TimeQuest Timing Analyzer report for spets_fpga
Thu May 19 21:22:12 2011
Quartus II Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Slow 1200mV 85C Model Setup Summary
  6. Slow 1200mV 85C Model Hold Summary
  7. Slow 1200mV 85C Model Recovery Summary
  8. Slow 1200mV 85C Model Removal Summary
  9. Slow 1200mV 85C Model Minimum Pulse Width Summary
 10. Slow 1200mV 85C Model Setup: 'clk_cpu'
 11. Slow 1200mV 85C Model Setup: 'clock'
 12. Slow 1200mV 85C Model Setup: 'SPI:SD|Divider:inst|inst'
 13. Slow 1200mV 85C Model Setup: 'T8080se:VM80|T80:u0|A[10]'
 14. Slow 1200mV 85C Model Setup: 'hcnt[8]'
 15. Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Setup: 'SPI:SD|SPIReg:inst1|inst44'
 17. Slow 1200mV 85C Model Setup: 'spetskeyboard:spetskey|mx_st'
 18. Slow 1200mV 85C Model Setup: 'SPI:SD|Divider:inst|inst2'
 19. Slow 1200mV 85C Model Setup: 'SPI:SD|SPIReg:inst1|inst45'
 20. Slow 1200mV 85C Model Setup: 'SPI:SD|SPIReg:inst1|inst42'
 21. Slow 1200mV 85C Model Setup: 'SPI:SD|Divider:inst|inst1'
 22. Slow 1200mV 85C Model Hold: 'clock'
 23. Slow 1200mV 85C Model Hold: 'T8080se:VM80|T80:u0|A[10]'
 24. Slow 1200mV 85C Model Hold: 'clk_cpu'
 25. Slow 1200mV 85C Model Hold: 'SPI:SD|Divider:inst|inst'
 26. Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 27. Slow 1200mV 85C Model Hold: 'SPI:SD|Divider:inst|inst1'
 28. Slow 1200mV 85C Model Hold: 'SPI:SD|SPIReg:inst1|inst42'
 29. Slow 1200mV 85C Model Hold: 'SPI:SD|SPIReg:inst1|inst44'
 30. Slow 1200mV 85C Model Hold: 'spetskeyboard:spetskey|mx_st'
 31. Slow 1200mV 85C Model Hold: 'SPI:SD|Divider:inst|inst2'
 32. Slow 1200mV 85C Model Hold: 'SPI:SD|SPIReg:inst1|inst45'
 33. Slow 1200mV 85C Model Hold: 'hcnt[8]'
 34. Slow 1200mV 85C Model Recovery: 'SPI:SD|Divider:inst|inst'
 35. Slow 1200mV 85C Model Recovery: 'SPI:SD|SPIReg:inst1|inst42'
 36. Slow 1200mV 85C Model Recovery: 'SPI:SD|SPIReg:inst1|inst45'
 37. Slow 1200mV 85C Model Recovery: 'SPI:SD|SPIReg:inst1|inst44'
 38. Slow 1200mV 85C Model Recovery: 'clk_cpu'
 39. Slow 1200mV 85C Model Recovery: 'clock'
 40. Slow 1200mV 85C Model Recovery: 'T8080se:VM80|T80:u0|A[10]'
 41. Slow 1200mV 85C Model Removal: 'T8080se:VM80|T80:u0|A[10]'
 42. Slow 1200mV 85C Model Removal: 'SPI:SD|Divider:inst|inst'
 43. Slow 1200mV 85C Model Removal: 'clock'
 44. Slow 1200mV 85C Model Removal: 'clk_cpu'
 45. Slow 1200mV 85C Model Removal: 'SPI:SD|SPIReg:inst1|inst44'
 46. Slow 1200mV 85C Model Removal: 'SPI:SD|SPIReg:inst1|inst45'
 47. Slow 1200mV 85C Model Removal: 'SPI:SD|SPIReg:inst1|inst42'
 48. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 49. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_cpu'
 50. Slow 1200mV 85C Model Minimum Pulse Width: 'T8080se:VM80|T80:u0|A[10]'
 51. Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst'
 52. Slow 1200mV 85C Model Minimum Pulse Width: 'hcnt[8]'
 53. Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst1'
 54. Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst2'
 55. Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst42'
 56. Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst44'
 57. Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst45'
 58. Slow 1200mV 85C Model Minimum Pulse Width: 'spetskeyboard:spetskey|mx_st'
 59. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 60. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 61. Setup Times
 62. Hold Times
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Slow 1200mV 85C Model Metastability Report
 66. Slow 1200mV 0C Model Fmax Summary
 67. Slow 1200mV 0C Model Setup Summary
 68. Slow 1200mV 0C Model Hold Summary
 69. Slow 1200mV 0C Model Recovery Summary
 70. Slow 1200mV 0C Model Removal Summary
 71. Slow 1200mV 0C Model Minimum Pulse Width Summary
 72. Slow 1200mV 0C Model Setup: 'clk_cpu'
 73. Slow 1200mV 0C Model Setup: 'clock'
 74. Slow 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst'
 75. Slow 1200mV 0C Model Setup: 'T8080se:VM80|T80:u0|A[10]'
 76. Slow 1200mV 0C Model Setup: 'hcnt[8]'
 77. Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 78. Slow 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst44'
 79. Slow 1200mV 0C Model Setup: 'spetskeyboard:spetskey|mx_st'
 80. Slow 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst2'
 81. Slow 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst45'
 82. Slow 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst42'
 83. Slow 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst1'
 84. Slow 1200mV 0C Model Hold: 'T8080se:VM80|T80:u0|A[10]'
 85. Slow 1200mV 0C Model Hold: 'clock'
 86. Slow 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst'
 87. Slow 1200mV 0C Model Hold: 'clk_cpu'
 88. Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 89. Slow 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst1'
 90. Slow 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst42'
 91. Slow 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst44'
 92. Slow 1200mV 0C Model Hold: 'spetskeyboard:spetskey|mx_st'
 93. Slow 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst2'
 94. Slow 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst45'
 95. Slow 1200mV 0C Model Hold: 'hcnt[8]'
 96. Slow 1200mV 0C Model Recovery: 'SPI:SD|Divider:inst|inst'
 97. Slow 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst42'
 98. Slow 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst45'
 99. Slow 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst44'
100. Slow 1200mV 0C Model Recovery: 'clk_cpu'
101. Slow 1200mV 0C Model Recovery: 'clock'
102. Slow 1200mV 0C Model Recovery: 'T8080se:VM80|T80:u0|A[10]'
103. Slow 1200mV 0C Model Removal: 'T8080se:VM80|T80:u0|A[10]'
104. Slow 1200mV 0C Model Removal: 'SPI:SD|Divider:inst|inst'
105. Slow 1200mV 0C Model Removal: 'clock'
106. Slow 1200mV 0C Model Removal: 'clk_cpu'
107. Slow 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst44'
108. Slow 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst45'
109. Slow 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst42'
110. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
111. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_cpu'
112. Slow 1200mV 0C Model Minimum Pulse Width: 'T8080se:VM80|T80:u0|A[10]'
113. Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst'
114. Slow 1200mV 0C Model Minimum Pulse Width: 'hcnt[8]'
115. Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst1'
116. Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst2'
117. Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst42'
118. Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst44'
119. Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst45'
120. Slow 1200mV 0C Model Minimum Pulse Width: 'spetskeyboard:spetskey|mx_st'
121. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
122. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
123. Setup Times
124. Hold Times
125. Clock to Output Times
126. Minimum Clock to Output Times
127. Slow 1200mV 0C Model Metastability Report
128. Fast 1200mV 0C Model Setup Summary
129. Fast 1200mV 0C Model Hold Summary
130. Fast 1200mV 0C Model Recovery Summary
131. Fast 1200mV 0C Model Removal Summary
132. Fast 1200mV 0C Model Minimum Pulse Width Summary
133. Fast 1200mV 0C Model Setup: 'clk_cpu'
134. Fast 1200mV 0C Model Setup: 'clock'
135. Fast 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst'
136. Fast 1200mV 0C Model Setup: 'T8080se:VM80|T80:u0|A[10]'
137. Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
138. Fast 1200mV 0C Model Setup: 'hcnt[8]'
139. Fast 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst44'
140. Fast 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst42'
141. Fast 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst1'
142. Fast 1200mV 0C Model Setup: 'spetskeyboard:spetskey|mx_st'
143. Fast 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst2'
144. Fast 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst45'
145. Fast 1200mV 0C Model Hold: 'clock'
146. Fast 1200mV 0C Model Hold: 'clk_cpu'
147. Fast 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst'
148. Fast 1200mV 0C Model Hold: 'T8080se:VM80|T80:u0|A[10]'
149. Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
150. Fast 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst1'
151. Fast 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst42'
152. Fast 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst44'
153. Fast 1200mV 0C Model Hold: 'spetskeyboard:spetskey|mx_st'
154. Fast 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst2'
155. Fast 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst45'
156. Fast 1200mV 0C Model Hold: 'hcnt[8]'
157. Fast 1200mV 0C Model Recovery: 'SPI:SD|Divider:inst|inst'
158. Fast 1200mV 0C Model Recovery: 'clk_cpu'
159. Fast 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst42'
160. Fast 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst45'
161. Fast 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst44'
162. Fast 1200mV 0C Model Recovery: 'clock'
163. Fast 1200mV 0C Model Recovery: 'T8080se:VM80|T80:u0|A[10]'
164. Fast 1200mV 0C Model Removal: 'T8080se:VM80|T80:u0|A[10]'
165. Fast 1200mV 0C Model Removal: 'clock'
166. Fast 1200mV 0C Model Removal: 'SPI:SD|Divider:inst|inst'
167. Fast 1200mV 0C Model Removal: 'clk_cpu'
168. Fast 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst44'
169. Fast 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst42'
170. Fast 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst45'
171. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_cpu'
172. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
173. Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst'
174. Fast 1200mV 0C Model Minimum Pulse Width: 'T8080se:VM80|T80:u0|A[10]'
175. Fast 1200mV 0C Model Minimum Pulse Width: 'hcnt[8]'
176. Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst1'
177. Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst2'
178. Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst42'
179. Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst44'
180. Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst45'
181. Fast 1200mV 0C Model Minimum Pulse Width: 'spetskeyboard:spetskey|mx_st'
182. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
183. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
184. Setup Times
185. Hold Times
186. Clock to Output Times
187. Minimum Clock to Output Times
188. Fast 1200mV 0C Model Metastability Report
189. Multicorner Timing Analysis Summary
190. Setup Times
191. Hold Times
192. Clock to Output Times
193. Minimum Clock to Output Times
194. Board Trace Model Assignments
195. Input Transition Times
196. Slow Corner Signal Integrity Metrics
197. Fast Corner Signal Integrity Metrics
198. Setup Transfers
199. Hold Transfers
200. Recovery Transfers
201. Removal Transfers
202. Report TCCS
203. Report RSKM
204. Unconstrained Paths
205. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 222 10/21/2009 SJ Full Version ;
; Revision Name      ; spets_fpga                                       ;
; Device Family      ; Cyclone III                                      ;
; Device Name        ; EP3C10E144C8                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+---------------------------------------------------+-----------------------------------------------------+
; Clock Name                                      ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                            ; Targets                                             ;
+-------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+---------------------------------------------------+-----------------------------------------------------+
; clk                                             ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { clk }                                             ;
; clk_cpu                                         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { clk_cpu }                                         ;
; clock                                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { clock }                                           ;
; hcnt[8]                                         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { hcnt[8] }                                         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 29.411 ; 34.0 MHz   ; 0.000 ; 14.705 ; 50.00      ; 25        ; 17          ;       ;        ;           ;            ; false    ; clk    ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[0] } ;
; spetskeyboard:spetskey|mx_st                    ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { spetskeyboard:spetskey|mx_st }                    ;
; SPI:SD|Divider:inst|inst                        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { SPI:SD|Divider:inst|inst }                        ;
; SPI:SD|Divider:inst|inst1                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { SPI:SD|Divider:inst|inst1 }                       ;
; SPI:SD|Divider:inst|inst2                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { SPI:SD|Divider:inst|inst2 }                       ;
; SPI:SD|SPIReg:inst1|inst42                      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { SPI:SD|SPIReg:inst1|inst42 }                      ;
; SPI:SD|SPIReg:inst1|inst44                      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { SPI:SD|SPIReg:inst1|inst44 }                      ;
; SPI:SD|SPIReg:inst1|inst45                      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { SPI:SD|SPIReg:inst1|inst45 }                      ;
; T8080se:VM80|T80:u0|A[10]                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { T8080se:VM80|T80:u0|A[10] }                       ;
+-------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+---------------------------------------------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                               ;
+-------------+-----------------+-------------------------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                      ; Note                                           ;
+-------------+-----------------+-------------------------------------------------+------------------------------------------------+
; 50.65 MHz   ; 50.65 MHz       ; clock                                           ;                                                ;
; 58.12 MHz   ; 58.12 MHz       ; clk_cpu                                         ;                                                ;
; 127.84 MHz  ; 127.84 MHz      ; pll|altpll_component|auto_generated|pll1|clk[0] ;                                                ;
; 354.23 MHz  ; 354.23 MHz      ; hcnt[8]                                         ;                                                ;
; 383.29 MHz  ; 383.29 MHz      ; SPI:SD|Divider:inst|inst                        ;                                                ;
; 1048.22 MHz ; 402.09 MHz      ; spetskeyboard:spetskey|mx_st                    ; limit due to minimum period restriction (tmin) ;
; 1096.49 MHz ; 402.09 MHz      ; SPI:SD|Divider:inst|inst2                       ; limit due to minimum period restriction (tmin) ;
; 1107.42 MHz ; 402.09 MHz      ; SPI:SD|SPIReg:inst1|inst45                      ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+-------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+-------------------------------------------------+---------+---------------+
; Clock                                           ; Slack   ; End Point TNS ;
+-------------------------------------------------+---------+---------------+
; clk_cpu                                         ; -16.205 ; -2858.661     ;
; clock                                           ; -10.016 ; -858.270      ;
; SPI:SD|Divider:inst|inst                        ; -4.511  ; -37.816       ;
; T8080se:VM80|T80:u0|A[10]                       ; -2.165  ; -5.150        ;
; hcnt[8]                                         ; -1.823  ; -18.230       ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; -0.579  ; -1.116        ;
; SPI:SD|SPIReg:inst1|inst44                      ; -0.103  ; -0.103        ;
; spetskeyboard:spetskey|mx_st                    ; 0.046   ; 0.000         ;
; SPI:SD|Divider:inst|inst2                       ; 0.088   ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst45                      ; 0.097   ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst42                      ; 0.202   ; 0.000         ;
; SPI:SD|Divider:inst|inst1                       ; 0.206   ; 0.000         ;
+-------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clock                                           ; -1.678 ; -2.602        ;
; T8080se:VM80|T80:u0|A[10]                       ; -1.519 ; -16.063       ;
; clk_cpu                                         ; -1.452 ; -34.932       ;
; SPI:SD|Divider:inst|inst                        ; -1.351 ; -7.538        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; -0.337 ; -0.672        ;
; SPI:SD|Divider:inst|inst1                       ; 0.030  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst42                      ; 0.038  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst44                      ; 0.099  ; 0.000         ;
; spetskeyboard:spetskey|mx_st                    ; 0.429  ; 0.000         ;
; SPI:SD|Divider:inst|inst2                       ; 0.471  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst45                      ; 0.480  ; 0.000         ;
; hcnt[8]                                         ; 0.737  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; SPI:SD|Divider:inst|inst   ; -6.390 ; -48.310       ;
; SPI:SD|SPIReg:inst1|inst42 ; -2.670 ; -2.670        ;
; SPI:SD|SPIReg:inst1|inst45 ; -2.641 ; -2.641        ;
; SPI:SD|SPIReg:inst1|inst44 ; -2.544 ; -2.544        ;
; clk_cpu                    ; -2.338 ; -151.999      ;
; clock                      ; -1.194 ; -41.590       ;
; T8080se:VM80|T80:u0|A[10]  ; -0.718 ; -0.835        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary               ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; T8080se:VM80|T80:u0|A[10]  ; -3.768 ; -24.231       ;
; SPI:SD|Divider:inst|inst   ; -1.120 ; -1.120        ;
; clock                      ; 0.016  ; 0.000         ;
; clk_cpu                    ; 0.307  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst44 ; 2.994  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst45 ; 3.096  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst42 ; 3.111  ; 0.000         ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clock                                           ; -3.201 ; -505.067      ;
; clk_cpu                                         ; -3.201 ; -392.897      ;
; T8080se:VM80|T80:u0|A[10]                       ; -1.487 ; -31.828       ;
; SPI:SD|Divider:inst|inst                        ; -1.487 ; -17.393       ;
; hcnt[8]                                         ; -1.487 ; -14.870       ;
; SPI:SD|Divider:inst|inst1                       ; -1.487 ; -1.487        ;
; SPI:SD|Divider:inst|inst2                       ; -1.487 ; -1.487        ;
; SPI:SD|SPIReg:inst1|inst42                      ; -1.487 ; -1.487        ;
; SPI:SD|SPIReg:inst1|inst44                      ; -1.487 ; -1.487        ;
; SPI:SD|SPIReg:inst1|inst45                      ; -1.487 ; -1.487        ;
; spetskeyboard:spetskey|mx_st                    ; -1.487 ; -1.487        ;
; clk                                             ; 9.929  ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 14.424 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_cpu'                                                                                                                                    ;
+---------+-------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.205 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.104     ; 17.102     ;
; -16.154 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.097     ; 17.058     ;
; -16.047 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.102     ; 16.946     ;
; -16.038 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.102     ; 16.937     ;
; -16.033 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.105     ; 16.929     ;
; -16.031 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.105     ; 16.927     ;
; -16.015 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.097     ; 16.919     ;
; -16.010 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.106     ; 16.905     ;
; -16.001 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.104     ; 16.898     ;
; -15.996 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.095     ; 16.902     ;
; -15.987 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.095     ; 16.893     ;
; -15.982 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.098     ; 16.885     ;
; -15.980 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.098     ; 16.883     ;
; -15.959 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.099     ; 16.861     ;
; -15.947 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.107     ; 16.841     ;
; -15.933 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.106     ; 16.828     ;
; -15.928 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.105     ; 16.824     ;
; -15.925 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.105     ; 16.821     ;
; -15.907 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.097     ; 16.811     ;
; -15.882 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.099     ; 16.784     ;
; -15.877 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.098     ; 16.780     ;
; -15.874 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.098     ; 16.777     ;
; -15.870 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.104     ; 16.767     ;
; -15.858 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.079     ; 16.780     ;
; -15.857 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.079     ; 16.779     ;
; -15.857 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.095     ; 16.763     ;
; -15.857 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.097     ; 16.761     ;
; -15.848 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.095     ; 16.754     ;
; -15.846 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.097     ; 16.750     ;
; -15.843 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.102     ; 16.742     ;
; -15.843 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.098     ; 16.746     ;
; -15.841 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.098     ; 16.744     ;
; -15.834 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.102     ; 16.733     ;
; -15.829 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.105     ; 16.725     ;
; -15.827 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.105     ; 16.723     ;
; -15.820 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.099     ; 16.722     ;
; -15.807 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.072     ; 16.736     ;
; -15.806 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.106     ; 16.701     ;
; -15.806 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.072     ; 16.735     ;
; -15.789 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.088     ; 16.702     ;
; -15.789 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.105     ; 16.685     ;
; -15.780 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.105     ; 16.676     ;
; -15.775 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.108     ; 16.668     ;
; -15.773 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.108     ; 16.666     ;
; -15.762 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.096     ; 16.667     ;
; -15.752 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.109     ; 16.644     ;
; -15.749 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.095     ; 16.655     ;
; -15.743 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.099     ; 16.645     ;
; -15.740 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.095     ; 16.646     ;
; -15.738 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.081     ; 16.658     ;
; -15.738 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.098     ; 16.641     ;
; -15.735 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.098     ; 16.638     ;
; -15.735 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.098     ; 16.638     ;
; -15.733 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.098     ; 16.636     ;
; -15.729 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.106     ; 16.624     ;
; -15.724 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.105     ; 16.620     ;
; -15.721 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.105     ; 16.617     ;
; -15.712 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.102     ; 16.611     ;
; -15.712 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.099     ; 16.614     ;
; -15.703 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.102     ; 16.602     ;
; -15.699 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.095     ; 16.605     ;
; -15.698 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.105     ; 16.594     ;
; -15.696 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.105     ; 16.592     ;
; -15.690 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.095     ; 16.596     ;
; -15.688 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.095     ; 16.594     ;
; -15.685 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.098     ; 16.588     ;
; -15.683 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.098     ; 16.586     ;
; -15.679 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.095     ; 16.585     ;
; -15.675 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.106     ; 16.570     ;
; -15.675 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.109     ; 16.567     ;
; -15.674 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.098     ; 16.577     ;
; -15.672 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.098     ; 16.575     ;
; -15.670 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.108     ; 16.563     ;
; -15.668 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.072     ; 16.597     ;
; -15.667 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.108     ; 16.560     ;
; -15.667 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.072     ; 16.596     ;
; -15.662 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.099     ; 16.564     ;
; -15.654 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.079     ; 16.576     ;
; -15.653 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.079     ; 16.575     ;
; -15.651 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.099     ; 16.553     ;
; -15.635 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.099     ; 16.537     ;
; -15.630 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.098     ; 16.533     ;
; -15.628 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[10] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.104     ; 16.525     ;
; -15.627 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.098     ; 16.530     ;
; -15.613 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.088     ; 16.526     ;
; -15.604 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.106     ; 16.499     ;
; -15.604 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.094     ; 16.511     ;
; -15.600 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.082     ; 16.519     ;
; -15.599 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.082     ; 16.518     ;
; -15.599 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.081     ; 16.519     ;
; -15.598 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.106     ; 16.493     ;
; -15.595 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.094     ; 16.502     ;
; -15.593 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.105     ; 16.489     ;
; -15.590 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.105     ; 16.486     ;
; -15.590 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.097     ; 16.494     ;
; -15.588 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.097     ; 16.492     ;
; -15.587 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.077     ; 16.511     ;
; -15.585 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.088     ; 16.498     ;
; -15.585 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.099     ; 16.487     ;
; -15.580 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.098     ; 16.483     ;
+---------+-------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                        ;
+---------+-----------------------------------------------------------------------------------------------------+----------+---------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                           ; To Node  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------+----------+---------------------------+-------------+--------------+------------+------------+
; -10.016 ; T8080se:VM80|T80:u0|A[7]                                                                            ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 11.238     ;
; -9.514  ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|out_address_reg_a[1] ; dataI[2] ; clock                     ; clock       ; 1.000        ; -0.062     ; 10.453     ;
; -9.493  ; T8080se:VM80|T80:u0|A[7]                                                                            ; dataI[6] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 10.715     ;
; -9.448  ; T8080se:VM80|T80:u0|A[6]                                                                            ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 10.670     ;
; -9.437  ; metod                                                                                               ; dataI[5] ; clock                     ; clock       ; 1.000        ; -0.056     ; 10.382     ;
; -9.408  ; T8080se:VM80|T80:u0|A[7]                                                                            ; dataI[7] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 10.630     ;
; -9.390  ; T8080se:VM80|T80:u0|A[13]                                                                           ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 1.044      ; 10.935     ;
; -9.371  ; porta1[1]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.816      ;
; -9.326  ; portb1[7]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.055     ; 9.772      ;
; -9.304  ; portb1[6]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.749      ;
; -9.289  ; T8080se:VM80|T80:u0|A[8]                                                                            ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 1.044      ; 10.834     ;
; -9.285  ; portb1[2]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.730      ;
; -9.270  ; porta1[1]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.715      ;
; -9.266  ; metod                                                                                               ; dataI[2] ; clock                     ; clock       ; 1.000        ; -0.056     ; 10.211     ;
; -9.257  ; portc1[3]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.702      ;
; -9.250  ; portc1[2]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.695      ;
; -9.240  ; metod                                                                                               ; dataI[3] ; clock                     ; clock       ; 1.000        ; -0.056     ; 10.185     ;
; -9.224  ; portb1[3]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.669      ;
; -9.214  ; portb1[4]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.059     ; 9.656      ;
; -9.211  ; porta1[3]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.051     ; 9.661      ;
; -9.201  ; porta1[5]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.055     ; 9.647      ;
; -9.179  ; T8080se:VM80|T80:u0|A[14]                                                                           ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 1.044      ; 10.724     ;
; -9.148  ; porta1[4]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.593      ;
; -9.146  ; T8080se:VM80|T80:u0|A[7]                                                                            ; dataI[3] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 10.368     ;
; -9.144  ; T8080se:VM80|T80:u0|A[7]                                                                            ; dataI[5] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 10.366     ;
; -9.129  ; portb1[7]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.055     ; 9.575      ;
; -9.129  ; portb1[2]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.574      ;
; -9.123  ; portb1[3]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.568      ;
; -9.092  ; porta1[6]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.052     ; 9.541      ;
; -9.081  ; portb1[5]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.051     ; 9.531      ;
; -9.073  ; porta1[1]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.518      ;
; -9.064  ; porta1[2]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.059     ; 9.506      ;
; -9.062  ; portb1[6]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.507      ;
; -9.043  ; portb1[4]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.059     ; 9.485      ;
; -9.036  ; T8080se:VM80|T80:u0|A[9]                                                                            ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 1.044      ; 10.581     ;
; -9.031  ; porta1[7]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.052     ; 9.480      ;
; -9.017  ; portb1[4]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.059     ; 9.459      ;
; -9.004  ; porta1[5]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.055     ; 9.450      ;
; -8.985  ; porta1[0]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.430      ;
; -8.950  ; porta1[7]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.052     ; 9.399      ;
; -8.932  ; portb1[2]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.377      ;
; -8.926  ; portb1[3]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.371      ;
; -8.925  ; T8080se:VM80|T80:u0|A[6]                                                                            ; dataI[6] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 10.147     ;
; -8.906  ; porta1[4]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.351      ;
; -8.893  ; porta1[2]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.059     ; 9.335      ;
; -8.884  ; porta1[3]                                                                                           ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.051     ; 9.334      ;
; -8.867  ; porta1[2]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.059     ; 9.309      ;
; -8.865  ; portb1[6]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.310      ;
; -8.843  ; porta1[0]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.288      ;
; -8.840  ; T8080se:VM80|T80:u0|A[6]                                                                            ; dataI[7] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 10.062     ;
; -8.834  ; porta1[7]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.052     ; 9.283      ;
; -8.828  ; portc1[1]                                                                                           ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.273      ;
; -8.804  ; T8080se:VM80|T80:u0|A[7]                                                                            ; dataI[2] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 10.026     ;
; -8.784  ; portb1[7]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.055     ; 9.230      ;
; -8.754  ; portb1[7]                                                                                           ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.055     ; 9.200      ;
; -8.754  ; portb1[5]                                                                                           ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.051     ; 9.204      ;
; -8.754  ; portb1[6]                                                                                           ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.199      ;
; -8.753  ; metod                                                                                               ; dataI[6] ; clock                     ; clock       ; 1.000        ; -0.056     ; 9.698      ;
; -8.751  ; portc1[3]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.196      ;
; -8.748  ; T8080se:VM80|T80:u0|A[8]                                                                            ; dataI[6] ; clk_cpu                   ; clock       ; 0.500        ; 1.044      ; 10.293     ;
; -8.746  ; portc1[1]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.191      ;
; -8.742  ; portc1[1]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.187      ;
; -8.736  ; T8080se:VM80|T80:u0|A[5]                                                                            ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 9.958      ;
; -8.721  ; portc1[2]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.166      ;
; -8.709  ; porta1[4]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.154      ;
; -8.690  ; porta1[6]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.052     ; 9.139      ;
; -8.675  ; portc1[0]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.120      ;
; -8.675  ; T8080se:VM80|T80:u0|A[4]                                                                            ; dataI[6] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 9.897      ;
; -8.672  ; T8080se:VM80|T80:u0|A[5]                                                                            ; dataI[6] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 9.894      ;
; -8.663  ; T8080se:VM80|T80:u0|A[8]                                                                            ; dataI[7] ; clk_cpu                   ; clock       ; 0.500        ; 1.044      ; 10.208     ;
; -8.659  ; porta1[5]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.055     ; 9.105      ;
; -8.657  ; portc1[0]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.102      ;
; -8.656  ; T8080se:VM80|T80:u0|A[4]                                                                            ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 9.878      ;
; -8.647  ; T8080se:VM80|T80:u0|A[6]                                                                            ; dataI[3] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 9.869      ;
; -8.646  ; porta1[0]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.091      ;
; -8.629  ; porta1[5]                                                                                           ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.055     ; 9.075      ;
; -8.600  ; porta1[3]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.051     ; 9.050      ;
; -8.598  ; porta1[4]                                                                                           ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.056     ; 9.043      ;
; -8.597  ; metod                                                                                               ; dataI[7] ; clock                     ; clock       ; 1.000        ; -0.056     ; 9.542      ;
; -8.590  ; T8080se:VM80|T80:u0|A[4]                                                                            ; dataI[7] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 9.812      ;
; -8.587  ; T8080se:VM80|T80:u0|A[5]                                                                            ; dataI[7] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 9.809      ;
; -8.576  ; T8080se:VM80|T80:u0|A[6]                                                                            ; dataI[5] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 9.798      ;
; -8.570  ; T8080se:VM80|T80:u0|A[2]                                                                            ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 9.792      ;
; -8.554  ; portc1[3]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.056     ; 8.999      ;
; -8.549  ; portc1[0]                                                                                           ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.056     ; 8.994      ;
; -8.549  ; portc1[1]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.056     ; 8.994      ;
; -8.544  ; portb1[6]                                                                                           ; dataI[0] ; clock                     ; clock       ; 0.500        ; -0.056     ; 8.989      ;
; -8.526  ; T8080se:VM80|T80:u0|A[3]                                                                            ; dataI[6] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 9.748      ;
; -8.525  ; portb1[2]                                                                                           ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.056     ; 8.970      ;
; -8.524  ; portc1[2]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.056     ; 8.969      ;
; -8.520  ; T8080se:VM80|T80:u0|A[13]                                                                           ; dataI[3] ; clk_cpu                   ; clock       ; 0.500        ; 1.044      ; 10.065     ;
; -8.513  ; T8080se:VM80|T80:u0|A[9]                                                                            ; dataI[6] ; clk_cpu                   ; clock       ; 0.500        ; 1.044      ; 10.058     ;
; -8.511  ; porta1[3]                                                                                           ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.051     ; 8.961      ;
; -8.507  ; metod                                                                                               ; dataI[1] ; clock                     ; clock       ; 1.000        ; -0.056     ; 9.452      ;
; -8.507  ; T8080se:VM80|T80:u0|A[3]                                                                            ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 0.721      ; 9.729      ;
; -8.502  ; SPI:SD|SPIReg:inst1|inst5~latch                                                                     ; dataI[0] ; T8080se:VM80|T80:u0|A[10] ; clock       ; 1.000        ; -3.503     ; 6.000      ;
; -8.497  ; portb1[2]                                                                                           ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.056     ; 8.942      ;
; -8.497  ; T8080se:VM80|T80:u0|A[8]                                                                            ; dataI[3] ; clk_cpu                   ; clock       ; 0.500        ; 1.044      ; 10.042     ;
; -8.494  ; portb1[2]                                                                                           ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.056     ; 8.939      ;
; -8.493  ; porta1[6]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.052     ; 8.942      ;
+---------+-----------------------------------------------------------------------------------------------------+----------+---------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SPI:SD|Divider:inst|inst'                                                                                                                          ;
+--------+----------------------------------+--------------------------------------+---------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock              ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+---------------------------+--------------------------+--------------+------------+------------+
; -4.511 ; SPI:SD|SPIReg:inst1|inst40       ; SPI:SD|SPIReg:inst1|inst41           ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -3.351     ; 1.661      ;
; -4.491 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 7.422      ;
; -4.429 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 7.360      ;
; -4.323 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 7.252      ;
; -4.312 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.932      ; 7.245      ;
; -4.245 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 7.177      ;
; -4.172 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 7.101      ;
; -4.081 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 7.013      ;
; -4.013 ; SPI:SD|SPIReg:inst1|inst14~latch ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.497     ; 2.017      ;
; -3.923 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 6.854      ;
; -3.865 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 7.119      ;
; -3.861 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 6.792      ;
; -3.803 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 7.057      ;
; -3.755 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 6.684      ;
; -3.746 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 7.000      ;
; -3.744 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.932      ; 6.677      ;
; -3.716 ; SPI:SD|SPIReg:inst1|inst5~latch  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.293     ; 1.924      ;
; -3.699 ; SPI:SD|SPIReg:inst1|inst23~latch ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.319     ; 1.881      ;
; -3.697 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 6.949      ;
; -3.693 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 6.625      ;
; -3.686 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.255      ; 6.942      ;
; -3.684 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 6.938      ;
; -3.654 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 6.908      ;
; -3.619 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 6.874      ;
; -3.604 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 6.533      ;
; -3.592 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 6.846      ;
; -3.582 ; SPI:SD|SPIReg:inst1|inst6~latch  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.298     ; 1.785      ;
; -3.578 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 6.830      ;
; -3.567 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.255      ; 6.823      ;
; -3.546 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 6.798      ;
; -3.543 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 6.798      ;
; -3.522 ; SPI:SD|SPIReg:inst1|inst26~latch ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.322     ; 1.701      ;
; -3.513 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 6.445      ;
; -3.511 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 6.765      ;
; -3.486 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 6.738      ;
; -3.484 ; SPI:SD|SPIReg:inst1|inst20~latch ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.293     ; 1.692      ;
; -3.475 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.255      ; 6.731      ;
; -3.455 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 6.710      ;
; -3.449 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 6.703      ;
; -3.439 ; SPI:SD|SPIReg:inst1|inst14~latch ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.500     ; 1.440      ;
; -3.427 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 6.679      ;
; -3.408 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 6.663      ;
; -3.343 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 6.595      ;
; -3.341 ; SPI:SD|SPIReg:inst1|inst7~latch  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.502     ; 1.340      ;
; -3.336 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 6.591      ;
; -3.335 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 6.587      ;
; -3.332 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.255      ; 6.588      ;
; -3.329 ; SPI:SD|SPIReg:inst1|inst17~latch ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.320     ; 1.510      ;
; -3.284 ; SPI:SD|SPIReg:inst1|inst6~latch  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.295     ; 1.490      ;
; -3.277 ; SPI:SD|SPIReg:inst1|inst7~latch  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.502     ; 1.276      ;
; -3.274 ; SPI:SD|SPIReg:inst1|inst23~latch ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.319     ; 1.456      ;
; -3.265 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 6.520      ;
; -3.252 ; SPI:SD|SPIReg:inst1|inst5~latch  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.295     ; 1.458      ;
; -3.249 ; SPI:SD|SPIReg:inst1|inst20~latch ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.291     ; 1.459      ;
; -3.244 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 6.499      ;
; -3.211 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 6.142      ;
; -3.193 ; SPI:SD|SPIReg:inst1|inst17~latch ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.321     ; 1.373      ;
; -3.192 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 6.444      ;
; -3.149 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 6.080      ;
; -3.131 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 6.062      ;
; -3.101 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 6.356      ;
; -3.069 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 6.000      ;
; -3.045 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 5.976      ;
; -3.043 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 5.972      ;
; -3.032 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.932      ; 5.965      ;
; -2.983 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 5.914      ;
; -2.982 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 5.913      ;
; -2.965 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 5.897      ;
; -2.963 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 5.892      ;
; -2.952 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.932      ; 5.885      ;
; -2.920 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 5.851      ;
; -2.892 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 5.821      ;
; -2.885 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 5.817      ;
; -2.877 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 5.806      ;
; -2.866 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.932      ; 5.799      ;
; -2.848 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 6.102      ;
; -2.814 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 5.743      ;
; -2.812 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 5.741      ;
; -2.803 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.932      ; 5.736      ;
; -2.801 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 5.733      ;
; -2.799 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 5.731      ;
; -2.786 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 6.040      ;
; -2.772 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 6.026      ;
; -2.736 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 5.668      ;
; -2.726 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 5.655      ;
; -2.721 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 5.653      ;
; -2.710 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 5.964      ;
; -2.684 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 5.938      ;
; -2.680 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 5.932      ;
; -2.669 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.255      ; 5.925      ;
; -2.663 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 5.592      ;
; -2.635 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 5.567      ;
; -2.622 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 5.876      ;
; -2.604 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 5.856      ;
; -2.602 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 5.857      ;
; -2.593 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.255      ; 5.849      ;
; -2.572 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 5.504      ;
; -2.546 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 5.801      ;
; -2.529 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 5.781      ;
; -2.516 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 5.768      ;
+--------+----------------------------------+--------------------------------------+---------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                         ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; -2.165 ; T8080se:VM80|T80:u0|A[0]         ; AddrSelector:AS|inst9            ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 3.542      ; 6.708      ;
; -1.656 ; T8080se:VM80|T80:u0|TState[2]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.960      ; 5.617      ;
; -1.370 ; T8080se:VM80|T80:u0|DO[0]        ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.959      ; 5.330      ;
; -1.164 ; T8080se:VM80|T80:u0|TState[1]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.960      ; 5.125      ;
; -1.073 ; T8080se:VM80|T80:u0|TState[0]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.972      ; 5.046      ;
; -0.977 ; T8080se:VM80|T80:u0|IR[3]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.959      ; 4.937      ;
; -0.924 ; T8080se:VM80|T80:u0|IR[4]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.959      ; 4.884      ;
; -0.855 ; T8080se:VM80|T80:u0|IR[5]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.959      ; 4.815      ;
; -0.701 ; T8080se:VM80|T80:u0|MCycle[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.958      ; 4.660      ;
; -0.625 ; T8080se:VM80|T80:u0|TState[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.972      ; 4.598      ;
; -0.612 ; T8080se:VM80|T80:u0|IR[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.959      ; 4.572      ;
; -0.597 ; T8080se:VM80|T80:u0|TState[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.960      ; 4.558      ;
; -0.536 ; T8080se:VM80|T80:u0|MCycle[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.958      ; 4.495      ;
; -0.486 ; T8080se:VM80|T80:u0|IR[7]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.959      ; 4.446      ;
; -0.469 ; T8080se:VM80|T80:u0|IR[2]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.959      ; 4.429      ;
; -0.429 ; T8080se:VM80|T80:u0|IR[0]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.959      ; 4.389      ;
; -0.422 ; T8080se:VM80|T80:u0|MCycle[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.958      ; 4.381      ;
; -0.289 ; T8080se:VM80|T80:u0|TState[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.960      ; 4.250      ;
; -0.281 ; sd_i[0]                          ; SPI:SD|SPIReg:inst1|inst5~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.490      ; 2.460      ;
; -0.243 ; T8080se:VM80|T80:u0|IR[6]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.959      ; 4.203      ;
; -0.049 ; sd_i[6]                          ; SPI:SD|SPIReg:inst1|inst23~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.516      ; 2.068      ;
; -0.022 ; T8080se:VM80|T80:u0|A[1]         ; AddrSelector:AS|inst11           ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.957      ; 3.980      ;
; 0.005  ; T8080se:VM80|T80:u0|DO[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.959      ; 3.955      ;
; 0.066  ; sd_i[3]                          ; SPI:SD|SPIReg:inst1|inst14~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.687      ; 1.953      ;
; 0.121  ; sd_i[2]                          ; SPI:SD|SPIReg:inst1|inst7~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.688      ; 1.913      ;
; 0.131  ; sd_i[7]                          ; SPI:SD|SPIReg:inst1|inst26~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.519      ; 1.877      ;
; 0.182  ; sd_i[4]                          ; SPI:SD|SPIReg:inst1|inst17~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.519      ; 1.826      ;
; 0.233  ; sd_i[1]                          ; SPI:SD|SPIReg:inst1|inst6~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.495      ; 1.926      ;
; 0.259  ; sd_i[5]                          ; SPI:SD|SPIReg:inst1|inst20~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.489      ; 1.893      ;
; 0.389  ; sd_i[0]                          ; SPI:SD|inst21                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.866      ; 3.478      ;
; 0.479  ; spetskeyboard:spetskey|mx_st_key ; page[0]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 3.985      ; 4.517      ;
; 0.479  ; spetskeyboard:spetskey|mx_st_key ; page[1]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 3.985      ; 4.517      ;
; 0.662  ; sd_i[3]                          ; SPI:SD|inst33                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.862      ; 3.201      ;
; 0.793  ; sd_i[1]                          ; SPI:SD|inst24                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.909      ; 1.117      ;
; 0.890  ; sd_i[2]                          ; SPI:SD|inst28                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.863      ; 2.974      ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'hcnt[8]'                                                             ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.823 ; vcnt[7]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.745      ;
; -1.823 ; vcnt[7]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.745      ;
; -1.823 ; vcnt[7]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.745      ;
; -1.823 ; vcnt[7]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.745      ;
; -1.823 ; vcnt[7]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.745      ;
; -1.823 ; vcnt[7]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.745      ;
; -1.823 ; vcnt[7]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.745      ;
; -1.823 ; vcnt[7]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.745      ;
; -1.823 ; vcnt[7]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.745      ;
; -1.823 ; vcnt[7]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.745      ;
; -1.740 ; vcnt[1]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.662      ;
; -1.740 ; vcnt[1]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.662      ;
; -1.740 ; vcnt[1]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.662      ;
; -1.740 ; vcnt[1]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.662      ;
; -1.740 ; vcnt[1]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.662      ;
; -1.740 ; vcnt[1]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.662      ;
; -1.740 ; vcnt[1]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.662      ;
; -1.740 ; vcnt[1]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.662      ;
; -1.740 ; vcnt[1]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.662      ;
; -1.740 ; vcnt[1]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.662      ;
; -1.726 ; vcnt[4]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.648      ;
; -1.726 ; vcnt[4]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.648      ;
; -1.726 ; vcnt[4]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.648      ;
; -1.726 ; vcnt[4]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.648      ;
; -1.726 ; vcnt[4]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.648      ;
; -1.726 ; vcnt[4]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.648      ;
; -1.726 ; vcnt[4]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.648      ;
; -1.726 ; vcnt[4]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.648      ;
; -1.726 ; vcnt[4]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.648      ;
; -1.726 ; vcnt[4]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.648      ;
; -1.678 ; vcnt[6]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.600      ;
; -1.678 ; vcnt[6]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.600      ;
; -1.678 ; vcnt[6]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.600      ;
; -1.678 ; vcnt[6]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.600      ;
; -1.678 ; vcnt[6]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.600      ;
; -1.678 ; vcnt[6]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.600      ;
; -1.678 ; vcnt[6]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.600      ;
; -1.678 ; vcnt[6]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.600      ;
; -1.678 ; vcnt[6]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.600      ;
; -1.678 ; vcnt[6]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.600      ;
; -1.486 ; vcnt[0]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.408      ;
; -1.484 ; vcnt[2]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.406      ;
; -1.484 ; vcnt[2]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.406      ;
; -1.484 ; vcnt[2]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.406      ;
; -1.484 ; vcnt[2]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.406      ;
; -1.484 ; vcnt[2]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.406      ;
; -1.484 ; vcnt[2]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.406      ;
; -1.484 ; vcnt[2]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.406      ;
; -1.484 ; vcnt[2]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.406      ;
; -1.484 ; vcnt[2]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.406      ;
; -1.484 ; vcnt[2]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.406      ;
; -1.403 ; vcnt[8]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.325      ;
; -1.403 ; vcnt[8]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.325      ;
; -1.403 ; vcnt[8]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.325      ;
; -1.403 ; vcnt[8]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.325      ;
; -1.403 ; vcnt[8]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.325      ;
; -1.403 ; vcnt[8]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.325      ;
; -1.403 ; vcnt[8]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.325      ;
; -1.403 ; vcnt[8]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.325      ;
; -1.403 ; vcnt[8]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.325      ;
; -1.403 ; vcnt[8]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.325      ;
; -1.385 ; vcnt[9]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.307      ;
; -1.385 ; vcnt[9]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.307      ;
; -1.385 ; vcnt[9]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.307      ;
; -1.385 ; vcnt[9]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.307      ;
; -1.385 ; vcnt[9]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.307      ;
; -1.385 ; vcnt[9]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.307      ;
; -1.385 ; vcnt[9]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.307      ;
; -1.385 ; vcnt[9]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.307      ;
; -1.385 ; vcnt[9]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.307      ;
; -1.385 ; vcnt[9]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.307      ;
; -1.383 ; vcnt[3]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.305      ;
; -1.383 ; vcnt[3]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.305      ;
; -1.383 ; vcnt[3]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.305      ;
; -1.383 ; vcnt[3]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.305      ;
; -1.383 ; vcnt[3]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.305      ;
; -1.383 ; vcnt[3]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.305      ;
; -1.383 ; vcnt[3]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.305      ;
; -1.383 ; vcnt[3]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.305      ;
; -1.383 ; vcnt[3]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.305      ;
; -1.383 ; vcnt[3]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.305      ;
; -1.369 ; vcnt[0]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.291      ;
; -1.340 ; vcnt[0]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.262      ;
; -1.223 ; vcnt[0]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.145      ;
; -1.207 ; vcnt[5]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.129      ;
; -1.207 ; vcnt[5]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.129      ;
; -1.207 ; vcnt[5]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.129      ;
; -1.207 ; vcnt[5]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.129      ;
; -1.207 ; vcnt[5]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.129      ;
; -1.207 ; vcnt[5]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.129      ;
; -1.207 ; vcnt[5]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.129      ;
; -1.207 ; vcnt[5]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.129      ;
; -1.207 ; vcnt[5]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.129      ;
; -1.207 ; vcnt[5]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.129      ;
; -1.194 ; vcnt[0]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 2.116      ;
; -1.077 ; vcnt[0]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 1.999      ;
; -1.048 ; vcnt[0]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 1.970      ;
; -0.931 ; vcnt[0]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 1.853      ;
; -0.902 ; vcnt[0]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 1.824      ;
; -0.347 ; vcnt[0]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.079     ; 1.269      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------+------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                  ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.579 ; clock                                                            ; clock                                    ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.086      ; 0.858      ;
; -0.537 ; spetskeyboard:spetskey|mx_st                                     ; spetskeyboard:spetskey|mx_st             ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.082      ; 0.822      ;
; -0.536 ; clock                                                            ; clock                                    ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.086      ; 0.815      ;
; -0.533 ; spetskeyboard:spetskey|mx_st                                     ; spetskeyboard:spetskey|mx_st             ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.082      ; 0.818      ;
; 21.589 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.083     ; 7.740      ;
; 21.589 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.083     ; 7.740      ;
; 21.615 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 7.715      ;
; 21.615 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 7.715      ;
; 21.615 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[1]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 7.715      ;
; 21.652 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[4]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 7.678      ;
; 21.652 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[6]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 7.678      ;
; 21.652 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[5]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 7.678      ;
; 22.065 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[10][1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.084     ; 7.263      ;
; 22.099 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.083     ; 7.230      ;
; 22.099 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.083     ; 7.230      ;
; 22.117 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[4][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.087     ; 7.208      ;
; 22.118 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[0][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.087     ; 7.207      ;
; 22.125 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 7.205      ;
; 22.125 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 7.205      ;
; 22.125 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[1]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 7.205      ;
; 22.134 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.065     ; 7.213      ;
; 22.162 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[4]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 7.168      ;
; 22.162 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[6]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 7.168      ;
; 22.162 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[5]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 7.168      ;
; 22.213 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.067     ; 7.132      ;
; 22.217 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[8][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.084     ; 7.111      ;
; 22.445 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.084     ; 6.883      ;
; 22.522 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[1][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.114     ; 6.776      ;
; 22.561 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|strobe            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.065     ; 6.786      ;
; 22.590 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|press_release     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.065     ; 6.757      ;
; 22.642 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.083     ; 6.687      ;
; 22.642 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.083     ; 6.687      ;
; 22.668 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 6.662      ;
; 22.668 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 6.662      ;
; 22.668 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[1]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 6.662      ;
; 22.698 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[0][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.113     ; 6.601      ;
; 22.705 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[4]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 6.625      ;
; 22.705 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[6]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 6.625      ;
; 22.705 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[5]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 6.625      ;
; 22.716 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[5][1]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.097     ; 6.599      ;
; 22.754 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.083     ; 6.575      ;
; 22.754 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.083     ; 6.575      ;
; 22.763 ; spetskeyboard:spetskey|sp_kb[4]                                  ; spetskeyboard:spetskey|keymatrixa[10][3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.067     ; 6.582      ;
; 22.780 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 6.550      ;
; 22.780 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 6.550      ;
; 22.780 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[1]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 6.550      ;
; 22.817 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[4]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 6.513      ;
; 22.817 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[6]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 6.513      ;
; 22.817 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[5]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 6.513      ;
; 22.916 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.067     ; 6.429      ;
; 22.993 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[1][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.097     ; 6.322      ;
; 22.996 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.084     ; 6.332      ;
; 23.050 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.111     ; 6.251      ;
; 23.050 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.111     ; 6.251      ;
; 23.056 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[1][5]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.100     ; 6.256      ;
; 23.062 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[10][3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.084     ; 6.266      ;
; 23.063 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[5][1]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.097     ; 6.252      ;
; 23.071 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|strobe            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.065     ; 6.276      ;
; 23.073 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[1][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.114     ; 6.225      ;
; 23.085 ; spetskeyboard:spetskey|sp_kb[6]                                  ; spetskeyboard:spetskey|keymatrixa[10][3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.067     ; 6.260      ;
; 23.088 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.098     ; 6.226      ;
; 23.088 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.098     ; 6.226      ;
; 23.088 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[1]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.098     ; 6.226      ;
; 23.100 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|press_release     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.065     ; 6.247      ;
; 23.125 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[4]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.098     ; 6.189      ;
; 23.125 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[6]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.098     ; 6.189      ;
; 23.125 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[5]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.098     ; 6.189      ;
; 23.151 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[1] ; spetskeyboard:spetskey|res_key           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.061     ; 6.200      ;
; 23.169 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[0][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.096     ; 6.147      ;
; 23.181 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[3][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.078     ; 6.153      ;
; 23.210 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[10][4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.080     ; 6.122      ;
; 23.216 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[10][0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.084     ; 6.112      ;
; 23.229 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[5] ; spetskeyboard:spetskey|res_key           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.061     ; 6.122      ;
; 23.246 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.065     ; 6.101      ;
; 23.249 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[0][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.113     ; 6.050      ;
; 23.257 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[10][5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.112     ; 6.043      ;
; 23.260 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[3][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.080     ; 6.072      ;
; 23.271 ; spetskeyboard:spetskey|sp_kb[6]                                  ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.067     ; 6.074      ;
; 23.272 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[10][5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.112     ; 6.028      ;
; 23.277 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[10][4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.094     ; 6.041      ;
; 23.330 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[2][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.070     ; 6.012      ;
; 23.335 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[1][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.083     ; 5.994      ;
; 23.337 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[5][1]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.114     ; 5.961      ;
; 23.352 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[5][1]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.114     ; 5.946      ;
; 23.419 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[10][3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.065     ; 5.928      ;
; 23.421 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[11][0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.100     ; 5.891      ;
; 23.422 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[4][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.085     ; 5.905      ;
; 23.426 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[10][1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.065     ; 5.921      ;
; 23.435 ; spetskeyboard:spetskey|sp_kb[4]                                  ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.067     ; 5.910      ;
; 23.444 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[2][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.098     ; 5.870      ;
; 23.478 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[4][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.068     ; 5.866      ;
; 23.479 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[0][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.068     ; 5.865      ;
; 23.496 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[6] ; spetskeyboard:spetskey|res_key           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.061     ; 5.855      ;
; 23.503 ; spetskeyboard:spetskey|sp_kb[4]                                  ; spetskeyboard:spetskey|keymatrixa[3][5]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.080     ; 5.829      ;
; 23.511 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[0][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 5.819      ;
; 23.532 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[9][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.098     ; 5.782      ;
; 23.533 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[10][3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.067     ; 5.812      ;
; 23.555 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[10][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.112     ; 5.745      ;
; 23.563 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[6][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.098     ; 5.751      ;
; 23.573 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[6][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.084     ; 5.755      ;
+--------+------------------------------------------------------------------+------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                           ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.103 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; 0.500        ; 1.118      ; 2.003      ;
; 0.370  ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; 1.000        ; 1.118      ; 2.030      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spetskeyboard:spetskey|mx_st'                                                                                                                        ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.046 ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st ; spetskeyboard:spetskey|mx_st ; 1.000        ; -0.117     ; 0.858      ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SPI:SD|Divider:inst|inst2'                                                                                                       ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.088 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; 1.000        ; -0.075     ; 0.858      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                          ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.097 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; 1.000        ; -0.066     ; 0.858      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                          ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.202 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; 0.500        ; 1.043      ; 1.623      ;
; 0.631 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; 1.000        ; 1.043      ; 1.694      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SPI:SD|Divider:inst|inst1'                                                                                                       ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.206 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; 0.500        ; 1.032      ; 1.608      ;
; 0.656 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; 1.000        ; 1.032      ; 1.658      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                                          ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.678 ; spetskeyboard:spetskey|turbo_key                                                                ; clk_cpu                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.580      ; 2.204      ;
; -0.454 ; SPI:SD|Divider:inst|inst                                                                        ; SPI:SD|Divider:inst|inst                                                                                         ; SPI:SD|Divider:inst|inst                        ; clock       ; 0.000        ; 3.673      ; 3.712      ;
; -0.186 ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 4.076      ; 4.425      ;
; -0.106 ; hcnt[8]                                                                                         ; screen_pre                                                                                                       ; hcnt[8]                                         ; clock       ; 0.000        ; 3.645      ; 4.032      ;
; -0.065 ; hcnt[8]                                                                                         ; hsync                                                                                                            ; hcnt[8]                                         ; clock       ; 0.000        ; 3.645      ; 4.073      ;
; -0.053 ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a3~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 4.099      ; 4.581      ;
; -0.038 ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a3~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 4.099      ; 4.596      ;
; -0.013 ; hcnt[8]                                                                                         ; hcnt[8]                                                                                                          ; hcnt[8]                                         ; clock       ; 0.000        ; 3.671      ; 4.151      ;
; -0.009 ; T8080se:VM80|T80:u0|A[11]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.746      ; 1.511      ;
; 0.010  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.746      ; 1.530      ;
; 0.017  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.747      ; 1.538      ;
; 0.017  ; T8080se:VM80|T80:u0|A[11]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.747      ; 1.538      ;
; 0.047  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a0~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 4.076      ; 4.658      ;
; 0.053  ; SPI:SD|Divider:inst|inst                                                                        ; SPI:SD|Divider:inst|inst                                                                                         ; SPI:SD|Divider:inst|inst                        ; clock       ; -0.500       ; 3.673      ; 3.719      ;
; 0.054  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 4.086      ; 4.675      ;
; 0.066  ; T8080se:VM80|T80:u0|A[12]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.747      ; 1.587      ;
; 0.066  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.747      ; 1.587      ;
; 0.073  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.747      ; 1.594      ;
; 0.079  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 4.076      ; 4.690      ;
; 0.099  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.746      ; 1.619      ;
; 0.102  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[1]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.679      ; 4.274      ;
; 0.106  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.747      ; 1.627      ;
; 0.118  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.744      ; 1.636      ;
; 0.124  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.747      ; 1.645      ;
; 0.128  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 4.094      ; 4.757      ;
; 0.156  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a6~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 4.074      ; 4.765      ;
; 0.158  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 4.077      ; 4.770      ;
; 0.161  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.748      ; 1.683      ;
; 0.255  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[6]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.680      ; 4.428      ;
; 0.255  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[4]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.680      ; 4.428      ;
; 0.255  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[7]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.680      ; 4.428      ;
; 0.293  ; hcnt[8]                                                                                         ; hcnt[8]                                                                                                          ; hcnt[8]                                         ; clock       ; -0.500       ; 3.671      ; 3.957      ;
; 0.315  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 4.094      ; 4.944      ;
; 0.321  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.744      ; 1.839      ;
; 0.321  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.746      ; 1.841      ;
; 0.327  ; spetskeyboard:spetskey|test_key                                                                 ; dataI[6]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.601      ; 4.230      ;
; 0.342  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.747      ; 1.863      ;
; 0.345  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.748      ; 1.867      ;
; 0.350  ; hcnt[8]                                                                                         ; screen_pre                                                                                                       ; hcnt[8]                                         ; clock       ; -0.500       ; 3.645      ; 3.988      ;
; 0.352  ; T8080se:VM80|T80:u0|A[3]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.434      ; 1.560      ;
; 0.362  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a6~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 4.086      ; 4.983      ;
; 0.363  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[2]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.681      ; 4.537      ;
; 0.380  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[0]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.668      ; 4.541      ;
; 0.380  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[1]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.668      ; 4.541      ;
; 0.380  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[2]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.668      ; 4.541      ;
; 0.380  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[3]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.668      ; 4.541      ;
; 0.380  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[4]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.668      ; 4.541      ;
; 0.380  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[5]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.668      ; 4.541      ;
; 0.380  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[6]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.668      ; 4.541      ;
; 0.380  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[7]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.668      ; 4.541      ;
; 0.388  ; hcnt[8]                                                                                         ; hsync                                                                                                            ; hcnt[8]                                         ; clock       ; -0.500       ; 3.645      ; 4.026      ;
; 0.392  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a7~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.733      ; 1.899      ;
; 0.404  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[5]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.682      ; 4.579      ;
; 0.408  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.747      ; 1.929      ;
; 0.411  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[0]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.682      ; 4.586      ;
; 0.430  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a5~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.749      ; 1.953      ;
; 0.433  ; del[1]                                                                                          ; del[1]                                                                                                           ; clock                                           ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.434  ; vsync                                                                                           ; vsync                                                                                                            ; clock                                           ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; screen_pre                                                                                      ; screen_pre                                                                                                       ; clock                                           ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; snd                                                                                             ; snd                                                                                                              ; clock                                           ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; metod                                                                                           ; metod                                                                                                            ; clock                                           ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.435  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[3]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.682      ; 4.610      ;
; 0.439  ; T8080se:VM80|T80:u0|DO[3]                                                                       ; sd_i[3]                                                                                                          ; clk_cpu                                         ; clock       ; 0.000        ; 0.462      ; 1.133      ;
; 0.442  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a3~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.752      ; 1.968      ;
; 0.459  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 4.094      ; 5.088      ;
; 0.465  ; portr[7]                                                                                        ; snd                                                                                                              ; clock                                           ; clock       ; 0.000        ; 0.080      ; 0.777      ;
; 0.466  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a1~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 4.078      ; 5.079      ;
; 0.469  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a3~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.752      ; 1.995      ;
; 0.479  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a25~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.751      ; 2.004      ;
; 0.480  ; T8080se:VM80|T80:u0|A[12]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.746      ; 2.000      ;
; 0.481  ; T8080se:VM80|T80:u0|A[12]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.744      ; 1.999      ;
; 0.484  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a2~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 4.079      ; 5.098      ;
; 0.484  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a23~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 4.093      ; 5.112      ;
; 0.486  ; spetskeyboard:spetskey|test_key                                                                 ; dataI[7]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.601      ; 4.389      ;
; 0.487  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 4.091      ; 5.113      ;
; 0.495  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.752      ; 2.021      ;
; 0.495  ; T8080se:VM80|T80:u0|A[4]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.437      ; 1.706      ;
; 0.498  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[1]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.679      ; 4.170      ;
; 0.516  ; T8080se:VM80|T80:u0|A[12]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a23~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.746      ; 2.036      ;
; 0.522  ; spetskeyboard:spetskey|test_key                                                                 ; dataI[4]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.601      ; 4.425      ;
; 0.524  ; spetskeyboard:spetskey|test_key                                                                 ; dataI[5]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.601      ; 4.427      ;
; 0.562  ; T8080se:VM80|T80:u0|A[11]                                                                       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a7~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.733      ; 2.069      ;
; 0.565  ; spetskeyboard:spetskey|mx_st_key                                                                ; g                                                                                                                ; spetskeyboard:spetskey|mx_st                    ; clock       ; 0.000        ; 1.417      ; 2.204      ;
; 0.585  ; spetskeyboard:spetskey|keymatrixa[4][4]                                                         ; dataI[4]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.615      ; 4.502      ;
; 0.588  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[6]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.680      ; 4.261      ;
; 0.588  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[4]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.680      ; 4.261      ;
; 0.588  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[7]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.680      ; 4.261      ;
; 0.608  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a5~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.749      ; 2.131      ;
; 0.609  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a7~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.733      ; 2.116      ;
; 0.615  ; T8080se:VM80|T80:u0|A[5]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.434      ; 1.823      ;
; 0.620  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 4.093      ; 5.248      ;
; 0.622  ; del[1]                                                                                          ; clk_cpu                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.081      ; 0.935      ;
; 0.626  ; T8080se:VM80|T80:u0|A[11]                                                                       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a5~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.749      ; 2.149      ;
; 0.636  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a16~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 4.087      ; 5.258      ;
; 0.649  ; T8080se:VM80|T80:u0|A[5]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.436      ; 1.859      ;
; 0.656  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a20~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 4.066      ; 5.257      ;
; 0.665  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.752      ; 2.191      ;
; 0.670  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.747      ; 2.191      ;
; 0.680  ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|address_reg_a[1] ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|out_address_reg_a[1]              ; clock                                           ; clock       ; 0.000        ; 0.080      ; 0.992      ;
; 0.681  ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|address_reg_a[0] ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|out_address_reg_a[0]              ; clock                                           ; clock       ; 0.000        ; 0.080      ; 0.993      ;
+--------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                          ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; -1.519 ; sd_i[2]                          ; SPI:SD|SPIReg:inst1|inst7~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.709      ; 1.710      ;
; -1.507 ; sd_i[3]                          ; SPI:SD|SPIReg:inst1|inst14~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.706      ; 1.719      ;
; -1.403 ; sd_i[2]                          ; SPI:SD|inst28                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.961      ; 2.790      ;
; -1.384 ; sd_i[4]                          ; SPI:SD|SPIReg:inst1|inst17~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.531      ; 1.667      ;
; -1.370 ; sd_i[7]                          ; SPI:SD|SPIReg:inst1|inst26~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.531      ; 1.681      ;
; -1.306 ; sd_i[5]                          ; SPI:SD|SPIReg:inst1|inst20~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.501      ; 1.715      ;
; -1.290 ; sd_i[1]                          ; SPI:SD|SPIReg:inst1|inst6~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.507      ; 1.737      ;
; -1.279 ; sd_i[3]                          ; SPI:SD|inst33                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.960      ; 2.913      ;
; -1.207 ; sd_i[6]                          ; SPI:SD|SPIReg:inst1|inst23~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.528      ; 1.841      ;
; -1.141 ; sd_i[1]                          ; SPI:SD|inst24                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.926      ; 1.017      ;
; -1.029 ; sd_i[0]                          ; SPI:SD|inst21                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.964      ; 3.167      ;
; -0.770 ; sd_i[0]                          ; SPI:SD|SPIReg:inst1|inst5~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.502      ; 2.252      ;
; -0.429 ; spetskeyboard:spetskey|mx_st_key ; page[0]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 4.389      ; 4.182      ;
; -0.429 ; spetskeyboard:spetskey|mx_st_key ; page[1]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 4.389      ; 4.182      ;
; -0.125 ; T8080se:VM80|T80:u0|DO[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.403      ; 3.510      ;
; -0.122 ; T8080se:VM80|T80:u0|MCycle[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.402      ; 3.512      ;
; -0.105 ; T8080se:VM80|T80:u0|IR[2]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.403      ; 3.530      ;
; -0.027 ; T8080se:VM80|T80:u0|IR[0]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.403      ; 3.608      ;
; -0.024 ; T8080se:VM80|T80:u0|IR[6]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.404      ; 3.612      ;
; -0.019 ; T8080se:VM80|T80:u0|MCycle[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.402      ; 3.615      ;
; -0.007 ; T8080se:VM80|T80:u0|IR[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.403      ; 3.628      ;
; 0.116  ; T8080se:VM80|T80:u0|TState[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.404      ; 3.752      ;
; 0.136  ; T8080se:VM80|T80:u0|A[1]         ; AddrSelector:AS|inst11           ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.402      ; 3.770      ;
; 0.193  ; T8080se:VM80|T80:u0|IR[3]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.403      ; 3.828      ;
; 0.202  ; T8080se:VM80|T80:u0|IR[7]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.404      ; 3.838      ;
; 0.202  ; T8080se:VM80|T80:u0|MCycle[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.402      ; 3.836      ;
; 0.295  ; T8080se:VM80|T80:u0|TState[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.404      ; 3.931      ;
; 0.298  ; T8080se:VM80|T80:u0|IR[5]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.403      ; 3.933      ;
; 0.449  ; T8080se:VM80|T80:u0|IR[4]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.403      ; 4.084      ;
; 0.503  ; T8080se:VM80|T80:u0|TState[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.416      ; 4.151      ;
; 0.920  ; T8080se:VM80|T80:u0|TState[1]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.404      ; 4.556      ;
; 0.935  ; T8080se:VM80|T80:u0|TState[0]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.416      ; 4.583      ;
; 0.957  ; T8080se:VM80|T80:u0|DO[0]        ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.403      ; 4.592      ;
; 1.288  ; T8080se:VM80|T80:u0|TState[2]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.404      ; 4.924      ;
; 1.868  ; T8080se:VM80|T80:u0|A[0]         ; AddrSelector:AS|inst9            ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.963      ; 6.063      ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_cpu'                                                                                                                                                                                                                                                  ;
+--------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                                                                               ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.452 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|F[2]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.301      ; 2.151      ;
; -1.393 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[0]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.301      ; 2.210      ;
; -1.393 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[5]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.301      ; 2.210      ;
; -1.393 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[1]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.301      ; 2.210      ;
; -1.393 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[2]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.301      ; 2.210      ;
; -1.393 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[3]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.301      ; 2.210      ;
; -1.393 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[4]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.301      ; 2.210      ;
; -1.393 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[6]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.301      ; 2.210      ;
; -1.393 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[7]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.301      ; 2.210      ;
; -1.322 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|F[0]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.291      ; 2.271      ;
; -1.322 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|F[6]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.291      ; 2.271      ;
; -1.311 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|F[7]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.290      ; 2.281      ;
; -1.311 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|F[4]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.290      ; 2.281      ;
; -1.076 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[15]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.288      ; 2.514      ;
; -1.076 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[8]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.288      ; 2.514      ;
; -1.076 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[10]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.288      ; 2.514      ;
; -1.076 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[13]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.288      ; 2.514      ;
; -1.076 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[9]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.288      ; 2.514      ;
; -1.076 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[14]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.288      ; 2.514      ;
; -1.076 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[12]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.288      ; 2.514      ;
; -1.076 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[11]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.288      ; 2.514      ;
; -1.063 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[0]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.300      ; 2.539      ;
; -1.063 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[7]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.300      ; 2.539      ;
; -1.056 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[6]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.301      ; 2.547      ;
; -1.056 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[4]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.301      ; 2.547      ;
; -1.056 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[2]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.301      ; 2.547      ;
; -1.056 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[1]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.301      ; 2.547      ;
; -1.056 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[5]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.301      ; 2.547      ;
; -1.056 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[3]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.301      ; 2.547      ;
; 0.433  ; T8080se:VM80|T80:u0|MCycle[1]                ; T8080se:VM80|T80:u0|MCycle[1]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; T8080se:VM80|T80:u0|MCycle[2]                ; T8080se:VM80|T80:u0|MCycle[2]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; T8080se:VM80|T80:u0|Halt_FF                  ; T8080se:VM80|T80:u0|Halt_FF                                                                                           ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; T8080se:VM80|T80:u0|TState[2]                ; T8080se:VM80|T80:u0|TState[2]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; T8080se:VM80|T80:u0|TState[1]                ; T8080se:VM80|T80:u0|TState[1]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 0.746      ;
; 0.444  ; T8080se:VM80|T80:u0|ACC[6]                   ; T8080se:VM80|T80:u0|ACC[6]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.082      ; 0.758      ;
; 0.444  ; T8080se:VM80|T80:u0|ACC[4]                   ; T8080se:VM80|T80:u0|ACC[4]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.082      ; 0.758      ;
; 0.444  ; T8080se:VM80|T80:u0|ACC[2]                   ; T8080se:VM80|T80:u0|ACC[2]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.082      ; 0.758      ;
; 0.444  ; T8080se:VM80|T80:u0|ACC[1]                   ; T8080se:VM80|T80:u0|ACC[1]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.082      ; 0.758      ;
; 0.444  ; T8080se:VM80|T80:u0|ACC[5]                   ; T8080se:VM80|T80:u0|ACC[5]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.082      ; 0.758      ;
; 0.444  ; T8080se:VM80|T80:u0|ACC[3]                   ; T8080se:VM80|T80:u0|ACC[3]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.082      ; 0.758      ;
; 0.445  ; T8080se:VM80|T80:u0|MCycle[0]                ; T8080se:VM80|T80:u0|MCycle[0]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 0.758      ;
; 0.445  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TState[0]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 0.758      ;
; 0.481  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3] ; T8080se:VM80|T80:u0|RegBusA_r[11]                                                                                     ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 0.793      ;
; 0.555  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[6]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 0.868      ;
; 0.557  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[7]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 0.870      ;
; 0.719  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][4] ; T8080se:VM80|T80:u0|RegBusA_r[4]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.032      ;
; 0.719  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][2] ; T8080se:VM80|T80:u0|RegBusA_r[2]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.032      ;
; 0.762  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; T8080se:VM80|T80:u0|RegBusA_r[14]                                                                                     ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.082      ; 1.076      ;
; 0.795  ; T8080se:VM80|T80:u0|TmpAddr[9]               ; T8080se:VM80|T80:u0|PC[9]                                                                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.108      ;
; 0.807  ; T8080se:VM80|T80:u0|TState[1]                ; T8080se:VM80|T80:u0|TState[2]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.120      ;
; 0.808  ; T8080se:VM80|T80:u0|TState[1]                ; T8080se:VM80|T80:u0|TmpAddr[0]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.121      ;
; 0.810  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][3] ; T8080se:VM80|T80:u0|RegBusA_r[3]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.082      ; 1.124      ;
; 0.811  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][5] ; T8080se:VM80|T80:u0|RegBusA_r[5]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.124      ;
; 0.813  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][0] ; T8080se:VM80|T80:u0|RegBusA_r[0]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.126      ;
; 0.816  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][1] ; T8080se:VM80|T80:u0|RegBusA_r[9]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 1.128      ;
; 0.818  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[1]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.131      ;
; 0.826  ; T8080se:VM80|T80:u0|TState[2]                ; T8080se:VM80|T80:u0|TmpAddr[0]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.139      ;
; 0.829  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][7] ; T8080se:VM80|T80:u0|RegBusA_r[7]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 1.141      ;
; 0.846  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[2]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.159      ;
; 0.860  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][0] ; T8080se:VM80|T80:u0|RegBusA_r[0]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 1.172      ;
; 0.981  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[2][7] ; T8080se:VM80|T80:u0|RegBusA_r[7]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 1.293      ;
; 0.990  ; T8080se:VM80|T80:u0|Halt_FF                  ; T8080se:VM80|T80:u0|IR[2]                                                                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 1.302      ;
; 0.997  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][5]                                                                          ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.082      ; 1.311      ;
; 1.032  ; T8080se:VM80|T80:u0|MCycle[0]                ; T8080se:VM80|T80:u0|MCycle[1]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.345      ;
; 1.032  ; T8080se:VM80|T80:u0|MCycle[0]                ; T8080se:VM80|T80:u0|MCycle[2]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.345      ;
; 1.038  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[2][5] ; T8080se:VM80|T80:u0|RegBusA_r[5]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 1.350      ;
; 1.041  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[1][0] ; T8080se:VM80|T80:u0|RegBusA_r[0]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.107      ; 1.380      ;
; 1.090  ; T8080se:VM80|T80:u0|ACC[7]                   ; T8080se:VM80|T80:u0|ACC[7]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.082      ; 1.404      ;
; 1.119  ; T8080se:VM80|T80:u0|TState[1]                ; T8080se:VM80|T80:u0|TmpAddr[13]                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.069      ; 1.420      ;
; 1.173  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][0]                                                                          ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.486      ;
; 1.175  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][1] ; T8080se:VM80|T80:u0|RegBusA_r[1]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.067      ; 1.474      ;
; 1.203  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][4] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL_0__0__0_bypass[9]                                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.083      ; 1.518      ;
; 1.251  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][6] ; T8080se:VM80|T80:u0|RegBusA_r[6]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.094      ; 1.577      ;
; 1.266  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[2][2] ; T8080se:VM80|T80:u0|RegBusA_r[2]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.107      ; 1.605      ;
; 1.279  ; T8080se:VM80|T80:u0|TmpAddr[4]               ; T8080se:VM80|T80:u0|PC[4]                                                                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 1.591      ;
; 1.279  ; T8080se:VM80|T80:u0|TState[2]                ; T8080se:VM80|T80:u0|TState[1]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.592      ;
; 1.289  ; T8080se:VM80|T80:u0|ACC[0]                   ; T8080se:VM80|T80:u0|ACC[0]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.082      ; 1.603      ;
; 1.299  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][0] ; T8080se:VM80|T80:u0|RegBusA_r[8]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 1.611      ;
; 1.306  ; T8080se:VM80|T80:u0|IR[7]                    ; T8080se:VM80|T80:u0|PreserveC_r                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.093      ; 1.631      ;
; 1.325  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; T8080se:VM80|T80:u0|RegBusA_r[13]                                                                                     ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.065      ; 1.622      ;
; 1.328  ; T8080se:VM80|T80:u0|BusB[0]                  ; T8080se:VM80|T80:u0|ACC[0]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.075      ; 1.635      ;
; 1.331  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[2][1] ; T8080se:VM80|T80:u0|RegBusA_r[1]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.067      ; 1.630      ;
; 1.337  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[1][6] ; T8080se:VM80|T80:u0|RegBusA_r[6]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.103      ; 1.672      ;
; 1.350  ; T8080se:VM80|T80:u0|F[2]                     ; T8080se:VM80|T80:u0|F[2]                                                                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.082      ; 1.664      ;
; 1.350  ; T8080se:VM80|T80:u0|TmpAddr[1]               ; T8080se:VM80|T80:u0|PC[1]                                                                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.093      ; 1.675      ;
; 1.361  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[8]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.674      ;
; 1.362  ; T8080se:VM80|DI_Reg[4]                       ; T8080se:VM80|T80:u0|TmpAddr[4]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.069      ; 1.663      ;
; 1.363  ; T8080se:VM80|T80:u0|BusB[6]                  ; T8080se:VM80|T80:u0|DO[6]                                                                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.091      ; 1.686      ;
; 1.364  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[12]                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.677      ;
; 1.366  ; T8080se:VM80|DI_Reg[3]                       ; T8080se:VM80|T80:u0|TmpAddr[3]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.069      ; 1.667      ;
; 1.366  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[14]                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.679      ;
; 1.367  ; T8080se:VM80|T80:u0|TmpAddr[3]               ; T8080se:VM80|T80:u0|PC[3]                                                                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.093      ; 1.692      ;
; 1.369  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; T8080se:VM80|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_1|altsyncram_3lg1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.483      ; 2.126      ;
; 1.370  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[9]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.683      ;
; 1.371  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[10]                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.684      ;
; 1.372  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[11]                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.685      ;
; 1.373  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][2]                                                                          ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.107      ; 1.712      ;
; 1.373  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[15]                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.686      ;
; 1.374  ; T8080se:VM80|T80:u0|IR[7]                    ; T8080se:VM80|T80:u0|Arith16_r                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.088      ; 1.694      ;
; 1.415  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; T8080se:VM80|T80:u0|RegBusA_r[11]                                                                                     ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 1.728      ;
+--------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SPI:SD|Divider:inst|inst'                                                                                                                                  ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                 ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; -1.351 ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42   ; SPI:SD|Divider:inst|inst ; 0.000        ; 5.351      ; 4.483      ;
; -1.066 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.039      ; 2.205      ;
; -0.955 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.036      ; 2.313      ;
; -0.934 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.039      ; 2.337      ;
; -0.919 ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42   ; SPI:SD|Divider:inst|inst ; -0.500       ; 5.351      ; 4.415      ;
; -0.880 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.036      ; 2.388      ;
; -0.866 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.040      ; 2.406      ;
; -0.722 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.038      ; 2.548      ;
; -0.722 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst26~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.038      ; 2.548      ;
; -0.489 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.943      ; 4.947      ;
; -0.357 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.943      ; 5.079      ;
; -0.339 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.940      ; 5.094      ;
; -0.233 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.944      ; 5.204      ;
; -0.141 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.940      ; 5.292      ;
; -0.080 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.942      ; 5.355      ;
; -0.044 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.942      ; 5.391      ;
; -0.042 ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1    ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.224      ; 1.665      ;
; -0.041 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.943      ; 4.895      ;
; 0.070  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.940      ; 5.003      ;
; 0.091  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.943      ; 5.027      ;
; 0.145  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.940      ; 5.078      ;
; 0.159  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.944      ; 5.096      ;
; 0.248  ; sd_i[3]                              ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.430      ; 1.910      ;
; 0.303  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.942      ; 5.238      ;
; 0.303  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.942      ; 5.238      ;
; 0.444  ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1    ; SPI:SD|Divider:inst|inst ; -0.500       ; 1.224      ; 1.651      ;
; 0.500  ; sd_i[6]                              ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.430      ; 2.162      ;
; 0.527  ; sd_i[2]                              ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.428      ; 2.187      ;
; 0.644  ; sd_i[0]                              ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.430      ; 2.306      ;
; 0.670  ; sd_i[4]                              ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.432      ; 2.334      ;
; 0.677  ; sd_i[5]                              ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.429      ; 2.338      ;
; 0.744  ; sd_i[1]                              ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.430      ; 2.406      ;
; 0.941  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.009      ; 3.182      ;
; 1.052  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.006      ; 3.290      ;
; 1.073  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.009      ; 3.314      ;
; 1.127  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.006      ; 3.365      ;
; 1.137  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|SPIReg:inst1|inst26~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.080      ; 1.449      ;
; 1.141  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.010      ; 3.383      ;
; 1.201  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst17~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.709      ; 4.132      ;
; 1.224  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.081      ; 1.537      ;
; 1.248  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.077      ; 1.557      ;
; 1.285  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.008      ; 3.525      ;
; 1.285  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.008      ; 3.525      ;
; 1.295  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.286      ; 3.813      ;
; 1.333  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.709      ; 4.264      ;
; 1.351  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.706      ; 4.279      ;
; 1.427  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.286      ; 3.945      ;
; 1.427  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst14~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.706      ; 4.355      ;
; 1.441  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst20~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.710      ; 4.373      ;
; 1.445  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.283      ; 3.960      ;
; 1.535  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.286      ; 4.053      ;
; 1.551  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.287      ; 4.070      ;
; 1.585  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst23~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.708      ; 4.515      ;
; 1.585  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst26~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.708      ; 4.515      ;
; 1.596  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.083      ; 1.911      ;
; 1.611  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.283      ; 4.126      ;
; 1.667  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.286      ; 4.185      ;
; 1.683  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.283      ; 4.198      ;
; 1.704  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.285      ; 4.221      ;
; 1.739  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 4.567      ;
; 1.740  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.285      ; 4.257      ;
; 1.747  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.086      ; 2.065      ;
; 1.758  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.283      ; 4.273      ;
; 1.772  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.287      ; 4.291      ;
; 1.850  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.593      ; 4.675      ;
; 1.868  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.082      ; 2.182      ;
; 1.871  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 4.699      ;
; 1.916  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.285      ; 4.433      ;
; 1.916  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.285      ; 4.433      ;
; 1.925  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.593      ; 4.750      ;
; 1.939  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.597      ; 4.768      ;
; 1.960  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.080      ; 2.272      ;
; 1.987  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.286      ; 4.505      ;
; 2.032  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 4.860      ;
; 2.083  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.595      ; 4.910      ;
; 2.083  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.595      ; 4.910      ;
; 2.098  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.283      ; 4.613      ;
; 2.119  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.286      ; 4.637      ;
; 2.143  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.593      ; 4.968      ;
; 2.164  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 4.992      ;
; 2.173  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.283      ; 4.688      ;
; 2.178  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 5.006      ;
; 2.187  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.287      ; 4.706      ;
; 2.218  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.593      ; 5.043      ;
; 2.232  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.597      ; 5.061      ;
; 2.310  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 5.138      ;
; 2.328  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.593      ; 5.153      ;
; 2.331  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.285      ; 4.848      ;
; 2.331  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.285      ; 4.848      ;
; 2.344  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 5.172      ;
; 2.376  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.595      ; 5.203      ;
; 2.376  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.595      ; 5.203      ;
; 2.434  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.597      ; 5.263      ;
; 2.441  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.593      ; 5.266      ;
; 2.470  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.593      ; 5.295      ;
; 2.476  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 5.304      ;
; 2.545  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.593      ; 5.370      ;
; 2.546  ; T8080se:VM80|T80:u0|A[13]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 5.374      ;
; 2.559  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.597      ; 5.388      ;
; 2.563  ; T8080se:VM80|T80:u0|A[9]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 5.391      ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.337 ; clock                                                                                 ; clock                                                                                 ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.512      ; 0.758      ;
; -0.335 ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.508      ; 0.746      ;
; -0.317 ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.508      ; 0.764      ;
; -0.310 ; clock                                                                                 ; clock                                                                                 ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.512      ; 0.785      ;
; 0.432  ; spetskeyboard:spetskey|turbo_key                                                      ; spetskeyboard:spetskey|turbo_key                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.432  ; spetskeyboard:spetskey|ex_code                                                        ; spetskeyboard:spetskey|ex_code                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.432  ; spetskeyboard:spetskey|test_key                                                       ; spetskeyboard:spetskey|test_key                                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state                             ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_clk_h            ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_clk_h            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_h                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_h                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_l                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_l                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[0][0]                                               ; spetskeyboard:spetskey|keymatrixa[0][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[0][5]                                               ; spetskeyboard:spetskey|keymatrixa[0][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[3][3]                                               ; spetskeyboard:spetskey|keymatrixa[3][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[8][1]                                               ; spetskeyboard:spetskey|keymatrixa[8][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[3][4]                                               ; spetskeyboard:spetskey|keymatrixa[3][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[1][1]                                               ; spetskeyboard:spetskey|keymatrixa[1][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[11][2]                                              ; spetskeyboard:spetskey|keymatrixa[11][2]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[3][1]                                               ; spetskeyboard:spetskey|keymatrixa[3][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[9][1]                                               ; spetskeyboard:spetskey|keymatrixa[9][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|state.0110                                                     ; spetskeyboard:spetskey|state.0110                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|shift                                                          ; spetskeyboard:spetskey|shift                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[0][1]                                               ; spetskeyboard:spetskey|keymatrixa[0][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[8][4]                                               ; spetskeyboard:spetskey|keymatrixa[8][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[8][0]                                               ; spetskeyboard:spetskey|keymatrixa[8][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[0][3]                                               ; spetskeyboard:spetskey|keymatrixa[0][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[2][0]                                               ; spetskeyboard:spetskey|keymatrixa[2][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[4][2]                                               ; spetskeyboard:spetskey|keymatrixa[4][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[2][3]                                               ; spetskeyboard:spetskey|keymatrixa[2][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|press_release                                                  ; spetskeyboard:spetskey|press_release                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[6][0]                                               ; spetskeyboard:spetskey|keymatrixa[6][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[9][0]                                               ; spetskeyboard:spetskey|keymatrixa[9][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[10][0]                                              ; spetskeyboard:spetskey|keymatrixa[10][0]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[10][1]                                              ; spetskeyboard:spetskey|keymatrixa[10][1]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[4][3]                                               ; spetskeyboard:spetskey|keymatrixa[4][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[1][3]                                               ; spetskeyboard:spetskey|keymatrixa[1][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[4][5]                                               ; spetskeyboard:spetskey|keymatrixa[4][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[2][4]                                               ; spetskeyboard:spetskey|keymatrixa[2][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[11][3]                                              ; spetskeyboard:spetskey|keymatrixa[11][3]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[4][1]                                               ; spetskeyboard:spetskey|keymatrixa[4][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|keymatrixa[11][1]                                              ; spetskeyboard:spetskey|keymatrixa[11][1]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.433  ; spetskeyboard:spetskey|strobe                                                         ; spetskeyboard:spetskey|strobe                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[4][4]                                               ; spetskeyboard:spetskey|keymatrixa[4][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[2][5]                                               ; spetskeyboard:spetskey|keymatrixa[2][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[1][2]                                               ; spetskeyboard:spetskey|keymatrixa[1][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[8][5]                                               ; spetskeyboard:spetskey|keymatrixa[8][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[8][2]                                               ; spetskeyboard:spetskey|keymatrixa[8][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[0][4]                                               ; spetskeyboard:spetskey|keymatrixa[0][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[4][0]                                               ; spetskeyboard:spetskey|keymatrixa[4][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[5][5]                                               ; spetskeyboard:spetskey|keymatrixa[5][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[3][2]                                               ; spetskeyboard:spetskey|keymatrixa[3][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[10][2]                                              ; spetskeyboard:spetskey|keymatrixa[10][2]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[7][2]                                               ; spetskeyboard:spetskey|keymatrixa[7][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[6][2]                                               ; spetskeyboard:spetskey|keymatrixa[6][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[9][2]                                               ; spetskeyboard:spetskey|keymatrixa[9][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[5][2]                                               ; spetskeyboard:spetskey|keymatrixa[5][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[2][1]                                               ; spetskeyboard:spetskey|keymatrixa[2][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[7][0]                                               ; spetskeyboard:spetskey|keymatrixa[7][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[11][0]                                              ; spetskeyboard:spetskey|keymatrixa[11][0]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[5][0]                                               ; spetskeyboard:spetskey|keymatrixa[5][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[10][4]                                              ; spetskeyboard:spetskey|keymatrixa[10][4]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[10][5]                                              ; spetskeyboard:spetskey|keymatrixa[10][5]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[1][4]                                               ; spetskeyboard:spetskey|keymatrixa[1][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[9][4]                                               ; spetskeyboard:spetskey|keymatrixa[9][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[9][5]                                               ; spetskeyboard:spetskey|keymatrixa[9][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[9][3]                                               ; spetskeyboard:spetskey|keymatrixa[9][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[6][4]                                               ; spetskeyboard:spetskey|keymatrixa[6][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[6][5]                                               ; spetskeyboard:spetskey|keymatrixa[6][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[7][4]                                               ; spetskeyboard:spetskey|keymatrixa[7][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[7][1]                                               ; spetskeyboard:spetskey|keymatrixa[7][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[1][5]                                               ; spetskeyboard:spetskey|keymatrixa[1][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[7][3]                                               ; spetskeyboard:spetskey|keymatrixa[7][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[11][5]                                              ; spetskeyboard:spetskey|keymatrixa[11][5]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[11][4]                                              ; spetskeyboard:spetskey|keymatrixa[11][4]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[5][4]                                               ; spetskeyboard:spetskey|keymatrixa[5][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[6][1]                                               ; spetskeyboard:spetskey|keymatrixa[6][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[7][5]                                               ; spetskeyboard:spetskey|keymatrixa[7][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[3][0]                                               ; spetskeyboard:spetskey|keymatrixa[3][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[2][2]                                               ; spetskeyboard:spetskey|keymatrixa[2][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.434  ; spetskeyboard:spetskey|keymatrixa[3][5]                                               ; spetskeyboard:spetskey|keymatrixa[3][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.507  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[2]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[1]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.819      ;
; 0.623  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[10]                                ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[9]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.935      ;
; 0.629  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|ps2_clk_s                            ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_h                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.941      ;
; 0.647  ; spetskeyboard:spetskey|state.0110                                                     ; spetskeyboard:spetskey|state.0111                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.960      ;
; 0.668  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[8]                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[8]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.981      ;
; 0.685  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_falling_edge_marker   ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.997      ;
; 0.688  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[8]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.000      ;
; 0.688  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[6]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[5]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.000      ;
; 0.688  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[5]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[4]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.000      ;
; 0.689  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[4]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[3]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.001      ;
; 0.689  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[4]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.001      ;
; 0.689  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[6]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[5]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.001      ;
; 0.690  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[3]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[2]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.002      ;
; 0.690  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[8]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[7]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.002      ;
; 0.691  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[3]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[2]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.003      ;
; 0.694  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_rising_edge_marker    ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_h                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.007      ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SPI:SD|Divider:inst|inst1'                                                                                                        ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.030 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; 0.000        ; 1.098      ; 1.601      ;
; 0.480 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; -0.500       ; 1.098      ; 1.551      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.038 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; 0.000        ; 1.111      ; 1.622      ;
; 0.456 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; -0.500       ; 1.111      ; 1.540      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.099 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; 0.000        ; 1.189      ; 1.761      ;
; 0.555 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; -0.500       ; 1.189      ; 1.717      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spetskeyboard:spetskey|mx_st'                                                                                                                         ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.429 ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st ; spetskeyboard:spetskey|mx_st ; 0.000        ; 0.117      ; 0.758      ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SPI:SD|Divider:inst|inst2'                                                                                                        ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.471 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; 0.000        ; 0.075      ; 0.758      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.480 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; 0.000        ; 0.066      ; 0.758      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'hcnt[8]'                                                             ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.737 ; vcnt[0]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.048      ;
; 0.754 ; vcnt[3]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.065      ;
; 0.754 ; vcnt[5]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.065      ;
; 0.756 ; vcnt[2]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.067      ;
; 0.763 ; vcnt[6]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.074      ;
; 0.764 ; vcnt[4]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.075      ;
; 0.965 ; vcnt[1]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.276      ;
; 0.973 ; vcnt[8]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.284      ;
; 1.026 ; vcnt[7]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.337      ;
; 1.048 ; vcnt[9]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.359      ;
; 1.081 ; vcnt[0]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.392      ;
; 1.090 ; vcnt[0]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.401      ;
; 1.108 ; vcnt[5]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.419      ;
; 1.108 ; vcnt[3]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.419      ;
; 1.117 ; vcnt[2]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.428      ;
; 1.124 ; vcnt[6]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.435      ;
; 1.125 ; vcnt[4]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.436      ;
; 1.126 ; vcnt[2]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.437      ;
; 1.133 ; vcnt[6]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.444      ;
; 1.134 ; vcnt[4]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.445      ;
; 1.221 ; vcnt[0]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.532      ;
; 1.230 ; vcnt[0]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.541      ;
; 1.239 ; vcnt[5]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.550      ;
; 1.239 ; vcnt[3]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.550      ;
; 1.248 ; vcnt[5]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.559      ;
; 1.248 ; vcnt[3]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.559      ;
; 1.257 ; vcnt[2]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.568      ;
; 1.264 ; vcnt[6]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.575      ;
; 1.265 ; vcnt[4]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.576      ;
; 1.266 ; vcnt[2]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.577      ;
; 1.274 ; vcnt[4]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.585      ;
; 1.300 ; vcnt[8]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.611      ;
; 1.319 ; vcnt[1]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.630      ;
; 1.361 ; vcnt[0]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.672      ;
; 1.370 ; vcnt[0]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.681      ;
; 1.379 ; vcnt[5]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.690      ;
; 1.379 ; vcnt[3]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.690      ;
; 1.381 ; vcnt[7]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.692      ;
; 1.388 ; vcnt[3]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.699      ;
; 1.397 ; vcnt[2]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.708      ;
; 1.405 ; vcnt[4]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.716      ;
; 1.406 ; vcnt[2]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.717      ;
; 1.416 ; vcnt[1]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.727      ;
; 1.459 ; vcnt[1]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.770      ;
; 1.487 ; vcnt[7]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.798      ;
; 1.501 ; vcnt[0]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.812      ;
; 1.510 ; vcnt[0]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.821      ;
; 1.519 ; vcnt[3]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.830      ;
; 1.537 ; vcnt[2]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.848      ;
; 1.556 ; vcnt[1]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.867      ;
; 1.599 ; vcnt[1]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.910      ;
; 1.641 ; vcnt[0]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 1.952      ;
; 1.696 ; vcnt[1]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.007      ;
; 1.728 ; vcnt[5]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.039      ;
; 1.728 ; vcnt[5]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.039      ;
; 1.728 ; vcnt[5]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.039      ;
; 1.728 ; vcnt[5]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.039      ;
; 1.728 ; vcnt[5]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.039      ;
; 1.739 ; vcnt[1]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.050      ;
; 1.836 ; vcnt[1]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.147      ;
; 1.846 ; vcnt[8]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.157      ;
; 1.846 ; vcnt[8]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.157      ;
; 1.846 ; vcnt[8]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.157      ;
; 1.846 ; vcnt[8]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.157      ;
; 1.846 ; vcnt[8]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.157      ;
; 1.846 ; vcnt[8]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.157      ;
; 1.846 ; vcnt[8]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.157      ;
; 1.846 ; vcnt[8]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.157      ;
; 1.858 ; vcnt[9]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.169      ;
; 1.858 ; vcnt[9]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.169      ;
; 1.858 ; vcnt[9]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.169      ;
; 1.858 ; vcnt[9]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.169      ;
; 1.858 ; vcnt[9]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.169      ;
; 1.858 ; vcnt[9]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.169      ;
; 1.858 ; vcnt[9]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.169      ;
; 1.858 ; vcnt[9]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.169      ;
; 1.858 ; vcnt[9]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.169      ;
; 1.862 ; vcnt[3]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.173      ;
; 1.862 ; vcnt[3]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.173      ;
; 1.862 ; vcnt[3]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.173      ;
; 1.986 ; vcnt[2]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.297      ;
; 1.986 ; vcnt[2]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.297      ;
; 2.131 ; vcnt[6]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.442      ;
; 2.131 ; vcnt[6]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.442      ;
; 2.131 ; vcnt[6]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.442      ;
; 2.131 ; vcnt[6]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.442      ;
; 2.131 ; vcnt[6]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.442      ;
; 2.131 ; vcnt[6]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.442      ;
; 2.167 ; vcnt[4]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.478      ;
; 2.167 ; vcnt[4]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.478      ;
; 2.167 ; vcnt[4]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.478      ;
; 2.167 ; vcnt[4]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.478      ;
; 2.214 ; vcnt[1]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.525      ;
; 2.255 ; vcnt[7]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.566      ;
; 2.255 ; vcnt[7]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.566      ;
; 2.255 ; vcnt[7]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.566      ;
; 2.255 ; vcnt[7]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.566      ;
; 2.255 ; vcnt[7]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.566      ;
; 2.255 ; vcnt[7]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.566      ;
; 2.255 ; vcnt[7]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.079      ; 2.566      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'SPI:SD|Divider:inst|inst'                                                                                                   ;
+--------+---------------------------+--------------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                              ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------------+--------------+--------------------------+--------------+------------+------------+
; -6.390 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 9.319      ;
; -6.390 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 9.319      ;
; -5.923 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.929      ; 8.853      ;
; -5.922 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 8.853      ;
; -5.922 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 8.853      ;
; -5.921 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.932      ; 8.854      ;
; -5.921 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 8.853      ;
; -5.921 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 8.853      ;
; -5.822 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 8.751      ;
; -5.822 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 8.751      ;
; -5.764 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 9.016      ;
; -5.764 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 9.016      ;
; -5.645 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 8.897      ;
; -5.645 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 8.897      ;
; -5.553 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 8.805      ;
; -5.553 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 8.805      ;
; -5.410 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 8.662      ;
; -5.410 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 8.662      ;
; -5.355 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.929      ; 8.285      ;
; -5.354 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 8.285      ;
; -5.354 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 8.285      ;
; -5.353 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.932      ; 8.286      ;
; -5.353 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 8.285      ;
; -5.353 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 8.285      ;
; -5.297 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.252      ; 8.550      ;
; -5.296 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 8.550      ;
; -5.296 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 8.550      ;
; -5.295 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.255      ; 8.551      ;
; -5.295 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 8.550      ;
; -5.295 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 8.550      ;
; -5.178 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.252      ; 8.431      ;
; -5.177 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 8.431      ;
; -5.177 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 8.431      ;
; -5.176 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.255      ; 8.432      ;
; -5.176 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 8.431      ;
; -5.176 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 8.431      ;
; -5.110 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 8.039      ;
; -5.110 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 8.039      ;
; -5.086 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.252      ; 8.339      ;
; -5.085 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 8.339      ;
; -5.085 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 8.339      ;
; -5.084 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.255      ; 8.340      ;
; -5.084 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 8.339      ;
; -5.084 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 8.339      ;
; -5.030 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 7.959      ;
; -5.030 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 7.959      ;
; -4.944 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 7.873      ;
; -4.944 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 7.873      ;
; -4.943 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.252      ; 8.196      ;
; -4.942 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 8.196      ;
; -4.942 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 8.196      ;
; -4.941 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.255      ; 8.197      ;
; -4.941 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 8.196      ;
; -4.941 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 8.196      ;
; -4.881 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 7.810      ;
; -4.881 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.928      ; 7.810      ;
; -4.747 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 7.999      ;
; -4.747 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 7.999      ;
; -4.671 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 7.923      ;
; -4.671 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 7.923      ;
; -4.643 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.929      ; 7.573      ;
; -4.642 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 7.573      ;
; -4.642 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 7.573      ;
; -4.641 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.932      ; 7.574      ;
; -4.641 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 7.573      ;
; -4.641 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 7.573      ;
; -4.583 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 7.835      ;
; -4.583 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.251      ; 7.835      ;
; -4.563 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.929      ; 7.493      ;
; -4.562 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 7.493      ;
; -4.562 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 7.493      ;
; -4.561 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.932      ; 7.494      ;
; -4.561 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 7.493      ;
; -4.561 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 7.493      ;
; -4.477 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.929      ; 7.407      ;
; -4.476 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 7.407      ;
; -4.476 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 7.407      ;
; -4.475 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.932      ; 7.408      ;
; -4.475 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 7.407      ;
; -4.475 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 7.407      ;
; -4.414 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.929      ; 7.344      ;
; -4.413 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 7.344      ;
; -4.413 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.930      ; 7.344      ;
; -4.412 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.932      ; 7.345      ;
; -4.412 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 7.344      ;
; -4.412 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.931      ; 7.344      ;
; -4.280 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.252      ; 7.533      ;
; -4.279 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 7.533      ;
; -4.279 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 7.533      ;
; -4.278 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.255      ; 7.534      ;
; -4.278 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 7.533      ;
; -4.278 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 7.533      ;
; -4.204 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.252      ; 7.457      ;
; -4.203 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 7.457      ;
; -4.203 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 7.457      ;
; -4.202 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.255      ; 7.458      ;
; -4.202 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 7.457      ;
; -4.202 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.254      ; 7.457      ;
; -4.116 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.252      ; 7.369      ;
; -4.115 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.253      ; 7.369      ;
+--------+---------------------------+--------------------------------------+--------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -2.670 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst42 ; 0.500        ; -0.944     ; 2.237      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -2.641 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst45 ; 0.500        ; -0.966     ; 2.186      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -2.544 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst44 ; 0.500        ; -0.869     ; 2.186      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_cpu'                                                                                                                                               ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                              ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -2.338 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[13]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.834      ; 4.084      ;
; -2.338 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[14]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.834      ; 4.084      ;
; -2.338 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[12]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.834      ; 4.084      ;
; -2.338 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[11]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.834      ; 4.084      ;
; -2.338 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[15]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.834      ; 4.084      ;
; -2.338 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[9]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.834      ; 4.084      ;
; -2.338 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[8]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.834      ; 4.084      ;
; -2.047 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[7]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.144      ; 4.103      ;
; -2.047 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[6]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.144      ; 4.103      ;
; -2.047 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[5]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.144      ; 4.103      ;
; -2.047 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[4]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.144      ; 4.103      ;
; -2.047 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[3]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.144      ; 4.103      ;
; -2.047 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[2]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.144      ; 4.103      ;
; -2.047 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[0]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.144      ; 4.103      ;
; -1.772 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|WR_n                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.421      ; 4.105      ;
; -1.487 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.707      ; 4.106      ;
; -1.487 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[0]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.105      ;
; -1.487 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.105      ;
; -1.487 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.707      ; 4.106      ;
; -1.487 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.707      ; 4.106      ;
; -1.487 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.707      ; 4.106      ;
; -1.487 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.707      ; 4.106      ;
; -1.487 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[7]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.105      ;
; -1.487 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[5]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.105      ;
; -1.487 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[3]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.105      ;
; -1.487 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[1]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.105      ;
; -1.487 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.105      ;
; -1.487 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[6]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.105      ;
; -1.487 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[4]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.105      ;
; -1.487 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Arith16_r        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.105      ;
; -1.487 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DBIN                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.105      ;
; -1.486 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.707      ; 4.105      ;
; -1.486 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.708      ; 4.106      ;
; -1.486 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.708      ; 4.106      ;
; -1.486 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.708      ; 4.106      ;
; -1.486 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Halt_FF          ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.708      ; 4.106      ;
; -1.486 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.104      ;
; -1.486 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[1]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.705      ; 4.103      ;
; -1.486 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.700      ; 4.098      ;
; -1.486 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.700      ; 4.098      ;
; -1.486 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.700      ; 4.098      ;
; -1.486 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[14]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.700      ; 4.098      ;
; -1.486 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.700      ; 4.098      ;
; -1.486 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[13]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.709      ; 4.107      ;
; -1.486 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[11]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.700      ; 4.098      ;
; -1.486 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.700      ; 4.098      ;
; -1.486 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[10]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.700      ; 4.098      ;
; -1.486 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.700      ; 4.098      ;
; -1.485 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.694      ; 4.091      ;
; -1.485 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.694      ; 4.091      ;
; -1.485 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.694      ; 4.091      ;
; -1.485 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[3]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.694      ; 4.091      ;
; -1.485 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[4]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.694      ; 4.091      ;
; -1.485 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[5]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.694      ; 4.091      ;
; -1.485 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[6]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.694      ; 4.091      ;
; -1.485 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[7]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.694      ; 4.091      ;
; -1.469 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.087      ;
; -1.469 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.087      ;
; -1.469 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.087      ;
; -1.469 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.087      ;
; -1.469 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.087      ;
; -1.469 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.087      ;
; -1.469 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.087      ;
; -1.469 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[10]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.703      ; 4.084      ;
; -1.469 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.706      ; 4.087      ;
; -1.468 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.693      ; 4.073      ;
; -1.468 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.707      ; 4.087      ;
; -1.468 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[8]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.693      ; 4.073      ;
; -1.468 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.693      ; 4.073      ;
; -1.468 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[12]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.693      ; 4.073      ;
; -1.468 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.707      ; 4.087      ;
; -1.468 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.707      ; 4.087      ;
; -1.468 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.707      ; 4.087      ;
; -1.468 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.707      ; 4.087      ;
; -1.468 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.707      ; 4.087      ;
; -1.467 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[15]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.694      ; 4.073      ;
; -1.467 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[8]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.694      ; 4.073      ;
; -1.467 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[9]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.694      ; 4.073      ;
; -1.467 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[9]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.694      ; 4.073      ;
; -1.467 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[10]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.694      ; 4.073      ;
; -1.467 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[15]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.694      ; 4.073      ;
; -1.467 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[11]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.694      ; 4.073      ;
; -1.467 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[12]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.694      ; 4.073      ;
; -1.467 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[14]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.694      ; 4.073      ;
; -1.467 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[13]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.694      ; 4.073      ;
; -1.458 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.715      ; 4.085      ;
; -1.458 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PreserveC_r      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.717      ; 4.087      ;
; -1.458 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.715      ; 4.085      ;
; -1.458 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.715      ; 4.085      ;
; -1.458 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.715      ; 4.085      ;
; -1.457 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.717      ; 4.086      ;
; -1.457 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[3]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.717      ; 4.086      ;
; -1.457 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[0]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.717      ; 4.086      ;
; -1.456 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Save_ALU_r       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.724      ; 4.092      ;
; -1.455 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[2]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.723      ; 4.090      ;
; -1.455 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[1]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.719      ; 4.086      ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                                                                     ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.194 ; spetskeyboard:spetskey|res_key ; np       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.995      ; 4.101      ;
; -1.194 ; spetskeyboard:spetskey|res_key ; portr[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.995      ; 4.101      ;
; -1.193 ; spetskeyboard:spetskey|res_key ; portr[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.991      ; 4.096      ;
; -1.193 ; spetskeyboard:spetskey|res_key ; portr[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.967      ; 4.072      ;
; -1.193 ; spetskeyboard:spetskey|res_key ; portr[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.967      ; 4.072      ;
; -1.193 ; spetskeyboard:spetskey|res_key ; portr[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.991      ; 4.096      ;
; -1.193 ; spetskeyboard:spetskey|res_key ; portr[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.967      ; 4.072      ;
; -1.193 ; spetskeyboard:spetskey|res_key ; portb[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.980      ; 4.085      ;
; -1.193 ; spetskeyboard:spetskey|res_key ; porta[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.980      ; 4.085      ;
; -1.193 ; spetskeyboard:spetskey|res_key ; portb[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.980      ; 4.085      ;
; -1.193 ; spetskeyboard:spetskey|res_key ; porta[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.980      ; 4.085      ;
; -1.193 ; spetskeyboard:spetskey|res_key ; portb[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.980      ; 4.085      ;
; -1.193 ; spetskeyboard:spetskey|res_key ; portb[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.980      ; 4.085      ;
; -1.193 ; spetskeyboard:spetskey|res_key ; porta[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.980      ; 4.085      ;
; -1.193 ; spetskeyboard:spetskey|res_key ; porta[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.980      ; 4.085      ;
; -1.193 ; spetskeyboard:spetskey|res_key ; portb[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.980      ; 4.085      ;
; -1.193 ; spetskeyboard:spetskey|res_key ; porta[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.980      ; 4.085      ;
; -1.193 ; spetskeyboard:spetskey|res_key ; portb[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.980      ; 4.085      ;
; -1.193 ; spetskeyboard:spetskey|res_key ; porta[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.980      ; 4.085      ;
; -1.193 ; spetskeyboard:spetskey|res_key ; porta[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.980      ; 4.085      ;
; -1.193 ; spetskeyboard:spetskey|res_key ; porta[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.980      ; 4.085      ;
; -1.192 ; spetskeyboard:spetskey|res_key ; portr[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.968      ; 4.072      ;
; -1.192 ; spetskeyboard:spetskey|res_key ; portc[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.970      ; 4.074      ;
; -1.192 ; spetskeyboard:spetskey|res_key ; portc[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.970      ; 4.074      ;
; -1.192 ; spetskeyboard:spetskey|res_key ; portc[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.970      ; 4.074      ;
; -1.192 ; spetskeyboard:spetskey|res_key ; portc[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.970      ; 4.074      ;
; -1.175 ; spetskeyboard:spetskey|res_key ; portr[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.985      ; 4.072      ;
; -1.175 ; spetskeyboard:spetskey|res_key ; cd_in[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.985      ; 4.072      ;
; -1.175 ; spetskeyboard:spetskey|res_key ; cd_in[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.985      ; 4.072      ;
; -1.175 ; spetskeyboard:spetskey|res_key ; cd_in[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.985      ; 4.072      ;
; -1.175 ; spetskeyboard:spetskey|res_key ; cd_in[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.985      ; 4.072      ;
; -1.175 ; spetskeyboard:spetskey|res_key ; cd_in[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.985      ; 4.072      ;
; -1.175 ; spetskeyboard:spetskey|res_key ; cd_in[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.985      ; 4.072      ;
; -1.175 ; spetskeyboard:spetskey|res_key ; cd_in[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.985      ; 4.072      ;
; -1.175 ; spetskeyboard:spetskey|res_key ; cd_in[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.985      ; 4.072      ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                                 ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock                                    ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; -0.718 ; AddrSelector:AS|inst11         ; AddrSelector:AS|inst9      ; T8080se:VM80|T80:u0|A[10]                       ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; -0.081     ; 1.638      ;
; -0.117 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst24              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 4.075      ; 4.104      ;
; 1.631  ; spetskeyboard:spetskey|res_key ; AddrSelector:AS|inst11     ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 5.820      ; 4.101      ;
; 1.631  ; spetskeyboard:spetskey|res_key ; page[0]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 5.823      ; 4.104      ;
; 1.631  ; spetskeyboard:spetskey|res_key ; page[1]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 5.823      ; 4.104      ;
; 1.841  ; spetskeyboard:spetskey|res_key ; SPI:SD|inst21              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 6.035      ; 4.106      ;
; 1.842  ; spetskeyboard:spetskey|res_key ; SPI:SD|inst28              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 6.031      ; 4.101      ;
; 1.842  ; spetskeyboard:spetskey|res_key ; SPI:SD|inst33              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 6.031      ; 4.101      ;
; 2.299  ; SPI:SD|SPIReg:inst1|inst46     ; SPI:SD|SPIReg:inst1|inst40 ; SPI:SD|SPIReg:inst1|inst45                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 3.356      ; 2.068      ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                                  ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock                                    ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; -3.768 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst28              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 7.387      ; 3.921      ;
; -3.768 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst33              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 7.387      ; 3.921      ;
; -3.767 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst21              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 7.391      ; 3.926      ;
; -2.915 ; spetskeyboard:spetskey|res_key ; AddrSelector:AS|inst11     ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 6.534      ; 3.921      ;
; -2.915 ; spetskeyboard:spetskey|res_key ; page[0]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 6.537      ; 3.924      ;
; -2.915 ; spetskeyboard:spetskey|res_key ; page[1]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 6.537      ; 3.924      ;
; -2.454 ; SPI:SD|SPIReg:inst1|inst46     ; SPI:SD|SPIReg:inst1|inst40 ; SPI:SD|SPIReg:inst1|inst45                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 4.215      ; 1.983      ;
; -1.729 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst24              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 5.350      ; 3.923      ;
; 1.172  ; AddrSelector:AS|inst11         ; AddrSelector:AS|inst9      ; T8080se:VM80|T80:u0|A[10]                       ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 0.081      ; 1.485      ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'SPI:SD|Divider:inst|inst'                                                                                                                           ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock                 ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; -1.120 ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; -0.500       ; 3.447      ; 2.059      ;
; 0.751  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.038      ; 4.021      ;
; 0.751  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst26~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.038      ; 4.021      ;
; 0.752  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.037      ; 4.021      ;
; 0.752  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.040      ; 4.024      ;
; 0.752  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.039      ; 4.023      ;
; 0.752  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.039      ; 4.023      ;
; 1.187  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.036      ; 4.455      ;
; 1.187  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.036      ; 4.455      ;
; 1.434  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.944      ; 6.871      ;
; 1.434  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.943      ; 6.870      ;
; 1.434  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.943      ; 6.870      ;
; 1.435  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.942      ; 6.870      ;
; 1.435  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.942      ; 6.870      ;
; 1.436  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.941      ; 6.870      ;
; 1.776  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.942      ; 6.711      ;
; 1.776  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.942      ; 6.711      ;
; 1.777  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.941      ; 6.711      ;
; 1.777  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.944      ; 6.714      ;
; 1.777  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.943      ; 6.713      ;
; 1.777  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.943      ; 6.713      ;
; 1.884  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.940      ; 7.317      ;
; 1.884  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.940      ; 7.317      ;
; 2.212  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.940      ; 7.145      ;
; 2.212  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.940      ; 7.145      ;
; 2.758  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.008      ; 4.998      ;
; 2.758  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.008      ; 4.998      ;
; 2.759  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.007      ; 4.998      ;
; 2.759  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.010      ; 5.001      ;
; 2.759  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.009      ; 5.000      ;
; 2.759  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.009      ; 5.000      ;
; 3.058  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst23~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.708      ; 5.988      ;
; 3.058  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst26~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.708      ; 5.988      ;
; 3.059  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.707      ; 5.988      ;
; 3.059  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst20~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.710      ; 5.991      ;
; 3.059  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst17~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.709      ; 5.990      ;
; 3.059  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.709      ; 5.990      ;
; 3.194  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.006      ; 5.432      ;
; 3.194  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.006      ; 5.432      ;
; 3.218  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.287      ; 5.737      ;
; 3.218  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.286      ; 5.736      ;
; 3.218  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.286      ; 5.736      ;
; 3.219  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.285      ; 5.736      ;
; 3.219  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.285      ; 5.736      ;
; 3.220  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.284      ; 5.736      ;
; 3.389  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.285      ; 5.906      ;
; 3.389  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.285      ; 5.906      ;
; 3.390  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.284      ; 5.906      ;
; 3.390  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.287      ; 5.909      ;
; 3.390  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.286      ; 5.908      ;
; 3.390  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.286      ; 5.908      ;
; 3.494  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.706      ; 6.422      ;
; 3.494  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst14~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.706      ; 6.422      ;
; 3.556  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.595      ; 6.383      ;
; 3.556  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.595      ; 6.383      ;
; 3.557  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.594      ; 6.383      ;
; 3.557  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.597      ; 6.386      ;
; 3.557  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 6.385      ;
; 3.557  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 6.385      ;
; 3.668  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.283      ; 6.183      ;
; 3.668  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.283      ; 6.183      ;
; 3.804  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.285      ; 6.321      ;
; 3.804  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.285      ; 6.321      ;
; 3.805  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.284      ; 6.321      ;
; 3.805  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.287      ; 6.324      ;
; 3.805  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.286      ; 6.323      ;
; 3.805  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.286      ; 6.323      ;
; 3.825  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.283      ; 6.340      ;
; 3.825  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.283      ; 6.340      ;
; 3.849  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.595      ; 6.676      ;
; 3.849  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.595      ; 6.676      ;
; 3.850  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.594      ; 6.676      ;
; 3.850  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.597      ; 6.679      ;
; 3.850  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 6.678      ;
; 3.850  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 6.678      ;
; 3.992  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.593      ; 6.817      ;
; 3.992  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.593      ; 6.817      ;
; 4.072  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.595      ; 6.899      ;
; 4.072  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.595      ; 6.899      ;
; 4.073  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.594      ; 6.899      ;
; 4.073  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.597      ; 6.902      ;
; 4.073  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 6.901      ;
; 4.073  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 6.901      ;
; 4.176  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.595      ; 7.003      ;
; 4.176  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.595      ; 7.003      ;
; 4.177  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.594      ; 7.003      ;
; 4.177  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.597      ; 7.006      ;
; 4.177  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 7.005      ;
; 4.177  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 7.005      ;
; 4.240  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.283      ; 6.755      ;
; 4.240  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.283      ; 6.755      ;
; 4.285  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.593      ; 7.110      ;
; 4.285  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.593      ; 7.110      ;
; 4.380  ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.595      ; 7.207      ;
; 4.380  ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.595      ; 7.207      ;
; 4.381  ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.594      ; 7.207      ;
; 4.381  ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.597      ; 7.210      ;
; 4.381  ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 7.209      ;
; 4.381  ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.596      ; 7.209      ;
; 4.403  ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.595      ; 7.230      ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                                                                     ;
+-------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node  ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; 0.016 ; spetskeyboard:spetskey|res_key ; portr[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.582      ; 3.900      ;
; 0.016 ; spetskeyboard:spetskey|res_key ; cd_in[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.582      ; 3.900      ;
; 0.016 ; spetskeyboard:spetskey|res_key ; cd_in[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.582      ; 3.900      ;
; 0.016 ; spetskeyboard:spetskey|res_key ; cd_in[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.582      ; 3.900      ;
; 0.016 ; spetskeyboard:spetskey|res_key ; cd_in[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.582      ; 3.900      ;
; 0.016 ; spetskeyboard:spetskey|res_key ; cd_in[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.582      ; 3.900      ;
; 0.016 ; spetskeyboard:spetskey|res_key ; cd_in[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.582      ; 3.900      ;
; 0.016 ; spetskeyboard:spetskey|res_key ; cd_in[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.582      ; 3.900      ;
; 0.016 ; spetskeyboard:spetskey|res_key ; cd_in[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.582      ; 3.900      ;
; 0.025 ; spetskeyboard:spetskey|res_key ; portr[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.563      ; 3.890      ;
; 0.025 ; spetskeyboard:spetskey|res_key ; portr[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.563      ; 3.890      ;
; 0.026 ; spetskeyboard:spetskey|res_key ; portr[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.563      ; 3.891      ;
; 0.026 ; spetskeyboard:spetskey|res_key ; portr[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.563      ; 3.891      ;
; 0.026 ; spetskeyboard:spetskey|res_key ; portc[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.565      ; 3.893      ;
; 0.026 ; spetskeyboard:spetskey|res_key ; portc[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.565      ; 3.893      ;
; 0.026 ; spetskeyboard:spetskey|res_key ; portc[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.565      ; 3.893      ;
; 0.026 ; spetskeyboard:spetskey|res_key ; portc[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.565      ; 3.893      ;
; 0.027 ; spetskeyboard:spetskey|res_key ; np       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.592      ; 3.921      ;
; 0.027 ; spetskeyboard:spetskey|res_key ; portr[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.592      ; 3.921      ;
; 0.028 ; spetskeyboard:spetskey|res_key ; portr[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.587      ; 3.917      ;
; 0.028 ; spetskeyboard:spetskey|res_key ; portr[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.587      ; 3.917      ;
; 0.028 ; spetskeyboard:spetskey|res_key ; portb[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.576      ; 3.906      ;
; 0.028 ; spetskeyboard:spetskey|res_key ; porta[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.576      ; 3.906      ;
; 0.028 ; spetskeyboard:spetskey|res_key ; portb[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.576      ; 3.906      ;
; 0.028 ; spetskeyboard:spetskey|res_key ; porta[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.576      ; 3.906      ;
; 0.028 ; spetskeyboard:spetskey|res_key ; portb[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.576      ; 3.906      ;
; 0.028 ; spetskeyboard:spetskey|res_key ; portb[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.576      ; 3.906      ;
; 0.028 ; spetskeyboard:spetskey|res_key ; porta[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.576      ; 3.906      ;
; 0.028 ; spetskeyboard:spetskey|res_key ; porta[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.576      ; 3.906      ;
; 0.028 ; spetskeyboard:spetskey|res_key ; portb[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.576      ; 3.906      ;
; 0.028 ; spetskeyboard:spetskey|res_key ; porta[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.576      ; 3.906      ;
; 0.028 ; spetskeyboard:spetskey|res_key ; portb[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.576      ; 3.906      ;
; 0.028 ; spetskeyboard:spetskey|res_key ; porta[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.576      ; 3.906      ;
; 0.028 ; spetskeyboard:spetskey|res_key ; porta[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.576      ; 3.906      ;
; 0.028 ; spetskeyboard:spetskey|res_key ; porta[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.576      ; 3.906      ;
+-------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_cpu'                                                                                                                                               ;
+-------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                              ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; 0.307 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.300      ; 3.909      ;
; 0.307 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PreserveC_r      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.302      ; 3.911      ;
; 0.308 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Save_ALU_r       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.309      ; 3.919      ;
; 0.308 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[2]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.308      ; 3.918      ;
; 0.308 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.301      ; 3.911      ;
; 0.308 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[3]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.301      ; 3.911      ;
; 0.308 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[0]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.301      ; 3.911      ;
; 0.308 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[1]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.304      ; 3.914      ;
; 0.308 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.300      ; 3.910      ;
; 0.308 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.300      ; 3.910      ;
; 0.308 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.300      ; 3.910      ;
; 0.320 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.291      ; 3.913      ;
; 0.320 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[10]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.288      ; 3.910      ;
; 0.320 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.291      ; 3.913      ;
; 0.320 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[15]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.278      ; 3.900      ;
; 0.320 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[8]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.278      ; 3.900      ;
; 0.320 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[9]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.278      ; 3.900      ;
; 0.320 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[9]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.278      ; 3.900      ;
; 0.320 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[10]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.278      ; 3.900      ;
; 0.320 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[15]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.278      ; 3.900      ;
; 0.320 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[11]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.278      ; 3.900      ;
; 0.320 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[12]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.278      ; 3.900      ;
; 0.320 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.291      ; 3.913      ;
; 0.320 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[14]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.278      ; 3.900      ;
; 0.320 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[13]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.278      ; 3.900      ;
; 0.320 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.291      ; 3.913      ;
; 0.320 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.291      ; 3.913      ;
; 0.320 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.291      ; 3.913      ;
; 0.320 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.291      ; 3.913      ;
; 0.321 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.290      ; 3.913      ;
; 0.321 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.290      ; 3.913      ;
; 0.321 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.277      ; 3.900      ;
; 0.321 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.290      ; 3.913      ;
; 0.321 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.290      ; 3.913      ;
; 0.321 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.290      ; 3.913      ;
; 0.321 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.290      ; 3.913      ;
; 0.321 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.290      ; 3.913      ;
; 0.321 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[8]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.277      ; 3.900      ;
; 0.321 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.277      ; 3.900      ;
; 0.321 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[12]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.277      ; 3.900      ;
; 0.331 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.292      ; 3.925      ;
; 0.331 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.292      ; 3.925      ;
; 0.331 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.292      ; 3.925      ;
; 0.331 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.290      ; 3.923      ;
; 0.331 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[13]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.293      ; 3.926      ;
; 0.332 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Halt_FF          ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.292      ; 3.926      ;
; 0.332 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[1]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.290      ; 3.924      ;
; 0.332 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.284      ; 3.918      ;
; 0.332 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Arith16_r        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.291      ; 3.925      ;
; 0.332 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.284      ; 3.918      ;
; 0.332 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.284      ; 3.918      ;
; 0.332 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DBIN                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.291      ; 3.925      ;
; 0.332 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[14]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.284      ; 3.918      ;
; 0.332 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.284      ; 3.918      ;
; 0.332 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[11]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.284      ; 3.918      ;
; 0.332 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.284      ; 3.918      ;
; 0.332 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[10]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.284      ; 3.918      ;
; 0.332 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.284      ; 3.918      ;
; 0.333 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.278      ; 3.913      ;
; 0.333 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.291      ; 3.926      ;
; 0.333 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.291      ; 3.926      ;
; 0.333 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.278      ; 3.913      ;
; 0.333 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.278      ; 3.913      ;
; 0.333 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[3]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.278      ; 3.913      ;
; 0.333 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[4]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.278      ; 3.913      ;
; 0.333 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[5]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.278      ; 3.913      ;
; 0.333 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[6]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.278      ; 3.913      ;
; 0.333 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[7]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.278      ; 3.913      ;
; 0.334 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.291      ; 3.927      ;
; 0.334 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[0]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.290      ; 3.926      ;
; 0.334 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.291      ; 3.927      ;
; 0.334 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.291      ; 3.927      ;
; 0.334 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.291      ; 3.927      ;
; 0.334 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.291      ; 3.927      ;
; 0.334 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[7]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.290      ; 3.926      ;
; 0.334 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[5]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.290      ; 3.926      ;
; 0.334 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[3]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.290      ; 3.926      ;
; 0.334 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[1]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.290      ; 3.926      ;
; 0.334 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.290      ; 3.926      ;
; 0.334 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[6]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.290      ; 3.926      ;
; 0.334 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[4]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.290      ; 3.926      ;
; 0.629 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|WR_n                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.994      ; 3.925      ;
; 0.917 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[7]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.705      ; 3.924      ;
; 0.917 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[6]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.705      ; 3.924      ;
; 0.917 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[5]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.705      ; 3.924      ;
; 0.917 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[4]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.705      ; 3.924      ;
; 0.917 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[3]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.705      ; 3.924      ;
; 0.917 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[2]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.705      ; 3.924      ;
; 0.917 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[0]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.705      ; 3.924      ;
; 1.226 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[13]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.382      ; 3.910      ;
; 1.226 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[14]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.382      ; 3.910      ;
; 1.226 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[12]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.382      ; 3.910      ;
; 1.226 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[11]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.382      ; 3.910      ;
; 1.226 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[15]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.382      ; 3.910      ;
; 1.226 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[9]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.382      ; 3.910      ;
; 1.226 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[8]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.382      ; 3.910      ;
+-------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 2.994 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst44 ; -0.500       ; -0.696     ; 2.020      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 3.096 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst45 ; -0.500       ; -0.798     ; 2.020      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 3.111 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst42 ; -0.500       ; -0.774     ; 2.059      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a1~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a2~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a3~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a5~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a6~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a7~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a0~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a1                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a12                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a12~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a14                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a14~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a16                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a16~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a17                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a17~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a18                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a18~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a1~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a20                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a20~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a21                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a21~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a22                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a22~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a23                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a23~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a24                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a24~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a25                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a25~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a26                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a26~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a28                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a29                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a30                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a31                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a6                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a6~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a9                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a9~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a1~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a2~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a3~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[0]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[1]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[2]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[3]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[4]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[5]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[6]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; SPI:SD|Divider:inst|inst                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; b                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Fall       ; bb~reg0                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Fall       ; blue~reg0                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_cpu'                                                                                                                                                ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_1|altsyncram_3lg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_1|altsyncram_3lg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_1|altsyncram_3lg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_1|altsyncram_3lg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_3lg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_3lg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_3lg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_3lg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DBIN                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[0]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[1]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[2]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[3]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[4]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[5]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[6]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[7]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[0]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[1]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[2]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[3]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[4]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[5]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[6]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[7]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[0]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[1]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[2]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[3]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[0]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[10]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[11]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[12]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[13]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[14]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[15]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[1]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[2]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[3]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[4]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[5]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[6]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[7]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[8]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[9]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|Arith16_r                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[0]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[1]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[2]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[3]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[4]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[5]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[6]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[7]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[0]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[1]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[2]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[3]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[4]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[5]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[6]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[7]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[0]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[1]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[2]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[3]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[4]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[5]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[6]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[7]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[0]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[2]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[4]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[6]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[7]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|Halt_FF                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[0]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[1]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[2]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[3]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[4]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[5]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[6]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[7]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycle[0]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycle[1]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycle[2]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycles[0]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycles[1]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycles[2]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[0]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[10]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[11]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[12]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[13]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[14]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[15]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[1]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[2]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[3]                                                                                              ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'T8080se:VM80|T80:u0|A[10]'                                                                ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst11           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst9            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst40       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst21                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst24                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst28                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst33                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]                          ;
; -0.703 ; -0.483       ; 0.220          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst21                    ;
; -0.702 ; -0.482       ; 0.220          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst28                    ;
; -0.702 ; -0.482       ; 0.220          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst33                    ;
; -0.603 ; -0.383       ; 0.220          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst24                    ;
; -0.466 ; -0.466       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst20~latch ;
; -0.466 ; -0.246       ; 0.220          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst40       ;
; -0.466 ; -0.466       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst5~latch  ;
; -0.463 ; -0.463       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst6~latch  ;
; -0.459 ; -0.459       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst17~latch ;
; -0.459 ; -0.459       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst23~latch ;
; -0.459 ; -0.459       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst26~latch ;
; -0.455 ; -0.455       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18~clkctrl|inclk[0]       ;
; -0.455 ; -0.455       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18~clkctrl|outclk         ;
; -0.434 ; -0.434       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst21|clk                    ;
; -0.433 ; -0.433       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst28|clk                    ;
; -0.433 ; -0.433       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst33|clk                    ;
; -0.430 ; -0.430       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|inclk[0]   ;
; -0.430 ; -0.430       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|outclk     ;
; -0.428 ; -0.428       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst20~latch|datad      ;
; -0.428 ; -0.428       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst5~latch|datad       ;
; -0.426 ; -0.426       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst7~latch  ;
; -0.425 ; -0.425       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst6~latch|datad       ;
; -0.423 ; -0.423       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst14~latch ;
; -0.421 ; -0.421       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst17~latch|datad      ;
; -0.421 ; -0.421       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst23~latch|datad      ;
; -0.421 ; -0.421       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst26~latch|datad      ;
; -0.415 ; -0.415       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst14~latch|datac      ;
; -0.415 ; -0.415       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst7~latch|datac       ;
; -0.368 ; -0.180       ; 0.188          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst40       ;
; -0.334 ; -0.334       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst24|clk                    ;
; -0.323 ; -0.323       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|dataa                  ;
; -0.313 ; -0.313       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|combout                ;
; -0.311 ; -0.311       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst|combout            ;
; -0.310 ; -0.310       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|combout                   ;
; -0.298 ; -0.298       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst|datad              ;
; -0.293 ; -0.293       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst11|datad                  ;
; -0.280 ; -0.280       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst11|combout                ;
; -0.229 ; -0.041       ; 0.188          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst24                    ;
; -0.228 ; -0.228       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst40|clk              ;
; -0.197 ; -0.197       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst40|clk              ;
; -0.143 ; -0.143       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst11|combout                ;
; -0.135 ; 0.053        ; 0.188          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst28                    ;
; -0.135 ; 0.053        ; 0.188          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst33                    ;
; -0.133 ; 0.055        ; 0.188          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst21                    ;
; -0.130 ; -0.130       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst11|datad                  ;
; -0.125 ; -0.125       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst|datad              ;
; -0.113 ; -0.113       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|combout                   ;
; -0.112 ; -0.112       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst|combout            ;
; -0.110 ; -0.110       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|combout                ;
; -0.100 ; -0.100       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|dataa                  ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst24|clk                    ;
; -0.085 ; 0.135        ; 0.220          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst11           ;
; -0.085 ; 0.135        ; 0.220          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst9            ;
; -0.084 ; 0.136        ; 0.220          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]                          ;
; -0.084 ; 0.136        ; 0.220          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]                          ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst14~latch|datac      ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst7~latch|datac       ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst26~latch|datad      ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst17~latch|datad      ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst23~latch|datad      ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst14~latch ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst7~latch  ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst6~latch|datad       ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst20~latch|datad      ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst5~latch|datad       ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|inclk[0]   ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|outclk     ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst28|clk                    ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst33|clk                    ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst21|clk                    ;
; 0.027  ; 0.027        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18~clkctrl|inclk[0]       ;
; 0.027  ; 0.027        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18~clkctrl|outclk         ;
; 0.030  ; 0.030        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst26~latch ;
; 0.031  ; 0.031        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst17~latch ;
; 0.031  ; 0.031        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst23~latch ;
; 0.034  ; 0.034        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst6~latch  ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst20~latch ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst5~latch  ;
; 0.164  ; 0.164        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8~clkctrl|inclk[0]        ;
; 0.164  ; 0.164        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8~clkctrl|outclk          ;
; 0.184  ; 0.184        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst11|clk                    ;
; 0.184  ; 0.184        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst9|clk                     ;
; 0.185  ; 0.185        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]|clk                      ;
; 0.185  ; 0.185        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]|clk                      ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|19~0|combout           ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|19~2|dataa             ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8|dataa                   ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|19~0|datad             ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|19~2|combout           ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8|combout                 ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|datac                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst'                                                                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|Divider:inst|inst1            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst14~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst17~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst20~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst23~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst26~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst41           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|SPIReg:inst1|inst42           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ;
; -0.168 ; 0.052        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|SPIReg:inst1|inst42           ;
; -0.110 ; 0.078        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ;
; -0.109 ; 0.079        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst23~_emulated ;
; -0.109 ; 0.079        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst26~_emulated ;
; -0.108 ; 0.080        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst14~_emulated ;
; -0.108 ; 0.080        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst17~_emulated ;
; -0.108 ; 0.080        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst20~_emulated ;
; -0.108 ; 0.080        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ;
; -0.108 ; 0.080        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ;
; 0.079  ; 0.079        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|inclk[0]     ;
; 0.079  ; 0.079        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|outclk       ;
; 0.099  ; 0.099        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst5~_emulated|clk         ;
; 0.100  ; 0.100        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst23~_emulated|clk        ;
; 0.100  ; 0.100        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst26~_emulated|clk        ;
; 0.101  ; 0.101        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst14~_emulated|clk        ;
; 0.101  ; 0.101        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst17~_emulated|clk        ;
; 0.101  ; 0.101        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst20~_emulated|clk        ;
; 0.101  ; 0.101        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst42|clk                  ;
; 0.101  ; 0.101        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst6~_emulated|clk         ;
; 0.101  ; 0.101        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst7~_emulated|clk         ;
; 0.139  ; 0.327        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst41           ;
; 0.253  ; 0.253        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|combout              ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|Divider:inst|inst1            ;
; 0.291  ; 0.291        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|datad                ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|Divider:inst|inst1            ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst41|clk                  ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst|inst7|combout                ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst7|datad                  ;
; 0.447  ; 0.667        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst41           ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst|q                       ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst1|clk                    ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst7|datad                  ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst|inst7|combout                ;
; 0.646  ; 0.646        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst41|clk                  ;
; 0.685  ; 0.905        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst14~_emulated ;
; 0.685  ; 0.905        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst17~_emulated ;
; 0.685  ; 0.905        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst20~_emulated ;
; 0.685  ; 0.905        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ;
; 0.685  ; 0.905        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ;
; 0.686  ; 0.906        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst23~_emulated ;
; 0.686  ; 0.906        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst26~_emulated ;
; 0.686  ; 0.906        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ;
; 0.701  ; 0.701        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|datad                ;
; 0.738  ; 0.738        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|combout              ;
; 0.744  ; 0.932        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|SPIReg:inst1|inst42           ;
; 0.884  ; 0.884        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst14~_emulated|clk        ;
; 0.884  ; 0.884        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst17~_emulated|clk        ;
; 0.884  ; 0.884        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst20~_emulated|clk        ;
; 0.884  ; 0.884        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst42|clk                  ;
; 0.884  ; 0.884        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst6~_emulated|clk         ;
; 0.884  ; 0.884        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst7~_emulated|clk         ;
; 0.885  ; 0.885        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst23~_emulated|clk        ;
; 0.885  ; 0.885        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst26~_emulated|clk        ;
; 0.885  ; 0.885        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst5~_emulated|clk         ;
; 0.905  ; 0.905        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|inclk[0]     ;
; 0.905  ; 0.905        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|outclk       ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'hcnt[8]'                                                        ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[5]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[6]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[7]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[8]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[9]                  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[0]                  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[1]                  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[2]                  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[3]                  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[4]                  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[5]                  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[6]                  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[7]                  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[8]                  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[9]                  ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[0]                  ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[1]                  ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[2]                  ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[3]                  ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[4]                  ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[5]                  ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[6]                  ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[7]                  ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[8]                  ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[9]                  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[0]|clk              ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[1]|clk              ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[2]|clk              ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[3]|clk              ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[4]|clk              ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[5]|clk              ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[6]|clk              ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[7]|clk              ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[8]|clk              ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[9]|clk              ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|inclk[0] ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; hcnt[8]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; hcnt[8]|q                ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|inclk[0] ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|outclk   ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[0]|clk              ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[1]|clk              ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[2]|clk              ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[3]|clk              ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[4]|clk              ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[5]|clk              ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[6]|clk              ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[7]|clk              ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[8]|clk              ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[9]|clk              ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst1'                                                         ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst1 ; Fall       ; SPI:SD|Divider:inst|inst2 ;
; 0.230  ; 0.450        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst1 ; Fall       ; SPI:SD|Divider:inst|inst2 ;
; 0.360  ; 0.548        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst1 ; Fall       ; SPI:SD|Divider:inst|inst2 ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst1|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst1|q           ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst2|clk         ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst2'                                                         ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst2 ; Fall       ; SPI:SD|Divider:inst|inst3 ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst2 ; Fall       ; SPI:SD|Divider:inst|inst3 ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst2 ; Fall       ; SPI:SD|Divider:inst|inst3 ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst2|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst2|q           ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst3|clk         ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst42'                                                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|SPIReg:inst1|inst42 ; Fall       ; SPI:SD|SPIReg:inst1|inst44 ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst42 ; Fall       ; SPI:SD|SPIReg:inst1|inst44 ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst42 ; Fall       ; SPI:SD|SPIReg:inst1|inst44 ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst44|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst42|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst42|q          ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst44|clk        ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst44'                                                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|SPIReg:inst1|inst44 ; Fall       ; SPI:SD|SPIReg:inst1|inst45 ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst44 ; Fall       ; SPI:SD|SPIReg:inst1|inst45 ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst44 ; Fall       ; SPI:SD|SPIReg:inst1|inst45 ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst45|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst44|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst44|q          ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst45|clk        ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst45'                                                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|SPIReg:inst1|inst45 ; Fall       ; SPI:SD|SPIReg:inst1|inst46 ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst45 ; Fall       ; SPI:SD|SPIReg:inst1|inst46 ;
; 0.365  ; 0.553        ; 0.188          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst45 ; Fall       ; SPI:SD|SPIReg:inst1|inst46 ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst46|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst45|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst45|q          ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst46|clk        ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spetskeyboard:spetskey|mx_st'                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskeyboard:spetskey|mx_st_key ;
; 0.142  ; 0.362        ; 0.220          ; High Pulse Width ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskeyboard:spetskey|mx_st_key ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st_key|clk           ;
; 0.444  ; 0.632        ; 0.188          ; Low Pulse Width  ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskeyboard:spetskey|mx_st_key ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st|q                 ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st_key|clk           ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; 9.929  ; 9.929        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.929  ; 9.929        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.949  ; 9.949        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                               ;
; 9.972  ; 9.972        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                               ;
; 10.027 ; 10.027       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.051 ; 10.051       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                               ;
; 10.071 ; 10.071       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.071 ; 10.071       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; 14.424 ; 14.644       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][1]                                               ;
; 14.424 ; 14.644       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][0]                                               ;
; 14.424 ; 14.644       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][0]                                               ;
; 14.424 ; 14.644       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][0]                                               ;
; 14.424 ; 14.644       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][0]                                               ;
; 14.424 ; 14.644       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[1]                                                       ;
; 14.424 ; 14.644       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[2]                                                       ;
; 14.424 ; 14.644       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[3]                                                       ;
; 14.425 ; 14.645       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][2]                                               ;
; 14.425 ; 14.645       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][0]                                               ;
; 14.425 ; 14.645       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][5]                                               ;
; 14.425 ; 14.645       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|res_key                                                        ;
; 14.425 ; 14.645       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[4]                                                       ;
; 14.425 ; 14.645       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[5]                                                       ;
; 14.425 ; 14.645       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[6]                                                       ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][2]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][4]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][2]                                              ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][4]                                              ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][5]                                              ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][4]                                              ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][0]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][4]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][1]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][5]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][2]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][0]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][0]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][1]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][4]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][2]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][4]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][5]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][0]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][2]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][3]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][4]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][5]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][2]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][5]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][2]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][3]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][4]                                               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[0]                         ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[1]                         ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[2]                         ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[3]                         ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_h                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_falling_edge_marker   ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_rising_edge_marker    ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_h                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_l                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_rising_edge_marker    ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_clk_h            ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state                             ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|ps2_clk_s                            ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|ps2_data_s                           ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[10]                                ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[1]                                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[2]                                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[3]                                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[4]                                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[5]                                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[6]                                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[7]                                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[8]                                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[9]                                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0]                      ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[1]                      ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[2]                      ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3]                      ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4]                      ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[5]                      ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[6]                      ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7]                      ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[0]                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[1]                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[2]                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[3]                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[4]                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[5]                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[6]                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[7]                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[8]                 ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_60usec_count[0]                ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_60usec_count[10]               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_60usec_count[11]               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_60usec_count[12]               ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_60usec_count[1]                ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_60usec_count[2]                ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_60usec_count[3]                ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_60usec_count[4]                ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_60usec_count[5]                ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_60usec_count[6]                ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_60usec_count[7]                ;
; 14.428 ; 14.648       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_60usec_count[8]                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+
; miso      ; SPI:SD|Divider:inst|inst ; 0.689 ; 0.872 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; md[*]     ; clock                    ; 3.101 ; 3.374 ; Rise       ; clock                                           ;
;  md[0]    ; clock                    ; 3.101 ; 3.374 ; Rise       ; clock                                           ;
;  md[1]    ; clock                    ; 1.836 ; 2.138 ; Rise       ; clock                                           ;
;  md[2]    ; clock                    ; 2.154 ; 2.458 ; Rise       ; clock                                           ;
;  md[3]    ; clock                    ; 1.867 ; 2.178 ; Rise       ; clock                                           ;
;  md[4]    ; clock                    ; 1.800 ; 2.066 ; Rise       ; clock                                           ;
;  md[5]    ; clock                    ; 1.907 ; 2.200 ; Rise       ; clock                                           ;
;  md[6]    ; clock                    ; 2.043 ; 2.331 ; Rise       ; clock                                           ;
;  md[7]    ; clock                    ; 1.848 ; 2.120 ; Rise       ; clock                                           ;
; md[*]     ; clock                    ; 7.208 ; 7.470 ; Fall       ; clock                                           ;
;  md[0]    ; clock                    ; 4.818 ; 5.055 ; Fall       ; clock                                           ;
;  md[1]    ; clock                    ; 4.866 ; 4.993 ; Fall       ; clock                                           ;
;  md[2]    ; clock                    ; 4.925 ; 5.109 ; Fall       ; clock                                           ;
;  md[3]    ; clock                    ; 6.005 ; 6.311 ; Fall       ; clock                                           ;
;  md[4]    ; clock                    ; 5.788 ; 5.948 ; Fall       ; clock                                           ;
;  md[5]    ; clock                    ; 7.208 ; 7.470 ; Fall       ; clock                                           ;
;  md[6]    ; clock                    ; 6.539 ; 6.768 ; Fall       ; clock                                           ;
;  md[7]    ; clock                    ; 6.604 ; 6.765 ; Fall       ; clock                                           ;
; sd_ins    ; clock                    ; 3.210 ; 3.332 ; Fall       ; clock                                           ;
; ps2_clk   ; clk                      ; 5.326 ; 5.516 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ps2_data  ; clk                      ; 5.441 ; 5.682 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+
; miso      ; SPI:SD|Divider:inst|inst ; -0.004 ; -0.154 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; md[*]     ; clock                    ; -1.237 ; -1.481 ; Rise       ; clock                                           ;
;  md[0]    ; clock                    ; -2.503 ; -2.766 ; Rise       ; clock                                           ;
;  md[1]    ; clock                    ; -1.271 ; -1.551 ; Rise       ; clock                                           ;
;  md[2]    ; clock                    ; -1.578 ; -1.859 ; Rise       ; clock                                           ;
;  md[3]    ; clock                    ; -1.302 ; -1.589 ; Rise       ; clock                                           ;
;  md[4]    ; clock                    ; -1.237 ; -1.481 ; Rise       ; clock                                           ;
;  md[5]    ; clock                    ; -1.342 ; -1.611 ; Rise       ; clock                                           ;
;  md[6]    ; clock                    ; -1.487 ; -1.764 ; Rise       ; clock                                           ;
;  md[7]    ; clock                    ; -1.283 ; -1.533 ; Rise       ; clock                                           ;
; md[*]     ; clock                    ; -1.237 ; -1.480 ; Fall       ; clock                                           ;
;  md[0]    ; clock                    ; -2.502 ; -2.763 ; Fall       ; clock                                           ;
;  md[1]    ; clock                    ; -1.269 ; -1.548 ; Fall       ; clock                                           ;
;  md[2]    ; clock                    ; -1.578 ; -1.855 ; Fall       ; clock                                           ;
;  md[3]    ; clock                    ; -1.301 ; -1.588 ; Fall       ; clock                                           ;
;  md[4]    ; clock                    ; -1.237 ; -1.480 ; Fall       ; clock                                           ;
;  md[5]    ; clock                    ; -1.338 ; -1.610 ; Fall       ; clock                                           ;
;  md[6]    ; clock                    ; -1.274 ; -1.521 ; Fall       ; clock                                           ;
;  md[7]    ; clock                    ; -1.282 ; -1.533 ; Fall       ; clock                                           ;
; sd_ins    ; clock                    ; -2.558 ; -2.654 ; Fall       ; clock                                           ;
; ps2_clk   ; clk                      ; -4.525 ; -4.704 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ps2_data  ; clk                      ; -4.635 ; -4.864 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------+------------------------------+--------+--------+------------+-------------------------------------------------+
; mosi      ; SPI:SD|Divider:inst|inst     ; 10.885 ; 10.590 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst     ; 9.064  ; 8.938  ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst     ; 7.475  ;        ; Fall       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst2    ; 9.146  ; 8.810  ; Fall       ; SPI:SD|Divider:inst|inst2                       ;
; led_green ; T8080se:VM80|T80:u0|A[10]    ; 12.640 ; 12.881 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; led_red   ; T8080se:VM80|T80:u0|A[10]    ; 12.098 ; 12.306 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]    ; 17.008 ; 16.368 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]    ; 10.074 ;        ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]    ; 14.979 ; 14.593 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]    ; 17.008 ; 16.368 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]    ; 14.825 ; 14.307 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; md[*]     ; T8080se:VM80|T80:u0|A[10]    ; 18.236 ; 18.207 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[0]    ; T8080se:VM80|T80:u0|A[10]    ; 15.028 ; 14.924 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[1]    ; T8080se:VM80|T80:u0|A[10]    ; 13.911 ; 13.687 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[2]    ; T8080se:VM80|T80:u0|A[10]    ; 16.640 ; 16.518 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[3]    ; T8080se:VM80|T80:u0|A[10]    ; 17.117 ; 16.943 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[4]    ; T8080se:VM80|T80:u0|A[10]    ; 18.236 ; 18.207 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[5]    ; T8080se:VM80|T80:u0|A[10]    ; 16.621 ; 16.351 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[6]    ; T8080se:VM80|T80:u0|A[10]    ; 16.732 ; 16.545 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[7]    ; T8080se:VM80|T80:u0|A[10]    ; 17.114 ; 16.901 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]    ; 10.187 ; 9.832  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ram_we    ; T8080se:VM80|T80:u0|A[10]    ; 9.557  ;        ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_clk    ; T8080se:VM80|T80:u0|A[10]    ; 13.995 ; 13.703 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_cs     ; T8080se:VM80|T80:u0|A[10]    ; 12.662 ; 12.786 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]    ; 10.257 ; 9.424  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]    ;        ; 9.424  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]    ; 8.228  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]    ; 10.257 ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]    ; 8.074  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; md[*]     ; T8080se:VM80|T80:u0|A[10]    ; 12.453 ; 12.424 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[0]    ; T8080se:VM80|T80:u0|A[10]    ; 9.245  ; 9.141  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[1]    ; T8080se:VM80|T80:u0|A[10]    ; 8.128  ; 7.904  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[2]    ; T8080se:VM80|T80:u0|A[10]    ; 10.857 ; 10.735 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[3]    ; T8080se:VM80|T80:u0|A[10]    ; 11.334 ; 11.160 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[4]    ; T8080se:VM80|T80:u0|A[10]    ; 12.453 ; 12.424 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[5]    ; T8080se:VM80|T80:u0|A[10]    ; 10.838 ; 10.568 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[6]    ; T8080se:VM80|T80:u0|A[10]    ; 10.949 ; 10.762 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[7]    ; T8080se:VM80|T80:u0|A[10]    ; 11.331 ; 11.118 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]    ; 13.215 ; 12.860 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ram_we    ; T8080se:VM80|T80:u0|A[10]    ;        ; 9.565  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; clk_cpu                      ; 14.400 ; 13.975 ; Rise       ; clk_cpu                                         ;
;  ma[0]    ; clk_cpu                      ; 9.420  ; 9.235  ; Rise       ; clk_cpu                                         ;
;  ma[1]    ; clk_cpu                      ; 9.511  ; 9.261  ; Rise       ; clk_cpu                                         ;
;  ma[2]    ; clk_cpu                      ; 8.579  ; 8.316  ; Rise       ; clk_cpu                                         ;
;  ma[3]    ; clk_cpu                      ; 8.357  ; 8.163  ; Rise       ; clk_cpu                                         ;
;  ma[4]    ; clk_cpu                      ; 9.119  ; 8.859  ; Rise       ; clk_cpu                                         ;
;  ma[5]    ; clk_cpu                      ; 10.021 ; 9.664  ; Rise       ; clk_cpu                                         ;
;  ma[6]    ; clk_cpu                      ; 9.202  ; 8.873  ; Rise       ; clk_cpu                                         ;
;  ma[7]    ; clk_cpu                      ; 13.038 ; 12.470 ; Rise       ; clk_cpu                                         ;
;  ma[8]    ; clk_cpu                      ; 8.477  ; 8.251  ; Rise       ; clk_cpu                                         ;
;  ma[9]    ; clk_cpu                      ; 11.213 ; 10.913 ; Rise       ; clk_cpu                                         ;
;  ma[11]   ; clk_cpu                      ; 8.962  ; 8.617  ; Rise       ; clk_cpu                                         ;
;  ma[12]   ; clk_cpu                      ; 9.088  ; 8.762  ; Rise       ; clk_cpu                                         ;
;  ma[13]   ; clk_cpu                      ; 8.391  ; 8.093  ; Rise       ; clk_cpu                                         ;
;  ma[14]   ; clk_cpu                      ; 8.693  ; 8.313  ; Rise       ; clk_cpu                                         ;
;  ma[15]   ; clk_cpu                      ; 9.367  ; 9.007  ; Rise       ; clk_cpu                                         ;
;  ma[16]   ; clk_cpu                      ; 12.786 ; 12.241 ; Rise       ; clk_cpu                                         ;
;  ma[17]   ; clk_cpu                      ; 14.400 ; 13.975 ; Rise       ; clk_cpu                                         ;
;  ma[18]   ; clk_cpu                      ; 12.217 ; 11.914 ; Rise       ; clk_cpu                                         ;
; md[*]     ; clk_cpu                      ; 17.691 ; 17.314 ; Rise       ; clk_cpu                                         ;
;  md[0]    ; clk_cpu                      ; 14.198 ; 13.608 ; Rise       ; clk_cpu                                         ;
;  md[1]    ; clk_cpu                      ; 12.948 ; 12.793 ; Rise       ; clk_cpu                                         ;
;  md[2]    ; clk_cpu                      ; 15.110 ; 14.915 ; Rise       ; clk_cpu                                         ;
;  md[3]    ; clk_cpu                      ; 15.651 ; 15.303 ; Rise       ; clk_cpu                                         ;
;  md[4]    ; clk_cpu                      ; 17.691 ; 17.314 ; Rise       ; clk_cpu                                         ;
;  md[5]    ; clk_cpu                      ; 15.400 ; 15.000 ; Rise       ; clk_cpu                                         ;
;  md[6]    ; clk_cpu                      ; 15.978 ; 15.769 ; Rise       ; clk_cpu                                         ;
;  md[7]    ; clk_cpu                      ; 16.177 ; 15.848 ; Rise       ; clk_cpu                                         ;
; mosi      ; clk_cpu                      ; 14.306 ; 13.951 ; Rise       ; clk_cpu                                         ;
; ram_oe    ; clk_cpu                      ; 9.743  ; 10.116 ; Rise       ; clk_cpu                                         ;
; ram_we    ; clk_cpu                      ; 13.767 ; 13.743 ; Rise       ; clk_cpu                                         ;
; h_sync    ; clock                        ; 8.645  ; 8.563  ; Rise       ; clock                                           ;
; ma[*]     ; clock                        ; 14.640 ; 14.362 ; Rise       ; clock                                           ;
;  ma[0]    ; clock                        ; 10.257 ; 10.151 ; Rise       ; clock                                           ;
;  ma[1]    ; clock                        ; 9.565  ; 9.391  ; Rise       ; clock                                           ;
;  ma[2]    ; clock                        ; 9.801  ; 9.735  ; Rise       ; clock                                           ;
;  ma[3]    ; clock                        ; 9.535  ; 9.369  ; Rise       ; clock                                           ;
;  ma[4]    ; clock                        ; 9.872  ; 9.664  ; Rise       ; clock                                           ;
;  ma[5]    ; clock                        ; 10.531 ; 10.252 ; Rise       ; clock                                           ;
;  ma[6]    ; clock                        ; 10.789 ; 10.598 ; Rise       ; clock                                           ;
;  ma[7]    ; clock                        ; 10.369 ; 10.227 ; Rise       ; clock                                           ;
;  ma[8]    ; clock                        ; 9.613  ; 9.470  ; Rise       ; clock                                           ;
;  ma[9]    ; clock                        ; 11.959 ; 11.940 ; Rise       ; clock                                           ;
;  ma[10]   ; clock                        ; 10.506 ; 10.498 ; Rise       ; clock                                           ;
;  ma[11]   ; clock                        ; 10.173 ; 9.909  ; Rise       ; clock                                           ;
;  ma[12]   ; clock                        ; 10.225 ; 9.948  ; Rise       ; clock                                           ;
;  ma[13]   ; clock                        ; 10.001 ; 9.744  ; Rise       ; clock                                           ;
;  ma[14]   ; clock                        ; 9.945  ; 9.659  ; Rise       ; clock                                           ;
;  ma[15]   ; clock                        ; 10.052 ; 9.696  ; Rise       ; clock                                           ;
;  ma[16]   ; clock                        ; 13.259 ; 12.737 ; Rise       ; clock                                           ;
;  ma[17]   ; clock                        ; 14.640 ; 14.362 ; Rise       ; clock                                           ;
;  ma[18]   ; clock                        ; 12.457 ; 12.301 ; Rise       ; clock                                           ;
; md[*]     ; clock                        ; 15.161 ; 15.073 ; Rise       ; clock                                           ;
;  md[0]    ; clock                        ; 12.031 ; 11.920 ; Rise       ; clock                                           ;
;  md[1]    ; clock                        ; 10.916 ; 10.650 ; Rise       ; clock                                           ;
;  md[2]    ; clock                        ; 13.514 ; 13.384 ; Rise       ; clock                                           ;
;  md[3]    ; clock                        ; 14.055 ; 13.809 ; Rise       ; clock                                           ;
;  md[4]    ; clock                        ; 15.161 ; 15.073 ; Rise       ; clock                                           ;
;  md[5]    ; clock                        ; 13.487 ; 13.217 ; Rise       ; clock                                           ;
;  md[6]    ; clock                        ; 13.598 ; 13.411 ; Rise       ; clock                                           ;
;  md[7]    ; clock                        ; 14.041 ; 13.767 ; Rise       ; clock                                           ;
; mosi      ; clock                        ; 11.599 ; 11.043 ; Rise       ; clock                                           ;
; ram_oe    ; clock                        ; 9.910  ; 10.066 ; Rise       ; clock                                           ;
; ram_we    ; clock                        ; 11.281 ; 11.475 ; Rise       ; clock                                           ;
; v_sync    ; clock                        ; 9.722  ; 9.788  ; Rise       ; clock                                           ;
; bb        ; clock                        ; 7.718  ; 7.577  ; Fall       ; clock                                           ;
; blue      ; clock                        ; 7.410  ; 7.312  ; Fall       ; clock                                           ;
; gb        ; clock                        ; 7.798  ; 7.654  ; Fall       ; clock                                           ;
; green     ; clock                        ; 7.769  ; 7.619  ; Fall       ; clock                                           ;
; ma[*]     ; clock                        ;        ; 5.426  ; Fall       ; clock                                           ;
;  ma[16]   ; clock                        ;        ; 5.426  ; Fall       ; clock                                           ;
; md[*]     ; clock                        ; 10.963 ; 10.991 ; Fall       ; clock                                           ;
;  md[0]    ; clock                        ; 10.963 ; 10.991 ; Fall       ; clock                                           ;
;  md[1]    ; clock                        ; 9.772  ; 9.573  ; Fall       ; clock                                           ;
;  md[2]    ; clock                        ; 9.150  ; 8.922  ; Fall       ; clock                                           ;
;  md[3]    ; clock                        ; 9.315  ; 8.972  ; Fall       ; clock                                           ;
;  md[4]    ; clock                        ; 10.452 ; 10.241 ; Fall       ; clock                                           ;
;  md[5]    ; clock                        ; 9.479  ; 9.156  ; Fall       ; clock                                           ;
;  md[6]    ; clock                        ; 9.354  ; 9.118  ; Fall       ; clock                                           ;
;  md[7]    ; clock                        ; 9.331  ; 8.934  ; Fall       ; clock                                           ;
; rb        ; clock                        ; 8.176  ; 8.030  ; Fall       ; clock                                           ;
; red       ; clock                        ; 8.208  ; 8.106  ; Fall       ; clock                                           ;
; sound     ; clock                        ; 8.586  ; 8.386  ; Fall       ; clock                                           ;
; ma[*]     ; hcnt[8]                      ; 6.021  ;        ; Rise       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                      ; 6.021  ;        ; Rise       ; hcnt[8]                                         ;
; ma[*]     ; hcnt[8]                      ; 10.003 ; 9.741  ; Fall       ; hcnt[8]                                         ;
;  ma[0]    ; hcnt[8]                      ; 9.574  ; 9.520  ; Fall       ; hcnt[8]                                         ;
;  ma[1]    ; hcnt[8]                      ; 8.876  ; 8.753  ; Fall       ; hcnt[8]                                         ;
;  ma[2]    ; hcnt[8]                      ; 8.652  ; 8.522  ; Fall       ; hcnt[8]                                         ;
;  ma[3]    ; hcnt[8]                      ; 9.200  ; 9.078  ; Fall       ; hcnt[8]                                         ;
;  ma[4]    ; hcnt[8]                      ; 9.138  ; 8.998  ; Fall       ; hcnt[8]                                         ;
;  ma[5]    ; hcnt[8]                      ; 9.973  ; 9.732  ; Fall       ; hcnt[8]                                         ;
;  ma[6]    ; hcnt[8]                      ; 10.003 ; 9.741  ; Fall       ; hcnt[8]                                         ;
;  ma[7]    ; hcnt[8]                      ; 9.280  ; 9.057  ; Fall       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                      ;        ; 5.676  ; Fall       ; hcnt[8]                                         ;
; ram_we    ; clk                          ;        ; 5.268  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ram_we    ; clk                          ; 4.931  ;        ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ma[*]     ; spetskeyboard:spetskey|mx_st ; 12.492 ; 11.997 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[16]   ; spetskeyboard:spetskey|mx_st ; 10.463 ; 10.222 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[17]   ; spetskeyboard:spetskey|mx_st ; 12.492 ; 11.997 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[18]   ; spetskeyboard:spetskey|mx_st ; 10.309 ; 9.936  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; md[*]     ; spetskeyboard:spetskey|mx_st ; 14.713 ; 14.684 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[0]    ; spetskeyboard:spetskey|mx_st ; 11.505 ; 11.401 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[1]    ; spetskeyboard:spetskey|mx_st ; 10.388 ; 10.164 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[2]    ; spetskeyboard:spetskey|mx_st ; 13.117 ; 12.995 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[3]    ; spetskeyboard:spetskey|mx_st ; 13.594 ; 13.420 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[4]    ; spetskeyboard:spetskey|mx_st ; 14.713 ; 14.684 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[5]    ; spetskeyboard:spetskey|mx_st ; 13.098 ; 12.828 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[6]    ; spetskeyboard:spetskey|mx_st ; 13.209 ; 13.022 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[7]    ; spetskeyboard:spetskey|mx_st ; 13.591 ; 13.378 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; mosi      ; spetskeyboard:spetskey|mx_st ; 11.817 ; 11.462 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; ram_we    ; spetskeyboard:spetskey|mx_st ; 10.782 ; 10.911 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
+-----------+------------------------------+--------+--------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------+------------------------------+--------+--------+------------+-------------------------------------------------+
; mosi      ; SPI:SD|Divider:inst|inst     ; 8.563  ; 8.262  ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst     ; 8.842  ; 6.994  ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst     ; 7.329  ;        ; Fall       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst2    ; 8.919  ; 8.597  ; Fall       ; SPI:SD|Divider:inst|inst2                       ;
; led_green ; T8080se:VM80|T80:u0|A[10]    ; 11.609 ; 11.841 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; led_red   ; T8080se:VM80|T80:u0|A[10]    ; 11.088 ; 11.289 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]    ; 9.704  ; 7.576  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]    ; 9.704  ;        ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]    ; 11.788 ; 7.772  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]    ; 13.855 ; 9.474  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]    ; 14.246 ; 7.576  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; md[*]     ; T8080se:VM80|T80:u0|A[10]    ; 7.172  ; 7.172  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[0]    ; T8080se:VM80|T80:u0|A[10]    ; 7.291  ; 7.291  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[1]    ; T8080se:VM80|T80:u0|A[10]    ; 7.172  ; 7.172  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[2]    ; T8080se:VM80|T80:u0|A[10]    ; 7.172  ; 7.172  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[3]    ; T8080se:VM80|T80:u0|A[10]    ; 7.602  ; 7.602  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[4]    ; T8080se:VM80|T80:u0|A[10]    ; 8.046  ; 8.046  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[5]    ; T8080se:VM80|T80:u0|A[10]    ; 8.046  ; 8.046  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[6]    ; T8080se:VM80|T80:u0|A[10]    ; 8.042  ; 8.042  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[7]    ; T8080se:VM80|T80:u0|A[10]    ; 8.042  ; 8.042  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]    ; 9.267  ; 8.925  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ram_we    ; T8080se:VM80|T80:u0|A[10]    ; 9.271  ;        ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_clk    ; T8080se:VM80|T80:u0|A[10]    ; 12.892 ; 12.657 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_cs     ; T8080se:VM80|T80:u0|A[10]    ; 11.630 ; 11.750 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]    ; 7.845  ; 9.055  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]    ;        ; 9.055  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]    ; 7.948  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]    ; 9.877  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]    ; 7.845  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; md[*]     ; T8080se:VM80|T80:u0|A[10]    ; 7.136  ; 7.202  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[0]    ; T8080se:VM80|T80:u0|A[10]    ; 7.249  ; 7.315  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[1]    ; T8080se:VM80|T80:u0|A[10]    ; 7.136  ; 7.202  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[2]    ; T8080se:VM80|T80:u0|A[10]    ; 7.136  ; 7.202  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[3]    ; T8080se:VM80|T80:u0|A[10]    ; 7.651  ; 7.717  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[4]    ; T8080se:VM80|T80:u0|A[10]    ; 8.048  ; 8.114  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[5]    ; T8080se:VM80|T80:u0|A[10]    ; 8.048  ; 8.114  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[6]    ; T8080se:VM80|T80:u0|A[10]    ; 8.045  ; 8.111  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[7]    ; T8080se:VM80|T80:u0|A[10]    ; 8.045  ; 8.111  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]    ; 9.107  ; 8.806  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ram_we    ; T8080se:VM80|T80:u0|A[10]    ;        ; 9.277  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; clk_cpu                      ; 8.072  ; 7.851  ; Rise       ; clk_cpu                                         ;
;  ma[0]    ; clk_cpu                      ; 9.093  ; 8.888  ; Rise       ; clk_cpu                                         ;
;  ma[1]    ; clk_cpu                      ; 9.179  ; 8.912  ; Rise       ; clk_cpu                                         ;
;  ma[2]    ; clk_cpu                      ; 8.316  ; 8.063  ; Rise       ; clk_cpu                                         ;
;  ma[3]    ; clk_cpu                      ; 8.072  ; 7.859  ; Rise       ; clk_cpu                                         ;
;  ma[4]    ; clk_cpu                      ; 8.800  ; 8.529  ; Rise       ; clk_cpu                                         ;
;  ma[5]    ; clk_cpu                      ; 9.667  ; 9.303  ; Rise       ; clk_cpu                                         ;
;  ma[6]    ; clk_cpu                      ; 8.915  ; 8.598  ; Rise       ; clk_cpu                                         ;
;  ma[7]    ; clk_cpu                      ; 12.596 ; 12.051 ; Rise       ; clk_cpu                                         ;
;  ma[8]    ; clk_cpu                      ; 8.183  ; 7.946  ; Rise       ; clk_cpu                                         ;
;  ma[9]    ; clk_cpu                      ; 10.843 ; 10.535 ; Rise       ; clk_cpu                                         ;
;  ma[11]   ; clk_cpu                      ; 8.649  ; 8.297  ; Rise       ; clk_cpu                                         ;
;  ma[12]   ; clk_cpu                      ; 8.772  ; 8.436  ; Rise       ; clk_cpu                                         ;
;  ma[13]   ; clk_cpu                      ; 8.140  ; 7.851  ; Rise       ; clk_cpu                                         ;
;  ma[14]   ; clk_cpu                      ; 8.428  ; 8.063  ; Rise       ; clk_cpu                                         ;
;  ma[15]   ; clk_cpu                      ; 9.008  ; 8.624  ; Rise       ; clk_cpu                                         ;
;  ma[16]   ; clk_cpu                      ; 10.226 ; 9.979  ; Rise       ; clk_cpu                                         ;
;  ma[17]   ; clk_cpu                      ; 12.155 ; 11.681 ; Rise       ; clk_cpu                                         ;
;  ma[18]   ; clk_cpu                      ; 10.123 ; 9.783  ; Rise       ; clk_cpu                                         ;
; md[*]     ; clk_cpu                      ; 7.665  ; 7.665  ; Rise       ; clk_cpu                                         ;
;  md[0]    ; clk_cpu                      ; 7.784  ; 7.784  ; Rise       ; clk_cpu                                         ;
;  md[1]    ; clk_cpu                      ; 7.665  ; 7.665  ; Rise       ; clk_cpu                                         ;
;  md[2]    ; clk_cpu                      ; 7.665  ; 7.665  ; Rise       ; clk_cpu                                         ;
;  md[3]    ; clk_cpu                      ; 8.095  ; 8.095  ; Rise       ; clk_cpu                                         ;
;  md[4]    ; clk_cpu                      ; 8.539  ; 8.539  ; Rise       ; clk_cpu                                         ;
;  md[5]    ; clk_cpu                      ; 8.539  ; 8.539  ; Rise       ; clk_cpu                                         ;
;  md[6]    ; clk_cpu                      ; 8.535  ; 8.535  ; Rise       ; clk_cpu                                         ;
;  md[7]    ; clk_cpu                      ; 8.535  ; 8.535  ; Rise       ; clk_cpu                                         ;
; mosi      ; clk_cpu                      ; 10.589 ; 10.288 ; Rise       ; clk_cpu                                         ;
; ram_oe    ; clk_cpu                      ; 9.330  ; 9.726  ; Rise       ; clk_cpu                                         ;
; ram_we    ; clk_cpu                      ; 9.617  ; 9.969  ; Rise       ; clk_cpu                                         ;
; h_sync    ; clock                        ; 8.386  ; 8.307  ; Rise       ; clock                                           ;
; ma[*]     ; clock                        ; 5.499  ; 8.257  ; Rise       ; clock                                           ;
;  ma[0]    ; clock                        ; 9.459  ; 9.347  ; Rise       ; clock                                           ;
;  ma[1]    ; clock                        ; 8.794  ; 8.618  ; Rise       ; clock                                           ;
;  ma[2]    ; clock                        ; 9.076  ; 8.872  ; Rise       ; clock                                           ;
;  ma[3]    ; clock                        ; 8.766  ; 8.598  ; Rise       ; clock                                           ;
;  ma[4]    ; clock                        ; 9.089  ; 8.880  ; Rise       ; clock                                           ;
;  ma[5]    ; clock                        ; 9.724  ; 9.447  ; Rise       ; clock                                           ;
;  ma[6]    ; clock                        ; 10.024 ; 9.700  ; Rise       ; clock                                           ;
;  ma[7]    ; clock                        ; 9.620  ; 9.344  ; Rise       ; clock                                           ;
;  ma[8]    ; clock                        ; 8.386  ; 8.257  ; Rise       ; clock                                           ;
;  ma[9]    ; clock                        ; 10.331 ; 10.172 ; Rise       ; clock                                           ;
;  ma[10]   ; clock                        ; 9.630  ; 9.520  ; Rise       ; clock                                           ;
;  ma[11]   ; clock                        ; 8.939  ; 8.679  ; Rise       ; clock                                           ;
;  ma[12]   ; clock                        ; 9.429  ; 9.153  ; Rise       ; clock                                           ;
;  ma[13]   ; clock                        ; 9.206  ; 8.999  ; Rise       ; clock                                           ;
;  ma[14]   ; clock                        ; 9.048  ; 8.794  ; Rise       ; clock                                           ;
;  ma[15]   ; clock                        ; 9.402  ; 9.094  ; Rise       ; clock                                           ;
;  ma[16]   ; clock                        ; 5.499  ; 11.732 ; Rise       ; clock                                           ;
;  ma[17]   ; clock                        ; 13.711 ; 13.434 ; Rise       ; clock                                           ;
;  ma[18]   ; clock                        ; 11.679 ; 11.536 ; Rise       ; clock                                           ;
; md[*]     ; clock                        ; 4.277  ; 4.277  ; Rise       ; clock                                           ;
;  md[0]    ; clock                        ; 4.396  ; 4.396  ; Rise       ; clock                                           ;
;  md[1]    ; clock                        ; 4.277  ; 4.277  ; Rise       ; clock                                           ;
;  md[2]    ; clock                        ; 4.277  ; 4.277  ; Rise       ; clock                                           ;
;  md[3]    ; clock                        ; 4.707  ; 4.707  ; Rise       ; clock                                           ;
;  md[4]    ; clock                        ; 5.151  ; 5.151  ; Rise       ; clock                                           ;
;  md[5]    ; clock                        ; 5.151  ; 5.151  ; Rise       ; clock                                           ;
;  md[6]    ; clock                        ; 5.147  ; 5.147  ; Rise       ; clock                                           ;
;  md[7]    ; clock                        ; 5.147  ; 5.147  ; Rise       ; clock                                           ;
; mosi      ; clock                        ; 11.155 ; 10.605 ; Rise       ; clock                                           ;
; ram_oe    ; clock                        ; 9.251  ; 9.558  ; Rise       ; clock                                           ;
; ram_we    ; clock                        ; 10.561 ; 10.741 ; Rise       ; clock                                           ;
; v_sync    ; clock                        ; 9.474  ; 9.541  ; Rise       ; clock                                           ;
; bb        ; clock                        ; 7.495  ; 7.360  ; Fall       ; clock                                           ;
; blue      ; clock                        ; 7.196  ; 7.101  ; Fall       ; clock                                           ;
; gb        ; clock                        ; 7.572  ; 7.433  ; Fall       ; clock                                           ;
; green     ; clock                        ; 7.543  ; 7.399  ; Fall       ; clock                                           ;
; ma[*]     ; clock                        ;        ; 5.272  ; Fall       ; clock                                           ;
;  ma[16]   ; clock                        ;        ; 5.272  ; Fall       ; clock                                           ;
; md[*]     ; clock                        ; 4.570  ; 4.636  ; Fall       ; clock                                           ;
;  md[0]    ; clock                        ; 4.683  ; 4.749  ; Fall       ; clock                                           ;
;  md[1]    ; clock                        ; 4.570  ; 4.636  ; Fall       ; clock                                           ;
;  md[2]    ; clock                        ; 4.570  ; 4.636  ; Fall       ; clock                                           ;
;  md[3]    ; clock                        ; 5.085  ; 5.151  ; Fall       ; clock                                           ;
;  md[4]    ; clock                        ; 5.482  ; 5.548  ; Fall       ; clock                                           ;
;  md[5]    ; clock                        ; 5.482  ; 5.548  ; Fall       ; clock                                           ;
;  md[6]    ; clock                        ; 5.479  ; 5.545  ; Fall       ; clock                                           ;
;  md[7]    ; clock                        ; 5.479  ; 5.545  ; Fall       ; clock                                           ;
; rb        ; clock                        ; 7.931  ; 7.790  ; Fall       ; clock                                           ;
; red       ; clock                        ; 7.966  ; 7.868  ; Fall       ; clock                                           ;
; sound     ; clock                        ; 8.325  ; 8.132  ; Fall       ; clock                                           ;
; ma[*]     ; hcnt[8]                      ; 5.812  ;        ; Rise       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                      ; 5.812  ;        ; Rise       ; hcnt[8]                                         ;
; ma[*]     ; hcnt[8]                      ; 8.388  ; 5.473  ; Fall       ; hcnt[8]                                         ;
;  ma[0]    ; hcnt[8]                      ; 9.274  ; 9.219  ; Fall       ; hcnt[8]                                         ;
;  ma[1]    ; hcnt[8]                      ; 8.603  ; 8.483  ; Fall       ; hcnt[8]                                         ;
;  ma[2]    ; hcnt[8]                      ; 8.388  ; 8.261  ; Fall       ; hcnt[8]                                         ;
;  ma[3]    ; hcnt[8]                      ; 8.914  ; 8.795  ; Fall       ; hcnt[8]                                         ;
;  ma[4]    ; hcnt[8]                      ; 8.855  ; 8.718  ; Fall       ; hcnt[8]                                         ;
;  ma[5]    ; hcnt[8]                      ; 9.635  ; 9.394  ; Fall       ; hcnt[8]                                         ;
;  ma[6]    ; hcnt[8]                      ; 9.686  ; 9.432  ; Fall       ; hcnt[8]                                         ;
;  ma[7]    ; hcnt[8]                      ; 8.990  ; 8.775  ; Fall       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                      ;        ; 5.473  ; Fall       ; hcnt[8]                                         ;
; ram_we    ; clk                          ;        ; 4.769  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ram_we    ; clk                          ; 4.446  ;        ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ma[*]     ; spetskeyboard:spetskey|mx_st ; 9.847  ; 9.442  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[16]   ; spetskeyboard:spetskey|mx_st ; 9.950  ; 9.638  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[17]   ; spetskeyboard:spetskey|mx_st ; 11.879 ; 11.340 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[18]   ; spetskeyboard:spetskey|mx_st ; 9.847  ; 9.442  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; md[*]     ; spetskeyboard:spetskey|mx_st ; 8.920  ; 8.920  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[0]    ; spetskeyboard:spetskey|mx_st ; 9.039  ; 9.039  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[1]    ; spetskeyboard:spetskey|mx_st ; 8.920  ; 8.920  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[2]    ; spetskeyboard:spetskey|mx_st ; 8.920  ; 8.920  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[3]    ; spetskeyboard:spetskey|mx_st ; 9.350  ; 9.350  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[4]    ; spetskeyboard:spetskey|mx_st ; 9.794  ; 9.794  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[5]    ; spetskeyboard:spetskey|mx_st ; 9.794  ; 9.794  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[6]    ; spetskeyboard:spetskey|mx_st ; 9.790  ; 9.790  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[7]    ; spetskeyboard:spetskey|mx_st ; 9.790  ; 9.790  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; mosi      ; spetskeyboard:spetskey|mx_st ; 10.879 ; 10.578 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; ram_we    ; spetskeyboard:spetskey|mx_st ; 10.433 ; 10.557 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
+-----------+------------------------------+--------+--------+------------+-------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                ;
+-------------+-----------------+-------------------------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                      ; Note                                           ;
+-------------+-----------------+-------------------------------------------------+------------------------------------------------+
; 52.48 MHz   ; 52.48 MHz       ; clock                                           ;                                                ;
; 61.37 MHz   ; 61.37 MHz       ; clk_cpu                                         ;                                                ;
; 136.65 MHz  ; 136.65 MHz      ; pll|altpll_component|auto_generated|pll1|clk[0] ;                                                ;
; 386.4 MHz   ; 386.4 MHz       ; hcnt[8]                                         ;                                                ;
; 405.02 MHz  ; 402.09 MHz      ; SPI:SD|Divider:inst|inst                        ; limit due to minimum period restriction (tmin) ;
; 1165.5 MHz  ; 402.09 MHz      ; spetskeyboard:spetskey|mx_st                    ; limit due to minimum period restriction (tmin) ;
; 1230.01 MHz ; 402.09 MHz      ; SPI:SD|Divider:inst|inst2                       ; limit due to minimum period restriction (tmin) ;
; 1240.69 MHz ; 402.09 MHz      ; SPI:SD|SPIReg:inst1|inst45                      ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+-------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+-------------------------------------------------+---------+---------------+
; Clock                                           ; Slack   ; End Point TNS ;
+-------------------------------------------------+---------+---------------+
; clk_cpu                                         ; -15.294 ; -2691.918     ;
; clock                                           ; -9.730  ; -808.788      ;
; SPI:SD|Divider:inst|inst                        ; -4.441  ; -36.915       ;
; T8080se:VM80|T80:u0|A[10]                       ; -2.038  ; -5.478        ;
; hcnt[8]                                         ; -1.588  ; -15.880       ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; -0.380  ; -0.713        ;
; SPI:SD|SPIReg:inst1|inst44                      ; -0.066  ; -0.066        ;
; spetskeyboard:spetskey|mx_st                    ; 0.142   ; 0.000         ;
; SPI:SD|Divider:inst|inst2                       ; 0.187   ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst45                      ; 0.194   ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst42                      ; 0.206   ; 0.000         ;
; SPI:SD|Divider:inst|inst1                       ; 0.208   ; 0.000         ;
+-------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; T8080se:VM80|T80:u0|A[10]                       ; -1.542 ; -14.487       ;
; clock                                           ; -1.476 ; -2.294        ;
; SPI:SD|Divider:inst|inst                        ; -1.356 ; -6.544        ;
; clk_cpu                                         ; -1.247 ; -28.491       ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; -0.470 ; -0.920        ;
; SPI:SD|Divider:inst|inst1                       ; 0.047  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst42                      ; 0.070  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst44                      ; 0.111  ; 0.000         ;
; spetskeyboard:spetskey|mx_st                    ; 0.379  ; 0.000         ;
; SPI:SD|Divider:inst|inst2                       ; 0.424  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst45                      ; 0.431  ; 0.000         ;
; hcnt[8]                                         ; 0.692  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary               ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; SPI:SD|Divider:inst|inst   ; -6.212 ; -47.047       ;
; SPI:SD|SPIReg:inst1|inst42 ; -2.445 ; -2.445        ;
; SPI:SD|SPIReg:inst1|inst45 ; -2.410 ; -2.410        ;
; SPI:SD|SPIReg:inst1|inst44 ; -2.327 ; -2.327        ;
; clk_cpu                    ; -2.235 ; -150.296      ;
; clock                      ; -1.306 ; -45.570       ;
; T8080se:VM80|T80:u0|A[10]  ; -0.543 ; -0.633        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; T8080se:VM80|T80:u0|A[10]  ; -3.631 ; -23.192       ;
; SPI:SD|Divider:inst|inst   ; -1.214 ; -1.214        ;
; clock                      ; 0.175  ; 0.000         ;
; clk_cpu                    ; 0.343  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst44 ; 2.743  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst45 ; 2.829  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst42 ; 2.849  ; 0.000         ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clock                                           ; -3.201 ; -505.067      ;
; clk_cpu                                         ; -3.201 ; -392.981      ;
; T8080se:VM80|T80:u0|A[10]                       ; -1.487 ; -40.674       ;
; SPI:SD|Divider:inst|inst                        ; -1.487 ; -20.979       ;
; hcnt[8]                                         ; -1.487 ; -14.870       ;
; SPI:SD|Divider:inst|inst1                       ; -1.487 ; -1.487        ;
; SPI:SD|Divider:inst|inst2                       ; -1.487 ; -1.487        ;
; SPI:SD|SPIReg:inst1|inst42                      ; -1.487 ; -1.487        ;
; SPI:SD|SPIReg:inst1|inst44                      ; -1.487 ; -1.487        ;
; SPI:SD|SPIReg:inst1|inst45                      ; -1.487 ; -1.487        ;
; spetskeyboard:spetskey|mx_st                    ; -1.487 ; -1.487        ;
; clk                                             ; 9.917  ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 14.421 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_cpu'                                                                                                                                     ;
+---------+-------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -15.294 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.093     ; 16.203     ;
; -15.254 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.088     ; 16.168     ;
; -15.166 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.092     ; 16.076     ;
; -15.147 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.092     ; 16.057     ;
; -15.139 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.088     ; 16.053     ;
; -15.126 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.087     ; 16.041     ;
; -15.122 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.094     ; 16.030     ;
; -15.122 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.094     ; 16.030     ;
; -15.118 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.093     ; 16.027     ;
; -15.107 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.097     ; 16.012     ;
; -15.107 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.087     ; 16.022     ;
; -15.095 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.098     ; 15.999     ;
; -15.094 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.088     ; 16.008     ;
; -15.082 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.089     ; 15.995     ;
; -15.082 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.089     ; 15.995     ;
; -15.067 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.092     ; 15.977     ;
; -15.066 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.094     ; 15.974     ;
; -15.060 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.097     ; 15.965     ;
; -15.059 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.095     ; 15.966     ;
; -15.026 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.089     ; 15.939     ;
; -15.020 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.092     ; 15.930     ;
; -15.019 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.090     ; 15.931     ;
; -15.011 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.087     ; 15.926     ;
; -14.998 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.093     ; 15.907     ;
; -14.992 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.087     ; 15.907     ;
; -14.990 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.092     ; 15.900     ;
; -14.975 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.088     ; 15.889     ;
; -14.971 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.069     ; 15.904     ;
; -14.971 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.092     ; 15.881     ;
; -14.969 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.069     ; 15.902     ;
; -14.969 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.088     ; 15.883     ;
; -14.967 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.097     ; 15.872     ;
; -14.967 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.089     ; 15.880     ;
; -14.967 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.089     ; 15.880     ;
; -14.966 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.087     ; 15.881     ;
; -14.952 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.092     ; 15.862     ;
; -14.948 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.097     ; 15.853     ;
; -14.947 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.087     ; 15.862     ;
; -14.946 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.094     ; 15.854     ;
; -14.946 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.094     ; 15.854     ;
; -14.935 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.078     ; 15.859     ;
; -14.931 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.097     ; 15.836     ;
; -14.931 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.064     ; 15.869     ;
; -14.929 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.064     ; 15.867     ;
; -14.927 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8]  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.087     ; 15.842     ;
; -14.923 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.099     ; 15.826     ;
; -14.923 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.099     ; 15.826     ;
; -14.922 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.089     ; 15.835     ;
; -14.922 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.089     ; 15.835     ;
; -14.911 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.089     ; 15.824     ;
; -14.908 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.102     ; 15.808     ;
; -14.907 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.092     ; 15.817     ;
; -14.905 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.092     ; 15.815     ;
; -14.904 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.090     ; 15.816     ;
; -14.895 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.073     ; 15.824     ;
; -14.890 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.094     ; 15.798     ;
; -14.884 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.097     ; 15.789     ;
; -14.883 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.095     ; 15.790     ;
; -14.870 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.092     ; 15.780     ;
; -14.867 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.099     ; 15.770     ;
; -14.866 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.089     ; 15.779     ;
; -14.861 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.102     ; 15.761     ;
; -14.860 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.092     ; 15.770     ;
; -14.860 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.100     ; 15.762     ;
; -14.859 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.090     ; 15.771     ;
; -14.851 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.092     ; 15.761     ;
; -14.847 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.087     ; 15.762     ;
; -14.841 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.087     ; 15.756     ;
; -14.828 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.087     ; 15.743     ;
; -14.826 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.094     ; 15.734     ;
; -14.826 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.094     ; 15.734     ;
; -14.822 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.087     ; 15.737     ;
; -14.816 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.064     ; 15.754     ;
; -14.814 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.064     ; 15.752     ;
; -14.811 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.097     ; 15.716     ;
; -14.803 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.089     ; 15.716     ;
; -14.803 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.089     ; 15.716     ;
; -14.799 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.086     ; 15.715     ;
; -14.797 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.089     ; 15.710     ;
; -14.797 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.089     ; 15.710     ;
; -14.795 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.069     ; 15.728     ;
; -14.793 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.069     ; 15.726     ;
; -14.788 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.092     ; 15.698     ;
; -14.782 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.092     ; 15.692     ;
; -14.780 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.086     ; 15.696     ;
; -14.780 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.073     ; 15.709     ;
; -14.772 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 15.700     ;
; -14.771 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.064     ; 15.709     ;
; -14.770 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.094     ; 15.678     ;
; -14.770 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 15.698     ;
; -14.769 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.064     ; 15.707     ;
; -14.764 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[10] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.093     ; 15.673     ;
; -14.764 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.097     ; 15.669     ;
; -14.763 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.095     ; 15.670     ;
; -14.759 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][4]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.078     ; 15.683     ;
; -14.755 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.088     ; 15.669     ;
; -14.755 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.088     ; 15.669     ;
; -14.747 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.089     ; 15.660     ;
; -14.745 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.078     ; 15.669     ;
; -14.741 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]              ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.092     ; 15.651     ;
+---------+-------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------------------------------------+----------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+----------+---------------------------+-------------+--------------+------------+------------+
; -9.730 ; T8080se:VM80|T80:u0|A[7]                                                                            ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 10.740     ;
; -9.217 ; T8080se:VM80|T80:u0|A[7]                                                                            ; dataI[6] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 10.227     ;
; -9.184 ; T8080se:VM80|T80:u0|A[6]                                                                            ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 10.194     ;
; -9.118 ; T8080se:VM80|T80:u0|A[7]                                                                            ; dataI[7] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 10.128     ;
; -9.105 ; T8080se:VM80|T80:u0|A[13]                                                                           ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 0.832      ; 10.439     ;
; -9.095 ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|out_address_reg_a[1] ; dataI[2] ; clock                     ; clock       ; 1.000        ; -0.052     ; 10.045     ;
; -9.031 ; metod                                                                                               ; dataI[5] ; clock                     ; clock       ; 1.000        ; -0.046     ; 9.987      ;
; -9.027 ; portb1[7]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.147     ; 9.382      ;
; -8.998 ; T8080se:VM80|T80:u0|A[8]                                                                            ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 0.832      ; 10.332     ;
; -8.968 ; porta1[1]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.145     ; 9.325      ;
; -8.943 ; portb1[6]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.145     ; 9.300      ;
; -8.917 ; portc1[3]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.145     ; 9.274      ;
; -8.916 ; portb1[4]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.147     ; 9.271      ;
; -8.915 ; T8080se:VM80|T80:u0|A[7]                                                                            ; dataI[5] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 9.925      ;
; -8.911 ; porta1[5]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.147     ; 9.266      ;
; -8.911 ; portc1[2]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.145     ; 9.268      ;
; -8.910 ; T8080se:VM80|T80:u0|A[14]                                                                           ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 0.832      ; 10.244     ;
; -8.890 ; porta1[1]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.145     ; 9.247      ;
; -8.847 ; porta1[3]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.143     ; 9.206      ;
; -8.835 ; metod                                                                                               ; dataI[3] ; clock                     ; clock       ; 1.000        ; -0.046     ; 9.791      ;
; -8.832 ; portb1[2]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.145     ; 9.189      ;
; -8.831 ; portb1[7]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.147     ; 9.186      ;
; -8.831 ; portb1[3]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.145     ; 9.188      ;
; -8.826 ; metod                                                                                               ; dataI[2] ; clock                     ; clock       ; 1.000        ; -0.046     ; 9.782      ;
; -8.807 ; T8080se:VM80|T80:u0|A[7]                                                                            ; dataI[3] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 9.817      ;
; -8.805 ; porta1[4]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.145     ; 9.162      ;
; -8.789 ; T8080se:VM80|T80:u0|A[9]                                                                            ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 0.832      ; 10.123     ;
; -8.777 ; portb1[2]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.145     ; 9.134      ;
; -8.773 ; porta1[2]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.147     ; 9.128      ;
; -8.772 ; porta1[1]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.145     ; 9.129      ;
; -8.768 ; portb1[6]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.145     ; 9.125      ;
; -8.753 ; portb1[3]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.145     ; 9.110      ;
; -8.734 ; porta1[6]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.144     ; 9.092      ;
; -8.724 ; portb1[5]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.143     ; 9.083      ;
; -8.720 ; portb1[4]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.147     ; 9.075      ;
; -8.715 ; porta1[5]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.147     ; 9.070      ;
; -8.711 ; portb1[4]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.147     ; 9.066      ;
; -8.705 ; porta1[7]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.144     ; 9.063      ;
; -8.671 ; T8080se:VM80|T80:u0|A[6]                                                                            ; dataI[6] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 9.681      ;
; -8.636 ; portb1[2]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.993      ;
; -8.635 ; portb1[3]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.992      ;
; -8.630 ; porta1[4]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.987      ;
; -8.580 ; porta1[7]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.144     ; 8.938      ;
; -8.577 ; porta1[2]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.147     ; 8.932      ;
; -8.573 ; porta1[3]                                                                                           ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.143     ; 8.932      ;
; -8.572 ; portb1[6]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.929      ;
; -8.572 ; T8080se:VM80|T80:u0|A[6]                                                                            ; dataI[7] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 9.582      ;
; -8.568 ; porta1[2]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.147     ; 8.923      ;
; -8.566 ; porta1[0]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.923      ;
; -8.537 ; T8080se:VM80|T80:u0|A[7]                                                                            ; dataI[2] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 9.547      ;
; -8.509 ; porta1[7]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.144     ; 8.867      ;
; -8.504 ; portc1[1]                                                                                           ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.861      ;
; -8.502 ; porta1[0]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.859      ;
; -8.499 ; T8080se:VM80|T80:u0|A[5]                                                                            ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 9.509      ;
; -8.485 ; T8080se:VM80|T80:u0|A[8]                                                                            ; dataI[6] ; clk_cpu                   ; clock       ; 0.500        ; 0.832      ; 9.819      ;
; -8.455 ; portc1[3]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.812      ;
; -8.450 ; portb1[5]                                                                                           ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.143     ; 8.809      ;
; -8.449 ; T8080se:VM80|T80:u0|A[5]                                                                            ; dataI[6] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 9.459      ;
; -8.443 ; portc1[1]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.800      ;
; -8.434 ; porta1[4]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.791      ;
; -8.431 ; portb1[7]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.147     ; 8.786      ;
; -8.424 ; portc1[2]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.781      ;
; -8.410 ; portc1[1]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.767      ;
; -8.409 ; portb1[6]                                                                                           ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.766      ;
; -8.399 ; portb1[7]                                                                                           ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.147     ; 8.754      ;
; -8.390 ; porta1[6]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.144     ; 8.748      ;
; -8.388 ; T8080se:VM80|T80:u0|A[4]                                                                            ; dataI[6] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 9.398      ;
; -8.386 ; T8080se:VM80|T80:u0|A[8]                                                                            ; dataI[7] ; clk_cpu                   ; clock       ; 0.500        ; 0.832      ; 9.720      ;
; -8.370 ; porta1[0]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.727      ;
; -8.369 ; portc1[0]                                                                                           ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.726      ;
; -8.369 ; T8080se:VM80|T80:u0|A[6]                                                                            ; dataI[5] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 9.379      ;
; -8.366 ; T8080se:VM80|T80:u0|A[4]                                                                            ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 9.376      ;
; -8.350 ; T8080se:VM80|T80:u0|A[5]                                                                            ; dataI[7] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 9.360      ;
; -8.330 ; portc1[0]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.687      ;
; -8.315 ; porta1[5]                                                                                           ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.147     ; 8.670      ;
; -8.292 ; porta1[3]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.143     ; 8.651      ;
; -8.292 ; SPI:SD|inst21                                                                                       ; dataI[0] ; T8080se:VM80|T80:u0|A[10] ; clock       ; 0.500        ; -3.971     ; 4.823      ;
; -8.289 ; T8080se:VM80|T80:u0|A[4]                                                                            ; dataI[7] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 9.299      ;
; -8.283 ; porta1[5]                                                                                           ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.147     ; 8.638      ;
; -8.276 ; T8080se:VM80|T80:u0|A[9]                                                                            ; dataI[6] ; clk_cpu                   ; clock       ; 0.500        ; 0.832      ; 9.610      ;
; -8.273 ; metod                                                                                               ; dataI[6] ; clock                     ; clock       ; 1.000        ; -0.046     ; 9.229      ;
; -8.271 ; porta1[4]                                                                                           ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.628      ;
; -8.270 ; T8080se:VM80|T80:u0|A[2]                                                                            ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 9.280      ;
; -8.261 ; T8080se:VM80|T80:u0|A[6]                                                                            ; dataI[3] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 9.271      ;
; -8.259 ; portc1[3]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.616      ;
; -8.251 ; T8080se:VM80|T80:u0|A[3]                                                                            ; dataI[6] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 9.261      ;
; -8.247 ; portc1[1]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.604      ;
; -8.240 ; portc1[0]                                                                                           ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.597      ;
; -8.228 ; portc1[2]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.585      ;
; -8.220 ; porta1[3]                                                                                           ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.143     ; 8.579      ;
; -8.218 ; T8080se:VM80|T80:u0|A[7]                                                                            ; dataI[4] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 9.228      ;
; -8.217 ; T8080se:VM80|T80:u0|A[3]                                                                            ; dataI[0] ; clk_cpu                   ; clock       ; 0.500        ; 0.508      ; 9.227      ;
; -8.217 ; T8080se:VM80|T80:u0|A[13]                                                                           ; dataI[7] ; clk_cpu                   ; clock       ; 0.500        ; 0.832      ; 9.551      ;
; -8.194 ; porta1[6]                                                                                           ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.144     ; 8.552      ;
; -8.183 ; T8080se:VM80|T80:u0|A[8]                                                                            ; dataI[5] ; clk_cpu                   ; clock       ; 0.500        ; 0.832      ; 9.517      ;
; -8.182 ; porta1[1]                                                                                           ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.539      ;
; -8.182 ; T8080se:VM80|T80:u0|A[13]                                                                           ; dataI[3] ; clk_cpu                   ; clock       ; 0.500        ; 0.832      ; 9.516      ;
; -8.178 ; portb1[6]                                                                                           ; dataI[0] ; clock                     ; clock       ; 0.500        ; -0.145     ; 8.535      ;
; -8.178 ; T8080se:VM80|T80:u0|A[13]                                                                           ; dataI[6] ; clk_cpu                   ; clock       ; 0.500        ; 0.832      ; 9.512      ;
; -8.177 ; T8080se:VM80|T80:u0|A[9]                                                                            ; dataI[7] ; clk_cpu                   ; clock       ; 0.500        ; 0.832      ; 9.511      ;
+--------+-----------------------------------------------------------------------------------------------------+----------+---------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst'                                                                                                                           ;
+--------+----------------------------------+--------------------------------------+---------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock              ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+---------------------------+--------------------------+--------------+------------+------------+
; -4.441 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 7.015      ;
; -4.395 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.969      ;
; -4.334 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 6.904      ;
; -4.271 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.845      ;
; -4.181 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 6.751      ;
; -4.180 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.754      ;
; -4.124 ; SPI:SD|SPIReg:inst1|inst40       ; SPI:SD|SPIReg:inst1|inst41           ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -3.059     ; 1.567      ;
; -4.024 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.598      ;
; -3.895 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.469      ;
; -3.849 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.423      ;
; -3.816 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.714      ;
; -3.788 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 6.358      ;
; -3.770 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.668      ;
; -3.725 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.299      ;
; -3.709 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.607      ;
; -3.709 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 6.603      ;
; -3.663 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.561      ;
; -3.659 ; SPI:SD|SPIReg:inst1|inst14~latch ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.242     ; 1.919      ;
; -3.646 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.544      ;
; -3.635 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 6.205      ;
; -3.634 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.208      ;
; -3.621 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.519      ;
; -3.602 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 6.496      ;
; -3.575 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.473      ;
; -3.556 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 6.450      ;
; -3.555 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.453      ;
; -3.539 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.437      ;
; -3.514 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 6.408      ;
; -3.500 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.398      ;
; -3.478 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.052      ;
; -3.454 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.352      ;
; -3.451 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.349      ;
; -3.449 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 6.343      ;
; -3.448 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.346      ;
; -3.399 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.297      ;
; -3.393 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 6.287      ;
; -3.381 ; SPI:SD|SPIReg:inst1|inst23~latch ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.074     ; 1.809      ;
; -3.374 ; SPI:SD|SPIReg:inst1|inst5~latch  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.055     ; 1.821      ;
; -3.361 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 6.255      ;
; -3.360 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.258      ;
; -3.330 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.228      ;
; -3.292 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.190      ;
; -3.262 ; SPI:SD|SPIReg:inst1|inst6~latch  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.058     ; 1.706      ;
; -3.240 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 6.134      ;
; -3.239 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.137      ;
; -3.210 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.784      ;
; -3.204 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.102      ;
; -3.194 ; SPI:SD|SPIReg:inst1|inst26~latch ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.077     ; 1.619      ;
; -3.164 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.738      ;
; -3.144 ; SPI:SD|SPIReg:inst1|inst20~latch ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.055     ; 1.591      ;
; -3.111 ; SPI:SD|SPIReg:inst1|inst14~latch ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.246     ; 1.367      ;
; -3.103 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 5.673      ;
; -3.083 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 5.981      ;
; -3.077 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.651      ;
; -3.040 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.614      ;
; -3.031 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.605      ;
; -3.018 ; SPI:SD|SPIReg:inst1|inst7~latch  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.248     ; 1.272      ;
; -2.998 ; SPI:SD|SPIReg:inst1|inst17~latch ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.077     ; 1.423      ;
; -2.981 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.555      ;
; -2.978 ; SPI:SD|SPIReg:inst1|inst6~latch  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.054     ; 1.426      ;
; -2.977 ; SPI:SD|SPIReg:inst1|inst23~latch ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.074     ; 1.405      ;
; -2.970 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 5.540      ;
; -2.965 ; SPI:SD|SPIReg:inst1|inst5~latch  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.056     ; 1.411      ;
; -2.965 ; SPI:SD|SPIReg:inst1|inst20~latch ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.055     ; 1.412      ;
; -2.962 ; SPI:SD|SPIReg:inst1|inst7~latch  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.248     ; 1.216      ;
; -2.950 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 5.520      ;
; -2.949 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.523      ;
; -2.935 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.509      ;
; -2.928 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.502      ;
; -2.907 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.481      ;
; -2.901 ; SPI:SD|SPIReg:inst1|inst17~latch ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -2.077     ; 1.326      ;
; -2.882 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.456      ;
; -2.874 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 5.444      ;
; -2.825 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 5.723      ;
; -2.821 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 5.391      ;
; -2.817 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 5.387      ;
; -2.816 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.390      ;
; -2.811 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.385      ;
; -2.793 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.367      ;
; -2.779 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 5.677      ;
; -2.758 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.332      ;
; -2.755 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 5.653      ;
; -2.721 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 5.291      ;
; -2.720 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.294      ;
; -2.718 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 5.612      ;
; -2.709 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 5.607      ;
; -2.668 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 5.238      ;
; -2.667 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 5.565      ;
; -2.667 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.241      ;
; -2.660 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.234      ;
; -2.655 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 5.553      ;
; -2.648 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 5.542      ;
; -2.621 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 5.519      ;
; -2.585 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 5.483      ;
; -2.565 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 5.459      ;
; -2.564 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 5.462      ;
; -2.564 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.138      ;
; -2.560 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 5.454      ;
; -2.511 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 5.085      ;
; -2.497 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 5.395      ;
+--------+----------------------------------+--------------------------------------+---------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                          ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; -2.038 ; T8080se:VM80|T80:u0|A[0]         ; AddrSelector:AS|inst9            ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 3.353      ; 6.393      ;
; -1.561 ; T8080se:VM80|T80:u0|TState[2]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.878      ; 5.441      ;
; -1.295 ; T8080se:VM80|T80:u0|DO[0]        ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.877      ; 5.174      ;
; -1.062 ; T8080se:VM80|T80:u0|TState[1]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.878      ; 4.942      ;
; -0.857 ; T8080se:VM80|T80:u0|TState[0]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.891      ; 4.750      ;
; -0.731 ; T8080se:VM80|T80:u0|IR[3]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.877      ; 4.610      ;
; -0.682 ; T8080se:VM80|T80:u0|IR[4]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.877      ; 4.561      ;
; -0.621 ; T8080se:VM80|T80:u0|IR[5]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.877      ; 4.500      ;
; -0.510 ; T8080se:VM80|T80:u0|MCycle[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.877      ; 4.389      ;
; -0.488 ; T8080se:VM80|T80:u0|TState[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.878      ; 4.368      ;
; -0.467 ; sd_i[0]                          ; SPI:SD|SPIReg:inst1|inst5~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.134      ; 2.348      ;
; -0.453 ; T8080se:VM80|T80:u0|TState[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.891      ; 4.346      ;
; -0.445 ; T8080se:VM80|T80:u0|IR[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.877      ; 4.324      ;
; -0.365 ; T8080se:VM80|T80:u0|IR[7]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.877      ; 4.244      ;
; -0.312 ; T8080se:VM80|T80:u0|IR[2]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.878      ; 4.192      ;
; -0.300 ; T8080se:VM80|T80:u0|IR[0]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.877      ; 4.179      ;
; -0.295 ; T8080se:VM80|T80:u0|MCycle[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.877      ; 4.174      ;
; -0.269 ; sd_i[6]                          ; SPI:SD|SPIReg:inst1|inst23~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.152      ; 2.001      ;
; -0.190 ; T8080se:VM80|T80:u0|MCycle[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.877      ; 4.069      ;
; -0.176 ; T8080se:VM80|T80:u0|TState[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.878      ; 4.056      ;
; -0.147 ; sd_i[3]                          ; SPI:SD|SPIReg:inst1|inst14~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.314      ; 1.886      ;
; -0.123 ; sd_i[7]                          ; SPI:SD|SPIReg:inst1|inst26~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.154      ; 1.813      ;
; -0.096 ; T8080se:VM80|T80:u0|IR[6]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.877      ; 3.975      ;
; -0.082 ; sd_i[2]                          ; SPI:SD|SPIReg:inst1|inst7~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.313      ; 1.833      ;
; -0.060 ; sd_i[4]                          ; SPI:SD|SPIReg:inst1|inst17~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.154      ; 1.747      ;
; 0.011  ; sd_i[1]                          ; SPI:SD|SPIReg:inst1|inst6~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.135      ; 1.848      ;
; 0.036  ; sd_i[5]                          ; SPI:SD|SPIReg:inst1|inst20~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.133      ; 1.820      ;
; 0.083  ; T8080se:VM80|T80:u0|DO[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.877      ; 3.796      ;
; 0.188  ; T8080se:VM80|T80:u0|A[1]         ; AddrSelector:AS|inst11           ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.877      ; 3.691      ;
; 0.455  ; spetskeyboard:spetskey|mx_st_key ; page[0]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 3.753      ; 4.310      ;
; 0.455  ; spetskeyboard:spetskey|mx_st_key ; page[1]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 3.753      ; 4.310      ;
; 0.518  ; sd_i[0]                          ; SPI:SD|inst21                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.809      ; 3.293      ;
; 0.778  ; sd_i[3]                          ; SPI:SD|inst33                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.804      ; 3.028      ;
; 0.944  ; sd_i[1]                          ; SPI:SD|inst24                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.966      ; 1.024      ;
; 0.976  ; sd_i[2]                          ; SPI:SD|inst28                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.804      ; 2.830      ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'hcnt[8]'                                                              ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.588 ; vcnt[7]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.522      ;
; -1.588 ; vcnt[7]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.522      ;
; -1.588 ; vcnt[7]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.522      ;
; -1.588 ; vcnt[7]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.522      ;
; -1.588 ; vcnt[7]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.522      ;
; -1.588 ; vcnt[7]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.522      ;
; -1.588 ; vcnt[7]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.522      ;
; -1.588 ; vcnt[7]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.522      ;
; -1.588 ; vcnt[7]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.522      ;
; -1.588 ; vcnt[7]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.522      ;
; -1.527 ; vcnt[1]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.461      ;
; -1.527 ; vcnt[1]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.461      ;
; -1.527 ; vcnt[1]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.461      ;
; -1.527 ; vcnt[1]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.461      ;
; -1.527 ; vcnt[1]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.461      ;
; -1.527 ; vcnt[1]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.461      ;
; -1.527 ; vcnt[1]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.461      ;
; -1.527 ; vcnt[1]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.461      ;
; -1.527 ; vcnt[1]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.461      ;
; -1.527 ; vcnt[1]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.461      ;
; -1.504 ; vcnt[4]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.438      ;
; -1.504 ; vcnt[4]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.438      ;
; -1.504 ; vcnt[4]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.438      ;
; -1.504 ; vcnt[4]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.438      ;
; -1.504 ; vcnt[4]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.438      ;
; -1.504 ; vcnt[4]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.438      ;
; -1.504 ; vcnt[4]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.438      ;
; -1.504 ; vcnt[4]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.438      ;
; -1.504 ; vcnt[4]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.438      ;
; -1.504 ; vcnt[4]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.438      ;
; -1.440 ; vcnt[6]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.374      ;
; -1.440 ; vcnt[6]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.374      ;
; -1.440 ; vcnt[6]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.374      ;
; -1.440 ; vcnt[6]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.374      ;
; -1.440 ; vcnt[6]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.374      ;
; -1.440 ; vcnt[6]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.374      ;
; -1.440 ; vcnt[6]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.374      ;
; -1.440 ; vcnt[6]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.374      ;
; -1.440 ; vcnt[6]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.374      ;
; -1.440 ; vcnt[6]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.374      ;
; -1.298 ; vcnt[2]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.232      ;
; -1.298 ; vcnt[2]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.232      ;
; -1.298 ; vcnt[2]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.232      ;
; -1.298 ; vcnt[2]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.232      ;
; -1.298 ; vcnt[2]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.232      ;
; -1.298 ; vcnt[2]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.232      ;
; -1.298 ; vcnt[2]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.232      ;
; -1.298 ; vcnt[2]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.232      ;
; -1.298 ; vcnt[2]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.232      ;
; -1.298 ; vcnt[2]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.232      ;
; -1.235 ; vcnt[0]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.169      ;
; -1.225 ; vcnt[8]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.159      ;
; -1.225 ; vcnt[8]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.159      ;
; -1.225 ; vcnt[8]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.159      ;
; -1.225 ; vcnt[8]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.159      ;
; -1.225 ; vcnt[8]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.159      ;
; -1.225 ; vcnt[8]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.159      ;
; -1.225 ; vcnt[8]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.159      ;
; -1.225 ; vcnt[8]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.159      ;
; -1.225 ; vcnt[8]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.159      ;
; -1.225 ; vcnt[8]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.159      ;
; -1.203 ; vcnt[9]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.137      ;
; -1.203 ; vcnt[9]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.137      ;
; -1.203 ; vcnt[9]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.137      ;
; -1.203 ; vcnt[9]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.137      ;
; -1.203 ; vcnt[9]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.137      ;
; -1.203 ; vcnt[9]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.137      ;
; -1.203 ; vcnt[9]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.137      ;
; -1.203 ; vcnt[9]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.137      ;
; -1.203 ; vcnt[9]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.137      ;
; -1.203 ; vcnt[9]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.137      ;
; -1.175 ; vcnt[3]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.109      ;
; -1.175 ; vcnt[3]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.109      ;
; -1.175 ; vcnt[3]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.109      ;
; -1.175 ; vcnt[3]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.109      ;
; -1.175 ; vcnt[3]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.109      ;
; -1.175 ; vcnt[3]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.109      ;
; -1.175 ; vcnt[3]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.109      ;
; -1.175 ; vcnt[3]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.109      ;
; -1.175 ; vcnt[3]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.109      ;
; -1.175 ; vcnt[3]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.109      ;
; -1.110 ; vcnt[0]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.044      ;
; -1.109 ; vcnt[0]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 2.043      ;
; -1.047 ; vcnt[5]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 1.981      ;
; -1.047 ; vcnt[5]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 1.981      ;
; -1.047 ; vcnt[5]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 1.981      ;
; -1.047 ; vcnt[5]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 1.981      ;
; -1.047 ; vcnt[5]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 1.981      ;
; -1.047 ; vcnt[5]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 1.981      ;
; -1.047 ; vcnt[5]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 1.981      ;
; -1.047 ; vcnt[5]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 1.981      ;
; -1.047 ; vcnt[5]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 1.981      ;
; -1.047 ; vcnt[5]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 1.981      ;
; -0.984 ; vcnt[0]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 1.918      ;
; -0.983 ; vcnt[0]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 1.917      ;
; -0.858 ; vcnt[0]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 1.792      ;
; -0.857 ; vcnt[0]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 1.791      ;
; -0.732 ; vcnt[0]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 1.666      ;
; -0.731 ; vcnt[0]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 1.665      ;
; -0.212 ; vcnt[0]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.068     ; 1.146      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------+------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                  ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.380 ; clock                                                            ; clock                                    ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.217      ; 0.770      ;
; -0.346 ; clock                                                            ; clock                                    ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.217      ; 0.736      ;
; -0.333 ; spetskeyboard:spetskey|mx_st                                     ; spetskeyboard:spetskey|mx_st             ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.229      ; 0.745      ;
; -0.320 ; spetskeyboard:spetskey|mx_st                                     ; spetskeyboard:spetskey|mx_st             ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.229      ; 0.732      ;
; 22.093 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.074     ; 7.246      ;
; 22.093 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.074     ; 7.246      ;
; 22.111 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 7.230      ;
; 22.111 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 7.230      ;
; 22.111 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[1]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 7.230      ;
; 22.145 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[4]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 7.196      ;
; 22.145 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[6]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 7.196      ;
; 22.145 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[5]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 7.196      ;
; 22.350 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[10][1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.076     ; 6.987      ;
; 22.426 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[0][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.079     ; 6.908      ;
; 22.426 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[4][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.079     ; 6.908      ;
; 22.496 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[8][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.076     ; 6.841      ;
; 22.524 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.060     ; 6.829      ;
; 22.526 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.058     ; 6.829      ;
; 22.563 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.074     ; 6.776      ;
; 22.563 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.074     ; 6.776      ;
; 22.581 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.760      ;
; 22.581 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.760      ;
; 22.581 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[1]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.760      ;
; 22.615 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[4]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.726      ;
; 22.615 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[6]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.726      ;
; 22.615 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[5]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.726      ;
; 22.702 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.076     ; 6.635      ;
; 22.782 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[1][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.103     ; 6.528      ;
; 22.960 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[0][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.103     ; 6.350      ;
; 22.969 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|strobe            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.057     ; 6.387      ;
; 22.993 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|press_release     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.057     ; 6.363      ;
; 23.024 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[5][1]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.087     ; 6.302      ;
; 23.047 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.074     ; 6.292      ;
; 23.047 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.074     ; 6.292      ;
; 23.065 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.276      ;
; 23.065 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.276      ;
; 23.065 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[1]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.276      ;
; 23.099 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[4]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.242      ;
; 23.099 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[6]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.242      ;
; 23.099 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[5]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.242      ;
; 23.149 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.074     ; 6.190      ;
; 23.149 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.074     ; 6.190      ;
; 23.167 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.174      ;
; 23.167 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.174      ;
; 23.167 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[1]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.174      ;
; 23.193 ; spetskeyboard:spetskey|sp_kb[4]                                  ; spetskeyboard:spetskey|keymatrixa[10][3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.060     ; 6.160      ;
; 23.201 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[4]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.140      ;
; 23.201 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[6]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.140      ;
; 23.201 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[5]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.140      ;
; 23.239 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.060     ; 6.114      ;
; 23.314 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[10][3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.076     ; 6.023      ;
; 23.314 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[1][5]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.090     ; 6.009      ;
; 23.319 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[1][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.087     ; 6.007      ;
; 23.321 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.075     ; 6.017      ;
; 23.401 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[1][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.102     ; 5.910      ;
; 23.417 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.099     ; 5.897      ;
; 23.417 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.099     ; 5.897      ;
; 23.432 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[1] ; spetskeyboard:spetskey|res_key           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.050     ; 5.931      ;
; 23.433 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[5][1]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.087     ; 5.893      ;
; 23.439 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|strobe            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.057     ; 5.917      ;
; 23.445 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.087     ; 5.881      ;
; 23.445 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.087     ; 5.881      ;
; 23.445 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[1]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.087     ; 5.881      ;
; 23.463 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|press_release     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.057     ; 5.893      ;
; 23.471 ; spetskeyboard:spetskey|sp_kb[6]                                  ; spetskeyboard:spetskey|keymatrixa[10][3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.060     ; 5.882      ;
; 23.472 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[10][0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.076     ; 5.865      ;
; 23.479 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[4]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.087     ; 5.847      ;
; 23.479 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[6]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.087     ; 5.847      ;
; 23.479 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[5]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.087     ; 5.847      ;
; 23.493 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[10][5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.101     ; 5.819      ;
; 23.497 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[0][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.087     ; 5.829      ;
; 23.507 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[5] ; spetskeyboard:spetskey|res_key           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.050     ; 5.856      ;
; 23.516 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[3][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.071     ; 5.826      ;
; 23.518 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[3][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.069     ; 5.826      ;
; 23.554 ; spetskeyboard:spetskey|sp_kb[6]                                  ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.060     ; 5.799      ;
; 23.555 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[10][4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.084     ; 5.774      ;
; 23.559 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.058     ; 5.796      ;
; 23.567 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[10][4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 5.774      ;
; 23.575 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[5][1]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.103     ; 5.735      ;
; 23.579 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[0][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.102     ; 5.732      ;
; 23.599 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[2][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.063     ; 5.751      ;
; 23.630 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[10][5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.100     ; 5.683      ;
; 23.649 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[1][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.075     ; 5.689      ;
; 23.651 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[11][0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.090     ; 5.672      ;
; 23.685 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[10][3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.058     ; 5.670      ;
; 23.691 ; spetskeyboard:spetskey|sp_kb[4]                                  ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.060     ; 5.662      ;
; 23.704 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[10][1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.058     ; 5.651      ;
; 23.709 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[4][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.076     ; 5.628      ;
; 23.712 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[5][1]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.102     ; 5.599      ;
; 23.716 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[2][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.088     ; 5.609      ;
; 23.759 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[6] ; spetskeyboard:spetskey|res_key           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.050     ; 5.604      ;
; 23.778 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[10][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.101     ; 5.534      ;
; 23.780 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[0][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.061     ; 5.572      ;
; 23.780 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[4][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.061     ; 5.572      ;
; 23.793 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[9][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.088     ; 5.532      ;
; 23.811 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[6][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.076     ; 5.526      ;
; 23.816 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[6][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.088     ; 5.509      ;
; 23.827 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[0][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.075     ; 5.511      ;
; 23.850 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[8][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.058     ; 5.505      ;
; 23.851 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[10][3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.060     ; 5.502      ;
+--------+------------------------------------------------------------------+------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                            ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.066 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; 0.500        ; 1.003      ; 1.831      ;
; 0.407  ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; 1.000        ; 1.003      ; 1.858      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spetskeyboard:spetskey|mx_st'                                                                                                                         ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.142 ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st ; spetskeyboard:spetskey|mx_st ; 1.000        ; -0.110     ; 0.770      ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst2'                                                                                                        ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.187 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; 1.000        ; -0.065     ; 0.770      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.194 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; 1.000        ; -0.058     ; 0.770      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.206 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; 0.500        ; 0.939      ; 1.495      ;
; 0.630 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; 1.000        ; 0.939      ; 1.571      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst1'                                                                                                        ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.208 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; 0.500        ; 0.930      ; 1.484      ;
; 0.669 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; 1.000        ; 0.930      ; 1.523      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                           ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; -1.542 ; sd_i[2]                          ; SPI:SD|inst28                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.871      ; 2.544      ;
; -1.418 ; sd_i[3]                          ; SPI:SD|inst33                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.871      ; 2.668      ;
; -1.237 ; sd_i[1]                          ; SPI:SD|inst24                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.956      ; 0.934      ;
; -1.209 ; sd_i[2]                          ; SPI:SD|SPIReg:inst1|inst7~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.213      ; 1.524      ;
; -1.198 ; sd_i[3]                          ; SPI:SD|SPIReg:inst1|inst14~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.211      ; 1.533      ;
; -1.193 ; sd_i[0]                          ; SPI:SD|inst21                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.876      ; 2.898      ;
; -1.081 ; sd_i[4]                          ; SPI:SD|SPIReg:inst1|inst17~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.047      ; 1.486      ;
; -1.074 ; sd_i[7]                          ; SPI:SD|SPIReg:inst1|inst26~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.047      ; 1.493      ;
; -1.015 ; sd_i[5]                          ; SPI:SD|SPIReg:inst1|inst20~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.024      ; 1.529      ;
; -0.995 ; sd_i[1]                          ; SPI:SD|SPIReg:inst1|inst6~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.025      ; 1.550      ;
; -0.919 ; sd_i[6]                          ; SPI:SD|SPIReg:inst1|inst23~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.044      ; 1.645      ;
; -0.531 ; sd_i[0]                          ; SPI:SD|SPIReg:inst1|inst5~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.024      ; 2.013      ;
; -0.528 ; spetskeyboard:spetskey|mx_st_key ; page[0]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 4.131      ; 3.808      ;
; -0.528 ; spetskeyboard:spetskey|mx_st_key ; page[1]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 4.131      ; 3.808      ;
; -0.336 ; T8080se:VM80|T80:u0|DO[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.290      ; 3.169      ;
; -0.293 ; T8080se:VM80|T80:u0|IR[2]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.291      ; 3.213      ;
; -0.282 ; T8080se:VM80|T80:u0|MCycle[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.290      ; 3.223      ;
; -0.274 ; T8080se:VM80|T80:u0|IR[6]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.290      ; 3.231      ;
; -0.186 ; T8080se:VM80|T80:u0|IR[0]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.290      ; 3.319      ;
; -0.185 ; T8080se:VM80|T80:u0|MCycle[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.290      ; 3.320      ;
; -0.165 ; T8080se:VM80|T80:u0|IR[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.290      ; 3.340      ;
; -0.144 ; T8080se:VM80|T80:u0|TState[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.291      ; 3.362      ;
; -0.076 ; T8080se:VM80|T80:u0|IR[3]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.290      ; 3.429      ;
; -0.056 ; T8080se:VM80|T80:u0|MCycle[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.290      ; 3.449      ;
; -0.019 ; T8080se:VM80|T80:u0|A[1]         ; AddrSelector:AS|inst11           ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.290      ; 3.486      ;
; 0.008  ; T8080se:VM80|T80:u0|IR[7]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.290      ; 3.513      ;
; 0.021  ; T8080se:VM80|T80:u0|TState[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.291      ; 3.527      ;
; 0.063  ; T8080se:VM80|T80:u0|IR[5]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.290      ; 3.568      ;
; 0.173  ; T8080se:VM80|T80:u0|IR[4]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.290      ; 3.678      ;
; 0.236  ; T8080se:VM80|T80:u0|TState[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.304      ; 3.755      ;
; 0.567  ; T8080se:VM80|T80:u0|TState[1]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.291      ; 4.073      ;
; 0.592  ; T8080se:VM80|T80:u0|DO[0]        ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.290      ; 4.097      ;
; 0.694  ; T8080se:VM80|T80:u0|TState[0]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.304      ; 4.213      ;
; 0.887  ; T8080se:VM80|T80:u0|TState[2]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.291      ; 4.393      ;
; 1.496  ; T8080se:VM80|T80:u0|A[0]         ; AddrSelector:AS|inst9            ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.747      ; 5.458      ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                                          ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.476 ; spetskeyboard:spetskey|turbo_key                                                                ; clk_cpu                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.162      ; 1.971      ;
; -0.430 ; SPI:SD|Divider:inst|inst                                                                        ; SPI:SD|Divider:inst|inst                                                                                         ; SPI:SD|Divider:inst|inst                        ; clock       ; 0.000        ; 3.404      ; 3.429      ;
; -0.147 ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.671      ; 4.014      ;
; -0.102 ; hcnt[8]                                                                                         ; screen_pre                                                                                                       ; hcnt[8]                                         ; clock       ; 0.000        ; 3.376      ; 3.729      ;
; -0.065 ; hcnt[8]                                                                                         ; hsync                                                                                                            ; hcnt[8]                                         ; clock       ; 0.000        ; 3.376      ; 3.766      ;
; -0.050 ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a3~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.693      ; 4.133      ;
; -0.024 ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a3~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.692      ; 4.158      ;
; 0.068  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a0~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.671      ; 4.229      ;
; 0.079  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.680      ; 4.249      ;
; 0.091  ; SPI:SD|Divider:inst|inst                                                                        ; SPI:SD|Divider:inst|inst                                                                                         ; SPI:SD|Divider:inst|inst                        ; clock       ; -0.500       ; 3.404      ; 3.450      ;
; 0.091  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.671      ; 4.252      ;
; 0.103  ; hcnt[8]                                                                                         ; hcnt[8]                                                                                                          ; hcnt[8]                                         ; clock       ; 0.000        ; 3.401      ; 3.959      ;
; 0.123  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.688      ; 4.301      ;
; 0.152  ; T8080se:VM80|T80:u0|A[11]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.471      ; 1.373      ;
; 0.156  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a6~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.670      ; 4.316      ;
; 0.166  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.471      ; 1.387      ;
; 0.179  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.673      ; 4.342      ;
; 0.184  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.472      ; 1.406      ;
; 0.188  ; T8080se:VM80|T80:u0|A[11]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.472      ; 1.410      ;
; 0.197  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[1]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.409      ; 4.061      ;
; 0.204  ; hcnt[8]                                                                                         ; hcnt[8]                                                                                                          ; hcnt[8]                                         ; clock       ; -0.500       ; 3.401      ; 3.560      ;
; 0.235  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.472      ; 1.457      ;
; 0.242  ; T8080se:VM80|T80:u0|A[12]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.472      ; 1.464      ;
; 0.242  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.472      ; 1.464      ;
; 0.252  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.471      ; 1.473      ;
; 0.254  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.472      ; 1.476      ;
; 0.273  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.470      ; 1.493      ;
; 0.280  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.688      ; 4.458      ;
; 0.293  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.472      ; 1.515      ;
; 0.324  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.473      ; 1.547      ;
; 0.331  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[6]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.411      ; 4.197      ;
; 0.331  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[4]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.411      ; 4.197      ;
; 0.331  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[7]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.411      ; 4.197      ;
; 0.354  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a6~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.684      ; 4.528      ;
; 0.360  ; hcnt[8]                                                                                         ; screen_pre                                                                                                       ; hcnt[8]                                         ; clock       ; -0.500       ; 3.376      ; 3.691      ;
; 0.381  ; del[1]                                                                                          ; del[1]                                                                                                           ; clock                                           ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.382  ; vsync                                                                                           ; vsync                                                                                                            ; clock                                           ; clock       ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; screen_pre                                                                                      ; screen_pre                                                                                                       ; clock                                           ; clock       ; 0.000        ; 0.072      ; 0.669      ;
; 0.384  ; snd                                                                                             ; snd                                                                                                              ; clock                                           ; clock       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384  ; metod                                                                                           ; metod                                                                                                            ; clock                                           ; clock       ; 0.000        ; 0.070      ; 0.669      ;
; 0.392  ; hcnt[8]                                                                                         ; hsync                                                                                                            ; hcnt[8]                                         ; clock       ; -0.500       ; 3.376      ; 3.723      ;
; 0.406  ; T8080se:VM80|T80:u0|DO[3]                                                                       ; sd_i[3]                                                                                                          ; clk_cpu                                         ; clock       ; 0.000        ; 0.425      ; 1.046      ;
; 0.407  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[0]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.296      ; 4.158      ;
; 0.407  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[1]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.296      ; 4.158      ;
; 0.407  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[2]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.296      ; 4.158      ;
; 0.407  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[3]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.296      ; 4.158      ;
; 0.407  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[4]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.296      ; 4.158      ;
; 0.407  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[5]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.296      ; 4.158      ;
; 0.407  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[6]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.296      ; 4.158      ;
; 0.407  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[7]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.296      ; 4.158      ;
; 0.411  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[1]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.409      ; 3.775      ;
; 0.414  ; spetskeyboard:spetskey|test_key                                                                 ; dataI[6]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.083      ; 3.782      ;
; 0.414  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.688      ; 4.592      ;
; 0.430  ; portr[7]                                                                                        ; snd                                                                                                              ; clock                                           ; clock       ; 0.000        ; 0.070      ; 0.715      ;
; 0.443  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.470      ; 1.663      ;
; 0.443  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.471      ; 1.664      ;
; 0.444  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[2]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.411      ; 4.310      ;
; 0.452  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a23~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.687      ; 4.629      ;
; 0.453  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a1~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.673      ; 4.616      ;
; 0.454  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.686      ; 4.630      ;
; 0.468  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[5]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.411      ; 4.334      ;
; 0.472  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[0]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.411      ; 4.338      ;
; 0.478  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.472      ; 1.700      ;
; 0.480  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.473      ; 1.703      ;
; 0.480  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a2~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.677      ; 4.647      ;
; 0.484  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[6]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.411      ; 3.850      ;
; 0.484  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[4]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.411      ; 3.850      ;
; 0.484  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[7]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.411      ; 3.850      ;
; 0.501  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[3]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.411      ; 4.367      ;
; 0.518  ; T8080se:VM80|T80:u0|A[3]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.160      ; 1.428      ;
; 0.521  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a7~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.463      ; 1.734      ;
; 0.537  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.472      ; 1.759      ;
; 0.558  ; spetskeyboard:spetskey|test_key                                                                 ; dataI[7]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.083      ; 3.926      ;
; 0.558  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a5~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.476      ; 1.784      ;
; 0.563  ; spetskeyboard:spetskey|mx_st_key                                                                ; g                                                                                                                ; spetskeyboard:spetskey|mx_st                    ; clock       ; 0.000        ; 1.237      ; 2.005      ;
; 0.566  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a3~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.477      ; 1.793      ;
; 0.566  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.687      ; 4.743      ;
; 0.579  ; del[1]                                                                                          ; clk_cpu                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.073      ; 0.867      ;
; 0.582  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[2]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.411      ; 3.948      ;
; 0.609  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a3~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.476      ; 1.835      ;
; 0.617  ; T8080se:VM80|T80:u0|A[4]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.162      ; 1.529      ;
; 0.617  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a25~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.476      ; 1.843      ;
; 0.619  ; T8080se:VM80|T80:u0|A[12]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.470      ; 1.839      ;
; 0.619  ; T8080se:VM80|T80:u0|A[12]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.471      ; 1.840      ;
; 0.620  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a16~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.685      ; 4.795      ;
; 0.626  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[5]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.411      ; 3.992      ;
; 0.628  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a20~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.664      ; 4.782      ;
; 0.629  ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|address_reg_a[1] ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|out_address_reg_a[1]              ; clock                                           ; clock       ; 0.000        ; 0.069      ; 0.913      ;
; 0.630  ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|address_reg_a[0] ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|out_address_reg_a[0]              ; clock                                           ; clock       ; 0.000        ; 0.069      ; 0.914      ;
; 0.630  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.477      ; 1.857      ;
; 0.633  ; T8080se:VM80|T80:u0|A[12]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a23~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.471      ; 1.854      ;
; 0.656  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a5~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.692      ; 4.838      ;
; 0.658  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[0]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.411      ; 4.024      ;
; 0.663  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[3]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.411      ; 4.029      ;
; 0.668  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.688      ; 4.846      ;
; 0.688  ; hcnt[7]                                                                                         ; hcnt[7]                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.073      ; 0.976      ;
; 0.689  ; hcnt[5]                                                                                         ; hcnt[5]                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.073      ; 0.977      ;
; 0.690  ; T8080se:VM80|T80:u0|A[11]                                                                       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a7~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.463      ; 1.903      ;
; 0.697  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a4~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.661      ; 4.848      ;
; 0.705  ; hcnt[6]                                                                                         ; hcnt[6]                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.073      ; 0.993      ;
+--------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst'                                                                                                                                   ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                 ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; -1.356 ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42   ; SPI:SD|Divider:inst|inst ; 0.000        ; 5.068      ; 4.157      ;
; -0.914 ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42   ; SPI:SD|Divider:inst|inst ; -0.500       ; 5.068      ; 4.099      ;
; -0.900 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.694      ; 2.009      ;
; -0.821 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.691      ; 2.085      ;
; -0.794 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.694      ; 2.115      ;
; -0.752 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.691      ; 2.154      ;
; -0.720 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.695      ; 2.190      ;
; -0.605 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst26~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.694      ; 2.304      ;
; -0.580 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.694      ; 2.329      ;
; -0.236 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.419      ; 4.638      ;
; -0.122 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.419      ; 4.752      ;
; -0.107 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.416      ; 4.764      ;
; -0.016 ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1    ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.097      ; 1.526      ;
; 0.024  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.420      ; 4.899      ;
; 0.057  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.419      ; 4.431      ;
; 0.122  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.416      ; 4.993      ;
; 0.136  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.416      ; 4.507      ;
; 0.163  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.419      ; 4.537      ;
; 0.173  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.419      ; 5.047      ;
; 0.194  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.419      ; 5.068      ;
; 0.205  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.416      ; 4.576      ;
; 0.237  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.420      ; 4.612      ;
; 0.338  ; sd_i[3]                              ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.164      ; 1.717      ;
; 0.352  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.419      ; 4.726      ;
; 0.377  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.419      ; 4.751      ;
; 0.480  ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1    ; SPI:SD|Divider:inst|inst ; -0.500       ; 1.097      ; 1.522      ;
; 0.554  ; sd_i[6]                              ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.165      ; 1.934      ;
; 0.574  ; sd_i[2]                              ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.161      ; 1.950      ;
; 0.697  ; sd_i[0]                              ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.164      ; 2.076      ;
; 0.712  ; sd_i[4]                              ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.166      ; 2.093      ;
; 0.715  ; sd_i[5]                              ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.164      ; 2.094      ;
; 0.760  ; sd_i[1]                              ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.163      ; 2.138      ;
; 1.049  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|SPIReg:inst1|inst26~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.069      ; 1.333      ;
; 1.064  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.617      ; 2.896      ;
; 1.114  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.070      ; 1.399      ;
; 1.115  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.066      ; 1.396      ;
; 1.143  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.614      ; 2.972      ;
; 1.170  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.617      ; 3.002      ;
; 1.212  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.614      ; 3.041      ;
; 1.244  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.618      ; 3.077      ;
; 1.303  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst17~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.274      ; 3.782      ;
; 1.344  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 3.452      ;
; 1.359  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.617      ; 3.191      ;
; 1.384  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.617      ; 3.216      ;
; 1.386  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.271      ; 3.862      ;
; 1.413  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.274      ; 3.892      ;
; 1.440  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.073      ; 1.728      ;
; 1.455  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst14~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.271      ; 3.931      ;
; 1.458  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 3.566      ;
; 1.473  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.890      ; 3.578      ;
; 1.487  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst20~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.275      ; 3.967      ;
; 1.565  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.076      ; 1.856      ;
; 1.602  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst26~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.274      ; 4.081      ;
; 1.604  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.894      ; 3.713      ;
; 1.627  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst23~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.274      ; 4.106      ;
; 1.628  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 3.736      ;
; 1.700  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.070      ; 1.985      ;
; 1.702  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.890      ; 3.807      ;
; 1.715  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 4.133      ;
; 1.740  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.890      ; 3.845      ;
; 1.742  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 3.850      ;
; 1.753  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 3.861      ;
; 1.757  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.070      ; 2.042      ;
; 1.774  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 3.882      ;
; 1.794  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.200      ; 4.209      ;
; 1.809  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.890      ; 3.914      ;
; 1.821  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 4.239      ;
; 1.841  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.894      ; 3.950      ;
; 1.863  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.200      ; 4.278      ;
; 1.895  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.204      ; 4.314      ;
; 1.956  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 4.064      ;
; 1.969  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 4.077      ;
; 1.974  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 4.392      ;
; 1.981  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 4.089      ;
; 2.010  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 4.428      ;
; 2.035  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 4.453      ;
; 2.048  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.890      ; 4.153      ;
; 2.053  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.200      ; 4.468      ;
; 2.075  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 4.183      ;
; 2.080  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 4.498      ;
; 2.117  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.890      ; 4.222      ;
; 2.122  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.200      ; 4.537      ;
; 2.149  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.894      ; 4.258      ;
; 2.154  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.204      ; 4.573      ;
; 2.188  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 4.606      ;
; 2.264  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 4.372      ;
; 2.267  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.200      ; 4.682      ;
; 2.269  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 4.687      ;
; 2.280  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 4.698      ;
; 2.289  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 4.397      ;
; 2.294  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 4.712      ;
; 2.294  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 4.712      ;
; 2.336  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.200      ; 4.751      ;
; 2.359  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.200      ; 4.774      ;
; 2.368  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.204      ; 4.787      ;
; 2.386  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 4.804      ;
; 2.428  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.200      ; 4.843      ;
; 2.442  ; SPI:SD|SPIReg:inst1|inst17~latch     ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; -1.146     ; 1.011      ;
; 2.454  ; T8080se:VM80|T80:u0|A[9]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 4.872      ;
; 2.460  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.204      ; 4.879      ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_cpu'                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                                                                               ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.247 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|F[2]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.905      ; 1.943      ;
; -1.146 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[0]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.905      ; 2.044      ;
; -1.146 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[5]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.905      ; 2.044      ;
; -1.146 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[1]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.905      ; 2.044      ;
; -1.146 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[2]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.905      ; 2.044      ;
; -1.146 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[3]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.905      ; 2.044      ;
; -1.146 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[4]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.905      ; 2.044      ;
; -1.146 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[6]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.905      ; 2.044      ;
; -1.146 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[7]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.905      ; 2.044      ;
; -1.116 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|F[0]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.895      ; 2.064      ;
; -1.116 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|F[6]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.895      ; 2.064      ;
; -1.116 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|F[7]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.894      ; 2.063      ;
; -1.116 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|F[4]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.894      ; 2.063      ;
; -0.857 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[15]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.891      ; 2.319      ;
; -0.857 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[8]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.891      ; 2.319      ;
; -0.857 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[10]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.891      ; 2.319      ;
; -0.857 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[13]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.891      ; 2.319      ;
; -0.857 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[9]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.891      ; 2.319      ;
; -0.857 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[14]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.891      ; 2.319      ;
; -0.857 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[12]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.891      ; 2.319      ;
; -0.857 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[11]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.891      ; 2.319      ;
; -0.849 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[0]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.904      ; 2.340      ;
; -0.849 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[7]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.904      ; 2.340      ;
; -0.843 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[6]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.905      ; 2.347      ;
; -0.843 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[4]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.905      ; 2.347      ;
; -0.843 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[2]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.905      ; 2.347      ;
; -0.843 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[1]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.905      ; 2.347      ;
; -0.843 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[5]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.905      ; 2.347      ;
; -0.843 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[3]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.905      ; 2.347      ;
; 0.381  ; T8080se:VM80|T80:u0|MCycle[1]                ; T8080se:VM80|T80:u0|MCycle[1]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; T8080se:VM80|T80:u0|MCycle[2]                ; T8080se:VM80|T80:u0|MCycle[2]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; T8080se:VM80|T80:u0|Halt_FF                  ; T8080se:VM80|T80:u0|Halt_FF                                                                                           ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; T8080se:VM80|T80:u0|TState[2]                ; T8080se:VM80|T80:u0|TState[2]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; T8080se:VM80|T80:u0|TState[1]                ; T8080se:VM80|T80:u0|TState[1]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.669      ;
; 0.396  ; T8080se:VM80|T80:u0|MCycle[0]                ; T8080se:VM80|T80:u0|MCycle[0]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.684      ;
; 0.396  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TState[0]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.684      ;
; 0.396  ; T8080se:VM80|T80:u0|ACC[6]                   ; T8080se:VM80|T80:u0|ACC[6]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.684      ;
; 0.396  ; T8080se:VM80|T80:u0|ACC[4]                   ; T8080se:VM80|T80:u0|ACC[4]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.684      ;
; 0.396  ; T8080se:VM80|T80:u0|ACC[2]                   ; T8080se:VM80|T80:u0|ACC[2]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.684      ;
; 0.396  ; T8080se:VM80|T80:u0|ACC[1]                   ; T8080se:VM80|T80:u0|ACC[1]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.684      ;
; 0.396  ; T8080se:VM80|T80:u0|ACC[5]                   ; T8080se:VM80|T80:u0|ACC[5]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.684      ;
; 0.396  ; T8080se:VM80|T80:u0|ACC[3]                   ; T8080se:VM80|T80:u0|ACC[3]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.684      ;
; 0.449  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3] ; T8080se:VM80|T80:u0|RegBusA_r[11]                                                                                     ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 0.736      ;
; 0.517  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[6]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.805      ;
; 0.520  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[7]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.808      ;
; 0.666  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][4] ; T8080se:VM80|T80:u0|RegBusA_r[4]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.954      ;
; 0.668  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][2] ; T8080se:VM80|T80:u0|RegBusA_r[2]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.956      ;
; 0.708  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; T8080se:VM80|T80:u0|RegBusA_r[14]                                                                                     ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 0.995      ;
; 0.720  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][5] ; T8080se:VM80|T80:u0|RegBusA_r[5]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.008      ;
; 0.721  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][3] ; T8080se:VM80|T80:u0|RegBusA_r[3]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.009      ;
; 0.722  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][0] ; T8080se:VM80|T80:u0|RegBusA_r[0]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.010      ;
; 0.736  ; T8080se:VM80|T80:u0|TmpAddr[9]               ; T8080se:VM80|T80:u0|PC[9]                                                                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.024      ;
; 0.749  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][1] ; T8080se:VM80|T80:u0|RegBusA_r[9]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 1.036      ;
; 0.752  ; T8080se:VM80|T80:u0|TState[1]                ; T8080se:VM80|T80:u0|TState[2]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.040      ;
; 0.753  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][7] ; T8080se:VM80|T80:u0|RegBusA_r[7]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 1.040      ;
; 0.754  ; T8080se:VM80|T80:u0|TState[1]                ; T8080se:VM80|T80:u0|TmpAddr[0]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.042      ;
; 0.762  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[1]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.050      ;
; 0.763  ; T8080se:VM80|T80:u0|TState[2]                ; T8080se:VM80|T80:u0|TmpAddr[0]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.051      ;
; 0.772  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][0] ; T8080se:VM80|T80:u0|RegBusA_r[0]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 1.059      ;
; 0.783  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[2]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.071      ;
; 0.878  ; T8080se:VM80|T80:u0|Halt_FF                  ; T8080se:VM80|T80:u0|IR[2]                                                                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 1.165      ;
; 0.898  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][5]                                                                          ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.074      ; 1.187      ;
; 0.920  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[2][7] ; T8080se:VM80|T80:u0|RegBusA_r[7]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 1.207      ;
; 0.926  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[1][0] ; T8080se:VM80|T80:u0|RegBusA_r[0]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.098      ; 1.239      ;
; 0.941  ; T8080se:VM80|T80:u0|MCycle[0]                ; T8080se:VM80|T80:u0|MCycle[1]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.229      ;
; 0.946  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[2][5] ; T8080se:VM80|T80:u0|RegBusA_r[5]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 1.233      ;
; 0.959  ; T8080se:VM80|T80:u0|MCycle[0]                ; T8080se:VM80|T80:u0|MCycle[2]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.247      ;
; 1.005  ; T8080se:VM80|T80:u0|TState[1]                ; T8080se:VM80|T80:u0|TmpAddr[13]                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.060      ; 1.280      ;
; 1.010  ; T8080se:VM80|T80:u0|ACC[7]                   ; T8080se:VM80|T80:u0|ACC[7]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.074      ; 1.299      ;
; 1.039  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][0]                                                                          ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.327      ;
; 1.053  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][1] ; T8080se:VM80|T80:u0|RegBusA_r[1]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.060      ; 1.328      ;
; 1.073  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][4] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL_0__0__0_bypass[9]                                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.074      ; 1.362      ;
; 1.103  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][6] ; T8080se:VM80|T80:u0|RegBusA_r[6]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.085      ; 1.403      ;
; 1.119  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[2][2] ; T8080se:VM80|T80:u0|RegBusA_r[2]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.097      ; 1.431      ;
; 1.136  ; T8080se:VM80|T80:u0|TmpAddr[4]               ; T8080se:VM80|T80:u0|PC[4]                                                                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 1.423      ;
; 1.150  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][0] ; T8080se:VM80|T80:u0|RegBusA_r[8]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.070      ; 1.435      ;
; 1.169  ; T8080se:VM80|T80:u0|IR[7]                    ; T8080se:VM80|T80:u0|PreserveC_r                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.084      ; 1.468      ;
; 1.173  ; T8080se:VM80|T80:u0|TState[2]                ; T8080se:VM80|T80:u0|TState[1]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.461      ;
; 1.179  ; T8080se:VM80|T80:u0|BusB[0]                  ; T8080se:VM80|T80:u0|ACC[0]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.069      ; 1.463      ;
; 1.190  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[2][1] ; T8080se:VM80|T80:u0|RegBusA_r[1]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.060      ; 1.465      ;
; 1.195  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; T8080se:VM80|T80:u0|RegBusA_r[13]                                                                                     ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.057      ; 1.467      ;
; 1.196  ; T8080se:VM80|T80:u0|ACC[0]                   ; T8080se:VM80|T80:u0|ACC[0]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.074      ; 1.485      ;
; 1.198  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[1][6] ; T8080se:VM80|T80:u0|RegBusA_r[6]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.093      ; 1.506      ;
; 1.206  ; T8080se:VM80|T80:u0|BusB[6]                  ; T8080se:VM80|T80:u0|DO[6]                                                                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.083      ; 1.504      ;
; 1.217  ; T8080se:VM80|DI_Reg[3]                       ; T8080se:VM80|T80:u0|TmpAddr[3]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.060      ; 1.492      ;
; 1.218  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][2]                                                                          ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.098      ; 1.531      ;
; 1.218  ; T8080se:VM80|T80:u0|TmpAddr[1]               ; T8080se:VM80|T80:u0|PC[1]                                                                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.084      ; 1.517      ;
; 1.219  ; T8080se:VM80|DI_Reg[4]                       ; T8080se:VM80|T80:u0|TmpAddr[4]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.060      ; 1.494      ;
; 1.225  ; T8080se:VM80|T80:u0|TmpAddr[3]               ; T8080se:VM80|T80:u0|PC[3]                                                                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.084      ; 1.524      ;
; 1.226  ; dataI[7]                                     ; T8080se:VM80|T80:u0|IR[7]                                                                                             ; clock                                           ; clk_cpu     ; -0.500       ; -0.029     ; 0.912      ;
; 1.231  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[8]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.519      ;
; 1.232  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[12]                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.520      ;
; 1.234  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[14]                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.522      ;
; 1.237  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[9]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.525      ;
; 1.237  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[10]                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.525      ;
; 1.238  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[11]                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.526      ;
; 1.239  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[15]                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 1.527      ;
; 1.246  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; T8080se:VM80|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_1|altsyncram_3lg1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.427      ; 1.923      ;
; 1.248  ; T8080se:VM80|T80:u0|IR[7]                    ; T8080se:VM80|T80:u0|Arith16_r                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.076      ; 1.539      ;
; 1.259  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; T8080se:VM80|T80:u0|RegBusA_r[11]                                                                                     ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.074      ; 1.548      ;
+--------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.470 ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.604      ; 0.669      ;
; -0.450 ; clock                                                                                 ; clock                                                                                 ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.589      ; 0.684      ;
; -0.446 ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.604      ; 0.693      ;
; -0.429 ; clock                                                                                 ; clock                                                                                 ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.589      ; 0.705      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[4][4]                                               ; spetskeyboard:spetskey|keymatrixa[4][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[1][2]                                               ; spetskeyboard:spetskey|keymatrixa[1][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[5][5]                                               ; spetskeyboard:spetskey|keymatrixa[5][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[5][2]                                               ; spetskeyboard:spetskey|keymatrixa[5][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[11][0]                                              ; spetskeyboard:spetskey|keymatrixa[11][0]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[9][5]                                               ; spetskeyboard:spetskey|keymatrixa[9][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[7][1]                                               ; spetskeyboard:spetskey|keymatrixa[7][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[1][5]                                               ; spetskeyboard:spetskey|keymatrixa[1][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[11][5]                                              ; spetskeyboard:spetskey|keymatrixa[11][5]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[6][1]                                               ; spetskeyboard:spetskey|keymatrixa[6][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|turbo_key                                                      ; spetskeyboard:spetskey|turbo_key                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|ex_code                                                        ; spetskeyboard:spetskey|ex_code                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|test_key                                                       ; spetskeyboard:spetskey|test_key                                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|shift                                                          ; spetskeyboard:spetskey|shift                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[8][4]                                               ; spetskeyboard:spetskey|keymatrixa[8][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[0][3]                                               ; spetskeyboard:spetskey|keymatrixa[0][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[4][2]                                               ; spetskeyboard:spetskey|keymatrixa[4][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[2][3]                                               ; spetskeyboard:spetskey|keymatrixa[2][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|press_release                                                  ; spetskeyboard:spetskey|press_release                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[4][3]                                               ; spetskeyboard:spetskey|keymatrixa[4][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[1][3]                                               ; spetskeyboard:spetskey|keymatrixa[1][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[4][5]                                               ; spetskeyboard:spetskey|keymatrixa[4][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[2][4]                                               ; spetskeyboard:spetskey|keymatrixa[2][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[11][3]                                              ; spetskeyboard:spetskey|keymatrixa[11][3]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|keymatrixa[4][1]                                               ; spetskeyboard:spetskey|keymatrixa[4][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.381  ; spetskeyboard:spetskey|strobe                                                         ; spetskeyboard:spetskey|strobe                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state                             ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_clk_h            ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_clk_h            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_h                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_h                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_l                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_l                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[0][0]                                               ; spetskeyboard:spetskey|keymatrixa[0][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[0][5]                                               ; spetskeyboard:spetskey|keymatrixa[0][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[3][3]                                               ; spetskeyboard:spetskey|keymatrixa[3][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[8][1]                                               ; spetskeyboard:spetskey|keymatrixa[8][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[0][4]                                               ; spetskeyboard:spetskey|keymatrixa[0][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[4][0]                                               ; spetskeyboard:spetskey|keymatrixa[4][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[3][4]                                               ; spetskeyboard:spetskey|keymatrixa[3][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[1][1]                                               ; spetskeyboard:spetskey|keymatrixa[1][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[10][2]                                              ; spetskeyboard:spetskey|keymatrixa[10][2]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[11][2]                                              ; spetskeyboard:spetskey|keymatrixa[11][2]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[7][2]                                               ; spetskeyboard:spetskey|keymatrixa[7][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[6][2]                                               ; spetskeyboard:spetskey|keymatrixa[6][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[9][2]                                               ; spetskeyboard:spetskey|keymatrixa[9][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[2][1]                                               ; spetskeyboard:spetskey|keymatrixa[2][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[7][0]                                               ; spetskeyboard:spetskey|keymatrixa[7][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[5][0]                                               ; spetskeyboard:spetskey|keymatrixa[5][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[10][4]                                              ; spetskeyboard:spetskey|keymatrixa[10][4]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[10][5]                                              ; spetskeyboard:spetskey|keymatrixa[10][5]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[3][1]                                               ; spetskeyboard:spetskey|keymatrixa[3][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[1][4]                                               ; spetskeyboard:spetskey|keymatrixa[1][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[9][4]                                               ; spetskeyboard:spetskey|keymatrixa[9][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[9][1]                                               ; spetskeyboard:spetskey|keymatrixa[9][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[6][4]                                               ; spetskeyboard:spetskey|keymatrixa[6][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[7][4]                                               ; spetskeyboard:spetskey|keymatrixa[7][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[11][4]                                              ; spetskeyboard:spetskey|keymatrixa[11][4]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[5][4]                                               ; spetskeyboard:spetskey|keymatrixa[5][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[7][5]                                               ; spetskeyboard:spetskey|keymatrixa[7][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|state.0110                                                     ; spetskeyboard:spetskey|state.0110                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[0][1]                                               ; spetskeyboard:spetskey|keymatrixa[0][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[8][0]                                               ; spetskeyboard:spetskey|keymatrixa[8][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[2][0]                                               ; spetskeyboard:spetskey|keymatrixa[2][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[3][0]                                               ; spetskeyboard:spetskey|keymatrixa[3][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[2][2]                                               ; spetskeyboard:spetskey|keymatrixa[2][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[6][0]                                               ; spetskeyboard:spetskey|keymatrixa[6][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[9][0]                                               ; spetskeyboard:spetskey|keymatrixa[9][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[10][0]                                              ; spetskeyboard:spetskey|keymatrixa[10][0]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[10][1]                                              ; spetskeyboard:spetskey|keymatrixa[10][1]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[3][5]                                               ; spetskeyboard:spetskey|keymatrixa[3][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.382  ; spetskeyboard:spetskey|keymatrixa[11][1]                                              ; spetskeyboard:spetskey|keymatrixa[11][1]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.383  ; spetskeyboard:spetskey|keymatrixa[2][5]                                               ; spetskeyboard:spetskey|keymatrixa[2][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; spetskeyboard:spetskey|keymatrixa[8][5]                                               ; spetskeyboard:spetskey|keymatrixa[8][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; spetskeyboard:spetskey|keymatrixa[8][2]                                               ; spetskeyboard:spetskey|keymatrixa[8][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; spetskeyboard:spetskey|keymatrixa[3][2]                                               ; spetskeyboard:spetskey|keymatrixa[3][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; spetskeyboard:spetskey|keymatrixa[9][3]                                               ; spetskeyboard:spetskey|keymatrixa[9][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; spetskeyboard:spetskey|keymatrixa[6][5]                                               ; spetskeyboard:spetskey|keymatrixa[6][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; spetskeyboard:spetskey|keymatrixa[7][3]                                               ; spetskeyboard:spetskey|keymatrixa[7][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.473  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[2]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[1]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.759      ;
; 0.578  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[10]                                ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[9]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.865      ;
; 0.581  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|ps2_clk_s                            ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_h                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.867      ;
; 0.601  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[8]                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[8]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.888      ;
; 0.602  ; spetskeyboard:spetskey|state.0110                                                     ; spetskeyboard:spetskey|state.0111                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.889      ;
; 0.609  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_falling_edge_marker   ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.896      ;
; 0.611  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[5]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[4]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.897      ;
; 0.617  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[7]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[6]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.903      ;
; 0.626  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.913      ;
; 0.627  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.914      ;
; 0.635  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[6]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[5]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.921      ;
; 0.635  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[6]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[5]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.921      ;
; 0.636  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[4]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[3]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.922      ;
; 0.636  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[4]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.922      ;
; 0.637  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[8]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.923      ;
; 0.637  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[8]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[7]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.923      ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst1'                                                                                                         ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.047 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; 0.000        ; 0.988      ; 1.470      ;
; 0.509 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; -0.500       ; 0.988      ; 1.432      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.070 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; 0.000        ; 0.997      ; 1.502      ;
; 0.488 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; -0.500       ; 0.997      ; 1.420      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.111 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; 0.000        ; 1.064      ; 1.610      ;
; 0.573 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; -0.500       ; 1.064      ; 1.572      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spetskeyboard:spetskey|mx_st'                                                                                                                          ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.379 ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st ; spetskeyboard:spetskey|mx_st ; 0.000        ; 0.110      ; 0.684      ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst2'                                                                                                         ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.424 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; 0.000        ; 0.065      ; 0.684      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.431 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; 0.000        ; 0.058      ; 0.684      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'hcnt[8]'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.692 ; vcnt[0]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 0.975      ;
; 0.702 ; vcnt[3]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 0.985      ;
; 0.702 ; vcnt[5]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 0.985      ;
; 0.706 ; vcnt[2]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 0.989      ;
; 0.712 ; vcnt[6]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 0.995      ;
; 0.715 ; vcnt[4]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 0.998      ;
; 0.871 ; vcnt[8]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.154      ;
; 0.882 ; vcnt[1]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.165      ;
; 0.959 ; vcnt[7]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.242      ;
; 0.975 ; vcnt[9]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.258      ;
; 0.990 ; vcnt[0]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.273      ;
; 1.005 ; vcnt[0]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.288      ;
; 1.025 ; vcnt[2]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.308      ;
; 1.026 ; vcnt[5]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.309      ;
; 1.026 ; vcnt[3]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.309      ;
; 1.031 ; vcnt[6]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.314      ;
; 1.034 ; vcnt[4]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.317      ;
; 1.040 ; vcnt[2]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.323      ;
; 1.046 ; vcnt[6]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.329      ;
; 1.049 ; vcnt[4]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.332      ;
; 1.112 ; vcnt[0]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.395      ;
; 1.122 ; vcnt[3]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.405      ;
; 1.122 ; vcnt[5]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.405      ;
; 1.127 ; vcnt[0]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.410      ;
; 1.147 ; vcnt[2]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.430      ;
; 1.148 ; vcnt[5]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.431      ;
; 1.148 ; vcnt[3]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.431      ;
; 1.153 ; vcnt[6]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.436      ;
; 1.156 ; vcnt[4]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.439      ;
; 1.162 ; vcnt[2]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.445      ;
; 1.167 ; vcnt[8]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.450      ;
; 1.171 ; vcnt[4]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.454      ;
; 1.234 ; vcnt[0]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.517      ;
; 1.238 ; vcnt[1]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.521      ;
; 1.244 ; vcnt[3]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.527      ;
; 1.244 ; vcnt[5]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.527      ;
; 1.249 ; vcnt[0]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.532      ;
; 1.269 ; vcnt[1]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.552      ;
; 1.269 ; vcnt[2]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.552      ;
; 1.270 ; vcnt[3]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.553      ;
; 1.278 ; vcnt[4]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.561      ;
; 1.284 ; vcnt[2]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.567      ;
; 1.294 ; vcnt[7]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.577      ;
; 1.334 ; vcnt[7]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.617      ;
; 1.356 ; vcnt[0]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.639      ;
; 1.360 ; vcnt[1]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.643      ;
; 1.366 ; vcnt[3]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.649      ;
; 1.371 ; vcnt[0]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.654      ;
; 1.391 ; vcnt[1]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.674      ;
; 1.391 ; vcnt[2]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.674      ;
; 1.478 ; vcnt[0]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.761      ;
; 1.482 ; vcnt[1]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.765      ;
; 1.513 ; vcnt[1]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.796      ;
; 1.592 ; vcnt[5]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.875      ;
; 1.592 ; vcnt[5]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.875      ;
; 1.592 ; vcnt[5]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.875      ;
; 1.592 ; vcnt[5]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.875      ;
; 1.592 ; vcnt[5]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.875      ;
; 1.604 ; vcnt[1]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.887      ;
; 1.635 ; vcnt[1]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.918      ;
; 1.704 ; vcnt[8]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.987      ;
; 1.704 ; vcnt[8]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.987      ;
; 1.704 ; vcnt[8]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.987      ;
; 1.704 ; vcnt[8]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.987      ;
; 1.704 ; vcnt[8]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.987      ;
; 1.704 ; vcnt[8]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.987      ;
; 1.704 ; vcnt[8]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.987      ;
; 1.704 ; vcnt[8]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.987      ;
; 1.716 ; vcnt[9]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.999      ;
; 1.716 ; vcnt[9]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.999      ;
; 1.716 ; vcnt[9]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.999      ;
; 1.716 ; vcnt[9]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.999      ;
; 1.716 ; vcnt[9]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.999      ;
; 1.716 ; vcnt[9]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.999      ;
; 1.716 ; vcnt[9]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.999      ;
; 1.716 ; vcnt[9]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.999      ;
; 1.716 ; vcnt[9]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 1.999      ;
; 1.750 ; vcnt[3]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.033      ;
; 1.750 ; vcnt[3]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.033      ;
; 1.750 ; vcnt[3]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.033      ;
; 1.832 ; vcnt[2]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.115      ;
; 1.832 ; vcnt[2]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.115      ;
; 2.004 ; vcnt[6]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.287      ;
; 2.004 ; vcnt[6]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.287      ;
; 2.004 ; vcnt[6]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.287      ;
; 2.004 ; vcnt[6]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.287      ;
; 2.004 ; vcnt[6]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.287      ;
; 2.004 ; vcnt[6]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.287      ;
; 2.009 ; vcnt[4]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.292      ;
; 2.009 ; vcnt[4]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.292      ;
; 2.009 ; vcnt[4]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.292      ;
; 2.009 ; vcnt[4]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.292      ;
; 2.060 ; vcnt[1]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.343      ;
; 2.101 ; vcnt[7]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.384      ;
; 2.101 ; vcnt[7]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.384      ;
; 2.101 ; vcnt[7]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.384      ;
; 2.101 ; vcnt[7]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.384      ;
; 2.101 ; vcnt[7]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.384      ;
; 2.101 ; vcnt[7]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.384      ;
; 2.101 ; vcnt[7]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.068      ; 2.384      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'SPI:SD|Divider:inst|inst'                                                                                                    ;
+--------+---------------------------+--------------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                              ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------------+--------------+--------------------------+--------------+------------+------------+
; -6.212 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 8.782      ;
; -6.212 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 8.782      ;
; -5.771 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.571      ; 8.344      ;
; -5.771 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 8.345      ;
; -5.771 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 8.345      ;
; -5.770 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 8.344      ;
; -5.770 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 8.344      ;
; -5.770 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 8.344      ;
; -5.666 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 8.236      ;
; -5.666 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 8.236      ;
; -5.587 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 8.481      ;
; -5.587 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 8.481      ;
; -5.480 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 8.374      ;
; -5.480 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 8.374      ;
; -5.392 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 8.286      ;
; -5.392 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 8.286      ;
; -5.271 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 8.165      ;
; -5.271 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 8.165      ;
; -5.225 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.571      ; 7.798      ;
; -5.225 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 7.799      ;
; -5.225 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 7.799      ;
; -5.224 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 7.798      ;
; -5.224 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 7.798      ;
; -5.224 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 7.798      ;
; -5.146 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.895      ; 8.043      ;
; -5.146 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 8.044      ;
; -5.146 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 8.044      ;
; -5.145 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 8.043      ;
; -5.145 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 8.043      ;
; -5.145 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 8.043      ;
; -5.039 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.895      ; 7.936      ;
; -5.039 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.937      ;
; -5.039 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.937      ;
; -5.038 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.936      ;
; -5.038 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.936      ;
; -5.038 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.936      ;
; -4.981 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 7.551      ;
; -4.981 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 7.551      ;
; -4.951 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.895      ; 7.848      ;
; -4.951 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.849      ;
; -4.951 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.849      ;
; -4.950 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.848      ;
; -4.950 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.848      ;
; -4.950 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.848      ;
; -4.848 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 7.418      ;
; -4.848 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 7.418      ;
; -4.830 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.895      ; 7.727      ;
; -4.830 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.728      ;
; -4.830 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.728      ;
; -4.829 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.727      ;
; -4.829 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.727      ;
; -4.829 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.727      ;
; -4.752 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 7.322      ;
; -4.752 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 7.322      ;
; -4.699 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 7.269      ;
; -4.699 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.568      ; 7.269      ;
; -4.596 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 7.490      ;
; -4.596 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 7.490      ;
; -4.540 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.571      ; 7.113      ;
; -4.540 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 7.114      ;
; -4.540 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 7.114      ;
; -4.539 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 7.113      ;
; -4.539 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 7.113      ;
; -4.539 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 7.113      ;
; -4.526 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 7.420      ;
; -4.526 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 7.420      ;
; -4.438 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 7.332      ;
; -4.438 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.892      ; 7.332      ;
; -4.407 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.571      ; 6.980      ;
; -4.407 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.981      ;
; -4.407 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.981      ;
; -4.406 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.980      ;
; -4.406 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.980      ;
; -4.406 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.980      ;
; -4.311 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.571      ; 6.884      ;
; -4.311 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.885      ;
; -4.311 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.885      ;
; -4.310 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.884      ;
; -4.310 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.884      ;
; -4.310 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.884      ;
; -4.258 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.571      ; 6.831      ;
; -4.258 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.832      ;
; -4.258 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.832      ;
; -4.257 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.831      ;
; -4.257 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.831      ;
; -4.257 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.572      ; 6.831      ;
; -4.155 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.895      ; 7.052      ;
; -4.155 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.053      ;
; -4.155 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.053      ;
; -4.154 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.052      ;
; -4.154 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.052      ;
; -4.154 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 7.052      ;
; -4.085 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.895      ; 6.982      ;
; -4.085 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.983      ;
; -4.085 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.983      ;
; -4.084 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.982      ;
; -4.084 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.982      ;
; -4.084 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.982      ;
; -3.997 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.895      ; 6.894      ;
; -3.997 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.896      ; 6.895      ;
+--------+---------------------------+--------------------------------------+--------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                       ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -2.445 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst42 ; 0.500        ; -0.858     ; 2.099      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                       ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -2.410 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst45 ; 0.500        ; -0.877     ; 2.045      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                       ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -2.327 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst44 ; 0.500        ; -0.794     ; 2.045      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_cpu'                                                                                                                                                ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                              ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -2.235 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[13]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.605      ; 3.753      ;
; -2.235 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[14]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.605      ; 3.753      ;
; -2.235 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[12]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.605      ; 3.753      ;
; -2.235 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[11]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.605      ; 3.753      ;
; -2.235 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[15]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.605      ; 3.753      ;
; -2.235 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[9]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.605      ; 3.753      ;
; -2.235 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[8]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.605      ; 3.753      ;
; -1.939 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[7]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.915      ; 3.767      ;
; -1.939 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[6]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.915      ; 3.767      ;
; -1.939 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[5]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.915      ; 3.767      ;
; -1.939 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[4]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.915      ; 3.767      ;
; -1.939 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[3]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.915      ; 3.767      ;
; -1.939 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[2]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.915      ; 3.767      ;
; -1.939 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[0]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.915      ; 3.767      ;
; -1.664 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|WR_n                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.191      ; 3.768      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.374      ; 3.769      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.375      ; 3.770      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[0]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.374      ; 3.769      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.375      ; 3.770      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.375      ; 3.770      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.375      ; 3.770      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.375      ; 3.770      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[1]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.372      ; 3.767      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[7]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.374      ; 3.769      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[5]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.374      ; 3.769      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[3]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.374      ; 3.769      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[1]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.374      ; 3.769      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.374      ; 3.769      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.367      ; 3.762      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[6]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.374      ; 3.769      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[4]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.374      ; 3.769      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.367      ; 3.762      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.367      ; 3.762      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[14]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.367      ; 3.762      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.367      ; 3.762      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[11]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.367      ; 3.762      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.367      ; 3.762      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[10]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.367      ; 3.762      ;
; -1.482 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.367      ; 3.762      ;
; -1.481 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.755      ;
; -1.481 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.375      ; 3.769      ;
; -1.481 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.375      ; 3.769      ;
; -1.481 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.375      ; 3.769      ;
; -1.481 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.375      ; 3.769      ;
; -1.481 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Halt_FF          ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.375      ; 3.769      ;
; -1.481 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.373      ; 3.767      ;
; -1.481 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.755      ;
; -1.481 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.755      ;
; -1.481 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[3]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.755      ;
; -1.481 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[4]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.755      ;
; -1.481 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[5]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.755      ;
; -1.481 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[6]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.755      ;
; -1.481 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[7]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.755      ;
; -1.481 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Arith16_r        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.374      ; 3.768      ;
; -1.481 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DBIN                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.374      ; 3.768      ;
; -1.481 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[13]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.376      ; 3.770      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.374      ; 3.757      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.374      ; 3.757      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.374      ; 3.757      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.375      ; 3.758      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.374      ; 3.757      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.374      ; 3.757      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.374      ; 3.757      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.374      ; 3.757      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.375      ; 3.758      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[15]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.744      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[8]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.744      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[9]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.744      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[9]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.744      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[10]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.744      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[15]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.744      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[11]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.744      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[12]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.744      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.375      ; 3.758      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[14]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.744      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[13]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.744      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.375      ; 3.758      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.375      ; 3.758      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.375      ; 3.758      ;
; -1.470 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.375      ; 3.758      ;
; -1.469 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.743      ;
; -1.469 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[10]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.371      ; 3.753      ;
; -1.469 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[8]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.743      ;
; -1.469 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.743      ;
; -1.469 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[12]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.361      ; 3.743      ;
; -1.459 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Save_ALU_r       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.390      ; 3.762      ;
; -1.459 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.383      ; 3.755      ;
; -1.459 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PreserveC_r      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.385      ; 3.757      ;
; -1.459 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.385      ; 3.757      ;
; -1.459 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[3]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.385      ; 3.757      ;
; -1.459 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[0]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.385      ; 3.757      ;
; -1.458 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[2]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.389      ; 3.760      ;
; -1.458 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[1]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.385      ; 3.756      ;
; -1.458 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.384      ; 3.755      ;
; -1.458 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.384      ; 3.755      ;
; -1.458 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.384      ; 3.755      ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                                                                      ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.306 ; spetskeyboard:spetskey|res_key ; np       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.545      ; 3.764      ;
; -1.306 ; spetskeyboard:spetskey|res_key ; portr[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.545      ; 3.764      ;
; -1.306 ; spetskeyboard:spetskey|res_key ; portr[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.541      ; 3.760      ;
; -1.306 ; spetskeyboard:spetskey|res_key ; portr[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.541      ; 3.760      ;
; -1.305 ; spetskeyboard:spetskey|res_key ; portb[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.530      ; 3.748      ;
; -1.305 ; spetskeyboard:spetskey|res_key ; porta[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.530      ; 3.748      ;
; -1.305 ; spetskeyboard:spetskey|res_key ; portb[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.530      ; 3.748      ;
; -1.305 ; spetskeyboard:spetskey|res_key ; porta[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.530      ; 3.748      ;
; -1.305 ; spetskeyboard:spetskey|res_key ; portb[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.530      ; 3.748      ;
; -1.305 ; spetskeyboard:spetskey|res_key ; portb[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.530      ; 3.748      ;
; -1.305 ; spetskeyboard:spetskey|res_key ; porta[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.530      ; 3.748      ;
; -1.305 ; spetskeyboard:spetskey|res_key ; porta[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.530      ; 3.748      ;
; -1.305 ; spetskeyboard:spetskey|res_key ; portb[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.530      ; 3.748      ;
; -1.305 ; spetskeyboard:spetskey|res_key ; porta[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.530      ; 3.748      ;
; -1.305 ; spetskeyboard:spetskey|res_key ; portb[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.530      ; 3.748      ;
; -1.305 ; spetskeyboard:spetskey|res_key ; porta[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.530      ; 3.748      ;
; -1.305 ; spetskeyboard:spetskey|res_key ; porta[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.530      ; 3.748      ;
; -1.305 ; spetskeyboard:spetskey|res_key ; porta[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.530      ; 3.748      ;
; -1.303 ; spetskeyboard:spetskey|res_key ; portr[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.519      ; 3.735      ;
; -1.303 ; spetskeyboard:spetskey|res_key ; portc[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.521      ; 3.737      ;
; -1.303 ; spetskeyboard:spetskey|res_key ; portc[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.521      ; 3.737      ;
; -1.303 ; spetskeyboard:spetskey|res_key ; portc[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.521      ; 3.737      ;
; -1.303 ; spetskeyboard:spetskey|res_key ; portc[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.521      ; 3.737      ;
; -1.302 ; spetskeyboard:spetskey|res_key ; portr[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.520      ; 3.735      ;
; -1.302 ; spetskeyboard:spetskey|res_key ; portr[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.519      ; 3.734      ;
; -1.302 ; spetskeyboard:spetskey|res_key ; portr[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.519      ; 3.734      ;
; -1.295 ; spetskeyboard:spetskey|res_key ; portr[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.535      ; 3.743      ;
; -1.295 ; spetskeyboard:spetskey|res_key ; cd_in[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.535      ; 3.743      ;
; -1.295 ; spetskeyboard:spetskey|res_key ; cd_in[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.535      ; 3.743      ;
; -1.295 ; spetskeyboard:spetskey|res_key ; cd_in[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.535      ; 3.743      ;
; -1.295 ; spetskeyboard:spetskey|res_key ; cd_in[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.535      ; 3.743      ;
; -1.295 ; spetskeyboard:spetskey|res_key ; cd_in[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.535      ; 3.743      ;
; -1.295 ; spetskeyboard:spetskey|res_key ; cd_in[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.535      ; 3.743      ;
; -1.295 ; spetskeyboard:spetskey|res_key ; cd_in[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.535      ; 3.743      ;
; -1.295 ; spetskeyboard:spetskey|res_key ; cd_in[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.535      ; 3.743      ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                                  ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock                                    ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; -0.543 ; AddrSelector:AS|inst11         ; AddrSelector:AS|inst9      ; T8080se:VM80|T80:u0|A[10]                       ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; -0.073     ; 1.472      ;
; -0.090 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst24              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 3.764      ; 3.767      ;
; 1.542  ; spetskeyboard:spetskey|res_key ; page[0]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 5.397      ; 3.768      ;
; 1.542  ; spetskeyboard:spetskey|res_key ; page[1]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 5.397      ; 3.768      ;
; 1.543  ; spetskeyboard:spetskey|res_key ; AddrSelector:AS|inst11     ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 5.394      ; 3.764      ;
; 1.752  ; spetskeyboard:spetskey|res_key ; SPI:SD|inst28              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 5.604      ; 3.765      ;
; 1.752  ; spetskeyboard:spetskey|res_key ; SPI:SD|inst33              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 5.604      ; 3.765      ;
; 1.753  ; spetskeyboard:spetskey|res_key ; SPI:SD|inst21              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 5.609      ; 3.769      ;
; 2.169  ; SPI:SD|SPIReg:inst1|inst46     ; SPI:SD|SPIReg:inst1|inst40 ; SPI:SD|SPIReg:inst1|inst45                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 3.094      ; 1.937      ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                                   ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock                                    ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; -3.631 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst21              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 6.895      ; 3.549      ;
; -3.630 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst28              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 6.890      ; 3.545      ;
; -3.630 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst33              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 6.890      ; 3.545      ;
; -2.778 ; spetskeyboard:spetskey|res_key ; AddrSelector:AS|inst11     ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 6.037      ; 3.544      ;
; -2.777 ; spetskeyboard:spetskey|res_key ; page[0]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 6.040      ; 3.548      ;
; -2.777 ; spetskeyboard:spetskey|res_key ; page[1]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 6.040      ; 3.548      ;
; -2.259 ; SPI:SD|SPIReg:inst1|inst46     ; SPI:SD|SPIReg:inst1|inst40 ; SPI:SD|SPIReg:inst1|inst45                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.846      ; 1.792      ;
; -1.710 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst24              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 4.973      ; 3.548      ;
; 1.076  ; AddrSelector:AS|inst11         ; AddrSelector:AS|inst9      ; T8080se:VM80|T80:u0|A[10]                       ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 0.073      ; 1.364      ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'SPI:SD|Divider:inst|inst'                                                                                                                            ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock                 ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; -1.214 ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; -0.500       ; 3.343      ; 1.844      ;
; 0.716  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.695      ; 3.626      ;
; 0.717  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.694      ; 3.626      ;
; 0.717  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.694      ; 3.626      ;
; 0.717  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.694      ; 3.626      ;
; 0.717  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.694      ; 3.626      ;
; 0.717  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst26~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.694      ; 3.626      ;
; 1.103  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.691      ; 4.009      ;
; 1.103  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.691      ; 4.009      ;
; 1.564  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.419      ; 6.438      ;
; 1.564  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.420      ; 6.439      ;
; 1.564  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.419      ; 6.438      ;
; 1.564  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.419      ; 6.438      ;
; 1.565  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.419      ; 6.439      ;
; 1.565  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.419      ; 6.439      ;
; 1.673  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.420      ; 6.048      ;
; 1.674  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.419      ; 6.048      ;
; 1.674  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.419      ; 6.048      ;
; 1.674  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.419      ; 6.048      ;
; 1.674  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.419      ; 6.048      ;
; 1.674  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.419      ; 6.048      ;
; 1.988  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.416      ; 6.859      ;
; 1.988  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.416      ; 6.859      ;
; 2.060  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.416      ; 6.431      ;
; 2.060  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.416      ; 6.431      ;
; 2.680  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.618      ; 4.513      ;
; 2.681  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.617      ; 4.513      ;
; 2.681  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.617      ; 4.513      ;
; 2.681  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.617      ; 4.513      ;
; 2.681  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.617      ; 4.513      ;
; 2.681  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.617      ; 4.513      ;
; 2.923  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst20~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.275      ; 5.403      ;
; 2.924  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.274      ; 5.403      ;
; 2.924  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst23~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.274      ; 5.403      ;
; 2.924  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst17~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.274      ; 5.403      ;
; 2.924  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.274      ; 5.403      ;
; 2.924  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst26~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.274      ; 5.403      ;
; 3.067  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.614      ; 4.896      ;
; 3.067  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.614      ; 4.896      ;
; 3.144  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 5.252      ;
; 3.144  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.894      ; 5.253      ;
; 3.144  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 5.252      ;
; 3.144  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 5.252      ;
; 3.145  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 5.253      ;
; 3.145  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 5.253      ;
; 3.277  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.894      ; 5.386      ;
; 3.278  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 5.386      ;
; 3.278  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 5.386      ;
; 3.278  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 5.386      ;
; 3.278  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 5.386      ;
; 3.278  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 5.386      ;
; 3.310  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.271      ; 5.786      ;
; 3.310  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst14~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.271      ; 5.786      ;
; 3.331  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.204      ; 5.750      ;
; 3.332  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 5.750      ;
; 3.332  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 5.750      ;
; 3.332  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 5.750      ;
; 3.332  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 5.750      ;
; 3.332  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 5.750      ;
; 3.568  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.890      ; 5.673      ;
; 3.568  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.890      ; 5.673      ;
; 3.585  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.894      ; 5.694      ;
; 3.586  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 5.694      ;
; 3.586  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 5.694      ;
; 3.586  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 5.694      ;
; 3.586  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 5.694      ;
; 3.586  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.893      ; 5.694      ;
; 3.590  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.204      ; 6.009      ;
; 3.591  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.009      ;
; 3.591  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.009      ;
; 3.591  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.009      ;
; 3.591  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.009      ;
; 3.591  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.009      ;
; 3.664  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.890      ; 5.769      ;
; 3.664  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.890      ; 5.769      ;
; 3.718  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.200      ; 6.133      ;
; 3.718  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.200      ; 6.133      ;
; 3.804  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.204      ; 6.223      ;
; 3.805  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.223      ;
; 3.805  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.223      ;
; 3.805  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.223      ;
; 3.805  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.223      ;
; 3.805  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.223      ;
; 3.896  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.204      ; 6.315      ;
; 3.897  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.315      ;
; 3.897  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.315      ;
; 3.897  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.315      ;
; 3.897  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.315      ;
; 3.897  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.315      ;
; 3.972  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.890      ; 6.077      ;
; 3.972  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.890      ; 6.077      ;
; 3.977  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.200      ; 6.392      ;
; 3.977  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.200      ; 6.392      ;
; 4.070  ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.204      ; 6.489      ;
; 4.071  ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.489      ;
; 4.071  ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.489      ;
; 4.071  ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.489      ;
; 4.071  ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.489      ;
; 4.071  ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.203      ; 6.489      ;
; 4.103  ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.204      ; 6.522      ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                                                                      ;
+-------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node  ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; 0.175 ; spetskeyboard:spetskey|res_key ; portr[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.060      ; 3.520      ;
; 0.175 ; spetskeyboard:spetskey|res_key ; cd_in[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.060      ; 3.520      ;
; 0.175 ; spetskeyboard:spetskey|res_key ; cd_in[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.060      ; 3.520      ;
; 0.175 ; spetskeyboard:spetskey|res_key ; cd_in[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.060      ; 3.520      ;
; 0.175 ; spetskeyboard:spetskey|res_key ; cd_in[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.060      ; 3.520      ;
; 0.175 ; spetskeyboard:spetskey|res_key ; cd_in[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.060      ; 3.520      ;
; 0.175 ; spetskeyboard:spetskey|res_key ; cd_in[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.060      ; 3.520      ;
; 0.175 ; spetskeyboard:spetskey|res_key ; cd_in[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.060      ; 3.520      ;
; 0.175 ; spetskeyboard:spetskey|res_key ; cd_in[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.060      ; 3.520      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; np       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.070      ; 3.544      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; portr[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.070      ; 3.544      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; portr[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.066      ; 3.540      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; portr[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.066      ; 3.540      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; portb[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.055      ; 3.529      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; porta[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.055      ; 3.529      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; portb[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.055      ; 3.529      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; porta[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.055      ; 3.529      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; portb[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.055      ; 3.529      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; portb[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.055      ; 3.529      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; porta[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.055      ; 3.529      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; porta[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.055      ; 3.529      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; portb[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.055      ; 3.529      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; porta[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.055      ; 3.529      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; portb[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.055      ; 3.529      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; porta[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.055      ; 3.529      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; porta[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.055      ; 3.529      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; porta[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.055      ; 3.529      ;
; 0.190 ; spetskeyboard:spetskey|res_key ; portr[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.044      ; 3.519      ;
; 0.190 ; spetskeyboard:spetskey|res_key ; portr[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.043      ; 3.518      ;
; 0.190 ; spetskeyboard:spetskey|res_key ; portr[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.043      ; 3.518      ;
; 0.190 ; spetskeyboard:spetskey|res_key ; portr[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.043      ; 3.518      ;
; 0.190 ; spetskeyboard:spetskey|res_key ; portc[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.046      ; 3.521      ;
; 0.190 ; spetskeyboard:spetskey|res_key ; portc[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.046      ; 3.521      ;
; 0.190 ; spetskeyboard:spetskey|res_key ; portc[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.046      ; 3.521      ;
; 0.190 ; spetskeyboard:spetskey|res_key ; portc[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.046      ; 3.521      ;
+-------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_cpu'                                                                                                                                                ;
+-------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                              ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; 0.343 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Save_ALU_r       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.911      ; 3.539      ;
; 0.344 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.904      ; 3.533      ;
; 0.344 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[2]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.909      ; 3.538      ;
; 0.344 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PreserveC_r      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.906      ; 3.535      ;
; 0.344 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.905      ; 3.534      ;
; 0.344 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[3]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.905      ; 3.534      ;
; 0.344 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[0]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.905      ; 3.534      ;
; 0.344 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[1]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.905      ; 3.534      ;
; 0.344 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.904      ; 3.533      ;
; 0.344 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.904      ; 3.533      ;
; 0.344 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.904      ; 3.533      ;
; 0.355 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.895      ; 3.535      ;
; 0.355 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.895      ; 3.535      ;
; 0.355 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[15]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.881      ; 3.521      ;
; 0.355 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[8]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.881      ; 3.521      ;
; 0.355 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[9]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.881      ; 3.521      ;
; 0.355 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[9]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.881      ; 3.521      ;
; 0.355 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[10]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.881      ; 3.521      ;
; 0.355 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[15]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.881      ; 3.521      ;
; 0.355 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[11]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.881      ; 3.521      ;
; 0.355 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[12]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.881      ; 3.521      ;
; 0.355 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.895      ; 3.535      ;
; 0.355 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[14]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.881      ; 3.521      ;
; 0.355 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[13]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.881      ; 3.521      ;
; 0.355 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.895      ; 3.535      ;
; 0.355 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.895      ; 3.535      ;
; 0.355 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.895      ; 3.535      ;
; 0.355 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.895      ; 3.535      ;
; 0.356 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.894      ; 3.535      ;
; 0.356 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.894      ; 3.535      ;
; 0.356 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.880      ; 3.521      ;
; 0.356 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.894      ; 3.535      ;
; 0.356 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.894      ; 3.535      ;
; 0.356 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.894      ; 3.535      ;
; 0.356 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.894      ; 3.535      ;
; 0.356 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.894      ; 3.535      ;
; 0.356 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[8]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.880      ; 3.521      ;
; 0.356 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.880      ; 3.521      ;
; 0.356 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[12]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.880      ; 3.521      ;
; 0.358 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[10]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.890      ; 3.533      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.881      ; 3.535      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.895      ; 3.549      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.895      ; 3.549      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.895      ; 3.549      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.895      ; 3.549      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[0]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.894      ; 3.548      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.895      ; 3.549      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.895      ; 3.549      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.895      ; 3.549      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.895      ; 3.549      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.895      ; 3.549      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[7]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.894      ; 3.548      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[5]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.894      ; 3.548      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[3]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.894      ; 3.548      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[1]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.894      ; 3.548      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.881      ; 3.535      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.881      ; 3.535      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[3]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.881      ; 3.535      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[4]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.881      ; 3.535      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[5]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.881      ; 3.535      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[6]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.881      ; 3.535      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[7]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.881      ; 3.535      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.894      ; 3.548      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[6]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.894      ; 3.548      ;
; 0.369 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[4]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.894      ; 3.548      ;
; 0.370 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.894      ; 3.549      ;
; 0.370 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Halt_FF          ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.895      ; 3.550      ;
; 0.370 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.893      ; 3.548      ;
; 0.370 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[1]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.892      ; 3.547      ;
; 0.370 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.887      ; 3.542      ;
; 0.370 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.887      ; 3.542      ;
; 0.370 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.887      ; 3.542      ;
; 0.370 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[14]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.887      ; 3.542      ;
; 0.370 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.887      ; 3.542      ;
; 0.370 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[13]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.896      ; 3.551      ;
; 0.370 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[11]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.887      ; 3.542      ;
; 0.370 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.887      ; 3.542      ;
; 0.370 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[10]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.887      ; 3.542      ;
; 0.370 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.887      ; 3.542      ;
; 0.371 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Arith16_r        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.893      ; 3.549      ;
; 0.371 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DBIN                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.893      ; 3.549      ;
; 0.560 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|WR_n                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.704      ; 3.549      ;
; 0.846 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[7]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.416      ; 3.547      ;
; 0.846 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[6]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.416      ; 3.547      ;
; 0.846 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[5]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.416      ; 3.547      ;
; 0.846 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[4]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.416      ; 3.547      ;
; 0.846 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[3]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.416      ; 3.547      ;
; 0.846 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[2]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.416      ; 3.547      ;
; 0.846 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[0]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.416      ; 3.547      ;
; 1.156 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[13]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.092      ; 3.533      ;
; 1.156 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[14]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.092      ; 3.533      ;
; 1.156 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[12]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.092      ; 3.533      ;
; 1.156 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[11]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.092      ; 3.533      ;
; 1.156 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[15]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.092      ; 3.533      ;
; 1.156 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[9]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.092      ; 3.533      ;
; 1.156 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[8]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.092      ; 3.533      ;
+-------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                       ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 2.743 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst44 ; -0.500       ; -0.643     ; 1.805      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                       ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 2.829 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst45 ; -0.500       ; -0.729     ; 1.805      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                       ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 2.849 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst42 ; -0.500       ; -0.710     ; 1.844      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a1~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a2~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a3~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a5~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a6~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a7~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a0~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a1                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a12                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a12~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a14                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a14~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a16                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a16~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a17                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a17~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a18                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a18~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a1~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a20                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a20~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a21                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a21~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a22                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a22~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a23                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a23~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a24                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a24~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a25                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a25~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a26                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a26~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a28                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a29                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a30                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a31                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a6                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a6~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a9                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a9~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a1~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a2~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a3~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[0]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[1]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[2]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[3]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[4]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[5]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[6]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; SPI:SD|Divider:inst|inst                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; b                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Fall       ; bb~reg0                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Fall       ; blue~reg0                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_cpu'                                                                                                                                                 ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_1|altsyncram_3lg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_1|altsyncram_3lg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_1|altsyncram_3lg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_1|altsyncram_3lg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_3lg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_3lg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_3lg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_3lg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DBIN                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[0]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[1]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[2]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[3]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[4]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[5]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[6]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[7]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[0]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[1]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[2]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[3]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[4]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[5]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[6]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[7]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[0]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[1]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[2]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[3]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[0]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[10]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[11]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[12]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[13]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[14]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[15]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[1]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[2]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[3]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[4]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[5]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[6]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[7]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[8]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[9]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|Arith16_r                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[0]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[1]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[2]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[3]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[4]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[5]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[6]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[7]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[0]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[1]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[2]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[3]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[4]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[5]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[6]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[7]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[0]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[1]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[2]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[3]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[4]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[5]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[6]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[7]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[0]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[2]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[4]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[6]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[7]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|Halt_FF                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[0]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[1]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[2]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[3]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[4]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[5]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[6]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[7]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycle[0]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycle[1]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycle[2]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycles[0]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycles[1]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycles[2]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[0]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[10]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[11]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[12]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[13]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[14]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[15]                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[1]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[2]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[3]                                                                                              ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'T8080se:VM80|T80:u0|A[10]'                                                                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst11           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst9            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst40       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst21                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst24                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst28                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst33                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]                          ;
; -1.028 ; -0.812       ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst21                    ;
; -1.027 ; -0.811       ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst28                    ;
; -1.027 ; -0.811       ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst33                    ;
; -0.838 ; -0.622       ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst24                    ;
; -0.778 ; -0.778       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18~clkctrl|inclk[0]       ;
; -0.778 ; -0.778       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18~clkctrl|outclk         ;
; -0.758 ; -0.758       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst21|clk                    ;
; -0.757 ; -0.757       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst28|clk                    ;
; -0.757 ; -0.757       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst33|clk                    ;
; -0.731 ; -0.731       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst5~latch  ;
; -0.730 ; -0.730       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst20~latch ;
; -0.730 ; -0.730       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst6~latch  ;
; -0.727 ; -0.727       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst23~latch ;
; -0.726 ; -0.726       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst17~latch ;
; -0.726 ; -0.726       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst26~latch ;
; -0.692 ; -0.692       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst7~latch  ;
; -0.689 ; -0.689       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst14~latch ;
; -0.685 ; -0.685       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst5~latch|datad       ;
; -0.684 ; -0.684       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst20~latch|datad      ;
; -0.684 ; -0.684       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst6~latch|datad       ;
; -0.681 ; -0.681       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst23~latch|datad      ;
; -0.680 ; -0.680       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst17~latch|datad      ;
; -0.680 ; -0.680       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst26~latch|datad      ;
; -0.673 ; -0.673       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst14~latch|datac      ;
; -0.672 ; -0.672       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst7~latch|datac       ;
; -0.660 ; -0.660       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|inclk[0]   ;
; -0.660 ; -0.660       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|outclk     ;
; -0.568 ; -0.568       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst24|clk                    ;
; -0.505 ; -0.505       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|combout                ;
; -0.505 ; -0.505       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|dataa                  ;
; -0.435 ; -0.251       ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst40       ;
; -0.418 ; -0.418       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst|combout            ;
; -0.418 ; -0.418       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|combout                   ;
; -0.410 ; -0.410       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst11|datad                  ;
; -0.410 ; -0.410       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst|datad              ;
; -0.402 ; -0.402       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst11|combout                ;
; -0.392 ; -0.176       ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst11           ;
; -0.392 ; -0.176       ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst9            ;
; -0.391 ; -0.175       ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]                          ;
; -0.391 ; -0.175       ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]                          ;
; -0.302 ; -0.302       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst40|clk              ;
; -0.296 ; -0.080       ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst40       ;
; -0.143 ; -0.143       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8~clkctrl|inclk[0]        ;
; -0.143 ; -0.143       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8~clkctrl|outclk          ;
; -0.122 ; -0.122       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst11|clk                    ;
; -0.122 ; -0.122       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst9|clk                     ;
; -0.121 ; -0.121       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]|clk                      ;
; -0.121 ; -0.121       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]|clk                      ;
; -0.026 ; -0.026       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst40|clk              ;
; 0.079  ; 0.079        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst11|combout                ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst11|datad                  ;
; 0.087  ; 0.087        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst|datad              ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst|combout            ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|combout                   ;
; 0.104  ; 0.288        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst24                    ;
; 0.176  ; 0.176        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|19~2|dataa             ;
; 0.177  ; 0.177        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|combout                ;
; 0.178  ; 0.178        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|dataa                  ;
; 0.179  ; 0.179        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|19~0|combout           ;
; 0.182  ; 0.182        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|19~2|combout           ;
; 0.191  ; 0.191        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8|combout                 ;
; 0.192  ; 0.192        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8|dataa                   ;
; 0.197  ; 0.197        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|datac                     ;
; 0.225  ; 0.225        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|19~0|datad             ;
; 0.237  ; 0.237        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst24|clk                    ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst28                    ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst33                    ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst21                    ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|inclk[0]   ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|outclk     ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; Equal5~2|combout                 ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst14~latch|datac      ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst7~latch|datac       ;
; 0.343  ; 0.343        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; u6~0|combout                     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst17~latch|datad      ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst23~latch|datad      ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst26~latch|datad      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst6~latch|datad       ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst20~latch|datad      ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst5~latch|datad       ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|datad                     ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst14~latch ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst7~latch  ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; Equal5~2|datad                   ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; Equal5~5|combout                 ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; u6~0|datad                       ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst17~latch ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst23~latch ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst26~latch ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst6~latch  ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst20~latch ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst'                                                                     ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|Divider:inst|inst1            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst14~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst17~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst20~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst23~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst26~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst41           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|SPIReg:inst1|inst42           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ;
; -0.396 ; -0.180       ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|SPIReg:inst1|inst42           ;
; -0.351 ; -0.167       ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst23~_emulated ;
; -0.351 ; -0.167       ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst26~_emulated ;
; -0.350 ; -0.166       ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst17~_emulated ;
; -0.350 ; -0.166       ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst20~_emulated ;
; -0.350 ; -0.166       ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ;
; -0.349 ; -0.165       ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst14~_emulated ;
; -0.349 ; -0.165       ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ;
; -0.349 ; -0.165       ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ;
; -0.147 ; -0.147       ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|inclk[0]     ;
; -0.147 ; -0.147       ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|outclk       ;
; -0.127 ; -0.127       ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst23~_emulated|clk        ;
; -0.127 ; -0.127       ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst26~_emulated|clk        ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst17~_emulated|clk        ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst20~_emulated|clk        ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst42|clk                  ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst6~_emulated|clk         ;
; -0.125 ; -0.125       ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst14~_emulated|clk        ;
; -0.125 ; -0.125       ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst5~_emulated|clk         ;
; -0.125 ; -0.125       ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst7~_emulated|clk         ;
; 0.089  ; 0.273        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst41           ;
; 0.176  ; 0.176        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|combout              ;
; 0.222  ; 0.222        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|datad                ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|Divider:inst|inst1            ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst41|clk                  ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|Divider:inst|inst1            ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst|inst7|combout                ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst7|datad                  ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst|q                       ;
; 0.500  ; 0.716        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst41           ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst1|clk                    ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst7|datad                  ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst|inst7|combout                ;
; 0.679  ; 0.679        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst41|clk                  ;
; 0.768  ; 0.768        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|datad                ;
; 0.813  ; 0.813        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|combout              ;
; 0.923  ; 1.139        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst17~_emulated ;
; 0.923  ; 1.139        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ;
; 0.924  ; 1.140        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst14~_emulated ;
; 0.924  ; 1.140        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst20~_emulated ;
; 0.924  ; 1.140        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst23~_emulated ;
; 0.924  ; 1.140        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst26~_emulated ;
; 0.924  ; 1.140        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ;
; 0.924  ; 1.140        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ;
; 0.970  ; 1.154        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|SPIReg:inst1|inst42           ;
; 1.102  ; 1.102        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst17~_emulated|clk        ;
; 1.102  ; 1.102        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst6~_emulated|clk         ;
; 1.103  ; 1.103        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst14~_emulated|clk        ;
; 1.103  ; 1.103        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst20~_emulated|clk        ;
; 1.103  ; 1.103        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst23~_emulated|clk        ;
; 1.103  ; 1.103        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst26~_emulated|clk        ;
; 1.103  ; 1.103        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst42|clk                  ;
; 1.103  ; 1.103        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst5~_emulated|clk         ;
; 1.103  ; 1.103        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst7~_emulated|clk         ;
; 1.123  ; 1.123        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|inclk[0]     ;
; 1.123  ; 1.123        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|outclk       ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'hcnt[8]'                                                         ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[5]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[6]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[7]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[8]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[9]                  ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[0]                  ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[1]                  ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[2]                  ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[3]                  ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[4]                  ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[5]                  ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[6]                  ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[7]                  ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[8]                  ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[9]                  ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[0]                  ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[1]                  ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[2]                  ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[3]                  ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[4]                  ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[5]                  ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[6]                  ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[7]                  ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[8]                  ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[9]                  ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|inclk[0] ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|outclk   ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[0]|clk              ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[1]|clk              ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[2]|clk              ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[3]|clk              ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[4]|clk              ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[5]|clk              ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[6]|clk              ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[7]|clk              ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[8]|clk              ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; hcnt[8]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; hcnt[8]|q                ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[0]|clk              ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[1]|clk              ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[2]|clk              ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[3]|clk              ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[4]|clk              ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[5]|clk              ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[6]|clk              ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[7]|clk              ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[8]|clk              ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[9]|clk              ;
; 0.589  ; 0.589        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|inclk[0] ;
; 0.589  ; 0.589        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst1'                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst1 ; Fall       ; SPI:SD|Divider:inst|inst2 ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst1 ; Fall       ; SPI:SD|Divider:inst|inst2 ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst1 ; Fall       ; SPI:SD|Divider:inst|inst2 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst1|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst1|q           ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst2|clk         ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst2'                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst2 ; Fall       ; SPI:SD|Divider:inst|inst3 ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst2 ; Fall       ; SPI:SD|Divider:inst|inst3 ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst2 ; Fall       ; SPI:SD|Divider:inst|inst3 ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst2|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst2|q           ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst3|clk         ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst42'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|SPIReg:inst1|inst42 ; Fall       ; SPI:SD|SPIReg:inst1|inst44 ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst42 ; Fall       ; SPI:SD|SPIReg:inst1|inst44 ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst42 ; Fall       ; SPI:SD|SPIReg:inst1|inst44 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst44|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst42|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst42|q          ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst44|clk        ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst44'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|SPIReg:inst1|inst44 ; Fall       ; SPI:SD|SPIReg:inst1|inst45 ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst44 ; Fall       ; SPI:SD|SPIReg:inst1|inst45 ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst44 ; Fall       ; SPI:SD|SPIReg:inst1|inst45 ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst45|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst44|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst44|q          ;
; 0.524  ; 0.524        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst45|clk        ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst45'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|SPIReg:inst1|inst45 ; Fall       ; SPI:SD|SPIReg:inst1|inst46 ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst45 ; Fall       ; SPI:SD|SPIReg:inst1|inst46 ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst45 ; Fall       ; SPI:SD|SPIReg:inst1|inst46 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst46|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst45|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst45|q          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst46|clk        ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spetskeyboard:spetskey|mx_st'                                                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskeyboard:spetskey|mx_st_key ;
; 0.029  ; 0.245        ; 0.216          ; High Pulse Width ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskeyboard:spetskey|mx_st_key ;
; 0.299  ; 0.299        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st_key|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st|q                 ;
; 0.559  ; 0.743        ; 0.184          ; Low Pulse Width  ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskeyboard:spetskey|mx_st_key ;
; 0.692  ; 0.692        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st_key|clk           ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; 9.917  ; 9.917        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.917  ; 9.917        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.949  ; 9.949        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                               ;
; 9.966  ; 9.966        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                               ;
; 10.034 ; 10.034       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.051 ; 10.051       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                               ;
; 10.082 ; 10.082       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.082 ; 10.082       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; 14.421 ; 14.637       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][2]                                               ;
; 14.421 ; 14.637       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][0]                                               ;
; 14.421 ; 14.637       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][5]                                               ;
; 14.421 ; 14.637       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|res_key                                                        ;
; 14.422 ; 14.638       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][1]                                               ;
; 14.422 ; 14.638       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][0]                                               ;
; 14.422 ; 14.638       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][0]                                               ;
; 14.422 ; 14.638       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][0]                                               ;
; 14.422 ; 14.638       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][0]                                               ;
; 14.422 ; 14.638       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[1]                                                       ;
; 14.422 ; 14.638       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[2]                                                       ;
; 14.422 ; 14.638       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[3]                                                       ;
; 14.422 ; 14.638       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[4]                                                       ;
; 14.422 ; 14.638       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[5]                                                       ;
; 14.422 ; 14.638       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[6]                                                       ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][4]                                              ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][0]                                               ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][4]                                               ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][2]                                               ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][0]                                               ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[0]                         ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[1]                         ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[2]                         ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[3]                         ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l                 ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_falling_edge_marker   ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_rising_edge_marker    ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[10]                                ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[9]                                 ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[0]                                                       ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[7]                                                       ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ex_code                                                        ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][2]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][3]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][4]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][2]                                              ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][5]                                              ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][3]                                              ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][4]                                              ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][0]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][3]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][4]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][1]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][3]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][4]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][5]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][2]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][0]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][1]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][2]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][3]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][5]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][1]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][4]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][5]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][2]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][3]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][4]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][5]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][2]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][4]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][5]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][2]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][3]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][4]                                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|mx_st                                                          ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|press_release                                                  ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_h                 ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_h                 ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_l                 ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_rising_edge_marker    ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_clk_h            ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state                             ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|ps2_clk_s                            ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|ps2_data_s                           ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[1]                                 ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[2]                                 ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[3]                                 ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[4]                                 ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[5]                                 ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[6]                                 ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[7]                                 ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[8]                                 ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0]                      ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[1]                      ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[2]                      ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3]                      ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4]                      ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[5]                      ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[6]                      ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7]                      ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[0]                 ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[1]                 ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[2]                 ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[3]                 ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[4]                 ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[5]                 ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+
; miso      ; SPI:SD|Divider:inst|inst ; 0.708 ; 0.746 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; md[*]     ; clock                    ; 2.823 ; 2.897 ; Rise       ; clock                                           ;
;  md[0]    ; clock                    ; 2.823 ; 2.897 ; Rise       ; clock                                           ;
;  md[1]    ; clock                    ; 1.632 ; 1.769 ; Rise       ; clock                                           ;
;  md[2]    ; clock                    ; 1.912 ; 2.064 ; Rise       ; clock                                           ;
;  md[3]    ; clock                    ; 1.666 ; 1.807 ; Rise       ; clock                                           ;
;  md[4]    ; clock                    ; 1.598 ; 1.702 ; Rise       ; clock                                           ;
;  md[5]    ; clock                    ; 1.707 ; 1.821 ; Rise       ; clock                                           ;
;  md[6]    ; clock                    ; 1.813 ; 1.950 ; Rise       ; clock                                           ;
;  md[7]    ; clock                    ; 1.639 ; 1.753 ; Rise       ; clock                                           ;
; md[*]     ; clock                    ; 6.856 ; 6.870 ; Fall       ; clock                                           ;
;  md[0]    ; clock                    ; 4.566 ; 4.482 ; Fall       ; clock                                           ;
;  md[1]    ; clock                    ; 4.620 ; 4.427 ; Fall       ; clock                                           ;
;  md[2]    ; clock                    ; 4.670 ; 4.677 ; Fall       ; clock                                           ;
;  md[3]    ; clock                    ; 5.687 ; 5.725 ; Fall       ; clock                                           ;
;  md[4]    ; clock                    ; 5.461 ; 5.367 ; Fall       ; clock                                           ;
;  md[5]    ; clock                    ; 6.856 ; 6.870 ; Fall       ; clock                                           ;
;  md[6]    ; clock                    ; 6.236 ; 6.259 ; Fall       ; clock                                           ;
;  md[7]    ; clock                    ; 6.294 ; 6.229 ; Fall       ; clock                                           ;
; sd_ins    ; clock                    ; 3.041 ; 2.936 ; Fall       ; clock                                           ;
; ps2_clk   ; clk                      ; 4.700 ; 4.781 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ps2_data  ; clk                      ; 4.828 ; 4.904 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+
; miso      ; SPI:SD|Divider:inst|inst ; -0.094 ; -0.106 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; md[*]     ; clock                    ; -1.087 ; -1.180 ; Rise       ; clock                                           ;
;  md[0]    ; clock                    ; -2.280 ; -2.354 ; Rise       ; clock                                           ;
;  md[1]    ; clock                    ; -1.119 ; -1.244 ; Rise       ; clock                                           ;
;  md[2]    ; clock                    ; -1.389 ; -1.527 ; Rise       ; clock                                           ;
;  md[3]    ; clock                    ; -1.153 ; -1.280 ; Rise       ; clock                                           ;
;  md[4]    ; clock                    ; -1.087 ; -1.180 ; Rise       ; clock                                           ;
;  md[5]    ; clock                    ; -1.194 ; -1.296 ; Rise       ; clock                                           ;
;  md[6]    ; clock                    ; -1.309 ; -1.443 ; Rise       ; clock                                           ;
;  md[7]    ; clock                    ; -1.127 ; -1.229 ; Rise       ; clock                                           ;
; md[*]     ; clock                    ; -1.187 ; -1.279 ; Fall       ; clock                                           ;
;  md[0]    ; clock                    ; -2.378 ; -2.450 ; Fall       ; clock                                           ;
;  md[1]    ; clock                    ; -1.217 ; -1.342 ; Fall       ; clock                                           ;
;  md[2]    ; clock                    ; -1.489 ; -1.623 ; Fall       ; clock                                           ;
;  md[3]    ; clock                    ; -1.252 ; -1.379 ; Fall       ; clock                                           ;
;  md[4]    ; clock                    ; -1.187 ; -1.279 ; Fall       ; clock                                           ;
;  md[5]    ; clock                    ; -1.290 ; -1.394 ; Fall       ; clock                                           ;
;  md[6]    ; clock                    ; -1.218 ; -1.307 ; Fall       ; clock                                           ;
;  md[7]    ; clock                    ; -1.225 ; -1.329 ; Fall       ; clock                                           ;
; sd_ins    ; clock                    ; -2.437 ; -2.326 ; Fall       ; clock                                           ;
; ps2_clk   ; clk                      ; -3.988 ; -4.065 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ps2_data  ; clk                      ; -4.111 ; -4.183 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------+------------------------------+--------+--------+------------+-------------------------------------------------+
; mosi      ; SPI:SD|Divider:inst|inst     ; 10.172 ; 9.768  ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst     ; 8.758  ; 8.420  ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst     ; 7.348  ;        ; Fall       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst2    ; 8.861  ; 8.303  ; Fall       ; SPI:SD|Divider:inst|inst2                       ;
; led_green ; T8080se:VM80|T80:u0|A[10]    ; 12.022 ; 12.406 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; led_red   ; T8080se:VM80|T80:u0|A[10]    ; 11.560 ; 11.861 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]    ; 16.347 ; 15.271 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]    ; 9.739  ;        ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]    ; 14.419 ; 13.641 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]    ; 16.347 ; 15.271 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]    ; 14.281 ; 13.424 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; md[*]     ; T8080se:VM80|T80:u0|A[10]    ; 17.566 ; 17.404 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[0]    ; T8080se:VM80|T80:u0|A[10]    ; 14.517 ; 14.305 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[1]    ; T8080se:VM80|T80:u0|A[10]    ; 13.379 ; 13.024 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[2]    ; T8080se:VM80|T80:u0|A[10]    ; 15.949 ; 15.743 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[3]    ; T8080se:VM80|T80:u0|A[10]    ; 16.450 ; 16.127 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[4]    ; T8080se:VM80|T80:u0|A[10]    ; 17.566 ; 17.404 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[5]    ; T8080se:VM80|T80:u0|A[10]    ; 15.973 ; 15.554 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[6]    ; T8080se:VM80|T80:u0|A[10]    ; 16.046 ; 15.763 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[7]    ; T8080se:VM80|T80:u0|A[10]    ; 16.442 ; 16.079 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]    ; 9.850  ; 9.382  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ram_we    ; T8080se:VM80|T80:u0|A[10]    ; 9.109  ;        ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_clk    ; T8080se:VM80|T80:u0|A[10]    ; 13.615 ; 13.068 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_cs     ; T8080se:VM80|T80:u0|A[10]    ; 12.001 ; 12.348 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]    ; 9.772  ; 8.738  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]    ;        ; 8.738  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]    ; 7.844  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]    ; 9.772  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]    ; 7.706  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; md[*]     ; T8080se:VM80|T80:u0|A[10]    ; 11.912 ; 11.750 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[0]    ; T8080se:VM80|T80:u0|A[10]    ; 8.863  ; 8.651  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[1]    ; T8080se:VM80|T80:u0|A[10]    ; 7.725  ; 7.370  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[2]    ; T8080se:VM80|T80:u0|A[10]    ; 10.295 ; 10.089 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[3]    ; T8080se:VM80|T80:u0|A[10]    ; 10.796 ; 10.473 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[4]    ; T8080se:VM80|T80:u0|A[10]    ; 11.912 ; 11.750 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[5]    ; T8080se:VM80|T80:u0|A[10]    ; 10.319 ; 9.900  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[6]    ; T8080se:VM80|T80:u0|A[10]    ; 10.392 ; 10.109 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[7]    ; T8080se:VM80|T80:u0|A[10]    ; 10.788 ; 10.425 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]    ; 12.345 ; 11.876 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ram_we    ; T8080se:VM80|T80:u0|A[10]    ;        ; 9.035  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; clk_cpu                      ; 13.623 ; 13.160 ; Rise       ; clk_cpu                                         ;
;  ma[0]    ; clk_cpu                      ; 9.062  ; 8.711  ; Rise       ; clk_cpu                                         ;
;  ma[1]    ; clk_cpu                      ; 9.078  ; 8.672  ; Rise       ; clk_cpu                                         ;
;  ma[2]    ; clk_cpu                      ; 8.301  ; 7.871  ; Rise       ; clk_cpu                                         ;
;  ma[3]    ; clk_cpu                      ; 8.085  ; 7.736  ; Rise       ; clk_cpu                                         ;
;  ma[4]    ; clk_cpu                      ; 8.798  ; 8.354  ; Rise       ; clk_cpu                                         ;
;  ma[5]    ; clk_cpu                      ; 9.692  ; 9.077  ; Rise       ; clk_cpu                                         ;
;  ma[6]    ; clk_cpu                      ; 8.932  ; 8.354  ; Rise       ; clk_cpu                                         ;
;  ma[7]    ; clk_cpu                      ; 12.608 ; 11.611 ; Rise       ; clk_cpu                                         ;
;  ma[8]    ; clk_cpu                      ; 8.192  ; 7.742  ; Rise       ; clk_cpu                                         ;
;  ma[9]    ; clk_cpu                      ; 10.873 ; 10.319 ; Rise       ; clk_cpu                                         ;
;  ma[11]   ; clk_cpu                      ; 8.666  ; 8.090  ; Rise       ; clk_cpu                                         ;
;  ma[12]   ; clk_cpu                      ; 8.776  ; 8.260  ; Rise       ; clk_cpu                                         ;
;  ma[13]   ; clk_cpu                      ; 8.126  ; 7.630  ; Rise       ; clk_cpu                                         ;
;  ma[14]   ; clk_cpu                      ; 8.408  ; 7.824  ; Rise       ; clk_cpu                                         ;
;  ma[15]   ; clk_cpu                      ; 9.049  ; 8.451  ; Rise       ; clk_cpu                                         ;
;  ma[16]   ; clk_cpu                      ; 12.287 ; 11.530 ; Rise       ; clk_cpu                                         ;
;  ma[17]   ; clk_cpu                      ; 13.623 ; 13.160 ; Rise       ; clk_cpu                                         ;
;  ma[18]   ; clk_cpu                      ; 11.557 ; 11.313 ; Rise       ; clk_cpu                                         ;
; md[*]     ; clk_cpu                      ; 16.820 ; 16.240 ; Rise       ; clk_cpu                                         ;
;  md[0]    ; clk_cpu                      ; 13.766 ; 12.938 ; Rise       ; clk_cpu                                         ;
;  md[1]    ; clk_cpu                      ; 12.240 ; 12.019 ; Rise       ; clk_cpu                                         ;
;  md[2]    ; clk_cpu                      ; 14.341 ; 14.067 ; Rise       ; clk_cpu                                         ;
;  md[3]    ; clk_cpu                      ; 14.893 ; 14.402 ; Rise       ; clk_cpu                                         ;
;  md[4]    ; clk_cpu                      ; 16.820 ; 16.240 ; Rise       ; clk_cpu                                         ;
;  md[5]    ; clk_cpu                      ; 14.762 ; 14.074 ; Rise       ; clk_cpu                                         ;
;  md[6]    ; clk_cpu                      ; 15.133 ; 14.674 ; Rise       ; clk_cpu                                         ;
;  md[7]    ; clk_cpu                      ; 15.367 ; 14.722 ; Rise       ; clk_cpu                                         ;
; mosi      ; clk_cpu                      ; 13.750 ; 13.282 ; Rise       ; clk_cpu                                         ;
; ram_oe    ; clk_cpu                      ; 9.058  ; 9.734  ; Rise       ; clk_cpu                                         ;
; ram_we    ; clk_cpu                      ; 13.094 ; 12.909 ; Rise       ; clk_cpu                                         ;
; h_sync    ; clock                        ; 8.241  ; 8.058  ; Rise       ; clock                                           ;
; ma[*]     ; clock                        ; 13.860 ; 13.405 ; Rise       ; clock                                           ;
;  ma[0]    ; clock                        ; 9.730  ; 9.561  ; Rise       ; clock                                           ;
;  ma[1]    ; clock                        ; 9.089  ; 8.865  ; Rise       ; clock                                           ;
;  ma[2]    ; clock                        ; 9.315  ; 9.181  ; Rise       ; clock                                           ;
;  ma[3]    ; clock                        ; 9.065  ; 8.842  ; Rise       ; clock                                           ;
;  ma[4]    ; clock                        ; 9.394  ; 9.103  ; Rise       ; clock                                           ;
;  ma[5]    ; clock                        ; 10.036 ; 9.625  ; Rise       ; clock                                           ;
;  ma[6]    ; clock                        ; 10.314 ; 9.931  ; Rise       ; clock                                           ;
;  ma[7]    ; clock                        ; 9.920  ; 9.602  ; Rise       ; clock                                           ;
;  ma[8]    ; clock                        ; 9.160  ; 8.923  ; Rise       ; clock                                           ;
;  ma[9]    ; clock                        ; 11.457 ; 11.294 ; Rise       ; clock                                           ;
;  ma[10]   ; clock                        ; 9.929  ; 9.870  ; Rise       ; clock                                           ;
;  ma[11]   ; clock                        ; 9.695  ; 9.320  ; Rise       ; clock                                           ;
;  ma[12]   ; clock                        ; 9.740  ; 9.363  ; Rise       ; clock                                           ;
;  ma[13]   ; clock                        ; 9.505  ; 9.167  ; Rise       ; clock                                           ;
;  ma[14]   ; clock                        ; 9.514  ; 9.030  ; Rise       ; clock                                           ;
;  ma[15]   ; clock                        ; 9.551  ; 9.141  ; Rise       ; clock                                           ;
;  ma[16]   ; clock                        ; 12.704 ; 11.775 ; Rise       ; clock                                           ;
;  ma[17]   ; clock                        ; 13.860 ; 13.405 ; Rise       ; clock                                           ;
;  ma[18]   ; clock                        ; 11.794 ; 11.558 ; Rise       ; clock                                           ;
; md[*]     ; clock                        ; 14.401 ; 14.239 ; Rise       ; clock                                           ;
;  md[0]    ; clock                        ; 11.516 ; 11.298 ; Rise       ; clock                                           ;
;  md[1]    ; clock                        ; 10.378 ; 10.017 ; Rise       ; clock                                           ;
;  md[2]    ; clock                        ; 12.784 ; 12.578 ; Rise       ; clock                                           ;
;  md[3]    ; clock                        ; 13.285 ; 12.962 ; Rise       ; clock                                           ;
;  md[4]    ; clock                        ; 14.401 ; 14.239 ; Rise       ; clock                                           ;
;  md[5]    ; clock                        ; 12.808 ; 12.389 ; Rise       ; clock                                           ;
;  md[6]    ; clock                        ; 12.881 ; 12.598 ; Rise       ; clock                                           ;
;  md[7]    ; clock                        ; 13.277 ; 12.914 ; Rise       ; clock                                           ;
; mosi      ; clock                        ; 11.129 ; 10.285 ; Rise       ; clock                                           ;
; ram_oe    ; clock                        ; 9.328  ; 9.566  ; Rise       ; clock                                           ;
; ram_we    ; clock                        ; 10.550 ; 10.884 ; Rise       ; clock                                           ;
; v_sync    ; clock                        ; 9.330  ; 9.307  ; Rise       ; clock                                           ;
; bb        ; clock                        ; 7.295  ; 7.054  ; Fall       ; clock                                           ;
; blue      ; clock                        ; 6.985  ; 6.808  ; Fall       ; clock                                           ;
; gb        ; clock                        ; 7.366  ; 7.121  ; Fall       ; clock                                           ;
; green     ; clock                        ; 7.342  ; 7.091  ; Fall       ; clock                                           ;
; ma[*]     ; clock                        ;        ; 5.083  ; Fall       ; clock                                           ;
;  ma[16]   ; clock                        ;        ; 5.083  ; Fall       ; clock                                           ;
; md[*]     ; clock                        ; 10.375 ; 10.398 ; Fall       ; clock                                           ;
;  md[0]    ; clock                        ; 10.375 ; 10.398 ; Fall       ; clock                                           ;
;  md[1]    ; clock                        ; 9.166  ; 8.955  ; Fall       ; clock                                           ;
;  md[2]    ; clock                        ; 8.582  ; 8.310  ; Fall       ; clock                                           ;
;  md[3]    ; clock                        ; 8.807  ; 8.345  ; Fall       ; clock                                           ;
;  md[4]    ; clock                        ; 9.942  ; 9.621  ; Fall       ; clock                                           ;
;  md[5]    ; clock                        ; 8.924  ; 8.491  ; Fall       ; clock                                           ;
;  md[6]    ; clock                        ; 8.796  ; 8.483  ; Fall       ; clock                                           ;
;  md[7]    ; clock                        ; 8.819  ; 8.296  ; Fall       ; clock                                           ;
; rb        ; clock                        ; 7.706  ; 7.476  ; Fall       ; clock                                           ;
; red       ; clock                        ; 7.763  ; 7.528  ; Fall       ; clock                                           ;
; sound     ; clock                        ; 8.086  ; 7.800  ; Fall       ; clock                                           ;
; ma[*]     ; hcnt[8]                      ; 5.878  ;        ; Rise       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                      ; 5.878  ;        ; Rise       ; hcnt[8]                                         ;
; ma[*]     ; hcnt[8]                      ; 9.498  ; 8.981  ; Fall       ; hcnt[8]                                         ;
;  ma[0]    ; hcnt[8]                      ; 8.991  ; 8.825  ; Fall       ; hcnt[8]                                         ;
;  ma[1]    ; hcnt[8]                      ; 8.341  ; 8.120  ; Fall       ; hcnt[8]                                         ;
;  ma[2]    ; hcnt[8]                      ; 8.143  ; 7.908  ; Fall       ; hcnt[8]                                         ;
;  ma[3]    ; hcnt[8]                      ; 8.664  ; 8.413  ; Fall       ; hcnt[8]                                         ;
;  ma[4]    ; hcnt[8]                      ; 8.605  ; 8.339  ; Fall       ; hcnt[8]                                         ;
;  ma[5]    ; hcnt[8]                      ; 9.418  ; 8.981  ; Fall       ; hcnt[8]                                         ;
;  ma[6]    ; hcnt[8]                      ; 9.498  ; 8.974  ; Fall       ; hcnt[8]                                         ;
;  ma[7]    ; hcnt[8]                      ; 8.798  ; 8.362  ; Fall       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                      ;        ; 5.346  ; Fall       ; hcnt[8]                                         ;
; ram_we    ; clk                          ;        ; 5.332  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ram_we    ; clk                          ; 4.775  ;        ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ma[*]     ; spetskeyboard:spetskey|mx_st ; 12.055 ; 11.173 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[16]   ; spetskeyboard:spetskey|mx_st ; 10.127 ; 9.543  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[17]   ; spetskeyboard:spetskey|mx_st ; 12.055 ; 11.173 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[18]   ; spetskeyboard:spetskey|mx_st ; 9.989  ; 9.326  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; md[*]     ; spetskeyboard:spetskey|mx_st ; 14.237 ; 14.075 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[0]    ; spetskeyboard:spetskey|mx_st ; 11.188 ; 10.976 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[1]    ; spetskeyboard:spetskey|mx_st ; 10.050 ; 9.695  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[2]    ; spetskeyboard:spetskey|mx_st ; 12.620 ; 12.414 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[3]    ; spetskeyboard:spetskey|mx_st ; 13.121 ; 12.798 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[4]    ; spetskeyboard:spetskey|mx_st ; 14.237 ; 14.075 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[5]    ; spetskeyboard:spetskey|mx_st ; 12.644 ; 12.225 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[6]    ; spetskeyboard:spetskey|mx_st ; 12.717 ; 12.434 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[7]    ; spetskeyboard:spetskey|mx_st ; 13.113 ; 12.750 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; mosi      ; spetskeyboard:spetskey|mx_st ; 11.378 ; 10.910 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; ram_we    ; spetskeyboard:spetskey|mx_st ; 10.207 ; 10.466 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
+-----------+------------------------------+--------+--------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------+------------------------------+--------+--------+------------+-------------------------------------------------+
; mosi      ; SPI:SD|Divider:inst|inst     ; 8.134  ; 7.719  ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst     ; 8.553  ; 6.662  ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst     ; 7.208  ;        ; Fall       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst2    ; 8.650  ; 8.115  ; Fall       ; SPI:SD|Divider:inst|inst2                       ;
; led_green ; T8080se:VM80|T80:u0|A[10]    ; 11.018 ; 11.389 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; led_red   ; T8080se:VM80|T80:u0|A[10]    ; 10.575 ; 10.865 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]    ; 9.387  ; 7.211  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]    ; 9.387  ;        ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]    ; 11.338 ; 7.346  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]    ; 13.325 ; 8.911  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]    ; 13.735 ; 7.211  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; md[*]     ; T8080se:VM80|T80:u0|A[10]    ; 6.768  ; 6.768  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[0]    ; T8080se:VM80|T80:u0|A[10]    ; 6.904  ; 6.904  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[1]    ; T8080se:VM80|T80:u0|A[10]    ; 6.768  ; 6.768  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[2]    ; T8080se:VM80|T80:u0|A[10]    ; 6.768  ; 6.768  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[3]    ; T8080se:VM80|T80:u0|A[10]    ; 7.148  ; 7.148  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[4]    ; T8080se:VM80|T80:u0|A[10]    ; 7.582  ; 7.582  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[5]    ; T8080se:VM80|T80:u0|A[10]    ; 7.582  ; 7.582  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[6]    ; T8080se:VM80|T80:u0|A[10]    ; 7.579  ; 7.579  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[7]    ; T8080se:VM80|T80:u0|A[10]    ; 7.579  ; 7.579  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]    ; 8.945  ; 8.494  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ram_we    ; T8080se:VM80|T80:u0|A[10]    ; 8.841  ;        ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_clk    ; T8080se:VM80|T80:u0|A[10]    ; 12.455 ; 11.992 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_cs     ; T8080se:VM80|T80:u0|A[10]    ; 10.999 ; 11.333 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]    ; 7.492  ; 8.401  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]    ;        ; 8.401  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]    ; 7.585  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]    ; 9.410  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]    ; 7.492  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; md[*]     ; T8080se:VM80|T80:u0|A[10]    ; 6.727  ; 6.720  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[0]    ; T8080se:VM80|T80:u0|A[10]    ; 6.815  ; 6.808  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[1]    ; T8080se:VM80|T80:u0|A[10]    ; 6.727  ; 6.720  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[2]    ; T8080se:VM80|T80:u0|A[10]    ; 6.727  ; 6.720  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[3]    ; T8080se:VM80|T80:u0|A[10]    ; 7.241  ; 7.234  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[4]    ; T8080se:VM80|T80:u0|A[10]    ; 7.572  ; 7.565  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[5]    ; T8080se:VM80|T80:u0|A[10]    ; 7.572  ; 7.565  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[6]    ; T8080se:VM80|T80:u0|A[10]    ; 7.569  ; 7.562  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[7]    ; T8080se:VM80|T80:u0|A[10]    ; 7.569  ; 7.562  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]    ; 8.609  ; 8.194  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ram_we    ; T8080se:VM80|T80:u0|A[10]    ;        ; 8.771  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; clk_cpu                      ; 7.812  ; 7.409  ; Rise       ; clk_cpu                                         ;
;  ma[0]    ; clk_cpu                      ; 8.749  ; 8.393  ; Rise       ; clk_cpu                                         ;
;  ma[1]    ; clk_cpu                      ; 8.765  ; 8.355  ; Rise       ; clk_cpu                                         ;
;  ma[2]    ; clk_cpu                      ; 8.050  ; 7.637  ; Rise       ; clk_cpu                                         ;
;  ma[3]    ; clk_cpu                      ; 7.812  ; 7.458  ; Rise       ; clk_cpu                                         ;
;  ma[4]    ; clk_cpu                      ; 8.493  ; 8.050  ; Rise       ; clk_cpu                                         ;
;  ma[5]    ; clk_cpu                      ; 9.351  ; 8.745  ; Rise       ; clk_cpu                                         ;
;  ma[6]    ; clk_cpu                      ; 8.656  ; 8.103  ; Rise       ; clk_cpu                                         ;
;  ma[7]    ; clk_cpu                      ; 12.185 ; 11.229 ; Rise       ; clk_cpu                                         ;
;  ma[8]    ; clk_cpu                      ; 7.911  ; 7.463  ; Rise       ; clk_cpu                                         ;
;  ma[9]    ; clk_cpu                      ; 10.524 ; 9.972  ; Rise       ; clk_cpu                                         ;
;  ma[11]   ; clk_cpu                      ; 8.367  ; 7.798  ; Rise       ; clk_cpu                                         ;
;  ma[12]   ; clk_cpu                      ; 8.473  ; 7.961  ; Rise       ; clk_cpu                                         ;
;  ma[13]   ; clk_cpu                      ; 7.887  ; 7.409  ; Rise       ; clk_cpu                                         ;
;  ma[14]   ; clk_cpu                      ; 8.158  ; 7.595  ; Rise       ; clk_cpu                                         ;
;  ma[15]   ; clk_cpu                      ; 8.705  ; 8.099  ; Rise       ; clk_cpu                                         ;
;  ma[16]   ; clk_cpu                      ; 9.769  ; 9.411  ; Rise       ; clk_cpu                                         ;
;  ma[17]   ; clk_cpu                      ; 11.594 ; 10.976 ; Rise       ; clk_cpu                                         ;
;  ma[18]   ; clk_cpu                      ; 9.676  ; 9.276  ; Rise       ; clk_cpu                                         ;
; md[*]     ; clk_cpu                      ; 7.174  ; 7.174  ; Rise       ; clk_cpu                                         ;
;  md[0]    ; clk_cpu                      ; 7.310  ; 7.310  ; Rise       ; clk_cpu                                         ;
;  md[1]    ; clk_cpu                      ; 7.174  ; 7.174  ; Rise       ; clk_cpu                                         ;
;  md[2]    ; clk_cpu                      ; 7.174  ; 7.174  ; Rise       ; clk_cpu                                         ;
;  md[3]    ; clk_cpu                      ; 7.554  ; 7.554  ; Rise       ; clk_cpu                                         ;
;  md[4]    ; clk_cpu                      ; 7.988  ; 7.988  ; Rise       ; clk_cpu                                         ;
;  md[5]    ; clk_cpu                      ; 7.988  ; 7.988  ; Rise       ; clk_cpu                                         ;
;  md[6]    ; clk_cpu                      ; 7.985  ; 7.985  ; Rise       ; clk_cpu                                         ;
;  md[7]    ; clk_cpu                      ; 7.985  ; 7.985  ; Rise       ; clk_cpu                                         ;
; mosi      ; clk_cpu                      ; 10.116 ; 9.701  ; Rise       ; clk_cpu                                         ;
; ram_oe    ; clk_cpu                      ; 8.682  ; 9.362  ; Rise       ; clk_cpu                                         ;
; ram_we    ; clk_cpu                      ; 9.033  ; 9.671  ; Rise       ; clk_cpu                                         ;
; h_sync    ; clock                        ; 7.999  ; 7.823  ; Rise       ; clock                                           ;
; ma[*]     ; clock                        ; 5.390  ; 7.757  ; Rise       ; clock                                           ;
;  ma[0]    ; clock                        ; 8.945  ; 8.775  ; Rise       ; clock                                           ;
;  ma[1]    ; clock                        ; 8.331  ; 8.108  ; Rise       ; clock                                           ;
;  ma[2]    ; clock                        ; 8.589  ; 8.331  ; Rise       ; clock                                           ;
;  ma[3]    ; clock                        ; 8.310  ; 8.089  ; Rise       ; clock                                           ;
;  ma[4]    ; clock                        ; 8.626  ; 8.339  ; Rise       ; clock                                           ;
;  ma[5]    ; clock                        ; 9.238  ; 8.836  ; Rise       ; clock                                           ;
;  ma[6]    ; clock                        ; 9.547  ; 9.052  ; Rise       ; clock                                           ;
;  ma[7]    ; clock                        ; 9.165  ; 8.731  ; Rise       ; clock                                           ;
;  ma[8]    ; clock                        ; 8.037  ; 7.757  ; Rise       ; clock                                           ;
;  ma[9]    ; clock                        ; 9.968  ; 9.624  ; Rise       ; clock                                           ;
;  ma[10]   ; clock                        ; 9.153  ; 8.912  ; Rise       ; clock                                           ;
;  ma[11]   ; clock                        ; 8.564  ; 8.146  ; Rise       ; clock                                           ;
;  ma[12]   ; clock                        ; 8.958  ; 8.588  ; Rise       ; clock                                           ;
;  ma[13]   ; clock                        ; 8.748  ; 8.458  ; Rise       ; clock                                           ;
;  ma[14]   ; clock                        ; 8.657  ; 8.257  ; Rise       ; clock                                           ;
;  ma[15]   ; clock                        ; 8.961  ; 8.564  ; Rise       ; clock                                           ;
;  ma[16]   ; clock                        ; 5.390  ; 10.928 ; Rise       ; clock                                           ;
;  ma[17]   ; clock                        ; 12.986 ; 12.565 ; Rise       ; clock                                           ;
;  ma[18]   ; clock                        ; 11.068 ; 10.865 ; Rise       ; clock                                           ;
; md[*]     ; clock                        ; 3.999  ; 3.999  ; Rise       ; clock                                           ;
;  md[0]    ; clock                        ; 4.135  ; 4.135  ; Rise       ; clock                                           ;
;  md[1]    ; clock                        ; 3.999  ; 3.999  ; Rise       ; clock                                           ;
;  md[2]    ; clock                        ; 3.999  ; 3.999  ; Rise       ; clock                                           ;
;  md[3]    ; clock                        ; 4.379  ; 4.379  ; Rise       ; clock                                           ;
;  md[4]    ; clock                        ; 4.813  ; 4.813  ; Rise       ; clock                                           ;
;  md[5]    ; clock                        ; 4.813  ; 4.813  ; Rise       ; clock                                           ;
;  md[6]    ; clock                        ; 4.810  ; 4.810  ; Rise       ; clock                                           ;
;  md[7]    ; clock                        ; 4.810  ; 4.810  ; Rise       ; clock                                           ;
; mosi      ; clock                        ; 10.702 ; 9.882  ; Rise       ; clock                                           ;
; ram_oe    ; clock                        ; 8.701  ; 9.106  ; Rise       ; clock                                           ;
; ram_we    ; clock                        ; 9.902  ; 10.198 ; Rise       ; clock                                           ;
; v_sync    ; clock                        ; 9.098  ; 9.080  ; Rise       ; clock                                           ;
; bb        ; clock                        ; 7.091  ; 6.860  ; Fall       ; clock                                           ;
; blue      ; clock                        ; 6.790  ; 6.620  ; Fall       ; clock                                           ;
; gb        ; clock                        ; 7.160  ; 6.924  ; Fall       ; clock                                           ;
; green     ; clock                        ; 7.137  ; 6.895  ; Fall       ; clock                                           ;
; ma[*]     ; clock                        ;        ; 4.948  ; Fall       ; clock                                           ;
;  ma[16]   ; clock                        ;        ; 4.948  ; Fall       ; clock                                           ;
; md[*]     ; clock                        ; 4.386  ; 4.379  ; Fall       ; clock                                           ;
;  md[0]    ; clock                        ; 4.474  ; 4.467  ; Fall       ; clock                                           ;
;  md[1]    ; clock                        ; 4.386  ; 4.379  ; Fall       ; clock                                           ;
;  md[2]    ; clock                        ; 4.386  ; 4.379  ; Fall       ; clock                                           ;
;  md[3]    ; clock                        ; 4.900  ; 4.893  ; Fall       ; clock                                           ;
;  md[4]    ; clock                        ; 5.231  ; 5.224  ; Fall       ; clock                                           ;
;  md[5]    ; clock                        ; 5.231  ; 5.224  ; Fall       ; clock                                           ;
;  md[6]    ; clock                        ; 5.228  ; 5.221  ; Fall       ; clock                                           ;
;  md[7]    ; clock                        ; 5.228  ; 5.221  ; Fall       ; clock                                           ;
; rb        ; clock                        ; 7.482  ; 7.261  ; Fall       ; clock                                           ;
; red       ; clock                        ; 7.540  ; 7.315  ; Fall       ; clock                                           ;
; sound     ; clock                        ; 7.849  ; 7.573  ; Fall       ; clock                                           ;
; ma[*]     ; hcnt[8]                      ; 5.675  ;        ; Rise       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                      ; 5.675  ;        ; Rise       ; hcnt[8]                                         ;
; ma[*]     ; hcnt[8]                      ; 7.904  ; 5.160  ; Fall       ; hcnt[8]                                         ;
;  ma[0]    ; hcnt[8]                      ; 8.719  ; 8.556  ; Fall       ; hcnt[8]                                         ;
;  ma[1]    ; hcnt[8]                      ; 8.095  ; 7.880  ; Fall       ; hcnt[8]                                         ;
;  ma[2]    ; hcnt[8]                      ; 7.904  ; 7.676  ; Fall       ; hcnt[8]                                         ;
;  ma[3]    ; hcnt[8]                      ; 8.405  ; 8.163  ; Fall       ; hcnt[8]                                         ;
;  ma[4]    ; hcnt[8]                      ; 8.348  ; 8.091  ; Fall       ; hcnt[8]                                         ;
;  ma[5]    ; hcnt[8]                      ; 9.104  ; 8.680  ; Fall       ; hcnt[8]                                         ;
;  ma[6]    ; hcnt[8]                      ; 9.205  ; 8.701  ; Fall       ; hcnt[8]                                         ;
;  ma[7]    ; hcnt[8]                      ; 8.534  ; 8.113  ; Fall       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                      ;        ; 5.160  ; Fall       ; hcnt[8]                                         ;
; ram_we    ; clk                          ;        ; 4.884  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ram_we    ; clk                          ; 4.349  ;        ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ma[*]     ; spetskeyboard:spetskey|mx_st ; 9.549  ; 8.869  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[16]   ; spetskeyboard:spetskey|mx_st ; 9.642  ; 9.004  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[17]   ; spetskeyboard:spetskey|mx_st ; 11.467 ; 10.569 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[18]   ; spetskeyboard:spetskey|mx_st ; 9.549  ; 8.869  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; md[*]     ; spetskeyboard:spetskey|mx_st ; 8.273  ; 8.273  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[0]    ; spetskeyboard:spetskey|mx_st ; 8.409  ; 8.409  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[1]    ; spetskeyboard:spetskey|mx_st ; 8.273  ; 8.273  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[2]    ; spetskeyboard:spetskey|mx_st ; 8.273  ; 8.273  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[3]    ; spetskeyboard:spetskey|mx_st ; 8.653  ; 8.653  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[4]    ; spetskeyboard:spetskey|mx_st ; 9.087  ; 9.087  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[5]    ; spetskeyboard:spetskey|mx_st ; 9.087  ; 9.087  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[6]    ; spetskeyboard:spetskey|mx_st ; 9.084  ; 9.084  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[7]    ; spetskeyboard:spetskey|mx_st ; 9.084  ; 9.084  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; mosi      ; spetskeyboard:spetskey|mx_st ; 10.349 ; 9.934  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; ram_we    ; spetskeyboard:spetskey|mx_st ; 9.884  ; 10.134 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
+-----------+------------------------------+--------+--------+------------+-------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clk_cpu                                         ; -6.615 ; -1110.686     ;
; clock                                           ; -3.956 ; -268.133      ;
; SPI:SD|Divider:inst|inst                        ; -1.669 ; -11.770       ;
; T8080se:VM80|T80:u0|A[10]                       ; -0.685 ; -0.953        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; -0.408 ; -0.788        ;
; hcnt[8]                                         ; -0.204 ; -2.040        ;
; SPI:SD|SPIReg:inst1|inst44                      ; 0.279  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst42                      ; 0.416  ; 0.000         ;
; SPI:SD|Divider:inst|inst1                       ; 0.434  ; 0.000         ;
; spetskeyboard:spetskey|mx_st                    ; 0.599  ; 0.000         ;
; SPI:SD|Divider:inst|inst2                       ; 0.613  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst45                      ; 0.617  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clock                                           ; -0.969 ; -2.727        ;
; clk_cpu                                         ; -0.849 ; -21.057       ;
; SPI:SD|Divider:inst|inst                        ; -0.631 ; -4.375        ;
; T8080se:VM80|T80:u0|A[10]                       ; -0.551 ; -5.039        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; -0.150 ; -0.246        ;
; SPI:SD|Divider:inst|inst1                       ; -0.049 ; -0.049        ;
; SPI:SD|SPIReg:inst1|inst42                      ; -0.040 ; -0.040        ;
; SPI:SD|SPIReg:inst1|inst44                      ; -0.004 ; -0.004        ;
; spetskeyboard:spetskey|mx_st                    ; 0.181  ; 0.000         ;
; SPI:SD|Divider:inst|inst2                       ; 0.195  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst45                      ; 0.199  ; 0.000         ;
; hcnt[8]                                         ; 0.283  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary               ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; SPI:SD|Divider:inst|inst   ; -2.103 ; -15.538       ;
; clk_cpu                    ; -1.155 ; -78.338       ;
; SPI:SD|SPIReg:inst1|inst42 ; -0.956 ; -0.956        ;
; SPI:SD|SPIReg:inst1|inst45 ; -0.947 ; -0.947        ;
; SPI:SD|SPIReg:inst1|inst44 ; -0.903 ; -0.903        ;
; clock                      ; -0.469 ; -16.342       ;
; T8080se:VM80|T80:u0|A[10]  ; -0.351 ; -0.351        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; T8080se:VM80|T80:u0|A[10]  ; -1.572 ; -10.249       ;
; clock                      ; -0.312 ; -10.732       ;
; SPI:SD|Divider:inst|inst   ; -0.104 ; -0.104        ;
; clk_cpu                    ; -0.005 ; -0.048        ;
; SPI:SD|SPIReg:inst1|inst44 ; 1.586  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst42 ; 1.629  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst45 ; 1.633  ; 0.000         ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clk_cpu                                         ; -1.000 ; -255.000      ;
; clock                                           ; -1.000 ; -229.000      ;
; SPI:SD|Divider:inst|inst                        ; -1.000 ; -11.000       ;
; T8080se:VM80|T80:u0|A[10]                       ; -1.000 ; -10.488       ;
; hcnt[8]                                         ; -1.000 ; -10.000       ;
; SPI:SD|Divider:inst|inst1                       ; -1.000 ; -1.000        ;
; SPI:SD|Divider:inst|inst2                       ; -1.000 ; -1.000        ;
; SPI:SD|SPIReg:inst1|inst42                      ; -1.000 ; -1.000        ;
; SPI:SD|SPIReg:inst1|inst44                      ; -1.000 ; -1.000        ;
; SPI:SD|SPIReg:inst1|inst45                      ; -1.000 ; -1.000        ;
; spetskeyboard:spetskey|mx_st                    ; -1.000 ; -1.000        ;
; clk                                             ; 9.597  ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 14.461 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_cpu'                                                                                                                                   ;
+--------+-------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.615 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.051     ; 7.551      ;
; -6.589 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.051     ; 7.525      ;
; -6.570 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.046     ; 7.511      ;
; -6.558 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.051     ; 7.494      ;
; -6.544 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.046     ; 7.485      ;
; -6.541 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.051     ; 7.477      ;
; -6.532 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.051     ; 7.468      ;
; -6.530 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.046     ; 7.471      ;
; -6.526 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.054     ; 7.459      ;
; -6.521 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.046     ; 7.462      ;
; -6.515 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.051     ; 7.451      ;
; -6.504 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.046     ; 7.445      ;
; -6.497 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.055     ; 7.429      ;
; -6.495 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.046     ; 7.436      ;
; -6.494 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.055     ; 7.426      ;
; -6.486 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.051     ; 7.422      ;
; -6.481 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.049     ; 7.419      ;
; -6.471 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.046     ; 7.412      ;
; -6.469 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.057     ; 7.399      ;
; -6.469 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.054     ; 7.402      ;
; -6.468 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.046     ; 7.409      ;
; -6.460 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.051     ; 7.396      ;
; -6.452 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.050     ; 7.389      ;
; -6.452 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.054     ; 7.385      ;
; -6.449 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.050     ; 7.386      ;
; -6.445 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.046     ; 7.386      ;
; -6.444 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.045     ; 7.386      ;
; -6.442 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.046     ; 7.383      ;
; -6.441 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.049     ; 7.379      ;
; -6.440 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.055     ; 7.372      ;
; -6.437 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.055     ; 7.369      ;
; -6.432 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.049     ; 7.370      ;
; -6.429 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][4]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.047     ; 7.369      ;
; -6.424 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.052     ; 7.359      ;
; -6.423 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.055     ; 7.355      ;
; -6.420 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.055     ; 7.352      ;
; -6.418 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.045     ; 7.360      ;
; -6.412 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.057     ; 7.342      ;
; -6.412 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.050     ; 7.349      ;
; -6.409 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.050     ; 7.346      ;
; -6.403 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.050     ; 7.340      ;
; -6.400 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.050     ; 7.337      ;
; -6.397 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.054     ; 7.330      ;
; -6.395 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.057     ; 7.325      ;
; -6.384 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][4]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.042     ; 7.329      ;
; -6.384 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.052     ; 7.319      ;
; -6.383 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.047     ; 7.323      ;
; -6.382 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.049     ; 7.320      ;
; -6.379 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.049     ; 7.317      ;
; -6.375 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.052     ; 7.310      ;
; -6.373 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][5]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.043     ; 7.317      ;
; -6.373 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.043     ; 7.317      ;
; -6.372 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][4]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.047     ; 7.312      ;
; -6.368 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.057     ; 7.298      ;
; -6.368 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.055     ; 7.300      ;
; -6.365 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.055     ; 7.297      ;
; -6.357 ; T8080se:VM80|T80:u0|IR[0]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.046     ; 7.298      ;
; -6.355 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH_0__0__0_bypass[8] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.048     ; 7.294      ;
; -6.355 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][4]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.047     ; 7.295      ;
; -6.353 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.050     ; 7.290      ;
; -6.350 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.050     ; 7.287      ;
; -6.350 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.050     ; 7.287      ;
; -6.347 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.057     ; 7.277      ;
; -6.347 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.050     ; 7.284      ;
; -6.344 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][4]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.042     ; 7.289      ;
; -6.342 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.055     ; 7.274      ;
; -6.340 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.057     ; 7.270      ;
; -6.339 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][3]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.055     ; 7.271      ;
; -6.338 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.042     ; 7.283      ;
; -6.335 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][4]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.042     ; 7.280      ;
; -6.331 ; T8080se:VM80|T80:u0|IR[0]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.046     ; 7.272      ;
; -6.328 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][5]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.038     ; 7.277      ;
; -6.328 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.038     ; 7.277      ;
; -6.326 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.047     ; 7.266      ;
; -6.326 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.049     ; 7.264      ;
; -6.325 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][2]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.051     ; 7.261      ;
; -6.325 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.052     ; 7.260      ;
; -6.323 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.052     ; 7.258      ;
; -6.323 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.049     ; 7.261      ;
; -6.322 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.052     ; 7.257      ;
; -6.318 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.046     ; 7.259      ;
; -6.316 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][5]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.043     ; 7.260      ;
; -6.316 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.043     ; 7.260      ;
; -6.311 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.057     ; 7.241      ;
; -6.309 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.047     ; 7.249      ;
; -6.302 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.052     ; 7.237      ;
; -6.300 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][4]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.047     ; 7.240      ;
; -6.299 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][5]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.043     ; 7.243      ;
; -6.299 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.043     ; 7.243      ;
; -6.298 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.051     ; 7.234      ;
; -6.298 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.042     ; 7.243      ;
; -6.297 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.050     ; 7.234      ;
; -6.294 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][3]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.050     ; 7.231      ;
; -6.294 ; T8080se:VM80|T80:u0|F[2]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.057     ; 7.224      ;
; -6.292 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.046     ; 7.233      ;
; -6.290 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.057     ; 7.220      ;
; -6.289 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][2]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.057     ; 7.219      ;
; -6.289 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.042     ; 7.234      ;
; -6.288 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][5]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.038     ; 7.237      ;
; -6.288 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5]             ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.038     ; 7.237      ;
+--------+-------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------------------------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+----------+--------------+-------------+--------------+------------+------------+
; -3.956 ; T8080se:VM80|T80:u0|A[7]                                                                            ; dataI[0] ; clk_cpu      ; clock       ; 0.500        ; 0.523      ; 4.966      ;
; -3.955 ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|out_address_reg_a[1] ; dataI[2] ; clock        ; clock       ; 1.000        ; -0.028     ; 4.914      ;
; -3.821 ; portb1[7]                                                                                           ; dataI[5] ; clock        ; clock       ; 0.500        ; 0.111      ; 4.419      ;
; -3.794 ; porta1[1]                                                                                           ; dataI[5] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.397      ;
; -3.779 ; portb1[4]                                                                                           ; dataI[5] ; clock        ; clock       ; 0.500        ; 0.112      ; 4.378      ;
; -3.746 ; porta1[5]                                                                                           ; dataI[5] ; clock        ; clock       ; 0.500        ; 0.111      ; 4.344      ;
; -3.742 ; T8080se:VM80|T80:u0|A[13]                                                                           ; dataI[0] ; clk_cpu      ; clock       ; 0.500        ; 0.643      ; 4.872      ;
; -3.730 ; T8080se:VM80|T80:u0|A[6]                                                                            ; dataI[0] ; clk_cpu      ; clock       ; 0.500        ; 0.523      ; 4.740      ;
; -3.727 ; portb1[3]                                                                                           ; dataI[5] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.330      ;
; -3.723 ; portb1[2]                                                                                           ; dataI[5] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.326      ;
; -3.721 ; porta1[7]                                                                                           ; dataI[5] ; clock        ; clock       ; 0.500        ; 0.115      ; 4.323      ;
; -3.702 ; metod                                                                                               ; dataI[5] ; clock        ; clock       ; 1.000        ; -0.022     ; 4.667      ;
; -3.693 ; porta1[3]                                                                                           ; dataI[2] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.296      ;
; -3.691 ; porta1[2]                                                                                           ; dataI[5] ; clock        ; clock       ; 0.500        ; 0.112      ; 4.290      ;
; -3.686 ; T8080se:VM80|T80:u0|A[8]                                                                            ; dataI[0] ; clk_cpu      ; clock       ; 0.500        ; 0.643      ; 4.816      ;
; -3.682 ; portc1[3]                                                                                           ; dataI[2] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.285      ;
; -3.680 ; portb1[6]                                                                                           ; dataI[5] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.283      ;
; -3.680 ; portb1[6]                                                                                           ; dataI[2] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.283      ;
; -3.668 ; portc1[2]                                                                                           ; dataI[2] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.271      ;
; -3.665 ; T8080se:VM80|T80:u0|A[7]                                                                            ; dataI[6] ; clk_cpu      ; clock       ; 0.500        ; 0.523      ; 4.675      ;
; -3.664 ; porta1[1]                                                                                           ; dataI[2] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.267      ;
; -3.652 ; T8080se:VM80|T80:u0|A[7]                                                                            ; dataI[5] ; clk_cpu      ; clock       ; 0.500        ; 0.523      ; 4.662      ;
; -3.638 ; porta1[6]                                                                                           ; dataI[2] ; clock        ; clock       ; 0.500        ; 0.115      ; 4.240      ;
; -3.638 ; T8080se:VM80|T80:u0|A[14]                                                                           ; dataI[0] ; clk_cpu      ; clock       ; 0.500        ; 0.643      ; 4.768      ;
; -3.627 ; portc1[1]                                                                                           ; dataI[7] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.230      ;
; -3.625 ; portb1[7]                                                                                           ; dataI[2] ; clock        ; clock       ; 0.500        ; 0.111      ; 4.223      ;
; -3.625 ; portb1[5]                                                                                           ; dataI[2] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.228      ;
; -3.623 ; portb1[2]                                                                                           ; dataI[2] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.226      ;
; -3.618 ; T8080se:VM80|T80:u0|A[7]                                                                            ; dataI[7] ; clk_cpu      ; clock       ; 0.500        ; 0.523      ; 4.628      ;
; -3.616 ; portb1[2]                                                                                           ; dataI[3] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.219      ;
; -3.606 ; porta1[4]                                                                                           ; dataI[5] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.209      ;
; -3.606 ; porta1[4]                                                                                           ; dataI[2] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.209      ;
; -3.601 ; porta1[7]                                                                                           ; dataI[2] ; clock        ; clock       ; 0.500        ; 0.115      ; 4.203      ;
; -3.600 ; portb1[7]                                                                                           ; dataI[3] ; clock        ; clock       ; 0.500        ; 0.111      ; 4.198      ;
; -3.597 ; portb1[3]                                                                                           ; dataI[2] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.200      ;
; -3.595 ; portb1[4]                                                                                           ; dataI[2] ; clock        ; clock       ; 0.500        ; 0.112      ; 4.194      ;
; -3.579 ; portc1[3]                                                                                           ; dataI[5] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.182      ;
; -3.576 ; porta1[0]                                                                                           ; dataI[5] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.179      ;
; -3.573 ; porta1[1]                                                                                           ; dataI[3] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.176      ;
; -3.562 ; portc1[1]                                                                                           ; dataI[5] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.165      ;
; -3.559 ; T8080se:VM80|T80:u0|A[9]                                                                            ; dataI[0] ; clk_cpu      ; clock       ; 0.500        ; 0.643      ; 4.689      ;
; -3.558 ; portb1[4]                                                                                           ; dataI[3] ; clock        ; clock       ; 0.500        ; 0.112      ; 4.157      ;
; -3.555 ; portb1[2]                                                                                           ; dataI[1] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.158      ;
; -3.552 ; portc1[2]                                                                                           ; dataI[5] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.155      ;
; -3.550 ; porta1[5]                                                                                           ; dataI[2] ; clock        ; clock       ; 0.500        ; 0.111      ; 4.148      ;
; -3.549 ; porta1[6]                                                                                           ; dataI[5] ; clock        ; clock       ; 0.500        ; 0.115      ; 4.151      ;
; -3.531 ; portb1[7]                                                                                           ; dataI[7] ; clock        ; clock       ; 0.500        ; 0.111      ; 4.129      ;
; -3.526 ; portc1[0]                                                                                           ; dataI[5] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.129      ;
; -3.525 ; porta1[5]                                                                                           ; dataI[3] ; clock        ; clock       ; 0.500        ; 0.111      ; 4.123      ;
; -3.518 ; metod                                                                                               ; dataI[2] ; clock        ; clock       ; 1.000        ; -0.022     ; 4.483      ;
; -3.507 ; porta1[2]                                                                                           ; dataI[2] ; clock        ; clock       ; 0.500        ; 0.112      ; 4.106      ;
; -3.506 ; portb1[3]                                                                                           ; dataI[3] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.109      ;
; -3.500 ; porta1[7]                                                                                           ; dataI[3] ; clock        ; clock       ; 0.500        ; 0.115      ; 4.102      ;
; -3.491 ; portb1[6]                                                                                           ; dataI[0] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.094      ;
; -3.486 ; T8080se:VM80|T80:u0|A[7]                                                                            ; dataI[3] ; clk_cpu      ; clock       ; 0.500        ; 0.523      ; 4.496      ;
; -3.485 ; porta1[3]                                                                                           ; dataI[6] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.088      ;
; -3.481 ; metod                                                                                               ; dataI[3] ; clock        ; clock       ; 1.000        ; -0.022     ; 4.446      ;
; -3.476 ; porta1[0]                                                                                           ; dataI[2] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.079      ;
; -3.470 ; porta1[2]                                                                                           ; dataI[3] ; clock        ; clock       ; 0.500        ; 0.112      ; 4.069      ;
; -3.469 ; porta1[3]                                                                                           ; dataI[3] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.072      ;
; -3.469 ; porta1[0]                                                                                           ; dataI[3] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.072      ;
; -3.466 ; portc1[0]                                                                                           ; dataI[7] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.069      ;
; -3.459 ; portb1[6]                                                                                           ; dataI[3] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.062      ;
; -3.456 ; porta1[5]                                                                                           ; dataI[7] ; clock        ; clock       ; 0.500        ; 0.111      ; 4.054      ;
; -3.455 ; portb1[6]                                                                                           ; dataI[7] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.058      ;
; -3.442 ; portc1[1]                                                                                           ; dataI[2] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.045      ;
; -3.439 ; T8080se:VM80|T80:u0|A[6]                                                                            ; dataI[6] ; clk_cpu      ; clock       ; 0.500        ; 0.523      ; 4.449      ;
; -3.426 ; T8080se:VM80|T80:u0|A[6]                                                                            ; dataI[5] ; clk_cpu      ; clock       ; 0.500        ; 0.523      ; 4.436      ;
; -3.417 ; portb1[5]                                                                                           ; dataI[6] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.020      ;
; -3.417 ; porta1[4]                                                                                           ; dataI[0] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.020      ;
; -3.415 ; T8080se:VM80|T80:u0|A[5]                                                                            ; dataI[0] ; clk_cpu      ; clock       ; 0.500        ; 0.523      ; 4.425      ;
; -3.408 ; porta1[3]                                                                                           ; dataI[1] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.011      ;
; -3.408 ; porta1[0]                                                                                           ; dataI[1] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.011      ;
; -3.404 ; portc1[0]                                                                                           ; dataI[2] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.007      ;
; -3.403 ; portb1[2]                                                                                           ; dataI[7] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.006      ;
; -3.401 ; portb1[5]                                                                                           ; dataI[3] ; clock        ; clock       ; 0.500        ; 0.116      ; 4.004      ;
; -3.395 ; T8080se:VM80|T80:u0|A[8]                                                                            ; dataI[6] ; clk_cpu      ; clock       ; 0.500        ; 0.643      ; 4.525      ;
; -3.392 ; T8080se:VM80|T80:u0|A[6]                                                                            ; dataI[7] ; clk_cpu      ; clock       ; 0.500        ; 0.523      ; 4.402      ;
; -3.390 ; portb1[4]                                                                                           ; dataI[1] ; clock        ; clock       ; 0.500        ; 0.112      ; 3.989      ;
; -3.385 ; porta1[4]                                                                                           ; dataI[3] ; clock        ; clock       ; 0.500        ; 0.116      ; 3.988      ;
; -3.382 ; T8080se:VM80|T80:u0|A[8]                                                                            ; dataI[5] ; clk_cpu      ; clock       ; 0.500        ; 0.643      ; 4.512      ;
; -3.381 ; porta1[4]                                                                                           ; dataI[7] ; clock        ; clock       ; 0.500        ; 0.116      ; 3.984      ;
; -3.360 ; portb1[2]                                                                                           ; dataI[6] ; clock        ; clock       ; 0.500        ; 0.116      ; 3.963      ;
; -3.358 ; portc1[3]                                                                                           ; dataI[3] ; clock        ; clock       ; 0.500        ; 0.116      ; 3.961      ;
; -3.355 ; metod                                                                                               ; dataI[7] ; clock        ; clock       ; 1.000        ; -0.022     ; 4.320      ;
; -3.348 ; T8080se:VM80|T80:u0|A[8]                                                                            ; dataI[7] ; clk_cpu      ; clock       ; 0.500        ; 0.643      ; 4.478      ;
; -3.343 ; T8080se:VM80|T80:u0|A[7]                                                                            ; dataI[2] ; clk_cpu      ; clock       ; 0.500        ; 0.523      ; 4.353      ;
; -3.341 ; portc1[1]                                                                                           ; dataI[3] ; clock        ; clock       ; 0.500        ; 0.116      ; 3.944      ;
; -3.340 ; portb1[5]                                                                                           ; dataI[1] ; clock        ; clock       ; 0.500        ; 0.116      ; 3.943      ;
; -3.338 ; T8080se:VM80|T80:u0|A[4]                                                                            ; dataI[0] ; clk_cpu      ; clock       ; 0.500        ; 0.523      ; 4.348      ;
; -3.335 ; portb1[7]                                                                                           ; dataI[6] ; clock        ; clock       ; 0.500        ; 0.111      ; 3.933      ;
; -3.331 ; portc1[2]                                                                                           ; dataI[3] ; clock        ; clock       ; 0.500        ; 0.116      ; 3.934      ;
; -3.328 ; porta1[6]                                                                                           ; dataI[3] ; clock        ; clock       ; 0.500        ; 0.115      ; 3.930      ;
; -3.328 ; porta1[1]                                                                                           ; dataI[6] ; clock        ; clock       ; 0.500        ; 0.116      ; 3.931      ;
; -3.313 ; metod                                                                                               ; dataI[1] ; clock        ; clock       ; 1.000        ; -0.022     ; 4.278      ;
; -3.312 ; metod                                                                                               ; dataI[0] ; clock        ; clock       ; 1.000        ; -0.022     ; 4.277      ;
; -3.307 ; T8080se:VM80|T80:u0|A[5]                                                                            ; dataI[6] ; clk_cpu      ; clock       ; 0.500        ; 0.523      ; 4.317      ;
; -3.305 ; portc1[0]                                                                                           ; dataI[3] ; clock        ; clock       ; 0.500        ; 0.116      ; 3.908      ;
; -3.302 ; porta1[2]                                                                                           ; dataI[1] ; clock        ; clock       ; 0.500        ; 0.112      ; 3.901      ;
; -3.296 ; T8080se:VM80|T80:u0|A[13]                                                                           ; dataI[7] ; clk_cpu      ; clock       ; 0.500        ; 0.643      ; 4.426      ;
+--------+-----------------------------------------------------------------------------------------------------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst'                                                                                                                           ;
+--------+----------------------------------+--------------------------------------+---------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock              ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+---------------------------+--------------------------+--------------+------------+------------+
; -1.669 ; SPI:SD|SPIReg:inst1|inst40       ; SPI:SD|SPIReg:inst1|inst41           ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.424     ; 0.732      ;
; -1.440 ; SPI:SD|SPIReg:inst1|inst14~latch ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.070     ; 0.857      ;
; -1.342 ; SPI:SD|SPIReg:inst1|inst5~latch  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.988     ; 0.841      ;
; -1.320 ; SPI:SD|SPIReg:inst1|inst23~latch ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.999     ; 0.808      ;
; -1.263 ; SPI:SD|SPIReg:inst1|inst6~latch  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.990     ; 0.760      ;
; -1.247 ; SPI:SD|SPIReg:inst1|inst26~latch ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.002     ; 0.732      ;
; -1.241 ; SPI:SD|SPIReg:inst1|inst20~latch ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.988     ; 0.740      ;
; -1.204 ; SPI:SD|SPIReg:inst1|inst14~latch ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.073     ; 0.618      ;
; -1.185 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 3.217      ;
; -1.171 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 3.203      ;
; -1.157 ; SPI:SD|SPIReg:inst1|inst17~latch ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.000     ; 0.644      ;
; -1.154 ; SPI:SD|SPIReg:inst1|inst7~latch  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.075     ; 0.566      ;
; -1.141 ; SPI:SD|SPIReg:inst1|inst23~latch ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.999     ; 0.629      ;
; -1.134 ; SPI:SD|SPIReg:inst1|inst5~latch  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.988     ; 0.633      ;
; -1.134 ; SPI:SD|SPIReg:inst1|inst20~latch ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.986     ; 0.635      ;
; -1.128 ; SPI:SD|SPIReg:inst1|inst7~latch  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.075     ; 0.540      ;
; -1.115 ; SPI:SD|SPIReg:inst1|inst6~latch  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.987     ; 0.615      ;
; -1.104 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.047      ; 3.138      ;
; -1.102 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.135      ;
; -1.087 ; SPI:SD|SPIReg:inst1|inst17~latch ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10] ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.001     ; 0.573      ;
; -1.085 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 3.115      ;
; -1.023 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 3.053      ;
; -0.996 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.029      ;
; -0.971 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 3.123      ;
; -0.959 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 2.991      ;
; -0.957 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 3.109      ;
; -0.945 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 2.977      ;
; -0.915 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 3.067      ;
; -0.901 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 3.053      ;
; -0.890 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.167      ; 3.044      ;
; -0.888 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.041      ;
; -0.878 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.047      ; 2.912      ;
; -0.876 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 2.909      ;
; -0.871 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 3.021      ;
; -0.867 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 3.019      ;
; -0.859 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 2.889      ;
; -0.853 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 3.005      ;
; -0.834 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.167      ; 2.988      ;
; -0.832 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 2.985      ;
; -0.815 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 2.965      ;
; -0.809 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 2.959      ;
; -0.797 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 2.827      ;
; -0.788 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 2.940      ;
; -0.786 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.167      ; 2.940      ;
; -0.784 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 2.937      ;
; -0.782 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 2.935      ;
; -0.774 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 2.926      ;
; -0.770 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 2.803      ;
; -0.767 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 2.917      ;
; -0.753 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 2.903      ;
; -0.726 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 2.879      ;
; -0.707 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.167      ; 2.861      ;
; -0.705 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 2.858      ;
; -0.705 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 2.855      ;
; -0.688 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 2.838      ;
; -0.678 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 2.831      ;
; -0.644 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 2.676      ;
; -0.630 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 2.662      ;
; -0.626 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 2.776      ;
; -0.599 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 2.752      ;
; -0.567 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 2.599      ;
; -0.563 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.047      ; 2.597      ;
; -0.561 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 2.594      ;
; -0.553 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 2.585      ;
; -0.544 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 2.574      ;
; -0.510 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 2.662      ;
; -0.496 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 2.528      ;
; -0.496 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 2.648      ;
; -0.495 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 2.647      ;
; -0.486 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.047      ; 2.520      ;
; -0.484 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 2.517      ;
; -0.482 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 2.512      ;
; -0.482 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 2.514      ;
; -0.481 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 2.633      ;
; -0.467 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 2.497      ;
; -0.455 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 2.488      ;
; -0.438 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 2.470      ;
; -0.434 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 2.586      ;
; -0.429 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.167      ; 2.583      ;
; -0.427 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 2.580      ;
; -0.424 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 2.456      ;
; -0.420 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 2.572      ;
; -0.415 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.047      ; 2.449      ;
; -0.414 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.167      ; 2.568      ;
; -0.413 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 2.446      ;
; -0.412 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 2.565      ;
; -0.410 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 2.560      ;
; -0.405 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 2.435      ;
; -0.396 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 2.426      ;
; -0.395 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 2.545      ;
; -0.378 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 2.411      ;
; -0.357 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.047      ; 2.391      ;
; -0.355 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 2.388      ;
; -0.353 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.167      ; 2.507      ;
; -0.351 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 2.504      ;
; -0.348 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 2.498      ;
; -0.338 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 2.368      ;
; -0.334 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 2.484      ;
; -0.334 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 2.364      ;
; -0.333 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                   ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 2.483      ;
+--------+----------------------------------+--------------------------------------+---------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                          ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; -0.685 ; T8080se:VM80|T80:u0|A[0]         ; AddrSelector:AS|inst9            ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.439      ; 3.111      ;
; -0.268 ; T8080se:VM80|T80:u0|TState[2]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.149      ; 2.404      ;
; -0.114 ; T8080se:VM80|T80:u0|DO[0]        ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.149      ; 2.250      ;
; -0.098 ; T8080se:VM80|T80:u0|TState[1]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.149      ; 2.234      ;
; 0.029  ; T8080se:VM80|T80:u0|TState[0]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.157      ; 2.115      ;
; 0.056  ; T8080se:VM80|T80:u0|IR[3]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.148      ; 2.079      ;
; 0.072  ; T8080se:VM80|T80:u0|IR[4]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.148      ; 2.063      ;
; 0.081  ; T8080se:VM80|T80:u0|IR[5]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.148      ; 2.054      ;
; 0.099  ; T8080se:VM80|T80:u0|IR[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.148      ; 2.036      ;
; 0.109  ; T8080se:VM80|T80:u0|MCycle[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.147      ; 2.025      ;
; 0.114  ; T8080se:VM80|T80:u0|TState[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.157      ; 2.030      ;
; 0.147  ; T8080se:VM80|T80:u0|IR[2]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.147      ; 1.987      ;
; 0.151  ; T8080se:VM80|T80:u0|TState[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.149      ; 1.985      ;
; 0.170  ; T8080se:VM80|T80:u0|MCycle[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.147      ; 1.964      ;
; 0.186  ; T8080se:VM80|T80:u0|IR[7]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.149      ; 1.950      ;
; 0.209  ; T8080se:VM80|T80:u0|IR[0]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.148      ; 1.926      ;
; 0.218  ; sd_i[0]                          ; SPI:SD|SPIReg:inst1|inst5~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 1.177      ; 1.113      ;
; 0.229  ; T8080se:VM80|T80:u0|MCycle[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.147      ; 1.905      ;
; 0.242  ; T8080se:VM80|T80:u0|IR[6]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.149      ; 1.894      ;
; 0.242  ; T8080se:VM80|T80:u0|TState[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.149      ; 1.894      ;
; 0.363  ; sd_i[6]                          ; SPI:SD|SPIReg:inst1|inst23~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 1.185      ; 0.880      ;
; 0.377  ; T8080se:VM80|T80:u0|DO[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.149      ; 1.759      ;
; 0.413  ; sd_i[3]                          ; SPI:SD|SPIReg:inst1|inst14~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 1.255      ; 0.828      ;
; 0.415  ; T8080se:VM80|T80:u0|A[1]         ; AddrSelector:AS|inst11           ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.147      ; 1.719      ;
; 0.420  ; sd_i[2]                          ; SPI:SD|SPIReg:inst1|inst7~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 1.255      ; 0.833      ;
; 0.456  ; sd_i[0]                          ; SPI:SD|inst21                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.053      ; 1.584      ;
; 0.463  ; sd_i[7]                          ; SPI:SD|SPIReg:inst1|inst26~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 1.188      ; 0.794      ;
; 0.468  ; sd_i[4]                          ; SPI:SD|SPIReg:inst1|inst17~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 1.188      ; 0.789      ;
; 0.499  ; sd_i[1]                          ; SPI:SD|SPIReg:inst1|inst6~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 1.176      ; 0.818      ;
; 0.507  ; sd_i[5]                          ; SPI:SD|SPIReg:inst1|inst20~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 1.176      ; 0.810      ;
; 0.586  ; sd_i[3]                          ; SPI:SD|inst33                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.050      ; 1.451      ;
; 0.595  ; spetskeyboard:spetskey|mx_st_key ; page[0]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.649      ; 2.051      ;
; 0.595  ; spetskeyboard:spetskey|mx_st_key ; page[1]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.649      ; 2.051      ;
; 0.653  ; sd_i[2]                          ; SPI:SD|inst28                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.048      ; 1.382      ;
; 0.713  ; sd_i[1]                          ; SPI:SD|inst24                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.177      ; 0.451      ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------+------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                  ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.408 ; spetskeyboard:spetskey|mx_st                                     ; spetskeyboard:spetskey|mx_st             ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.091     ; 0.350      ;
; -0.390 ; spetskeyboard:spetskey|mx_st                                     ; spetskeyboard:spetskey|mx_st             ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.091     ; 0.332      ;
; -0.380 ; clock                                                            ; clock                                    ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.044     ; 0.359      ;
; -0.359 ; clock                                                            ; clock                                    ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.044     ; 0.338      ;
; 26.090 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[4][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.041     ; 3.267      ;
; 26.092 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[0][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.041     ; 3.265      ;
; 26.100 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.037     ; 3.261      ;
; 26.100 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.037     ; 3.261      ;
; 26.102 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 3.258      ;
; 26.102 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 3.258      ;
; 26.102 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[1]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 3.258      ;
; 26.120 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[4]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 3.240      ;
; 26.120 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[6]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 3.240      ;
; 26.120 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[5]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 3.240      ;
; 26.124 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.029     ; 3.245      ;
; 26.154 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.030     ; 3.214      ;
; 26.162 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[10][1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.037     ; 3.199      ;
; 26.216 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[8][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.037     ; 3.145      ;
; 26.315 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.037     ; 3.046      ;
; 26.343 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.037     ; 3.018      ;
; 26.343 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.037     ; 3.018      ;
; 26.345 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 3.015      ;
; 26.345 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 3.015      ;
; 26.345 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[1]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 3.015      ;
; 26.347 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[1][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.055     ; 2.996      ;
; 26.363 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[4]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 2.997      ;
; 26.363 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[6]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 2.997      ;
; 26.363 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|sp_kb[5]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 2.997      ;
; 26.371 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[0][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.055     ; 2.972      ;
; 26.419 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[5][1]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.047     ; 2.932      ;
; 26.517 ; spetskeyboard:spetskey|sp_kb[4]                                  ; spetskeyboard:spetskey|keymatrixa[10][3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.029     ; 2.852      ;
; 26.539 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|press_release     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.030     ; 2.829      ;
; 26.553 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[1][5]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.045     ; 2.800      ;
; 26.559 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|strobe            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.030     ; 2.809      ;
; 26.581 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.037     ; 2.780      ;
; 26.581 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.037     ; 2.780      ;
; 26.583 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 2.777      ;
; 26.583 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 2.777      ;
; 26.583 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[1]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 2.777      ;
; 26.585 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[10][3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.037     ; 2.776      ;
; 26.586 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.037     ; 2.775      ;
; 26.586 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.037     ; 2.775      ;
; 26.588 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 2.772      ;
; 26.588 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 2.772      ;
; 26.588 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[1]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 2.772      ;
; 26.597 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.029     ; 2.772      ;
; 26.601 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[4]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 2.759      ;
; 26.601 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[6]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 2.759      ;
; 26.601 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[5]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 2.759      ;
; 26.606 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[4]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 2.754      ;
; 26.606 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[6]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 2.754      ;
; 26.606 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7] ; spetskeyboard:spetskey|sp_kb[5]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 2.754      ;
; 26.611 ; spetskeyboard:spetskey|sp_kb[6]                                  ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.029     ; 2.758      ;
; 26.622 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[10][0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.037     ; 2.739      ;
; 26.625 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[1] ; spetskeyboard:spetskey|res_key           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.025     ; 2.748      ;
; 26.629 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[1][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.047     ; 2.722      ;
; 26.640 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.037     ; 2.721      ;
; 26.645 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[5][1]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.047     ; 2.706      ;
; 26.652 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[10][5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.051     ; 2.695      ;
; 26.653 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[0][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.047     ; 2.698      ;
; 26.659 ; spetskeyboard:spetskey|press_release                             ; spetskeyboard:spetskey|keymatrixa[1][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.055     ; 2.684      ;
; 26.662 ; spetskeyboard:spetskey|sp_kb[6]                                  ; spetskeyboard:spetskey|keymatrixa[10][3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.029     ; 2.707      ;
; 26.664 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[2][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.033     ; 2.701      ;
; 26.670 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[5] ; spetskeyboard:spetskey|res_key           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.025     ; 2.703      ;
; 26.671 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.051     ; 2.676      ;
; 26.671 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.051     ; 2.676      ;
; 26.672 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[1][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.055     ; 2.671      ;
; 26.680 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[3][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.036     ; 2.682      ;
; 26.681 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.044     ; 2.673      ;
; 26.681 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.044     ; 2.673      ;
; 26.681 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[1]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.044     ; 2.673      ;
; 26.696 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[0][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.055     ; 2.647      ;
; 26.698 ; spetskeyboard:spetskey|press_release                             ; spetskeyboard:spetskey|keymatrixa[0][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.055     ; 2.645      ;
; 26.699 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[4]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.044     ; 2.655      ;
; 26.699 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[6]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.044     ; 2.655      ;
; 26.699 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[5]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.044     ; 2.655      ;
; 26.709 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[5][1]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.055     ; 2.634      ;
; 26.710 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[3][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.037     ; 2.651      ;
; 26.713 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[2][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.044     ; 2.641      ;
; 26.714 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[11][0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.045     ; 2.639      ;
; 26.717 ; spetskeyboard:spetskey|sp_kb[4]                                  ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.029     ; 2.652      ;
; 26.718 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[10][4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.043     ; 2.637      ;
; 26.719 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[4][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.040     ; 2.639      ;
; 26.731 ; spetskeyboard:spetskey|sp_kb[6]                                  ; spetskeyboard:spetskey|keymatrixa[5][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.043     ; 2.624      ;
; 26.734 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[4][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.034     ; 2.630      ;
; 26.736 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[0][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.034     ; 2.628      ;
; 26.749 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[10][5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.051     ; 2.598      ;
; 26.753 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[9][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.044     ; 2.601      ;
; 26.756 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[10][4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.036     ; 2.606      ;
; 26.762 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[6][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.044     ; 2.592      ;
; 26.764 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[10][3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.030     ; 2.604      ;
; 26.771 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[5][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.030     ; 2.597      ;
; 26.772 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[10][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.051     ; 2.575      ;
; 26.782 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|press_release     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.030     ; 2.586      ;
; 26.801 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[4][1]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.033     ; 2.564      ;
; 26.802 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0] ; spetskeyboard:spetskey|strobe            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.030     ; 2.566      ;
; 26.806 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[10][1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.030     ; 2.562      ;
; 26.806 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[5][1]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.055     ; 2.537      ;
; 26.811 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[1][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.040     ; 2.547      ;
; 26.812 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[6] ; spetskeyboard:spetskey|res_key           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.025     ; 2.561      ;
+--------+------------------------------------------------------------------+------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'hcnt[8]'                                                              ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.204 ; vcnt[7]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.154      ;
; -0.204 ; vcnt[7]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.154      ;
; -0.204 ; vcnt[7]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.154      ;
; -0.204 ; vcnt[7]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.154      ;
; -0.204 ; vcnt[7]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.154      ;
; -0.204 ; vcnt[7]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.154      ;
; -0.204 ; vcnt[7]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.154      ;
; -0.204 ; vcnt[7]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.154      ;
; -0.204 ; vcnt[7]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.154      ;
; -0.204 ; vcnt[7]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.154      ;
; -0.184 ; vcnt[1]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.134      ;
; -0.180 ; vcnt[1]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.130      ;
; -0.156 ; vcnt[1]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.106      ;
; -0.156 ; vcnt[1]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.106      ;
; -0.156 ; vcnt[1]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.106      ;
; -0.156 ; vcnt[1]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.106      ;
; -0.156 ; vcnt[1]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.106      ;
; -0.156 ; vcnt[1]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.106      ;
; -0.156 ; vcnt[1]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.106      ;
; -0.156 ; vcnt[1]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.106      ;
; -0.130 ; vcnt[4]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.080      ;
; -0.130 ; vcnt[4]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.080      ;
; -0.130 ; vcnt[4]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.080      ;
; -0.130 ; vcnt[4]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.080      ;
; -0.130 ; vcnt[4]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.080      ;
; -0.130 ; vcnt[4]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.080      ;
; -0.130 ; vcnt[4]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.080      ;
; -0.130 ; vcnt[4]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.080      ;
; -0.130 ; vcnt[4]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.080      ;
; -0.130 ; vcnt[4]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.080      ;
; -0.125 ; vcnt[6]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.075      ;
; -0.125 ; vcnt[6]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.075      ;
; -0.125 ; vcnt[6]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.075      ;
; -0.125 ; vcnt[6]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.075      ;
; -0.125 ; vcnt[6]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.075      ;
; -0.125 ; vcnt[6]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.075      ;
; -0.125 ; vcnt[6]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.075      ;
; -0.125 ; vcnt[6]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.075      ;
; -0.125 ; vcnt[6]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.075      ;
; -0.125 ; vcnt[6]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.075      ;
; -0.068 ; vcnt[0]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 1.018      ;
; -0.043 ; vcnt[2]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.993      ;
; -0.043 ; vcnt[2]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.993      ;
; -0.043 ; vcnt[2]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.993      ;
; -0.043 ; vcnt[2]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.993      ;
; -0.043 ; vcnt[2]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.993      ;
; -0.043 ; vcnt[2]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.993      ;
; -0.043 ; vcnt[2]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.993      ;
; -0.043 ; vcnt[2]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.993      ;
; -0.043 ; vcnt[2]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.993      ;
; -0.043 ; vcnt[2]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.993      ;
; -0.035 ; vcnt[9]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.985      ;
; -0.035 ; vcnt[9]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.985      ;
; -0.035 ; vcnt[9]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.985      ;
; -0.035 ; vcnt[9]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.985      ;
; -0.035 ; vcnt[9]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.985      ;
; -0.035 ; vcnt[9]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.985      ;
; -0.035 ; vcnt[9]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.985      ;
; -0.035 ; vcnt[9]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.985      ;
; -0.035 ; vcnt[9]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.985      ;
; -0.035 ; vcnt[9]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.985      ;
; -0.032 ; vcnt[3]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.982      ;
; -0.030 ; vcnt[0]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.980      ;
; -0.028 ; vcnt[3]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.978      ;
; 0.000  ; vcnt[0]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.950      ;
; 0.004  ; vcnt[3]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.946      ;
; 0.004  ; vcnt[3]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.946      ;
; 0.004  ; vcnt[3]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.946      ;
; 0.004  ; vcnt[3]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.946      ;
; 0.004  ; vcnt[3]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.946      ;
; 0.004  ; vcnt[3]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.946      ;
; 0.004  ; vcnt[3]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.946      ;
; 0.004  ; vcnt[3]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.946      ;
; 0.021  ; vcnt[8]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; vcnt[8]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; vcnt[8]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; vcnt[8]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; vcnt[8]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; vcnt[8]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; vcnt[8]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; vcnt[8]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; vcnt[8]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; vcnt[8]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.929      ;
; 0.036  ; vcnt[5]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.914      ;
; 0.038  ; vcnt[0]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.912      ;
; 0.040  ; vcnt[5]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.910      ;
; 0.068  ; vcnt[0]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.882      ;
; 0.075  ; vcnt[5]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.875      ;
; 0.075  ; vcnt[5]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.875      ;
; 0.075  ; vcnt[5]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.875      ;
; 0.075  ; vcnt[5]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.875      ;
; 0.075  ; vcnt[5]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.875      ;
; 0.075  ; vcnt[5]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.875      ;
; 0.075  ; vcnt[5]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.875      ;
; 0.075  ; vcnt[5]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.875      ;
; 0.106  ; vcnt[0]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.844      ;
; 0.136  ; vcnt[0]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.814      ;
; 0.174  ; vcnt[0]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.776      ;
; 0.204  ; vcnt[0]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.746      ;
; 0.409  ; vcnt[0]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.037     ; 0.541      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.279 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; 0.500        ; 0.507      ; 0.840      ;
; 0.775 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; 1.000        ; 0.507      ; 0.844      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.416 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; 0.500        ; 0.474      ; 0.670      ;
; 0.903 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; 1.000        ; 0.474      ; 0.683      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst1'                                                                                                        ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.434 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; 0.500        ; 0.466      ; 0.644      ;
; 0.917 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; 1.000        ; 0.466      ; 0.661      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spetskeyboard:spetskey|mx_st'                                                                                                                         ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.599 ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st ; spetskeyboard:spetskey|mx_st ; 1.000        ; -0.049     ; 0.359      ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst2'                                                                                                        ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.613 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; 1.000        ; -0.035     ; 0.359      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.617 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; 1.000        ; -0.031     ; 0.359      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                                          ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.969 ; spetskeyboard:spetskey|turbo_key                                                                ; clk_cpu                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.720      ; 0.925      ;
; -0.302 ; spetskeyboard:spetskey|test_key                                                                 ; dataI[6]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.875      ; 1.747      ;
; -0.247 ; spetskeyboard:spetskey|test_key                                                                 ; dataI[7]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.875      ; 1.802      ;
; -0.180 ; SPI:SD|Divider:inst|inst                                                                        ; SPI:SD|Divider:inst|inst                                                                                         ; SPI:SD|Divider:inst|inst                        ; clock       ; 0.000        ; 1.634      ; 1.663      ;
; -0.161 ; spetskeyboard:spetskey|keymatrixa[4][4]                                                         ; dataI[4]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.883      ; 1.896      ;
; -0.157 ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[1]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.642      ; 1.694      ;
; -0.115 ; spetskeyboard:spetskey|test_key                                                                 ; dataI[5]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.875      ; 1.934      ;
; -0.112 ; spetskeyboard:spetskey|test_key                                                                 ; dataI[4]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.875      ; 1.937      ;
; -0.098 ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[6]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.643      ; 1.754      ;
; -0.098 ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[4]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.643      ; 1.754      ;
; -0.098 ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[7]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.643      ; 1.754      ;
; -0.092 ; hcnt[8]                                                                                         ; hcnt[8]                                                                                                          ; hcnt[8]                                         ; clock       ; 0.000        ; 1.630      ; 1.747      ;
; -0.068 ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[2]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.644      ; 1.785      ;
; -0.050 ; hcnt[8]                                                                                         ; screen_pre                                                                                                       ; hcnt[8]                                         ; clock       ; 0.000        ; 1.620      ; 1.779      ;
; -0.039 ; spetskeyboard:spetskey|test_key                                                                 ; dataI[3]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.875      ; 2.010      ;
; -0.023 ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[5]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.642      ; 1.828      ;
; -0.017 ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[3]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.642      ; 1.834      ;
; -0.013 ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[0]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.642      ; 1.838      ;
; 0.020  ; spetskeyboard:spetskey|test_key                                                                 ; dataI[1]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.875      ; 2.069      ;
; 0.025  ; spetskeyboard:spetskey|test_key                                                                 ; dataI[2]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.875      ; 2.074      ;
; 0.040  ; hcnt[8]                                                                                         ; hsync                                                                                                            ; hcnt[8]                                         ; clock       ; 0.000        ; 1.620      ; 1.869      ;
; 0.048  ; spetskeyboard:spetskey|keymatrixa[0][1]                                                         ; dataI[0]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.883      ; 2.105      ;
; 0.060  ; spetskeyboard:spetskey|keymatrixa[4][4]                                                         ; dataI[6]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.883      ; 2.117      ;
; 0.067  ; T8080se:VM80|T80:u0|A[11]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 0.950      ; 0.641      ;
; 0.069  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 0.950      ; 0.643      ;
; 0.080  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 0.951      ; 0.655      ;
; 0.080  ; T8080se:VM80|T80:u0|A[11]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 0.951      ; 0.655      ;
; 0.083  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.948      ; 2.260      ;
; 0.083  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[0]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.775      ; 2.067      ;
; 0.083  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[1]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.775      ; 2.067      ;
; 0.083  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[2]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.775      ; 2.067      ;
; 0.083  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[3]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.775      ; 2.067      ;
; 0.083  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[4]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.775      ; 2.067      ;
; 0.083  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[5]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.775      ; 2.067      ;
; 0.083  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[6]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.775      ; 2.067      ;
; 0.083  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[7]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.775      ; 2.067      ;
; 0.093  ; T8080se:VM80|T80:u0|A[12]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 0.951      ; 0.668      ;
; 0.097  ; T8080se:VM80|T80:u0|DO[3]                                                                       ; sd_i[3]                                                                                                          ; clk_cpu                                         ; clock       ; 0.000        ; 0.241      ; 0.442      ;
; 0.099  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 0.951      ; 0.674      ;
; 0.100  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 0.948      ; 0.672      ;
; 0.101  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 0.951      ; 0.676      ;
; 0.102  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 0.951      ; 0.677      ;
; 0.102  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 0.950      ; 0.676      ;
; 0.122  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 0.951      ; 0.697      ;
; 0.126  ; spetskeyboard:spetskey|mx_st_key                                                                ; g                                                                                                                ; spetskeyboard:spetskey|mx_st                    ; clock       ; 0.000        ; 0.704      ; 0.924      ;
; 0.134  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 0.953      ; 0.711      ;
; 0.139  ; spetskeyboard:spetskey|test_key                                                                 ; dataI[0]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.875      ; 2.188      ;
; 0.141  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a3~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.960      ; 2.330      ;
; 0.153  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a3~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.960      ; 2.342      ;
; 0.164  ; metod                                                                                           ; metod                                                                                                            ; clock                                           ; clock       ; 0.000        ; 0.039      ; 0.307      ;
; 0.165  ; snd                                                                                             ; snd                                                                                                              ; clock                                           ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.166  ; del[1]                                                                                          ; del[1]                                                                                                           ; clock                                           ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.167  ; vsync                                                                                           ; vsync                                                                                                            ; clock                                           ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; screen_pre                                                                                      ; screen_pre                                                                                                       ; clock                                           ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.172  ; portr[7]                                                                                        ; snd                                                                                                              ; clock                                           ; clock       ; 0.000        ; 0.038      ; 0.314      ;
; 0.196  ; spetskeyboard:spetskey|keymatrixa[0][3]                                                         ; dataI[0]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.880      ; 2.250      ;
; 0.198  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 0.950      ; 0.772      ;
; 0.200  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 0.948      ; 0.772      ;
; 0.203  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.955      ; 2.387      ;
; 0.204  ; T8080se:VM80|T80:u0|A[3]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 0.833      ; 0.661      ;
; 0.213  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 0.951      ; 0.788      ;
; 0.214  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a0~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.948      ; 2.391      ;
; 0.215  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 0.953      ; 0.792      ;
; 0.224  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.947      ; 2.400      ;
; 0.232  ; del[1]                                                                                          ; clk_cpu                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.037      ; 0.373      ;
; 0.234  ; spetskeyboard:spetskey|keymatrixa[0][5]                                                         ; dataI[0]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.879      ; 2.287      ;
; 0.240  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.957      ; 2.426      ;
; 0.245  ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|address_reg_a[1] ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|out_address_reg_a[1]              ; clock                                           ; clock       ; 0.000        ; 0.038      ; 0.387      ;
; 0.247  ; spetskeyboard:spetskey|test_key                                                                 ; metod                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.858      ; 2.279      ;
; 0.247  ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|address_reg_a[0] ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|out_address_reg_a[0]              ; clock                                           ; clock       ; 0.000        ; 0.038      ; 0.389      ;
; 0.247  ; T8080se:VM80|T80:u0|A[4]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 0.836      ; 0.707      ;
; 0.250  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 0.951      ; 0.825      ;
; 0.251  ; spetskeyboard:spetskey|keymatrixa[8][0]                                                         ; dataI[0]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.883      ; 2.308      ;
; 0.255  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a7~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 0.946      ; 0.825      ;
; 0.258  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a5~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 0.954      ; 0.836      ;
; 0.261  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a6~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.946      ; 2.436      ;
; 0.264  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a3~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 0.954      ; 0.842      ;
; 0.269  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.949      ; 2.447      ;
; 0.277  ; spetskeyboard:spetskey|mx_st_key                                                                ; r                                                                                                                ; spetskeyboard:spetskey|mx_st                    ; clock       ; 0.000        ; 0.704      ; 1.075      ;
; 0.278  ; spetskeyboard:spetskey|mx_st_key                                                                ; b                                                                                                                ; spetskeyboard:spetskey|mx_st                    ; clock       ; 0.000        ; 0.704      ; 1.076      ;
; 0.283  ; spetskeyboard:spetskey|keymatrixa[0][0]                                                         ; dataI[0]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.879      ; 2.336      ;
; 0.286  ; hcnt[7]                                                                                         ; hcnt[7]                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.036      ; 0.426      ;
; 0.287  ; hcnt[5]                                                                                         ; hcnt[5]                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.036      ; 0.427      ;
; 0.289  ; T8080se:VM80|T80:u0|A[12]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 0.950      ; 0.863      ;
; 0.290  ; T8080se:VM80|T80:u0|A[12]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 0.948      ; 0.862      ;
; 0.291  ; T8080se:VM80|T80:u0|A[12]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a23~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 0.949      ; 0.864      ;
; 0.293  ; spetskeyboard:spetskey|keymatrixa[9][0]                                                         ; dataI[0]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.883      ; 2.350      ;
; 0.295  ; hcnt[3]                                                                                         ; hcnt[3]                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.036      ; 0.435      ;
; 0.296  ; hcnt[6]                                                                                         ; hcnt[6]                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.036      ; 0.436      ;
; 0.296  ; hcnt[4]                                                                                         ; hcnt[4]                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.036      ; 0.436      ;
; 0.297  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a3~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 0.954      ; 0.875      ;
; 0.299  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 0.954      ; 0.877      ;
; 0.301  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a25~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 0.953      ; 0.878      ;
; 0.302  ; portr[0]                                                                                        ; snd                                                                                                              ; clock                                           ; clock       ; 0.000        ; 0.038      ; 0.444      ;
; 0.307  ; SPI:SD|Divider:inst|inst                                                                        ; SPI:SD|Divider:inst|inst                                                                                         ; SPI:SD|Divider:inst|inst                        ; clock       ; -0.500       ; 1.634      ; 1.650      ;
; 0.317  ; T8080se:VM80|T80:u0|DO[5]                                                                       ; sd_i[5]                                                                                                          ; clk_cpu                                         ; clock       ; 0.000        ; 0.237      ; 0.658      ;
; 0.329  ; spetskeyboard:spetskey|shift                                                                    ; dataI[1]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.877      ; 2.380      ;
; 0.330  ; T8080se:VM80|T80:u0|A[5]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 0.833      ; 0.787      ;
; 0.331  ; T8080se:VM80|T80:u0|A[11]                                                                       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a7~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 0.946      ; 0.901      ;
; 0.337  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 1.948      ; 2.014      ;
+--------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_cpu'                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                                                                               ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.849 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|F[2]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.562      ; 0.887      ;
; -0.820 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[0]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.561      ; 0.915      ;
; -0.820 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[5]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.561      ; 0.915      ;
; -0.820 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[1]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.561      ; 0.915      ;
; -0.820 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[2]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.561      ; 0.915      ;
; -0.820 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[3]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.561      ; 0.915      ;
; -0.820 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[4]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.561      ; 0.915      ;
; -0.820 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[6]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.561      ; 0.915      ;
; -0.820 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[7]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.561      ; 0.915      ;
; -0.786 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|F[7]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 0.944      ;
; -0.786 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|F[4]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 0.944      ;
; -0.781 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|F[0]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.557      ; 0.950      ;
; -0.781 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|F[6]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.557      ; 0.950      ;
; -0.665 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[6]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.562      ; 1.071      ;
; -0.665 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[4]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.562      ; 1.071      ;
; -0.665 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[2]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.562      ; 1.071      ;
; -0.665 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[1]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.562      ; 1.071      ;
; -0.665 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[5]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.562      ; 1.071      ;
; -0.665 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[3]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.562      ; 1.071      ;
; -0.654 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[15]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.553      ; 1.073      ;
; -0.654 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[8]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.553      ; 1.073      ;
; -0.654 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[10]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.553      ; 1.073      ;
; -0.654 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[13]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.553      ; 1.073      ;
; -0.654 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[9]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.553      ; 1.073      ;
; -0.654 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[14]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.553      ; 1.073      ;
; -0.654 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[12]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.553      ; 1.073      ;
; -0.654 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|SP[11]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.553      ; 1.073      ;
; -0.646 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[0]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.560      ; 1.088      ;
; -0.646 ; spetskeyboard:spetskey|res_key               ; T8080se:VM80|T80:u0|ACC[7]                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.560      ; 1.088      ;
; 0.166  ; T8080se:VM80|T80:u0|MCycle[1]                ; T8080se:VM80|T80:u0|MCycle[1]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; T8080se:VM80|T80:u0|MCycle[2]                ; T8080se:VM80|T80:u0|MCycle[2]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; T8080se:VM80|T80:u0|Halt_FF                  ; T8080se:VM80|T80:u0|Halt_FF                                                                                           ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; T8080se:VM80|T80:u0|TState[2]                ; T8080se:VM80|T80:u0|TState[2]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; T8080se:VM80|T80:u0|TState[1]                ; T8080se:VM80|T80:u0|TState[1]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.307      ;
; 0.173  ; T8080se:VM80|T80:u0|MCycle[0]                ; T8080se:VM80|T80:u0|MCycle[0]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.314      ;
; 0.173  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TState[0]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.314      ;
; 0.173  ; T8080se:VM80|T80:u0|ACC[6]                   ; T8080se:VM80|T80:u0|ACC[6]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.314      ;
; 0.173  ; T8080se:VM80|T80:u0|ACC[4]                   ; T8080se:VM80|T80:u0|ACC[4]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.314      ;
; 0.173  ; T8080se:VM80|T80:u0|ACC[2]                   ; T8080se:VM80|T80:u0|ACC[2]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.314      ;
; 0.173  ; T8080se:VM80|T80:u0|ACC[1]                   ; T8080se:VM80|T80:u0|ACC[1]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.314      ;
; 0.173  ; T8080se:VM80|T80:u0|ACC[5]                   ; T8080se:VM80|T80:u0|ACC[5]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.314      ;
; 0.173  ; T8080se:VM80|T80:u0|ACC[3]                   ; T8080se:VM80|T80:u0|ACC[3]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.314      ;
; 0.175  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3] ; T8080se:VM80|T80:u0|RegBusA_r[11]                                                                                     ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.315      ;
; 0.208  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[6]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.349      ;
; 0.212  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[7]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.353      ;
; 0.274  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][4] ; T8080se:VM80|T80:u0|RegBusA_r[4]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.414      ;
; 0.275  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][2] ; T8080se:VM80|T80:u0|RegBusA_r[2]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; T8080se:VM80|T80:u0|RegBusA_r[14]                                                                                     ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.435      ;
; 0.296  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][1] ; T8080se:VM80|T80:u0|RegBusA_r[9]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.436      ;
; 0.302  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][7] ; T8080se:VM80|T80:u0|RegBusA_r[7]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.442      ;
; 0.308  ; T8080se:VM80|T80:u0|TmpAddr[9]               ; T8080se:VM80|T80:u0|PC[9]                                                                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.448      ;
; 0.311  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][0] ; T8080se:VM80|T80:u0|RegBusA_r[0]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.034      ; 0.449      ;
; 0.313  ; T8080se:VM80|T80:u0|TState[1]                ; T8080se:VM80|T80:u0|TmpAddr[0]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.454      ;
; 0.315  ; T8080se:VM80|T80:u0|TState[1]                ; T8080se:VM80|T80:u0|TState[2]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.456      ;
; 0.317  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[1]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.458      ;
; 0.318  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][5] ; T8080se:VM80|T80:u0|RegBusA_r[5]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.459      ;
; 0.319  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][3] ; T8080se:VM80|T80:u0|RegBusA_r[3]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.459      ;
; 0.320  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][0] ; T8080se:VM80|T80:u0|RegBusA_r[0]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.460      ;
; 0.329  ; T8080se:VM80|T80:u0|TState[2]                ; T8080se:VM80|T80:u0|TmpAddr[0]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.470      ;
; 0.334  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[2]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.475      ;
; 0.370  ; T8080se:VM80|T80:u0|Halt_FF                  ; T8080se:VM80|T80:u0|IR[2]                                                                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.511      ;
; 0.371  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[2][7] ; T8080se:VM80|T80:u0|RegBusA_r[7]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.511      ;
; 0.385  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][5]                                                                          ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.525      ;
; 0.386  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[2][5] ; T8080se:VM80|T80:u0|RegBusA_r[5]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.526      ;
; 0.395  ; T8080se:VM80|T80:u0|MCycle[0]                ; T8080se:VM80|T80:u0|MCycle[1]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.536      ;
; 0.395  ; T8080se:VM80|T80:u0|MCycle[0]                ; T8080se:VM80|T80:u0|MCycle[2]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.536      ;
; 0.400  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[1][0] ; T8080se:VM80|T80:u0|RegBusA_r[0]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.047      ; 0.551      ;
; 0.428  ; T8080se:VM80|T80:u0|ACC[7]                   ; T8080se:VM80|T80:u0|ACC[7]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.568      ;
; 0.458  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][0]                                                                          ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.598      ;
; 0.458  ; T8080se:VM80|T80:u0|TState[1]                ; T8080se:VM80|T80:u0|TmpAddr[13]                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.029      ; 0.591      ;
; 0.461  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][1] ; T8080se:VM80|T80:u0|RegBusA_r[1]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.027      ; 0.592      ;
; 0.467  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][4] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL_0__0__0_bypass[9]                                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.038      ; 0.609      ;
; 0.491  ; T8080se:VM80|T80:u0|ACC[0]                   ; T8080se:VM80|T80:u0|ACC[0]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.631      ;
; 0.498  ; T8080se:VM80|T80:u0|TmpAddr[4]               ; T8080se:VM80|T80:u0|PC[4]                                                                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.638      ;
; 0.520  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; T8080se:VM80|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_1|altsyncram_3lg1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.226      ; 0.870      ;
; 0.520  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; T8080se:VM80|T80:u0|RegBusA_r[13]                                                                                     ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.031      ; 0.655      ;
; 0.520  ; T8080se:VM80|T80:u0|TState[2]                ; T8080se:VM80|T80:u0|TState[1]                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.661      ;
; 0.524  ; T8080se:VM80|T80:u0|IR[7]                    ; T8080se:VM80|T80:u0|PreserveC_r                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.042      ; 0.670      ;
; 0.524  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[2][1] ; T8080se:VM80|T80:u0|RegBusA_r[1]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.027      ; 0.655      ;
; 0.525  ; T8080se:VM80|T80:u0|BusB[0]                  ; T8080se:VM80|T80:u0|ACC[0]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.034      ; 0.663      ;
; 0.527  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[8]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.668      ;
; 0.528  ; T8080se:VM80|T80:u0|F[2]                     ; T8080se:VM80|T80:u0|F[2]                                                                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.669      ;
; 0.528  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][6] ; T8080se:VM80|T80:u0|RegBusA_r[6]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.669      ;
; 0.528  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[2][2] ; T8080se:VM80|T80:u0|RegBusA_r[2]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.047      ; 0.679      ;
; 0.532  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[12]                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.673      ;
; 0.533  ; T8080se:VM80|DI_Reg[4]                       ; T8080se:VM80|T80:u0|TmpAddr[4]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.029      ; 0.666      ;
; 0.535  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[14]                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.676      ;
; 0.535  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[1][6] ; T8080se:VM80|T80:u0|RegBusA_r[6]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.041      ; 0.680      ;
; 0.537  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[9]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.678      ;
; 0.537  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[10]                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.678      ;
; 0.537  ; T8080se:VM80|T80:u0|BusB[6]                  ; T8080se:VM80|T80:u0|DO[6]                                                                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.042      ; 0.683      ;
; 0.538  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[11]                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.679      ;
; 0.539  ; T8080se:VM80|T80:u0|TState[0]                ; T8080se:VM80|T80:u0|TmpAddr[15]                                                                                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.680      ;
; 0.539  ; T8080se:VM80|T80:u0|TmpAddr[1]               ; T8080se:VM80|T80:u0|PC[1]                                                                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.041      ; 0.684      ;
; 0.540  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][0] ; T8080se:VM80|T80:u0|RegBusA_r[8]                                                                                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.033      ; 0.677      ;
; 0.543  ; T8080se:VM80|T80:u0|TmpAddr[3]               ; T8080se:VM80|T80:u0|PC[3]                                                                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.041      ; 0.688      ;
; 0.544  ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[3][2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][2]                                                                          ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.047      ; 0.695      ;
; 0.553  ; T8080se:VM80|T80:u0|IR[7]                    ; T8080se:VM80|T80:u0|Arith16_r                                                                                         ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.041      ; 0.698      ;
; 0.555  ; T8080se:VM80|DI_Reg[3]                       ; T8080se:VM80|T80:u0|TmpAddr[3]                                                                                        ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.029      ; 0.688      ;
; 0.578  ; T8080se:VM80|T80:u0|SP[12]                   ; T8080se:VM80|T80:u0|SP[12]                                                                                            ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.718      ;
+--------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst'                                                                                                                                   ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                 ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; -0.631 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.449      ; 0.922      ;
; -0.597 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.445      ; 0.952      ;
; -0.585 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.449      ; 0.968      ;
; -0.553 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.328      ; 1.984      ;
; -0.551 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.449      ; 1.002      ;
; -0.524 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.445      ; 1.025      ;
; -0.507 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.328      ; 2.030      ;
; -0.505 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.324      ; 2.028      ;
; -0.487 ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42   ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.236      ; 1.948      ;
; -0.475 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst26~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.448      ; 1.077      ;
; -0.473 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.328      ; 2.064      ;
; -0.457 ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.448      ; 1.095      ;
; -0.446 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.324      ; 2.087      ;
; -0.397 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.327      ; 2.139      ;
; -0.379 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.327      ; 2.157      ;
; -0.090 ; sd_i[3]                              ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.762      ; 0.776      ;
; -0.068 ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1    ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.557      ; 0.688      ;
; -0.015 ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42   ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.236      ; 1.920      ;
; 0.011  ; sd_i[6]                              ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.760      ; 0.875      ;
; 0.024  ; sd_i[2]                              ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.756      ; 0.884      ;
; 0.060  ; sd_i[0]                              ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.762      ; 0.926      ;
; 0.065  ; sd_i[4]                              ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.761      ; 0.930      ;
; 0.070  ; sd_i[5]                              ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.761      ; 0.935      ;
; 0.094  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.328      ; 2.131      ;
; 0.096  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.105      ; 1.305      ;
; 0.109  ; sd_i[1]                              ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.758      ; 0.971      ;
; 0.128  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.324      ; 2.161      ;
; 0.140  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.328      ; 2.177      ;
; 0.142  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.105      ; 1.351      ;
; 0.144  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.101      ; 1.349      ;
; 0.176  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.105      ; 1.385      ;
; 0.183  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.328      ; 2.220      ;
; 0.203  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.101      ; 1.408      ;
; 0.220  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.324      ; 2.253      ;
; 0.234  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst17~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.407      ; 1.735      ;
; 0.252  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.104      ; 1.460      ;
; 0.268  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.327      ; 2.304      ;
; 0.270  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.104      ; 1.478      ;
; 0.270  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.207      ; 1.581      ;
; 0.280  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.407      ; 1.781      ;
; 0.280  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.327      ; 2.316      ;
; 0.282  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.403      ; 1.779      ;
; 0.304  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.203      ; 1.611      ;
; 0.314  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst20~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.407      ; 1.815      ;
; 0.316  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.207      ; 1.627      ;
; 0.341  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst14~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.403      ; 1.838      ;
; 0.359  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.207      ; 1.670      ;
; 0.390  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst26~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.406      ; 1.890      ;
; 0.394  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.207      ; 1.705      ;
; 0.396  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.203      ; 1.703      ;
; 0.408  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst23~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.406      ; 1.908      ;
; 0.418  ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1    ; SPI:SD|Divider:inst|inst ; -0.500       ; 0.557      ; 0.674      ;
; 0.424  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 1.850      ;
; 0.428  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.203      ; 1.735      ;
; 0.440  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.207      ; 1.751      ;
; 0.444  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.206      ; 1.754      ;
; 0.452  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|SPIReg:inst1|inst26~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.040      ; 0.596      ;
; 0.456  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.206      ; 1.766      ;
; 0.464  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.040      ; 0.608      ;
; 0.470  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 1.896      ;
; 0.472  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.318      ; 1.894      ;
; 0.480  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.036      ; 0.620      ;
; 0.483  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.207      ; 1.794      ;
; 0.504  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 1.930      ;
; 0.513  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.207      ; 1.824      ;
; 0.520  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.203      ; 1.827      ;
; 0.531  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.318      ; 1.953      ;
; 0.547  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 1.973      ;
; 0.559  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.207      ; 1.870      ;
; 0.561  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.203      ; 1.868      ;
; 0.568  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.206      ; 1.878      ;
; 0.572  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.206      ; 1.882      ;
; 0.580  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 2.005      ;
; 0.593  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.019      ;
; 0.593  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.207      ; 1.904      ;
; 0.595  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.318      ; 2.017      ;
; 0.598  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 2.023      ;
; 0.619  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.045      ;
; 0.620  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.203      ; 1.927      ;
; 0.626  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.043      ; 0.773      ;
; 0.627  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.053      ;
; 0.654  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.318      ; 2.076      ;
; 0.665  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.091      ;
; 0.667  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.093      ;
; 0.667  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.318      ; 2.089      ;
; 0.669  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.206      ; 1.979      ;
; 0.687  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.206      ; 1.997      ;
; 0.699  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.125      ;
; 0.701  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.042      ; 0.847      ;
; 0.703  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 2.128      ;
; 0.713  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.139      ;
; 0.715  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.318      ; 2.137      ;
; 0.721  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 2.146      ;
; 0.726  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.318      ; 2.148      ;
; 0.740  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.040      ; 0.884      ;
; 0.745  ; T8080se:VM80|T80:u0|A[9]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.171      ;
; 0.747  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.173      ;
; 0.751  ; T8080se:VM80|T80:u0|A[13]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.177      ;
; 0.767  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.039      ; 0.910      ;
; 0.769  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.207      ; 2.080      ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                           ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; -0.551 ; sd_i[2]                          ; SPI:SD|SPIReg:inst1|inst7~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 1.728      ; 0.697      ;
; -0.532 ; sd_i[3]                          ; SPI:SD|SPIReg:inst1|inst14~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 1.728      ; 0.716      ;
; -0.502 ; sd_i[4]                          ; SPI:SD|SPIReg:inst1|inst17~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 1.658      ; 0.676      ;
; -0.502 ; sd_i[7]                          ; SPI:SD|SPIReg:inst1|inst26~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 1.658      ; 0.676      ;
; -0.475 ; sd_i[5]                          ; SPI:SD|SPIReg:inst1|inst20~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 1.645      ; 0.690      ;
; -0.466 ; sd_i[1]                          ; SPI:SD|SPIReg:inst1|inst6~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 1.645      ; 0.699      ;
; -0.424 ; sd_i[6]                          ; SPI:SD|SPIReg:inst1|inst23~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 1.655      ; 0.751      ;
; -0.417 ; sd_i[2]                          ; SPI:SD|inst28                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.480      ; 1.167      ;
; -0.329 ; sd_i[3]                          ; SPI:SD|inst33                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.482      ; 1.257      ;
; -0.278 ; sd_i[1]                          ; SPI:SD|inst24                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 0.572      ; 0.398      ;
; -0.237 ; sd_i[0]                          ; SPI:SD|SPIReg:inst1|inst5~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 1.646      ; 0.929      ;
; -0.200 ; sd_i[0]                          ; SPI:SD|inst21                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.485      ; 1.389      ;
; -0.063 ; spetskeyboard:spetskey|mx_st_key ; page[0]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.819      ; 1.850      ;
; -0.063 ; spetskeyboard:spetskey|mx_st_key ; page[1]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.819      ; 1.850      ;
; 0.019  ; T8080se:VM80|T80:u0|DO[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.339      ; 1.462      ;
; 0.026  ; T8080se:VM80|T80:u0|MCycle[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.338      ; 1.468      ;
; 0.028  ; T8080se:VM80|T80:u0|IR[2]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.338      ; 1.470      ;
; 0.042  ; T8080se:VM80|T80:u0|IR[6]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.339      ; 1.485      ;
; 0.067  ; T8080se:VM80|T80:u0|MCycle[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.338      ; 1.509      ;
; 0.071  ; T8080se:VM80|T80:u0|IR[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.339      ; 1.514      ;
; 0.099  ; T8080se:VM80|T80:u0|TState[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.340      ; 1.543      ;
; 0.117  ; T8080se:VM80|T80:u0|IR[0]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.339      ; 1.560      ;
; 0.145  ; T8080se:VM80|T80:u0|MCycle[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.338      ; 1.587      ;
; 0.163  ; T8080se:VM80|T80:u0|A[1]         ; AddrSelector:AS|inst11           ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.337      ; 1.604      ;
; 0.169  ; T8080se:VM80|T80:u0|IR[3]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.339      ; 1.612      ;
; 0.182  ; T8080se:VM80|T80:u0|IR[5]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.339      ; 1.625      ;
; 0.192  ; T8080se:VM80|T80:u0|TState[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.340      ; 1.636      ;
; 0.222  ; T8080se:VM80|T80:u0|IR[7]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.339      ; 1.665      ;
; 0.235  ; T8080se:VM80|T80:u0|IR[4]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.339      ; 1.678      ;
; 0.306  ; T8080se:VM80|T80:u0|TState[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.348      ; 1.758      ;
; 0.484  ; T8080se:VM80|T80:u0|TState[1]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.340      ; 1.928      ;
; 0.520  ; T8080se:VM80|T80:u0|DO[0]        ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.339      ; 1.963      ;
; 0.552  ; T8080se:VM80|T80:u0|TState[0]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.348      ; 2.004      ;
; 0.645  ; T8080se:VM80|T80:u0|TState[2]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.340      ; 2.089      ;
; 0.935  ; T8080se:VM80|T80:u0|A[0]         ; AddrSelector:AS|inst9            ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.616      ; 2.655      ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.150 ; clock                                                                                 ; clock                                                                                 ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.165      ; 0.314      ;
; -0.141 ; clock                                                                                 ; clock                                                                                 ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.165      ; 0.323      ;
; -0.096 ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.114      ; 0.307      ;
; -0.088 ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.114      ; 0.315      ;
; 0.166  ; spetskeyboard:spetskey|shift                                                          ; spetskeyboard:spetskey|shift                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; spetskeyboard:spetskey|keymatrixa[8][4]                                               ; spetskeyboard:spetskey|keymatrixa[8][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; spetskeyboard:spetskey|keymatrixa[1][3]                                               ; spetskeyboard:spetskey|keymatrixa[1][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; spetskeyboard:spetskey|keymatrixa[2][4]                                               ; spetskeyboard:spetskey|keymatrixa[2][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; spetskeyboard:spetskey|keymatrixa[11][3]                                              ; spetskeyboard:spetskey|keymatrixa[11][3]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state                             ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_clk_h            ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_clk_h            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_h                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_h                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_l                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_l                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[0][0]                                               ; spetskeyboard:spetskey|keymatrixa[0][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[0][5]                                               ; spetskeyboard:spetskey|keymatrixa[0][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[3][3]                                               ; spetskeyboard:spetskey|keymatrixa[3][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[4][4]                                               ; spetskeyboard:spetskey|keymatrixa[4][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[1][2]                                               ; spetskeyboard:spetskey|keymatrixa[1][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[8][1]                                               ; spetskeyboard:spetskey|keymatrixa[8][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[5][5]                                               ; spetskeyboard:spetskey|keymatrixa[5][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[3][4]                                               ; spetskeyboard:spetskey|keymatrixa[3][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[1][1]                                               ; spetskeyboard:spetskey|keymatrixa[1][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[11][2]                                              ; spetskeyboard:spetskey|keymatrixa[11][2]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[6][2]                                               ; spetskeyboard:spetskey|keymatrixa[6][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[5][2]                                               ; spetskeyboard:spetskey|keymatrixa[5][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[7][0]                                               ; spetskeyboard:spetskey|keymatrixa[7][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[11][0]                                              ; spetskeyboard:spetskey|keymatrixa[11][0]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[5][0]                                               ; spetskeyboard:spetskey|keymatrixa[5][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[10][4]                                              ; spetskeyboard:spetskey|keymatrixa[10][4]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[3][1]                                               ; spetskeyboard:spetskey|keymatrixa[3][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[9][5]                                               ; spetskeyboard:spetskey|keymatrixa[9][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[9][1]                                               ; spetskeyboard:spetskey|keymatrixa[9][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[6][4]                                               ; spetskeyboard:spetskey|keymatrixa[6][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[7][4]                                               ; spetskeyboard:spetskey|keymatrixa[7][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[7][1]                                               ; spetskeyboard:spetskey|keymatrixa[7][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[1][5]                                               ; spetskeyboard:spetskey|keymatrixa[1][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[11][5]                                              ; spetskeyboard:spetskey|keymatrixa[11][5]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[5][4]                                               ; spetskeyboard:spetskey|keymatrixa[5][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[6][1]                                               ; spetskeyboard:spetskey|keymatrixa[6][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[7][5]                                               ; spetskeyboard:spetskey|keymatrixa[7][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|turbo_key                                                      ; spetskeyboard:spetskey|turbo_key                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|ex_code                                                        ; spetskeyboard:spetskey|ex_code                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|test_key                                                       ; spetskeyboard:spetskey|test_key                                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|state.0110                                                     ; spetskeyboard:spetskey|state.0110                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[0][1]                                               ; spetskeyboard:spetskey|keymatrixa[0][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[8][0]                                               ; spetskeyboard:spetskey|keymatrixa[8][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[0][3]                                               ; spetskeyboard:spetskey|keymatrixa[0][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[2][0]                                               ; spetskeyboard:spetskey|keymatrixa[2][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[3][0]                                               ; spetskeyboard:spetskey|keymatrixa[3][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[4][2]                                               ; spetskeyboard:spetskey|keymatrixa[4][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[2][2]                                               ; spetskeyboard:spetskey|keymatrixa[2][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[2][3]                                               ; spetskeyboard:spetskey|keymatrixa[2][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|press_release                                                  ; spetskeyboard:spetskey|press_release                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[6][0]                                               ; spetskeyboard:spetskey|keymatrixa[6][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[9][0]                                               ; spetskeyboard:spetskey|keymatrixa[9][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[10][0]                                              ; spetskeyboard:spetskey|keymatrixa[10][0]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[10][1]                                              ; spetskeyboard:spetskey|keymatrixa[10][1]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[4][3]                                               ; spetskeyboard:spetskey|keymatrixa[4][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[4][5]                                               ; spetskeyboard:spetskey|keymatrixa[4][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[3][5]                                               ; spetskeyboard:spetskey|keymatrixa[3][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[4][1]                                               ; spetskeyboard:spetskey|keymatrixa[4][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|keymatrixa[11][1]                                              ; spetskeyboard:spetskey|keymatrixa[11][1]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; spetskeyboard:spetskey|strobe                                                         ; spetskeyboard:spetskey|strobe                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.168  ; spetskeyboard:spetskey|keymatrixa[2][5]                                               ; spetskeyboard:spetskey|keymatrixa[2][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; spetskeyboard:spetskey|keymatrixa[8][5]                                               ; spetskeyboard:spetskey|keymatrixa[8][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; spetskeyboard:spetskey|keymatrixa[8][2]                                               ; spetskeyboard:spetskey|keymatrixa[8][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; spetskeyboard:spetskey|keymatrixa[0][4]                                               ; spetskeyboard:spetskey|keymatrixa[0][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; spetskeyboard:spetskey|keymatrixa[4][0]                                               ; spetskeyboard:spetskey|keymatrixa[4][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; spetskeyboard:spetskey|keymatrixa[3][2]                                               ; spetskeyboard:spetskey|keymatrixa[3][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; spetskeyboard:spetskey|keymatrixa[10][2]                                              ; spetskeyboard:spetskey|keymatrixa[10][2]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; spetskeyboard:spetskey|keymatrixa[7][2]                                               ; spetskeyboard:spetskey|keymatrixa[7][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; spetskeyboard:spetskey|keymatrixa[9][2]                                               ; spetskeyboard:spetskey|keymatrixa[9][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; spetskeyboard:spetskey|keymatrixa[2][1]                                               ; spetskeyboard:spetskey|keymatrixa[2][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; spetskeyboard:spetskey|keymatrixa[10][5]                                              ; spetskeyboard:spetskey|keymatrixa[10][5]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; spetskeyboard:spetskey|keymatrixa[1][4]                                               ; spetskeyboard:spetskey|keymatrixa[1][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; spetskeyboard:spetskey|keymatrixa[9][4]                                               ; spetskeyboard:spetskey|keymatrixa[9][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; spetskeyboard:spetskey|keymatrixa[9][3]                                               ; spetskeyboard:spetskey|keymatrixa[9][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; spetskeyboard:spetskey|keymatrixa[6][5]                                               ; spetskeyboard:spetskey|keymatrixa[6][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; spetskeyboard:spetskey|keymatrixa[7][3]                                               ; spetskeyboard:spetskey|keymatrixa[7][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.168  ; spetskeyboard:spetskey|keymatrixa[11][4]                                              ; spetskeyboard:spetskey|keymatrixa[11][4]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.185  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[2]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[1]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.233  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[10]                                ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[9]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.373      ;
; 0.243  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|ps2_clk_s                            ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_h                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.383      ;
; 0.244  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[8]                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[8]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.384      ;
; 0.246  ; spetskeyboard:spetskey|state.0110                                                     ; spetskeyboard:spetskey|state.0111                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.386      ;
; 0.247  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[5]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[4]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.387      ;
; 0.247  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_falling_edge_marker   ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.387      ;
; 0.251  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[4]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.391      ;
; 0.251  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[6]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[5]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.391      ;
; 0.252  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[8]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.392      ;
; 0.252  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[7]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[6]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.392      ;
; 0.252  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_rising_edge_marker    ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_h                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.392      ;
; 0.253  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[4]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[3]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.393      ;
; 0.254  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[6]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[5]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.394      ;
; 0.254  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[3]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[2]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.394      ;
; 0.254  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[8]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[7]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.394      ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst1'                                                                                                          ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.049 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; 0.000        ; 0.498      ; 0.638      ;
; 0.434  ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; -0.500       ; 0.498      ; 0.621      ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                             ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.040 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; 0.000        ; 0.506      ; 0.655      ;
; 0.442  ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; -0.500       ; 0.506      ; 0.637      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                             ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.004 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; 0.000        ; 0.541      ; 0.726      ;
; 0.484  ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; -0.500       ; 0.541      ; 0.714      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spetskeyboard:spetskey|mx_st'                                                                                                                          ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.181 ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st ; spetskeyboard:spetskey|mx_st ; 0.000        ; 0.049      ; 0.314      ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst2'                                                                                                         ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.195 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; 0.000        ; 0.035      ; 0.314      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.199 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; 0.000        ; 0.031      ; 0.314      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'hcnt[8]'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.283 ; vcnt[0]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.424      ;
; 0.289 ; vcnt[3]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.430      ;
; 0.290 ; vcnt[5]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.431      ;
; 0.291 ; vcnt[2]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.432      ;
; 0.296 ; vcnt[6]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.437      ;
; 0.296 ; vcnt[4]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.437      ;
; 0.362 ; vcnt[1]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.503      ;
; 0.362 ; vcnt[8]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.503      ;
; 0.401 ; vcnt[7]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.542      ;
; 0.408 ; vcnt[9]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.549      ;
; 0.432 ; vcnt[0]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.573      ;
; 0.435 ; vcnt[0]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.576      ;
; 0.438 ; vcnt[3]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.579      ;
; 0.439 ; vcnt[5]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.580      ;
; 0.449 ; vcnt[2]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.590      ;
; 0.452 ; vcnt[2]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.593      ;
; 0.454 ; vcnt[4]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.595      ;
; 0.454 ; vcnt[6]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.595      ;
; 0.457 ; vcnt[6]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.598      ;
; 0.457 ; vcnt[4]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.598      ;
; 0.498 ; vcnt[0]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.639      ;
; 0.501 ; vcnt[0]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.642      ;
; 0.501 ; vcnt[3]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.642      ;
; 0.502 ; vcnt[5]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.643      ;
; 0.504 ; vcnt[3]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.645      ;
; 0.505 ; vcnt[5]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.646      ;
; 0.511 ; vcnt[1]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.652      ;
; 0.515 ; vcnt[2]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.656      ;
; 0.518 ; vcnt[2]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.659      ;
; 0.520 ; vcnt[8]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.661      ;
; 0.520 ; vcnt[4]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.661      ;
; 0.520 ; vcnt[6]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.661      ;
; 0.523 ; vcnt[4]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.664      ;
; 0.550 ; vcnt[7]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.691      ;
; 0.564 ; vcnt[0]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.705      ;
; 0.567 ; vcnt[0]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.708      ;
; 0.567 ; vcnt[3]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.708      ;
; 0.568 ; vcnt[5]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.709      ;
; 0.570 ; vcnt[3]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.711      ;
; 0.574 ; vcnt[1]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.715      ;
; 0.577 ; vcnt[1]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.718      ;
; 0.581 ; vcnt[2]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.722      ;
; 0.584 ; vcnt[2]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.725      ;
; 0.586 ; vcnt[4]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.727      ;
; 0.613 ; vcnt[7]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.754      ;
; 0.630 ; vcnt[0]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.771      ;
; 0.633 ; vcnt[0]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.774      ;
; 0.633 ; vcnt[3]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.774      ;
; 0.640 ; vcnt[1]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.781      ;
; 0.643 ; vcnt[1]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.784      ;
; 0.647 ; vcnt[2]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.788      ;
; 0.658 ; vcnt[5]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.799      ;
; 0.658 ; vcnt[5]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.799      ;
; 0.658 ; vcnt[5]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.799      ;
; 0.658 ; vcnt[5]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.799      ;
; 0.658 ; vcnt[5]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.799      ;
; 0.696 ; vcnt[0]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.837      ;
; 0.706 ; vcnt[1]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.847      ;
; 0.709 ; vcnt[1]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.850      ;
; 0.716 ; vcnt[3]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.857      ;
; 0.716 ; vcnt[3]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.857      ;
; 0.716 ; vcnt[3]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.857      ;
; 0.725 ; vcnt[9]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.866      ;
; 0.725 ; vcnt[9]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.866      ;
; 0.725 ; vcnt[9]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.866      ;
; 0.725 ; vcnt[9]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.866      ;
; 0.725 ; vcnt[9]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.866      ;
; 0.725 ; vcnt[9]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.866      ;
; 0.725 ; vcnt[9]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.866      ;
; 0.725 ; vcnt[9]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.866      ;
; 0.725 ; vcnt[9]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.866      ;
; 0.734 ; vcnt[8]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.875      ;
; 0.734 ; vcnt[8]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.875      ;
; 0.734 ; vcnt[8]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.875      ;
; 0.734 ; vcnt[8]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.875      ;
; 0.734 ; vcnt[8]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.875      ;
; 0.734 ; vcnt[8]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.875      ;
; 0.734 ; vcnt[8]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.875      ;
; 0.734 ; vcnt[8]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.875      ;
; 0.764 ; vcnt[2]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.905      ;
; 0.764 ; vcnt[2]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.905      ;
; 0.772 ; vcnt[1]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.913      ;
; 0.830 ; vcnt[6]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.971      ;
; 0.830 ; vcnt[6]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.971      ;
; 0.830 ; vcnt[6]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.971      ;
; 0.830 ; vcnt[6]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.971      ;
; 0.830 ; vcnt[6]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.971      ;
; 0.830 ; vcnt[6]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.971      ;
; 0.849 ; vcnt[1]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 0.990      ;
; 0.867 ; vcnt[4]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 1.008      ;
; 0.867 ; vcnt[4]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 1.008      ;
; 0.867 ; vcnt[4]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 1.008      ;
; 0.867 ; vcnt[4]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 1.008      ;
; 0.901 ; vcnt[7]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 1.042      ;
; 0.901 ; vcnt[7]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 1.042      ;
; 0.901 ; vcnt[7]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 1.042      ;
; 0.901 ; vcnt[7]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 1.042      ;
; 0.901 ; vcnt[7]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 1.042      ;
; 0.901 ; vcnt[7]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 1.042      ;
; 0.901 ; vcnt[7]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.037      ; 1.042      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'SPI:SD|Divider:inst|inst'                                                                                                    ;
+--------+---------------------------+--------------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                              ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------------+--------------+--------------------------+--------------+------------+------------+
; -2.103 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 4.133      ;
; -2.103 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 4.133      ;
; -1.889 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 3.921      ;
; -1.889 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.922      ;
; -1.889 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.922      ;
; -1.889 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 3.921      ;
; -1.889 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 4.039      ;
; -1.889 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 4.039      ;
; -1.888 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.921      ;
; -1.888 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.047      ; 3.922      ;
; -1.877 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 3.907      ;
; -1.877 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 3.907      ;
; -1.833 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 3.983      ;
; -1.833 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 3.983      ;
; -1.785 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 3.935      ;
; -1.785 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 3.935      ;
; -1.706 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 3.856      ;
; -1.706 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 3.856      ;
; -1.675 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 3.827      ;
; -1.675 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.828      ;
; -1.675 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.828      ;
; -1.675 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 3.827      ;
; -1.674 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.827      ;
; -1.674 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.167      ; 3.828      ;
; -1.663 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 3.695      ;
; -1.663 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.696      ;
; -1.663 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.696      ;
; -1.663 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 3.695      ;
; -1.662 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.695      ;
; -1.662 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.047      ; 3.696      ;
; -1.619 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 3.771      ;
; -1.619 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.772      ;
; -1.619 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.772      ;
; -1.619 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 3.771      ;
; -1.618 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.771      ;
; -1.618 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.167      ; 3.772      ;
; -1.571 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 3.723      ;
; -1.571 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.724      ;
; -1.571 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.724      ;
; -1.571 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 3.723      ;
; -1.570 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.723      ;
; -1.570 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.167      ; 3.724      ;
; -1.562 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 3.592      ;
; -1.562 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 3.592      ;
; -1.492 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 3.644      ;
; -1.492 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.645      ;
; -1.492 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.645      ;
; -1.492 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 3.644      ;
; -1.491 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.644      ;
; -1.491 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.167      ; 3.645      ;
; -1.485 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 3.515      ;
; -1.485 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 3.515      ;
; -1.428 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 3.578      ;
; -1.428 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 3.578      ;
; -1.414 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 3.444      ;
; -1.414 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 3.444      ;
; -1.413 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 3.563      ;
; -1.413 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 3.563      ;
; -1.356 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 3.386      ;
; -1.356 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.043      ; 3.386      ;
; -1.352 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 3.502      ;
; -1.352 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.163      ; 3.502      ;
; -1.348 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 3.380      ;
; -1.348 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.381      ;
; -1.348 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.381      ;
; -1.348 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 3.380      ;
; -1.347 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.380      ;
; -1.347 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.047      ; 3.381      ;
; -1.271 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 3.303      ;
; -1.271 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.304      ;
; -1.271 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.304      ;
; -1.271 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 3.303      ;
; -1.270 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.303      ;
; -1.270 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.047      ; 3.304      ;
; -1.214 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 3.366      ;
; -1.214 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.367      ;
; -1.214 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.367      ;
; -1.214 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 3.366      ;
; -1.213 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.366      ;
; -1.213 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.167      ; 3.367      ;
; -1.200 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 3.232      ;
; -1.200 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.233      ;
; -1.200 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.233      ;
; -1.200 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 3.232      ;
; -1.199 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.232      ;
; -1.199 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.047      ; 3.233      ;
; -1.199 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 3.351      ;
; -1.199 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.352      ;
; -1.199 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.352      ;
; -1.199 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 3.351      ;
; -1.198 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.351      ;
; -1.198 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.167      ; 3.352      ;
; -1.142 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 3.174      ;
; -1.142 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.175      ;
; -1.142 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.175      ;
; -1.142 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.045      ; 3.174      ;
; -1.141 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.046      ; 3.174      ;
; -1.141 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.047      ; 3.175      ;
; -1.138 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.165      ; 3.290      ;
; -1.138 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.166      ; 3.291      ;
+--------+---------------------------+--------------------------------------+--------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_cpu'                                                                                                                                                ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                              ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.155 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[13]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.887      ; 1.940      ;
; -1.155 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[14]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.887      ; 1.940      ;
; -1.155 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[12]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.887      ; 1.940      ;
; -1.155 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[11]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.887      ; 1.940      ;
; -1.155 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[15]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.887      ; 1.940      ;
; -1.155 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[9]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.887      ; 1.940      ;
; -1.155 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[8]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.887      ; 1.940      ;
; -1.049 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[7]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.002      ; 1.949      ;
; -1.049 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[6]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.002      ; 1.949      ;
; -1.049 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[5]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.002      ; 1.949      ;
; -1.049 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[4]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.002      ; 1.949      ;
; -1.049 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[3]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.002      ; 1.949      ;
; -1.049 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[2]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.002      ; 1.949      ;
; -1.049 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[0]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.002      ; 1.949      ;
; -0.948 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|WR_n                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.104      ; 1.950      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.273      ; 1.941      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.283      ; 1.951      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.282      ; 1.950      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.283      ; 1.951      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.283      ; 1.951      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.283      ; 1.951      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[0]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.281      ; 1.949      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.282      ; 1.950      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.282      ; 1.950      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.282      ; 1.950      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.282      ; 1.950      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Halt_FF          ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.283      ; 1.951      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[1]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.281      ; 1.949      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[7]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.281      ; 1.949      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[5]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.281      ; 1.949      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[3]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.281      ; 1.949      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[1]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.281      ; 1.949      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.273      ; 1.941      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.273      ; 1.941      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[3]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.273      ; 1.941      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[4]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.273      ; 1.941      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[5]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.273      ; 1.941      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[6]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.273      ; 1.941      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[7]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.273      ; 1.941      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.281      ; 1.949      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[6]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.281      ; 1.949      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[4]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.281      ; 1.949      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Arith16_r        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.282      ; 1.950      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DBIN                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.282      ; 1.950      ;
; -0.770 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[13]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.284      ; 1.952      ;
; -0.769 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.282      ; 1.949      ;
; -0.769 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.282      ; 1.949      ;
; -0.769 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.274      ; 1.941      ;
; -0.769 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.274      ; 1.941      ;
; -0.769 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.274      ; 1.941      ;
; -0.769 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[14]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.274      ; 1.941      ;
; -0.769 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.274      ; 1.941      ;
; -0.769 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[11]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.274      ; 1.941      ;
; -0.769 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.274      ; 1.941      ;
; -0.769 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[10]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.274      ; 1.941      ;
; -0.769 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.274      ; 1.941      ;
; -0.763 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.281      ; 1.942      ;
; -0.763 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.281      ; 1.942      ;
; -0.763 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.281      ; 1.942      ;
; -0.763 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.281      ; 1.942      ;
; -0.763 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.281      ; 1.942      ;
; -0.763 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.281      ; 1.942      ;
; -0.763 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.281      ; 1.942      ;
; -0.762 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.273      ; 1.933      ;
; -0.762 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.282      ; 1.942      ;
; -0.762 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[10]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.280      ; 1.940      ;
; -0.762 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.282      ; 1.942      ;
; -0.762 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[8]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.273      ; 1.933      ;
; -0.762 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.273      ; 1.933      ;
; -0.762 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[12]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.273      ; 1.933      ;
; -0.762 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.282      ; 1.942      ;
; -0.762 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.282      ; 1.942      ;
; -0.762 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.282      ; 1.942      ;
; -0.762 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.282      ; 1.942      ;
; -0.762 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.282      ; 1.942      ;
; -0.761 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[15]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.274      ; 1.933      ;
; -0.761 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[8]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.274      ; 1.933      ;
; -0.761 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[9]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.274      ; 1.933      ;
; -0.761 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[9]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.274      ; 1.933      ;
; -0.761 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[10]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.274      ; 1.933      ;
; -0.761 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[15]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.274      ; 1.933      ;
; -0.761 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[11]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.274      ; 1.933      ;
; -0.761 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[12]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.274      ; 1.933      ;
; -0.761 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[14]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.274      ; 1.933      ;
; -0.761 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[13]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.274      ; 1.933      ;
; -0.756 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.287      ; 1.941      ;
; -0.756 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[3]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.287      ; 1.941      ;
; -0.756 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[0]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.287      ; 1.941      ;
; -0.755 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Save_ALU_r       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.290      ; 1.943      ;
; -0.755 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.286      ; 1.939      ;
; -0.755 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[2]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.289      ; 1.942      ;
; -0.755 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PreserveC_r      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.288      ; 1.941      ;
; -0.755 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[1]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.285      ; 1.938      ;
; -0.755 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.286      ; 1.939      ;
; -0.755 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.286      ; 1.939      ;
; -0.755 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.286      ; 1.939      ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                       ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -0.956 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst42 ; 0.500        ; -0.446     ; 1.007      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                       ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -0.947 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst45 ; 0.500        ; -0.457     ; 0.987      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                       ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -0.903 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst44 ; 0.500        ; -0.413     ; 0.987      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                                                                      ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.469 ; spetskeyboard:spetskey|res_key ; portr[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.572      ; 1.939      ;
; -0.469 ; spetskeyboard:spetskey|res_key ; portr[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.572      ; 1.939      ;
; -0.469 ; spetskeyboard:spetskey|res_key ; portb[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.569      ; 1.936      ;
; -0.469 ; spetskeyboard:spetskey|res_key ; porta[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.569      ; 1.936      ;
; -0.469 ; spetskeyboard:spetskey|res_key ; portb[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.569      ; 1.936      ;
; -0.469 ; spetskeyboard:spetskey|res_key ; porta[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.569      ; 1.936      ;
; -0.469 ; spetskeyboard:spetskey|res_key ; portb[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.569      ; 1.936      ;
; -0.469 ; spetskeyboard:spetskey|res_key ; portb[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.569      ; 1.936      ;
; -0.469 ; spetskeyboard:spetskey|res_key ; porta[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.569      ; 1.936      ;
; -0.469 ; spetskeyboard:spetskey|res_key ; porta[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.569      ; 1.936      ;
; -0.469 ; spetskeyboard:spetskey|res_key ; portb[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.569      ; 1.936      ;
; -0.469 ; spetskeyboard:spetskey|res_key ; porta[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.569      ; 1.936      ;
; -0.469 ; spetskeyboard:spetskey|res_key ; portb[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.569      ; 1.936      ;
; -0.469 ; spetskeyboard:spetskey|res_key ; porta[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.569      ; 1.936      ;
; -0.469 ; spetskeyboard:spetskey|res_key ; porta[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.569      ; 1.936      ;
; -0.469 ; spetskeyboard:spetskey|res_key ; porta[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.569      ; 1.936      ;
; -0.468 ; spetskeyboard:spetskey|res_key ; np       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.580      ; 1.946      ;
; -0.468 ; spetskeyboard:spetskey|res_key ; portr[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.580      ; 1.946      ;
; -0.468 ; spetskeyboard:spetskey|res_key ; portr[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.563      ; 1.929      ;
; -0.468 ; spetskeyboard:spetskey|res_key ; portr[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.562      ; 1.928      ;
; -0.468 ; spetskeyboard:spetskey|res_key ; portr[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.562      ; 1.928      ;
; -0.468 ; spetskeyboard:spetskey|res_key ; portr[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.562      ; 1.928      ;
; -0.468 ; spetskeyboard:spetskey|res_key ; portc[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.565      ; 1.931      ;
; -0.468 ; spetskeyboard:spetskey|res_key ; portc[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.565      ; 1.931      ;
; -0.468 ; spetskeyboard:spetskey|res_key ; portc[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.565      ; 1.931      ;
; -0.468 ; spetskeyboard:spetskey|res_key ; portc[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.565      ; 1.931      ;
; -0.462 ; spetskeyboard:spetskey|res_key ; portr[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.573      ; 1.933      ;
; -0.462 ; spetskeyboard:spetskey|res_key ; cd_in[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.573      ; 1.933      ;
; -0.462 ; spetskeyboard:spetskey|res_key ; cd_in[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.573      ; 1.933      ;
; -0.462 ; spetskeyboard:spetskey|res_key ; cd_in[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.573      ; 1.933      ;
; -0.462 ; spetskeyboard:spetskey|res_key ; cd_in[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.573      ; 1.933      ;
; -0.462 ; spetskeyboard:spetskey|res_key ; cd_in[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.573      ; 1.933      ;
; -0.462 ; spetskeyboard:spetskey|res_key ; cd_in[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.573      ; 1.933      ;
; -0.462 ; spetskeyboard:spetskey|res_key ; cd_in[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.573      ; 1.933      ;
; -0.462 ; spetskeyboard:spetskey|res_key ; cd_in[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.573      ; 1.933      ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                                  ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock                                    ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; -0.351 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst24              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 1.700      ; 1.949      ;
; 0.220  ; AddrSelector:AS|inst11         ; AddrSelector:AS|inst9      ; T8080se:VM80|T80:u0|A[10]                       ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; -0.036     ; 0.731      ;
; 0.449  ; spetskeyboard:spetskey|res_key ; page[0]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 2.500      ; 1.949      ;
; 0.449  ; spetskeyboard:spetskey|res_key ; page[1]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 2.500      ; 1.949      ;
; 0.450  ; spetskeyboard:spetskey|res_key ; AddrSelector:AS|inst11     ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 2.498      ; 1.946      ;
; 0.524  ; spetskeyboard:spetskey|res_key ; SPI:SD|inst28              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 2.573      ; 1.947      ;
; 0.524  ; spetskeyboard:spetskey|res_key ; SPI:SD|inst33              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 2.573      ; 1.947      ;
; 0.525  ; spetskeyboard:spetskey|res_key ; SPI:SD|inst21              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 2.576      ; 1.949      ;
; 1.481  ; SPI:SD|SPIReg:inst1|inst46     ; SPI:SD|SPIReg:inst1|inst40 ; SPI:SD|SPIReg:inst1|inst45                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.434      ; 0.950      ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                                   ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock                                    ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; -1.572 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst21              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.137      ; 1.739      ;
; -1.571 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst28              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.134      ; 1.737      ;
; -1.571 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst33              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.134      ; 1.737      ;
; -1.261 ; spetskeyboard:spetskey|res_key ; AddrSelector:AS|inst11     ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.823      ; 1.736      ;
; -1.261 ; spetskeyboard:spetskey|res_key ; page[0]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.826      ; 1.739      ;
; -1.261 ; spetskeyboard:spetskey|res_key ; page[1]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.826      ; 1.739      ;
; -1.093 ; SPI:SD|SPIReg:inst1|inst46     ; SPI:SD|SPIReg:inst1|inst40 ; SPI:SD|SPIReg:inst1|inst45                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.833      ; 0.834      ;
; -0.659 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst24              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.224      ; 1.739      ;
; 0.487  ; AddrSelector:AS|inst11         ; AddrSelector:AS|inst9      ; T8080se:VM80|T80:u0|A[10]                       ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 0.036      ; 0.627      ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                                                                       ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.312 ; spetskeyboard:spetskey|res_key ; portr[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.861      ; 1.723      ;
; -0.312 ; spetskeyboard:spetskey|res_key ; cd_in[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.861      ; 1.723      ;
; -0.312 ; spetskeyboard:spetskey|res_key ; cd_in[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.861      ; 1.723      ;
; -0.312 ; spetskeyboard:spetskey|res_key ; cd_in[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.861      ; 1.723      ;
; -0.312 ; spetskeyboard:spetskey|res_key ; cd_in[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.861      ; 1.723      ;
; -0.312 ; spetskeyboard:spetskey|res_key ; cd_in[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.861      ; 1.723      ;
; -0.312 ; spetskeyboard:spetskey|res_key ; cd_in[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.861      ; 1.723      ;
; -0.312 ; spetskeyboard:spetskey|res_key ; cd_in[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.861      ; 1.723      ;
; -0.312 ; spetskeyboard:spetskey|res_key ; cd_in[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.861      ; 1.723      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; np       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.867      ; 1.736      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; portr[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.867      ; 1.736      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; portr[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.850      ; 1.719      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; portr[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.849      ; 1.718      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; portr[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.849      ; 1.718      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; portr[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.849      ; 1.718      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; portb[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.857      ; 1.726      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; porta[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.857      ; 1.726      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; portb[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.857      ; 1.726      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; porta[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.857      ; 1.726      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; portb[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.857      ; 1.726      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; portb[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.857      ; 1.726      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; porta[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.857      ; 1.726      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; porta[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.857      ; 1.726      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; portb[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.857      ; 1.726      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; porta[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.857      ; 1.726      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; portb[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.857      ; 1.726      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; porta[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.857      ; 1.726      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; porta[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.857      ; 1.726      ;
; -0.305 ; spetskeyboard:spetskey|res_key ; porta[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.857      ; 1.726      ;
; -0.304 ; spetskeyboard:spetskey|res_key ; portr[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.859      ; 1.729      ;
; -0.304 ; spetskeyboard:spetskey|res_key ; portr[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.859      ; 1.729      ;
; -0.304 ; spetskeyboard:spetskey|res_key ; portc[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.852      ; 1.722      ;
; -0.304 ; spetskeyboard:spetskey|res_key ; portc[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.852      ; 1.722      ;
; -0.304 ; spetskeyboard:spetskey|res_key ; portc[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.852      ; 1.722      ;
; -0.304 ; spetskeyboard:spetskey|res_key ; portc[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.852      ; 1.722      ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'SPI:SD|Divider:inst|inst'                                                                                                                            ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock                 ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; -0.104 ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; -0.500       ; 1.357      ; 0.857      ;
; 0.259  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.448      ; 1.811      ;
; 0.259  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.449      ; 1.812      ;
; 0.259  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.449      ; 1.812      ;
; 0.259  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.449      ; 1.812      ;
; 0.259  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.448      ; 1.811      ;
; 0.259  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst26~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.448      ; 1.811      ;
; 0.337  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.327      ; 2.873      ;
; 0.337  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.327      ; 2.873      ;
; 0.337  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.328      ; 2.874      ;
; 0.337  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.328      ; 2.874      ;
; 0.337  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.328      ; 2.874      ;
; 0.337  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.327      ; 2.873      ;
; 0.447  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.445      ; 1.996      ;
; 0.447  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.445      ; 1.996      ;
; 0.525  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.324      ; 3.058      ;
; 0.525  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.324      ; 3.058      ;
; 0.986  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.104      ; 2.194      ;
; 0.986  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.104      ; 2.194      ;
; 0.986  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.105      ; 2.195      ;
; 0.986  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.105      ; 2.195      ;
; 0.986  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.105      ; 2.195      ;
; 0.986  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.104      ; 2.194      ;
; 1.002  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.328      ; 3.039      ;
; 1.002  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.328      ; 3.039      ;
; 1.003  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.327      ; 3.039      ;
; 1.003  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.327      ; 3.039      ;
; 1.003  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.328      ; 3.040      ;
; 1.003  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.327      ; 3.039      ;
; 1.124  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.406      ; 2.624      ;
; 1.124  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst23~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.406      ; 2.624      ;
; 1.124  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst20~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.407      ; 2.625      ;
; 1.124  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst17~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.407      ; 2.625      ;
; 1.124  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.407      ; 2.625      ;
; 1.124  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst26~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.406      ; 2.624      ;
; 1.174  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.101      ; 2.379      ;
; 1.174  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.101      ; 2.379      ;
; 1.178  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.207      ; 2.489      ;
; 1.178  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.207      ; 2.489      ;
; 1.179  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.206      ; 2.489      ;
; 1.179  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.206      ; 2.489      ;
; 1.179  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.207      ; 2.490      ;
; 1.179  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.206      ; 2.489      ;
; 1.209  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.324      ; 3.242      ;
; 1.209  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.324      ; 3.242      ;
; 1.302  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.207      ; 2.613      ;
; 1.302  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.207      ; 2.613      ;
; 1.303  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.206      ; 2.613      ;
; 1.303  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.206      ; 2.613      ;
; 1.303  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.207      ; 2.614      ;
; 1.303  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.206      ; 2.613      ;
; 1.312  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.403      ; 2.809      ;
; 1.312  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst14~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.403      ; 2.809      ;
; 1.314  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 2.739      ;
; 1.314  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 2.739      ;
; 1.314  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.740      ;
; 1.314  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.740      ;
; 1.314  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.740      ;
; 1.314  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 2.739      ;
; 1.385  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.203      ; 2.692      ;
; 1.385  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.203      ; 2.692      ;
; 1.403  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.206      ; 2.713      ;
; 1.403  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.206      ; 2.713      ;
; 1.403  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.207      ; 2.714      ;
; 1.403  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.207      ; 2.714      ;
; 1.403  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.207      ; 2.714      ;
; 1.403  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.206      ; 2.713      ;
; 1.437  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 2.862      ;
; 1.437  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 2.862      ;
; 1.437  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.863      ;
; 1.437  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.863      ;
; 1.437  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.863      ;
; 1.437  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 2.862      ;
; 1.494  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.203      ; 2.801      ;
; 1.494  ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.203      ; 2.801      ;
; 1.502  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.318      ; 2.924      ;
; 1.502  ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.318      ; 2.924      ;
; 1.509  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 2.934      ;
; 1.509  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 2.934      ;
; 1.509  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.935      ;
; 1.509  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.935      ;
; 1.509  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.935      ;
; 1.509  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 2.934      ;
; 1.557  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 2.982      ;
; 1.557  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 2.982      ;
; 1.557  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.983      ;
; 1.557  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.983      ;
; 1.557  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 2.983      ;
; 1.557  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 2.982      ;
; 1.591  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.203      ; 2.898      ;
; 1.591  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.203      ; 2.898      ;
; 1.625  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.318      ; 3.047      ;
; 1.625  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.318      ; 3.047      ;
; 1.635  ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 3.060      ;
; 1.635  ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 3.060      ;
; 1.635  ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 3.061      ;
; 1.635  ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 3.061      ;
; 1.635  ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.322      ; 3.061      ;
; 1.635  ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 3.060      ;
; 1.641  ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.321      ; 3.066      ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_cpu'                                                                                                                                                 ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                              ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.005 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Save_ALU_r       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.565      ; 1.734      ;
; -0.005 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.561      ; 1.730      ;
; -0.005 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[2]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.564      ; 1.733      ;
; -0.005 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[1]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.560      ; 1.729      ;
; -0.004 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PreserveC_r      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.562      ; 1.732      ;
; -0.004 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.562      ; 1.732      ;
; -0.004 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[3]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.562      ; 1.732      ;
; -0.004 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[0]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.562      ; 1.732      ;
; -0.004 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.561      ; 1.731      ;
; -0.004 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.561      ; 1.731      ;
; -0.004 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.561      ; 1.731      ;
; 0.002  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.732      ;
; 0.002  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.732      ;
; 0.002  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.732      ;
; 0.002  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.732      ;
; 0.002  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.732      ;
; 0.002  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.732      ;
; 0.002  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.732      ;
; 0.002  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[10]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.554      ; 1.730      ;
; 0.002  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.732      ;
; 0.002  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[15]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.724      ;
; 0.002  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[8]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.724      ;
; 0.002  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[9]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.724      ;
; 0.002  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[9]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.724      ;
; 0.002  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[10]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.724      ;
; 0.002  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[15]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.724      ;
; 0.002  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[11]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.724      ;
; 0.002  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[12]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.724      ;
; 0.002  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[14]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.724      ;
; 0.002  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[13]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.724      ;
; 0.003  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.547      ; 1.724      ;
; 0.003  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.733      ;
; 0.003  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[8]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.547      ; 1.724      ;
; 0.003  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.547      ; 1.724      ;
; 0.003  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[12]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.547      ; 1.724      ;
; 0.003  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.733      ;
; 0.003  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.733      ;
; 0.003  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.733      ;
; 0.003  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.733      ;
; 0.003  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.733      ;
; 0.008  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.558      ; 1.740      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.731      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.557      ; 1.740      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.558      ; 1.741      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.558      ; 1.741      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.558      ; 1.741      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[0]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.739      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.739      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.557      ; 1.740      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.557      ; 1.740      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.557      ; 1.740      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.557      ; 1.740      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Halt_FF          ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.558      ; 1.741      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.739      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[1]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.739      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[7]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.739      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[5]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.739      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[3]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.739      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[1]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.739      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.731      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.731      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[3]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.731      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[4]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.731      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[5]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.731      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[6]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.731      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[7]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.731      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.739      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.731      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[6]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.739      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[4]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.556      ; 1.739      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Arith16_r        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.557      ; 1.740      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.731      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.731      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DBIN                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.557      ; 1.740      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[14]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.731      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.731      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[13]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.559      ; 1.742      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[11]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.731      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.731      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[10]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.731      ;
; 0.009  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.548      ; 1.731      ;
; 0.196  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|WR_n                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.370      ; 1.740      ;
; 0.301  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[7]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.264      ; 1.739      ;
; 0.301  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[6]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.264      ; 1.739      ;
; 0.301  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[5]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.264      ; 1.739      ;
; 0.301  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[4]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.264      ; 1.739      ;
; 0.301  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[3]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.264      ; 1.739      ;
; 0.301  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[2]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.264      ; 1.739      ;
; 0.301  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[0]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.264      ; 1.739      ;
; 0.412  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[13]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.144      ; 1.730      ;
; 0.412  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[14]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.144      ; 1.730      ;
; 0.412  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[12]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.144      ; 1.730      ;
; 0.412  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[11]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.144      ; 1.730      ;
; 0.412  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[15]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.144      ; 1.730      ;
; 0.412  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[9]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.144      ; 1.730      ;
; 0.412  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[8]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.144      ; 1.730      ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                       ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 1.586 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst44 ; -0.500       ; -0.331     ; 0.849      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                       ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 1.629 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst42 ; -0.500       ; -0.366     ; 0.857      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                       ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 1.633 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst45 ; -0.500       ; -0.378     ; 0.849      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_cpu'                                                               ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DBIN                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|Arith16_r        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|Halt_FF          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycle[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycle[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycle[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycles[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycles[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycles[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PreserveC_r      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|Read_To_Reg_r[0] ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; SPI:SD|Divider:inst|inst                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; b                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; bb~reg0                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; blue~reg0                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; cd_in[0]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; cd_in[1]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; cd_in[2]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; cd_in[3]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; cd_in[4]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; cd_in[5]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; cd_in[6]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; cd_in[7]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; clk_cpu                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; dataI[0]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; dataI[1]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; dataI[2]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; dataI[3]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; dataI[4]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; dataI[5]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; dataI[6]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; dataI[7]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; del[1]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; g                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; gb~reg0                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; green~reg0                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hcnt[0]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hcnt[1]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hcnt[2]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hcnt[3]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hcnt[4]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hcnt[5]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hcnt[6]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hcnt[7]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hcnt[8]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hsync                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; i                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a1~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a2~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a3~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a5~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a6~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a7~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|address_reg_a[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|address_reg_a[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|out_address_reg_a[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|out_address_reg_a[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a0                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a1                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a12                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a14                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a14~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a16                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a16~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a17                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a17~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a18                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a18~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a1~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a20                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a20~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a21                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a21~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a22                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a22~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a23                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a23~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a24                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a24~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a25                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a25~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a26                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a26~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a28                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a29                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2~porta_address_reg0   ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst'                                                                     ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|Divider:inst|inst1            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst14~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst17~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst20~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst23~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst26~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst41           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|SPIReg:inst1|inst42           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ;
; 0.201  ; 0.417        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst17~_emulated ;
; 0.201  ; 0.417        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst20~_emulated ;
; 0.201  ; 0.417        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst23~_emulated ;
; 0.201  ; 0.417        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst26~_emulated ;
; 0.201  ; 0.417        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ;
; 0.201  ; 0.417        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst14~_emulated ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|Divider:inst|inst1            ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|SPIReg:inst1|inst42           ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst41           ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst41           ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|SPIReg:inst1|inst42           ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|Divider:inst|inst1            ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst14~_emulated ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst17~_emulated ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst20~_emulated ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst23~_emulated ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst26~_emulated ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst17~_emulated|clk        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst20~_emulated|clk        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst23~_emulated|clk        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst26~_emulated|clk        ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst42|clk                  ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst5~_emulated|clk         ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst6~_emulated|clk         ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst14~_emulated|clk        ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst7~_emulated|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|inclk[0]     ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|outclk       ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst|inst7|combout                ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst1|clk                    ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst7|datad                  ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|datad                ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst41|clk                  ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst|q                       ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|combout              ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst41|clk                  ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|datad                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst7|datad                  ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst1|clk                    ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst|inst7|combout                ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|inclk[0]     ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|outclk       ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst14~_emulated|clk        ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst17~_emulated|clk        ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst20~_emulated|clk        ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst23~_emulated|clk        ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst26~_emulated|clk        ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst42|clk                  ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst5~_emulated|clk         ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst6~_emulated|clk         ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst7~_emulated|clk         ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'T8080se:VM80|T80:u0|A[10]'                                                                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst11           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst9            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst40       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst21                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst24                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst28                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst33                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]                          ;
; -0.241 ; -0.057       ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst21                    ;
; -0.241 ; -0.057       ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst28                    ;
; -0.241 ; -0.057       ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst33                    ;
; -0.213 ; -0.029       ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst24                    ;
; -0.121 ; 0.095        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst40       ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst21|clk                    ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst28|clk                    ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst33|clk                    ;
; -0.037 ; -0.037       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18~clkctrl|inclk[0]       ;
; -0.037 ; -0.037       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18~clkctrl|outclk         ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst24|clk                    ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst7~latch  ;
; -0.017 ; -0.017       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst14~latch ;
; -0.015 ; -0.015       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst7~latch|datac       ;
; -0.014 ; -0.014       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst14~latch|datac      ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst17~latch|datad      ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst23~latch|datad      ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst26~latch|datad      ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst20~latch|datad      ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst5~latch|datad       ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst6~latch|datad       ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst17~latch ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst23~latch ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst26~latch ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst20~latch ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst5~latch  ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst6~latch  ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|combout                ;
; 0.013  ; 0.013        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|dataa                  ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|inclk[0]   ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|outclk     ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst11|combout                ;
; 0.049  ; 0.049        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst11|datad                  ;
; 0.060  ; 0.060        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst|datad              ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst|combout            ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|combout                   ;
; 0.076  ; 0.260        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst11           ;
; 0.076  ; 0.260        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst9            ;
; 0.076  ; 0.260        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]                          ;
; 0.076  ; 0.260        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]                          ;
; 0.101  ; 0.101        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst40|clk              ;
; 0.123  ; 0.307        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst40       ;
; 0.213  ; 0.429        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst24                    ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst21                    ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst28                    ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst33                    ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst11|clk                    ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst9|clk                     ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]|clk                      ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]|clk                      ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8~clkctrl|inclk[0]        ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8~clkctrl|outclk          ;
; 0.303  ; 0.303        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst40|clk              ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8|combout                 ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst|combout            ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|combout                   ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|datac                     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst|datad              ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8|dataa                   ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst11|datad                  ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst11|combout                ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|19~2|combout           ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|inclk[0]   ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|outclk     ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|19~0|datad             ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|19~2|dataa             ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|19~0|combout           ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|datad                     ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|dataa                  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; u6~0|datad                       ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; u6~0|combout                     ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|combout                ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; Equal5~5|datad                   ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst20~latch ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst6~latch  ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst5~latch  ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst17~latch ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst23~latch ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst26~latch ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; Equal5~5|combout                 ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst20~latch|datad      ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst6~latch|datad       ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst5~latch|datad       ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst17~latch|datad      ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst23~latch|datad      ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst26~latch|datad      ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst14~latch|datac      ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst7~latch|datac       ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; Equal5~2|datad                   ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst14~latch ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst7~latch  ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'hcnt[8]'                                                         ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[9]                  ;
; 0.093  ; 0.309        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[0]                  ;
; 0.093  ; 0.309        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[1]                  ;
; 0.093  ; 0.309        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[2]                  ;
; 0.093  ; 0.309        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[3]                  ;
; 0.093  ; 0.309        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[4]                  ;
; 0.093  ; 0.309        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[5]                  ;
; 0.093  ; 0.309        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[6]                  ;
; 0.093  ; 0.309        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[7]                  ;
; 0.093  ; 0.309        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[8]                  ;
; 0.093  ; 0.309        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[9]                  ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[0]|clk              ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[1]|clk              ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[2]|clk              ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[3]|clk              ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[4]|clk              ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[5]|clk              ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[6]|clk              ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[7]|clk              ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[8]|clk              ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[9]|clk              ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|inclk[0] ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; hcnt[8]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; hcnt[8]|q                ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[0]                  ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[1]                  ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[2]                  ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[3]                  ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[4]                  ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[5]                  ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[6]                  ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[7]                  ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[8]                  ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[9]                  ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|inclk[0] ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|outclk   ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[0]|clk              ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[1]|clk              ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[2]|clk              ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[3]|clk              ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[4]|clk              ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[5]|clk              ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[6]|clk              ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[7]|clk              ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[8]|clk              ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[9]|clk              ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst1'                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst1 ; Fall       ; SPI:SD|Divider:inst|inst2 ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst1 ; Fall       ; SPI:SD|Divider:inst|inst2 ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst1 ; Fall       ; SPI:SD|Divider:inst|inst2 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst1|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst1|q           ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst2|clk         ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst2'                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst2 ; Fall       ; SPI:SD|Divider:inst|inst3 ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst2 ; Fall       ; SPI:SD|Divider:inst|inst3 ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst2 ; Fall       ; SPI:SD|Divider:inst|inst3 ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst2|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst2|q           ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst3|clk         ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst42'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|SPIReg:inst1|inst42 ; Fall       ; SPI:SD|SPIReg:inst1|inst44 ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst42 ; Fall       ; SPI:SD|SPIReg:inst1|inst44 ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst42 ; Fall       ; SPI:SD|SPIReg:inst1|inst44 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst44|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst42|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst42|q          ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst44|clk        ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst44'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|SPIReg:inst1|inst44 ; Fall       ; SPI:SD|SPIReg:inst1|inst45 ;
; 0.241  ; 0.457        ; 0.216          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst44 ; Fall       ; SPI:SD|SPIReg:inst1|inst45 ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst44 ; Fall       ; SPI:SD|SPIReg:inst1|inst45 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst45|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst44|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst44|q          ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst45|clk        ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst45'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|SPIReg:inst1|inst45 ; Fall       ; SPI:SD|SPIReg:inst1|inst46 ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst45 ; Fall       ; SPI:SD|SPIReg:inst1|inst46 ;
; 0.365  ; 0.549        ; 0.184          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst45 ; Fall       ; SPI:SD|SPIReg:inst1|inst46 ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst46|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst45|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst45|q          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst46|clk        ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spetskeyboard:spetskey|mx_st'                                                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskeyboard:spetskey|mx_st_key ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskeyboard:spetskey|mx_st_key ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskeyboard:spetskey|mx_st_key ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st_key|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st|q                 ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st_key|clk           ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; 9.597  ; 9.597        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.597  ; 9.597        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                               ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                               ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                               ;
; 10.401 ; 10.401       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.401 ; 10.401       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; 14.461 ; 14.677       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; clock                                                                                 ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][3]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][0]                                              ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][1]                                              ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][3]                                              ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][1]                                              ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][0]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][3]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][5]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][2]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][1]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][2]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][3]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][4]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][5]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][1]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][3]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][1]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][3]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][5]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][1]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][3]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][2]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][3]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][5]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][3]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][5]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|mx_st                                                          ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|press_release                                                  ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2rden                                                        ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.0101                                                     ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.1000                                                     ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.1010                                                     ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|strobe                                                         ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ex_code                                                        ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][0]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][1]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][2]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][4]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][5]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][2]                                              ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][4]                                              ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][5]                                              ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][0]                                              ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][2]                                              ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][3]                                              ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][4]                                              ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][5]                                              ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][1]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][2]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][3]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][4]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][5]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][0]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][1]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][2]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][4]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][0]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][1]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][3]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][4]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][5]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][0]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][0]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][2]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][4]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][5]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][0]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][2]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][4]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][0]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][2]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][4]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][5]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][0]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][1]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][4]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][0]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][1]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][2]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][4]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[0]                         ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[1]                         ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[2]                         ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[3]                         ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_h                 ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l                 ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_falling_edge_marker   ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_rising_edge_marker    ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_h                 ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_l                 ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_rising_edge_marker    ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_clk_h            ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state                             ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|ps2_clk_s                            ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|ps2_data_s                           ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[10]                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+
; miso      ; SPI:SD|Divider:inst|inst ; 0.256 ; 0.861 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; md[*]     ; clock                    ; 1.460 ; 2.203 ; Rise       ; clock                                           ;
;  md[0]    ; clock                    ; 1.460 ; 2.203 ; Rise       ; clock                                           ;
;  md[1]    ; clock                    ; 0.928 ; 1.596 ; Rise       ; clock                                           ;
;  md[2]    ; clock                    ; 1.087 ; 1.789 ; Rise       ; clock                                           ;
;  md[3]    ; clock                    ; 0.956 ; 1.627 ; Rise       ; clock                                           ;
;  md[4]    ; clock                    ; 0.907 ; 1.556 ; Rise       ; clock                                           ;
;  md[5]    ; clock                    ; 0.936 ; 1.615 ; Rise       ; clock                                           ;
;  md[6]    ; clock                    ; 0.995 ; 1.649 ; Rise       ; clock                                           ;
;  md[7]    ; clock                    ; 0.923 ; 1.576 ; Rise       ; clock                                           ;
; md[*]     ; clock                    ; 3.150 ; 4.010 ; Fall       ; clock                                           ;
;  md[0]    ; clock                    ; 2.020 ; 2.886 ; Fall       ; clock                                           ;
;  md[1]    ; clock                    ; 1.963 ; 2.749 ; Fall       ; clock                                           ;
;  md[2]    ; clock                    ; 2.083 ; 2.728 ; Fall       ; clock                                           ;
;  md[3]    ; clock                    ; 2.579 ; 3.336 ; Fall       ; clock                                           ;
;  md[4]    ; clock                    ; 2.463 ; 3.195 ; Fall       ; clock                                           ;
;  md[5]    ; clock                    ; 3.150 ; 4.010 ; Fall       ; clock                                           ;
;  md[6]    ; clock                    ; 2.785 ; 3.466 ; Fall       ; clock                                           ;
;  md[7]    ; clock                    ; 2.753 ; 3.479 ; Fall       ; clock                                           ;
; sd_ins    ; clock                    ; 1.273 ; 1.938 ; Fall       ; clock                                           ;
; ps2_clk   ; clk                      ; 2.568 ; 3.149 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ps2_data  ; clk                      ; 2.603 ; 3.228 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+
; miso      ; SPI:SD|Divider:inst|inst ; 0.041  ; -0.535 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; md[*]     ; clock                    ; -0.664 ; -1.295 ; Rise       ; clock                                           ;
;  md[0]    ; clock                    ; -1.200 ; -1.928 ; Rise       ; clock                                           ;
;  md[1]    ; clock                    ; -0.683 ; -1.334 ; Rise       ; clock                                           ;
;  md[2]    ; clock                    ; -0.837 ; -1.519 ; Rise       ; clock                                           ;
;  md[3]    ; clock                    ; -0.711 ; -1.363 ; Rise       ; clock                                           ;
;  md[4]    ; clock                    ; -0.664 ; -1.295 ; Rise       ; clock                                           ;
;  md[5]    ; clock                    ; -0.692 ; -1.352 ; Rise       ; clock                                           ;
;  md[6]    ; clock                    ; -0.754 ; -1.396 ; Rise       ; clock                                           ;
;  md[7]    ; clock                    ; -0.679 ; -1.315 ; Rise       ; clock                                           ;
; md[*]     ; clock                    ; -0.521 ; -1.153 ; Fall       ; clock                                           ;
;  md[0]    ; clock                    ; -1.054 ; -1.782 ; Fall       ; clock                                           ;
;  md[1]    ; clock                    ; -0.539 ; -1.188 ; Fall       ; clock                                           ;
;  md[2]    ; clock                    ; -0.695 ; -1.376 ; Fall       ; clock                                           ;
;  md[3]    ; clock                    ; -0.568 ; -1.220 ; Fall       ; clock                                           ;
;  md[4]    ; clock                    ; -0.521 ; -1.153 ; Fall       ; clock                                           ;
;  md[5]    ; clock                    ; -0.548 ; -1.208 ; Fall       ; clock                                           ;
;  md[6]    ; clock                    ; -0.532 ; -1.175 ; Fall       ; clock                                           ;
;  md[7]    ; clock                    ; -0.536 ; -1.172 ; Fall       ; clock                                           ;
; sd_ins    ; clock                    ; -0.981 ; -1.634 ; Fall       ; clock                                           ;
; ps2_clk   ; clk                      ; -2.198 ; -2.772 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ps2_data  ; clk                      ; -2.231 ; -2.848 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                   ;
+-----------+------------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+------------------------------+-------+-------+------------+-------------------------------------------------+
; mosi      ; SPI:SD|Divider:inst|inst     ; 5.061 ; 5.190 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst     ; 4.400 ; 4.639 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst     ; 3.626 ;       ; Fall       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst2    ; 4.365 ; 4.554 ; Fall       ; SPI:SD|Divider:inst|inst2                       ;
; led_green ; T8080se:VM80|T80:u0|A[10]    ; 5.748 ; 5.588 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; led_red   ; T8080se:VM80|T80:u0|A[10]    ; 5.459 ; 5.335 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]    ; 7.195 ; 7.558 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]    ; 4.502 ;       ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]    ; 6.376 ; 6.645 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]    ; 7.195 ; 7.558 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]    ; 6.323 ; 6.590 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; md[*]     ; T8080se:VM80|T80:u0|A[10]    ; 8.470 ; 8.628 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[0]    ; T8080se:VM80|T80:u0|A[10]    ; 6.893 ; 6.995 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[1]    ; T8080se:VM80|T80:u0|A[10]    ; 6.811 ; 6.811 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[2]    ; T8080se:VM80|T80:u0|A[10]    ; 7.492 ; 7.607 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[3]    ; T8080se:VM80|T80:u0|A[10]    ; 7.716 ; 7.796 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[4]    ; T8080se:VM80|T80:u0|A[10]    ; 8.470 ; 8.628 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[5]    ; T8080se:VM80|T80:u0|A[10]    ; 7.442 ; 7.553 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[6]    ; T8080se:VM80|T80:u0|A[10]    ; 7.538 ; 7.670 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[7]    ; T8080se:VM80|T80:u0|A[10]    ; 7.671 ; 7.777 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]    ; 4.373 ; 4.482 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ram_we    ; T8080se:VM80|T80:u0|A[10]    ; 4.407 ;       ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_clk    ; T8080se:VM80|T80:u0|A[10]    ; 6.244 ; 6.476 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_cs     ; T8080se:VM80|T80:u0|A[10]    ; 5.719 ; 5.533 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]    ; 4.643 ; 4.930 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]    ;       ; 4.930 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]    ; 3.824 ;       ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]    ; 4.643 ;       ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]    ; 3.771 ;       ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; md[*]     ; T8080se:VM80|T80:u0|A[10]    ; 6.000 ; 6.214 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[0]    ; T8080se:VM80|T80:u0|A[10]    ; 4.607 ; 4.721 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[1]    ; T8080se:VM80|T80:u0|A[10]    ; 4.476 ; 4.473 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[2]    ; T8080se:VM80|T80:u0|A[10]    ; 5.043 ; 5.176 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[3]    ; T8080se:VM80|T80:u0|A[10]    ; 5.230 ; 5.397 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[4]    ; T8080se:VM80|T80:u0|A[10]    ; 6.000 ; 6.214 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[5]    ; T8080se:VM80|T80:u0|A[10]    ; 5.008 ; 5.126 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[6]    ; T8080se:VM80|T80:u0|A[10]    ; 5.104 ; 5.243 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[7]    ; T8080se:VM80|T80:u0|A[10]    ; 5.202 ; 5.364 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]    ; 6.069 ; 6.174 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ram_we    ; T8080se:VM80|T80:u0|A[10]    ;       ; 4.532 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; clk_cpu                      ; 6.400 ; 6.408 ; Rise       ; clk_cpu                                         ;
;  ma[0]    ; clk_cpu                      ; 4.256 ; 4.515 ; Rise       ; clk_cpu                                         ;
;  ma[1]    ; clk_cpu                      ; 4.261 ; 4.475 ; Rise       ; clk_cpu                                         ;
;  ma[2]    ; clk_cpu                      ; 3.821 ; 4.000 ; Rise       ; clk_cpu                                         ;
;  ma[3]    ; clk_cpu                      ; 3.737 ; 3.906 ; Rise       ; clk_cpu                                         ;
;  ma[4]    ; clk_cpu                      ; 4.051 ; 4.246 ; Rise       ; clk_cpu                                         ;
;  ma[5]    ; clk_cpu                      ; 4.442 ; 4.709 ; Rise       ; clk_cpu                                         ;
;  ma[6]    ; clk_cpu                      ; 4.088 ; 4.284 ; Rise       ; clk_cpu                                         ;
;  ma[7]    ; clk_cpu                      ; 5.737 ; 6.144 ; Rise       ; clk_cpu                                         ;
;  ma[8]    ; clk_cpu                      ; 3.806 ; 3.975 ; Rise       ; clk_cpu                                         ;
;  ma[9]    ; clk_cpu                      ; 5.237 ; 5.533 ; Rise       ; clk_cpu                                         ;
;  ma[11]   ; clk_cpu                      ; 3.969 ; 4.153 ; Rise       ; clk_cpu                                         ;
;  ma[12]   ; clk_cpu                      ; 4.051 ; 4.256 ; Rise       ; clk_cpu                                         ;
;  ma[13]   ; clk_cpu                      ; 3.772 ; 3.950 ; Rise       ; clk_cpu                                         ;
;  ma[14]   ; clk_cpu                      ; 3.884 ; 4.072 ; Rise       ; clk_cpu                                         ;
;  ma[15]   ; clk_cpu                      ; 4.173 ; 4.391 ; Rise       ; clk_cpu                                         ;
;  ma[16]   ; clk_cpu                      ; 5.631 ; 5.798 ; Rise       ; clk_cpu                                         ;
;  ma[17]   ; clk_cpu                      ; 6.400 ; 6.408 ; Rise       ; clk_cpu                                         ;
;  ma[18]   ; clk_cpu                      ; 5.528 ; 5.440 ; Rise       ; clk_cpu                                         ;
; md[*]     ; clk_cpu                      ; 7.999 ; 8.316 ; Rise       ; clk_cpu                                         ;
;  md[0]    ; clk_cpu                      ; 6.411 ; 6.776 ; Rise       ; clk_cpu                                         ;
;  md[1]    ; clk_cpu                      ; 6.233 ; 6.230 ; Rise       ; clk_cpu                                         ;
;  md[2]    ; clk_cpu                      ; 6.800 ; 6.933 ; Rise       ; clk_cpu                                         ;
;  md[3]    ; clk_cpu                      ; 7.010 ; 7.154 ; Rise       ; clk_cpu                                         ;
;  md[4]    ; clk_cpu                      ; 7.999 ; 8.316 ; Rise       ; clk_cpu                                         ;
;  md[5]    ; clk_cpu                      ; 6.875 ; 7.200 ; Rise       ; clk_cpu                                         ;
;  md[6]    ; clk_cpu                      ; 7.055 ; 7.298 ; Rise       ; clk_cpu                                         ;
;  md[7]    ; clk_cpu                      ; 7.055 ; 7.301 ; Rise       ; clk_cpu                                         ;
; mosi      ; clk_cpu                      ; 6.329 ; 6.456 ; Rise       ; clk_cpu                                         ;
; ram_oe    ; clk_cpu                      ; 4.669 ; 4.467 ; Rise       ; clk_cpu                                         ;
; ram_we    ; clk_cpu                      ; 6.123 ; 6.324 ; Rise       ; clk_cpu                                         ;
; h_sync    ; clock                        ; 4.044 ; 4.255 ; Rise       ; clock                                           ;
; ma[*]     ; clock                        ; 6.580 ; 6.749 ; Rise       ; clock                                           ;
;  ma[0]    ; clock                        ; 4.755 ; 4.888 ; Rise       ; clock                                           ;
;  ma[1]    ; clock                        ; 4.369 ; 4.424 ; Rise       ; clock                                           ;
;  ma[2]    ; clock                        ; 4.514 ; 4.544 ; Rise       ; clock                                           ;
;  ma[3]    ; clock                        ; 4.358 ; 4.405 ; Rise       ; clock                                           ;
;  ma[4]    ; clock                        ; 4.498 ; 4.559 ; Rise       ; clock                                           ;
;  ma[5]    ; clock                        ; 4.784 ; 4.883 ; Rise       ; clock                                           ;
;  ma[6]    ; clock                        ; 4.921 ; 4.992 ; Rise       ; clock                                           ;
;  ma[7]    ; clock                        ; 4.746 ; 4.796 ; Rise       ; clock                                           ;
;  ma[8]    ; clock                        ; 4.417 ; 4.466 ; Rise       ; clock                                           ;
;  ma[9]    ; clock                        ; 5.743 ; 5.872 ; Rise       ; clock                                           ;
;  ma[10]   ; clock                        ; 4.908 ; 5.014 ; Rise       ; clock                                           ;
;  ma[11]   ; clock                        ; 4.617 ; 4.679 ; Rise       ; clock                                           ;
;  ma[12]   ; clock                        ; 4.638 ; 4.707 ; Rise       ; clock                                           ;
;  ma[13]   ; clock                        ; 4.522 ; 4.606 ; Rise       ; clock                                           ;
;  ma[14]   ; clock                        ; 4.497 ; 4.702 ; Rise       ; clock                                           ;
;  ma[15]   ; clock                        ; 4.650 ; 4.655 ; Rise       ; clock                                           ;
;  ma[16]   ; clock                        ; 5.854 ; 6.109 ; Rise       ; clock                                           ;
;  ma[17]   ; clock                        ; 6.580 ; 6.749 ; Rise       ; clock                                           ;
;  ma[18]   ; clock                        ; 5.708 ; 5.781 ; Rise       ; clock                                           ;
; md[*]     ; clock                        ; 7.322 ; 7.480 ; Rise       ; clock                                           ;
;  md[0]    ; clock                        ; 5.758 ; 5.872 ; Rise       ; clock                                           ;
;  md[1]    ; clock                        ; 5.665 ; 5.665 ; Rise       ; clock                                           ;
;  md[2]    ; clock                        ; 6.344 ; 6.459 ; Rise       ; clock                                           ;
;  md[3]    ; clock                        ; 6.568 ; 6.648 ; Rise       ; clock                                           ;
;  md[4]    ; clock                        ; 7.322 ; 7.480 ; Rise       ; clock                                           ;
;  md[5]    ; clock                        ; 6.294 ; 6.405 ; Rise       ; clock                                           ;
;  md[6]    ; clock                        ; 6.390 ; 6.522 ; Rise       ; clock                                           ;
;  md[7]    ; clock                        ; 6.523 ; 6.629 ; Rise       ; clock                                           ;
; mosi      ; clock                        ; 5.106 ; 5.377 ; Rise       ; clock                                           ;
; ram_oe    ; clock                        ; 4.620 ; 4.632 ; Rise       ; clock                                           ;
; ram_we    ; clock                        ; 5.349 ; 5.326 ; Rise       ; clock                                           ;
; v_sync    ; clock                        ; 4.806 ; 5.034 ; Rise       ; clock                                           ;
; bb        ; clock                        ; 3.713 ; 3.813 ; Fall       ; clock                                           ;
; blue      ; clock                        ; 3.591 ; 3.663 ; Fall       ; clock                                           ;
; gb        ; clock                        ; 3.742 ; 3.850 ; Fall       ; clock                                           ;
; green     ; clock                        ; 3.724 ; 3.831 ; Fall       ; clock                                           ;
; ma[*]     ; clock                        ;       ; 2.765 ; Fall       ; clock                                           ;
;  ma[16]   ; clock                        ;       ; 2.765 ; Fall       ; clock                                           ;
; md[*]     ; clock                        ; 5.513 ; 5.531 ; Fall       ; clock                                           ;
;  md[0]    ; clock                        ; 5.513 ; 5.531 ; Fall       ; clock                                           ;
;  md[1]    ; clock                        ; 4.691 ; 4.665 ; Fall       ; clock                                           ;
;  md[2]    ; clock                        ; 4.373 ; 4.439 ; Fall       ; clock                                           ;
;  md[3]    ; clock                        ; 4.425 ; 4.506 ; Fall       ; clock                                           ;
;  md[4]    ; clock                        ; 5.197 ; 5.332 ; Fall       ; clock                                           ;
;  md[5]    ; clock                        ; 4.486 ; 4.548 ; Fall       ; clock                                           ;
;  md[6]    ; clock                        ; 4.464 ; 4.568 ; Fall       ; clock                                           ;
;  md[7]    ; clock                        ; 4.399 ; 4.483 ; Fall       ; clock                                           ;
; rb        ; clock                        ; 3.932 ; 4.043 ; Fall       ; clock                                           ;
; red       ; clock                        ; 3.940 ; 4.090 ; Fall       ; clock                                           ;
; sound     ; clock                        ; 4.090 ; 4.221 ; Fall       ; clock                                           ;
; ma[*]     ; hcnt[8]                      ; 2.733 ;       ; Rise       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                      ; 2.733 ;       ; Rise       ; hcnt[8]                                         ;
; ma[*]     ; hcnt[8]                      ; 4.743 ; 4.928 ; Fall       ; hcnt[8]                                         ;
;  ma[0]    ; hcnt[8]                      ; 4.653 ; 4.862 ; Fall       ; hcnt[8]                                         ;
;  ma[1]    ; hcnt[8]                      ; 4.265 ; 4.400 ; Fall       ; hcnt[8]                                         ;
;  ma[2]    ; hcnt[8]                      ; 4.177 ; 4.290 ; Fall       ; hcnt[8]                                         ;
;  ma[3]    ; hcnt[8]                      ; 4.411 ; 4.557 ; Fall       ; hcnt[8]                                         ;
;  ma[4]    ; hcnt[8]                      ; 4.383 ; 4.521 ; Fall       ; hcnt[8]                                         ;
;  ma[5]    ; hcnt[8]                      ; 4.730 ; 4.915 ; Fall       ; hcnt[8]                                         ;
;  ma[6]    ; hcnt[8]                      ; 4.743 ; 4.928 ; Fall       ; hcnt[8]                                         ;
;  ma[7]    ; hcnt[8]                      ; 4.433 ; 4.561 ; Fall       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                      ;       ; 2.916 ; Fall       ; hcnt[8]                                         ;
; ram_we    ; clk                          ;       ; 2.335 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ram_we    ; clk                          ; 2.486 ;       ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ma[*]     ; spetskeyboard:spetskey|mx_st ; 5.391 ; 5.752 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[16]   ; spetskeyboard:spetskey|mx_st ; 4.572 ; 4.839 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[17]   ; spetskeyboard:spetskey|mx_st ; 5.391 ; 5.752 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[18]   ; spetskeyboard:spetskey|mx_st ; 4.519 ; 4.784 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; md[*]     ; spetskeyboard:spetskey|mx_st ; 7.121 ; 7.279 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[0]    ; spetskeyboard:spetskey|mx_st ; 5.544 ; 5.646 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[1]    ; spetskeyboard:spetskey|mx_st ; 5.462 ; 5.462 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[2]    ; spetskeyboard:spetskey|mx_st ; 6.143 ; 6.258 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[3]    ; spetskeyboard:spetskey|mx_st ; 6.367 ; 6.447 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[4]    ; spetskeyboard:spetskey|mx_st ; 7.121 ; 7.279 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[5]    ; spetskeyboard:spetskey|mx_st ; 6.093 ; 6.204 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[6]    ; spetskeyboard:spetskey|mx_st ; 6.189 ; 6.321 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[7]    ; spetskeyboard:spetskey|mx_st ; 6.322 ; 6.428 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; mosi      ; spetskeyboard:spetskey|mx_st ; 5.262 ; 5.389 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; ram_we    ; spetskeyboard:spetskey|mx_st ; 5.024 ; 4.948 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
+-----------+------------------------------+-------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                           ;
+-----------+------------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+------------------------------+-------+-------+------------+-------------------------------------------------+
; mosi      ; SPI:SD|Divider:inst|inst     ; 3.941 ; 4.044 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst     ; 4.305 ; 3.748 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst     ; 3.569 ;       ; Fall       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst2    ; 4.271 ; 4.455 ; Fall       ; SPI:SD|Divider:inst|inst2                       ;
; led_green ; T8080se:VM80|T80:u0|A[10]    ; 5.340 ; 5.185 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; led_red   ; T8080se:VM80|T80:u0|A[10]    ; 5.062 ; 4.942 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]    ; 4.345 ; 3.656 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]    ; 4.345 ;       ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]    ; 5.141 ; 3.675 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]    ; 5.964 ; 4.552 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]    ; 6.087 ; 3.656 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; md[*]     ; T8080se:VM80|T80:u0|A[10]    ; 3.556 ; 3.490 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[0]    ; T8080se:VM80|T80:u0|A[10]    ; 3.634 ; 3.568 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[1]    ; T8080se:VM80|T80:u0|A[10]    ; 3.556 ; 3.490 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[2]    ; T8080se:VM80|T80:u0|A[10]    ; 3.556 ; 3.490 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[3]    ; T8080se:VM80|T80:u0|A[10]    ; 3.771 ; 3.705 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[4]    ; T8080se:VM80|T80:u0|A[10]    ; 4.033 ; 3.967 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[5]    ; T8080se:VM80|T80:u0|A[10]    ; 4.033 ; 3.967 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[6]    ; T8080se:VM80|T80:u0|A[10]    ; 4.030 ; 3.964 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[7]    ; T8080se:VM80|T80:u0|A[10]    ; 4.030 ; 3.964 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]    ; 4.026 ; 4.129 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ram_we    ; T8080se:VM80|T80:u0|A[10]    ; 4.284 ;       ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_clk    ; T8080se:VM80|T80:u0|A[10]    ; 5.786 ; 5.990 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_cs     ; T8080se:VM80|T80:u0|A[10]    ; 5.312 ; 5.133 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]    ; 3.672 ; 4.749 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]    ;       ; 4.749 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]    ; 3.704 ;       ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]    ; 4.481 ;       ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]    ; 3.672 ;       ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; md[*]     ; T8080se:VM80|T80:u0|A[10]    ; 3.543 ; 3.543 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[0]    ; T8080se:VM80|T80:u0|A[10]    ; 3.608 ; 3.608 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[1]    ; T8080se:VM80|T80:u0|A[10]    ; 3.543 ; 3.543 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[2]    ; T8080se:VM80|T80:u0|A[10]    ; 3.543 ; 3.543 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[3]    ; T8080se:VM80|T80:u0|A[10]    ; 3.734 ; 3.734 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[4]    ; T8080se:VM80|T80:u0|A[10]    ; 3.960 ; 3.960 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[5]    ; T8080se:VM80|T80:u0|A[10]    ; 3.960 ; 3.960 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[6]    ; T8080se:VM80|T80:u0|A[10]    ; 3.959 ; 3.959 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[7]    ; T8080se:VM80|T80:u0|A[10]    ; 3.959 ; 3.959 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]    ; 4.174 ; 4.297 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ram_we    ; T8080se:VM80|T80:u0|A[10]    ;       ; 4.403 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; clk_cpu                      ; 3.620 ; 3.767 ; Rise       ; clk_cpu                                         ;
;  ma[0]    ; clk_cpu                      ; 4.118 ; 4.351 ; Rise       ; clk_cpu                                         ;
;  ma[1]    ; clk_cpu                      ; 4.120 ; 4.311 ; Rise       ; clk_cpu                                         ;
;  ma[2]    ; clk_cpu                      ; 3.714 ; 3.886 ; Rise       ; clk_cpu                                         ;
;  ma[3]    ; clk_cpu                      ; 3.620 ; 3.767 ; Rise       ; clk_cpu                                         ;
;  ma[4]    ; clk_cpu                      ; 3.922 ; 4.099 ; Rise       ; clk_cpu                                         ;
;  ma[5]    ; clk_cpu                      ; 4.297 ; 4.544 ; Rise       ; clk_cpu                                         ;
;  ma[6]    ; clk_cpu                      ; 3.971 ; 4.160 ; Rise       ; clk_cpu                                         ;
;  ma[7]    ; clk_cpu                      ; 5.553 ; 5.944 ; Rise       ; clk_cpu                                         ;
;  ma[8]    ; clk_cpu                      ; 3.687 ; 3.838 ; Rise       ; clk_cpu                                         ;
;  ma[9]    ; clk_cpu                      ; 5.082 ; 5.363 ; Rise       ; clk_cpu                                         ;
;  ma[11]   ; clk_cpu                      ; 3.843 ; 4.010 ; Rise       ; clk_cpu                                         ;
;  ma[12]   ; clk_cpu                      ; 3.921 ; 4.109 ; Rise       ; clk_cpu                                         ;
;  ma[13]   ; clk_cpu                      ; 3.667 ; 3.838 ; Rise       ; clk_cpu                                         ;
;  ma[14]   ; clk_cpu                      ; 3.773 ; 3.955 ; Rise       ; clk_cpu                                         ;
;  ma[15]   ; clk_cpu                      ; 4.023 ; 4.216 ; Rise       ; clk_cpu                                         ;
;  ma[16]   ; clk_cpu                      ; 4.649 ; 4.640 ; Rise       ; clk_cpu                                         ;
;  ma[17]   ; clk_cpu                      ; 5.426 ; 5.517 ; Rise       ; clk_cpu                                         ;
;  ma[18]   ; clk_cpu                      ; 4.617 ; 4.621 ; Rise       ; clk_cpu                                         ;
; md[*]     ; clk_cpu                      ; 3.653 ; 3.653 ; Rise       ; clk_cpu                                         ;
;  md[0]    ; clk_cpu                      ; 3.718 ; 3.718 ; Rise       ; clk_cpu                                         ;
;  md[1]    ; clk_cpu                      ; 3.653 ; 3.653 ; Rise       ; clk_cpu                                         ;
;  md[2]    ; clk_cpu                      ; 3.653 ; 3.653 ; Rise       ; clk_cpu                                         ;
;  md[3]    ; clk_cpu                      ; 3.844 ; 3.844 ; Rise       ; clk_cpu                                         ;
;  md[4]    ; clk_cpu                      ; 4.070 ; 4.070 ; Rise       ; clk_cpu                                         ;
;  md[5]    ; clk_cpu                      ; 4.070 ; 4.070 ; Rise       ; clk_cpu                                         ;
;  md[6]    ; clk_cpu                      ; 4.069 ; 4.069 ; Rise       ; clk_cpu                                         ;
;  md[7]    ; clk_cpu                      ; 4.069 ; 4.069 ; Rise       ; clk_cpu                                         ;
; mosi      ; clk_cpu                      ; 4.675 ; 4.778 ; Rise       ; clk_cpu                                         ;
; ram_oe    ; clk_cpu                      ; 4.483 ; 4.305 ; Rise       ; clk_cpu                                         ;
; ram_we    ; clk_cpu                      ; 4.616 ; 4.402 ; Rise       ; clk_cpu                                         ;
; h_sync    ; clock                        ; 3.929 ; 4.133 ; Rise       ; clock                                           ;
; ma[*]     ; clock                        ; 2.545 ; 3.980 ; Rise       ; clock                                           ;
;  ma[0]    ; clock                        ; 4.435 ; 4.571 ; Rise       ; clock                                           ;
;  ma[1]    ; clock                        ; 4.064 ; 4.125 ; Rise       ; clock                                           ;
;  ma[2]    ; clock                        ; 4.151 ; 4.229 ; Rise       ; clock                                           ;
;  ma[3]    ; clock                        ; 4.054 ; 4.107 ; Rise       ; clock                                           ;
;  ma[4]    ; clock                        ; 4.192 ; 4.259 ; Rise       ; clock                                           ;
;  ma[5]    ; clock                        ; 4.464 ; 4.568 ; Rise       ; clock                                           ;
;  ma[6]    ; clock                        ; 4.542 ; 4.660 ; Rise       ; clock                                           ;
;  ma[7]    ; clock                        ; 4.374 ; 4.471 ; Rise       ; clock                                           ;
;  ma[8]    ; clock                        ; 3.858 ; 3.980 ; Rise       ; clock                                           ;
;  ma[9]    ; clock                        ; 4.954 ; 5.167 ; Rise       ; clock                                           ;
;  ma[10]   ; clock                        ; 4.478 ; 4.686 ; Rise       ; clock                                           ;
;  ma[11]   ; clock                        ; 4.054 ; 4.184 ; Rise       ; clock                                           ;
;  ma[12]   ; clock                        ; 4.319 ; 4.398 ; Rise       ; clock                                           ;
;  ma[13]   ; clock                        ; 4.217 ; 4.306 ; Rise       ; clock                                           ;
;  ma[14]   ; clock                        ; 4.099 ; 4.259 ; Rise       ; clock                                           ;
;  ma[15]   ; clock                        ; 4.309 ; 4.363 ; Rise       ; clock                                           ;
;  ma[16]   ; clock                        ; 2.545 ; 5.452 ; Rise       ; clock                                           ;
;  ma[17]   ; clock                        ; 6.186 ; 6.329 ; Rise       ; clock                                           ;
;  ma[18]   ; clock                        ; 5.377 ; 5.433 ; Rise       ; clock                                           ;
; md[*]     ; clock                        ; 2.406 ; 2.340 ; Rise       ; clock                                           ;
;  md[0]    ; clock                        ; 2.484 ; 2.418 ; Rise       ; clock                                           ;
;  md[1]    ; clock                        ; 2.406 ; 2.340 ; Rise       ; clock                                           ;
;  md[2]    ; clock                        ; 2.406 ; 2.340 ; Rise       ; clock                                           ;
;  md[3]    ; clock                        ; 2.621 ; 2.555 ; Rise       ; clock                                           ;
;  md[4]    ; clock                        ; 2.883 ; 2.817 ; Rise       ; clock                                           ;
;  md[5]    ; clock                        ; 2.883 ; 2.817 ; Rise       ; clock                                           ;
;  md[6]    ; clock                        ; 2.880 ; 2.814 ; Rise       ; clock                                           ;
;  md[7]    ; clock                        ; 2.880 ; 2.814 ; Rise       ; clock                                           ;
; mosi      ; clock                        ; 4.920 ; 5.173 ; Rise       ; clock                                           ;
; ram_oe    ; clock                        ; 4.390 ; 4.393 ; Rise       ; clock                                           ;
; ram_we    ; clock                        ; 5.021 ; 5.012 ; Rise       ; clock                                           ;
; v_sync    ; clock                        ; 4.696 ; 4.917 ; Rise       ; clock                                           ;
; bb        ; clock                        ; 3.610 ; 3.707 ; Fall       ; clock                                           ;
; blue      ; clock                        ; 3.491 ; 3.560 ; Fall       ; clock                                           ;
; gb        ; clock                        ; 3.638 ; 3.742 ; Fall       ; clock                                           ;
; green     ; clock                        ; 3.620 ; 3.724 ; Fall       ; clock                                           ;
; ma[*]     ; clock                        ;       ; 2.687 ; Fall       ; clock                                           ;
;  ma[16]   ; clock                        ;       ; 2.687 ; Fall       ; clock                                           ;
; md[*]     ; clock                        ; 2.326 ; 2.326 ; Fall       ; clock                                           ;
;  md[0]    ; clock                        ; 2.391 ; 2.391 ; Fall       ; clock                                           ;
;  md[1]    ; clock                        ; 2.326 ; 2.326 ; Fall       ; clock                                           ;
;  md[2]    ; clock                        ; 2.326 ; 2.326 ; Fall       ; clock                                           ;
;  md[3]    ; clock                        ; 2.517 ; 2.517 ; Fall       ; clock                                           ;
;  md[4]    ; clock                        ; 2.743 ; 2.743 ; Fall       ; clock                                           ;
;  md[5]    ; clock                        ; 2.743 ; 2.743 ; Fall       ; clock                                           ;
;  md[6]    ; clock                        ; 2.742 ; 2.742 ; Fall       ; clock                                           ;
;  md[7]    ; clock                        ; 2.742 ; 2.742 ; Fall       ; clock                                           ;
; rb        ; clock                        ; 3.818 ; 3.926 ; Fall       ; clock                                           ;
; red       ; clock                        ; 3.828 ; 3.973 ; Fall       ; clock                                           ;
; sound     ; clock                        ; 3.970 ; 4.096 ; Fall       ; clock                                           ;
; ma[*]     ; hcnt[8]                      ; 2.649 ;       ; Rise       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                      ; 2.649 ;       ; Rise       ; hcnt[8]                                         ;
; ma[*]     ; hcnt[8]                      ; 4.054 ; 2.815 ; Fall       ; hcnt[8]                                         ;
;  ma[0]    ; hcnt[8]                      ; 4.510 ; 4.712 ; Fall       ; hcnt[8]                                         ;
;  ma[1]    ; hcnt[8]                      ; 4.138 ; 4.268 ; Fall       ; hcnt[8]                                         ;
;  ma[2]    ; hcnt[8]                      ; 4.054 ; 4.164 ; Fall       ; hcnt[8]                                         ;
;  ma[3]    ; hcnt[8]                      ; 4.279 ; 4.420 ; Fall       ; hcnt[8]                                         ;
;  ma[4]    ; hcnt[8]                      ; 4.252 ; 4.385 ; Fall       ; hcnt[8]                                         ;
;  ma[5]    ; hcnt[8]                      ; 4.579 ; 4.745 ; Fall       ; hcnt[8]                                         ;
;  ma[6]    ; hcnt[8]                      ; 4.597 ; 4.777 ; Fall       ; hcnt[8]                                         ;
;  ma[7]    ; hcnt[8]                      ; 4.299 ; 4.424 ; Fall       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                      ;       ; 2.815 ; Fall       ; hcnt[8]                                         ;
; ram_we    ; clk                          ;       ; 2.102 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ram_we    ; clk                          ; 2.249 ;       ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ma[*]     ; spetskeyboard:spetskey|mx_st ; 4.328 ; 4.560 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[16]   ; spetskeyboard:spetskey|mx_st ; 4.360 ; 4.579 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[17]   ; spetskeyboard:spetskey|mx_st ; 5.137 ; 5.456 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[18]   ; spetskeyboard:spetskey|mx_st ; 4.328 ; 4.560 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; md[*]     ; spetskeyboard:spetskey|mx_st ; 4.180 ; 4.180 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[0]    ; spetskeyboard:spetskey|mx_st ; 4.245 ; 4.245 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[1]    ; spetskeyboard:spetskey|mx_st ; 4.180 ; 4.180 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[2]    ; spetskeyboard:spetskey|mx_st ; 4.180 ; 4.180 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[3]    ; spetskeyboard:spetskey|mx_st ; 4.371 ; 4.371 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[4]    ; spetskeyboard:spetskey|mx_st ; 4.597 ; 4.597 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[5]    ; spetskeyboard:spetskey|mx_st ; 4.597 ; 4.597 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[6]    ; spetskeyboard:spetskey|mx_st ; 4.596 ; 4.596 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[7]    ; spetskeyboard:spetskey|mx_st ; 4.596 ; 4.596 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; mosi      ; spetskeyboard:spetskey|mx_st ; 4.803 ; 4.906 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; ram_we    ; spetskeyboard:spetskey|mx_st ; 4.868 ; 4.796 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
+-----------+------------------------------+-------+-------+------------+-------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                               ;
+--------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                                 ; -16.205   ; -1.678  ; -6.390   ; -3.768  ; -3.201              ;
;  SPI:SD|Divider:inst|inst                        ; -4.511    ; -1.356  ; -6.390   ; -1.214  ; -1.487              ;
;  SPI:SD|Divider:inst|inst1                       ; 0.206     ; -0.049  ; N/A      ; N/A     ; -1.487              ;
;  SPI:SD|Divider:inst|inst2                       ; 0.088     ; 0.195   ; N/A      ; N/A     ; -1.487              ;
;  SPI:SD|SPIReg:inst1|inst42                      ; 0.202     ; -0.040  ; -2.670   ; 1.629   ; -1.487              ;
;  SPI:SD|SPIReg:inst1|inst44                      ; -0.103    ; -0.004  ; -2.544   ; 1.586   ; -1.487              ;
;  SPI:SD|SPIReg:inst1|inst45                      ; 0.097     ; 0.199   ; -2.641   ; 1.633   ; -1.487              ;
;  T8080se:VM80|T80:u0|A[10]                       ; -2.165    ; -1.542  ; -0.718   ; -3.768  ; -1.487              ;
;  clk                                             ; N/A       ; N/A     ; N/A      ; N/A     ; 9.597               ;
;  clk_cpu                                         ; -16.205   ; -1.452  ; -2.338   ; -0.005  ; -3.201              ;
;  clock                                           ; -10.016   ; -1.678  ; -1.306   ; -0.312  ; -3.201              ;
;  hcnt[8]                                         ; -1.823    ; 0.283   ; N/A      ; N/A     ; -1.487              ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; -0.579    ; -0.470  ; N/A      ; N/A     ; 14.421              ;
;  spetskeyboard:spetskey|mx_st                    ; 0.046     ; 0.181   ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                                  ; -3779.346 ; -61.807 ; -250.728 ; -25.351 ; -983.493            ;
;  SPI:SD|Divider:inst|inst                        ; -37.816   ; -7.538  ; -48.310  ; -1.214  ; -20.979             ;
;  SPI:SD|Divider:inst|inst1                       ; 0.000     ; -0.049  ; N/A      ; N/A     ; -1.487              ;
;  SPI:SD|Divider:inst|inst2                       ; 0.000     ; 0.000   ; N/A      ; N/A     ; -1.487              ;
;  SPI:SD|SPIReg:inst1|inst42                      ; 0.000     ; -0.040  ; -2.670   ; 0.000   ; -1.487              ;
;  SPI:SD|SPIReg:inst1|inst44                      ; -0.103    ; -0.004  ; -2.544   ; 0.000   ; -1.487              ;
;  SPI:SD|SPIReg:inst1|inst45                      ; 0.000     ; 0.000   ; -2.641   ; 0.000   ; -1.487              ;
;  T8080se:VM80|T80:u0|A[10]                       ; -5.478    ; -16.063 ; -0.835   ; -24.231 ; -40.674             ;
;  clk                                             ; N/A       ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  clk_cpu                                         ; -2858.661 ; -34.932 ; -151.999 ; -0.048  ; -392.981            ;
;  clock                                           ; -858.270  ; -2.727  ; -45.570  ; -10.732 ; -505.067            ;
;  hcnt[8]                                         ; -18.230   ; 0.000   ; N/A      ; N/A     ; -14.870             ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; -1.116    ; -0.920  ; N/A      ; N/A     ; 0.000               ;
;  spetskeyboard:spetskey|mx_st                    ; 0.000     ; 0.000   ; N/A      ; N/A     ; -1.487              ;
+--------------------------------------------------+-----------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+
; miso      ; SPI:SD|Divider:inst|inst ; 0.708 ; 0.872 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; md[*]     ; clock                    ; 3.101 ; 3.374 ; Rise       ; clock                                           ;
;  md[0]    ; clock                    ; 3.101 ; 3.374 ; Rise       ; clock                                           ;
;  md[1]    ; clock                    ; 1.836 ; 2.138 ; Rise       ; clock                                           ;
;  md[2]    ; clock                    ; 2.154 ; 2.458 ; Rise       ; clock                                           ;
;  md[3]    ; clock                    ; 1.867 ; 2.178 ; Rise       ; clock                                           ;
;  md[4]    ; clock                    ; 1.800 ; 2.066 ; Rise       ; clock                                           ;
;  md[5]    ; clock                    ; 1.907 ; 2.200 ; Rise       ; clock                                           ;
;  md[6]    ; clock                    ; 2.043 ; 2.331 ; Rise       ; clock                                           ;
;  md[7]    ; clock                    ; 1.848 ; 2.120 ; Rise       ; clock                                           ;
; md[*]     ; clock                    ; 7.208 ; 7.470 ; Fall       ; clock                                           ;
;  md[0]    ; clock                    ; 4.818 ; 5.055 ; Fall       ; clock                                           ;
;  md[1]    ; clock                    ; 4.866 ; 4.993 ; Fall       ; clock                                           ;
;  md[2]    ; clock                    ; 4.925 ; 5.109 ; Fall       ; clock                                           ;
;  md[3]    ; clock                    ; 6.005 ; 6.311 ; Fall       ; clock                                           ;
;  md[4]    ; clock                    ; 5.788 ; 5.948 ; Fall       ; clock                                           ;
;  md[5]    ; clock                    ; 7.208 ; 7.470 ; Fall       ; clock                                           ;
;  md[6]    ; clock                    ; 6.539 ; 6.768 ; Fall       ; clock                                           ;
;  md[7]    ; clock                    ; 6.604 ; 6.765 ; Fall       ; clock                                           ;
; sd_ins    ; clock                    ; 3.210 ; 3.332 ; Fall       ; clock                                           ;
; ps2_clk   ; clk                      ; 5.326 ; 5.516 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ps2_data  ; clk                      ; 5.441 ; 5.682 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+
; miso      ; SPI:SD|Divider:inst|inst ; 0.041  ; -0.106 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; md[*]     ; clock                    ; -0.664 ; -1.180 ; Rise       ; clock                                           ;
;  md[0]    ; clock                    ; -1.200 ; -1.928 ; Rise       ; clock                                           ;
;  md[1]    ; clock                    ; -0.683 ; -1.244 ; Rise       ; clock                                           ;
;  md[2]    ; clock                    ; -0.837 ; -1.519 ; Rise       ; clock                                           ;
;  md[3]    ; clock                    ; -0.711 ; -1.280 ; Rise       ; clock                                           ;
;  md[4]    ; clock                    ; -0.664 ; -1.180 ; Rise       ; clock                                           ;
;  md[5]    ; clock                    ; -0.692 ; -1.296 ; Rise       ; clock                                           ;
;  md[6]    ; clock                    ; -0.754 ; -1.396 ; Rise       ; clock                                           ;
;  md[7]    ; clock                    ; -0.679 ; -1.229 ; Rise       ; clock                                           ;
; md[*]     ; clock                    ; -0.521 ; -1.153 ; Fall       ; clock                                           ;
;  md[0]    ; clock                    ; -1.054 ; -1.782 ; Fall       ; clock                                           ;
;  md[1]    ; clock                    ; -0.539 ; -1.188 ; Fall       ; clock                                           ;
;  md[2]    ; clock                    ; -0.695 ; -1.376 ; Fall       ; clock                                           ;
;  md[3]    ; clock                    ; -0.568 ; -1.220 ; Fall       ; clock                                           ;
;  md[4]    ; clock                    ; -0.521 ; -1.153 ; Fall       ; clock                                           ;
;  md[5]    ; clock                    ; -0.548 ; -1.208 ; Fall       ; clock                                           ;
;  md[6]    ; clock                    ; -0.532 ; -1.175 ; Fall       ; clock                                           ;
;  md[7]    ; clock                    ; -0.536 ; -1.172 ; Fall       ; clock                                           ;
; sd_ins    ; clock                    ; -0.981 ; -1.634 ; Fall       ; clock                                           ;
; ps2_clk   ; clk                      ; -2.198 ; -2.772 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ps2_data  ; clk                      ; -2.231 ; -2.848 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------+------------------------------+--------+--------+------------+-------------------------------------------------+
; mosi      ; SPI:SD|Divider:inst|inst     ; 10.885 ; 10.590 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst     ; 9.064  ; 8.938  ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst     ; 7.475  ;        ; Fall       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst2    ; 9.146  ; 8.810  ; Fall       ; SPI:SD|Divider:inst|inst2                       ;
; led_green ; T8080se:VM80|T80:u0|A[10]    ; 12.640 ; 12.881 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; led_red   ; T8080se:VM80|T80:u0|A[10]    ; 12.098 ; 12.306 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]    ; 17.008 ; 16.368 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]    ; 10.074 ;        ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]    ; 14.979 ; 14.593 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]    ; 17.008 ; 16.368 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]    ; 14.825 ; 14.307 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; md[*]     ; T8080se:VM80|T80:u0|A[10]    ; 18.236 ; 18.207 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[0]    ; T8080se:VM80|T80:u0|A[10]    ; 15.028 ; 14.924 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[1]    ; T8080se:VM80|T80:u0|A[10]    ; 13.911 ; 13.687 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[2]    ; T8080se:VM80|T80:u0|A[10]    ; 16.640 ; 16.518 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[3]    ; T8080se:VM80|T80:u0|A[10]    ; 17.117 ; 16.943 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[4]    ; T8080se:VM80|T80:u0|A[10]    ; 18.236 ; 18.207 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[5]    ; T8080se:VM80|T80:u0|A[10]    ; 16.621 ; 16.351 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[6]    ; T8080se:VM80|T80:u0|A[10]    ; 16.732 ; 16.545 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[7]    ; T8080se:VM80|T80:u0|A[10]    ; 17.114 ; 16.901 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]    ; 10.187 ; 9.832  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ram_we    ; T8080se:VM80|T80:u0|A[10]    ; 9.557  ;        ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_clk    ; T8080se:VM80|T80:u0|A[10]    ; 13.995 ; 13.703 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_cs     ; T8080se:VM80|T80:u0|A[10]    ; 12.662 ; 12.786 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]    ; 10.257 ; 9.424  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]    ;        ; 9.424  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]    ; 8.228  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]    ; 10.257 ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]    ; 8.074  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; md[*]     ; T8080se:VM80|T80:u0|A[10]    ; 12.453 ; 12.424 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[0]    ; T8080se:VM80|T80:u0|A[10]    ; 9.245  ; 9.141  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[1]    ; T8080se:VM80|T80:u0|A[10]    ; 8.128  ; 7.904  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[2]    ; T8080se:VM80|T80:u0|A[10]    ; 10.857 ; 10.735 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[3]    ; T8080se:VM80|T80:u0|A[10]    ; 11.334 ; 11.160 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[4]    ; T8080se:VM80|T80:u0|A[10]    ; 12.453 ; 12.424 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[5]    ; T8080se:VM80|T80:u0|A[10]    ; 10.838 ; 10.568 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[6]    ; T8080se:VM80|T80:u0|A[10]    ; 10.949 ; 10.762 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[7]    ; T8080se:VM80|T80:u0|A[10]    ; 11.331 ; 11.118 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]    ; 13.215 ; 12.860 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ram_we    ; T8080se:VM80|T80:u0|A[10]    ;        ; 9.565  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; clk_cpu                      ; 14.400 ; 13.975 ; Rise       ; clk_cpu                                         ;
;  ma[0]    ; clk_cpu                      ; 9.420  ; 9.235  ; Rise       ; clk_cpu                                         ;
;  ma[1]    ; clk_cpu                      ; 9.511  ; 9.261  ; Rise       ; clk_cpu                                         ;
;  ma[2]    ; clk_cpu                      ; 8.579  ; 8.316  ; Rise       ; clk_cpu                                         ;
;  ma[3]    ; clk_cpu                      ; 8.357  ; 8.163  ; Rise       ; clk_cpu                                         ;
;  ma[4]    ; clk_cpu                      ; 9.119  ; 8.859  ; Rise       ; clk_cpu                                         ;
;  ma[5]    ; clk_cpu                      ; 10.021 ; 9.664  ; Rise       ; clk_cpu                                         ;
;  ma[6]    ; clk_cpu                      ; 9.202  ; 8.873  ; Rise       ; clk_cpu                                         ;
;  ma[7]    ; clk_cpu                      ; 13.038 ; 12.470 ; Rise       ; clk_cpu                                         ;
;  ma[8]    ; clk_cpu                      ; 8.477  ; 8.251  ; Rise       ; clk_cpu                                         ;
;  ma[9]    ; clk_cpu                      ; 11.213 ; 10.913 ; Rise       ; clk_cpu                                         ;
;  ma[11]   ; clk_cpu                      ; 8.962  ; 8.617  ; Rise       ; clk_cpu                                         ;
;  ma[12]   ; clk_cpu                      ; 9.088  ; 8.762  ; Rise       ; clk_cpu                                         ;
;  ma[13]   ; clk_cpu                      ; 8.391  ; 8.093  ; Rise       ; clk_cpu                                         ;
;  ma[14]   ; clk_cpu                      ; 8.693  ; 8.313  ; Rise       ; clk_cpu                                         ;
;  ma[15]   ; clk_cpu                      ; 9.367  ; 9.007  ; Rise       ; clk_cpu                                         ;
;  ma[16]   ; clk_cpu                      ; 12.786 ; 12.241 ; Rise       ; clk_cpu                                         ;
;  ma[17]   ; clk_cpu                      ; 14.400 ; 13.975 ; Rise       ; clk_cpu                                         ;
;  ma[18]   ; clk_cpu                      ; 12.217 ; 11.914 ; Rise       ; clk_cpu                                         ;
; md[*]     ; clk_cpu                      ; 17.691 ; 17.314 ; Rise       ; clk_cpu                                         ;
;  md[0]    ; clk_cpu                      ; 14.198 ; 13.608 ; Rise       ; clk_cpu                                         ;
;  md[1]    ; clk_cpu                      ; 12.948 ; 12.793 ; Rise       ; clk_cpu                                         ;
;  md[2]    ; clk_cpu                      ; 15.110 ; 14.915 ; Rise       ; clk_cpu                                         ;
;  md[3]    ; clk_cpu                      ; 15.651 ; 15.303 ; Rise       ; clk_cpu                                         ;
;  md[4]    ; clk_cpu                      ; 17.691 ; 17.314 ; Rise       ; clk_cpu                                         ;
;  md[5]    ; clk_cpu                      ; 15.400 ; 15.000 ; Rise       ; clk_cpu                                         ;
;  md[6]    ; clk_cpu                      ; 15.978 ; 15.769 ; Rise       ; clk_cpu                                         ;
;  md[7]    ; clk_cpu                      ; 16.177 ; 15.848 ; Rise       ; clk_cpu                                         ;
; mosi      ; clk_cpu                      ; 14.306 ; 13.951 ; Rise       ; clk_cpu                                         ;
; ram_oe    ; clk_cpu                      ; 9.743  ; 10.116 ; Rise       ; clk_cpu                                         ;
; ram_we    ; clk_cpu                      ; 13.767 ; 13.743 ; Rise       ; clk_cpu                                         ;
; h_sync    ; clock                        ; 8.645  ; 8.563  ; Rise       ; clock                                           ;
; ma[*]     ; clock                        ; 14.640 ; 14.362 ; Rise       ; clock                                           ;
;  ma[0]    ; clock                        ; 10.257 ; 10.151 ; Rise       ; clock                                           ;
;  ma[1]    ; clock                        ; 9.565  ; 9.391  ; Rise       ; clock                                           ;
;  ma[2]    ; clock                        ; 9.801  ; 9.735  ; Rise       ; clock                                           ;
;  ma[3]    ; clock                        ; 9.535  ; 9.369  ; Rise       ; clock                                           ;
;  ma[4]    ; clock                        ; 9.872  ; 9.664  ; Rise       ; clock                                           ;
;  ma[5]    ; clock                        ; 10.531 ; 10.252 ; Rise       ; clock                                           ;
;  ma[6]    ; clock                        ; 10.789 ; 10.598 ; Rise       ; clock                                           ;
;  ma[7]    ; clock                        ; 10.369 ; 10.227 ; Rise       ; clock                                           ;
;  ma[8]    ; clock                        ; 9.613  ; 9.470  ; Rise       ; clock                                           ;
;  ma[9]    ; clock                        ; 11.959 ; 11.940 ; Rise       ; clock                                           ;
;  ma[10]   ; clock                        ; 10.506 ; 10.498 ; Rise       ; clock                                           ;
;  ma[11]   ; clock                        ; 10.173 ; 9.909  ; Rise       ; clock                                           ;
;  ma[12]   ; clock                        ; 10.225 ; 9.948  ; Rise       ; clock                                           ;
;  ma[13]   ; clock                        ; 10.001 ; 9.744  ; Rise       ; clock                                           ;
;  ma[14]   ; clock                        ; 9.945  ; 9.659  ; Rise       ; clock                                           ;
;  ma[15]   ; clock                        ; 10.052 ; 9.696  ; Rise       ; clock                                           ;
;  ma[16]   ; clock                        ; 13.259 ; 12.737 ; Rise       ; clock                                           ;
;  ma[17]   ; clock                        ; 14.640 ; 14.362 ; Rise       ; clock                                           ;
;  ma[18]   ; clock                        ; 12.457 ; 12.301 ; Rise       ; clock                                           ;
; md[*]     ; clock                        ; 15.161 ; 15.073 ; Rise       ; clock                                           ;
;  md[0]    ; clock                        ; 12.031 ; 11.920 ; Rise       ; clock                                           ;
;  md[1]    ; clock                        ; 10.916 ; 10.650 ; Rise       ; clock                                           ;
;  md[2]    ; clock                        ; 13.514 ; 13.384 ; Rise       ; clock                                           ;
;  md[3]    ; clock                        ; 14.055 ; 13.809 ; Rise       ; clock                                           ;
;  md[4]    ; clock                        ; 15.161 ; 15.073 ; Rise       ; clock                                           ;
;  md[5]    ; clock                        ; 13.487 ; 13.217 ; Rise       ; clock                                           ;
;  md[6]    ; clock                        ; 13.598 ; 13.411 ; Rise       ; clock                                           ;
;  md[7]    ; clock                        ; 14.041 ; 13.767 ; Rise       ; clock                                           ;
; mosi      ; clock                        ; 11.599 ; 11.043 ; Rise       ; clock                                           ;
; ram_oe    ; clock                        ; 9.910  ; 10.066 ; Rise       ; clock                                           ;
; ram_we    ; clock                        ; 11.281 ; 11.475 ; Rise       ; clock                                           ;
; v_sync    ; clock                        ; 9.722  ; 9.788  ; Rise       ; clock                                           ;
; bb        ; clock                        ; 7.718  ; 7.577  ; Fall       ; clock                                           ;
; blue      ; clock                        ; 7.410  ; 7.312  ; Fall       ; clock                                           ;
; gb        ; clock                        ; 7.798  ; 7.654  ; Fall       ; clock                                           ;
; green     ; clock                        ; 7.769  ; 7.619  ; Fall       ; clock                                           ;
; ma[*]     ; clock                        ;        ; 5.426  ; Fall       ; clock                                           ;
;  ma[16]   ; clock                        ;        ; 5.426  ; Fall       ; clock                                           ;
; md[*]     ; clock                        ; 10.963 ; 10.991 ; Fall       ; clock                                           ;
;  md[0]    ; clock                        ; 10.963 ; 10.991 ; Fall       ; clock                                           ;
;  md[1]    ; clock                        ; 9.772  ; 9.573  ; Fall       ; clock                                           ;
;  md[2]    ; clock                        ; 9.150  ; 8.922  ; Fall       ; clock                                           ;
;  md[3]    ; clock                        ; 9.315  ; 8.972  ; Fall       ; clock                                           ;
;  md[4]    ; clock                        ; 10.452 ; 10.241 ; Fall       ; clock                                           ;
;  md[5]    ; clock                        ; 9.479  ; 9.156  ; Fall       ; clock                                           ;
;  md[6]    ; clock                        ; 9.354  ; 9.118  ; Fall       ; clock                                           ;
;  md[7]    ; clock                        ; 9.331  ; 8.934  ; Fall       ; clock                                           ;
; rb        ; clock                        ; 8.176  ; 8.030  ; Fall       ; clock                                           ;
; red       ; clock                        ; 8.208  ; 8.106  ; Fall       ; clock                                           ;
; sound     ; clock                        ; 8.586  ; 8.386  ; Fall       ; clock                                           ;
; ma[*]     ; hcnt[8]                      ; 6.021  ;        ; Rise       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                      ; 6.021  ;        ; Rise       ; hcnt[8]                                         ;
; ma[*]     ; hcnt[8]                      ; 10.003 ; 9.741  ; Fall       ; hcnt[8]                                         ;
;  ma[0]    ; hcnt[8]                      ; 9.574  ; 9.520  ; Fall       ; hcnt[8]                                         ;
;  ma[1]    ; hcnt[8]                      ; 8.876  ; 8.753  ; Fall       ; hcnt[8]                                         ;
;  ma[2]    ; hcnt[8]                      ; 8.652  ; 8.522  ; Fall       ; hcnt[8]                                         ;
;  ma[3]    ; hcnt[8]                      ; 9.200  ; 9.078  ; Fall       ; hcnt[8]                                         ;
;  ma[4]    ; hcnt[8]                      ; 9.138  ; 8.998  ; Fall       ; hcnt[8]                                         ;
;  ma[5]    ; hcnt[8]                      ; 9.973  ; 9.732  ; Fall       ; hcnt[8]                                         ;
;  ma[6]    ; hcnt[8]                      ; 10.003 ; 9.741  ; Fall       ; hcnt[8]                                         ;
;  ma[7]    ; hcnt[8]                      ; 9.280  ; 9.057  ; Fall       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                      ;        ; 5.676  ; Fall       ; hcnt[8]                                         ;
; ram_we    ; clk                          ;        ; 5.332  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ram_we    ; clk                          ; 4.931  ;        ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ma[*]     ; spetskeyboard:spetskey|mx_st ; 12.492 ; 11.997 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[16]   ; spetskeyboard:spetskey|mx_st ; 10.463 ; 10.222 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[17]   ; spetskeyboard:spetskey|mx_st ; 12.492 ; 11.997 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[18]   ; spetskeyboard:spetskey|mx_st ; 10.309 ; 9.936  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; md[*]     ; spetskeyboard:spetskey|mx_st ; 14.713 ; 14.684 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[0]    ; spetskeyboard:spetskey|mx_st ; 11.505 ; 11.401 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[1]    ; spetskeyboard:spetskey|mx_st ; 10.388 ; 10.164 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[2]    ; spetskeyboard:spetskey|mx_st ; 13.117 ; 12.995 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[3]    ; spetskeyboard:spetskey|mx_st ; 13.594 ; 13.420 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[4]    ; spetskeyboard:spetskey|mx_st ; 14.713 ; 14.684 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[5]    ; spetskeyboard:spetskey|mx_st ; 13.098 ; 12.828 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[6]    ; spetskeyboard:spetskey|mx_st ; 13.209 ; 13.022 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[7]    ; spetskeyboard:spetskey|mx_st ; 13.591 ; 13.378 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; mosi      ; spetskeyboard:spetskey|mx_st ; 11.817 ; 11.462 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; ram_we    ; spetskeyboard:spetskey|mx_st ; 10.782 ; 10.911 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
+-----------+------------------------------+--------+--------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                           ;
+-----------+------------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+------------------------------+-------+-------+------------+-------------------------------------------------+
; mosi      ; SPI:SD|Divider:inst|inst     ; 3.941 ; 4.044 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst     ; 4.305 ; 3.748 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst     ; 3.569 ;       ; Fall       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst2    ; 4.271 ; 4.455 ; Fall       ; SPI:SD|Divider:inst|inst2                       ;
; led_green ; T8080se:VM80|T80:u0|A[10]    ; 5.340 ; 5.185 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; led_red   ; T8080se:VM80|T80:u0|A[10]    ; 5.062 ; 4.942 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]    ; 4.345 ; 3.656 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]    ; 4.345 ;       ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]    ; 5.141 ; 3.675 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]    ; 5.964 ; 4.552 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]    ; 6.087 ; 3.656 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; md[*]     ; T8080se:VM80|T80:u0|A[10]    ; 3.556 ; 3.490 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[0]    ; T8080se:VM80|T80:u0|A[10]    ; 3.634 ; 3.568 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[1]    ; T8080se:VM80|T80:u0|A[10]    ; 3.556 ; 3.490 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[2]    ; T8080se:VM80|T80:u0|A[10]    ; 3.556 ; 3.490 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[3]    ; T8080se:VM80|T80:u0|A[10]    ; 3.771 ; 3.705 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[4]    ; T8080se:VM80|T80:u0|A[10]    ; 4.033 ; 3.967 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[5]    ; T8080se:VM80|T80:u0|A[10]    ; 4.033 ; 3.967 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[6]    ; T8080se:VM80|T80:u0|A[10]    ; 4.030 ; 3.964 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[7]    ; T8080se:VM80|T80:u0|A[10]    ; 4.030 ; 3.964 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]    ; 4.026 ; 4.129 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ram_we    ; T8080se:VM80|T80:u0|A[10]    ; 4.284 ;       ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_clk    ; T8080se:VM80|T80:u0|A[10]    ; 5.786 ; 5.990 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_cs     ; T8080se:VM80|T80:u0|A[10]    ; 5.312 ; 5.133 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]    ; 3.672 ; 4.749 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]    ;       ; 4.749 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]    ; 3.704 ;       ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]    ; 4.481 ;       ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]    ; 3.672 ;       ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; md[*]     ; T8080se:VM80|T80:u0|A[10]    ; 3.543 ; 3.543 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[0]    ; T8080se:VM80|T80:u0|A[10]    ; 3.608 ; 3.608 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[1]    ; T8080se:VM80|T80:u0|A[10]    ; 3.543 ; 3.543 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[2]    ; T8080se:VM80|T80:u0|A[10]    ; 3.543 ; 3.543 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[3]    ; T8080se:VM80|T80:u0|A[10]    ; 3.734 ; 3.734 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[4]    ; T8080se:VM80|T80:u0|A[10]    ; 3.960 ; 3.960 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[5]    ; T8080se:VM80|T80:u0|A[10]    ; 3.960 ; 3.960 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[6]    ; T8080se:VM80|T80:u0|A[10]    ; 3.959 ; 3.959 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  md[7]    ; T8080se:VM80|T80:u0|A[10]    ; 3.959 ; 3.959 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]    ; 4.174 ; 4.297 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ram_we    ; T8080se:VM80|T80:u0|A[10]    ;       ; 4.403 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; clk_cpu                      ; 3.620 ; 3.767 ; Rise       ; clk_cpu                                         ;
;  ma[0]    ; clk_cpu                      ; 4.118 ; 4.351 ; Rise       ; clk_cpu                                         ;
;  ma[1]    ; clk_cpu                      ; 4.120 ; 4.311 ; Rise       ; clk_cpu                                         ;
;  ma[2]    ; clk_cpu                      ; 3.714 ; 3.886 ; Rise       ; clk_cpu                                         ;
;  ma[3]    ; clk_cpu                      ; 3.620 ; 3.767 ; Rise       ; clk_cpu                                         ;
;  ma[4]    ; clk_cpu                      ; 3.922 ; 4.099 ; Rise       ; clk_cpu                                         ;
;  ma[5]    ; clk_cpu                      ; 4.297 ; 4.544 ; Rise       ; clk_cpu                                         ;
;  ma[6]    ; clk_cpu                      ; 3.971 ; 4.160 ; Rise       ; clk_cpu                                         ;
;  ma[7]    ; clk_cpu                      ; 5.553 ; 5.944 ; Rise       ; clk_cpu                                         ;
;  ma[8]    ; clk_cpu                      ; 3.687 ; 3.838 ; Rise       ; clk_cpu                                         ;
;  ma[9]    ; clk_cpu                      ; 5.082 ; 5.363 ; Rise       ; clk_cpu                                         ;
;  ma[11]   ; clk_cpu                      ; 3.843 ; 4.010 ; Rise       ; clk_cpu                                         ;
;  ma[12]   ; clk_cpu                      ; 3.921 ; 4.109 ; Rise       ; clk_cpu                                         ;
;  ma[13]   ; clk_cpu                      ; 3.667 ; 3.838 ; Rise       ; clk_cpu                                         ;
;  ma[14]   ; clk_cpu                      ; 3.773 ; 3.955 ; Rise       ; clk_cpu                                         ;
;  ma[15]   ; clk_cpu                      ; 4.023 ; 4.216 ; Rise       ; clk_cpu                                         ;
;  ma[16]   ; clk_cpu                      ; 4.649 ; 4.640 ; Rise       ; clk_cpu                                         ;
;  ma[17]   ; clk_cpu                      ; 5.426 ; 5.517 ; Rise       ; clk_cpu                                         ;
;  ma[18]   ; clk_cpu                      ; 4.617 ; 4.621 ; Rise       ; clk_cpu                                         ;
; md[*]     ; clk_cpu                      ; 3.653 ; 3.653 ; Rise       ; clk_cpu                                         ;
;  md[0]    ; clk_cpu                      ; 3.718 ; 3.718 ; Rise       ; clk_cpu                                         ;
;  md[1]    ; clk_cpu                      ; 3.653 ; 3.653 ; Rise       ; clk_cpu                                         ;
;  md[2]    ; clk_cpu                      ; 3.653 ; 3.653 ; Rise       ; clk_cpu                                         ;
;  md[3]    ; clk_cpu                      ; 3.844 ; 3.844 ; Rise       ; clk_cpu                                         ;
;  md[4]    ; clk_cpu                      ; 4.070 ; 4.070 ; Rise       ; clk_cpu                                         ;
;  md[5]    ; clk_cpu                      ; 4.070 ; 4.070 ; Rise       ; clk_cpu                                         ;
;  md[6]    ; clk_cpu                      ; 4.069 ; 4.069 ; Rise       ; clk_cpu                                         ;
;  md[7]    ; clk_cpu                      ; 4.069 ; 4.069 ; Rise       ; clk_cpu                                         ;
; mosi      ; clk_cpu                      ; 4.675 ; 4.778 ; Rise       ; clk_cpu                                         ;
; ram_oe    ; clk_cpu                      ; 4.483 ; 4.305 ; Rise       ; clk_cpu                                         ;
; ram_we    ; clk_cpu                      ; 4.616 ; 4.402 ; Rise       ; clk_cpu                                         ;
; h_sync    ; clock                        ; 3.929 ; 4.133 ; Rise       ; clock                                           ;
; ma[*]     ; clock                        ; 2.545 ; 3.980 ; Rise       ; clock                                           ;
;  ma[0]    ; clock                        ; 4.435 ; 4.571 ; Rise       ; clock                                           ;
;  ma[1]    ; clock                        ; 4.064 ; 4.125 ; Rise       ; clock                                           ;
;  ma[2]    ; clock                        ; 4.151 ; 4.229 ; Rise       ; clock                                           ;
;  ma[3]    ; clock                        ; 4.054 ; 4.107 ; Rise       ; clock                                           ;
;  ma[4]    ; clock                        ; 4.192 ; 4.259 ; Rise       ; clock                                           ;
;  ma[5]    ; clock                        ; 4.464 ; 4.568 ; Rise       ; clock                                           ;
;  ma[6]    ; clock                        ; 4.542 ; 4.660 ; Rise       ; clock                                           ;
;  ma[7]    ; clock                        ; 4.374 ; 4.471 ; Rise       ; clock                                           ;
;  ma[8]    ; clock                        ; 3.858 ; 3.980 ; Rise       ; clock                                           ;
;  ma[9]    ; clock                        ; 4.954 ; 5.167 ; Rise       ; clock                                           ;
;  ma[10]   ; clock                        ; 4.478 ; 4.686 ; Rise       ; clock                                           ;
;  ma[11]   ; clock                        ; 4.054 ; 4.184 ; Rise       ; clock                                           ;
;  ma[12]   ; clock                        ; 4.319 ; 4.398 ; Rise       ; clock                                           ;
;  ma[13]   ; clock                        ; 4.217 ; 4.306 ; Rise       ; clock                                           ;
;  ma[14]   ; clock                        ; 4.099 ; 4.259 ; Rise       ; clock                                           ;
;  ma[15]   ; clock                        ; 4.309 ; 4.363 ; Rise       ; clock                                           ;
;  ma[16]   ; clock                        ; 2.545 ; 5.452 ; Rise       ; clock                                           ;
;  ma[17]   ; clock                        ; 6.186 ; 6.329 ; Rise       ; clock                                           ;
;  ma[18]   ; clock                        ; 5.377 ; 5.433 ; Rise       ; clock                                           ;
; md[*]     ; clock                        ; 2.406 ; 2.340 ; Rise       ; clock                                           ;
;  md[0]    ; clock                        ; 2.484 ; 2.418 ; Rise       ; clock                                           ;
;  md[1]    ; clock                        ; 2.406 ; 2.340 ; Rise       ; clock                                           ;
;  md[2]    ; clock                        ; 2.406 ; 2.340 ; Rise       ; clock                                           ;
;  md[3]    ; clock                        ; 2.621 ; 2.555 ; Rise       ; clock                                           ;
;  md[4]    ; clock                        ; 2.883 ; 2.817 ; Rise       ; clock                                           ;
;  md[5]    ; clock                        ; 2.883 ; 2.817 ; Rise       ; clock                                           ;
;  md[6]    ; clock                        ; 2.880 ; 2.814 ; Rise       ; clock                                           ;
;  md[7]    ; clock                        ; 2.880 ; 2.814 ; Rise       ; clock                                           ;
; mosi      ; clock                        ; 4.920 ; 5.173 ; Rise       ; clock                                           ;
; ram_oe    ; clock                        ; 4.390 ; 4.393 ; Rise       ; clock                                           ;
; ram_we    ; clock                        ; 5.021 ; 5.012 ; Rise       ; clock                                           ;
; v_sync    ; clock                        ; 4.696 ; 4.917 ; Rise       ; clock                                           ;
; bb        ; clock                        ; 3.610 ; 3.707 ; Fall       ; clock                                           ;
; blue      ; clock                        ; 3.491 ; 3.560 ; Fall       ; clock                                           ;
; gb        ; clock                        ; 3.638 ; 3.742 ; Fall       ; clock                                           ;
; green     ; clock                        ; 3.620 ; 3.724 ; Fall       ; clock                                           ;
; ma[*]     ; clock                        ;       ; 2.687 ; Fall       ; clock                                           ;
;  ma[16]   ; clock                        ;       ; 2.687 ; Fall       ; clock                                           ;
; md[*]     ; clock                        ; 2.326 ; 2.326 ; Fall       ; clock                                           ;
;  md[0]    ; clock                        ; 2.391 ; 2.391 ; Fall       ; clock                                           ;
;  md[1]    ; clock                        ; 2.326 ; 2.326 ; Fall       ; clock                                           ;
;  md[2]    ; clock                        ; 2.326 ; 2.326 ; Fall       ; clock                                           ;
;  md[3]    ; clock                        ; 2.517 ; 2.517 ; Fall       ; clock                                           ;
;  md[4]    ; clock                        ; 2.743 ; 2.743 ; Fall       ; clock                                           ;
;  md[5]    ; clock                        ; 2.743 ; 2.743 ; Fall       ; clock                                           ;
;  md[6]    ; clock                        ; 2.742 ; 2.742 ; Fall       ; clock                                           ;
;  md[7]    ; clock                        ; 2.742 ; 2.742 ; Fall       ; clock                                           ;
; rb        ; clock                        ; 3.818 ; 3.926 ; Fall       ; clock                                           ;
; red       ; clock                        ; 3.828 ; 3.973 ; Fall       ; clock                                           ;
; sound     ; clock                        ; 3.970 ; 4.096 ; Fall       ; clock                                           ;
; ma[*]     ; hcnt[8]                      ; 2.649 ;       ; Rise       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                      ; 2.649 ;       ; Rise       ; hcnt[8]                                         ;
; ma[*]     ; hcnt[8]                      ; 4.054 ; 2.815 ; Fall       ; hcnt[8]                                         ;
;  ma[0]    ; hcnt[8]                      ; 4.510 ; 4.712 ; Fall       ; hcnt[8]                                         ;
;  ma[1]    ; hcnt[8]                      ; 4.138 ; 4.268 ; Fall       ; hcnt[8]                                         ;
;  ma[2]    ; hcnt[8]                      ; 4.054 ; 4.164 ; Fall       ; hcnt[8]                                         ;
;  ma[3]    ; hcnt[8]                      ; 4.279 ; 4.420 ; Fall       ; hcnt[8]                                         ;
;  ma[4]    ; hcnt[8]                      ; 4.252 ; 4.385 ; Fall       ; hcnt[8]                                         ;
;  ma[5]    ; hcnt[8]                      ; 4.579 ; 4.745 ; Fall       ; hcnt[8]                                         ;
;  ma[6]    ; hcnt[8]                      ; 4.597 ; 4.777 ; Fall       ; hcnt[8]                                         ;
;  ma[7]    ; hcnt[8]                      ; 4.299 ; 4.424 ; Fall       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                      ;       ; 2.815 ; Fall       ; hcnt[8]                                         ;
; ram_we    ; clk                          ;       ; 2.102 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ram_we    ; clk                          ; 2.249 ;       ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ma[*]     ; spetskeyboard:spetskey|mx_st ; 4.328 ; 4.560 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[16]   ; spetskeyboard:spetskey|mx_st ; 4.360 ; 4.579 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[17]   ; spetskeyboard:spetskey|mx_st ; 5.137 ; 5.456 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[18]   ; spetskeyboard:spetskey|mx_st ; 4.328 ; 4.560 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; md[*]     ; spetskeyboard:spetskey|mx_st ; 4.180 ; 4.180 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[0]    ; spetskeyboard:spetskey|mx_st ; 4.245 ; 4.245 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[1]    ; spetskeyboard:spetskey|mx_st ; 4.180 ; 4.180 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[2]    ; spetskeyboard:spetskey|mx_st ; 4.180 ; 4.180 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[3]    ; spetskeyboard:spetskey|mx_st ; 4.371 ; 4.371 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[4]    ; spetskeyboard:spetskey|mx_st ; 4.597 ; 4.597 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[5]    ; spetskeyboard:spetskey|mx_st ; 4.597 ; 4.597 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[6]    ; spetskeyboard:spetskey|mx_st ; 4.596 ; 4.596 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  md[7]    ; spetskeyboard:spetskey|mx_st ; 4.596 ; 4.596 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; mosi      ; spetskeyboard:spetskey|mx_st ; 4.803 ; 4.906 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; ram_we    ; spetskeyboard:spetskey|mx_st ; 4.868 ; 4.796 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
+-----------+------------------------------+-------+-------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; h_sync        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; v_sync        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; red           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; green         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; blue          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; rb            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; gb            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; bb            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; sound         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[8]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[9]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[10]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[11]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[12]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[13]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[14]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[15]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[16]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[17]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[18]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ma[19]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ram_oe        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ram_we        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ram_ce        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; mosi          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; sd_clk        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; sd_cs         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_red       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_green     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; md[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; md[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; md[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; md[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; md[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; md[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; md[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; md[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rxd                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; md[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; md[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; md[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; md[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; md[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; md[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; md[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; md[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sd_ins                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; miso                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ps2_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ps2_data                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; v_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; red           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; green         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; blue          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; rb            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; gb            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; bb            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; sound         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ma[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ma[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ma[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ma[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ma[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ma[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ma[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; ma[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; ma[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; ma[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; ma[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ma[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ma[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ma[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ma[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ma[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ma[16]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ma[17]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ma[18]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; ma[19]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ram_oe        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ram_we        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ram_ce        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; sd_clk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; sd_cs         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; led_red       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; led_green     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; md[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; md[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; md[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; md[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; md[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; md[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; md[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; md[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; v_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; red           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; green         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; blue          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; rb            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; gb            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; bb            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; sound         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ma[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ma[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ma[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ma[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ma[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ma[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ma[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ma[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ma[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ma[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; ma[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ma[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ma[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ma[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ma[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ma[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ma[16]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ma[17]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ma[18]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ma[19]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ram_oe        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ram_we        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ram_ce        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; sd_clk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; sd_cs         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; led_red       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; led_green     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; md[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; md[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; md[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; md[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; md[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; md[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; md[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; md[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                               ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; clk_cpu                                         ; clk_cpu                                         ; 765276   ; 0        ; 0        ; 0        ;
; clock                                           ; clk_cpu                                         ; 0        ; 16       ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu                                         ; 29       ; 0        ; 0        ; 0        ;
; clk_cpu                                         ; clock                                           ; 547      ; 0        ; 4107     ; 0        ;
; clock                                           ; clock                                           ; 270      ; 44       ; 428      ; 384      ;
; hcnt[8]                                         ; clock                                           ; 5        ; 15       ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; clock                                           ; 1        ; 0        ; 330      ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; clock                                           ; 22       ; 0        ; 232      ; 0        ;
; SPI:SD|Divider:inst|inst                        ; clock                                           ; 1        ; 1        ; 17       ; 0        ;
; T8080se:VM80|T80:u0|A[10]                       ; clock                                           ; 16       ; 16       ; 208      ; 173      ;
; hcnt[8]                                         ; hcnt[8]                                         ; 0        ; 0        ; 0        ; 145      ;
; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0        ; 0        ; 1        ; 1        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 2001     ; 0        ; 0        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; spetskeyboard:spetskey|mx_st                    ; 1        ; 0        ; 0        ; 0        ;
; clk_cpu                                         ; SPI:SD|Divider:inst|inst                        ; 231      ; 0        ; 0        ; 0        ;
; clock                                           ; SPI:SD|Divider:inst|inst                        ; 7        ; 0        ; 0        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; SPI:SD|Divider:inst|inst                        ; 14       ; 0        ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|Divider:inst|inst                        ; 14       ; 0        ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst1                       ; SPI:SD|Divider:inst|inst                        ; 0        ; 0        ; 1        ; 1        ;
; SPI:SD|SPIReg:inst1|inst42                      ; SPI:SD|Divider:inst|inst                        ; 0        ; 0        ; 1        ; 1        ;
; T8080se:VM80|T80:u0|A[10]                       ; SPI:SD|Divider:inst|inst                        ; 14       ; 30       ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst2                       ; SPI:SD|Divider:inst|inst1                       ; 0        ; 0        ; 1        ; 1        ;
; SPI:SD|Divider:inst|inst2                       ; SPI:SD|Divider:inst|inst2                       ; 0        ; 0        ; 0        ; 1        ;
; SPI:SD|SPIReg:inst1|inst44                      ; SPI:SD|SPIReg:inst1|inst42                      ; 0        ; 0        ; 1        ; 1        ;
; SPI:SD|SPIReg:inst1|inst45                      ; SPI:SD|SPIReg:inst1|inst44                      ; 0        ; 0        ; 1        ; 1        ;
; SPI:SD|SPIReg:inst1|inst45                      ; SPI:SD|SPIReg:inst1|inst45                      ; 0        ; 0        ; 0        ; 1        ;
; clk_cpu                                         ; T8080se:VM80|T80:u0|A[10]                       ; 64       ; 0        ; 0        ; 0        ;
; clock                                           ; T8080se:VM80|T80:u0|A[10]                       ; 4        ; 0        ; 8        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; T8080se:VM80|T80:u0|A[10]                       ; 2        ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; clk_cpu                                         ; clk_cpu                                         ; 765276   ; 0        ; 0        ; 0        ;
; clock                                           ; clk_cpu                                         ; 0        ; 16       ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu                                         ; 29       ; 0        ; 0        ; 0        ;
; clk_cpu                                         ; clock                                           ; 547      ; 0        ; 4107     ; 0        ;
; clock                                           ; clock                                           ; 270      ; 44       ; 428      ; 384      ;
; hcnt[8]                                         ; clock                                           ; 5        ; 15       ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; clock                                           ; 1        ; 0        ; 330      ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; clock                                           ; 22       ; 0        ; 232      ; 0        ;
; SPI:SD|Divider:inst|inst                        ; clock                                           ; 1        ; 1        ; 17       ; 0        ;
; T8080se:VM80|T80:u0|A[10]                       ; clock                                           ; 16       ; 16       ; 208      ; 173      ;
; hcnt[8]                                         ; hcnt[8]                                         ; 0        ; 0        ; 0        ; 145      ;
; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0        ; 0        ; 1        ; 1        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 2001     ; 0        ; 0        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; spetskeyboard:spetskey|mx_st                    ; 1        ; 0        ; 0        ; 0        ;
; clk_cpu                                         ; SPI:SD|Divider:inst|inst                        ; 231      ; 0        ; 0        ; 0        ;
; clock                                           ; SPI:SD|Divider:inst|inst                        ; 7        ; 0        ; 0        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; SPI:SD|Divider:inst|inst                        ; 14       ; 0        ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|Divider:inst|inst                        ; 14       ; 0        ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst1                       ; SPI:SD|Divider:inst|inst                        ; 0        ; 0        ; 1        ; 1        ;
; SPI:SD|SPIReg:inst1|inst42                      ; SPI:SD|Divider:inst|inst                        ; 0        ; 0        ; 1        ; 1        ;
; T8080se:VM80|T80:u0|A[10]                       ; SPI:SD|Divider:inst|inst                        ; 14       ; 30       ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst2                       ; SPI:SD|Divider:inst|inst1                       ; 0        ; 0        ; 1        ; 1        ;
; SPI:SD|Divider:inst|inst2                       ; SPI:SD|Divider:inst|inst2                       ; 0        ; 0        ; 0        ; 1        ;
; SPI:SD|SPIReg:inst1|inst44                      ; SPI:SD|SPIReg:inst1|inst42                      ; 0        ; 0        ; 1        ; 1        ;
; SPI:SD|SPIReg:inst1|inst45                      ; SPI:SD|SPIReg:inst1|inst44                      ; 0        ; 0        ; 1        ; 1        ;
; SPI:SD|SPIReg:inst1|inst45                      ; SPI:SD|SPIReg:inst1|inst45                      ; 0        ; 0        ; 0        ; 1        ;
; clk_cpu                                         ; T8080se:VM80|T80:u0|A[10]                       ; 64       ; 0        ; 0        ; 0        ;
; clock                                           ; T8080se:VM80|T80:u0|A[10]                       ; 4        ; 0        ; 8        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; T8080se:VM80|T80:u0|A[10]                       ; 2        ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                       ;
+-------------------------------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+----------------------------+----------+----------+----------+----------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu                    ; 96       ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; clock                      ; 0        ; 0        ; 35       ; 0        ;
; clk_cpu                                         ; SPI:SD|Divider:inst|inst   ; 264      ; 0        ; 0        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; SPI:SD|Divider:inst|inst   ; 16       ; 0        ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|Divider:inst|inst   ; 8        ; 0        ; 1        ; 0        ;
; T8080se:VM80|T80:u0|A[10]                       ; SPI:SD|Divider:inst|inst   ; 16       ; 16       ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|SPIReg:inst1|inst42 ; 0        ; 0        ; 1        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|SPIReg:inst1|inst44 ; 0        ; 0        ; 1        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|SPIReg:inst1|inst45 ; 0        ; 0        ; 1        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10]  ; 7        ; 0        ; 0        ; 0        ;
; SPI:SD|SPIReg:inst1|inst45                      ; T8080se:VM80|T80:u0|A[10]  ; 0        ; 0        ; 0        ; 1        ;
; T8080se:VM80|T80:u0|A[10]                       ; T8080se:VM80|T80:u0|A[10]  ; 1        ; 0        ; 0        ; 0        ;
+-------------------------------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                        ;
+-------------------------------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+----------------------------+----------+----------+----------+----------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu                    ; 96       ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; clock                      ; 0        ; 0        ; 35       ; 0        ;
; clk_cpu                                         ; SPI:SD|Divider:inst|inst   ; 264      ; 0        ; 0        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; SPI:SD|Divider:inst|inst   ; 16       ; 0        ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|Divider:inst|inst   ; 8        ; 0        ; 1        ; 0        ;
; T8080se:VM80|T80:u0|A[10]                       ; SPI:SD|Divider:inst|inst   ; 16       ; 16       ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|SPIReg:inst1|inst42 ; 0        ; 0        ; 1        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|SPIReg:inst1|inst44 ; 0        ; 0        ; 1        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|SPIReg:inst1|inst45 ; 0        ; 0        ; 1        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10]  ; 7        ; 0        ; 0        ; 0        ;
; SPI:SD|SPIReg:inst1|inst45                      ; T8080se:VM80|T80:u0|A[10]  ; 0        ; 0        ; 0        ; 1        ;
; T8080se:VM80|T80:u0|A[10]                       ; T8080se:VM80|T80:u0|A[10]  ; 1        ; 0        ; 0        ; 0        ;
+-------------------------------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 28    ; 28   ;
; Unconstrained Output Ports      ; 43    ; 43   ;
; Unconstrained Output Port Paths ; 422   ; 422  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Thu May 19 21:21:46 2011
Info: Command: quartus_sta spets_fpga -c spets_fpga
Info: qsta_default_script.tcl version: #2
Info: Only one processor detected - disabling parallel compilation
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "SD|inst1|inst5~latch|combout" is a latch
    Warning: Node "SD|inst1|inst23~latch|combout" is a latch
    Warning: Node "SD|inst1|inst20~latch|combout" is a latch
    Warning: Node "SD|inst1|inst17~latch|combout" is a latch
    Warning: Node "SD|inst1|inst6~latch|combout" is a latch
    Warning: Node "SD|inst1|inst26~latch|combout" is a latch
    Warning: Node "SD|inst1|inst7~latch|combout" is a latch
    Warning: Node "SD|inst1|inst14~latch|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'spets_fpga.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info: create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -multiply_by 17 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[0]} {pll|altpll_component|auto_generated|pll1|clk[0]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name hcnt[8] hcnt[8]
    Info: create_clock -period 1.000 -name clock clock
    Info: create_clock -period 1.000 -name clk_cpu clk_cpu
    Info: create_clock -period 1.000 -name spetskeyboard:spetskey|mx_st spetskeyboard:spetskey|mx_st
    Info: create_clock -period 1.000 -name T8080se:VM80|T80:u0|A[10] T8080se:VM80|T80:u0|A[10]
    Info: create_clock -period 1.000 -name SPI:SD|Divider:inst|inst SPI:SD|Divider:inst|inst
    Info: create_clock -period 1.000 -name SPI:SD|SPIReg:inst1|inst45 SPI:SD|SPIReg:inst1|inst45
    Info: create_clock -period 1.000 -name SPI:SD|Divider:inst|inst2 SPI:SD|Divider:inst|inst2
    Info: create_clock -period 1.000 -name SPI:SD|SPIReg:inst1|inst44 SPI:SD|SPIReg:inst1|inst44
    Info: create_clock -period 1.000 -name SPI:SD|Divider:inst|inst1 SPI:SD|Divider:inst|inst1
    Info: create_clock -period 1.000 -name SPI:SD|SPIReg:inst1|inst42 SPI:SD|SPIReg:inst1|inst42
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -16.205
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -16.205     -2858.661 clk_cpu 
    Info:   -10.016      -858.270 clock 
    Info:    -4.511       -37.816 SPI:SD|Divider:inst|inst 
    Info:    -2.165        -5.150 T8080se:VM80|T80:u0|A[10] 
    Info:    -1.823       -18.230 hcnt[8] 
    Info:    -0.579        -1.116 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -0.103        -0.103 SPI:SD|SPIReg:inst1|inst44 
    Info:     0.046         0.000 spetskeyboard:spetskey|mx_st 
    Info:     0.088         0.000 SPI:SD|Divider:inst|inst2 
    Info:     0.097         0.000 SPI:SD|SPIReg:inst1|inst45 
    Info:     0.202         0.000 SPI:SD|SPIReg:inst1|inst42 
    Info:     0.206         0.000 SPI:SD|Divider:inst|inst1 
Info: Worst-case hold slack is -1.678
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.678        -2.602 clock 
    Info:    -1.519       -16.063 T8080se:VM80|T80:u0|A[10] 
    Info:    -1.452       -34.932 clk_cpu 
    Info:    -1.351        -7.538 SPI:SD|Divider:inst|inst 
    Info:    -0.337        -0.672 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.030         0.000 SPI:SD|Divider:inst|inst1 
    Info:     0.038         0.000 SPI:SD|SPIReg:inst1|inst42 
    Info:     0.099         0.000 SPI:SD|SPIReg:inst1|inst44 
    Info:     0.429         0.000 spetskeyboard:spetskey|mx_st 
    Info:     0.471         0.000 SPI:SD|Divider:inst|inst2 
    Info:     0.480         0.000 SPI:SD|SPIReg:inst1|inst45 
    Info:     0.737         0.000 hcnt[8] 
Info: Worst-case recovery slack is -6.390
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -6.390       -48.310 SPI:SD|Divider:inst|inst 
    Info:    -2.670        -2.670 SPI:SD|SPIReg:inst1|inst42 
    Info:    -2.641        -2.641 SPI:SD|SPIReg:inst1|inst45 
    Info:    -2.544        -2.544 SPI:SD|SPIReg:inst1|inst44 
    Info:    -2.338      -151.999 clk_cpu 
    Info:    -1.194       -41.590 clock 
    Info:    -0.718        -0.835 T8080se:VM80|T80:u0|A[10] 
Info: Worst-case removal slack is -3.768
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.768       -24.231 T8080se:VM80|T80:u0|A[10] 
    Info:    -1.120        -1.120 SPI:SD|Divider:inst|inst 
    Info:     0.016         0.000 clock 
    Info:     0.307         0.000 clk_cpu 
    Info:     2.994         0.000 SPI:SD|SPIReg:inst1|inst44 
    Info:     3.096         0.000 SPI:SD|SPIReg:inst1|inst45 
    Info:     3.111         0.000 SPI:SD|SPIReg:inst1|inst42 
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201      -505.067 clock 
    Info:    -3.201      -392.897 clk_cpu 
    Info:    -1.487       -31.828 T8080se:VM80|T80:u0|A[10] 
    Info:    -1.487       -17.393 SPI:SD|Divider:inst|inst 
    Info:    -1.487       -14.870 hcnt[8] 
    Info:    -1.487        -1.487 SPI:SD|Divider:inst|inst1 
    Info:    -1.487        -1.487 SPI:SD|Divider:inst|inst2 
    Info:    -1.487        -1.487 SPI:SD|SPIReg:inst1|inst42 
    Info:    -1.487        -1.487 SPI:SD|SPIReg:inst1|inst44 
    Info:    -1.487        -1.487 SPI:SD|SPIReg:inst1|inst45 
    Info:    -1.487        -1.487 spetskeyboard:spetskey|mx_st 
    Info:     9.929         0.000 clk 
    Info:    14.424         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -15.294
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -15.294     -2691.918 clk_cpu 
    Info:    -9.730      -808.788 clock 
    Info:    -4.441       -36.915 SPI:SD|Divider:inst|inst 
    Info:    -2.038        -5.478 T8080se:VM80|T80:u0|A[10] 
    Info:    -1.588       -15.880 hcnt[8] 
    Info:    -0.380        -0.713 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -0.066        -0.066 SPI:SD|SPIReg:inst1|inst44 
    Info:     0.142         0.000 spetskeyboard:spetskey|mx_st 
    Info:     0.187         0.000 SPI:SD|Divider:inst|inst2 
    Info:     0.194         0.000 SPI:SD|SPIReg:inst1|inst45 
    Info:     0.206         0.000 SPI:SD|SPIReg:inst1|inst42 
    Info:     0.208         0.000 SPI:SD|Divider:inst|inst1 
Info: Worst-case hold slack is -1.542
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.542       -14.487 T8080se:VM80|T80:u0|A[10] 
    Info:    -1.476        -2.294 clock 
    Info:    -1.356        -6.544 SPI:SD|Divider:inst|inst 
    Info:    -1.247       -28.491 clk_cpu 
    Info:    -0.470        -0.920 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.047         0.000 SPI:SD|Divider:inst|inst1 
    Info:     0.070         0.000 SPI:SD|SPIReg:inst1|inst42 
    Info:     0.111         0.000 SPI:SD|SPIReg:inst1|inst44 
    Info:     0.379         0.000 spetskeyboard:spetskey|mx_st 
    Info:     0.424         0.000 SPI:SD|Divider:inst|inst2 
    Info:     0.431         0.000 SPI:SD|SPIReg:inst1|inst45 
    Info:     0.692         0.000 hcnt[8] 
Info: Worst-case recovery slack is -6.212
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -6.212       -47.047 SPI:SD|Divider:inst|inst 
    Info:    -2.445        -2.445 SPI:SD|SPIReg:inst1|inst42 
    Info:    -2.410        -2.410 SPI:SD|SPIReg:inst1|inst45 
    Info:    -2.327        -2.327 SPI:SD|SPIReg:inst1|inst44 
    Info:    -2.235      -150.296 clk_cpu 
    Info:    -1.306       -45.570 clock 
    Info:    -0.543        -0.633 T8080se:VM80|T80:u0|A[10] 
Info: Worst-case removal slack is -3.631
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.631       -23.192 T8080se:VM80|T80:u0|A[10] 
    Info:    -1.214        -1.214 SPI:SD|Divider:inst|inst 
    Info:     0.175         0.000 clock 
    Info:     0.343         0.000 clk_cpu 
    Info:     2.743         0.000 SPI:SD|SPIReg:inst1|inst44 
    Info:     2.829         0.000 SPI:SD|SPIReg:inst1|inst45 
    Info:     2.849         0.000 SPI:SD|SPIReg:inst1|inst42 
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201      -505.067 clock 
    Info:    -3.201      -392.981 clk_cpu 
    Info:    -1.487       -40.674 T8080se:VM80|T80:u0|A[10] 
    Info:    -1.487       -20.979 SPI:SD|Divider:inst|inst 
    Info:    -1.487       -14.870 hcnt[8] 
    Info:    -1.487        -1.487 SPI:SD|Divider:inst|inst1 
    Info:    -1.487        -1.487 SPI:SD|Divider:inst|inst2 
    Info:    -1.487        -1.487 SPI:SD|SPIReg:inst1|inst42 
    Info:    -1.487        -1.487 SPI:SD|SPIReg:inst1|inst44 
    Info:    -1.487        -1.487 SPI:SD|SPIReg:inst1|inst45 
    Info:    -1.487        -1.487 spetskeyboard:spetskey|mx_st 
    Info:     9.917         0.000 clk 
    Info:    14.421         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -6.615
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -6.615     -1110.686 clk_cpu 
    Info:    -3.956      -268.133 clock 
    Info:    -1.669       -11.770 SPI:SD|Divider:inst|inst 
    Info:    -0.685        -0.953 T8080se:VM80|T80:u0|A[10] 
    Info:    -0.408        -0.788 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -0.204        -2.040 hcnt[8] 
    Info:     0.279         0.000 SPI:SD|SPIReg:inst1|inst44 
    Info:     0.416         0.000 SPI:SD|SPIReg:inst1|inst42 
    Info:     0.434         0.000 SPI:SD|Divider:inst|inst1 
    Info:     0.599         0.000 spetskeyboard:spetskey|mx_st 
    Info:     0.613         0.000 SPI:SD|Divider:inst|inst2 
    Info:     0.617         0.000 SPI:SD|SPIReg:inst1|inst45 
Info: Worst-case hold slack is -0.969
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.969        -2.727 clock 
    Info:    -0.849       -21.057 clk_cpu 
    Info:    -0.631        -4.375 SPI:SD|Divider:inst|inst 
    Info:    -0.551        -5.039 T8080se:VM80|T80:u0|A[10] 
    Info:    -0.150        -0.246 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -0.049        -0.049 SPI:SD|Divider:inst|inst1 
    Info:    -0.040        -0.040 SPI:SD|SPIReg:inst1|inst42 
    Info:    -0.004        -0.004 SPI:SD|SPIReg:inst1|inst44 
    Info:     0.181         0.000 spetskeyboard:spetskey|mx_st 
    Info:     0.195         0.000 SPI:SD|Divider:inst|inst2 
    Info:     0.199         0.000 SPI:SD|SPIReg:inst1|inst45 
    Info:     0.283         0.000 hcnt[8] 
Info: Worst-case recovery slack is -2.103
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.103       -15.538 SPI:SD|Divider:inst|inst 
    Info:    -1.155       -78.338 clk_cpu 
    Info:    -0.956        -0.956 SPI:SD|SPIReg:inst1|inst42 
    Info:    -0.947        -0.947 SPI:SD|SPIReg:inst1|inst45 
    Info:    -0.903        -0.903 SPI:SD|SPIReg:inst1|inst44 
    Info:    -0.469       -16.342 clock 
    Info:    -0.351        -0.351 T8080se:VM80|T80:u0|A[10] 
Info: Worst-case removal slack is -1.572
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.572       -10.249 T8080se:VM80|T80:u0|A[10] 
    Info:    -0.312       -10.732 clock 
    Info:    -0.104        -0.104 SPI:SD|Divider:inst|inst 
    Info:    -0.005        -0.048 clk_cpu 
    Info:     1.586         0.000 SPI:SD|SPIReg:inst1|inst44 
    Info:     1.629         0.000 SPI:SD|SPIReg:inst1|inst42 
    Info:     1.633         0.000 SPI:SD|SPIReg:inst1|inst45 
Info: Worst-case minimum pulse width slack is -1.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.000      -255.000 clk_cpu 
    Info:    -1.000      -229.000 clock 
    Info:    -1.000       -11.000 SPI:SD|Divider:inst|inst 
    Info:    -1.000       -10.488 T8080se:VM80|T80:u0|A[10] 
    Info:    -1.000       -10.000 hcnt[8] 
    Info:    -1.000        -1.000 SPI:SD|Divider:inst|inst1 
    Info:    -1.000        -1.000 SPI:SD|Divider:inst|inst2 
    Info:    -1.000        -1.000 SPI:SD|SPIReg:inst1|inst42 
    Info:    -1.000        -1.000 SPI:SD|SPIReg:inst1|inst44 
    Info:    -1.000        -1.000 SPI:SD|SPIReg:inst1|inst45 
    Info:    -1.000        -1.000 spetskeyboard:spetskey|mx_st 
    Info:     9.597         0.000 clk 
    Info:    14.461         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 193 megabytes
    Info: Processing ended: Thu May 19 21:22:12 2011
    Info: Elapsed time: 00:00:26
    Info: Total CPU time (on all processors): 00:00:24


