{"patent_id": "10-2023-0009818", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0117703", "출원번호": "10-2023-0009818", "발명의 명칭": "인공 지능에 기반한 디스플레이 보상 장치, 디스플레이 성능 저하 보상 방법 및 디스플레이", "출원인": "엘지디스플레이 주식회사", "발명자": "최동준"}}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "디스플레이 패널에 배치된 복수의 서브 픽셀에 대한 보상 데이터를 생성하는 보상 모듈; 및 미리 정해진 학습 모델 기반 탐지 방식에 따라, 상기 복수의 서브 픽셀 중 일정 시간 내에 불량 서브 픽셀이 될것으로 예측되는 제1 서브 픽셀을 선별하여 상기 제1 서브 픽셀에 대한 정보를 상기 디스플레이 패널과 연계된기억 장치에 저장 관리하는 학습 모듈을 포함하는 인공 지능 기반의 디스플레이 보상 장치."}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 학습 모듈은, 불량 발생 구동 시간 및 상기 불량 발생 구동 시간에서의 불량 보상 구동 데이터를 각 서브 픽셀 별로 예측하기위하여, 양품 서브 픽셀들과 불량 서브 픽셀들의 구동 데이터를 사전 학습하여 사전 학습 데이터를 생성하는 사전 학습 모듈; 상기 미리 정해진 학습 모델 기반 탐지 방식에 따라, 상기 보상 데이터를 이용하여 상기 복수의 서브 픽셀의 특성을 재구성한 이후, 상기 복수의 서브 픽셀 중 일정 시간 내에 불량 서브 픽셀이 될 것으로 판단되는 제1 서브픽셀을 선별하는 선별 모듈; 상기 사전 학습 데이터에 기초하여, 상기 제1 서브 픽셀의 제1 불량 발생 구동 시간을 예측하고, 상기 제1 불량발생 구동 시간이 경과될 경우에 상기 제1 서브 픽셀에 공급할 제1 불량 보상 구동 데이터를 예측하는 예측 모듈; 및 상기 제1 불량 발생 구동 시간 및 상기 제1 불량 보상 구동 데이터에 대한 정보를 상기 제1 서브 픽셀에 대한예측 결과 정보로서 상기 기억 장치에 저장시키는 기억 모듈을 포함하는 인공 지능 기반의 디스플레이 보상 장치."}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서, 상기 디스플레이 패널에서 상기 제1 서브 픽셀의 상기 제1 불량 발생 구동 시간이 경과되기 이전에는, 상기 보상 데이터에 의해 생성된 구동 데이터와 대응되는 데이터 전압이 상기 제1 서브 픽셀에 공급되는 인공 지능 기반의 디스플레이 보상 장치."}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제2항에 있어서, 상기 디스플레이 패널에서 상기 제1 서브 픽셀의 상기 제1 불량 발생 구동 시간이 경과된 경우, 상기 제1 불량보상 구동 데이터와 대응되는 데이터 전압이 상기 제1 서브 픽셀에 공급되는 인공 지능 기반의 디스플레이 보상장치."}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "공개특허 10-2024-0117703-3-제1항에 있어서, 상기 보상 모듈은, 상기 디스플레이 패널에서의 디스플레이 이미지를 촬영한 촬영 이미지에 기초하여 상기 디스플레이 패널에 배치된 상기 복수의 서브 픽셀에 대한 상기 보상 데이터를 생성하는 인공 지능 기반의 디스플레이 보상 장치."}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서, 상기 기억 장치는, 상기 디스플레이 패널에 배치된 복수의 데이터 라인을 구동하기 위한 구동 회로 및 상기 구동 회로를 제어하기 위한 제어 회로 중 적어도 하나의 내부에 구성되거나 상기 구동 회로 및 상기 제어 회로의외부에 구성되는 인공 지능 기반의 디스플레이 보상 장치."}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서, 상기 보상 모듈은 상기 디스플레이 패널과 연계된 메모리에 상기 보상 데이터를 저장시키는 인공 지능 기반의디스플레이 보상 장치."}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서, 상기 미리 정해진 학습 모델 기반 탐지 방식은 인코더-디코더 구조를 갖는 학습 모델 기반 탐지 방식인 인공 지능 기반의 디스플레이 보상 장치."}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서, 상기 복수의 서브 픽셀 각각은 발광 소자를 포함하는 인공 지능 기반의 디스플레이 보상 장치."}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서, 상기 발광 소자는 발광 다이오드 칩(LED Chip)인 인공 지능 기반의 디스플레이 보상 장치."}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항에 있어서, 상기 제1 서브 픽셀의 상기 제1 불량 발생 구동 시간은 상기 제1 서브 픽셀이 불량 서브 픽셀이 되는데 걸리는구동 시간을 의미하고, 상기 제1 서브 픽셀의 상기 제1 불량 발생 구동 시간은 상기 상기 제1 서브 픽셀에 포함된 발광 소자의 수명과대응되는 인공 지능 기반의 디스플레이 보상 장치."}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "공개특허 10-2024-0117703-4-인공 지능 기반의 디스플레이 성능 저하 보상 방법에 있어서, 불량 발생 구동 시간 및 상기 불량 발생 구동 시간에서의 불량 보상 구동 데이터를 각 서브 픽셀 별로 예측하기위하여, 양품 서브 픽셀들과 불량 서브 픽셀들의 구동 데이터를 사전 학습하여 사전 학습 데이터를 생성하는 사전 학습 단계; 디스플레이 패널에서의 디스플레이 이미지를 촬영한 촬영 이미지에 기초하여 상기 디스플레이 패널에 배치된 복수의 서브 픽셀에 대한 보상 데이터를 생성하는 이미지 기반 화질 보상 단계; 및 상기 디스플레이 패널에 배치된 상기 복수의 서브 픽셀 중 일정 시간 내에 불량 서브 픽셀이 될 적어도 하나의제1 서브 픽셀에 대하여 성능 저하 보상 처리를 수행하는 성능 저하 보상 단계를 포함하는 인공 지능 기반의 디스플레이 성능 저하 보상 방법."}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서, 상기 복수의 서브 픽셀 각각은 발광 소자를 포함하는 인공 지능 기반의 디스플레이 성능 저하 보상 방법."}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서, 상기 발광 소자는 발광 다이오드 칩(LED Chip)인 인공 지능 기반의 디스플레이 성능 저하 보상 방법."}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제12항에 있어서, 상기 성능 저하 보상 단계는, 미리 정해진 학습 모델 기반 탐지 방식에 따라, 상기 보상 데이터를 토대로 상기 복수의 서브 픽셀의 특성을 재구성한 이후, 상기 복수의 서브 픽셀 중 일정 시간 내에 불량 서브 픽셀이 될 것으로 판단되는 제1 서브 픽셀을선별하는 선별 단계; 및 상기 사전 학습 데이터에 기초하여, 상기 제1 서브 픽셀의 제1 불량 발생 구동 시간을 예측하고, 상기 제1 불량발생 구동 시간이 경과될 경우에 상기 제1 서브 픽셀에 공급할 제1 불량 보상 구동 데이터를 예측하고, 상기 제1 불량 발생 구동 시간 및 상기 제1 불량 보상 구동 데이터에 대한 정보를 상기 제1 서브 픽셀에 대한 예측 결과 정보로서 상기 디스플레이 패널과 연계된 기억 장치에 저장시키는 예측 단계를 포함하는 인공 지능 기반의디스플레이 성능 저하 보상 방법."}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서, 상기 미리 정해진 학습 모델 기반 탐지 방식은 인코더-디코더 구조를 갖는 학습 모델 기반 탐지 방식인 인공 지능 기반의 디스플레이 성능 저하 보상 방법."}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제15항에 있어서, 상기 성능 저하 보상 단계 이후, 공개특허 10-2024-0117703-5-상기 디스플레이 패널에서 상기 제1 서브 픽셀의 상기 제1 불량 발생 구동 시간이 경과되기 이전에는, 상기 보상 데이터에 의해 생성된 구동 데이터와 대응되는 데이터 전압이 상기 제1 서브 픽셀에 공급되고, 상기 디스플레이 패널에서 상기 제1 서브 픽셀의 상기 제1 불량 발생 구동 시간이 경과된 경우, 상기 제1 불량보상 구동 데이터와 대응되는 데이터 전압이 상기 제1 서브 픽셀에 공급되는 인공 지능 기반의 디스플레이 성능저하 보상 방법."}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "복수의 데이터 라인 및 복수의 게이트 라인과 연결되는 복수의 서브 픽셀을 포함하는 디스플레이 패널; 제1 불량 발생 구동 시간 및 제1 불량 보상 구동 데이터에 대한 정보가 상기 복수의 서브 픽셀 중 제1 서브 픽셀과 연계되어 저장된 기억 장치; 및 상기 제1 서브 픽셀의 상기 제1 불량 발생 구동 시간이 경과된 경우, 상기 제1 불량 보상 구동 데이터와 대응되는 데이터 전압을 상기 제1 서브 픽셀과 연결된 제1 데이터 라인으로 출력하는 데이터 구동 회로를 포함하는 디스플레이 장치."}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제18항에 있어서, 상기 데이터 구동 회로는, 상기 디스플레이 패널에서 상기 제1 서브 픽셀의 상기 제1 불량 발생 구동 시간이 경과되기 이전에는, 상기 제1 불량 보상 구동 데이터와 다른 구동 데이터에 대응되는 데이터 전압을 상기 제1 서브 픽셀과 연결된 제1 데이터 라인으로 출력하는 디스플레이 장치."}
{"patent_id": "10-2023-0009818", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제18항에 있어서, 상기 기억 장치는 상기 데이터 구동 회로 또는 상기 데이터 구동 회로를 제어하기 위한 컨트롤러에 포함되는 디스플레이 장치."}
{"patent_id": "10-2023-0009818", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시의 실시 예들은 인공 지능을 이용하여 디스플레이 패널에서 불량 서브 픽셀이 발생하는 것을 미리 방지해 줄 수 있는 인공 지능에 기반한 디스플레이 보상 장치, 디스플레이 성능 저하 보상 방법 및 디스플레이 장치에 관한 것이다."}
{"patent_id": "10-2023-0009818", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시의 실시 예들은 인공 지능에 기반한 디스플레이 보상 장치, 디스플레이 성능 저하 보상 방법 및 디스플 레이 장치에 관한 것이다."}
{"patent_id": "10-2023-0009818", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "디스플레이 기술 또는 디스플레이 응용 기술의 발전에 따라, 영상을 표시하는 디스플레이 장치가 다양한 타입으 로 개발되고 있다. 예를 들어, 다양한 타입의 디스플레이 장치는 액정 디스플레이 장치(Liquid crystal display; LCD), 유기 발광 디스플레이 장치(Organic light-emitting display), 양자 점 디스플레이 장치 (Quantum dot display device), 마이크로 발광 다이오드 디스플레이 장치(Micro-LED display device) 등을 포 함할 수 있다. 이러한 디스플레이 장치 중 유기 발광 디스플레이 장치 등의 경우, 디스플레이 패널에 배치된 복수의 서브 픽셀 을 구성하는 소자들의 특성이 공정 편차 및/또는 재료 특성 편차 등과 같은 다양한 요인으로 인해 균일하지 않 을 수 있다. 이와 같이 서브 픽셀들 간의 소자 특성 편차는 서브 픽셀들 간의 휘도 편차를 유발하여 화상 이상 불량을 초래할 수 있다. 예를 들어, 서브 픽셀들 간의 소자 특성 편차는 발광 소자들 간의 문턱 전압 편차, 트 랜지스터들 간의 문턱 전압 편차, 트랜지스터들 간의 이동도 편차 등을 포함할 수 있다. 또한, 디스플레이 패널의 구동 시간이 길어짐에 따라, 디스플레이 패널에 배치된 복수의 서브 픽셀의 열화가 진 행되어 휘도 불균일 등의 화상 이상 현상이 발생할 수 있다."}
{"patent_id": "10-2023-0009818", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시의 실시 예들은 인공 지능을 이용하여 디스플레이 패널에서 불량 서브 픽셀이 발생하는 것을 미리 방지 해줄 수 있는 인공 지능에 기반한 디스플레이 보상 장치, 디스플레이 성능 저하 보상 방법 및 디스플레이 장치 를 제공할 수 있다. 본 개시의 실시 예들은 인공 지능을 이용하여 화상 품질(디스플레이 성능)이 저하되는 위치 및 타이밍을 예측하 여 화상 품질 저하를 사전에 방지해줄 수 있는 인공 지능에 기반한 디스플레이 보상 장치, 디스플레이 성능 저 하 보상 방법 및 디스플레이 장치를 제공할 수 있다."}
{"patent_id": "10-2023-0009818", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 보상 장치는, 디스플레이 패널에 배치된 복수의 서브 픽셀에 대한 보상 데이터를 생성하는 보상 모듈 및 미리 정해진 학습 모델 기반 탐지 방식에 따라, 복수의 서브 픽셀 중 일정 시간 내에 불량 서브 픽셀이 될 것으로 예측되는 제1 서브 픽셀을 선별하여 제1 서브 픽셀에 대한 정보를 디스플레이 패널과 연계된 기억 장치에 저장 관리하는 학습 모듈을 포함할 수 있다. 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 보상 장치에서, 학습 모듈은 불량 발생 구동 시간 및 불량 발생 구동 시간에서의 불량 보상 구동 데이터를 각 서브 픽셀 별로 예측하기 위하여 양품 서브 픽셀들과 불량 서브 픽셀들의 구동 데이터를 사전 학습하여 사전 학습 데이터를 생성하는 사전 학습 모듈, 미리 정해진 학습 모델 기반 탐지 방식에 따라, 보상 데이터를 이용하여 복수의 서브 픽셀의 특성을 재구성한 이후, 복수의 서브 픽셀 중 일정 시간 내에 불량 서브 픽셀이 될 것으로 판단되는 제1 서브 픽셀을 선별하는 선별 모듈, 사전 학습 데이터에 기초하여, 제1 서브 픽셀의 제1 불량 발생 구동 시간을 예측하고, 제1 불량 발생 구동 시간이 경 과될 경우에 제1 서브 픽셀에 공급할 제1 불량 보상 구동 데이터를 예측하는 예측 모듈, 및 제1 불량 발생 구동 시간 및 제1 불량 보상 구동 데이터에 대한 정보를 제1 서브 픽셀에 대한 예측 결과 정보로서 기억 장치에 저장 시키는 기억 모듈을 포함할 수 있다. 디스플레이 패널에서 제1 서브 픽셀의 제1 불량 발생 구동 시간이 경과된 경우, 제1 불량 보상 구동 데이터와 대응되는 데이터 전압이 제1 서브 픽셀에 공급될 수 있다. 미리 정해진 학습 모델 기반 탐지 방식은 인코더-디코더 구조를 갖는 학습 모델 기반 탐지 방식일 수 있으며, 예를 들어, 오토인코더(Auto-encoder)를 포함할 수 있다. 복수의 서브 픽셀 각각은 발광 소자를 포함할 수 있다. 예를 들어, 발광 소자는 발광 다이오드 칩(LED Chip)일 수 있다. 제1 서브 픽셀의 제1 불량 발생 구동 시간은 제1 서브 픽셀이 불량 서브 픽셀이 되는데 걸리는 구동 시간을 의 미할 수 있다. 제1 서브 픽셀의 제1 불량 발생 구동 시간은 제1 서브 픽셀에 포함된 발광 소자의 수명과 대응될 수 있다. 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 성능 저하 보상 방법은 불량 발생 구동 시간 및 불량 발생 구동 시간에서의 불량 보상 구동 데이터를 각 서브 픽셀 별로 예측하기 위하여, 양품 서브 픽셀들과 불량 서브 픽셀들의 구동 데이터를 사전 학습하여 사전 학습 데이터를 생성하는 사전 학습 단계, 디스플레이 패널에 서의 디스플레이 이미지를 촬영한 촬영 이미지에 기초하여 디스플레이 패널에 배치된 복수의 서브 픽셀에 대한 보상 데이터를 생성하는 이미지 기반 화질 보상 단계, 및 디스플레이 패널에 배치된 복수의 서브 픽셀 중 일정 시간 내에 불량 서브 픽셀이 될 적어도 하나의 제1 서브 픽셀에 대하여 성능 저하 보상 처리를 수행하는 성능 저하 보상 단계를 포함할 수 있다. 복수의 서브 픽셀 각각은 발광 소자를 포함할 수 있다. 예를 들어, 발광 소자는 발광 다이오드 칩(LED Chip)일 수 있다. 성능 저하 보상 단계는, 미리 정해진 학습 모델 기반 탐지 방식에 따라, 보상 데이터를 토대로 복수의 서브 픽 셀의 특성을 재구성한 이후, 복수의 서브 픽셀 중 일정 시간 내에 불량 서브 픽셀이 될 것으로 판단되는 제1 서 브 픽셀을 선별하는 선별 단계, 및 사전 학습 데이터에 기초하여, 제1 서브 픽셀의 제1 불량 발생 구동 시간을예측하고, 제1 불량 발생 구동 시간이 경과될 경우에 제1 서브 픽셀에 공급할 제1 불량 보상 구동 데이터를 예 측하고, 제1 불량 발생 구동 시간 및 제1 불량 보상 구동 데이터에 대한 정보를 제1 서브 픽셀에 대한 예측 결 과 정보로서 디스플레이 패널과 연계된 기억 장치에 저장시키는 예측 단계를 포함할 수 있다. 미리 정해진 학습 모델 기반 탐지 방식은 인코더-디코더 구조를 갖는 학습 모델 기반 탐지 방식일 수 있으며, 예를 들어, 오토인코더(Auto-encoder)를 포함할 수 있다. 성능 저하 보상 단계 이후, 디스플레이 패널에서 제1 서브 픽셀의 제1 불량 발생 구동 시간이 경과된 경우, 제1 불량 보상 구동 데이터와 대응되는 데이터 전압이 제1 서브 픽셀에 공급될 수 있다. 본 개시의 실시 예들에 따른 디스플레이 장치는, 복수의 데이터 라인 및 복수의 게이트 라인과 연결되는 복수의 서브 픽셀을 포함하는 디스플레이 패널, 제1 불량 발생 구동 시간 및 제1 불량 보상 구동 데이터에 대한 정보가 복수의 서브 픽셀 중 제1 서브 픽셀과 연계되어 저장된 기억 장치, 및 제1 서브 픽셀의 제1 불량 발생 구동 시 간이 경과된 경우, 제1 불량 보상 구동 데이터와 대응되는 데이터 전압을 제1 서브 픽셀과 연결된 제1 데이터 라인으로 출력하는 데이터 구동 회로를 포함할 수 있다. 데이터 구동 회로는, 디스플레이 패널에서 제1 서브 픽셀의 제1 불량 발생 구동 시간이 경과되기 이전에는, 제 1 불량 보상 구동 데이터와 다른 구동 데이터에 대응되는 데이터 전압을 제1 서브 픽셀과 연결된 제1 데이터 라 인으로 출력할 수 있다. 기억 장치는 데이터 구동 회로 또는 데이터 구동 회로를 제어하기 위한 컨트롤러에 포함될 수 있다."}
{"patent_id": "10-2023-0009818", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 실시 예들에 의하면, 인공 지능을 이용하여 디스플레이 패널에서 불량 서브 픽셀이 발생하는 것을 미 리 방지해줄 수 있는 인공 지능에 기반한 디스플레이 보상 장치, 디스플레이 성능 저하 보상 방법 및 디스플레 이 장치를 제공할 수 있다. 본 개시의 실시 예들에 의하면, 인공 지능을 이용하여 화상 품질(디스플레이 성능)이 저하되는 위치 및 타이밍 을 예측하여 화상 품질 저하를 사전에 방지해줄 수 있는 인공 지능에 기반한 디스플레이 보상 장치, 디스플레이 성능 저하 보상 방법 및 디스플레이 장치를 제공할 수 있다. 본 개시의 실시 예들에 의하면, 인공 지능을 이용하여 화상 품질(디스플레이 성능)이 저하되는 위치 및 타이밍 을 예측하여 화상 품질 저하를 사전에 방지해줌으로써, 서브 픽셀들의 수명을 연장시켜줄 수 있는 인공 지능에 기반한 디스플레이 보상 장치, 디스플레이 성능 저하 보상 방법 및 디스플레이 장치를 제공할 수 있다. 본 개시의 실시 예들에 의하면, 디스플레이 패널에 배치된 서브 픽셀들의 장수명을 가능하게 하는 인공 지능에 기반한 디스플레이 보상 장치, 디스플레이 성능 저하 보상 방법 및 디스플레이 장치를 제공할 수 있다. 본 개시의 실시 예들에 의하면, 디스플레이 보상 처리를 통해, 화면 이상 현상이 발생 되더라도 기준 보상 데이 터를 정확하게 생성하여 화면 이상 현상을 제거함으로써 폐기되는 디스플레이 패널의 수를 현격히 줄여주고 고 품질의 디스플레이 패널의 생산량을 높여줄 수 있는 효과가 있다. 본 개시의 실시 예들에 의하면, 동일한 재료 투입에 대하여 고품질의 디스플레이 패널의 생산량을 높여줌으로써, 디스플레이 장치를 제조할 때 생산 에너지를 절감하고 소비 전력을 줄일 수 있어 저전력 및 공정 최적화 등의 효과를 얻을 수 있다."}
{"patent_id": "10-2023-0009818", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 본 개시의 일부 실시 예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참 조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 \"포함한다\", \"갖는다\", \"이루어진다\" 등이 사용되는 경우 \"~만\"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다. 또한, 본 개시의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이 러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 \"연결\", \"결합\" 또는 \"접속\" 등이 된다 고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 \"연결\", \"결합\" 또는 \"접속\" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 \"개재\"되어 \"연결\", \"결합\" 또는 \"접속\"될 수도 있다고 이해되어야 할 것이다. 여 기서, 다른 구성 요소는 서로 \"연결\", \"결합\" 또는 \"접속\" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수 도 있다. 구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, \"~후에\", \"~에 이어서\", \"~다음에\", \"~전에\" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, \"바로\" 또는 \"직접\"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다. 한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다. 이하, 첨부된 도면을 참조하여 본 개시의 다양한 실시예들을 상세히 설명한다. 도 1은 본 개시의 실시 예들에 따른 디스플레이 보상 시스템을 나타낸다. 도 1을 참조하면, 본 개시의 실시 예들에 따른 디스플레이 보상 시스템은 디스플레이 장치의 디스플레 이 패널의 화면 상태를 점검하여 화면 얼룩 등의 화면 이상 현상이 발생하는 경우, 화면 이상 현상을 제거 해주기 위한 소프트웨어적인 디스플레이 보상 기능을 제공할 수 있다. 본 개시의 실시 예들에 따른 디스플레이 보상 시스템은 디스플레이 패널에서 화면 이상이 발생하지 않 도록 영상 데이터를 디스플레이 패널의 상태(패널 제조 당시의 상태)에 적합하도록 보정하기 위한 기준 보 상 데이터를 생성하여 디스플레이 장치의 메모리(MEM)에 저장하는 디스플레이 보상 기능을 수행할 수 있다. 도 1을 참조하면, 디스플레이 보상 시스템은 디스플레이 보상 장치 및 카메라 장치를 포함할 수 있 다. 카메라 장치는 점검 대상이 되는 디스플레이 장치의 디스플레이 패널에 표시된 이미지를 촬영하 여 촬영된 이미지를 디스플레이 보상 장치로 출력할 수 있다. 이하에서는, 디스플레이 패널에 표시된 이미지와 카메라 장치에 의해 촬영된 이미지를 구별하기 위하여, 디스플레이 패널에 표시된 이미지를 디스플레이 이미지라고 기재하고, 카메라 장치에 의해 촬영된 이미지를 촬영 이미지라고 기재한다. 디스플레이 보상 장치는 카메라 장치로부터 촬영 이미지를 획득하여 촬영 이미지에 기초하여 기준 보상 데이터를 생성하여 디스플레이 장치의 메모리(MEM)에 저장할 수 있다. 디스플레이 보상 장치는 디스플레이 보상 기능을 수행하기 위하여 디스플레이 장치 및 카메라 장치 중 적어도 하나의 동작을 제어할 수 있다. 예를 들어, 디스플레이 보상 장치는 보다 정확한 디스플레 이 보상 처리를 위하여 디스플레이 패널에 다양한 계조의 디스플레이 이미지들을 반복적으로 표시해줄 수 있다. 디스플레이 보상 장치에 의해 생성되어 메모리(MEM)에 저장된 기준 보상 데이터는, 디스플레이 장치의 디스플레이 구동 시 이용될 수 있다. 도 1을 참조하면, 본 개시의 실시 예들에 따른 디스플레이 보상 시스템에 포함된 디스플레이 보상 장치 및 카메라 장치는 별도의 장치로 구성될 수도 있고 하나의 장치로 통합되어 구성될 수 있다. 도 1을 참조하면, 본 개시의 실시 예들에 따른 디스플레이 보상 시스템에서, 디스플레이 보상 장치와 디스플레이 장치는 유선 케이블로 연결될 수 있고, 블루투스(Bluetooth), 무선 랜(Wireless LAN) 등의 무 선 인터페이스를 통해 연결될 수 있고, 유무선 기반 네트워크를 통해 연결될 수 있다. 이하에서는, 본 개시의 실시 예들에 따른 디스플레이 보상 기능이 필요한 디스플레이 장치에 대하여 간략 하게 설명하고, 이어서, 본 개시의 실시 예들에 따른 디스플레이 보상 장치 및 디스플레이 보상 방법에 대 하여 설명한다. 도 2는 본 개시의 실시 예들에 따른 디스플레이 장치를 나타낸다. 도 2를 참조하면, 디스플레이 장치는 디스플레이 패널과, 디스플레이 패널을 구동하기 위한 구 동 회로를 포함할 수 있다. 구동 회로는 데이터 구동 회로 및 게이트 구동 회로 등을 포함할 수 있으 며, 데이터 구동 회로 및 게이트 구동 회로를 제어하는 컨트롤러를 더 포함할 수 있다. 도 2를 참조하면, 디스플레이 장치는 디스플레이 보상 장치에서 제공된 기준 보상 데이터를 저장하는 메모리(MEM)를 포함할 수 있다. 메모리(MEM)는 컨트롤러의 외부에 구성될 수 있고 컨트롤러의 내부에 구성되는 내부 메모리일 수도 있다. 도 2를 참조하면, 디스플레이 패널은 기판(SUB)과, 기판(SUB) 상에 배치되는 복수의 데이터 라인(DL) 및 다수의 게이트 라인(GL) 등의 신호 배선들을 포함할 수 있다. 디스플레이 패널은 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)과 연결된 복수의 서브 픽셀(SP)을 포함할 수 있다. 도 2를 참조하면, 디스플레이 패널은 영상이 표시되는 표시 영역(DA)과 영상이 표시되지 않는 비-표시 영 역(NDA)을 포함할 수 있다. 디스플레이 패널에서, 표시 영역(DA)에는 이미지를 표시하기 위한 복수의 서브 픽셀(SP)이 배치되고, 비-표시 영역(NDA)에는 구동 회로들(120, 130, 140)이 전기적으로 연결되거나 구동 회로 들(120, 130, 140)이 실장 될 수 있고, 집적회로 또는 인쇄회로 등이 연결되는 패드부가 배치될 수도 있다. 도 2를 참조하면, 데이터 구동 회로는 복수의 데이터 라인(DL)을 구동하기 위한 회로로서, 복수의 데이터 라인(DL)으로 데이터 신호들을 공급할 수 있다. 도 2를 참조하면, 게이트 구동 회로는 복수의 게이트 라인(GL)을 구동하기 위한 회로서, 복수의 게이트 라 인(GL)으로 게이트 신호들을 공급할 수 있다. 컨트롤러는 데이터 구동 회로의 동작 타이밍을 제어하기 위하여 데이터 제어 신호(DCS)를 데이터 구동 회로에 공급할 수 있다. 컨트롤러는 게이트 구동 회 로의 동작 타이밍을 제어하기 위한 게이트 제어 신호(GCS)를 게이트 구동 회로에 공급할 수 있다. 도 2를 참조하면, 컨트롤러는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되 는 입력 영상 데이터를 데이터 구동 회로에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데 이터(DATA)를 데이터 구동 회로에 공급하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 제어할 수 있다. 컨트롤러는, 입력 영상 데이터와 함께, 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 입력 데이터 인에 이블 신호(DE: Data Enable), 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템 )로부터 수신한다. 컨트롤러는, 데이터 구동 회로 및 게이트 구동 회로를 제어하기 위하여, 수직 동기 신호 (VSYNC), 수평 동기 신호(HSYNC), 입력 데이터 인에이블 신호(DE), 클럭 신호(CLK) 등의 타이밍 신호를 입력 받 아, 각종 제어 신호들(DCS, GCS)을 생성하여 데이터 구동 회로 및 게이트 구동 회로로 출력한다. 예를 들어, 컨트롤러는, 게이트 구동 회로를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다. 또한, 컨트롤러는, 데이터 구동 회로를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다. 컨트롤러는, 데이터 구동 회로와 별도의 부품으로 구현될 수도 있고, 데이터 구동 회로와 함께 통합되어 집적회로로 구현될 수 있다. 데이터 구동 회로는, 컨트롤러로부터 영상 데이터(DATA)를 입력 받아 복수의 데이터 라인(DL)로 데이 터 전압을 공급함으로써, 복수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 구동 회로는 소스 구동 회 로라고도 한다. 이러한 데이터 구동 회로는 하나 이상의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함할 수 있다. 각 소스 드라이버 집적회로(SDIC)는 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아 날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다. 각 소스 드라이버 집적회로(SDIC)는, 경우에 따라서, 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다. 예를 들어, 각 소스 드라이버 집적회로(SDIC)는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식으 로 디스플레이 패널과 연결되거나, 칩 온 글래스(COG: Chip On Glass) 또는 칩 온 패널(COP: Chip On Panel) 방식으로 디스플레이 패널의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF: Chip On Film) 방식으로 구현되어 디스플레이 패널과 연결될 수 있다. 게이트 구동 회로는 컨트롤러의 제어에 따라, 턴-온 레벨 전압의 게이트 신호를 출력하거나 턴-오프 레벨 전압의 게이트 신호를 출력할 수 있다. 게이트 구동 회로는 복수의 게이트 라인(GL)으로 턴-온 레벨 전압의 게이트 신호를 순차적으로 공급함으로써, 복수의 게이트 라인(GL)을 순차적으로 구동할 수 있다. 게이트 구동 회로는 테이프 오토메티드 본딩(TAB) 방식으로 디스플레이 패널과 연결되거나, 칩 온 글 래스(COG) 또는 칩 온 패널(COP) 방식으로 디스플레이 패널의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF) 방식에 따라 디스플레이 패널과 연결될 수 있다. 또는, 게이트 구동 회로는 게이트 인 패널(GIP: Gate In Panel) 타입으로 디스플레이 패널의 비-표시 영역(NDA)에 형성될 수 있다. 게이트 구동 회로는 기판(SUB) 상에 배치되거나 기판(SUB)에 연결될 수 있다. 즉, 게이트 구동 회로는 GIP 타입인 경우 기판(SUB)의 비-표시 영역(NDA)에 배치될 수 있다. 게이트 구동 회로는 칩 온 글래스(COG) 타입, 칩 온 필름(COF) 타입 등인 경우 기판(SUB)에 연결될 수 있다. 한편, 데이터 구동 회로 및 게이트 구동 회로 중 적어도 하나의 구동 회로는 표시 영역(DA)에 배치될 수도 있다. 예를 들어, 데이터 구동 회로 및 게이트 구동 회로 중 적어도 하나의 구동 회로는 서브 픽셀들(SP)과 중첩되지 않게 배치될 수도 있고, 서브 픽셀들(SP)과 일부 또는 전체가 중첩되게 배치될 수도 있다. 데이터 구동 회로는, 게이트 구동 회로에 의해 특정 게이트 라인(GL)이 열리면, 컨트롤러로부터 수신한 영상 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환하여 복수의 데이터 라인(DL)으로 공급할 수 있다. 데이터 구동 회로는 디스플레이 패널의 일 측(예: 상측 또는 하측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 데이터 구동 회로는 디스플레이 패널의 양 측(예: 상측과 하측)에 모두 연결되거나, 디스플레이 패널의 4 측면 중 둘 이상의 측면에 연결될 수도 있다. 게이트 구동 회로는 디스플레이 패널의 일 측(예: 좌측 또는 우측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 게이트 구동 회로는 디스플레이 패널의 양 측(예: 좌측과 우측)에 모두 연결되거나, 디스플레이 패널의 4 측면 중 둘 이상의 측면에 연결될 수도 있다. 컨트롤러는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨 트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어장치일 수 있으며, 타이밍 컨 트롤러와 다른 제어장치일 수도 있으며, 제어장치 내 회로일 수도 있다. 컨트롤러는, IC (Integrate Circuit), FPGA (Field Programmable Gate Array), ASIC (Application Specific Integrated Circuit), 또는 프로세서(Processor) 등의 다양한 회로나 전자 부품으로 구현될 수 있다. 컨트롤러는 인쇄회로기판, 연성 인쇄회로 등에 실장되고, 인쇄회로기판, 연성 인쇄회로 등을 통해 데이터 구동 회로 및 게이트 구동 회로와 전기적으로 연결될 수 있다. 컨트롤러는, 미리 정해진 하나 이상의 인터페이스에 따라 데이터 구동 회로와 신호를 송수신할 수 있 다. 여기서, 예를 들어, 인터페이스는 LVDS (Low Voltage Differential Signaling) 인터페이스, EPI 인터페이 스, SPI (Serial Peripheral Interface) 등을 포함할 수 있다. 컨트롤러는 하나 이상의 레지스터 등의 기억 매체를 포함할 수 있다. 본 실시 예들에 따른 디스플레이 장치는, 액정표시장치 등의 백 라이트 유닛을 포함하는 디스플레이일 수 도 있고, OLED(Organic Light Emitting Diode) 디스플레이, 퀀텀닷(Quantum Dot) 디스플레이, 마이크로 LED (Micro Light Emitting Diode) 디스플레이 등의 자발광 디스플레이일 수 있다. 본 실시 예들에 따른 디스플레이 장치가 OLED 디스플레이인 경우, 각 서브 픽셀(SP)은 스스로 빛을 내는 유기발광다이오드(OLED)를 발광소자로서 포함할 수 있다. 본 실시 예들에 따른 디스플레이 장치가 퀀텀닷 디스플레이인 경우, 각 서브 픽셀(SP)은 스스로 빛을 내는 반도체 결정인 퀀텀닷(Quantum Dot)으로 만들어진 발 광소자를 포함할 수 있다. 본 실시 예들에 따른 디스플레이 장치가 마이크로 LED 디스플레이인 경우, 각 서브 픽셀(SP)은 스스로 빛을 내고 무기물을 기반으로 만들어진 마이크로 LED (Micro Light Emitting Diode)를 발광소자로서 포함할 수 있다. 도 3a 및 도 3b는 본 개시의 실시 예들에 따른 디스플레이 장치의 서브 픽셀(SP)의 픽셀 회로를 간략하게 나타낸다. 도 3a 및 도 3b를 참조하면, 본 개시의 실시 예들에 따른 디스플레이 장치의 디스플레이 패널에 배치 된 복수의 서브 픽셀(SP) 각각은 발광 소자(ED)와 발광 소자(ED)를 구동하기 위한 픽셀 회로를 포함할 수 있다. 도 3a는 발광 소자(ED)가 제1 타입으로 구성된 픽셀 회로이고, 도 3b는 발광 소자(ED)가 제2 타입으로 구성된 픽셀 회로이다. 도 3a를 참조하면, 제1 타입으로 구성된 발광 소자(ED)의 경우, 발광 소자(ED)의 애노드 전극이 픽셀 전극에 해 당하고, 발광 소자(ED)의 캐소드 전극이 공통 전극에 해당할 수 있다. 발광 소자(ED)의 캐소드 전극에 저전위 전압인 기저 전압(VSS)이 인가될 수 있다. 도 3a를 참조하면, 제1 타입으로 구성된 발광 소자(ED)에서, 애노드 전극이 트랜지스터와 연결될 수 있다. 도 3b를 참조하면, 인버티드 타입(Inverted type)인 제2 타입으로 구성된 발광 소자(ED)의 경우, 발광 소자(E D)의 캐소드 전극이 픽셀 전극에 해당하고, 발광 소자(ED)의 애노드 전극이 공통 전극에 해당할 수 있다. 발광 소자(ED)의 애노드 전극에 고전위 전압인 구동 전압(VDD)이 인가될 수 있다. 도 3b를 참조하면, 인버티드 타입(Inverted type)인 제2 타입으로 구성된 발광 소자(ED)에서, 캐소드 전극이 트 랜지스터와 연결될 수 있다. 도 3a 및 도 3b를 참조하면, 픽셀 회로는 구동 트랜지스터(DRT), 스캔 트랜지스터(SCT) 및 스토리지 캐패시터 (Cst)를 기본적으로 포함할 수 있다. 픽셀 회로는 1개의 이상의 트랜지스터 및/또는 1개의 이상의 캐패시터를 포함하는 제어 회로(CC)를 더 포함할 수 있다. 픽셀 회로는 데이터 전압(Vdata)을 공급하는 데이터 라인(DL) 및 스캔 신호(SC)를 공급하는 스캔 라인(SCL)과 연결될 수 있다. 픽셀 회로는 구동 전압 라인(DVL)을 통해 구동 전압(VDD)을 공급받을 수 있고, 구동 전압(VDD)보다 낮은 기저 전압(VSS)을 공급받을 수 있다. 픽셀 회로는 제어 회로(CC)의 회로 구성에 따라 바이어스 전압(Vobs) 및 초기화 전압(Var, Vini) 등의 추가적인 전압을 더 공급받을 수 있다. 픽셀 회로는 제어 회로(CC)의 회로 구성에 따라 추가적인 스캔 신호 및/또는 추가적인 발광 제어 신호(EM Signal)를 더 공급받을 수 있다. 구동 트랜지스터(DRT)는 발광소자를 구동하기 위한 트랜지스터로서, 제1 노드(N1), 제2 노드(N2) 및 제3 노드 (N3) 등을 포함할 수 있다. 구동 트랜지스터(DRT)의 제1 노드(N1)는 구동 트랜지스터(DRT)의 게이트 노드일 수 있다. 구동 트랜지스터(DRT)의 제2 노드(N2)는 구동 트랜지스터(DRT)의 드레인 노드 또는 소스 노드일 수 있으 며, 구동 전압(VDD)이 인가될 수 있다. 구동 트랜지스터(DRT)의 제3 노드(N3)는 구동 트랜지스터(DRT)의 소스 노드 또는 드레인 노드일 수 있다. 스캔 트랜지스터(SCT)는 데이터 라인(DL)와 제어 회로(CC) 사이에 연결될 수 있다. 스캔 트랜지스터(SCT)의 게 이트 노드는 스캔 신호(SC)를 공급하기 위한 스캔 라인(SCL)에 전기적으로 연결되고, 스캔 트랜지스터(SCT)의 드레인 노드 또는 소스 노드는 데이터 라인(DL)과 전기적으로 연결될 수 있다. 스캔 트랜지스터(SCT)의 소스 노 드 또는 드레인 노드는 제어 회로(CC)와 전기적으로 연결될 수 있다. 예를 들어, 스캔 트랜지스터(SCT)의 소스 노드 또는 드레인 노드는 구동 트랜지스터(DRT)의 제1 노드(N1), 제2 노드(N2), 제3 노드(N3) 중 하나와 전기적 으로 연결되거나, 스토리지 캐패시터(Cst)의 양단 중 하나와 전기적으로 연결될 수 있다. 스토리지 캐패시터(Cst)의 양단은 제어 회로(CC)의 2개 노드와 전기적으로 연결될 수 있다. 스토리지 캐패시터 (Cst)의 양단 중 하나는 구동 트랜지스터(DRT)의 제1 노드(N1)와 전기적으로 연결될 수 있다. 구동 트랜지스터(DRT) 및 스캔 트랜지스터(SCT) 각각은 n타입 트랜지스터 또는 p 타입 트랜지스터일 수 있다. 제어 회로(CC)에 포함되는 1개 이상의 트랜지스터도 n타입 트랜지스터 또는 p 타입 트랜지스터일 수 있다. 한편, 픽셀 회로는 제어 회로(CC)를 포함하지 않을 수도 있고, 제어 회로(CC)를 포함할 수도 있다. 픽셀 회로가 제어 회로(CC)를 포함하더라도, 제어 회로(CC)는 다양한 회로 구성을 가질 수 있다. 여기서, 다양한 회로 구성 이란, 트랜지스터의 개수 및 연결 구조와, 캐패시터의 개수 및 연결 구조 등을 포함할 수 있다. 예를 들어, 디스플레이 장치의 사이즈(예: 대형, 중형, 또는 소형), 디스플레이 장치의 타입(예: 텔 레비전, 모니터, 스마트폰/태블릿 등), 구동방식, 또는 제공 기능 등에 따라, 제어 회로(CC)의 존재 여부가 달 라질 수 있거나, 제어 회로(CC)의 회로 구성이 달라질 수 있다. 픽셀 회로가 제어 회로(CC)를 포함하지 않는 경우, 픽셀 회로는 2개의 트랜지스터(DRT, SCT)와 1개의 캐패시터 (Cst)를 포함하는 가장 기본적인 회로 구성을 가질 수 있다. 이때, 구동 트랜지스터(DRT)의 제2 노드(N2)는 구 동 전압 라인(DVL)과 연결될 수 있고, 구동 트랜지스터(DRT)의 제3 노드(N3)는 발광 소자(ED)와 연결될 수 있다. 스토리지 캐패시터(Cst)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제3 노드(N3) 사이에 연결되거나 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. 스캔 트랜지스터(SCT)는 구동 트랜지 스터(DRT)의 제1 노드(N1)와 데이터 라인(DL) 사이에 연결될 수 있다. 본 개시의 실시 예들에 따른 디스플레이 장치의 디스플레이 패널에 배치된 복수의 서브 픽셀(SP) 각 각에 포함된 발광소자는 유기 발광 다이오드(OLED: Organic Light Emitting Diode), 무기물 기반의 발광 다이 오드(LED: Light Emitting Diode), 및 양자 점 발광소자 등 중 하나일 수 있다. 이하에서는, 유기 발광 다이오드(OLED)인 발광 소자(ED)와 발광 다이오드(LED)인 발광 소자(ED)에 대하여 도 4 및 도 5를 참조하여 설명한다. 도 4는 본 개시의 실시 예들에 따른 디스플레이 장치의 서브 픽셀(SP)에 포함되며 유기 발광 다이오드 (OLED)로 구성된 발광 소자(ED)를 나타낸 도면이다. 각 서브 픽셀(SP)에 포함된 발광 소자(ED)가 유기 발광 다이오드(OLED)로 구성되는 경우, 발광소자(ED)는 애노 드 전극(AND)과 캐소드 전극(CAT)을 포함하고, 애노드 전극(AND)과 캐소드 전극(CAT) 사이에 위치하는 발광층 (EL)을 포함할 수 있다. 발광소자(ED)의 애노드 전극(AND)은 픽셀 전극 또는 공통 전극일 수 있다. 발광 소자(ED)의 캐소드 전극(CAT)은 공통 전극 또는 픽셀 전극일 수 있다. 도 5는 본 개시의 실시 예들에 따른 디스플레이 장치의 서브 픽셀(SP)에 포함되며 발광 다이오드(LED: Light Emitting Diode, 이하 LED라고도 함)로 구성된 발광 소자(ED)를 나타낸 도면이다. 도 5는 발광 소자(ED)가 LED인 경우, 발광 소자(ED)의 구조를 나타낸다. 여기서, 발광 다이오드(LED)는 LED 칩, 마이크로 LED 또는 마이크로 LED 칩이라도 할 수 있다. 도 5를 참조하면, 발광 소자(ED)는 제1 반도체층(SEMI1), 제2 반도체층(SEMI2), 및 활성층(AL)을 포함할 수 있 다. 제1 반도체층(SEMI1)은 제2 반도체층(SEMI2)의 적어도 일측 상부면 상에 형성되어, 제2 반도체층(SEMI2)의 타측 상부면의 적어도 일부를 노출시킬 수 있다. 제1 반도체층(SEMI1)과 제2 반도체층(SEMI2) 사이에는 활성층 (AL)이 개재될 수 있다. 여기서, 활성층(AL)을 발광층이라고도 할 수 있다. 발광 소자(ED)는 애노드 전극(AND) 및 캐소드 전극(CAT)을 더 포함할 수 있다. 애노드 전극(AND)은 픽셀 전극 또는 공통 전극에 대응될 수 있고, 캐소드 전극(CAT)은 공통 전극 또는 픽셀 전극에 대응될 수 있다. 제1 반도체층(SEMI1) 상에는 애노드 전극(AND)이 형성되어, 제1 반도체층(SEMI1)과 전기적으로 연결될 수 있다. 노출된 제2 반도체층(SEMI2) 상에는 캐소드 전극(CAT)이 형성되어, 제2 반도체층(SEMI2)과 전기적으로 연결될 수 있다. 애노드 전극(AND)과 캐소드 전극(CAT)은 소정 간격 이격되어 배치될 수 있다. 제1 반도체층(SEMI1)은 p형 반도체층으로 구현될 수 있다. 제2 반도체층(SEMI2)은 n형 반도체층으로 구현될 수 있다. 활성층(AL)은 제1 반도체층(SEMI1)을 통해서 주입되는 정공과 제2 반도체층(SEMI2)을 통해서 주입되는 전자가 서로 만나서, 활성층(AL)의 형성 물질에 따른 에너지 밴드의 밴드갭 차이에 의해서 빛을 방출하는 층일 수 있다. 발광 소자(ED)는 발광 소자(ED)를 보호하기 위한 절연막(PRT)을 더 포함할 수 있다. 절연막(PRT)은 발광 소자 (ED)의 노출된 외부면을 감싸되, 애노드 전극(AND)의 적어도 일부 및 캐소드 전극(CAT)의 적어도 일부를 노출할 수 있다. 절연막(PRT)은 절연 물질을 포함할 수 있다. 예를 들어, 절연막(PRT)은 실리콘 산화막(SiOx) 및 실리 콘 질화막(SiNx) 중 선택된 어느 하나, 또는 그들의 적층 구조로 이루어질 수 있다. 한편, 발광 소자(ED)의 애노드 전극(AND)은 픽셀 전극 또는 공통 전극과 전기적으로 연결될 수 있고, 발광 소자 (ED)의 캐소드 전극(CAT)은 공통 전극 또는 픽셀 전극과 전기적으로 연결될 수 있다. 애노드 전극(AND)은 각 서브 픽셀(SP)마다 배치될 수 있고, 각 서브 픽셀(SP)의 구동 트랜지스터(DRT)의 제2 노 드(N2)와 전기적으로 연결될 수 있다. 캐소드 전극(CAT)은 복수의 서브 픽셀(SP)에 공통으로 배치될 수 있다. 한편, 디스플레이 패널에 배치된 발광 소자들(ED) 및/또는 트랜지스터들(DRT, SCT, SENT)은 재료 특성, 공 정 편차 등 다양한 이유로 동일한 특성 치를 가지지 못하고 특성치 편차를 가질 수 있다. 이 경우, 복수의 서브 픽셀(SP) 간의 휘도 편차를 발생시켜, 화면 얼룩, 화상 불 균일 등의 화상 품질 저하를 초래할 수 있다. 따라서, 디스플레이 장치는 디스플레이 패널이 화면 얼룩, 화상 불 균일 등의 화면 이상 현상을 발생 시키지 않도록 영상 데이터를 보상하여 디스플레이 패널을 구동하면 된다. 이에 따라, 디스플레이 패널 의 제작 당시의 디스플레이 패널의 상태를 정확히 반영하는 기준 보상 데이터를 생성해두는 것이 무 엇보다 중요할 수 있다. 이에, 본 개시의 실시 예들에 따른 디스플레이 보상 시스템은 디스플레이 패널의 제작 당시의 디스플 레이 패널의 상태를 정확히 반영하는 기준 보상 데이터를 정확하게 생성하기 위한 시스템이다. 또한, 본 개시의 실시 예들에 따른 디스플레이 보상 시스템은 디스플레이 성능 저하 보상 기능을 제공할 수 있다. 본 개시의 실시 예들에 따른 디스플레이 보상 시스템은, 디스플레이 성능 저하 보상 기능을 수행하여, 디스 플레이 패널에 배치된 복수의 서브 픽셀(SP) 각각에 대하여 불량 서브 픽셀이 될 타이밍에 해당하는 불량 발생 구동 시간을 예측하고, 불량 발생 구동 시간에서의 불량 보상 구동 데이터를 예측하여, 디스플레이 패널 에 배치된 복수의 서브 픽셀(SP)이 불량 서브 픽셀이 되는 것을 방지해줄 수 있다. 본 개시의 실시 예들에 따른 디스플레이 보상 시스템은, 디스플레이 성능 저하 보상 기능을 수행하여, 디스 플레이 패널에 배치된 복수의 서브 픽셀(SP) 중 일정 시간 내에 빠르게 불량 서브 픽셀이 될 가능성이 잇 는 제1 서브 픽셀(SP)을 선별하고, 선별된 제1 서브 픽셀(SP)에 대한 제1 불량 발생 구동 시간을 예측하고, 제1 불량 발생 구동 타이밍에서 제1 서브 픽셀(SP)에 공급할 제1 불량 보상 구동 데이터를 예측할 수 있고, 제1 서 브 픽셀(SP)의 구동 시간이 제1 불량 발생 구동 시간이 되면 제1 서브 픽셀(SP)로 제1 불량 보상 구동 데이터와 대응되는 데이터 전압(Vdata)을 공급함으로써, 제1 서브 픽셀(SP)이 불량 서브 픽셀이 되는 것을 방지해줄 수 있다. 도 6은 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 보상 장치의 블록 다이어그램이다. 도 6을 참조하면, 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 보상 장치는 보상 모듈 및 학습 모듈을 포함할 수 있다. 보상 모듈은 디스플레이 패널에 배치된 복수의 서브 픽셀(SP)에 대한 보상 데이터를 생성할 수 있다. 학습 모듈은 미리 정해진 학습 모델 기반 탐지 방식에 따라, 복수의 서브 픽셀(SP) 중 일정 시간 내에 불 량 서브 픽셀(SP)이 될 것으로 예측되는 제1 서브 픽셀(SP)을 선별하여 제1 서브 픽셀(SP)에 대한 정보를 디스 플레이 패널과 연계된 기억 장치(STR)에 저장 관리할 수 있다. 보상 모듈은, 디스플레이 패널에서의 디스플레이 이미지를 촬영한 촬영 이미지에 기초하여 디스플레 이 패널에 배치된 복수의 서브 픽셀(SP)에 대한 보상 데이터(기준 보상 데이터)를 생성할 수 있다. 위에서 언급한 기억 장치(STR)는 디스플레이 패널에 배치된 복수의 데이터 라인(DL)을 구동하기 위한 데이 터 구동 회로 및 데이터 구동 회로를 제어하기 위한 제어 회로인 컨트롤러 중 적어도 하나의 내 부에 구성되거나 데이터 구동 회로 및 컨트롤러의 외부에 구성될 수 있다. 기억 장치(STR)가 데이터 구동 회로 및 컨트롤러 중 적어도 하나의 내부에 구성되는 경우, 예를 들어, 기억 장치(STR)는 레지스터(Register)일 수 있다. 보상 모듈은 디스플레이 패널과 연계된 메모리(MEM)에 보상 데이터를 저장시킬 수 있다. 예를 들어, 메모리(MEM)는 컨트롤러의 내부에 구성되거나 컨트롤러의 외부에 구성될 수 있다. 예를 들어, 미리 정해진 학습 모델 기반 탐지 방식은 인코더 및 디코더를 포함하는 학습 모델 기반 탐지 방식을 포함할 수 있다. 즉, 미리 정해진 학습 모델 기반 탐지 방식은 인코더-디코더 구조를 가질 수 있다. 예를 들어, 인코더 및 디코더를 포함하는 학습 모델 기반 탐지 방식은 오토인코더(Auto-encoder)를 포함할 수 있다. 예를 들어, 오토인코더는 인코더(Encoder)를 통해 입력을 신호로 변환한 다음 다시 디코더(Decoder)를 통해 레 이블 따위를 만들어내는 비지도 학습 기법일 수 있다. 오토인코더는 입력의 압축된 표현을 배우는 신경 네트워 크 모델이라고도 할 수 있다. 디스플레이 장치의 디스플레이 패널에 배치된 복수의 서브 픽셀(SP) 각각은 발광 소자(ED)를 포함할 수 있다. 예를 들어, 발광 소자(ED)는 발광 다이오드 칩(LED Chip)일 수 있다. 예를 들어, 발광 다이오드 칩은 마이크로 발광 다이오드 칩일 수 있다. 제1 서브 픽셀(SP)의 제1 불량 발생 구동 시간(TB1)은 제1 서브 픽셀(SP)이 불량 서브 픽셀이 되는데 걸리는 구 동 시간을 의미할 수 있다. 제1 서브 픽셀(SP)의 제1 불량 발생 구동 시간(TB1)은 제1 서브 픽셀(SP1)의 성능이 저하되는데 걸리는 구동 시간을 의미할 수도 있다. 예를 들어, 제1 서브 픽셀(SP)의 제1 불량 발생 구동 시간 (TB1)은 제1 서브 픽셀(SP)에 포함된 발광 소자(ED)의 수명과 대응될 수 있다. 본 개시의 실시 예들에 따른 디스플레이 장치는 디스플레이 패널, 기억 장치(STR) 및 데이터 구동 회 로를 포함할 수 있다. 디스플레이 패널은 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)과 연결되는 복수의 서브 픽셀(SP) 을 포함할 수 있다. 기억 장치(STR)는 제1 불량 발생 구동 시간(TB1) 및 제1 불량 보상 구동 데이터(DATA_BC1)에 대한 정보가 복수 의 서브 픽셀(SP) 중 제1 서브 픽셀(SP)과 연계되어 저장될 수 있다. 데이터 구동 회로는, 디스플레이 패널에서 제1 서브 픽셀(SP)의 제1 불량 발생 구동 시간(TB1)이 경 과되기 이전에는, 제1 불량 보상 구동 데이터(DATA_BC1)와 다른 구동 데이터에 대응되는 데이터 전압(Vdata)을 제1 서브 픽셀(SP)과 연결된 제1 데이터 라인(DL)으로 출력할 수 있다. 데이터 구동 회로는 제1 서브 픽셀(SP)의 제1 불량 발생 구동 시간(TB1)이 경과된 경우, 제1 불량 보상 구 동 데이터(DATA_BC1)에 대응되는 데이터 전압(Vdata)을 제1 서브 픽셀(SP)과 연결된 제1 데이터 라인(DL)으로 출력할 수 있다. 기억 장치(STR)는 데이터 구동 회로 또는 데이터 구동 회로를 제어하기 위한 컨트롤러에 포함될 수 있다. 이하에서, 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 보상 장치의 핵심적인 구성 요소인 학 습 모듈에 대하여 더욱 상세하게 살펴본다. 도 7은 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 보상 장치 내 학습 모듈의 내부 구 성 블록 다이어그램이고, 도 8은 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 성능 저하 보상을 나타낸 다이어그램이다. 학습 모듈은 사전 학습 모듈, 선별 모듈, 예측 모듈, 및 기억 모듈을 포함할 수 있다. 사전 학습 모듈은 불량 발생 구동 시간 및 불량 발생 구동 시간에서의 불량 보상 구동 데이터를 각 서브 픽셀(SP) 별로 예측하기 위하여, 양품 서브 픽셀(SP)들과 불량 서브 픽셀(SP)들의 구동 데이터를 사전 학습하여 사전 학습 데이터를 생성할 수 있다. 사전 학습 모듈은 딥러닝(Deep Learning) 모델을 이용하여 양품 서브 픽셀(SP)들과 불량 서브 픽셀(SP)들 의 구동 데이터를 사전 학습할 수 있다. 예를 들어, 딥러닝은 인공 신경망(ANN: Artificial Neural Network), 단층 퍼셉트론(SLP: Single Layer Perceptron), 다층 퍼셉스론(MLP: Multi-Layer Perceptron), 심층 신경망(DNN: Deep Neural Network), 순환 신 경망(RNN: Recurrent Neural Network), 및 콘볼루션 신경망(CNN: Convolution Neural Network) 중 하나 이상을 포함할 수 있다. 선별 모듈은 미리 정해진 학습 모델 기반 탐지 방식에 따라, 보상 데이터를 이용하여 복수의 서브 픽셀 (SP)의 특성을 재구성한 이후, 복수의 서브 픽셀(SP) 중 일정 시간 내에 불량 서브 픽셀(SP)이 될 것으로 예측 되는 제1 서브 픽셀(SP)을 선별할 수 있다. 예측 모듈은 사전 학습 데이터에 기초하여, 제1 서브 픽셀(SP)의 제1 불량 발생 구동 시간(TB1)을 예측하 고, 제1 불량 발생 구동 시간(TB1)이 경과될 경우에 제1 서브 픽셀(SP)에 공급할 제1 불량 보상 구동 데이터 (DATA_BC1)를 예측할 수 있다. 기억 모듈은 제1 불량 발생 구동 시간(TB1) 및 제1 불량 보상 구동 데이터(DATA_BC1)에 대한 정보를 제1 서브 픽셀(SP)에 대한 예측 결과 정보로서 기억 장치(STR)에 저장시킬 수 있다. 도 7 및 도 8을 참조하면, 예측 모듈에 의해 예측 시점(T0)에서 제1 서브 픽셀(SP)의 제1 불량 발생 구동 시간(TB1)과 제1 불량 보상 구동 데이터(DATA_BC1)가 예측된 이후, 기억 모듈에 의해 제1 서브 픽셀(SP)의 제1 불량 발생 구동 시간(TB1)과 제1 불량 보상 구동 데이터(DATA_BC1)에 대한 정보가 디스플레이 장치의 기억 장치(STR)에 저장될 수 있다. 도 8을 참조하면, 디스플레이 장치의 컨트롤러 또는 데이터 구동 회로는 기억 장치(STR)에 저장 된 정보(제1 서브 픽셀(SP)의 제1 불량 발생 구동 시간(TB1), 제1 불량 보상 구동 데이터(DATA_BC1))를 참조하 여, 예측 시점(T0)로부터 경과한 제1 서브 픽셀(SP)의 구동 시간이 제1 불량 발생 구동 시간(TB1)이 되는지를 판단할 수 있다. 도 8을 참조하면, 예측 시점(T0)로부터 경과한 제1 서브 픽셀(SP)의 구동 시간이 제1 불량 발생 구동 시간(TB 1)이 되기 전까지, 데이터 구동 회로는 기존의 구동 데이터(DATA_C1)에 대한 데이터 전압(Vdata)을 제1 서 브 픽셀(SP)로 공급할 수 있다. 도 8을 참조하면, 예측 시점(T0)로부터 경과한 제1 서브 픽셀(SP)의 구동 시간이 제1 불량 발생 구동 시간(TB 1)이 되면, 즉, T0+TB1 시점이 되면, 데이터 구동 회로는 제1 불량 보상 구동 데이터(DATA_BC1)에 대한 데 이터 전압(Vdata)을 제1 서브 픽셀(SP)로 공급할 수 있다. 다시 말해, 디스플레이 패널에서 제1 서브 픽셀(SP)의 제1 불량 발생 구동 시간(TB1)이 경과되기 이전에는, 보상 데이터에 의해 생성된 구동 데이터(DATA_C1)와 대응되는 데이터 전압(Vdata)이 제1 서브 픽셀 (SP)에 공급될 수 있다. 디스플레이 패널에서 제1 서브 픽셀(SP)의 제1 불량 발생 구동 시간(TB1)이 경과 된 경우, 즉, T0+TB1 시점이 된 경우, 제1 불량 보상 구동 데이터(DATA_BC1)와 대응되는 데이터 전압(Vdata)이 제1 서브 픽셀(SP)에 공급될 수 있다. 도 9는 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 성능 저하 보상 방법에 대한 흐름도이다. 도 9를 참조하면, 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 성능 저하 보상 방법은, 사전 학습 단계(S910), 이미지 기반 화질 보상 단계(S920) 및 성능 저하 보상 단계(S930)를 포함할 수 있다. 사전 학습 단계(S910)에서, 디스플레이 보상 장치는, 불량 발생 구동 시간 및 불량 발생 구동 시간에서의 불량 보상 구동 데이터를 각 서브 픽셀(SP) 별로 예측하기 위하여, 양품 서브 픽셀(SP)들과 불량 서브 픽셀(S P)들의 구동 데이터를 사전 학습하여 사전 학습 데이터를 생성할 수 있다. 이미지 기반 화질 보상 단계(S920)에서, 디스플레이 보상 장치는, 디스플레이 패널에서의 디스플레이 이미지를 촬영한 촬영 이미지에 기초하여 디스플레이 패널에 배치된 복수의 서브 픽셀(SP)에 대한 보상 데 이터를 생성할 수 있다. 성능 저하 보상 단계(S930)에서, 디스플레이 보상 장치는 디스플레이 패널에 배치된 복수의 서브 픽셀 (SP) 중 일정 시간 내에 불량 서브 픽셀이 될 적어도 하나의 서브 픽셀(SP)에 대하여 성능 저하 보상 처리를 해 줄 수 있다. 예를 들어 성능 저하 보상 처리는 해당 서브 픽셀(SP)이 불량 서브 픽셀이 되지 않도록 해주는 처리로서, 해당 서브 픽셀(SP)의 휘도 특성 등이 정상화되도록 해주는 처리일 수 있다. 도 9를 참조하면, 성능 저하 보상 단계(S930)는 선별 단계(S931) 및 예측 단계(S932)를 포함할 수 있다. 선별 단계(S931)에서, 디스플레이 보상 장치는, 미리 정해진 학습 모델 기반 탐지 방식에 따라, 보상 데이 터를 토대로 복수의 서브 픽셀(SP)의 특성을 재구성한 이후, 복수의 서브 픽셀(SP) 중 일정 시간 내에 불량 서 브 픽셀(SP)이 될 것으로 예측되는 제1 서브 픽셀(SP)을 선별할 수 있다. 예측 단계(S932)에서, 디스플레이 보상 장치는, 사전 학습 데이터에 기초하여, 제1 서브 픽셀(SP)의 제1 불 량 발생 구동 시간(TB1)을 예측하고, 제1 불량 발생 구동 시간(TB1)이 경과될 경우에 제1 서브 픽셀(SP)에 공급 할 제1 불량 보상 구동 데이터(DATA_BC1)를 예측할 수 있다. 예측 단계(S932)에서, 디스플레이 보상 장치는, 선별된 제1 서브 픽셀(SP)에 대하여 예측된 제1 불량 발생 구동 시간(TB1) 및 제1 불량 보상 구동 데이터(DATA_BC1)에 대한 정보를 제1 서브 픽셀(SP)에 대한 예측 결과 정보로서 디스플레이 패널과 연계된 기억 장치(STR)에 저장시킬 수 있다. 도 9를 참조하면, 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 성능 저하 보상 방법은, 성능 저하 보상 단계(S930) 이후, 성능 저하 보상이 실제로 실현되는 성능 저하 보상 실현 단계(S940)를 더 포함할 수 있 다. 사전 학습 단계(S910), 이미지 기반 화질 보상 단계(S920) 및 성능 저하 보상 단계(S930)는 디스플레이 보상 장 치에 의해 실행되지만, 성능 저하 보상 실현 단계(S940)는 디스플레이 장치에 의해 실행될 수 있다. 성능 저하 보상 실현 단계(S940)에서, 디스플레이 장치는, 디스플레이 패널에서 제1 서브 픽셀(SP)의 제1 불량 발생 구동 시간(TB1)이 경과되기 이전에는 보상 데이터에 의해 생성된 구동 데이터와 대응되는 데이터 전압(Vdata)이 제1 서브 픽셀(SP)에 공급될 수 있다. 성능 저하 보상 실현 단계(S940)에서, 디스플레이 장치는, 디스플레이 패널에서 제1 서브 픽셀(SP)의 제1 불량 발생 구동 시간(TB1)이 경과된 경우, 제1 불량 보상 구동 데이터(DATA_BC1)와 대응되는 데이터 전압 (Vdata)이 제1 서브 픽셀(SP)에 공급될 수 있다. 예를 들어, 미리 정해진 학습 모델 기반 탐지 방식은 인코더 및 디코더를 포함하는 학습 모델 기반 탐지 방식을 포함할 수 있다. 예를 들어, 인코더 및 디코더를 포함하는 학습 모델 기반 탐지 방식은 오토인코더(Auto- encoder)를 포함할 수 있다. 예를 들어, 오토인코더는 인코더(Encoder)를 통해 입력을 신호로 변환한 다음 다시 디코더(Decoder)를 통해 레 이블 따위를 만들어내는 비지도 학습 기법일 수 있다. 오토인코더는 입력의 압축된 표현을 배우는 신경 네트워 크 모델이라고도 할 수 있다. 디스플레이 장치의 디스플레이 패널에 배치된 복수의 서브 픽셀(SP) 각각은 발광 소자(ED)를 포함할 수 있다. 예를 들어, 발광 소자(ED)는 발광 다이오드 칩(LED Chip)일 수 있다. 예를 들어, 발광 다이오드 칩은 마이크로 발광 다이오드 칩일 수 있다. 제1 서브 픽셀(SP)의 제1 불량 발생 구동 시간(TB1)은 제1 서브 픽셀(SP)이 불량 서브 픽셀이 되는데 걸리는 구 동 시간을 의미할 수 있다. 제1 서브 픽셀(SP)의 제1 불량 발생 구동 시간(TB1)은 제1 서브 픽셀(SP1)의 성능이 저하되는데 걸리는 구동 시간을 의미할 수도 있다. 예를 들어, 제1 서브 픽셀(SP)의 제1 불량 발생 구동 시간 (TB1)은 제1 서브 픽셀(SP)에 포함된 발광 소자(ED)의 수명과 대응될 수 있다. 이미지 기반 화질 보상 단계(S920)에서, 디스플레이 보상 장치는, 디스플레이 패널과 연계된 메모리 (MEM)에 보상 데이터를 저장시킬 수 있다. 기억 장치(STR)는, 디스플레이 패널에 배치된 복수의 데이터 라인(DL)을 구동하기 위한 데이터 구동 회로 및 데이터 구동 회로를 제어하기 위한 제어 회로인 컨트롤러 중 적어도 하나의 내부에 구성되 거나 데이터 구동 회로 및 컨트롤러의 외부에 구성될 수 있다. 도 10은 본 개시의 실시 예들에 따른 디스플레이 장치에서의 각 서브 픽셀(SP) 내 발광 소자(ED)가 발광 다이오 드(LED)인 경우, 색상 별 발광 다이오드(LED)의 특성을 설명하기 위한 도면이다. 도 10을 참조하면, 각 서브 픽셀(SP)의 발광 소자(ED)가 LED 칩인 경우, 발광 소자(ED)는 반도체 공정에 의해 만들어진다. 반도체 공정 시, 동일한 색상의 빛을 발광하는 발광 소자들(ED)은 하나의 동일한 웨이퍼에서 만들 어질 수 있다. 이로 인해, 디스플레이 패널에 배치된 복수의 발광 소자(ED)은 색상 별로 유사하거나 동일 한 특성을 가질 수 있다. 예를 들어, 적색 LED 칩에 해당하는 발광 소자들(ED)은 제1 웨이퍼(WF_R)에서 만들어지고, 녹색 LED 칩에 해당 하는 발광 소자들(ED)은 제2 웨이퍼(WF_G)에서 만들어지고, 청색 LED 칩에 해당하는 발광 소자들(ED)은 제3 웨 이퍼(WF_B)에서 만들어질 수 있다. 도 11은 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 성능 저하 보상 방법에서 이미지 기반 화질 보상 처리(S920)를 나타낸 다이어그램이다. 도 11을 참조하면, 디스플레이 보상 및 디스플레이 성능 저하 보상을 위하여, 카메라 장치는 디스플레이 패 널에 표시된 디스플레이 이미지를 촬영한다. 디스플레이 패널은 매트릭스 형태로 배열된 복수의 서브 픽셀(SP)을 포함할 수 있다. 복수의 서브 픽셀 (SP)은 적색 빛을 발광하는 적색 서브 픽셀(R), 녹색 빛을 발광하는 녹색 서브 픽셀(G) 및 청색 빛을 발광하는 청색 서브 픽셀(B)을 포함할 수 있다. 예를 들어, 이미지 기반의 화질 보상 처리를 위하여, 디스플레이 패널에 표시된 디스플레이 이미지로서 전 영역에서 동일한 휘도를 갖는 단색 이미지를 사용할 수 있다. 이때, 디스플레이 이미지는 모든 전체 그레이 스케일(Gray scale)에 대하여 적색, 녹색 및 청색 별로 만들어질 수 있다. 디스플레이 보상 장치는 디스플레이 패널에 표시된 디스플레이 이미지를 카메라 장치로 촬영한 촬 영 이미지를 토대로 각 서브 픽셀(SP)의 휘도 값을 포함하는 측정 데이터를 얻을 수 있다. 디스플레이 보상 장치는 측정 데이터를 토대로, 휘도 편차가 있는 특정 서브 픽셀들(SP)을 알아내고, 알아낸 특정 서브 픽셀들(SP)의 휘도 편차를 방지하기 위한 기준 보상 데이터를 산출하여 디스플레이 패널에 연계된 메모리(MEM)에 저장시켜줄 수 있다. 디스플레이 장치의 컨트롤러는 특정 서브 픽셀들(SP)로 영상 데이터를 공급하려고 할 때, 메모리 (MEM)에 저장된 기준 보상 데이터를 이용하여 영상 데이터를 변경하여 출력할 수 있다. 이에 따라, 디스플레이 패널에서의 휘도 편차가 보상될 수 있다. 도 12는 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 성능 저하 보상 방법에서 학습 모델 기반 탐 지 방식을 나타낸 다이어그램이다. 도 12를 참조하면, 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 성능 저하 보상 방법에서 사용되 는 학습 모델 기반 탐지 방식은, 일 예로, 인코더 및 디코더를 포함하는 학습 모델 기반 탐지 방식을 포함할 수 있다. 예를 들어, 인코더 및 디코더를 포함하는 학습 모델 기반 탐지 방식은 오토인코더(Auto-encoder) 이상 탐 지 방식을 포함할 수 있다. 학습 모듈은 인코더 및 디코더를 포함하는 학습 모델 기반의 이상 탐지를 수행하는 학습 모델 기반 이상 탐지 모듈을 포함할 수 있다. 학습 모델 기반 이상 탐지 모듈는 입력 데이터(DATA_IN)를 입력 받는 데이터 입력부, 입력 데이터(DATA_IN)를 인코딩하는 인코더, 인코더에 의해 인코딩 된 데이 터를 디코딩 하는 디코더, 및 디코더에 의해 디코딩 된 데이터를 출력 데이터(DATA_OUT)로서 출력 하는 데이터 출력부를 포함할 수 있다. 학습 모델 기반 이상 탐지 모듈은 입력 데이터(DATA_IN)를 데이터 입력부에 입력시킨 이후, 인코더 및 디코더에 의해 재구성되어 데이터 출력부에 의해 출력되는 출력 데이터(DATA_OUT)를 입 력 데이터(DATA_IN)와 비교하여, 정상 케이스(normal case)인지 비정상 케이스(abnormal case)인지를 판단할 수 있다. 예를 들어, 학습 모델 기반 이상 탐지 모듈은 출력 데이터(DATA_OUT)를 입력 데이터(DATA_IN)와 비교하여, 차이가 미리 정해진 수준 미만이 되면, 정상 케이스(normal case)로 판단할 수 있다. 예를 들어, 학습 모델 기반 이상 탐지 모듈은 출력 데이터(DATA_OUT)를 입력 데이터(DATA_IN)와 비교하여, 차이가 미리 정해진 수준 이상이 되면, 비정상 케이스(abnormal)로 판단할 수 있다. 전술한 바와 같이, 학습 모듈은 복수의 서브 픽셀(SP)과 대응되는 복수의 입력 데이터(DATA_IN)에 대하여 정상 케이스와 비정상 케이스를 분류함으로써, 일정 시간 내에 불량 서브 픽셀이 될 적어도 하나의 제1 서브 픽 셀을 선별할 수 있다. 이상에서 전술한 인공 지능 기반의 디스플레이 보상 및 디스플레이 성능 저하 보상이 적용될 수 있는 디스플레 이 장치에 대한 다른 실시 예들을 아래에서 설명한다. 도 13은 본 개시의 실시 예들에 따른 디스플레이 장치의 서브 픽셀의 등가 회로를 나타낸다. 단, 도 13에 예시된 서브 픽셀(SP)은 n(n은 자연수)번째 행에 배치된 서브 픽셀픽셀(SP)의 등가 회로이다. 도 13을 참조하면, 복수의 서브 픽셀(SP) 각각은 데이터 라인(DL), 제1 스캔 라인(SCL1(n)), 제2 스캔 라인 (SCL2(n)), 발광 제어 신호 라인(EML), 고전위 전압 배선(VL1), 저전위 전압 배선(VL2), 및 기준 전압 배선 (VL3)과 연결될 수 있다. 복수의 서브 픽셀(SP) 각각에는 (n-1)번째 제1 스캔 라인(SCL1(n-1))이 더 연결될 수 있다. 위에서 언급한 고전위 전압 배선(VL1)은 제1 전원 배선이라고도 지칭할 수 있으며, 구동 전압 라인(DVL)에 해당 할 수 있다. 저전위 전압 배선(VL2)은 제2 전원 배선이라고 지칭할 수 있으며, 기준 전압 배선(VL3)은 제3 전원 배선으로 지칭할 수 있다. 도 13을 참조하면, 복수의 서브 픽셀(SP) 각각은 발광 소자(ED) 및 이를 구동하기 위한 픽셀 회로를 포함할 수 있다. 예를 들어, 픽셀 회로는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터 (T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제1 캐패시터(C1), 제2 캐패시터(C2) 및 제3 캐패시터(C3)를 포함할 수 있다. 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7) 각각은 게이트 전극, 소스 전극 및 드레인 전극을 포함한다. 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)는 N타입 트랜지스터 또는 P타입 트랜지스터일 수 있다. N타입 트랜지스 터는 캐리어가 전자이므로 소스 전극에서 드레인 전극으로 전자가 흐를 수 있고, 전류는 드레인 전극에서 소스 전극으로 흐를 수 있다. P타입 트랜지스터는 캐리어가 정공이므로 소스 전극에서 드레인 전극으로 정공이 흐를 수 있고, 전류는 소스 전극에서 드레인 전극으로 흐를 수 있다. 예를 들어, 복수의 트랜지스터 중 하나의 트랜 지스터는 N타입 트랜지스터일 수 있고, 복수의 트랜지스터 중 다른 하나의 트랜지스터는 P타입 트랜지스터일 수 있다. 이하에서는, 도 13에 도시된 바와 같이, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 P타입 트랜지스터인 것으로 가정하여 설명하기로 하나, 이에 제한되는 것은 아니다. 도 13을 참조하면, 제1 내지 제7 트랜지스터(T1~T7) 중 제6 트랜지스터(T6)는 발광 소자(ED)를 구동하기 위한 구동 트랜지스터일 수 있다. 제6 트랜지스터(T6)는 제6 게이트 전극, 제6 소스 전극 및 제6 드레인 전극을 포함 한다. 제6 트랜지스터(T6)에서, 제6 게이트 전극은 제1 노드(N1)에 연결되고, 제6 소스 전극 또는 제6 드레인 전극은 제2 노드(N2)에 연결되며, 제6 드레인 전극 또는 제6 소스 전극은 제3 노드(N3)에 연결될 수 있다. 제6 트랜지스터(T6)는 제1 노드(N1)의 전압에 따라 턴-온 되어 발광 소자(ED)에 흐르는 구동 전류를 제어할 수 있다. 제1 트랜지스터(T1)는 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함한다. 제1 트랜지스터(T1)에 서, 제1 게이트 전극은 제1 스캔 라인(SCL1(n))에 연결되고, 제1 소스 전극 또는 제1 드레인 전극은 데이터 라 인(DL)에 연결되며, 제1 드레인 전극 또는 제1 소스 전극은 제4 노드(N4)에 연결될 수 있다. 제1 트랜지스터(T1)는 제1 스캔 라인(SCL1(n))의 제1 스캔 신호(SC1(n))에 따라 턴-온 되어, 데이터 라인(DL)에 서 공급된 데이터 전압(Vdata)을 제4 노드(N4)로 전달할 수 있다. 제3 트랜지스터(T3)는 제3 게이트 전극, 제3 소스 전극 및 제3 드레인 전극을 포함한다. 제3 트랜지스터(T3)에 서, 제3 게이트 전극은 발광 제어 신호 라인(EML)에 연결되고, 제3 소스 전극 또는 제3 드레인 전극은 기준 전 압 배선(VL3)에 연결되며, 제3 드레인 전극 또는 제3 소스 전극은 제4 노드(N4)에 연결될 수 있다. 제3 트랜지스터(T3)는 발광 제어 신호(EM)에 따라 턴-온 되어, 기준 전압 배선(VL3)에서 공급된 기준 전압 (Vref)을 제4 노드(N4)로 전달할 수 있다. 이에 따라, 발광 소자(ED)가 발광하는 동안, 기준 전압(Vref)이 인가된 제4 노드(N4)와 용량 방식으로 커플링 된 제1 노드(N1)가 일정한 전압을 유지할 수 있다. 제4 트랜지스터(T4)는 제4 게이트 전극, 제4 소스 전극 및 제4 드레인 전극을 포함한다. 제4 트랜지스터(T4)에 서, 제4 게이트 전극은 제1 스캔 라인(SCL1(n))에 연결되고, 제4 소스 전극 또는 제4 드레인 전극은 제1 노드 (N1)에 연결되며, 제4 드레인 전극 또는 제4 소스 전극은 제3 노드(N3)에 연결될 수 있다. 제4 트랜지스터(T4)는 턴-온 되어, 제6 트랜지스터(T6)의 제6 게이트 전극과 제6 드레인 전극을 전기적으로 연 결해줄 수 있다. 이와 같이, 제6 게이트 전극과 제6 드레인 전극이 전기적으로 연결된 제6 트랜지스터(T6)는 다 이오드 커넥션(diode connection) 상태에 있다고 한다. 제6 트랜지스터(T6)가 다이오드 커넥션 상태에 있을 때, 제6 트랜지스터(T6)는 다이오드와 같은 동작을 할 수 있다. 제4 트랜지스터(T4)는 게이트 노드가 서로 연결된 두 개의 트랜지스터가 직렬 연결된 구조로 구현될 수 있다. 제4 트랜지스터(T4)는 두 개의 직렬 연결된 트랜지스터들로 구현됨으로써 신뢰성을 강화하고 제6 트랜지스터 (T6)의 제6 게이트 전극으로부터 전류가 누설되는 것을 최소화할 수도 있다. 제5 트랜지스터(T5)는 제5 게이트 전극, 제5 소스 전극 및 제5 드레인 전극을 포함한다. 제5 트랜지스터(T5)에 서, 제5 게이트 전극은 (n-1)번째 제1 스캔 라인(SCL1(n-1))에 연결되고, 제5 소스 전극 또는 제5 드레인 전극 은 기준 전압 배선(VL3)에 연결되며, 제5 드레인 전극 또는 제5 소스 전극은 제3 노드(N3)에 연결될 수 있다. 제5 트랜지스터(T5)는 (n-1)번째 제1 스캔 라인(SL(n-1))의 (n-1)번째 제1 스캔 신호(SC1(n-1))에 따라 턴-온 되어, 기준 전압(Vref)을 제3 노드(N3)에 공급할 수 있다. 제3 노드(N3)에 기준 전압(Vref)이 공급됨에 따라, 제3 노드(N3)와 전기적으로 연결된 제6 트랜지스터(T6)의 제 6 드레인 전극 또는 제6 소스 전극이 기준 전압(Vref)으로 리셋(초기화)될 수 있다. 제5 트랜지스터(T5)는 게이트 노드가 서로 연결된 두 개의 트랜지스터가 직렬 연결된 구조로 구현될 수 있다. 제5 트랜지스터(T5)는 두 개의 직렬 연결된 트랜지스터로 구현됨으로써 신뢰성을 강화하고 제6 트랜지스터(T6) 의 제6 게이트 전극으로부터 전류가 누설되는 것을 최소화할 수도 있다. 제2 트랜지스터(T2)는 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함한다. 제2 트랜지스터(T2)에 서, 제2 게이트 전극은 제2 스캔 라인(SCL2(n))에 연결되고, 제2 소스 전극 또는 제2 드레인 전극은 고전위 전 압 배선(VL1)에 연결되며, 제2 드레인 전극 또는 제2 소스 전극은 제2 노드(N2)에 연결될 수 있다. 제2 트랜지스터(T2)는 제2 스캔 라인(SCL2(n))의 제2 스캔 신호(SC2(n))에 따라 턴-온 되어, 고전위 전원 전압 인 구동 전압(VDD)을 제2 노드(N2)로 전달할 수 있다. 제2 트랜지스터(T2)의 제2 소스 전극과 제2 드레인 전극 사이에 발광 소자(ED)가 연결될 수 있다. 즉, 제2 트 랜지스터(T2)에서, 제2 소스 전극 또는 제2 드레인 전극은 발광 소자(ED)의 애노드 전극이 전기적으로 연결되고, 제2 드레인 전극 또는 제2 소스 전극은 발광 소자(ED)의 캐소드 전극이 전기적으로 연결될 수 있다. 제2 트랜지스터(T2)가 제1 트랜지스터(T1) 또는 제4 트랜지스터(T4)와 다른 신호로 제어되도록 구현함으로써, 제1 노드(N1) 및 제3 노드(N3)의 전압에 영향을 주지 않으면서 제2 트랜지스터(T2)는 발광 이전에 제2 노드(N 2)에 고전위 전원 전압(VDD)을 제공함으로써 제6 트랜지스터(T6)의 게이트-소스 전압(Vgs)을 증가시켜 휘도 감 소를 방지할 수 있다. 제7 트랜지스터(T7)는 제7 게이트 전극, 제7 소스 전극 및 제7 드레인 전극을 포함한다. 제7 트랜지스터(T7)에 서, 제7 게이트 전극은 발광 제어 신호 라인(EML)에 연결되고, 제7 소스 전극 또는 제7 드레인 전극은 제3 노드 (N3)에 연결되며, 제7 드레인 전극 또는 제7 소스 전극은 저전위 전압 배선(VL2)에 연결된다. 제7 트랜지스터(T7)는 발광 제어 신호(EM)에 따라 턴-온 되어, 제3 노드(N3)에 저전위 전원 전압인 기저 전압 (VSS)을 공급할 수 있다. 이에 따라, 서브 픽셀(SP)에서 구동 전류가 흐를 수 있다. 제1 캐패시터(C1)는 제1 노드(N1)와 제4 노드에 연결될 수 있으며, 제4 노드(N4)에 연결된 캐패시터 전극 및 제1 노드(N1)에 연결된 캐패시터 전극을 포함할 수 있다. 제1 캐패시터(C1)는 발광 소자(ED)가 발광하는 동안 제6 트랜지스터(T6)의 제6 게이트 전극에 인가된 전압을 고 정시켜 구동 전류를 일정하게 유지시킬 수 있다. 제1 캐패시터(C1)는 스토리지 캐패시터(Cst)의 역할을 할 수 있다. 제2 캐패시터(C2)는 제2 노드(N2)와 고전위 전압 배선(VDD) 사이에 연결될 수 있으며, 제2 노드(N2)에 연결된 캐패시터 전극 및 고전위 전압 배선(VDD)에 연결된 캐패시터 전극을 포함할 수 있다.제2 캐패시터(C2)는 발광 소자(ED)의 캐소드와 전기적으로 연결된 캐패시터 전극과 발광 소자(ED)의 애노드와 전기적으로 연결된 캐패시 터 전극을 포함할 수 있다. 제2 캐패시터(C2)는 발광 소자(ED)의 전압을 일정하게 유지하여 동일한 구동 전류가 흐르는 동안 발광 소자(ED)가 휘도를 일정하게 유지하면서 발광할 수 있게 한다. 제3 캐패시터(C3)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있으며, 제1 노드(N1)에 연결된 캐패시터 전극 및 제2 노드(N2)에 연결된 캐패시터 전극을 포함할 수 있다. 제3 캐패시터(C3)는 제6 트랜지스터(T6)의 제 6 게이트 전극과 제6 소스 전극(또는 제6 드레인 전극) 사이에 형성된 캐패시터이고, 제6 트랜지스터(T6)의 제6 게이트 전극과 발광 소자(ED)의 캐소드 사이에 형성된 캐패시터일 수 있다. 따라서, 제3 캐패시터(C3)는 제6 트 랜지스터(T6)의 게이트-소스 전압을 유지해주는 역할을 할 수 있다. 도 14는 본 개시의 실시 예들에 따른 디스플레이 장치의 게이트 구동 회로의 블록 구성도이다. 도 14를 참조하면, 게이트 구동 회로는 발광 제어 회로(EMD) 및 스캔 구동 회로(SCD)를 포함할 수 있다. 도 13의 픽셀 회로를 참조한다. 도 14를 참조하면, 스캔 구동 회로(SCD)는 스캔 클럭 신호들(SCCLK)에 기초하여 스캔 신호들(SC1(n), SC2(n), SC1(n-1))을 생성할 수 있다. 스캔 구동 회로(SCD)는 생성된 스캔 신호들(SC1(n), SC2(n), SC1(n-1))을 해당 서브 픽셀(SP)의 픽셀 회로와 연결된 스캔 라인들(SCL1(n), SCL2(n), SCL1(n-1))로 출력할 수 있다. 도 14를 참조하면, 발광 제어 회로(EMD)는 발광 제어 클럭 신호들(EMCLK)에 기초하여 발광 제어 신호(EM)를 생 성할 수 있다. 발광 제어 회로(EMD)는 생성된 발광 제어 신호(EM)를 해당 서브 픽셀(SP)의 픽셀 회로와 연결된 발광 제어 라인 (EML)으로 출력할 수 있다. 도 15는 본 개시의 실시 예들에 따른 디스플레이 장치의 디스플레이 패널의 단면도이다. 도 15는 본 명세서의 일 실시예에 따른 표시 장치에 포함된 서브 픽셀(SP)의 일 부분을 나타낸 단면도이다. 구 체적으로 도 15는 서브 픽셀(SP)에 배치된 발광 소자(ED), 제6 트랜지스터(T6), 및 제3 커패시터(C3)를 나타낸 다. 도 15를 참조하면, 기판(L110) 상에서 복수의 서브 픽셀(SP) 각각에 차광층(LS)이 배치될 수 있다. 차광층(LS) 은 기판(L110) 하부에서 복수의 트랜지스터의 액티브층으로 입사하는 광을 차단하여 누설 전류를 최소화할 수 있다. 예를 들어, 차광층(LS)은 구동 트랜지스터로 기능하는 제6 트랜지스터(T6)의 제6 액티브층(ACT6) 하부에 배치되어, 제6 액티브층(ACT6)으로 입사하는 광을 차단할 수 있다. 만약, 제6 액티브층(ACT6)에 광이 조사되는 경우, 누설 전류가 발생하여 제6 트랜지스터(T6)의 신뢰성이 저하될 수 있다. 따라서, 기판(L110) 상에 광을 차 단하는 차광층(LS)을 배치하여 제6 트랜지스터(T6)의 신뢰성을 향상시킬 수 있다. 차광층(LS)은 불투명한 도전 성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다. 차광층(LS) 상에 버퍼층(L111)이 배치된다. 버퍼층(L111)은 기판(L110)을 통한 수분 또는 불순물의 침투를 저감 할 수 있다. 버퍼층(L111)은 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으 로 구성될 수 있으나, 이에 제한되지 않는다. 다만, 버퍼층(L111)은 기판(L110)의 종류나 박막 트랜지스터의 종 류에 따라 생략될 수도 있으며, 이에 제한되지 않는다. 버퍼층(L111) 상에 제6 액티브층(ACT6), 제6 게이트 전극(GE6), 제6 소스 전극(SE6) 및 제6 드레인 전극(DE6) 을 포함하는 제6 트랜지스터(T6)가 배치된다. 버퍼층(L111) 상에 제6 액티브층(ACT6)이 배치된다. 제6 액티브층(ACT6)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘 등과 같은 반도체 물질로 이루어질 수 있으나, 이에 제한되지 않는다. 제6 액티브층(ACT6) 상에 게이트 절연층(L112)이 배치되고, 게이트 절연층(L112) 상에 제6 게이트 전극(GE6)이 배치된다. 제6 게이트 전극(GE6)은 제1 커패시터(C1)의 커패시터 전극 및 제4 트랜지스터(T4)와 연결된다. 제6 게이트 전극(GE6)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다. 제6 게이트 전극(GE6) 상에 제1 층간 절연층(L113) 및 제2 층간 절연층(L114)이 배치되고, 제2 층간 절연층 (L114) 상에 제6 액티브층(ACT6)과 전기적으로 연결된 제6 소스 전극(SE6) 및 제6 드레인 전극(DE6)이 배치된다. 제6 소스 전극(SE6)은 제2 커패시터(C2), 제3 커패시터(C3) 및 발광 소자(ED)의 캐소드 전극(CAT)과 연결되고, 제6 드레인 전극(DE6)은 제5 트랜지스터(T5) 및 제7 트랜지스터(T7)와 연결된다. 제6 소스 전극(SE6) 및 제6 드레인 전극(DE6)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄 (Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다. 기판(L110) 상에 제3 커패시터(C3)가 배치된다. 제3 커패시터(C3)는 제3-1 커패시터 전극(C3a), 제3-2 커패시터 전극(C3b), 제3-3 커패시터 전극(C3c)을 포함한다. 제3 커패시터(C3)는 하부 커패시터 전극인 제3-1 커패시터 전극(C3a), 중간 커패시터 전극인 제3-2 커패시터(C3b) 및 상부 커패시터 전극인 제3-3 커패시터 전극(C3c)을 포함한다. 기판(L110) 상에 제3-1 커패시터 전극(C3a)이 배치된다. 제3-1 커패시터 전극(C3a)은 차광층(LS)으로부터 연장 된 부분으로 차광층(LS)과 일체로 이루어질 수 있다. 이때, 제3-1 커패시터 전극(C3a)은 버퍼층(L111) 및 게이 트 절연층(L112)에 형성된 컨택홀을 통해 제2 커패시터(C2) 및 제6 소스 전극(SE6)과 전기적으로 연결될 수 있 다. 버퍼층(L111) 및 게이트 절연층(L112) 상에 제3-2 커패시터 전극(C3b)이 배치된다. 제3-2 커패시터 전극(C3b)은 제6 게이트 전극(GE6)으로부터 연장된 부분으로 제3-1 커패시터 전극(C3a)과 중첩하도록 배치될 수 있다. 제3-2 커패시터 전극(C3b)은 제6 트랜지스터(T6)의 제6 게이트 전극(GE6) 및 제2 소스 전극(SE2)과 전기적으로 연결될 수 있다. 제1 층간 절연층(L113) 상에 제3-3 커패시터 전극(C3c)이 배치된다. 제3-3 커패시터 전극(C3c)은 제1 층(C3c') 및 제2 층(C3c'')으로 이루어질 수 있다. 제3-3 커패시터 전극(C3c)의 제1 층(C3c')은 제1 커패시터(C1)에 포함 된 커패시터 전극과 동일 층에서 동일 물질로 이루어진 아일랜드 형상의 패턴일 수 있다. 제1 층(C3c')은 제1층간 절연층(L113)을 사이에 두고 제3-1 커패시터 전극(C3a) 및 제3-2 커패시터 전극(C3b)과 중첩하도록 배치될 수 있다. 제3-3 커패시터 전극(C3c)의 제2 층(C3c'')은 제2 층간 절연층(L114) 상에 배치된다. 제2 층(C3c'')은 제6 소 스 전극(SE6)으로부터 연장된 부분으로 제2 층간 절연층(L114)의 컨택홀을 통해 제1 층(C3c')에 연결될 수 있다. 한편, 게이트 절연층(L112) 상에 제1 스캔 배선(SL1(n)), 제2 스캔 배선(SL2) 및 발광 배선(EL)이 배치된다. 제 1 스캔 배선(SL1(n)), 제2 스캔 배선(SL2) 및 발광 배선(EL)은 행 방향으로 연장되고, 동일한 행에 배치된 복수 의 서브 픽셀(SP)를 따라 배치될 수 있다. 또한, n번째 행에 포함된 복수의 서브 픽셀(SP)는 (n-1)번째 행에 배 치된 (n-1)번째 제1 스캔 배선(SL1(n-1))의 스캔 신호를 제공받는다. 즉, (n-1)번째 제1 스캔 배선(SL1(n- 1))은 (n-1)번째 행에 배치된 제1 스캔 배선(SL1)이다. 제1 스캔 배선(SL1(n))은 제1 게이트 전극 및 제4 게이트 전극과 일체로 이루어져 제1 트랜지스터(T1) 및 제4 트랜지스터(T4)로 제1 스캔 신호(S1(n))를 전달할 수 있고, 제1 트랜지스터(T1) 및 제4 트랜지스터(T4)를 턴-온 또는 턴-오프 시킬 수 있다. 제2 스캔 배선(SL2)은 제2 게이트 전극과 일체로 이루어져 제2 트랜지스터(T2)로 제2 스캔 신호(S2)를 전달할 수 있고, 제2 트랜지스터(T2)를 턴-온 또는 턴-오프 시킬 수 있다. 발광 배선(EL) 은 제3 게이트 전극 및 제7 게이트 전극과 일체로 이루어져 제3 트랜지스터(T3) 및 제7 트랜지스터(T7)로 발광 신호(EM)를 전달할 수 있고, 제3 트랜지스터(T3) 및 제7 트랜지스터(T7)를 턴-온 또는 턴-오프 시킬 수 있다. 또한, (n-1)번째 제1 스캔 배선(SL1(n-1))은 제5 게이트 전극과 일체로 이루어져 제5 트랜지스터(T5)로 (n-1)번 째 제1 스캔 신호(S1(n-1))를 전달할 수 있고, 제5 트랜지스터(T5)를 턴-온 또는 턴-오프 시킬 수 있다. 제1 층간 절연층(L113) 상에 기준 전압 배선(VL3)이 배치될 수 있다. 기준 전압 배선(VL3)은 행 방향으로 연장 되고, 동일한 행에 배치된 복수의 서브 픽셀(SP)를 따라 배치될 수 있다. 제2 층간 절연층(L114) 상에 데이터 배선(DL), 고전위 전압 배선(VL1) 및 저전위 전압 배선(VL2)이 배치된다. 데이터 배선(DL), 고전위 전압 배선(VL1) 및 저전위 전압 배선(VL2)은 열 방향으로 연장되고, 동일한 열에 배치 된 복수의 서브 픽셀(SP)를 따라 배치될 수 있다. 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제1 커패시터(C1), 제2 커패시터(C2) 및 제3 커패시터(C3) 상에 패시베이 션층(L115)이 배치된다. 패시베이션층(L115)은 패시베이션층(L115) 하부의 구성을 보호하기 위한 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)과 같은 무기 물질 또는 벤조사이클로부텐(benzocyclobutene) 또 는 아크릴(acryl)계 물질과 같은 유기 물질 중 어느 하나로 이루어질 수 있으나, 이에 제한되지 않는다. 도 15를 함께 참조하면, 패시베이션층(L115) 상에 반사판(RF)이 배치된다. 반사판(RF)은 발광 소자(ED)에서 발 광된 광을 기판(L110) 상부로 반사시키기 위하여, 복수의 서브 픽셀(SP) 각각에 대응되는 형상으로 이루어질 수 있다. 하나의 반사판(RF)은 하나의 서브 픽셀(SP)의 영역 대부분을 덮도록 배치될 수 있다. 반사판(RF)은 서브 픽셀(SP)의 발광 소자(ED)와 중첩하는 제1 부분과 제1 부분을 제외한 부분으로서 서브 픽셀 (SP)의 대부분과 중첩하는 제2 부분을 포함할 수 있다. 반사판(RF)의 제2 부분은 발광 소자(ED)의 캐소드 전극(CAT), 제6 트랜지스터(T6)의 제6 소스 전극(SE6) 및 제3 커패시터(C3)와 전기적으로 연결되는 부분으로서, 발광 소자(ED)에서 발광된 광을 발광 소자(ED) 상부로 반사시 키는 동시에 제1 서브 픽셀(SP1)의 리페어를 위해 사용될 수 있다. 서브 픽셀(SP)이 불량인 경우, 발광 소자 (ED)의 캐소드 전극(CAT)과 연결된 반사판(RF)의 제2 부분을 이웃한 행의 서브 픽셀(SP)의 반사판(RF)의 제2 부 분과 전기적으로 연결하여 서브 픽셀(SP)을 리페어할 수 있다. 반사판(RF)의 제1 부분은 발광 소자(ED)에서 발광된 광을 발광 소자(ED) 상부로 반사시킬 수 있다. 도 15를 참조하면, 반사판(RF) 상에 접착층(AD)이 배치될 수 있다. 접착층(AD)은 접착층(AD) 상에 배치되는 발 광 소자(ED)를 고정하기 위한 층으로, 레진과 같은 접착물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 도 15를 참조하면, 접착층(AD) 상에 발광 소자(ED)가 배치될 수 있다. 발광 소자(ED)는 전류에 의해 빛을 발광 하는 소자로, 적색 광, 녹색 광, 청색 광 등을 발광하는 발광 소자(ED)를 포함할 수 있고, 이들의 조합으로 백 색을 포함하는 다양한 색상의 광을 구현할 수 있다. 예를 들어, 발광 소자(ED)는 LED(Light Emitting Diode) 또는 마이크로 LED일 수 있으나, 이에 제한되지 않는다. 발광 소자(ED)는 제1 반도체층(SEM1), 발광층(AL), 제2 반도체층(SEM2), 애노드 전극(AND), 캐소드 전극(CAT), 및 보호막(PRT)를 포함한다. 도 15의 발광 소자(ED)는 도 5의 발광 소자(ED)와 애노드 전극(AND)과 캐소드 전극 (CAT)이 반대로 구성된다. 접착층(AD) 상에 제1 반도체층(SEM1)이 배치되고, 제1 반도체층(SEM1) 상에 제2 반도체층(SEM2)이 배치된다. 제 1 반도체층(SEM1) 및 제2 반도체층(SEM2)은 특정 물질에 n형 및 p형의 불순물을 도핑하여 형성된 층일 수 있다. 예를 들어, 제1 반도체층(SEM1) 및 제2 반도체층(SEM2)은 질화 갈륨(GaN), 인듐 알루미늄 인화물(InAlP), 갈륨 비소(GaAs) 등과 같은 물질에 p형 또는 n형의 불순물이 도핑된 층일 수 있다. 그리고 p형의 불순물은 마그네슘 (Mg), 아연(Zn), 베릴륨(Be) 등일 수 있고, n형의 불순물은 실리콘(Si), 게르마늄(Ge), 주석(Sn) 등일 수 있으 나, 이에 제한되지 않는다. 제1 반도체층(SEM1)과 제2 반도체층(SEM2) 사이에 발광층(AL)이 배치된다. 발광층(AL)은 제1 반도체층(SEM1) 및 제2 반도체층(SEM2)으로부터 정공 및 전자를 공급받아 빛을 발광할 수 있다. 발광층(AL)은 단층 또는 다중 양자 우물(Multi-Quantum Well, MQW) 구조로 이루어질 수 있고, 예를 들어, 인듐 갈륨 질화물(InGaN) 또는 질화갈륨 (GaN) 등으로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 제1 반도체층(SEM1) 상에 애노드 전극(AND)이 배치되고, 제2 반도체층(SEM2) 상에 캐소드 전극(CAT)이 배치된다. 이 경우, 애노드 전극(AND)을 제1 반도체층(SEM1) 상에 배치하기 위해, 발광층(AL) 및 제2 반도체층 (SEM2)으로부터 제1 반도체층(SEM1)이 일부 돌출될 수 있다. 발광층(AL) 및 제2 반도체층(SEM2)으로부터 돌출된 제1 반도체층(SEM1)의 상면 일부분에 애노드 전극(AND)을 형성하고, 제2 반도체층(SEM2) 상면에 캐소드 전극 (CAT)을 형성할 수 있다. 한편, 발광 소자(ED)를 둘러싸는 보호막(PRT)은 발광 소자(ED)의 외측면 중 적어도 발광 소자(ED)의 제1 반도체 층(SEM1)의 측면, 발광층(AL)의 측면 및 제2 반도체층(SEM2)의 측면을 덮을 수 있다. 발광 소자(ED)를 둘러싸는 보호막(PRT)을 형성하여 애노드 전극(AND) 및 캐소드 전극(CAT) 형성 시 제1 반도체층(SEM1) 및 제2 반도체층 (SEM2)의 전기적인 쇼트를 방지할 수 있다. 발광 소자(ED) 및 접착층(AD) 상에 제1 평탄화층(L116) 및 제2 평탄화층(L117)을 포함하는 평탄화층이 배치될 수 있다. 평탄화층은 발광 소자(ED)가 배치된 기판(L110) 상부를 평탄화할 수 있고, 발광 소자(ED)를 고정 및 보호할 수 있다. 제1 평탄화층(L116) 및 제2 평탄화층(L117) 각각은 단층 또는 복층으로 구성될 수 있으며, 예를 들어, 벤조사이 클로부텐(benzocyclobutene) 또는 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다. 평탄화층 상에 발광 소자(ED)를 픽셀 회로 및 고전위 전압 배선(VL1)과 연결하는 연결 전극이 배치될 수 있다. 연결 전극은 애노드 연결 전극(CP1) 및 캐소드 연결 전극(CP2)을 포함한다. 애노드 연결 전극(CP1)은 발광 소자(ED)의 애노드 전극(AND)과 고전위 전압 배선(VL1)을 전기적으로 연결하는 전극이다. 애노드 연결 전극(CP1)은 제2 평탄화층(L117)에 형성된 컨택홀을 통해 발광 소자(ED)의 애노드 전극 (AND)과 연결될 수 있다. 캐소드 연결 전극(CP2)은 발광 소자(ED)의 캐소드 전극(CAT)과 제6 트랜지스터(T6)의 제6 소스 전극(SE6), 제3 커패시터(C3) 및 제2 커패시터(C2)를 전기적으로 연결하는 전극이다. 캐소드 연결 전극(CP2)은 접착층(AD) 및 제1 평탄화층(L116), 제2 평탄화층(L117)에 형성된 컨택홀을 통해 복수의 서브 픽셀(SP) 각각의 반사판(RF)과 연결될 수 있다. 이 경우, 반사판(RF)은 제6 트랜지스터(T6)의 제6 소스 전극(SE6), 제3 커패시터(C3) 및 제2 커패시터(C2)와 연결되기 때문에 반사판(RF) 및 캐소드 연결 전극(CP2)을 통해 제6 트랜지스터(T6)의 제6 소스 전극(SE6), 제3 커패시터(C3) 및 제2 커패시터(C2)와 발광 소자(ED)의 캐소드 전극(CAT)을 전기적으로 연결할 수 있다. 도 15를 참조하면, 평탄화층 상에 뱅크(L118)가 배치될 수 있다. 뱅크(L118)는 평탄화층 중 제2 평탄화층(L11 7)으로부터 노출된 제1 평탄화층(L116) 상에 배치될 수도 있고, 제2 평탄화층(L117) 상에 배치될 수도 있다. 뱅크(L118)는 복수의 서브 픽셀(SP) 간의 혼색을 저감하도록 불투명한 물질로 이루어질 수 있으며, 예를 들어, 블랙 레진(black resin)으로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 도 15를 참조하면, 연결 전극(CP1, CP2) 및 뱅크(L118) 상에 보호층(L119)이 배치될 수 있다. 보호층(L119)은 보호층(L119)의 아래의 구성을 보호하기 위한 층으로, 투광성 에폭시, 실리콘 산화물(SiOx) 또는 실리콘 질화물 (SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 도 15를 참조하면, 보호층(L119) 상에 보호 필름(L133)이 배치될 수 있다. 보호 필름(L133)은 접착 필름(L131) 을 통해 보호층(L119)과 부착된다. 보호 필름(L133)은 보호 필름(L133) 아래의 구성을 보호하고, 보호 필름 (L133) 아래의 구성이 깨졌을 때 파편이 흩어지는 것을 방지하는 비산 방지 필름일 수 있다. 보호 필름(L133)은 PET와 같은 무기 재료로 형성된 광학 필름으로, 보호 필름(L133)과 접착 필름(L131)은 서로 합지된 상태로 보호 층(L119) 상에 부착될 수도 있다. 접착 필름(L131)은 투명한 광학용 접착 물질로 형성된다. 예를 들어, 접착 필름(L131)은 필름 형태인 OCA(Optically clear adhesive) 또는 비정형의 액상 형태인 OCR(Optically clear resin)일 수 있으나, 이에 한정되는 것은 아니다. 이상에서 설명한 본 개시의 실시 예들을 간략하게 설명하면 아래와 같다. 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 보상 장치는, 디스플레이 패널에 배치된 복수의 서브 픽셀에 대한 보상 데이터를 생성하는 보상 모듈 및 미리 정해진 학습 모델 기반 탐지 방식에 따라, 복수의 서브 픽셀 중 일정 시간 내에 불량 서브 픽셀이 될 것으로 예측되는 제1 서브 픽셀을 선별하여 제1 서브 픽셀에 대한 정보를 디스플레이 패널과 연계된 기억 장치에 저장 관리하는 학습 모듈을 포함할 수 있다. 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 보상 장치에서, 학습 모듈은 불량 발생 구동 시간 및 불량 발생 구동 시간에서의 불량 보상 구동 데이터를 각 서브 픽셀 별로 예측하기 위하여 양품 서브 픽셀들과 불량 서브 픽셀들의 구동 데이터를 사전 학습하여 사전 학습 데이터를 생성하는 사전 학습 모듈, 미리 정해진 학습 모델 기반 탐지 방식에 따라, 보상 데이터를 이용하여 복수의 서브 픽셀의 특성을 재구성한 이후, 복수의 서브 픽셀 중 일정 시간 내에 불량 서브 픽셀이 될 것으로 판단되는 제1 서브 픽셀을 선별하는 선별 모듈, 사전 학습 데이터에 기초하여, 제1 서브 픽셀의 제1 불량 발생 구동 시간을 예측하고, 제1 불량 발생 구동 시간이 경 과될 경우에 제1 서브 픽셀에 공급할 제1 불량 보상 구동 데이터를 예측하는 예측 모듈, 및 제1 불량 발생 구동 시간 및 제1 불량 보상 구동 데이터에 대한 정보를 제1 서브 픽셀에 대한 예측 결과 정보로서 기억 장치에 저장 시키는 기억 모듈을 포함할 수 있다. 디스플레이 패널에서 제1 서브 픽셀의 제1 불량 발생 구동 시간이 경과되기 이전에는, 보상 데이터에 의해 생성 된 구동 데이터와 대응되는 데이터 전압이 제1 서브 픽셀에 공급될 수 있다. 디스플레이 패널에서 제1 서브 픽셀의 제1 불량 발생 구동 시간이 경과된 경우, 제1 불량 보상 구동 데이터와 대응되는 데이터 전압이 제1 서브 픽셀에 공급될 수 있다. 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 보상 장치에서, 보상 모듈은, 디스플레이 패널에서의 디스플레이 이미지를 촬영한 촬영 이미지에 기초하여 디스플레이 패널에 배치된 복수의 서브 픽셀에 대한 보상 데이터를 생성할 수 있다. 기억 장치는, 디스플레이 패널에 배치된 복수의 데이터 라인을 구동하기 위한 구동 회로 및 구동 회로를 제어하 기 위한 제어 회로 중 적어도 하나의 내부에 구성되거나 구동 회로 및 제어 회로의 외부에 구성될 수 있다. 보상 모듈은 디스플레이 패널과 연계된 메모리에 보상 데이터를 저장시킬 수 있다. 미리 정해진 학습 모델 기반 탐지 방식은 인코더-디코더 구조를 갖는 학습 모델 기반 탐지 방식일 수 있으며, 예를 들어, 오토인코더(Auto-encoder)를 포함할 수 있다. 복수의 서브 픽셀 각각은 발광 소자를 포함할 수 있다. 예를 들어, 발광 소자는 발광 다이오드 칩(LED Chip)일 수 있다. 제1 서브 픽셀의 제1 불량 발생 구동 시간은 제1 서브 픽셀이 불량 서브 픽셀이 되는데 걸리는 구동 시간을 의 미할 수 있다. 제1 서브 픽셀의 제1 불량 발생 구동 시간은 제1 서브 픽셀에 포함된 발광 소자의 수명과 대응될 수 있다. 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 성능 저하 보상 방법은 불량 발생 구동 시간 및 불량 발생 구동 시간에서의 불량 보상 구동 데이터를 각 서브 픽셀 별로 예측하기 위하여, 양품 서브 픽셀들과 불량 서브 픽셀들의 구동 데이터를 사전 학습하여 사전 학습 데이터를 생성하는 사전 학습 단계, 디스플레이 패널에 서의 디스플레이 이미지를 촬영한 촬영 이미지에 기초하여 디스플레이 패널에 배치된 복수의 서브 픽셀에 대한 보상 데이터를 생성하는 이미지 기반 화질 보상 단계, 및 디스플레이 패널에 배치된 복수의 서브 픽셀 중 일정시간 내에 불량 서브 픽셀이 될 적어도 하나의 제1 서브 픽셀에 대하여 성능 저하 보상 처리를 수행하는 성능 저하 보상 단계를 포함할 수 있다. 복수의 서브 픽셀 각각은 발광 소자를 포함할 수 있다. 예를 들어, 발광 소자는 발광 다이오드 칩(LED Chip)일 수 있다. 성능 저하 보상 단계는, 미리 정해진 학습 모델 기반 탐지 방식에 따라, 보상 데이터를 토대로 복수의 서브 픽 셀의 특성을 재구성한 이후, 복수의 서브 픽셀 중 일정 시간 내에 불량 서브 픽셀이 될 것으로 판단되는 제1 서 브 픽셀을 선별하는 선별 단계, 및 사전 학습 데이터에 기초하여, 제1 서브 픽셀의 제1 불량 발생 구동 시간을 예측하고, 제1 불량 발생 구동 시간이 경과될 경우에 제1 서브 픽셀에 공급할 제1 불량 보상 구동 데이터를 예 측하고, 제1 불량 발생 구동 시간 및 제1 불량 보상 구동 데이터에 대한 정보를 제1 서브 픽셀에 대한 예측 결 과 정보로서 디스플레이 패널과 연계된 기억 장치에 저장시키는 예측 단계를 포함할 수 있다. 미리 정해진 학습 모델 기반 탐지 방식은 인코더-디코더 구조를 갖는 학습 모델 기반 탐지 방식일 수 있으며, 예를 들어, 오토인코더(Auto-encoder)를 포함할 수 있다. 성능 저하 보상 단계 이후, 디스플레이 패널에서 제1 서브 픽셀의 제1 불량 발생 구동 시간이 경과되기 이전에 는, 보상 데이터에 의해 생성된 구동 데이터와 대응되는 데이터 전압이 제1 서브 픽셀에 공급될 수 있다. 성능 저하 보상 단계 이후, 디스플레이 패널에서 제1 서브 픽셀의 제1 불량 발생 구동 시간이 경과된 경우, 제1 불량 보상 구동 데이터와 대응되는 데이터 전압이 제1 서브 픽셀에 공급될 수 있다. 본 개시의 실시 예들에 따른 디스플레이 장치는, 복수의 데이터 라인 및 복수의 게이트 라인과 연결되는 복수의 서브 픽셀을 포함하는 디스플레이 패널, 제1 불량 발생 구동 시간 및 제1 불량 보상 구동 데이터에 대한 정보가 복수의 서브 픽셀 중 제1 서브 픽셀과 연계되어 저장된 기억 장치, 및 제1 서브 픽셀의 제1 불량 발생 구동 시 간이 경과된 경우, 제1 불량 보상 구동 데이터와 대응되는 데이터 전압을 제1 서브 픽셀과 연결된 제1 데이터 라인으로 출력하는 데이터 구동 회로를 포함할 수 있다. 데이터 구동 회로는, 디스플레이 패널에서 제1 서브 픽셀의 제1 불량 발생 구동 시간이 경과되기 이전에는, 제 1 불량 보상 구동 데이터와 다른 구동 데이터에 대응되는 데이터 전압을 제1 서브 픽셀과 연결된 제1 데이터 라 인으로 출력할 수 있다. 기억 장치는 데이터 구동 회로 또는 데이터 구동 회로를 제어하기 위한 컨트롤러에 포함될 수 있다. 이상에서 설명한 본 개시의 실시 예들에 의하면, 인공 지능을 이용하여 디스플레이 패널에서 불량 서브 픽셀이 발생하는 것을 미리 방지해줄 수 있는 인공 지능에 기반한 디스플레이 보상 장치, 디스플레이 성능 저하 보상 방법 및 디스플레이 장치를 제공할 수 있다. 본 개시의 실시 예들에 의하면, 인공 지능을 이용하여 화상 품질(디스플레이 성능)이 저하되는 위치 및 타이밍 을 예측하여 화상 품질 저하를 사전에 방지해줄 수 있는 인공 지능에 기반한 디스플레이 보상 장치, 디스플레이 성능 저하 보상 방법 및 디스플레이 장치를 제공할 수 있다. 화상 품질(디스플레이 성능)이 저하되는 위치는 일정 시간 내에 불량 서브 픽셀이 될 것으로 예측으로 되는 제1 서브 픽셀의 위치에 해당할 수 있다. 화상 품질(디스플레이 성능)이 저하되는 타이밍은 예측된 불량 발생 구동 시간에 해당할 수 있다. 본 개시의 실시 예들에 의하면, 인공 지능을 이용하여 화상 품질(디스플레이 성능)이 저하되는 위치 및 타이밍 을 예측하여 화상 품질 저하를 사전에 방지해줌으로써, 서브 픽셀들의 수명을 연장시켜줄 수 있는 인공 지능에 기반한 디스플레이 보상 장치, 디스플레이 성능 저하 보상 방법 및 디스플레이 장치를 제공할 수 있다. 본 개시의 실시 예들에 의하면, 디스플레이 패널에 배치된 서브 픽셀들의 장수명을 가능하게 하는 인공 지능에 기반한 디스플레이 보상 장치, 디스플레이 성능 저하 보상 방법 및 디스플레이 장치를 제공할 수 있다. 이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에 서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가 능할 것이다. 또한, 본 개시에 개시된 실시 예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시 예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 부호의 설명 10: 디스플레이 보상 시스템 11: 디스플레이 보상 장치 12: 카메라 장치 100: 디스플레이 장치 110: 디스플레이 패널 120: 데이터 구동 회로 130: 게이트 구동 회로 140: 컨트롤러 610: 보상 모듈 620: 학습 모듈 710: 사전 학습 모듈 720: 선별 모듈 730: 예측 모듈 740: 기억 모듈"}
{"patent_id": "10-2023-0009818", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 개시의 실시 예들에 따른 디스플레이 보상 시스템을 나타낸다. 도 2는 본 개시의 실시 예들에 따른 디스플레이 장치를 나타낸다. 도 3a 및 도 3b는 본 개시의 실시 예들에 따른 디스플레이 장치의 서브 픽셀의 픽셀 회로를 간략하게 나타낸다. 도 4는 본 개시의 실시 예들에 따른 디스플레이 장치의 서브 픽셀에 포함되며 유기 발광 다이오드로 구성된 발 광 소자를 나타낸다. 도 5는 본 개시의 실시 예들에 따른 디스플레이 장치의 서브 픽셀에 포함되며 발광 다이오드로 구성된 발광 소자를 나타낸 도면이다. 도 6은 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 보상 장치의 블록 다이어그램이다. 도 7은 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 보상 장치 내 학습 모듈의 내부 구성 블록 다 이어그램이다. 도 8은 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 성능 저하 보상을 나타낸 다이어그램이다. 도 9는 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 성능 저하 보상 방법에 대한 흐름도이다. 도 10은 본 개시의 실시 예들에 따른 디스플레이 장치에서의 각 서브 픽셀 내 발광 소자가 발광 다이오드(LED) 인 경우, 색상 별 발광 다이오드(LED)의 특성을 설명하기 위한 도면이다. 도 11은 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 성능 저하 보상 방법에서 이미지 기반 화질 보상 처리를 나타낸 다이어그램이다. 도 12는 본 개시의 실시 예들에 따른 인공 지능 기반의 디스플레이 성능 저하 보상 방법에서 학습 모델 기반 탐 지 방식을 나타낸 다이어그램이다. 도 13은 본 개시의 실시 예들에 따른 디스플레이 장치의 서브 픽셀의 등가 회로를 나타낸다. 도 14는 본 개시의 실시 예들에 따른 디스플레이 장치의 게이트 구동 회로의 블록 구성도이다. 도 15는 본 개시의 실시 예들에 따른 디스플레이 장치의 디스플레이 패널의 단면도이다."}
