TimeQuest Timing Analyzer report for RISC_V
Wed Dec 20 15:04:24 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'memRead'
 12. Slow Model Setup: 'clock'
 13. Slow Model Hold: 'clock'
 14. Slow Model Hold: 'memRead'
 15. Slow Model Minimum Pulse Width: 'clock'
 16. Slow Model Minimum Pulse Width: 'memRead'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'memRead'
 29. Fast Model Setup: 'clock'
 30. Fast Model Hold: 'clock'
 31. Fast Model Hold: 'memRead'
 32. Fast Model Minimum Pulse Width: 'clock'
 33. Fast Model Minimum Pulse Width: 'memRead'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RISC_V                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }   ;
; memRead    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { memRead } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 64.78 MHz ; 64.78 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; memRead ; -16.204 ; -501.474      ;
; clock   ; -14.438 ; -38067.451    ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clock   ; 0.531 ; 0.000         ;
; memRead ; 3.188 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clock   ; -1.380 ; -3104.380           ;
; memRead ; -1.380 ; -1.380              ;
+---------+--------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'memRead'                                                                                                                     ;
+---------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -16.204 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[18] ; clock        ; memRead     ; 0.500        ; 0.071      ; 15.827     ;
; -16.165 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[18] ; clock        ; memRead     ; 0.500        ; 0.071      ; 15.788     ;
; -16.142 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[18] ; clock        ; memRead     ; 0.500        ; 0.071      ; 15.765     ;
; -16.101 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[18] ; clock        ; memRead     ; 0.500        ; 0.071      ; 15.724     ;
; -16.040 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[18] ; clock        ; memRead     ; 0.500        ; 0.071      ; 15.663     ;
; -16.024 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; 0.500        ; 0.029      ; 15.572     ;
; -16.008 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[18] ; clock        ; memRead     ; 0.500        ; 0.071      ; 15.631     ;
; -15.985 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; 0.500        ; 0.029      ; 15.533     ;
; -15.968 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; 0.500        ; 0.029      ; 15.516     ;
; -15.955 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[21] ; clock        ; memRead     ; 0.500        ; 0.051      ; 15.565     ;
; -15.921 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; 0.500        ; 0.029      ; 15.469     ;
; -15.916 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[21] ; clock        ; memRead     ; 0.500        ; 0.051      ; 15.526     ;
; -15.907 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[0]  ; clock        ; memRead     ; 0.500        ; -0.059     ; 15.488     ;
; -15.907 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; 0.500        ; 0.029      ; 15.455     ;
; -15.893 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[21] ; clock        ; memRead     ; 0.500        ; 0.051      ; 15.503     ;
; -15.882 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[29] ; clock        ; memRead     ; 0.500        ; -0.112     ; 15.409     ;
; -15.868 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[0]  ; clock        ; memRead     ; 0.500        ; -0.059     ; 15.449     ;
; -15.864 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[26] ; clock        ; memRead     ; 0.500        ; 0.075      ; 15.486     ;
; -15.860 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[27] ; clock        ; memRead     ; 0.500        ; -0.060     ; 15.472     ;
; -15.860 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; 0.500        ; 0.029      ; 15.408     ;
; -15.859 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; 0.500        ; 0.221      ; 15.493     ;
; -15.852 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[21] ; clock        ; memRead     ; 0.500        ; 0.051      ; 15.462     ;
; -15.845 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[0]  ; clock        ; memRead     ; 0.500        ; -0.059     ; 15.426     ;
; -15.843 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[29] ; clock        ; memRead     ; 0.500        ; -0.112     ; 15.370     ;
; -15.829 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; 0.500        ; 0.221      ; 15.463     ;
; -15.825 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[26] ; clock        ; memRead     ; 0.500        ; 0.075      ; 15.447     ;
; -15.821 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[27] ; clock        ; memRead     ; 0.500        ; -0.060     ; 15.433     ;
; -15.820 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[29] ; clock        ; memRead     ; 0.500        ; -0.112     ; 15.347     ;
; -15.820 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; 0.500        ; 0.221      ; 15.454     ;
; -15.818 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; 0.500        ; 0.034      ; 15.370     ;
; -15.816 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[20] ; clock        ; memRead     ; 0.500        ; -0.086     ; 15.403     ;
; -15.804 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[0]  ; clock        ; memRead     ; 0.500        ; -0.059     ; 15.385     ;
; -15.802 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[26] ; clock        ; memRead     ; 0.500        ; 0.075      ; 15.424     ;
; -15.798 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[27] ; clock        ; memRead     ; 0.500        ; -0.060     ; 15.410     ;
; -15.791 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[21] ; clock        ; memRead     ; 0.500        ; 0.051      ; 15.401     ;
; -15.779 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[12] ; clock        ; memRead     ; 0.500        ; 0.071      ; 15.402     ;
; -15.779 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[29] ; clock        ; memRead     ; 0.500        ; -0.112     ; 15.306     ;
; -15.779 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; 0.500        ; 0.034      ; 15.331     ;
; -15.777 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[20] ; clock        ; memRead     ; 0.500        ; -0.086     ; 15.364     ;
; -15.768 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; 0.500        ; 0.221      ; 15.402     ;
; -15.761 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[26] ; clock        ; memRead     ; 0.500        ; 0.075      ; 15.383     ;
; -15.759 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[21] ; clock        ; memRead     ; 0.500        ; 0.051      ; 15.369     ;
; -15.757 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[27] ; clock        ; memRead     ; 0.500        ; -0.060     ; 15.369     ;
; -15.756 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; 0.500        ; 0.034      ; 15.308     ;
; -15.756 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; 0.500        ; 0.221      ; 15.390     ;
; -15.754 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[20] ; clock        ; memRead     ; 0.500        ; -0.086     ; 15.341     ;
; -15.743 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[0]  ; clock        ; memRead     ; 0.500        ; -0.059     ; 15.324     ;
; -15.740 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[12] ; clock        ; memRead     ; 0.500        ; 0.071      ; 15.363     ;
; -15.739 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[9]  ; clock        ; memRead     ; 0.500        ; 0.084      ; 15.379     ;
; -15.730 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; 0.500        ; -0.087     ; 15.285     ;
; -15.718 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[29] ; clock        ; memRead     ; 0.500        ; -0.112     ; 15.245     ;
; -15.715 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; 0.500        ; 0.034      ; 15.267     ;
; -15.713 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[20] ; clock        ; memRead     ; 0.500        ; -0.086     ; 15.300     ;
; -15.711 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[0]  ; clock        ; memRead     ; 0.500        ; -0.059     ; 15.292     ;
; -15.704 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[12] ; clock        ; memRead     ; 0.500        ; 0.071      ; 15.327     ;
; -15.700 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[26] ; clock        ; memRead     ; 0.500        ; 0.075      ; 15.322     ;
; -15.700 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[9]  ; clock        ; memRead     ; 0.500        ; 0.084      ; 15.340     ;
; -15.700 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; 0.500        ; -0.087     ; 15.255     ;
; -15.696 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[27] ; clock        ; memRead     ; 0.500        ; -0.060     ; 15.308     ;
; -15.695 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; 0.500        ; 0.221      ; 15.329     ;
; -15.691 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; 0.500        ; -0.087     ; 15.246     ;
; -15.686 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[29] ; clock        ; memRead     ; 0.500        ; -0.112     ; 15.213     ;
; -15.673 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[28] ; clock        ; memRead     ; 0.500        ; -0.093     ; 15.253     ;
; -15.668 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[26] ; clock        ; memRead     ; 0.500        ; 0.075      ; 15.290     ;
; -15.664 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[9]  ; clock        ; memRead     ; 0.500        ; 0.084      ; 15.304     ;
; -15.664 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[27] ; clock        ; memRead     ; 0.500        ; -0.060     ; 15.276     ;
; -15.663 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[12] ; clock        ; memRead     ; 0.500        ; 0.071      ; 15.286     ;
; -15.654 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; 0.500        ; 0.034      ; 15.206     ;
; -15.652 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[20] ; clock        ; memRead     ; 0.500        ; -0.086     ; 15.239     ;
; -15.651 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[25] ; clock        ; memRead     ; 0.500        ; -0.083     ; 15.243     ;
; -15.639 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; 0.500        ; -0.087     ; 15.194     ;
; -15.634 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[28] ; clock        ; memRead     ; 0.500        ; -0.093     ; 15.214     ;
; -15.633 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; 0.500        ; 0.034      ; 15.185     ;
; -15.630 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[7]  ; clock        ; memRead     ; 0.500        ; -0.093     ; 15.184     ;
; -15.627 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; 0.500        ; -0.087     ; 15.182     ;
; -15.623 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[9]  ; clock        ; memRead     ; 0.500        ; 0.084      ; 15.263     ;
; -15.620 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[20] ; clock        ; memRead     ; 0.500        ; -0.086     ; 15.207     ;
; -15.616 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[22] ; clock        ; memRead     ; 0.500        ; -0.089     ; 15.200     ;
; -15.615 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[12] ; clock        ; memRead     ; 0.500        ; 0.071      ; 15.238     ;
; -15.614 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[4]  ; clock        ; memRead     ; 0.500        ; -0.083     ; 15.204     ;
; -15.612 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[25] ; clock        ; memRead     ; 0.500        ; -0.083     ; 15.204     ;
; -15.599 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[31] ; clock        ; memRead     ; 0.500        ; -0.054     ; 15.220     ;
; -15.598 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[28] ; clock        ; memRead     ; 0.500        ; -0.093     ; 15.178     ;
; -15.594 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[3]  ; clock        ; memRead     ; 0.500        ; -0.084     ; 15.149     ;
; -15.591 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[7]  ; clock        ; memRead     ; 0.500        ; -0.093     ; 15.145     ;
; -15.589 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[15] ; clock        ; memRead     ; 0.500        ; 0.029      ; 15.137     ;
; -15.583 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[12] ; clock        ; memRead     ; 0.500        ; 0.071      ; 15.206     ;
; -15.577 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[22] ; clock        ; memRead     ; 0.500        ; -0.089     ; 15.161     ;
; -15.576 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[25] ; clock        ; memRead     ; 0.500        ; -0.083     ; 15.168     ;
; -15.575 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[13] ; clock        ; memRead     ; 0.500        ; -0.094     ; 15.157     ;
; -15.575 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[9]  ; clock        ; memRead     ; 0.500        ; 0.084      ; 15.215     ;
; -15.575 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[4]  ; clock        ; memRead     ; 0.500        ; -0.083     ; 15.165     ;
; -15.567 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[11] ; clock        ; memRead     ; 0.500        ; -0.084     ; 15.159     ;
; -15.566 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; 0.500        ; -0.087     ; 15.121     ;
; -15.565 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[10] ; clock        ; memRead     ; 0.500        ; -0.066     ; 15.179     ;
; -15.560 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[31] ; clock        ; memRead     ; 0.500        ; -0.054     ; 15.181     ;
; -15.557 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[28] ; clock        ; memRead     ; 0.500        ; -0.093     ; 15.137     ;
; -15.555 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[7]  ; clock        ; memRead     ; 0.500        ; -0.093     ; 15.109     ;
; -15.555 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[3]  ; clock        ; memRead     ; 0.500        ; -0.084     ; 15.110     ;
; -15.554 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[22] ; clock        ; memRead     ; 0.500        ; -0.089     ; 15.138     ;
+---------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                       ;
+---------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -14.438 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~985  ; clock        ; clock       ; 1.000        ; -0.052     ; 15.422     ;
; -14.430 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~601  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.462     ;
; -14.425 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~985  ; clock        ; clock       ; 1.000        ; -0.052     ; 15.409     ;
; -14.417 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~601  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.449     ;
; -14.412 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~985  ; clock        ; clock       ; 1.000        ; -0.052     ; 15.396     ;
; -14.404 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~601  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.436     ;
; -14.397 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~985  ; clock        ; clock       ; 1.000        ; -0.052     ; 15.381     ;
; -14.389 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~601  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.421     ;
; -14.364 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~479  ; clock        ; clock       ; 1.000        ; -0.032     ; 15.368     ;
; -14.361 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~159  ; clock        ; clock       ; 1.000        ; -0.032     ; 15.365     ;
; -14.351 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~479  ; clock        ; clock       ; 1.000        ; -0.032     ; 15.355     ;
; -14.348 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~159  ; clock        ; clock       ; 1.000        ; -0.032     ; 15.352     ;
; -14.338 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~479  ; clock        ; clock       ; 1.000        ; -0.032     ; 15.342     ;
; -14.336 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~287  ; clock        ; clock       ; 1.000        ; -0.023     ; 15.349     ;
; -14.335 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~159  ; clock        ; clock       ; 1.000        ; -0.032     ; 15.339     ;
; -14.332 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~383  ; clock        ; clock       ; 1.000        ; -0.023     ; 15.345     ;
; -14.330 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~58   ; clock        ; clock       ; 1.000        ; -0.004     ; 15.362     ;
; -14.327 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~314  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.359     ;
; -14.323 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~479  ; clock        ; clock       ; 1.000        ; -0.032     ; 15.327     ;
; -14.323 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~287  ; clock        ; clock       ; 1.000        ; -0.023     ; 15.336     ;
; -14.320 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~159  ; clock        ; clock       ; 1.000        ; -0.032     ; 15.324     ;
; -14.319 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~383  ; clock        ; clock       ; 1.000        ; -0.023     ; 15.332     ;
; -14.317 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~58   ; clock        ; clock       ; 1.000        ; -0.004     ; 15.349     ;
; -14.314 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~314  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.346     ;
; -14.310 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~287  ; clock        ; clock       ; 1.000        ; -0.023     ; 15.323     ;
; -14.306 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~383  ; clock        ; clock       ; 1.000        ; -0.023     ; 15.319     ;
; -14.305 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~761  ; clock        ; clock       ; 1.000        ; -0.052     ; 15.289     ;
; -14.304 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~58   ; clock        ; clock       ; 1.000        ; -0.004     ; 15.336     ;
; -14.301 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~314  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.333     ;
; -14.295 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~569  ; clock        ; clock       ; 1.000        ; -0.051     ; 15.280     ;
; -14.295 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~287  ; clock        ; clock       ; 1.000        ; -0.023     ; 15.308     ;
; -14.293 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~724  ; clock        ; clock       ; 1.000        ; -0.032     ; 15.297     ;
; -14.293 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~756  ; clock        ; clock       ; 1.000        ; -0.032     ; 15.297     ;
; -14.292 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~761  ; clock        ; clock       ; 1.000        ; -0.052     ; 15.276     ;
; -14.291 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~1021 ; clock        ; clock       ; 1.000        ; -0.033     ; 15.294     ;
; -14.291 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~861  ; clock        ; clock       ; 1.000        ; -0.033     ; 15.294     ;
; -14.291 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~383  ; clock        ; clock       ; 1.000        ; -0.023     ; 15.304     ;
; -14.290 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~352  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.322     ;
; -14.289 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~58   ; clock        ; clock       ; 1.000        ; -0.004     ; 15.321     ;
; -14.286 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~639  ; clock        ; clock       ; 1.000        ; -0.009     ; 15.313     ;
; -14.286 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~1023 ; clock        ; clock       ; 1.000        ; -0.009     ; 15.313     ;
; -14.286 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~314  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.318     ;
; -14.285 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~863  ; clock        ; clock       ; 1.000        ; -0.009     ; 15.312     ;
; -14.285 ; FFD_resettable:pcreg|register[5] ; regFile:regfile|regfile~985  ; clock        ; clock       ; 1.000        ; -0.052     ; 15.269     ;
; -14.284 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~767  ; clock        ; clock       ; 1.000        ; -0.009     ; 15.311     ;
; -14.282 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~569  ; clock        ; clock       ; 1.000        ; -0.051     ; 15.267     ;
; -14.280 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~724  ; clock        ; clock       ; 1.000        ; -0.032     ; 15.284     ;
; -14.280 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~756  ; clock        ; clock       ; 1.000        ; -0.032     ; 15.284     ;
; -14.279 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~761  ; clock        ; clock       ; 1.000        ; -0.052     ; 15.263     ;
; -14.278 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~729  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.310     ;
; -14.278 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~1021 ; clock        ; clock       ; 1.000        ; -0.033     ; 15.281     ;
; -14.278 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~861  ; clock        ; clock       ; 1.000        ; -0.033     ; 15.281     ;
; -14.277 ; FFD_resettable:pcreg|register[5] ; regFile:regfile|regfile~601  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.309     ;
; -14.277 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~352  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.309     ;
; -14.276 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~282  ; clock        ; clock       ; 1.000        ; -0.019     ; 15.293     ;
; -14.274 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~378  ; clock        ; clock       ; 1.000        ; -0.019     ; 15.291     ;
; -14.273 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~639  ; clock        ; clock       ; 1.000        ; -0.009     ; 15.300     ;
; -14.273 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~1023 ; clock        ; clock       ; 1.000        ; -0.009     ; 15.300     ;
; -14.272 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~863  ; clock        ; clock       ; 1.000        ; -0.009     ; 15.299     ;
; -14.271 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~767  ; clock        ; clock       ; 1.000        ; -0.009     ; 15.298     ;
; -14.269 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~569  ; clock        ; clock       ; 1.000        ; -0.051     ; 15.254     ;
; -14.268 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~256  ; clock        ; clock       ; 1.000        ; 0.003      ; 15.307     ;
; -14.267 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~724  ; clock        ; clock       ; 1.000        ; -0.032     ; 15.271     ;
; -14.267 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~756  ; clock        ; clock       ; 1.000        ; -0.032     ; 15.271     ;
; -14.265 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~1021 ; clock        ; clock       ; 1.000        ; -0.033     ; 15.268     ;
; -14.265 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~861  ; clock        ; clock       ; 1.000        ; -0.033     ; 15.268     ;
; -14.265 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~729  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.297     ;
; -14.264 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~761  ; clock        ; clock       ; 1.000        ; -0.052     ; 15.248     ;
; -14.264 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~352  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.296     ;
; -14.263 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~282  ; clock        ; clock       ; 1.000        ; -0.019     ; 15.280     ;
; -14.261 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~378  ; clock        ; clock       ; 1.000        ; -0.019     ; 15.278     ;
; -14.260 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~639  ; clock        ; clock       ; 1.000        ; -0.009     ; 15.287     ;
; -14.260 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~1023 ; clock        ; clock       ; 1.000        ; -0.009     ; 15.287     ;
; -14.259 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~320  ; clock        ; clock       ; 1.000        ; 0.003      ; 15.298     ;
; -14.259 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~863  ; clock        ; clock       ; 1.000        ; -0.009     ; 15.286     ;
; -14.258 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~767  ; clock        ; clock       ; 1.000        ; -0.009     ; 15.285     ;
; -14.255 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~256  ; clock        ; clock       ; 1.000        ; 0.003      ; 15.294     ;
; -14.254 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~564  ; clock        ; clock       ; 1.000        ; -0.010     ; 15.280     ;
; -14.254 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~569  ; clock        ; clock       ; 1.000        ; -0.051     ; 15.239     ;
; -14.252 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~724  ; clock        ; clock       ; 1.000        ; -0.032     ; 15.256     ;
; -14.252 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~756  ; clock        ; clock       ; 1.000        ; -0.032     ; 15.256     ;
; -14.252 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~729  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.284     ;
; -14.250 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~1021 ; clock        ; clock       ; 1.000        ; -0.033     ; 15.253     ;
; -14.250 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~861  ; clock        ; clock       ; 1.000        ; -0.033     ; 15.253     ;
; -14.250 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~282  ; clock        ; clock       ; 1.000        ; -0.019     ; 15.267     ;
; -14.249 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~352  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.281     ;
; -14.248 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~378  ; clock        ; clock       ; 1.000        ; -0.019     ; 15.265     ;
; -14.246 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~320  ; clock        ; clock       ; 1.000        ; 0.003      ; 15.285     ;
; -14.245 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~639  ; clock        ; clock       ; 1.000        ; -0.009     ; 15.272     ;
; -14.245 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~1023 ; clock        ; clock       ; 1.000        ; -0.009     ; 15.272     ;
; -14.244 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~863  ; clock        ; clock       ; 1.000        ; -0.009     ; 15.271     ;
; -14.243 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~767  ; clock        ; clock       ; 1.000        ; -0.009     ; 15.270     ;
; -14.242 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~575  ; clock        ; clock       ; 1.000        ; 0.000      ; 15.278     ;
; -14.242 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~256  ; clock        ; clock       ; 1.000        ; 0.003      ; 15.281     ;
; -14.241 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~564  ; clock        ; clock       ; 1.000        ; -0.010     ; 15.267     ;
; -14.240 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~959  ; clock        ; clock       ; 1.000        ; 0.000      ; 15.276     ;
; -14.237 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~729  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.269     ;
; -14.235 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~607  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.267     ;
; -14.235 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~282  ; clock        ; clock       ; 1.000        ; -0.019     ; 15.252     ;
; -14.234 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~735  ; clock        ; clock       ; 1.000        ; -0.004     ; 15.266     ;
+---------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                            ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.531 ; FFD_resettable:pcreg|register[31] ; FFD_resettable:pcreg|register[31] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.791 ; FFD_resettable:pcreg|register[14] ; FFD_resettable:pcreg|register[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.057      ;
; 0.798 ; FFD_resettable:pcreg|register[20] ; FFD_resettable:pcreg|register[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.064      ;
; 0.801 ; FFD_resettable:pcreg|register[9]  ; FFD_resettable:pcreg|register[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; FFD_resettable:pcreg|register[25] ; FFD_resettable:pcreg|register[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; FFD_resettable:pcreg|register[11] ; FFD_resettable:pcreg|register[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; FFD_resettable:pcreg|register[23] ; FFD_resettable:pcreg|register[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; FFD_resettable:pcreg|register[27] ; FFD_resettable:pcreg|register[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; FFD_resettable:pcreg|register[30] ; FFD_resettable:pcreg|register[30] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; FFD_resettable:pcreg|register[29] ; FFD_resettable:pcreg|register[29] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.838 ; FFD_resettable:pcreg|register[8]  ; FFD_resettable:pcreg|register[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; FFD_resettable:pcreg|register[10] ; FFD_resettable:pcreg|register[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; FFD_resettable:pcreg|register[12] ; FFD_resettable:pcreg|register[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; FFD_resettable:pcreg|register[19] ; FFD_resettable:pcreg|register[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; FFD_resettable:pcreg|register[21] ; FFD_resettable:pcreg|register[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; FFD_resettable:pcreg|register[22] ; FFD_resettable:pcreg|register[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.867 ; FFD_resettable:pcreg|register[1]  ; FFD_resettable:pcreg|register[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.133      ;
; 0.987 ; FFD_resettable:pcreg|register[24] ; FFD_resettable:pcreg|register[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.253      ;
; 0.992 ; FFD_resettable:pcreg|register[26] ; FFD_resettable:pcreg|register[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.258      ;
; 1.021 ; FFD_resettable:pcreg|register[18] ; FFD_resettable:pcreg|register[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.287      ;
; 1.023 ; FFD_resettable:pcreg|register[17] ; FFD_resettable:pcreg|register[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.289      ;
; 1.065 ; dataMemory:dmem|readData[11]      ; regFile:regfile|regfile~523       ; memRead      ; clock       ; -0.500       ; 0.061      ; 0.892      ;
; 1.184 ; FFD_resettable:pcreg|register[9]  ; FFD_resettable:pcreg|register[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.450      ;
; 1.184 ; FFD_resettable:pcreg|register[25] ; FFD_resettable:pcreg|register[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; FFD_resettable:pcreg|register[27] ; FFD_resettable:pcreg|register[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; FFD_resettable:pcreg|register[11] ; FFD_resettable:pcreg|register[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; FFD_resettable:pcreg|register[20] ; FFD_resettable:pcreg|register[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; FFD_resettable:pcreg|register[30] ; FFD_resettable:pcreg|register[31] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; FFD_resettable:pcreg|register[29] ; FFD_resettable:pcreg|register[30] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; dataMemory:dmem|readData[9]       ; regFile:regfile|regfile~329       ; memRead      ; clock       ; -0.500       ; -0.079     ; 0.876      ;
; 1.205 ; FFD_resettable:pcreg|register[28] ; FFD_resettable:pcreg|register[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.471      ;
; 1.224 ; FFD_resettable:pcreg|register[19] ; FFD_resettable:pcreg|register[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; FFD_resettable:pcreg|register[8]  ; FFD_resettable:pcreg|register[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; FFD_resettable:pcreg|register[10] ; FFD_resettable:pcreg|register[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; FFD_resettable:pcreg|register[22] ; FFD_resettable:pcreg|register[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; FFD_resettable:pcreg|register[21] ; FFD_resettable:pcreg|register[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.255 ; FFD_resettable:pcreg|register[25] ; FFD_resettable:pcreg|register[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.521      ;
; 1.255 ; FFD_resettable:pcreg|register[9]  ; FFD_resettable:pcreg|register[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; FFD_resettable:pcreg|register[27] ; FFD_resettable:pcreg|register[29] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.522      ;
; 1.256 ; FFD_resettable:pcreg|register[20] ; FFD_resettable:pcreg|register[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.522      ;
; 1.260 ; FFD_resettable:pcreg|register[29] ; FFD_resettable:pcreg|register[31] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.277 ; FFD_resettable:pcreg|register[23] ; FFD_resettable:pcreg|register[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.543      ;
; 1.295 ; FFD_resettable:pcreg|register[12] ; FFD_resettable:pcreg|register[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; FFD_resettable:pcreg|register[8]  ; FFD_resettable:pcreg|register[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; FFD_resettable:pcreg|register[10] ; FFD_resettable:pcreg|register[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; FFD_resettable:pcreg|register[19] ; FFD_resettable:pcreg|register[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; FFD_resettable:pcreg|register[21] ; FFD_resettable:pcreg|register[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.562      ;
; 1.326 ; FFD_resettable:pcreg|register[25] ; FFD_resettable:pcreg|register[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.592      ;
; 1.326 ; FFD_resettable:pcreg|register[9]  ; FFD_resettable:pcreg|register[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.592      ;
; 1.327 ; FFD_resettable:pcreg|register[27] ; FFD_resettable:pcreg|register[30] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.593      ;
; 1.327 ; FFD_resettable:pcreg|register[11] ; FFD_resettable:pcreg|register[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.593      ;
; 1.327 ; FFD_resettable:pcreg|register[20] ; FFD_resettable:pcreg|register[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.593      ;
; 1.328 ; FFD_resettable:pcreg|register[14] ; FFD_resettable:pcreg|register[16] ; clock        ; clock       ; 0.000        ; -0.004     ; 1.590      ;
; 1.348 ; FFD_resettable:pcreg|register[23] ; FFD_resettable:pcreg|register[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.614      ;
; 1.364 ; dataMemory:dmem|readData[24]      ; regFile:regfile|regfile~504       ; memRead      ; clock       ; -0.500       ; -0.244     ; 0.886      ;
; 1.366 ; FFD_resettable:pcreg|register[8]  ; FFD_resettable:pcreg|register[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; FFD_resettable:pcreg|register[19] ; FFD_resettable:pcreg|register[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.632      ;
; 1.374 ; FFD_resettable:pcreg|register[24] ; FFD_resettable:pcreg|register[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.640      ;
; 1.379 ; FFD_resettable:pcreg|register[26] ; FFD_resettable:pcreg|register[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.645      ;
; 1.384 ; FFD_resettable:pcreg|register[22] ; FFD_resettable:pcreg|register[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.650      ;
; 1.397 ; FFD_resettable:pcreg|register[25] ; FFD_resettable:pcreg|register[29] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.663      ;
; 1.398 ; FFD_resettable:pcreg|register[27] ; FFD_resettable:pcreg|register[31] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.664      ;
; 1.399 ; FFD_resettable:pcreg|register[14] ; FFD_resettable:pcreg|register[17] ; clock        ; clock       ; 0.000        ; -0.004     ; 1.661      ;
; 1.407 ; FFD_resettable:pcreg|register[18] ; FFD_resettable:pcreg|register[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.673      ;
; 1.409 ; FFD_resettable:pcreg|register[17] ; FFD_resettable:pcreg|register[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.675      ;
; 1.419 ; FFD_resettable:pcreg|register[23] ; FFD_resettable:pcreg|register[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.685      ;
; 1.437 ; FFD_resettable:pcreg|register[8]  ; FFD_resettable:pcreg|register[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.703      ;
; 1.437 ; FFD_resettable:pcreg|register[10] ; FFD_resettable:pcreg|register[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.703      ;
; 1.437 ; FFD_resettable:pcreg|register[19] ; FFD_resettable:pcreg|register[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.703      ;
; 1.445 ; FFD_resettable:pcreg|register[24] ; FFD_resettable:pcreg|register[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.711      ;
; 1.450 ; FFD_resettable:pcreg|register[26] ; FFD_resettable:pcreg|register[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.716      ;
; 1.450 ; dataMemory:dmem|readData[5]       ; regFile:regfile|regfile~677       ; memRead      ; clock       ; -0.500       ; 0.069      ; 1.285      ;
; 1.455 ; FFD_resettable:pcreg|register[22] ; FFD_resettable:pcreg|register[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.721      ;
; 1.455 ; FFD_resettable:pcreg|register[21] ; FFD_resettable:pcreg|register[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.721      ;
; 1.455 ; dataMemory:dmem|readData[8]       ; regFile:regfile|regfile~712       ; memRead      ; clock       ; -0.500       ; 0.069      ; 1.290      ;
; 1.462 ; dataMemory:dmem|readData[16]      ; regFile:regfile|regfile~912       ; memRead      ; clock       ; -0.500       ; 0.062      ; 1.290      ;
; 1.463 ; dataMemory:dmem|readData[16]      ; regFile:regfile|regfile~496       ; memRead      ; clock       ; -0.500       ; 0.062      ; 1.291      ;
; 1.468 ; FFD_resettable:pcreg|register[25] ; FFD_resettable:pcreg|register[30] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.734      ;
; 1.468 ; FFD_resettable:pcreg|register[9]  ; FFD_resettable:pcreg|register[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.734      ;
; 1.470 ; FFD_resettable:pcreg|register[14] ; FFD_resettable:pcreg|register[18] ; clock        ; clock       ; 0.000        ; -0.004     ; 1.732      ;
; 1.470 ; dataMemory:dmem|readData[4]       ; regFile:regfile|regfile~708       ; memRead      ; clock       ; -0.500       ; 0.068      ; 1.304      ;
; 1.473 ; dataMemory:dmem|readData[22]      ; regFile:regfile|regfile~406       ; memRead      ; clock       ; -0.500       ; 0.060      ; 1.299      ;
; 1.475 ; dataMemory:dmem|readData[0]       ; regFile:regfile|regfile~704       ; memRead      ; clock       ; -0.500       ; 0.063      ; 1.304      ;
; 1.476 ; dataMemory:dmem|readData[22]      ; regFile:regfile|regfile~502       ; memRead      ; clock       ; -0.500       ; 0.060      ; 1.302      ;
; 1.478 ; FFD_resettable:pcreg|register[18] ; FFD_resettable:pcreg|register[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.744      ;
; 1.478 ; dataMemory:dmem|readData[0]       ; regFile:regfile|regfile~896       ; memRead      ; clock       ; -0.500       ; 0.063      ; 1.307      ;
; 1.480 ; FFD_resettable:pcreg|register[17] ; FFD_resettable:pcreg|register[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.746      ;
; 1.486 ; FFD_resettable:pcreg|register[20] ; FFD_resettable:pcreg|register[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.752      ;
; 1.490 ; FFD_resettable:pcreg|register[23] ; FFD_resettable:pcreg|register[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.756      ;
; 1.516 ; FFD_resettable:pcreg|register[12] ; FFD_resettable:pcreg|register[16] ; clock        ; clock       ; 0.000        ; -0.004     ; 1.778      ;
; 1.516 ; FFD_resettable:pcreg|register[24] ; FFD_resettable:pcreg|register[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.782      ;
; 1.521 ; FFD_resettable:pcreg|register[26] ; FFD_resettable:pcreg|register[29] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.787      ;
; 1.526 ; FFD_resettable:pcreg|register[22] ; FFD_resettable:pcreg|register[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.792      ;
; 1.526 ; FFD_resettable:pcreg|register[21] ; FFD_resettable:pcreg|register[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.792      ;
; 1.539 ; FFD_resettable:pcreg|register[25] ; FFD_resettable:pcreg|register[31] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.805      ;
; 1.541 ; FFD_resettable:pcreg|register[14] ; FFD_resettable:pcreg|register[19] ; clock        ; clock       ; 0.000        ; -0.004     ; 1.803      ;
; 1.548 ; FFD_resettable:pcreg|register[11] ; FFD_resettable:pcreg|register[16] ; clock        ; clock       ; 0.000        ; -0.004     ; 1.810      ;
; 1.549 ; FFD_resettable:pcreg|register[18] ; FFD_resettable:pcreg|register[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.815      ;
; 1.551 ; FFD_resettable:pcreg|register[17] ; FFD_resettable:pcreg|register[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.817      ;
; 1.557 ; FFD_resettable:pcreg|register[20] ; FFD_resettable:pcreg|register[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.823      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'memRead'                                                                                                             ;
+-------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 3.188 ; dataMemory:dmem|dmem~1848 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.241      ; 2.929      ;
; 3.286 ; dataMemory:dmem|dmem~888  ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.260      ; 3.046      ;
; 3.301 ; dataMemory:dmem|dmem~1393 ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; -0.500       ; 0.070      ; 2.871      ;
; 3.333 ; dataMemory:dmem|dmem~1745 ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; -0.500       ; 0.060      ; 2.893      ;
; 3.352 ; dataMemory:dmem|dmem~1399 ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; -0.500       ; -0.065     ; 2.787      ;
; 3.361 ; dataMemory:dmem|dmem~632  ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.231      ; 3.092      ;
; 3.371 ; dataMemory:dmem|dmem~1816 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.241      ; 3.112      ;
; 3.391 ; dataMemory:dmem|dmem~1009 ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; -0.500       ; 0.066      ; 2.957      ;
; 3.451 ; dataMemory:dmem|dmem~943  ; dataMemory:dmem|readData[15] ; clock        ; memRead     ; -0.500       ; 0.053      ; 3.004      ;
; 3.466 ; dataMemory:dmem|dmem~1496 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.244      ; 3.210      ;
; 3.471 ; dataMemory:dmem|dmem~1368 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.237      ; 3.208      ;
; 3.495 ; dataMemory:dmem|dmem~1784 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.251      ; 3.246      ;
; 3.517 ; dataMemory:dmem|dmem~1405 ; dataMemory:dmem|readData[29] ; clock        ; memRead     ; -0.500       ; -0.090     ; 2.927      ;
; 3.550 ; dataMemory:dmem|dmem~1901 ; dataMemory:dmem|readData[13] ; clock        ; memRead     ; -0.500       ; -0.056     ; 2.994      ;
; 3.571 ; dataMemory:dmem|dmem~1850 ; dataMemory:dmem|readData[26] ; clock        ; memRead     ; -0.500       ; 0.093      ; 3.164      ;
; 3.593 ; dataMemory:dmem|dmem~967  ; dataMemory:dmem|readData[7]  ; clock        ; memRead     ; -0.500       ; -0.072     ; 3.021      ;
; 3.609 ; dataMemory:dmem|dmem~971  ; dataMemory:dmem|readData[11] ; clock        ; memRead     ; -0.500       ; -0.072     ; 3.037      ;
; 3.620 ; dataMemory:dmem|dmem~977  ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; -0.500       ; 0.056      ; 3.176      ;
; 3.620 ; dataMemory:dmem|dmem~1751 ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; -0.500       ; -0.061     ; 3.059      ;
; 3.638 ; dataMemory:dmem|dmem~761  ; dataMemory:dmem|readData[25] ; clock        ; memRead     ; -0.500       ; -0.076     ; 3.062      ;
; 3.639 ; dataMemory:dmem|dmem~1892 ; dataMemory:dmem|readData[4]  ; clock        ; memRead     ; -0.500       ; -0.068     ; 3.071      ;
; 3.651 ; dataMemory:dmem|dmem~1899 ; dataMemory:dmem|readData[11] ; clock        ; memRead     ; -0.500       ; -0.062     ; 3.089      ;
; 3.657 ; dataMemory:dmem|dmem~1729 ; dataMemory:dmem|readData[1]  ; clock        ; memRead     ; -0.500       ; -0.075     ; 3.082      ;
; 3.659 ; dataMemory:dmem|dmem~1898 ; dataMemory:dmem|readData[10] ; clock        ; memRead     ; -0.500       ; -0.044     ; 3.115      ;
; 3.665 ; dataMemory:dmem|dmem~1452 ; dataMemory:dmem|readData[12] ; clock        ; memRead     ; -0.500       ; 0.080      ; 3.245      ;
; 3.701 ; dataMemory:dmem|dmem~1468 ; dataMemory:dmem|readData[28] ; clock        ; memRead     ; -0.500       ; -0.084     ; 3.117      ;
; 3.706 ; dataMemory:dmem|dmem~1909 ; dataMemory:dmem|readData[21] ; clock        ; memRead     ; -0.500       ; 0.073      ; 3.279      ;
; 3.710 ; dataMemory:dmem|dmem~1560 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.232      ; 3.442      ;
; 3.717 ; dataMemory:dmem|dmem~1900 ; dataMemory:dmem|readData[12] ; clock        ; memRead     ; -0.500       ; 0.109      ; 3.326      ;
; 3.720 ; dataMemory:dmem|dmem~1912 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.260      ; 3.480      ;
; 3.723 ; dataMemory:dmem|dmem~775  ; dataMemory:dmem|readData[7]  ; clock        ; memRead     ; -0.500       ; -0.072     ; 3.151      ;
; 3.725 ; dataMemory:dmem|dmem~954  ; dataMemory:dmem|readData[26] ; clock        ; memRead     ; -0.500       ; 0.082      ; 3.307      ;
; 3.732 ; dataMemory:dmem|dmem~1841 ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; -0.500       ; 0.054      ; 3.286      ;
; 3.743 ; dataMemory:dmem|dmem~737  ; dataMemory:dmem|readData[1]  ; clock        ; memRead     ; -0.500       ; -0.087     ; 3.156      ;
; 3.748 ; dataMemory:dmem|dmem~120  ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.231      ; 3.479      ;
; 3.750 ; dataMemory:dmem|dmem~1902 ; dataMemory:dmem|readData[14] ; clock        ; memRead     ; -0.500       ; -0.065     ; 3.185      ;
; 3.756 ; dataMemory:dmem|dmem~1462 ; dataMemory:dmem|readData[22] ; clock        ; memRead     ; -0.500       ; -0.044     ; 3.212      ;
; 3.764 ; dataMemory:dmem|dmem~280  ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.241      ; 3.505      ;
; 3.773 ; dataMemory:dmem|dmem~1977 ; dataMemory:dmem|readData[25] ; clock        ; memRead     ; -0.500       ; -0.072     ; 3.201      ;
; 3.775 ; dataMemory:dmem|dmem~1958 ; dataMemory:dmem|readData[6]  ; clock        ; memRead     ; -0.500       ; -0.081     ; 3.194      ;
; 3.779 ; dataMemory:dmem|dmem~1094 ; dataMemory:dmem|readData[6]  ; clock        ; memRead     ; -0.500       ; -0.072     ; 3.207      ;
; 3.782 ; dataMemory:dmem|dmem~929  ; dataMemory:dmem|readData[1]  ; clock        ; memRead     ; -0.500       ; -0.070     ; 3.212      ;
; 3.783 ; dataMemory:dmem|dmem~1016 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.236      ; 3.519      ;
; 3.790 ; dataMemory:dmem|dmem~1556 ; dataMemory:dmem|readData[20] ; clock        ; memRead     ; -0.500       ; -0.062     ; 3.228      ;
; 3.796 ; dataMemory:dmem|dmem~751  ; dataMemory:dmem|readData[15] ; clock        ; memRead     ; -0.500       ; 0.044      ; 3.340      ;
; 3.796 ; dataMemory:dmem|dmem~1021 ; dataMemory:dmem|readData[29] ; clock        ; memRead     ; -0.500       ; -0.080     ; 3.216      ;
; 3.814 ; dataMemory:dmem|dmem~1192 ; dataMemory:dmem|readData[8]  ; clock        ; memRead     ; -0.500       ; -0.076     ; 3.238      ;
; 3.825 ; dataMemory:dmem|dmem~773  ; dataMemory:dmem|readData[5]  ; clock        ; memRead     ; -0.500       ; -0.074     ; 3.251      ;
; 3.832 ; dataMemory:dmem|dmem~1669 ; dataMemory:dmem|readData[5]  ; clock        ; memRead     ; -0.500       ; -0.087     ; 3.245      ;
; 3.846 ; dataMemory:dmem|dmem~1716 ; dataMemory:dmem|readData[20] ; clock        ; memRead     ; -0.500       ; -0.075     ; 3.271      ;
; 3.847 ; dataMemory:dmem|dmem~1953 ; dataMemory:dmem|readData[1]  ; clock        ; memRead     ; -0.500       ; -0.069     ; 3.278      ;
; 3.848 ; dataMemory:dmem|dmem~1722 ; dataMemory:dmem|readData[26] ; clock        ; memRead     ; -0.500       ; 0.086      ; 3.434      ;
; 3.849 ; dataMemory:dmem|dmem~1879 ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; -0.500       ; -0.069     ; 3.280      ;
; 3.855 ; dataMemory:dmem|dmem~1759 ; dataMemory:dmem|readData[31] ; clock        ; memRead     ; -0.500       ; -0.046     ; 3.309      ;
; 3.856 ; dataMemory:dmem|dmem~1592 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.231      ; 3.587      ;
; 3.856 ; dataMemory:dmem|dmem~1752 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.247      ; 3.603      ;
; 3.861 ; dataMemory:dmem|dmem~687  ; dataMemory:dmem|readData[15] ; clock        ; memRead     ; -0.500       ; 0.053      ; 3.414      ;
; 3.864 ; dataMemory:dmem|dmem~1517 ; dataMemory:dmem|readData[13] ; clock        ; memRead     ; -0.500       ; -0.050     ; 3.314      ;
; 3.872 ; dataMemory:dmem|dmem~1360 ; dataMemory:dmem|readData[16] ; clock        ; memRead     ; -0.500       ; -0.041     ; 3.331      ;
; 3.873 ; dataMemory:dmem|dmem~1783 ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; -0.500       ; -0.057     ; 3.316      ;
; 3.874 ; dataMemory:dmem|dmem~1894 ; dataMemory:dmem|readData[6]  ; clock        ; memRead     ; -0.500       ; -0.077     ; 3.297      ;
; 3.877 ; dataMemory:dmem|dmem~743  ; dataMemory:dmem|readData[7]  ; clock        ; memRead     ; -0.500       ; -0.086     ; 3.291      ;
; 3.877 ; dataMemory:dmem|dmem~932  ; dataMemory:dmem|readData[4]  ; clock        ; memRead     ; -0.500       ; -0.067     ; 3.310      ;
; 3.881 ; dataMemory:dmem|dmem~1378 ; dataMemory:dmem|readData[2]  ; clock        ; memRead     ; -0.500       ; -0.076     ; 3.305      ;
; 3.882 ; dataMemory:dmem|dmem~1844 ; dataMemory:dmem|readData[20] ; clock        ; memRead     ; -0.500       ; -0.077     ; 3.305      ;
; 3.889 ; dataMemory:dmem|dmem~312  ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.241      ; 3.630      ;
; 3.896 ; dataMemory:dmem|dmem~1454 ; dataMemory:dmem|readData[14] ; clock        ; memRead     ; -0.500       ; -0.061     ; 3.335      ;
; 3.897 ; dataMemory:dmem|dmem~1380 ; dataMemory:dmem|readData[4]  ; clock        ; memRead     ; -0.500       ; -0.052     ; 3.345      ;
; 3.900 ; dataMemory:dmem|dmem~1873 ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; -0.500       ; 0.052      ; 3.452      ;
; 3.901 ; dataMemory:dmem|dmem~760  ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.251      ; 3.652      ;
; 3.904 ; dataMemory:dmem|dmem~983  ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; -0.500       ; -0.065     ; 3.339      ;
; 3.910 ; dataMemory:dmem|dmem~1438 ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; -0.500       ; 0.046      ; 3.456      ;
; 3.920 ; dataMemory:dmem|dmem~1022 ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; -0.500       ; 0.061      ; 3.481      ;
; 3.921 ; dataMemory:dmem|dmem~1730 ; dataMemory:dmem|readData[2]  ; clock        ; memRead     ; -0.500       ; -0.079     ; 3.342      ;
; 3.932 ; dataMemory:dmem|dmem~1389 ; dataMemory:dmem|readData[13] ; clock        ; memRead     ; -0.500       ; -0.054     ; 3.378      ;
; 3.934 ; dataMemory:dmem|dmem~1903 ; dataMemory:dmem|readData[15] ; clock        ; memRead     ; -0.500       ; 0.044      ; 3.478      ;
; 3.937 ; dataMemory:dmem|dmem~1719 ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; -0.500       ; -0.076     ; 3.361      ;
; 3.937 ; dataMemory:dmem|dmem~1854 ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; -0.500       ; 0.049      ; 3.486      ;
; 3.938 ; dataMemory:dmem|dmem~1975 ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; -0.500       ; -0.079     ; 3.359      ;
; 3.939 ; dataMemory:dmem|dmem~1746 ; dataMemory:dmem|readData[18] ; clock        ; memRead     ; -0.500       ; 0.097      ; 3.536      ;
; 3.939 ; dataMemory:dmem|dmem~626  ; dataMemory:dmem|readData[18] ; clock        ; memRead     ; -0.500       ; 0.081      ; 3.520      ;
; 3.940 ; dataMemory:dmem|dmem~1559 ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; -0.500       ; -0.069     ; 3.371      ;
; 3.944 ; dataMemory:dmem|dmem~1749 ; dataMemory:dmem|readData[21] ; clock        ; memRead     ; -0.500       ; 0.077      ; 3.521      ;
; 3.947 ; dataMemory:dmem|dmem~968  ; dataMemory:dmem|readData[8]  ; clock        ; memRead     ; -0.500       ; -0.074     ; 3.373      ;
; 3.947 ; dataMemory:dmem|dmem~1096 ; dataMemory:dmem|readData[8]  ; clock        ; memRead     ; -0.500       ; -0.076     ; 3.371      ;
; 3.948 ; dataMemory:dmem|dmem~1735 ; dataMemory:dmem|readData[7]  ; clock        ; memRead     ; -0.500       ; -0.074     ; 3.374      ;
; 3.949 ; dataMemory:dmem|dmem~459  ; dataMemory:dmem|readData[11] ; clock        ; memRead     ; -0.500       ; -0.072     ; 3.377      ;
; 3.958 ; dataMemory:dmem|dmem~965  ; dataMemory:dmem|readData[5]  ; clock        ; memRead     ; -0.500       ; -0.074     ; 3.384      ;
; 3.959 ; dataMemory:dmem|dmem~1976 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.229      ; 3.688      ;
; 3.961 ; dataMemory:dmem|dmem~460  ; dataMemory:dmem|readData[12] ; clock        ; memRead     ; -0.500       ; 0.079      ; 3.540      ;
; 3.970 ; dataMemory:dmem|dmem~1013 ; dataMemory:dmem|readData[21] ; clock        ; memRead     ; -0.500       ; 0.066      ; 3.536      ;
; 3.973 ; dataMemory:dmem|dmem~1444 ; dataMemory:dmem|readData[4]  ; clock        ; memRead     ; -0.500       ; -0.065     ; 3.408      ;
; 3.973 ; dataMemory:dmem|dmem~1790 ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; -0.500       ; 0.059      ; 3.532      ;
; 3.976 ; dataMemory:dmem|dmem~749  ; dataMemory:dmem|readData[13] ; clock        ; memRead     ; -0.500       ; -0.064     ; 3.412      ;
; 3.978 ; dataMemory:dmem|dmem~1847 ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; -0.500       ; -0.078     ; 3.400      ;
; 3.979 ; dataMemory:dmem|dmem~894  ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; -0.500       ; 0.042      ; 3.521      ;
; 3.983 ; dataMemory:dmem|dmem~2029 ; dataMemory:dmem|readData[13] ; clock        ; memRead     ; -0.500       ; -0.056     ; 3.427      ;
; 3.984 ; dataMemory:dmem|dmem~1432 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.231      ; 3.715      ;
; 3.985 ; dataMemory:dmem|dmem~1919 ; dataMemory:dmem|readData[31] ; clock        ; memRead     ; -0.500       ; -0.046     ; 3.439      ;
; 3.987 ; dataMemory:dmem|dmem~1143 ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; -0.500       ; -0.068     ; 3.419      ;
+-------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~0            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~0            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~10           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~10           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~100          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~100          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1000         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1000         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1001         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1001         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1002         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1002         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1003         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1003         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1004         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1004         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1005         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1005         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1006         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1006         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1007         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1007         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1008         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1008         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1009         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1009         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~101          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~101          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1010         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1010         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1011         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1011         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1012         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1012         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1013         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'memRead'                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; memRead ; Rise       ; memRead                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[23] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[23] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[24] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[24] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[25] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[25] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[26] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[26] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[27] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[27] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[28] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[28] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[29] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[29] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[30] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[30] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[31] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[31] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[0]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[0]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[10]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[10]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[11]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[11]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[12]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[12]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[13]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[13]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[14]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[14]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[15]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[15]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[16]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[16]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[17]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[17]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[18]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[18]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[19]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[19]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[1]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[1]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[20]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[20]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[21]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[21]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[22]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[22]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[23]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[23]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[24]|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[24]|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[25]|datad      ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; PCsrc         ; clock      ; 4.613  ; 4.613  ; Rise       ; clock           ;
; aluSrc        ; clock      ; 10.459 ; 10.459 ; Rise       ; clock           ;
; jal           ; clock      ; 12.911 ; 12.911 ; Rise       ; clock           ;
; lui           ; clock      ; 13.840 ; 13.840 ; Rise       ; clock           ;
; memToReg      ; clock      ; 12.276 ; 12.276 ; Rise       ; clock           ;
; memWrite      ; clock      ; 9.323  ; 9.323  ; Rise       ; clock           ;
; operation[*]  ; clock      ; 16.971 ; 16.971 ; Rise       ; clock           ;
;  operation[0] ; clock      ; 16.971 ; 16.971 ; Rise       ; clock           ;
;  operation[1] ; clock      ; 16.637 ; 16.637 ; Rise       ; clock           ;
;  operation[2] ; clock      ; 14.817 ; 14.817 ; Rise       ; clock           ;
;  operation[3] ; clock      ; 14.661 ; 14.661 ; Rise       ; clock           ;
; regWrite      ; clock      ; 9.472  ; 9.472  ; Rise       ; clock           ;
; rstn          ; clock      ; 5.229  ; 5.229  ; Rise       ; clock           ;
; slt           ; clock      ; 10.294 ; 10.294 ; Rise       ; clock           ;
; aluSrc        ; memRead    ; 12.511 ; 12.511 ; Fall       ; memRead         ;
; operation[*]  ; memRead    ; 18.668 ; 18.668 ; Fall       ; memRead         ;
;  operation[0] ; memRead    ; 18.668 ; 18.668 ; Fall       ; memRead         ;
;  operation[1] ; memRead    ; 18.334 ; 18.334 ; Fall       ; memRead         ;
;  operation[2] ; memRead    ; 16.514 ; 16.514 ; Fall       ; memRead         ;
;  operation[3] ; memRead    ; 16.846 ; 16.846 ; Fall       ; memRead         ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; PCsrc         ; clock      ; -4.160 ; -4.160 ; Rise       ; clock           ;
; aluSrc        ; clock      ; -2.930 ; -2.930 ; Rise       ; clock           ;
; jal           ; clock      ; -3.743 ; -3.743 ; Rise       ; clock           ;
; lui           ; clock      ; -7.072 ; -7.072 ; Rise       ; clock           ;
; memToReg      ; clock      ; -5.056 ; -5.056 ; Rise       ; clock           ;
; memWrite      ; clock      ; -4.732 ; -4.732 ; Rise       ; clock           ;
; operation[*]  ; clock      ; -2.198 ; -2.198 ; Rise       ; clock           ;
;  operation[0] ; clock      ; -5.692 ; -5.692 ; Rise       ; clock           ;
;  operation[1] ; clock      ; -5.866 ; -5.866 ; Rise       ; clock           ;
;  operation[2] ; clock      ; -2.198 ; -2.198 ; Rise       ; clock           ;
;  operation[3] ; clock      ; -5.977 ; -5.977 ; Rise       ; clock           ;
; regWrite      ; clock      ; -4.842 ; -4.842 ; Rise       ; clock           ;
; rstn          ; clock      ; -4.079 ; -4.079 ; Rise       ; clock           ;
; slt           ; clock      ; -3.626 ; -3.626 ; Rise       ; clock           ;
; aluSrc        ; memRead    ; -3.891 ; -3.891 ; Fall       ; memRead         ;
; operation[*]  ; memRead    ; -3.412 ; -3.412 ; Fall       ; memRead         ;
;  operation[0] ; memRead    ; -7.286 ; -7.286 ; Fall       ; memRead         ;
;  operation[1] ; memRead    ; -7.968 ; -7.968 ; Fall       ; memRead         ;
;  operation[2] ; memRead    ; -3.412 ; -3.412 ; Fall       ; memRead         ;
;  operation[3] ; memRead    ; -7.367 ; -7.367 ; Fall       ; memRead         ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; funct3[*]  ; clock      ; 10.552 ; 10.552 ; Rise       ; clock           ;
;  funct3[0] ; clock      ; 10.465 ; 10.465 ; Rise       ; clock           ;
;  funct3[1] ; clock      ; 10.552 ; 10.552 ; Rise       ; clock           ;
;  funct3[2] ; clock      ; 10.362 ; 10.362 ; Rise       ; clock           ;
; funct7[*]  ; clock      ; 11.272 ; 11.272 ; Rise       ; clock           ;
;  funct7[0] ; clock      ; 10.513 ; 10.513 ; Rise       ; clock           ;
;  funct7[1] ; clock      ; 10.525 ; 10.525 ; Rise       ; clock           ;
;  funct7[2] ; clock      ; 9.906  ; 9.906  ; Rise       ; clock           ;
;  funct7[3] ; clock      ; 9.835  ; 9.835  ; Rise       ; clock           ;
;  funct7[4] ; clock      ; 11.272 ; 11.272 ; Rise       ; clock           ;
;  funct7[5] ; clock      ; 9.929  ; 9.929  ; Rise       ; clock           ;
;  funct7[6] ; clock      ; 11.029 ; 11.029 ; Rise       ; clock           ;
; opcode[*]  ; clock      ; 11.263 ; 11.263 ; Rise       ; clock           ;
;  opcode[0] ; clock      ; 9.586  ; 9.586  ; Rise       ; clock           ;
;  opcode[1] ; clock      ; 9.576  ; 9.576  ; Rise       ; clock           ;
;  opcode[2] ; clock      ; 10.022 ; 10.022 ; Rise       ; clock           ;
;  opcode[3] ; clock      ; 11.263 ; 11.263 ; Rise       ; clock           ;
;  opcode[4] ; clock      ; 10.063 ; 10.063 ; Rise       ; clock           ;
;  opcode[5] ; clock      ; 9.241  ; 9.241  ; Rise       ; clock           ;
;  opcode[6] ; clock      ; 9.521  ; 9.521  ; Rise       ; clock           ;
; zero       ; clock      ; 23.317 ; 23.317 ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; funct3[*]  ; clock      ; 8.726  ; 8.726  ; Rise       ; clock           ;
;  funct3[0] ; clock      ; 9.403  ; 9.403  ; Rise       ; clock           ;
;  funct3[1] ; clock      ; 8.726  ; 8.726  ; Rise       ; clock           ;
;  funct3[2] ; clock      ; 8.850  ; 8.850  ; Rise       ; clock           ;
; funct7[*]  ; clock      ; 7.976  ; 7.976  ; Rise       ; clock           ;
;  funct7[0] ; clock      ; 8.597  ; 8.597  ; Rise       ; clock           ;
;  funct7[1] ; clock      ; 8.877  ; 8.877  ; Rise       ; clock           ;
;  funct7[2] ; clock      ; 7.976  ; 7.976  ; Rise       ; clock           ;
;  funct7[3] ; clock      ; 8.243  ; 8.243  ; Rise       ; clock           ;
;  funct7[4] ; clock      ; 9.897  ; 9.897  ; Rise       ; clock           ;
;  funct7[5] ; clock      ; 8.000  ; 8.000  ; Rise       ; clock           ;
;  funct7[6] ; clock      ; 9.654  ; 9.654  ; Rise       ; clock           ;
; opcode[*]  ; clock      ; 8.245  ; 8.245  ; Rise       ; clock           ;
;  opcode[0] ; clock      ; 8.255  ; 8.255  ; Rise       ; clock           ;
;  opcode[1] ; clock      ; 8.245  ; 8.245  ; Rise       ; clock           ;
;  opcode[2] ; clock      ; 8.461  ; 8.461  ; Rise       ; clock           ;
;  opcode[3] ; clock      ; 10.313 ; 10.313 ; Rise       ; clock           ;
;  opcode[4] ; clock      ; 9.480  ; 9.480  ; Rise       ; clock           ;
;  opcode[5] ; clock      ; 8.556  ; 8.556  ; Rise       ; clock           ;
;  opcode[6] ; clock      ; 8.568  ; 8.568  ; Rise       ; clock           ;
; zero       ; clock      ; 13.253 ; 13.253 ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; aluSrc       ; zero        ; 18.474 ; 18.474 ; 18.474 ; 18.474 ;
; operation[0] ; zero        ; 24.121 ; 24.121 ; 24.121 ; 24.121 ;
; operation[1] ; zero        ; 23.787 ; 23.787 ; 23.787 ; 23.787 ;
; operation[2] ; zero        ; 21.967 ; 21.967 ; 21.967 ; 21.967 ;
; operation[3] ; zero        ; 20.836 ;        ;        ; 20.836 ;
+--------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; aluSrc       ; zero        ; 11.350 ; 11.350 ; 11.350 ; 11.350 ;
; operation[0] ; zero        ; 13.482 ; 13.482 ; 13.482 ; 13.482 ;
; operation[1] ; zero        ; 14.769 ; 13.851 ; 13.851 ; 14.769 ;
; operation[2] ; zero        ; 10.586 ; 10.586 ; 10.586 ; 10.586 ;
; operation[3] ; zero        ; 13.611 ;        ;        ; 13.611 ;
+--------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; memRead ; -6.932 ; -215.164      ;
; clock   ; -6.036 ; -15431.269    ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clock   ; 0.243 ; 0.000         ;
; memRead ; 1.799 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clock   ; -1.380 ; -3104.380           ;
; memRead ; -1.380 ; -1.380              ;
+---------+--------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'memRead'                                                                                                                    ;
+--------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -6.932 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[18] ; clock        ; memRead     ; 0.500        ; -0.053     ; 6.987      ;
; -6.915 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[18] ; clock        ; memRead     ; 0.500        ; -0.053     ; 6.970      ;
; -6.915 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[18] ; clock        ; memRead     ; 0.500        ; -0.053     ; 6.970      ;
; -6.906 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; 0.500        ; -0.088     ; 6.914      ;
; -6.897 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[18] ; clock        ; memRead     ; 0.500        ; -0.053     ; 6.952      ;
; -6.889 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; 0.500        ; -0.088     ; 6.897      ;
; -6.889 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; 0.500        ; -0.088     ; 6.897      ;
; -6.878 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[18] ; clock        ; memRead     ; 0.500        ; -0.053     ; 6.933      ;
; -6.872 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[21] ; clock        ; memRead     ; 0.500        ; -0.070     ; 6.914      ;
; -6.871 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; 0.500        ; -0.088     ; 6.879      ;
; -6.862 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[26] ; clock        ; memRead     ; 0.500        ; -0.052     ; 6.914      ;
; -6.855 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[21] ; clock        ; memRead     ; 0.500        ; -0.070     ; 6.897      ;
; -6.855 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[21] ; clock        ; memRead     ; 0.500        ; -0.070     ; 6.897      ;
; -6.854 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[18] ; clock        ; memRead     ; 0.500        ; -0.053     ; 6.909      ;
; -6.852 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; 0.500        ; -0.088     ; 6.860      ;
; -6.845 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[26] ; clock        ; memRead     ; 0.500        ; -0.052     ; 6.897      ;
; -6.845 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[26] ; clock        ; memRead     ; 0.500        ; -0.052     ; 6.897      ;
; -6.841 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[29] ; clock        ; memRead     ; 0.500        ; -0.150     ; 6.835      ;
; -6.837 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[21] ; clock        ; memRead     ; 0.500        ; -0.070     ; 6.879      ;
; -6.835 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; 0.500        ; -0.088     ; 6.843      ;
; -6.827 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[26] ; clock        ; memRead     ; 0.500        ; -0.052     ; 6.879      ;
; -6.824 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[29] ; clock        ; memRead     ; 0.500        ; -0.150     ; 6.818      ;
; -6.824 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[29] ; clock        ; memRead     ; 0.500        ; -0.150     ; 6.818      ;
; -6.822 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; 0.500        ; -0.082     ; 6.836      ;
; -6.818 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[21] ; clock        ; memRead     ; 0.500        ; -0.070     ; 6.860      ;
; -6.814 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[27] ; clock        ; memRead     ; 0.500        ; -0.106     ; 6.862      ;
; -6.808 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[0]  ; clock        ; memRead     ; 0.500        ; -0.104     ; 6.848      ;
; -6.808 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[26] ; clock        ; memRead     ; 0.500        ; -0.052     ; 6.860      ;
; -6.806 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[29] ; clock        ; memRead     ; 0.500        ; -0.150     ; 6.800      ;
; -6.805 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; 0.500        ; -0.082     ; 6.819      ;
; -6.805 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; 0.500        ; -0.082     ; 6.819      ;
; -6.800 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; 0.500        ; 0.020      ; 6.850      ;
; -6.799 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[12] ; clock        ; memRead     ; 0.500        ; -0.053     ; 6.854      ;
; -6.797 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[27] ; clock        ; memRead     ; 0.500        ; -0.106     ; 6.845      ;
; -6.797 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[27] ; clock        ; memRead     ; 0.500        ; -0.106     ; 6.845      ;
; -6.794 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[21] ; clock        ; memRead     ; 0.500        ; -0.070     ; 6.836      ;
; -6.791 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[9]  ; clock        ; memRead     ; 0.500        ; -0.045     ; 6.856      ;
; -6.791 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[0]  ; clock        ; memRead     ; 0.500        ; -0.104     ; 6.831      ;
; -6.791 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[0]  ; clock        ; memRead     ; 0.500        ; -0.104     ; 6.831      ;
; -6.787 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[29] ; clock        ; memRead     ; 0.500        ; -0.150     ; 6.781      ;
; -6.787 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; 0.500        ; -0.082     ; 6.801      ;
; -6.784 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[26] ; clock        ; memRead     ; 0.500        ; -0.052     ; 6.836      ;
; -6.783 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; 0.500        ; 0.020      ; 6.833      ;
; -6.783 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; 0.500        ; 0.020      ; 6.833      ;
; -6.782 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[12] ; clock        ; memRead     ; 0.500        ; -0.053     ; 6.837      ;
; -6.782 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[12] ; clock        ; memRead     ; 0.500        ; -0.053     ; 6.837      ;
; -6.779 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[27] ; clock        ; memRead     ; 0.500        ; -0.106     ; 6.827      ;
; -6.776 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; 0.500        ; -0.124     ; 6.800      ;
; -6.774 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[9]  ; clock        ; memRead     ; 0.500        ; -0.045     ; 6.839      ;
; -6.774 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[9]  ; clock        ; memRead     ; 0.500        ; -0.045     ; 6.839      ;
; -6.773 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[0]  ; clock        ; memRead     ; 0.500        ; -0.104     ; 6.813      ;
; -6.768 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; 0.500        ; -0.082     ; 6.782      ;
; -6.765 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[20] ; clock        ; memRead     ; 0.500        ; -0.125     ; 6.795      ;
; -6.765 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; 0.500        ; 0.020      ; 6.815      ;
; -6.763 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[29] ; clock        ; memRead     ; 0.500        ; -0.150     ; 6.757      ;
; -6.760 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[27] ; clock        ; memRead     ; 0.500        ; -0.106     ; 6.808      ;
; -6.759 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; 0.500        ; -0.124     ; 6.783      ;
; -6.759 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; 0.500        ; -0.124     ; 6.783      ;
; -6.757 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[12] ; clock        ; memRead     ; 0.500        ; -0.053     ; 6.812      ;
; -6.754 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[0]  ; clock        ; memRead     ; 0.500        ; -0.104     ; 6.794      ;
; -6.749 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[9]  ; clock        ; memRead     ; 0.500        ; -0.045     ; 6.814      ;
; -6.748 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[20] ; clock        ; memRead     ; 0.500        ; -0.125     ; 6.778      ;
; -6.748 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[20] ; clock        ; memRead     ; 0.500        ; -0.125     ; 6.778      ;
; -6.746 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; 0.500        ; 0.020      ; 6.796      ;
; -6.745 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[12] ; clock        ; memRead     ; 0.500        ; -0.053     ; 6.800      ;
; -6.744 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; 0.500        ; -0.082     ; 6.758      ;
; -6.741 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; 0.500        ; -0.124     ; 6.765      ;
; -6.737 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[9]  ; clock        ; memRead     ; 0.500        ; -0.045     ; 6.802      ;
; -6.736 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[27] ; clock        ; memRead     ; 0.500        ; -0.106     ; 6.784      ;
; -6.730 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[20] ; clock        ; memRead     ; 0.500        ; -0.125     ; 6.760      ;
; -6.730 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[0]  ; clock        ; memRead     ; 0.500        ; -0.104     ; 6.770      ;
; -6.729 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; 0.500        ; 0.020      ; 6.779      ;
; -6.722 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; 0.500        ; -0.124     ; 6.746      ;
; -6.721 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[12] ; clock        ; memRead     ; 0.500        ; -0.053     ; 6.776      ;
; -6.713 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[9]  ; clock        ; memRead     ; 0.500        ; -0.045     ; 6.778      ;
; -6.711 ; FFD_resettable:pcreg|register[5] ; dataMemory:dmem|readData[20] ; clock        ; memRead     ; 0.500        ; -0.125     ; 6.741      ;
; -6.708 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[31] ; clock        ; memRead     ; 0.500        ; -0.102     ; 6.762      ;
; -6.707 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[25] ; clock        ; memRead     ; 0.500        ; -0.122     ; 6.742      ;
; -6.705 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; 0.500        ; -0.124     ; 6.729      ;
; -6.700 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[22] ; clock        ; memRead     ; 0.500        ; -0.130     ; 6.726      ;
; -6.694 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[15] ; clock        ; memRead     ; 0.500        ; -0.090     ; 6.700      ;
; -6.691 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[4]  ; clock        ; memRead     ; 0.500        ; -0.122     ; 6.725      ;
; -6.691 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[7]  ; clock        ; memRead     ; 0.500        ; -0.131     ; 6.709      ;
; -6.691 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[31] ; clock        ; memRead     ; 0.500        ; -0.102     ; 6.745      ;
; -6.691 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[31] ; clock        ; memRead     ; 0.500        ; -0.102     ; 6.745      ;
; -6.690 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[25] ; clock        ; memRead     ; 0.500        ; -0.122     ; 6.725      ;
; -6.690 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[25] ; clock        ; memRead     ; 0.500        ; -0.122     ; 6.725      ;
; -6.687 ; FFD_resettable:pcreg|register[3] ; dataMemory:dmem|readData[20] ; clock        ; memRead     ; 0.500        ; -0.125     ; 6.717      ;
; -6.683 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[22] ; clock        ; memRead     ; 0.500        ; -0.130     ; 6.709      ;
; -6.683 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[22] ; clock        ; memRead     ; 0.500        ; -0.130     ; 6.709      ;
; -6.682 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[13] ; clock        ; memRead     ; 0.500        ; -0.135     ; 6.703      ;
; -6.677 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[10] ; clock        ; memRead     ; 0.500        ; -0.110     ; 6.726      ;
; -6.677 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[15] ; clock        ; memRead     ; 0.500        ; -0.090     ; 6.683      ;
; -6.677 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[15] ; clock        ; memRead     ; 0.500        ; -0.090     ; 6.683      ;
; -6.675 ; FFD_resettable:pcreg|register[4] ; dataMemory:dmem|readData[16] ; clock        ; memRead     ; 0.500        ; -0.104     ; 6.719      ;
; -6.674 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[4]  ; clock        ; memRead     ; 0.500        ; -0.122     ; 6.708      ;
; -6.674 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[4]  ; clock        ; memRead     ; 0.500        ; -0.122     ; 6.708      ;
; -6.674 ; FFD_resettable:pcreg|register[6] ; dataMemory:dmem|readData[7]  ; clock        ; memRead     ; 0.500        ; -0.131     ; 6.692      ;
; -6.674 ; FFD_resettable:pcreg|register[2] ; dataMemory:dmem|readData[7]  ; clock        ; memRead     ; 0.500        ; -0.131     ; 6.692      ;
; -6.673 ; FFD_resettable:pcreg|register[7] ; dataMemory:dmem|readData[31] ; clock        ; memRead     ; 0.500        ; -0.102     ; 6.727      ;
+--------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                      ;
+--------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -6.036 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~985  ; clock        ; clock       ; 1.000        ; -0.045     ; 7.023      ;
; -6.030 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~985  ; clock        ; clock       ; 1.000        ; -0.045     ; 7.017      ;
; -6.006 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~985  ; clock        ; clock       ; 1.000        ; -0.045     ; 6.993      ;
; -6.000 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~985  ; clock        ; clock       ; 1.000        ; -0.045     ; 6.987      ;
; -5.964 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~601  ; clock        ; clock       ; 1.000        ; -0.003     ; 6.993      ;
; -5.962 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~479  ; clock        ; clock       ; 1.000        ; -0.030     ; 6.964      ;
; -5.958 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~159  ; clock        ; clock       ; 1.000        ; -0.030     ; 6.960      ;
; -5.958 ; FFD_resettable:pcreg|register[5] ; regFile:regfile|regfile~985  ; clock        ; clock       ; 1.000        ; -0.045     ; 6.945      ;
; -5.958 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~601  ; clock        ; clock       ; 1.000        ; -0.003     ; 6.987      ;
; -5.956 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~479  ; clock        ; clock       ; 1.000        ; -0.030     ; 6.958      ;
; -5.953 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~761  ; clock        ; clock       ; 1.000        ; -0.045     ; 6.940      ;
; -5.952 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~159  ; clock        ; clock       ; 1.000        ; -0.030     ; 6.954      ;
; -5.947 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~761  ; clock        ; clock       ; 1.000        ; -0.045     ; 6.934      ;
; -5.945 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~569  ; clock        ; clock       ; 1.000        ; -0.044     ; 6.933      ;
; -5.939 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~287  ; clock        ; clock       ; 1.000        ; -0.021     ; 6.950      ;
; -5.939 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~569  ; clock        ; clock       ; 1.000        ; -0.044     ; 6.927      ;
; -5.935 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~383  ; clock        ; clock       ; 1.000        ; -0.021     ; 6.946      ;
; -5.935 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~1021 ; clock        ; clock       ; 1.000        ; -0.028     ; 6.939      ;
; -5.935 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~861  ; clock        ; clock       ; 1.000        ; -0.028     ; 6.939      ;
; -5.934 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~601  ; clock        ; clock       ; 1.000        ; -0.003     ; 6.963      ;
; -5.933 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~287  ; clock        ; clock       ; 1.000        ; -0.021     ; 6.944      ;
; -5.932 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~479  ; clock        ; clock       ; 1.000        ; -0.030     ; 6.934      ;
; -5.929 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~383  ; clock        ; clock       ; 1.000        ; -0.021     ; 6.940      ;
; -5.929 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~1021 ; clock        ; clock       ; 1.000        ; -0.028     ; 6.933      ;
; -5.929 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~861  ; clock        ; clock       ; 1.000        ; -0.028     ; 6.933      ;
; -5.928 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~601  ; clock        ; clock       ; 1.000        ; -0.003     ; 6.957      ;
; -5.928 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~159  ; clock        ; clock       ; 1.000        ; -0.030     ; 6.930      ;
; -5.926 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~479  ; clock        ; clock       ; 1.000        ; -0.030     ; 6.928      ;
; -5.923 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~761  ; clock        ; clock       ; 1.000        ; -0.045     ; 6.910      ;
; -5.922 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~159  ; clock        ; clock       ; 1.000        ; -0.030     ; 6.924      ;
; -5.922 ; FFD_resettable:pcreg|register[3] ; regFile:regfile|regfile~985  ; clock        ; clock       ; 1.000        ; -0.045     ; 6.909      ;
; -5.917 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~761  ; clock        ; clock       ; 1.000        ; -0.045     ; 6.904      ;
; -5.915 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~569  ; clock        ; clock       ; 1.000        ; -0.044     ; 6.903      ;
; -5.913 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~352  ; clock        ; clock       ; 1.000        ; -0.003     ; 6.942      ;
; -5.909 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~569  ; clock        ; clock       ; 1.000        ; -0.044     ; 6.897      ;
; -5.909 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~287  ; clock        ; clock       ; 1.000        ; -0.021     ; 6.920      ;
; -5.907 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~1023 ; clock        ; clock       ; 1.000        ; -0.008     ; 6.931      ;
; -5.907 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~863  ; clock        ; clock       ; 1.000        ; -0.008     ; 6.931      ;
; -5.907 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~352  ; clock        ; clock       ; 1.000        ; -0.003     ; 6.936      ;
; -5.905 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~383  ; clock        ; clock       ; 1.000        ; -0.021     ; 6.916      ;
; -5.905 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~1021 ; clock        ; clock       ; 1.000        ; -0.028     ; 6.909      ;
; -5.905 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~861  ; clock        ; clock       ; 1.000        ; -0.028     ; 6.909      ;
; -5.903 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~639  ; clock        ; clock       ; 1.000        ; -0.008     ; 6.927      ;
; -5.903 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~287  ; clock        ; clock       ; 1.000        ; -0.021     ; 6.914      ;
; -5.902 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~767  ; clock        ; clock       ; 1.000        ; -0.008     ; 6.926      ;
; -5.901 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~1023 ; clock        ; clock       ; 1.000        ; -0.008     ; 6.925      ;
; -5.901 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~863  ; clock        ; clock       ; 1.000        ; -0.008     ; 6.925      ;
; -5.900 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~58   ; clock        ; clock       ; 1.000        ; -0.004     ; 6.928      ;
; -5.899 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~383  ; clock        ; clock       ; 1.000        ; -0.021     ; 6.910      ;
; -5.899 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~1021 ; clock        ; clock       ; 1.000        ; -0.028     ; 6.903      ;
; -5.899 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~861  ; clock        ; clock       ; 1.000        ; -0.028     ; 6.903      ;
; -5.898 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~314  ; clock        ; clock       ; 1.000        ; -0.004     ; 6.926      ;
; -5.897 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~639  ; clock        ; clock       ; 1.000        ; -0.008     ; 6.921      ;
; -5.896 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~256  ; clock        ; clock       ; 1.000        ; 0.003      ; 6.931      ;
; -5.896 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~767  ; clock        ; clock       ; 1.000        ; -0.008     ; 6.920      ;
; -5.894 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~58   ; clock        ; clock       ; 1.000        ; -0.004     ; 6.922      ;
; -5.892 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~314  ; clock        ; clock       ; 1.000        ; -0.004     ; 6.920      ;
; -5.890 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~256  ; clock        ; clock       ; 1.000        ; 0.003      ; 6.925      ;
; -5.888 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~320  ; clock        ; clock       ; 1.000        ; 0.003      ; 6.923      ;
; -5.886 ; FFD_resettable:pcreg|register[5] ; regFile:regfile|regfile~601  ; clock        ; clock       ; 1.000        ; -0.003     ; 6.915      ;
; -5.884 ; FFD_resettable:pcreg|register[5] ; regFile:regfile|regfile~479  ; clock        ; clock       ; 1.000        ; -0.030     ; 6.886      ;
; -5.883 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~352  ; clock        ; clock       ; 1.000        ; -0.003     ; 6.912      ;
; -5.882 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~320  ; clock        ; clock       ; 1.000        ; 0.003      ; 6.917      ;
; -5.880 ; FFD_resettable:pcreg|register[5] ; regFile:regfile|regfile~159  ; clock        ; clock       ; 1.000        ; -0.030     ; 6.882      ;
; -5.877 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~352  ; clock        ; clock       ; 1.000        ; -0.003     ; 6.906      ;
; -5.877 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~1023 ; clock        ; clock       ; 1.000        ; -0.008     ; 6.901      ;
; -5.877 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~863  ; clock        ; clock       ; 1.000        ; -0.008     ; 6.901      ;
; -5.875 ; FFD_resettable:pcreg|register[5] ; regFile:regfile|regfile~761  ; clock        ; clock       ; 1.000        ; -0.045     ; 6.862      ;
; -5.874 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~640  ; clock        ; clock       ; 1.000        ; -0.009     ; 6.897      ;
; -5.873 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~544  ; clock        ; clock       ; 1.000        ; -0.009     ; 6.896      ;
; -5.873 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~639  ; clock        ; clock       ; 1.000        ; -0.008     ; 6.897      ;
; -5.872 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~671  ; clock        ; clock       ; 1.000        ; 0.001      ; 6.905      ;
; -5.872 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~767  ; clock        ; clock       ; 1.000        ; -0.008     ; 6.896      ;
; -5.871 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~128  ; clock        ; clock       ; 1.000        ; -0.009     ; 6.894      ;
; -5.871 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~607  ; clock        ; clock       ; 1.000        ; -0.003     ; 6.900      ;
; -5.871 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~543  ; clock        ; clock       ; 1.000        ; 0.001      ; 6.904      ;
; -5.871 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~1023 ; clock        ; clock       ; 1.000        ; -0.008     ; 6.895      ;
; -5.871 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~863  ; clock        ; clock       ; 1.000        ; -0.008     ; 6.895      ;
; -5.870 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~735  ; clock        ; clock       ; 1.000        ; -0.003     ; 6.899      ;
; -5.870 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~58   ; clock        ; clock       ; 1.000        ; -0.004     ; 6.898      ;
; -5.868 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~729  ; clock        ; clock       ; 1.000        ; -0.003     ; 6.897      ;
; -5.868 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~1022 ; clock        ; clock       ; 1.000        ; -0.028     ; 6.872      ;
; -5.868 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~314  ; clock        ; clock       ; 1.000        ; -0.004     ; 6.896      ;
; -5.868 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~640  ; clock        ; clock       ; 1.000        ; -0.009     ; 6.891      ;
; -5.867 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~736  ; clock        ; clock       ; 1.000        ; -0.009     ; 6.890      ;
; -5.867 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~575  ; clock        ; clock       ; 1.000        ; 0.001      ; 6.900      ;
; -5.867 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~862  ; clock        ; clock       ; 1.000        ; -0.028     ; 6.871      ;
; -5.867 ; FFD_resettable:pcreg|register[5] ; regFile:regfile|regfile~569  ; clock        ; clock       ; 1.000        ; -0.044     ; 6.855      ;
; -5.867 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~639  ; clock        ; clock       ; 1.000        ; -0.008     ; 6.891      ;
; -5.867 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~544  ; clock        ; clock       ; 1.000        ; -0.009     ; 6.890      ;
; -5.866 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~959  ; clock        ; clock       ; 1.000        ; 0.001      ; 6.899      ;
; -5.866 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~282  ; clock        ; clock       ; 1.000        ; -0.015     ; 6.883      ;
; -5.866 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~767  ; clock        ; clock       ; 1.000        ; -0.008     ; 6.890      ;
; -5.866 ; FFD_resettable:pcreg|register[6] ; regFile:regfile|regfile~256  ; clock        ; clock       ; 1.000        ; 0.003      ; 6.901      ;
; -5.866 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~671  ; clock        ; clock       ; 1.000        ; 0.001      ; 6.899      ;
; -5.865 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~128  ; clock        ; clock       ; 1.000        ; -0.009     ; 6.888      ;
; -5.865 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~607  ; clock        ; clock       ; 1.000        ; -0.003     ; 6.894      ;
; -5.865 ; FFD_resettable:pcreg|register[7] ; regFile:regfile|regfile~543  ; clock        ; clock       ; 1.000        ; 0.001      ; 6.898      ;
; -5.864 ; FFD_resettable:pcreg|register[2] ; regFile:regfile|regfile~378  ; clock        ; clock       ; 1.000        ; -0.015     ; 6.881      ;
; -5.864 ; FFD_resettable:pcreg|register[4] ; regFile:regfile|regfile~58   ; clock        ; clock       ; 1.000        ; -0.004     ; 6.892      ;
+--------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                            ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.243 ; FFD_resettable:pcreg|register[31] ; FFD_resettable:pcreg|register[31] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.357 ; FFD_resettable:pcreg|register[14] ; FFD_resettable:pcreg|register[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; FFD_resettable:pcreg|register[9]  ; FFD_resettable:pcreg|register[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; FFD_resettable:pcreg|register[11] ; FFD_resettable:pcreg|register[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; FFD_resettable:pcreg|register[20] ; FFD_resettable:pcreg|register[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; FFD_resettable:pcreg|register[23] ; FFD_resettable:pcreg|register[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; FFD_resettable:pcreg|register[25] ; FFD_resettable:pcreg|register[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; FFD_resettable:pcreg|register[27] ; FFD_resettable:pcreg|register[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; FFD_resettable:pcreg|register[29] ; FFD_resettable:pcreg|register[29] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; FFD_resettable:pcreg|register[30] ; FFD_resettable:pcreg|register[30] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; FFD_resettable:pcreg|register[8]  ; FFD_resettable:pcreg|register[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; FFD_resettable:pcreg|register[10] ; FFD_resettable:pcreg|register[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; FFD_resettable:pcreg|register[19] ; FFD_resettable:pcreg|register[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; FFD_resettable:pcreg|register[12] ; FFD_resettable:pcreg|register[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; FFD_resettable:pcreg|register[21] ; FFD_resettable:pcreg|register[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; FFD_resettable:pcreg|register[22] ; FFD_resettable:pcreg|register[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.418 ; FFD_resettable:pcreg|register[1]  ; FFD_resettable:pcreg|register[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.570      ;
; 0.443 ; FFD_resettable:pcreg|register[24] ; FFD_resettable:pcreg|register[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.595      ;
; 0.446 ; FFD_resettable:pcreg|register[26] ; FFD_resettable:pcreg|register[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.598      ;
; 0.453 ; FFD_resettable:pcreg|register[18] ; FFD_resettable:pcreg|register[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.605      ;
; 0.456 ; FFD_resettable:pcreg|register[17] ; FFD_resettable:pcreg|register[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.608      ;
; 0.496 ; FFD_resettable:pcreg|register[27] ; FFD_resettable:pcreg|register[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; FFD_resettable:pcreg|register[9]  ; FFD_resettable:pcreg|register[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; FFD_resettable:pcreg|register[11] ; FFD_resettable:pcreg|register[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; FFD_resettable:pcreg|register[20] ; FFD_resettable:pcreg|register[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; FFD_resettable:pcreg|register[25] ; FFD_resettable:pcreg|register[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; FFD_resettable:pcreg|register[30] ; FFD_resettable:pcreg|register[31] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; FFD_resettable:pcreg|register[29] ; FFD_resettable:pcreg|register[30] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.511 ; FFD_resettable:pcreg|register[8]  ; FFD_resettable:pcreg|register[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; FFD_resettable:pcreg|register[10] ; FFD_resettable:pcreg|register[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; FFD_resettable:pcreg|register[19] ; FFD_resettable:pcreg|register[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; FFD_resettable:pcreg|register[22] ; FFD_resettable:pcreg|register[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; FFD_resettable:pcreg|register[21] ; FFD_resettable:pcreg|register[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.531 ; FFD_resettable:pcreg|register[25] ; FFD_resettable:pcreg|register[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; FFD_resettable:pcreg|register[27] ; FFD_resettable:pcreg|register[29] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; FFD_resettable:pcreg|register[9]  ; FFD_resettable:pcreg|register[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; FFD_resettable:pcreg|register[20] ; FFD_resettable:pcreg|register[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.534 ; FFD_resettable:pcreg|register[29] ; FFD_resettable:pcreg|register[31] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.686      ;
; 0.538 ; FFD_resettable:pcreg|register[28] ; FFD_resettable:pcreg|register[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.690      ;
; 0.546 ; FFD_resettable:pcreg|register[8]  ; FFD_resettable:pcreg|register[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; FFD_resettable:pcreg|register[10] ; FFD_resettable:pcreg|register[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; FFD_resettable:pcreg|register[19] ; FFD_resettable:pcreg|register[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; FFD_resettable:pcreg|register[12] ; FFD_resettable:pcreg|register[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; FFD_resettable:pcreg|register[21] ; FFD_resettable:pcreg|register[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.699      ;
; 0.551 ; FFD_resettable:pcreg|register[23] ; FFD_resettable:pcreg|register[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.566 ; FFD_resettable:pcreg|register[25] ; FFD_resettable:pcreg|register[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; FFD_resettable:pcreg|register[27] ; FFD_resettable:pcreg|register[30] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; FFD_resettable:pcreg|register[9]  ; FFD_resettable:pcreg|register[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; FFD_resettable:pcreg|register[11] ; FFD_resettable:pcreg|register[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; FFD_resettable:pcreg|register[20] ; FFD_resettable:pcreg|register[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.581 ; FFD_resettable:pcreg|register[24] ; FFD_resettable:pcreg|register[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; FFD_resettable:pcreg|register[8]  ; FFD_resettable:pcreg|register[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; FFD_resettable:pcreg|register[19] ; FFD_resettable:pcreg|register[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.733      ;
; 0.584 ; FFD_resettable:pcreg|register[26] ; FFD_resettable:pcreg|register[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.736      ;
; 0.586 ; FFD_resettable:pcreg|register[14] ; FFD_resettable:pcreg|register[16] ; clock        ; clock       ; 0.000        ; -0.004     ; 0.734      ;
; 0.586 ; FFD_resettable:pcreg|register[23] ; FFD_resettable:pcreg|register[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.738      ;
; 0.593 ; FFD_resettable:pcreg|register[18] ; FFD_resettable:pcreg|register[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.745      ;
; 0.596 ; FFD_resettable:pcreg|register[17] ; FFD_resettable:pcreg|register[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.748      ;
; 0.601 ; FFD_resettable:pcreg|register[25] ; FFD_resettable:pcreg|register[29] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; FFD_resettable:pcreg|register[27] ; FFD_resettable:pcreg|register[31] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.753      ;
; 0.606 ; FFD_resettable:pcreg|register[22] ; FFD_resettable:pcreg|register[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.758      ;
; 0.616 ; FFD_resettable:pcreg|register[24] ; FFD_resettable:pcreg|register[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; FFD_resettable:pcreg|register[8]  ; FFD_resettable:pcreg|register[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; FFD_resettable:pcreg|register[10] ; FFD_resettable:pcreg|register[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; FFD_resettable:pcreg|register[19] ; FFD_resettable:pcreg|register[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.768      ;
; 0.619 ; FFD_resettable:pcreg|register[26] ; FFD_resettable:pcreg|register[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.771      ;
; 0.621 ; FFD_resettable:pcreg|register[14] ; FFD_resettable:pcreg|register[17] ; clock        ; clock       ; 0.000        ; -0.004     ; 0.769      ;
; 0.621 ; FFD_resettable:pcreg|register[23] ; FFD_resettable:pcreg|register[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.773      ;
; 0.625 ; dataMemory:dmem|readData[11]      ; regFile:regfile|regfile~523       ; memRead      ; clock       ; -0.500       ; 0.105      ; 0.382      ;
; 0.628 ; FFD_resettable:pcreg|register[18] ; FFD_resettable:pcreg|register[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.780      ;
; 0.631 ; FFD_resettable:pcreg|register[17] ; FFD_resettable:pcreg|register[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.783      ;
; 0.636 ; FFD_resettable:pcreg|register[25] ; FFD_resettable:pcreg|register[30] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.636 ; FFD_resettable:pcreg|register[9]  ; FFD_resettable:pcreg|register[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.641 ; FFD_resettable:pcreg|register[22] ; FFD_resettable:pcreg|register[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; FFD_resettable:pcreg|register[21] ; FFD_resettable:pcreg|register[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.793      ;
; 0.651 ; FFD_resettable:pcreg|register[24] ; FFD_resettable:pcreg|register[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.803      ;
; 0.654 ; FFD_resettable:pcreg|register[26] ; FFD_resettable:pcreg|register[29] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.806      ;
; 0.656 ; FFD_resettable:pcreg|register[14] ; FFD_resettable:pcreg|register[18] ; clock        ; clock       ; 0.000        ; -0.004     ; 0.804      ;
; 0.656 ; FFD_resettable:pcreg|register[23] ; FFD_resettable:pcreg|register[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.808      ;
; 0.660 ; FFD_resettable:pcreg|register[20] ; FFD_resettable:pcreg|register[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.812      ;
; 0.663 ; FFD_resettable:pcreg|register[18] ; FFD_resettable:pcreg|register[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.815      ;
; 0.666 ; FFD_resettable:pcreg|register[17] ; FFD_resettable:pcreg|register[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.818      ;
; 0.671 ; FFD_resettable:pcreg|register[25] ; FFD_resettable:pcreg|register[31] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.823      ;
; 0.671 ; dataMemory:dmem|readData[9]       ; regFile:regfile|regfile~329       ; memRead      ; clock       ; -0.500       ; 0.049      ; 0.372      ;
; 0.673 ; FFD_resettable:pcreg|register[12] ; FFD_resettable:pcreg|register[16] ; clock        ; clock       ; 0.000        ; -0.004     ; 0.821      ;
; 0.676 ; FFD_resettable:pcreg|register[28] ; FFD_resettable:pcreg|register[29] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; FFD_resettable:pcreg|register[22] ; FFD_resettable:pcreg|register[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; FFD_resettable:pcreg|register[21] ; FFD_resettable:pcreg|register[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.828      ;
; 0.686 ; FFD_resettable:pcreg|register[24] ; FFD_resettable:pcreg|register[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.838      ;
; 0.686 ; FFD_resettable:pcreg|register[8]  ; FFD_resettable:pcreg|register[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.838      ;
; 0.689 ; FFD_resettable:pcreg|register[26] ; FFD_resettable:pcreg|register[30] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.841      ;
; 0.691 ; FFD_resettable:pcreg|register[14] ; FFD_resettable:pcreg|register[19] ; clock        ; clock       ; 0.000        ; -0.004     ; 0.839      ;
; 0.691 ; FFD_resettable:pcreg|register[23] ; FFD_resettable:pcreg|register[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.843      ;
; 0.692 ; FFD_resettable:pcreg|register[11] ; FFD_resettable:pcreg|register[16] ; clock        ; clock       ; 0.000        ; -0.004     ; 0.840      ;
; 0.695 ; FFD_resettable:pcreg|register[20] ; FFD_resettable:pcreg|register[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.847      ;
; 0.698 ; FFD_resettable:pcreg|register[18] ; FFD_resettable:pcreg|register[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.850      ;
; 0.701 ; FFD_resettable:pcreg|register[17] ; FFD_resettable:pcreg|register[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.853      ;
; 0.708 ; FFD_resettable:pcreg|register[12] ; FFD_resettable:pcreg|register[17] ; clock        ; clock       ; 0.000        ; -0.004     ; 0.856      ;
; 0.710 ; FFD_resettable:pcreg|register[19] ; FFD_resettable:pcreg|register[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.862      ;
; 0.711 ; FFD_resettable:pcreg|register[28] ; FFD_resettable:pcreg|register[30] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.863      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'memRead'                                                                                                             ;
+-------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 1.799 ; dataMemory:dmem|dmem~1848 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.037      ; 1.336      ;
; 1.834 ; dataMemory:dmem|dmem~888  ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.055      ; 1.389      ;
; 1.851 ; dataMemory:dmem|dmem~1393 ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; -0.500       ; -0.052     ; 1.299      ;
; 1.855 ; dataMemory:dmem|dmem~1816 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.037      ; 1.392      ;
; 1.863 ; dataMemory:dmem|dmem~632  ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.027      ; 1.390      ;
; 1.869 ; dataMemory:dmem|dmem~1399 ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; -0.500       ; -0.105     ; 1.264      ;
; 1.879 ; dataMemory:dmem|dmem~1745 ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; -0.500       ; -0.060     ; 1.319      ;
; 1.904 ; dataMemory:dmem|dmem~1009 ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; -0.500       ; -0.054     ; 1.350      ;
; 1.911 ; dataMemory:dmem|dmem~1368 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.034      ; 1.445      ;
; 1.936 ; dataMemory:dmem|dmem~1496 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.038      ; 1.474      ;
; 1.937 ; dataMemory:dmem|dmem~1784 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.046      ; 1.483      ;
; 1.971 ; dataMemory:dmem|dmem~967  ; dataMemory:dmem|readData[7]  ; clock        ; memRead     ; -0.500       ; -0.113     ; 1.358      ;
; 1.972 ; dataMemory:dmem|dmem~1901 ; dataMemory:dmem|readData[13] ; clock        ; memRead     ; -0.500       ; -0.101     ; 1.371      ;
; 1.981 ; dataMemory:dmem|dmem~943  ; dataMemory:dmem|readData[15] ; clock        ; memRead     ; -0.500       ; -0.071     ; 1.410      ;
; 1.982 ; dataMemory:dmem|dmem~971  ; dataMemory:dmem|readData[11] ; clock        ; memRead     ; -0.500       ; -0.113     ; 1.369      ;
; 1.984 ; dataMemory:dmem|dmem~1405 ; dataMemory:dmem|readData[29] ; clock        ; memRead     ; -0.500       ; -0.131     ; 1.353      ;
; 1.986 ; dataMemory:dmem|dmem~1912 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.055      ; 1.541      ;
; 1.997 ; dataMemory:dmem|dmem~1751 ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; -0.500       ; -0.102     ; 1.395      ;
; 2.004 ; dataMemory:dmem|dmem~1560 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.029      ; 1.533      ;
; 2.006 ; dataMemory:dmem|dmem~1892 ; dataMemory:dmem|readData[4]  ; clock        ; memRead     ; -0.500       ; -0.110     ; 1.396      ;
; 2.008 ; dataMemory:dmem|dmem~977  ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; -0.500       ; -0.065     ; 1.443      ;
; 2.010 ; dataMemory:dmem|dmem~761  ; dataMemory:dmem|readData[25] ; clock        ; memRead     ; -0.500       ; -0.118     ; 1.392      ;
; 2.012 ; dataMemory:dmem|dmem~1898 ; dataMemory:dmem|readData[10] ; clock        ; memRead     ; -0.500       ; -0.092     ; 1.420      ;
; 2.014 ; dataMemory:dmem|dmem~1729 ; dataMemory:dmem|readData[1]  ; clock        ; memRead     ; -0.500       ; -0.116     ; 1.398      ;
; 2.018 ; dataMemory:dmem|dmem~280  ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.037      ; 1.555      ;
; 2.019 ; dataMemory:dmem|dmem~775  ; dataMemory:dmem|readData[7]  ; clock        ; memRead     ; -0.500       ; -0.113     ; 1.406      ;
; 2.022 ; dataMemory:dmem|dmem~1850 ; dataMemory:dmem|readData[26] ; clock        ; memRead     ; -0.500       ; -0.036     ; 1.486      ;
; 2.023 ; dataMemory:dmem|dmem~120  ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.027      ; 1.550      ;
; 2.026 ; dataMemory:dmem|dmem~1899 ; dataMemory:dmem|readData[11] ; clock        ; memRead     ; -0.500       ; -0.105     ; 1.421      ;
; 2.034 ; dataMemory:dmem|dmem~1556 ; dataMemory:dmem|readData[20] ; clock        ; memRead     ; -0.500       ; -0.106     ; 1.428      ;
; 2.040 ; dataMemory:dmem|dmem~1841 ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; -0.500       ; -0.065     ; 1.475      ;
; 2.043 ; dataMemory:dmem|dmem~1977 ; dataMemory:dmem|readData[25] ; clock        ; memRead     ; -0.500       ; -0.113     ; 1.430      ;
; 2.044 ; dataMemory:dmem|dmem~1909 ; dataMemory:dmem|readData[21] ; clock        ; memRead     ; -0.500       ; -0.052     ; 1.492      ;
; 2.044 ; dataMemory:dmem|dmem~1468 ; dataMemory:dmem|readData[28] ; clock        ; memRead     ; -0.500       ; -0.126     ; 1.418      ;
; 2.046 ; dataMemory:dmem|dmem~1462 ; dataMemory:dmem|readData[22] ; clock        ; memRead     ; -0.500       ; -0.089     ; 1.457      ;
; 2.052 ; dataMemory:dmem|dmem~1452 ; dataMemory:dmem|readData[12] ; clock        ; memRead     ; -0.500       ; -0.048     ; 1.504      ;
; 2.056 ; dataMemory:dmem|dmem~1094 ; dataMemory:dmem|readData[6]  ; clock        ; memRead     ; -0.500       ; -0.113     ; 1.443      ;
; 2.061 ; dataMemory:dmem|dmem~1902 ; dataMemory:dmem|readData[14] ; clock        ; memRead     ; -0.500       ; -0.109     ; 1.452      ;
; 2.067 ; dataMemory:dmem|dmem~1192 ; dataMemory:dmem|readData[8]  ; clock        ; memRead     ; -0.500       ; -0.116     ; 1.451      ;
; 2.068 ; dataMemory:dmem|dmem~773  ; dataMemory:dmem|readData[5]  ; clock        ; memRead     ; -0.500       ; -0.113     ; 1.455      ;
; 2.072 ; dataMemory:dmem|dmem~1958 ; dataMemory:dmem|readData[6]  ; clock        ; memRead     ; -0.500       ; -0.121     ; 1.451      ;
; 2.076 ; dataMemory:dmem|dmem~1879 ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; -0.500       ; -0.109     ; 1.467      ;
; 2.083 ; dataMemory:dmem|dmem~1016 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.030      ; 1.613      ;
; 2.083 ; dataMemory:dmem|dmem~760  ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.046      ; 1.629      ;
; 2.083 ; dataMemory:dmem|dmem~1021 ; dataMemory:dmem|readData[29] ; clock        ; memRead     ; -0.500       ; -0.122     ; 1.461      ;
; 2.088 ; dataMemory:dmem|dmem~1716 ; dataMemory:dmem|readData[20] ; clock        ; memRead     ; -0.500       ; -0.117     ; 1.471      ;
; 2.089 ; dataMemory:dmem|dmem~1953 ; dataMemory:dmem|readData[1]  ; clock        ; memRead     ; -0.500       ; -0.109     ; 1.480      ;
; 2.090 ; dataMemory:dmem|dmem~312  ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.037      ; 1.627      ;
; 2.092 ; dataMemory:dmem|dmem~1517 ; dataMemory:dmem|readData[13] ; clock        ; memRead     ; -0.500       ; -0.096     ; 1.496      ;
; 2.093 ; dataMemory:dmem|dmem~1752 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.042      ; 1.635      ;
; 2.094 ; dataMemory:dmem|dmem~737  ; dataMemory:dmem|readData[1]  ; clock        ; memRead     ; -0.500       ; -0.127     ; 1.467      ;
; 2.096 ; dataMemory:dmem|dmem~1900 ; dataMemory:dmem|readData[12] ; clock        ; memRead     ; -0.500       ; -0.019     ; 1.577      ;
; 2.098 ; dataMemory:dmem|dmem~1360 ; dataMemory:dmem|readData[16] ; clock        ; memRead     ; -0.500       ; -0.090     ; 1.508      ;
; 2.100 ; dataMemory:dmem|dmem~932  ; dataMemory:dmem|readData[4]  ; clock        ; memRead     ; -0.500       ; -0.108     ; 1.492      ;
; 2.102 ; dataMemory:dmem|dmem~751  ; dataMemory:dmem|readData[15] ; clock        ; memRead     ; -0.500       ; -0.080     ; 1.522      ;
; 2.103 ; dataMemory:dmem|dmem~1669 ; dataMemory:dmem|readData[5]  ; clock        ; memRead     ; -0.500       ; -0.126     ; 1.477      ;
; 2.107 ; dataMemory:dmem|dmem~968  ; dataMemory:dmem|readData[8]  ; clock        ; memRead     ; -0.500       ; -0.114     ; 1.493      ;
; 2.108 ; dataMemory:dmem|dmem~954  ; dataMemory:dmem|readData[26] ; clock        ; memRead     ; -0.500       ; -0.048     ; 1.560      ;
; 2.109 ; dataMemory:dmem|dmem~1783 ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; -0.500       ; -0.098     ; 1.511      ;
; 2.112 ; dataMemory:dmem|dmem~1559 ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; -0.500       ; -0.109     ; 1.503      ;
; 2.117 ; dataMemory:dmem|dmem~983  ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; -0.500       ; -0.107     ; 1.510      ;
; 2.117 ; dataMemory:dmem|dmem~965  ; dataMemory:dmem|readData[5]  ; clock        ; memRead     ; -0.500       ; -0.113     ; 1.504      ;
; 2.118 ; dataMemory:dmem|dmem~1096 ; dataMemory:dmem|readData[8]  ; clock        ; memRead     ; -0.500       ; -0.116     ; 1.502      ;
; 2.119 ; dataMemory:dmem|dmem~1592 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.028      ; 1.647      ;
; 2.119 ; dataMemory:dmem|dmem~1873 ; dataMemory:dmem|readData[17] ; clock        ; memRead     ; -0.500       ; -0.067     ; 1.552      ;
; 2.120 ; dataMemory:dmem|dmem~743  ; dataMemory:dmem|readData[7]  ; clock        ; memRead     ; -0.500       ; -0.125     ; 1.495      ;
; 2.122 ; dataMemory:dmem|dmem~1380 ; dataMemory:dmem|readData[4]  ; clock        ; memRead     ; -0.500       ; -0.095     ; 1.527      ;
; 2.123 ; dataMemory:dmem|dmem~2029 ; dataMemory:dmem|readData[13] ; clock        ; memRead     ; -0.500       ; -0.101     ; 1.522      ;
; 2.126 ; dataMemory:dmem|dmem~687  ; dataMemory:dmem|readData[15] ; clock        ; memRead     ; -0.500       ; -0.071     ; 1.555      ;
; 2.127 ; dataMemory:dmem|dmem~459  ; dataMemory:dmem|readData[11] ; clock        ; memRead     ; -0.500       ; -0.115     ; 1.512      ;
; 2.127 ; dataMemory:dmem|dmem~1389 ; dataMemory:dmem|readData[13] ; clock        ; memRead     ; -0.500       ; -0.099     ; 1.528      ;
; 2.127 ; dataMemory:dmem|dmem~1719 ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; -0.500       ; -0.116     ; 1.511      ;
; 2.132 ; dataMemory:dmem|dmem~1722 ; dataMemory:dmem|readData[26] ; clock        ; memRead     ; -0.500       ; -0.044     ; 1.588      ;
; 2.132 ; dataMemory:dmem|dmem~1454 ; dataMemory:dmem|readData[14] ; clock        ; memRead     ; -0.500       ; -0.105     ; 1.527      ;
; 2.132 ; dataMemory:dmem|dmem~929  ; dataMemory:dmem|readData[1]  ; clock        ; memRead     ; -0.500       ; -0.112     ; 1.520      ;
; 2.133 ; dataMemory:dmem|dmem~1378 ; dataMemory:dmem|readData[2]  ; clock        ; memRead     ; -0.500       ; -0.118     ; 1.515      ;
; 2.134 ; dataMemory:dmem|dmem~1730 ; dataMemory:dmem|readData[2]  ; clock        ; memRead     ; -0.500       ; -0.120     ; 1.514      ;
; 2.138 ; dataMemory:dmem|dmem~199  ; dataMemory:dmem|readData[7]  ; clock        ; memRead     ; -0.500       ; -0.117     ; 1.521      ;
; 2.141 ; dataMemory:dmem|dmem~1432 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.026      ; 1.667      ;
; 2.142 ; dataMemory:dmem|dmem~1844 ; dataMemory:dmem|readData[20] ; clock        ; memRead     ; -0.500       ; -0.119     ; 1.523      ;
; 2.144 ; dataMemory:dmem|dmem~779  ; dataMemory:dmem|readData[11] ; clock        ; memRead     ; -0.500       ; -0.113     ; 1.531      ;
; 2.144 ; dataMemory:dmem|dmem~1894 ; dataMemory:dmem|readData[6]  ; clock        ; memRead     ; -0.500       ; -0.118     ; 1.526      ;
; 2.145 ; dataMemory:dmem|dmem~1746 ; dataMemory:dmem|readData[18] ; clock        ; memRead     ; -0.500       ; -0.031     ; 1.614      ;
; 2.145 ; dataMemory:dmem|dmem~1790 ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; -0.500       ; -0.062     ; 1.583      ;
; 2.146 ; dataMemory:dmem|dmem~1143 ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; -0.500       ; -0.108     ; 1.538      ;
; 2.147 ; dataMemory:dmem|dmem~1014 ; dataMemory:dmem|readData[22] ; clock        ; memRead     ; -0.500       ; -0.120     ; 1.527      ;
; 2.147 ; dataMemory:dmem|dmem~678  ; dataMemory:dmem|readData[6]  ; clock        ; memRead     ; -0.500       ; -0.106     ; 1.541      ;
; 2.150 ; dataMemory:dmem|dmem~1017 ; dataMemory:dmem|readData[25] ; clock        ; memRead     ; -0.500       ; -0.118     ; 1.532      ;
; 2.152 ; dataMemory:dmem|dmem~1976 ; dataMemory:dmem|readData[24] ; clock        ; memRead     ; -0.500       ; 0.027      ; 1.679      ;
; 2.152 ; dataMemory:dmem|dmem~1022 ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; -0.500       ; -0.060     ; 1.592      ;
; 2.152 ; dataMemory:dmem|dmem~1438 ; dataMemory:dmem|readData[30] ; clock        ; memRead     ; -0.500       ; -0.075     ; 1.577      ;
; 2.153 ; dataMemory:dmem|dmem~749  ; dataMemory:dmem|readData[13] ; clock        ; memRead     ; -0.500       ; -0.109     ; 1.544      ;
; 2.157 ; dataMemory:dmem|dmem~626  ; dataMemory:dmem|readData[18] ; clock        ; memRead     ; -0.500       ; -0.046     ; 1.611      ;
; 2.158 ; dataMemory:dmem|dmem~1395 ; dataMemory:dmem|readData[19] ; clock        ; memRead     ; -0.500       ; -0.100     ; 1.558      ;
; 2.159 ; dataMemory:dmem|dmem~1910 ; dataMemory:dmem|readData[22] ; clock        ; memRead     ; -0.500       ; -0.120     ; 1.539      ;
; 2.159 ; dataMemory:dmem|dmem~1444 ; dataMemory:dmem|readData[4]  ; clock        ; memRead     ; -0.500       ; -0.108     ; 1.551      ;
; 2.160 ; dataMemory:dmem|dmem~40   ; dataMemory:dmem|readData[8]  ; clock        ; memRead     ; -0.500       ; -0.105     ; 1.555      ;
; 2.160 ; dataMemory:dmem|dmem~1847 ; dataMemory:dmem|readData[23] ; clock        ; memRead     ; -0.500       ; -0.118     ; 1.542      ;
; 2.162 ; dataMemory:dmem|dmem~562  ; dataMemory:dmem|readData[18] ; clock        ; memRead     ; -0.500       ; -0.047     ; 1.615      ;
; 2.163 ; dataMemory:dmem|dmem~1346 ; dataMemory:dmem|readData[2]  ; clock        ; memRead     ; -0.500       ; -0.118     ; 1.545      ;
+-------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; FFD_resettable:pcreg|register[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; FFD_resettable:pcreg|register[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~0            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~0            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~10           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~10           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~100          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~100          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1000         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1000         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1001         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1001         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1002         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1002         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1003         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1003         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1004         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1004         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1005         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1005         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1006         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1006         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1007         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1007         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1008         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1008         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1009         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1009         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~101          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~101          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1010         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1010         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1011         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1011         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1012         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; dataMemory:dmem|dmem~1012         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; dataMemory:dmem|dmem~1013         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'memRead'                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; memRead ; Rise       ; memRead                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[23] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[23] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[24] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[24] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[25] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[25] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[26] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[26] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[27] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[27] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[28] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[28] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[29] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[29] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[30] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[30] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[31] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[31] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Fall       ; dataMemory:dmem|readData[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Fall       ; dataMemory:dmem|readData[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[0]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[0]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[10]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[10]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[11]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[11]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[12]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[12]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[13]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[13]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[14]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[14]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[15]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[15]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[16]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[16]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[17]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[17]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[18]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[18]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[19]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[19]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[1]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[1]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[20]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[20]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[21]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[21]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[22]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[22]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[23]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[23]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[24]|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memRead ; Rise       ; dmem|readData[24]|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memRead ; Rise       ; dmem|readData[25]|datad      ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; PCsrc         ; clock      ; 2.481 ; 2.481 ; Rise       ; clock           ;
; aluSrc        ; clock      ; 4.552 ; 4.552 ; Rise       ; clock           ;
; jal           ; clock      ; 6.342 ; 6.342 ; Rise       ; clock           ;
; lui           ; clock      ; 6.927 ; 6.927 ; Rise       ; clock           ;
; memToReg      ; clock      ; 6.072 ; 6.072 ; Rise       ; clock           ;
; memWrite      ; clock      ; 4.818 ; 4.818 ; Rise       ; clock           ;
; operation[*]  ; clock      ; 8.257 ; 8.257 ; Rise       ; clock           ;
;  operation[0] ; clock      ; 8.257 ; 8.257 ; Rise       ; clock           ;
;  operation[1] ; clock      ; 8.143 ; 8.143 ; Rise       ; clock           ;
;  operation[2] ; clock      ; 6.724 ; 6.724 ; Rise       ; clock           ;
;  operation[3] ; clock      ; 7.224 ; 7.224 ; Rise       ; clock           ;
; regWrite      ; clock      ; 4.754 ; 4.754 ; Rise       ; clock           ;
; rstn          ; clock      ; 2.781 ; 2.781 ; Rise       ; clock           ;
; slt           ; clock      ; 5.137 ; 5.137 ; Rise       ; clock           ;
; aluSrc        ; memRead    ; 5.286 ; 5.286 ; Fall       ; memRead         ;
; operation[*]  ; memRead    ; 8.976 ; 8.976 ; Fall       ; memRead         ;
;  operation[0] ; memRead    ; 8.976 ; 8.976 ; Fall       ; memRead         ;
;  operation[1] ; memRead    ; 8.862 ; 8.862 ; Fall       ; memRead         ;
;  operation[2] ; memRead    ; 7.443 ; 7.443 ; Fall       ; memRead         ;
;  operation[3] ; memRead    ; 8.114 ; 8.114 ; Fall       ; memRead         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; PCsrc         ; clock      ; -2.260 ; -2.260 ; Rise       ; clock           ;
; aluSrc        ; clock      ; -0.931 ; -0.931 ; Rise       ; clock           ;
; jal           ; clock      ; -2.014 ; -2.014 ; Rise       ; clock           ;
; lui           ; clock      ; -3.704 ; -3.704 ; Rise       ; clock           ;
; memToReg      ; clock      ; -2.694 ; -2.694 ; Rise       ; clock           ;
; memWrite      ; clock      ; -2.568 ; -2.568 ; Rise       ; clock           ;
; operation[*]  ; clock      ; -0.754 ; -0.754 ; Rise       ; clock           ;
;  operation[0] ; clock      ; -2.899 ; -2.899 ; Rise       ; clock           ;
;  operation[1] ; clock      ; -2.934 ; -2.934 ; Rise       ; clock           ;
;  operation[2] ; clock      ; -0.754 ; -0.754 ; Rise       ; clock           ;
;  operation[3] ; clock      ; -3.105 ; -3.105 ; Rise       ; clock           ;
; regWrite      ; clock      ; -2.610 ; -2.610 ; Rise       ; clock           ;
; rstn          ; clock      ; -2.246 ; -2.246 ; Rise       ; clock           ;
; slt           ; clock      ; -1.971 ; -1.971 ; Rise       ; clock           ;
; aluSrc        ; memRead    ; -1.516 ; -1.516 ; Fall       ; memRead         ;
; operation[*]  ; memRead    ; -1.367 ; -1.367 ; Fall       ; memRead         ;
;  operation[0] ; memRead    ; -3.724 ; -3.724 ; Fall       ; memRead         ;
;  operation[1] ; memRead    ; -4.117 ; -4.117 ; Fall       ; memRead         ;
;  operation[2] ; memRead    ; -1.367 ; -1.367 ; Fall       ; memRead         ;
;  operation[3] ; memRead    ; -3.757 ; -3.757 ; Fall       ; memRead         ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; funct3[*]  ; clock      ; 5.576  ; 5.576  ; Rise       ; clock           ;
;  funct3[0] ; clock      ; 5.576  ; 5.576  ; Rise       ; clock           ;
;  funct3[1] ; clock      ; 5.557  ; 5.557  ; Rise       ; clock           ;
;  funct3[2] ; clock      ; 5.480  ; 5.480  ; Rise       ; clock           ;
; funct7[*]  ; clock      ; 5.952  ; 5.952  ; Rise       ; clock           ;
;  funct7[0] ; clock      ; 5.547  ; 5.547  ; Rise       ; clock           ;
;  funct7[1] ; clock      ; 5.536  ; 5.536  ; Rise       ; clock           ;
;  funct7[2] ; clock      ; 5.238  ; 5.238  ; Rise       ; clock           ;
;  funct7[3] ; clock      ; 5.222  ; 5.222  ; Rise       ; clock           ;
;  funct7[4] ; clock      ; 5.952  ; 5.952  ; Rise       ; clock           ;
;  funct7[5] ; clock      ; 5.246  ; 5.246  ; Rise       ; clock           ;
;  funct7[6] ; clock      ; 5.829  ; 5.829  ; Rise       ; clock           ;
; opcode[*]  ; clock      ; 5.983  ; 5.983  ; Rise       ; clock           ;
;  opcode[0] ; clock      ; 5.121  ; 5.121  ; Rise       ; clock           ;
;  opcode[1] ; clock      ; 5.111  ; 5.111  ; Rise       ; clock           ;
;  opcode[2] ; clock      ; 5.271  ; 5.271  ; Rise       ; clock           ;
;  opcode[3] ; clock      ; 5.983  ; 5.983  ; Rise       ; clock           ;
;  opcode[4] ; clock      ; 5.382  ; 5.382  ; Rise       ; clock           ;
;  opcode[5] ; clock      ; 4.955  ; 4.955  ; Rise       ; clock           ;
;  opcode[6] ; clock      ; 5.082  ; 5.082  ; Rise       ; clock           ;
; zero       ; clock      ; 11.258 ; 11.258 ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; funct3[*]  ; clock      ; 4.763 ; 4.763 ; Rise       ; clock           ;
;  funct3[0] ; clock      ; 5.121 ; 5.121 ; Rise       ; clock           ;
;  funct3[1] ; clock      ; 4.763 ; 4.763 ; Rise       ; clock           ;
;  funct3[2] ; clock      ; 4.824 ; 4.824 ; Rise       ; clock           ;
; funct7[*]  ; clock      ; 4.403 ; 4.403 ; Rise       ; clock           ;
;  funct7[0] ; clock      ; 4.674 ; 4.674 ; Rise       ; clock           ;
;  funct7[1] ; clock      ; 4.791 ; 4.791 ; Rise       ; clock           ;
;  funct7[2] ; clock      ; 4.403 ; 4.403 ; Rise       ; clock           ;
;  funct7[3] ; clock      ; 4.529 ; 4.529 ; Rise       ; clock           ;
;  funct7[4] ; clock      ; 5.334 ; 5.334 ; Rise       ; clock           ;
;  funct7[5] ; clock      ; 4.411 ; 4.411 ; Rise       ; clock           ;
;  funct7[6] ; clock      ; 5.211 ; 5.211 ; Rise       ; clock           ;
; opcode[*]  ; clock      ; 4.534 ; 4.534 ; Rise       ; clock           ;
;  opcode[0] ; clock      ; 4.544 ; 4.544 ; Rise       ; clock           ;
;  opcode[1] ; clock      ; 4.534 ; 4.534 ; Rise       ; clock           ;
;  opcode[2] ; clock      ; 4.587 ; 4.587 ; Rise       ; clock           ;
;  opcode[3] ; clock      ; 5.473 ; 5.473 ; Rise       ; clock           ;
;  opcode[4] ; clock      ; 5.123 ; 5.123 ; Rise       ; clock           ;
;  opcode[5] ; clock      ; 4.663 ; 4.663 ; Rise       ; clock           ;
;  opcode[6] ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
; zero       ; clock      ; 6.689 ; 6.689 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; aluSrc       ; zero        ; 8.813  ; 8.813  ; 8.813  ; 8.813  ;
; operation[0] ; zero        ; 12.357 ; 12.357 ; 12.357 ; 12.357 ;
; operation[1] ; zero        ; 12.243 ; 12.243 ; 12.243 ; 12.243 ;
; operation[2] ; zero        ; 10.824 ; 10.824 ; 10.824 ; 10.824 ;
; operation[3] ; zero        ; 10.676 ;        ;        ; 10.676 ;
+--------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; aluSrc       ; zero        ; 5.589 ; 5.589 ; 5.589 ; 5.589 ;
; operation[0] ; zero        ; 7.139 ; 7.139 ; 7.139 ; 7.139 ;
; operation[1] ; zero        ; 7.837 ; 7.388 ; 7.388 ; 7.837 ;
; operation[2] ; zero        ; 5.323 ; 5.323 ; 5.323 ; 5.323 ;
; operation[3] ; zero        ; 7.263 ;       ;       ; 7.263 ;
+--------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -16.204    ; 0.243 ; N/A      ; N/A     ; -1.380              ;
;  clock           ; -14.438    ; 0.243 ; N/A      ; N/A     ; -1.380              ;
;  memRead         ; -16.204    ; 1.799 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -38568.925 ; 0.0   ; 0.0      ; 0.0     ; -3105.76            ;
;  clock           ; -38067.451 ; 0.000 ; N/A      ; N/A     ; -3104.380           ;
;  memRead         ; -501.474   ; 0.000 ; N/A      ; N/A     ; -1.380              ;
+------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; PCsrc         ; clock      ; 4.613  ; 4.613  ; Rise       ; clock           ;
; aluSrc        ; clock      ; 10.459 ; 10.459 ; Rise       ; clock           ;
; jal           ; clock      ; 12.911 ; 12.911 ; Rise       ; clock           ;
; lui           ; clock      ; 13.840 ; 13.840 ; Rise       ; clock           ;
; memToReg      ; clock      ; 12.276 ; 12.276 ; Rise       ; clock           ;
; memWrite      ; clock      ; 9.323  ; 9.323  ; Rise       ; clock           ;
; operation[*]  ; clock      ; 16.971 ; 16.971 ; Rise       ; clock           ;
;  operation[0] ; clock      ; 16.971 ; 16.971 ; Rise       ; clock           ;
;  operation[1] ; clock      ; 16.637 ; 16.637 ; Rise       ; clock           ;
;  operation[2] ; clock      ; 14.817 ; 14.817 ; Rise       ; clock           ;
;  operation[3] ; clock      ; 14.661 ; 14.661 ; Rise       ; clock           ;
; regWrite      ; clock      ; 9.472  ; 9.472  ; Rise       ; clock           ;
; rstn          ; clock      ; 5.229  ; 5.229  ; Rise       ; clock           ;
; slt           ; clock      ; 10.294 ; 10.294 ; Rise       ; clock           ;
; aluSrc        ; memRead    ; 12.511 ; 12.511 ; Fall       ; memRead         ;
; operation[*]  ; memRead    ; 18.668 ; 18.668 ; Fall       ; memRead         ;
;  operation[0] ; memRead    ; 18.668 ; 18.668 ; Fall       ; memRead         ;
;  operation[1] ; memRead    ; 18.334 ; 18.334 ; Fall       ; memRead         ;
;  operation[2] ; memRead    ; 16.514 ; 16.514 ; Fall       ; memRead         ;
;  operation[3] ; memRead    ; 16.846 ; 16.846 ; Fall       ; memRead         ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; PCsrc         ; clock      ; -2.260 ; -2.260 ; Rise       ; clock           ;
; aluSrc        ; clock      ; -0.931 ; -0.931 ; Rise       ; clock           ;
; jal           ; clock      ; -2.014 ; -2.014 ; Rise       ; clock           ;
; lui           ; clock      ; -3.704 ; -3.704 ; Rise       ; clock           ;
; memToReg      ; clock      ; -2.694 ; -2.694 ; Rise       ; clock           ;
; memWrite      ; clock      ; -2.568 ; -2.568 ; Rise       ; clock           ;
; operation[*]  ; clock      ; -0.754 ; -0.754 ; Rise       ; clock           ;
;  operation[0] ; clock      ; -2.899 ; -2.899 ; Rise       ; clock           ;
;  operation[1] ; clock      ; -2.934 ; -2.934 ; Rise       ; clock           ;
;  operation[2] ; clock      ; -0.754 ; -0.754 ; Rise       ; clock           ;
;  operation[3] ; clock      ; -3.105 ; -3.105 ; Rise       ; clock           ;
; regWrite      ; clock      ; -2.610 ; -2.610 ; Rise       ; clock           ;
; rstn          ; clock      ; -2.246 ; -2.246 ; Rise       ; clock           ;
; slt           ; clock      ; -1.971 ; -1.971 ; Rise       ; clock           ;
; aluSrc        ; memRead    ; -1.516 ; -1.516 ; Fall       ; memRead         ;
; operation[*]  ; memRead    ; -1.367 ; -1.367 ; Fall       ; memRead         ;
;  operation[0] ; memRead    ; -3.724 ; -3.724 ; Fall       ; memRead         ;
;  operation[1] ; memRead    ; -4.117 ; -4.117 ; Fall       ; memRead         ;
;  operation[2] ; memRead    ; -1.367 ; -1.367 ; Fall       ; memRead         ;
;  operation[3] ; memRead    ; -3.757 ; -3.757 ; Fall       ; memRead         ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; funct3[*]  ; clock      ; 10.552 ; 10.552 ; Rise       ; clock           ;
;  funct3[0] ; clock      ; 10.465 ; 10.465 ; Rise       ; clock           ;
;  funct3[1] ; clock      ; 10.552 ; 10.552 ; Rise       ; clock           ;
;  funct3[2] ; clock      ; 10.362 ; 10.362 ; Rise       ; clock           ;
; funct7[*]  ; clock      ; 11.272 ; 11.272 ; Rise       ; clock           ;
;  funct7[0] ; clock      ; 10.513 ; 10.513 ; Rise       ; clock           ;
;  funct7[1] ; clock      ; 10.525 ; 10.525 ; Rise       ; clock           ;
;  funct7[2] ; clock      ; 9.906  ; 9.906  ; Rise       ; clock           ;
;  funct7[3] ; clock      ; 9.835  ; 9.835  ; Rise       ; clock           ;
;  funct7[4] ; clock      ; 11.272 ; 11.272 ; Rise       ; clock           ;
;  funct7[5] ; clock      ; 9.929  ; 9.929  ; Rise       ; clock           ;
;  funct7[6] ; clock      ; 11.029 ; 11.029 ; Rise       ; clock           ;
; opcode[*]  ; clock      ; 11.263 ; 11.263 ; Rise       ; clock           ;
;  opcode[0] ; clock      ; 9.586  ; 9.586  ; Rise       ; clock           ;
;  opcode[1] ; clock      ; 9.576  ; 9.576  ; Rise       ; clock           ;
;  opcode[2] ; clock      ; 10.022 ; 10.022 ; Rise       ; clock           ;
;  opcode[3] ; clock      ; 11.263 ; 11.263 ; Rise       ; clock           ;
;  opcode[4] ; clock      ; 10.063 ; 10.063 ; Rise       ; clock           ;
;  opcode[5] ; clock      ; 9.241  ; 9.241  ; Rise       ; clock           ;
;  opcode[6] ; clock      ; 9.521  ; 9.521  ; Rise       ; clock           ;
; zero       ; clock      ; 23.317 ; 23.317 ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; funct3[*]  ; clock      ; 4.763 ; 4.763 ; Rise       ; clock           ;
;  funct3[0] ; clock      ; 5.121 ; 5.121 ; Rise       ; clock           ;
;  funct3[1] ; clock      ; 4.763 ; 4.763 ; Rise       ; clock           ;
;  funct3[2] ; clock      ; 4.824 ; 4.824 ; Rise       ; clock           ;
; funct7[*]  ; clock      ; 4.403 ; 4.403 ; Rise       ; clock           ;
;  funct7[0] ; clock      ; 4.674 ; 4.674 ; Rise       ; clock           ;
;  funct7[1] ; clock      ; 4.791 ; 4.791 ; Rise       ; clock           ;
;  funct7[2] ; clock      ; 4.403 ; 4.403 ; Rise       ; clock           ;
;  funct7[3] ; clock      ; 4.529 ; 4.529 ; Rise       ; clock           ;
;  funct7[4] ; clock      ; 5.334 ; 5.334 ; Rise       ; clock           ;
;  funct7[5] ; clock      ; 4.411 ; 4.411 ; Rise       ; clock           ;
;  funct7[6] ; clock      ; 5.211 ; 5.211 ; Rise       ; clock           ;
; opcode[*]  ; clock      ; 4.534 ; 4.534 ; Rise       ; clock           ;
;  opcode[0] ; clock      ; 4.544 ; 4.544 ; Rise       ; clock           ;
;  opcode[1] ; clock      ; 4.534 ; 4.534 ; Rise       ; clock           ;
;  opcode[2] ; clock      ; 4.587 ; 4.587 ; Rise       ; clock           ;
;  opcode[3] ; clock      ; 5.473 ; 5.473 ; Rise       ; clock           ;
;  opcode[4] ; clock      ; 5.123 ; 5.123 ; Rise       ; clock           ;
;  opcode[5] ; clock      ; 4.663 ; 4.663 ; Rise       ; clock           ;
;  opcode[6] ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
; zero       ; clock      ; 6.689 ; 6.689 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; aluSrc       ; zero        ; 18.474 ; 18.474 ; 18.474 ; 18.474 ;
; operation[0] ; zero        ; 24.121 ; 24.121 ; 24.121 ; 24.121 ;
; operation[1] ; zero        ; 23.787 ; 23.787 ; 23.787 ; 23.787 ;
; operation[2] ; zero        ; 21.967 ; 21.967 ; 21.967 ; 21.967 ;
; operation[3] ; zero        ; 20.836 ;        ;        ; 20.836 ;
+--------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; aluSrc       ; zero        ; 5.589 ; 5.589 ; 5.589 ; 5.589 ;
; operation[0] ; zero        ; 7.139 ; 7.139 ; 7.139 ; 7.139 ;
; operation[1] ; zero        ; 7.837 ; 7.388 ; 7.388 ; 7.837 ;
; operation[2] ; zero        ; 5.323 ; 5.323 ; 5.323 ; 5.323 ;
; operation[3] ; zero        ; 7.263 ;       ;       ; 7.263 ;
+--------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 90540708 ; 0        ; 0        ; 0        ;
; memRead    ; clock    ; 0        ; 1024     ; 0        ; 0        ;
; clock      ; memRead  ; 0        ; 0        ; 11754128 ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 90540708 ; 0        ; 0        ; 0        ;
; memRead    ; clock    ; 0        ; 1024     ; 0        ; 0        ;
; clock      ; memRead  ; 0        ; 0        ; 11754128 ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 13    ; 13    ;
; Unconstrained Input Port Paths  ; 22755 ; 22755 ;
; Unconstrained Output Ports      ; 18    ; 18    ;
; Unconstrained Output Port Paths ; 1137  ; 1137  ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 20 15:04:20 2023
Info: Command: quartus_sta RISC_V -c RISC_V
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RISC_V.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name memRead memRead
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.204
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.204      -501.474 memRead 
    Info (332119):   -14.438    -38067.451 clock 
Info (332146): Worst-case hold slack is 0.531
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.531         0.000 clock 
    Info (332119):     3.188         0.000 memRead 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -3104.380 clock 
    Info (332119):    -1.380        -1.380 memRead 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.932
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.932      -215.164 memRead 
    Info (332119):    -6.036    -15431.269 clock 
Info (332146): Worst-case hold slack is 0.243
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.243         0.000 clock 
    Info (332119):     1.799         0.000 memRead 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -3104.380 clock 
    Info (332119):    -1.380        -1.380 memRead 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4636 megabytes
    Info: Processing ended: Wed Dec 20 15:04:23 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


