Fitter report for traffic
Sat May 21 14:32:37 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sat May 21 14:32:37 2022       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; traffic                                     ;
; Top-level Entity Name              ; traffic                                     ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE40F23C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,594 / 39,600 ( 4 % )                      ;
;     Total combinational functions  ; 1,592 / 39,600 ( 4 % )                      ;
;     Dedicated logic registers      ; 42 / 39,600 ( < 1 % )                       ;
; Total registers                    ; 42                                          ;
; Total pins                         ; 23 / 329 ( 7 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 1,161,216 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 232 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE40F23C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 2.50        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  35.7%      ;
;     Processors 5-6         ;  21.4%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; R1             ; Missing drive strength and slew rate ;
; R2             ; Missing drive strength and slew rate ;
; Y1             ; Missing drive strength and slew rate ;
; Y2             ; Missing drive strength and slew rate ;
; G1             ; Missing drive strength and slew rate ;
; G2             ; Missing drive strength and slew rate ;
; LED8s[7]       ; Missing drive strength and slew rate ;
; LED8s[6]       ; Missing drive strength and slew rate ;
; LED8s[5]       ; Missing drive strength and slew rate ;
; LED8s[4]       ; Missing drive strength and slew rate ;
; LED8s[3]       ; Missing drive strength and slew rate ;
; LED8s[2]       ; Missing drive strength and slew rate ;
; LED8s[1]       ; Missing drive strength and slew rate ;
; LED8s[0]       ; Missing drive strength and slew rate ;
; LED_display[3] ; Missing drive strength and slew rate ;
; LED_display[2] ; Missing drive strength and slew rate ;
; LED_display[1] ; Missing drive strength and slew rate ;
; LED_display[0] ; Missing drive strength and slew rate ;
; SEL[2]         ; Missing drive strength and slew rate ;
; SEL[1]         ; Missing drive strength and slew rate ;
; SEL[0]         ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1695 ) ; 0.00 % ( 0 / 1695 )        ; 0.00 % ( 0 / 1695 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1695 ) ; 0.00 % ( 0 / 1695 )        ; 0.00 % ( 0 / 1695 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1685 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Field_Programable_Gate_Array/FPGA_text_final/tst5_traffic1/output_files/traffic.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,594 / 39,600 ( 4 % ) ;
;     -- Combinational with no register       ; 1552                   ;
;     -- Register only                        ; 2                      ;
;     -- Combinational with a register        ; 40                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 477                    ;
;     -- 3 input functions                    ; 501                    ;
;     -- <=2 input functions                  ; 614                    ;
;     -- Register only                        ; 2                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1109                   ;
;     -- arithmetic mode                      ; 483                    ;
;                                             ;                        ;
; Total registers*                            ; 42 / 41,173 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 42 / 39,600 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 1,573 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 131 / 2,475 ( 5 % )    ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 23 / 329 ( 7 % )       ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
; M9Ks                                        ; 0 / 126 ( 0 % )        ;
; Total block memory bits                     ; 0 / 1,161,216 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 1,161,216 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 232 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 4 / 20 ( 20 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 15% / 13% / 19%        ;
; Maximum fan-out                             ; 84                     ;
; Highest non-global fan-out                  ; 84                     ;
; Total fan-out                               ; 4729                   ;
; Average fan-out                             ; 2.79                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1594 / 39600 ( 4 % ) ; 0 / 39600 ( 0 % )              ;
;     -- Combinational with no register       ; 1552                 ; 0                              ;
;     -- Register only                        ; 2                    ; 0                              ;
;     -- Combinational with a register        ; 40                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 477                  ; 0                              ;
;     -- 3 input functions                    ; 501                  ; 0                              ;
;     -- <=2 input functions                  ; 614                  ; 0                              ;
;     -- Register only                        ; 2                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1109                 ; 0                              ;
;     -- arithmetic mode                      ; 483                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 42                   ; 0                              ;
;     -- Dedicated logic registers            ; 42 / 39600 ( < 1 % ) ; 0 / 39600 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 131 / 2475 ( 5 % )   ; 0 / 2475 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 23                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 232 ( 0 % )      ; 0 / 232 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 4 / 24 ( 16 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 4724                 ; 5                              ;
;     -- Registered Connections               ; 103                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 0                              ;
;     -- Output Ports                         ; 21                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; RST     ; B12   ; 7        ; 34           ; 43           ; 7            ; 13                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_clk ; G1    ; 1        ; 0            ; 21           ; 7            ; 30                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; G1             ; W10   ; 3        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; G2             ; Y6    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED8s[0]       ; H15   ; 7        ; 61           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED8s[1]       ; H14   ; 7        ; 61           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED8s[2]       ; H16   ; 6        ; 67           ; 36           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED8s[3]       ; N16   ; 5        ; 67           ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED8s[4]       ; P16   ; 5        ; 67           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED8s[5]       ; R15   ; 4        ; 65           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED8s[6]       ; R14   ; 4        ; 65           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED8s[7]       ; T13   ; 4        ; 45           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED_display[0] ; AB18  ; 4        ; 52           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED_display[1] ; AA20  ; 4        ; 61           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED_display[2] ; W14   ; 4        ; 48           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED_display[3] ; V14   ; 4        ; 50           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1             ; V10   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; R2             ; W7    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEL[0]         ; N17   ; 5        ; 67           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEL[1]         ; P17   ; 5        ; 67           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEL[2]         ; R16   ; 4        ; 63           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Y1             ; W8    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Y2             ; Y7    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                          ;
+----------+------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                     ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L8n, DATA1, ASDO      ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L10p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                      ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                         ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                        ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                      ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                          ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                        ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                        ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                        ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                        ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R24n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+------------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 35 ( 14 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 45 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 6 / 42 ( 14 % ) ; 2.5V          ; --           ;
; 4        ; 8 / 43 ( 19 % ) ; 2.5V          ; --           ;
; 5        ; 4 / 41 ( 10 % ) ; 2.5V          ; --           ;
; 6        ; 2 / 37 ( 5 % )  ; 2.5V          ; --           ;
; 7        ; 3 / 43 ( 7 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 481        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 479        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 473        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 202        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 204        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 206        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA19     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 259        ; 4        ; LED_display[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA21     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB5      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 203        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 205        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 207        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 242        ; 4        ; LED_display[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 482        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 480        ; 7        ; RST                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 474        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 470        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 404        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 403        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 405        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 401        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 400        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 17         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 407        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D21      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 21         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 546        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 545        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 477        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 476        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E14      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 544        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 478        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 410        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 67         ; 1        ; sys_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 547        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 411        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 345        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 344        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 425        ; 7        ; LED8s[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 424        ; 7        ; LED8s[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 393        ; 6        ; LED8s[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H17      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 55         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 59         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 58         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 60         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 41         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 350        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 360        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 63         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 62         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 65         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 64         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 61         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 349        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 348        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 337        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M17      ; 347        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 346        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 336        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 335        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 314        ; 5        ; LED8s[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N17      ; 329        ; 5        ; SEL[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N18      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P6       ; 131        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 299        ; 5        ; LED8s[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P17      ; 302        ; 5        ; SEL[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 135        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ; 136        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 137        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 268        ; 4        ; LED8s[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 269        ; 4        ; LED8s[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 267        ; 4        ; SEL[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R17      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 69         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 68         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 134        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 133        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 138        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 227        ; 4        ; LED8s[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 343        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 342        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 130        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 129        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 179        ; 3        ; R1                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 199        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 234        ; 4        ; LED_display[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 168        ; 3        ; R2                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 172        ; 3        ; Y1                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 200        ; 3        ; G1                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 229        ; 4        ; LED_display[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W15      ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W20      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 152        ; 3        ; G2                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 169        ; 3        ; Y2                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 201        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                          ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
; |traffic                                  ; 1594 (0)    ; 42 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 23   ; 0            ; 1552 (0)     ; 2 (0)             ; 40 (0)           ; |traffic                                                                                                                     ; work         ;
;    |Clock_Division:inst|                  ; 1558 (165)  ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1528 (135)   ; 2 (2)             ; 28 (28)          ; |traffic|Clock_Division:inst                                                                                                 ; work         ;
;       |lpm_divide:Mod0|                   ; 248 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 248 (0)      ; 0 (0)             ; 0 (0)            ; |traffic|Clock_Division:inst|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_scm:auto_generated|  ; 248 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 248 (0)      ; 0 (0)             ; 0 (0)            ; |traffic|Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_hnh:divider| ; 248 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 248 (0)      ; 0 (0)             ; 0 (0)            ; |traffic|Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider                       ; work         ;
;                |alt_u_div_maf:divider|    ; 248 (248)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 248 (248)    ; 0 (0)             ; 0 (0)            ; |traffic|Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider ; work         ;
;       |lpm_divide:Mod1|                   ; 175 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (0)      ; 0 (0)             ; 0 (0)            ; |traffic|Clock_Division:inst|lpm_divide:Mod1                                                                                 ; work         ;
;          |lpm_divide_scm:auto_generated|  ; 175 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (0)      ; 0 (0)             ; 0 (0)            ; |traffic|Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_hnh:divider| ; 175 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (0)      ; 0 (0)             ; 0 (0)            ; |traffic|Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider                       ; work         ;
;                |alt_u_div_maf:divider|    ; 175 (175)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (175)    ; 0 (0)             ; 0 (0)            ; |traffic|Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider ; work         ;
;       |lpm_divide:Mod2|                   ; 970 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 970 (0)      ; 0 (0)             ; 0 (0)            ; |traffic|Clock_Division:inst|lpm_divide:Mod2                                                                                 ; work         ;
;          |lpm_divide_scm:auto_generated|  ; 970 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 970 (0)      ; 0 (0)             ; 0 (0)            ; |traffic|Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_hnh:divider| ; 970 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 970 (0)      ; 0 (0)             ; 0 (0)            ; |traffic|Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider                       ; work         ;
;                |alt_u_div_maf:divider|    ; 970 (970)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 970 (970)    ; 0 (0)             ; 0 (0)            ; |traffic|Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider ; work         ;
;    |count:inst4|                          ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; |traffic|count:inst4                                                                                                         ; work         ;
;    |smg_display:inst2|                    ; 18 (18)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 3 (3)            ; |traffic|smg_display:inst2                                                                                                   ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; R1             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R2             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Y1             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Y2             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G1             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G2             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED8s[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED8s[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED8s[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED8s[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED8s[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED8s[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED8s[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED8s[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_display[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_display[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_display[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_display[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEL[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEL[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEL[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RST            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sys_clk        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; RST                 ;                   ;         ;
; sys_clk             ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                        ;
+----------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                       ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Clock_Division:inst|CLK_1s ; FF_X34_Y41_N29    ; 9       ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Clock_Division:inst|CLK_ms ; FF_X38_Y24_N27    ; 3       ; Clock        ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; RST                        ; PIN_B12           ; 8       ; Async. clear ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; count:inst4|Equal0~0       ; LCCOMB_X42_Y1_N14 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sys_clk                    ; PIN_G1            ; 30      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+----------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                        ;
+----------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                       ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Clock_Division:inst|CLK_1s ; FF_X34_Y41_N29 ; 9       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; Clock_Division:inst|CLK_ms ; FF_X38_Y24_N27 ; 3       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; RST                        ; PIN_B12        ; 8       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; sys_clk                    ; PIN_G1         ; 30      ; 8                                    ; Global Clock         ; GCLK2            ; --                        ;
+----------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                             ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Clock_Division:inst|Equal0~8                                                                                                                     ; 84      ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[25]~40 ; 74      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[25]~46 ; 71      ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[25]~38 ; 69      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[24]~44 ; 68      ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[24]~38 ; 67      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[23]~42 ; 65      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[22]~40 ; 62      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[21]~38 ; 59      ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[26]~40 ; 59      ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[26]~42 ; 58      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[26]~48 ; 56      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_19_result_int[20]~36 ; 56      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_18_result_int[19]~34 ; 56      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_17_result_int[18]~32 ; 50      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_16_result_int[17]~30 ; 47      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_15_result_int[16]~28 ; 44      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_14_result_int[15]~26 ; 41      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_13_result_int[14]~24 ; 41      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_12_result_int[13]~22 ; 38      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_11_result_int[12]~20 ; 35      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_10_result_int[11]~18 ; 32      ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_26_result_int[27]~44 ; 32      ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_26_result_int[27]~42 ; 27      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_9_result_int[10]~16  ; 26      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_8_result_int[9]~14   ; 26      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_26_result_int[27]~50 ; 20      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_7_result_int[8]~12   ; 20      ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_6_result_int[7]~10   ; 20      ;
; Clock_Division:inst|Add0~12                                                                                                                      ; 14      ;
; Clock_Division:inst|Add0~8                                                                                                                       ; 14      ;
; Clock_Division:inst|Add0~14                                                                                                                      ; 13      ;
; Clock_Division:inst|Add0~10                                                                                                                      ; 13      ;
; Clock_Division:inst|Add0~6                                                                                                                       ; 13      ;
; Clock_Division:inst|Add0~38                                                                                                                      ; 12      ;
; Clock_Division:inst|Add0~34                                                                                                                      ; 12      ;
; Clock_Division:inst|Add0~24                                                                                                                      ; 12      ;
; Clock_Division:inst|Add0~22                                                                                                                      ; 12      ;
; Clock_Division:inst|Add0~20                                                                                                                      ; 12      ;
; Clock_Division:inst|Add0~18                                                                                                                      ; 12      ;
; Clock_Division:inst|Add0~50                                                                                                                      ; 11      ;
; Clock_Division:inst|Add0~4                                                                                                                       ; 11      ;
; Clock_Division:inst|Add0~2                                                                                                                       ; 9       ;
; smg_display:inst2|Mux3~1                                                                                                                         ; 8       ;
; smg_display:inst2|Mux1~0                                                                                                                         ; 8       ;
; smg_display:inst2|LED8s[0]~2                                                                                                                     ; 8       ;
; smg_display:inst2|SE[0]                                                                                                                          ; 8       ;
; Clock_Division:inst|Add0~52                                                                                                                      ; 8       ;
; Clock_Division:inst|Add0~48                                                                                                                      ; 8       ;
; Clock_Division:inst|Add0~46                                                                                                                      ; 8       ;
; Clock_Division:inst|Add0~44                                                                                                                      ; 8       ;
; Clock_Division:inst|Add0~42                                                                                                                      ; 8       ;
; Clock_Division:inst|Add0~40                                                                                                                      ; 8       ;
; Clock_Division:inst|Add0~36                                                                                                                      ; 8       ;
; Clock_Division:inst|Add0~32                                                                                                                      ; 8       ;
; Clock_Division:inst|Add0~30                                                                                                                      ; 8       ;
; Clock_Division:inst|Add0~28                                                                                                                      ; 8       ;
; Clock_Division:inst|Add0~26                                                                                                                      ; 8       ;
; Clock_Division:inst|Add0~16                                                                                                                      ; 8       ;
; smg_display:inst2|Mux2~1                                                                                                                         ; 7       ;
; count:inst4|SEC_L[0]                                                                                                                             ; 7       ;
; smg_display:inst2|SE[1]                                                                                                                          ; 6       ;
; count:inst4|SEC_L[1]                                                                                                                             ; 6       ;
; count:inst4|SEC_L[2]                                                                                                                             ; 6       ;
; count:inst4|SEC_L[3]                                                                                                                             ; 6       ;
; count:inst4|SEC_H[0]                                                                                                                             ; 6       ;
; RST~input                                                                                                                                        ; 5       ;
; count:inst4|Equal0~0                                                                                                                             ; 5       ;
; count:inst4|Equal1~0                                                                                                                             ; 5       ;
; count:inst4|SEC_H[2]                                                                                                                             ; 5       ;
; count:inst4|SEC_H[3]                                                                                                                             ; 5       ;
; count:inst4|SEC_H[1]                                                                                                                             ; 5       ;
; count:inst4|dir                                                                                                                                  ; 5       ;
; Clock_Division:inst|Add0~0                                                                                                                       ; 5       ;
; smg_display:inst2|SE[2]                                                                                                                          ; 4       ;
; count:inst4|process_1~0                                                                                                                          ; 4       ;
; smg_display:inst2|Mux2~0                                                                                                                         ; 3       ;
; smg_display:inst2|Mux3~0                                                                                                                         ; 3       ;
; Clock_Division:inst|CLK_2s                                                                                                                       ; 3       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[678]~1300           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[651]~1299           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[624]~1298           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[597]~1297           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[543]~1296           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[516]~1295           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[489]~1294           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[462]~1293           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[327]~1292           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[273]~1291           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[195]~1279           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[683]~181            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[684]~180            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[685]~179            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[686]~178            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[691]~177            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[693]~176            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[699]~175            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[678]~307            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[677]~306            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[679]~305            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[680]~304            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[681]~303            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[655]~302            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[656]~301            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[657]~300            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[658]~299            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[663]~298            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[665]~297            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[671]~296            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[679]~1278           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[680]~1277           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[681]~1276           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[682]~1275           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[683]~1274           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[684]~1273           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[685]~1272           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[686]~1271           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[687]~1270           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[688]~1269           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[689]~1268           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[690]~1267           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[691]~1266           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[692]~1265           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[693]~1264           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[694]~1263           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[695]~1262           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[696]~1261           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[697]~1260           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[698]~1259           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[699]~1258           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[700]~1257           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[652]~1256           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[653]~1255           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[654]~1254           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[655]~1253           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[656]~1252           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[657]~1251           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[658]~1250           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[659]~1249           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[660]~1248           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[661]~1247           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[662]~1246           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[663]~1245           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[664]~1244           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[665]~1243           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[666]~1242           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[667]~1241           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[668]~1240           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[669]~1239           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[670]~1238           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[671]~1237           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[672]~1236           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[625]~1235           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[626]~1234           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[627]~1233           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[628]~1232           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[629]~1231           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[630]~1230           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[631]~1229           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[632]~1228           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[633]~1227           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[634]~1226           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[635]~1225           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[636]~1224           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[637]~1223           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[638]~1222           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[639]~1221           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[640]~1220           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[641]~1219           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[642]~1218           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[643]~1217           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[644]~1216           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[598]~1215           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[599]~1214           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[600]~1213           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[601]~1212           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[602]~1211           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[603]~1210           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[604]~1209           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[605]~1208           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[606]~1207           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[607]~1206           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[608]~1205           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[609]~1204           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[610]~1203           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[611]~1202           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[612]~1201           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[613]~1200           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[614]~1199           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[615]~1198           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[616]~1197           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[570]~1196           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[571]~1195           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[572]~1194           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[573]~1193           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[574]~1192           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[575]~1191           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[576]~1190           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[577]~1189           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[578]~1188           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[579]~1187           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[580]~1186           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[581]~1185           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[582]~1184           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[583]~1183           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[584]~1182           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[585]~1181           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[586]~1180           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[587]~1179           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[588]~1178           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[544]~1177           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[545]~1176           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[546]~1175           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[547]~1174           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[548]~1173           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[549]~1172           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[550]~1171           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[551]~1170           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[552]~1169           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[553]~1168           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[554]~1167           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[555]~1166           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[556]~1165           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[557]~1164           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[558]~1163           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[559]~1162           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[560]~1161           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[514]~1160           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[514]~1159           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[517]~1158           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[518]~1157           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[519]~1156           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[520]~1155           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[521]~1154           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[522]~1153           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[523]~1152           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[524]~1151           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[525]~1150           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[526]~1149           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[527]~1148           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[528]~1147           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[529]~1146           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[530]~1145           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[531]~1144           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[532]~1143           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[490]~1142           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[491]~1141           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[492]~1140           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[493]~1139           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[494]~1138           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[495]~1137           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[496]~1136           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[497]~1135           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[498]~1134           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[499]~1133           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[500]~1132           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[501]~1131           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[502]~1130           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[503]~1129           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[504]~1128           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[463]~1127           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[464]~1126           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[465]~1125           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[466]~1124           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[467]~1123           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[468]~1122           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[469]~1121           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[470]~1120           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[471]~1119           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[472]~1118           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[473]~1117           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[474]~1116           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[475]~1115           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[476]~1114           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[435]~1113           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[436]~1112           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[437]~1111           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[438]~1110           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[439]~1109           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[440]~1108           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[441]~1107           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[442]~1106           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[443]~1105           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[444]~1104           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[445]~1103           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[446]~1102           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[447]~1101           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[448]~1100           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[408]~1099           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[409]~1098           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[410]~1097           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[411]~1096           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[412]~1095           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[413]~1094           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[414]~1093           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[415]~1092           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[416]~1091           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[417]~1090           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[418]~1089           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[419]~1088           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[420]~1087           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[379]~1086           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[379]~1085           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[381]~1084           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[382]~1083           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[383]~1082           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[384]~1081           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[385]~1080           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[386]~1079           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[387]~1078           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[388]~1077           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[389]~1076           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[390]~1075           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[391]~1074           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[392]~1073           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[352]~1072           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[352]~1071           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[354]~1070           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[355]~1069           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[356]~1068           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[357]~1067           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[358]~1066           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[359]~1065           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[360]~1064           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[361]~1063           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[362]~1062           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[363]~1061           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[364]~1060           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[325]~1059           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[325]~1058           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[328]~1057           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[329]~1056           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[330]~1055           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[331]~1054           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[332]~1053           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[333]~1052           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[334]~1051           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[335]~1050           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[336]~1049           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[298]~1048           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[298]~1047           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[300]~1046           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[301]~1045           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[302]~1044           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[303]~1043           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[304]~1042           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[305]~1041           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[306]~1040           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[307]~1039           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[308]~1038           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[274]~1037           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[275]~1036           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[276]~1035           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[277]~1034           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[278]~1033           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[279]~1032           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[280]~1031           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[244]~1030           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[244]~1029           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[246]~1028           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[247]~1027           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[248]~1026           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[249]~1025           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[250]~1024           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[251]~1023           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[252]~1022           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[219]~1021           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[220]~1020           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[221]~1019           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[222]~1018           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[223]~1017           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[224]~1016           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[190]~1015           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[190]~1014           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[192]~1013           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[193]~1012           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[194]~1011           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[196]~1010           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[682]~174            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[687]~173            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[688]~172            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[689]~171            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[690]~170            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[692]~169            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[694]~168            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[695]~167            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[696]~166            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[697]~165            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[698]~164            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[700]~163            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[682]~295            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[683]~294            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[684]~293            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[685]~292            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[686]~291            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[687]~290            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[688]~289            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[689]~288            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[690]~287            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[691]~286            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[692]~285            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[693]~284            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[694]~283            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[695]~282            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[696]~281            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[697]~280            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[699]~279            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[698]~278            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[700]~277            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[654]~276            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[659]~275            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[660]~274            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[661]~273            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[662]~272            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[664]~271            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[666]~270            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[667]~269            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[668]~268            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[669]~267            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[670]~266            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[672]~265            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[676]~1009           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[676]~1008           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[677]~1007           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[678]~1006           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[681]~1003           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[682]~1002           ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[685]~999            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[686]~998            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[696]~988            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[542]~886            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[486]~867            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[407]~791            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[351]~777            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[380]~775            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[324]~762            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[353]~760            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[297]~748            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[326]~746            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[270]~735            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[272]~721            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[216]~712            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[218]~700            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[162]~693            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[191]~691            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[163]~685            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[163]~684            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[164]~682            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[165]~680            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[166]~678            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[168]~674            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[678]~160            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[679]~153            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[676]~152            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[677]~145            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[680]~144            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[681]~139            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[682]~138            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[685]~135            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[686]~134            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[689]~131            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[690]~130            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[692]~128            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[695]~125            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[696]~124            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[700]~120            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[654]~116            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[659]~106            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[660]~104            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[661]~102            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[662]~100            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[664]~96             ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[666]~92             ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[667]~90             ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[668]~88             ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[669]~86             ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[670]~84             ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[672]~80             ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[676]~262            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[676]~259            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[679]~248            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[680]~243            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[683]~240            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[684]~239            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[687]~236            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[688]~235            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[691]~232            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[692]~231            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[695]~228            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[696]~227            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[699]~224            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[700]~223            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[626]~194            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[631]~184            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[632]~182            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[633]~180            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[634]~178            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[636]~174            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[638]~170            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[639]~168            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[640]~166            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[641]~164            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[642]~162            ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[644]~158            ; 2       ;
; count:inst4|Y2~0                                                                                                                                 ; 2       ;
; count:inst4|Y1~0                                                                                                                                 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[25]~46 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[24]~44 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[23]~42 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[22]~40 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[20]~36 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[19]~34 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[18]~32 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[17]~30 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[16]~28 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[15]~26 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[14]~24 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[13]~22 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[12]~20 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[9]~14  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[8]~12  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[5]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[4]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[24]~44 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[23]~42 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[22]~40 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[21]~38 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[20]~36 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[19]~34 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[18]~32 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[17]~30 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[16]~28 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[15]~26 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[14]~24 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[13]~22 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[12]~20 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[11]~18 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[10]~16 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[9]~14  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[8]~12  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[7]~10  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[6]~8   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[5]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[4]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[3]~2   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[2]~0   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[23]~42 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[22]~40 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[21]~38 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[20]~36 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[19]~34 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[18]~32 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[17]~30 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[16]~28 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[15]~26 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[14]~24 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[13]~22 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[12]~20 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[11]~18 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[10]~16 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[9]~14  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[8]~12  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[7]~10  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[6]~8   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[5]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[4]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[3]~2   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[2]~0   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[22]~40 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[21]~38 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[20]~36 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[19]~34 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[18]~32 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[17]~30 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[16]~28 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[15]~26 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[14]~24 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[13]~22 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[12]~20 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[11]~18 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[10]~16 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[9]~14  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[8]~12  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[7]~10  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[6]~8   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[5]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[4]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[3]~2   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_22_result_int[2]~0   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[21]~38 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[20]~36 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[19]~34 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[18]~32 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[17]~30 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[16]~28 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[15]~26 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[14]~24 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[13]~22 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[12]~20 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[11]~18 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[10]~16 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[9]~14  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[8]~12  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[7]~10  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[6]~8   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[5]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[4]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[3]~2   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_21_result_int[2]~0   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[20]~36 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[19]~34 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[18]~32 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[17]~30 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[16]~28 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[15]~26 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[14]~24 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[13]~22 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[12]~20 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[11]~18 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[10]~16 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[9]~14  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[8]~12  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[7]~10  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[6]~8   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[5]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[4]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[3]~2   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_20_result_int[2]~0   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_18_result_int[0]~36  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_19_result_int[19]~34 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_19_result_int[18]~32 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_19_result_int[17]~30 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_19_result_int[16]~28 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_19_result_int[15]~26 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_19_result_int[14]~24 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_19_result_int[13]~22 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_19_result_int[12]~20 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_19_result_int[11]~18 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_19_result_int[10]~16 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_19_result_int[9]~14  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_19_result_int[8]~12  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_19_result_int[7]~10  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_19_result_int[6]~8   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_19_result_int[5]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_19_result_int[4]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_19_result_int[3]~2   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_19_result_int[2]~0   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_18_result_int[18]~32 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_18_result_int[17]~30 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_18_result_int[16]~28 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_18_result_int[15]~26 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_18_result_int[14]~24 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_18_result_int[13]~22 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_18_result_int[12]~20 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_18_result_int[11]~18 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_18_result_int[10]~16 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_18_result_int[9]~14  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_18_result_int[8]~12  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_18_result_int[7]~10  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_18_result_int[6]~8   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_18_result_int[5]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_18_result_int[4]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_18_result_int[3]~2   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_18_result_int[2]~0   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_17_result_int[17]~30 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_17_result_int[16]~28 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_17_result_int[15]~26 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_17_result_int[14]~24 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_17_result_int[13]~22 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_17_result_int[12]~20 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_17_result_int[11]~18 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_17_result_int[10]~16 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_17_result_int[9]~14  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_17_result_int[8]~12  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_17_result_int[7]~10  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_17_result_int[6]~8   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_17_result_int[5]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_17_result_int[4]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_17_result_int[3]~2   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_17_result_int[2]~0   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_16_result_int[16]~28 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_16_result_int[15]~26 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_16_result_int[14]~24 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_16_result_int[13]~22 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_16_result_int[12]~20 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_16_result_int[11]~18 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_16_result_int[10]~16 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_16_result_int[9]~14  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_16_result_int[8]~12  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_16_result_int[7]~10  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_16_result_int[6]~8   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_16_result_int[5]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_16_result_int[4]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_16_result_int[3]~2   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_16_result_int[2]~0   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_15_result_int[15]~26 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_15_result_int[14]~24 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_15_result_int[13]~22 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_15_result_int[12]~20 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_15_result_int[11]~18 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_15_result_int[10]~16 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_15_result_int[9]~14  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_15_result_int[8]~12  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_15_result_int[7]~10  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_15_result_int[6]~8   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_15_result_int[5]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_15_result_int[4]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_15_result_int[3]~2   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_15_result_int[2]~0   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_13_result_int[0]~26  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_14_result_int[14]~24 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_14_result_int[13]~22 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_14_result_int[12]~20 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_14_result_int[11]~18 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_14_result_int[10]~16 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_14_result_int[9]~14  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_14_result_int[8]~12  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_14_result_int[7]~10  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_14_result_int[6]~8   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_14_result_int[5]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_14_result_int[4]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_14_result_int[3]~2   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_14_result_int[2]~0   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_12_result_int[0]~24  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_13_result_int[13]~22 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_13_result_int[12]~20 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_13_result_int[11]~18 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_13_result_int[10]~16 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_13_result_int[9]~14  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_13_result_int[8]~12  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_13_result_int[7]~10  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_13_result_int[6]~8   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_13_result_int[5]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_13_result_int[4]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_13_result_int[3]~2   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_13_result_int[2]~0   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_11_result_int[0]~22  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_12_result_int[12]~20 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_12_result_int[11]~18 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_12_result_int[10]~16 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_12_result_int[9]~14  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_12_result_int[8]~12  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_12_result_int[7]~10  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_12_result_int[6]~8   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_12_result_int[5]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_12_result_int[4]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_12_result_int[3]~2   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_12_result_int[2]~0   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_10_result_int[0]~20  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_11_result_int[11]~18 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_11_result_int[10]~16 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_11_result_int[9]~14  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_11_result_int[8]~12  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_11_result_int[7]~10  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_11_result_int[6]~8   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_11_result_int[5]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_11_result_int[4]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_11_result_int[3]~2   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_11_result_int[2]~0   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_10_result_int[10]~16 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_10_result_int[9]~14  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_10_result_int[8]~12  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_10_result_int[7]~10  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_10_result_int[6]~8   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_10_result_int[5]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_10_result_int[4]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_10_result_int[3]~2   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_10_result_int[2]~0   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_8_result_int[0]~16   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_9_result_int[9]~14   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_9_result_int[8]~12   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_9_result_int[7]~10   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_9_result_int[6]~8    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_9_result_int[5]~6    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_9_result_int[4]~4    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_9_result_int[3]~2    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_9_result_int[2]~0    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_8_result_int[8]~12   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_8_result_int[7]~10   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_8_result_int[6]~8    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_8_result_int[5]~6    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_8_result_int[4]~4    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_8_result_int[3]~2    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_8_result_int[2]~0    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_6_result_int[0]~12   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_7_result_int[7]~10   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_7_result_int[6]~8    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_7_result_int[5]~6    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_7_result_int[4]~4    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_7_result_int[3]~2    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_7_result_int[2]~0    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_6_result_int[6]~8    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_6_result_int[5]~6    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_6_result_int[4]~4    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_6_result_int[3]~2    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_6_result_int[2]~0    ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[4]~48  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[2]~44  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[24]~36 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[23]~34 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[22]~32 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[19]~26 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[18]~24 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[16]~20 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[13]~14 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[12]~12 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[9]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[8]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[6]~0   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[24]~36 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[23]~34 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[22]~32 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[21]~30 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[20]~28 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[19]~26 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[18]~24 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[17]~22 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[16]~20 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[15]~18 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[14]~16 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[13]~14 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[12]~12 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[11]~10 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[10]~8  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[9]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[8]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[7]~2   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod1|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[6]~0   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[2]~48  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[3]~46  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[2]~48  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[1]~46  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[3]~44  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[23]~36 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[22]~34 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[19]~28 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[18]~26 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[15]~20 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[14]~18 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[11]~12 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[10]~10 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[7]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_25_result_int[6]~2   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[4]~42  ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[24]~38 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[23]~36 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[22]~34 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[21]~32 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[20]~30 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[19]~28 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[18]~26 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[17]~24 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[16]~22 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[15]~20 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[14]~18 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[13]~16 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[12]~14 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[11]~12 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[10]~10 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[9]~8   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[8]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[7]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[6]~2   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_24_result_int[5]~0   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[23]~36 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[22]~34 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[21]~32 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[20]~30 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[19]~28 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[18]~26 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[17]~24 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[16]~22 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[15]~20 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[14]~18 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[13]~16 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[12]~14 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[11]~12 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[10]~10 ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[9]~8   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[8]~6   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[7]~4   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[6]~2   ; 2       ;
; Clock_Division:inst|lpm_divide:Mod0|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|add_sub_23_result_int[5]~0   ; 2       ;
; smg_display:inst2|SE[0]~2                                                                                                                        ; 1       ;
; count:inst4|SEC_L[0]~5                                                                                                                           ; 1       ;
; count:inst4|SEC_H[0]~5                                                                                                                           ; 1       ;
; Clock_Division:inst|Equal3~36                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~35                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~34                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal2~109                                                                                                                   ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[677]~1290           ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[650]~1289           ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[623]~1288           ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[596]~1287           ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[569]~1286           ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[515]~1285           ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[488]~1284           ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[461]~1283           ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[434]~1282           ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[299]~1281           ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[245]~1280           ; 1       ;
; Clock_Division:inst|Equal2~108                                                                                                                   ; 1       ;
; Clock_Division:inst|Equal2~107                                                                                                                   ; 1       ;
; Clock_Division:inst|Equal2~106                                                                                                                   ; 1       ;
; Clock_Division:inst|Equal2~105                                                                                                                   ; 1       ;
; Clock_Division:inst|Equal2~104                                                                                                                   ; 1       ;
; Clock_Division:inst|Equal1~86                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal1~85                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal1~84                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal1~83                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal1~82                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal1~81                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~33                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal2~103                                                                                                                   ; 1       ;
; smg_display:inst2|LED8s[4]~11                                                                                                                    ; 1       ;
; count:inst4|G2~2                                                                                                                                 ; 1       ;
; count:inst4|G1~2                                                                                                                                 ; 1       ;
; Clock_Division:inst|CLK_ms~2                                                                                                                     ; 1       ;
; Clock_Division:inst|CLK_ms~1                                                                                                                     ; 1       ;
; Clock_Division:inst|CLK_ms~0                                                                                                                     ; 1       ;
; Clock_Division:inst|Equal3~32                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~31                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~30                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~29                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~28                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~27                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~26                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~25                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~24                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~23                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~22                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~21                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~20                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~19                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~18                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~17                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~16                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~15                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~14                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~13                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~12                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~11                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~10                                                                                                                    ; 1       ;
; Clock_Division:inst|Equal3~9                                                                                                                     ; 1       ;
; Clock_Division:inst|Equal3~8                                                                                                                     ; 1       ;
; Clock_Division:inst|Equal3~7                                                                                                                     ; 1       ;
; Clock_Division:inst|Equal3~6                                                                                                                     ; 1       ;
; Clock_Division:inst|Equal3~5                                                                                                                     ; 1       ;
; Clock_Division:inst|Equal3~4                                                                                                                     ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[679]~1005           ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[680]~1004           ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[683]~1001           ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[684]~1000           ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[687]~997            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[688]~996            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[689]~995            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[690]~994            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[691]~993            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[692]~992            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[693]~991            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[694]~990            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[695]~989            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[697]~987            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[698]~986            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[699]~985            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[700]~984            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[649]~983            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[649]~982            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[650]~981            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[651]~980            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[652]~979            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[653]~978            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[654]~977            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[655]~976            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[656]~975            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[657]~974            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[658]~973            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[659]~972            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[660]~971            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[661]~970            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[662]~969            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[663]~968            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[664]~967            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[665]~966            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[666]~965            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[667]~964            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[668]~963            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[669]~962            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[670]~961            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[671]~960            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[672]~959            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[622]~958            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[622]~957            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[623]~956            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[624]~955            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[625]~954            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[626]~953            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[627]~952            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[628]~951            ; 1       ;
; Clock_Division:inst|lpm_divide:Mod2|lpm_divide_scm:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_maf:divider|StageOut[629]~950            ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 2,368 / 116,715 ( 2 % ) ;
; C16 interconnects     ; 13 / 3,886 ( < 1 % )    ;
; C4 interconnects      ; 1,190 / 73,752 ( 2 % )  ;
; Direct links          ; 469 / 116,715 ( < 1 % ) ;
; Global clocks         ; 4 / 20 ( 20 % )         ;
; Local interconnects   ; 599 / 39,600 ( 2 % )    ;
; R24 interconnects     ; 9 / 3,777 ( < 1 % )     ;
; R4 interconnects      ; 1,242 / 99,858 ( 1 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.17) ; Number of LABs  (Total = 131) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 4                             ;
; 3                                           ; 4                             ;
; 4                                           ; 5                             ;
; 5                                           ; 0                             ;
; 6                                           ; 8                             ;
; 7                                           ; 2                             ;
; 8                                           ; 1                             ;
; 9                                           ; 6                             ;
; 10                                          ; 1                             ;
; 11                                          ; 6                             ;
; 12                                          ; 1                             ;
; 13                                          ; 6                             ;
; 14                                          ; 2                             ;
; 15                                          ; 4                             ;
; 16                                          ; 73                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.06) ; Number of LABs  (Total = 131) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 1                             ;
; 1 Clock                            ; 7                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 12.49) ; Number of LABs  (Total = 131) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 8                             ;
; 2                                            ; 3                             ;
; 3                                            ; 5                             ;
; 4                                            ; 5                             ;
; 5                                            ; 0                             ;
; 6                                            ; 8                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 6                             ;
; 10                                           ; 1                             ;
; 11                                           ; 6                             ;
; 12                                           ; 1                             ;
; 13                                           ; 4                             ;
; 14                                           ; 3                             ;
; 15                                           ; 4                             ;
; 16                                           ; 70                            ;
; 17                                           ; 1                             ;
; 18                                           ; 0                             ;
; 19                                           ; 0                             ;
; 20                                           ; 0                             ;
; 21                                           ; 0                             ;
; 22                                           ; 0                             ;
; 23                                           ; 0                             ;
; 24                                           ; 0                             ;
; 25                                           ; 1                             ;
; 26                                           ; 0                             ;
; 27                                           ; 0                             ;
; 28                                           ; 0                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.24) ; Number of LABs  (Total = 131) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 14                            ;
; 2                                                ; 4                             ;
; 3                                                ; 3                             ;
; 4                                                ; 5                             ;
; 5                                                ; 2                             ;
; 6                                                ; 7                             ;
; 7                                                ; 6                             ;
; 8                                                ; 1                             ;
; 9                                                ; 10                            ;
; 10                                               ; 1                             ;
; 11                                               ; 11                            ;
; 12                                               ; 9                             ;
; 13                                               ; 8                             ;
; 14                                               ; 16                            ;
; 15                                               ; 12                            ;
; 16                                               ; 22                            ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.81) ; Number of LABs  (Total = 131) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 10                            ;
; 3                                            ; 1                             ;
; 4                                            ; 4                             ;
; 5                                            ; 5                             ;
; 6                                            ; 6                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 5                             ;
; 10                                           ; 1                             ;
; 11                                           ; 4                             ;
; 12                                           ; 5                             ;
; 13                                           ; 7                             ;
; 14                                           ; 1                             ;
; 15                                           ; 6                             ;
; 16                                           ; 0                             ;
; 17                                           ; 4                             ;
; 18                                           ; 3                             ;
; 19                                           ; 2                             ;
; 20                                           ; 7                             ;
; 21                                           ; 4                             ;
; 22                                           ; 9                             ;
; 23                                           ; 4                             ;
; 24                                           ; 11                            ;
; 25                                           ; 9                             ;
; 26                                           ; 7                             ;
; 27                                           ; 1                             ;
; 28                                           ; 4                             ;
; 29                                           ; 2                             ;
; 30                                           ; 3                             ;
; 31                                           ; 2                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 19           ; 0            ; 19           ; 0            ; 0            ; 23        ; 19           ; 0            ; 23        ; 23        ; 0            ; 21           ; 0            ; 0            ; 2            ; 0            ; 21           ; 2            ; 0            ; 0            ; 0            ; 21           ; 0            ; 0            ; 0            ; 0            ; 0            ; 23        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 4            ; 23           ; 4            ; 23           ; 23           ; 0         ; 4            ; 23           ; 0         ; 0         ; 23           ; 2            ; 23           ; 23           ; 21           ; 23           ; 2            ; 21           ; 23           ; 23           ; 23           ; 2            ; 23           ; 23           ; 23           ; 23           ; 23           ; 0         ; 23           ; 23           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; R1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R2                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Y1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Y2                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G2                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED8s[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED8s[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED8s[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED8s[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED8s[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED8s[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED8s[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED8s[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_display[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_display[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_display[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_display[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEL[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEL[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEL[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; sys_clk         ; sys_clk              ; 5.1               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                ;
+-----------------------------+----------------------------+-------------------+
; Source Register             ; Destination Register       ; Delay Added in ns ;
+-----------------------------+----------------------------+-------------------+
; Clock_Division:inst|CLK_ms  ; Clock_Division:inst|CLK_ms ; 2.559             ;
; Clock_Division:inst|CLK_1s  ; Clock_Division:inst|CLK_1s ; 2.536             ;
; Clock_Division:inst|tmp[26] ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[25] ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[24] ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[23] ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[22] ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[21] ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[20] ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[19] ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[18] ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[17] ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[16] ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[15] ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[14] ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[13] ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[12] ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[11] ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[10] ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[9]  ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[8]  ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[7]  ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[6]  ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[5]  ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[4]  ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[3]  ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[2]  ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[1]  ; Clock_Division:inst|CLK_1s ; 1.268             ;
; Clock_Division:inst|tmp[0]  ; Clock_Division:inst|CLK_1s ; 1.268             ;
+-----------------------------+----------------------------+-------------------+
Note: This table only shows the top 29 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device EP4CE40F23C8 for design "traffic"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE15F23C8 is compatible
    Info (176445): Device EP4CE30F23C8 is compatible
    Info (176445): Device EP4CE55F23C8 is compatible
    Info (176445): Device EP4CE75F23C8 is compatible
    Info (176445): Device EP4CE115F23C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 23 total pins
    Info (169086): Pin LED_display[3] not assigned to an exact location on the device
    Info (169086): Pin LED_display[2] not assigned to an exact location on the device
    Info (169086): Pin LED_display[1] not assigned to an exact location on the device
    Info (169086): Pin LED_display[0] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'traffic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node sys_clk~input (placed in PIN G1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node Clock_Division:inst|CLK_1s 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Clock_Division:inst|CLK_1s~0
Info (176353): Automatically promoted node Clock_Division:inst|CLK_ms 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Clock_Division:inst|CLK_ms~2
Info (176353): Automatically promoted node RST~input (placed in PIN B12 (CLK9, DIFFCLK_5p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node count:inst4|Y1~0
        Info (176357): Destination node count:inst4|Y2~0
        Info (176357): Destination node count:inst4|dir~0
        Info (176357): Destination node count:inst4|G1~2
        Info (176357): Destination node count:inst4|G2~2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 4 (unused VREF, 2.5V VCCIO, 0 input, 4 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  30 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  45 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 6 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 4 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 4 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 3 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 13% of the available device resources in the region that extends from location X22_Y22 to location X33_Y32
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.45 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file E:/Field_Programable_Gate_Array/FPGA_text_final/tst5_traffic1/output_files/traffic.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5688 megabytes
    Info: Processing ended: Sat May 21 14:32:38 2022
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:24


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/Field_Programable_Gate_Array/FPGA_text_final/tst5_traffic1/output_files/traffic.fit.smsg.


