Timing Analyzer report for programador
Thu Jun  6 16:32:20 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'controlador:inst|clk_int'
 14. Slow 1200mV 85C Model Setup: 'controlador:inst|clk_int_2'
 15. Slow 1200mV 85C Model Hold: 'controlador:inst|clk_int'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'controlador:inst|clk_int_2'
 18. Slow 1200mV 85C Model Recovery: 'controlador:inst|clk_int_2'
 19. Slow 1200mV 85C Model Recovery: 'controlador:inst|clk_int'
 20. Slow 1200mV 85C Model Removal: 'controlador:inst|clk_int'
 21. Slow 1200mV 85C Model Removal: 'controlador:inst|clk_int_2'
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'controlador:inst|clk_int'
 31. Slow 1200mV 0C Model Setup: 'controlador:inst|clk_int_2'
 32. Slow 1200mV 0C Model Hold: 'clk'
 33. Slow 1200mV 0C Model Hold: 'controlador:inst|clk_int'
 34. Slow 1200mV 0C Model Hold: 'controlador:inst|clk_int_2'
 35. Slow 1200mV 0C Model Recovery: 'controlador:inst|clk_int_2'
 36. Slow 1200mV 0C Model Recovery: 'controlador:inst|clk_int'
 37. Slow 1200mV 0C Model Removal: 'controlador:inst|clk_int'
 38. Slow 1200mV 0C Model Removal: 'controlador:inst|clk_int_2'
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'controlador:inst|clk_int'
 47. Fast 1200mV 0C Model Setup: 'controlador:inst|clk_int_2'
 48. Fast 1200mV 0C Model Hold: 'controlador:inst|clk_int'
 49. Fast 1200mV 0C Model Hold: 'controlador:inst|clk_int_2'
 50. Fast 1200mV 0C Model Hold: 'clk'
 51. Fast 1200mV 0C Model Recovery: 'controlador:inst|clk_int'
 52. Fast 1200mV 0C Model Recovery: 'controlador:inst|clk_int_2'
 53. Fast 1200mV 0C Model Removal: 'controlador:inst|clk_int'
 54. Fast 1200mV 0C Model Removal: 'controlador:inst|clk_int_2'
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Board Trace Model Assignments
 58. Input Transition Times
 59. Signal Integrity Metrics (Slow 1200mv 0c Model)
 60. Signal Integrity Metrics (Slow 1200mv 85c Model)
 61. Signal Integrity Metrics (Fast 1200mv 0c Model)
 62. Setup Transfers
 63. Hold Transfers
 64. Recovery Transfers
 65. Removal Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths Summary
 69. Clock Status Summary
 70. Unconstrained Input Ports
 71. Unconstrained Output Ports
 72. Unconstrained Input Ports
 73. Unconstrained Output Ports
 74. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; programador                                            ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C6                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
; controlador:inst|clk_int   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:inst|clk_int }   ;
; controlador:inst|clk_int_2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:inst|clk_int_2 } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 288.93 MHz ; 250.0 MHz       ; clk                        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 374.11 MHz ; 374.11 MHz      ; controlador:inst|clk_int   ;                                                               ;
; 428.08 MHz ; 428.08 MHz      ; controlador:inst|clk_int_2 ;                                                               ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -2.461 ; -14.179       ;
; controlador:inst|clk_int   ; -1.926 ; -20.492       ;
; controlador:inst|clk_int_2 ; -1.336 ; -22.685       ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; controlador:inst|clk_int   ; 0.342 ; 0.000         ;
; clk                        ; 0.343 ; 0.000         ;
; controlador:inst|clk_int_2 ; 0.343 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; controlador:inst|clk_int_2 ; -0.716 ; -12.828       ;
; controlador:inst|clk_int   ; -0.682 ; -8.881        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary              ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; controlador:inst|clk_int   ; 0.963 ; 0.000         ;
; controlador:inst|clk_int_2 ; 1.156 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -14.000       ;
; controlador:inst|clk_int   ; -1.000 ; -24.000       ;
; controlador:inst|clk_int_2 ; -1.000 ; -20.000       ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                               ;
+--------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; -2.461 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.088     ; 3.368      ;
; -2.328 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.064     ; 3.259      ;
; -2.309 ; controlador:inst|cuenta_int[1]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.064     ; 3.240      ;
; -2.193 ; controlador:inst|cuenta_int[2]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.064     ; 3.124      ;
; -2.125 ; controlador:inst|cuenta_int[3]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.064     ; 3.056      ;
; -1.785 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.063     ; 2.717      ;
; -1.757 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.063     ; 2.689      ;
; -1.707 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.063     ; 2.639      ;
; -1.678 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.426     ; 2.247      ;
; -1.441 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.372      ;
; -1.403 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.334      ;
; -1.401 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.088     ; 2.308      ;
; -1.399 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.330      ;
; -1.387 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.318      ;
; -1.384 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.315      ;
; -1.380 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.311      ;
; -1.320 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.251      ;
; -1.317 ; controlador:inst|cuenta_int[4]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.248      ;
; -1.282 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.213      ;
; -1.278 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.209      ;
; -1.252 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.183      ;
; -1.249 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.180      ;
; -1.245 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 2.176      ;
; -1.113 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; 0.261      ; 2.369      ;
; -1.003 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 1.000        ; -0.088     ; 1.910      ;
; -0.946 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.088     ; 1.853      ;
; -0.885 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; 0.500        ; 1.973      ; 3.542      ;
; -0.842 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; 0.500        ; 1.997      ; 3.523      ;
; -0.717 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.063     ; 1.649      ;
; -0.702 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.063     ; 1.634      ;
; -0.684 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.615      ;
; -0.682 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.063     ; 1.614      ;
; -0.623 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.554      ;
; -0.563 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.494      ;
; -0.512 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.443      ;
; -0.488 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.419      ;
; -0.474 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.405      ;
; -0.470 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 1.401      ;
; -0.437 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; 0.286      ; 1.718      ;
; -0.432 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; 0.286      ; 1.713      ;
; -0.385 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.426     ; 0.954      ;
; -0.382 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; 0.286      ; 1.663      ;
; -0.366 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.063     ; 1.298      ;
; -0.282 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; 1.000        ; 1.973      ; 3.439      ;
; -0.278 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; 1.000        ; 1.997      ; 3.459      ;
; 0.078  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.063     ; 0.854      ;
; 0.244  ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.064     ; 0.687      ;
; 0.259  ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; -0.077     ; 0.659      ;
; 0.272  ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[0] ; clk                        ; clk         ; 1.000        ; -0.064     ; 0.659      ;
; 0.273  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.063     ; 0.659      ;
+--------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'controlador:inst|clk_int'                                                                                                                       ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                         ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; -1.926 ; controlador:inst|state.dp_02      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.705      ;
; -1.926 ; controlador:inst|state.dp_02      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.705      ;
; -1.926 ; controlador:inst|state.dp_02      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.705      ;
; -1.926 ; controlador:inst|state.dp_02      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.705      ;
; -1.926 ; controlador:inst|state.dp_02      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.705      ;
; -1.917 ; controlador:inst|state.dp_1E      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.696      ;
; -1.917 ; controlador:inst|state.dp_1E      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.696      ;
; -1.917 ; controlador:inst|state.dp_1E      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.696      ;
; -1.917 ; controlador:inst|state.dp_1E      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.696      ;
; -1.917 ; controlador:inst|state.dp_1E      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.696      ;
; -1.749 ; controlador:inst|state.dp_00      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.528      ;
; -1.749 ; controlador:inst|state.dp_00      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.528      ;
; -1.749 ; controlador:inst|state.dp_00      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.528      ;
; -1.749 ; controlador:inst|state.dp_00      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.528      ;
; -1.749 ; controlador:inst|state.dp_00      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.528      ;
; -1.736 ; controlador:inst|state.dp_BA      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.217     ; 2.514      ;
; -1.736 ; controlador:inst|state.dp_BA      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.217     ; 2.514      ;
; -1.736 ; controlador:inst|state.dp_BA      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.217     ; 2.514      ;
; -1.736 ; controlador:inst|state.dp_BA      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.217     ; 2.514      ;
; -1.736 ; controlador:inst|state.dp_BA      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.217     ; 2.514      ;
; -1.724 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.217     ; 2.502      ;
; -1.724 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.217     ; 2.502      ;
; -1.724 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.217     ; 2.502      ;
; -1.724 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.217     ; 2.502      ;
; -1.724 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.217     ; 2.502      ;
; -1.673 ; programador:inst1|state.idle_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 2.603      ;
; -1.673 ; programador:inst1|state.idle_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 2.603      ;
; -1.673 ; programador:inst1|state.idle_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 2.603      ;
; -1.673 ; programador:inst1|state.idle_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 2.603      ;
; -1.673 ; programador:inst1|state.idle_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.065     ; 2.603      ;
; -1.658 ; controlador:inst|state.dp_07      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.437      ;
; -1.658 ; controlador:inst|state.dp_07      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.437      ;
; -1.658 ; controlador:inst|state.dp_07      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.437      ;
; -1.658 ; controlador:inst|state.dp_07      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.437      ;
; -1.658 ; controlador:inst|state.dp_07      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.437      ;
; -1.561 ; programador:inst1|state.idle      ; programador:inst1|data[7]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 2.490      ;
; -1.561 ; programador:inst1|state.idle      ; programador:inst1|data[3]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 2.490      ;
; -1.561 ; programador:inst1|state.idle      ; programador:inst1|data[2]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 2.490      ;
; -1.561 ; programador:inst1|state.idle      ; programador:inst1|data[1]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 2.490      ;
; -1.561 ; programador:inst1|state.idle      ; programador:inst1|data[0]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.066     ; 2.490      ;
; -1.550 ; controlador:inst|state.dp_81      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.329      ;
; -1.550 ; controlador:inst|state.dp_81      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.329      ;
; -1.550 ; controlador:inst|state.dp_81      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.329      ;
; -1.550 ; controlador:inst|state.dp_81      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.329      ;
; -1.550 ; controlador:inst|state.dp_81      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.329      ;
; -1.540 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.319      ;
; -1.540 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.319      ;
; -1.540 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.319      ;
; -1.540 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.319      ;
; -1.540 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.319      ;
; -1.531 ; controlador:inst|state.dp_02      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 2.311      ;
; -1.522 ; controlador:inst|state.dp_1E      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 2.302      ;
; -1.509 ; controlador:inst|state.dp_02      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.214     ; 2.290      ;
; -1.500 ; controlador:inst|state.dp_1E      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.214     ; 2.281      ;
; -1.354 ; controlador:inst|state.dp_00      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 2.134      ;
; -1.332 ; controlador:inst|state.dp_00      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.214     ; 2.113      ;
; -1.325 ; controlador:inst|state.idle       ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.104      ;
; -1.325 ; controlador:inst|state.idle       ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.104      ;
; -1.325 ; controlador:inst|state.idle       ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.104      ;
; -1.325 ; controlador:inst|state.idle       ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.104      ;
; -1.325 ; controlador:inst|state.idle       ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 2.104      ;
; -1.263 ; controlador:inst|state.dp_07      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 2.043      ;
; -1.241 ; controlador:inst|state.dp_07      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.214     ; 2.022      ;
; -1.234 ; controlador:inst|state.dp_02      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 2.014      ;
; -1.226 ; controlador:inst|state.dp_02      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 2.006      ;
; -1.225 ; controlador:inst|state.dp_1E      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 2.005      ;
; -1.217 ; controlador:inst|state.dp_1E      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 1.997      ;
; -1.155 ; controlador:inst|state.dp_81      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 1.935      ;
; -1.145 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 1.925      ;
; -1.116 ; controlador:inst|state.dp_81      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.214     ; 1.897      ;
; -1.057 ; controlador:inst|state.dp_00      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 1.837      ;
; -1.049 ; controlador:inst|state.dp_00      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 1.829      ;
; -1.042 ; programador:inst1|state.idle_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.063     ; 1.974      ;
; -1.010 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.214     ; 1.791      ;
; -0.971 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 1.751      ;
; -0.967 ; controlador:inst|state.dw_02      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.217     ; 1.745      ;
; -0.966 ; controlador:inst|state.dp_07      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 1.746      ;
; -0.958 ; controlador:inst|state.dp_07      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 1.738      ;
; -0.892 ; controlador:inst|state.dp_BA      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 1.672      ;
; -0.860 ; controlador:inst|state.dw_07      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.217     ; 1.638      ;
; -0.858 ; controlador:inst|state.dp_81      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 1.638      ;
; -0.853 ; controlador:inst|state.dw_07      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.217     ; 1.631      ;
; -0.850 ; controlador:inst|state.dp_81      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 1.630      ;
; -0.848 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 1.628      ;
; -0.840 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 1.620      ;
; -0.837 ; controlador:inst|state.idle       ; programador:inst1|count[2]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; 0.111      ; 1.943      ;
; -0.837 ; controlador:inst|state.idle       ; programador:inst1|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; 0.111      ; 1.943      ;
; -0.837 ; controlador:inst|state.idle       ; programador:inst1|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; 0.111      ; 1.943      ;
; -0.814 ; programador:inst1|count[0]        ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.404     ; 1.405      ;
; -0.812 ; programador:inst1|count[1]        ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.404     ; 1.403      ;
; -0.804 ; controlador:inst|state.stop_1     ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.216     ; 1.583      ;
; -0.742 ; controlador:inst|state.idle       ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.214     ; 1.523      ;
; -0.705 ; programador:inst1|count[2]        ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.404     ; 1.296      ;
; -0.696 ; controlador:inst|state.dw_81      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.217     ; 1.474      ;
; -0.696 ; controlador:inst|state.dw_81      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.217     ; 1.474      ;
; -0.696 ; controlador:inst|state.dw_1E      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.217     ; 1.474      ;
; -0.689 ; controlador:inst|state.dw_1E      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.217     ; 1.467      ;
; -0.679 ; programador:inst1|state.ack_2     ; programador:inst1|state.ack_3   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.064     ; 1.610      ;
; -0.661 ; programador:inst1|state.b_write_3 ; programador:inst1|count[2]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; 0.262      ; 1.918      ;
; -0.661 ; programador:inst1|state.b_write_3 ; programador:inst1|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; 0.262      ; 1.918      ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'controlador:inst|clk_int_2'                                                                                                                   ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.336 ; controlador:inst|count[0]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.399     ; 1.932      ;
; -1.335 ; controlador:inst|count[0]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.399     ; 1.931      ;
; -1.335 ; controlador:inst|count[0]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.399     ; 1.931      ;
; -1.331 ; controlador:inst|count[0]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.399     ; 1.927      ;
; -1.265 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.259      ; 2.519      ;
; -1.265 ; controlador:inst|state.dp_02   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.259      ; 2.519      ;
; -1.256 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.259      ; 2.510      ;
; -1.256 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.259      ; 2.510      ;
; -1.213 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.400     ; 1.808      ;
; -1.213 ; controlador:inst|count[0]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.400     ; 1.808      ;
; -1.212 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.400     ; 1.807      ;
; -1.210 ; controlador:inst|count[0]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.400     ; 1.805      ;
; -1.207 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.400     ; 1.802      ;
; -1.206 ; controlador:inst|count[0]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.400     ; 1.801      ;
; -1.205 ; controlador:inst|count[0]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.400     ; 1.800      ;
; -1.193 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.399     ; 1.789      ;
; -1.103 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.024     ; 2.074      ;
; -1.103 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.024     ; 2.074      ;
; -1.103 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.024     ; 2.074      ;
; -1.088 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.259      ; 2.342      ;
; -1.088 ; controlador:inst|state.dp_00   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.259      ; 2.342      ;
; -1.082 ; programador:inst1|state.idle   ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 2.052      ;
; -1.082 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 2.052      ;
; -1.082 ; programador:inst1|state.idle   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 2.052      ;
; -1.071 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.258      ; 2.324      ;
; -1.071 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.258      ; 2.324      ;
; -1.058 ; controlador:inst|count[1]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.399     ; 1.654      ;
; -1.057 ; controlador:inst|count[1]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.399     ; 1.653      ;
; -1.057 ; controlador:inst|count[1]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.399     ; 1.653      ;
; -1.053 ; controlador:inst|count[1]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.399     ; 1.649      ;
; -0.997 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.259      ; 2.251      ;
; -0.997 ; controlador:inst|state.dp_07   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.259      ; 2.251      ;
; -0.992 ; programador:inst1|state.idle_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.298      ; 2.285      ;
; -0.992 ; programador:inst1|state.idle_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.298      ; 2.285      ;
; -0.992 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.258      ; 2.245      ;
; -0.992 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.258      ; 2.245      ;
; -0.952 ; programador:inst1|state.idle   ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.297      ; 2.244      ;
; -0.952 ; programador:inst1|state.idle   ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.297      ; 2.244      ;
; -0.950 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.024     ; 1.921      ;
; -0.949 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.024     ; 1.920      ;
; -0.947 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.024     ; 1.918      ;
; -0.945 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.024     ; 1.916      ;
; -0.944 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.024     ; 1.915      ;
; -0.937 ; programador:inst1|state.idle   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.907      ;
; -0.935 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.400     ; 1.530      ;
; -0.935 ; controlador:inst|count[1]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.400     ; 1.530      ;
; -0.934 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.904      ;
; -0.934 ; programador:inst1|state.idle   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.904      ;
; -0.934 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.400     ; 1.529      ;
; -0.933 ; programador:inst1|state.idle   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.903      ;
; -0.933 ; programador:inst1|state.idle   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.903      ;
; -0.932 ; controlador:inst|count[1]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.400     ; 1.527      ;
; -0.929 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.400     ; 1.524      ;
; -0.928 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.400     ; 1.523      ;
; -0.927 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.400     ; 1.522      ;
; -0.924 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.024     ; 1.895      ;
; -0.915 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.399     ; 1.511      ;
; -0.914 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.884      ;
; -0.889 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.259      ; 2.143      ;
; -0.889 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.259      ; 2.143      ;
; -0.879 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.259      ; 2.133      ;
; -0.879 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.259      ; 2.133      ;
; -0.811 ; programador:inst1|state.error  ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.297      ; 2.103      ;
; -0.811 ; programador:inst1|state.error  ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.297      ; 2.103      ;
; -0.675 ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.065     ; 1.605      ;
; -0.640 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.610      ;
; -0.639 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.609      ;
; -0.639 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.609      ;
; -0.636 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.606      ;
; -0.635 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.605      ;
; -0.632 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.602      ;
; -0.631 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.601      ;
; -0.624 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.026     ; 1.593      ;
; -0.617 ; programador:inst1|state.idle   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.026     ; 1.586      ;
; -0.615 ; programador:inst1|state.idle   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.026     ; 1.584      ;
; -0.615 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.026     ; 1.584      ;
; -0.614 ; programador:inst1|state.idle   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.026     ; 1.583      ;
; -0.609 ; programador:inst1|state.idle   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.026     ; 1.578      ;
; -0.608 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.026     ; 1.577      ;
; -0.552 ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.064     ; 1.483      ;
; -0.407 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.339      ;
; -0.389 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.065     ; 1.319      ;
; -0.385 ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.317      ;
; -0.372 ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.065     ; 1.302      ;
; -0.361 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.065     ; 1.291      ;
; -0.349 ; programador:inst1|state.idle_2 ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.024     ; 1.320      ;
; -0.322 ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.065     ; 1.252      ;
; -0.275 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.207      ;
; -0.199 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.077     ; 1.117      ;
; -0.123 ; programador:inst1|state.idle   ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.093      ;
; -0.115 ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.047      ;
; -0.109 ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.041      ;
; -0.087 ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.063     ; 1.019      ;
; -0.046 ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.064     ; 0.977      ;
; 0.001  ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.064     ; 0.930      ;
; 0.084  ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.064     ; 0.847      ;
; 0.104  ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.064     ; 0.827      ;
; 0.223  ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.064     ; 0.708      ;
; 0.241  ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.064     ; 0.690      ;
; 0.259  ; controlador:inst|count[1]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.077     ; 0.659      ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'controlador:inst|clk_int'                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.342 ; programador:inst1|count[2]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; programador:inst1|count[1]        ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.078      ; 0.577      ;
; 0.345 ; programador:inst1|count[0]        ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.078      ; 0.580      ;
; 0.356 ; programador:inst1|data[5]         ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; programador:inst1|state.idle      ; programador:inst1|state.idle      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; programador:inst1|state.error     ; programador:inst1|state.error     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 0.577      ;
; 0.372 ; programador:inst1|state.b_write_1 ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 0.592      ;
; 0.448 ; programador:inst1|state.b_write_3 ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.403      ; 1.008      ;
; 0.448 ; programador:inst1|state.b_write_3 ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.403      ; 1.008      ;
; 0.450 ; programador:inst1|state.b_write_3 ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.403      ; 1.010      ;
; 0.516 ; programador:inst1|state.start     ; programador:inst1|state.start_2   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 0.736      ;
; 0.530 ; programador:inst1|state.stop_2    ; programador:inst1|state.idle      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 0.751      ;
; 0.537 ; programador:inst1|state.b_write_2 ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 0.757      ;
; 0.585 ; programador:inst1|count[1]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.078      ; 0.820      ;
; 0.585 ; programador:inst1|count[0]        ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.078      ; 0.820      ;
; 0.596 ; programador:inst1|count[0]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.078      ; 0.831      ;
; 0.607 ; programador:inst1|state.idle_2    ; programador:inst1|state.stop_1    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 0.828      ;
; 0.622 ; programador:inst1|state.ack_fin   ; programador:inst1|state.idle_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 0.843      ;
; 0.646 ; programador:inst1|state.idle      ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 0.867      ;
; 0.669 ; programador:inst1|state.idle_2    ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 0.890      ;
; 0.679 ; programador:inst1|state.b_trans   ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 0.900      ;
; 0.687 ; programador:inst1|state.stop_1    ; programador:inst1|state.stop_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 0.908      ;
; 0.713 ; programador:inst1|state.ack_fin   ; programador:inst1|state.error     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.065      ; 0.935      ;
; 0.719 ; controlador:inst|state.dw_1E      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.023      ; 0.919      ;
; 0.744 ; programador:inst1|state.idle      ; programador:inst1|state.start     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 0.964      ;
; 0.782 ; controlador:inst|state.dp_81      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.024      ; 0.983      ;
; 0.783 ; controlador:inst|state.dp_81      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.024      ; 0.984      ;
; 0.791 ; programador:inst1|state.b_write_3 ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 1.011      ;
; 0.813 ; programador:inst1|state.ack_3     ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 1.033      ;
; 0.816 ; programador:inst1|count[2]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; -0.262     ; 0.711      ;
; 0.835 ; controlador:inst|state.stop_2     ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.024      ; 1.036      ;
; 0.836 ; programador:inst1|state.ack_1     ; programador:inst1|state.ack_2     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.065      ; 1.058      ;
; 0.851 ; controlador:inst|state.dw_07      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.023      ; 1.051      ;
; 0.886 ; programador:inst1|state.start_2   ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 1.106      ;
; 0.899 ; controlador:inst|state.dp_BA      ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.024      ; 1.100      ;
; 0.911 ; programador:inst1|state.idle_2    ; programador:inst1|state.idle_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.064      ; 1.132      ;
; 0.924 ; controlador:inst|state.dp_02      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.024      ; 1.125      ;
; 0.924 ; controlador:inst|state.stop_1     ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.024      ; 1.125      ;
; 0.931 ; controlador:inst|state.dp_BA      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.023      ; 1.131      ;
; 0.937 ; programador:inst1|count[1]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; -0.262     ; 0.832      ;
; 0.949 ; programador:inst1|count[0]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; -0.262     ; 0.844      ;
; 0.997 ; controlador:inst|state.dp_BA      ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.199      ;
; 1.006 ; controlador:inst|state.dp_1E      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.024      ; 1.207      ;
; 1.008 ; controlador:inst|state.dp_07      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.024      ; 1.209      ;
; 1.008 ; controlador:inst|state.dp_BA_2    ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.024      ; 1.209      ;
; 1.010 ; controlador:inst|state.dp_BA_2    ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.212      ;
; 1.040 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.023      ; 1.240      ;
; 1.056 ; programador:inst1|state.start_2   ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.403      ; 1.616      ;
; 1.056 ; programador:inst1|state.start_2   ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.403      ; 1.616      ;
; 1.056 ; programador:inst1|state.start_2   ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.403      ; 1.616      ;
; 1.058 ; controlador:inst|state.dp_BA      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.023      ; 1.258      ;
; 1.069 ; controlador:inst|state.dp_BA      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.023      ; 1.269      ;
; 1.099 ; controlador:inst|state.idle       ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.026      ; 1.302      ;
; 1.123 ; controlador:inst|state.dw_1E      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.023      ; 1.323      ;
; 1.130 ; controlador:inst|state.stop_2     ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.024      ; 1.331      ;
; 1.141 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.023      ; 1.341      ;
; 1.144 ; controlador:inst|state.dw_81      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.023      ; 1.344      ;
; 1.145 ; controlador:inst|state.dw_81      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.023      ; 1.345      ;
; 1.154 ; controlador:inst|state.dp_BA      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.356      ;
; 1.162 ; controlador:inst|state.dw_1E      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.023      ; 1.362      ;
; 1.174 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.023      ; 1.374      ;
; 1.189 ; programador:inst1|state.b_write_3 ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 1.409      ;
; 1.214 ; programador:inst1|count[2]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; -0.262     ; 1.109      ;
; 1.237 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.439      ;
; 1.253 ; controlador:inst|state.dw_07      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.023      ; 1.453      ;
; 1.257 ; controlador:inst|state.stop_1     ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.024      ; 1.458      ;
; 1.271 ; controlador:inst|state.idle       ; programador:inst1|count[2]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.365      ; 1.813      ;
; 1.271 ; controlador:inst|state.idle       ; programador:inst1|count[0]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.365      ; 1.813      ;
; 1.271 ; controlador:inst|state.idle       ; programador:inst1|count[1]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.365      ; 1.813      ;
; 1.272 ; controlador:inst|state.dp_81      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.474      ;
; 1.275 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.477      ;
; 1.287 ; controlador:inst|state.dp_81      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.489      ;
; 1.290 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.492      ;
; 1.292 ; controlador:inst|state.dw_07      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.023      ; 1.492      ;
; 1.306 ; programador:inst1|state.ack_2     ; programador:inst1|state.ack_3     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 1.526      ;
; 1.322 ; programador:inst1|count[1]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; -0.262     ; 1.217      ;
; 1.327 ; programador:inst1|count[0]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; -0.262     ; 1.222      ;
; 1.383 ; controlador:inst|state.dp_1E      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.024      ; 1.584      ;
; 1.390 ; controlador:inst|state.dp_07      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.592      ;
; 1.405 ; controlador:inst|state.dp_07      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.607      ;
; 1.414 ; controlador:inst|state.dp_07      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.024      ; 1.615      ;
; 1.422 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.026      ; 1.625      ;
; 1.422 ; controlador:inst|state.dp_1E      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.024      ; 1.623      ;
; 1.437 ; controlador:inst|state.dw_02      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.023      ; 1.637      ;
; 1.453 ; controlador:inst|state.dp_07      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.024      ; 1.654      ;
; 1.481 ; controlador:inst|state.dp_00      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.683      ;
; 1.495 ; controlador:inst|state.dp_81      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.026      ; 1.698      ;
; 1.496 ; controlador:inst|state.dp_00      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.698      ;
; 1.498 ; programador:inst1|state.idle_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.065      ; 1.720      ;
; 1.572 ; controlador:inst|state.dp_81      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.774      ;
; 1.575 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.777      ;
; 1.640 ; controlador:inst|state.dp_07      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.026      ; 1.843      ;
; 1.653 ; controlador:inst|state.dp_1E      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.855      ;
; 1.655 ; controlador:inst|state.dp_02      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.857      ;
; 1.668 ; controlador:inst|state.dp_1E      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.870      ;
; 1.670 ; controlador:inst|state.dp_02      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.872      ;
; 1.690 ; controlador:inst|state.dp_07      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.892      ;
; 1.731 ; controlador:inst|state.dp_00      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.026      ; 1.934      ;
; 1.781 ; controlador:inst|state.dp_00      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.983      ;
; 1.809 ; programador:inst1|state.idle_2    ; programador:inst1|data[7]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.063      ; 2.029      ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                               ;
+-------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.343 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.357 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.359 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[0] ; clk                        ; clk         ; 0.000        ; 0.064      ; 0.580      ;
; 0.367 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 0.588      ;
; 0.531 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.063      ; 0.751      ;
; 0.689 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; 0.000        ; 2.048      ; 3.123      ;
; 0.719 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; 0.000        ; 2.073      ; 3.178      ;
; 0.821 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.042      ;
; 0.832 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.426      ; 1.415      ;
; 0.839 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.060      ;
; 0.852 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.426      ; 1.435      ;
; 0.873 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.426      ; 1.456      ;
; 0.919 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.063      ; 1.139      ;
; 0.922 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; -0.286     ; 0.793      ;
; 0.936 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.157      ;
; 0.953 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.174      ;
; 0.958 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.179      ;
; 0.970 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.191      ;
; 1.003 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.224      ;
; 1.007 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.228      ;
; 1.028 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.249      ;
; 1.029 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.063      ; 1.249      ;
; 1.030 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.063      ; 1.250      ;
; 1.038 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.259      ;
; 1.045 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.266      ;
; 1.151 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.372      ;
; 1.152 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.373      ;
; 1.154 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.375      ;
; 1.185 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.063      ; 1.405      ;
; 1.241 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; -0.500       ; 2.073      ; 3.200      ;
; 1.261 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.482      ;
; 1.292 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; -0.500       ; 2.048      ; 3.226      ;
; 1.337 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.558      ;
; 1.345 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.566      ;
; 1.347 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.568      ;
; 1.381 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.602      ;
; 1.477 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 0.000        ; 0.039      ; 1.673      ;
; 1.481 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.039      ; 1.677      ;
; 1.541 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.402      ; 2.100      ;
; 1.694 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.039      ; 1.890      ;
; 1.748 ; controlador:inst|cuenta_int[4]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.064      ; 1.969      ;
; 1.972 ; controlador:inst|cuenta_int[2]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.064      ; 2.193      ;
; 2.023 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.063      ; 2.243      ;
; 2.043 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.063      ; 2.263      ;
; 2.064 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.063      ; 2.284      ;
; 2.081 ; controlador:inst|cuenta_int[3]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.064      ; 2.302      ;
; 2.081 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; -0.286     ; 1.952      ;
; 2.173 ; controlador:inst|cuenta_int[1]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.064      ; 2.394      ;
; 2.281 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.064      ; 2.502      ;
; 2.732 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.039      ; 2.928      ;
+-------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'controlador:inst|clk_int_2'                                                                                                                   ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.343 ; controlador:inst|count[1]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.577      ;
; 0.346 ; controlador:inst|count[0]      ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.580      ;
; 0.356 ; controlador:inst|state.done    ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.dp_07   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.dw_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.dw_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.dp_81   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.dp_00   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.dw_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.dp_02   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.dw_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.577      ;
; 0.374 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.595      ;
; 0.392 ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.613      ;
; 0.496 ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.717      ;
; 0.512 ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.733      ;
; 0.553 ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.774      ;
; 0.571 ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 0.792      ;
; 0.588 ; programador:inst1|state.idle   ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 0.980      ;
; 0.630 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.399      ; 1.186      ;
; 0.644 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.399      ; 1.200      ;
; 0.707 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.264      ;
; 0.709 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.266      ;
; 0.710 ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.065      ; 0.932      ;
; 0.710 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.267      ;
; 0.712 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.269      ;
; 0.718 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.952      ;
; 0.727 ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.065      ; 0.949      ;
; 0.732 ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.065      ; 0.954      ;
; 0.778 ; programador:inst1|state.idle_2 ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.216      ; 1.171      ;
; 0.825 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.382      ;
; 0.827 ; controlador:inst|state.dp_07   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.384      ;
; 0.878 ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.098      ;
; 0.905 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.065      ; 1.127      ;
; 0.916 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.473      ;
; 0.918 ; controlador:inst|state.dp_00   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.475      ;
; 0.932 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.152      ;
; 0.937 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.065      ; 1.159      ;
; 0.941 ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.161      ;
; 0.958 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.178      ;
; 0.986 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.399      ; 1.542      ;
; 0.986 ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.065      ; 1.208      ;
; 1.014 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.214      ; 1.405      ;
; 1.015 ; programador:inst1|state.idle   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.214      ; 1.406      ;
; 1.018 ; programador:inst1|state.idle   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.214      ; 1.409      ;
; 1.018 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.214      ; 1.409      ;
; 1.021 ; programador:inst1|state.idle   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.214      ; 1.412      ;
; 1.021 ; programador:inst1|state.idle   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.214      ; 1.412      ;
; 1.033 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.214      ; 1.424      ;
; 1.069 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.399      ; 1.625      ;
; 1.088 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.645      ;
; 1.089 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.481      ;
; 1.090 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.482      ;
; 1.090 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.647      ;
; 1.090 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.647      ;
; 1.092 ; controlador:inst|state.dp_02   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.649      ;
; 1.094 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.486      ;
; 1.094 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.486      ;
; 1.095 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.487      ;
; 1.096 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.488      ;
; 1.097 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.489      ;
; 1.120 ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.064      ; 1.341      ;
; 1.234 ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.454      ;
; 1.255 ; programador:inst1|state.error  ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.550      ; 1.982      ;
; 1.255 ; programador:inst1|state.error  ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.550      ; 1.982      ;
; 1.268 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.660      ;
; 1.270 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.662      ;
; 1.294 ; programador:inst1|state.idle   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.686      ;
; 1.295 ; programador:inst1|state.idle   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.687      ;
; 1.297 ; programador:inst1|state.idle   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.689      ;
; 1.300 ; programador:inst1|state.idle   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.692      ;
; 1.330 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.216      ; 1.723      ;
; 1.333 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.216      ; 1.726      ;
; 1.352 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.216      ; 1.745      ;
; 1.352 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.216      ; 1.745      ;
; 1.353 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.216      ; 1.746      ;
; 1.356 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.216      ; 1.749      ;
; 1.419 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.259     ; 1.317      ;
; 1.422 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.259     ; 1.320      ;
; 1.423 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.259     ; 1.321      ;
; 1.424 ; controlador:inst|count[1]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.259     ; 1.322      ;
; 1.428 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.259     ; 1.326      ;
; 1.428 ; controlador:inst|count[1]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.259     ; 1.326      ;
; 1.443 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.259     ; 1.341      ;
; 1.462 ; programador:inst1|state.idle   ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.550      ; 2.189      ;
; 1.462 ; programador:inst1|state.idle   ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.550      ; 2.189      ;
; 1.490 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.258     ; 1.389      ;
; 1.513 ; programador:inst1|state.idle_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.551      ; 2.241      ;
; 1.513 ; programador:inst1|state.idle_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.551      ; 2.241      ;
; 1.596 ; programador:inst1|state.idle   ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.988      ;
; 1.596 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.988      ;
; 1.596 ; programador:inst1|state.idle   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.988      ;
; 1.605 ; controlador:inst|count[1]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.258     ; 1.504      ;
; 1.608 ; controlador:inst|count[1]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.258     ; 1.507      ;
; 1.608 ; controlador:inst|count[1]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.258     ; 1.507      ;
; 1.609 ; controlador:inst|count[1]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.258     ; 1.508      ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'controlador:inst|clk_int_2'                                                                                                             ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -0.716 ; programador:inst1|state.error ; controlador:inst|state.dp_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.026     ; 1.685      ;
; -0.716 ; programador:inst1|state.error ; controlador:inst|state.dp_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.026     ; 1.685      ;
; -0.716 ; programador:inst1|state.error ; controlador:inst|state.dw_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.026     ; 1.685      ;
; -0.716 ; programador:inst1|state.error ; controlador:inst|state.dp_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.026     ; 1.685      ;
; -0.716 ; programador:inst1|state.error ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.026     ; 1.685      ;
; -0.716 ; programador:inst1|state.error ; controlador:inst|state.dp_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.026     ; 1.685      ;
; -0.716 ; programador:inst1|state.error ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.026     ; 1.685      ;
; -0.716 ; programador:inst1|state.error ; controlador:inst|state.idle    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.026     ; 1.685      ;
; -0.710 ; programador:inst1|state.error ; controlador:inst|state.done    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.680      ;
; -0.710 ; programador:inst1|state.error ; controlador:inst|state.stop_2  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.680      ;
; -0.710 ; programador:inst1|state.error ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.680      ;
; -0.710 ; programador:inst1|state.error ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.680      ;
; -0.710 ; programador:inst1|state.error ; controlador:inst|state.stop_1  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.680      ;
; -0.710 ; programador:inst1|state.error ; controlador:inst|state.dw_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.680      ;
; -0.710 ; programador:inst1|state.error ; controlador:inst|state.dw_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.680      ;
; -0.710 ; programador:inst1|state.error ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.680      ;
; -0.710 ; programador:inst1|state.error ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.680      ;
; -0.710 ; programador:inst1|state.error ; controlador:inst|state.dw_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.025     ; 1.680      ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'controlador:inst|clk_int'                                                                                                                ;
+--------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; -0.682 ; controlador:inst|state.idle ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.214     ; 1.463      ;
; -0.682 ; controlador:inst|state.idle ; programador:inst1|state.error     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.214     ; 1.463      ;
; -0.682 ; controlador:inst|state.idle ; programador:inst1|state.ack_2     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.214     ; 1.463      ;
; -0.604 ; controlador:inst|state.idle ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 1.384      ;
; -0.604 ; controlador:inst|state.idle ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 1.384      ;
; -0.604 ; controlador:inst|state.idle ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 1.384      ;
; -0.604 ; controlador:inst|state.idle ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 1.384      ;
; -0.604 ; controlador:inst|state.idle ; programador:inst1|state.ack_1     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.215     ; 1.384      ;
; -0.545 ; controlador:inst|state.idle ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.214     ; 1.326      ;
; -0.545 ; controlador:inst|state.idle ; programador:inst1|state.start_2   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.214     ; 1.326      ;
; -0.545 ; controlador:inst|state.idle ; programador:inst1|state.stop_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.214     ; 1.326      ;
; -0.545 ; controlador:inst|state.idle ; programador:inst1|state.ack_3     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.214     ; 1.326      ;
; -0.545 ; controlador:inst|state.idle ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.214     ; 1.326      ;
; -0.545 ; controlador:inst|state.idle ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.214     ; 1.326      ;
; -0.545 ; controlador:inst|state.idle ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.214     ; 1.326      ;
+--------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'controlador:inst|clk_int'                                                                                                                ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.963 ; controlador:inst|state.idle ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.165      ;
; 0.963 ; controlador:inst|state.idle ; programador:inst1|state.start_2   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.165      ;
; 0.963 ; controlador:inst|state.idle ; programador:inst1|state.stop_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.165      ;
; 0.963 ; controlador:inst|state.idle ; programador:inst1|state.ack_3     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.165      ;
; 0.963 ; controlador:inst|state.idle ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.165      ;
; 0.963 ; controlador:inst|state.idle ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.165      ;
; 0.963 ; controlador:inst|state.idle ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.165      ;
; 1.058 ; controlador:inst|state.idle ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.260      ;
; 1.058 ; controlador:inst|state.idle ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.260      ;
; 1.058 ; controlador:inst|state.idle ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.260      ;
; 1.058 ; controlador:inst|state.idle ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.260      ;
; 1.058 ; controlador:inst|state.idle ; programador:inst1|state.ack_1     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.025      ; 1.260      ;
; 1.112 ; controlador:inst|state.idle ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.026      ; 1.315      ;
; 1.112 ; controlador:inst|state.idle ; programador:inst1|state.error     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.026      ; 1.315      ;
; 1.112 ; controlador:inst|state.idle ; programador:inst1|state.ack_2     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.026      ; 1.315      ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'controlador:inst|clk_int_2'                                                                                                             ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 1.156 ; programador:inst1|state.error ; controlador:inst|state.done    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.548      ;
; 1.156 ; programador:inst1|state.error ; controlador:inst|state.stop_2  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.548      ;
; 1.156 ; programador:inst1|state.error ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.548      ;
; 1.156 ; programador:inst1|state.error ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.548      ;
; 1.156 ; programador:inst1|state.error ; controlador:inst|state.stop_1  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.548      ;
; 1.156 ; programador:inst1|state.error ; controlador:inst|state.dw_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.548      ;
; 1.156 ; programador:inst1|state.error ; controlador:inst|state.dw_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.548      ;
; 1.156 ; programador:inst1|state.error ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.548      ;
; 1.156 ; programador:inst1|state.error ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.548      ;
; 1.156 ; programador:inst1|state.error ; controlador:inst|state.dw_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.215      ; 1.548      ;
; 1.164 ; programador:inst1|state.error ; controlador:inst|state.dp_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.214      ; 1.555      ;
; 1.164 ; programador:inst1|state.error ; controlador:inst|state.dp_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.214      ; 1.555      ;
; 1.164 ; programador:inst1|state.error ; controlador:inst|state.dw_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.214      ; 1.555      ;
; 1.164 ; programador:inst1|state.error ; controlador:inst|state.dp_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.214      ; 1.555      ;
; 1.164 ; programador:inst1|state.error ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.214      ; 1.555      ;
; 1.164 ; programador:inst1|state.error ; controlador:inst|state.dp_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.214      ; 1.555      ;
; 1.164 ; programador:inst1|state.error ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.214      ; 1.555      ;
; 1.164 ; programador:inst1|state.error ; controlador:inst|state.idle    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.214      ; 1.555      ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 324.57 MHz ; 250.0 MHz       ; clk                        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 413.74 MHz ; 413.74 MHz      ; controlador:inst|clk_int   ;                                                               ;
; 479.39 MHz ; 479.39 MHz      ; controlador:inst|clk_int_2 ;                                                               ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -2.081 ; -11.442       ;
; controlador:inst|clk_int   ; -1.639 ; -16.296       ;
; controlador:inst|clk_int_2 ; -1.086 ; -18.230       ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk                        ; 0.297 ; 0.000         ;
; controlador:inst|clk_int   ; 0.299 ; 0.000         ;
; controlador:inst|clk_int_2 ; 0.299 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary               ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; controlador:inst|clk_int_2 ; -0.558 ; -9.904        ;
; controlador:inst|clk_int   ; -0.479 ; -6.080        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary               ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; controlador:inst|clk_int   ; 0.850 ; 0.000         ;
; controlador:inst|clk_int_2 ; 1.060 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -14.000       ;
; controlador:inst|clk_int   ; -1.000 ; -24.000       ;
; controlador:inst|clk_int_2 ; -1.000 ; -20.000       ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                ;
+--------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; -2.081 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.996      ;
; -1.964 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.902      ;
; -1.942 ; controlador:inst|cuenta_int[1]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.880      ;
; -1.846 ; controlador:inst|cuenta_int[2]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.784      ;
; -1.768 ; controlador:inst|cuenta_int[3]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.706      ;
; -1.480 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.418      ;
; -1.474 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.412      ;
; -1.433 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.394     ; 2.034      ;
; -1.429 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.367      ;
; -1.154 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.092      ;
; -1.133 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.080     ; 2.048      ;
; -1.125 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.063      ;
; -1.122 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.060      ;
; -1.117 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.055      ;
; -1.114 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.052      ;
; -1.106 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 2.044      ;
; -1.060 ; controlador:inst|cuenta_int[4]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.998      ;
; -1.048 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.986      ;
; -1.011 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.949      ;
; -1.008 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.946      ;
; -1.007 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.945      ;
; -1.004 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.942      ;
; -0.988 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.926      ;
; -0.869 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; 0.244      ; 2.108      ;
; -0.770 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 1.000        ; -0.080     ; 1.685      ;
; -0.731 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.080     ; 1.646      ;
; -0.681 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; 0.500        ; 1.795      ; 3.141      ;
; -0.656 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; 0.500        ; 1.818      ; 3.139      ;
; -0.523 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.461      ;
; -0.508 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.446      ;
; -0.493 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.431      ;
; -0.493 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.431      ;
; -0.445 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.383      ;
; -0.387 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.325      ;
; -0.340 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.278      ;
; -0.327 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.265      ;
; -0.303 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.241      ;
; -0.300 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.238      ;
; -0.268 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; 0.267      ; 1.530      ;
; -0.261 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; 0.267      ; 1.523      ;
; -0.244 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.394     ; 0.845      ;
; -0.217 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.057     ; 1.155      ;
; -0.216 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; 0.267      ; 1.478      ;
; -0.196 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; 1.000        ; 1.818      ; 3.179      ;
; -0.166 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; 1.000        ; 1.795      ; 3.126      ;
; 0.172  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.057     ; 0.766      ;
; 0.321  ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.057     ; 0.617      ;
; 0.342  ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; -0.070     ; 0.583      ;
; 0.355  ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[0] ; clk                        ; clk         ; 1.000        ; -0.057     ; 0.583      ;
; 0.355  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 1.000        ; -0.057     ; 0.583      ;
; 0.355  ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.057     ; 0.583      ;
+--------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'controlador:inst|clk_int'                                                                                                                        ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                         ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; -1.639 ; controlador:inst|state.dp_02      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.456      ;
; -1.639 ; controlador:inst|state.dp_02      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.456      ;
; -1.639 ; controlador:inst|state.dp_02      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.456      ;
; -1.639 ; controlador:inst|state.dp_02      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.456      ;
; -1.639 ; controlador:inst|state.dp_02      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.456      ;
; -1.632 ; controlador:inst|state.dp_1E      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.449      ;
; -1.632 ; controlador:inst|state.dp_1E      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.449      ;
; -1.632 ; controlador:inst|state.dp_1E      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.449      ;
; -1.632 ; controlador:inst|state.dp_1E      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.449      ;
; -1.632 ; controlador:inst|state.dp_1E      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.449      ;
; -1.490 ; controlador:inst|state.dp_00      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.307      ;
; -1.490 ; controlador:inst|state.dp_00      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.307      ;
; -1.490 ; controlador:inst|state.dp_00      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.307      ;
; -1.490 ; controlador:inst|state.dp_00      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.307      ;
; -1.490 ; controlador:inst|state.dp_00      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.307      ;
; -1.460 ; controlador:inst|state.dp_BA      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.179     ; 2.276      ;
; -1.460 ; controlador:inst|state.dp_BA      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.179     ; 2.276      ;
; -1.460 ; controlador:inst|state.dp_BA      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.179     ; 2.276      ;
; -1.460 ; controlador:inst|state.dp_BA      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.179     ; 2.276      ;
; -1.460 ; controlador:inst|state.dp_BA      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.179     ; 2.276      ;
; -1.447 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.179     ; 2.263      ;
; -1.447 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.179     ; 2.263      ;
; -1.447 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.179     ; 2.263      ;
; -1.447 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.179     ; 2.263      ;
; -1.447 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.179     ; 2.263      ;
; -1.417 ; programador:inst1|state.idle_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 2.356      ;
; -1.417 ; programador:inst1|state.idle_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 2.356      ;
; -1.417 ; programador:inst1|state.idle_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 2.356      ;
; -1.417 ; programador:inst1|state.idle_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 2.356      ;
; -1.417 ; programador:inst1|state.idle_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 2.356      ;
; -1.404 ; controlador:inst|state.dp_07      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.221      ;
; -1.404 ; controlador:inst|state.dp_07      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.221      ;
; -1.404 ; controlador:inst|state.dp_07      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.221      ;
; -1.404 ; controlador:inst|state.dp_07      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.221      ;
; -1.404 ; controlador:inst|state.dp_07      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.221      ;
; -1.307 ; programador:inst1|state.idle      ; programador:inst1|data[7]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 2.245      ;
; -1.307 ; programador:inst1|state.idle      ; programador:inst1|data[3]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 2.245      ;
; -1.307 ; programador:inst1|state.idle      ; programador:inst1|data[2]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 2.245      ;
; -1.307 ; programador:inst1|state.idle      ; programador:inst1|data[1]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 2.245      ;
; -1.307 ; programador:inst1|state.idle      ; programador:inst1|data[0]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.057     ; 2.245      ;
; -1.298 ; controlador:inst|state.dp_81      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.115      ;
; -1.298 ; controlador:inst|state.dp_81      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.115      ;
; -1.298 ; controlador:inst|state.dp_81      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.115      ;
; -1.298 ; controlador:inst|state.dp_81      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.115      ;
; -1.298 ; controlador:inst|state.dp_81      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.115      ;
; -1.290 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.107      ;
; -1.290 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.107      ;
; -1.290 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.107      ;
; -1.290 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.107      ;
; -1.290 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.107      ;
; -1.284 ; controlador:inst|state.dp_02      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.101      ;
; -1.277 ; controlador:inst|state.dp_1E      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 2.094      ;
; -1.249 ; controlador:inst|state.dp_02      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.177     ; 2.067      ;
; -1.242 ; controlador:inst|state.dp_1E      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.177     ; 2.060      ;
; -1.135 ; controlador:inst|state.dp_00      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.952      ;
; -1.100 ; controlador:inst|state.dp_00      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.177     ; 1.918      ;
; -1.067 ; controlador:inst|state.idle       ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.884      ;
; -1.067 ; controlador:inst|state.idle       ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.884      ;
; -1.067 ; controlador:inst|state.idle       ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.884      ;
; -1.067 ; controlador:inst|state.idle       ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.884      ;
; -1.067 ; controlador:inst|state.idle       ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.884      ;
; -1.049 ; controlador:inst|state.dp_07      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.866      ;
; -1.014 ; controlador:inst|state.dp_07      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.177     ; 1.832      ;
; -1.005 ; controlador:inst|state.dp_02      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.822      ;
; -1.003 ; controlador:inst|state.dp_02      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.820      ;
; -0.998 ; controlador:inst|state.dp_1E      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.815      ;
; -0.996 ; controlador:inst|state.dp_1E      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.813      ;
; -0.943 ; controlador:inst|state.dp_81      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.760      ;
; -0.935 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.752      ;
; -0.873 ; controlador:inst|state.dp_81      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.177     ; 1.691      ;
; -0.856 ; controlador:inst|state.dp_00      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.673      ;
; -0.854 ; controlador:inst|state.dp_00      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.671      ;
; -0.820 ; programador:inst1|state.idle_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.055     ; 1.760      ;
; -0.780 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.177     ; 1.598      ;
; -0.770 ; controlador:inst|state.dp_07      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.587      ;
; -0.768 ; controlador:inst|state.dp_07      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.585      ;
; -0.765 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.582      ;
; -0.753 ; controlador:inst|state.dw_02      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.179     ; 1.569      ;
; -0.689 ; controlador:inst|state.dp_BA      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.506      ;
; -0.664 ; controlador:inst|state.dp_81      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.481      ;
; -0.662 ; controlador:inst|state.dp_81      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.479      ;
; -0.656 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.473      ;
; -0.654 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.471      ;
; -0.651 ; controlador:inst|state.dw_07      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.179     ; 1.467      ;
; -0.640 ; controlador:inst|state.dw_07      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.179     ; 1.456      ;
; -0.634 ; controlador:inst|state.idle       ; programador:inst1|count[2]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; 0.119      ; 1.748      ;
; -0.634 ; controlador:inst|state.idle       ; programador:inst1|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; 0.119      ; 1.748      ;
; -0.634 ; controlador:inst|state.idle       ; programador:inst1|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; 0.119      ; 1.748      ;
; -0.623 ; programador:inst1|count[0]        ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.365     ; 1.253      ;
; -0.622 ; programador:inst1|count[1]        ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.365     ; 1.252      ;
; -0.601 ; controlador:inst|state.stop_1     ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.179     ; 1.417      ;
; -0.538 ; controlador:inst|state.idle       ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.177     ; 1.356      ;
; -0.531 ; programador:inst1|count[2]        ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.365     ; 1.161      ;
; -0.508 ; programador:inst1|state.ack_2     ; programador:inst1|state.ack_3   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.056     ; 1.447      ;
; -0.504 ; controlador:inst|state.dw_1E      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.179     ; 1.320      ;
; -0.493 ; controlador:inst|state.dw_1E      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.179     ; 1.309      ;
; -0.489 ; programador:inst1|state.b_write_3 ; programador:inst1|count[2]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; 0.240      ; 1.724      ;
; -0.489 ; programador:inst1|state.b_write_3 ; programador:inst1|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; 0.240      ; 1.724      ;
; -0.489 ; programador:inst1|state.b_write_3 ; programador:inst1|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; 0.240      ; 1.724      ;
; -0.489 ; controlador:inst|state.dw_81      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.179     ; 1.305      ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'controlador:inst|clk_int_2'                                                                                                                    ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.086 ; controlador:inst|count[0]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.360     ; 1.721      ;
; -1.085 ; controlador:inst|count[0]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.360     ; 1.720      ;
; -1.085 ; controlador:inst|count[0]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.360     ; 1.720      ;
; -1.082 ; controlador:inst|count[0]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.360     ; 1.717      ;
; -1.052 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.237      ; 2.284      ;
; -1.052 ; controlador:inst|state.dp_02   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.237      ; 2.284      ;
; -1.045 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.237      ; 2.277      ;
; -1.045 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.237      ; 2.277      ;
; -0.977 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.361     ; 1.611      ;
; -0.972 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.361     ; 1.606      ;
; -0.972 ; controlador:inst|count[0]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.361     ; 1.606      ;
; -0.969 ; controlador:inst|count[0]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.361     ; 1.603      ;
; -0.966 ; controlador:inst|count[0]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.361     ; 1.600      ;
; -0.966 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.361     ; 1.600      ;
; -0.964 ; controlador:inst|count[0]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.361     ; 1.598      ;
; -0.959 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.360     ; 1.594      ;
; -0.903 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.237      ; 2.135      ;
; -0.903 ; controlador:inst|state.dp_00   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.237      ; 2.135      ;
; -0.901 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.860      ;
; -0.901 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.860      ;
; -0.901 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.860      ;
; -0.894 ; programador:inst1|state.idle   ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.852      ;
; -0.894 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.852      ;
; -0.894 ; programador:inst1|state.idle   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.852      ;
; -0.879 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.236      ; 2.110      ;
; -0.879 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.236      ; 2.110      ;
; -0.835 ; controlador:inst|count[1]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.360     ; 1.470      ;
; -0.834 ; controlador:inst|count[1]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.360     ; 1.469      ;
; -0.834 ; controlador:inst|count[1]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.360     ; 1.469      ;
; -0.831 ; controlador:inst|count[1]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.360     ; 1.466      ;
; -0.817 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.237      ; 2.049      ;
; -0.817 ; controlador:inst|state.dp_07   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.237      ; 2.049      ;
; -0.810 ; programador:inst1|state.idle_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.256      ; 2.061      ;
; -0.810 ; programador:inst1|state.idle_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.256      ; 2.061      ;
; -0.803 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.236      ; 2.034      ;
; -0.803 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.236      ; 2.034      ;
; -0.771 ; programador:inst1|state.idle   ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.255      ; 2.021      ;
; -0.771 ; programador:inst1|state.idle   ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.255      ; 2.021      ;
; -0.758 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.717      ;
; -0.755 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.714      ;
; -0.755 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.714      ;
; -0.754 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.713      ;
; -0.754 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.713      ;
; -0.754 ; programador:inst1|state.idle   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.712      ;
; -0.751 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.709      ;
; -0.751 ; programador:inst1|state.idle   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.709      ;
; -0.750 ; programador:inst1|state.idle   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.708      ;
; -0.750 ; programador:inst1|state.idle   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.708      ;
; -0.739 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.698      ;
; -0.735 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.693      ;
; -0.726 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.361     ; 1.360      ;
; -0.721 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.361     ; 1.355      ;
; -0.721 ; controlador:inst|count[1]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.361     ; 1.355      ;
; -0.718 ; controlador:inst|count[1]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.361     ; 1.352      ;
; -0.715 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.361     ; 1.349      ;
; -0.715 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.361     ; 1.349      ;
; -0.713 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.361     ; 1.347      ;
; -0.712 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.360     ; 1.347      ;
; -0.711 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.237      ; 1.943      ;
; -0.711 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.237      ; 1.943      ;
; -0.703 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.237      ; 1.935      ;
; -0.703 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.237      ; 1.935      ;
; -0.640 ; programador:inst1|state.error  ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.255      ; 1.890      ;
; -0.640 ; programador:inst1|state.error  ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.255      ; 1.890      ;
; -0.487 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.445      ;
; -0.483 ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.057     ; 1.421      ;
; -0.480 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.438      ;
; -0.479 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.437      ;
; -0.478 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.436      ;
; -0.477 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.435      ;
; -0.476 ; programador:inst1|state.idle   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.433      ;
; -0.475 ; programador:inst1|state.idle   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.432      ;
; -0.474 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.431      ;
; -0.474 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.431      ;
; -0.473 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.431      ;
; -0.473 ; programador:inst1|state.idle   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.430      ;
; -0.472 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.430      ;
; -0.469 ; programador:inst1|state.idle   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.426      ;
; -0.468 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.425      ;
; -0.380 ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 1.319      ;
; -0.242 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.055     ; 1.182      ;
; -0.237 ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.055     ; 1.177      ;
; -0.229 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.057     ; 1.167      ;
; -0.214 ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.057     ; 1.152      ;
; -0.206 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.057     ; 1.144      ;
; -0.205 ; programador:inst1|state.idle_2 ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.164      ;
; -0.165 ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.057     ; 1.103      ;
; -0.148 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.055     ; 1.088      ;
; -0.067 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.068     ; 0.994      ;
; -0.012 ; programador:inst1|state.idle   ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.970      ;
; 0.009  ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.055     ; 0.931      ;
; 0.017  ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.055     ; 0.923      ;
; 0.034  ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.055     ; 0.906      ;
; 0.074  ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 0.865      ;
; 0.116  ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 0.823      ;
; 0.182  ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 0.757      ;
; 0.209  ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 0.730      ;
; 0.312  ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 0.627      ;
; 0.327  ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.056     ; 0.612      ;
; 0.344  ; controlador:inst|count[1]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.068     ; 0.583      ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                ;
+-------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.297 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.310 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.318 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[0] ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.519      ;
; 0.327 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.528      ;
; 0.481 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.682      ;
; 0.643 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; 0.000        ; 1.862      ; 2.859      ;
; 0.687 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; 0.000        ; 1.885      ; 2.926      ;
; 0.735 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.936      ;
; 0.747 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.394      ; 1.285      ;
; 0.749 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.950      ;
; 0.766 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.394      ; 1.304      ;
; 0.792 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.394      ; 1.330      ;
; 0.836 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.037      ;
; 0.837 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; -0.267     ; 0.714      ;
; 0.840 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.041      ;
; 0.851 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.052      ;
; 0.862 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.063      ;
; 0.862 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.063      ;
; 0.910 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.111      ;
; 0.916 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.117      ;
; 0.926 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.127      ;
; 0.931 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.132      ;
; 0.934 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.135      ;
; 0.934 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.135      ;
; 0.949 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.150      ;
; 1.029 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.230      ;
; 1.037 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.238      ;
; 1.039 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.240      ;
; 1.073 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.274      ;
; 1.114 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; -0.500       ; 1.885      ; 2.853      ;
; 1.134 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.335      ;
; 1.142 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; -0.500       ; 1.862      ; 2.858      ;
; 1.199 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.400      ;
; 1.204 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.405      ;
; 1.206 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.407      ;
; 1.232 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.433      ;
; 1.353 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 0.000        ; 0.034      ; 1.531      ;
; 1.357 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.034      ; 1.535      ;
; 1.405 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.371      ; 1.920      ;
; 1.544 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.034      ; 1.722      ;
; 1.570 ; controlador:inst|cuenta_int[4]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.771      ;
; 1.763 ; controlador:inst|cuenta_int[2]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.057      ; 1.964      ;
; 1.809 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.057      ; 2.010      ;
; 1.828 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.057      ; 2.029      ;
; 1.854 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.057      ; 2.055      ;
; 1.860 ; controlador:inst|cuenta_int[3]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.057      ; 2.061      ;
; 1.893 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; -0.267     ; 1.770      ;
; 1.944 ; controlador:inst|cuenta_int[1]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.057      ; 2.145      ;
; 2.036 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.057      ; 2.237      ;
; 2.468 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.034      ; 2.646      ;
+-------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'controlador:inst|clk_int'                                                                                                                          ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.299 ; programador:inst1|count[2]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; programador:inst1|count[1]        ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.511      ;
; 0.307 ; programador:inst1|count[0]        ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.519      ;
; 0.311 ; programador:inst1|data[5]         ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; programador:inst1|state.idle      ; programador:inst1|state.idle      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; programador:inst1|state.error     ; programador:inst1|state.error     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.511      ;
; 0.338 ; programador:inst1|state.b_write_1 ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.538      ;
; 0.410 ; programador:inst1|state.b_write_3 ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.364      ; 0.918      ;
; 0.410 ; programador:inst1|state.b_write_3 ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.364      ; 0.918      ;
; 0.411 ; programador:inst1|state.b_write_3 ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.364      ; 0.919      ;
; 0.466 ; programador:inst1|state.start     ; programador:inst1|state.start_2   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.666      ;
; 0.482 ; programador:inst1|state.stop_2    ; programador:inst1|state.idle      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.682      ;
; 0.484 ; programador:inst1|state.b_write_2 ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.684      ;
; 0.523 ; programador:inst1|count[0]        ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.735      ;
; 0.530 ; programador:inst1|count[1]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.742      ;
; 0.535 ; programador:inst1|count[0]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.747      ;
; 0.543 ; programador:inst1|state.idle_2    ; programador:inst1|state.stop_1    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.743      ;
; 0.558 ; programador:inst1|state.ack_fin   ; programador:inst1|state.idle_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.758      ;
; 0.571 ; programador:inst1|state.idle      ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.771      ;
; 0.600 ; programador:inst1|state.idle_2    ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.800      ;
; 0.622 ; programador:inst1|state.b_trans   ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.057      ; 0.823      ;
; 0.628 ; programador:inst1|state.stop_1    ; programador:inst1|state.stop_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.057      ; 0.829      ;
; 0.646 ; controlador:inst|state.dw_1E      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 0.845      ;
; 0.662 ; programador:inst1|state.ack_fin   ; programador:inst1|state.error     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.057      ; 0.863      ;
; 0.684 ; programador:inst1|state.idle      ; programador:inst1|state.start     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 0.884      ;
; 0.700 ; controlador:inst|state.dp_81      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.900      ;
; 0.701 ; controlador:inst|state.dp_81      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.901      ;
; 0.727 ; programador:inst1|state.b_write_3 ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.055      ; 0.926      ;
; 0.730 ; programador:inst1|count[2]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; -0.241     ; 0.633      ;
; 0.749 ; controlador:inst|state.stop_2     ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.949      ;
; 0.751 ; programador:inst1|state.ack_3     ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.055      ; 0.950      ;
; 0.764 ; controlador:inst|state.dw_07      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 0.963      ;
; 0.774 ; programador:inst1|state.ack_1     ; programador:inst1|state.ack_2     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.057      ; 0.975      ;
; 0.812 ; controlador:inst|state.dp_BA      ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.013      ;
; 0.813 ; programador:inst1|state.start_2   ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.055      ; 1.012      ;
; 0.825 ; programador:inst1|state.idle_2    ; programador:inst1|state.idle_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 1.025      ;
; 0.830 ; controlador:inst|state.stop_1     ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 1.030      ;
; 0.835 ; controlador:inst|state.dp_02      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 1.035      ;
; 0.839 ; controlador:inst|state.dp_BA      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 1.038      ;
; 0.844 ; programador:inst1|count[1]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; -0.241     ; 0.747      ;
; 0.849 ; programador:inst1|count[0]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; -0.241     ; 0.752      ;
; 0.896 ; controlador:inst|state.dp_BA      ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.097      ;
; 0.902 ; controlador:inst|state.dp_1E      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 1.102      ;
; 0.908 ; controlador:inst|state.dp_BA_2    ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.109      ;
; 0.910 ; controlador:inst|state.dp_07      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 1.110      ;
; 0.913 ; controlador:inst|state.dp_BA_2    ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.114      ;
; 0.932 ; controlador:inst|state.dp_BA      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 1.131      ;
; 0.949 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 1.148      ;
; 0.962 ; controlador:inst|state.dp_BA      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 1.161      ;
; 0.964 ; programador:inst1|state.start_2   ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.364      ; 1.472      ;
; 0.964 ; programador:inst1|state.start_2   ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.364      ; 1.472      ;
; 0.964 ; programador:inst1|state.start_2   ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.364      ; 1.472      ;
; 0.980 ; controlador:inst|state.idle       ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 1.182      ;
; 1.004 ; controlador:inst|state.stop_2     ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 1.204      ;
; 1.007 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 1.206      ;
; 1.011 ; controlador:inst|state.dw_1E      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 1.210      ;
; 1.013 ; controlador:inst|state.dp_BA      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.214      ;
; 1.033 ; controlador:inst|state.dw_81      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 1.232      ;
; 1.034 ; controlador:inst|state.dw_81      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 1.233      ;
; 1.046 ; controlador:inst|state.dw_1E      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 1.245      ;
; 1.066 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 1.265      ;
; 1.088 ; programador:inst1|state.b_write_3 ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.055      ; 1.287      ;
; 1.088 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.289      ;
; 1.099 ; programador:inst1|count[2]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; -0.241     ; 1.002      ;
; 1.119 ; controlador:inst|state.stop_1     ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 1.319      ;
; 1.120 ; controlador:inst|state.dp_81      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.321      ;
; 1.123 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.324      ;
; 1.127 ; controlador:inst|state.dw_07      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 1.326      ;
; 1.136 ; controlador:inst|state.idle       ; programador:inst1|count[2]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.346      ; 1.646      ;
; 1.136 ; controlador:inst|state.idle       ; programador:inst1|count[0]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.346      ; 1.646      ;
; 1.136 ; controlador:inst|state.idle       ; programador:inst1|count[1]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.346      ; 1.646      ;
; 1.139 ; controlador:inst|state.dp_81      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.340      ;
; 1.142 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.343      ;
; 1.162 ; controlador:inst|state.dw_07      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 1.361      ;
; 1.184 ; programador:inst1|state.ack_2     ; programador:inst1|state.ack_3     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.056      ; 1.384      ;
; 1.198 ; programador:inst1|count[1]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; -0.241     ; 1.101      ;
; 1.199 ; programador:inst1|count[0]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; -0.241     ; 1.102      ;
; 1.224 ; controlador:inst|state.dp_07      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.425      ;
; 1.243 ; controlador:inst|state.dp_07      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.444      ;
; 1.247 ; controlador:inst|state.dp_1E      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 1.447      ;
; 1.278 ; controlador:inst|state.dw_02      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.035      ; 1.477      ;
; 1.278 ; controlador:inst|state.dp_07      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 1.478      ;
; 1.282 ; controlador:inst|state.dp_1E      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 1.482      ;
; 1.286 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 1.488      ;
; 1.302 ; controlador:inst|state.dp_00      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.503      ;
; 1.313 ; controlador:inst|state.dp_07      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 1.513      ;
; 1.321 ; controlador:inst|state.dp_00      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.522      ;
; 1.353 ; controlador:inst|state.dp_81      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 1.555      ;
; 1.370 ; programador:inst1|state.idle_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.057      ; 1.571      ;
; 1.389 ; controlador:inst|state.dp_81      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.590      ;
; 1.392 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.593      ;
; 1.459 ; controlador:inst|state.dp_07      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 1.661      ;
; 1.460 ; controlador:inst|state.dp_1E      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.661      ;
; 1.461 ; controlador:inst|state.dp_02      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.662      ;
; 1.479 ; controlador:inst|state.dp_1E      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.680      ;
; 1.480 ; controlador:inst|state.dp_02      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.681      ;
; 1.493 ; controlador:inst|state.dp_07      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.694      ;
; 1.537 ; controlador:inst|state.dp_00      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 1.739      ;
; 1.571 ; controlador:inst|state.dp_00      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.772      ;
; 1.639 ; controlador:inst|state.idle       ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 1.839      ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'controlador:inst|clk_int_2'                                                                                                                    ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.299 ; controlador:inst|count[1]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.068      ; 0.511      ;
; 0.307 ; controlador:inst|count[0]      ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.068      ; 0.519      ;
; 0.311 ; controlador:inst|state.done    ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dp_07   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dw_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dw_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dp_81   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dp_00   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dw_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dp_02   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dw_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.511      ;
; 0.340 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.540      ;
; 0.356 ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.556      ;
; 0.448 ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.648      ;
; 0.468 ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.668      ;
; 0.499 ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.699      ;
; 0.515 ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 0.715      ;
; 0.548 ; programador:inst1|state.idle   ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 0.890      ;
; 0.582 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.360      ; 1.086      ;
; 0.594 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.360      ; 1.098      ;
; 0.623 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.361      ; 1.128      ;
; 0.625 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.361      ; 1.130      ;
; 0.626 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.361      ; 1.131      ;
; 0.628 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.361      ; 1.133      ;
; 0.656 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.068      ; 0.868      ;
; 0.659 ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.860      ;
; 0.675 ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.876      ;
; 0.679 ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 0.880      ;
; 0.727 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.361      ; 1.232      ;
; 0.729 ; controlador:inst|state.dp_07   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.361      ; 1.234      ;
; 0.735 ; programador:inst1|state.idle_2 ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.179      ; 1.078      ;
; 0.805 ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.055      ; 1.004      ;
; 0.805 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.361      ; 1.310      ;
; 0.807 ; controlador:inst|state.dp_00   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.361      ; 1.312      ;
; 0.817 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 1.018      ;
; 0.856 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.055      ; 1.055      ;
; 0.867 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 1.068      ;
; 0.868 ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.055      ; 1.067      ;
; 0.877 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.360      ; 1.381      ;
; 0.882 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.055      ; 1.081      ;
; 0.905 ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.057      ; 1.106      ;
; 0.918 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.177      ; 1.259      ;
; 0.919 ; programador:inst1|state.idle   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.177      ; 1.260      ;
; 0.922 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.177      ; 1.263      ;
; 0.922 ; programador:inst1|state.idle   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.177      ; 1.263      ;
; 0.923 ; programador:inst1|state.idle   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.177      ; 1.264      ;
; 0.925 ; programador:inst1|state.idle   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.177      ; 1.266      ;
; 0.940 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.177      ; 1.281      ;
; 0.952 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.360      ; 1.456      ;
; 0.963 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.361      ; 1.468      ;
; 0.964 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.361      ; 1.469      ;
; 0.965 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.361      ; 1.470      ;
; 0.966 ; controlador:inst|state.dp_02   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.361      ; 1.471      ;
; 1.020 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.362      ;
; 1.021 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.363      ;
; 1.024 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.366      ;
; 1.024 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.366      ;
; 1.024 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.366      ;
; 1.025 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.367      ;
; 1.027 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.369      ;
; 1.031 ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.056      ; 1.231      ;
; 1.130 ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.055      ; 1.329      ;
; 1.141 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.483      ;
; 1.142 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.484      ;
; 1.152 ; programador:inst1|state.error  ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.482      ; 1.798      ;
; 1.152 ; programador:inst1|state.error  ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.482      ; 1.798      ;
; 1.162 ; programador:inst1|state.idle   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.504      ;
; 1.163 ; programador:inst1|state.idle   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.505      ;
; 1.163 ; programador:inst1|state.idle   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.505      ;
; 1.167 ; programador:inst1|state.idle   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.509      ;
; 1.237 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.179      ; 1.580      ;
; 1.240 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.179      ; 1.583      ;
; 1.254 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.179      ; 1.597      ;
; 1.255 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.179      ; 1.598      ;
; 1.255 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.179      ; 1.598      ;
; 1.258 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.179      ; 1.601      ;
; 1.277 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.237     ; 1.184      ;
; 1.279 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.237     ; 1.186      ;
; 1.279 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.237     ; 1.186      ;
; 1.280 ; controlador:inst|count[1]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.237     ; 1.187      ;
; 1.282 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.237     ; 1.189      ;
; 1.282 ; controlador:inst|count[1]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.237     ; 1.189      ;
; 1.289 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.237     ; 1.196      ;
; 1.331 ; programador:inst1|state.idle   ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.482      ; 1.977      ;
; 1.331 ; programador:inst1|state.idle   ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.482      ; 1.977      ;
; 1.373 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.236     ; 1.281      ;
; 1.399 ; programador:inst1|state.idle_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.483      ; 2.046      ;
; 1.399 ; programador:inst1|state.idle_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.483      ; 2.046      ;
; 1.443 ; programador:inst1|state.idle   ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.785      ;
; 1.443 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.785      ;
; 1.443 ; programador:inst1|state.idle   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.785      ;
; 1.455 ; controlador:inst|count[1]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.236     ; 1.363      ;
; 1.458 ; controlador:inst|count[1]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.236     ; 1.366      ;
; 1.458 ; controlador:inst|count[1]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.236     ; 1.366      ;
; 1.458 ; controlador:inst|count[1]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.236     ; 1.366      ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'controlador:inst|clk_int_2'                                                                                                              ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -0.558 ; programador:inst1|state.error ; controlador:inst|state.dp_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.515      ;
; -0.558 ; programador:inst1|state.error ; controlador:inst|state.dp_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.515      ;
; -0.558 ; programador:inst1|state.error ; controlador:inst|state.dw_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.515      ;
; -0.558 ; programador:inst1|state.error ; controlador:inst|state.dp_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.515      ;
; -0.558 ; programador:inst1|state.error ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.515      ;
; -0.558 ; programador:inst1|state.error ; controlador:inst|state.dp_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.515      ;
; -0.558 ; programador:inst1|state.error ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.515      ;
; -0.558 ; programador:inst1|state.error ; controlador:inst|state.idle    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.515      ;
; -0.544 ; programador:inst1|state.error ; controlador:inst|state.done    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.502      ;
; -0.544 ; programador:inst1|state.error ; controlador:inst|state.stop_2  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.502      ;
; -0.544 ; programador:inst1|state.error ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.502      ;
; -0.544 ; programador:inst1|state.error ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.502      ;
; -0.544 ; programador:inst1|state.error ; controlador:inst|state.stop_1  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.502      ;
; -0.544 ; programador:inst1|state.error ; controlador:inst|state.dw_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.502      ;
; -0.544 ; programador:inst1|state.error ; controlador:inst|state.dw_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.502      ;
; -0.544 ; programador:inst1|state.error ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.502      ;
; -0.544 ; programador:inst1|state.error ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.502      ;
; -0.544 ; programador:inst1|state.error ; controlador:inst|state.dw_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 1.502      ;
+--------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'controlador:inst|clk_int'                                                                                                                 ;
+--------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; -0.479 ; controlador:inst|state.idle ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.177     ; 1.297      ;
; -0.479 ; controlador:inst|state.idle ; programador:inst1|state.error     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.177     ; 1.297      ;
; -0.479 ; controlador:inst|state.idle ; programador:inst1|state.ack_2     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.177     ; 1.297      ;
; -0.419 ; controlador:inst|state.idle ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.236      ;
; -0.419 ; controlador:inst|state.idle ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.236      ;
; -0.419 ; controlador:inst|state.idle ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.236      ;
; -0.419 ; controlador:inst|state.idle ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.236      ;
; -0.419 ; controlador:inst|state.idle ; programador:inst1|state.ack_1     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.178     ; 1.236      ;
; -0.364 ; controlador:inst|state.idle ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.177     ; 1.182      ;
; -0.364 ; controlador:inst|state.idle ; programador:inst1|state.start_2   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.177     ; 1.182      ;
; -0.364 ; controlador:inst|state.idle ; programador:inst1|state.stop_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.177     ; 1.182      ;
; -0.364 ; controlador:inst|state.idle ; programador:inst1|state.ack_3     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.177     ; 1.182      ;
; -0.364 ; controlador:inst|state.idle ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.177     ; 1.182      ;
; -0.364 ; controlador:inst|state.idle ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.177     ; 1.182      ;
; -0.364 ; controlador:inst|state.idle ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.177     ; 1.182      ;
+--------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'controlador:inst|clk_int'                                                                                                                 ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.850 ; controlador:inst|state.idle ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 1.052      ;
; 0.850 ; controlador:inst|state.idle ; programador:inst1|state.start_2   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 1.052      ;
; 0.850 ; controlador:inst|state.idle ; programador:inst1|state.stop_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 1.052      ;
; 0.850 ; controlador:inst|state.idle ; programador:inst1|state.ack_3     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 1.052      ;
; 0.850 ; controlador:inst|state.idle ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 1.052      ;
; 0.850 ; controlador:inst|state.idle ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 1.052      ;
; 0.850 ; controlador:inst|state.idle ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 1.052      ;
; 0.944 ; controlador:inst|state.idle ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.145      ;
; 0.944 ; controlador:inst|state.idle ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.145      ;
; 0.944 ; controlador:inst|state.idle ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.145      ;
; 0.944 ; controlador:inst|state.idle ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.145      ;
; 0.944 ; controlador:inst|state.idle ; programador:inst1|state.ack_1     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 1.145      ;
; 0.990 ; controlador:inst|state.idle ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 1.192      ;
; 0.990 ; controlador:inst|state.idle ; programador:inst1|state.error     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 1.192      ;
; 0.990 ; controlador:inst|state.idle ; programador:inst1|state.ack_2     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 1.192      ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'controlador:inst|clk_int_2'                                                                                                              ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 1.060 ; programador:inst1|state.error ; controlador:inst|state.done    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.402      ;
; 1.060 ; programador:inst1|state.error ; controlador:inst|state.stop_2  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.402      ;
; 1.060 ; programador:inst1|state.error ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.402      ;
; 1.060 ; programador:inst1|state.error ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.402      ;
; 1.060 ; programador:inst1|state.error ; controlador:inst|state.stop_1  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.402      ;
; 1.060 ; programador:inst1|state.error ; controlador:inst|state.dw_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.402      ;
; 1.060 ; programador:inst1|state.error ; controlador:inst|state.dw_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.402      ;
; 1.060 ; programador:inst1|state.error ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.402      ;
; 1.060 ; programador:inst1|state.error ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.402      ;
; 1.060 ; programador:inst1|state.error ; controlador:inst|state.dw_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.178      ; 1.402      ;
; 1.067 ; programador:inst1|state.error ; controlador:inst|state.dp_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.177      ; 1.408      ;
; 1.067 ; programador:inst1|state.error ; controlador:inst|state.dp_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.177      ; 1.408      ;
; 1.067 ; programador:inst1|state.error ; controlador:inst|state.dw_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.177      ; 1.408      ;
; 1.067 ; programador:inst1|state.error ; controlador:inst|state.dp_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.177      ; 1.408      ;
; 1.067 ; programador:inst1|state.error ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.177      ; 1.408      ;
; 1.067 ; programador:inst1|state.error ; controlador:inst|state.dp_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.177      ; 1.408      ;
; 1.067 ; programador:inst1|state.error ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.177      ; 1.408      ;
; 1.067 ; programador:inst1|state.error ; controlador:inst|state.idle    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.177      ; 1.408      ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.008 ; -3.917        ;
; controlador:inst|clk_int   ; -0.609 ; -4.386        ;
; controlador:inst|clk_int_2 ; -0.329 ; -4.454        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; controlador:inst|clk_int   ; 0.178 ; 0.000         ;
; controlador:inst|clk_int_2 ; 0.178 ; 0.000         ;
; clk                        ; 0.179 ; 0.000         ;
+----------------------------+-------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary              ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; controlador:inst|clk_int   ; 0.030 ; 0.000         ;
; controlador:inst|clk_int_2 ; 0.033 ; 0.000         ;
+----------------------------+-------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary               ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; controlador:inst|clk_int   ; 0.528 ; 0.000         ;
; controlador:inst|clk_int_2 ; 0.615 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -14.739       ;
; controlador:inst|clk_int   ; -1.000 ; -24.000       ;
; controlador:inst|clk_int_2 ; -1.000 ; -20.000       ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                ;
+--------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.008 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.052     ; 1.943      ;
; -0.858 ; controlador:inst|cuenta_int[1]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.808      ;
; -0.855 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.805      ;
; -0.776 ; controlador:inst|cuenta_int[2]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.726      ;
; -0.758 ; controlador:inst|cuenta_int[3]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.708      ;
; -0.583 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.036     ; 1.534      ;
; -0.565 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.036     ; 1.516      ;
; -0.537 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.036     ; 1.488      ;
; -0.513 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 1.000        ; -0.235     ; 1.265      ;
; -0.402 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.052     ; 1.337      ;
; -0.375 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.325      ;
; -0.355 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.305      ;
; -0.349 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.299      ;
; -0.343 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; 0.500        ; 1.134      ; 2.059      ;
; -0.338 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.288      ;
; -0.335 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; 0.500        ; 1.149      ; 2.066      ;
; -0.318 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.268      ;
; -0.316 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.266      ;
; -0.309 ; controlador:inst|cuenta_int[4]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.259      ;
; -0.303 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.253      ;
; -0.283 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.233      ;
; -0.277 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.259 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.209      ;
; -0.243 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; 0.139      ; 1.369      ;
; -0.239 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.189      ;
; -0.237 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 1.187      ;
; -0.178 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 1.000        ; -0.052     ; 1.113      ;
; -0.149 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.052     ; 1.084      ;
; 0.025  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.036     ; 0.926      ;
; 0.038  ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.036     ; 0.913      ;
; 0.042  ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.036     ; 0.909      ;
; 0.057  ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.893      ;
; 0.094  ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.856      ;
; 0.129  ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.821      ;
; 0.146  ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.804      ;
; 0.166  ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.784      ;
; 0.172  ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.778      ;
; 0.173  ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.777      ;
; 0.182  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; 0.155      ; 0.960      ;
; 0.194  ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; 0.155      ; 0.948      ;
; 0.215  ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; 0.155      ; 0.927      ;
; 0.222  ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.036     ; 0.729      ;
; 0.227  ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 1.000        ; -0.235     ; 0.525      ;
; 0.313  ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; 1.000        ; 1.134      ; 1.903      ;
; 0.334  ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; 1.000        ; 1.149      ; 1.897      ;
; 0.479  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.036     ; 0.472      ;
; 0.578  ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.372      ;
; 0.584  ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 1.000        ; -0.044     ; 0.359      ;
; 0.591  ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[0] ; clk                        ; clk         ; 1.000        ; -0.037     ; 0.359      ;
; 0.592  ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 1.000        ; -0.036     ; 0.359      ;
+--------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'controlador:inst|clk_int'                                                                                                                        ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                         ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; -0.609 ; controlador:inst|state.dp_02      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.468      ;
; -0.609 ; controlador:inst|state.dp_02      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.468      ;
; -0.609 ; controlador:inst|state.dp_02      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.468      ;
; -0.609 ; controlador:inst|state.dp_02      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.468      ;
; -0.609 ; controlador:inst|state.dp_02      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.468      ;
; -0.603 ; controlador:inst|state.dp_1E      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.462      ;
; -0.603 ; controlador:inst|state.dp_1E      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.462      ;
; -0.603 ; controlador:inst|state.dp_1E      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.462      ;
; -0.603 ; controlador:inst|state.dp_1E      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.462      ;
; -0.603 ; controlador:inst|state.dp_1E      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.462      ;
; -0.508 ; controlador:inst|state.dp_BA      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.129     ; 1.366      ;
; -0.508 ; controlador:inst|state.dp_BA      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.129     ; 1.366      ;
; -0.508 ; controlador:inst|state.dp_BA      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.129     ; 1.366      ;
; -0.508 ; controlador:inst|state.dp_BA      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.129     ; 1.366      ;
; -0.508 ; controlador:inst|state.dp_BA      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.129     ; 1.366      ;
; -0.506 ; controlador:inst|state.dp_00      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.365      ;
; -0.506 ; controlador:inst|state.dp_00      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.365      ;
; -0.506 ; controlador:inst|state.dp_00      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.365      ;
; -0.506 ; controlador:inst|state.dp_00      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.365      ;
; -0.506 ; controlador:inst|state.dp_00      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.365      ;
; -0.506 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.129     ; 1.364      ;
; -0.506 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.129     ; 1.364      ;
; -0.506 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.129     ; 1.364      ;
; -0.506 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.129     ; 1.364      ;
; -0.506 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.129     ; 1.364      ;
; -0.479 ; programador:inst1|state.idle_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.037     ; 1.429      ;
; -0.479 ; programador:inst1|state.idle_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.037     ; 1.429      ;
; -0.479 ; programador:inst1|state.idle_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.037     ; 1.429      ;
; -0.479 ; programador:inst1|state.idle_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.037     ; 1.429      ;
; -0.479 ; programador:inst1|state.idle_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.037     ; 1.429      ;
; -0.456 ; controlador:inst|state.dp_07      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.315      ;
; -0.456 ; controlador:inst|state.dp_07      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.315      ;
; -0.456 ; controlador:inst|state.dp_07      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.315      ;
; -0.456 ; controlador:inst|state.dp_07      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.315      ;
; -0.456 ; controlador:inst|state.dp_07      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.315      ;
; -0.431 ; programador:inst1|state.idle      ; programador:inst1|data[7]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.038     ; 1.380      ;
; -0.431 ; programador:inst1|state.idle      ; programador:inst1|data[3]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.038     ; 1.380      ;
; -0.431 ; programador:inst1|state.idle      ; programador:inst1|data[2]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.038     ; 1.380      ;
; -0.431 ; programador:inst1|state.idle      ; programador:inst1|data[1]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.038     ; 1.380      ;
; -0.431 ; programador:inst1|state.idle      ; programador:inst1|data[0]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.038     ; 1.380      ;
; -0.411 ; controlador:inst|state.dp_81      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.270      ;
; -0.411 ; controlador:inst|state.dp_81      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.270      ;
; -0.411 ; controlador:inst|state.dp_81      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.270      ;
; -0.411 ; controlador:inst|state.dp_81      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.270      ;
; -0.411 ; controlador:inst|state.dp_81      ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.270      ;
; -0.402 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.261      ;
; -0.402 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.261      ;
; -0.402 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.261      ;
; -0.402 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.261      ;
; -0.402 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.261      ;
; -0.397 ; controlador:inst|state.dp_02      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.256      ;
; -0.396 ; controlador:inst|state.dp_1E      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.255      ;
; -0.387 ; controlador:inst|state.dp_02      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.127     ; 1.247      ;
; -0.381 ; controlador:inst|state.dp_1E      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.127     ; 1.241      ;
; -0.313 ; controlador:inst|state.idle       ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.172      ;
; -0.313 ; controlador:inst|state.idle       ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.172      ;
; -0.313 ; controlador:inst|state.idle       ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.172      ;
; -0.313 ; controlador:inst|state.idle       ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.172      ;
; -0.313 ; controlador:inst|state.idle       ; programador:inst1|data[3]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.172      ;
; -0.302 ; controlador:inst|state.dp_00      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.161      ;
; -0.278 ; controlador:inst|state.dp_00      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.127     ; 1.138      ;
; -0.252 ; controlador:inst|state.dp_07      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.111      ;
; -0.232 ; controlador:inst|state.dp_07      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.127     ; 1.092      ;
; -0.223 ; controlador:inst|state.dp_02      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.082      ;
; -0.223 ; controlador:inst|state.dp_02      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.082      ;
; -0.222 ; controlador:inst|state.dp_1E      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.081      ;
; -0.219 ; controlador:inst|state.dp_1E      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.078      ;
; -0.203 ; controlador:inst|state.dp_81      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.127     ; 1.063      ;
; -0.182 ; controlador:inst|state.dp_81      ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.041      ;
; -0.181 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 1.040      ;
; -0.154 ; controlador:inst|state.dw_02      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.129     ; 1.012      ;
; -0.151 ; programador:inst1|state.idle_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.036     ; 1.102      ;
; -0.132 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.127     ; 0.992      ;
; -0.128 ; controlador:inst|state.dp_00      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 0.987      ;
; -0.125 ; controlador:inst|state.dp_00      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 0.984      ;
; -0.079 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 0.938      ;
; -0.078 ; controlador:inst|state.dp_07      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 0.937      ;
; -0.075 ; controlador:inst|state.dp_07      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 0.934      ;
; -0.051 ; controlador:inst|state.dw_07      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.129     ; 0.909      ;
; -0.043 ; controlador:inst|state.dw_07      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.129     ; 0.901      ;
; -0.037 ; controlador:inst|state.idle       ; programador:inst1|count[2]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; 0.052      ; 1.076      ;
; -0.037 ; controlador:inst|state.idle       ; programador:inst1|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; 0.052      ; 1.076      ;
; -0.037 ; controlador:inst|state.idle       ; programador:inst1|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; 0.052      ; 1.076      ;
; -0.037 ; controlador:inst|state.dp_BA      ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 0.896      ;
; -0.025 ; controlador:inst|state.dp_81      ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 0.884      ;
; -0.020 ; controlador:inst|state.stop_1     ; programador:inst1|state.idle_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.129     ; 0.878      ;
; -0.016 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.b_trans ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 0.875      ;
; -0.013 ; controlador:inst|state.dp_81      ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 0.872      ;
; -0.008 ; programador:inst1|count[1]        ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.225     ; 0.770      ;
; -0.007 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 0.866      ;
; -0.006 ; programador:inst1|count[0]        ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.225     ; 0.768      ;
; 0.013  ; controlador:inst|state.idle       ; programador:inst1|data[5]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.127     ; 0.847      ;
; 0.024  ; controlador:inst|state.dw_81      ; programador:inst1|data[0]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.129     ; 0.834      ;
; 0.025  ; controlador:inst|state.dw_81      ; programador:inst1|data[7]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.129     ; 0.833      ;
; 0.034  ; programador:inst1|state.ack_2     ; programador:inst1|state.ack_3   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.037     ; 0.916      ;
; 0.037  ; controlador:inst|state.dw_1E      ; programador:inst1|data[1]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.129     ; 0.821      ;
; 0.045  ; controlador:inst|state.dw_1E      ; programador:inst1|data[2]       ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.129     ; 0.813      ;
; 0.057  ; programador:inst1|count[2]        ; programador:inst1|state.b_trans ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; -0.225     ; 0.705      ;
; 0.067  ; programador:inst1|state.b_write_3 ; programador:inst1|count[2]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; 0.143      ; 1.063      ;
; 0.067  ; programador:inst1|state.b_write_3 ; programador:inst1|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 1.000        ; 0.143      ; 1.063      ;
+--------+-----------------------------------+---------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'controlador:inst|clk_int_2'                                                                                                                    ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.329 ; controlador:inst|count[0]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.222     ; 1.094      ;
; -0.329 ; controlador:inst|count[0]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.222     ; 1.094      ;
; -0.328 ; controlador:inst|count[0]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.222     ; 1.093      ;
; -0.323 ; controlador:inst|count[0]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.222     ; 1.088      ;
; -0.252 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.223     ; 1.016      ;
; -0.251 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.223     ; 1.015      ;
; -0.251 ; controlador:inst|count[0]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.223     ; 1.015      ;
; -0.247 ; controlador:inst|count[0]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.223     ; 1.011      ;
; -0.246 ; controlador:inst|count[0]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.223     ; 1.010      ;
; -0.245 ; controlador:inst|count[0]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.223     ; 1.009      ;
; -0.245 ; controlador:inst|count[0]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.222     ; 1.010      ;
; -0.243 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.141      ; 1.371      ;
; -0.243 ; controlador:inst|state.dp_02   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.141      ; 1.371      ;
; -0.243 ; controlador:inst|count[0]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.223     ; 1.007      ;
; -0.237 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.141      ; 1.365      ;
; -0.237 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.141      ; 1.365      ;
; -0.189 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.008     ; 1.168      ;
; -0.189 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.008     ; 1.168      ;
; -0.189 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.008     ; 1.168      ;
; -0.170 ; controlador:inst|count[1]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.222     ; 0.935      ;
; -0.170 ; controlador:inst|count[1]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.222     ; 0.935      ;
; -0.169 ; controlador:inst|count[1]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.222     ; 0.934      ;
; -0.164 ; controlador:inst|count[1]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.222     ; 0.929      ;
; -0.145 ; programador:inst1|state.idle   ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 1.123      ;
; -0.145 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 1.123      ;
; -0.145 ; programador:inst1|state.idle   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 1.123      ;
; -0.137 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.140      ; 1.264      ;
; -0.137 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.140      ; 1.264      ;
; -0.134 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.141      ; 1.262      ;
; -0.134 ; controlador:inst|state.dp_00   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.141      ; 1.262      ;
; -0.118 ; programador:inst1|state.idle_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.169      ; 1.274      ;
; -0.118 ; programador:inst1|state.idle_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.169      ; 1.274      ;
; -0.113 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.008     ; 1.092      ;
; -0.112 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.008     ; 1.091      ;
; -0.111 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.008     ; 1.090      ;
; -0.111 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.008     ; 1.090      ;
; -0.110 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.008     ; 1.089      ;
; -0.095 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.008     ; 1.074      ;
; -0.093 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.223     ; 0.857      ;
; -0.092 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.223     ; 0.856      ;
; -0.092 ; controlador:inst|count[1]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.223     ; 0.856      ;
; -0.091 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.140      ; 1.218      ;
; -0.091 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.140      ; 1.218      ;
; -0.088 ; controlador:inst|count[1]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.223     ; 0.852      ;
; -0.088 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.141      ; 1.216      ;
; -0.088 ; controlador:inst|state.dp_07   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.141      ; 1.216      ;
; -0.087 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.223     ; 0.851      ;
; -0.086 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.223     ; 0.850      ;
; -0.086 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.222     ; 0.851      ;
; -0.084 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.223     ; 0.848      ;
; -0.072 ; programador:inst1|state.idle   ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.168      ; 1.227      ;
; -0.072 ; programador:inst1|state.idle   ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.168      ; 1.227      ;
; -0.065 ; programador:inst1|state.idle   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 1.043      ;
; -0.064 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 1.042      ;
; -0.063 ; programador:inst1|state.idle   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 1.041      ;
; -0.063 ; programador:inst1|state.idle   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 1.041      ;
; -0.063 ; programador:inst1|state.idle   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 1.041      ;
; -0.050 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 1.028      ;
; -0.045 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.141      ; 1.173      ;
; -0.045 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.141      ; 1.173      ;
; -0.036 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.141      ; 1.164      ;
; -0.036 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; 0.141      ; 1.164      ;
; -0.005 ; programador:inst1|state.error  ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.168      ; 1.160      ;
; -0.005 ; programador:inst1|state.error  ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; 0.168      ; 1.160      ;
; 0.028  ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 0.921      ;
; 0.063  ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 0.915      ;
; 0.065  ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 0.913      ;
; 0.066  ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 0.912      ;
; 0.066  ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 0.912      ;
; 0.068  ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 0.910      ;
; 0.070  ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 0.908      ;
; 0.070  ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 0.908      ;
; 0.103  ; programador:inst1|state.idle   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.010     ; 0.874      ;
; 0.113  ; programador:inst1|state.idle   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.010     ; 0.864      ;
; 0.115  ; programador:inst1|state.idle   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.010     ; 0.862      ;
; 0.115  ; programador:inst1|state.idle   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.010     ; 0.862      ;
; 0.116  ; programador:inst1|state.idle   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.010     ; 0.861      ;
; 0.119  ; programador:inst1|state.idle   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.010     ; 0.858      ;
; 0.120  ; programador:inst1|state.idle   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.010     ; 0.857      ;
; 0.125  ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.825      ;
; 0.203  ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 0.748      ;
; 0.204  ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 0.747      ;
; 0.204  ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 0.745      ;
; 0.215  ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 0.734      ;
; 0.222  ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 0.727      ;
; 0.231  ; programador:inst1|state.idle_2 ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.008     ; 0.748      ;
; 0.245  ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 0.704      ;
; 0.259  ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 0.692      ;
; 0.318  ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.624      ;
; 0.356  ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 0.595      ;
; 0.360  ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 0.591      ;
; 0.372  ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 0.579      ;
; 0.373  ; programador:inst1|state.idle   ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 0.605      ;
; 0.417  ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.533      ;
; 0.437  ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.513      ;
; 0.492  ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.458      ;
; 0.493  ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.457      ;
; 0.565  ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.385      ;
; 0.575  ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.037     ; 0.375      ;
; 0.583  ; controlador:inst|count[1]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 1.000        ; -0.045     ; 0.359      ;
+--------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'controlador:inst|clk_int'                                                                                                                          ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.178 ; programador:inst1|count[2]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; programador:inst1|count[1]        ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.307      ;
; 0.185 ; programador:inst1|count[0]        ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; programador:inst1|data[5]         ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; programador:inst1|state.idle      ; programador:inst1|state.idle      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; programador:inst1|state.error     ; programador:inst1|state.error     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.307      ;
; 0.195 ; programador:inst1|state.b_write_1 ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.315      ;
; 0.226 ; programador:inst1|state.b_write_3 ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.224      ; 0.534      ;
; 0.226 ; programador:inst1|state.b_write_3 ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.224      ; 0.534      ;
; 0.228 ; programador:inst1|state.b_write_3 ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.224      ; 0.536      ;
; 0.267 ; programador:inst1|state.start     ; programador:inst1|state.start_2   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.387      ;
; 0.276 ; programador:inst1|state.stop_2    ; programador:inst1|state.idle      ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.397      ;
; 0.280 ; programador:inst1|state.b_write_2 ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.400      ;
; 0.314 ; programador:inst1|count[1]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.443      ;
; 0.316 ; programador:inst1|count[0]        ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.445      ;
; 0.322 ; programador:inst1|count[0]        ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.045      ; 0.451      ;
; 0.326 ; programador:inst1|state.idle_2    ; programador:inst1|state.stop_1    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.447      ;
; 0.335 ; programador:inst1|state.ack_fin   ; programador:inst1|state.idle_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.456      ;
; 0.347 ; programador:inst1|state.idle      ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.468      ;
; 0.349 ; programador:inst1|state.stop_1    ; programador:inst1|state.stop_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.470      ;
; 0.351 ; programador:inst1|state.b_trans   ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.472      ;
; 0.362 ; programador:inst1|state.idle_2    ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.483      ;
; 0.374 ; programador:inst1|state.ack_fin   ; programador:inst1|state.error     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 0.496      ;
; 0.374 ; controlador:inst|state.dw_1E      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.486      ;
; 0.392 ; programador:inst1|state.idle      ; programador:inst1|state.start     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.512      ;
; 0.399 ; controlador:inst|state.dp_81      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.512      ;
; 0.400 ; controlador:inst|state.dp_81      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.513      ;
; 0.411 ; programador:inst1|state.b_write_3 ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.531      ;
; 0.427 ; programador:inst1|state.ack_3     ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.547      ;
; 0.435 ; programador:inst1|state.ack_1     ; programador:inst1|state.ack_2     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 0.557      ;
; 0.439 ; controlador:inst|state.stop_2     ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.551      ;
; 0.440 ; programador:inst1|count[2]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; -0.143     ; 0.381      ;
; 0.447 ; controlador:inst|state.dw_07      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.559      ;
; 0.467 ; programador:inst1|state.start_2   ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.587      ;
; 0.469 ; controlador:inst|state.dp_BA      ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.581      ;
; 0.485 ; controlador:inst|state.dp_02      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.598      ;
; 0.485 ; controlador:inst|state.dp_BA      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.597      ;
; 0.487 ; programador:inst1|state.idle_2    ; programador:inst1|state.idle_2    ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.608      ;
; 0.491 ; controlador:inst|state.stop_1     ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.603      ;
; 0.507 ; programador:inst1|count[1]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; -0.143     ; 0.448      ;
; 0.515 ; programador:inst1|count[0]        ; programador:inst1|state.ack_1     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; -0.143     ; 0.456      ;
; 0.528 ; controlador:inst|state.dp_BA      ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.641      ;
; 0.529 ; controlador:inst|state.dp_1E      ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.642      ;
; 0.531 ; controlador:inst|state.dp_BA_2    ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.643      ;
; 0.531 ; controlador:inst|state.dp_BA_2    ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.644      ;
; 0.532 ; controlador:inst|state.dp_07      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.645      ;
; 0.545 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.657      ;
; 0.553 ; programador:inst1|state.start_2   ; programador:inst1|count[2]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.224      ; 0.861      ;
; 0.553 ; programador:inst1|state.start_2   ; programador:inst1|count[0]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.224      ; 0.861      ;
; 0.553 ; programador:inst1|state.start_2   ; programador:inst1|count[1]        ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.224      ; 0.861      ;
; 0.565 ; controlador:inst|state.dp_BA      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.677      ;
; 0.581 ; controlador:inst|state.idle       ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.010      ; 0.695      ;
; 0.590 ; controlador:inst|state.dw_1E      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.702      ;
; 0.590 ; controlador:inst|state.dp_BA      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.702      ;
; 0.604 ; controlador:inst|state.dw_1E      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.716      ;
; 0.606 ; controlador:inst|state.stop_2     ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.718      ;
; 0.607 ; controlador:inst|state.dw_81      ; programador:inst1|data[7]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.719      ;
; 0.608 ; controlador:inst|state.dw_81      ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.720      ;
; 0.620 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[3]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.732      ;
; 0.624 ; programador:inst1|state.b_write_3 ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.744      ;
; 0.634 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.746      ;
; 0.640 ; controlador:inst|state.dp_BA      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.753      ;
; 0.654 ; programador:inst1|count[2]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; -0.143     ; 0.595      ;
; 0.661 ; controlador:inst|state.dw_07      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.773      ;
; 0.672 ; controlador:inst|state.idle       ; programador:inst1|count[2]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.197      ; 0.973      ;
; 0.672 ; controlador:inst|state.idle       ; programador:inst1|count[0]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.197      ; 0.973      ;
; 0.672 ; controlador:inst|state.idle       ; programador:inst1|count[1]        ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.197      ; 0.973      ;
; 0.675 ; controlador:inst|state.dw_07      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.787      ;
; 0.677 ; controlador:inst|state.stop_1     ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.789      ;
; 0.681 ; controlador:inst|state.dp_BA_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.794      ;
; 0.686 ; programador:inst1|state.ack_2     ; programador:inst1|state.ack_3     ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.036      ; 0.806      ;
; 0.710 ; controlador:inst|state.dp_81      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.823      ;
; 0.711 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.824      ;
; 0.714 ; controlador:inst|state.dp_81      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.827      ;
; 0.715 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.828      ;
; 0.716 ; programador:inst1|count[1]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; -0.143     ; 0.657      ;
; 0.717 ; programador:inst1|count[0]        ; programador:inst1|state.b_trans   ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; -0.143     ; 0.658      ;
; 0.734 ; controlador:inst|state.dp_1E      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.847      ;
; 0.746 ; controlador:inst|state.dp_00_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.010      ; 0.860      ;
; 0.748 ; controlador:inst|state.dp_1E      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.861      ;
; 0.749 ; controlador:inst|state.dp_07      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.862      ;
; 0.761 ; controlador:inst|state.dw_02      ; programador:inst1|data[1]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.008      ; 0.873      ;
; 0.763 ; controlador:inst|state.dp_07      ; programador:inst1|data[2]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.876      ;
; 0.764 ; controlador:inst|state.dp_07      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.877      ;
; 0.769 ; controlador:inst|state.dp_07      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.882      ;
; 0.788 ; controlador:inst|state.dp_81      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.010      ; 0.902      ;
; 0.791 ; programador:inst1|state.idle_2    ; programador:inst1|data[5]         ; controlador:inst|clk_int   ; controlador:inst|clk_int ; 0.000        ; 0.038      ; 0.913      ;
; 0.808 ; controlador:inst|state.dp_00      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.921      ;
; 0.813 ; controlador:inst|state.dp_00      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.926      ;
; 0.868 ; controlador:inst|state.dp_00_2    ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.981      ;
; 0.876 ; controlador:inst|state.dp_81      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.989      ;
; 0.895 ; controlador:inst|state.dp_07      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.010      ; 1.009      ;
; 0.908 ; controlador:inst|state.dp_1E      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 1.021      ;
; 0.913 ; controlador:inst|state.dp_1E      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 1.026      ;
; 0.914 ; controlador:inst|state.dp_02      ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 1.027      ;
; 0.919 ; controlador:inst|state.dp_02      ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 1.032      ;
; 0.919 ; controlador:inst|state.dp_07      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 1.032      ;
; 0.942 ; controlador:inst|state.dp_00      ; programador:inst1|data[5]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.010      ; 1.056      ;
; 0.963 ; controlador:inst|state.dp_00      ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 1.076      ;
; 0.967 ; controlador:inst|state.idle       ; programador:inst1|data[0]         ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 1.080      ;
+-------+-----------------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'controlador:inst|clk_int_2'                                                                                                                    ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.178 ; controlador:inst|count[1]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.045      ; 0.307      ;
; 0.185 ; controlador:inst|count[0]      ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; controlador:inst|state.done    ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_07   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dw_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dw_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_81   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_00   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dw_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_02   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dw_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.195 ; controlador:inst|state.dw_00_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.316      ;
; 0.205 ; controlador:inst|state.stop_1  ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.326      ;
; 0.264 ; controlador:inst|state.dw_02   ; controlador:inst|state.stop_1  ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.385      ;
; 0.264 ; controlador:inst|state.stop_2  ; controlador:inst|state.done    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.385      ;
; 0.291 ; programador:inst1|state.idle   ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.523      ;
; 0.297 ; controlador:inst|state.dw_00   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.418      ;
; 0.305 ; controlador:inst|state.dp_00   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.426      ;
; 0.328 ; controlador:inst|state.dp_BA   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.222      ; 0.634      ;
; 0.330 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.222      ; 0.636      ;
; 0.372 ; controlador:inst|state.dp_02   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.494      ;
; 0.379 ; controlador:inst|count[0]      ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.045      ; 0.508      ;
; 0.380 ; controlador:inst|state.dp_07   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.502      ;
; 0.382 ; controlador:inst|state.dp_81   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.504      ;
; 0.389 ; controlador:inst|state.dp_81   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.223      ; 0.696      ;
; 0.390 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.223      ; 0.697      ;
; 0.391 ; controlador:inst|state.dp_81   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.223      ; 0.698      ;
; 0.392 ; programador:inst1|state.idle_2 ; controlador:inst|state.done    ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.129      ; 0.625      ;
; 0.392 ; controlador:inst|state.dp_00_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.223      ; 0.699      ;
; 0.455 ; controlador:inst|state.dp_07   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.223      ; 0.762      ;
; 0.456 ; controlador:inst|state.dp_07   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.223      ; 0.763      ;
; 0.465 ; controlador:inst|state.dw_81   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.036      ; 0.585      ;
; 0.473 ; controlador:inst|state.dp_1E   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.595      ;
; 0.486 ; controlador:inst|state.dw_1E   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.036      ; 0.606      ;
; 0.496 ; controlador:inst|state.dp_BA_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.036      ; 0.616      ;
; 0.499 ; controlador:inst|state.dp_00_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.621      ;
; 0.499 ; controlador:inst|state.dp_00   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.223      ; 0.806      ;
; 0.500 ; controlador:inst|state.dp_00   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.223      ; 0.807      ;
; 0.506 ; controlador:inst|state.dp_BA   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.036      ; 0.626      ;
; 0.522 ; controlador:inst|state.idle    ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.644      ;
; 0.547 ; programador:inst1|state.idle   ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.127      ; 0.778      ;
; 0.547 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.127      ; 0.778      ;
; 0.548 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.780      ;
; 0.548 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.780      ;
; 0.550 ; programador:inst1|state.idle   ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.127      ; 0.781      ;
; 0.551 ; programador:inst1|state.idle   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.127      ; 0.782      ;
; 0.551 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.783      ;
; 0.552 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.784      ;
; 0.552 ; programador:inst1|state.idle   ; controlador:inst|state.dp_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.127      ; 0.783      ;
; 0.552 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.784      ;
; 0.553 ; programador:inst1|state.idle   ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.127      ; 0.784      ;
; 0.554 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.786      ;
; 0.555 ; controlador:inst|state.dp_BA   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.222      ; 0.861      ;
; 0.556 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.127      ; 0.787      ;
; 0.557 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.789      ;
; 0.580 ; controlador:inst|state.idle    ; controlador:inst|state.idle    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.037      ; 0.701      ;
; 0.596 ; controlador:inst|state.dp_BA_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.222      ; 0.902      ;
; 0.597 ; controlador:inst|state.dp_1E   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.223      ; 0.904      ;
; 0.598 ; controlador:inst|state.dp_02   ; controlador:inst|count[1]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.223      ; 0.905      ;
; 0.599 ; controlador:inst|state.dp_1E   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.223      ; 0.906      ;
; 0.600 ; controlador:inst|state.dp_02   ; controlador:inst|count[0]      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.223      ; 0.907      ;
; 0.657 ; controlador:inst|state.dw_07   ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; 0.036      ; 0.777      ;
; 0.663 ; programador:inst1|state.error  ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.313      ; 1.080      ;
; 0.663 ; programador:inst1|state.error  ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.313      ; 1.080      ;
; 0.681 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.129      ; 0.914      ;
; 0.684 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.129      ; 0.917      ;
; 0.688 ; programador:inst1|state.idle   ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.920      ;
; 0.691 ; programador:inst1|state.idle   ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.923      ;
; 0.693 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.129      ; 0.926      ;
; 0.693 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.129      ; 0.926      ;
; 0.693 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.129      ; 0.926      ;
; 0.695 ; programador:inst1|state.idle_2 ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.129      ; 0.928      ;
; 0.709 ; programador:inst1|state.idle   ; controlador:inst|state.dw_07   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.941      ;
; 0.709 ; programador:inst1|state.idle   ; controlador:inst|state.dw_02   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.941      ;
; 0.709 ; programador:inst1|state.idle   ; controlador:inst|state.dw_81   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.941      ;
; 0.711 ; programador:inst1|state.idle   ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.943      ;
; 0.747 ; controlador:inst|count[1]      ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.141     ; 0.690      ;
; 0.748 ; controlador:inst|count[1]      ; controlador:inst|state.dp_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.141     ; 0.691      ;
; 0.749 ; controlador:inst|count[1]      ; controlador:inst|state.dp_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.141     ; 0.692      ;
; 0.749 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.141     ; 0.692      ;
; 0.753 ; controlador:inst|count[1]      ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.141     ; 0.696      ;
; 0.753 ; controlador:inst|count[1]      ; controlador:inst|state.dp_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.141     ; 0.696      ;
; 0.760 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.141     ; 0.703      ;
; 0.781 ; programador:inst1|state.idle_2 ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.314      ; 1.199      ;
; 0.781 ; programador:inst1|state.idle_2 ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.314      ; 1.199      ;
; 0.782 ; programador:inst1|state.idle   ; controlador:inst|count[1]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.313      ; 1.199      ;
; 0.782 ; programador:inst1|state.idle   ; controlador:inst|count[0]      ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.313      ; 1.199      ;
; 0.796 ; controlador:inst|count[1]      ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.140     ; 0.740      ;
; 0.842 ; controlador:inst|count[1]      ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.140     ; 0.786      ;
; 0.845 ; controlador:inst|count[1]      ; controlador:inst|state.dw_07   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.140     ; 0.789      ;
; 0.846 ; controlador:inst|count[1]      ; controlador:inst|state.dw_81   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.140     ; 0.790      ;
; 0.846 ; controlador:inst|count[1]      ; controlador:inst|state.dw_02   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 0.000        ; -0.140     ; 0.790      ;
; 0.866 ; programador:inst1|state.idle_2 ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.129      ; 1.099      ;
; 0.866 ; programador:inst1|state.idle   ; controlador:inst|state.stop_2  ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 1.098      ;
; 0.866 ; programador:inst1|state.idle_2 ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 0.000        ; 0.129      ; 1.099      ;
+-------+--------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                ;
+-------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.179 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[0] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.272 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; 0.000        ; 1.178      ; 1.669      ;
; 0.275 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.395      ;
; 0.291 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; 0.000        ; 1.194      ; 1.704      ;
; 0.437 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.235      ; 0.756      ;
; 0.441 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.447 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.235      ; 0.766      ;
; 0.447 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.235      ; 0.766      ;
; 0.455 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.481 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.601      ;
; 0.499 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; -0.155     ; 0.428      ;
; 0.509 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.511 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.632      ;
; 0.513 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.634      ;
; 0.527 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.648      ;
; 0.529 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.649      ;
; 0.531 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[4]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.653      ;
; 0.548 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.668      ;
; 0.553 ; controlador:inst|cuenta_int[4]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.674      ;
; 0.553 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.674      ;
; 0.557 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.678      ;
; 0.614 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.735      ;
; 0.616 ; controlador:inst|cuenta_int[2]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.737      ;
; 0.623 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.744      ;
; 0.631 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.751      ;
; 0.676 ; controlador:inst|cuenta_int[3]   ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.797      ;
; 0.725 ; controlador:inst|cuenta_int[1]   ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.846      ;
; 0.725 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[2]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.846      ;
; 0.726 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[1]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.847      ;
; 0.748 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int[3]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.869      ;
; 0.810 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[1] ; clk                        ; clk         ; 0.000        ; 0.021      ; 0.915      ;
; 0.811 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[3] ; clk                        ; clk         ; 0.000        ; 0.021      ; 0.916      ;
; 0.838 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[4] ; clk                        ; clk         ; 0.000        ; 0.220      ; 1.142      ;
; 0.917 ; controlador:inst|cuenta_int[4]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.037      ; 1.038      ;
; 0.919 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|cuenta_int_2[2] ; clk                        ; clk         ; 0.000        ; 0.021      ; 1.024      ;
; 0.934 ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2       ; controlador:inst|clk_int_2 ; clk         ; -0.500       ; 1.178      ; 1.831      ;
; 0.935 ; controlador:inst|clk_int         ; controlador:inst|clk_int         ; controlador:inst|clk_int   ; clk         ; -0.500       ; 1.194      ; 1.848      ;
; 1.038 ; controlador:inst|cuenta_int[2]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.037      ; 1.159      ;
; 1.065 ; controlador:inst|cuenta_int_2[3] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.036      ; 1.185      ;
; 1.075 ; controlador:inst|cuenta_int_2[1] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.036      ; 1.195      ;
; 1.075 ; controlador:inst|cuenta_int_2[2] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.036      ; 1.195      ;
; 1.100 ; controlador:inst|cuenta_int[3]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.037      ; 1.221      ;
; 1.101 ; controlador:inst|cuenta_int_2[4] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; -0.155     ; 1.030      ;
; 1.150 ; controlador:inst|cuenta_int[1]   ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.037      ; 1.271      ;
; 1.210 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int         ; clk                        ; clk         ; 0.000        ; 0.037      ; 1.331      ;
; 1.466 ; controlador:inst|cuenta_int_2[0] ; controlador:inst|clk_int_2       ; clk                        ; clk         ; 0.000        ; 0.021      ; 1.571      ;
+-------+----------------------------------+----------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'controlador:inst|clk_int'                                                                                                                ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.030 ; controlador:inst|state.idle ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.127     ; 0.830      ;
; 0.030 ; controlador:inst|state.idle ; programador:inst1|state.error     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.127     ; 0.830      ;
; 0.030 ; controlador:inst|state.idle ; programador:inst1|state.ack_2     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.127     ; 0.830      ;
; 0.075 ; controlador:inst|state.idle ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 0.784      ;
; 0.075 ; controlador:inst|state.idle ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 0.784      ;
; 0.075 ; controlador:inst|state.idle ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 0.784      ;
; 0.075 ; controlador:inst|state.idle ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 0.784      ;
; 0.075 ; controlador:inst|state.idle ; programador:inst1|state.ack_1     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.128     ; 0.784      ;
; 0.110 ; controlador:inst|state.idle ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.127     ; 0.750      ;
; 0.110 ; controlador:inst|state.idle ; programador:inst1|state.start_2   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.127     ; 0.750      ;
; 0.110 ; controlador:inst|state.idle ; programador:inst1|state.stop_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.127     ; 0.750      ;
; 0.110 ; controlador:inst|state.idle ; programador:inst1|state.ack_3     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.127     ; 0.750      ;
; 0.110 ; controlador:inst|state.idle ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.127     ; 0.750      ;
; 0.110 ; controlador:inst|state.idle ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.127     ; 0.750      ;
; 0.110 ; controlador:inst|state.idle ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 1.000        ; -0.127     ; 0.750      ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'controlador:inst|clk_int_2'                                                                                                             ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 0.033 ; programador:inst1|state.error ; controlador:inst|state.dp_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.010     ; 0.944      ;
; 0.033 ; programador:inst1|state.error ; controlador:inst|state.dp_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.010     ; 0.944      ;
; 0.033 ; programador:inst1|state.error ; controlador:inst|state.dw_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.010     ; 0.944      ;
; 0.033 ; programador:inst1|state.error ; controlador:inst|state.dp_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.010     ; 0.944      ;
; 0.033 ; programador:inst1|state.error ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.010     ; 0.944      ;
; 0.033 ; programador:inst1|state.error ; controlador:inst|state.dp_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.010     ; 0.944      ;
; 0.033 ; programador:inst1|state.error ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.010     ; 0.944      ;
; 0.033 ; programador:inst1|state.error ; controlador:inst|state.idle    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.010     ; 0.944      ;
; 0.037 ; programador:inst1|state.error ; controlador:inst|state.done    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 0.941      ;
; 0.037 ; programador:inst1|state.error ; controlador:inst|state.stop_2  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 0.941      ;
; 0.037 ; programador:inst1|state.error ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 0.941      ;
; 0.037 ; programador:inst1|state.error ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 0.941      ;
; 0.037 ; programador:inst1|state.error ; controlador:inst|state.stop_1  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 0.941      ;
; 0.037 ; programador:inst1|state.error ; controlador:inst|state.dw_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 0.941      ;
; 0.037 ; programador:inst1|state.error ; controlador:inst|state.dw_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 0.941      ;
; 0.037 ; programador:inst1|state.error ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 0.941      ;
; 0.037 ; programador:inst1|state.error ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 0.941      ;
; 0.037 ; programador:inst1|state.error ; controlador:inst|state.dw_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 1.000        ; -0.009     ; 0.941      ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'controlador:inst|clk_int'                                                                                                                 ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                           ; Launch Clock               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+
; 0.528 ; controlador:inst|state.idle ; programador:inst1|state.start     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.641      ;
; 0.528 ; controlador:inst|state.idle ; programador:inst1|state.start_2   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.641      ;
; 0.528 ; controlador:inst|state.idle ; programador:inst1|state.stop_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.641      ;
; 0.528 ; controlador:inst|state.idle ; programador:inst1|state.ack_3     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.641      ;
; 0.528 ; controlador:inst|state.idle ; programador:inst1|state.b_write_3 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.641      ;
; 0.528 ; controlador:inst|state.idle ; programador:inst1|state.b_write_2 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.641      ;
; 0.528 ; controlador:inst|state.idle ; programador:inst1|state.b_write_1 ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.641      ;
; 0.571 ; controlador:inst|state.idle ; programador:inst1|state.stop_1    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.684      ;
; 0.571 ; controlador:inst|state.idle ; programador:inst1|state.idle_2    ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.684      ;
; 0.571 ; controlador:inst|state.idle ; programador:inst1|state.b_trans   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.684      ;
; 0.571 ; controlador:inst|state.idle ; programador:inst1|state.ack_fin   ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.684      ;
; 0.571 ; controlador:inst|state.idle ; programador:inst1|state.ack_1     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.009      ; 0.684      ;
; 0.598 ; controlador:inst|state.idle ; programador:inst1|state.idle      ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.010      ; 0.712      ;
; 0.598 ; controlador:inst|state.idle ; programador:inst1|state.error     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.010      ; 0.712      ;
; 0.598 ; controlador:inst|state.idle ; programador:inst1|state.ack_2     ; controlador:inst|clk_int_2 ; controlador:inst|clk_int ; 0.000        ; 0.010      ; 0.712      ;
+-------+-----------------------------+-----------------------------------+----------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'controlador:inst|clk_int_2'                                                                                                              ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 0.615 ; programador:inst1|state.error ; controlador:inst|state.done    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.847      ;
; 0.615 ; programador:inst1|state.error ; controlador:inst|state.stop_2  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.847      ;
; 0.615 ; programador:inst1|state.error ; controlador:inst|state.dp_BA   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.847      ;
; 0.615 ; programador:inst1|state.error ; controlador:inst|state.dp_BA_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.847      ;
; 0.615 ; programador:inst1|state.error ; controlador:inst|state.stop_1  ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.847      ;
; 0.615 ; programador:inst1|state.error ; controlador:inst|state.dw_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.847      ;
; 0.615 ; programador:inst1|state.error ; controlador:inst|state.dw_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.847      ;
; 0.615 ; programador:inst1|state.error ; controlador:inst|state.dw_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.847      ;
; 0.615 ; programador:inst1|state.error ; controlador:inst|state.dw_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.847      ;
; 0.615 ; programador:inst1|state.error ; controlador:inst|state.dw_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.128      ; 0.847      ;
; 0.618 ; programador:inst1|state.error ; controlador:inst|state.dp_07   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.127      ; 0.849      ;
; 0.618 ; programador:inst1|state.error ; controlador:inst|state.dp_02   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.127      ; 0.849      ;
; 0.618 ; programador:inst1|state.error ; controlador:inst|state.dw_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.127      ; 0.849      ;
; 0.618 ; programador:inst1|state.error ; controlador:inst|state.dp_00   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.127      ; 0.849      ;
; 0.618 ; programador:inst1|state.error ; controlador:inst|state.dp_00_2 ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.127      ; 0.849      ;
; 0.618 ; programador:inst1|state.error ; controlador:inst|state.dp_81   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.127      ; 0.849      ;
; 0.618 ; programador:inst1|state.error ; controlador:inst|state.dp_1E   ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.127      ; 0.849      ;
; 0.618 ; programador:inst1|state.error ; controlador:inst|state.idle    ; controlador:inst|clk_int ; controlador:inst|clk_int_2 ; 0.000        ; 0.127      ; 0.849      ;
+-------+-------------------------------+--------------------------------+--------------------------+----------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.742 ns




+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -2.461  ; 0.178 ; -0.716   ; 0.528   ; -3.000              ;
;  clk                        ; -2.461  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  controlador:inst|clk_int   ; -1.926  ; 0.178 ; -0.682   ; 0.528   ; -1.000              ;
;  controlador:inst|clk_int_2 ; -1.336  ; 0.178 ; -0.716   ; 0.615   ; -1.000              ;
; Design-wide TNS             ; -57.356 ; 0.0   ; -21.709  ; 0.0     ; -58.739             ;
;  clk                        ; -14.179 ; 0.000 ; N/A      ; N/A     ; -14.739             ;
;  controlador:inst|clk_int   ; -20.492 ; 0.000 ; -8.881   ; 0.000   ; -24.000             ;
;  controlador:inst|clk_int_2 ; -22.685 ; 0.000 ; -12.828  ; 0.000   ; -20.000             ;
+-----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DONE          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sca           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; trigg         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reset_camara  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DONE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; sca           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; trigg         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; reset_camara  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DONE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; sca           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; trigg         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; reset_camara  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DONE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sca           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; trigg         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; reset_camara  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 108      ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int   ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; controlador:inst|clk_int_2 ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; controlador:inst|clk_int   ; controlador:inst|clk_int   ; 60       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int_2 ; controlador:inst|clk_int   ; 109      ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 40       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 91       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 108      ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int   ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; controlador:inst|clk_int_2 ; clk                        ; 1        ; 1        ; 0        ; 0        ;
; controlador:inst|clk_int   ; controlador:inst|clk_int   ; 60       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int_2 ; controlador:inst|clk_int   ; 109      ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 40       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; 91       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                  ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; controlador:inst|clk_int_2 ; controlador:inst|clk_int   ; 15       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 18       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                   ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; controlador:inst|clk_int_2 ; controlador:inst|clk_int   ; 15       ; 0        ; 0        ; 0        ;
; controlador:inst|clk_int   ; controlador:inst|clk_int_2 ; 18       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 25    ; 25   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 28    ; 28   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; clk                        ; clk                        ; Base ; Constrained ;
; controlador:inst|clk_int   ; controlador:inst|clk_int   ; Base ; Constrained ;
; controlador:inst|clk_int_2 ; controlador:inst|clk_int_2 ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DONE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_out     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sca         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DONE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_out     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sca         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Thu Jun  6 16:32:17 2024
Info: Command: quartus_sta programador -c programador
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'programador.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name controlador:inst|clk_int controlador:inst|clk_int
    Info (332105): create_clock -period 1.000 -name controlador:inst|clk_int_2 controlador:inst|clk_int_2
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.461
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.461             -14.179 clk 
    Info (332119):    -1.926             -20.492 controlador:inst|clk_int 
    Info (332119):    -1.336             -22.685 controlador:inst|clk_int_2 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.342               0.000 controlador:inst|clk_int 
    Info (332119):     0.343               0.000 clk 
    Info (332119):     0.343               0.000 controlador:inst|clk_int_2 
Info (332146): Worst-case recovery slack is -0.716
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.716             -12.828 controlador:inst|clk_int_2 
    Info (332119):    -0.682              -8.881 controlador:inst|clk_int 
Info (332146): Worst-case removal slack is 0.963
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.963               0.000 controlador:inst|clk_int 
    Info (332119):     1.156               0.000 controlador:inst|clk_int_2 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -14.000 clk 
    Info (332119):    -1.000             -24.000 controlador:inst|clk_int 
    Info (332119):    -1.000             -20.000 controlador:inst|clk_int_2 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.081
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.081             -11.442 clk 
    Info (332119):    -1.639             -16.296 controlador:inst|clk_int 
    Info (332119):    -1.086             -18.230 controlador:inst|clk_int_2 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 clk 
    Info (332119):     0.299               0.000 controlador:inst|clk_int 
    Info (332119):     0.299               0.000 controlador:inst|clk_int_2 
Info (332146): Worst-case recovery slack is -0.558
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.558              -9.904 controlador:inst|clk_int_2 
    Info (332119):    -0.479              -6.080 controlador:inst|clk_int 
Info (332146): Worst-case removal slack is 0.850
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.850               0.000 controlador:inst|clk_int 
    Info (332119):     1.060               0.000 controlador:inst|clk_int_2 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -14.000 clk 
    Info (332119):    -1.000             -24.000 controlador:inst|clk_int 
    Info (332119):    -1.000             -20.000 controlador:inst|clk_int_2 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.008
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.008              -3.917 clk 
    Info (332119):    -0.609              -4.386 controlador:inst|clk_int 
    Info (332119):    -0.329              -4.454 controlador:inst|clk_int_2 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 controlador:inst|clk_int 
    Info (332119):     0.178               0.000 controlador:inst|clk_int_2 
    Info (332119):     0.179               0.000 clk 
Info (332146): Worst-case recovery slack is 0.030
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.030               0.000 controlador:inst|clk_int 
    Info (332119):     0.033               0.000 controlador:inst|clk_int_2 
Info (332146): Worst-case removal slack is 0.528
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.528               0.000 controlador:inst|clk_int 
    Info (332119):     0.615               0.000 controlador:inst|clk_int_2 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -14.739 clk 
    Info (332119):    -1.000             -24.000 controlador:inst|clk_int 
    Info (332119):    -1.000             -20.000 controlador:inst|clk_int_2 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.742 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4752 megabytes
    Info: Processing ended: Thu Jun  6 16:32:20 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


