---
title: Verilog语法学习笔记
date: 2022-09-07 10:22:01
tags:
  - Verilog
---

此文档包含我学习 Verilog 时遇到的问题，对于一些第一次遇到的 Verilog 关键字进行了记录

# 输入输出端口

1. verilog 定义模块的时候，其输入端口只能定义成`wire`(从模块内部来看，外部输入给它的信号就是一个导线)，其输出端口可以定义成`wire`，也可以定义成`reg`
2. verilog 例化模块的时候，模块的输入端口可以链接到`wire`或者`reg`，模块的输出只能连接到`wire`(从模块外部来看，模块输送到外部的信号也只是一个导线)
