TimeQuest Timing Analyzer report for PMT_Timebin_Counts
Sat Apr 12 11:35:50 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'inst|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'inst|altpll_component|pll|clk[0]'
 14. Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'osc'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'inst|altpll_component|pll|clk[0]'
 26. Fast Model Hold: 'inst|altpll_component|pll|clk[0]'
 27. Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 28. Fast Model Minimum Pulse Width: 'osc'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Multicorner Timing Analysis Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths
 43. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PMT_Timebin_Counts                                                ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------+
; SDC File List                                              ;
+------------------------+--------+--------------------------+
; SDC File Path          ; Status ; Read at                  ;
+------------------------+--------+--------------------------+
; PMT_Timebin_Counts.sdc ; OK     ; Sat Apr 12 11:35:50 2014 ;
+------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                              ;
+----------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                             ; Targets                              ;
+----------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; inst|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; osc    ; inst|altpll_component|pll|inclk[0] ; { inst|altpll_component|pll|clk[0] } ;
; osc                              ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { osc }                              ;
+----------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Slow Model Fmax Summary                                               ;
+-----------+-----------------+----------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                       ; Note ;
+-----------+-----------------+----------------------------------+------+
; 89.67 MHz ; 89.67 MHz       ; inst|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 8.848 ; 0.000         ;
+----------------------------------+-------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
+----------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; 8.889  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                  ;
+-------+------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 8.848 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 11.190     ;
; 8.929 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 11.109     ;
; 9.041 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.997     ;
; 9.238 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.800     ;
; 9.263 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.773     ;
; 9.263 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.773     ;
; 9.263 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.773     ;
; 9.263 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.773     ;
; 9.263 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.773     ;
; 9.263 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.773     ;
; 9.263 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.773     ;
; 9.281 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.757     ;
; 9.306 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.732     ;
; 9.307 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.731     ;
; 9.329 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.707     ;
; 9.344 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.692     ;
; 9.344 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.692     ;
; 9.344 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.692     ;
; 9.344 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.692     ;
; 9.344 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.692     ;
; 9.344 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.692     ;
; 9.344 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.692     ;
; 9.368 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.668     ;
; 9.402 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.636     ;
; 9.407 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.631     ;
; 9.410 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.628     ;
; 9.410 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.626     ;
; 9.424 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.614     ;
; 9.449 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.587     ;
; 9.456 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.580     ;
; 9.456 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.580     ;
; 9.456 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.580     ;
; 9.456 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.580     ;
; 9.456 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.580     ;
; 9.456 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.580     ;
; 9.456 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.580     ;
; 9.504 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.534     ;
; 9.505 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.533     ;
; 9.509 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.529     ;
; 9.510 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.528     ;
; 9.522 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.514     ;
; 9.561 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.475     ;
; 9.599 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.439     ;
; 9.604 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.434     ;
; 9.608 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.430     ;
; 9.616 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.422     ;
; 9.642 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.396     ;
; 9.653 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.383     ;
; 9.653 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.383     ;
; 9.653 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.383     ;
; 9.653 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.383     ;
; 9.653 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.383     ;
; 9.653 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.383     ;
; 9.653 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.383     ;
; 9.696 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.340     ;
; 9.696 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.340     ;
; 9.696 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.340     ;
; 9.696 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.340     ;
; 9.696 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.340     ;
; 9.696 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.340     ;
; 9.696 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.340     ;
; 9.698 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.340     ;
; 9.719 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.317     ;
; 9.721 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.315     ;
; 9.721 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.315     ;
; 9.721 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.315     ;
; 9.721 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.315     ;
; 9.721 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.315     ;
; 9.721 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.315     ;
; 9.721 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.315     ;
; 9.737 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.301     ;
; 9.742 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.296     ;
; 9.758 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.278     ;
; 9.762 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.274     ;
; 9.787 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.249     ;
; 9.801 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.235     ;
; 9.801 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.237     ;
; 9.826 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.210     ;
; 9.828 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.018      ; 10.228     ;
; 9.839 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.197     ;
; 9.839 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.197     ;
; 9.839 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.197     ;
; 9.839 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.197     ;
; 9.839 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.197     ;
; 9.839 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.197     ;
; 9.839 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.197     ;
; 9.842 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.196     ;
; 9.876 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[7]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.162     ;
; 9.895 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.143     ;
; 9.905 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.131     ;
; 9.906 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.132     ;
; 9.923 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.018      ; 10.133     ;
; 9.924 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.112     ;
; 9.924 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.112     ;
; 9.924 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.112     ;
; 9.924 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.112     ;
; 9.924 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.112     ;
; 9.924 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.112     ;
; 9.924 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.112     ;
; 9.928 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.018      ; 10.128     ;
+-------+------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                         ;
+-------+-------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.445 ; trigger_clock_hundreds:inst5|StopRunning  ; trigger_clock_hundreds:inst5|StopRunning ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_state[1]                    ; uart:inst4|tx_state[1]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[0]           ; uart:inst4|tx_bits_remaining[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[1]           ; uart:inst4|tx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[2]           ; uart:inst4|tx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[3]           ; uart:inst4|tx_bits_remaining[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[0]           ; uart:inst4|rx_bits_remaining[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[1]           ; uart:inst4|rx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[2]           ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_CHECK_START      ; uart:inst4|recv_state.RX_CHECK_START     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_CHECK_STOP       ; uart:inst4|recv_state.RX_CHECK_STOP      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_DELAY_RESTART    ; uart:inst4|recv_state.RX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_out                         ; uart:inst4|tx_out                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|LED                            ; uart:inst4|LED                           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; trigger_clock_hundreds:inst5|LED          ; trigger_clock_hundreds:inst5|LED         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.612 ; SumCounts:inst7|sumout[12]                ; trigger_clock_hundreds:inst5|out[12]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.898      ;
; 0.613 ; SumCounts:inst7|sumout[5]                 ; trigger_clock_hundreds:inst5|out[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.899      ;
; 0.617 ; SumCounts:inst7|sumout[11]                ; trigger_clock_hundreds:inst5|out[11]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; SumCounts:inst7|sumout[15]                ; trigger_clock_hundreds:inst5|out[15]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; SumCounts:inst7|sumout[8]                 ; trigger_clock_hundreds:inst5|out[8]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.903      ;
; 0.618 ; SumCounts:inst7|sumout[7]                 ; trigger_clock_hundreds:inst5|out[7]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; SumCounts:inst7|sumout[6]                 ; trigger_clock_hundreds:inst5|out[6]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; SumCounts:inst7|sumout[2]                 ; trigger_clock_hundreds:inst5|out[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.904      ;
; 0.619 ; trigger_clock_hundreds:inst5|StartRunning ; trigger_clock_hundreds:inst5|StopRunning ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.905      ;
; 0.620 ; SumCounts:inst7|sumout[0]                 ; trigger_clock_hundreds:inst5|out[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.906      ;
; 0.622 ; SumCounts:inst7|sumout[10]                ; trigger_clock_hundreds:inst5|out[10]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; SumCounts:inst7|sumout[9]                 ; trigger_clock_hundreds:inst5|out[9]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.908      ;
; 0.623 ; SumCounts:inst7|sumout[13]                ; trigger_clock_hundreds:inst5|out[13]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.909      ;
; 0.629 ; trigger_clock_hundreds:inst5|i[31]        ; trigger_clock_hundreds:inst5|i[31]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; trigger_clock_hundreds:inst5|j[31]        ; trigger_clock_hundreds:inst5|j[31]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.632 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|recv_state.RX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.918      ;
; 0.633 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|recv_state.RX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.919      ;
; 0.654 ; uart:inst4|recv_state.RX_CHECK_START      ; uart:inst4|recv_state.RX_READ_BITS       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.940      ;
; 0.657 ; uart:inst4|recv_state.RX_CHECK_START      ; uart:inst4|recv_state.RX_ERROR           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.943      ;
; 0.738 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[9]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.024      ;
; 0.742 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_countdown[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.028      ;
; 0.746 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[4]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.032      ;
; 0.748 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[1]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.034      ;
; 0.750 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.036      ;
; 0.751 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_countdown[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.037      ;
; 0.751 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[0]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.037      ;
; 0.751 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_out                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.037      ;
; 0.763 ; uart:inst4|tx_data[1]                     ; uart:inst4|tx_data[0]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.764 ; uart:inst4|tx_data[2]                     ; uart:inst4|tx_data[1]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.765 ; SumCounts:inst7|sumout[14]                ; trigger_clock_hundreds:inst5|out[14]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.765 ; SumCounts:inst7|sumout[4]                 ; trigger_clock_hundreds:inst5|out[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.768 ; uart:inst4|tx_data[4]                     ; uart:inst4|tx_data[3]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.770 ; uart:inst4|tx_data[6]                     ; uart:inst4|tx_data[5]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.056      ;
; 0.770 ; uart:inst4|tx_data[3]                     ; uart:inst4|tx_data[2]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.056      ;
; 0.795 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|TwoBytes                 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.081      ;
; 0.800 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[15]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.086      ;
; 0.800 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[8]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.086      ;
; 0.841 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[4]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.127      ;
; 0.843 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[1]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.129      ;
; 0.847 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.133      ;
; 0.877 ; trigger_clock_hundreds:inst5|out[0]       ; uart:inst4|tx_data[0]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.162      ;
; 0.902 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.188      ;
; 0.905 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.191      ;
; 0.906 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.192      ;
; 0.906 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.192      ;
; 0.906 ; uart:inst4|recv_state.RX_RECEIVED         ; uart:inst4|recv_state.RX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.192      ;
; 0.913 ; uart:inst4|recv_state.RX_RECEIVED         ; uart:inst4|recv_state.RX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.199      ;
; 0.959 ; uart:inst4|rx_bits_remaining[0]           ; uart:inst4|rx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.245      ;
; 0.960 ; uart:inst4|tx_data[5]                     ; uart:inst4|tx_data[4]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.246      ;
; 0.961 ; uart:inst4|rx_bits_remaining[0]           ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.247      ;
; 0.968 ; trigger_clock_hundreds:inst5|i[0]         ; trigger_clock_hundreds:inst5|i[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; trigger_clock_hundreds:inst5|i[16]        ; trigger_clock_hundreds:inst5|i[16]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; trigger_clock_hundreds:inst5|j[0]         ; trigger_clock_hundreds:inst5|j[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; trigger_clock_hundreds:inst5|j[16]        ; trigger_clock_hundreds:inst5|j[16]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; SumCounts:inst7|TwoBytes                  ; uart:inst4|tx_state[1]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.975 ; trigger_clock_hundreds:inst5|i[1]         ; trigger_clock_hundreds:inst5|i[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; trigger_clock_hundreds:inst5|i[17]        ; trigger_clock_hundreds:inst5|i[17]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; trigger_clock_hundreds:inst5|j[1]         ; trigger_clock_hundreds:inst5|j[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; trigger_clock_hundreds:inst5|j[17]        ; trigger_clock_hundreds:inst5|j[17]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; trigger_clock_hundreds:inst5|i[2]         ; trigger_clock_hundreds:inst5|i[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock_hundreds:inst5|i[9]         ; trigger_clock_hundreds:inst5|i[9]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock_hundreds:inst5|i[18]        ; trigger_clock_hundreds:inst5|i[18]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock_hundreds:inst5|i[25]        ; trigger_clock_hundreds:inst5|i[25]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock_hundreds:inst5|j[2]         ; trigger_clock_hundreds:inst5|j[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock_hundreds:inst5|j[9]         ; trigger_clock_hundreds:inst5|j[9]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock_hundreds:inst5|j[18]        ; trigger_clock_hundreds:inst5|j[18]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock_hundreds:inst5|j[25]        ; trigger_clock_hundreds:inst5|j[25]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[4]         ; trigger_clock_hundreds:inst5|i[4]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[7]         ; trigger_clock_hundreds:inst5|i[7]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[11]        ; trigger_clock_hundreds:inst5|i[11]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[13]        ; trigger_clock_hundreds:inst5|i[13]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[14]        ; trigger_clock_hundreds:inst5|i[14]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[15]        ; trigger_clock_hundreds:inst5|i[15]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[20]        ; trigger_clock_hundreds:inst5|i[20]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[23]        ; trigger_clock_hundreds:inst5|i[23]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[27]        ; trigger_clock_hundreds:inst5|i[27]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[29]        ; trigger_clock_hundreds:inst5|i[29]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[30]        ; trigger_clock_hundreds:inst5|i[30]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|j[4]         ; trigger_clock_hundreds:inst5|j[4]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|j[7]         ; trigger_clock_hundreds:inst5|j[7]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|j[11]        ; trigger_clock_hundreds:inst5|j[11]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|j[13]        ; trigger_clock_hundreds:inst5|j[13]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|j[14]        ; trigger_clock_hundreds:inst5|j[14]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|j[15]        ; trigger_clock_hundreds:inst5|j[15]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|j[20]        ; trigger_clock_hundreds:inst5|j[20]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
+-------+-------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                                   ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|TwoBytes                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|TwoBytes                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[0]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[0]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[10]                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[10]                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[11]                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[11]                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[12]                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[12]                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[13]                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[13]                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[14]                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[14]                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[15]                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[15]                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[1]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[1]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[2]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[2]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[3]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[3]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[4]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[4]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[5]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[5]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[6]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[6]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[7]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[7]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[8]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[8]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[9]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[9]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StartRunning ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StartRunning ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StopRunning  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StopRunning  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]         ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; StartButton  ; osc        ; 7.995  ; 7.995  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; eight_switch ; osc        ; 11.827 ; 11.827 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; 12.607 ; 12.607 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; 13.161 ; 13.161 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in1          ; osc        ; 2.775  ; 2.775  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in2          ; osc        ; 2.867  ; 2.867  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; 13.437 ; 13.437 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; 12.226 ; 12.226 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; 13.218 ; 13.218 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; 13.327 ; 13.327 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; 13.400 ; 13.400 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; StartButton  ; osc        ; -7.545 ; -7.545 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; eight_switch ; osc        ; -5.774 ; -5.774 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; -6.223 ; -6.223 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; -5.429 ; -5.429 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in1          ; osc        ; -2.527 ; -2.527 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in2          ; osc        ; -2.619 ; -2.619 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; -4.979 ; -4.979 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; -6.115 ; -6.115 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; -6.169 ; -6.169 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; -4.845 ; -4.845 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; -4.713 ; -4.713 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; cts       ; osc        ; 7.018  ; 7.018  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 11.007 ; 11.007 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 10.867 ; 10.867 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 9.599  ; 9.599  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 10.480 ; 10.480 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 11.007 ; 11.007 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 9.472  ; 9.472  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 9.222  ; 9.222  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; led       ; osc        ; 5.830  ; 5.830  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 27.706 ; 27.706 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 27.706 ; 27.706 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 26.857 ; 26.857 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 26.629 ; 26.629 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 27.175 ; 27.175 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 27.654 ; 27.654 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 27.552 ; 27.552 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 27.361 ; 27.361 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; pin_name1 ; osc        ; 2.693  ;        ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 22.717 ; 22.717 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 22.573 ; 22.573 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 19.942 ; 19.942 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 17.639 ; 17.639 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 19.909 ; 19.909 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 21.076 ; 21.076 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 20.919 ; 20.919 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 22.717 ; 22.717 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 5.838  ; 5.838  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 5.309  ; 5.309  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; pin_name1 ; osc        ;        ; 2.693  ; Fall       ; inst|altpll_component|pll|clk[0] ;
; pin_name2 ; osc        ; 5.977  ; 5.977  ; Rise       ; osc                              ;
; pin_name2 ; osc        ; 5.977  ; 5.977  ; Fall       ; osc                              ;
+-----------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; cts       ; osc        ; 7.018  ; 7.018  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 7.996  ; 7.996  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 9.515  ; 9.515  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 8.373  ; 8.373  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 8.590  ; 8.590  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 9.655  ; 9.655  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 8.161  ; 8.161  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 7.996  ; 7.996  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; led       ; osc        ; 5.830  ; 5.830  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 6.935  ; 6.935  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 7.921  ; 7.921  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 7.181  ; 7.181  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 6.935  ; 6.935  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 7.435  ; 7.435  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 7.874  ; 7.874  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 7.767  ; 7.767  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 7.587  ; 7.587  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; pin_name1 ; osc        ; 2.693  ;        ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 8.472  ; 8.472  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 9.287  ; 9.287  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 9.657  ; 9.657  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 8.472  ; 8.472  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 9.154  ; 9.154  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 9.113  ; 9.113  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 8.488  ; 8.488  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 10.169 ; 10.169 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 5.838  ; 5.838  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 5.309  ; 5.309  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; pin_name1 ; osc        ;        ; 2.693  ; Fall       ; inst|altpll_component|pll|clk[0] ;
; pin_name2 ; osc        ; 5.977  ; 5.977  ; Rise       ; osc                              ;
; pin_name2 ; osc        ; 5.977  ; 5.977  ; Fall       ; osc                              ;
+-----------+------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; 15.869 ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+----------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                   ;
+--------+------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 15.869 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 4.163      ;
; 15.905 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 4.127      ;
; 15.920 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.110      ;
; 15.920 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.110      ;
; 15.920 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.110      ;
; 15.920 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.110      ;
; 15.920 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.110      ;
; 15.920 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.110      ;
; 15.920 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.110      ;
; 15.956 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.074      ;
; 15.956 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.074      ;
; 15.956 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.074      ;
; 15.956 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.074      ;
; 15.956 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.074      ;
; 15.956 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.074      ;
; 15.956 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.074      ;
; 15.996 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 4.036      ;
; 16.022 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 4.010      ;
; 16.047 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.983      ;
; 16.047 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.983      ;
; 16.047 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.983      ;
; 16.047 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.983      ;
; 16.047 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.983      ;
; 16.047 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.983      ;
; 16.047 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.983      ;
; 16.054 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.978      ;
; 16.055 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.977      ;
; 16.058 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.972      ;
; 16.059 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.973      ;
; 16.059 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.973      ;
; 16.063 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.967      ;
; 16.067 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.965      ;
; 16.073 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.957      ;
; 16.073 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.957      ;
; 16.073 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.957      ;
; 16.073 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.957      ;
; 16.073 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.957      ;
; 16.073 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.957      ;
; 16.073 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.957      ;
; 16.092 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.940      ;
; 16.093 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.939      ;
; 16.094 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.936      ;
; 16.097 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.935      ;
; 16.099 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.931      ;
; 16.110 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.920      ;
; 16.110 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.920      ;
; 16.110 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.920      ;
; 16.110 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.920      ;
; 16.110 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.920      ;
; 16.110 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.920      ;
; 16.110 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.920      ;
; 16.118 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.912      ;
; 16.118 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.912      ;
; 16.118 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.912      ;
; 16.118 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.912      ;
; 16.118 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.912      ;
; 16.118 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.912      ;
; 16.118 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.912      ;
; 16.135 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.897      ;
; 16.136 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.896      ;
; 16.140 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.892      ;
; 16.140 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.892      ;
; 16.177 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.855      ;
; 16.183 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.849      ;
; 16.185 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.845      ;
; 16.190 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.840      ;
; 16.191 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.839      ;
; 16.191 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.839      ;
; 16.191 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.839      ;
; 16.191 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.839      ;
; 16.191 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.839      ;
; 16.191 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.839      ;
; 16.191 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.839      ;
; 16.200 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.832      ;
; 16.201 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.831      ;
; 16.205 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.827      ;
; 16.211 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.821      ;
; 16.211 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.819      ;
; 16.216 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.814      ;
; 16.218 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[7]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.814      ;
; 16.221 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.811      ;
; 16.227 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.805      ;
; 16.228 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.802      ;
; 16.228 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.802      ;
; 16.228 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.802      ;
; 16.228 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.802      ;
; 16.228 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.802      ;
; 16.228 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.802      ;
; 16.228 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.802      ;
; 16.229 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_out               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.803      ;
; 16.230 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_clk_divider[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.802      ;
; 16.235 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_clk_divider[9]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.797      ;
; 16.248 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.782      ;
; 16.253 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.777      ;
; 16.254 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[7]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 3.778      ;
; 16.256 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.774      ;
; 16.261 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.769      ;
; 16.262 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.768      ;
; 16.262 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.768      ;
; 16.262 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.768      ;
+--------+------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                         ;
+-------+-------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; trigger_clock_hundreds:inst5|StopRunning  ; trigger_clock_hundreds:inst5|StopRunning ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_state[1]                    ; uart:inst4|tx_state[1]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[0]           ; uart:inst4|tx_bits_remaining[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[1]           ; uart:inst4|tx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[2]           ; uart:inst4|tx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[3]           ; uart:inst4|tx_bits_remaining[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[0]           ; uart:inst4|rx_bits_remaining[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[1]           ; uart:inst4|rx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[2]           ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_CHECK_START      ; uart:inst4|recv_state.RX_CHECK_START     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_CHECK_STOP       ; uart:inst4|recv_state.RX_CHECK_STOP      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_DELAY_RESTART    ; uart:inst4|recv_state.RX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_out                         ; uart:inst4|tx_out                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|LED                            ; uart:inst4|LED                           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; trigger_clock_hundreds:inst5|LED          ; trigger_clock_hundreds:inst5|LED         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; SumCounts:inst7|sumout[12]                ; trigger_clock_hundreds:inst5|out[12]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; SumCounts:inst7|sumout[5]                 ; trigger_clock_hundreds:inst5|out[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; SumCounts:inst7|sumout[11]                ; trigger_clock_hundreds:inst5|out[11]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; SumCounts:inst7|sumout[15]                ; trigger_clock_hundreds:inst5|out[15]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; SumCounts:inst7|sumout[2]                 ; trigger_clock_hundreds:inst5|out[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; SumCounts:inst7|sumout[8]                 ; trigger_clock_hundreds:inst5|out[8]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; SumCounts:inst7|sumout[7]                 ; trigger_clock_hundreds:inst5|out[7]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; SumCounts:inst7|sumout[6]                 ; trigger_clock_hundreds:inst5|out[6]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; SumCounts:inst7|sumout[10]                ; trigger_clock_hundreds:inst5|out[10]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; trigger_clock_hundreds:inst5|StartRunning ; trigger_clock_hundreds:inst5|StopRunning ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; SumCounts:inst7|sumout[9]                 ; trigger_clock_hundreds:inst5|out[9]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; SumCounts:inst7|sumout[0]                 ; trigger_clock_hundreds:inst5|out[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; trigger_clock_hundreds:inst5|i[31]        ; trigger_clock_hundreds:inst5|i[31]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; trigger_clock_hundreds:inst5|j[31]        ; trigger_clock_hundreds:inst5|j[31]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SumCounts:inst7|sumout[13]                ; trigger_clock_hundreds:inst5|out[13]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|recv_state.RX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|recv_state.RX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.255 ; uart:inst4|recv_state.RX_CHECK_START      ; uart:inst4|recv_state.RX_READ_BITS       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
; 0.257 ; uart:inst4|recv_state.RX_CHECK_START      ; uart:inst4|recv_state.RX_ERROR           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.409      ;
; 0.304 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[9]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.456      ;
; 0.307 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_countdown[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[4]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.463      ;
; 0.312 ; SumCounts:inst7|sumout[14]                ; trigger_clock_hundreds:inst5|out[14]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.464      ;
; 0.313 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[1]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.465      ;
; 0.313 ; SumCounts:inst7|sumout[4]                 ; trigger_clock_hundreds:inst5|out[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.465      ;
; 0.315 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.467      ;
; 0.316 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_countdown[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.468      ;
; 0.316 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[0]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.468      ;
; 0.324 ; uart:inst4|tx_data[1]                     ; uart:inst4|tx_data[0]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; uart:inst4|tx_data[2]                     ; uart:inst4|tx_data[1]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[4]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|TwoBytes                 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; uart:inst4|tx_data[4]                     ; uart:inst4|tx_data[3]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[1]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; uart:inst4|tx_data[6]                     ; uart:inst4|tx_data[5]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; uart:inst4|tx_data[3]                     ; uart:inst4|tx_data[2]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.481      ;
; 0.332 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[8]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[15]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.485      ;
; 0.336 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_out                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.488      ;
; 0.338 ; trigger_clock_hundreds:inst5|out[0]       ; uart:inst4|tx_data[0]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.489      ;
; 0.350 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.501      ;
; 0.352 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.503      ;
; 0.353 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.504      ;
; 0.355 ; trigger_clock_hundreds:inst5|i[0]         ; trigger_clock_hundreds:inst5|i[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; trigger_clock_hundreds:inst5|i[16]        ; trigger_clock_hundreds:inst5|i[16]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; trigger_clock_hundreds:inst5|j[0]         ; trigger_clock_hundreds:inst5|j[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; trigger_clock_hundreds:inst5|j[16]        ; trigger_clock_hundreds:inst5|j[16]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; trigger_clock_hundreds:inst5|i[1]         ; trigger_clock_hundreds:inst5|i[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; trigger_clock_hundreds:inst5|i[17]        ; trigger_clock_hundreds:inst5|i[17]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; trigger_clock_hundreds:inst5|j[1]         ; trigger_clock_hundreds:inst5|j[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; trigger_clock_hundreds:inst5|j[17]        ; trigger_clock_hundreds:inst5|j[17]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[2]         ; trigger_clock_hundreds:inst5|i[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[9]         ; trigger_clock_hundreds:inst5|i[9]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[11]        ; trigger_clock_hundreds:inst5|i[11]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[18]        ; trigger_clock_hundreds:inst5|i[18]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[25]        ; trigger_clock_hundreds:inst5|i[25]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[27]        ; trigger_clock_hundreds:inst5|i[27]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|j[2]         ; trigger_clock_hundreds:inst5|j[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|j[9]         ; trigger_clock_hundreds:inst5|j[9]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|j[11]        ; trigger_clock_hundreds:inst5|j[11]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|j[18]        ; trigger_clock_hundreds:inst5|j[18]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|j[25]        ; trigger_clock_hundreds:inst5|j[25]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|j[27]        ; trigger_clock_hundreds:inst5|j[27]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[4]         ; trigger_clock_hundreds:inst5|i[4]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[7]         ; trigger_clock_hundreds:inst5|i[7]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[13]        ; trigger_clock_hundreds:inst5|i[13]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[14]        ; trigger_clock_hundreds:inst5|i[14]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[15]        ; trigger_clock_hundreds:inst5|i[15]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[20]        ; trigger_clock_hundreds:inst5|i[20]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[23]        ; trigger_clock_hundreds:inst5|i[23]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[29]        ; trigger_clock_hundreds:inst5|i[29]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[30]        ; trigger_clock_hundreds:inst5|i[30]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|j[4]         ; trigger_clock_hundreds:inst5|j[4]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|j[7]         ; trigger_clock_hundreds:inst5|j[7]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|j[13]        ; trigger_clock_hundreds:inst5|j[13]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|j[14]        ; trigger_clock_hundreds:inst5|j[14]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|j[15]        ; trigger_clock_hundreds:inst5|j[15]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|j[20]        ; trigger_clock_hundreds:inst5|j[20]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|j[23]        ; trigger_clock_hundreds:inst5|j[23]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|j[29]        ; trigger_clock_hundreds:inst5|j[29]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|j[30]        ; trigger_clock_hundreds:inst5|j[30]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; SumCounts:inst7|TwoBytes                  ; uart:inst4|tx_state[1]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; uart:inst4|recv_state.RX_RECEIVED         ; uart:inst4|recv_state.RX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; uart:inst4|recv_state.RX_RECEIVED         ; uart:inst4|recv_state.RX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
+-------+-------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                                   ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|TwoBytes                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|TwoBytes                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[0]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[0]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[10]                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[10]                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[11]                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[11]                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[12]                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[12]                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[13]                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[13]                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[14]                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[14]                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[15]                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[15]                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[1]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[1]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[2]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[2]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[3]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[3]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[4]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[4]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[5]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[5]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[6]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[6]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[7]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[7]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[8]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[8]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[9]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[9]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StartRunning ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StartRunning ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StopRunning  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StopRunning  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]         ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+-------+-------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-------+-------+------------+----------------------------------+
; StartButton  ; osc        ; 4.432 ; 4.432 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; eight_switch ; osc        ; 5.023 ; 5.023 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; 5.396 ; 5.396 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; 5.654 ; 5.654 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in1          ; osc        ; 1.556 ; 1.556 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in2          ; osc        ; 1.626 ; 1.626 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; 5.705 ; 5.705 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; 5.220 ; 5.220 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; 5.632 ; 5.632 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; 5.636 ; 5.636 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; 5.691 ; 5.691 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; StartButton  ; osc        ; -4.279 ; -4.279 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; eight_switch ; osc        ; -2.601 ; -2.601 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; -2.843 ; -2.843 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; -2.609 ; -2.609 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in1          ; osc        ; -1.436 ; -1.436 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in2          ; osc        ; -1.506 ; -1.506 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; -2.375 ; -2.375 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; -2.769 ; -2.769 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; -2.855 ; -2.855 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; -2.323 ; -2.323 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; -2.314 ; -2.314 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; cts       ; osc        ; 2.823  ; 2.823  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 4.272  ; 4.272  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 4.198  ; 4.198  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 3.790  ; 3.790  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 4.034  ; 4.034  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 4.272  ; 4.272  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 3.701  ; 3.701  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 3.624  ; 3.624  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; led       ; osc        ; 2.410  ; 2.410  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 10.271 ; 10.271 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 10.271 ; 10.271 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 10.001 ; 10.001 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 9.945  ; 9.945  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 10.101 ; 10.101 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 10.251 ; 10.251 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 10.208 ; 10.208 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 10.184 ; 10.184 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; pin_name1 ; osc        ; 0.950  ;        ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 8.604  ; 8.604  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 8.529  ; 8.529  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 7.535  ; 7.535  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 6.689  ; 6.689  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 7.510  ; 7.510  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 7.980  ; 7.980  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 7.951  ; 7.951  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 8.604  ; 8.604  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.324  ; 2.324  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 2.186  ; 2.186  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; pin_name1 ; osc        ;        ; 0.950  ; Fall       ; inst|altpll_component|pll|clk[0] ;
; pin_name2 ; osc        ; 2.860  ; 2.860  ; Rise       ; osc                              ;
; pin_name2 ; osc        ; 2.860  ; 2.860  ; Fall       ; osc                              ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 2.823 ; 2.823 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 3.204 ; 3.204 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 3.694 ; 3.694 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 3.370 ; 3.370 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 3.381 ; 3.381 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 3.768 ; 3.768 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 3.205 ; 3.205 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 3.204 ; 3.204 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; led       ; osc        ; 2.410 ; 2.410 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 2.834 ; 2.834 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 3.164 ; 3.164 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 2.912 ; 2.912 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 2.834 ; 2.834 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 3.000 ; 3.000 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 3.149 ; 3.149 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 3.101 ; 3.101 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 3.084 ; 3.084 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; pin_name1 ; osc        ; 0.950 ;       ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 3.309 ; 3.309 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 3.635 ; 3.635 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 3.720 ; 3.720 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 3.309 ; 3.309 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 3.543 ; 3.543 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 3.556 ; 3.556 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 3.364 ; 3.364 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 3.998 ; 3.998 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.324 ; 2.324 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 2.186 ; 2.186 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; pin_name1 ; osc        ;       ; 0.950 ; Fall       ; inst|altpll_component|pll|clk[0] ;
; pin_name2 ; osc        ; 2.860 ; 2.860 ; Rise       ; osc                              ;
; pin_name2 ; osc        ; 2.860 ; 2.860 ; Fall       ; osc                              ;
+-----------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+-----------------------------------+-------+-------+----------+---------+---------------------+
; Clock                             ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                  ; 8.848 ; 0.215 ; N/A      ; N/A     ; 8.889               ;
;  inst|altpll_component|pll|clk[0] ; 8.848 ; 0.215 ; N/A      ; N/A     ; 8.889               ;
;  osc                              ; N/A   ; N/A   ; N/A      ; N/A     ; 10.000              ;
; Design-wide TNS                   ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  inst|altpll_component|pll|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  osc                              ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------+-------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; StartButton  ; osc        ; 7.995  ; 7.995  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; eight_switch ; osc        ; 11.827 ; 11.827 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; 12.607 ; 12.607 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; 13.161 ; 13.161 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in1          ; osc        ; 2.775  ; 2.775  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in2          ; osc        ; 2.867  ; 2.867  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; 13.437 ; 13.437 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; 12.226 ; 12.226 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; 13.218 ; 13.218 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; 13.327 ; 13.327 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; 13.400 ; 13.400 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; StartButton  ; osc        ; -4.279 ; -4.279 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; eight_switch ; osc        ; -2.601 ; -2.601 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; -2.843 ; -2.843 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; -2.609 ; -2.609 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in1          ; osc        ; -1.436 ; -1.436 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in2          ; osc        ; -1.506 ; -1.506 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; -2.375 ; -2.375 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; -2.769 ; -2.769 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; -2.855 ; -2.855 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; -2.323 ; -2.323 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; -2.314 ; -2.314 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; cts       ; osc        ; 7.018  ; 7.018  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 11.007 ; 11.007 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 10.867 ; 10.867 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 9.599  ; 9.599  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 10.480 ; 10.480 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 11.007 ; 11.007 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 9.472  ; 9.472  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 9.222  ; 9.222  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; led       ; osc        ; 5.830  ; 5.830  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 27.706 ; 27.706 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 27.706 ; 27.706 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 26.857 ; 26.857 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 26.629 ; 26.629 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 27.175 ; 27.175 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 27.654 ; 27.654 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 27.552 ; 27.552 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 27.361 ; 27.361 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; pin_name1 ; osc        ; 2.693  ;        ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 22.717 ; 22.717 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 22.573 ; 22.573 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 19.942 ; 19.942 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 17.639 ; 17.639 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 19.909 ; 19.909 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 21.076 ; 21.076 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 20.919 ; 20.919 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 22.717 ; 22.717 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 5.838  ; 5.838  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 5.309  ; 5.309  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; pin_name1 ; osc        ;        ; 2.693  ; Fall       ; inst|altpll_component|pll|clk[0] ;
; pin_name2 ; osc        ; 5.977  ; 5.977  ; Rise       ; osc                              ;
; pin_name2 ; osc        ; 5.977  ; 5.977  ; Fall       ; osc                              ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 2.823 ; 2.823 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 3.204 ; 3.204 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 3.694 ; 3.694 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 3.370 ; 3.370 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 3.381 ; 3.381 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 3.768 ; 3.768 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 3.205 ; 3.205 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 3.204 ; 3.204 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; led       ; osc        ; 2.410 ; 2.410 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 2.834 ; 2.834 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 3.164 ; 3.164 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 2.912 ; 2.912 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 2.834 ; 2.834 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 3.000 ; 3.000 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 3.149 ; 3.149 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 3.101 ; 3.101 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 3.084 ; 3.084 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; pin_name1 ; osc        ; 0.950 ;       ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 3.309 ; 3.309 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 3.635 ; 3.635 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 3.720 ; 3.720 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 3.309 ; 3.309 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 3.543 ; 3.543 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 3.556 ; 3.556 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 3.364 ; 3.364 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 3.998 ; 3.998 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.324 ; 2.324 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 2.186 ; 2.186 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; pin_name1 ; osc        ;       ; 0.950 ; Fall       ; inst|altpll_component|pll|clk[0] ;
; pin_name2 ; osc        ; 2.860 ; 2.860 ; Rise       ; osc                              ;
; pin_name2 ; osc        ; 2.860 ; 2.860 ; Fall       ; osc                              ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 110961   ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 110961   ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 661   ; 661  ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 153   ; 153  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Apr 12 11:35:49 2014
Info: Command: quartus_sta PMT_Timebin_Counts -c PMT_Timebin_Counts
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'PMT_Timebin_Counts.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name osc osc
    Info (332110): create_generated_clock -source {inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {inst|altpll_component|pll|clk[0]} {inst|altpll_component|pll|clk[0]}
Warning (332060): Node: signal2 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: signal was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 8.848
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.848         0.000 inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 8.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.889         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: signal2 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: signal was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 15.869
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.869         0.000 inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 405 megabytes
    Info: Processing ended: Sat Apr 12 11:35:50 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


