<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:15:26.1526</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.02.06</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-0015095</applicationNumber><claimCount>7</claimCount><examinerName> </examinerName><finalDisposal>등록결정(일반)</finalDisposal><inventionTitle>산화물 반도체막 및 반도체 장치</inventionTitle><inventionTitleEng>OXIDE SEMICONDUCTOR FILM AND SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.02.17</openDate><openNumber>10-2025-0022751</openNumber><originalApplicationDate>2023.11.23</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2023-0164110</originalApplicationNumber><originalExaminationRequestDate>2025.02.06</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>C01G 15/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1343</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1362</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1368</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020230164110</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 전기 전도도가 안정된 산화물 반도체막을 제공하는 것을 과제로 한다. 또한, 상기 산화물 반도체막을 사용함으로써, 반도체 장치에 안정된 전기적 특성을 부여하여, 신뢰성이 높은 반도체 장치를 제공하는 것을 과제로 한다. 인듐(In), 갈륨(Ga), 및 아연(Zn)을 함유하고, 산화물 반도체막이 형성되는 면의 법선 벡터에 평행한 방향으로 일치하는 c축으로 배향된 결정 영역을 갖고, c축으로 배향된 결정 영역의 조성이 In1＋δGa1－δO3(ZnO)m(다만 0＜δ＜1, m＝1 내지 3)으로 표현되고, c축으로 배향된 결정 영역을 포함한 산화물 반도체막 전체의 조성이 InxGayO3(ZnO)m(다만 0＜x＜2, 0＜y＜2, m＝1 내지 3)인 산화물 반도체막에 의해, 과제를 해결한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,기판;상기 기판 위의 소스 전극 및 드레인 전극; 및상기 소스 전극과 상기 드레인 전극 사이의 반도체층으로서, 제1 반도체막 및 상기 제1 반도체막 위의 제2 반도체막을 포함하는 상기 반도체층을 포함하고,상기 제2 반도체막은 결정들을 포함하고,상기 결정들의 c축들은 상기 기판의 면의 법선 벡터에 평행한 방향으로 배향되고,상기 결정들의 a축들 및 b축들 각각은 모두 배향되는 것은 아니며,상기 제1 반도체막은 제1 재료를 포함하고,상기 제2 반도체막은 제2 재료를 포함하고,상기 제1 재료 및 상기 제2 재료 각각은 In-Ga-Zn-O계 금속 산화물이고,상기 제1 재료는 Ga 및 Zn에 대한 In의 조성비가 상기 제2 재료와 상이한, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,기판;상기 기판 위의 소스 전극 및 드레인 전극; 및상기 소스 전극과 상기 드레인 전극 사이의 반도체층으로서, 제1 반도체막 및 상기 제1 반도체막 위의 제2 반도체막을 포함하는 상기 반도체층을 포함하고,상기 제2 반도체막은 결정들을 포함하고,상기 결정들의 c축들은 상기 기판의 면의 법선 벡터에 평행한 방향으로 배향되고,상기 결정들의 상기 c축들의 배향성은 상기 결정들의 a축들 및 b축들 각각의 배향성보다 높고,상기 제1 반도체막은 제1 재료를 포함하고,상기 제2 반도체막은 제2 재료를 포함하고,상기 제1 재료 및 상기 제2 재료 각각은 In-Ga-Zn-O계 금속 산화물이고,상기 제1 재료는 Ga 및 Zn에 대한 In의 조성비가 상기 제2 재료와 상이한, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 반도체 장치로서,기판; 및상기 기판 위에 채널 형성 영역을 포함하는 반도체층으로서, 제1 반도체막 및 상기 제1 반도체막 위의 제2 반도체막을 포함하는 상기 반도체층을 포함하고,상기 제2 반도체막은 결정들을 포함하고,상기 결정들의 c축들은 상기 기판의 면의 법선 벡터에 평행한 방향으로 배향되고,상기 제1 반도체막은 제1 재료를 포함하고,상기 제2 반도체막은 제2 재료를 포함하고,상기 제1 재료 및 상기 제2 재료 각각은 In-Ga-Zn-O계 금속 산화물이고,상기 제1 재료는 Ga 및 Zn에 대한 In의 조성비가 상기 제2 재료와 상이한, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 반도체 장치로서,기판; 및상기 기판 위에 채널 형성 영역을 포함하는 반도체층으로서, 제1 반도체막 및 상기 제1 반도체막 위의 제2 반도체막을 포함하는 상기 반도체층을 포함하고,상기 제2 반도체막은 결정들을 포함하고,상기 결정들의 c축들은 상기 기판의 면의 법선 벡터에 평행한 방향으로 배향되고,상기 결정들의 상기 c축들의 배향성은 상기 결정들의 a축들 및 b축들 각각의 배향성보다 높고,상기 제1 반도체막은 제1 재료를 포함하고,상기 제2 반도체막은 제2 재료를 포함하고,상기 제1 재료 및 상기 제2 재료 각각은 In-Ga-Zn-O계 금속 산화물이고,상기 제1 재료는 Ga 및 Zn에 대한 In의 조성비가 상기 제2 재료와 상이한, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제3항 또는 제4항에 있어서,상기 반도체층에 각각 전기적으로 접속되는 소스 전극 및 드레인 전극을 더 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 기판과 상기 제1 반도체막 사이에 게이트 전극을 더 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제2 반도체막 위에 게이트 전극을 더 포함하는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>TAKAHASHI, Masahiro</engName><name>다까하시 마사히로</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>AKIMOTO, Kengo</engName><name>아끼모또 겐고</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>YAMAZAKI, Shunpei</engName><name>야마자끼 슌뻬이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990002028</code><country>대한민국</country><engName>LEE, JUNG HEE</engName><name>이중희</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920030006047</code><country>대한민국</country><engName>PARK, CHUNG-BUM</engName><name>박충범</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980004828</code><country>대한민국</country><engName>CHANG, Soo Kil</engName><name>장수길</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2011.04.13</priorityApplicationDate><priorityApplicationNumber>JP-P-2011-089349</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2025.02.06</receiptDate><receiptNumber>1-1-2025-0136392-38</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to grant</documentEngName><documentName>등록결정서</documentName><receiptDate>2025.08.19</receiptDate><receiptNumber>9-5-2025-0786251-79</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250015095.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9334fd69198d6e57bdf0bb977dee7eb9f1eba1a4a1a996270935d31c8e30739e46410f1fb732ed0a9026591031ed852668f20f322b52e53ef3</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cffea8ed655da87fe30a7d430613b3cf8ca734f3592a3e7abfdb1989c31ca9fb4626b90e37c510cabb25fbfb6d001fea12b4ff8de66c450ef9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>