Classic Timing Analyzer report for MiniProjet
Mon Sep 07 09:11:42 2020
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'Clk_I'
  7. tco
  8. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                            ;
+------------------------------+-------+---------------+----------------------------------+--------------------------+------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                     ; To                     ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+--------------------------+------------------------+------------+----------+--------------+
; Worst-case tco               ; N/A   ; None          ; 11.960 ns                        ; decodeur:Seg|segments[4] ; segments[4]            ; Clk_I      ; --       ; 0            ;
; Clock Setup: 'Clk_I'         ; N/A   ; None          ; 266.24 MHz ( period = 3.756 ns ) ; diviseur:U0_div|cpt[7]   ; diviseur:U0_div|cpt[0] ; Clk_I      ; Clk_I    ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                          ;                        ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+--------------------------+------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clk_I           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'Clk_I'                                                                                                                                                                                                                                          ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                    ; To                      ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 266.24 MHz ( period = 3.756 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.542 ns                ;
; N/A                                     ; 266.24 MHz ( period = 3.756 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.542 ns                ;
; N/A                                     ; 266.24 MHz ( period = 3.756 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.542 ns                ;
; N/A                                     ; 266.24 MHz ( period = 3.756 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.542 ns                ;
; N/A                                     ; 266.24 MHz ( period = 3.756 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.542 ns                ;
; N/A                                     ; 266.24 MHz ( period = 3.756 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.542 ns                ;
; N/A                                     ; 266.24 MHz ( period = 3.756 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.542 ns                ;
; N/A                                     ; 266.24 MHz ( period = 3.756 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.542 ns                ;
; N/A                                     ; 266.24 MHz ( period = 3.756 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.542 ns                ;
; N/A                                     ; 266.24 MHz ( period = 3.756 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.542 ns                ;
; N/A                                     ; 266.24 MHz ( period = 3.756 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.542 ns                ;
; N/A                                     ; 266.24 MHz ( period = 3.756 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.542 ns                ;
; N/A                                     ; 266.24 MHz ( period = 3.756 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.542 ns                ;
; N/A                                     ; 266.60 MHz ( period = 3.751 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 266.60 MHz ( period = 3.751 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 266.60 MHz ( period = 3.751 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 266.60 MHz ( period = 3.751 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 266.60 MHz ( period = 3.751 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 266.60 MHz ( period = 3.751 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 266.60 MHz ( period = 3.751 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 266.60 MHz ( period = 3.751 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 266.60 MHz ( period = 3.751 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 266.60 MHz ( period = 3.751 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 266.60 MHz ( period = 3.751 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 266.60 MHz ( period = 3.751 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 266.60 MHz ( period = 3.751 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.534 ns                ;
; N/A                                     ; 267.45 MHz ( period = 3.739 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.522 ns                ;
; N/A                                     ; 267.45 MHz ( period = 3.739 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.522 ns                ;
; N/A                                     ; 267.45 MHz ( period = 3.739 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.522 ns                ;
; N/A                                     ; 267.45 MHz ( period = 3.739 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.522 ns                ;
; N/A                                     ; 267.45 MHz ( period = 3.739 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.522 ns                ;
; N/A                                     ; 267.45 MHz ( period = 3.739 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.522 ns                ;
; N/A                                     ; 267.45 MHz ( period = 3.739 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.522 ns                ;
; N/A                                     ; 267.45 MHz ( period = 3.739 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.522 ns                ;
; N/A                                     ; 267.45 MHz ( period = 3.739 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.522 ns                ;
; N/A                                     ; 267.45 MHz ( period = 3.739 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.522 ns                ;
; N/A                                     ; 267.45 MHz ( period = 3.739 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.522 ns                ;
; N/A                                     ; 267.45 MHz ( period = 3.739 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.522 ns                ;
; N/A                                     ; 267.45 MHz ( period = 3.739 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.522 ns                ;
; N/A                                     ; 269.47 MHz ( period = 3.711 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.497 ns                ;
; N/A                                     ; 269.47 MHz ( period = 3.711 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.497 ns                ;
; N/A                                     ; 269.47 MHz ( period = 3.711 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.497 ns                ;
; N/A                                     ; 269.47 MHz ( period = 3.711 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.497 ns                ;
; N/A                                     ; 269.47 MHz ( period = 3.711 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.497 ns                ;
; N/A                                     ; 269.47 MHz ( period = 3.711 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.497 ns                ;
; N/A                                     ; 269.47 MHz ( period = 3.711 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.497 ns                ;
; N/A                                     ; 269.47 MHz ( period = 3.711 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.497 ns                ;
; N/A                                     ; 269.47 MHz ( period = 3.711 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.497 ns                ;
; N/A                                     ; 269.47 MHz ( period = 3.711 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.497 ns                ;
; N/A                                     ; 269.47 MHz ( period = 3.711 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.497 ns                ;
; N/A                                     ; 269.47 MHz ( period = 3.711 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.497 ns                ;
; N/A                                     ; 269.47 MHz ( period = 3.711 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.497 ns                ;
; N/A                                     ; 273.52 MHz ( period = 3.656 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.439 ns                ;
; N/A                                     ; 273.52 MHz ( period = 3.656 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.439 ns                ;
; N/A                                     ; 273.52 MHz ( period = 3.656 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.439 ns                ;
; N/A                                     ; 273.52 MHz ( period = 3.656 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.439 ns                ;
; N/A                                     ; 273.52 MHz ( period = 3.656 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.439 ns                ;
; N/A                                     ; 273.52 MHz ( period = 3.656 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.439 ns                ;
; N/A                                     ; 273.52 MHz ( period = 3.656 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.439 ns                ;
; N/A                                     ; 273.52 MHz ( period = 3.656 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.439 ns                ;
; N/A                                     ; 273.52 MHz ( period = 3.656 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.439 ns                ;
; N/A                                     ; 273.52 MHz ( period = 3.656 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.439 ns                ;
; N/A                                     ; 273.52 MHz ( period = 3.656 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.439 ns                ;
; N/A                                     ; 273.52 MHz ( period = 3.656 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.439 ns                ;
; N/A                                     ; 273.52 MHz ( period = 3.656 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.439 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[23] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[23] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[23] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[23] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[23] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[23] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[23] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[23] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[23] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[23] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[23] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[23] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[23] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 275.63 MHz ( period = 3.628 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.414 ns                ;
; N/A                                     ; 275.63 MHz ( period = 3.628 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.414 ns                ;
; N/A                                     ; 275.63 MHz ( period = 3.628 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.414 ns                ;
; N/A                                     ; 275.63 MHz ( period = 3.628 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.414 ns                ;
; N/A                                     ; 275.63 MHz ( period = 3.628 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.414 ns                ;
; N/A                                     ; 275.63 MHz ( period = 3.628 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.414 ns                ;
; N/A                                     ; 275.63 MHz ( period = 3.628 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.414 ns                ;
; N/A                                     ; 275.63 MHz ( period = 3.628 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.414 ns                ;
; N/A                                     ; 275.63 MHz ( period = 3.628 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.414 ns                ;
; N/A                                     ; 275.63 MHz ( period = 3.628 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.414 ns                ;
; N/A                                     ; 275.63 MHz ( period = 3.628 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.414 ns                ;
; N/A                                     ; 275.63 MHz ( period = 3.628 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.414 ns                ;
; N/A                                     ; 275.63 MHz ( period = 3.628 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.414 ns                ;
; N/A                                     ; 276.24 MHz ( period = 3.620 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.406 ns                ;
; N/A                                     ; 276.24 MHz ( period = 3.620 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.406 ns                ;
; N/A                                     ; 276.24 MHz ( period = 3.620 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.406 ns                ;
; N/A                                     ; 276.24 MHz ( period = 3.620 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.406 ns                ;
; N/A                                     ; 276.24 MHz ( period = 3.620 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.406 ns                ;
; N/A                                     ; 276.24 MHz ( period = 3.620 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.406 ns                ;
; N/A                                     ; 276.24 MHz ( period = 3.620 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.406 ns                ;
; N/A                                     ; 276.24 MHz ( period = 3.620 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.406 ns                ;
; N/A                                     ; 276.24 MHz ( period = 3.620 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.406 ns                ;
; N/A                                     ; 276.24 MHz ( period = 3.620 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.406 ns                ;
; N/A                                     ; 276.24 MHz ( period = 3.620 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.406 ns                ;
; N/A                                     ; 276.24 MHz ( period = 3.620 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.406 ns                ;
; N/A                                     ; 276.24 MHz ( period = 3.620 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.406 ns                ;
; N/A                                     ; 276.70 MHz ( period = 3.614 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.397 ns                ;
; N/A                                     ; 276.70 MHz ( period = 3.614 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.397 ns                ;
; N/A                                     ; 276.70 MHz ( period = 3.614 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.397 ns                ;
; N/A                                     ; 276.70 MHz ( period = 3.614 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.397 ns                ;
; N/A                                     ; 276.70 MHz ( period = 3.614 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.397 ns                ;
; N/A                                     ; 276.70 MHz ( period = 3.614 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.397 ns                ;
; N/A                                     ; 276.70 MHz ( period = 3.614 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.397 ns                ;
; N/A                                     ; 276.70 MHz ( period = 3.614 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.397 ns                ;
; N/A                                     ; 276.70 MHz ( period = 3.614 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.397 ns                ;
; N/A                                     ; 276.70 MHz ( period = 3.614 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.397 ns                ;
; N/A                                     ; 276.70 MHz ( period = 3.614 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.397 ns                ;
; N/A                                     ; 276.70 MHz ( period = 3.614 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.397 ns                ;
; N/A                                     ; 276.70 MHz ( period = 3.614 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.397 ns                ;
; N/A                                     ; 279.02 MHz ( period = 3.584 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.367 ns                ;
; N/A                                     ; 279.02 MHz ( period = 3.584 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.367 ns                ;
; N/A                                     ; 279.02 MHz ( period = 3.584 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.367 ns                ;
; N/A                                     ; 279.02 MHz ( period = 3.584 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.367 ns                ;
; N/A                                     ; 279.02 MHz ( period = 3.584 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.367 ns                ;
; N/A                                     ; 279.02 MHz ( period = 3.584 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.367 ns                ;
; N/A                                     ; 279.02 MHz ( period = 3.584 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.367 ns                ;
; N/A                                     ; 279.02 MHz ( period = 3.584 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.367 ns                ;
; N/A                                     ; 279.02 MHz ( period = 3.584 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.367 ns                ;
; N/A                                     ; 279.02 MHz ( period = 3.584 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.367 ns                ;
; N/A                                     ; 279.02 MHz ( period = 3.584 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.367 ns                ;
; N/A                                     ; 279.02 MHz ( period = 3.584 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.367 ns                ;
; N/A                                     ; 279.02 MHz ( period = 3.584 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.367 ns                ;
; N/A                                     ; 286.70 MHz ( period = 3.488 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 286.70 MHz ( period = 3.488 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 286.70 MHz ( period = 3.488 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 286.70 MHz ( period = 3.488 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 286.70 MHz ( period = 3.488 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 286.70 MHz ( period = 3.488 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 286.70 MHz ( period = 3.488 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 286.70 MHz ( period = 3.488 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 286.70 MHz ( period = 3.488 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 286.70 MHz ( period = 3.488 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 286.70 MHz ( period = 3.488 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 286.70 MHz ( period = 3.488 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 286.70 MHz ( period = 3.488 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 287.03 MHz ( period = 3.484 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.270 ns                ;
; N/A                                     ; 287.03 MHz ( period = 3.484 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.270 ns                ;
; N/A                                     ; 287.03 MHz ( period = 3.484 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.270 ns                ;
; N/A                                     ; 287.03 MHz ( period = 3.484 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.270 ns                ;
; N/A                                     ; 287.03 MHz ( period = 3.484 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.270 ns                ;
; N/A                                     ; 287.03 MHz ( period = 3.484 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.270 ns                ;
; N/A                                     ; 287.03 MHz ( period = 3.484 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.270 ns                ;
; N/A                                     ; 287.03 MHz ( period = 3.484 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.270 ns                ;
; N/A                                     ; 287.03 MHz ( period = 3.484 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.270 ns                ;
; N/A                                     ; 287.03 MHz ( period = 3.484 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.270 ns                ;
; N/A                                     ; 287.03 MHz ( period = 3.484 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.270 ns                ;
; N/A                                     ; 287.03 MHz ( period = 3.484 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.270 ns                ;
; N/A                                     ; 287.03 MHz ( period = 3.484 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.270 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.265 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.265 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.265 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.265 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.265 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.265 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.265 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.265 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.265 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.265 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.265 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.265 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.265 ns                ;
; N/A                                     ; 287.77 MHz ( period = 3.475 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.258 ns                ;
; N/A                                     ; 287.77 MHz ( period = 3.475 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.258 ns                ;
; N/A                                     ; 287.77 MHz ( period = 3.475 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.258 ns                ;
; N/A                                     ; 287.77 MHz ( period = 3.475 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.258 ns                ;
; N/A                                     ; 287.77 MHz ( period = 3.475 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.258 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                         ;                         ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; tco                                                                                               ;
+-------+--------------+------------+------------------------------------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From                               ; To          ; From Clock ;
+-------+--------------+------------+------------------------------------+-------------+------------+
; N/A   ; None         ; 11.960 ns  ; decodeur:Seg|segments[4]           ; segments[4] ; Clk_I      ;
; N/A   ; None         ; 11.855 ns  ; decodeur:Seg|segments[2]           ; segments[2] ; Clk_I      ;
; N/A   ; None         ; 11.762 ns  ; decodeur:Seg|segments[5]           ; segments[5] ; Clk_I      ;
; N/A   ; None         ; 11.740 ns  ; decodeur:Seg|segments[0]           ; segments[0] ; Clk_I      ;
; N/A   ; None         ; 11.663 ns  ; decodeur:Seg|segments[1]           ; segments[1] ; Clk_I      ;
; N/A   ; None         ; 11.445 ns  ; decodeur:Seg|segments[6]           ; segments[6] ; Clk_I      ;
; N/A   ; None         ; 11.250 ns  ; decodeur:Seg|segments[3]           ; segments[3] ; Clk_I      ;
; N/A   ; None         ; 10.533 ns  ; compteur_bcd:U1_cpt|Cpt_interne[0] ; led_bcd[0]  ; Clk_I      ;
; N/A   ; None         ; 10.304 ns  ; compteur_bcd:U1_cpt|Cpt_interne[1] ; led_bcd[1]  ; Clk_I      ;
; N/A   ; None         ; 10.295 ns  ; compteur_bcd:U1_cpt|Cpt_interne[2] ; led_bcd[2]  ; Clk_I      ;
; N/A   ; None         ; 10.245 ns  ; compteur_bcd:U1_cpt|Cpt_interne[3] ; led_bcd[3]  ; Clk_I      ;
; N/A   ; None         ; 7.933 ns   ; Led~reg0                           ; Led         ; Clk_I      ;
+-------+--------------+------------+------------------------------------+-------------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Sep 07 09:11:41 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off MiniProjet -c MiniProjet --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "Clk_I" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "diviseur:U0_div|clk_Oo" as buffer
Info: Clock "Clk_I" has Internal fmax of 266.24 MHz between source register "diviseur:U0_div|cpt[7]" and destination register "diviseur:U0_div|cpt[10]" (period= 3.756 ns)
    Info: + Longest register to register delay is 3.542 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X54_Y22_N21; Fanout = 3; REG Node = 'diviseur:U0_div|cpt[7]'
        Info: 2: + IC(0.341 ns) + CELL(0.398 ns) = 0.739 ns; Loc. = LCCOMB_X54_Y22_N2; Fanout = 1; COMB Node = 'diviseur:U0_div|LessThan0~2'
        Info: 3: + IC(0.730 ns) + CELL(0.438 ns) = 1.907 ns; Loc. = LCCOMB_X54_Y21_N26; Fanout = 2; COMB Node = 'diviseur:U0_div|LessThan0~3'
        Info: 4: + IC(0.254 ns) + CELL(0.150 ns) = 2.311 ns; Loc. = LCCOMB_X54_Y21_N30; Fanout = 26; COMB Node = 'diviseur:U0_div|LessThan0~7'
        Info: 5: + IC(0.721 ns) + CELL(0.510 ns) = 3.542 ns; Loc. = LCFF_X54_Y22_N27; Fanout = 3; REG Node = 'diviseur:U0_div|cpt[10]'
        Info: Total cell delay = 1.496 ns ( 42.24 % )
        Info: Total interconnect delay = 2.046 ns ( 57.76 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "Clk_I" to destination register is 2.678 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'Clk_I'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 27; COMB Node = 'Clk_I~clkctrl'
            Info: 3: + IC(1.024 ns) + CELL(0.537 ns) = 2.678 ns; Loc. = LCFF_X54_Y22_N27; Fanout = 3; REG Node = 'diviseur:U0_div|cpt[10]'
            Info: Total cell delay = 1.536 ns ( 57.36 % )
            Info: Total interconnect delay = 1.142 ns ( 42.64 % )
        Info: - Longest clock path from clock "Clk_I" to source register is 2.678 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'Clk_I'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 27; COMB Node = 'Clk_I~clkctrl'
            Info: 3: + IC(1.024 ns) + CELL(0.537 ns) = 2.678 ns; Loc. = LCFF_X54_Y22_N21; Fanout = 3; REG Node = 'diviseur:U0_div|cpt[7]'
            Info: Total cell delay = 1.536 ns ( 57.36 % )
            Info: Total interconnect delay = 1.142 ns ( 42.64 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tco from clock "Clk_I" to destination pin "segments[4]" through register "decodeur:Seg|segments[4]" is 11.960 ns
    Info: + Longest clock path from clock "Clk_I" to source register is 6.373 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'Clk_I'
        Info: 2: + IC(1.472 ns) + CELL(0.787 ns) = 3.258 ns; Loc. = LCFF_X51_Y18_N5; Fanout = 3; REG Node = 'diviseur:U0_div|clk_Oo'
        Info: 3: + IC(1.549 ns) + CELL(0.000 ns) = 4.807 ns; Loc. = CLKCTRL_G5; Fanout = 11; COMB Node = 'diviseur:U0_div|clk_Oo~clkctrl'
        Info: 4: + IC(1.029 ns) + CELL(0.537 ns) = 6.373 ns; Loc. = LCFF_X53_Y1_N15; Fanout = 2; REG Node = 'decodeur:Seg|segments[4]'
        Info: Total cell delay = 2.323 ns ( 36.45 % )
        Info: Total interconnect delay = 4.050 ns ( 63.55 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 5.337 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X53_Y1_N15; Fanout = 2; REG Node = 'decodeur:Seg|segments[4]'
        Info: 2: + IC(2.539 ns) + CELL(2.798 ns) = 5.337 ns; Loc. = PIN_AE11; Fanout = 0; PIN Node = 'segments[4]'
        Info: Total cell delay = 2.798 ns ( 52.43 % )
        Info: Total interconnect delay = 2.539 ns ( 47.57 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 195 megabytes
    Info: Processing ended: Mon Sep 07 09:11:42 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


