{
  "module_name": "dpcs_3_0_3_offset.h",
  "hash_id": "2ab25d1e46647bfaec9dda1a29e40afce8570d815151b98caa557360131f1df1",
  "original_prompt": "Ingested from linux-6.6.14/drivers/gpu/drm/amd/include/asic_reg/dpcs/dpcs_3_0_3_offset.h",
  "human_readable_source": "\n \n\n#ifndef _dpcs_3_0_3_OFFSET_HEADER\n#define _dpcs_3_0_3_OFFSET_HEADER\n\n\n\n\n\n#define mmDPCSTX0_DPCSTX_TX_CLOCK_CNTL                                                                 0x2928\n#define mmDPCSTX0_DPCSTX_TX_CLOCK_CNTL_BASE_IDX                                                        2\n#define mmDPCSTX0_DPCSTX_TX_CNTL                                                                       0x2929\n#define mmDPCSTX0_DPCSTX_TX_CNTL_BASE_IDX                                                              2\n#define mmDPCSTX0_DPCSTX_CBUS_CNTL                                                                     0x292a\n#define mmDPCSTX0_DPCSTX_CBUS_CNTL_BASE_IDX                                                            2\n#define mmDPCSTX0_DPCSTX_INTERRUPT_CNTL                                                                0x292b\n#define mmDPCSTX0_DPCSTX_INTERRUPT_CNTL_BASE_IDX                                                       2\n#define mmDPCSTX0_DPCSTX_PLL_UPDATE_ADDR                                                               0x292c\n#define mmDPCSTX0_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX                                                      2\n#define mmDPCSTX0_DPCSTX_PLL_UPDATE_DATA                                                               0x292d\n#define mmDPCSTX0_DPCSTX_PLL_UPDATE_DATA_BASE_IDX                                                      2\n\n\n\n\n#define mmRDPCSTX0_RDPCSTX_CNTL                                                                        0x2930\n#define mmRDPCSTX0_RDPCSTX_CNTL_BASE_IDX                                                               2\n#define mmRDPCSTX0_RDPCSTX_CLOCK_CNTL                                                                  0x2931\n#define mmRDPCSTX0_RDPCSTX_CLOCK_CNTL_BASE_IDX                                                         2\n#define mmRDPCSTX0_RDPCSTX_INTERRUPT_CONTROL                                                           0x2932\n#define mmRDPCSTX0_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX                                                  2\n#define mmRDPCSTX0_RDPCSTX_PLL_UPDATE_DATA                                                             0x2933\n#define mmRDPCSTX0_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX                                                    2\n#define mmRDPCSTX0_RDPCS_TX_CR_ADDR                                                                    0x2934\n#define mmRDPCSTX0_RDPCS_TX_CR_ADDR_BASE_IDX                                                           2\n#define mmRDPCSTX0_RDPCS_TX_CR_DATA                                                                    0x2935\n#define mmRDPCSTX0_RDPCS_TX_CR_DATA_BASE_IDX                                                           2\n#define mmRDPCSTX0_RDPCS_TX_SRAM_CNTL                                                                  0x2936\n#define mmRDPCSTX0_RDPCS_TX_SRAM_CNTL_BASE_IDX                                                         2\n#define mmRDPCSTX0_RDPCSTX_SCRATCH                                                                     0x2937\n#define mmRDPCSTX0_RDPCSTX_SCRATCH_BASE_IDX                                                            2\n#define mmRDPCSTX0_RDPCSTX_SPARE                                                                       0x2938\n#define mmRDPCSTX0_RDPCSTX_SPARE_BASE_IDX                                                              2\n#define mmRDPCSTX0_RDPCSTX_CNTL2                                                                       0x2939\n#define mmRDPCSTX0_RDPCSTX_CNTL2_BASE_IDX                                                              2\n#define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG                                                    0x293c\n#define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX                                           2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL0                                                                   0x2940\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL0_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL1                                                                   0x2941\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL1_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL2                                                                   0x2942\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL2_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL3                                                                   0x2943\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL3_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL4                                                                   0x2944\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL4_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL5                                                                   0x2945\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL5_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL6                                                                   0x2946\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL6_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL7                                                                   0x2947\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL7_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL8                                                                   0x2948\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL8_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL9                                                                   0x2949\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL9_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL10                                                                  0x294a\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL10_BASE_IDX                                                         2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL11                                                                  0x294b\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL11_BASE_IDX                                                         2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL12                                                                  0x294c\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL12_BASE_IDX                                                         2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL13                                                                  0x294d\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL13_BASE_IDX                                                         2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL14                                                                  0x294e\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL14_BASE_IDX                                                         2\n#define mmRDPCSTX0_RDPCSTX_PHY_FUSE0                                                                   0x294f\n#define mmRDPCSTX0_RDPCSTX_PHY_FUSE0_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_FUSE1                                                                   0x2950\n#define mmRDPCSTX0_RDPCSTX_PHY_FUSE1_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_FUSE2                                                                   0x2951\n#define mmRDPCSTX0_RDPCSTX_PHY_FUSE2_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_FUSE3                                                                   0x2952\n#define mmRDPCSTX0_RDPCSTX_PHY_FUSE3_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_RX_LD_VAL                                                               0x2953\n#define mmRDPCSTX0_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX                                                      2\n#define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_PHY_CNTL3                                                        0x2954\n#define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX                                               2\n#define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_PHY_CNTL6                                                        0x2955\n#define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX                                               2\n#define mmRDPCSTX0_RDPCSTX_DPALT_CONTROL_REG                                                           0x2956\n#define mmRDPCSTX0_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX                                                  2\n\n\n\n\n#define mmDPCSSYS_CR0_DPCSSYS_CR_ADDR                                                                  0x2934\n#define mmDPCSSYS_CR0_DPCSSYS_CR_ADDR_BASE_IDX                                                         2\n#define mmDPCSSYS_CR0_DPCSSYS_CR_DATA                                                                  0x2935\n#define mmDPCSSYS_CR0_DPCSSYS_CR_DATA_BASE_IDX                                                         2\n\n\n\n\n#define mmDPCSTX1_DPCSTX_TX_CLOCK_CNTL                                                                 0x2a00\n#define mmDPCSTX1_DPCSTX_TX_CLOCK_CNTL_BASE_IDX                                                        2\n#define mmDPCSTX1_DPCSTX_TX_CNTL                                                                       0x2a01\n#define mmDPCSTX1_DPCSTX_TX_CNTL_BASE_IDX                                                              2\n#define mmDPCSTX1_DPCSTX_CBUS_CNTL                                                                     0x2a02\n#define mmDPCSTX1_DPCSTX_CBUS_CNTL_BASE_IDX                                                            2\n#define mmDPCSTX1_DPCSTX_INTERRUPT_CNTL                                                                0x2a03\n#define mmDPCSTX1_DPCSTX_INTERRUPT_CNTL_BASE_IDX                                                       2\n#define mmDPCSTX1_DPCSTX_PLL_UPDATE_ADDR                                                               0x2a04\n#define mmDPCSTX1_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX                                                      2\n#define mmDPCSTX1_DPCSTX_PLL_UPDATE_DATA                                                               0x2a05\n#define mmDPCSTX1_DPCSTX_PLL_UPDATE_DATA_BASE_IDX                                                      2\n\n\n\n\n#define mmRDPCSTX1_RDPCSTX_CNTL                                                                        0x2a08\n#define mmRDPCSTX1_RDPCSTX_CNTL_BASE_IDX                                                               2\n#define mmRDPCSTX1_RDPCSTX_CLOCK_CNTL                                                                  0x2a09\n#define mmRDPCSTX1_RDPCSTX_CLOCK_CNTL_BASE_IDX                                                         2\n#define mmRDPCSTX1_RDPCSTX_INTERRUPT_CONTROL                                                           0x2a0a\n#define mmRDPCSTX1_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX                                                  2\n#define mmRDPCSTX1_RDPCSTX_PLL_UPDATE_DATA                                                             0x2a0b\n#define mmRDPCSTX1_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX                                                    2\n#define mmRDPCSTX1_RDPCS_TX_CR_ADDR                                                                    0x2a0c\n#define mmRDPCSTX1_RDPCS_TX_CR_ADDR_BASE_IDX                                                           2\n#define mmRDPCSTX1_RDPCS_TX_CR_DATA                                                                    0x2a0d\n#define mmRDPCSTX1_RDPCS_TX_CR_DATA_BASE_IDX                                                           2\n#define mmRDPCSTX1_RDPCS_TX_SRAM_CNTL                                                                  0x2a0e\n#define mmRDPCSTX1_RDPCS_TX_SRAM_CNTL_BASE_IDX                                                         2\n#define mmRDPCSTX1_RDPCSTX_SCRATCH                                                                     0x2a0f\n#define mmRDPCSTX1_RDPCSTX_SCRATCH_BASE_IDX                                                            2\n#define mmRDPCSTX1_RDPCSTX_SPARE                                                                       0x2a10\n#define mmRDPCSTX1_RDPCSTX_SPARE_BASE_IDX                                                              2\n#define mmRDPCSTX1_RDPCSTX_CNTL2                                                                       0x2a11\n#define mmRDPCSTX1_RDPCSTX_CNTL2_BASE_IDX                                                              2\n#define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG                                                    0x2a14\n#define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX                                           2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL0                                                                   0x2a18\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL0_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL1                                                                   0x2a19\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL1_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL2                                                                   0x2a1a\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL2_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL3                                                                   0x2a1b\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL3_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL4                                                                   0x2a1c\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL4_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL5                                                                   0x2a1d\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL5_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL6                                                                   0x2a1e\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL6_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL7                                                                   0x2a1f\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL7_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL8                                                                   0x2a20\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL8_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL9                                                                   0x2a21\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL9_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL10                                                                  0x2a22\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL10_BASE_IDX                                                         2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL11                                                                  0x2a23\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL11_BASE_IDX                                                         2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL12                                                                  0x2a24\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL12_BASE_IDX                                                         2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL13                                                                  0x2a25\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL13_BASE_IDX                                                         2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL14                                                                  0x2a26\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL14_BASE_IDX                                                         2\n#define mmRDPCSTX1_RDPCSTX_PHY_FUSE0                                                                   0x2a27\n#define mmRDPCSTX1_RDPCSTX_PHY_FUSE0_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_FUSE1                                                                   0x2a28\n#define mmRDPCSTX1_RDPCSTX_PHY_FUSE1_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_FUSE2                                                                   0x2a29\n#define mmRDPCSTX1_RDPCSTX_PHY_FUSE2_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_FUSE3                                                                   0x2a2a\n#define mmRDPCSTX1_RDPCSTX_PHY_FUSE3_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_RX_LD_VAL                                                               0x2a2b\n#define mmRDPCSTX1_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX                                                      2\n#define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_PHY_CNTL3                                                        0x2a2c\n#define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX                                               2\n#define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_PHY_CNTL6                                                        0x2a2d\n#define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX                                               2\n#define mmRDPCSTX1_RDPCSTX_DPALT_CONTROL_REG                                                           0x2a2e\n#define mmRDPCSTX1_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX                                                  2\n\n\n\n\n#define mmDPCSSYS_CR1_DPCSSYS_CR_ADDR                                                                  0x2a0c\n#define mmDPCSSYS_CR1_DPCSSYS_CR_ADDR_BASE_IDX                                                         2\n#define mmDPCSSYS_CR1_DPCSSYS_CR_DATA                                                                  0x2a0d\n#define mmDPCSSYS_CR1_DPCSSYS_CR_DATA_BASE_IDX                                                         2\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}