Timing Analyzer report for RAM_2P_16_8
Tue May 09 11:02:42 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:inst2|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:inst2|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; RAM_2P_16_8                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.0%      ;
;     Processors 3-14        ;   0.6%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; ClkDividerN:inst2|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:inst2|clkOut } ;
; CLOCK_50                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                 ;
; KEY[0]                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[0] }                   ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 187.86 MHz ; 187.86 MHz      ; CLOCK_50                 ;                                                ;
; 640.2 MHz  ; 270.78 MHz      ; ClkDividerN:inst2|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -4.323 ; -66.983       ;
; ClkDividerN:inst2|clkOut ; -0.562 ; -1.725        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst2|clkOut ; 0.404 ; 0.000         ;
; CLOCK_50                 ; 0.641 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -44.120       ;
; KEY[0]                   ; -3.000 ; -11.079       ;
; ClkDividerN:inst2|clkOut ; -2.693 ; -7.833        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.323 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 5.236      ;
; -4.316 ; ClkDividerN:inst2|s_divCounter[29] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.233      ;
; -4.315 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 5.228      ;
; -4.118 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 5.031      ;
; -4.112 ; ClkDividerN:inst2|s_divCounter[28] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.029      ;
; -4.103 ; ClkDividerN:inst2|s_divCounter[30] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.020      ;
; -4.088 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 5.006      ;
; -4.084 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.997      ;
; -4.074 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.992      ;
; -4.072 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.985      ;
; -4.052 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.970      ;
; -4.039 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.957      ;
; -4.003 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.916      ;
; -3.933 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.851      ;
; -3.922 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.840      ;
; -3.897 ; ClkDividerN:inst2|s_divCounter[26] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.814      ;
; -3.849 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.767      ;
; -3.838 ; ClkDividerN:inst2|s_divCounter[27] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.755      ;
; -3.805 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.718      ;
; -3.777 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.694      ;
; -3.772 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.690      ;
; -3.772 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.685      ;
; -3.759 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.672      ;
; -3.758 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.671      ;
; -3.636 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.553      ;
; -3.629 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.545      ;
; -3.589 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.502      ;
; -3.571 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.488      ;
; -3.502 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.418      ;
; -3.483 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.399      ;
; -3.321 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.237      ;
; -3.022 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.940      ;
; -2.989 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.906      ;
; -2.964 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.877      ;
; -2.940 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.853      ;
; -2.907 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.819      ;
; -2.816 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.728      ;
; -2.814 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.727      ;
; -2.812 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.729      ;
; -2.808 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.720      ;
; -2.799 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.712      ;
; -2.772 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.689      ;
; -2.770 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.688      ;
; -2.766 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.678      ;
; -2.730 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.642      ;
; -2.726 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.644      ;
; -2.725 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.643      ;
; -2.701 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.618      ;
; -2.700 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.613      ;
; -2.697 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.610      ;
; -2.690 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.602      ;
; -2.688 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.601      ;
; -2.678 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.590      ;
; -2.664 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.577      ;
; -2.660 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.577      ;
; -2.658 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.570      ;
; -2.648 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.565      ;
; -2.644 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.556      ;
; -2.644 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.557      ;
; -2.638 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.556      ;
; -2.638 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.556      ;
; -2.631 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.543      ;
; -2.619 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.537      ;
; -2.619 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.531      ;
; -2.607 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.524      ;
; -2.605 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.522      ;
; -2.599 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.511      ;
; -2.597 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.510      ;
; -2.589 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.501      ;
; -2.586 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.498      ;
; -2.578 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.490      ;
; -2.569 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.486      ;
; -2.569 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.482      ;
; -2.568 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.481      ;
; -2.566 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.478      ;
; -2.559 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.471      ;
; -2.556 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.469      ;
; -2.554 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.472      ;
; -2.550 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.463      ;
; -2.549 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.461      ;
; -2.547 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.460      ;
; -2.541 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.453      ;
; -2.540 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.457      ;
; -2.537 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.450      ;
; -2.528 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.440      ;
; -2.525 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.437      ;
; -2.517 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.430      ;
; -2.517 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.430      ;
; -2.510 ; ClkDividerN:inst2|s_divCounter[29] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.427      ;
; -2.510 ; ClkDividerN:inst2|s_divCounter[29] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.427      ;
; -2.509 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.422      ;
; -2.509 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.422      ;
; -2.506 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.424      ;
; -2.503 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.416      ;
; -2.494 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.406      ;
; -2.487 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.405      ;
; -2.487 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.399      ;
; -2.478 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.390      ;
; -2.465 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.378      ;
; -2.461 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.379      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                        ;
+--------+----------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.562 ; Counter15:inst3|s_value[1] ; Counter15:inst3|s_value[2]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 1.481      ;
; -0.554 ; Counter15:inst3|s_value[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.218      ; 1.810      ;
; -0.489 ; Counter15:inst3|s_value[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.218      ; 1.745      ;
; -0.433 ; Counter15:inst3|s_value[1] ; Counter15:inst3|s_value[1]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 1.352      ;
; -0.423 ; Counter15:inst3|s_value[2] ; Counter15:inst3|s_value[2]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 1.342      ;
; -0.297 ; Counter15:inst3|s_value[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.218      ; 1.553      ;
; -0.295 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[2]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 1.214      ;
; -0.294 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[1]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 1.213      ;
; -0.176 ; Counter15:inst3|s_value[1] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 1.095      ;
; -0.170 ; Counter15:inst3|s_value[2] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 1.089      ;
; -0.141 ; Counter15:inst3|s_value[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.218      ; 1.397      ;
; 0.090  ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 0.829      ;
; 0.154  ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[0]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; Counter15:inst3|s_value[3] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 0.765      ;
+--------+----------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                        ;
+-------+----------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.404 ; Counter15:inst3|s_value[3] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 0.669      ;
; 0.409 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[0]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 0.674      ;
; 0.444 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 0.709      ;
; 0.648 ; Counter15:inst3|s_value[2] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 0.913      ;
; 0.651 ; Counter15:inst3|s_value[1] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 0.916      ;
; 0.706 ; Counter15:inst3|s_value[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.371      ; 1.299      ;
; 0.740 ; Counter15:inst3|s_value[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.371      ; 1.333      ;
; 0.805 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[1]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 1.070      ;
; 0.806 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[2]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 1.071      ;
; 0.911 ; Counter15:inst3|s_value[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.371      ; 1.504      ;
; 0.917 ; Counter15:inst3|s_value[2] ; Counter15:inst3|s_value[2]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 1.182      ;
; 0.921 ; Counter15:inst3|s_value[1] ; Counter15:inst3|s_value[1]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 1.186      ;
; 0.923 ; Counter15:inst3|s_value[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.371      ; 1.516      ;
; 1.021 ; Counter15:inst3|s_value[1] ; Counter15:inst3|s_value[2]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 1.286      ;
+-------+----------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.641 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.642 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.656 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; ClkDividerN:inst2|s_divCounter[28] ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; ClkDividerN:inst2|s_divCounter[29] ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; ClkDividerN:inst2|s_divCounter[27] ; ClkDividerN:inst2|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; ClkDividerN:inst2|s_divCounter[26] ; ClkDividerN:inst2|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; ClkDividerN:inst2|s_divCounter[30] ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.681 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.948      ;
; 0.959 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.960 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.969 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.973 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[27] ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[29] ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.983 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.983 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.984 ; ClkDividerN:inst2|s_divCounter[28] ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.985 ; ClkDividerN:inst2|s_divCounter[26] ; ClkDividerN:inst2|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.252      ;
; 0.985 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.252      ;
; 0.987 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; ClkDividerN:inst2|s_divCounter[28] ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.990 ; ClkDividerN:inst2|s_divCounter[26] ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.257      ;
; 0.990 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.257      ;
; 0.991 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.258      ;
; 0.992 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.993 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 1.081 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.085 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.086 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.094 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.095 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; ClkDividerN:inst2|s_divCounter[27] ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.099 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.100 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; ClkDividerN:inst2|s_divCounter[27] ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.111 ; ClkDividerN:inst2|s_divCounter[26] ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.378      ;
; 1.111 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.378      ;
; 1.113 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.113 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.114 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.114 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.116 ; ClkDividerN:inst2|s_divCounter[26] ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.383      ;
; 1.116 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.383      ;
; 1.118 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.385      ;
; 1.119 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.386      ;
; 1.130 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.397      ;
; 1.137 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.404      ;
; 1.155 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.423      ;
; 1.170 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.437      ;
; 1.178 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.445      ;
; 1.182 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.125      ; 1.493      ;
; 1.196 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.125      ; 1.507      ;
; 1.206 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.473      ;
; 1.211 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.478      ;
; 1.212 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.479      ;
; 1.220 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.487      ;
; 1.225 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.492      ;
; 1.226 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.235 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.502      ;
; 1.237 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.504      ;
; 1.239 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.506      ;
; 1.240 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.507      ;
; 1.240 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.507      ;
; 1.240 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.507      ;
; 1.242 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.509      ;
; 1.245 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.512      ;
; 1.249 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.516      ;
; 1.256 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.523      ;
; 1.263 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.530      ;
; 1.281 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.549      ;
; 1.304 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.571      ;
; 1.308 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.125      ; 1.619      ;
; 1.308 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.125      ; 1.619      ;
; 1.312 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.580      ;
; 1.322 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.125      ; 1.633      ;
; 1.323 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.590      ;
; 1.324 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.592      ;
; 1.326 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.594      ;
; 1.326 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.125      ; 1.637      ;
; 1.332 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.599      ;
; 1.333 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.600      ;
; 1.338 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.605      ;
; 1.347 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.614      ;
; 1.351 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.618      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 203.42 MHz ; 203.42 MHz      ; CLOCK_50                 ;                                                ;
; 693.0 MHz  ; 274.05 MHz      ; ClkDividerN:inst2|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.916 ; -56.834       ;
; ClkDividerN:inst2|clkOut ; -0.443 ; -1.209        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst2|clkOut ; 0.356 ; 0.000         ;
; CLOCK_50                 ; 0.586 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -44.120       ;
; KEY[0]                   ; -3.000 ; -10.947       ;
; ClkDividerN:inst2|clkOut ; -2.649 ; -7.789        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.916 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.841      ;
; -3.903 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.828      ;
; -3.902 ; ClkDividerN:inst2|s_divCounter[29] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.829      ;
; -3.745 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.670      ;
; -3.732 ; ClkDividerN:inst2|s_divCounter[28] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.659      ;
; -3.717 ; ClkDividerN:inst2|s_divCounter[30] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.644      ;
; -3.643 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.568      ;
; -3.641 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.566      ;
; -3.635 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.562      ;
; -3.627 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.552      ;
; -3.621 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.548      ;
; -3.601 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.528      ;
; -3.588 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.515      ;
; -3.534 ; ClkDividerN:inst2|s_divCounter[26] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.461      ;
; -3.499 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.426      ;
; -3.489 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.416      ;
; -3.487 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.414      ;
; -3.481 ; ClkDividerN:inst2|s_divCounter[27] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.408      ;
; -3.445 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.370      ;
; -3.429 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.354      ;
; -3.420 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.345      ;
; -3.386 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.313      ;
; -3.384 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.309      ;
; -3.360 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.287      ;
; -3.249 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.176      ;
; -3.226 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.152      ;
; -3.222 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.149      ;
; -3.190 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.115      ;
; -3.125 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.051      ;
; -3.115 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.041      ;
; -2.988 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.914      ;
; -2.616 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.542      ;
; -2.569 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.496      ;
; -2.562 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.487      ;
; -2.537 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.461      ;
; -2.490 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.415      ;
; -2.470 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.394      ;
; -2.469 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.395      ;
; -2.458 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.382      ;
; -2.429 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.354      ;
; -2.413 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.337      ;
; -2.393 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.320      ;
; -2.390 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.314      ;
; -2.387 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.313      ;
; -2.366 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.291      ;
; -2.353 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.279      ;
; -2.350 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.277      ;
; -2.337 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.261      ;
; -2.337 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.261      ;
; -2.327 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.252      ;
; -2.327 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.252      ;
; -2.326 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.253      ;
; -2.308 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.232      ;
; -2.301 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.227      ;
; -2.295 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.219      ;
; -2.290 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.214      ;
; -2.289 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.215      ;
; -2.287 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.213      ;
; -2.278 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.204      ;
; -2.274 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.198      ;
; -2.271 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.196      ;
; -2.266 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.190      ;
; -2.248 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.173      ;
; -2.247 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.172      ;
; -2.238 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.165      ;
; -2.235 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.159      ;
; -2.234 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.161      ;
; -2.233 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.157      ;
; -2.231 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.158      ;
; -2.229 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.153      ;
; -2.225 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.149      ;
; -2.224 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.150      ;
; -2.224 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.150      ;
; -2.220 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.145      ;
; -2.220 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.145      ;
; -2.215 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.140      ;
; -2.210 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.134      ;
; -2.208 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.132      ;
; -2.207 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.132      ;
; -2.207 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.132      ;
; -2.206 ; ClkDividerN:inst2|s_divCounter[29] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.133      ;
; -2.206 ; ClkDividerN:inst2|s_divCounter[29] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.133      ;
; -2.205 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.132      ;
; -2.195 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.119      ;
; -2.194 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.119      ;
; -2.192 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.117      ;
; -2.184 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.108      ;
; -2.175 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.100      ;
; -2.158 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.085      ;
; -2.157 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.081      ;
; -2.155 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.080      ;
; -2.150 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.074      ;
; -2.148 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.072      ;
; -2.147 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.072      ;
; -2.145 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.069      ;
; -2.129 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.053      ;
; -2.126 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.051      ;
; -2.123 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.047      ;
; -2.123 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.048      ;
; -2.121 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.047      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                         ;
+--------+----------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.443 ; Counter15:inst3|s_value[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.191      ; 1.664      ;
; -0.416 ; Counter15:inst3|s_value[1] ; Counter15:inst3|s_value[2]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 1.345      ;
; -0.381 ; Counter15:inst3|s_value[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.191      ; 1.602      ;
; -0.291 ; Counter15:inst3|s_value[1] ; Counter15:inst3|s_value[1]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 1.220      ;
; -0.282 ; Counter15:inst3|s_value[2] ; Counter15:inst3|s_value[2]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 1.211      ;
; -0.213 ; Counter15:inst3|s_value[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.191      ; 1.434      ;
; -0.180 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[2]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 1.109      ;
; -0.179 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[1]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 1.108      ;
; -0.059 ; Counter15:inst3|s_value[1] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 0.988      ;
; -0.058 ; Counter15:inst3|s_value[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.191      ; 1.279      ;
; -0.053 ; Counter15:inst3|s_value[2] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 0.982      ;
; 0.176  ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 0.753      ;
; 0.246  ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[0]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 0.683      ;
; 0.246  ; Counter15:inst3|s_value[3] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.070     ; 0.683      ;
+--------+----------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                         ;
+-------+----------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.356 ; Counter15:inst3|s_value[3] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 0.597      ;
; 0.367 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[0]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 0.608      ;
; 0.402 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 0.643      ;
; 0.594 ; Counter15:inst3|s_value[2] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 0.835      ;
; 0.596 ; Counter15:inst3|s_value[1] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 0.837      ;
; 0.654 ; Counter15:inst3|s_value[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.326      ; 1.181      ;
; 0.693 ; Counter15:inst3|s_value[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.326      ; 1.220      ;
; 0.728 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[1]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 0.969      ;
; 0.729 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[2]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 0.970      ;
; 0.830 ; Counter15:inst3|s_value[2] ; Counter15:inst3|s_value[2]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 1.071      ;
; 0.835 ; Counter15:inst3|s_value[1] ; Counter15:inst3|s_value[1]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 1.076      ;
; 0.849 ; Counter15:inst3|s_value[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.326      ; 1.376      ;
; 0.857 ; Counter15:inst3|s_value[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.326      ; 1.384      ;
; 0.939 ; Counter15:inst3|s_value[1] ; Counter15:inst3|s_value[2]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.070      ; 1.180      ;
+-------+----------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.586 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.589 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.599 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; ClkDividerN:inst2|s_divCounter[28] ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; ClkDividerN:inst2|s_divCounter[30] ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; ClkDividerN:inst2|s_divCounter[26] ; ClkDividerN:inst2|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; ClkDividerN:inst2|s_divCounter[29] ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; ClkDividerN:inst2|s_divCounter[27] ; ClkDividerN:inst2|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.623 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.866      ;
; 0.873 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.874 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.876 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.885 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.887 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; ClkDividerN:inst2|s_divCounter[28] ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; ClkDividerN:inst2|s_divCounter[29] ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; ClkDividerN:inst2|s_divCounter[26] ; ClkDividerN:inst2|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; ClkDividerN:inst2|s_divCounter[27] ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.892 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.898 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.899 ; ClkDividerN:inst2|s_divCounter[28] ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.142      ;
; 0.900 ; ClkDividerN:inst2|s_divCounter[26] ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.143      ;
; 0.901 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.144      ;
; 0.902 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.145      ;
; 0.903 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.904 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.983 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.984 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.986 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.987 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.989 ; ClkDividerN:inst2|s_divCounter[27] ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.995 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.238      ;
; 0.998 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 0.999 ; ClkDividerN:inst2|s_divCounter[26] ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; ClkDividerN:inst2|s_divCounter[27] ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.000 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.002 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.002 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.003 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.246      ;
; 1.008 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.010 ; ClkDividerN:inst2|s_divCounter[26] ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.253      ;
; 1.011 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.254      ;
; 1.013 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
; 1.014 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.257      ;
; 1.042 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.285      ;
; 1.050 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.293      ;
; 1.062 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.306      ;
; 1.069 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.112      ; 1.352      ;
; 1.079 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.322      ;
; 1.079 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.112      ; 1.362      ;
; 1.082 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.325      ;
; 1.086 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.329      ;
; 1.093 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.336      ;
; 1.096 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
; 1.097 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.340      ;
; 1.105 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.348      ;
; 1.107 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.350      ;
; 1.108 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.351      ;
; 1.110 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.353      ;
; 1.112 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.355      ;
; 1.113 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.356      ;
; 1.116 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.359      ;
; 1.118 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.361      ;
; 1.119 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.362      ;
; 1.121 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.364      ;
; 1.124 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.367      ;
; 1.152 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.395      ;
; 1.160 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.403      ;
; 1.172 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.416      ;
; 1.179 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.112      ; 1.462      ;
; 1.179 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.112      ; 1.462      ;
; 1.189 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.112      ; 1.472      ;
; 1.192 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.435      ;
; 1.193 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.112      ; 1.476      ;
; 1.195 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.438      ;
; 1.196 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.439      ;
; 1.197 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.441      ;
; 1.199 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.443      ;
; 1.204 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.448      ;
; 1.204 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.447      ;
; 1.206 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.449      ;
; 1.215 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.459      ;
; 1.215 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.458      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -1.656 ; -18.380       ;
; ClkDividerN:inst2|clkOut ; 0.210  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst2|clkOut ; 0.183 ; 0.000         ;
; CLOCK_50                 ; 0.292 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -36.944       ;
; KEY[0]                   ; -3.000 ; -6.643        ;
; ClkDividerN:inst2|clkOut ; -1.000 ; -5.000        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.656 ; ClkDividerN:inst2|s_divCounter[29] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.601      ;
; -1.656 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.599      ;
; -1.653 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.596      ;
; -1.635 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.578      ;
; -1.621 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.564      ;
; -1.617 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.560      ;
; -1.594 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.540      ;
; -1.591 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.537      ;
; -1.576 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.522      ;
; -1.571 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.517      ;
; -1.564 ; ClkDividerN:inst2|s_divCounter[28] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.509      ;
; -1.554 ; ClkDividerN:inst2|s_divCounter[30] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.499      ;
; -1.509 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.455      ;
; -1.507 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.453      ;
; -1.500 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.443      ;
; -1.483 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.426      ;
; -1.478 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.421      ;
; -1.473 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.416      ;
; -1.468 ; ClkDividerN:inst2|s_divCounter[26] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.413      ;
; -1.437 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.383      ;
; -1.422 ; ClkDividerN:inst2|s_divCounter[27] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.367      ;
; -1.415 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.358      ;
; -1.410 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.356      ;
; -1.396 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.341      ;
; -1.371 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.316      ;
; -1.350 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.295      ;
; -1.248 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.191      ;
; -1.244 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.189      ;
; -1.244 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.189      ;
; -1.178 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.123      ;
; -1.171 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.116      ;
; -1.029 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.975      ;
; -1.003 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.948      ;
; -0.971 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.914      ;
; -0.956 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.899      ;
; -0.945 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.887      ;
; -0.944 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.889      ;
; -0.902 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.848      ;
; -0.898 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.841      ;
; -0.896 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.838      ;
; -0.887 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.833      ;
; -0.886 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.828      ;
; -0.882 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.825      ;
; -0.878 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.823      ;
; -0.872 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.814      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.813      ;
; -0.857 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.802      ;
; -0.849 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.794      ;
; -0.844 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.787      ;
; -0.838 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.784      ;
; -0.835 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.781      ;
; -0.834 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.780      ;
; -0.829 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.772      ;
; -0.826 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.771      ;
; -0.826 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.769      ;
; -0.825 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.770      ;
; -0.822 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.764      ;
; -0.821 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.764      ;
; -0.820 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.762      ;
; -0.814 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.757      ;
; -0.813 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.755      ;
; -0.809 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.754      ;
; -0.800 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.742      ;
; -0.799 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.745      ;
; -0.799 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.741      ;
; -0.797 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.739      ;
; -0.795 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.738      ;
; -0.791 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.733      ;
; -0.780 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.723      ;
; -0.776 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.719      ;
; -0.776 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.718      ;
; -0.773 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.718      ;
; -0.771 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.714      ;
; -0.771 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.713      ;
; -0.770 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.716      ;
; -0.768 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.710      ;
; -0.767 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.709      ;
; -0.766 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.712      ;
; -0.765 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.708      ;
; -0.760 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.702      ;
; -0.756 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.699      ;
; -0.753 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.696      ;
; -0.753 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.695      ;
; -0.750 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.692      ;
; -0.747 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.689      ;
; -0.741 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.683      ;
; -0.740 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.683      ;
; -0.736 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.678      ;
; -0.727 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.670      ;
; -0.726 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.668      ;
; -0.721 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.664      ;
; -0.718 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.664      ;
; -0.718 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.660      ;
; -0.718 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.660      ;
; -0.714 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.659      ;
; -0.712 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.655      ;
; -0.708 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.654      ;
; -0.708 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.654      ;
; -0.708 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.651      ;
; -0.707 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.650      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                        ;
+-------+----------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.210 ; Counter15:inst3|s_value[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.108      ; 0.907      ;
; 0.236 ; Counter15:inst3|s_value[1] ; Counter15:inst3|s_value[2]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.711      ;
; 0.247 ; Counter15:inst3|s_value[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.108      ; 0.870      ;
; 0.303 ; Counter15:inst3|s_value[1] ; Counter15:inst3|s_value[1]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.644      ;
; 0.310 ; Counter15:inst3|s_value[2] ; Counter15:inst3|s_value[2]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.637      ;
; 0.343 ; Counter15:inst3|s_value[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.108      ; 0.774      ;
; 0.373 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[2]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.574      ;
; 0.374 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[1]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.573      ;
; 0.406 ; Counter15:inst3|s_value[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.108      ; 0.711      ;
; 0.422 ; Counter15:inst3|s_value[1] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.525      ;
; 0.427 ; Counter15:inst3|s_value[2] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.520      ;
; 0.557 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.390      ;
; 0.588 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[0]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.359      ;
; 0.588 ; Counter15:inst3|s_value[3] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.040     ; 0.359      ;
+-------+----------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                         ;
+-------+----------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.183 ; Counter15:inst3|s_value[3] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.307      ;
; 0.190 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[0]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.314      ;
; 0.202 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.326      ;
; 0.298 ; Counter15:inst3|s_value[2] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.422      ;
; 0.299 ; Counter15:inst3|s_value[1] ; Counter15:inst3|s_value[3]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.423      ;
; 0.322 ; Counter15:inst3|s_value[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.187      ; 0.613      ;
; 0.341 ; Counter15:inst3|s_value[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.187      ; 0.632      ;
; 0.365 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[2]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.489      ;
; 0.366 ; Counter15:inst3|s_value[0] ; Counter15:inst3|s_value[1]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.490      ;
; 0.418 ; Counter15:inst3|s_value[2] ; Counter15:inst3|s_value[2]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.542      ;
; 0.418 ; Counter15:inst3|s_value[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.187      ; 0.709      ;
; 0.422 ; Counter15:inst3|s_value[1] ; Counter15:inst3|s_value[1]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.546      ;
; 0.426 ; Counter15:inst3|s_value[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.187      ; 0.717      ;
; 0.465 ; Counter15:inst3|s_value[1] ; Counter15:inst3|s_value[2]                                                                                ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.040      ; 0.589      ;
+-------+----------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                             ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.292 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.299 ; ClkDividerN:inst2|s_divCounter[30] ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; ClkDividerN:inst2|s_divCounter[29] ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst2|s_divCounter[28] ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst2|s_divCounter[26] ; ClkDividerN:inst2|s_divCounter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; ClkDividerN:inst2|s_divCounter[27] ; ClkDividerN:inst2|s_divCounter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.310 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.436      ;
; 0.441 ; ClkDividerN:inst2|clkOut           ; ClkDividerN:inst2|clkOut           ; ClkDividerN:inst2|clkOut ; CLOCK_50    ; 0.000        ; 1.658      ; 2.318      ;
; 0.441 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.442 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.448 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; ClkDividerN:inst2|s_divCounter[29] ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.450 ; ClkDividerN:inst2|s_divCounter[27] ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.453 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.457 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; ClkDividerN:inst2|s_divCounter[28] ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; ClkDividerN:inst2|s_divCounter[26] ; ClkDividerN:inst2|s_divCounter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:inst2|s_divCounter[28] ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:inst2|s_divCounter[26] ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.505 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.507 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.508 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.511 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.512 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; ClkDividerN:inst2|s_divCounter[27] ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.514 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.516 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.516 ; ClkDividerN:inst2|s_divCounter[27] ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.516 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.519 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.645      ;
; 0.523 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; ClkDividerN:inst2|s_divCounter[26] ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.525 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.526 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; ClkDividerN:inst2|s_divCounter[26] ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.654      ;
; 0.529 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.043      ; 0.656      ;
; 0.532 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.658      ;
; 0.553 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.707      ;
; 0.564 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.718      ;
; 0.570 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.696      ;
; 0.573 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.699      ;
; 0.574 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
; 0.577 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.703      ;
; 0.578 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.704      ;
; 0.580 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.706      ;
; 0.581 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.707      ;
; 0.582 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.708      ;
; 0.585 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.711      ;
; 0.587 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.713      ;
; 0.589 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.715      ;
; 0.589 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.715      ;
; 0.589 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.715      ;
; 0.590 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.716      ;
; 0.591 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.717      ;
; 0.592 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.718      ;
; 0.592 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.718      ;
; 0.593 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.719      ;
; 0.594 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.720      ;
; 0.595 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.043      ; 0.722      ;
; 0.598 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.724      ;
; 0.599 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.043      ; 0.726      ;
; 0.608 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.734      ;
; 0.611 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.737      ;
; 0.611 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.043      ; 0.738      ;
; 0.613 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.739      ;
; 0.619 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.773      ;
; 0.619 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.773      ;
; 0.630 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.784      ;
; 0.632 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.786      ;
; 0.636 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.762      ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -4.323  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                 ; -4.323  ; 0.292 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:inst2|clkOut ; -0.562  ; 0.183 ; N/A      ; N/A     ; -2.693              ;
;  KEY[0]                   ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS           ; -68.708 ; 0.0   ; 0.0      ; 0.0     ; -63.032             ;
;  CLOCK_50                 ; -66.983 ; 0.000 ; N/A      ; N/A     ; -44.120             ;
;  ClkDividerN:inst2|clkOut ; -1.725  ; 0.000 ; N/A      ; N/A     ; -7.833              ;
;  KEY[0]                   ; N/A     ; N/A   ; N/A      ; N/A     ; -11.079             ;
+---------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 20       ; 0        ; 0        ; 0        ;
; ClkDividerN:inst2|clkOut ; CLOCK_50                 ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 908      ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 20       ; 0        ; 0        ; 0        ;
; ClkDividerN:inst2|clkOut ; CLOCK_50                 ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 908      ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 15    ; 15   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------+
; Clock Status Summary                                                     ;
+--------------------------+--------------------------+------+-------------+
; Target                   ; Clock                    ; Type ; Status      ;
+--------------------------+--------------------------+------+-------------+
; CLOCK_50                 ; CLOCK_50                 ; Base ; Constrained ;
; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; Base ; Constrained ;
; KEY[0]                   ; KEY[0]                   ; Base ; Constrained ;
+--------------------------+--------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue May 09 11:02:40 2023
Info: Command: quartus_sta RAM_2P_16_8 -c RAM_2P_16_8
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RAM_2P_16_8.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[0] KEY[0]
    Info (332105): create_clock -period 1.000 -name ClkDividerN:inst2|clkOut ClkDividerN:inst2|clkOut
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.323
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.323             -66.983 CLOCK_50 
    Info (332119):    -0.562              -1.725 ClkDividerN:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 ClkDividerN:inst2|clkOut 
    Info (332119):     0.641               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.120 CLOCK_50 
    Info (332119):    -3.000             -11.079 KEY[0] 
    Info (332119):    -2.693              -7.833 ClkDividerN:inst2|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.916
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.916             -56.834 CLOCK_50 
    Info (332119):    -0.443              -1.209 ClkDividerN:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 ClkDividerN:inst2|clkOut 
    Info (332119):     0.586               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.120 CLOCK_50 
    Info (332119):    -3.000             -10.947 KEY[0] 
    Info (332119):    -2.649              -7.789 ClkDividerN:inst2|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.656
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.656             -18.380 CLOCK_50 
    Info (332119):     0.210               0.000 ClkDividerN:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 ClkDividerN:inst2|clkOut 
    Info (332119):     0.292               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.944 CLOCK_50 
    Info (332119):    -3.000              -6.643 KEY[0] 
    Info (332119):    -1.000              -5.000 ClkDividerN:inst2|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4949 megabytes
    Info: Processing ended: Tue May 09 11:02:42 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


