<?xml version="1.0" encoding="UTF-8" ?>
<!-- *************************************************************************************
FILE DESCRIPTION
Max Top 5 critical clocks will be reported. For rest user needs to refer to Detailed report
*******************************************************************************************-->
<report_table display_priority="2" name="Timing Summary">
<report_link name="Detailed report">
<data>C:\work\SSD\laddercard\fpga\ladder_fpga_v0e\rev_1\synlog\ladder_fpga_fpga_mapper.srr</data>
<title>##### START OF TIMING REPORT #####[</title>
</report_link>
<row>
<data>Clock Name</data>
<data>Req Freq</data>
<data>Est Freq</data>
<data>Slack</data>
</row>
<row>
<data>clock40mhz_fpga</data>
<data>40.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>clock40mhz_xtal</data>
<data>40.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>clockDR</data>
<data>10.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>clockIR</data>
<data>10.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>ladder_fpga_clock80MHz</data>
<data>80.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>ladder_fpga|COMP_LADDER_FPGA_SC_CONFIG.a_6_d_e.level_shifter_dac_load_derived_clock</data>
<data>10.0 MHz</data>
<data>441.3 MHz</data>
<data>NA</data>
</row>
<row>
<data>ladder_fpga|holdin_echelle</data>
<data>1.0 MHz</data>
<data>648.1 MHz</data>
<data>998.457</data>
</row>
<row>
<data>ladder_fpga|testin_echelle</data>
<data>1.0 MHz</data>
<data>648.1 MHz</data>
<data>998.457</data>
</row>
<row>
<data>mega_func_pll_40MHz_switchover_cycloneIII|c0_derived_clock</data>
<data>40.0 MHz</data>
<data>161.9 MHz</data>
<data>11.427</data>
</row>
<row>
<data>mega_func_pll_40MHz_switchover_cycloneIII|c1_derived_clock</data>
<data>80.0 MHz</data>
<data>164.4 MHz</data>
<data>3.209</data>
</row>
<row>
<data>mega_func_pll_40MHz_switchover_cycloneIII|c2_derived_clock</data>
<data>4.0 MHz</data>
<data>34.7 MHz</data>
<data>11.060</data>
</row>
<row>
<data>sc_tck</data>
<data>10.0 MHz</data>
<data>148.0 MHz</data>
<data>46.622</data>
</row>
<row>
<data>switchover</data>
<data>40.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>tempclk4M</data>
<data>4.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>temperature</data>
<data>10.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>updateDR</data>
<data>10.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>updateIR</data>
<data>10.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>System</data>
<data>1.0 MHz</data>
<data>3968.3 MHz</data>
<data>999.748</data>
</row>
</report_table>
