---
layout: post
title: RISC-V 五级流水线 CPU 设计
date: 2024-09-01 00:00 +0800
categories: [项目]
tags: [SystemVerilog, RISC-V, CPU设计, 计算机组成原理]
---

使用 SystemVerilog 设计五级流水线 CPU，设计功能包括基础指令集、CSR 特权寄存器以及特权指令集、MMU 以及中断与异常的处理操作。

该项目在计算机组成原理（H）课程中获得 A+ 成绩。

![image](https://github.com/user-attachments/assets/9910ec57-7b70-4580-8097-a86dc9d6d965)

本项目的源代码托管在 [GitHub 仓库](https://github.com/GyroJibering/arch)。

