出现问题的原因是你在同一个 always 块中的条件语句内同时使用了 led 和 counter 的赋值操作，
但是 Verilog 中的 always 块应该是边沿敏感的，只有一个赋值操作会在每个时钟上升沿（或下降沿，取决于你的条件）触发。
在这种情况下，同时赋值两个不同的寄存器可能导致不确定的结果，因为它们在同一时钟周期内可能会有冲突。

为了解决这个问题，你可以将 led 和 counter 的赋值操作放在不同的 always 块中，以确保它们在不同的时钟周期内触发。
这将使你的代码更可读和可维护。