Timing Analyzer report for fifo
Fri Aug 20 00:06:07 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_i'
 13. Slow 1200mV 85C Model Hold: 'clk_i'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk_i'
 22. Slow 1200mV 0C Model Hold: 'clk_i'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk_i'
 30. Fast 1200mV 0C Model Hold: 'clk_i'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; fifo                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk_i      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_i } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 226.55 MHz ; 226.55 MHz      ; clk_i      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk_i ; -3.414 ; -56.491            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk_i ; 0.722 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk_i ; -3.201 ; -81.232                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_i'                                                                                                                                                          ;
+--------+------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.414 ; fifo_count_r[3]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 4.812      ;
; -3.407 ; fifo_count_r[3]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 4.805      ;
; -3.402 ; fifo_count_r[1]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 4.800      ;
; -3.395 ; fifo_count_r[1]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 4.793      ;
; -3.378 ; fifo_count_r[3]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.319      ; 4.745      ;
; -3.373 ; fifo_count_r[1]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.319      ; 4.740      ;
; -3.330 ; fifo_count_r[6]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 4.728      ;
; -3.301 ; fifo_count_r[6]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.319      ; 4.668      ;
; -3.296 ; fifo_count_r[6]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 4.694      ;
; -3.205 ; fifo_count_r[2]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 4.603      ;
; -3.197 ; fifo_count_r[4]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 4.595      ;
; -3.186 ; fifo_count_r[2]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 4.584      ;
; -3.176 ; fifo_count_r[2]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.319      ; 4.543      ;
; -3.169 ; fifo_count_r[3]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.394      ; 4.564      ;
; -3.168 ; fifo_count_r[4]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.319      ; 4.535      ;
; -3.164 ; fifo_count_r[1]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.394      ; 4.559      ;
; -3.151 ; fifo_count_r[4]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 4.549      ;
; -3.092 ; fifo_count_r[6]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.394      ; 4.487      ;
; -3.060 ; fifo_count_r[0]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 4.458      ;
; -3.031 ; fifo_count_r[0]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.319      ; 4.398      ;
; -3.022 ; fifo_count_r[0]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 4.420      ;
; -2.967 ; fifo_count_r[2]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.394      ; 4.362      ;
; -2.959 ; fifo_count_r[4]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.394      ; 4.354      ;
; -2.935 ; fifo_count_r[5]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 4.333      ;
; -2.906 ; fifo_count_r[5]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.319      ; 4.273      ;
; -2.875 ; fifo_count_r[5]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 4.273      ;
; -2.855 ; fifo_count_r[3]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 4.279      ;
; -2.836 ; fifo_count_r[1]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 4.260      ;
; -2.822 ; fifo_count_r[0]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.394      ; 4.217      ;
; -2.801 ; fifo_count_r[3]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 4.199      ;
; -2.782 ; fifo_count_r[1]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 4.180      ;
; -2.737 ; fifo_count_r[6]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 4.161      ;
; -2.697 ; fifo_count_r[5]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.394      ; 4.092      ;
; -2.689 ; fifo_count_r[6]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 4.087      ;
; -2.677 ; read_index_r[1]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; -0.127     ; 3.551      ;
; -2.648 ; read_index_r[1]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; -0.205     ; 3.491      ;
; -2.627 ; fifo_count_r[2]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 4.051      ;
; -2.592 ; fifo_count_r[4]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 4.016      ;
; -2.587 ; read_index_r[0]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; -0.127     ; 3.461      ;
; -2.573 ; fifo_count_r[2]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 3.971      ;
; -2.558 ; read_index_r[0]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; -0.205     ; 3.401      ;
; -2.556 ; fifo_count_r[4]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 3.954      ;
; -2.543 ; fifo_count_r[3]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.967      ;
; -2.524 ; fifo_count_r[1]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.948      ;
; -2.500 ; read_index_r[3]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; -0.205     ; 3.343      ;
; -2.491 ; read_index_r[0]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; -0.127     ; 3.365      ;
; -2.463 ; fifo_count_r[0]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.887      ;
; -2.439 ; read_index_r[1]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; -0.130     ; 3.310      ;
; -2.425 ; fifo_count_r[6]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.849      ;
; -2.419 ; fifo_count_r[0]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 3.817      ;
; -2.412 ; fifo_count_r[3]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.836      ;
; -2.412 ; read_index_r[2]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; -0.205     ; 3.255      ;
; -2.408 ; fifo_count_r[3]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.832      ;
; -2.393 ; fifo_count_r[1]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.817      ;
; -2.389 ; fifo_count_r[1]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.813      ;
; -2.386 ; write_index_r[0] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.100     ; 3.287      ;
; -2.386 ; write_index_r[0] ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.100     ; 3.287      ;
; -2.386 ; write_index_r[0] ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.100     ; 3.287      ;
; -2.386 ; write_index_r[0] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.100     ; 3.287      ;
; -2.386 ; write_index_r[0] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.100     ; 3.287      ;
; -2.384 ; read_index_r[1]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; -0.127     ; 3.258      ;
; -2.349 ; read_index_r[0]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; -0.130     ; 3.220      ;
; -2.345 ; read_index_r[2]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; -0.127     ; 3.219      ;
; -2.316 ; fifo_count_r[5]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.740      ;
; -2.315 ; fifo_count_r[2]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.739      ;
; -2.303 ; fifo_count_r[3]  ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.388      ; 3.692      ;
; -2.303 ; fifo_count_r[3]  ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.388      ; 3.692      ;
; -2.303 ; fifo_count_r[3]  ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.388      ; 3.692      ;
; -2.303 ; fifo_count_r[3]  ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.388      ; 3.692      ;
; -2.303 ; fifo_count_r[3]  ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.388      ; 3.692      ;
; -2.294 ; fifo_count_r[5]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.397      ; 3.692      ;
; -2.294 ; fifo_count_r[6]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.718      ;
; -2.291 ; read_index_r[3]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; -0.130     ; 3.162      ;
; -2.290 ; fifo_count_r[6]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.714      ;
; -2.289 ; fifo_count_r[1]  ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.388      ; 3.678      ;
; -2.289 ; fifo_count_r[1]  ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.388      ; 3.678      ;
; -2.289 ; fifo_count_r[1]  ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.388      ; 3.678      ;
; -2.289 ; fifo_count_r[1]  ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.388      ; 3.678      ;
; -2.289 ; fifo_count_r[1]  ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.388      ; 3.678      ;
; -2.280 ; fifo_count_r[4]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.704      ;
; -2.215 ; fifo_count_r[3]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.639      ;
; -2.203 ; read_index_r[2]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; -0.130     ; 3.074      ;
; -2.196 ; fifo_count_r[1]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.620      ;
; -2.184 ; fifo_count_r[2]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.608      ;
; -2.180 ; fifo_count_r[2]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.604      ;
; -2.151 ; fifo_count_r[0]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.575      ;
; -2.149 ; fifo_count_r[4]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.573      ;
; -2.145 ; fifo_count_r[4]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.569      ;
; -2.138 ; write_index_r[2] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.100     ; 3.039      ;
; -2.138 ; write_index_r[2] ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.100     ; 3.039      ;
; -2.138 ; write_index_r[2] ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.100     ; 3.039      ;
; -2.138 ; write_index_r[2] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.100     ; 3.039      ;
; -2.138 ; write_index_r[2] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.100     ; 3.039      ;
; -2.119 ; write_index_r[3] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.100     ; 3.020      ;
; -2.119 ; write_index_r[3] ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.100     ; 3.020      ;
; -2.119 ; write_index_r[3] ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.100     ; 3.020      ;
; -2.119 ; write_index_r[3] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.100     ; 3.020      ;
; -2.119 ; write_index_r[3] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.100     ; 3.020      ;
; -2.111 ; fifo_count_r[6]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.423      ; 3.535      ;
; -2.092 ; fifo_count_r[2]  ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.388      ; 3.481      ;
+--------+------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_i'                                                                                                                                                          ;
+-------+------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.722 ; fifo_count_r[6]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.014      ;
; 0.745 ; write_index_r[1] ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.100      ; 1.057      ;
; 0.746 ; fifo_count_r[1]  ; fifo_count_r[1]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.038      ;
; 0.747 ; write_index_r[2] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.100      ; 1.059      ;
; 0.749 ; write_index_r[4] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.100      ; 1.061      ;
; 0.765 ; fifo_count_r[0]  ; fifo_count_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.057      ;
; 0.767 ; write_index_r[3] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.100      ; 1.079      ;
; 0.770 ; write_index_r[0] ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.100      ; 1.082      ;
; 0.963 ; write_index_r[0] ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; 0.009      ; 1.226      ;
; 0.965 ; fifo_count_r[3]  ; fifo_count_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.257      ;
; 0.971 ; fifo_count_r[2]  ; fifo_count_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.263      ;
; 0.976 ; fifo_count_r[5]  ; fifo_count_r[5]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.268      ;
; 0.983 ; fifo_count_r[4]  ; fifo_count_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.275      ;
; 1.016 ; read_index_r[4]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.101      ; 1.329      ;
; 1.099 ; write_index_r[1] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.100      ; 1.411      ;
; 1.101 ; fifo_count_r[1]  ; fifo_count_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.393      ;
; 1.108 ; write_index_r[0] ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.100      ; 1.420      ;
; 1.108 ; write_index_r[2] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.100      ; 1.420      ;
; 1.109 ; fifo_count_r[0]  ; fifo_count_r[1]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.401      ;
; 1.115 ; read_index_r[3]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.101      ; 1.428      ;
; 1.117 ; write_index_r[2] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.100      ; 1.429      ;
; 1.117 ; write_index_r[0] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.100      ; 1.429      ;
; 1.118 ; fifo_count_r[0]  ; fifo_count_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; read_index_r[2]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.101      ; 1.432      ;
; 1.122 ; write_index_r[3] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.100      ; 1.434      ;
; 1.137 ; read_index_r[0]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.101      ; 1.450      ;
; 1.205 ; write_index_r[2] ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; 0.009      ; 1.468      ;
; 1.214 ; write_index_r[1] ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; 0.009      ; 1.477      ;
; 1.230 ; write_index_r[1] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.100      ; 1.542      ;
; 1.232 ; fifo_count_r[1]  ; fifo_count_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.524      ;
; 1.239 ; write_index_r[1] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.100      ; 1.551      ;
; 1.241 ; fifo_count_r[1]  ; fifo_count_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.533      ;
; 1.248 ; write_index_r[0] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.100      ; 1.560      ;
; 1.249 ; fifo_count_r[0]  ; fifo_count_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.541      ;
; 1.256 ; read_index_r[1]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 0.000        ; 0.101      ; 1.569      ;
; 1.257 ; write_index_r[0] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.100      ; 1.569      ;
; 1.258 ; fifo_count_r[0]  ; fifo_count_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.550      ;
; 1.309 ; fifo_count_r[2]  ; fifo_count_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.601      ;
; 1.320 ; fifo_count_r[3]  ; fifo_count_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.612      ;
; 1.331 ; fifo_count_r[5]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.623      ;
; 1.337 ; fifo_count_r[4]  ; fifo_count_r[5]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.629      ;
; 1.341 ; fifo_count_r[2]  ; fifo_count_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.633      ;
; 1.353 ; fifo_count_r[4]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.645      ;
; 1.372 ; fifo_count_r[1]  ; fifo_count_r[5]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.664      ;
; 1.381 ; write_index_r[3] ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; 0.009      ; 1.644      ;
; 1.381 ; fifo_count_r[1]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.673      ;
; 1.389 ; fifo_count_r[0]  ; fifo_count_r[5]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.681      ;
; 1.397 ; fifo_count_r[3]  ; fifo_count_r[5]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.689      ;
; 1.398 ; fifo_count_r[0]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.690      ;
; 1.449 ; fifo_count_r[2]  ; fifo_count_r[5]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.741      ;
; 1.458 ; read_index_r[2]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.101      ; 1.771      ;
; 1.460 ; fifo_count_r[3]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.752      ;
; 1.473 ; read_index_r[1]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.101      ; 1.786      ;
; 1.481 ; fifo_count_r[2]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.773      ;
; 1.490 ; read_index_r[0]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.101      ; 1.803      ;
; 1.493 ; write_index_r[4] ; fifo_data_r_rtl_0_bypass[9]                                                                 ; clk_i        ; clk_i       ; 0.000        ; -0.384     ; 1.321      ;
; 1.497 ; fifo_count_r[5]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.604      ; 2.313      ;
; 1.573 ; write_index_r[4] ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; 0.009      ; 1.836      ;
; 1.582 ; read_index_r[1]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.101      ; 1.895      ;
; 1.599 ; read_index_r[0]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.101      ; 1.912      ;
; 1.609 ; read_index_r[3]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.101      ; 1.922      ;
; 1.617 ; read_index_r[4]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.901      ;
; 1.617 ; fifo_count_r[0]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.604      ; 2.433      ;
; 1.627 ; read_index_r[2]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.101      ; 1.940      ;
; 1.629 ; read_index_r[0]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 0.000        ; 0.101      ; 1.942      ;
; 1.683 ; read_index_r[1]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.101      ; 1.996      ;
; 1.691 ; write_index_r[4] ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.100      ; 2.003      ;
; 1.691 ; write_index_r[4] ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.100      ; 2.003      ;
; 1.691 ; write_index_r[4] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.100      ; 2.003      ;
; 1.691 ; write_index_r[4] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.100      ; 2.003      ;
; 1.713 ; write_index_r[3] ; fifo_data_r_rtl_0_bypass[7]                                                                 ; clk_i        ; clk_i       ; 0.000        ; -0.384     ; 1.541      ;
; 1.722 ; write_index_r[1] ; fifo_data_r_rtl_0_bypass[3]                                                                 ; clk_i        ; clk_i       ; 0.000        ; -0.384     ; 1.550      ;
; 1.748 ; fifo_count_r[4]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.604      ; 2.564      ;
; 1.751 ; read_index_r[1]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.101      ; 2.064      ;
; 1.756 ; fifo_count_r[2]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.604      ; 2.572      ;
; 1.768 ; read_index_r[0]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.101      ; 2.081      ;
; 1.783 ; write_index_r[2] ; fifo_data_r_rtl_0_bypass[5]                                                                 ; clk_i        ; clk_i       ; 0.000        ; -0.384     ; 1.611      ;
; 1.797 ; write_index_r[0] ; fifo_data_r_rtl_0_bypass[1]                                                                 ; clk_i        ; clk_i       ; 0.000        ; -0.384     ; 1.625      ;
; 1.848 ; read_index_r[4]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; -0.025     ; 2.077      ;
; 1.856 ; fifo_count_r[5]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.604      ; 2.672      ;
; 1.875 ; fifo_count_r[6]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.604      ; 2.691      ;
; 1.927 ; read_index_r[2]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; -0.025     ; 2.156      ;
; 1.944 ; fifo_count_r[6]  ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.724      ;
; 1.944 ; fifo_count_r[6]  ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.724      ;
; 1.944 ; fifo_count_r[6]  ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.724      ;
; 1.944 ; fifo_count_r[6]  ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.724      ;
; 1.944 ; fifo_count_r[6]  ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.724      ;
; 1.946 ; fifo_count_r[1]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.604      ; 2.762      ;
; 1.951 ; fifo_count_r[3]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.604      ; 2.767      ;
; 1.965 ; fifo_count_r[5]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.604      ; 2.781      ;
; 1.979 ; read_index_r[0]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; -0.025     ; 2.208      ;
; 1.980 ; fifo_count_r[5]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 0.000        ; 0.604      ; 2.796      ;
; 1.990 ; read_index_r[3]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; -0.025     ; 2.219      ;
; 1.994 ; read_index_r[3]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 0.000        ; 0.075      ; 2.281      ;
; 1.999 ; fifo_count_r[0]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.604      ; 2.815      ;
; 2.025 ; fifo_count_r[5]  ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.805      ;
; 2.025 ; fifo_count_r[5]  ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.805      ;
; 2.025 ; fifo_count_r[5]  ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.805      ;
; 2.025 ; fifo_count_r[5]  ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.805      ;
; 2.025 ; fifo_count_r[5]  ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.805      ;
+-------+------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 243.43 MHz ; 238.04 MHz      ; clk_i      ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk_i ; -3.108 ; -50.576           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk_i ; 0.649 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk_i ; -3.201 ; -81.232                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_i'                                                                                                                                                           ;
+--------+------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.108 ; fifo_count_r[3]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 4.485      ;
; -3.106 ; fifo_count_r[3]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 4.483      ;
; -3.104 ; fifo_count_r[3]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.281      ; 4.424      ;
; -3.093 ; fifo_count_r[1]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 4.470      ;
; -3.091 ; fifo_count_r[1]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 4.468      ;
; -3.089 ; fifo_count_r[1]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.281      ; 4.409      ;
; -2.994 ; fifo_count_r[6]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 4.371      ;
; -2.992 ; fifo_count_r[6]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 4.369      ;
; -2.990 ; fifo_count_r[6]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.281      ; 4.310      ;
; -2.891 ; fifo_count_r[2]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 4.268      ;
; -2.889 ; fifo_count_r[2]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 4.266      ;
; -2.887 ; fifo_count_r[2]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.281      ; 4.207      ;
; -2.873 ; fifo_count_r[3]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.370      ; 4.245      ;
; -2.860 ; fifo_count_r[4]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 4.237      ;
; -2.858 ; fifo_count_r[4]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 4.235      ;
; -2.858 ; fifo_count_r[1]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.370      ; 4.230      ;
; -2.856 ; fifo_count_r[4]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.281      ; 4.176      ;
; -2.759 ; fifo_count_r[6]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.370      ; 4.131      ;
; -2.743 ; fifo_count_r[0]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 4.120      ;
; -2.741 ; fifo_count_r[0]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 4.118      ;
; -2.739 ; fifo_count_r[0]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.281      ; 4.059      ;
; -2.656 ; fifo_count_r[2]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.370      ; 4.028      ;
; -2.625 ; fifo_count_r[4]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.370      ; 3.997      ;
; -2.614 ; fifo_count_r[5]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 3.991      ;
; -2.612 ; fifo_count_r[5]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 3.989      ;
; -2.610 ; fifo_count_r[5]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.281      ; 3.930      ;
; -2.571 ; fifo_count_r[3]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.975      ;
; -2.568 ; fifo_count_r[3]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 3.945      ;
; -2.556 ; fifo_count_r[1]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.960      ;
; -2.553 ; fifo_count_r[1]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 3.930      ;
; -2.508 ; fifo_count_r[0]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.370      ; 3.880      ;
; -2.457 ; fifo_count_r[6]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.861      ;
; -2.454 ; fifo_count_r[6]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 3.831      ;
; -2.397 ; read_index_r[1]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; -0.120     ; 3.279      ;
; -2.395 ; read_index_r[1]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; -0.214     ; 3.220      ;
; -2.379 ; fifo_count_r[5]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.370      ; 3.751      ;
; -2.354 ; fifo_count_r[2]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.758      ;
; -2.351 ; fifo_count_r[2]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 3.728      ;
; -2.323 ; fifo_count_r[4]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.727      ;
; -2.320 ; fifo_count_r[4]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 3.697      ;
; -2.314 ; read_index_r[0]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; -0.120     ; 3.196      ;
; -2.312 ; read_index_r[0]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; -0.214     ; 3.137      ;
; -2.267 ; read_index_r[3]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; -0.214     ; 3.092      ;
; -2.243 ; read_index_r[0]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; -0.120     ; 3.125      ;
; -2.235 ; fifo_count_r[3]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.639      ;
; -2.220 ; fifo_count_r[1]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.624      ;
; -2.206 ; write_index_r[0] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.091     ; 3.117      ;
; -2.206 ; write_index_r[0] ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.091     ; 3.117      ;
; -2.206 ; write_index_r[0] ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.091     ; 3.117      ;
; -2.206 ; write_index_r[0] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.091     ; 3.117      ;
; -2.206 ; write_index_r[0] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.091     ; 3.117      ;
; -2.206 ; fifo_count_r[0]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.610      ;
; -2.203 ; fifo_count_r[0]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 3.580      ;
; -2.186 ; read_index_r[2]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; -0.214     ; 3.011      ;
; -2.164 ; read_index_r[1]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; -0.125     ; 3.041      ;
; -2.152 ; fifo_count_r[3]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.556      ;
; -2.142 ; fifo_count_r[3]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.546      ;
; -2.137 ; fifo_count_r[1]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.541      ;
; -2.127 ; read_index_r[1]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; -0.120     ; 3.009      ;
; -2.127 ; fifo_count_r[1]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.531      ;
; -2.121 ; fifo_count_r[6]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.525      ;
; -2.117 ; read_index_r[2]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; -0.120     ; 2.999      ;
; -2.081 ; read_index_r[0]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; -0.125     ; 2.958      ;
; -2.077 ; fifo_count_r[5]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.481      ;
; -2.074 ; fifo_count_r[5]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.375      ; 3.451      ;
; -2.057 ; fifo_count_r[3]  ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.366      ; 3.425      ;
; -2.057 ; fifo_count_r[3]  ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.366      ; 3.425      ;
; -2.057 ; fifo_count_r[3]  ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.366      ; 3.425      ;
; -2.057 ; fifo_count_r[3]  ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.366      ; 3.425      ;
; -2.057 ; fifo_count_r[3]  ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.366      ; 3.425      ;
; -2.042 ; fifo_count_r[1]  ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.366      ; 3.410      ;
; -2.042 ; fifo_count_r[1]  ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.366      ; 3.410      ;
; -2.042 ; fifo_count_r[1]  ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.366      ; 3.410      ;
; -2.042 ; fifo_count_r[1]  ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.366      ; 3.410      ;
; -2.042 ; fifo_count_r[1]  ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.366      ; 3.410      ;
; -2.038 ; fifo_count_r[6]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.442      ;
; -2.036 ; read_index_r[3]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; -0.125     ; 2.913      ;
; -2.028 ; fifo_count_r[6]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.432      ;
; -2.018 ; fifo_count_r[2]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.422      ;
; -1.987 ; fifo_count_r[4]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.391      ;
; -1.967 ; write_index_r[2] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.091     ; 2.878      ;
; -1.967 ; write_index_r[2] ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.091     ; 2.878      ;
; -1.967 ; write_index_r[2] ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.091     ; 2.878      ;
; -1.967 ; write_index_r[2] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.091     ; 2.878      ;
; -1.967 ; write_index_r[2] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.091     ; 2.878      ;
; -1.955 ; read_index_r[2]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; -0.125     ; 2.832      ;
; -1.945 ; fifo_count_r[3]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.349      ;
; -1.938 ; write_index_r[3] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.091     ; 2.849      ;
; -1.938 ; write_index_r[3] ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.091     ; 2.849      ;
; -1.938 ; write_index_r[3] ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.091     ; 2.849      ;
; -1.938 ; write_index_r[3] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.091     ; 2.849      ;
; -1.938 ; write_index_r[3] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.091     ; 2.849      ;
; -1.935 ; fifo_count_r[2]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.339      ;
; -1.930 ; fifo_count_r[1]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.334      ;
; -1.925 ; fifo_count_r[2]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.329      ;
; -1.904 ; fifo_count_r[4]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.308      ;
; -1.894 ; fifo_count_r[4]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.298      ;
; -1.870 ; fifo_count_r[0]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.402      ; 3.274      ;
; -1.856 ; fifo_count_r[2]  ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.366      ; 3.224      ;
; -1.856 ; fifo_count_r[2]  ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.366      ; 3.224      ;
+--------+------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_i'                                                                                                                                                           ;
+-------+------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.649 ; fifo_count_r[6]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.917      ;
; 0.691 ; write_index_r[1] ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.091      ; 0.977      ;
; 0.693 ; fifo_count_r[1]  ; fifo_count_r[1]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; write_index_r[2] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.091      ; 0.980      ;
; 0.695 ; write_index_r[4] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.091      ; 0.981      ;
; 0.710 ; write_index_r[3] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.091      ; 0.996      ;
; 0.715 ; fifo_count_r[0]  ; fifo_count_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.983      ;
; 0.718 ; write_index_r[0] ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.091      ; 1.004      ;
; 0.868 ; fifo_count_r[3]  ; fifo_count_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.136      ;
; 0.876 ; fifo_count_r[2]  ; fifo_count_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.144      ;
; 0.879 ; fifo_count_r[5]  ; fifo_count_r[5]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.147      ;
; 0.900 ; fifo_count_r[4]  ; fifo_count_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.168      ;
; 0.904 ; write_index_r[0] ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; -0.017     ; 1.117      ;
; 0.929 ; read_index_r[4]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.093      ; 1.217      ;
; 1.012 ; write_index_r[0] ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.091      ; 1.298      ;
; 1.012 ; write_index_r[2] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.091      ; 1.298      ;
; 1.013 ; fifo_count_r[0]  ; fifo_count_r[1]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.281      ;
; 1.015 ; write_index_r[1] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.091      ; 1.301      ;
; 1.015 ; fifo_count_r[1]  ; fifo_count_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.283      ;
; 1.028 ; write_index_r[2] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.091      ; 1.314      ;
; 1.028 ; write_index_r[0] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.091      ; 1.314      ;
; 1.028 ; fifo_count_r[0]  ; fifo_count_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.296      ;
; 1.032 ; write_index_r[3] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.091      ; 1.318      ;
; 1.033 ; read_index_r[3]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.093      ; 1.321      ;
; 1.037 ; read_index_r[2]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.093      ; 1.325      ;
; 1.040 ; read_index_r[0]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.093      ; 1.328      ;
; 1.110 ; write_index_r[1] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.091      ; 1.396      ;
; 1.112 ; fifo_count_r[1]  ; fifo_count_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.380      ;
; 1.113 ; write_index_r[2] ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; -0.017     ; 1.326      ;
; 1.126 ; write_index_r[1] ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; -0.017     ; 1.339      ;
; 1.134 ; write_index_r[0] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.091      ; 1.420      ;
; 1.135 ; fifo_count_r[0]  ; fifo_count_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.403      ;
; 1.137 ; fifo_count_r[1]  ; fifo_count_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.405      ;
; 1.137 ; write_index_r[1] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.091      ; 1.423      ;
; 1.150 ; fifo_count_r[0]  ; fifo_count_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; write_index_r[0] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.091      ; 1.436      ;
; 1.173 ; read_index_r[1]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 0.000        ; 0.093      ; 1.461      ;
; 1.173 ; fifo_count_r[2]  ; fifo_count_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.441      ;
; 1.197 ; fifo_count_r[4]  ; fifo_count_r[5]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.465      ;
; 1.233 ; fifo_count_r[3]  ; fifo_count_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.501      ;
; 1.234 ; fifo_count_r[1]  ; fifo_count_r[5]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.502      ;
; 1.241 ; fifo_count_r[5]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.509      ;
; 1.250 ; fifo_count_r[2]  ; fifo_count_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.518      ;
; 1.250 ; fifo_count_r[3]  ; fifo_count_r[5]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.518      ;
; 1.257 ; fifo_count_r[0]  ; fifo_count_r[5]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.525      ;
; 1.259 ; fifo_count_r[4]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.527      ;
; 1.259 ; fifo_count_r[1]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.527      ;
; 1.272 ; write_index_r[3] ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; -0.017     ; 1.485      ;
; 1.272 ; fifo_count_r[0]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.540      ;
; 1.295 ; fifo_count_r[2]  ; fifo_count_r[5]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.563      ;
; 1.307 ; fifo_count_r[5]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.070      ;
; 1.326 ; read_index_r[2]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.093      ; 1.614      ;
; 1.350 ; read_index_r[1]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.093      ; 1.638      ;
; 1.352 ; write_index_r[4] ; fifo_data_r_rtl_0_bypass[9]                                                                 ; clk_i        ; clk_i       ; 0.000        ; -0.362     ; 1.185      ;
; 1.355 ; fifo_count_r[3]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.623      ;
; 1.360 ; read_index_r[0]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.093      ; 1.648      ;
; 1.372 ; fifo_count_r[2]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.640      ;
; 1.436 ; fifo_count_r[0]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.199      ;
; 1.438 ; read_index_r[1]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.093      ; 1.726      ;
; 1.448 ; write_index_r[4] ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; -0.017     ; 1.661      ;
; 1.448 ; read_index_r[0]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.093      ; 1.736      ;
; 1.474 ; read_index_r[4]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 0.000        ; 0.059      ; 1.728      ;
; 1.488 ; read_index_r[0]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 0.000        ; 0.093      ; 1.776      ;
; 1.497 ; read_index_r[3]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.093      ; 1.785      ;
; 1.508 ; read_index_r[2]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.093      ; 1.796      ;
; 1.532 ; write_index_r[4] ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.091      ; 1.818      ;
; 1.532 ; write_index_r[4] ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.091      ; 1.818      ;
; 1.532 ; write_index_r[4] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.091      ; 1.818      ;
; 1.532 ; write_index_r[4] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.091      ; 1.818      ;
; 1.552 ; write_index_r[3] ; fifo_data_r_rtl_0_bypass[7]                                                                 ; clk_i        ; clk_i       ; 0.000        ; -0.362     ; 1.385      ;
; 1.559 ; fifo_count_r[4]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.322      ;
; 1.562 ; read_index_r[1]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.093      ; 1.850      ;
; 1.565 ; fifo_count_r[2]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.328      ;
; 1.576 ; write_index_r[1] ; fifo_data_r_rtl_0_bypass[3]                                                                 ; clk_i        ; clk_i       ; 0.000        ; -0.362     ; 1.409      ;
; 1.604 ; write_index_r[2] ; fifo_data_r_rtl_0_bypass[5]                                                                 ; clk_i        ; clk_i       ; 0.000        ; -0.362     ; 1.437      ;
; 1.620 ; read_index_r[1]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.093      ; 1.908      ;
; 1.630 ; read_index_r[0]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.093      ; 1.918      ;
; 1.640 ; write_index_r[0] ; fifo_data_r_rtl_0_bypass[1]                                                                 ; clk_i        ; clk_i       ; 0.000        ; -0.362     ; 1.473      ;
; 1.679 ; fifo_count_r[6]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.442      ;
; 1.710 ; fifo_count_r[5]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.473      ;
; 1.724 ; read_index_r[4]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; -0.053     ; 1.901      ;
; 1.724 ; fifo_count_r[1]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.487      ;
; 1.728 ; fifo_count_r[3]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.491      ;
; 1.738 ; fifo_count_r[5]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.501      ;
; 1.752 ; fifo_count_r[6]  ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.530      ; 2.477      ;
; 1.752 ; fifo_count_r[6]  ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.530      ; 2.477      ;
; 1.752 ; fifo_count_r[6]  ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.530      ; 2.477      ;
; 1.752 ; fifo_count_r[6]  ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.530      ; 2.477      ;
; 1.752 ; fifo_count_r[6]  ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.530      ; 2.477      ;
; 1.766 ; fifo_count_r[5]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.529      ;
; 1.803 ; read_index_r[2]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; -0.053     ; 1.980      ;
; 1.818 ; read_index_r[3]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 2.077      ;
; 1.839 ; fifo_count_r[0]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.568      ; 2.602      ;
; 1.844 ; read_index_r[0]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; -0.053     ; 2.021      ;
; 1.854 ; read_index_r[0]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.093      ; 2.142      ;
; 1.859 ; fifo_count_r[5]  ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.530      ; 2.584      ;
; 1.859 ; fifo_count_r[5]  ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.530      ; 2.584      ;
; 1.859 ; fifo_count_r[5]  ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.530      ; 2.584      ;
; 1.859 ; fifo_count_r[5]  ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.530      ; 2.584      ;
; 1.859 ; fifo_count_r[5]  ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.530      ; 2.584      ;
+-------+------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk_i ; -0.893 ; -8.525            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk_i ; 0.279 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk_i ; -3.000 ; -54.602                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_i'                                                                                                                                                           ;
+--------+------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.893 ; fifo_count_r[3]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.144      ; 2.046      ;
; -0.892 ; fifo_count_r[1]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.144      ; 2.045      ;
; -0.878 ; fifo_count_r[3]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 2.024      ;
; -0.877 ; fifo_count_r[1]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 2.023      ;
; -0.842 ; fifo_count_r[6]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.144      ; 1.995      ;
; -0.831 ; fifo_count_r[3]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 1.977      ;
; -0.827 ; fifo_count_r[6]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 1.973      ;
; -0.824 ; fifo_count_r[1]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 1.970      ;
; -0.799 ; fifo_count_r[3]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.154      ; 1.940      ;
; -0.798 ; fifo_count_r[1]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.154      ; 1.939      ;
; -0.795 ; fifo_count_r[2]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.144      ; 1.948      ;
; -0.792 ; fifo_count_r[4]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.144      ; 1.945      ;
; -0.785 ; fifo_count_r[6]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 1.931      ;
; -0.780 ; fifo_count_r[2]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 1.926      ;
; -0.777 ; fifo_count_r[4]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 1.923      ;
; -0.748 ; fifo_count_r[6]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.154      ; 1.889      ;
; -0.744 ; fifo_count_r[2]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 1.890      ;
; -0.739 ; fifo_count_r[0]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.144      ; 1.892      ;
; -0.728 ; fifo_count_r[4]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 1.874      ;
; -0.724 ; fifo_count_r[0]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 1.870      ;
; -0.710 ; fifo_count_r[5]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; 0.144      ; 1.863      ;
; -0.701 ; fifo_count_r[2]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.154      ; 1.842      ;
; -0.698 ; fifo_count_r[4]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.154      ; 1.839      ;
; -0.695 ; fifo_count_r[5]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 1.841      ;
; -0.680 ; fifo_count_r[0]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 1.826      ;
; -0.645 ; fifo_count_r[0]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.154      ; 1.786      ;
; -0.639 ; fifo_count_r[3]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 1.785      ;
; -0.638 ; fifo_count_r[1]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 1.784      ;
; -0.624 ; fifo_count_r[5]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 1.770      ;
; -0.616 ; fifo_count_r[5]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; 0.154      ; 1.757      ;
; -0.594 ; fifo_count_r[3]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.749      ;
; -0.588 ; fifo_count_r[6]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 1.734      ;
; -0.587 ; fifo_count_r[1]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.742      ;
; -0.575 ; read_index_r[1]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 1.515      ;
; -0.560 ; read_index_r[1]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; -0.054     ; 1.493      ;
; -0.548 ; fifo_count_r[6]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.703      ;
; -0.541 ; fifo_count_r[2]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 1.687      ;
; -0.538 ; fifo_count_r[4]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 1.684      ;
; -0.526 ; read_index_r[0]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 1.466      ;
; -0.515 ; fifo_count_r[3]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.670      ;
; -0.514 ; fifo_count_r[1]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.669      ;
; -0.511 ; read_index_r[0]  ; fifo_data_r_rtl_0_bypass[6]                                                                 ; clk_i        ; clk_i       ; 1.000        ; -0.054     ; 1.444      ;
; -0.507 ; fifo_count_r[2]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.662      ;
; -0.504 ; read_index_r[3]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 1.444      ;
; -0.491 ; fifo_count_r[4]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.646      ;
; -0.489 ; read_index_r[1]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; -0.054     ; 1.422      ;
; -0.485 ; fifo_count_r[0]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 1.631      ;
; -0.481 ; read_index_r[1]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; -0.059     ; 1.409      ;
; -0.474 ; read_index_r[0]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; -0.054     ; 1.407      ;
; -0.464 ; fifo_count_r[6]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.619      ;
; -0.459 ; read_index_r[2]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 1.399      ;
; -0.456 ; fifo_count_r[5]  ; fifo_data_r_rtl_0_bypass[2]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.159      ; 1.602      ;
; -0.443 ; fifo_count_r[0]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.598      ;
; -0.432 ; read_index_r[0]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; -0.059     ; 1.360      ;
; -0.417 ; fifo_count_r[2]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.572      ;
; -0.414 ; fifo_count_r[4]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.569      ;
; -0.410 ; read_index_r[3]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; -0.059     ; 1.338      ;
; -0.407 ; fifo_count_r[3]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.562      ;
; -0.406 ; read_index_r[2]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 1.000        ; -0.054     ; 1.339      ;
; -0.401 ; fifo_count_r[3]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.556      ;
; -0.400 ; write_index_r[0] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.044     ; 1.343      ;
; -0.400 ; write_index_r[0] ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.044     ; 1.343      ;
; -0.400 ; write_index_r[0] ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.044     ; 1.343      ;
; -0.400 ; write_index_r[0] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.044     ; 1.343      ;
; -0.400 ; write_index_r[0] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.044     ; 1.343      ;
; -0.400 ; fifo_count_r[1]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.555      ;
; -0.394 ; fifo_count_r[1]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.549      ;
; -0.391 ; fifo_count_r[3]  ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.156      ; 1.534      ;
; -0.391 ; fifo_count_r[3]  ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.156      ; 1.534      ;
; -0.391 ; fifo_count_r[3]  ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.156      ; 1.534      ;
; -0.391 ; fifo_count_r[3]  ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.156      ; 1.534      ;
; -0.391 ; fifo_count_r[3]  ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.156      ; 1.534      ;
; -0.390 ; fifo_count_r[1]  ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.156      ; 1.533      ;
; -0.390 ; fifo_count_r[1]  ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.156      ; 1.533      ;
; -0.390 ; fifo_count_r[1]  ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.156      ; 1.533      ;
; -0.390 ; fifo_count_r[1]  ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.156      ; 1.533      ;
; -0.390 ; fifo_count_r[1]  ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.156      ; 1.533      ;
; -0.387 ; fifo_count_r[5]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.542      ;
; -0.376 ; fifo_count_r[3]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.531      ;
; -0.375 ; fifo_count_r[1]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.530      ;
; -0.365 ; read_index_r[2]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 1.000        ; -0.059     ; 1.293      ;
; -0.361 ; fifo_count_r[0]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.516      ;
; -0.361 ; fifo_count_r[6]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.516      ;
; -0.355 ; fifo_count_r[6]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.510      ;
; -0.332 ; fifo_count_r[5]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.487      ;
; -0.325 ; fifo_count_r[6]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.480      ;
; -0.320 ; fifo_count_r[2]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.475      ;
; -0.314 ; fifo_count_r[2]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.469      ;
; -0.304 ; fifo_count_r[4]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.459      ;
; -0.300 ; write_index_r[3] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.044     ; 1.243      ;
; -0.300 ; write_index_r[3] ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.044     ; 1.243      ;
; -0.300 ; write_index_r[3] ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.044     ; 1.243      ;
; -0.300 ; write_index_r[3] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.044     ; 1.243      ;
; -0.300 ; write_index_r[3] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 1.000        ; -0.044     ; 1.243      ;
; -0.298 ; fifo_count_r[4]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 1.000        ; 0.168      ; 1.453      ;
; -0.293 ; fifo_count_r[2]  ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.156      ; 1.436      ;
; -0.293 ; fifo_count_r[2]  ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.156      ; 1.436      ;
; -0.293 ; fifo_count_r[2]  ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.156      ; 1.436      ;
; -0.293 ; fifo_count_r[2]  ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.156      ; 1.436      ;
; -0.293 ; fifo_count_r[2]  ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 1.000        ; 0.156      ; 1.436      ;
+--------+------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_i'                                                                                                                                                           ;
+-------+------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.279 ; fifo_count_r[6]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.400      ;
; 0.298 ; fifo_count_r[1]  ; fifo_count_r[1]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; write_index_r[1] ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.427      ;
; 0.300 ; write_index_r[4] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; write_index_r[2] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.428      ;
; 0.307 ; fifo_count_r[0]  ; fifo_count_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.428      ;
; 0.309 ; write_index_r[3] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.437      ;
; 0.310 ; write_index_r[0] ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.438      ;
; 0.368 ; write_index_r[0] ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; 0.031      ; 0.503      ;
; 0.372 ; fifo_count_r[3]  ; fifo_count_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.493      ;
; 0.373 ; fifo_count_r[2]  ; fifo_count_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.494      ;
; 0.377 ; fifo_count_r[5]  ; fifo_count_r[5]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.498      ;
; 0.382 ; fifo_count_r[4]  ; fifo_count_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.503      ;
; 0.397 ; read_index_r[4]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.045      ; 0.526      ;
; 0.438 ; read_index_r[3]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.045      ; 0.567      ;
; 0.441 ; read_index_r[2]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.045      ; 0.570      ;
; 0.447 ; read_index_r[0]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.045      ; 0.576      ;
; 0.447 ; fifo_count_r[1]  ; fifo_count_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; write_index_r[1] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.576      ;
; 0.456 ; fifo_count_r[0]  ; fifo_count_r[1]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; write_index_r[0] ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.585      ;
; 0.458 ; write_index_r[3] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.586      ;
; 0.458 ; write_index_r[2] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.586      ;
; 0.459 ; fifo_count_r[0]  ; fifo_count_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; write_index_r[0] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.588      ;
; 0.461 ; write_index_r[2] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.589      ;
; 0.472 ; write_index_r[1] ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; 0.031      ; 0.607      ;
; 0.474 ; write_index_r[2] ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; 0.031      ; 0.609      ;
; 0.499 ; read_index_r[1]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 0.000        ; 0.045      ; 0.628      ;
; 0.510 ; fifo_count_r[1]  ; fifo_count_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; write_index_r[1] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.639      ;
; 0.513 ; fifo_count_r[1]  ; fifo_count_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.634      ;
; 0.514 ; write_index_r[1] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.642      ;
; 0.521 ; fifo_count_r[3]  ; fifo_count_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; fifo_count_r[0]  ; fifo_count_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; write_index_r[0] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.651      ;
; 0.525 ; fifo_count_r[0]  ; fifo_count_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; fifo_count_r[5]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.647      ;
; 0.526 ; write_index_r[0] ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.654      ;
; 0.531 ; fifo_count_r[2]  ; fifo_count_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.652      ;
; 0.534 ; fifo_count_r[2]  ; fifo_count_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.655      ;
; 0.540 ; fifo_count_r[4]  ; fifo_count_r[5]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.661      ;
; 0.543 ; fifo_count_r[4]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.664      ;
; 0.563 ; write_index_r[3] ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; 0.031      ; 0.698      ;
; 0.576 ; fifo_count_r[1]  ; fifo_count_r[5]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.697      ;
; 0.577 ; fifo_count_r[5]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.250      ; 0.911      ;
; 0.579 ; fifo_count_r[1]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.700      ;
; 0.584 ; fifo_count_r[3]  ; fifo_count_r[5]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.705      ;
; 0.587 ; fifo_count_r[3]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.708      ;
; 0.588 ; fifo_count_r[0]  ; fifo_count_r[5]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.709      ;
; 0.591 ; read_index_r[1]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.045      ; 0.720      ;
; 0.591 ; fifo_count_r[0]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.712      ;
; 0.597 ; read_index_r[2]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.045      ; 0.726      ;
; 0.597 ; fifo_count_r[2]  ; fifo_count_r[5]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.718      ;
; 0.600 ; fifo_count_r[2]  ; fifo_count_r[6]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.721      ;
; 0.602 ; read_index_r[0]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.045      ; 0.731      ;
; 0.609 ; write_index_r[4] ; fifo_data_r_rtl_0_bypass[9]                                                                 ; clk_i        ; clk_i       ; 0.000        ; -0.152     ; 0.541      ;
; 0.642 ; write_index_r[4] ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; 0.031      ; 0.777      ;
; 0.646 ; read_index_r[3]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.045      ; 0.775      ;
; 0.646 ; fifo_count_r[0]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.250      ; 0.980      ;
; 0.647 ; read_index_r[4]  ; fifo_data_r_rtl_0_bypass[10]                                                                ; clk_i        ; clk_i       ; 0.000        ; 0.031      ; 0.762      ;
; 0.652 ; read_index_r[1]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.045      ; 0.781      ;
; 0.656 ; read_index_r[0]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 0.000        ; 0.045      ; 0.785      ;
; 0.659 ; read_index_r[2]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.045      ; 0.788      ;
; 0.662 ; write_index_r[4] ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.790      ;
; 0.662 ; write_index_r[4] ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.790      ;
; 0.662 ; write_index_r[4] ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.790      ;
; 0.662 ; write_index_r[4] ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.790      ;
; 0.663 ; read_index_r[0]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.045      ; 0.792      ;
; 0.666 ; read_index_r[1]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.045      ; 0.795      ;
; 0.689 ; write_index_r[1] ; fifo_data_r_rtl_0_bypass[3]                                                                 ; clk_i        ; clk_i       ; 0.000        ; -0.152     ; 0.621      ;
; 0.691 ; write_index_r[3] ; fifo_data_r_rtl_0_bypass[7]                                                                 ; clk_i        ; clk_i       ; 0.000        ; -0.152     ; 0.623      ;
; 0.692 ; fifo_count_r[4]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.250      ; 1.026      ;
; 0.707 ; fifo_count_r[2]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.250      ; 1.041      ;
; 0.711 ; write_index_r[0] ; fifo_data_r_rtl_0_bypass[1]                                                                 ; clk_i        ; clk_i       ; 0.000        ; -0.152     ; 0.643      ;
; 0.714 ; read_index_r[1]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.045      ; 0.843      ;
; 0.725 ; read_index_r[0]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.045      ; 0.854      ;
; 0.731 ; read_index_r[4]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; 0.021      ; 0.856      ;
; 0.733 ; fifo_count_r[5]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.250      ; 1.067      ;
; 0.735 ; write_index_r[2] ; fifo_data_r_rtl_0_bypass[5]                                                                 ; clk_i        ; clk_i       ; 0.000        ; -0.152     ; 0.667      ;
; 0.746 ; fifo_count_r[6]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.250      ; 1.080      ;
; 0.761 ; read_index_r[2]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; 0.021      ; 0.886      ;
; 0.783 ; read_index_r[0]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; 0.021      ; 0.908      ;
; 0.783 ; read_index_r[3]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; 0.021      ; 0.908      ;
; 0.784 ; fifo_count_r[1]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.250      ; 1.118      ;
; 0.787 ; fifo_count_r[5]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 0.000        ; 0.250      ; 1.121      ;
; 0.792 ; fifo_count_r[3]  ; read_index_r[0]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.250      ; 1.126      ;
; 0.793 ; fifo_count_r[6]  ; write_index_r[4]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.237      ; 1.114      ;
; 0.793 ; fifo_count_r[6]  ; write_index_r[1]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.237      ; 1.114      ;
; 0.793 ; fifo_count_r[6]  ; write_index_r[0]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.237      ; 1.114      ;
; 0.793 ; fifo_count_r[6]  ; write_index_r[2]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.237      ; 1.114      ;
; 0.793 ; fifo_count_r[6]  ; write_index_r[3]                                                                            ; clk_i        ; clk_i       ; 0.000        ; 0.237      ; 1.114      ;
; 0.794 ; fifo_count_r[5]  ; read_index_r[3]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.250      ; 1.128      ;
; 0.802 ; fifo_count_r[0]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.250      ; 1.136      ;
; 0.817 ; read_index_r[3]  ; fifo_data_r_rtl_0_bypass[8]                                                                 ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.937      ;
; 0.818 ; read_index_r[1]  ; altsyncram:fifo_data_r_rtl_0|altsyncram_o5g1:auto_generated|ram_block1a0~portb_address_reg0 ; clk_i        ; clk_i       ; 0.000        ; 0.021      ; 0.943      ;
; 0.823 ; read_index_r[0]  ; read_index_r[1]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.045      ; 0.952      ;
; 0.848 ; fifo_count_r[4]  ; read_index_r[2]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.250      ; 1.182      ;
; 0.856 ; fifo_count_r[5]  ; read_index_r[4]                                                                             ; clk_i        ; clk_i       ; 0.000        ; 0.250      ; 1.190      ;
; 0.856 ; fifo_count_r[0]  ; fifo_data_r_rtl_0_bypass[4]                                                                 ; clk_i        ; clk_i       ; 0.000        ; 0.250      ; 1.190      ;
+-------+------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.414  ; 0.279 ; N/A      ; N/A     ; -3.201              ;
;  clk_i           ; -3.414  ; 0.279 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -56.491 ; 0.0   ; 0.0      ; 0.0     ; -81.232             ;
;  clk_i           ; -56.491 ; 0.000 ; N/A      ; N/A     ; -81.232             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; full_o         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data_o[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data_o[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data_o[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data_o[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data_o[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data_o[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data_o[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; read_data_o[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; enpty_o        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_i                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_en_i              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; read_en_i               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_i                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data_i[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data_i[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data_i[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data_i[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data_i[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data_i[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data_i[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_data_i[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; full_o         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; read_data_o[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; read_data_o[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; read_data_o[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; read_data_o[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; read_data_o[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; read_data_o[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; read_data_o[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; read_data_o[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; enpty_o        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; full_o         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; read_data_o[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; read_data_o[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; read_data_o[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; read_data_o[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; read_data_o[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; read_data_o[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; read_data_o[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; read_data_o[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; enpty_o        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; full_o         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_data_o[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_data_o[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_data_o[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_data_o[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; read_data_o[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; read_data_o[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; read_data_o[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; read_data_o[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; enpty_o        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_i      ; clk_i    ; 263      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_i      ; clk_i    ; 263      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 73    ; 73   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 126   ; 126  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk_i  ; clk_i ; Base ; Constrained ;
+--------+-------+------+-------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; read_en_i       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_i           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_data_i[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_data_i[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_data_i[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_data_i[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_data_i[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_data_i[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_data_i[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_data_i[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_en_i      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; enpty_o        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; full_o         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data_o[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data_o[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data_o[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data_o[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data_o[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data_o[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data_o[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data_o[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; read_en_i       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_i           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_data_i[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_data_i[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_data_i[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_data_i[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_data_i[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_data_i[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_data_i[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_data_i[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; write_en_i      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; enpty_o        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; full_o         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data_o[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data_o[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data_o[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data_o[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data_o[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data_o[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data_o[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; read_data_o[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Fri Aug 20 00:06:04 2021
Info: Command: quartus_sta fifo -c fifo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fifo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_i clk_i
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.414
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.414             -56.491 clk_i 
Info (332146): Worst-case hold slack is 0.722
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.722               0.000 clk_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -81.232 clk_i 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.108
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.108             -50.576 clk_i 
Info (332146): Worst-case hold slack is 0.649
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.649               0.000 clk_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -81.232 clk_i 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.893
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.893              -8.525 clk_i 
Info (332146): Worst-case hold slack is 0.279
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.279               0.000 clk_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -54.602 clk_i 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4735 megabytes
    Info: Processing ended: Fri Aug 20 00:06:07 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


