Voltageboard settings: [1.15, 1, 0, 0, 1, 1.1, 0, 0]
Digital: {'interrupt_pushpull': 1, 'En_Inj1': 0, 'En_Inj2': 0, 'En_Inj3': 0, 'En_Inj4': 0, 'En_Inj5': 0, 'En_Inj6': 0, 'En_Inj7': 0, 'En_Inj8': 0, 'En_Inj9': 0, 'En_Inj10': 0, 'En_Inj11': 0, 'En_Inj12': 0, 'En_Inj13': 0, 'En_Inj14': 0, 'En_Inj15': 0, 'En_Inj16': 0, 'En_Inj17': 0, 'En_Inj18': 0, 'ResetB': 0, 'Extrabit0': 1, 'Extrabit1': 1, 'Extrabit2': 1, 'Extrabit3': 1, 'Extrabit4': 1, 'Extrabit5': 1, 'Extrabit6': 1, 'Extrabit7': 1, 'Extrabit8': 0, 'Extrabit9': 0, 'Extrabit10': 0, 'Extrabit11': 0, 'Extrabit12': 0, 'Extrabit13': 0, 'Extrabit14': 0}
Biasblock: {'DisHiDR': 0, 'q01': 0, 'qon0': 0, 'qon1': 1, 'qon2': 0, 'qon3': 1}
DAC: {'blres': 0, 'nu1': 0, 'vn1': 20, 'vnfb': 1, 'vnfoll': 10, 'nu5': 0, 'nu6': 0, 'nu7': 0, 'nu8': 0, 'vn2': 0, 'vnfoll2': 1, 'vnbias': 0, 'vpload': 5, 'nu13': 0, 'vncomp': 2, 'vpfoll': 60, 'nu16': 0, 'vprec': 30, 'vnrec': 30}
Receiver: {'ColConfig0': 274877906937, 'ColConfig1': 68719476734, 'ColConfig2': 68719476734, 'ColConfig3': 68719476734, 'ColConfig4': 68719476734, 'ColConfig5': 68719476734, 'ColConfig6': 68719476734, 'ColConfig7': 68719476734, 'ColConfig8': 68719476734, 'ColConfig9': 68719476734, 'ColConfig10': 68719476734, 'ColConfig11': 68719476734, 'ColConfig12': 68719476734, 'ColConfig13': 68719476734, 'ColConfig14': 68719476734, 'ColConfig15': 68719476734, 'ColConfig16': 68719476734, 'ColConfig17': 68719476734, 'ColConfig18': 68719476734, 'ColConfig19': 68719476734, 'ColConfig20': 68719476734, 'ColConfig21': 68719476734, 'ColConfig22': 68719476734, 'ColConfig23': 68719476734, 'ColConfig24': 68719476734, 'ColConfig25': 68719476734, 'ColConfig26': 68719476734, 'ColConfig27': 68719476734, 'ColConfig28': 68719476734, 'ColConfig29': 68719476734, 'ColConfig30': 68719476734, 'ColConfig31': 68719476734, 'ColConfig32': 68719476734, 'ColConfig33': 68719476734, 'ColConfig34': 68719476734}

NEvent	ChipId	Payload	Locatn	Row/Col	tStamp	MSB	LSB	ToT	ToT(us)	RealTime
0	0	 4	 0	Row	69	 3	238 	 1006 	 10.06	1656113660.6873999 
0	0	 4	 1	Row	13	 1	152 	 408 	 4.08	1656113660.6873999 
0	0	 4	 0	Col	68	 3	238 	 1006 	 10.06	1656113660.6873999 
0	[0;31;40m7[0m	 [0;31;40m5[0m	 61	Row	61	 13	61 	 3389 	 33.89	1656113660.6873999 
0	[0;31;40m7[0m	 [0;31;40m5[0m	 61	Row	238	 13	61 	 3389 	 33.89	1656113660.6873999 
0	0	 4	 0	Row	7	 1	240 	 496 	 4.96	1656113660.6873999 
0	0	 4	 0	Col	7	 1	236 	 492 	 4.92	1656113660.6873999 
1	0	 4	 0	Row	11	 2	138 	 650 	 6.5	1656113661.5122392 
1	0	 4	 0	Col	11	 2	139 	 651 	 6.51	1656113661.5122392 
2	0	 4	 0	Row	15	 4	117 	 1141 	 11.41	1656113662.2742763 
2	0	 4	 0	Col	15	 4	118 	 1142 	 11.42	1656113662.2742763 
3	0	 4	 0	Row	20	 3	99 	 867 	 8.67	1656113663.0400105 
3	0	 4	 0	Col	20	 3	97 	 865 	 8.65	1656113663.0400105 
4	0	 4	 0	Row	24	 3	85 	 853 	 8.53	1656113663.8048384 
4	0	 4	 0	Col	24	 3	86 	 854 	 8.54	1656113663.8048384 
5	0	 4	 0	Row	28	 3	164 	 932 	 9.32	1656113664.5773873 
5	0	 4	 0	Col	28	 3	165 	 933 	 9.33	1656113664.5773873 
6	0	 4	 0	Row	33	 1	244 	 500 	 5.0	1656113665.3520753 
6	0	 4	 0	Col	32	 1	244 	 500 	 5.0	1656113665.3520753 
7	0	 4	 0	Row	37	 4	76 	 1100 	 11.0	1656113666.1122513 
7	0	 4	 0	Col	37	 4	72 	 1096 	 10.96	1656113666.1122513 
8	0	 4	 0	Row	41	 2	10 	 522 	 5.22	1656113666.8916135 
8	0	 4	 0	Col	41	 2	10 	 522 	 5.22	1656113666.8916135 
9	0	 4	 0	Row	45	 2	209 	 721 	 7.21	1656113667.6535642 
9	0	 4	 0	Col	45	 2	207 	 719 	 7.19	1656113667.6535642 
10	0	 4	 0	Row	50	 3	40 	 808 	 8.08	1656113668.4176698 
10	0	 4	 0	Col	50	 3	39 	 807 	 8.07	1656113668.4176698 
11	0	 4	 0	Row	54	 3	69 	 837 	 8.37	1656113669.1999578 
11	0	 4	 0	Col	54	 3	69 	 837 	 8.37	1656113669.1999578 
12	0	 4	 0	Row	58	 2	91 	 603 	 6.03	1656113669.9658968 
12	0	 4	 0	Col	58	 2	87 	 599 	 5.99	1656113669.9658968 
