<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:20.2420</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.06.15</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0076880</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2024.12.24</openDate><openNumber>10-2024-0176301</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/38</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 실시예는 제1 절연층; 상기 제1 절연층의 상면 및 하면 중 적어도 하나에 배치되고 제1 금속을 포함하는 제1 회로 패턴층; 상기 제1 회로 패턴층의 표면에 접하고 제2 금속을 포함하는 제1 나노 파티클(nano particle); 및 상기 제1 회로 패턴층을 덮는 제2 절연층;을 포함하고, 상기 제2 금속은 상기 제1 금속보다 전기음성도가 높은 회로 기판을 개시한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층; 상기 제1 절연층의 상면 및 하면 중 적어도 하나에 배치되고 제1 금속을 포함하는 제1 회로 패턴층; 상기 제1 회로 패턴층의 표면에 접하고 제2 금속을 포함하는 제1 나노 파티클(nano particle); 및상기 제1 회로 패턴층을 덮는 제2 절연층;을 포함하고,상기 제2 금속은 상기 제1 금속보다 전기음성도가 높은 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 회로 패턴층은,상기 제1 절연층과 접하는 제1 면;상기 제2 절연층과 접하고 상기 제1 면과 마주하는 제2 면; 및상기 제1 면과 상기 제2 면 사이에 배치되는 측면인 제3 면;을 포함하고,상기 제1 나노 파티클은 상기 제1 면, 상기 제3 면에 접하는 회로 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1 면에서 단위 면적당 제1 나노 파티클의 양은 상기 제3 면에서 단위 면적당 제1 나노 파티클의 양보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서,상기 제1 회로 패턴층은 상기 제2 절연층과 인접한 제1 영역; 및 상기 제1 절연층과 인접한 제2 영역;을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제1 영역에서 상기 제3 면의 단위 면적당 제1 나노 파티클의 양은 상기 제2 영역에서 상기 제3 면의 단위 면적당 제1 나노 파티클의 양보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서,상기 제1 영역은 상기 제2 영역 대비 결정 입도(grain size)가 큰 회로 기판.</claim></claimInfo><claimInfo><claim>7. 제4항에 있어서,상기 제1 영역은 상기 제2 영역 대비 결정립계가 더 작은 회로 기판.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 제1 나노 파티클은 상기 제2 금속과 상기 제1 회로 패턴층의 제1 금속 간의 산화-환원 반응에 의해 형성되는 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 제2 절연층은 상기 제1 회로 패턴층을 노출하는 개구부;를 포함하고,상기 제1 나노 파티클은 상기 개구부와 적층 방향으로 중첩되는 회로 기판.</claim></claimInfo><claimInfo><claim>10. 제2항에 있어서,상기 제1 면 또는 제3 면은 요철 구조를 갖는 회로 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>YOU, Chae Young</engName><name>유채영</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, Han Sang</engName><name>김한상</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 *길 **, 신관 *층~*층, **층(역삼동, 광성빌딩)</address><code>920081001218</code><country>대한민국</country><engName>DANA PATENT LAW FIRM</engName><name>특허법인다나</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.06.15</receiptDate><receiptNumber>1-1-2023-0659381-34</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230076880.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9330c74598a2c8757e268dfae945e2ec6daa3db385213c5d9098bd0f144cd10a386faa31821bdd0f62c65d7c9daa2061969a927c0742cf74e6</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf052faa187564542d83008c9f297b01bd76d424088228dfd9196730c4bca244e661722069215dc43ccf7e52a0de27014f9de5263e9bb836e0</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>