Simulator report for PC_reg
Sun Nov 10 23:48:34 2024
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 292 nodes    ;
; Simulation Coverage         ;      55.17 % ;
; Total Number of Transitions ; 724          ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Functional ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Vector input source                                                                        ; PC_reg.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      55.17 % ;
; Total nodes checked                                 ; 292          ;
; Total output ports checked                          ; 290          ;
; Total output ports with complete 1/0-value coverage ; 160          ;
; Total output ports with no 1/0-value coverage       ; 128          ;
; Total output ports with no 1-value coverage         ; 128          ;
; Total output ports with no 0-value coverage         ; 130          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+--------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                        ;
+------------------------+------------------------+------------------+
; Node Name              ; Output Port Name       ; Output Port Type ;
+------------------------+------------------------+------------------+
; |PC_reg|next_value~0   ; |PC_reg|next_value~0   ; out              ;
; |PC_reg|next_value~1   ; |PC_reg|next_value~1   ; out              ;
; |PC_reg|next_value~2   ; |PC_reg|next_value~2   ; out              ;
; |PC_reg|next_value~3   ; |PC_reg|next_value~3   ; out              ;
; |PC_reg|next_value~4   ; |PC_reg|next_value~4   ; out              ;
; |PC_reg|next_value~7   ; |PC_reg|next_value~7   ; out              ;
; |PC_reg|next_value~8   ; |PC_reg|next_value~8   ; out              ;
; |PC_reg|next_value~9   ; |PC_reg|next_value~9   ; out              ;
; |PC_reg|next_value~10  ; |PC_reg|next_value~10  ; out              ;
; |PC_reg|next_value~11  ; |PC_reg|next_value~11  ; out              ;
; |PC_reg|next_value~12  ; |PC_reg|next_value~12  ; out              ;
; |PC_reg|next_value~13  ; |PC_reg|next_value~13  ; out              ;
; |PC_reg|next_value~14  ; |PC_reg|next_value~14  ; out              ;
; |PC_reg|next_value~15  ; |PC_reg|next_value~15  ; out              ;
; |PC_reg|next_value~16  ; |PC_reg|next_value~16  ; out              ;
; |PC_reg|next_value~17  ; |PC_reg|next_value~17  ; out              ;
; |PC_reg|next_value~20  ; |PC_reg|next_value~20  ; out              ;
; |PC_reg|next_value~21  ; |PC_reg|next_value~21  ; out              ;
; |PC_reg|next_value~22  ; |PC_reg|next_value~22  ; out              ;
; |PC_reg|next_value~23  ; |PC_reg|next_value~23  ; out              ;
; |PC_reg|next_value~24  ; |PC_reg|next_value~24  ; out              ;
; |PC_reg|next_value~25  ; |PC_reg|next_value~25  ; out              ;
; |PC_reg|next_value~26  ; |PC_reg|next_value~26  ; out              ;
; |PC_reg|next_value~27  ; |PC_reg|next_value~27  ; out              ;
; |PC_reg|next_value~28  ; |PC_reg|next_value~28  ; out              ;
; |PC_reg|next_value~29  ; |PC_reg|next_value~29  ; out              ;
; |PC_reg|next_value~30  ; |PC_reg|next_value~30  ; out              ;
; |PC_reg|next_value~33  ; |PC_reg|next_value~33  ; out              ;
; |PC_reg|next_value~34  ; |PC_reg|next_value~34  ; out              ;
; |PC_reg|next_value~35  ; |PC_reg|next_value~35  ; out              ;
; |PC_reg|next_value~36  ; |PC_reg|next_value~36  ; out              ;
; |PC_reg|next_value~37  ; |PC_reg|next_value~37  ; out              ;
; |PC_reg|next_value~38  ; |PC_reg|next_value~38  ; out              ;
; |PC_reg|next_value~39  ; |PC_reg|next_value~39  ; out              ;
; |PC_reg|next_value~40  ; |PC_reg|next_value~40  ; out              ;
; |PC_reg|next_value~41  ; |PC_reg|next_value~41  ; out              ;
; |PC_reg|next_value~42  ; |PC_reg|next_value~42  ; out              ;
; |PC_reg|next_value~43  ; |PC_reg|next_value~43  ; out              ;
; |PC_reg|next_value~46  ; |PC_reg|next_value~46  ; out              ;
; |PC_reg|next_value~47  ; |PC_reg|next_value~47  ; out              ;
; |PC_reg|next_value~48  ; |PC_reg|next_value~48  ; out              ;
; |PC_reg|next_value~49  ; |PC_reg|next_value~49  ; out              ;
; |PC_reg|next_value~50  ; |PC_reg|next_value~50  ; out              ;
; |PC_reg|next_value~51  ; |PC_reg|next_value~51  ; out              ;
; |PC_reg|next_value~52  ; |PC_reg|next_value~52  ; out              ;
; |PC_reg|next_value~53  ; |PC_reg|next_value~53  ; out              ;
; |PC_reg|next_value~54  ; |PC_reg|next_value~54  ; out              ;
; |PC_reg|next_value~55  ; |PC_reg|next_value~55  ; out              ;
; |PC_reg|next_value~56  ; |PC_reg|next_value~56  ; out              ;
; |PC_reg|next_value~58  ; |PC_reg|next_value~58  ; out              ;
; |PC_reg|next_value~59  ; |PC_reg|next_value~59  ; out              ;
; |PC_reg|next_value~60  ; |PC_reg|next_value~60  ; out              ;
; |PC_reg|next_value~61  ; |PC_reg|next_value~61  ; out              ;
; |PC_reg|next_value~62  ; |PC_reg|next_value~62  ; out              ;
; |PC_reg|next_value~63  ; |PC_reg|next_value~63  ; out              ;
; |PC_reg|next_value~64  ; |PC_reg|next_value~64  ; out              ;
; |PC_reg|stack_out~3    ; |PC_reg|stack_out~3    ; out              ;
; |PC_reg|stack_out~4    ; |PC_reg|stack_out~4    ; out              ;
; |PC_reg|stack_out~7    ; |PC_reg|stack_out~7    ; out              ;
; |PC_reg|stack_out~8    ; |PC_reg|stack_out~8    ; out              ;
; |PC_reg|stack_out~9    ; |PC_reg|stack_out~9    ; out              ;
; |PC_reg|stack_out~10   ; |PC_reg|stack_out~10   ; out              ;
; |PC_reg|stack_out~11   ; |PC_reg|stack_out~11   ; out              ;
; |PC_reg|stack_out~12   ; |PC_reg|stack_out~12   ; out              ;
; |PC_reg|pc[12]         ; |PC_reg|pc[12]         ; regout           ;
; |PC_reg|pc[11]         ; |PC_reg|pc[11]         ; regout           ;
; |PC_reg|pc[10]         ; |PC_reg|pc[10]         ; regout           ;
; |PC_reg|pc[9]          ; |PC_reg|pc[9]          ; regout           ;
; |PC_reg|pc[8]          ; |PC_reg|pc[8]          ; regout           ;
; |PC_reg|pc[5]          ; |PC_reg|pc[5]          ; regout           ;
; |PC_reg|pc[4]          ; |PC_reg|pc[4]          ; regout           ;
; |PC_reg|pc[3]          ; |PC_reg|pc[3]          ; regout           ;
; |PC_reg|pc[2]          ; |PC_reg|pc[2]          ; regout           ;
; |PC_reg|pc[1]          ; |PC_reg|pc[1]          ; regout           ;
; |PC_reg|pc[0]          ; |PC_reg|pc[0]          ; regout           ;
; |PC_reg|next_value[12] ; |PC_reg|next_value[12] ; regout           ;
; |PC_reg|next_value[11] ; |PC_reg|next_value[11] ; regout           ;
; |PC_reg|next_value[10] ; |PC_reg|next_value[10] ; regout           ;
; |PC_reg|next_value[9]  ; |PC_reg|next_value[9]  ; regout           ;
; |PC_reg|next_value[8]  ; |PC_reg|next_value[8]  ; regout           ;
; |PC_reg|next_value[5]  ; |PC_reg|next_value[5]  ; regout           ;
; |PC_reg|next_value[4]  ; |PC_reg|next_value[4]  ; regout           ;
; |PC_reg|next_value[3]  ; |PC_reg|next_value[3]  ; regout           ;
; |PC_reg|next_value[2]  ; |PC_reg|next_value[2]  ; regout           ;
; |PC_reg|next_value[1]  ; |PC_reg|next_value[1]  ; regout           ;
; |PC_reg|next_value[0]  ; |PC_reg|next_value[0]  ; regout           ;
; |PC_reg|nrst           ; |PC_reg|nrst           ; out              ;
; |PC_reg|clk_in         ; |PC_reg|clk_in         ; out              ;
; |PC_reg|addr_in[0]     ; |PC_reg|addr_in[0]     ; out              ;
; |PC_reg|addr_in[1]     ; |PC_reg|addr_in[1]     ; out              ;
; |PC_reg|addr_in[2]     ; |PC_reg|addr_in[2]     ; out              ;
; |PC_reg|addr_in[3]     ; |PC_reg|addr_in[3]     ; out              ;
; |PC_reg|addr_in[4]     ; |PC_reg|addr_in[4]     ; out              ;
; |PC_reg|addr_in[5]     ; |PC_reg|addr_in[5]     ; out              ;
; |PC_reg|addr_in[6]     ; |PC_reg|addr_in[6]     ; out              ;
; |PC_reg|addr_in[7]     ; |PC_reg|addr_in[7]     ; out              ;
; |PC_reg|addr_in[8]     ; |PC_reg|addr_in[8]     ; out              ;
; |PC_reg|addr_in[9]     ; |PC_reg|addr_in[9]     ; out              ;
; |PC_reg|addr_in[10]    ; |PC_reg|addr_in[10]    ; out              ;
; |PC_reg|abus_in[0]     ; |PC_reg|abus_in[0]     ; out              ;
; |PC_reg|abus_in[1]     ; |PC_reg|abus_in[1]     ; out              ;
; |PC_reg|abus_in[2]     ; |PC_reg|abus_in[2]     ; out              ;
; |PC_reg|abus_in[3]     ; |PC_reg|abus_in[3]     ; out              ;
; |PC_reg|abus_in[4]     ; |PC_reg|abus_in[4]     ; out              ;
; |PC_reg|abus_in[5]     ; |PC_reg|abus_in[5]     ; out              ;
; |PC_reg|abus_in[6]     ; |PC_reg|abus_in[6]     ; out              ;
; |PC_reg|dbus_in[0]     ; |PC_reg|dbus_in[0]     ; out              ;
; |PC_reg|dbus_in[1]     ; |PC_reg|dbus_in[1]     ; out              ;
; |PC_reg|dbus_in[2]     ; |PC_reg|dbus_in[2]     ; out              ;
; |PC_reg|dbus_in[3]     ; |PC_reg|dbus_in[3]     ; out              ;
; |PC_reg|dbus_in[4]     ; |PC_reg|dbus_in[4]     ; out              ;
; |PC_reg|dbus_in[5]     ; |PC_reg|dbus_in[5]     ; out              ;
; |PC_reg|dbus_in[6]     ; |PC_reg|dbus_in[6]     ; out              ;
; |PC_reg|dbus_in[7]     ; |PC_reg|dbus_in[7]     ; out              ;
; |PC_reg|inc_pc         ; |PC_reg|inc_pc         ; out              ;
; |PC_reg|load_pc        ; |PC_reg|load_pc        ; out              ;
; |PC_reg|wr_en          ; |PC_reg|wr_en          ; out              ;
; |PC_reg|rd_en          ; |PC_reg|rd_en          ; out              ;
; |PC_reg|stack_push     ; |PC_reg|stack_push     ; out              ;
; |PC_reg|stack_pop      ; |PC_reg|stack_pop      ; out              ;
; |PC_reg|stack_in[0]    ; |PC_reg|stack_in[0]    ; out              ;
; |PC_reg|stack_in[1]    ; |PC_reg|stack_in[1]    ; out              ;
; |PC_reg|stack_in[2]    ; |PC_reg|stack_in[2]    ; out              ;
; |PC_reg|stack_in[3]    ; |PC_reg|stack_in[3]    ; out              ;
; |PC_reg|stack_in[4]    ; |PC_reg|stack_in[4]    ; out              ;
; |PC_reg|stack_in[5]    ; |PC_reg|stack_in[5]    ; out              ;
; |PC_reg|stack_in[6]    ; |PC_reg|stack_in[6]    ; out              ;
; |PC_reg|stack_in[7]    ; |PC_reg|stack_in[7]    ; out              ;
; |PC_reg|stack_in[8]    ; |PC_reg|stack_in[8]    ; out              ;
; |PC_reg|stack_in[9]    ; |PC_reg|stack_in[9]    ; out              ;
; |PC_reg|stack_in[10]   ; |PC_reg|stack_in[10]   ; out              ;
; |PC_reg|stack_in[11]   ; |PC_reg|stack_in[11]   ; out              ;
; |PC_reg|stack_in[12]   ; |PC_reg|stack_in[12]   ; out              ;
; |PC_reg|nextpc_out[0]  ; |PC_reg|nextpc_out[0]  ; pin_out          ;
; |PC_reg|nextpc_out[1]  ; |PC_reg|nextpc_out[1]  ; pin_out          ;
; |PC_reg|nextpc_out[2]  ; |PC_reg|nextpc_out[2]  ; pin_out          ;
; |PC_reg|nextpc_out[3]  ; |PC_reg|nextpc_out[3]  ; pin_out          ;
; |PC_reg|nextpc_out[4]  ; |PC_reg|nextpc_out[4]  ; pin_out          ;
; |PC_reg|nextpc_out[5]  ; |PC_reg|nextpc_out[5]  ; pin_out          ;
; |PC_reg|nextpc_out[8]  ; |PC_reg|nextpc_out[8]  ; pin_out          ;
; |PC_reg|nextpc_out[9]  ; |PC_reg|nextpc_out[9]  ; pin_out          ;
; |PC_reg|nextpc_out[10] ; |PC_reg|nextpc_out[10] ; pin_out          ;
; |PC_reg|nextpc_out[11] ; |PC_reg|nextpc_out[11] ; pin_out          ;
; |PC_reg|nextpc_out[12] ; |PC_reg|nextpc_out[12] ; pin_out          ;
; |PC_reg|Add0~0         ; |PC_reg|Add0~0         ; out0             ;
; |PC_reg|Add0~1         ; |PC_reg|Add0~1         ; out0             ;
; |PC_reg|Add0~2         ; |PC_reg|Add0~2         ; out0             ;
; |PC_reg|Add0~3         ; |PC_reg|Add0~3         ; out0             ;
; |PC_reg|Add0~4         ; |PC_reg|Add0~4         ; out0             ;
; |PC_reg|Add0~5         ; |PC_reg|Add0~5         ; out0             ;
; |PC_reg|Add0~6         ; |PC_reg|Add0~6         ; out0             ;
; |PC_reg|Add0~7         ; |PC_reg|Add0~7         ; out0             ;
; |PC_reg|Add0~8         ; |PC_reg|Add0~8         ; out0             ;
; |PC_reg|Add0~9         ; |PC_reg|Add0~9         ; out0             ;
; |PC_reg|Add0~10        ; |PC_reg|Add0~10        ; out0             ;
; |PC_reg|Add0~14        ; |PC_reg|Add0~14        ; out0             ;
; |PC_reg|Add0~16        ; |PC_reg|Add0~16        ; out0             ;
; |PC_reg|Add0~18        ; |PC_reg|Add0~18        ; out0             ;
; |PC_reg|Add0~20        ; |PC_reg|Add0~20        ; out0             ;
; |PC_reg|Add0~22        ; |PC_reg|Add0~22        ; out0             ;
+------------------------+------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                   ;
+----------------------------+----------------------------+------------------+
; Node Name                  ; Output Port Name           ; Output Port Type ;
+----------------------------+----------------------------+------------------+
; |PC_reg|dbus_out[1]~0      ; |PC_reg|dbus_out[1]~0      ; out              ;
; |PC_reg|dbus_out[1]~1      ; |PC_reg|dbus_out[1]~1      ; out              ;
; |PC_reg|dbus_out[0]~2      ; |PC_reg|dbus_out[0]~2      ; out              ;
; |PC_reg|dbus_out[0]~3      ; |PC_reg|dbus_out[0]~3      ; out              ;
; |PC_reg|next_value~5       ; |PC_reg|next_value~5       ; out              ;
; |PC_reg|next_value~6       ; |PC_reg|next_value~6       ; out              ;
; |PC_reg|pclath~0           ; |PC_reg|pclath~0           ; out              ;
; |PC_reg|pclath~1           ; |PC_reg|pclath~1           ; out              ;
; |PC_reg|pclath~2           ; |PC_reg|pclath~2           ; out              ;
; |PC_reg|pclath~3           ; |PC_reg|pclath~3           ; out              ;
; |PC_reg|pclath~4           ; |PC_reg|pclath~4           ; out              ;
; |PC_reg|pclath~5           ; |PC_reg|pclath~5           ; out              ;
; |PC_reg|pclath~6           ; |PC_reg|pclath~6           ; out              ;
; |PC_reg|pclath~7           ; |PC_reg|pclath~7           ; out              ;
; |PC_reg|pclath~8           ; |PC_reg|pclath~8           ; out              ;
; |PC_reg|pclath~9           ; |PC_reg|pclath~9           ; out              ;
; |PC_reg|pclath~10          ; |PC_reg|pclath~10          ; out              ;
; |PC_reg|pclath~11          ; |PC_reg|pclath~11          ; out              ;
; |PC_reg|pclath~12          ; |PC_reg|pclath~12          ; out              ;
; |PC_reg|pclath~13          ; |PC_reg|pclath~13          ; out              ;
; |PC_reg|pclath~14          ; |PC_reg|pclath~14          ; out              ;
; |PC_reg|pclath~15          ; |PC_reg|pclath~15          ; out              ;
; |PC_reg|next_value~18      ; |PC_reg|next_value~18      ; out              ;
; |PC_reg|next_value~19      ; |PC_reg|next_value~19      ; out              ;
; |PC_reg|next_value~31      ; |PC_reg|next_value~31      ; out              ;
; |PC_reg|next_value~32      ; |PC_reg|next_value~32      ; out              ;
; |PC_reg|next_value~44      ; |PC_reg|next_value~44      ; out              ;
; |PC_reg|next_value~45      ; |PC_reg|next_value~45      ; out              ;
; |PC_reg|next_value~57      ; |PC_reg|next_value~57      ; out              ;
; |PC_reg|pclath~16          ; |PC_reg|pclath~16          ; out              ;
; |PC_reg|pclath~17          ; |PC_reg|pclath~17          ; out              ;
; |PC_reg|pclath~18          ; |PC_reg|pclath~18          ; out              ;
; |PC_reg|pclath~19          ; |PC_reg|pclath~19          ; out              ;
; |PC_reg|pclath~20          ; |PC_reg|pclath~20          ; out              ;
; |PC_reg|pclath~21          ; |PC_reg|pclath~21          ; out              ;
; |PC_reg|pclath~22          ; |PC_reg|pclath~22          ; out              ;
; |PC_reg|pclath~23          ; |PC_reg|pclath~23          ; out              ;
; |PC_reg|pclath~24          ; |PC_reg|pclath~24          ; out              ;
; |PC_reg|pclath~25          ; |PC_reg|pclath~25          ; out              ;
; |PC_reg|pclath~26          ; |PC_reg|pclath~26          ; out              ;
; |PC_reg|pclath~27          ; |PC_reg|pclath~27          ; out              ;
; |PC_reg|pclath~28          ; |PC_reg|pclath~28          ; out              ;
; |PC_reg|pclath~29          ; |PC_reg|pclath~29          ; out              ;
; |PC_reg|pclath~30          ; |PC_reg|pclath~30          ; out              ;
; |PC_reg|pclath~31          ; |PC_reg|pclath~31          ; out              ;
; |PC_reg|pclath~32          ; |PC_reg|pclath~32          ; out              ;
; |PC_reg|pclath~33          ; |PC_reg|pclath~33          ; out              ;
; |PC_reg|pclath~34          ; |PC_reg|pclath~34          ; out              ;
; |PC_reg|pclath~35          ; |PC_reg|pclath~35          ; out              ;
; |PC_reg|pclath~36          ; |PC_reg|pclath~36          ; out              ;
; |PC_reg|pclath~37          ; |PC_reg|pclath~37          ; out              ;
; |PC_reg|pclath~38          ; |PC_reg|pclath~38          ; out              ;
; |PC_reg|pclath~39          ; |PC_reg|pclath~39          ; out              ;
; |PC_reg|stack_out~0        ; |PC_reg|stack_out~0        ; out              ;
; |PC_reg|stack_out~1        ; |PC_reg|stack_out~1        ; out              ;
; |PC_reg|stack_out~2        ; |PC_reg|stack_out~2        ; out              ;
; |PC_reg|stack_out~5        ; |PC_reg|stack_out~5        ; out              ;
; |PC_reg|stack_out~6        ; |PC_reg|stack_out~6        ; out              ;
; |PC_reg|pc[7]              ; |PC_reg|pc[7]              ; regout           ;
; |PC_reg|pc[6]              ; |PC_reg|pc[6]              ; regout           ;
; |PC_reg|pclath[7]          ; |PC_reg|pclath[7]          ; regout           ;
; |PC_reg|pclath[6]          ; |PC_reg|pclath[6]          ; regout           ;
; |PC_reg|pclath[5]          ; |PC_reg|pclath[5]          ; regout           ;
; |PC_reg|pclath[4]          ; |PC_reg|pclath[4]          ; regout           ;
; |PC_reg|pclath[3]          ; |PC_reg|pclath[3]          ; regout           ;
; |PC_reg|pclath[2]          ; |PC_reg|pclath[2]          ; regout           ;
; |PC_reg|pclath[1]          ; |PC_reg|pclath[1]          ; regout           ;
; |PC_reg|pclath[0]          ; |PC_reg|pclath[0]          ; regout           ;
; |PC_reg|next_value[7]      ; |PC_reg|next_value[7]      ; regout           ;
; |PC_reg|next_value[6]      ; |PC_reg|next_value[6]      ; regout           ;
; |PC_reg|stack_out[12]~reg0 ; |PC_reg|stack_out[12]~reg0 ; regout           ;
; |PC_reg|stack_out[11]~reg0 ; |PC_reg|stack_out[11]~reg0 ; regout           ;
; |PC_reg|stack_out[10]~reg0 ; |PC_reg|stack_out[10]~reg0 ; regout           ;
; |PC_reg|stack_out[9]~reg0  ; |PC_reg|stack_out[9]~reg0  ; regout           ;
; |PC_reg|stack_out[8]~reg0  ; |PC_reg|stack_out[8]~reg0  ; regout           ;
; |PC_reg|stack_out[7]~reg0  ; |PC_reg|stack_out[7]~reg0  ; regout           ;
; |PC_reg|stack_out[6]~reg0  ; |PC_reg|stack_out[6]~reg0  ; regout           ;
; |PC_reg|stack_out[5]~reg0  ; |PC_reg|stack_out[5]~reg0  ; regout           ;
; |PC_reg|stack_out[4]~reg0  ; |PC_reg|stack_out[4]~reg0  ; regout           ;
; |PC_reg|stack_out[3]~reg0  ; |PC_reg|stack_out[3]~reg0  ; regout           ;
; |PC_reg|stack_out[2]~reg0  ; |PC_reg|stack_out[2]~reg0  ; regout           ;
; |PC_reg|stack_out[1]~reg0  ; |PC_reg|stack_out[1]~reg0  ; regout           ;
; |PC_reg|dbus_out~17        ; |PC_reg|dbus_out~17        ; out0             ;
; |PC_reg|dbus_out~18        ; |PC_reg|dbus_out~18        ; out0             ;
; |PC_reg|dbus_out[2]~4      ; |PC_reg|dbus_out[2]~4      ; out              ;
; |PC_reg|dbus_out[2]~5      ; |PC_reg|dbus_out[2]~5      ; out              ;
; |PC_reg|dbus_out[3]~6      ; |PC_reg|dbus_out[3]~6      ; out              ;
; |PC_reg|dbus_out[3]~7      ; |PC_reg|dbus_out[3]~7      ; out              ;
; |PC_reg|dbus_out[4]~8      ; |PC_reg|dbus_out[4]~8      ; out              ;
; |PC_reg|dbus_out[4]~9      ; |PC_reg|dbus_out[4]~9      ; out              ;
; |PC_reg|dbus_out[5]~10     ; |PC_reg|dbus_out[5]~10     ; out              ;
; |PC_reg|dbus_out[5]~11     ; |PC_reg|dbus_out[5]~11     ; out              ;
; |PC_reg|dbus_out[6]~12     ; |PC_reg|dbus_out[6]~12     ; out              ;
; |PC_reg|dbus_out[6]~13     ; |PC_reg|dbus_out[6]~13     ; out              ;
; |PC_reg|dbus_out[7]~14     ; |PC_reg|dbus_out[7]~14     ; out              ;
; |PC_reg|dbus_out[7]~15     ; |PC_reg|dbus_out[7]~15     ; out0             ;
; |PC_reg|dbus_out[7]~16     ; |PC_reg|dbus_out[7]~16     ; out              ;
; |PC_reg|stack_out[1]       ; |PC_reg|stack_out[1]       ; pin_out          ;
; |PC_reg|stack_out[2]       ; |PC_reg|stack_out[2]       ; pin_out          ;
; |PC_reg|stack_out[3]       ; |PC_reg|stack_out[3]       ; pin_out          ;
; |PC_reg|stack_out[4]       ; |PC_reg|stack_out[4]       ; pin_out          ;
; |PC_reg|stack_out[5]       ; |PC_reg|stack_out[5]       ; pin_out          ;
; |PC_reg|stack_out[6]       ; |PC_reg|stack_out[6]       ; pin_out          ;
; |PC_reg|stack_out[7]       ; |PC_reg|stack_out[7]       ; pin_out          ;
; |PC_reg|stack_out[8]       ; |PC_reg|stack_out[8]       ; pin_out          ;
; |PC_reg|stack_out[9]       ; |PC_reg|stack_out[9]       ; pin_out          ;
; |PC_reg|stack_out[10]      ; |PC_reg|stack_out[10]      ; pin_out          ;
; |PC_reg|stack_out[11]      ; |PC_reg|stack_out[11]      ; pin_out          ;
; |PC_reg|stack_out[12]      ; |PC_reg|stack_out[12]      ; pin_out          ;
; |PC_reg|nextpc_out[6]      ; |PC_reg|nextpc_out[6]      ; pin_out          ;
; |PC_reg|nextpc_out[7]      ; |PC_reg|nextpc_out[7]      ; pin_out          ;
; |PC_reg|dbus_out[0]        ; |PC_reg|dbus_out[0]        ; pin_out          ;
; |PC_reg|dbus_out[1]        ; |PC_reg|dbus_out[1]        ; pin_out          ;
; |PC_reg|dbus_out[2]        ; |PC_reg|dbus_out[2]        ; pin_out          ;
; |PC_reg|dbus_out[3]        ; |PC_reg|dbus_out[3]        ; pin_out          ;
; |PC_reg|dbus_out[4]        ; |PC_reg|dbus_out[4]        ; pin_out          ;
; |PC_reg|dbus_out[5]        ; |PC_reg|dbus_out[5]        ; pin_out          ;
; |PC_reg|dbus_out[6]        ; |PC_reg|dbus_out[6]        ; pin_out          ;
; |PC_reg|dbus_out[7]        ; |PC_reg|dbus_out[7]        ; pin_out          ;
; |PC_reg|Add0~11            ; |PC_reg|Add0~11            ; out0             ;
; |PC_reg|Add0~12            ; |PC_reg|Add0~12            ; out0             ;
; |PC_reg|Add0~13            ; |PC_reg|Add0~13            ; out0             ;
; |PC_reg|Add0~15            ; |PC_reg|Add0~15            ; out0             ;
; |PC_reg|Add0~17            ; |PC_reg|Add0~17            ; out0             ;
; |PC_reg|Add0~19            ; |PC_reg|Add0~19            ; out0             ;
; |PC_reg|Add0~21            ; |PC_reg|Add0~21            ; out0             ;
; |PC_reg|Equal0~0           ; |PC_reg|Equal0~0           ; out0             ;
; |PC_reg|Equal1~0           ; |PC_reg|Equal1~0           ; out0             ;
+----------------------------+----------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                   ;
+----------------------------+----------------------------+------------------+
; Node Name                  ; Output Port Name           ; Output Port Type ;
+----------------------------+----------------------------+------------------+
; |PC_reg|dbus_out[1]~0      ; |PC_reg|dbus_out[1]~0      ; out              ;
; |PC_reg|dbus_out[1]~1      ; |PC_reg|dbus_out[1]~1      ; out              ;
; |PC_reg|dbus_out[0]~2      ; |PC_reg|dbus_out[0]~2      ; out              ;
; |PC_reg|dbus_out[0]~3      ; |PC_reg|dbus_out[0]~3      ; out              ;
; |PC_reg|next_value~5       ; |PC_reg|next_value~5       ; out              ;
; |PC_reg|next_value~6       ; |PC_reg|next_value~6       ; out              ;
; |PC_reg|pclath~0           ; |PC_reg|pclath~0           ; out              ;
; |PC_reg|pclath~1           ; |PC_reg|pclath~1           ; out              ;
; |PC_reg|pclath~2           ; |PC_reg|pclath~2           ; out              ;
; |PC_reg|pclath~3           ; |PC_reg|pclath~3           ; out              ;
; |PC_reg|pclath~4           ; |PC_reg|pclath~4           ; out              ;
; |PC_reg|pclath~5           ; |PC_reg|pclath~5           ; out              ;
; |PC_reg|pclath~6           ; |PC_reg|pclath~6           ; out              ;
; |PC_reg|pclath~7           ; |PC_reg|pclath~7           ; out              ;
; |PC_reg|pclath~8           ; |PC_reg|pclath~8           ; out              ;
; |PC_reg|pclath~9           ; |PC_reg|pclath~9           ; out              ;
; |PC_reg|pclath~10          ; |PC_reg|pclath~10          ; out              ;
; |PC_reg|pclath~11          ; |PC_reg|pclath~11          ; out              ;
; |PC_reg|pclath~12          ; |PC_reg|pclath~12          ; out              ;
; |PC_reg|pclath~13          ; |PC_reg|pclath~13          ; out              ;
; |PC_reg|pclath~14          ; |PC_reg|pclath~14          ; out              ;
; |PC_reg|pclath~15          ; |PC_reg|pclath~15          ; out              ;
; |PC_reg|next_value~18      ; |PC_reg|next_value~18      ; out              ;
; |PC_reg|next_value~19      ; |PC_reg|next_value~19      ; out              ;
; |PC_reg|next_value~31      ; |PC_reg|next_value~31      ; out              ;
; |PC_reg|next_value~32      ; |PC_reg|next_value~32      ; out              ;
; |PC_reg|next_value~44      ; |PC_reg|next_value~44      ; out              ;
; |PC_reg|next_value~45      ; |PC_reg|next_value~45      ; out              ;
; |PC_reg|next_value~57      ; |PC_reg|next_value~57      ; out              ;
; |PC_reg|pclath~16          ; |PC_reg|pclath~16          ; out              ;
; |PC_reg|pclath~17          ; |PC_reg|pclath~17          ; out              ;
; |PC_reg|pclath~18          ; |PC_reg|pclath~18          ; out              ;
; |PC_reg|pclath~19          ; |PC_reg|pclath~19          ; out              ;
; |PC_reg|pclath~20          ; |PC_reg|pclath~20          ; out              ;
; |PC_reg|pclath~21          ; |PC_reg|pclath~21          ; out              ;
; |PC_reg|pclath~22          ; |PC_reg|pclath~22          ; out              ;
; |PC_reg|pclath~23          ; |PC_reg|pclath~23          ; out              ;
; |PC_reg|pclath~24          ; |PC_reg|pclath~24          ; out              ;
; |PC_reg|pclath~25          ; |PC_reg|pclath~25          ; out              ;
; |PC_reg|pclath~26          ; |PC_reg|pclath~26          ; out              ;
; |PC_reg|pclath~27          ; |PC_reg|pclath~27          ; out              ;
; |PC_reg|pclath~28          ; |PC_reg|pclath~28          ; out              ;
; |PC_reg|pclath~29          ; |PC_reg|pclath~29          ; out              ;
; |PC_reg|pclath~30          ; |PC_reg|pclath~30          ; out              ;
; |PC_reg|pclath~31          ; |PC_reg|pclath~31          ; out              ;
; |PC_reg|pclath~32          ; |PC_reg|pclath~32          ; out              ;
; |PC_reg|pclath~33          ; |PC_reg|pclath~33          ; out              ;
; |PC_reg|pclath~34          ; |PC_reg|pclath~34          ; out              ;
; |PC_reg|pclath~35          ; |PC_reg|pclath~35          ; out              ;
; |PC_reg|pclath~36          ; |PC_reg|pclath~36          ; out              ;
; |PC_reg|pclath~37          ; |PC_reg|pclath~37          ; out              ;
; |PC_reg|pclath~38          ; |PC_reg|pclath~38          ; out              ;
; |PC_reg|pclath~39          ; |PC_reg|pclath~39          ; out              ;
; |PC_reg|stack_out~0        ; |PC_reg|stack_out~0        ; out              ;
; |PC_reg|stack_out~1        ; |PC_reg|stack_out~1        ; out              ;
; |PC_reg|stack_out~2        ; |PC_reg|stack_out~2        ; out              ;
; |PC_reg|stack_out~5        ; |PC_reg|stack_out~5        ; out              ;
; |PC_reg|stack_out~6        ; |PC_reg|stack_out~6        ; out              ;
; |PC_reg|pc[7]              ; |PC_reg|pc[7]              ; regout           ;
; |PC_reg|pc[6]              ; |PC_reg|pc[6]              ; regout           ;
; |PC_reg|pclath[7]          ; |PC_reg|pclath[7]          ; regout           ;
; |PC_reg|pclath[6]          ; |PC_reg|pclath[6]          ; regout           ;
; |PC_reg|pclath[5]          ; |PC_reg|pclath[5]          ; regout           ;
; |PC_reg|pclath[4]          ; |PC_reg|pclath[4]          ; regout           ;
; |PC_reg|pclath[3]          ; |PC_reg|pclath[3]          ; regout           ;
; |PC_reg|pclath[2]          ; |PC_reg|pclath[2]          ; regout           ;
; |PC_reg|pclath[1]          ; |PC_reg|pclath[1]          ; regout           ;
; |PC_reg|pclath[0]          ; |PC_reg|pclath[0]          ; regout           ;
; |PC_reg|next_value[7]      ; |PC_reg|next_value[7]      ; regout           ;
; |PC_reg|next_value[6]      ; |PC_reg|next_value[6]      ; regout           ;
; |PC_reg|stack_out[12]~reg0 ; |PC_reg|stack_out[12]~reg0 ; regout           ;
; |PC_reg|stack_out[11]~reg0 ; |PC_reg|stack_out[11]~reg0 ; regout           ;
; |PC_reg|stack_out[10]~reg0 ; |PC_reg|stack_out[10]~reg0 ; regout           ;
; |PC_reg|stack_out[9]~reg0  ; |PC_reg|stack_out[9]~reg0  ; regout           ;
; |PC_reg|stack_out[8]~reg0  ; |PC_reg|stack_out[8]~reg0  ; regout           ;
; |PC_reg|stack_out[7]~reg0  ; |PC_reg|stack_out[7]~reg0  ; regout           ;
; |PC_reg|stack_out[6]~reg0  ; |PC_reg|stack_out[6]~reg0  ; regout           ;
; |PC_reg|stack_out[5]~reg0  ; |PC_reg|stack_out[5]~reg0  ; regout           ;
; |PC_reg|stack_out[4]~reg0  ; |PC_reg|stack_out[4]~reg0  ; regout           ;
; |PC_reg|stack_out[3]~reg0  ; |PC_reg|stack_out[3]~reg0  ; regout           ;
; |PC_reg|stack_out[2]~reg0  ; |PC_reg|stack_out[2]~reg0  ; regout           ;
; |PC_reg|stack_out[1]~reg0  ; |PC_reg|stack_out[1]~reg0  ; regout           ;
; |PC_reg|dbus_out~17        ; |PC_reg|dbus_out~17        ; out0             ;
; |PC_reg|dbus_out~18        ; |PC_reg|dbus_out~18        ; out0             ;
; |PC_reg|stack_out[0]~reg0  ; |PC_reg|stack_out[0]~reg0  ; regout           ;
; |PC_reg|dbus_out[2]~4      ; |PC_reg|dbus_out[2]~4      ; out              ;
; |PC_reg|dbus_out[2]~5      ; |PC_reg|dbus_out[2]~5      ; out              ;
; |PC_reg|dbus_out[3]~6      ; |PC_reg|dbus_out[3]~6      ; out              ;
; |PC_reg|dbus_out[3]~7      ; |PC_reg|dbus_out[3]~7      ; out              ;
; |PC_reg|dbus_out[4]~8      ; |PC_reg|dbus_out[4]~8      ; out              ;
; |PC_reg|dbus_out[4]~9      ; |PC_reg|dbus_out[4]~9      ; out              ;
; |PC_reg|dbus_out[5]~10     ; |PC_reg|dbus_out[5]~10     ; out              ;
; |PC_reg|dbus_out[5]~11     ; |PC_reg|dbus_out[5]~11     ; out              ;
; |PC_reg|dbus_out[6]~12     ; |PC_reg|dbus_out[6]~12     ; out              ;
; |PC_reg|dbus_out[6]~13     ; |PC_reg|dbus_out[6]~13     ; out              ;
; |PC_reg|dbus_out[7]~14     ; |PC_reg|dbus_out[7]~14     ; out              ;
; |PC_reg|dbus_out[7]~15     ; |PC_reg|dbus_out[7]~15     ; out0             ;
; |PC_reg|dbus_out[7]~16     ; |PC_reg|dbus_out[7]~16     ; out              ;
; |PC_reg|stack_out[0]       ; |PC_reg|stack_out[0]       ; pin_out          ;
; |PC_reg|stack_out[1]       ; |PC_reg|stack_out[1]       ; pin_out          ;
; |PC_reg|stack_out[2]       ; |PC_reg|stack_out[2]       ; pin_out          ;
; |PC_reg|stack_out[3]       ; |PC_reg|stack_out[3]       ; pin_out          ;
; |PC_reg|stack_out[4]       ; |PC_reg|stack_out[4]       ; pin_out          ;
; |PC_reg|stack_out[5]       ; |PC_reg|stack_out[5]       ; pin_out          ;
; |PC_reg|stack_out[6]       ; |PC_reg|stack_out[6]       ; pin_out          ;
; |PC_reg|stack_out[7]       ; |PC_reg|stack_out[7]       ; pin_out          ;
; |PC_reg|stack_out[8]       ; |PC_reg|stack_out[8]       ; pin_out          ;
; |PC_reg|stack_out[9]       ; |PC_reg|stack_out[9]       ; pin_out          ;
; |PC_reg|stack_out[10]      ; |PC_reg|stack_out[10]      ; pin_out          ;
; |PC_reg|stack_out[11]      ; |PC_reg|stack_out[11]      ; pin_out          ;
; |PC_reg|stack_out[12]      ; |PC_reg|stack_out[12]      ; pin_out          ;
; |PC_reg|nextpc_out[6]      ; |PC_reg|nextpc_out[6]      ; pin_out          ;
; |PC_reg|nextpc_out[7]      ; |PC_reg|nextpc_out[7]      ; pin_out          ;
; |PC_reg|dbus_out[0]        ; |PC_reg|dbus_out[0]        ; pin_out          ;
; |PC_reg|dbus_out[1]        ; |PC_reg|dbus_out[1]        ; pin_out          ;
; |PC_reg|dbus_out[2]        ; |PC_reg|dbus_out[2]        ; pin_out          ;
; |PC_reg|dbus_out[3]        ; |PC_reg|dbus_out[3]        ; pin_out          ;
; |PC_reg|dbus_out[4]        ; |PC_reg|dbus_out[4]        ; pin_out          ;
; |PC_reg|dbus_out[5]        ; |PC_reg|dbus_out[5]        ; pin_out          ;
; |PC_reg|dbus_out[6]        ; |PC_reg|dbus_out[6]        ; pin_out          ;
; |PC_reg|dbus_out[7]        ; |PC_reg|dbus_out[7]        ; pin_out          ;
; |PC_reg|Add0~11            ; |PC_reg|Add0~11            ; out0             ;
; |PC_reg|Add0~12            ; |PC_reg|Add0~12            ; out0             ;
; |PC_reg|Add0~13            ; |PC_reg|Add0~13            ; out0             ;
; |PC_reg|Add0~15            ; |PC_reg|Add0~15            ; out0             ;
; |PC_reg|Add0~17            ; |PC_reg|Add0~17            ; out0             ;
; |PC_reg|Add0~19            ; |PC_reg|Add0~19            ; out0             ;
; |PC_reg|Add0~21            ; |PC_reg|Add0~21            ; out0             ;
; |PC_reg|Equal0~0           ; |PC_reg|Equal0~0           ; out0             ;
; |PC_reg|Equal1~0           ; |PC_reg|Equal1~0           ; out0             ;
+----------------------------+----------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Nov 10 23:48:33 2024
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off PC_reg -c PC_reg
Info: Using vector source file "D:/Users/samuelcorocha/Documents/PUC/SISTEMAS RECONFIGURÁVEIS/Trabalhos/TP2/PC_reg/PC_reg.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      55.17 %
Info: Number of transitions in simulation is 724
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 147 megabytes
    Info: Processing ended: Sun Nov 10 23:48:34 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


