#
PART3 tran_gate layout
I140
I141
#
PART3 not_gate layout
I81
I80
I82
I83
I85
I84
I75
I74
#
PART3 TSPC_DFF layout
I11
I10
I9
#
PART3 not_gate_normal layout
I144
I143
I142
I73
I72
I71
I70
I69
I90
I67
I66
I91
I63
I62
I89
I60
I59
I58
I57
I56
I8
I7
I6
I5
I4
#
PART3 2_nand_gate layout
I146
I145
I88
I87
I0
I3
I2
I1
#ISCELL
smic18mm M2_M1 symbolic
I150
I149
I147
I163
I162
I155
I131
I130
I96
I53
I161
I160
I159
I158
I157
I156
I154
I153
I152
I151
I148
I139
I138
I137
I136
I135
I134
I133
I132
I128
I127
I126
I125
I124
I123
I122
I121
I120
I119
I118
I117
I116
I115
I114
I113
I112
I111
I110
I109
I108
I107
I106
I105
I104
I103
I102
I101
I100
I99
I98
I97
I94
I93
I92
I86
I79
I78
I77
I76
I68
I65
I51
I50
I49
I48
I47
I46
I45
I44
I43
I42
I41
I40
I36
I38
I129
I95
I64
I61
I55
I54
I52
I37
I35
I34
I33
I32
I31
I30
I29
I28
I27
I26
I25
I24
I23
I22
I21
I20
I19
I18
I17
I16
I15
I14
I13
I12
