TimeQuest Timing Analyzer report for Uni_Projektas
Sat Jan 14 20:08:03 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Setup: 'Clock_divider:clock_divider1|clock_out'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Hold: 'Clock_divider:clock_divider1|clock_out'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLK'
 27. Fast Model Setup: 'Clock_divider:clock_divider1|clock_out'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Hold: 'Clock_divider:clock_divider1|clock_out'
 30. Fast Model Minimum Pulse Width: 'CLK'
 31. Fast Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Uni_Projektas                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; CLK                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                    ;
; Clock_divider:clock_divider1|clock_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_divider:clock_divider1|clock_out } ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                      ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 33.19 MHz  ; 33.19 MHz       ; CLK                                    ;      ;
; 123.38 MHz ; 123.38 MHz      ; Clock_divider:clock_divider1|clock_out ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow Model Setup Summary                                         ;
+----------------------------------------+---------+---------------+
; Clock                                  ; Slack   ; End Point TNS ;
+----------------------------------------+---------+---------------+
; CLK                                    ; -29.128 ; -16655.907    ;
; Clock_divider:clock_divider1|clock_out ; -7.105  ; -2120.145     ;
+----------------------------------------+---------+---------------+


+----------------------------------------------------------------+
; Slow Model Hold Summary                                        ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; CLK                                    ; 0.499 ; 0.000         ;
; Clock_divider:clock_divider1|clock_out ; 0.499 ; 0.000         ;
+----------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -2.567 ; -2370.157     ;
; Clock_divider:clock_divider1|clock_out ; -2.269 ; -752.280      ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                                ;
+---------+---------------------------------------------------+--------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                         ; To Node                                                                  ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------+--------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -29.128 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 30.195     ;
; -29.017 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 30.084     ;
; -28.986 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 30.032     ;
; -28.875 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 29.921     ;
; -28.808 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.003      ; 29.851     ;
; -28.697 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.003      ; 29.740     ;
; -28.523 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 29.590     ;
; -28.381 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 29.427     ;
; -28.376 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 29.422     ;
; -28.265 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 29.311     ;
; -28.234 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; -0.001     ; 29.273     ;
; -28.219 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.032      ; 29.291     ;
; -28.203 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.003      ; 29.246     ;
; -28.195 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.032      ; 29.267     ;
; -28.074 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; -0.001     ; 29.113     ;
; -28.053 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 29.120     ;
; -27.999 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 29.045     ;
; -27.962 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 29.029     ;
; -27.911 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 28.957     ;
; -27.892 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 28.938     ;
; -27.888 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 28.934     ;
; -27.884 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; -0.001     ; 28.923     ;
; -27.812 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.032      ; 28.884     ;
; -27.802 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 28.869     ;
; -27.781 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 28.827     ;
; -27.771 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 28.817     ;
; -27.741 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.032      ; 28.813     ;
; -27.733 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.003      ; 28.776     ;
; -27.717 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.032      ; 28.789     ;
; -27.679 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.003      ; 28.722     ;
; -27.676 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; -0.001     ; 28.715     ;
; -27.671 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.032      ; 28.743     ;
; -27.643 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 28.689     ;
; -27.612 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 28.679     ;
; -27.576 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 28.643     ;
; -27.568 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.003      ; 28.611     ;
; -27.538 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK                                    ; CLK         ; 1.000        ; -0.001     ; 28.577     ;
; -27.532 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 28.578     ;
; -27.531 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 28.571     ;
; -27.434 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 28.480     ;
; -27.404 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 28.471     ;
; -27.400 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[14] ; CLK                                    ; CLK         ; 1.000        ; -0.001     ; 28.439     ;
; -27.394 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 28.440     ;
; -27.384 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 28.451     ;
; -27.371 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 28.411     ;
; -27.334 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.032      ; 28.406     ;
; -27.307 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.003      ; 28.350     ;
; -27.301 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 28.347     ;
; -27.287 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 28.333     ;
; -27.266 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 28.333     ;
; -27.256 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK                                    ; CLK         ; 1.000        ; 0.003      ; 28.299     ;
; -27.224 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 28.291     ;
; -27.196 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.003      ; 28.239     ;
; -27.193 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.032      ; 28.265     ;
; -27.183 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.032      ; 28.255     ;
; -27.181 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 28.221     ;
; -27.176 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 28.222     ;
; -27.159 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.032      ; 28.231     ;
; -27.128 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[14] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 28.195     ;
; -27.123 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 28.163     ;
; -27.099 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[14] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 28.166     ;
; -27.090 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][6]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 28.136     ;
; -27.074 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.003      ; 28.117     ;
; -27.065 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 28.111     ;
; -27.038 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 28.084     ;
; -27.034 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 28.101     ;
; -27.034 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 28.080     ;
; -27.025 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 28.071     ;
; -27.009 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[13] ; CLK                                    ; CLK         ; 1.000        ; -0.001     ; 28.048     ;
; -26.979 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][6]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 28.025     ;
; -26.973 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 28.013     ;
; -26.957 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[14] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 28.003     ;
; -26.924 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 27.970     ;
; -26.917 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.010      ; 27.967     ;
; -26.914 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 27.960     ;
; -26.878 ; ADC_Manager:ADC_Manager1|adc_buffer[3][7]         ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; Clock_divider:clock_divider1|clock_out ; CLK         ; 1.000        ; -0.280     ; 27.638     ;
; -26.860 ; ADC_Manager:ADC_Manager1|adc_buffer[3][4]         ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; Clock_divider:clock_divider1|clock_out ; CLK         ; 1.000        ; -0.280     ; 27.620     ;
; -26.857 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 27.924     ;
; -26.835 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 27.875     ;
; -26.826 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 27.893     ;
; -26.824 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 27.870     ;
; -26.817 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.006      ; 27.863     ;
; -26.799 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 27.866     ;
; -26.793 ; ADC_Manager:ADC_Manager1|adc_buffer[3][0]         ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; Clock_divider:clock_divider1|clock_out ; CLK         ; 1.000        ; -0.279     ; 27.554     ;
; -26.779 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[14] ; CLK                                    ; CLK         ; 1.000        ; 0.003      ; 27.822     ;
; -26.776 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.032      ; 27.848     ;
; -26.767 ; ADC_Manager:ADC_Manager1|adc_buffer[3][7]         ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; Clock_divider:clock_divider1|clock_out ; CLK         ; 1.000        ; -0.280     ; 27.527     ;
; -26.749 ; ADC_Manager:ADC_Manager1|adc_buffer[3][4]         ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; Clock_divider:clock_divider1|clock_out ; CLK         ; 1.000        ; -0.280     ; 27.509     ;
; -26.747 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 27.787     ;
; -26.746 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 27.813     ;
; -26.737 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[13] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 27.804     ;
; -26.731 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 27.798     ;
; -26.708 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.032      ; 27.780     ;
; -26.702 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.003      ; 27.745     ;
; -26.697 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[14] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 27.737     ;
; -26.688 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 27.755     ;
; -26.688 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.027      ; 27.755     ;
; -26.687 ; ADC_Manager:ADC_Manager1|adc_buffer[3][5]         ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; Clock_divider:clock_divider1|clock_out ; CLK         ; 1.000        ; -0.280     ; 27.447     ;
; -26.684 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.032      ; 27.756     ;
; -26.682 ; ADC_Manager:ADC_Manager1|adc_buffer[3][0]         ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; Clock_divider:clock_divider1|clock_out ; CLK         ; 1.000        ; -0.279     ; 27.443     ;
+---------+---------------------------------------------------+--------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                                              ;
+--------+--------------------------------------------+--------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -7.105 ; ADC_Manager:ADC_Manager1|adc_buffer[3][4]  ; ADC_Manager:ADC_Manager1|adc_buffer[4][4]              ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.027     ; 8.118      ;
; -6.160 ; ADC_Manager:ADC_Manager1|adc_buffer[22][6] ; ADC_Manager:ADC_Manager1|adc_buffer[23][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.016     ; 7.184      ;
; -5.820 ; ADC_Manager:ADC_Manager1|adc_buffer[31][6] ; ADC_Manager:ADC_Manager1|adc_buffer[32][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.016     ; 6.844      ;
; -5.731 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]~_Duplicate_1 ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.008     ; 6.763      ;
; -5.731 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]~_Duplicate_1 ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.008     ; 6.763      ;
; -5.692 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[17]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 6.741      ;
; -5.692 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[18]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 6.741      ;
; -5.692 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[19]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 6.741      ;
; -5.692 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[20]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 6.741      ;
; -5.692 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[21]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 6.741      ;
; -5.692 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[22]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 6.741      ;
; -5.692 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[23]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 6.741      ;
; -5.692 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[24]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 6.741      ;
; -5.692 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[25]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 6.741      ;
; -5.692 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[26]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 6.741      ;
; -5.692 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[27]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 6.741      ;
; -5.692 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[28]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 6.741      ;
; -5.692 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[29]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 6.741      ;
; -5.692 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[30]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 6.741      ;
; -5.692 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[31]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.009      ; 6.741      ;
; -5.656 ; ADC_Manager:ADC_Manager1|adc_buffer[26][5] ; ADC_Manager:ADC_Manager1|adc_buffer[27][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.010     ; 6.686      ;
; -5.620 ; ADC_Manager:ADC_Manager1|adc_buffer[31][3] ; ADC_Manager:ADC_Manager1|adc_buffer[32][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.006     ; 6.654      ;
; -5.601 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[0]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.638      ;
; -5.601 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[1]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.638      ;
; -5.601 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[2]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.638      ;
; -5.601 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[3]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.638      ;
; -5.601 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[4]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.638      ;
; -5.601 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[5]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.638      ;
; -5.601 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[6]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.638      ;
; -5.601 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[7]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.638      ;
; -5.601 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[8]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.638      ;
; -5.601 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[9]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.638      ;
; -5.601 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[10]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.638      ;
; -5.601 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[11]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.638      ;
; -5.601 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[12]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.638      ;
; -5.601 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[13]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.638      ;
; -5.601 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[14]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.638      ;
; -5.601 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[15]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 6.638      ;
; -5.589 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[16]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.629      ;
; -5.589 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[17]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.629      ;
; -5.589 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[18]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.629      ;
; -5.589 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[19]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.629      ;
; -5.589 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[20]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.629      ;
; -5.589 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[21]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.629      ;
; -5.589 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[22]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.629      ;
; -5.589 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[23]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.629      ;
; -5.589 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[24]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.629      ;
; -5.589 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[25]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.629      ;
; -5.589 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[26]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.629      ;
; -5.589 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[27]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.629      ;
; -5.589 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[28]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.629      ;
; -5.589 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[29]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.629      ;
; -5.589 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[30]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.629      ;
; -5.589 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[31]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.629      ;
; -5.579 ; ADC_Manager:ADC_Manager1|adc_buffer[7][1]  ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]              ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.420      ; 6.937      ;
; -5.489 ; ADC_Manager:ADC_Manager1|adc_buffer[7][0]  ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]              ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.420      ; 6.847      ;
; -5.466 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[10][0]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.031     ; 6.475      ;
; -5.466 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[10][1]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.031     ; 6.475      ;
; -5.466 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[10][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.031     ; 6.475      ;
; -5.466 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[10][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.031     ; 6.475      ;
; -5.417 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[17]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 6.469      ;
; -5.417 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[18]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 6.469      ;
; -5.417 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[19]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 6.469      ;
; -5.417 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[20]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 6.469      ;
; -5.417 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[21]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 6.469      ;
; -5.417 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[22]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 6.469      ;
; -5.417 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[23]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 6.469      ;
; -5.417 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[24]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 6.469      ;
; -5.417 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[25]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 6.469      ;
; -5.417 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[26]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 6.469      ;
; -5.417 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[27]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 6.469      ;
; -5.417 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[28]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 6.469      ;
; -5.417 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[29]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 6.469      ;
; -5.417 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[30]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 6.469      ;
; -5.417 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[31]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 6.469      ;
; -5.405 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[14][1]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.014     ; 6.431      ;
; -5.405 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[14][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.014     ; 6.431      ;
; -5.405 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[14][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.014     ; 6.431      ;
; -5.393 ; ADC_Manager:ADC_Manager1|data_counts[13]   ; ADC_Manager:ADC_Manager1|data_done                     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.433      ;
; -5.366 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[1]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 6.413      ;
; -5.366 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[2]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 6.413      ;
; -5.366 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[3]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 6.413      ;
; -5.366 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[4]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 6.413      ;
; -5.366 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[5]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 6.413      ;
; -5.366 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[6]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 6.413      ;
; -5.366 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[7]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 6.413      ;
; -5.366 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[8]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 6.413      ;
; -5.366 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[9]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 6.413      ;
; -5.366 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[10]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 6.413      ;
; -5.366 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[11]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 6.413      ;
; -5.366 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[12]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 6.413      ;
; -5.366 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[13]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 6.413      ;
; -5.366 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[14]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 6.413      ;
; -5.366 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[15]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 6.413      ;
; -5.366 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[16]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 6.413      ;
; -5.326 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|counter[0]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.366      ;
; -5.326 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|counter[1]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.366      ;
; -5.326 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|counter[2]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.366      ;
; -5.326 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|counter[3]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.366      ;
; -5.326 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|counter[4]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.366      ;
+--------+--------------------------------------------+--------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                    ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; ADC_Manager:ADC_Manager1|readDataFromRam             ; ADC_Manager:ADC_Manager1|readDataFromRam             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[2]              ; Clock_divider:clock_divider1|counter[2]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[0]              ; Clock_divider:clock_divider1|counter[0]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|preambule_found             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.733 ; ADC_Manager:ADC_Manager1|c_preamb_func[18][0]        ; ADC_Manager:ADC_Manager1|c_long_func_input[18][0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.039      ;
; 0.733 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][5]         ; ADC_Manager:ADC_Manager1|c_long_func_input[8][5]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.039      ;
; 0.733 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][7]        ; ADC_Manager:ADC_Manager1|c_long_func_input[28][7]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.039      ;
; 0.733 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][7]        ; ADC_Manager:ADC_Manager1|c_long_func_input[26][7]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.039      ;
; 0.734 ; ADC_Manager:ADC_Manager1|c_preamb_func[17][7]        ; ADC_Manager:ADC_Manager1|c_long_func_input[17][7]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.040      ;
; 0.745 ; ADC_Manager:ADC_Manager1|c_preamb_func[9][7]         ; ADC_Manager:ADC_Manager1|c_long_func_input[9][7]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.051      ;
; 0.753 ; ADC_Manager:ADC_Manager1|ram_counter[31]             ; ADC_Manager:ADC_Manager1|ram_counter[31]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; ADC_Manager:ADC_Manager1|c_preamb_func[17][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[17][3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; ADC_Manager:ADC_Manager1|c_0_func[5][6]              ; ADC_Manager:ADC_Manager1|c_long_func_input[5][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.061      ;
; 0.757 ; ADC_Manager:ADC_Manager1|c_0_func[5][7]              ; ADC_Manager:ADC_Manager1|c_long_func_input[5][7]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.063      ;
; 0.758 ; ADC_Manager:ADC_Manager1|c_0_func[5][4]              ; ADC_Manager:ADC_Manager1|c_long_func_input[5][4]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.064      ;
; 0.760 ; ADC_Manager:ADC_Manager1|c_preamb_func[17][1]        ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.066      ;
; 0.763 ; Clock_divider:clock_divider1|counter[7]              ; Clock_divider:clock_divider1|counter[7]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.069      ;
; 0.826 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.132      ;
; 0.829 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.135      ;
; 0.881 ; Clock_divider:clock_divider1|counter[2]              ; Clock_divider:clock_divider1|clock_out               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.187      ;
; 0.898 ; ADC_Manager:ADC_Manager1|c_0_func[9][5]              ; ADC_Manager:ADC_Manager1|c_long_func_input[19][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.204      ;
; 0.899 ; ADC_Manager:ADC_Manager1|c_1_func[9][4]              ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.205      ;
; 0.899 ; ADC_Manager:ADC_Manager1|c_1_func[8][6]              ; ADC_Manager:ADC_Manager1|c_long_func_input[8][6]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.205      ;
; 0.900 ; ADC_Manager:ADC_Manager1|c_1_func[3][7]              ; ADC_Manager:ADC_Manager1|c_long_func_input[3][7]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.206      ;
; 0.906 ; ADC_Manager:ADC_Manager1|c_0_func[1][3]              ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|c_1_func[6][7]              ; ADC_Manager:ADC_Manager1|c_long_func_input[6][7]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; ADC_Manager:ADC_Manager1|data_buffer[2]              ; ADC_Manager:ADC_Manager1|data_buffer[4]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.213      ;
; 0.908 ; ADC_Manager:ADC_Manager1|c_0_func[1][2]              ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.214      ;
; 0.908 ; ADC_Manager:ADC_Manager1|c_1_func[9][3]              ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.214      ;
; 0.911 ; ADC_Manager:ADC_Manager1|c_0_func[8][4]              ; ADC_Manager:ADC_Manager1|c_long_func_input[18][4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.217      ;
; 0.911 ; ADC_Manager:ADC_Manager1|data_buffer[1]              ; ADC_Manager:ADC_Manager1|data_buffer[3]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.217      ;
; 0.914 ; ADC_Manager:ADC_Manager1|data_buffer[0]              ; ADC_Manager:ADC_Manager1|data_buffer[2]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.220      ;
; 0.956 ; ADC_Manager:ADC_Manager1|c_preamb_func[20][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[20][2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.262      ;
; 0.987 ; ADC_Manager:ADC_Manager1|c_1_func[4][3]              ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.293      ;
; 1.048 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][2]         ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.355      ;
; 1.060 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[28][6]    ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.365      ;
; 1.076 ; ADC_Manager:ADC_Manager1|c_preamb_func[4][6]         ; ADC_Manager:ADC_Manager1|c_long_func_input[4][6]     ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.384      ;
; 1.083 ; ADC_Manager:ADC_Manager1|c_preamb_func[9][4]         ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.389      ;
; 1.085 ; ADC_Manager:ADC_Manager1|c_preamb_func[9][3]         ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.391      ;
; 1.109 ; ADC_Manager:ADC_Manager1|c_preamb_func[4][1]         ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]     ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.413      ;
; 1.137 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[28][3]    ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.442      ;
; 1.138 ; ADC_Manager:ADC_Manager1|c_1_func[8][1]              ; ADC_Manager:ADC_Manager1|c_long_func_input[8][1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.444      ;
; 1.149 ; ADC_Manager:ADC_Manager1|c_preamb_func[13][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.155 ; ADC_Manager:ADC_Manager1|c_preamb_func[13][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.461      ;
; 1.156 ; Clock_divider:clock_divider1|counter[0]              ; Clock_divider:clock_divider1|counter[2]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.462      ;
; 1.158 ; ADC_Manager:ADC_Manager1|c_preamb_func[19][1]        ; ADC_Manager:ADC_Manager1|c_long_func_input[19][1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.464      ;
; 1.160 ; ADC_Manager:ADC_Manager1|c_preamb_func[19][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[19][3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.466      ;
; 1.163 ; ADC_Manager:ADC_Manager1|ram_counter[4]              ; ADC_Manager:ADC_Manager1|ram_counter[4]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.469      ;
; 1.164 ; ADC_Manager:ADC_Manager1|c_preamb_func[17][5]        ; ADC_Manager:ADC_Manager1|c_long_func_input[17][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.470      ;
; 1.166 ; ADC_Manager:ADC_Manager1|ram_counter[16]             ; ADC_Manager:ADC_Manager1|ram_counter[16]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; ADC_Manager:ADC_Manager1|c_1_func[3][0]              ; ADC_Manager:ADC_Manager1|c_long_func_input[13][0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; ADC_Manager:ADC_Manager1|c_1_func[8][5]              ; ADC_Manager:ADC_Manager1|c_long_func_input[18][5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.472      ;
; 1.172 ; ADC_Manager:ADC_Manager1|ram_counter[11]             ; ADC_Manager:ADC_Manager1|ram_counter[11]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; ADC_Manager:ADC_Manager1|ram_counter[9]              ; ADC_Manager:ADC_Manager1|ram_counter[9]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; ADC_Manager:ADC_Manager1|ram_counter[17]             ; ADC_Manager:ADC_Manager1|ram_counter[17]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; ADC_Manager:ADC_Manager1|c_0_func[5][1]              ; ADC_Manager:ADC_Manager1|c_long_func_input[5][1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; ADC_Manager:ADC_Manager1|ram_counter[0]              ; ADC_Manager:ADC_Manager1|ram_counter[0]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|ram_counter[18]             ; ADC_Manager:ADC_Manager1|ram_counter[18]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|ram_counter[25]             ; ADC_Manager:ADC_Manager1|ram_counter[25]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|c_0_func[5][2]              ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[13]             ; ADC_Manager:ADC_Manager1|ram_counter[13]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[14]             ; ADC_Manager:ADC_Manager1|ram_counter[14]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[15]             ; ADC_Manager:ADC_Manager1|ram_counter[15]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[20]             ; ADC_Manager:ADC_Manager1|ram_counter[20]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[23]             ; ADC_Manager:ADC_Manager1|ram_counter[23]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[27]             ; ADC_Manager:ADC_Manager1|ram_counter[27]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[29]             ; ADC_Manager:ADC_Manager1|ram_counter[29]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[30]             ; ADC_Manager:ADC_Manager1|ram_counter[30]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Clock_divider:clock_divider1|counter[4]              ; Clock_divider:clock_divider1|counter[4]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Clock_divider:clock_divider1|half_clock[1]           ; Clock_divider:clock_divider1|clock_out               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.187 ; Clock_divider:clock_divider1|counter[6]              ; Clock_divider:clock_divider1|counter[6]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.493      ;
; 1.200 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.506      ;
; 1.207 ; ADC_Manager:ADC_Manager1|c_1_func[6][6]              ; ADC_Manager:ADC_Manager1|c_long_func_input[6][6]     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.512      ;
; 1.211 ; ADC_Manager:ADC_Manager1|c_1_func[6][0]              ; ADC_Manager:ADC_Manager1|c_long_func_input[6][0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.517      ;
; 1.211 ; ADC_Manager:ADC_Manager1|c_preamb_func[19][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[19][2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.517      ;
; 1.211 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][7]         ; ADC_Manager:ADC_Manager1|c_long_func_input[8][7]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.517      ;
; 1.213 ; ADC_Manager:ADC_Manager1|c_0_func[9][4]              ; ADC_Manager:ADC_Manager1|c_long_func_input[19][4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.519      ;
; 1.219 ; ADC_Manager:ADC_Manager1|c_1_func[3][1]              ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.525      ;
; 1.219 ; ADC_Manager:ADC_Manager1|c_1_func[9][2]              ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.525      ;
; 1.220 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][4]        ; ADC_Manager:ADC_Manager1|c_long_func_input[28][4]    ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.525      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[10]             ; ADC_Manager:ADC_Manager1|ram_counter[10]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[19]             ; ADC_Manager:ADC_Manager1|ram_counter[19]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[24]             ; ADC_Manager:ADC_Manager1|ram_counter[24]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[26]             ; ADC_Manager:ADC_Manager1|ram_counter[26]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[8]              ; ADC_Manager:ADC_Manager1|ram_counter[8]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[3]              ; ADC_Manager:ADC_Manager1|ram_counter[3]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[5]              ; ADC_Manager:ADC_Manager1|ram_counter[5]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[12]             ; ADC_Manager:ADC_Manager1|ram_counter[12]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[21]             ; ADC_Manager:ADC_Manager1|ram_counter[21]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[22]             ; ADC_Manager:ADC_Manager1|ram_counter[22]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[28]             ; ADC_Manager:ADC_Manager1|ram_counter[28]             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[6]              ; ADC_Manager:ADC_Manager1|ram_counter[6]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|c_preamb_func[17][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|c_long_func_input[0][0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.535      ;
; 1.233 ; Clock_divider:clock_divider1|counter[1]              ; Clock_divider:clock_divider1|counter[1]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; Clock_divider:clock_divider1|counter[3]              ; Clock_divider:clock_divider1|counter[3]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; Clock_divider:clock_divider1|counter[5]              ; Clock_divider:clock_divider1|counter[5]              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                                                 ;
+-------+--------------------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                       ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.499 ; ADC_Manager:ADC_Manager1|data_counts[0]                ; ADC_Manager:ADC_Manager1|data_counts[0]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|data_done                     ; ADC_Manager:ADC_Manager1|data_done            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|preambule_delay_done          ; ADC_Manager:ADC_Manager1|preambule_delay_done ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.741 ; ADC_Manager:ADC_Manager1|adc_buffer[34][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; ADC_Manager:ADC_Manager1|adc_buffer[40][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[41][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; ADC_Manager:ADC_Manager1|adc_buffer[36][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; ADC_Manager:ADC_Manager1|adc_buffer[41][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[42][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; ADC_Manager:ADC_Manager1|adc_buffer[46][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; ADC_Manager:ADC_Manager1|adc_buffer[24][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[25][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; ADC_Manager:ADC_Manager1|adc_buffer[42][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.048      ;
; 0.744 ; ADC_Manager:ADC_Manager1|adc_buffer[42][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; ADC_Manager:ADC_Manager1|adc_buffer[34][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.051      ;
; 0.748 ; ADC_Manager:ADC_Manager1|adc_buffer[42][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.054      ;
; 0.753 ; ADC_Manager:ADC_Manager1|data_counts[31]               ; ADC_Manager:ADC_Manager1|data_counts[31]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; ADC_Manager:ADC_Manager1|counter[31]                   ; ADC_Manager:ADC_Manager1|counter[31]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.059      ;
; 0.891 ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]~_Duplicate_1 ; ADC_Manager:ADC_Manager1|adc_buffer[9][3]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.197      ;
; 0.898 ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]~_Duplicate_1 ; ADC_Manager:ADC_Manager1|adc_buffer[9][0]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.204      ;
; 0.898 ; ADC_Manager:ADC_Manager1|adc_buffer[30][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.204      ;
; 0.898 ; ADC_Manager:ADC_Manager1|adc_buffer[42][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.204      ;
; 0.898 ; ADC_Manager:ADC_Manager1|adc_buffer[36][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.204      ;
; 0.899 ; ADC_Manager:ADC_Manager1|adc_buffer[36][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.205      ;
; 0.899 ; ADC_Manager:ADC_Manager1|adc_buffer[22][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.205      ;
; 0.899 ; ADC_Manager:ADC_Manager1|adc_buffer[30][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.205      ;
; 0.900 ; ADC_Manager:ADC_Manager1|adc_buffer[38][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.206      ;
; 0.901 ; ADC_Manager:ADC_Manager1|adc_buffer[36][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.207      ;
; 0.903 ; ADC_Manager:ADC_Manager1|adc_buffer[43][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[44][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.209      ;
; 0.904 ; ADC_Manager:ADC_Manager1|adc_buffer[34][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; ADC_Manager:ADC_Manager1|adc_buffer[40][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[41][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; ADC_Manager:ADC_Manager1|adc_buffer[22][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; ADC_Manager:ADC_Manager1|adc_buffer[24][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[25][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; ADC_Manager:ADC_Manager1|adc_buffer[34][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; ADC_Manager:ADC_Manager1|adc_buffer[30][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; ADC_Manager:ADC_Manager1|adc_buffer[40][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[41][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; ADC_Manager:ADC_Manager1|adc_buffer[32][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[33][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[30][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[22][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[44][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[46][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[24][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[25][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[46][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[30][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[34][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[38][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[44][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; ADC_Manager:ADC_Manager1|adc_buffer[40][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[41][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.213      ;
; 0.909 ; ADC_Manager:ADC_Manager1|adc_buffer[30][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.215      ;
; 0.910 ; ADC_Manager:ADC_Manager1|adc_buffer[38][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.216      ;
; 0.910 ; ADC_Manager:ADC_Manager1|adc_buffer[38][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.216      ;
; 0.910 ; ADC_Manager:ADC_Manager1|adc_buffer[43][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[44][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.216      ;
; 0.911 ; ADC_Manager:ADC_Manager1|adc_buffer[38][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.217      ;
; 0.911 ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]~_Duplicate_1 ; ADC_Manager:ADC_Manager1|adc_buffer[9][4]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.217      ;
; 0.913 ; ADC_Manager:ADC_Manager1|adc_buffer[43][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[44][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.219      ;
; 0.913 ; ADC_Manager:ADC_Manager1|adc_buffer[43][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[44][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.219      ;
; 1.138 ; ADC_Manager:ADC_Manager1|adc_buffer[36][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.444      ;
; 1.166 ; ADC_Manager:ADC_Manager1|counter[16]                   ; ADC_Manager:ADC_Manager1|counter[16]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; ADC_Manager:ADC_Manager1|counter[0]                    ; ADC_Manager:ADC_Manager1|counter[0]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.473      ;
; 1.175 ; ADC_Manager:ADC_Manager1|counter[1]                    ; ADC_Manager:ADC_Manager1|counter[1]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; ADC_Manager:ADC_Manager1|data_counts[17]               ; ADC_Manager:ADC_Manager1|data_counts[17]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; ADC_Manager:ADC_Manager1|counter[17]                   ; ADC_Manager:ADC_Manager1|counter[17]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; ADC_Manager:ADC_Manager1|counter[2]                    ; ADC_Manager:ADC_Manager1|counter[2]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|data_counts[1]                ; ADC_Manager:ADC_Manager1|data_counts[1]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|data_counts[2]                ; ADC_Manager:ADC_Manager1|data_counts[2]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|data_counts[9]                ; ADC_Manager:ADC_Manager1|data_counts[9]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|data_counts[18]               ; ADC_Manager:ADC_Manager1|data_counts[18]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|data_counts[25]               ; ADC_Manager:ADC_Manager1|data_counts[25]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|counter[9]                    ; ADC_Manager:ADC_Manager1|counter[9]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|counter[18]                   ; ADC_Manager:ADC_Manager1|counter[18]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|counter[25]                   ; ADC_Manager:ADC_Manager1|counter[25]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[4]                ; ADC_Manager:ADC_Manager1|data_counts[4]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[7]                ; ADC_Manager:ADC_Manager1|data_counts[7]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[11]               ; ADC_Manager:ADC_Manager1|data_counts[11]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[20]               ; ADC_Manager:ADC_Manager1|data_counts[20]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[23]               ; ADC_Manager:ADC_Manager1|data_counts[23]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[27]               ; ADC_Manager:ADC_Manager1|data_counts[27]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[29]               ; ADC_Manager:ADC_Manager1|data_counts[29]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[30]               ; ADC_Manager:ADC_Manager1|data_counts[30]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[4]                    ; ADC_Manager:ADC_Manager1|counter[4]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[7]                    ; ADC_Manager:ADC_Manager1|counter[7]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[11]                   ; ADC_Manager:ADC_Manager1|counter[11]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[13]                   ; ADC_Manager:ADC_Manager1|counter[13]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[14]                   ; ADC_Manager:ADC_Manager1|counter[14]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[15]                   ; ADC_Manager:ADC_Manager1|counter[15]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[20]                   ; ADC_Manager:ADC_Manager1|counter[20]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[23]                   ; ADC_Manager:ADC_Manager1|counter[23]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[27]                   ; ADC_Manager:ADC_Manager1|counter[27]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[29]                   ; ADC_Manager:ADC_Manager1|counter[29]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[30]                   ; ADC_Manager:ADC_Manager1|counter[30]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.182 ; ADC_Manager:ADC_Manager1|data_counts[14]               ; ADC_Manager:ADC_Manager1|data_counts[14]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; ADC_Manager:ADC_Manager1|data_counts[15]               ; ADC_Manager:ADC_Manager1|data_counts[15]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.489      ;
; 1.186 ; ADC_Manager:ADC_Manager1|data_counts[13]               ; ADC_Manager:ADC_Manager1|data_counts[13]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.492      ;
; 1.211 ; ADC_Manager:ADC_Manager1|adc_buffer[34][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.517      ;
; 1.211 ; ADC_Manager:ADC_Manager1|adc_buffer[38][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.517      ;
; 1.212 ; ADC_Manager:ADC_Manager1|adc_buffer[34][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.518      ;
; 1.214 ; ADC_Manager:ADC_Manager1|adc_buffer[42][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.520      ;
; 1.214 ; ADC_Manager:ADC_Manager1|adc_buffer[41][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[42][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.520      ;
; 1.215 ; ADC_Manager:ADC_Manager1|adc_buffer[46][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.521      ;
; 1.217 ; ADC_Manager:ADC_Manager1|adc_buffer[43][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[44][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.523      ;
; 1.217 ; ADC_Manager:ADC_Manager1|adc_buffer[41][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[42][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.523      ;
; 1.217 ; ADC_Manager:ADC_Manager1|adc_buffer[45][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[46][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.523      ;
; 1.218 ; ADC_Manager:ADC_Manager1|adc_buffer[40][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[41][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.524      ;
+-------+--------------------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][1]                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][0] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][0] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][1] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][1] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][2] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][2] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][3] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][3] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][4] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][4] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][5] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][5] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][6] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][6] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][7] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][7] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 5.981 ; 5.981 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; 5.123 ; 5.123 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; 5.981 ; 5.981 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; 4.637 ; 4.637 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; 4.536 ; 4.536 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; 4.603 ; 4.603 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; 4.575 ; 4.575 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; 4.521 ; 4.521 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; 0.458 ; 0.458 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; -0.192 ; -0.192 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; -4.857 ; -4.857 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; -5.715 ; -5.715 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; -4.371 ; -4.371 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; -4.270 ; -4.270 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; -4.337 ; -4.337 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; -4.309 ; -4.309 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; -4.255 ; -4.255 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; -0.192 ; -0.192 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 7.601 ; 7.601 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 7.188 ; 7.188 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 7.601 ; 7.601 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 7.574 ; 7.574 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 7.227 ; 7.227 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 7.490 ; 7.490 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 7.200 ; 7.200 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 3.771 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 3.771 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 7.188 ; 7.188 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 7.188 ; 7.188 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 7.601 ; 7.601 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 7.574 ; 7.574 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 7.227 ; 7.227 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 7.490 ; 7.490 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 7.200 ; 7.200 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 3.771 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 3.771 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------+
; Fast Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -7.883 ; -4749.797     ;
; Clock_divider:clock_divider1|clock_out ; -1.636 ; -430.005      ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast Model Hold Summary                                        ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; CLK                                    ; 0.215 ; 0.000         ;
; Clock_divider:clock_divider1|clock_out ; 0.215 ; 0.000         ;
+----------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -2.000 ; -1610.676     ;
; Clock_divider:clock_divider1|clock_out ; -1.519 ; -506.608      ;
+----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                     ;
+--------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.883 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 8.920      ;
; -7.849 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.905      ;
; -7.847 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 8.884      ;
; -7.813 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.869      ;
; -7.797 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 8.832      ;
; -7.761 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 8.796      ;
; -7.695 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.724      ;
; -7.679 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.030      ; 8.741      ;
; -7.678 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.030      ; 8.740      ;
; -7.670 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.708      ;
; -7.667 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 8.704      ;
; -7.634 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.672      ;
; -7.633 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.689      ;
; -7.630 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.659      ;
; -7.581 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 8.616      ;
; -7.578 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.616      ;
; -7.568 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.624      ;
; -7.550 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.030      ; 8.612      ;
; -7.542 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.580      ;
; -7.541 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.030      ; 8.603      ;
; -7.540 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.030      ; 8.602      ;
; -7.536 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.565      ;
; -7.530 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 8.567      ;
; -7.528 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.566      ;
; -7.525 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.557      ;
; -7.503 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.559      ;
; -7.496 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.552      ;
; -7.492 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.530      ;
; -7.491 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 8.528      ;
; -7.491 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.520      ;
; -7.472 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.030      ; 8.534      ;
; -7.461 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 8.496      ;
; -7.460 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.492      ;
; -7.455 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 8.492      ;
; -7.454 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.492      ;
; -7.444 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 8.479      ;
; -7.439 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.468      ;
; -7.426 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.482      ;
; -7.425 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 8.460      ;
; -7.421 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.477      ;
; -7.413 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.469      ;
; -7.412 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.030      ; 8.474      ;
; -7.409 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.465      ;
; -7.398 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.436      ;
; -7.390 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.446      ;
; -7.390 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 8.427      ;
; -7.389 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.418      ;
; -7.377 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.433      ;
; -7.366 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.398      ;
; -7.364 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.420      ;
; -7.364 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.395      ;
; -7.362 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.400      ;
; -7.362 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.400      ;
; -7.358 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 8.393      ;
; -7.356 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.412      ;
; -7.356 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.412      ;
; -7.349 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.387      ;
; -7.347 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.030      ; 8.409      ;
; -7.346 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.030      ; 8.408      ;
; -7.338 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.370      ;
; -7.334 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.030      ; 8.396      ;
; -7.330 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 8.378      ;
; -7.328 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][6]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.366      ;
; -7.328 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.359      ;
; -7.322 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 8.357      ;
; -7.321 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.353      ;
; -7.317 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.355      ;
; -7.313 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.351      ;
; -7.312 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.368      ;
; -7.312 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.350      ;
; -7.304 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 8.339      ;
; -7.298 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 8.320      ;
; -7.295 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 8.343      ;
; -7.292 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][6]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.330      ;
; -7.289 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[13] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.318      ;
; -7.288 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 8.310      ;
; -7.287 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.343      ;
; -7.282 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 8.312      ;
; -7.275 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 8.312      ;
; -7.269 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.301      ;
; -7.266 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 8.303      ;
; -7.262 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.318      ;
; -7.262 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.318      ;
; -7.251 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.307      ;
; -7.249 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 8.286      ;
; -7.245 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 8.280      ;
; -7.244 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.300      ;
; -7.241 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.297      ;
; -7.240 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.272      ;
; -7.237 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 8.283      ;
; -7.226 ; ADC_Manager:ADC_Manager1|preambule_found          ; ADC_Manager:ADC_Manager1|c_long_func_input[8][2]                         ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.257      ;
; -7.225 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.263      ;
; -7.223 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.279      ;
; -7.219 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.251      ;
; -7.218 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.030      ; 8.280      ;
; -7.217 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 8.251      ;
; -7.217 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.273      ;
; -7.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.271      ;
; -7.213 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 8.247      ;
; -7.210 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.266      ;
+--------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                                              ;
+--------+--------------------------------------------+--------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.636 ; ADC_Manager:ADC_Manager1|adc_buffer[3][4]  ; ADC_Manager:ADC_Manager1|adc_buffer[4][4]              ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.023     ; 2.645      ;
; -1.419 ; ADC_Manager:ADC_Manager1|adc_buffer[22][6] ; ADC_Manager:ADC_Manager1|adc_buffer[23][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.018     ; 2.433      ;
; -1.357 ; ADC_Manager:ADC_Manager1|adc_buffer[31][6] ; ADC_Manager:ADC_Manager1|adc_buffer[32][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.015     ; 2.374      ;
; -1.313 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]~_Duplicate_1 ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.007     ; 2.338      ;
; -1.313 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]~_Duplicate_1 ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.007     ; 2.338      ;
; -1.275 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[10][0]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.029     ; 2.278      ;
; -1.275 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[10][1]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.029     ; 2.278      ;
; -1.275 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[10][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.029     ; 2.278      ;
; -1.275 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[10][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.029     ; 2.278      ;
; -1.263 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[14][1]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.009     ; 2.286      ;
; -1.263 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[14][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.009     ; 2.286      ;
; -1.263 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[14][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.009     ; 2.286      ;
; -1.254 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[29][0]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 2.294      ;
; -1.243 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[16][1]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.013     ; 2.262      ;
; -1.243 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[16][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.013     ; 2.262      ;
; -1.243 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[16][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.013     ; 2.262      ;
; -1.186 ; ADC_Manager:ADC_Manager1|adc_buffer[31][3] ; ADC_Manager:ADC_Manager1|adc_buffer[32][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.214      ;
; -1.165 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[11][1]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.010     ; 2.187      ;
; -1.165 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[11][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.010     ; 2.187      ;
; -1.165 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[11][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.010     ; 2.187      ;
; -1.162 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[11][4]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.013     ; 2.181      ;
; -1.162 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[11][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.013     ; 2.181      ;
; -1.162 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[11][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.013     ; 2.181      ;
; -1.162 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[11][7]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.013     ; 2.181      ;
; -1.161 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[29][1]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 2.201      ;
; -1.161 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[29][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 2.201      ;
; -1.161 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[29][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.008      ; 2.201      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[17]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.197      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[18]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.197      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[19]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.197      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[20]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.197      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[21]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.197      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[22]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.197      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[23]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.197      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[24]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.197      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[25]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.197      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[26]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.197      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[27]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.197      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[28]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.197      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[29]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.197      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[30]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.197      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|data_counts[31]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.197      ;
; -1.155 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[12][1]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.187      ;
; -1.155 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[12][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.187      ;
; -1.155 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[12][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.187      ;
; -1.154 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]~_Duplicate_1 ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.185      ;
; -1.154 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[9][0]              ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.185      ;
; -1.154 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[13][4]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.006     ; 2.180      ;
; -1.154 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[13][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.006     ; 2.180      ;
; -1.154 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[13][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.006     ; 2.180      ;
; -1.154 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[13][7]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.006     ; 2.180      ;
; -1.149 ; ADC_Manager:ADC_Manager1|adc_buffer[7][0]  ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]~_Duplicate_1 ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.025      ; 2.206      ;
; -1.142 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[30][1]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.006     ; 2.168      ;
; -1.142 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[30][7]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.006     ; 2.168      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[0]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.005     ; 2.167      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[1]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.005     ; 2.167      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[2]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.005     ; 2.167      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[3]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.005     ; 2.167      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[4]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.005     ; 2.167      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[5]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.005     ; 2.167      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[6]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.005     ; 2.167      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[7]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.005     ; 2.167      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[8]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.005     ; 2.167      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[9]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.005     ; 2.167      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[10]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.005     ; 2.167      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[11]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.005     ; 2.167      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[12]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.005     ; 2.167      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[13]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.005     ; 2.167      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[14]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.005     ; 2.167      ;
; -1.140 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[15]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.005     ; 2.167      ;
; -1.134 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[11][0]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.018     ; 2.148      ;
; -1.131 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[33][1]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.023     ; 2.140      ;
; -1.131 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[6][3]              ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.023     ; 2.140      ;
; -1.131 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[32][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.023     ; 2.140      ;
; -1.128 ; ADC_Manager:ADC_Manager1|adc_buffer[26][5] ; ADC_Manager:ADC_Manager1|adc_buffer[27][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.008     ; 2.152      ;
; -1.126 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[16]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.158      ;
; -1.126 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[17]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.158      ;
; -1.126 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[18]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.158      ;
; -1.126 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[19]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.158      ;
; -1.126 ; ADC_Manager:ADC_Manager1|data_done         ; ADC_Manager:ADC_Manager1|adc_buffer[10][7]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.016     ; 2.142      ;
; -1.126 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[20]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.158      ;
; -1.126 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[21]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.158      ;
; -1.126 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[22]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.158      ;
; -1.126 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[23]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.158      ;
; -1.126 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[24]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.158      ;
; -1.126 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[25]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.158      ;
; -1.126 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[26]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.158      ;
; -1.126 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[27]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.158      ;
; -1.126 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[28]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.158      ;
; -1.126 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[29]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.158      ;
; -1.126 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[30]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.158      ;
; -1.126 ; ADC_Manager:ADC_Manager1|counter[28]       ; ADC_Manager:ADC_Manager1|counter[31]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.158      ;
; -1.120 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[17]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 2.164      ;
; -1.120 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[18]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 2.164      ;
; -1.120 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[19]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 2.164      ;
; -1.120 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[20]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 2.164      ;
; -1.120 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[21]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 2.164      ;
; -1.120 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[22]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 2.164      ;
; -1.120 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[23]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 2.164      ;
; -1.120 ; ADC_Manager:ADC_Manager1|counter[4]        ; ADC_Manager:ADC_Manager1|data_counts[24]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.012      ; 2.164      ;
+--------+--------------------------------------------+--------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                                      ;
+-------+------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ADC_Manager:ADC_Manager1|readDataFromRam             ; ADC_Manager:ADC_Manager1|readDataFromRam                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[2]              ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[0]              ; Clock_divider:clock_divider1|counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|preambule_found                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; ADC_Manager:ADC_Manager1|c_preamb_func[18][0]        ; ADC_Manager:ADC_Manager1|c_long_func_input[18][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][7]        ; ADC_Manager:ADC_Manager1|c_long_func_input[28][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][7]        ; ADC_Manager:ADC_Manager1|c_long_func_input[26][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][5]         ; ADC_Manager:ADC_Manager1|c_long_func_input[8][5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; ADC_Manager:ADC_Manager1|c_preamb_func[17][7]        ; ADC_Manager:ADC_Manager1|c_long_func_input[17][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.389      ;
; 0.243 ; ADC_Manager:ADC_Manager1|ram_counter[31]             ; ADC_Manager:ADC_Manager1|ram_counter[31]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; ADC_Manager:ADC_Manager1|c_preamb_func[9][7]         ; ADC_Manager:ADC_Manager1|c_long_func_input[9][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; ADC_Manager:ADC_Manager1|c_0_func[5][6]              ; ADC_Manager:ADC_Manager1|c_long_func_input[5][6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; ADC_Manager:ADC_Manager1|c_preamb_func[17][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[17][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; ADC_Manager:ADC_Manager1|c_0_func[5][7]              ; ADC_Manager:ADC_Manager1|c_long_func_input[5][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; ADC_Manager:ADC_Manager1|c_0_func[5][4]              ; ADC_Manager:ADC_Manager1|c_long_func_input[5][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.398      ;
; 0.249 ; Clock_divider:clock_divider1|counter[7]              ; Clock_divider:clock_divider1|counter[7]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; ADC_Manager:ADC_Manager1|c_preamb_func[17][1]        ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.402      ;
; 0.279 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.431      ;
; 0.281 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.433      ;
; 0.295 ; Clock_divider:clock_divider1|counter[2]              ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.447      ;
; 0.311 ; ADC_Manager:ADC_Manager1|c_preamb_func[20][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[20][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.463      ;
; 0.322 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][2]         ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.475      ;
; 0.323 ; ADC_Manager:ADC_Manager1|c_1_func[4][3]              ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; ADC_Manager:ADC_Manager1|c_0_func[9][5]              ; ADC_Manager:ADC_Manager1|c_long_func_input[19][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; ADC_Manager:ADC_Manager1|c_1_func[9][4]              ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ADC_Manager:ADC_Manager1|c_1_func[8][6]              ; ADC_Manager:ADC_Manager1|c_long_func_input[8][6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ADC_Manager:ADC_Manager1|c_1_func[3][7]              ; ADC_Manager:ADC_Manager1|c_long_func_input[3][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; ADC_Manager:ADC_Manager1|c_0_func[1][3]              ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|c_1_func[6][7]              ; ADC_Manager:ADC_Manager1|c_long_func_input[6][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; ADC_Manager:ADC_Manager1|data_buffer[2]              ; ADC_Manager:ADC_Manager1|data_buffer[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; ADC_Manager:ADC_Manager1|c_0_func[1][2]              ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; ADC_Manager:ADC_Manager1|c_1_func[9][3]              ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; ADC_Manager:ADC_Manager1|c_0_func[8][4]              ; ADC_Manager:ADC_Manager1|c_long_func_input[18][4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; ADC_Manager:ADC_Manager1|data_buffer[1]              ; ADC_Manager:ADC_Manager1|data_buffer[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[28][6]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.482      ;
; 0.333 ; ADC_Manager:ADC_Manager1|data_buffer[0]              ; ADC_Manager:ADC_Manager1|data_buffer[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.485      ;
; 0.339 ; ADC_Manager:ADC_Manager1|c_preamb_func[4][6]         ; ADC_Manager:ADC_Manager1|c_long_func_input[4][6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.493      ;
; 0.343 ; ADC_Manager:ADC_Manager1|c_preamb_func[9][4]         ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.495      ;
; 0.346 ; ADC_Manager:ADC_Manager1|c_preamb_func[9][3]         ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.498      ;
; 0.355 ; ADC_Manager:ADC_Manager1|ram_counter[16]             ; ADC_Manager:ADC_Manager1|ram_counter[16]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; ADC_Manager:ADC_Manager1|ram_counter[4]              ; ADC_Manager:ADC_Manager1|ram_counter[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; ADC_Manager:ADC_Manager1|c_1_func[8][5]              ; ADC_Manager:ADC_Manager1|c_long_func_input[18][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; ADC_Manager:ADC_Manager1|ram_counter[0]              ; ADC_Manager:ADC_Manager1|ram_counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ADC_Manager:ADC_Manager1|ram_counter[11]             ; ADC_Manager:ADC_Manager1|ram_counter[11]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ADC_Manager:ADC_Manager1|ram_counter[9]              ; ADC_Manager:ADC_Manager1|ram_counter[9]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ADC_Manager:ADC_Manager1|c_preamb_func[19][1]        ; ADC_Manager:ADC_Manager1|c_long_func_input[19][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ADC_Manager:ADC_Manager1|c_preamb_func[4][1]         ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]                                                                       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.508      ;
; 0.358 ; ADC_Manager:ADC_Manager1|c_preamb_func[13][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ADC_Manager:ADC_Manager1|c_preamb_func[19][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[19][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; ADC_Manager:ADC_Manager1|ram_counter[17]             ; ADC_Manager:ADC_Manager1|ram_counter[17]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ADC_Manager:ADC_Manager1|c_preamb_func[13][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ADC_Manager:ADC_Manager1|ram_counter[18]             ; ADC_Manager:ADC_Manager1|ram_counter[18]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|ram_counter[25]             ; ADC_Manager:ADC_Manager1|ram_counter[25]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|ram_counter[27]             ; ADC_Manager:ADC_Manager1|ram_counter[27]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[13]             ; ADC_Manager:ADC_Manager1|ram_counter[13]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[14]             ; ADC_Manager:ADC_Manager1|ram_counter[14]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[15]             ; ADC_Manager:ADC_Manager1|ram_counter[15]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[20]             ; ADC_Manager:ADC_Manager1|ram_counter[20]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[23]             ; ADC_Manager:ADC_Manager1|ram_counter[23]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[29]             ; ADC_Manager:ADC_Manager1|ram_counter[29]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[30]             ; ADC_Manager:ADC_Manager1|ram_counter[30]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|c_1_func[3][0]              ; ADC_Manager:ADC_Manager1|c_long_func_input[13][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|c_0_func[5][2]              ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Clock_divider:clock_divider1|counter[4]              ; Clock_divider:clock_divider1|counter[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; ADC_Manager:ADC_Manager1|c_preamb_func[17][5]        ; ADC_Manager:ADC_Manager1|c_long_func_input[17][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Clock_divider:clock_divider1|half_clock[1]           ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; ADC_Manager:ADC_Manager1|c_0_func[5][1]              ; ADC_Manager:ADC_Manager1|c_long_func_input[5][1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; ADC_Manager:ADC_Manager1|c_preamb_func[19][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[19][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][7]         ; ADC_Manager:ADC_Manager1|c_long_func_input[8][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; Clock_divider:clock_divider1|counter[6]              ; Clock_divider:clock_divider1|counter[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; Clock_divider:clock_divider1|counter[0]              ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[10]             ; ADC_Manager:ADC_Manager1|ram_counter[10]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[19]             ; ADC_Manager:ADC_Manager1|ram_counter[19]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[24]             ; ADC_Manager:ADC_Manager1|ram_counter[24]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[26]             ; ADC_Manager:ADC_Manager1|ram_counter[26]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[8]              ; ADC_Manager:ADC_Manager1|ram_counter[8]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[3]              ; ADC_Manager:ADC_Manager1|ram_counter[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[5]              ; ADC_Manager:ADC_Manager1|ram_counter[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[12]             ; ADC_Manager:ADC_Manager1|ram_counter[12]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[21]             ; ADC_Manager:ADC_Manager1|ram_counter[21]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[22]             ; ADC_Manager:ADC_Manager1|ram_counter[22]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[28]             ; ADC_Manager:ADC_Manager1|ram_counter[28]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[6]              ; ADC_Manager:ADC_Manager1|ram_counter[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|c_long_func_input[0][0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; ADC_Manager:ADC_Manager1|c_preamb_func[17][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; ADC_Manager:ADC_Manager1|c_1_func[3][1]              ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; Clock_divider:clock_divider1|counter[1]              ; Clock_divider:clock_divider1|counter[1]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Clock_divider:clock_divider1|counter[3]              ; Clock_divider:clock_divider1|counter[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Clock_divider:clock_divider1|counter[5]              ; Clock_divider:clock_divider1|counter[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.389 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.541      ;
; 0.392 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[28][3]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.543      ;
; 0.400 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][4]        ; ADC_Manager:ADC_Manager1|c_long_func_input[28][4]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.551      ;
; 0.409 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[3]          ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.609      ;
; 0.409 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[2]          ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.609      ;
; 0.409 ; ADC_Manager:ADC_Manager1|c_1_func[8][1]              ; ADC_Manager:ADC_Manager1|c_long_func_input[8][1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.561      ;
; 0.412 ; ADC_Manager:ADC_Manager1|c_1_func[6][6]              ; ADC_Manager:ADC_Manager1|c_long_func_input[6][6]                                                                       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.562      ;
+-------+------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                                                 ;
+-------+--------------------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                       ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.215 ; ADC_Manager:ADC_Manager1|data_counts[0]                ; ADC_Manager:ADC_Manager1|data_counts[0]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|data_done                     ; ADC_Manager:ADC_Manager1|data_done            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|preambule_delay_done          ; ADC_Manager:ADC_Manager1|preambule_delay_done ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; ADC_Manager:ADC_Manager1|adc_buffer[46][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; ADC_Manager:ADC_Manager1|adc_buffer[41][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[42][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; ADC_Manager:ADC_Manager1|adc_buffer[34][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ADC_Manager:ADC_Manager1|adc_buffer[24][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[25][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ADC_Manager:ADC_Manager1|adc_buffer[40][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[41][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ADC_Manager:ADC_Manager1|adc_buffer[36][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ADC_Manager:ADC_Manager1|adc_buffer[42][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; ADC_Manager:ADC_Manager1|adc_buffer[42][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; ADC_Manager:ADC_Manager1|adc_buffer[34][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; ADC_Manager:ADC_Manager1|adc_buffer[42][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; ADC_Manager:ADC_Manager1|data_counts[31]               ; ADC_Manager:ADC_Manager1|data_counts[31]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; ADC_Manager:ADC_Manager1|counter[31]                   ; ADC_Manager:ADC_Manager1|counter[31]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.395      ;
; 0.323 ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]~_Duplicate_1 ; ADC_Manager:ADC_Manager1|adc_buffer[9][3]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]~_Duplicate_1 ; ADC_Manager:ADC_Manager1|adc_buffer[9][0]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[30][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[42][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[36][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[36][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[22][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[30][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[38][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[22][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[24][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[25][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[44][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[34][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[34][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[36][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[40][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[41][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[43][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[44][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[32][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[33][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[40][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[41][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[30][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[22][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[46][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[24][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[25][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[46][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[30][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[34][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[38][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[44][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; ADC_Manager:ADC_Manager1|adc_buffer[40][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[41][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; ADC_Manager:ADC_Manager1|adc_buffer[30][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; ADC_Manager:ADC_Manager1|adc_buffer[38][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; ADC_Manager:ADC_Manager1|adc_buffer[38][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; ADC_Manager:ADC_Manager1|adc_buffer[43][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[44][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; ADC_Manager:ADC_Manager1|adc_buffer[30][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; ADC_Manager:ADC_Manager1|adc_buffer[38][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; ADC_Manager:ADC_Manager1|adc_buffer[43][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[44][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; ADC_Manager:ADC_Manager1|adc_buffer[43][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[44][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.484      ;
; 0.334 ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]~_Duplicate_1 ; ADC_Manager:ADC_Manager1|adc_buffer[9][4]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.486      ;
; 0.355 ; ADC_Manager:ADC_Manager1|counter[0]                    ; ADC_Manager:ADC_Manager1|counter[0]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; ADC_Manager:ADC_Manager1|counter[16]                   ; ADC_Manager:ADC_Manager1|counter[16]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; ADC_Manager:ADC_Manager1|counter[1]                    ; ADC_Manager:ADC_Manager1|counter[1]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ADC_Manager:ADC_Manager1|data_counts[17]               ; ADC_Manager:ADC_Manager1|data_counts[17]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ADC_Manager:ADC_Manager1|counter[17]                   ; ADC_Manager:ADC_Manager1|counter[17]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[2]                    ; ADC_Manager:ADC_Manager1|counter[2]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[2]                ; ADC_Manager:ADC_Manager1|data_counts[2]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[9]                ; ADC_Manager:ADC_Manager1|data_counts[9]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[11]               ; ADC_Manager:ADC_Manager1|data_counts[11]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[18]               ; ADC_Manager:ADC_Manager1|data_counts[18]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[25]               ; ADC_Manager:ADC_Manager1|data_counts[25]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[27]               ; ADC_Manager:ADC_Manager1|data_counts[27]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[9]                    ; ADC_Manager:ADC_Manager1|counter[9]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[11]                   ; ADC_Manager:ADC_Manager1|counter[11]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[18]                   ; ADC_Manager:ADC_Manager1|counter[18]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[25]                   ; ADC_Manager:ADC_Manager1|counter[25]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[27]                   ; ADC_Manager:ADC_Manager1|counter[27]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[4]                ; ADC_Manager:ADC_Manager1|data_counts[4]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[7]                ; ADC_Manager:ADC_Manager1|data_counts[7]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[20]               ; ADC_Manager:ADC_Manager1|data_counts[20]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[23]               ; ADC_Manager:ADC_Manager1|data_counts[23]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[29]               ; ADC_Manager:ADC_Manager1|data_counts[29]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[30]               ; ADC_Manager:ADC_Manager1|data_counts[30]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[4]                    ; ADC_Manager:ADC_Manager1|counter[4]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[7]                    ; ADC_Manager:ADC_Manager1|counter[7]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[13]                   ; ADC_Manager:ADC_Manager1|counter[13]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[14]                   ; ADC_Manager:ADC_Manager1|counter[14]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[15]                   ; ADC_Manager:ADC_Manager1|counter[15]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[20]                   ; ADC_Manager:ADC_Manager1|counter[20]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[23]                   ; ADC_Manager:ADC_Manager1|counter[23]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[29]                   ; ADC_Manager:ADC_Manager1|counter[29]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[30]                   ; ADC_Manager:ADC_Manager1|counter[30]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; ADC_Manager:ADC_Manager1|data_counts[1]                ; ADC_Manager:ADC_Manager1|data_counts[1]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; ADC_Manager:ADC_Manager1|data_counts[13]               ; ADC_Manager:ADC_Manager1|data_counts[13]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; ADC_Manager:ADC_Manager1|data_counts[14]               ; ADC_Manager:ADC_Manager1|data_counts[14]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; ADC_Manager:ADC_Manager1|data_counts[15]               ; ADC_Manager:ADC_Manager1|data_counts[15]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.517      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[3]                    ; ADC_Manager:ADC_Manager1|counter[3]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[3]                ; ADC_Manager:ADC_Manager1|data_counts[3]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[8]                ; ADC_Manager:ADC_Manager1|data_counts[8]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[10]               ; ADC_Manager:ADC_Manager1|data_counts[10]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[19]               ; ADC_Manager:ADC_Manager1|data_counts[19]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[24]               ; ADC_Manager:ADC_Manager1|data_counts[24]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[26]               ; ADC_Manager:ADC_Manager1|data_counts[26]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[8]                    ; ADC_Manager:ADC_Manager1|counter[8]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[10]                   ; ADC_Manager:ADC_Manager1|counter[10]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[19]                   ; ADC_Manager:ADC_Manager1|counter[19]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[24]                   ; ADC_Manager:ADC_Manager1|counter[24]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
+-------+--------------------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][1]                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][0] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][0] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][1] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][1] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][2] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][2] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][3] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][3] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][4] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][4] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][5] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][5] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][6] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][6] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][7] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][7] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                 ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 2.698  ; 2.698  ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; 2.348  ; 2.348  ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; 2.698  ; 2.698  ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; 2.266  ; 2.266  ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; 2.186  ; 2.186  ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; 2.224  ; 2.224  ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; 2.258  ; 2.258  ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; 2.193  ; 2.193  ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; -0.098 ; -0.098 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 0.218  ; 0.218  ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; -2.228 ; -2.228 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; -2.578 ; -2.578 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; -2.146 ; -2.146 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; -2.066 ; -2.066 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; -2.104 ; -2.104 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; -2.138 ; -2.138 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; -2.073 ; -2.073 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; 0.218  ; 0.218  ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 3.551 ; 3.551 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 3.372 ; 3.372 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 3.551 ; 3.551 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 3.546 ; 3.546 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 3.437 ; 3.437 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 3.450 ; 3.450 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 3.418 ; 3.418 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 1.681 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 1.681 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 3.372 ; 3.372 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 3.372 ; 3.372 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 3.551 ; 3.551 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 3.546 ; 3.546 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 3.437 ; 3.437 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 3.450 ; 3.450 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 3.418 ; 3.418 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 1.681 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 1.681 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+-----------------------------------------+------------+-------+----------+---------+---------------------+
; Clock                                   ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack                        ; -29.128    ; 0.215 ; N/A      ; N/A     ; -2.567              ;
;  CLK                                    ; -29.128    ; 0.215 ; N/A      ; N/A     ; -2.567              ;
;  Clock_divider:clock_divider1|clock_out ; -7.105     ; 0.215 ; N/A      ; N/A     ; -2.269              ;
; Design-wide TNS                         ; -18776.052 ; 0.0   ; 0.0      ; 0.0     ; -3122.437           ;
;  CLK                                    ; -16655.907 ; 0.000 ; N/A      ; N/A     ; -2370.157           ;
;  Clock_divider:clock_divider1|clock_out ; -2120.145  ; 0.000 ; N/A      ; N/A     ; -752.280            ;
+-----------------------------------------+------------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 5.981 ; 5.981 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; 5.123 ; 5.123 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; 5.981 ; 5.981 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; 4.637 ; 4.637 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; 4.536 ; 4.536 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; 4.603 ; 4.603 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; 4.575 ; 4.575 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; 4.521 ; 4.521 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; 0.458 ; 0.458 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 0.218  ; 0.218  ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; -2.228 ; -2.228 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; -2.578 ; -2.578 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; -2.146 ; -2.146 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; -2.066 ; -2.066 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; -2.104 ; -2.104 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; -2.138 ; -2.138 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; -2.073 ; -2.073 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; 0.218  ; 0.218  ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 7.601 ; 7.601 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 7.188 ; 7.188 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 7.601 ; 7.601 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 7.574 ; 7.574 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 7.227 ; 7.227 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 7.490 ; 7.490 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 7.200 ; 7.200 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 3.771 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 3.771 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 3.372 ; 3.372 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 3.372 ; 3.372 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 3.551 ; 3.551 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 3.546 ; 3.546 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 3.437 ; 3.437 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 3.450 ; 3.450 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 3.418 ; 3.418 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 1.681 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 1.681 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; CLK                                    ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 540          ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 4204         ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; CLK                                    ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 540          ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 4204         ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jan 14 20:08:01 2023
Info: Command: quartus_sta Uni_Projektas -c Uni_Projektas
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Uni_Projektas.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name Clock_divider:clock_divider1|clock_out Clock_divider:clock_divider1|clock_out
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -29.128
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -29.128    -16655.907 CLK 
    Info (332119):    -7.105     -2120.145 Clock_divider:clock_divider1|clock_out 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
    Info (332119):     0.499         0.000 Clock_divider:clock_divider1|clock_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2370.157 CLK 
    Info (332119):    -2.269      -752.280 Clock_divider:clock_divider1|clock_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.883
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.883     -4749.797 CLK 
    Info (332119):    -1.636      -430.005 Clock_divider:clock_divider1|clock_out 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
    Info (332119):     0.215         0.000 Clock_divider:clock_divider1|clock_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1610.676 CLK 
    Info (332119):    -1.519      -506.608 Clock_divider:clock_divider1|clock_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4592 megabytes
    Info: Processing ended: Sat Jan 14 20:08:03 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


