/*
 * @Author: Wang Yuanhao
 * @Date: 2022-10-17 23:03:58
 * @LastEditTime: 2022-10-17 23:05:59
 * @LastEditors: Wang Yuanhao
 * @Description: 
 * @FilePath: \flash_write\key_filter.v
 * Change history:
 */


module  key_filter
#(
    parameter CNT_MAX = 22'd3_999_999 //è®¡æ•°å™¨è®¡æ•°æœ€å¤§å??
)
(
    input   wire    sys_clk     ,   //ç³»ç»Ÿæ—¶é’Ÿ50Mhz
    input   wire    sys_rst_n   ,   //å…¨å±€å¤ä½
    input   wire    key_in      ,   //æŒ‰é”®è¾“å…¥ä¿¡å·

    output  reg     key_flag        //key_flagä¸?1æ—¶è¡¨ç¤ºæ¶ˆæŠ–åæ£?æµ‹åˆ°æŒ‰é”®è¢«æŒ‰ä¸?
                                    //key_flagä¸?0æ—¶è¡¨ç¤ºæ²¡æœ‰æ£€æµ‹åˆ°æŒ‰é”®è¢«æŒ‰ä¸?
);

//********************************************************************//
//****************** Parameter and Internal Signal *******************//
//********************************************************************//
//reg   define
reg     [21:0]  cnt_20ms    ;   //è®¡æ•°å™?

//********************************************************************//
//***************************** Main Code ****************************//
//********************************************************************//

//cnt_20ms:å¦‚æœæ—¶é’Ÿçš„ä¸Šå‡æ²¿æ£?æµ‹åˆ°å¤–éƒ¨æŒ‰é”®è¾“å…¥çš„å?¼ä¸ºä½ç”µå¹³æ—¶ï¼Œè®¡æ•°å™¨å¼?å§‹è®¡æ•?
always@(posedge sys_clk or negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        cnt_20ms <= 20'b0;
    else    if(key_in == 1'b1)
        cnt_20ms <= 20'b0;
    else    if(cnt_20ms == CNT_MAX && key_in == 1'b0)
        cnt_20ms <= cnt_20ms;
    else
        cnt_20ms <= cnt_20ms + 1'b1;

//key_flag:å½“è®¡æ•°æ»¡20msåäº§ç”ŸæŒ‰é”®æœ‰æ•ˆæ ‡å¿—ä½
//ä¸”key_flagåœ?999_999æ—¶æ‹‰é«?,ç»´æŒä¸?ä¸ªæ—¶é’Ÿçš„é«˜ç”µå¹?
always@(posedge sys_clk or negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        key_flag <= 1'b0;
    else    if(cnt_20ms == CNT_MAX - 1'b1)
        key_flag <= 1'b1;
    else
        key_flag <= 1'b0;

endmodule
