<!DOCTYPE html><html lang="en"><head><meta charset="utf-8"><meta name="X-UA-Compatible" content="IE=edge"><title> 芯动力——硬件加速设计方法 · ssfortynine's Blog</title><meta name="description" content="芯动力——硬件加速设计方法 - ssfortynine"><meta name="viewport" content="width=device-width, initial-scale=1"><link rel="icon" href="/cat.png"><link rel="stylesheet" href="/css/apollodark.css"><link rel="search" type="application/opensearchdescription+xml" href="https://ssfortynine.xyz/sitemap.xml/atom.xml" title="ssfortynine's Blog"><!-- hexo injector head_end start -->
<link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/katex@0.12.0/dist/katex.min.css">

<link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/hexo-math@4.0.0/dist/style.css">
<!-- hexo injector head_end end --><meta name="generator" content="Hexo 7.3.0"><link rel="alternate" href="/atom.xml" title="ssfortynine's Blog" type="application/atom+xml">
</head><body><div class="wrap"><header><a href="/" class="logo-link"><img src="/cat.png" alt="logo"></a><ul class="nav nav-list"><li class="nav-list-item"><a href="/" target="_self" class="nav-list-link">BLOG</a></li><li class="nav-list-item"><a href="/archives/" target="_self" class="nav-list-link">ARCHIVE</a></li><li class="nav-list-item"><a href="/" target="_self" class="nav-list-link">WEIBO</a></li><li class="nav-list-item"><a href="https://github.com/ssfortynine" target="_blank" class="nav-list-link">GITHUB</a></li><li class="nav-list-item"><a href="/atom.xml" target="_self" class="nav-list-link">RSS</a></li></ul></header><main class="container"><div class="post"><article class="post-block"><h1 class="post-title">芯动力——硬件加速设计方法</h1><div class="post-info">Jul 25, 2024</div><div class="post-content"><p>硬件加速设计方法：专题一 高质量VerilogHDL描述方法</p>
<h2 id="VerilogHDL-可综合描述"><a href="#VerilogHDL-可综合描述" class="headerlink" title="VerilogHDL 可综合描述"></a>VerilogHDL 可综合描述</h2><p>VerilogHDL 是描述可综合的硬件电路<br>HDL 语言具有以下的硬件设计的基本概念</p>
<ul>
<li><strong>互联 (connectivity)</strong> - wire 型变量描述各个模块之间的端口和网线连接关系</li>
<li>**并发 (concurrency) **- 可以有效地描述并行的硬件系统</li>
<li>**时间 (time) **- 定义了绝对和相对的时间度量，可综合操作符都是具有物理延时的</li>
</ul>
<h2 id="Verilog-HDL-用于可综合描述的语句"><a href="#Verilog-HDL-用于可综合描述的语句" class="headerlink" title="Verilog HDL 用于可综合描述的语句"></a>Verilog HDL 用于可综合描述的语句</h2><h3 id="可用于综合的语句"><a href="#可用于综合的语句" class="headerlink" title="可用于综合的语句"></a>可用于综合的语句</h3><p><strong>always</strong><br><strong>if-else</strong>: 映射的硬件结构-多路选择器，输出结果由输入的选择确定</p>
<ul>
<li>代码和电路是互相等价的。<strong>硬件结构比较复杂，以及控制通道的延迟</strong>等。代码在书写的时候就要注意<strong>综合电路的性能最优化</strong>，要综合考虑硬件电路的性能和结构。</li>
<li>要根据输入约束，小心设计：<strong>先”加”后“选”</strong>，还是<strong>先”选”后“加”</strong></li>
<li><strong>单 if 语句</strong>：无优先级的判断结构，描述多条件判断结构</li>
<li><strong>多 if 语句</strong>：有优先级的判断结构，<strong>最后一级信号具有最高优先级，具有优先级的多选结构会消耗组合逻辑</strong>。若某些设计中，有些信号要求先到达（如<strong>关键使能信号、选择信号</strong>等），有些信号要求后到达（如<strong>慢速信号、有效时间较长的信号</strong>等），此时需要使用 if..if 语句。设计方法：最高优先级给最迟到达的关键信号<br><strong>case</strong>：无优先级的判断结构，与单 if 语句的区别是条件互斥，通常用于指令编码译码电路<br><strong>assign</strong></li>
</ul>
<h3 id="不可用于综合的语句"><a href="#不可用于综合的语句" class="headerlink" title="不可用于综合的语句"></a>不可用于综合的语句</h3><p><strong>function</strong>、**for **、<strong>fork-join</strong>、<strong>while</strong></p>
<h3 id="Latch和D触发器"><a href="#Latch和D触发器" class="headerlink" title="Latch和D触发器"></a>Latch和D触发器</h3><p>一般情况下避免使用 latch (锁存器)，一般只有在异步电路和门控时钟时会用到 latch<br><img src="/assets/Pastedimage20231024202936.png"><br>latch 是电平触发，非同步控制。DFF 由时钟沿触发，同步控制。Latch 容易产生毛刺（glitch），而 DFF 不易产生毛刺。<br>latch 将 STA 变得复杂。因为 Latch 不能过滤毛刺，对下一级电路极其危险，所以避免产生 Latch, 尽可能使用 D 触发器</p>
<h3 id="避免产生-Latch-的措施"><a href="#避免产生-Latch-的措施" class="headerlink" title="避免产生 Latch 的措施"></a>避免产生 Latch 的措施</h3><p>易引入 latch 的途径：使用不完备的条件判断语句（if-else 语句缺少 else、case 语句缺少 default）</p>
<blockquote>
<p>防止产生 latch 的措施</p>
<ol>
<li>使用完备的 if… Else 语句</li>
<li>为每个输入条件设计输出操作，为 case 语句设置 default 操作</li>
<li>仔细检查综合器生成的报告，latch 会以 warning 的形式报告</li>
</ol>
</blockquote>
<h3 id="full-case-和-parallel-case-综合器指令"><a href="#full-case-和-parallel-case-综合器指令" class="headerlink" title="full-case 和 parallel-case 综合器指令"></a>full-case 和 parallel-case 综合器指令</h3><p>有时会出现设计目标缘故产生 Latch<br><code>full-case</code>: 告诉综合器，当前 case 结构所列条件已完备(<code>//synopsys full_case</code>)<br><code>parallel-case</code>: 告诉 DC，所有条件均互斥，且并行，无优先权(<code>//synopsys parallel_case</code>)</p>
<p><strong>逻辑复制-&gt;均衡负载</strong><br>通过逻辑复制，降低关键信号的扇出，进而降低该信号的传播延迟，提高电路性能</p>
<p><strong>资源共享-&gt;减小面积</strong><br>一般进行资源共享会减小电路面积，但是性能会下降，要综合考虑性能和面积而进行取舍</p>
<p><strong>资源顺序重排-&gt;降低传播延时</strong><br>如果一个输入信号来的晚我们可以尽可能的把它放在后面，隐藏其延迟</p>
<p><strong>assign 仅用来连线，always 用于逻辑运算</strong><br>尽量少用 assign 进行逻辑运算，不仅难以阅读，且多层嵌套之后很难被综合器解释(不过现在好像更多用是<code>assign</code>来描述逻辑电路)</p>
<h3 id="可综合风格"><a href="#可综合风格" class="headerlink" title="可综合风格"></a>可综合风格</h3><p><strong>完整的 <code>always</code>  敏感信号列表</strong><br>敏感信号列表必须包含输入信号</p>
<ul>
<li>原因：综合过程中会产生一个取决于除敏感列表中所有其他值的结构，它将可能在行为仿真和门级仿真间产生潜在的失配</li>
</ul>
<p><strong>每个 <code>always</code> 敏感信号列表只能对应一个时钟</strong></p>
<ul>
<li>将每个过程限制在单一寄存器中，有利于 STA 和逻辑综合</li>
</ul>
<p><strong>不允许 <code>wait</code> 声明和 <code>#delay</code> 声明</strong>  </p>
<ul>
<li>综合器不允许，但是可以在测试模块和表示行为的虚拟模块中使用<blockquote>
<p>语法说明<br>在时序电路中必须使用非阻塞赋值 <code>&lt;=</code><br>在组合逻辑电路中必须使用阻塞赋值 <code>=</code></p>
</blockquote>
</li>
</ul>
<h3 id="模块划分"><a href="#模块划分" class="headerlink" title="模块划分"></a>模块划分</h3><p><strong>分开异步逻辑和同步逻辑</strong></p>
<ul>
<li>原因：避免综合时的问题，简化约束和编码难度。</li>
<li>例外：不可应用于非综合模块中（例如：总线模块、总线监视器或是模拟模块）除非他们被设计来综合仿真</li>
</ul>
<p><strong>分开控制逻辑和存储器模块</strong></p>
<ul>
<li>通常来说，存储器都是用 memory complier 来生成的，其综合方式和 RTL 代码不同，混合在一起不利于综合，不利于很方便地更换工艺库和平台</li>
</ul>
<h3 id="在-RTL-书写中如何考虑延迟、面积等"><a href="#在-RTL-书写中如何考虑延迟、面积等" class="headerlink" title="在 RTL 书写中如何考虑延迟、面积等"></a>在 RTL 书写中如何考虑延迟、面积等</h3><p><strong>在 RTL 代码中考虑时</strong></p>
<ul>
<li>针对控制信号来到比较晚，尽可能<strong>将延时较大的分支单独拿出来，放在出口最近的选择器中</strong></li>
<li>注意**“先加后选”<strong>和</strong>“先选后加”**</li>
<li><strong>加法器、乘法器等复杂的器件少用</strong></li>
<li>减少设计面积：首先要估计使用设计资源的数量，比如使用了多少触发器、加法器、乘法器。可以借助工具，<strong>最终应该知道在设计中哪些部分占了较大的面积，进而分析和改进</strong></li>
<li>一般来说触发器由功能决定，很难减少，只能从组合逻辑出发。对于 RTL 代码，就是各种操作符，应该了解<strong>各种操作符对应的电路</strong>，如使用**”+”、”-“、”x”、”&#x2F;“**以及一些条件语句中的比较运算，对于这些操作，<strong>首先判断其必要性，是否能用更简单的方法解决</strong></li>
<li>如果必须使用复杂的运算符，应考虑<strong>资源共享</strong>，从代码出发，而不是只依靠综合器</li>
<li>多比特的信号也会占用大量的资源，针对不同的设计有不同的改进方法，对于有可能简化的地方尽可能简化，<u>逻辑简化的同时也对应面积减少和时延减少</u></li>
</ul>
<p><strong>对于功耗控制</strong></p>
<ul>
<li><strong>门控时钟</strong>，时钟电路的翻转消耗大量资源，此时可以使用门控时钟，减少时钟电路的翻转</li>
<li><strong>增加使能信号</strong>，使得部分电路只有工作的时候才工作，与门控时钟的差别在与，使用使能信号只使得被控制的电路不再工作，但是其时钟仍然在工作，而门控时钟是使时钟停止工作</li>
<li><strong>对芯片各个模块进行控制，只有工作的时候才使用</strong></li>
<li>除了有用信号和时钟的翻转会消耗功耗，组合逻辑的毛刺也会大量消耗功耗，但是在设计过程中毛刺是不可避免的，但是要尽量<strong>减少毛刺的传播</strong>，才可以减少功耗。</li>
<li>有限状态机，通过<strong>低功耗编码</strong>来减少电路的翻转，比如独热码</li>
<li>在 RTL 编码阶段对布局布线进行考虑，避免无法布通的情况。<u>如果采用大的 mux，可以将其分解为多级较小的 mux。</u></li>
</ul>
<h2 id="RTL-设计指导规则"><a href="#RTL-设计指导规则" class="headerlink" title="RTL 设计指导规则"></a>RTL 设计指导规则</h2><ul>
<li>RTL 级的设计评判标准很多，如<strong>时序性能、所占面积、可测试性、可重用性、功耗、时钟域的分配、复位信号设计以及与所用 EDA 工具匹配等</strong>。</li>
<li>一般的指导原则：面积与速度互换、乒乓操作、流水线设计</li>
</ul>
<h3 id="面积与速度互换"><a href="#面积与速度互换" class="headerlink" title="面积与速度互换"></a>面积与速度互换</h3><p>面积：一个设计所消耗的目标器件的<strong>硬件资源数量</strong>或者 <strong>ASIC 芯片面积</strong></p>
<ul>
<li>FPGA 可以用所消耗的<strong>触发器CFF</strong> 和<strong>查找表数量</strong>来衡量<br>速度：设计在芯片上稳定运行时所能达到的最高频率，这个频率一般由设计的时序状况来决定</li>
<li>时序特征向量：<strong>时钟周期，PAD to PAD time，Clock setup time, Clock hold time, Clock-to-Output Delay</strong><br>科学的设计目标：</li>
<li><u>在满足设计时序的要求（包含对设计的最高频率要求）的前提下，占用最小的芯片面积。</u></li>
<li><u>在所规定的面积下，使设计的时序余量更大，频率更高。</u></li>
<li>如果设计的时序余量更大，频率更高——设计的健壮性更强, 整个系统的设计质量更有保证</li>
<li>设计所消耗的面积小——在单位芯片上实现的功能更多，需要的芯片数量更少，成本更低</li>
<li>满足时序和工作频率的要求更高，即速度优先</li>
</ul>
<img src=/assets/Pastedimage20231025195027.png width=80% />

<blockquote>
<p>速度与面积互换</p>
<ol>
<li>如果时序余量大，速度-&gt;面积<ul>
<li>模块复用</li>
</ul>
</li>
<li>如果一个设计时序要求高，普通方法达不到设计频率<ul>
<li>数据流串并转换</li>
<li>并行复制多个操作模块</li>
<li>“乒乓操作”和“串并转换”</li>
<li>在芯片模块输出处在对数据进行“并串转换”</li>
</ul>
</li>
</ol>
</blockquote>
<h3 id="乒乓操作"><a href="#乒乓操作" class="headerlink" title="乒乓操作"></a>乒乓操作</h3><ul>
<li>乒乓操作一个常常用于数据流控制的处理方法</li>
</ul>
<img src=/assets/Pastedimage20231025195210.png width=80% />
+ **节约缓冲区**
+ **巧妙运用乒乓操作可以做到低速模块处理高速数据流的效果**

<h3 id="流水线"><a href="#流水线" class="headerlink" title="流水线"></a>流水线</h3><ul>
<li>电路的最高频率取决于最长的组合逻辑链路的延迟值</li>
</ul>
<img src=/assets/Pastedimage20231025200113.png width=80% />

<ul>
<li>流水线当方法可以有效提高系统的工作频率，但是考虑一个电路的性能通常都是<strong>其单位时间的计算量，或者是一定计算总量下的处理时间</strong></li>
</ul>
<img src=/assets/Pastedimage20231025200349.png width=80% />

<p><strong>特点</strong></p>
<ul>
<li>通过<strong>插入寄存器</strong>，将长的串行逻辑链分成较小的部分</li>
<li>当系统运算是串行时，利用时钟控制，使运算依照顺序接续执行</li>
<li>在任何制定时刻，大部分电路都在运行</li>
</ul>
<p><strong>好处</strong></p>
<ul>
<li><strong>每一部分延时更小-&gt;可使用更快的时钟</strong></li>
<li><strong>大部分电路同时进行计算-&gt;可提高数据通过量（吞吐量）</strong></li>
</ul>
<p><strong>流水线参数设计</strong></p>
<ul>
<li>系统时钟取决于最慢的流水线级的延时<ul>
<li>流水线时钟周期：<br>  $$T_{pipe} &#x3D; max{T_1,T_2,…,T_m}$$</li>
<li>第 i 级的时钟周期：<br>  $$T_i&gt;t_ff+…+t_{su}+t_{d,i}+t_{s,i}+1$$</li>
</ul>
</li>
<li>流水线分割点及参数确定要考虑的因素<ul>
<li><strong>单位延迟时间及时间频率的大小决定了数据通过速率</strong></li>
<li><strong>过多的级数不一定能产生最快的结果</strong></li>
<li><strong>太多的寄存器的插入会导致芯片面积的增加，布线困难，时钟偏差增加</strong></li>
</ul>
</li>
</ul>
</div></article></div><aside id="toc" class="post-toc-sidebar"><ol class="toc"><li class="toc-item toc-level-2"><a class="toc-link" href="#VerilogHDL-%E5%8F%AF%E7%BB%BC%E5%90%88%E6%8F%8F%E8%BF%B0"><span class="toc-number">1.</span> <span class="toc-text">VerilogHDL 可综合描述</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#Verilog-HDL-%E7%94%A8%E4%BA%8E%E5%8F%AF%E7%BB%BC%E5%90%88%E6%8F%8F%E8%BF%B0%E7%9A%84%E8%AF%AD%E5%8F%A5"><span class="toc-number">2.</span> <span class="toc-text">Verilog HDL 用于可综合描述的语句</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#%E5%8F%AF%E7%94%A8%E4%BA%8E%E7%BB%BC%E5%90%88%E7%9A%84%E8%AF%AD%E5%8F%A5"><span class="toc-number">2.1.</span> <span class="toc-text">可用于综合的语句</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E4%B8%8D%E5%8F%AF%E7%94%A8%E4%BA%8E%E7%BB%BC%E5%90%88%E7%9A%84%E8%AF%AD%E5%8F%A5"><span class="toc-number">2.2.</span> <span class="toc-text">不可用于综合的语句</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#Latch%E5%92%8CD%E8%A7%A6%E5%8F%91%E5%99%A8"><span class="toc-number">2.3.</span> <span class="toc-text">Latch和D触发器</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E9%81%BF%E5%85%8D%E4%BA%A7%E7%94%9F-Latch-%E7%9A%84%E6%8E%AA%E6%96%BD"><span class="toc-number">2.4.</span> <span class="toc-text">避免产生 Latch 的措施</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#full-case-%E5%92%8C-parallel-case-%E7%BB%BC%E5%90%88%E5%99%A8%E6%8C%87%E4%BB%A4"><span class="toc-number">2.5.</span> <span class="toc-text">full-case 和 parallel-case 综合器指令</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E5%8F%AF%E7%BB%BC%E5%90%88%E9%A3%8E%E6%A0%BC"><span class="toc-number">2.6.</span> <span class="toc-text">可综合风格</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E6%A8%A1%E5%9D%97%E5%88%92%E5%88%86"><span class="toc-number">2.7.</span> <span class="toc-text">模块划分</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E5%9C%A8-RTL-%E4%B9%A6%E5%86%99%E4%B8%AD%E5%A6%82%E4%BD%95%E8%80%83%E8%99%91%E5%BB%B6%E8%BF%9F%E3%80%81%E9%9D%A2%E7%A7%AF%E7%AD%89"><span class="toc-number">2.8.</span> <span class="toc-text">在 RTL 书写中如何考虑延迟、面积等</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#RTL-%E8%AE%BE%E8%AE%A1%E6%8C%87%E5%AF%BC%E8%A7%84%E5%88%99"><span class="toc-number">3.</span> <span class="toc-text">RTL 设计指导规则</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#%E9%9D%A2%E7%A7%AF%E4%B8%8E%E9%80%9F%E5%BA%A6%E4%BA%92%E6%8D%A2"><span class="toc-number">3.1.</span> <span class="toc-text">面积与速度互换</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E4%B9%92%E4%B9%93%E6%93%8D%E4%BD%9C"><span class="toc-number">3.2.</span> <span class="toc-text">乒乓操作</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E6%B5%81%E6%B0%B4%E7%BA%BF"><span class="toc-number">3.3.</span> <span class="toc-text">流水线</span></a></li></ol></li></ol></aside><a href="#" onclick="toggleTOC();return false;" class="toc-toggle"></a></main><footer><div class="paginator"><a href="/2025/11/21/Obsidian-NAS%E6%9E%81%E7%A9%BA%E9%97%B4-Cpolar%E5%90%8C%E6%AD%A5/" class="prev">PREV</a><a href="/2024/07/24/Zerotier/" class="next">NEXT</a></div><div id="disqus_thread"></div><script>var disqus_shortname = 'ssfortynine seansun';
var disqus_identifier = '2024/07/25/HardwareDesign1/';
var disqus_title = '芯动力——硬件加速设计方法';
var disqus_url = 'https://ssfortynine.xyz/sitemap.xml/2024/07/25/HardwareDesign1/';
(function() {
    var dsq = document.createElement('script'); dsq.type = 'text/javascript'; dsq.async = true;
    dsq.src = '//' + disqus_shortname + '.disqus.com/embed.js';
    (document.getElementsByTagName('head')[0] || document.getElementsByTagName('body')[0]).appendChild(dsq);
})();</script><script id="dsq-count-scr" src="//ssfortynine seansun.disqus.com/count.js" async></script><div class="copyright"><p>© 2025 <a href="https://ssfortynine.xyz/sitemap.xml">ssfortynine</a>, powered by <a href="https://hexo.io/" target="_blank">Hexo</a> and <a href="https://github.com/ssfortynine/hexo-theme-apollodark" target="_blank">hexo-theme-apollo</a>.</p></div></footer></div><script async src="//cdn.bootcss.com/mathjax/2.7.0/MathJax.js?config=TeX-MML-AM_CHTML" integrity="sha384-crwIf/BuaWM9rM65iM+dWFldgQ1Un8jWZMuh3puxb8TOY9+linwLoI7ZHZT+aekW" crossorigin="anonymous"></script></body></html>