<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<html xmlns="http://www.w3.org/1999/xhtml">
<head>
<meta http-equiv="Content-Type" content="text/xhtml;charset=UTF-8"/>
<meta http-equiv="X-UA-Compatible" content="IE=9"/>
<meta name="generator" content="Doxygen 1.8.14"/>
<meta name="viewport" content="width=device-width, initial-scale=1"/>
<title>Task 4: Elenco dei file</title>
<link href="tabs.css" rel="stylesheet" type="text/css"/>
<script type="text/javascript" src="jquery.js"></script>
<script type="text/javascript" src="dynsections.js"></script>
<link href="search/search.css" rel="stylesheet" type="text/css"/>
<script type="text/javascript" src="search/searchdata.js"></script>
<script type="text/javascript" src="search/search.js"></script>
<link href="doxygen.css" rel="stylesheet" type="text/css" />
</head>
<body>
<div id="top"><!-- do not remove this div, it is closed by doxygen! -->
<div id="titlearea">
<table cellspacing="0" cellpadding="0">
 <tbody>
 <tr style="height: 56px;">
  <td id="projectlogo"><img alt="Logo" src="LogoGruppoIV.jpg"/></td>
  <td id="projectalign" style="padding-left: 0.5em;">
   <div id="projectname">Task 4
   </div>
  </td>
 </tr>
 </tbody>
</table>
</div>
<!-- end header part -->
<!-- Generato da Doxygen 1.8.14 -->
<script type="text/javascript">
var searchBox = new SearchBox("searchBox", "search",false,'Cerca');
</script>
<script type="text/javascript" src="menudata.js"></script>
<script type="text/javascript" src="menu.js"></script>
<script type="text/javascript">
$(function() {
  initMenu('',true,false,'search.php','Cerca');
  $(document).ready(function() { init_search(); });
});
</script>
<div id="main-nav"></div>
</div><!-- top -->
<!-- window showing the filter options -->
<div id="MSearchSelectWindow"
     onmouseover="return searchBox.OnSearchSelectShow()"
     onmouseout="return searchBox.OnSearchSelectHide()"
     onkeydown="return searchBox.OnSearchSelectKey(event)">
</div>

<!-- iframe showing the search results (closed by default) -->
<div id="MSearchResultsWindow">
<iframe src="javascript:void(0)" frameborder="0" 
        name="MSearchResults" id="MSearchResults">
</iframe>
</div>

<div class="header">
  <div class="headertitle">
<div class="title">Elenco dei file</div>  </div>
</div><!--header-->
<div class="contents">
<div class="textblock">Questo è un elenco di tutti i file con una loro breve descrizione:</div><div class="directory">
<div class="levels">[livello di dettaglio <span onclick="javascript:toggleLevel(1);">1</span><span onclick="javascript:toggleLevel(2);">2</span><span onclick="javascript:toggleLevel(3);">3</span>]</div><table class="directory">
<tr id="row_0_" class="even"><td class="entry"><span style="width:0px;display:inline-block;">&#160;</span><span id="arr_0_" class="arrow" onclick="toggleFolder('0_')">&#9660;</span><span id="img_0_" class="iconfopen" onclick="toggleFolder('0_')">&#160;</span><a class="el" href="dir_86d4f6eab5528b0774fcd887f3b287e3.html" target="_self">Task4_v1_0</a></td><td class="desc"></td></tr>
<tr id="row_0_0_"><td class="entry"><span style="width:16px;display:inline-block;">&#160;</span><span id="arr_0_0_" class="arrow" onclick="toggleFolder('0_0_')">&#9660;</span><span id="img_0_0_" class="iconfopen" onclick="toggleFolder('0_0_')">&#160;</span><a class="el" href="dir_ac021fcf4ee8b879648f7fa3120d1da2.html" target="_self">src</a></td><td class="desc"></td></tr>
<tr id="row_0_0_0_" class="even"><td class="entry"><span style="width:48px;display:inline-block;">&#160;</span><a href="modulo__quadro_8vhd_source.html"><span class="icondoc"></span></a><a class="el" href="modulo__quadro_8vhd.html" target="_self">modulo_quadro.vhd</a></td><td class="desc">Il componente realizza il modulo quadro di un segnale complesso. Esso è realizzato utilizzando unicamente IP-Core messi a disposizione dalla Xilinx. Pertanto, la filosofia di progetto utilizzata è quella Strutturale </td></tr>
<tr id="row_0_0_1_"><td class="entry"><span style="width:48px;display:inline-block;">&#160;</span><a href="_task4__v1__0_2src_2_task4__m_8vhd_source.html"><span class="icondoc"></span></a><a class="el" href="_task4__v1__0_2src_2_task4__m_8vhd.html" target="_self">Task4_m.vhd</a></td><td class="desc">Questo componente include tutte le funzionalità che deve eseguire il Task 4. In particolare, in ingresso al componente vengono forniti 2 segnali complessi espressi su 64 bit (32 Im, 32 Re); in uscita, invece, è reso disponibile un segnale contenente la radice del rapporto del modulo quadro dei due segnali di ingresso. Tale segnale è espresso su 24 bit, di cui 13 sono la parte intera, 11 quella decimale. Tutto il componente è realizzato in modo tale da essere compatibile con interfaccia AXI4 Stream </td></tr>
<tr id="row_0_1_" class="even"><td class="entry"><span style="width:16px;display:inline-block;">&#160;</span><span id="arr_0_1_" class="arrow" onclick="toggleFolder('0_1_')">&#9660;</span><span id="img_0_1_" class="iconfopen" onclick="toggleFolder('0_1_')">&#160;</span><a class="el" href="dir_96bfd9759204f49ca4dc88dfca74f2b7.html" target="_self">tb</a></td><td class="desc"></td></tr>
<tr id="row_0_1_0_"><td class="entry"><span style="width:48px;display:inline-block;">&#160;</span><a href="_task4__v1__0_2tb_2task4__tb_8vhd_source.html"><span class="icondoc"></span></a><a class="el" href="_task4__v1__0_2tb_2task4__tb_8vhd.html" target="_self">task4_tb.vhd</a></td><td class="desc">Questo file realizza il primo test bench effettuato sul componente Task4. Inizialmente sono stati forniti in ingresso 2 numeri di piccole dimensioni per verificare facilmente il corretto funzionamento. In un secondo momento sono stati dati in ingresso 2 valori di Sum_Early e Sum_Late generati da uno script Matlab, il risultato è stato confrontato con quello ottenuto in Matlab </td></tr>
<tr id="row_1_" class="even"><td class="entry"><span style="width:0px;display:inline-block;">&#160;</span><span id="arr_1_" class="arrow" onclick="toggleFolder('1_')">&#9660;</span><span id="img_1_" class="iconfopen" onclick="toggleFolder('1_')">&#160;</span><a class="el" href="dir_0ad8d4df640a76ccb805acc591eea1f3.html" target="_self">Task4_v2_0</a></td><td class="desc"></td></tr>
<tr id="row_1_0_"><td class="entry"><span style="width:16px;display:inline-block;">&#160;</span><span id="arr_1_0_" class="arrow" onclick="toggleFolder('1_0_')">&#9660;</span><span id="img_1_0_" class="iconfopen" onclick="toggleFolder('1_0_')">&#160;</span><a class="el" href="dir_34eeff59a5208f901694d0e208a9fad8.html" target="_self">src</a></td><td class="desc"></td></tr>
<tr id="row_1_0_0_" class="even"><td class="entry"><span style="width:48px;display:inline-block;">&#160;</span><a href="abs__sqr__control__unit__m_8vhd_source.html"><span class="icondoc"></span></a><a class="el" href="abs__sqr__control__unit__m_8vhd.html" target="_self">abs_sqr_control_unit_m.vhd</a></td><td class="desc">Questo componente realizza una FSM per il controllo del componente che si occupa di calcolare il modulo quadro di un numero. Tale macchina a stati si è resa necessaria, per interfacciare il componente con AXI4 Stream </td></tr>
<tr id="row_1_0_1_"><td class="entry"><span style="width:48px;display:inline-block;">&#160;</span><a href="abs__sqr__operative__part__m_8vhd_source.html"><span class="icondoc"></span></a><a class="el" href="abs__sqr__operative__part__m_8vhd.html" target="_self">abs_sqr_operative_part_m.vhd</a></td><td class="desc">Questo componente ingloba in sè tutta la parte operativa del componente <a class="el" href="class_a_x_i4___stream___absolute___square__m.html">AXI4_Stream_Absolute_Square_m</a>. Al suo interno sono presenti 2 registri, che funzionano da buffer di ingresso e uscita; la logica comportamentale che realizza l'operazione di modulo quadro </td></tr>
<tr id="row_1_0_2_" class="even"><td class="entry"><span style="width:48px;display:inline-block;">&#160;</span><a href="_a_x_i4___stream___absolute___square__m_8vhd_source.html"><span class="icondoc"></span></a><a class="el" href="_a_x_i4___stream___absolute___square__m_8vhd.html" target="_self">AXI4_Stream_Absolute_Square_m.vhd</a></td><td class="desc">Il componente riceve in ingresso un segnale complesso, avente parte reale e parte immaginaria su 32 bit, e ne calcola il modulo quadro. Esso, attraverso l'utilizzo dei segnali tvalid, tready e tdata, è compatibile con interfaccia AXI4 Stream </td></tr>
<tr id="row_1_0_3_"><td class="entry"><span style="width:48px;display:inline-block;">&#160;</span><a href="_task4__v2__0_2src_2_a_x_i4___stream___divider__m_8vhd_source.html"><span class="icondoc"></span></a><a class="el" href="_task4__v2__0_2src_2_a_x_i4___stream___divider__m_8vhd.html" target="_self">AXI4_Stream_Divider_m.vhd</a></td><td class="desc">Questo componente fornito dalla Xilinx realizza realizza l'operazione di divisione </td></tr>
<tr id="row_1_0_4_" class="even"><td class="entry"><span style="width:48px;display:inline-block;">&#160;</span><a href="_a_x_i4___stream___square___root__m_8vhd_source.html"><span class="icondoc"></span></a><a class="el" href="_a_x_i4___stream___square___root__m_8vhd.html" target="_self">AXI4_Stream_Square_Root_m.vhd</a></td><td class="desc">Tale componente, attraverso una FSM, realizza il calcolo della radice quadrata di un numero </td></tr>
<tr id="row_1_0_5_"><td class="entry"><span style="width:48px;display:inline-block;">&#160;</span><a href="mod__quad__oper_8vhd_source.html"><span class="icondoc"></span></a><a class="el" href="mod__quad__oper_8vhd.html" target="_self">mod_quad_oper.vhd</a></td><td class="desc">Questo componente realizza il modulo quadro di un numero compmlesso. Si presuppone che sia la parte reale sia quella immaginaria del numero siano rappresentate entrambe sullo stesso numero di bit, in notazione signed integer. Si precisa, a tal proposito, che ai fini del progetto, essendo il modulo un numero positivo e nell'ottica del risparmio di spazio, questo componente tronca l'ultimo bit di uscita, che si sa apriori essere nullo. Per la sua realizzazione, è stata utilizzata una filosofia di progetto dataflow, in questo modo il sintetizzatore UG901 di Vivado cerca di inferire, lì dove possibile, le DSP48E presenti sulla Zynq Zybo </td></tr>
<tr id="row_1_0_6_" class="even"><td class="entry"><span style="width:48px;display:inline-block;">&#160;</span><a href="register__m_8vhd_source.html"><span class="icondoc"></span></a><a class="el" href="register__m_8vhd.html" target="_self">register_m.vhd</a></td><td class="desc">Attraverso una descrizione hardware puramente comportamentale viene implementato un registro semplice per la memorizzazione dei dati </td></tr>
<tr id="row_1_0_7_"><td class="entry"><span style="width:48px;display:inline-block;">&#160;</span><a href="_task4__v2__0_2src_2_task4__m_8vhd_source.html"><span class="icondoc"></span></a><a class="el" href="_task4__v2__0_2src_2_task4__m_8vhd.html" target="_self">Task4_m.vhd</a></td><td class="desc">Questo componente include tutte le funzionalità che deve eseguire il Task 4. In particolare, in ingresso al componente vengono forniti 2 segnali complessi espressi su 64 bit (32 Im, 32 Re); in uscita, invece, è reso disponibile un segnale contenente la radice del rapporto del modulo quadro dei due segnali di ingresso. Tale segnale è espresso su 24 bit, di cui 13 sono la parte intera, 11 quella decimale. Tutto il componente è realizzato in modo tale da essere compatibile con interfaccia AXI4 Stream </td></tr>
<tr id="row_1_1_" class="even"><td class="entry"><span style="width:16px;display:inline-block;">&#160;</span><span id="arr_1_1_" class="arrow" onclick="toggleFolder('1_1_')">&#9660;</span><span id="img_1_1_" class="iconfopen" onclick="toggleFolder('1_1_')">&#160;</span><a class="el" href="dir_5d0f3380bba9dd6e00f2505290e6c691.html" target="_self">tb</a></td><td class="desc"></td></tr>
<tr id="row_1_1_0_"><td class="entry"><span style="width:48px;display:inline-block;">&#160;</span><a href="_task4__automatic__tb_8vhd_source.html"><span class="icondoc"></span></a><a class="el" href="_task4__automatic__tb_8vhd.html" target="_self">Task4_automatic_tb.vhd</a></td><td class="desc">Con questo file si effettua un test bench su un numero significativo di elementi, pari a 1000. I dati in input al componente Task 4 vengono letti da 2 file generati da uno script Matlab (inputEarly.txt e inputLate.txt) </td></tr>
<tr id="row_1_1_1_" class="even"><td class="entry"><span style="width:48px;display:inline-block;">&#160;</span><a href="_task4__v2__0_2tb_2task4__tb_8vhd_source.html"><span class="icondoc"></span></a><a class="el" href="_task4__v2__0_2tb_2task4__tb_8vhd.html" target="_self">Task4_tb.vhd</a></td><td class="desc">Questo file è un semplice test bench del componente <a class="el" href="class_task4__m.html">Task4_m</a> realizzato. L'esperimento consiste nel far processare al circuito sintetizzato 2 valori di Sum_Early e Sum_Late generati da uno script Matlab fornito, e valutare se l'uscita restituita è coerente con il dato calcolato in Matlab </td></tr>
<tr id="row_2_"><td class="entry"><span style="width:0px;display:inline-block;">&#160;</span><span id="arr_2_" class="arrow" onclick="toggleFolder('2_')">&#9660;</span><span id="img_2_" class="iconfopen" onclick="toggleFolder('2_')">&#160;</span><a class="el" href="dir_b52eec921141b0602db1187e4fcac93c.html" target="_self">Task4_v2_1</a></td><td class="desc"></td></tr>
<tr id="row_2_0_" class="even"><td class="entry"><span style="width:16px;display:inline-block;">&#160;</span><span id="arr_2_0_" class="arrow" onclick="toggleFolder('2_0_')">&#9660;</span><span id="img_2_0_" class="iconfopen" onclick="toggleFolder('2_0_')">&#160;</span><a class="el" href="dir_1d4d29db16bb2e33b57d74123b10d779.html" target="_self">src</a></td><td class="desc"></td></tr>
<tr id="row_2_0_0_"><td class="entry"><span style="width:48px;display:inline-block;">&#160;</span><a href="_task4__v2__1_2src_2_a_x_i4___stream___divider__m_8vhd_source.html"><span class="icondoc"></span></a><a class="el" href="_task4__v2__1_2src_2_a_x_i4___stream___divider__m_8vhd.html" target="_self">AXI4_Stream_Divider_m.vhd</a></td><td class="desc">Questo componente fornito dalla Xilinx realizza realizza l'operazione di divisione </td></tr>
<tr id="row_2_0_1_" class="even"><td class="entry"><span style="width:48px;display:inline-block;">&#160;</span><a href="_task4__v2__1_2src_2_task4__m_8vhd_source.html"><span class="icondoc"></span></a><a class="el" href="_task4__v2__1_2src_2_task4__m_8vhd.html" target="_self">Task4_m.vhd</a></td><td class="desc">Questo componente include tutte le funzionalità che deve eseguire il Task 4. In particolare, in ingresso al componente vengono forniti 2 segnali complessi espressi su 64 bit (32 Im, 32 Re); in uscita, invece, è reso disponibile un segnale contenente la radice del rapporto del modulo quadro dei due segnali di ingresso. Tale segnale è espresso su 24 bit, di cui 13 sono la parte intera, 11 quella decimale. Tutto il componente è realizzato in modo tale da essere compatibile con interfaccia AXI4 Stream </td></tr>
</table>
</div><!-- directory -->
</div><!-- contents -->
<!-- start footer part -->
<hr class="footer"/><address class="footer"><small>
Generato da &#160;<a href="http://www.doxygen.org/index.html">
<img class="footer" src="doxygen.png" alt="doxygen"/>
</a> 1.8.14
</small></address>
</body>
</html>
