
///
/// Copyright (c) 2021 Arm Limited
/// SPDX-License-Identifier: MIT
///
/// Permission is hereby granted, free of charge, to any person obtaining a copy
/// of this software and associated documentation files (the "Software"), to deal
/// in the Software without restriction, including without limitation the rights
/// to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
/// copies of the Software, and to permit persons to whom the Software is
/// furnished to do so, subject to the following conditions:
///
/// The above copyright notice and this permission notice shall be included in all
/// copies or substantial portions of the Software.
///
/// THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
/// IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
/// FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE
/// AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
/// LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
/// OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
/// SOFTWARE.
///



///
/// This assembly code has been auto-generated.
/// Don't modify it directly.
///

.data
roots_inv:
.word   20558213
.word   66424611
.word   59465515
.word   39560591
.word 2042724475
.word 2817904349
.word 2405453525
.word 2621436017
.word   35339857
.word   13377101
.word   33252123
.word   16713319
.word   10815985
.word   56247925
.word   26943959
.word   51316823
.word 3650773007
.word 4021439371
.word 1538999337
.word 3611844009
.word   42042379
.word   26419651
.word   61522009
.word   23758817
.word 2254105077
.word 3415374909
.word 3742677415
.word 3187687967
.word   35776599
.word    6731445
.word    3030459
.word   41085059
.word    6685305
.word   24840267
.word   21119839
.word   32376869
.word 2658056071
.word  495707573
.word  440627873
.word 3991890395
.word   11319751
.word   57449959
.word   47736605
.word   25310795
.word  316214329
.word 2994890777
.word 2883238627
.word 1834006453
.word    5649915
.word   25847843
.word   62444027
.word   57855139
.word   43953263
.word    3973257
.word   45754835
.word   47438647
.word 1254205841
.word 3800349047
.word 3397129261
.word 3896527561
.word   34946213
.word   33401995
.word   57707227
.word   43655235
.word 4090836315
.word 2389950837
.word 1383072549
.word 2793176509
.word   30218957
.word   13073717
.word   41547715
.word   51082899
.word    6539853
.word   52712977
.word   15171525
.word   41070365
.word 1097807795
.word 1402229743
.word  857879099
.word 2467328739
.word    1421525
.word    5608953
.word    3344309
.word   54192527
.word 2006884651
.word 1547838471
.word 1835403851
.word 3288902769
.word   55532487
.word   25878283
.word    7519477
.word   10400227
.word   66449241
.word    4428811
.word   30618985
.word   46942975
.word 1923058343
.word 3711490549
.word 1530848407
.word 3263539969
.word   34238409
.word    7278675
.word   26316985
.word    1738533
.word 1976527415
.word 3553111469
.word 1070704967
.word  280554203
.word   29493541
.word   46179537
.word   61070425
.word   47641435
.word    8700655
.word   49217369
.word   14037329
.word   57068693
.word 2143064849
.word 3997596327
.word  594737327
.word 1214449003
.word    5988919
.word   27781261
.word   33650523
.word   40314383
.word 2046739401
.word 2556008819
.word 2602309285
.word 3711528945
.word   25356533
.word   59712043
.word   59431885
.word   42783775
.word   15118727
.word   16104593
.word   66551101
.word   27099659
.word  256676985
.word 2042883439
.word 2098783427
.word 1730866165
.word   52622279
.word   48542309
.word   28412919
.word   61490063
.word  111596089
.word 2392801179
.word  122296841
.word 4112339569
.word   17544659
.word   26761761
.word   28138345
.word    6006005
.word   49338991
.word   59052279
.word   54131019
.word   49172137
.word 2285599633
.word 1420334345
.word 1832318133
.word  203443031
.word   41164657
.word   23553921
.word   51075303
.word   11244857
.word 2292337295
.word 2218762879
.word 3660688665
.word 2196022471
.word   27161421
.word   12259351
.word   42183787
.word     260949
.word   49379395
.word   45318697
.word   65417737
.word   60522221
.word 2945787325
.word 2724075479
.word 2827626487
.word  482722579
.word    3629237
.word   60326323
.word   30569867
.word   31921231
.word 3571167563
.word 3851189325
.word 1517877365
.word 1275593137
.word   51477925
.word   23177153
.word   42516129
.word   23261199
.word   50523083
.word   29024109
.word   62634975
.word    5116371
.word 2363949621
.word 2792055443
.word 3296655905
.word 4093127725
.word   55626043
.word   15630981
.word   43717491
.word   14342369
.word 2004845765
.word 3862343547
.word 2436590221
.word 2109337887
.word    6776583
.word   33530533
.word   43598203
.word   59373651
.word   37946425
.word   47668559
.word   10775673
.word    3826249
.word  262354375
.word  703707313
.word 2790542727
.word 2635626423
.word   53733071
.word   10734019
.word   25306471
.word   54139625
.word  284438321
.word 3541161021
.word 2646073497
.word 3100573463
.word    1468391
.word    4426959
.word   42735737
.word   38665093
.word   33133879
.word    7139481
.word    8438111
.word   50341189
.word 3126759625
.word  523569511
.word 1408300193
.word 2172685499
.word   47558821
.word   33268441
.word   63536237
.word   26272521
.word  664584539
.word 2409420583
.word 3799958931
.word  835286775
.word    1854317
.word    2223865
.word   22962475
.word   36888515
.word   59868297
.word   15191207
.word   59108143
.word    4355773
.word  538432887
.word 3252336985
.word 1330506449
.word 4169984835
.word   27411989
.word   52176833
.word   52660121
.word   23140553
.word  652643307
.word 4178403903
.word 1113879143
.word 3574776119
.word   50275685
.word   12903773
.word   25228433
.word   55395235
.word    3868449
.word   66432231
.word   31236859
.word   13658415
.word 2938651359
.word  814700825
.word 1618291461
.word   49245393
.word   34409967
.word   12619783
.word   54561811
.word   61632377
.word 2233616401
.word 2820912633
.word  684470765
.word 3345631879
.word    7605279
.word   58319315
.word   16342937
.word   48148431
.word   62377755
.word   35459369
.word   27513701
.word   18346679
.word 4057153253
.word 3867838679
.word  589962907
.word 1692873545
.word    1824951
.word   40410247
.word   25935987
.word   53409853
.word 3034533193
.word 1425582457
.word 1695333773
.word 2628741571
.word   44896477
.word   66621379
.word   35702907
.word   44158149
.word   32881793
.word   18033685
.word   29367795
.word   16787671
.word 3741535615
.word 3094455787
.word 3934216205
.word 2459712809
.word   57730785
.word 3752846111
.word   42601623
.word 2096617833
.word   43352521
.word 3690485815
.word   59392861
.word  348348067
.word   65052633
.word 2878986791
.word   58217677
.word 4056132915
.word   57130935
.word 1821992521
.word   14439459
.word 3133213149
.word   30030779
.word 2105479749
.word    3784291
.word 1619664797
.word   48646815
.word  736619361
.word   15892551
.word 1112819129
.word   50479773
.word 2420367203
.word   20532335
.word 3597076881
.word   46242673
.word  523030159
.word   58797193
.word 3703057783
.word   34903951
.word 1308294769
.word   48022295
.word 1841701609
.word   62080381
.word  439327875
.word   55892463
.word 2714926097
.word    5286953
.word 1617227223
.word   40872659
.word 2110821165
.word   42133307
.word 3044632261
.word   54343827
.word 2777449837
.word    6014597
.word 2607901563
.word   25291403
.word 2170258293
.word   14166063
.word 3026038225
.word   31380141
.word 2294804307
.word   31709009
.word 3537982127
.word   12550399
.word  749630721
.word   21111903
.word  890081697
.word   65984707
.word 3797730621
.word   52266271
.word 2046406881
.word   12778219
.word 1732129557
.word   39517177
.word 3090726407
.word   12656259
.word 1564737405
.word   56722355
.word 4158093901
.word   27185869
.word 1015623475
.word   14750755
.word 3929819613
.word   65797823
.word 1198225217
.word   13164949
.word 3956469867
.word    1145583
.word  526375697
.word   12271567
.word 2565264945
.word   22449375
.word  789457185
.word   31982975
.word 4273139841
.word   35394733
.word  622767443
.word   23998611
.word 2970324333
.word   62038423
.word 3718333545
.word   32686385
.word 3430230223
.word   58757463
.word 3257980073
.word   41196349
.word 2848442051
.word    2430825
.word 1203831447
.word   26613973
.word 3660462379
.word    7832335
.word  785060593
.word   62228979
.word 1321333773
.word   12542317
.word  209379475
.word   18302687
.word  244412193
.word   48515911
.word 1716550329
.word   21796399
.word 1211449297
.word   27114239
.word  840186625
.word   33591847
.word 2457400281
.word   23796181
.word 3361945643
.word   52637069
.word 1938838643
.text
.align 4
roots_addr: .word roots_inv
.syntax unified
.type inv_ntt_n256_u32_33556993_28678040, %function
.global inv_ntt_n256_u32_33556993_28678040
inv_ntt_n256_u32_33556993_28678040:
// Save GPRs
push {r4-r11,lr}
// Save MVE vector registers
vpush {d8-d15}
// Use r14 as marker for r0 + 1008
add r14, r0, #1008
.equ modulus, 33556993
movw r12, #:lower16:modulus
movt r12, #:upper16:modulus
ldr r11, roots_addr
.equ modulus_inv, 3919317503
movw r4, #:lower16:modulus_inv
movt r4, #:upper16:modulus_inv
vldrw.s32 Q4, [r0,  #0]
vldrw.s32 Q5, [r0, #16]
vsub.s32 Q6, Q4, Q5
vadd.s32 Q4, Q4, Q5
vldrw.s32 Q5, [r11, #32]
vmul.u32 Q7, Q5, r4
vqrdmulh.s32 Q5, Q6, Q5
vmul.u32 Q6, Q6, Q7
vldrw.s32 Q7, [r0, #32]
vqrdmlah.s32 Q5, Q6, r12
vldrw.s32 Q0, [r0, #48]
vsub.s32 Q1, Q7, Q0
vldrw.s32 Q2, [r11, #48]
vadd.s32 Q7, Q7, Q0
vqrdmulh.s32 Q6, Q1, Q2
vsub.s32 Q3, Q4, Q7
vldrw.s32 Q2, [r11, #64]
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q4, Q7
vqrdmlah.s32 Q6, Q1, r12
vldrw.s32 Q7, [r11], #80
vsub.s32 Q4, Q5, Q6
vqrdmulh.s32 Q2, Q3, Q7
vadd.s32 Q1, Q5, Q6
vldrw.s32 Q5, [r11, #-64]
vmul.u32 Q3, Q3, Q5
vqrdmlah.s32 Q2, Q3, r12
vqrdmulh.s32 Q3, Q4, Q7
vldrw.s32 Q6, [r0,  #(64+0)]
vmul.u32 Q4, Q4, Q5
vldrw.s32 Q5, [r0, #(64+16)]
vqrdmlah.s32 Q3, Q4, r12
vst40.s32 {Q0,Q1,Q2,Q3}, [r0]
vsub.s32 Q4, Q6, Q5
vst43.s32 {Q0,Q1,Q2,Q3}, [r0]
vadd.s32 Q6, Q6, Q5
vldrw.s32 Q5, [r11, #32]
vmul.u32 Q7, Q5, r4
vst42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q5, Q4, Q5
vst41.s32 {Q0,Q1,Q2,Q3}, [r0]!
vmul.u32 Q4, Q4, Q7
vldrw.s32 Q7, [r0, #32]
vqrdmlah.s32 Q5, Q4, r12
vldrw.s32 Q0, [r0, #48]
vsub.s32 Q1, Q7, Q0
vldrw.s32 Q2, [r11, #48]
vadd.s32 Q7, Q7, Q0
vqrdmulh.s32 Q4, Q1, Q2
vsub.s32 Q3, Q6, Q7
vldrw.s32 Q2, [r11, #64]
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q6, Q7
vqrdmlah.s32 Q4, Q1, r12
vldrw.s32 Q7, [r11], #80
vsub.s32 Q6, Q5, Q4
vqrdmulh.s32 Q2, Q3, Q7
vadd.s32 Q1, Q5, Q4
vldrw.s32 Q5, [r11, #-64]
vmul.u32 Q3, Q3, Q5
vqrdmlah.s32 Q2, Q3, r12
vqrdmulh.s32 Q3, Q6, Q7
vldrw.s32 Q4, [r0,  #(64+0)]
vmul.u32 Q6, Q6, Q5
vldrw.s32 Q5, [r0, #(64+16)]
vqrdmlah.s32 Q3, Q6, r12
vst40.s32 {Q0,Q1,Q2,Q3}, [r0]
vsub.s32 Q6, Q4, Q5
vst43.s32 {Q0,Q1,Q2,Q3}, [r0]
vadd.s32 Q4, Q4, Q5
vldrw.s32 Q5, [r11, #32]
vmul.u32 Q7, Q5, r4
vst42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q5, Q6, Q5
vst41.s32 {Q0,Q1,Q2,Q3}, [r0]!
vmul.u32 Q6, Q6, Q7
vldrw.s32 Q7, [r0, #32]
vqrdmlah.s32 Q5, Q6, r12
vldrw.s32 Q0, [r0, #48]
vsub.s32 Q1, Q7, Q0
vldrw.s32 Q2, [r11, #48]
vadd.s32 Q7, Q7, Q0
vqrdmulh.s32 Q6, Q1, Q2
vsub.s32 Q3, Q4, Q7
vldrw.s32 Q2, [r11, #64]
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q4, Q7
vqrdmlah.s32 Q6, Q1, r12
vldrw.s32 Q7, [r11], #80
vsub.s32 Q4, Q5, Q6
vqrdmulh.s32 Q2, Q3, Q7
vadd.s32 Q1, Q5, Q6
vldrw.s32 Q5, [r11, #-64]
vmul.u32 Q3, Q3, Q5
vqrdmlah.s32 Q2, Q3, r12
vqrdmulh.s32 Q3, Q4, Q7
vldrw.s32 Q6, [r0,  #(64+0)]
vmul.u32 Q4, Q4, Q5
vldrw.s32 Q5, [r0, #(64+16)]
vqrdmlah.s32 Q3, Q4, r12
vst40.s32 {Q0,Q1,Q2,Q3}, [r0]
vsub.s32 Q4, Q6, Q5
vst43.s32 {Q0,Q1,Q2,Q3}, [r0]
vadd.s32 Q6, Q6, Q5
vldrw.s32 Q5, [r11, #32]
vmul.u32 Q7, Q5, r4
vst42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q5, Q4, Q5
vst41.s32 {Q0,Q1,Q2,Q3}, [r0]!
vmul.u32 Q4, Q4, Q7
vldrw.s32 Q7, [r0, #32]
vqrdmlah.s32 Q5, Q4, r12
vldrw.s32 Q0, [r0, #48]
vsub.s32 Q1, Q7, Q0
vldrw.s32 Q2, [r11, #48]
vadd.s32 Q7, Q7, Q0
vqrdmulh.s32 Q4, Q1, Q2
vsub.s32 Q3, Q6, Q7
vldrw.s32 Q2, [r11, #64]
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q6, Q7
vqrdmlah.s32 Q4, Q1, r12
vldrw.s32 Q7, [r11], #80
vsub.s32 Q6, Q5, Q4
vqrdmulh.s32 Q2, Q3, Q7
vadd.s32 Q1, Q5, Q4
vldrw.s32 Q5, [r11, #-64]
vmul.u32 Q3, Q3, Q5
vqrdmlah.s32 Q2, Q3, r12
vqrdmulh.s32 Q3, Q6, Q7
vldrw.s32 Q4, [r0,  #(64+0)]
vmul.u32 Q6, Q6, Q5
vldrw.s32 Q5, [r0, #(64+16)]
vqrdmlah.s32 Q3, Q6, r12
vst40.s32 {Q0,Q1,Q2,Q3}, [r0]
vsub.s32 Q6, Q4, Q5
vst43.s32 {Q0,Q1,Q2,Q3}, [r0]
vadd.s32 Q4, Q4, Q5
vldrw.s32 Q5, [r11, #32]
vmul.u32 Q7, Q5, r4
vst42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q5, Q6, Q5
vst41.s32 {Q0,Q1,Q2,Q3}, [r0]!
vmul.u32 Q6, Q6, Q7
vldrw.s32 Q7, [r0, #32]
vqrdmlah.s32 Q5, Q6, r12
vldrw.s32 Q0, [r0, #48]
vsub.s32 Q1, Q7, Q0
vldrw.s32 Q2, [r11, #48]
vadd.s32 Q7, Q7, Q0
vqrdmulh.s32 Q6, Q1, Q2
vsub.s32 Q3, Q4, Q7
vldrw.s32 Q2, [r11, #64]
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q4, Q7
vqrdmlah.s32 Q6, Q1, r12
vldrw.s32 Q7, [r11], #80
vsub.s32 Q4, Q5, Q6
vqrdmulh.s32 Q2, Q3, Q7
vadd.s32 Q1, Q5, Q6
vldrw.s32 Q5, [r11, #-64]
vmul.u32 Q3, Q3, Q5
vqrdmlah.s32 Q2, Q3, r12
vqrdmulh.s32 Q3, Q4, Q7
vldrw.s32 Q6, [r0,  #(64+0)]
vmul.u32 Q4, Q4, Q5
vldrw.s32 Q5, [r0, #(64+16)]
vqrdmlah.s32 Q3, Q4, r12
vst40.s32 {Q0,Q1,Q2,Q3}, [r0]
vsub.s32 Q4, Q6, Q5
vst43.s32 {Q0,Q1,Q2,Q3}, [r0]
vadd.s32 Q6, Q6, Q5
vldrw.s32 Q5, [r11, #32]
vmul.u32 Q7, Q5, r4
vst42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q5, Q4, Q5
vst41.s32 {Q0,Q1,Q2,Q3}, [r0]!
vmul.u32 Q4, Q4, Q7
vldrw.s32 Q7, [r0, #32]
vqrdmlah.s32 Q5, Q4, r12
vldrw.s32 Q0, [r0, #48]
vsub.s32 Q1, Q7, Q0
vldrw.s32 Q2, [r11, #48]
vadd.s32 Q7, Q7, Q0
vqrdmulh.s32 Q4, Q1, Q2
vsub.s32 Q3, Q6, Q7
vldrw.s32 Q2, [r11, #64]
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q6, Q7
vqrdmlah.s32 Q4, Q1, r12
vldrw.s32 Q7, [r11], #80
vsub.s32 Q6, Q5, Q4
vqrdmulh.s32 Q2, Q3, Q7
vadd.s32 Q1, Q5, Q4
vldrw.s32 Q5, [r11, #-64]
vmul.u32 Q3, Q3, Q5
vqrdmlah.s32 Q2, Q3, r12
vqrdmulh.s32 Q3, Q6, Q7
vldrw.s32 Q4, [r0,  #(64+0)]
vmul.u32 Q6, Q6, Q5
vldrw.s32 Q5, [r0, #(64+16)]
vqrdmlah.s32 Q3, Q6, r12
vst40.s32 {Q0,Q1,Q2,Q3}, [r0]
vsub.s32 Q6, Q4, Q5
vst43.s32 {Q0,Q1,Q2,Q3}, [r0]
vadd.s32 Q4, Q4, Q5
vldrw.s32 Q5, [r11, #32]
vmul.u32 Q7, Q5, r4
vst42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q5, Q6, Q5
vst41.s32 {Q0,Q1,Q2,Q3}, [r0]!
vmul.u32 Q6, Q6, Q7
vldrw.s32 Q7, [r0, #32]
vqrdmlah.s32 Q5, Q6, r12
vldrw.s32 Q0, [r0, #48]
vsub.s32 Q1, Q7, Q0
vldrw.s32 Q2, [r11, #48]
vadd.s32 Q7, Q7, Q0
vqrdmulh.s32 Q6, Q1, Q2
vsub.s32 Q3, Q4, Q7
vldrw.s32 Q2, [r11, #64]
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q4, Q7
vqrdmlah.s32 Q6, Q1, r12
vldrw.s32 Q7, [r11], #80
vsub.s32 Q4, Q5, Q6
vqrdmulh.s32 Q2, Q3, Q7
vadd.s32 Q1, Q5, Q6
vldrw.s32 Q5, [r11, #-64]
vmul.u32 Q3, Q3, Q5
vqrdmlah.s32 Q2, Q3, r12
vqrdmulh.s32 Q3, Q4, Q7
vldrw.s32 Q6, [r0,  #(64+0)]
vmul.u32 Q4, Q4, Q5
vldrw.s32 Q5, [r0, #(64+16)]
vqrdmlah.s32 Q3, Q4, r12
vst40.s32 {Q0,Q1,Q2,Q3}, [r0]
vsub.s32 Q4, Q6, Q5
vst43.s32 {Q0,Q1,Q2,Q3}, [r0]
vadd.s32 Q6, Q6, Q5
vldrw.s32 Q5, [r11, #32]
vmul.u32 Q7, Q5, r4
vst42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q5, Q4, Q5
vst41.s32 {Q0,Q1,Q2,Q3}, [r0]!
vmul.u32 Q4, Q4, Q7
vldrw.s32 Q7, [r0, #32]
vqrdmlah.s32 Q5, Q4, r12
vldrw.s32 Q0, [r0, #48]
vsub.s32 Q1, Q7, Q0
vldrw.s32 Q2, [r11, #48]
vadd.s32 Q7, Q7, Q0
vqrdmulh.s32 Q4, Q1, Q2
vsub.s32 Q3, Q6, Q7
vldrw.s32 Q2, [r11, #64]
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q6, Q7
vqrdmlah.s32 Q4, Q1, r12
vldrw.s32 Q7, [r11], #80
vsub.s32 Q6, Q5, Q4
vqrdmulh.s32 Q2, Q3, Q7
vadd.s32 Q1, Q5, Q4
vldrw.s32 Q5, [r11, #-64]
vmul.u32 Q3, Q3, Q5
vqrdmlah.s32 Q2, Q3, r12
vqrdmulh.s32 Q3, Q6, Q7
vldrw.s32 Q4, [r0,  #(64+0)]
vmul.u32 Q6, Q6, Q5
vldrw.s32 Q5, [r0, #(64+16)]
vqrdmlah.s32 Q3, Q6, r12
vst40.s32 {Q0,Q1,Q2,Q3}, [r0]
vsub.s32 Q6, Q4, Q5
vst43.s32 {Q0,Q1,Q2,Q3}, [r0]
vadd.s32 Q4, Q4, Q5
vldrw.s32 Q5, [r11, #32]
vmul.u32 Q7, Q5, r4
vst42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q5, Q6, Q5
vst41.s32 {Q0,Q1,Q2,Q3}, [r0]!
vmul.u32 Q6, Q6, Q7
vldrw.s32 Q7, [r0, #32]
vqrdmlah.s32 Q5, Q6, r12
vldrw.s32 Q0, [r0, #48]
vsub.s32 Q1, Q7, Q0
vldrw.s32 Q2, [r11, #48]
vadd.s32 Q7, Q7, Q0
vqrdmulh.s32 Q6, Q1, Q2
vsub.s32 Q3, Q4, Q7
vldrw.s32 Q2, [r11, #64]
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q4, Q7
vqrdmlah.s32 Q6, Q1, r12
vldrw.s32 Q7, [r11], #80
vsub.s32 Q4, Q5, Q6
vqrdmulh.s32 Q2, Q3, Q7
vadd.s32 Q1, Q5, Q6
vldrw.s32 Q5, [r11, #-64]
vmul.u32 Q3, Q3, Q5
vqrdmlah.s32 Q2, Q3, r12
vqrdmulh.s32 Q3, Q4, Q7
vldrw.s32 Q6, [r0,  #(64+0)]
vmul.u32 Q4, Q4, Q5
vldrw.s32 Q5, [r0, #(64+16)]
vqrdmlah.s32 Q3, Q4, r12
vst40.s32 {Q0,Q1,Q2,Q3}, [r0]
vsub.s32 Q4, Q6, Q5
vst43.s32 {Q0,Q1,Q2,Q3}, [r0]
vadd.s32 Q6, Q6, Q5
vldrw.s32 Q5, [r11, #32]
vmul.u32 Q7, Q5, r4
vst42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q5, Q4, Q5
vst41.s32 {Q0,Q1,Q2,Q3}, [r0]!
vmul.u32 Q4, Q4, Q7
vldrw.s32 Q7, [r0, #32]
vqrdmlah.s32 Q5, Q4, r12
vldrw.s32 Q0, [r0, #48]
vsub.s32 Q1, Q7, Q0
vldrw.s32 Q2, [r11, #48]
vadd.s32 Q7, Q7, Q0
vqrdmulh.s32 Q4, Q1, Q2
vsub.s32 Q3, Q6, Q7
vldrw.s32 Q2, [r11, #64]
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q6, Q7
vqrdmlah.s32 Q4, Q1, r12
vldrw.s32 Q7, [r11], #80
vsub.s32 Q6, Q5, Q4
vqrdmulh.s32 Q2, Q3, Q7
vadd.s32 Q1, Q5, Q4
vldrw.s32 Q5, [r11, #-64]
vmul.u32 Q3, Q3, Q5
vqrdmlah.s32 Q2, Q3, r12
vqrdmulh.s32 Q3, Q6, Q7
vldrw.s32 Q4, [r0,  #(64+0)]
vmul.u32 Q6, Q6, Q5
vldrw.s32 Q5, [r0, #(64+16)]
vqrdmlah.s32 Q3, Q6, r12
vst40.s32 {Q0,Q1,Q2,Q3}, [r0]
vsub.s32 Q6, Q4, Q5
vst43.s32 {Q0,Q1,Q2,Q3}, [r0]
vadd.s32 Q4, Q4, Q5
vldrw.s32 Q5, [r11, #32]
vmul.u32 Q7, Q5, r4
vst42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q5, Q6, Q5
vst41.s32 {Q0,Q1,Q2,Q3}, [r0]!
vmul.u32 Q6, Q6, Q7
vldrw.s32 Q7, [r0, #32]
vqrdmlah.s32 Q5, Q6, r12
vldrw.s32 Q0, [r0, #48]
vsub.s32 Q1, Q7, Q0
vldrw.s32 Q2, [r11, #48]
vadd.s32 Q7, Q7, Q0
vqrdmulh.s32 Q6, Q1, Q2
vsub.s32 Q3, Q4, Q7
vldrw.s32 Q2, [r11, #64]
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q4, Q7
vqrdmlah.s32 Q6, Q1, r12
vldrw.s32 Q7, [r11], #80
vsub.s32 Q4, Q5, Q6
vqrdmulh.s32 Q2, Q3, Q7
vadd.s32 Q1, Q5, Q6
vldrw.s32 Q5, [r11, #-64]
vmul.u32 Q3, Q3, Q5
vqrdmlah.s32 Q2, Q3, r12
vqrdmulh.s32 Q3, Q4, Q7
vldrw.s32 Q6, [r0,  #(64+0)]
vmul.u32 Q4, Q4, Q5
vldrw.s32 Q5, [r0, #(64+16)]
vqrdmlah.s32 Q3, Q4, r12
vst40.s32 {Q0,Q1,Q2,Q3}, [r0]
vsub.s32 Q4, Q6, Q5
vst43.s32 {Q0,Q1,Q2,Q3}, [r0]
vadd.s32 Q6, Q6, Q5
vldrw.s32 Q5, [r11, #32]
vmul.u32 Q7, Q5, r4
vst42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q5, Q4, Q5
vst41.s32 {Q0,Q1,Q2,Q3}, [r0]!
vmul.u32 Q4, Q4, Q7
vldrw.s32 Q7, [r0, #32]
vqrdmlah.s32 Q5, Q4, r12
vldrw.s32 Q0, [r0, #48]
vsub.s32 Q1, Q7, Q0
vldrw.s32 Q2, [r11, #48]
vadd.s32 Q7, Q7, Q0
vqrdmulh.s32 Q4, Q1, Q2
vsub.s32 Q3, Q6, Q7
vldrw.s32 Q2, [r11, #64]
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q6, Q7
vqrdmlah.s32 Q4, Q1, r12
vldrw.s32 Q7, [r11], #80
vsub.s32 Q6, Q5, Q4
vqrdmulh.s32 Q2, Q3, Q7
vadd.s32 Q1, Q5, Q4
vldrw.s32 Q5, [r11, #-64]
vmul.u32 Q3, Q3, Q5
vqrdmlah.s32 Q2, Q3, r12
vqrdmulh.s32 Q3, Q6, Q7
vldrw.s32 Q4, [r0,  #(64+0)]
vmul.u32 Q6, Q6, Q5
vldrw.s32 Q5, [r0, #(64+16)]
vqrdmlah.s32 Q3, Q6, r12
vst40.s32 {Q0,Q1,Q2,Q3}, [r0]
vsub.s32 Q6, Q4, Q5
vst43.s32 {Q0,Q1,Q2,Q3}, [r0]
vadd.s32 Q4, Q4, Q5
vldrw.s32 Q5, [r11, #32]
vmul.u32 Q7, Q5, r4
vst42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q5, Q6, Q5
vst41.s32 {Q0,Q1,Q2,Q3}, [r0]!
vmul.u32 Q6, Q6, Q7
vldrw.s32 Q7, [r0, #32]
vqrdmlah.s32 Q5, Q6, r12
vldrw.s32 Q0, [r0, #48]
vsub.s32 Q1, Q7, Q0
vldrw.s32 Q2, [r11, #48]
vadd.s32 Q7, Q7, Q0
vqrdmulh.s32 Q6, Q1, Q2
vsub.s32 Q3, Q4, Q7
vldrw.s32 Q2, [r11, #64]
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q4, Q7
vqrdmlah.s32 Q6, Q1, r12
vldrw.s32 Q7, [r11], #80
vsub.s32 Q4, Q5, Q6
vqrdmulh.s32 Q2, Q3, Q7
vadd.s32 Q1, Q5, Q6
vldrw.s32 Q5, [r11, #-64]
vmul.u32 Q3, Q3, Q5
vqrdmlah.s32 Q2, Q3, r12
vqrdmulh.s32 Q3, Q4, Q7
vldrw.s32 Q6, [r0,  #(64+0)]
vmul.u32 Q4, Q4, Q5
vldrw.s32 Q5, [r0, #(64+16)]
vqrdmlah.s32 Q3, Q4, r12
vst40.s32 {Q0,Q1,Q2,Q3}, [r0]
vsub.s32 Q4, Q6, Q5
vst43.s32 {Q0,Q1,Q2,Q3}, [r0]
vadd.s32 Q6, Q6, Q5
vldrw.s32 Q5, [r11, #32]
vmul.u32 Q7, Q5, r4
vst42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q5, Q4, Q5
vst41.s32 {Q0,Q1,Q2,Q3}, [r0]!
vmul.u32 Q4, Q4, Q7
vldrw.s32 Q7, [r0, #32]
vqrdmlah.s32 Q5, Q4, r12
vldrw.s32 Q0, [r0, #48]
vsub.s32 Q1, Q7, Q0
vldrw.s32 Q2, [r11, #48]
vadd.s32 Q7, Q7, Q0
vqrdmulh.s32 Q4, Q1, Q2
vsub.s32 Q3, Q6, Q7
vldrw.s32 Q2, [r11, #64]
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q6, Q7
vqrdmlah.s32 Q4, Q1, r12
vldrw.s32 Q7, [r11], #80
vsub.s32 Q6, Q5, Q4
vqrdmulh.s32 Q2, Q3, Q7
vadd.s32 Q1, Q5, Q4
vldrw.s32 Q5, [r11, #-64]
vmul.u32 Q3, Q3, Q5
vqrdmlah.s32 Q2, Q3, r12
vqrdmulh.s32 Q3, Q6, Q7
vldrw.s32 Q4, [r0,  #(64+0)]
vmul.u32 Q6, Q6, Q5
vldrw.s32 Q5, [r0, #(64+16)]
vqrdmlah.s32 Q3, Q6, r12
vst40.s32 {Q0,Q1,Q2,Q3}, [r0]
vsub.s32 Q6, Q4, Q5
vst43.s32 {Q0,Q1,Q2,Q3}, [r0]
vadd.s32 Q4, Q4, Q5
vldrw.s32 Q5, [r11, #32]
vmul.u32 Q7, Q5, r4
vst42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q5, Q6, Q5
vst41.s32 {Q0,Q1,Q2,Q3}, [r0]!
vmul.u32 Q6, Q6, Q7
vldrw.s32 Q7, [r0, #32]
vqrdmlah.s32 Q5, Q6, r12
vldrw.s32 Q0, [r0, #48]
vsub.s32 Q1, Q7, Q0
vldrw.s32 Q2, [r11, #48]
vadd.s32 Q7, Q7, Q0
vqrdmulh.s32 Q6, Q1, Q2
vsub.s32 Q3, Q4, Q7
vldrw.s32 Q2, [r11, #64]
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q4, Q7
vqrdmlah.s32 Q6, Q1, r12
vldrw.s32 Q7, [r11], #80
vsub.s32 Q4, Q5, Q6
vqrdmulh.s32 Q2, Q3, Q7
vadd.s32 Q1, Q5, Q6
vldrw.s32 Q5, [r11, #-64]
vmul.u32 Q3, Q3, Q5
vqrdmlah.s32 Q2, Q3, r12
vqrdmulh.s32 Q3, Q4, Q7
vldrw.s32 Q6, [r0,  #(64+0)]
vmul.u32 Q4, Q4, Q5
vldrw.s32 Q5, [r0, #(64+16)]
vqrdmlah.s32 Q3, Q4, r12
vst40.s32 {Q0,Q1,Q2,Q3}, [r0]
vsub.s32 Q4, Q6, Q5
vst43.s32 {Q0,Q1,Q2,Q3}, [r0]
vadd.s32 Q6, Q6, Q5
vldrw.s32 Q5, [r11, #32]
vmul.u32 Q7, Q5, r4
vst42.s32 {Q0,Q1,Q2,Q3}, [r0]
vqrdmulh.s32 Q5, Q4, Q5
vst41.s32 {Q0,Q1,Q2,Q3}, [r0]!
vmul.u32 Q4, Q4, Q7
vldrw.s32 Q7, [r0, #32]
vqrdmlah.s32 Q5, Q4, r12
vldrw.s32 Q0, [r0, #48]
vsub.s32 Q1, Q7, Q0
vldrw.s32 Q2, [r11, #48]
vadd.s32 Q7, Q7, Q0
vqrdmulh.s32 Q4, Q1, Q2
vsub.s32 Q3, Q6, Q7
vldrw.s32 Q2, [r11, #64]
vmul.u32 Q1, Q1, Q2
vadd.s32 Q0, Q6, Q7
vqrdmlah.s32 Q4, Q1, r12
vldrw.s32 Q7, [r11], #80
vsub.s32 Q6, Q5, Q4
vqrdmulh.s32 Q2, Q3, Q7
vadd.s32 Q1, Q5, Q4
vldrw.s32 Q5, [r11, #-64]
vmul.u32 Q3, Q3, Q5
vqrdmlah.s32 Q2, Q3, r12
vqrdmulh.s32 Q3, Q6, Q7
vmul.u32 Q6, Q6, Q5
vqrdmlah.s32 Q3, Q6, r12
vst40.s32 {Q0,Q1,Q2,Q3}, [r0]
vst41.s32 {Q0,Q1,Q2,Q3}, [r0]
vst42.s32 {Q0,Q1,Q2,Q3}, [r0]
vst43.s32 {Q0,Q1,Q2,Q3}, [r0]!
sub r0, r0, #1024
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[0]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 0)]
// input[4]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 4)]
vsub.s32 Q0, Q2, Q3
// input[8]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 8)]
vadd.s32 Q2, Q2, Q3
// input[12]: Load as Q5
vldrw.u32 Q5, [r0, #(4 * 12)]
vqrdmulh.s32 Q3, Q0, r8
vsub.s32 Q1, Q4, Q5
vmul.u32 Q0, Q0, r7
vadd.s32 Q4, Q4, Q5
vqrdmlah.s32 Q3, Q0, r12
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q0, Q2, Q4
vmul.u32 Q1, Q1, r5
vadd.s32 Q2, Q2, Q4
vqrdmlah.s32 Q5, Q1, r12
// input[16]: Load as Q6
vldrw.u32 Q6, [r0, #(4 * 16)]
vqrdmulh.s32 Q4, Q0, r10
vsub.s32 Q1, Q3, Q5
vmul.u32 Q0, Q0, r9
// input[20]: Load as Q7
vldrw.u32 Q7, [r0, #(4 * 20)]
vadd.s32 Q3, Q3, Q5
vqrdmlah.s32 Q4, Q0, r12
vstrw.u32 Q4, [r0,#(32)]
// Release input[8] from Q4
vqrdmulh.s32 Q5, Q1, r10
vstrw.u32 Q2, [r0,#(0)]
// Release input[0] from Q2
vmul.u32 Q1, Q1, r9
vstrw.u32 Q3, [r0,#(16)]
// Release input[4] from Q3
vqrdmlah.s32 Q5, Q1, r12
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[16]: Already loaded as Q6
// input[20]: Already loaded as Q7
vsub.s32 Q0, Q6, Q7
// input[24]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 24)]
vadd.s32 Q6, Q6, Q7
// input[28]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 28)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q1, Q2, Q3
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q3
vqrdmlah.s32 Q7, Q0, r12
vstrw.u32 Q5, [r0,#(48)]
// Release input[12] from Q5
vqrdmulh.s32 Q3, Q1, r6
vsub.s32 Q0, Q6, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q6, Q6, Q2
vqrdmlah.s32 Q3, Q1, r12
// input[32]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 32)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q7, Q3
vmul.u32 Q0, Q0, r9
// input[36]: Load as Q5
vldrw.u32 Q5, [r0, #(4 * 36)]
vadd.s32 Q7, Q7, Q3
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r0,#(96)]
// Release input[24] from Q2
vqrdmulh.s32 Q3, Q1, r10
vstrw.u32 Q6, [r0,#(64)]
// Release input[16] from Q6
vmul.u32 Q1, Q1, r9
vstrw.u32 Q7, [r0,#(80)]
// Release input[20] from Q7
vqrdmlah.s32 Q3, Q1, r12
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[32]: Already loaded as Q4
// input[36]: Already loaded as Q5
vsub.s32 Q0, Q4, Q5
// input[40]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 40)]
vadd.s32 Q4, Q4, Q5
// input[44]: Load as Q6
vldrw.u32 Q6, [r0, #(4 * 44)]
vqrdmulh.s32 Q5, Q0, r8
vsub.s32 Q1, Q2, Q6
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q6
vqrdmlah.s32 Q5, Q0, r12
vstrw.u32 Q3, [r0,#(112)]
// Release input[28] from Q3
vqrdmulh.s32 Q6, Q1, r6
vsub.s32 Q0, Q4, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q6, Q1, r12
// input[48]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 48)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q5, Q6
vmul.u32 Q0, Q0, r9
// input[52]: Load as Q7
vldrw.u32 Q7, [r0, #(4 * 52)]
vadd.s32 Q5, Q5, Q6
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r0,#(160)]
// Release input[40] from Q2
vqrdmulh.s32 Q6, Q1, r10
vstrw.u32 Q4, [r0,#(128)]
// Release input[32] from Q4
vmul.u32 Q1, Q1, r9
vstrw.u32 Q5, [r0,#(144)]
// Release input[36] from Q5
vqrdmlah.s32 Q6, Q1, r12
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[48]: Already loaded as Q3
// input[52]: Already loaded as Q7
vsub.s32 Q0, Q3, Q7
// input[56]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 56)]
vadd.s32 Q3, Q3, Q7
// input[60]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 60)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q1, Q2, Q4
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q4
vqrdmlah.s32 Q7, Q0, r12
vstrw.u32 Q6, [r0,#(176)]
// Release input[44] from Q6
vqrdmulh.s32 Q4, Q1, r6
vsub.s32 Q0, Q3, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q3, Q3, Q2
vqrdmlah.s32 Q4, Q1, r12
// input[64]: Load as Q5
vldrw.u32 Q5, [r0, #(4 * 64)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q7, Q4
vmul.u32 Q0, Q0, r9
// input[68]: Load as Q6
vldrw.u32 Q6, [r0, #(4 * 68)]
vadd.s32 Q7, Q7, Q4
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r0,#(224)]
// Release input[56] from Q2
vqrdmulh.s32 Q4, Q1, r10
vstrw.u32 Q3, [r0,#(192)]
// Release input[48] from Q3
vmul.u32 Q1, Q1, r9
vstrw.u32 Q7, [r0,#(208)]
// Release input[52] from Q7
vqrdmlah.s32 Q4, Q1, r12
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[64]: Already loaded as Q5
// input[68]: Already loaded as Q6
vsub.s32 Q0, Q5, Q6
// input[72]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 72)]
vadd.s32 Q5, Q5, Q6
// input[76]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 76)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q1, Q2, Q3
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q3
vqrdmlah.s32 Q6, Q0, r12
vstrw.u32 Q4, [r0,#(240)]
// Release input[60] from Q4
vqrdmulh.s32 Q3, Q1, r6
vsub.s32 Q0, Q5, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q5, Q5, Q2
vqrdmlah.s32 Q3, Q1, r12
// input[80]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 80)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q6, Q3
vmul.u32 Q0, Q0, r9
// input[84]: Load as Q7
vldrw.u32 Q7, [r0, #(4 * 84)]
vadd.s32 Q6, Q6, Q3
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r0,#(288)]
// Release input[72] from Q2
vqrdmulh.s32 Q3, Q1, r10
vstrw.u32 Q5, [r0,#(256)]
// Release input[64] from Q5
vmul.u32 Q1, Q1, r9
vstrw.u32 Q6, [r0,#(272)]
// Release input[68] from Q6
vqrdmlah.s32 Q3, Q1, r12
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[80]: Already loaded as Q4
// input[84]: Already loaded as Q7
vsub.s32 Q0, Q4, Q7
// input[88]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 88)]
vadd.s32 Q4, Q4, Q7
// input[92]: Load as Q5
vldrw.u32 Q5, [r0, #(4 * 92)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q1, Q2, Q5
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q5
vqrdmlah.s32 Q7, Q0, r12
vstrw.u32 Q3, [r0,#(304)]
// Release input[76] from Q3
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q0, Q4, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q5, Q1, r12
// input[96]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 96)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q7, Q5
vmul.u32 Q0, Q0, r9
// input[100]: Load as Q6
vldrw.u32 Q6, [r0, #(4 * 100)]
vadd.s32 Q7, Q7, Q5
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r0,#(352)]
// Release input[88] from Q2
vqrdmulh.s32 Q5, Q1, r10
vstrw.u32 Q4, [r0,#(320)]
// Release input[80] from Q4
vmul.u32 Q1, Q1, r9
vstrw.u32 Q7, [r0,#(336)]
// Release input[84] from Q7
vqrdmlah.s32 Q5, Q1, r12
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[96]: Already loaded as Q3
// input[100]: Already loaded as Q6
vsub.s32 Q0, Q3, Q6
// input[104]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 104)]
vadd.s32 Q3, Q3, Q6
// input[108]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 108)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q1, Q2, Q4
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q4
vqrdmlah.s32 Q6, Q0, r12
vstrw.u32 Q5, [r0,#(368)]
// Release input[92] from Q5
vqrdmulh.s32 Q4, Q1, r6
vsub.s32 Q0, Q3, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q3, Q3, Q2
vqrdmlah.s32 Q4, Q1, r12
// input[112]: Load as Q5
vldrw.u32 Q5, [r0, #(4 * 112)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q6, Q4
vmul.u32 Q0, Q0, r9
// input[116]: Load as Q7
vldrw.u32 Q7, [r0, #(4 * 116)]
vadd.s32 Q6, Q6, Q4
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r0,#(416)]
// Release input[104] from Q2
vqrdmulh.s32 Q4, Q1, r10
vstrw.u32 Q3, [r0,#(384)]
// Release input[96] from Q3
vmul.u32 Q1, Q1, r9
vstrw.u32 Q6, [r0,#(400)]
// Release input[100] from Q6
vqrdmlah.s32 Q4, Q1, r12
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[112]: Already loaded as Q5
// input[116]: Already loaded as Q7
vsub.s32 Q0, Q5, Q7
// input[120]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 120)]
vadd.s32 Q5, Q5, Q7
// input[124]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 124)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q1, Q2, Q3
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q3
vqrdmlah.s32 Q7, Q0, r12
vstrw.u32 Q4, [r0,#(432)]
// Release input[108] from Q4
vqrdmulh.s32 Q3, Q1, r6
vsub.s32 Q0, Q5, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q5, Q5, Q2
vqrdmlah.s32 Q3, Q1, r12
// input[128]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -124)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q7, Q3
vmul.u32 Q0, Q0, r9
// input[132]: Load as Q6
vldrw.u32 Q6, [r14, #(4 * -120)]
vadd.s32 Q7, Q7, Q3
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r0,#(480)]
// Release input[120] from Q2
vqrdmulh.s32 Q3, Q1, r10
vstrw.u32 Q5, [r0,#(448)]
// Release input[112] from Q5
vmul.u32 Q1, Q1, r9
vstrw.u32 Q7, [r0,#(464)]
// Release input[116] from Q7
vqrdmlah.s32 Q3, Q1, r12
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[128]: Already loaded as Q4
// input[132]: Already loaded as Q6
vsub.s32 Q0, Q4, Q6
// input[136]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -116)]
vadd.s32 Q4, Q4, Q6
// input[140]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -112)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q1, Q2, Q5
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q5
vqrdmlah.s32 Q6, Q0, r12
vstrw.u32 Q3, [r0,#(496)]
// Release input[124] from Q3
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q0, Q4, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q5, Q1, r12
// input[144]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -108)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q6, Q5
vmul.u32 Q0, Q0, r9
// input[148]: Load as Q7
vldrw.u32 Q7, [r14, #(4 * -104)]
vadd.s32 Q6, Q6, Q5
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r14,#(-464)]
// Release input[136] from Q2
vqrdmulh.s32 Q5, Q1, r10
vstrw.u32 Q4, [r14,#(-496)]
// Release input[128] from Q4
vmul.u32 Q1, Q1, r9
vstrw.u32 Q6, [r14,#(-480)]
// Release input[132] from Q6
vqrdmlah.s32 Q5, Q1, r12
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[144]: Already loaded as Q3
// input[148]: Already loaded as Q7
vsub.s32 Q0, Q3, Q7
// input[152]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -100)]
vadd.s32 Q3, Q3, Q7
// input[156]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -96)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q1, Q2, Q4
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q4
vqrdmlah.s32 Q7, Q0, r12
vstrw.u32 Q5, [r14,#(-448)]
// Release input[140] from Q5
vqrdmulh.s32 Q4, Q1, r6
vsub.s32 Q0, Q3, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q3, Q3, Q2
vqrdmlah.s32 Q4, Q1, r12
// input[160]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -92)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q7, Q4
vmul.u32 Q0, Q0, r9
// input[164]: Load as Q6
vldrw.u32 Q6, [r14, #(4 * -88)]
vadd.s32 Q7, Q7, Q4
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r14,#(-400)]
// Release input[152] from Q2
vqrdmulh.s32 Q4, Q1, r10
vstrw.u32 Q3, [r14,#(-432)]
// Release input[144] from Q3
vmul.u32 Q1, Q1, r9
vstrw.u32 Q7, [r14,#(-416)]
// Release input[148] from Q7
vqrdmlah.s32 Q4, Q1, r12
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[160]: Already loaded as Q5
// input[164]: Already loaded as Q6
vsub.s32 Q0, Q5, Q6
// input[168]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -84)]
vadd.s32 Q5, Q5, Q6
// input[172]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -80)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q1, Q2, Q3
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q3
vqrdmlah.s32 Q6, Q0, r12
vstrw.u32 Q4, [r14,#(-384)]
// Release input[156] from Q4
vqrdmulh.s32 Q3, Q1, r6
vsub.s32 Q0, Q5, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q5, Q5, Q2
vqrdmlah.s32 Q3, Q1, r12
// input[176]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -76)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q6, Q3
vmul.u32 Q0, Q0, r9
// input[180]: Load as Q7
vldrw.u32 Q7, [r14, #(4 * -72)]
vadd.s32 Q6, Q6, Q3
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r14,#(-336)]
// Release input[168] from Q2
vqrdmulh.s32 Q3, Q1, r10
vstrw.u32 Q5, [r14,#(-368)]
// Release input[160] from Q5
vmul.u32 Q1, Q1, r9
vstrw.u32 Q6, [r14,#(-352)]
// Release input[164] from Q6
vqrdmlah.s32 Q3, Q1, r12
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[176]: Already loaded as Q4
// input[180]: Already loaded as Q7
vsub.s32 Q0, Q4, Q7
// input[184]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -68)]
vadd.s32 Q4, Q4, Q7
// input[188]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -64)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q1, Q2, Q5
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q5
vqrdmlah.s32 Q7, Q0, r12
vstrw.u32 Q3, [r14,#(-320)]
// Release input[172] from Q3
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q0, Q4, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q5, Q1, r12
// input[192]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -60)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q7, Q5
vmul.u32 Q0, Q0, r9
// input[196]: Load as Q6
vldrw.u32 Q6, [r14, #(4 * -56)]
vadd.s32 Q7, Q7, Q5
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r14,#(-272)]
// Release input[184] from Q2
vqrdmulh.s32 Q5, Q1, r10
vstrw.u32 Q4, [r14,#(-304)]
// Release input[176] from Q4
vmul.u32 Q1, Q1, r9
vstrw.u32 Q7, [r14,#(-288)]
// Release input[180] from Q7
vqrdmlah.s32 Q5, Q1, r12
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[192]: Already loaded as Q3
// input[196]: Already loaded as Q6
vsub.s32 Q0, Q3, Q6
// input[200]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -52)]
vadd.s32 Q3, Q3, Q6
// input[204]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -48)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q1, Q2, Q4
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q4
vqrdmlah.s32 Q6, Q0, r12
vstrw.u32 Q5, [r14,#(-256)]
// Release input[188] from Q5
vqrdmulh.s32 Q4, Q1, r6
vsub.s32 Q0, Q3, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q3, Q3, Q2
vqrdmlah.s32 Q4, Q1, r12
// input[208]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -44)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q6, Q4
vmul.u32 Q0, Q0, r9
// input[212]: Load as Q7
vldrw.u32 Q7, [r14, #(4 * -40)]
vadd.s32 Q6, Q6, Q4
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r14,#(-208)]
// Release input[200] from Q2
vqrdmulh.s32 Q4, Q1, r10
vstrw.u32 Q3, [r14,#(-240)]
// Release input[192] from Q3
vmul.u32 Q1, Q1, r9
vstrw.u32 Q6, [r14,#(-224)]
// Release input[196] from Q6
vqrdmlah.s32 Q4, Q1, r12
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[208]: Already loaded as Q5
// input[212]: Already loaded as Q7
vsub.s32 Q0, Q5, Q7
// input[216]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -36)]
vadd.s32 Q5, Q5, Q7
// input[220]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -32)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q1, Q2, Q3
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q3
vqrdmlah.s32 Q7, Q0, r12
vstrw.u32 Q4, [r14,#(-192)]
// Release input[204] from Q4
vqrdmulh.s32 Q3, Q1, r6
vsub.s32 Q0, Q5, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q5, Q5, Q2
vqrdmlah.s32 Q3, Q1, r12
// input[224]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -28)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q7, Q3
vmul.u32 Q0, Q0, r9
// input[228]: Load as Q6
vldrw.u32 Q6, [r14, #(4 * -24)]
vadd.s32 Q7, Q7, Q3
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r14,#(-144)]
// Release input[216] from Q2
vqrdmulh.s32 Q3, Q1, r10
vstrw.u32 Q5, [r14,#(-176)]
// Release input[208] from Q5
vmul.u32 Q1, Q1, r9
vstrw.u32 Q7, [r14,#(-160)]
// Release input[212] from Q7
vqrdmlah.s32 Q3, Q1, r12
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[224]: Already loaded as Q4
// input[228]: Already loaded as Q6
vsub.s32 Q0, Q4, Q6
// input[232]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -20)]
vadd.s32 Q4, Q4, Q6
// input[236]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -16)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q1, Q2, Q5
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q5
vqrdmlah.s32 Q6, Q0, r12
vstrw.u32 Q3, [r14,#(-128)]
// Release input[220] from Q3
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q0, Q4, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q5, Q1, r12
// input[240]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -12)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q6, Q5
vmul.u32 Q0, Q0, r9
// input[244]: Load as Q7
vldrw.u32 Q7, [r14, #(4 * -8)]
vadd.s32 Q6, Q6, Q5
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r14,#(-80)]
// Release input[232] from Q2
vqrdmulh.s32 Q5, Q1, r10
vstrw.u32 Q4, [r14,#(-112)]
// Release input[224] from Q4
vmul.u32 Q1, Q1, r9
vstrw.u32 Q6, [r14,#(-96)]
// Release input[228] from Q6
vqrdmlah.s32 Q5, Q1, r12
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[240]: Already loaded as Q3
// input[244]: Already loaded as Q7
vsub.s32 Q0, Q3, Q7
// input[248]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -4)]
vadd.s32 Q3, Q3, Q7
// input[252]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * 0)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q1, Q2, Q4
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q4
vqrdmlah.s32 Q7, Q0, r12
vstrw.u32 Q5, [r14,#(-64)]
// Release input[236] from Q5
vqrdmulh.s32 Q4, Q1, r6
vsub.s32 Q0, Q3, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q3, Q3, Q2
vqrdmlah.s32 Q4, Q1, r12
// input[0]: Load as Q5
vldrw.u32 Q5, [r0, #(4 * 0)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q7, Q4
vmul.u32 Q0, Q0, r9
// input[16]: Load as Q6
vldrw.u32 Q6, [r0, #(4 * 16)]
vadd.s32 Q7, Q7, Q4
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r14,#(-16)]
// Release input[248] from Q2
vqrdmulh.s32 Q4, Q1, r10
vstrw.u32 Q3, [r14,#(-48)]
// Release input[240] from Q3
vmul.u32 Q1, Q1, r9
vstrw.u32 Q7, [r14,#(-32)]
// Release input[244] from Q7
vqrdmlah.s32 Q4, Q1, r12
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[0]: Already loaded as Q5
// input[16]: Already loaded as Q6
vsub.s32 Q0, Q5, Q6
// input[32]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 32)]
vadd.s32 Q5, Q5, Q6
// input[48]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 48)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q1, Q2, Q3
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q3
vqrdmlah.s32 Q6, Q0, r12
vstrw.u32 Q4, [r14,#(0)]
// Release input[252] from Q4
vqrdmulh.s32 Q3, Q1, r6
vsub.s32 Q0, Q5, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q5, Q5, Q2
vqrdmlah.s32 Q3, Q1, r12
// input[4]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 4)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q6, Q3
vmul.u32 Q0, Q0, r9
// input[20]: Load as Q7
vldrw.u32 Q7, [r0, #(4 * 20)]
vadd.s32 Q6, Q6, Q3
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r0,#(128)]
// Release input[32] from Q2
vqrdmulh.s32 Q3, Q1, r10
vstrw.u32 Q5, [r0,#(0)]
// Release input[0] from Q5
vmul.u32 Q1, Q1, r9
vstrw.u32 Q6, [r0,#(64)]
// Release input[16] from Q6
vqrdmlah.s32 Q3, Q1, r12
// input[4]: Already loaded as Q4
// input[20]: Already loaded as Q7
vsub.s32 Q0, Q4, Q7
// input[36]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 36)]
vadd.s32 Q4, Q4, Q7
// input[52]: Load as Q5
vldrw.u32 Q5, [r0, #(4 * 52)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q1, Q2, Q5
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q5
vqrdmlah.s32 Q7, Q0, r12
vstrw.u32 Q3, [r0,#(192)]
// Release input[48] from Q3
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q0, Q4, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q5, Q1, r12
// input[8]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 8)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q7, Q5
vmul.u32 Q0, Q0, r9
// input[24]: Load as Q6
vldrw.u32 Q6, [r0, #(4 * 24)]
vadd.s32 Q7, Q7, Q5
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r0,#(144)]
// Release input[36] from Q2
vqrdmulh.s32 Q5, Q1, r10
vstrw.u32 Q4, [r0,#(16)]
// Release input[4] from Q4
vmul.u32 Q1, Q1, r9
vstrw.u32 Q7, [r0,#(80)]
// Release input[20] from Q7
vqrdmlah.s32 Q5, Q1, r12
// input[8]: Already loaded as Q3
// input[24]: Already loaded as Q6
vsub.s32 Q0, Q3, Q6
// input[40]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 40)]
vadd.s32 Q3, Q3, Q6
// input[56]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 56)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q1, Q2, Q4
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q4
vqrdmlah.s32 Q6, Q0, r12
vstrw.u32 Q5, [r0,#(208)]
// Release input[52] from Q5
vqrdmulh.s32 Q4, Q1, r6
vsub.s32 Q0, Q3, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q3, Q3, Q2
vqrdmlah.s32 Q4, Q1, r12
// input[12]: Load as Q5
vldrw.u32 Q5, [r0, #(4 * 12)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q6, Q4
vmul.u32 Q0, Q0, r9
// input[28]: Load as Q7
vldrw.u32 Q7, [r0, #(4 * 28)]
vadd.s32 Q6, Q6, Q4
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r0,#(160)]
// Release input[40] from Q2
vqrdmulh.s32 Q4, Q1, r10
vstrw.u32 Q3, [r0,#(32)]
// Release input[8] from Q3
vmul.u32 Q1, Q1, r9
vstrw.u32 Q6, [r0,#(96)]
// Release input[24] from Q6
vqrdmlah.s32 Q4, Q1, r12
// input[12]: Already loaded as Q5
// input[28]: Already loaded as Q7
vsub.s32 Q0, Q5, Q7
// input[44]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 44)]
vadd.s32 Q5, Q5, Q7
// input[60]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 60)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q1, Q2, Q3
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q3
vqrdmlah.s32 Q7, Q0, r12
vstrw.u32 Q4, [r0,#(224)]
// Release input[56] from Q4
vqrdmulh.s32 Q3, Q1, r6
vsub.s32 Q0, Q5, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q5, Q5, Q2
vqrdmlah.s32 Q3, Q1, r12
// input[64]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 64)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q7, Q3
vmul.u32 Q0, Q0, r9
// input[80]: Load as Q6
vldrw.u32 Q6, [r0, #(4 * 80)]
vadd.s32 Q7, Q7, Q3
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r0,#(176)]
// Release input[44] from Q2
vqrdmulh.s32 Q3, Q1, r10
vstrw.u32 Q5, [r0,#(48)]
// Release input[12] from Q5
vmul.u32 Q1, Q1, r9
vstrw.u32 Q7, [r0,#(112)]
// Release input[28] from Q7
vqrdmlah.s32 Q3, Q1, r12
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[64]: Already loaded as Q4
// input[80]: Already loaded as Q6
vsub.s32 Q0, Q4, Q6
// input[96]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 96)]
vadd.s32 Q4, Q4, Q6
// input[112]: Load as Q5
vldrw.u32 Q5, [r0, #(4 * 112)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q1, Q2, Q5
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q5
vqrdmlah.s32 Q6, Q0, r12
vstrw.u32 Q3, [r0,#(240)]
// Release input[60] from Q3
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q0, Q4, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q5, Q1, r12
// input[68]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 68)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q6, Q5
vmul.u32 Q0, Q0, r9
// input[84]: Load as Q7
vldrw.u32 Q7, [r0, #(4 * 84)]
vadd.s32 Q6, Q6, Q5
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r0,#(384)]
// Release input[96] from Q2
vqrdmulh.s32 Q5, Q1, r10
vstrw.u32 Q4, [r0,#(256)]
// Release input[64] from Q4
vmul.u32 Q1, Q1, r9
vstrw.u32 Q6, [r0,#(320)]
// Release input[80] from Q6
vqrdmlah.s32 Q5, Q1, r12
// input[68]: Already loaded as Q3
// input[84]: Already loaded as Q7
vsub.s32 Q0, Q3, Q7
// input[100]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 100)]
vadd.s32 Q3, Q3, Q7
// input[116]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 116)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q1, Q2, Q4
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q4
vqrdmlah.s32 Q7, Q0, r12
vstrw.u32 Q5, [r0,#(448)]
// Release input[112] from Q5
vqrdmulh.s32 Q4, Q1, r6
vsub.s32 Q0, Q3, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q3, Q3, Q2
vqrdmlah.s32 Q4, Q1, r12
// input[72]: Load as Q5
vldrw.u32 Q5, [r0, #(4 * 72)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q7, Q4
vmul.u32 Q0, Q0, r9
// input[88]: Load as Q6
vldrw.u32 Q6, [r0, #(4 * 88)]
vadd.s32 Q7, Q7, Q4
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r0,#(400)]
// Release input[100] from Q2
vqrdmulh.s32 Q4, Q1, r10
vstrw.u32 Q3, [r0,#(272)]
// Release input[68] from Q3
vmul.u32 Q1, Q1, r9
vstrw.u32 Q7, [r0,#(336)]
// Release input[84] from Q7
vqrdmlah.s32 Q4, Q1, r12
// input[72]: Already loaded as Q5
// input[88]: Already loaded as Q6
vsub.s32 Q0, Q5, Q6
// input[104]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 104)]
vadd.s32 Q5, Q5, Q6
// input[120]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 120)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q1, Q2, Q3
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q3
vqrdmlah.s32 Q6, Q0, r12
vstrw.u32 Q4, [r0,#(464)]
// Release input[116] from Q4
vqrdmulh.s32 Q3, Q1, r6
vsub.s32 Q0, Q5, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q5, Q5, Q2
vqrdmlah.s32 Q3, Q1, r12
// input[76]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 76)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q6, Q3
vmul.u32 Q0, Q0, r9
// input[92]: Load as Q7
vldrw.u32 Q7, [r0, #(4 * 92)]
vadd.s32 Q6, Q6, Q3
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r0,#(416)]
// Release input[104] from Q2
vqrdmulh.s32 Q3, Q1, r10
vstrw.u32 Q5, [r0,#(288)]
// Release input[72] from Q5
vmul.u32 Q1, Q1, r9
vstrw.u32 Q6, [r0,#(352)]
// Release input[88] from Q6
vqrdmlah.s32 Q3, Q1, r12
// input[76]: Already loaded as Q4
// input[92]: Already loaded as Q7
vsub.s32 Q0, Q4, Q7
// input[108]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 108)]
vadd.s32 Q4, Q4, Q7
// input[124]: Load as Q5
vldrw.u32 Q5, [r0, #(4 * 124)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q1, Q2, Q5
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q5
vqrdmlah.s32 Q7, Q0, r12
vstrw.u32 Q3, [r0,#(480)]
// Release input[120] from Q3
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q0, Q4, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q5, Q1, r12
// input[128]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -124)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q7, Q5
vmul.u32 Q0, Q0, r9
// input[144]: Load as Q6
vldrw.u32 Q6, [r14, #(4 * -108)]
vadd.s32 Q7, Q7, Q5
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r0,#(432)]
// Release input[108] from Q2
vqrdmulh.s32 Q5, Q1, r10
vstrw.u32 Q4, [r0,#(304)]
// Release input[76] from Q4
vmul.u32 Q1, Q1, r9
vstrw.u32 Q7, [r0,#(368)]
// Release input[92] from Q7
vqrdmlah.s32 Q5, Q1, r12
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[128]: Already loaded as Q3
// input[144]: Already loaded as Q6
vsub.s32 Q0, Q3, Q6
// input[160]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -92)]
vadd.s32 Q3, Q3, Q6
// input[176]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -76)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q1, Q2, Q4
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q4
vqrdmlah.s32 Q6, Q0, r12
vstrw.u32 Q5, [r0,#(496)]
// Release input[124] from Q5
vqrdmulh.s32 Q4, Q1, r6
vsub.s32 Q0, Q3, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q3, Q3, Q2
vqrdmlah.s32 Q4, Q1, r12
// input[132]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -120)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q6, Q4
vmul.u32 Q0, Q0, r9
// input[148]: Load as Q7
vldrw.u32 Q7, [r14, #(4 * -104)]
vadd.s32 Q6, Q6, Q4
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r14,#(-368)]
// Release input[160] from Q2
vqrdmulh.s32 Q4, Q1, r10
vstrw.u32 Q3, [r14,#(-496)]
// Release input[128] from Q3
vmul.u32 Q1, Q1, r9
vstrw.u32 Q6, [r14,#(-432)]
// Release input[144] from Q6
vqrdmlah.s32 Q4, Q1, r12
// input[132]: Already loaded as Q5
// input[148]: Already loaded as Q7
vsub.s32 Q0, Q5, Q7
// input[164]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -88)]
vadd.s32 Q5, Q5, Q7
// input[180]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -72)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q1, Q2, Q3
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q3
vqrdmlah.s32 Q7, Q0, r12
vstrw.u32 Q4, [r14,#(-304)]
// Release input[176] from Q4
vqrdmulh.s32 Q3, Q1, r6
vsub.s32 Q0, Q5, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q5, Q5, Q2
vqrdmlah.s32 Q3, Q1, r12
// input[136]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -116)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q7, Q3
vmul.u32 Q0, Q0, r9
// input[152]: Load as Q6
vldrw.u32 Q6, [r14, #(4 * -100)]
vadd.s32 Q7, Q7, Q3
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r14,#(-352)]
// Release input[164] from Q2
vqrdmulh.s32 Q3, Q1, r10
vstrw.u32 Q5, [r14,#(-480)]
// Release input[132] from Q5
vmul.u32 Q1, Q1, r9
vstrw.u32 Q7, [r14,#(-416)]
// Release input[148] from Q7
vqrdmlah.s32 Q3, Q1, r12
// input[136]: Already loaded as Q4
// input[152]: Already loaded as Q6
vsub.s32 Q0, Q4, Q6
// input[168]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -84)]
vadd.s32 Q4, Q4, Q6
// input[184]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -68)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q1, Q2, Q5
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q5
vqrdmlah.s32 Q6, Q0, r12
vstrw.u32 Q3, [r14,#(-288)]
// Release input[180] from Q3
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q0, Q4, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q5, Q1, r12
// input[140]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -112)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q6, Q5
vmul.u32 Q0, Q0, r9
// input[156]: Load as Q7
vldrw.u32 Q7, [r14, #(4 * -96)]
vadd.s32 Q6, Q6, Q5
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r14,#(-336)]
// Release input[168] from Q2
vqrdmulh.s32 Q5, Q1, r10
vstrw.u32 Q4, [r14,#(-464)]
// Release input[136] from Q4
vmul.u32 Q1, Q1, r9
vstrw.u32 Q6, [r14,#(-400)]
// Release input[152] from Q6
vqrdmlah.s32 Q5, Q1, r12
// input[140]: Already loaded as Q3
// input[156]: Already loaded as Q7
vsub.s32 Q0, Q3, Q7
// input[172]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -80)]
vadd.s32 Q3, Q3, Q7
// input[188]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -64)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q1, Q2, Q4
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q4
vqrdmlah.s32 Q7, Q0, r12
vstrw.u32 Q5, [r14,#(-272)]
// Release input[184] from Q5
vqrdmulh.s32 Q4, Q1, r6
vsub.s32 Q0, Q3, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q3, Q3, Q2
vqrdmlah.s32 Q4, Q1, r12
// input[192]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -60)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q7, Q4
vmul.u32 Q0, Q0, r9
// input[208]: Load as Q6
vldrw.u32 Q6, [r14, #(4 * -44)]
vadd.s32 Q7, Q7, Q4
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r14,#(-320)]
// Release input[172] from Q2
vqrdmulh.s32 Q4, Q1, r10
vstrw.u32 Q3, [r14,#(-448)]
// Release input[140] from Q3
vmul.u32 Q1, Q1, r9
vstrw.u32 Q7, [r14,#(-384)]
// Release input[156] from Q7
vqrdmlah.s32 Q4, Q1, r12
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
// input[192]: Already loaded as Q5
// input[208]: Already loaded as Q6
vsub.s32 Q0, Q5, Q6
// input[224]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -28)]
vadd.s32 Q5, Q5, Q6
// input[240]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -12)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q1, Q2, Q3
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q3
vqrdmlah.s32 Q6, Q0, r12
vstrw.u32 Q4, [r14,#(-256)]
// Release input[188] from Q4
vqrdmulh.s32 Q3, Q1, r6
vsub.s32 Q0, Q5, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q5, Q5, Q2
vqrdmlah.s32 Q3, Q1, r12
// input[196]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -56)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q6, Q3
vmul.u32 Q0, Q0, r9
// input[212]: Load as Q7
vldrw.u32 Q7, [r14, #(4 * -40)]
vadd.s32 Q6, Q6, Q3
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r14,#(-112)]
// Release input[224] from Q2
vqrdmulh.s32 Q3, Q1, r10
vstrw.u32 Q5, [r14,#(-240)]
// Release input[192] from Q5
vmul.u32 Q1, Q1, r9
vstrw.u32 Q6, [r14,#(-176)]
// Release input[208] from Q6
vqrdmlah.s32 Q3, Q1, r12
// input[196]: Already loaded as Q4
// input[212]: Already loaded as Q7
vsub.s32 Q0, Q4, Q7
// input[228]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -24)]
vadd.s32 Q4, Q4, Q7
// input[244]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -8)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q1, Q2, Q5
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q5
vqrdmlah.s32 Q7, Q0, r12
vstrw.u32 Q3, [r14,#(-48)]
// Release input[240] from Q3
vqrdmulh.s32 Q5, Q1, r6
vsub.s32 Q0, Q4, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q4, Q4, Q2
vqrdmlah.s32 Q5, Q1, r12
// input[200]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -52)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q7, Q5
vmul.u32 Q0, Q0, r9
// input[216]: Load as Q6
vldrw.u32 Q6, [r14, #(4 * -36)]
vadd.s32 Q7, Q7, Q5
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r14,#(-96)]
// Release input[228] from Q2
vqrdmulh.s32 Q5, Q1, r10
vstrw.u32 Q4, [r14,#(-224)]
// Release input[196] from Q4
vmul.u32 Q1, Q1, r9
vstrw.u32 Q7, [r14,#(-160)]
// Release input[212] from Q7
vqrdmlah.s32 Q5, Q1, r12
// input[200]: Already loaded as Q3
// input[216]: Already loaded as Q6
vsub.s32 Q0, Q3, Q6
// input[232]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -20)]
vadd.s32 Q3, Q3, Q6
// input[248]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -4)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q1, Q2, Q4
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q4
vqrdmlah.s32 Q6, Q0, r12
vstrw.u32 Q5, [r14,#(-32)]
// Release input[244] from Q5
vqrdmulh.s32 Q4, Q1, r6
vsub.s32 Q0, Q3, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q3, Q3, Q2
vqrdmlah.s32 Q4, Q1, r12
// input[204]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -48)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q6, Q4
vmul.u32 Q0, Q0, r9
// input[220]: Load as Q7
vldrw.u32 Q7, [r14, #(4 * -32)]
vadd.s32 Q6, Q6, Q4
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r14,#(-80)]
// Release input[232] from Q2
vqrdmulh.s32 Q4, Q1, r10
vstrw.u32 Q3, [r14,#(-208)]
// Release input[200] from Q3
vmul.u32 Q1, Q1, r9
vstrw.u32 Q6, [r14,#(-144)]
// Release input[216] from Q6
vqrdmlah.s32 Q4, Q1, r12
// input[204]: Already loaded as Q5
// input[220]: Already loaded as Q7
vsub.s32 Q0, Q5, Q7
// input[236]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -16)]
vadd.s32 Q5, Q5, Q7
// input[252]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * 0)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q1, Q2, Q3
vmul.u32 Q0, Q0, r7
vadd.s32 Q2, Q2, Q3
vqrdmlah.s32 Q7, Q0, r12
vstrw.u32 Q4, [r14,#(-16)]
// Release input[248] from Q4
vqrdmulh.s32 Q3, Q1, r6
vsub.s32 Q0, Q5, Q2
vmul.u32 Q1, Q1, r5
vadd.s32 Q5, Q5, Q2
vqrdmlah.s32 Q3, Q1, r12
// input[0]: Load as Q4
vldrw.u32 Q4, [r0, #(4 * 0)]
vqrdmulh.s32 Q2, Q0, r10
vsub.s32 Q1, Q7, Q3
vmul.u32 Q0, Q0, r9
// input[64]: Load as Q6
vldrw.u32 Q6, [r0, #(4 * 64)]
vadd.s32 Q7, Q7, Q3
vqrdmlah.s32 Q2, Q0, r12
vstrw.u32 Q2, [r14,#(-64)]
// Release input[236] from Q2
vqrdmulh.s32 Q3, Q1, r10
vstrw.u32 Q5, [r14,#(-192)]
// Release input[204] from Q5
vmul.u32 Q1, Q1, r9
vstrw.u32 Q7, [r14,#(-128)]
// Release input[220] from Q7
vqrdmlah.s32 Q3, Q1, r12
vstrw.u32 Q3, [r14,#(0)]
// Release input[252] from Q3
// Release input[0] from Q4
// Release input[64] from Q6
mov r10, #0
.equ const_barrett, 63
movw r9, #:lower16:const_barrett
movt r9, #:upper16:const_barrett
vidup.u32 Q0, r10, #1
vshl.u32 Q0, Q0, #6
vldrw.32 Q1, [r0, Q0, UXTW #2]
vqrdmulh.s32 Q2, Q1, r9
neg r12, r12
vmla.s32 Q1, Q2, r12
neg r12, r12
vstrw.32 Q1, [r0, Q0, UXTW #2]
ldrd r10, r9, [r11], #+8
ldrd r8, r7, [r11], #+8
ldrd r6, r5, [r11], #+8
mov r11, #0
.equ q_half, 16778496
movw r4, #:lower16:q_half
movt r4, #:upper16:q_half
.equ pow_2_n_mod_q, 50334209
movw r3, #:lower16:pow_2_n_mod_q
movt r3, #:upper16:pow_2_n_mod_q
.equ pow_2_n_mod_q_twisted, 4278190079
movw r2, #:lower16:pow_2_n_mod_q_twisted
movt r2, #:upper16:pow_2_n_mod_q_twisted
// input[0]: Load as Q0
vldrw.u32 Q0, [r0, #(4 * 0)]
// input[64]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 64)]
vsub.s32 Q2, Q0, Q1
// input[128]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -124)]
vadd.s32 Q0, Q0, Q1
// input[192]: Load as Q4
vldrw.u32 Q4, [r14, #(4 * -60)]
vqrdmulh.s32 Q1, Q2, r8
vsub.s32 Q5, Q3, Q4
vmul.u32 Q2, Q2, r7
vadd.s32 Q3, Q3, Q4
vqrdmlah.s32 Q1, Q2, r12
vqrdmulh.s32 Q4, Q5, r6
vsub.s32 Q2, Q0, Q3
vmul.u32 Q5, Q5, r5
vadd.s32 Q0, Q0, Q3
vqrdmlah.s32 Q4, Q5, r12
// input[4]: Load as Q5
vldrw.u32 Q5, [r0, #(4 * 4)]
vqrdmulh.s32 Q3, Q2, r10
vsub.s32 Q6, Q1, Q4
vmul.u32 Q2, Q2, r9
vadd.s32 Q1, Q1, Q4
vqrdmlah.s32 Q3, Q2, r12
// input[68]: Load as Q7
vldrw.u32 Q7, [r0, #(4 * 68)]
vqrdmulh.s32 Q2, Q0, r3
vshr.s32 Q3, Q3, #1
vpt.s32 LT, Q3, r11
vaddt.s32 Q3, Q3, r12
vpt.s32 GE, Q3, r4
vsubt.s32 Q3, Q3, r12
vmul.u32 Q0, Q0, r2
vstrw.u32 Q3, [r14,#(-496)]
// Release input[128] from Q3
vqrdmlah.s32 Q2, Q0, r12
// Release input[0] from Q0
vqrdmulh.s32 Q0, Q1, r3
vshr.s32 Q2, Q2, #1
vpt.s32 LT, Q2, r11
vaddt.s32 Q2, Q2, r12
vpt.s32 GE, Q2, r4
vsubt.s32 Q2, Q2, r12
vmul.u32 Q1, Q1, r2
// input[132]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -120)]
vqrdmlah.s32 Q0, Q1, r12
vstrw.u32 Q2, [r0,#(0)]
vqrdmulh.s32 Q4, Q6, r10
vshr.s32 Q0, Q0, #1
vpt.s32 LT, Q0, r11
vaddt.s32 Q0, Q0, r12
vpt.s32 GE, Q0, r4
vsubt.s32 Q0, Q0, r12
vmul.u32 Q6, Q6, r9
vstrw.u32 Q0, [r0,#(256)]
// Release input[64] from Q1
// input[4]: Already loaded as Q5
// input[68]: Already loaded as Q7
vsub.s32 Q0, Q5, Q7
// input[132]: Already loaded as Q3
vqrdmlah.s32 Q4, Q6, r12
vadd.s32 Q5, Q5, Q7
// input[196]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -56)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q2, Q3, Q1
vmul.u32 Q0, Q0, r7
vadd.s32 Q3, Q3, Q1
vqrdmlah.s32 Q7, Q0, r12
vshr.s32 Q4, Q4, #1
vpt.s32 LT, Q4, r11
vaddt.s32 Q4, Q4, r12
vpt.s32 GE, Q4, r4
vsubt.s32 Q4, Q4, r12
vstrw.u32 Q4, [r14,#(-240)]
// Release input[192] from Q4
vqrdmulh.s32 Q1, Q2, r6
vsub.s32 Q0, Q5, Q3
vmul.u32 Q2, Q2, r5
vadd.s32 Q5, Q5, Q3
vqrdmlah.s32 Q1, Q2, r12
// input[8]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 8)]
vqrdmulh.s32 Q3, Q0, r10
vsub.s32 Q4, Q7, Q1
vmul.u32 Q0, Q0, r9
vadd.s32 Q7, Q7, Q1
vqrdmlah.s32 Q3, Q0, r12
// input[72]: Load as Q6
vldrw.u32 Q6, [r0, #(4 * 72)]
vqrdmulh.s32 Q0, Q5, r3
vshr.s32 Q3, Q3, #1
vpt.s32 LT, Q3, r11
vaddt.s32 Q3, Q3, r12
vpt.s32 GE, Q3, r4
vsubt.s32 Q3, Q3, r12
vmul.u32 Q5, Q5, r2
vstrw.u32 Q3, [r14,#(-480)]
// Release input[132] from Q3
vqrdmlah.s32 Q0, Q5, r12
// Release input[4] from Q5
vqrdmulh.s32 Q3, Q7, r3
vshr.s32 Q0, Q0, #1
vpt.s32 LT, Q0, r11
vaddt.s32 Q0, Q0, r12
vpt.s32 GE, Q0, r4
vsubt.s32 Q0, Q0, r12
vmul.u32 Q7, Q7, r2
// input[136]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -116)]
vqrdmlah.s32 Q3, Q7, r12
vstrw.u32 Q0, [r0,#(16)]
vqrdmulh.s32 Q1, Q4, r10
vshr.s32 Q3, Q3, #1
vpt.s32 LT, Q3, r11
vaddt.s32 Q3, Q3, r12
vpt.s32 GE, Q3, r4
vsubt.s32 Q3, Q3, r12
vmul.u32 Q4, Q4, r9
vstrw.u32 Q3, [r0,#(272)]
// Release input[68] from Q7
// input[8]: Already loaded as Q2
// input[72]: Already loaded as Q6
vsub.s32 Q0, Q2, Q6
// input[136]: Already loaded as Q5
vqrdmlah.s32 Q1, Q4, r12
vadd.s32 Q2, Q2, Q6
// input[200]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -52)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q4, Q5, Q3
vmul.u32 Q0, Q0, r7
vadd.s32 Q5, Q5, Q3
vqrdmlah.s32 Q6, Q0, r12
vshr.s32 Q1, Q1, #1
vpt.s32 LT, Q1, r11
vaddt.s32 Q1, Q1, r12
vpt.s32 GE, Q1, r4
vsubt.s32 Q1, Q1, r12
vstrw.u32 Q1, [r14,#(-224)]
// Release input[196] from Q1
vqrdmulh.s32 Q3, Q4, r6
vsub.s32 Q0, Q2, Q5
vmul.u32 Q4, Q4, r5
vadd.s32 Q2, Q2, Q5
vqrdmlah.s32 Q3, Q4, r12
// input[12]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 12)]
vqrdmulh.s32 Q5, Q0, r10
vsub.s32 Q4, Q6, Q3
vmul.u32 Q0, Q0, r9
vadd.s32 Q6, Q6, Q3
vqrdmlah.s32 Q5, Q0, r12
// input[76]: Load as Q7
vldrw.u32 Q7, [r0, #(4 * 76)]
vqrdmulh.s32 Q0, Q2, r3
vshr.s32 Q5, Q5, #1
vpt.s32 LT, Q5, r11
vaddt.s32 Q5, Q5, r12
vpt.s32 GE, Q5, r4
vsubt.s32 Q5, Q5, r12
vmul.u32 Q2, Q2, r2
vstrw.u32 Q5, [r14,#(-464)]
// Release input[136] from Q5
vqrdmlah.s32 Q0, Q2, r12
// Release input[8] from Q2
vqrdmulh.s32 Q2, Q6, r3
vshr.s32 Q0, Q0, #1
vpt.s32 LT, Q0, r11
vaddt.s32 Q0, Q0, r12
vpt.s32 GE, Q0, r4
vsubt.s32 Q0, Q0, r12
vmul.u32 Q6, Q6, r2
// input[140]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -112)]
vqrdmlah.s32 Q2, Q6, r12
vstrw.u32 Q0, [r0,#(32)]
vqrdmulh.s32 Q3, Q4, r10
vshr.s32 Q2, Q2, #1
vpt.s32 LT, Q2, r11
vaddt.s32 Q2, Q2, r12
vpt.s32 GE, Q2, r4
vsubt.s32 Q2, Q2, r12
vmul.u32 Q4, Q4, r9
vstrw.u32 Q2, [r0,#(288)]
// Release input[72] from Q6
// input[12]: Already loaded as Q1
// input[76]: Already loaded as Q7
vsub.s32 Q0, Q1, Q7
// input[140]: Already loaded as Q5
vqrdmlah.s32 Q3, Q4, r12
vadd.s32 Q1, Q1, Q7
// input[204]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -48)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q4, Q5, Q2
vmul.u32 Q0, Q0, r7
vadd.s32 Q5, Q5, Q2
vqrdmlah.s32 Q7, Q0, r12
vshr.s32 Q3, Q3, #1
vpt.s32 LT, Q3, r11
vaddt.s32 Q3, Q3, r12
vpt.s32 GE, Q3, r4
vsubt.s32 Q3, Q3, r12
vstrw.u32 Q3, [r14,#(-208)]
// Release input[200] from Q3
vqrdmulh.s32 Q2, Q4, r6
vsub.s32 Q0, Q1, Q5
vmul.u32 Q4, Q4, r5
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q2, Q4, r12
// input[16]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 16)]
vqrdmulh.s32 Q5, Q0, r10
vsub.s32 Q4, Q7, Q2
vmul.u32 Q0, Q0, r9
vadd.s32 Q7, Q7, Q2
vqrdmlah.s32 Q5, Q0, r12
// input[80]: Load as Q6
vldrw.u32 Q6, [r0, #(4 * 80)]
vqrdmulh.s32 Q0, Q1, r3
vshr.s32 Q5, Q5, #1
vpt.s32 LT, Q5, r11
vaddt.s32 Q5, Q5, r12
vpt.s32 GE, Q5, r4
vsubt.s32 Q5, Q5, r12
vmul.u32 Q1, Q1, r2
vstrw.u32 Q5, [r14,#(-448)]
// Release input[140] from Q5
vqrdmlah.s32 Q0, Q1, r12
// Release input[12] from Q1
vqrdmulh.s32 Q1, Q7, r3
vshr.s32 Q0, Q0, #1
vpt.s32 LT, Q0, r11
vaddt.s32 Q0, Q0, r12
vpt.s32 GE, Q0, r4
vsubt.s32 Q0, Q0, r12
vmul.u32 Q7, Q7, r2
// input[144]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -108)]
vqrdmlah.s32 Q1, Q7, r12
vstrw.u32 Q0, [r0,#(48)]
vqrdmulh.s32 Q2, Q4, r10
vshr.s32 Q1, Q1, #1
vpt.s32 LT, Q1, r11
vaddt.s32 Q1, Q1, r12
vpt.s32 GE, Q1, r4
vsubt.s32 Q1, Q1, r12
vmul.u32 Q4, Q4, r9
vstrw.u32 Q1, [r0,#(304)]
// Release input[76] from Q7
// input[16]: Already loaded as Q3
// input[80]: Already loaded as Q6
vsub.s32 Q0, Q3, Q6
// input[144]: Already loaded as Q5
vqrdmlah.s32 Q2, Q4, r12
vadd.s32 Q3, Q3, Q6
// input[208]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -44)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q4, Q5, Q1
vmul.u32 Q0, Q0, r7
vadd.s32 Q5, Q5, Q1
vqrdmlah.s32 Q6, Q0, r12
vshr.s32 Q2, Q2, #1
vpt.s32 LT, Q2, r11
vaddt.s32 Q2, Q2, r12
vpt.s32 GE, Q2, r4
vsubt.s32 Q2, Q2, r12
vstrw.u32 Q2, [r14,#(-192)]
// Release input[204] from Q2
vqrdmulh.s32 Q1, Q4, r6
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r5
vadd.s32 Q3, Q3, Q5
vqrdmlah.s32 Q1, Q4, r12
// input[20]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 20)]
vqrdmulh.s32 Q5, Q0, r10
vsub.s32 Q4, Q6, Q1
vmul.u32 Q0, Q0, r9
vadd.s32 Q6, Q6, Q1
vqrdmlah.s32 Q5, Q0, r12
// input[84]: Load as Q7
vldrw.u32 Q7, [r0, #(4 * 84)]
vqrdmulh.s32 Q0, Q3, r3
vshr.s32 Q5, Q5, #1
vpt.s32 LT, Q5, r11
vaddt.s32 Q5, Q5, r12
vpt.s32 GE, Q5, r4
vsubt.s32 Q5, Q5, r12
vmul.u32 Q3, Q3, r2
vstrw.u32 Q5, [r14,#(-432)]
// Release input[144] from Q5
vqrdmlah.s32 Q0, Q3, r12
// Release input[16] from Q3
vqrdmulh.s32 Q3, Q6, r3
vshr.s32 Q0, Q0, #1
vpt.s32 LT, Q0, r11
vaddt.s32 Q0, Q0, r12
vpt.s32 GE, Q0, r4
vsubt.s32 Q0, Q0, r12
vmul.u32 Q6, Q6, r2
// input[148]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -104)]
vqrdmlah.s32 Q3, Q6, r12
vstrw.u32 Q0, [r0,#(64)]
vqrdmulh.s32 Q1, Q4, r10
vshr.s32 Q3, Q3, #1
vpt.s32 LT, Q3, r11
vaddt.s32 Q3, Q3, r12
vpt.s32 GE, Q3, r4
vsubt.s32 Q3, Q3, r12
vmul.u32 Q4, Q4, r9
vstrw.u32 Q3, [r0,#(320)]
// Release input[80] from Q6
// input[20]: Already loaded as Q2
// input[84]: Already loaded as Q7
vsub.s32 Q0, Q2, Q7
// input[148]: Already loaded as Q5
vqrdmlah.s32 Q1, Q4, r12
vadd.s32 Q2, Q2, Q7
// input[212]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -40)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q4, Q5, Q3
vmul.u32 Q0, Q0, r7
vadd.s32 Q5, Q5, Q3
vqrdmlah.s32 Q7, Q0, r12
vshr.s32 Q1, Q1, #1
vpt.s32 LT, Q1, r11
vaddt.s32 Q1, Q1, r12
vpt.s32 GE, Q1, r4
vsubt.s32 Q1, Q1, r12
vstrw.u32 Q1, [r14,#(-176)]
// Release input[208] from Q1
vqrdmulh.s32 Q3, Q4, r6
vsub.s32 Q0, Q2, Q5
vmul.u32 Q4, Q4, r5
vadd.s32 Q2, Q2, Q5
vqrdmlah.s32 Q3, Q4, r12
// input[24]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 24)]
vqrdmulh.s32 Q5, Q0, r10
vsub.s32 Q4, Q7, Q3
vmul.u32 Q0, Q0, r9
vadd.s32 Q7, Q7, Q3
vqrdmlah.s32 Q5, Q0, r12
// input[88]: Load as Q6
vldrw.u32 Q6, [r0, #(4 * 88)]
vqrdmulh.s32 Q0, Q2, r3
vshr.s32 Q5, Q5, #1
vpt.s32 LT, Q5, r11
vaddt.s32 Q5, Q5, r12
vpt.s32 GE, Q5, r4
vsubt.s32 Q5, Q5, r12
vmul.u32 Q2, Q2, r2
vstrw.u32 Q5, [r14,#(-416)]
// Release input[148] from Q5
vqrdmlah.s32 Q0, Q2, r12
// Release input[20] from Q2
vqrdmulh.s32 Q2, Q7, r3
vshr.s32 Q0, Q0, #1
vpt.s32 LT, Q0, r11
vaddt.s32 Q0, Q0, r12
vpt.s32 GE, Q0, r4
vsubt.s32 Q0, Q0, r12
vmul.u32 Q7, Q7, r2
// input[152]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -100)]
vqrdmlah.s32 Q2, Q7, r12
vstrw.u32 Q0, [r0,#(80)]
vqrdmulh.s32 Q3, Q4, r10
vshr.s32 Q2, Q2, #1
vpt.s32 LT, Q2, r11
vaddt.s32 Q2, Q2, r12
vpt.s32 GE, Q2, r4
vsubt.s32 Q2, Q2, r12
vmul.u32 Q4, Q4, r9
vstrw.u32 Q2, [r0,#(336)]
// Release input[84] from Q7
// input[24]: Already loaded as Q1
// input[88]: Already loaded as Q6
vsub.s32 Q0, Q1, Q6
// input[152]: Already loaded as Q5
vqrdmlah.s32 Q3, Q4, r12
vadd.s32 Q1, Q1, Q6
// input[216]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -36)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q4, Q5, Q2
vmul.u32 Q0, Q0, r7
vadd.s32 Q5, Q5, Q2
vqrdmlah.s32 Q6, Q0, r12
vshr.s32 Q3, Q3, #1
vpt.s32 LT, Q3, r11
vaddt.s32 Q3, Q3, r12
vpt.s32 GE, Q3, r4
vsubt.s32 Q3, Q3, r12
vstrw.u32 Q3, [r14,#(-160)]
// Release input[212] from Q3
vqrdmulh.s32 Q2, Q4, r6
vsub.s32 Q0, Q1, Q5
vmul.u32 Q4, Q4, r5
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q2, Q4, r12
// input[28]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 28)]
vqrdmulh.s32 Q5, Q0, r10
vsub.s32 Q4, Q6, Q2
vmul.u32 Q0, Q0, r9
vadd.s32 Q6, Q6, Q2
vqrdmlah.s32 Q5, Q0, r12
// input[92]: Load as Q7
vldrw.u32 Q7, [r0, #(4 * 92)]
vqrdmulh.s32 Q0, Q1, r3
vshr.s32 Q5, Q5, #1
vpt.s32 LT, Q5, r11
vaddt.s32 Q5, Q5, r12
vpt.s32 GE, Q5, r4
vsubt.s32 Q5, Q5, r12
vmul.u32 Q1, Q1, r2
vstrw.u32 Q5, [r14,#(-400)]
// Release input[152] from Q5
vqrdmlah.s32 Q0, Q1, r12
// Release input[24] from Q1
vqrdmulh.s32 Q1, Q6, r3
vshr.s32 Q0, Q0, #1
vpt.s32 LT, Q0, r11
vaddt.s32 Q0, Q0, r12
vpt.s32 GE, Q0, r4
vsubt.s32 Q0, Q0, r12
vmul.u32 Q6, Q6, r2
// input[156]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -96)]
vqrdmlah.s32 Q1, Q6, r12
vstrw.u32 Q0, [r0,#(96)]
vqrdmulh.s32 Q2, Q4, r10
vshr.s32 Q1, Q1, #1
vpt.s32 LT, Q1, r11
vaddt.s32 Q1, Q1, r12
vpt.s32 GE, Q1, r4
vsubt.s32 Q1, Q1, r12
vmul.u32 Q4, Q4, r9
vstrw.u32 Q1, [r0,#(352)]
// Release input[88] from Q6
// input[28]: Already loaded as Q3
// input[92]: Already loaded as Q7
vsub.s32 Q0, Q3, Q7
// input[156]: Already loaded as Q5
vqrdmlah.s32 Q2, Q4, r12
vadd.s32 Q3, Q3, Q7
// input[220]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -32)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q4, Q5, Q1
vmul.u32 Q0, Q0, r7
vadd.s32 Q5, Q5, Q1
vqrdmlah.s32 Q7, Q0, r12
vshr.s32 Q2, Q2, #1
vpt.s32 LT, Q2, r11
vaddt.s32 Q2, Q2, r12
vpt.s32 GE, Q2, r4
vsubt.s32 Q2, Q2, r12
vstrw.u32 Q2, [r14,#(-144)]
// Release input[216] from Q2
vqrdmulh.s32 Q1, Q4, r6
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r5
vadd.s32 Q3, Q3, Q5
vqrdmlah.s32 Q1, Q4, r12
// input[32]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 32)]
vqrdmulh.s32 Q5, Q0, r10
vsub.s32 Q4, Q7, Q1
vmul.u32 Q0, Q0, r9
vadd.s32 Q7, Q7, Q1
vqrdmlah.s32 Q5, Q0, r12
// input[96]: Load as Q6
vldrw.u32 Q6, [r0, #(4 * 96)]
vqrdmulh.s32 Q0, Q3, r3
vshr.s32 Q5, Q5, #1
vpt.s32 LT, Q5, r11
vaddt.s32 Q5, Q5, r12
vpt.s32 GE, Q5, r4
vsubt.s32 Q5, Q5, r12
vmul.u32 Q3, Q3, r2
vstrw.u32 Q5, [r14,#(-384)]
// Release input[156] from Q5
vqrdmlah.s32 Q0, Q3, r12
// Release input[28] from Q3
vqrdmulh.s32 Q3, Q7, r3
vshr.s32 Q0, Q0, #1
vpt.s32 LT, Q0, r11
vaddt.s32 Q0, Q0, r12
vpt.s32 GE, Q0, r4
vsubt.s32 Q0, Q0, r12
vmul.u32 Q7, Q7, r2
// input[160]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -92)]
vqrdmlah.s32 Q3, Q7, r12
vstrw.u32 Q0, [r0,#(112)]
vqrdmulh.s32 Q1, Q4, r10
vshr.s32 Q3, Q3, #1
vpt.s32 LT, Q3, r11
vaddt.s32 Q3, Q3, r12
vpt.s32 GE, Q3, r4
vsubt.s32 Q3, Q3, r12
vmul.u32 Q4, Q4, r9
vstrw.u32 Q3, [r0,#(368)]
// Release input[92] from Q7
// input[32]: Already loaded as Q2
// input[96]: Already loaded as Q6
vsub.s32 Q0, Q2, Q6
// input[160]: Already loaded as Q5
vqrdmlah.s32 Q1, Q4, r12
vadd.s32 Q2, Q2, Q6
// input[224]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -28)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q4, Q5, Q3
vmul.u32 Q0, Q0, r7
vadd.s32 Q5, Q5, Q3
vqrdmlah.s32 Q6, Q0, r12
vshr.s32 Q1, Q1, #1
vpt.s32 LT, Q1, r11
vaddt.s32 Q1, Q1, r12
vpt.s32 GE, Q1, r4
vsubt.s32 Q1, Q1, r12
vstrw.u32 Q1, [r14,#(-128)]
// Release input[220] from Q1
vqrdmulh.s32 Q3, Q4, r6
vsub.s32 Q0, Q2, Q5
vmul.u32 Q4, Q4, r5
vadd.s32 Q2, Q2, Q5
vqrdmlah.s32 Q3, Q4, r12
// input[36]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 36)]
vqrdmulh.s32 Q5, Q0, r10
vsub.s32 Q4, Q6, Q3
vmul.u32 Q0, Q0, r9
vadd.s32 Q6, Q6, Q3
vqrdmlah.s32 Q5, Q0, r12
// input[100]: Load as Q7
vldrw.u32 Q7, [r0, #(4 * 100)]
vqrdmulh.s32 Q0, Q2, r3
vshr.s32 Q5, Q5, #1
vpt.s32 LT, Q5, r11
vaddt.s32 Q5, Q5, r12
vpt.s32 GE, Q5, r4
vsubt.s32 Q5, Q5, r12
vmul.u32 Q2, Q2, r2
vstrw.u32 Q5, [r14,#(-368)]
// Release input[160] from Q5
vqrdmlah.s32 Q0, Q2, r12
// Release input[32] from Q2
vqrdmulh.s32 Q2, Q6, r3
vshr.s32 Q0, Q0, #1
vpt.s32 LT, Q0, r11
vaddt.s32 Q0, Q0, r12
vpt.s32 GE, Q0, r4
vsubt.s32 Q0, Q0, r12
vmul.u32 Q6, Q6, r2
// input[164]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -88)]
vqrdmlah.s32 Q2, Q6, r12
vstrw.u32 Q0, [r0,#(128)]
vqrdmulh.s32 Q3, Q4, r10
vshr.s32 Q2, Q2, #1
vpt.s32 LT, Q2, r11
vaddt.s32 Q2, Q2, r12
vpt.s32 GE, Q2, r4
vsubt.s32 Q2, Q2, r12
vmul.u32 Q4, Q4, r9
vstrw.u32 Q2, [r0,#(384)]
// Release input[96] from Q6
// input[36]: Already loaded as Q1
// input[100]: Already loaded as Q7
vsub.s32 Q0, Q1, Q7
// input[164]: Already loaded as Q5
vqrdmlah.s32 Q3, Q4, r12
vadd.s32 Q1, Q1, Q7
// input[228]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -24)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q4, Q5, Q2
vmul.u32 Q0, Q0, r7
vadd.s32 Q5, Q5, Q2
vqrdmlah.s32 Q7, Q0, r12
vshr.s32 Q3, Q3, #1
vpt.s32 LT, Q3, r11
vaddt.s32 Q3, Q3, r12
vpt.s32 GE, Q3, r4
vsubt.s32 Q3, Q3, r12
vstrw.u32 Q3, [r14,#(-112)]
// Release input[224] from Q3
vqrdmulh.s32 Q2, Q4, r6
vsub.s32 Q0, Q1, Q5
vmul.u32 Q4, Q4, r5
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q2, Q4, r12
// input[40]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 40)]
vqrdmulh.s32 Q5, Q0, r10
vsub.s32 Q4, Q7, Q2
vmul.u32 Q0, Q0, r9
vadd.s32 Q7, Q7, Q2
vqrdmlah.s32 Q5, Q0, r12
// input[104]: Load as Q6
vldrw.u32 Q6, [r0, #(4 * 104)]
vqrdmulh.s32 Q0, Q1, r3
vshr.s32 Q5, Q5, #1
vpt.s32 LT, Q5, r11
vaddt.s32 Q5, Q5, r12
vpt.s32 GE, Q5, r4
vsubt.s32 Q5, Q5, r12
vmul.u32 Q1, Q1, r2
vstrw.u32 Q5, [r14,#(-352)]
// Release input[164] from Q5
vqrdmlah.s32 Q0, Q1, r12
// Release input[36] from Q1
vqrdmulh.s32 Q1, Q7, r3
vshr.s32 Q0, Q0, #1
vpt.s32 LT, Q0, r11
vaddt.s32 Q0, Q0, r12
vpt.s32 GE, Q0, r4
vsubt.s32 Q0, Q0, r12
vmul.u32 Q7, Q7, r2
// input[168]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -84)]
vqrdmlah.s32 Q1, Q7, r12
vstrw.u32 Q0, [r0,#(144)]
vqrdmulh.s32 Q2, Q4, r10
vshr.s32 Q1, Q1, #1
vpt.s32 LT, Q1, r11
vaddt.s32 Q1, Q1, r12
vpt.s32 GE, Q1, r4
vsubt.s32 Q1, Q1, r12
vmul.u32 Q4, Q4, r9
vstrw.u32 Q1, [r0,#(400)]
// Release input[100] from Q7
// input[40]: Already loaded as Q3
// input[104]: Already loaded as Q6
vsub.s32 Q0, Q3, Q6
// input[168]: Already loaded as Q5
vqrdmlah.s32 Q2, Q4, r12
vadd.s32 Q3, Q3, Q6
// input[232]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -20)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q4, Q5, Q1
vmul.u32 Q0, Q0, r7
vadd.s32 Q5, Q5, Q1
vqrdmlah.s32 Q6, Q0, r12
vshr.s32 Q2, Q2, #1
vpt.s32 LT, Q2, r11
vaddt.s32 Q2, Q2, r12
vpt.s32 GE, Q2, r4
vsubt.s32 Q2, Q2, r12
vstrw.u32 Q2, [r14,#(-96)]
// Release input[228] from Q2
vqrdmulh.s32 Q1, Q4, r6
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r5
vadd.s32 Q3, Q3, Q5
vqrdmlah.s32 Q1, Q4, r12
// input[44]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 44)]
vqrdmulh.s32 Q5, Q0, r10
vsub.s32 Q4, Q6, Q1
vmul.u32 Q0, Q0, r9
vadd.s32 Q6, Q6, Q1
vqrdmlah.s32 Q5, Q0, r12
// input[108]: Load as Q7
vldrw.u32 Q7, [r0, #(4 * 108)]
vqrdmulh.s32 Q0, Q3, r3
vshr.s32 Q5, Q5, #1
vpt.s32 LT, Q5, r11
vaddt.s32 Q5, Q5, r12
vpt.s32 GE, Q5, r4
vsubt.s32 Q5, Q5, r12
vmul.u32 Q3, Q3, r2
vstrw.u32 Q5, [r14,#(-336)]
// Release input[168] from Q5
vqrdmlah.s32 Q0, Q3, r12
// Release input[40] from Q3
vqrdmulh.s32 Q3, Q6, r3
vshr.s32 Q0, Q0, #1
vpt.s32 LT, Q0, r11
vaddt.s32 Q0, Q0, r12
vpt.s32 GE, Q0, r4
vsubt.s32 Q0, Q0, r12
vmul.u32 Q6, Q6, r2
// input[172]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -80)]
vqrdmlah.s32 Q3, Q6, r12
vstrw.u32 Q0, [r0,#(160)]
vqrdmulh.s32 Q1, Q4, r10
vshr.s32 Q3, Q3, #1
vpt.s32 LT, Q3, r11
vaddt.s32 Q3, Q3, r12
vpt.s32 GE, Q3, r4
vsubt.s32 Q3, Q3, r12
vmul.u32 Q4, Q4, r9
vstrw.u32 Q3, [r0,#(416)]
// Release input[104] from Q6
// input[44]: Already loaded as Q2
// input[108]: Already loaded as Q7
vsub.s32 Q0, Q2, Q7
// input[172]: Already loaded as Q5
vqrdmlah.s32 Q1, Q4, r12
vadd.s32 Q2, Q2, Q7
// input[236]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -16)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q4, Q5, Q3
vmul.u32 Q0, Q0, r7
vadd.s32 Q5, Q5, Q3
vqrdmlah.s32 Q7, Q0, r12
vshr.s32 Q1, Q1, #1
vpt.s32 LT, Q1, r11
vaddt.s32 Q1, Q1, r12
vpt.s32 GE, Q1, r4
vsubt.s32 Q1, Q1, r12
vstrw.u32 Q1, [r14,#(-80)]
// Release input[232] from Q1
vqrdmulh.s32 Q3, Q4, r6
vsub.s32 Q0, Q2, Q5
vmul.u32 Q4, Q4, r5
vadd.s32 Q2, Q2, Q5
vqrdmlah.s32 Q3, Q4, r12
// input[48]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 48)]
vqrdmulh.s32 Q5, Q0, r10
vsub.s32 Q4, Q7, Q3
vmul.u32 Q0, Q0, r9
vadd.s32 Q7, Q7, Q3
vqrdmlah.s32 Q5, Q0, r12
// input[112]: Load as Q6
vldrw.u32 Q6, [r0, #(4 * 112)]
vqrdmulh.s32 Q0, Q2, r3
vshr.s32 Q5, Q5, #1
vpt.s32 LT, Q5, r11
vaddt.s32 Q5, Q5, r12
vpt.s32 GE, Q5, r4
vsubt.s32 Q5, Q5, r12
vmul.u32 Q2, Q2, r2
vstrw.u32 Q5, [r14,#(-320)]
// Release input[172] from Q5
vqrdmlah.s32 Q0, Q2, r12
// Release input[44] from Q2
vqrdmulh.s32 Q2, Q7, r3
vshr.s32 Q0, Q0, #1
vpt.s32 LT, Q0, r11
vaddt.s32 Q0, Q0, r12
vpt.s32 GE, Q0, r4
vsubt.s32 Q0, Q0, r12
vmul.u32 Q7, Q7, r2
// input[176]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -76)]
vqrdmlah.s32 Q2, Q7, r12
vstrw.u32 Q0, [r0,#(176)]
vqrdmulh.s32 Q3, Q4, r10
vshr.s32 Q2, Q2, #1
vpt.s32 LT, Q2, r11
vaddt.s32 Q2, Q2, r12
vpt.s32 GE, Q2, r4
vsubt.s32 Q2, Q2, r12
vmul.u32 Q4, Q4, r9
vstrw.u32 Q2, [r0,#(432)]
// Release input[108] from Q7
// input[48]: Already loaded as Q1
// input[112]: Already loaded as Q6
vsub.s32 Q0, Q1, Q6
// input[176]: Already loaded as Q5
vqrdmlah.s32 Q3, Q4, r12
vadd.s32 Q1, Q1, Q6
// input[240]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * -12)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q4, Q5, Q2
vmul.u32 Q0, Q0, r7
vadd.s32 Q5, Q5, Q2
vqrdmlah.s32 Q6, Q0, r12
vshr.s32 Q3, Q3, #1
vpt.s32 LT, Q3, r11
vaddt.s32 Q3, Q3, r12
vpt.s32 GE, Q3, r4
vsubt.s32 Q3, Q3, r12
vstrw.u32 Q3, [r14,#(-64)]
// Release input[236] from Q3
vqrdmulh.s32 Q2, Q4, r6
vsub.s32 Q0, Q1, Q5
vmul.u32 Q4, Q4, r5
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q2, Q4, r12
// input[52]: Load as Q3
vldrw.u32 Q3, [r0, #(4 * 52)]
vqrdmulh.s32 Q5, Q0, r10
vsub.s32 Q4, Q6, Q2
vmul.u32 Q0, Q0, r9
vadd.s32 Q6, Q6, Q2
vqrdmlah.s32 Q5, Q0, r12
// input[116]: Load as Q7
vldrw.u32 Q7, [r0, #(4 * 116)]
vqrdmulh.s32 Q0, Q1, r3
vshr.s32 Q5, Q5, #1
vpt.s32 LT, Q5, r11
vaddt.s32 Q5, Q5, r12
vpt.s32 GE, Q5, r4
vsubt.s32 Q5, Q5, r12
vmul.u32 Q1, Q1, r2
vstrw.u32 Q5, [r14,#(-304)]
// Release input[176] from Q5
vqrdmlah.s32 Q0, Q1, r12
// Release input[48] from Q1
vqrdmulh.s32 Q1, Q6, r3
vshr.s32 Q0, Q0, #1
vpt.s32 LT, Q0, r11
vaddt.s32 Q0, Q0, r12
vpt.s32 GE, Q0, r4
vsubt.s32 Q0, Q0, r12
vmul.u32 Q6, Q6, r2
// input[180]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -72)]
vqrdmlah.s32 Q1, Q6, r12
vstrw.u32 Q0, [r0,#(192)]
vqrdmulh.s32 Q2, Q4, r10
vshr.s32 Q1, Q1, #1
vpt.s32 LT, Q1, r11
vaddt.s32 Q1, Q1, r12
vpt.s32 GE, Q1, r4
vsubt.s32 Q1, Q1, r12
vmul.u32 Q4, Q4, r9
vstrw.u32 Q1, [r0,#(448)]
// Release input[112] from Q6
// input[52]: Already loaded as Q3
// input[116]: Already loaded as Q7
vsub.s32 Q0, Q3, Q7
// input[180]: Already loaded as Q5
vqrdmlah.s32 Q2, Q4, r12
vadd.s32 Q3, Q3, Q7
// input[244]: Load as Q1
vldrw.u32 Q1, [r14, #(4 * -8)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q4, Q5, Q1
vmul.u32 Q0, Q0, r7
vadd.s32 Q5, Q5, Q1
vqrdmlah.s32 Q7, Q0, r12
vshr.s32 Q2, Q2, #1
vpt.s32 LT, Q2, r11
vaddt.s32 Q2, Q2, r12
vpt.s32 GE, Q2, r4
vsubt.s32 Q2, Q2, r12
vstrw.u32 Q2, [r14,#(-48)]
// Release input[240] from Q2
vqrdmulh.s32 Q1, Q4, r6
vsub.s32 Q0, Q3, Q5
vmul.u32 Q4, Q4, r5
vadd.s32 Q3, Q3, Q5
vqrdmlah.s32 Q1, Q4, r12
// input[56]: Load as Q2
vldrw.u32 Q2, [r0, #(4 * 56)]
vqrdmulh.s32 Q5, Q0, r10
vsub.s32 Q4, Q7, Q1
vmul.u32 Q0, Q0, r9
vadd.s32 Q7, Q7, Q1
vqrdmlah.s32 Q5, Q0, r12
// input[120]: Load as Q6
vldrw.u32 Q6, [r0, #(4 * 120)]
vqrdmulh.s32 Q0, Q3, r3
vshr.s32 Q5, Q5, #1
vpt.s32 LT, Q5, r11
vaddt.s32 Q5, Q5, r12
vpt.s32 GE, Q5, r4
vsubt.s32 Q5, Q5, r12
vmul.u32 Q3, Q3, r2
vstrw.u32 Q5, [r14,#(-288)]
// Release input[180] from Q5
vqrdmlah.s32 Q0, Q3, r12
// Release input[52] from Q3
vqrdmulh.s32 Q3, Q7, r3
vshr.s32 Q0, Q0, #1
vpt.s32 LT, Q0, r11
vaddt.s32 Q0, Q0, r12
vpt.s32 GE, Q0, r4
vsubt.s32 Q0, Q0, r12
vmul.u32 Q7, Q7, r2
// input[184]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -68)]
vqrdmlah.s32 Q3, Q7, r12
vstrw.u32 Q0, [r0,#(208)]
vqrdmulh.s32 Q1, Q4, r10
vshr.s32 Q3, Q3, #1
vpt.s32 LT, Q3, r11
vaddt.s32 Q3, Q3, r12
vpt.s32 GE, Q3, r4
vsubt.s32 Q3, Q3, r12
vmul.u32 Q4, Q4, r9
vstrw.u32 Q3, [r0,#(464)]
// Release input[116] from Q7
// input[56]: Already loaded as Q2
// input[120]: Already loaded as Q6
vsub.s32 Q0, Q2, Q6
// input[184]: Already loaded as Q5
vqrdmlah.s32 Q1, Q4, r12
vadd.s32 Q2, Q2, Q6
// input[248]: Load as Q3
vldrw.u32 Q3, [r14, #(4 * -4)]
vqrdmulh.s32 Q6, Q0, r8
vsub.s32 Q4, Q5, Q3
vmul.u32 Q0, Q0, r7
vadd.s32 Q5, Q5, Q3
vqrdmlah.s32 Q6, Q0, r12
vshr.s32 Q1, Q1, #1
vpt.s32 LT, Q1, r11
vaddt.s32 Q1, Q1, r12
vpt.s32 GE, Q1, r4
vsubt.s32 Q1, Q1, r12
vstrw.u32 Q1, [r14,#(-32)]
// Release input[244] from Q1
vqrdmulh.s32 Q3, Q4, r6
vsub.s32 Q0, Q2, Q5
vmul.u32 Q4, Q4, r5
vadd.s32 Q2, Q2, Q5
vqrdmlah.s32 Q3, Q4, r12
// input[60]: Load as Q1
vldrw.u32 Q1, [r0, #(4 * 60)]
vqrdmulh.s32 Q5, Q0, r10
vsub.s32 Q4, Q6, Q3
vmul.u32 Q0, Q0, r9
vadd.s32 Q6, Q6, Q3
vqrdmlah.s32 Q5, Q0, r12
// input[124]: Load as Q7
vldrw.u32 Q7, [r0, #(4 * 124)]
vqrdmulh.s32 Q0, Q2, r3
vshr.s32 Q5, Q5, #1
vpt.s32 LT, Q5, r11
vaddt.s32 Q5, Q5, r12
vpt.s32 GE, Q5, r4
vsubt.s32 Q5, Q5, r12
vmul.u32 Q2, Q2, r2
vstrw.u32 Q5, [r14,#(-272)]
// Release input[184] from Q5
vqrdmlah.s32 Q0, Q2, r12
// Release input[56] from Q2
vqrdmulh.s32 Q2, Q6, r3
vshr.s32 Q0, Q0, #1
vpt.s32 LT, Q0, r11
vaddt.s32 Q0, Q0, r12
vpt.s32 GE, Q0, r4
vsubt.s32 Q0, Q0, r12
vmul.u32 Q6, Q6, r2
// input[188]: Load as Q5
vldrw.u32 Q5, [r14, #(4 * -64)]
vqrdmlah.s32 Q2, Q6, r12
vstrw.u32 Q0, [r0,#(224)]
vqrdmulh.s32 Q3, Q4, r10
vshr.s32 Q2, Q2, #1
vpt.s32 LT, Q2, r11
vaddt.s32 Q2, Q2, r12
vpt.s32 GE, Q2, r4
vsubt.s32 Q2, Q2, r12
vmul.u32 Q4, Q4, r9
vstrw.u32 Q2, [r0,#(480)]
// Release input[120] from Q6
// input[60]: Already loaded as Q1
// input[124]: Already loaded as Q7
vsub.s32 Q0, Q1, Q7
// input[188]: Already loaded as Q5
vqrdmlah.s32 Q3, Q4, r12
vadd.s32 Q1, Q1, Q7
// input[252]: Load as Q2
vldrw.u32 Q2, [r14, #(4 * 0)]
vqrdmulh.s32 Q7, Q0, r8
vsub.s32 Q4, Q5, Q2
vmul.u32 Q0, Q0, r7
vadd.s32 Q5, Q5, Q2
vqrdmlah.s32 Q7, Q0, r12
vshr.s32 Q3, Q3, #1
vpt.s32 LT, Q3, r11
vaddt.s32 Q3, Q3, r12
vpt.s32 GE, Q3, r4
vsubt.s32 Q3, Q3, r12
vstrw.u32 Q3, [r14,#(-16)]
// Release input[248] from Q3
vqrdmulh.s32 Q2, Q4, r6
vsub.s32 Q0, Q1, Q5
vmul.u32 Q4, Q4, r5
vadd.s32 Q1, Q1, Q5
vqrdmlah.s32 Q2, Q4, r12
vqrdmulh.s32 Q5, Q0, r10
vsub.s32 Q3, Q7, Q2
vmul.u32 Q0, Q0, r9
vadd.s32 Q7, Q7, Q2
vqrdmlah.s32 Q5, Q0, r12
vqrdmulh.s32 Q0, Q1, r3
vshr.s32 Q5, Q5, #1
vpt.s32 LT, Q5, r11
vaddt.s32 Q5, Q5, r12
vpt.s32 GE, Q5, r4
vsubt.s32 Q5, Q5, r12
vmul.u32 Q1, Q1, r2
vstrw.u32 Q5, [r14,#(-256)]
// Release input[188] from Q5
vqrdmlah.s32 Q0, Q1, r12
// Release input[60] from Q1
vqrdmulh.s32 Q1, Q7, r3
vshr.s32 Q0, Q0, #1
vpt.s32 LT, Q0, r11
vaddt.s32 Q0, Q0, r12
vpt.s32 GE, Q0, r4
vsubt.s32 Q0, Q0, r12
vmul.u32 Q7, Q7, r2
vqrdmlah.s32 Q1, Q7, r12
vstrw.u32 Q0, [r0,#(240)]
vqrdmulh.s32 Q2, Q3, r10
vshr.s32 Q1, Q1, #1
vpt.s32 LT, Q1, r11
vaddt.s32 Q1, Q1, r12
vpt.s32 GE, Q1, r4
vsubt.s32 Q1, Q1, r12
vmul.u32 Q3, Q3, r9
vstrw.u32 Q1, [r0,#(496)]
// Release input[124] from Q7
vqrdmlah.s32 Q2, Q3, r12
vshr.s32 Q2, Q2, #1
vpt.s32 LT, Q2, r11
vaddt.s32 Q2, Q2, r12
vpt.s32 GE, Q2, r4
vsubt.s32 Q2, Q2, r12
vstrw.u32 Q2, [r14,#(0)]
// Release input[252] from Q2
// Restore MVE vector registers
vpop {d8-d15}
// Restore GPRs
pop {r4-r11,lr}
bx lr

// Line count:        3170
// Instruction count: 2670