+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                          ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; rst_controller_001|alt_rst_req_sync_uq1                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_001|alt_rst_sync_uq1                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_001                                                                                                                                                 ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|alt_rst_req_sync_uq1                                                                                                                                ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|alt_rst_sync_uq1                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller                                                                                                                                                     ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_mapper_001                                                                                                                                                     ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_mapper                                                                                                                                                         ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|width_adapter_003                                                                                                                                ; 100   ; 3              ; 0            ; 3              ; 77     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|width_adapter_002                                                                                                                                ; 100   ; 3              ; 0            ; 3              ; 77     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|width_adapter_001|uncompressor                                                                                                                   ; 30    ; 4              ; 0            ; 4              ; 21     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|width_adapter_001                                                                                                                                ; 82    ; 3              ; 0            ; 3              ; 95     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|width_adapter|uncompressor                                                                                                                       ; 30    ; 4              ; 0            ; 4              ; 21     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|width_adapter                                                                                                                                    ; 82    ; 3              ; 0            ; 3              ; 95     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_xbar_mux_001|arb|adder                                                                                                                       ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_xbar_mux_001|arb                                                                                                                             ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_xbar_mux_001                                                                                                                                 ; 285   ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_xbar_mux|arb|adder                                                                                                                           ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_xbar_mux|arb                                                                                                                                 ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_xbar_mux                                                                                                                                     ; 191   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_xbar_demux_002                                                                                                                               ; 97    ; 1              ; 2            ; 1              ; 95     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_xbar_demux_001                                                                                                                               ; 98    ; 4              ; 2            ; 4              ; 189    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|rsp_xbar_demux                                                                                                                                   ; 98    ; 4              ; 2            ; 4              ; 189    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_xbar_mux_002                                                                                                                                 ; 97    ; 0              ; 2            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_xbar_mux_001|arb|adder                                                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_xbar_mux_001|arb                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_xbar_mux_001                                                                                                                                 ; 191   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_xbar_mux|arb|adder                                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_xbar_mux|arb                                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_xbar_mux                                                                                                                                     ; 191   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_xbar_demux_001                                                                                                                               ; 99    ; 9              ; 2            ; 9              ; 283    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|cmd_xbar_demux                                                                                                                                   ; 98    ; 4              ; 2            ; 4              ; 189    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|burst_adapter_001|altera_merlin_burst_adapter_uncompressed_only.the_ba                                                                           ; 79    ; 3              ; 5            ; 3              ; 77     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|burst_adapter_001                                                                                                                                ; 79    ; 0              ; 0            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|burst_adapter|altera_merlin_burst_adapter_uncompressed_only.the_ba                                                                               ; 79    ; 3              ; 5            ; 3              ; 77     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|burst_adapter                                                                                                                                    ; 79    ; 0              ; 0            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|id_router_002|the_default_decode                                                                                                                 ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|id_router_002                                                                                                                                    ; 76    ; 0              ; 2            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|id_router_001|the_default_decode                                                                                                                 ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|id_router_001                                                                                                                                    ; 76    ; 0              ; 2            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|id_router|the_default_decode                                                                                                                     ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|id_router                                                                                                                                        ; 94    ; 0              ; 2            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|addr_router_001|the_default_decode                                                                                                               ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|addr_router_001                                                                                                                                  ; 94    ; 0              ; 4            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|addr_router|the_default_decode                                                                                                                   ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|addr_router                                                                                                                                      ; 94    ; 0              ; 4            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|can_controller_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                               ; 116   ; 39             ; 0            ; 39             ; 75     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|can_controller_1_avalon_slave_0_translator_avalon_universal_slave_0_agent|uncompressor                                                           ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|can_controller_1_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                        ; 195   ; 22             ; 24           ; 22             ; 207    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                           ; 116   ; 39             ; 0            ; 39             ; 75     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                       ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent                                                                                    ; 195   ; 22             ; 24           ; 22             ; 207    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|nios2_qsys_1_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|nios2_qsys_1_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor                                                            ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|nios2_qsys_1_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                         ; 263   ; 39             ; 40           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|nios2_qsys_1_data_master_translator_avalon_universal_master_0_agent                                                                              ; 155   ; 36             ; 62           ; 36             ; 126    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|nios2_qsys_1_instruction_master_translator_avalon_universal_master_0_agent                                                                       ; 155   ; 36             ; 62           ; 36             ; 126    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|can_controller_1_avalon_slave_0_translator                                                                                                       ; 63    ; 7              ; 8            ; 7              ; 42     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|onchip_memory2_1_s1_translator                                                                                                                   ; 63    ; 8              ; 3            ; 8              ; 50     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|nios2_qsys_1_jtag_debug_module_translator                                                                                                        ; 98    ; 6              ; 5            ; 6              ; 82     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|nios2_qsys_1_data_master_translator                                                                                                              ; 99    ; 13             ; 0            ; 13             ; 90     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1|nios2_qsys_1_instruction_master_translator                                                                                                       ; 99    ; 52             ; 0            ; 52             ; 90     ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_1                                                                                                                                                  ; 135   ; 0              ; 0            ; 0              ; 170    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|width_adapter_003                                                                                                                                ; 100   ; 3              ; 0            ; 3              ; 77     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|width_adapter_002                                                                                                                                ; 100   ; 3              ; 0            ; 3              ; 77     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|width_adapter_001|uncompressor                                                                                                                   ; 30    ; 4              ; 0            ; 4              ; 21     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|width_adapter_001                                                                                                                                ; 82    ; 3              ; 0            ; 3              ; 95     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|width_adapter|uncompressor                                                                                                                       ; 30    ; 4              ; 0            ; 4              ; 21     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|width_adapter                                                                                                                                    ; 82    ; 3              ; 0            ; 3              ; 95     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_mux_001|arb|adder                                                                                                                       ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_mux_001|arb                                                                                                                             ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_mux_001                                                                                                                                 ; 285   ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_mux|arb|adder                                                                                                                           ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_mux|arb                                                                                                                                 ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_mux                                                                                                                                     ; 191   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux_002                                                                                                                               ; 97    ; 1              ; 2            ; 1              ; 95     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux_001                                                                                                                               ; 98    ; 4              ; 2            ; 4              ; 189    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_xbar_demux                                                                                                                                   ; 98    ; 4              ; 2            ; 4              ; 189    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_002                                                                                                                                 ; 97    ; 0              ; 2            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_001|arb|adder                                                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_001|arb                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux_001                                                                                                                                 ; 191   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux|arb|adder                                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux|arb                                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_mux                                                                                                                                     ; 191   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_demux_001                                                                                                                               ; 99    ; 9              ; 2            ; 9              ; 283    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_xbar_demux                                                                                                                                   ; 98    ; 4              ; 2            ; 4              ; 189    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|burst_adapter_001|altera_merlin_burst_adapter_uncompressed_only.the_ba                                                                           ; 79    ; 3              ; 5            ; 3              ; 77     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|burst_adapter_001                                                                                                                                ; 79    ; 0              ; 0            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_uncompressed_only.the_ba                                                                               ; 79    ; 3              ; 5            ; 3              ; 77     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|burst_adapter                                                                                                                                    ; 79    ; 0              ; 0            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_002|the_default_decode                                                                                                                 ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_002                                                                                                                                    ; 76    ; 0              ; 2            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_001|the_default_decode                                                                                                                 ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router_001                                                                                                                                    ; 76    ; 0              ; 2            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router|the_default_decode                                                                                                                     ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|id_router                                                                                                                                        ; 94    ; 0              ; 2            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|addr_router_001|the_default_decode                                                                                                               ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|addr_router_001                                                                                                                                  ; 94    ; 0              ; 4            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|addr_router|the_default_decode                                                                                                                   ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|addr_router                                                                                                                                      ; 94    ; 0              ; 4            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|can_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                               ; 116   ; 39             ; 0            ; 39             ; 75     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|can_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|uncompressor                                                           ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|can_controller_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                        ; 195   ; 22             ; 24           ; 22             ; 207    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                           ; 116   ; 39             ; 0            ; 39             ; 75     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                       ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent                                                                                    ; 195   ; 22             ; 24           ; 22             ; 207    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor                                                            ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                         ; 263   ; 39             ; 40           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_qsys_0_data_master_translator_avalon_universal_master_0_agent                                                                              ; 155   ; 36             ; 62           ; 36             ; 126    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_qsys_0_instruction_master_translator_avalon_universal_master_0_agent                                                                       ; 155   ; 36             ; 62           ; 36             ; 126    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|can_controller_0_avalon_slave_0_translator                                                                                                       ; 63    ; 7              ; 8            ; 7              ; 42     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|onchip_memory2_0_s1_translator                                                                                                                   ; 63    ; 8              ; 3            ; 8              ; 50     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_qsys_0_jtag_debug_module_translator                                                                                                        ; 98    ; 6              ; 5            ; 6              ; 82     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_qsys_0_data_master_translator                                                                                                              ; 99    ; 13             ; 0            ; 13             ; 90     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_qsys_0_instruction_master_translator                                                                                                       ; 99    ; 52             ; 0            ; 52             ; 90     ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0                                                                                                                                                  ; 135   ; 0              ; 0            ; 0              ; 170    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_can_0                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|sw13                                                                                                                                              ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|sw12                                                                                                                                              ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|sw11                                                                                                                                              ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|sw10                                                                                                                                              ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|sw9                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|sw8                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|sw7                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|sw6                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|sw5                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|sw4                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|sw3                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|sw2                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|sw1                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|sw0                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|CAN_CONT|TIMEREG                                                                                                                                  ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|CAN_CONT                                                                                                                                          ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|CPU_INT                                                                                                                                           ; 266   ; 112            ; 17           ; 112            ; 271    ; 112             ; 112           ; 112             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|Can_int|CAN_BTL                                                                                                                                   ; 22    ; 0              ; 3            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|Can_int|CAN_BRP                                                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|Can_int|CAN_bit_stream_processor|crc_generator                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|Can_int|CAN_bit_stream_processor                                                                                                                  ; 86    ; 0              ; 0            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|Can_int                                                                                                                                           ; 243   ; 42             ; 97           ; 42             ; 239    ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|CAN_Msg|TXMSGD78                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|CAN_Msg|TXMSGD56                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|CAN_Msg|TXMSGD34                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|CAN_Msg|TXMSGD12                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|CAN_Msg|TXMSGCONF                                                                                                                                 ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|CAN_Msg|TXMSGID2                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|CAN_Msg|TXMSGID1                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|CAN_Msg|RXMSGD78                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|CAN_Msg|RXMSGD56                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|CAN_Msg|RXMSGD34                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|CAN_Msg|RXMSGD12                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|CAN_Msg|RXMSGCONF                                                                                                                                 ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|CAN_Msg|RXMSGID2                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|CAN_Msg|RXMSGID1                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1|CAN_Msg                                                                                                                                           ; 254   ; 0              ; 0            ; 0              ; 224    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_1                                                                                                                                                   ; 27    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; onchip_memory2_1|the_altsyncram|auto_generated                                                                                                                     ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; onchip_memory2_1                                                                                                                                                   ; 35    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; onchip_memory2_0|the_altsyncram|auto_generated                                                                                                                     ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; onchip_memory2_0                                                                                                                                                   ; 35    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_jtag_debug_module_wrapper|the_Network_can_nios2_qsys_1_jtag_debug_module_sysclk   ; 43    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_jtag_debug_module_wrapper|the_Network_can_nios2_qsys_1_jtag_debug_module_tck      ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_jtag_debug_module_wrapper                                                         ; 123   ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_nios2_oci_im                                                                      ; 97    ; 36             ; 93           ; 36             ; 48     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_nios2_oci_pib                                                                     ; 39    ; 20             ; 38           ; 20             ; 19     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_nios2_oci_fifo|the_Network_can_nios2_qsys_1_oci_test_bench                        ; 36    ; 0              ; 36           ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_nios2_oci_fifo|the_Network_can_nios2_qsys_1_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_nios2_oci_fifo|the_Network_can_nios2_qsys_1_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_nios2_oci_fifo|the_Network_can_nios2_qsys_1_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_nios2_oci_fifo                                                                    ; 151   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_nios2_oci_dtrace|Network_can_nios2_qsys_1_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_nios2_oci_dtrace                                                                  ; 99    ; 0              ; 88           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_nios2_oci_itrace                                                                  ; 25    ; 17             ; 23           ; 17             ; 87     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_nios2_oci_dbrk                                                                    ; 84    ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_nios2_oci_xbrk                                                                    ; 50    ; 5              ; 47           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_nios2_oci_break                                                                   ; 52    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_nios2_avalon_reg                                                                  ; 48    ; 0              ; 29           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_nios2_ocimem|Network_can_nios2_qsys_1_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_nios2_ocimem|Network_can_nios2_qsys_1_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_nios2_ocimem                                                                      ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci|the_Network_can_nios2_qsys_1_nios2_oci_debug                                                                   ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_nios2_oci                                                                                                                ; 150   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|Network_can_nios2_qsys_1_register_bank_b|the_altsyncram|auto_generated                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|Network_can_nios2_qsys_1_register_bank_b                                                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|Network_can_nios2_qsys_1_register_bank_a|the_altsyncram|auto_generated                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|Network_can_nios2_qsys_1_register_bank_a                                                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1|the_Network_can_nios2_qsys_1_test_bench                                                                                                               ; 260   ; 3              ; 226          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_1                                                                                                                                                       ; 149   ; 0              ; 32           ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_jtag_debug_module_wrapper|the_Network_can_nios2_qsys_0_jtag_debug_module_sysclk   ; 43    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_jtag_debug_module_wrapper|the_Network_can_nios2_qsys_0_jtag_debug_module_tck      ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_jtag_debug_module_wrapper                                                         ; 123   ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_nios2_oci_im                                                                      ; 97    ; 36             ; 93           ; 36             ; 48     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_nios2_oci_pib                                                                     ; 39    ; 20             ; 38           ; 20             ; 19     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_nios2_oci_fifo|the_Network_can_nios2_qsys_0_oci_test_bench                        ; 36    ; 0              ; 36           ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_nios2_oci_fifo|the_Network_can_nios2_qsys_0_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_nios2_oci_fifo|the_Network_can_nios2_qsys_0_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_nios2_oci_fifo|the_Network_can_nios2_qsys_0_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_nios2_oci_fifo                                                                    ; 151   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_nios2_oci_dtrace|Network_can_nios2_qsys_0_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_nios2_oci_dtrace                                                                  ; 99    ; 0              ; 88           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_nios2_oci_itrace                                                                  ; 25    ; 17             ; 23           ; 17             ; 87     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_nios2_oci_dbrk                                                                    ; 84    ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_nios2_oci_xbrk                                                                    ; 50    ; 5              ; 47           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_nios2_oci_break                                                                   ; 52    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_nios2_avalon_reg                                                                  ; 48    ; 0              ; 29           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_nios2_ocimem|Network_can_nios2_qsys_0_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_nios2_ocimem|Network_can_nios2_qsys_0_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_nios2_ocimem                                                                      ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci|the_Network_can_nios2_qsys_0_nios2_oci_debug                                                                   ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_nios2_oci                                                                                                                ; 150   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|Network_can_nios2_qsys_0_register_bank_b|the_altsyncram|auto_generated                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|Network_can_nios2_qsys_0_register_bank_b                                                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|Network_can_nios2_qsys_0_register_bank_a|the_altsyncram|auto_generated                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|Network_can_nios2_qsys_0_register_bank_a                                                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0|the_Network_can_nios2_qsys_0_test_bench                                                                                                               ; 260   ; 3              ; 226          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_qsys_0                                                                                                                                                       ; 149   ; 0              ; 32           ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|sw13                                                                                                                                              ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|sw12                                                                                                                                              ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|sw11                                                                                                                                              ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|sw10                                                                                                                                              ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|sw9                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|sw8                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|sw7                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|sw6                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|sw5                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|sw4                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|sw3                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|sw2                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|sw1                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|sw0                                                                                                                                               ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|CAN_CONT|TIMEREG                                                                                                                                  ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|CAN_CONT                                                                                                                                          ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|CPU_INT                                                                                                                                           ; 266   ; 112            ; 17           ; 112            ; 271    ; 112             ; 112           ; 112             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|Can_int|CAN_BTL                                                                                                                                   ; 22    ; 0              ; 3            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|Can_int|CAN_BRP                                                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|Can_int|CAN_bit_stream_processor|crc_generator                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|Can_int|CAN_bit_stream_processor                                                                                                                  ; 86    ; 0              ; 0            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|Can_int                                                                                                                                           ; 243   ; 42             ; 97           ; 42             ; 239    ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|CAN_Msg|TXMSGD78                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|CAN_Msg|TXMSGD56                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|CAN_Msg|TXMSGD34                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|CAN_Msg|TXMSGD12                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|CAN_Msg|TXMSGCONF                                                                                                                                 ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|CAN_Msg|TXMSGID2                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|CAN_Msg|TXMSGID1                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|CAN_Msg|RXMSGD78                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|CAN_Msg|RXMSGD56                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|CAN_Msg|RXMSGD34                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|CAN_Msg|RXMSGD12                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|CAN_Msg|RXMSGCONF                                                                                                                                 ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|CAN_Msg|RXMSGID2                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|CAN_Msg|RXMSGID1                                                                                                                                  ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0|CAN_Msg                                                                                                                                           ; 254   ; 0              ; 0            ; 0              ; 224    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; can_controller_0                                                                                                                                                   ; 27    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
