<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(150,310)" to="(240,310)"/>
    <wire from="(210,250)" to="(290,250)"/>
    <wire from="(240,150)" to="(240,180)"/>
    <wire from="(240,150)" to="(300,150)"/>
    <wire from="(150,280)" to="(210,280)"/>
    <wire from="(410,130)" to="(410,190)"/>
    <wire from="(340,260)" to="(410,260)"/>
    <wire from="(210,240)" to="(210,250)"/>
    <wire from="(150,80)" to="(240,80)"/>
    <wire from="(240,280)" to="(290,280)"/>
    <wire from="(210,270)" to="(210,280)"/>
    <wire from="(240,210)" to="(240,240)"/>
    <wire from="(410,190)" to="(490,190)"/>
    <wire from="(150,240)" to="(210,240)"/>
    <wire from="(240,240)" to="(290,240)"/>
    <wire from="(240,110)" to="(300,110)"/>
    <wire from="(210,120)" to="(300,120)"/>
    <wire from="(150,180)" to="(240,180)"/>
    <wire from="(210,270)" to="(290,270)"/>
    <wire from="(210,140)" to="(300,140)"/>
    <wire from="(150,150)" to="(210,150)"/>
    <wire from="(410,210)" to="(490,210)"/>
    <wire from="(350,130)" to="(410,130)"/>
    <wire from="(210,140)" to="(210,150)"/>
    <wire from="(150,210)" to="(240,210)"/>
    <wire from="(150,110)" to="(210,110)"/>
    <wire from="(210,110)" to="(210,120)"/>
    <wire from="(550,200)" to="(660,200)"/>
    <wire from="(240,280)" to="(240,310)"/>
    <wire from="(410,210)" to="(410,260)"/>
    <wire from="(240,80)" to="(240,110)"/>
    <comp lib="6" loc="(116,245)" name="Text">
      <a name="text" val="F"/>
    </comp>
    <comp lib="1" loc="(350,130)" name="AND Gate"/>
    <comp lib="6" loc="(117,216)" name="Text">
      <a name="text" val="E"/>
    </comp>
    <comp lib="6" loc="(113,164)" name="Text"/>
    <comp lib="6" loc="(117,311)" name="Text">
      <a name="text" val="H"/>
    </comp>
    <comp lib="0" loc="(660,200)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(115,180)" name="Text">
      <a name="text" val="D"/>
    </comp>
    <comp lib="0" loc="(150,80)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(150,110)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(150,210)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(115,155)" name="Text">
      <a name="text" val="C"/>
    </comp>
    <comp lib="0" loc="(150,150)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(340,260)" name="OR Gate"/>
    <comp lib="0" loc="(150,310)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(150,240)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(116,115)" name="Text">
      <a name="text" val="B"/>
    </comp>
    <comp lib="6" loc="(583,184)" name="Text">
      <a name="text" val="S"/>
    </comp>
    <comp lib="6" loc="(112,142)" name="Text"/>
    <comp lib="6" loc="(366,110)" name="Text">
      <a name="text" val="S1"/>
    </comp>
    <comp lib="1" loc="(550,200)" name="NOR Gate"/>
    <comp lib="0" loc="(150,280)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(150,180)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(364,247)" name="Text">
      <a name="text" val="S2"/>
    </comp>
    <comp lib="6" loc="(115,86)" name="Text">
      <a name="text" val="A"/>
    </comp>
    <comp lib="6" loc="(117,284)" name="Text">
      <a name="text" val="G"/>
    </comp>
    <comp lib="6" loc="(111,95)" name="Text"/>
  </circuit>
</project>
