0.6
2019.1
May 24 2019
15:06:07
D:/Documentos/GitHub/lab02-g03/Ejercicios/ejercicio_6/ejercicio_6.sim/sim_1/behav/xsim/glbl.v,1661144036,verilog,,,,glbl,,,,,,,,
D:/Documentos/GitHub/lab02-g03/Ejercicios/ejercicio_6/ejercicio_6.srcs/sim_1/imports/new/tb_memoria.sv,1661637407,systemVerilog,,,,tb_memoria,,,../../../../ejercicio_6.srcs/sources_1/ip/clk_wiz_0_1,,,,,
D:/Documentos/GitHub/lab02-g03/Ejercicios/ejercicio_6/ejercicio_6.srcs/sources_1/imports/Desktop/package.sv,1661099812,systemVerilog,D:/Documentos/GitHub/lab02-g03/Ejercicios/ejercicio_6/ejercicio_6.srcs/sim_1/imports/new/tb_memoria.sv;D:/Documentos/GitHub/lab02-g03/Ejercicios/ejercicio_6/ejercicio_6.srcs/sources_1/imports/new/module_memoria.sv;D:/Documentos/GitHub/lab02-g03/Ejercicios/ejercicio_6/ejercicio_6.srcs/sources_1/new/top_module_memoria.sv,D:/Documentos/GitHub/lab02-g03/Ejercicios/ejercicio_6/ejercicio_6.srcs/sources_1/imports/new/module_memoria.sv,,pkg_bits,,,../../../../ejercicio_6.srcs/sources_1/ip/clk_wiz_0_1,,,,,
D:/Documentos/GitHub/lab02-g03/Ejercicios/ejercicio_6/ejercicio_6.srcs/sources_1/imports/new/module_memoria.sv,1661403441,systemVerilog,,D:/Documentos/GitHub/lab02-g03/Ejercicios/ejercicio_6/ejercicio_6.srcs/sources_1/new/top_module_memoria.sv,,module_memoria,,,../../../../ejercicio_6.srcs/sources_1/ip/clk_wiz_0_1,,,,,
D:/Documentos/GitHub/lab02-g03/Ejercicios/ejercicio_6/ejercicio_6.srcs/sources_1/ip/clk_wiz_0_1/clk_wiz_0_sim_netlist.v,1661302528,verilog,,,,clk_wiz_0;clk_wiz_0_clk_wiz_0_clk_wiz,,,../../../../ejercicio_6.srcs/sources_1/ip/clk_wiz_0_1,,,,,
D:/Documentos/GitHub/lab02-g03/Ejercicios/ejercicio_6/ejercicio_6.srcs/sources_1/new/top_module_memoria.sv,1661640315,systemVerilog,,D:/Documentos/GitHub/lab02-g03/Ejercicios/ejercicio_6/ejercicio_6.srcs/sim_1/imports/new/tb_memoria.sv,,top_module_memoria,,,../../../../ejercicio_6.srcs/sources_1/ip/clk_wiz_0_1,,,,,
