TimeQuest Timing Analyzer report for MDT90P01
Sat May 12 19:16:50 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'c0'
 12. Slow Model Hold: 'c0'
 13. Slow Model Minimum Pulse Width: 'c0'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'c0'
 22. Fast Model Hold: 'c0'
 23. Fast Model Minimum Pulse Width: 'c0'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MDT90P01                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; c0         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { c0 }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 180.05 MHz ; 180.05 MHz      ; c0         ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; c0    ; -2.277 ; -97.866       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; c0    ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; c0    ; -1.631 ; -65.175               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'c0'                                                                                                                                                 ;
+--------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.277 ; Pipeline_State:pipe_inst|state_mem[2]    ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.500        ; 0.002      ; 2.817      ;
; -2.277 ; Pipeline_State:pipe_inst|state_mem[2]    ; RAM_Memory:ram_inst|reg_read_data[1]         ; c0           ; c0          ; 0.500        ; 0.002      ; 2.817      ;
; -2.228 ; Pipeline_State:pipe_inst|state_mem[2]    ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.500        ; 0.001      ; 2.767      ;
; -2.199 ; Pipeline_State:pipe_inst|state_mem[2]    ; RAM_Memory:ram_inst|reg_read_data[3]         ; c0           ; c0          ; 0.500        ; 0.001      ; 2.738      ;
; -2.133 ; Pipeline_State:pipe_inst|state_mem[2]    ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.500        ; 0.001      ; 2.672      ;
; -2.133 ; Pipeline_State:pipe_inst|state_mem[2]    ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.500        ; 0.001      ; 2.672      ;
; -2.133 ; Pipeline_State:pipe_inst|state_mem[2]    ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.500        ; 0.001      ; 2.672      ;
; -2.133 ; Pipeline_State:pipe_inst|state_mem[2]    ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.500        ; 0.001      ; 2.672      ;
; -2.103 ; Pipeline_State:pipe_inst|state_mem[2]    ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.640      ;
; -2.103 ; Pipeline_State:pipe_inst|state_mem[2]    ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.640      ;
; -2.103 ; Pipeline_State:pipe_inst|state_mem[2]    ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.640      ;
; -2.103 ; Pipeline_State:pipe_inst|state_mem[2]    ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.640      ;
; -2.103 ; Pipeline_State:pipe_inst|state_mem[2]    ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.640      ;
; -2.103 ; Pipeline_State:pipe_inst|state_mem[2]    ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.640      ;
; -2.103 ; Pipeline_State:pipe_inst|state_mem[2]    ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.640      ;
; -2.087 ; Program_Counter:pc_inst|pc_int[0]        ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.125      ;
; -2.060 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.500        ; 0.002      ; 2.600      ;
; -2.060 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_read_data[1]         ; c0           ; c0          ; 0.500        ; 0.002      ; 2.600      ;
; -2.056 ; Pipeline_State:pipe_inst|state_mem[1]    ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 2.594      ;
; -2.056 ; Pipeline_State:pipe_inst|state_mem[1]    ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 2.594      ;
; -2.056 ; Pipeline_State:pipe_inst|state_mem[1]    ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 2.594      ;
; -2.056 ; Pipeline_State:pipe_inst|state_mem[1]    ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 2.594      ;
; -2.011 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.500        ; 0.001      ; 2.550      ;
; -2.011 ; Program_Counter:pc_inst|pc_int[0]        ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.049      ;
; -1.982 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_read_data[3]         ; c0           ; c0          ; 0.500        ; 0.001      ; 2.521      ;
; -1.977 ; Instruction_Decoder:dec_inst|reg_read_en ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 1.000        ; 0.000      ; 3.015      ;
; -1.974 ; Pipeline_State:pipe_inst|state_mem[1]    ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.511      ;
; -1.974 ; Pipeline_State:pipe_inst|state_mem[1]    ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.511      ;
; -1.974 ; Pipeline_State:pipe_inst|state_mem[1]    ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.511      ;
; -1.974 ; Pipeline_State:pipe_inst|state_mem[1]    ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.511      ;
; -1.974 ; Pipeline_State:pipe_inst|state_mem[1]    ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.511      ;
; -1.974 ; Pipeline_State:pipe_inst|state_mem[1]    ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.511      ;
; -1.974 ; Pipeline_State:pipe_inst|state_mem[1]    ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.511      ;
; -1.971 ; Pipeline_State:pipe_inst|state_mem[0]    ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.500        ; 0.001      ; 2.510      ;
; -1.971 ; Pipeline_State:pipe_inst|state_mem[0]    ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.500        ; 0.001      ; 2.510      ;
; -1.971 ; Pipeline_State:pipe_inst|state_mem[0]    ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.500        ; 0.001      ; 2.510      ;
; -1.971 ; Pipeline_State:pipe_inst|state_mem[0]    ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.500        ; 0.001      ; 2.510      ;
; -1.959 ; Instruction_Decoder:dec_inst|reg_addr[3] ; RAM_Memory:ram_inst|reg_array[0][2]          ; c0           ; c0          ; 1.000        ; 0.000      ; 2.997      ;
; -1.959 ; Instruction_Decoder:dec_inst|reg_addr[3] ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 1.000        ; 0.000      ; 2.997      ;
; -1.957 ; Program_Counter:pc_inst|pc_int[1]        ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 1.000        ; 0.000      ; 2.995      ;
; -1.942 ; Pipeline_State:pipe_inst|state_mem[0]    ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 2.480      ;
; -1.942 ; Pipeline_State:pipe_inst|state_mem[0]    ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 2.480      ;
; -1.942 ; Pipeline_State:pipe_inst|state_mem[0]    ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 2.480      ;
; -1.942 ; Pipeline_State:pipe_inst|state_mem[0]    ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 2.480      ;
; -1.933 ; Instruction_Decoder:dec_inst|reg_addr[2] ; RAM_Memory:ram_inst|reg_array[4][1]          ; c0           ; c0          ; 1.000        ; 0.001      ; 2.972      ;
; -1.932 ; Instruction_Decoder:dec_inst|reg_addr[2] ; RAM_Memory:ram_inst|reg_array[4][0]          ; c0           ; c0          ; 1.000        ; 0.001      ; 2.971      ;
; -1.931 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.500        ; 0.002      ; 2.471      ;
; -1.931 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_read_data[1]         ; c0           ; c0          ; 0.500        ; 0.002      ; 2.471      ;
; -1.930 ; Instruction_Decoder:dec_inst|reg_addr[2] ; RAM_Memory:ram_inst|reg_array[4][2]          ; c0           ; c0          ; 1.000        ; 0.000      ; 2.968      ;
; -1.928 ; Instruction_Decoder:dec_inst|reg_addr[2] ; RAM_Memory:ram_inst|reg_array[4][3]          ; c0           ; c0          ; 1.000        ; 0.000      ; 2.966      ;
; -1.927 ; Instruction_Decoder:dec_inst|reg_addr[3] ; RAM_Memory:ram_inst|reg_array[12][2]         ; c0           ; c0          ; 1.000        ; 0.000      ; 2.965      ;
; -1.924 ; Instruction_Decoder:dec_inst|reg_addr[3] ; RAM_Memory:ram_inst|reg_array[12][3]         ; c0           ; c0          ; 1.000        ; 0.000      ; 2.962      ;
; -1.921 ; Instruction_Decoder:dec_inst|reg_addr[3] ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 1.000        ; 0.001      ; 2.960      ;
; -1.917 ; Instruction_Decoder:dec_inst|reg_addr[3] ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 1.000        ; 0.001      ; 2.956      ;
; -1.910 ; Program_Counter:pc_inst|pc_int[0]        ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 1.000        ; 0.000      ; 2.948      ;
; -1.907 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[4][1]          ; c0           ; c0          ; 1.000        ; 0.001      ; 2.946      ;
; -1.906 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[4][0]          ; c0           ; c0          ; 1.000        ; 0.001      ; 2.945      ;
; -1.904 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[4][2]          ; c0           ; c0          ; 1.000        ; 0.000      ; 2.942      ;
; -1.902 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[4][3]          ; c0           ; c0          ; 1.000        ; 0.000      ; 2.940      ;
; -1.897 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.500        ; -0.001     ; 2.434      ;
; -1.897 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.500        ; -0.001     ; 2.434      ;
; -1.897 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.500        ; -0.001     ; 2.434      ;
; -1.897 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Memory:instr_inst|instruction[2] ; c0           ; c0          ; 0.500        ; -0.001     ; 2.434      ;
; -1.890 ; Instruction_Decoder:dec_inst|reg_addr[3] ; RAM_Memory:ram_inst|reg_array[8][2]          ; c0           ; c0          ; 1.000        ; 0.000      ; 2.928      ;
; -1.889 ; Instruction_Decoder:dec_inst|reg_addr[3] ; RAM_Memory:ram_inst|reg_array[8][3]          ; c0           ; c0          ; 1.000        ; 0.000      ; 2.927      ;
; -1.882 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.500        ; 0.001      ; 2.421      ;
; -1.882 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.500        ; 0.001      ; 2.421      ;
; -1.882 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Decoder:dec_inst|reg_addr[2]     ; c0           ; c0          ; 0.500        ; 0.001      ; 2.421      ;
; -1.882 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Decoder:dec_inst|reg_addr[3]     ; c0           ; c0          ; 0.500        ; 0.001      ; 2.421      ;
; -1.882 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.500        ; 0.001      ; 2.421      ;
; -1.882 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Decoder:dec_inst|place_immediate ; c0           ; c0          ; 0.500        ; 0.001      ; 2.421      ;
; -1.882 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.500        ; 0.001      ; 2.421      ;
; -1.882 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.500        ; 0.001      ; 2.421      ;
; -1.881 ; Program_Counter:pc_inst|pc_int[1]        ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 1.000        ; 0.000      ; 2.919      ;
; -1.870 ; Instruction_Decoder:dec_inst|reg_addr[2] ; RAM_Memory:ram_inst|reg_array[0][2]          ; c0           ; c0          ; 1.000        ; 0.000      ; 2.908      ;
; -1.870 ; Instruction_Decoder:dec_inst|reg_addr[2] ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 1.000        ; 0.000      ; 2.908      ;
; -1.853 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_read_data[3]         ; c0           ; c0          ; 0.500        ; 0.001      ; 2.392      ;
; -1.846 ; Instruction_Decoder:dec_inst|reg_addr[2] ; RAM_Memory:ram_inst|reg_array[12][2]         ; c0           ; c0          ; 1.000        ; 0.000      ; 2.884      ;
; -1.843 ; Instruction_Decoder:dec_inst|reg_addr[2] ; RAM_Memory:ram_inst|reg_array[12][3]         ; c0           ; c0          ; 1.000        ; 0.000      ; 2.881      ;
; -1.840 ; Pipeline_State:pipe_inst|state_mem[2]    ; RAM_Memory:ram_inst|reg_array[0][2]          ; c0           ; c0          ; 0.500        ; 0.001      ; 2.379      ;
; -1.840 ; Pipeline_State:pipe_inst|state_mem[2]    ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 0.500        ; 0.001      ; 2.379      ;
; -1.839 ; Pipeline_State:pipe_inst|state_mem[2]    ; RAM_Memory:ram_inst|reg_array[12][2]         ; c0           ; c0          ; 0.500        ; 0.001      ; 2.378      ;
; -1.839 ; Pipeline_State:pipe_inst|state_mem[2]    ; RAM_Memory:ram_inst|reg_array[8][2]          ; c0           ; c0          ; 0.500        ; 0.001      ; 2.378      ;
; -1.838 ; Pipeline_State:pipe_inst|state_mem[2]    ; RAM_Memory:ram_inst|reg_array[4][2]          ; c0           ; c0          ; 0.500        ; 0.001      ; 2.377      ;
; -1.836 ; Instruction_Decoder:dec_inst|write_w     ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 1.000        ; -0.001     ; 2.873      ;
; -1.836 ; Instruction_Decoder:dec_inst|write_w     ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 1.000        ; -0.001     ; 2.873      ;
; -1.836 ; Instruction_Decoder:dec_inst|write_w     ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 1.000        ; -0.001     ; 2.873      ;
; -1.836 ; Instruction_Decoder:dec_inst|write_w     ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 1.000        ; -0.001     ; 2.873      ;
; -1.835 ; W_Reg:wreg_inst|w_content[0]             ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 1.000        ; 0.001      ; 2.874      ;
; -1.832 ; Pipeline_State:pipe_inst|state_mem[2]    ; RAM_Memory:ram_inst|reg_array[12][3]         ; c0           ; c0          ; 0.500        ; 0.001      ; 2.371      ;
; -1.832 ; Instruction_Decoder:dec_inst|reg_addr[2] ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 1.000        ; 0.001      ; 2.871      ;
; -1.831 ; Pipeline_State:pipe_inst|state_mem[2]    ; Program_Counter:pc_inst|pc_int[0]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.368      ;
; -1.831 ; Pipeline_State:pipe_inst|state_mem[2]    ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.368      ;
; -1.831 ; Pipeline_State:pipe_inst|state_mem[2]    ; RAM_Memory:ram_inst|reg_array[4][3]          ; c0           ; c0          ; 0.500        ; 0.001      ; 2.370      ;
; -1.831 ; Pipeline_State:pipe_inst|state_mem[2]    ; RAM_Memory:ram_inst|reg_array[8][3]          ; c0           ; c0          ; 0.500        ; 0.001      ; 2.370      ;
; -1.830 ; Pipeline_State:pipe_inst|state_mem[1]    ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.500        ; 0.001      ; 2.369      ;
; -1.830 ; Pipeline_State:pipe_inst|state_mem[1]    ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.500        ; 0.001      ; 2.369      ;
; -1.830 ; Pipeline_State:pipe_inst|state_mem[1]    ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.500        ; 0.001      ; 2.369      ;
; -1.830 ; Pipeline_State:pipe_inst|state_mem[1]    ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.500        ; 0.001      ; 2.369      ;
; -1.828 ; Pipeline_State:pipe_inst|state_mem[0]    ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.500        ; -0.001     ; 2.365      ;
+--------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'c0'                                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; Pipeline_State:pipe_inst|state_mem[0]        ; Pipeline_State:pipe_inst|state_mem[0]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Pipeline_State:pipe_inst|state_mem[2]        ; Pipeline_State:pipe_inst|state_mem[2]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Pipeline_State:pipe_inst|state_mem[1]        ; Pipeline_State:pipe_inst|state_mem[1]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Instruction_Decoder:dec_inst|is_ret~reg0     ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[8][0]          ; RAM_Memory:ram_inst|reg_array[8][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[4][0]          ; RAM_Memory:ram_inst|reg_array[4][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][0]          ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[12][0]         ; RAM_Memory:ram_inst|reg_array[12][0]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[8][1]          ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[12][1]         ; RAM_Memory:ram_inst|reg_array[12][1]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][1]          ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[4][1]          ; RAM_Memory:ram_inst|reg_array[4][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][2]          ; RAM_Memory:ram_inst|reg_array[0][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[4][2]          ; RAM_Memory:ram_inst|reg_array[4][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[12][2]         ; RAM_Memory:ram_inst|reg_array[12][2]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[8][2]          ; RAM_Memory:ram_inst|reg_array[8][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][3]          ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[4][3]          ; RAM_Memory:ram_inst|reg_array[4][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[8][3]          ; RAM_Memory:ram_inst|reg_array[8][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[12][3]         ; RAM_Memory:ram_inst|reg_array[12][3]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.618 ; RAM_Memory:ram_inst|reg_array[8][0]          ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.904      ;
; 0.628 ; RAM_Memory:ram_inst|reg_array[8][1]          ; RAM_Memory:ram_inst|reg_read_data[1]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.914      ;
; 0.654 ; Program_Counter:pc_inst|pc_int[1]            ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.000        ; 0.000      ; 0.940      ;
; 0.655 ; Program_Counter:pc_inst|pc_int[1]            ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.000        ; 0.000      ; 0.941      ;
; 0.656 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.000        ; 0.000      ; 0.942      ;
; 0.656 ; Program_Counter:pc_inst|pc_int[1]            ; Instruction_Memory:instr_inst|instruction[2] ; c0           ; c0          ; 0.000        ; 0.000      ; 0.942      ;
; 0.672 ; Pipeline_State:pipe_inst|state_mem[1]        ; Pipeline_State:pipe_inst|state_mem[2]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.958      ;
; 0.672 ; Pipeline_State:pipe_inst|state_mem[2]        ; Pipeline_State:pipe_inst|state_mem[1]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.958      ;
; 0.674 ; Pipeline_State:pipe_inst|state_mem[2]        ; Pipeline_State:pipe_inst|state_mem[0]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.960      ;
; 0.910 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.196      ;
; 0.914 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[2] ; c0           ; c0          ; 0.000        ; 0.000      ; 1.200      ;
; 0.962 ; RAM_Memory:ram_inst|reg_array[12][2]         ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.000        ; 0.000      ; 1.248      ;
; 0.965 ; Instruction_Decoder:dec_inst|place_immediate ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.000        ; -0.001     ; 1.250      ;
; 0.967 ; RAM_Memory:ram_inst|reg_array[12][1]         ; RAM_Memory:ram_inst|reg_read_data[1]         ; c0           ; c0          ; 0.000        ; 0.000      ; 1.253      ;
; 0.970 ; Instruction_Decoder:dec_inst|place_immediate ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.000        ; -0.001     ; 1.255      ;
; 0.976 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.000        ; 0.000      ; 1.262      ;
; 1.005 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.000        ; 0.000      ; 1.291      ;
; 1.007 ; RAM_Memory:ram_inst|reg_array[12][0]         ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.000        ; 0.000      ; 1.293      ;
; 1.008 ; Instruction_Decoder:dec_inst|immediate[2]    ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.000        ; -0.001     ; 1.293      ;
; 1.008 ; Instruction_Decoder:dec_inst|immediate[2]    ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.000        ; -0.001     ; 1.293      ;
; 1.014 ; RAM_Memory:ram_inst|reg_array[8][2]          ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.000        ; 0.000      ; 1.300      ;
; 1.020 ; Pipeline_State:pipe_inst|state_mem[1]        ; Pipeline_State:pipe_inst|state_mem[0]        ; c0           ; c0          ; 0.000        ; 0.000      ; 1.306      ;
; 1.041 ; Pipeline_State:pipe_inst|state_mem[0]        ; Pipeline_State:pipe_inst|state_mem[1]        ; c0           ; c0          ; 0.000        ; 0.000      ; 1.327      ;
; 1.044 ; Pipeline_State:pipe_inst|state_mem[0]        ; Pipeline_State:pipe_inst|state_mem[2]        ; c0           ; c0          ; 0.000        ; 0.000      ; 1.330      ;
; 1.092 ; Program_Counter:pc_inst|pc_int[8]            ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.378      ;
; 1.106 ; RAM_Memory:ram_inst|reg_array[0][2]          ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.000        ; 0.000      ; 1.392      ;
; 1.112 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.000        ; 0.002      ; 1.400      ;
; 1.113 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.000        ; 0.002      ; 1.401      ;
; 1.114 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.000        ; 0.002      ; 1.402      ;
; 1.114 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|is_ret~reg0     ; c0           ; c0          ; 0.000        ; 0.002      ; 1.402      ;
; 1.142 ; RAM_Memory:ram_inst|reg_read_data[3]         ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.000        ; -0.001     ; 1.427      ;
; 1.205 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.000        ; -0.002     ; 1.489      ;
; 1.206 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.000        ; -0.002     ; 1.490      ;
; 1.207 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.000        ; -0.002     ; 1.491      ;
; 1.215 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[12][2]         ; c0           ; c0          ; 0.000        ; 0.000      ; 1.501      ;
; 1.215 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[8][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.501      ;
; 1.231 ; W_Reg:wreg_inst|reg_write_data[3]            ; RAM_Memory:ram_inst|reg_array[4][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.517      ;
; 1.238 ; W_Reg:wreg_inst|reg_write_data[3]            ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.524      ;
; 1.255 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.541      ;
; 1.256 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.542      ;
; 1.257 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.543      ;
; 1.261 ; Instruction_Decoder:dec_inst|place_immediate ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.000        ; -0.001     ; 1.546      ;
; 1.261 ; Instruction_Decoder:dec_inst|place_immediate ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.000        ; -0.001     ; 1.546      ;
; 1.264 ; W_Reg:wreg_inst|w_content[3]                 ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.000        ; 0.001      ; 1.551      ;
; 1.285 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[0]            ; c0           ; c0          ; 0.000        ; -0.002     ; 1.569      ;
; 1.287 ; W_Reg:wreg_inst|w_content[0]                 ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.000        ; 0.001      ; 1.574      ;
; 1.309 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.000        ; 0.000      ; 1.595      ;
; 1.325 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.000        ; 0.002      ; 1.613      ;
; 1.371 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_read_data[1]         ; c0           ; c0          ; 0.000        ; 0.001      ; 1.658      ;
; 1.373 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.000        ; 0.001      ; 1.660      ;
; 1.400 ; RAM_Memory:ram_inst|reg_read_data[1]         ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.000        ; -0.002     ; 1.684      ;
; 1.436 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 0.000        ; -0.002     ; 1.720      ;
; 1.441 ; Program_Counter:pc_inst|pc_int[5]            ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.727      ;
; 1.442 ; RAM_Memory:ram_inst|reg_array[4][0]          ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.000        ; 0.000      ; 1.728      ;
; 1.450 ; Program_Counter:pc_inst|pc_int[4]            ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.736      ;
; 1.458 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.000        ; -0.002     ; 1.742      ;
; 1.459 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.000        ; -0.002     ; 1.743      ;
; 1.461 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.000        ; 0.002      ; 1.749      ;
; 1.461 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.000        ; -0.002     ; 1.745      ;
; 1.464 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.000        ; -0.002     ; 1.748      ;
; 1.471 ; RAM_Memory:ram_inst|reg_read_data[0]         ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.000        ; -0.002     ; 1.755      ;
; 1.471 ; Instruction_Memory:instr_inst|instruction[1] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.000        ; 0.002      ; 1.759      ;
; 1.472 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.000        ; 0.002      ; 1.760      ;
; 1.477 ; RAM_Memory:ram_inst|reg_read_data[3]         ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.763      ;
; 1.479 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[4][0]          ; c0           ; c0          ; 0.000        ; 0.001      ; 1.766      ;
; 1.479 ; Instruction_Memory:instr_inst|instruction[2] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.000        ; 0.002      ; 1.767      ;
; 1.481 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[12][0]         ; c0           ; c0          ; 0.000        ; 0.001      ; 1.768      ;
; 1.484 ; RAM_Memory:ram_inst|reg_array[4][2]          ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.000        ; 0.000      ; 1.770      ;
; 1.492 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[12][1]         ; c0           ; c0          ; 0.000        ; 0.001      ; 1.779      ;
; 1.494 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[4][1]          ; c0           ; c0          ; 0.000        ; 0.001      ; 1.781      ;
; 1.494 ; Program_Counter:pc_inst|pc_int[2]            ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.780      ;
; 1.497 ; RAM_Memory:ram_inst|reg_array[0][1]          ; RAM_Memory:ram_inst|reg_read_data[1]         ; c0           ; c0          ; 0.000        ; 0.000      ; 1.783      ;
; 1.507 ; RAM_Memory:ram_inst|reg_read_data[2]         ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.000        ; -0.001     ; 1.792      ;
; 1.520 ; W_Reg:wreg_inst|w_content[2]                 ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.000        ; 0.001      ; 1.807      ;
; 1.523 ; W_Reg:wreg_inst|w_content[1]                 ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.000        ; 0.001      ; 1.810      ;
; 1.544 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.000        ; 0.001      ; 1.831      ;
; 1.548 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.000        ; 0.001      ; 1.835      ;
; 1.560 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[4][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.846      ;
; 1.561 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.000        ; 0.001      ; 1.848      ;
; 1.561 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[0][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.847      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'c0'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; c0    ; Rise       ; c0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|place_immediate ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|place_immediate ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[12][0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[12][0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[12][1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[12][1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[12][2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[12][2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[12][3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[12][3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_read_data[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_read_data[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_read_data[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_read_data[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_read_data[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_read_data[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_read_data[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_read_data[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|reg_write_data[0]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; W_Reg:wreg_inst|reg_write_data[0]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|reg_write_data[1]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; W_Reg:wreg_inst|reg_write_data[1]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|reg_write_data[2]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; W_Reg:wreg_inst|reg_write_data[2]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|reg_write_data[3]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; W_Reg:wreg_inst|reg_write_data[3]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[1]                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 7.152 ; 7.152 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 6.891 ; 6.891 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 6.885 ; 6.885 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 7.152 ; 7.152 ; Rise       ; c0              ;
; immediate[*]       ; c0         ; 8.020 ; 8.020 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 7.738 ; 7.738 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 7.748 ; 7.748 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 8.020 ; 8.020 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 8.020 ; 8.020 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 8.045 ; 8.045 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 7.710 ; 7.710 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 7.710 ; 7.710 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 8.045 ; 8.045 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 8.045 ; 8.045 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 6.887 ; 6.887 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 7.740 ; 7.740 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 7.165 ; 7.165 ; Fall       ; c0              ;
; is_ret             ; c0         ; 7.146 ; 7.146 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 7.734 ; 7.734 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 7.734 ; 7.734 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 6.898 ; 6.898 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 6.867 ; 6.867 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 7.458 ; 7.458 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 7.184 ; 7.184 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 7.172 ; 7.172 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 6.895 ; 6.895 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 7.686 ; 7.686 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 7.436 ; 7.436 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 7.758 ; 7.758 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 7.728 ; 7.728 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 7.503 ; 7.503 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 7.489 ; 7.489 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 7.467 ; 7.467 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 7.728 ; 7.728 ; Fall       ; c0              ;
; read_w             ; c0         ; 7.707 ; 7.707 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 7.172 ; 7.172 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 7.172 ; 7.172 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 7.156 ; 7.156 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 7.461 ; 7.461 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 7.457 ; 7.457 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 7.461 ; 7.461 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 6.868 ; 6.868 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 7.456 ; 7.456 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 8.211 ; 8.211 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 8.032 ; 8.032 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 7.215 ; 7.215 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 8.032 ; 8.032 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 7.280 ; 7.280 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 7.492 ; 7.492 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 7.707 ; 7.707 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 7.490 ; 7.490 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 7.149 ; 7.149 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 7.490 ; 7.490 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 7.144 ; 7.144 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 7.141 ; 7.141 ; Fall       ; c0              ;
; write_w            ; c0         ; 6.906 ; 6.906 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 6.885 ; 6.885 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 6.891 ; 6.891 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 6.885 ; 6.885 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 7.152 ; 7.152 ; Rise       ; c0              ;
; immediate[*]       ; c0         ; 7.738 ; 7.738 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 7.738 ; 7.738 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 7.748 ; 7.748 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 8.020 ; 8.020 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 8.020 ; 8.020 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 6.887 ; 6.887 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 7.710 ; 7.710 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 7.710 ; 7.710 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 8.045 ; 8.045 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 8.045 ; 8.045 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 6.887 ; 6.887 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 7.740 ; 7.740 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 7.165 ; 7.165 ; Fall       ; c0              ;
; is_ret             ; c0         ; 7.146 ; 7.146 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 6.867 ; 6.867 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 7.734 ; 7.734 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 6.898 ; 6.898 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 6.867 ; 6.867 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 7.458 ; 7.458 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 7.184 ; 7.184 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 7.172 ; 7.172 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 6.895 ; 6.895 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 7.686 ; 7.686 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 7.436 ; 7.436 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 7.758 ; 7.758 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 7.467 ; 7.467 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 7.503 ; 7.503 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 7.489 ; 7.489 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 7.467 ; 7.467 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 7.728 ; 7.728 ; Fall       ; c0              ;
; read_w             ; c0         ; 7.707 ; 7.707 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 7.156 ; 7.156 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 7.172 ; 7.172 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 7.156 ; 7.156 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 6.868 ; 6.868 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 7.457 ; 7.457 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 7.461 ; 7.461 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 6.868 ; 6.868 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 7.456 ; 7.456 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 8.211 ; 8.211 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 7.215 ; 7.215 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 7.215 ; 7.215 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 8.032 ; 8.032 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 7.280 ; 7.280 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 7.492 ; 7.492 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 7.707 ; 7.707 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 7.141 ; 7.141 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 7.149 ; 7.149 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 7.490 ; 7.490 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 7.144 ; 7.144 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 7.141 ; 7.141 ; Fall       ; c0              ;
; write_w            ; c0         ; 6.906 ; 6.906 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; c0    ; -0.657 ; -25.062       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; c0    ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; c0    ; -1.380 ; -53.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'c0'                                                                                                                                              ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.657 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.500        ; 0.002      ; 1.191      ;
; -0.657 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_read_data[1]         ; c0           ; c0          ; 0.500        ; 0.002      ; 1.191      ;
; -0.630 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.500        ; 0.001      ; 1.163      ;
; -0.618 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_read_data[3]         ; c0           ; c0          ; 0.500        ; 0.001      ; 1.151      ;
; -0.613 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.143      ;
; -0.613 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.143      ;
; -0.613 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.143      ;
; -0.613 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.143      ;
; -0.613 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.143      ;
; -0.613 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.143      ;
; -0.613 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.143      ;
; -0.604 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.500        ; 0.002      ; 1.138      ;
; -0.604 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_read_data[1]         ; c0           ; c0          ; 0.500        ; 0.002      ; 1.138      ;
; -0.599 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 1.131      ;
; -0.599 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 1.131      ;
; -0.599 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 1.131      ;
; -0.599 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 1.131      ;
; -0.593 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.500        ; 0.001      ; 1.126      ;
; -0.593 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.500        ; 0.001      ; 1.126      ;
; -0.593 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.500        ; 0.001      ; 1.126      ;
; -0.593 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.500        ; 0.001      ; 1.126      ;
; -0.577 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.500        ; 0.001      ; 1.110      ;
; -0.565 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_read_data[3]         ; c0           ; c0          ; 0.500        ; 0.001      ; 1.098      ;
; -0.547 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.077      ;
; -0.547 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.077      ;
; -0.547 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.077      ;
; -0.547 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.077      ;
; -0.547 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.077      ;
; -0.547 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.077      ;
; -0.547 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.077      ;
; -0.545 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.500        ; 0.001      ; 1.078      ;
; -0.545 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.500        ; 0.001      ; 1.078      ;
; -0.545 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.500        ; 0.001      ; 1.078      ;
; -0.545 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.500        ; 0.001      ; 1.078      ;
; -0.539 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.500        ; 0.002      ; 1.073      ;
; -0.539 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_read_data[1]         ; c0           ; c0          ; 0.500        ; 0.002      ; 1.073      ;
; -0.538 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.500        ; 0.000      ; 1.070      ;
; -0.538 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.070      ;
; -0.538 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_addr[2]     ; c0           ; c0          ; 0.500        ; 0.000      ; 1.070      ;
; -0.538 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_addr[3]     ; c0           ; c0          ; 0.500        ; 0.000      ; 1.070      ;
; -0.538 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.500        ; 0.000      ; 1.070      ;
; -0.538 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|place_immediate ; c0           ; c0          ; 0.500        ; 0.000      ; 1.070      ;
; -0.538 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.500        ; 0.000      ; 1.070      ;
; -0.521 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 1.053      ;
; -0.521 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 1.053      ;
; -0.521 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 1.053      ;
; -0.521 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 1.053      ;
; -0.512 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.500        ; 0.001      ; 1.045      ;
; -0.509 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.500        ; -0.001     ; 1.040      ;
; -0.509 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.500        ; -0.001     ; 1.040      ;
; -0.509 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.500        ; -0.001     ; 1.040      ;
; -0.509 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[2] ; c0           ; c0          ; 0.500        ; -0.001     ; 1.040      ;
; -0.505 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[0]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.036      ;
; -0.505 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 0.500        ; -0.001     ; 1.036      ;
; -0.505 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.500        ; 0.000      ; 1.037      ;
; -0.505 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.037      ;
; -0.505 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|reg_addr[2]     ; c0           ; c0          ; 0.500        ; 0.000      ; 1.037      ;
; -0.505 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|reg_addr[3]     ; c0           ; c0          ; 0.500        ; 0.000      ; 1.037      ;
; -0.505 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.500        ; 0.000      ; 1.037      ;
; -0.505 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|place_immediate ; c0           ; c0          ; 0.500        ; 0.000      ; 1.037      ;
; -0.505 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.500        ; 0.000      ; 1.037      ;
; -0.500 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_read_data[3]         ; c0           ; c0          ; 0.500        ; 0.001      ; 1.033      ;
; -0.494 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.024      ;
; -0.494 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.024      ;
; -0.494 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.024      ;
; -0.494 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.024      ;
; -0.494 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.024      ;
; -0.494 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.024      ;
; -0.494 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.500        ; -0.002     ; 1.024      ;
; -0.494 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.500        ; 0.001      ; 1.027      ;
; -0.494 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.500        ; 0.001      ; 1.027      ;
; -0.494 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.500        ; 0.001      ; 1.027      ;
; -0.494 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.500        ; 0.001      ; 1.027      ;
; -0.478 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 1.010      ;
; -0.478 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 1.010      ;
; -0.478 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 1.010      ;
; -0.478 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 1.010      ;
; -0.439 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[0]            ; c0           ; c0          ; 0.500        ; -0.001     ; 0.970      ;
; -0.439 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 0.500        ; -0.001     ; 0.970      ;
; -0.438 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.500        ; -0.001     ; 0.969      ;
; -0.438 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.500        ; -0.001     ; 0.969      ;
; -0.438 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.500        ; -0.001     ; 0.969      ;
; -0.438 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[2] ; c0           ; c0          ; 0.500        ; -0.001     ; 0.969      ;
; -0.410 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.500        ; 0.000      ; 0.942      ;
; -0.410 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.500        ; 0.000      ; 0.942      ;
; -0.410 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|reg_addr[2]     ; c0           ; c0          ; 0.500        ; 0.000      ; 0.942      ;
; -0.410 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|reg_addr[3]     ; c0           ; c0          ; 0.500        ; 0.000      ; 0.942      ;
; -0.410 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.500        ; 0.000      ; 0.942      ;
; -0.410 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|place_immediate ; c0           ; c0          ; 0.500        ; 0.000      ; 0.942      ;
; -0.410 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.500        ; 0.000      ; 0.942      ;
; -0.401 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_array[0][2]          ; c0           ; c0          ; 0.500        ; 0.001      ; 0.934      ;
; -0.401 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 0.500        ; 0.001      ; 0.934      ;
; -0.400 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_array[12][2]         ; c0           ; c0          ; 0.500        ; 0.001      ; 0.933      ;
; -0.400 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_array[8][2]          ; c0           ; c0          ; 0.500        ; 0.001      ; 0.933      ;
; -0.399 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_array[4][2]          ; c0           ; c0          ; 0.500        ; 0.001      ; 0.932      ;
; -0.393 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_array[12][3]         ; c0           ; c0          ; 0.500        ; 0.001      ; 0.926      ;
; -0.392 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.500        ; 0.002      ; 0.926      ;
; -0.392 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_array[8][3]          ; c0           ; c0          ; 0.500        ; 0.001      ; 0.925      ;
; -0.391 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_array[8][0]          ; c0           ; c0          ; 0.500        ; 0.002      ; 0.925      ;
; -0.390 ; Pipeline_State:pipe_inst|state_mem[2] ; RAM_Memory:ram_inst|reg_array[12][0]         ; c0           ; c0          ; 0.500        ; 0.002      ; 0.924      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'c0'                                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Pipeline_State:pipe_inst|state_mem[0]        ; Pipeline_State:pipe_inst|state_mem[0]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Pipeline_State:pipe_inst|state_mem[2]        ; Pipeline_State:pipe_inst|state_mem[2]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Pipeline_State:pipe_inst|state_mem[1]        ; Pipeline_State:pipe_inst|state_mem[1]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Instruction_Decoder:dec_inst|is_ret~reg0     ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[8][0]          ; RAM_Memory:ram_inst|reg_array[8][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[4][0]          ; RAM_Memory:ram_inst|reg_array[4][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][0]          ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[12][0]         ; RAM_Memory:ram_inst|reg_array[12][0]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[8][1]          ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[12][1]         ; RAM_Memory:ram_inst|reg_array[12][1]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][1]          ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[4][1]          ; RAM_Memory:ram_inst|reg_array[4][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][2]          ; RAM_Memory:ram_inst|reg_array[0][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[4][2]          ; RAM_Memory:ram_inst|reg_array[4][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[12][2]         ; RAM_Memory:ram_inst|reg_array[12][2]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[8][2]          ; RAM_Memory:ram_inst|reg_array[8][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][3]          ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[4][3]          ; RAM_Memory:ram_inst|reg_array[4][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[8][3]          ; RAM_Memory:ram_inst|reg_array[8][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[12][3]         ; RAM_Memory:ram_inst|reg_array[12][3]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; RAM_Memory:ram_inst|reg_array[8][0]          ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.392      ;
; 0.246 ; RAM_Memory:ram_inst|reg_array[8][1]          ; RAM_Memory:ram_inst|reg_read_data[1]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.398      ;
; 0.257 ; Program_Counter:pc_inst|pc_int[1]            ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; Program_Counter:pc_inst|pc_int[1]            ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; Program_Counter:pc_inst|pc_int[1]            ; Instruction_Memory:instr_inst|instruction[2] ; c0           ; c0          ; 0.000        ; 0.000      ; 0.411      ;
; 0.263 ; Pipeline_State:pipe_inst|state_mem[1]        ; Pipeline_State:pipe_inst|state_mem[2]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.415      ;
; 0.263 ; Pipeline_State:pipe_inst|state_mem[2]        ; Pipeline_State:pipe_inst|state_mem[1]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.415      ;
; 0.265 ; Pipeline_State:pipe_inst|state_mem[2]        ; Pipeline_State:pipe_inst|state_mem[0]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.417      ;
; 0.279 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.000        ; 0.000      ; 0.431      ;
; 0.350 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.000        ; 0.001      ; 0.503      ;
; 0.356 ; RAM_Memory:ram_inst|reg_array[12][2]         ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.508      ;
; 0.359 ; RAM_Memory:ram_inst|reg_array[12][1]         ; RAM_Memory:ram_inst|reg_read_data[1]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.511      ;
; 0.368 ; RAM_Memory:ram_inst|reg_array[12][0]         ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.520      ;
; 0.372 ; RAM_Memory:ram_inst|reg_array[8][2]          ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.524      ;
; 0.379 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[2] ; c0           ; c0          ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; Pipeline_State:pipe_inst|state_mem[1]        ; Pipeline_State:pipe_inst|state_mem[0]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.000        ; 0.000      ; 0.534      ;
; 0.392 ; Pipeline_State:pipe_inst|state_mem[0]        ; Pipeline_State:pipe_inst|state_mem[2]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.544      ;
; 0.392 ; Pipeline_State:pipe_inst|state_mem[0]        ; Pipeline_State:pipe_inst|state_mem[1]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.544      ;
; 0.404 ; Program_Counter:pc_inst|pc_int[8]            ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.556      ;
; 0.413 ; Instruction_Decoder:dec_inst|place_immediate ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.565      ;
; 0.413 ; RAM_Memory:ram_inst|reg_array[0][2]          ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.565      ;
; 0.414 ; Instruction_Decoder:dec_inst|immediate[2]    ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.566      ;
; 0.414 ; Instruction_Decoder:dec_inst|immediate[2]    ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.566      ;
; 0.416 ; Instruction_Decoder:dec_inst|place_immediate ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.568      ;
; 0.432 ; RAM_Memory:ram_inst|reg_read_data[3]         ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.000        ; -0.001     ; 0.583      ;
; 0.436 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.000        ; 0.001      ; 0.589      ;
; 0.436 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.000        ; 0.001      ; 0.589      ;
; 0.438 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.000        ; 0.001      ; 0.591      ;
; 0.438 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|is_ret~reg0     ; c0           ; c0          ; 0.000        ; 0.001      ; 0.591      ;
; 0.460 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[12][2]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.612      ;
; 0.460 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[8][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.612      ;
; 0.461 ; W_Reg:wreg_inst|reg_write_data[3]            ; RAM_Memory:ram_inst|reg_array[4][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.613      ;
; 0.467 ; W_Reg:wreg_inst|reg_write_data[3]            ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.619      ;
; 0.468 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.000        ; 0.001      ; 0.621      ;
; 0.468 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.000        ; 0.001      ; 0.621      ;
; 0.468 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.000        ; -0.002     ; 0.618      ;
; 0.469 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.000        ; 0.001      ; 0.622      ;
; 0.470 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.000        ; -0.002     ; 0.620      ;
; 0.470 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.000        ; -0.002     ; 0.620      ;
; 0.471 ; W_Reg:wreg_inst|w_content[3]                 ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.000        ; 0.001      ; 0.624      ;
; 0.482 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[0]            ; c0           ; c0          ; 0.000        ; -0.001     ; 0.633      ;
; 0.482 ; W_Reg:wreg_inst|w_content[0]                 ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.000        ; 0.001      ; 0.635      ;
; 0.496 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.000        ; 0.001      ; 0.649      ;
; 0.508 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.000        ; 0.001      ; 0.661      ;
; 0.523 ; Program_Counter:pc_inst|pc_int[5]            ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.675      ;
; 0.525 ; RAM_Memory:ram_inst|reg_read_data[1]         ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.000        ; -0.002     ; 0.675      ;
; 0.526 ; RAM_Memory:ram_inst|reg_array[4][0]          ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.678      ;
; 0.528 ; Program_Counter:pc_inst|pc_int[4]            ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.680      ;
; 0.531 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_read_data[1]         ; c0           ; c0          ; 0.000        ; 0.002      ; 0.685      ;
; 0.531 ; RAM_Memory:ram_inst|reg_read_data[3]         ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.000        ; 0.002      ; 0.686      ;
; 0.538 ; RAM_Memory:ram_inst|reg_array[4][2]          ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.690      ;
; 0.543 ; Program_Counter:pc_inst|pc_int[2]            ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.695      ;
; 0.545 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[4][0]          ; c0           ; c0          ; 0.000        ; 0.001      ; 0.698      ;
; 0.545 ; RAM_Memory:ram_inst|reg_array[0][1]          ; RAM_Memory:ram_inst|reg_read_data[1]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[12][0]         ; c0           ; c0          ; 0.000        ; 0.001      ; 0.700      ;
; 0.549 ; RAM_Memory:ram_inst|reg_read_data[0]         ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.000        ; -0.002     ; 0.699      ;
; 0.555 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[12][1]         ; c0           ; c0          ; 0.000        ; 0.001      ; 0.708      ;
; 0.555 ; W_Reg:wreg_inst|w_content[2]                 ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.000        ; 0.001      ; 0.708      ;
; 0.556 ; RAM_Memory:ram_inst|reg_read_data[2]         ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.000        ; -0.001     ; 0.707      ;
; 0.557 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[4][1]          ; c0           ; c0          ; 0.000        ; 0.001      ; 0.710      ;
; 0.562 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 0.000        ; -0.001     ; 0.713      ;
; 0.562 ; Instruction_Memory:instr_inst|instruction[2] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.000        ; 0.001      ; 0.715      ;
; 0.562 ; Instruction_Memory:instr_inst|instruction[1] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.000        ; 0.001      ; 0.715      ;
; 0.564 ; Instruction_Decoder:dec_inst|place_immediate ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; Instruction_Decoder:dec_inst|place_immediate ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.716      ;
; 0.570 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.000        ; 0.001      ; 0.723      ;
; 0.573 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.000        ; 0.001      ; 0.726      ;
; 0.575 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.000        ; 0.001      ; 0.728      ;
; 0.581 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.000        ; 0.001      ; 0.734      ;
; 0.583 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[8][0]          ; c0           ; c0          ; 0.000        ; 0.001      ; 0.736      ;
; 0.583 ; W_Reg:wreg_inst|w_content[1]                 ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.000        ; 0.001      ; 0.736      ;
; 0.584 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.000        ; 0.001      ; 0.737      ;
; 0.584 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.000        ; -0.002     ; 0.734      ;
; 0.585 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.000        ; -0.002     ; 0.735      ;
; 0.587 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.000        ; -0.002     ; 0.737      ;
; 0.590 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.000        ; -0.002     ; 0.740      ;
; 0.591 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[4][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.743      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'c0'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; c0    ; Rise       ; c0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|place_immediate ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|place_immediate ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[12][0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[12][0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[12][1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[12][1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[12][2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[12][2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[12][3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[12][3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[8][3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_read_data[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_read_data[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_read_data[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_read_data[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_read_data[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_read_data[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_read_data[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_read_data[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|reg_write_data[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; W_Reg:wreg_inst|reg_write_data[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|reg_write_data[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; W_Reg:wreg_inst|reg_write_data[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|reg_write_data[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; W_Reg:wreg_inst|reg_write_data[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|reg_write_data[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; W_Reg:wreg_inst|reg_write_data[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; W_Reg:wreg_inst|w_content[1]                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 3.851 ; 3.851 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 3.764 ; 3.764 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 3.756 ; 3.756 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 3.851 ; 3.851 ; Rise       ; c0              ;
; immediate[*]       ; c0         ; 4.195 ; 4.195 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 4.082 ; 4.082 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 4.092 ; 4.092 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 4.195 ; 4.195 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 4.195 ; 4.195 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 4.223 ; 4.223 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 4.067 ; 4.067 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 4.067 ; 4.067 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 4.223 ; 4.223 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 4.223 ; 4.223 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 3.768 ; 3.768 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 4.097 ; 4.097 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 3.877 ; 3.877 ; Fall       ; c0              ;
; is_ret             ; c0         ; 3.854 ; 3.854 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 4.082 ; 4.082 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 4.082 ; 4.082 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 3.768 ; 3.768 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 3.747 ; 3.747 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 3.989 ; 3.989 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 3.885 ; 3.885 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 3.878 ; 3.878 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 3.777 ; 3.777 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 4.047 ; 4.047 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 3.962 ; 3.962 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 4.102 ; 4.102 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 4.085 ; 4.085 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 4.018 ; 4.018 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 4.010 ; 4.010 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 3.988 ; 3.988 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 4.085 ; 4.085 ; Fall       ; c0              ;
; read_w             ; c0         ; 4.122 ; 4.122 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 3.877 ; 3.877 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 3.877 ; 3.877 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 3.860 ; 3.860 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 3.990 ; 3.990 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 3.987 ; 3.987 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 3.990 ; 3.990 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 3.749 ; 3.749 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 3.973 ; 3.973 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 4.311 ; 4.311 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 4.220 ; 4.220 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 3.896 ; 3.896 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 4.220 ; 4.220 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 3.940 ; 3.940 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 4.003 ; 4.003 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 4.122 ; 4.122 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 4.001 ; 4.001 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 3.860 ; 3.860 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 4.001 ; 4.001 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 3.857 ; 3.857 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 3.851 ; 3.851 ; Fall       ; c0              ;
; write_w            ; c0         ; 3.790 ; 3.790 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 3.756 ; 3.756 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 3.764 ; 3.764 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 3.756 ; 3.756 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 3.851 ; 3.851 ; Rise       ; c0              ;
; immediate[*]       ; c0         ; 4.082 ; 4.082 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 4.082 ; 4.082 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 4.092 ; 4.092 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 4.195 ; 4.195 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 4.195 ; 4.195 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 3.768 ; 3.768 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 4.067 ; 4.067 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 4.067 ; 4.067 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 4.223 ; 4.223 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 4.223 ; 4.223 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 3.768 ; 3.768 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 4.097 ; 4.097 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 3.877 ; 3.877 ; Fall       ; c0              ;
; is_ret             ; c0         ; 3.854 ; 3.854 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 3.747 ; 3.747 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 4.082 ; 4.082 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 3.768 ; 3.768 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 3.747 ; 3.747 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 3.989 ; 3.989 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 3.885 ; 3.885 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 3.878 ; 3.878 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 3.777 ; 3.777 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 4.047 ; 4.047 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 3.962 ; 3.962 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 4.102 ; 4.102 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 3.988 ; 3.988 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 4.018 ; 4.018 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 4.010 ; 4.010 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 3.988 ; 3.988 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 4.085 ; 4.085 ; Fall       ; c0              ;
; read_w             ; c0         ; 4.122 ; 4.122 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 3.860 ; 3.860 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 3.877 ; 3.877 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 3.860 ; 3.860 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 3.749 ; 3.749 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 3.987 ; 3.987 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 3.990 ; 3.990 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 3.749 ; 3.749 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 3.973 ; 3.973 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 4.311 ; 4.311 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 3.896 ; 3.896 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 3.896 ; 3.896 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 4.220 ; 4.220 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 3.940 ; 3.940 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 4.003 ; 4.003 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 4.122 ; 4.122 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 3.851 ; 3.851 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 3.860 ; 3.860 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 4.001 ; 4.001 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 3.857 ; 3.857 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 3.851 ; 3.851 ; Fall       ; c0              ;
; write_w            ; c0         ; 3.790 ; 3.790 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.277  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  c0              ; -2.277  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -97.866 ; 0.0   ; 0.0      ; 0.0     ; -65.175             ;
;  c0              ; -97.866 ; 0.000 ; N/A      ; N/A     ; -65.175             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 7.152 ; 7.152 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 6.891 ; 6.891 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 6.885 ; 6.885 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 7.152 ; 7.152 ; Rise       ; c0              ;
; immediate[*]       ; c0         ; 8.020 ; 8.020 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 7.738 ; 7.738 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 7.748 ; 7.748 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 8.020 ; 8.020 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 8.020 ; 8.020 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 8.045 ; 8.045 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 7.710 ; 7.710 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 7.710 ; 7.710 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 8.045 ; 8.045 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 8.045 ; 8.045 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 6.887 ; 6.887 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 7.740 ; 7.740 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 7.165 ; 7.165 ; Fall       ; c0              ;
; is_ret             ; c0         ; 7.146 ; 7.146 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 7.734 ; 7.734 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 7.734 ; 7.734 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 6.898 ; 6.898 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 6.867 ; 6.867 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 7.458 ; 7.458 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 7.184 ; 7.184 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 7.172 ; 7.172 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 6.895 ; 6.895 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 7.686 ; 7.686 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 7.436 ; 7.436 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 7.758 ; 7.758 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 7.728 ; 7.728 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 7.503 ; 7.503 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 7.489 ; 7.489 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 7.467 ; 7.467 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 7.728 ; 7.728 ; Fall       ; c0              ;
; read_w             ; c0         ; 7.707 ; 7.707 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 7.172 ; 7.172 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 7.172 ; 7.172 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 7.156 ; 7.156 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 7.461 ; 7.461 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 7.457 ; 7.457 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 7.461 ; 7.461 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 6.868 ; 6.868 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 7.456 ; 7.456 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 8.211 ; 8.211 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 8.032 ; 8.032 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 7.215 ; 7.215 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 8.032 ; 8.032 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 7.280 ; 7.280 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 7.492 ; 7.492 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 7.707 ; 7.707 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 7.490 ; 7.490 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 7.149 ; 7.149 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 7.490 ; 7.490 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 7.144 ; 7.144 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 7.141 ; 7.141 ; Fall       ; c0              ;
; write_w            ; c0         ; 6.906 ; 6.906 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 3.756 ; 3.756 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 3.764 ; 3.764 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 3.756 ; 3.756 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 3.851 ; 3.851 ; Rise       ; c0              ;
; immediate[*]       ; c0         ; 4.082 ; 4.082 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 4.082 ; 4.082 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 4.092 ; 4.092 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 4.195 ; 4.195 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 4.195 ; 4.195 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 3.768 ; 3.768 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 4.067 ; 4.067 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 4.067 ; 4.067 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 4.223 ; 4.223 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 4.223 ; 4.223 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 3.768 ; 3.768 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 4.097 ; 4.097 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 3.877 ; 3.877 ; Fall       ; c0              ;
; is_ret             ; c0         ; 3.854 ; 3.854 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 3.747 ; 3.747 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 4.082 ; 4.082 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 3.768 ; 3.768 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 3.747 ; 3.747 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 3.989 ; 3.989 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 3.885 ; 3.885 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 3.878 ; 3.878 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 3.777 ; 3.777 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 4.047 ; 4.047 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 3.962 ; 3.962 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 4.102 ; 4.102 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 3.988 ; 3.988 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 4.018 ; 4.018 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 4.010 ; 4.010 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 3.988 ; 3.988 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 4.085 ; 4.085 ; Fall       ; c0              ;
; read_w             ; c0         ; 4.122 ; 4.122 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 3.860 ; 3.860 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 3.877 ; 3.877 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 3.860 ; 3.860 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 3.749 ; 3.749 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 3.987 ; 3.987 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 3.990 ; 3.990 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 3.749 ; 3.749 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 3.973 ; 3.973 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 4.311 ; 4.311 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 3.896 ; 3.896 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 3.896 ; 3.896 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 4.220 ; 4.220 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 3.940 ; 3.940 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 4.003 ; 4.003 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 4.122 ; 4.122 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 3.851 ; 3.851 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 3.860 ; 3.860 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 4.001 ; 4.001 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 3.857 ; 3.857 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 3.851 ; 3.851 ; Fall       ; c0              ;
; write_w            ; c0         ; 3.790 ; 3.790 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; c0         ; c0       ; 9        ; 0        ; 147      ; 251      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; c0         ; c0       ; 9        ; 0        ; 147      ; 251      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 47    ; 47   ;
; Unconstrained Output Port Paths ; 47    ; 47   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat May 12 19:16:50 2018
Info: Command: quartus_sta MDT90P01 -c MDT90P01
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MDT90P01.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name c0 c0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.277
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.277       -97.866 c0 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 c0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -65.175 c0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.657
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.657       -25.062 c0 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 c0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -53.380 c0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 462 megabytes
    Info: Processing ended: Sat May 12 19:16:50 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


