module state_reg(D,clk,rst,Q);

input[2:0] D;
input clk, rst;
output [2:0] Q;

