module adder (
    input a[16],  
    input b[16],  
    input alufn[6],
    output adder[16],
    output segv[4][8]
  ) {

  always {
    case (alufn[1:0]){
      00: //ADD
        segv = {8h0,8h1,8h4,8h4};
        adder = a + b;
      01: //SUB
        segv = {8h0,8h15,8hF,8h2};
        adder = a - b;
      10: //nnUL
        segv = {8hA,8hA,8hF,8h9};
        adder = a * b;
      default:
        segv = 4x{{8h0}};
        adder = 16h0;
    }
  }
}