## Ej 5
ver mint

## Ej 8
ver mint

## Ej 9

* LW: F-D-X-M-W       Carga en registros
* SW: F-D-X-M         Almacenamiento en memoria
* ALU: F-D-X-W        
* BEQ: F-D-X          Salto condicional
 
a) F = 0.87 GHz (frecuencia máxima de monociclo)
b) F = 2,22 GHz
c) CPI = 3.85

## Ej 10
* CISC de f=400 MHz, y CPI = 1.6
* RISC de f=(1/1.5ns) = 667 MHz, y CPI = 0.8

a) Latencia minima es el tiempo de ejecución en el mejor caso, para el CISC que no haya fallos de caché, con 4 instrucciones por ciclo. Entonces una instrucción tardará 1/f = 1/(400 MHz)

Resulta t = 0,0000000025 s = 2,5 ns (CISC)

b) En el CISC por las dependencias y acceso a memoria el rendimiento cae a CPI = 1.6. Obtener tiempo promedio de ejecución de instrucción para ambos.

c) Usar fórmula de speedup para ver cual es mejor