# 01_半導体｜記事インデックス

---

## デバイス物理・構造編（〜Post-CFET）

- [01. Planar SCE Problem｜プレーナMOSの短チャネル効果](./01_planar_sce_problem.md)
- [02. FinFET Structure｜FinFET構造と電気的特徴](./02_finfet_structure.md)
- [03. Weff Concept｜有効チャネル幅 Weff の考え方](./03_weff_concept.md)
- [04. GAA Structure｜GAA（Gate-All-Around）構造](./04_gaa_structure.md)
- [05. CFET Challenge｜CFETが抱える技術課題](./05_cfet_challenge.md)
- [06. Post-CFET｜Post-CFET時代の本質（次はデバイスではない）](./06_post_cfet.md)

---

## 設計方法論・抽象化

- [07. SystemDK｜SystemDKが前提となる設計世界](./07_systemdk.md)

---

## 設計・モデリング・EDA編 

- [08. SemiDevKit｜半導体設計用DevKit構想](./08_semidevkit.md)

---

## OpenLane / RTL → GDS フロー

- [09. OpenLane Minimal Flow｜最小RTL→GDSフロー](./09_openlane_minimal_rtl_predeclared_flow.md)
- [10. OpenLane Control ASIC｜制御ASICのRTL→GDS](./10_openlane-control-asic-rtl-to-gds.md)
- [11. OpenLane2 SRAM Hard Macro｜SRAMハードマクロ統合](./11_openlane2_sram_hard_macro.md)
- [12. OpenLane1 Setup｜OpenLane v1 環境構築](./12_openlane1_setup.md)
- [13. OpenLane2 Setup｜OpenLane v2 環境構築](./13_openlane2_setup.md)
- [14. OpenLane PDK｜PDK構造と使い方](./14_openlane_pdk.md)

---

## Legacy Technology｜半導体技術史・故障と判断の記録

- [15. Legacy Technologyとは何か｜物理に支配されていた時代の失敗記録](./15_legacy_intro.md)
- [16. 0.25µm DRAM Pause Refresh異常｜観測された現象](./16_legacy_dram1.md)
- [17. 0.25µm DRAM Pause Refresh異常｜物理的正体](./17_legacy_dram2.md)
- [18. PSRAMは何を狙ったメモリだったのか｜DRAM流用という前提](./18_legacy_psram1.md)
- [19. PSRAMで何が起き、なぜ終わったのか｜Pause×Disturbの現実](./19_legacy_psram2.md)

