0.6
2019.1
May 24 2019
15:06:07
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Laboratorio_2/Repositorio/lab02-g03/Ejercicios/Ejercicio4/tb_7seg_v2.sv,1662099708,systemVerilog,,,,tb_7seg_v2,,,../../../../../../../Compartido/xci/WCLK,,,,,
C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Laboratorio_2/Repositorio/lab02-g03/Ejercicios/Proyectos/Ejercicio4/vivido_project.sim/sim_1/impl/timing/xsim/tb_7seg_v2_time_impl.v,1662100282,verilog,,,,WCLK;WCLK__WCLK_clk_wiz;glbl;module_register_pp;module_seg7_control;top_simulate_7seg_v2,,,../../../../../../../Compartido/xci/WCLK,,,,,
