TimeQuest Timing Analyzer report for PROJECT
Wed Nov 21 10:33:33 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'CLOCK_50_I'
 13. Slow Model Hold: 'CLOCK_50_I'
 14. Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 29. Fast Model Setup: 'CLOCK_50_I'
 30. Fast Model Hold: 'CLOCK_50_I'
 31. Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 32. Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 33. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PROJECT                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; CLOCK_50_I                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                            ; { CLOCK_50_I }                                               ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0] ; { SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] } ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 165.04 MHz ; 165.04 MHz      ; CLOCK_50_I ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.450  ; 0.000         ;
; CLOCK_50_I                                               ; 13.941 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.391 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 6.320 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 3.450 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.290      ; 1.876      ;
; 3.450 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.290      ; 1.876      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                                                                                                               ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.941 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.078      ;
; 13.941 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.078      ;
; 13.942 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.077      ;
; 13.943 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.076      ;
; 13.944 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.075      ;
; 13.945 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.074      ;
; 13.945 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.074      ;
; 13.946 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.073      ;
; 13.949 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.070      ;
; 13.951 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.068      ;
; 13.953 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.066      ;
; 13.955 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.064      ;
; 13.957 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.062      ;
; 13.958 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.061      ;
; 13.958 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.061      ;
; 13.959 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.060      ;
; 13.984 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.035      ;
; 13.984 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.035      ;
; 13.985 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.034      ;
; 13.986 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.033      ;
; 13.987 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.032      ;
; 13.988 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.031      ;
; 13.988 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.031      ;
; 13.989 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.030      ;
; 13.992 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.027      ;
; 13.994 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.025      ;
; 13.996 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.023      ;
; 13.998 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.021      ;
; 14.000 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.019      ;
; 14.001 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.018      ;
; 14.001 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.018      ;
; 14.002 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 6.017      ;
; 14.077 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.942      ;
; 14.077 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.942      ;
; 14.078 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.941      ;
; 14.079 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.940      ;
; 14.080 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.939      ;
; 14.081 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.938      ;
; 14.081 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.938      ;
; 14.082 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.937      ;
; 14.085 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.934      ;
; 14.087 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.932      ;
; 14.089 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.930      ;
; 14.091 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.928      ;
; 14.093 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.926      ;
; 14.094 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.925      ;
; 14.094 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.925      ;
; 14.095 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.924      ;
; 14.190 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.839      ;
; 14.191 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.838      ;
; 14.192 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.837      ;
; 14.193 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.836      ;
; 14.193 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.836      ;
; 14.194 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.835      ;
; 14.195 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.834      ;
; 14.196 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.833      ;
; 14.204 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.825      ;
; 14.206 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.823      ;
; 14.208 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.821      ;
; 14.210 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.819      ;
; 14.211 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.808      ;
; 14.211 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.808      ;
; 14.212 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.817      ;
; 14.212 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.807      ;
; 14.213 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.806      ;
; 14.214 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.805      ;
; 14.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.804      ;
; 14.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.804      ;
; 14.216 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.803      ;
; 14.219 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.800      ;
; 14.221 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.798      ;
; 14.223 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.796      ;
; 14.225 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.794      ;
; 14.227 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.792      ;
; 14.228 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.791      ;
; 14.228 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.791      ;
; 14.229 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.790      ;
; 14.230 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.789      ;
; 14.230 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.789      ;
; 14.231 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.788      ;
; 14.232 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.787      ;
; 14.233 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.786      ;
; 14.233 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.796      ;
; 14.234 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.785      ;
; 14.234 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.785      ;
; 14.234 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.795      ;
; 14.235 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.784      ;
; 14.235 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.794      ;
; 14.236 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.793      ;
; 14.236 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.793      ;
; 14.237 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.792      ;
; 14.238 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.781      ;
; 14.238 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.791      ;
; 14.239 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.007     ; 5.790      ;
; 14.240 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.779      ;
; 14.242 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.777      ;
; 14.244 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.775      ;
; 14.246 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.773      ;
; 14.247 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.772      ;
; 14.247 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 5.772      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE         ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_FIRST_BYTE_RECEIVE  ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_FIRST_BYTE_RECEIVE  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_SECOND_BYTE_RECEIVE ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_SECOND_BYTE_RECEIVE ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2       ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_1       ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_1       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_IDLE                      ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_IDLE                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.S_TOP_IDLE                                                             ; state.S_TOP_IDLE                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.525 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.527 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2       ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_1       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.794      ;
; 0.531 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_1       ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.538 ; PB_Controller:PB_unit|debounce_shift_reg[1][1]                               ; PB_Controller:PB_unit|debounce_shift_reg[1][2]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; PB_Controller:PB_unit|debounce_shift_reg[1][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[1][7]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; PB_Controller:PB_unit|push_button_status[1]                                  ; state.S_TOP_IDLE                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; PB_Controller:PB_unit|debounce_shift_reg[1][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[1][3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.805      ;
; 0.539 ; PB_Controller:PB_unit|debounce_shift_reg[1][5]                               ; PB_Controller:PB_unit|debounce_shift_reg[1][6]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.805      ;
; 0.539 ; PB_Controller:PB_unit|debounce_shift_reg[1][7]                               ; PB_Controller:PB_unit|debounce_shift_reg[1][8]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.805      ;
; 0.540 ; PB_Controller:PB_unit|push_button_status[1]                                  ; PB_Controller:PB_unit|push_button_status_buf[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.806      ;
; 0.559 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.825      ;
; 0.667 ; PB_Controller:PB_unit|debounce_shift_reg[1][8]                               ; PB_Controller:PB_unit|debounce_shift_reg[1][9]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.933      ;
; 0.681 ; UART_SRAM_interface:UART_unit|SRAM_address[17]                               ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.947      ;
; 0.696 ; PB_Controller:PB_unit|debounce_shift_reg[1][4]                               ; PB_Controller:PB_unit|debounce_shift_reg[1][5]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.962      ;
; 0.703 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_SECOND_BYTE_RECEIVE ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.969      ;
; 0.707 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_SECOND_BYTE_RECEIVE ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.973      ;
; 0.711 ; PB_Controller:PB_unit|debounce_shift_reg[1][0]                               ; PB_Controller:PB_unit|debounce_shift_reg[1][1]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.977      ;
; 0.711 ; PB_Controller:PB_unit|debounce_shift_reg[1][0]                               ; PB_Controller:PB_unit|push_button_status[1]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.977      ;
; 0.739 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.005      ;
; 0.782 ; UART_SRAM_interface:UART_unit|SRAM_address[10]                               ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.048      ;
; 0.795 ; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.061      ;
; 0.801 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_FIRST_BYTE_RECEIVE  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_1       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.067      ;
; 0.803 ; UART_SRAM_interface:UART_unit|SRAM_address[9]                                ; UART_SRAM_interface:UART_unit|SRAM_address[9]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; UART_SRAM_interface:UART_unit|SRAM_address[10]                               ; UART_SRAM_interface:UART_unit|SRAM_address[10]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; UART_SRAM_interface:UART_unit|SRAM_address[0]                                ; UART_SRAM_interface:UART_unit|SRAM_address[0]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; UART_SRAM_interface:UART_unit|SRAM_address[4]                                ; UART_SRAM_interface:UART_unit|SRAM_address[4]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[2]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[2]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[4]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[4]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[7]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[7]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[9]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[9]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[11]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[11]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[13]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[13]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[14]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[14]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; UART_SRAM_interface:UART_unit|SRAM_address[2]                                ; UART_SRAM_interface:UART_unit|SRAM_address[2]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.074      ;
; 0.814 ; UART_SRAM_interface:UART_unit|SRAM_address[8]                                ; UART_SRAM_interface:UART_unit|SRAM_address[8]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[0]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[0]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.081      ;
; 0.817 ; UART_SRAM_interface:UART_unit|SRAM_address[6]                                ; UART_SRAM_interface:UART_unit|SRAM_address[6]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; UART_SRAM_interface:UART_unit|SRAM_address[7]                                ; UART_SRAM_interface:UART_unit|SRAM_address[7]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; UART_SRAM_interface:UART_unit|SRAM_address[0]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.082      ;
; 0.821 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[1]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.087      ;
; 0.822 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[3]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.088      ;
; 0.822 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.088      ;
; 0.824 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.090      ;
; 0.824 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.090      ;
; 0.824 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.090      ;
; 0.825 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.091      ;
; 0.827 ; UART_SRAM_interface:UART_unit|SRAM_address[11]                               ; UART_SRAM_interface:UART_unit|SRAM_address[11]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.093      ;
; 0.829 ; UART_SRAM_interface:UART_unit|SRAM_address[13]                               ; UART_SRAM_interface:UART_unit|SRAM_address[13]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.095      ;
; 0.831 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_IDLE                      ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.097      ;
; 0.834 ; UART_SRAM_interface:UART_unit|SRAM_address[16]                               ; UART_SRAM_interface:UART_unit|SRAM_address[16]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_IDLE                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; PB_Controller:PB_unit|push_button_status_buf[1]                              ; state.S_TOP_IDLE                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; PB_Controller:PB_unit|clock_1kHz_div_count[3]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[3]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; PB_Controller:PB_unit|clock_1kHz_div_count[10]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[10]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; PB_Controller:PB_unit|clock_1kHz_div_count[12]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[12]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; PB_Controller:PB_unit|clock_1kHz_div_count[8]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[8]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; PB_Controller:PB_unit|clock_1kHz_div_count[5]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[5]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; PB_Controller:PB_unit|clock_1kHz_div_count[6]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[6]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.109      ;
; 0.846 ; PB_Controller:PB_unit|debounce_shift_reg[1][1]                               ; PB_Controller:PB_unit|push_button_status[1]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.112      ;
; 0.848 ; UART_SRAM_interface:UART_unit|SRAM_address[12]                               ; UART_SRAM_interface:UART_unit|SRAM_address[12]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; PB_Controller:PB_unit|debounce_shift_reg[1][3]                               ; PB_Controller:PB_unit|debounce_shift_reg[1][4]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; UART_SRAM_interface:UART_unit|SRAM_address[1]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.113      ;
; 0.849 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_FIRST_BYTE_RECEIVE  ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.115      ;
; 0.850 ; UART_SRAM_interface:UART_unit|SRAM_address[15]                               ; UART_SRAM_interface:UART_unit|SRAM_address[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.116      ;
; 0.851 ; UART_SRAM_interface:UART_unit|SRAM_address[1]                                ; UART_SRAM_interface:UART_unit|SRAM_address[1]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.117      ;
; 0.852 ; UART_SRAM_interface:UART_unit|SRAM_address[3]                                ; UART_SRAM_interface:UART_unit|SRAM_address[3]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.118      ;
; 0.852 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; UART_SRAM_interface:UART_unit|SRAM_address[5]                                ; UART_SRAM_interface:UART_unit|SRAM_address[5]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.119      ;
; 0.854 ; UART_SRAM_interface:UART_unit|SRAM_address[14]                               ; UART_SRAM_interface:UART_unit|SRAM_address[14]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.120      ;
; 0.854 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.120      ;
; 0.856 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.122      ;
; 0.857 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.123      ;
; 0.858 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.124      ;
; 0.859 ; UART_SRAM_interface:UART_unit|SRAM_address[17]                               ; UART_SRAM_interface:UART_unit|SRAM_address[17]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.125      ;
; 0.860 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.126      ;
; 0.860 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.126      ;
; 0.861 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE         ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_FIRST_BYTE_RECEIVE  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.127      ;
; 0.864 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.130      ;
; 0.867 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE         ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_IDLE                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.133      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 6.320 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.290      ; 1.876      ;
; 6.320 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.290      ; 1.876      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                         ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[0]     ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 3.165 ; 3.165 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[1] ; CLOCK_50_I ; 3.165 ; 3.165 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 3.456 ; 3.456 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 2.996 ; 2.996 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 3.240 ; 3.240 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 3.192 ; 3.192 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 3.283 ; 3.283 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.269 ; 3.269 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 3.001 ; 3.001 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.271 ; 3.271 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.299 ; 3.299 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 3.248 ; 3.248 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.456 ; 3.456 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.256 ; 3.256 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 2.989 ; 2.989 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 3.344 ; 3.344 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 2.981 ; 2.981 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 3.254 ; 3.254 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 2.987 ; 2.987 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.550 ; 1.550 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.935 ; -2.935 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[1] ; CLOCK_50_I ; -2.935 ; -2.935 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -2.751 ; -2.751 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.766 ; -2.766 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -3.010 ; -3.010 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.962 ; -2.962 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -3.053 ; -3.053 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -3.039 ; -3.039 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.771 ; -2.771 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -3.041 ; -3.041 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -3.069 ; -3.069 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -3.018 ; -3.018 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -3.226 ; -3.226 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -3.026 ; -3.026 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.759 ; -2.759 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -3.114 ; -3.114 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.751 ; -2.751 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -3.024 ; -3.024 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -2.757 ; -2.757 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.320 ; -1.320 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 10.408 ; 10.408 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 9.933  ; 9.933  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 10.138 ; 10.138 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 10.408 ; 10.408 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 10.160 ; 10.160 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 9.934  ; 9.934  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 10.134 ; 10.134 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 10.193 ; 10.193 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 11.382 ; 11.382 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 11.382 ; 11.382 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 11.367 ; 11.367 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 11.155 ; 11.155 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 10.944 ; 10.944 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 11.363 ; 11.363 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 10.945 ; 10.945 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 10.924 ; 10.924 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 10.409 ; 10.409 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 9.942  ; 9.942  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 10.229 ; 10.229 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 9.935  ; 9.935  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 10.409 ; 10.409 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 9.914  ; 9.914  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 10.165 ; 10.165 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 9.951  ; 9.951  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 9.672  ; 9.672  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 9.672  ; 9.672  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 9.164  ; 9.164  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 9.672  ; 9.672  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 9.156  ; 9.156  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 9.418  ; 9.418  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 8.940  ; 8.940  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 7.476  ; 7.476  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 7.353  ; 7.353  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 7.476  ; 7.476  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 7.306  ; 7.306  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 7.164  ; 7.164  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 7.355  ; 7.355  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 7.188  ; 7.188  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 7.443  ; 7.443  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 7.082  ; 7.082  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 6.916  ; 6.916  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 6.805  ; 6.805  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 7.082  ; 7.082  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 6.822  ; 6.822  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 6.807  ; 6.807  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 7.025  ; 7.025  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 6.813  ; 6.813  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 7.096  ; 7.096  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 6.930  ; 6.930  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 7.096  ; 7.096  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 6.810  ; 6.810  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 7.074  ; 7.074  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 6.981  ; 6.981  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 6.804  ; 6.804  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 6.806  ; 6.806  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 7.410  ; 7.410  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 6.950  ; 6.950  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 7.106  ; 7.106  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 6.851  ; 6.851  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 7.152  ; 7.152  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 7.287  ; 7.287  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 7.410  ; 7.410  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 7.028  ; 7.028  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 6.823  ; 6.823  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 6.576  ; 6.576  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 6.587  ; 6.587  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 6.358  ; 6.358  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 6.584  ; 6.584  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 6.567  ; 6.567  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 6.328  ; 6.328  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 6.588  ; 6.588  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 6.357  ; 6.357  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 6.823  ; 6.823  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 6.366  ; 6.366  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 6.648  ; 6.648  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 6.362  ; 6.362  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 6.588  ; 6.588  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 6.648  ; 6.648  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 6.582  ; 6.582  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 6.604  ; 6.604  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 6.340  ; 6.340  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 6.641  ; 6.641  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 6.373  ; 6.373  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 6.373  ; 6.373  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 7.006  ; 7.006  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 6.765  ; 6.765  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 6.380  ; 6.380  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 6.365  ; 6.365  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 6.346  ; 6.346  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 6.351  ; 6.351  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 6.765  ; 6.765  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 6.046  ; 6.046  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 6.358  ; 6.358  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 6.393  ; 6.393  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 6.551  ; 6.551  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 6.379  ; 6.379  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.312  ; 4.312  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 6.592  ; 6.592  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 6.562  ; 6.562  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 6.351  ; 6.351  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 6.375  ; 6.375  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 6.592  ; 6.592  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 6.397  ; 6.397  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 6.392  ; 6.392  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 6.550  ; 6.550  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 6.353  ; 6.353  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 6.368  ; 6.368  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 6.062  ; 6.062  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 6.559  ; 6.559  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 6.557  ; 6.557  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 6.347  ; 6.347  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 6.044  ; 6.044  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 6.347  ; 6.347  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 6.545  ; 6.545  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 6.557  ; 6.557  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 6.049  ; 6.049  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 6.378  ; 6.378  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 6.343  ; 6.343  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 6.360  ; 6.360  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 6.372  ; 6.372  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 6.388  ; 6.388  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.312  ; 4.312  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.689  ; 3.689  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.689  ; 3.689  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 7.838 ; 7.838 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 7.845 ; 7.845 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 8.045 ; 8.045 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 8.311 ; 8.311 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 8.064 ; 8.064 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 7.838 ; 7.838 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 8.047 ; 8.047 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 8.100 ; 8.100 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 7.624 ; 7.624 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 8.083 ; 8.083 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 8.070 ; 8.070 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 7.855 ; 7.855 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 7.643 ; 7.643 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 8.065 ; 8.065 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 7.645 ; 7.645 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 7.624 ; 7.624 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 7.758 ; 7.758 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 7.782 ; 7.782 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 8.068 ; 8.068 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 7.775 ; 7.775 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 8.246 ; 8.246 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 7.758 ; 7.758 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 8.004 ; 8.004 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 7.790 ; 7.790 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 6.934 ; 6.934 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 7.681 ; 7.681 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 7.143 ; 7.143 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 7.681 ; 7.681 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 7.645 ; 7.645 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 7.422 ; 7.422 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 6.934 ; 6.934 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 6.295 ; 6.295 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 6.481 ; 6.481 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 6.609 ; 6.609 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 6.651 ; 6.651 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 6.295 ; 6.295 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 6.652 ; 6.652 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 6.512 ; 6.512 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 6.742 ; 6.742 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 6.329 ; 6.329 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 6.443 ; 6.443 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 6.329 ; 6.329 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 6.635 ; 6.635 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 6.347 ; 6.347 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 6.492 ; 6.492 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 6.719 ; 6.719 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 6.506 ; 6.506 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 6.363 ; 6.363 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 6.456 ; 6.456 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 6.624 ; 6.624 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 6.363 ; 6.363 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 6.603 ; 6.603 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 6.677 ; 6.677 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 6.492 ; 6.492 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 6.493 ; 6.493 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 6.371 ; 6.371 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 6.495 ; 6.495 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 6.623 ; 6.623 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 6.371 ; 6.371 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 6.674 ; 6.674 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 6.781 ; 6.781 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 6.915 ; 6.915 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 6.529 ; 6.529 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 6.328 ; 6.328 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 6.576 ; 6.576 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 6.587 ; 6.587 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 6.358 ; 6.358 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 6.584 ; 6.584 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 6.567 ; 6.567 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 6.328 ; 6.328 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 6.588 ; 6.588 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 6.357 ; 6.357 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 6.823 ; 6.823 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 6.366 ; 6.366 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 6.648 ; 6.648 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 6.362 ; 6.362 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 6.588 ; 6.588 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 6.648 ; 6.648 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 6.582 ; 6.582 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 6.604 ; 6.604 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 6.340 ; 6.340 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 6.641 ; 6.641 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 6.373 ; 6.373 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 6.373 ; 6.373 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 6.757 ; 6.757 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 6.046 ; 6.046 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 6.380 ; 6.380 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 6.365 ; 6.365 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 6.346 ; 6.346 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 6.351 ; 6.351 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 6.765 ; 6.765 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 6.046 ; 6.046 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 6.358 ; 6.358 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 6.393 ; 6.393 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 6.551 ; 6.551 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 6.379 ; 6.379 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.312 ; 4.312 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 6.062 ; 6.062 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 6.562 ; 6.562 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 6.351 ; 6.351 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 6.375 ; 6.375 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 6.592 ; 6.592 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 6.397 ; 6.397 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 6.392 ; 6.392 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 6.550 ; 6.550 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 6.353 ; 6.353 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 6.368 ; 6.368 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 6.062 ; 6.062 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 6.559 ; 6.559 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 6.044 ; 6.044 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 6.347 ; 6.347 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 6.044 ; 6.044 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 6.347 ; 6.347 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 6.545 ; 6.545 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 6.557 ; 6.557 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 6.049 ; 6.049 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 6.378 ; 6.378 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 6.343 ; 6.343 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 6.360 ; 6.360 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 6.372 ; 6.372 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 6.388 ; 6.388 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.312 ; 4.312 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.689 ; 3.689 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.689 ; 3.689 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 4.712 ; 4.712 ;    ;
+--------------+-------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 4.712 ; 4.712 ;    ;
+--------------+-------------+----+-------+-------+----+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.097  ; 0.000         ;
; CLOCK_50_I                                               ; 17.142 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.215 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.783 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 4.097 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.047      ; 0.982      ;
; 4.097 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.047      ; 0.982      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                                                                                                               ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.142 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.873      ;
; 17.142 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.873      ;
; 17.143 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.872      ;
; 17.143 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.872      ;
; 17.144 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.871      ;
; 17.144 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.871      ;
; 17.146 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.869      ;
; 17.146 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.869      ;
; 17.149 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.866      ;
; 17.150 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.865      ;
; 17.150 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.865      ;
; 17.155 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.860      ;
; 17.155 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.860      ;
; 17.156 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.859      ;
; 17.156 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.859      ;
; 17.157 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.858      ;
; 17.157 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.858      ;
; 17.158 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.857      ;
; 17.158 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.857      ;
; 17.159 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.856      ;
; 17.159 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.856      ;
; 17.159 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.856      ;
; 17.160 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.855      ;
; 17.160 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.855      ;
; 17.163 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.852      ;
; 17.164 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.851      ;
; 17.164 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.851      ;
; 17.169 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.846      ;
; 17.169 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.846      ;
; 17.173 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.842      ;
; 17.173 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.842      ;
; 17.173 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.842      ;
; 17.224 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.791      ;
; 17.224 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.791      ;
; 17.225 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.790      ;
; 17.225 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.790      ;
; 17.226 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.789      ;
; 17.226 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.789      ;
; 17.228 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.787      ;
; 17.228 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.787      ;
; 17.231 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.784      ;
; 17.232 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.783      ;
; 17.232 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.783      ;
; 17.237 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.778      ;
; 17.237 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.778      ;
; 17.241 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.774      ;
; 17.241 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.774      ;
; 17.241 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.774      ;
; 17.264 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.760      ;
; 17.264 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.760      ;
; 17.265 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.759      ;
; 17.265 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.759      ;
; 17.266 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.758      ;
; 17.266 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.758      ;
; 17.268 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.756      ;
; 17.268 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.756      ;
; 17.277 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.747      ;
; 17.277 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.747      ;
; 17.278 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.746      ;
; 17.278 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.746      ;
; 17.279 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.745      ;
; 17.279 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.745      ;
; 17.280 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.744      ;
; 17.280 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.744      ;
; 17.280 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.735      ;
; 17.280 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.735      ;
; 17.280 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.744      ;
; 17.280 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.744      ;
; 17.281 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.734      ;
; 17.281 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.734      ;
; 17.282 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.733      ;
; 17.282 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.733      ;
; 17.282 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.742      ;
; 17.282 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.742      ;
; 17.284 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.740      ;
; 17.284 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.731      ;
; 17.284 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.731      ;
; 17.287 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.728      ;
; 17.288 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.727      ;
; 17.288 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.727      ;
; 17.291 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.733      ;
; 17.291 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.733      ;
; 17.293 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.722      ;
; 17.293 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.722      ;
; 17.294 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.730      ;
; 17.294 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.730      ;
; 17.296 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.719      ;
; 17.296 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.719      ;
; 17.297 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.718      ;
; 17.297 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.718      ;
; 17.297 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.718      ;
; 17.297 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.718      ;
; 17.297 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.718      ;
; 17.298 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.717      ;
; 17.298 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.717      ;
; 17.298 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.717      ;
; 17.298 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.717      ;
; 17.298 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 2.726      ;
; 17.299 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.716      ;
; 17.299 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 2.716      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE         ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_FIRST_BYTE_RECEIVE  ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_FIRST_BYTE_RECEIVE  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_SECOND_BYTE_RECEIVE ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_SECOND_BYTE_RECEIVE ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2       ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_1       ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_1       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_IDLE                      ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_IDLE                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.S_TOP_IDLE                                                             ; state.S_TOP_IDLE                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_1       ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2       ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_1       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.396      ;
; 0.250 ; PB_Controller:PB_unit|debounce_shift_reg[1][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[1][7]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; PB_Controller:PB_unit|push_button_status[1]                                  ; state.S_TOP_IDLE                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; PB_Controller:PB_unit|debounce_shift_reg[1][1]                               ; PB_Controller:PB_unit|debounce_shift_reg[1][2]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; PB_Controller:PB_unit|debounce_shift_reg[1][5]                               ; PB_Controller:PB_unit|debounce_shift_reg[1][6]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; PB_Controller:PB_unit|debounce_shift_reg[1][7]                               ; PB_Controller:PB_unit|debounce_shift_reg[1][8]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; PB_Controller:PB_unit|debounce_shift_reg[1][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[1][3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; PB_Controller:PB_unit|push_button_status[1]                                  ; PB_Controller:PB_unit|push_button_status_buf[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.405      ;
; 0.258 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.410      ;
; 0.318 ; PB_Controller:PB_unit|debounce_shift_reg[1][4]                               ; PB_Controller:PB_unit|debounce_shift_reg[1][5]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.470      ;
; 0.320 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_SECOND_BYTE_RECEIVE ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.472      ;
; 0.324 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_SECOND_BYTE_RECEIVE ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.476      ;
; 0.327 ; PB_Controller:PB_unit|debounce_shift_reg[1][0]                               ; PB_Controller:PB_unit|debounce_shift_reg[1][1]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; PB_Controller:PB_unit|debounce_shift_reg[1][0]                               ; PB_Controller:PB_unit|push_button_status[1]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; PB_Controller:PB_unit|debounce_shift_reg[1][8]                               ; PB_Controller:PB_unit|debounce_shift_reg[1][9]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.480      ;
; 0.331 ; UART_SRAM_interface:UART_unit|SRAM_address[17]                               ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.483      ;
; 0.339 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.491      ;
; 0.355 ; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; UART_SRAM_interface:UART_unit|SRAM_address[9]                                ; UART_SRAM_interface:UART_unit|SRAM_address[9]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; UART_SRAM_interface:UART_unit|SRAM_address[10]                               ; UART_SRAM_interface:UART_unit|SRAM_address[10]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; UART_SRAM_interface:UART_unit|SRAM_address[4]                                ; UART_SRAM_interface:UART_unit|SRAM_address[4]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PB_Controller:PB_unit|clock_1kHz_div_count[2]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[2]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PB_Controller:PB_unit|clock_1kHz_div_count[9]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[9]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PB_Controller:PB_unit|clock_1kHz_div_count[11]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[11]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; UART_SRAM_interface:UART_unit|SRAM_address[0]                                ; UART_SRAM_interface:UART_unit|SRAM_address[0]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[4]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[4]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[7]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[7]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[13]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[13]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[14]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[14]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; UART_SRAM_interface:UART_unit|SRAM_address[2]                                ; UART_SRAM_interface:UART_unit|SRAM_address[2]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; UART_SRAM_interface:UART_unit|SRAM_address[8]                                ; UART_SRAM_interface:UART_unit|SRAM_address[8]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; UART_SRAM_interface:UART_unit|SRAM_address[6]                                ; UART_SRAM_interface:UART_unit|SRAM_address[6]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; UART_SRAM_interface:UART_unit|SRAM_address[7]                                ; UART_SRAM_interface:UART_unit|SRAM_address[7]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[0]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[0]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_IDLE                      ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; PB_Controller:PB_unit|clock_1kHz_div_count[3]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[3]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PB_Controller:PB_unit|clock_1kHz_div_count[10]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[10]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PB_Controller:PB_unit|clock_1kHz_div_count[8]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[8]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; PB_Controller:PB_unit|clock_1kHz_div_count[5]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[5]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; PB_Controller:PB_unit|clock_1kHz_div_count[6]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[6]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; PB_Controller:PB_unit|clock_1kHz_div_count[12]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[12]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[1]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[3]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; UART_SRAM_interface:UART_unit|SRAM_address[10]                               ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; UART_SRAM_interface:UART_unit|SRAM_address[11]                               ; UART_SRAM_interface:UART_unit|SRAM_address[11]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; PB_Controller:PB_unit|push_button_status_buf[1]                              ; state.S_TOP_IDLE                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; UART_SRAM_interface:UART_unit|SRAM_address[13]                               ; UART_SRAM_interface:UART_unit|SRAM_address[13]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; UART_SRAM_interface:UART_unit|SRAM_address[12]                               ; UART_SRAM_interface:UART_unit|SRAM_address[12]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; UART_SRAM_interface:UART_unit|SRAM_address[1]                                ; UART_SRAM_interface:UART_unit|SRAM_address[1]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; UART_SRAM_interface:UART_unit|SRAM_address[15]                               ; UART_SRAM_interface:UART_unit|SRAM_address[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; UART_SRAM_interface:UART_unit|SRAM_address[14]                               ; UART_SRAM_interface:UART_unit|SRAM_address[14]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; UART_SRAM_interface:UART_unit|SRAM_address[16]                               ; UART_SRAM_interface:UART_unit|SRAM_address[16]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_IDLE                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; PB_Controller:PB_unit|debounce_shift_reg[1][1]                               ; PB_Controller:PB_unit|push_button_status[1]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; UART_SRAM_interface:UART_unit|SRAM_address[3]                                ; UART_SRAM_interface:UART_unit|SRAM_address[3]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; UART_SRAM_interface:UART_unit|SRAM_address[5]                                ; UART_SRAM_interface:UART_unit|SRAM_address[5]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_FIRST_BYTE_RECEIVE  ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.534      ;
; 0.384 ; UART_SRAM_interface:UART_unit|SRAM_address[17]                               ; UART_SRAM_interface:UART_unit|SRAM_address[17]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE         ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_FIRST_BYTE_RECEIVE  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_FIRST_BYTE_RECEIVE  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_1       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.537      ;
; 0.387 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.539      ;
; 0.389 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.541      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE         ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_IDLE                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.543      ;
; 0.403 ; UART_SRAM_interface:UART_unit|SRAM_address[0]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.002     ; 0.553      ;
; 0.410 ; PB_Controller:PB_unit|debounce_shift_reg[1][3]                               ; PB_Controller:PB_unit|debounce_shift_reg[1][4]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.562      ;
; 0.410 ; UART_SRAM_interface:UART_unit|SRAM_address[1]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.002     ; 0.560      ;
; 0.425 ; PB_Controller:PB_unit|debounce_shift_reg[1][4]                               ; PB_Controller:PB_unit|push_button_status[1]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.577      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 5.783 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.047      ; 0.982      ;
; 5.783 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.047      ; 0.982      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                         ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[1][9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_read_data[0]     ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 1.728 ; 1.728 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[1] ; CLOCK_50_I ; 1.728 ; 1.728 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 1.881 ; 1.881 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 1.694 ; 1.694 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 1.805 ; 1.805 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 1.765 ; 1.765 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 1.820 ; 1.820 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 1.811 ; 1.811 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 1.696 ; 1.696 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 1.810 ; 1.810 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 1.833 ; 1.833 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 1.783 ; 1.783 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 1.881 ; 1.881 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 1.799 ; 1.799 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 1.685 ; 1.685 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 1.838 ; 1.838 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 1.678 ; 1.678 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 1.824 ; 1.824 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 1.682 ; 1.682 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 0.903 ; 0.903 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -1.608 ; -1.608 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[1] ; CLOCK_50_I ; -1.608 ; -1.608 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.558 ; -1.558 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -1.574 ; -1.574 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -1.685 ; -1.685 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -1.645 ; -1.645 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -1.700 ; -1.700 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.691 ; -1.691 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -1.576 ; -1.576 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -1.690 ; -1.690 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -1.713 ; -1.713 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -1.663 ; -1.663 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -1.761 ; -1.761 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.679 ; -1.679 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -1.565 ; -1.565 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -1.718 ; -1.718 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -1.558 ; -1.558 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -1.704 ; -1.704 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.562 ; -1.562 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -0.783 ; -0.783 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.598 ; 5.598 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.375 ; 5.375 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.458 ; 5.458 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.598 ; 5.598 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.480 ; 5.480 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.379 ; 5.379 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.455 ; 5.455 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.497 ; 5.497 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 6.060 ; 6.060 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 6.060 ; 6.060 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 6.047 ; 6.047 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.963 ; 5.963 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 5.873 ; 5.873 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 6.044 ; 6.044 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.873 ; 5.873 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 5.853 ; 5.853 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.584 ; 5.584 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 5.370 ; 5.370 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 5.527 ; 5.527 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.364 ; 5.364 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 5.584 ; 5.584 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 5.342 ; 5.342 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.472 ; 5.472 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 5.379 ; 5.379 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 5.291 ; 5.291 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.291 ; 5.291 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 5.040 ; 5.040 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.291 ; 5.291 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 5.025 ; 5.025 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.149 ; 5.149 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 4.925 ; 4.925 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.069 ; 4.069 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 4.015 ; 4.015 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.069 ; 4.069 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.029 ; 4.029 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 3.930 ; 3.930 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 4.011 ; 4.011 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 3.962 ; 3.962 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.054 ; 4.054 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 3.921 ; 3.921 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 3.800 ; 3.800 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 3.776 ; 3.776 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 3.921 ; 3.921 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 3.810 ; 3.810 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 3.776 ; 3.776 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 3.860 ; 3.860 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 3.781 ; 3.781 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 3.909 ; 3.909 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 3.812 ; 3.812 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 3.909 ; 3.909 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 3.806 ; 3.806 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 3.904 ; 3.904 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 3.852 ; 3.852 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 3.780 ; 3.780 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 3.773 ; 3.773 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 4.085 ; 4.085 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 3.896 ; 3.896 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 3.905 ; 3.905 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 3.817 ; 3.817 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 3.993 ; 3.993 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 4.002 ; 4.002 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 4.085 ; 4.085 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 3.883 ; 3.883 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 3.849 ; 3.849 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 3.739 ; 3.739 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 3.750 ; 3.750 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 3.641 ; 3.641 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 3.746 ; 3.746 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 3.730 ; 3.730 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 3.613 ; 3.613 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 3.747 ; 3.747 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 3.639 ; 3.639 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 3.849 ; 3.849 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 3.641 ; 3.641 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 3.790 ; 3.790 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 3.639 ; 3.639 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 3.740 ; 3.740 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 3.801 ; 3.801 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 3.744 ; 3.744 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 3.759 ; 3.759 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 3.624 ; 3.624 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 3.786 ; 3.786 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 3.655 ; 3.655 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 3.655 ; 3.655 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 3.920 ; 3.920 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 3.802 ; 3.802 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 3.610 ; 3.610 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 3.585 ; 3.585 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 3.578 ; 3.578 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 3.638 ; 3.638 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 3.802 ; 3.802 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 3.434 ; 3.434 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 3.589 ; 3.589 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 3.621 ; 3.621 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 3.716 ; 3.716 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 3.609 ; 3.609 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.303 ; 2.303 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 3.747 ; 3.747 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 3.724 ; 3.724 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 3.638 ; 3.638 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 3.656 ; 3.656 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 3.747 ; 3.747 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 3.624 ; 3.624 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 3.669 ; 3.669 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 3.716 ; 3.716 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 3.576 ; 3.576 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 3.586 ; 3.586 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 3.445 ; 3.445 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 3.723 ; 3.723 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 3.720 ; 3.720 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 3.636 ; 3.636 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 3.433 ; 3.433 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 3.579 ; 3.579 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 3.712 ; 3.712 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 3.720 ; 3.720 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 3.434 ; 3.434 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 3.596 ; 3.596 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 3.630 ; 3.630 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 3.647 ; 3.647 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 3.600 ; 3.600 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 3.663 ; 3.663 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.303 ; 2.303 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 1.857 ; 1.857 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 1.857 ; 1.857 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 4.287 ; 4.287 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 4.292 ; 4.292 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 4.369 ; 4.369 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 4.504 ; 4.504 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 4.388 ; 4.388 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 4.287 ; 4.287 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 4.372 ; 4.372 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 4.408 ; 4.408 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 4.186 ; 4.186 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 4.392 ; 4.392 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 4.384 ; 4.384 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 4.296 ; 4.296 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 4.205 ; 4.205 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 4.379 ; 4.379 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 4.206 ; 4.206 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 4.186 ; 4.186 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 4.223 ; 4.223 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 4.248 ; 4.248 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 4.401 ; 4.401 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 4.238 ; 4.238 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 4.458 ; 4.458 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 4.223 ; 4.223 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 4.346 ; 4.346 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 4.254 ; 4.254 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 3.905 ; 3.905 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 4.235 ; 4.235 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 3.983 ; 3.983 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 4.235 ; 4.235 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 4.187 ; 4.187 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 4.111 ; 4.111 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 3.905 ; 3.905 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 3.580 ; 3.580 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 3.663 ; 3.663 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 3.719 ; 3.719 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 3.754 ; 3.754 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 3.580 ; 3.580 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 3.710 ; 3.710 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 3.663 ; 3.663 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 3.755 ; 3.755 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 3.596 ; 3.596 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 3.625 ; 3.625 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 3.596 ; 3.596 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 3.743 ; 3.743 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 3.632 ; 3.632 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 3.643 ; 3.643 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 3.734 ; 3.734 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 3.655 ; 3.655 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 3.628 ; 3.628 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 3.637 ; 3.637 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 3.733 ; 3.733 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 3.628 ; 3.628 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 3.730 ; 3.730 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 3.729 ; 3.729 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 3.640 ; 3.640 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 3.640 ; 3.640 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 3.631 ; 3.631 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 3.720 ; 3.720 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 3.726 ; 3.726 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 3.631 ; 3.631 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 3.819 ; 3.819 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 3.789 ; 3.789 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 3.884 ; 3.884 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 3.672 ; 3.672 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 3.613 ; 3.613 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 3.739 ; 3.739 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 3.750 ; 3.750 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 3.641 ; 3.641 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 3.746 ; 3.746 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 3.730 ; 3.730 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 3.613 ; 3.613 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 3.747 ; 3.747 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 3.639 ; 3.639 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 3.849 ; 3.849 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 3.641 ; 3.641 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 3.790 ; 3.790 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 3.639 ; 3.639 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 3.740 ; 3.740 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 3.801 ; 3.801 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 3.744 ; 3.744 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 3.759 ; 3.759 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 3.624 ; 3.624 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 3.786 ; 3.786 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 3.655 ; 3.655 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 3.655 ; 3.655 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 3.797 ; 3.797 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 3.434 ; 3.434 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 3.610 ; 3.610 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 3.585 ; 3.585 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 3.578 ; 3.578 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 3.638 ; 3.638 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 3.802 ; 3.802 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 3.434 ; 3.434 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 3.589 ; 3.589 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 3.621 ; 3.621 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 3.716 ; 3.716 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 3.609 ; 3.609 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.303 ; 2.303 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 3.445 ; 3.445 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 3.724 ; 3.724 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 3.638 ; 3.638 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 3.656 ; 3.656 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 3.747 ; 3.747 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 3.624 ; 3.624 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 3.669 ; 3.669 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 3.716 ; 3.716 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 3.576 ; 3.576 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 3.586 ; 3.586 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 3.445 ; 3.445 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 3.723 ; 3.723 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 3.433 ; 3.433 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 3.636 ; 3.636 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 3.433 ; 3.433 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 3.579 ; 3.579 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 3.712 ; 3.712 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 3.720 ; 3.720 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 3.434 ; 3.434 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 3.596 ; 3.596 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 3.630 ; 3.630 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 3.647 ; 3.647 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 3.600 ; 3.600 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 3.663 ; 3.663 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.303 ; 2.303 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 1.857 ; 1.857 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 1.857 ; 1.857 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 2.476 ; 2.476 ;    ;
+--------------+-------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 2.476 ; 2.476 ;    ;
+--------------+-------------+----+-------+-------+----+


+-----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                   ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                          ; 3.450  ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50_I                                               ; 13.941 ; 0.215 ; N/A      ; N/A     ; 9.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.450  ; 5.783 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50_I                                               ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 3.165 ; 3.165 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[1] ; CLOCK_50_I ; 3.165 ; 3.165 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 3.456 ; 3.456 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 2.996 ; 2.996 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 3.240 ; 3.240 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 3.192 ; 3.192 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 3.283 ; 3.283 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.269 ; 3.269 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 3.001 ; 3.001 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.271 ; 3.271 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.299 ; 3.299 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 3.248 ; 3.248 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.456 ; 3.456 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.256 ; 3.256 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 2.989 ; 2.989 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 3.344 ; 3.344 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 2.981 ; 2.981 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 3.254 ; 3.254 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 2.987 ; 2.987 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.550 ; 1.550 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -1.608 ; -1.608 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[1] ; CLOCK_50_I ; -1.608 ; -1.608 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.558 ; -1.558 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -1.574 ; -1.574 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -1.685 ; -1.685 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -1.645 ; -1.645 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -1.700 ; -1.700 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.691 ; -1.691 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -1.576 ; -1.576 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -1.690 ; -1.690 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -1.713 ; -1.713 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -1.663 ; -1.663 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -1.761 ; -1.761 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.679 ; -1.679 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -1.565 ; -1.565 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -1.718 ; -1.718 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -1.558 ; -1.558 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -1.704 ; -1.704 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.562 ; -1.562 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -0.783 ; -0.783 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 10.408 ; 10.408 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 9.933  ; 9.933  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 10.138 ; 10.138 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 10.408 ; 10.408 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 10.160 ; 10.160 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 9.934  ; 9.934  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 10.134 ; 10.134 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 10.193 ; 10.193 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 11.382 ; 11.382 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 11.382 ; 11.382 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 11.367 ; 11.367 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 11.155 ; 11.155 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 10.944 ; 10.944 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 11.363 ; 11.363 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 10.945 ; 10.945 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 10.924 ; 10.924 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 10.409 ; 10.409 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 9.942  ; 9.942  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 10.229 ; 10.229 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 9.935  ; 9.935  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 10.409 ; 10.409 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 9.914  ; 9.914  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 10.165 ; 10.165 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 9.951  ; 9.951  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 9.672  ; 9.672  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 9.672  ; 9.672  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 9.164  ; 9.164  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 9.672  ; 9.672  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 9.156  ; 9.156  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 9.418  ; 9.418  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 8.940  ; 8.940  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 7.476  ; 7.476  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 7.353  ; 7.353  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 7.476  ; 7.476  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 7.306  ; 7.306  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 7.164  ; 7.164  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 7.355  ; 7.355  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 7.188  ; 7.188  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 7.443  ; 7.443  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 7.082  ; 7.082  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 6.916  ; 6.916  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 6.805  ; 6.805  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 7.082  ; 7.082  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 6.822  ; 6.822  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 6.807  ; 6.807  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 7.025  ; 7.025  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 6.813  ; 6.813  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 7.096  ; 7.096  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 6.930  ; 6.930  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 7.096  ; 7.096  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 6.810  ; 6.810  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 7.074  ; 7.074  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 6.981  ; 6.981  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 6.804  ; 6.804  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 6.806  ; 6.806  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 7.410  ; 7.410  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 6.950  ; 6.950  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 7.106  ; 7.106  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 6.851  ; 6.851  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 7.152  ; 7.152  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 7.287  ; 7.287  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 7.410  ; 7.410  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 7.028  ; 7.028  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 6.823  ; 6.823  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 6.576  ; 6.576  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 6.587  ; 6.587  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 6.358  ; 6.358  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 6.584  ; 6.584  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 6.567  ; 6.567  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 6.328  ; 6.328  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 6.588  ; 6.588  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 6.357  ; 6.357  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 6.823  ; 6.823  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 6.366  ; 6.366  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 6.648  ; 6.648  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 6.362  ; 6.362  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 6.588  ; 6.588  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 6.648  ; 6.648  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 6.582  ; 6.582  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 6.604  ; 6.604  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 6.340  ; 6.340  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 6.641  ; 6.641  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 6.373  ; 6.373  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 6.373  ; 6.373  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 7.006  ; 7.006  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 6.765  ; 6.765  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 6.380  ; 6.380  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 6.365  ; 6.365  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 6.346  ; 6.346  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 6.351  ; 6.351  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 6.765  ; 6.765  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 6.046  ; 6.046  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 6.358  ; 6.358  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 6.393  ; 6.393  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 6.551  ; 6.551  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 6.379  ; 6.379  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.312  ; 4.312  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 6.592  ; 6.592  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 6.562  ; 6.562  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 6.351  ; 6.351  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 6.375  ; 6.375  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 6.592  ; 6.592  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 6.397  ; 6.397  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 6.392  ; 6.392  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 6.550  ; 6.550  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 6.353  ; 6.353  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 6.368  ; 6.368  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 6.062  ; 6.062  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 6.559  ; 6.559  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 6.557  ; 6.557  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 6.347  ; 6.347  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 6.044  ; 6.044  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 6.347  ; 6.347  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 6.545  ; 6.545  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 6.557  ; 6.557  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 6.049  ; 6.049  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 6.378  ; 6.378  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 6.343  ; 6.343  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 6.360  ; 6.360  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 6.372  ; 6.372  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 6.388  ; 6.388  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.312  ; 4.312  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.689  ; 3.689  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.689  ; 3.689  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 4.287 ; 4.287 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 4.292 ; 4.292 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 4.369 ; 4.369 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 4.504 ; 4.504 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 4.388 ; 4.388 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 4.287 ; 4.287 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 4.372 ; 4.372 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 4.408 ; 4.408 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 4.186 ; 4.186 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 4.392 ; 4.392 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 4.384 ; 4.384 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 4.296 ; 4.296 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 4.205 ; 4.205 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 4.379 ; 4.379 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 4.206 ; 4.206 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 4.186 ; 4.186 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 4.223 ; 4.223 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 4.248 ; 4.248 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 4.401 ; 4.401 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 4.238 ; 4.238 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 4.458 ; 4.458 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 4.223 ; 4.223 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 4.346 ; 4.346 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 4.254 ; 4.254 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 3.905 ; 3.905 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 4.235 ; 4.235 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 3.983 ; 3.983 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 4.235 ; 4.235 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 4.187 ; 4.187 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 4.111 ; 4.111 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 3.905 ; 3.905 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 3.580 ; 3.580 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 3.663 ; 3.663 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 3.719 ; 3.719 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 3.754 ; 3.754 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 3.580 ; 3.580 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 3.710 ; 3.710 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 3.663 ; 3.663 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 3.755 ; 3.755 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 3.596 ; 3.596 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 3.625 ; 3.625 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 3.596 ; 3.596 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 3.743 ; 3.743 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 3.632 ; 3.632 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 3.643 ; 3.643 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 3.734 ; 3.734 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 3.655 ; 3.655 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 3.628 ; 3.628 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 3.637 ; 3.637 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 3.733 ; 3.733 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 3.628 ; 3.628 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 3.730 ; 3.730 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 3.729 ; 3.729 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 3.640 ; 3.640 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 3.640 ; 3.640 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 3.631 ; 3.631 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 3.720 ; 3.720 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 3.726 ; 3.726 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 3.631 ; 3.631 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 3.819 ; 3.819 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 3.789 ; 3.789 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 3.884 ; 3.884 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 3.672 ; 3.672 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 3.613 ; 3.613 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 3.739 ; 3.739 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 3.750 ; 3.750 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 3.641 ; 3.641 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 3.746 ; 3.746 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 3.730 ; 3.730 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 3.613 ; 3.613 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 3.747 ; 3.747 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 3.639 ; 3.639 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 3.849 ; 3.849 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 3.641 ; 3.641 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 3.790 ; 3.790 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 3.639 ; 3.639 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 3.740 ; 3.740 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 3.801 ; 3.801 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 3.744 ; 3.744 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 3.759 ; 3.759 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 3.624 ; 3.624 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 3.786 ; 3.786 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 3.655 ; 3.655 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 3.655 ; 3.655 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 3.797 ; 3.797 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 3.434 ; 3.434 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 3.610 ; 3.610 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 3.585 ; 3.585 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 3.578 ; 3.578 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 3.638 ; 3.638 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 3.802 ; 3.802 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 3.434 ; 3.434 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 3.589 ; 3.589 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 3.621 ; 3.621 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 3.716 ; 3.716 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 3.609 ; 3.609 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.303 ; 2.303 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 3.445 ; 3.445 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 3.724 ; 3.724 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 3.638 ; 3.638 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 3.656 ; 3.656 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 3.747 ; 3.747 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 3.624 ; 3.624 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 3.669 ; 3.669 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 3.716 ; 3.716 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 3.576 ; 3.576 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 3.586 ; 3.586 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 3.445 ; 3.445 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 3.723 ; 3.723 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 3.433 ; 3.433 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 3.636 ; 3.636 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 3.433 ; 3.433 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 3.579 ; 3.579 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 3.712 ; 3.712 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 3.720 ; 3.720 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 3.434 ; 3.434 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 3.596 ; 3.596 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 3.630 ; 3.630 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 3.647 ; 3.647 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 3.600 ; 3.600 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 3.663 ; 3.663 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.303 ; 2.303 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 1.857 ; 1.857 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 1.857 ; 1.857 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 4.712 ; 4.712 ;    ;
+--------------+-------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Progagation Delay                            ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 2.476 ; 2.476 ;    ;
+--------------+-------------+----+-------+-------+----+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 2686     ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 2686     ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 167   ; 167  ;
; Unconstrained Output Ports      ; 112   ; 112  ;
; Unconstrained Output Port Paths ; 291   ; 291  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 21 10:33:32 2018
Info: Command: quartus_sta PROJECT -c PROJECT
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PROJECT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50_I CLOCK_50_I
    Info (332110): create_generated_clock -source {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]} {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 3.450
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.450         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    13.941         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50_I 
    Info (332119):     6.320         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 4.097
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.097         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    17.142         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50_I 
    Info (332119):     5.783         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4550 megabytes
    Info: Processing ended: Wed Nov 21 10:33:33 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


