# AES_128_Verilog
AES algoritması verilog (Keyschedule ekli)
derleme ve analiz aşamasında simülasyon takılıyorsa : "reset_simulation -simset sim_1 -mode behavioral" komutunu tcl konsola yaz.
