#Generated by Fabric Compiler ( version 2020.1-t8.1 <build 53643> ) at Sun Feb 23 14:51:59 2020

###==== BEGIN "create_clock"
create_clock -name {free_clk} [get_ports {free_clk}] -period {20} -waveform {0 10}
create_clock -name {pclk} [get_pins {u_ipsl_pcie_wrap.u_pcie_top.u_pcie_soft_phy.pclk}] -period {4.000} -waveform {0.000 2.000}
create_clock -name {pclk_div2} [get_pins {u_ipsl_pcie_wrap.u_pcie_top.u_pcie_soft_phy.pclk_div2}] -period {8.000} -waveform {0.000 4.000}
###==== END "create_clock"

###==== BEGIN "create_generated_clock"
###==== END "create_generated_clock"

###==== BEGIN "set_clock_latency"
###==== END "set_clock_latency"

###==== BEGIN "set_clock_uncertainty"
###==== END "set_clock_uncertainty"

###==== BEGIN "set_clock_groups"
set_clock_groups -name group_1 -asynchronous -group [get_clocks {pclk}]
set_clock_groups -name group_2 -asynchronous -group [get_clocks {pclk_div2}]
set_clock_groups -name group_3 -asynchronous -group [get_clocks {free_clk}]
###==== END "set_clock_groups"
define_attribute {p:pclk_div2_led} {PAP_IO_DIRECTION} {OUTPUT}
define_attribute {p:pclk_div2_led} {PAP_IO_LOC} {V19}
define_attribute {p:pclk_div2_led} {PAP_IO_VCCIO} {1.5}
define_attribute {p:pclk_div2_led} {PAP_IO_STANDARD} {LVCMOS15}
define_attribute {p:pclk_div2_led} {PAP_IO_DRIVE} {4}
define_attribute {p:pclk_div2_led} {PAP_IO_SLEW} {SLOW}
define_attribute {p:pclk_led} {PAP_IO_DIRECTION} {OUTPUT}
define_attribute {p:pclk_led} {PAP_IO_LOC} {T20}
define_attribute {p:pclk_led} {PAP_IO_VCCIO} {1.5}
define_attribute {p:pclk_led} {PAP_IO_STANDARD} {LVCMOS15}
define_attribute {p:pclk_led} {PAP_IO_DRIVE} {4}
define_attribute {p:pclk_led} {PAP_IO_SLEW} {SLOW}
define_attribute {p:rdlh_link_up} {PAP_IO_DIRECTION} {OUTPUT}
define_attribute {p:rdlh_link_up} {PAP_IO_LOC} {R16}
define_attribute {p:rdlh_link_up} {PAP_IO_VCCIO} {1.5}
define_attribute {p:rdlh_link_up} {PAP_IO_STANDARD} {LVCMOS15}
define_attribute {p:rdlh_link_up} {PAP_IO_DRIVE} {4}
define_attribute {p:rdlh_link_up} {PAP_IO_SLEW} {SLOW}
define_attribute {p:ref_led} {PAP_IO_DIRECTION} {OUTPUT}
define_attribute {p:ref_led} {PAP_IO_LOC} {R15}
define_attribute {p:ref_led} {PAP_IO_VCCIO} {1.5}
define_attribute {p:ref_led} {PAP_IO_STANDARD} {LVCMOS15}
define_attribute {p:ref_led} {PAP_IO_DRIVE} {4}
define_attribute {p:ref_led} {PAP_IO_SLEW} {SLOW}
define_attribute {p:smlh_link_up} {PAP_IO_DIRECTION} {OUTPUT}
define_attribute {p:smlh_link_up} {PAP_IO_LOC} {U19}
define_attribute {p:smlh_link_up} {PAP_IO_VCCIO} {1.5}
define_attribute {p:smlh_link_up} {PAP_IO_STANDARD} {LVCMOS15}
define_attribute {p:smlh_link_up} {PAP_IO_DRIVE} {4}
define_attribute {p:smlh_link_up} {PAP_IO_SLEW} {SLOW}
define_attribute {p:txd} {PAP_IO_DIRECTION} {OUTPUT}
define_attribute {p:txd} {PAP_IO_LOC} {U16}
define_attribute {p:txd} {PAP_IO_VCCIO} {3.3}
define_attribute {p:txd} {PAP_IO_STANDARD} {LVCMOS33}
define_attribute {p:txd} {PAP_IO_DRIVE} {8}
define_attribute {p:txd} {PAP_IO_SLEW} {SLOW}
define_attribute {p:button_rst_n} {PAP_IO_DIRECTION} {INPUT}
define_attribute {p:button_rst_n} {PAP_IO_LOC} {W17}
define_attribute {p:button_rst_n} {PAP_IO_VCCIO} {3.3}
define_attribute {p:button_rst_n} {PAP_IO_STANDARD} {LVCMOS33}
define_attribute {p:free_clk} {PAP_IO_DIRECTION} {INPUT}
define_attribute {p:free_clk} {PAP_IO_LOC} {Y11}
define_attribute {p:free_clk} {PAP_IO_VCCIO} {3.3}
define_attribute {p:free_clk} {PAP_IO_STANDARD} {LVCMOS33}
define_attribute {p:perst_n} {PAP_IO_DIRECTION} {INPUT}
define_attribute {p:perst_n} {PAP_IO_LOC} {V11}
define_attribute {p:perst_n} {PAP_IO_VCCIO} {3.3}
define_attribute {p:perst_n} {PAP_IO_STANDARD} {LVCMOS33}
define_attribute {p:rxd} {PAP_IO_DIRECTION} {INPUT}
define_attribute {p:rxd} {PAP_IO_LOC} {V15}
define_attribute {p:rxd} {PAP_IO_VCCIO} {3.3}
define_attribute {p:rxd} {PAP_IO_STANDARD} {LVCMOS33}
define_attribute {n:pclk_div2} {PAP_CLOCK_ASSIGN} {GTP_CLKBUFG}
define_attribute {n:ref_clk} {PAP_CLOCK_ASSIGN} {GTP_CLKBUFG}
define_attribute {n:pclk} {PAP_CLOCK_ASSIGN} {GTP_CLKBUFG}
define_attribute {i:u_ipsl_pcie_wrap.u_pcie_top.u_pcie_hard_ctrl.u_pcie_iip_exrcvhdr_rams.U_ipml_sdpram_ipsl_pcie_ext_rcvh_ram.ADDR_LOOP[0].DATA_LOOP[0].U_GTP_DRM18K} {PAP_LOC} {DRM_82_168}
define_attribute {i:u_ipsl_pcie_wrap.u_pcie_top.u_pcie_hard_ctrl.u_pcie_iip_exrcvhdr_rams.U_ipml_sdpram_ipsl_pcie_ext_rcvh_ram.ADDR_LOOP[0].DATA_LOOP[1].U_GTP_DRM18K} {PAP_LOC} {DRM_82_148}
define_attribute {i:u_ipsl_pcie_wrap.u_pcie_top.u_pcie_hard_ctrl.u_pcie_iip_exrcvhdr_rams.U_ipml_sdpram_ipsl_pcie_ext_rcvh_ram.ADDR_LOOP[0].DATA_LOOP[2].U_GTP_DRM18K} {PAP_LOC} {DRM_142_168}
define_attribute {i:u_ipsl_pcie_wrap.u_pcie_top.u_pcie_hard_ctrl.u_pcie_iip_exrcvhdr_rams.U_ipml_sdpram_ipsl_pcie_ext_rcvh_ram.ADDR_LOOP[0].DATA_LOOP[3].U_GTP_DRM18K} {PAP_LOC} {DRM_142_148}
define_attribute {i:u_ipsl_pcie_wrap.u_pcie_top.u_pcie_hard_ctrl.u_pcie_iip_exrcvdata_rams.U_ipml_sdpram_ipsl_pcie_ext_rcvd_ram.ADDR_LOOP[0].DATA_LOOP[0].U_GTP_DRM18K} {PAP_LOC} {DRM_178_148}
define_attribute {i:u_ipsl_pcie_wrap.u_pcie_top.u_pcie_hard_ctrl.u_pcie_iip_exrcvdata_rams.U_ipml_sdpram_ipsl_pcie_ext_rcvd_ram.ADDR_LOOP[0].DATA_LOOP[1].U_GTP_DRM18K} {PAP_LOC} {DRM_178_168}
define_attribute {i:u_ipsl_pcie_wrap.u_pcie_top.u_pcie_hard_ctrl.u_pcie_iip_exrcvdata_rams.U_ipml_sdpram_ipsl_pcie_ext_rcvd_ram.ADDR_LOOP[0].DATA_LOOP[2].U_GTP_DRM18K} {PAP_LOC} {DRM_178_192}
define_attribute {i:u_ipsl_pcie_wrap.u_pcie_top.u_pcie_hard_ctrl.u_pcie_iip_exrcvdata_rams.U_ipml_sdpram_ipsl_pcie_ext_rcvd_ram.ADDR_LOOP[0].DATA_LOOP[3].U_GTP_DRM18K} {PAP_LOC} {DRM_178_212}
define_attribute {i:u_ipsl_pcie_wrap.u_pcie_top.u_pcie_hard_ctrl.u_pcie_iip_exretry_rams.U_ipml_spram_ipsl_pcie_retryd_ram.ADDR_LOOP[0].DATA_LOOP[0].U_GTP_DRM18K} {PAP_LOC} {DRM_178_232}
define_attribute {i:u_ipsl_pcie_wrap.u_pcie_top.u_pcie_hard_ctrl.u_pcie_iip_exretry_rams.U_ipml_spram_ipsl_pcie_retryd_ram.ADDR_LOOP[0].DATA_LOOP[1].U_GTP_DRM18K} {PAP_LOC} {DRM_178_252}
define_attribute {i:u_ipsl_pcie_wrap.u_pcie_top.u_pcie_hard_ctrl.u_pcie_iip_exretry_rams.U_ipml_spram_ipsl_pcie_retryd_ram.ADDR_LOOP[0].DATA_LOOP[2].U_GTP_DRM18K} {PAP_LOC} {DRM_178_272}
define_attribute {i:u_ipsl_pcie_wrap.u_pcie_top.u_pcie_hard_ctrl.u_pcie_iip_exretry_rams.U_ipml_spram_ipsl_pcie_retryd_ram.ADDR_LOOP[0].DATA_LOOP[3].U_GTP_DRM18K} {PAP_LOC} {DRM_178_292}
define_attribute {i:u_ipsl_pcie_wrap.u_pcie_top.u_pcie_hard_ctrl.u_pcie_iip_exretry_rams.U_ipml_spram_ipsl_pcie_retryd_ram.ADDR_LOOP[0].DATA_LOOP[4].U_GTP_DRM18K} {PAP_LOC} {DRM_178_316}
define_attribute {i:u_ipsl_pcie_wrap.u_pcie_top.u_pcie_hard_ctrl.u_pcie_iip_exretry_rams.U_ipml_spram_ipsl_pcie_retryd_ram.ADDR_LOOP[0].DATA_LOOP[5].U_GTP_DRM18K} {PAP_LOC} {DRM_142_316}
define_attribute {i:u_ipsl_pcie_wrap.u_pcie_top.u_pcie_hard_ctrl.u_pcie_iip_exretry_rams.U_ipml_spram_ipsl_pcie_retryd_ram.ADDR_LOOP[0].DATA_LOOP[6].U_GTP_DRM18K} {PAP_LOC} {DRM_82_316}
define_attribute {i:u_ipsl_pcie_wrap.u_pcie_top.u_pcie_hard_ctrl.u_pcie_iip_exretry_rams.U_ipml_spram_ipsl_pcie_retryd_ram.ADDR_LOOP[0].DATA_LOOP[7].U_GTP_DRM18K} {PAP_LOC} {DRM_82_292}

