CORE
main.v
--module main --bound 20
^EXIT=10$
^SIGNAL=0$
^\[Verilog::main.s_ok.property.eq\] .* SUCCESS$
^\[Verilog::main.s_fail.property.eq\] .* FAILURE$
--
^warning: ignoring
