Fitter report for DE2_115
Wed Apr 17 16:13:46 2019
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Apr 17 16:13:46 2019       ;
; Quartus II 64-Bit Version          ; 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name                      ; DE2_115                                     ;
; Top-level Entity Name              ; DE2_115                                     ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 6,327 / 114,480 ( 6 % )                     ;
;     Total combinational functions  ; 5,301 / 114,480 ( 5 % )                     ;
;     Dedicated logic registers      ; 4,058 / 114,480 ( 4 % )                     ;
; Total registers                    ; 4177                                        ;
; Total pins                         ; 236 / 529 ( 45 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 69,568 / 3,981,312 ( 2 % )                  ;
; Embedded Multiplier 9-bit elements ; 6 / 532 ( 1 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.21        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  21.3%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; SDRAM_RAS_N      ; Missing drive strength               ;
; SDRAM_CAS_N      ; Missing drive strength               ;
; SDRAM_CKE        ; Missing drive strength               ;
; SDRAM_CLK        ; Missing drive strength               ;
; SDRAM_WE_N       ; Missing drive strength               ;
; SDRAM_CS_N       ; Missing drive strength               ;
; SRAM_UB_N        ; Missing drive strength               ;
; SRAM_LB_N        ; Missing drive strength               ;
; SRAM_CE_N        ; Missing drive strength               ;
; SRAM_OE_N        ; Missing drive strength               ;
; SRAM_WE_N        ; Missing drive strength               ;
; SD_CLK           ; Missing drive strength               ;
; HEX0[6]          ; Missing drive strength               ;
; HEX0[5]          ; Missing drive strength               ;
; HEX0[4]          ; Missing drive strength               ;
; HEX0[3]          ; Missing drive strength               ;
; HEX0[2]          ; Missing drive strength and slew rate ;
; HEX0[1]          ; Missing drive strength and slew rate ;
; HEX0[0]          ; Missing drive strength and slew rate ;
; HEX1[6]          ; Missing drive strength               ;
; HEX1[5]          ; Missing drive strength               ;
; HEX1[4]          ; Missing drive strength               ;
; HEX1[3]          ; Missing drive strength               ;
; HEX1[2]          ; Missing drive strength               ;
; HEX1[1]          ; Missing drive strength               ;
; HEX1[0]          ; Missing drive strength               ;
; HEX2[6]          ; Missing drive strength               ;
; HEX2[5]          ; Missing drive strength               ;
; HEX2[4]          ; Missing drive strength               ;
; HEX2[3]          ; Missing drive strength               ;
; HEX2[2]          ; Missing drive strength               ;
; HEX2[1]          ; Missing drive strength               ;
; HEX2[0]          ; Missing drive strength               ;
; HEX3[6]          ; Missing drive strength               ;
; HEX3[5]          ; Missing drive strength               ;
; HEX3[4]          ; Missing drive strength               ;
; HEX3[3]          ; Missing drive strength               ;
; HEX3[2]          ; Missing drive strength               ;
; HEX3[1]          ; Missing drive strength               ;
; HEX3[0]          ; Missing drive strength               ;
; HEX4[6]          ; Missing drive strength               ;
; HEX4[5]          ; Missing drive strength               ;
; HEX4[4]          ; Missing drive strength               ;
; HEX4[3]          ; Missing drive strength               ;
; HEX4[2]          ; Missing drive strength               ;
; HEX4[1]          ; Missing drive strength               ;
; HEX4[0]          ; Missing drive strength               ;
; HEX5[6]          ; Missing drive strength               ;
; HEX5[5]          ; Missing drive strength               ;
; HEX5[4]          ; Missing drive strength               ;
; HEX5[3]          ; Missing drive strength               ;
; HEX5[2]          ; Missing drive strength               ;
; HEX5[1]          ; Missing drive strength               ;
; HEX5[0]          ; Missing drive strength               ;
; HEX6[6]          ; Missing drive strength               ;
; HEX6[5]          ; Missing drive strength               ;
; HEX6[4]          ; Missing drive strength               ;
; HEX6[3]          ; Missing drive strength               ;
; HEX6[2]          ; Missing drive strength               ;
; HEX6[1]          ; Missing drive strength               ;
; HEX6[0]          ; Missing drive strength               ;
; HEX7[6]          ; Missing drive strength               ;
; HEX7[5]          ; Missing drive strength               ;
; HEX7[4]          ; Missing drive strength               ;
; HEX7[3]          ; Missing drive strength               ;
; HEX7[2]          ; Missing drive strength               ;
; HEX7[1]          ; Missing drive strength               ;
; HEX7[0]          ; Missing drive strength               ;
; lcd_base_ctrl[2] ; Missing drive strength               ;
; lcd_base_ctrl[1] ; Missing drive strength               ;
; lcd_base_ctrl[0] ; Missing drive strength               ;
; lcd_cmd[2]       ; Missing drive strength               ;
; lcd_cmd[1]       ; Missing drive strength               ;
; lcd_cmd[0]       ; Missing drive strength               ;
; LEDG[8]          ; Missing drive strength and slew rate ;
; LEDG[7]          ; Missing drive strength and slew rate ;
; LEDG[6]          ; Missing drive strength and slew rate ;
; LEDG[5]          ; Missing drive strength and slew rate ;
; LEDG[4]          ; Missing drive strength and slew rate ;
; LEDG[3]          ; Missing drive strength and slew rate ;
; LEDG[2]          ; Missing drive strength and slew rate ;
; LEDG[1]          ; Missing drive strength and slew rate ;
; LEDG[0]          ; Missing drive strength and slew rate ;
; LEDR[17]         ; Missing drive strength and slew rate ;
; LEDR[16]         ; Missing drive strength and slew rate ;
; LEDR[15]         ; Missing drive strength and slew rate ;
; LEDR[14]         ; Missing drive strength and slew rate ;
; LEDR[13]         ; Missing drive strength and slew rate ;
; LEDR[12]         ; Missing drive strength and slew rate ;
; LEDR[11]         ; Missing drive strength and slew rate ;
; LEDR[10]         ; Missing drive strength and slew rate ;
; LEDR[9]          ; Missing drive strength and slew rate ;
; LEDR[8]          ; Missing drive strength and slew rate ;
; LEDR[7]          ; Missing drive strength and slew rate ;
; LEDR[6]          ; Missing drive strength and slew rate ;
; LEDR[5]          ; Missing drive strength and slew rate ;
; LEDR[4]          ; Missing drive strength and slew rate ;
; LEDR[3]          ; Missing drive strength and slew rate ;
; LEDR[2]          ; Missing drive strength and slew rate ;
; LEDR[1]          ; Missing drive strength and slew rate ;
; LEDR[0]          ; Missing drive strength and slew rate ;
; SDRAM_ADDR[12]   ; Missing drive strength               ;
; SDRAM_ADDR[11]   ; Missing drive strength               ;
; SDRAM_ADDR[10]   ; Missing drive strength               ;
; SDRAM_ADDR[9]    ; Missing drive strength               ;
; SDRAM_ADDR[8]    ; Missing drive strength               ;
; SDRAM_ADDR[7]    ; Missing drive strength               ;
; SDRAM_ADDR[6]    ; Missing drive strength               ;
; SDRAM_ADDR[5]    ; Missing drive strength               ;
; SDRAM_ADDR[4]    ; Missing drive strength               ;
; SDRAM_ADDR[3]    ; Missing drive strength               ;
; SDRAM_ADDR[2]    ; Missing drive strength               ;
; SDRAM_ADDR[1]    ; Missing drive strength               ;
; SDRAM_ADDR[0]    ; Missing drive strength               ;
; SDRAM_BA[1]      ; Missing drive strength               ;
; SDRAM_BA[0]      ; Missing drive strength               ;
; SDRAM_DQM[3]     ; Missing drive strength               ;
; SDRAM_DQM[2]     ; Missing drive strength               ;
; SDRAM_DQM[1]     ; Missing drive strength               ;
; SDRAM_DQM[0]     ; Missing drive strength               ;
; SRAM_ADDR[19]    ; Missing drive strength               ;
; SRAM_ADDR[18]    ; Missing drive strength               ;
; SRAM_ADDR[17]    ; Missing drive strength               ;
; SRAM_ADDR[16]    ; Missing drive strength               ;
; SRAM_ADDR[15]    ; Missing drive strength               ;
; SRAM_ADDR[14]    ; Missing drive strength               ;
; SRAM_ADDR[13]    ; Missing drive strength               ;
; SRAM_ADDR[12]    ; Missing drive strength               ;
; SRAM_ADDR[11]    ; Missing drive strength               ;
; SRAM_ADDR[10]    ; Missing drive strength               ;
; SRAM_ADDR[9]     ; Missing drive strength               ;
; SRAM_ADDR[8]     ; Missing drive strength               ;
; SRAM_ADDR[7]     ; Missing drive strength               ;
; SRAM_ADDR[6]     ; Missing drive strength               ;
; SRAM_ADDR[5]     ; Missing drive strength               ;
; SRAM_ADDR[4]     ; Missing drive strength               ;
; SRAM_ADDR[3]     ; Missing drive strength               ;
; SRAM_ADDR[2]     ; Missing drive strength               ;
; SRAM_ADDR[1]     ; Missing drive strength               ;
; SRAM_ADDR[0]     ; Missing drive strength               ;
; touch_ctrl[2]    ; Missing drive strength               ;
; touch_ctrl[1]    ; Missing drive strength               ;
; touch_ctrl[0]    ; Missing drive strength               ;
; SD_CMD           ; Missing drive strength               ;
; SD_DAT0          ; Missing drive strength               ;
; SD_DAT3          ; Missing drive strength               ;
; lcd_data[15]     ; Missing drive strength               ;
; lcd_data[14]     ; Missing drive strength               ;
; lcd_data[13]     ; Missing drive strength               ;
; lcd_data[12]     ; Missing drive strength               ;
; lcd_data[11]     ; Missing drive strength               ;
; lcd_data[10]     ; Missing drive strength               ;
; lcd_data[9]      ; Missing drive strength               ;
; lcd_data[8]      ; Missing drive strength               ;
; lcd_data[7]      ; Missing drive strength               ;
; lcd_data[6]      ; Missing drive strength               ;
; lcd_data[5]      ; Missing drive strength               ;
; lcd_data[4]      ; Missing drive strength               ;
; lcd_data[3]      ; Missing drive strength               ;
; lcd_data[2]      ; Missing drive strength               ;
; lcd_data[1]      ; Missing drive strength               ;
; lcd_data[0]      ; Missing drive strength               ;
; SDRAM_DQ[31]     ; Missing drive strength               ;
; SDRAM_DQ[30]     ; Missing drive strength               ;
; SDRAM_DQ[29]     ; Missing drive strength               ;
; SDRAM_DQ[28]     ; Missing drive strength               ;
; SDRAM_DQ[27]     ; Missing drive strength               ;
; SDRAM_DQ[26]     ; Missing drive strength               ;
; SDRAM_DQ[25]     ; Missing drive strength               ;
; SDRAM_DQ[24]     ; Missing drive strength               ;
; SDRAM_DQ[23]     ; Missing drive strength               ;
; SDRAM_DQ[22]     ; Missing drive strength               ;
; SDRAM_DQ[21]     ; Missing drive strength               ;
; SDRAM_DQ[20]     ; Missing drive strength               ;
; SDRAM_DQ[19]     ; Missing drive strength               ;
; SDRAM_DQ[18]     ; Missing drive strength               ;
; SDRAM_DQ[17]     ; Missing drive strength               ;
; SDRAM_DQ[16]     ; Missing drive strength               ;
; SDRAM_DQ[15]     ; Missing drive strength               ;
; SDRAM_DQ[14]     ; Missing drive strength               ;
; SDRAM_DQ[13]     ; Missing drive strength               ;
; SDRAM_DQ[12]     ; Missing drive strength               ;
; SDRAM_DQ[11]     ; Missing drive strength               ;
; SDRAM_DQ[10]     ; Missing drive strength               ;
; SDRAM_DQ[9]      ; Missing drive strength               ;
; SDRAM_DQ[8]      ; Missing drive strength               ;
; SDRAM_DQ[7]      ; Missing drive strength               ;
; SDRAM_DQ[6]      ; Missing drive strength               ;
; SDRAM_DQ[5]      ; Missing drive strength               ;
; SDRAM_DQ[4]      ; Missing drive strength               ;
; SDRAM_DQ[3]      ; Missing drive strength               ;
; SDRAM_DQ[2]      ; Missing drive strength               ;
; SDRAM_DQ[1]      ; Missing drive strength               ;
; SDRAM_DQ[0]      ; Missing drive strength               ;
; SRAM_DQ[15]      ; Missing drive strength               ;
; SRAM_DQ[14]      ; Missing drive strength               ;
; SRAM_DQ[13]      ; Missing drive strength               ;
; SRAM_DQ[12]      ; Missing drive strength               ;
; SRAM_DQ[11]      ; Missing drive strength               ;
; SRAM_DQ[10]      ; Missing drive strength               ;
; SRAM_DQ[9]       ; Missing drive strength               ;
; SRAM_DQ[8]       ; Missing drive strength               ;
; SRAM_DQ[7]       ; Missing drive strength               ;
; SRAM_DQ[6]       ; Missing drive strength               ;
; SRAM_DQ[5]       ; Missing drive strength               ;
; SRAM_DQ[4]       ; Missing drive strength               ;
; SRAM_DQ[3]       ; Missing drive strength               ;
; SRAM_DQ[2]       ; Missing drive strength               ;
; SRAM_DQ[1]       ; Missing drive strength               ;
; SRAM_DQ[0]       ; Missing drive strength               ;
+------------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                      ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                         ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[0]                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[0]                                                                  ; PORTADATAOUT     ;                       ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[1]                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[1]                                                                  ; PORTADATAOUT     ;                       ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[2]                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[2]                                                                  ; PORTADATAOUT     ;                       ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[3]                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[3]                                                                  ; PORTADATAOUT     ;                       ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[4]                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[4]                                                                  ; PORTADATAOUT     ;                       ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[5]                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[5]                                                                  ; PORTADATAOUT     ;                       ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[6]                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[6]                                                                  ; PORTADATAOUT     ;                       ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[7]                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[7]                                                                  ; PORTADATAOUT     ;                       ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[8]                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[8]                                                                  ; PORTADATAOUT     ;                       ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[9]                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[9]                                                                  ; PORTADATAOUT     ;                       ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[10]                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[10]                                                                 ; PORTADATAOUT     ;                       ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[11]                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[11]                                                                 ; PORTADATAOUT     ;                       ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[12]                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[12]                                                                 ; PORTADATAOUT     ;                       ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[13]                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[13]                                                                 ; PORTADATAOUT     ;                       ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[14]                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[14]                                                                 ; PORTADATAOUT     ;                       ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[15]                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[15]                                                                 ; PORTADATAOUT     ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_bht_module:ED2platform_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_bht_module:ED2platform_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|alt_jtag_atlantic:ED2platform_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|alt_jtag_atlantic:ED2platform_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|alt_jtag_atlantic:ED2platform_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|alt_jtag_atlantic:ED2platform_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|alt_jtag_atlantic:ED2platform_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|alt_jtag_atlantic:ED2platform_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|alt_jtag_atlantic:ED2platform_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|alt_jtag_atlantic:ED2platform_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_addr[0]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_addr[1]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_addr[2]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_addr[3]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_addr[4]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_addr[6]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_addr[7]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_addr[8]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_addr[9]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_addr[10]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_addr[11]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_addr[12]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[12]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_bank[0]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_bank[1]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_WE_N~output                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_CAS_N~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_RAS_N~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_CS_N~output                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[16]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[16]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[16]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[16]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[17]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[17]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[17]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[17]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[18]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[18]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[18]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[18]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[19]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[19]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[19]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[19]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[20]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[20]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[20]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[20]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[21]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[21]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[21]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[21]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[22]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[22]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[22]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[22]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[23]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[23]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[23]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[23]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[24]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[24]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[24]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[24]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[25]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[25]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[25]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[25]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[26]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[26]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[26]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[26]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[27]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[27]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[27]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[27]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[28]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[28]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[28]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[28]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[29]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[29]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[29]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[29]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[30]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[30]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[30]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[30]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[31]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|m_data[31]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_data[31]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[31]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_dqm[0]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQM[0]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_dqm[1]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQM[1]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_dqm[2]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQM[2]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|m_dqm[3]                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQM[3]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[31]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[30]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[29]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[28]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[27]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[26]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[25]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[24]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[23]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[22]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[21]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[20]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[19]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[18]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[17]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[16]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[16]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[16]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[17]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[17]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[18]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[18]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[19]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[19]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[20]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[20]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[21]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[21]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[22]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[22]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[23]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[23]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[24]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[24]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[25]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[25]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[26]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[26]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[27]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[27]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[28]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[28]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[29]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[29]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[30]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[30]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; ED2platform:inst|ED2platform_sdram:sdram|za_data[31]                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[31]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                            ;
+-----------------------------+-------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity    ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+-------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; ED2platform_sdram ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[16]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[17]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[18]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[19]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[20]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[21]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[22]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[23]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[24]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[25]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[26]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[27]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[28]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[29]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[30]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[31]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; ED2platform_sdram ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+-------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10322 ) ; 0.00 % ( 0 / 10322 )       ; 0.00 % ( 0 / 10322 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10322 ) ; 0.00 % ( 0 / 10322 )       ; 0.00 % ( 0 / 10322 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 10082 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 227 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/altera_ED2_115/test2/DE2_115.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 6,327 / 114,480 ( 6 % )     ;
;     -- Combinational with no register       ; 2269                        ;
;     -- Register only                        ; 1026                        ;
;     -- Combinational with a register        ; 3032                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 3022                        ;
;     -- 3 input functions                    ; 1450                        ;
;     -- <=2 input functions                  ; 829                         ;
;     -- Register only                        ; 1026                        ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 5011                        ;
;     -- arithmetic mode                      ; 290                         ;
;                                             ;                             ;
; Total registers*                            ; 4,177 / 117,053 ( 4 % )     ;
;     -- Dedicated logic registers            ; 4,058 / 114,480 ( 4 % )     ;
;     -- I/O registers                        ; 119 / 2,573 ( 5 % )         ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 525 / 7,155 ( 7 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 236 / 529 ( 45 % )          ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )              ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )              ;
;                                             ;                             ;
; Global signals                              ; 4                           ;
; M9Ks                                        ; 16 / 432 ( 4 % )            ;
; Total block memory bits                     ; 69,568 / 3,981,312 ( 2 % )  ;
; Total block memory implementation bits      ; 147,456 / 3,981,312 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 532 ( 1 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )              ;
; Global clocks                               ; 4 / 20 ( 20 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 3.3% / 3.3% / 3.4%          ;
; Peak interconnect usage (total/H/V)         ; 33.6% / 31.2% / 37.0%       ;
; Maximum fan-out                             ; 4040                        ;
; Highest non-global fan-out                  ; 898                         ;
; Total fan-out                               ; 35081                       ;
; Average fan-out                             ; 3.24                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                    ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                    ; Low                            ;
;                                              ;                       ;                        ;                                ;
; Total logic elements                         ; 6168 / 114480 ( 5 % ) ; 159 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 2193                  ; 76                     ; 0                              ;
;     -- Register only                         ; 1011                  ; 15                     ; 0                              ;
;     -- Combinational with a register         ; 2964                  ; 68                     ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                        ;                                ;
;     -- 4 input functions                     ; 2957                  ; 65                     ; 0                              ;
;     -- 3 input functions                     ; 1417                  ; 33                     ; 0                              ;
;     -- <=2 input functions                   ; 783                   ; 46                     ; 0                              ;
;     -- Register only                         ; 1011                  ; 15                     ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Logic elements by mode                       ;                       ;                        ;                                ;
;     -- normal mode                           ; 4875                  ; 136                    ; 0                              ;
;     -- arithmetic mode                       ; 282                   ; 8                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Total registers                              ; 4094                  ; 83                     ; 0                              ;
;     -- Dedicated logic registers             ; 3975 / 114480 ( 3 % ) ; 83 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 238                   ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Total LABs:  partially or completely used    ; 510 / 7155 ( 7 % )    ; 16 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                       ;                        ;                                ;
; Virtual pins                                 ; 0                     ; 0                      ; 0                              ;
; I/O pins                                     ; 236                   ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 6 / 532 ( 1 % )       ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 69568                 ; 0                      ; 0                              ;
; Total RAM block bits                         ; 147456                ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 16 / 432 ( 3 % )      ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 3 / 24 ( 12 % )       ; 0 / 24 ( 0 % )         ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 55 / 516 ( 10 % )     ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 516 ( 6 % )      ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                       ;                        ;                                ;
; Connections                                  ;                       ;                        ;                                ;
;     -- Input Connections                     ; 4377                  ; 121                    ; 1                              ;
;     -- Registered Input Connections          ; 4144                  ; 92                     ; 0                              ;
;     -- Output Connections                    ; 284                   ; 173                    ; 4042                           ;
;     -- Registered Output Connections         ; 4                     ; 172                    ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Internal Connections                         ;                       ;                        ;                                ;
;     -- Total Connections                     ; 34661                 ; 914                    ; 4051                           ;
;     -- Registered Connections                ; 17710                 ; 643                    ; 0                              ;
;                                              ;                       ;                        ;                                ;
; External Connections                         ;                       ;                        ;                                ;
;     -- Top                                   ; 326                   ; 292                    ; 4043                           ;
;     -- sld_hub:auto_hub                      ; 292                   ; 2                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 4043                  ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Partition Interface                          ;                       ;                        ;                                ;
;     -- Input Ports                           ; 77                    ; 61                     ; 1                              ;
;     -- Output Ports                          ; 150                   ; 79                     ; 3                              ;
;     -- Bidir Ports                           ; 67                    ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Registered Ports                             ;                       ;                        ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 39                     ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Port Connectivity                            ;                       ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 2                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 29                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 46                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 51                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 59                     ; 0                              ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                      ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_50       ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[0]         ; M23   ; 6        ; 115          ; 40           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[1]         ; M21   ; 6        ; 115          ; 53           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[2]         ; N21   ; 6        ; 115          ; 42           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[3]         ; R24   ; 5        ; 115          ; 35           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[0]          ; AB28  ; 5        ; 115          ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[10]         ; AC24  ; 5        ; 115          ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[11]         ; AB24  ; 5        ; 115          ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[12]         ; AB23  ; 5        ; 115          ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[13]         ; AA24  ; 5        ; 115          ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[14]         ; AA23  ; 5        ; 115          ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[15]         ; AA22  ; 5        ; 115          ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[16]         ; Y24   ; 5        ; 115          ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[17]         ; Y23   ; 5        ; 115          ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[1]          ; AC28  ; 5        ; 115          ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[2]          ; AC27  ; 5        ; 115          ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[3]          ; AD27  ; 5        ; 115          ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[4]          ; AB27  ; 5        ; 115          ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[5]          ; AC26  ; 5        ; 115          ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[6]          ; AD26  ; 5        ; 115          ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[7]          ; AB26  ; 5        ; 115          ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[8]          ; AC25  ; 5        ; 115          ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[9]          ; AB25  ; 5        ; 115          ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; touch_msg[0]   ; AG22  ; 4        ; 79           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; touch_msg[1]   ; AD25  ; 4        ; 100          ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; touch_pen_intr ; AH22  ; 4        ; 79           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0]          ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]          ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]          ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]          ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]          ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]          ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]          ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]          ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]          ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]          ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]          ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]          ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]          ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]          ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]          ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]          ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]          ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]          ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]          ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]          ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]          ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]          ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]          ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]          ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]          ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]          ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]          ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]          ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]          ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]          ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]          ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]          ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]          ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]          ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]          ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]          ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]          ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]          ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]          ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]          ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]          ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]          ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]          ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]          ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]          ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]          ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]          ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]          ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]          ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]          ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]          ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]          ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]          ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]          ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]          ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]          ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]          ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]          ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]          ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]          ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]          ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]          ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]          ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]          ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]          ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]          ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]         ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]         ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]         ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]         ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]         ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]         ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]         ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]         ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]          ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]          ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]          ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]          ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]          ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]          ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]          ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]          ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]          ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[0]    ; R6    ; 2        ; 0            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[10]   ; R5    ; 2        ; 0            ; 32           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[11]   ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[12]   ; Y7    ; 2        ; 0            ; 11           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[1]    ; V8    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[2]    ; U8    ; 2        ; 0            ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[3]    ; P1    ; 1        ; 0            ; 42           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[4]    ; V5    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[5]    ; W8    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[6]    ; W7    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[7]    ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[8]    ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[9]    ; Y6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[0]      ; U7    ; 2        ; 0            ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[1]      ; R4    ; 2        ; 0            ; 33           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CAS_N      ; V7    ; 2        ; 0            ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CKE        ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CLK        ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CS_N       ; T4    ; 2        ; 0            ; 33           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQM[0]     ; U2    ; 2        ; 0            ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQM[1]     ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQM[2]     ; K8    ; 1        ; 0            ; 48           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQM[3]     ; N8    ; 1        ; 0            ; 42           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_RAS_N      ; U6    ; 2        ; 0            ; 25           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_WE_N       ; V6    ; 2        ; 0            ; 16           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_CLK           ; AE13  ; 3        ; 42           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[0]     ; AB7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[10]    ; AF2   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[11]    ; AD3   ; 2        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[12]    ; AB4   ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[13]    ; AC3   ; 2        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[14]    ; AA4   ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[15]    ; AB11  ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[16]    ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[17]    ; AB9   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[18]    ; AB8   ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[19]    ; T8    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[1]     ; AD7   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[2]     ; AE7   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[3]     ; AC7   ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[4]     ; AB6   ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[5]     ; AE6   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[6]     ; AB5   ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[7]     ; AC5   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[8]     ; AF5   ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[9]     ; T7    ; 2        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_CE_N        ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_LB_N        ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_OE_N        ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_UB_N        ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_WE_N        ; AE8   ; 3        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_base_ctrl[0] ; AB22  ; 4        ; 107          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_base_ctrl[1] ; AC21  ; 4        ; 102          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_base_ctrl[2] ; AH25  ; 4        ; 91           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_cmd[0]       ; AB21  ; 4        ; 109          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_cmd[1]       ; AC15  ; 4        ; 60           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_cmd[2]       ; Y17   ; 4        ; 96           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; touch_ctrl[0]    ; AE20  ; 4        ; 85           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; touch_ctrl[1]    ; AD22  ; 4        ; 111          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; touch_ctrl[2]    ; AE25  ; 4        ; 89           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                                     ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDRAM_DQ[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_31                                                                                                                                               ;
; SDRAM_DQ[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_21                                                                                                                                               ;
; SDRAM_DQ[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_20                                                                                                                                               ;
; SDRAM_DQ[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_19                                                                                                                                               ;
; SDRAM_DQ[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_18                                                                                                                                               ;
; SDRAM_DQ[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_17                                                                                                                                               ;
; SDRAM_DQ[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_16                                                                                                                                               ;
; SDRAM_DQ[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_15                                                                                                                                               ;
; SDRAM_DQ[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_14                                                                                                                                               ;
; SDRAM_DQ[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_13                                                                                                                                               ;
; SDRAM_DQ[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_12                                                                                                                                               ;
; SDRAM_DQ[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_30                                                                                                                                               ;
; SDRAM_DQ[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_11                                                                                                                                               ;
; SDRAM_DQ[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_10                                                                                                                                               ;
; SDRAM_DQ[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_9                                                                                                                                                ;
; SDRAM_DQ[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_8                                                                                                                                                ;
; SDRAM_DQ[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_7                                                                                                                                                ;
; SDRAM_DQ[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_6                                                                                                                                                ;
; SDRAM_DQ[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_5                                                                                                                                                ;
; SDRAM_DQ[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_4                                                                                                                                                ;
; SDRAM_DQ[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_3                                                                                                                                                ;
; SDRAM_DQ[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_2                                                                                                                                                ;
; SDRAM_DQ[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_29                                                                                                                                               ;
; SDRAM_DQ[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_1                                                                                                                                                ;
; SDRAM_DQ[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe                                                                                                                                                             ;
; SDRAM_DQ[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_28                                                                                                                                               ;
; SDRAM_DQ[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_27                                                                                                                                               ;
; SDRAM_DQ[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_26                                                                                                                                               ;
; SDRAM_DQ[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_25                                                                                                                                               ;
; SDRAM_DQ[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_24                                                                                                                                               ;
; SDRAM_DQ[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_23                                                                                                                                               ;
; SDRAM_DQ[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_22                                                                                                                                               ;
; SD_CMD       ; AD14  ; 3        ; 56           ; 0            ; 14           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_drive_CMD_line (inverted) ;
; SD_DAT0      ; AE14  ; 3        ; 49           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|o_dat_direction~0 (inverted)       ;
; SD_DAT3      ; AC14  ; 3        ; 56           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                       ;
; SRAM_DQ[0]   ; AH3   ; 3        ; 5            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sram:sram|is_write (inverted)                                                                                                                                              ;
; SRAM_DQ[10]  ; AE2   ; 2        ; 0            ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sram:sram|is_write (inverted)                                                                                                                                              ;
; SRAM_DQ[11]  ; AE1   ; 2        ; 0            ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sram:sram|is_write (inverted)                                                                                                                                              ;
; SRAM_DQ[12]  ; AE3   ; 2        ; 0            ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sram:sram|is_write (inverted)                                                                                                                                              ;
; SRAM_DQ[13]  ; AE4   ; 3        ; 3            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sram:sram|is_write (inverted)                                                                                                                                              ;
; SRAM_DQ[14]  ; AF3   ; 3        ; 7            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sram:sram|is_write (inverted)                                                                                                                                              ;
; SRAM_DQ[15]  ; AG3   ; 3        ; 3            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sram:sram|is_write (inverted)                                                                                                                                              ;
; SRAM_DQ[1]   ; AF4   ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sram:sram|is_write (inverted)                                                                                                                                              ;
; SRAM_DQ[2]   ; AG4   ; 3        ; 9            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sram:sram|is_write (inverted)                                                                                                                                              ;
; SRAM_DQ[3]   ; AH4   ; 3        ; 9            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sram:sram|is_write (inverted)                                                                                                                                              ;
; SRAM_DQ[4]   ; AF6   ; 3        ; 7            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sram:sram|is_write (inverted)                                                                                                                                              ;
; SRAM_DQ[5]   ; AG6   ; 3        ; 11           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sram:sram|is_write (inverted)                                                                                                                                              ;
; SRAM_DQ[6]   ; AH6   ; 3        ; 11           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sram:sram|is_write (inverted)                                                                                                                                              ;
; SRAM_DQ[7]   ; AF7   ; 3        ; 20           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sram:sram|is_write (inverted)                                                                                                                                              ;
; SRAM_DQ[8]   ; AD1   ; 2        ; 0            ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sram:sram|is_write (inverted)                                                                                                                                              ;
; SRAM_DQ[9]   ; AD2   ; 2        ; 0            ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_sram:sram|is_write (inverted)                                                                                                                                              ;
; lcd_data[0]  ; Y16   ; 4        ; 96           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[0] (inverted)                                                                                                                             ;
; lcd_data[10] ; AE21  ; 4        ; 85           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[10] (inverted)                                                                                                                            ;
; lcd_data[11] ; AE22  ; 4        ; 96           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[11] (inverted)                                                                                                                            ;
; lcd_data[12] ; AC22  ; 4        ; 109          ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[12] (inverted)                                                                                                                            ;
; lcd_data[13] ; AF22  ; 4        ; 96           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[13] (inverted)                                                                                                                            ;
; lcd_data[14] ; AF21  ; 4        ; 87           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[14] (inverted)                                                                                                                            ;
; lcd_data[15] ; AG25  ; 4        ; 91           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[15] (inverted)                                                                                                                            ;
; lcd_data[1]  ; AD15  ; 4        ; 60           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[1] (inverted)                                                                                                                             ;
; lcd_data[2]  ; AE16  ; 4        ; 65           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[2] (inverted)                                                                                                                             ;
; lcd_data[3]  ; AC19  ; 4        ; 94           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[3] (inverted)                                                                                                                             ;
; lcd_data[4]  ; AE15  ; 4        ; 60           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[4] (inverted)                                                                                                                             ;
; lcd_data[5]  ; AD19  ; 4        ; 94           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[5] (inverted)                                                                                                                             ;
; lcd_data[6]  ; AF16  ; 4        ; 65           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[6] (inverted)                                                                                                                             ;
; lcd_data[7]  ; AF24  ; 4        ; 83           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[7] (inverted)                                                                                                                             ;
; lcd_data[8]  ; AF15  ; 4        ; 60           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[8] (inverted)                                                                                                                             ;
; lcd_data[9]  ; AF25  ; 4        ; 83           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[9] (inverted)                                                                                                                             ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 56 ( 27 % ) ; 3.3V          ; --           ;
; 2        ; 62 / 63 ( 98 % ) ; 3.3V          ; --           ;
; 3        ; 31 / 73 ( 42 % ) ; 3.3V          ; --           ;
; 4        ; 60 / 71 ( 85 % ) ; 3.3V          ; --           ;
; 5        ; 34 / 65 ( 52 % ) ; 3.3V          ; --           ;
; 6        ; 9 / 58 ( 16 % )  ; 3.3V          ; --           ;
; 7        ; 30 / 72 ( 42 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; SDRAM_DQ[11]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; SRAM_ADDR[14]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; SDRAM_ADDR[11]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; SDRAM_CKE                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; SDRAM_ADDR[7]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; SDRAM_DQ[10]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; SDRAM_DQ[12]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; SDRAM_DQ[14]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; SRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; SRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; SRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; SRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; SRAM_ADDR[18]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; SRAM_ADDR[17]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; SRAM_ADDR[15]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; lcd_cmd[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 265        ; 4        ; lcd_base_ctrl[0]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; SDRAM_DQ[13]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; SDRAM_DQ[15]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; SRAM_ADDR[13]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; SRAM_UB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; SRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; SRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; SRAM_ADDR[16]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; SD_DAT3                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 203        ; 4        ; lcd_cmd[1]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; lcd_data[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; lcd_base_ctrl[1]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; lcd_data[12]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; SRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; SRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; SRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; SRAM_LB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; SRAM_OE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; SRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; SD_CMD                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 204        ; 4        ; lcd_data[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; lcd_data[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; touch_ctrl[1]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; touch_msg[1]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; SRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; SRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; SRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; SRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; SDRAM_CLK                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; SRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; SRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; SRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; SD_CLK                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 183        ; 3        ; SD_DAT0                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 205        ; 4        ; lcd_data[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 209        ; 4        ; lcd_data[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; touch_ctrl[0]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 238        ; 4        ; lcd_data[10]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 251        ; 4        ; lcd_data[11]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; touch_ctrl[2]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; SRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; SRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; SRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; SRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; SRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; SRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; SRAM_CE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; lcd_data[8]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; lcd_data[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; lcd_data[14]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 252        ; 4        ; lcd_data[13]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; lcd_data[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ; 234        ; 4        ; lcd_data[9]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; SRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; SRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; SRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; touch_msg[0]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; lcd_data[15]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; SRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; SRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; SRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; touch_pen_intr                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; lcd_base_ctrl[2]                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; SDRAM_DQM[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; SDRAM_DQ[23]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; SDRAM_DQ[17]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; SDRAM_DQ[21]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; SDRAM_DQ[22]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; SDRAM_DQ[16]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; SDRAM_DQ[19]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; SDRAM_DQ[20]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; SDRAM_DQM[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; SDRAM_ADDR[3]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; SDRAM_DQ[18]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; SDRAM_DQ[26]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; SDRAM_DQ[27]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; SDRAM_DQ[28]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; SDRAM_BA[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; SDRAM_ADDR[10]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; SDRAM_ADDR[0]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; SDRAM_DQ[25]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; SDRAM_DQ[29]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; SDRAM_CS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; SRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; SRAM_ADDR[19]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; SDRAM_DQ[31]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; SDRAM_DQM[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; SDRAM_DQ[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; SDRAM_DQ[30]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; SDRAM_DQ[24]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; SDRAM_RAS_N                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; SDRAM_BA[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; SDRAM_ADDR[2]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; SDRAM_DQ[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; SDRAM_DQ[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; SDRAM_DQ[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; SDRAM_DQ[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; SDRAM_ADDR[4]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; SDRAM_WE_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; SDRAM_CAS_N                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; SDRAM_ADDR[1]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; SDRAM_DQ[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; SDRAM_DQ[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; SDRAM_DQ[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; SDRAM_DQM[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; SDRAM_ADDR[6]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; SDRAM_ADDR[5]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; SDRAM_DQ[8]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; SDRAM_DQ[9]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; SDRAM_ADDR[8]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; SDRAM_ADDR[9]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; SDRAM_ADDR[12]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; lcd_data[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; lcd_cmd[2]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                       ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; ED2platform:inst|ED2platform_sys_sdram_pll:sys_sdram_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; inst|sys_sdram_pll|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1                                                                           ;
; PLL mode                      ; Normal                                                                                                                                            ;
; Compensate clock              ; clock0                                                                                                                                            ;
; Compensated input/output pins ; --                                                                                                                                                ;
; Switchover type               ; --                                                                                                                                                ;
; Input frequency 0             ; 50.0 MHz                                                                                                                                          ;
; Input frequency 1             ; --                                                                                                                                                ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                                                          ;
; Nominal VCO frequency         ; 500.0 MHz                                                                                                                                         ;
; VCO post scale K counter      ; 2                                                                                                                                                 ;
; VCO frequency control         ; Auto                                                                                                                                              ;
; VCO phase shift step          ; 250 ps                                                                                                                                            ;
; VCO multiply                  ; --                                                                                                                                                ;
; VCO divide                    ; --                                                                                                                                                ;
; Freq min lock                 ; 30.0 MHz                                                                                                                                          ;
; Freq max lock                 ; 65.02 MHz                                                                                                                                         ;
; M VCO Tap                     ; 4                                                                                                                                                 ;
; M Initial                     ; 2                                                                                                                                                 ;
; M value                       ; 10                                                                                                                                                ;
; N value                       ; 1                                                                                                                                                 ;
; Charge pump current           ; setting 1                                                                                                                                         ;
; Loop filter resistance        ; setting 27                                                                                                                                        ;
; Loop filter capacitance       ; setting 0                                                                                                                                         ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                                                                              ;
; Bandwidth type                ; Medium                                                                                                                                            ;
; Real time reconfigurable      ; Off                                                                                                                                               ;
; Scan chain MIF file           ; --                                                                                                                                                ;
; Preserve PLL counter order    ; Off                                                                                                                                               ;
; PLL location                  ; PLL_1                                                                                                                                             ;
; Inclk0 signal                 ; CLOCK_50                                                                                                                                          ;
; Inclk1 signal                 ; --                                                                                                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                                     ;
; Inclk1 signal type            ; --                                                                                                                                                ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------------------------+
; Name                                                                                                                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------------------------+
; ED2platform:inst|ED2platform_sys_sdram_pll:sys_sdram_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 2       ; 4       ; inst|sys_sdram_pll|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0] ;
; ED2platform:inst|ED2platform_sys_sdram_pll:sys_sdram_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; inst|sys_sdram_pll|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1] ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                              ; Library Name ;
+---------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE2_115                                                                                                      ; 6327 (1)    ; 4058 (0)                  ; 119 (119)     ; 69568       ; 16   ; 6            ; 0       ; 3         ; 236  ; 0            ; 2269 (1)     ; 1026 (0)          ; 3032 (0)         ; |DE2_115                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |ED2platform:inst|                                                                                         ; 6167 (0)    ; 3975 (0)                  ; 0 (0)         ; 69568       ; 16   ; 6            ; 0       ; 3         ; 0    ; 0            ; 2192 (0)     ; 1011 (0)          ; 2964 (0)         ; |DE2_115|ED2platform:inst                                                                                                                                                                                                                                                                                                                                        ; ED2platform  ;
;       |Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|                               ; 1359 (304)  ; 877 (136)                 ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 450 (138)    ; 206 (32)          ; 703 (269)        ; |DE2_115|ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0                                                                                                                                                                                                                                                                ; ed2platform  ;
;          |Altera_UP_SD_Card_Interface:SD_Card_Port|                                                           ; 1062 (391)  ; 741 (369)                 ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 312 (25)     ; 174 (42)          ; 576 (208)        ; |DE2_115|ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port                                                                                                                                                                                                                       ; ed2platform  ;
;             |Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|                                    ; 226 (219)   ; 72 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (146)    ; 5 (0)             ; 75 (73)          ; |DE2_115|ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator                                                                                                                                                          ; ed2platform  ;
;                |Altera_UP_SD_CRC7_Generator:CRC7_Gen|                                                         ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; |DE2_115|ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|Altera_UP_SD_CRC7_Generator:CRC7_Gen                                                                                                                     ; ed2platform  ;
;             |Altera_UP_SD_Card_Buffer:data_line|                                                              ; 135 (115)   ; 80 (64)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (50)      ; 0 (0)             ; 81 (65)          ; |DE2_115|ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line                                                                                                                                                                                    ; ed2platform  ;
;                |Altera_UP_SD_CRC16_Generator:crc16_checker|                                                   ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |DE2_115|ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_CRC16_Generator:crc16_checker                                                                                                                                         ; ed2platform  ;
;                |Altera_UP_SD_Card_Memory_Block:packet_memory|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory                                                                                                                                       ; ed2platform  ;
;                   |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component                                                                                                       ; work         ;
;                      |altsyncram_pr92:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated                                                                        ; work         ;
;             |Altera_UP_SD_Card_Clock:clock_generator|                                                         ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |DE2_115|ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator                                                                                                                                                                               ; ed2platform  ;
;             |Altera_UP_SD_Card_Control_FSM:control_FSM|                                                       ; 86 (86)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 55 (55)          ; |DE2_115|ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM                                                                                                                                                                             ; ed2platform  ;
;             |Altera_UP_SD_Card_Response_Receiver:response_receiver|                                           ; 324 (317)   ; 159 (152)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 127 (125)         ; 150 (148)        ; |DE2_115|ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver                                                                                                                                                                 ; ed2platform  ;
;                |Altera_UP_SD_CRC7_Generator:crc_checker|                                                      ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 5 (5)            ; |DE2_115|ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Altera_UP_SD_CRC7_Generator:crc_checker                                                                                                                         ; ed2platform  ;
;             |Altera_UP_SD_Signal_Trigger:SD_clock_pulse_trigger|                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115|ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Signal_Trigger:SD_clock_pulse_trigger                                                                                                                                                                    ; ed2platform  ;
;       |ED2platform_cpu:cpu|                                                                                   ; 2747 (0)    ; 1688 (0)                  ; 0 (0)         ; 64448       ; 13   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1059 (0)     ; 347 (0)           ; 1341 (0)         ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu                                                                                                                                                                                                                                                                                                                    ; ED2platform  ;
;          |ED2platform_cpu_cpu:cpu|                                                                            ; 2747 (2353) ; 1688 (1415)               ; 0 (0)         ; 64448       ; 13   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1059 (939)   ; 347 (302)         ; 1341 (1112)      ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu                                                                                                                                                                                                                                                                                            ; ED2platform  ;
;             |ED2platform_cpu_cpu_bht_module:ED2platform_cpu_cpu_bht|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_bht_module:ED2platform_cpu_cpu_bht                                                                                                                                                                                                                                     ; ED2platform  ;
;                |altsyncram:the_altsyncram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_bht_module:ED2platform_cpu_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                           ; work         ;
;                   |altsyncram_97d1:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_bht_module:ED2platform_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated                                                                                                                                                                            ; work         ;
;             |ED2platform_cpu_cpu_dc_data_module:ED2platform_cpu_cpu_dc_data|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_data_module:ED2platform_cpu_cpu_dc_data                                                                                                                                                                                                                             ; ED2platform  ;
;                |altsyncram:the_altsyncram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_data_module:ED2platform_cpu_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                   ; work         ;
;                   |altsyncram_kdf1:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_data_module:ED2platform_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated                                                                                                                                                                    ; work         ;
;             |ED2platform_cpu_cpu_dc_tag_module:ED2platform_cpu_cpu_dc_tag|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_tag_module:ED2platform_cpu_cpu_dc_tag                                                                                                                                                                                                                               ; ED2platform  ;
;                |altsyncram:the_altsyncram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_tag_module:ED2platform_cpu_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                     ; work         ;
;                   |altsyncram_5jc1:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_tag_module:ED2platform_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_5jc1:auto_generated                                                                                                                                                                      ; work         ;
;             |ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim                                                                                                                                                                                                                         ; ED2platform  ;
;                |altsyncram:the_altsyncram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                               ; work         ;
;                   |altsyncram_r3d1:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated                                                                                                                                                                ; work         ;
;             |ED2platform_cpu_cpu_ic_data_module:ED2platform_cpu_cpu_ic_data|                                  ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_ic_data_module:ED2platform_cpu_cpu_ic_data                                                                                                                                                                                                                             ; ED2platform  ;
;                |altsyncram:the_altsyncram|                                                                    ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_ic_data_module:ED2platform_cpu_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                   ; work         ;
;                   |altsyncram_cjd1:auto_generated|                                                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_ic_data_module:ED2platform_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                    ; work         ;
;             |ED2platform_cpu_cpu_ic_tag_module:ED2platform_cpu_cpu_ic_tag|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_ic_tag_module:ED2platform_cpu_cpu_ic_tag                                                                                                                                                                                                                               ; ED2platform  ;
;                |altsyncram:the_altsyncram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_ic_tag_module:ED2platform_cpu_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                     ; work         ;
;                   |altsyncram_bad1:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_ic_tag_module:ED2platform_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bad1:auto_generated                                                                                                                                                                      ; work         ;
;             |ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell                                                                                                                                                                                                                            ; ED2platform  ;
;                |altera_mult_add:the_altmult_add_p1|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                         ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated                                                                                                                                                     ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                            ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                   ; work         ;
;                            |lpm_mult:Mult0|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                    ; work         ;
;                               |mult_jp01:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                           ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                         ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated                                                                                                                                                     ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                            ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                   ; work         ;
;                            |lpm_mult:Mult0|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                    ; work         ;
;                               |mult_j011:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                           ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                         ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated                                                                                                                                                     ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                            ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                   ; work         ;
;                            |lpm_mult:Mult0|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                    ; work         ;
;                               |mult_j011:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                           ; work         ;
;             |ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|                                 ; 392 (87)    ; 272 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (8)      ; 45 (0)            ; 227 (79)         ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci                                                                                                                                                                                                                            ; ED2platform  ;
;                |ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|          ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 42 (0)            ; 54 (0)           ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper                                                                                                                                        ; ED2platform  ;
;                   |ED2platform_cpu_cpu_debug_slave_sysclk:the_ED2platform_cpu_cpu_debug_slave_sysclk|         ; 51 (47)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 34 (32)           ; 15 (13)          ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|ED2platform_cpu_cpu_debug_slave_sysclk:the_ED2platform_cpu_cpu_debug_slave_sysclk                                                      ; ED2platform  ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|ED2platform_cpu_cpu_debug_slave_sysclk:the_ED2platform_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|ED2platform_cpu_cpu_debug_slave_sysclk:the_ED2platform_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;                   |ED2platform_cpu_cpu_debug_slave_tck:the_ED2platform_cpu_cpu_debug_slave_tck|               ; 91 (87)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 8 (4)             ; 45 (45)          ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|ED2platform_cpu_cpu_debug_slave_tck:the_ED2platform_cpu_cpu_debug_slave_tck                                                            ; ED2platform  ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|ED2platform_cpu_cpu_debug_slave_tck:the_ED2platform_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|ED2platform_cpu_cpu_debug_slave_tck:the_ED2platform_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;                   |sld_virtual_jtag_basic:ED2platform_cpu_cpu_debug_slave_phy|                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:ED2platform_cpu_cpu_debug_slave_phy                                                                             ; work         ;
;                |ED2platform_cpu_cpu_nios2_avalon_reg:the_ED2platform_cpu_cpu_nios2_avalon_reg|                ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_nios2_avalon_reg:the_ED2platform_cpu_cpu_nios2_avalon_reg                                                                                                                                              ; ED2platform  ;
;                |ED2platform_cpu_cpu_nios2_oci_break:the_ED2platform_cpu_cpu_nios2_oci_break|                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_nios2_oci_break:the_ED2platform_cpu_cpu_nios2_oci_break                                                                                                                                                ; ED2platform  ;
;                |ED2platform_cpu_cpu_nios2_oci_debug:the_ED2platform_cpu_cpu_nios2_oci_debug|                  ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 8 (8)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_nios2_oci_debug:the_ED2platform_cpu_cpu_nios2_oci_debug                                                                                                                                                ; ED2platform  ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_nios2_oci_debug:the_ED2platform_cpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                            ; work         ;
;                |ED2platform_cpu_cpu_nios2_ocimem:the_ED2platform_cpu_cpu_nios2_ocimem|                        ; 115 (115)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 1 (1)             ; 50 (50)          ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_nios2_ocimem:the_ED2platform_cpu_cpu_nios2_ocimem                                                                                                                                                      ; ED2platform  ;
;                   |ED2platform_cpu_cpu_ociram_sp_ram_module:ED2platform_cpu_cpu_ociram_sp_ram|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_nios2_ocimem:the_ED2platform_cpu_cpu_nios2_ocimem|ED2platform_cpu_cpu_ociram_sp_ram_module:ED2platform_cpu_cpu_ociram_sp_ram                                                                           ; ED2platform  ;
;                      |altsyncram:the_altsyncram|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_nios2_ocimem:the_ED2platform_cpu_cpu_nios2_ocimem|ED2platform_cpu_cpu_ociram_sp_ram_module:ED2platform_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; work         ;
;                         |altsyncram_4a31:auto_generated|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_nios2_ocimem:the_ED2platform_cpu_cpu_nios2_ocimem|ED2platform_cpu_cpu_ociram_sp_ram_module:ED2platform_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated                  ; work         ;
;             |ED2platform_cpu_cpu_register_bank_a_module:ED2platform_cpu_cpu_register_bank_a|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_register_bank_a_module:ED2platform_cpu_cpu_register_bank_a                                                                                                                                                                                                             ; ED2platform  ;
;                |altsyncram:the_altsyncram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_register_bank_a_module:ED2platform_cpu_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                   ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_register_bank_a_module:ED2platform_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                                    ; work         ;
;             |ED2platform_cpu_cpu_register_bank_b_module:ED2platform_cpu_cpu_register_bank_b|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_register_bank_b_module:ED2platform_cpu_cpu_register_bank_b                                                                                                                                                                                                             ; ED2platform  ;
;                |altsyncram:the_altsyncram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_register_bank_b_module:ED2platform_cpu_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                   ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_register_bank_b_module:ED2platform_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                                    ; work         ;
;       |ED2platform_jtag_uart:jtag_uart|                                                                       ; 163 (41)    ; 104 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (18)      ; 22 (3)            ; 93 (19)          ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                        ; ED2platform  ;
;          |ED2platform_jtag_uart_scfifo_r:the_ED2platform_jtag_uart_scfifo_r|                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_r:the_ED2platform_jtag_uart_scfifo_r                                                                                                                                                                                                                                      ; ED2platform  ;
;             |scfifo:rfifo|                                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_r:the_ED2platform_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                         ; work         ;
;                |scfifo_jr21:auto_generated|                                                                   ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_r:the_ED2platform_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                              ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_r:the_ED2platform_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                         ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_r:the_ED2platform_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_r:the_ED2platform_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                            ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_r:the_ED2platform_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                   ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_r:the_ED2platform_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                         ; work         ;
;                      |dpram_nl21:FIFOram|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_r:the_ED2platform_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                      ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_r:the_ED2platform_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                          ; work         ;
;          |ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w                                                                                                                                                                                                                                      ; ED2platform  ;
;             |scfifo:wfifo|                                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                         ; work         ;
;                |scfifo_jr21:auto_generated|                                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                              ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                      ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                         ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                            ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                   ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                         ; work         ;
;                      |dpram_nl21:FIFOram|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                      ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                          ; work         ;
;          |alt_jtag_atlantic:ED2platform_jtag_uart_alt_jtag_atlantic|                                          ; 72 (72)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 19 (19)           ; 34 (34)          ; |DE2_115|ED2platform:inst|ED2platform_jtag_uart:jtag_uart|alt_jtag_atlantic:ED2platform_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                              ; work         ;
;       |ED2platform_led_green:led_green|                                                                       ; 41 (41)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 26 (26)           ; 10 (10)          ; |DE2_115|ED2platform:inst|ED2platform_led_green:led_green                                                                                                                                                                                                                                                                                                        ; ED2platform  ;
;       |ED2platform_led_red:led_red|                                                                           ; 78 (78)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 53 (53)           ; 20 (20)          ; |DE2_115|ED2platform:inst|ED2platform_led_red:led_red                                                                                                                                                                                                                                                                                                            ; ED2platform  ;
;       |ED2platform_mm_interconnect_0:mm_interconnect_0|                                                       ; 1051 (0)    ; 415 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 413 (0)      ; 44 (0)            ; 594 (0)          ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                        ; ED2platform  ;
;          |ED2platform_mm_interconnect_0_cmd_demux:cmd_demux|                                                  ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 1 (1)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|ED2platform_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                      ; ED2platform  ;
;          |ED2platform_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|ED2platform_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                              ; ED2platform  ;
;          |ED2platform_mm_interconnect_0_cmd_mux_010:cmd_mux_010|                                              ; 57 (54)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 50 (47)          ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|ED2platform_mm_interconnect_0_cmd_mux_010:cmd_mux_010                                                                                                                                                                                                                                  ; ED2platform  ;
;             |altera_merlin_arbitrator:arb|                                                                    ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|ED2platform_mm_interconnect_0_cmd_mux_010:cmd_mux_010|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ; ED2platform  ;
;          |ED2platform_mm_interconnect_0_cmd_mux_010:cmd_mux_011|                                              ; 67 (65)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 62 (58)          ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|ED2platform_mm_interconnect_0_cmd_mux_010:cmd_mux_011                                                                                                                                                                                                                                  ; ED2platform  ;
;             |altera_merlin_arbitrator:arb|                                                                    ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|ED2platform_mm_interconnect_0_cmd_mux_010:cmd_mux_011|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ; ED2platform  ;
;          |ED2platform_mm_interconnect_0_router:router|                                                        ; 67 (67)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 17 (17)          ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|ED2platform_mm_interconnect_0_router:router                                                                                                                                                                                                                                            ; ED2platform  ;
;          |ED2platform_mm_interconnect_0_router_001:router_001|                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|ED2platform_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                    ; ED2platform  ;
;          |ED2platform_mm_interconnect_0_rsp_demux_010:rsp_demux_010|                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|ED2platform_mm_interconnect_0_rsp_demux_010:rsp_demux_010                                                                                                                                                                                                                              ; ED2platform  ;
;          |ED2platform_mm_interconnect_0_rsp_demux_010:rsp_demux_011|                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|ED2platform_mm_interconnect_0_rsp_demux_010:rsp_demux_011                                                                                                                                                                                                                              ; ED2platform  ;
;          |ED2platform_mm_interconnect_0_rsp_mux:rsp_mux|                                                      ; 235 (235)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (144)    ; 0 (0)             ; 91 (91)          ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|ED2platform_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                          ; ED2platform  ;
;          |ED2platform_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                              ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|ED2platform_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                  ; ED2platform  ;
;          |altera_avalon_sc_fifo:altera_up_sd_card_avalon_interface_0_avalon_sdcard_slave_agent_rsp_fifo|      ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altera_up_sd_card_avalon_interface_0_avalon_sdcard_slave_agent_rsp_fifo                                                                                                                                                                                          ; ED2platform  ;
;          |altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|                                           ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                               ; ED2platform  ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                   ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                       ; ED2platform  ;
;          |altera_avalon_sc_fifo:led_green_avalon_parallel_port_slave_agent_rsp_fifo|                          ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_green_avalon_parallel_port_slave_agent_rsp_fifo                                                                                                                                                                                                              ; ED2platform  ;
;          |altera_avalon_sc_fifo:led_red_avalon_parallel_port_slave_agent_rsp_fifo|                            ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_red_avalon_parallel_port_slave_agent_rsp_fifo                                                                                                                                                                                                                ; ED2platform  ;
;          |altera_avalon_sc_fifo:push_buttons_avalon_parallel_port_slave_agent_rsp_fifo|                       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:push_buttons_avalon_parallel_port_slave_agent_rsp_fifo                                                                                                                                                                                                           ; ED2platform  ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                      ; 42 (42)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 3 (3)             ; 29 (29)          ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                          ; ED2platform  ;
;          |altera_avalon_sc_fifo:seg7_0to3_avalon_parallel_port_slave_agent_rsp_fifo|                          ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seg7_0to3_avalon_parallel_port_slave_agent_rsp_fifo                                                                                                                                                                                                              ; ED2platform  ;
;          |altera_avalon_sc_fifo:seg7_4to7_avalon_parallel_port_slave_agent_rsp_fifo|                          ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seg7_4to7_avalon_parallel_port_slave_agent_rsp_fifo                                                                                                                                                                                                              ; ED2platform  ;
;          |altera_avalon_sc_fifo:slider_switch_avalon_parallel_port_slave_agent_rsp_fifo|                      ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:slider_switch_avalon_parallel_port_slave_agent_rsp_fifo                                                                                                                                                                                                          ; ED2platform  ;
;          |altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rdata_fifo|                                      ; 56 (56)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 16 (16)           ; 35 (35)          ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rdata_fifo                                                                                                                                                                                                                          ; ED2platform  ;
;          |altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rsp_fifo|                                        ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 12 (12)          ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rsp_fifo                                                                                                                                                                                                                            ; ED2platform  ;
;          |altera_avalon_sc_fifo:sysid0_control_slave_agent_rsp_fifo|                                          ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                              ; ED2platform  ;
;          |altera_avalon_sc_fifo:tftlcd_base_ctrl_s1_agent_rsp_fifo|                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:tftlcd_base_ctrl_s1_agent_rsp_fifo                                                                                                                                                                                                                               ; ED2platform  ;
;          |altera_avalon_sc_fifo:tftlcd_cmd_s1_agent_rsp_fifo|                                                 ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:tftlcd_cmd_s1_agent_rsp_fifo                                                                                                                                                                                                                                     ; ED2platform  ;
;          |altera_avalon_sc_fifo:tftlcd_data_s1_agent_rsp_fifo|                                                ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:tftlcd_data_s1_agent_rsp_fifo                                                                                                                                                                                                                                    ; ED2platform  ;
;          |altera_avalon_sc_fifo:touch_ctrl_s1_agent_rsp_fifo|                                                 ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:touch_ctrl_s1_agent_rsp_fifo                                                                                                                                                                                                                                     ; ED2platform  ;
;          |altera_avalon_sc_fifo:touch_msg_s1_agent_rsp_fifo|                                                  ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:touch_msg_s1_agent_rsp_fifo                                                                                                                                                                                                                                      ; ED2platform  ;
;          |altera_avalon_sc_fifo:touch_pen_intr_s1_agent_rsp_fifo|                                             ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:touch_pen_intr_s1_agent_rsp_fifo                                                                                                                                                                                                                                 ; ED2platform  ;
;          |altera_merlin_master_agent:cpu_data_master_agent|                                                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_data_master_agent                                                                                                                                                                                                                                       ; ED2platform  ;
;          |altera_merlin_slave_agent:cpu_debug_mem_slave_agent|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_debug_mem_slave_agent                                                                                                                                                                                                                                    ; ED2platform  ;
;          |altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent|                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent                                                                                                                                                                                                                            ; ED2platform  ;
;          |altera_merlin_slave_agent:led_green_avalon_parallel_port_slave_agent|                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:led_green_avalon_parallel_port_slave_agent                                                                                                                                                                                                                   ; ED2platform  ;
;          |altera_merlin_slave_agent:led_red_avalon_parallel_port_slave_agent|                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:led_red_avalon_parallel_port_slave_agent                                                                                                                                                                                                                     ; ED2platform  ;
;          |altera_merlin_slave_agent:push_buttons_avalon_parallel_port_slave_agent|                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:push_buttons_avalon_parallel_port_slave_agent                                                                                                                                                                                                                ; ED2platform  ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                               ; ED2platform  ;
;          |altera_merlin_slave_agent:seg7_0to3_avalon_parallel_port_slave_agent|                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:seg7_0to3_avalon_parallel_port_slave_agent                                                                                                                                                                                                                   ; ED2platform  ;
;          |altera_merlin_slave_agent:seg7_4to7_avalon_parallel_port_slave_agent|                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:seg7_4to7_avalon_parallel_port_slave_agent                                                                                                                                                                                                                   ; ED2platform  ;
;          |altera_merlin_slave_agent:slider_switch_avalon_parallel_port_slave_agent|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:slider_switch_avalon_parallel_port_slave_agent                                                                                                                                                                                                               ; ED2platform  ;
;          |altera_merlin_slave_agent:sram_avalon_sram_slave_agent|                                             ; 14 (8)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (6)        ; 0 (0)             ; 5 (2)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_avalon_sram_slave_agent                                                                                                                                                                                                                                 ; ED2platform  ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                   ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_avalon_sram_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                   ; ED2platform  ;
;          |altera_merlin_slave_agent:sysid0_control_slave_agent|                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid0_control_slave_agent                                                                                                                                                                                                                                   ; ED2platform  ;
;          |altera_merlin_slave_agent:tftlcd_cmd_s1_agent|                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:tftlcd_cmd_s1_agent                                                                                                                                                                                                                                          ; ED2platform  ;
;          |altera_merlin_slave_agent:touch_msg_s1_agent|                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:touch_msg_s1_agent                                                                                                                                                                                                                                           ; ED2platform  ;
;          |altera_merlin_slave_translator:altera_up_sd_card_avalon_interface_0_avalon_sdcard_slave_translator| ; 43 (43)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 33 (33)          ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:altera_up_sd_card_avalon_interface_0_avalon_sdcard_slave_translator                                                                                                                                                                                     ; ED2platform  ;
;          |altera_merlin_slave_translator:cpu_debug_mem_slave_translator|                                      ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_debug_mem_slave_translator                                                                                                                                                                                                                          ; ED2platform  ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                              ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                  ; ED2platform  ;
;          |altera_merlin_slave_translator:led_green_avalon_parallel_port_slave_translator|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_green_avalon_parallel_port_slave_translator                                                                                                                                                                                                         ; ED2platform  ;
;          |altera_merlin_slave_translator:led_red_avalon_parallel_port_slave_translator|                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_red_avalon_parallel_port_slave_translator                                                                                                                                                                                                           ; ED2platform  ;
;          |altera_merlin_slave_translator:push_buttons_avalon_parallel_port_slave_translator|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:push_buttons_avalon_parallel_port_slave_translator                                                                                                                                                                                                      ; ED2platform  ;
;          |altera_merlin_slave_translator:seg7_0to3_avalon_parallel_port_slave_translator|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seg7_0to3_avalon_parallel_port_slave_translator                                                                                                                                                                                                         ; ED2platform  ;
;          |altera_merlin_slave_translator:seg7_4to7_avalon_parallel_port_slave_translator|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seg7_4to7_avalon_parallel_port_slave_translator                                                                                                                                                                                                         ; ED2platform  ;
;          |altera_merlin_slave_translator:slider_switch_avalon_parallel_port_slave_translator|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:slider_switch_avalon_parallel_port_slave_translator                                                                                                                                                                                                     ; ED2platform  ;
;          |altera_merlin_slave_translator:sysid0_control_slave_translator|                                     ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid0_control_slave_translator                                                                                                                                                                                                                         ; ED2platform  ;
;          |altera_merlin_slave_translator:tftlcd_base_ctrl_s1_translator|                                      ; 12 (12)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:tftlcd_base_ctrl_s1_translator                                                                                                                                                                                                                          ; ED2platform  ;
;          |altera_merlin_slave_translator:tftlcd_cmd_s1_translator|                                            ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:tftlcd_cmd_s1_translator                                                                                                                                                                                                                                ; ED2platform  ;
;          |altera_merlin_slave_translator:tftlcd_data_s1_translator|                                           ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 19 (19)          ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:tftlcd_data_s1_translator                                                                                                                                                                                                                               ; ED2platform  ;
;          |altera_merlin_slave_translator:touch_ctrl_s1_translator|                                            ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:touch_ctrl_s1_translator                                                                                                                                                                                                                                ; ED2platform  ;
;          |altera_merlin_slave_translator:touch_msg_s1_translator|                                             ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:touch_msg_s1_translator                                                                                                                                                                                                                                 ; ED2platform  ;
;          |altera_merlin_slave_translator:touch_pen_intr_s1_translator|                                        ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 3 (3)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:touch_pen_intr_s1_translator                                                                                                                                                                                                                            ; ED2platform  ;
;          |altera_merlin_traffic_limiter:cpu_data_master_limiter|                                              ; 43 (43)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 27 (27)          ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_data_master_limiter                                                                                                                                                                                                                                  ; ED2platform  ;
;          |altera_merlin_traffic_limiter:cpu_instruction_master_limiter|                                       ; 12 (12)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 5 (5)            ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter                                                                                                                                                                                                                           ; ED2platform  ;
;          |altera_merlin_width_adapter:sram_avalon_sram_slave_cmd_width_adapter|                               ; 79 (79)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 19 (19)           ; 58 (58)          ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_avalon_sram_slave_cmd_width_adapter                                                                                                                                                                                                                   ; ED2platform  ;
;          |altera_merlin_width_adapter:sram_avalon_sram_slave_rsp_width_adapter|                               ; 47 (47)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 25 (25)          ; |DE2_115|ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_avalon_sram_slave_rsp_width_adapter                                                                                                                                                                                                                   ; ED2platform  ;
;       |ED2platform_push_buttons:push_buttons|                                                                 ; 26 (26)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 19 (19)          ; |DE2_115|ED2platform:inst|ED2platform_push_buttons:push_buttons                                                                                                                                                                                                                                                                                                  ; ED2platform  ;
;       |ED2platform_sdram:sdram|                                                                               ; 447 (277)   ; 283 (155)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (155)    ; 67 (5)            ; 216 (94)         ; |DE2_115|ED2platform:inst|ED2platform_sdram:sdram                                                                                                                                                                                                                                                                                                                ; ED2platform  ;
;          |ED2platform_sdram_input_efifo_module:the_ED2platform_sdram_input_efifo_module|                      ; 197 (197)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 62 (62)           ; 126 (126)        ; |DE2_115|ED2platform:inst|ED2platform_sdram:sdram|ED2platform_sdram_input_efifo_module:the_ED2platform_sdram_input_efifo_module                                                                                                                                                                                                                                  ; ED2platform  ;
;       |ED2platform_seg7_0to3:seg7_0to3|                                                                       ; 158 (158)   ; 124 (124)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 88 (88)           ; 64 (64)          ; |DE2_115|ED2platform:inst|ED2platform_seg7_0to3:seg7_0to3                                                                                                                                                                                                                                                                                                        ; ED2platform  ;
;       |ED2platform_seg7_4to7:seg7_4to7|                                                                       ; 130 (130)   ; 124 (124)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 79 (79)           ; 45 (45)          ; |DE2_115|ED2platform:inst|ED2platform_seg7_4to7:seg7_4to7                                                                                                                                                                                                                                                                                                        ; ED2platform  ;
;       |ED2platform_slider_switch:slider_switch|                                                               ; 106 (106)   ; 91 (91)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 18 (18)           ; 73 (73)          ; |DE2_115|ED2platform:inst|ED2platform_slider_switch:slider_switch                                                                                                                                                                                                                                                                                                ; ED2platform  ;
;       |ED2platform_sram:sram|                                                                                 ; 60 (60)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 53 (53)          ; |DE2_115|ED2platform:inst|ED2platform_sram:sram                                                                                                                                                                                                                                                                                                                  ; ED2platform  ;
;       |ED2platform_sys_sdram_pll:sys_sdram_pll|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_sys_sdram_pll:sys_sdram_pll                                                                                                                                                                                                                                                                                                ; ED2platform  ;
;          |altera_up_altpll:sys_pll|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_sys_sdram_pll:sys_sdram_pll|altera_up_altpll:sys_pll                                                                                                                                                                                                                                                                       ; ED2platform  ;
;             |altpll:PLL_for_DE_Series_Boards|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_sys_sdram_pll:sys_sdram_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards                                                                                                                                                                                                                                       ; work         ;
;                |altpll_3lb2:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|ED2platform:inst|ED2platform_sys_sdram_pll:sys_sdram_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated                                                                                                                                                                                                            ; work         ;
;       |ED2platform_tftlcd_base_ctrl:tftlcd_base_ctrl|                                                         ; 10 (10)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 3 (3)             ; 3 (3)            ; |DE2_115|ED2platform:inst|ED2platform_tftlcd_base_ctrl:tftlcd_base_ctrl                                                                                                                                                                                                                                                                                          ; ED2platform  ;
;       |ED2platform_tftlcd_base_ctrl:tftlcd_cmd|                                                               ; 7 (7)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 3 (3)            ; |DE2_115|ED2platform:inst|ED2platform_tftlcd_base_ctrl:tftlcd_cmd                                                                                                                                                                                                                                                                                                ; ED2platform  ;
;       |ED2platform_tftlcd_base_ctrl:touch_ctrl|                                                               ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 3 (3)            ; |DE2_115|ED2platform:inst|ED2platform_tftlcd_base_ctrl:touch_ctrl                                                                                                                                                                                                                                                                                                ; ED2platform  ;
;       |ED2platform_tftlcd_data:tftlcd_data|                                                                   ; 53 (53)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 32 (32)           ; 16 (16)          ; |DE2_115|ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data                                                                                                                                                                                                                                                                                                    ; ED2platform  ;
;       |ED2platform_touch_msg:touch_msg|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115|ED2platform:inst|ED2platform_touch_msg:touch_msg                                                                                                                                                                                                                                                                                                        ; ED2platform  ;
;       |ED2platform_touch_pen_intr:touch_pen_intr|                                                             ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 3 (3)            ; |DE2_115|ED2platform:inst|ED2platform_touch_pen_intr:touch_pen_intr                                                                                                                                                                                                                                                                                              ; ED2platform  ;
;       |altera_reset_controller:rst_controller|                                                                ; 17 (11)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 8 (6)            ; |DE2_115|ED2platform:inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                 ; ED2platform  ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115|ED2platform:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                  ; ED2platform  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115|ED2platform:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                      ; ED2platform  ;
;    |sld_hub:auto_hub|                                                                                         ; 159 (1)     ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (1)       ; 15 (0)            ; 68 (0)           ; |DE2_115|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                        ; altera_sld   ;
;       |alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|           ; 158 (0)     ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 15 (0)            ; 68 (0)           ; |DE2_115|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric                                                                                                                                                                                                                                            ; alt_sld_fab  ;
;          |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                ; 158 (7)     ; 83 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (1)       ; 15 (4)            ; 68 (0)           ; |DE2_115|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                        ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                     ; 153 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (0)       ; 11 (0)            ; 68 (0)           ; |DE2_115|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                            ; alt_sld_fab  ;
;                |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                 ; 153 (112)   ; 77 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (61)      ; 11 (11)           ; 68 (42)          ; |DE2_115|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                               ; work         ;
;                   |sld_rom_sr:hub_info_reg|                                                                   ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |DE2_115|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                       ; work         ;
;                   |sld_shadow_jsm:shadow_jsm|                                                                 ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |DE2_115|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                     ; altera_sld   ;
+---------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                       ;
+------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+------------------+----------+---------------+---------------+-----------------------+----------+----------+
; SDRAM_RAS_N      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_CAS_N      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_CKE        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_CLK        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_WE_N       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_CS_N       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_UB_N        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_LB_N        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_CE_N        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_OE_N        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_WE_N        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SD_CLK           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_base_ctrl[2] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_base_ctrl[1] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_base_ctrl[0] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_cmd[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_cmd[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_cmd[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[8]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[7]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[17]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[16]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[15]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[14]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[13]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[12]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[11]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[10]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[9]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[8]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[7]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[6]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[5]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[4]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[3]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[2]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[1]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[0]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_ADDR[12]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[11]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[10]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[9]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[8]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[7]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[6]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[5]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[4]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[3]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[2]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_BA[1]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_BA[0]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQM[3]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQM[2]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQM[1]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQM[0]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[19]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[18]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[17]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[16]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[15]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[14]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[13]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[12]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[11]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[10]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[9]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[8]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[7]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[6]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; touch_ctrl[2]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; touch_ctrl[1]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; touch_ctrl[0]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SD_CMD           ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SD_DAT0          ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SD_DAT3          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; lcd_data[15]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; lcd_data[14]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; lcd_data[13]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; lcd_data[12]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; lcd_data[11]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; lcd_data[10]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; lcd_data[9]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; lcd_data[8]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; lcd_data[7]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; lcd_data[6]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; lcd_data[5]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; lcd_data[4]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; lcd_data[3]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; lcd_data[2]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; lcd_data[1]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; lcd_data[0]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SDRAM_DQ[31]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[30]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[29]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[28]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[27]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[26]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[25]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[24]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[23]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[22]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[21]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[20]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[19]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[18]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[17]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[16]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[15]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[14]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[13]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[12]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[11]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[10]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[9]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[8]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[7]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[6]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[5]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[4]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[3]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[2]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[1]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[0]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SRAM_DQ[15]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[14]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[13]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[12]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[11]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[10]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[9]       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[8]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[7]       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[6]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[5]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[4]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[3]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[2]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[1]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[0]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; CLOCK_50         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; touch_pen_intr   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; KEY[1]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; KEY[0]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; KEY[3]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; KEY[2]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[1]            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[0]            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[3]            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[2]            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[5]            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[4]            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[7]            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[6]            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[17]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[16]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[9]            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[8]            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[11]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[10]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[13]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[12]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[15]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[14]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; touch_msg[0]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; touch_msg[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+------------------+----------+---------------+---------------+-----------------------+----------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                            ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SD_CMD                                                                                                                                                                                                                         ;                   ;         ;
;      - ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|start_reading_bits~2            ; 1                 ; 6       ;
;      - ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector5~1                     ; 1                 ; 6       ;
;      - ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector3~2                     ; 1                 ; 6       ;
;      - ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector4~0                     ; 1                 ; 6       ;
;      - ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[0]~feeder ; 1                 ; 6       ;
; SD_DAT0                                                                                                                                                                                                                        ;                   ;         ;
;      - ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|data_in_reg~0                                      ; 1                 ; 6       ;
; SD_DAT3                                                                                                                                                                                                                        ;                   ;         ;
; lcd_data[15]                                                                                                                                                                                                                   ;                   ;         ;
;      - ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|read_mux_out[15]                                                                                                                                                   ; 1                 ; 6       ;
; lcd_data[14]                                                                                                                                                                                                                   ;                   ;         ;
;      - ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|read_mux_out[14]                                                                                                                                                   ; 1                 ; 6       ;
; lcd_data[13]                                                                                                                                                                                                                   ;                   ;         ;
;      - ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|read_mux_out[13]                                                                                                                                                   ; 0                 ; 6       ;
; lcd_data[12]                                                                                                                                                                                                                   ;                   ;         ;
;      - ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|read_mux_out[12]                                                                                                                                                   ; 0                 ; 6       ;
; lcd_data[11]                                                                                                                                                                                                                   ;                   ;         ;
;      - ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|read_mux_out[11]                                                                                                                                                   ; 0                 ; 6       ;
; lcd_data[10]                                                                                                                                                                                                                   ;                   ;         ;
;      - ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|read_mux_out[10]                                                                                                                                                   ; 0                 ; 6       ;
; lcd_data[9]                                                                                                                                                                                                                    ;                   ;         ;
;      - ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|read_mux_out[9]                                                                                                                                                    ; 0                 ; 6       ;
; lcd_data[8]                                                                                                                                                                                                                    ;                   ;         ;
;      - ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|read_mux_out[8]                                                                                                                                                    ; 0                 ; 6       ;
; lcd_data[7]                                                                                                                                                                                                                    ;                   ;         ;
;      - ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|read_mux_out[7]                                                                                                                                                    ; 1                 ; 6       ;
; lcd_data[6]                                                                                                                                                                                                                    ;                   ;         ;
;      - ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|read_mux_out[6]                                                                                                                                                    ; 0                 ; 6       ;
; lcd_data[5]                                                                                                                                                                                                                    ;                   ;         ;
;      - ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|read_mux_out[5]                                                                                                                                                    ; 0                 ; 6       ;
; lcd_data[4]                                                                                                                                                                                                                    ;                   ;         ;
;      - ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|read_mux_out[4]                                                                                                                                                    ; 0                 ; 6       ;
; lcd_data[3]                                                                                                                                                                                                                    ;                   ;         ;
;      - ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|read_mux_out[3]                                                                                                                                                    ; 1                 ; 6       ;
; lcd_data[2]                                                                                                                                                                                                                    ;                   ;         ;
;      - ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|read_mux_out[2]                                                                                                                                                    ; 1                 ; 6       ;
; lcd_data[1]                                                                                                                                                                                                                    ;                   ;         ;
;      - ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|read_mux_out[1]                                                                                                                                                    ; 0                 ; 6       ;
; lcd_data[0]                                                                                                                                                                                                                    ;                   ;         ;
;      - ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|read_mux_out[0]                                                                                                                                                    ; 0                 ; 6       ;
; SDRAM_DQ[31]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[30]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[29]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[28]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[27]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[26]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[25]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[24]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[23]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[22]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[21]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[20]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[19]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[18]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[17]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[16]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[15]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[14]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[13]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[12]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[11]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[10]                                                                                                                                                                                                                   ;                   ;         ;
; SDRAM_DQ[9]                                                                                                                                                                                                                    ;                   ;         ;
; SDRAM_DQ[8]                                                                                                                                                                                                                    ;                   ;         ;
; SDRAM_DQ[7]                                                                                                                                                                                                                    ;                   ;         ;
; SDRAM_DQ[6]                                                                                                                                                                                                                    ;                   ;         ;
; SDRAM_DQ[5]                                                                                                                                                                                                                    ;                   ;         ;
; SDRAM_DQ[4]                                                                                                                                                                                                                    ;                   ;         ;
; SDRAM_DQ[3]                                                                                                                                                                                                                    ;                   ;         ;
; SDRAM_DQ[2]                                                                                                                                                                                                                    ;                   ;         ;
; SDRAM_DQ[1]                                                                                                                                                                                                                    ;                   ;         ;
; SDRAM_DQ[0]                                                                                                                                                                                                                    ;                   ;         ;
; SRAM_DQ[15]                                                                                                                                                                                                                    ;                   ;         ;
;      - ED2platform:inst|ED2platform_sram:sram|readdata[15]                                                                                                                                                                     ; 1                 ; 6       ;
; SRAM_DQ[14]                                                                                                                                                                                                                    ;                   ;         ;
;      - ED2platform:inst|ED2platform_sram:sram|readdata[14]~feeder                                                                                                                                                              ; 1                 ; 6       ;
; SRAM_DQ[13]                                                                                                                                                                                                                    ;                   ;         ;
;      - ED2platform:inst|ED2platform_sram:sram|readdata[13]~feeder                                                                                                                                                              ; 0                 ; 6       ;
; SRAM_DQ[12]                                                                                                                                                                                                                    ;                   ;         ;
;      - ED2platform:inst|ED2platform_sram:sram|readdata[12]~feeder                                                                                                                                                              ; 0                 ; 6       ;
; SRAM_DQ[11]                                                                                                                                                                                                                    ;                   ;         ;
;      - ED2platform:inst|ED2platform_sram:sram|readdata[11]                                                                                                                                                                     ; 0                 ; 6       ;
; SRAM_DQ[10]                                                                                                                                                                                                                    ;                   ;         ;
;      - ED2platform:inst|ED2platform_sram:sram|readdata[10]                                                                                                                                                                     ; 0                 ; 6       ;
; SRAM_DQ[9]                                                                                                                                                                                                                     ;                   ;         ;
;      - ED2platform:inst|ED2platform_sram:sram|readdata[9]                                                                                                                                                                      ; 1                 ; 6       ;
; SRAM_DQ[8]                                                                                                                                                                                                                     ;                   ;         ;
;      - ED2platform:inst|ED2platform_sram:sram|readdata[8]~feeder                                                                                                                                                               ; 0                 ; 6       ;
; SRAM_DQ[7]                                                                                                                                                                                                                     ;                   ;         ;
;      - ED2platform:inst|ED2platform_sram:sram|readdata[7]~feeder                                                                                                                                                               ; 1                 ; 6       ;
; SRAM_DQ[6]                                                                                                                                                                                                                     ;                   ;         ;
;      - ED2platform:inst|ED2platform_sram:sram|readdata[6]                                                                                                                                                                      ; 0                 ; 6       ;
; SRAM_DQ[5]                                                                                                                                                                                                                     ;                   ;         ;
;      - ED2platform:inst|ED2platform_sram:sram|readdata[5]                                                                                                                                                                      ; 0                 ; 6       ;
; SRAM_DQ[4]                                                                                                                                                                                                                     ;                   ;         ;
;      - ED2platform:inst|ED2platform_sram:sram|readdata[4]                                                                                                                                                                      ; 0                 ; 6       ;
; SRAM_DQ[3]                                                                                                                                                                                                                     ;                   ;         ;
;      - ED2platform:inst|ED2platform_sram:sram|readdata[3]                                                                                                                                                                      ; 0                 ; 6       ;
; SRAM_DQ[2]                                                                                                                                                                                                                     ;                   ;         ;
;      - ED2platform:inst|ED2platform_sram:sram|readdata[2]                                                                                                                                                                      ; 0                 ; 6       ;
; SRAM_DQ[1]                                                                                                                                                                                                                     ;                   ;         ;
;      - ED2platform:inst|ED2platform_sram:sram|readdata[1]                                                                                                                                                                      ; 0                 ; 6       ;
; SRAM_DQ[0]                                                                                                                                                                                                                     ;                   ;         ;
;      - ED2platform:inst|ED2platform_sram:sram|readdata[0]                                                                                                                                                                      ; 0                 ; 6       ;
; CLOCK_50                                                                                                                                                                                                                       ;                   ;         ;
; touch_pen_intr                                                                                                                                                                                                                 ;                   ;         ;
;      - ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|W_ipending_reg_irq3_nxt~0                                                                                                                                  ; 0                 ; 6       ;
;      - ED2platform:inst|ED2platform_touch_pen_intr:touch_pen_intr|read_mux_out~2                                                                                                                                               ; 0                 ; 6       ;
;      - ED2platform:inst|ED2platform_touch_pen_intr:touch_pen_intr|d1_data_in~feeder                                                                                                                                            ; 0                 ; 6       ;
; KEY[1]                                                                                                                                                                                                                         ;                   ;         ;
;      - ED2platform:inst|ED2platform_push_buttons:push_buttons|data_in[1]~0                                                                                                                                                     ; 0                 ; 6       ;
; KEY[0]                                                                                                                                                                                                                         ;                   ;         ;
;      - ED2platform:inst|ED2platform_push_buttons:push_buttons|data_in[0]~1                                                                                                                                                     ; 1                 ; 6       ;
; KEY[3]                                                                                                                                                                                                                         ;                   ;         ;
;      - ED2platform:inst|ED2platform_push_buttons:push_buttons|data_in[3]~2                                                                                                                                                     ; 0                 ; 6       ;
; KEY[2]                                                                                                                                                                                                                         ;                   ;         ;
;      - ED2platform:inst|ED2platform_push_buttons:push_buttons|data_in[2]~3                                                                                                                                                     ; 0                 ; 6       ;
; SW[1]                                                                                                                                                                                                                          ;                   ;         ;
;      - ED2platform:inst|ED2platform_slider_switch:slider_switch|data_in[1]~feeder                                                                                                                                              ; 0                 ; 6       ;
; SW[0]                                                                                                                                                                                                                          ;                   ;         ;
;      - ED2platform:inst|ED2platform_slider_switch:slider_switch|data_in[0]~feeder                                                                                                                                              ; 0                 ; 6       ;
; SW[3]                                                                                                                                                                                                                          ;                   ;         ;
;      - ED2platform:inst|ED2platform_slider_switch:slider_switch|data_in[3]~feeder                                                                                                                                              ; 0                 ; 6       ;
; SW[2]                                                                                                                                                                                                                          ;                   ;         ;
;      - ED2platform:inst|ED2platform_slider_switch:slider_switch|data_in[2]                                                                                                                                                     ; 0                 ; 6       ;
; SW[5]                                                                                                                                                                                                                          ;                   ;         ;
;      - ED2platform:inst|ED2platform_slider_switch:slider_switch|data_in[5]~feeder                                                                                                                                              ; 0                 ; 6       ;
; SW[4]                                                                                                                                                                                                                          ;                   ;         ;
;      - ED2platform:inst|ED2platform_slider_switch:slider_switch|data_in[4]~feeder                                                                                                                                              ; 1                 ; 6       ;
; SW[7]                                                                                                                                                                                                                          ;                   ;         ;
;      - ED2platform:inst|ED2platform_slider_switch:slider_switch|data_in[7]~feeder                                                                                                                                              ; 0                 ; 6       ;
; SW[6]                                                                                                                                                                                                                          ;                   ;         ;
;      - ED2platform:inst|ED2platform_slider_switch:slider_switch|data_in[6]~feeder                                                                                                                                              ; 0                 ; 6       ;
; SW[17]                                                                                                                                                                                                                         ;                   ;         ;
;      - ED2platform:inst|ED2platform_slider_switch:slider_switch|data_in[17]                                                                                                                                                    ; 0                 ; 6       ;
; SW[16]                                                                                                                                                                                                                         ;                   ;         ;
;      - ED2platform:inst|ED2platform_slider_switch:slider_switch|data_in[16]~feeder                                                                                                                                             ; 0                 ; 6       ;
; SW[9]                                                                                                                                                                                                                          ;                   ;         ;
;      - ED2platform:inst|ED2platform_slider_switch:slider_switch|data_in[9]~feeder                                                                                                                                              ; 1                 ; 6       ;
; SW[8]                                                                                                                                                                                                                          ;                   ;         ;
;      - ED2platform:inst|ED2platform_slider_switch:slider_switch|data_in[8]~feeder                                                                                                                                              ; 1                 ; 6       ;
; SW[11]                                                                                                                                                                                                                         ;                   ;         ;
;      - ED2platform:inst|ED2platform_slider_switch:slider_switch|data_in[11]~feeder                                                                                                                                             ; 0                 ; 6       ;
; SW[10]                                                                                                                                                                                                                         ;                   ;         ;
;      - ED2platform:inst|ED2platform_slider_switch:slider_switch|data_in[10]~feeder                                                                                                                                             ; 0                 ; 6       ;
; SW[13]                                                                                                                                                                                                                         ;                   ;         ;
;      - ED2platform:inst|ED2platform_slider_switch:slider_switch|data_in[13]~feeder                                                                                                                                             ; 0                 ; 6       ;
; SW[12]                                                                                                                                                                                                                         ;                   ;         ;
;      - ED2platform:inst|ED2platform_slider_switch:slider_switch|data_in[12]~feeder                                                                                                                                             ; 0                 ; 6       ;
; SW[15]                                                                                                                                                                                                                         ;                   ;         ;
;      - ED2platform:inst|ED2platform_slider_switch:slider_switch|data_in[15]~feeder                                                                                                                                             ; 0                 ; 6       ;
; SW[14]                                                                                                                                                                                                                         ;                   ;         ;
;      - ED2platform:inst|ED2platform_slider_switch:slider_switch|data_in[14]~feeder                                                                                                                                             ; 0                 ; 6       ;
; touch_msg[0]                                                                                                                                                                                                                   ;                   ;         ;
;      - ED2platform:inst|ED2platform_touch_msg:touch_msg|read_mux_out[0]                                                                                                                                                        ; 1                 ; 6       ;
; touch_msg[1]                                                                                                                                                                                                                   ;                   ;         ;
;      - ED2platform:inst|ED2platform_touch_msg:touch_msg|read_mux_out[1]                                                                                                                                                        ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                        ; Location              ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                    ; PIN_Y2                ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|last_command_id[5]~3                                                                                                         ; LCCOMB_X47_Y11_N12    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|message_bits~122                                                                                                             ; LCCOMB_X47_Y11_N20    ; 48      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|response_type_reg[0]~1                                                                                                       ; LCCOMB_X49_Y12_N10    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_CRC16_Generator:crc16_checker|shift_register[13]~21                                                                                       ; LCCOMB_X39_Y11_N20    ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|byte_counter[6]~12                                                                                                                                     ; LCCOMB_X50_Y19_N12    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|current_state.s_RECEIVING_DATA                                                                                                                         ; FF_X40_Y11_N31        ; 6       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|local_reset~0                                                                                                                                          ; LCCOMB_X39_Y15_N10    ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|o_dat_direction~0                                                                                                                                      ; LCCOMB_X40_Y11_N4     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|shift_register[12]~20                                                                                                                                  ; LCCOMB_X39_Y11_N30    ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|timeout_register[14]~45                                                                                                                                ; LCCOMB_X38_Y11_N22    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|timeout_reg~0                                                                                                                                          ; LCCOMB_X38_Y11_N2     ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator|o_trigger_send~1                                                                                                                                  ; LCCOMB_X48_Y11_N22    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_AWAIT_USER_COMMAND                                                                                                              ; FF_X52_Y11_N27        ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_RESET                                                                                                                           ; FF_X48_Y12_N27        ; 40      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_WAIT_DEASSERT                                                                                                                   ; FF_X48_Y12_N17        ; 31      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|delay_counter[1]~15                                                                                                                             ; LCCOMB_X49_Y11_N22    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[3]                                                                                                                       ; FF_X52_Y11_N23        ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[3]~6                                                                                                                     ; LCCOMB_X52_Y11_N18    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|initial_delay_counter~0                                                                                                                         ; LCCOMB_X49_Y11_N28    ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_drive_CMD_line                                                                                                                                ; LCCOMB_X48_Y12_N8     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_generate_command~0                                                                                                                            ; LCCOMB_X46_Y10_N16    ; 45      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|periodic_status_check[16]~26                                                                                                                    ; LCCOMB_X52_Y11_N2     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|counter[0]~16                                                                                                                       ; LCCOMB_X41_Y12_N4     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|enable_crc_unit                                                                                                                     ; LCCOMB_X41_Y12_N22    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[115]~2                                                                                                        ; LCCOMB_X41_Y12_N14    ; 137     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|timeout_counter[1]~17                                                                                                               ; LCCOMB_X41_Y12_N8     ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|timeout_counter[1]~18                                                                                                               ; LCCOMB_X42_Y12_N0     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_operating_conditions_register[27]~1                                                                                                                                                ; LCCOMB_X47_Y14_N0     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_response_R1~1                                                                                                                                                                      ; LCCOMB_X47_Y17_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_status_register[0]~2                                                                                                                                                               ; LCCOMB_X47_Y12_N22    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~0                                                                                                                                                                            ; LCCOMB_X47_Y12_N28    ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~2                                                                                                                                                                            ; LCCOMB_X47_Y12_N10    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~3                                                                                                                                                                            ; LCCOMB_X47_Y12_N8     ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|argument_reg[30]~1                                                                                                                                                                                                                 ; LCCOMB_X50_Y16_N16    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|buffer_enable~1                                                                                                                                                                                                                    ; LCCOMB_X50_Y22_N10    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|buffer_write                                                                                                                                                                                                                       ; LCCOMB_X50_Y22_N16    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|command_ready~3                                                                                                                                                                                                                    ; LCCOMB_X50_Y29_N2     ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|current_state.s_RECEIVE_FIRST_WORD                                                                                                                                                                                                 ; FF_X50_Y22_N9         ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|current_state.s_RECEIVE_SECOND_WORD                                                                                                                                                                                                ; FF_X50_Y22_N29        ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|current_state.s_WAIT_REQUEST                                                                                                                                                                                                       ; FF_X50_Y22_N15        ; 63      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|send_command_ready                                                                                                                                                                                                                 ; LCCOMB_X56_Y13_N28    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_rd_addr_cnt[1]~2                                                                                                                                                                                                                                          ; LCCOMB_X55_Y36_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                                                          ; LCCOMB_X54_Y38_N2     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_rd_data_cnt[3]~1                                                                                                                                                                                                                                          ; LCCOMB_X55_Y38_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                    ; LCCOMB_X55_Y33_N24    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                        ; LCCOMB_X52_Y36_N12    ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_wr_data_cnt[2]~2                                                                                                                                                                                                                                          ; LCCOMB_X55_Y33_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                     ; FF_X53_Y38_N23        ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                            ; FF_X52_Y36_N9         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                          ; LCCOMB_X48_Y37_N12    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                          ; FF_X47_Y39_N9         ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                 ; FF_X55_Y36_N9         ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                    ; FF_X54_Y38_N17        ; 898     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_pipe_flush_waddr[5]~22                                                                                                                                                                                                                                       ; LCCOMB_X47_Y39_N24    ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                        ; LCCOMB_X54_Y38_N20    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y38_N20    ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|Add10~5                                                                                                                                                                                                                                                        ; LCCOMB_X54_Y49_N6     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                         ; FF_X42_Y40_N23        ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                             ; LCCOMB_X39_Y39_N0     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                        ; FF_X42_Y42_N27        ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|D_src2[6]~12                                                                                                                                                                                                                                                   ; LCCOMB_X49_Y42_N10    ; 24      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_ic_data_module:ED2platform_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                         ; LCCOMB_X36_Y42_N30    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|ED2platform_cpu_cpu_debug_slave_sysclk:the_ED2platform_cpu_cpu_debug_slave_sysclk|jxuir                    ; FF_X48_Y26_N27        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|ED2platform_cpu_cpu_debug_slave_sysclk:the_ED2platform_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a     ; LCCOMB_X39_Y26_N6     ; 5       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|ED2platform_cpu_cpu_debug_slave_sysclk:the_ED2platform_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~0   ; LCCOMB_X38_Y26_N26    ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|ED2platform_cpu_cpu_debug_slave_sysclk:the_ED2platform_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~1   ; LCCOMB_X38_Y26_N8     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|ED2platform_cpu_cpu_debug_slave_sysclk:the_ED2platform_cpu_cpu_debug_slave_sysclk|take_action_ocimem_b     ; LCCOMB_X39_Y26_N14    ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|ED2platform_cpu_cpu_debug_slave_sysclk:the_ED2platform_cpu_cpu_debug_slave_sysclk|take_no_action_break_a~0 ; LCCOMB_X39_Y26_N10    ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|ED2platform_cpu_cpu_debug_slave_sysclk:the_ED2platform_cpu_cpu_debug_slave_sysclk|update_jdo_strobe        ; FF_X48_Y26_N31        ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|ED2platform_cpu_cpu_debug_slave_tck:the_ED2platform_cpu_cpu_debug_slave_tck|sr[12]~13                      ; LCCOMB_X48_Y26_N6     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|ED2platform_cpu_cpu_debug_slave_tck:the_ED2platform_cpu_cpu_debug_slave_tck|sr[29]~21                      ; LCCOMB_X46_Y26_N18    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|ED2platform_cpu_cpu_debug_slave_tck:the_ED2platform_cpu_cpu_debug_slave_tck|sr[36]~31                      ; LCCOMB_X46_Y26_N22    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:ED2platform_cpu_cpu_debug_slave_phy|virtual_state_sdr~0                             ; LCCOMB_X48_Y26_N14    ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_debug_slave_wrapper:the_ED2platform_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:ED2platform_cpu_cpu_debug_slave_phy|virtual_state_uir~0                             ; LCCOMB_X48_Y26_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_nios2_avalon_reg:the_ED2platform_cpu_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                  ; LCCOMB_X42_Y28_N28    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_nios2_ocimem:the_ED2platform_cpu_cpu_nios2_ocimem|MonDReg[0]~13                                                                                                            ; LCCOMB_X42_Y27_N8     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_nios2_ocimem:the_ED2platform_cpu_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                           ; LCCOMB_X38_Y27_N24    ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                    ; FF_X50_Y42_N9         ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y39_N22    ; 177     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                         ; LCCOMB_X39_Y42_N8     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                   ; LCCOMB_X39_Y42_N12    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|M_dc_raw_hazard~18                                                                                                                                                                                                                                             ; LCCOMB_X47_Y38_N28    ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|M_rot_pass0                                                                                                                                                                                                                                                    ; FF_X54_Y46_N7         ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|M_rot_pass1                                                                                                                                                                                                                                                    ; FF_X54_Y46_N3         ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|M_rot_pass2                                                                                                                                                                                                                                                    ; FF_X54_Y46_N23        ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|M_rot_pass3                                                                                                                                                                                                                                                    ; FF_X54_Y46_N11        ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                                       ; LCCOMB_X48_Y38_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                 ; FF_X54_Y31_N31        ; 55      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|d_address_offset_field[0]                                                                                                                                                                                                                                      ; FF_X54_Y35_N21        ; 195     ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|d_address_offset_field[0]~1                                                                                                                                                                                                                                    ; LCCOMB_X54_Y35_N16    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|d_writedata[27]~34                                                                                                                                                                                                                                             ; LCCOMB_X55_Y33_N26    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|dc_data_wr_port_en~1                                                                                                                                                                                                                                           ; LCCOMB_X55_Y38_N4     ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|dc_tag_wr_port_en~1                                                                                                                                                                                                                                            ; LCCOMB_X55_Y38_N28    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                               ; LCCOMB_X52_Y36_N14    ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                             ; FF_X42_Y29_N23        ; 8       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                         ; LCCOMB_X40_Y39_N12    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                         ; LCCOMB_X38_Y39_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                          ; LCCOMB_X38_Y39_N14    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y39_N12    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_r:the_ED2platform_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                 ; LCCOMB_X75_Y26_N14    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                 ; LCCOMB_X69_Y29_N24    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|alt_jtag_atlantic:ED2platform_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                          ; LCCOMB_X68_Y29_N12    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|alt_jtag_atlantic:ED2platform_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                    ; LCCOMB_X68_Y25_N18    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|alt_jtag_atlantic:ED2platform_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                  ; LCCOMB_X69_Y25_N18    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|alt_jtag_atlantic:ED2platform_jtag_uart_alt_jtag_atlantic|write~1                                                                                                                                                                                                          ; LCCOMB_X69_Y25_N20    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|fifo_rd~3                                                                                                                                                                                                                                                                  ; LCCOMB_X75_Y26_N10    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                    ; FF_X56_Y27_N31        ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                   ; LCCOMB_X56_Y27_N20    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                    ; LCCOMB_X68_Y29_N2     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                     ; FF_X53_Y33_N11        ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                   ; LCCOMB_X75_Y26_N6     ; 14      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_led_green:led_green|data[5]~3                                                                                                                                                                                                                                                                  ; LCCOMB_X63_Y25_N28    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_led_green:led_green|readdata[0]~2                                                                                                                                                                                                                                                              ; LCCOMB_X59_Y27_N28    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_led_red:led_red|data[12]~2                                                                                                                                                                                                                                                                     ; LCCOMB_X59_Y27_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_led_red:led_red|data[17]~0                                                                                                                                                                                                                                                                     ; LCCOMB_X59_Y27_N30    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_led_red:led_red|data[6]~3                                                                                                                                                                                                                                                                      ; LCCOMB_X59_Y27_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_led_red:led_red|readdata[16]~2                                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y27_N18    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|ED2platform_mm_interconnect_0_cmd_mux_010:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X45_Y29_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|ED2platform_mm_interconnect_0_cmd_mux_010:cmd_mux_010|update_grant~1                                                                                                                                                                                       ; LCCOMB_X45_Y29_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|ED2platform_mm_interconnect_0_cmd_mux_010:cmd_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X49_Y31_N0     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|ED2platform_mm_interconnect_0_cmd_mux_010:cmd_mux_011|update_grant~1                                                                                                                                                                                       ; LCCOMB_X49_Y31_N6     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                     ; LCCOMB_X42_Y29_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                    ; LCCOMB_X33_Y30_N8     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                    ; LCCOMB_X33_Y30_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                    ; LCCOMB_X31_Y33_N6     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                    ; LCCOMB_X31_Y33_N24    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                    ; LCCOMB_X31_Y33_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                    ; LCCOMB_X31_Y33_N28    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                    ; LCCOMB_X31_Y33_N30    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                ; LCCOMB_X31_Y33_N14    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                    ; LCCOMB_X54_Y23_N14    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rdata_fifo|always1~0                                                                                                                                                                                    ; LCCOMB_X56_Y23_N30    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rdata_fifo|mem_used[0]~1                                                                                                                                                                                ; LCCOMB_X56_Y23_N20    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                      ; LCCOMB_X54_Y23_N12    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rsp_fifo|always1~0                                                                                                                                                                                      ; LCCOMB_X53_Y23_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rsp_fifo|mem[0][58]                                                                                                                                                                                     ; FF_X53_Y24_N5         ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_avalon_sram_slave_agent_rsp_fifo|mem_used[0]~2                                                                                                                                                                                  ; LCCOMB_X54_Y23_N22    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_avalon_sram_slave_agent|comb~0                                                                                                                                                                                              ; LCCOMB_X54_Y23_N0     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_avalon_sram_slave_agent|rp_valid                                                                                                                                                                                            ; LCCOMB_X54_Y23_N2     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_data_master_limiter|pending_response_count[2]~0                                                                                                                                                                          ; LCCOMB_X54_Y32_N4     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_data_master_limiter|save_dest_id~1                                                                                                                                                                                       ; LCCOMB_X56_Y31_N8     ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|pending_response_count[2]~0                                                                                                                                                                   ; LCCOMB_X40_Y37_N28    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                ; LCCOMB_X40_Y37_N20    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_avalon_sram_slave_cmd_width_adapter|byteen_reg[1]~1                                                                                                                                                                       ; LCCOMB_X38_Y25_N16    ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_avalon_sram_slave_cmd_width_adapter|use_reg                                                                                                                                                                               ; FF_X53_Y24_N23        ; 65      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_push_buttons:push_buttons|interrupt[3]~2                                                                                                                                                                                                                                                       ; LCCOMB_X63_Y29_N26    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_push_buttons:push_buttons|readdata[2]~4                                                                                                                                                                                                                                                        ; LCCOMB_X63_Y29_N14    ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_push_buttons:push_buttons|readdata[2]~5                                                                                                                                                                                                                                                        ; LCCOMB_X62_Y29_N18    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|ED2platform_sdram_input_efifo_module:the_ED2platform_sdram_input_efifo_module|entry_0[61]~2                                                                                                                                                                                        ; LCCOMB_X33_Y33_N30    ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|ED2platform_sdram_input_efifo_module:the_ED2platform_sdram_input_efifo_module|entry_1[61]~2                                                                                                                                                                                        ; LCCOMB_X33_Y33_N28    ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                                       ; LCCOMB_X20_Y33_N16    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|Selector34~2                                                                                                                                                                                                                                                                       ; LCCOMB_X23_Y33_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                         ; LCCOMB_X24_Y32_N4     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                                       ; LCCOMB_X24_Y33_N20    ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|m_addr[10]~1                                                                                                                                                                                                                                                                       ; LCCOMB_X21_Y33_N8     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                  ; FF_X24_Y32_N27        ; 74      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                  ; FF_X23_Y33_N3         ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y30_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                    ; DDIOOECELL_X0_Y34_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y52_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y46_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y46_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y43_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y48_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y45_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y24_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y21_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y27_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                    ; DDIOOECELL_X0_Y32_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y19_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y27_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y24_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y24_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y34_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y28_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y28_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y25_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y29_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                    ; DDIOOECELL_X0_Y34_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y26_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y13_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                    ; DDIOOECELL_X0_Y35_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                    ; DDIOOECELL_X0_Y35_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                    ; DDIOOECELL_X0_Y35_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                    ; DDIOOECELL_X0_Y24_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                    ; DDIOOECELL_X0_Y47_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                    ; DDIOOECELL_X0_Y45_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_seg7_0to3:seg7_0to3|data[12]~9                                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y25_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_seg7_0to3:seg7_0to3|data[18]~17                                                                                                                                                                                                                                                                ; LCCOMB_X59_Y27_N20    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_seg7_0to3:seg7_0to3|data[24]~25                                                                                                                                                                                                                                                                ; LCCOMB_X63_Y25_N20    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_seg7_0to3:seg7_0to3|data[6]~1                                                                                                                                                                                                                                                                  ; LCCOMB_X63_Y25_N0     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_seg7_0to3:seg7_0to3|readdata[5]~2                                                                                                                                                                                                                                                              ; LCCOMB_X59_Y27_N0     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_seg7_4to7:seg7_4to7|data[20]~2                                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y27_N12    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_seg7_4to7:seg7_4to7|data[30]~3                                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y25_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_seg7_4to7:seg7_4to7|data[7]~0                                                                                                                                                                                                                                                                  ; LCCOMB_X63_Y25_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_seg7_4to7:seg7_4to7|data[8]~1                                                                                                                                                                                                                                                                  ; LCCOMB_X59_Y27_N10    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_seg7_4to7:seg7_4to7|readdata[4]~2                                                                                                                                                                                                                                                              ; LCCOMB_X59_Y27_N22    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_slider_switch:slider_switch|interrupt[16]~1                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y26_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_slider_switch:slider_switch|interrupt[1]~0                                                                                                                                                                                                                                                     ; LCCOMB_X63_Y26_N24    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_slider_switch:slider_switch|interrupt[8]~2                                                                                                                                                                                                                                                     ; LCCOMB_X63_Y26_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_slider_switch:slider_switch|readdata[10]~18                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y26_N0     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sram:sram|is_write                                                                                                                                                                                                                                                                             ; FF_X53_Y23_N19        ; 16      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_sys_sdram_pll:sys_sdram_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0]                                                                                                                                                                         ; PLL_1                 ; 4031    ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_base_ctrl:tftlcd_base_ctrl|always0~3                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y28_N0     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_base_ctrl:tftlcd_cmd|always0~0                                                                                                                                                                                                                                                          ; LCCOMB_X55_Y29_N2     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_base_ctrl:touch_ctrl|always0~2                                                                                                                                                                                                                                                          ; LCCOMB_X55_Y31_N12    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|always1~3                                                                                                                                                                                                                                                              ; LCCOMB_X58_Y25_N22    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|always2~0                                                                                                                                                                                                                                                              ; LCCOMB_X58_Y25_N2     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[0]                                                                                                                                                                                                                                                            ; FF_X58_Y25_N1         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[10]                                                                                                                                                                                                                                                           ; FF_X66_Y8_N23         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[11]                                                                                                                                                                                                                                                           ; FF_X66_Y8_N3          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[12]                                                                                                                                                                                                                                                           ; FF_X66_Y8_N15         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[13]                                                                                                                                                                                                                                                           ; FF_X66_Y8_N27         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[14]                                                                                                                                                                                                                                                           ; FF_X66_Y8_N7          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[15]                                                                                                                                                                                                                                                           ; FF_X66_Y8_N11         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[1]                                                                                                                                                                                                                                                            ; FF_X65_Y4_N19         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[2]                                                                                                                                                                                                                                                            ; FF_X65_Y4_N31         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[3]                                                                                                                                                                                                                                                            ; FF_X65_Y4_N27         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[4]                                                                                                                                                                                                                                                            ; FF_X65_Y4_N7          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[5]                                                                                                                                                                                                                                                            ; FF_X65_Y4_N11         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[6]                                                                                                                                                                                                                                                            ; FF_X65_Y4_N15         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[7]                                                                                                                                                                                                                                                            ; FF_X65_Y4_N3          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[8]                                                                                                                                                                                                                                                            ; FF_X66_Y8_N31         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|ED2platform_tftlcd_data:tftlcd_data|data_dir[9]                                                                                                                                                                                                                                                            ; FF_X66_Y8_N19         ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y20_N16    ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; ED2platform:inst|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                         ; FF_X38_Y24_N1         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                          ; FF_X38_Y24_N9         ; 186     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; ED2platform:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                          ; FF_X38_Y24_N9         ; 3053    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0        ; 169     ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0        ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                           ; FF_X52_Y25_N1         ; 57      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                ; LCCOMB_X42_Y24_N14    ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                  ; LCCOMB_X42_Y24_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                ; LCCOMB_X50_Y24_N4     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~2                                                   ; LCCOMB_X49_Y24_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~7                                                                   ; LCCOMB_X50_Y25_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]~16                                                                    ; LCCOMB_X50_Y24_N22    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~15                                                     ; LCCOMB_X42_Y24_N0     ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~16                                                     ; LCCOMB_X43_Y24_N16    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                                        ; LCCOMB_X48_Y25_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                                                            ; LCCOMB_X50_Y25_N8     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~15                                             ; LCCOMB_X42_Y24_N30    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~22                                        ; LCCOMB_X43_Y24_N30    ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~23                                        ; LCCOMB_X42_Y24_N28    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                ; FF_X47_Y25_N25        ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                               ; FF_X47_Y25_N21        ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                ; FF_X47_Y25_N5         ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                ; FF_X50_Y24_N9         ; 45      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                ; FF_X47_Y25_N27        ; 10      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                         ; LCCOMB_X47_Y25_N28    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                               ; FF_X46_Y25_N9         ; 26      ; Async. clear, Clock enable                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                             ; LCCOMB_X49_Y24_N28    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ED2platform:inst|ED2platform_sys_sdram_pll:sys_sdram_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] ; PLL_1              ; 4031    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; ED2platform:inst|altera_reset_controller:rst_controller|merged_reset~0                                                                              ; LCCOMB_X39_Y20_N16 ; 3       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; ED2platform:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                  ; FF_X38_Y24_N9      ; 3053    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                        ; JTAG_X1_Y37_N0     ; 169     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                    ;
+--------------------------------------------------------------------------+---------+
; Name                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------+---------+
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_mem_stall ; 898     ;
+--------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|ALTSYNCRAM                                                       ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 16           ; 4096         ; 1            ; yes                    ; yes                     ; yes                    ; no                      ; 4096  ; 256                         ; 16                          ; 4096                        ; 1                           ; 4096                ; 1    ; None ; M9K_X51_Y19_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_bht_module:ED2platform_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None ; M9K_X37_Y42_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_data_module:ED2platform_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X51_Y38_N0, M9K_X51_Y37_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_tag_module:ED2platform_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_5jc1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 19           ; 64           ; 19           ; yes                    ; no                      ; yes                    ; no                      ; 1216  ; 64                          ; 19                          ; 64                          ; 19                          ; 1216                ; 1    ; None ; M9K_X51_Y35_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X51_Y36_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_ic_data_module:ED2platform_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X37_Y37_N0, M9K_X37_Y38_N0, M9K_X37_Y40_N0, M9K_X37_Y41_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_ic_tag_module:ED2platform_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bad1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 3072  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1    ; None ; M9K_X37_Y39_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_nios2_oci:the_ED2platform_cpu_cpu_nios2_oci|ED2platform_cpu_cpu_nios2_ocimem:the_ED2platform_cpu_cpu_nios2_ocimem|ED2platform_cpu_cpu_ociram_sp_ram_module:ED2platform_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X37_Y27_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_register_bank_a_module:ED2platform_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X51_Y46_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_register_bank_b_module:ED2platform_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X51_Y47_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_r:the_ED2platform_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X78_Y26_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X64_Y29_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                     ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y49_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X44_Y49_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y45_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X44_Y45_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y47_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_mult_cell:the_ED2platform_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X44_Y47_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 9,640 / 342,891 ( 3 % )   ;
; C16 interconnects     ; 356 / 10,120 ( 4 % )      ;
; C4 interconnects      ; 6,665 / 209,544 ( 3 % )   ;
; Direct links          ; 1,086 / 342,891 ( < 1 % ) ;
; Global clocks         ; 4 / 20 ( 20 % )           ;
; Local interconnects   ; 3,260 / 119,088 ( 3 % )   ;
; R24 interconnects     ; 564 / 9,963 ( 6 % )       ;
; R4 interconnects      ; 7,912 / 289,782 ( 3 % )   ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.05) ; Number of LABs  (Total = 525) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 68                            ;
; 2                                           ; 20                            ;
; 3                                           ; 8                             ;
; 4                                           ; 5                             ;
; 5                                           ; 2                             ;
; 6                                           ; 6                             ;
; 7                                           ; 5                             ;
; 8                                           ; 6                             ;
; 9                                           ; 6                             ;
; 10                                          ; 9                             ;
; 11                                          ; 6                             ;
; 12                                          ; 25                            ;
; 13                                          ; 26                            ;
; 14                                          ; 34                            ;
; 15                                          ; 62                            ;
; 16                                          ; 237                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.47) ; Number of LABs  (Total = 525) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 376                           ;
; 1 Clock                            ; 473                           ;
; 1 Clock enable                     ; 239                           ;
; 1 Sync. clear                      ; 33                            ;
; 1 Sync. load                       ; 58                            ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 107                           ;
; 2 Clocks                           ; 10                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.25) ; Number of LABs  (Total = 525) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 28                            ;
; 2                                            ; 42                            ;
; 3                                            ; 8                             ;
; 4                                            ; 14                            ;
; 5                                            ; 0                             ;
; 6                                            ; 6                             ;
; 7                                            ; 2                             ;
; 8                                            ; 3                             ;
; 9                                            ; 0                             ;
; 10                                           ; 4                             ;
; 11                                           ; 2                             ;
; 12                                           ; 4                             ;
; 13                                           ; 8                             ;
; 14                                           ; 6                             ;
; 15                                           ; 9                             ;
; 16                                           ; 20                            ;
; 17                                           ; 14                            ;
; 18                                           ; 9                             ;
; 19                                           ; 25                            ;
; 20                                           ; 21                            ;
; 21                                           ; 22                            ;
; 22                                           ; 28                            ;
; 23                                           ; 29                            ;
; 24                                           ; 41                            ;
; 25                                           ; 27                            ;
; 26                                           ; 27                            ;
; 27                                           ; 20                            ;
; 28                                           ; 30                            ;
; 29                                           ; 15                            ;
; 30                                           ; 19                            ;
; 31                                           ; 11                            ;
; 32                                           ; 30                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.44) ; Number of LABs  (Total = 525) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 70                            ;
; 2                                               ; 21                            ;
; 3                                               ; 19                            ;
; 4                                               ; 26                            ;
; 5                                               ; 22                            ;
; 6                                               ; 33                            ;
; 7                                               ; 31                            ;
; 8                                               ; 58                            ;
; 9                                               ; 35                            ;
; 10                                              ; 35                            ;
; 11                                              ; 36                            ;
; 12                                              ; 21                            ;
; 13                                              ; 25                            ;
; 14                                              ; 22                            ;
; 15                                              ; 5                             ;
; 16                                              ; 37                            ;
; 17                                              ; 10                            ;
; 18                                              ; 4                             ;
; 19                                              ; 2                             ;
; 20                                              ; 5                             ;
; 21                                              ; 1                             ;
; 22                                              ; 2                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 2                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.44) ; Number of LABs  (Total = 525) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 19                            ;
; 3                                            ; 17                            ;
; 4                                            ; 29                            ;
; 5                                            ; 10                            ;
; 6                                            ; 22                            ;
; 7                                            ; 22                            ;
; 8                                            ; 13                            ;
; 9                                            ; 13                            ;
; 10                                           ; 19                            ;
; 11                                           ; 8                             ;
; 12                                           ; 24                            ;
; 13                                           ; 22                            ;
; 14                                           ; 14                            ;
; 15                                           ; 17                            ;
; 16                                           ; 14                            ;
; 17                                           ; 19                            ;
; 18                                           ; 13                            ;
; 19                                           ; 20                            ;
; 20                                           ; 23                            ;
; 21                                           ; 20                            ;
; 22                                           ; 13                            ;
; 23                                           ; 26                            ;
; 24                                           ; 14                            ;
; 25                                           ; 16                            ;
; 26                                           ; 8                             ;
; 27                                           ; 11                            ;
; 28                                           ; 17                            ;
; 29                                           ; 13                            ;
; 30                                           ; 9                             ;
; 31                                           ; 9                             ;
; 32                                           ; 8                             ;
; 33                                           ; 3                             ;
; 34                                           ; 3                             ;
; 35                                           ; 6                             ;
; 36                                           ; 3                             ;
; 37                                           ; 4                             ;
; 38                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 236          ; 55           ; 236          ; 0            ; 0            ; 240       ; 236          ; 0            ; 240       ; 240       ; 0            ; 30           ; 0            ; 0            ; 93           ; 0            ; 30           ; 93           ; 0            ; 0            ; 1            ; 30           ; 0            ; 0            ; 0            ; 0            ; 0            ; 240       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 185          ; 4            ; 240          ; 240          ; 0         ; 4            ; 240          ; 0         ; 0         ; 240          ; 210          ; 240          ; 240          ; 147          ; 240          ; 210          ; 147          ; 240          ; 240          ; 239          ; 210          ; 240          ; 240          ; 240          ; 240          ; 240          ; 0         ; 240          ; 240          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; SDRAM_RAS_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CAS_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CKE           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_WE_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_UB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_LB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_CE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_OE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_base_ctrl[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_base_ctrl[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_base_ctrl[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_cmd[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_cmd[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_cmd[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[12]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[11]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[10]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[9]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[8]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[7]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[6]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[5]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[4]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[3]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[2]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[19]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[18]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[17]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; touch_ctrl[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; touch_ctrl[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; touch_ctrl[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CMD              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT0             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT3             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[31]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[30]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[29]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[28]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[27]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[26]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[25]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[24]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[23]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[22]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[21]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[20]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[19]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[18]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[17]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[16]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; touch_pen_intr      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; touch_msg[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; touch_msg[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                       ;
+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                ; Destination Clock(s)                                                           ; Delay Added in ns ;
+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------------+
; inst|sys_sdram_pll|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0] ; inst|sys_sdram_pll|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0] ; 12.7              ;
+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                             ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_mem_baddr[16]                                                                                                                                             ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_tag_module:ED2platform_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_5jc1:auto_generated|ram_block1a5~porta_datain_reg0                                                                                                ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_mem_baddr[15]                                                                                                                                             ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_tag_module:ED2platform_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_5jc1:auto_generated|ram_block1a4~porta_datain_reg0                                                                                                ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ic_fill_valid_bits[5]                                                                                                                                       ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_ic_tag_module:ED2platform_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bad1:auto_generated|ram_block1a21~porta_datain_reg0                                                                                               ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ic_fill_valid_bits[6]                                                                                                                                       ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_ic_tag_module:ED2platform_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bad1:auto_generated|ram_block1a22~porta_datain_reg0                                                                                               ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ic_fill_valid_bits[4]                                                                                                                                       ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_ic_tag_module:ED2platform_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bad1:auto_generated|ram_block1a20~porta_datain_reg0                                                                                               ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ic_fill_valid_bits[7]                                                                                                                                       ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_ic_tag_module:ED2platform_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bad1:auto_generated|ram_block1a23~porta_datain_reg0                                                                                               ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ic_fill_valid_bits[2]                                                                                                                                       ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_ic_tag_module:ED2platform_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bad1:auto_generated|ram_block1a18~porta_datain_reg0                                                                                               ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ic_fill_valid_bits[1]                                                                                                                                       ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_ic_tag_module:ED2platform_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bad1:auto_generated|ram_block1a17~porta_datain_reg0                                                                                               ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ic_fill_valid_bits[0]                                                                                                                                       ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_ic_tag_module:ED2platform_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bad1:auto_generated|ram_block1a16~porta_datain_reg0                                                                                               ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ic_fill_valid_bits[3]                                                                                                                                       ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_ic_tag_module:ED2platform_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bad1:auto_generated|ram_block1a19~porta_datain_reg0                                                                                               ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_xfer_wr_data[8]                                                                                                                                        ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a8~porta_datain_reg0                                                                                          ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_xfer_wr_data[14]                                                                                                                                       ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a14~porta_datain_reg0                                                                                         ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_xfer_wr_data[26]                                                                                                                                       ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a26~porta_datain_reg0                                                                                         ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_xfer_wr_data[16]                                                                                                                                       ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a16~porta_datain_reg0                                                                                         ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_xfer_wr_data[29]                                                                                                                                       ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a29~porta_datain_reg0                                                                                         ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_xfer_wr_data[5]                                                                                                                                        ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a5~porta_datain_reg0                                                                                          ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_xfer_wr_data[4]                                                                                                                                        ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a4~porta_datain_reg0                                                                                          ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_xfer_wr_data[21]                                                                                                                                       ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a21~porta_datain_reg0                                                                                         ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_xfer_wr_data[22]                                                                                                                                       ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a22~porta_datain_reg0                                                                                         ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_mem_baddr[17]                                                                                                                                             ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_tag_module:ED2platform_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_5jc1:auto_generated|ram_block1a6~porta_datain_reg0                                                                                                ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_mem_baddr[14]                                                                                                                                             ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_tag_module:ED2platform_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_5jc1:auto_generated|ram_block1a3~porta_datain_reg0                                                                                                ; 0.274             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_wb_rd_addr_offset[0]                                                                                                                                   ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a18~portb_address_reg0                                                                                        ; 0.256             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_wb_rd_addr_offset[1]                                                                                                                                   ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a18~portb_address_reg0                                                                                        ; 0.256             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_wb_rd_addr_offset[2]                                                                                                                                   ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a18~portb_address_reg0                                                                                        ; 0.256             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|M_bht_ptr_unfiltered[3]                                                                                                                                     ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_bht_module:ED2platform_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                     ; 0.255             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|M_bht_ptr_unfiltered[4]                                                                                                                                     ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_bht_module:ED2platform_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                     ; 0.255             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|M_bht_ptr_unfiltered[5]                                                                                                                                     ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_bht_module:ED2platform_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                     ; 0.255             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|M_bht_ptr_unfiltered[7]                                                                                                                                     ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_bht_module:ED2platform_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                     ; 0.255             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_xfer_wr_offset[0]                                                                                                                                      ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a18~porta_address_reg0                                                                                        ; 0.255             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_xfer_wr_offset[1]                                                                                                                                      ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a18~porta_address_reg0                                                                                        ; 0.255             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_dc_xfer_wr_offset[2]                                                                                                                                      ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_victim_module:ED2platform_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ram_block1a18~porta_address_reg0                                                                                        ; 0.255             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_mem_baddr[5]                                                                                                                                              ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_data_module:ED2platform_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated|ram_block1a22~porta_address_reg0                                                                                            ; 0.255             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_mem_baddr[6]                                                                                                                                              ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_data_module:ED2platform_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated|ram_block1a22~porta_address_reg0                                                                                            ; 0.255             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_mem_baddr[7]                                                                                                                                              ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_data_module:ED2platform_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated|ram_block1a22~porta_address_reg0                                                                                            ; 0.255             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_mem_baddr[8]                                                                                                                                              ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_data_module:ED2platform_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated|ram_block1a22~porta_address_reg0                                                                                            ; 0.255             ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[4]       ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a0~porta_address_reg0                                                   ; 0.254             ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[3]       ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a0~porta_address_reg0                                                   ; 0.254             ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[2]       ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a0~porta_address_reg0                                                   ; 0.254             ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[1]       ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a0~porta_address_reg0                                                   ; 0.254             ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[0]       ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a0~porta_address_reg0                                                   ; 0.254             ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[5]       ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a0~porta_address_reg0                                                   ; 0.254             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_mem_baddr[10]                                                                                                                                             ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_tag_module:ED2platform_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_5jc1:auto_generated|ram_block1a0~porta_address_reg0                                                                                               ; 0.254             ;
; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|A_mem_baddr[9]                                                                                                                                              ; ED2platform:inst|ED2platform_cpu:cpu|ED2platform_cpu_cpu:cpu|ED2platform_cpu_cpu_dc_tag_module:ED2platform_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_5jc1:auto_generated|ram_block1a0~porta_address_reg0                                                                                               ; 0.254             ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|byte_counter[1]                                     ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|ram_block1a0~portb_address_reg0 ; 0.172             ;
; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|byte_counter[0]                                     ; ED2platform:inst|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|ram_block1a0~portb_address_reg0 ; 0.172             ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[3] ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a0~portb_address_reg0                                                   ; 0.158             ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[2] ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a0~portb_address_reg0                                                   ; 0.158             ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[1] ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a0~portb_address_reg0                                                   ; 0.158             ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[0] ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a0~portb_address_reg0                                                   ; 0.158             ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[4] ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a0~portb_address_reg0                                                   ; 0.158             ;
; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[5] ; ED2platform:inst|ED2platform_jtag_uart:jtag_uart|ED2platform_jtag_uart_scfifo_w:the_ED2platform_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7~portb_address_reg0                                                   ; 0.158             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 51 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE115F29C7 for design "DE2_115"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "ED2platform:inst|ED2platform_sys_sdram_pll:sys_sdram_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for ED2platform:inst|ED2platform_sys_sdram_pll:sys_sdram_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for ED2platform:inst|ED2platform_sys_sdram_pll:sys_sdram_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE2_115.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst|sys_sdram_pll|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {inst|sys_sdram_pll|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0]} {inst|sys_sdram_pll|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {inst|sys_sdram_pll|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|inclk[0]} -phase -54.00 -duty_cycle 50.00 -name {inst|sys_sdram_pll|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1]} {inst|sys_sdram_pll|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'ED2platform/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'ED2platform/synthesis/submodules/ED2platform_cpu_cpu.sdc'
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000     CLOCK_50
    Info (332111):   20.000 inst|sys_sdram_pll|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0]
    Info (332111):   20.000 inst|sys_sdram_pll|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1]
Info (176353): Automatically promoted node ED2platform:inst|ED2platform_sys_sdram_pll:sys_sdram_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node ED2platform:inst|ED2platform_sys_sdram_pll:sys_sdram_pll|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ED2platform:inst|altera_reset_controller:rst_controller|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ED2platform:inst|ED2platform_led_green:led_green|data[8]
        Info (176357): Destination node ED2platform:inst|ED2platform_push_buttons:push_buttons|irq
        Info (176357): Destination node ED2platform:inst|ED2platform_slider_switch:slider_switch|irq
        Info (176357): Destination node ED2platform:inst|altera_reset_controller:rst_controller|WideOr0~0
        Info (176357): Destination node ED2platform:inst|ED2platform_sdram:sdram|active_cs_n~0
        Info (176357): Destination node ED2platform:inst|ED2platform_sdram:sdram|active_rnw~3
        Info (176357): Destination node ED2platform:inst|ED2platform_seg7_0to3:seg7_0to3|data~0
        Info (176357): Destination node ED2platform:inst|ED2platform_seg7_0to3:seg7_0to3|data[6]~1
        Info (176357): Destination node ED2platform:inst|ED2platform_seg7_0to3:seg7_0to3|data~2
        Info (176357): Destination node ED2platform:inst|ED2platform_seg7_0to3:seg7_0to3|data~3
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node ED2platform:inst|altera_reset_controller:rst_controller|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[31]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[30]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[29]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[28]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[27]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[26]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[25]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[24]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[23]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[22]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[21]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[20]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[19]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[18]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[17]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[16]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 26 registers into blocks of type EC
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 87 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 114 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:15
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 29% of the available device resources in the region that extends from location X46_Y37 to location X57_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 6.31 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 93 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin SD_CMD uses I/O standard 3.3-V LVTTL at AD14
    Info (169178): Pin SD_DAT0 uses I/O standard 3.3-V LVTTL at AE14
    Info (169178): Pin SD_DAT3 uses I/O standard 3.3-V LVTTL at AC14
    Info (169178): Pin lcd_data[15] uses I/O standard 3.3-V LVTTL at AG25
    Info (169178): Pin lcd_data[14] uses I/O standard 3.3-V LVTTL at AF21
    Info (169178): Pin lcd_data[13] uses I/O standard 3.3-V LVTTL at AF22
    Info (169178): Pin lcd_data[12] uses I/O standard 3.3-V LVTTL at AC22
    Info (169178): Pin lcd_data[11] uses I/O standard 3.3-V LVTTL at AE22
    Info (169178): Pin lcd_data[10] uses I/O standard 3.3-V LVTTL at AE21
    Info (169178): Pin lcd_data[9] uses I/O standard 3.3-V LVTTL at AF25
    Info (169178): Pin lcd_data[8] uses I/O standard 3.3-V LVTTL at AF15
    Info (169178): Pin lcd_data[7] uses I/O standard 3.3-V LVTTL at AF24
    Info (169178): Pin lcd_data[6] uses I/O standard 3.3-V LVTTL at AF16
    Info (169178): Pin lcd_data[5] uses I/O standard 3.3-V LVTTL at AD19
    Info (169178): Pin lcd_data[4] uses I/O standard 3.3-V LVTTL at AE15
    Info (169178): Pin lcd_data[3] uses I/O standard 3.3-V LVTTL at AC19
    Info (169178): Pin lcd_data[2] uses I/O standard 3.3-V LVTTL at AE16
    Info (169178): Pin lcd_data[1] uses I/O standard 3.3-V LVTTL at AD15
    Info (169178): Pin lcd_data[0] uses I/O standard 3.3-V LVTTL at Y16
    Info (169178): Pin SDRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1
    Info (169178): Pin SDRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4
    Info (169178): Pin SDRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin SDRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin SDRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2
    Info (169178): Pin SDRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1
    Info (169178): Pin SDRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin SDRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5
    Info (169178): Pin SDRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7
    Info (169178): Pin SDRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7
    Info (169178): Pin SDRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4
    Info (169178): Pin SDRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4
    Info (169178): Pin SDRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin SDRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2
    Info (169178): Pin SDRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin SDRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8
    Info (169178): Pin SDRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2
    Info (169178): Pin SDRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3
    Info (169178): Pin SDRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1
    Info (169178): Pin SDRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2
    Info (169178): Pin SDRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3
    Info (169178): Pin SDRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1
    Info (169178): Pin SDRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4
    Info (169178): Pin SDRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3
    Info (169178): Pin SDRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3
    Info (169178): Pin SDRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1
    Info (169178): Pin SDRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2
    Info (169178): Pin SDRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3
    Info (169178): Pin SDRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1
    Info (169178): Pin SDRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4
    Info (169178): Pin SDRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2
    Info (169178): Pin SDRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3
    Info (169178): Pin SRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AG3
    Info (169178): Pin SRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AF3
    Info (169178): Pin SRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AE4
    Info (169178): Pin SRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AE3
    Info (169178): Pin SRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AE1
    Info (169178): Pin SRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AE2
    Info (169178): Pin SRAM_DQ[9] uses I/O standard 3.3-V LVTTL at AD2
    Info (169178): Pin SRAM_DQ[8] uses I/O standard 3.3-V LVTTL at AD1
    Info (169178): Pin SRAM_DQ[7] uses I/O standard 3.3-V LVTTL at AF7
    Info (169178): Pin SRAM_DQ[6] uses I/O standard 3.3-V LVTTL at AH6
    Info (169178): Pin SRAM_DQ[5] uses I/O standard 3.3-V LVTTL at AG6
    Info (169178): Pin SRAM_DQ[4] uses I/O standard 3.3-V LVTTL at AF6
    Info (169178): Pin SRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AH4
    Info (169178): Pin SRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AG4
    Info (169178): Pin SRAM_DQ[1] uses I/O standard 3.3-V LVTTL at AF4
    Info (169178): Pin SRAM_DQ[0] uses I/O standard 3.3-V LVTTL at AH3
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2
    Info (169178): Pin touch_pen_intr uses I/O standard 3.3-V LVTTL at AH22
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at M21
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at M23
    Info (169178): Pin KEY[3] uses I/O standard 3.3-V LVTTL at R24
    Info (169178): Pin KEY[2] uses I/O standard 3.3-V LVTTL at N21
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at AC28
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at AB28
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at AD27
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at AC27
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at AC26
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at AB27
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at AB26
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at AD26
    Info (169178): Pin SW[17] uses I/O standard 3.3-V LVTTL at Y23
    Info (169178): Pin SW[16] uses I/O standard 3.3-V LVTTL at Y24
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at AB25
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at AC25
    Info (169178): Pin SW[11] uses I/O standard 3.3-V LVTTL at AB24
    Info (169178): Pin SW[10] uses I/O standard 3.3-V LVTTL at AC24
    Info (169178): Pin SW[13] uses I/O standard 3.3-V LVTTL at AA24
    Info (169178): Pin SW[12] uses I/O standard 3.3-V LVTTL at AB23
    Info (169178): Pin SW[15] uses I/O standard 3.3-V LVTTL at AA22
    Info (169178): Pin SW[14] uses I/O standard 3.3-V LVTTL at AA23
    Info (169178): Pin touch_msg[0] uses I/O standard 3.3-V LVTTL at AG22
    Info (169178): Pin touch_msg[1] uses I/O standard 3.3-V LVTTL at AD25
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SD_DAT3 has a permanently disabled output enable
Info (144001): Generated suppressed messages file G:/altera_ED2_115/test2/DE2_115.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5727 megabytes
    Info: Processing ended: Wed Apr 17 16:13:49 2019
    Info: Elapsed time: 00:01:11
    Info: Total CPU time (on all processors): 00:01:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/altera_ED2_115/test2/DE2_115.fit.smsg.


