# HDL_TASK
Realizacja zleconego zadania:
* `task1.zip` - zadanie podstawowe + rozszerzenie zadania – poziom 1 (ACLK=96MHz; SCK=8MHz)
* `task2.zip` - zadanie podstawowe + rozszerzenie zadania – poziom 1 i 2 (ACLK=140MHz; SCK=14MHz)

Note: Powyżej 8,333 MHz przestaje byc spełniany timing t1 i układ wymaga dodatkowych modyfikacji. A przynajmniej jest tak dla zaproponowanego przeze mnie rozwiązania.
