 
中 文 摘 要 ： 為延續前期 NSoC 計畫研發豐碩成果，並因應未來應用及設計
趨勢的需求，特針對行動式高畫質電視為應用基礎，繼續研
發相關前瞻無線通訊技術及展示平台實做，同時考慮 3D IC
的實做基礎，研發相關設計技術及低功率設計方法。本計畫
主要系統及其技術研發應用範圍可由下圖表示： 
 
  
3D IC 實現先進電子技術研究－林永隆教授（清華大學資訊
系） 
林永隆教授主持發展更進階的 3DIC 電子設計自動化技術。
與 Penn State University, and Peking University 合作。
完成之工作項目： 
a. Application of lower-power technologies for 
H.264/AVC codec. 
b. 3D IC design methodology and tools for video 
codec. 
c. 實現一個五層堆疊的 3DIC 
考慮 NBTI 影響之先進電源閘技術－張世杰教授（清華大學資
訊系） 
張世杰教授主持，在低漏電流功率設計上，負偏溫度不穩
定性(NBTI) 效應對使用標頭開關(header-based)的電源閘控
(power gating)設計造成了嚴重的問題。我們將研究出一新
的考量負偏溫度不穩定性的電源閘控的設計架構，來延長 P
型睡眠電晶體的壽命。我們亦與史弋宇教授(美國密蘇里科技
大學)進行國際合作，研究更多關於 3DIC 低功率設計的議
題。 
完成之工作項目： 
a. Propose a novel NBTI-aware power gating design to 
periodically turn on/off PMOS sleep transistors for 
the lifetime extension. 
b. Consider two reliability issues which are the 
voltage drop and the glitch issue on the VVDD rail. 
c. Re-produce the sleep transistor sizing approach 
from the previous works and make comparisons. 
d. Perform large experiments on as set of MCNC 
benchmarks and real designs to demonstrate the 
usefulness of our approach. 
低功耗無線通訊系統晶片平台－馬席彬教授（清華大學電機
系） 
馬席彬教授主持研發且以 3D IC 實做之高效能功率/能量的
通訊系統晶片，並應用於生物醫學、物聯網等相關系統中。
 1
行政院國家科學委員會專題研究計畫成果報告 
以 3D 晶片實作之低功耗行動高畫質電視應用之前瞻設計技術研究 
Advanced Design Technologies for Low Power mobile HDTV Application Using 3D IC  
計畫編號：NSC- 99-2220-E-007-024 
執行期限：99 年 11 月 01 日至 100 年 10 月 30 日 
主持人：林永隆   國立清華大學資訊工程學系 
計畫參與人員：張世杰、馬席彬、黃元豪教授   
 
 
一、中文摘要 
 
為延續前期 NSoC 計畫研發豐碩成果，並
因應未來應用及設計趨勢的需求，特針對行動式
高畫質電視為應用基礎，繼續研發相關前瞻無線
通訊技術及展示平台實做，同時考慮 3D IC 的實
做基礎，研發相關設計技術及低功率設計方法。
本計畫主要系統及其技術研發應用範圍可由下
圖表示： 
 
 
3D IC 實現先進電子技術研究－林永隆教授（清
華大學資訊系） 
林永隆教授主持發展更進階的 3DIC 電子設
計自動化技術。與 Penn State University, and 
Peking University 合作。 
完成之工作項目： 
a. Application of lower-power technologies 
for H.264/AVC codec. 
b. 3D IC design methodology and tools for 
video codec. 
c. 實現一個五層堆疊的 3DIC 
考慮 NBTI 影響之先進電源閘技術－張世杰教授
（清華大學資訊系） 
張世杰教授主持，在低漏電流功率設計上，
負偏溫度不穩定性(NBTI) 效應對使用標頭
開關(header-based)的電源閘控(power gating)
設計造成了嚴重的問題。我們將研究出一新
的考量負偏溫度不穩定性的電源閘控的設
計架構，來延長 P 型睡眠電晶體的壽命。我
們亦與史弋宇教授(美國密蘇里科技大學)進
行國際合作，研究更多關於 3DIC 低功率設
計的議題。 
完成之工作項目： 
a. Propose a novel NBTI-aware power gating 
design to periodically turn on/off PMOS 
sleep transistors for the lifetime extension. 
b. Consider two reliability issues which are 
the voltage drop and the glitch issue on the 
VVDD rail. 
c. Re-produce the sleep transistor sizing 
approach from the previous works and 
make comparisons. 
d. Perform large experiments on as set of 
MCNC benchmarks and real designs to 
demonstrate the usefulness of our approach. 
低功耗無線通訊系統晶片平台－馬席彬教授（清
華大學電機系） 
馬席彬教授主持研發且以 3D IC 實做之高效
能功率/能量的通訊系統晶片，並應用於生物
醫學、物聯網等相關系統中。同時繼續與加
州大學洛杉磯分校及大阪府立大學進行國
際合作，以獲得更多研究成果。 
完成之工作項目： 
a. 進行RF+AMS模組之基頻SoC平台整合。 
b. 以 8051 實作通訊協定（software）。 
c. Android 應用程式撰寫及平台整合。 
d. 整合完整通訊 SoC 平台成果展示。 
e. 撰寫研究成果報告及發表論文。 
前瞻基頻數位訊號處理器關鍵矽智財－黃元豪教
授（清華大學電機系） 
黃元豪教授主持前瞻基頻數位訊號處理器關
鍵矽智財之開發，將整合射頻收發機與類比
前 端 電 路 於 先 前 已 研 發 完 成 的
MIMO-OFDM FPGA 系統中。除此之外，我
 3
frames," IEEE International Conference on Multimedia & 
Expo (ICME), July 2011, Barcelona, Spain. 
 
2. 專利 
(1) 上下文之調適性二進制算術解碼器之解
碼方法，中華民國專利發明第 I─314657
號，發明人：陳建文、林永隆。 
(2) ㄧ種用於超高解析度之顯示框壓縮系統
及方法，申請中(TW)，發明人：楊惠婷、
林永隆。 
(3) 電源啟動次序控制系統及其空制方法，
申請中(TW 及 US)，發明人：陳世豪，
林永隆。 
3. 技術移轉 
(1) 適用於車內通訊之電力線通訊基頻訊號
處理器矽智產，工研院資通所 
(2) 整合 Android 手機之隨身無線心電圖監
控平台，台大醫院-台灣大學-聯發科技醫電中
心 
(3) Convolutional MAP 解碼器矽智財，工業
技術研究院（技轉金額：NT$300,000） 
 
4. 競賽得獎 
頒獎單位 得獎年月 獎項名稱 作品名稱 
所屬 
子計畫
旺宏電子 2011/7 旺宏金矽獎 評審團銅獎 
適用於多輸入多
輸出正交分頻多
工之內插式 QR
分解處理器 
黃元豪
國家實驗研
究院系統晶
片中心 
2011/8 
2011 CIC 晶
片製作優良
設計獎 
適用於多輸入多
輸出正交分頻多
工之內插式 QR
分解處理器 
黃元豪
國家實驗研
究院系統晶
片中心 
2011/8 
2011 CIC 晶
片製作佳作
設計獎 
支援多輸入多輸
出解碼器之晶格
簡化演算法之設
計與實作 
黃元豪
ASP-DAC 2011/1 
ASP-DAC 
university 
LSI design 
contest 
Design and 
Implementation 
of a High 
Performance 
Closed-Loop 
MIMO 
Communications 
with Ultra Low 
Complexity 
Handset 
馬席彬
 
5. 其他（例如：可展示技術名稱、擬開發
產品名稱……） 
1. We propose a novel power gating 
structure to periodically turn on 
appropriate sizes of sleep transistors to 
safely keep the functionality while to 
turn off unnecessary sleep transistors 
to recover from NBTI effect 
2. We also design a Glitch-Aware(GA) 
flip-flop (FF) to alleviate two 
important phenomena during the 
shifting process, which are the voltage 
drop and the glitch on the VVDD rail. 
3. 可 展 示 技 術 (1) 完 整 無 線
MIMO-OFDMA 系統 SoC 展示驗證
平台(具射頻、基頻、簡單通訊協定
及應用層模組) 
4. 可展示技術(2)生醫應用之與 Android
手機整合之隨身無線心電圖監控系
統平台。 
5. 可技轉項目：適用於感知無線電之低
能耗高解析度之寬頻頻譜感知矽智
產，包含系統演算法、晶片驗證完成
之完整矽智產。 
6. 研究相關衍生題目，在 2011/7 與北
京清華合提兩岸清華合作計畫，主要
研究重點在具有無線電感知功能之
物聯網系統關鍵技術開發。 
主要創新技術 
3D IC 實現先進電子技術研究－林永隆教授（清
華大學資訊系） 
To address the “memory wall” challenge, on-chip 
memory stacking has been proposed as a promising 
solution. The stacking memory adopts three-dimensional 
(3D) IC technology, which leverages through-silicon-vias 
(TSVs) to connect layers, to dramatically reduce the 
access latency and improve the bandwidth without the 
constraint of I/O pins. To demonstrate the feasibility of 
3D memory stacking, this paper introduces a customized 
3D Double-Data-Rate (DDR) SDRAM controller design, 
which communicates with DRAM layers by TSVs. In 
addition, we propose a parallel access policy to further 
improve the performance. The 3D DDR controller is 
integrated in a 3D stacking System-on-Chip (SoC) 
architecture, where a high-bandwidth 3D DRAM chip is 
stacked on the top. The 3D SoC is divided into two logic 
layers with each having an area of 2.5 × 5.0mm2, with a 
3-layer 2Gb DRAM stacking. The whole chip has been 
fabricated in Chartered 130nm low-power process and 
Tezzaron's 3D bonding technology. The simulation result 
shows that the on-chip DRAM controller can run as fast 
as 133MHz and provide 4.25GB/s data bandwidth in a 
single channel and 8.5GB/s with parallel access policy. 
 
 
 5
Size 95 x 95 x 45 mm
Weight 150 g
Gain 900 V/V
Pass band 0.964-198.94 Hz
Micro-Processor Arduino nano
ADC resolution 10 bits
Sampling rate 400 Hz
Wireless transceiver Bluetooth
Data rate 0.8KB/sec
Power consumption(idle) 207 mW
Power consumption(active) 336 mW
Operation time 5 hours
 
3. 適用於感知無線電之低能耗高解析度之寬頻
頻譜感知矽智產 
將前期計畫開發的高解析度寬頻頻譜感知演算法
進行晶片設計，主要重點在維持高解析度(寬頻頻
譜偵測)及高正確性(>90%感知正確性)，並加入低
能耗實作目標。本計劃已完成晶片實作及量測，
可由下圖數據中得知，所開發的矽智產除了提供
前述的設計需求外，另外也是目前文獻中能耗最
低的晶片。 
  
DPSS 
Windows
Detector 
Table
FFT
Spectrum 
Register
( )
( )
ˆ ( )
ˆ ( ) (1 )
mt
K
mt
K K
S f
S f

   
( )ˆ mtS
( )
0
( )
( ) 1
( )
1
ˆ ( )
ˆ ( )ˆ ( )
        
ˆ ( )
mt
mt
mt
mt
M
S f
S fS f
S f 
        


2 


)(ˆ )(1 fS mt
)(ˆ )(2 fS
mt
)(ˆ )(3 fS
mt
)(ˆ )( fS mtk
1d
2d
3d
kd
)(ˆ )(2 fSd mtkk
Chip Spec.
Technology TSMC 90 nm
Supply voltage 1 V
Gate Count 430 k
Max. Frequency 122 MHz
Max. Throughput 20 Mbps
Power Consumption 30.9 mW
Package CQFP-128
Bonding Pad CUP
Core Area 1057 × 1057 (µm2)
Chip Area 1557 × 1557 (µm2)
[19] This Work
Technology 65 nm 90 nm
Clock Rate 200 MHz 65 MHz
Sensing Time < 50 ms 220 µs
Sensing Bandwidth 200 MHz 122 MHz
Sensing Type Wide-band 200 kHz Wide-band 122 kHz
Gate Count 875 k 430 k
Area 0.98 mm2 1.11 mm2
Normalized Area 1.87 mm2 1.11 mm2
Power 25.1 mW 12.3 mW
Normalized Power 34.7 mW 12.3 mW
Normalized P/BW 0.17 0.1
Power × Sensing Time 1252 µJ 2.7 µJ
[20] This Work
Technology 0.18 µm 90 nm
Clock Rate 58.9 MHz 65 MHz
Number of User 10 1
Processor Exec. Time 10 µs 220 µs
Data Exchange Time 128 µs 0
Total Sensing Time 138 µs 220 µs
Sensing Bandwidth 7 MHz @ β = 10256 122 MHz
Sensing Type Single Primary User Wide-band 122 kHz
Gate Count 77 k × 10 430 k
Area 0.76 mm2 × 10 1.11 mm2
Normalized Area 0.19 mm2 × 10 1.11 mm2
Power 1.19 mW × 10 12.3 mW
Normalized Power 0.19 mW × 10 12.3 mW
Processor Energy 0.011 µJ × 10 2.7 µJ
Transmission Energy 12.8 µJ 0
Total Energy 12.9 µJ 2.7 µJ
Yu, T‐CAS I,2011
Chien, T‐CAS I,2011
 
前瞻基頻數位訊號處理器關鍵矽智財－黃元豪教
授（清華大學電機系） 
1. 使用內建 SNR 估測器之節能 4x4 STTC 
MIMO Viterbi 解碼器矽智財 
 應用在 STTC 編碼 4x4 MIMO 多天線傳輸系統
中之解碼器。本晶片採用了 TSMC 1P9M 
CMOS 製程，core 面積為 0.98 mm2。最高運算
時脈為 83.33MHz。在 4×4 的天線數時，功率
消 耗 分 別 為 7.94mW (QPSK) 、 10.02mW 
(8PSK) 、 12.2mW (16QAM) 。  採 用 了
T-algorithm 節能技術，功率降低比例為最高為
17.62%。 
    
圖一、4x4 STTC MIMO 解碼器架構與雛型晶片圖 
 2. 高效能 8x8 多輸入多輸出解碼器(8x8 
MIMO Detector) 
應用在無編碼 8x8 MIMO多天線傳輸系統中之
解碼器。使用 TSMC 90nm 1P9M CMOS 製程
來下線，晶片運作在 123 MHz 下約需耗 120 
mW 的 power consumption。在 64-QAM 的調變
方式下可以得到到 2.9Gbps 的 high 
throughput，為目前文獻中唯一含有完整 MIMO
前處理的 8x8MIMO 處理器，而且為運算吞吐
量最高的晶片。 
   
 
    圖二、8x8 MIMO Detector 架構圖與布局圖    
 
 
舉辦，因此我今年可以使用一次機票，就可以參加兩個重要的國際會議。VLSI symposia 是
IC 設計領域除了 ISSCC 之外另一個重要的會議，每年都在日本跟夏威夷輪流舉辦。原本是
只有固態相關的議程，但後來電路方面越來越重要，因此又另外開了一個 symposium on VLSI 
circuits。因為接收的文章數量相當少，因此接受率反而較 ISSCC 要低很多。今年度剛好我
在 UCLA 做短期研究的 group (Prof. Dejan Markovic)成績非常好，總共有三篇論文被接受，
算是表現非常優異，因此我今年也與他們一起來參加會議。 
 
今年邀請的 keynote 非常特別，第一天第一場是邀請日本太空發展的研究人員來講太空科技
相關的發展應用，第二場是邀請 UC Berkeley 的 Yan Rabaey 談他之前提過很多次的 wireless 
device 應用在 cloud 的計畫。第二天則是先請 Nvidia 來談 multi-core GPU 相關的發展與應
用，之後請日本做醫療器材有名的 Omron 公司來介紹他們在生醫電子方面的發展。兩天的
keynote 算是有些特別的應用介紹以及搭上目前熱門的潮流，符合不同領域的需求。 
 
接下來的就是一般的各領域的 session，基本上大部分仍是以射頻、類比或混合性訊號電路為
主，數位電路只有少數幾篇。Prof. Markovic 主要的論文是應用在 cognitive radio 上的
multi-band spectrum sensing 晶片，還有應用在 FPGA 上的高速 I/O 電路，以及目前生醫相
關的神經訊號 spike sorting 演算法晶片。主要的貢獻都在於非常的 power efficient 以及
scalability 相當好。這個會議比較短，只有兩天就結束了。 
 
二、與會心得 
 
這次剛好兩個重要會議都在京都舉辦，因此可以節省相當多旅運費。 
 
這幾年不管在通訊或是 IC 設計上，其實已經較少令人驚艷的題目，因此這幾年參加這些重要
會議，一方面看看有什麼值得做的研究方向，一方面重點在於認識相關領域的研究人員，尋
找合作的機會。這幾年參加會議下來，看起來參加這種國際會議相當重要，這幾年的努力也
有一些初步成績。 
 
在通訊領域，由於若要加入相關 technical committee 運作，除了要常發表論文外，則必須每
次都要參加會議，讓大家都認識你，也知道你常幫忙學會活動，這樣就比較容易加入。去年
globecom 時，就發生 WTC 有某一個台灣的教授想要競選 TC 的 chair，但是他從來沒有參加
TC 的運作，也沒有人認識他，因此當然沒有辦法選上。 
 
三、攜回資料名稱及內容 
 
會議論文光碟。 
修課的可能性，會中參與人員均持正面態度，後續相關會再做更進一步的協商，將嘗試明年暑
假進行的可能。 
 
第三天到天津進行訪問，早上在天津大學，主要是與信息學院、資訊學院與自動化學院教
授進行交流。因為路程較遠，因此到達時比較沒有太多時間可以討論，僅就相關領域大致介紹，
不過其中因為祁忠勇教授與楊晉生副院長很熟，因此交流進行得很順利，對我們也非常的友
善，表達積極合作的意願。下午之後就到隔壁的南開大學信息學院參訪，南開大學這次也很有
意願與我們交流，派出了非常多相關領域教授，在半導體、電力、通訊、計算機方面都有相關
教授出席。雖然看的出其資源較少，然而根據南開歷年的表現，發現真的老師跟學生在理論方
面的訓練相當紮實，培養出來的學生也非常優秀。其中與我領域較相近的有兩位教授，吳虹教
授與劉海員教授，會中有很熱烈的交流，我當天晚上也馬上寫了封信給他們，得到他們很正面
的回覆，有關共同研究與互訪均有很大興趣，之後應該可以繼續討論合作事宜。 
 
二、心得 
此次參訪，發現大陸學校目前的資源其實很豐富，不過不平均的現象還是很嚴重，清華是
重點學校因此計畫經費非常多，然而在南開大學，排名也算在全中國三四名左右，然而由其學
校建築與經費來看，所分配到的經費非常的少。因此在策略上，若要與北京清華交流，可以讓
新竹清華的學生過去，接收那邊學生的刺激，激勵台灣學生，而針對南開大學的合作，可以吸
引其學生前來台灣就讀，或是招收其博士後研究員，均可將其相當好的人力資源與我們共同合
作。 
國科會補助計畫衍生研發成果推廣資料表
日期:2012/01/11
國科會補助計畫
計畫名稱: 以3D晶片實做之低功耗行動高畫質電視應用之前瞻設計技術研究
計畫主持人: 林永隆
計畫編號: 99-2220-E-007-024- 學門領域: 晶片科技計畫--目標導向型研究
計畫
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
1.We propose a novel power gating structure to periodically turn on 
appropriate sizes of sleep transistors to safely keep the functionality 
while to turn off unnecessary sleep transistors to recover from NBTI 
effect 
2.We also design a Glitch-Aware(GA) flip-flop (FF) to alleviate two 
important phenomena during the shifting process, which are the voltage 
drop and the glitch on the VVDD rail. 
3.可展示技術(1)完整無線 MIMO-OFDMA 系統 SoC 展示驗證平台(具射頻、基頻、
簡單通訊協定及應用層模組) 
4.可展示技術(2)生醫應用之與 Android 手機整合之隨身無線心電圖監控系統
平台。 
5.可技轉項目：適用於感知無線電之低能耗高解析度之寬頻頻譜感知矽智產，
包含系統演算法、晶片驗證完成之完整矽智產。 
6.研究相關衍生題目，在 2011/7 與北京清華合提兩岸清華合作計畫，主要研究
重點在具有無線電感知功能之物聯網系統關鍵技術開發。 
 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
