[請益] UVM 通用驗證方法學 - 看板 Tech_Job - 批踢踢實業坊作者mrsix (六本六十六)看板Tech_Job標題[請益] UVM 通用驗證方法學時間Tue Apr 12 04:37:05 2016之後工作應該會用到，所以最近這一兩個月在研究SystemVerilog和UVM。SV語法學起來上手算快，畢竟以前有一些C++物件導向的基礎，所以看SV和看C++差不多。至於UVM目前算是了解一些基本觀念，例如Sequencer將不同Sequence中的Transaction送到Driver處理，所以Sequence和Driver中間如何溝通會是個關鍵。現在是參考一個印度人寫的驗證網站，同時搭配accellera的操作手冊，但是學起來總覺得很生硬，很多東西知道了概念，但是卻不知道怎麼用。想請教版上專業還有甚麼額外的資源可以補充，謝謝。--※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 68.181.207.204※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1460407028.A.932.html推 toyman: 看synopsys或者cadence 的範例推 funningboy: https://github.com/funningboy/smtdv/tree/master/li→ funningboy: b/smtdv_common/sv推文自動更新已關閉