[
  {
    "doc_number": "2012257218",
    "invention_title": "回路及び回路の駆動方法",
    "abstract": "【課題】消費電力を低減する。【解決手段】入力信号を元に論理演算処理を行い、論理演算処理の結果に応じて設定される電位を記憶データとして保持し、記憶データに応じた値の信号を出力信号として出力する機能を有する演算回路を具備し、演算回路は、論理演算処理を行う演算部と、記憶データの電位を、論理演算処理の結果に応じた電位に設定するか否かを制御する第１の電界効果トランジスタと、記憶データの電位を、基準電位に設定するか否かを制御する第２の電界効果トランジスタと、記憶データに応じた値の信号を出力信号として出力するか否かを制御する第３の電界効果トランジスタと、を備える。【選択図】図１",
    "claims": [
      "【請求項1】入力信号を元に論理演算処理を行い、前記論理演算処理の結果に応じて設定される電位を記憶データとして保持し、前記記憶データに応じた値の信号を出力信号として出力する機能を有する演算回路を具備し、 前記演算回路は、 前記論理演算処理を行う演算部と、 前記記憶データの電位を、前記論理演算処理の結果に応じた電位に設定するか否かを制御する第１の電界効果トランジスタと、 前記記憶データの電位を、基準電位に設定するか否かを制御する第２の電界効果トランジスタと、 前記記憶データに応じた値の信号を出力信号として出力するか否かを制御する第３の電界効果トランジスタと、を備え、 前記第１及び第２の電界効果トランジスタのそれぞれ、若しくは前記第３の電界効果トランジスタ、又は前記第１乃至第３の電界効果トランジスタのそれぞれにおける、チャネル幅１μｍあたりのオフ電流は、１０ａＡ以下であることを特徴とする回路。",
      "【請求項2】請求項１の回路において、 前記第１の電界効果トランジスタ及び前記第２の電界効果トランジスタのそれぞれ、若しくは前記第３の電界効果トランジスタ、又は前記第１の電界効果トランジスタ乃至前記第３の電界効果トランジスタのそれぞれにおける、チャネル幅１μｍあたりのオフ電流は、１ｚＡ以下であることを特徴とする回路。",
      "【請求項3】請求項１又は請求項２の回路において、 前記第１の電界効果トランジスタ及び前記第２の電界効果トランジスタのそれぞれ、若しくは前記第３の電界効果トランジスタ、又は前記第１の電界効果トランジスタ乃至前記第３の電界効果トランジスタのそれぞれは、チャネルが形成される酸化物半導体層を含むことを特徴とする回路。",
      "【請求項4】請求項３の回路において、 前記酸化物半導体層は、ｃ軸に配向し、且つａｂ面、表面又は界面の方向から見て三角形状又は六角形状の原子配列を有し、前記ｃ軸において金属原子が層状又は前記金属原子と酸素原子とが層状に配列し、前記ａｂ面においてａ軸又はｂ軸の向きが異なる結晶を含むことを特徴とする回路。",
      "【請求項5】請求項１乃至請求項４のいずれか一項に記載の回路の駆動方法であって、 第１の期間において、前記第１の電界効果トランジスタをオフ状態にし、前記第２の電界効果トランジスタをオン状態にし、前記第３の電界効果トランジスタをオフ状態にすることと、 前記第１の期間の後の第２の期間において、前記第１の電界効果トランジスタをオン状態にし、前記第２の電界効果トランジスタをオフ状態にし、前記第３の電界効果トランジスタをオフ状態にすることと、 前記第２の期間の後の第３の期間において、前記第１の電界効果トランジスタをオフ状態にし、前記第２の電界効果トランジスタをオフ状態にし、前記第３の電界効果トランジスタをオン状態にすることと、を含むことを特徴とする回路の駆動方法。"
    ],
    "description": {
      "technical_field": [
        "本発明の一態様は、回路に関する。"
      ],
      "background_art": [
        "近年、電子機器のさらなる高性能化のために、システムＬＳＩなど、複数の機能を有する集積回路が１つのチップにより構成された演算処理装置の開発が進められている。",
        "上記演算処理装置では、例えば同一基板上にＣＭＯＳ回路を用いた演算回路及び記憶回路などの機能回路が別々に設けられ、データバスとなる配線を介して演算回路及び記憶回路との間でデータの転送が行われる（例えば特許文献１）。",
        "さらに、演算回路の一部に記憶手段を備え、論理演算処理機能及びデータ保持機能を併せ持つ演算回路が提案されている。上記演算回路では、データバスを介さずに論理演算処理の結果のデータを記憶することができるため、消費電力を低減することができる。"
      ],
      "disclosure": {
        "tech_problem": [
          "しかしながら、従来の演算回路では、記憶手段が揮発性であるため、演算回路のデータを保持するためには、別途不揮発性の記憶回路にデータを待避させる必要があった。よって、データを待避させる際にも電力が消費されるため、従来の演算回路において、低消費電力化は不十分である。",
          "また、従来の演算回路では、記憶手段を構成する素子の数が多く、回路面積が大きいといった問題があった。",
          "本発明の一態様では、消費電力を低減することを課題の一つとする。また、本発明の一態様では、消費電力を低減し、且つ回路面積を小さくすることを課題の一つとする。"
        ],
        "tech_solution": [
          "本発明の一態様では、複数の演算回路を具備し、演算回路の構成を、演算部と、出力信号の電位を演算部の論理演算処理の結果に応じた値に設定するか否かを制御する第１のトランジスタと、出力信号の電位を演算部の基準電位に応じた値に設定するか否かを制御する第２のトランジスタと、出力信号の電位を第１のトランジスタ及び第２のトランジスタの接続箇所の電位に応じた値に設定するか否かを制御する第３のトランジスタと、を備え、上記第１のトランジスタ及び第２のトランジスタ、若しくは第３のトランジスタ、又は第１のトランジスタ乃至第３のトランジスタとして、オフ電流の低い電界効果トランジスタを用いる構成にすることにより、論理演算処理を行う機能、及び論理演算処理の結果を表すデータを記憶する機能を併せ持つ回路を提供する。",
          "上記回路では、各演算回路においてオフ電流の低い電界効果トランジスタを用いたトランジスタをオフ状態にすることにより、データを保持することができる。さらに、上記トランジスタをオフ状態にすることにより、長期間データを記憶することができる。",
          "本発明の一態様は、入力信号を元に論理演算処理を行い、論理演算処理の結果に応じて設定される電位を記憶データとして保持し、記憶データに応じた値の信号を出力信号として出力する機能を有する演算回路を具備し、演算回路は、論理演算処理を行う演算部と、記憶データの電位を、論理演算処理の結果に応じた電位に設定するか否かを制御する第１の電界効果トランジスタと、記憶データの電位を、基準電位に設定するか否かを制御する第２の電界効果トランジスタと、記憶データに応じた値の信号を出力信号として出力するか否かを制御する第３の電界効果トランジスタと、を備え、第１及び第２の電界効果トランジスタのそれぞれ、若しくは第３の電界効果トランジスタ、又は第１乃至第３の電界効果トランジスタのそれぞれにおける、チャネル幅１μｍあたりのオフ電流は、１０ａＡ以下である回路である。"
        ],
        "advantageous_effects": [
          "本発明の一態様により、電力の消費を抑制しつつデータを保持することができるため、消費電力を低減することができる。"
        ]
      },
      "best_mode": [
        "本発明を説明するための実施の形態の一例について、図面を用いて以下に説明する。なお、本発明の趣旨及びその範囲から逸脱することなく実施の形態の内容を変更することは、当業者であれば容易である。よって、本発明は、以下に示す実施の形態の記載内容に限定されない。",
        "なお、各実施の形態の内容を互いに適宜組み合わせることができる。また、各実施の形態の内容を互いに置き換えることができる。",
        "また、第１、第２などの序数は、構成要素の混同を避けるために付しており、各構成要素の数は、序数の数に限定されない。",
        "（実施の形態１） 本実施の形態では、記憶手段を備え、論理演算処理を行う機能及び論理演算処理の結果のデータを記憶する機能を有する演算回路を複数具備する集積回路の例について説明する。",
        "本実施の形態における集積回路の例について、図１を用いて説明する。",
        "図１（Ａ）に示す集積回路は、演算回路１０１＿１と、演算回路１０１＿２と、を具備する。",
        "演算回路１０１＿１には、入力信号ＩｎＡ＿１が入力され、演算回路１０１＿１は、入力信号ＩｎＡ＿１を元に論理演算処理を行い、論理演算処理の結果に応じた値の出力信号ＯｕｔＱ＿１を出力する機能を有する。なお、互いに異なる複数の信号を入力信号ＩｎＡ＿１としてもよい。",
        "演算回路１０１＿２には、入力信号の一つとして演算回路１０１＿１の出力信号、及び入力信号ＩｎＡ＿２が入力され、演算回路１０１＿２は、入力信号ＩｎＡ＿２を元に論理演算処理を行い、論理演算処理の結果に応じた値の出力信号ＯｕｔＱ＿２を出力する機能を有する。なお、互いに異なる複数の信号を入力信号ＩｎＡ＿２としてもよい。",
        "演算回路１０１＿１及び演算回路１０１＿２のそれぞれは、演算部１１１と、トランジスタ１２１と、トランジスタ１２２と、インバータ１３１と、トランジスタ１２３と、を備える。なお、演算回路１０１＿１及び演算回路１０１＿２を必ずしも同じ構成でなくてもよく、少なくとも演算回路１０１＿１が、演算部１１１と、トランジスタ１２１と、トランジスタ１２２と、インバータ１３１と、トランジスタ１２３と、を備える構成であればよい。",
        "演算部１１１は、論理演算処理を行う機能を有する。",
        "演算部１１１は、信号入力端子と、第１端子と、第２端子と、を有する。このとき、信号入力端子には、入力信号（演算回路１０１＿１では入力信号ＩｎＡ＿１、演算回路１０１＿２では演算回路１０１＿１の出力信号及び入力信号ＩｎＡ＿２）が入力され、第２端子には、電位Ｖｂが与えられ、演算部１１１は、信号入力端子に入力される入力信号に応じて論理演算処理を行う。また、演算部１１１では、論理演算処理の結果に応じて第１端子と第２端子を導通状態にするか否かが設定される。",
        "トランジスタ１２１は、出力信号ＯｕｔＱ（演算回路１０１＿１では出力信号ＯｕｔＱ＿１、演算回路１０１＿２では演算回路１０１＿１の出力信号ＯｕｔＱ＿２）の電位を演算部１１１の論理演算処理の結果に応じた値にするか否かを制御する機能を有する。",
        "トランジスタ１２１としては、例えば電界効果トランジスタを用いることができる。このとき、トランジスタ１２１のソース及びドレインの一方の電位が演算部１１１における論理演算処理の結果に応じて設定される。また、トランジスタ１２１のゲートには、例えばクロック信号ＣＬＫ１が入力されるが、これに限定されず、トランジスタ１２１の状態を変化させることができるように、トランジスタ１２１のゲートに他の信号又は電圧が与えられる構成でもよい。",
        "トランジスタ１２２は、出力信号ＯｕｔＱ＿１の電位を基準電位にするか否かを制御する機能を有する。",
        "トランジスタ１２２としては、例えば電界効果トランジスタを用いることができる。このとき、トランジスタ１２２のソース及びドレインの一方には、基準電位となる電位Ｖａが与えられ、トランジスタ１２２のソース及びドレインの他方は、トランジスタ１２１のソース及びドレインの他方に電気的に接続され、該接続箇所をノードＦＮ（演算回路１０１＿１ではノードＦＮ＿１、演算回路１０１＿２ではノードＦＮ＿２）ともいう。また、トランジスタ１２２のゲートには、例えばクロック信号ＣＬＫ２が入力されるが、これに限定されず、トランジスタ１２２の状態を変化させることができるように、トランジスタ１２２のゲートに他の信号又は電圧が与えられる構成でもよい。",
        "インバータ１３１は、ノードＦＮ（演算回路１０１＿１ではノードＦＮ＿１、演算回路１０１＿２ではノードＦＮ＿２）の電位に応じた値の信号を出力する機能を有する。インバータ１３１には、ノードＦＮ（演算回路１０１＿１ではノードＦＮ＿１、演算回路１０１＿２ではノードＦＮ＿２）の電位の信号が入力され、インバータ１３１は、入力された信号に応じた値の出力信号ＯｕｔＱ（演算回路１０１＿１では出力信号ＯｕｔＱ＿１、演算回路１０１＿２では出力信号ＯｕｔＱ＿２）を出力する。なお、必ずしもインバータ１３１を設けなくてもよく、ノードＦＮ（演算回路１０１＿１ではノードＦＮ＿１、演算回路１０１＿２ではノードＦＮ＿２）において電荷を保持することができる構成であればインバータ１３１が無い構成にしてもよい。また、例えば、インバータ１３１の代わりにスイッチ又はバッファなどを設けてもよい。",
        "トランジスタ１２３は、ノードＦＮ（演算回路１０１＿１ではノードＦＮ＿１、演算回路１０１＿２ではノードＦＮ＿２）の電位に応じた値の信号を出力信号ＯｕｔＱ（演算回路１０１＿１では出力信号ＯｕｔＱ＿１、演算回路１０１＿２では出力信号ＯｕｔＱ＿２）として出力するか否かを制御する機能を有する。",
        "トランジスタ１２３としては、例えば電界効果トランジスタを用いることができる。このとき、トランジスタ１２３のソース及びドレインの一方の電位は、ノードＦＮ（演算回路１０１＿１ではノードＦＮ＿１、演算回路１０１＿２ではノードＦＮ＿２）の電位に応じた値になる。例えば、トランジスタ１２３のソース及びドレインの一方には、インバータ１３１の出力信号が入力される。また、トランジスタ１２３のゲートには、例えばクロック信号ＣＬＫ３が入力されるが、これに限定されず、トランジスタ１２３の状態を変化させることができるように、トランジスタ１２３のゲートに他の信号又は電圧が与えられる構成でもよい。また、演算回路１０１＿１におけるトランジスタ１２３のソース及びドレインの他方は、演算回路１０１＿２における演算部１１１に電気的に接続される。",
        "トランジスタ１２１及びトランジスタ１２２のそれぞれ、若しくはトランジスタ１２３、又はトランジスタ１２１乃至トランジスタ１２３のそれぞれとしては、オフ電流が低いトランジスタを用いることができる。このとき、上記トランジスタのオフ電流は、チャネル幅１μｍあたり１０ａＡ（１×１０−１７Ａ）以下、好ましくはチャネル幅１μｍあたり１ａＡ（１×１０−１８Ａ）以下、さらに好ましくはチャネル幅１μｍあたり１０ｚＡ（１×１０−２０Ａ）以下、さらに好ましくはチャネル幅１μｍあたり１ｚＡ（１×１０−２１Ａ）以下、さらに好ましくはチャネル幅１μｍあたり１００ｙＡ（１×１０−２２Ａ）以下である。",
        "上記オフ電流の低いトランジスタとしては、例えばシリコンよりバンドギャップが広く、例えば２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上であり、チャネルが形成される半導体層を含むトランジスタを用いることができる。上記バンドギャップの広いトランジスタとしては、例えばチャネルが形成される酸化物半導体層を含む電界効果トランジスタなどを用いることができる。",
        "なお、図１（Ａ）において、トランジスタ１２１乃至トランジスタ１２３として用いられている回路記号は、一例として上記酸化物半導体層を含むトランジスタであることを表す回路記号であるが、これに限定されない。",
        "また、電位Ｖａ及び電位Ｖｂの一方は、高電源電位Ｖｄｄであり、電位Ｖａ及び電位Ｖｂの他方は、低電源電位Ｖｓｓである。高電源電位Ｖｄｄは、相対的に低電源電位Ｖｓｓより高い値の電位であり、低電源電位Ｖｓｓは、相対的に高電源電位Ｖｄｄより低い値の電位である。電位Ｖａ及び電位Ｖｂの値は、例えばトランジスタの極性などにより互いに入れ替わる場合がある。また、電位Ｖａ及び電位Ｖｂの電位差を電源電圧としてもよい。",
        "また、クロック信号ＣＬＫ１としては、例えばクロック信号ＣＬＫ２より１周期未満の範囲で位相が遅れたクロック信号を用いることができる。また、クロック信号ＣＬＫ３としては、例えばクロック信号ＣＬＫ１より１周期未満の範囲で位相が遅れたクロック信号を用いることができる。",
        "また、演算回路１０１＿１及び演算回路１０１＿２の構成は必ずしも同じでなくてもよく、例えば少なくとも一つの演算回路が演算部１１１、トランジスタ１２１、トランジスタ１２２、インバータ１３１、及びトランジスタ１２３を備える構成であればよい。",
        "次に、本実施の形態における集積回路の駆動方法例として、図１（Ａ）に示す集積回路の駆動方法例について、図１（Ｂ）に示すタイミングチャートを用いて説明する。ここでは一例として、トランジスタ１２１乃至トランジスタ１２３を、上記酸化物半導体層を含むＮチャネル型の電界効果トランジスタとする。また、ハイレベルのときのクロック信号ＣＬＫ１乃至クロック信号ＣＬＫ３の電位を電位ＶＨとし、ローレベルのときのクロック信号ＣＬＫ１乃至クロック信号ＣＬＫ３の電位を電位ＶＬとする。また、電位Ｖａを電源電位Ｖｄｄとし、電位Ｖｂを接地電位Ｖｇｎｄとする。",
        "まず、トランジスタ１２１をオフ状態にし、トランジスタ１２２をオン状態にし、トランジスタ１２３をオフ状態にする。例えば、図１（Ｂ）における期間Ｔ１１において、クロック信号ＣＬＫ１がローレベルになることにより、トランジスタ１２１がオフ状態になり、クロック信号ＣＬＫ２がハイレベルになることにより、トランジスタ１２２がオン状態になり、クロック信号ＣＬＫ３がローレベルになることにより、トランジスタ１２３がオフ状態になる。",
        "このとき、ノードＦＮ＿１及びノードＦＮ＿２の電位が電位Ｖａと同等の値になる。よって、ノードＦＮ＿１及びノードＦＮ＿２がプリチャージされる。",
        "次に、トランジスタ１２１をオン状態にし、トランジスタ１２２をオフ状態にし、トランジスタ１２３をオフ状態にする。例えば、図１（Ｂ）における期間Ｔ１１の後の期間Ｔ１２において、クロック信号ＣＬＫ１がハイレベルになることにより、トランジスタ１２１がオン状態になり、クロック信号ＣＬＫ２がローレベルになることにより、トランジスタ１２２がオフ状態になる。",
        "このとき、演算部１１１における入力信号ＩｎＡ＿１及び入力信号ＩｎＡ＿２に従った論理演算処理の結果に応じてノードＦＮ＿１及びノードＦＮ＿２の電位が設定される。例えば、図１（Ｂ）における期間Ｔ１２では、演算回路１０１＿１において演算部１１１の論理演算処理の結果に応じて演算部１１１の第１端子と第２端子が導通状態になり、ノードＦＮ＿１の電荷が徐々に放出され、ノードＦＮ＿１の電位は、電位Ｖｂと同等の値になる。なお、これに限定されず、ノードＦＮ＿２の電位を変化させてもよい。さらに、トランジスタ１２３のソース及びドレインの一方の電位は、インバータ１３１の出力信号の電位に応じて設定される、つまりノードＦＮ＿１又はノードＦＮ＿２の電位に応じて設定される。",
        "次に、トランジスタ１２１をオフ状態にし、トランジスタ１２２をオフ状態にし、トランジスタ１２３をオン状態にする。例えば、図１（Ｂ）における期間Ｔ１２の後の期間Ｔ１３において、クロック信号ＣＬＫ３がハイレベルになることにより、トランジスタ１２３がオン状態になる。",
        "このとき、期間Ｔ１３に示すように、出力信号ＯｕｔＱ＿１は、ハイレベルになり、出力信号ＯｕｔＱ＿２は、ローレベルになる。その結果、演算部１１１の入力信号の値が決定する。",
        "その後、例えば、図１（Ｂ）の期間Ｔ１３の後の期間Ｔ１４のように、トランジスタ１２１をオフ状態にし、トランジスタ１２２をオン状態にし、トランジスタ１２３をオフ状態にしてもよい。",
        "このとき、ノードＦＮ＿１及びノードＦＮ＿２の電位が電位Ｖａと同等の値になる。よって、ノードＦＮ＿１及びノードＦＮ＿２がプリチャージされる。",
        "次に、期間Ｔ１４の後の期間Ｔ１５において、トランジスタ１２１をオン状態にし、トランジスタ１２２をオフ状態にし、トランジスタ１２３をオフ状態にする。",
        "このとき、期間Ｔ１５に示すように、演算回路１０１＿１において、演算部１１１の論理演算処理の結果に応じて演算部１１１の第１端子と第２端子が非導通状態になる。また、演算回路１０１＿２において、演算部１１１の第１端子と第２端子が導通状態になり、ノードＦＮ＿２の電荷が徐々に放出され、ノードＦＮ＿２の電位が変化する。",
        "次に、期間Ｔ１５の後の期間Ｔ１６に示すように、トランジスタ１２１をオフ状態にし、トランジスタ１２２をオフ状態にし、トランジスタ１２３をオン状態にする。",
        "このとき、図１（Ｂ）における期間Ｔ１６に示すように、出力信号ＯｕｔＱ＿１は、ローレベルになり、出力信号ＯｕｔＱ＿２は、ハイレベルになる。その結果、演算部１１１の入力信号の値が決定する。",
        "また、トランジスタ１２１及びトランジスタ１２２がノーマリ・オフ型のトランジスタである場合、及び集積回路への電源電圧の供給を停止することもできる。集積回路への電源電圧の供給を停止する場合、少なくともクロック信号ＣＬＫ１及びクロック信号ＣＬＫ２、又はクロック信号ＣＬＫ１乃至クロック信号ＣＬＫ３をローレベルと同等の値の電位にし、集積回路へのクロック信号ＣＬＫ１及びクロック信号ＣＬＫ２の供給、又はクロック信号ＣＬＫ１乃至クロック信号ＣＬＫ３の供給を停止させた後に、集積回路への電源電圧の供給を停止する。",
        "このとき、トランジスタ１２１乃至トランジスタ１２３のゲートの電位は、ローレベルと同等の状態になるため、トランジスタ１２１乃至トランジスタ１２３がオフ状態になる。しかし、演算回路１０１＿１のノードＦＮ＿１及び演算回路１０１＿２のノードＦＮ＿２の電位は記憶データとして保持される。",
        "以上が、図１（Ａ）に示す集積回路の駆動方法例の説明である。",
        "なお、図１（Ａ）に示す構成に限定されず、クロック信号ＣＬＫ３を用いずに演算回路を構成することもできる。クロック信号ＣＬＫ３を用いない演算回路の構成例について図２（Ａ）に示す。",
        "図２（Ａ）に示す演算回路は、図１（Ａ）に示すトランジスタ１２３の代わりにＰチャネル型の電界効果トランジスタであるトランジスタ１２４及びトランジスタ１２５を設けた構成である。",
        "このとき、トランジスタ１２４のゲートには、クロック信号ＣＬＫ１及びクロック信号ＣＬＫ２の一方（図２（Ａ）ではクロック信号ＣＬＫ１）が入力され、トランジスタ１２４のソース及びドレインの一方には、インバータ１３１の出力信号が入力され、トランジスタ１２４のソース及びドレインの他方の電位は、ノードＦＮ（演算回路１０１＿１ではノードＦＮ＿１、演算回路１０１＿２ではノードＦＮ＿２）の電位に応じて設定される。また、トランジスタ１２５のゲートには、クロック信号ＣＬＫ１及びクロック信号ＣＬＫ２の他方（図２（Ａ）ではクロック信号ＣＬＫ２）が入力され、トランジスタ１２５のソース及びドレインの一方は、トランジスタ１２４のソース及びドレインの他方に電気的に接続される。",
        "さらに、図２（Ａ）に示す集積回路の駆動方法例では、図２（Ｂ）に示すように、期間Ｔ１１及び期間Ｔ１４において、トランジスタ１２４がオン状態になり、トランジスタ１２５がオフ状態になる。また、期間Ｔ１２及び期間Ｔ１５において、トランジスタ１２４がオフ状態になり、トランジスタ１２５がオン状態になる。また、期間Ｔ１３及び期間Ｔ１６において、トランジスタ１２４がオン状態になり、トランジスタ１２５がオン状態になる。その他の動作については図１（Ａ）に示す集積回路の駆動方法例の説明と同じであるため、図１（Ａ）に示す集積回路の駆動方法例の説明を適宜援用する。",
        "また、図１及び図２に示す演算回路１０１＿１及び演算回路１０１＿２では、演算部１１１の構成により、様々な論理演算を行うことができる。一例として、図１（Ａ）に示す演算回路の構成例について図３乃至図５に示す。なお、図３乃至図５では、便宜のため演算回路１０１＿１の構成のみ示すが、これに限定されず、演算回路１０１＿２についても同様の構成を適用することができる。",
        "図３に示す演算回路は、ＮＯＴ演算を行う演算回路の例である。図３に示す演算回路では、Ｐチャネル型の電界効果トランジスタであるトランジスタ１５１を用いて演算部１１１を構成することにより、ＮＯＴ演算を行うことができる。このとき、トランジスタ１５１のソース及びドレインの一方は、トランジスタ１２１のソース及びドレインの一方に電気的に接続され、トランジスタ１５１のソース及びドレインの他方には、電位Ｖｂが与えられ、トランジスタ１５１のゲートには、入力信号ＩｎＡ＿１が入力される。",
        "図４（Ａ）に示す演算回路は、ＡＮＤ演算を行う演算回路の例である。図４（Ａ）に示す演算回路では、Ｎチャネル型の電界効果トランジスタであるトランジスタ１６１及びトランジスタ１６２を用いて構成することにより、ＡＮＤ演算を行うことができる。このとき、トランジスタ１６１のソース及びドレインの一方は、トランジスタ１２１のソース及びドレインの一方に電気的に接続され、トランジスタ１６１のゲートには、入力信号ＩｎＡ１＿１が入力される。また、トランジスタ１６２のソース及びドレインの一方は、トランジスタ１６１のソース及びドレインの他方に電気的に接続され、トランジスタ１６２のソース及びドレインの他方には、電位Ｖｂが与えられ、トランジスタ１６２のゲートには、入力信号ＩｎＡ２＿１が入力される。",
        "図４（Ｂ）に示す演算回路は、ＯＲ演算を行う演算回路の例である。図４（Ｂ）に示す演算回路では、Ｐチャネル型の電界効果トランジスタであるトランジスタ１７１及びトランジスタ１７２を用いて構成することにより、ＯＲ演算を行うことができる。このとき、トランジスタ１７１のソース及びドレインの一方は、トランジスタ１２１のソース及びドレインの一方に電気的に接続され、トランジスタ１７１のソース及びドレインの他方には、電位Ｖｂが与えられ、トランジスタ１７１のゲートには、入力信号ＩｎＡ１＿１が入力される。また、トランジスタ１７２のソース及びドレインの一方は、トランジスタ１２１のソース及びドレインの一方に電気的に接続され、トランジスタ１７２のソース及びドレインの他方には、電位Ｖｂが与えられ、トランジスタ１７２のゲートには、入力信号ＩｎＡ２＿１が入力される。",
        "図４（Ｃ）に示す演算回路は、ＥＮＯＲ演算を行う演算回路の例である。図４（Ｃ）に示す演算回路では、Ｎチャネル型の電界効果トランジスタであるトランジスタ１８１及びトランジスタ１８２と、Ｐチャネル型の電界効果トランジスタであるトランジスタ１８３及びトランジスタ１８４とを用いて構成することにより、ＥＮＯＲ演算を行うことができる。このとき、トランジスタ１８１のソース及びドレインの一方は、トランジスタ１２１のソース及びドレインの一方に電気的に接続され、トランジスタ１８１のゲートには、入力信号ＩｎＡ１＿１が入力される。また、トランジスタ１８２のソース及びドレインの一方は、トランジスタ１８１のソース及びドレインの他方に電気的に接続され、トランジスタ１８２のソース及びドレインの他方には、電位Ｖｂが与えられ、トランジスタ１８２のゲートには、入力信号ＩｎＡ２＿１が入力される。また、トランジスタ１８３のソース及びドレインの一方は、トランジスタ１２１のソース及びドレインの一方に電気的に接続され、トランジスタ１８３のゲートには、入力信号ＩｎＡ１＿１が入力される。また、トランジスタ１８４のソース及びドレインの一方は、トランジスタ１８３のソース及びドレインの他方に電気的に接続され、トランジスタ１８４のソース及びドレインの他方には、電位Ｖｂが与えられ、トランジスタ１８４のゲートには、入力信号ＩｎＡ２＿１が入力される。",
        "なお、図５（Ａ）に示すように、図４（Ａ）に示すトランジスタ１６１及びトランジスタ１６２をＰチャネル型の電界効果トランジスタにすることにより、ＮＡＮＤ演算を行う演算回路を構成することもできる。また、図５（Ｂ）に示すように、図４（Ｂ）に示すトランジスタ１７１及びトランジスタ１７２をＮチャネル型の電界効果トランジスタにすることにより、ＮＯＲ演算を行う演算回路を構成することもできる。また、図５（Ｃ）に示すように、図４（Ｃ）に示すトランジスタ１８２をＰチャネル型の電界効果トランジスタにし、トランジスタ１８４をＮチャネル型の電界効果トランジスタにすることにより、ＥＯＲ演算を行う演算回路を構成することもできる。",
        "また、本実施の形態の集積回路における演算回路の例は、上記構成に限定されず、例えば図１乃至図５のいずれか一つに示す演算回路を複数用いて、複数の信号を出力信号として出力する演算回路を構成することもできる。",
        "図１乃至図５を用いて説明したように、本実施の形態における集積回路の一例では、第１の演算回路（例えば演算回路１０１＿１）及び第２の演算回路（例えば演算回路１０１＿２）を備え、第１の演算回路は、論理演算処理を行う演算部と、出力信号の電位を上記演算部の論理演算処理の結果に応じた値にするか否かを制御する第１のトランジスタ（例えばトランジスタ１２１）と、出力信号の電位を基準電位に応じた値に設定するか否かを制御する第２のトランジスタ（例えばトランジスタ１２２）と、第１のトランジスタ及び第２のトランジスタにより設定された電位を出力信号として出力するか否かを制御する第３のトランジスタ（例えばトランジスタ１２３）と、を備えることにより、論理演算処理を行う機能、及びデータを記憶する機能を併せ持つ演算回路を構成することができる。例えば、第１のトランジスタ及び第２のトランジスタをオフ状態にすることにより、保持容量などを用いなくとも演算回路にデータを記憶することができる。また、上記構成にすることにより、演算回路の構成を相補的な構成とする必要がないため、演算回路のトランジスタの数を、ＣＭＯＳ回路で構成する場合に比べて少なくすることができる。また、信号線の数を少なくすることができるため、回路面積を小さくすることができる。また、貫通電流を抑制することができ、消費電力を低減することができる。",
        "また、本実施の形態における集積回路の一例では、上記第１のトランジスタ及び上記第２のトランジスタのそれぞれ、若しくは第３のトランジスタ、又は上記第１のトランジスタ乃至第３のトランジスタとしてオフ電流の低い電界効果トランジスタを用いることにより、オフ状態のときにおけるトランジスタのリーク電流を少なくすることができる。よって、長期のデータの保持が可能となり、他の不揮発性記憶回路にデータを待避させる必要がなくなるため、動作速度を向上させることができ、また、消費電力を低減することができる。",
        "さらに、表１はＭＲＡＭに用いられる磁気トンネル接合素子（ＭＴＪ素子ともいう）と、酸化物半導体を用いたトランジスタ及びシリコン半導体を用いたトランジスタの積層（ＯＳ／Ｓｉともいう）を備える場合の上記不揮発性記憶回路との対比を示す。",
        "ＭＴＪ素子としては、磁性材料が用いられる。このため、ＭＴＪ素子をキュリー温度以上にすると磁性が失われてしまう欠点がある。また、ＭＴＪ素子は電流駆動であるため、シリコンのバイポーラデバイスと相性が良いが、バイポーラデバイスは集積化に不向きである。さらに、ＭＴＪ素子は、メモリの大容量化によって書き込み電流が増大し、消費電力が増大してしまうといった問題がある。",
        "また、ＭＴＪ素子は、磁界耐性が弱く、強磁界にさらされるとスピンの向きが狂いやすい。また、ＭＴＪ素子に用いる磁性体は、ナノスケールにすることにより磁化揺らぎが生じる。",
        "また、ＭＴＪ素子はビット当たりの材料コストから見ても高価である。",
        "一方、本実施の形態で示す酸化物半導体を用いたトランジスタは、チャネルを形成する半導体材料が金属酸化物であること以外は、素子構造や動作原理がシリコンＭＯＳＦＥＴと同様である。また、酸化物半導体を用いたトランジスタは磁界の影響を受けず、ソフトエラーも生じにくい。このことからシリコン集積回路と非常に整合性が良いといえる。",
        "（実施の形態２） 本実施の形態では、上記実施の形態に示す演算回路のトランジスタに適用可能な酸化物半導体層を含む電界効果トランジスタの例について説明する。",
        "本実施の形態におけるトランジスタの構造例について、図６を用いて説明する。",
        "図６（Ａ）に示すトランジスタは、導電層６０１＿ａと、絶縁層６０２＿ａと、半導体層６０３＿ａと、導電層６０５ａ＿ａと、導電層６０５ｂ＿ａと、を含む。",
        "半導体層６０３＿ａは、領域６０４ａ＿ａ及び領域６０４ｂ＿ａを含む。領域６０４ａ＿ａ及び領域６０４ｂ＿ａは、互いに離間し、それぞれドーパントが添加された領域である。なお、領域６０４ａ＿ａ及び領域６０４ｂ＿ａの間の領域がチャネル形成領域になる。半導体層６０３＿ａは、被素子形成層６００＿ａの上に設けられる。なお、必ずしも領域６０４ａ＿ａ及び領域６０４ｂ＿ａを設けなくてもよい。",
        "導電層６０５ａ＿ａ及び導電層６０５ｂ＿ａは、半導体層６０３＿ａの上に設けられ、半導体層６０３＿ａに電気的に接続される。また、導電層６０５ａ＿ａ及び導電層６０５ｂ＿ａの側面は、テーパ状である。",
        "また、導電層６０５ａ＿ａは、領域６０４ａ＿ａの一部に重畳するが、必ずしもこれに限定されない。導電層６０５ａ＿ａを領域６０４ａ＿ａの一部に重畳させることにより、導電層６０５ａ＿ａ及び領域６０４ａ＿ａの間の抵抗値を小さくすることができる。また、導電層６０５ａ＿ａに重畳する半導体層６０３＿ａの領域の全てが領域６０４ａ＿ａである構造にしてもよい。",
        "また、導電層６０５ｂ＿ａは、領域６０４ｂ＿ａの一部に重畳するが、必ずしもこれに限定されない。導電層６０５ｂ＿ａを領域６０４ｂ＿ａの一部に重畳させることにより、導電層６０５ｂ＿ａ及び領域６０４ｂ＿ａの間の抵抗を小さくすることができる。また、導電層６０５ｂ＿ａに重畳する半導体層６０３＿ａの領域の全てが領域６０４ｂ＿ａである構造にしてもよい。",
        "絶縁層６０２＿ａは、半導体層６０３＿ａ、導電層６０５ａ＿ａ、及び導電層６０５ｂ＿ａの上に設けられる。",
        "導電層６０１＿ａは、絶縁層６０２＿ａの一部の上に設けられ、絶縁層６０２＿ａを介して半導体層６０３＿ａに重畳する。絶縁層６０２＿ａを介して導電層６０１＿ａと重畳する半導体層６０３＿ａの領域がチャネル形成領域になる。",
        "また、図６（Ｂ）に示すトランジスタは、導電層６０１＿ｂと、絶縁層６０２＿ｂと、半導体層６０３＿ｂと、導電層６０５ａ＿ｂと、導電層６０５ｂ＿ｂと、絶縁層６０６ａと、絶縁層６０６ｂと、絶縁層６０７と、を含む。",
        "半導体層６０３＿ｂは、領域６０４ａ＿ｂ及び領域６０４ｂ＿ｂを含む。領域６０４ａ＿ｂ及び領域６０４ｂ＿ｂは、互いに離間し、それぞれドーパントが添加された領域である。半導体層６０３＿ｂは、例えば導電層６０５ａ＿ｂ、導電層６０５ｂ＿ｂ、及び被素子形成層６００＿ｂの上に設けられ、導電層６０５ａ＿ｂ及び導電層６０５ｂ＿ｂに電気的に接続される。なお、必ずしも領域６０４ａ＿ｂ及び領域６０４ｂ＿ｂを設けなくてもよい。",
        "絶縁層６０２＿ｂは、半導体層６０３＿ｂの一部の上に設けられる。",
        "導電層６０１＿ｂは、絶縁層６０２＿ｂの一部の上に設けられ、絶縁層６０２＿ｂを介して半導体層６０３＿ｂに重畳する。なお、絶縁層６０２＿ｂを介して導電層６０１＿ｂと重畳する半導体層６０３＿ｂの領域がトランジスタのチャネル形成領域になる。なお、導電層６０１＿ｂの上に絶縁層が設けられていてもよい。",
        "絶縁層６０６ａは、絶縁層６０２＿ｂの上に設けられ、導電層６０１＿ｂにおける一対の側面の一方に接する。",
        "絶縁層６０６ｂは、絶縁層６０２＿ｂの上に設けられ、導電層６０１＿ｂにおける一対の側面の他方に接する。",
        "なお、絶縁層６０２＿ｂを介して絶縁層６０６ａ及び絶縁層６０６ｂに重畳する領域６０４ａ＿ｂ及び領域６０４ｂ＿ｂの部分のドーパントの濃度は、絶縁層６０６ａ及び絶縁層６０６ｂに重畳しない領域６０４ａ＿ｂ及び領域６０４ｂ＿ｂの部分のドーパントの濃度より低くてもよい。",
        "導電層６０５ａ＿ｂ及び導電層６０５ｂ＿ｂは、半導体層６０３＿ｂの上に設けられる。",
        "導電層６０５ａ＿ｂは、領域６０４ａ＿ｂに電気的に接続される。また、導電層６０５ａ＿ｂは、絶縁層６０６ａに接する。",
        "導電層６０５ｂ＿ｂは、領域６０４ｂ＿ｂに電気的に接続される。また、導電層６０５ｂ＿ｂは、絶縁層６０６ｂに接する。",
        "絶縁層６０７は、導電層６０１＿ｂ、導電層６０５ａ＿ｂ、導電層６０５ｂ＿ｂ、絶縁層６０６ａ、及び絶縁層６０６ｂの上に設けられる。",
        "さらに、図６（Ａ）及び図６（Ｂ）に示す各構成要素について説明する。",
        "被素子形成層６００＿ａ及び被素子形成層６００＿ｂとしては、例えば絶縁層、又は絶縁表面を有する基板などを用いることができる。また、予め素子が形成された層を被素子形成層６００＿ａ及び被素子形成層６００＿ｂとして用いることもできる。",
        "導電層６０１＿ａ及び導電層６０１＿ｂのそれぞれは、トランジスタのゲートとしての機能を有する。なお、トランジスタのゲートとしての機能を有する層をゲート電極又はゲート配線ともいう。",
        "導電層６０１＿ａ及び導電層６０１＿ｂとしては、例えばモリブデン、マグネシウム、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層６０１＿ａ及び導電層６０１＿ｂに適用可能な材料の積層により、導電層６０１＿ａ及び導電層６０１＿ｂを構成することもできる。",
        "絶縁層６０２＿ａ及び絶縁層６０２＿ｂのそれぞれは、トランジスタのゲート絶縁層としての機能を有する。",
        "絶縁層６０２＿ａ及び絶縁層６０２＿ｂとしては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、酸化ハフニウム層、又は酸化ランタン層を用いることができる。また、絶縁層６０２＿ａ及び絶縁層６０２＿ｂに適用可能な材料の積層により絶縁層６０２＿ａ及び絶縁層６０２＿ｂを構成することもできる。",
        "また、絶縁層６０２＿ａ及び絶縁層６０２＿ｂとしては、例えば元素周期表における第１３族元素及び酸素元素を含む材料の絶縁層を用いることもできる。例えば、半導体層６０３＿ａ及び半導体層６０３＿ｂが第１３族元素を含む場合に、半導体層６０３＿ａ及び半導体層６０３＿ｂに接する絶縁層として第１３族元素を含む絶縁層を用いることにより、該絶縁層と酸化物半導体層との界面の状態を良好にすることができる。",
        "第１３族元素及び酸素元素を含む材料としては、例えば酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどが挙げられる。なお、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多い物質のことをいい、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上の物質のことをいう。例えば、Ａｌ２Ｏｘ（ｘ＝３＋α、αは０より大きく１より小さい値）、Ｇａ２Ｏｘ（ｘ＝３＋α、αは０より大きく１より小さい値）、又はＧａｘＡｌ２−ｘＯ３＋α（ｘは０より大きく２より小さい値、αは０より大きく１より小さい値）で表記される材料を用いることもできる。",
        "また、絶縁層６０２＿ａ及び絶縁層６０２＿ｂに適用可能な材料の層の積層により絶縁層６０２＿ａ及び絶縁層６０２＿ｂを構成することもできる。例えば、複数のＧａ２Ｏｘで表記される酸化ガリウムを含む層の積層により絶縁層６０２＿ａ及び絶縁層６０２＿ｂを構成してもよい。また、Ｇａ２Ｏｘで表記される酸化ガリウムを含む絶縁層及びＡｌ２Ｏｘで表記される酸化アルミニウムを含む絶縁層の積層により絶縁層６０２＿ａ及び絶縁層６０２＿ｂを構成してもよい。",
        "半導体層６０３＿ａ及び半導体層６０３＿ｂのそれぞれは、トランジスタのチャネルが形成される層としての機能を有する。半導体層６０３＿ａ及び半導体層６０３＿ｂに適用可能な酸化物半導体としては、例えばＩｎ系酸化物（例えば酸化インジウムなど）、Ｓｎ系酸化物（例えば酸化スズなど）、又はＺｎ系酸化物（例えば酸化亜鉛など）などを用いることができる。",
        "また、上記金属酸化物としては、例えば、四元系金属酸化物、三元系金属酸化物、二元系金属酸化物などの金属酸化物を用いることもできる。なお、上記酸化物半導体として適用可能な金属酸化物は、特性のばらつきを減らすためのスタビライザーとしてガリウムを含んでいてもよい。また、上記酸化物半導体として適用可能な金属酸化物は、上記スタビライザーとしてスズを含んでいてもよい。また、上記酸化物半導体として適用可能な金属酸化物は、上記スタビライザーとしてハフニウムを含んでいてもよい。また、上記酸化物半導体として適用可能な金属酸化物は、上記スタビライザーとしてアルミニウムを含んでいてもよい。また、上記酸化物半導体として適用可能な金属酸化物は、上記スタビライザーとして、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、及びルテチウムの一つ又は複数を含んでいてもよい。また、上記酸化物半導体として適用可能な金属酸化物は、酸化シリコンを含んでいてもよい。",
        "例えば、四元系金属酸化物としては、例えばＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物などを用いることができる。",
        "また、三元系金属酸化物としては、例えばＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯともいう）、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、又はＩｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、又はＩｎ−Ｌｕ−Ｚｎ系酸化物などを用いることができる。",
        "また、二元系金属酸化物としては、例えばＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｓｎ系酸化物、又はＩｎ−Ｇａ系酸化物などを用いることができる。",
        "なお、例えばＩｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。",
        "また、酸化物半導体としては、ＩｎＬＯ３（ＺｎＯ）ｍ（ｍは０より大きい数）で表記される材料を用いることもできる。ＩｎＬＯ３（ＺｎＯ）ｍのＬは、Ｇａ、Ａｌ、Ｍｎ、及びＣｏから選ばれた一つ又は複数の金属元素を示す。",
        "また、酸化物半導体としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）又はＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。また、酸化物半導体としては、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）又はＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。",
        "しかし、これらに限られず、必要とする半導体特性（移動度、閾値電圧、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。",
        "酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。",
        "また、半導体層６０３＿ａ及び半導体層６０３＿ｂとしては、ｃ軸に配向し、かつａｂ面、表面又は界面の方向から見て三角形状又は六角形状の原子配列を有し、ｃ軸において金属原子が層状又は金属原子と酸素原子とが層状に配列しており、ａｂ面においてａ軸又はｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌともいう）の層を用いることができる。",
        "ＣＡＡＣは、単結晶ではないが、非晶質のみから形成されている材料でもない。また、ＣＡＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。",
        "ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣを構成する個々の結晶部分のｃ軸は、一定の方向（例えば、ＣＡＡＣが形成される基板面、ＣＡＡＣの表面などに垂直な方向）に揃っていてもよい。又は、ＣＡＡＣを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣが形成される基板面、ＣＡＡＣの表面などに垂直な方向）を向いていてもよい。",
        "ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。",
        "このようなＣＡＡＣの例としては、例えば膜状に形成され、膜表面又は基板面に垂直な方向から観察すると三角形又は六角形の原子配列が認められ、かつその膜断面を観察すると金属原子又は金属原子及び酸素原子（又は窒素原子）の層状配列が認められる結晶を挙げることもできる。",
        "また、酸化物半導体としては、ｃ軸方向に配向する結晶領域の組成がＩｎ１＋σＧａ１−σＯ３（ＺｎＯ）Ｍ（ただし、０＜σ＜１、Ｍ＝１以上３以下の数）で表され、ｃ軸方向に配向する結晶領域を含む全体の半導体層の組成がＩｎＰＧａＱＯＲ（ＺｎＯ）Ｍ（ただし、０＜Ｐ＜２、０＜Ｑ＜２、Ｍ＝１以上３以下の数）で表される材料を用いることもできる。",
        "また、例えば、半導体層６０３＿ａ及び半導体層６０３＿ｂがＣＡＡＣの酸化物半導体層の場合において、トランジスタのチャネル長を３０ｎｍとするとき、半導体層６０３＿ａ及び半導体層６０３＿ｂの厚さを例えば５ｎｍ程度にしてもトランジスタにおける短チャネル効果を抑制することができる。",
        "ここで、ＣＡＡＣに含まれる結晶構造例について図７乃至図１０を用いてさらに説明する。なお、特に断りがない限り、図７乃至図１０は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図７において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。",
        "図７（Ａ）では、１個の６配位のインジウム原子（６配位のＩｎともいう）と６配位のＩｎに近接する６個の４配位の酸素原子（４配位のＯともいう）と、を有する構造を示す。なお、Ｉｎなどの１個の金属原子と該金属原子に近接する酸素原子により構成される部分を小グループという。また、図７（Ａ）では、便宜のため、八面体構造を平面構造で示している。また、図７（Ａ）の上半分及び下半分には、それぞれ３個ずつ４配位のＯがある。また、図７（Ａ）に示す小グループの総電荷は０である。",
        "図７（Ｂ）では、１個の５配位のＧａと、５配位のＧａに近接する３個の３配位の酸素原子（３配位のＯともいう）と、５配位のＧａに近接する２個の４配位のＯと、を有する構造を示す。３個の３配位のＯのそれぞれは、いずれもａｂ面に存在する。また、図７（Ｂ）の上半分及び下半分のそれぞれには、１個ずつ４配位のＯがある。また、インジウム原子には、６配位だけではなく、５配位のインジウム原子（５配位のＩｎ）も存在するため、５配位のＩｎと、３個の３配位のＯと、２個の４配位のＯにより、図７（Ｂ）に示す構造を構成することもできる。また、図７（Ｂ）に示す小グループの総電荷は０である。",
        "図７（Ｃ）では、１個の４配位の亜鉛原子（４配位のＺｎともいう）と、４配位のＺｎに近接する４個の４配位のＯと、を有する構造を示す。図７（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。また、図７（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の４配位のＯがあってもよい。なお、図７（Ｃ）に示す小グループの総電荷は０である。",
        "図７（Ｄ）では、１個の６配位のスズ原子（６配位のＳｎともいう）と、６配位のＳｎに近接する６個の４配位のＯと、を有する構造を示す。図７（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。なお、図７（Ｄ）に示す小グループの総電荷は＋１となる。",
        "図７（Ｅ）では、２個の亜鉛原子を含む小グループを示す。図７（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図７（Ｅ）に示す小グループの総電荷は−１となる。",
        "なお、複数の小グループの集合体を中グループといい、複数の中グループの集合体を大グループという。",
        "ここで、上記小グループ同士が結合する規則について説明する。例えば、図７（Ａ）に示す６配位のＩｎの上半分における３個の４配位のＯは、下方向に近接する３個の６配位のＩｎに結合し、下半分における３個の４配位のＯは、上方向に近接する３個の６配位のＩｎに結合する。また、５配位のＧａの上半分における１個の３配位のＯは、下方向に近接する１個の５配位のＧａに結合し、下半分における１個の３配位のＯは、上方向に近接する１個の５配位のＧａに結合する。また、４配位のＺｎの上半分における１個の４配位のＯは、下方向に近接する１個の４配位のＺｎに結合し、下半分における３個のＯは、上方向に近接する３個の４配位のＺｎに結合する。このように、金属原子の上方向における４配位のＯの数と、そのＯの下方向に近接する金属原子の数は等しく、同様に金属原子の下方向における４配位のＯの数と、そのＯの上方向に近接する金属原子の数は等しい。このとき、Ｏは４配位なので、下方向に近接する金属原子の数と、上方向に近接する金属原子の数の和は４になる。従って、金属原子の上方向における４配位のＯの数と、別の金属原子の下方向における４配位のＯの数との和が４個のとき、金属原子を有する二種の小グループ同士は、結合することができる。例えば、６配位の金属原子（Ｉｎ又はＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子又は４配位の金属原子と結合することになる。",
        "これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、この他にも、層構造の合計の電荷が０となるように、複数の小グループが結合して中グループを構成する。",
        "さらに、図８（Ａ）では、Ｉｎ−Ｓｎ−Ｚｎ系酸化物の層構造を構成する中グループのモデル図を示す。また、図８（Ｂ）では、３つの中グループで構成される大グループを示す。また、図８（Ｃ）では、図８（Ｂ）に示す層構造をｃ軸方向から観察した場合の原子配列を示す。",
        "なお、図８（Ａ）では、便宜のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎの上半分及び下半分のそれぞれに３個ずつ４配位のＯがあることを、丸枠の３として示している。同様に、図８（Ａ）において、Ｉｎの上半分及び下半分のそれぞれには、１個ずつ４配位のＯがあることを、丸枠の１として示している。また、同様に、図８（Ａ）では、下半分に１個の４配位のＯがあり、上半分に３個の４配位のＯがあるＺｎと、上半分に１個の４配位のＯがあり、下半分に３個の４配位のＯがあるＺｎと、を示している。",
        "図８（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ系酸化物の層構造を構成する中グループでは、上から順に、４配位のＯが３個ずつ上半分及び下半分にあるＳｎが、４配位のＯが１個ずつ上半分及び下半分にあるＩｎに結合し、該Ｉｎが、上半分に３個の４配位のＯがあるＺｎに結合し、且つ下半分の１個の４配位のＯ及び上記Ｚｎを介して、４配位のＯが３個ずつ上半分及び下半分にあるＩｎと結合し、該Ｉｎ原子が、上半分に１個の４配位のＯがあるＺｎ原子２個からなる小グループと結合し、且つ該小グループの下半分における１個の４配位のＯを介して４配位のＯが３個ずつ上半分及び下半分にあるＳｎ原子と結合している。複数の上記中グループが結合することにより、大グループが構成される。",
        "ここで、３配位のＯ及び４配位のＯの場合、結合１本当たりの電荷は、それぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位又は５配位）、Ｚｎ（４配位）、Ｓｎ（５配位又は６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含む小グループの電荷は＋１となる。そのため、Ｓｎを含む層構造を形成するためには、＋１である電荷を打ち消す−１の電荷が必要となる。電荷が−１となる構造として、図７（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。",
        "さらに、図８（Ｂ）に示す大グループが繰り返された構造にすることにより、Ｉｎ−Ｓｎ−Ｚｎ系酸化物の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ酸化物の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０又は自然数）とする組成式で表すことができる。",
        "また、本実施の形態に示す他の四元系金属酸化物、三元系金属酸化物、二元系金属酸化物、その他の金属酸化物などを用いた場合も同様である。",
        "例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物の層構造を構成する中グループのモデル図を図９（Ａ）に示す。",
        "図９（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ系酸化物の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分及び下半分にあるＩｎが、４配位のＯが１個上半分にあるＺｎに結合し、且つ該Ｚｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分及び下半分にあるＧａに結合し、且つ該Ｇａの下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分及び下半分にあるＩｎに結合している構成である。複数の上記中グループが結合することにより、大グループが構成される。",
        "図９（Ｂ）では、３つの中グループで構成される大グループを示す。また、図９（Ｂ）に示す層構造をｃ軸方向から観察した場合の原子配列を図９（Ｃ）に示す。",
        "ここで、Ｉｎ（６配位又は５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、Ｚｎ及びＧａのいずれかを含む小グループの電荷は０となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に０となる。",
        "なお、Ｉｎ−Ｇａ−Ｚｎ系酸化物の層構造を構成する中グループは、図９（Ａ）に示した中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせて大グループを構成することもできる。",
        "具体的には、図９（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｇａ−Ｚｎ系酸化物の結晶を得ることができる。得られるＩｎ−Ｇａ−Ｚｎ系酸化物の層構造は、ＩｎＧａＯ３（ＺｎＯ）ｎ（ｎは自然数。）とする組成式で表される。",
        "ｎ＝１（ＩｎＧａＺｎＯ４）の場合、例えば結晶構造を図１０（Ａ）に示す構造にすることができる。また、Ｇａ及びＩｎは５配位をとるため、図７（Ｂ）を用いて説明したように、結晶構造を図１０（Ａ）に示す結晶構造におけるＧａがＩｎに置き換わった構造にすることもできる。",
        "また、ｎ＝２（ＩｎＧａＺｎ２Ｏ５）の場合、例えば結晶構造を図１０（Ｂ）に示す結晶構造にすることができる。なお、Ｇａ及びＩｎは５配位をとるため、図７（Ｂ）を用いて説明したように、結晶構造を図１０（Ｂ）に示す結晶構造におけるＧａがＩｎに置き換わった構造にすることもできる。",
        "以上がＣＡＡＣの構造例の説明である。ＣＡＡＣのように結晶性を有する酸化物半導体は、アモルファスの酸化物半導体と比べて欠陥が少ない。",
        "さらに、図６（Ａ）及び図６（Ｂ）に示す領域６０４ａ＿ａ、領域６０４ｂ＿ａ、領域６０４ａ＿ｂ、及び領域６０４ｂ＿ｂは、ドーパントが添加され、トランジスタのソース又はドレインとしての機能を有する。ドーパントとしては、例えば元素周期表における１３族の元素（例えば硼素など）、元素周期表における１５族の元素（例えば窒素、リン、及び砒素の一つ又は複数）、及び希ガス元素（例えばヘリウム、アルゴン、及びキセノンの一つ又は複数）の一つ又は複数を用いることができる。なお、トランジスタのソースとしての機能を有する領域をソース領域ともいい、トランジスタのドレインとしての機能を有する領域をドレイン領域ともいう。領域６０４ａ＿ａ、領域６０４ｂ＿ａ、領域６０４ａ＿ｂ、及び領域６０４ｂ＿ｂにドーパントを添加することにより導電層との間の抵抗を小さくすることができるため、トランジスタを微細化することができる。",
        "導電層６０５ａ＿ａ、導電層６０５ｂ＿ａ、導電層６０５ａ＿ｂ、及び導電層６０５ｂ＿ｂのそれぞれは、トランジスタのソース又はドレインとしての機能を有する。なお、トランジスタのソースとしての機能を有する層をソース電極又はソース配線ともいい、トランジスタのドレインとしての機能を有する層をドレイン電極又はドレイン配線ともいう。",
        "導電層６０５ａ＿ａ、導電層６０５ｂ＿ａ、導電層６０５ａ＿ｂ、及び導電層６０５ｂ＿ｂとしては、例えばアルミニウム、マグネシウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。例えば、銅、マグネシウム、及びアルミニウムを含む合金材料の層により、導電層６０５ａ＿ａ、導電層６０５ｂ＿ａ、導電層６０５ａ＿ｂ、及び導電層６０５ｂ＿ｂを構成することができる。また、導電層６０５ａ＿ａ、導電層６０５ｂ＿ａ、導電層６０５ａ＿ｂ、及び導電層６０５ｂ＿ｂに適用可能な材料の積層により、導電層６０５ａ＿ａ、導電層６０５ｂ＿ａ、導電層６０５ａ＿ｂ、及び導電層６０５ｂ＿ｂを構成することもできる。例えば、銅、マグネシウム、及びアルミニウムを含む合金材料の層と銅を含む層の積層により、導電層６０５ａ＿ａ、導電層６０５ｂ＿ａ、導電層６０５ａ＿ｂ、及び導電層６０５ｂ＿ｂを構成することができる。",
        "また、導電層６０５ａ＿ａ、導電層６０５ｂ＿ａ、導電層６０５ａ＿ｂ、及び導電層６０５ｂ＿ｂとしては、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ、又は酸化インジウム酸化亜鉛を用いることができる。なお、導電層６０５ａ＿ａ、導電層６０５ｂ＿ａ、導電層６０５ａ＿ｂ、及び導電層６０５ｂ＿ｂに適用可能な導電性の金属酸化物は、酸化シリコンを含んでいてもよい。",
        "絶縁層６０６ａ及び絶縁層６０６ｂとしては、例えば絶縁層６０２＿ａ及び絶縁層６０２＿ｂに適用可能な材料の層を用いることができる。また、絶縁層６０６ａ及び絶縁層６０６ｂに適用可能な材料の積層により、絶縁層６０６ａ及び絶縁層６０６ｂを構成してもよい。",
        "絶縁層６０７は、トランジスタへの不純物の侵入を抑制する保護絶縁層としての機能を有する。",
        "絶縁層６０７としては、例えば絶縁層６０２＿ａ及び絶縁層６０２＿ｂに適用可能な材料の層を用いることができる。また、絶縁層６０７に適用可能な材料の積層により、絶縁層６０７を構成してもよい。例えば、酸化シリコン層、酸化アルミニウム層などにより、絶縁層６０７を構成してもよい。例えば、酸化アルミニウム層を用いることにより、半導体層６０３＿ｂへの不純物の侵入抑制効果をより高めることができ、また、半導体層６０３＿ｂ中の酸素の脱離抑制効果を高めることができる。",
        "なお、本実施の形態のトランジスタを、チャネル形成層としての機能を有する酸化物半導体層の一部の上に絶縁層を含み、該絶縁層を介して酸化物半導体層に重畳するように、ソース又はドレインとしての機能を有する導電層を含む構造としてもよい。上記構造である場合、絶縁層は、トランジスタのチャネル形成層を保護する層（チャネル保護層ともいう）としての機能を有する。チャネル保護層としての機能を有する絶縁層としては、例えば絶縁層６０２＿ａ及び絶縁層６０２＿ｂに適用可能な材料の層を用いることができる。また、絶縁層６０２＿ａ及び絶縁層６０２＿ｂに適用可能な材料の積層によりチャネル保護層としての機能を有する絶縁層を構成してもよい。",
        "また、被素子形成層６００＿ａ及び被素子形成層６００＿ｂの上に下地層を形成し、該下地層の上にトランジスタを形成してもよい。このとき、下地層としては、例えば絶縁層６０２＿ａ及び絶縁層６０２＿ｂに適用可能な材料の層を用いることができる。また、絶縁層６０２＿ａ及び絶縁層６０２＿ｂに適用可能な材料の積層により下地層を構成してもよい。例えば、酸化アルミニウム層及び酸化シリコン層の積層により下地層を構成することにより、下地層に含まれる酸素が半導体層６０３＿ａ及び半導体層６０３＿ｂを介して脱離するのを抑制することができる。",
        "さらに、本実施の形態におけるトランジスタの作製方法例として、図６（Ａ）に示すトランジスタの作製方法例について、図１１を用いて説明する。図１１は、図６に示すトランジスタの作製方法例を説明するための断面模式図である。",
        "まず、図１１（Ａ）に示すように、被素子形成層６００＿ａを準備し、被素子形成層６００＿ａの上に半導体層６０３＿ａを形成する。",
        "例えば、スパッタリング法を用いて半導体層６０３＿ａに適用可能な酸化物半導体材料の膜（酸化物半導体膜ともいう）を成膜することにより、半導体層６０３＿ａを形成することができる。なお、上記酸化物半導体膜を成膜した後に、該酸化物半導体膜の一部をエッチングしてもよい。また、希ガス雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下で酸化物半導体膜を成膜してもよい。",
        "また、スパッタリングターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、４：２：３［原子数比］、３：１：２［原子数比］、１：１：２［原子数比］、２：１：３［原子数比］、又は３：１：４［原子数比］の組成比である酸化物ターゲットを用いて酸化物半導体膜を成膜してもよい。上記組成比である酸化物ターゲットを用いることにより、結晶性の高い酸化物半導体膜を成膜することができ、多結晶又はＣＡＡＣが形成されやすくなる。",
        "また、スパッタリングターゲットとして、Ｉｎ：Ｓｎ：Ｚｎ＝１：２：２［原子数比］、２：１：３［原子数比］、１：１：１［原子数比］、又は２０：４５：３５［原子数比］の組成比である酸化物ターゲットを用いて酸化物半導体膜を成膜してもよい。上記組成比である酸化物ターゲットを用いることにより、結晶性の高い酸化物半導体膜を成膜することができ、多結晶又はＣＡＡＣが形成されやすくなる。",
        "また、スパッタリングターゲットとして、Ｉｎ：Ｚｎ＝５０：１乃至Ｉｎ：Ｚｎ＝１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１乃至Ｉｎ２Ｏ３：ＺｎＯ＝１：４）、好ましくはＩｎ：Ｚｎ＝２０：１乃至Ｉｎ：Ｚｎ＝１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１乃至Ｉｎ２Ｏ３：ＺｎＯ＝１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１乃至Ｉｎ：Ｚｎ＝１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２乃至Ｉｎ２Ｏ３：ＺｎＯ＝３：４）の組成比である酸化物ターゲットを用いてＩｎ−Ｚｎ系酸化物の膜を成膜してもよい。また、Ｉｎ−Ｚｎ系酸化物半導体膜の成膜に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｓ：Ｕ：Ｒのとき、Ｒ＞１．５Ｓ＋Ｕとする。Ｉｎの量を多くすることにより、トランジスタの電界効果移動度（単に移動度ともいう）を向上させることができる。",
        "また、スパッタリング法を用いる場合、例えば、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下で半導体層６０３＿ａを形成する。このとき、希ガスと酸素の混合雰囲気下で半導体層６０３＿ａを形成する場合には、希ガスの量に対して酸素の量が多い方が好ましい。",
        "また、スパッタリング法を用いた成膜を行う場合、堆積される膜中に水素、水、水酸基、又は水素化物（水素化合物ともいう）などの不純物が含まれないように、成膜室外部からのリークや成膜室内の内壁からの脱ガスを十分抑えることが好ましい。",
        "例えば、スパッタリング法を用いて膜を成膜する前に、スパッタリング装置の予備加熱室において予備加熱処理を行ってもよい。上記予備加熱処理を行うことにより、上記不純物を脱離することができる。",
        "また、スパッタリング法を用いて成膜する前に、例えばアルゴン、窒素、ヘリウム、又は酸素雰囲気下で、ターゲット側に電圧を印加せずに、基板側にＲＦ電源を用いて電圧を印加し、プラズマを形成して被形成面を改質する処理（逆スパッタともいう）を行ってもよい。逆スパッタを行うことにより、被形成面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。",
        "また、スパッタリング法を用いて成膜する場合、吸着型の真空ポンプなどを用いて、膜を成膜する成膜室内の残留水分を除去することができる。吸着型の真空ポンプとしては、例えばクライオポンプ、イオンポンプ、又はチタンサブリメーションポンプなどを用いることができる。また、コールドトラップを設けたターボ分子ポンプを用いて成膜室内の残留水分を除去することもできる。上記真空ポンプを用いることにより、上記不純物を含む排気の逆流を低減することができる。",
        "また、スパッタリングガスとして、例えば上記不純物が除去された高純度ガスを用いることにより、形成される膜の上記不純物の濃度を低減することができる。例えば、スパッタリングガスとして、露点−７０℃以下であるガスを用いることが好ましい。",
        "また、スパッタリング法の代わりに真空蒸着法、ＰＥＣＶＤ（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、又はＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法などを用いて酸化物半導体膜を成膜してもよい。",
        "また、本実施の形態におけるトランジスタの作製方法例において、膜の一部をエッチングして層を形成する場合、例えば、フォトリソグラフィ工程により膜の一部の上にレジストマスクを形成し、レジストマスクを用いて膜をエッチングすることにより、層を形成することができる。なお、この場合、層の形成後にレジストマスクを除去する。",
        "また、半導体層６０３＿ａとしてＣＡＡＣである酸化物半導体層を形成する場合、スパッタリング法を用い、酸化物半導体膜が形成される被素子形成層の温度を１００℃以上６００℃以下、好ましくは１５０℃以上５５０℃以下、さらに好ましくは２００℃以上５００℃以下にして酸化物半導体膜を成膜する。被素子形成層の温度を高くして酸化物半導体膜を成膜することにより、膜中の不純物濃度が低減し、作製されるトランジスタの電界効果移動度を向上させ、ゲートバイアス・ストレスに対する安定性を高めることができる。また、酸化物半導体膜中の原子配列が整い、高密度化され、多結晶またはＣＡＡＣが形成されやすくなる。さらに、酸素ガス雰囲気で成膜することでも、希ガスなどの余分な原子が含まれないため、多結晶またはＣＡＡＣが形成されやすくなる。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は３０体積％以上、好ましくは５０体積％以上、さらに好ましくは８０体積％以上とする。また、酸化物半導体膜を薄くするほど、トランジスタの短チャネル効果が低減される。",
        "また、このとき、被素子形成層６００＿ａは平坦であることが好ましい。例えば、被素子形成層６００＿ａの平均面粗さは、１ｎｍ以下、さらには０．３ｎｍ以下ｎｍ以下であることが好ましい。被素子形成層６００＿ａの平坦性を向上させることにより、アモルファス状態の酸化物半導体以上に移動度を向上させることができる。例えば、化学的機械研磨（ＣＭＰ）処理及びプラズマ処理の一つ又は複数により、被素子形成層６００＿ａを平坦化することができる。このとき、プラズマ処理には、希ガスイオンで表面をスパッタリングする処理やエッチングガスを用いて表面をエッチングする処理も含まれる。",
        "次に、図１１（Ｂ）に示すように、半導体層６０３＿ａの上に導電層６０５ａ＿ａ及び導電層６０５ｂ＿ａを形成する。",
        "例えば、スパッタリング法などを用いて導電層６０５ａ＿ａ及び導電層６０５ｂ＿ａに適用可能な材料の膜を第１の導電膜として成膜し、該第１の導電膜の一部をエッチングすることにより導電層６０５ａ＿ａ及び導電層６０５ｂ＿ａを形成することができる。",
        "次に、図１１（Ｃ）に示すように、半導体層６０３＿ａに接するように絶縁層６０２＿ａを形成する。",
        "例えば、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下で、スパッタリング法を用いて絶縁層６０２＿ａに適用可能な膜を成膜することにより、絶縁層６０２＿ａを形成することができる。絶縁層６０２＿ａを形成する際の被素子形成層６００＿ａの温度は、室温以上３００℃以下であることが好ましい。",
        "また、絶縁層６０２＿ａを形成する前にＮ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理を行い、露出している半導体層６０３＿ａの表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、その後、大気に触れることなく、絶縁層６０２＿ａを形成することが好ましい。",
        "次に、図１１（Ｄ）に示すように、絶縁層６０２＿ａの上に導電層６０１＿ａを形成する。",
        "例えば、スパッタリング法などを用いて導電層６０１＿ａに適用可能な材料の膜を第２の導電膜として成膜し、該第２の導電膜の一部をエッチングすることにより導電層６０１＿ａを形成することができる。",
        "また、図６（Ａ）に示すトランジスタの作製方法の一例では、例えば６００℃以上７５０℃以下、又は６００℃以上基板の歪み点未満の温度で加熱処理を行う。例えば、酸化物半導体膜を成膜した後、酸化物半導体膜の一部をエッチングした後、第１の導電膜を成膜した後、第１の導電膜の一部をエッチングした後、絶縁層６０２＿ａを形成した後、第２の導電膜を成膜した後、又は第２の導電膜の一部をエッチングした後に上記加熱処理を行う。上記加熱処理を行うことにより、水素、水、水酸基、又は水素化物などの不純物が半導体層６０３＿ａから排除される。",
        "なお、上記加熱処理を行う加熱処理装置としては、電気炉、又は抵抗発熱体などの発熱体からの熱伝導又は熱輻射により被処理物を加熱する装置を用いることができ、例えばＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置又はＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、例えばハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスとしては、例えば希ガス、又は加熱処理によって被処理物と反応しない不活性気体（例えば窒素）を用いることができる。",
        "また、上記加熱処理を行った後、その加熱温度を維持しながら又はその加熱温度から降温する過程で該加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下の雰囲気）を導入してもよい。このとき、酸素ガス又はＮ２Ｏガスは、水、水素などを含まないことが好ましい。また、加熱処理装置に導入する酸素ガス又はＮ２Ｏガスの純度を、６Ｎ以上、好ましくは７Ｎ以上、すなわち、酸素ガス又はＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、半導体層６０３＿ａに酸素が供給され、半導体層６０３＿ａ中の酸素欠乏に起因する欠陥を低減することができる。なお、上記高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エアの導入は、上記加熱処理時に行ってもよい。",
        "また、図６（Ａ）に示すトランジスタの作製方法の一例では、半導体層６０３＿ａ形成後、導電層６０５ａ＿ａ及び導電層６０５ｂ＿ａ形成後、絶縁層６０２＿ａ形成後、導電層６０１＿ａ形成後、又は上記加熱処理後に酸素プラズマによる酸素ドーピング処理など、酸素イオンを電界で加速させる方法を用いて酸化物半導体膜に酸素を注入してもよい。例えば２．４５ＧＨｚの高密度プラズマにより酸素ドーピング処理を行ってもよい。また、イオン注入法を用いて酸素ドーピング処理を行ってもよい。酸素ドーピング処理を行うことにより、作製されるトランジスタの電気特性のばらつきを低減することができる。例えば、酸素ドーピング処理を行い、絶縁層６０２＿ａを、化学量論的組成比より酸素が多い状態にする。",
        "半導体層６０３＿ａに接する絶縁層中の酸素を過剰にすることにより、半導体層６０３＿ａに酸素が供給されやすくなる。よって、半導体層６０３＿ａ中、又は絶縁層６０２＿ａと、半導体層６０３＿ａとの界面における酸素欠陥を低減することができるため、半導体層６０３＿ａのキャリア濃度をより低減することができる。また、これに限定されず、製造過程により半導体層６０３＿ａに含まれる酸素を過剰にした場合であっても、半導体層６０３＿ａに接する上記絶縁層により、半導体層６０３＿ａからの酸素の脱離を抑制することができる。",
        "例えば、絶縁層６０２＿ａとして、酸化ガリウムを含む絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化ガリウムの組成をＧａ２Ｏｘにすることができる。",
        "また、絶縁層６０２＿ａとして、酸化アルミニウムを含む絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化アルミニウムの組成をＡｌ２Ｏｘにすることができる。",
        "また、絶縁層６０２＿ａとして、酸化ガリウムアルミニウム又は酸化アルミニウムガリウムを含む絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化ガリウムアルミニウム又は酸化アルミニウムガリウムの組成をＧａｘＡｌ２−ｘＯ３＋αとすることができる。",
        "以上の工程によって、半導体層６０３＿ａから、水素、水、水酸基、又は水素化物（水素化合物ともいう）などの不純物を排除し、且つ半導体層６０３＿ａに酸素を供給することにより、酸化物半導体層を高純度化させることができる。",
        "さらに、上記加熱処理とは別に、絶縁層６０２＿ａを形成した後に、不活性ガス雰囲気下、又は酸素ガス雰囲気下で加熱処理（好ましくは２００℃以上６００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。",
        "上記に示す被素子形成層６００＿ａの加熱温度又は酸化物半導体膜の成膜後の加熱処理の温度は、１５０℃以上、好ましくは２００℃以上、より好ましくは４００℃以上である。酸化物半導体膜の成膜後の加熱処理では、３００℃以上であれば膜中に含まれる水素等の不純物を放出させ、該不純物を除去すること（脱水化、脱水素化）ができる。",
        "上記加熱処理は酸素中で行うことができるが、上記脱水化・脱水素化を窒素雰囲気又は減圧下で行ってから、酸素雰囲気中で熱処理をするように２段階で行うようにしてもよい。脱水化・脱水素化後に酸素を含む雰囲気中で熱処理することにより、酸化物半導体中に酸素を加えることも可能となり、上記加熱処理の効果をより高めることができる。また、上記加酸化処理を、酸化物半導体層に接するように絶縁層を設けた状態で熱処理を行ってもよい。例えば酸化物半導体層中及び酸化物半導体層に積層する層との界面には、酸素欠損による欠陥が生成されやすいが、上記加熱処理により酸化物半導体中に酸素を過剰に含ませることにより、定常的に生成される酸素欠損を過剰な酸素によって補償することができる。上記過剰な酸素は、主に格子間に存在する酸素であり、その酸素濃度を１×１０１６／ｃｍ３以上２×１０２０／ｃｍ３以下にすることにより、例えば結晶化した場合であっても結晶に歪みなどを与えることなく酸化物半導体層中に酸素を含ませることができる。",
        "また、酸化物半導体膜の成膜後に加熱処理を行うことにより、作製されるトランジスタのゲートバイアス・ストレスに対する安定性を高めることができる。また、トランジスタの電界効果移動度を向上させることもできる。",
        "さらに、図１１（Ｅ）に示すように、導電層６０１＿ａが形成される側から半導体層６０３＿ａにドーパントを添加することにより、絶縁層６０２＿ａを介して自己整合で領域６０４ａ＿ａ及び領域６０４ｂ＿ａを形成する。",
        "例えば、イオンドーピング装置又はイオン注入装置を用いてドーパントを添加することができる。",
        "なお、図６（Ａ）に示すトランジスタの作製方法例を示したが、これに限定されず、例えば図６（Ｂ）に示す各構成要素において、名称が図６（Ａ）に示す各構成要素と同じであり且つ機能の少なくとも一部が図６（Ａ）に示す各構成要素と同じであれば、図６（Ａ）に示すトランジスタの作製方法例の説明を適宜援用することができる。",
        "図６乃至図１１を用いて説明したように、本実施の形態におけるトランジスタの一例では、ゲートとしての機能を有する導電層と、ゲート絶縁層としての機能を有する絶縁層と、ゲート絶縁層としての機能を有する絶縁層を介してゲートとしての機能を有する導電層に重畳し、チャネルが形成される酸化物半導体層と、酸化物半導体層に電気的に接続され、ソース及びドレインの一方としての機能を有する導電層と、酸化物半導体層に電気的に接続され、ソース及びドレインの他方としての機能を有する導電層と、を含む構成にすることにより、トランジスタを構成することができる。",
        "また、本実施の形態におけるトランジスタの一例では、酸化物半導体層のキャリア濃度を１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満にすることができる。",
        "酸化物半導体をトランジスタに適用するにはキャリア濃度を１０１８／ｃｍ３以下にすることが好ましい。ＩｎあるいはＺｎを含む酸化物半導体は、ＧａやＳｎを酸化物半導体を構成する一元素として含ませることのみならず、上記のように酸化物半導体膜の高純度化（水素等の除去）を図ることや、成膜後の熱処理をすることによってキャリア濃度を１０１８／ｃｍ３以下にすることができる。",
        "また、酸化物半導体膜を成膜する際の加熱処理及び成膜後の加熱処理の一つ又は複数を行うことにより、トランジスタの閾値電圧をプラスシフトさせ、ノーマリ・オフ化させることができ、また、チャネル幅１μｍあたりのオフ電流を、１０ａＡ（１×１０−１７Ａ）以下、さらには１ａＡ（１×１０−１８Ａ）以下、さらには１０ｚＡ（１×１０−２０Ａ）以下、さらには１ｚＡ（１×１０−２１Ａ）以下、さらには１００ｙＡ（１×１０−２２Ａ）以下にすることができる。トランジスタのオフ電流は、低ければ低いほどよいが、本実施の形態におけるトランジスタのオフ電流の下限値は、約１０−３０Ａ／μｍであると見積もられる。",
        "本実施の形態の酸化物半導体層を含むトランジスタを、例えば上記実施の形態における演算回路における出力信号の電位を制御するためのトランジスタに用いることにより、演算回路におけるデータの保持時間を長くすることができる。",
        "また、本実施の形態におけるトランジスタの一例は、他のトランジスタ（例えば、元素周期表における第１４族の半導体（シリコンなど）を含有する半導体層を含むトランジスタ）と積層させることができる。よって、同一基板上に上記酸化物半導体層を含むトランジスタ及び上記他のトランジスタを形成しつつ、回路面積を縮小することができる。",
        "また、上記酸化物半導体を用いたトランジスタは、非晶質又は結晶のいずれの場合であってあっても比較的高い電界効果移動度を得ることができる。このような電界効果移動度の向上は、脱水化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるためとも推定される。また、酸化物半導体膜から不純物を除去して高純度化することにより、結晶化を図ることもできる。例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体では３１ｃｍ２／Ｖｓ超、好ましくは３９ｃｍ２／Ｖｓ超、より好ましくは６０ｃｍ２／Ｖｓ超の電界効果移動度を得ることも可能である。また、高純度化された非単結晶酸化物半導体は、理想的には１００ｃｍ２／Ｖｓを超える電界効果移動度を実現することも可能になると示唆される。また、本実施の形態におけるトランジスタの一例では、酸化物半導体層の欠陥密度が少ないほどトランジスタの電界効果移動度が高くなると示唆される。その理由について以下に説明する。",
        "酸化物半導体層を含む電界効果トランジスタに限らず、実際に測定される電界効果トランジスタの電界効果移動度は、様々な理由によって本来の電界効果移動度よりも低くなる。電界効果移動度を低下させる要因としては、半導体層内部の欠陥や半導体層と絶縁層との界面の欠陥がある。例えば、Ｌｅｖｉｎｓｏｎモデルを用いると、酸化物半導体層に欠陥がないと仮定した場合のトランジスタの電界効果移動度を理論的に導き出すことができる。",
        "半導体層本来の電界効果移動度をμ０とし、測定される電界効果移動度をμとし、半導体層中に何らかのポテンシャル障壁（粒界等）が存在すると仮定すると、測定される電界効果移動度であるμは、下記の式（１）で表される。",
        "上記式（１）において、Ｅはポテンシャル障壁の高さであり、ｋはボルツマン定数、Ｔは絶対温度である。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルにおいて、ポテンシャル障壁の高さであるＥは、下記の式（２）で表される。",
        "上記式（２）において、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の誘電率、ｎはチャネルのキャリア面濃度、Ｃｏｘは単位面積当たりの容量、Ｖｇはゲート電圧（ゲートとソースの間の電圧）、ｔはチャネルの厚さである。なお、厚さ３０ｎｍ以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。さらに、線形領域におけるドレイン電流Ｉｄ（ドレインとソースの間の電流）は、下記の式（３）で表される。",
        "上記式（３）において、Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、Ｌ＝Ｗ＝１０μｍである。また、Ｖｄはドレイン電圧である。さらに、上式の両辺をＶｇで割り、更に両辺の対数を取ると、式（３）を下記の式（４）に変換することができる。",
        "上記式（４）において、右辺はＶｇの関数である。式（４）からわかるように、縦軸をｌｎ（Ｉｄ／Ｖｇ）、横軸を１／Ｖｇとする直線の傾きから欠陥密度Ｎが求められる。すなわち、トランジスタのＩｄ―Ｖｇ特性から、欠陥密度を評価することができる。 例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）の比率が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］である酸化物半導体膜の欠陥密度Ｎは、１×１０１２／ｃｍ２程度である。",
        "上記の方法により求めた欠陥密度などをもとに、上記の式（１）及び式（２）を用いて本来の半導体層の電界効果移動度であるμ０を求めると、μ０＝１２０ｃｍ２／Ｖｓとなる。通常、欠陥のあるＩｎ−Ｇａ−Ｚｎ系酸化物で測定される電界効果移動度は、４０ｃｍ２／Ｖｓ程度であるが、しかし、半導体内部及び半導体と絶縁膜との界面の欠陥が無い酸化物半導体の移動度μ０は１２０ｃｍ２／Ｖｓとなると予想できる。このことから、欠陥が少ないほど酸化物半導体の移動度、さらにはトランジスタの電界効果移動度は高いことがわかる。例えばＣＡＡＣなどの酸化物半導体層は、欠陥密度が低い。",
        "ただし、半導体層内部に欠陥がなくても、チャネルとゲート絶縁層との界面での散乱によってトランジスタの輸送特性は影響を受ける。すなわち、チャネルとゲート絶縁層との界面からｘだけ離れた場所における移動度μ１は、下記の式（５）で表される。",
        "上記式（５）において、Ｄはゲート方向の電界、Ｂ、ｌは定数である。Ｂ及びｌは、実際の測定結果より求めることができ、上記の測定結果では、Ｂ＝２．３８×１０７ｃｍ／ｓ、ｌ＝１０ｎｍ（界面散乱が及ぶ深さ）となる。式（５）では、Ｄが増加する（すなわち、ゲート電圧が高くなる）と式（５）の第２項が増加するため、Ｄが増加すると移動度μ１は低下することがわかる。",
        "半導体層内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度μ２の計算結果を図１２に示す。なお、上記計算には、シノプシス社製デバイスシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用する。また、酸化物半導体層において、バンドギャップを２．８ｅＶとし、電子親和力を４．７ｅＶとし、比誘電率を１５とし、厚さを１５ｎｍとする。さらに、トランジスタにおいて、ゲート、ソース、ドレインの仕事関数をそれぞれ、５．５ｅＶ、４．６ｅＶ、４．６ｅＶとする。また、ゲート絶縁層において、厚さを１００ｎｍとし、比誘電率を４．１とする。さらに、トランジスタにおいて、チャネル長及びチャネル幅をともに１０μｍとし、ドレイン電圧Ｖｄを０．１Ｖとする。",
        "図１２に示すように、ゲート電圧Ｖｇが１Ｖ付近のときの電界効果移動度は、１００ｃｍ２／Ｖｓ以上と高いが、ゲート電圧Ｖｇがさらに高くなると、界面散乱が大きくなり、移動度が低下する。なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓともいう）が望ましい。",
        "さらに、上記のように高い電界効果移動度の酸化物半導体を用いた、微細なトランジスタにおける電気特性の計算結果を以下に示す。",
        "まず、計算に用いたトランジスタの断面構造を図１３に示す。図１３に示すトランジスタは酸化物半導体層にＮ型の半導体領域６５３ａ及び６５３ｂ、並びに半導体領域６５３ｃを有する。半導体領域６５３ａ及び半導体領域６５３ｂの抵抗率は２×１０−３Ωｃｍとする。",
        "図１３（Ａ）に示すトランジスタは、下地絶縁物６５１及び埋め込み絶縁物６５２の上に設けられる。埋め込み絶縁物６５２は、酸化アルミニウムを用いて下地絶縁物６５１に埋め込まれるように設けられる。埋め込み絶縁物６５２を設けることにより、半導体領域６５３ｃに酸素を供給しやすくすることができる。",
        "また、図１３（Ａ）に示すトランジスタは、半導体領域６５３ａと、半導体領域６５３ｂと、半導体領域６５３ｃと、ゲート絶縁層６５４と、ゲート電極６５５と、側壁絶縁物６５６ａと、側壁絶縁物６５６ｂと、絶縁層６５７と、ソース電極６５８ａと、ドレイン電極６５８ｂと、を含む。",
        "半導体領域６５３ｃは、半導体領域６５３ａ及び半導体領域６５３ｂの間に挟まれて設けられる。半導体領域６５３ｃは、チャネル形成領域となる真性の半導体領域である。",
        "ゲート電極６５５は、ゲート絶縁層６５４の上に設けられる。なお、ゲート電極６５５の幅を３３ｎｍとする。",
        "側壁絶縁物６５６ａ及び側壁絶縁物６５６ｂは、ゲート電極６５５の側面に接するように設けられる。図１３（Ａ）に示すトランジスタでは、側壁絶縁物６５６ａの下の半導体領域は、Ｎ型の半導体領域６５３ａに含まれ、側壁絶縁物６５６ｂの下の半導体領域は、Ｎ型の半導体領域６５３ｂに含まれる。なお、側壁絶縁物６５６ａ及び側壁絶縁物６５６ｂのそれぞれの幅を５ｎｍとする。",
        "絶縁層６５７は、ゲート電極６５５の上に設けられる。絶縁層６５７は、ゲート電極６５５と他の配線との短絡を防止する機能を有する。",
        "ソース電極６５８ａは、半導体領域６５３ａに接する。",
        "ドレイン電極６５８ｂは、半導体領域６５３ｂに接する。",
        "なお、図１３（Ａ）に示すトランジスタにおけるチャネル幅を３３ｎｍとする。",
        "また、図１３（Ｂ）に示すトランジスタは、図１３（Ａ）に示すトランジスタと比較して、側壁絶縁物６５６ａ及び側壁絶縁物６５６ｂの下の半導体領域の導電型が異なる。図１３（Ｂ）に示すトランジスタでは、側壁絶縁物６５６ａ及び側壁絶縁物６５６ｂの下の半導体領域は、真性の半導体領域６５３ｃに含まれる。すなわち、図１３（Ｂ）に示すトランジスタは、半導体領域６５３ａとゲート電極６５５が重ならない領域及び半導体領域６５３ｃとゲート電極６５５が重ならない領域を含む。この領域のそれぞれをオフセット領域といい、その幅をオフセット長（Ｌｏｆｆともいう）という。図１３（Ｂ）において、オフセット長は、側壁絶縁物６５６ａ及び側壁絶縁物６５６ｂのそれぞれの幅と同じである。",
        "なお、計算に使用するその他のパラメータは上記のとおりである。また、計算には、シノプシス社製デバイス計算ソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。",
        "図１４は、図１３（Ａ）に示される構造のトランジスタのドレイン電流Ｉｄ（実線）及び電界効果移動度μ（点線）のゲート電圧Ｖｇ（ゲートとソースの電位差）の依存性を示す図である。ドレイン電流Ｉｄは、ドレイン電圧Ｖｄ（ドレインとソースの電位差）を＋１Ｖとし、電界効果移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。",
        "図１４（Ａ）は、ゲート絶縁層６５４の厚さが１５ｎｍであるトランジスタの場合の図であり、図１４（Ｂ）は、ゲート絶縁層６５４の厚さが１０ｎｍであるトランジスタの場合の図であり、図１４（Ｃ）は、ゲート絶縁層６５４の厚さが５ｎｍであるトランジスタの場合の図である。図１４（Ａ）乃至図１４（Ｃ）に示すように、ゲート絶縁層６５４が薄くなるほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、電界効果移動度μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った傾向が無い。また、ゲート電圧１Ｖ前後で、ドレイン電流Ｉｄの値は、記憶回路などで必要とされる１０μＡを超える。",
        "図１５は、図１３（Ｂ）に示す構造で、オフセット長（Ｌｏｆｆ）を５ｎｍであるトランジスタのドレイン電流Ｉｄ（実線）及び移動度μ（点線）のゲート電圧Ｖｇ依存性を示す図である。ここでは、ドレイン電圧Ｖｄを＋１Ｖとしてドレイン電流Ｉｄを計算し、ドレイン電圧Ｖｄを＋０．１Ｖとして電界効果移動度μを計算する。さらに、図１５（Ａ）は、ゲート絶縁層６５４の厚さが１５ｎｍである場合の図であり、図１５（Ｂ）は、ゲート絶縁層６５４の厚さが１０ｎｍである場合の図であり、図１５（Ｃ）は、ゲート絶縁層６５４の厚さが５ｎｍである場合の図である。",
        "また、図１６は、図１３（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを１５ｎｍとしたもののドレイン電流Ｉｄ（実線）及び移動度μ（点線）のゲート電圧依存性を示す。ここでは、ドレイン電流Ｉｄを、ドレイン電圧Ｖｄを＋１Ｖとして計算し、移動度μはドレイン電圧Ｖｄを＋０．１Ｖとして計算する。図１６（Ａ）は、ゲート絶縁層６５４の厚さが１５ｎｍである場合の図であり、図１６（Ｂ）は、ゲート絶縁層６５４の厚さが１０ｎｍである場合の図であり、図１６（Ｃ）は、ゲート絶縁層６５４の厚さが５ｎｍの場合の図である。",
        "図１４乃至図１６からわかるように、いずれもゲート絶縁層６５４が薄くなるほど、トランジスタのオフ電流が顕著に低下する一方、移動度μのピーク値やトランジスタのオン電流には目立った傾向が無い。",
        "なお、電界効果移動度μのピークは、図１４では８０ｃｍ２／Ｖｓ程度であるが、図１５では６０ｃｍ２／Ｖｓ程度であり、図１６では４０ｃｍ２／Ｖｓ程度であることから、オフセット長（Ｌｏｆｆ）が増加するほど低下する。また、トランジスタのオフ電流も同様な傾向がある。一方、トランジスタのオン電流は、オフセット長（Ｌｏｆｆ）が増加すると共に減少するが、トランジスタのオフ電流の減少に比べるとはるかに緩やかである。また、いずれのトランジスタもゲート電圧１Ｖ前後で、ドレイン電流は、例えば記憶回路などで必要とされる１０μＡを超える。",
        "上記に示すように、酸化物半導体を含むトランジスタでは、電界効果移動度を高くすることもできるため、上記実施の形態における演算回路を支障なく動作させることができる。",
        "さらに、上記トランジスタの一例として、チャネル形成層としてＩｎ、Ｓｎ、Ｚｎを含有する酸化物半導体層を含むトランジスタの例について説明する。",
        "例えば、Ｉｎ、Ｓｎ、及びＺｎを主成分とする酸化物半導体層と、厚さ１００ｎｍのゲート絶縁層を含み、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍであるトランジスタの特性を図１７（Ａ）乃至図１７（Ｃ）に示す。なお、Ｖｄは１０Ｖとする。",
        "図１７（Ａ）は、被素子形成層を意図的に加熱せず、スパッタリング法を用いてＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を成膜して酸化物半導体層を形成したときにおけるトランジスタの特性を示す図である。図１７（Ａ）において、電界効果移動度は１８．８ｃｍ２／Ｖｓである。一方、図１７（Ｂ）は、基板を２００℃に加熱してＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を成膜して酸化物半導体層を形成したときのトランジスタの特性を示す図である。図１７（Ｂ）において、電界効果移動度は３２．２ｃｍ２／Ｖｓである。よって、意図的に加熱することにより、トランジスタの電界効果移動度が向上することがわかる。",
        "また、図１７（Ｃ）は、Ｉｎ、Ｓｎ、及びＺｎを主成分とする酸化物半導体膜を２００℃でスパッタリング法を用いて成膜して酸化物半導体層を形成した後、６５０℃で加熱処理をしたときのトランジスタの特性を示す図である。図１７（Ｃ）において、電界効果移動度は３４．５ｃｍ２／Ｖｓである。よって、酸化物半導体膜を成膜した後に加熱処理をすることによって、上記電界効果移動度が高くなることがわかる。",
        "なお、Ｉｎ、Ｓｎ、及びＺｎを主成分とする酸化物半導体層に酸素イオンを注入し、加熱処理により該酸化物半導体に含まれる水素、水、水酸基、又は水素化物などの不純物を放出させ、その加熱処理と同時に又はその後の加熱処理により酸化物半導体層を結晶化させても良い。上記結晶化又は再結晶化の処理により結晶性の良い非単結晶酸化物半導体層を得ることができる。",
        "また、被素子形成層を意図的に加熱しないで形成されたＩｎ、Ｓｎ、及びＺｎを主成分とする酸化物半導体層を含むトランジスタは、例えば図１７（Ａ）に示すように、閾値電圧がマイナスになってしまう傾向がある。しかし、被素子形成層を意図的に加熱して形成された酸化物半導体層を用いた場合、例えば図１７（Ｂ）に示すように、加熱しない場合と比べて閾値電圧が高くなる。よって、酸化物半導体膜を成膜する際の加熱及び成膜後の加熱処理の一つ又は複数により、トランジスタがノーマリ・オフになりやすくなることがわかる。",
        "また、Ｉｎ、Ｓｎ及びＺｎの比率を変えることによってもトランジスタの閾値電圧を制御することができる。例えば、酸化物半導体膜の組成比をＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることにより、トランジスタをノーマリ・オフ型にしやすくすることができる。",
        "さらに、例えば、２ＭＶ／ｃｍ、１５０℃、１時間印加の条件において、ゲートバイアス・ストレス試験（ＢＴ試験ともいう）を行うと、ドリフトが±１．５Ｖ未満、好ましくは１．０Ｖ未満となる。よって、酸化物半導体膜を成膜する際の加熱及び成膜後の加熱処理の一つ又は複数を行うことにより、ゲートバイアス・ストレスに対する安定性が高くなることがわかる。ここで、酸化物半導体膜成膜後に加熱処理を行っていない試料１と、６５０℃の加熱処理を行った試料２のトランジスタにおけるＢＴ試験の結果を図１８及び図１９に示す。なお、ＢＴ試験としては、プラスＢＴ試験とマイナスＢＴ試験を行った。",
        "プラスＢＴ試験としては、まず被素子形成層（基板）の温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定を行った。次に、被素子形成層（基板）の温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート絶縁層に印加される電界強度が２ＭＶ／ｃｍとなるようにＶｇを２０Ｖとし、そのまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、被素子形成層（基板）の温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。",
        "また、マイナスＢＴ試験としては、まず被素子形成層（基板）の温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定を行った。次に、被素子形成層（基板）の温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート絶縁層に印加される電界強度が−２ＭＶ／ｃｍとなるようにＶｇに−２０Ｖを印加し、そのまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、被素子形成層（基板）の温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。",
        "試料１のプラスＢＴ試験の結果を図１８（Ａ）に示し、試料１のマイナスＢＴ試験の結果を図１８（Ｂ）に示す。また、試料２のプラスＢＴ試験の結果を図１９（Ａ）に示し、試料２のマイナスＢＴ試験の結果を図１９（Ｂ）に示す。",
        "図１８（Ａ）及び図１８（Ｂ）に示すように、試料１のプラスＢＴ試験及びマイナスＢＴ試験によるトランジスタの閾値電圧の変動は、それぞれ１．８０Ｖ及び−０．４２Ｖであった。また、図１９（Ａ）及び図１９（Ｂ）に示すように、試料２のプラスＢＴ試験及びマイナスＢＴ試験によるトランジスタの閾値電圧の変動は、それぞれ０．７９Ｖ及び０．７６Ｖであった。よって、試料１及び試料２の両方において、ＢＴ試験前後におけるトランジスタの閾値電圧の変動が小さく、信頼性が高いことがわかる。",
        "さらに、組成比がＩｎ：Ｓｎ：Ｚｎ＝１：１：１である金属酸化物のターゲットを用いて、被素子形成層を意図的に加熱せずにスパッタリング法を用いて成膜した酸化物半導体膜は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）でハローパターンが観測される。しかし、上記酸化物半導体膜を加熱処理することにより結晶化させることができる。このときの加熱処理温度は任意であるが、例えば６５０℃の加熱処理を行うことで、Ｘ線回折において明確な回折ピークを観測することができる。",
        "ここで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜のＸＲＤ測定の結果を以下に示す。なお、ＸＲＤ測定では、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用いてＯｕｔ−ｏｆ−Ｐｌａｎｅ法で測定した。",
        "ＸＲＤ分析を行った試料として、試料Ａ及び試料Ｂを用意した。以下に試料Ａ及び試料Ｂの作製方法を説明する。",
        "脱水素化処理済みの石英基板上にＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を１００ｎｍの厚さで成膜した。",
        "当該Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜は、スパッタリング装置を用い、酸素雰囲気で電力を１００Ｗ（ＤＣ）として成膜した。このときのターゲットとして、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いた。なお、成膜時の加熱温度は２００℃とした。上記工程により作製した試料を試料Ａとする。",
        "次に、試料Ａと同様の方法で作製した試料に対し、６５０℃の温度で加熱処理を行った。ここでは、窒素雰囲気で１時間の加熱処理を行い、温度を下げずに酸素雰囲気でさらに１時間の加熱処理を行った。上記工程により作製した試料を試料Ｂとする。",
        "試料Ａ及び試料ＢのＸＲＤスペクトルを図２０に示す。試料Ａでは、結晶由来のピークが観測されなかったが、試料Ｂでは、２θが３５°近傍及び３７°〜３８°に結晶由来のピークが観測された。よって、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を成膜する際の加熱、及び成膜後の加熱処理の一つ又は複数を行うことにより、酸化物半導体層の結晶性が向上することがわかる。",
        "酸化物半導体膜を成膜する際の加熱、及び成膜後の加熱処理の一つ又は複数を行うことにより、作製したトランジスタのチャネル幅１μｍあたりのオフ電流は、例えば図２１に示すように、被素子形成層（基板）の温度が１２５℃の場合には、０．１ａＡ（１×１０−１９Ａ）以下、８５℃の場合には１０ｚＡ（１×１０−２０Ａ）以下であった。電流値の対数が温度の逆数に比例することから、室温（２７℃）の場合には上記トランジスタのチャネル幅１μｍあたりのオフ電流は０．１ｚＡ（１×１０−２２Ａ）以下であると予想される。従って、上記トランジスタのチャネル幅１μｍあたりのオフ電流を１２５℃において１ａＡ（１×１０−１８Ａ）以下に、８５℃において１００ｚＡ（１×１０−１９Ａ）以下に、室温において１ｚＡ（１×１０−２１Ａ）以下にすることができる。",
        "なお、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜は、加熱処理によって膜中の水素、を除去することができるが、Ｉｎ、Ｇａ、Ｚｎを主成分とする酸化物半導体膜と比べて水分の放出温度が高いため、最初から不純物の含まれない膜を形成しておくことが好ましい。",
        "さらに、酸化物半導体膜の成膜後に６５０℃の加熱処理を行った試料のトランジスタにおいて、被素子形成層（基板）の温度と電気的特性の関係について評価した。",
        "測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏｖが片側３μｍ（合計６μｍ）、ｄＷが０μｍのトランジスタである。なお、Ｖｄは１０Ｖとした。また、被素子形成層（基板）の温度が、−４０℃、−２５℃、２５℃、７５℃、１２５℃、及び１５０℃である６条件で上記評価を行った。なお、Ｌｏｖとは、ゲート電極とソース電極及びドレイン電極となる一対の電極とのチャネル長方向に重畳する幅のことをいい、ｄＷとは、酸化物半導体膜に対するソース電極及びドレイン電極のチャネル幅方向のはみ出しのことをいう。",
        "図２２に、Ｉｄ（実線）及び電界効果移動度（点線）のＶｇ依存性を示す。また、図２３（Ａ）に被素子形成層（基板）の温度と閾値電圧の関係を示し、図２３（Ｂ）に被素子形成層（基板）の温度と電界効果移動度の関係を示す。",
        "図２２及び図２３（Ａ）より、被素子形成層（基板）の温度が高いほど閾値電圧が低くなることがわかる。なお、その範囲は−４０℃〜１５０℃で１．０９Ｖ〜−０．２３Ｖであった。",
        "また、図２２及び図２３（Ｂ）より、被素子形成層（基板）の温度が高いほど電界効果移動度が低くなることがわかる。なお、その範囲は−４０℃〜１５０℃で３６ｃｍ２／Ｖｓ〜３２ｃｍ２／Ｖｓであった。従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。",
        "以上がＩｎ、Ｓｎ、Ｚｎを含有する酸化物半導体層を含むトランジスタの説明である。",
        "上記Ｉｎ、Ｓｎ、Ｚｎを主成分とする上記酸化物半導体層を含むトランジスタでは、オフ電流を１ａＡ／μｍ以下に保ちつつ、電界効果移動度を３０ｃｍ２／Ｖｓ以上、好ましくは４０ｃｍ２／Ｖｓ以上、より好ましくは６０ｃｍ２／Ｖｓ以上とし、ＬＳＩで要求されるオン電流の値を満たすことができる。例えば、Ｌ／Ｗ＝３３ｎｍ／４０ｎｍのトランジスタにおいて、ゲート電圧が２．７Ｖでドレイン電圧が１．０Ｖのときに、１２μＡ以上のオン電流を流すことができる。また、トランジスタの動作に求められる温度範囲においても、十分な電気的特性を確保することができる。このような特性であれば、第１４族の半導体（シリコンなど）を含有する半導体層を含むトランジスタを用いた回路の中に上記酸化物半導体層を含むトランジスタを混載しても、動作速度を犠牲にすることなく新たな機能を有する回路を提供することができる。",
        "（実施の形態３） 本実施の形態では、ＣＰＵなどの演算処理装置の例について説明する。",
        "本実施の形態における演算処理装置の例について、図２４を用いて説明する。",
        "図２４に示す演算処理装置は、バスインターフェース（ＩＦともいう）８０１と、制御装置（ＣＴＬともいう）８０２と、キャッシュメモリ（ＣＡＣＨともいう）８０３と、命令デコーダ（ＩＤｅｃｏｄｅｒともいう）８０５と、演算論理ユニット（ＡＬＵともいう）８０６と、を具備する。",
        "バスインターフェース８０１は、外部との信号のやりとり、及び演算処理装置内の各回路との信号のやりとりなどを行う機能を有する。",
        "制御装置８０２は、演算処理装置内の各回路の動作を制御する機能を有する。",
        "例えば、上記実施の形態における集積回路を用いて制御装置８０２を構成することができる。",
        "キャッシュメモリ８０３は、制御装置８０２により制御され、演算処理装置における動作時のデータを一時的に保持する機能を有する。なお、例えば、１次キャッシュ及び２次キャッシュとして、演算処理装置にキャッシュメモリ８０３を複数設けてもよい。",
        "命令デコーダ８０５は、読み込んだ命令信号を翻訳する機能を有する。翻訳された命令信号は、制御装置８０２に入力され、制御装置８０２は命令信号に応じた制御信号を演算論理ユニット８０６に出力する。",
        "例えば、上記実施の形態における集積回路を用いて命令デコーダ８０５を構成することができる。",
        "演算論理ユニット８０６は、制御装置８０２により制御され、入力された命令信号に応じて論理演算処理を行う機能を有する。",
        "例えば、上記実施の形態における演算回路を用いて演算論理ユニット８０６を構成することができる。",
        "なお、演算処理装置にレジスタを設けてもよい。このときレジスタは、制御装置８０２により制御される。例えば、複数のレジスタを演算処理装置に設け、あるレジスタを演算論理ユニット８０６用のレジスタとし、別のレジスタを命令デコーダ８０５用のレジスタとしてもよい。",
        "図２４を用いて説明したように、本実施の形態における演算処理装置の一例では、上記実施の形態の演算回路を、制御装置、命令デコーダ、又は演算論理ユニットなどのユニットに用いることにより、各ユニットにおいて、データの保持を行うことができ、処理速度を向上させることができる。",
        "また、本実施の形態における演算処理装置の一例では、上記実施の形態における演算回路を用いることにより、消費電力を抑制しつつ、長時間データの保持を行うことができる。よって、演算処理装置の消費電力を低減することができる。また、実施の形態における演算回路を用いることにより、演算処理装置の面積を小さくすることができる。",
        "（実施の形態４） 本実施の形態では、上記実施の形態における演算処理装置を備えた電子機器の例について説明する。",
        "本実施の形態における電子機器の構成例について、図２５（Ａ）乃至図２５（Ｄ）を用いて説明する。",
        "図２５（Ａ）に示す電子機器は、携帯型情報端末の例である。図２５（Ａ）に示す情報端末は、筐体１００１ａと、筐体１００１ａに設けられた表示部１００２ａと、を具備する。",
        "なお、筐体１００１ａの側面１００３ａに外部機器に接続させるための接続端子、図２５（Ａ）に示す携帯型情報端末を操作するためのボタンのうち、一つ又は複数を設けてもよい。",
        "図２５（Ａ）に示す携帯型情報端末は、筐体１００１ａの中に、ＣＰＵと、記憶回路と、外部機器とＣＰＵ及び記憶回路との信号の送受信を行うインターフェースと、外部機器との信号の送受信を行うアンテナと、を備える。",
        "図２５（Ａ）に示す携帯型情報端末は、例えば電話機、電子書籍、パーソナルコンピュータ、及び遊技機の一つ又は複数としての機能を有する。",
        "図２５（Ｂ）に示す電子機器は、折り畳み式の携帯型情報端末の例である。図２５（Ｂ）に示す携帯型情報端末は、筐体１００１ｂと、筐体１００１ｂに設けられた表示部１００２ｂと、筐体１００４と、筐体１００４に設けられた表示部１００５と、筐体１００１ｂ及び筐体１００４を接続する軸部１００６と、を具備する。",
        "また、図２５（Ｂ）に示す携帯型情報端末では、軸部１００６により筐体１００１ｂ又は筐体１００４を動かすことにより、筐体１００１ｂを筐体１００４に重畳させることができる。",
        "なお、筐体１００１ｂの側面１００３ｂ又は筐体１００４の側面１００７に外部機器に接続させるための接続端子、図２５（Ｂ）に示す携帯型情報端末を操作するためのボタンのうち、一つ又は複数を設けてもよい。",
        "また、表示部１００２ｂ及び表示部１００５に、互いに異なる画像又は一続きの画像を表示させてもよい。なお、表示部１００５を必ずしも設けなくてもよく、表示部１００５の代わりに、入力装置であるキーボードを設けてもよい。",
        "図２５（Ｂ）に示す携帯型情報端末は、筐体１００１ｂ又は筐体１００４の中に、ＣＰＵと、記憶回路と、外部機器とＣＰＵ及び記憶回路との信号の送受信を行うインターフェースと、を備える。なお、図２５（Ｂ）に示す携帯型情報端末に、外部との信号の送受信を行うアンテナを設けてもよい。",
        "図２５（Ｂ）に示す携帯型情報端末は、例えば電話機、電子書籍、パーソナルコンピュータ、及び遊技機の一つ又は複数としての機能を有する。",
        "図２５（Ｃ）に示す電子機器は、設置型情報端末の例である。図２５（Ｃ）に示す設置型情報端末は、筐体１００１ｃと、筐体１００１ｃに設けられた表示部１００２ｃと、を具備する。",
        "なお、表示部１００２ｃを、筐体１００１ｃにおける甲板部１００８に設けることもできる。",
        "また、図２５（Ｃ）に示す設置型情報端末は、筐体１００１ｃの中に、ＣＰＵと、記憶回路と、外部機器とＣＰＵ及び記憶回路との信号の送受信を行うインターフェースと、を備える。なお、図２５（Ｃ）に示す設置型情報端末に、外部との信号の送受信を行うアンテナを設けてもよい。",
        "さらに、図２５（Ｃ）に示す設置型情報端末における筐体１００１ｃの側面１００３ｃに券などを出力する券出力部、硬貨投入部、及び紙幣挿入部の一つ又は複数を設けてもよい。",
        "図２５（Ｃ）に示す設置型情報端末は、例えば現金自動預け払い機、券などの注文をするための情報通信端末（マルチメディアステーションともいう）、又は遊技機としての機能を有する。",
        "図２５（Ｄ）は、設置型情報端末の例である。図２５（Ｄ）に示す設置型情報端末は、筐体１００１ｄと、筐体１００１ｄに設けられた表示部１００２ｄと、を具備する。なお、筐体１００１ｄを支持する支持台を設けてもよい。",
        "なお、筐体１００１ｄの側面１００３ｄに外部機器に接続させるための接続端子、図２５（Ｄ）に示す設置型情報端末を操作するためのボタンのうち、一つ又は複数を設けてもよい。",
        "また、図２５（Ｄ）に示す設置型情報端末は、筐体１００１ｄの中に、ＣＰＵと、記憶回路と、外部機器とＣＰＵ及び記憶回路との信号の送受信を行うインターフェースと、を備えてもよい。なお、図２５（Ｄ）に示す設置型情報端末に、外部との信号の送受信を行うアンテナを設けてもよい。",
        "図２５（Ｄ）に示す設置型情報端末は、例えばデジタルフォトフレーム、モニタ、又はテレビジョン装置としての機能を有する。",
        "上記実施の形態の演算処理装置は、図２５（Ａ）乃至図２５（Ｄ）に示す電子機器のＣＰＵとして用いられる。",
        "図２５を用いて説明したように、本実施の形態における電子機器の一例は、ＣＰＵとして上記実施の形態における演算処理装置を具備する構成である。",
        "また、本実施の形態における電子機器の一例では、上記実施の形態における演算処理装置を用いることにより、消費電力を抑制しつつ、長時間データの保持を行うことができる。よって、演算処理装置の消費電力を低減することができる。また、実施の形態における演算回路を用いることにより、演算処理装置の面積を小さくすることができる。"
      ]
    }
  },
  {
    "doc_number": "2013179276",
    "invention_title": "半導体装置",
    "abstract": "【課題】ｃ軸配向した結晶部を含む酸化物半導体膜の側面からの酸素の脱離を防止できる半導体装置を提供する。【解決手段】第１の酸化物半導体膜と、ｃ軸配向した結晶部を含む第２の酸化物半導体膜と、ｃ軸配向した結晶部を含む酸化物膜と、を有し、第１の酸化物半導体膜、第２の酸化物半導体膜及び酸化物膜は、ＩＧＺＯ膜で構成され、第２の酸化物半導体膜が有するインジウムの含有量は、第１の酸化物半導体膜が有するインジウムの含有量より大きく、第１の酸化物半導体膜が有するインジウムの含有量は、酸化物膜が有するインジウムの含有量より大きく、酸化物膜が有するガリウムの含有量は、第１の酸化物半導体膜が有するガリウムの含有量より大きく、第１の酸化物半導体膜が有するガリウムの含有量は、第２の酸化物半導体膜が有するガリウムの含有量より大きい構成とする。【選択図】図１",
    "claims": [
      "【請求項1】第１の酸化物半導体膜と該第１の酸化物半導体膜上に積層して設けられたｃ軸配向した結晶部を含む第２の酸化物半導体膜とを有する島状の半導体膜と、 前記島状の半導体膜の側面に接して設けられた、ｃ軸配向した結晶部を含む酸化物膜と、を有し、 前記第１の酸化物半導体膜、前記第２の酸化物半導体膜及び前記酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成され、 前記第２の酸化物半導体膜が有するインジウムの含有量は、前記第１の酸化物半導体膜が有するインジウムの含有量より大きく、前記第１の酸化物半導体膜が有するインジウムの含有量は、前記酸化物膜が有するインジウムの含有量より大きく、前記酸化物膜が有するガリウムの含有量は、前記第１の酸化物半導体膜が有するガリウムの含有量より大きく、前記第１の酸化物半導体膜が有するガリウムの含有量は、前記第２の酸化物半導体膜が有するガリウムの含有量より大きいことを特徴とする半導体装置。",
      "【請求項2】第１の酸化物半導体膜と該第１の酸化物半導体膜上に積層して設けられたｃ軸配向した結晶部を含む第２の酸化物半導体膜とを有する島状の半導体膜と、 前記島状の半導体膜の側面に接して設けられた、ｃ軸配向した結晶部を含む酸化物膜と、 前記酸化物膜上に設けられたゲート電極と、を有し、 前記第１の酸化物半導体膜、前記第２の酸化物半導体膜及び前記酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成され、 前記第２の酸化物半導体膜が有するインジウムの含有量は、前記第１の酸化物半導体膜が有するインジウムの含有量より大きく、前記第１の酸化物半導体膜が有するインジウムの含有量は、前記酸化物膜が有するインジウムの含有量より大きく、前記酸化物膜が有するガリウムの含有量は、前記第１の酸化物半導体膜が有するガリウムの含有量より大きく、前記第１の酸化物半導体膜が有するガリウムの含有量は、前記第２の酸化物半導体膜が有するガリウムの含有量より大きいことを特徴とする半導体装置。",
      "【請求項3】第１の酸化物半導体膜と該第１の酸化物半導体膜上に積層して設けられたｃ軸配向した結晶部を含む第２の酸化物半導体膜とを有する島状の半導体膜と、 前記島状の半導体膜のチャネル長方向の側面に接して設けられたソース電極及びドレイン電極と、 前記島状の半導体膜のチャネル幅方向の側面に接して設けられた、ｃ軸配向した結晶部を含む酸化物膜と、 前記酸化物膜上に設けられたゲート電極と、を有し、 前記第１の酸化物半導体膜、前記第２の酸化物半導体膜及び前記酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成され、 前記第２の酸化物半導体膜が有するインジウムの含有量は、前記第１の酸化物半導体膜が有するインジウムの含有量より大きく、前記第１の酸化物半導体膜が有するインジウムの含有量は、前記酸化物膜が有するインジウムの含有量より大きく、前記酸化物膜が有するガリウムの含有量は、前記第１の酸化物半導体膜が有するガリウムの含有量より大きく、前記第１の酸化物半導体膜が有するガリウムの含有量は、前記第２の酸化物半導体膜が有するガリウムの含有量より大きいことを特徴とする半導体装置。",
      "【請求項4】請求項２または請求項３において、前記ゲート電極の側面には、サイドウォールが設けられていることを特徴とする半導体装置。",
      "【請求項5】請求項１乃至請求項３のいずれか一において、前記酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成された膜上に、無機絶縁膜が積層した構造であることを特徴とする半導体装置。",
      "【請求項6】請求項１乃至請求項３のいずれか一において、前記ゲート電極上、前記ソース電極上及び前記ドレイン電極上には、酸化アルミニウム膜が設けられていることを特徴とする半導体装置。",
      "【請求項7】請求項１乃至請求項６のいずれか一において、 前記第１の酸化物半導体膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比の酸化物を含む膜であることを特徴とする半導体装置。",
      "【請求項8】請求項１乃至請求項７のいずれか一において、 前記第２の酸化物半導体膜は、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比の酸化物を含む膜であることを特徴とする半導体装置。",
      "【請求項9】請求項１乃至請求項８のいずれか一において、 前記酸化物膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比の酸化物を含む膜であることを特徴とする半導体装置。",
      "【請求項10】請求項８又は請求項９において、 前記第２の酸化物半導体膜及び前記酸化物膜の結晶部では、前記第２の酸化物半導体膜及び前記酸化物膜の被形成面の法線ベクトルに平行なｃ軸方向に沿って、前記第２の酸化物半導体膜及び前記酸化物膜に含まれる複数の金属原子及び酸素原子が層状に配列していることを特徴とする半導体装置。"
    ],
    "description": {
      "technical_field": [
        "酸化物半導体を用いた半導体装置に関する。",
        "なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。"
      ],
      "background_art": [
        "絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。",
        "例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質の酸化物半導体膜を用いたトランジスタが開示されている（特許文献１参照）。"
      ],
      "disclosure": {
        "tech_problem": [
          "酸化物半導体膜を用いたトランジスタは、アモルファスシリコン膜を用いたトランジスタよりも動作が速く（電界効果移動度が高い、とも言う）、また、多結晶シリコン膜を用いたトランジスタよりも製造が容易であるといった特徴を有している。",
          "しかし、酸化物半導体膜を用いたトランジスタは幾つかの問題が指摘されており、その１つとして、トランジスタの電気特性の不安定さがある。具体的には、可視光または紫外光の照射や、バイアス−熱ストレス試験（ＢＴストレス試験とも言う）において、トランジスタのしきい値電圧がマイナス側にシフトし、トランジスタがノーマリーオンの傾向を示すことが指摘されている。この原因の１つとして、酸化物半導体膜中の酸素欠損などが挙げられる。",
          "例えば、酸化物半導体膜が非晶質（アモルファス）であると、酸化物半導体膜中の金属原子と酸素原子の結合状態は秩序化されておらず、酸素欠損が生じやすい状態にあるといえる。そのため、酸化物半導体膜の電気特性（例えば、電気伝導度）が変化する恐れがある。そして、このような酸化物半導体膜を用いたトランジスタにおいては、トランジスタの電気特性の変動要因となり、当該トランジスタを用いた半導体装置の信頼性を低下させることになる。",
          "なお酸化物半導体膜が取り得る状態としては、前述のように、酸化物半導体膜は非晶質の他に、単結晶、多結晶（ポリクリスタルともいう）などの状態をとることができる。また、トランジスタの電気特性の変動要因となる酸素欠損を低減できる状態として、酸化物半導体膜は、ＣＡＡＣ酸化物半導体（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＣＡＡＣ−ＯＳともいう）膜といった状態を取り得る。",
          "ここでＣＡＡＣ酸化物半導体膜について詳述する。",
          "ＣＡＡＣ酸化物半導体膜は、完全な非晶質ではない。ＣＡＡＣ酸化物半導体膜は、例えば結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体を有している。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ酸化物半導体膜に含まれる非晶質部と結晶部との境界、結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ酸化物半導体膜には明確な粒界（グレインバウンダリーともいう）は確認できない。そのため、ＣＡＡＣ酸化物半導体膜は、粒界に起因する電子移動度の低下が抑制される。",
          "ＣＡＡＣ酸化物半導体膜に含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ酸化物半導体膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。",
          "なお本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。",
          "なお、ＣＡＡＣ酸化物半導体膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ酸化物半導体膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ酸化物半導体膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。",
          "ＣＡＡＣ酸化物半導体膜に含まれる結晶部のｃ軸は、ＣＡＡＣ酸化物半導体膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ酸化物半導体膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ酸化物半導体膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。",
          "以上説明した、ＣＡＡＣ酸化物半導体膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。",
          "また本明細書において、ｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している結晶部を含むＣＡＡＣ酸化物半導体膜を、ｃ軸配向した結晶部を含む酸化物半導体膜という。",
          "その一方で、ｃ軸配向した結晶部を含む酸化物半導体膜の一例である、Ｉｎ−Ｇａ−Ｚｎ系酸化物（以下、ＩＧＺＯと呼ぶ。）膜では、ｃ軸方向で酸素が動きにくく酸素欠損が生じにくいものの、ａ軸及びｂ軸を有する平面では酸素が動きやすいことが、密度汎関数理論に基づくコンピュータの計算によりわかっている。具体的にＩＧＺＯ膜では、Ｉｎ―Ｏ層、Ｇａ―Ｏ層、Ｚｎ−Ｏ層が、ｃ軸に垂直な方向から見て層状に配列する中で、酸素がＩｎ―Ｏ層を横断して動くよりもＩｎ−Ｏ層に沿って酸素が動きやすい。すなわち、ｃ軸配向した結晶部を含む酸化物半導体膜では当該膜の被形成面または表面に平行な方向に沿って移動しやすい。",
          "酸素の動きやすさを考慮すると、ｃ軸配向した結晶部を含む酸化物半導体膜では、当該膜の側面から酸素が脱離し、酸素欠損が生じやすい状態になっている。このような酸化物半導体膜を用いたトランジスタにおいては、ｃ軸配向した結晶部を含む酸化物半導体膜を島状に加工する場合、その側面が露出した状態となってしまい、酸素欠損が生じやすいこととなる。酸素欠損が生じやすい状態が続くと、トランジスタの電気特性の変動要因となり、当該トランジスタを用いた半導体装置の信頼性が低下することになる。",
          "そこで本発明の一態様は、ｃ軸配向した結晶部を含む酸化物半導体膜の側面からの酸素の脱離を防止し、且つｃ軸配向した結晶部を含む酸化物半導体膜に十分な酸素を含ませることができる半導体装置を提供することを課題の一とする。また本発明の一態様は、ｃ軸配向した結晶部を含む酸化物半導体膜を用いたトランジスタで構成される半導体装置の信頼性の向上を図ることを課題の一とする。"
        ],
        "tech_solution": [
          "本発明の一態様は、第１の酸化物半導体膜と該第１の酸化物半導体膜上に積層して設けられたｃ軸配向した結晶部を含む第２の酸化物半導体膜とを有する島状の半導体膜と、島状の半導体膜の側面に接して設けられた、ｃ軸配向した結晶部を含む酸化物膜と、を有し、第１の酸化物半導体膜、第２の酸化物半導体膜及び酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成され、第２の酸化物半導体膜が有するインジウムの含有量は、第１の酸化物半導体膜が有するインジウムの含有量より大きく、第１の酸化物半導体膜が有するインジウムの含有量は、酸化物膜が有するインジウムの含有量より大きく、酸化物膜が有するガリウムの含有量は、第１の酸化物半導体膜が有するガリウムの含有量より大きく、第１の酸化物半導体膜が有するガリウムの含有量は、第２の酸化物半導体膜が有するガリウムの含有量より大きい半導体装置である。",
          "本発明の別の一態様は、第１の酸化物半導体膜と該第１の酸化物半導体膜上に積層して設けられたｃ軸配向した結晶部を含む第２の酸化物半導体膜とを有する島状の半導体膜と、島状の半導体膜の側面に接して設けられた、ｃ軸配向した結晶部を含む酸化物膜と、酸化物膜上に設けられたゲート電極と、を有し、第１の酸化物半導体膜、第２の酸化物半導体膜及び酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成され、第２の酸化物半導体膜が有するインジウムの含有量は、第１の酸化物半導体膜が有するインジウムの含有量より大きく、第１の酸化物半導体膜が有するインジウムの含有量は、酸化物膜が有するインジウムの含有量より大きく、酸化物膜が有するガリウムの含有量は、第１の酸化物半導体膜が有するガリウムの含有量より大きく、第１の酸化物半導体膜が有するガリウムの含有量は、第２の酸化物半導体膜が有するガリウムの含有量より大きい半導体装置である。",
          "本発明の別の一態様は、第１の酸化物半導体膜と該第１の酸化物半導体膜上に積層して設けられたｃ軸配向した結晶部を含む第２の酸化物半導体膜とを有する島状の半導体膜と、島状の半導体膜のチャネル長方向の側面に接して設けられたソース電極及びドレイン電極と、島状の半導体膜のチャネル幅方向の側面に接して設けられた、ｃ軸配向した結晶部を含む酸化物膜と、酸化物膜上に設けられたゲート電極と、を有し、第１の酸化物半導体膜、第２の酸化物半導体膜及び酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成され、第２の酸化物半導体膜が有するインジウムの含有量は、第１の酸化物半導体膜が有するインジウムの含有量より大きく、第１の酸化物半導体膜が有するインジウムの含有量は、酸化物膜が有するインジウムの含有量より大きく、酸化物膜が有するガリウムの含有量は、第１の酸化物半導体膜が有するガリウムの含有量より大きく、第１の酸化物半導体膜が有するガリウムの含有量は、第２の酸化物半導体膜が有するガリウムの含有量より大きい半導体装置である。",
          "本発明の一態様において、ゲート電極の側面には、サイドウォールが設けられていることが好ましい。",
          "本発明の一態様において、酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成された膜上に、無機絶縁膜が積層した構造であることが好ましい。",
          "本発明の一態様において、ゲート電極上、ソース電極上及びドレイン電極上には、酸化アルミニウム膜が設けられていることが好ましい。",
          "本発明の一態様において、第１の酸化物半導体膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比の酸化物を含む膜であることが好ましい。",
          "本発明の一態様において、第２の酸化物半導体膜は、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比の酸化物を含む膜であることが好ましい。",
          "本発明の一態様において、酸化物膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比の酸化物を含む膜であることが好ましい。",
          "本発明の一態様において、第２の酸化物半導体膜及び酸化物膜の結晶部では、第２の酸化物半導体膜及び酸化物膜の被形成面の法線ベクトルに平行なｃ軸方向に沿って、第２の酸化物半導体膜及び酸化物膜に含まれる複数の金属原子及び酸素原子が層状に配列していることが好ましい。"
        ],
        "advantageous_effects": [
          "本発明の一態様により、ｃ軸配向した結晶部を含む酸化物半導体膜の側面からの酸素の脱離を防止し、且つｃ軸配向した結晶部を含む酸化物半導体膜に十分な酸素を含ませることができる。また本発明の一態様により、ｃ軸配向した結晶部を含む酸化物半導体膜を用いたトランジスタで構成される半導体装置の信頼性の向上を図ることができる。"
        ]
      },
      "best_mode": [
        "以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。",
        "なお、図面等において示す各構成の、位置、大きさ、形状などは、理解の簡単のため、実際の位置、大きさ、形状などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、形状などに限定されない。",
        "なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。",
        "（実施の形態１） 本実施の形態では、半導体装置における、ｃ軸配向した結晶部を含む酸化物半導体膜を用いたトランジスタの構成について説明する。",
        "図１には、本発明の一態様であるトランジスタを示す。図１（Ａ）には、トランジスタの平面図を示す。図１（Ｂ）には、図１（Ａ）のチャネル長方向であるＸ１−Ｙ１における断面図を示し、図１（Ｃ）は、図１（Ａ）のチャネル幅方向であるＶ１−Ｗ１における断面図を示す。",
        "図１（Ａ）乃至（Ｃ）に示すトランジスタは、基板１００上に設けられた酸化膜１０２と、酸化膜１０２上に設けられた第１の酸化物半導体膜１０４と、第１の酸化物半導体膜１０４上に設けられた第２の酸化物半導体膜１０６と、島状に形成された第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６の少なくとも側面を覆って設けられた酸化物膜１０８と、酸化物膜１０８上に設けられたゲート電極１１０と、ゲート電極１１０を覆って設けられた層間絶縁膜１１２と、層間絶縁膜１１２上に設けられ、第２の酸化物半導体膜１０６に接続されたソース電極１１４Ａ及びドレイン電極１１４Ｂと、を有する。なお第２の酸化物半導体膜１０６は、ゲート電極１１０に重畳する領域においてチャネル領域１０６Ａを有し、ソース電極１１４Ａ及びドレイン電極１１４Ｂと接続される領域においてチャネル領域よりも抵抗が低い低抵抗領域１０６Ｂを有する。",
        "なお島状に形成された膜の側面とは、側面が基板面に対して垂直に露出する場合の他、該側面が基板面に対して傾斜して露出してテーパー形状をなす場合を含むものとする。",
        "図１に示すトランジスタでは、島状に形成された第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６を積層して設ける構造としている。本発明の一態様においては、第１の酸化物半導体膜１０４、及び第２の酸化物半導体膜１０６は、少なくともインジウム、亜鉛、及びガリウムを含む酸化物を含み、第２の酸化物半導体膜１０６は、第１の酸化物半導体膜１０４よりも、膜中のインジウムの含有量を多くする。第２の酸化物半導体膜１０６のインジウムの含有量を多くすることで、第２の酸化物半導体膜１０６の結晶性を向上させることができる。",
        "また本発明の一態様においては、第１の酸化物半導体膜１０４は、膜中のガリウムの含有量をインジウムの含有量と同じとし、第２の酸化物半導体膜１０６よりも、膜中のガリウムの含有量を多くする。第１の酸化物半導体膜１０４は、第２の酸化物半導体膜１０６の形成時に酸化膜１０２から放出される酸素やシリコン等の拡散を抑制することができる。そのため、第１の酸化物半導体膜１０４を設けることで、第２の酸化物半導体膜１０６へのシリコン等の不純物の混入を低減し、第２の酸化物半導体膜１０６の結晶性を向上させることができる。",
        "例えば、第１の酸化物半導体膜１０４を形成しない構成とした場合を考えると、４００℃程度の加熱成膜で酸化膜１０２上に、第２の酸化物半導体膜１０６を直接形成することになる。この場合、第２の酸化物半導体膜１０６の成膜前に、酸化膜１０２から酸素が放出してしまう。その結果、その後の工程で第２の酸化物半導体膜１０６に酸化膜１０２から酸素を供給することが出来ない。",
        "しかし、本実施の形態に示す構成とすることで、第１の酸化物半導体膜１０４は、酸化膜１０２の形成後に、低い温度（例えば、室温以上２００℃以下）で形成し、第２の酸化物半導体膜１０６は、高い温度（例えば、２５０℃以上５００℃以下、好ましくは３００℃以上４００℃以下）で形成することができ、第１の酸化物半導体膜１０４により酸化膜１０２から放出される酸素を抑制することができる。",
        "また、第２の酸化物半導体膜１０６は、同種の材料である第１の酸化物半導体膜１０４上に形成されるため、第１の酸化物半導体膜１０４との界面から成長するｃ軸配向した結晶部を含む膜とすることができる。",
        "すなわち、第１の酸化物半導体膜１０４は、工程中において、酸化膜１０２から放出される酸素を抑制し、さらに第２の酸化物半導体膜１０６の下地膜として機能させることができる。そのため、第２の酸化物半導体膜１０６の結晶性を高めることができる。また、酸化膜１０２から放出される酸素は、第２の酸化物半導体膜１０６形成後に、熱処理等により放出させ、第１の酸化物半導体膜１０４を通過させ、第２の酸化物半導体膜１０６に供給することができる。",
        "このように、第１の酸化物半導体膜１０４と第２の酸化物半導体膜１０６を積層する構成とすることで、第２の酸化物半導体膜１０６の酸素欠損を抑制し、さらに第２の酸化物半導体膜１０６の結晶性を向上させるといった優れた効果を奏する。",
        "第２の酸化物半導体膜１０６の結晶性が向上することで、第２の酸化物半導体膜１０６中の金属原子と酸素原子の結合状態が秩序化され、酸素欠損の発生を抑制することが出来る。また、酸素欠損が発生したとしても、酸化膜１０２からの酸素の供給により、酸素欠損を補填することが可能となる。",
        "また、上述の第１の酸化物半導体膜１０４と第２の酸化物半導体膜１０６を積層する構成に加えて、本発明の一態様である図１に示すトランジスタでは、島状に形成された第１の酸化物半導体膜１０４及びｃ軸配向した結晶部を含む第２の酸化物半導体膜１０６の側面を覆って酸化物膜１０８が設けられている。本発明の一態様において、酸化物膜１０８は、第２の酸化物半導体膜１０６と同じｃ軸配向した結晶部を含む膜であり、膜の被形成面に対して水平方向よりも垂直な方向の方が酸素透過性の低い膜とすることができる。",
        "本発明の一態様においては、酸素透過性の低い膜は、第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６と同じ元素を有する膜である。すなわち、第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６がＩＧＺＯ膜の場合、酸化物膜１０８も、インジウム、ガリウム及び亜鉛を有するＩＧＺＯ膜である。特に酸化物膜１０８は、膜中のガリウムの含有量が第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６のガリウムの含有量より多く、且つインジウムの含有量が第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６のインジウムの含有量よりも少ない膜である。",
        "酸化物膜１０８は、第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６と同じ元素を有する膜とすることで、島状に形成された第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６との界面の状態を良好にすることができる。そして酸化物膜１０８は、第２の酸化物半導体膜１０６と同じｃ軸配向した結晶部を含む膜とすることができる。",
        "また酸化物膜１０８は、第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６よりもガリウムの含有量を多くし、インジウムの含有量を少なくすることで、エネルギーギャップの大きい膜として用いることができる。",
        "また酸化物膜１０８は、第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６と同様に、インジウムを含有することで、第２の酸化物半導体膜１０６と同じｃ軸配向した結晶部を含む膜とすることができる。",
        "また酸化物膜１０８はインジウムを含む第２の酸化物半導体膜１０６と同じｃ軸配向した結晶部を含む膜とすることで、ｃ軸方向で酸素が動きにくく酸素欠損が生じにくいものの、ａ軸及びｂ軸を有する平面では酸素が動きやすい膜とすることができる。そして当該膜は、Ｉｎ―Ｏ層、Ｇａ―Ｏ層、Ｚｎ−Ｏ層が、ｃ軸に垂直な方向から見て層状に配列する中で、酸素がＩｎ―Ｏ層を横断して動くよりもＩｎ−Ｏ層に沿って酸素が動きやすい膜とすることができる。このＩｎ−Ｏ層において、酸素がＩｎ―Ｏ層を横断して動きにくい性質を利用して、酸化物膜１０８は、第２の酸化物半導体膜１０６及び酸化物膜１０８の被形成面の法線ベクトルに平行なｃ軸方向に、酸素透過性の低い膜とすることができる。",
        "ｃ軸方向において酸素透過性の低い膜とした酸化物膜１０８は、第２の酸化物半導体膜１０６の側面に設けることで、当該膜より酸素が脱離し、酸素欠損が生じやすい状態を抑制することができる。",
        "図１（Ａ）に太い点線で示す部分においては、酸素欠損により導電性が高まると寄生チャネルが発生する。この寄生チャネルは、スイッチング特性の低下及び信号遅延の原因となる。ｃ軸方向において酸素透過性の低い酸化物膜１０８を図１（Ａ）の太い点線で示す部分に設けることで、この部分での低抵抗化を抑制することができる。すなわち、図１（Ｃ）のチャネル幅方向の断面図でいえば、第２の酸化物半導体膜１０６の側面にあたる領域１１６での酸素の脱離を抑制し、寄生チャネルの発生を抑制することができる。",
        "酸化物膜１０８中、ガリウムは、スタビライザーとして機能する。そのため、他のスタビライザーに一部または全部を置き換えることが可能である。ガリウムの他のスタビライザーとしては、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）を例示することができる。また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。",
        "また図２は、酸化膜１０２、第１の酸化物半導体膜１０４、第２の酸化物半導体膜１０６及び酸化物膜１０８を抜き出して示した断面図である。",
        "上述したように、酸化物膜１０８は、膜の被形成面の法線ベクトルに平行なｃ軸方向で、酸素がＩｎ―Ｏ層を横断して動きにくい性質を利用して、酸素透過性の低い膜とすることができる。Ｉｎ−Ｏ層は、当該膜の被形成面または表面に平行な方向に沿って形成されるため、図２（Ａ）中の点線１１８で表すような層として図示することができる。点線１１８で表されるＩｎ−Ｏ層は、島状に形成された第２の酸化物半導体膜１０６の側面を覆うように設けられる。Ｉｎ−Ｏ層は酸素がＩｎ―Ｏ層を横断して動きにくいため、Ｉｎ−Ｏ層を被形成面または表面に平行な方向に有する酸化物膜１０８は、第２の酸化物半導体膜１０６の側面からの酸素の脱離を抑制することができる。",
        "また、図２（Ａ）とは異なる構成として、酸化膜１０２、第１の酸化物半導体膜１０４、第２の酸化物半導体膜１０６及び酸化物膜１０８を抜き出した断面図を図２（Ｂ）に示す。図２（Ａ）と異なる点は、酸化膜１０２、第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６が設けられた層に対して、酸化膜１０２に達する溝１２０を形成し、溝１２０の側面を覆うように酸化物膜１０８が設けられている点にある。",
        "図２（Ｂ）で示す酸化物膜１０８が有する点線１１８は、図２（Ａ）と同様に、酸化物膜１０８の被形成面または表面に平行な方向に沿って形成されたＩｎ−Ｏ層を表したものである。Ｉｎ−Ｏ層は酸素がＩｎ―Ｏ層を横断して動きにくいため、Ｉｎ−Ｏ層を被形成面または表面に平行な方向に有する酸化物膜１０８は、酸化膜１０２、第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６の側面からの酸素の脱離を抑制することができる。",
        "なお溝１２０の側面を覆うように酸化物膜１０８を設けた後、さらに溝が残存する場合は、別の絶縁膜１２２を溝を埋めるように形成すればよい。例えば、酸化珪素等の絶縁膜を設け、溝を埋めればよい。なお、その表面の平坦性を向上し、酸化物膜１０８を表面に露出させる目的で、研磨処理（例えば化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理）を行ってもよい。",
        "以上説明した本発明の一態様における、第１の酸化物半導体膜１０４、第２の酸化物半導体膜１０６及び酸化物膜１０８が有するインジウム、ガリウム及び亜鉛の含有量の相対関係は、第２の酸化物半導体膜１０６が有するインジウムの含有量は、第１の酸化物半導体膜１０４が有するインジウムの含有量より大きく、第１の酸化物半導体膜１０４が有するインジウムの含有量は、酸化物膜１０８が有するインジウムの含有量より大きく、酸化物膜１０８が有するガリウムの含有量は、第１の酸化物半導体膜１０４が有するガリウムの含有量より大きく、第１の酸化物半導体膜１０４が有するガリウムの含有量は、第２の酸化物半導体膜１０６が有するガリウムの含有量より大きいものとなる。",
        "そして、前述の関係とした、第１の酸化物半導体膜１０４、第２の酸化物半導体膜１０６及び酸化物膜１０８は、第２の酸化物半導体膜１０６の結晶性を向上させることができるとともに、ｃ軸配向した結晶部を含む第２の酸化物半導体膜１０６の側面からの酸素の脱離を防止し、且つ第２の酸化物半導体膜１０６に十分な酸素を含ませることができる。",
        "本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。",
        "（実施の形態２） 本実施の形態では、半導体装置における、ｃ軸配向した結晶部を含む酸化物半導体膜を用いたトランジスタの構成について、上記実施の形態とは異なる断面図を示し、その作製方法を併せて説明する。",
        "図３には、本発明の一態様であるトランジスタを示す。図３（Ａ）には、トランジスタの平面図を示す。図３（Ｂ）には、図３（Ａ）のチャネル長方向であるＸ２−Ｙ２における断面図を示し、図３（Ｃ）は、図３（Ａ）のチャネル幅方向であるＶ２−Ｗ２における断面図を示す。",
        "図３（Ａ）乃至（Ｃ）に示すトランジスタは、基板２００上に設けられた酸化膜２０２と、酸化膜２０２上に設けられた第１の酸化物半導体膜２０４と、第１の酸化物半導体膜２０４上に設けられたｃ軸配向した結晶部を含む第２の酸化物半導体膜２０６と、島状に形成された第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６のチャネル長方向の側面に接して設けられた第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂと、島状に形成された第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６上の一部、チャネル幅方向の側面に接して設けられた酸化物膜２０８と、酸化物膜２０８上に設けられたゲート電極２１０と、ゲート電極２１０の側面を覆って設けられたサイドウォール２０９と、ゲート電極２１０上を覆って設けられた絶縁膜２１１と、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂ上、第２の酸化物半導体膜２０６上、並びにサイドウォール２０９の側面及び上部を覆って設けられた第２のソース電極２１３Ａ及び第２のドレイン電極２１３Ｂと、絶縁膜２１１上、第２のソース電極２１３Ａ及び第２のドレイン電極２１３Ｂ上、並びに、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂ上に設けられた絶縁膜２１２と、を有する。なお第２の酸化物半導体膜２０６は、ゲート電極２１０に重畳する領域においてチャネル領域２０６Ａを有し、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂ並びに第２のソース電極２１３Ａ及び第２のドレイン電極２１３Ｂと接続される領域においてチャネル領域よりも抵抗が低い低抵抗領域２０６Ｂを有する。",
        "図３に示すトランジスタでは、上記実施の形態１と同様に、形成された第１の酸化物半導体膜２０４、第２の酸化物半導体膜２０６及び酸化物膜２０８が積層されて設けられる構造としている。従って、第１の酸化物半導体膜２０４、第２の酸化物半導体膜２０６及び酸化物膜２０８が有するインジウム、ガリウム及び亜鉛の含有量の相対関係を、実施の形態１と同様の構成とすることができる。そのため、第２の酸化物半導体膜２０６のチャネル幅方向に側面において、第２の酸化物半導体膜２０６からの酸素の脱離を防止し、第２の酸化物半導体膜２０６に十分な酸素を含ませることができる。そのため図３（Ａ）に太い点線で示す部分における低抵抗化を抑制し、寄生チャネルの生成を抑制できる。",
        "また本実施の形態における図３の構成において絶縁膜２１２は、酸化絶縁膜を用いることで、酸素の拡散防止膜として機能させることができる。絶縁膜２１２として酸化絶縁膜が設けられることで、第２の酸化物半導体膜２０６の酸素欠損を低減することができる。また、絶縁膜２１２は、金属酸化物による絶縁膜を用いることができる。絶縁膜２１２として金属酸化物による絶縁膜が設けられることで、水素、水等の侵入防止膜として、外部からトランジスタの第２の酸化物半導体膜２０６に水素、水等が侵入することを抑制することができる。このため、トランジスタのリーク電流を低減することができる。",
        "次いで、図４乃至図６を参照して、図３に示すトランジスタの作製工程の例について説明する。なお、図４（Ａ−１）、図４（Ａ−２）、図４（Ａ−３）、図５（Ａ−１）、図５（Ａ−２）、図５（Ａ−３）、図６（Ａ−１）、図６（Ａ−２）は、図３（Ａ）に示すトランジスタの平面図に対応している。また、図４（Ｂ−１）、図４（Ｂ−２）、図４（Ｂ−３）、図５（Ｂ−１）、図５（Ｂ−２）、図５（Ｂ−３）、図６（Ｂ−１）及び図６（Ｂ−２）は、図３（Ｂ）に示すＸ２−Ｙ２における断面図に対応している。また、図４（Ｃ−１）、図４（Ｃ−２）、図４（Ｃ−３）、図５（Ｃ−１）、図５（Ｃ−２）、図５（Ｃ−３）、図６（Ｃ−１）及び図６（Ｃ−２）は、図３（Ｃ）に示すＶ２−Ｗ２における断面図に対応している。",
        "まず、基板２００上に酸化膜２０２を形成する。酸化膜２０２は、スパッタリング法またはＣＶＤ法などにより形成すればよいが、水素、水、水酸基及び水素化物などが混入しにくい方法で形成することが好ましい。",
        "基板２００は、少なくとも、後の熱処理工程に耐えうる程度の耐熱性を有していればよい。基板２００としては、ガラス基板（好ましくは無アルカリガラス基板）、石英基板、セラミック基板、プラスチック基板またはシリコン基板などを用いることができる。",
        "酸化膜２０２は、基板２００からの水素、水分などの拡散を防止する効果がある膜が好ましく、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一、または複数の膜による積層構造により形成することができる。",
        "また、酸化膜２０２は、その他の効果として、のちに形成される第１の酸化物半導体膜２０４、及びｃ軸配向した結晶部を含む第２の酸化物半導体膜２０６に酸素を供給する効果がある膜であることが好ましい。例えば、酸化膜２０２として、酸化シリコン膜を用いた場合、当該酸化膜２０２を加熱することにより酸素の一部を脱離させることができるので、第１の酸化物半導体膜２０４、及び第２の酸化物半導体膜２０６に酸素を供給し、該膜中の酸素欠損を補填することができる。",
        "特に、酸化膜２０２中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、酸化膜２０２として、ＳｉＯ２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜を酸化膜２０２として用いることで、第１の酸化物半導体膜２０４、及び第２の酸化物半導体膜２０６に酸素を供給することができる。",
        "なお、酸化膜２０２の表面は、研磨処理やドライエッチング処理、プラズマ処理などを行うことにより、平坦性を向上させることが好ましい。このように酸化膜２０２の表面の平坦性を向上させることにより、酸化膜２０２上に設けられる第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６の結晶性を向上させることができる。",
        "次いで、酸化膜２０２上に第１の酸化物半導体膜及び第２の酸化物半導体膜を形成し、該膜を加工して島状の第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６を形成する（図４（Ａ−１）、（Ｂ−１）、（Ｃ−１））。第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６は、水素、水、水酸基及び水素化物などが混入しにくい方法で形成すればよく、例えばスパッタリング法により形成することが好ましい。",
        "第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６は、少なくともインジウム、ガリウム、及び亜鉛を含む酸化物膜であり、ＩＧＺＯ膜を用いることができる。なお、ＩＧＺＯ膜は、スタビライザーであるガリウムの一部または全部を他のスタビライザーに置き換えることも可能である。",
        "第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６の形成方法としては、スパッタリング法の他、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、蒸着法、塗布法などを用いることができる。",
        "第１の酸化物半導体膜２０４は、第２の酸化物半導体膜２０６よりもインジウムの含有量が少なく、且つガリウムの含有量が多いＩＧＺＯ膜で構成される。また、第１の酸化物半導体膜２０４は、膜中のガリウムの含有量がインジウムの含有量と同じであるＩＧＺＯ膜で構成される。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比またはその近傍の酸化物、あるいは実質的にＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比の酸化物を用いるとよい。",
        "第１の酸化物半導体膜２０４の膜厚は、５ｎｍより大きく２００ｎｍ以下とし、好ましくは１０ｎｍ以上３０ｎｍ以下とする。また、第１の酸化物半導体膜２０４は、単結晶、多結晶（ポリクリスタルともいう。）、または非晶質などの状態をとる。",
        "第２の酸化物半導体膜２０６は、第１の酸化物半導体膜２０４よりもインジウムの含有量が多く、且つガリウムの含有量が少ないＩＧＺＯ膜で構成される。また、第２の酸化物半導体膜２０６は、膜中のインジウムの含有量がガリウムの含有量よりも多いＩＧＺＯ膜で構成される。すなわち、含有量がＩｎ＞Ｇａの組成となる酸化物を用いるとよい。例えば、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比またはその近傍の酸化物あるいは実質的にＩｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比の酸化物を用いるとよい。",
        "第２の酸化物半導体膜２０６の膜厚は、５ｎｍより大きく２００ｎｍ以下とし、好ましくは１０ｎｍ以上３０ｎｍ以下とする。",
        "また、第２の酸化物半導体膜２０６は、ｃ軸配向した結晶部を含む膜である。すなわち、ｃ軸が第２の酸化物半導体膜２０６の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している結晶部を有する膜である。",
        "第２の酸化物半導体膜２０６に含まれる結晶部のｃ軸は、第２の酸化物半導体膜２０６の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、第２の酸化物半導体膜２０６の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、第２の酸化物半導体膜２０６が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。ｃ軸配向した結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。",
        "ｃ軸配向した結晶部を含む第２の酸化物半導体膜２０６を形成する方法としては、三つ挙げられる。一つめは、成膜温度を２００℃以上４５０℃以下として酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。二つめは、酸化物半導体膜を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。三つめは、一層目の酸化物半導体膜を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、二層目の酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。",
        "また、第２の酸化物半導体膜２０６は、エネルギーギャップが２．８ｅＶ乃至３．２ｅＶであり、シリコンのエネルギーギャップ１．１ｅＶと比較して大きい。また、第２の酸化物半導体膜２０６の少数キャリア密度は、１０−９ｃｍ−３であり、シリコンの真性キャリア密度の１０１１ｃｍ−３と比較して極めて小さい。",
        "第２の酸化物半導体膜２０６の多数キャリア（電子）は、トランジスタのソースから流れるのみである。また、チャネル領域を完全空乏化することが可能であるため、トランジスタのオフ電流を極めて小さくすることが可能である。",
        "したがって、第２の酸化物半導体膜２０６を用いたトランジスタは、Ｓ値が小さくなり、理想的な値が得られる。また、当該トランジスタは、信頼性が高い。",
        "第２の酸化物半導体膜２０６の形成後、第２の酸化物半導体膜２０６に対して、熱処理を行ってもよい。当該熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。当該熱処理を行うことで、第２の酸化物半導体膜２０６より過剰な水素（水や水酸基を含む）を除去することが可能である。なお、当該熱処理は、本明細書等において、脱水化処理（脱水素化処理）と記す場合がある。",
        "当該熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、第２の酸化物半導体膜２０６は大気に触れさせず、水や水素の混入が生じないようにする。",
        "熱処理装置は、電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。",
        "例えば、当該熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。",
        "なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。",
        "また、上述の脱水化処理（脱水素化処理）を行うと、第２の酸化物半導体膜２０６を構成する主成分材料である酸素が同時に脱離して減少してしまうおそれがある。第２の酸化物半導体膜２０６において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。よって、脱水化処理（脱水素化処理）を行った場合、第２の酸化物半導体膜２０６の膜中に、酸素を供給することが好ましい。第２の酸化物半導体膜２０６の膜中に酸素を供給することにより、第２の酸化物半導体膜２０６の酸素欠損を補填することができる。",
        "第２の酸化物半導体膜２０６の酸素欠損を補填する方法の一例としては、第２の酸化物半導体膜２０６に対して脱水化処理（脱水素化処理）を行った後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、高純度の亜酸化窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入すればよい。酸素ガス、または一酸化二窒素（Ｎ２Ｏ）ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガス、または一酸化二窒素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。",
        "また、第２の酸化物半導体膜２０６に酸素を供給する方法の一例としては、第２の酸化物半導体膜２０６に酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を添加することで、第２の酸化物半導体膜２０６に酸素を供給してもよい。酸素の添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いる。",
        "また、第２の酸化物半導体膜２０６に酸素を供給する方法の一例としては、酸化膜２０２を加熱することにより、酸素の一部を脱離させ、第２の酸化物半導体膜２０６に酸素を供給してもよい。特に本実施の形態においては、酸化膜２０２から放出される酸素を第１の酸化物半導体膜２０４を通過させ、第２の酸化物半導体膜２０６へ酸素を供給するのが好適である。",
        "上述のように、第２の酸化物半導体膜２０６の形成後において、脱水化処理（脱水素化処理）を行い第２の酸化物半導体膜２０６から、水素、または水分を除去して不純物が極力含まれないように高純度化する場合、次に挙げられる処理を第２の酸化物半導体膜２０６に施す構成が好ましい。具体的な処理としては、脱水化処理（脱水素化処理）によって減少してしまった酸素による酸素欠損を第２の酸化物半導体膜２０６に酸素を加えることで補填する、加酸素化処理が挙げられる。あるいは、第２の酸化物半導体膜２０６に含まれる酸素の量が化学量論的組成よりも多くなるように酸素を供給する、過酸素化処理が挙げられる。なお、本明細書等において、第２の酸化物半導体膜２０６に酸素を供給する場合を、加酸素化処理と記す場合がある、または第２の酸化物半導体膜２０６に含まれる酸素の量を化学量論的組成よりも多くする場合を過酸素化処理と記す場合がある。",
        "なお、上述の方法では、第２の酸化物半導体膜２０６を島状に加工した後に脱水化処理（脱水素化処理）、および加酸素化処理を行う構成でもよいし、第２の酸化物半導体膜２０６を島状に加工する前に、当該処理を行ってもよい。また、後に形成される絶縁膜２１２の形成後に、加熱処理を行い、酸化膜２０２から、第２の酸化物半導体膜２０６に酸素を供給してもよい。",
        "このように、第２の酸化物半導体膜２０６は、脱水化処理（脱水素化処理）により、水素または水分が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化またはｉ型（真性）に限りなく近い酸化物半導体膜とすることができる。このような酸化物半導体膜中には、ドナーに由来するキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。",
        "第２の酸化物半導体膜２０６は、水素若しくは水分を除去し、不純物が極力含まれないように高純度化し、酸素を供給して酸素欠損を補填することによりｉ型（真性）の酸化物半導体、又はｉ型（真性）に限りなく近い酸化物半導体膜とすることができる。高純度化された第２の酸化物半導体膜２０６を用いたトランジスタのオフ電流は、室温において、１０ｙＡ／μｍ以下、８５℃〜９５℃においても、１ｚＡ／μｍ以下となり、極めて小さい。",
        "次に、島状の第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６を覆って導電膜を形成し、該導電膜を加工して第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂを形成する（図４（Ａ−２）、（Ｂ−２）、（Ｃ−２））。加工は、エッチングなどにより行えばよい。",
        "第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂとして用いる導電膜は、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、アルミニウム、銅などの金属膜の下側、または上側の一方、または双方にチタン、モリブデン、タングステンなどの高融点金属膜、またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂに用いる導電膜は、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）、インジウム亜鉛酸化物（Ｉｎ２Ｏ３−ＺｎＯ）を用いることができる。第１のソース電極２１４Ａ、及び第１のドレイン電極２１４Ｂに用いる導電膜は、上記の材料を用いて単層で又は積層して成膜することができる。形成方法も特に限定されず、蒸着法、ＰＥ−ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。",
        "次に、島状の第２の酸化物半導体膜２０６、並びに第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂを覆って酸化物膜２０８を形成する（図４（Ａ−３）、（Ｂ−３）、（Ｃ−３））。",
        "酸化物膜２０８は、インジウムを含む第２の酸化物半導体膜２０６と同じ結晶構造の膜であり、ここではＩＧＺＯ膜を用いることができる。",
        "酸化物膜２０８の形成方法としては、スパッタリング法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、蒸着法、塗布法などを用いることができる。",
        "酸化物膜２０８は、第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６よりもインジウムの含有量が少なく、且つガリウムの含有量が多いＩＧＺＯ膜で構成される。また、酸化物膜２０８は、膜中のガリウムの含有量がインジウムの含有量よりも多いＩＧＺＯ膜で構成される。すなわち、含有量がＧａ＞Ｉｎの組成となる酸化物を用いるとよい。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比またはその近傍の酸化物あるいは実質的にＩｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比の酸化物を用いるとよい。酸化物膜２０８は、第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６よりもガリウムの含有量を多くすることで、エネルギーギャップを大きくすることができ、絶縁性を有する膜として用いることができる。",
        "酸化物膜２０８の膜厚は、１ｎｍより大きく５００ｎｍ以下とし、好ましくは１０ｎｍ以上３０ｎｍ以下とする。なお、酸化物膜２０８は、シリコンを含有する絶縁膜と比較して誘電率が高いため、該絶縁膜と比べて膜厚を厚くする構成、または酸化物膜２０８に別の絶縁膜を積層して設ける構成、とすることが可能である。",
        "また、酸化物膜２０８は、第２の酸化物半導体膜２０６と同じ、ｃ軸配向した結晶部を含む膜である。すなわち酸化物膜２０８はインジウムを含有することで、膜の被形成面の法線ベクトルに平行なｃ軸方向で、酸素がＩｎ―Ｏ層を横断して動きにくい性質を利用して、酸素透過性の低い酸化物膜とすることができる。",
        "なお、酸化物膜２０８を第２の酸化物半導体膜２０６と同じ、ｃ軸配向した結晶部を含む膜として形成する方法としては、他にも挙げられる。一つめは、成膜温度を２００℃以上４５０℃以下として酸化物膜２０８の成膜を行うことで、酸化物膜２０８に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。二つめは、酸化物膜２０８を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理を行うことで、酸化物膜２０８に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。三つめは、一層目の酸化物膜２０８を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い、さらに二層目の酸化物膜２０８の成膜を行うことで、二層目の酸化物膜２０８に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。",
        "なお上述したｃ軸配向した結晶部を含む膜である、第１の酸化物半導体膜２０４、第２の酸化物半導体膜２０６及び酸化物膜２０８は、スパッタリング法によって成膜する場合、多結晶である酸化物半導体スパッタリング用ターゲットを用いることが好ましい。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ｃ軸配向した結晶部を含む膜を成膜することができる。",
        "また、ｃ軸配向した結晶部を含む膜を成膜するために、以下の条件を適用することが好ましい。",
        "成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。",
        "また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。",
        "また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。",
        "スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。",
        "ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。",
        "次いで、酸化物膜２０８上に導電膜及び絶縁膜を形成し、該導電膜及び絶縁膜を加工してゲート電極２１０及び絶縁膜２１１を形成する。そして、ゲート電極２１０及び絶縁膜２１１をマスクとして、第２の酸化物半導体膜２０６にドーパントを導入し、第２の酸化物半導体膜２０６にチャネル領域２０６Ａ及び低抵抗領域２０６Ｂを形成する（図５（Ａ−１）、（Ｂ−１）、（Ｃ−１））。なお該ドーパントは、第２の酸化物半導体膜２０６のみならず、第１の酸化物半導体膜２０４にも導入され、第１の酸化物半導体膜２０４内にチャネル領域及び低抵抗領域が形成されてもよい。",
        "ドーパントは、第２の酸化物半導体膜２０６の導電率を変化させる不純物である。ドーパントとしては、１５族元素（代表的には窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。",
        "本実施の形態のようにドーパントは、注入法により、酸化物膜２０８を通過して、第２の酸化物半導体膜２０６に導入することができる。ドーパントの導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。その際には、ドーパントの単体のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。またドーパントは、注入法により、他の膜を通過させずに、第２の酸化物半導体膜２０６に導入することもできる。",
        "ドーパントの導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる膜の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパントとしてリンを用いて、イオン注入法でリンイオンの注入を行う。なお、ドーパントのドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。",
        "低抵抗領域２０６Ｂにおけるドーパントの濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。",
        "また、ドーパントを導入する際に、基板２００を加熱してもよい。",
        "なお、第２の酸化物半導体膜２０６にドーパントを導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。",
        "また、ドーパントの導入処理後、加熱処理を行ってもよい。加熱条件としては、温度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。",
        "また、第２の酸化物半導体膜２０６はｃ軸配向した結晶部を含む膜のため、ドーパントの導入により、一部非晶質化する場合がある。この場合、ドーパントの導入後に加熱処理を行うことによって、第２の酸化物半導体膜２０６の結晶性を回復することができる。",
        "ゲート電極２１０を構成する導電膜としては、例えば、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、またはこれらを含む合金材料を用いることができる。また、ゲート電極２１０としては、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する場合がある）、インジウム亜鉛酸化物（Ｉｎ２Ｏ３−ＺｎＯ）、または、これらの金属酸化物材料にシリコン、または酸化シリコンを含有させたものを用いることができる。また、ゲート電極２１０は、上記の材料を用いて単層、または積層して形成することができる。形成方法も特に限定されず、蒸着法、ＰＥ−ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。",
        "また絶縁膜２１１を構成する絶縁膜としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜を単層、または積層して用いればよい。また、絶縁膜２１１の作製方法に特に限定はないが、例えば、スパッタリング法、ＭＢＥ法、ＰＥ−ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。",
        "次に、ゲート電極２１０及び絶縁膜２１１を覆って絶縁膜を形成し、該絶縁膜に異方性の高いエッチングを行うことで、自己整合的にサイドウォール２０９を形成する（図５（Ａ−２）、（Ｂ−２）、（Ｃ−２））。サイドウォール２０９を形成するための絶縁膜は、スパッタリング法またはＣＶＤ法などにより形成すればよい。",
        "なおサイドウォール２０９を形成するためのエッチング方法としては、ドライエッチング法を用いると好ましい。また、ドライエッチング法に用いるエッチングガスとしては、例えば、トリフルオロメタン、オクタフルオロシクロブタン、テトラフルオロメタンなどのフッ素を含むガスが挙げられる。エッチングガスには、希ガスまたは水素を添加してもよい。ドライエッチング法は、基板に高周波電圧を印加する、反応性イオンエッチング法（ＲＩＥ法：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ法）を用いると好ましい。",
        "サイドウォール２０９を構成する絶縁膜としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜を単層、または積層して用いればよい。",
        "次いで、絶縁膜２１１及びサイドウォール２０９をマスクとして、酸化物膜２０８をエッチングする（図５（Ａ−３）、（Ｂ−３）、（Ｃ−３））。当該エッチングにより酸化物膜２０８は、絶縁膜２１１及びサイドウォール２０９に重畳した領域を除いて除去されることとなる。",
        "次いで、ゲート電極２１０、絶縁膜２１１、サイドウォール２０９、露出した第２の酸化物半導体膜２０６、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂを覆って導電膜を形成し、該導電膜を加工して第２のソース電極２１３Ａ及び第２のドレイン電極２１３Ｂを形成する（図６（Ａ−１）、（Ｂ−１）、（Ｃ−１））。加工は、エッチングなどにより行えばよい。",
        "第２のソース電極２１３Ａ及び第２のドレイン電極２１３Ｂを構成する導電膜としては、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂと同じ材料及び各種成膜方法を用いて形成すればよい。また第２のソース電極２１３Ａ及び第２のドレイン電極２１３Ｂを構成する導電膜は、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂより膜厚を小さくし、成膜速度等をコントロールして被覆性をよくすることが好適である。",
        "次に、絶縁膜２１１、第２のソース電極２１３Ａ、第２のドレイン電極２１３Ｂ、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂを覆って、絶縁膜２１２を形成する（図６（Ａ−２）、（Ｂ−２）、（Ｃ−２））。",
        "絶縁膜２１２を構成する材料としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化ハフニウム膜などの酸化物絶縁膜を単層、または積層して用いればよい。また、上述の酸化物絶縁膜上に、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜などの窒化物絶縁膜の単層、または積層をさらに形成してもよい。また、絶縁膜２１２の作製方法に特に限定はないが、例えば、スパッタリング法、ＭＢＥ法、ＰＥ−ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、絶縁膜２１２として金属酸化物による絶縁膜を用いる場合は、まず金属膜を成膜後、該膜に酸素プラズマ処理等を施して金属酸化物膜としてもよい。",
        "以上説明したように、図３に示すトランジスタを作製することができる。これにより、側面からの酸素の脱離を防止し、且つ十分な酸素を含ませることができたｃ軸配向した結晶部を含む酸化物半導体膜を用いたトランジスタで構成される半導体装置の信頼性の向上を図ることができる。",
        "本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。",
        "（実施の形態３） 本実施の形態では、実施の形態２に示すトランジスタと、トランジスタと同層に設けることができる容量素子の構成について図７（Ａ）に断面図を示し、説明する。",
        "図７（Ａ）に示す断面図でトランジスタ３００は、実施の形態２の図３で説明したトランジスタである。図７（Ａ）に示すトランジスタ３００は、基板２００上に設けられた酸化膜２０２と、酸化膜２０２上に設けられた第１の酸化物半導体膜２０４と、第１の酸化物半導体膜２０４上に設けられた第２の酸化物半導体膜２０６と、島状に形成された第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６のチャネル長方向の側面に接して設けられた第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂと、島状に形成された第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６上の一部、チャネル幅方向の側面に接して設けられた酸化物膜２０８と、酸化物膜２０８上に設けられたゲート電極２１０と、ゲート電極２１０の側面を覆って設けられたサイドウォール２０９と、ゲート電極２１０上を覆って設けられた絶縁膜２１１と、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂ上、第２の酸化物半導体膜２０６上、並びにサイドウォール２０９の側面及び上部を覆って設けられた第２のソース電極２１３Ａ及び第２のドレイン電極２１３Ｂと、絶縁膜２１１上、第２のソース電極２１３Ａ及び第２のドレイン電極２１３Ｂ上、並びに、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂ上に設けられた絶縁膜２１２と、を有する。なお第２の酸化物半導体膜２０６は、ゲート電極２１０に重畳する領域においてチャネル領域２０６Ａを有し、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂ並びに第２のソース電極２１３Ａ及び第２のドレイン電極２１３Ｂと接続される領域においてチャネル領域よりも抵抗が低い低抵抗領域２０６Ｂを有する。",
        "トランジスタ３００を構成する各部材については、実施の形態２の図３で示した部材と同様である。つまり、側面からの酸素の脱離を防止し、且つ十分な酸素を含ませることができるｃ軸配向した結晶部を含む酸化物半導体膜を用いてトランジスタを構成することができる。",
        "また容量素子３０１は、トランジスタ３００の各部材を用いることができる。具体的には、容量素子３０１の一方の電極を構成する電極層３０２は、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂと同じ材料で作製することができる。",
        "また、容量素子３０１の絶縁膜３０３は、酸化物膜２０８と同じ材料で作製することができる。",
        "また、容量素子３０１の他方の電極を構成する電極層３０４は、ゲート電極２１０と同じ材料で作製することができる。",
        "容量素子３０１の電極層３０４上に形成される絶縁膜３０５は、絶縁膜２１１と同じ材料で作製することができる。",
        "容量素子３０１の電極層３０４の側面に形成される絶縁膜３０６は、サイドウォール２０９と同じ材料で作製することができる。",
        "容量素子３０１の絶縁膜３０３は、酸化物膜２０８と同じ材料で構成することができる。すなわち、第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６よりもインジウムの含有量が少なく、且つガリウムの含有量が多い。また、酸化物膜２０８は、膜中のガリウムの含有量がインジウムの含有量よりも多いＩＧＺＯ膜である。具体的には、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比またはその近傍の酸化物を含む膜である。当該酸化物を含む絶縁膜３０３は、酸化窒化シリコン等のシリコンを含有する絶縁膜と比較して誘電率が１５程度と大きくすることができる。そのため、容量素子３０１は、大きな静電容量を得ることができ、容量素子３０１の小型化を図ることができる。",
        "次いで図７（Ｂ）では、図７（Ａ）で説明したトランジスタ３００及び容量素子３０１を用いて、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い記憶装置に用いることのできる構成について説明する。",
        "図７（Ｂ）に示す記憶装置は、下部素子層３２１にシリコン材料がチャネル領域に用いられたｎチャネル型トランジスタ３３１及びｐチャネル型トランジスタ３３２を有し、配線層３２２及び配線層３２３を介して下部素子層３２１と電気的に接続された上部素子層３２４に図７（Ａ）で説明したトランジスタ３００及び容量素子３０１を有する。",
        "図７（Ｂ）におけるｎチャネル型トランジスタ３３１は、半導体材料（例えば、シリコンなど）を含む基板３３３上にＢＯＸ層３３４を介して設けられたＳＯＩ層３３５と、ＳＯＩ層３３５に形成されたｎ型不純物領域３３６と、ゲート絶縁膜３３７と、ゲート電極３３８とを有する。ＳＯＩ層３３５には、ｎ型不純物領域３３６の他、図示していないが、金属間化合物領域及びチャネル領域が設けられる。またｐチャネル型トランジスタ３３２は、ＳＯＩ層３３５中にｐ型不純物領域３３９が形成されている。",
        "ｎチャネル型トランジスタ３３１及びｐチャネル型トランジスタ３３２が有するＳＯＩ層３３５の間には素子分離絶縁層３４２が設けられており、ｎチャネル型トランジスタ３３１及びｐチャネル型トランジスタ３３２を覆うように絶縁膜３４０が設けられている。なお、ｎチャネル型トランジスタ３３１及びｐチャネル型トランジスタ３３２において、ゲート電極の側面に設けられたサイドウォールを用いて、不純物濃度が異なる領域を含むｎ型不純物領域３３６及びｐ型不純物領域３３９としてもよい。またｎ型不純物領域３３６及びｐ型不純物領域３３９上の絶縁膜３４０、並びに配線層３２２及び配線層３２３の絶縁膜３４４及び絶縁膜３４５は、配線３４１が設けられている。",
        "半導体材料を具備するＳＯＩ層３３５を用いたｎチャネル型トランジスタ３３１及びｐチャネル型トランジスタ３３２は、高速動作が可能である。このため、当該トランジスタを記憶装置の読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。配線層３２３の上面は、ＣＭＰ処理を施して、配線３４１の上面を露出させて、トランジスタ３００及び容量素子３０１の形成を行えばよい。",
        "以上説明したように本実施の形態における半導体装置の構成は、シリコンをチャネル領域に用いたトランジスタと上記実施の形態１で説明したｃ軸配向した結晶部を含む酸化物半導体膜をチャネル領域に用いたトランジスタとを積層して設けることができる。そのため、各素子の省スペース化ができ、半導体装置の小型化を図ることができる。",
        "本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。",
        "（実施の形態４） 本実施の形態では、実施の形態１で説明したトランジスタに、別の構成を追加した形態について一例を示し、説明する。",
        "図１０には、本発明の一態様であるトランジスタを示す。図１０（Ａ）には、トランジスタの平面図を示す。図１０（Ｂ）には、図１０（Ａ）のチャネル長方向であるＸ３−Ｙ３における断面図を示し、図１０（Ｃ）は、図１０（Ａ）のチャネル幅方向であるＶ３−Ｗ３における断面図を示す。",
        "図１０（Ａ）乃至（Ｃ）に示すトランジスタは、基板１００上に設けられた酸化膜１０２と、酸化膜１０２上に設けられた第１の酸化物半導体膜１０４と、第１の酸化物半導体膜１０４上に設けられた第２の酸化物半導体膜１０６と、島状に形成された第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６を覆って設けられた酸化物膜１０８と、酸化物膜１０８上に設けられた絶縁膜４０１と、絶縁膜４０１上に設けられたゲート電極１１０と、ゲート電極１１０を覆って設けられた層間絶縁膜１１２と、層間絶縁膜１１２上に設けられ、第２の酸化物半導体膜１０６に接続されたソース電極１１４Ａ及びドレイン電極１１４Ｂと、を有する。なお第２の酸化物半導体膜１０６は、ゲート電極１１０に重畳する領域においてチャネル領域１０６Ａを有し、ソース電極１１４Ａ及びドレイン電極１１４Ｂと接続される領域においてチャネル領域よりも抵抗が低い低抵抗領域１０６Ｂを有する。",
        "図１０（Ａ）乃至（Ｃ）に示すトランジスタが、図１（Ａ）乃至（Ｃ）に示すトランジスタと異なる点は、絶縁膜４０１を有する構成とする点にある。絶縁膜４０１は、第２の酸化物半導体膜１０６に浸入する水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果を有する保護膜であることが好適である。",
        "絶縁膜４０１としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化ハフニウム膜などの酸化物絶縁膜を単層、または積層して用いればよい。また、上述の酸化物絶縁膜上に、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜などの窒化物絶縁膜の単層、または積層をさらに形成してもよい。例えば、スパッタリング法を用いて、ゲート電極１１０側から順に酸化シリコン膜、及び酸化アルミニウム膜の積層を形成することができる。また、絶縁膜４０１の作製方法に特に限定はないが、例えば、スパッタリング法、ＭＢＥ法、ＰＥ−ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。",
        "また、絶縁膜４０１としては、特に緻密性の高い無機絶縁膜を設けるとよい。例えば、スパッタリング法により酸化アルミニウム膜を形成することができる。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、第２の酸化物半導体膜１０６に浸入する水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）を得ることができる。したがって、酸化アルミニウム膜は、作製工程中及び作製後において、トランジスタの電気特性の変動要因となる水素、水分などの不純物を第２の酸化物半導体膜１０６への混入、及び第２の酸化物半導体膜１０６を構成する主成分材料である酸素の放出を防止する保護膜として機能する。なお、膜密度はラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｉｏｎ）によって測定することができる。",
        "本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。",
        "（実施の形態５） 本実施の形態では、上記実施の形態１で説明した、ｃ軸配向した結晶部を含む酸化物半導体膜をチャネル領域に具備するトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い記憶装置の回路構成の一例を、図面を用いて説明する。",
        "図８（Ａ）及び図８（Ｂ）には、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い回路構成の一例である。",
        "図８（Ａ）において、第１の配線（１ｓｔ Ｌｉｎｅ）は、トランジスタ８０１のソース電極及びドレイン電極の一方に接続されている。第２の配線（２ｎｄ Ｌｉｎｅ）は、トランジスタ８０１のソース電極及びドレイン電極の他方に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）は、トランジスタ８０２のソース電極及びドレイン電極の一方に接続されている。また、第４の配線（４ｔｈ Ｌｉｎｅ）は、トランジスタ８０２のゲート電極に接続されている。そして、トランジスタ８０１のゲート電極と、トランジスタ８０２のソース電極及びドレイン電極の他方と、容量素子８０３の電極の一方とは、互いに接続されている。また、第５の配線（５ｔｈ Ｌｉｎｅ）は、容量素子８０３の電極の他方に接続されている。",
        "なお図面において、トランジスタ８０２は、上記実施の形態で説明したｃ軸配向した結晶部を含む酸化物半導体膜をチャネル領域に具備するトランジスタであることを示すために、ＯＳの符号を付している。",
        "図８（Ａ）に示す回路構成では、トランジスタ８０１のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。",
        "情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ８０２がオン状態となる電位にして、トランジスタ８０２をオン状態とする。これにより、第３の配線の電位が、トランジスタ８０１のゲート電極、および容量素子８０３に与えられる。すなわち、トランジスタ８０１のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌレベル電荷、Ｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ８０２がオフ状態となる電位にして、トランジスタ８０２をオフ状態とすることにより、トランジスタ８０１のゲート電極に与えられた電荷が保持される（保持）。",
        "トランジスタ８０２のオフ電流は極めて小さいため、トランジスタ８０１のゲート電極の電荷は長時間にわたって保持される。",
        "次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ８０１のゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ８０１をｎチャネル型とすると、トランジスタ８０１のゲート電極にＨレベル電荷が与えられている場合の見かけのしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ８０１のゲート電極にＬレベル電荷が与えられている場合の見かけのしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ８０１を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ８０１のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ８０１は「オン状態」となる。Ｌレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ８０１は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。",
        "なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さないメモリセルにおいては、ゲート電極の状態にかかわらずトランジスタ８０１が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ８０１が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。",
        "本実施の形態に示す回路構成の記憶装置では、チャネル領域にｃ軸配向した結晶部を含む酸化物半導体膜を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。",
        "また、本実施の形態に示す回路構成の記憶装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁層の劣化といった問題が全く生じない。すなわち、本実施の形態の記憶装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。",
        "なお、トランジスタ８０１は、シリコンで形成された半導体層を有し、トランジスタ８０２は、ｃ軸配向した結晶部を含む第２の酸化物半導体膜１０６を有している。すなわち、実施の形態３で説明したようにトランジスタ８０１及びトランジスタ８０２を積層して設けることができる。そのため、トランジスタ８０１とトランジスタ８０２とで異なるサイズのトランジスタとしても、記憶装置の大型化を抑制することができる。",
        "次いで図８（Ｂ）では、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限がない回路構成について、図８（Ａ）とは異なる例を示す。",
        "図８（Ｂ）に示すメモリセル８１０の回路構成において、ビット線ＢＬは、トランジスタ８１１のソース電極及びドレイン電極の一方に接続されている。また、ワード線ＷＬは、トランジスタ８１１のゲート電極に接続されている。また、トランジスタ８１１のソース電極及びドレイン電極の他方は、容量素子８１２の電極の一方に接続されている。",
        "ｃ軸配向した結晶部を含む酸化物半導体膜を用いたトランジスタ８１１は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ８１１をオフ状態とすることで、容量素子８１２の電極の一方の電位（あるいは、容量素子８１２に蓄積された電荷）を極めて長時間にわたって保持することが可能である。",
        "次に、図８（Ｂ）に示すメモリセル８１０に、情報の書き込みおよび保持を行う場合について説明する。",
        "まずワード線ＷＬの電位を、トランジスタ８１１がオン状態となる電位にして、トランジスタ８１１をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子８１２の電極の一方に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ８１１がオフ状態となる電位として、トランジスタ８１１をオフ状態とすることにより、容量素子８１２の電極の一方の電位が保持される（保持）。",
        "トランジスタ８１１のオフ電流は極めて小さいから、容量素子８１２の電極の一方の電位（あるいは容量素子８１２に蓄積された電荷）は長時間にわたって保持することができる。",
        "次に、情報の読み出しについて説明する。トランジスタ８１１がオン状態となると、浮遊状態であるビット線ＢＬと容量素子８１２とが導通し、ビット線ＢＬと容量素子８１２の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子８１２の電極の一方の電位（あるいは容量素子８１２に蓄積された電荷）によって、異なる値をとる。",
        "例えば、容量素子８１２の電極の一方の電位をＶ、容量素子８１２の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル８１０の状態として、容量素子８１２の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。",
        "そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。",
        "このように、図８（Ｂ）に示す回路構成は、トランジスタ８１１のオフ電流が極めて小さいという特徴から、容量素子８１２に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。",
        "本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。そのため、ｃ軸配向した結晶部を含む酸化物半導体膜を用いたトランジスタで構成される記憶装置は、信頼性に優れた記憶装置とすることができる。",
        "（実施の形態６） 本実施の形態では、シリコンをチャネル領域に具備するトランジスタで構成される揮発性記憶部と、上記実施の形態１で説明した、ｃ軸配向した結晶部を含む酸化物半導体膜をチャネル領域に具備するトランジスタで構成される不揮発性の記憶部とを一組として不揮発性フリップフロップとする構成例について説明する。当該不揮発性フリップフロップを単数または複数設けることで１ビットまたは複数ビットのデータを記憶することができる不揮発性レジスタとすることができる。",
        "図９（Ａ）に、ｎビットのデータを保持できる不揮発性レジスタのブロック図の一例を示す。図９（Ａ）に示す不揮発性レジスタ９００は、ｎ個の不揮発性フリップフロップ９０１を有する。",
        "不揮発性フリップフロップ９０１は、揮発性記憶部９０２及び不揮発性記憶部９０３を有する。",
        "揮発性記憶部９０２は、フリップフロップ９０４を有する。図９（Ａ）では、フリップフロップ９０４の一例としてＤ−フリップフロップを示している。揮発性記憶部９０２のフリップフロップ９０４は、高電源電位ＶＤＤ及び低電源電位ＧＮＤにより電源が供給され、クロック信号ＣＬＫ、及びデータＤ＿１乃至Ｄ＿ｎが入力される。他にも、フリップフロップ９０４の回路構成に応じて、データの入出力、初期化等を行うための信号を入力する構成としてもよい。フリップフロップ９０４の端子Ｄに入力されるデータＤ＿１乃至Ｄ＿ｎは、クロック信号ＣＬＫに同期してデータの保持及び出力端子Ｑ＿１乃至Ｑ＿ｎからの出力を行う構成となる。",
        "なお、フリップフロップ９０４を構成するトランジスタは、シリコンをチャネル領域に具備する複数のトランジスタで構成される。フリップフロップ９０４を構成するトランジスタは、データを高速で読み出しまたは書き込みを行うために、微細化されたトランジスタを用いる。",
        "不揮発性記憶部９０３は、酸化物半導体膜をチャネル領域に具備するトランジスタ９０５及び容量素子９０６を有する。図９（Ａ）に示す不揮発性記憶部９０３は、制御信号ＷＥによりトランジスタ９０５を導通状態にすることで、容量素子９０６での電荷の充放電を行うことができる、また図９（Ａ）に示す不揮発性記憶部９０３は、制御信号ＷＥによりトランジスタ９０５を非導通状態にすることで、容量素子９０６に保持された電荷の保持を行う。当該容量素子９０６での電荷の保持は、トランジスタ９０５のリーク電流が極めて小さいことを利用して、電源の供給がなくてもデータの論理状態に応じて電荷の保持を行うことができる。",
        "なおトランジスタ９０５は、上記実施の形態１で説明した、酸化物半導体膜をチャネル領域に具備するトランジスタである。そのためトランジスタ９０５は、ｃ軸配向した結晶部を含む酸化物半導体膜の側面からの酸素の脱離を防止し、且つ該酸化物半導体膜に十分な酸素を含ませることができ、不揮発性レジスタ９００の信頼性の向上を図ることができる。",
        "次いで、不揮発性レジスタをＣＰＵに用いる場合の、具体的な一形態について説明する。図９（Ｂ）には、ＣＰＵ及びその周辺回路のブロック図の一例を示す。",
        "ＣＰＵ９５０は、制御装置部９５１と、演算装置部９５２を有する。また図９（Ｂ）では、ＣＰＵ９５０の周辺回路として、データバッファ回路９５３、電源制御回路９５４、電源切り替え回路９５５、及び内部制御信号生成回路９５６を示している。",
        "制御装置部９５１は、データラッチ回路９５７、命令レジスタ回路９５８、コントロール回路９５９、レジスタ群９６０、及びアドレスバッファ回路９６１を有する。コントロール回路９５９は、ステートマシーン９６２を有する。またレジスタ群９６０は、プログラムカウンタ９６３、汎用レジスタ回路９６４、及び演算レジスタ回路９６５を有する。また演算装置部９５２は、ＡＬＵ９６６（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）を有する。",
        "ＣＰＵ及びその周辺回路の各回路は、データバスの他、アドレスバス、コントロールバスを介して、データ、アドレス、制御信号の入出力を行う。なお図９（Ｂ）ではデータバスを太線、コントロールバスを細線で表し、アドレスバスを省略して示している。",
        "データバッファ回路９５３は、制御装置部９５１に入出力される命令（プログラム）を含むデータを一時的に記憶しておく緩衝記憶回路である。電源制御回路９５４は、外部より入力される制御信号に応じて電源切り替え回路９５５における電源の供給の制御を行い、且つ制御装置部９５１の各回路が具備する不揮発性レジスタを制御するための制御信号ＷＥを出力する回路である。電源切り替え回路９５５は、外部より入力される電源を電源制御回路９５４の制御に応じて供給するか否か切り替える回路である。内部制御信号生成回路９５６は、電源制御回路９５４の制御に応じて制御装置部９５１の各回路が具備する不揮発性レジスタを制御するためのクロック信号ＣＬＫを出力する回路である。",
        "データラッチ回路９５７は、制御装置部９５１に入出力される命令（プログラム）を含むデータを一時的に記憶して、データバスを介して、選択的に制御装置部９５１の各回路に供給する回路である。命令レジスタ回路９５８は、制御装置部９５１に送られる命令のデータを一時的に記憶しておく回路である。コントロール回路９５９は、入力された命令をデコードし、制御装置部９５１の各回路に実行させる機能を有する。またコントロール回路９５９のステートマシーン９６２は、制御装置部９５１の状態を一時的に記憶しておく回路である。レジスタ群９６０のプログラムカウンタ９６３は、次に実行する命令のアドレスを記憶する回路である。レジスタ群９６０の汎用レジスタ回路９６４は、外部の主記憶装置から読み出されたデータを一時的に記憶しておく回路である。レジスタ群９６０の演算レジスタ回路９６５は、ＡＬＵ９６６の演算処理の途中で得られたデータを一時的に記憶しておく回路である。アドレスバッファ回路９６１は、次に実行する命令のアドレスを一時的に記憶しておき、外部の主記憶装置に出力する回路である。演算装置部９５２のＡＬＵ９６６は、四則演算、論理演算などの各種演算処理を行う機能を有する。",
        "次いで、ＣＰＵ９５０の動作について説明する。",
        "ＣＰＵ９５０は、実行する命令のアドレスに従い、主記憶装置の対応するアドレスにアドレスバッファ回路９６１を介してアクセスする。そして外部の主記憶装置から命令を読み出し、命令レジスタ回路９５８に記憶させる。",
        "ＣＰＵ９５０は、命令レジスタ回路９５８に記憶されている命令をデコードし、命令を実行する。具体的には、デコードされた命令が演算処理を行う命令であれば、コントロール回路９５９が、デコードされた命令に従ってＡＬＵ９６６の動作を制御するための各種信号を生成する。ＡＬＵ９６６は、汎用レジスタ回路９６４に記憶されたデータを用いて演算処理を行い、演算処理で得られたデータを汎用レジスタ回路９６４または演算レジスタ回路９６５に一時的に記憶する。ＣＰＵ９５０は、デコードされた命令に従い、データの格納や読み出しの場合には、外部の主記憶装置やレジスタ群９６０の各回路へ適宜アクセスして、データの入出力を行う。",
        "なお、図９（Ｂ）に示すＣＰＵ９５０では、制御装置部９５１の命令レジスタ回路９５８、コントロール回路９５９、レジスタ群９６０、及びアドレスバッファ回路９６１のデータを一時的に記憶する回路内に、上述した不揮発性レジスタを有する。すなわち、制御装置部９５１の命令レジスタ回路９５８、コントロール回路９５９、レジスタ群９６０、及びアドレスバッファ回路９６１のデータは、電源の供給が停止しても消去されず、再度電源を供給した際にデータを復元した状態に戻すことができる。そのため、ＣＰＵ９５０内でのデータの再度の読み出しや、電源の供給が必要ない場合の消費電力の低減を図ることができる。",
        "本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。そのため、本実施の形態で説明したＣＰＵは、ｃ軸配向した結晶部を含む酸化物半導体膜を用いたトランジスタで構成することができ、信頼性に優れたＣＰＵとすることができる。",
        "本実施例では、ｃ軸配向した結晶部を含む酸化物半導体膜の一例として、三元系金属の酸化物であるＩＧＺＯ膜における、過剰酸素原子（化学量論比を越えて存在している酸素原子）及び酸素欠損の動きやすさについて、コンピュータによる計算を行ったのでその結果を説明する。",
        "なお、計算はＩＧＺＯ（３１２）面の一つのＩｎ−Ｏ面に過剰酸素原子または酸素欠損が一つ存在するモデルを構造最適化によって作成（図１１（Ａ）乃至（Ｃ）及び図１３（Ａ）乃至（Ｃ）を参照）し、ＮＥＢ（Ｎｕｄｇｅｄ Ｅｌａｓｔｉｃ Ｂａｎｄ）法を用いて最小エネルギー経路に沿った中間構造に対するエネルギーをそれぞれ算出した。",
        "計算は、密度汎関数理論（ＤＦＴ）に基づく計算プログラムソフト「ＯｐｅｎＭＸ」を用いて行った。パラメータについて以下に説明する。",
        "基底関数には、擬原子局在基底関数を用いた。この基底関数は、分極基底系ＳＴＯ（Ｓｌａｔｅｒ Ｔｙｐｅ Ｏｒｂｉｔａｌ）に分類される。",
        "汎関数には、ＧＧＡ／ＰＢＥ（Ｇｅｎｅｒａｌｉｚｅｄ−Ｇｒａｄｉｅｎｔ−Ａｐｐｒｏｘｉｍａｔｉｏｎ／Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈｏｆ）を用いた。",
        "カットオフエネルギーは２００Ｒｙとした。",
        "サンプリングｋ点は、５×５×３とした。",
        "過剰酸素原子の動きやすさについての計算では、計算モデル内に存在する原子の数を８５個とし、酸素欠損の動きやすさについての計算では、計算モデル内に存在する原子の数を８３個とした。",
        "過剰酸素原子または酸素欠損の動きやすさは、過剰酸素原子または酸素欠損が各々のサイトへ移動する際に越えることを要するエネルギーバリアの高さＥｂを計算することにより評価する。すなわち、移動に際して越えるエネルギーバリアの高さＥｂが高ければ移動しにくく、エネルギーバリアの高さＥｂが低ければ移動しやすい。",
        "まず、過剰酸素原子の移動について説明する。過剰酸素原子の移動の計算に用いたモデルを図１１に示す。計算は、以下の２つの遷移形態について行った。計算結果は、図１２に示す。図１２では、横軸を（過剰酸素原子の移動の）経路長とし、縦軸を図１１（Ａ）のモデルＡの状態のエネルギーに対する（移動に要する）エネルギーとしている。",
        "過剰酸素原子の移動について、前記２つの遷移形態のうち、第１の遷移は、モデルＡからモデルＢへの遷移である。第２の遷移は、モデルＡからモデルＣへの遷移である。",
        "なお、図１１（Ａ）乃至（Ｃ）中の”１”と表記されている酸素原子をモデルＡの第１の酸素原子と呼ぶ。図１１（Ａ）乃至（Ｃ）中の”２”と表記されている酸素原子をモデルＡの第２の酸素原子と呼ぶ。図１１（Ａ）乃至（Ｃ）中の”３”と表記されている酸素原子をモデルＡの第３の酸素原子と呼ぶ。",
        "図１２から、第１の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、０．５３ｅＶであり、第２の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、２．３８ｅＶであることがわかる。そのため、第１の遷移では第２の遷移よりもエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）が低い。そのため、第１の遷移に要するエネルギーは第２の遷移に要するエネルギーよりも小さく、第１の遷移のほうが第２の遷移よりも起こりやすいといえる。",
        "すなわち、モデルＡの第１の酸素原子は、モデルＡの第３の酸素原子を押し出す方向よりも、モデルＡの第２の酸素原子を押し出す方向に移動しやすいといえる。従って、酸素原子はインジウム原子の層を横断して移動するよりもインジウム原子の層に沿って移動しやすいといえる。",
        "次に、酸素欠損の移動について説明する。酸素欠損の移動の計算に用いたモデルを図１３に示す。計算は、以下の２つの遷移形態について行った。計算結果は、図１４に示す。図１４では、横軸を（酸素欠損の移動の）経路長とし、縦軸を図１３（Ａ）のモデルＡの状態のエネルギーに対する（移動に要する）エネルギーとしている。",
        "酸素欠損の移動について、前記２つの遷移形態のうち、第１の遷移は、モデルＡからモデルＢへの遷移である。第２の遷移は、モデルＡからモデルＣへの遷移である。",
        "なお、図１３（Ａ）乃至（Ｃ）中の点線で描画している丸は、酸素欠損を表している。",
        "図１４から、第１の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、１．８１ｅＶであり、第２の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）は、４．１０ｅＶであることがわかる。そのため、第１の遷移では第２の遷移よりもエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）が低い。そのため、第１の遷移に要するエネルギーは第２の遷移に要するエネルギーよりも小さく、第１の遷移のほうが第２の遷移よりも起こりやすいといえる。",
        "すなわち、モデルＡの酸素欠損はモデルＣの酸素欠損の位置よりも、モデルＢの酸素欠損の位置のほうが移動しやすいといえる。従って、酸素欠損もインジウム原子の層を横断して移動するよりもインジウム原子の層に沿って移動しやすいといえる。",
        "次に、前記した４つの遷移形態の起こりやすさを別の側面から比較するために、これらの遷移の温度依存性について説明する。前記した４つの遷移形態は、（１）過剰酸素原子の第１の遷移（２）過剰酸素原子の第２の遷移（３）酸素欠損の第１の遷移（４）酸素欠損の第２の遷移の４つである。",
        "これらの遷移の温度依存性は、単位時間あたりの移動頻度により比較する。ここで、ある温度Ｔ（Ｋ）における移動頻度Ｚ（／秒）は、化学的に安定な位置における酸素原子の振動数Ｚｏ（／秒）を用いると、以下の式（１）で表される。",
        "なお、式（１）において、Ｅｂｍａｘは各遷移におけるエネルギーバリアの高さＥｂの最大値であり、ｋはボルツマン定数である。また、Ｚｏ＝１．０×１０１３（／秒）を計算に用いる。",
        "過剰酸素原子または酸素欠損が１秒間あたりに１度だけエネルギーバリアの高さＥｂの最大値（Ｅｂｍａｘ）を越えて移動する場合（Ｚ＝１（／秒）の場合）、Ｔについて前記式（１）を解くと以下の通りである。 （１）過剰酸素原子の第１の遷移 Ｚ＝１においてＴ＝２０６Ｋ（−６７℃） （２）過剰酸素原子の第２の遷移 Ｚ＝１においてＴ＝９２３Ｋ（６５０℃） （３）酸素欠損の第１の遷移 Ｚ＝１においてＴ＝７０１Ｋ（４２８℃） （４）酸素欠損の第２の遷移 Ｚ＝１においてＴ＝１５９０Ｋ（１３１７℃）",
        "一方、Ｔ＝３００Ｋ（２７℃）の場合のＺは、以下の通りである。 （１）過剰酸素原子の第１の遷移 Ｔ＝３００ＫにおいてＺ＝１．２×１０４（／秒） （２）過剰酸素原子の第２の遷移 Ｔ＝３００ＫにおいてＺ＝１．０×１０−２７（／秒） （３）酸素欠損の第１の遷移 Ｔ＝３００ＫにおいてＺ＝４．３×１０−１８（／秒） （４）酸素欠損の第２の遷移 Ｔ＝３００ＫにおいてＺ＝１．４×１０−５６（／秒）",
        "また、Ｔ＝７２３Ｋ（４５０℃）の場合のＺは、以下の通りである。 （１）過剰酸素原子の第１の遷移 Ｔ＝７２３ＫにおいてＺ＝２．０×１０９（／秒） （２）過剰酸素原子の第２の遷移 Ｔ＝７２３ＫにおいてＺ＝２．５×１０−４（／秒） （３）酸素欠損の第１の遷移 Ｔ＝７２３ＫにおいてＺ＝２．５（／秒） （４）酸素欠損の第２の遷移 Ｔ＝７２３ＫにおいてＺ＝２．５×１０−１６（／秒）",
        "上記計算結果を鑑みるに、過剰酸素原子は、Ｔ＝３００ＫにおいてもＴ＝７２３Ｋにおいても、インジウム原子の層を横断して移動するよりもインジウム原子の層に沿って移動しやすいといえる。また、酸素欠損も、Ｔ＝３００ＫにおいてもＴ＝７２３Ｋにおいても、インジウム原子の層を横断して移動するよりもインジウム原子の層に沿って移動しやすいといえる。",
        "また、Ｔ＝３００Ｋにおいて、インジウム原子の層に沿った過剰酸素原子の移動は非常に起こりやすいが、他の遷移形態は起こりにくい。Ｔ＝７２３Ｋにおいては、インジウム原子の層に沿う過剰酸素原子の移動のみならず、インジウム原子の層に沿う酸素欠損の移動も起こりやすいが、過剰酸素原子についても酸素欠損についてもインジウム原子の層を横断する移動は困難である。",
        "従って、例えばｃ軸配向した結晶部を含む酸化物半導体膜のように、インジウム原子の層が当該膜の被形成面または表面に平行な面上に存在する場合には、過剰酸素原子及び酸素欠損のいずれも当該膜の被形成面または表面に沿って移動しやすいといえる。",
        "以上説明したように、本実施例のコンピュータによる計算から、ｃ軸配向した結晶部を含む酸化物半導体膜では当該膜の被形成面または表面に沿って過剰酸素原子および酸素欠損が移動しやすいことがわかった。この酸素の動きやすさを考慮すると、ｃ軸配向した結晶部を含む酸化物半導体膜では、当該膜の側面からの酸素が脱離し、酸素欠損が生じやすい状態になっていることがわかった。そのため、当該膜の側面からの酸素抜けが生じやすいことがわかった。このような酸化物半導体膜を用いたトランジスタにおいては、ｃ軸配向した結晶部を含む酸化物半導体膜を島状に加工する場合、その側面が露出した状態となってしまい、酸素欠損が生じやすい。上記実施の形態で説明したように、本発明の一態様は、前述の酸素欠損を低減し、ｃ軸配向した結晶部を含む酸化物半導体膜を用いた半導体装置の信頼性が低下することを抑制することができる。",
        "なお、本実施例の説明では過剰酸素原子または酸素欠損がインジウム原子の層を横断する場合について説明したが、本発明はこれに限定されず、酸化物半導体膜に含まれるインジウム以外の金属についても同様である。"
      ]
    }
  }
]