<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üë®üèæ‚Äç‚öïÔ∏è üëÖ üíÉüèª Como o computador funciona dentro do Hayabusa-2, que lan√ßou uma bomba em Ryuga. E fotos de seus desenvolvedores üë£ üë®üèº‚Äçüç≥ ü§ôüèæ</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="No outro dia, a esta√ß√£o autom√°tica japonesa Hayabusa-2 jogou uma bomba no aster√≥ide Ryugu . A sonda √© controlada por um sistema est√°vel √† radia√ß√£o, ba...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Como o computador funciona dentro do Hayabusa-2, que lan√ßou uma bomba em Ryuga. E fotos de seus desenvolvedores</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/447324/">  No outro dia, a <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">esta√ß√£o autom√°tica japonesa Hayabusa-2 jogou uma bomba no aster√≥ide Ryugu</a> .  A sonda √© controlada por um sistema est√°vel √† radia√ß√£o, baseado em um chip HR5000 (JAXA2010 / 101) com um n√∫cleo de processador MIPS 5Kf de 64 bits.  O computador de bordo executa o sistema operacional em tempo real uITRON, uma da fam√≠lia RTOS padr√£o TRON, que apareceu no Jap√£o na d√©cada de 1980 <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">e merece uma publica√ß√£o separada</a> . <br><br>  Nesta nota, descreverei brevemente o que est√° inclu√≠do no HR5000 SoC e seu n√∫cleo do processador, mostrarei fotos de dois dos principais desenvolvedores das linhas MIPS 4K e 5K e tamb√©m mostrarei como voc√™ pode jogar em casa no FPGA com o "descendente de um irm√£o mais novo" deste computador - O kernel MIPS microAptiv UP de 32 bits, cujo c√≥digo na linguagem de descri√ß√£o de hardware Verilog foi baseado no MIPS 4KEc. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/5fa/02a/94a/5fa02a94a100a6e139fe53bfb77f4cc5.png"><br><a name="habracut"></a><br>  A ag√™ncia aeroespacial japonesa JAXA licenciou o n√∫cleo do processador MIPS 5Kf da MIPS Technologies, uma empresa americana.  Isso aconteceu nos anos 2000.  O grupo que desenvolveu esse n√∫cleo existe em v√°rias configura√ß√µes h√° 40 anos: <br><br><ol><li>  Primeiro, em 1978-1984, o MIPS foi um projeto em Stanford, liderado por John Hennessey.  Com o sucesso desse projeto, Hennessey se tornou o autor do livro mais famoso sobre arquitetura de computadores e, em algum momento - o presidente de Stanford. </li><li>  Ent√£o, em 1984, o MIPS se tornou uma empresa comercial - MIPS Computer Systems.  No mesmo ano, a ARM tamb√©m foi comercializada.  Em 1991, o MIPS lan√ßou o primeiro microprocessador de 64 bits do mundo - MIPS R4000. </li><li>  Depois disso, o MIPS foi absorvido pela Silicon Graphics e, na d√©cada de 1990, foi usado dentro de esta√ß√µes gr√°ficas, onde os primeiros filmes com gr√°ficos realistas foram feitos em Hollywood (Jurassic Park). </li><li>  Nos anos 2000, o grupo se separou da MIPS Technologies e, em particular, projetou um processador para JAXA.  O MIPS estava sediado na Calif√≥rnia; alguns dos desenvolvedores do MIPS 5Kf estavam localizados no MIPS Europe, <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">em Copenhague.</a> </li><li>  Em 2012, o MIPS Technologies foi comprado pela empresa brit√¢nica Imagination Technologies, que ficou famosa como desenvolvedor de GPU no in√≠cio do iPhone da Apple. </li><li>  Em 2017, a Apple lan√ßou o Imagination e, ap√≥s alguns dist√∫rbios, a tecnologia e parte do grupo MIPS integradas ao Wave Computing, uma startup que desenvolve um chip para acelerar redes neurais. </li><li>  O chip Wave Computing √© uma combina√ß√£o de um cluster de processadores MIPS I6500 de 64 bits, um multiplicador de matriz baseado em uma matriz sist√≥lica no Google TPU e um processador de processador de dados baseado em um dispositivo com uma arquitetura reconfigur√°vel de granula√ß√£o grossa - CGRA )  Os processadores cl√°ssicos no cluster I6500 carregam o multiplicador de matriz e o processador de fluxo de dados, o multiplicador de matriz fornece densidade computacional e o processador de dados de tarefas est√° localizado no meio entre os processadores cl√°ssicos e o multiplicador de matriz - √© mais flex√≠vel que o multiplicador e mais produtivo que a CPU cl√°ssica. </li></ol><br>  Ent√£o tirei uma foto com um dos dois principais desenvolvedores da linha MIPS 4K e 5K - Larry Hudepohl, Larry Huedepol (√† direita em uma camisa vermelha).  Larry come√ßou sua carreira na Digital Equipment Corporation (DEC) como designer de processadores para o MicroVAX.  Ent√£o Larry trabalhou para uma pequena empresa Cyrix, que no final dos anos 80 desafiou a Intel e fabricou um coprocessador FPU compat√≠vel com Intel 80387 e 50% mais r√°pido.  Ent√£o Larry projetou chips MIPS na Silicon Graphics.  Quando a MIPS Technologies se separou da Silicon Graphics, Larry e Ryan Quinter lan√ßaram juntos o primeiro produto MIPS independente, o MIPS 4K, que se tornou a espinha dorsal da linha que dominava os eletr√¥nicos dom√©sticos dos anos 2000 (DVD players, c√¢meras, TVs digitais).  Ent√£o o MIPS 5K voou para o espa√ßo - foi usado pela ag√™ncia espacial japonesa JAXA.  Larry, como vice-presidente de engenharia de hardware, liderou o desenvolvimento das seguintes linhas e agora est√° trabalhando nas novas arquiteturas de aceleradores Wave: <br><br><img width="800" src="https://habrastorage.org/getpro/habr/post_images/3c4/034/18a/3c403418a02c7b913f7503333ff8f467.jpg"><br><br>  Agora, de volta ao processador no Hayabusa-2 (no Hayabusa-1 √© diferente).  Aqui est√° uma <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">folha de dados para o n√∫cleo do processador MIPS64 5Kf</a> e uma <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">p√°gina com dados do sistema em um chip HR5000</a> .  Observe alguns pontos interessantes. <br><br>  Primeiro, o MIPS 5Kf √© um processador em pipeline.  Se voc√™ n√£o est√° familiarizado com isso, a maneira mais f√°cil de se conhecer √© estudar o s√©timo cap√≠tulo do livro ‚ÄúCircuitos Digitais e Arquitetura de Computadores‚Äù, de David M. Harris e Sarah L. Harris, cuja vers√£o mais recente pode ser baixada em russo <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">aqui</a> ou <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">aqui</a> ) .  O transportador no MIPS 5Kf √© diferente do transportador MIPS cl√°ssico da Harris &amp; Harris.  Quem leu X&amp;X pode olhar para as diferen√ßas e adivinhar por que: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/2f7/b1f/8bf/2f7b1f8bffa3a8b3486caeb42f4ebe7a.png"><br><br>  Obviamente, o MIPS 5Kf n√£o possui cinco est√°gios de pipeline, mas seis, com um est√°gio de Despacho adicional.  Essa etapa √© necess√°ria para tornar o MIPS 5Kf superescalar.  Ele pode executar n√£o apenas opera√ß√µes uma ap√≥s a outra no pipeline, mas tamb√©m pode executar uma opera√ß√£o de ponto flutuante simultaneamente com uma opera√ß√£o inteira ou com uma opera√ß√£o de mem√≥ria (carregando ou salvando).  O Stage Dispatch lan√ßa um coprocessador de ponto flutuante que possui seu pr√≥prio pipeline de sete est√°gios: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/508/bff/391/508bff391f1203e66c0673688e1b0d9f.png"><br><br>  E aqui √† direita na foto est√° Darren Jones, Darren Jones, desenvolvedor de FPU do MIPS 5Kf.  A letra "f" em "5Kf" significa exatamente que possui um ponto flutuante: <br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/156/d3b/e04/156d3be04866e0fb1b7dab56bb79920a.jpg"><br><br>  Aqui nesta placa, voc√™ pode ver quantos ciclos requerem opera√ß√µes diferentes na FPU e com que frequ√™ncia (taxa de repeti√ß√£o) eles podem ser executados no pipeline.  Por exemplo, a multiplica√ß√£o de precis√£o √∫nica requer quatro ciclos, mas voc√™ pode iniciar uma nova multiplica√ß√£o no pipeline a cada ciclo.  Assim, a FPU pode processar simultaneamente quatro multiplica√ß√µes de precis√£o √∫nica em cada est√°gio de processamento.  Mas a multiplica√ß√£o de precis√£o dupla requer cinco ciclos, e voc√™ pode inici√°-la apenas com uma pausa no ciclo.  A opera√ß√£o complexa de obter a raiz quadrada de precis√£o dupla requer at√© 32 ciclos, e voc√™ pode iniciar uma nova obten√ß√£o da raiz quadrada somente ap√≥s 29 ciclos.  √â assim que o c√°lculo das coordenadas da nave e suas f√≥rmulas de movimento no espa√ßo sideral √© otimizado: <br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/458/e2f/e00/458e2fe00a0c894f6de90233ce342d44.png"><br><br>  O Hayabusa-2 usa a configura√ß√£o do MIPS 5Kf com caches de instru√ß√µes e dados de 32 kilobytes separados.  Ao mesmo tempo, n√£o est√° claro, a partir da <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">breve descri√ß√£o do HR5000,</a> se ele usa um cache de quatro canais de 8 kilobytes - ou um cache de dois canais de 16 kilobytes.  Voc√™ pode ler como esses caches funcionam tanto no X&amp;X quanto na <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">minha antiga apresenta√ß√£o sobre caches</a> , bem como no livro √∫til <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">See MIPS Run Linux 2nd Edition por Dominic Sweetman:</a> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u="><br><br><img src="https://habrastorage.org/getpro/habr/post_images/49b/b0f/5f2/49bb0f5f26816d0b214fbcb702f3fc23.jpg"></a> <br><br>  O Hayabusa-2 tamb√©m possui uma Unidade de Gerenciamento de Mem√≥ria (MMU), com um buffer de tradu√ß√£o (TLS).  O TLB √© uma ferramenta universal para converter rapidamente endere√ßos de virtual para f√≠sico.  TLB permite que voc√™: <br><br><ol><li><p>  Oculte a mem√≥ria do sistema operacional do c√≥digo n√£o privilegiado. </p></li><li><p>  Proteger os programas do usu√°rio um do outro. </p></li><li><p>  Forne√ßa acesso ao programa √† quantidade de mem√≥ria virtual que excede a quantidade de RAM f√≠sica. </p></li><li><p>  Endere√ßo maior mem√≥ria f√≠sica do que endere√ßos virtuais est√£o dispon√≠veis. </p></li><li><p>  Coloque o programa em qualquer parte da mem√≥ria f√≠sica. </p></li><li><p>  Permite que v√°rias regi√µes da mem√≥ria pare√ßam uma pe√ßa seq√ºencial. </p></li><li><p>  Permite carregar partes do programa de um dispositivo externo, conforme necess√°rio. </p></li><li><p>  O TLB tamb√©m associa v√°rios atributos ao endere√ßo: leitura, grava√ß√£o e execu√ß√£o, al√©m de atributos de cache e coer√™ncia. </p><br><ul><li><p>  O atributo de cache √© necess√°rio para mostrar ao processador onde o espa√ßo de endere√ßo est√° para o pr√≥ximo n√≠vel de cache e onde os Resistores de E / S que n√£o podem ser armazenados em cache. </p></li><li><p>  Os atributos de coer√™ncia s√£o necess√°rios para que v√°rios n√∫cleos do processador trabalhem juntos, cada um com seu pr√≥prio cache de primeiro n√≠vel, e juntos eles usam um cache de segundo n√≠vel comum. </p></li></ul></li><li><p>  O TLB pode armazenar um indicador de que uma p√°gina com um determinado endere√ßo foi gravada.  Isso ajuda ao trocar, carregar e descarregar p√°ginas de mem√≥ria em sistemas com menos mem√≥ria f√≠sica do que o aplicativo precisa para endere√ßar todas as partes de seu c√≥digo e dados com endere√ßos virtuais. </p></li></ol><br><br>  √â assim que se parece a convers√£o de um endere√ßo virtual de 64 bits em um endere√ßo f√≠sico de 36 bits no MIPS 5Kf.  Por que no Hayabusa-2 um processador de 64 bits com endere√ßos f√≠sicos de 36 bits?  Suspeito que o Hayabusa-2 tire fotografias e precise processar imagens, o que requer muita mem√≥ria.  Talvez para alguns algoritmos, as trocas aritm√©ticas de 64 bits e de cache de 64 bits (ou trocas de mem√≥ria n√£o armazen√°veis ‚Äã‚Äãem cache de 64 bits) melhorem algo e sejam √∫teis no espa√ßo.  Mas n√£o sei ao certo, provavelmente preciso perguntar a <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=" class="user_link">Zelenyikot</a> e <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=" class="user_link">amartology</a> , que sabem mais sobre espa√ßo do que eu. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/1f4/b5e/54e/1f4b5e54e0f42636b906fe5d4f851682.png"><br><br>  Voc√™ pode ler sobre o TLB em X&amp;X e See MIPS Run, mas h√° uma nuance: os dois livros descrevem a apar√™ncia do TLB do ponto de vista de um programador.  Mas, do ponto de vista do desenvolvedor de hardware, os projetistas de processadores est√£o enganando o programador, mostrando-lhe o TLB como uma tabela de tradu√ß√£o associativa, apesar do fato de haver realmente tr√™s tabelas dentro do TL: existem tr√™s instru√ß√µes micro-TLB, dados micro-TLB e um comum (Joint TLB).  Primeiro, o dispositivo de gerenciamento de mem√≥ria pesquisa ITLB e DTLB e, somente se n√£o o encontrar, o remove do JTLB.  Isso custa ao processador mais 2 ciclos.  Veja tamb√©m <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">minha apresenta√ß√£o antiga no TLB</a> : <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f00/7eb/578/f007eb578f4887c7cf8f890444d61684.png"><br><br>  A interface entre os caches de primeiro n√≠vel e o controlador de mem√≥ria no MIPS 5Kf no Hayabusa-2 √© chamada EB (pronuncia-se IB).  Isso √© curto para barramento externo.  √â semelhante ao AHB e ao AXI e permite estourar, despejar do cache ou preencher o cache da mem√≥ria por uma linha inteira, usando transfer√™ncias em loops seq√ºenciais. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f3d/013/feb/f3d013feb5e2960574d69d66fa610a7a.png"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/e87/867/c8b/e87867c8bdc823d7f4551bdfbf431eae.png"><br><br>  Fora do n√∫cleo do processador, o HR5000 possui um controlador de interrup√ß√£o, um m√≥dulo UART, um controlador de acesso direto √† mem√≥ria, temporizadores e um controlador PCI: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/172/8c3/b43/1728c3b431ac6ddb63bcbc7f38bf847b.png"><br><br>  Para trabalhar no espa√ßo, o chip deve ser protegido da radia√ß√£o.  N√£o sou especialista em prote√ß√£o contra radia√ß√£o, pois h√° uma <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=" class="user_link">tecnologia</a> em Habr√©, mas sei que essa prote√ß√£o pode ser feita tanto no n√≠vel da tecnologia de produ√ß√£o f√≠sica, como no n√≠vel de v√°rias verifica√ß√µes do ECC, e at√© no n√≠vel da arquitetura, com o triplo, etc.  Os criadores do sistema de cristal HR5000 decidiram usar a rota RTL2GDSII usual adotada em aplica√ß√µes comerciais, s√≠ntese de um gr√°fico a partir de elementos l√≥gicos a partir do c√≥digo na linguagem de descri√ß√£o de hardware da Verilog.  No entanto, depois de receber esse gr√°fico (netlist), eles o modificam usando uma biblioteca especial de dureza por design (HBD) primitiva (nunca usou isso, portanto, qualquer esclarecimento nos coment√°rios √© bem-vindo): <br><br><img src="https://habrastorage.org/getpro/habr/post_images/142/c66/1f0/142c661f0bfe8b1237c9e33a968887f8.png"><br><br>  Como o MIPS 5Kf est√° escrito em Verilog, ele pode ser transformado n√£o apenas em uma netlist, mas tamb√©m em uma m√°scara para fabricar um chip em uma f√°brica, mas tamb√©m em uma configura√ß√£o FPGA.  Infelizmente, as fontes do MIPS 5Kf n√£o est√£o no dom√≠nio p√∫blico, mas no dom√≠nio p√∫blico s√£o o c√≥digo-fonte de um descendente de seu "irm√£o mais novo", um processador MIPS 4K de 32 bits.  Esse "descendente" √© chamado MIPS microAptiv UP e sua configura√ß√£o b√°sica est√° inclu√≠da no pacote MIPSfpga.  O c√≥digo MIPS 4K / 4KEc / microAptiv UP / M5150 (todas essas s√£o vers√µes progressivas da linha) tamb√©m foi escrito por Larry, Ryan e Darren. <br><br>  Voc√™ pode jogar com o pipeline, caches, dispositivo de gerenciamento de mem√≥ria e interrup√ß√µes do kernel do MIPS microAptiv UP, execut√°-lo em um simulador ou placa com FPGA / FPGA.  Para fazer isso, basta baixar o <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Pacote de introdu√ß√£o</a> do <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">MIPS Open ‚Ñ¢ FPGA</a> , juntamente com o <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">MIPS Open ‚Ñ¢ FPGA Labs</a> , e (isso √© importante!) Complemente com o <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">MIPSfpga +</a> .  Neste √∫ltimo, existem <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">laborat√≥rios sobre o pipeline, o cache e o dispositivo de gerenciamento de mem√≥ria</a> . <br><br>  Voc√™ pode sintetizar e executar o processador MIPS microAptiv UP em uma placa barata por US $ 85 (pre√ßo acad√™mico US $ 55): <br><br><img src="https://habrastorage.org/getpro/habr/post_images/a20/82b/988/a2082b988e8b633dac41bbc31659326d.jpg"><br><br>  Para trabalhar com o pacote MIPSfpga / MIPSfpga +, voc√™ precisa conhecer a linguagem de descri√ß√£o de hardware Verilog, os princ√≠pios de design no n√≠vel de transfer√™ncia de registro e a capacidade de escrever no MIPS assembler. <br><br>  O assembler do MIPS √© o mais f√°cil de aprender.  Para fazer isso, voc√™ pode <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">baixar o simulador MARS (MIPS Assembler e Runtime Simulator)</a> .  Voc√™ pode aprender a us√°-lo em 5 minutos; na verdade, existem tr√™s bot√µes: montar, executar, executar passo a passo: <br><br><img width="800" src="https://habrastorage.org/getpro/habr/post_images/159/348/2f7/1593482f7897e6462c5b6ebe7455b3cd.png"><br><br>  Depois, voc√™ pode passar o dia praticando escrevendo em linguagem assembly para os livros <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Harris &amp; Harris</a> e <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">See MIPS Run Linux</a> . <br><br>  Se voc√™ n√£o sabe nada sobre o desenvolvimento de circuitos digitais em geral e no idioma para descrever equipamentos em particular, pode come√ßar com o curso on-line de Rosnanov para crian√ßas em idade escolar, em tr√™s partes: <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">"Do transistor ao microcircuito"</a> , <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">"O lado l√≥gico do circuito digital"</a> , <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">"O lado f√≠sico circuitos digitais "</a> ).  Ent√£o voc√™ pode estudar o Verilog no X&amp;X e entender que existe um processador no processador simplificado do <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">schoolMIPS</a> . <br><br>  Se voc√™ est√° interessado neste t√≥pico e deseja participar do trabalho sobre o <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">MIPS Open</a> (dentro da estrutura da qual o kernel do MIPS microAptiv UP foi aberto), escreva nos coment√°rios.  Rosnanovtsy tamb√©m realiza um <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">semin√°rio para crian√ßas em idade escolar sobre design digital nos dias 17</a> e <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">19 de abril</a> , que incluir√°, entre outras coisas, esse processador espacial.  O Hayabusa-2 bombardeou Ryuga por um motivo - essa tamb√©m √© uma ocasi√£o para alunos e alunos russos descobrirem o que h√° dentro dela. </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/pt447324/">https://habr.com/ru/post/pt447324/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../pt447308/index.html">Design instant√¢neo</a></li>
<li><a href="../pt447310/index.html">Como passamos do desenvolvimento web para o desenvolvimento de jogos</a></li>
<li><a href="../pt447314/index.html">O que eu entendi sobre a constru√ß√£o de um neg√≥cio depois de trabalhar por sete anos no Airbnb</a></li>
<li><a href="../pt447318/index.html">Gadgets de um mercado de pulgas: por que comprar um laptop Packard Bell de 20 anos por 10 euros</a></li>
<li><a href="../pt447322/index.html">Princ√≠pios de constru√ß√£o de uma API REST JSON</a></li>
<li><a href="../pt447326/index.html">Fractais em n√∫meros irracionais. Parte 2</a></li>
<li><a href="../pt447328/index.html">Habro suic√≠dio. A dor do planejamento em 1C</a></li>
<li><a href="../pt447330/index.html">Era noite, n√£o havia nada para fazer ou como instalar o Gentoo sem teclado</a></li>
<li><a href="../pt447334/index.html">Um exemplo de estrat√©gia de conte√∫do para promover uma loja de pe√ßas de armas online</a></li>
<li><a href="../pt447336/index.html">Monitorando recursos de cluster do Kubernetes</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>