平成２１年５月２０日判決言渡 同日原本領収 裁判所書記官
平成１９年（ワ）第８４２６号 不当利得返還請求事件
口頭弁論終結日 平成２１年３月１８日
判 決
千葉市《以下省略》
原 告 セイコーインスツル株式会社
同訴訟代理人弁護士 増 井 和 夫
同訴訟復代理人弁護士 齋 藤 誠 二 郎
同訴訟代理人弁護士 橋 口 尚 幸
同訴訟代理人弁理士 松 尾 憲 一 郎
同 補 佐 人 弁 理 士 鈴 木 光 彌
東京都港区《以下省略》
被 告 日 本 サ ム ス ン 株 式 会 社
同訴訟代理人弁護士 大 武 和 夫
同 田 中 昌 利
同 小 原 淳 見
同 上 田 一 郎
同 須 藤 希 祥
同 補 佐 人 弁 理 士 豊 岡 静 男
主 文
事 実 及 び 理 由
第１ 請求
被告は，原告に対して，金３０億円及びこれに対する平成１９年４月１０日か
ら支払済みまで年５分の割合による金員を支払え。
第２ 事案の概要
本件は，薄膜トランジスタ装置に関する特許権を有していた原告が，被告に対
して，被告が輸入，販売した別紙物件目録記載の製品（以下「被告製品」とい
う。）が上記特許権に係る発明の技術的範囲に属し，上記特許権を侵害するとし
て，民法７０３条に基づき，不当利得１０３億円のうち３０億円の返還及びこれ
に対する本訴状送達日の翌日である平成１９年４月１０日から支払済みに至るま
で民法所定の年５分の割合による遅延損害金の支払を求めている事案である。
（１）原告の特許権
原告は，次の特許（以下「本件特許」という。また，本件特許の請求項１
に係る発明を「本件発明」といい，本件発明に係る特許権を「本件特許権」
という。）を有している。
特 許 番 号 第２０２７９２９号
発明の名称 薄膜トランジスタ装置
出願年月日 昭和５９年９月２６日
登録年月日 平成８年３月１９日
特許請求の範囲請求項１
「絶縁基板上に少なくともゲート電極，ゲート絶縁膜，半導体薄膜，
ソース電極，ドレイン電極からなる薄膜トランジスタを搭載し，外部
取り出し端子を複数個有する薄膜トランジスタ装置において，前記外
部取り出し端子とこれに近接して設けられた共通浮遊電極との間には，
少なくともその一か所が，付加薄膜半導体からなる高圧保護用の２端
子薄膜半導体素子に接続されており，前記２端子薄膜半導体素子は，
前記付加薄膜半導体の表面に付加ゲート絶縁膜を介して設けられた付
加ゲート電極と，前記付加ゲート電極とは反対側の前記付加薄膜半導
体の表面に設けられた第１主電極及び第２主電極を有し，前記絶縁基
板上に形成されており，前記付加ゲート電極は，前記第１主電極及び
第２主電極と平面的に重畳するように設けられており，前記付加ゲー
ト電極及び前記第２主電極は前記外部取り出し端子に接続し，前記第
前記外部取り出し端子と同時に，または前記ゲート電極または前記ソ
ース電極及び前記ドレイン電極と同時に形成されており，また，前記
付加ゲート電極は前記ゲート電極と同時に形成されており，前記付加
ゲート絶縁膜は前記ゲート絶縁膜と同時に形成されており，前記付加
薄膜半導体は前記半導体薄膜と同時に形成されていることを特徴とす
る薄膜トランジスタ装置。」
（２）構成要件の分説
本件発明を構成要件に分説すると，次のとおりとなる。
Ａ 絶縁基板上に少なくともゲート電極，ゲート絶縁膜，半導体薄膜，ソ
ース電極，ドレイン電極からなる薄膜トランジスタを搭載し，外部取り
出し端子を複数個有する薄膜トランジスタ装置において，
Ｂ 前記外部取り出し端子とこれに近接して設けられた共通浮遊電極との
間には，少なくともその１箇所が，付加薄膜半導体からなる高圧保護用
の２端子薄膜半導体素子に接続されており，
Ｃ 前記２端子薄膜半導体素子は，前記付加薄膜半導体の表面に付加ゲー
ト絶縁膜を介して設けられた付加ゲート電極と，前記付加ゲート電極と
は反対側の前記付加薄膜半導体の表面に設けられた第１主電極及び第２
主電極を有し，前記絶縁基板上に形成されており，
Ｄ 前記付加ゲート電極は，前記第１主電極及び第２主電極と平面的に重
畳するように設けられており，
Ｅ 前記付加ゲート電極及び前記第２主電極は前記外部取り出し端子に接
続し，前記第１主電極は前記共通浮遊電極に接続しており，
Ｆ 前記共通浮遊電極は，前記外部取り出し端子と同時に，または前記ゲ
ート電極または前記ソース電極及び前記ドレイン電極と同時に形成され
ており，
Ｇ また，前記付加ゲート電極は前記ゲート電極と同時に形成されており，
前記付加ゲート絶縁膜は前記ゲート絶縁膜と同時に形成されており，前
記付加薄膜半導体は前記半導体薄膜と同時に形成されていること
Ｈ を特徴とする薄膜トランジスタ装置。
（３）被告の行為
被告は，業として，被告製品を輸入し，販売した。
（４）本件発明と被告製品との対比
ア 被告製品は，本件発明の構成要件Ａ，Ｆ，Ｈを充足する。
イ 構成要件Ｂについて
被告製品に使用されている回路保護用ＴＦＴ素子は，外部取り出し端子
と共通浮遊電極の間に存在する。
ウ 構成要件Ｃについて
被告製品に使用されている回路保護用ＴＦＴ素子は，ゲート絶縁膜，ゲ
ート電極，ソース電極（本件発明の「第１主電極」に相当），ドレイン電
極（本件発明の「第２主電極」に相当）を有しており，絶縁基板上に存在
する。
被告製品は，ゲート電極が薄膜半導体の基板側にある逆スタガー型であ
る。
エ 構成要件Ｄについて
被告製品に使用されている回路保護用ＴＦＴ素子のゲート電極は，ソー
ス電極（第１主電極）及びドレイン電極（第２主電極）と「平面的に重畳
するように」設けられている。
オ 構成要件Ｅについて
被告製品に使用されている回路保護用ＴＦＴ素子のうち，別紙物件目録
図１の下側の素子，及び同図２の下側２つの素子に対応する素子は，ゲー
ト電極及びドレイン電極（第２主電極）が「外部取り出し端子」に，ソー
ス電極（第１主電極）が「共通浮遊電極」に，それぞれ接続している。
カ 構成要件Ｇについて
被告製品に使用されている回路保護用ＴＦＴ素子のゲート電極等は，画
素用ＴＦＴのゲート電極等と同時に形成されている。
（５）本件特許の出願の経緯
ア 原告は，昭和５９年９月２６日，本件特許の出願（以下「本件出願」と
いい，その願書に添付した明細書を「当初明細書」という。）をした。本
件出願は，平成５年８月２０日に出願公告されたが，公告時の特許請求の
範囲請求項１は，別紙①のとおりである。
イ 本件出願について，平成５年１１月１８日，異議申立て（以下「本件異
議申立て」という。）がされた（甲１２，１３）ため，原告は，補正（以
下「本件補正」という。）をし（甲１９），異議決定，登録査定を経て，
平成８年３月１９日，本件特許の設定登録がされた。本件補正により，当
初明細書の特許請求の範囲請求項１は，別紙②のとおり補正された（補正
箇所に下線を引いた。甲１９）。
ウ 原告は，平成１７年３月３０日，訂正審判請求をし，これに対して，同
年６月１日，訂正を認める旨の審決がされ（甲３。以下，この訂正を「本
件１７年訂正」という。），本件特許の特許請求の範囲請求項１は，別紙
③のとおり訂正された（構成要件Ｄが追加された。）。
エ 原告は，平成２０年２月６日，本件特許について，訂正審判請求をし
（甲１０），同年３月２６日，訂正を認める旨の審決がされ，これにより，
本件特許の特許請求の範囲請求項１は，前記( )で認定したとおりの記載
に訂正された（甲１０，１１。以下，この訂正を「本件訂正」といい，本
件訂正後の本件特許に係る明細書（甲１０添付）を「本件明細書」といい，
本件訂正前の発明を「本件訂正前発明」といい，本件訂正前の明細書（甲
る訂 正 箇 所を 示 す と ，別 紙 ④の と お り とな る （ 訂正 箇 所に 下線 を引 い
た。）。
（１）侵害論
ア 被告製品は，「２端子薄膜半導体素子」を有しているか（構成要件Ｂ，
Ｃ，Ｄの充足性）
イ 「付加薄膜半導体における表面」の意味（構成要件Ｃの充足性）
ウ 第１主電極延在部を有しない構成は，構成要件Ｅを充足しないか
（２）本件特許は，特許無効審判により無効にされるべきものか
ア 本件訂正の違法の有無
（ア）構成要件Ｃについての訂正の違法性の有無
（イ）構成要件Ｅについての訂正の違法性の有無
ａ 順方向接続態様に限定したことについて
ｂ 「２端子素子」の解釈に影響を与えることについて
イ 進歩性欠如の無効理由の有無
ウ 平成６年法律第１１６号による改正前の特許法（以下「旧特許法」とい
う。）３６条５項２号違反の有無
（３）被告の不当利得の額
（１）争点（１）ア（被告製品は，「２端子薄膜半導体素子」を有している
か）について
（原告）
ア 「２端子薄膜半導体素子」の意味について
本件発明における「２端子薄膜半導体素子」とは，保護回路の両端にあ
って，外部取り出し端子と共通浮遊電極を繋いでいる第１主電極及び第２
主電極，これら２つの電極を有する素子のことである。理由は，以下のと
おりである。
（ア）請求項の記載
本件明細書の請求項１の記載における２端子薄膜半導体素子の規定の
要点は，①外部取り出し端子と共通浮遊電極との間を接続すること，②
付加薄膜半導体からなる高圧保護用の２端子薄膜半導体素子であること，
③付加薄膜半導体の表面に付加ゲート絶縁膜を介して設けられた付加ゲ
ート電極を有することの３点である。
「２端子」は，上記①と②の要件から，接続する対象２個と連結する
上記②から，２端子薄膜半導体素子の中心的な要素が「付加薄膜半導
体」であることが理解でき，付加薄膜半導体に２つだけ存在する端子が
ソース電極とドレイン電極（または第１主電極と第２主電極）である。
また，２端子薄膜半導体素子は，付加ゲート電極を有するが，付加ゲー
ト電極の接続態様については何ら限定していない。
（イ）発明の詳細な説明及び図面の参酌
本件明細書の発明の詳細な説明においては，「２端子素子」とは，Ｔ
ＦＴと同じ構造で，ＴＦＴと同時に形成される付加半導体膜を有し，
「両端に第１及び第２主電極」が設けられたものであると説明されてお
り，この記載から，「２端子」とは，素子の「両端」の「第１及び第２
主電極」であると解釈される。実施例の説明についての記載及び第３図
ないし第７図を見ても，いずれの「２端子素子」にも「第１及び第２主
電極」が存在することがわかる。
また，「２端子素子」についての作用効果の記載から，「２端子素
子」とは，素子両端の「第１主電極」及び「第２主電極」によって，外
部取り出し端子間，又は外部取り出し端子と共通浮遊電極を繋ぎ，その
間に電流を流すことで静電気を分割し，ＴＦＴが静電気により破壊され
ることを防止する回路であることが理解される。
（ウ）本件発明において，第１主電極及び第２主電極の２端子間の電流の
オンとオフを制御する要素であるゲート電極の接続態様は，限定されて
おらず（浮遊するか，ソース電極と短絡するか，ドレイン電極と短絡す
るかのいずれでもよい），技術的に見て，素子の内部でゲート電極とド
レイン電極が短絡する必要性はない。
（エ）本件明細書に開示された「２端子素子」の実施例は，いずれも，画
素ＴＦＴと同様の構造を有し，第１主電極，第２主電極及び付加ゲート
電極の３つの電極を有しているが，そういうものを本件発明では「２端
子素子」と呼んでいる。
（オ）被告の親会社である三星電子株式会社の特許出願（特開平１１−１
ＦＴ素子（本件事件において被告が３端子であると主張する素子）につ
いて，「ダイオード」（本件事件において被告が２端子素子の典型とし
て説明する素子）という用語を使用している。
（カ）２端子薄膜半導体素子についての被告の解釈は，本件明細書には記
載されていない，素子の「内部」，「外部」という要素を検討するもの
であり，明細書に基づかない解釈であって，失当である。
そして，ＩＣ回路においては，配線部分と素子部分が融合しており，
素子の内部・外部という区別は技術的な意味に乏しいし，配線と素子を
明確に区別することは困難で意味がない。
（キ）被告は，本件明細書の実施例では，付加ゲート電極は，電気的に浮
いているか，第２主電極と素子内部で短絡しているかのいずれかである
と主張するが，上記実施例は，いずれも本件発明の実施例にすぎず，本
件発明を限定する意味はない。
また，被告は，本件特許の特許公報（甲２。以下「本件公報」とい
う。）の第４図を，第２主電極及び付加ゲート電極が各々独立した端子
として導体と接続されている例ではないと主張する。
しかしながら，本件公報の第４図ないし第６図においては，付加ゲー
ト電極と第２主電極とが短絡する短絡点よりも更に外側に，第２主電極
が延在しているが，この延在部が外部取り出し端子を構成する配線であ
るか，第２主電極を構成する配線であるかは，単に当該箇所をどう呼ぶ
か（どう見るか）という問題である。延在部は外部取り出し端子である
と見れば，第２主電極１０６と付加ゲート電極１２が共に「外部取り出
し端子」に「独立」して接続していることになるし，延在部は第２主電
極を構成する配線であると見れば，その更に外側にある「外部取り出し
端子」と「独立」して接続しているのは，第２主電極だけ，ということ
になる。このように，同じ第４図でも，見方によって端子の数が変わる
のであり，第４図が被告のいうところの「３端子素子」なのか「２端子
素子」なのかは，明確には決められない。
イ 対比
被告製品の保護回路の回路保護用ＴＦＴ素子は，その両端に，外部取り
出し端子と共通浮遊電極を繋いでいる第１主電極及び第２主電極を有する
から，本件発明の「２端子薄膜半導体素子」に該当する。
したがって，被告製品は，本件発明の構成要件Ｂ，Ｃ，Ｄを充足する。
（被告）
ア 「２端子薄膜半導体素子」の意味について
本件発明における「２端子薄膜半導体素子」とは，トランジスタ構造の
中から外へ接続されている出入口の数が２つであるものを意味し，ゲート
電極が，ソース電極及びドレイン電極とは独立して，外部と接触している
構成のものは，「２端子薄膜半導体素子」に含まれないと解すべきである。
理由は，以下のとおりである。
（ア）一般に，「端子」とは「電気回路の接続をするため設けた電流の出
入口」（新村出編岩波書店刊「広辞苑」第五版）とされており，本件に
おける「端子の数」が，素子自体として外部に接続するための出入口の
数（素子から出る配線の数）を意味することは，技術常識からも明らか
である。
（イ）本件訂正前明細書の特許請求の範囲第１項には，「２端子薄膜半導
体素子」は，外部取り出し端子間，又は，外部取り出し端子とこれに近
接して設けられた共通浮遊電極との間に接続されていること，及び「２
端子薄膜半導体素子」は，付加ゲート電極を有し，付加ゲート電極はＴ
ＦＴのゲート電極と同時に形成されていることが示されている。また，
同第３項には，「２端子薄膜半導体素子」の一方の端子は，付加ゲート
電極と短絡されていること（すなわち，「２端子薄膜半導体素子」の一
方の端子は，付加ゲート電極そのものではないこと）が示されており，
同第５項には，「２端子薄膜半導体素子」の上面には，これを構成する
両端子及び付加薄膜半導体にかけて絶縁膜が形成され，かつ，前記絶縁
膜の表面には，両端子のうち，いずれか一方の端子が，他方の端子表面
の絶縁膜上部にまで延在されていること（すなわち，「２端子薄膜半導
体素子」の両端子は，両端子にかけて絶縁膜が形成できる位置関係にあ
ること）が示されている。
（ウ）本件発明の「２端子薄膜半導体素子」には，第１主電極，第２主電
極及び付加ゲート電極の３つの電極があるところ，これらの接続関係を
どのように構成するかで，端子の数が変わることになることは技術常識
であり，ＴＦＴなどのトランジスタは，ソース電極，ドレイン電極及び
ゲート電極の３つの電極を有し，それぞれ独立して外部に接続されてい
るために「３端子素子」と呼ばれていることも技術常識である。
そして，本来，ソース，ゲート及びドレインの３電極から外部に接続
する出入口が構成されていることから３端子素子というべきＴＦＴを，
部と接続させないか，ゲート電極とソース電極又はドレイン電極とをＴ
ＦＴ（素子）の内部で短絡させるかしかない。
そのため，本件明細書では，ＴＦＴのソース，ゲート及びドレインの
「２端子薄膜半導体素子」は，付加ゲート電極をフローティング状態に
した実施形態，又は，付加ゲート電極と第２主電極とを「２端子薄膜半
導体素子」の内部で短絡させる実施形態のみを採用しているのであり，
第２主電極及び付加ゲート電極が各々独立した端子として導体と接続さ
れ，素子の外部で導体を介して短絡された実施例の記載はない。
このように，実施例に素子の外部で導体を介して短絡された例が示さ
れていないことは，素子の内部で，第２主電極と付加ゲート電極とが接
触して短絡されると２端子素子といえるが，第２主電極及び付加ゲート
電極が各々独立した端子として導体と接続され，素子の外部で導体を介
して短絡されても，２端子素子とはいえないことを明確に示していると
いうべきである。
当業者としても，通常は，「３端子」となりそうなものを，本件明細
書においては「２端子」としているのは，上記の実施例の態様を前提と
しているものと理解する。
（エ）本件明細書の特許請求の範囲は，３つの電極を有する「薄膜半導体
素子」を，あえて「２端子」と規定したのであるから，付加ゲート電極
の接続態様がどのようなものであってもよいという解釈は明らかに誤り
であり，本件発明は，２つの電極によって外部に接続するという構成を
当然の前提としているといわざるを得ない。
（オ）原告は，本件公報の第４図ないし第６図について，延在部を外部取
り出し端子であると見れば，第２主電極１０６と付加ゲート電極１２が
共に「外部取り出し端子」に「独立」して接続していることになる旨主
張する。
しかしながら，上記第４図ないし第６図では，「１０６第２主電極」
が明らかに１つの部材として記載されており，しかも，「１２付加ゲー
ト電極」と短絡した部分から右方向（素子の外部方向）に向かって，
「１０６第２主電極」が延びているものとして明記されている。つまり，
短絡点よりも更に素子の外部方向に延びている部分は，第２主電極の一
部として記載されていることが明らかである。その第２主電極の延在部
がどこで外部取り出し端子と接続しているかは図示されていないが，少
なくとも，図示された範囲内にまで，外部取り出し端子を構成する配線
が延びてきていることは記載されていない。したがって，第４図ないし
第６図は，「１０６第２主電極」と「１２付加ゲート電極」とが短絡し
た後，「１０６第２主電極」のみが素子の外部方向に向かって延在して
いることを明らかにしているのである。「延在部は外部取り出し端子で
あると見れば」という原告の主張は，明細書の記載に基づかないものと
して，失当である。
イ 対比
被告製品においては，回路保護用ＴＦＴ素子のゲート電極，ソース電極
及びドレイン電極は，互いに短絡したり，電気的に浮遊したりすることな
く，それぞれ独立して，外部取り出し端子又は共通浮遊電極と接続し，
「３端子」を構成している。
したがって，被告製品の回路保護用ＴＦＴ素子は，本件発明の「２端子
薄膜半導体素子」には該当せず，被告製品は，本件発明の構成要件Ｂ，Ｃ，
Ｄを充足しない。
（２）争点（１）イ（「付加薄膜半導体における表面」の意味）について
（原告）
後記（３）で主張するとおり，「付加薄膜半導体における表面」とは，
「付加薄膜半導体」の「外側の面」のことであり，「基板とは反対側の面」
を意味するものではなく，したがって，本件発明の構成要件Ｃには，ゲート
電極が半導体薄膜の上側（基板と反対側）にあるスタガー型だけでなく，ゲ
ート電極が半導体薄膜の下側（基板側）にある逆スタガー型も含まれるから，
逆スタガー型である被告製品も構成要件Ｃを充足する。
（被告）
後記（３）で主張するとおり，構成要件Ｃの「付加薄膜半導体における表
面」とは，付加薄膜半導体における基板とは反対側にある面（半導体薄膜の
上側）と解すべきであり，したがって，ゲート電極が半導体薄膜の下側（基
板側）にある逆スタガー型は，本件発明の技術的範囲に含まれないと解すべ
きである。
そして，被告製品は，ゲート電極が，薄膜半導体の下側（基板側）にある
逆スタガーであるから，被告製品は，構成要件Ｃを充足しない。
（３）争点（１）ウ（第１主電極延在部を有しない構成は，構成要件Ｅを充足
しないか）について
（原告）
被告は，被告製品は，第１主電極延在部を有しないから，構成要件Ｅを充
足しない旨主張する。
しかしながら，構成要件Ｅは，「前記付加ゲート電極及び前記第２主電極
は前記外部取り出し端子に接続し，前記第１主電極は前記共通浮遊電極に接
続しており」というものであり，「第１主電極延在部」という要素は，構成
要件Ｅには含まれない。請求項の権利範囲は，実施例に具体的に開示された
態様のものに限定されるものではないことは，特許請求項解釈の基本である。
被告の主張は，何の理由もなく，本件明細書の請求項１の権利範囲を，実施
例の具体的態様に限定するものであり，請求項解釈の基本原則に反している。
（被告）
ア 本件発明が，「両方向に電流を流しやすい構造」を有するとの原告の主
張が正しいと仮定しても，本件発明が，「両方向に電流を流しやすい構
造」を実現するすべての構成を含むものであるとはいえない。そのような
効果を発揮するのに不可欠の手段が複数存在する場合において，本件発明
がその複数の手段の構成をすべて含むというためには，特許請求の範囲に
記載された発明の範囲が，本件明細書にその複数の手段の構成を記載する
ことによってサポートされていなければならない。しかしながら，本件明
細書では，そのうち１つの方法が開示されているだけである。すなわち，
原告も認めるとおり，第７図（ａ），第６図のように，第２主電極と付加
ゲート電極を短絡させるとともに，第１主電極延在部を設けることによっ
て，「両方向に電流を流しやすい構造」となるのである。これ以外の「両
方向に電流を流しやすい構造」とする手段，つまり第１主電極延在部とい
う構成を使わない手段としては，被告製品のように，１個のＴＦＴではな
く，ゲート電極を順方向に接続した２端子薄膜半導体素子と逆方向に接続
した２端子薄膜半導体素子の２個を並列に繋ぐことが考えられる。しかし
ながら，上記の２つの手段は，主電極に延在部を付加するか否か，ＴＦＴ
を２個とするか否かにみられるように，全く異なる技術であり，前者が，
明細書に記載されているからといって，後者が，記載するまでもなく当業
者に自明な事項といえないことは明らかである。
したがって，仮に，本件発明が，「両方向に電流を流しやすい構造」を
有するものと解釈するならば，明細書に唯一開示されている「第１主電極
延在部」という構成によって「両方向に電流を流しやすい構造」としたも
のであると解釈するほかない。
イ 被告製品は，ゲート電極を順方向に接続した２端子薄膜半導体素子と逆
方向に接続した２端子薄膜半導体素子の２個を並列に繋ぐことによって，
「両方向に電流を流しやすい構造」を実現しているのであるから，構成要
件Ｅを充足しない。
（４）争点（２）ア（ア）（構成要件Ｃについての訂正の違法性の有無）につ
いて
（被告）
ア 構成要件Ｃの「付加薄膜半導体における表面」の意味
（ア）本件訂正前明細書（甲３）では，「表面」という用語は，①特許請
求の範囲第１項の「付加薄膜半導体の表面」，②特許請求の範囲第５項
の「絶縁膜の表面」，③同項の「他方の端子表面」，④〔問題点を解決
するための手段〕の「付加半導体薄膜表面」，⑤〔実施例〕の「表面保
護膜」（３箇所）の７箇所に記載されるのみである（上記各記載部分を，
以下，末尾に上記の番号を付して，「本件記載部分①」などという。）。
上記の「表面」という用語が本件明細書でどのような意味で使われて
いるかについて，以下検討する。
（ａ）本件記載部分②について
本件記載部分②の「絶縁膜の表面」という用語は，請求項第５項に
おいて，「前記２端子薄膜半導体素子の上面には，これを構成する両
端子および付加薄膜半導体にかけて絶縁膜が形成され，かつ，前記絶
縁膜の表面には，両端子の内，いずれか一方の端子が，他方の端子表
面の絶縁膜上部にまで延在されている・・・」という記載の中で使わ
れている。これによれば，２端子薄膜半導体素子の上面に絶縁膜が形
成され，前記絶縁膜の表面にいずれか一方の端子が延在されているの
であるから，ここでいう「表面」とは，上記の上面，すなわち，「付
加薄膜半導体における基板とは反対側にある面」を意味することは明
らかである。
（ｂ）本件記載部分③について
本件記載部分③の「他方の端子表面」という用語における「表面」
は，前記(ａ)の請求項５の記載にあるように，「他方の端子」の上面
に絶縁膜があり，その上に「一方の端子」が延在されているのである
から，「他方の端子表面」という場合の「表面」とは，「他方の端
子」の上面，すなわち，「付加薄膜半導体における基板とは反対側に
ある面」を意味することは明らかである。
（ｃ）本件記載部分④について
本件記載部分④の「付加半導体薄膜表面」でいう「表面」も，「付
加薄膜半導体における基板とは反対側にある面」を意味することは明
らかである。
この点に関連して，本件訂正審決（甲１１）は，次のように認定し
た（５頁下から３行ないし６頁８行）。
「本件特許明細書には，『付加薄膜半導体の表面』が，付加薄膜半
導体のどの部分を意味するのか，明確に定義されてはいないが，本件
特許明細書の［問題点を解決するための手段］の欄には「さらに，こ
の２端子素子が両方向に電流を流せる様に，付加半導体薄膜表面に絶
縁膜を介して延在し，第１主電極と同電位の第１主電極延在部を設け
る。」（本件特許公告公報第３欄第２２行〜第２５行）と記載されて
おり，この［問題点を解決するための手段］の記載はその後に説明さ
れる全ての実施例を対象としていると解されるから，上記第１主電極
延在部について説明する第６図及び第７図ａを参照すると，本件特許
明細書及び図面には，付加半導体薄膜の 表面 として，基板に対し
て反対側の上面である場合と，基板側の下面である場合と，両方の場
合がそれぞれ記載されている。」
ⅰ しかしながら，特許請求の範囲において，第１主電極延在部を規
定しているのは第５項のみである。ところで，第５項には前記のと
おり，「前記２端子薄膜半導体素子の上面には，これを構成する両
端子および付加薄膜半導体にかけて絶縁膜が形成され，かつ，前記
絶縁膜の表面には，両端子の内，いずれか一方の端子が，他方の端
子表面の絶縁膜上部にまで延在されている」と記載されており，２
端子薄膜半導体素子の上面に絶縁膜が形成され，その上に一方の端
子が延在されているというのであるから，第６図に対応しているも
のであり，第７図は関係のないものである。
ⅱ また，本件訂正前明細書（甲３）には，本件訂正審決が指摘する
［問題点を解決するための手段］の上記記載の直前に，「ＴＦＴの
ゲート電極及びゲート絶縁膜と同時に形成できる付加ゲート電極及
び付加ゲート絶縁膜を有し，遮光と場合によれば半導体薄膜にチャ
ンネルを形成する。このチャンネル形成は，付加ゲート電極と第２
主電極との短絡，または容量結合による。」と記載されている。
遮光に関して，本件訂正前明細書には，「第３図ａは，本発明に
使用される２端子素子の実施例を，第３図ｂのＴＦＴの構造と対応
して示す。ＴＦＴは逆スタガー構造例であり，基板１，ゲート電極
及び必要に応じ遮光膜も含む表面保護膜７から成る。このＴＦＴに
対応し，同時作製可能な２端子素子は，ゲート電極２と同時に形成
される付加ゲート電極１２，以下同様に付加ゲート絶縁膜１３，付
加半導体薄膜１４，第１及び第２主電極１０５，１０６及び表面保
護膜１７より成る。この例では，付加ゲート電極１２は電気的に浮
いており，遮光の役目を果たす。」（７頁下から３行ないし８頁３
行）と記載されており，第３図ａの付加ゲート電極１２が遮光の役
目を果たすことが記載されている。さらに，「第４図乃至第６図は，
第３図ｂの逆スタガー型ＴＦＴと同時に作成できる２端子素子の断
面例である。第４図は第３図ａの２端子素子の付加ゲート電極１２
と第２主電極１０６を短絡した例で，」（８頁７行ないし８行），
「第５図は，第４図の例において付加ゲート電極１２と第１主電極
かけ上Ｖ を高くした例である。第６図は，さらに第５図の例に
ＴＨ
おいて遮光膜を第１主電極延在部２７として第１主電極１０５に接
続した例で，両方向に電流を流しやすい構造を有している。」（８
頁１２行ないし１５行）と，第４図ないし第６図の付加ゲート電極
すことが記載されている。
これに対し，第７図ａの付加ゲート電極１２は遮光の役目を果た
すとは記載されていない。「必要に応じ遮光膜も含む表面保護膜７
から成る。」（７頁末行）と記載されているように，ＴＦＴ上部に
遮光部を設けることは必要に応じなされることであり，第７図ａの
付加ゲート電極１２は遮光のために設けられているのではないので
ある。
そうすると，「ＴＦＴのゲート電極及びゲート絶縁膜と同時に形
成できる付加ゲート電極及び付加ゲート絶縁膜を有し，遮光と場合
によれば半導体薄膜にチャンネルを形成する。」とは，付加ゲート
電極１２は遮光の役目を果たすことが明記されている第４図ないし
第６図に示された２端子素子を指していると解される。
よって，「さらに，この２端子素子が両方向に電流を流せる様に，
付加半導体薄膜表面に絶縁膜を介して延在し，第１主電極と同電位
の第１主電極延在部を設ける。」との記載は，第６図に対応するも
のである。
ⅲ さらに，本件訂正前明細書（甲３）には，「第７図ａには第４図
に対応する構造例を示した。・・・第７図ａの２端子素子は，遮光
膜３７と同時形成できる第１主電極延在部５７，以下同様に絶縁膜
付加ゲート絶縁膜１３，付加ゲート電極１２から成り，付加ゲート
電極１２と第２主電極１０６とが短絡され，必要により第１が第２
主電極配線１１５，１１６が設けられている。」と記載されている。
これによれば，第４図には，第６図のような両方向に電流を流しや
すい構造の第１主電極延在部はないのであるから，第７図ａは，第
流せる様に，付加半導体薄膜表面に絶縁膜を介して延在し，第１主
電極と同電位の第１主電極延在部を設ける」ものに相当しないと解
さざるを得ない。
ⅳ なお，本件記載部分④の用語が含まれる［問題点を解決するため
の手段］の記載は，特許請求の範囲の記載に整合すればよいのであ
って，その後に説明されるすべての実施例を対象としていると解す
べき理由は全くない。
ⅴ 以上のように，本件訂正審決が指摘する［問題点を解決するため
の手段］の上記記載は，第６図を根拠とすべきものであるから，本
件記載部分④の「付加半導体薄膜表面」でいう「表面」も，「付加
薄膜半導体における基板とは反対側にある面」を意味することにな
る。
（ｄ）本件記載部分⑤について
本件記載部分⑤の「表面保護膜１７」とは，基板上に形成された素
子の外気に接する面に設けられる保護膜であるから，ここでいう「表
面」とは，「付加薄膜半導体における基板とは反対側にある面」を意
味することは明らかである。
これに対し，原告は，本件記載部分⑤の「表面保護膜」は，「表
面」とは別の言葉であって，本件記載部分①の「表面」の解釈の参考
にならないと主張する。しかしながら，「表面保護膜」とは，文字ど
おり「表面」を保護する膜なのであり，本件記載部分①ないし④の
「表面」と異なる意義であることを正当化する理由はないから，原告
の上記主張は失当である。
（ｅ）以上のとおり，本件訂正前明細書（甲３）に記載されている本件
記載部分②ないし⑤の「表面」という用語は，すべて「付加薄膜半導
体における基板とは反対側にある面」を意味していることに照らせば，
本件記載部分①の特許請求の範囲請求項１の「付加薄膜半導体の表
面」という用語の「表面」も，特に，「付加薄膜半導体における基板
とは反対側にある面」とは異なる意義付けをしていない以上，本件記
載部分②ないし⑤と同様に，「付加薄膜半導体における基板とは反対
側にある面」という意味に解すべきである。
これに対して，原告は，請求項１の「表面」の意味が，明細書のた
だ１箇所の記載にすぎない本件記載部分④の「表面」の意味に限定さ
れなければならない根拠が明らかでない旨主張する。
しかしながら，原告の上記主張は，本件記載部分④のみが根拠であ
るかのような前提自体において誤りがある。また，明細書及び特許請
求の範囲における用語は，統一的に使用しなければならないものであ
る以上，請求項１における「表面」もまた，本件記載部分②から⑤ま
での「表面」と同様に，「上面」すなわち「付加薄膜半導体における
基板とは反対側の面」を指すものと解すべきである。
（イ）本件異議申立時の特許請求の範囲請求項１では，２端子素子がスタ
ガー型及び逆スタガー型の両者を含むかのような内容となっているのに
対し，請求項２では逆スタガー型のみの内容となっており，請求項３な
いし５は，請求項２及びこれを引用した請求項のみを引用しているから，
逆スタガー型のみが規定されていることになる。
そして，本件公報においては，「表面」という用語が使用されている
の は ， 本 件 記 載 部 分 ① （ 本 件 補 正 で 「 表 面 」 と い う 限 定 が 入れ ら れ
た。）を除き，本件記載部分②ないし⑤の６箇所なのであるから（前記
のとおり，本件記載部分②ないし⑤の「表面」という用語は，すべて
「 付 加 薄 膜 半 導 体 に お け る 基 板 と は 反 対 側 に あ る 面 」 を 意 味し て い
る。），「表面」とは「付加薄膜半導体における基板とは反対側にある
面」であると解すべきである。そして，本件補正により，「Ｃ．前記２
端子薄膜半導体素子は，前記付加薄膜半導体の表面に付加ゲート絶縁膜
を介して設けられた付加ゲート電極を有し，前記絶縁基板上に形成され
ている」という記載が付加されたのであるから，結局，本件補正により，
請求項１においても，スタガー型に限定されることが明らかになったも
のと解すべきである。
なお，本件補正により，特許請求の範囲請求項１に記載された発明は
スタガー型であるが，請求項１を引用する請求項２ないし５に記載され
た発明は逆スタガー型という矛盾を含むことになるようにも思える。し
かしながら，本件発明は昭和５９年に出願されたものであり，請求項２
ないし５は実施態様項にすぎないことから，本件異議申立てでは，本願
発明の認定の根拠として請求項１のみを引用しており，異議申立ての審
理においては，専ら請求項１のみが審理対象となり，請求項２ないし５
項の記載は考慮されることなく，特許が維持されたものと考えられる。
イ 以上に説明したことに照らせば，本件訂正の構成要件Ｃに係る部分のう
ち，「前記付加ゲート電極とは反対側の前記付加薄膜半導体の表面に設け
られた第１主電極及び第２主電極を有し，」との部分は，「前記付加ゲー
ト電極とは反対側の」という修飾語を付したところで，付加薄膜半導体の
表面に，付加ゲート電極と第１主電極及び第２主電極とをどのように配置
するのか不明であるから，特許請求の範囲に記載された構成要件を不明瞭
にするものであって，「特許請求の範囲の減縮」，「誤記の訂正」又は
「明りょうでない記載の釈明」に該当するということはできず，旧特許法
また，訂正後の特許請求の範囲の記載が不明瞭であるから，特許を受け
ようとする発明の構成に欠くことができない事項のみを記載したものとは
いえず，旧特許法３６条５項２号の規定を満足しないものであり，独立特
許要件を満たさないものとして，旧特許法１２６条３項に違反する。
なお，仮に，「反対側の」という修飾語を付して特許請求の範囲の記載
が明瞭になったものであるとして，原告が主張するように，「表面」とい
う用語に「付加薄膜半導体における基板側」すなわち「付加半導体薄膜の
下面」をも含むようになったというのであれば，新規事項を追加するもの，
又は，実質上特許請求の範囲を拡張ないし変更するものであって，旧特許
法１２６条１項ただし書又は同条２項に違反することになる。
（原告）
ア 被告は，本件記載部分②及び③の「表面」は，請求項５に使用されてい
るのであり，請求項５の記載から，これらの「表面」は「上面」を指すこ
とも明らかであり，したがって，本件記載部分①の「表面」も同じように
解釈すべきであると主張する。
しかしながら，本件訂正前明細書には，請求項１ないし５の５つの請求
項が規定されているが，請求項２以下はすべて請求項１を引用する従属請
求項であり，独立請求項は請求項１ただ１つである。つまり，請求項２以
下は，すべて請求項１の特定の実施態様にすぎず，請求項５についていえ
ば，第６図の実施態様に特定した記載となっている。請求項１は，第６図
のみならず，その他の実施例，すなわち，第３図ａ，第４ないし６図及び
第７図ａをすべて包括する，本件特許の技術全体を規定する基本的な請求
項なのであり，他の請求項すべてを包含するのであるから，その請求項１
の権利範囲が，１実施態様にすぎない請求項５の記載により限定される解
釈など，請求項解釈としてあり得ない。言い換えれば，本件記載部分②及
び③の「表面」が「上面」の意味であるのは，請求項５が第６図の実施態
様を規定する実施態様項であるからにすぎないことは，本件訂正前明細書
を読んだ当業者ならば即座に理解できるのであり，そのような当業者が，
請求項１に使用されている「表面」の意味が請求項５の「表面」の意味と
同じく「上面」に限定されると解釈することなどあり得ない。
イ また，本件記載部分⑤の「表面」は，「表面保護膜」という，基板上の
はない。つまり，本件記載部分⑤の「表面保護膜」は，本件記載部分①の
「表面」とは別の言葉なのであり，本件記載部分①の「表面」の解釈につ
いて参考にはならない。
ウ そして，本件記載部分④の「表面」の意味について，被告は，第６図の
みを参照して「上面」と解釈すべきであると主張するが，この解釈には無
理がある。
すなわち，被告は，「また，ＴＦＴのゲート電極及びゲート絶縁膜と同
時に形成できる付加ゲート電極及び付加ゲート絶縁膜を有し，遮光と場合
によれば半導体薄膜にチャンネルを形成する。」との記載の付加ゲート電
極１２は，第４ないし６図の２端子素子を指すことを前提として，「さら
に，この２端子素子が両方向に電流を流せる様に，付加半導体薄膜表面に
絶縁膜を介して延在し，第１主電極と同電位の第１主電極延在部を設け
る。」という記載は，第６図にのみ対応し，第７図ａを含まないと主張す
るが，これらは別個の文章であり，前半の文章が第４図ないし第６図のこ
とを指すとしても，後半の文章が第６図に限定されて第７図ａを含まない
という理由にはならない。
また，被告は，第７図ａは，第４図に対応するとされる以上，〔問題点
を解決するための手段〕に記載された，「この２端子素子が両方向に電流
を流せる様に，付加半導体薄膜表面に絶縁膜を介して延在し，第１主電極
と同電位の第１主電極延在部を設ける」ものに相当しないと解さざるを得
ないというが，第７図ａには明確に第１主電極延在部が記載されており，
この図を見た当業者ならば，この第１主電極延在部は素子に両方向に電流
を流せるように設けられたものであることは即座に理解する。「第４図に
対応する」というただ１文により，当業者が第７図ａに明記された第１主
電極延在部の存在と，そこから容易に読み取れる回路特性を否定して考え
ることなどあり得ない。
仮に，被告の主張のとおり，本件記載部分④の「表面」の意味が「上
面」であるとしても，なぜ請求項１の「表面」の意味が，明細書のただ１
箇所の記載にすぎない本件記載部分④の「表面」の意味に限定されなけれ
ばならないのか，その根拠が被告の主張では全く明らかではない。
エ 前記アで主張したとおり，本件訂正前明細書には，請求項１ないし５の
する従属請求項であり，独立請求項は請求項１ただ１つである。つまり，
請求項２以下は，すべて請求項１の特定の実施態様にすぎず，その権利範
囲は請求項１より狭くなる。本件訂正前明細書に接した当業者であれば，
請求項１こそが，本件発明の権利範囲を包括する，最も重要な請求項であ
ることを即座に理解する。
そして，本件訂正前明細書には，実施例として第３図ａ，第４図ないし
の実施例はすべて請求項１に包含されるものと理解する。そして，当業者
は，第３図ａ，第４図ないし第６図はすべて逆スタガー型であり，第７図
ａはスタガー型のＴＦＴであることを，容易に理解するから，請求項１は，
スタガー型及び逆スタガー型の双方のＴＦＴ構造を包含するものと理解す
る。つまり，当業者であれば，請求項１の「付加薄膜半導体の表面」とは，
単に，「付加薄膜半導体」の「外側の面」のことであり，それが「上面」
（基板と反対側）か「下面」（基板と同じ側）かは，スタガー型か逆スタ
ガー型かで変わるのであって，「表面」にはその両方が含まれると理解す
るのである。
オ オーム社発行の「薄膜ハンドブック」（昭和５８年１２月１０日第１版
第１刷発行）でも，薄膜半導体の「上側」及び「下側」の両面を「表面」
と説明している。
カ 以上のとおり，本件訂正前明細書の請求項１の「付加薄膜半導体の表
面」とは，単に，「付加薄膜半導体」の「外側の面」のことであり，「基
板とは反対側の面」を意味するものではないから，本件発明の構成要件Ｃ
が不明瞭となることはなく，また，構成要件Ｃに係る本件訂正が新規事項
の追加となることもない。
（５）争点（２）ア（イ）ａ（構成要件Ｅについての訂正の違法の有無−順方
向接続態様に限定したことについて）について
（被告）
ア（ア）本件訂正前明細書及び図面の記載には，第４図の説明として，「第
を短絡した例で，第２主電極１０６に電圧が印加されたときＴＦＴのＶ
とほぼ同じ値で電流が流れる。そのため静電気保護素子と用いると
TH
きには，ＴＦＴよりチャンネル長を長く，またはチャンネル幅を狭くす
ることが望ましい。また，第２主電極１０６を共通浮遊電極に接続する
ことが好ましい。」と，第２図の説明として，「例えば，端子１０に印
加された静電気は，２端子素子１１０，共通電極１００，２端子素子１
し，端子１０に接続されたＴＦＴ等を保護する。そのため，この例での
しきい値電圧より逆方向のしきい値電圧の方が低いことが望ましい。」
と，それぞれ記載されている。
上記各記載によれば，外部取り出し端子と共通浮遊電極とを接続する
端子に放電すべく，外部取り出し端子から共通浮遊電極へ電流が流れる
しきい値電圧より逆方向のしきい値電圧の方が低いことが望ましいとし
ており，第４図に示す２端子素子では付加ゲート電極と第２主電極とを
短絡した上で，第２主電極を共通浮遊電極に接続することが好ましいと
しているものである。このようにすると，外部取り出し端子から共通浮
遊電極へ電流が流れるしきい値電圧は，逆方向しきい値電圧であり，共
通浮遊電極から外部取り出し端子へ電流が流れるしきい値電圧は，順方
向しきい値電圧であって，後者は前者より低くなり，外部取り出し端子
に静電気が印加され，電圧が上昇して逆方向しきい値電圧以上になると，
静電気は共通浮遊電極に流れ，更に順方向しきい値電圧分だけ電圧が上
昇すると，静電気は他の外部取り出し端子に放電されることになる。
以上を要するに，本件訂正前明細書においては，外部取り出し端子と
共通浮遊電極とを接続する２端子薄膜半導体素子であって，付加ゲート
電極を第１主電極及び第２主電極と平面的に重畳するように設け，付加
ゲート電極と第２主電極とを短絡したものに関しては，付加ゲート電極
と短絡した第２主電極を共通浮遊電極に接続し，外部取り出し端子から
共通浮遊電極へ電流が流れるしきい値電圧よりも逆方向のしきい値電圧
の方を低くすることにより，外部取り出し端子に印加された静電気が共
通浮遊電極に流れると，当該静電気を他の外部取り出し端子に放電しや
すくすることが記載されているものといえる。
（イ）これに対して，本件発明は，構成要件Ｅにおいて，「前記付加ゲー
ト電極及び前記第２主電極は前記外部取り出し端子に接続し，前記第１
主電極は前記共通浮遊電極に接続しており，」と規定しているから，外
部取り出し端子から共通浮遊電極へ電流が流れるしきい値電圧は，順方
向しきい値電圧であると解され，逆方向のしきい値電圧よりも低くなっ
ているから，外部取り出し端子に印加された静電気は共通浮遊電極に流
れやすいとしても，当該静電気を他の外部取り出し端子に放電するには，
更に逆方向しきい値電圧分だけ電圧が上昇する必要があり，放電しにく
くなっている。
そうすると，本件発明は，本件訂正前明細書及び図面に開示された発
明ということはできない。
少なくとも，本件訂正前発明は，外部取り出し端子と共通浮遊電極と
の間に２端子薄膜半導体素子が接続されるものにおいては，外部取り出
し端子に印加された静電気が共通浮遊電極に流れると，当該静電気を他
の外部取り出し端子に放電しやすくなる構成要件しか備えていないと解
されるのに対し，本件発明は，外部取り出し端子に印加された静電気は
共通浮遊電極に流れやすいとしても，当該静電気は他の外部取り出し端
子に放電しにくい構成要件を備えている以上，本件訂正は実質上特許請
求の範囲を変更するものであるといわざるを得ない。
イ これに対し，原告は，付加ゲート電極及び第２主電極を外部取り出し端
子に接続する接続態様（順方向接続態様）も，本件訂正前明細書の請求項
しかしながら，請求項に記載する発明は，少なくとも明細書の記載から
自明といえる範囲のものである必要があるところ，逆方向接続態様は，実
施例の「好ましい」あるいは「望ましい」態様として記載されているのに
対し，順方向接続態様については，明細書に一切記載されておらず，明細
書の記載から自明であるとは到底いえない。したがって，順方向接続態様
は，本件発明の範囲に含まれるものではない。
また，仮に，本件訂正前の請求項１に，形式的には，上記両接続態様が
含まれていたとしても，明細書に意味のあるものとして記載があったのは
逆方向接続態様のみである。
ウ 次に，原告は，順方向接続態様の作用効果について，本件訂正前明細書
には，「第４図は第３図ａの２端子素子の付加ゲート電極１２と第２主電
極１０６を短絡した例で，第２主電極１０６に電圧が印加されたときＴＦ
ＴのＶ とほぼ同じ値で電流が流れる。」（甲２・５欄３４行ないし３
ＴＨ
る。
しかしながら，本件訂正前明細書の第４図の説明には，原告が指摘する
記載に続いて，「そのため静電気保護素子と用いるときには，ＴＦＴより
チャンネル長を長く，またはチャンネル幅を狭くすることが望ましい。ま
た，第２主電極１０６を共通浮遊電極に接続することが好ましい。」と記
載されている。この記載は，保護素子として用いるときには，画素用ＴＦ
Ｔと同じしきい値電圧では不都合なので，しきい値電圧を大きくすべきこ
とを示しており，かつ，前記のとおり，本件訂正前明細書には，逆方向接
続態様が好ましいと記載されているのである。
したがって，原告の指摘する記載が，画素用ＴＦＴと同じしきい値電圧
で共通浮遊電極に放電することを記載したものとは解されない。
（原告）
本件明細書に，被告が引用した箇所の記載が存在することは確かである
が，これらはいずれも，第２図及び第４図という実施例について，「好ま
しい」あるいは「望ましい」と説明されているものにすぎない。要するに，
それぞれ実施例の１態様にすぎないのであって，これらの記載により請求
項の権利範囲が制限されるものではない。実施例はあくまで，請求項に記
載された発明を実施する具体的な態様の１つにすぎず，実施例の記載によ
って請求項の権利範囲が制限されるものでないことは，請求項解釈の基本
である。
そして，本件訂正前明細書の特許請求の範囲請求項１は，別紙③のとお
りであり，付加ゲート電極及び第２主電極を，外部取り出し端子側に接続
する態様と，共通浮遊電極側に接続する態様の双方を含んでいる。
構成要件Ｅに係る本件訂正は，第４図ないし６図，第７図 の実施例に
a
おける付加ゲート電極・第２主電極を，外部取り出し端子側に接続する態
様を請求項１に明記したものであり，もともと請求項１に含まれていた実
施態様の一部を明記したものであるから，新規事項を盛り込んだ訂正など
ではない。
また，本件発明の作用効果である「比較的低い電圧で共通浮遊電極へ放
電され，ＴＦＴ保護の面で有効」ということについても，本件訂正前明細
書には，「第４図は第３図 の２端子素子の付加ゲート電極１２と第２主
a
電極１０６を短絡した例で，第２主電極１０６に電圧が印加されたときＴ
ＦＴのＶ とほぼ同じ値で電流が流れる。」（甲２・５欄３４行ないし
ＴＨ
の実施例のとおり，構成要件Ｅの接続方法（第２主電極及び付加ゲート電
極を外部取り出し端子側に，第１主電極を共通浮遊電極側に繋ぐ接続方
法）で繋げば，外部取り出し端子側から共通浮遊電極側へのしきい値電圧
が低くなり，その結果，低い電圧で静電気が放電されることは容易に理解
し得る。また，当業者であれば，第４図と同じく第７図 についても，第
a
遊電極側に接続すれば，同様に，外部取り出し端子側から共通浮遊電極側
へのしきい値電圧が低くなり，低い電圧で静電気が放電されることも容易
に理解し得る。
以上より，本件発明の構成要件Ｅ記載の構成は，本件訂正前明細書の記
載の事項の範囲内で行われたものであって，新規事項の追加ではない。
（６）争点（２）ア（イ）ｂ（構成要件Ｅについての訂正の違法性の有無−
「２端子素子」の解釈に影響を与えることについて）について
（被告）
原告は，本件訂正により，請求項１において「付加ゲート電極及び前記第
主電極に短絡させる必要のないことが明確化された旨主張するところ，同主
張は，本件訂正は，付加ゲート電極が第２主電極に短絡せず，独立の端子を
構成して外部取り出し端子に接続する場合も，本件発明の技術的範囲に含ま
れるようにしたという主張であると解されるが，もしそうであれば，前記
( )で主張したとおり，本件訂正前明細書には，付加ゲート電極が第２主電
極に短絡せず，独立の端子を構成して外部取り出し端子に接続する場合を含
むことは開示されていないから，本件訂正によって新たな技術的事項が導入
されたことになる。
したがって，本件訂正は，新規事項を追加又は実質上特許請求の範囲を変
更したことになり，訂正の要件を欠く違法な訂正というべきである。
（原告）
争う。
（７）争点（２）イ（進歩性欠如の無効理由の有無）について
（被告）
ア 特開昭５９−１６３７８号公報（以下「乙１文献」という。）を主引用
例とした場合の進歩性欠如
（ア）乙１文献に記載された発明（以下「乙１発明」という。）と本件発
明との相違点は，以下のとおりである。
ａ 相違点１
記外部取り出し端子とこれに近接して設けられた共通浮遊電極との
間」であるのに対し，乙１発明では，「外部取り出し端子と接地端子
との間」である点
ｂ 相違点２
本件発明では，「前記付加ゲート電極及び前記第２主電極は前記外
部取り出し端子に接続し，前記第１主電極は前記共通浮遊電極に接続
して」いるのに対し，乙１発明では，「ゲートバスラインの外部取り
出し端子がソース電極（第１主電極に相当）に接続され，ゲート電極
とドレイン電極（付加ゲート電極及び第２主電極に相当）とが接続さ
れてアースされる保護トランジスタを有し」ている点（換言すれば，
共通浮遊電極とアースとの違いをおけば，本件発明では順方向接続で
あるのに対し，乙１発明では逆方向接続である点）
ｃ 相違点３
本件発明では，「前記共通浮遊電極は，前記外部取り出し端子と同
時に，または前記ゲート電極または前記ソース電極及び前記ドレイン
電極と同時に形成されて」いるのに対し，乙１発明では，共通浮遊電
極はないから，その形成方法も開示されていない点
（イ）相違点についての検討
ａ 相違点１について
（ａ） ２端子薄膜半導体素子が設けられている理由は，薄膜トラ
ⅰ
ンジスタを静電気から保護するためであるから，本件明細書の
〔作用〕の項に，「外部取り出し端子間，または外部取り出し端
子と共通浮遊電極の間に非線形特性を有する２端子素子を挿入す
ることにより，例えば１つの端子に静電気が印加されたとき２端
子素子を通して他の端子にも静電気を分割し，実質的な印加電圧
を低くする。共通浮遊電極を設けた場合には，静電気は２端子素
子から共通浮遊電極さらに２端子素子を通して他の複数の端子に
放電されるので，さらに印加電圧を低くすることができる。」と
記載されているとおり，一方の外部取り出し端子に発生した静電
気を，２端子薄膜半導体素子を導通させて，他に逃がす必要があ
る。そして，同じく本件明細書の〔作用〕の項に，「ＴＦＴ装置
に外部取り出し端子として共通接地端子がある場合には，この端
子を共通浮遊電極と同様に利用することができる。」と記載され
ていることからも理解できるとおり，２端子薄膜半導体素子から
逃がした静電気は，他の端子や共通浮遊電極を介して他の複数の
端子に分割して流れるようにしてもよいし，接地端子に流しても
よいのである。
このことは，特開昭５９−１２６６６３号公報（以下「乙２文
献」という。）に，「第２図のアクティブマトリックスが組立工
程の途上にある時は，配線Ａはフローティングとなっている。従
って前記静電気が配線Ａに流れる割合は，配線Ａのフローティン
グ電位と該配線の容量によって決まる。」（２頁右下欄１６行な
いし３頁左上欄１行）及び「アクティブマトリックスが周辺回路
などに接続されて組み立てが完了した時は，配線ＡもＧＮＤ電位
に接続するとよい。この場合は静電気だけでなく，周辺回路を通
して入力するサージに対しても本発明の保護回路は役立つ。」
（３頁左上欄７行ないし１２行）との記載があり，配線Ａが，フ
ローティング電位であっても，ＧＮＤ電位であっても，静電気に
対する保護回路の保護機能につき何ら変わりがない旨記載されて
いることからも理解できる。
そして，本件発明では静電気が他の端子にも分割して流れるよ
うにしているところ，乙１発明では接地端子に流れるようにして
いるのであるが，機能としては何ら変わらない。したがって，上
記相違点は，実質的な相違点ではないといえる。
仮に，上記相違点が実質的な相違点であるとしても，次に示す
ⅱ
理由により，当業者ならば何ら困難なく推考し得る設計変更にす
ぎない。
すなわち，乙２文献には，絶縁基板上に形成され，ＴＦＴで構
成されるアクティブマトリックスを静電気から保護するために，
各ＴＦＴのゲートに接続され，両端に外部回路と接続するための
電極を備えるＸラインが，前記アクティブマトリックスの周辺領
域で，直列に接続された２個のＭＯＳ型トランジスタを介してフ
ローティング電位である１つの配線に接続されるという保護回路
を備える発明が記載されている。そして，乙２文献における直列
に接続された２個のＭＯＳ型トランジスタは，Ｘライン（ゲート
配線）に生じた静電気を，当該トランジスタを介して配線に逃が
す機能を有するものである点で，乙１発明の保護用トランジスタ
と共通しているから，乙１発明と上記の乙２文献に記載された発
明（以下「乙２発明」という。）の技術とは，共に，絶縁基板上
に形成されるＴＦＴを静電気から保護するために，ＴＦＴのゲー
ト配線と他の端子との間に保護用トランジスタを接続するもので
あるといえる。
そうすると，乙１発明の「保護用トランジスタは，外部取り出
し端子と接地端子とに接続されている」構成に，上記の乙２発明
の技術を適用し，本件発明の「外部取り出し端子とこれに近接し
て設けられた共通浮遊電極との間」に接続する構成に変更するこ
とは，当業者ならば何ら困難性なく推考し得る設計変更にすぎな
いことになる。
（ｂ）この点，原告は，乙１文献には，１つのゲートバス（外部取り
出し端子）に印加された静電気を他のゲートバス（外部取り出し端
子）へ分散放電するという，本件発明の技術的思想は開示されてお
らず，また，乙２文献にも，１つのＸラインに印加された静電気を
他のＸラインに放電するという本件発明の技術的思想が記載されて
いるとはいえないから，静電気を逃がす先を，アースから，アース
接続しない共通浮遊電極に変更することは，当業者にとって容易に
想定し得ることではなかったと主張する。
ⅰ しかしながら，そもそも，相違点１は，２端子薄膜半導体素子
が接続されている対象が，本件発明では「前記外部取り出し端子
とこれに近接して設けられた共通浮遊電極との間」であるのに対
し，乙１発明では，「外部取り出し端子と接地端子との間」であ
る点であって，外部取り出し端子に印加された静電気は，２端子
素子の保護回路を通じて共通浮遊電極へ，更に他の外部取り出し
端子へと分割されるか否かという点ではない。
また，原告は，「両方向に電流を流しやすい構造でないもの」
も本件発明に含まれることを自認しているのであるから，本件発
明の技術思想として，上記のような分散放電を挙げることは許さ
れない。
したがって，分散放電するという技術思想が乙１文献にも乙２
文献にも開示されていないことを理由として，容易想到性を否定
することはできない。
ⅱ また，前記（ａ）で主張したように，乙１発明において，アー
スを共通浮遊電極に変更することは何らの困難性もなく推考し得
る設計変更にすぎないのであるから，乙１文献に静電気を他の外
部取り出し端子へ分散放電するという技術的思想が開示されてい
ないことは，相違点１に関する判断には影響しない。
ⅲ さらに，本件発明には，第１主電極延在部を備える旨の規定は
ないから，逆方向しきい値電圧以上にならなければ，共通浮遊電
極から他の外部取り出し端子に電流が流れるとはいえないのであ
り，したがって，本件発明においては，静電気は，ある外部取り
出し端子の電圧が順方向しきい値電圧以上になると，当該外部取
り出し端子から２端子素子を介して共通浮遊電極へ流れ，更に電
圧が上昇して共通浮遊電極の電圧が逆方向しきい値電圧以上にな
ると，共通浮遊電極から他の２端子素子を介して他の外部取り出
し端子に電流が流れるのである。
一方，乙１発明のアースを共通浮遊電極に変更したものでは，
静電気は，ある外部取り出し端子の電圧が逆方向しきい値電圧以
上になると，当該外部取り出し端子から２端子素子を介して共通
浮遊電極へ流れ，更に電圧が上昇して共通浮遊電極の電圧が順方
向しきい値電圧以上になると，共通浮遊電極から他の２端子素子
を介して他の外部取り出し端子に電流が流れるのであって，外部
取り出し端子に印加された静電気が，２端子素子の保護回路を通
じて共通浮遊電極へ，更に他の外部取り出し端子へと分割される
際に必要とされる電圧に差異はない。
また，乙２文献において，配線Ａに蓄積された電荷が他のＸラ
インへ流れるためには，大きな電圧上昇が必要であるとしても，
当該電圧上昇があれば，他のＸラインに電荷が流れることは自明
である。さらに，乙２文献においては，Ｘラインから配線Ａへ流
れるしきい値電圧と配線Ａから他のＸラインへ流れるしきい値電
圧とは同じである。そして，Ｘラインから配線Ａへ流れるしきい
値電圧については，後記ｂ（ａ）ⅲのとおり，本件出願当時の当
業者の技術常識を参酌すると，画素用ＴＦＴの動作電圧より高く，
破壊電圧より低い電圧，すなわち，画素用ＴＦＴの動作電圧の数
倍程度であると解され，本件発明の順方向しきい値電圧もこれと
同程度であり，本件発明の逆方向のしきい値電圧は，これよりも
大きいものと解されるから，乙２文献の配線Ａから他のＸライン
へ流れるしきい値電圧は，本件発明の逆方向しきい値電圧より小
さいと解するのが相当である。
以上のことと，本件明細書の特許請求の範囲には，順方向しき
い値電圧及び逆方向しきい値電圧の数値に関する規定はないこと
から，乙２文献には１つのＸラインに印加された静電気を他のＸ
ラインに放電するという本件発明の技術的思想が記載されている
とはいえないとの原告の主張は誤りである。
ⅳ １つの端子に印加された静電気を他の端子に分散放電すること
は，特開昭５９−１４３３６８号公報（以下「乙３文献」とい
う。）にも記載されている。また，保護回路を介してではないが，
特開昭５８−１１６５７３号公報（以下「乙８文献」という。）
には，「この時列電極線３は基板周辺において，第２図のＡ，Ｄ
で示される様に互いに短絡して構成するとともに，さらに，Ｅ，
Ｆ，Ｇ，Ｈで示される様に周辺で行電極線ともコンタクトを取り，
すべての行電極線と列電極線が同電位となる様にする。以上の様
にマトリックスアレー基板を構成する事により，基板の以降の工
程において，いかなる静電気にさらされても，基板内は常に同電
位に保たれるので，静電気に対し，非常に強くなる。」（２頁左
下欄９行ないし１７行）と記載されているし，特開昭５８−７９
ン（１），（２）及びそのリード端子（３），（４）を形成する
とき同時に，各電極間の短絡部（６）を形成し，この状態でラビ
ングにより配向処理を行えば，各電極間が同電位に保たれるため
配向処理面の絶縁破壊は防止される。」（２頁右上欄３行ないし
このように，静電気による絶縁破壊を防止するために，１つの
端子に印加された静電気を他の端子に分散放電して実質的な印加
電圧を低くすることは，周知の技術であったのであり，この点に
何らの進歩性もない。
ⅴ 原告は，乙２文献に分散放電の技術思想が開示されていないこ
との根拠として，配線Ａの容量が大きい点を挙げている。
しかしながら，本件発明の共通浮遊電極にも一定の静電容量が
あることは，原告も認めるところであり，かつ，本件発明の請求
項には，共通浮遊電極の静電容量について何ら規定されていない
から，共通浮遊電極ないし配線Ａの容量の違いを理由とする原告
の主張は，請求項の記載に基づくものではなく，失当である。
（ｃ）また，原告は，乙２文献は，組立てが完了してからは，配線Ａ
をＧＮＤ電位に接続することを推奨しているのであり，配線Ａがフ
ローティング電位であっても，静電気に対する保護回路の保護機能
につき何ら変わりがない旨は記載されていないと主張する。
しかしながら，乙２文献には，「アクティブマトリックスが周辺
回路などに接続されて組み立てが完了した時は，配線ＡもＧＮＤ電
位に接続するとよい。この場合は静電気だけでなく，周辺回路を通
して入力するサージに対しても本発明の保護回路は役立つ。」（３
頁左上欄７行ないし１２行）と記載されているのであって，配線Ａ
をＧＮＤ電位に接続したときの効果は，「周辺回路を通して入力す
るサージ」に対する効果である。したがって，静電気から保護する
ためにＧＮＤ電位にすることを推奨しているとは解されず，むしろ，
静電気から保護するためには，配線Ａをフローティング電位にする
こととＧＮＤ電位にすることとの間に差はないことが記載されてい
ると解するのが相当である。
また，仮に，配線Ａをフローティング電位にすることとＧＮＤ電
位にすることとが同等でないとしても，組立工程においては，配線
Ａをフローティング電位にすることにより，静電気から保護してい
ることは明らかであるから，乙２文献には，配線Ａを，ＧＮＤ電位
に接続しても，フローティング電位に接続しても，静電気から保護
し得ることが記載されていることに変わりはない。なお，本件明細
書の「〔従来技術〕」の項には，「ＴＦＴは通常ガラス基板等の絶
縁基板上に設けられるため，製造プロセス中や実装工程中の静電気
で破壊しやすい問題を有していた。」と記載されており，「〔発明
の効果〕」の項には，「上述の如く，本発明によればＴＦＴ装置の
特に実装工程における静電気破壊をなくせるので最終的な歩留りが
向上し，コスト低減に役立つ。」と記載されている。このように，
本件発明の課題の主眼は，ＴＦＴ装置の製造プロセス中や実装工程
中の静電気破壊を防止することにある。このことからも，乙２文献
記載の技術を乙１発明に適用する動機付けは十分にあるといえる。
ｂ 相違点２について
（ａ）静電気を逃がす先がアースか共通浮遊電極かは，実質的な相違
ではないか，あるいは，設計変更にすぎないことは既に示したとお
りであるから，相違点２の検討においては，付加ゲート電極及び第
に接続することに換えて，付加ゲート電極及び第２主電極を外部取
り出し端子に接続し，第１主電極を共通浮遊電極に接続すること，
すなわち，逆方向接続を順方向接続に変更することが容易か否かを
検討する。
ⅰ 前記ａのとおり，外部取り出し端子に印加された静電気が，２
端子素子の保護回路を通じて共通浮遊電極へ，更に他の外部取り
出し端子へと分割される際に必要とされる電圧は，上記両者の接
続の仕方において差異はないから，両者の接続の仕方において差
異があるのは，静電気が外部取り出し端子から２端子素子を介し
て共通浮遊電極へ流れる際のしきい値電圧である。
ⅱ また，本件明細書（甲１０添付）には，「以上の２端子素子は，
内部のＴＦＴ動作に影響を与えない様，チャンネル長，チャンネ
ル幅，Ｖ の選択がされるが，さらに付加ゲート電極と第１主
ＴＨ
電極の間，第１主電極延在部と第２主電極の間にオフセット領域
を設定することも可能である。」，「２端子素子は，それ故ＴＦ
Ｔ装置の動作電圧より高く，破壊電圧より低い電圧で電流が流れ
る様，寸法，構造が選ばれている。」，「第４図は第３図ａの２
端子素子の付加ゲート電極１２と第２主電極１０６を短絡した例
で，第２主電極１０６に電圧が印加されたときＴＦＴのＶ と
ＴＨ
ほぼ同じ値で電流が流れる。そのため静電気保護素子と用いると
きには，ＴＦＴよりチャンネル長を長く，またはチャンネル幅を
狭くすることが望ましい。また，第２主電極１０６を共通浮遊電
極に接続することが好ましい。第５図は，第４図の例において付
加ゲート電極１２と第１主電極１０５の間に平面的重畳をなくし，
い わ ゆる オフ セッ トを 設け ，見 かけ 上Ｖ を高く した例 であ
ＴＨ
る。」との記載がある。すなわち，２端子素子は，内部のＴＦＴ
動作に影響を与えないように，ＴＦＴのＶＴＨより高く，破壊電
圧より低い電圧で電流が流れるようにするために，ＴＦＴよりチ
ャンネル長を長くすること，チャンネル幅を狭くすること，逆方
向接続すること，オフセットを設けることが記載されている。
しかしながら，本件明細書には，２端子素子を，画素ＴＦＴの
動作電圧とほぼ同じ電圧で電流が流れるようにすることや，当初，
共通浮遊電極に電流が流れるが，共通浮遊電極の電位が上昇して
電流を流さない方向に自動的に変化することなどは記載されてい
ないのみならず，画素ＴＦＴの動作電圧の数倍の逆方向しきい値
電圧以上とならなければ，２端子素子からの放電が開始しない接
続態様である，付加ゲート電極と第２主電極とを短絡した上で，
第２主電極を共通浮遊電極に接続する態様を推奨している。
ⅲ 乙１文献には，「第４図に保護トランジスタＴｒ のゲート電
圧Ｖ 対ドレイン電流ｉ 特性をｎ−チャンネル飽和ドレイン電
G D
流ｉ で規格化して示す。図に於いてＶ （＋）側でｉ が急増
DS G D
する電圧を閾値電圧Ｖ とすれば，図の特性では３Ｖ 程度のゲ
T T
ート電圧印加により，ｉ はほぼ飽和電流に達する。保護トラン
D
ジスタを２段直列接続した第３図の構成では，Ｔｒ のゲートに
対する入力端２ａから見た回路のインピーダンスはＶ ＝２Ｖ
G T
までは大きいが，Ｖ ＞２Ｖ となると急激に低下し，ゲート電
G T
極２に過大な電圧が印加されるのを防止することができた。第４
図の特性例を考慮すると，保護トランジスタを３段に接続すれば，
Ｔｒ を十分に飽和電流まで駆動でき，且つ，飽和電流を与える
ゲート電圧以上ではゲート回路の入力インピダンスは急激に減少
する。この様に保護トランジスタの接続段数は必要に応じて増減
すれば良い。」（２頁左下欄１４行ないし右下欄１１行）との記
載がある。すなわち，画素ＴＦＴ（Ｔｒ ）を十分に飽和電流ま
で駆動でき，かつ，過大な電圧が印加するのを防止するために，
保護ＴＦＴ（Ｔｒ ）のしきい値電圧を画素ＴＦＴのしきい値電
圧の３倍程度とすることが記載されている。
また，乙１文献には，「ゲートバスに加えられた正電圧が特に
高くない場合（０＜Ｖ ＜２０〜３０Ｖ）保護トランジスタのｐ
G
チャンネル電導は顕著でなく，ゲートバス５１，５２，５３に加
えられたゲート電圧は減衰することなく各要素トランジスタ（３
スタを十分にオンすることができる。更に過大正電圧が印加され
れば，保護トランジスタ２１，２２，２３のｐ−チャンネル電導
が動き，要素トランジスタのゲート電圧を低下させることができ
る。」（３頁左下欄５行ないし１５行）との記載がある。これは，
第５図に示された実施例２に関する説明であるが，前記記載にか
んがみれば，保護ＴＦＴの逆方向しきい値電圧は，画素ＴＦＴを
十分に飽和電流まで駆動でき，かつ，過大な電圧が印加するのを
防止するために必要な，画素ＴＦＴのしきい値電圧の３倍程度に
相当するものとして記載されているものと解される。このことは，
乙１文献に，「最近ではゲート絶縁膜に窒化シリコン，窒化，酸
化シリコン，酸化シリコン等を用いたａ・Ｓｉ ＴＦＴ素子では，
ン・オフ制御が可能となり，その工業的応用の可能性が極めて濃
厚となって来た。」（２頁左上欄１行ないし７行）と記載されて
いることからも裏付けられる。
さらに，特開昭５９−５０５５９号公報（以下「乙５文献」と
いう。）には，「本発明の特徴は，上記目的を達成するために，
非晶質Ｓｉで形成される半導体素子を含む直列回路ごとに，その
ブレークダウン電圧よりは小さいが回路駆動用電圧よりは大きい
クランプ電圧値をもつクランプ回路を設けて，このクランプ回路
で静電気を放電させる構成とするにある。」（２頁右上欄１１行
ないし１６行），「本体の薄膜トランジスタ３２と同一プロセス
でクランプ回路内の薄膜トランジスタを構成した場合，本体素子
をしきい値電圧以上で駆動させることが望ましく，そして第２２
図実施例のように２個以上直列接続した薄膜トランジスタをクラ
ンプ回路内に使用することが望ましい。」（４頁左上欄２行ない
し８行）と，クランプ電圧値は，本体ＴＦＴのブレークダウン電
圧よりは小さいが駆動用電圧よりは大きい，本体ＴＦＴのしきい
値電圧の数倍程度が望ましいことが記載されている。
以上のことから，本件出願当時の当業者の技術常識としては，
保護用ＴＦＴの動作電圧は，画素用ＴＦＴの動作に影響を与えな
いようにするために，画素用ＴＦＴの動作電圧より高く，破壊電
圧より低い電圧，すなわち，画素用ＴＦＴの動作電圧の数倍程度
としていたのであり，本件明細書の記載や本件発明においても同
様と考えられる。
ⅳ さらに，乙５文献の第５図及び第２１図には，ＴＦＴを静電気
から保護するために，保護用ＴＦＴを１個だけ順方向に接続する
ことが示されている。
ⅴ 以上のとおり，本件明細書には，２端子素子は，内部のＴＦＴ
動作に影響を与えないように，ＴＦＴのＶＴＨより高く，破壊電
圧より低い電圧で電流が流れるようにすることが記載されており，
また，２端子素子のしきい値電圧は，チャンネル長やチャンネル
幅などで調整できるものであるから，本件発明の２端子素子が順
方向接続であるからといって，特許請求の範囲に２端子素子の順
方向しきい値電圧の数値が規定されていない以上，内部のＴＦＴ
と同程度のしきい値電圧であるとすることはできず，乙１発明の
かつ，過大な電圧が印加するのを防止するためのしきい値電圧を
有するものと解すべきである。
また，乙１文献においては，第３図に２個の保護用ＴＦＴを順
方向接続することが示されており，「この様に保護トランジスタ
の接続段数は必要に応じて増減すれば良い。」（２頁右下欄１０
行ないし１１行）との記載は，保護用ＴＦＴを１個だけ順方向接
続することを示唆するものであり，乙５文献に具体的に保護用Ｔ
ＦＴを１個だけ順方向に接続することが示されていることを考慮
すれば，乙１発明において，保護トランジスタを順方向接続とし，
かつ，１個のみとすることに何らの困難性もない。
したがって，乙１発明の保護回路の接続態様について，逆方向
接続を順方向接続に変更することは容易である。
（ｂ）この点，原告は，本件発明は，２端子薄膜半導体素子の導通す
る電圧を，画素ＴＦＴの動作電圧と同程度にまで低下させて効果的
に静電破壊を防止することができるのに対して，乙１文献に開示さ
れた保護回路の接続態様では，しきい値電圧の２倍以上（乙１の第
らなければ，保護回路からの放電が開始しない旨主張する。また，
原告は，本件発明の構成においても，駆動時に外部取り出し端子に
要素トランジスタの動作電圧以上の駆動信号が印加されると，２端
子薄膜半導体素子から共通浮遊電極に当初電流が流れるが，その先
の共通浮遊電極が接地端子や電源端子に接続されていないため，共
通浮遊電極の電位が上昇する方向に変動し，このように，共通浮遊
電極の電位が上昇すると，駆動信号が印加された外部取り出し端子
と共通浮遊電極との間の電位差が減少し，そうすると，２端子薄膜
半導体素子は電流を流さない方向に自動的に変化し，その結果，駆
動信号の漏れ電流が減少し，電圧降下も回復し，要素トランジスタ
には正常な駆動信号が供給され，したがって，本件発明においては，
構成要件Ｅの接続態様を採用して，２端子薄膜半導体素子の動作電
圧を，保護すべき要素トランジスタ（画素ＴＦＴ等）の動作電圧程
度まで低下させても問題は生じない旨主張する。
ⅰ しかしながら，本件明細書の特許請求の範囲には，順方向しき
い値電圧及び逆方向しきい値電圧の数値に関する規定はなく，ま
た，本件明細書には，しきい値電圧を考慮すると，付加ゲート電
極及び第２主電極は共通浮遊電極に接続することが好ましいとし
か記載されておらず，付加ゲート電極及び第２主電極を外部取り
出し端子に接続することにより，２端子薄膜半導体素子の導通す
る電圧を，画素ＴＦＴの動作電圧と同程度にまで低下させること
ができ，ＴＦＴの保護の面でメリットがあるとは記載されていな
い。また，第１主電極を共通浮遊電極に接続することにより，２
端子薄膜半導体素子の動作電圧を，画素ＴＦＴの動作電圧程度ま
で低下させても問題は生じないことも記載されていない。
原告の上記主張は，本件明細書の記載に基づかないのみならず，
本件明細書の記載に反するものであって，失当である。
また，順方向接続態様は，本件明細書に一切記載されておらず，
本件明細書から自明といえるものでもなく，順方向接続態様の作
用効果や技術的意義についても記載がないのであるから，構成要
件Ｅに係る本件訂正は，新規事項の追加に該当する。仮に，この
訂正が新規事項の追加に該当しないとすれば，順方向接続態様と
逆方向接続態様とは，適宜選択できる設計的事項にすぎないこと
になる。
ⅱ 原告の上記主張は，保護回路の動作電圧を要素トランジスタの
動作電圧と同程度に設定すると，当初は，駆動信号が共通浮遊電
極に漏れるが，流れ込んだ静電気によって共通浮遊電極の電位が
上昇して，外部取り出し端子と共通浮遊電極との電位差が保護回
路の動作電圧以下となるから，それ以降は漏れ電流が減少し，要
素トランジスタの動作に支障が生じない，というものである。
そこで，原告が主張するように，「保護回路の動作電圧」（以
下「Ｖｔｈ」という。）と「要素トランジスタの動作電圧」を同
程度に設定した場合を想定する。上記の説明から，駆動信号の電
圧は，Ｖｔｈより大きいことは明らかであるところ，これを，乙
動信号を外部取り出し端子に印加すると，保護回路はオンとなり，
共通浮遊電極に静電気が流れ込む。やがて，共通浮遊電極の電位
が２Ｖｔｈになると，保護回路はオフとなり，静電気は共通浮遊
電極に流れることはなく，要素トランジスタが正常に動作するこ
とになる。そして，これ以降は，駆動信号が３Ｖｔｈを超えた場
合にのみ保護回路がオンとなるのであり，３Ｖｔｈ以下ではオン
とならない。
すなわち，保護回路の動作電圧を要素トランジスタの動作電圧
と同程度に設定し，順方向接続態様とした作用効果とは，３Ｖｔ
ｈの駆動信号を印加した当初に，共通浮遊電極の電位が２Ｖｔｈ
になるまで，共通浮遊電極に駆動信号を漏れ続けさせるという効
果であり，共通浮遊電極の電位が２Ｖｔｈになり，要素トランジ
スタが正常に動作する状態になって以降は，駆動信号が３Ｖｔｈ
を超えないと保護回路はオンとならないから，乙１文献のように，
しきい値電圧が３Ｖｔｈの保護回路を使用したときと，保護回路
の導通電圧に差はないこととなる。
この説明は，駆動信号の電圧を３Ｖｔｈと仮定した場合に限ら
ず，Ｖｔｈを超えるすべての駆動信号の電圧について当てはまる
ものである。
したがって，原告の主張する，「本件発明は，乙１文献と比較
して，２端子素子の導通電圧を画素ＴＦＴの動作電圧まで低下さ
せることで，より有効に静電破壊を防止する」との作用効果は，
駆動信号を印加した当初のごく短時間には奏することができるが，
通常使用状態になって以降には奏することのできないものである。
（ｃ）また，原告は，乙１発明では，保護回路のトランジスタが画素
ＴＦＴの動作電圧とほぼ同じ電圧で動作するときは，画素ＴＦＴの
駆動に障害が生ずるおそれがあるとともに，駆動時において駆動信
号が漏れ出して消費電流も増加するから，乙１発明の構成に，本件
発明の構成要件Ｅの接続態様のような低い動作電圧を有する保護回
路を組み合わせることについては，阻害要因がある旨主張する。
ⅰ しかしながら，原告の上記主張は，本件発明について，特許請
求の範囲に順方向しきい値電圧が低いことを規定していることを
前提にしている点で誤っているのであるが，その点はおくとして
も，乙１発明の２端子素子がアースに接続されたことを前提とし
ている点で誤っている。すなわち，相違点１について主張したと
おり，乙１発明において，アースは共通浮遊電極と実質的に同等
なものであるか，又は，アースを共通浮遊電極に変更することは
何らの困難性もなく推考し得る設計変更にすぎないのであるから，
検討すべきは，アースを共通浮遊電極に置換した乙１発明につい
ての相違点２の容易推考性である。
そして，置換した乙１発明について，低い動作電圧を有する保
護回路を組み合わせることに阻害要因がないことは明らかである。
ⅱ 原告の上記主張は，乙１文献において，保護用ＴＦＴと画素用
ＴＦＴを同時形成していることを理由に，保護用ＴＦＴの順方向
しきい値電圧が画素用ＴＦＴの順方向しきい値電圧と同程度とな
ることを前提としたものと解される。
しかしながら，本件明細書にも記載されているとおり，保護用
ＴＦＴと画素用ＴＦＴを同時形成しても，チャンネル長，チャン
ネル幅及びオフセット領域などを設定することにより，しきい値
電圧を調整することができることは技術常識であるから，保護回
路のトランジスタの順方向しきい値電圧は，画素用ＴＦＴの順方
向しきい値電圧と同程度であるとは限らない。
乙１文献において，上記技術常識を参酌して，トランジスタの
しきい値電圧をＶｔｈより大きな適宜の値にすれば，接続先が共
通浮遊電極であろうとアースであろうと，トランジスタを順方向
接続の１段にすることに何の問題もないことは明らかである。
そして，本件発明においても，２端子薄膜半導体素子と薄膜ト
ランジスタは同時形成されているが，２端子薄膜半導体素子の順
方向しきい値電圧の値は規定されておらず，また，本件明細書に
は，「以上の２端子素子は，内部のＴＦＴ動作に影響を与えない
様，チャンネル長，チャンネル幅，Ｖ の選択がされるが，さ
ＴＨ
らに付加ゲート電極と第１主電極の間，第１主電極延在部と第２
主電極の間にオフセット領域を設定することも可能である。」，
「第４図は第３図ａの２端子素子の付加ゲート電極１２と第２主
電極１０６を短絡した例で，第２主電極１０６に電圧が印加され
たときＴＦＴのＶ とほぼ同じ値で電流が流れる。そのため静
ＴＨ
電気保護素子と用いるときには，ＴＦＴよりチャンネル長を長く，
またはチャンネル幅を狭くすることが望ましい。」との記載があ
るから，前記しきい値電圧は，画素用ＴＦＴの動作電圧より高い
と解すべきであり，同程度であるとはいえない。上記「内部のＴ
ＦＴ動作に影響を与えない様」とは，乙１の記載を参酌すれば，
内部のＴＦＴを十分飽和電流まで駆動できる電圧以上のしきい値
電圧にすべきものと解される。
したがって，保護用ＴＦＴと画素用ＴＦＴが同時形成されるこ
とを理由に，保護用ＴＦＴの順方向しきい値電圧が，画素用ＴＦ
Ｔの順方向しきい値電圧と同程度となるという原告の議論の前提
は，乙１発明においても本件発明においても，誤っている。
（ｄ）以上より，相違点２は当業者が容易に推考し得ることである。
ｃ 相違点３について
乙１文献には，「以上説明したように本発明では，保護トランジス
タの作製は各要素トランジスタの製作工程と全く同じ工程で同時に可
能であり，且つ各要素トランジスタの過大ゲート電圧が印加されるの
を防止できた。こうして特に工程数を増やすことなく，保護トランジ
スタをアレー中に作り込むことができ，アレーの各要素トランジスタ
のゲート絶縁膜破損を防止することができ，ＴＦＴを大規模に集積し
たＴＦＴアレーを歩留り良く製作することが可能となった。」（３頁
左下欄１６行ないし右下欄５行）と記載されている。
また，特開昭５８−７８７４号公報（以下「乙４文献」という。）
には，「工程数の増加は必然的にコストの上昇と歩留りの低下に反映
するので工程数の増加を防ぎつつ保護ダイオードを内蔵させたＭＯＳ
トランジスタを得ることは極めて重要である。」（３頁左上欄１０行
ないし１４行）と記載されている。
これらの記載にあるように，ＴＦＴを静電気から保護するためのト
ランジスタやダイオードの作製において，工程数を増やさないように
することは周知の課題といえ，共通浮遊電極はソース・ドレイン電極，
ゲート電極やソースライン，ゲートラインなどと同じ材料で作製され
るものであるから，乙１発明に共通浮遊電極を形成する場合に，工程
数を増やさないようにするために，これらと同時に形成することは，
当業者が当然に採用する技術的手段にすぎない。
したがって，相違点３は当業者が容易に推考し得ることである。
（ウ）以上のとおり，本件発明は，乙１発明及び乙２発明の技術に基づい
て，当業者が容易に発明をすることができたものである。
イ 乙３文献を主引用例とした場合の進歩性欠如
（ア）乙３文献に記載された発明（以下「乙３発明」という。）と本件発
明との相違点は，以下のとおりである。
ａ 相違点１
「前記外部取り出し端子間とこれに近接して設けられた共通浮遊電極
との間」であるのに対し，乙３発明では，外部取り出し端子と共通Ｇ
ＮＤ電位（ＶＳＳ）となる電源配線との間である点
ｂ 相違点２
本件発明では，２端子薄膜半導体素子は，薄膜トランジスタと同じ
絶縁基板上に形成されているのに対し，乙３発明では，保護回路用Ｔ
ＦＴの形成方法は記載されていない点
ｃ 相違点３
本件発明では，「前記付加ゲート電極及び前記第２主電極は前記外
部取り出し端子に接続し，前記第１主電極は前記共通浮遊電極に接続
して」いるのに対し，乙３発明では，「ソース又はドレインのいずれ
か一方は入力端子に接続され，他方のソース又はドレインはゲートと
接続された後に電源配線に接続されている」点
ｄ 相違点４
本件発明では，「前記共通浮遊電極は，前記外部取り出し端子と同
時に，または前記ゲート電極または前記ソース電極及び前記ドレイン
電極と同時に形成されて」いるのに対し，乙３発明では，共通浮遊電
極はないから，その形成方法も記載されていない点
ｅ 相違点５
本件発明では，付加ゲート電極はゲート電極と同時に形成されてお
り，付加ゲート絶縁膜はゲート絶縁膜と同時に形成されており，付加
薄膜半導体は半導体薄膜と同時に形成されているのに対し，乙３発明
では，保護回路用ＴＦＴの形成方法は記載されていない点
（イ）相違点についての検討
ａ 相違点１について
（ａ）前記ア（イ）ａで主張したように，本件発明においては，一方
の外部取り出し端子に発生した静電気を，２端子薄膜半導体素子を
導通させて，他に逃がす必要があり，そして，２端子薄膜半導体素
子から逃がした静電気は，他の端子や共通浮遊電極を介して他の複
数の端子に分割して流れるようにしてもよいし，接地端子に流して
もよい。
そして，乙３文献には，「第１図に示す本発明による保護回路で
は，各入力端子がＴＦＴを介してＶ 乃至Ｖ に接続されている
SS DD
ため，基本的にＴＦＴＬＳＩの総ての端子がいくつかのＰＮ接合を
介して接続されることになる。従っていづれかの端子に，静電気が
印加しても，ＰＮ接合乃至ソース・ドレインのブレイクダウンによ
り，ＴＦＴＬＳＩ回路全体に静電気が伝わり，ＴＦＴＬＳＩの各部
分の間の電位差はあまり大きくならないため，静電気による破壊に
対して強くなる。」（２頁左下欄９行ないし１８行）と記載されて
おり，各入力端子がＴＦＴを介してＶＳＳに接続されていると，い
づれかの端子に静電気が印加しても，ＰＮ接合のブレイクダウンに
より，ＴＦＴＬＳＩ回路全体に静電気が伝わると解されるところ，
この作用は上記の本件発明の作用と同じである。
したがって，相違点１は実質的な相違点ではない。
（ｂ）仮に，相違点１が実質的な相違点であるとしても，前記ア
（イ）ａで主張した乙２発明の構成からすれば，乙３発明の「保護
回路用ＴＦＴは，外部取り出し端子と共通ＧＮＤ電位（Ｖ ）とな
SS
る電源配線とに接続されている」構成に，上記の乙２発明の技術を
適用し，本件発明の「外部取り出し端子とこれに近接して設けられ
た共通浮遊電極との間」に接続する構成に変更することは，当業者
ならば何ら困難性なく推考し得る設計変更にすぎない。
（ｃ）原告は，乙３発明は，静電気を電源ラインに逃がすことを特徴
とする発明であり，入力配線に印加された静電気を他の入力ライン
に分散させるという技術的思想は開示されていないと主張する。
しかしながら，乙３文献には，「第１図に示す本発明による保護
回路では，各入力端子がＴＦＴを介してＶ 乃至Ｖ に接続され
SS DD
ているため，基本的にＴＦＴＬＳＩの総ての端子がいくつかのＰＮ
接合を介して接続されることになる。したがっていずれかの端子に，
静電気が印加しても，ＰＮ接合乃至ソース・ドレインのブレイクダ
ウンにより，ＴＦＴＬＳＩ回路全体に静電気が伝わり，ＴＦＴＬＳ
Ｉの各部分の間の電位差はあまり大きくならないため，静電気によ
る破壊に対して強くなる。」（２頁左下欄９行ないし１８行）と記
載されており，具体的な接続経路を理解できるか否かとは関係なく，
入力配線に印加された静電気を他の入力ラインに分散させるという
技術的思想が記載されていることは明らかである。
ｂ 相違点２及び５について
乙１文献に，「以上説明したように本発明では，保護トランジスタ
の作製は各要素トランジスタの製作工程と全く同じ工程で同時に可能
であり，且つ各要素トランジスタの過大ゲート電圧が印加されるのを
防止できた。こうして特に工程数を増やすことなく，保護トランジス
タをアレー中に作り込むことができ，アレーの各要素トランジスタの
ゲート絶縁膜破損を防止することができ，ＴＦＴを大規模に集積した
ＴＦＴアレーを歩留り良く製作することが可能となった。」（３頁左
下欄１６行ないし右下欄５行）と記載されているように，信号処理用
ＴＦＴと保護回路用ＴＦＴとを，工程数を増やすことのないように，
同じ絶縁基板上に同時に形成することは，当業者にとって周知の課題
についての解決手段にすぎない。
このような課題が周知であることは，乙４文献に，液晶画像表示装
置に用いられる絶縁性基板上に形成されたスイッチ用非晶質シリコン
ＭＯＳトランジスタにおいて，静電気などによる絶縁破壊からゲート
絶縁膜を保護するための保護ダイオードを，工程数の増加を防ぐべく
ＭＯＳトランジスタの作製と同時に作製する技術が記載されており，
また，乙５文献に，薄膜トランジスタをマトリクス状に接続してなる
半導体装置を静電気から保護するための，薄膜トランジスタで構成し
たクランプ回路を備える半導体装置保護回路において，保護されるべ
き薄膜トランジスタと同一プロセスで，前記クランプ回路の薄膜トラ
ンジスタを形成する技術が記載されていることからも明らかである。
したがって，乙３発明において，周知の課題を解決すべく，乙１文
献記載の技術を適用して，保護回路用ＴＦＴを，ＴＦＴＬＳＩのＴＦ
Ｔと同じ絶縁基板の上に同時に形成することは，当業者ならば，容易
に推考し得ることにすぎない。
ｃ 相違点３について
乙３文献の第４図のＴＦＴ（Ｔ２）と，乙１文献の第５図の保護Ｔ
ＦＴ２１などの接続態様は同じであるから，相違点３は，前記ア(イ)
ｂでの主張と同じ理由により，当業者が容易に推考し得ることである。
ｄ 相違点４について
前記ア（イ）ｃで主張したように，ＴＦＴを静電気から保護するた
めのトランジスタやダイオードの作製に工程数を増やさないようにす
ることは周知の課題といえ，共通浮遊電極はソース・ドレイン電極，
ゲート電極やソースライン，ゲートラインなどと同じ材料で作製され
るものであるから，乙３発明に共通浮遊電極を形成する場合に，工程
数を増やさないようにするために，これらと同時に形成することは，
当業者が当然に採用する技術的手段にすぎない。
したがって，相違点４は，当業者が容易に推考し得ることである。
（ウ）以上のとおり，本件発明は，乙３発明及び乙１文献に記載された技
術に基づいて（又は，乙３発明並びに乙１発明の技術及び乙２発明の技
術に基づいて），当業者が容易に発明をすることができたものである。
この点，原告は，乙３発明に乙１発明の同時形成の技術的思想を適用
し，かつ，第２接続態様とした場合，通常，保護用ＴＦＴと画素ＴＦＴ
のしきい値電圧は同様の特性となるから，駆動信号は保護用ＴＦＴから
ＶＳＳラインに漏れ出し，画素ＴＦＴに印加される駆動信号が減衰して
画素ＴＦＴが正常に駆動しなくなるおそれがあり，これは，乙３発明に
乙１発明を適用する際の阻害要因となると主張する。
しかしながら，そもそも，保護用ＴＦＴと画素ＴＦＴを同時形成をし
たとしても，これらのしきい値電圧は，必ずしも同様の特性となるとは
限らず，また，本件明細書には，チャンネル長，チャンネル幅及びオフ
セット領域などを設定することにより，しきい値電圧を調整することが
できることが記載されているから，原告の上記主張は理由がない。
（原告）
ア 乙１文献を主引用例とした場合の進歩性
（ア）乙１発明と本件発明との相違点は，以下のとおりである。
ａ 構成要件Ｂについて
記端子とこれに近接して設けられた共通浮遊電極との間」であるのに
対し，乙１発明では，「外部取り出し端子と接地端子との間」である。
ｂ 構成要件Ｅについて
乙１文献の第５図には，保護トランジスタのソースがゲートバス５
続された構成が記載されている。これに対して，本件発明は，ゲート
に相当する付加ゲート電極がゲートバスに相当する外部取り出し端子
に接続されている。
また，乙１の第３図には，直列接続する２つの保護トランジスタか
らなる保護回路が記載され，一方の保護トランジスタＴｒ のゲート
ースが他方の保護トランジスタＴｒ のゲート及びドレインに接続し，
保護トランジスタＴｒ のソースがアースに接続する構成が記載され
ている。つまり，保護トランジスタが２段階に接続されている。一方，
本件発明の構成要件Ｅは，１つのトランジスタ構造を有する２端子素
子を，外部取り出し端子と共通浮遊電極の間に接続する構成となって
いる。
ｃ 構成要件Ｆについて
乙１文献には共通浮遊電極に相当する浮遊電極が記載されておらず，
本件発明の構成要件Ｆを備えていない。
（イ）本件発明の特徴からの検討
ａ 本件発明の特徴は，以下の３点である。
（ａ）特徴①
高圧保護用の２端子薄膜半導体素子と薄膜トランジスタを同時に
形成して，製造工程を増やすことなく静電気保護回路を構成するこ
と
（ｂ）特徴②
付加ゲート電極が外部取り出し端子側に接続する単一の２端子薄
膜半導体素子を，外部取り出し端子と共通浮遊電極との間に挿入し，
外部取り出し端子から共通浮遊電極へ低電圧で，例えば，薄膜トラ
ンジスタ（保護回路によって静電気から保護されるトランジスタ）
の動作電圧とほぼ同じ電圧で電流が流れるようにして，放電が開始
されること
（ｃ）特徴③
外部取り出し端子に印加された静電気は，２端子素子の保護回路
を通じて共通浮遊電極へ，更に他の外部取り出し端子へと分割され
るので，アース等の外部に繋がった固定電位に接続する必要がない
こと
ｂ 上記ａの本件発明の各特徴の点から，本件発明と乙１発明との相違
を，以下で検討する。
（ａ）特徴①について
乙１文献には，保護トランジスタと要素トランジスタ（保護回路
により保護されるトランジスタ）を同時に形成することが記載され
ているが，保護回路の構成要素である配線まで同時に形成すること
は記載されていない。そして，乙１文献の第５図の回路図では，各
保護トランジスタ２１，２２，２３を，それぞれアースに接続した
上で，絶縁基板上でどのようにして配線を設けるかについて，第１
図，第２図を参照しても理解することができない。
また，乙１文献は，２端子薄膜半導体素子と共通浮遊電極を共に
内部の薄膜トランジスタと同時に形成し，製造工程を増やさないと
いう本件発明の技術的思想を記載も示唆もしていない。
（ｂ）特徴②について
ⅰ 一般に，印加された静電気の電圧が高いほど，また，印加され
る時間が長いほど，静電破壊が発生しやすい。そのために，要素
トランジスタ（画素ＴＦＴ）に印加される静電気の電圧及び電気
量は，可能な限り低減すべきである。
ⅱ 乙１文献には，ゲートバスからアースに向けて，保護トランジ
スタのゲート電極をアース側に接続した逆方向接続の保護回路
（第５図）と，ゲート電極をゲートバス側に接続した順方向接続
の保護トランジスタを２個直列に接続した保護回路（第３図）が
記載されている。
ところで，保護トランジスタが逆方向接続であるときは，乙１
文献の３頁左下欄５行ないし７行に記載されるとおり，ｐ−チャ
ンネル電導となって，電圧が２０ないし３０Ｖ以上に上がらない
とゲートバスからアースへの導通が顕著とならない。一方，乙１
文献の第６図に示されるように，保護トランジスタが「順方向接
続」（ｎ−チャンネル電導）の場合は，ゲート電圧が約４Ｖでド
レイン電流はほぼ飽和する。つまり，順方向接続のしきい値電圧
は４Ｖ以下である。このように，逆方向接続のしきい値電圧（電
圧２０ないし３０Ｖ）は，順方向接続のしきい値電圧（４Ｖ）よ
りもはるかに高い。ちなみに，画素ＴＦＴのゲート線はすべてゲ
ートバスラインに接続されているため，画素ＴＦＴの動作電圧は，
順方向接続のしきい値電圧とほぼ同じになる。
したがって，乙１文献の第５図に示された保護回路では，保護
トランジスタが逆方向接続であるため，ゲートバスに静電気が印
加されたとき，順方向しきい値電圧よりもはるかに高い逆方向し
きい値電圧にならなければ保護機能を発揮できない。また，乙１
文献の第３図に示す保護回路では，２個の保護トランジスタが順
方向接続で直列に接続されているため，順方向しきい値電圧の２
倍以上の電圧(８Ｖ以上)にならなければ，保護機能を発揮するこ
とができない。
これに対して，本件発明の２端子薄膜半導体素子は，構成要件
Ｅの接続態様であるため，順方向しきい値電圧，すなわち，保護
すべき画素ＴＦＴの動作電圧とほぼ同じ電圧で電流が流れ，より
低い電圧で静電気の放電が開始される。
ⅲ 乙１文献に開示された構成では，本件発明のように保護トラン
ジスタの導通を画素ＴＦＴの動作電圧と同程度に低下させると，
画素ＴＦＴが十分には駆動しなくなるおそれがある。
例えば，第３図に示された回路において，ゲートバスに接続す
る順方向接続の保護トランジスタをＴｒ の１個のみとした場合
を考えてみる。端子２ａに要素トランジスタＴｒ の動作電圧Ｖ
ｔ以上，例えば電圧２Ｖｔの駆動信号を与えてＴｒ を駆動しよ
うとすると，保護トランジスタＴｒ のゲート電極４にも同じ電
圧が印加され，保護トランジスタＴｒ も導通してゲートバス２
に印加された駆動信号がアースに流れ出ることになる。そうなる
と，要素トランジスタＴｒ のゲート電極に与えられるべき駆動
信号が減衰して，要素トランジスタＴｒ の駆動が阻害されるお
それがある。また，保護トランジスタＴｒ からアースに駆動信
号が漏れ出して，消費電力も増加するおそれがある。
このように，乙１文献に記載された半導体装置においては，保
護回路の動作電圧を要素トランジスタの動作電圧と同程度に設定
すると，駆動信号が漏れ出して減衰し，要素トランジスタの動作
に支障をきたすおそれがある。乙１文献の第３図において，保護
トランジスタを２個直列接続するのは，上記のような駆動信号の
漏れや減衰を回避するためである。乙１文献に接した本件出願当
時の当業者ならば，上記の事情を容易に理解することができる。
これに対して，本件発明においては，構成要件Ｅの接続態様を
採用して，２端子薄膜半導体素子の動作電圧を，保護すべき要素
トランジスタの動作電圧程度まで低下させても問題は生じない。
本件発明の構成においても，駆動時に外部取り出し端子に要素ト
ランジスタの動作電圧以上の駆動信号が印加されると，２端子薄
膜半導体素子から共通浮遊電極に当初電流が流れるが，その先の
共通浮遊電極が接地端子や電源端子に接続されていないため，共
通浮遊電極の電位が上昇する方向に変動する。共通浮遊電極の電
位が上昇すると，駆動信号が印加された外部取り出し端子と共通
浮遊電極との間の電位差が減少する。すると，２端子薄膜半導体
素子は電流を流さない方向に自動的に変化する。その結果，駆動
信号の漏れ電流が減少し，電圧降下も回復し，要素トランジスタ
には正常な駆動信号が供給されるのである。
（ｃ）特徴③について
乙１文献に記載される半導体装置においては，その第３図及び第
の２つの端子の一方はアースに接続している。したがって，乙１文
献には，１つのゲートバス（外部取り出し端子）に印加された静電
気を他のゲートバス（外部取り出し端子）へ分散放電するという，
本件発明の技術的思想は開示されていない。
ｃ 上記ａの本件発明の各特徴の点から，本件発明と乙２発明との相違
を，以下で検討する。
（ａ）特徴①について
乙２文献では，絶縁基板上にＴＦＴアクティブマトリックスを形
成するが，保護回路が２個の直列接続するＭＯＳ型トランジスタで
あること以外に構造や形成方法が何ら記載されておらず，乙２文献
に保護素子とＴＦＴとを同時に形成するという技術的思想は存在し
ない。
（ｂ）特徴②
乙２文献に記載される保護回路は，本件発明の構成要件Ｅの接続
態様と異なり，接続方向の異なる２つのトランジスタ（順方向接続
のＭＯＳ型トランジスタと逆方向接続のＭＯＳ型トランジスタ）が
直列に繋がっている。したがって，Ｘラインから配線Ａに電流が流
れるためには，配線Ａに対してＸラインの電位が，１つのＭＯＳ型
トランジスタのソース・ドレイン間の逆方向しきい値電圧と他の１
つのＭＯＳ型トランジスタの順方向しきい値電圧の合計を超えなけ
ればならない。ソース・ドレイン間の逆方向しきい値電圧は，薄膜
トランジスタ（画素ＴＦＴ）の動作電圧よりもはるかに高いから，
乙２文献の２つのＭＯＳ型トランジスタを接続した保護回路は，本
件発明の「薄膜トランジスタ（画素ＴＦＴ）の動作電圧とほぼ同じ
電圧で２端子薄膜半導体素子が動作する保護回路」と比べて，はる
かに高い電圧の静電気に対してしか作動せず，薄膜トランジスタの
保護機能において劣っている。
したがって，乙２文献には，保護回路の２端子薄膜半導体素子に
ついて，薄膜トランジスタ（画素ＴＦＴ）とほぼ同じ動作電圧で電
流が流れるようにするという技術的思想は開示されていない。
（ｃ）特徴③
乙２文献の配線Ａは，組立工程においてはフローティング（浮遊
電極）であるが，乙２文献の記載によると，組立てが完成した後は
接地端子に接続することが推奨されている。このように，乙２文献
では，接地することで静電気をアースに逃がして破壊防止効果を大
きくすることが推奨されているのである。
また，乙２文献に開示されている２つのＭＯＳ型トランジスタを
順方向と逆方向に直接に繋いだ保護回路では，配線Ａから他のＸラ
インへと静電気を分散することは難しい。配線Ａから見た場合，配
線Ａに蓄積された電荷が他のＸラインへ流れるためには，配線Ａの
電位が，１つのＭＯＳ型トランジスタの順方向しきい値電圧に，他
の１つのＭＯＳ型トランジスタのソース・ドレイン間の逆方向しき
い値電圧を加えた電圧よりも上昇しなければならない。しかしなが
ら，乙２文献には，「配線Ａの容量は大きい方が静電気による破壊
防止の効果が大きい。具体的には配線Ａの配線巾を大きくしたり，
第２図に示した配線Ａはアクティブマトリックスの外周１／２に配
線されているが，全外周に配線することなどにより，配線Ａの面積
をより大きくするとよい。」と記載されている（３頁左上欄２行な
いし７行）ように，配線Ａの容量は大きいから，配線Ａの電位は上
昇し難いのであり，したがって，配線Ａから他のＸラインへは電流
が流れ難い。
このように，乙２文献には，１つのＸラインに印加された静電気
を他のＸラインに放電するという本件発明の技術的思想が記載され
ているとはいえない。
ｄ 乙１文献と乙２文献との組合せ
前記ｂ，ｃで主張したとおり，乙１文献及び乙２文献のいずれにも，
本件発明の構成要件Ｅの接続態様の保護回路を使用して，外部取り出
し端子から共通浮遊電極へ，保護すべき薄膜トランジスタ（画素ＴＦ
Ｔ等）の動作電圧とほぼ同じ電圧で電流が流れるようにする技術的思
想，及び他の外部取り出し端子へ静電気を分散させる技術的思想は，
記載も示唆もされていない。
また，前記ｂで主張したとおり，乙１発明では，保護回路のトラン
ジスタが画素ＴＦＴの動作電圧とほぼ同じ電圧で動作するときは，画
素ＴＦＴの駆動に障害が生ずるおそれがあるとともに，駆動時におい
て駆動信号が漏れ出して消費電流も増加する。したがって，乙１文献
に開示された構成に，本件発明の構成要件Ｅの接続態様のような低い
動作電圧を有する保護回路を組み合わせることについては，阻害要因
がある。
また，前記ｂ，ｃで主張したとおり，乙２文献には，配線Ａの製造
方法は何ら記載されておらず，乙１文献にも，保護回路とアースを結
ぶ配線の形状や製造工程は何ら記載も示唆もされていないから，乙２
文献の配線Ａを乙１文献の保護回路とアース間の配線に適用しようと
しても，乙１文献のゲートバス５１，５２，５３とソースバス５５，
ようにして同時に形成するかについて，当業者といえども容易に想到
できるものではない。
したがって，当業者が，乙１文献及び乙２文献から本件発明を容易
に想到できるとはいえない。
（ウ）相違点についての検討における被告の主張に対する反論
ａ 相違点１について
（ａ）被告は，乙２文献の「第２図のアクテイブマトリツクスが組立
工程の途上にある時は，配線Ａはフローテイングとなっている。従
って前記静電気が配線Ａに流れる割合は，配線Ａのフローテイング
電位と該配線の容量によって決まる。」（２頁右下欄１６行ないし
に接続されて組み立てが完了した時は，配線ＡもＧＮＤ電位に接続
するとよい。この場合は静電気だけでなく，周辺回路を通して入力
するサージに対しても本発明の保護回路は役立つ。」（３頁左上欄
位であっても，ＧＮＤ電位であっても，静電気に対する保護回路の
保護機能につき何ら変わりがない旨記載されていると主張する。
しかしながら，乙２文献の上記各記載を続けて読めば，これは，
配線ＡをＧＮＤ電位に接続することを推奨していることは明らかで
ある。組立工程の途上にあるときは，配線Ａは，当然フローティン
グにならざるを得ない（組立工程の途上のライン上では，配線Ａを
ＧＮＤ接続することは難しい。）。その場合には，配線Ａの電気容
量によって静電気を配線Ａにどれだけ流し込めるかが決まることを，
上記抜粋の前半の文章は説明している。そして後半の文章には，
「組み立てが完了した時は，配線ＡもＧＮＤ電位に接続するとよ
い。」と，明らかに，組立てが終わって配線ＡをＧＮＤ電位に接続
できるようになった状態では，そちらのほうが良いと推奨している
のである。
このように，乙２文献の被告が抜粋している箇所は，配線Ａにつ
いてＧＮＤ電位にすることを推奨しているのであり，配線Ａがフロ
ーティング電位であってもＧＮＤ電位であっても，静電気に対する
保護回路の保護機能につき何ら変わりがないということは記載され
ていない。
（ｂ）被告は，本件発明には，第１主電極延在部を備える旨の規定は
ないから，逆方向しきい値電圧以上にならなければ，共通浮遊電極
から他の外部取り出し端子に電流が流れるとはいえず，したがって，
乙１発明のアースを共通浮遊電極に変更したものと，本件発明の保
護回路とでは，２端子素子の保護回路を通じて共通浮遊電極へ，更
に他の外部取り出し端子へと分割される際に必要とされる電圧に差
異はない旨主張する。
被告の上記主張は，「乙１発明のアースを共通浮遊電極に変更し
たもの」を，本件発明の保護回路と比較した議論であるが，そもそ
も，１つのゲートバス（外部取り出し端子）に印加された静電気を，
共通浮遊電極を通じて他のゲートバス（外部取り出し端子）に分散
放電するという本件発明の技術的思想は，乙１文献にも乙２文献に
も開示されていない以上，乙１発明のアースを共通浮遊電極に変更
した構成とすることは，当業者が容易に想到し得るものではない。
（ｃ）被告は，乙２文献においては，Ｘラインから配線Ａへ流れるし
きい値電圧と配線Ａから他のＸラインへ流れるしきい値電圧は同じ
であること，本件発明において，特許請求の範囲には順方向しきい
値電圧及び逆方向しきい値電圧の数値に関する規定はないことから，
乙２文献には１つのＸラインに印加された静電気を他のＸラインへ
放電するという本件発明の技術的思想が記載されているとはいえな
いとの原告の主張は誤りである旨主張する。
しかしながら，「乙２文献においては，Ｘラインから配線Ａへ流
れるしきい値電圧と配線Ａから他のＸラインへ流れるしきい値電圧
は同じであること」や，「本件発明において，特許請求の範囲には
順方向しきい値電圧及び逆方向しきい値電圧の数値に関する規定は
ない」ことから，なぜ「乙２文献には１つのＸラインに印加された
静電気を他のＸラインへ放電するという本件発明の技術的思想が記
載されているとはいえないとの主張は誤り」といえるのか，被告の
主張は理解できない。乙２文献に，「１つのＸラインに印加された
静電気を他のＸラインへ放電するという本件発明の技術的思想が記
載されていない」ことについては，前記(イ)のとおりである。
（ｄ）被告は，乙２文献の配線ＡをＧＮＤ電位に接続したときの効果
として，「この場合は静電気だけでなく，周辺回路を通して入力す
るサージに対しても本発明の保護回路は役立つ。」（３頁左上欄９
行ないし１２行）と記載されていることを根拠として，静電気から
保護するためにＧＮＤ電位にすることを推奨しているとは解されず，
むしろ，静電気から保護するためには，配線Ａをフローティング電
位にすることとＧＮＤ電位にすることとの間に差はない旨が記載さ
れていると主張する。
しかしながら，乙２文献の上記記載は，「この場合は静電気だけ
でなく・・・」という出だしになっており，ＧＮＤ電位にすること
が「静電気に対して役立つ」ことは当然の前提とされた上で，「サ
ージに対しても・・・役立つ」と続いているのである。
（ｅ）被告は，乙２文献には，組立工程において配線Ａをフローティ
ング電位にすることが記載されていることと，本件明細書の発明の
効果としてＴＦＴ装置の製造プロセス中や実装工程中の静電気破壊
防止があげられていることから，乙２文献記載の技術を乙１発明に
適用する動機付けは十分にあると結論付けている。
しかしながら，発明の課題が共通であるだけで，組み合わせる動
機が十分であるとはいえない。乙２文献の配線Ａをフローティング
にしたものを，いかなる目的で乙１文献に組み合わせようと当業者
が発想するのか，その理由について被告は全く説明していない。
また，乙２文献記載の技術を乙１発明に適用する動機付けがあっ
たとしても，それのみでは，乙２発明と乙１発明を組み合わせて本
件発明へと想到することの困難性は相変わらずである。乙１発明の
構成に，乙２文献に開示された配線Ａをフローティング電位にする
構成を組み合わせても，それだけでは保護回路の構成が異なるため
（乙１文献には構成要件Ｅの接続態様の保護回路は開示されていな
い。），本件発明には至らない。保護回路の接続先をＧＮＤ電位に
することが前提の乙１発明や乙２発明では，構成要件Ｅの保護回路
を使用することは，通常，当業者が想到し得ることではない。
（ｆ）被告は，原告は，「両方向に電流を流しやすい構造でないも
の」も本件発明に含まれることを自認しているのであるから，本件
発明の技術思想として，分散放電を挙げることは許されないと主張
する。
しかしながら，本件明細書には，分散放電という技術思想が開示
されているのは事実である。一方，乙１文献には保護回路が接地さ
れた構成しか開示されていないし，乙２文献においても保護回路の
接続先は，ＧＮＤ電位にすることが推奨されている。静電気は保護
回路を通じてアースに流されるのであり，両文献には，分散放電の
技術思想は開示されていない。
本件発明に，「両方向に電流を流しやすい構造ではないもの」，
すなわち，構成要件Ｅの接続態様のみから構成される保護回路を含
むからといって，そのことゆえに，乙１発明及び乙２発明と比較し
て，「本件発明には分散放電の技術思想が開示されている」という
相違がなくなるものではない。構成要件Ｅの接続態様のみの保護回
路でも，共通浮遊電極を介した分散放電は生じるからである。
この点について，被告は，乙２発明も，相応の電圧がかかれば分
散放電が可能な構造をしているので，本件発明を乙２発明と比較し
た場合の進歩性を裏付ける相違点とはならないと主張する。
しかしながら，乙２文献では，静電気からの保護のために，配線
ＡをＧＮＤ電位とすることを推奨しているところ，配線ＡをＧＮＤ
電位に接続すると，静電気は配線Ａを通じてアースへと流れ出して
しまうため，分散放電は生じない。また，乙２文献では，組立工程
において配線Ａがフローティング状態にある場合には，静電気保護
は配線Ａの容量を大きくすることで図られると記載されており，や
はり，分散放電の技術思想は開示されていない。
また，乙２文献に開示されている保護回路は，いずれも，２つの
トランジスタを逆方向に接続した構成のものであり，Ｘライン（本
件発明の外部接続端子に相当）に印加された静電気が保護回路を通
過して配線Ａに流れ，配線Ａから再度保護回路を通って他のＸライ
ンへと分散されるためには，逆方向接続のトランジスタを２回通過
しなければならない。一方，本件発明の場合，構成要件Ｅの接続態
様のみの保護回路であっても，再分散のためには逆方向接続のトラ
ンジスタは１回通過すればよいだけであり，乙２文献の構成に比較
すると，再分散が生じやすくなっている。
このように，本件発明が，構成要件Ｅの接続態様のみの保護回路
を含むとしても，本件明細書に分散放電という発明思想を利用する
ことが開示されており，本件発明の保護回路の構成が再分散が生じ
やすい接続態様となっている点は，乙２文献記載の技術との相違点
なのである。
（ｇ）被告は，静電気による絶縁破壊を防止するために，１つの端子
に印加された静電気を他の端子に分散放電して実質的な印加電圧を
低くすることは周知の技術であったことの証拠として，乙８文献及
び乙９文献を提出する。
しかしながら，乙８文献は，静電気を逃すための保護回路が使用
されていない。乙８文献に記載された発明（以下「乙８発明」とい
う。）は，特許請求の範囲に，「前記列電極線及び行電極線を該基
板上に構成する工程においては，該電極線はすべて該基板周辺で短
絡接続されており，該基板の完成時に，上記列電極線及び行電極線
を個々に切りはなす事を特徴とする」と説明されているように，製
造工程においてのみ，列電極線・行電極線を基板周辺で繋いでおい
て製造工程における静電気の分散を行うが，完成時には，その繋い
だ線を全て切り離してしまう，というものである。このように，乙
ており，製品完成後の静電気対策のことは一切考慮されていない。
このように，乙８発明は，製品完成後も保護回路を通じた静電気
の分散を行って画素ＴＦＴを静電気から保護する本件発明とは，そ
の構成も作用効果も全く異なる。したがって，乙８文献の開示は，
本件発明の参考となるものではない。
乙９文献は，発明の名称を「液晶表示素子用電極板の配向処理方
法」というものであり，液晶を基板上にラビング法で配向処理（液
晶の配向方向をそろえる処理）を行う際に，電極間を短絡してラビ
ング時の静電気による配向膜の絶縁破壊を防止する，というもので
ある。本件発明との共通点は，「液晶表示装置」についての「静電
気防止」という点のみであり，その他は全く異なる。乙９文献は，
保護回路を使用した静電気防止のための構成ではないし，保護の対
象も全く異なる。
（ｈ）被告は，乙２文献においては，Ｘラインから配線Ａへ流れるし
きい値電圧と配線Ａから他のＸラインへ流れるしきい値電圧とは同
じであるから，乙２文献の配線Ａから他のＸラインへ流れるしきい
値電圧は，本件発明の逆方向しきい値電圧より小さい旨主張するが，
乙２文献の保護回路は，順方向接続と逆方向接続のトランジスタを
れるしきい値電圧は，順方向しきい値電圧に逆方向しきい値電圧を
加えたものとなり，本件発明の場合の逆方向しきい値電圧（構成要
件Ｅの接続のみの保護回路の場合）と比べ，明らかに大きい値とな
る。
また，被告は上記結論の前提として，乙２文献の保護回路のしき
い値電圧は，ＴＦＴの動作電圧よりも高く，ＴＦＴの破壊電圧より
も低いことは自明であり，また，本件発明の順方向しきい値電圧も，
これと同程度であると説明しているが，この前提も誤りである。本
件発明の保護回路の動作電圧は，順方向しきい値電圧であって，こ
れは画素ＴＦＴと同程度にすることが可能であるが，乙２文献の保
護回路のしきい値電圧は，順方向しきい値に逆方向しきい値電圧を
加えたものであって，画素ＴＦＴと同程度に低い電圧とすることが
できないからである（逆方向しきい値電圧は，画素ＴＦＴの動作電
圧より相当に高い。）。
ｂ 相違点２について
（ａ）被告の主張は，静電気を逃がす先がアースか共通浮遊電極かは，
実質的な相違ではないか，又は設計変更にすぎないことを前提とし
ているが，前記のとおり，この前提が間違っている。
（ｂ）被告は，①本件明細書の特許請求の範囲には，順方向しきい値
電圧及び逆方向しきい値電圧の数値に関する規定はなく，②本件明
細書には，しきい値電圧を考慮すると，付加ゲート電極及び第２主
電極は共通浮遊電極に接続することが好ましいとしか記載されてお
らず，付加ゲート電極及び第２主電極を外部取り出し端子に接続す
ることにより，２端子薄膜半導体素子の導通電圧を，画素ＴＦＴの
動作電圧と同程度にまで低下させることができ，ＴＦＴの保護の面
でメリットがあるとは記載されていない，③第１主電極を共通浮遊
電極に接続することにより，２端子薄膜半導体素子の動作電圧を，
画素ＴＦＴの動作電圧まで低下させても問題は生じないことも記載
されていない，したがって，原告の主張は明細書の記載に基づかず，
失当であると主張する。
しかしながら，上記の被告の①ないし③の主張は，以下のとおり，
いずれも本件明細書の誤った解釈に基づくものである。
ⅰ 上記①の点について
しきい値電圧の数値に関する規定がなくとも，「付加ゲート電
極及び第２主電極は外部取り出し端子に，第１主電極は共通浮遊
電極に接続」した場合と，「ゲートバスラインの外部取り出し端
子がソース電極（第１主電極に相当）に接続され，ゲート電極
（付加ゲート電極に相当）とドレイン電極（第２主電極に相当）
とが接続」した場合を比較すると，前者は後者に比べて，より低
い電圧の静電気を外部取り出し端子側から共通浮遊電極側へ流し
やすいことは，当業者ならば容易に理解し得ることである。
ⅱ 上記②の点について
本件明細書には，構成要件Ｅの接続による作用効果の明示的な
記載はなくとも，上記の作用効果は，本件明細書に接した当業者
であれば容易に理解し得る作用効果であり，明細書に記載されて
いるのも同然と理解する事項である。
ⅲ 上記③の点について
「第１主電極を共通浮遊電極に接続することにより，２端子薄
膜半導体素子の動作電圧を，画素ＴＦＴの動作電圧まで低下させ
ても問題は生じないこと」も，本件明細書に明示的には記載され
ていないが，当業者であれば，保護回路の接続先の共通浮遊電極
を接地せず「浮遊電極」としておけば，この作用効果が生じるこ
とは容易に理解できる。
（ｃ）被告は，「本件明細書には，２端子素子を，画素ＴＦＴの動作
電圧とほぼ同じ電圧で電流が流れるようにすること」や，「当初共
通浮遊電極に電流が流れるが，共通浮遊電極の電位が上昇して電流
を流さない方向に自動的に変化すること」などは記載されておらず，
むしろ，「画素ＴＦＴの動作電圧の数倍の逆方向しきい値電圧以上
とならなければ，２端子素子からの放電が開始しない接続態様であ
る，付加ゲート電極と第２主電極とを短絡した上で，第２主電極を
共通浮遊電極に接続する態様を推奨している」とも主張する。
しかしながら，以下のとおり，被告の上記主張も，本件明細書の
理解不足によるものである。
すなわち，本件明細書には，実施例に開示された２端子素子を接
続する方向についての限定はないが，本件明細書には「第４図は第
絡した例で，第２主電極１０６に電圧が印加されたときＴＦＴのＶ
とほぼ同じ値で電流が流れる。」との記載があり，この記載に
ＴＨ
接した当業者であれば，第４図や第６図，第７図（ａ）の２端子素
子を，第２主電極･付加ゲート電極側を外部取り出し端子側に，第
ぼ同じ電圧で電流が流れる」２端子素子となることは容易に理解で
きる。
また，「当初共通浮遊電極に電流が流れるが，共通浮遊電極の電
位が上昇して電流を流さない方向に自動的に変化すること」につい
ては，接地されていない共通浮遊電極に静電気を流し続ければ，当
然そのようになることは当業者ならば容易に理解し得ることであり，
これも，明示的な記載はなくとも，本件明細書に記載されているの
と同然であると理解する事項である。
また，「付加ゲート電極と第２主電極とを短絡した上で，第２主
電極を共通浮遊電極に接続する態様を推奨している」という点につ
いては，第２図及び第４図という実施例について，「好ましい」あ
るいは「望ましい」と説明されているものにすぎず，それぞれ実施
例の１態様にすぎないのであって，これらの記載により明細書に開
示された事項の範囲が制限されるものではない。
（ｄ）また，被告は，乙１文献においては，第３図に２個の保護用Ｔ
ＦＴを順方向接続することが示されており，「この様に保護用トラ
ンジスタの接続段数は必要に応じて増減すれば良い。」との記載は，
保護用ＴＦＴを１個だけ順方向接続することを示唆するものであり，
乙５文献に具体的に保護用ＴＦＴを１個だけ順方向に接続すること
が示されていることを考慮すれば，乙１発明において，保護トラン
ジスタを順方向接続とし，かつ，１個のみとすることに何の困難性
もないと主張する。
しかしながら，乙１文献の第３図の保護回路は，その接続先がア
ースであるところ，保護回路の接続先を接地端子とすると，保護回
路の動作電圧を低くした場合，画素ＴＦＴの制御が不十分になり，
画像表示装置としての機能に支障をきたす可能性がある。したがっ
て，上記の第３図に示された回路において，順方向接続の保護トラ
ンジスタを１個のみとした場合，要素トランジスタＴｒ の駆動が
阻害されるおそれや，保護トランジスタＴｒ からアースに駆動信
号が漏れ出して消費電力も増加するおそれがある。乙１文献に接し
た当業者ならば，このことは容易に理解できるのであるから，「こ
の様に保護用トランジスタの接続段数は必要に応じて増減すれば良
い。」との記載に接しても，これが保護用ＴＦＴを１個だけ順方向
接続することを示唆するとは理解しない。乙１文献にも，「第４図
の特性例を考慮すると，保護トランジスタを３段にすれば，Ｔｒ１
を十分に飽和電流まで駆動でき，且つ，飽和電流を与えるゲート電
圧以上ではゲート回路の入力インピダンスは急激に減少する。」
（２頁右下欄６行ないし１０行）との記載があり，Ｔｒ の十分な
駆動のためには３段のトランジスタが必要であることが明記されて
いる。
これに対して，本件発明では，保護回路の接続先がアースされて
いない共通浮遊電極であるため，保護回路の動作電圧を低くするこ
とが可能なのである。
したがって，当業者であれば，乙１文献の接地された保護回路に
おいて，保護回路のトランジスタを順方向接続の１段のみにするこ
となど，通常は考えもしないのである。
（ｅ）さらに，被告は，乙５文献には，具体的に保護用ＴＦＴを１個
だけ順方向に接続することが示されていることを考慮すれば，乙１
発明において，保護トランジスタを順方向接続１個のみとすること
に困難性はないと主張するが，以下に説明するように，乙１文献及
び乙５文献には，共通浮遊電極については記載も示唆もされていな
いので，乙５文献の保護回路の構成を乙１発明に適用しても，本件
発明を想到することはできない。
乙５文献の請求項１は，半導体装置保護回路についての物の請求
項であるが，その中に，「一定電位に固定される共通配線と上記各
直列回路の各入出力端子との間に，・・・設けたことを特徴とす
る」という構成要件が含まれている。つまり，乙５文献の保護回路
は，「一定電位に固定される共通配線」と，「各入出力端子」の間
に設けられる。
被告は，乙５文献の第５図及び第２１図について，「ＴＦＴを静
電気から保護するために，保護用ＴＦＴを１個だけ順方向に接続す
ることが示されている」と評価しているが，上記の第５図及び第２
であり共通浮遊電極となっていない。また，乙１文献においても，
保護回路は接地されており，共通浮遊電極ではない。したがって，
乙１文献の保護回路と乙５文献の第２１図を組み合わせても，本件
発明を想到できないのである。
（ｆ）被告は，「本件発明は，乙１文献と比較して，２端子素子の導
通電圧を画素ＴＦＴの動作電圧まで低下させることで，より有効に
静電破壊を防止する」との作用効果は，駆動信号を印加した当初の
ごく短時間は奏することができるが，通常使用状態になって以降に
は奏することができない旨主張する。
しかしながら，以下のとおり，被告の上記主張は誤りである。
まず，本件明細書の〔従来技術〕に説明されているように，静電
気による破壊は，主に製造工程において大きな問題となる。製造工
程においては，外部取り出し端子に駆動電圧はかかっていないから，
被告が仮定する「外部取り出し端子に３Ｖｔｈ以上の電圧がかから
なければ保護回路が作動しない」状態は生じない。この状態では，
乙１文献の保護回路に比べて，本件発明の保護回路ははるかに低い
電圧から静電気を逃がすことができるのであり，静電気保護機能が
高いのである。
また，画素ＴＦＴに駆動電圧が掛けられている通常の使用状態の
ものでも，本件発明の構成により，より低い電圧から静電気に対す
る保護機能が働く，という作用効果は存在している。
すなわち，駆動電圧を３Ｖｔｈとするというのは被告の仮定であ
り，実際の画素ＴＦＴ装置における駆動電圧は，画素ＴＦＴの動作
電圧以上の適宜な電圧に設定されるので，以下，その設定した駆動
電圧をＶｇとすると，乙１文献の保護回路においては，保護回路の
しきい値電圧が３Ｖｔｈであると，駆動電圧Ｖｇをいかなる電圧に
設定しても，外部取り出し端子に３Ｖｔｈより高い電圧がかからな
ければ保護回路は作動しないが，一方，本件発明の構成においては，
駆動電圧をＶｇとすると，画素ＴＦＴの動作中は共通浮遊電極の電
位はＶｇ−Ｖｔｈにおいて安定し，通常の動作状態ではそれ以上駆
動電流が共通浮遊電極に流出しないが，その状態で外部取り出し端
子に電圧がＶｇ以上の静電気が加われば，保護回路は直ちに作動し
て静電気を共通浮遊電極に逃し，Ｖｇを３Ｖｔｈより低い電圧に設
定すれば，３Ｖｔｈより低い電圧に対しても保護回路が作動するこ
とになる。つまり，本件発明の構成においては，Ｖｇの設定によっ
て，より低い電圧でも保護回路が作動可能なように，装置を設計で
きるのである。
このように，本件発明の保護回路は，画素ＴＦＴの駆動中であっ
ても，駆動電圧Ｖｇの設定によって３Ｖｔｈより低い電圧に対して
も作動する設計が可能であり，乙１文献のしきい値電圧が３Ｖｔｈ
の保護回路と比較して，「より低い電圧から静電気に対する保護機
能が働くような設計が可能」という作用効果を奏しているのである。
（ｇ）被告は，ＴＦＴのしきい値電圧は，チャンネル長，チャンネル
幅及びオフセット領域などを設定することにより，しきい値電圧を
調整できることを理由に，接地されている乙１文献の保護回路を順
方向接続にすることも，適宜なしきい値電圧さえ設定すれば可能で
あると主張する。
しかしながら，ＴＦＴは，順方向接続と逆方向接続で，しきい値
電圧が全く異なることは技術常識である。チャンネル長やチャンネ
ル幅によって若干のＶｔｈの調整は可能であっても，順方向接続と
逆方向接続では，明らかにしきい値電圧が異なり，当業者であれば，
乙１文献のように接地された保護回路について，しきい値電圧が低
くなる順方向接続を使用しようとは，通常は考えないのである。被
告の議論は，順方向接続と逆方向接続のしきい値電圧の相違という
技術常識を無視したものである。
ｃ 相違点３について
この相違点について，被告は，乙１文献に「保護トランジスタの作
成は各要素トランジスタの製作工程と全く同じ工程で同時に可能であ
り」という記載があることから，同時形成は当業者が当然に採用する
技術的手段にすぎないと主張する。
しかしながら，被告の上記主張は，乙１発明では共通浮遊電極はな
いから，その形成方法も記載されていないという相違点についての反
論となっていない。
また，被告が引用している，乙４文献の「工程数の増加は必然的に
コストの上昇と歩留まりの低下に反映するので工程数の増加を防ぎつ
つ保護ダイオードを内蔵させたＭＯＳトランジスタを得ることは極め
て重要である。」という記載は，工程数は減らしたほうが良いという
ごく一般的なことを述べているにすぎず，乙４文献には結局，「共通
浮遊電極と外部取り出し端子やゲート，ソース，ドレインの同時形
成」について，記載も示唆もされていない。
イ 乙３文献を主引用例とした場合の進歩性
（ア）乙３発明と本件発明との相違点は，被告の主張のとおりである。
（イ）本件発明の特徴からの検討
前記ア（イ）ａで主張した本件発明の各特徴の点から，本件発明と乙
ａ 特徴①について
乙３文献には，絶縁基板上に内部ＴＦＴ（画素ＴＦＴ）が記載され，
これを保護するためのＴＦＴからなる保護回路が記載されているが，
これらのＴＦＴの構造や製造工程，ＶＤＤやＶＳＳの配線の製造工程
が記載されていない。
保護回路を構成するＴＦＴと内部ＴＦＴとを同時に製造するという
本件発明の技術的思想は，乙３文献に記載も示唆もされていない。
ｂ 特徴②について
乙３文献の第１図，第２図，又は第４図においては，入力端子とＶ
ＳＳラインとの間に挿入される保護回路は，逆方向に直列接続する２
つの保護用ＴＦＴ，又はゲートがＶＳＳラインに接続する１つの保護
用ＴＦＴから構成されている。したがって，入力配線からＶＳＳライ
ンへと静電気による電流が流れるためには，入力配線とＶＳＳライン
間の電圧が，１つの保護用ＴＦＴの順方向しきい値電圧と他の１つの
保護用ＴＦＴのソース・ドレイン間の逆方向しきい値電圧（ブレイク
ダウン電圧），又は，１つの保護用ＴＦＴのソース・ドレイン間の逆
方向しきい値電圧（ブレイクダウン電圧）を超えなければならない。
一般的にトランジスタのソース・ドレイン間の逆方向しきい値電圧は，
順方向しきい値電圧よりもはるかに高いため，乙３文献に開示された
保護回路では，本件発明の「薄膜トランジスタの動作電圧とほぼ同じ
電圧で２端子薄膜半導体素子が動作する保護回路」と比べて，はるか
に高い電圧の静電気に対してしか作動せず，薄膜トランジスタ（画素
ＴＦＴ）の保護機能において劣っている。
さらに，乙３文献には，「ＴＦＴＬＳＩが通常動作する電圧範囲で
は，第１図においてＴ とＴ が常にＯＦＦとなるため，本発明によ
る保護回路を通して無駄な電流が流れることはなく，入力信号も初期
の信号レベルでＬＳＩ内部回路に伝達出来る。」（２頁右上欄９行な
いし１３行）と記載されており，少なくとも保護回路を構成するＴＦ
Ｔ（Ｔ ）及びＴＦＴ（Ｔ ）のしきい値電圧は，内部ＴＦＴ（Ｔ
）のしきい値電圧よりも高い。この記載に接した当業者であれば，
内部ＴＦＴと保護用ＴＦＴとは電気特性を異にするものと推考すると
思われる。これに対して，本件発明の保護回路は，構成要件Ｅの接続
態様を備えた２端子素子であり，内部薄膜トランジスタ（画素ＴＦ
Ｔ）の動作電圧（しきい値電圧）とほぼ同じ低い電圧から静電気を放
電するので，外部取り出し端子の電位上昇を効果的に抑えることがで
きる。乙３文献には，このような保護回路の接続態様が記載も示唆も
されていない。
ｃ 特徴③について
乙３文献の第１図，第２図及び第４図のいずれの実施例においても，
入力配線に印加された静電気は，保護回路を通してＶＳＳ又はＶＤＤ
ラインの電位を有する配線に放電される。ＶＳＳラインやＶＤＤライ
ンは，定電位を保持するから，静電気が放電されてもその配線の電位
は上昇しない。したがって，乙３文献の保護回路では，１つの入力配
線に印加された静電気を他の入力配線に分割して放電することがない。
なお，乙３文献には，「一方ＴＦＴＬＳＩでは，前記単結晶シリコ
ンに相当する導電性の基板がないため，組立工程での静電気破壊には
特に弱い。第１図に示す本発明による保護回路では，各入力端子がＴ
ＦＴを介してＶ ライン乃至Ｖ ラインに接続されているため，基
SS DD
本的にＴＦＴＬＳＩの総ての端子がいくつかのＰＮ接合を介して接続
されることになる。」（２頁左下欄６行ないし１３行）という趣旨が
記載されている。ＰＮ接合とは，半導体に形成されるＰ型領域とＮ型
領域が接する接合をいう。ここで，「基本的にＴＦＴＬＳＩの総ての
端子が」と記載されているから，入力配線やＶＳＳライン，ＶＤＤラ
イン及び内部ＴＦＴ（Ｔ ）を含むすべての端子をいうものと考えら
れるが，第１図にはＰＮ接合が形成される場所が明示されていないの
で，どのような経路ですべての端子がＰＮ接合を介して接続するもの
なのか不明である。したがって，その後段の「従っていずれかの端子
（に，）静電気が印加しても，ＰＮ接合乃至ソース・ドレインのブレ
イクダウンにより，ＴＦＴＬＳＩ回路全体に静電気が伝わり，ＴＦＴ
ＬＳＩの各部分の間の電位差はあまり大きくならないため，静電気に
よる破壊に対して強くなる。」（２頁左下欄１３行ないし１８行）に
記載される具体的な接続経路を理解することができない。そして，乙
から印加した静電気を，ＯＦＦしたＴＦＴのソース・ドレイン間のブ
レイクダウン乃至ＰＮ接合の逆方向ブレイクダウンにより，配線容量
の大きな電源ライン（Ｖ ，Ｖ ）に逃がすことを特徴としている」
SS DD
（３頁左上欄１３行ないし１８行）と記載されるように，乙３発明は，
静電気を電源ラインに逃がすことを特徴とする発明であり，乙３文献
には，入力配線に印加された静電気を他の入力ラインに分散させると
いう技術的思想は記載されていない。
仮に，上記引用箇所について，ＰＮ接合の説明が不明瞭であるとい
う点はさておき，乙３文献に，「組立工程時において，ソース・ドレ
インのブレイクダウンを介して入力配線とＶ ラインやＶ ライン
SS DD
に静電気が伝わり，入力配線とＶ ラインやＶ ラインの電位差が
SS DD
あまり大きくならない」ということが開示されていると解したとして
も，乙３文献の第１図，第２図及び第４図に開示された保護回路は，
本件発明の２端子素子の保護回路と比較して相当に高い電圧がかから
なければ作動しないため，静電気の分割がより困難な構成となってい
ることから，乙３文献には，本件発明の基本的な発明思想である「他
の外部取り出し端子への静電気の分散」という構成が記載又は示唆さ
れているとはいえない。
（ウ）乙３文献と乙１文献の組合せについて
乙１文献及び乙３文献のいずれにも，保護トランジスタのソース電極
（又はドレイン電極）とゲート電極を入力端子側に接続し，ドレイン電
極（又はソース電極）を静電気を逃がす側のラインに接続して，入力端
子から低電圧で静電気を逃がす保護回路の接続態様は記載されていない。
また，乙３文献に記載される保護回路では，製造時においてＶＳＳラ
インやＶＤＤラインがフローティングとなるとしても，製造後はＶＳＳ
ラインやＶＤＤラインが電源などの固定電圧端子に接続される。仮に，
乙３文献の第４図に記載されるＴＦＴＬＳＩに乙１文献の同時形成の技
術的思想を適用し，かつ，保護用ＴＦＴのゲートを入力配線側に接続す
るとすれば，通常，保護用ＴＦＴと内部ＴＦＴ（画素ＴＦＴ）のしきい
値電圧は同様の特性となるから，入力配線に与えられる駆動信号は，保
護用ＴＦＴからＶＳＳラインに漏れ出し，内部ＴＦＴに印加される駆動
信号が減衰して正常に駆動しなくなるおそれがある。このことは，本件
出願当時の当業者であれば容易に理解できる技術的事項であり，乙３文
献の第４図に記載される回路に乙１文献の同時形成の技術的思想を適用
する際の阻害要因となるから，これらの公知例から本件発明の構成要件
の接続態様を当業者が容易に想到できるものではない。
E
さらに，乙３文献に記載されるＶＳＳラインやＶＤＤラインは，回路
構成であり，具体的な物理的構造が記載されておらず，また，乙１文献
のアースに接続する配線も，具体的な構造や製造方法が示されていない
から，保護トランジスタ及び内部トランジスタ以外の構成について，内
部トランジスタの形成と同時に形成することがいずれの刊行物において
も記載されていない。
したがって，２端子薄膜半導体素子以外の保護回路の構成である共通
浮遊電極を内部トランジスタ（画素ＴＦＴ等）と同時に形成することを，
当業者が容易に想到することはできない。
（エ）乙１文献，乙２文献及び乙３文献の組合せについて
乙１発明及び乙３発明においては，保護回路から静電気を逃すライン
が接地端子（アース端子）や電源装置に接続されているため，保護回路
トランジスタのゲートを入力端子側に接続すると駆動時の駆動信号が保
護回路から漏れ出し，駆動信号が減衰して画素ＴＦＴの正常な駆動が阻
害されるおそれがある。
乙２文献の配線Ａについては，「組立工程では」フローティングとな
ることが記載されてはいるが（組立後は接地端子に繋ぐことが推奨され
ている。），乙２文献の保護回路は逆方向接続する２つのＭＯＳ型トラ
ンジスタが直列接続する構成であるから，入力配線の静電気が，ソース
・ドレイン間の逆方向しきい値電圧（ブレイクダウン電圧）と順方向し
きい値電圧の合計の２倍を超える電圧でなければ，配線Ａを通じて他の
外部取り出し端子に静電気が分割されない。
結局，乙１ないし乙３文献のいずれにも，保護回路トランジスタのソ
ース電極（又はドレイン電極）とゲート電極を入力端子側に接続し，ド
レイン電極（又はソース電極）を他の端子に接続して，入力端子から他
の端子に低電圧で静電気を逃がす技術的思想が記載も示唆もされていな
いから，当業者といえども本件発明を容易に想到できるとはいえない。
さらに，乙３文献に記載されるＶＳＳラインやＶＤＤライン，乙２文
献に記載される配線Ａは，いずれも回路構成であり，具体的な物理的構
造が記載されておらず，また，乙１文献のアースに接続する配線も，具
体的な構造や製造方法が示されていないから，保護回路トランジスタ及
び薄膜トランジスタ（画素ＴＦＴ等）以外の構成について，薄膜トラン
ジスタ（画素ＴＦＴ等）の形成と同時に形成することがいずれの刊行物
においても記載されていない。
したがって，前記(ウ)と同様に，共通浮遊電極を薄膜トランジスタ
（画素ＴＦＴ等）の構成要素のいずれかと同時に形成することを，当業
者が容易に想到することはできない。
（８）争点（２）ウ（旧特許法３６条５項２号違反の有無）について
（被告）
本件発明は，以下のとおり，旧特許法３６条５項２号に違反しており，本
件訂正は，独立特許要件を満たさないものとして，同法１２６条３項に違反
し，したがって，本件特許は，同法１２３条１項７号に該当し，無効とされ
るべきである。
ア 本件発明がＴＦＴ装置を実施できない発明を含んでいること
（ア）以下においては，ＴＦＴのしきい値電圧をＶｔｈ，破壊電圧をＶｂ
ｄ，２端子素子の順方向しきい値電圧をＶｆ，逆方向しきい値電圧をＶ
ｂと表記する。なお，議論を簡単にするために，共通浮遊電極の容量に
ついては考慮しないことにする。
本件明細書（甲１０添付）には，「２端子素子は，それ故ＴＦＴ装置
の動作電圧より高く，破壊電圧より低い電圧で電流が流れる様，寸法，
構造が選ばれている。」と記載されているところ，この記載は，本件出
願当時の当業者の技術常識である，「保護用ＴＦＴの動作電圧は，画素
用ＴＦＴの動作に影響を与えないようにするために，画素用ＴＦＴの動
作電圧より高く，破壊電圧より低い電圧，すなわち，画素用ＴＦＴの動
作電圧の数倍程度としていた」ことを考慮すれば，外部取り出し端子か
ら共通浮遊電極に電流が流れるときの電圧を規定したものと解するのが
相当である。
そこで，本件出願当時の当業者の技術常識に従い，Ｖｔｈ＜Ｖｆ＜Ｖ
ｂｄとした場合について検討する。
本件訂正後の発明では，特許請求の範囲にＶｆ及びＶｂについての規
定はないから，Ｖｔｈ＜Ｖｆ＜Ｖｂｄとした場合に，ＶｂはＶｆよりも
高いということしか特定のしようがない。そうすると，逆方向電圧は，
Ｖｂｄと同程度のものを含むということになる。
ところで，ある外部取り出し端子に静電気電圧Ｖ（＞Ｖｆ）が印加さ
れたとき，そのラインにある２端子素子はオンとなり，共通浮遊電極へ
電流が流れてその電圧は（Ｖ−Ｖｆ）となる。
この電圧値はＶが大きくなるに従って大きくなり，やがて（Ｖ−Ｖ
ｆ）がＶｂを超えると，他のラインにある複数の２端子素子がオンし，
共通浮遊電極から他の外部取り出し端子に電流が流れる。
つまり，共通浮遊電極の電圧値（Ｖ−Ｖｆ）は，Ｖが大きくなるに従
ってＶｂまでは大きくなるが，それ以上になると，静電気が他のライン
にある２端子素子を通じて他のラインに流れるから，それ以降は，静電
気が漏れない限りＶｂのままである。
ここで，あるライン上で静電気電圧ＶがＴＦＴの破壊電圧Ｖｂｄにま
で上昇したと仮定する。
そのラインの２端子素子は当然オンとなり，静電気は，外部取り出し
端子から２端子素子を介して共通浮遊電極に流れ，共通浮遊電極の電圧
は（Ｖｂｄ−Ｖｆ）となる。
本件発明は，ＶｂがＶｂｄと同程度の場合を含むから，その場合には，
（Ｖｂｄ−Ｖｆ）＜Ｖｂｄ≒Ｖｂ
となり，他のラインの２端子素子はオンしないから，静電気は，共通浮
遊電極から他の外部取り出し端子には流れない。
そのラインの静電気電圧ＶがＴＦＴの破壊電圧Ｖｂｄを超えて更に上
昇すると，そのラインの２端子素子はオンし，共通浮遊電極の電圧も，
Ｖｂ≒Ｖｂｄに近くなるまでは更に上昇する。
共通浮遊電極の電圧は静電気が他に流れない限り減少しないから，そ
の電圧がＶｂ≒Ｖｂｄに近い数値になっているとすると，ある外部取り
出し端子に静電気電圧Ｖが印加されたとき，Ｖ＜Ｖｂｄ＋Ｖｆであれば，
そのラインの２端子素子はオンしない。
要するに，ある外部取り出し端子にＴＦＴの破壊電圧Ｖｂｄ以上の静
電気電圧が印加されたのに，２端子素子がオンしない事態が生じ，静電
気は共通浮遊電極に放電されることはなく，ＴＦＴに印加されるのであ
る。このとき，ＴＦＴが破壊されることは自明であるから，ＴＦＴ装置
の保護装置は機能しない。
このように，本件発明は，ＴＦＴ装置を実施できない発明を含んでい
る。
したがって，本件発明の特許請求の範囲は，特許を受けようとする発
明の構成に欠くことがでいない事項のみを記載したものとはいえず，旧
特許法３６条５項２号の規定を満足しない。
（イ）原告は，２端子素子の逆方向しきい値電圧Ｖｂを，ＴＦＴの破壊電
圧Ｖｂｄとほぼ等しくなるような高い水準に設定することなどあり得な
いと主張する。
しかしながら，本件発明の特許請求の範囲には，順方向しきい値電圧，
逆方向しきい値電圧，共通浮遊電極の静電容量などの値が何ら規定され
ていない以上，原告の上記主張は，請求項の記載に基づく主張ではない。
イ 本件発明の特許請求の範囲に「両方向に電流を流しやすい構造」という
発明に必須の構成要件の記載がないこと
本件発明が，原告が主張するとおり，「両方向に電流を流しやすい構
造」の発明を含むものと仮定すると，本件発明の特許請求の範囲には，両
方向に電流を流しやすくするための構造（本件明細書には，その構造とし
て，第１主電極延在部を備えるという構造が開示されている。）が記載さ
れていなければならないが，本件発明の特許請求の範囲には，その記載が
ない。
したがって，本件発明の特許請求の範囲は，特許を受けようとする発明
の構成に欠くことがでいない事項のみを記載したものとはいえず，旧特許
法３６条５項２号の規定を満足しない。
（原告）
ア ＴＦＴが破壊される構成が含まれるという主張について
被告の主張は，ＶｂがＶｂｄと同程度のものも本件発明の範囲に含まれ
ることを前提としている。
しかしながら，本件明細書には，２端子素子の寸法，構造，チャンネル
長，チャンネル幅，オフセットなどにより，２端子素子のＶｔｈを調整す
ることが記載されている。本件明細書に接した当業者であれば，本件発明
の効果が十分発揮されるように，Ｖｔｈを含む２端子素子の電気特性を適
宜調整する必要があることは，回路設計に際して当然に理解することであ
る。その際，２端子素子の逆方向しきい値電圧Ｖｂを，ＴＦＴの破壊電圧
Ｖｂｄとほぼ等しくなるような高い水準に設定することなどあり得ない。
また，本件発明の中心となる技術思想は，外部取り出し端子に印加され
た静電気を，２端子素子を通じて共通浮遊電極へ，更にはもう一度２端子
素子を通じて他の外部取り出し端子に分散することで，静電気の電圧を速
やかに低下させて静電気によるＴＦＴの破壊を防止するということである。
本件発明の構成の２端子素子のみを使用した保護回路においては，静電気
が外部取り出し端子から共通浮遊電極，共通浮遊電極から他の外部取り出
し端子へと分散されるためには，その電圧がＶｆ＋Ｖｂ以上であることが
必要である。逆に言えば，Ｖｆ＋Ｖｂ以上の静電気が印加されると，２端
子素子を通じた静電気の分割が生じ，電圧が速やかに低下するために，こ
れ以上高い電圧がＴＦＴにかかることを防止し得るということである。Ｔ
ＦＴを静電気から保護するための保護回路としての２端子素子は，ＴＦＴ
の動作に支障を与えない範囲でなるべく低い電圧で静電気を分散させるよ
うに設計することは当然のことである。したがって，静電気の分散の生じ
る電圧であるＶｆ＋Ｖｂは，ＴＦＴの動作に支障を与えない範囲でなるべ
く低く設計される。ＶｂがＶｂｄと同程度になるような設計をすると，静
電気の分散が十分に行われず，ＴＦＴが破壊される可能性が高くなってし
まうことは，当業者ならば当然に理解するから，当業者がそのような回路
設計を行うはずがない。本件発明においては，Ｖｂ＋ＶｆがＶｂｄより十
分に低いことは，当然の前提となっているのである。
このように，被告の主張の前提は，誤りであって現実的とはいえない。
イ 本件発明の特許請求の範囲に「両方向に電流を流しやすい構造」という
発明に必須の構成要件の記載がないという主張について
原告は，本件発明の請求の範囲に，「両方向に電流を流しやすい構造」
をも包含すると主張だけであり，「両方向に電流を流しやすい構造」が発
明に必須の要素であると主張するものではない。
（９）争点（３）（被告の不当利得の額）について
（原告）
被告は，大韓民国のサムスングループの日本における拠点として設立され
た会社であり，サムスン製の液晶パネルモジュールは，すべて被告を通じて
同国から日本に輸入され，販売されている。
平成１１年から平成１６年９月２６日（本件特許満了日）までに，被告が
日本国内で販売したサムスン製液晶パネルモジュールの売上額は，以下のよ
うに推定される。
すなわち，公表されている被告の総売上高（全商品）を上記期間につき合
計すると４兆３０１３億円（平成１６年は日割計算）であり，被告の売上げ
のうち，液晶パネルモジュールの占める割合は平均して８％（３４４１億
円）を下回らないと推定される。
この金額に通常の実施料率として３ を乗ずると，実施料相当額としての
%
不当利得額は，１０３億円を下回らない。原告は，本訴において，その一部
である３０億円の支払を求める。
（被告）
争う。
第３ 当裁判所の判断
本件事案の性質にかんがみ，まず，争点( )イ（進歩性欠如の無効理由の有
無）について判断する。
（１）乙１発明の内容
ア 乙１文献の記載
乙１文献には，以下のとおりの記載がある（乙１）。
（ア）「本発明は半導体装置更に詳しくは薄膜半導体を用いた薄膜トラン
ジスタ（以下ＴＦＴという）に関する。
ＴＦＴは例えばＸ−Ｙマトリックス駆動表示装置あるいは長尺イメー
ジセンサのスイッチ素子としてその実用化が長らく要望されて来た。近
年シランのグロー放電分解その他の方法により製膜される非晶質シリコ
ン（以下ａ・ｓｉという）は，ギャップ中の局在準位密度が小さく，且
つ比較的化学的に安定で，膜質の再現性，均一性が良いことから，例え
ば前記した用途等に用いるＴＦＴ素子用半導体材料として有望視されて
きた。最近ではゲート絶縁膜に窒化シリコン，窒化，酸化シリコン，酸
化シリコン等を用いたａ・Ｓｉ ＴＦＴ素子では，１０Ｖ内外又はそれ
以下のゲート電圧で十分にトランジスタのオン・オフ制御が可能となり，
その工業的応用の可能性が極めて濃厚となって来た。しかしながら，前
記した例えばＸ・Ｙマトリックス表示装置等には数千から数１０万個の
ＴＦＴが集積して使用されねばならず，これら多数の素子のうち１ケで
も動作不良があれば，その装置は使用不能とされざるを得ない宿命を担
っている。
一方これらのＴＦＴではゲート絶縁膜には気相からの堆積薄膜が用い
られる。これらの薄膜には基板上のゴミその他の原因により，平均的堆
積膜厚に比べて薄く電気的耐圧の低い部分が発生しがちである。この最
低のゲート耐圧を有する素子が設計値を満すならば装置は使用に供し得
る。しかし，設計値以上のゲート電圧が静電気その他の理由により印加
された場合，まず最低耐圧を有する素子が破壊され，装置全体が使用不
能となる。
本発明は前記したＴＦＴに於て，ゲート絶縁膜の破壊を防止し得る構
造を容易に実現することを目的とするもので，信号処理用のＴＦＴとゲ
ート保護用のＴＦＴを簡便に一体化した構造を提供するものである。」
（１頁右欄１０行ないし２頁右上欄５行）
（イ）「〔実施例１〕
第１図，第２図，第３図は本発明の半導体装置の第１の実施例の概略
を示す。第１図はその平面図を，第２図は第１図Ⅰ−Ⅰ 線断面図を，
第３図はその等価回路図を示す。本実施例の装置は以下のようにして製
作した。ガラス基板１の一主面上に蒸着されたＣｒ薄膜よりゲート電極
体薄膜６としてａ・Ｓｉ膜を４００ｎｍプラズマＣＶＤ法により連続し
て堆積した。続いてＡｌを約５００ｎｍ蒸着し，ソース又はドレインと
なる電極７，８，９，１０，１１を選択形成した。
第１図，第２図に於てゲート電極２，ソース電極７，ドレイン電極８
にて構成されるＴＦＴがゲートに信号が入力されドレインより出力信号
がとり出される信号処理用の主トランジスタＴｒ である。そしてその
右方の部分が主ゲート電極２上のゲート絶縁膜の破損を防止するために
もうけられた保護用のトランジスタＴｒ ，Ｔｒ である。第３図の回
路図に示すように主トランジスタＴｒ のゲート電極２と保護用トラン
ジスタＴｒ のゲート電極４及びドレイン電極９は接続されている。更
にＴｒ のソース電極１０はＴｒ のドレイン電極となり，このドレイ
ン電極１０とゲート電極３が接続されＴｒ のソース電極１１はアース
されている。」（２頁右上欄７行ないし左下欄１３行）
（ウ）「第４図に保護トランジスタＴｒ のゲート電圧Ｖ 対ドレイン電
流ｉ 特性をｎ−チャンネル飽和ドレイン電流ｉ で規格化して示す。
D DS
図に於いてＶ （＋）側でｉ が急増する電圧を閾値電圧Ｖ とすれば，
G D T
図の特性では３Ｖ 程度のゲート電圧印加により，ｉ はほぼ飽和電流
T D
に達する。保護トランジスタを２段直列接続した第３図の構成では，Ｔ
ｒ のゲートに対する入力端２ａから見た回路のインピーダンスはＶ
＝２Ｖ までは大きいが，Ｖ ＞２Ｖ となると急激に低下し，ゲート
T G T
電極２に過大な電圧が印加されるのを防止することができた。
第４図の特性例を考慮すると，保護トランジスタを３段に接続すれば，
Ｔｒ を十分に飽和電流まで駆動でき，且つ，飽和電流を与えるゲート
電圧以上ではゲート回路の入力インピダンスは急激に減少する。この様
に保護トランジスタの接続段数は必要に応じて増減すれば良い。」（２
頁左下欄１４行ないし右下欄１１行）
（エ）「〔実施例２〕
第５図は本発明の第２の実施例の装置，即ちａ・Ｓｉ ＴＦＴにより
Ｘ・Ｙマトリックス駆動液晶表示装置を製作した例の回路図を示す。図
に於て２１，２２，２３はｎチャンネル動作のみを示す保護トランジス
タ，３１，３２，４１，４２はマトリックスの各要素に配置されたＴＦ
Ｔ，３１ａ，３２ａ，４１ａ，４２ａは液晶を，５１，５２，５３はゲ
ートバスラインを，５５，５６，５７はソースバスラインを，６０は電
源を示す。
本装置のトランジスタアレーは次のようにして製作した。先ずガラス
基板上に透明電導膜（酸化インジューム・錫）を蒸着しこれを所望の絵
素パターンに形成する。次にＭｏを蒸着し，これより各要素トランジス
タのゲート電極及びゲートバスラインを形成した。次にゲート絶縁膜と
して窒化シリコンを，半導体薄膜としてａ・ＳｉをプラズマＣＶＤ法に
より連続してそれぞれ４００ｎｍ及び５００ｎｍ堆積し，その後ａ・Ｓ
ｉ膜を所望部位を除きフォトエッチング法により除去した。更に窒化シ
リコン膜の一部を同じく除去し，コンタクトウインドゥを形成した。そ
の後ソース・ドレイン電極及びゲートバスラインの取出し電極をＡｌ蒸
着膜のパタニングにより形成することにより，保護トランジスタ２１，
されたガラス基板と，対向する透明電極を付着させたガラス基板との間
に液晶を挟持して，マトリックス駆動液晶表示パネルが完成する。
・・・このトランジスタのゲートを第５図に示したように，ドレイン
（第５図の信号バスラインをソース・バスと呼んだので便宜上，このよ
うに定義する。）に接続した形で構成される保護トランジスタ２１，２
ラインに印加された負の電圧は第６図のｎ−チャンネル電導特性により
減衰し，過大負電圧から各要素トランジスタを保護する。
一方ゲートバスに加えられた正電圧が特に高くない場合（０＜Ｖ ＜
G
ートバス５１，５２，５３に加えられたゲート電圧は減衰することなく
各要素トランジスタ（３１，３２，４１，４２等）のゲートに印加され，
各要素トランジスタを十分にオンすることができる。更に過大正電圧が
印加されれば，保護トランジスタ２１，２２，２３のｐ−チャンネル電
導が動き，要素トランジスタのゲート電圧を低下させることができる。
以上説明したように本発明では，保護トランジスタの作製は各要素ト
ランジスタの製作工程と全く同じ工程で同時に可能であり，且つ各要素
トランジスタの過大ゲート電圧が印加されるのを防止できた。こうして
特に工程数を増やすことなく，保護トランジスタをアレー中に作り込む
ことができ，アレーの各要素トランジスタのゲート絶縁膜破損を防止す
ることができ，ＴＦＴを大規模に集積したＴＦＴアレーを歩留り良く製
作することが可能となった。」（２頁右下欄１９行ないし３頁右下欄５
行）
（オ）第１図は，乙１発明の第１実施例（前記（イ）の〔実施例１〕）に
係るＴＦＴの概略平面図であり，ゲート電極４は，ソース又はドレイン
となる電極９，１０と，ゲート電極３は，ソース又はドレインとなる電
極１０，１１と，それぞれ平面的にその両側が重なっていることが示さ
れている。
（カ）第２図は，第１図の断面図であり，保護用トランジスタＴｒ は，
ガラス基板１上に，ゲート電極４，絶縁膜５，半導体薄膜６が連続して
堆積し，半導体薄膜６の上面には，ソース又はドレインとなる電極９，
ート電極３，絶縁膜５，半導体薄膜６が連続して堆積し，半導体薄膜６
の上面には，ソース又はドレインとなる電極１０，１１が設けられ，信
号用トランジスタＴｒ は，ガラス基板１上に，ゲート電極２，絶縁膜
又はドレインとなる電極７，８が設けられて形成されていること，ゲー
ト電極２，３，４はいずれも同一平面上に位置し，ソース電極又はドレ
インとなる電極７，８，９，１０，１１はいずれも同一平面上に位置し
ていることが示されている。
（キ）第３図は，前記(イ)で説明されている第１の実施例の概略回路図で
あるが，保護用トランジスタＴｒ のゲート電極４及びドレイン電極９
は入力端２ａに接続し，保護用トランジスタのソース電極１０は，保護
用のトランジスタＴｒ のドレイン電極９となるとともに，保護用のト
ランジスタＴｒ のゲート電極３と接続し，保護用のトランジスタＴｒ
のソース電極１１は，アースに接続していることが示されている。
（ク）第５図は，前記（ウ）で説明されている実施例２にかかるマトリッ
クス駆動液晶表示装置の概略回路図であるが，ゲートバスライン５１，
マトリックスの各々に信号処理用のＴＦＴ３１，３２，４１，４２が配
置されていること，及び絵素マトリックスの外部には，各々保護トラン
ジスタ２１，２２，２３が配置され，各保護トランジスタは，ソースが
ゲートバスライン５１，５２，５３に接続されると共に，ゲートとドレ
インとが接続されて，アースされていることが示されている。
イ 乙１発明の内容
乙１文献には，前記アのとおりの記載があるところ，乙１発明は，外部
取り出し端子となる入力端２ａを有する薄膜トランジスタを複数個集積化
して形成することにより，例えば，Ｘ−Ｙマトリックス駆動表示装置を構
成することを前提としたものであるから，外部取り出し端子である入力端
ａを複数個有する半導体装置であることは明らかである。
また，第１図の平面図によれば，前記アのとおり，ゲート電極４は，ソ
ース又はドレインとなる電極９，１０と，ゲート電極３は，ソース又はド
レインとなる電極１０，１１と，それぞれ平面的にその両側が重なってい
るから，ゲート電極４は，ソース又はドレインとなる電極９，１０と，ゲ
ート電極３は，ソース又はドレインとなる電極１０，１１と，平面的に重
畳するように設けられているといえる。
したがって，前記アで認定した乙１文献の記載からすると，同文献に記
載された乙１発明は，以下のとおりのものと認められる。
「ガラス基板１の一主面上に，ゲート電極２，絶縁膜５，半導体薄膜６，
ソース電極７及びドレイン電極８から構成された薄膜トランジスタを設け，
外部取り出し端子となる入力端ａを複数個有する薄膜半導体装置において，
同入力端２ａとアースとの間には，半導体薄膜６からなる保護用トランジ
スタＴｒ ，Ｔｒ が接続されており，前記保護用トランジスタＴｒ は，
ガラス基板１上に，ゲート電極４，絶縁膜５，半導体薄膜６が連続して堆
積し，半導体薄膜６の上面には，ソース又はドレインとなる電極９，１０
が設けられて形成され，前記保護用トランジスタＴｒ は，ガラス基板１
上に，ゲート電極３，絶縁膜５，半導体薄膜６が連続して堆積し，半導体
薄膜６の上面には，ソース又はドレインとなる電極１０，１１が設けられ
て形成されており，前記ゲート電極４は，前記ソース又はドレインとなる
電極９，１０と，前記ゲート電極３は，前記ソース又はドレインとなる電
極１０，１１と，それぞれ平面的に重畳するように設けられており，前記
保護用のトランジスタＴｒ の前記ゲート電極４及びドレイン電極９は入
力端２ａに接続し，前記保護用トランジスタのソース電極１０は，前記保
護用のトランジスタＴｒ のドレイン電極となるとともに，前記保護用ト
ランジスタＴｒ ３の前記ゲート電極３と接続し，前記保護用トランジス
タＴｒ のソース電極１１は，前記アースに接続しており，前記ゲート電
極３，４は，前記ゲート電極２と同時に形成されており，前記ゲート電極
形成されており，前記ゲート電極３，４の上方の前記半導体薄膜６は，前
記ゲート電極２の上方の前記半導体薄膜６と同時に形成されている半導体
装置」
（２）本件発明と乙１発明との対比
本件発明は，前記争いのない事実等で判示したとおりであり，これと乙１
発明とを，以下，対比する。
ア まず，前記（１）アで認定した乙１文献の記載からすると，乙１発明の
「ガラス基板１」は本件発明の「絶縁基板」に，乙１発明の「ゲート電極
の「ゲート絶縁膜」に，乙１発明の「ソース電極７」は本件発明の「ソー
ス電極」に，乙１発明の「ドレイン電極８」は本件発明の「ドレイン電
極」に，それぞれ相当することは明らかである。
また，前記（１）アで認定した乙１文献の記載からすると，乙１発明の
「半導体装置」は，薄膜トランジスタで構成されていることが認められる
から，本件発明の「薄膜トランジスタ装置」に相当し，乙１発明の「保護
用トランジスタＴｒ ，Ｔｒ 」は本件発明の「高圧保護用の２端子薄膜
半導体素子」に，乙１発明の保護用トランジスタを構成する「半導体薄膜
を構成する「絶縁膜５」は本件発明の「付加ゲート絶縁膜」に，「ソース
又はドレインとなる電極９，１０，１１」は本件発明の「第１主電極，第
また，前記（１）アで認定した乙１文献の記載から，乙１発明の「アー
ス」は，入力端２ａに印加された過大な静電気等を，保護用トランジスタ
Ｔｒ ，Ｔｒ を通じて，外部に逃がすためのものであることが認められ
る。
イ したがって，本件発明と乙１発明とは，「絶縁基板上に少なくともゲー
ト電極，ゲート絶縁膜，半導体薄膜，ソース電極，ドレイン電極からなる
薄膜トランジスタを搭載し，外部取り出し端子を複数個有する薄膜トラン
ジスタ装置において，前記外部取り出し端子と，静電気等を外部に逃がす
ための端子ないし電極との間には，少なくともその１箇所が，付加薄膜半
導体からなる高圧保護用の２端子薄膜半導体素子に接続されており，前記
を介して設けられた付加ゲート電極と，前記付加ゲート電極とは反対側の
前記付加薄膜半導体の表面に設けられた第１主電極及び第２主電極を有し，
前記絶縁基板上に形成されており，前記付加ゲート電極は，前記第１主電
極及び第２主電極と平面的に重畳するように設けられており，前記付加ゲ
ート電極は前記ゲート電極と同時に形成されており，前記付加ゲート絶縁
膜は前記ゲート絶縁膜と同時に形成されており，前記付加薄膜半導体は前
記半導体薄膜と同時に形成されていることを特徴とする薄膜トランジスタ
装置」である点で共通し，以下の点で相違する。
（ア）相違点１
り出し端子とこれに近接して設けられた共通浮遊電極であるのに対し，
乙１発明では，外部取り出し端子と接地端子である点
（イ）相違点２
本件発明では，「前記付加ゲート電極及び前記第２主電極は前記外部
取り出し端子に接続し，前記第１主電極は前記共通浮遊電極に接続し
て」いるのに対し，乙１発明では，「保護用のトランジスタＴｒ の前
記ゲート電極４及びドレイン電極９は入力端２ａに接続し，前記保護用
トランジスタのソース電極１０は，前記保護用のトランジスタＴｒ の
ドレイン電極９となるとともに，前記保護用トランジスタＴｒ の前記
ゲート電極３と接続し，前記保護用トランジスタＴｒ のソース電極１
換言すれば，本件発明においては，外部取り出し端子と共通浮遊電極
の間には，２端子薄膜半導体素子が，順方向接続態様で１個接続されて
いるのに対し，乙１発明においては，入力端子２ａ（外部取り出し端
子）とアースとの間には，Ｔｒ ，Ｔｒ （２端子薄膜半導体素子）が，
順方向接続態様で直列に２個接続されている点
（ウ）相違点３
本件発明では，「前記共通浮遊電極は，前記外部取り出し端子と同時
に，または前記ゲート電極または前記ソース電極及び前記ドレイン電極
と同時に形成されて」いるのに対し，乙１発明では，共通浮遊電極が存
在しないから，その形成方法も開示されていない点
（３）相違点の検討
ア 乙２文献の記載
乙２文献には，以下のとおりの記載がある（乙２）。
（ア）「ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒｓ）などで構成されるアクテ
イブマトリツクスにおいて，該マトリツクスの周辺領域で，前記マトリ
ツクスを構成する各Ｘラインが直列に接続された２個のＭＯＳ型トラン
ジスタを介して一つの配線に接続され，前記２個のＭＯＳ型トランジス
タは，前記Ｘラインに近い方のＭＯＳ型トランジスタのゲートは該ＭＯ
Ｓ型トランジスタが接続されるべき前記Ｘラインに接続され，前記直列
に接続された２個のＭＯＳ型トランジスタのうち，前記Ｘラインより遠
い方のＭＯＳ型トランジスタのゲートは，前記一つの配線に接続され，
前記マトリツクスを構成すると各Ｙラインが直列に接続された２個のＭ
ＯＳ型トランジスタを介して前記一つの配線に接続され，前記２個のＭ
ＯＳ型トランジスタのうち，Ｙラインに近い方のＭＯＳ型トランジスタ
のゲートは該ＭＯＳ型トランジスタが接続されるべき前記Ｙラインに接
続され，前記２個のＭＯＳ型トランジスタのうちＹラインに遠い方のＭ
ＯＳ型トランジスタのゲートは，前記一つの配線に接続される保護回路
を持つことを特徴とする半導体装置」（特許請求の範囲①）
（イ）「本発明はＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒｓ）などで構成され
るアクテイブマトリツクス７において，静電気などによる前記マトリツ
クスを構成する素子の破壊を防止するための保護回路に関する。
ＴＦＴは絶縁基板上にトランジスタが形成されるため，静電気やノイ
ズなどによる素子破壊を防止する保護回路を，前記絶縁基板上にモノリ
シックに形成することが困難である。この理由は，ＴＦＴで構成される
回路の端子から静電気などが入った時，電流を吸わすべき共通の基板が
ないことによる。また，単結晶シリコン基板上に形成される通常のＩＣ
やＬＳＩで採用され，技術的に完成度が高く，実績もある保護回路がＴ
ＦＴでは採用出来ないことも理由の１つである。従って本発明の目的は，
絶縁基板上に形成されるＴＦＴなどで構成されるアクテイブマトリツク
ス を ， 静 電 気 な ど に よ る 破 壊 か ら 守 る 保 護 回 路 を 提 供 す る こと で あ
る。」（１頁右欄１１行ないし２頁左上欄９行）
（ウ）「Ｘラインに接続される２個のＭＯＳ型トランジスタのうち，Ｘラ
インに近い方のＭＯＳ型トランジスタ（ＴＸ１１，ＴＸ２１，・・・Ｔ
Ｘｎ１）のゲートは各Ｘラインに接続され，同様にＹラインに接続され
る２個のＭＯＳ型トランジスタのうち，Ｙラインに近い方のＭＯＳ型ト
ランジスタ（ＴＹ１１，ＴＹ２１，・・・ＴＹｍ１）のゲートは各Ｙラ
インに接続されている。一方Ｘライン及びＹラインから遠い方に接続さ
れているＭＯＳ型トランジスタ（ＴＸ１２，・・・ＴＸｎ２，ＴＹ１２，
・・・ＴＹｍ２）のゲートはアクテイブマトリツクスの外側に設けられ
た配線Ａに接続されている。従って本発明による保護回路は，第２図に
示すように配線Ａと，該配線ＡとＸ乃至Ｙラインの間に挿入された２個
のＭＯＳ型トランジスタから成っている。」（２頁左下欄１１行ないし
右下欄５行）
（エ）「第２図のアクテイブマトリツクスが組立工程の途上にある時は，
配線Ａはフローテイングとなっている。従って前記静電気が配線Ａに流
れる割合は，配線Ａのフローテイング電位と該配線の容量によって決ま
る。」（２頁右下欄１６行ないし３頁左上欄１行）
（オ）「配線Ａの容量は大きい方が静電気による破壊防止の効果が大きい。
具体的には配線Ａの配線巾を大きくしたり，第２図に示した配線Ａはア
クテイブマトリツクスの外周１／２に配線されているが，全外周に配線
することなどにより，配線Ａの面積をより大きくするとよい。」（３頁
左欄２行ないし７行）
（カ）「アクテイブマトリツクスが周辺回路などに接続されて組み立てが
完了した時は，配線ＡもＧＮＤ電位に接続するとよい。この場合は静電
気だけでなく，周辺回路を通して入力するサージに対しても本発明の保
護回路は役立つ。」（３頁左上欄７行ないし１２行）
（キ）第２図
第２図は，乙２発明による保護回路を持つアクティブマトリックスを
示した図であり，同アクティブマトリックスの外側に配線Ａがあり，配
線Ａと各Ｘライン及び各Ｙラインとの間に，それぞれ２個のＭＯＳ型ト
ランジスタが接続されている様子が示されている。同図では，上記のＭ
ＯＳ型トランジスタのうち，Ｘラインに接続されるＭＯＳ型トランジス
タは，Ｘラインに近い方のＭＯＳ型トランジスタのゲートが，同トラン
ジスタの１つの電極と短絡してＸラインに接続し，もう一方の電極がＸ
ラインに遠い方のＭＯＳ型トランジスタの電極と直列で接続し，Ｘライ
ンに遠い方のＭＯＳ型トランジスタのゲートが，同トランジスタのもう
一方の電極と短絡して配線Ａに接続しており，Ｙラインに接続している
ＭＯＳ型トランジスタも上記と同様の接続態様となっている。
（ク）第３図
第３図は，第２図のうちの左隅の部分（Ｘライン，Ｙライン，配線Ａ，
アクティブマトリックスを構成するＴＦＴ，Ｘラインと配線Ａに接続し
た２個のＭＯＳ型トランジスタ，Ｙラインと配線Ａに接続した２個のＭ
ＯＳ型トランジスタが記載されている。）を拡大して表示し，Ｘライン
及びＹラインに，抵抗が挿入された図である。
イ 相違点１について
（ア）前記（１）イで判示した乙１発明の内容及び前記（１）アで認定し
た乙１文献の記載からすれば，乙１発明は，ＴＦＴで構成されるマトリ
ックス駆動液晶表示装置において，静電気等により設計値以上の電圧が
印加された場合に，ＴＦＴのゲート絶縁膜の破壊を防ぐために，上記の
構成を採用したことが認められる。
そして，前記アで判示した乙２文献の記載によれば，乙２発明は，絶
縁基板上に形成され，ＴＦＴで構成されるアクティブマトリックスを，
静電気から保護するために，ＸラインないしＹラインに生じた静電気を
同ラインから逃がすための構造として，各ＴＦＴのゲートに接続され，
両端に外部回路と接続するための電極を備えるＸラインないしＹライン
が，前記アクティブマトリックスの周辺領域で，順方向接続態様と逆方
向接続態様で直列に接続された２個のＭＯＳ型トランジスタを介してフ
ローティング電位である１つの共通の配線に接続されるという構造を有
する保護回路を備える発明であると認められる。このように，乙２発明
は，ＴＦＴで構成されるマトリックス駆動液晶表示装置において，絶縁
基板上に形成されるＴＦＴを保護するために，ＸラインないしＹライン
に生じた静電気を保護回路を介して他の電極に逃がすというものであり，
乙１発明とは，技術分野のみならず，技術課題及びそれを解決するため
に保護回路を設けるという手段を採用した点で共通しており，保護回路
の具体的構成が，静電気を逃がす先を，アースとするか，共通浮遊電極
とするかの点及び保護用トランジスタの接続態様の点で相違しているだ
けである。
したがって，乙１発明の，入力端ａ（外部取り出し端子）にゲート電
極とソース電極ないしドレイン電極によって接続された保護用トランジ
スタのもう一方の電極が接続される対象をアースとする構成に換えて，
乙２発明の，上記の接続対象を共通浮遊電極である配線Ａとする構成と
することは，当業者が容易に推考できると解するのが相当である。
（イ）なお，前記ア（カ）のとおり，乙２文献には，「アクティブマトリ
ックスが周辺回路などに接続されて組み立てが完了した時は，配線Ａも
ＧＮＤ電位に接続するとよい。この場合は静電気だけでなく，周辺回路
を通して入力するサージに対しても本発明の保護回路は役立つ。」（３
頁左上欄７行ないし１２行）との記載があるが，前記のとおり，乙２文
献には，現に，配線Ａがフローティングの状態の構成が開示されている
こと，組立てが完了した後に配線Ａの接地を推奨する上記記載も，組立
て完了後の接地を推奨するだけであって，接地を必須の構成とするもの
ではないこと，乙２文献の上記記載は，配線ＡをＧＮＤ電位に接続する
と，組立て途中に発生する静電気だけでなく，組立て完了後に発生する
サージからも，トランジスタを保護することができるという趣旨である
と解されるが，サージからのトランジスタの保護のためには，周辺回路
におけるサージ保護回路を採用するなどの方法により，十分対処できる
のであり，必ずしも，配線ＡをＧＮＤ電位に接続する必要はないこと，
組立て完了後に，保護用トランジスタの一方の接続先として配線ＡをＧ
ＮＤ電位に接続するために要する費用と時間を考慮すると，当業者とし
ては，組立て完了後も，上記接続のための設計変更をせずに，保護用ト
ランジスタの接続先をフローティングの状態のままとすることも十分考
えられるところである。
したがって，乙２文献に上記の記載があっても，当業者であれば，組
立て完了後も，配線Ａを接地せずに，フローティングの状態のままとす
る構成を維持することを，容易に想到できるというべきである。
（ウ）原告は，乙２文献は，組立てが完了した後は，配線Ａを接地するこ
とを推奨していること，乙２文献に開示されている保護回路は，２つの
ＭＯＳ型トランジスタを順方向接続態様と逆方向接続態様で直列に繋い
だものであるが，このような保護回路では，配線Ａから他のＸラインへ
と静電気を分散することは難しいこと，乙２文献は，配線Ａの容量を大
きくすることを推奨していることから，乙１発明及び乙２発明のいずれ
にも，１つの外部取り出し端子に印加された静電気等を他の外部取り出
し端子に放電するという分散放電の技術思想が開示されておらず，した
がって，乙１発明に乙２発明の前記（ア）の構成（接続対象を共通浮遊
電極である配線Ａとする構成）を適用することはできない旨主張する。
この原告主張の要旨は，分散放電の技術思想がない場合は，アースに換
えて共通浮遊電極を設置するという発想が生じないというものであると
解される。
この点，確かに，前記ア（エ）及び同（オ）で判示したとおり，乙２
文献には，「第２図のアクティブマトリックスが組立工程の途上にある
時は，配線Ａはフローティングになっている。従って前記静電気が配線
Ａに流れる割合は，配線Ａのフローティング電位と該配線の容量によっ
て決まる。」，「配線Ａの容量は大きい方が静電気による破壊防止の効
果が大きい。具体的には配線Ａの配線巾を大きくしたり，第２図に示し
た配線Ａはアクテイブマトリックスの外周１／２に配線されているが，
全外周に配線することなどにより，配線Ａの面積をより大きくするとよ
い。」との記載があり，これらの記載によれば，乙２文献に記載された
保護回路において，配線Ａは，静電気等の放出先として設置されたもの
であり，同配線Ａを通じて，ＸラインないしＹラインに生じた静電気等
を他のＸラインないしＹラインに分散することまでも目的として設けら
れたものではないと認められる。
しかしながら，前記（ア）のとおり，乙１発明と乙２発明とは，共に，
ＴＦＴで構成されるマトリックス駆動液晶表示装置において，絶縁基板
上に形成されるＴＦＴを静電気から保護するために，ＴＦＴのゲート配
線と他の端子との間に保護用トランジスタを接続するというものであり，
技術分野及び解決すべき課題が共通している。また，外部取り出し端子
に印加された静電気等を放電する先を共通浮遊電極とするという構成を
採用することにより得られる効果は，その共通浮遊電極から他の外部取
り出し端子に静電気を分散できるということのみではなく，例えば，Ｔ
ＦＴで構成されるアクティブマトリックスの製作途中においては，２端
子薄膜半導体素子（保護用トランジスタ）の一方の電極をアースに接続
せずに，フローティングの状態とすれば，組立作業が容易となり，この
点にも技術上の意義があるものと考えられるところ（なお，前記（イ）
のとおり，乙２文献には，組立て完了後に，保護用トランジスタの接続
先をフローティングの状態の配線からアースに変更することを推奨して
いるが，フローティングの状態のままにすることを禁止しているわけで
はなく，また，サージからのトランジスタの保護のためには，周辺回路
におけるサージ保護回路を採用する等の方法により対処でき，このこと
に，そのような変更のために要する費用，時間等を併せ考慮すると，組
立て完了後も，保護用トランジスタの接続先をフローティングの状態の
まま維持することも十分考えられるというべきである。），乙１文献に
「こうして特に工程数を増やすことなく，保護トランジスタをアレー中
に作り込むことができ，アレーの各要素トランジスタのゲート絶縁膜破
損を防止することができ，ＴＦＴを大規模に集積したＴＦＴアレーを歩
留まり良く製作することが可能となった。」（３頁左下欄２０行ないし
右下欄５行）との記載にあるように，乙１発明は，製作中のトランジス
タの破損防止を目的としているから，当業者にとって，乙１発明のアー
スを，乙２文献で記載されているフローティングの状態である配線Ａと
することの，動機付けが認められるというべきである。
したがって，乙１発明及び乙２発明に，分散放電の技術思想が開示さ
れていないとしても，乙１発明に，ＭＯＳ型トランジスタの接続先を配
線Ａとする乙２発明の構成を適用することの動機付けが認められ，原告
の上記主張は理由がない。
（エ）また，原告は，乙２文献には，１つのＸラインに印加された静電気
を他のＸラインに放電するという本件発明の技術思想が記載されている
とはいえないから，乙１発明に乙２発明に開示された保護回路の構成を
適用しても，両発明には，本件発明の分散放電の技術思想が開示されて
おらず，本件発明を想到することはできないと主張する。
ａ しかしながら，そもそも，本件発明も，外部取り出し端子に印加さ
れた静電気が，２端子素子の保護回路及び共通浮遊電極を通じて，他
の外部取り出し端子へと分割されるという分散放電の技術思想をその
必須の内容とするものではないから，乙２文献が分散放電の技術思想
を開示していないことによって，相違点１についての前記（ア）の判
断が左右されるものではない。
すなわち，特許出願手続，無効審判手続及び審決取消訴訟における
発明の要旨認定は，特許請求の範囲の記載に基づいて行われ，明細書
の発明の詳細な説明の記載や図面が参酌されるのは，特許請求の範囲
の記載の技術的意義が一義的に明確に理解することができないとか，
あるいは，一見してその記載が誤記であることが明細書の発明の詳細
な説明の記載に照らして明らかであるなどの特段の事情がある場合に
限られると解すべきところ（最高裁昭和６２年（行ツ）第３号平成３
年３月８日第二小法廷判決・民集４５巻３号１２３頁参照），侵害訴
訟において特許法１０４条の３第１項に基づく権利行使の制限の主張
が行われた場合の当該特許発明の要旨認定においても，同条項が「特
許無効審判により無効にされるべきものと認められるときは」と規定
されていることに照らし，特許無効審判手続及びその審決取消訴訟に
おける発明の要旨認定の場合と同じ認定手法によるのが相当と認めら
れる。したがって，上記権利行使の制限の主張が行われた場合の発明
の要旨認定は，原則として，特許請求の範囲の記載に基づいて行われ，
明細書の発明の詳細な説明の記載や図面が参酌されるのは，特許請求
の範囲の記載の技術的意義が一義的に明確に理解することができない
とか，あるいは，一見してその記載が誤記であることが明細書の発明
の詳細な説明の記載に照らして明らかであるなどの特段の事情がある
場合に限られると解すべきである。
ところで，本件明細書（甲１０添付）には，発明の詳細な説明の欄
において，「共通浮遊電極を設けた場合には，静電気は２端子素子か
ら共通浮遊電極さらに２端子素子を通して他の複数の端子に放電され
るので，さらに印加電圧を低くすることができる。」，「第６図は，
さらに第５図の例において遮光膜を第１主電極延在部２７として第１
主電極１０６に接続した例で，両方向に電流を流しやすい構造を有し
ている。」との記載があるが，特許請求の範囲の記載は，前記争いの
ない事実等の（１）で認定したとおりであり，同記載によれば，本件
発明においては，２端子薄膜半導体素子の付加ゲート電極及び第２主
電極は外部取り出し端子に接続し，第１主電極は共通浮遊電極に接続
するという順方向接続態様で接続する構成（構成要件Ｅ）であること
が明らかであり，この接続態様によれば，電流は，外部取り出し端子
から２端子薄膜半導体素子を介して共通浮遊電極へ流れる方向には流
れやすいが，共通浮遊電極から２端子薄膜半導体素子を介して他の外
部取り出し端子に流れる方向には流れにくくなっているものと認めら
れる。そうすると，本件特許の特許請求の範囲の記載からみて，分散
放電の技術思想ないしそれを実現する構成は，本件発明の必須の内容
とはされていないというべきである。
したがって，原告の上記主張は理由がない。
ｂ 仮に，原告の主張に係る分散放電を，本件発明の構成でも実現でき
る程度のものと解した場合でも，以下のとおり，原告の上記主張には
理由がない。
（ａ）乙２発明の構成，すなわち，保護用トランジスタであるＭＯＳ型
トランジスタの接続先を共通浮遊電極である配線Ａとする構成を，
乙１発明に適用した構成（２個の保護用トランジスタが順方向接続
態様によって直列に接続し，その接続先を共通浮遊電極とした構
成）でも，入力端ａに生じた静電気等が共通浮遊電極を介して他の
ラインに流れることもあり得るところであり，この構成による分散
放電と本件発明の構成によって実現できる分散放電との差は，程度
の差にすぎないというべきである。
したがって，乙２発明に記載されている，保護用トランジスタの
接続先を共通浮遊電極とするという技術を乙１発明に適用した場合
の構成は，原告の主張に係る分散放電を可能とするという点で，本
件発明の構成と実質的な差異はないというべきであり，原告の上記
主張は理由がない。
（ｂ）また，本件発明は，第１主電極延在部を備える構成とはなってい
ない以上，本件発明が実現し得る分散放電の効果も，分散放電が可
能という程度にすぎず，この程度のものであれば，当業者は，通常，
保護用トランジスタの接続先を共通浮遊電極とする構成を採用する
ことにより，当然に，実現できるものであると予測するものと解さ
れる。
この点，乙８文献にも，「この時列電極線３は基板周辺において，
第２図のＡ，Ｄで示される様に互いに短絡して構成するとともに，
さらに，Ｅ，Ｆ，Ｇ，Ｈで示される様に周辺で行電極線ともコンタ
クトを取り，すべての行電極線と列電極線が同電位となる様にする。
以上の様にマトリックスアレー基板を構成する事により，基板の以
降の工程において，いかなる静電気にさらされても，基板内は常に
同電位に保たれるので，静電気に対し，非常に強くなる。」（２頁
左下欄９行ないし１７行）と記載されており，マトリックスアレー
の製作時に，静電気による絶縁破壊を防止するために，１つの端子
に印加された静電気を他の端子に放電するという分散放電の思想自
体は，本件出願時に公知のものといえる。
このように，本件発明において実現できる程度の分散放電の効果
は，当業者が予測することのできない格別顕著な効果とは認められ
ないから，乙１発明及び乙２発明に，共通浮遊電極を通じて他の外
部取り出し端子に静電気を分散しやすいという分散放電の効果が開
示されていないとしても，そのことのみを理由として，本件発明に
進歩性が認められるものではないと解するのが相当である。
したがって，原告の上記主張は理由がない。
（ｃ）また，後記ウで判示するとおり，乙１発明における直列に接続し
た２個の保護用トランジスタを，１個の保護用トランジスタとする
ことは，当業者が適宜選択できる設計事項にすぎないというべきで
あるから，このようにして設計変更をした構成に，保護用トランジ
スタであるＭＯＳ型トランジスタの接続先を共通浮遊電極である配
線Ａとする乙２発明の構成を適用することにより，又は，乙１発明
に乙２発明の上記構成を適用した上で，上記の設計変更をすること
により，本件発明と同一の構成となり，上記の原告の主張に係る分
散放電の効果を実現できることになる。
したがって，この観点からも，原告の上記主張は理由がない。
（オ）以上のとおり，相違点１に係る本件発明の構成は，当業者が容易に推
考し得ることである。
ウ 相違点２について
（ア）本件明細書には，「以上の２端子素子は，内部のＴＦＴ動作に影響を
与えない様，チャンネル長，チャンネル幅，Ｖ の選択がされるが，
TH
さらに付加ゲート電極と第１主電極の間，第１主電極延在部と第２主電
極の間にオフセット領域を設定することも可能である。」（甲１０添付
・３頁８行ないし１２行），「２端子素子は，それ故ＴＦＴ装置の動作
電圧より高く，破壊電圧より低い電圧で電流が流れる様，寸法，構造が
選ばれている。」（同３頁２０行ないし２１行），「第４図は第３図ａ
の２端子素子の付加ゲート電極１２と第２主電極１０６を短絡した例で，
第２主電極１０６に電圧が印加されたときＴＦＴのＶ とほぼ同じ値
TH
で電流が流れる。そのため静電気保護素子と用いるときには，ＴＦＴよ
りチャンネル長を長く，またはチャンネル幅を狭くすることが望ましい。
また，第２主電極１０６を共通浮遊電極に接続することが好ましい。第
間に平面的重畳をなくし，いわゆるオフセットを設け，見かけ上Ｖ TH
を高くした例である。」（同５頁２１行ないし６頁１行）との記載があ
り，これらの記載によれば，２端子薄膜半導体素子のしきい値は，チャ
ンネル長，チャンネル幅，ゲート電極と主電極との平面的重畳部分の寸
法等によっても調整できるものと認められ，当業者としても，そのよう
な認識を有しているものと推測される。
そして，乙１文献にも，前記（１）ア（ウ）で判示したとおり，実施
例１の説明として，「第４図に保護トランジスタＴｒ のゲート電圧Ｖ
対ドレイン電流ｉ 特性をｎ−チャンネル飽和ドレイン電流ｉ で規
G D DS
格化して示す。図に於いてＶ （＋）側でｉ が急増する電圧を閾値電
G D
圧Ｖ とすれば，図の特性では３Ｖ 程度のゲート電圧印加により，ｉ
T T D
はほぼ飽和電流に達する。保護トランジスタを２段直列接続した第３図
の構成では，Ｔｒ のゲートに対する入力端２ａから見た回路のインピ
ーダンスはＶ ＝２Ｖ までは大きいが，Ｖ ＞２Ｖ となると急激に低
G T G T
下し，ゲート電極２に過大な電圧が印加されるのを防止することができ
た。第４図の特性例を考慮すると，保護トランジスタを３段に接続すれ
ば，Ｔｒ を十分に飽和電流まで駆動でき，且つ，飽和電流を与えるゲ
ート電圧以上ではゲート回路の入力インピダンスは急激に減少する。こ
の様に保護トランジスタの接続段数は必要に応じて増減すれば良い。」
（２頁左下欄１４行ないし右下欄１１行）との記載があり，同記載から
すれば，乙１発明において，設置すべき保護用トランジスタの個数は，
適宜増減できることが開示されているものと認められる。
（イ）この点，原告は，乙１発明では，保護用トランジスタの一方の電極
は，接地しているのであるから，保護用トランジスタを，乙１発明のよ
うに，順方向接続にしたまま，１個に減ずると，駆動時において，駆動
信号が漏れてしまい，要素トランジスタＴｒ の駆動に支障が生じ，消
費電力も増加するという問題が生じる旨主張し，また，上記の問題が生
じることを避けるために，乙１発明においては，保護用トランジスタを
しかしながら，上記のとおり，保護用トランジスタのしきい値は，そ
のチャンネル長やチャンネル幅，ゲート電極と主電極との平面的重畳部
分の寸法等によって，調整が可能であり，保護用トランジスタを順方向
接続態様にしたままで，その個数を１個に減じても，チャンネル長やチ
ャンネル幅等を調整することにより，原告の指摘する上記問題点を回避
することができるものと解され，乙１文献が，「保護トランジスタの接
続段数は必要に応じて増減すれば良い」と，保護トランジスタを増加さ
せるだけでなく減少させることができること（保護用トランジスタを減
少させることは，同トランジスタを１個とすることを意味する。）を明
記しているのは，このことを前提にしたものであると解するのが相当で
ある。
また，前記イで判示したように，乙１発明の２端子薄膜半導体素子の
一方の電極が接続されている対象をアースとする構成に換えて，乙２文
献において開示されているフローティングの状態の配線Ａ（共通浮遊電
極）とすることは，当業者が容易に推考できるのであるから，これを前
提に考えれば（アースを共通浮遊電極に換えた構成を前提とすれば），
原告が指摘する上記の問題は生じないこととなる。
したがって，原告の上記主張は理由がない。
（ウ）以上のとおり，乙１発明における，順方向接続態様で直列に接続し
た２個の保護用トランジスタを，順方向接続態様の１個の保護用トラン
ジスタとすることは，当業者が適宜選択できる設計事項にすぎないとい
うべきであり，相違点２に係る本件発明の構成は，当業者が容易に推考
し得ることである。
エ 相違点３について
前記（１）ア（エ）で認定したとおり，乙１文献には，「以上説明した
ように本発明では，保護トランジスタの作製は各要素トランジスタの製作
工程と全く同じ工程で同時に可能であり，且つ各要素トランジスタの過大
ゲート電圧が印加されるのを防止できた。こうして特に工程数を増やすこ
となく，保護トランジスタをアレー中に作り込むことができ，アレーの各
要素トランジスタのゲート絶縁膜破損を防止することができ，ＴＦＴを大
規模 に 集 積し た Ｔ Ｆ Ｔア レ ーを 歩 留 り 良く 製 作 する こ とが 可能 とな っ
た。」（３頁左下欄１６行ないし右下欄５行）と記載されており，また，
乙４文献には，「工程数の増加は必然的にコストの上昇と歩留りの低下に
反映するので工程数の増加を防ぎつつ保護ダイオードを内蔵させたＭＯＳ
トランジスタを得ることは極めて重要である。」（３頁左上欄１０行ない
し１４行）と記載されている。これらの記載にあるように，ＴＦＴを静電
気から保護するためのトランジスタやダイオードの作製において，工程数
を増やさないようにすることは周知の課題といえる。
そして，前記イで判示したとおり，乙１発明の２端子薄膜半導体素子の
一方の電極が接続されている対象をアースとする構成に換えて，フローテ
ィングの状態の配線Ａ（共通浮遊電極）とすることは，当業者が容易に推
考できるというべきところ，２端子薄膜半導体素子の一方の電極の接続先
を共通浮遊電極とした場合，共通浮遊電極はソース・ドレイン電極，ゲー
ト電極やソースライン，ゲートラインなどと同じ材料で作製し，共通浮遊
電極を形成する場合に，工程数を増やさないようにするために，ソース・
ドレイン電極，ゲート電極やソースライン，ゲートラインなどとと同時に
形成することは，乙８文献に「これら短絡に用いる部材としては，電極部
材と同一である場合が最も簡単であり，Ａ及びＤは列電極線ａ１〜ａ６と，
又ｂ及びｃは行電極線ｂ１〜ｂ６と，それぞれ同一の部材を用い，各電極
線を構成する時に同じに作り込めば良い。」（２頁右上欄５行ないし９
行）と記載されているように，当業者が当然に採用する技術的手段にすぎ
ないというべきである。
したがって，相違点３に係る本件発明の構成は当業者が容易に推考し得
ることである。
オ 以上によれば，本件発明は，乙１発明及び乙２発明の技術に基づいて，
当業者が容易に発明をすることができたものであって，特許無効審判によ
り無効にされるべきものと認められる。
ない。
第４ 結論
以上の次第で，原告の請求は理由がないから，これを棄却することとし，主
文のとおり判決する。
東京地方裁判所民事第２９部
裁判長裁判官 清 水 節
裁判官佐野信及び同國分隆文は，転補のため，署名押印することができない。
裁判長裁判官 清 水 節
