TimeQuest Timing Analyzer report for data_processor1
Tue May 03 23:01:55 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Setup: 'ram_load'
 14. Slow 1200mV 85C Model Hold: 'ram_load'
 15. Slow 1200mV 85C Model Hold: 'clock'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'ram_load'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clock'
 32. Slow 1200mV 0C Model Setup: 'ram_load'
 33. Slow 1200mV 0C Model Hold: 'ram_load'
 34. Slow 1200mV 0C Model Hold: 'clock'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'ram_load'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clock'
 50. Fast 1200mV 0C Model Setup: 'ram_load'
 51. Fast 1200mV 0C Model Hold: 'ram_load'
 52. Fast 1200mV 0C Model Hold: 'clock'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'ram_load'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; data_processor1                                    ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }    ;
; ram_load   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ram_load } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 93.39 MHz  ; 93.39 MHz       ; ram_load   ;      ;
; 200.84 MHz ; 200.84 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; clock    ; -7.064 ; -54.066         ;
; ram_load ; -6.096 ; -180.956        ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; ram_load ; -0.120 ; -0.141         ;
; clock    ; 2.003  ; 0.000          ;
+----------+--------+----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clock    ; -3.000 ; -14.000                       ;
; ram_load ; -3.000 ; -3.000                        ;
+----------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                           ;
+--------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -7.064 ; asynch_ram:RAM|ram_block[6][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.359     ; 5.180      ;
; -6.994 ; asynch_ram:RAM|ram_block[0][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.444     ; 5.025      ;
; -6.981 ; asynch_ram:RAM|ram_block[6][1] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.732     ; 4.724      ;
; -6.958 ; asynch_ram:RAM|ram_block[6][1] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.334     ; 5.099      ;
; -6.923 ; asynch_ram:RAM|ram_block[2][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.589     ; 4.809      ;
; -6.916 ; asynch_ram:RAM|ram_block[0][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.598     ; 4.793      ;
; -6.903 ; asynch_ram:RAM|ram_block[6][1] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.334     ; 5.044      ;
; -6.840 ; asynch_ram:RAM|ram_block[2][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.962     ; 4.353      ;
; -6.833 ; asynch_ram:RAM|ram_block[0][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.971     ; 4.337      ;
; -6.815 ; asynch_ram:RAM|ram_block[1][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.802     ; 4.488      ;
; -6.791 ; asynch_ram:RAM|ram_block[0][2] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.821     ; 4.445      ;
; -6.771 ; asynch_ram:RAM|ram_block[6][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.360     ; 4.886      ;
; -6.750 ; asynch_ram:RAM|ram_block[6][1] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.711     ; 4.514      ;
; -6.732 ; asynch_ram:RAM|ram_block[1][1] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -3.175     ; 4.032      ;
; -6.727 ; asynch_ram:RAM|ram_block[1][1] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.777     ; 4.425      ;
; -6.724 ; asynch_ram:RAM|ram_block[6][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.366     ; 4.833      ;
; -6.721 ; asynch_ram:RAM|ram_block[1][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.824     ; 4.372      ;
; -6.719 ; asynch_ram:RAM|ram_block[2][0] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.564     ; 4.630      ;
; -6.713 ; asynch_ram:RAM|ram_block[0][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.444     ; 4.744      ;
; -6.712 ; asynch_ram:RAM|ram_block[0][0] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.573     ; 4.614      ;
; -6.700 ; asynch_ram:RAM|ram_block[6][1] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.711     ; 4.464      ;
; -6.697 ; asynch_ram:RAM|ram_block[5][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.384     ; 4.788      ;
; -6.688 ; asynch_ram:RAM|ram_block[6][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.733     ; 4.430      ;
; -6.683 ; asynch_ram:RAM|ram_block[6][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.366     ; 4.792      ;
; -6.672 ; asynch_ram:RAM|ram_block[1][1] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.777     ; 4.370      ;
; -6.667 ; asynch_ram:RAM|ram_block[4][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.258     ; 4.884      ;
; -6.648 ; asynch_ram:RAM|ram_block[2][0] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.564     ; 4.559      ;
; -6.641 ; asynch_ram:RAM|ram_block[0][0] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.573     ; 4.543      ;
; -6.638 ; asynch_ram:RAM|ram_block[1][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -3.197     ; 3.916      ;
; -6.616 ; asynch_ram:RAM|ram_block[3][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.365     ; 4.726      ;
; -6.616 ; asynch_ram:RAM|ram_block[1][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.504     ; 4.587      ;
; -6.614 ; asynch_ram:RAM|ram_block[5][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.757     ; 4.332      ;
; -6.612 ; asynch_ram:RAM|ram_block[7][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.419     ; 4.668      ;
; -6.584 ; asynch_ram:RAM|ram_block[4][1] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.631     ; 4.428      ;
; -6.575 ; asynch_ram:RAM|ram_block[4][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.445     ; 4.605      ;
; -6.567 ; asynch_ram:RAM|ram_block[6][0] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.335     ; 4.707      ;
; -6.561 ; asynch_ram:RAM|ram_block[4][1] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.233     ; 4.803      ;
; -6.534 ; asynch_ram:RAM|ram_block[4][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.445     ; 4.564      ;
; -6.529 ; asynch_ram:RAM|ram_block[7][1] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.792     ; 4.212      ;
; -6.526 ; asynch_ram:RAM|ram_block[2][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.647     ; 4.354      ;
; -6.523 ; asynch_ram:RAM|ram_block[0][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.590     ; 4.408      ;
; -6.521 ; asynch_ram:RAM|ram_block[6][2] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.743     ; 4.253      ;
; -6.519 ; asynch_ram:RAM|ram_block[1][1] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -3.154     ; 3.840      ;
; -6.517 ; asynch_ram:RAM|ram_block[1][0] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.799     ; 4.193      ;
; -6.516 ; asynch_ram:RAM|ram_block[2][0] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.941     ; 4.050      ;
; -6.513 ; asynch_ram:RAM|ram_block[2][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.622     ; 4.366      ;
; -6.509 ; asynch_ram:RAM|ram_block[0][0] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.950     ; 4.034      ;
; -6.506 ; asynch_ram:RAM|ram_block[4][1] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.233     ; 4.748      ;
; -6.505 ; asynch_ram:RAM|ram_block[0][2] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.821     ; 4.159      ;
; -6.500 ; asynch_ram:RAM|ram_block[0][3] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.451     ; 4.524      ;
; -6.499 ; asynch_ram:RAM|ram_block[7][1] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.394     ; 4.580      ;
; -6.496 ; asynch_ram:RAM|ram_block[6][0] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.335     ; 4.636      ;
; -6.493 ; asynch_ram:RAM|ram_block[5][0] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.359     ; 4.609      ;
; -6.475 ; asynch_ram:RAM|ram_block[6][2] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.743     ; 4.207      ;
; -6.472 ; asynch_ram:RAM|ram_block[2][3] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.750     ; 4.197      ;
; -6.469 ; asynch_ram:RAM|ram_block[1][1] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.154     ; 3.790      ;
; -6.463 ; asynch_ram:RAM|ram_block[4][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.255     ; 4.683      ;
; -6.450 ; asynch_ram:RAM|ram_block[2][1] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.622     ; 4.303      ;
; -6.446 ; asynch_ram:RAM|ram_block[1][0] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.799     ; 4.122      ;
; -6.446 ; asynch_ram:RAM|ram_block[1][3] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.612     ; 4.309      ;
; -6.444 ; asynch_ram:RAM|ram_block[7][1] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.394     ; 4.525      ;
; -6.443 ; asynch_ram:RAM|ram_block[2][1] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -3.020     ; 3.898      ;
; -6.440 ; asynch_ram:RAM|ram_block[0][1] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.963     ; 3.952      ;
; -6.440 ; asynch_ram:RAM|ram_block[2][0] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.941     ; 3.974      ;
; -6.435 ; asynch_ram:RAM|ram_block[0][1] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.565     ; 4.345      ;
; -6.433 ; asynch_ram:RAM|ram_block[0][0] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.950     ; 3.958      ;
; -6.427 ; asynch_ram:RAM|ram_block[7][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.293     ; 4.609      ;
; -6.422 ; asynch_ram:RAM|ram_block[5][0] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.359     ; 4.538      ;
; -6.413 ; asynch_ram:RAM|ram_block[3][2] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.742     ; 4.146      ;
; -6.413 ; asynch_ram:RAM|ram_block[1][2] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.881     ; 4.007      ;
; -6.403 ; asynch_ram:RAM|ram_block[5][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.224     ; 4.654      ;
; -6.395 ; asynch_ram:RAM|ram_block[2][1] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.622     ; 4.248      ;
; -6.380 ; asynch_ram:RAM|ram_block[4][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.628     ; 4.227      ;
; -6.380 ; asynch_ram:RAM|ram_block[0][1] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.565     ; 4.290      ;
; -6.372 ; asynch_ram:RAM|ram_block[4][2] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.822     ; 4.025      ;
; -6.364 ; asynch_ram:RAM|ram_block[6][0] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.712     ; 4.127      ;
; -6.362 ; asynch_ram:RAM|ram_block[5][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.224     ; 4.613      ;
; -6.353 ; asynch_ram:RAM|ram_block[4][1] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.610     ; 4.218      ;
; -6.344 ; asynch_ram:RAM|ram_block[7][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.666     ; 4.153      ;
; -6.335 ; asynch_ram:RAM|ram_block[3][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.365     ; 4.445      ;
; -6.335 ; asynch_ram:RAM|ram_block[1][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.504     ; 4.306      ;
; -6.326 ; asynch_ram:RAM|ram_block[4][2] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.822     ; 3.979      ;
; -6.322 ; asynch_ram:RAM|ram_block[7][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.268     ; 4.529      ;
; -6.314 ; asynch_ram:RAM|ram_block[1][0] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.176     ; 3.613      ;
; -6.310 ; asynch_ram:RAM|ram_block[2][2] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.999     ; 3.786      ;
; -6.305 ; asynch_ram:RAM|ram_block[2][0] ; output[0]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.589     ; 4.191      ;
; -6.303 ; asynch_ram:RAM|ram_block[4][1] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.610     ; 4.168      ;
; -6.297 ; asynch_ram:RAM|ram_block[0][3] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.828     ; 3.944      ;
; -6.295 ; asynch_ram:RAM|ram_block[0][0] ; output[0]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.598     ; 4.172      ;
; -6.291 ; asynch_ram:RAM|ram_block[7][1] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.771     ; 3.995      ;
; -6.290 ; asynch_ram:RAM|ram_block[5][0] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.736     ; 4.029      ;
; -6.288 ; asynch_ram:RAM|ram_block[6][0] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.712     ; 4.051      ;
; -6.281 ; asynch_ram:RAM|ram_block[7][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.268     ; 4.488      ;
; -6.269 ; asynch_ram:RAM|ram_block[2][3] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -3.127     ; 3.617      ;
; -6.259 ; asynch_ram:RAM|ram_block[4][0] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.230     ; 4.504      ;
; -6.257 ; asynch_ram:RAM|ram_block[3][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.390     ; 4.342      ;
; -6.243 ; asynch_ram:RAM|ram_block[1][3] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.989     ; 3.729      ;
; -6.242 ; asynch_ram:RAM|ram_block[2][1] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.999     ; 3.718      ;
; -6.241 ; asynch_ram:RAM|ram_block[7][1] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.771     ; 3.945      ;
; -6.239 ; asynch_ram:RAM|ram_block[3][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.606     ; 4.108      ;
+--------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ram_load'                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -6.096 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.055     ; 4.865      ;
; -5.865 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.498     ; 4.191      ;
; -5.851 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.165     ; 4.510      ;
; -5.821 ; asynch_ram:RAM|ram_block[6][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.087     ; 4.558      ;
; -5.786 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.285     ; 4.325      ;
; -5.779 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.294     ; 4.309      ;
; -5.637 ; asynch_ram:RAM|ram_block[7][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.115     ; 4.346      ;
; -5.634 ; asynch_ram:RAM|ram_block[6][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.056     ; 4.402      ;
; -5.589 ; asynch_ram:RAM|ram_block[4][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.156      ; 4.569      ;
; -5.588 ; asynch_ram:RAM|ram_block[2][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.343     ; 4.069      ;
; -5.584 ; asynch_ram:RAM|ram_block[1][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.520     ; 3.888      ;
; -5.573 ; asynch_ram:RAM|ram_block[0][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.286     ; 4.111      ;
; -5.562 ; asynch_ram:RAM|ram_block[4][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.056     ; 4.330      ;
; -5.560 ; asynch_ram:RAM|ram_block[5][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.080     ; 4.304      ;
; -5.500 ; asynch_ram:RAM|ram_block[5][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.055      ; 4.379      ;
; -5.473 ; asynch_ram:RAM|ram_block[1][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.225     ; 4.072      ;
; -5.473 ; asynch_ram:RAM|ram_block[3][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.086     ; 4.211      ;
; -5.419 ; asynch_ram:RAM|ram_block[7][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.011      ; 4.254      ;
; -5.370 ; asynch_ram:RAM|ram_block[2][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.343     ; 3.851      ;
; -5.319 ; asynch_ram:RAM|ram_block[3][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.086     ; 4.057      ;
; -5.290 ; asynch_ram:RAM|ram_block[7][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.011      ; 4.125      ;
; -5.216 ; asynch_ram:RAM|ram_block[4][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.159      ; 4.199      ;
; -5.131 ; asynch_ram:RAM|ram_block[5][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.046      ; 4.001      ;
; -5.117 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.236     ; 4.994      ;
; -5.102 ; asynch_ram:RAM|ram_block[3][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.302     ; 3.624      ;
; -5.064 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.184     ; 4.992      ;
; -5.026 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.126     ; 5.013      ;
; -4.973 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.074     ; 5.011      ;
; -4.971 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.158     ; 4.804      ;
; -4.926 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.043     ; 4.741      ;
; -4.919 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.487     ; 4.526      ;
; -4.909 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.496     ; 4.507      ;
; -4.901 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.389     ; 4.370      ;
; -4.894 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.398     ; 4.354      ;
; -4.880 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.048     ; 4.823      ;
; -4.877 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[6][3] ; ram_load     ; ram_load    ; 1.000        ; -0.033     ; 4.991      ;
; -4.860 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.263     ; 4.980      ;
; -4.858 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.223     ; 4.853      ;
; -4.854 ; asynch_ram:RAM|ram_block[1][0] ; asynch_ram:RAM|m1[0]           ; ram_load     ; ram_load    ; 0.500        ; -2.979     ; 0.332      ;
; -4.847 ; asynch_ram:RAM|ram_block[6][2] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.158     ; 4.802      ;
; -4.842 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.356     ; 4.599      ;
; -4.835 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.365     ; 4.583      ;
; -4.831 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.254     ; 4.800      ;
; -4.802 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[0][2] ; ram_load     ; ram_load    ; 1.000        ; -0.053     ; 4.975      ;
; -4.795 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.569     ; 4.339      ;
; -4.794 ; asynch_ram:RAM|ram_block[6][2] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.106     ; 4.800      ;
; -4.793 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.602     ; 4.049      ;
; -4.789 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.304     ; 4.597      ;
; -4.782 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.313     ; 4.581      ;
; -4.747 ; asynch_ram:RAM|ram_block[6][0] ; asynch_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.258     ; 4.583      ;
; -4.743 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.046     ; 4.912      ;
; -4.742 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.517     ; 4.337      ;
; -4.739 ; asynch_ram:RAM|ram_block[1][2] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.296     ; 4.556      ;
; -4.739 ; asynch_ram:RAM|ram_block[3][2] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.157     ; 4.695      ;
; -4.721 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.240     ; 4.862      ;
; -4.714 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.036     ; 4.893      ;
; -4.714 ; asynch_ram:RAM|ram_block[1][0] ; asynch_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.722     ; 4.086      ;
; -4.708 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.129     ; 4.961      ;
; -4.707 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.363     ; 4.454      ;
; -4.701 ; asynch_ram:RAM|ram_block[6][2] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.080     ; 4.612      ;
; -4.699 ; asynch_ram:RAM|ram_block[1][0] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.624     ; 3.933      ;
; -4.697 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.372     ; 4.435      ;
; -4.696 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.278     ; 4.409      ;
; -4.690 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.484     ; 4.429      ;
; -4.690 ; asynch_ram:RAM|ram_block[6][0] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.127     ; 4.676      ;
; -4.689 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.287     ; 4.393      ;
; -4.686 ; asynch_ram:RAM|ram_block[1][2] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.244     ; 4.554      ;
; -4.686 ; asynch_ram:RAM|ram_block[3][2] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.105     ; 4.693      ;
; -4.683 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.001     ; 4.775      ;
; -4.683 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.493     ; 4.413      ;
; -4.675 ; asynch_ram:RAM|ram_block[5][0] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.184     ; 4.349      ;
; -4.671 ; asynch_ram:RAM|ram_block[5][0] ; asynch_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.282     ; 4.483      ;
; -4.670 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[6][3] ; ram_load     ; ram_load    ; 1.000        ; 0.193      ; 5.010      ;
; -4.649 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.491     ; 4.149      ;
; -4.649 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[6][2] ; ram_load     ; ram_load    ; 1.000        ; -0.011     ; 4.857      ;
; -4.648 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.129     ; 4.745      ;
; -4.645 ; asynch_ram:RAM|ram_block[4][2] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.185     ; 4.572      ;
; -4.645 ; asynch_ram:RAM|ram_block[4][1] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.058     ; 4.445      ;
; -4.642 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[7][0] ; ram_load     ; ram_load    ; 1.000        ; -0.452     ; 4.412      ;
; -4.640 ; asynch_ram:RAM|ram_block[1][0] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.591     ; 4.162      ;
; -4.637 ; asynch_ram:RAM|ram_block[6][0] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.075     ; 4.674      ;
; -4.636 ; asynch_ram:RAM|ram_block[2][2] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.414     ; 4.335      ;
; -4.633 ; asynch_ram:RAM|ram_block[6][0] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.044     ; 4.447      ;
; -4.632 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[7][0] ; ram_load     ; ram_load    ; 1.000        ; -0.461     ; 4.393      ;
; -4.631 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; 0.005      ; 4.852      ;
; -4.630 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.130     ; 4.881      ;
; -4.629 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.706     ; 4.306      ;
; -4.627 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.666     ; 4.179      ;
; -4.623 ; asynch_ram:RAM|ram_block[0][3] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.243     ; 4.493      ;
; -4.616 ; asynch_ram:RAM|ram_block[5][0] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.151     ; 4.578      ;
; -4.615 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.373     ; 4.625      ;
; -4.613 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.333     ; 4.498      ;
; -4.613 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.101     ; 4.620      ;
; -4.602 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[6][3] ; ram_load     ; ram_load    ; 1.000        ; -0.153     ; 4.596      ;
; -4.595 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[6][3] ; ram_load     ; ram_load    ; 1.000        ; -0.162     ; 4.580      ;
; -4.595 ; asynch_ram:RAM|ram_block[2][3] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.542     ; 4.166      ;
; -4.593 ; asynch_ram:RAM|ram_block[1][2] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.218     ; 4.366      ;
; -4.593 ; asynch_ram:RAM|ram_block[3][2] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.079     ; 4.505      ;
; -4.592 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; 0.109      ; 4.794      ;
; -4.590 ; asynch_ram:RAM|ram_block[7][1] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.219     ; 4.229      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ram_load'                                                                                    ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.120 ; op1[1]    ; asynch_ram:RAM|ram_block[1][1] ; clock        ; ram_load    ; -0.500       ; 3.175      ; 2.595      ;
; -0.053 ; op1[0]    ; asynch_ram:RAM|ram_block[1][1] ; clock        ; ram_load    ; -0.500       ; 3.175      ; 2.662      ;
; -0.021 ; op1[0]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 3.148      ; 2.667      ;
; 0.016  ; op1[1]    ; asynch_ram:RAM|ram_block[0][1] ; clock        ; ram_load    ; -0.500       ; 2.963      ; 2.519      ;
; 0.063  ; op1[1]    ; asynch_ram:RAM|ram_block[2][1] ; clock        ; ram_load    ; -0.500       ; 3.020      ; 2.623      ;
; 0.083  ; op1[0]    ; asynch_ram:RAM|ram_block[0][1] ; clock        ; ram_load    ; -0.500       ; 2.963      ; 2.586      ;
; 0.091  ; op1[1]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 3.148      ; 2.779      ;
; 0.096  ; op1[0]    ; asynch_ram:RAM|ram_block[1][3] ; clock        ; ram_load    ; -0.500       ; 3.010      ; 2.646      ;
; 0.130  ; op1[0]    ; asynch_ram:RAM|ram_block[2][1] ; clock        ; ram_load    ; -0.500       ; 3.020      ; 2.690      ;
; 0.133  ; op1[1]    ; asynch_ram:RAM|ram_block[7][1] ; clock        ; ram_load    ; -0.500       ; 2.792      ; 2.465      ;
; 0.135  ; op1[3]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 3.127      ; 2.802      ;
; 0.139  ; op1[0]    ; asynch_ram:RAM|ram_block[2][2] ; clock        ; ram_load    ; -0.500       ; 3.020      ; 2.699      ;
; 0.200  ; op1[0]    ; asynch_ram:RAM|ram_block[7][1] ; clock        ; ram_load    ; -0.500       ; 2.792      ; 2.532      ;
; 0.208  ; op1[1]    ; asynch_ram:RAM|ram_block[1][3] ; clock        ; ram_load    ; -0.500       ; 3.010      ; 2.758      ;
; 0.219  ; op1[1]    ; asynch_ram:RAM|ram_block[3][1] ; clock        ; ram_load    ; -0.500       ; 2.763      ; 2.522      ;
; 0.233  ; op1[0]    ; asynch_ram:RAM|ram_block[1][0] ; clock        ; ram_load    ; -0.500       ; 3.197      ; 2.970      ;
; 0.233  ; op1[0]    ; asynch_ram:RAM|ram_block[3][0] ; clock        ; ram_load    ; -0.500       ; 2.979      ; 2.752      ;
; 0.238  ; op1[0]    ; asynch_ram:RAM|ram_block[1][2] ; clock        ; ram_load    ; -0.500       ; 2.902      ; 2.680      ;
; 0.242  ; op1[0]    ; asynch_ram:RAM|ram_block[0][0] ; clock        ; ram_load    ; -0.500       ; 2.971      ; 2.753      ;
; 0.250  ; op1[1]    ; asynch_ram:RAM|ram_block[6][1] ; clock        ; ram_load    ; -0.500       ; 2.732      ; 2.522      ;
; 0.251  ; op1[1]    ; asynch_ram:RAM|ram_block[2][2] ; clock        ; ram_load    ; -0.500       ; 3.020      ; 2.811      ;
; 0.252  ; op1[3]    ; asynch_ram:RAM|ram_block[1][3] ; clock        ; ram_load    ; -0.500       ; 2.989      ; 2.781      ;
; 0.267  ; op1[0]    ; asynch_ram:RAM|ram_block[2][0] ; clock        ; ram_load    ; -0.500       ; 2.962      ; 2.769      ;
; 0.267  ; op1[2]    ; asynch_ram:RAM|ram_block[2][2] ; clock        ; ram_load    ; -0.500       ; 2.999      ; 2.806      ;
; 0.277  ; op1[0]    ; asynch_ram:RAM|ram_block[5][3] ; clock        ; ram_load    ; -0.500       ; 2.851      ; 2.668      ;
; 0.284  ; op1[1]    ; asynch_ram:RAM|ram_block[4][1] ; clock        ; ram_load    ; -0.500       ; 2.631      ; 2.455      ;
; 0.286  ; op1[0]    ; asynch_ram:RAM|ram_block[3][1] ; clock        ; ram_load    ; -0.500       ; 2.763      ; 2.589      ;
; 0.288  ; op1[0]    ; asynch_ram:RAM|ram_block[6][3] ; clock        ; ram_load    ; -0.500       ; 3.002      ; 2.830      ;
; 0.304  ; op1[0]    ; asynch_ram:RAM|ram_block[4][2] ; clock        ; ram_load    ; -0.500       ; 2.843      ; 2.687      ;
; 0.317  ; op1[0]    ; asynch_ram:RAM|ram_block[6][1] ; clock        ; ram_load    ; -0.500       ; 2.732      ; 2.589      ;
; 0.350  ; op1[1]    ; asynch_ram:RAM|ram_block[1][2] ; clock        ; ram_load    ; -0.500       ; 2.902      ; 2.792      ;
; 0.351  ; op1[0]    ; asynch_ram:RAM|ram_block[4][1] ; clock        ; ram_load    ; -0.500       ; 2.631      ; 2.522      ;
; 0.366  ; op1[2]    ; asynch_ram:RAM|ram_block[1][2] ; clock        ; ram_load    ; -0.500       ; 2.881      ; 2.787      ;
; 0.375  ; op1[0]    ; asynch_ram:RAM|ram_block[0][3] ; clock        ; ram_load    ; -0.500       ; 2.849      ; 2.764      ;
; 0.386  ; op1[0]    ; asynch_ram:RAM|ram_block[3][3] ; clock        ; ram_load    ; -0.500       ; 2.762      ; 2.688      ;
; 0.389  ; op1[2]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 3.127      ; 3.056      ;
; 0.389  ; op1[1]    ; asynch_ram:RAM|ram_block[5][3] ; clock        ; ram_load    ; -0.500       ; 2.851      ; 2.780      ;
; 0.390  ; op1[0]    ; asynch_ram:RAM|ram_block[6][2] ; clock        ; ram_load    ; -0.500       ; 2.764      ; 2.694      ;
; 0.396  ; op1[0]    ; asynch_ram:RAM|ram_block[0][2] ; clock        ; ram_load    ; -0.500       ; 2.842      ; 2.778      ;
; 0.400  ; op1[1]    ; asynch_ram:RAM|ram_block[6][3] ; clock        ; ram_load    ; -0.500       ; 3.002      ; 2.942      ;
; 0.416  ; op1[1]    ; asynch_ram:RAM|ram_block[4][2] ; clock        ; ram_load    ; -0.500       ; 2.843      ; 2.799      ;
; 0.432  ; op1[2]    ; asynch_ram:RAM|ram_block[4][2] ; clock        ; ram_load    ; -0.500       ; 2.822      ; 2.794      ;
; 0.433  ; op1[3]    ; asynch_ram:RAM|ram_block[5][3] ; clock        ; ram_load    ; -0.500       ; 2.830      ; 2.803      ;
; 0.444  ; op1[3]    ; asynch_ram:RAM|ram_block[6][3] ; clock        ; ram_load    ; -0.500       ; 2.981      ; 2.965      ;
; 0.455  ; op1[1]    ; asynch_ram:RAM|ram_block[5][1] ; clock        ; ram_load    ; -0.500       ; 2.631      ; 2.626      ;
; 0.455  ; MAR[1]    ; asynch_ram:RAM|ram_block[1][1] ; clock        ; ram_load    ; -0.500       ; 3.174      ; 3.169      ;
; 0.469  ; op1[0]    ; asynch_ram:RAM|ram_block[7][3] ; clock        ; ram_load    ; -0.500       ; 2.820      ; 2.829      ;
; 0.475  ; op1[0]    ; asynch_ram:RAM|ram_block[3][2] ; clock        ; ram_load    ; -0.500       ; 2.763      ; 2.778      ;
; 0.482  ; op1[0]    ; asynch_ram:RAM|ram_block[7][2] ; clock        ; ram_load    ; -0.500       ; 2.666      ; 2.688      ;
; 0.487  ; op1[1]    ; asynch_ram:RAM|ram_block[0][3] ; clock        ; ram_load    ; -0.500       ; 2.849      ; 2.876      ;
; 0.490  ; op1[0]    ; asynch_ram:RAM|ram_block[6][0] ; clock        ; ram_load    ; -0.500       ; 2.733      ; 2.763      ;
; 0.494  ; MAR[2]    ; asynch_ram:RAM|ram_block[1][1] ; clock        ; ram_load    ; -0.500       ; 3.234      ; 3.268      ;
; 0.498  ; op1[1]    ; asynch_ram:RAM|ram_block[3][3] ; clock        ; ram_load    ; -0.500       ; 2.762      ; 2.800      ;
; 0.502  ; op1[1]    ; asynch_ram:RAM|ram_block[6][2] ; clock        ; ram_load    ; -0.500       ; 2.764      ; 2.806      ;
; 0.506  ; op1[2]    ; asynch_ram:RAM|ram_block[1][3] ; clock        ; ram_load    ; -0.500       ; 2.989      ; 3.035      ;
; 0.508  ; op1[1]    ; asynch_ram:RAM|ram_block[0][2] ; clock        ; ram_load    ; -0.500       ; 2.842      ; 2.890      ;
; 0.518  ; op1[2]    ; asynch_ram:RAM|ram_block[6][2] ; clock        ; ram_load    ; -0.500       ; 2.743      ; 2.801      ;
; 0.522  ; op1[0]    ; asynch_ram:RAM|ram_block[5][1] ; clock        ; ram_load    ; -0.500       ; 2.631      ; 2.693      ;
; 0.524  ; op1[2]    ; asynch_ram:RAM|ram_block[0][2] ; clock        ; ram_load    ; -0.500       ; 2.821      ; 2.885      ;
; 0.526  ; op1[0]    ; asynch_ram:RAM|ram_block[4][3] ; clock        ; ram_load    ; -0.500       ; 2.764      ; 2.830      ;
; 0.531  ; op1[3]    ; asynch_ram:RAM|ram_block[0][3] ; clock        ; ram_load    ; -0.500       ; 2.828      ; 2.899      ;
; 0.536  ; MAR[2]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 3.207      ; 3.283      ;
; 0.542  ; op1[3]    ; asynch_ram:RAM|ram_block[3][3] ; clock        ; ram_load    ; -0.500       ; 2.741      ; 2.823      ;
; 0.548  ; MAR[2]    ; asynch_ram:RAM|ram_block[2][2] ; clock        ; ram_load    ; -0.500       ; 3.079      ; 3.167      ;
; 0.570  ; MAR[0]    ; asynch_ram:RAM|ram_block[1][1] ; clock        ; ram_load    ; -0.500       ; 3.174      ; 3.284      ;
; 0.581  ; op1[1]    ; asynch_ram:RAM|ram_block[7][3] ; clock        ; ram_load    ; -0.500       ; 2.820      ; 2.941      ;
; 0.587  ; op1[0]    ; asynch_ram:RAM|ram_block[5][0] ; clock        ; ram_load    ; -0.500       ; 2.757      ; 2.884      ;
; 0.587  ; op1[1]    ; asynch_ram:RAM|ram_block[3][2] ; clock        ; ram_load    ; -0.500       ; 2.763      ; 2.890      ;
; 0.590  ; MAR[0]    ; asynch_ram:RAM|ram_block[2][2] ; clock        ; ram_load    ; -0.500       ; 3.019      ; 3.149      ;
; 0.591  ; MAR[1]    ; asynch_ram:RAM|ram_block[0][1] ; clock        ; ram_load    ; -0.500       ; 2.962      ; 3.093      ;
; 0.594  ; op1[1]    ; asynch_ram:RAM|ram_block[7][2] ; clock        ; ram_load    ; -0.500       ; 2.666      ; 2.800      ;
; 0.603  ; op1[2]    ; asynch_ram:RAM|ram_block[3][2] ; clock        ; ram_load    ; -0.500       ; 2.742      ; 2.885      ;
; 0.610  ; op1[2]    ; asynch_ram:RAM|ram_block[7][2] ; clock        ; ram_load    ; -0.500       ; 2.645      ; 2.795      ;
; 0.619  ; op1[0]    ; asynch_ram:RAM|ram_block[5][2] ; clock        ; ram_load    ; -0.500       ; 2.622      ; 2.781      ;
; 0.625  ; op1[3]    ; asynch_ram:RAM|ram_block[7][3] ; clock        ; ram_load    ; -0.500       ; 2.799      ; 2.964      ;
; 0.626  ; op1[0]    ; asynch_ram:RAM|ram_block[7][0] ; clock        ; ram_load    ; -0.500       ; 2.666      ; 2.832      ;
; 0.630  ; MAR[2]    ; asynch_ram:RAM|ram_block[0][1] ; clock        ; ram_load    ; -0.500       ; 3.022      ; 3.192      ;
; 0.638  ; MAR[1]    ; asynch_ram:RAM|ram_block[2][1] ; clock        ; ram_load    ; -0.500       ; 3.019      ; 3.197      ;
; 0.638  ; op1[1]    ; asynch_ram:RAM|ram_block[4][3] ; clock        ; ram_load    ; -0.500       ; 2.764      ; 2.942      ;
; 0.647  ; MAR[2]    ; asynch_ram:RAM|ram_block[1][3] ; clock        ; ram_load    ; -0.500       ; 3.069      ; 3.256      ;
; 0.647  ; MAR[2]    ; asynch_ram:RAM|ram_block[1][2] ; clock        ; ram_load    ; -0.500       ; 2.961      ; 3.148      ;
; 0.666  ; MAR[1]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 3.147      ; 3.353      ;
; 0.677  ; MAR[2]    ; asynch_ram:RAM|ram_block[2][1] ; clock        ; ram_load    ; -0.500       ; 3.079      ; 3.296      ;
; 0.682  ; op1[3]    ; asynch_ram:RAM|ram_block[4][3] ; clock        ; ram_load    ; -0.500       ; 2.743      ; 2.965      ;
; 0.687  ; op1[2]    ; asynch_ram:RAM|ram_block[5][3] ; clock        ; ram_load    ; -0.500       ; 2.830      ; 3.057      ;
; 0.689  ; MAR[0]    ; asynch_ram:RAM|ram_block[1][2] ; clock        ; ram_load    ; -0.500       ; 2.901      ; 3.130      ;
; 0.693  ; MAR[2]    ; asynch_ram:RAM|ram_block[1][0] ; clock        ; ram_load    ; -0.500       ; 3.256      ; 3.489      ;
; 0.693  ; MAR[2]    ; asynch_ram:RAM|ram_block[3][0] ; clock        ; ram_load    ; -0.500       ; 3.038      ; 3.271      ;
; 0.698  ; op1[2]    ; asynch_ram:RAM|ram_block[6][3] ; clock        ; ram_load    ; -0.500       ; 2.981      ; 3.219      ;
; 0.701  ; MAR[0]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 3.147      ; 3.388      ;
; 0.702  ; MAR[2]    ; asynch_ram:RAM|ram_block[0][0] ; clock        ; ram_load    ; -0.500       ; 3.030      ; 3.272      ;
; 0.706  ; MAR[0]    ; asynch_ram:RAM|ram_block[0][1] ; clock        ; ram_load    ; -0.500       ; 2.962      ; 3.208      ;
; 0.708  ; MAR[1]    ; asynch_ram:RAM|ram_block[7][1] ; clock        ; ram_load    ; -0.500       ; 2.791      ; 3.039      ;
; 0.713  ; MAR[2]    ; asynch_ram:RAM|ram_block[4][2] ; clock        ; ram_load    ; -0.500       ; 2.902      ; 3.155      ;
; 0.727  ; MAR[2]    ; asynch_ram:RAM|ram_block[2][0] ; clock        ; ram_load    ; -0.500       ; 3.021      ; 3.288      ;
; 0.731  ; op1[1]    ; asynch_ram:RAM|ram_block[5][2] ; clock        ; ram_load    ; -0.500       ; 2.622      ; 2.893      ;
; 0.747  ; op1[2]    ; asynch_ram:RAM|ram_block[5][2] ; clock        ; ram_load    ; -0.500       ; 2.601      ; 2.888      ;
; 0.747  ; MAR[2]    ; asynch_ram:RAM|ram_block[7][1] ; clock        ; ram_load    ; -0.500       ; 2.851      ; 3.138      ;
; 0.753  ; MAR[0]    ; asynch_ram:RAM|ram_block[2][1] ; clock        ; ram_load    ; -0.500       ; 3.019      ; 3.312      ;
; 0.755  ; MAR[0]    ; asynch_ram:RAM|ram_block[4][2] ; clock        ; ram_load    ; -0.500       ; 2.842      ; 3.137      ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                           ;
+-------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; 2.003 ; op1[0]                         ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.063      ; 2.223      ;
; 2.049 ; op1[0]                         ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.452      ; 2.658      ;
; 2.077 ; op1[0]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.085      ; 2.319      ;
; 2.086 ; op1[0]                         ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.085      ; 2.328      ;
; 2.189 ; op1[1]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.085      ; 2.431      ;
; 2.198 ; op1[1]                         ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.085      ; 2.440      ;
; 2.214 ; op1[2]                         ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.064      ; 2.435      ;
; 2.233 ; op1[3]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.064      ; 2.454      ;
; 2.255 ; op1[0]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.478      ; 2.890      ;
; 2.268 ; op1[0]                         ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.478      ; 2.903      ;
; 2.274 ; op1[1]                         ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.063      ; 2.494      ;
; 2.321 ; op1[1]                         ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.452      ; 2.930      ;
; 2.341 ; op1[0]                         ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.063      ; 2.561      ;
; 2.367 ; op1[1]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.478      ; 3.002      ;
; 2.380 ; op1[1]                         ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.478      ; 3.015      ;
; 2.388 ; op1[0]                         ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.452      ; 2.997      ;
; 2.396 ; op1[2]                         ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.457      ; 3.010      ;
; 2.411 ; op1[3]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.457      ; 3.025      ;
; 2.451 ; MAR[2]                         ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.134      ; 2.742      ;
; 2.483 ; MAR[2]                         ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.156      ; 2.796      ;
; 2.487 ; op1[2]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.064      ; 2.708      ;
; 2.497 ; MAR[2]                         ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.523      ; 3.177      ;
; 2.525 ; MAR[0]                         ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.096      ; 2.778      ;
; 2.611 ; MAR[2]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.156      ; 2.924      ;
; 2.665 ; MAR[2]                         ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.549      ; 3.371      ;
; 2.665 ; op1[2]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.457      ; 3.279      ;
; 2.707 ; MAR[0]                         ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.489      ; 3.353      ;
; 2.726 ; MAR[1]                         ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.096      ; 2.979      ;
; 2.734 ; MAR[1]                         ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.074      ; 2.965      ;
; 2.752 ; MAR[1]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.096      ; 3.005      ;
; 2.773 ; MAR[0]                         ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.074      ; 3.004      ;
; 2.780 ; MAR[1]                         ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.463      ; 3.400      ;
; 2.787 ; MAR[0]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.096      ; 3.040      ;
; 2.789 ; MAR[2]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.549      ; 3.495      ;
; 2.819 ; MAR[0]                         ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.463      ; 3.439      ;
; 2.837 ; MAR[1]                         ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.074      ; 3.068      ;
; 2.876 ; MAR[2]                         ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.134      ; 3.167      ;
; 2.884 ; MAR[1]                         ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.463      ; 3.504      ;
; 2.908 ; MAR[1]                         ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.489      ; 3.554      ;
; 2.923 ; MAR[2]                         ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.523      ; 3.603      ;
; 2.930 ; MAR[1]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.489      ; 3.576      ;
; 2.952 ; MAR[0]                         ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.074      ; 3.183      ;
; 2.965 ; MAR[0]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.489      ; 3.611      ;
; 2.999 ; MAR[0]                         ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.463      ; 3.619      ;
; 5.429 ; asynch_ram:RAM|ram_block[7][3] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.561     ; 2.565      ;
; 5.567 ; asynch_ram:RAM|ram_block[4][3] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.509     ; 2.755      ;
; 5.607 ; asynch_ram:RAM|ram_block[7][3] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.168     ; 3.136      ;
; 5.697 ; asynch_ram:RAM|ram_block[3][0] ; op1[0]         ; ram_load     ; clock       ; -0.500       ; -2.731     ; 2.663      ;
; 5.725 ; asynch_ram:RAM|ram_block[6][3] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.712     ; 2.710      ;
; 5.743 ; asynch_ram:RAM|ram_block[3][0] ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.342     ; 3.098      ;
; 5.745 ; asynch_ram:RAM|ram_block[4][3] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.116     ; 3.326      ;
; 5.776 ; asynch_ram:RAM|ram_block[7][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.412     ; 3.061      ;
; 5.788 ; asynch_ram:RAM|ram_block[3][0] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.709     ; 2.776      ;
; 5.799 ; asynch_ram:RAM|ram_block[7][0] ; op1[0]         ; ram_load     ; clock       ; -0.500       ; -2.435     ; 3.061      ;
; 5.807 ; asynch_ram:RAM|ram_block[3][0] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.709     ; 2.795      ;
; 5.809 ; asynch_ram:RAM|ram_block[5][1] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.381     ; 3.125      ;
; 5.830 ; asynch_ram:RAM|ram_block[5][1] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.381     ; 3.146      ;
; 5.845 ; asynch_ram:RAM|ram_block[7][0] ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.046     ; 3.496      ;
; 5.854 ; asynch_ram:RAM|ram_block[4][0] ; op1[0]         ; ram_load     ; clock       ; -0.500       ; -2.400     ; 3.151      ;
; 5.861 ; asynch_ram:RAM|ram_block[3][3] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.505     ; 3.053      ;
; 5.900 ; asynch_ram:RAM|ram_block[4][0] ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.011     ; 3.586      ;
; 5.903 ; asynch_ram:RAM|ram_block[6][3] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.319     ; 3.281      ;
; 5.914 ; asynch_ram:RAM|ram_block[5][3] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.587     ; 3.024      ;
; 5.915 ; asynch_ram:RAM|ram_block[5][1] ; op1[1]         ; ram_load     ; clock       ; -0.500       ; -2.403     ; 3.209      ;
; 5.934 ; asynch_ram:RAM|ram_block[7][0] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.413     ; 3.218      ;
; 5.940 ; asynch_ram:RAM|ram_block[5][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.372     ; 3.265      ;
; 5.942 ; asynch_ram:RAM|ram_block[3][1] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.506     ; 3.133      ;
; 5.955 ; asynch_ram:RAM|ram_block[7][0] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.413     ; 3.239      ;
; 5.958 ; asynch_ram:RAM|ram_block[7][2] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.019     ; 3.636      ;
; 5.961 ; asynch_ram:RAM|ram_block[3][1] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.506     ; 3.152      ;
; 5.962 ; asynch_ram:RAM|ram_block[5][1] ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.014     ; 3.645      ;
; 5.970 ; asynch_ram:RAM|ram_block[3][0] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.316     ; 3.351      ;
; 5.985 ; asynch_ram:RAM|ram_block[3][0] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.316     ; 3.366      ;
; 5.989 ; asynch_ram:RAM|ram_block[4][0] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.378     ; 3.308      ;
; 5.991 ; asynch_ram:RAM|ram_block[5][1] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.988     ; 3.700      ;
; 6.002 ; asynch_ram:RAM|ram_block[4][0] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.378     ; 3.321      ;
; 6.007 ; asynch_ram:RAM|ram_block[2][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.754     ; 2.950      ;
; 6.008 ; asynch_ram:RAM|ram_block[5][1] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.988     ; 3.717      ;
; 6.038 ; asynch_ram:RAM|ram_block[7][2] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.412     ; 3.323      ;
; 6.039 ; asynch_ram:RAM|ram_block[3][3] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.112     ; 3.624      ;
; 6.046 ; asynch_ram:RAM|ram_block[3][1] ; op1[1]         ; ram_load     ; clock       ; -0.500       ; -2.528     ; 3.215      ;
; 6.048 ; asynch_ram:RAM|ram_block[4][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.580     ; 3.165      ;
; 6.071 ; asynch_ram:RAM|ram_block[3][0] ; op1[1]         ; ram_load     ; clock       ; -0.500       ; -2.731     ; 3.037      ;
; 6.092 ; asynch_ram:RAM|ram_block[5][3] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.194     ; 3.595      ;
; 6.092 ; asynch_ram:RAM|ram_block[3][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.506     ; 3.283      ;
; 6.093 ; asynch_ram:RAM|ram_block[3][1] ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.139     ; 3.651      ;
; 6.098 ; asynch_ram:RAM|ram_block[5][0] ; op1[0]         ; ram_load     ; clock       ; -0.500       ; -2.524     ; 3.271      ;
; 6.099 ; asynch_ram:RAM|ram_block[1][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.640     ; 3.156      ;
; 6.116 ; asynch_ram:RAM|ram_block[7][0] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.020     ; 3.793      ;
; 6.118 ; asynch_ram:RAM|ram_block[3][0] ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.342     ; 3.473      ;
; 6.122 ; asynch_ram:RAM|ram_block[5][2] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.979     ; 3.840      ;
; 6.124 ; asynch_ram:RAM|ram_block[3][1] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.113     ; 3.708      ;
; 6.133 ; asynch_ram:RAM|ram_block[7][0] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.020     ; 3.810      ;
; 6.139 ; asynch_ram:RAM|ram_block[3][1] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.113     ; 3.723      ;
; 6.144 ; asynch_ram:RAM|ram_block[5][0] ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.135     ; 3.706      ;
; 6.158 ; asynch_ram:RAM|ram_block[6][0] ; op1[0]         ; ram_load     ; clock       ; -0.500       ; -2.500     ; 3.355      ;
; 6.168 ; asynch_ram:RAM|ram_block[1][0] ; op1[0]         ; ram_load     ; clock       ; -0.500       ; -2.926     ; 2.939      ;
; 6.171 ; asynch_ram:RAM|ram_block[4][0] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.985     ; 3.883      ;
; 6.180 ; asynch_ram:RAM|ram_block[4][0] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.985     ; 3.892      ;
; 6.184 ; asynch_ram:RAM|ram_block[6][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.508     ; 3.373      ;
+-------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; MAR[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; MAR[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; MAR[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[0]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[1]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[2]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[3]~reg0              ;
; 0.146  ; 0.330        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[0]~reg0              ;
; 0.146  ; 0.330        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[1]~reg0              ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[2]~reg0              ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[3]~reg0              ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[0]                      ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[1]                      ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; MAR[2]                      ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[2]                      ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[3]                      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; MAR[0]                      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; MAR[1]                      ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[0]~reg0|clk          ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[1]~reg0|clk          ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[2]~reg0|clk          ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[3]~reg0|clk          ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[0]|clk                  ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[1]|clk                  ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; MAR[2]|clk                  ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[2]|clk                  ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[3]|clk                  ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; MAR[0]|clk                  ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; MAR[1]|clk                  ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clock ; Rise       ; MAR[0]                      ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clock ; Rise       ; MAR[1]                      ;
; 0.434  ; 0.650        ; 0.216          ; High Pulse Width ; clock ; Rise       ; MAR[2]                      ;
; 0.435  ; 0.651        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[0]                      ;
; 0.435  ; 0.651        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[1]                      ;
; 0.435  ; 0.651        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[2]                      ;
; 0.435  ; 0.651        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[3]                      ;
; 0.449  ; 0.665        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[2]~reg0              ;
; 0.449  ; 0.665        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[3]~reg0              ;
; 0.452  ; 0.668        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[0]~reg0              ;
; 0.452  ; 0.668        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[1]~reg0              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clock ; Rise       ; MAR[0]|clk                  ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clock ; Rise       ; MAR[1]|clk                  ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o               ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; clock ; Rise       ; MAR[2]|clk                  ;
; 0.675  ; 0.675        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[0]|clk                  ;
; 0.675  ; 0.675        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[1]|clk                  ;
; 0.675  ; 0.675        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[2]|clk                  ;
; 0.675  ; 0.675        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[3]|clk                  ;
; 0.689  ; 0.689        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[2]~reg0|clk          ;
; 0.689  ; 0.689        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[3]~reg0|clk          ;
; 0.692  ; 0.692        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[0]~reg0|clk          ;
; 0.692  ; 0.692        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[1]~reg0|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ram_load'                                                              ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ram_load ; Rise       ; ram_load                       ;
; 0.190  ; 0.190        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][0]|datab      ;
; 0.194  ; 0.194        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[6][3] ;
; 0.201  ; 0.201        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][3]|datab      ;
; 0.203  ; 0.203        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][1]|datad      ;
; 0.203  ; 0.203        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][3]|datad      ;
; 0.210  ; 0.210        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][2]|datad      ;
; 0.210  ; 0.210        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[0][0] ;
; 0.211  ; 0.211        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][0]|datac      ;
; 0.211  ; 0.211        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][1]|datad      ;
; 0.211  ; 0.211        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[3][0] ;
; 0.212  ; 0.212        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][1]|datac      ;
; 0.212  ; 0.212        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][0]|datad      ;
; 0.214  ; 0.214        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][2]|datad      ;
; 0.214  ; 0.214        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[0][1] ;
; 0.223  ; 0.223        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[3][1] ;
; 0.223  ; 0.223        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[3][3] ;
; 0.224  ; 0.224        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][2]|datad      ;
; 0.224  ; 0.224        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][3]|datad      ;
; 0.230  ; 0.230        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[3][2] ;
; 0.231  ; 0.231        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[1][0] ;
; 0.231  ; 0.231        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[6][1] ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[6][0] ;
; 0.234  ; 0.234        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[6][2] ;
; 0.236  ; 0.236        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[2][3] ;
; 0.237  ; 0.237        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][3]|datac      ;
; 0.241  ; 0.241        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][0]|datad      ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][1]|datad      ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][2]|datad      ;
; 0.244  ; 0.244        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[0][2] ;
; 0.244  ; 0.244        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[0][3] ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3clkctrl|inclk[0] ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3clkctrl|outclk   ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5clkctrl|inclk[0] ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5clkctrl|outclk   ;
; 0.253  ; 0.253        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[1][1] ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][0]|dataa      ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][1]|dataa      ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2clkctrl|inclk[0] ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2clkctrl|outclk   ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[2][0] ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[2][1] ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[2][2] ;
; 0.266  ; 0.266        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[1][3] ;
; 0.267  ; 0.267        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][3]|datac      ;
; 0.277  ; 0.277        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][2]|datad      ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0clkctrl|inclk[0] ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0clkctrl|outclk   ;
; 0.285  ; 0.285        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[7][1] ;
; 0.286  ; 0.286        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][1]|datac      ;
; 0.287  ; 0.287        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[7][3] ;
; 0.288  ; 0.288        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][3]|datac      ;
; 0.290  ; 0.290        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][2]|datad      ;
; 0.291  ; 0.291        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][0]|datad      ;
; 0.297  ; 0.297        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[1][2] ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m1[2]|datac                ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m2[1]|datac                ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m1[3]|datac                ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m2[0]|datac                ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m2[2]|datac                ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m2[3]|datac                ;
; 0.310  ; 0.310        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[7][2] ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m1[0]|datab                ;
; 0.311  ; 0.311        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[7][0] ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m1[1]|datac                ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0|combout         ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1clkctrl|inclk[0] ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1clkctrl|outclk   ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m1[0]           ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m1[2]           ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m2[1]           ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m1[3]           ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m2[0]           ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m2[2]           ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m2[3]           ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5|combout         ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][2]|datab      ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][3]|dataa      ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m1[1]           ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7|combout         ;
; 0.326  ; 0.326        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[4][3] ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3|combout         ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7clkctrl|inclk[0] ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7clkctrl|outclk   ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][3]|datac      ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][1]|datad      ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[5][0] ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][0]|datac      ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][0]|datad      ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|o               ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4|datab           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1|datab           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2|datab           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3|datab           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][1]|datad      ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0|datab           ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7|datab           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5|datab           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6|datab           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][2]|datad      ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; MAR_in[*]   ; clock      ; 2.128 ; 2.577 ; Rise       ; clock           ;
;  MAR_in[0]  ; clock      ; 2.128 ; 2.577 ; Rise       ; clock           ;
;  MAR_in[1]  ; clock      ; 2.015 ; 2.518 ; Rise       ; clock           ;
;  MAR_in[2]  ; clock      ; 1.927 ; 2.345 ; Rise       ; clock           ;
; ac_load     ; clock      ; 3.063 ; 3.600 ; Rise       ; clock           ;
; alu_sel[*]  ; clock      ; 5.491 ; 6.034 ; Rise       ; clock           ;
;  alu_sel[0] ; clock      ; 5.491 ; 6.034 ; Rise       ; clock           ;
;  alu_sel[1] ; clock      ; 5.265 ; 5.911 ; Rise       ; clock           ;
;  alu_sel[2] ; clock      ; 4.723 ; 5.309 ; Rise       ; clock           ;
; input[*]    ; clock      ; 2.791 ; 3.404 ; Rise       ; clock           ;
;  input[0]   ; clock      ; 2.156 ; 2.640 ; Rise       ; clock           ;
;  input[1]   ; clock      ; 2.791 ; 3.404 ; Rise       ; clock           ;
;  input[2]   ; clock      ; 2.557 ; 3.118 ; Rise       ; clock           ;
;  input[3]   ; clock      ; 2.454 ; 2.950 ; Rise       ; clock           ;
; input_sel   ; clock      ; 2.513 ; 3.008 ; Rise       ; clock           ;
; mar_load    ; clock      ; 2.367 ; 2.789 ; Rise       ; clock           ;
; alu_sel[*]  ; ram_load   ; 5.071 ; 5.584 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 5.071 ; 5.584 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 4.923 ; 5.569 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 4.381 ; 4.967 ; Fall       ; ram_load        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; MAR_in[*]   ; clock      ; -1.565 ; -1.961 ; Rise       ; clock           ;
;  MAR_in[0]  ; clock      ; -1.765 ; -2.200 ; Rise       ; clock           ;
;  MAR_in[1]  ; clock      ; -1.653 ; -2.144 ; Rise       ; clock           ;
;  MAR_in[2]  ; clock      ; -1.565 ; -1.961 ; Rise       ; clock           ;
; ac_load     ; clock      ; -1.975 ; -2.450 ; Rise       ; clock           ;
; alu_sel[*]  ; clock      ; -2.797 ; -3.308 ; Rise       ; clock           ;
;  alu_sel[0] ; clock      ; -2.797 ; -3.308 ; Rise       ; clock           ;
;  alu_sel[1] ; clock      ; -3.013 ; -3.529 ; Rise       ; clock           ;
;  alu_sel[2] ; clock      ; -2.921 ; -3.418 ; Rise       ; clock           ;
; input[*]    ; clock      ; -1.709 ; -2.159 ; Rise       ; clock           ;
;  input[0]   ; clock      ; -1.709 ; -2.159 ; Rise       ; clock           ;
;  input[1]   ; clock      ; -2.270 ; -2.834 ; Rise       ; clock           ;
;  input[2]   ; clock      ; -1.908 ; -2.438 ; Rise       ; clock           ;
;  input[3]   ; clock      ; -1.862 ; -2.339 ; Rise       ; clock           ;
; input_sel   ; clock      ; -1.737 ; -2.181 ; Rise       ; clock           ;
; mar_load    ; clock      ; -2.067 ; -2.433 ; Rise       ; clock           ;
; alu_sel[*]  ; ram_load   ; -0.504 ; -0.949 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; -0.504 ; -0.949 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; -0.795 ; -1.311 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; -0.695 ; -1.173 ; Fall       ; ram_load        ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_chk[*]  ; clock      ; 10.552 ; 10.682 ; Rise       ; clock           ;
;  data_chk[0] ; clock      ; 9.987  ; 10.013 ; Rise       ; clock           ;
;  data_chk[1] ; clock      ; 10.552 ; 10.682 ; Rise       ; clock           ;
;  data_chk[2] ; clock      ; 10.191 ; 10.215 ; Rise       ; clock           ;
;  data_chk[3] ; clock      ; 10.535 ; 10.605 ; Rise       ; clock           ;
; output[*]    ; clock      ; 7.836  ; 8.017  ; Rise       ; clock           ;
;  output[0]   ; clock      ; 6.639  ; 6.724  ; Rise       ; clock           ;
;  output[1]   ; clock      ; 7.836  ; 8.017  ; Rise       ; clock           ;
;  output[2]   ; clock      ; 6.669  ; 6.731  ; Rise       ; clock           ;
;  output[3]   ; clock      ; 6.612  ; 6.651  ; Rise       ; clock           ;
; m1_out[*]    ; ram_load   ; 7.196  ; 7.309  ; Rise       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 7.196  ; 7.309  ; Rise       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 5.526  ; 5.506  ; Rise       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 5.747  ; 5.734  ; Rise       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 5.880  ; 5.834  ; Rise       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 7.372  ; 7.410  ; Rise       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 5.915  ; 5.869  ; Rise       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 6.066  ; 6.032  ; Rise       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 7.372  ; 7.410  ; Rise       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 6.006  ; 5.973  ; Rise       ; ram_load        ;
; data_chk[*]  ; ram_load   ; 13.173 ; 13.247 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 12.557 ; 12.583 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 13.126 ; 13.247 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 12.738 ; 12.762 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 13.173 ; 13.243 ; Fall       ; ram_load        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_chk[*]  ; clock      ; 7.770  ; 7.800  ; Rise       ; clock           ;
;  data_chk[0] ; clock      ; 8.005  ; 8.061  ; Rise       ; clock           ;
;  data_chk[1] ; clock      ; 8.149  ; 8.234  ; Rise       ; clock           ;
;  data_chk[2] ; clock      ; 7.770  ; 7.800  ; Rise       ; clock           ;
;  data_chk[3] ; clock      ; 8.094  ; 8.169  ; Rise       ; clock           ;
; output[*]    ; clock      ; 6.395  ; 6.431  ; Rise       ; clock           ;
;  output[0]   ; clock      ; 6.419  ; 6.500  ; Rise       ; clock           ;
;  output[1]   ; clock      ; 7.568  ; 7.741  ; Rise       ; clock           ;
;  output[2]   ; clock      ; 6.448  ; 6.506  ; Rise       ; clock           ;
;  output[3]   ; clock      ; 6.395  ; 6.431  ; Rise       ; clock           ;
; m1_out[*]    ; ram_load   ; 5.360  ; 5.340  ; Rise       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 7.011  ; 7.122  ; Rise       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 5.360  ; 5.340  ; Rise       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 5.572  ; 5.558  ; Rise       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 5.702  ; 5.656  ; Rise       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 5.736  ; 5.691  ; Rise       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 5.736  ; 5.691  ; Rise       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 5.880  ; 5.846  ; Rise       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 7.184  ; 7.222  ; Rise       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 5.821  ; 5.788  ; Rise       ; ram_load        ;
; data_chk[*]  ; ram_load   ; 10.998 ; 11.058 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 11.251 ; 11.277 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 11.342 ; 11.427 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 11.012 ; 11.058 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 10.998 ; 11.096 ; Fall       ; ram_load        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; alu_sel[0] ; data_chk[0] ; 10.665 ; 10.654 ; 11.208 ; 11.211 ;
; alu_sel[0] ; data_chk[1] ; 11.133 ; 11.214 ; 11.676 ; 11.757 ;
; alu_sel[0] ; data_chk[2] ; 10.733 ; 10.757 ; 11.246 ; 11.270 ;
; alu_sel[0] ; data_chk[3] ; 11.077 ; 11.147 ; 11.590 ; 11.660 ;
; alu_sel[1] ; data_chk[0] ; 10.628 ; 10.707 ; 11.225 ; 11.264 ;
; alu_sel[1] ; data_chk[1] ; 10.692 ; 10.773 ; 11.226 ; 11.315 ;
; alu_sel[1] ; data_chk[2] ; 10.570 ; 10.609 ; 11.216 ; 11.255 ;
; alu_sel[1] ; data_chk[3] ; 10.615 ; 10.685 ; 11.082 ; 11.152 ;
; alu_sel[2] ; data_chk[0] ; 10.086 ; 10.165 ; 10.623 ; 10.662 ;
; alu_sel[2] ; data_chk[1] ; 10.111 ; 10.192 ; 10.624 ; 10.713 ;
; alu_sel[2] ; data_chk[2] ; 10.028 ; 10.067 ; 10.614 ; 10.653 ;
; alu_sel[2] ; data_chk[3] ; 10.022 ; 10.092 ; 10.525 ; 10.595 ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+-------------+-------+--------+--------+--------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF     ;
+------------+-------------+-------+--------+--------+--------+
; alu_sel[0] ; data_chk[0] ; 8.811 ; 8.868  ; 9.322  ; 9.409  ;
; alu_sel[0] ; data_chk[1] ; 9.365 ; 9.548  ; 9.884  ; 9.937  ;
; alu_sel[0] ; data_chk[2] ; 8.800 ; 8.881  ; 9.352  ; 9.380  ;
; alu_sel[0] ; data_chk[3] ; 9.068 ; 9.164  ; 9.513  ; 9.639  ;
; alu_sel[1] ; data_chk[0] ; 9.027 ; 9.112  ; 9.543  ; 9.576  ;
; alu_sel[1] ; data_chk[1] ; 9.878 ; 10.002 ; 10.329 ; 10.434 ;
; alu_sel[1] ; data_chk[2] ; 9.171 ; 9.240  ; 9.679  ; 9.729  ;
; alu_sel[1] ; data_chk[3] ; 9.560 ; 9.684  ; 10.049 ; 10.121 ;
; alu_sel[2] ; data_chk[0] ; 8.935 ; 8.934  ; 9.441  ; 9.431  ;
; alu_sel[2] ; data_chk[1] ; 9.451 ; 9.535  ; 9.902  ; 10.016 ;
; alu_sel[2] ; data_chk[2] ; 8.896 ; 8.936  ; 9.455  ; 9.436  ;
; alu_sel[2] ; data_chk[3] ; 9.334 ; 9.398  ; 9.776  ; 9.900  ;
+------------+-------------+-------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 105.37 MHz ; 105.37 MHz      ; ram_load   ;      ;
; 222.12 MHz ; 222.12 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clock    ; -6.254 ; -47.811        ;
; ram_load ; -5.391 ; -158.435       ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; ram_load ; 0.033 ; 0.000          ;
; clock    ; 1.842 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clock    ; -3.000 ; -14.000                      ;
; ram_load ; -3.000 ; -3.000                       ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                            ;
+--------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -6.254 ; asynch_ram:RAM|ram_block[6][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.065     ; 4.664      ;
; -6.186 ; asynch_ram:RAM|ram_block[6][1] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.413     ; 4.248      ;
; -6.177 ; asynch_ram:RAM|ram_block[0][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.160     ; 4.492      ;
; -6.150 ; asynch_ram:RAM|ram_block[6][1] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.047     ; 4.578      ;
; -6.124 ; asynch_ram:RAM|ram_block[2][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.295     ; 4.304      ;
; -6.122 ; asynch_ram:RAM|ram_block[0][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.296     ; 4.301      ;
; -6.114 ; asynch_ram:RAM|ram_block[6][1] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.047     ; 4.542      ;
; -6.056 ; asynch_ram:RAM|ram_block[2][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.643     ; 3.888      ;
; -6.054 ; asynch_ram:RAM|ram_block[0][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.644     ; 3.885      ;
; -6.038 ; asynch_ram:RAM|ram_block[1][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.459     ; 4.054      ;
; -5.989 ; asynch_ram:RAM|ram_block[0][2] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.506     ; 3.958      ;
; -5.979 ; asynch_ram:RAM|ram_block[6][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.066     ; 4.388      ;
; -5.970 ; asynch_ram:RAM|ram_block[1][1] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.807     ; 3.638      ;
; -5.969 ; asynch_ram:RAM|ram_block[6][1] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.393     ; 4.051      ;
; -5.948 ; asynch_ram:RAM|ram_block[2][0] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.277     ; 4.146      ;
; -5.946 ; asynch_ram:RAM|ram_block[0][0] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.278     ; 4.143      ;
; -5.941 ; asynch_ram:RAM|ram_block[1][1] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.441     ; 3.975      ;
; -5.940 ; asynch_ram:RAM|ram_block[6][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.077     ; 4.338      ;
; -5.932 ; asynch_ram:RAM|ram_block[4][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.014     ; 4.393      ;
; -5.927 ; asynch_ram:RAM|ram_block[5][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.119     ; 4.283      ;
; -5.926 ; asynch_ram:RAM|ram_block[6][1] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.393     ; 4.008      ;
; -5.919 ; asynch_ram:RAM|ram_block[1][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.478     ; 3.916      ;
; -5.911 ; asynch_ram:RAM|ram_block[6][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.414     ; 3.972      ;
; -5.905 ; asynch_ram:RAM|ram_block[1][1] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.441     ; 3.939      ;
; -5.903 ; asynch_ram:RAM|ram_block[0][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.160     ; 4.218      ;
; -5.877 ; asynch_ram:RAM|ram_block[6][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.077     ; 4.275      ;
; -5.864 ; asynch_ram:RAM|ram_block[4][1] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.362     ; 3.977      ;
; -5.862 ; asynch_ram:RAM|ram_block[2][0] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.277     ; 4.060      ;
; -5.860 ; asynch_ram:RAM|ram_block[0][0] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.278     ; 4.057      ;
; -5.859 ; asynch_ram:RAM|ram_block[5][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.467     ; 3.867      ;
; -5.851 ; asynch_ram:RAM|ram_block[1][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.826     ; 3.500      ;
; -5.844 ; asynch_ram:RAM|ram_block[7][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.145     ; 4.174      ;
; -5.842 ; asynch_ram:RAM|ram_block[1][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.198     ; 4.119      ;
; -5.838 ; asynch_ram:RAM|ram_block[4][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.183     ; 4.130      ;
; -5.828 ; asynch_ram:RAM|ram_block[4][1] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.996     ; 4.307      ;
; -5.823 ; asynch_ram:RAM|ram_block[3][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.077     ; 4.221      ;
; -5.803 ; asynch_ram:RAM|ram_block[6][0] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.048     ; 4.230      ;
; -5.792 ; asynch_ram:RAM|ram_block[4][1] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.996     ; 4.271      ;
; -5.788 ; asynch_ram:RAM|ram_block[0][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.288     ; 3.975      ;
; -5.784 ; asynch_ram:RAM|ram_block[2][3] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.448     ; 3.811      ;
; -5.778 ; asynch_ram:RAM|ram_block[0][3] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.165     ; 4.088      ;
; -5.776 ; asynch_ram:RAM|ram_block[7][1] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.493     ; 3.758      ;
; -5.775 ; asynch_ram:RAM|ram_block[4][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.183     ; 4.067      ;
; -5.768 ; asynch_ram:RAM|ram_block[2][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.330     ; 3.913      ;
; -5.762 ; asynch_ram:RAM|ram_block[2][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.348     ; 3.889      ;
; -5.760 ; asynch_ram:RAM|ram_block[1][1] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.787     ; 3.448      ;
; -5.760 ; asynch_ram:RAM|ram_block[2][0] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.623     ; 3.612      ;
; -5.758 ; asynch_ram:RAM|ram_block[0][0] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.624     ; 3.609      ;
; -5.752 ; asynch_ram:RAM|ram_block[6][2] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.423     ; 3.804      ;
; -5.751 ; asynch_ram:RAM|ram_block[5][0] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.101     ; 4.125      ;
; -5.743 ; asynch_ram:RAM|ram_block[1][0] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.460     ; 3.758      ;
; -5.741 ; asynch_ram:RAM|ram_block[7][1] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.127     ; 4.089      ;
; -5.726 ; asynch_ram:RAM|ram_block[4][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.011     ; 4.190      ;
; -5.723 ; asynch_ram:RAM|ram_block[0][2] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.506     ; 3.692      ;
; -5.720 ; asynch_ram:RAM|ram_block[0][1] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.636     ; 3.559      ;
; -5.717 ; asynch_ram:RAM|ram_block[1][1] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.787     ; 3.405      ;
; -5.717 ; asynch_ram:RAM|ram_block[6][0] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.048     ; 4.144      ;
; -5.710 ; asynch_ram:RAM|ram_block[1][3] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.300     ; 3.885      ;
; -5.705 ; asynch_ram:RAM|ram_block[7][1] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.127     ; 4.053      ;
; -5.702 ; asynch_ram:RAM|ram_block[2][1] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.330     ; 3.847      ;
; -5.697 ; asynch_ram:RAM|ram_block[6][2] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.423     ; 3.749      ;
; -5.694 ; asynch_ram:RAM|ram_block[2][1] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.696     ; 3.473      ;
; -5.691 ; asynch_ram:RAM|ram_block[0][1] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.270     ; 3.896      ;
; -5.687 ; asynch_ram:RAM|ram_block[5][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.976     ; 4.186      ;
; -5.682 ; asynch_ram:RAM|ram_block[2][0] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.623     ; 3.534      ;
; -5.680 ; asynch_ram:RAM|ram_block[0][0] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.624     ; 3.531      ;
; -5.668 ; asynch_ram:RAM|ram_block[7][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.031     ; 4.112      ;
; -5.666 ; asynch_ram:RAM|ram_block[2][1] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.330     ; 3.811      ;
; -5.665 ; asynch_ram:RAM|ram_block[5][0] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.101     ; 4.039      ;
; -5.658 ; asynch_ram:RAM|ram_block[4][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.359     ; 3.774      ;
; -5.657 ; asynch_ram:RAM|ram_block[1][0] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.460     ; 3.672      ;
; -5.655 ; asynch_ram:RAM|ram_block[0][1] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.270     ; 3.860      ;
; -5.654 ; asynch_ram:RAM|ram_block[1][2] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.544     ; 3.585      ;
; -5.650 ; asynch_ram:RAM|ram_block[4][2] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.529     ; 3.596      ;
; -5.647 ; asynch_ram:RAM|ram_block[4][1] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.342     ; 3.780      ;
; -5.635 ; asynch_ram:RAM|ram_block[3][2] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.423     ; 3.687      ;
; -5.623 ; asynch_ram:RAM|ram_block[5][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.976     ; 4.122      ;
; -5.615 ; asynch_ram:RAM|ram_block[6][0] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.394     ; 3.696      ;
; -5.604 ; asynch_ram:RAM|ram_block[4][1] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.342     ; 3.737      ;
; -5.600 ; asynch_ram:RAM|ram_block[7][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.379     ; 3.696      ;
; -5.599 ; asynch_ram:RAM|ram_block[7][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.013     ; 4.061      ;
; -5.596 ; asynch_ram:RAM|ram_block[2][3] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.794     ; 3.277      ;
; -5.595 ; asynch_ram:RAM|ram_block[4][2] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.529     ; 3.541      ;
; -5.590 ; asynch_ram:RAM|ram_block[0][3] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.511     ; 3.554      ;
; -5.580 ; asynch_ram:RAM|ram_block[2][2] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.676     ; 3.379      ;
; -5.574 ; asynch_ram:RAM|ram_block[2][0] ; output[0]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.295     ; 3.754      ;
; -5.568 ; asynch_ram:RAM|ram_block[1][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.198     ; 3.845      ;
; -5.568 ; asynch_ram:RAM|ram_block[0][0] ; output[0]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.296     ; 3.747      ;
; -5.563 ; asynch_ram:RAM|ram_block[5][0] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.447     ; 3.591      ;
; -5.560 ; asynch_ram:RAM|ram_block[7][1] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.473     ; 3.562      ;
; -5.555 ; asynch_ram:RAM|ram_block[1][0] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.806     ; 3.224      ;
; -5.550 ; asynch_ram:RAM|ram_block[4][0] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.993     ; 4.032      ;
; -5.549 ; asynch_ram:RAM|ram_block[3][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.077     ; 3.947      ;
; -5.537 ; asynch_ram:RAM|ram_block[6][0] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.394     ; 3.618      ;
; -5.536 ; asynch_ram:RAM|ram_block[7][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -2.013     ; 3.998      ;
; -5.522 ; asynch_ram:RAM|ram_block[1][3] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.646     ; 3.351      ;
; -5.521 ; asynch_ram:RAM|ram_block[2][1] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.676     ; 3.320      ;
; -5.517 ; asynch_ram:RAM|ram_block[7][1] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.473     ; 3.519      ;
; -5.512 ; asynch_ram:RAM|ram_block[2][0] ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -2.643     ; 3.344      ;
; -5.510 ; asynch_ram:RAM|ram_block[0][1] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.616     ; 3.369      ;
+--------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ram_load'                                                                                                         ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -5.391 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.013     ; 4.380      ;
; -5.182 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.407     ; 3.777      ;
; -5.132 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.126     ; 4.008      ;
; -5.106 ; asynch_ram:RAM|ram_block[6][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.043     ; 4.065      ;
; -5.091 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.243     ; 3.850      ;
; -5.089 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.244     ; 3.847      ;
; -4.982 ; asynch_ram:RAM|ram_block[7][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.093     ; 3.891      ;
; -4.969 ; asynch_ram:RAM|ram_block[4][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.138      ; 4.109      ;
; -4.946 ; asynch_ram:RAM|ram_block[6][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.014     ; 3.934      ;
; -4.943 ; asynch_ram:RAM|ram_block[2][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.296     ; 3.649      ;
; -4.932 ; asynch_ram:RAM|ram_block[0][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.236     ; 3.698      ;
; -4.904 ; asynch_ram:RAM|ram_block[4][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.049     ; 3.857      ;
; -4.894 ; asynch_ram:RAM|ram_block[5][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.067     ; 3.829      ;
; -4.886 ; asynch_ram:RAM|ram_block[1][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.426     ; 3.462      ;
; -4.852 ; asynch_ram:RAM|ram_block[5][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.058      ; 3.912      ;
; -4.797 ; asynch_ram:RAM|ram_block[1][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.164     ; 3.635      ;
; -4.778 ; asynch_ram:RAM|ram_block[3][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.043     ; 3.737      ;
; -4.765 ; asynch_ram:RAM|ram_block[7][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.021      ; 3.788      ;
; -4.723 ; asynch_ram:RAM|ram_block[2][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.296     ; 3.429      ;
; -4.691 ; asynch_ram:RAM|ram_block[3][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.042     ; 3.651      ;
; -4.635 ; asynch_ram:RAM|ram_block[7][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.021      ; 3.658      ;
; -4.593 ; asynch_ram:RAM|ram_block[4][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.141      ; 3.736      ;
; -4.548 ; asynch_ram:RAM|ram_block[5][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.050      ; 3.600      ;
; -4.455 ; asynch_ram:RAM|ram_block[3][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.233     ; 3.224      ;
; -4.439 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.184     ; 4.461      ;
; -4.403 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.150     ; 4.459      ;
; -4.368 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.071     ; 4.503      ;
; -4.335 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.132     ; 4.298      ;
; -4.332 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.037     ; 4.501      ;
; -4.317 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.036     ; 4.260      ;
; -4.303 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.421     ; 4.075      ;
; -4.301 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.422     ; 4.072      ;
; -4.290 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.369     ; 3.900      ;
; -4.288 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.370     ; 3.897      ;
; -4.272 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.019     ; 4.348      ;
; -4.271 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[6][3] ; ram_load     ; ram_load    ; 1.000        ; -0.044     ; 4.458      ;
; -4.250 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.171     ; 4.378      ;
; -4.245 ; asynch_ram:RAM|ram_block[1][0] ; asynch_ram:RAM|m1[0]           ; ram_load     ; ram_load    ; 0.500        ; -2.628     ; 0.296      ;
; -4.243 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.206     ; 4.475      ;
; -4.218 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.198     ; 4.323      ;
; -4.210 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.301     ; 4.115      ;
; -4.208 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.302     ; 4.112      ;
; -4.204 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.533     ; 3.650      ;
; -4.202 ; asynch_ram:RAM|ram_block[6][2] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.101     ; 4.307      ;
; -4.195 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[0][2] ; ram_load     ; ram_load    ; 1.000        ; -0.031     ; 4.471      ;
; -4.174 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.267     ; 4.113      ;
; -4.172 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.268     ; 4.110      ;
; -4.166 ; asynch_ram:RAM|ram_block[6][2] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.067     ; 4.305      ;
; -4.159 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.465     ; 3.900      ;
; -4.158 ; asynch_ram:RAM|ram_block[6][0] ; asynch_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.192     ; 4.159      ;
; -4.155 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.026     ; 4.425      ;
; -4.146 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.109     ; 4.474      ;
; -4.123 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.431     ; 3.898      ;
; -4.119 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.224     ; 4.330      ;
; -4.116 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.317     ; 4.003      ;
; -4.111 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.032     ; 4.375      ;
; -4.110 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.318     ; 3.996      ;
; -4.106 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.249     ; 3.952      ;
; -4.106 ; asynch_ram:RAM|ram_block[5][0] ; asynch_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.245     ; 4.054      ;
; -4.104 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.250     ; 3.949      ;
; -4.104 ; asynch_ram:RAM|ram_block[1][2] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.222     ; 4.088      ;
; -4.098 ; asynch_ram:RAM|ram_block[1][0] ; asynch_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.604     ; 3.687      ;
; -4.098 ; asynch_ram:RAM|ram_block[6][2] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.049     ; 4.144      ;
; -4.098 ; asynch_ram:RAM|ram_block[4][1] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.088     ; 3.989      ;
; -4.097 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[6][3] ; ram_load     ; ram_load    ; 1.000        ; 0.172      ; 4.500      ;
; -4.095 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.009     ; 4.275      ;
; -4.093 ; asynch_ram:RAM|ram_block[5][0] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.193     ; 3.879      ;
; -4.091 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.428     ; 3.966      ;
; -4.091 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[6][2] ; ram_load     ; ram_load    ; 1.000        ; -0.007     ; 4.384      ;
; -4.089 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.429     ; 3.963      ;
; -4.085 ; asynch_ram:RAM|ram_block[1][0] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.552     ; 3.512      ;
; -4.085 ; asynch_ram:RAM|ram_block[3][2] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.101     ; 4.190      ;
; -4.073 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; 0.008      ; 4.379      ;
; -4.068 ; asynch_ram:RAM|ram_block[1][2] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.188     ; 4.086      ;
; -4.067 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.110     ; 4.264      ;
; -4.065 ; asynch_ram:RAM|ram_block[6][0] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.072     ; 4.199      ;
; -4.064 ; asynch_ram:RAM|ram_block[4][2] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.173     ; 4.097      ;
; -4.063 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.413     ; 3.745      ;
; -4.059 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[7][0] ; ram_load     ; ram_load    ; 1.000        ; -0.401     ; 3.961      ;
; -4.053 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[7][0] ; ram_load     ; ram_load    ; 1.000        ; -0.402     ; 3.954      ;
; -4.049 ; asynch_ram:RAM|ram_block[3][2] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.067     ; 4.188      ;
; -4.049 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.062     ; 4.189      ;
; -4.048 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.111     ; 4.372      ;
; -4.042 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[6][3] ; ram_load     ; ram_load    ; 1.000        ; -0.161     ; 4.112      ;
; -4.042 ; asynch_ram:RAM|ram_block[6][0] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.037     ; 3.984      ;
; -4.041 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.565     ; 3.775      ;
; -4.040 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[6][3] ; ram_load     ; ram_load    ; 1.000        ; -0.162     ; 4.109      ;
; -4.034 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.600     ; 3.872      ;
; -4.032 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; 0.104      ; 4.325      ;
; -4.030 ; asynch_ram:RAM|ram_block[2][2] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.354     ; 3.882      ;
; -4.030 ; asynch_ram:RAM|ram_block[2][3] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.472     ; 3.764      ;
; -4.029 ; asynch_ram:RAM|ram_block[6][0] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.038     ; 4.197      ;
; -4.024 ; asynch_ram:RAM|ram_block[0][3] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.189     ; 4.041      ;
; -4.013 ; asynch_ram:RAM|ram_block[5][0] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.125     ; 4.094      ;
; -4.010 ; asynch_ram:RAM|ram_block[4][1] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; 0.014      ; 4.230      ;
; -4.010 ; asynch_ram:RAM|ram_block[7][1] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.219     ; 3.770      ;
; -4.005 ; asynch_ram:RAM|ram_block[1][0] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.484     ; 3.727      ;
; -4.002 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.592     ; 3.713      ;
; -4.000 ; asynch_ram:RAM|ram_block[1][2] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.170     ; 3.925      ;
; -4.000 ; asynch_ram:RAM|ram_block[4][2] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.107     ; 4.099      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ram_load'                                                                                    ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.033 ; op1[1]    ; asynch_ram:RAM|ram_block[1][1] ; clock        ; ram_load    ; -0.500       ; 2.807      ; 2.380      ;
; 0.047 ; op1[0]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 2.814      ; 2.401      ;
; 0.083 ; op1[0]    ; asynch_ram:RAM|ram_block[1][1] ; clock        ; ram_load    ; -0.500       ; 2.807      ; 2.430      ;
; 0.124 ; op1[1]    ; asynch_ram:RAM|ram_block[0][1] ; clock        ; ram_load    ; -0.500       ; 2.636      ; 2.300      ;
; 0.154 ; op1[1]    ; asynch_ram:RAM|ram_block[2][1] ; clock        ; ram_load    ; -0.500       ; 2.696      ; 2.390      ;
; 0.159 ; op1[1]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 2.814      ; 2.513      ;
; 0.174 ; op1[0]    ; asynch_ram:RAM|ram_block[0][1] ; clock        ; ram_load    ; -0.500       ; 2.636      ; 2.350      ;
; 0.185 ; op1[0]    ; asynch_ram:RAM|ram_block[1][3] ; clock        ; ram_load    ; -0.500       ; 2.666      ; 2.391      ;
; 0.204 ; op1[0]    ; asynch_ram:RAM|ram_block[2][1] ; clock        ; ram_load    ; -0.500       ; 2.696      ; 2.440      ;
; 0.211 ; op1[1]    ; asynch_ram:RAM|ram_block[7][1] ; clock        ; ram_load    ; -0.500       ; 2.493      ; 2.244      ;
; 0.211 ; op1[3]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 2.794      ; 2.545      ;
; 0.220 ; op1[0]    ; asynch_ram:RAM|ram_block[2][2] ; clock        ; ram_load    ; -0.500       ; 2.696      ; 2.456      ;
; 0.261 ; op1[0]    ; asynch_ram:RAM|ram_block[7][1] ; clock        ; ram_load    ; -0.500       ; 2.493      ; 2.294      ;
; 0.297 ; op1[1]    ; asynch_ram:RAM|ram_block[1][3] ; clock        ; ram_load    ; -0.500       ; 2.666      ; 2.503      ;
; 0.319 ; op1[0]    ; asynch_ram:RAM|ram_block[5][3] ; clock        ; ram_load    ; -0.500       ; 2.543      ; 2.402      ;
; 0.321 ; op1[1]    ; asynch_ram:RAM|ram_block[3][1] ; clock        ; ram_load    ; -0.500       ; 2.442      ; 2.303      ;
; 0.332 ; op1[1]    ; asynch_ram:RAM|ram_block[2][2] ; clock        ; ram_load    ; -0.500       ; 2.696      ; 2.568      ;
; 0.333 ; op1[0]    ; asynch_ram:RAM|ram_block[0][0] ; clock        ; ram_load    ; -0.500       ; 2.644      ; 2.517      ;
; 0.343 ; op1[0]    ; asynch_ram:RAM|ram_block[1][2] ; clock        ; ram_load    ; -0.500       ; 2.564      ; 2.447      ;
; 0.344 ; op1[0]    ; asynch_ram:RAM|ram_block[3][0] ; clock        ; ram_load    ; -0.500       ; 2.633      ; 2.517      ;
; 0.349 ; op1[1]    ; asynch_ram:RAM|ram_block[6][1] ; clock        ; ram_load    ; -0.500       ; 2.413      ; 2.302      ;
; 0.349 ; op1[3]    ; asynch_ram:RAM|ram_block[1][3] ; clock        ; ram_load    ; -0.500       ; 2.646      ; 2.535      ;
; 0.351 ; op1[1]    ; asynch_ram:RAM|ram_block[4][1] ; clock        ; ram_load    ; -0.500       ; 2.362      ; 2.253      ;
; 0.358 ; op1[0]    ; asynch_ram:RAM|ram_block[2][0] ; clock        ; ram_load    ; -0.500       ; 2.643      ; 2.541      ;
; 0.361 ; op1[2]    ; asynch_ram:RAM|ram_block[2][2] ; clock        ; ram_load    ; -0.500       ; 2.676      ; 2.577      ;
; 0.370 ; op1[0]    ; asynch_ram:RAM|ram_block[1][0] ; clock        ; ram_load    ; -0.500       ; 2.826      ; 2.736      ;
; 0.371 ; op1[0]    ; asynch_ram:RAM|ram_block[4][2] ; clock        ; ram_load    ; -0.500       ; 2.549      ; 2.460      ;
; 0.371 ; op1[0]    ; asynch_ram:RAM|ram_block[3][1] ; clock        ; ram_load    ; -0.500       ; 2.442      ; 2.353      ;
; 0.392 ; op1[0]    ; asynch_ram:RAM|ram_block[6][3] ; clock        ; ram_load    ; -0.500       ; 2.652      ; 2.584      ;
; 0.399 ; op1[0]    ; asynch_ram:RAM|ram_block[6][1] ; clock        ; ram_load    ; -0.500       ; 2.413      ; 2.352      ;
; 0.401 ; op1[0]    ; asynch_ram:RAM|ram_block[4][1] ; clock        ; ram_load    ; -0.500       ; 2.362      ; 2.303      ;
; 0.422 ; op1[0]    ; asynch_ram:RAM|ram_block[0][3] ; clock        ; ram_load    ; -0.500       ; 2.531      ; 2.493      ;
; 0.425 ; op1[2]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 2.794      ; 2.759      ;
; 0.431 ; op1[1]    ; asynch_ram:RAM|ram_block[5][3] ; clock        ; ram_load    ; -0.500       ; 2.543      ; 2.514      ;
; 0.455 ; op1[1]    ; asynch_ram:RAM|ram_block[1][2] ; clock        ; ram_load    ; -0.500       ; 2.564      ; 2.559      ;
; 0.458 ; op1[0]    ; asynch_ram:RAM|ram_block[0][2] ; clock        ; ram_load    ; -0.500       ; 2.526      ; 2.524      ;
; 0.462 ; op1[0]    ; asynch_ram:RAM|ram_block[3][3] ; clock        ; ram_load    ; -0.500       ; 2.441      ; 2.443      ;
; 0.471 ; op1[0]    ; asynch_ram:RAM|ram_block[6][2] ; clock        ; ram_load    ; -0.500       ; 2.443      ; 2.454      ;
; 0.483 ; op1[3]    ; asynch_ram:RAM|ram_block[5][3] ; clock        ; ram_load    ; -0.500       ; 2.523      ; 2.546      ;
; 0.483 ; op1[1]    ; asynch_ram:RAM|ram_block[4][2] ; clock        ; ram_load    ; -0.500       ; 2.549      ; 2.572      ;
; 0.489 ; op1[2]    ; asynch_ram:RAM|ram_block[1][2] ; clock        ; ram_load    ; -0.500       ; 2.544      ; 2.573      ;
; 0.503 ; op1[1]    ; asynch_ram:RAM|ram_block[5][1] ; clock        ; ram_load    ; -0.500       ; 2.350      ; 2.393      ;
; 0.504 ; op1[1]    ; asynch_ram:RAM|ram_block[6][3] ; clock        ; ram_load    ; -0.500       ; 2.652      ; 2.696      ;
; 0.505 ; op1[2]    ; asynch_ram:RAM|ram_block[4][2] ; clock        ; ram_load    ; -0.500       ; 2.529      ; 2.574      ;
; 0.524 ; op1[0]    ; asynch_ram:RAM|ram_block[7][3] ; clock        ; ram_load    ; -0.500       ; 2.520      ; 2.584      ;
; 0.526 ; op1[0]    ; asynch_ram:RAM|ram_block[3][2] ; clock        ; ram_load    ; -0.500       ; 2.443      ; 2.509      ;
; 0.531 ; op1[0]    ; asynch_ram:RAM|ram_block[7][2] ; clock        ; ram_load    ; -0.500       ; 2.379      ; 2.450      ;
; 0.534 ; op1[1]    ; asynch_ram:RAM|ram_block[0][3] ; clock        ; ram_load    ; -0.500       ; 2.531      ; 2.605      ;
; 0.553 ; op1[0]    ; asynch_ram:RAM|ram_block[5][1] ; clock        ; ram_load    ; -0.500       ; 2.350      ; 2.443      ;
; 0.555 ; MAR[1]    ; asynch_ram:RAM|ram_block[1][1] ; clock        ; ram_load    ; -0.500       ; 2.775      ; 2.870      ;
; 0.556 ; op1[3]    ; asynch_ram:RAM|ram_block[6][3] ; clock        ; ram_load    ; -0.500       ; 2.632      ; 2.728      ;
; 0.559 ; op1[0]    ; asynch_ram:RAM|ram_block[4][3] ; clock        ; ram_load    ; -0.500       ; 2.485      ; 2.584      ;
; 0.563 ; op1[2]    ; asynch_ram:RAM|ram_block[1][3] ; clock        ; ram_load    ; -0.500       ; 2.646      ; 2.749      ;
; 0.570 ; op1[1]    ; asynch_ram:RAM|ram_block[0][2] ; clock        ; ram_load    ; -0.500       ; 2.526      ; 2.636      ;
; 0.574 ; op1[1]    ; asynch_ram:RAM|ram_block[3][3] ; clock        ; ram_load    ; -0.500       ; 2.441      ; 2.555      ;
; 0.581 ; op1[0]    ; asynch_ram:RAM|ram_block[6][0] ; clock        ; ram_load    ; -0.500       ; 2.414      ; 2.535      ;
; 0.583 ; op1[1]    ; asynch_ram:RAM|ram_block[6][2] ; clock        ; ram_load    ; -0.500       ; 2.443      ; 2.566      ;
; 0.586 ; MAR[2]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 2.836      ; 2.962      ;
; 0.586 ; op1[3]    ; asynch_ram:RAM|ram_block[0][3] ; clock        ; ram_load    ; -0.500       ; 2.511      ; 2.637      ;
; 0.600 ; op1[2]    ; asynch_ram:RAM|ram_block[0][2] ; clock        ; ram_load    ; -0.500       ; 2.506      ; 2.646      ;
; 0.615 ; op1[2]    ; asynch_ram:RAM|ram_block[6][2] ; clock        ; ram_load    ; -0.500       ; 2.423      ; 2.578      ;
; 0.616 ; MAR[2]    ; asynch_ram:RAM|ram_block[1][1] ; clock        ; ram_load    ; -0.500       ; 2.829      ; 2.985      ;
; 0.626 ; op1[3]    ; asynch_ram:RAM|ram_block[3][3] ; clock        ; ram_load    ; -0.500       ; 2.421      ; 2.587      ;
; 0.636 ; op1[1]    ; asynch_ram:RAM|ram_block[7][3] ; clock        ; ram_load    ; -0.500       ; 2.520      ; 2.696      ;
; 0.638 ; op1[1]    ; asynch_ram:RAM|ram_block[3][2] ; clock        ; ram_load    ; -0.500       ; 2.443      ; 2.621      ;
; 0.639 ; MAR[2]    ; asynch_ram:RAM|ram_block[2][2] ; clock        ; ram_load    ; -0.500       ; 2.718      ; 2.897      ;
; 0.643 ; op1[0]    ; asynch_ram:RAM|ram_block[5][0] ; clock        ; ram_load    ; -0.500       ; 2.467      ; 2.650      ;
; 0.643 ; op1[1]    ; asynch_ram:RAM|ram_block[7][2] ; clock        ; ram_load    ; -0.500       ; 2.379      ; 2.562      ;
; 0.647 ; op1[0]    ; asynch_ram:RAM|ram_block[5][2] ; clock        ; ram_load    ; -0.500       ; 2.342      ; 2.529      ;
; 0.652 ; MAR[1]    ; asynch_ram:RAM|ram_block[0][1] ; clock        ; ram_load    ; -0.500       ; 2.604      ; 2.796      ;
; 0.654 ; MAR[0]    ; asynch_ram:RAM|ram_block[2][2] ; clock        ; ram_load    ; -0.500       ; 2.664      ; 2.858      ;
; 0.667 ; MAR[0]    ; asynch_ram:RAM|ram_block[1][1] ; clock        ; ram_load    ; -0.500       ; 2.775      ; 2.982      ;
; 0.671 ; op1[1]    ; asynch_ram:RAM|ram_block[4][3] ; clock        ; ram_load    ; -0.500       ; 2.485      ; 2.696      ;
; 0.673 ; op1[2]    ; asynch_ram:RAM|ram_block[7][2] ; clock        ; ram_load    ; -0.500       ; 2.359      ; 2.572      ;
; 0.676 ; MAR[1]    ; asynch_ram:RAM|ram_block[2][1] ; clock        ; ram_load    ; -0.500       ; 2.664      ; 2.880      ;
; 0.683 ; op1[2]    ; asynch_ram:RAM|ram_block[3][2] ; clock        ; ram_load    ; -0.500       ; 2.423      ; 2.646      ;
; 0.688 ; op1[3]    ; asynch_ram:RAM|ram_block[7][3] ; clock        ; ram_load    ; -0.500       ; 2.500      ; 2.728      ;
; 0.689 ; op1[0]    ; asynch_ram:RAM|ram_block[7][0] ; clock        ; ram_load    ; -0.500       ; 2.379      ; 2.608      ;
; 0.696 ; MAR[1]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 2.782      ; 3.018      ;
; 0.697 ; op1[2]    ; asynch_ram:RAM|ram_block[5][3] ; clock        ; ram_load    ; -0.500       ; 2.523      ; 2.760      ;
; 0.707 ; MAR[2]    ; asynch_ram:RAM|ram_block[0][1] ; clock        ; ram_load    ; -0.500       ; 2.658      ; 2.905      ;
; 0.723 ; op1[3]    ; asynch_ram:RAM|ram_block[4][3] ; clock        ; ram_load    ; -0.500       ; 2.465      ; 2.728      ;
; 0.724 ; MAR[2]    ; asynch_ram:RAM|ram_block[1][3] ; clock        ; ram_load    ; -0.500       ; 2.688      ; 2.952      ;
; 0.724 ; MAR[0]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 2.782      ; 3.046      ;
; 0.733 ; MAR[1]    ; asynch_ram:RAM|ram_block[7][1] ; clock        ; ram_load    ; -0.500       ; 2.461      ; 2.734      ;
; 0.737 ; MAR[2]    ; asynch_ram:RAM|ram_block[2][1] ; clock        ; ram_load    ; -0.500       ; 2.718      ; 2.995      ;
; 0.759 ; op1[1]    ; asynch_ram:RAM|ram_block[5][2] ; clock        ; ram_load    ; -0.500       ; 2.342      ; 2.641      ;
; 0.764 ; MAR[0]    ; asynch_ram:RAM|ram_block[0][1] ; clock        ; ram_load    ; -0.500       ; 2.604      ; 2.908      ;
; 0.767 ; MAR[2]    ; asynch_ram:RAM|ram_block[1][2] ; clock        ; ram_load    ; -0.500       ; 2.586      ; 2.893      ;
; 0.770 ; op1[2]    ; asynch_ram:RAM|ram_block[6][3] ; clock        ; ram_load    ; -0.500       ; 2.632      ; 2.942      ;
; 0.775 ; MAR[2]    ; asynch_ram:RAM|ram_block[0][0] ; clock        ; ram_load    ; -0.500       ; 2.666      ; 2.981      ;
; 0.777 ; MAR[0]    ; asynch_ram:RAM|ram_block[1][2] ; clock        ; ram_load    ; -0.500       ; 2.532      ; 2.849      ;
; 0.783 ; MAR[2]    ; asynch_ram:RAM|ram_block[4][2] ; clock        ; ram_load    ; -0.500       ; 2.571      ; 2.894      ;
; 0.786 ; MAR[2]    ; asynch_ram:RAM|ram_block[3][0] ; clock        ; ram_load    ; -0.500       ; 2.655      ; 2.981      ;
; 0.787 ; op1[2]    ; asynch_ram:RAM|ram_block[5][2] ; clock        ; ram_load    ; -0.500       ; 2.322      ; 2.649      ;
; 0.788 ; MAR[0]    ; asynch_ram:RAM|ram_block[2][1] ; clock        ; ram_load    ; -0.500       ; 2.664      ; 2.992      ;
; 0.791 ; MAR[2]    ; asynch_ram:RAM|ram_block[2][0] ; clock        ; ram_load    ; -0.500       ; 2.665      ; 2.996      ;
; 0.794 ; MAR[2]    ; asynch_ram:RAM|ram_block[7][1] ; clock        ; ram_load    ; -0.500       ; 2.515      ; 2.849      ;
; 0.800 ; op1[2]    ; asynch_ram:RAM|ram_block[0][3] ; clock        ; ram_load    ; -0.500       ; 2.511      ; 2.851      ;
; 0.803 ; MAR[2]    ; asynch_ram:RAM|ram_block[1][0] ; clock        ; ram_load    ; -0.500       ; 2.848      ; 3.191      ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                            ;
+-------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; 1.842 ; op1[0]                         ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.056      ; 2.042      ;
; 1.874 ; op1[0]                         ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.418      ; 2.436      ;
; 1.875 ; op1[0]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.077      ; 2.096      ;
; 1.901 ; op1[0]                         ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.077      ; 2.122      ;
; 1.987 ; op1[1]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.077      ; 2.208      ;
; 2.013 ; op1[1]                         ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.077      ; 2.234      ;
; 2.032 ; op1[0]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.437      ; 2.613      ;
; 2.034 ; op1[2]                         ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.057      ; 2.235      ;
; 2.039 ; op1[3]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.057      ; 2.240      ;
; 2.068 ; op1[0]                         ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.437      ; 2.649      ;
; 2.078 ; op1[1]                         ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.056      ; 2.278      ;
; 2.111 ; op1[1]                         ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.418      ; 2.673      ;
; 2.128 ; op1[0]                         ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.056      ; 2.328      ;
; 2.144 ; op1[1]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.437      ; 2.725      ;
; 2.161 ; op1[0]                         ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.418      ; 2.723      ;
; 2.180 ; op1[1]                         ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.437      ; 2.761      ;
; 2.196 ; op1[3]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.417      ; 2.757      ;
; 2.201 ; op1[2]                         ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.417      ; 2.762      ;
; 2.253 ; op1[2]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.057      ; 2.454      ;
; 2.265 ; MAR[2]                         ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.088      ; 2.497      ;
; 2.297 ; MAR[2]                         ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.450      ; 2.891      ;
; 2.302 ; MAR[2]                         ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.109      ; 2.555      ;
; 2.326 ; MAR[0]                         ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.055      ; 2.525      ;
; 2.404 ; MAR[2]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.109      ; 2.657      ;
; 2.410 ; op1[2]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.417      ; 2.971      ;
; 2.469 ; MAR[2]                         ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.469      ; 3.082      ;
; 2.493 ; MAR[0]                         ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.415      ; 3.052      ;
; 2.493 ; MAR[1]                         ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.055      ; 2.692      ;
; 2.498 ; MAR[1]                         ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.034      ; 2.676      ;
; 2.514 ; MAR[1]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.055      ; 2.713      ;
; 2.530 ; MAR[1]                         ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.396      ; 3.070      ;
; 2.541 ; MAR[0]                         ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.034      ; 2.719      ;
; 2.542 ; MAR[0]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.055      ; 2.741      ;
; 2.561 ; MAR[2]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.469      ; 3.174      ;
; 2.573 ; MAR[0]                         ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.396      ; 3.113      ;
; 2.596 ; MAR[1]                         ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.034      ; 2.774      ;
; 2.629 ; MAR[1]                         ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.396      ; 3.169      ;
; 2.651 ; MAR[2]                         ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.088      ; 2.883      ;
; 2.660 ; MAR[1]                         ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.415      ; 3.219      ;
; 2.671 ; MAR[1]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.415      ; 3.230      ;
; 2.684 ; MAR[2]                         ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.450      ; 3.278      ;
; 2.699 ; MAR[0]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.415      ; 3.258      ;
; 2.708 ; MAR[0]                         ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.034      ; 2.886      ;
; 2.741 ; MAR[0]                         ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.396      ; 3.281      ;
; 4.949 ; asynch_ram:RAM|ram_block[7][3] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.289     ; 2.344      ;
; 5.075 ; asynch_ram:RAM|ram_block[4][3] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.255     ; 2.504      ;
; 5.106 ; asynch_ram:RAM|ram_block[7][3] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.929     ; 2.861      ;
; 5.175 ; asynch_ram:RAM|ram_block[3][0] ; op1[0]         ; ram_load     ; clock       ; -0.500       ; -2.416     ; 2.443      ;
; 5.176 ; asynch_ram:RAM|ram_block[6][3] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.395     ; 2.465      ;
; 5.207 ; asynch_ram:RAM|ram_block[3][0] ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.054     ; 2.837      ;
; 5.232 ; asynch_ram:RAM|ram_block[4][3] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.895     ; 3.021      ;
; 5.237 ; asynch_ram:RAM|ram_block[3][0] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.395     ; 2.526      ;
; 5.241 ; asynch_ram:RAM|ram_block[3][0] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.395     ; 2.530      ;
; 5.281 ; asynch_ram:RAM|ram_block[7][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.155     ; 2.810      ;
; 5.291 ; asynch_ram:RAM|ram_block[5][1] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.128     ; 2.847      ;
; 5.301 ; asynch_ram:RAM|ram_block[7][0] ; op1[0]         ; ram_load     ; clock       ; -0.500       ; -2.176     ; 2.809      ;
; 5.308 ; asynch_ram:RAM|ram_block[5][1] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.128     ; 2.864      ;
; 5.332 ; asynch_ram:RAM|ram_block[3][3] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.215     ; 2.801      ;
; 5.333 ; asynch_ram:RAM|ram_block[7][0] ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.814     ; 3.203      ;
; 5.333 ; asynch_ram:RAM|ram_block[6][3] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.035     ; 2.982      ;
; 5.358 ; asynch_ram:RAM|ram_block[4][0] ; op1[0]         ; ram_load     ; clock       ; -0.500       ; -2.156     ; 2.886      ;
; 5.383 ; asynch_ram:RAM|ram_block[3][1] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.216     ; 2.851      ;
; 5.390 ; asynch_ram:RAM|ram_block[4][0] ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.794     ; 3.280      ;
; 5.394 ; asynch_ram:RAM|ram_block[5][1] ; op1[1]         ; ram_load     ; clock       ; -0.500       ; -2.149     ; 2.929      ;
; 5.398 ; asynch_ram:RAM|ram_block[3][0] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.035     ; 3.047      ;
; 5.398 ; asynch_ram:RAM|ram_block[3][1] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.216     ; 2.866      ;
; 5.399 ; asynch_ram:RAM|ram_block[5][3] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.307     ; 2.776      ;
; 5.404 ; asynch_ram:RAM|ram_block[3][0] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.035     ; 3.053      ;
; 5.407 ; asynch_ram:RAM|ram_block[7][0] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.155     ; 2.936      ;
; 5.409 ; asynch_ram:RAM|ram_block[5][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.120     ; 2.973      ;
; 5.413 ; asynch_ram:RAM|ram_block[7][0] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.155     ; 2.942      ;
; 5.427 ; asynch_ram:RAM|ram_block[5][1] ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.787     ; 3.324      ;
; 5.446 ; asynch_ram:RAM|ram_block[4][0] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.135     ; 2.995      ;
; 5.448 ; asynch_ram:RAM|ram_block[7][2] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.795     ; 3.337      ;
; 5.458 ; asynch_ram:RAM|ram_block[5][1] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.768     ; 3.374      ;
; 5.460 ; asynch_ram:RAM|ram_block[2][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.460     ; 2.684      ;
; 5.464 ; asynch_ram:RAM|ram_block[4][0] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.135     ; 3.013      ;
; 5.465 ; asynch_ram:RAM|ram_block[5][1] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.768     ; 3.381      ;
; 5.486 ; asynch_ram:RAM|ram_block[3][1] ; op1[1]         ; ram_load     ; clock       ; -0.500       ; -2.237     ; 2.933      ;
; 5.489 ; asynch_ram:RAM|ram_block[3][3] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.855     ; 3.318      ;
; 5.494 ; asynch_ram:RAM|ram_block[3][0] ; op1[1]         ; ram_load     ; clock       ; -0.500       ; -2.416     ; 2.762      ;
; 5.497 ; asynch_ram:RAM|ram_block[7][2] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -2.155     ; 3.026      ;
; 5.509 ; asynch_ram:RAM|ram_block[3][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.217     ; 2.976      ;
; 5.514 ; asynch_ram:RAM|ram_block[1][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.334     ; 2.864      ;
; 5.519 ; asynch_ram:RAM|ram_block[3][1] ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.875     ; 3.328      ;
; 5.521 ; asynch_ram:RAM|ram_block[4][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.313     ; 2.892      ;
; 5.527 ; asynch_ram:RAM|ram_block[3][0] ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.054     ; 3.157      ;
; 5.550 ; asynch_ram:RAM|ram_block[3][1] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.856     ; 3.378      ;
; 5.555 ; asynch_ram:RAM|ram_block[3][1] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.856     ; 3.383      ;
; 5.556 ; asynch_ram:RAM|ram_block[5][3] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.947     ; 3.293      ;
; 5.563 ; asynch_ram:RAM|ram_block[1][0] ; op1[0]         ; ram_load     ; clock       ; -0.500       ; -2.588     ; 2.659      ;
; 5.570 ; asynch_ram:RAM|ram_block[7][0] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.795     ; 3.459      ;
; 5.574 ; asynch_ram:RAM|ram_block[7][0] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.795     ; 3.463      ;
; 5.576 ; asynch_ram:RAM|ram_block[5][2] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.760     ; 3.500      ;
; 5.582 ; asynch_ram:RAM|ram_block[5][0] ; op1[0]         ; ram_load     ; clock       ; -0.500       ; -2.260     ; 3.006      ;
; 5.595 ; asynch_ram:RAM|ram_block[1][0] ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -2.226     ; 3.053      ;
; 5.603 ; asynch_ram:RAM|ram_block[4][0] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.775     ; 3.512      ;
; 5.605 ; asynch_ram:RAM|ram_block[6][0] ; op1[0]         ; ram_load     ; clock       ; -0.500       ; -2.209     ; 3.080      ;
; 5.614 ; asynch_ram:RAM|ram_block[5][0] ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.898     ; 3.400      ;
; 5.619 ; asynch_ram:RAM|ram_block[6][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -2.216     ; 3.087      ;
+-------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; MAR[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; MAR[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; MAR[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[0]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[1]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[2]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[3]~reg0              ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; MAR[2]                      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; MAR[0]                      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; MAR[1]                      ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[0]                      ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[1]                      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[2]                      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[3]                      ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[2]~reg0              ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[3]~reg0              ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[0]~reg0              ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[1]~reg0              ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; MAR[2]|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; MAR[0]|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; MAR[1]|clk                  ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[0]|clk                  ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[1]|clk                  ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[2]|clk                  ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[3]|clk                  ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[2]~reg0|clk          ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[3]~reg0|clk          ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[0]~reg0|clk          ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[1]~reg0|clk          ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[0]~reg0              ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[1]~reg0              ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[2]~reg0              ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[3]~reg0              ;
; 0.408  ; 0.624        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[2]                      ;
; 0.408  ; 0.624        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[3]                      ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[0]                      ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[1]                      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clock ; Rise       ; MAR[0]                      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clock ; Rise       ; MAR[1]                      ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; clock ; Rise       ; MAR[2]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o               ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[0]~reg0|clk          ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[1]~reg0|clk          ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[2]~reg0|clk          ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[3]~reg0|clk          ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[2]|clk                  ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[3]|clk                  ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[0]|clk                  ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[1]|clk                  ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clock ; Rise       ; MAR[0]|clk                  ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clock ; Rise       ; MAR[1]|clk                  ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; clock ; Rise       ; MAR[2]|clk                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ram_load'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ram_load ; Rise       ; ram_load                       ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][0]|datab      ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][0]|datac      ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][1]|datac      ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[0][0] ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][3]|datab      ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][1]|datad      ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][3]|datad      ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[6][3] ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[0][1] ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][3]|datac      ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][2]|datad      ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[2][3] ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][2]|datad      ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][3]|datad      ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][2]|datad      ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][1]|datad      ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][2]|datad      ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][0]|datad      ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][0]|datad      ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][1]|datad      ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3clkctrl|inclk[0] ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3clkctrl|outclk   ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[3][0] ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2clkctrl|inclk[0] ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2clkctrl|outclk   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0clkctrl|inclk[0] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0clkctrl|outclk   ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5clkctrl|inclk[0] ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5clkctrl|outclk   ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[3][1] ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[3][3] ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0|combout         ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[3][2] ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m1[2]|datac                ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[0][2] ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[0][3] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m1[1]|datac                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m2[1]|datac                ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[6][2] ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5|combout         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m2[0]|datac                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m2[2]|datac                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m2[3]|datac                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m1[2]           ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[2][1] ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[2][2] ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m1[1]           ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[2][0] ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m2[1]           ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m2[2]           ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[1][0] ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[6][0] ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[6][1] ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3|combout         ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m1[0]|datab                ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m2[0]           ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m2[3]           ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7|combout         ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m1[3]|datac                ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1|datab           ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4|datab           ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m1[3]           ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|o               ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2|datab           ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3|datab           ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6|datab           ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0|datab           ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7|datab           ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5|datab           ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m1[0]           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~inputclkctrl|inclk[0] ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~inputclkctrl|outclk   ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2|combout         ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][1]|dataa      ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][0]|dataa      ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][1]|datac      ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[1][1] ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[7][1] ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][3]|datac      ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][0]|datad      ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][2]|datad      ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][3]|datac      ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[7][3] ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6|combout         ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[1][3] ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1|combout         ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4|combout         ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7clkctrl|inclk[0] ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7clkctrl|outclk   ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][2]|datad      ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][2]|datab      ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][3]|datac      ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1clkctrl|inclk[0] ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1clkctrl|outclk   ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[4][3] ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][1]|datad      ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[7][0] ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[7][2] ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][3]|dataa      ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; MAR_in[*]   ; clock      ; 1.811 ; 2.159 ; Rise       ; clock           ;
;  MAR_in[0]  ; clock      ; 1.811 ; 2.159 ; Rise       ; clock           ;
;  MAR_in[1]  ; clock      ; 1.709 ; 2.100 ; Rise       ; clock           ;
;  MAR_in[2]  ; clock      ; 1.628 ; 1.935 ; Rise       ; clock           ;
; ac_load     ; clock      ; 2.699 ; 3.103 ; Rise       ; clock           ;
; alu_sel[*]  ; clock      ; 4.860 ; 5.270 ; Rise       ; clock           ;
;  alu_sel[0] ; clock      ; 4.860 ; 5.270 ; Rise       ; clock           ;
;  alu_sel[1] ; clock      ; 4.671 ; 5.145 ; Rise       ; clock           ;
;  alu_sel[2] ; clock      ; 4.170 ; 4.633 ; Rise       ; clock           ;
; input[*]    ; clock      ; 2.434 ; 2.920 ; Rise       ; clock           ;
;  input[0]   ; clock      ; 1.863 ; 2.239 ; Rise       ; clock           ;
;  input[1]   ; clock      ; 2.434 ; 2.920 ; Rise       ; clock           ;
;  input[2]   ; clock      ; 2.231 ; 2.658 ; Rise       ; clock           ;
;  input[3]   ; clock      ; 2.132 ; 2.505 ; Rise       ; clock           ;
; input_sel   ; clock      ; 2.172 ; 2.562 ; Rise       ; clock           ;
; mar_load    ; clock      ; 2.028 ; 2.357 ; Rise       ; clock           ;
; alu_sel[*]  ; ram_load   ; 4.543 ; 4.948 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 4.543 ; 4.948 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 4.420 ; 4.894 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 3.919 ; 4.382 ; Fall       ; ram_load        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; MAR_in[*]   ; clock      ; -1.307 ; -1.600 ; Rise       ; clock           ;
;  MAR_in[0]  ; clock      ; -1.489 ; -1.827 ; Rise       ; clock           ;
;  MAR_in[1]  ; clock      ; -1.389 ; -1.769 ; Rise       ; clock           ;
;  MAR_in[2]  ; clock      ; -1.307 ; -1.600 ; Rise       ; clock           ;
; ac_load     ; clock      ; -1.701 ; -2.071 ; Rise       ; clock           ;
; alu_sel[*]  ; clock      ; -2.457 ; -2.878 ; Rise       ; clock           ;
;  alu_sel[0] ; clock      ; -2.457 ; -2.878 ; Rise       ; clock           ;
;  alu_sel[1] ; clock      ; -2.657 ; -3.053 ; Rise       ; clock           ;
;  alu_sel[2] ; clock      ; -2.565 ; -2.963 ; Rise       ; clock           ;
; input[*]    ; clock      ; -1.477 ; -1.824 ; Rise       ; clock           ;
;  input[0]   ; clock      ; -1.477 ; -1.824 ; Rise       ; clock           ;
;  input[1]   ; clock      ; -1.984 ; -2.425 ; Rise       ; clock           ;
;  input[2]   ; clock      ; -1.653 ; -2.064 ; Rise       ; clock           ;
;  input[3]   ; clock      ; -1.602 ; -1.972 ; Rise       ; clock           ;
; input_sel   ; clock      ; -1.483 ; -1.834 ; Rise       ; clock           ;
; mar_load    ; clock      ; -1.750 ; -2.039 ; Rise       ; clock           ;
; alu_sel[*]  ; ram_load   ; -0.407 ; -0.791 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; -0.407 ; -0.791 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; -0.719 ; -1.090 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; -0.589 ; -0.987 ; Fall       ; ram_load        ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_chk[*]  ; clock      ; 9.576  ; 9.643  ; Rise       ; clock           ;
;  data_chk[0] ; clock      ; 9.051  ; 9.026  ; Rise       ; clock           ;
;  data_chk[1] ; clock      ; 9.576  ; 9.643  ; Rise       ; clock           ;
;  data_chk[2] ; clock      ; 9.222  ; 9.188  ; Rise       ; clock           ;
;  data_chk[3] ; clock      ; 9.492  ; 9.558  ; Rise       ; clock           ;
; output[*]    ; clock      ; 7.084  ; 7.245  ; Rise       ; clock           ;
;  output[0]   ; clock      ; 5.980  ; 6.004  ; Rise       ; clock           ;
;  output[1]   ; clock      ; 7.084  ; 7.245  ; Rise       ; clock           ;
;  output[2]   ; clock      ; 6.002  ; 6.024  ; Rise       ; clock           ;
;  output[3]   ; clock      ; 5.979  ; 5.952  ; Rise       ; clock           ;
; m1_out[*]    ; ram_load   ; 6.459  ; 6.488  ; Rise       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 6.459  ; 6.488  ; Rise       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 4.951  ; 4.931  ; Rise       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 5.160  ; 5.115  ; Rise       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 5.314  ; 5.222  ; Rise       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 6.623  ; 6.611  ; Rise       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 5.342  ; 5.247  ; Rise       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 5.451  ; 5.389  ; Rise       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 6.623  ; 6.611  ; Rise       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 5.410  ; 5.341  ; Rise       ; ram_load        ;
; data_chk[*]  ; ram_load   ; 11.808 ; 11.875 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 11.296 ; 11.273 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 11.808 ; 11.875 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 11.447 ; 11.413 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 11.780 ; 11.854 ; Fall       ; ram_load        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_chk[*]  ; clock      ; 7.015  ; 6.993  ; Rise       ; clock           ;
;  data_chk[0] ; clock      ; 7.237  ; 7.240  ; Rise       ; clock           ;
;  data_chk[1] ; clock      ; 7.362  ; 7.422  ; Rise       ; clock           ;
;  data_chk[2] ; clock      ; 7.015  ; 6.993  ; Rise       ; clock           ;
;  data_chk[3] ; clock      ; 7.287  ; 7.357  ; Rise       ; clock           ;
; output[*]    ; clock      ; 5.771  ; 5.745  ; Rise       ; clock           ;
;  output[0]   ; clock      ; 5.771  ; 5.794  ; Rise       ; clock           ;
;  output[1]   ; clock      ; 6.832  ; 6.985  ; Rise       ; clock           ;
;  output[2]   ; clock      ; 5.792  ; 5.813  ; Rise       ; clock           ;
;  output[3]   ; clock      ; 5.773  ; 5.745  ; Rise       ; clock           ;
; m1_out[*]    ; ram_load   ; 4.791  ; 4.771  ; Rise       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 6.283  ; 6.312  ; Rise       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 4.791  ; 4.771  ; Rise       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 4.991  ; 4.948  ; Rise       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 5.141  ; 5.051  ; Rise       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 5.169  ; 5.077  ; Rise       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 5.169  ; 5.077  ; Rise       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 5.270  ; 5.210  ; Rise       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 6.441  ; 6.430  ; Rise       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 5.231  ; 5.165  ; Rise       ; ram_load        ;
; data_chk[*]  ; ram_load   ; 9.901  ; 9.903  ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 10.120 ; 10.132 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 10.228 ; 10.282 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 9.901  ; 9.903  ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 9.909  ; 9.981  ; Fall       ; ram_load        ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+-------------+-------+--------+--------+--------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF     ;
+------------+-------------+-------+--------+--------+--------+
; alu_sel[0] ; data_chk[0] ; 9.572 ; 9.515  ; 9.982  ; 9.939  ;
; alu_sel[0] ; data_chk[1] ; 9.957 ; 10.021 ; 10.367 ; 10.431 ;
; alu_sel[0] ; data_chk[2] ; 9.619 ; 9.585  ; 10.024 ; 9.990  ;
; alu_sel[0] ; data_chk[3] ; 9.889 ; 9.958  ; 10.294 ; 10.360 ;
; alu_sel[1] ; data_chk[0] ; 9.522 ; 9.567  ; 9.965  ; 9.968  ;
; alu_sel[1] ; data_chk[1] ; 9.561 ; 9.617  ; 9.972  ; 10.036 ;
; alu_sel[1] ; data_chk[2] ; 9.488 ; 9.475  ; 9.943  ; 9.949  ;
; alu_sel[1] ; data_chk[3] ; 9.474 ; 9.540  ; 9.857  ; 9.923  ;
; alu_sel[2] ; data_chk[0] ; 9.021 ; 9.066  ; 9.453  ; 9.456  ;
; alu_sel[2] ; data_chk[1] ; 9.066 ; 9.127  ; 9.460  ; 9.524  ;
; alu_sel[2] ; data_chk[2] ; 8.987 ; 8.974  ; 9.431  ; 9.437  ;
; alu_sel[2] ; data_chk[3] ; 8.976 ; 9.042  ; 9.335  ; 9.401  ;
+------------+-------------+-------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; data_chk[0] ; 7.862 ; 7.882 ; 8.283 ; 8.330 ;
; alu_sel[0] ; data_chk[1] ; 8.371 ; 8.492 ; 8.781 ; 8.784 ;
; alu_sel[0] ; data_chk[2] ; 7.868 ; 7.892 ; 8.318 ; 8.298 ;
; alu_sel[0] ; data_chk[3] ; 8.107 ; 8.177 ; 8.464 ; 8.561 ;
; alu_sel[1] ; data_chk[0] ; 8.062 ; 8.105 ; 8.458 ; 8.457 ;
; alu_sel[1] ; data_chk[1] ; 8.845 ; 8.915 ; 9.185 ; 9.236 ;
; alu_sel[1] ; data_chk[2] ; 8.207 ; 8.225 ; 8.605 ; 8.604 ;
; alu_sel[1] ; data_chk[3] ; 8.557 ; 8.650 ; 8.928 ; 8.977 ;
; alu_sel[2] ; data_chk[0] ; 7.981 ; 7.956 ; 8.385 ; 8.354 ;
; alu_sel[2] ; data_chk[1] ; 8.468 ; 8.526 ; 8.791 ; 8.877 ;
; alu_sel[2] ; data_chk[2] ; 7.954 ; 7.956 ; 8.397 ; 8.350 ;
; alu_sel[2] ; data_chk[3] ; 8.348 ; 8.411 ; 8.659 ; 8.776 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clock    ; -4.256 ; -32.201        ;
; ram_load ; -3.170 ; -92.632        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; ram_load ; -0.269 ; -2.026        ;
; clock    ; 1.085  ; 0.000         ;
+----------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clock    ; -3.000 ; -14.636                      ;
; ram_load ; -3.000 ; -3.000                       ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                            ;
+--------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -4.256 ; asynch_ram:RAM|ram_block[6][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.691     ; 3.032      ;
; -4.218 ; asynch_ram:RAM|ram_block[6][1] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -1.893     ; 2.792      ;
; -4.112 ; asynch_ram:RAM|ram_block[0][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.742     ; 2.837      ;
; -4.111 ; asynch_ram:RAM|ram_block[6][1] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.677     ; 2.901      ;
; -4.106 ; asynch_ram:RAM|ram_block[2][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.827     ; 2.746      ;
; -4.090 ; asynch_ram:RAM|ram_block[6][1] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.677     ; 2.880      ;
; -4.072 ; asynch_ram:RAM|ram_block[0][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.825     ; 2.714      ;
; -4.068 ; asynch_ram:RAM|ram_block[2][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.029     ; 2.506      ;
; -4.048 ; asynch_ram:RAM|ram_block[1][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.932     ; 2.583      ;
; -4.034 ; asynch_ram:RAM|ram_block[0][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.027     ; 2.474      ;
; -4.010 ; asynch_ram:RAM|ram_block[1][1] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.134     ; 2.343      ;
; -4.004 ; asynch_ram:RAM|ram_block[0][2] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.946     ; 2.525      ;
; -4.000 ; asynch_ram:RAM|ram_block[6][1] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -1.881     ; 2.586      ;
; -3.989 ; asynch_ram:RAM|ram_block[6][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.693     ; 2.763      ;
; -3.986 ; asynch_ram:RAM|ram_block[0][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.742     ; 2.711      ;
; -3.982 ; asynch_ram:RAM|ram_block[6][1] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.881     ; 2.568      ;
; -3.979 ; asynch_ram:RAM|ram_block[4][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.631     ; 2.815      ;
; -3.974 ; asynch_ram:RAM|ram_block[2][0] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.813     ; 2.628      ;
; -3.958 ; asynch_ram:RAM|ram_block[2][0] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.813     ; 2.612      ;
; -3.951 ; asynch_ram:RAM|ram_block[6][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -1.895     ; 2.523      ;
; -3.949 ; asynch_ram:RAM|ram_block[6][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.703     ; 2.713      ;
; -3.946 ; asynch_ram:RAM|ram_block[6][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.703     ; 2.710      ;
; -3.945 ; asynch_ram:RAM|ram_block[5][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.688     ; 2.724      ;
; -3.941 ; asynch_ram:RAM|ram_block[4][1] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -1.833     ; 2.575      ;
; -3.940 ; asynch_ram:RAM|ram_block[0][0] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.811     ; 2.596      ;
; -3.928 ; asynch_ram:RAM|ram_block[7][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.710     ; 2.685      ;
; -3.924 ; asynch_ram:RAM|ram_block[0][0] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.811     ; 2.580      ;
; -3.919 ; asynch_ram:RAM|ram_block[1][1] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.918     ; 2.468      ;
; -3.918 ; asynch_ram:RAM|ram_block[1][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.944     ; 2.441      ;
; -3.907 ; asynch_ram:RAM|ram_block[2][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.862     ; 2.512      ;
; -3.907 ; asynch_ram:RAM|ram_block[5][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -1.890     ; 2.484      ;
; -3.898 ; asynch_ram:RAM|ram_block[0][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.819     ; 2.546      ;
; -3.890 ; asynch_ram:RAM|ram_block[7][1] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -1.912     ; 2.445      ;
; -3.884 ; asynch_ram:RAM|ram_block[0][3] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.745     ; 2.606      ;
; -3.882 ; asynch_ram:RAM|ram_block[3][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.695     ; 2.654      ;
; -3.880 ; asynch_ram:RAM|ram_block[1][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.146     ; 2.201      ;
; -3.876 ; asynch_ram:RAM|ram_block[1][1] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.918     ; 2.425      ;
; -3.875 ; asynch_ram:RAM|ram_block[0][2] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -1.946     ; 2.396      ;
; -3.873 ; asynch_ram:RAM|ram_block[2][3] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.915     ; 2.425      ;
; -3.872 ; asynch_ram:RAM|ram_block[1][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.772     ; 2.567      ;
; -3.869 ; asynch_ram:RAM|ram_block[2][1] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.064     ; 2.272      ;
; -3.866 ; asynch_ram:RAM|ram_block[2][0] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.017     ; 2.316      ;
; -3.860 ; asynch_ram:RAM|ram_block[0][1] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -2.021     ; 2.306      ;
; -3.857 ; asynch_ram:RAM|ram_block[6][0] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.679     ; 2.645      ;
; -3.847 ; asynch_ram:RAM|ram_block[2][0] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.017     ; 2.297      ;
; -3.841 ; asynch_ram:RAM|ram_block[6][0] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.679     ; 2.629      ;
; -3.838 ; asynch_ram:RAM|ram_block[6][2] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.907     ; 2.398      ;
; -3.838 ; asynch_ram:RAM|ram_block[6][2] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -1.907     ; 2.398      ;
; -3.837 ; asynch_ram:RAM|ram_block[1][3] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.823     ; 2.481      ;
; -3.834 ; asynch_ram:RAM|ram_block[4][1] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.617     ; 2.684      ;
; -3.832 ; asynch_ram:RAM|ram_block[0][0] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.015     ; 2.284      ;
; -3.828 ; asynch_ram:RAM|ram_block[2][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.849     ; 2.446      ;
; -3.822 ; asynch_ram:RAM|ram_block[4][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.734     ; 2.555      ;
; -3.819 ; asynch_ram:RAM|ram_block[4][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.734     ; 2.552      ;
; -3.813 ; asynch_ram:RAM|ram_block[4][1] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.617     ; 2.663      ;
; -3.813 ; asynch_ram:RAM|ram_block[5][0] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.674     ; 2.606      ;
; -3.813 ; asynch_ram:RAM|ram_block[0][0] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.015     ; 2.265      ;
; -3.808 ; asynch_ram:RAM|ram_block[1][1] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -2.122     ; 2.153      ;
; -3.797 ; asynch_ram:RAM|ram_block[5][0] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.674     ; 2.590      ;
; -3.786 ; asynch_ram:RAM|ram_block[1][0] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.930     ; 2.323      ;
; -3.783 ; asynch_ram:RAM|ram_block[7][1] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.696     ; 2.554      ;
; -3.783 ; asynch_ram:RAM|ram_block[7][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.652     ; 2.598      ;
; -3.783 ; asynch_ram:RAM|ram_block[5][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.603     ; 2.647      ;
; -3.780 ; asynch_ram:RAM|ram_block[5][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.603     ; 2.644      ;
; -3.779 ; asynch_ram:RAM|ram_block[4][0] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.628     ; 2.618      ;
; -3.778 ; asynch_ram:RAM|ram_block[2][1] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.848     ; 2.397      ;
; -3.776 ; asynch_ram:RAM|ram_block[0][3] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.949     ; 2.294      ;
; -3.774 ; asynch_ram:RAM|ram_block[3][2] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.899     ; 2.342      ;
; -3.770 ; asynch_ram:RAM|ram_block[1][0] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.930     ; 2.307      ;
; -3.769 ; asynch_ram:RAM|ram_block[0][1] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.805     ; 2.431      ;
; -3.768 ; asynch_ram:RAM|ram_block[1][1] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.122     ; 2.113      ;
; -3.767 ; asynch_ram:RAM|ram_block[2][0] ; output[0]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.827     ; 2.407      ;
; -3.765 ; asynch_ram:RAM|ram_block[2][3] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.119     ; 2.113      ;
; -3.764 ; asynch_ram:RAM|ram_block[3][1] ; output[1]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.710     ; 2.521      ;
; -3.764 ; asynch_ram:RAM|ram_block[1][2] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.976     ; 2.255      ;
; -3.762 ; asynch_ram:RAM|ram_block[7][1] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.696     ; 2.533      ;
; -3.756 ; asynch_ram:RAM|ram_block[3][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.695     ; 2.528      ;
; -3.749 ; asynch_ram:RAM|ram_block[6][0] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.883     ; 2.333      ;
; -3.746 ; asynch_ram:RAM|ram_block[1][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.772     ; 2.441      ;
; -3.745 ; asynch_ram:RAM|ram_block[7][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -1.854     ; 2.358      ;
; -3.741 ; asynch_ram:RAM|ram_block[4][0] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -1.830     ; 2.378      ;
; -3.735 ; asynch_ram:RAM|ram_block[2][1] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.848     ; 2.354      ;
; -3.733 ; asynch_ram:RAM|ram_block[2][0] ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -2.029     ; 2.171      ;
; -3.733 ; asynch_ram:RAM|ram_block[0][0] ; output[0]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.825     ; 2.375      ;
; -3.730 ; asynch_ram:RAM|ram_block[6][0] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -1.883     ; 2.314      ;
; -3.729 ; asynch_ram:RAM|ram_block[1][3] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.027     ; 2.169      ;
; -3.726 ; asynch_ram:RAM|ram_block[3][1] ; op1[1]         ; ram_load     ; clock       ; 0.500        ; -1.912     ; 2.281      ;
; -3.726 ; asynch_ram:RAM|ram_block[0][1] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.805     ; 2.388      ;
; -3.723 ; asynch_ram:RAM|ram_block[4][1] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -1.821     ; 2.369      ;
; -3.720 ; asynch_ram:RAM|ram_block[2][2] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.053     ; 2.134      ;
; -3.717 ; asynch_ram:RAM|ram_block[7][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.638     ; 2.546      ;
; -3.714 ; asynch_ram:RAM|ram_block[7][2] ; output[3]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.638     ; 2.543      ;
; -3.711 ; asynch_ram:RAM|ram_block[4][2] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.938     ; 2.240      ;
; -3.711 ; asynch_ram:RAM|ram_block[4][2] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -1.938     ; 2.240      ;
; -3.705 ; asynch_ram:RAM|ram_block[4][1] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.821     ; 2.351      ;
; -3.705 ; asynch_ram:RAM|ram_block[5][0] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -1.878     ; 2.294      ;
; -3.702 ; asynch_ram:RAM|ram_block[2][2] ; output[2]~reg0 ; ram_load     ; clock       ; 0.500        ; -1.849     ; 2.320      ;
; -3.699 ; asynch_ram:RAM|ram_block[0][0] ; op1[0]         ; ram_load     ; clock       ; 0.500        ; -2.027     ; 2.139      ;
; -3.686 ; asynch_ram:RAM|ram_block[5][0] ; op1[2]         ; ram_load     ; clock       ; 0.500        ; -1.878     ; 2.275      ;
; -3.678 ; asynch_ram:RAM|ram_block[1][0] ; op1[3]         ; ram_load     ; clock       ; 0.500        ; -2.134     ; 2.011      ;
+--------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ram_load'                                                                                                         ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.170 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.040     ; 2.836      ;
; -3.045 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.105     ; 2.646      ;
; -3.017 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.176     ; 2.547      ;
; -3.008 ; asynch_ram:RAM|ram_block[6][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.066     ; 2.648      ;
; -2.983 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.174     ; 2.515      ;
; -2.978 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.281     ; 2.403      ;
; -2.936 ; asynch_ram:RAM|ram_block[1][0] ; asynch_ram:RAM|m1[0]           ; ram_load     ; ram_load    ; 0.500        ; -2.041     ; 0.185      ;
; -2.900 ; asynch_ram:RAM|ram_block[6][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.042     ; 2.564      ;
; -2.856 ; asynch_ram:RAM|ram_block[5][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.037     ; 2.525      ;
; -2.842 ; asynch_ram:RAM|ram_block[5][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.034      ; 2.582      ;
; -2.842 ; asynch_ram:RAM|ram_block[7][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.059     ; 2.489      ;
; -2.837 ; asynch_ram:RAM|ram_block[2][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.211     ; 2.332      ;
; -2.829 ; asynch_ram:RAM|ram_block[1][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.293     ; 2.242      ;
; -2.828 ; asynch_ram:RAM|ram_block[0][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.168     ; 2.366      ;
; -2.827 ; asynch_ram:RAM|ram_block[4][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.086      ; 2.619      ;
; -2.815 ; asynch_ram:RAM|ram_block[3][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.058     ; 2.463      ;
; -2.815 ; asynch_ram:RAM|ram_block[4][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.031     ; 2.490      ;
; -2.805 ; asynch_ram:RAM|ram_block[1][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.135     ; 2.376      ;
; -2.776 ; asynch_ram:RAM|ram_block[7][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.001     ; 2.481      ;
; -2.761 ; asynch_ram:RAM|ram_block[2][2] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.212     ; 2.255      ;
; -2.694 ; asynch_ram:RAM|ram_block[3][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.059     ; 2.341      ;
; -2.694 ; asynch_ram:RAM|ram_block[7][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.001     ; 2.399      ;
; -2.624 ; asynch_ram:RAM|ram_block[4][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.089      ; 2.419      ;
; -2.581 ; asynch_ram:RAM|ram_block[3][0] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.178     ; 2.109      ;
; -2.557 ; asynch_ram:RAM|ram_block[5][1] ; asynch_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.029      ; 2.292      ;
; -2.543 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.143     ; 2.900      ;
; -2.521 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.078     ; 2.943      ;
; -2.518 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.116     ; 2.900      ;
; -2.496 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.051     ; 2.943      ;
; -2.487 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.023     ; 2.810      ;
; -2.457 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.289     ; 2.652      ;
; -2.446 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.159     ; 2.846      ;
; -2.426 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.108     ; 2.747      ;
; -2.423 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.287     ; 2.620      ;
; -2.406 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.228     ; 2.524      ;
; -2.405 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.214     ; 2.691      ;
; -2.404 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.043     ; 2.790      ;
; -2.400 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[6][3] ; ram_load     ; ram_load    ; 1.000        ; -0.020     ; 2.899      ;
; -2.399 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.232     ; 2.665      ;
; -2.395 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.164     ; 2.886      ;
; -2.380 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.187     ; 2.691      ;
; -2.377 ; asynch_ram:RAM|ram_block[6][2] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.104     ; 2.773      ;
; -2.376 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.130     ; 2.805      ;
; -2.372 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.226     ; 2.492      ;
; -2.371 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.212     ; 2.659      ;
; -2.365 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.230     ; 2.633      ;
; -2.352 ; asynch_ram:RAM|ram_block[6][2] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.077     ; 2.773      ;
; -2.348 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.333     ; 2.361      ;
; -2.348 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[0][2] ; ram_load     ; ram_load    ; 1.000        ; -0.028     ; 2.880      ;
; -2.346 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.185     ; 2.659      ;
; -2.340 ; asynch_ram:RAM|ram_block[6][0] ; asynch_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.155     ; 2.669      ;
; -2.325 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.074     ; 2.811      ;
; -2.325 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.074     ; 2.749      ;
; -2.321 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[7][0] ; ram_load     ; ram_load    ; 1.000        ; -0.266     ; 2.614      ;
; -2.315 ; asynch_ram:RAM|ram_block[0][3] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.146     ; 2.669      ;
; -2.313 ; asynch_ram:RAM|ram_block[3][2] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.096     ; 2.717      ;
; -2.311 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.025     ; 2.842      ;
; -2.309 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[6][3] ; ram_load     ; ram_load    ; 1.000        ; 0.114      ; 2.942      ;
; -2.307 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.319     ; 2.488      ;
; -2.304 ; asynch_ram:RAM|ram_block[2][3] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.316     ; 2.488      ;
; -2.303 ; asynch_ram:RAM|ram_block[1][2] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.173     ; 2.630      ;
; -2.296 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.295     ; 2.560      ;
; -2.296 ; asynch_ram:RAM|ram_block[5][0] ; asynch_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.150     ; 2.630      ;
; -2.293 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.075     ; 2.872      ;
; -2.290 ; asynch_ram:RAM|ram_block[0][3] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.119     ; 2.669      ;
; -2.288 ; asynch_ram:RAM|ram_block[3][2] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.069     ; 2.717      ;
; -2.288 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.179     ; 2.538      ;
; -2.288 ; asynch_ram:RAM|ram_block[6][0] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.080     ; 2.708      ;
; -2.287 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[7][0] ; ram_load     ; ram_load    ; 1.000        ; -0.264     ; 2.582      ;
; -2.284 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|m1[1]           ; ram_load     ; ram_load    ; 0.500        ; -2.107     ; 0.189      ;
; -2.282 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.292     ; 2.488      ;
; -2.282 ; asynch_ram:RAM|ram_block[6][0] ; asynch_ram:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.098     ; 2.682      ;
; -2.279 ; asynch_ram:RAM|ram_block[2][3] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.289     ; 2.488      ;
; -2.279 ; asynch_ram:RAM|ram_block[4][1] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.032     ; 2.593      ;
; -2.278 ; asynch_ram:RAM|ram_block[1][2] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.146     ; 2.630      ;
; -2.272 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.140     ; 2.785      ;
; -2.270 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.229     ; 2.696      ;
; -2.269 ; asynch_ram:RAM|ram_block[1][0] ; asynch_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.406     ; 2.347      ;
; -2.268 ; asynch_ram:RAM|ram_block[1][3] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.224     ; 2.544      ;
; -2.267 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[4][1] ; ram_load     ; ram_load    ; 1.000        ; -0.150     ; 2.771      ;
; -2.264 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.021     ; 2.799      ;
; -2.263 ; asynch_ram:RAM|ram_block[6][0] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.053     ; 2.708      ;
; -2.262 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.293     ; 2.528      ;
; -2.262 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[6][3] ; ram_load     ; ram_load    ; 1.000        ; -0.091     ; 2.690      ;
; -2.261 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.017     ; 2.734      ;
; -2.260 ; asynch_ram:RAM|ram_block[6][2] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.069     ; 2.620      ;
; -2.259 ; asynch_ram:RAM|ram_block[2][2] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.250     ; 2.509      ;
; -2.258 ; asynch_ram:RAM|ram_block[2][3] ; asynch_ram:RAM|m2[3]           ; ram_load     ; ram_load    ; 0.500        ; -2.081     ; 0.189      ;
; -2.254 ; asynch_ram:RAM|ram_block[0][0] ; asynch_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.177     ; 2.506      ;
; -2.252 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -0.002     ; 2.805      ;
; -2.251 ; asynch_ram:RAM|ram_block[0][2] ; asynch_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.195     ; 2.615      ;
; -2.251 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[6][2] ; ram_load     ; ram_load    ; 1.000        ; 0.001      ; 2.809      ;
; -2.250 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.075     ; 2.828      ;
; -2.245 ; asynch_ram:RAM|ram_block[5][0] ; asynch_ram:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.089     ; 2.502      ;
; -2.244 ; asynch_ram:RAM|ram_block[5][0] ; asynch_ram:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.075     ; 2.669      ;
; -2.243 ; asynch_ram:RAM|ram_block[1][3] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.197     ; 2.544      ;
; -2.242 ; asynch_ram:RAM|ram_block[2][0] ; asynch_ram:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.300     ; 2.597      ;
; -2.239 ; asynch_ram:RAM|ram_block[6][1] ; asynch_ram:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; 0.048      ; 2.777      ;
; -2.238 ; asynch_ram:RAM|ram_block[1][1] ; asynch_ram:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.400     ; 2.397      ;
; -2.234 ; asynch_ram:RAM|ram_block[2][2] ; asynch_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.223     ; 2.509      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ram_load'                                                                                     ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.269 ; op1[1]    ; asynch_ram:RAM|ram_block[1][1] ; clock        ; ram_load    ; -0.500       ; 2.134      ; 1.405      ;
; -0.238 ; op1[0]    ; asynch_ram:RAM|ram_block[1][1] ; clock        ; ram_load    ; -0.500       ; 2.134      ; 1.436      ;
; -0.233 ; op1[0]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 2.131      ; 1.438      ;
; -0.200 ; op1[1]    ; asynch_ram:RAM|ram_block[0][1] ; clock        ; ram_load    ; -0.500       ; 2.021      ; 1.361      ;
; -0.196 ; op1[1]    ; asynch_ram:RAM|ram_block[2][1] ; clock        ; ram_load    ; -0.500       ; 2.064      ; 1.408      ;
; -0.169 ; op1[0]    ; asynch_ram:RAM|ram_block[0][1] ; clock        ; ram_load    ; -0.500       ; 2.021      ; 1.392      ;
; -0.168 ; op1[1]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 2.131      ; 1.503      ;
; -0.165 ; op1[0]    ; asynch_ram:RAM|ram_block[2][1] ; clock        ; ram_load    ; -0.500       ; 2.064      ; 1.439      ;
; -0.146 ; op1[0]    ; asynch_ram:RAM|ram_block[2][2] ; clock        ; ram_load    ; -0.500       ; 2.065      ; 1.459      ;
; -0.145 ; op1[0]    ; asynch_ram:RAM|ram_block[1][3] ; clock        ; ram_load    ; -0.500       ; 2.039      ; 1.434      ;
; -0.129 ; op1[3]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 2.119      ; 1.530      ;
; -0.117 ; op1[1]    ; asynch_ram:RAM|ram_block[7][1] ; clock        ; ram_load    ; -0.500       ; 1.912      ; 1.335      ;
; -0.090 ; op1[0]    ; asynch_ram:RAM|ram_block[3][0] ; clock        ; ram_load    ; -0.500       ; 2.031      ; 1.481      ;
; -0.088 ; op1[1]    ; asynch_ram:RAM|ram_block[3][1] ; clock        ; ram_load    ; -0.500       ; 1.912      ; 1.364      ;
; -0.087 ; op1[0]    ; asynch_ram:RAM|ram_block[0][0] ; clock        ; ram_load    ; -0.500       ; 2.027      ; 1.480      ;
; -0.086 ; op1[0]    ; asynch_ram:RAM|ram_block[7][1] ; clock        ; ram_load    ; -0.500       ; 1.912      ; 1.366      ;
; -0.081 ; op1[1]    ; asynch_ram:RAM|ram_block[2][2] ; clock        ; ram_load    ; -0.500       ; 2.065      ; 1.524      ;
; -0.080 ; op1[1]    ; asynch_ram:RAM|ram_block[1][3] ; clock        ; ram_load    ; -0.500       ; 2.039      ; 1.499      ;
; -0.074 ; op1[0]    ; asynch_ram:RAM|ram_block[1][0] ; clock        ; ram_load    ; -0.500       ; 2.146      ; 1.612      ;
; -0.073 ; op1[0]    ; asynch_ram:RAM|ram_block[1][2] ; clock        ; ram_load    ; -0.500       ; 1.988      ; 1.455      ;
; -0.071 ; op1[1]    ; asynch_ram:RAM|ram_block[6][1] ; clock        ; ram_load    ; -0.500       ; 1.893      ; 1.362      ;
; -0.070 ; op1[2]    ; asynch_ram:RAM|ram_block[2][2] ; clock        ; ram_load    ; -0.500       ; 2.053      ; 1.523      ;
; -0.068 ; op1[0]    ; asynch_ram:RAM|ram_block[2][0] ; clock        ; ram_load    ; -0.500       ; 2.029      ; 1.501      ;
; -0.057 ; op1[0]    ; asynch_ram:RAM|ram_block[3][1] ; clock        ; ram_load    ; -0.500       ; 1.912      ; 1.395      ;
; -0.048 ; op1[0]    ; asynch_ram:RAM|ram_block[5][3] ; clock        ; ram_load    ; -0.500       ; 1.947      ; 1.439      ;
; -0.044 ; op1[0]    ; asynch_ram:RAM|ram_block[6][3] ; clock        ; ram_load    ; -0.500       ; 2.055      ; 1.551      ;
; -0.042 ; op1[1]    ; asynch_ram:RAM|ram_block[4][1] ; clock        ; ram_load    ; -0.500       ; 1.833      ; 1.331      ;
; -0.041 ; op1[3]    ; asynch_ram:RAM|ram_block[1][3] ; clock        ; ram_load    ; -0.500       ; 2.027      ; 1.526      ;
; -0.040 ; op1[0]    ; asynch_ram:RAM|ram_block[6][1] ; clock        ; ram_load    ; -0.500       ; 1.893      ; 1.393      ;
; -0.021 ; op1[0]    ; asynch_ram:RAM|ram_block[4][2] ; clock        ; ram_load    ; -0.500       ; 1.950      ; 1.469      ;
; -0.014 ; op1[0]    ; asynch_ram:RAM|ram_block[0][3] ; clock        ; ram_load    ; -0.500       ; 1.961      ; 1.487      ;
; -0.012 ; op1[2]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 2.119      ; 1.647      ;
; -0.011 ; op1[0]    ; asynch_ram:RAM|ram_block[4][1] ; clock        ; ram_load    ; -0.500       ; 1.833      ; 1.362      ;
; -0.008 ; op1[1]    ; asynch_ram:RAM|ram_block[1][2] ; clock        ; ram_load    ; -0.500       ; 1.988      ; 1.520      ;
; 0.002  ; op1[0]    ; asynch_ram:RAM|ram_block[3][3] ; clock        ; ram_load    ; -0.500       ; 1.911      ; 1.453      ;
; 0.002  ; op1[0]    ; asynch_ram:RAM|ram_block[6][2] ; clock        ; ram_load    ; -0.500       ; 1.919      ; 1.461      ;
; 0.003  ; op1[0]    ; asynch_ram:RAM|ram_block[0][2] ; clock        ; ram_load    ; -0.500       ; 1.958      ; 1.501      ;
; 0.003  ; op1[2]    ; asynch_ram:RAM|ram_block[1][2] ; clock        ; ram_load    ; -0.500       ; 1.976      ; 1.519      ;
; 0.017  ; op1[1]    ; asynch_ram:RAM|ram_block[5][3] ; clock        ; ram_load    ; -0.500       ; 1.947      ; 1.504      ;
; 0.021  ; op1[1]    ; asynch_ram:RAM|ram_block[6][3] ; clock        ; ram_load    ; -0.500       ; 2.055      ; 1.616      ;
; 0.044  ; op1[1]    ; asynch_ram:RAM|ram_block[4][2] ; clock        ; ram_load    ; -0.500       ; 1.950      ; 1.534      ;
; 0.046  ; op1[1]    ; asynch_ram:RAM|ram_block[5][1] ; clock        ; ram_load    ; -0.500       ; 1.824      ; 1.410      ;
; 0.047  ; MAR[1]    ; asynch_ram:RAM|ram_block[1][1] ; clock        ; ram_load    ; -0.500       ; 2.107      ; 1.694      ;
; 0.051  ; op1[1]    ; asynch_ram:RAM|ram_block[0][3] ; clock        ; ram_load    ; -0.500       ; 1.961      ; 1.552      ;
; 0.053  ; op1[0]    ; asynch_ram:RAM|ram_block[3][2] ; clock        ; ram_load    ; -0.500       ; 1.911      ; 1.504      ;
; 0.055  ; op1[2]    ; asynch_ram:RAM|ram_block[4][2] ; clock        ; ram_load    ; -0.500       ; 1.938      ; 1.533      ;
; 0.056  ; op1[3]    ; asynch_ram:RAM|ram_block[5][3] ; clock        ; ram_load    ; -0.500       ; 1.935      ; 1.531      ;
; 0.058  ; MAR[2]    ; asynch_ram:RAM|ram_block[1][1] ; clock        ; ram_load    ; -0.500       ; 2.152      ; 1.750      ;
; 0.060  ; op1[3]    ; asynch_ram:RAM|ram_block[6][3] ; clock        ; ram_load    ; -0.500       ; 2.043      ; 1.643      ;
; 0.064  ; op1[0]    ; asynch_ram:RAM|ram_block[7][2] ; clock        ; ram_load    ; -0.500       ; 1.854      ; 1.458      ;
; 0.067  ; op1[1]    ; asynch_ram:RAM|ram_block[3][3] ; clock        ; ram_load    ; -0.500       ; 1.911      ; 1.518      ;
; 0.067  ; op1[1]    ; asynch_ram:RAM|ram_block[6][2] ; clock        ; ram_load    ; -0.500       ; 1.919      ; 1.526      ;
; 0.068  ; op1[1]    ; asynch_ram:RAM|ram_block[0][2] ; clock        ; ram_load    ; -0.500       ; 1.958      ; 1.566      ;
; 0.074  ; op1[0]    ; asynch_ram:RAM|ram_block[7][3] ; clock        ; ram_load    ; -0.500       ; 1.937      ; 1.551      ;
; 0.076  ; op1[0]    ; asynch_ram:RAM|ram_block[6][0] ; clock        ; ram_load    ; -0.500       ; 1.895      ; 1.511      ;
; 0.076  ; MAR[2]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 2.149      ; 1.765      ;
; 0.076  ; op1[2]    ; asynch_ram:RAM|ram_block[1][3] ; clock        ; ram_load    ; -0.500       ; 2.027      ; 1.643      ;
; 0.077  ; op1[0]    ; asynch_ram:RAM|ram_block[5][1] ; clock        ; ram_load    ; -0.500       ; 1.824      ; 1.441      ;
; 0.078  ; MAR[2]    ; asynch_ram:RAM|ram_block[2][2] ; clock        ; ram_load    ; -0.500       ; 2.083      ; 1.701      ;
; 0.078  ; op1[2]    ; asynch_ram:RAM|ram_block[6][2] ; clock        ; ram_load    ; -0.500       ; 1.907      ; 1.525      ;
; 0.079  ; op1[2]    ; asynch_ram:RAM|ram_block[0][2] ; clock        ; ram_load    ; -0.500       ; 1.946      ; 1.565      ;
; 0.090  ; op1[3]    ; asynch_ram:RAM|ram_block[0][3] ; clock        ; ram_load    ; -0.500       ; 1.949      ; 1.579      ;
; 0.102  ; op1[0]    ; asynch_ram:RAM|ram_block[4][3] ; clock        ; ram_load    ; -0.500       ; 1.909      ; 1.551      ;
; 0.106  ; op1[3]    ; asynch_ram:RAM|ram_block[3][3] ; clock        ; ram_load    ; -0.500       ; 1.899      ; 1.545      ;
; 0.112  ; MAR[0]    ; asynch_ram:RAM|ram_block[2][2] ; clock        ; ram_load    ; -0.500       ; 2.038      ; 1.690      ;
; 0.116  ; MAR[1]    ; asynch_ram:RAM|ram_block[0][1] ; clock        ; ram_load    ; -0.500       ; 1.994      ; 1.650      ;
; 0.117  ; MAR[0]    ; asynch_ram:RAM|ram_block[1][1] ; clock        ; ram_load    ; -0.500       ; 2.107      ; 1.764      ;
; 0.118  ; op1[1]    ; asynch_ram:RAM|ram_block[3][2] ; clock        ; ram_load    ; -0.500       ; 1.911      ; 1.569      ;
; 0.120  ; MAR[1]    ; asynch_ram:RAM|ram_block[2][1] ; clock        ; ram_load    ; -0.500       ; 2.037      ; 1.697      ;
; 0.127  ; MAR[2]    ; asynch_ram:RAM|ram_block[0][1] ; clock        ; ram_load    ; -0.500       ; 2.039      ; 1.706      ;
; 0.129  ; op1[2]    ; asynch_ram:RAM|ram_block[3][2] ; clock        ; ram_load    ; -0.500       ; 1.899      ; 1.568      ;
; 0.129  ; op1[1]    ; asynch_ram:RAM|ram_block[7][2] ; clock        ; ram_load    ; -0.500       ; 1.854      ; 1.523      ;
; 0.131  ; MAR[2]    ; asynch_ram:RAM|ram_block[2][1] ; clock        ; ram_load    ; -0.500       ; 2.082      ; 1.753      ;
; 0.139  ; op1[1]    ; asynch_ram:RAM|ram_block[7][3] ; clock        ; ram_load    ; -0.500       ; 1.937      ; 1.616      ;
; 0.140  ; op1[2]    ; asynch_ram:RAM|ram_block[7][2] ; clock        ; ram_load    ; -0.500       ; 1.842      ; 1.522      ;
; 0.147  ; op1[0]    ; asynch_ram:RAM|ram_block[5][2] ; clock        ; ram_load    ; -0.500       ; 1.819      ; 1.506      ;
; 0.148  ; MAR[1]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 2.104      ; 1.792      ;
; 0.151  ; MAR[2]    ; asynch_ram:RAM|ram_block[1][2] ; clock        ; ram_load    ; -0.500       ; 2.006      ; 1.697      ;
; 0.164  ; MAR[2]    ; asynch_ram:RAM|ram_block[1][3] ; clock        ; ram_load    ; -0.500       ; 2.057      ; 1.761      ;
; 0.167  ; op1[1]    ; asynch_ram:RAM|ram_block[4][3] ; clock        ; ram_load    ; -0.500       ; 1.909      ; 1.616      ;
; 0.170  ; MAR[0]    ; asynch_ram:RAM|ram_block[2][3] ; clock        ; ram_load    ; -0.500       ; 2.104      ; 1.814      ;
; 0.173  ; op1[0]    ; asynch_ram:RAM|ram_block[5][0] ; clock        ; ram_load    ; -0.500       ; 1.890      ; 1.603      ;
; 0.173  ; op1[2]    ; asynch_ram:RAM|ram_block[5][3] ; clock        ; ram_load    ; -0.500       ; 1.935      ; 1.648      ;
; 0.173  ; MAR[2]    ; asynch_ram:RAM|ram_block[3][0] ; clock        ; ram_load    ; -0.500       ; 2.049      ; 1.762      ;
; 0.176  ; MAR[2]    ; asynch_ram:RAM|ram_block[0][0] ; clock        ; ram_load    ; -0.500       ; 2.045      ; 1.761      ;
; 0.177  ; op1[2]    ; asynch_ram:RAM|ram_block[6][3] ; clock        ; ram_load    ; -0.500       ; 2.043      ; 1.760      ;
; 0.178  ; op1[0]    ; asynch_ram:RAM|ram_block[7][0] ; clock        ; ram_load    ; -0.500       ; 1.854      ; 1.572      ;
; 0.178  ; op1[3]    ; asynch_ram:RAM|ram_block[7][3] ; clock        ; ram_load    ; -0.500       ; 1.925      ; 1.643      ;
; 0.185  ; MAR[0]    ; asynch_ram:RAM|ram_block[1][2] ; clock        ; ram_load    ; -0.500       ; 1.961      ; 1.686      ;
; 0.186  ; MAR[0]    ; asynch_ram:RAM|ram_block[0][1] ; clock        ; ram_load    ; -0.500       ; 1.994      ; 1.720      ;
; 0.189  ; MAR[2]    ; asynch_ram:RAM|ram_block[1][0] ; clock        ; ram_load    ; -0.500       ; 2.164      ; 1.893      ;
; 0.190  ; MAR[0]    ; asynch_ram:RAM|ram_block[2][1] ; clock        ; ram_load    ; -0.500       ; 2.037      ; 1.767      ;
; 0.195  ; MAR[2]    ; asynch_ram:RAM|ram_block[2][0] ; clock        ; ram_load    ; -0.500       ; 2.047      ; 1.782      ;
; 0.199  ; MAR[1]    ; asynch_ram:RAM|ram_block[7][1] ; clock        ; ram_load    ; -0.500       ; 1.885      ; 1.624      ;
; 0.203  ; MAR[2]    ; asynch_ram:RAM|ram_block[4][2] ; clock        ; ram_load    ; -0.500       ; 1.968      ; 1.711      ;
; 0.206  ; op1[3]    ; asynch_ram:RAM|ram_block[4][3] ; clock        ; ram_load    ; -0.500       ; 1.897      ; 1.643      ;
; 0.207  ; op1[2]    ; asynch_ram:RAM|ram_block[0][3] ; clock        ; ram_load    ; -0.500       ; 1.949      ; 1.696      ;
; 0.210  ; MAR[2]    ; asynch_ram:RAM|ram_block[7][1] ; clock        ; ram_load    ; -0.500       ; 1.930      ; 1.680      ;
; 0.212  ; op1[1]    ; asynch_ram:RAM|ram_block[5][2] ; clock        ; ram_load    ; -0.500       ; 1.819      ; 1.571      ;
; 0.213  ; MAR[1]    ; asynch_ram:RAM|ram_block[2][2] ; clock        ; ram_load    ; -0.500       ; 2.038      ; 1.791      ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                            ;
+-------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; 1.085 ; op1[0]                         ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.036      ; 1.205      ;
; 1.099 ; op1[0]                         ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.247      ; 1.430      ;
; 1.110 ; op1[0]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.049      ; 1.243      ;
; 1.128 ; op1[0]                         ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.049      ; 1.261      ;
; 1.175 ; op1[1]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.049      ; 1.308      ;
; 1.192 ; op1[0]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.260      ; 1.536      ;
; 1.193 ; op1[1]                         ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.049      ; 1.326      ;
; 1.204 ; op1[2]                         ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.037      ; 1.325      ;
; 1.212 ; op1[0]                         ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.260      ; 1.556      ;
; 1.214 ; op1[3]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.037      ; 1.335      ;
; 1.221 ; op1[1]                         ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.036      ; 1.341      ;
; 1.238 ; op1[1]                         ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.247      ; 1.569      ;
; 1.252 ; op1[0]                         ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.036      ; 1.372      ;
; 1.257 ; op1[1]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.260      ; 1.601      ;
; 1.269 ; op1[0]                         ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.247      ; 1.600      ;
; 1.277 ; op1[1]                         ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.260      ; 1.621      ;
; 1.288 ; op1[2]                         ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.248      ; 1.620      ;
; 1.296 ; op1[3]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.248      ; 1.628      ;
; 1.331 ; op1[2]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.037      ; 1.452      ;
; 1.340 ; MAR[2]                         ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.486      ;
; 1.344 ; MAR[2]                         ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.503      ;
; 1.354 ; MAR[2]                         ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.273      ; 1.711      ;
; 1.378 ; MAR[0]                         ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.030      ; 1.492      ;
; 1.411 ; MAR[2]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.075      ; 1.570      ;
; 1.413 ; op1[2]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.248      ; 1.745      ;
; 1.428 ; MAR[2]                         ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.286      ; 1.798      ;
; 1.462 ; MAR[0]                         ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.241      ; 1.787      ;
; 1.479 ; MAR[1]                         ; op1[2]         ; clock        ; clock       ; 0.000        ; 0.030      ; 1.593      ;
; 1.483 ; MAR[1]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.030      ; 1.597      ;
; 1.483 ; MAR[1]                         ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.017      ; 1.584      ;
; 1.493 ; MAR[2]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.286      ; 1.863      ;
; 1.497 ; MAR[1]                         ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.228      ; 1.809      ;
; 1.505 ; MAR[0]                         ; op1[3]         ; clock        ; clock       ; 0.000        ; 0.030      ; 1.619      ;
; 1.509 ; MAR[0]                         ; op1[0]         ; clock        ; clock       ; 0.000        ; 0.017      ; 1.610      ;
; 1.523 ; MAR[0]                         ; output[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.228      ; 1.835      ;
; 1.529 ; MAR[1]                         ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.017      ; 1.630      ;
; 1.540 ; MAR[2]                         ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.686      ;
; 1.546 ; MAR[1]                         ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.228      ; 1.858      ;
; 1.557 ; MAR[2]                         ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.273      ; 1.914      ;
; 1.563 ; MAR[1]                         ; output[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.241      ; 1.888      ;
; 1.565 ; MAR[1]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.241      ; 1.890      ;
; 1.587 ; MAR[0]                         ; output[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.241      ; 1.912      ;
; 1.599 ; MAR[0]                         ; op1[1]         ; clock        ; clock       ; 0.000        ; 0.017      ; 1.700      ;
; 1.616 ; MAR[0]                         ; output[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.228      ; 1.928      ;
; 3.541 ; asynch_ram:RAM|ram_block[7][3] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -1.785     ; 1.380      ;
; 3.616 ; asynch_ram:RAM|ram_block[4][3] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -1.758     ; 1.482      ;
; 3.623 ; asynch_ram:RAM|ram_block[7][3] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.574     ; 1.673      ;
; 3.689 ; asynch_ram:RAM|ram_block[3][0] ; op1[0]         ; ram_load     ; clock       ; -0.500       ; -1.887     ; 1.426      ;
; 3.698 ; asynch_ram:RAM|ram_block[4][3] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.547     ; 1.775      ;
; 3.703 ; asynch_ram:RAM|ram_block[3][0] ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.676     ; 1.651      ;
; 3.712 ; asynch_ram:RAM|ram_block[6][3] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -1.881     ; 1.455      ;
; 3.723 ; asynch_ram:RAM|ram_block[7][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -1.706     ; 1.641      ;
; 3.724 ; asynch_ram:RAM|ram_block[5][1] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -1.677     ; 1.671      ;
; 3.738 ; asynch_ram:RAM|ram_block[7][0] ; op1[0]         ; ram_load     ; clock       ; -0.500       ; -1.719     ; 1.643      ;
; 3.742 ; asynch_ram:RAM|ram_block[5][1] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -1.677     ; 1.689      ;
; 3.746 ; asynch_ram:RAM|ram_block[3][0] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -1.874     ; 1.496      ;
; 3.747 ; asynch_ram:RAM|ram_block[4][0] ; op1[0]         ; ram_load     ; clock       ; -0.500       ; -1.696     ; 1.675      ;
; 3.752 ; asynch_ram:RAM|ram_block[7][0] ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.508     ; 1.868      ;
; 3.761 ; asynch_ram:RAM|ram_block[4][0] ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.485     ; 1.900      ;
; 3.764 ; asynch_ram:RAM|ram_block[3][0] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -1.874     ; 1.514      ;
; 3.770 ; asynch_ram:RAM|ram_block[5][1] ; op1[1]         ; ram_load     ; clock       ; -0.500       ; -1.690     ; 1.704      ;
; 3.787 ; asynch_ram:RAM|ram_block[5][1] ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.479     ; 1.932      ;
; 3.789 ; asynch_ram:RAM|ram_block[3][3] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -1.761     ; 1.652      ;
; 3.794 ; asynch_ram:RAM|ram_block[6][3] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.670     ; 1.748      ;
; 3.797 ; asynch_ram:RAM|ram_block[5][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -1.672     ; 1.749      ;
; 3.806 ; asynch_ram:RAM|ram_block[5][3] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -1.793     ; 1.637      ;
; 3.806 ; asynch_ram:RAM|ram_block[5][1] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.466     ; 1.964      ;
; 3.807 ; asynch_ram:RAM|ram_block[7][2] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.495     ; 1.936      ;
; 3.819 ; asynch_ram:RAM|ram_block[7][0] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -1.706     ; 1.737      ;
; 3.826 ; asynch_ram:RAM|ram_block[5][1] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.466     ; 1.984      ;
; 3.828 ; asynch_ram:RAM|ram_block[3][0] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.663     ; 1.789      ;
; 3.828 ; asynch_ram:RAM|ram_block[4][0] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -1.683     ; 1.769      ;
; 3.830 ; asynch_ram:RAM|ram_block[3][1] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -1.762     ; 1.692      ;
; 3.837 ; asynch_ram:RAM|ram_block[7][0] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -1.706     ; 1.755      ;
; 3.846 ; asynch_ram:RAM|ram_block[4][0] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -1.683     ; 1.787      ;
; 3.848 ; asynch_ram:RAM|ram_block[3][1] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -1.762     ; 1.710      ;
; 3.848 ; asynch_ram:RAM|ram_block[3][0] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.663     ; 1.809      ;
; 3.850 ; asynch_ram:RAM|ram_block[7][2] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -1.706     ; 1.768      ;
; 3.851 ; asynch_ram:RAM|ram_block[4][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -1.796     ; 1.679      ;
; 3.866 ; asynch_ram:RAM|ram_block[2][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -1.908     ; 1.582      ;
; 3.871 ; asynch_ram:RAM|ram_block[3][3] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.550     ; 1.945      ;
; 3.876 ; asynch_ram:RAM|ram_block[3][1] ; op1[1]         ; ram_load     ; clock       ; -0.500       ; -1.775     ; 1.725      ;
; 3.881 ; asynch_ram:RAM|ram_block[5][2] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.461     ; 2.044      ;
; 3.888 ; asynch_ram:RAM|ram_block[5][3] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.582     ; 1.930      ;
; 3.888 ; asynch_ram:RAM|ram_block[5][0] ; op1[0]         ; ram_load     ; clock       ; -0.500       ; -1.753     ; 1.759      ;
; 3.888 ; asynch_ram:RAM|ram_block[3][0] ; op1[1]         ; ram_load     ; clock       ; -0.500       ; -1.887     ; 1.625      ;
; 3.891 ; asynch_ram:RAM|ram_block[3][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -1.761     ; 1.754      ;
; 3.893 ; asynch_ram:RAM|ram_block[3][1] ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.564     ; 1.953      ;
; 3.901 ; asynch_ram:RAM|ram_block[7][0] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.495     ; 2.030      ;
; 3.902 ; asynch_ram:RAM|ram_block[5][0] ; output[0]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.542     ; 1.984      ;
; 3.903 ; asynch_ram:RAM|ram_block[1][2] ; op1[2]         ; ram_load     ; clock       ; -0.500       ; -1.834     ; 1.693      ;
; 3.905 ; asynch_ram:RAM|ram_block[3][0] ; output[1]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.676     ; 1.853      ;
; 3.910 ; asynch_ram:RAM|ram_block[4][0] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.472     ; 2.062      ;
; 3.912 ; asynch_ram:RAM|ram_block[3][1] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.551     ; 1.985      ;
; 3.921 ; asynch_ram:RAM|ram_block[7][0] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.495     ; 2.050      ;
; 3.924 ; asynch_ram:RAM|ram_block[5][2] ; op1[3]         ; ram_load     ; clock       ; -0.500       ; -1.672     ; 1.876      ;
; 3.926 ; asynch_ram:RAM|ram_block[1][0] ; op1[0]         ; ram_load     ; clock       ; -0.500       ; -1.989     ; 1.561      ;
; 3.930 ; asynch_ram:RAM|ram_block[4][0] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.472     ; 2.082      ;
; 3.932 ; asynch_ram:RAM|ram_block[7][2] ; output[3]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.495     ; 2.061      ;
; 3.932 ; asynch_ram:RAM|ram_block[3][1] ; output[2]~reg0 ; ram_load     ; clock       ; -0.500       ; -1.551     ; 2.005      ;
+-------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; MAR[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; MAR[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; MAR[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; op1[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[0]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[1]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[2]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; output[3]~reg0              ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[2]~reg0              ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[3]~reg0              ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[0]~reg0              ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; output[1]~reg0              ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[0]                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[1]                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[2]                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; op1[3]                      ;
; -0.006 ; 0.178        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; MAR[2]                      ;
; 0.004  ; 0.188        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; MAR[0]                      ;
; 0.004  ; 0.188        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; MAR[1]                      ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[2]~reg0|clk          ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[3]~reg0|clk          ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[0]~reg0|clk          ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; output[1]~reg0|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[0]|clk                  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[1]|clk                  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[2]|clk                  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; op1[3]|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.173  ; 0.173        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; MAR[2]|clk                  ;
; 0.182  ; 0.182        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; MAR[0]|clk                  ;
; 0.182  ; 0.182        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; MAR[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.595  ; 0.811        ; 0.216          ; High Pulse Width ; clock ; Rise       ; MAR[0]                      ;
; 0.595  ; 0.811        ; 0.216          ; High Pulse Width ; clock ; Rise       ; MAR[1]                      ;
; 0.605  ; 0.821        ; 0.216          ; High Pulse Width ; clock ; Rise       ; MAR[2]                      ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[0]                      ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[1]                      ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[2]                      ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; op1[3]                      ;
; 0.688  ; 0.904        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[2]~reg0              ;
; 0.688  ; 0.904        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[3]~reg0              ;
; 0.689  ; 0.905        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[0]~reg0              ;
; 0.689  ; 0.905        ; 0.216          ; High Pulse Width ; clock ; Rise       ; output[1]~reg0              ;
; 0.815  ; 0.815        ; 0.000          ; High Pulse Width ; clock ; Rise       ; MAR[0]|clk                  ;
; 0.815  ; 0.815        ; 0.000          ; High Pulse Width ; clock ; Rise       ; MAR[1]|clk                  ;
; 0.826  ; 0.826        ; 0.000          ; High Pulse Width ; clock ; Rise       ; MAR[2]|clk                  ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o               ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[0]|clk                  ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[1]|clk                  ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[2]|clk                  ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; op1[3]|clk                  ;
; 0.910  ; 0.910        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[2]~reg0|clk          ;
; 0.910  ; 0.910        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[3]~reg0|clk          ;
; 0.911  ; 0.911        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[0]~reg0|clk          ;
; 0.911  ; 0.911        ; 0.000          ; High Pulse Width ; clock ; Rise       ; output[1]~reg0|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ram_load'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ram_load ; Rise       ; ram_load                       ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][0]|datab      ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[6][3] ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[2][3] ;
; 0.028  ; 0.028        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][3]|datac      ;
; 0.030  ; 0.030        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][2]|datad      ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][1]|datad      ;
; 0.031  ; 0.031        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[3][0] ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][0]|datad      ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][3]|datad      ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][3]|datab      ;
; 0.033  ; 0.033        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][1]|datad      ;
; 0.035  ; 0.035        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[2][2] ;
; 0.036  ; 0.036        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][2]|datad      ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[0][0] ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[2][1] ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[0][1] ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[2][0] ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[3][3] ;
; 0.038  ; 0.038        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[3][1] ;
; 0.039  ; 0.039        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][0]|datac      ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][1]|datac      ;
; 0.041  ; 0.041        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[3][2] ;
; 0.042  ; 0.042        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][0]|datad      ;
; 0.042  ; 0.042        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][2]|datad      ;
; 0.043  ; 0.043        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][1]|datad      ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[1][0] ;
; 0.046  ; 0.046        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][2]|datad      ;
; 0.046  ; 0.046        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][3]|datad      ;
; 0.047  ; 0.047        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[6][0] ;
; 0.047  ; 0.047        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[6][2] ;
; 0.048  ; 0.048        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[6][1] ;
; 0.051  ; 0.051        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[0][2] ;
; 0.051  ; 0.051        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[0][3] ;
; 0.054  ; 0.054        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[1][1] ;
; 0.058  ; 0.058        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[7][3] ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][0]|dataa      ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][1]|dataa      ;
; 0.060  ; 0.060        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[7][1] ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][3]|datac      ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][1]|datac      ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][2]|datad      ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[1][3] ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][0]|datad      ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][3]|datac      ;
; 0.071  ; 0.071        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][2]|datab      ;
; 0.071  ; 0.071        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[7][2] ;
; 0.072  ; 0.072        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][2]|datad      ;
; 0.072  ; 0.072        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[7][0] ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0clkctrl|inclk[0] ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0clkctrl|outclk   ;
; 0.077  ; 0.077        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][3]|dataa      ;
; 0.077  ; 0.077        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[1][2] ;
; 0.078  ; 0.078        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3clkctrl|inclk[0] ;
; 0.078  ; 0.078        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3clkctrl|outclk   ;
; 0.078  ; 0.078        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[4][3] ;
; 0.080  ; 0.080        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[4][2] ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][1]|datad      ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][3]|datac      ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][0]|datad      ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m1[0]           ;
; 0.084  ; 0.084        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[5][3] ;
; 0.085  ; 0.085        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m2[1]|datac                ;
; 0.085  ; 0.085        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[5][0] ;
; 0.086  ; 0.086        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5clkctrl|inclk[0] ;
; 0.086  ; 0.086        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5clkctrl|outclk   ;
; 0.086  ; 0.086        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m1[0]|datab                ;
; 0.086  ; 0.086        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m2[2]|datac                ;
; 0.086  ; 0.086        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m2[3]|datac                ;
; 0.086  ; 0.086        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[4][1] ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2clkctrl|inclk[0] ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2clkctrl|outclk   ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m1[3]|datac                ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][0]|datac      ;
; 0.089  ; 0.089        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[4][0] ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][1]|datad      ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m2[1]           ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m2[0]|datac                ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][2]|datad      ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m2[2]           ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m2[3]           ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m1[1]|datac                ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|m1[2]|datac                ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m1[3]           ;
; 0.095  ; 0.095        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[5][1] ;
; 0.097  ; 0.097        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; asynch_ram:RAM|ram_block[5][2] ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m2[0]           ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m1[1]           ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; asynch_ram:RAM|m1[2]           ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7clkctrl|inclk[0] ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7clkctrl|outclk   ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1clkctrl|inclk[0] ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1clkctrl|outclk   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|o               ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6clkctrl|inclk[0] ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6clkctrl|outclk   ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4clkctrl|inclk[0] ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4clkctrl|outclk   ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~inputclkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; MAR_in[*]   ; clock      ; 1.183 ; 1.795 ; Rise       ; clock           ;
;  MAR_in[0]  ; clock      ; 1.183 ; 1.795 ; Rise       ; clock           ;
;  MAR_in[1]  ; clock      ; 1.138 ; 1.752 ; Rise       ; clock           ;
;  MAR_in[2]  ; clock      ; 1.077 ; 1.671 ; Rise       ; clock           ;
; ac_load     ; clock      ; 1.788 ; 2.506 ; Rise       ; clock           ;
; alu_sel[*]  ; clock      ; 3.152 ; 3.860 ; Rise       ; clock           ;
;  alu_sel[0] ; clock      ; 3.152 ; 3.860 ; Rise       ; clock           ;
;  alu_sel[1] ; clock      ; 3.012 ; 3.823 ; Rise       ; clock           ;
;  alu_sel[2] ; clock      ; 2.689 ; 3.449 ; Rise       ; clock           ;
; input[*]    ; clock      ; 1.622 ; 2.366 ; Rise       ; clock           ;
;  input[0]   ; clock      ; 1.208 ; 1.840 ; Rise       ; clock           ;
;  input[1]   ; clock      ; 1.622 ; 2.366 ; Rise       ; clock           ;
;  input[2]   ; clock      ; 1.447 ; 2.133 ; Rise       ; clock           ;
;  input[3]   ; clock      ; 1.401 ; 2.064 ; Rise       ; clock           ;
; input_sel   ; clock      ; 1.441 ; 2.087 ; Rise       ; clock           ;
; mar_load    ; clock      ; 1.332 ; 1.919 ; Rise       ; clock           ;
; alu_sel[*]  ; ram_load   ; 2.625 ; 3.402 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 2.625 ; 3.332 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 2.591 ; 3.402 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 2.268 ; 3.028 ; Fall       ; ram_load        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; MAR_in[*]   ; clock      ; -0.872 ; -1.453 ; Rise       ; clock           ;
;  MAR_in[0]  ; clock      ; -0.974 ; -1.578 ; Rise       ; clock           ;
;  MAR_in[1]  ; clock      ; -0.933 ; -1.537 ; Rise       ; clock           ;
;  MAR_in[2]  ; clock      ; -0.872 ; -1.453 ; Rise       ; clock           ;
; ac_load     ; clock      ; -1.142 ; -1.772 ; Rise       ; clock           ;
; alu_sel[*]  ; clock      ; -1.622 ; -2.284 ; Rise       ; clock           ;
;  alu_sel[0] ; clock      ; -1.622 ; -2.284 ; Rise       ; clock           ;
;  alu_sel[1] ; clock      ; -1.707 ; -2.381 ; Rise       ; clock           ;
;  alu_sel[2] ; clock      ; -1.668 ; -2.374 ; Rise       ; clock           ;
; input[*]    ; clock      ; -0.972 ; -1.580 ; Rise       ; clock           ;
;  input[0]   ; clock      ; -0.972 ; -1.580 ; Rise       ; clock           ;
;  input[1]   ; clock      ; -1.338 ; -2.051 ; Rise       ; clock           ;
;  input[2]   ; clock      ; -1.103 ; -1.756 ; Rise       ; clock           ;
;  input[3]   ; clock      ; -1.090 ; -1.723 ; Rise       ; clock           ;
; input_sel   ; clock      ; -0.973 ; -1.579 ; Rise       ; clock           ;
; mar_load    ; clock      ; -1.135 ; -1.692 ; Rise       ; clock           ;
; alu_sel[*]  ; ram_load   ; 0.084  ; -0.536 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 0.084  ; -0.536 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; -0.080 ; -0.754 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; -0.041 ; -0.726 ; Fall       ; ram_load        ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_chk[*]  ; clock      ; 6.248 ; 6.491 ; Rise       ; clock           ;
;  data_chk[0] ; clock      ; 5.797 ; 5.970 ; Rise       ; clock           ;
;  data_chk[1] ; clock      ; 6.248 ; 6.491 ; Rise       ; clock           ;
;  data_chk[2] ; clock      ; 5.919 ; 6.070 ; Rise       ; clock           ;
;  data_chk[3] ; clock      ; 6.188 ; 6.334 ; Rise       ; clock           ;
; output[*]    ; clock      ; 4.693 ; 4.954 ; Rise       ; clock           ;
;  output[0]   ; clock      ; 3.910 ; 4.027 ; Rise       ; clock           ;
;  output[1]   ; clock      ; 4.693 ; 4.954 ; Rise       ; clock           ;
;  output[2]   ; clock      ; 3.917 ; 4.033 ; Rise       ; clock           ;
;  output[3]   ; clock      ; 3.862 ; 3.984 ; Rise       ; clock           ;
; m1_out[*]    ; ram_load   ; 4.390 ; 4.532 ; Rise       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 4.390 ; 4.532 ; Rise       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 3.252 ; 3.304 ; Rise       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 3.383 ; 3.443 ; Rise       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 3.428 ; 3.502 ; Rise       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 4.498 ; 4.642 ; Rise       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 3.447 ; 3.532 ; Rise       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 3.553 ; 3.632 ; Rise       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 4.498 ; 4.642 ; Rise       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 3.500 ; 3.579 ; Rise       ; ram_load        ;
; data_chk[*]  ; ram_load   ; 8.063 ; 8.306 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 7.643 ; 7.816 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 8.063 ; 8.306 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 7.718 ; 7.869 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 8.031 ; 8.177 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_chk[*]  ; clock      ; 4.502 ; 4.653 ; Rise       ; clock           ;
;  data_chk[0] ; clock      ; 4.639 ; 4.838 ; Rise       ; clock           ;
;  data_chk[1] ; clock      ; 4.776 ; 4.962 ; Rise       ; clock           ;
;  data_chk[2] ; clock      ; 4.502 ; 4.653 ; Rise       ; clock           ;
;  data_chk[3] ; clock      ; 4.733 ; 4.881 ; Rise       ; clock           ;
; output[*]    ; clock      ; 3.739 ; 3.856 ; Rise       ; clock           ;
;  output[0]   ; clock      ; 3.779 ; 3.892 ; Rise       ; clock           ;
;  output[1]   ; clock      ; 4.531 ; 4.782 ; Rise       ; clock           ;
;  output[2]   ; clock      ; 3.788 ; 3.899 ; Rise       ; clock           ;
;  output[3]   ; clock      ; 3.739 ; 3.856 ; Rise       ; clock           ;
; m1_out[*]    ; ram_load   ; 3.154 ; 3.204 ; Rise       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 4.286 ; 4.425 ; Rise       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 3.154 ; 3.204 ; Rise       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 3.279 ; 3.337 ; Rise       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 3.326 ; 3.399 ; Rise       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 3.345 ; 3.427 ; Rise       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 3.345 ; 3.427 ; Rise       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 3.444 ; 3.520 ; Rise       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 4.388 ; 4.528 ; Rise       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 3.392 ; 3.468 ; Rise       ; ram_load        ;
; data_chk[*]  ; ram_load   ; 6.645 ; 6.804 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 6.791 ; 6.929 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 6.873 ; 7.059 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 6.645 ; 6.804 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 6.712 ; 6.911 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; data_chk[0] ; 6.229 ; 6.391 ; 6.937 ; 7.105 ;
; alu_sel[0] ; data_chk[1] ; 6.557 ; 6.742 ; 7.265 ; 7.450 ;
; alu_sel[0] ; data_chk[2] ; 6.193 ; 6.344 ; 6.900 ; 7.051 ;
; alu_sel[0] ; data_chk[3] ; 6.480 ; 6.626 ; 7.187 ; 7.333 ;
; alu_sel[1] ; data_chk[0] ; 6.205 ; 6.379 ; 6.982 ; 7.138 ;
; alu_sel[1] ; data_chk[1] ; 6.354 ; 6.539 ; 7.054 ; 7.244 ;
; alu_sel[1] ; data_chk[2] ; 6.186 ; 6.310 ; 6.997 ; 7.121 ;
; alu_sel[1] ; data_chk[3] ; 6.306 ; 6.452 ; 6.921 ; 7.067 ;
; alu_sel[2] ; data_chk[0] ; 5.882 ; 6.056 ; 6.608 ; 6.764 ;
; alu_sel[2] ; data_chk[1] ; 5.960 ; 6.145 ; 6.680 ; 6.870 ;
; alu_sel[2] ; data_chk[2] ; 5.863 ; 5.987 ; 6.623 ; 6.747 ;
; alu_sel[2] ; data_chk[3] ; 5.862 ; 6.008 ; 6.585 ; 6.731 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; data_chk[0] ; 5.184 ; 5.351 ; 5.846 ; 6.032 ;
; alu_sel[0] ; data_chk[1] ; 5.510 ; 5.776 ; 6.175 ; 6.363 ;
; alu_sel[0] ; data_chk[2] ; 5.179 ; 5.352 ; 5.872 ; 6.010 ;
; alu_sel[0] ; data_chk[3] ; 5.342 ; 5.536 ; 5.962 ; 6.175 ;
; alu_sel[1] ; data_chk[0] ; 5.269 ; 5.451 ; 5.943 ; 6.090 ;
; alu_sel[1] ; data_chk[1] ; 5.779 ; 6.011 ; 6.448 ; 6.669 ;
; alu_sel[1] ; data_chk[2] ; 5.354 ; 5.519 ; 6.048 ; 6.202 ;
; alu_sel[1] ; data_chk[3] ; 5.605 ; 5.814 ; 6.281 ; 6.455 ;
; alu_sel[2] ; data_chk[0] ; 5.230 ; 5.359 ; 5.936 ; 6.058 ;
; alu_sel[2] ; data_chk[1] ; 5.551 ; 5.733 ; 6.231 ; 6.432 ;
; alu_sel[2] ; data_chk[2] ; 5.211 ; 5.338 ; 5.951 ; 6.041 ;
; alu_sel[2] ; data_chk[3] ; 5.478 ; 5.613 ; 6.156 ; 6.330 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -7.064   ; -0.269 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -7.064   ; 1.085  ; N/A      ; N/A     ; -3.000              ;
;  ram_load        ; -6.096   ; -0.269 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -235.022 ; -2.026 ; 0.0      ; 0.0     ; -17.636             ;
;  clock           ; -54.066  ; 0.000  ; N/A      ; N/A     ; -14.636             ;
;  ram_load        ; -180.956 ; -2.026 ; N/A      ; N/A     ; -3.000              ;
+------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; MAR_in[*]   ; clock      ; 2.128 ; 2.577 ; Rise       ; clock           ;
;  MAR_in[0]  ; clock      ; 2.128 ; 2.577 ; Rise       ; clock           ;
;  MAR_in[1]  ; clock      ; 2.015 ; 2.518 ; Rise       ; clock           ;
;  MAR_in[2]  ; clock      ; 1.927 ; 2.345 ; Rise       ; clock           ;
; ac_load     ; clock      ; 3.063 ; 3.600 ; Rise       ; clock           ;
; alu_sel[*]  ; clock      ; 5.491 ; 6.034 ; Rise       ; clock           ;
;  alu_sel[0] ; clock      ; 5.491 ; 6.034 ; Rise       ; clock           ;
;  alu_sel[1] ; clock      ; 5.265 ; 5.911 ; Rise       ; clock           ;
;  alu_sel[2] ; clock      ; 4.723 ; 5.309 ; Rise       ; clock           ;
; input[*]    ; clock      ; 2.791 ; 3.404 ; Rise       ; clock           ;
;  input[0]   ; clock      ; 2.156 ; 2.640 ; Rise       ; clock           ;
;  input[1]   ; clock      ; 2.791 ; 3.404 ; Rise       ; clock           ;
;  input[2]   ; clock      ; 2.557 ; 3.118 ; Rise       ; clock           ;
;  input[3]   ; clock      ; 2.454 ; 2.950 ; Rise       ; clock           ;
; input_sel   ; clock      ; 2.513 ; 3.008 ; Rise       ; clock           ;
; mar_load    ; clock      ; 2.367 ; 2.789 ; Rise       ; clock           ;
; alu_sel[*]  ; ram_load   ; 5.071 ; 5.584 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 5.071 ; 5.584 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 4.923 ; 5.569 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 4.381 ; 4.967 ; Fall       ; ram_load        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; MAR_in[*]   ; clock      ; -0.872 ; -1.453 ; Rise       ; clock           ;
;  MAR_in[0]  ; clock      ; -0.974 ; -1.578 ; Rise       ; clock           ;
;  MAR_in[1]  ; clock      ; -0.933 ; -1.537 ; Rise       ; clock           ;
;  MAR_in[2]  ; clock      ; -0.872 ; -1.453 ; Rise       ; clock           ;
; ac_load     ; clock      ; -1.142 ; -1.772 ; Rise       ; clock           ;
; alu_sel[*]  ; clock      ; -1.622 ; -2.284 ; Rise       ; clock           ;
;  alu_sel[0] ; clock      ; -1.622 ; -2.284 ; Rise       ; clock           ;
;  alu_sel[1] ; clock      ; -1.707 ; -2.381 ; Rise       ; clock           ;
;  alu_sel[2] ; clock      ; -1.668 ; -2.374 ; Rise       ; clock           ;
; input[*]    ; clock      ; -0.972 ; -1.580 ; Rise       ; clock           ;
;  input[0]   ; clock      ; -0.972 ; -1.580 ; Rise       ; clock           ;
;  input[1]   ; clock      ; -1.338 ; -2.051 ; Rise       ; clock           ;
;  input[2]   ; clock      ; -1.103 ; -1.756 ; Rise       ; clock           ;
;  input[3]   ; clock      ; -1.090 ; -1.723 ; Rise       ; clock           ;
; input_sel   ; clock      ; -0.973 ; -1.579 ; Rise       ; clock           ;
; mar_load    ; clock      ; -1.135 ; -1.692 ; Rise       ; clock           ;
; alu_sel[*]  ; ram_load   ; 0.084  ; -0.536 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 0.084  ; -0.536 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; -0.080 ; -0.754 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; -0.041 ; -0.726 ; Fall       ; ram_load        ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_chk[*]  ; clock      ; 10.552 ; 10.682 ; Rise       ; clock           ;
;  data_chk[0] ; clock      ; 9.987  ; 10.013 ; Rise       ; clock           ;
;  data_chk[1] ; clock      ; 10.552 ; 10.682 ; Rise       ; clock           ;
;  data_chk[2] ; clock      ; 10.191 ; 10.215 ; Rise       ; clock           ;
;  data_chk[3] ; clock      ; 10.535 ; 10.605 ; Rise       ; clock           ;
; output[*]    ; clock      ; 7.836  ; 8.017  ; Rise       ; clock           ;
;  output[0]   ; clock      ; 6.639  ; 6.724  ; Rise       ; clock           ;
;  output[1]   ; clock      ; 7.836  ; 8.017  ; Rise       ; clock           ;
;  output[2]   ; clock      ; 6.669  ; 6.731  ; Rise       ; clock           ;
;  output[3]   ; clock      ; 6.612  ; 6.651  ; Rise       ; clock           ;
; m1_out[*]    ; ram_load   ; 7.196  ; 7.309  ; Rise       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 7.196  ; 7.309  ; Rise       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 5.526  ; 5.506  ; Rise       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 5.747  ; 5.734  ; Rise       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 5.880  ; 5.834  ; Rise       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 7.372  ; 7.410  ; Rise       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 5.915  ; 5.869  ; Rise       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 6.066  ; 6.032  ; Rise       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 7.372  ; 7.410  ; Rise       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 6.006  ; 5.973  ; Rise       ; ram_load        ;
; data_chk[*]  ; ram_load   ; 13.173 ; 13.247 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 12.557 ; 12.583 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 13.126 ; 13.247 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 12.738 ; 12.762 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 13.173 ; 13.243 ; Fall       ; ram_load        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_chk[*]  ; clock      ; 4.502 ; 4.653 ; Rise       ; clock           ;
;  data_chk[0] ; clock      ; 4.639 ; 4.838 ; Rise       ; clock           ;
;  data_chk[1] ; clock      ; 4.776 ; 4.962 ; Rise       ; clock           ;
;  data_chk[2] ; clock      ; 4.502 ; 4.653 ; Rise       ; clock           ;
;  data_chk[3] ; clock      ; 4.733 ; 4.881 ; Rise       ; clock           ;
; output[*]    ; clock      ; 3.739 ; 3.856 ; Rise       ; clock           ;
;  output[0]   ; clock      ; 3.779 ; 3.892 ; Rise       ; clock           ;
;  output[1]   ; clock      ; 4.531 ; 4.782 ; Rise       ; clock           ;
;  output[2]   ; clock      ; 3.788 ; 3.899 ; Rise       ; clock           ;
;  output[3]   ; clock      ; 3.739 ; 3.856 ; Rise       ; clock           ;
; m1_out[*]    ; ram_load   ; 3.154 ; 3.204 ; Rise       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 4.286 ; 4.425 ; Rise       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 3.154 ; 3.204 ; Rise       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 3.279 ; 3.337 ; Rise       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 3.326 ; 3.399 ; Rise       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 3.345 ; 3.427 ; Rise       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 3.345 ; 3.427 ; Rise       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 3.444 ; 3.520 ; Rise       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 4.388 ; 4.528 ; Rise       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 3.392 ; 3.468 ; Rise       ; ram_load        ;
; data_chk[*]  ; ram_load   ; 6.645 ; 6.804 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 6.791 ; 6.929 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 6.873 ; 7.059 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 6.645 ; 6.804 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 6.712 ; 6.911 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; alu_sel[0] ; data_chk[0] ; 10.665 ; 10.654 ; 11.208 ; 11.211 ;
; alu_sel[0] ; data_chk[1] ; 11.133 ; 11.214 ; 11.676 ; 11.757 ;
; alu_sel[0] ; data_chk[2] ; 10.733 ; 10.757 ; 11.246 ; 11.270 ;
; alu_sel[0] ; data_chk[3] ; 11.077 ; 11.147 ; 11.590 ; 11.660 ;
; alu_sel[1] ; data_chk[0] ; 10.628 ; 10.707 ; 11.225 ; 11.264 ;
; alu_sel[1] ; data_chk[1] ; 10.692 ; 10.773 ; 11.226 ; 11.315 ;
; alu_sel[1] ; data_chk[2] ; 10.570 ; 10.609 ; 11.216 ; 11.255 ;
; alu_sel[1] ; data_chk[3] ; 10.615 ; 10.685 ; 11.082 ; 11.152 ;
; alu_sel[2] ; data_chk[0] ; 10.086 ; 10.165 ; 10.623 ; 10.662 ;
; alu_sel[2] ; data_chk[1] ; 10.111 ; 10.192 ; 10.624 ; 10.713 ;
; alu_sel[2] ; data_chk[2] ; 10.028 ; 10.067 ; 10.614 ; 10.653 ;
; alu_sel[2] ; data_chk[3] ; 10.022 ; 10.092 ; 10.525 ; 10.595 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; data_chk[0] ; 5.184 ; 5.351 ; 5.846 ; 6.032 ;
; alu_sel[0] ; data_chk[1] ; 5.510 ; 5.776 ; 6.175 ; 6.363 ;
; alu_sel[0] ; data_chk[2] ; 5.179 ; 5.352 ; 5.872 ; 6.010 ;
; alu_sel[0] ; data_chk[3] ; 5.342 ; 5.536 ; 5.962 ; 6.175 ;
; alu_sel[1] ; data_chk[0] ; 5.269 ; 5.451 ; 5.943 ; 6.090 ;
; alu_sel[1] ; data_chk[1] ; 5.779 ; 6.011 ; 6.448 ; 6.669 ;
; alu_sel[1] ; data_chk[2] ; 5.354 ; 5.519 ; 6.048 ; 6.202 ;
; alu_sel[1] ; data_chk[3] ; 5.605 ; 5.814 ; 6.281 ; 6.455 ;
; alu_sel[2] ; data_chk[0] ; 5.230 ; 5.359 ; 5.936 ; 6.058 ;
; alu_sel[2] ; data_chk[1] ; 5.551 ; 5.733 ; 6.231 ; 6.432 ;
; alu_sel[2] ; data_chk[2] ; 5.211 ; 5.338 ; 5.951 ; 6.041 ;
; alu_sel[2] ; data_chk[3] ; 5.478 ; 5.613 ; 6.156 ; 6.330 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m1_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m1_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m1_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m1_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m2_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m2_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m2_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m2_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_chk[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_chk[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_chk[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_chk[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; alu_sel[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; alu_sel[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; alu_sel[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input_sel               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ac_load                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_load                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MAR_in[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mar_load                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MAR_in[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MAR_in[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; m1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; m1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; m1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; m2_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; m2_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; m2_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; m2_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_chk[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_chk[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_chk[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_chk[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; m1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; m1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; m2_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; m2_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; m2_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; m2_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_chk[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_chk[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_chk[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_chk[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; m1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m2_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m2_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m2_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; m2_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_chk[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_chk[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_chk[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_chk[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 288      ; 0        ; 0        ; 0        ;
; ram_load   ; clock    ; 0        ; 288      ; 0        ; 0        ;
; clock      ; ram_load ; 0        ; 0        ; 1152     ; 0        ;
; ram_load   ; ram_load ; 0        ; 8        ; 0        ; 1152     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 288      ; 0        ; 0        ; 0        ;
; ram_load   ; clock    ; 0        ; 288      ; 0        ; 0        ;
; clock      ; ram_load ; 0        ; 0        ; 1152     ; 0        ;
; ram_load   ; ram_load ; 0        ; 8        ; 0        ; 1152     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 162   ; 162  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 126   ; 126  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue May 03 23:01:53 2022
Info: Command: quartus_sta data_processor1 -c data_processor1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 40 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'data_processor1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name ram_load ram_load
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.064
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.064             -54.066 clock 
    Info (332119):    -6.096            -180.956 ram_load 
Info (332146): Worst-case hold slack is -0.120
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.120              -0.141 ram_load 
    Info (332119):     2.003               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -14.000 clock 
    Info (332119):    -3.000              -3.000 ram_load 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.254
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.254             -47.811 clock 
    Info (332119):    -5.391            -158.435 ram_load 
Info (332146): Worst-case hold slack is 0.033
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.033               0.000 ram_load 
    Info (332119):     1.842               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -14.000 clock 
    Info (332119):    -3.000              -3.000 ram_load 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.256
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.256             -32.201 clock 
    Info (332119):    -3.170             -92.632 ram_load 
Info (332146): Worst-case hold slack is -0.269
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.269              -2.026 ram_load 
    Info (332119):     1.085               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -14.636 clock 
    Info (332119):    -3.000              -3.000 ram_load 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4651 megabytes
    Info: Processing ended: Tue May 03 23:01:55 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


