TimeQuest Timing Analyzer report for RegFile
Tue Nov 12 10:41:05 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'KEY[1]'
 13. Slow Model Setup: 'pipereg:IF_ID|out1[26]'
 14. Slow Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'
 15. Slow Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'
 16. Slow Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'
 17. Slow Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'
 18. Slow Model Setup: 'clk_div:clockdiv|clock_100hz_reg'
 19. Slow Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'
 20. Slow Model Setup: 'SW[15]'
 21. Slow Model Hold: 'SW[15]'
 22. Slow Model Hold: 'KEY[1]'
 23. Slow Model Hold: 'CLOCK_50'
 24. Slow Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'
 25. Slow Model Hold: 'clk_div:clockdiv|clock_100hz_reg'
 26. Slow Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'
 27. Slow Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'
 28. Slow Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'
 29. Slow Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'
 30. Slow Model Hold: 'pipereg:IF_ID|out1[26]'
 31. Slow Model Minimum Pulse Width: 'KEY[1]'
 32. Slow Model Minimum Pulse Width: 'CLOCK_50'
 33. Slow Model Minimum Pulse Width: 'SW[15]'
 34. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'
 35. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'
 36. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'
 37. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'
 38. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'
 39. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'
 40. Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Propagation Delay
 46. Minimum Propagation Delay
 47. Fast Model Setup Summary
 48. Fast Model Hold Summary
 49. Fast Model Recovery Summary
 50. Fast Model Removal Summary
 51. Fast Model Minimum Pulse Width Summary
 52. Fast Model Setup: 'CLOCK_50'
 53. Fast Model Setup: 'KEY[1]'
 54. Fast Model Setup: 'pipereg:IF_ID|out1[26]'
 55. Fast Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'
 56. Fast Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'
 57. Fast Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'
 58. Fast Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'
 59. Fast Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'
 60. Fast Model Setup: 'clk_div:clockdiv|clock_100hz_reg'
 61. Fast Model Setup: 'SW[15]'
 62. Fast Model Hold: 'SW[15]'
 63. Fast Model Hold: 'KEY[1]'
 64. Fast Model Hold: 'CLOCK_50'
 65. Fast Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'
 66. Fast Model Hold: 'clk_div:clockdiv|clock_100hz_reg'
 67. Fast Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'
 68. Fast Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'
 69. Fast Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'
 70. Fast Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'
 71. Fast Model Hold: 'pipereg:IF_ID|out1[26]'
 72. Fast Model Minimum Pulse Width: 'KEY[1]'
 73. Fast Model Minimum Pulse Width: 'CLOCK_50'
 74. Fast Model Minimum Pulse Width: 'SW[15]'
 75. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'
 76. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'
 77. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'
 78. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'
 79. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'
 80. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'
 81. Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'
 82. Setup Times
 83. Hold Times
 84. Clock to Output Times
 85. Minimum Clock to Output Times
 86. Propagation Delay
 87. Minimum Propagation Delay
 88. Multicorner Timing Analysis Summary
 89. Setup Times
 90. Hold Times
 91. Clock to Output Times
 92. Minimum Clock to Output Times
 93. Progagation Delay
 94. Minimum Progagation Delay
 95. Setup Transfers
 96. Hold Transfers
 97. Report TCCS
 98. Report RSKM
 99. Unconstrained Paths
100. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RegFile                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; clk_div:clockdiv|clock_1Khz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_1Khz_reg }   ;
; clk_div:clockdiv|clock_1Mhz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_1Mhz_reg }   ;
; clk_div:clockdiv|clock_10Hz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_10Hz_reg }   ;
; clk_div:clockdiv|clock_10Khz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_10Khz_reg }  ;
; clk_div:clockdiv|clock_100hz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_100hz_reg }  ;
; clk_div:clockdiv|clock_100Khz_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_100Khz_reg } ;
; CLOCK_50                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                          ;
; KEY[1]                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                            ;
; pipereg:IF_ID|out1[26]            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pipereg:IF_ID|out1[26] }            ;
; SW[15]                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[15] }                            ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                            ;
+--------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; Fmax         ; Restricted Fmax ; Clock Name                        ; Note                                                          ;
+--------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; 55.64 MHz    ; 55.64 MHz       ; KEY[1]                            ;                                                               ;
; 186.67 MHz   ; 186.67 MHz      ; CLOCK_50                          ;                                                               ;
; 803.86 MHz   ; 500.0 MHz       ; clk_div:clockdiv|clock_1Mhz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 807.75 MHz   ; 500.0 MHz       ; clk_div:clockdiv|clock_10Khz_reg  ; limit due to high minimum pulse width violation (tch)         ;
; 827.81 MHz   ; 500.0 MHz       ; clk_div:clockdiv|clock_100Khz_reg ; limit due to high minimum pulse width violation (tch)         ;
; 933.71 MHz   ; 500.0 MHz       ; clk_div:clockdiv|clock_1Khz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 935.45 MHz   ; 500.0 MHz       ; clk_div:clockdiv|clock_100hz_reg  ; limit due to high minimum pulse width violation (tch)         ;
; 942.51 MHz   ; 500.0 MHz       ; clk_div:clockdiv|clock_10Hz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 15151.52 MHz ; 450.05 MHz      ; SW[15]                            ; limit due to minimum period restriction (max I/O toggle rate) ;
+--------------+-----------------+-----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+-----------------------------------+---------+---------------+
; Clock                             ; Slack   ; End Point TNS ;
+-----------------------------------+---------+---------------+
; CLOCK_50                          ; -11.649 ; -190.566      ;
; KEY[1]                            ; -8.486  ; -6491.589     ;
; pipereg:IF_ID|out1[26]            ; -3.647  ; -10.917       ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.244  ; -0.299        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.238  ; -0.281        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.208  ; -0.279        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.071  ; -0.123        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.069  ; -0.177        ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.061  ; -0.143        ;
; SW[15]                            ; 0.467   ; 0.000         ;
+-----------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; SW[15]                            ; -0.898 ; -3.914        ;
; KEY[1]                            ; -0.525 ; -1.129        ;
; CLOCK_50                          ; 0.139  ; 0.000         ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.391  ; 0.000         ;
; pipereg:IF_ID|out1[26]            ; 2.863  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -2.000 ; -3562.222     ;
; CLOCK_50                          ; -1.380 ; -76.380       ;
; SW[15]                            ; -1.222 ; -1.222        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
; pipereg:IF_ID|out1[26]            ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                               ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.649 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.392     ; 9.293      ;
; -11.649 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.392     ; 9.293      ;
; -11.649 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.392     ; 9.293      ;
; -11.649 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.392     ; 9.293      ;
; -11.649 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.392     ; 9.293      ;
; -11.649 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.392     ; 9.293      ;
; -11.649 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.392     ; 9.293      ;
; -11.649 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.392     ; 9.293      ;
; -11.649 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.392     ; 9.293      ;
; -11.649 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.392     ; 9.293      ;
; -11.647 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.290      ;
; -11.647 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.290      ;
; -11.647 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.290      ;
; -11.647 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.290      ;
; -11.647 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.290      ;
; -11.647 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.290      ;
; -11.647 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.290      ;
; -11.647 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.290      ;
; -11.647 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.290      ;
; -11.647 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.290      ;
; -11.643 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.286      ;
; -11.643 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.286      ;
; -11.643 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.286      ;
; -11.643 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.286      ;
; -11.643 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.286      ;
; -11.643 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.286      ;
; -11.643 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.286      ;
; -11.643 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.286      ;
; -11.643 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.286      ;
; -11.643 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.393     ; 9.286      ;
; -11.632 ; RegModule:reg_file|register[6][21]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.283     ; 9.385      ;
; -11.630 ; RegModule:reg_file|register[6][21]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.284     ; 9.382      ;
; -11.626 ; RegModule:reg_file|register[6][21]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.284     ; 9.378      ;
; -11.614 ; RegModule:reg_file|register[9][29]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.318     ; 9.332      ;
; -11.612 ; RegModule:reg_file|register[9][29]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.319     ; 9.329      ;
; -11.608 ; RegModule:reg_file|register[9][29]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.319     ; 9.325      ;
; -11.576 ; RegModule:reg_file|register[20][17]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.286     ; 9.326      ;
; -11.574 ; RegModule:reg_file|register[20][17]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.287     ; 9.323      ;
; -11.572 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.395     ; 9.213      ;
; -11.572 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.395     ; 9.213      ;
; -11.572 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.395     ; 9.213      ;
; -11.572 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.395     ; 9.213      ;
; -11.572 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.395     ; 9.213      ;
; -11.572 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.395     ; 9.213      ;
; -11.572 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.395     ; 9.213      ;
; -11.572 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.395     ; 9.213      ;
; -11.572 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.395     ; 9.213      ;
; -11.572 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.395     ; 9.213      ;
; -11.570 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.210      ;
; -11.570 ; RegModule:reg_file|register[20][17]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.287     ; 9.319      ;
; -11.570 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.210      ;
; -11.570 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.210      ;
; -11.570 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.210      ;
; -11.570 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.210      ;
; -11.570 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.210      ;
; -11.570 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.210      ;
; -11.570 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.210      ;
; -11.570 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.210      ;
; -11.570 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.210      ;
; -11.566 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.206      ;
; -11.566 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.206      ;
; -11.566 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.206      ;
; -11.566 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.206      ;
; -11.566 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.206      ;
; -11.566 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.206      ;
; -11.566 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.206      ;
; -11.566 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.206      ;
; -11.566 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.206      ;
; -11.566 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.396     ; 9.206      ;
; -11.550 ; RegModule:reg_file|register[4][22]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.283     ; 9.303      ;
; -11.546 ; RegModule:reg_file|register[4][22]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.283     ; 9.299      ;
; -11.544 ; RegModule:reg_file|register[26][21]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.303     ; 9.277      ;
; -11.542 ; RegModule:reg_file|register[26][21]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.304     ; 9.274      ;
; -11.538 ; RegModule:reg_file|register[26][21]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.304     ; 9.270      ;
; -11.531 ; RegModule:reg_file|register[17][22]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.331     ; 9.236      ;
; -11.527 ; RegModule:reg_file|register[17][22]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.331     ; 9.232      ;
; -11.521 ; RegModule:reg_file|register[10][0]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.317     ; 9.240      ;
; -11.519 ; RegModule:reg_file|register[0][10]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.316     ; 9.239      ;
; -11.518 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.139      ;
; -11.518 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.139      ;
; -11.518 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.139      ;
; -11.518 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.139      ;
; -11.518 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.139      ;
; -11.518 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.139      ;
; -11.518 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.139      ;
; -11.518 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.139      ;
; -11.518 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.139      ;
; -11.518 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.139      ;
; -11.515 ; RegModule:reg_file|register[0][10]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.316     ; 9.235      ;
; -11.514 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.135      ;
; -11.514 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.135      ;
; -11.514 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.135      ;
; -11.514 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.135      ;
; -11.514 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.135      ;
; -11.514 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.135      ;
; -11.514 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.135      ;
; -11.514 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.135      ;
; -11.514 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.135      ;
; -11.514 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.415     ; 9.135      ;
; -11.500 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.391     ; 9.145      ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                             ;
+--------+----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -8.486 ; pipereg:ID_EX|rtout[0]           ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 9.030      ;
; -8.371 ; pipereg:ID_EX|rtout[0]           ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.030      ; 8.937      ;
; -8.355 ; pipereg:ID_EX|rtout[0]           ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 8.896      ;
; -8.289 ; pipereg:MEM_WB|rdout[0]          ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 8.833      ;
; -8.205 ; pipereg:ID_EX|rsout[1]           ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 8.751      ;
; -8.186 ; pipereg:ID_EX|rtout[0]           ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 8.727      ;
; -8.183 ; pipereg:ID_EX|rtout[0]           ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 8.727      ;
; -8.174 ; pipereg:MEM_WB|rdout[0]          ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.030      ; 8.740      ;
; -8.169 ; wb_control_pipe:inst4|RegWrite_o ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 8.715      ;
; -8.167 ; pipereg:EX_MEM|rdout[3]          ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 8.711      ;
; -8.158 ; pipereg:MEM_WB|rdout[0]          ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 8.699      ;
; -8.155 ; pipereg:MEM_WB|rdout[3]          ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 8.699      ;
; -8.110 ; pipereg:ID_EX|rtout[0]           ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 8.649      ;
; -8.108 ; pipereg:EX_MEM|rdout[4]          ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 8.654      ;
; -8.102 ; pipereg:ID_EX|rsout[0]           ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 8.648      ;
; -8.090 ; pipereg:ID_EX|rsout[1]           ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.032      ; 8.658      ;
; -8.087 ; pipereg:ID_EX|rsout[4]           ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 8.633      ;
; -8.086 ; pipereg:ID_EX|rtout[2]           ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 8.630      ;
; -8.054 ; wb_control_pipe:inst4|RegWrite_o ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.032      ; 8.622      ;
; -8.052 ; pipereg:EX_MEM|rdout[3]          ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.030      ; 8.618      ;
; -8.040 ; pipereg:MEM_WB|rdout[3]          ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.030      ; 8.606      ;
; -8.038 ; wb_control_pipe:inst4|RegWrite_o ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 8.581      ;
; -8.036 ; pipereg:ID_EX|rtout[0]           ; adder:ALU|result[23] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 8.580      ;
; -8.036 ; pipereg:EX_MEM|rdout[3]          ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 8.577      ;
; -8.033 ; pipereg:ID_EX|rsout[1]           ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 8.576      ;
; -8.024 ; pipereg:MEM_WB|rdout[3]          ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 8.565      ;
; -8.023 ; pipereg:MEM_WB|rdout[2]          ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 8.569      ;
; -8.021 ; pipereg:ID_EX|rtout[0]           ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.030      ; 8.587      ;
; -8.005 ; pipereg:MEM_WB|rdout[1]          ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 8.549      ;
; -8.005 ; pipereg:ID_EX|rtout[3]           ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 8.549      ;
; -7.993 ; pipereg:EX_MEM|rdout[4]          ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.032      ; 8.561      ;
; -7.989 ; pipereg:MEM_WB|rdout[0]          ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 8.530      ;
; -7.987 ; pipereg:ID_EX|rsout[0]           ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.032      ; 8.555      ;
; -7.986 ; pipereg:MEM_WB|rdout[0]          ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 8.530      ;
; -7.977 ; pipereg:EX_MEM|rdout[4]          ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 8.520      ;
; -7.972 ; pipereg:ID_EX|rsout[4]           ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.032      ; 8.540      ;
; -7.971 ; pipereg:ID_EX|rtout[2]           ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.030      ; 8.537      ;
; -7.958 ; pipereg:EX_MEM|rdout[0]          ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 8.504      ;
; -7.955 ; pipereg:ID_EX|rtout[2]           ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 8.496      ;
; -7.930 ; pipereg:ID_EX|rsout[0]           ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 8.473      ;
; -7.926 ; pipereg:ID_EX|rtout[4]           ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 8.470      ;
; -7.923 ; pipereg:EX_MEM|rdout[1]          ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 8.469      ;
; -7.915 ; pipereg:ID_EX|rsout[4]           ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 8.458      ;
; -7.913 ; pipereg:MEM_WB|rdout[0]          ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 8.452      ;
; -7.909 ; pipereg:ID_EX|rtout[0]           ; adder:ALU|result[18] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.027      ; 8.472      ;
; -7.908 ; pipereg:ID_EX|rsout[3]           ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 8.454      ;
; -7.908 ; pipereg:MEM_WB|rdout[2]          ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.032      ; 8.476      ;
; -7.905 ; pipereg:ID_EX|rsout[1]           ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 8.448      ;
; -7.902 ; pipereg:ID_EX|rsout[1]           ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 8.448      ;
; -7.893 ; pipereg:ID_EX|rtout[0]           ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 8.430      ;
; -7.892 ; pipereg:MEM_WB|rdout[2]          ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 8.435      ;
; -7.890 ; pipereg:MEM_WB|rdout[1]          ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.030      ; 8.456      ;
; -7.890 ; pipereg:ID_EX|rtout[3]           ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.030      ; 8.456      ;
; -7.887 ; pipereg:MEM_WB|rdout[4]          ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 8.431      ;
; -7.887 ; wb_control_pipe:inst5|RegWrite_o ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 8.433      ;
; -7.887 ; pipereg:ID_EX|rsout[2]           ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 8.433      ;
; -7.874 ; pipereg:MEM_WB|rdout[1]          ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 8.415      ;
; -7.874 ; pipereg:EX_MEM|rdout[2]          ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 8.420      ;
; -7.874 ; pipereg:ID_EX|rtout[3]           ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 8.415      ;
; -7.869 ; wb_control_pipe:inst4|RegWrite_o ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 8.412      ;
; -7.867 ; pipereg:EX_MEM|rdout[3]          ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 8.408      ;
; -7.866 ; wb_control_pipe:inst4|RegWrite_o ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 8.412      ;
; -7.864 ; pipereg:EX_MEM|rdout[3]          ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 8.408      ;
; -7.861 ; pipereg:ID_EX|rtout[1]           ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 8.405      ;
; -7.855 ; pipereg:MEM_WB|rdout[3]          ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 8.396      ;
; -7.852 ; pipereg:MEM_WB|rdout[3]          ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 8.396      ;
; -7.843 ; pipereg:EX_MEM|rdout[0]          ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.032      ; 8.411      ;
; -7.839 ; pipereg:MEM_WB|rdout[0]          ; adder:ALU|result[23] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 8.383      ;
; -7.829 ; pipereg:ID_EX|rsout[1]           ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 8.370      ;
; -7.824 ; pipereg:MEM_WB|rdout[0]          ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.030      ; 8.390      ;
; -7.811 ; pipereg:ID_EX|rtout[4]           ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.030      ; 8.377      ;
; -7.808 ; pipereg:EX_MEM|rdout[1]          ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.032      ; 8.376      ;
; -7.808 ; pipereg:EX_MEM|rdout[4]          ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 8.351      ;
; -7.805 ; pipereg:EX_MEM|rdout[4]          ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 8.351      ;
; -7.802 ; pipereg:ID_EX|rsout[0]           ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 8.345      ;
; -7.799 ; pipereg:ID_EX|rsout[0]           ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 8.345      ;
; -7.795 ; pipereg:ID_EX|rtout[4]           ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 8.336      ;
; -7.793 ; wb_control_pipe:inst4|RegWrite_o ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 8.334      ;
; -7.793 ; pipereg:ID_EX|rsout[3]           ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.032      ; 8.361      ;
; -7.792 ; pipereg:EX_MEM|rdout[1]          ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 8.335      ;
; -7.791 ; pipereg:EX_MEM|rdout[3]          ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 8.330      ;
; -7.787 ; pipereg:ID_EX|rsout[4]           ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 8.330      ;
; -7.786 ; pipereg:EX_MEM|rdout[0]          ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 8.329      ;
; -7.786 ; pipereg:ID_EX|rtout[2]           ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 8.327      ;
; -7.784 ; pipereg:ID_EX|rsout[4]           ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 8.330      ;
; -7.783 ; pipereg:ID_EX|rtout[2]           ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 8.327      ;
; -7.779 ; pipereg:MEM_WB|rdout[3]          ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 8.318      ;
; -7.772 ; pipereg:MEM_WB|rdout[4]          ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.030      ; 8.338      ;
; -7.772 ; wb_control_pipe:inst5|RegWrite_o ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.032      ; 8.340      ;
; -7.772 ; pipereg:ID_EX|rsout[2]           ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.032      ; 8.340      ;
; -7.759 ; pipereg:EX_MEM|rdout[2]          ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.032      ; 8.327      ;
; -7.756 ; pipereg:MEM_WB|rdout[4]          ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 8.297      ;
; -7.755 ; pipereg:ID_EX|rsout[1]           ; adder:ALU|result[23] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 8.301      ;
; -7.746 ; pipereg:ID_EX|rtout[1]           ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.030      ; 8.312      ;
; -7.743 ; pipereg:EX_MEM|rdout[2]          ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 8.286      ;
; -7.740 ; pipereg:ID_EX|rsout[1]           ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.032      ; 8.308      ;
; -7.737 ; pipereg:ID_EX|rtout[0]           ; adder:ALU|result[20] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 8.274      ;
; -7.736 ; pipereg:ID_EX|rsout[3]           ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 8.279      ;
; -7.732 ; pipereg:EX_MEM|rdout[4]          ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 8.273      ;
; -7.730 ; pipereg:ID_EX|rtout[1]           ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 8.271      ;
+--------+----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; -3.647 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.386     ; 1.803      ;
; -3.646 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.253     ; 1.797      ;
; -3.624 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.386     ; 1.793      ;
; -3.498 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.386     ; 1.654      ;
; -3.497 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.253     ; 1.648      ;
; -3.475 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.386     ; 1.644      ;
; -3.362 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.386     ; 1.518      ;
; -3.361 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.253     ; 1.512      ;
; -3.339 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.386     ; 1.508      ;
; -3.300 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.253     ; 1.451      ;
; -3.278 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.386     ; 1.447      ;
; -3.247 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.253     ; 1.398      ;
; -3.246 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.386     ; 1.402      ;
; -3.223 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.386     ; 1.392      ;
; -3.217 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.386     ; 1.373      ;
; -3.212 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.253     ; 1.363      ;
; -3.186 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.386     ; 1.355      ;
; -2.821 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.386     ; 0.977      ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.244 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.280      ;
; -0.043 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.079      ;
; -0.043 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.079      ;
; -0.012 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.048      ;
; 0.230  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.806      ;
; 0.239  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.379  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.238 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.274      ;
; -0.043 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.079      ;
; -0.028 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.064      ;
; 0.002  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.034      ;
; 0.228  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.229  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.807      ;
; 0.232  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.804      ;
; 0.233  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.803      ;
; 0.379  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.208 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.244      ;
; -0.055 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.091      ;
; -0.048 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.084      ;
; -0.016 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.052      ;
; 0.218  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.818      ;
; 0.223  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.223  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.224  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.379  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.071 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.107      ;
; -0.042 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.078      ;
; -0.039 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.075      ;
; -0.010 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.046      ;
; 0.229  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.807      ;
; 0.231  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.805      ;
; 0.237  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.237  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.379  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.040 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.076      ;
; -0.039 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.075      ;
; 0.066  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.970      ;
; 0.234  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.802      ;
; 0.247  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.789      ;
; 0.248  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.788      ;
; 0.379  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.061 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.097      ;
; -0.050 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.086      ;
; -0.049 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.085      ;
; -0.033 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.069      ;
; 0.224  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.225  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.811      ;
; 0.229  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.807      ;
; 0.230  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.806      ;
; 0.379  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[15]'                                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.467 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.500        ; 5.625      ; 4.973      ;
; 0.477 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.500        ; 5.590      ; 4.795      ;
; 0.548 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.500        ; 5.590      ; 4.692      ;
; 0.591 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.500        ; 5.591      ; 4.824      ;
; 0.625 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.500        ; 5.588      ; 4.786      ;
; 0.967 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 1.000        ; 5.625      ; 4.973      ;
; 0.977 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 1.000        ; 5.590      ; 4.795      ;
; 1.048 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 1.000        ; 5.590      ; 4.692      ;
; 1.091 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 1.000        ; 5.591      ; 4.824      ;
; 1.125 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 1.000        ; 5.588      ; 4.786      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[15]'                                                                                                          ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.898 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.000        ; 5.590      ; 4.692      ;
; -0.802 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.000        ; 5.588      ; 4.786      ;
; -0.795 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.000        ; 5.590      ; 4.795      ;
; -0.767 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.000        ; 5.591      ; 4.824      ;
; -0.652 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.000        ; 5.625      ; 4.973      ;
; -0.398 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; -0.500       ; 5.590      ; 4.692      ;
; -0.302 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; -0.500       ; 5.588      ; 4.786      ;
; -0.295 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; -0.500       ; 5.590      ; 4.795      ;
; -0.267 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; -0.500       ; 5.591      ; 4.824      ;
; -0.152 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; -0.500       ; 5.625      ; 4.973      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                        ;
+--------+------------------------------------+------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.525 ; control:control_module|ALUOp[0]    ; ex_control_pipe:inst|ALUOp_o[0]    ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.386      ; 0.627      ;
; -0.307 ; control:control_module|ALUOp[1]    ; ex_control_pipe:inst|ALUOp_o[1]    ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.386      ; 0.845      ;
; -0.297 ; control:control_module|RegWrite    ; wb_control_pipe:inst2|RegWrite_o   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 1.224      ; 0.693      ;
; 0.391  ; RegModule:reg_file|register[1][0]  ; RegModule:reg_file|register[1][0]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; RegModule:reg_file|register[2][1]  ; RegModule:reg_file|register[2][1]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; RegModule:reg_file|register[4][2]  ; RegModule:reg_file|register[4][2]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; RegModule:reg_file|register[8][3]  ; RegModule:reg_file|register[8][3]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; RegModule:reg_file|register[16][4] ; RegModule:reg_file|register[16][4] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.531  ; clockcounter:clock_counter|val[15] ; clockcounter:clock_counter|val[15] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.797      ;
; 0.537  ; pipereg:EX_MEM|out2[15]            ; pipereg:MEM_WB|out2[15]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.803      ;
; 0.661  ; pipereg:EX_MEM|out2[26]            ; pipereg:MEM_WB|out2[26]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.927      ;
; 0.663  ; pipereg:EX_MEM|out2[20]            ; pipereg:MEM_WB|out2[20]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.929      ;
; 0.665  ; pipereg:EX_MEM|out2[7]             ; pipereg:MEM_WB|out2[7]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.931      ;
; 0.666  ; pipereg:EX_MEM|out2[5]             ; pipereg:MEM_WB|out2[5]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.932      ;
; 0.668  ; pipereg:EX_MEM|out2[6]             ; pipereg:MEM_WB|out2[6]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.934      ;
; 0.670  ; pipereg:EX_MEM|out2[24]            ; pipereg:MEM_WB|out2[24]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.936      ;
; 0.671  ; pipereg:EX_MEM|out2[27]            ; pipereg:MEM_WB|out2[27]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.937      ;
; 0.677  ; pipereg:EX_MEM|out2[13]            ; pipereg:MEM_WB|out2[13]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.943      ;
; 0.678  ; pipereg:EX_MEM|out2[11]            ; pipereg:MEM_WB|out2[11]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.944      ;
; 0.678  ; pipereg:EX_MEM|out2[16]            ; pipereg:MEM_WB|out2[16]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.944      ;
; 0.773  ; pipereg:IF_ID|out1[11]             ; pipereg:ID_EX|rdout[0]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.039      ;
; 0.780  ; pipereg:EX_MEM|rdout[3]            ; pipereg:MEM_WB|rdout[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.046      ;
; 0.782  ; pipereg:EX_MEM|out2[4]             ; pipereg:MEM_WB|out2[4]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.048      ;
; 0.787  ; pipereg:EX_MEM|out2[17]            ; pipereg:MEM_WB|out2[17]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.053      ;
; 0.789  ; pipereg:EX_MEM|out2[1]             ; pipereg:MEM_WB|out2[1]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.055      ;
; 0.792  ; pipereg:EX_MEM|out2[19]            ; pipereg:MEM_WB|out2[19]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.058      ;
; 0.795  ; clockcounter:clock_counter|val[0]  ; clockcounter:clock_counter|val[0]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.061      ;
; 0.797  ; pipereg:IF_ID|out1[14]             ; pipereg:ID_EX|rdout[3]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.063      ;
; 0.802  ; pipereg:IF_ID|out1[25]             ; pipereg:ID_EX|out1[4]              ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.068      ;
; 0.805  ; clockcounter:clock_counter|val[1]  ; clockcounter:clock_counter|val[1]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; clockcounter:clock_counter|val[2]  ; clockcounter:clock_counter|val[2]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[4]  ; clockcounter:clock_counter|val[4]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[7]  ; clockcounter:clock_counter|val[7]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[9]  ; clockcounter:clock_counter|val[9]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[11] ; clockcounter:clock_counter|val[11] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[13] ; clockcounter:clock_counter|val[13] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clockcounter:clock_counter|val[14] ; clockcounter:clock_counter|val[14] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.808  ; pipereg:EX_MEM|out2[21]            ; pipereg:MEM_WB|out2[21]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.074      ;
; 0.810  ; pipereg:EX_MEM|out2[22]            ; pipereg:MEM_WB|out2[22]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.076      ;
; 0.811  ; pipereg:EX_MEM|out2[3]             ; pipereg:MEM_WB|out2[3]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.077      ;
; 0.812  ; pipereg:EX_MEM|out2[18]            ; pipereg:MEM_WB|out2[18]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.078      ;
; 0.820  ; pipereg:EX_MEM|out2[14]            ; pipereg:MEM_WB|out2[14]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.086      ;
; 0.821  ; pipereg:EX_MEM|out2[8]             ; pipereg:MEM_WB|out2[8]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.087      ;
; 0.823  ; pipereg:EX_MEM|out2[10]            ; pipereg:MEM_WB|out2[10]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.089      ;
; 0.829  ; pipereg:EX_MEM|out2[28]            ; pipereg:MEM_WB|out2[28]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.095      ;
; 0.838  ; clockcounter:clock_counter|val[3]  ; clockcounter:clock_counter|val[3]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clockcounter:clock_counter|val[8]  ; clockcounter:clock_counter|val[8]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clockcounter:clock_counter|val[10] ; clockcounter:clock_counter|val[10] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clockcounter:clock_counter|val[12] ; clockcounter:clock_counter|val[12] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; clockcounter:clock_counter|val[5]  ; clockcounter:clock_counter|val[5]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; clockcounter:clock_counter|val[6]  ; clockcounter:clock_counter|val[6]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.850  ; pipereg:EX_MEM|out2[30]            ; pipereg:MEM_WB|out2[30]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.116      ;
; 0.852  ; pipereg:EX_MEM|out2[31]            ; pipereg:MEM_WB|out2[31]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.118      ;
; 0.975  ; pipereg:ID_EX|rdout[4]             ; pipereg:EX_MEM|rdout[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.241      ;
; 0.978  ; pipereg:IF_ID|out1[12]             ; pipereg:ID_EX|rdout[1]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.244      ;
; 1.005  ; pipereg:IF_ID|out1[15]             ; pipereg:ID_EX|rdout[4]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.029     ; 1.242      ;
; 1.024  ; adder:ALU|result[30]               ; pipereg:EX_MEM|out2[30]            ; KEY[1]                 ; KEY[1]      ; -0.500       ; 0.000      ; 0.790      ;
; 1.038  ; pipereg:EX_MEM|out2[9]             ; pipereg:MEM_WB|out2[9]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.304      ;
; 1.038  ; pipereg:EX_MEM|out2[23]            ; pipereg:MEM_WB|out2[23]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 1.305      ;
; 1.062  ; pipereg:IF_ID|out1[18]             ; pipereg:ID_EX|out2[26]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.328      ;
; 1.111  ; pipereg:EX_MEM|out2[2]             ; pipereg:MEM_WB|out2[2]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.377      ;
; 1.158  ; adder:ALU|result[18]               ; pipereg:EX_MEM|out2[18]            ; KEY[1]                 ; KEY[1]      ; -0.500       ; 0.000      ; 0.924      ;
; 1.162  ; adder:ALU|result[29]               ; pipereg:EX_MEM|out2[29]            ; KEY[1]                 ; KEY[1]      ; -0.500       ; 0.000      ; 0.928      ;
; 1.178  ; clockcounter:clock_counter|val[0]  ; clockcounter:clock_counter|val[1]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.444      ;
; 1.188  ; clockcounter:clock_counter|val[1]  ; clockcounter:clock_counter|val[2]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; clockcounter:clock_counter|val[14] ; clockcounter:clock_counter|val[15] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[13] ; clockcounter:clock_counter|val[14] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[2]  ; clockcounter:clock_counter|val[3]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[9]  ; clockcounter:clock_counter|val[10] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[11] ; clockcounter:clock_counter|val[12] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clockcounter:clock_counter|val[4]  ; clockcounter:clock_counter|val[5]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.211  ; pipereg:IF_ID|out1[20]             ; pipereg:ID_EX|out2[8]              ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.477      ;
; 1.224  ; clockcounter:clock_counter|val[3]  ; clockcounter:clock_counter|val[4]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; clockcounter:clock_counter|val[8]  ; clockcounter:clock_counter|val[9]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; clockcounter:clock_counter|val[10] ; clockcounter:clock_counter|val[11] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; clockcounter:clock_counter|val[12] ; clockcounter:clock_counter|val[13] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; clockcounter:clock_counter|val[6]  ; clockcounter:clock_counter|val[7]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; clockcounter:clock_counter|val[5]  ; clockcounter:clock_counter|val[6]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.491      ;
; 1.227  ; pipereg:EX_MEM|out2[25]            ; pipereg:MEM_WB|out2[25]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.021     ; 1.472      ;
; 1.244  ; adder:ALU|result[25]               ; pipereg:EX_MEM|out2[25]            ; KEY[1]                 ; KEY[1]      ; -0.500       ; 0.000      ; 1.010      ;
; 1.247  ; pipereg:EX_MEM|out2[29]            ; pipereg:MEM_WB|out2[29]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.004      ; 1.517      ;
; 1.249  ; clockcounter:clock_counter|val[0]  ; clockcounter:clock_counter|val[2]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.515      ;
; 1.252  ; pipereg:IF_ID|out1[22]             ; pipereg:ID_EX|rsout[1]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.006      ; 1.524      ;
; 1.259  ; clockcounter:clock_counter|val[1]  ; clockcounter:clock_counter|val[3]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.525      ;
; 1.260  ; clockcounter:clock_counter|val[13] ; clockcounter:clock_counter|val[15] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[2]  ; clockcounter:clock_counter|val[4]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[9]  ; clockcounter:clock_counter|val[11] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[11] ; clockcounter:clock_counter|val[13] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clockcounter:clock_counter|val[4]  ; clockcounter:clock_counter|val[6]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.264  ; pipereg:IF_ID|out1[13]             ; pipereg:ID_EX|rdout[2]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.029     ; 1.501      ;
; 1.271  ; pipereg:EX_MEM|rdout[0]            ; pipereg:MEM_WB|rdout[0]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.002      ; 1.539      ;
; 1.278  ; adder:ALU|result[28]               ; pipereg:EX_MEM|out2[28]            ; KEY[1]                 ; KEY[1]      ; -0.500       ; 0.000      ; 1.044      ;
; 1.279  ; pipereg:MEM_WB|out2[3]             ; RegModule:reg_file|register[8][3]  ; KEY[1]                 ; KEY[1]      ; -0.500       ; 0.000      ; 1.045      ;
; 1.280  ; adder:ALU|result[23]               ; pipereg:EX_MEM|out2[23]            ; KEY[1]                 ; KEY[1]      ; -0.500       ; 0.000      ; 1.046      ;
; 1.281  ; clockcounter:clock_counter|val[7]  ; clockcounter:clock_counter|val[8]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.547      ;
; 1.284  ; adder:ALU|result[24]               ; pipereg:EX_MEM|out2[24]            ; KEY[1]                 ; KEY[1]      ; -0.500       ; 0.000      ; 1.050      ;
; 1.295  ; clockcounter:clock_counter|val[12] ; clockcounter:clock_counter|val[14] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clockcounter:clock_counter|val[8]  ; clockcounter:clock_counter|val[10] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clockcounter:clock_counter|val[10] ; clockcounter:clock_counter|val[12] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clockcounter:clock_counter|val[3]  ; clockcounter:clock_counter|val[5]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
+--------+------------------------------------+------------------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                              ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.139 ; clk_div:clockdiv|clock_100hz_int                  ; clk_div:clockdiv|clock_100hz_reg                  ; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.578      ; 0.983      ;
; 0.264 ; clk_div:clockdiv|clock_1Khz_int                   ; clk_div:clockdiv|clock_1Khz_reg                   ; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.393      ; 0.923      ;
; 0.301 ; clk_div:clockdiv|clock_100Khz_int                 ; clk_div:clockdiv|clock_100Khz_reg                 ; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.231      ; 0.798      ;
; 0.306 ; clk_div:clockdiv|clock_10Khz_int                  ; clk_div:clockdiv|clock_10Khz_reg                  ; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.390      ; 0.962      ;
; 0.353 ; clk_div:clockdiv|clock_1Hz_int                    ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.163      ; 0.782      ;
; 0.391 ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|LCD_RS                     ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|LCD_EN                     ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.408 ; clk_div:clockdiv|clock_10Hz_int                   ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.119      ; 0.793      ;
; 0.515 ; clk_div:clockdiv|clock_1Mhz_int                   ; clk_div:clockdiv|clock_1Mhz_reg                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.781      ;
; 0.520 ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.786      ;
; 0.533 ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.541 ; LCD_Display:LCD_module|state.FUNC_SET             ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.807      ;
; 0.543 ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.809      ;
; 0.544 ; LCD_Display:LCD_module|state.RESET2               ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.810      ;
; 0.555 ; LCD_Display:LCD_module|state.DISPLAY_ON           ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.821      ;
; 0.584 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|state.HOLD                 ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.850      ;
; 0.588 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.854      ;
; 0.592 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.858      ;
; 0.598 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.864      ;
; 0.599 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.865      ;
; 0.600 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.866      ;
; 0.656 ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.923      ;
; 0.657 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.923      ;
; 0.661 ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.927      ;
; 0.672 ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.938      ;
; 0.716 ; LCD_Display:LCD_module|state.RESET3               ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.982      ;
; 0.783 ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.049      ;
; 0.788 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.797 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.065      ;
; 0.800 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.066      ;
; 0.801 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.813 ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; LCD_Display:LCD_module|state.RETURN_HOME          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.816 ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.821 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.828 ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.094      ;
; 0.831 ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.098      ;
; 0.834 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.840 ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.106      ;
; 0.844 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.846 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.113      ;
; 0.849 ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[0]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.115      ;
; 0.852 ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.119      ;
; 0.858 ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.124      ;
; 0.888 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.154      ;
; 0.894 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.160      ;
; 0.935 ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.201      ;
; 0.979 ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_1Hz                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.163      ; 1.408      ;
; 1.021 ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.287      ;
; 1.037 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.303      ;
; 1.076 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.342      ;
; 1.081 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.347      ;
; 1.092 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.358      ;
; 1.157 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.423      ;
; 1.164 ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.430      ;
; 1.180 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.446      ;
; 1.181 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.447      ;
; 1.184 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.190 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.456      ;
; 1.196 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.199 ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.199 ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.207 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.473      ;
; 1.215 ; LCD_Display:LCD_module|state.RESET1               ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.008     ; 1.473      ;
; 1.220 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.486      ;
; 1.220 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.486      ;
; 1.221 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.546 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.547 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.547 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.552 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.818      ;
; 0.786 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.052      ;
; 0.818 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.084      ;
; 0.825 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.091      ;
; 0.978 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.244      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.522 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.789      ;
; 0.536 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.802      ;
; 0.704 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.970      ;
; 0.809 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.076      ;
; 0.838 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.540 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.806      ;
; 0.541 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.807      ;
; 0.545 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.811      ;
; 0.546 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.803 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.069      ;
; 0.819 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.085      ;
; 0.820 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.086      ;
; 0.831 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.097      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.537 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.804      ;
; 0.541 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.807      ;
; 0.542 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.768 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.034      ;
; 0.798 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.064      ;
; 0.813 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 1.008 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.274      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.533 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.539 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.805      ;
; 0.541 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.807      ;
; 0.780 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.046      ;
; 0.809 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.075      ;
; 0.812 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.078      ;
; 0.841 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.107      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.540 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.806      ;
; 0.782 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.048      ;
; 0.813 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 1.014 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.280      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; 2.863 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.386     ; 0.977      ;
; 3.116 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.253     ; 1.363      ;
; 3.151 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.253     ; 1.398      ;
; 3.204 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.253     ; 1.451      ;
; 3.241 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.386     ; 1.355      ;
; 3.259 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.386     ; 1.373      ;
; 3.265 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.253     ; 1.512      ;
; 3.278 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.386     ; 1.392      ;
; 3.288 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.386     ; 1.402      ;
; 3.333 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.386     ; 1.447      ;
; 3.394 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.386     ; 1.508      ;
; 3.401 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.253     ; 1.648      ;
; 3.404 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.386     ; 1.518      ;
; 3.530 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.386     ; 1.644      ;
; 3.540 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.386     ; 1.654      ;
; 3.550 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.253     ; 1.797      ;
; 3.679 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.386     ; 1.793      ;
; 3.689 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.386     ; 1.803      ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[15]'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|dataa           ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 10.801 ; 10.801 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 10.801 ; 10.801 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 10.109 ; 10.109 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 10.383 ; 10.383 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 10.208 ; 10.208 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 6.370  ; 6.370  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 6.112  ; 6.112  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 10.169 ; 10.169 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 7.340  ; 7.340  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 7.340  ; 7.340  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -1.392 ; -1.392 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.828 ; -1.828 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -2.445 ; -2.445 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -2.323 ; -2.323 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.392 ; -1.392 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.782 ; -1.782 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -2.015 ; -2.015 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 7.185  ; 7.185  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 7.185  ; 7.185  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 3.605  ; 3.605  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.419  ; 0.419  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.157  ; 0.157  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 1.754  ; 1.754  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.763  ; 0.763  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 1.052  ; 1.052  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 1.644  ; 1.644  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.257  ; 0.257  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 1.782  ; 1.782  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -1.457 ; -1.457 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -0.939 ; -0.939 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -0.745 ; -0.745 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.033  ; 0.033  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 3.605  ; 3.605  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -3.422 ; -3.422 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -3.952 ; -3.952 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -4.492 ; -4.492 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -4.280 ; -4.280 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -4.173 ; -4.173 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -4.309 ; -4.309 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -3.422 ; -3.422 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -7.479 ; -7.479 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -1.741 ; -1.741 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.741 ; -1.741 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.904  ; 3.904  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.904  ; 3.904  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.212  ; 3.212  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.220  ; 3.220  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 2.630  ; 2.630  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 3.595  ; 3.595  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 3.085  ; 3.085  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -1.362 ; -1.362 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.362 ; -1.362 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.307  ; 2.307  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.258  ; 0.258  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.519  ; 0.519  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -0.904 ; -0.904 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; -0.078 ; -0.078 ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; -0.234 ; -0.234 ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; -0.794 ; -0.794 ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.428  ; 0.428  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; -0.964 ; -0.964 ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 2.307  ; 2.307  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 1.624  ; 1.624  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 1.563  ; 1.563  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.898  ; 0.898  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -1.068 ; -1.068 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 9.230  ; 9.230  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 7.942  ; 7.942  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 9.230  ; 9.230  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.768  ; 8.768  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.814  ; 8.814  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.969  ; 7.969  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.808  ; 8.808  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.630  ; 8.630  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.607  ; 7.607  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.036  ; 8.036  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 8.001  ; 8.001  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 14.731 ; 14.731 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 14.731 ; 14.731 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 14.696 ; 14.696 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 14.672 ; 14.672 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 12.706 ; 12.706 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 12.713 ; 12.713 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 12.638 ; 12.638 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 12.691 ; 12.691 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 12.351 ; 12.351 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 12.351 ; 12.351 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 12.327 ; 12.327 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 12.203 ; 12.203 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 12.209 ; 12.209 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 12.191 ; 12.191 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 12.169 ; 12.169 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 12.254 ; 12.254 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 11.593 ; 11.593 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 11.519 ; 11.519 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 11.546 ; 11.546 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 11.593 ; 11.593 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 11.543 ; 11.543 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 11.256 ; 11.256 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 11.256 ; 11.256 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 11.285 ; 11.285 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 11.775 ; 11.775 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 11.390 ; 11.390 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 11.768 ; 11.768 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 11.757 ; 11.757 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 11.775 ; 11.775 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 11.425 ; 11.425 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 11.712 ; 11.712 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 11.719 ; 11.719 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 15.351 ; 15.351 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 15.324 ; 15.324 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 14.914 ; 14.914 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 14.914 ; 14.914 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 15.320 ; 15.320 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 15.340 ; 15.340 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 15.351 ; 15.351 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 15.249 ; 15.249 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 15.249 ; 15.249 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 14.929 ; 14.929 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 14.911 ; 14.911 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 14.404 ; 14.404 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 15.042 ; 15.042 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 14.926 ; 14.926 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 13.938 ; 13.938 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 12.270 ; 12.270 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 12.216 ; 12.216 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 12.266 ; 12.266 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 12.270 ; 12.270 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 11.569 ; 11.569 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 11.573 ; 11.573 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 11.556 ; 11.556 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 11.559 ; 11.559 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 9.863  ; 9.863  ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 9.580  ; 9.580  ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 9.550  ; 9.550  ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 9.550  ; 9.550  ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 9.863  ; 9.863  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.029  ; 7.029  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.029  ; 7.029  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.029  ; 7.029  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.029  ; 7.029  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 7.607  ; 7.607  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 7.942  ; 7.942  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 9.230  ; 9.230  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.768  ; 8.768  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.814  ; 8.814  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.969  ; 7.969  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.808  ; 8.808  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.630  ; 8.630  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.607  ; 7.607  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.036  ; 8.036  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 8.001  ; 8.001  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 12.290 ; 12.290 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.751 ; 12.751 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.713 ; 12.713 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.682 ; 12.682 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 12.358 ; 12.358 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 12.365 ; 12.365 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 12.290 ; 12.290 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 12.343 ; 12.343 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 11.498 ; 11.498 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 11.662 ; 11.662 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 11.634 ; 11.634 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 11.504 ; 11.504 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 11.514 ; 11.514 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 11.499 ; 11.499 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 11.498 ; 11.498 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 11.555 ; 11.555 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 10.954 ; 10.954 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 11.242 ; 11.242 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 11.244 ; 11.244 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 11.291 ; 11.291 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 11.240 ; 11.240 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 10.984 ; 10.984 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 10.954 ; 10.954 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 10.983 ; 10.983 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 10.971 ; 10.971 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 10.971 ; 10.971 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 11.306 ; 11.306 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 11.306 ; 11.306 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 11.327 ; 11.327 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 10.988 ; 10.988 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 11.250 ; 11.250 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 11.257 ; 11.257 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 13.247 ; 13.247 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 13.511 ; 13.511 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 13.247 ; 13.247 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 13.247 ; 13.247 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 13.507 ; 13.507 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 13.527 ; 13.527 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 13.537 ; 13.537 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 13.019 ; 13.019 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 13.409 ; 13.409 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 14.008 ; 14.008 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 13.980 ; 13.980 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 13.475 ; 13.475 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 14.088 ; 14.088 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 13.964 ; 13.964 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 13.019 ; 13.019 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 10.896 ; 10.896 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 11.568 ; 11.568 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 11.603 ; 11.603 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 11.581 ; 11.581 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 10.906 ; 10.906 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 10.912 ; 10.912 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 10.896 ; 10.896 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 10.898 ; 10.898 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 9.550  ; 9.550  ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 9.580  ; 9.580  ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 9.550  ; 9.550  ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 9.550  ; 9.550  ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 9.863  ; 9.863  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.029  ; 7.029  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.029  ; 7.029  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.029  ; 7.029  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.029  ; 7.029  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; LEDG[0]     ;        ; 10.778 ; 10.778 ;        ;
; SW[0]      ; LEDR[0]     ; 6.464  ;        ;        ; 6.464  ;
; SW[1]      ; LEDR[1]     ; 5.673  ;        ;        ; 5.673  ;
; SW[2]      ; LEDR[2]     ; 5.135  ;        ;        ; 5.135  ;
; SW[3]      ; LEDR[3]     ; 5.428  ;        ;        ; 5.428  ;
; SW[4]      ; LEDR[4]     ; 5.282  ;        ;        ; 5.282  ;
; SW[5]      ; LEDR[5]     ; 5.458  ;        ;        ; 5.458  ;
; SW[6]      ; LEDR[6]     ; 5.479  ;        ;        ; 5.479  ;
; SW[7]      ; LEDR[7]     ; 6.381  ;        ;        ; 6.381  ;
; SW[8]      ; LEDR[8]     ; 6.203  ;        ;        ; 6.203  ;
; SW[9]      ; LEDR[9]     ; 6.458  ;        ;        ; 6.458  ;
; SW[10]     ; LEDR[10]    ; 5.689  ;        ;        ; 5.689  ;
; SW[11]     ; LEDR[11]    ; 5.691  ;        ;        ; 5.691  ;
; SW[12]     ; LEDR[12]    ; 5.783  ;        ;        ; 5.783  ;
; SW[13]     ; LEDR[13]    ; 9.603  ;        ;        ; 9.603  ;
; SW[14]     ; LEDR[14]    ; 10.122 ;        ;        ; 10.122 ;
; SW[16]     ; LEDR[16]    ; 9.780  ;        ;        ; 9.780  ;
; SW[17]     ; LEDR[17]    ; 9.680  ;        ;        ; 9.680  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; LEDG[0]     ;        ; 10.778 ; 10.778 ;        ;
; SW[0]      ; LEDR[0]     ; 6.464  ;        ;        ; 6.464  ;
; SW[1]      ; LEDR[1]     ; 5.673  ;        ;        ; 5.673  ;
; SW[2]      ; LEDR[2]     ; 5.135  ;        ;        ; 5.135  ;
; SW[3]      ; LEDR[3]     ; 5.428  ;        ;        ; 5.428  ;
; SW[4]      ; LEDR[4]     ; 5.282  ;        ;        ; 5.282  ;
; SW[5]      ; LEDR[5]     ; 5.458  ;        ;        ; 5.458  ;
; SW[6]      ; LEDR[6]     ; 5.479  ;        ;        ; 5.479  ;
; SW[7]      ; LEDR[7]     ; 6.381  ;        ;        ; 6.381  ;
; SW[8]      ; LEDR[8]     ; 6.203  ;        ;        ; 6.203  ;
; SW[9]      ; LEDR[9]     ; 6.458  ;        ;        ; 6.458  ;
; SW[10]     ; LEDR[10]    ; 5.689  ;        ;        ; 5.689  ;
; SW[11]     ; LEDR[11]    ; 5.691  ;        ;        ; 5.691  ;
; SW[12]     ; LEDR[12]    ; 5.783  ;        ;        ; 5.783  ;
; SW[13]     ; LEDR[13]    ; 9.603  ;        ;        ; 9.603  ;
; SW[14]     ; LEDR[14]    ; 10.122 ;        ;        ; 10.122 ;
; SW[16]     ; LEDR[16]    ; 9.780  ;        ;        ; 9.780  ;
; SW[17]     ; LEDR[17]    ; 9.680  ;        ;        ; 9.680  ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLOCK_50                          ; -5.385 ; -59.041       ;
; KEY[1]                            ; -3.609 ; -2795.931     ;
; pipereg:IF_ID|out1[26]            ; -1.601 ; -4.775        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.430  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.432  ; 0.000         ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.439  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.502  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.506  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.508  ; 0.000         ;
; SW[15]                            ; 0.896  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; SW[15]                            ; -0.814 ; -3.648        ;
; KEY[1]                            ; -0.229 ; -0.491        ;
; CLOCK_50                          ; -0.027 ; -0.027        ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.215  ; 0.000         ;
; pipereg:IF_ID|out1[26]            ; 1.869  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -2.000 ; -3562.222     ;
; CLOCK_50                          ; -1.380 ; -76.380       ;
; SW[15]                            ; -1.222 ; -1.222        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
; pipereg:IF_ID|out1[26]            ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.385 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.717      ;
; -5.385 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.717      ;
; -5.385 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.717      ;
; -5.385 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.717      ;
; -5.385 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.717      ;
; -5.385 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.717      ;
; -5.385 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.717      ;
; -5.385 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.717      ;
; -5.385 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.717      ;
; -5.385 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.717      ;
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.680      ;
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.680      ;
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.680      ;
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.680      ;
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.680      ;
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.680      ;
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.680      ;
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.680      ;
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.680      ;
; -5.350 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.680      ;
; -5.349 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.679      ;
; -5.349 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.679      ;
; -5.349 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.679      ;
; -5.349 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.679      ;
; -5.349 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.679      ;
; -5.349 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.679      ;
; -5.349 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.679      ;
; -5.349 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.679      ;
; -5.349 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.679      ;
; -5.349 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.702     ; 4.679      ;
; -5.347 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.679      ;
; -5.347 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.679      ;
; -5.347 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.679      ;
; -5.347 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.679      ;
; -5.347 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.679      ;
; -5.347 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.679      ;
; -5.347 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.679      ;
; -5.347 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.679      ;
; -5.347 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.679      ;
; -5.347 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.700     ; 4.679      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.701     ; 4.677      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.701     ; 4.677      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.701     ; 4.677      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.701     ; 4.677      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.701     ; 4.677      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.701     ; 4.677      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.701     ; 4.677      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.701     ; 4.677      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.701     ; 4.677      ;
; -5.346 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.701     ; 4.677      ;
; -5.338 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.647      ;
; -5.338 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.647      ;
; -5.338 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.647      ;
; -5.338 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.647      ;
; -5.338 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.647      ;
; -5.338 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.647      ;
; -5.338 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.647      ;
; -5.338 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.647      ;
; -5.338 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.647      ;
; -5.338 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.647      ;
; -5.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.664      ;
; -5.337 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.646      ;
; -5.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.664      ;
; -5.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.664      ;
; -5.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.664      ;
; -5.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.664      ;
; -5.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.664      ;
; -5.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.664      ;
; -5.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.664      ;
; -5.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.664      ;
; -5.337 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.664      ;
; -5.337 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.646      ;
; -5.337 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.646      ;
; -5.337 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.646      ;
; -5.337 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.646      ;
; -5.337 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.646      ;
; -5.337 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.646      ;
; -5.337 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.646      ;
; -5.337 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.646      ;
; -5.337 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.723     ; 4.646      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.663      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.663      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.663      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.663      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.663      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.663      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.663      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.663      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.663      ;
; -5.336 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.705     ; 4.663      ;
; -5.333 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.704     ; 4.661      ;
; -5.333 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.704     ; 4.661      ;
; -5.333 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.704     ; 4.661      ;
; -5.333 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.704     ; 4.661      ;
; -5.333 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.704     ; 4.661      ;
; -5.333 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.704     ; 4.661      ;
; -5.333 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.704     ; 4.661      ;
; -5.333 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.704     ; 4.661      ;
; -5.333 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.704     ; 4.661      ;
; -5.333 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a5~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.704     ; 4.661      ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -3.609 ; pipereg:ID_EX|rtout[0]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.147      ;
; -3.548 ; pipereg:ID_EX|rtout[0]                                                                                          ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.025      ; 4.105      ;
; -3.530 ; pipereg:ID_EX|rtout[0]                                                                                          ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 4.067      ;
; -3.522 ; pipereg:MEM_WB|rdout[0]                                                                                         ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.060      ;
; -3.492 ; pipereg:ID_EX|rsout[1]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.031      ;
; -3.492 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg0 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.411     ; 2.613      ;
; -3.492 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg1 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.411     ; 2.613      ;
; -3.492 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg2 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.411     ; 2.613      ;
; -3.492 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg3 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.411     ; 2.613      ;
; -3.492 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg4 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.411     ; 2.613      ;
; -3.492 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg5 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.411     ; 2.613      ;
; -3.492 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg6 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.411     ; 2.613      ;
; -3.492 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg7 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.411     ; 2.613      ;
; -3.492 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg8 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.411     ; 2.613      ;
; -3.492 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~porta_address_reg9 ; pipereg:IF_ID|out1[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.411     ; 2.613      ;
; -3.478 ; pipereg:ID_EX|rsout[4]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.017      ;
; -3.476 ; wb_control_pipe:inst4|RegWrite_o                                                                                ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.015      ;
; -3.472 ; pipereg:EX_MEM|rdout[3]                                                                                         ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.010      ;
; -3.471 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg0  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.586      ;
; -3.471 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg1  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.586      ;
; -3.471 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg2  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.586      ;
; -3.471 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg3  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.586      ;
; -3.471 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg4  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.586      ;
; -3.471 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg5  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.586      ;
; -3.471 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg6  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.586      ;
; -3.471 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg7  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.586      ;
; -3.471 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg8  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.586      ;
; -3.471 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg9  ; pipereg:IF_ID|out1[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.586      ;
; -3.461 ; pipereg:MEM_WB|rdout[0]                                                                                         ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.025      ; 4.018      ;
; -3.461 ; pipereg:ID_EX|rsout[0]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.000      ;
; -3.460 ; pipereg:ID_EX|rtout[0]                                                                                          ; adder:ALU|result[27]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 3.998      ;
; -3.458 ; pipereg:ID_EX|rtout[0]                                                                                          ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 3.995      ;
; -3.458 ; pipereg:MEM_WB|rdout[3]                                                                                         ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 3.996      ;
; -3.453 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg0  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.568      ;
; -3.453 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg1  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.568      ;
; -3.453 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg2  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.568      ;
; -3.453 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg3  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.568      ;
; -3.453 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg4  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.568      ;
; -3.453 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg5  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.568      ;
; -3.453 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg6  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.568      ;
; -3.453 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg7  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.568      ;
; -3.453 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg8  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.568      ;
; -3.453 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~porta_address_reg9  ; pipereg:IF_ID|out1[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.417     ; 2.568      ;
; -3.451 ; pipereg:EX_MEM|rdout[4]                                                                                         ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 3.990      ;
; -3.449 ; pipereg:ID_EX|rtout[2]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 3.987      ;
; -3.443 ; pipereg:MEM_WB|rdout[0]                                                                                         ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 3.980      ;
; -3.436 ; pipereg:ID_EX|rtout[0]                                                                                          ; adder:ALU|result[29]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 3.971      ;
; -3.431 ; pipereg:ID_EX|rsout[1]                                                                                          ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.026      ; 3.989      ;
; -3.417 ; pipereg:ID_EX|rsout[4]                                                                                          ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.026      ; 3.975      ;
; -3.415 ; wb_control_pipe:inst4|RegWrite_o                                                                                ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.026      ; 3.973      ;
; -3.411 ; pipereg:EX_MEM|rdout[3]                                                                                         ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.025      ; 3.968      ;
; -3.408 ; pipereg:MEM_WB|rdout[2]                                                                                         ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 3.947      ;
; -3.403 ; pipereg:ID_EX|rsout[1]                                                                                          ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 3.941      ;
; -3.400 ; pipereg:EX_MEM|rdout[0]                                                                                         ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 3.939      ;
; -3.400 ; pipereg:ID_EX|rsout[0]                                                                                          ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.026      ; 3.958      ;
; -3.399 ; pipereg:MEM_WB|rdout[1]                                                                                         ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 3.937      ;
; -3.397 ; pipereg:MEM_WB|rdout[3]                                                                                         ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.025      ; 3.954      ;
; -3.397 ; wb_control_pipe:inst4|RegWrite_o                                                                                ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 3.935      ;
; -3.393 ; pipereg:EX_MEM|rdout[3]                                                                                         ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 3.930      ;
; -3.392 ; pipereg:ID_EX|rtout[3]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 3.930      ;
; -3.390 ; pipereg:EX_MEM|rdout[4]                                                                                         ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.026      ; 3.948      ;
; -3.389 ; pipereg:ID_EX|rsout[4]                                                                                          ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 3.927      ;
; -3.388 ; pipereg:ID_EX|rtout[2]                                                                                          ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.025      ; 3.945      ;
; -3.385 ; pipereg:ID_EX|rtout[4]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 3.923      ;
; -3.384 ; pipereg:ID_EX|rsout[3]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 3.923      ;
; -3.379 ; pipereg:MEM_WB|rdout[3]                                                                                         ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 3.916      ;
; -3.378 ; pipereg:ID_EX|rtout[0]                                                                                          ; adder:ALU|result[25]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.025      ; 3.935      ;
; -3.377 ; wb_control_pipe:inst5|RegWrite_o                                                                                ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 3.916      ;
; -3.373 ; pipereg:MEM_WB|rdout[0]                                                                                         ; adder:ALU|result[27]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 3.911      ;
; -3.372 ; pipereg:ID_EX|rsout[0]                                                                                          ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 3.910      ;
; -3.372 ; pipereg:EX_MEM|rdout[4]                                                                                         ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 3.910      ;
; -3.371 ; pipereg:ID_EX|rtout[1]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 3.909      ;
; -3.371 ; pipereg:MEM_WB|rdout[0]                                                                                         ; adder:ALU|result[26]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 3.908      ;
; -3.370 ; pipereg:ID_EX|rtout[2]                                                                                          ; adder:ALU|result[28]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 3.907      ;
; -3.370 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg0 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.470      ;
; -3.370 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg1 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.470      ;
; -3.370 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg2 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.470      ;
; -3.370 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg3 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.470      ;
; -3.370 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg4 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.470      ;
; -3.370 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg5 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.470      ;
; -3.370 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg6 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.470      ;
; -3.370 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg7 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.470      ;
; -3.370 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg8 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.470      ;
; -3.370 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a18~porta_address_reg9 ; pipereg:IF_ID|out1[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.432     ; 2.470      ;
; -3.369 ; pipereg:ID_EX|rsout[2]                                                                                          ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 3.908      ;
; -3.367 ; pipereg:ID_EX|rtout[0]                                                                                          ; adder:ALU|result[23]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 3.905      ;
; -3.367 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg0 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.422     ; 2.477      ;
; -3.367 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg1 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.422     ; 2.477      ;
; -3.367 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg2 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.422     ; 2.477      ;
; -3.367 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg3 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.422     ; 2.477      ;
; -3.367 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg4 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.422     ; 2.477      ;
; -3.367 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg5 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.422     ; 2.477      ;
; -3.367 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg6 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.422     ; 2.477      ;
; -3.367 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg7 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.422     ; 2.477      ;
; -3.367 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg8 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.422     ; 2.477      ;
; -3.367 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~porta_address_reg9 ; pipereg:IF_ID|out1[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -1.422     ; 2.477      ;
; -3.349 ; pipereg:EX_MEM|rdout[1]                                                                                         ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 3.888      ;
; -3.349 ; pipereg:MEM_WB|rdout[0]                                                                                         ; adder:ALU|result[29]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 3.884      ;
; -3.348 ; pipereg:MEM_WB|rdout[4]                                                                                         ; adder:ALU|result[31]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 3.886      ;
; -3.347 ; pipereg:MEM_WB|rdout[2]                                                                                         ; adder:ALU|result[30]   ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.026      ; 3.905      ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; -1.601 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.809     ; 0.820      ;
; -1.592 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.874     ; 0.822      ;
; -1.582 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.874     ; 0.817      ;
; -1.527 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.809     ; 0.746      ;
; -1.518 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.874     ; 0.748      ;
; -1.508 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.874     ; 0.743      ;
; -1.473 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.809     ; 0.692      ;
; -1.464 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.874     ; 0.694      ;
; -1.454 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.874     ; 0.689      ;
; -1.453 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.809     ; 0.672      ;
; -1.438 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.809     ; 0.657      ;
; -1.435 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.874     ; 0.670      ;
; -1.428 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.874     ; 0.658      ;
; -1.422 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.809     ; 0.641      ;
; -1.421 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.874     ; 0.651      ;
; -1.419 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.874     ; 0.654      ;
; -1.407 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.874     ; 0.642      ;
; -1.265 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -0.874     ; 0.495      ;
+--------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                        ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.430 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.602      ;
; 0.512 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.512 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.514 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.518      ;
; 0.629 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.634 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.432 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.600      ;
; 0.512 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.521 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.522 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.510      ;
; 0.629 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.630 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.631 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.631 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.665 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                        ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.439 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.593      ;
; 0.507 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.509 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.625 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.626 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.665 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.502 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.530      ;
; 0.512 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.513 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.519      ;
; 0.515 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.517      ;
; 0.628 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.630 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.632 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.632 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.665 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.506 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.526      ;
; 0.507 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.509 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.511 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.521      ;
; 0.624 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.408      ;
; 0.625 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.629 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.630 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.665 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.509 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.514 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.518      ;
; 0.561 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.471      ;
; 0.632 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.639 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.393      ;
; 0.640 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.392      ;
; 0.665 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[15]'                                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.896 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.500        ; 3.039      ; 2.369      ;
; 0.910 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.500        ; 3.015      ; 2.334      ;
; 0.926 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.500        ; 3.014      ; 2.246      ;
; 0.944 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.500        ; 3.012      ; 2.297      ;
; 0.965 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.500        ; 3.015      ; 2.201      ;
; 1.396 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 1.000        ; 3.039      ; 2.369      ;
; 1.410 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 1.000        ; 3.015      ; 2.334      ;
; 1.426 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 1.000        ; 3.014      ; 2.246      ;
; 1.444 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 1.000        ; 3.012      ; 2.297      ;
; 1.465 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 1.000        ; 3.015      ; 2.201      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[15]'                                                                                                          ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.814 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.000        ; 3.015      ; 2.201      ;
; -0.768 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.000        ; 3.014      ; 2.246      ;
; -0.715 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.000        ; 3.012      ; 2.297      ;
; -0.681 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.000        ; 3.015      ; 2.334      ;
; -0.670 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.000        ; 3.039      ; 2.369      ;
; -0.314 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; -0.500       ; 3.015      ; 2.201      ;
; -0.268 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; -0.500       ; 3.014      ; 2.246      ;
; -0.215 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; -0.500       ; 3.012      ; 2.297      ;
; -0.181 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; -0.500       ; 3.015      ; 2.334      ;
; -0.170 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; -0.500       ; 3.039      ; 2.369      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                        ;
+--------+------------------------------------+------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.229 ; control:control_module|ALUOp[0]    ; ex_control_pipe:inst|ALUOp_o[0]    ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 0.874      ; 0.297      ;
; -0.134 ; control:control_module|RegWrite    ; wb_control_pipe:inst2|RegWrite_o   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 0.785      ; 0.303      ;
; -0.128 ; control:control_module|ALUOp[1]    ; ex_control_pipe:inst|ALUOp_o[1]    ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 0.874      ; 0.398      ;
; 0.215  ; RegModule:reg_file|register[1][0]  ; RegModule:reg_file|register[1][0]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RegModule:reg_file|register[2][1]  ; RegModule:reg_file|register[2][1]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RegModule:reg_file|register[4][2]  ; RegModule:reg_file|register[4][2]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RegModule:reg_file|register[8][3]  ; RegModule:reg_file|register[8][3]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RegModule:reg_file|register[16][4] ; RegModule:reg_file|register[16][4] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; clockcounter:clock_counter|val[15] ; clockcounter:clock_counter|val[15] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.247  ; pipereg:EX_MEM|out2[15]            ; pipereg:MEM_WB|out2[15]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.399      ;
; 0.317  ; pipereg:EX_MEM|out2[26]            ; pipereg:MEM_WB|out2[26]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.469      ;
; 0.320  ; pipereg:EX_MEM|out2[6]             ; pipereg:MEM_WB|out2[6]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.472      ;
; 0.322  ; pipereg:EX_MEM|out2[7]             ; pipereg:MEM_WB|out2[7]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.474      ;
; 0.322  ; pipereg:EX_MEM|out2[20]            ; pipereg:MEM_WB|out2[20]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.474      ;
; 0.324  ; pipereg:EX_MEM|out2[5]             ; pipereg:MEM_WB|out2[5]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.325  ; pipereg:EX_MEM|out2[24]            ; pipereg:MEM_WB|out2[24]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.477      ;
; 0.326  ; pipereg:EX_MEM|out2[27]            ; pipereg:MEM_WB|out2[27]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.478      ;
; 0.328  ; pipereg:EX_MEM|out2[13]            ; pipereg:MEM_WB|out2[13]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.480      ;
; 0.330  ; pipereg:EX_MEM|out2[16]            ; pipereg:MEM_WB|out2[16]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.482      ;
; 0.333  ; pipereg:EX_MEM|out2[11]            ; pipereg:MEM_WB|out2[11]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.485      ;
; 0.355  ; clockcounter:clock_counter|val[0]  ; clockcounter:clock_counter|val[0]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.507      ;
; 0.359  ; clockcounter:clock_counter|val[1]  ; clockcounter:clock_counter|val[1]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; pipereg:IF_ID|out1[25]             ; pipereg:ID_EX|out1[4]              ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; clockcounter:clock_counter|val[2]  ; clockcounter:clock_counter|val[2]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clockcounter:clock_counter|val[9]  ; clockcounter:clock_counter|val[9]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clockcounter:clock_counter|val[11] ; clockcounter:clock_counter|val[11] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; clockcounter:clock_counter|val[4]  ; clockcounter:clock_counter|val[4]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clockcounter:clock_counter|val[7]  ; clockcounter:clock_counter|val[7]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clockcounter:clock_counter|val[13] ; clockcounter:clock_counter|val[13] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clockcounter:clock_counter|val[14] ; clockcounter:clock_counter|val[14] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.364  ; pipereg:IF_ID|out1[14]             ; pipereg:ID_EX|rdout[3]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; pipereg:IF_ID|out1[11]             ; pipereg:ID_EX|rdout[0]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; pipereg:EX_MEM|rdout[3]            ; pipereg:MEM_WB|rdout[3]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; pipereg:EX_MEM|out2[4]             ; pipereg:MEM_WB|out2[4]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; pipereg:EX_MEM|out2[21]            ; pipereg:MEM_WB|out2[21]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.519      ;
; 0.370  ; pipereg:EX_MEM|out2[17]            ; pipereg:MEM_WB|out2[17]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; clockcounter:clock_counter|val[3]  ; clockcounter:clock_counter|val[3]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clockcounter:clock_counter|val[8]  ; clockcounter:clock_counter|val[8]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clockcounter:clock_counter|val[10] ; clockcounter:clock_counter|val[10] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; pipereg:EX_MEM|out2[1]             ; pipereg:MEM_WB|out2[1]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; clockcounter:clock_counter|val[5]  ; clockcounter:clock_counter|val[5]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clockcounter:clock_counter|val[6]  ; clockcounter:clock_counter|val[6]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clockcounter:clock_counter|val[12] ; clockcounter:clock_counter|val[12] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; pipereg:EX_MEM|out2[19]            ; pipereg:MEM_WB|out2[19]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.526      ;
; 0.376  ; pipereg:EX_MEM|out2[8]             ; pipereg:MEM_WB|out2[8]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; pipereg:EX_MEM|out2[22]            ; pipereg:MEM_WB|out2[22]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; pipereg:EX_MEM|out2[3]             ; pipereg:MEM_WB|out2[3]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.529      ;
; 0.379  ; pipereg:EX_MEM|out2[18]            ; pipereg:MEM_WB|out2[18]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.531      ;
; 0.383  ; pipereg:EX_MEM|out2[14]            ; pipereg:MEM_WB|out2[14]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.535      ;
; 0.385  ; pipereg:EX_MEM|out2[10]            ; pipereg:MEM_WB|out2[10]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.537      ;
; 0.388  ; pipereg:EX_MEM|out2[28]            ; pipereg:MEM_WB|out2[28]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.540      ;
; 0.409  ; pipereg:EX_MEM|out2[31]            ; pipereg:MEM_WB|out2[31]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.561      ;
; 0.424  ; pipereg:EX_MEM|out2[30]            ; pipereg:MEM_WB|out2[30]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.576      ;
; 0.448  ; pipereg:ID_EX|rdout[4]             ; pipereg:EX_MEM|rdout[4]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.600      ;
; 0.449  ; pipereg:IF_ID|out1[12]             ; pipereg:ID_EX|rdout[1]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.601      ;
; 0.461  ; pipereg:IF_ID|out1[18]             ; pipereg:ID_EX|out2[26]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.613      ;
; 0.470  ; pipereg:EX_MEM|out2[9]             ; pipereg:MEM_WB|out2[9]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.622      ;
; 0.474  ; pipereg:EX_MEM|out2[23]            ; pipereg:MEM_WB|out2[23]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.001      ; 0.627      ;
; 0.482  ; pipereg:IF_ID|out1[15]             ; pipereg:ID_EX|rdout[4]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.024     ; 0.610      ;
; 0.493  ; clockcounter:clock_counter|val[0]  ; clockcounter:clock_counter|val[1]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.645      ;
; 0.497  ; clockcounter:clock_counter|val[1]  ; clockcounter:clock_counter|val[2]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; clockcounter:clock_counter|val[2]  ; clockcounter:clock_counter|val[3]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clockcounter:clock_counter|val[9]  ; clockcounter:clock_counter|val[10] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clockcounter:clock_counter|val[11] ; clockcounter:clock_counter|val[12] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; clockcounter:clock_counter|val[14] ; clockcounter:clock_counter|val[15] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; clockcounter:clock_counter|val[13] ; clockcounter:clock_counter|val[14] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; clockcounter:clock_counter|val[4]  ; clockcounter:clock_counter|val[5]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.511  ; clockcounter:clock_counter|val[8]  ; clockcounter:clock_counter|val[9]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; clockcounter:clock_counter|val[10] ; clockcounter:clock_counter|val[11] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; clockcounter:clock_counter|val[3]  ; clockcounter:clock_counter|val[4]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; clockcounter:clock_counter|val[6]  ; clockcounter:clock_counter|val[7]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; clockcounter:clock_counter|val[12] ; clockcounter:clock_counter|val[13] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; clockcounter:clock_counter|val[5]  ; clockcounter:clock_counter|val[6]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.522  ; pipereg:EX_MEM|out2[2]             ; pipereg:MEM_WB|out2[2]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.674      ;
; 0.528  ; clockcounter:clock_counter|val[0]  ; clockcounter:clock_counter|val[2]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.680      ;
; 0.532  ; clockcounter:clock_counter|val[1]  ; clockcounter:clock_counter|val[3]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; clockcounter:clock_counter|val[9]  ; clockcounter:clock_counter|val[11] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; clockcounter:clock_counter|val[2]  ; clockcounter:clock_counter|val[4]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; clockcounter:clock_counter|val[11] ; clockcounter:clock_counter|val[13] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; clockcounter:clock_counter|val[13] ; clockcounter:clock_counter|val[15] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; clockcounter:clock_counter|val[4]  ; clockcounter:clock_counter|val[6]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.686      ;
; 0.546  ; clockcounter:clock_counter|val[8]  ; clockcounter:clock_counter|val[10] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clockcounter:clock_counter|val[10] ; clockcounter:clock_counter|val[12] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clockcounter:clock_counter|val[3]  ; clockcounter:clock_counter|val[5]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; clockcounter:clock_counter|val[12] ; clockcounter:clock_counter|val[14] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; clockcounter:clock_counter|val[5]  ; clockcounter:clock_counter|val[7]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.699      ;
; 0.554  ; clockcounter:clock_counter|val[7]  ; clockcounter:clock_counter|val[8]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.706      ;
; 0.561  ; pipereg:IF_ID|out1[20]             ; pipereg:ID_EX|out2[8]              ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.713      ;
; 0.563  ; clockcounter:clock_counter|val[0]  ; clockcounter:clock_counter|val[3]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.715      ;
; 0.567  ; pipereg:EX_MEM|out2[29]            ; pipereg:MEM_WB|out2[29]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.002      ; 0.721      ;
; 0.567  ; clockcounter:clock_counter|val[1]  ; clockcounter:clock_counter|val[4]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; pipereg:IF_ID|out1[22]             ; pipereg:ID_EX|rsout[1]             ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.006      ; 0.726      ;
; 0.568  ; clockcounter:clock_counter|val[9]  ; clockcounter:clock_counter|val[12] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; clockcounter:clock_counter|val[2]  ; clockcounter:clock_counter|val[5]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; clockcounter:clock_counter|val[11] ; clockcounter:clock_counter|val[14] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; clockcounter:clock_counter|val[4]  ; clockcounter:clock_counter|val[7]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.721      ;
; 0.573  ; pipereg:EX_MEM|out2[25]            ; pipereg:MEM_WB|out2[25]            ; KEY[1]                 ; KEY[1]      ; 0.000        ; -0.018     ; 0.707      ;
; 0.581  ; clockcounter:clock_counter|val[8]  ; clockcounter:clock_counter|val[11] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; clockcounter:clock_counter|val[10] ; clockcounter:clock_counter|val[13] ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; clockcounter:clock_counter|val[3]  ; clockcounter:clock_counter|val[6]  ; KEY[1]                 ; KEY[1]      ; 0.000        ; 0.000      ; 0.733      ;
+--------+------------------------------------+------------------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                               ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.027 ; clk_div:clockdiv|clock_100hz_int                  ; clk_div:clockdiv|clock_100hz_reg                  ; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.357      ; 0.482      ;
; 0.051  ; clk_div:clockdiv|clock_10Khz_int                  ; clk_div:clockdiv|clock_10Khz_reg                  ; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.266      ; 0.469      ;
; 0.053  ; clk_div:clockdiv|clock_1Khz_int                   ; clk_div:clockdiv|clock_1Khz_reg                   ; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.271      ; 0.476      ;
; 0.072  ; clk_div:clockdiv|clock_1Hz_int                    ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.165      ; 0.389      ;
; 0.084  ; clk_div:clockdiv|clock_100Khz_int                 ; clk_div:clockdiv|clock_100Khz_reg                 ; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.163      ; 0.399      ;
; 0.112  ; clk_div:clockdiv|clock_10Hz_int                   ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.132      ; 0.396      ;
; 0.215  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|LCD_RS                     ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|LCD_EN                     ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.236  ; clk_div:clockdiv|clock_1Mhz_int                   ; clk_div:clockdiv|clock_1Mhz_reg                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.388      ;
; 0.239  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.246  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.253  ; LCD_Display:LCD_module|state.FUNC_SET             ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.405      ;
; 0.253  ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.405      ;
; 0.256  ; LCD_Display:LCD_module|state.RESET2               ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.408      ;
; 0.260  ; LCD_Display:LCD_module|state.DISPLAY_ON           ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.412      ;
; 0.274  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|state.HOLD                 ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.426      ;
; 0.276  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.428      ;
; 0.278  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.430      ;
; 0.284  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.436      ;
; 0.285  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.437      ;
; 0.286  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.438      ;
; 0.301  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.453      ;
; 0.317  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.469      ;
; 0.317  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.469      ;
; 0.319  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.471      ;
; 0.323  ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.475      ;
; 0.328  ; LCD_Display:LCD_module|state.RESET3               ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.480      ;
; 0.354  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.357  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; LCD_Display:LCD_module|state.RETURN_HOME          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.371  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.377  ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[0]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.381  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.382  ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.401  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.553      ;
; 0.405  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.557      ;
; 0.436  ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.588      ;
; 0.462  ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.614      ;
; 0.465  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.617      ;
; 0.474  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.626      ;
; 0.494  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.501  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.503  ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.505  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.506  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.658      ;
; 0.511  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.514  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.516  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.517  ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.370 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.441 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.593      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.393      ;
; 0.248 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.319 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.471      ;
; 0.366 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.518      ;
; 0.371 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.250 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.255 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.408      ;
; 0.369 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.526      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.358 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.368 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.448 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.600      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.365 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.378 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.530      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.251 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.366 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.450 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.602      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pipereg:IF_ID|out1[26]'                                                                                                        ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+
; 1.869 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.874     ; 0.495      ;
; 1.950 ; pipereg:IF_ID|out1[0] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.809     ; 0.641      ;
; 1.966 ; pipereg:IF_ID|out1[2] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.809     ; 0.657      ;
; 1.981 ; pipereg:IF_ID|out1[1] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.809     ; 0.672      ;
; 2.001 ; pipereg:IF_ID|out1[3] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.809     ; 0.692      ;
; 2.016 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.874     ; 0.642      ;
; 2.025 ; pipereg:IF_ID|out1[0] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.874     ; 0.651      ;
; 2.028 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.874     ; 0.654      ;
; 2.032 ; pipereg:IF_ID|out1[2] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.874     ; 0.658      ;
; 2.044 ; pipereg:IF_ID|out1[1] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.874     ; 0.670      ;
; 2.055 ; pipereg:IF_ID|out1[4] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.809     ; 0.746      ;
; 2.063 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.874     ; 0.689      ;
; 2.068 ; pipereg:IF_ID|out1[3] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.874     ; 0.694      ;
; 2.117 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.874     ; 0.743      ;
; 2.122 ; pipereg:IF_ID|out1[4] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.874     ; 0.748      ;
; 2.129 ; pipereg:IF_ID|out1[5] ; control:control_module|RegWrite ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.809     ; 0.820      ;
; 2.191 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[0] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.874     ; 0.817      ;
; 2.196 ; pipereg:IF_ID|out1[5] ; control:control_module|ALUOp[1] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -0.874     ; 0.822      ;
+-------+-----------------------+---------------------------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg2 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[15]'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|ALUOp[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control:control_module|RegWrite         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[0]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|ALUOp[1]|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Equal0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|Equal0~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Fall       ; control_module|RegWrite|dataa           ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 4.815  ; 4.815  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 4.618  ; 4.618  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 4.132  ; 4.132  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 4.338  ; 4.338  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 4.258  ; 4.258  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 2.448  ; 2.448  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 2.305  ; 2.305  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 4.815  ; 4.815  ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 3.795  ; 3.795  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.795  ; 3.795  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -0.933 ; -0.933 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.110 ; -1.110 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.465 ; -1.465 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.321 ; -1.321 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -0.933 ; -0.933 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.151 ; -1.151 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.307 ; -1.307 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 4.020  ; 4.020  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 4.020  ; 4.020  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 1.887  ; 1.887  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; -0.069 ; -0.069 ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.227 ; -0.227 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 0.488  ; 0.488  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; -0.006 ; -0.006 ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.143  ; 0.143  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.489  ; 0.489  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; -0.258 ; -0.258 ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.585  ; 0.585  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -1.080 ; -1.080 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -0.760 ; -0.760 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -0.718 ; -0.718 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; -0.396 ; -0.396 ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 1.887  ; 1.887  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -1.207 ; -1.207 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -1.396 ; -1.396 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -1.640 ; -1.640 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -1.545 ; -1.545 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -1.593 ; -1.593 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -1.566 ; -1.566 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -1.207 ; -1.207 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.687 ; -3.687 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -1.105 ; -1.105 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.105 ; -1.105 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.270  ; 2.270  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.270  ; 2.270  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 1.890  ; 1.890  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 1.859  ; 1.859  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 1.546  ; 1.546  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 2.102  ; 2.102  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 1.818  ; 1.818  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.894 ; -0.894 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.894 ; -0.894 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 1.429  ; 1.429  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.340  ; 0.340  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.498  ; 0.498  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -0.139 ; -0.139 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.280  ; 0.280  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.199  ; 0.199  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; -0.140 ; -0.140 ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.532  ; 0.532  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; -0.243 ; -0.243 ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 1.429  ; 1.429  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 1.034  ; 1.034  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 1.060  ; 1.060  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.814  ; 0.814  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.751 ; -0.751 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 5.116 ; 5.116 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.391 ; 4.391 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 5.116 ; 5.116 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.896 ; 4.896 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.768 ; 4.768 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.403 ; 4.403 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.778 ; 4.778 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.671 ; 4.671 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.264 ; 4.264 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.420 ; 4.420 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.379 ; 4.379 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 7.634 ; 7.634 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 7.634 ; 7.634 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 7.602 ; 7.602 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 7.591 ; 7.591 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.663 ; 6.663 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.677 ; 6.677 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.624 ; 6.624 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.660 ; 6.660 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 6.533 ; 6.533 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 6.533 ; 6.533 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 6.523 ; 6.523 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 6.423 ; 6.423 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 6.421 ; 6.421 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 6.415 ; 6.415 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 6.416 ; 6.416 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 6.455 ; 6.455 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 6.112 ; 6.112 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 6.079 ; 6.079 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 6.062 ; 6.062 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 6.112 ; 6.112 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 6.079 ; 6.079 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.959 ; 5.959 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.944 ; 5.944 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.958 ; 5.958 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 6.210 ; 6.210 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 6.028 ; 6.028 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 6.208 ; 6.208 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 6.207 ; 6.207 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.210 ; 6.210 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 6.057 ; 6.057 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 6.161 ; 6.161 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.173 ; 6.173 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 7.917 ; 7.917 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 7.880 ; 7.880 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 7.739 ; 7.739 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 7.739 ; 7.739 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 7.875 ; 7.875 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 7.895 ; 7.895 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 7.917 ; 7.917 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 7.842 ; 7.842 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 7.842 ; 7.842 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 7.657 ; 7.657 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 7.648 ; 7.648 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 7.469 ; 7.469 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 7.733 ; 7.733 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 7.694 ; 7.694 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 7.248 ; 7.248 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 6.336 ; 6.336 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 6.321 ; 6.321 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 6.333 ; 6.333 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 6.336 ; 6.336 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 5.982 ; 5.982 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 5.990 ; 5.990 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 5.977 ; 5.977 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 5.974 ; 5.974 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.227 ; 5.227 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.101 ; 5.101 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.071 ; 5.071 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.071 ; 5.071 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.227 ; 5.227 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 3.950 ; 3.950 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 3.950 ; 3.950 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 3.950 ; 3.950 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 3.950 ; 3.950 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.264 ; 4.264 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.391 ; 4.391 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 5.116 ; 5.116 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.896 ; 4.896 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.768 ; 4.768 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.403 ; 4.403 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.778 ; 4.778 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.671 ; 4.671 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.264 ; 4.264 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.420 ; 4.420 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.379 ; 4.379 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 6.478 ; 6.478 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.746 ; 6.746 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.714 ; 6.714 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.701 ; 6.701 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.517 ; 6.517 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.523 ; 6.523 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.478 ; 6.478 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.514 ; 6.514 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 6.067 ; 6.067 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 6.191 ; 6.191 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 6.178 ; 6.178 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 6.069 ; 6.069 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 6.075 ; 6.075 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 6.071 ; 6.071 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 6.067 ; 6.067 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 6.108 ; 6.108 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 5.820 ; 5.820 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.954 ; 5.954 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.938 ; 5.938 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.981 ; 5.981 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.954 ; 5.954 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.834 ; 5.834 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.820 ; 5.820 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.833 ; 5.833 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 5.825 ; 5.825 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 5.825 ; 5.825 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.995 ; 5.995 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.995 ; 5.995 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.004 ; 6.004 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.843 ; 5.843 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.947 ; 5.947 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 5.961 ; 5.961 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.938 ; 6.938 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 7.029 ; 7.029 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.938 ; 6.938 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.938 ; 6.938 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 7.024 ; 7.024 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 7.044 ; 7.044 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 7.072 ; 7.072 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.892 ; 6.892 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 7.011 ; 7.011 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 7.298 ; 7.298 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 7.287 ; 7.287 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 7.103 ; 7.103 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 7.371 ; 7.371 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 7.327 ; 7.327 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.892 ; 6.892 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 5.677 ; 5.677 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 6.021 ; 6.021 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 6.034 ; 6.034 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 6.044 ; 6.044 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 5.686 ; 5.686 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 5.691 ; 5.691 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 5.683 ; 5.683 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 5.677 ; 5.677 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.071 ; 5.071 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.101 ; 5.101 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.071 ; 5.071 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.071 ; 5.071 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.227 ; 5.227 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 3.950 ; 3.950 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 3.950 ; 3.950 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 3.950 ; 3.950 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 3.950 ; 3.950 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 6.131 ; 6.131 ;       ;
; SW[0]      ; LEDR[0]     ; 3.510 ;       ;       ; 3.510 ;
; SW[1]      ; LEDR[1]     ; 3.023 ;       ;       ; 3.023 ;
; SW[2]      ; LEDR[2]     ; 2.794 ;       ;       ; 2.794 ;
; SW[3]      ; LEDR[3]     ; 2.916 ;       ;       ; 2.916 ;
; SW[4]      ; LEDR[4]     ; 2.843 ;       ;       ; 2.843 ;
; SW[5]      ; LEDR[5]     ; 2.940 ;       ;       ; 2.940 ;
; SW[6]      ; LEDR[6]     ; 2.955 ;       ;       ; 2.955 ;
; SW[7]      ; LEDR[7]     ; 3.497 ;       ;       ; 3.497 ;
; SW[8]      ; LEDR[8]     ; 3.372 ;       ;       ; 3.372 ;
; SW[9]      ; LEDR[9]     ; 3.539 ;       ;       ; 3.539 ;
; SW[10]     ; LEDR[10]    ; 3.095 ;       ;       ; 3.095 ;
; SW[11]     ; LEDR[11]    ; 3.096 ;       ;       ; 3.096 ;
; SW[12]     ; LEDR[12]    ; 3.157 ;       ;       ; 3.157 ;
; SW[13]     ; LEDR[13]    ; 5.496 ;       ;       ; 5.496 ;
; SW[14]     ; LEDR[14]    ; 5.734 ;       ;       ; 5.734 ;
; SW[16]     ; LEDR[16]    ; 5.581 ;       ;       ; 5.581 ;
; SW[17]     ; LEDR[17]    ; 5.555 ;       ;       ; 5.555 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 6.131 ; 6.131 ;       ;
; SW[0]      ; LEDR[0]     ; 3.510 ;       ;       ; 3.510 ;
; SW[1]      ; LEDR[1]     ; 3.023 ;       ;       ; 3.023 ;
; SW[2]      ; LEDR[2]     ; 2.794 ;       ;       ; 2.794 ;
; SW[3]      ; LEDR[3]     ; 2.916 ;       ;       ; 2.916 ;
; SW[4]      ; LEDR[4]     ; 2.843 ;       ;       ; 2.843 ;
; SW[5]      ; LEDR[5]     ; 2.940 ;       ;       ; 2.940 ;
; SW[6]      ; LEDR[6]     ; 2.955 ;       ;       ; 2.955 ;
; SW[7]      ; LEDR[7]     ; 3.497 ;       ;       ; 3.497 ;
; SW[8]      ; LEDR[8]     ; 3.372 ;       ;       ; 3.372 ;
; SW[9]      ; LEDR[9]     ; 3.539 ;       ;       ; 3.539 ;
; SW[10]     ; LEDR[10]    ; 3.095 ;       ;       ; 3.095 ;
; SW[11]     ; LEDR[11]    ; 3.096 ;       ;       ; 3.096 ;
; SW[12]     ; LEDR[12]    ; 3.157 ;       ;       ; 3.157 ;
; SW[13]     ; LEDR[13]    ; 5.496 ;       ;       ; 5.496 ;
; SW[14]     ; LEDR[14]    ; 5.734 ;       ;       ; 5.734 ;
; SW[16]     ; LEDR[16]    ; 5.581 ;       ;       ; 5.581 ;
; SW[17]     ; LEDR[17]    ; 5.555 ;       ;       ; 5.555 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                              ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                   ; -11.649   ; -0.898 ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                          ; -11.649   ; -0.027 ; N/A      ; N/A     ; -1.380              ;
;  KEY[1]                            ; -8.486    ; -0.525 ; N/A      ; N/A     ; -2.000              ;
;  SW[15]                            ; 0.467     ; -0.898 ; N/A      ; N/A     ; -1.222              ;
;  clk_div:clockdiv|clock_100Khz_reg ; -0.208    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_100hz_reg  ; -0.069    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_10Hz_reg   ; -0.061    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_10Khz_reg  ; -0.238    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_1Khz_reg   ; -0.071    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_1Mhz_reg   ; -0.244    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  pipereg:IF_ID|out1[26]            ; -3.647    ; 1.869  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                    ; -6694.374 ; -5.043 ; 0.0      ; 0.0     ; -3663.824           ;
;  CLOCK_50                          ; -190.566  ; -0.027 ; N/A      ; N/A     ; -76.380             ;
;  KEY[1]                            ; -6491.589 ; -1.129 ; N/A      ; N/A     ; -3562.222           ;
;  SW[15]                            ; 0.000     ; -3.914 ; N/A      ; N/A     ; -1.222              ;
;  clk_div:clockdiv|clock_100Khz_reg ; -0.279    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_100hz_reg  ; -0.177    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_10Hz_reg   ; -0.143    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_10Khz_reg  ; -0.281    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_1Khz_reg   ; -0.123    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_1Mhz_reg   ; -0.299    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  pipereg:IF_ID|out1[26]            ; -10.917   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 10.801 ; 10.801 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 10.801 ; 10.801 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 10.109 ; 10.109 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 10.383 ; 10.383 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 10.208 ; 10.208 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 6.370  ; 6.370  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 6.112  ; 6.112  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 10.169 ; 10.169 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 7.340  ; 7.340  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 7.340  ; 7.340  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -0.933 ; -0.933 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.110 ; -1.110 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.465 ; -1.465 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.321 ; -1.321 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -0.933 ; -0.933 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.151 ; -1.151 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.307 ; -1.307 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 7.185  ; 7.185  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 7.185  ; 7.185  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 3.605  ; 3.605  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.419  ; 0.419  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.157  ; 0.157  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 1.754  ; 1.754  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.763  ; 0.763  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 1.052  ; 1.052  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 1.644  ; 1.644  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.257  ; 0.257  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 1.782  ; 1.782  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -1.080 ; -1.080 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -0.760 ; -0.760 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -0.718 ; -0.718 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.033  ; 0.033  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 3.605  ; 3.605  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -1.207 ; -1.207 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -1.396 ; -1.396 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -1.640 ; -1.640 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -1.545 ; -1.545 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -1.593 ; -1.593 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -1.566 ; -1.566 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -1.207 ; -1.207 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.687 ; -3.687 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -1.105 ; -1.105 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.105 ; -1.105 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.904  ; 3.904  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.904  ; 3.904  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.212  ; 3.212  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.220  ; 3.220  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 2.630  ; 2.630  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 3.595  ; 3.595  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 3.085  ; 3.085  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.894 ; -0.894 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.894 ; -0.894 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.307  ; 2.307  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.340  ; 0.340  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.519  ; 0.519  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -0.139 ; -0.139 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.280  ; 0.280  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.199  ; 0.199  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; -0.140 ; -0.140 ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.532  ; 0.532  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; -0.243 ; -0.243 ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 2.307  ; 2.307  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 1.624  ; 1.624  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 1.563  ; 1.563  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.898  ; 0.898  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.751 ; -0.751 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 9.230  ; 9.230  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 7.942  ; 7.942  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 9.230  ; 9.230  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.768  ; 8.768  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.814  ; 8.814  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.969  ; 7.969  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.808  ; 8.808  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.630  ; 8.630  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 7.607  ; 7.607  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.036  ; 8.036  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 8.001  ; 8.001  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 14.731 ; 14.731 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 14.731 ; 14.731 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 14.696 ; 14.696 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 14.672 ; 14.672 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 12.706 ; 12.706 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 12.713 ; 12.713 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 12.638 ; 12.638 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 12.691 ; 12.691 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 12.351 ; 12.351 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 12.351 ; 12.351 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 12.327 ; 12.327 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 12.203 ; 12.203 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 12.209 ; 12.209 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 12.191 ; 12.191 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 12.169 ; 12.169 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 12.254 ; 12.254 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 11.593 ; 11.593 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 11.519 ; 11.519 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 11.546 ; 11.546 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 11.593 ; 11.593 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 11.543 ; 11.543 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 11.256 ; 11.256 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 11.256 ; 11.256 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 11.285 ; 11.285 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 11.775 ; 11.775 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 11.390 ; 11.390 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 11.768 ; 11.768 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 11.757 ; 11.757 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 11.775 ; 11.775 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 11.425 ; 11.425 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 11.712 ; 11.712 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 11.719 ; 11.719 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 15.351 ; 15.351 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 15.324 ; 15.324 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 14.914 ; 14.914 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 14.914 ; 14.914 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 15.320 ; 15.320 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 15.340 ; 15.340 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 15.351 ; 15.351 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 15.249 ; 15.249 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 15.249 ; 15.249 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 14.929 ; 14.929 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 14.911 ; 14.911 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 14.404 ; 14.404 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 15.042 ; 15.042 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 14.926 ; 14.926 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 13.938 ; 13.938 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 12.270 ; 12.270 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 12.216 ; 12.216 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 12.266 ; 12.266 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 12.270 ; 12.270 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 11.569 ; 11.569 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 11.573 ; 11.573 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 11.556 ; 11.556 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 11.559 ; 11.559 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 9.863  ; 9.863  ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 9.580  ; 9.580  ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 9.550  ; 9.550  ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 9.550  ; 9.550  ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 9.863  ; 9.863  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.029  ; 7.029  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.029  ; 7.029  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.029  ; 7.029  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.029  ; 7.029  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.264 ; 4.264 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.391 ; 4.391 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 5.116 ; 5.116 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.896 ; 4.896 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.768 ; 4.768 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.403 ; 4.403 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.778 ; 4.778 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.671 ; 4.671 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.264 ; 4.264 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.420 ; 4.420 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.379 ; 4.379 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 6.478 ; 6.478 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.746 ; 6.746 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.714 ; 6.714 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.701 ; 6.701 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.517 ; 6.517 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.523 ; 6.523 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.478 ; 6.478 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.514 ; 6.514 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 6.067 ; 6.067 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 6.191 ; 6.191 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 6.178 ; 6.178 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 6.069 ; 6.069 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 6.075 ; 6.075 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 6.071 ; 6.071 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 6.067 ; 6.067 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 6.108 ; 6.108 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 5.820 ; 5.820 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.954 ; 5.954 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.938 ; 5.938 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.981 ; 5.981 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.954 ; 5.954 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.834 ; 5.834 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.820 ; 5.820 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.833 ; 5.833 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 5.825 ; 5.825 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 5.825 ; 5.825 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.995 ; 5.995 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.995 ; 5.995 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 6.004 ; 6.004 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.843 ; 5.843 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.947 ; 5.947 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 5.961 ; 5.961 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.938 ; 6.938 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 7.029 ; 7.029 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.938 ; 6.938 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.938 ; 6.938 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 7.024 ; 7.024 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 7.044 ; 7.044 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 7.072 ; 7.072 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.892 ; 6.892 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 7.011 ; 7.011 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 7.298 ; 7.298 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 7.287 ; 7.287 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 7.103 ; 7.103 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 7.371 ; 7.371 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 7.327 ; 7.327 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.892 ; 6.892 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 5.677 ; 5.677 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 6.021 ; 6.021 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 6.034 ; 6.034 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 6.044 ; 6.044 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 5.686 ; 5.686 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 5.691 ; 5.691 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 5.683 ; 5.683 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 5.677 ; 5.677 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.071 ; 5.071 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.101 ; 5.101 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.071 ; 5.071 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.071 ; 5.071 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.227 ; 5.227 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 3.950 ; 3.950 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 3.950 ; 3.950 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 3.950 ; 3.950 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 3.950 ; 3.950 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; LEDG[0]     ;        ; 10.778 ; 10.778 ;        ;
; SW[0]      ; LEDR[0]     ; 6.464  ;        ;        ; 6.464  ;
; SW[1]      ; LEDR[1]     ; 5.673  ;        ;        ; 5.673  ;
; SW[2]      ; LEDR[2]     ; 5.135  ;        ;        ; 5.135  ;
; SW[3]      ; LEDR[3]     ; 5.428  ;        ;        ; 5.428  ;
; SW[4]      ; LEDR[4]     ; 5.282  ;        ;        ; 5.282  ;
; SW[5]      ; LEDR[5]     ; 5.458  ;        ;        ; 5.458  ;
; SW[6]      ; LEDR[6]     ; 5.479  ;        ;        ; 5.479  ;
; SW[7]      ; LEDR[7]     ; 6.381  ;        ;        ; 6.381  ;
; SW[8]      ; LEDR[8]     ; 6.203  ;        ;        ; 6.203  ;
; SW[9]      ; LEDR[9]     ; 6.458  ;        ;        ; 6.458  ;
; SW[10]     ; LEDR[10]    ; 5.689  ;        ;        ; 5.689  ;
; SW[11]     ; LEDR[11]    ; 5.691  ;        ;        ; 5.691  ;
; SW[12]     ; LEDR[12]    ; 5.783  ;        ;        ; 5.783  ;
; SW[13]     ; LEDR[13]    ; 9.603  ;        ;        ; 9.603  ;
; SW[14]     ; LEDR[14]    ; 10.122 ;        ;        ; 10.122 ;
; SW[16]     ; LEDR[16]    ; 9.780  ;        ;        ; 9.780  ;
; SW[17]     ; LEDR[17]    ; 9.680  ;        ;        ; 9.680  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 6.131 ; 6.131 ;       ;
; SW[0]      ; LEDR[0]     ; 3.510 ;       ;       ; 3.510 ;
; SW[1]      ; LEDR[1]     ; 3.023 ;       ;       ; 3.023 ;
; SW[2]      ; LEDR[2]     ; 2.794 ;       ;       ; 2.794 ;
; SW[3]      ; LEDR[3]     ; 2.916 ;       ;       ; 2.916 ;
; SW[4]      ; LEDR[4]     ; 2.843 ;       ;       ; 2.843 ;
; SW[5]      ; LEDR[5]     ; 2.940 ;       ;       ; 2.940 ;
; SW[6]      ; LEDR[6]     ; 2.955 ;       ;       ; 2.955 ;
; SW[7]      ; LEDR[7]     ; 3.497 ;       ;       ; 3.497 ;
; SW[8]      ; LEDR[8]     ; 3.372 ;       ;       ; 3.372 ;
; SW[9]      ; LEDR[9]     ; 3.539 ;       ;       ; 3.539 ;
; SW[10]     ; LEDR[10]    ; 3.095 ;       ;       ; 3.095 ;
; SW[11]     ; LEDR[11]    ; 3.096 ;       ;       ; 3.096 ;
; SW[12]     ; LEDR[12]    ; 3.157 ;       ;       ; 3.157 ;
; SW[13]     ; LEDR[13]    ; 5.496 ;       ;       ; 5.496 ;
; SW[14]     ; LEDR[14]    ; 5.734 ;       ;       ; 5.734 ;
; SW[16]     ; LEDR[16]    ; 5.581 ;       ;       ; 5.581 ;
; SW[17]     ; LEDR[17]    ; 5.555 ;       ;       ; 5.555 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv|clock_1Khz_reg   ; clk_div:clockdiv|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; clk_div:clockdiv|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; clk_div:clockdiv|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; clk_div:clockdiv|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; clk_div:clockdiv|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 1424     ; 0        ; 0        ; 0        ;
; KEY[1]                            ; CLOCK_50                          ; 17136    ; 0        ; 0        ; 0        ;
; SW[15]                            ; CLOCK_50                          ; 1046     ; 1046     ; 0        ; 0        ;
; KEY[1]                            ; KEY[1]                            ; 133      ; 85768    ; 2350     ; 2179     ;
; pipereg:IF_ID|out1[26]            ; KEY[1]                            ; 0        ; 0        ; 3        ; 0        ;
; KEY[1]                            ; pipereg:IF_ID|out1[26]            ; 0        ; 18       ; 0        ; 0        ;
; SW[15]                            ; SW[15]                            ; 5        ; 5        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv|clock_1Khz_reg   ; clk_div:clockdiv|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; clk_div:clockdiv|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; clk_div:clockdiv|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; clk_div:clockdiv|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; clk_div:clockdiv|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 1424     ; 0        ; 0        ; 0        ;
; KEY[1]                            ; CLOCK_50                          ; 17136    ; 0        ; 0        ; 0        ;
; SW[15]                            ; CLOCK_50                          ; 1046     ; 1046     ; 0        ; 0        ;
; KEY[1]                            ; KEY[1]                            ; 133      ; 85768    ; 2350     ; 2179     ;
; pipereg:IF_ID|out1[26]            ; KEY[1]                            ; 0        ; 0        ; 3        ; 0        ;
; KEY[1]                            ; pipereg:IF_ID|out1[26]            ; 0        ; 18       ; 0        ; 0        ;
; SW[15]                            ; SW[15]                            ; 5        ; 5        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 1346  ; 1346 ;
; Unconstrained Output Ports      ; 82    ; 82   ;
; Unconstrained Output Port Paths ; 214   ; 214  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 12 10:41:02 2013
Info: Command: quartus_sta RegFile -c RegFile
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RegFile.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_10Hz_reg clk_div:clockdiv|clock_10Hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_100hz_reg clk_div:clockdiv|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_1Khz_reg clk_div:clockdiv|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_10Khz_reg clk_div:clockdiv|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_100Khz_reg clk_div:clockdiv|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_1Mhz_reg clk_div:clockdiv|clock_1Mhz_reg
    Info (332105): create_clock -period 1.000 -name pipereg:IF_ID|out1[26] pipereg:IF_ID|out1[26]
    Info (332105): create_clock -period 1.000 -name SW[15] SW[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.649
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.649      -190.566 CLOCK_50 
    Info (332119):    -8.486     -6491.589 KEY[1] 
    Info (332119):    -3.647       -10.917 pipereg:IF_ID|out1[26] 
    Info (332119):    -0.244        -0.299 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):    -0.238        -0.281 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.208        -0.279 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.071        -0.123 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.069        -0.177 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.061        -0.143 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.467         0.000 SW[15] 
Info (332146): Worst-case hold slack is -0.898
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.898        -3.914 SW[15] 
    Info (332119):    -0.525        -1.129 KEY[1] 
    Info (332119):     0.139         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     2.863         0.000 pipereg:IF_ID|out1[26] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3562.222 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.500         0.000 pipereg:IF_ID|out1[26] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.385
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.385       -59.041 CLOCK_50 
    Info (332119):    -3.609     -2795.931 KEY[1] 
    Info (332119):    -1.601        -4.775 pipereg:IF_ID|out1[26] 
    Info (332119):     0.430         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.432         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.439         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.502         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.506         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.508         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.896         0.000 SW[15] 
Info (332146): Worst-case hold slack is -0.814
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.814        -3.648 SW[15] 
    Info (332119):    -0.229        -0.491 KEY[1] 
    Info (332119):    -0.027        -0.027 CLOCK_50 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     1.869         0.000 pipereg:IF_ID|out1[26] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3562.222 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.500         0.000 pipereg:IF_ID|out1[26] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 446 megabytes
    Info: Processing ended: Tue Nov 12 10:41:05 2013
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


