### TDC Spec version 0.1
注意`sync`信号何时变为低电平，是否当下一个`trigger`到来之后，仍为高电平，`sync`会持续两个周期的高电平(640 ns).

__解决办法__：
1. 使用两个`sync`模块，两个不同的`sync`信号，交替使用
2. 在`sync`模块中添加控制信号，使其在下个`clk`上升沿拉低，这样也会持续一个`clk`高电平(320 ns).
3. 下一个`trigger`上升沿不要来的过早，与前一个`trigger`的`negedge`尽量延迟.

__问题__：
1. `trigger`信号的所有可能出现的情况;
2. `INT`中断产生后，控制`light pulse`为无效的脉冲;
