//
// Copyright (c) 2011 NVIDIA Corporation. 
// All rights reserved. 
// 
// Redistribution and use in source and binary forms, with or without 
// modification, are permitted provided that the following conditions are met: 
// 
// Redistributions of source code must retain the above copyright notice, 
// this list of conditions and the following disclaimer. 
// 
// Redistributions in binary form must reproduce the above copyright notice, 
// this list of conditions and the following disclaimer in the documentation 
// and/or other materials provided with the distribution. 
// 
// Neither the name of the NVIDIA Corporation nor the names of its contributors 
// may be used to endorse or promote products derived from this software 
// without specific prior written permission. 
// 
// THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" 
// AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE 
// IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE 
// ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE 
// LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR 
// CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF 
// SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS 
// INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN 
// CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) 
// ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE 
// POSSIBILITY OF SUCH DAMAGE. 
//

//
// DO NOT EDIT - generated by simspec!
//

#ifndef ___ARGPIO_H_INC_
#define ___ARGPIO_H_INC_

// Register GPIO_CNF_0  
#define GPIO_CNF_0                      _MK_ADDR_CONST(0x0)
#define GPIO_CNF_0_SECURE                       0x0
#define GPIO_CNF_0_WORD_COUNT                   0x1
#define GPIO_CNF_0_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_CNF_0_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_READ_MASK                    _MK_MASK_CONST(0xffff)
#define GPIO_CNF_0_WRITE_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_CNF_0_LOCK_7_SHIFT                 _MK_SHIFT_CONST(15)
#define GPIO_CNF_0_LOCK_7_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_0_LOCK_7_SHIFT)
#define GPIO_CNF_0_LOCK_7_RANGE                 15:15
#define GPIO_CNF_0_LOCK_7_WOFFSET                       0x0
#define GPIO_CNF_0_LOCK_7_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_7_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_LOCK_7_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_7_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_7_INIT_ENUM                     DISABLE
#define GPIO_CNF_0_LOCK_7_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_0_LOCK_7_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_0_LOCK_6_SHIFT                 _MK_SHIFT_CONST(14)
#define GPIO_CNF_0_LOCK_6_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_0_LOCK_6_SHIFT)
#define GPIO_CNF_0_LOCK_6_RANGE                 14:14
#define GPIO_CNF_0_LOCK_6_WOFFSET                       0x0
#define GPIO_CNF_0_LOCK_6_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_6_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_LOCK_6_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_6_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_6_INIT_ENUM                     DISABLE
#define GPIO_CNF_0_LOCK_6_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_0_LOCK_6_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_0_LOCK_5_SHIFT                 _MK_SHIFT_CONST(13)
#define GPIO_CNF_0_LOCK_5_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_0_LOCK_5_SHIFT)
#define GPIO_CNF_0_LOCK_5_RANGE                 13:13
#define GPIO_CNF_0_LOCK_5_WOFFSET                       0x0
#define GPIO_CNF_0_LOCK_5_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_5_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_LOCK_5_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_5_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_5_INIT_ENUM                     DISABLE
#define GPIO_CNF_0_LOCK_5_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_0_LOCK_5_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_0_LOCK_4_SHIFT                 _MK_SHIFT_CONST(12)
#define GPIO_CNF_0_LOCK_4_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_0_LOCK_4_SHIFT)
#define GPIO_CNF_0_LOCK_4_RANGE                 12:12
#define GPIO_CNF_0_LOCK_4_WOFFSET                       0x0
#define GPIO_CNF_0_LOCK_4_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_4_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_LOCK_4_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_4_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_4_INIT_ENUM                     DISABLE
#define GPIO_CNF_0_LOCK_4_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_0_LOCK_4_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_0_LOCK_3_SHIFT                 _MK_SHIFT_CONST(11)
#define GPIO_CNF_0_LOCK_3_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_0_LOCK_3_SHIFT)
#define GPIO_CNF_0_LOCK_3_RANGE                 11:11
#define GPIO_CNF_0_LOCK_3_WOFFSET                       0x0
#define GPIO_CNF_0_LOCK_3_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_3_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_LOCK_3_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_3_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_3_INIT_ENUM                     DISABLE
#define GPIO_CNF_0_LOCK_3_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_0_LOCK_3_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_0_LOCK_2_SHIFT                 _MK_SHIFT_CONST(10)
#define GPIO_CNF_0_LOCK_2_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_0_LOCK_2_SHIFT)
#define GPIO_CNF_0_LOCK_2_RANGE                 10:10
#define GPIO_CNF_0_LOCK_2_WOFFSET                       0x0
#define GPIO_CNF_0_LOCK_2_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_2_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_LOCK_2_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_2_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_2_INIT_ENUM                     DISABLE
#define GPIO_CNF_0_LOCK_2_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_0_LOCK_2_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_0_LOCK_1_SHIFT                 _MK_SHIFT_CONST(9)
#define GPIO_CNF_0_LOCK_1_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_0_LOCK_1_SHIFT)
#define GPIO_CNF_0_LOCK_1_RANGE                 9:9
#define GPIO_CNF_0_LOCK_1_WOFFSET                       0x0
#define GPIO_CNF_0_LOCK_1_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_1_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_LOCK_1_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_1_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_1_INIT_ENUM                     DISABLE
#define GPIO_CNF_0_LOCK_1_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_0_LOCK_1_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_0_LOCK_0_SHIFT                 _MK_SHIFT_CONST(8)
#define GPIO_CNF_0_LOCK_0_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_0_LOCK_0_SHIFT)
#define GPIO_CNF_0_LOCK_0_RANGE                 8:8
#define GPIO_CNF_0_LOCK_0_WOFFSET                       0x0
#define GPIO_CNF_0_LOCK_0_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_0_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_LOCK_0_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_LOCK_0_INIT_ENUM                     DISABLE
#define GPIO_CNF_0_LOCK_0_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_0_LOCK_0_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_0_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_CNF_0_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_0_BIT_7_SHIFT)
#define GPIO_CNF_0_BIT_7_RANGE                  7:7
#define GPIO_CNF_0_BIT_7_WOFFSET                        0x0
#define GPIO_CNF_0_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_7_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_0_BIT_7_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_0_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_CNF_0_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_0_BIT_6_SHIFT)
#define GPIO_CNF_0_BIT_6_RANGE                  6:6
#define GPIO_CNF_0_BIT_6_WOFFSET                        0x0
#define GPIO_CNF_0_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_6_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_0_BIT_6_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_0_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_CNF_0_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_0_BIT_5_SHIFT)
#define GPIO_CNF_0_BIT_5_RANGE                  5:5
#define GPIO_CNF_0_BIT_5_WOFFSET                        0x0
#define GPIO_CNF_0_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_5_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_0_BIT_5_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_0_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_CNF_0_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_0_BIT_4_SHIFT)
#define GPIO_CNF_0_BIT_4_RANGE                  4:4
#define GPIO_CNF_0_BIT_4_WOFFSET                        0x0
#define GPIO_CNF_0_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_4_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_0_BIT_4_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_0_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_CNF_0_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_0_BIT_3_SHIFT)
#define GPIO_CNF_0_BIT_3_RANGE                  3:3
#define GPIO_CNF_0_BIT_3_WOFFSET                        0x0
#define GPIO_CNF_0_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_3_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_0_BIT_3_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_0_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_CNF_0_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_0_BIT_2_SHIFT)
#define GPIO_CNF_0_BIT_2_RANGE                  2:2
#define GPIO_CNF_0_BIT_2_WOFFSET                        0x0
#define GPIO_CNF_0_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_2_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_0_BIT_2_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_0_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_CNF_0_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_0_BIT_1_SHIFT)
#define GPIO_CNF_0_BIT_1_RANGE                  1:1
#define GPIO_CNF_0_BIT_1_WOFFSET                        0x0
#define GPIO_CNF_0_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_1_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_0_BIT_1_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_0_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_CNF_0_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_0_BIT_0_SHIFT)
#define GPIO_CNF_0_BIT_0_RANGE                  0:0
#define GPIO_CNF_0_BIT_0_WOFFSET                        0x0
#define GPIO_CNF_0_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_0_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_0_BIT_0_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_0_BIT_0_GPIO                   _MK_ENUM_CONST(1)


// Register GPIO_CNF  
#define GPIO_CNF                        _MK_ADDR_CONST(0x0)
#define GPIO_CNF_SECURE                         0x0
#define GPIO_CNF_WORD_COUNT                     0x1
#define GPIO_CNF_RESET_VAL                      _MK_MASK_CONST(0x0)
#define GPIO_CNF_RESET_MASK                     _MK_MASK_CONST(0xffff)
#define GPIO_CNF_SW_DEFAULT_VAL                         _MK_MASK_CONST(0x0)
#define GPIO_CNF_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_READ_MASK                      _MK_MASK_CONST(0xffff)
#define GPIO_CNF_WRITE_MASK                     _MK_MASK_CONST(0xffff)
#define GPIO_CNF_LOCK_7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_CNF_LOCK_7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_CNF_LOCK_7_SHIFT)
#define GPIO_CNF_LOCK_7_RANGE                   15:15
#define GPIO_CNF_LOCK_7_WOFFSET                 0x0
#define GPIO_CNF_LOCK_7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_CNF_LOCK_7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_7_INIT_ENUM                       DISABLE
#define GPIO_CNF_LOCK_7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_CNF_LOCK_7_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_CNF_LOCK_6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_CNF_LOCK_6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_CNF_LOCK_6_SHIFT)
#define GPIO_CNF_LOCK_6_RANGE                   14:14
#define GPIO_CNF_LOCK_6_WOFFSET                 0x0
#define GPIO_CNF_LOCK_6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_CNF_LOCK_6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_6_INIT_ENUM                       DISABLE
#define GPIO_CNF_LOCK_6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_CNF_LOCK_6_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_CNF_LOCK_5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_CNF_LOCK_5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_CNF_LOCK_5_SHIFT)
#define GPIO_CNF_LOCK_5_RANGE                   13:13
#define GPIO_CNF_LOCK_5_WOFFSET                 0x0
#define GPIO_CNF_LOCK_5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_CNF_LOCK_5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_5_INIT_ENUM                       DISABLE
#define GPIO_CNF_LOCK_5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_CNF_LOCK_5_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_CNF_LOCK_4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_CNF_LOCK_4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_CNF_LOCK_4_SHIFT)
#define GPIO_CNF_LOCK_4_RANGE                   12:12
#define GPIO_CNF_LOCK_4_WOFFSET                 0x0
#define GPIO_CNF_LOCK_4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_CNF_LOCK_4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_4_INIT_ENUM                       DISABLE
#define GPIO_CNF_LOCK_4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_CNF_LOCK_4_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_CNF_LOCK_3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_CNF_LOCK_3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_CNF_LOCK_3_SHIFT)
#define GPIO_CNF_LOCK_3_RANGE                   11:11
#define GPIO_CNF_LOCK_3_WOFFSET                 0x0
#define GPIO_CNF_LOCK_3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_CNF_LOCK_3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_3_INIT_ENUM                       DISABLE
#define GPIO_CNF_LOCK_3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_CNF_LOCK_3_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_CNF_LOCK_2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_CNF_LOCK_2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_CNF_LOCK_2_SHIFT)
#define GPIO_CNF_LOCK_2_RANGE                   10:10
#define GPIO_CNF_LOCK_2_WOFFSET                 0x0
#define GPIO_CNF_LOCK_2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_CNF_LOCK_2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_2_INIT_ENUM                       DISABLE
#define GPIO_CNF_LOCK_2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_CNF_LOCK_2_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_CNF_LOCK_1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_CNF_LOCK_1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_CNF_LOCK_1_SHIFT)
#define GPIO_CNF_LOCK_1_RANGE                   9:9
#define GPIO_CNF_LOCK_1_WOFFSET                 0x0
#define GPIO_CNF_LOCK_1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_CNF_LOCK_1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_1_INIT_ENUM                       DISABLE
#define GPIO_CNF_LOCK_1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_CNF_LOCK_1_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_CNF_LOCK_0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_CNF_LOCK_0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_CNF_LOCK_0_SHIFT)
#define GPIO_CNF_LOCK_0_RANGE                   8:8
#define GPIO_CNF_LOCK_0_WOFFSET                 0x0
#define GPIO_CNF_LOCK_0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_CNF_LOCK_0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_CNF_LOCK_0_INIT_ENUM                       DISABLE
#define GPIO_CNF_LOCK_0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_CNF_LOCK_0_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_CNF_BIT_7_SHIFT                    _MK_SHIFT_CONST(7)
#define GPIO_CNF_BIT_7_FIELD                    _MK_FIELD_CONST(0x1, GPIO_CNF_BIT_7_SHIFT)
#define GPIO_CNF_BIT_7_RANGE                    7:7
#define GPIO_CNF_BIT_7_WOFFSET                  0x0
#define GPIO_CNF_BIT_7_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_7_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_CNF_BIT_7_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_7_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_7_SPIO                     _MK_ENUM_CONST(0)
#define GPIO_CNF_BIT_7_GPIO                     _MK_ENUM_CONST(1)

#define GPIO_CNF_BIT_6_SHIFT                    _MK_SHIFT_CONST(6)
#define GPIO_CNF_BIT_6_FIELD                    _MK_FIELD_CONST(0x1, GPIO_CNF_BIT_6_SHIFT)
#define GPIO_CNF_BIT_6_RANGE                    6:6
#define GPIO_CNF_BIT_6_WOFFSET                  0x0
#define GPIO_CNF_BIT_6_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_6_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_CNF_BIT_6_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_6_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_6_SPIO                     _MK_ENUM_CONST(0)
#define GPIO_CNF_BIT_6_GPIO                     _MK_ENUM_CONST(1)

#define GPIO_CNF_BIT_5_SHIFT                    _MK_SHIFT_CONST(5)
#define GPIO_CNF_BIT_5_FIELD                    _MK_FIELD_CONST(0x1, GPIO_CNF_BIT_5_SHIFT)
#define GPIO_CNF_BIT_5_RANGE                    5:5
#define GPIO_CNF_BIT_5_WOFFSET                  0x0
#define GPIO_CNF_BIT_5_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_5_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_CNF_BIT_5_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_5_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_5_SPIO                     _MK_ENUM_CONST(0)
#define GPIO_CNF_BIT_5_GPIO                     _MK_ENUM_CONST(1)

#define GPIO_CNF_BIT_4_SHIFT                    _MK_SHIFT_CONST(4)
#define GPIO_CNF_BIT_4_FIELD                    _MK_FIELD_CONST(0x1, GPIO_CNF_BIT_4_SHIFT)
#define GPIO_CNF_BIT_4_RANGE                    4:4
#define GPIO_CNF_BIT_4_WOFFSET                  0x0
#define GPIO_CNF_BIT_4_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_4_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_CNF_BIT_4_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_4_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_4_SPIO                     _MK_ENUM_CONST(0)
#define GPIO_CNF_BIT_4_GPIO                     _MK_ENUM_CONST(1)

#define GPIO_CNF_BIT_3_SHIFT                    _MK_SHIFT_CONST(3)
#define GPIO_CNF_BIT_3_FIELD                    _MK_FIELD_CONST(0x1, GPIO_CNF_BIT_3_SHIFT)
#define GPIO_CNF_BIT_3_RANGE                    3:3
#define GPIO_CNF_BIT_3_WOFFSET                  0x0
#define GPIO_CNF_BIT_3_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_3_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_CNF_BIT_3_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_3_SPIO                     _MK_ENUM_CONST(0)
#define GPIO_CNF_BIT_3_GPIO                     _MK_ENUM_CONST(1)

#define GPIO_CNF_BIT_2_SHIFT                    _MK_SHIFT_CONST(2)
#define GPIO_CNF_BIT_2_FIELD                    _MK_FIELD_CONST(0x1, GPIO_CNF_BIT_2_SHIFT)
#define GPIO_CNF_BIT_2_RANGE                    2:2
#define GPIO_CNF_BIT_2_WOFFSET                  0x0
#define GPIO_CNF_BIT_2_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_2_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_CNF_BIT_2_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_2_SPIO                     _MK_ENUM_CONST(0)
#define GPIO_CNF_BIT_2_GPIO                     _MK_ENUM_CONST(1)

#define GPIO_CNF_BIT_1_SHIFT                    _MK_SHIFT_CONST(1)
#define GPIO_CNF_BIT_1_FIELD                    _MK_FIELD_CONST(0x1, GPIO_CNF_BIT_1_SHIFT)
#define GPIO_CNF_BIT_1_RANGE                    1:1
#define GPIO_CNF_BIT_1_WOFFSET                  0x0
#define GPIO_CNF_BIT_1_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_1_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_CNF_BIT_1_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_1_SPIO                     _MK_ENUM_CONST(0)
#define GPIO_CNF_BIT_1_GPIO                     _MK_ENUM_CONST(1)

#define GPIO_CNF_BIT_0_SHIFT                    _MK_SHIFT_CONST(0)
#define GPIO_CNF_BIT_0_FIELD                    _MK_FIELD_CONST(0x1, GPIO_CNF_BIT_0_SHIFT)
#define GPIO_CNF_BIT_0_RANGE                    0:0
#define GPIO_CNF_BIT_0_WOFFSET                  0x0
#define GPIO_CNF_BIT_0_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_0_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_CNF_BIT_0_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_CNF_BIT_0_SPIO                     _MK_ENUM_CONST(0)
#define GPIO_CNF_BIT_0_GPIO                     _MK_ENUM_CONST(1)


// Register GPIO_CNF_1  
#define GPIO_CNF_1                      _MK_ADDR_CONST(0x4)
#define GPIO_CNF_1_SECURE                       0x0
#define GPIO_CNF_1_WORD_COUNT                   0x1
#define GPIO_CNF_1_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_CNF_1_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_READ_MASK                    _MK_MASK_CONST(0xffff)
#define GPIO_CNF_1_WRITE_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_CNF_1_LOCK_7_SHIFT                 _MK_SHIFT_CONST(15)
#define GPIO_CNF_1_LOCK_7_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_1_LOCK_7_SHIFT)
#define GPIO_CNF_1_LOCK_7_RANGE                 15:15
#define GPIO_CNF_1_LOCK_7_WOFFSET                       0x0
#define GPIO_CNF_1_LOCK_7_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_7_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_LOCK_7_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_7_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_7_INIT_ENUM                     DISABLE
#define GPIO_CNF_1_LOCK_7_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_1_LOCK_7_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_1_LOCK_6_SHIFT                 _MK_SHIFT_CONST(14)
#define GPIO_CNF_1_LOCK_6_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_1_LOCK_6_SHIFT)
#define GPIO_CNF_1_LOCK_6_RANGE                 14:14
#define GPIO_CNF_1_LOCK_6_WOFFSET                       0x0
#define GPIO_CNF_1_LOCK_6_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_6_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_LOCK_6_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_6_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_6_INIT_ENUM                     DISABLE
#define GPIO_CNF_1_LOCK_6_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_1_LOCK_6_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_1_LOCK_5_SHIFT                 _MK_SHIFT_CONST(13)
#define GPIO_CNF_1_LOCK_5_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_1_LOCK_5_SHIFT)
#define GPIO_CNF_1_LOCK_5_RANGE                 13:13
#define GPIO_CNF_1_LOCK_5_WOFFSET                       0x0
#define GPIO_CNF_1_LOCK_5_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_5_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_LOCK_5_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_5_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_5_INIT_ENUM                     DISABLE
#define GPIO_CNF_1_LOCK_5_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_1_LOCK_5_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_1_LOCK_4_SHIFT                 _MK_SHIFT_CONST(12)
#define GPIO_CNF_1_LOCK_4_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_1_LOCK_4_SHIFT)
#define GPIO_CNF_1_LOCK_4_RANGE                 12:12
#define GPIO_CNF_1_LOCK_4_WOFFSET                       0x0
#define GPIO_CNF_1_LOCK_4_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_4_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_LOCK_4_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_4_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_4_INIT_ENUM                     DISABLE
#define GPIO_CNF_1_LOCK_4_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_1_LOCK_4_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_1_LOCK_3_SHIFT                 _MK_SHIFT_CONST(11)
#define GPIO_CNF_1_LOCK_3_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_1_LOCK_3_SHIFT)
#define GPIO_CNF_1_LOCK_3_RANGE                 11:11
#define GPIO_CNF_1_LOCK_3_WOFFSET                       0x0
#define GPIO_CNF_1_LOCK_3_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_3_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_LOCK_3_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_3_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_3_INIT_ENUM                     DISABLE
#define GPIO_CNF_1_LOCK_3_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_1_LOCK_3_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_1_LOCK_2_SHIFT                 _MK_SHIFT_CONST(10)
#define GPIO_CNF_1_LOCK_2_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_1_LOCK_2_SHIFT)
#define GPIO_CNF_1_LOCK_2_RANGE                 10:10
#define GPIO_CNF_1_LOCK_2_WOFFSET                       0x0
#define GPIO_CNF_1_LOCK_2_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_2_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_LOCK_2_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_2_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_2_INIT_ENUM                     DISABLE
#define GPIO_CNF_1_LOCK_2_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_1_LOCK_2_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_1_LOCK_1_SHIFT                 _MK_SHIFT_CONST(9)
#define GPIO_CNF_1_LOCK_1_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_1_LOCK_1_SHIFT)
#define GPIO_CNF_1_LOCK_1_RANGE                 9:9
#define GPIO_CNF_1_LOCK_1_WOFFSET                       0x0
#define GPIO_CNF_1_LOCK_1_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_1_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_LOCK_1_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_1_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_1_INIT_ENUM                     DISABLE
#define GPIO_CNF_1_LOCK_1_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_1_LOCK_1_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_1_LOCK_0_SHIFT                 _MK_SHIFT_CONST(8)
#define GPIO_CNF_1_LOCK_0_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_1_LOCK_0_SHIFT)
#define GPIO_CNF_1_LOCK_0_RANGE                 8:8
#define GPIO_CNF_1_LOCK_0_WOFFSET                       0x0
#define GPIO_CNF_1_LOCK_0_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_0_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_LOCK_0_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_LOCK_0_INIT_ENUM                     DISABLE
#define GPIO_CNF_1_LOCK_0_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_1_LOCK_0_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_1_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_CNF_1_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_1_BIT_7_SHIFT)
#define GPIO_CNF_1_BIT_7_RANGE                  7:7
#define GPIO_CNF_1_BIT_7_WOFFSET                        0x0
#define GPIO_CNF_1_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_7_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_1_BIT_7_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_1_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_CNF_1_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_1_BIT_6_SHIFT)
#define GPIO_CNF_1_BIT_6_RANGE                  6:6
#define GPIO_CNF_1_BIT_6_WOFFSET                        0x0
#define GPIO_CNF_1_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_6_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_1_BIT_6_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_1_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_CNF_1_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_1_BIT_5_SHIFT)
#define GPIO_CNF_1_BIT_5_RANGE                  5:5
#define GPIO_CNF_1_BIT_5_WOFFSET                        0x0
#define GPIO_CNF_1_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_5_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_1_BIT_5_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_1_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_CNF_1_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_1_BIT_4_SHIFT)
#define GPIO_CNF_1_BIT_4_RANGE                  4:4
#define GPIO_CNF_1_BIT_4_WOFFSET                        0x0
#define GPIO_CNF_1_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_4_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_1_BIT_4_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_1_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_CNF_1_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_1_BIT_3_SHIFT)
#define GPIO_CNF_1_BIT_3_RANGE                  3:3
#define GPIO_CNF_1_BIT_3_WOFFSET                        0x0
#define GPIO_CNF_1_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_3_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_1_BIT_3_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_1_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_CNF_1_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_1_BIT_2_SHIFT)
#define GPIO_CNF_1_BIT_2_RANGE                  2:2
#define GPIO_CNF_1_BIT_2_WOFFSET                        0x0
#define GPIO_CNF_1_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_2_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_1_BIT_2_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_1_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_CNF_1_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_1_BIT_1_SHIFT)
#define GPIO_CNF_1_BIT_1_RANGE                  1:1
#define GPIO_CNF_1_BIT_1_WOFFSET                        0x0
#define GPIO_CNF_1_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_1_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_1_BIT_1_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_1_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_CNF_1_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_1_BIT_0_SHIFT)
#define GPIO_CNF_1_BIT_0_RANGE                  0:0
#define GPIO_CNF_1_BIT_0_WOFFSET                        0x0
#define GPIO_CNF_1_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_1_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_1_BIT_0_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_1_BIT_0_GPIO                   _MK_ENUM_CONST(1)


// Register GPIO_CNF_2  
#define GPIO_CNF_2                      _MK_ADDR_CONST(0x8)
#define GPIO_CNF_2_SECURE                       0x0
#define GPIO_CNF_2_WORD_COUNT                   0x1
#define GPIO_CNF_2_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_CNF_2_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_READ_MASK                    _MK_MASK_CONST(0xffff)
#define GPIO_CNF_2_WRITE_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_CNF_2_LOCK_7_SHIFT                 _MK_SHIFT_CONST(15)
#define GPIO_CNF_2_LOCK_7_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_2_LOCK_7_SHIFT)
#define GPIO_CNF_2_LOCK_7_RANGE                 15:15
#define GPIO_CNF_2_LOCK_7_WOFFSET                       0x0
#define GPIO_CNF_2_LOCK_7_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_7_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_LOCK_7_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_7_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_7_INIT_ENUM                     DISABLE
#define GPIO_CNF_2_LOCK_7_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_2_LOCK_7_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_2_LOCK_6_SHIFT                 _MK_SHIFT_CONST(14)
#define GPIO_CNF_2_LOCK_6_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_2_LOCK_6_SHIFT)
#define GPIO_CNF_2_LOCK_6_RANGE                 14:14
#define GPIO_CNF_2_LOCK_6_WOFFSET                       0x0
#define GPIO_CNF_2_LOCK_6_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_6_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_LOCK_6_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_6_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_6_INIT_ENUM                     DISABLE
#define GPIO_CNF_2_LOCK_6_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_2_LOCK_6_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_2_LOCK_5_SHIFT                 _MK_SHIFT_CONST(13)
#define GPIO_CNF_2_LOCK_5_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_2_LOCK_5_SHIFT)
#define GPIO_CNF_2_LOCK_5_RANGE                 13:13
#define GPIO_CNF_2_LOCK_5_WOFFSET                       0x0
#define GPIO_CNF_2_LOCK_5_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_5_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_LOCK_5_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_5_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_5_INIT_ENUM                     DISABLE
#define GPIO_CNF_2_LOCK_5_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_2_LOCK_5_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_2_LOCK_4_SHIFT                 _MK_SHIFT_CONST(12)
#define GPIO_CNF_2_LOCK_4_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_2_LOCK_4_SHIFT)
#define GPIO_CNF_2_LOCK_4_RANGE                 12:12
#define GPIO_CNF_2_LOCK_4_WOFFSET                       0x0
#define GPIO_CNF_2_LOCK_4_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_4_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_LOCK_4_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_4_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_4_INIT_ENUM                     DISABLE
#define GPIO_CNF_2_LOCK_4_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_2_LOCK_4_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_2_LOCK_3_SHIFT                 _MK_SHIFT_CONST(11)
#define GPIO_CNF_2_LOCK_3_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_2_LOCK_3_SHIFT)
#define GPIO_CNF_2_LOCK_3_RANGE                 11:11
#define GPIO_CNF_2_LOCK_3_WOFFSET                       0x0
#define GPIO_CNF_2_LOCK_3_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_3_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_LOCK_3_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_3_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_3_INIT_ENUM                     DISABLE
#define GPIO_CNF_2_LOCK_3_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_2_LOCK_3_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_2_LOCK_2_SHIFT                 _MK_SHIFT_CONST(10)
#define GPIO_CNF_2_LOCK_2_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_2_LOCK_2_SHIFT)
#define GPIO_CNF_2_LOCK_2_RANGE                 10:10
#define GPIO_CNF_2_LOCK_2_WOFFSET                       0x0
#define GPIO_CNF_2_LOCK_2_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_2_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_LOCK_2_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_2_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_2_INIT_ENUM                     DISABLE
#define GPIO_CNF_2_LOCK_2_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_2_LOCK_2_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_2_LOCK_1_SHIFT                 _MK_SHIFT_CONST(9)
#define GPIO_CNF_2_LOCK_1_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_2_LOCK_1_SHIFT)
#define GPIO_CNF_2_LOCK_1_RANGE                 9:9
#define GPIO_CNF_2_LOCK_1_WOFFSET                       0x0
#define GPIO_CNF_2_LOCK_1_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_1_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_LOCK_1_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_1_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_1_INIT_ENUM                     DISABLE
#define GPIO_CNF_2_LOCK_1_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_2_LOCK_1_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_2_LOCK_0_SHIFT                 _MK_SHIFT_CONST(8)
#define GPIO_CNF_2_LOCK_0_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_2_LOCK_0_SHIFT)
#define GPIO_CNF_2_LOCK_0_RANGE                 8:8
#define GPIO_CNF_2_LOCK_0_WOFFSET                       0x0
#define GPIO_CNF_2_LOCK_0_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_0_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_LOCK_0_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_LOCK_0_INIT_ENUM                     DISABLE
#define GPIO_CNF_2_LOCK_0_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_2_LOCK_0_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_2_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_CNF_2_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_2_BIT_7_SHIFT)
#define GPIO_CNF_2_BIT_7_RANGE                  7:7
#define GPIO_CNF_2_BIT_7_WOFFSET                        0x0
#define GPIO_CNF_2_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_7_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_2_BIT_7_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_2_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_CNF_2_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_2_BIT_6_SHIFT)
#define GPIO_CNF_2_BIT_6_RANGE                  6:6
#define GPIO_CNF_2_BIT_6_WOFFSET                        0x0
#define GPIO_CNF_2_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_6_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_2_BIT_6_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_2_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_CNF_2_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_2_BIT_5_SHIFT)
#define GPIO_CNF_2_BIT_5_RANGE                  5:5
#define GPIO_CNF_2_BIT_5_WOFFSET                        0x0
#define GPIO_CNF_2_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_5_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_2_BIT_5_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_2_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_CNF_2_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_2_BIT_4_SHIFT)
#define GPIO_CNF_2_BIT_4_RANGE                  4:4
#define GPIO_CNF_2_BIT_4_WOFFSET                        0x0
#define GPIO_CNF_2_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_4_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_2_BIT_4_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_2_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_CNF_2_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_2_BIT_3_SHIFT)
#define GPIO_CNF_2_BIT_3_RANGE                  3:3
#define GPIO_CNF_2_BIT_3_WOFFSET                        0x0
#define GPIO_CNF_2_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_3_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_2_BIT_3_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_2_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_CNF_2_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_2_BIT_2_SHIFT)
#define GPIO_CNF_2_BIT_2_RANGE                  2:2
#define GPIO_CNF_2_BIT_2_WOFFSET                        0x0
#define GPIO_CNF_2_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_2_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_2_BIT_2_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_2_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_CNF_2_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_2_BIT_1_SHIFT)
#define GPIO_CNF_2_BIT_1_RANGE                  1:1
#define GPIO_CNF_2_BIT_1_WOFFSET                        0x0
#define GPIO_CNF_2_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_1_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_2_BIT_1_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_2_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_CNF_2_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_2_BIT_0_SHIFT)
#define GPIO_CNF_2_BIT_0_RANGE                  0:0
#define GPIO_CNF_2_BIT_0_WOFFSET                        0x0
#define GPIO_CNF_2_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_2_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_2_BIT_0_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_2_BIT_0_GPIO                   _MK_ENUM_CONST(1)


// Register GPIO_CNF_3  
#define GPIO_CNF_3                      _MK_ADDR_CONST(0xc)
#define GPIO_CNF_3_SECURE                       0x0
#define GPIO_CNF_3_WORD_COUNT                   0x1
#define GPIO_CNF_3_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_CNF_3_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_READ_MASK                    _MK_MASK_CONST(0xffff)
#define GPIO_CNF_3_WRITE_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_CNF_3_LOCK_7_SHIFT                 _MK_SHIFT_CONST(15)
#define GPIO_CNF_3_LOCK_7_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_3_LOCK_7_SHIFT)
#define GPIO_CNF_3_LOCK_7_RANGE                 15:15
#define GPIO_CNF_3_LOCK_7_WOFFSET                       0x0
#define GPIO_CNF_3_LOCK_7_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_7_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_LOCK_7_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_7_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_7_INIT_ENUM                     DISABLE
#define GPIO_CNF_3_LOCK_7_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_3_LOCK_7_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_3_LOCK_6_SHIFT                 _MK_SHIFT_CONST(14)
#define GPIO_CNF_3_LOCK_6_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_3_LOCK_6_SHIFT)
#define GPIO_CNF_3_LOCK_6_RANGE                 14:14
#define GPIO_CNF_3_LOCK_6_WOFFSET                       0x0
#define GPIO_CNF_3_LOCK_6_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_6_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_LOCK_6_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_6_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_6_INIT_ENUM                     DISABLE
#define GPIO_CNF_3_LOCK_6_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_3_LOCK_6_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_3_LOCK_5_SHIFT                 _MK_SHIFT_CONST(13)
#define GPIO_CNF_3_LOCK_5_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_3_LOCK_5_SHIFT)
#define GPIO_CNF_3_LOCK_5_RANGE                 13:13
#define GPIO_CNF_3_LOCK_5_WOFFSET                       0x0
#define GPIO_CNF_3_LOCK_5_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_5_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_LOCK_5_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_5_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_5_INIT_ENUM                     DISABLE
#define GPIO_CNF_3_LOCK_5_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_3_LOCK_5_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_3_LOCK_4_SHIFT                 _MK_SHIFT_CONST(12)
#define GPIO_CNF_3_LOCK_4_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_3_LOCK_4_SHIFT)
#define GPIO_CNF_3_LOCK_4_RANGE                 12:12
#define GPIO_CNF_3_LOCK_4_WOFFSET                       0x0
#define GPIO_CNF_3_LOCK_4_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_4_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_LOCK_4_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_4_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_4_INIT_ENUM                     DISABLE
#define GPIO_CNF_3_LOCK_4_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_3_LOCK_4_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_3_LOCK_3_SHIFT                 _MK_SHIFT_CONST(11)
#define GPIO_CNF_3_LOCK_3_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_3_LOCK_3_SHIFT)
#define GPIO_CNF_3_LOCK_3_RANGE                 11:11
#define GPIO_CNF_3_LOCK_3_WOFFSET                       0x0
#define GPIO_CNF_3_LOCK_3_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_3_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_LOCK_3_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_3_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_3_INIT_ENUM                     DISABLE
#define GPIO_CNF_3_LOCK_3_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_3_LOCK_3_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_3_LOCK_2_SHIFT                 _MK_SHIFT_CONST(10)
#define GPIO_CNF_3_LOCK_2_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_3_LOCK_2_SHIFT)
#define GPIO_CNF_3_LOCK_2_RANGE                 10:10
#define GPIO_CNF_3_LOCK_2_WOFFSET                       0x0
#define GPIO_CNF_3_LOCK_2_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_2_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_LOCK_2_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_2_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_2_INIT_ENUM                     DISABLE
#define GPIO_CNF_3_LOCK_2_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_3_LOCK_2_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_3_LOCK_1_SHIFT                 _MK_SHIFT_CONST(9)
#define GPIO_CNF_3_LOCK_1_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_3_LOCK_1_SHIFT)
#define GPIO_CNF_3_LOCK_1_RANGE                 9:9
#define GPIO_CNF_3_LOCK_1_WOFFSET                       0x0
#define GPIO_CNF_3_LOCK_1_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_1_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_LOCK_1_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_1_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_1_INIT_ENUM                     DISABLE
#define GPIO_CNF_3_LOCK_1_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_3_LOCK_1_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_3_LOCK_0_SHIFT                 _MK_SHIFT_CONST(8)
#define GPIO_CNF_3_LOCK_0_FIELD                 _MK_FIELD_CONST(0x1, GPIO_CNF_3_LOCK_0_SHIFT)
#define GPIO_CNF_3_LOCK_0_RANGE                 8:8
#define GPIO_CNF_3_LOCK_0_WOFFSET                       0x0
#define GPIO_CNF_3_LOCK_0_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_0_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_LOCK_0_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_LOCK_0_INIT_ENUM                     DISABLE
#define GPIO_CNF_3_LOCK_0_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_CNF_3_LOCK_0_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_CNF_3_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_CNF_3_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_3_BIT_7_SHIFT)
#define GPIO_CNF_3_BIT_7_RANGE                  7:7
#define GPIO_CNF_3_BIT_7_WOFFSET                        0x0
#define GPIO_CNF_3_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_7_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_3_BIT_7_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_3_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_CNF_3_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_3_BIT_6_SHIFT)
#define GPIO_CNF_3_BIT_6_RANGE                  6:6
#define GPIO_CNF_3_BIT_6_WOFFSET                        0x0
#define GPIO_CNF_3_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_6_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_3_BIT_6_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_3_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_CNF_3_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_3_BIT_5_SHIFT)
#define GPIO_CNF_3_BIT_5_RANGE                  5:5
#define GPIO_CNF_3_BIT_5_WOFFSET                        0x0
#define GPIO_CNF_3_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_5_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_3_BIT_5_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_3_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_CNF_3_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_3_BIT_4_SHIFT)
#define GPIO_CNF_3_BIT_4_RANGE                  4:4
#define GPIO_CNF_3_BIT_4_WOFFSET                        0x0
#define GPIO_CNF_3_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_4_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_3_BIT_4_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_3_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_CNF_3_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_3_BIT_3_SHIFT)
#define GPIO_CNF_3_BIT_3_RANGE                  3:3
#define GPIO_CNF_3_BIT_3_WOFFSET                        0x0
#define GPIO_CNF_3_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_3_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_3_BIT_3_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_3_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_CNF_3_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_3_BIT_2_SHIFT)
#define GPIO_CNF_3_BIT_2_RANGE                  2:2
#define GPIO_CNF_3_BIT_2_WOFFSET                        0x0
#define GPIO_CNF_3_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_2_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_3_BIT_2_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_3_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_CNF_3_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_3_BIT_1_SHIFT)
#define GPIO_CNF_3_BIT_1_RANGE                  1:1
#define GPIO_CNF_3_BIT_1_WOFFSET                        0x0
#define GPIO_CNF_3_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_1_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_3_BIT_1_GPIO                   _MK_ENUM_CONST(1)

#define GPIO_CNF_3_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_CNF_3_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_CNF_3_BIT_0_SHIFT)
#define GPIO_CNF_3_BIT_0_RANGE                  0:0
#define GPIO_CNF_3_BIT_0_WOFFSET                        0x0
#define GPIO_CNF_3_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_CNF_3_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_CNF_3_BIT_0_SPIO                   _MK_ENUM_CONST(0)
#define GPIO_CNF_3_BIT_0_GPIO                   _MK_ENUM_CONST(1)


// Register GPIO_OE_0  
#define GPIO_OE_0                       _MK_ADDR_CONST(0x10)
#define GPIO_OE_0_SECURE                        0x0
#define GPIO_OE_0_WORD_COUNT                    0x1
#define GPIO_OE_0_RESET_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_OE_0_RESET_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OE_0_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_OE_0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_OE_0_READ_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_OE_0_WRITE_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OE_0_BIT_7_SHIFT                   _MK_SHIFT_CONST(7)
#define GPIO_OE_0_BIT_7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_0_BIT_7_SHIFT)
#define GPIO_OE_0_BIT_7_RANGE                   7:7
#define GPIO_OE_0_BIT_7_WOFFSET                 0x0
#define GPIO_OE_0_BIT_7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_0_BIT_7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_7_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_0_BIT_7_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_0_BIT_6_SHIFT                   _MK_SHIFT_CONST(6)
#define GPIO_OE_0_BIT_6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_0_BIT_6_SHIFT)
#define GPIO_OE_0_BIT_6_RANGE                   6:6
#define GPIO_OE_0_BIT_6_WOFFSET                 0x0
#define GPIO_OE_0_BIT_6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_0_BIT_6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_6_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_0_BIT_6_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_0_BIT_5_SHIFT                   _MK_SHIFT_CONST(5)
#define GPIO_OE_0_BIT_5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_0_BIT_5_SHIFT)
#define GPIO_OE_0_BIT_5_RANGE                   5:5
#define GPIO_OE_0_BIT_5_WOFFSET                 0x0
#define GPIO_OE_0_BIT_5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_0_BIT_5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_5_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_0_BIT_5_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_0_BIT_4_SHIFT                   _MK_SHIFT_CONST(4)
#define GPIO_OE_0_BIT_4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_0_BIT_4_SHIFT)
#define GPIO_OE_0_BIT_4_RANGE                   4:4
#define GPIO_OE_0_BIT_4_WOFFSET                 0x0
#define GPIO_OE_0_BIT_4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_0_BIT_4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_4_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_0_BIT_4_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_0_BIT_3_SHIFT                   _MK_SHIFT_CONST(3)
#define GPIO_OE_0_BIT_3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_0_BIT_3_SHIFT)
#define GPIO_OE_0_BIT_3_RANGE                   3:3
#define GPIO_OE_0_BIT_3_WOFFSET                 0x0
#define GPIO_OE_0_BIT_3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_0_BIT_3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_3_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_0_BIT_3_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_0_BIT_2_SHIFT                   _MK_SHIFT_CONST(2)
#define GPIO_OE_0_BIT_2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_0_BIT_2_SHIFT)
#define GPIO_OE_0_BIT_2_RANGE                   2:2
#define GPIO_OE_0_BIT_2_WOFFSET                 0x0
#define GPIO_OE_0_BIT_2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_0_BIT_2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_2_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_0_BIT_2_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_0_BIT_1_SHIFT                   _MK_SHIFT_CONST(1)
#define GPIO_OE_0_BIT_1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_0_BIT_1_SHIFT)
#define GPIO_OE_0_BIT_1_RANGE                   1:1
#define GPIO_OE_0_BIT_1_WOFFSET                 0x0
#define GPIO_OE_0_BIT_1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_0_BIT_1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_1_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_0_BIT_1_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_0_BIT_0_SHIFT                   _MK_SHIFT_CONST(0)
#define GPIO_OE_0_BIT_0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_0_BIT_0_SHIFT)
#define GPIO_OE_0_BIT_0_RANGE                   0:0
#define GPIO_OE_0_BIT_0_WOFFSET                 0x0
#define GPIO_OE_0_BIT_0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_0_BIT_0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_0_BIT_0_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_0_BIT_0_DRIVEN                  _MK_ENUM_CONST(1)


// Register GPIO_OE  
#define GPIO_OE                 _MK_ADDR_CONST(0x10)
#define GPIO_OE_SECURE                  0x0
#define GPIO_OE_WORD_COUNT                      0x1
#define GPIO_OE_RESET_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_OE_RESET_MASK                      _MK_MASK_CONST(0xff)
#define GPIO_OE_SW_DEFAULT_VAL                  _MK_MASK_CONST(0x0)
#define GPIO_OE_SW_DEFAULT_MASK                         _MK_MASK_CONST(0x0)
#define GPIO_OE_READ_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_OE_WRITE_MASK                      _MK_MASK_CONST(0xff)
#define GPIO_OE_BIT_7_SHIFT                     _MK_SHIFT_CONST(7)
#define GPIO_OE_BIT_7_FIELD                     _MK_FIELD_CONST(0x1, GPIO_OE_BIT_7_SHIFT)
#define GPIO_OE_BIT_7_RANGE                     7:7
#define GPIO_OE_BIT_7_WOFFSET                   0x0
#define GPIO_OE_BIT_7_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_7_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_OE_BIT_7_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_7_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_7_TRI_STATE                 _MK_ENUM_CONST(0)
#define GPIO_OE_BIT_7_DRIVEN                    _MK_ENUM_CONST(1)

#define GPIO_OE_BIT_6_SHIFT                     _MK_SHIFT_CONST(6)
#define GPIO_OE_BIT_6_FIELD                     _MK_FIELD_CONST(0x1, GPIO_OE_BIT_6_SHIFT)
#define GPIO_OE_BIT_6_RANGE                     6:6
#define GPIO_OE_BIT_6_WOFFSET                   0x0
#define GPIO_OE_BIT_6_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_6_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_OE_BIT_6_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_6_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_6_TRI_STATE                 _MK_ENUM_CONST(0)
#define GPIO_OE_BIT_6_DRIVEN                    _MK_ENUM_CONST(1)

#define GPIO_OE_BIT_5_SHIFT                     _MK_SHIFT_CONST(5)
#define GPIO_OE_BIT_5_FIELD                     _MK_FIELD_CONST(0x1, GPIO_OE_BIT_5_SHIFT)
#define GPIO_OE_BIT_5_RANGE                     5:5
#define GPIO_OE_BIT_5_WOFFSET                   0x0
#define GPIO_OE_BIT_5_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_5_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_OE_BIT_5_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_5_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_5_TRI_STATE                 _MK_ENUM_CONST(0)
#define GPIO_OE_BIT_5_DRIVEN                    _MK_ENUM_CONST(1)

#define GPIO_OE_BIT_4_SHIFT                     _MK_SHIFT_CONST(4)
#define GPIO_OE_BIT_4_FIELD                     _MK_FIELD_CONST(0x1, GPIO_OE_BIT_4_SHIFT)
#define GPIO_OE_BIT_4_RANGE                     4:4
#define GPIO_OE_BIT_4_WOFFSET                   0x0
#define GPIO_OE_BIT_4_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_4_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_OE_BIT_4_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_4_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_4_TRI_STATE                 _MK_ENUM_CONST(0)
#define GPIO_OE_BIT_4_DRIVEN                    _MK_ENUM_CONST(1)

#define GPIO_OE_BIT_3_SHIFT                     _MK_SHIFT_CONST(3)
#define GPIO_OE_BIT_3_FIELD                     _MK_FIELD_CONST(0x1, GPIO_OE_BIT_3_SHIFT)
#define GPIO_OE_BIT_3_RANGE                     3:3
#define GPIO_OE_BIT_3_WOFFSET                   0x0
#define GPIO_OE_BIT_3_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_3_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_OE_BIT_3_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_3_TRI_STATE                 _MK_ENUM_CONST(0)
#define GPIO_OE_BIT_3_DRIVEN                    _MK_ENUM_CONST(1)

#define GPIO_OE_BIT_2_SHIFT                     _MK_SHIFT_CONST(2)
#define GPIO_OE_BIT_2_FIELD                     _MK_FIELD_CONST(0x1, GPIO_OE_BIT_2_SHIFT)
#define GPIO_OE_BIT_2_RANGE                     2:2
#define GPIO_OE_BIT_2_WOFFSET                   0x0
#define GPIO_OE_BIT_2_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_2_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_OE_BIT_2_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_2_TRI_STATE                 _MK_ENUM_CONST(0)
#define GPIO_OE_BIT_2_DRIVEN                    _MK_ENUM_CONST(1)

#define GPIO_OE_BIT_1_SHIFT                     _MK_SHIFT_CONST(1)
#define GPIO_OE_BIT_1_FIELD                     _MK_FIELD_CONST(0x1, GPIO_OE_BIT_1_SHIFT)
#define GPIO_OE_BIT_1_RANGE                     1:1
#define GPIO_OE_BIT_1_WOFFSET                   0x0
#define GPIO_OE_BIT_1_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_1_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_OE_BIT_1_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_1_TRI_STATE                 _MK_ENUM_CONST(0)
#define GPIO_OE_BIT_1_DRIVEN                    _MK_ENUM_CONST(1)

#define GPIO_OE_BIT_0_SHIFT                     _MK_SHIFT_CONST(0)
#define GPIO_OE_BIT_0_FIELD                     _MK_FIELD_CONST(0x1, GPIO_OE_BIT_0_SHIFT)
#define GPIO_OE_BIT_0_RANGE                     0:0
#define GPIO_OE_BIT_0_WOFFSET                   0x0
#define GPIO_OE_BIT_0_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_0_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_OE_BIT_0_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_OE_BIT_0_TRI_STATE                 _MK_ENUM_CONST(0)
#define GPIO_OE_BIT_0_DRIVEN                    _MK_ENUM_CONST(1)


// Register GPIO_OE_1  
#define GPIO_OE_1                       _MK_ADDR_CONST(0x14)
#define GPIO_OE_1_SECURE                        0x0
#define GPIO_OE_1_WORD_COUNT                    0x1
#define GPIO_OE_1_RESET_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_OE_1_RESET_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OE_1_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_OE_1_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_OE_1_READ_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_OE_1_WRITE_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OE_1_BIT_7_SHIFT                   _MK_SHIFT_CONST(7)
#define GPIO_OE_1_BIT_7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_1_BIT_7_SHIFT)
#define GPIO_OE_1_BIT_7_RANGE                   7:7
#define GPIO_OE_1_BIT_7_WOFFSET                 0x0
#define GPIO_OE_1_BIT_7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_1_BIT_7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_7_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_1_BIT_7_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_1_BIT_6_SHIFT                   _MK_SHIFT_CONST(6)
#define GPIO_OE_1_BIT_6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_1_BIT_6_SHIFT)
#define GPIO_OE_1_BIT_6_RANGE                   6:6
#define GPIO_OE_1_BIT_6_WOFFSET                 0x0
#define GPIO_OE_1_BIT_6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_1_BIT_6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_6_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_1_BIT_6_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_1_BIT_5_SHIFT                   _MK_SHIFT_CONST(5)
#define GPIO_OE_1_BIT_5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_1_BIT_5_SHIFT)
#define GPIO_OE_1_BIT_5_RANGE                   5:5
#define GPIO_OE_1_BIT_5_WOFFSET                 0x0
#define GPIO_OE_1_BIT_5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_1_BIT_5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_5_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_1_BIT_5_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_1_BIT_4_SHIFT                   _MK_SHIFT_CONST(4)
#define GPIO_OE_1_BIT_4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_1_BIT_4_SHIFT)
#define GPIO_OE_1_BIT_4_RANGE                   4:4
#define GPIO_OE_1_BIT_4_WOFFSET                 0x0
#define GPIO_OE_1_BIT_4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_1_BIT_4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_4_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_1_BIT_4_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_1_BIT_3_SHIFT                   _MK_SHIFT_CONST(3)
#define GPIO_OE_1_BIT_3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_1_BIT_3_SHIFT)
#define GPIO_OE_1_BIT_3_RANGE                   3:3
#define GPIO_OE_1_BIT_3_WOFFSET                 0x0
#define GPIO_OE_1_BIT_3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_1_BIT_3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_3_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_1_BIT_3_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_1_BIT_2_SHIFT                   _MK_SHIFT_CONST(2)
#define GPIO_OE_1_BIT_2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_1_BIT_2_SHIFT)
#define GPIO_OE_1_BIT_2_RANGE                   2:2
#define GPIO_OE_1_BIT_2_WOFFSET                 0x0
#define GPIO_OE_1_BIT_2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_1_BIT_2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_2_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_1_BIT_2_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_1_BIT_1_SHIFT                   _MK_SHIFT_CONST(1)
#define GPIO_OE_1_BIT_1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_1_BIT_1_SHIFT)
#define GPIO_OE_1_BIT_1_RANGE                   1:1
#define GPIO_OE_1_BIT_1_WOFFSET                 0x0
#define GPIO_OE_1_BIT_1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_1_BIT_1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_1_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_1_BIT_1_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_1_BIT_0_SHIFT                   _MK_SHIFT_CONST(0)
#define GPIO_OE_1_BIT_0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_1_BIT_0_SHIFT)
#define GPIO_OE_1_BIT_0_RANGE                   0:0
#define GPIO_OE_1_BIT_0_WOFFSET                 0x0
#define GPIO_OE_1_BIT_0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_1_BIT_0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_1_BIT_0_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_1_BIT_0_DRIVEN                  _MK_ENUM_CONST(1)


// Register GPIO_OE_2  
#define GPIO_OE_2                       _MK_ADDR_CONST(0x18)
#define GPIO_OE_2_SECURE                        0x0
#define GPIO_OE_2_WORD_COUNT                    0x1
#define GPIO_OE_2_RESET_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_OE_2_RESET_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OE_2_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_OE_2_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_OE_2_READ_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_OE_2_WRITE_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OE_2_BIT_7_SHIFT                   _MK_SHIFT_CONST(7)
#define GPIO_OE_2_BIT_7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_2_BIT_7_SHIFT)
#define GPIO_OE_2_BIT_7_RANGE                   7:7
#define GPIO_OE_2_BIT_7_WOFFSET                 0x0
#define GPIO_OE_2_BIT_7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_2_BIT_7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_7_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_2_BIT_7_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_2_BIT_6_SHIFT                   _MK_SHIFT_CONST(6)
#define GPIO_OE_2_BIT_6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_2_BIT_6_SHIFT)
#define GPIO_OE_2_BIT_6_RANGE                   6:6
#define GPIO_OE_2_BIT_6_WOFFSET                 0x0
#define GPIO_OE_2_BIT_6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_2_BIT_6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_6_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_2_BIT_6_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_2_BIT_5_SHIFT                   _MK_SHIFT_CONST(5)
#define GPIO_OE_2_BIT_5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_2_BIT_5_SHIFT)
#define GPIO_OE_2_BIT_5_RANGE                   5:5
#define GPIO_OE_2_BIT_5_WOFFSET                 0x0
#define GPIO_OE_2_BIT_5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_2_BIT_5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_5_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_2_BIT_5_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_2_BIT_4_SHIFT                   _MK_SHIFT_CONST(4)
#define GPIO_OE_2_BIT_4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_2_BIT_4_SHIFT)
#define GPIO_OE_2_BIT_4_RANGE                   4:4
#define GPIO_OE_2_BIT_4_WOFFSET                 0x0
#define GPIO_OE_2_BIT_4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_2_BIT_4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_4_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_2_BIT_4_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_2_BIT_3_SHIFT                   _MK_SHIFT_CONST(3)
#define GPIO_OE_2_BIT_3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_2_BIT_3_SHIFT)
#define GPIO_OE_2_BIT_3_RANGE                   3:3
#define GPIO_OE_2_BIT_3_WOFFSET                 0x0
#define GPIO_OE_2_BIT_3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_2_BIT_3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_3_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_2_BIT_3_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_2_BIT_2_SHIFT                   _MK_SHIFT_CONST(2)
#define GPIO_OE_2_BIT_2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_2_BIT_2_SHIFT)
#define GPIO_OE_2_BIT_2_RANGE                   2:2
#define GPIO_OE_2_BIT_2_WOFFSET                 0x0
#define GPIO_OE_2_BIT_2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_2_BIT_2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_2_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_2_BIT_2_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_2_BIT_1_SHIFT                   _MK_SHIFT_CONST(1)
#define GPIO_OE_2_BIT_1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_2_BIT_1_SHIFT)
#define GPIO_OE_2_BIT_1_RANGE                   1:1
#define GPIO_OE_2_BIT_1_WOFFSET                 0x0
#define GPIO_OE_2_BIT_1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_2_BIT_1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_1_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_2_BIT_1_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_2_BIT_0_SHIFT                   _MK_SHIFT_CONST(0)
#define GPIO_OE_2_BIT_0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_2_BIT_0_SHIFT)
#define GPIO_OE_2_BIT_0_RANGE                   0:0
#define GPIO_OE_2_BIT_0_WOFFSET                 0x0
#define GPIO_OE_2_BIT_0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_2_BIT_0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_2_BIT_0_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_2_BIT_0_DRIVEN                  _MK_ENUM_CONST(1)


// Register GPIO_OE_3  
#define GPIO_OE_3                       _MK_ADDR_CONST(0x1c)
#define GPIO_OE_3_SECURE                        0x0
#define GPIO_OE_3_WORD_COUNT                    0x1
#define GPIO_OE_3_RESET_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_OE_3_RESET_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OE_3_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_OE_3_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_OE_3_READ_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_OE_3_WRITE_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OE_3_BIT_7_SHIFT                   _MK_SHIFT_CONST(7)
#define GPIO_OE_3_BIT_7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_3_BIT_7_SHIFT)
#define GPIO_OE_3_BIT_7_RANGE                   7:7
#define GPIO_OE_3_BIT_7_WOFFSET                 0x0
#define GPIO_OE_3_BIT_7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_3_BIT_7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_7_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_3_BIT_7_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_3_BIT_6_SHIFT                   _MK_SHIFT_CONST(6)
#define GPIO_OE_3_BIT_6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_3_BIT_6_SHIFT)
#define GPIO_OE_3_BIT_6_RANGE                   6:6
#define GPIO_OE_3_BIT_6_WOFFSET                 0x0
#define GPIO_OE_3_BIT_6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_3_BIT_6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_6_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_3_BIT_6_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_3_BIT_5_SHIFT                   _MK_SHIFT_CONST(5)
#define GPIO_OE_3_BIT_5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_3_BIT_5_SHIFT)
#define GPIO_OE_3_BIT_5_RANGE                   5:5
#define GPIO_OE_3_BIT_5_WOFFSET                 0x0
#define GPIO_OE_3_BIT_5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_3_BIT_5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_5_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_3_BIT_5_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_3_BIT_4_SHIFT                   _MK_SHIFT_CONST(4)
#define GPIO_OE_3_BIT_4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_3_BIT_4_SHIFT)
#define GPIO_OE_3_BIT_4_RANGE                   4:4
#define GPIO_OE_3_BIT_4_WOFFSET                 0x0
#define GPIO_OE_3_BIT_4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_3_BIT_4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_4_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_3_BIT_4_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_3_BIT_3_SHIFT                   _MK_SHIFT_CONST(3)
#define GPIO_OE_3_BIT_3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_3_BIT_3_SHIFT)
#define GPIO_OE_3_BIT_3_RANGE                   3:3
#define GPIO_OE_3_BIT_3_WOFFSET                 0x0
#define GPIO_OE_3_BIT_3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_3_BIT_3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_3_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_3_BIT_3_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_3_BIT_2_SHIFT                   _MK_SHIFT_CONST(2)
#define GPIO_OE_3_BIT_2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_3_BIT_2_SHIFT)
#define GPIO_OE_3_BIT_2_RANGE                   2:2
#define GPIO_OE_3_BIT_2_WOFFSET                 0x0
#define GPIO_OE_3_BIT_2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_3_BIT_2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_2_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_3_BIT_2_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_3_BIT_1_SHIFT                   _MK_SHIFT_CONST(1)
#define GPIO_OE_3_BIT_1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_3_BIT_1_SHIFT)
#define GPIO_OE_3_BIT_1_RANGE                   1:1
#define GPIO_OE_3_BIT_1_WOFFSET                 0x0
#define GPIO_OE_3_BIT_1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_3_BIT_1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_1_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_3_BIT_1_DRIVEN                  _MK_ENUM_CONST(1)

#define GPIO_OE_3_BIT_0_SHIFT                   _MK_SHIFT_CONST(0)
#define GPIO_OE_3_BIT_0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_OE_3_BIT_0_SHIFT)
#define GPIO_OE_3_BIT_0_RANGE                   0:0
#define GPIO_OE_3_BIT_0_WOFFSET                 0x0
#define GPIO_OE_3_BIT_0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_OE_3_BIT_0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_OE_3_BIT_0_TRI_STATE                       _MK_ENUM_CONST(0)
#define GPIO_OE_3_BIT_0_DRIVEN                  _MK_ENUM_CONST(1)


// Register GPIO_OUT_0  
#define GPIO_OUT_0                      _MK_ADDR_CONST(0x20)
#define GPIO_OUT_0_SECURE                       0x0
#define GPIO_OUT_0_WORD_COUNT                   0x1
#define GPIO_OUT_0_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_RESET_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_OUT_0_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OUT_0_WRITE_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_OUT_0_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_OUT_0_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_0_BIT_7_SHIFT)
#define GPIO_OUT_0_BIT_7_RANGE                  7:7
#define GPIO_OUT_0_BIT_7_WOFFSET                        0x0
#define GPIO_OUT_0_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_0_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_7_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_0_BIT_7_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_0_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_OUT_0_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_0_BIT_6_SHIFT)
#define GPIO_OUT_0_BIT_6_RANGE                  6:6
#define GPIO_OUT_0_BIT_6_WOFFSET                        0x0
#define GPIO_OUT_0_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_0_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_6_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_0_BIT_6_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_0_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_OUT_0_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_0_BIT_5_SHIFT)
#define GPIO_OUT_0_BIT_5_RANGE                  5:5
#define GPIO_OUT_0_BIT_5_WOFFSET                        0x0
#define GPIO_OUT_0_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_0_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_5_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_0_BIT_5_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_0_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_OUT_0_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_0_BIT_4_SHIFT)
#define GPIO_OUT_0_BIT_4_RANGE                  4:4
#define GPIO_OUT_0_BIT_4_WOFFSET                        0x0
#define GPIO_OUT_0_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_0_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_4_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_0_BIT_4_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_0_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_OUT_0_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_0_BIT_3_SHIFT)
#define GPIO_OUT_0_BIT_3_RANGE                  3:3
#define GPIO_OUT_0_BIT_3_WOFFSET                        0x0
#define GPIO_OUT_0_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_0_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_3_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_0_BIT_3_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_0_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_OUT_0_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_0_BIT_2_SHIFT)
#define GPIO_OUT_0_BIT_2_RANGE                  2:2
#define GPIO_OUT_0_BIT_2_WOFFSET                        0x0
#define GPIO_OUT_0_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_0_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_2_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_0_BIT_2_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_0_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_OUT_0_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_0_BIT_1_SHIFT)
#define GPIO_OUT_0_BIT_1_RANGE                  1:1
#define GPIO_OUT_0_BIT_1_WOFFSET                        0x0
#define GPIO_OUT_0_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_0_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_1_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_0_BIT_1_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_0_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_OUT_0_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_0_BIT_0_SHIFT)
#define GPIO_OUT_0_BIT_0_RANGE                  0:0
#define GPIO_OUT_0_BIT_0_WOFFSET                        0x0
#define GPIO_OUT_0_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_0_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_0_BIT_0_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_0_BIT_0_HIGH                   _MK_ENUM_CONST(1)


// Register GPIO_OUT  
#define GPIO_OUT                        _MK_ADDR_CONST(0x20)
#define GPIO_OUT_SECURE                         0x0
#define GPIO_OUT_WORD_COUNT                     0x1
#define GPIO_OUT_RESET_VAL                      _MK_MASK_CONST(0x0)
#define GPIO_OUT_RESET_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_OUT_SW_DEFAULT_VAL                         _MK_MASK_CONST(0x0)
#define GPIO_OUT_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_READ_MASK                      _MK_MASK_CONST(0xff)
#define GPIO_OUT_WRITE_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_OUT_BIT_7_SHIFT                    _MK_SHIFT_CONST(7)
#define GPIO_OUT_BIT_7_FIELD                    _MK_FIELD_CONST(0x1, GPIO_OUT_BIT_7_SHIFT)
#define GPIO_OUT_BIT_7_RANGE                    7:7
#define GPIO_OUT_BIT_7_WOFFSET                  0x0
#define GPIO_OUT_BIT_7_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_7_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_OUT_BIT_7_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_7_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_7_LOW                      _MK_ENUM_CONST(0)
#define GPIO_OUT_BIT_7_HIGH                     _MK_ENUM_CONST(1)

#define GPIO_OUT_BIT_6_SHIFT                    _MK_SHIFT_CONST(6)
#define GPIO_OUT_BIT_6_FIELD                    _MK_FIELD_CONST(0x1, GPIO_OUT_BIT_6_SHIFT)
#define GPIO_OUT_BIT_6_RANGE                    6:6
#define GPIO_OUT_BIT_6_WOFFSET                  0x0
#define GPIO_OUT_BIT_6_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_6_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_OUT_BIT_6_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_6_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_6_LOW                      _MK_ENUM_CONST(0)
#define GPIO_OUT_BIT_6_HIGH                     _MK_ENUM_CONST(1)

#define GPIO_OUT_BIT_5_SHIFT                    _MK_SHIFT_CONST(5)
#define GPIO_OUT_BIT_5_FIELD                    _MK_FIELD_CONST(0x1, GPIO_OUT_BIT_5_SHIFT)
#define GPIO_OUT_BIT_5_RANGE                    5:5
#define GPIO_OUT_BIT_5_WOFFSET                  0x0
#define GPIO_OUT_BIT_5_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_5_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_OUT_BIT_5_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_5_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_5_LOW                      _MK_ENUM_CONST(0)
#define GPIO_OUT_BIT_5_HIGH                     _MK_ENUM_CONST(1)

#define GPIO_OUT_BIT_4_SHIFT                    _MK_SHIFT_CONST(4)
#define GPIO_OUT_BIT_4_FIELD                    _MK_FIELD_CONST(0x1, GPIO_OUT_BIT_4_SHIFT)
#define GPIO_OUT_BIT_4_RANGE                    4:4
#define GPIO_OUT_BIT_4_WOFFSET                  0x0
#define GPIO_OUT_BIT_4_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_4_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_OUT_BIT_4_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_4_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_4_LOW                      _MK_ENUM_CONST(0)
#define GPIO_OUT_BIT_4_HIGH                     _MK_ENUM_CONST(1)

#define GPIO_OUT_BIT_3_SHIFT                    _MK_SHIFT_CONST(3)
#define GPIO_OUT_BIT_3_FIELD                    _MK_FIELD_CONST(0x1, GPIO_OUT_BIT_3_SHIFT)
#define GPIO_OUT_BIT_3_RANGE                    3:3
#define GPIO_OUT_BIT_3_WOFFSET                  0x0
#define GPIO_OUT_BIT_3_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_3_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_OUT_BIT_3_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_3_LOW                      _MK_ENUM_CONST(0)
#define GPIO_OUT_BIT_3_HIGH                     _MK_ENUM_CONST(1)

#define GPIO_OUT_BIT_2_SHIFT                    _MK_SHIFT_CONST(2)
#define GPIO_OUT_BIT_2_FIELD                    _MK_FIELD_CONST(0x1, GPIO_OUT_BIT_2_SHIFT)
#define GPIO_OUT_BIT_2_RANGE                    2:2
#define GPIO_OUT_BIT_2_WOFFSET                  0x0
#define GPIO_OUT_BIT_2_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_2_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_OUT_BIT_2_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_2_LOW                      _MK_ENUM_CONST(0)
#define GPIO_OUT_BIT_2_HIGH                     _MK_ENUM_CONST(1)

#define GPIO_OUT_BIT_1_SHIFT                    _MK_SHIFT_CONST(1)
#define GPIO_OUT_BIT_1_FIELD                    _MK_FIELD_CONST(0x1, GPIO_OUT_BIT_1_SHIFT)
#define GPIO_OUT_BIT_1_RANGE                    1:1
#define GPIO_OUT_BIT_1_WOFFSET                  0x0
#define GPIO_OUT_BIT_1_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_1_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_OUT_BIT_1_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_1_LOW                      _MK_ENUM_CONST(0)
#define GPIO_OUT_BIT_1_HIGH                     _MK_ENUM_CONST(1)

#define GPIO_OUT_BIT_0_SHIFT                    _MK_SHIFT_CONST(0)
#define GPIO_OUT_BIT_0_FIELD                    _MK_FIELD_CONST(0x1, GPIO_OUT_BIT_0_SHIFT)
#define GPIO_OUT_BIT_0_RANGE                    0:0
#define GPIO_OUT_BIT_0_WOFFSET                  0x0
#define GPIO_OUT_BIT_0_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_0_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_OUT_BIT_0_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_OUT_BIT_0_LOW                      _MK_ENUM_CONST(0)
#define GPIO_OUT_BIT_0_HIGH                     _MK_ENUM_CONST(1)


// Register GPIO_OUT_1  
#define GPIO_OUT_1                      _MK_ADDR_CONST(0x24)
#define GPIO_OUT_1_SECURE                       0x0
#define GPIO_OUT_1_WORD_COUNT                   0x1
#define GPIO_OUT_1_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_RESET_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_OUT_1_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OUT_1_WRITE_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_OUT_1_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_OUT_1_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_1_BIT_7_SHIFT)
#define GPIO_OUT_1_BIT_7_RANGE                  7:7
#define GPIO_OUT_1_BIT_7_WOFFSET                        0x0
#define GPIO_OUT_1_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_1_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_7_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_1_BIT_7_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_1_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_OUT_1_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_1_BIT_6_SHIFT)
#define GPIO_OUT_1_BIT_6_RANGE                  6:6
#define GPIO_OUT_1_BIT_6_WOFFSET                        0x0
#define GPIO_OUT_1_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_1_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_6_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_1_BIT_6_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_1_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_OUT_1_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_1_BIT_5_SHIFT)
#define GPIO_OUT_1_BIT_5_RANGE                  5:5
#define GPIO_OUT_1_BIT_5_WOFFSET                        0x0
#define GPIO_OUT_1_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_1_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_5_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_1_BIT_5_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_1_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_OUT_1_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_1_BIT_4_SHIFT)
#define GPIO_OUT_1_BIT_4_RANGE                  4:4
#define GPIO_OUT_1_BIT_4_WOFFSET                        0x0
#define GPIO_OUT_1_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_1_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_4_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_1_BIT_4_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_1_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_OUT_1_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_1_BIT_3_SHIFT)
#define GPIO_OUT_1_BIT_3_RANGE                  3:3
#define GPIO_OUT_1_BIT_3_WOFFSET                        0x0
#define GPIO_OUT_1_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_1_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_3_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_1_BIT_3_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_1_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_OUT_1_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_1_BIT_2_SHIFT)
#define GPIO_OUT_1_BIT_2_RANGE                  2:2
#define GPIO_OUT_1_BIT_2_WOFFSET                        0x0
#define GPIO_OUT_1_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_1_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_2_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_1_BIT_2_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_1_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_OUT_1_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_1_BIT_1_SHIFT)
#define GPIO_OUT_1_BIT_1_RANGE                  1:1
#define GPIO_OUT_1_BIT_1_WOFFSET                        0x0
#define GPIO_OUT_1_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_1_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_1_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_1_BIT_1_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_1_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_OUT_1_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_1_BIT_0_SHIFT)
#define GPIO_OUT_1_BIT_0_RANGE                  0:0
#define GPIO_OUT_1_BIT_0_WOFFSET                        0x0
#define GPIO_OUT_1_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_1_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_1_BIT_0_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_1_BIT_0_HIGH                   _MK_ENUM_CONST(1)


// Register GPIO_OUT_2  
#define GPIO_OUT_2                      _MK_ADDR_CONST(0x28)
#define GPIO_OUT_2_SECURE                       0x0
#define GPIO_OUT_2_WORD_COUNT                   0x1
#define GPIO_OUT_2_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_RESET_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_OUT_2_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OUT_2_WRITE_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_OUT_2_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_OUT_2_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_2_BIT_7_SHIFT)
#define GPIO_OUT_2_BIT_7_RANGE                  7:7
#define GPIO_OUT_2_BIT_7_WOFFSET                        0x0
#define GPIO_OUT_2_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_2_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_7_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_2_BIT_7_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_2_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_OUT_2_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_2_BIT_6_SHIFT)
#define GPIO_OUT_2_BIT_6_RANGE                  6:6
#define GPIO_OUT_2_BIT_6_WOFFSET                        0x0
#define GPIO_OUT_2_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_2_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_6_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_2_BIT_6_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_2_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_OUT_2_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_2_BIT_5_SHIFT)
#define GPIO_OUT_2_BIT_5_RANGE                  5:5
#define GPIO_OUT_2_BIT_5_WOFFSET                        0x0
#define GPIO_OUT_2_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_2_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_5_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_2_BIT_5_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_2_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_OUT_2_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_2_BIT_4_SHIFT)
#define GPIO_OUT_2_BIT_4_RANGE                  4:4
#define GPIO_OUT_2_BIT_4_WOFFSET                        0x0
#define GPIO_OUT_2_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_2_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_4_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_2_BIT_4_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_2_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_OUT_2_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_2_BIT_3_SHIFT)
#define GPIO_OUT_2_BIT_3_RANGE                  3:3
#define GPIO_OUT_2_BIT_3_WOFFSET                        0x0
#define GPIO_OUT_2_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_2_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_3_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_2_BIT_3_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_2_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_OUT_2_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_2_BIT_2_SHIFT)
#define GPIO_OUT_2_BIT_2_RANGE                  2:2
#define GPIO_OUT_2_BIT_2_WOFFSET                        0x0
#define GPIO_OUT_2_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_2_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_2_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_2_BIT_2_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_2_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_OUT_2_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_2_BIT_1_SHIFT)
#define GPIO_OUT_2_BIT_1_RANGE                  1:1
#define GPIO_OUT_2_BIT_1_WOFFSET                        0x0
#define GPIO_OUT_2_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_2_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_1_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_2_BIT_1_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_2_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_OUT_2_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_2_BIT_0_SHIFT)
#define GPIO_OUT_2_BIT_0_RANGE                  0:0
#define GPIO_OUT_2_BIT_0_WOFFSET                        0x0
#define GPIO_OUT_2_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_2_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_2_BIT_0_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_2_BIT_0_HIGH                   _MK_ENUM_CONST(1)


// Register GPIO_OUT_3  
#define GPIO_OUT_3                      _MK_ADDR_CONST(0x2c)
#define GPIO_OUT_3_SECURE                       0x0
#define GPIO_OUT_3_WORD_COUNT                   0x1
#define GPIO_OUT_3_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_RESET_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_OUT_3_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_OUT_3_WRITE_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_OUT_3_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_OUT_3_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_3_BIT_7_SHIFT)
#define GPIO_OUT_3_BIT_7_RANGE                  7:7
#define GPIO_OUT_3_BIT_7_WOFFSET                        0x0
#define GPIO_OUT_3_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_3_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_7_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_3_BIT_7_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_3_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_OUT_3_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_3_BIT_6_SHIFT)
#define GPIO_OUT_3_BIT_6_RANGE                  6:6
#define GPIO_OUT_3_BIT_6_WOFFSET                        0x0
#define GPIO_OUT_3_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_3_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_6_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_3_BIT_6_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_3_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_OUT_3_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_3_BIT_5_SHIFT)
#define GPIO_OUT_3_BIT_5_RANGE                  5:5
#define GPIO_OUT_3_BIT_5_WOFFSET                        0x0
#define GPIO_OUT_3_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_3_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_5_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_3_BIT_5_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_3_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_OUT_3_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_3_BIT_4_SHIFT)
#define GPIO_OUT_3_BIT_4_RANGE                  4:4
#define GPIO_OUT_3_BIT_4_WOFFSET                        0x0
#define GPIO_OUT_3_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_3_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_4_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_3_BIT_4_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_3_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_OUT_3_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_3_BIT_3_SHIFT)
#define GPIO_OUT_3_BIT_3_RANGE                  3:3
#define GPIO_OUT_3_BIT_3_WOFFSET                        0x0
#define GPIO_OUT_3_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_3_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_3_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_3_BIT_3_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_3_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_OUT_3_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_3_BIT_2_SHIFT)
#define GPIO_OUT_3_BIT_2_RANGE                  2:2
#define GPIO_OUT_3_BIT_2_WOFFSET                        0x0
#define GPIO_OUT_3_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_3_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_2_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_3_BIT_2_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_3_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_OUT_3_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_3_BIT_1_SHIFT)
#define GPIO_OUT_3_BIT_1_RANGE                  1:1
#define GPIO_OUT_3_BIT_1_WOFFSET                        0x0
#define GPIO_OUT_3_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_3_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_1_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_3_BIT_1_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_OUT_3_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_OUT_3_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_OUT_3_BIT_0_SHIFT)
#define GPIO_OUT_3_BIT_0_RANGE                  0:0
#define GPIO_OUT_3_BIT_0_WOFFSET                        0x0
#define GPIO_OUT_3_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_OUT_3_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_OUT_3_BIT_0_LOW                    _MK_ENUM_CONST(0)
#define GPIO_OUT_3_BIT_0_HIGH                   _MK_ENUM_CONST(1)


// Register GPIO_IN_0  
#define GPIO_IN_0                       _MK_ADDR_CONST(0x30)
#define GPIO_IN_0_SECURE                        0x0
#define GPIO_IN_0_WORD_COUNT                    0x1
#define GPIO_IN_0_RESET_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_IN_0_RESET_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_IN_0_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_IN_0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_IN_0_READ_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_IN_0_WRITE_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_IN_0_BIT_7_SHIFT                   _MK_SHIFT_CONST(7)
#define GPIO_IN_0_BIT_7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_0_BIT_7_SHIFT)
#define GPIO_IN_0_BIT_7_RANGE                   7:7
#define GPIO_IN_0_BIT_7_WOFFSET                 0x0
#define GPIO_IN_0_BIT_7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_0_BIT_7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_7_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_0_BIT_7_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_0_BIT_6_SHIFT                   _MK_SHIFT_CONST(6)
#define GPIO_IN_0_BIT_6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_0_BIT_6_SHIFT)
#define GPIO_IN_0_BIT_6_RANGE                   6:6
#define GPIO_IN_0_BIT_6_WOFFSET                 0x0
#define GPIO_IN_0_BIT_6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_0_BIT_6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_6_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_0_BIT_6_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_0_BIT_5_SHIFT                   _MK_SHIFT_CONST(5)
#define GPIO_IN_0_BIT_5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_0_BIT_5_SHIFT)
#define GPIO_IN_0_BIT_5_RANGE                   5:5
#define GPIO_IN_0_BIT_5_WOFFSET                 0x0
#define GPIO_IN_0_BIT_5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_0_BIT_5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_5_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_0_BIT_5_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_0_BIT_4_SHIFT                   _MK_SHIFT_CONST(4)
#define GPIO_IN_0_BIT_4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_0_BIT_4_SHIFT)
#define GPIO_IN_0_BIT_4_RANGE                   4:4
#define GPIO_IN_0_BIT_4_WOFFSET                 0x0
#define GPIO_IN_0_BIT_4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_0_BIT_4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_4_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_0_BIT_4_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_0_BIT_3_SHIFT                   _MK_SHIFT_CONST(3)
#define GPIO_IN_0_BIT_3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_0_BIT_3_SHIFT)
#define GPIO_IN_0_BIT_3_RANGE                   3:3
#define GPIO_IN_0_BIT_3_WOFFSET                 0x0
#define GPIO_IN_0_BIT_3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_0_BIT_3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_3_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_0_BIT_3_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_0_BIT_2_SHIFT                   _MK_SHIFT_CONST(2)
#define GPIO_IN_0_BIT_2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_0_BIT_2_SHIFT)
#define GPIO_IN_0_BIT_2_RANGE                   2:2
#define GPIO_IN_0_BIT_2_WOFFSET                 0x0
#define GPIO_IN_0_BIT_2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_0_BIT_2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_2_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_0_BIT_2_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_0_BIT_1_SHIFT                   _MK_SHIFT_CONST(1)
#define GPIO_IN_0_BIT_1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_0_BIT_1_SHIFT)
#define GPIO_IN_0_BIT_1_RANGE                   1:1
#define GPIO_IN_0_BIT_1_WOFFSET                 0x0
#define GPIO_IN_0_BIT_1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_0_BIT_1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_1_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_0_BIT_1_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_0_BIT_0_SHIFT                   _MK_SHIFT_CONST(0)
#define GPIO_IN_0_BIT_0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_0_BIT_0_SHIFT)
#define GPIO_IN_0_BIT_0_RANGE                   0:0
#define GPIO_IN_0_BIT_0_WOFFSET                 0x0
#define GPIO_IN_0_BIT_0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_0_BIT_0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_0_BIT_0_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_0_BIT_0_HIGH                    _MK_ENUM_CONST(1)


// Register GPIO_IN  
#define GPIO_IN                 _MK_ADDR_CONST(0x30)
#define GPIO_IN_SECURE                  0x0
#define GPIO_IN_WORD_COUNT                      0x1
#define GPIO_IN_RESET_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_IN_RESET_MASK                      _MK_MASK_CONST(0xff)
#define GPIO_IN_SW_DEFAULT_VAL                  _MK_MASK_CONST(0x0)
#define GPIO_IN_SW_DEFAULT_MASK                         _MK_MASK_CONST(0x0)
#define GPIO_IN_READ_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_IN_WRITE_MASK                      _MK_MASK_CONST(0xff)
#define GPIO_IN_BIT_7_SHIFT                     _MK_SHIFT_CONST(7)
#define GPIO_IN_BIT_7_FIELD                     _MK_FIELD_CONST(0x1, GPIO_IN_BIT_7_SHIFT)
#define GPIO_IN_BIT_7_RANGE                     7:7
#define GPIO_IN_BIT_7_WOFFSET                   0x0
#define GPIO_IN_BIT_7_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_7_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_IN_BIT_7_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_7_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_7_LOW                       _MK_ENUM_CONST(0)
#define GPIO_IN_BIT_7_HIGH                      _MK_ENUM_CONST(1)

#define GPIO_IN_BIT_6_SHIFT                     _MK_SHIFT_CONST(6)
#define GPIO_IN_BIT_6_FIELD                     _MK_FIELD_CONST(0x1, GPIO_IN_BIT_6_SHIFT)
#define GPIO_IN_BIT_6_RANGE                     6:6
#define GPIO_IN_BIT_6_WOFFSET                   0x0
#define GPIO_IN_BIT_6_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_6_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_IN_BIT_6_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_6_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_6_LOW                       _MK_ENUM_CONST(0)
#define GPIO_IN_BIT_6_HIGH                      _MK_ENUM_CONST(1)

#define GPIO_IN_BIT_5_SHIFT                     _MK_SHIFT_CONST(5)
#define GPIO_IN_BIT_5_FIELD                     _MK_FIELD_CONST(0x1, GPIO_IN_BIT_5_SHIFT)
#define GPIO_IN_BIT_5_RANGE                     5:5
#define GPIO_IN_BIT_5_WOFFSET                   0x0
#define GPIO_IN_BIT_5_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_5_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_IN_BIT_5_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_5_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_5_LOW                       _MK_ENUM_CONST(0)
#define GPIO_IN_BIT_5_HIGH                      _MK_ENUM_CONST(1)

#define GPIO_IN_BIT_4_SHIFT                     _MK_SHIFT_CONST(4)
#define GPIO_IN_BIT_4_FIELD                     _MK_FIELD_CONST(0x1, GPIO_IN_BIT_4_SHIFT)
#define GPIO_IN_BIT_4_RANGE                     4:4
#define GPIO_IN_BIT_4_WOFFSET                   0x0
#define GPIO_IN_BIT_4_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_4_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_IN_BIT_4_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_4_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_4_LOW                       _MK_ENUM_CONST(0)
#define GPIO_IN_BIT_4_HIGH                      _MK_ENUM_CONST(1)

#define GPIO_IN_BIT_3_SHIFT                     _MK_SHIFT_CONST(3)
#define GPIO_IN_BIT_3_FIELD                     _MK_FIELD_CONST(0x1, GPIO_IN_BIT_3_SHIFT)
#define GPIO_IN_BIT_3_RANGE                     3:3
#define GPIO_IN_BIT_3_WOFFSET                   0x0
#define GPIO_IN_BIT_3_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_3_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_IN_BIT_3_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_3_LOW                       _MK_ENUM_CONST(0)
#define GPIO_IN_BIT_3_HIGH                      _MK_ENUM_CONST(1)

#define GPIO_IN_BIT_2_SHIFT                     _MK_SHIFT_CONST(2)
#define GPIO_IN_BIT_2_FIELD                     _MK_FIELD_CONST(0x1, GPIO_IN_BIT_2_SHIFT)
#define GPIO_IN_BIT_2_RANGE                     2:2
#define GPIO_IN_BIT_2_WOFFSET                   0x0
#define GPIO_IN_BIT_2_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_2_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_IN_BIT_2_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_2_LOW                       _MK_ENUM_CONST(0)
#define GPIO_IN_BIT_2_HIGH                      _MK_ENUM_CONST(1)

#define GPIO_IN_BIT_1_SHIFT                     _MK_SHIFT_CONST(1)
#define GPIO_IN_BIT_1_FIELD                     _MK_FIELD_CONST(0x1, GPIO_IN_BIT_1_SHIFT)
#define GPIO_IN_BIT_1_RANGE                     1:1
#define GPIO_IN_BIT_1_WOFFSET                   0x0
#define GPIO_IN_BIT_1_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_1_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_IN_BIT_1_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_1_LOW                       _MK_ENUM_CONST(0)
#define GPIO_IN_BIT_1_HIGH                      _MK_ENUM_CONST(1)

#define GPIO_IN_BIT_0_SHIFT                     _MK_SHIFT_CONST(0)
#define GPIO_IN_BIT_0_FIELD                     _MK_FIELD_CONST(0x1, GPIO_IN_BIT_0_SHIFT)
#define GPIO_IN_BIT_0_RANGE                     0:0
#define GPIO_IN_BIT_0_WOFFSET                   0x0
#define GPIO_IN_BIT_0_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_0_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_IN_BIT_0_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_IN_BIT_0_LOW                       _MK_ENUM_CONST(0)
#define GPIO_IN_BIT_0_HIGH                      _MK_ENUM_CONST(1)


// Register GPIO_IN_1  
#define GPIO_IN_1                       _MK_ADDR_CONST(0x34)
#define GPIO_IN_1_SECURE                        0x0
#define GPIO_IN_1_WORD_COUNT                    0x1
#define GPIO_IN_1_RESET_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_IN_1_RESET_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_IN_1_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_IN_1_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_IN_1_READ_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_IN_1_WRITE_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_IN_1_BIT_7_SHIFT                   _MK_SHIFT_CONST(7)
#define GPIO_IN_1_BIT_7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_1_BIT_7_SHIFT)
#define GPIO_IN_1_BIT_7_RANGE                   7:7
#define GPIO_IN_1_BIT_7_WOFFSET                 0x0
#define GPIO_IN_1_BIT_7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_1_BIT_7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_7_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_1_BIT_7_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_1_BIT_6_SHIFT                   _MK_SHIFT_CONST(6)
#define GPIO_IN_1_BIT_6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_1_BIT_6_SHIFT)
#define GPIO_IN_1_BIT_6_RANGE                   6:6
#define GPIO_IN_1_BIT_6_WOFFSET                 0x0
#define GPIO_IN_1_BIT_6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_1_BIT_6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_6_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_1_BIT_6_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_1_BIT_5_SHIFT                   _MK_SHIFT_CONST(5)
#define GPIO_IN_1_BIT_5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_1_BIT_5_SHIFT)
#define GPIO_IN_1_BIT_5_RANGE                   5:5
#define GPIO_IN_1_BIT_5_WOFFSET                 0x0
#define GPIO_IN_1_BIT_5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_1_BIT_5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_5_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_1_BIT_5_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_1_BIT_4_SHIFT                   _MK_SHIFT_CONST(4)
#define GPIO_IN_1_BIT_4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_1_BIT_4_SHIFT)
#define GPIO_IN_1_BIT_4_RANGE                   4:4
#define GPIO_IN_1_BIT_4_WOFFSET                 0x0
#define GPIO_IN_1_BIT_4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_1_BIT_4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_4_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_1_BIT_4_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_1_BIT_3_SHIFT                   _MK_SHIFT_CONST(3)
#define GPIO_IN_1_BIT_3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_1_BIT_3_SHIFT)
#define GPIO_IN_1_BIT_3_RANGE                   3:3
#define GPIO_IN_1_BIT_3_WOFFSET                 0x0
#define GPIO_IN_1_BIT_3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_1_BIT_3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_3_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_1_BIT_3_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_1_BIT_2_SHIFT                   _MK_SHIFT_CONST(2)
#define GPIO_IN_1_BIT_2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_1_BIT_2_SHIFT)
#define GPIO_IN_1_BIT_2_RANGE                   2:2
#define GPIO_IN_1_BIT_2_WOFFSET                 0x0
#define GPIO_IN_1_BIT_2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_1_BIT_2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_2_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_1_BIT_2_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_1_BIT_1_SHIFT                   _MK_SHIFT_CONST(1)
#define GPIO_IN_1_BIT_1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_1_BIT_1_SHIFT)
#define GPIO_IN_1_BIT_1_RANGE                   1:1
#define GPIO_IN_1_BIT_1_WOFFSET                 0x0
#define GPIO_IN_1_BIT_1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_1_BIT_1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_1_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_1_BIT_1_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_1_BIT_0_SHIFT                   _MK_SHIFT_CONST(0)
#define GPIO_IN_1_BIT_0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_1_BIT_0_SHIFT)
#define GPIO_IN_1_BIT_0_RANGE                   0:0
#define GPIO_IN_1_BIT_0_WOFFSET                 0x0
#define GPIO_IN_1_BIT_0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_1_BIT_0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_1_BIT_0_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_1_BIT_0_HIGH                    _MK_ENUM_CONST(1)


// Register GPIO_IN_2  
#define GPIO_IN_2                       _MK_ADDR_CONST(0x38)
#define GPIO_IN_2_SECURE                        0x0
#define GPIO_IN_2_WORD_COUNT                    0x1
#define GPIO_IN_2_RESET_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_IN_2_RESET_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_IN_2_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_IN_2_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_IN_2_READ_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_IN_2_WRITE_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_IN_2_BIT_7_SHIFT                   _MK_SHIFT_CONST(7)
#define GPIO_IN_2_BIT_7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_2_BIT_7_SHIFT)
#define GPIO_IN_2_BIT_7_RANGE                   7:7
#define GPIO_IN_2_BIT_7_WOFFSET                 0x0
#define GPIO_IN_2_BIT_7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_2_BIT_7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_7_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_2_BIT_7_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_2_BIT_6_SHIFT                   _MK_SHIFT_CONST(6)
#define GPIO_IN_2_BIT_6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_2_BIT_6_SHIFT)
#define GPIO_IN_2_BIT_6_RANGE                   6:6
#define GPIO_IN_2_BIT_6_WOFFSET                 0x0
#define GPIO_IN_2_BIT_6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_2_BIT_6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_6_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_2_BIT_6_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_2_BIT_5_SHIFT                   _MK_SHIFT_CONST(5)
#define GPIO_IN_2_BIT_5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_2_BIT_5_SHIFT)
#define GPIO_IN_2_BIT_5_RANGE                   5:5
#define GPIO_IN_2_BIT_5_WOFFSET                 0x0
#define GPIO_IN_2_BIT_5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_2_BIT_5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_5_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_2_BIT_5_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_2_BIT_4_SHIFT                   _MK_SHIFT_CONST(4)
#define GPIO_IN_2_BIT_4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_2_BIT_4_SHIFT)
#define GPIO_IN_2_BIT_4_RANGE                   4:4
#define GPIO_IN_2_BIT_4_WOFFSET                 0x0
#define GPIO_IN_2_BIT_4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_2_BIT_4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_4_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_2_BIT_4_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_2_BIT_3_SHIFT                   _MK_SHIFT_CONST(3)
#define GPIO_IN_2_BIT_3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_2_BIT_3_SHIFT)
#define GPIO_IN_2_BIT_3_RANGE                   3:3
#define GPIO_IN_2_BIT_3_WOFFSET                 0x0
#define GPIO_IN_2_BIT_3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_2_BIT_3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_3_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_2_BIT_3_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_2_BIT_2_SHIFT                   _MK_SHIFT_CONST(2)
#define GPIO_IN_2_BIT_2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_2_BIT_2_SHIFT)
#define GPIO_IN_2_BIT_2_RANGE                   2:2
#define GPIO_IN_2_BIT_2_WOFFSET                 0x0
#define GPIO_IN_2_BIT_2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_2_BIT_2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_2_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_2_BIT_2_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_2_BIT_1_SHIFT                   _MK_SHIFT_CONST(1)
#define GPIO_IN_2_BIT_1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_2_BIT_1_SHIFT)
#define GPIO_IN_2_BIT_1_RANGE                   1:1
#define GPIO_IN_2_BIT_1_WOFFSET                 0x0
#define GPIO_IN_2_BIT_1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_2_BIT_1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_1_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_2_BIT_1_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_2_BIT_0_SHIFT                   _MK_SHIFT_CONST(0)
#define GPIO_IN_2_BIT_0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_2_BIT_0_SHIFT)
#define GPIO_IN_2_BIT_0_RANGE                   0:0
#define GPIO_IN_2_BIT_0_WOFFSET                 0x0
#define GPIO_IN_2_BIT_0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_2_BIT_0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_2_BIT_0_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_2_BIT_0_HIGH                    _MK_ENUM_CONST(1)


// Register GPIO_IN_3  
#define GPIO_IN_3                       _MK_ADDR_CONST(0x3c)
#define GPIO_IN_3_SECURE                        0x0
#define GPIO_IN_3_WORD_COUNT                    0x1
#define GPIO_IN_3_RESET_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_IN_3_RESET_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_IN_3_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_IN_3_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_IN_3_READ_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_IN_3_WRITE_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_IN_3_BIT_7_SHIFT                   _MK_SHIFT_CONST(7)
#define GPIO_IN_3_BIT_7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_3_BIT_7_SHIFT)
#define GPIO_IN_3_BIT_7_RANGE                   7:7
#define GPIO_IN_3_BIT_7_WOFFSET                 0x0
#define GPIO_IN_3_BIT_7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_3_BIT_7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_7_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_3_BIT_7_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_3_BIT_6_SHIFT                   _MK_SHIFT_CONST(6)
#define GPIO_IN_3_BIT_6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_3_BIT_6_SHIFT)
#define GPIO_IN_3_BIT_6_RANGE                   6:6
#define GPIO_IN_3_BIT_6_WOFFSET                 0x0
#define GPIO_IN_3_BIT_6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_3_BIT_6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_6_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_3_BIT_6_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_3_BIT_5_SHIFT                   _MK_SHIFT_CONST(5)
#define GPIO_IN_3_BIT_5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_3_BIT_5_SHIFT)
#define GPIO_IN_3_BIT_5_RANGE                   5:5
#define GPIO_IN_3_BIT_5_WOFFSET                 0x0
#define GPIO_IN_3_BIT_5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_3_BIT_5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_5_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_3_BIT_5_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_3_BIT_4_SHIFT                   _MK_SHIFT_CONST(4)
#define GPIO_IN_3_BIT_4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_3_BIT_4_SHIFT)
#define GPIO_IN_3_BIT_4_RANGE                   4:4
#define GPIO_IN_3_BIT_4_WOFFSET                 0x0
#define GPIO_IN_3_BIT_4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_3_BIT_4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_4_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_3_BIT_4_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_3_BIT_3_SHIFT                   _MK_SHIFT_CONST(3)
#define GPIO_IN_3_BIT_3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_3_BIT_3_SHIFT)
#define GPIO_IN_3_BIT_3_RANGE                   3:3
#define GPIO_IN_3_BIT_3_WOFFSET                 0x0
#define GPIO_IN_3_BIT_3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_3_BIT_3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_3_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_3_BIT_3_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_3_BIT_2_SHIFT                   _MK_SHIFT_CONST(2)
#define GPIO_IN_3_BIT_2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_3_BIT_2_SHIFT)
#define GPIO_IN_3_BIT_2_RANGE                   2:2
#define GPIO_IN_3_BIT_2_WOFFSET                 0x0
#define GPIO_IN_3_BIT_2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_3_BIT_2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_2_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_3_BIT_2_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_3_BIT_1_SHIFT                   _MK_SHIFT_CONST(1)
#define GPIO_IN_3_BIT_1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_3_BIT_1_SHIFT)
#define GPIO_IN_3_BIT_1_RANGE                   1:1
#define GPIO_IN_3_BIT_1_WOFFSET                 0x0
#define GPIO_IN_3_BIT_1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_3_BIT_1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_1_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_3_BIT_1_HIGH                    _MK_ENUM_CONST(1)

#define GPIO_IN_3_BIT_0_SHIFT                   _MK_SHIFT_CONST(0)
#define GPIO_IN_3_BIT_0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_IN_3_BIT_0_SHIFT)
#define GPIO_IN_3_BIT_0_RANGE                   0:0
#define GPIO_IN_3_BIT_0_WOFFSET                 0x0
#define GPIO_IN_3_BIT_0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_IN_3_BIT_0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_IN_3_BIT_0_LOW                     _MK_ENUM_CONST(0)
#define GPIO_IN_3_BIT_0_HIGH                    _MK_ENUM_CONST(1)


// Register GPIO_INT_STA_0  
#define GPIO_INT_STA_0                  _MK_ADDR_CONST(0x40)
#define GPIO_INT_STA_0_SECURE                   0x0
#define GPIO_INT_STA_0_WORD_COUNT                       0x1
#define GPIO_INT_STA_0_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_0_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_0_WRITE_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_0_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_STA_0_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_0_BIT_7_SHIFT)
#define GPIO_INT_STA_0_BIT_7_RANGE                      7:7
#define GPIO_INT_STA_0_BIT_7_WOFFSET                    0x0
#define GPIO_INT_STA_0_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_0_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_7_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_0_BIT_7_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_0_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_STA_0_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_0_BIT_6_SHIFT)
#define GPIO_INT_STA_0_BIT_6_RANGE                      6:6
#define GPIO_INT_STA_0_BIT_6_WOFFSET                    0x0
#define GPIO_INT_STA_0_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_0_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_6_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_0_BIT_6_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_0_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_STA_0_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_0_BIT_5_SHIFT)
#define GPIO_INT_STA_0_BIT_5_RANGE                      5:5
#define GPIO_INT_STA_0_BIT_5_WOFFSET                    0x0
#define GPIO_INT_STA_0_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_0_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_5_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_0_BIT_5_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_0_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_STA_0_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_0_BIT_4_SHIFT)
#define GPIO_INT_STA_0_BIT_4_RANGE                      4:4
#define GPIO_INT_STA_0_BIT_4_WOFFSET                    0x0
#define GPIO_INT_STA_0_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_0_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_4_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_0_BIT_4_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_0_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_STA_0_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_0_BIT_3_SHIFT)
#define GPIO_INT_STA_0_BIT_3_RANGE                      3:3
#define GPIO_INT_STA_0_BIT_3_WOFFSET                    0x0
#define GPIO_INT_STA_0_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_0_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_3_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_0_BIT_3_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_0_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_STA_0_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_0_BIT_2_SHIFT)
#define GPIO_INT_STA_0_BIT_2_RANGE                      2:2
#define GPIO_INT_STA_0_BIT_2_WOFFSET                    0x0
#define GPIO_INT_STA_0_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_0_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_2_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_0_BIT_2_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_0_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_STA_0_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_0_BIT_1_SHIFT)
#define GPIO_INT_STA_0_BIT_1_RANGE                      1:1
#define GPIO_INT_STA_0_BIT_1_WOFFSET                    0x0
#define GPIO_INT_STA_0_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_0_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_1_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_0_BIT_1_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_0_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_STA_0_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_0_BIT_0_SHIFT)
#define GPIO_INT_STA_0_BIT_0_RANGE                      0:0
#define GPIO_INT_STA_0_BIT_0_WOFFSET                    0x0
#define GPIO_INT_STA_0_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_0_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_0_BIT_0_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_0_BIT_0_ACTIVE                     _MK_ENUM_CONST(1)


// Register GPIO_INT_STA  
#define GPIO_INT_STA                    _MK_ADDR_CONST(0x40)
#define GPIO_INT_STA_SECURE                     0x0
#define GPIO_INT_STA_WORD_COUNT                         0x1
#define GPIO_INT_STA_RESET_VAL                  _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_RESET_MASK                         _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_SW_DEFAULT_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_READ_MASK                  _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_WRITE_MASK                         _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_BIT_7_SHIFT                        _MK_SHIFT_CONST(7)
#define GPIO_INT_STA_BIT_7_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_STA_BIT_7_SHIFT)
#define GPIO_INT_STA_BIT_7_RANGE                        7:7
#define GPIO_INT_STA_BIT_7_WOFFSET                      0x0
#define GPIO_INT_STA_BIT_7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_BIT_7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_7_IN_ACTIVE                    _MK_ENUM_CONST(0)
#define GPIO_INT_STA_BIT_7_ACTIVE                       _MK_ENUM_CONST(1)

#define GPIO_INT_STA_BIT_6_SHIFT                        _MK_SHIFT_CONST(6)
#define GPIO_INT_STA_BIT_6_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_STA_BIT_6_SHIFT)
#define GPIO_INT_STA_BIT_6_RANGE                        6:6
#define GPIO_INT_STA_BIT_6_WOFFSET                      0x0
#define GPIO_INT_STA_BIT_6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_BIT_6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_6_IN_ACTIVE                    _MK_ENUM_CONST(0)
#define GPIO_INT_STA_BIT_6_ACTIVE                       _MK_ENUM_CONST(1)

#define GPIO_INT_STA_BIT_5_SHIFT                        _MK_SHIFT_CONST(5)
#define GPIO_INT_STA_BIT_5_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_STA_BIT_5_SHIFT)
#define GPIO_INT_STA_BIT_5_RANGE                        5:5
#define GPIO_INT_STA_BIT_5_WOFFSET                      0x0
#define GPIO_INT_STA_BIT_5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_BIT_5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_5_IN_ACTIVE                    _MK_ENUM_CONST(0)
#define GPIO_INT_STA_BIT_5_ACTIVE                       _MK_ENUM_CONST(1)

#define GPIO_INT_STA_BIT_4_SHIFT                        _MK_SHIFT_CONST(4)
#define GPIO_INT_STA_BIT_4_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_STA_BIT_4_SHIFT)
#define GPIO_INT_STA_BIT_4_RANGE                        4:4
#define GPIO_INT_STA_BIT_4_WOFFSET                      0x0
#define GPIO_INT_STA_BIT_4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_BIT_4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_4_IN_ACTIVE                    _MK_ENUM_CONST(0)
#define GPIO_INT_STA_BIT_4_ACTIVE                       _MK_ENUM_CONST(1)

#define GPIO_INT_STA_BIT_3_SHIFT                        _MK_SHIFT_CONST(3)
#define GPIO_INT_STA_BIT_3_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_STA_BIT_3_SHIFT)
#define GPIO_INT_STA_BIT_3_RANGE                        3:3
#define GPIO_INT_STA_BIT_3_WOFFSET                      0x0
#define GPIO_INT_STA_BIT_3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_BIT_3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_3_IN_ACTIVE                    _MK_ENUM_CONST(0)
#define GPIO_INT_STA_BIT_3_ACTIVE                       _MK_ENUM_CONST(1)

#define GPIO_INT_STA_BIT_2_SHIFT                        _MK_SHIFT_CONST(2)
#define GPIO_INT_STA_BIT_2_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_STA_BIT_2_SHIFT)
#define GPIO_INT_STA_BIT_2_RANGE                        2:2
#define GPIO_INT_STA_BIT_2_WOFFSET                      0x0
#define GPIO_INT_STA_BIT_2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_BIT_2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_2_IN_ACTIVE                    _MK_ENUM_CONST(0)
#define GPIO_INT_STA_BIT_2_ACTIVE                       _MK_ENUM_CONST(1)

#define GPIO_INT_STA_BIT_1_SHIFT                        _MK_SHIFT_CONST(1)
#define GPIO_INT_STA_BIT_1_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_STA_BIT_1_SHIFT)
#define GPIO_INT_STA_BIT_1_RANGE                        1:1
#define GPIO_INT_STA_BIT_1_WOFFSET                      0x0
#define GPIO_INT_STA_BIT_1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_BIT_1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_1_IN_ACTIVE                    _MK_ENUM_CONST(0)
#define GPIO_INT_STA_BIT_1_ACTIVE                       _MK_ENUM_CONST(1)

#define GPIO_INT_STA_BIT_0_SHIFT                        _MK_SHIFT_CONST(0)
#define GPIO_INT_STA_BIT_0_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_STA_BIT_0_SHIFT)
#define GPIO_INT_STA_BIT_0_RANGE                        0:0
#define GPIO_INT_STA_BIT_0_WOFFSET                      0x0
#define GPIO_INT_STA_BIT_0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_BIT_0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_BIT_0_IN_ACTIVE                    _MK_ENUM_CONST(0)
#define GPIO_INT_STA_BIT_0_ACTIVE                       _MK_ENUM_CONST(1)


// Register GPIO_INT_STA_1  
#define GPIO_INT_STA_1                  _MK_ADDR_CONST(0x44)
#define GPIO_INT_STA_1_SECURE                   0x0
#define GPIO_INT_STA_1_WORD_COUNT                       0x1
#define GPIO_INT_STA_1_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_1_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_1_WRITE_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_1_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_STA_1_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_1_BIT_7_SHIFT)
#define GPIO_INT_STA_1_BIT_7_RANGE                      7:7
#define GPIO_INT_STA_1_BIT_7_WOFFSET                    0x0
#define GPIO_INT_STA_1_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_1_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_7_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_1_BIT_7_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_1_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_STA_1_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_1_BIT_6_SHIFT)
#define GPIO_INT_STA_1_BIT_6_RANGE                      6:6
#define GPIO_INT_STA_1_BIT_6_WOFFSET                    0x0
#define GPIO_INT_STA_1_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_1_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_6_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_1_BIT_6_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_1_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_STA_1_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_1_BIT_5_SHIFT)
#define GPIO_INT_STA_1_BIT_5_RANGE                      5:5
#define GPIO_INT_STA_1_BIT_5_WOFFSET                    0x0
#define GPIO_INT_STA_1_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_1_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_5_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_1_BIT_5_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_1_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_STA_1_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_1_BIT_4_SHIFT)
#define GPIO_INT_STA_1_BIT_4_RANGE                      4:4
#define GPIO_INT_STA_1_BIT_4_WOFFSET                    0x0
#define GPIO_INT_STA_1_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_1_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_4_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_1_BIT_4_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_1_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_STA_1_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_1_BIT_3_SHIFT)
#define GPIO_INT_STA_1_BIT_3_RANGE                      3:3
#define GPIO_INT_STA_1_BIT_3_WOFFSET                    0x0
#define GPIO_INT_STA_1_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_1_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_3_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_1_BIT_3_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_1_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_STA_1_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_1_BIT_2_SHIFT)
#define GPIO_INT_STA_1_BIT_2_RANGE                      2:2
#define GPIO_INT_STA_1_BIT_2_WOFFSET                    0x0
#define GPIO_INT_STA_1_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_1_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_2_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_1_BIT_2_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_1_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_STA_1_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_1_BIT_1_SHIFT)
#define GPIO_INT_STA_1_BIT_1_RANGE                      1:1
#define GPIO_INT_STA_1_BIT_1_WOFFSET                    0x0
#define GPIO_INT_STA_1_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_1_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_1_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_1_BIT_1_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_1_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_STA_1_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_1_BIT_0_SHIFT)
#define GPIO_INT_STA_1_BIT_0_RANGE                      0:0
#define GPIO_INT_STA_1_BIT_0_WOFFSET                    0x0
#define GPIO_INT_STA_1_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_1_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_1_BIT_0_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_1_BIT_0_ACTIVE                     _MK_ENUM_CONST(1)


// Register GPIO_INT_STA_2  
#define GPIO_INT_STA_2                  _MK_ADDR_CONST(0x48)
#define GPIO_INT_STA_2_SECURE                   0x0
#define GPIO_INT_STA_2_WORD_COUNT                       0x1
#define GPIO_INT_STA_2_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_2_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_2_WRITE_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_2_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_STA_2_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_2_BIT_7_SHIFT)
#define GPIO_INT_STA_2_BIT_7_RANGE                      7:7
#define GPIO_INT_STA_2_BIT_7_WOFFSET                    0x0
#define GPIO_INT_STA_2_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_2_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_7_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_2_BIT_7_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_2_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_STA_2_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_2_BIT_6_SHIFT)
#define GPIO_INT_STA_2_BIT_6_RANGE                      6:6
#define GPIO_INT_STA_2_BIT_6_WOFFSET                    0x0
#define GPIO_INT_STA_2_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_2_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_6_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_2_BIT_6_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_2_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_STA_2_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_2_BIT_5_SHIFT)
#define GPIO_INT_STA_2_BIT_5_RANGE                      5:5
#define GPIO_INT_STA_2_BIT_5_WOFFSET                    0x0
#define GPIO_INT_STA_2_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_2_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_5_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_2_BIT_5_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_2_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_STA_2_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_2_BIT_4_SHIFT)
#define GPIO_INT_STA_2_BIT_4_RANGE                      4:4
#define GPIO_INT_STA_2_BIT_4_WOFFSET                    0x0
#define GPIO_INT_STA_2_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_2_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_4_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_2_BIT_4_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_2_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_STA_2_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_2_BIT_3_SHIFT)
#define GPIO_INT_STA_2_BIT_3_RANGE                      3:3
#define GPIO_INT_STA_2_BIT_3_WOFFSET                    0x0
#define GPIO_INT_STA_2_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_2_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_3_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_2_BIT_3_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_2_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_STA_2_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_2_BIT_2_SHIFT)
#define GPIO_INT_STA_2_BIT_2_RANGE                      2:2
#define GPIO_INT_STA_2_BIT_2_WOFFSET                    0x0
#define GPIO_INT_STA_2_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_2_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_2_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_2_BIT_2_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_2_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_STA_2_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_2_BIT_1_SHIFT)
#define GPIO_INT_STA_2_BIT_1_RANGE                      1:1
#define GPIO_INT_STA_2_BIT_1_WOFFSET                    0x0
#define GPIO_INT_STA_2_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_2_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_1_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_2_BIT_1_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_2_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_STA_2_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_2_BIT_0_SHIFT)
#define GPIO_INT_STA_2_BIT_0_RANGE                      0:0
#define GPIO_INT_STA_2_BIT_0_WOFFSET                    0x0
#define GPIO_INT_STA_2_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_2_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_2_BIT_0_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_2_BIT_0_ACTIVE                     _MK_ENUM_CONST(1)


// Register GPIO_INT_STA_3  
#define GPIO_INT_STA_3                  _MK_ADDR_CONST(0x4c)
#define GPIO_INT_STA_3_SECURE                   0x0
#define GPIO_INT_STA_3_WORD_COUNT                       0x1
#define GPIO_INT_STA_3_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_3_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_3_WRITE_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_STA_3_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_STA_3_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_3_BIT_7_SHIFT)
#define GPIO_INT_STA_3_BIT_7_RANGE                      7:7
#define GPIO_INT_STA_3_BIT_7_WOFFSET                    0x0
#define GPIO_INT_STA_3_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_3_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_7_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_3_BIT_7_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_3_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_STA_3_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_3_BIT_6_SHIFT)
#define GPIO_INT_STA_3_BIT_6_RANGE                      6:6
#define GPIO_INT_STA_3_BIT_6_WOFFSET                    0x0
#define GPIO_INT_STA_3_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_3_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_6_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_3_BIT_6_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_3_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_STA_3_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_3_BIT_5_SHIFT)
#define GPIO_INT_STA_3_BIT_5_RANGE                      5:5
#define GPIO_INT_STA_3_BIT_5_WOFFSET                    0x0
#define GPIO_INT_STA_3_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_3_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_5_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_3_BIT_5_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_3_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_STA_3_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_3_BIT_4_SHIFT)
#define GPIO_INT_STA_3_BIT_4_RANGE                      4:4
#define GPIO_INT_STA_3_BIT_4_WOFFSET                    0x0
#define GPIO_INT_STA_3_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_3_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_4_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_3_BIT_4_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_3_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_STA_3_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_3_BIT_3_SHIFT)
#define GPIO_INT_STA_3_BIT_3_RANGE                      3:3
#define GPIO_INT_STA_3_BIT_3_WOFFSET                    0x0
#define GPIO_INT_STA_3_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_3_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_3_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_3_BIT_3_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_3_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_STA_3_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_3_BIT_2_SHIFT)
#define GPIO_INT_STA_3_BIT_2_RANGE                      2:2
#define GPIO_INT_STA_3_BIT_2_WOFFSET                    0x0
#define GPIO_INT_STA_3_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_3_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_2_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_3_BIT_2_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_3_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_STA_3_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_3_BIT_1_SHIFT)
#define GPIO_INT_STA_3_BIT_1_RANGE                      1:1
#define GPIO_INT_STA_3_BIT_1_WOFFSET                    0x0
#define GPIO_INT_STA_3_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_3_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_1_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_3_BIT_1_ACTIVE                     _MK_ENUM_CONST(1)

#define GPIO_INT_STA_3_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_STA_3_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_STA_3_BIT_0_SHIFT)
#define GPIO_INT_STA_3_BIT_0_RANGE                      0:0
#define GPIO_INT_STA_3_BIT_0_WOFFSET                    0x0
#define GPIO_INT_STA_3_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_STA_3_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_STA_3_BIT_0_IN_ACTIVE                  _MK_ENUM_CONST(0)
#define GPIO_INT_STA_3_BIT_0_ACTIVE                     _MK_ENUM_CONST(1)


// Register GPIO_INT_ENB_0  
#define GPIO_INT_ENB_0                  _MK_ADDR_CONST(0x50)
#define GPIO_INT_ENB_0_SECURE                   0x0
#define GPIO_INT_ENB_0_WORD_COUNT                       0x1
#define GPIO_INT_ENB_0_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_0_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_0_WRITE_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_0_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_ENB_0_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_0_BIT_7_SHIFT)
#define GPIO_INT_ENB_0_BIT_7_RANGE                      7:7
#define GPIO_INT_ENB_0_BIT_7_WOFFSET                    0x0
#define GPIO_INT_ENB_0_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_0_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_7_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_0_BIT_7_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_0_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_ENB_0_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_0_BIT_6_SHIFT)
#define GPIO_INT_ENB_0_BIT_6_RANGE                      6:6
#define GPIO_INT_ENB_0_BIT_6_WOFFSET                    0x0
#define GPIO_INT_ENB_0_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_0_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_6_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_0_BIT_6_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_0_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_ENB_0_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_0_BIT_5_SHIFT)
#define GPIO_INT_ENB_0_BIT_5_RANGE                      5:5
#define GPIO_INT_ENB_0_BIT_5_WOFFSET                    0x0
#define GPIO_INT_ENB_0_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_0_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_5_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_0_BIT_5_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_0_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_ENB_0_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_0_BIT_4_SHIFT)
#define GPIO_INT_ENB_0_BIT_4_RANGE                      4:4
#define GPIO_INT_ENB_0_BIT_4_WOFFSET                    0x0
#define GPIO_INT_ENB_0_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_0_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_4_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_0_BIT_4_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_0_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_ENB_0_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_0_BIT_3_SHIFT)
#define GPIO_INT_ENB_0_BIT_3_RANGE                      3:3
#define GPIO_INT_ENB_0_BIT_3_WOFFSET                    0x0
#define GPIO_INT_ENB_0_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_0_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_3_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_0_BIT_3_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_0_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_ENB_0_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_0_BIT_2_SHIFT)
#define GPIO_INT_ENB_0_BIT_2_RANGE                      2:2
#define GPIO_INT_ENB_0_BIT_2_WOFFSET                    0x0
#define GPIO_INT_ENB_0_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_0_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_2_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_0_BIT_2_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_0_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_ENB_0_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_0_BIT_1_SHIFT)
#define GPIO_INT_ENB_0_BIT_1_RANGE                      1:1
#define GPIO_INT_ENB_0_BIT_1_WOFFSET                    0x0
#define GPIO_INT_ENB_0_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_0_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_1_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_0_BIT_1_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_0_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_ENB_0_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_0_BIT_0_SHIFT)
#define GPIO_INT_ENB_0_BIT_0_RANGE                      0:0
#define GPIO_INT_ENB_0_BIT_0_WOFFSET                    0x0
#define GPIO_INT_ENB_0_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_0_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_0_BIT_0_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_0_BIT_0_ENABLE                     _MK_ENUM_CONST(1)


// Register GPIO_INT_ENB  
#define GPIO_INT_ENB                    _MK_ADDR_CONST(0x50)
#define GPIO_INT_ENB_SECURE                     0x0
#define GPIO_INT_ENB_WORD_COUNT                         0x1
#define GPIO_INT_ENB_RESET_VAL                  _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_RESET_MASK                         _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_SW_DEFAULT_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_READ_MASK                  _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_WRITE_MASK                         _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_BIT_7_SHIFT                        _MK_SHIFT_CONST(7)
#define GPIO_INT_ENB_BIT_7_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_ENB_BIT_7_SHIFT)
#define GPIO_INT_ENB_BIT_7_RANGE                        7:7
#define GPIO_INT_ENB_BIT_7_WOFFSET                      0x0
#define GPIO_INT_ENB_BIT_7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_BIT_7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_7_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_BIT_7_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_BIT_6_SHIFT                        _MK_SHIFT_CONST(6)
#define GPIO_INT_ENB_BIT_6_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_ENB_BIT_6_SHIFT)
#define GPIO_INT_ENB_BIT_6_RANGE                        6:6
#define GPIO_INT_ENB_BIT_6_WOFFSET                      0x0
#define GPIO_INT_ENB_BIT_6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_BIT_6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_6_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_BIT_6_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_BIT_5_SHIFT                        _MK_SHIFT_CONST(5)
#define GPIO_INT_ENB_BIT_5_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_ENB_BIT_5_SHIFT)
#define GPIO_INT_ENB_BIT_5_RANGE                        5:5
#define GPIO_INT_ENB_BIT_5_WOFFSET                      0x0
#define GPIO_INT_ENB_BIT_5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_BIT_5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_5_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_BIT_5_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_BIT_4_SHIFT                        _MK_SHIFT_CONST(4)
#define GPIO_INT_ENB_BIT_4_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_ENB_BIT_4_SHIFT)
#define GPIO_INT_ENB_BIT_4_RANGE                        4:4
#define GPIO_INT_ENB_BIT_4_WOFFSET                      0x0
#define GPIO_INT_ENB_BIT_4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_BIT_4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_4_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_BIT_4_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_BIT_3_SHIFT                        _MK_SHIFT_CONST(3)
#define GPIO_INT_ENB_BIT_3_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_ENB_BIT_3_SHIFT)
#define GPIO_INT_ENB_BIT_3_RANGE                        3:3
#define GPIO_INT_ENB_BIT_3_WOFFSET                      0x0
#define GPIO_INT_ENB_BIT_3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_BIT_3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_3_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_BIT_3_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_BIT_2_SHIFT                        _MK_SHIFT_CONST(2)
#define GPIO_INT_ENB_BIT_2_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_ENB_BIT_2_SHIFT)
#define GPIO_INT_ENB_BIT_2_RANGE                        2:2
#define GPIO_INT_ENB_BIT_2_WOFFSET                      0x0
#define GPIO_INT_ENB_BIT_2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_BIT_2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_2_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_BIT_2_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_BIT_1_SHIFT                        _MK_SHIFT_CONST(1)
#define GPIO_INT_ENB_BIT_1_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_ENB_BIT_1_SHIFT)
#define GPIO_INT_ENB_BIT_1_RANGE                        1:1
#define GPIO_INT_ENB_BIT_1_WOFFSET                      0x0
#define GPIO_INT_ENB_BIT_1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_BIT_1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_1_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_BIT_1_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_BIT_0_SHIFT                        _MK_SHIFT_CONST(0)
#define GPIO_INT_ENB_BIT_0_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_ENB_BIT_0_SHIFT)
#define GPIO_INT_ENB_BIT_0_RANGE                        0:0
#define GPIO_INT_ENB_BIT_0_WOFFSET                      0x0
#define GPIO_INT_ENB_BIT_0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_BIT_0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_BIT_0_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_BIT_0_ENABLE                       _MK_ENUM_CONST(1)


// Register GPIO_INT_ENB_1  
#define GPIO_INT_ENB_1                  _MK_ADDR_CONST(0x54)
#define GPIO_INT_ENB_1_SECURE                   0x0
#define GPIO_INT_ENB_1_WORD_COUNT                       0x1
#define GPIO_INT_ENB_1_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_1_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_1_WRITE_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_1_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_ENB_1_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_1_BIT_7_SHIFT)
#define GPIO_INT_ENB_1_BIT_7_RANGE                      7:7
#define GPIO_INT_ENB_1_BIT_7_WOFFSET                    0x0
#define GPIO_INT_ENB_1_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_1_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_7_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_1_BIT_7_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_1_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_ENB_1_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_1_BIT_6_SHIFT)
#define GPIO_INT_ENB_1_BIT_6_RANGE                      6:6
#define GPIO_INT_ENB_1_BIT_6_WOFFSET                    0x0
#define GPIO_INT_ENB_1_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_1_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_6_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_1_BIT_6_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_1_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_ENB_1_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_1_BIT_5_SHIFT)
#define GPIO_INT_ENB_1_BIT_5_RANGE                      5:5
#define GPIO_INT_ENB_1_BIT_5_WOFFSET                    0x0
#define GPIO_INT_ENB_1_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_1_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_5_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_1_BIT_5_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_1_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_ENB_1_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_1_BIT_4_SHIFT)
#define GPIO_INT_ENB_1_BIT_4_RANGE                      4:4
#define GPIO_INT_ENB_1_BIT_4_WOFFSET                    0x0
#define GPIO_INT_ENB_1_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_1_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_4_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_1_BIT_4_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_1_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_ENB_1_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_1_BIT_3_SHIFT)
#define GPIO_INT_ENB_1_BIT_3_RANGE                      3:3
#define GPIO_INT_ENB_1_BIT_3_WOFFSET                    0x0
#define GPIO_INT_ENB_1_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_1_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_3_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_1_BIT_3_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_1_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_ENB_1_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_1_BIT_2_SHIFT)
#define GPIO_INT_ENB_1_BIT_2_RANGE                      2:2
#define GPIO_INT_ENB_1_BIT_2_WOFFSET                    0x0
#define GPIO_INT_ENB_1_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_1_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_2_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_1_BIT_2_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_1_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_ENB_1_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_1_BIT_1_SHIFT)
#define GPIO_INT_ENB_1_BIT_1_RANGE                      1:1
#define GPIO_INT_ENB_1_BIT_1_WOFFSET                    0x0
#define GPIO_INT_ENB_1_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_1_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_1_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_1_BIT_1_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_1_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_ENB_1_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_1_BIT_0_SHIFT)
#define GPIO_INT_ENB_1_BIT_0_RANGE                      0:0
#define GPIO_INT_ENB_1_BIT_0_WOFFSET                    0x0
#define GPIO_INT_ENB_1_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_1_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_1_BIT_0_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_1_BIT_0_ENABLE                     _MK_ENUM_CONST(1)


// Register GPIO_INT_ENB_2  
#define GPIO_INT_ENB_2                  _MK_ADDR_CONST(0x58)
#define GPIO_INT_ENB_2_SECURE                   0x0
#define GPIO_INT_ENB_2_WORD_COUNT                       0x1
#define GPIO_INT_ENB_2_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_2_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_2_WRITE_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_2_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_ENB_2_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_2_BIT_7_SHIFT)
#define GPIO_INT_ENB_2_BIT_7_RANGE                      7:7
#define GPIO_INT_ENB_2_BIT_7_WOFFSET                    0x0
#define GPIO_INT_ENB_2_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_2_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_7_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_2_BIT_7_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_2_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_ENB_2_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_2_BIT_6_SHIFT)
#define GPIO_INT_ENB_2_BIT_6_RANGE                      6:6
#define GPIO_INT_ENB_2_BIT_6_WOFFSET                    0x0
#define GPIO_INT_ENB_2_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_2_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_6_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_2_BIT_6_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_2_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_ENB_2_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_2_BIT_5_SHIFT)
#define GPIO_INT_ENB_2_BIT_5_RANGE                      5:5
#define GPIO_INT_ENB_2_BIT_5_WOFFSET                    0x0
#define GPIO_INT_ENB_2_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_2_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_5_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_2_BIT_5_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_2_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_ENB_2_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_2_BIT_4_SHIFT)
#define GPIO_INT_ENB_2_BIT_4_RANGE                      4:4
#define GPIO_INT_ENB_2_BIT_4_WOFFSET                    0x0
#define GPIO_INT_ENB_2_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_2_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_4_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_2_BIT_4_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_2_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_ENB_2_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_2_BIT_3_SHIFT)
#define GPIO_INT_ENB_2_BIT_3_RANGE                      3:3
#define GPIO_INT_ENB_2_BIT_3_WOFFSET                    0x0
#define GPIO_INT_ENB_2_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_2_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_3_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_2_BIT_3_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_2_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_ENB_2_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_2_BIT_2_SHIFT)
#define GPIO_INT_ENB_2_BIT_2_RANGE                      2:2
#define GPIO_INT_ENB_2_BIT_2_WOFFSET                    0x0
#define GPIO_INT_ENB_2_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_2_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_2_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_2_BIT_2_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_2_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_ENB_2_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_2_BIT_1_SHIFT)
#define GPIO_INT_ENB_2_BIT_1_RANGE                      1:1
#define GPIO_INT_ENB_2_BIT_1_WOFFSET                    0x0
#define GPIO_INT_ENB_2_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_2_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_1_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_2_BIT_1_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_2_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_ENB_2_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_2_BIT_0_SHIFT)
#define GPIO_INT_ENB_2_BIT_0_RANGE                      0:0
#define GPIO_INT_ENB_2_BIT_0_WOFFSET                    0x0
#define GPIO_INT_ENB_2_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_2_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_2_BIT_0_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_2_BIT_0_ENABLE                     _MK_ENUM_CONST(1)


// Register GPIO_INT_ENB_3  
#define GPIO_INT_ENB_3                  _MK_ADDR_CONST(0x5c)
#define GPIO_INT_ENB_3_SECURE                   0x0
#define GPIO_INT_ENB_3_WORD_COUNT                       0x1
#define GPIO_INT_ENB_3_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_3_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_3_WRITE_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_ENB_3_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_ENB_3_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_3_BIT_7_SHIFT)
#define GPIO_INT_ENB_3_BIT_7_RANGE                      7:7
#define GPIO_INT_ENB_3_BIT_7_WOFFSET                    0x0
#define GPIO_INT_ENB_3_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_3_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_7_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_3_BIT_7_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_3_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_ENB_3_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_3_BIT_6_SHIFT)
#define GPIO_INT_ENB_3_BIT_6_RANGE                      6:6
#define GPIO_INT_ENB_3_BIT_6_WOFFSET                    0x0
#define GPIO_INT_ENB_3_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_3_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_6_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_3_BIT_6_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_3_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_ENB_3_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_3_BIT_5_SHIFT)
#define GPIO_INT_ENB_3_BIT_5_RANGE                      5:5
#define GPIO_INT_ENB_3_BIT_5_WOFFSET                    0x0
#define GPIO_INT_ENB_3_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_3_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_5_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_3_BIT_5_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_3_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_ENB_3_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_3_BIT_4_SHIFT)
#define GPIO_INT_ENB_3_BIT_4_RANGE                      4:4
#define GPIO_INT_ENB_3_BIT_4_WOFFSET                    0x0
#define GPIO_INT_ENB_3_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_3_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_4_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_3_BIT_4_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_3_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_ENB_3_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_3_BIT_3_SHIFT)
#define GPIO_INT_ENB_3_BIT_3_RANGE                      3:3
#define GPIO_INT_ENB_3_BIT_3_WOFFSET                    0x0
#define GPIO_INT_ENB_3_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_3_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_3_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_3_BIT_3_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_3_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_ENB_3_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_3_BIT_2_SHIFT)
#define GPIO_INT_ENB_3_BIT_2_RANGE                      2:2
#define GPIO_INT_ENB_3_BIT_2_WOFFSET                    0x0
#define GPIO_INT_ENB_3_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_3_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_2_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_3_BIT_2_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_3_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_ENB_3_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_3_BIT_1_SHIFT)
#define GPIO_INT_ENB_3_BIT_1_RANGE                      1:1
#define GPIO_INT_ENB_3_BIT_1_WOFFSET                    0x0
#define GPIO_INT_ENB_3_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_3_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_1_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_3_BIT_1_ENABLE                     _MK_ENUM_CONST(1)

#define GPIO_INT_ENB_3_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_ENB_3_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_ENB_3_BIT_0_SHIFT)
#define GPIO_INT_ENB_3_BIT_0_RANGE                      0:0
#define GPIO_INT_ENB_3_BIT_0_WOFFSET                    0x0
#define GPIO_INT_ENB_3_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_ENB_3_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_ENB_3_BIT_0_DISABLE                    _MK_ENUM_CONST(0)
#define GPIO_INT_ENB_3_BIT_0_ENABLE                     _MK_ENUM_CONST(1)


// Register GPIO_INT_LVL_0  
#define GPIO_INT_LVL_0                  _MK_ADDR_CONST(0x60)
#define GPIO_INT_LVL_0_SECURE                   0x0
#define GPIO_INT_LVL_0_WORD_COUNT                       0x1
#define GPIO_INT_LVL_0_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_RESET_MASK                       _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_0_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_READ_MASK                        _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_0_WRITE_MASK                       _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_0_DELTA_7_SHIFT                    _MK_SHIFT_CONST(23)
#define GPIO_INT_LVL_0_DELTA_7_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_DELTA_7_SHIFT)
#define GPIO_INT_LVL_0_DELTA_7_RANGE                    23:23
#define GPIO_INT_LVL_0_DELTA_7_WOFFSET                  0x0
#define GPIO_INT_LVL_0_DELTA_7_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_7_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_DELTA_7_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_7_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_0_DELTA_6_SHIFT                    _MK_SHIFT_CONST(22)
#define GPIO_INT_LVL_0_DELTA_6_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_DELTA_6_SHIFT)
#define GPIO_INT_LVL_0_DELTA_6_RANGE                    22:22
#define GPIO_INT_LVL_0_DELTA_6_WOFFSET                  0x0
#define GPIO_INT_LVL_0_DELTA_6_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_6_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_DELTA_6_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_6_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_0_DELTA_5_SHIFT                    _MK_SHIFT_CONST(21)
#define GPIO_INT_LVL_0_DELTA_5_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_DELTA_5_SHIFT)
#define GPIO_INT_LVL_0_DELTA_5_RANGE                    21:21
#define GPIO_INT_LVL_0_DELTA_5_WOFFSET                  0x0
#define GPIO_INT_LVL_0_DELTA_5_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_5_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_DELTA_5_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_5_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_0_DELTA_4_SHIFT                    _MK_SHIFT_CONST(20)
#define GPIO_INT_LVL_0_DELTA_4_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_DELTA_4_SHIFT)
#define GPIO_INT_LVL_0_DELTA_4_RANGE                    20:20
#define GPIO_INT_LVL_0_DELTA_4_WOFFSET                  0x0
#define GPIO_INT_LVL_0_DELTA_4_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_4_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_DELTA_4_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_4_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_0_DELTA_3_SHIFT                    _MK_SHIFT_CONST(19)
#define GPIO_INT_LVL_0_DELTA_3_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_DELTA_3_SHIFT)
#define GPIO_INT_LVL_0_DELTA_3_RANGE                    19:19
#define GPIO_INT_LVL_0_DELTA_3_WOFFSET                  0x0
#define GPIO_INT_LVL_0_DELTA_3_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_3_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_DELTA_3_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_0_DELTA_2_SHIFT                    _MK_SHIFT_CONST(18)
#define GPIO_INT_LVL_0_DELTA_2_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_DELTA_2_SHIFT)
#define GPIO_INT_LVL_0_DELTA_2_RANGE                    18:18
#define GPIO_INT_LVL_0_DELTA_2_WOFFSET                  0x0
#define GPIO_INT_LVL_0_DELTA_2_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_2_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_DELTA_2_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_0_DELTA_1_SHIFT                    _MK_SHIFT_CONST(17)
#define GPIO_INT_LVL_0_DELTA_1_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_DELTA_1_SHIFT)
#define GPIO_INT_LVL_0_DELTA_1_RANGE                    17:17
#define GPIO_INT_LVL_0_DELTA_1_WOFFSET                  0x0
#define GPIO_INT_LVL_0_DELTA_1_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_1_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_DELTA_1_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_0_DELTA_0_SHIFT                    _MK_SHIFT_CONST(16)
#define GPIO_INT_LVL_0_DELTA_0_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_DELTA_0_SHIFT)
#define GPIO_INT_LVL_0_DELTA_0_RANGE                    16:16
#define GPIO_INT_LVL_0_DELTA_0_WOFFSET                  0x0
#define GPIO_INT_LVL_0_DELTA_0_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_0_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_DELTA_0_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_DELTA_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_0_EDGE_7_SHIFT                     _MK_SHIFT_CONST(15)
#define GPIO_INT_LVL_0_EDGE_7_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_EDGE_7_SHIFT)
#define GPIO_INT_LVL_0_EDGE_7_RANGE                     15:15
#define GPIO_INT_LVL_0_EDGE_7_WOFFSET                   0x0
#define GPIO_INT_LVL_0_EDGE_7_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_7_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_EDGE_7_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_7_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_0_EDGE_6_SHIFT                     _MK_SHIFT_CONST(14)
#define GPIO_INT_LVL_0_EDGE_6_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_EDGE_6_SHIFT)
#define GPIO_INT_LVL_0_EDGE_6_RANGE                     14:14
#define GPIO_INT_LVL_0_EDGE_6_WOFFSET                   0x0
#define GPIO_INT_LVL_0_EDGE_6_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_6_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_EDGE_6_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_6_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_0_EDGE_5_SHIFT                     _MK_SHIFT_CONST(13)
#define GPIO_INT_LVL_0_EDGE_5_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_EDGE_5_SHIFT)
#define GPIO_INT_LVL_0_EDGE_5_RANGE                     13:13
#define GPIO_INT_LVL_0_EDGE_5_WOFFSET                   0x0
#define GPIO_INT_LVL_0_EDGE_5_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_5_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_EDGE_5_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_5_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_0_EDGE_4_SHIFT                     _MK_SHIFT_CONST(12)
#define GPIO_INT_LVL_0_EDGE_4_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_EDGE_4_SHIFT)
#define GPIO_INT_LVL_0_EDGE_4_RANGE                     12:12
#define GPIO_INT_LVL_0_EDGE_4_WOFFSET                   0x0
#define GPIO_INT_LVL_0_EDGE_4_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_4_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_EDGE_4_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_4_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_0_EDGE_3_SHIFT                     _MK_SHIFT_CONST(11)
#define GPIO_INT_LVL_0_EDGE_3_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_EDGE_3_SHIFT)
#define GPIO_INT_LVL_0_EDGE_3_RANGE                     11:11
#define GPIO_INT_LVL_0_EDGE_3_WOFFSET                   0x0
#define GPIO_INT_LVL_0_EDGE_3_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_3_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_EDGE_3_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_0_EDGE_2_SHIFT                     _MK_SHIFT_CONST(10)
#define GPIO_INT_LVL_0_EDGE_2_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_EDGE_2_SHIFT)
#define GPIO_INT_LVL_0_EDGE_2_RANGE                     10:10
#define GPIO_INT_LVL_0_EDGE_2_WOFFSET                   0x0
#define GPIO_INT_LVL_0_EDGE_2_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_2_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_EDGE_2_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_0_EDGE_1_SHIFT                     _MK_SHIFT_CONST(9)
#define GPIO_INT_LVL_0_EDGE_1_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_EDGE_1_SHIFT)
#define GPIO_INT_LVL_0_EDGE_1_RANGE                     9:9
#define GPIO_INT_LVL_0_EDGE_1_WOFFSET                   0x0
#define GPIO_INT_LVL_0_EDGE_1_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_1_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_EDGE_1_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_0_EDGE_0_SHIFT                     _MK_SHIFT_CONST(8)
#define GPIO_INT_LVL_0_EDGE_0_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_EDGE_0_SHIFT)
#define GPIO_INT_LVL_0_EDGE_0_RANGE                     8:8
#define GPIO_INT_LVL_0_EDGE_0_WOFFSET                   0x0
#define GPIO_INT_LVL_0_EDGE_0_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_0_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_EDGE_0_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_EDGE_0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_0_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_LVL_0_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_BIT_7_SHIFT)
#define GPIO_INT_LVL_0_BIT_7_RANGE                      7:7
#define GPIO_INT_LVL_0_BIT_7_WOFFSET                    0x0
#define GPIO_INT_LVL_0_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_7_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_0_BIT_7_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_0_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_LVL_0_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_BIT_6_SHIFT)
#define GPIO_INT_LVL_0_BIT_6_RANGE                      6:6
#define GPIO_INT_LVL_0_BIT_6_WOFFSET                    0x0
#define GPIO_INT_LVL_0_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_6_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_0_BIT_6_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_0_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_LVL_0_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_BIT_5_SHIFT)
#define GPIO_INT_LVL_0_BIT_5_RANGE                      5:5
#define GPIO_INT_LVL_0_BIT_5_WOFFSET                    0x0
#define GPIO_INT_LVL_0_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_5_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_0_BIT_5_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_0_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_LVL_0_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_BIT_4_SHIFT)
#define GPIO_INT_LVL_0_BIT_4_RANGE                      4:4
#define GPIO_INT_LVL_0_BIT_4_WOFFSET                    0x0
#define GPIO_INT_LVL_0_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_4_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_0_BIT_4_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_0_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_LVL_0_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_BIT_3_SHIFT)
#define GPIO_INT_LVL_0_BIT_3_RANGE                      3:3
#define GPIO_INT_LVL_0_BIT_3_WOFFSET                    0x0
#define GPIO_INT_LVL_0_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_3_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_0_BIT_3_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_0_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_LVL_0_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_BIT_2_SHIFT)
#define GPIO_INT_LVL_0_BIT_2_RANGE                      2:2
#define GPIO_INT_LVL_0_BIT_2_WOFFSET                    0x0
#define GPIO_INT_LVL_0_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_2_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_0_BIT_2_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_0_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_LVL_0_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_BIT_1_SHIFT)
#define GPIO_INT_LVL_0_BIT_1_RANGE                      1:1
#define GPIO_INT_LVL_0_BIT_1_WOFFSET                    0x0
#define GPIO_INT_LVL_0_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_1_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_0_BIT_1_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_0_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_LVL_0_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_0_BIT_0_SHIFT)
#define GPIO_INT_LVL_0_BIT_0_RANGE                      0:0
#define GPIO_INT_LVL_0_BIT_0_WOFFSET                    0x0
#define GPIO_INT_LVL_0_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_0_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_0_BIT_0_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_0_BIT_0_HIGH                       _MK_ENUM_CONST(1)


// Register GPIO_INT_LVL  
#define GPIO_INT_LVL                    _MK_ADDR_CONST(0x60)
#define GPIO_INT_LVL_SECURE                     0x0
#define GPIO_INT_LVL_WORD_COUNT                         0x1
#define GPIO_INT_LVL_RESET_VAL                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_RESET_MASK                         _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_SW_DEFAULT_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_READ_MASK                  _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_WRITE_MASK                         _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_DELTA_7_SHIFT                      _MK_SHIFT_CONST(23)
#define GPIO_INT_LVL_DELTA_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_DELTA_7_SHIFT)
#define GPIO_INT_LVL_DELTA_7_RANGE                      23:23
#define GPIO_INT_LVL_DELTA_7_WOFFSET                    0x0
#define GPIO_INT_LVL_DELTA_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_DELTA_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_DELTA_6_SHIFT                      _MK_SHIFT_CONST(22)
#define GPIO_INT_LVL_DELTA_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_DELTA_6_SHIFT)
#define GPIO_INT_LVL_DELTA_6_RANGE                      22:22
#define GPIO_INT_LVL_DELTA_6_WOFFSET                    0x0
#define GPIO_INT_LVL_DELTA_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_DELTA_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_DELTA_5_SHIFT                      _MK_SHIFT_CONST(21)
#define GPIO_INT_LVL_DELTA_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_DELTA_5_SHIFT)
#define GPIO_INT_LVL_DELTA_5_RANGE                      21:21
#define GPIO_INT_LVL_DELTA_5_WOFFSET                    0x0
#define GPIO_INT_LVL_DELTA_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_DELTA_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_DELTA_4_SHIFT                      _MK_SHIFT_CONST(20)
#define GPIO_INT_LVL_DELTA_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_DELTA_4_SHIFT)
#define GPIO_INT_LVL_DELTA_4_RANGE                      20:20
#define GPIO_INT_LVL_DELTA_4_WOFFSET                    0x0
#define GPIO_INT_LVL_DELTA_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_DELTA_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_DELTA_3_SHIFT                      _MK_SHIFT_CONST(19)
#define GPIO_INT_LVL_DELTA_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_DELTA_3_SHIFT)
#define GPIO_INT_LVL_DELTA_3_RANGE                      19:19
#define GPIO_INT_LVL_DELTA_3_WOFFSET                    0x0
#define GPIO_INT_LVL_DELTA_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_DELTA_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_DELTA_2_SHIFT                      _MK_SHIFT_CONST(18)
#define GPIO_INT_LVL_DELTA_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_DELTA_2_SHIFT)
#define GPIO_INT_LVL_DELTA_2_RANGE                      18:18
#define GPIO_INT_LVL_DELTA_2_WOFFSET                    0x0
#define GPIO_INT_LVL_DELTA_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_DELTA_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_DELTA_1_SHIFT                      _MK_SHIFT_CONST(17)
#define GPIO_INT_LVL_DELTA_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_DELTA_1_SHIFT)
#define GPIO_INT_LVL_DELTA_1_RANGE                      17:17
#define GPIO_INT_LVL_DELTA_1_WOFFSET                    0x0
#define GPIO_INT_LVL_DELTA_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_DELTA_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_DELTA_0_SHIFT                      _MK_SHIFT_CONST(16)
#define GPIO_INT_LVL_DELTA_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_DELTA_0_SHIFT)
#define GPIO_INT_LVL_DELTA_0_RANGE                      16:16
#define GPIO_INT_LVL_DELTA_0_WOFFSET                    0x0
#define GPIO_INT_LVL_DELTA_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_DELTA_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_DELTA_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_EDGE_7_SHIFT                       _MK_SHIFT_CONST(15)
#define GPIO_INT_LVL_EDGE_7_FIELD                       _MK_FIELD_CONST(0x1, GPIO_INT_LVL_EDGE_7_SHIFT)
#define GPIO_INT_LVL_EDGE_7_RANGE                       15:15
#define GPIO_INT_LVL_EDGE_7_WOFFSET                     0x0
#define GPIO_INT_LVL_EDGE_7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_EDGE_7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_EDGE_6_SHIFT                       _MK_SHIFT_CONST(14)
#define GPIO_INT_LVL_EDGE_6_FIELD                       _MK_FIELD_CONST(0x1, GPIO_INT_LVL_EDGE_6_SHIFT)
#define GPIO_INT_LVL_EDGE_6_RANGE                       14:14
#define GPIO_INT_LVL_EDGE_6_WOFFSET                     0x0
#define GPIO_INT_LVL_EDGE_6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_EDGE_6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_EDGE_5_SHIFT                       _MK_SHIFT_CONST(13)
#define GPIO_INT_LVL_EDGE_5_FIELD                       _MK_FIELD_CONST(0x1, GPIO_INT_LVL_EDGE_5_SHIFT)
#define GPIO_INT_LVL_EDGE_5_RANGE                       13:13
#define GPIO_INT_LVL_EDGE_5_WOFFSET                     0x0
#define GPIO_INT_LVL_EDGE_5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_EDGE_5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_EDGE_4_SHIFT                       _MK_SHIFT_CONST(12)
#define GPIO_INT_LVL_EDGE_4_FIELD                       _MK_FIELD_CONST(0x1, GPIO_INT_LVL_EDGE_4_SHIFT)
#define GPIO_INT_LVL_EDGE_4_RANGE                       12:12
#define GPIO_INT_LVL_EDGE_4_WOFFSET                     0x0
#define GPIO_INT_LVL_EDGE_4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_EDGE_4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_EDGE_3_SHIFT                       _MK_SHIFT_CONST(11)
#define GPIO_INT_LVL_EDGE_3_FIELD                       _MK_FIELD_CONST(0x1, GPIO_INT_LVL_EDGE_3_SHIFT)
#define GPIO_INT_LVL_EDGE_3_RANGE                       11:11
#define GPIO_INT_LVL_EDGE_3_WOFFSET                     0x0
#define GPIO_INT_LVL_EDGE_3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_EDGE_3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_EDGE_2_SHIFT                       _MK_SHIFT_CONST(10)
#define GPIO_INT_LVL_EDGE_2_FIELD                       _MK_FIELD_CONST(0x1, GPIO_INT_LVL_EDGE_2_SHIFT)
#define GPIO_INT_LVL_EDGE_2_RANGE                       10:10
#define GPIO_INT_LVL_EDGE_2_WOFFSET                     0x0
#define GPIO_INT_LVL_EDGE_2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_EDGE_2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_EDGE_1_SHIFT                       _MK_SHIFT_CONST(9)
#define GPIO_INT_LVL_EDGE_1_FIELD                       _MK_FIELD_CONST(0x1, GPIO_INT_LVL_EDGE_1_SHIFT)
#define GPIO_INT_LVL_EDGE_1_RANGE                       9:9
#define GPIO_INT_LVL_EDGE_1_WOFFSET                     0x0
#define GPIO_INT_LVL_EDGE_1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_EDGE_1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_EDGE_0_SHIFT                       _MK_SHIFT_CONST(8)
#define GPIO_INT_LVL_EDGE_0_FIELD                       _MK_FIELD_CONST(0x1, GPIO_INT_LVL_EDGE_0_SHIFT)
#define GPIO_INT_LVL_EDGE_0_RANGE                       8:8
#define GPIO_INT_LVL_EDGE_0_WOFFSET                     0x0
#define GPIO_INT_LVL_EDGE_0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_EDGE_0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_EDGE_0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_BIT_7_SHIFT                        _MK_SHIFT_CONST(7)
#define GPIO_INT_LVL_BIT_7_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_LVL_BIT_7_SHIFT)
#define GPIO_INT_LVL_BIT_7_RANGE                        7:7
#define GPIO_INT_LVL_BIT_7_WOFFSET                      0x0
#define GPIO_INT_LVL_BIT_7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_BIT_7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_7_LOW                  _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_BIT_7_HIGH                 _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_BIT_6_SHIFT                        _MK_SHIFT_CONST(6)
#define GPIO_INT_LVL_BIT_6_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_LVL_BIT_6_SHIFT)
#define GPIO_INT_LVL_BIT_6_RANGE                        6:6
#define GPIO_INT_LVL_BIT_6_WOFFSET                      0x0
#define GPIO_INT_LVL_BIT_6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_BIT_6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_6_LOW                  _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_BIT_6_HIGH                 _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_BIT_5_SHIFT                        _MK_SHIFT_CONST(5)
#define GPIO_INT_LVL_BIT_5_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_LVL_BIT_5_SHIFT)
#define GPIO_INT_LVL_BIT_5_RANGE                        5:5
#define GPIO_INT_LVL_BIT_5_WOFFSET                      0x0
#define GPIO_INT_LVL_BIT_5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_BIT_5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_5_LOW                  _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_BIT_5_HIGH                 _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_BIT_4_SHIFT                        _MK_SHIFT_CONST(4)
#define GPIO_INT_LVL_BIT_4_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_LVL_BIT_4_SHIFT)
#define GPIO_INT_LVL_BIT_4_RANGE                        4:4
#define GPIO_INT_LVL_BIT_4_WOFFSET                      0x0
#define GPIO_INT_LVL_BIT_4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_BIT_4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_4_LOW                  _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_BIT_4_HIGH                 _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_BIT_3_SHIFT                        _MK_SHIFT_CONST(3)
#define GPIO_INT_LVL_BIT_3_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_LVL_BIT_3_SHIFT)
#define GPIO_INT_LVL_BIT_3_RANGE                        3:3
#define GPIO_INT_LVL_BIT_3_WOFFSET                      0x0
#define GPIO_INT_LVL_BIT_3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_BIT_3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_3_LOW                  _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_BIT_3_HIGH                 _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_BIT_2_SHIFT                        _MK_SHIFT_CONST(2)
#define GPIO_INT_LVL_BIT_2_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_LVL_BIT_2_SHIFT)
#define GPIO_INT_LVL_BIT_2_RANGE                        2:2
#define GPIO_INT_LVL_BIT_2_WOFFSET                      0x0
#define GPIO_INT_LVL_BIT_2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_BIT_2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_2_LOW                  _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_BIT_2_HIGH                 _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_BIT_1_SHIFT                        _MK_SHIFT_CONST(1)
#define GPIO_INT_LVL_BIT_1_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_LVL_BIT_1_SHIFT)
#define GPIO_INT_LVL_BIT_1_RANGE                        1:1
#define GPIO_INT_LVL_BIT_1_WOFFSET                      0x0
#define GPIO_INT_LVL_BIT_1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_BIT_1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_1_LOW                  _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_BIT_1_HIGH                 _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_BIT_0_SHIFT                        _MK_SHIFT_CONST(0)
#define GPIO_INT_LVL_BIT_0_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_LVL_BIT_0_SHIFT)
#define GPIO_INT_LVL_BIT_0_RANGE                        0:0
#define GPIO_INT_LVL_BIT_0_WOFFSET                      0x0
#define GPIO_INT_LVL_BIT_0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_BIT_0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_BIT_0_LOW                  _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_BIT_0_HIGH                 _MK_ENUM_CONST(1)


// Register GPIO_INT_LVL_1  
#define GPIO_INT_LVL_1                  _MK_ADDR_CONST(0x64)
#define GPIO_INT_LVL_1_SECURE                   0x0
#define GPIO_INT_LVL_1_WORD_COUNT                       0x1
#define GPIO_INT_LVL_1_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_RESET_MASK                       _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_1_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_READ_MASK                        _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_1_WRITE_MASK                       _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_1_DELTA_7_SHIFT                    _MK_SHIFT_CONST(23)
#define GPIO_INT_LVL_1_DELTA_7_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_DELTA_7_SHIFT)
#define GPIO_INT_LVL_1_DELTA_7_RANGE                    23:23
#define GPIO_INT_LVL_1_DELTA_7_WOFFSET                  0x0
#define GPIO_INT_LVL_1_DELTA_7_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_7_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_DELTA_7_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_7_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_1_DELTA_6_SHIFT                    _MK_SHIFT_CONST(22)
#define GPIO_INT_LVL_1_DELTA_6_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_DELTA_6_SHIFT)
#define GPIO_INT_LVL_1_DELTA_6_RANGE                    22:22
#define GPIO_INT_LVL_1_DELTA_6_WOFFSET                  0x0
#define GPIO_INT_LVL_1_DELTA_6_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_6_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_DELTA_6_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_6_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_1_DELTA_5_SHIFT                    _MK_SHIFT_CONST(21)
#define GPIO_INT_LVL_1_DELTA_5_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_DELTA_5_SHIFT)
#define GPIO_INT_LVL_1_DELTA_5_RANGE                    21:21
#define GPIO_INT_LVL_1_DELTA_5_WOFFSET                  0x0
#define GPIO_INT_LVL_1_DELTA_5_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_5_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_DELTA_5_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_5_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_1_DELTA_4_SHIFT                    _MK_SHIFT_CONST(20)
#define GPIO_INT_LVL_1_DELTA_4_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_DELTA_4_SHIFT)
#define GPIO_INT_LVL_1_DELTA_4_RANGE                    20:20
#define GPIO_INT_LVL_1_DELTA_4_WOFFSET                  0x0
#define GPIO_INT_LVL_1_DELTA_4_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_4_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_DELTA_4_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_4_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_1_DELTA_3_SHIFT                    _MK_SHIFT_CONST(19)
#define GPIO_INT_LVL_1_DELTA_3_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_DELTA_3_SHIFT)
#define GPIO_INT_LVL_1_DELTA_3_RANGE                    19:19
#define GPIO_INT_LVL_1_DELTA_3_WOFFSET                  0x0
#define GPIO_INT_LVL_1_DELTA_3_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_3_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_DELTA_3_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_1_DELTA_2_SHIFT                    _MK_SHIFT_CONST(18)
#define GPIO_INT_LVL_1_DELTA_2_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_DELTA_2_SHIFT)
#define GPIO_INT_LVL_1_DELTA_2_RANGE                    18:18
#define GPIO_INT_LVL_1_DELTA_2_WOFFSET                  0x0
#define GPIO_INT_LVL_1_DELTA_2_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_2_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_DELTA_2_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_1_DELTA_1_SHIFT                    _MK_SHIFT_CONST(17)
#define GPIO_INT_LVL_1_DELTA_1_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_DELTA_1_SHIFT)
#define GPIO_INT_LVL_1_DELTA_1_RANGE                    17:17
#define GPIO_INT_LVL_1_DELTA_1_WOFFSET                  0x0
#define GPIO_INT_LVL_1_DELTA_1_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_1_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_DELTA_1_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_1_DELTA_0_SHIFT                    _MK_SHIFT_CONST(16)
#define GPIO_INT_LVL_1_DELTA_0_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_DELTA_0_SHIFT)
#define GPIO_INT_LVL_1_DELTA_0_RANGE                    16:16
#define GPIO_INT_LVL_1_DELTA_0_WOFFSET                  0x0
#define GPIO_INT_LVL_1_DELTA_0_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_0_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_DELTA_0_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_DELTA_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_1_EDGE_7_SHIFT                     _MK_SHIFT_CONST(15)
#define GPIO_INT_LVL_1_EDGE_7_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_EDGE_7_SHIFT)
#define GPIO_INT_LVL_1_EDGE_7_RANGE                     15:15
#define GPIO_INT_LVL_1_EDGE_7_WOFFSET                   0x0
#define GPIO_INT_LVL_1_EDGE_7_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_7_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_EDGE_7_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_7_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_1_EDGE_6_SHIFT                     _MK_SHIFT_CONST(14)
#define GPIO_INT_LVL_1_EDGE_6_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_EDGE_6_SHIFT)
#define GPIO_INT_LVL_1_EDGE_6_RANGE                     14:14
#define GPIO_INT_LVL_1_EDGE_6_WOFFSET                   0x0
#define GPIO_INT_LVL_1_EDGE_6_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_6_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_EDGE_6_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_6_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_1_EDGE_5_SHIFT                     _MK_SHIFT_CONST(13)
#define GPIO_INT_LVL_1_EDGE_5_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_EDGE_5_SHIFT)
#define GPIO_INT_LVL_1_EDGE_5_RANGE                     13:13
#define GPIO_INT_LVL_1_EDGE_5_WOFFSET                   0x0
#define GPIO_INT_LVL_1_EDGE_5_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_5_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_EDGE_5_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_5_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_1_EDGE_4_SHIFT                     _MK_SHIFT_CONST(12)
#define GPIO_INT_LVL_1_EDGE_4_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_EDGE_4_SHIFT)
#define GPIO_INT_LVL_1_EDGE_4_RANGE                     12:12
#define GPIO_INT_LVL_1_EDGE_4_WOFFSET                   0x0
#define GPIO_INT_LVL_1_EDGE_4_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_4_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_EDGE_4_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_4_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_1_EDGE_3_SHIFT                     _MK_SHIFT_CONST(11)
#define GPIO_INT_LVL_1_EDGE_3_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_EDGE_3_SHIFT)
#define GPIO_INT_LVL_1_EDGE_3_RANGE                     11:11
#define GPIO_INT_LVL_1_EDGE_3_WOFFSET                   0x0
#define GPIO_INT_LVL_1_EDGE_3_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_3_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_EDGE_3_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_1_EDGE_2_SHIFT                     _MK_SHIFT_CONST(10)
#define GPIO_INT_LVL_1_EDGE_2_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_EDGE_2_SHIFT)
#define GPIO_INT_LVL_1_EDGE_2_RANGE                     10:10
#define GPIO_INT_LVL_1_EDGE_2_WOFFSET                   0x0
#define GPIO_INT_LVL_1_EDGE_2_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_2_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_EDGE_2_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_1_EDGE_1_SHIFT                     _MK_SHIFT_CONST(9)
#define GPIO_INT_LVL_1_EDGE_1_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_EDGE_1_SHIFT)
#define GPIO_INT_LVL_1_EDGE_1_RANGE                     9:9
#define GPIO_INT_LVL_1_EDGE_1_WOFFSET                   0x0
#define GPIO_INT_LVL_1_EDGE_1_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_1_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_EDGE_1_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_1_EDGE_0_SHIFT                     _MK_SHIFT_CONST(8)
#define GPIO_INT_LVL_1_EDGE_0_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_EDGE_0_SHIFT)
#define GPIO_INT_LVL_1_EDGE_0_RANGE                     8:8
#define GPIO_INT_LVL_1_EDGE_0_WOFFSET                   0x0
#define GPIO_INT_LVL_1_EDGE_0_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_0_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_EDGE_0_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_EDGE_0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_1_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_LVL_1_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_BIT_7_SHIFT)
#define GPIO_INT_LVL_1_BIT_7_RANGE                      7:7
#define GPIO_INT_LVL_1_BIT_7_WOFFSET                    0x0
#define GPIO_INT_LVL_1_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_7_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_1_BIT_7_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_1_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_LVL_1_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_BIT_6_SHIFT)
#define GPIO_INT_LVL_1_BIT_6_RANGE                      6:6
#define GPIO_INT_LVL_1_BIT_6_WOFFSET                    0x0
#define GPIO_INT_LVL_1_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_6_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_1_BIT_6_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_1_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_LVL_1_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_BIT_5_SHIFT)
#define GPIO_INT_LVL_1_BIT_5_RANGE                      5:5
#define GPIO_INT_LVL_1_BIT_5_WOFFSET                    0x0
#define GPIO_INT_LVL_1_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_5_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_1_BIT_5_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_1_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_LVL_1_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_BIT_4_SHIFT)
#define GPIO_INT_LVL_1_BIT_4_RANGE                      4:4
#define GPIO_INT_LVL_1_BIT_4_WOFFSET                    0x0
#define GPIO_INT_LVL_1_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_4_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_1_BIT_4_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_1_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_LVL_1_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_BIT_3_SHIFT)
#define GPIO_INT_LVL_1_BIT_3_RANGE                      3:3
#define GPIO_INT_LVL_1_BIT_3_WOFFSET                    0x0
#define GPIO_INT_LVL_1_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_3_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_1_BIT_3_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_1_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_LVL_1_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_BIT_2_SHIFT)
#define GPIO_INT_LVL_1_BIT_2_RANGE                      2:2
#define GPIO_INT_LVL_1_BIT_2_WOFFSET                    0x0
#define GPIO_INT_LVL_1_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_2_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_1_BIT_2_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_1_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_LVL_1_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_BIT_1_SHIFT)
#define GPIO_INT_LVL_1_BIT_1_RANGE                      1:1
#define GPIO_INT_LVL_1_BIT_1_WOFFSET                    0x0
#define GPIO_INT_LVL_1_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_1_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_1_BIT_1_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_1_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_LVL_1_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_1_BIT_0_SHIFT)
#define GPIO_INT_LVL_1_BIT_0_RANGE                      0:0
#define GPIO_INT_LVL_1_BIT_0_WOFFSET                    0x0
#define GPIO_INT_LVL_1_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_1_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_1_BIT_0_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_1_BIT_0_HIGH                       _MK_ENUM_CONST(1)


// Register GPIO_INT_LVL_2  
#define GPIO_INT_LVL_2                  _MK_ADDR_CONST(0x68)
#define GPIO_INT_LVL_2_SECURE                   0x0
#define GPIO_INT_LVL_2_WORD_COUNT                       0x1
#define GPIO_INT_LVL_2_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_RESET_MASK                       _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_2_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_READ_MASK                        _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_2_WRITE_MASK                       _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_2_DELTA_7_SHIFT                    _MK_SHIFT_CONST(23)
#define GPIO_INT_LVL_2_DELTA_7_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_DELTA_7_SHIFT)
#define GPIO_INT_LVL_2_DELTA_7_RANGE                    23:23
#define GPIO_INT_LVL_2_DELTA_7_WOFFSET                  0x0
#define GPIO_INT_LVL_2_DELTA_7_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_7_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_DELTA_7_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_7_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_2_DELTA_6_SHIFT                    _MK_SHIFT_CONST(22)
#define GPIO_INT_LVL_2_DELTA_6_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_DELTA_6_SHIFT)
#define GPIO_INT_LVL_2_DELTA_6_RANGE                    22:22
#define GPIO_INT_LVL_2_DELTA_6_WOFFSET                  0x0
#define GPIO_INT_LVL_2_DELTA_6_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_6_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_DELTA_6_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_6_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_2_DELTA_5_SHIFT                    _MK_SHIFT_CONST(21)
#define GPIO_INT_LVL_2_DELTA_5_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_DELTA_5_SHIFT)
#define GPIO_INT_LVL_2_DELTA_5_RANGE                    21:21
#define GPIO_INT_LVL_2_DELTA_5_WOFFSET                  0x0
#define GPIO_INT_LVL_2_DELTA_5_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_5_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_DELTA_5_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_5_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_2_DELTA_4_SHIFT                    _MK_SHIFT_CONST(20)
#define GPIO_INT_LVL_2_DELTA_4_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_DELTA_4_SHIFT)
#define GPIO_INT_LVL_2_DELTA_4_RANGE                    20:20
#define GPIO_INT_LVL_2_DELTA_4_WOFFSET                  0x0
#define GPIO_INT_LVL_2_DELTA_4_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_4_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_DELTA_4_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_4_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_2_DELTA_3_SHIFT                    _MK_SHIFT_CONST(19)
#define GPIO_INT_LVL_2_DELTA_3_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_DELTA_3_SHIFT)
#define GPIO_INT_LVL_2_DELTA_3_RANGE                    19:19
#define GPIO_INT_LVL_2_DELTA_3_WOFFSET                  0x0
#define GPIO_INT_LVL_2_DELTA_3_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_3_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_DELTA_3_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_2_DELTA_2_SHIFT                    _MK_SHIFT_CONST(18)
#define GPIO_INT_LVL_2_DELTA_2_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_DELTA_2_SHIFT)
#define GPIO_INT_LVL_2_DELTA_2_RANGE                    18:18
#define GPIO_INT_LVL_2_DELTA_2_WOFFSET                  0x0
#define GPIO_INT_LVL_2_DELTA_2_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_2_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_DELTA_2_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_2_DELTA_1_SHIFT                    _MK_SHIFT_CONST(17)
#define GPIO_INT_LVL_2_DELTA_1_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_DELTA_1_SHIFT)
#define GPIO_INT_LVL_2_DELTA_1_RANGE                    17:17
#define GPIO_INT_LVL_2_DELTA_1_WOFFSET                  0x0
#define GPIO_INT_LVL_2_DELTA_1_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_1_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_DELTA_1_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_2_DELTA_0_SHIFT                    _MK_SHIFT_CONST(16)
#define GPIO_INT_LVL_2_DELTA_0_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_DELTA_0_SHIFT)
#define GPIO_INT_LVL_2_DELTA_0_RANGE                    16:16
#define GPIO_INT_LVL_2_DELTA_0_WOFFSET                  0x0
#define GPIO_INT_LVL_2_DELTA_0_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_0_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_DELTA_0_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_DELTA_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_2_EDGE_7_SHIFT                     _MK_SHIFT_CONST(15)
#define GPIO_INT_LVL_2_EDGE_7_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_EDGE_7_SHIFT)
#define GPIO_INT_LVL_2_EDGE_7_RANGE                     15:15
#define GPIO_INT_LVL_2_EDGE_7_WOFFSET                   0x0
#define GPIO_INT_LVL_2_EDGE_7_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_7_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_EDGE_7_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_7_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_2_EDGE_6_SHIFT                     _MK_SHIFT_CONST(14)
#define GPIO_INT_LVL_2_EDGE_6_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_EDGE_6_SHIFT)
#define GPIO_INT_LVL_2_EDGE_6_RANGE                     14:14
#define GPIO_INT_LVL_2_EDGE_6_WOFFSET                   0x0
#define GPIO_INT_LVL_2_EDGE_6_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_6_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_EDGE_6_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_6_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_2_EDGE_5_SHIFT                     _MK_SHIFT_CONST(13)
#define GPIO_INT_LVL_2_EDGE_5_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_EDGE_5_SHIFT)
#define GPIO_INT_LVL_2_EDGE_5_RANGE                     13:13
#define GPIO_INT_LVL_2_EDGE_5_WOFFSET                   0x0
#define GPIO_INT_LVL_2_EDGE_5_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_5_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_EDGE_5_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_5_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_2_EDGE_4_SHIFT                     _MK_SHIFT_CONST(12)
#define GPIO_INT_LVL_2_EDGE_4_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_EDGE_4_SHIFT)
#define GPIO_INT_LVL_2_EDGE_4_RANGE                     12:12
#define GPIO_INT_LVL_2_EDGE_4_WOFFSET                   0x0
#define GPIO_INT_LVL_2_EDGE_4_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_4_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_EDGE_4_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_4_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_2_EDGE_3_SHIFT                     _MK_SHIFT_CONST(11)
#define GPIO_INT_LVL_2_EDGE_3_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_EDGE_3_SHIFT)
#define GPIO_INT_LVL_2_EDGE_3_RANGE                     11:11
#define GPIO_INT_LVL_2_EDGE_3_WOFFSET                   0x0
#define GPIO_INT_LVL_2_EDGE_3_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_3_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_EDGE_3_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_2_EDGE_2_SHIFT                     _MK_SHIFT_CONST(10)
#define GPIO_INT_LVL_2_EDGE_2_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_EDGE_2_SHIFT)
#define GPIO_INT_LVL_2_EDGE_2_RANGE                     10:10
#define GPIO_INT_LVL_2_EDGE_2_WOFFSET                   0x0
#define GPIO_INT_LVL_2_EDGE_2_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_2_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_EDGE_2_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_2_EDGE_1_SHIFT                     _MK_SHIFT_CONST(9)
#define GPIO_INT_LVL_2_EDGE_1_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_EDGE_1_SHIFT)
#define GPIO_INT_LVL_2_EDGE_1_RANGE                     9:9
#define GPIO_INT_LVL_2_EDGE_1_WOFFSET                   0x0
#define GPIO_INT_LVL_2_EDGE_1_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_1_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_EDGE_1_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_2_EDGE_0_SHIFT                     _MK_SHIFT_CONST(8)
#define GPIO_INT_LVL_2_EDGE_0_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_EDGE_0_SHIFT)
#define GPIO_INT_LVL_2_EDGE_0_RANGE                     8:8
#define GPIO_INT_LVL_2_EDGE_0_WOFFSET                   0x0
#define GPIO_INT_LVL_2_EDGE_0_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_0_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_EDGE_0_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_EDGE_0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_2_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_LVL_2_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_BIT_7_SHIFT)
#define GPIO_INT_LVL_2_BIT_7_RANGE                      7:7
#define GPIO_INT_LVL_2_BIT_7_WOFFSET                    0x0
#define GPIO_INT_LVL_2_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_7_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_2_BIT_7_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_2_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_LVL_2_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_BIT_6_SHIFT)
#define GPIO_INT_LVL_2_BIT_6_RANGE                      6:6
#define GPIO_INT_LVL_2_BIT_6_WOFFSET                    0x0
#define GPIO_INT_LVL_2_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_6_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_2_BIT_6_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_2_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_LVL_2_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_BIT_5_SHIFT)
#define GPIO_INT_LVL_2_BIT_5_RANGE                      5:5
#define GPIO_INT_LVL_2_BIT_5_WOFFSET                    0x0
#define GPIO_INT_LVL_2_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_5_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_2_BIT_5_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_2_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_LVL_2_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_BIT_4_SHIFT)
#define GPIO_INT_LVL_2_BIT_4_RANGE                      4:4
#define GPIO_INT_LVL_2_BIT_4_WOFFSET                    0x0
#define GPIO_INT_LVL_2_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_4_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_2_BIT_4_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_2_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_LVL_2_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_BIT_3_SHIFT)
#define GPIO_INT_LVL_2_BIT_3_RANGE                      3:3
#define GPIO_INT_LVL_2_BIT_3_WOFFSET                    0x0
#define GPIO_INT_LVL_2_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_3_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_2_BIT_3_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_2_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_LVL_2_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_BIT_2_SHIFT)
#define GPIO_INT_LVL_2_BIT_2_RANGE                      2:2
#define GPIO_INT_LVL_2_BIT_2_WOFFSET                    0x0
#define GPIO_INT_LVL_2_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_2_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_2_BIT_2_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_2_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_LVL_2_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_BIT_1_SHIFT)
#define GPIO_INT_LVL_2_BIT_1_RANGE                      1:1
#define GPIO_INT_LVL_2_BIT_1_WOFFSET                    0x0
#define GPIO_INT_LVL_2_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_1_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_2_BIT_1_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_2_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_LVL_2_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_2_BIT_0_SHIFT)
#define GPIO_INT_LVL_2_BIT_0_RANGE                      0:0
#define GPIO_INT_LVL_2_BIT_0_WOFFSET                    0x0
#define GPIO_INT_LVL_2_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_2_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_2_BIT_0_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_2_BIT_0_HIGH                       _MK_ENUM_CONST(1)


// Register GPIO_INT_LVL_3  
#define GPIO_INT_LVL_3                  _MK_ADDR_CONST(0x6c)
#define GPIO_INT_LVL_3_SECURE                   0x0
#define GPIO_INT_LVL_3_WORD_COUNT                       0x1
#define GPIO_INT_LVL_3_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_RESET_MASK                       _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_3_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_READ_MASK                        _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_3_WRITE_MASK                       _MK_MASK_CONST(0xffffff)
#define GPIO_INT_LVL_3_DELTA_7_SHIFT                    _MK_SHIFT_CONST(23)
#define GPIO_INT_LVL_3_DELTA_7_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_DELTA_7_SHIFT)
#define GPIO_INT_LVL_3_DELTA_7_RANGE                    23:23
#define GPIO_INT_LVL_3_DELTA_7_WOFFSET                  0x0
#define GPIO_INT_LVL_3_DELTA_7_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_7_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_DELTA_7_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_7_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_3_DELTA_6_SHIFT                    _MK_SHIFT_CONST(22)
#define GPIO_INT_LVL_3_DELTA_6_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_DELTA_6_SHIFT)
#define GPIO_INT_LVL_3_DELTA_6_RANGE                    22:22
#define GPIO_INT_LVL_3_DELTA_6_WOFFSET                  0x0
#define GPIO_INT_LVL_3_DELTA_6_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_6_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_DELTA_6_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_6_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_3_DELTA_5_SHIFT                    _MK_SHIFT_CONST(21)
#define GPIO_INT_LVL_3_DELTA_5_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_DELTA_5_SHIFT)
#define GPIO_INT_LVL_3_DELTA_5_RANGE                    21:21
#define GPIO_INT_LVL_3_DELTA_5_WOFFSET                  0x0
#define GPIO_INT_LVL_3_DELTA_5_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_5_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_DELTA_5_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_5_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_3_DELTA_4_SHIFT                    _MK_SHIFT_CONST(20)
#define GPIO_INT_LVL_3_DELTA_4_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_DELTA_4_SHIFT)
#define GPIO_INT_LVL_3_DELTA_4_RANGE                    20:20
#define GPIO_INT_LVL_3_DELTA_4_WOFFSET                  0x0
#define GPIO_INT_LVL_3_DELTA_4_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_4_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_DELTA_4_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_4_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_3_DELTA_3_SHIFT                    _MK_SHIFT_CONST(19)
#define GPIO_INT_LVL_3_DELTA_3_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_DELTA_3_SHIFT)
#define GPIO_INT_LVL_3_DELTA_3_RANGE                    19:19
#define GPIO_INT_LVL_3_DELTA_3_WOFFSET                  0x0
#define GPIO_INT_LVL_3_DELTA_3_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_3_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_DELTA_3_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_3_DELTA_2_SHIFT                    _MK_SHIFT_CONST(18)
#define GPIO_INT_LVL_3_DELTA_2_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_DELTA_2_SHIFT)
#define GPIO_INT_LVL_3_DELTA_2_RANGE                    18:18
#define GPIO_INT_LVL_3_DELTA_2_WOFFSET                  0x0
#define GPIO_INT_LVL_3_DELTA_2_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_2_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_DELTA_2_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_3_DELTA_1_SHIFT                    _MK_SHIFT_CONST(17)
#define GPIO_INT_LVL_3_DELTA_1_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_DELTA_1_SHIFT)
#define GPIO_INT_LVL_3_DELTA_1_RANGE                    17:17
#define GPIO_INT_LVL_3_DELTA_1_WOFFSET                  0x0
#define GPIO_INT_LVL_3_DELTA_1_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_1_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_DELTA_1_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_3_DELTA_0_SHIFT                    _MK_SHIFT_CONST(16)
#define GPIO_INT_LVL_3_DELTA_0_FIELD                    _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_DELTA_0_SHIFT)
#define GPIO_INT_LVL_3_DELTA_0_RANGE                    16:16
#define GPIO_INT_LVL_3_DELTA_0_WOFFSET                  0x0
#define GPIO_INT_LVL_3_DELTA_0_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_0_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_DELTA_0_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_DELTA_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_3_EDGE_7_SHIFT                     _MK_SHIFT_CONST(15)
#define GPIO_INT_LVL_3_EDGE_7_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_EDGE_7_SHIFT)
#define GPIO_INT_LVL_3_EDGE_7_RANGE                     15:15
#define GPIO_INT_LVL_3_EDGE_7_WOFFSET                   0x0
#define GPIO_INT_LVL_3_EDGE_7_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_7_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_EDGE_7_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_7_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_3_EDGE_6_SHIFT                     _MK_SHIFT_CONST(14)
#define GPIO_INT_LVL_3_EDGE_6_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_EDGE_6_SHIFT)
#define GPIO_INT_LVL_3_EDGE_6_RANGE                     14:14
#define GPIO_INT_LVL_3_EDGE_6_WOFFSET                   0x0
#define GPIO_INT_LVL_3_EDGE_6_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_6_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_EDGE_6_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_6_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_3_EDGE_5_SHIFT                     _MK_SHIFT_CONST(13)
#define GPIO_INT_LVL_3_EDGE_5_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_EDGE_5_SHIFT)
#define GPIO_INT_LVL_3_EDGE_5_RANGE                     13:13
#define GPIO_INT_LVL_3_EDGE_5_WOFFSET                   0x0
#define GPIO_INT_LVL_3_EDGE_5_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_5_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_EDGE_5_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_5_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_3_EDGE_4_SHIFT                     _MK_SHIFT_CONST(12)
#define GPIO_INT_LVL_3_EDGE_4_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_EDGE_4_SHIFT)
#define GPIO_INT_LVL_3_EDGE_4_RANGE                     12:12
#define GPIO_INT_LVL_3_EDGE_4_WOFFSET                   0x0
#define GPIO_INT_LVL_3_EDGE_4_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_4_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_EDGE_4_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_4_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_3_EDGE_3_SHIFT                     _MK_SHIFT_CONST(11)
#define GPIO_INT_LVL_3_EDGE_3_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_EDGE_3_SHIFT)
#define GPIO_INT_LVL_3_EDGE_3_RANGE                     11:11
#define GPIO_INT_LVL_3_EDGE_3_WOFFSET                   0x0
#define GPIO_INT_LVL_3_EDGE_3_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_3_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_EDGE_3_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_3_EDGE_2_SHIFT                     _MK_SHIFT_CONST(10)
#define GPIO_INT_LVL_3_EDGE_2_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_EDGE_2_SHIFT)
#define GPIO_INT_LVL_3_EDGE_2_RANGE                     10:10
#define GPIO_INT_LVL_3_EDGE_2_WOFFSET                   0x0
#define GPIO_INT_LVL_3_EDGE_2_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_2_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_EDGE_2_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_3_EDGE_1_SHIFT                     _MK_SHIFT_CONST(9)
#define GPIO_INT_LVL_3_EDGE_1_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_EDGE_1_SHIFT)
#define GPIO_INT_LVL_3_EDGE_1_RANGE                     9:9
#define GPIO_INT_LVL_3_EDGE_1_WOFFSET                   0x0
#define GPIO_INT_LVL_3_EDGE_1_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_1_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_EDGE_1_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_3_EDGE_0_SHIFT                     _MK_SHIFT_CONST(8)
#define GPIO_INT_LVL_3_EDGE_0_FIELD                     _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_EDGE_0_SHIFT)
#define GPIO_INT_LVL_3_EDGE_0_RANGE                     8:8
#define GPIO_INT_LVL_3_EDGE_0_WOFFSET                   0x0
#define GPIO_INT_LVL_3_EDGE_0_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_0_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_EDGE_0_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_EDGE_0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)

#define GPIO_INT_LVL_3_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_LVL_3_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_BIT_7_SHIFT)
#define GPIO_INT_LVL_3_BIT_7_RANGE                      7:7
#define GPIO_INT_LVL_3_BIT_7_WOFFSET                    0x0
#define GPIO_INT_LVL_3_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_7_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_3_BIT_7_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_3_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_LVL_3_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_BIT_6_SHIFT)
#define GPIO_INT_LVL_3_BIT_6_RANGE                      6:6
#define GPIO_INT_LVL_3_BIT_6_WOFFSET                    0x0
#define GPIO_INT_LVL_3_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_6_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_3_BIT_6_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_3_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_LVL_3_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_BIT_5_SHIFT)
#define GPIO_INT_LVL_3_BIT_5_RANGE                      5:5
#define GPIO_INT_LVL_3_BIT_5_WOFFSET                    0x0
#define GPIO_INT_LVL_3_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_5_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_3_BIT_5_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_3_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_LVL_3_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_BIT_4_SHIFT)
#define GPIO_INT_LVL_3_BIT_4_RANGE                      4:4
#define GPIO_INT_LVL_3_BIT_4_WOFFSET                    0x0
#define GPIO_INT_LVL_3_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_4_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_3_BIT_4_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_3_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_LVL_3_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_BIT_3_SHIFT)
#define GPIO_INT_LVL_3_BIT_3_RANGE                      3:3
#define GPIO_INT_LVL_3_BIT_3_WOFFSET                    0x0
#define GPIO_INT_LVL_3_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_3_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_3_BIT_3_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_3_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_LVL_3_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_BIT_2_SHIFT)
#define GPIO_INT_LVL_3_BIT_2_RANGE                      2:2
#define GPIO_INT_LVL_3_BIT_2_WOFFSET                    0x0
#define GPIO_INT_LVL_3_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_2_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_3_BIT_2_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_3_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_LVL_3_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_BIT_1_SHIFT)
#define GPIO_INT_LVL_3_BIT_1_RANGE                      1:1
#define GPIO_INT_LVL_3_BIT_1_WOFFSET                    0x0
#define GPIO_INT_LVL_3_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_1_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_3_BIT_1_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_INT_LVL_3_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_LVL_3_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_LVL_3_BIT_0_SHIFT)
#define GPIO_INT_LVL_3_BIT_0_RANGE                      0:0
#define GPIO_INT_LVL_3_BIT_0_WOFFSET                    0x0
#define GPIO_INT_LVL_3_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_LVL_3_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_LVL_3_BIT_0_LOW                        _MK_ENUM_CONST(0)
#define GPIO_INT_LVL_3_BIT_0_HIGH                       _MK_ENUM_CONST(1)


// Register GPIO_INT_CLR_0  
#define GPIO_INT_CLR_0                  _MK_ADDR_CONST(0x70)
#define GPIO_INT_CLR_0_SECURE                   0x0
#define GPIO_INT_CLR_0_WORD_COUNT                       0x1
#define GPIO_INT_CLR_0_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_0_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_0_WRITE_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_0_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_CLR_0_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_0_BIT_7_SHIFT)
#define GPIO_INT_CLR_0_BIT_7_RANGE                      7:7
#define GPIO_INT_CLR_0_BIT_7_WOFFSET                    0x0
#define GPIO_INT_CLR_0_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_0_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_7_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_0_BIT_7_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_0_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_CLR_0_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_0_BIT_6_SHIFT)
#define GPIO_INT_CLR_0_BIT_6_RANGE                      6:6
#define GPIO_INT_CLR_0_BIT_6_WOFFSET                    0x0
#define GPIO_INT_CLR_0_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_0_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_6_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_0_BIT_6_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_0_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_CLR_0_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_0_BIT_5_SHIFT)
#define GPIO_INT_CLR_0_BIT_5_RANGE                      5:5
#define GPIO_INT_CLR_0_BIT_5_WOFFSET                    0x0
#define GPIO_INT_CLR_0_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_0_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_5_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_0_BIT_5_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_0_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_CLR_0_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_0_BIT_4_SHIFT)
#define GPIO_INT_CLR_0_BIT_4_RANGE                      4:4
#define GPIO_INT_CLR_0_BIT_4_WOFFSET                    0x0
#define GPIO_INT_CLR_0_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_0_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_4_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_0_BIT_4_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_0_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_CLR_0_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_0_BIT_3_SHIFT)
#define GPIO_INT_CLR_0_BIT_3_RANGE                      3:3
#define GPIO_INT_CLR_0_BIT_3_WOFFSET                    0x0
#define GPIO_INT_CLR_0_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_0_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_3_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_0_BIT_3_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_0_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_CLR_0_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_0_BIT_2_SHIFT)
#define GPIO_INT_CLR_0_BIT_2_RANGE                      2:2
#define GPIO_INT_CLR_0_BIT_2_WOFFSET                    0x0
#define GPIO_INT_CLR_0_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_0_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_2_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_0_BIT_2_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_0_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_CLR_0_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_0_BIT_1_SHIFT)
#define GPIO_INT_CLR_0_BIT_1_RANGE                      1:1
#define GPIO_INT_CLR_0_BIT_1_WOFFSET                    0x0
#define GPIO_INT_CLR_0_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_0_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_1_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_0_BIT_1_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_0_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_CLR_0_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_0_BIT_0_SHIFT)
#define GPIO_INT_CLR_0_BIT_0_RANGE                      0:0
#define GPIO_INT_CLR_0_BIT_0_WOFFSET                    0x0
#define GPIO_INT_CLR_0_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_0_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_0_BIT_0_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_0_BIT_0_CLEAR                      _MK_ENUM_CONST(1)


// Register GPIO_INT_CLR  
#define GPIO_INT_CLR                    _MK_ADDR_CONST(0x70)
#define GPIO_INT_CLR_SECURE                     0x0
#define GPIO_INT_CLR_WORD_COUNT                         0x1
#define GPIO_INT_CLR_RESET_VAL                  _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_RESET_MASK                         _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_SW_DEFAULT_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_READ_MASK                  _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_WRITE_MASK                         _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_BIT_7_SHIFT                        _MK_SHIFT_CONST(7)
#define GPIO_INT_CLR_BIT_7_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_CLR_BIT_7_SHIFT)
#define GPIO_INT_CLR_BIT_7_RANGE                        7:7
#define GPIO_INT_CLR_BIT_7_WOFFSET                      0x0
#define GPIO_INT_CLR_BIT_7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_BIT_7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_7_SET                  _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_BIT_7_CLEAR                        _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_BIT_6_SHIFT                        _MK_SHIFT_CONST(6)
#define GPIO_INT_CLR_BIT_6_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_CLR_BIT_6_SHIFT)
#define GPIO_INT_CLR_BIT_6_RANGE                        6:6
#define GPIO_INT_CLR_BIT_6_WOFFSET                      0x0
#define GPIO_INT_CLR_BIT_6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_BIT_6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_6_SET                  _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_BIT_6_CLEAR                        _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_BIT_5_SHIFT                        _MK_SHIFT_CONST(5)
#define GPIO_INT_CLR_BIT_5_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_CLR_BIT_5_SHIFT)
#define GPIO_INT_CLR_BIT_5_RANGE                        5:5
#define GPIO_INT_CLR_BIT_5_WOFFSET                      0x0
#define GPIO_INT_CLR_BIT_5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_BIT_5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_5_SET                  _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_BIT_5_CLEAR                        _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_BIT_4_SHIFT                        _MK_SHIFT_CONST(4)
#define GPIO_INT_CLR_BIT_4_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_CLR_BIT_4_SHIFT)
#define GPIO_INT_CLR_BIT_4_RANGE                        4:4
#define GPIO_INT_CLR_BIT_4_WOFFSET                      0x0
#define GPIO_INT_CLR_BIT_4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_BIT_4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_4_SET                  _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_BIT_4_CLEAR                        _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_BIT_3_SHIFT                        _MK_SHIFT_CONST(3)
#define GPIO_INT_CLR_BIT_3_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_CLR_BIT_3_SHIFT)
#define GPIO_INT_CLR_BIT_3_RANGE                        3:3
#define GPIO_INT_CLR_BIT_3_WOFFSET                      0x0
#define GPIO_INT_CLR_BIT_3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_BIT_3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_3_SET                  _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_BIT_3_CLEAR                        _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_BIT_2_SHIFT                        _MK_SHIFT_CONST(2)
#define GPIO_INT_CLR_BIT_2_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_CLR_BIT_2_SHIFT)
#define GPIO_INT_CLR_BIT_2_RANGE                        2:2
#define GPIO_INT_CLR_BIT_2_WOFFSET                      0x0
#define GPIO_INT_CLR_BIT_2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_BIT_2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_2_SET                  _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_BIT_2_CLEAR                        _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_BIT_1_SHIFT                        _MK_SHIFT_CONST(1)
#define GPIO_INT_CLR_BIT_1_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_CLR_BIT_1_SHIFT)
#define GPIO_INT_CLR_BIT_1_RANGE                        1:1
#define GPIO_INT_CLR_BIT_1_WOFFSET                      0x0
#define GPIO_INT_CLR_BIT_1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_BIT_1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_1_SET                  _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_BIT_1_CLEAR                        _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_BIT_0_SHIFT                        _MK_SHIFT_CONST(0)
#define GPIO_INT_CLR_BIT_0_FIELD                        _MK_FIELD_CONST(0x1, GPIO_INT_CLR_BIT_0_SHIFT)
#define GPIO_INT_CLR_BIT_0_RANGE                        0:0
#define GPIO_INT_CLR_BIT_0_WOFFSET                      0x0
#define GPIO_INT_CLR_BIT_0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_BIT_0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_BIT_0_SET                  _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_BIT_0_CLEAR                        _MK_ENUM_CONST(1)


// Register GPIO_INT_CLR_1  
#define GPIO_INT_CLR_1                  _MK_ADDR_CONST(0x74)
#define GPIO_INT_CLR_1_SECURE                   0x0
#define GPIO_INT_CLR_1_WORD_COUNT                       0x1
#define GPIO_INT_CLR_1_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_1_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_1_WRITE_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_1_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_CLR_1_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_1_BIT_7_SHIFT)
#define GPIO_INT_CLR_1_BIT_7_RANGE                      7:7
#define GPIO_INT_CLR_1_BIT_7_WOFFSET                    0x0
#define GPIO_INT_CLR_1_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_1_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_7_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_1_BIT_7_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_1_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_CLR_1_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_1_BIT_6_SHIFT)
#define GPIO_INT_CLR_1_BIT_6_RANGE                      6:6
#define GPIO_INT_CLR_1_BIT_6_WOFFSET                    0x0
#define GPIO_INT_CLR_1_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_1_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_6_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_1_BIT_6_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_1_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_CLR_1_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_1_BIT_5_SHIFT)
#define GPIO_INT_CLR_1_BIT_5_RANGE                      5:5
#define GPIO_INT_CLR_1_BIT_5_WOFFSET                    0x0
#define GPIO_INT_CLR_1_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_1_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_5_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_1_BIT_5_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_1_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_CLR_1_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_1_BIT_4_SHIFT)
#define GPIO_INT_CLR_1_BIT_4_RANGE                      4:4
#define GPIO_INT_CLR_1_BIT_4_WOFFSET                    0x0
#define GPIO_INT_CLR_1_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_1_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_4_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_1_BIT_4_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_1_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_CLR_1_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_1_BIT_3_SHIFT)
#define GPIO_INT_CLR_1_BIT_3_RANGE                      3:3
#define GPIO_INT_CLR_1_BIT_3_WOFFSET                    0x0
#define GPIO_INT_CLR_1_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_1_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_3_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_1_BIT_3_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_1_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_CLR_1_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_1_BIT_2_SHIFT)
#define GPIO_INT_CLR_1_BIT_2_RANGE                      2:2
#define GPIO_INT_CLR_1_BIT_2_WOFFSET                    0x0
#define GPIO_INT_CLR_1_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_1_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_2_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_1_BIT_2_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_1_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_CLR_1_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_1_BIT_1_SHIFT)
#define GPIO_INT_CLR_1_BIT_1_RANGE                      1:1
#define GPIO_INT_CLR_1_BIT_1_WOFFSET                    0x0
#define GPIO_INT_CLR_1_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_1_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_1_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_1_BIT_1_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_1_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_CLR_1_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_1_BIT_0_SHIFT)
#define GPIO_INT_CLR_1_BIT_0_RANGE                      0:0
#define GPIO_INT_CLR_1_BIT_0_WOFFSET                    0x0
#define GPIO_INT_CLR_1_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_1_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_1_BIT_0_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_1_BIT_0_CLEAR                      _MK_ENUM_CONST(1)


// Register GPIO_INT_CLR_2  
#define GPIO_INT_CLR_2                  _MK_ADDR_CONST(0x78)
#define GPIO_INT_CLR_2_SECURE                   0x0
#define GPIO_INT_CLR_2_WORD_COUNT                       0x1
#define GPIO_INT_CLR_2_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_2_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_2_WRITE_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_2_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_CLR_2_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_2_BIT_7_SHIFT)
#define GPIO_INT_CLR_2_BIT_7_RANGE                      7:7
#define GPIO_INT_CLR_2_BIT_7_WOFFSET                    0x0
#define GPIO_INT_CLR_2_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_2_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_7_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_2_BIT_7_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_2_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_CLR_2_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_2_BIT_6_SHIFT)
#define GPIO_INT_CLR_2_BIT_6_RANGE                      6:6
#define GPIO_INT_CLR_2_BIT_6_WOFFSET                    0x0
#define GPIO_INT_CLR_2_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_2_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_6_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_2_BIT_6_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_2_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_CLR_2_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_2_BIT_5_SHIFT)
#define GPIO_INT_CLR_2_BIT_5_RANGE                      5:5
#define GPIO_INT_CLR_2_BIT_5_WOFFSET                    0x0
#define GPIO_INT_CLR_2_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_2_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_5_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_2_BIT_5_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_2_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_CLR_2_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_2_BIT_4_SHIFT)
#define GPIO_INT_CLR_2_BIT_4_RANGE                      4:4
#define GPIO_INT_CLR_2_BIT_4_WOFFSET                    0x0
#define GPIO_INT_CLR_2_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_2_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_4_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_2_BIT_4_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_2_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_CLR_2_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_2_BIT_3_SHIFT)
#define GPIO_INT_CLR_2_BIT_3_RANGE                      3:3
#define GPIO_INT_CLR_2_BIT_3_WOFFSET                    0x0
#define GPIO_INT_CLR_2_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_2_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_3_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_2_BIT_3_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_2_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_CLR_2_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_2_BIT_2_SHIFT)
#define GPIO_INT_CLR_2_BIT_2_RANGE                      2:2
#define GPIO_INT_CLR_2_BIT_2_WOFFSET                    0x0
#define GPIO_INT_CLR_2_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_2_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_2_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_2_BIT_2_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_2_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_CLR_2_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_2_BIT_1_SHIFT)
#define GPIO_INT_CLR_2_BIT_1_RANGE                      1:1
#define GPIO_INT_CLR_2_BIT_1_WOFFSET                    0x0
#define GPIO_INT_CLR_2_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_2_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_1_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_2_BIT_1_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_2_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_CLR_2_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_2_BIT_0_SHIFT)
#define GPIO_INT_CLR_2_BIT_0_RANGE                      0:0
#define GPIO_INT_CLR_2_BIT_0_WOFFSET                    0x0
#define GPIO_INT_CLR_2_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_2_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_2_BIT_0_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_2_BIT_0_CLEAR                      _MK_ENUM_CONST(1)


// Register GPIO_INT_CLR_3  
#define GPIO_INT_CLR_3                  _MK_ADDR_CONST(0x7c)
#define GPIO_INT_CLR_3_SECURE                   0x0
#define GPIO_INT_CLR_3_WORD_COUNT                       0x1
#define GPIO_INT_CLR_3_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_RESET_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_3_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_3_WRITE_MASK                       _MK_MASK_CONST(0xff)
#define GPIO_INT_CLR_3_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_INT_CLR_3_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_3_BIT_7_SHIFT)
#define GPIO_INT_CLR_3_BIT_7_RANGE                      7:7
#define GPIO_INT_CLR_3_BIT_7_WOFFSET                    0x0
#define GPIO_INT_CLR_3_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_3_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_7_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_3_BIT_7_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_3_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_INT_CLR_3_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_3_BIT_6_SHIFT)
#define GPIO_INT_CLR_3_BIT_6_RANGE                      6:6
#define GPIO_INT_CLR_3_BIT_6_WOFFSET                    0x0
#define GPIO_INT_CLR_3_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_3_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_6_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_3_BIT_6_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_3_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_INT_CLR_3_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_3_BIT_5_SHIFT)
#define GPIO_INT_CLR_3_BIT_5_RANGE                      5:5
#define GPIO_INT_CLR_3_BIT_5_WOFFSET                    0x0
#define GPIO_INT_CLR_3_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_3_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_5_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_3_BIT_5_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_3_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_INT_CLR_3_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_3_BIT_4_SHIFT)
#define GPIO_INT_CLR_3_BIT_4_RANGE                      4:4
#define GPIO_INT_CLR_3_BIT_4_WOFFSET                    0x0
#define GPIO_INT_CLR_3_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_3_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_4_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_3_BIT_4_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_3_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_INT_CLR_3_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_3_BIT_3_SHIFT)
#define GPIO_INT_CLR_3_BIT_3_RANGE                      3:3
#define GPIO_INT_CLR_3_BIT_3_WOFFSET                    0x0
#define GPIO_INT_CLR_3_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_3_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_3_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_3_BIT_3_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_3_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_INT_CLR_3_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_3_BIT_2_SHIFT)
#define GPIO_INT_CLR_3_BIT_2_RANGE                      2:2
#define GPIO_INT_CLR_3_BIT_2_WOFFSET                    0x0
#define GPIO_INT_CLR_3_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_3_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_2_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_3_BIT_2_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_3_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_INT_CLR_3_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_3_BIT_1_SHIFT)
#define GPIO_INT_CLR_3_BIT_1_RANGE                      1:1
#define GPIO_INT_CLR_3_BIT_1_WOFFSET                    0x0
#define GPIO_INT_CLR_3_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_3_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_1_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_3_BIT_1_CLEAR                      _MK_ENUM_CONST(1)

#define GPIO_INT_CLR_3_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_INT_CLR_3_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_INT_CLR_3_BIT_0_SHIFT)
#define GPIO_INT_CLR_3_BIT_0_RANGE                      0:0
#define GPIO_INT_CLR_3_BIT_0_WOFFSET                    0x0
#define GPIO_INT_CLR_3_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_INT_CLR_3_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_INT_CLR_3_BIT_0_SET                        _MK_ENUM_CONST(0)
#define GPIO_INT_CLR_3_BIT_0_CLEAR                      _MK_ENUM_CONST(1)


// Register GPIO_MSK_CNF_0  
#define GPIO_MSK_CNF_0                  _MK_ADDR_CONST(0x80)
#define GPIO_MSK_CNF_0_SECURE                   0x0
#define GPIO_MSK_CNF_0_WORD_COUNT                       0x1
#define GPIO_MSK_CNF_0_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_RESET_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_CNF_0_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_MSK_CNF_0_WRITE_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_CNF_0_MSK7_SHIFT                       _MK_SHIFT_CONST(15)
#define GPIO_MSK_CNF_0_MSK7_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_0_MSK7_SHIFT)
#define GPIO_MSK_CNF_0_MSK7_RANGE                       15:15
#define GPIO_MSK_CNF_0_MSK7_WOFFSET                     0x0
#define GPIO_MSK_CNF_0_MSK7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_MSK7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK7_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_MSK7_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_MSK6_SHIFT                       _MK_SHIFT_CONST(14)
#define GPIO_MSK_CNF_0_MSK6_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_0_MSK6_SHIFT)
#define GPIO_MSK_CNF_0_MSK6_RANGE                       14:14
#define GPIO_MSK_CNF_0_MSK6_WOFFSET                     0x0
#define GPIO_MSK_CNF_0_MSK6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_MSK6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK6_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_MSK6_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_MSK5_SHIFT                       _MK_SHIFT_CONST(13)
#define GPIO_MSK_CNF_0_MSK5_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_0_MSK5_SHIFT)
#define GPIO_MSK_CNF_0_MSK5_RANGE                       13:13
#define GPIO_MSK_CNF_0_MSK5_WOFFSET                     0x0
#define GPIO_MSK_CNF_0_MSK5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_MSK5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK5_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_MSK5_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_MSK4_SHIFT                       _MK_SHIFT_CONST(12)
#define GPIO_MSK_CNF_0_MSK4_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_0_MSK4_SHIFT)
#define GPIO_MSK_CNF_0_MSK4_RANGE                       12:12
#define GPIO_MSK_CNF_0_MSK4_WOFFSET                     0x0
#define GPIO_MSK_CNF_0_MSK4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_MSK4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK4_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_MSK4_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_MSK3_SHIFT                       _MK_SHIFT_CONST(11)
#define GPIO_MSK_CNF_0_MSK3_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_0_MSK3_SHIFT)
#define GPIO_MSK_CNF_0_MSK3_RANGE                       11:11
#define GPIO_MSK_CNF_0_MSK3_WOFFSET                     0x0
#define GPIO_MSK_CNF_0_MSK3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_MSK3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK3_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_MSK3_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_MSK2_SHIFT                       _MK_SHIFT_CONST(10)
#define GPIO_MSK_CNF_0_MSK2_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_0_MSK2_SHIFT)
#define GPIO_MSK_CNF_0_MSK2_RANGE                       10:10
#define GPIO_MSK_CNF_0_MSK2_WOFFSET                     0x0
#define GPIO_MSK_CNF_0_MSK2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_MSK2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK2_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_MSK2_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_MSK1_SHIFT                       _MK_SHIFT_CONST(9)
#define GPIO_MSK_CNF_0_MSK1_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_0_MSK1_SHIFT)
#define GPIO_MSK_CNF_0_MSK1_RANGE                       9:9
#define GPIO_MSK_CNF_0_MSK1_WOFFSET                     0x0
#define GPIO_MSK_CNF_0_MSK1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_MSK1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK1_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_MSK1_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_MSK0_SHIFT                       _MK_SHIFT_CONST(8)
#define GPIO_MSK_CNF_0_MSK0_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_0_MSK0_SHIFT)
#define GPIO_MSK_CNF_0_MSK0_RANGE                       8:8
#define GPIO_MSK_CNF_0_MSK0_WOFFSET                     0x0
#define GPIO_MSK_CNF_0_MSK0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_MSK0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_MSK0_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_MSK0_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_MSK_CNF_0_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_0_BIT_7_SHIFT)
#define GPIO_MSK_CNF_0_BIT_7_RANGE                      7:7
#define GPIO_MSK_CNF_0_BIT_7_WOFFSET                    0x0
#define GPIO_MSK_CNF_0_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_7_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_BIT_7_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_MSK_CNF_0_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_0_BIT_6_SHIFT)
#define GPIO_MSK_CNF_0_BIT_6_RANGE                      6:6
#define GPIO_MSK_CNF_0_BIT_6_WOFFSET                    0x0
#define GPIO_MSK_CNF_0_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_6_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_BIT_6_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_MSK_CNF_0_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_0_BIT_5_SHIFT)
#define GPIO_MSK_CNF_0_BIT_5_RANGE                      5:5
#define GPIO_MSK_CNF_0_BIT_5_WOFFSET                    0x0
#define GPIO_MSK_CNF_0_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_5_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_BIT_5_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_MSK_CNF_0_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_0_BIT_4_SHIFT)
#define GPIO_MSK_CNF_0_BIT_4_RANGE                      4:4
#define GPIO_MSK_CNF_0_BIT_4_WOFFSET                    0x0
#define GPIO_MSK_CNF_0_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_4_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_BIT_4_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_MSK_CNF_0_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_0_BIT_3_SHIFT)
#define GPIO_MSK_CNF_0_BIT_3_RANGE                      3:3
#define GPIO_MSK_CNF_0_BIT_3_WOFFSET                    0x0
#define GPIO_MSK_CNF_0_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_3_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_BIT_3_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_MSK_CNF_0_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_0_BIT_2_SHIFT)
#define GPIO_MSK_CNF_0_BIT_2_RANGE                      2:2
#define GPIO_MSK_CNF_0_BIT_2_WOFFSET                    0x0
#define GPIO_MSK_CNF_0_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_2_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_BIT_2_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_MSK_CNF_0_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_0_BIT_1_SHIFT)
#define GPIO_MSK_CNF_0_BIT_1_RANGE                      1:1
#define GPIO_MSK_CNF_0_BIT_1_WOFFSET                    0x0
#define GPIO_MSK_CNF_0_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_1_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_BIT_1_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_0_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_MSK_CNF_0_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_0_BIT_0_SHIFT)
#define GPIO_MSK_CNF_0_BIT_0_RANGE                      0:0
#define GPIO_MSK_CNF_0_BIT_0_WOFFSET                    0x0
#define GPIO_MSK_CNF_0_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_0_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_0_BIT_0_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_0_BIT_0_GPIO                       _MK_ENUM_CONST(1)


// Register GPIO_MSK_CNF  
#define GPIO_MSK_CNF                    _MK_ADDR_CONST(0x80)
#define GPIO_MSK_CNF_SECURE                     0x0
#define GPIO_MSK_CNF_WORD_COUNT                         0x1
#define GPIO_MSK_CNF_RESET_VAL                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_RESET_MASK                         _MK_MASK_CONST(0xffff)
#define GPIO_MSK_CNF_SW_DEFAULT_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_READ_MASK                  _MK_MASK_CONST(0xff)
#define GPIO_MSK_CNF_WRITE_MASK                         _MK_MASK_CONST(0xffff)
#define GPIO_MSK_CNF_MSK7_SHIFT                 _MK_SHIFT_CONST(15)
#define GPIO_MSK_CNF_MSK7_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_MSK7_SHIFT)
#define GPIO_MSK_CNF_MSK7_RANGE                 15:15
#define GPIO_MSK_CNF_MSK7_WOFFSET                       0x0
#define GPIO_MSK_CNF_MSK7_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK7_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_MSK7_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK7_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK7_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_MSK7_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_MSK6_SHIFT                 _MK_SHIFT_CONST(14)
#define GPIO_MSK_CNF_MSK6_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_MSK6_SHIFT)
#define GPIO_MSK_CNF_MSK6_RANGE                 14:14
#define GPIO_MSK_CNF_MSK6_WOFFSET                       0x0
#define GPIO_MSK_CNF_MSK6_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK6_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_MSK6_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK6_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK6_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_MSK6_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_MSK5_SHIFT                 _MK_SHIFT_CONST(13)
#define GPIO_MSK_CNF_MSK5_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_MSK5_SHIFT)
#define GPIO_MSK_CNF_MSK5_RANGE                 13:13
#define GPIO_MSK_CNF_MSK5_WOFFSET                       0x0
#define GPIO_MSK_CNF_MSK5_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK5_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_MSK5_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK5_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK5_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_MSK5_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_MSK4_SHIFT                 _MK_SHIFT_CONST(12)
#define GPIO_MSK_CNF_MSK4_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_MSK4_SHIFT)
#define GPIO_MSK_CNF_MSK4_RANGE                 12:12
#define GPIO_MSK_CNF_MSK4_WOFFSET                       0x0
#define GPIO_MSK_CNF_MSK4_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK4_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_MSK4_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK4_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK4_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_MSK4_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_MSK3_SHIFT                 _MK_SHIFT_CONST(11)
#define GPIO_MSK_CNF_MSK3_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_MSK3_SHIFT)
#define GPIO_MSK_CNF_MSK3_RANGE                 11:11
#define GPIO_MSK_CNF_MSK3_WOFFSET                       0x0
#define GPIO_MSK_CNF_MSK3_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK3_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_MSK3_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK3_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK3_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_MSK3_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_MSK2_SHIFT                 _MK_SHIFT_CONST(10)
#define GPIO_MSK_CNF_MSK2_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_MSK2_SHIFT)
#define GPIO_MSK_CNF_MSK2_RANGE                 10:10
#define GPIO_MSK_CNF_MSK2_WOFFSET                       0x0
#define GPIO_MSK_CNF_MSK2_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK2_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_MSK2_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK2_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK2_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_MSK2_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_MSK1_SHIFT                 _MK_SHIFT_CONST(9)
#define GPIO_MSK_CNF_MSK1_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_MSK1_SHIFT)
#define GPIO_MSK_CNF_MSK1_RANGE                 9:9
#define GPIO_MSK_CNF_MSK1_WOFFSET                       0x0
#define GPIO_MSK_CNF_MSK1_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK1_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_MSK1_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK1_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK1_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_MSK1_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_MSK0_SHIFT                 _MK_SHIFT_CONST(8)
#define GPIO_MSK_CNF_MSK0_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_MSK0_SHIFT)
#define GPIO_MSK_CNF_MSK0_RANGE                 8:8
#define GPIO_MSK_CNF_MSK0_WOFFSET                       0x0
#define GPIO_MSK_CNF_MSK0_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK0_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_MSK0_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_MSK0_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_MSK0_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_BIT_7_SHIFT                        _MK_SHIFT_CONST(7)
#define GPIO_MSK_CNF_BIT_7_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_BIT_7_SHIFT)
#define GPIO_MSK_CNF_BIT_7_RANGE                        7:7
#define GPIO_MSK_CNF_BIT_7_WOFFSET                      0x0
#define GPIO_MSK_CNF_BIT_7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_BIT_7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_7_SPIO                 _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_BIT_7_GPIO                 _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_BIT_6_SHIFT                        _MK_SHIFT_CONST(6)
#define GPIO_MSK_CNF_BIT_6_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_BIT_6_SHIFT)
#define GPIO_MSK_CNF_BIT_6_RANGE                        6:6
#define GPIO_MSK_CNF_BIT_6_WOFFSET                      0x0
#define GPIO_MSK_CNF_BIT_6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_BIT_6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_6_SPIO                 _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_BIT_6_GPIO                 _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_BIT_5_SHIFT                        _MK_SHIFT_CONST(5)
#define GPIO_MSK_CNF_BIT_5_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_BIT_5_SHIFT)
#define GPIO_MSK_CNF_BIT_5_RANGE                        5:5
#define GPIO_MSK_CNF_BIT_5_WOFFSET                      0x0
#define GPIO_MSK_CNF_BIT_5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_BIT_5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_5_SPIO                 _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_BIT_5_GPIO                 _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_BIT_4_SHIFT                        _MK_SHIFT_CONST(4)
#define GPIO_MSK_CNF_BIT_4_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_BIT_4_SHIFT)
#define GPIO_MSK_CNF_BIT_4_RANGE                        4:4
#define GPIO_MSK_CNF_BIT_4_WOFFSET                      0x0
#define GPIO_MSK_CNF_BIT_4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_BIT_4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_4_SPIO                 _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_BIT_4_GPIO                 _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_BIT_3_SHIFT                        _MK_SHIFT_CONST(3)
#define GPIO_MSK_CNF_BIT_3_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_BIT_3_SHIFT)
#define GPIO_MSK_CNF_BIT_3_RANGE                        3:3
#define GPIO_MSK_CNF_BIT_3_WOFFSET                      0x0
#define GPIO_MSK_CNF_BIT_3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_BIT_3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_3_SPIO                 _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_BIT_3_GPIO                 _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_BIT_2_SHIFT                        _MK_SHIFT_CONST(2)
#define GPIO_MSK_CNF_BIT_2_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_BIT_2_SHIFT)
#define GPIO_MSK_CNF_BIT_2_RANGE                        2:2
#define GPIO_MSK_CNF_BIT_2_WOFFSET                      0x0
#define GPIO_MSK_CNF_BIT_2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_BIT_2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_2_SPIO                 _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_BIT_2_GPIO                 _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_BIT_1_SHIFT                        _MK_SHIFT_CONST(1)
#define GPIO_MSK_CNF_BIT_1_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_BIT_1_SHIFT)
#define GPIO_MSK_CNF_BIT_1_RANGE                        1:1
#define GPIO_MSK_CNF_BIT_1_WOFFSET                      0x0
#define GPIO_MSK_CNF_BIT_1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_BIT_1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_1_SPIO                 _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_BIT_1_GPIO                 _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_BIT_0_SHIFT                        _MK_SHIFT_CONST(0)
#define GPIO_MSK_CNF_BIT_0_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_BIT_0_SHIFT)
#define GPIO_MSK_CNF_BIT_0_RANGE                        0:0
#define GPIO_MSK_CNF_BIT_0_WOFFSET                      0x0
#define GPIO_MSK_CNF_BIT_0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_BIT_0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_BIT_0_SPIO                 _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_BIT_0_GPIO                 _MK_ENUM_CONST(1)


// Register GPIO_MSK_CNF_1  
#define GPIO_MSK_CNF_1                  _MK_ADDR_CONST(0x84)
#define GPIO_MSK_CNF_1_SECURE                   0x0
#define GPIO_MSK_CNF_1_WORD_COUNT                       0x1
#define GPIO_MSK_CNF_1_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_RESET_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_CNF_1_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_MSK_CNF_1_WRITE_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_CNF_1_MSK7_SHIFT                       _MK_SHIFT_CONST(15)
#define GPIO_MSK_CNF_1_MSK7_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_1_MSK7_SHIFT)
#define GPIO_MSK_CNF_1_MSK7_RANGE                       15:15
#define GPIO_MSK_CNF_1_MSK7_WOFFSET                     0x0
#define GPIO_MSK_CNF_1_MSK7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_MSK7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK7_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_MSK7_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_MSK6_SHIFT                       _MK_SHIFT_CONST(14)
#define GPIO_MSK_CNF_1_MSK6_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_1_MSK6_SHIFT)
#define GPIO_MSK_CNF_1_MSK6_RANGE                       14:14
#define GPIO_MSK_CNF_1_MSK6_WOFFSET                     0x0
#define GPIO_MSK_CNF_1_MSK6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_MSK6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK6_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_MSK6_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_MSK5_SHIFT                       _MK_SHIFT_CONST(13)
#define GPIO_MSK_CNF_1_MSK5_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_1_MSK5_SHIFT)
#define GPIO_MSK_CNF_1_MSK5_RANGE                       13:13
#define GPIO_MSK_CNF_1_MSK5_WOFFSET                     0x0
#define GPIO_MSK_CNF_1_MSK5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_MSK5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK5_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_MSK5_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_MSK4_SHIFT                       _MK_SHIFT_CONST(12)
#define GPIO_MSK_CNF_1_MSK4_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_1_MSK4_SHIFT)
#define GPIO_MSK_CNF_1_MSK4_RANGE                       12:12
#define GPIO_MSK_CNF_1_MSK4_WOFFSET                     0x0
#define GPIO_MSK_CNF_1_MSK4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_MSK4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK4_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_MSK4_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_MSK3_SHIFT                       _MK_SHIFT_CONST(11)
#define GPIO_MSK_CNF_1_MSK3_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_1_MSK3_SHIFT)
#define GPIO_MSK_CNF_1_MSK3_RANGE                       11:11
#define GPIO_MSK_CNF_1_MSK3_WOFFSET                     0x0
#define GPIO_MSK_CNF_1_MSK3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_MSK3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK3_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_MSK3_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_MSK2_SHIFT                       _MK_SHIFT_CONST(10)
#define GPIO_MSK_CNF_1_MSK2_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_1_MSK2_SHIFT)
#define GPIO_MSK_CNF_1_MSK2_RANGE                       10:10
#define GPIO_MSK_CNF_1_MSK2_WOFFSET                     0x0
#define GPIO_MSK_CNF_1_MSK2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_MSK2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK2_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_MSK2_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_MSK1_SHIFT                       _MK_SHIFT_CONST(9)
#define GPIO_MSK_CNF_1_MSK1_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_1_MSK1_SHIFT)
#define GPIO_MSK_CNF_1_MSK1_RANGE                       9:9
#define GPIO_MSK_CNF_1_MSK1_WOFFSET                     0x0
#define GPIO_MSK_CNF_1_MSK1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_MSK1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK1_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_MSK1_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_MSK0_SHIFT                       _MK_SHIFT_CONST(8)
#define GPIO_MSK_CNF_1_MSK0_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_1_MSK0_SHIFT)
#define GPIO_MSK_CNF_1_MSK0_RANGE                       8:8
#define GPIO_MSK_CNF_1_MSK0_WOFFSET                     0x0
#define GPIO_MSK_CNF_1_MSK0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_MSK0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_MSK0_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_MSK0_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_MSK_CNF_1_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_1_BIT_7_SHIFT)
#define GPIO_MSK_CNF_1_BIT_7_RANGE                      7:7
#define GPIO_MSK_CNF_1_BIT_7_WOFFSET                    0x0
#define GPIO_MSK_CNF_1_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_7_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_BIT_7_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_MSK_CNF_1_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_1_BIT_6_SHIFT)
#define GPIO_MSK_CNF_1_BIT_6_RANGE                      6:6
#define GPIO_MSK_CNF_1_BIT_6_WOFFSET                    0x0
#define GPIO_MSK_CNF_1_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_6_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_BIT_6_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_MSK_CNF_1_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_1_BIT_5_SHIFT)
#define GPIO_MSK_CNF_1_BIT_5_RANGE                      5:5
#define GPIO_MSK_CNF_1_BIT_5_WOFFSET                    0x0
#define GPIO_MSK_CNF_1_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_5_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_BIT_5_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_MSK_CNF_1_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_1_BIT_4_SHIFT)
#define GPIO_MSK_CNF_1_BIT_4_RANGE                      4:4
#define GPIO_MSK_CNF_1_BIT_4_WOFFSET                    0x0
#define GPIO_MSK_CNF_1_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_4_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_BIT_4_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_MSK_CNF_1_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_1_BIT_3_SHIFT)
#define GPIO_MSK_CNF_1_BIT_3_RANGE                      3:3
#define GPIO_MSK_CNF_1_BIT_3_WOFFSET                    0x0
#define GPIO_MSK_CNF_1_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_3_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_BIT_3_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_MSK_CNF_1_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_1_BIT_2_SHIFT)
#define GPIO_MSK_CNF_1_BIT_2_RANGE                      2:2
#define GPIO_MSK_CNF_1_BIT_2_WOFFSET                    0x0
#define GPIO_MSK_CNF_1_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_2_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_BIT_2_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_MSK_CNF_1_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_1_BIT_1_SHIFT)
#define GPIO_MSK_CNF_1_BIT_1_RANGE                      1:1
#define GPIO_MSK_CNF_1_BIT_1_WOFFSET                    0x0
#define GPIO_MSK_CNF_1_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_1_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_BIT_1_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_1_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_MSK_CNF_1_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_1_BIT_0_SHIFT)
#define GPIO_MSK_CNF_1_BIT_0_RANGE                      0:0
#define GPIO_MSK_CNF_1_BIT_0_WOFFSET                    0x0
#define GPIO_MSK_CNF_1_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_1_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_1_BIT_0_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_1_BIT_0_GPIO                       _MK_ENUM_CONST(1)


// Register GPIO_MSK_CNF_2  
#define GPIO_MSK_CNF_2                  _MK_ADDR_CONST(0x88)
#define GPIO_MSK_CNF_2_SECURE                   0x0
#define GPIO_MSK_CNF_2_WORD_COUNT                       0x1
#define GPIO_MSK_CNF_2_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_RESET_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_CNF_2_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_MSK_CNF_2_WRITE_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_CNF_2_MSK7_SHIFT                       _MK_SHIFT_CONST(15)
#define GPIO_MSK_CNF_2_MSK7_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_2_MSK7_SHIFT)
#define GPIO_MSK_CNF_2_MSK7_RANGE                       15:15
#define GPIO_MSK_CNF_2_MSK7_WOFFSET                     0x0
#define GPIO_MSK_CNF_2_MSK7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_MSK7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK7_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_MSK7_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_MSK6_SHIFT                       _MK_SHIFT_CONST(14)
#define GPIO_MSK_CNF_2_MSK6_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_2_MSK6_SHIFT)
#define GPIO_MSK_CNF_2_MSK6_RANGE                       14:14
#define GPIO_MSK_CNF_2_MSK6_WOFFSET                     0x0
#define GPIO_MSK_CNF_2_MSK6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_MSK6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK6_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_MSK6_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_MSK5_SHIFT                       _MK_SHIFT_CONST(13)
#define GPIO_MSK_CNF_2_MSK5_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_2_MSK5_SHIFT)
#define GPIO_MSK_CNF_2_MSK5_RANGE                       13:13
#define GPIO_MSK_CNF_2_MSK5_WOFFSET                     0x0
#define GPIO_MSK_CNF_2_MSK5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_MSK5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK5_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_MSK5_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_MSK4_SHIFT                       _MK_SHIFT_CONST(12)
#define GPIO_MSK_CNF_2_MSK4_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_2_MSK4_SHIFT)
#define GPIO_MSK_CNF_2_MSK4_RANGE                       12:12
#define GPIO_MSK_CNF_2_MSK4_WOFFSET                     0x0
#define GPIO_MSK_CNF_2_MSK4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_MSK4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK4_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_MSK4_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_MSK3_SHIFT                       _MK_SHIFT_CONST(11)
#define GPIO_MSK_CNF_2_MSK3_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_2_MSK3_SHIFT)
#define GPIO_MSK_CNF_2_MSK3_RANGE                       11:11
#define GPIO_MSK_CNF_2_MSK3_WOFFSET                     0x0
#define GPIO_MSK_CNF_2_MSK3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_MSK3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK3_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_MSK3_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_MSK2_SHIFT                       _MK_SHIFT_CONST(10)
#define GPIO_MSK_CNF_2_MSK2_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_2_MSK2_SHIFT)
#define GPIO_MSK_CNF_2_MSK2_RANGE                       10:10
#define GPIO_MSK_CNF_2_MSK2_WOFFSET                     0x0
#define GPIO_MSK_CNF_2_MSK2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_MSK2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK2_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_MSK2_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_MSK1_SHIFT                       _MK_SHIFT_CONST(9)
#define GPIO_MSK_CNF_2_MSK1_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_2_MSK1_SHIFT)
#define GPIO_MSK_CNF_2_MSK1_RANGE                       9:9
#define GPIO_MSK_CNF_2_MSK1_WOFFSET                     0x0
#define GPIO_MSK_CNF_2_MSK1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_MSK1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK1_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_MSK1_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_MSK0_SHIFT                       _MK_SHIFT_CONST(8)
#define GPIO_MSK_CNF_2_MSK0_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_2_MSK0_SHIFT)
#define GPIO_MSK_CNF_2_MSK0_RANGE                       8:8
#define GPIO_MSK_CNF_2_MSK0_WOFFSET                     0x0
#define GPIO_MSK_CNF_2_MSK0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_MSK0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_MSK0_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_MSK0_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_MSK_CNF_2_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_2_BIT_7_SHIFT)
#define GPIO_MSK_CNF_2_BIT_7_RANGE                      7:7
#define GPIO_MSK_CNF_2_BIT_7_WOFFSET                    0x0
#define GPIO_MSK_CNF_2_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_7_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_BIT_7_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_MSK_CNF_2_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_2_BIT_6_SHIFT)
#define GPIO_MSK_CNF_2_BIT_6_RANGE                      6:6
#define GPIO_MSK_CNF_2_BIT_6_WOFFSET                    0x0
#define GPIO_MSK_CNF_2_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_6_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_BIT_6_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_MSK_CNF_2_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_2_BIT_5_SHIFT)
#define GPIO_MSK_CNF_2_BIT_5_RANGE                      5:5
#define GPIO_MSK_CNF_2_BIT_5_WOFFSET                    0x0
#define GPIO_MSK_CNF_2_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_5_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_BIT_5_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_MSK_CNF_2_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_2_BIT_4_SHIFT)
#define GPIO_MSK_CNF_2_BIT_4_RANGE                      4:4
#define GPIO_MSK_CNF_2_BIT_4_WOFFSET                    0x0
#define GPIO_MSK_CNF_2_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_4_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_BIT_4_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_MSK_CNF_2_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_2_BIT_3_SHIFT)
#define GPIO_MSK_CNF_2_BIT_3_RANGE                      3:3
#define GPIO_MSK_CNF_2_BIT_3_WOFFSET                    0x0
#define GPIO_MSK_CNF_2_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_3_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_BIT_3_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_MSK_CNF_2_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_2_BIT_2_SHIFT)
#define GPIO_MSK_CNF_2_BIT_2_RANGE                      2:2
#define GPIO_MSK_CNF_2_BIT_2_WOFFSET                    0x0
#define GPIO_MSK_CNF_2_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_2_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_BIT_2_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_MSK_CNF_2_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_2_BIT_1_SHIFT)
#define GPIO_MSK_CNF_2_BIT_1_RANGE                      1:1
#define GPIO_MSK_CNF_2_BIT_1_WOFFSET                    0x0
#define GPIO_MSK_CNF_2_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_1_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_BIT_1_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_2_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_MSK_CNF_2_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_2_BIT_0_SHIFT)
#define GPIO_MSK_CNF_2_BIT_0_RANGE                      0:0
#define GPIO_MSK_CNF_2_BIT_0_WOFFSET                    0x0
#define GPIO_MSK_CNF_2_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_2_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_2_BIT_0_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_2_BIT_0_GPIO                       _MK_ENUM_CONST(1)


// Register GPIO_MSK_CNF_3  
#define GPIO_MSK_CNF_3                  _MK_ADDR_CONST(0x8c)
#define GPIO_MSK_CNF_3_SECURE                   0x0
#define GPIO_MSK_CNF_3_WORD_COUNT                       0x1
#define GPIO_MSK_CNF_3_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_RESET_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_CNF_3_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_MSK_CNF_3_WRITE_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_CNF_3_MSK7_SHIFT                       _MK_SHIFT_CONST(15)
#define GPIO_MSK_CNF_3_MSK7_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_3_MSK7_SHIFT)
#define GPIO_MSK_CNF_3_MSK7_RANGE                       15:15
#define GPIO_MSK_CNF_3_MSK7_WOFFSET                     0x0
#define GPIO_MSK_CNF_3_MSK7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_MSK7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK7_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_MSK7_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_MSK6_SHIFT                       _MK_SHIFT_CONST(14)
#define GPIO_MSK_CNF_3_MSK6_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_3_MSK6_SHIFT)
#define GPIO_MSK_CNF_3_MSK6_RANGE                       14:14
#define GPIO_MSK_CNF_3_MSK6_WOFFSET                     0x0
#define GPIO_MSK_CNF_3_MSK6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_MSK6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK6_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_MSK6_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_MSK5_SHIFT                       _MK_SHIFT_CONST(13)
#define GPIO_MSK_CNF_3_MSK5_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_3_MSK5_SHIFT)
#define GPIO_MSK_CNF_3_MSK5_RANGE                       13:13
#define GPIO_MSK_CNF_3_MSK5_WOFFSET                     0x0
#define GPIO_MSK_CNF_3_MSK5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_MSK5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK5_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_MSK5_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_MSK4_SHIFT                       _MK_SHIFT_CONST(12)
#define GPIO_MSK_CNF_3_MSK4_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_3_MSK4_SHIFT)
#define GPIO_MSK_CNF_3_MSK4_RANGE                       12:12
#define GPIO_MSK_CNF_3_MSK4_WOFFSET                     0x0
#define GPIO_MSK_CNF_3_MSK4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_MSK4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK4_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_MSK4_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_MSK3_SHIFT                       _MK_SHIFT_CONST(11)
#define GPIO_MSK_CNF_3_MSK3_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_3_MSK3_SHIFT)
#define GPIO_MSK_CNF_3_MSK3_RANGE                       11:11
#define GPIO_MSK_CNF_3_MSK3_WOFFSET                     0x0
#define GPIO_MSK_CNF_3_MSK3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_MSK3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK3_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_MSK3_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_MSK2_SHIFT                       _MK_SHIFT_CONST(10)
#define GPIO_MSK_CNF_3_MSK2_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_3_MSK2_SHIFT)
#define GPIO_MSK_CNF_3_MSK2_RANGE                       10:10
#define GPIO_MSK_CNF_3_MSK2_WOFFSET                     0x0
#define GPIO_MSK_CNF_3_MSK2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_MSK2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK2_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_MSK2_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_MSK1_SHIFT                       _MK_SHIFT_CONST(9)
#define GPIO_MSK_CNF_3_MSK1_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_3_MSK1_SHIFT)
#define GPIO_MSK_CNF_3_MSK1_RANGE                       9:9
#define GPIO_MSK_CNF_3_MSK1_WOFFSET                     0x0
#define GPIO_MSK_CNF_3_MSK1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_MSK1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK1_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_MSK1_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_MSK0_SHIFT                       _MK_SHIFT_CONST(8)
#define GPIO_MSK_CNF_3_MSK0_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_3_MSK0_SHIFT)
#define GPIO_MSK_CNF_3_MSK0_RANGE                       8:8
#define GPIO_MSK_CNF_3_MSK0_WOFFSET                     0x0
#define GPIO_MSK_CNF_3_MSK0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_MSK0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_MSK0_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_MSK0_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_MSK_CNF_3_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_3_BIT_7_SHIFT)
#define GPIO_MSK_CNF_3_BIT_7_RANGE                      7:7
#define GPIO_MSK_CNF_3_BIT_7_WOFFSET                    0x0
#define GPIO_MSK_CNF_3_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_7_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_BIT_7_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_MSK_CNF_3_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_3_BIT_6_SHIFT)
#define GPIO_MSK_CNF_3_BIT_6_RANGE                      6:6
#define GPIO_MSK_CNF_3_BIT_6_WOFFSET                    0x0
#define GPIO_MSK_CNF_3_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_6_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_BIT_6_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_MSK_CNF_3_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_3_BIT_5_SHIFT)
#define GPIO_MSK_CNF_3_BIT_5_RANGE                      5:5
#define GPIO_MSK_CNF_3_BIT_5_WOFFSET                    0x0
#define GPIO_MSK_CNF_3_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_5_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_BIT_5_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_MSK_CNF_3_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_3_BIT_4_SHIFT)
#define GPIO_MSK_CNF_3_BIT_4_RANGE                      4:4
#define GPIO_MSK_CNF_3_BIT_4_WOFFSET                    0x0
#define GPIO_MSK_CNF_3_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_4_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_BIT_4_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_MSK_CNF_3_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_3_BIT_3_SHIFT)
#define GPIO_MSK_CNF_3_BIT_3_RANGE                      3:3
#define GPIO_MSK_CNF_3_BIT_3_WOFFSET                    0x0
#define GPIO_MSK_CNF_3_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_3_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_BIT_3_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_MSK_CNF_3_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_3_BIT_2_SHIFT)
#define GPIO_MSK_CNF_3_BIT_2_RANGE                      2:2
#define GPIO_MSK_CNF_3_BIT_2_WOFFSET                    0x0
#define GPIO_MSK_CNF_3_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_2_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_BIT_2_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_MSK_CNF_3_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_3_BIT_1_SHIFT)
#define GPIO_MSK_CNF_3_BIT_1_RANGE                      1:1
#define GPIO_MSK_CNF_3_BIT_1_WOFFSET                    0x0
#define GPIO_MSK_CNF_3_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_1_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_BIT_1_GPIO                       _MK_ENUM_CONST(1)

#define GPIO_MSK_CNF_3_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_MSK_CNF_3_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_CNF_3_BIT_0_SHIFT)
#define GPIO_MSK_CNF_3_BIT_0_RANGE                      0:0
#define GPIO_MSK_CNF_3_BIT_0_WOFFSET                    0x0
#define GPIO_MSK_CNF_3_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_CNF_3_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_CNF_3_BIT_0_SPIO                       _MK_ENUM_CONST(0)
#define GPIO_MSK_CNF_3_BIT_0_GPIO                       _MK_ENUM_CONST(1)


// Register GPIO_MSK_OE_0  
#define GPIO_MSK_OE_0                   _MK_ADDR_CONST(0x90)
#define GPIO_MSK_OE_0_SECURE                    0x0
#define GPIO_MSK_OE_0_WORD_COUNT                        0x1
#define GPIO_MSK_OE_0_RESET_VAL                         _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_RESET_MASK                        _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OE_0_SW_DEFAULT_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_READ_MASK                         _MK_MASK_CONST(0xff)
#define GPIO_MSK_OE_0_WRITE_MASK                        _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OE_0_MSK7_SHIFT                        _MK_SHIFT_CONST(15)
#define GPIO_MSK_OE_0_MSK7_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_0_MSK7_SHIFT)
#define GPIO_MSK_OE_0_MSK7_RANGE                        15:15
#define GPIO_MSK_OE_0_MSK7_WOFFSET                      0x0
#define GPIO_MSK_OE_0_MSK7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_MSK7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK7_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_MSK7_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_0_MSK6_SHIFT                        _MK_SHIFT_CONST(14)
#define GPIO_MSK_OE_0_MSK6_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_0_MSK6_SHIFT)
#define GPIO_MSK_OE_0_MSK6_RANGE                        14:14
#define GPIO_MSK_OE_0_MSK6_WOFFSET                      0x0
#define GPIO_MSK_OE_0_MSK6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_MSK6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK6_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_MSK6_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_0_MSK5_SHIFT                        _MK_SHIFT_CONST(13)
#define GPIO_MSK_OE_0_MSK5_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_0_MSK5_SHIFT)
#define GPIO_MSK_OE_0_MSK5_RANGE                        13:13
#define GPIO_MSK_OE_0_MSK5_WOFFSET                      0x0
#define GPIO_MSK_OE_0_MSK5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_MSK5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK5_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_MSK5_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_0_MSK4_SHIFT                        _MK_SHIFT_CONST(12)
#define GPIO_MSK_OE_0_MSK4_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_0_MSK4_SHIFT)
#define GPIO_MSK_OE_0_MSK4_RANGE                        12:12
#define GPIO_MSK_OE_0_MSK4_WOFFSET                      0x0
#define GPIO_MSK_OE_0_MSK4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_MSK4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK4_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_MSK4_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_0_MSK3_SHIFT                        _MK_SHIFT_CONST(11)
#define GPIO_MSK_OE_0_MSK3_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_0_MSK3_SHIFT)
#define GPIO_MSK_OE_0_MSK3_RANGE                        11:11
#define GPIO_MSK_OE_0_MSK3_WOFFSET                      0x0
#define GPIO_MSK_OE_0_MSK3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_MSK3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK3_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_MSK3_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_0_MSK2_SHIFT                        _MK_SHIFT_CONST(10)
#define GPIO_MSK_OE_0_MSK2_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_0_MSK2_SHIFT)
#define GPIO_MSK_OE_0_MSK2_RANGE                        10:10
#define GPIO_MSK_OE_0_MSK2_WOFFSET                      0x0
#define GPIO_MSK_OE_0_MSK2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_MSK2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK2_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_MSK2_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_0_MSK1_SHIFT                        _MK_SHIFT_CONST(9)
#define GPIO_MSK_OE_0_MSK1_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_0_MSK1_SHIFT)
#define GPIO_MSK_OE_0_MSK1_RANGE                        9:9
#define GPIO_MSK_OE_0_MSK1_WOFFSET                      0x0
#define GPIO_MSK_OE_0_MSK1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_MSK1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK1_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_MSK1_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_0_MSK0_SHIFT                        _MK_SHIFT_CONST(8)
#define GPIO_MSK_OE_0_MSK0_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_0_MSK0_SHIFT)
#define GPIO_MSK_OE_0_MSK0_RANGE                        8:8
#define GPIO_MSK_OE_0_MSK0_WOFFSET                      0x0
#define GPIO_MSK_OE_0_MSK0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_MSK0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_MSK0_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_MSK0_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_0_BIT_7_SHIFT                       _MK_SHIFT_CONST(7)
#define GPIO_MSK_OE_0_BIT_7_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_0_BIT_7_SHIFT)
#define GPIO_MSK_OE_0_BIT_7_RANGE                       7:7
#define GPIO_MSK_OE_0_BIT_7_WOFFSET                     0x0
#define GPIO_MSK_OE_0_BIT_7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_BIT_7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_7_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_BIT_7_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_0_BIT_6_SHIFT                       _MK_SHIFT_CONST(6)
#define GPIO_MSK_OE_0_BIT_6_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_0_BIT_6_SHIFT)
#define GPIO_MSK_OE_0_BIT_6_RANGE                       6:6
#define GPIO_MSK_OE_0_BIT_6_WOFFSET                     0x0
#define GPIO_MSK_OE_0_BIT_6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_BIT_6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_6_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_BIT_6_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_0_BIT_5_SHIFT                       _MK_SHIFT_CONST(5)
#define GPIO_MSK_OE_0_BIT_5_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_0_BIT_5_SHIFT)
#define GPIO_MSK_OE_0_BIT_5_RANGE                       5:5
#define GPIO_MSK_OE_0_BIT_5_WOFFSET                     0x0
#define GPIO_MSK_OE_0_BIT_5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_BIT_5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_5_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_BIT_5_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_0_BIT_4_SHIFT                       _MK_SHIFT_CONST(4)
#define GPIO_MSK_OE_0_BIT_4_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_0_BIT_4_SHIFT)
#define GPIO_MSK_OE_0_BIT_4_RANGE                       4:4
#define GPIO_MSK_OE_0_BIT_4_WOFFSET                     0x0
#define GPIO_MSK_OE_0_BIT_4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_BIT_4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_4_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_BIT_4_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_0_BIT_3_SHIFT                       _MK_SHIFT_CONST(3)
#define GPIO_MSK_OE_0_BIT_3_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_0_BIT_3_SHIFT)
#define GPIO_MSK_OE_0_BIT_3_RANGE                       3:3
#define GPIO_MSK_OE_0_BIT_3_WOFFSET                     0x0
#define GPIO_MSK_OE_0_BIT_3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_BIT_3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_3_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_BIT_3_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_0_BIT_2_SHIFT                       _MK_SHIFT_CONST(2)
#define GPIO_MSK_OE_0_BIT_2_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_0_BIT_2_SHIFT)
#define GPIO_MSK_OE_0_BIT_2_RANGE                       2:2
#define GPIO_MSK_OE_0_BIT_2_WOFFSET                     0x0
#define GPIO_MSK_OE_0_BIT_2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_BIT_2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_2_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_BIT_2_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_0_BIT_1_SHIFT                       _MK_SHIFT_CONST(1)
#define GPIO_MSK_OE_0_BIT_1_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_0_BIT_1_SHIFT)
#define GPIO_MSK_OE_0_BIT_1_RANGE                       1:1
#define GPIO_MSK_OE_0_BIT_1_WOFFSET                     0x0
#define GPIO_MSK_OE_0_BIT_1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_BIT_1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_1_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_BIT_1_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_0_BIT_0_SHIFT                       _MK_SHIFT_CONST(0)
#define GPIO_MSK_OE_0_BIT_0_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_0_BIT_0_SHIFT)
#define GPIO_MSK_OE_0_BIT_0_RANGE                       0:0
#define GPIO_MSK_OE_0_BIT_0_WOFFSET                     0x0
#define GPIO_MSK_OE_0_BIT_0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_0_BIT_0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_0_BIT_0_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_0_BIT_0_DRIVEN                      _MK_ENUM_CONST(1)


// Register GPIO_MSK_OE  
#define GPIO_MSK_OE                     _MK_ADDR_CONST(0x90)
#define GPIO_MSK_OE_SECURE                      0x0
#define GPIO_MSK_OE_WORD_COUNT                  0x1
#define GPIO_MSK_OE_RESET_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_RESET_MASK                  _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OE_SW_DEFAULT_VAL                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_READ_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_MSK_OE_WRITE_MASK                  _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OE_MSK7_SHIFT                  _MK_SHIFT_CONST(15)
#define GPIO_MSK_OE_MSK7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_OE_MSK7_SHIFT)
#define GPIO_MSK_OE_MSK7_RANGE                  15:15
#define GPIO_MSK_OE_MSK7_WOFFSET                        0x0
#define GPIO_MSK_OE_MSK7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_MSK7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK7_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_MSK7_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_MSK6_SHIFT                  _MK_SHIFT_CONST(14)
#define GPIO_MSK_OE_MSK6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_OE_MSK6_SHIFT)
#define GPIO_MSK_OE_MSK6_RANGE                  14:14
#define GPIO_MSK_OE_MSK6_WOFFSET                        0x0
#define GPIO_MSK_OE_MSK6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_MSK6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK6_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_MSK6_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_MSK5_SHIFT                  _MK_SHIFT_CONST(13)
#define GPIO_MSK_OE_MSK5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_OE_MSK5_SHIFT)
#define GPIO_MSK_OE_MSK5_RANGE                  13:13
#define GPIO_MSK_OE_MSK5_WOFFSET                        0x0
#define GPIO_MSK_OE_MSK5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_MSK5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK5_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_MSK5_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_MSK4_SHIFT                  _MK_SHIFT_CONST(12)
#define GPIO_MSK_OE_MSK4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_OE_MSK4_SHIFT)
#define GPIO_MSK_OE_MSK4_RANGE                  12:12
#define GPIO_MSK_OE_MSK4_WOFFSET                        0x0
#define GPIO_MSK_OE_MSK4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_MSK4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK4_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_MSK4_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_MSK3_SHIFT                  _MK_SHIFT_CONST(11)
#define GPIO_MSK_OE_MSK3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_OE_MSK3_SHIFT)
#define GPIO_MSK_OE_MSK3_RANGE                  11:11
#define GPIO_MSK_OE_MSK3_WOFFSET                        0x0
#define GPIO_MSK_OE_MSK3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_MSK3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK3_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_MSK3_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_MSK2_SHIFT                  _MK_SHIFT_CONST(10)
#define GPIO_MSK_OE_MSK2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_OE_MSK2_SHIFT)
#define GPIO_MSK_OE_MSK2_RANGE                  10:10
#define GPIO_MSK_OE_MSK2_WOFFSET                        0x0
#define GPIO_MSK_OE_MSK2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_MSK2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK2_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_MSK2_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_MSK1_SHIFT                  _MK_SHIFT_CONST(9)
#define GPIO_MSK_OE_MSK1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_OE_MSK1_SHIFT)
#define GPIO_MSK_OE_MSK1_RANGE                  9:9
#define GPIO_MSK_OE_MSK1_WOFFSET                        0x0
#define GPIO_MSK_OE_MSK1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_MSK1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK1_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_MSK1_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_MSK0_SHIFT                  _MK_SHIFT_CONST(8)
#define GPIO_MSK_OE_MSK0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_OE_MSK0_SHIFT)
#define GPIO_MSK_OE_MSK0_RANGE                  8:8
#define GPIO_MSK_OE_MSK0_WOFFSET                        0x0
#define GPIO_MSK_OE_MSK0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_MSK0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_MSK0_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_MSK0_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_BIT_7_SHIFT                 _MK_SHIFT_CONST(7)
#define GPIO_MSK_OE_BIT_7_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_OE_BIT_7_SHIFT)
#define GPIO_MSK_OE_BIT_7_RANGE                 7:7
#define GPIO_MSK_OE_BIT_7_WOFFSET                       0x0
#define GPIO_MSK_OE_BIT_7_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_7_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_BIT_7_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_7_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_7_TRI_STATE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_BIT_7_DRIVEN                        _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_BIT_6_SHIFT                 _MK_SHIFT_CONST(6)
#define GPIO_MSK_OE_BIT_6_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_OE_BIT_6_SHIFT)
#define GPIO_MSK_OE_BIT_6_RANGE                 6:6
#define GPIO_MSK_OE_BIT_6_WOFFSET                       0x0
#define GPIO_MSK_OE_BIT_6_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_6_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_BIT_6_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_6_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_6_TRI_STATE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_BIT_6_DRIVEN                        _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_BIT_5_SHIFT                 _MK_SHIFT_CONST(5)
#define GPIO_MSK_OE_BIT_5_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_OE_BIT_5_SHIFT)
#define GPIO_MSK_OE_BIT_5_RANGE                 5:5
#define GPIO_MSK_OE_BIT_5_WOFFSET                       0x0
#define GPIO_MSK_OE_BIT_5_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_5_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_BIT_5_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_5_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_5_TRI_STATE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_BIT_5_DRIVEN                        _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_BIT_4_SHIFT                 _MK_SHIFT_CONST(4)
#define GPIO_MSK_OE_BIT_4_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_OE_BIT_4_SHIFT)
#define GPIO_MSK_OE_BIT_4_RANGE                 4:4
#define GPIO_MSK_OE_BIT_4_WOFFSET                       0x0
#define GPIO_MSK_OE_BIT_4_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_4_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_BIT_4_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_4_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_4_TRI_STATE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_BIT_4_DRIVEN                        _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_BIT_3_SHIFT                 _MK_SHIFT_CONST(3)
#define GPIO_MSK_OE_BIT_3_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_OE_BIT_3_SHIFT)
#define GPIO_MSK_OE_BIT_3_RANGE                 3:3
#define GPIO_MSK_OE_BIT_3_WOFFSET                       0x0
#define GPIO_MSK_OE_BIT_3_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_3_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_BIT_3_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_3_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_3_TRI_STATE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_BIT_3_DRIVEN                        _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_BIT_2_SHIFT                 _MK_SHIFT_CONST(2)
#define GPIO_MSK_OE_BIT_2_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_OE_BIT_2_SHIFT)
#define GPIO_MSK_OE_BIT_2_RANGE                 2:2
#define GPIO_MSK_OE_BIT_2_WOFFSET                       0x0
#define GPIO_MSK_OE_BIT_2_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_2_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_BIT_2_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_2_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_2_TRI_STATE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_BIT_2_DRIVEN                        _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_BIT_1_SHIFT                 _MK_SHIFT_CONST(1)
#define GPIO_MSK_OE_BIT_1_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_OE_BIT_1_SHIFT)
#define GPIO_MSK_OE_BIT_1_RANGE                 1:1
#define GPIO_MSK_OE_BIT_1_WOFFSET                       0x0
#define GPIO_MSK_OE_BIT_1_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_1_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_BIT_1_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_1_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_1_TRI_STATE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_BIT_1_DRIVEN                        _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_BIT_0_SHIFT                 _MK_SHIFT_CONST(0)
#define GPIO_MSK_OE_BIT_0_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_OE_BIT_0_SHIFT)
#define GPIO_MSK_OE_BIT_0_RANGE                 0:0
#define GPIO_MSK_OE_BIT_0_WOFFSET                       0x0
#define GPIO_MSK_OE_BIT_0_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_0_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_BIT_0_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_BIT_0_TRI_STATE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_BIT_0_DRIVEN                        _MK_ENUM_CONST(1)


// Register GPIO_MSK_OE_1  
#define GPIO_MSK_OE_1                   _MK_ADDR_CONST(0x94)
#define GPIO_MSK_OE_1_SECURE                    0x0
#define GPIO_MSK_OE_1_WORD_COUNT                        0x1
#define GPIO_MSK_OE_1_RESET_VAL                         _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_RESET_MASK                        _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OE_1_SW_DEFAULT_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_READ_MASK                         _MK_MASK_CONST(0xff)
#define GPIO_MSK_OE_1_WRITE_MASK                        _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OE_1_MSK7_SHIFT                        _MK_SHIFT_CONST(15)
#define GPIO_MSK_OE_1_MSK7_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_1_MSK7_SHIFT)
#define GPIO_MSK_OE_1_MSK7_RANGE                        15:15
#define GPIO_MSK_OE_1_MSK7_WOFFSET                      0x0
#define GPIO_MSK_OE_1_MSK7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_MSK7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK7_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_MSK7_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_1_MSK6_SHIFT                        _MK_SHIFT_CONST(14)
#define GPIO_MSK_OE_1_MSK6_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_1_MSK6_SHIFT)
#define GPIO_MSK_OE_1_MSK6_RANGE                        14:14
#define GPIO_MSK_OE_1_MSK6_WOFFSET                      0x0
#define GPIO_MSK_OE_1_MSK6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_MSK6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK6_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_MSK6_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_1_MSK5_SHIFT                        _MK_SHIFT_CONST(13)
#define GPIO_MSK_OE_1_MSK5_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_1_MSK5_SHIFT)
#define GPIO_MSK_OE_1_MSK5_RANGE                        13:13
#define GPIO_MSK_OE_1_MSK5_WOFFSET                      0x0
#define GPIO_MSK_OE_1_MSK5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_MSK5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK5_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_MSK5_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_1_MSK4_SHIFT                        _MK_SHIFT_CONST(12)
#define GPIO_MSK_OE_1_MSK4_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_1_MSK4_SHIFT)
#define GPIO_MSK_OE_1_MSK4_RANGE                        12:12
#define GPIO_MSK_OE_1_MSK4_WOFFSET                      0x0
#define GPIO_MSK_OE_1_MSK4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_MSK4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK4_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_MSK4_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_1_MSK3_SHIFT                        _MK_SHIFT_CONST(11)
#define GPIO_MSK_OE_1_MSK3_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_1_MSK3_SHIFT)
#define GPIO_MSK_OE_1_MSK3_RANGE                        11:11
#define GPIO_MSK_OE_1_MSK3_WOFFSET                      0x0
#define GPIO_MSK_OE_1_MSK3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_MSK3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK3_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_MSK3_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_1_MSK2_SHIFT                        _MK_SHIFT_CONST(10)
#define GPIO_MSK_OE_1_MSK2_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_1_MSK2_SHIFT)
#define GPIO_MSK_OE_1_MSK2_RANGE                        10:10
#define GPIO_MSK_OE_1_MSK2_WOFFSET                      0x0
#define GPIO_MSK_OE_1_MSK2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_MSK2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK2_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_MSK2_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_1_MSK1_SHIFT                        _MK_SHIFT_CONST(9)
#define GPIO_MSK_OE_1_MSK1_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_1_MSK1_SHIFT)
#define GPIO_MSK_OE_1_MSK1_RANGE                        9:9
#define GPIO_MSK_OE_1_MSK1_WOFFSET                      0x0
#define GPIO_MSK_OE_1_MSK1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_MSK1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK1_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_MSK1_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_1_MSK0_SHIFT                        _MK_SHIFT_CONST(8)
#define GPIO_MSK_OE_1_MSK0_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_1_MSK0_SHIFT)
#define GPIO_MSK_OE_1_MSK0_RANGE                        8:8
#define GPIO_MSK_OE_1_MSK0_WOFFSET                      0x0
#define GPIO_MSK_OE_1_MSK0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_MSK0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_MSK0_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_MSK0_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_1_BIT_7_SHIFT                       _MK_SHIFT_CONST(7)
#define GPIO_MSK_OE_1_BIT_7_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_1_BIT_7_SHIFT)
#define GPIO_MSK_OE_1_BIT_7_RANGE                       7:7
#define GPIO_MSK_OE_1_BIT_7_WOFFSET                     0x0
#define GPIO_MSK_OE_1_BIT_7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_BIT_7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_7_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_BIT_7_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_1_BIT_6_SHIFT                       _MK_SHIFT_CONST(6)
#define GPIO_MSK_OE_1_BIT_6_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_1_BIT_6_SHIFT)
#define GPIO_MSK_OE_1_BIT_6_RANGE                       6:6
#define GPIO_MSK_OE_1_BIT_6_WOFFSET                     0x0
#define GPIO_MSK_OE_1_BIT_6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_BIT_6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_6_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_BIT_6_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_1_BIT_5_SHIFT                       _MK_SHIFT_CONST(5)
#define GPIO_MSK_OE_1_BIT_5_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_1_BIT_5_SHIFT)
#define GPIO_MSK_OE_1_BIT_5_RANGE                       5:5
#define GPIO_MSK_OE_1_BIT_5_WOFFSET                     0x0
#define GPIO_MSK_OE_1_BIT_5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_BIT_5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_5_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_BIT_5_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_1_BIT_4_SHIFT                       _MK_SHIFT_CONST(4)
#define GPIO_MSK_OE_1_BIT_4_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_1_BIT_4_SHIFT)
#define GPIO_MSK_OE_1_BIT_4_RANGE                       4:4
#define GPIO_MSK_OE_1_BIT_4_WOFFSET                     0x0
#define GPIO_MSK_OE_1_BIT_4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_BIT_4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_4_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_BIT_4_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_1_BIT_3_SHIFT                       _MK_SHIFT_CONST(3)
#define GPIO_MSK_OE_1_BIT_3_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_1_BIT_3_SHIFT)
#define GPIO_MSK_OE_1_BIT_3_RANGE                       3:3
#define GPIO_MSK_OE_1_BIT_3_WOFFSET                     0x0
#define GPIO_MSK_OE_1_BIT_3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_BIT_3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_3_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_BIT_3_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_1_BIT_2_SHIFT                       _MK_SHIFT_CONST(2)
#define GPIO_MSK_OE_1_BIT_2_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_1_BIT_2_SHIFT)
#define GPIO_MSK_OE_1_BIT_2_RANGE                       2:2
#define GPIO_MSK_OE_1_BIT_2_WOFFSET                     0x0
#define GPIO_MSK_OE_1_BIT_2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_BIT_2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_2_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_BIT_2_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_1_BIT_1_SHIFT                       _MK_SHIFT_CONST(1)
#define GPIO_MSK_OE_1_BIT_1_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_1_BIT_1_SHIFT)
#define GPIO_MSK_OE_1_BIT_1_RANGE                       1:1
#define GPIO_MSK_OE_1_BIT_1_WOFFSET                     0x0
#define GPIO_MSK_OE_1_BIT_1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_BIT_1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_1_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_BIT_1_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_1_BIT_0_SHIFT                       _MK_SHIFT_CONST(0)
#define GPIO_MSK_OE_1_BIT_0_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_1_BIT_0_SHIFT)
#define GPIO_MSK_OE_1_BIT_0_RANGE                       0:0
#define GPIO_MSK_OE_1_BIT_0_WOFFSET                     0x0
#define GPIO_MSK_OE_1_BIT_0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_1_BIT_0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_1_BIT_0_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_1_BIT_0_DRIVEN                      _MK_ENUM_CONST(1)


// Register GPIO_MSK_OE_2  
#define GPIO_MSK_OE_2                   _MK_ADDR_CONST(0x98)
#define GPIO_MSK_OE_2_SECURE                    0x0
#define GPIO_MSK_OE_2_WORD_COUNT                        0x1
#define GPIO_MSK_OE_2_RESET_VAL                         _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_RESET_MASK                        _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OE_2_SW_DEFAULT_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_READ_MASK                         _MK_MASK_CONST(0xff)
#define GPIO_MSK_OE_2_WRITE_MASK                        _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OE_2_MSK7_SHIFT                        _MK_SHIFT_CONST(15)
#define GPIO_MSK_OE_2_MSK7_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_2_MSK7_SHIFT)
#define GPIO_MSK_OE_2_MSK7_RANGE                        15:15
#define GPIO_MSK_OE_2_MSK7_WOFFSET                      0x0
#define GPIO_MSK_OE_2_MSK7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_MSK7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK7_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_MSK7_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_2_MSK6_SHIFT                        _MK_SHIFT_CONST(14)
#define GPIO_MSK_OE_2_MSK6_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_2_MSK6_SHIFT)
#define GPIO_MSK_OE_2_MSK6_RANGE                        14:14
#define GPIO_MSK_OE_2_MSK6_WOFFSET                      0x0
#define GPIO_MSK_OE_2_MSK6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_MSK6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK6_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_MSK6_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_2_MSK5_SHIFT                        _MK_SHIFT_CONST(13)
#define GPIO_MSK_OE_2_MSK5_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_2_MSK5_SHIFT)
#define GPIO_MSK_OE_2_MSK5_RANGE                        13:13
#define GPIO_MSK_OE_2_MSK5_WOFFSET                      0x0
#define GPIO_MSK_OE_2_MSK5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_MSK5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK5_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_MSK5_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_2_MSK4_SHIFT                        _MK_SHIFT_CONST(12)
#define GPIO_MSK_OE_2_MSK4_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_2_MSK4_SHIFT)
#define GPIO_MSK_OE_2_MSK4_RANGE                        12:12
#define GPIO_MSK_OE_2_MSK4_WOFFSET                      0x0
#define GPIO_MSK_OE_2_MSK4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_MSK4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK4_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_MSK4_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_2_MSK3_SHIFT                        _MK_SHIFT_CONST(11)
#define GPIO_MSK_OE_2_MSK3_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_2_MSK3_SHIFT)
#define GPIO_MSK_OE_2_MSK3_RANGE                        11:11
#define GPIO_MSK_OE_2_MSK3_WOFFSET                      0x0
#define GPIO_MSK_OE_2_MSK3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_MSK3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK3_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_MSK3_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_2_MSK2_SHIFT                        _MK_SHIFT_CONST(10)
#define GPIO_MSK_OE_2_MSK2_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_2_MSK2_SHIFT)
#define GPIO_MSK_OE_2_MSK2_RANGE                        10:10
#define GPIO_MSK_OE_2_MSK2_WOFFSET                      0x0
#define GPIO_MSK_OE_2_MSK2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_MSK2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK2_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_MSK2_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_2_MSK1_SHIFT                        _MK_SHIFT_CONST(9)
#define GPIO_MSK_OE_2_MSK1_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_2_MSK1_SHIFT)
#define GPIO_MSK_OE_2_MSK1_RANGE                        9:9
#define GPIO_MSK_OE_2_MSK1_WOFFSET                      0x0
#define GPIO_MSK_OE_2_MSK1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_MSK1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK1_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_MSK1_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_2_MSK0_SHIFT                        _MK_SHIFT_CONST(8)
#define GPIO_MSK_OE_2_MSK0_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_2_MSK0_SHIFT)
#define GPIO_MSK_OE_2_MSK0_RANGE                        8:8
#define GPIO_MSK_OE_2_MSK0_WOFFSET                      0x0
#define GPIO_MSK_OE_2_MSK0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_MSK0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_MSK0_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_MSK0_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_2_BIT_7_SHIFT                       _MK_SHIFT_CONST(7)
#define GPIO_MSK_OE_2_BIT_7_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_2_BIT_7_SHIFT)
#define GPIO_MSK_OE_2_BIT_7_RANGE                       7:7
#define GPIO_MSK_OE_2_BIT_7_WOFFSET                     0x0
#define GPIO_MSK_OE_2_BIT_7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_BIT_7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_7_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_BIT_7_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_2_BIT_6_SHIFT                       _MK_SHIFT_CONST(6)
#define GPIO_MSK_OE_2_BIT_6_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_2_BIT_6_SHIFT)
#define GPIO_MSK_OE_2_BIT_6_RANGE                       6:6
#define GPIO_MSK_OE_2_BIT_6_WOFFSET                     0x0
#define GPIO_MSK_OE_2_BIT_6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_BIT_6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_6_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_BIT_6_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_2_BIT_5_SHIFT                       _MK_SHIFT_CONST(5)
#define GPIO_MSK_OE_2_BIT_5_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_2_BIT_5_SHIFT)
#define GPIO_MSK_OE_2_BIT_5_RANGE                       5:5
#define GPIO_MSK_OE_2_BIT_5_WOFFSET                     0x0
#define GPIO_MSK_OE_2_BIT_5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_BIT_5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_5_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_BIT_5_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_2_BIT_4_SHIFT                       _MK_SHIFT_CONST(4)
#define GPIO_MSK_OE_2_BIT_4_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_2_BIT_4_SHIFT)
#define GPIO_MSK_OE_2_BIT_4_RANGE                       4:4
#define GPIO_MSK_OE_2_BIT_4_WOFFSET                     0x0
#define GPIO_MSK_OE_2_BIT_4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_BIT_4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_4_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_BIT_4_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_2_BIT_3_SHIFT                       _MK_SHIFT_CONST(3)
#define GPIO_MSK_OE_2_BIT_3_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_2_BIT_3_SHIFT)
#define GPIO_MSK_OE_2_BIT_3_RANGE                       3:3
#define GPIO_MSK_OE_2_BIT_3_WOFFSET                     0x0
#define GPIO_MSK_OE_2_BIT_3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_BIT_3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_3_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_BIT_3_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_2_BIT_2_SHIFT                       _MK_SHIFT_CONST(2)
#define GPIO_MSK_OE_2_BIT_2_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_2_BIT_2_SHIFT)
#define GPIO_MSK_OE_2_BIT_2_RANGE                       2:2
#define GPIO_MSK_OE_2_BIT_2_WOFFSET                     0x0
#define GPIO_MSK_OE_2_BIT_2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_BIT_2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_2_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_BIT_2_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_2_BIT_1_SHIFT                       _MK_SHIFT_CONST(1)
#define GPIO_MSK_OE_2_BIT_1_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_2_BIT_1_SHIFT)
#define GPIO_MSK_OE_2_BIT_1_RANGE                       1:1
#define GPIO_MSK_OE_2_BIT_1_WOFFSET                     0x0
#define GPIO_MSK_OE_2_BIT_1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_BIT_1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_1_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_BIT_1_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_2_BIT_0_SHIFT                       _MK_SHIFT_CONST(0)
#define GPIO_MSK_OE_2_BIT_0_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_2_BIT_0_SHIFT)
#define GPIO_MSK_OE_2_BIT_0_RANGE                       0:0
#define GPIO_MSK_OE_2_BIT_0_WOFFSET                     0x0
#define GPIO_MSK_OE_2_BIT_0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_2_BIT_0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_2_BIT_0_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_2_BIT_0_DRIVEN                      _MK_ENUM_CONST(1)


// Register GPIO_MSK_OE_3  
#define GPIO_MSK_OE_3                   _MK_ADDR_CONST(0x9c)
#define GPIO_MSK_OE_3_SECURE                    0x0
#define GPIO_MSK_OE_3_WORD_COUNT                        0x1
#define GPIO_MSK_OE_3_RESET_VAL                         _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_RESET_MASK                        _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OE_3_SW_DEFAULT_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_READ_MASK                         _MK_MASK_CONST(0xff)
#define GPIO_MSK_OE_3_WRITE_MASK                        _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OE_3_MSK7_SHIFT                        _MK_SHIFT_CONST(15)
#define GPIO_MSK_OE_3_MSK7_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_3_MSK7_SHIFT)
#define GPIO_MSK_OE_3_MSK7_RANGE                        15:15
#define GPIO_MSK_OE_3_MSK7_WOFFSET                      0x0
#define GPIO_MSK_OE_3_MSK7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_MSK7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK7_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_MSK7_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_3_MSK6_SHIFT                        _MK_SHIFT_CONST(14)
#define GPIO_MSK_OE_3_MSK6_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_3_MSK6_SHIFT)
#define GPIO_MSK_OE_3_MSK6_RANGE                        14:14
#define GPIO_MSK_OE_3_MSK6_WOFFSET                      0x0
#define GPIO_MSK_OE_3_MSK6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_MSK6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK6_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_MSK6_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_3_MSK5_SHIFT                        _MK_SHIFT_CONST(13)
#define GPIO_MSK_OE_3_MSK5_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_3_MSK5_SHIFT)
#define GPIO_MSK_OE_3_MSK5_RANGE                        13:13
#define GPIO_MSK_OE_3_MSK5_WOFFSET                      0x0
#define GPIO_MSK_OE_3_MSK5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_MSK5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK5_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_MSK5_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_3_MSK4_SHIFT                        _MK_SHIFT_CONST(12)
#define GPIO_MSK_OE_3_MSK4_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_3_MSK4_SHIFT)
#define GPIO_MSK_OE_3_MSK4_RANGE                        12:12
#define GPIO_MSK_OE_3_MSK4_WOFFSET                      0x0
#define GPIO_MSK_OE_3_MSK4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_MSK4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK4_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_MSK4_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_3_MSK3_SHIFT                        _MK_SHIFT_CONST(11)
#define GPIO_MSK_OE_3_MSK3_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_3_MSK3_SHIFT)
#define GPIO_MSK_OE_3_MSK3_RANGE                        11:11
#define GPIO_MSK_OE_3_MSK3_WOFFSET                      0x0
#define GPIO_MSK_OE_3_MSK3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_MSK3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK3_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_MSK3_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_3_MSK2_SHIFT                        _MK_SHIFT_CONST(10)
#define GPIO_MSK_OE_3_MSK2_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_3_MSK2_SHIFT)
#define GPIO_MSK_OE_3_MSK2_RANGE                        10:10
#define GPIO_MSK_OE_3_MSK2_WOFFSET                      0x0
#define GPIO_MSK_OE_3_MSK2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_MSK2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK2_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_MSK2_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_3_MSK1_SHIFT                        _MK_SHIFT_CONST(9)
#define GPIO_MSK_OE_3_MSK1_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_3_MSK1_SHIFT)
#define GPIO_MSK_OE_3_MSK1_RANGE                        9:9
#define GPIO_MSK_OE_3_MSK1_WOFFSET                      0x0
#define GPIO_MSK_OE_3_MSK1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_MSK1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK1_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_MSK1_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_3_MSK0_SHIFT                        _MK_SHIFT_CONST(8)
#define GPIO_MSK_OE_3_MSK0_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OE_3_MSK0_SHIFT)
#define GPIO_MSK_OE_3_MSK0_RANGE                        8:8
#define GPIO_MSK_OE_3_MSK0_WOFFSET                      0x0
#define GPIO_MSK_OE_3_MSK0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_MSK0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_MSK0_DISABLE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_MSK0_ENABLE                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_3_BIT_7_SHIFT                       _MK_SHIFT_CONST(7)
#define GPIO_MSK_OE_3_BIT_7_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_3_BIT_7_SHIFT)
#define GPIO_MSK_OE_3_BIT_7_RANGE                       7:7
#define GPIO_MSK_OE_3_BIT_7_WOFFSET                     0x0
#define GPIO_MSK_OE_3_BIT_7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_BIT_7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_7_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_BIT_7_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_3_BIT_6_SHIFT                       _MK_SHIFT_CONST(6)
#define GPIO_MSK_OE_3_BIT_6_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_3_BIT_6_SHIFT)
#define GPIO_MSK_OE_3_BIT_6_RANGE                       6:6
#define GPIO_MSK_OE_3_BIT_6_WOFFSET                     0x0
#define GPIO_MSK_OE_3_BIT_6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_BIT_6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_6_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_BIT_6_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_3_BIT_5_SHIFT                       _MK_SHIFT_CONST(5)
#define GPIO_MSK_OE_3_BIT_5_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_3_BIT_5_SHIFT)
#define GPIO_MSK_OE_3_BIT_5_RANGE                       5:5
#define GPIO_MSK_OE_3_BIT_5_WOFFSET                     0x0
#define GPIO_MSK_OE_3_BIT_5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_BIT_5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_5_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_BIT_5_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_3_BIT_4_SHIFT                       _MK_SHIFT_CONST(4)
#define GPIO_MSK_OE_3_BIT_4_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_3_BIT_4_SHIFT)
#define GPIO_MSK_OE_3_BIT_4_RANGE                       4:4
#define GPIO_MSK_OE_3_BIT_4_WOFFSET                     0x0
#define GPIO_MSK_OE_3_BIT_4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_BIT_4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_4_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_BIT_4_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_3_BIT_3_SHIFT                       _MK_SHIFT_CONST(3)
#define GPIO_MSK_OE_3_BIT_3_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_3_BIT_3_SHIFT)
#define GPIO_MSK_OE_3_BIT_3_RANGE                       3:3
#define GPIO_MSK_OE_3_BIT_3_WOFFSET                     0x0
#define GPIO_MSK_OE_3_BIT_3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_BIT_3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_3_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_BIT_3_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_3_BIT_2_SHIFT                       _MK_SHIFT_CONST(2)
#define GPIO_MSK_OE_3_BIT_2_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_3_BIT_2_SHIFT)
#define GPIO_MSK_OE_3_BIT_2_RANGE                       2:2
#define GPIO_MSK_OE_3_BIT_2_WOFFSET                     0x0
#define GPIO_MSK_OE_3_BIT_2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_BIT_2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_2_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_BIT_2_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_3_BIT_1_SHIFT                       _MK_SHIFT_CONST(1)
#define GPIO_MSK_OE_3_BIT_1_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_3_BIT_1_SHIFT)
#define GPIO_MSK_OE_3_BIT_1_RANGE                       1:1
#define GPIO_MSK_OE_3_BIT_1_WOFFSET                     0x0
#define GPIO_MSK_OE_3_BIT_1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_BIT_1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_1_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_BIT_1_DRIVEN                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OE_3_BIT_0_SHIFT                       _MK_SHIFT_CONST(0)
#define GPIO_MSK_OE_3_BIT_0_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OE_3_BIT_0_SHIFT)
#define GPIO_MSK_OE_3_BIT_0_RANGE                       0:0
#define GPIO_MSK_OE_3_BIT_0_WOFFSET                     0x0
#define GPIO_MSK_OE_3_BIT_0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OE_3_BIT_0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OE_3_BIT_0_TRI_STATE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_OE_3_BIT_0_DRIVEN                      _MK_ENUM_CONST(1)


// Register GPIO_MSK_OUT_0  
#define GPIO_MSK_OUT_0                  _MK_ADDR_CONST(0xa0)
#define GPIO_MSK_OUT_0_SECURE                   0x0
#define GPIO_MSK_OUT_0_WORD_COUNT                       0x1
#define GPIO_MSK_OUT_0_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_RESET_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OUT_0_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_MSK_OUT_0_WRITE_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OUT_0_MSK7_SHIFT                       _MK_SHIFT_CONST(15)
#define GPIO_MSK_OUT_0_MSK7_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_0_MSK7_SHIFT)
#define GPIO_MSK_OUT_0_MSK7_RANGE                       15:15
#define GPIO_MSK_OUT_0_MSK7_WOFFSET                     0x0
#define GPIO_MSK_OUT_0_MSK7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_MSK7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK7_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_MSK7_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_0_MSK6_SHIFT                       _MK_SHIFT_CONST(14)
#define GPIO_MSK_OUT_0_MSK6_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_0_MSK6_SHIFT)
#define GPIO_MSK_OUT_0_MSK6_RANGE                       14:14
#define GPIO_MSK_OUT_0_MSK6_WOFFSET                     0x0
#define GPIO_MSK_OUT_0_MSK6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_MSK6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK6_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_MSK6_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_0_MSK5_SHIFT                       _MK_SHIFT_CONST(13)
#define GPIO_MSK_OUT_0_MSK5_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_0_MSK5_SHIFT)
#define GPIO_MSK_OUT_0_MSK5_RANGE                       13:13
#define GPIO_MSK_OUT_0_MSK5_WOFFSET                     0x0
#define GPIO_MSK_OUT_0_MSK5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_MSK5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK5_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_MSK5_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_0_MSK4_SHIFT                       _MK_SHIFT_CONST(12)
#define GPIO_MSK_OUT_0_MSK4_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_0_MSK4_SHIFT)
#define GPIO_MSK_OUT_0_MSK4_RANGE                       12:12
#define GPIO_MSK_OUT_0_MSK4_WOFFSET                     0x0
#define GPIO_MSK_OUT_0_MSK4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_MSK4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK4_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_MSK4_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_0_MSK3_SHIFT                       _MK_SHIFT_CONST(11)
#define GPIO_MSK_OUT_0_MSK3_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_0_MSK3_SHIFT)
#define GPIO_MSK_OUT_0_MSK3_RANGE                       11:11
#define GPIO_MSK_OUT_0_MSK3_WOFFSET                     0x0
#define GPIO_MSK_OUT_0_MSK3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_MSK3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK3_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_MSK3_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_0_MSK2_SHIFT                       _MK_SHIFT_CONST(10)
#define GPIO_MSK_OUT_0_MSK2_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_0_MSK2_SHIFT)
#define GPIO_MSK_OUT_0_MSK2_RANGE                       10:10
#define GPIO_MSK_OUT_0_MSK2_WOFFSET                     0x0
#define GPIO_MSK_OUT_0_MSK2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_MSK2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK2_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_MSK2_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_0_MSK1_SHIFT                       _MK_SHIFT_CONST(9)
#define GPIO_MSK_OUT_0_MSK1_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_0_MSK1_SHIFT)
#define GPIO_MSK_OUT_0_MSK1_RANGE                       9:9
#define GPIO_MSK_OUT_0_MSK1_WOFFSET                     0x0
#define GPIO_MSK_OUT_0_MSK1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_MSK1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK1_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_MSK1_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_0_MSK0_SHIFT                       _MK_SHIFT_CONST(8)
#define GPIO_MSK_OUT_0_MSK0_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_0_MSK0_SHIFT)
#define GPIO_MSK_OUT_0_MSK0_RANGE                       8:8
#define GPIO_MSK_OUT_0_MSK0_WOFFSET                     0x0
#define GPIO_MSK_OUT_0_MSK0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_MSK0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_MSK0_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_MSK0_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_0_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_MSK_OUT_0_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_0_BIT_7_SHIFT)
#define GPIO_MSK_OUT_0_BIT_7_RANGE                      7:7
#define GPIO_MSK_OUT_0_BIT_7_WOFFSET                    0x0
#define GPIO_MSK_OUT_0_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_7_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_BIT_7_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_0_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_MSK_OUT_0_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_0_BIT_6_SHIFT)
#define GPIO_MSK_OUT_0_BIT_6_RANGE                      6:6
#define GPIO_MSK_OUT_0_BIT_6_WOFFSET                    0x0
#define GPIO_MSK_OUT_0_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_6_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_BIT_6_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_0_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_MSK_OUT_0_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_0_BIT_5_SHIFT)
#define GPIO_MSK_OUT_0_BIT_5_RANGE                      5:5
#define GPIO_MSK_OUT_0_BIT_5_WOFFSET                    0x0
#define GPIO_MSK_OUT_0_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_5_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_BIT_5_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_0_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_MSK_OUT_0_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_0_BIT_4_SHIFT)
#define GPIO_MSK_OUT_0_BIT_4_RANGE                      4:4
#define GPIO_MSK_OUT_0_BIT_4_WOFFSET                    0x0
#define GPIO_MSK_OUT_0_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_4_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_BIT_4_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_0_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_MSK_OUT_0_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_0_BIT_3_SHIFT)
#define GPIO_MSK_OUT_0_BIT_3_RANGE                      3:3
#define GPIO_MSK_OUT_0_BIT_3_WOFFSET                    0x0
#define GPIO_MSK_OUT_0_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_3_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_BIT_3_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_0_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_MSK_OUT_0_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_0_BIT_2_SHIFT)
#define GPIO_MSK_OUT_0_BIT_2_RANGE                      2:2
#define GPIO_MSK_OUT_0_BIT_2_WOFFSET                    0x0
#define GPIO_MSK_OUT_0_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_2_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_BIT_2_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_0_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_MSK_OUT_0_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_0_BIT_1_SHIFT)
#define GPIO_MSK_OUT_0_BIT_1_RANGE                      1:1
#define GPIO_MSK_OUT_0_BIT_1_WOFFSET                    0x0
#define GPIO_MSK_OUT_0_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_1_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_BIT_1_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_0_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_MSK_OUT_0_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_0_BIT_0_SHIFT)
#define GPIO_MSK_OUT_0_BIT_0_RANGE                      0:0
#define GPIO_MSK_OUT_0_BIT_0_WOFFSET                    0x0
#define GPIO_MSK_OUT_0_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_0_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_0_BIT_0_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_0_BIT_0_HIGH                       _MK_ENUM_CONST(1)


// Register GPIO_MSK_OUT  
#define GPIO_MSK_OUT                    _MK_ADDR_CONST(0xa0)
#define GPIO_MSK_OUT_SECURE                     0x0
#define GPIO_MSK_OUT_WORD_COUNT                         0x1
#define GPIO_MSK_OUT_RESET_VAL                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_RESET_MASK                         _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OUT_SW_DEFAULT_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_READ_MASK                  _MK_MASK_CONST(0xff)
#define GPIO_MSK_OUT_WRITE_MASK                         _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OUT_MSK7_SHIFT                 _MK_SHIFT_CONST(15)
#define GPIO_MSK_OUT_MSK7_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_MSK7_SHIFT)
#define GPIO_MSK_OUT_MSK7_RANGE                 15:15
#define GPIO_MSK_OUT_MSK7_WOFFSET                       0x0
#define GPIO_MSK_OUT_MSK7_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK7_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_MSK7_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK7_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK7_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_MSK7_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_MSK6_SHIFT                 _MK_SHIFT_CONST(14)
#define GPIO_MSK_OUT_MSK6_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_MSK6_SHIFT)
#define GPIO_MSK_OUT_MSK6_RANGE                 14:14
#define GPIO_MSK_OUT_MSK6_WOFFSET                       0x0
#define GPIO_MSK_OUT_MSK6_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK6_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_MSK6_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK6_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK6_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_MSK6_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_MSK5_SHIFT                 _MK_SHIFT_CONST(13)
#define GPIO_MSK_OUT_MSK5_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_MSK5_SHIFT)
#define GPIO_MSK_OUT_MSK5_RANGE                 13:13
#define GPIO_MSK_OUT_MSK5_WOFFSET                       0x0
#define GPIO_MSK_OUT_MSK5_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK5_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_MSK5_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK5_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK5_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_MSK5_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_MSK4_SHIFT                 _MK_SHIFT_CONST(12)
#define GPIO_MSK_OUT_MSK4_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_MSK4_SHIFT)
#define GPIO_MSK_OUT_MSK4_RANGE                 12:12
#define GPIO_MSK_OUT_MSK4_WOFFSET                       0x0
#define GPIO_MSK_OUT_MSK4_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK4_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_MSK4_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK4_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK4_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_MSK4_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_MSK3_SHIFT                 _MK_SHIFT_CONST(11)
#define GPIO_MSK_OUT_MSK3_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_MSK3_SHIFT)
#define GPIO_MSK_OUT_MSK3_RANGE                 11:11
#define GPIO_MSK_OUT_MSK3_WOFFSET                       0x0
#define GPIO_MSK_OUT_MSK3_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK3_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_MSK3_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK3_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK3_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_MSK3_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_MSK2_SHIFT                 _MK_SHIFT_CONST(10)
#define GPIO_MSK_OUT_MSK2_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_MSK2_SHIFT)
#define GPIO_MSK_OUT_MSK2_RANGE                 10:10
#define GPIO_MSK_OUT_MSK2_WOFFSET                       0x0
#define GPIO_MSK_OUT_MSK2_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK2_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_MSK2_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK2_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK2_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_MSK2_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_MSK1_SHIFT                 _MK_SHIFT_CONST(9)
#define GPIO_MSK_OUT_MSK1_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_MSK1_SHIFT)
#define GPIO_MSK_OUT_MSK1_RANGE                 9:9
#define GPIO_MSK_OUT_MSK1_WOFFSET                       0x0
#define GPIO_MSK_OUT_MSK1_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK1_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_MSK1_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK1_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK1_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_MSK1_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_MSK0_SHIFT                 _MK_SHIFT_CONST(8)
#define GPIO_MSK_OUT_MSK0_FIELD                 _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_MSK0_SHIFT)
#define GPIO_MSK_OUT_MSK0_RANGE                 8:8
#define GPIO_MSK_OUT_MSK0_WOFFSET                       0x0
#define GPIO_MSK_OUT_MSK0_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK0_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_MSK0_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_MSK0_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_MSK0_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_BIT_7_SHIFT                        _MK_SHIFT_CONST(7)
#define GPIO_MSK_OUT_BIT_7_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_BIT_7_SHIFT)
#define GPIO_MSK_OUT_BIT_7_RANGE                        7:7
#define GPIO_MSK_OUT_BIT_7_WOFFSET                      0x0
#define GPIO_MSK_OUT_BIT_7_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_7_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_BIT_7_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_7_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_7_LOW                  _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_BIT_7_HIGH                 _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_BIT_6_SHIFT                        _MK_SHIFT_CONST(6)
#define GPIO_MSK_OUT_BIT_6_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_BIT_6_SHIFT)
#define GPIO_MSK_OUT_BIT_6_RANGE                        6:6
#define GPIO_MSK_OUT_BIT_6_WOFFSET                      0x0
#define GPIO_MSK_OUT_BIT_6_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_6_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_BIT_6_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_6_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_6_LOW                  _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_BIT_6_HIGH                 _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_BIT_5_SHIFT                        _MK_SHIFT_CONST(5)
#define GPIO_MSK_OUT_BIT_5_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_BIT_5_SHIFT)
#define GPIO_MSK_OUT_BIT_5_RANGE                        5:5
#define GPIO_MSK_OUT_BIT_5_WOFFSET                      0x0
#define GPIO_MSK_OUT_BIT_5_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_5_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_BIT_5_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_5_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_5_LOW                  _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_BIT_5_HIGH                 _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_BIT_4_SHIFT                        _MK_SHIFT_CONST(4)
#define GPIO_MSK_OUT_BIT_4_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_BIT_4_SHIFT)
#define GPIO_MSK_OUT_BIT_4_RANGE                        4:4
#define GPIO_MSK_OUT_BIT_4_WOFFSET                      0x0
#define GPIO_MSK_OUT_BIT_4_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_4_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_BIT_4_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_4_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_4_LOW                  _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_BIT_4_HIGH                 _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_BIT_3_SHIFT                        _MK_SHIFT_CONST(3)
#define GPIO_MSK_OUT_BIT_3_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_BIT_3_SHIFT)
#define GPIO_MSK_OUT_BIT_3_RANGE                        3:3
#define GPIO_MSK_OUT_BIT_3_WOFFSET                      0x0
#define GPIO_MSK_OUT_BIT_3_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_3_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_BIT_3_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_3_LOW                  _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_BIT_3_HIGH                 _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_BIT_2_SHIFT                        _MK_SHIFT_CONST(2)
#define GPIO_MSK_OUT_BIT_2_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_BIT_2_SHIFT)
#define GPIO_MSK_OUT_BIT_2_RANGE                        2:2
#define GPIO_MSK_OUT_BIT_2_WOFFSET                      0x0
#define GPIO_MSK_OUT_BIT_2_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_2_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_BIT_2_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_2_LOW                  _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_BIT_2_HIGH                 _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_BIT_1_SHIFT                        _MK_SHIFT_CONST(1)
#define GPIO_MSK_OUT_BIT_1_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_BIT_1_SHIFT)
#define GPIO_MSK_OUT_BIT_1_RANGE                        1:1
#define GPIO_MSK_OUT_BIT_1_WOFFSET                      0x0
#define GPIO_MSK_OUT_BIT_1_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_1_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_BIT_1_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_1_LOW                  _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_BIT_1_HIGH                 _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_BIT_0_SHIFT                        _MK_SHIFT_CONST(0)
#define GPIO_MSK_OUT_BIT_0_FIELD                        _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_BIT_0_SHIFT)
#define GPIO_MSK_OUT_BIT_0_RANGE                        0:0
#define GPIO_MSK_OUT_BIT_0_WOFFSET                      0x0
#define GPIO_MSK_OUT_BIT_0_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_0_DEFAULT_MASK                 _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_BIT_0_SW_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_BIT_0_LOW                  _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_BIT_0_HIGH                 _MK_ENUM_CONST(1)


// Register GPIO_MSK_OUT_1  
#define GPIO_MSK_OUT_1                  _MK_ADDR_CONST(0xa4)
#define GPIO_MSK_OUT_1_SECURE                   0x0
#define GPIO_MSK_OUT_1_WORD_COUNT                       0x1
#define GPIO_MSK_OUT_1_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_RESET_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OUT_1_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_MSK_OUT_1_WRITE_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OUT_1_MSK7_SHIFT                       _MK_SHIFT_CONST(15)
#define GPIO_MSK_OUT_1_MSK7_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_1_MSK7_SHIFT)
#define GPIO_MSK_OUT_1_MSK7_RANGE                       15:15
#define GPIO_MSK_OUT_1_MSK7_WOFFSET                     0x0
#define GPIO_MSK_OUT_1_MSK7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_MSK7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK7_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_MSK7_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_1_MSK6_SHIFT                       _MK_SHIFT_CONST(14)
#define GPIO_MSK_OUT_1_MSK6_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_1_MSK6_SHIFT)
#define GPIO_MSK_OUT_1_MSK6_RANGE                       14:14
#define GPIO_MSK_OUT_1_MSK6_WOFFSET                     0x0
#define GPIO_MSK_OUT_1_MSK6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_MSK6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK6_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_MSK6_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_1_MSK5_SHIFT                       _MK_SHIFT_CONST(13)
#define GPIO_MSK_OUT_1_MSK5_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_1_MSK5_SHIFT)
#define GPIO_MSK_OUT_1_MSK5_RANGE                       13:13
#define GPIO_MSK_OUT_1_MSK5_WOFFSET                     0x0
#define GPIO_MSK_OUT_1_MSK5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_MSK5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK5_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_MSK5_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_1_MSK4_SHIFT                       _MK_SHIFT_CONST(12)
#define GPIO_MSK_OUT_1_MSK4_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_1_MSK4_SHIFT)
#define GPIO_MSK_OUT_1_MSK4_RANGE                       12:12
#define GPIO_MSK_OUT_1_MSK4_WOFFSET                     0x0
#define GPIO_MSK_OUT_1_MSK4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_MSK4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK4_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_MSK4_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_1_MSK3_SHIFT                       _MK_SHIFT_CONST(11)
#define GPIO_MSK_OUT_1_MSK3_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_1_MSK3_SHIFT)
#define GPIO_MSK_OUT_1_MSK3_RANGE                       11:11
#define GPIO_MSK_OUT_1_MSK3_WOFFSET                     0x0
#define GPIO_MSK_OUT_1_MSK3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_MSK3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK3_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_MSK3_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_1_MSK2_SHIFT                       _MK_SHIFT_CONST(10)
#define GPIO_MSK_OUT_1_MSK2_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_1_MSK2_SHIFT)
#define GPIO_MSK_OUT_1_MSK2_RANGE                       10:10
#define GPIO_MSK_OUT_1_MSK2_WOFFSET                     0x0
#define GPIO_MSK_OUT_1_MSK2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_MSK2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK2_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_MSK2_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_1_MSK1_SHIFT                       _MK_SHIFT_CONST(9)
#define GPIO_MSK_OUT_1_MSK1_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_1_MSK1_SHIFT)
#define GPIO_MSK_OUT_1_MSK1_RANGE                       9:9
#define GPIO_MSK_OUT_1_MSK1_WOFFSET                     0x0
#define GPIO_MSK_OUT_1_MSK1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_MSK1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK1_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_MSK1_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_1_MSK0_SHIFT                       _MK_SHIFT_CONST(8)
#define GPIO_MSK_OUT_1_MSK0_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_1_MSK0_SHIFT)
#define GPIO_MSK_OUT_1_MSK0_RANGE                       8:8
#define GPIO_MSK_OUT_1_MSK0_WOFFSET                     0x0
#define GPIO_MSK_OUT_1_MSK0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_MSK0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_MSK0_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_MSK0_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_1_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_MSK_OUT_1_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_1_BIT_7_SHIFT)
#define GPIO_MSK_OUT_1_BIT_7_RANGE                      7:7
#define GPIO_MSK_OUT_1_BIT_7_WOFFSET                    0x0
#define GPIO_MSK_OUT_1_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_7_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_BIT_7_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_1_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_MSK_OUT_1_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_1_BIT_6_SHIFT)
#define GPIO_MSK_OUT_1_BIT_6_RANGE                      6:6
#define GPIO_MSK_OUT_1_BIT_6_WOFFSET                    0x0
#define GPIO_MSK_OUT_1_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_6_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_BIT_6_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_1_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_MSK_OUT_1_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_1_BIT_5_SHIFT)
#define GPIO_MSK_OUT_1_BIT_5_RANGE                      5:5
#define GPIO_MSK_OUT_1_BIT_5_WOFFSET                    0x0
#define GPIO_MSK_OUT_1_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_5_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_BIT_5_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_1_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_MSK_OUT_1_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_1_BIT_4_SHIFT)
#define GPIO_MSK_OUT_1_BIT_4_RANGE                      4:4
#define GPIO_MSK_OUT_1_BIT_4_WOFFSET                    0x0
#define GPIO_MSK_OUT_1_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_4_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_BIT_4_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_1_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_MSK_OUT_1_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_1_BIT_3_SHIFT)
#define GPIO_MSK_OUT_1_BIT_3_RANGE                      3:3
#define GPIO_MSK_OUT_1_BIT_3_WOFFSET                    0x0
#define GPIO_MSK_OUT_1_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_3_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_BIT_3_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_1_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_MSK_OUT_1_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_1_BIT_2_SHIFT)
#define GPIO_MSK_OUT_1_BIT_2_RANGE                      2:2
#define GPIO_MSK_OUT_1_BIT_2_WOFFSET                    0x0
#define GPIO_MSK_OUT_1_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_2_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_BIT_2_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_1_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_MSK_OUT_1_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_1_BIT_1_SHIFT)
#define GPIO_MSK_OUT_1_BIT_1_RANGE                      1:1
#define GPIO_MSK_OUT_1_BIT_1_WOFFSET                    0x0
#define GPIO_MSK_OUT_1_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_1_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_BIT_1_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_1_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_MSK_OUT_1_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_1_BIT_0_SHIFT)
#define GPIO_MSK_OUT_1_BIT_0_RANGE                      0:0
#define GPIO_MSK_OUT_1_BIT_0_WOFFSET                    0x0
#define GPIO_MSK_OUT_1_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_1_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_1_BIT_0_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_1_BIT_0_HIGH                       _MK_ENUM_CONST(1)


// Register GPIO_MSK_OUT_2  
#define GPIO_MSK_OUT_2                  _MK_ADDR_CONST(0xa8)
#define GPIO_MSK_OUT_2_SECURE                   0x0
#define GPIO_MSK_OUT_2_WORD_COUNT                       0x1
#define GPIO_MSK_OUT_2_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_RESET_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OUT_2_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_MSK_OUT_2_WRITE_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OUT_2_MSK7_SHIFT                       _MK_SHIFT_CONST(15)
#define GPIO_MSK_OUT_2_MSK7_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_2_MSK7_SHIFT)
#define GPIO_MSK_OUT_2_MSK7_RANGE                       15:15
#define GPIO_MSK_OUT_2_MSK7_WOFFSET                     0x0
#define GPIO_MSK_OUT_2_MSK7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_MSK7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK7_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_MSK7_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_2_MSK6_SHIFT                       _MK_SHIFT_CONST(14)
#define GPIO_MSK_OUT_2_MSK6_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_2_MSK6_SHIFT)
#define GPIO_MSK_OUT_2_MSK6_RANGE                       14:14
#define GPIO_MSK_OUT_2_MSK6_WOFFSET                     0x0
#define GPIO_MSK_OUT_2_MSK6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_MSK6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK6_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_MSK6_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_2_MSK5_SHIFT                       _MK_SHIFT_CONST(13)
#define GPIO_MSK_OUT_2_MSK5_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_2_MSK5_SHIFT)
#define GPIO_MSK_OUT_2_MSK5_RANGE                       13:13
#define GPIO_MSK_OUT_2_MSK5_WOFFSET                     0x0
#define GPIO_MSK_OUT_2_MSK5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_MSK5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK5_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_MSK5_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_2_MSK4_SHIFT                       _MK_SHIFT_CONST(12)
#define GPIO_MSK_OUT_2_MSK4_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_2_MSK4_SHIFT)
#define GPIO_MSK_OUT_2_MSK4_RANGE                       12:12
#define GPIO_MSK_OUT_2_MSK4_WOFFSET                     0x0
#define GPIO_MSK_OUT_2_MSK4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_MSK4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK4_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_MSK4_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_2_MSK3_SHIFT                       _MK_SHIFT_CONST(11)
#define GPIO_MSK_OUT_2_MSK3_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_2_MSK3_SHIFT)
#define GPIO_MSK_OUT_2_MSK3_RANGE                       11:11
#define GPIO_MSK_OUT_2_MSK3_WOFFSET                     0x0
#define GPIO_MSK_OUT_2_MSK3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_MSK3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK3_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_MSK3_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_2_MSK2_SHIFT                       _MK_SHIFT_CONST(10)
#define GPIO_MSK_OUT_2_MSK2_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_2_MSK2_SHIFT)
#define GPIO_MSK_OUT_2_MSK2_RANGE                       10:10
#define GPIO_MSK_OUT_2_MSK2_WOFFSET                     0x0
#define GPIO_MSK_OUT_2_MSK2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_MSK2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK2_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_MSK2_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_2_MSK1_SHIFT                       _MK_SHIFT_CONST(9)
#define GPIO_MSK_OUT_2_MSK1_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_2_MSK1_SHIFT)
#define GPIO_MSK_OUT_2_MSK1_RANGE                       9:9
#define GPIO_MSK_OUT_2_MSK1_WOFFSET                     0x0
#define GPIO_MSK_OUT_2_MSK1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_MSK1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK1_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_MSK1_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_2_MSK0_SHIFT                       _MK_SHIFT_CONST(8)
#define GPIO_MSK_OUT_2_MSK0_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_2_MSK0_SHIFT)
#define GPIO_MSK_OUT_2_MSK0_RANGE                       8:8
#define GPIO_MSK_OUT_2_MSK0_WOFFSET                     0x0
#define GPIO_MSK_OUT_2_MSK0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_MSK0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_MSK0_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_MSK0_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_2_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_MSK_OUT_2_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_2_BIT_7_SHIFT)
#define GPIO_MSK_OUT_2_BIT_7_RANGE                      7:7
#define GPIO_MSK_OUT_2_BIT_7_WOFFSET                    0x0
#define GPIO_MSK_OUT_2_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_7_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_BIT_7_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_2_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_MSK_OUT_2_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_2_BIT_6_SHIFT)
#define GPIO_MSK_OUT_2_BIT_6_RANGE                      6:6
#define GPIO_MSK_OUT_2_BIT_6_WOFFSET                    0x0
#define GPIO_MSK_OUT_2_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_6_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_BIT_6_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_2_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_MSK_OUT_2_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_2_BIT_5_SHIFT)
#define GPIO_MSK_OUT_2_BIT_5_RANGE                      5:5
#define GPIO_MSK_OUT_2_BIT_5_WOFFSET                    0x0
#define GPIO_MSK_OUT_2_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_5_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_BIT_5_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_2_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_MSK_OUT_2_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_2_BIT_4_SHIFT)
#define GPIO_MSK_OUT_2_BIT_4_RANGE                      4:4
#define GPIO_MSK_OUT_2_BIT_4_WOFFSET                    0x0
#define GPIO_MSK_OUT_2_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_4_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_BIT_4_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_2_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_MSK_OUT_2_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_2_BIT_3_SHIFT)
#define GPIO_MSK_OUT_2_BIT_3_RANGE                      3:3
#define GPIO_MSK_OUT_2_BIT_3_WOFFSET                    0x0
#define GPIO_MSK_OUT_2_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_3_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_BIT_3_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_2_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_MSK_OUT_2_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_2_BIT_2_SHIFT)
#define GPIO_MSK_OUT_2_BIT_2_RANGE                      2:2
#define GPIO_MSK_OUT_2_BIT_2_WOFFSET                    0x0
#define GPIO_MSK_OUT_2_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_2_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_BIT_2_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_2_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_MSK_OUT_2_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_2_BIT_1_SHIFT)
#define GPIO_MSK_OUT_2_BIT_1_RANGE                      1:1
#define GPIO_MSK_OUT_2_BIT_1_WOFFSET                    0x0
#define GPIO_MSK_OUT_2_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_1_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_BIT_1_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_2_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_MSK_OUT_2_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_2_BIT_0_SHIFT)
#define GPIO_MSK_OUT_2_BIT_0_RANGE                      0:0
#define GPIO_MSK_OUT_2_BIT_0_WOFFSET                    0x0
#define GPIO_MSK_OUT_2_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_2_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_2_BIT_0_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_2_BIT_0_HIGH                       _MK_ENUM_CONST(1)


// Register GPIO_MSK_OUT_3  
#define GPIO_MSK_OUT_3                  _MK_ADDR_CONST(0xac)
#define GPIO_MSK_OUT_3_SECURE                   0x0
#define GPIO_MSK_OUT_3_WORD_COUNT                       0x1
#define GPIO_MSK_OUT_3_RESET_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_RESET_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OUT_3_SW_DEFAULT_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_READ_MASK                        _MK_MASK_CONST(0xff)
#define GPIO_MSK_OUT_3_WRITE_MASK                       _MK_MASK_CONST(0xffff)
#define GPIO_MSK_OUT_3_MSK7_SHIFT                       _MK_SHIFT_CONST(15)
#define GPIO_MSK_OUT_3_MSK7_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_3_MSK7_SHIFT)
#define GPIO_MSK_OUT_3_MSK7_RANGE                       15:15
#define GPIO_MSK_OUT_3_MSK7_WOFFSET                     0x0
#define GPIO_MSK_OUT_3_MSK7_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK7_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_MSK7_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK7_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK7_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_MSK7_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_3_MSK6_SHIFT                       _MK_SHIFT_CONST(14)
#define GPIO_MSK_OUT_3_MSK6_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_3_MSK6_SHIFT)
#define GPIO_MSK_OUT_3_MSK6_RANGE                       14:14
#define GPIO_MSK_OUT_3_MSK6_WOFFSET                     0x0
#define GPIO_MSK_OUT_3_MSK6_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK6_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_MSK6_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK6_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK6_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_MSK6_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_3_MSK5_SHIFT                       _MK_SHIFT_CONST(13)
#define GPIO_MSK_OUT_3_MSK5_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_3_MSK5_SHIFT)
#define GPIO_MSK_OUT_3_MSK5_RANGE                       13:13
#define GPIO_MSK_OUT_3_MSK5_WOFFSET                     0x0
#define GPIO_MSK_OUT_3_MSK5_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK5_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_MSK5_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK5_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK5_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_MSK5_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_3_MSK4_SHIFT                       _MK_SHIFT_CONST(12)
#define GPIO_MSK_OUT_3_MSK4_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_3_MSK4_SHIFT)
#define GPIO_MSK_OUT_3_MSK4_RANGE                       12:12
#define GPIO_MSK_OUT_3_MSK4_WOFFSET                     0x0
#define GPIO_MSK_OUT_3_MSK4_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK4_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_MSK4_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK4_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK4_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_MSK4_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_3_MSK3_SHIFT                       _MK_SHIFT_CONST(11)
#define GPIO_MSK_OUT_3_MSK3_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_3_MSK3_SHIFT)
#define GPIO_MSK_OUT_3_MSK3_RANGE                       11:11
#define GPIO_MSK_OUT_3_MSK3_WOFFSET                     0x0
#define GPIO_MSK_OUT_3_MSK3_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK3_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_MSK3_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK3_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_MSK3_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_3_MSK2_SHIFT                       _MK_SHIFT_CONST(10)
#define GPIO_MSK_OUT_3_MSK2_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_3_MSK2_SHIFT)
#define GPIO_MSK_OUT_3_MSK2_RANGE                       10:10
#define GPIO_MSK_OUT_3_MSK2_WOFFSET                     0x0
#define GPIO_MSK_OUT_3_MSK2_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK2_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_MSK2_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK2_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_MSK2_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_3_MSK1_SHIFT                       _MK_SHIFT_CONST(9)
#define GPIO_MSK_OUT_3_MSK1_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_3_MSK1_SHIFT)
#define GPIO_MSK_OUT_3_MSK1_RANGE                       9:9
#define GPIO_MSK_OUT_3_MSK1_WOFFSET                     0x0
#define GPIO_MSK_OUT_3_MSK1_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK1_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_MSK1_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK1_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_MSK1_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_3_MSK0_SHIFT                       _MK_SHIFT_CONST(8)
#define GPIO_MSK_OUT_3_MSK0_FIELD                       _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_3_MSK0_SHIFT)
#define GPIO_MSK_OUT_3_MSK0_RANGE                       8:8
#define GPIO_MSK_OUT_3_MSK0_WOFFSET                     0x0
#define GPIO_MSK_OUT_3_MSK0_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK0_DEFAULT_MASK                        _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_MSK0_SW_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_MSK0_DISABLE                     _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_MSK0_ENABLE                      _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_3_BIT_7_SHIFT                      _MK_SHIFT_CONST(7)
#define GPIO_MSK_OUT_3_BIT_7_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_3_BIT_7_SHIFT)
#define GPIO_MSK_OUT_3_BIT_7_RANGE                      7:7
#define GPIO_MSK_OUT_3_BIT_7_WOFFSET                    0x0
#define GPIO_MSK_OUT_3_BIT_7_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_7_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_BIT_7_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_7_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_7_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_BIT_7_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_3_BIT_6_SHIFT                      _MK_SHIFT_CONST(6)
#define GPIO_MSK_OUT_3_BIT_6_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_3_BIT_6_SHIFT)
#define GPIO_MSK_OUT_3_BIT_6_RANGE                      6:6
#define GPIO_MSK_OUT_3_BIT_6_WOFFSET                    0x0
#define GPIO_MSK_OUT_3_BIT_6_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_6_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_BIT_6_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_6_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_6_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_BIT_6_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_3_BIT_5_SHIFT                      _MK_SHIFT_CONST(5)
#define GPIO_MSK_OUT_3_BIT_5_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_3_BIT_5_SHIFT)
#define GPIO_MSK_OUT_3_BIT_5_RANGE                      5:5
#define GPIO_MSK_OUT_3_BIT_5_WOFFSET                    0x0
#define GPIO_MSK_OUT_3_BIT_5_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_5_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_BIT_5_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_5_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_5_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_BIT_5_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_3_BIT_4_SHIFT                      _MK_SHIFT_CONST(4)
#define GPIO_MSK_OUT_3_BIT_4_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_3_BIT_4_SHIFT)
#define GPIO_MSK_OUT_3_BIT_4_RANGE                      4:4
#define GPIO_MSK_OUT_3_BIT_4_WOFFSET                    0x0
#define GPIO_MSK_OUT_3_BIT_4_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_4_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_BIT_4_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_4_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_4_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_BIT_4_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_3_BIT_3_SHIFT                      _MK_SHIFT_CONST(3)
#define GPIO_MSK_OUT_3_BIT_3_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_3_BIT_3_SHIFT)
#define GPIO_MSK_OUT_3_BIT_3_RANGE                      3:3
#define GPIO_MSK_OUT_3_BIT_3_WOFFSET                    0x0
#define GPIO_MSK_OUT_3_BIT_3_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_3_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_BIT_3_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_3_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_3_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_BIT_3_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_3_BIT_2_SHIFT                      _MK_SHIFT_CONST(2)
#define GPIO_MSK_OUT_3_BIT_2_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_3_BIT_2_SHIFT)
#define GPIO_MSK_OUT_3_BIT_2_RANGE                      2:2
#define GPIO_MSK_OUT_3_BIT_2_WOFFSET                    0x0
#define GPIO_MSK_OUT_3_BIT_2_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_2_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_BIT_2_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_2_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_2_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_BIT_2_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_3_BIT_1_SHIFT                      _MK_SHIFT_CONST(1)
#define GPIO_MSK_OUT_3_BIT_1_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_3_BIT_1_SHIFT)
#define GPIO_MSK_OUT_3_BIT_1_RANGE                      1:1
#define GPIO_MSK_OUT_3_BIT_1_WOFFSET                    0x0
#define GPIO_MSK_OUT_3_BIT_1_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_1_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_BIT_1_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_1_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_1_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_BIT_1_HIGH                       _MK_ENUM_CONST(1)

#define GPIO_MSK_OUT_3_BIT_0_SHIFT                      _MK_SHIFT_CONST(0)
#define GPIO_MSK_OUT_3_BIT_0_FIELD                      _MK_FIELD_CONST(0x1, GPIO_MSK_OUT_3_BIT_0_SHIFT)
#define GPIO_MSK_OUT_3_BIT_0_RANGE                      0:0
#define GPIO_MSK_OUT_3_BIT_0_WOFFSET                    0x0
#define GPIO_MSK_OUT_3_BIT_0_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_0_DEFAULT_MASK                       _MK_MASK_CONST(0x1)
#define GPIO_MSK_OUT_3_BIT_0_SW_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_0_SW_DEFAULT_MASK                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_OUT_3_BIT_0_LOW                        _MK_ENUM_CONST(0)
#define GPIO_MSK_OUT_3_BIT_0_HIGH                       _MK_ENUM_CONST(1)


// Reserved address 176 [0xb0] 

// Reserved address 180 [0xb4] 

// Reserved address 184 [0xb8] 

// Reserved address 188 [0xbc] 

// Register GPIO_MSK_INT_STA_0  
#define GPIO_MSK_INT_STA_0                      _MK_ADDR_CONST(0xc0)
#define GPIO_MSK_INT_STA_0_SECURE                       0x0
#define GPIO_MSK_INT_STA_0_WORD_COUNT                   0x1
#define GPIO_MSK_INT_STA_0_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_STA_0_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_STA_0_WRITE_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_STA_0_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_STA_0_MSK7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_0_MSK7_SHIFT)
#define GPIO_MSK_INT_STA_0_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_STA_0_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_0_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_MSK7_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_0_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_STA_0_MSK6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_0_MSK6_SHIFT)
#define GPIO_MSK_INT_STA_0_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_STA_0_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_0_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_MSK6_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_0_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_STA_0_MSK5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_0_MSK5_SHIFT)
#define GPIO_MSK_INT_STA_0_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_STA_0_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_0_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_MSK5_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_0_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_STA_0_MSK4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_0_MSK4_SHIFT)
#define GPIO_MSK_INT_STA_0_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_STA_0_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_0_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_MSK4_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_0_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_STA_0_MSK3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_0_MSK3_SHIFT)
#define GPIO_MSK_INT_STA_0_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_STA_0_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_0_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_MSK3_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_0_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_STA_0_MSK2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_0_MSK2_SHIFT)
#define GPIO_MSK_INT_STA_0_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_STA_0_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_0_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_MSK2_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_0_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_STA_0_MSK1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_0_MSK1_SHIFT)
#define GPIO_MSK_INT_STA_0_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_STA_0_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_0_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_MSK1_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_0_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_STA_0_MSK0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_0_MSK0_SHIFT)
#define GPIO_MSK_INT_STA_0_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_STA_0_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_0_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_MSK0_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_0_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_STA_0_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_0_BIT_7_SHIFT)
#define GPIO_MSK_INT_STA_0_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_STA_0_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_0_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_7_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_BIT_7_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_0_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_STA_0_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_0_BIT_6_SHIFT)
#define GPIO_MSK_INT_STA_0_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_STA_0_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_0_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_6_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_BIT_6_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_0_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_STA_0_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_0_BIT_5_SHIFT)
#define GPIO_MSK_INT_STA_0_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_STA_0_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_0_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_5_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_BIT_5_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_0_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_STA_0_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_0_BIT_4_SHIFT)
#define GPIO_MSK_INT_STA_0_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_STA_0_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_0_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_4_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_BIT_4_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_0_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_STA_0_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_0_BIT_3_SHIFT)
#define GPIO_MSK_INT_STA_0_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_STA_0_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_0_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_3_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_BIT_3_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_0_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_STA_0_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_0_BIT_2_SHIFT)
#define GPIO_MSK_INT_STA_0_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_STA_0_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_0_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_2_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_BIT_2_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_0_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_STA_0_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_0_BIT_1_SHIFT)
#define GPIO_MSK_INT_STA_0_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_STA_0_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_0_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_1_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_BIT_1_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_0_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_STA_0_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_0_BIT_0_SHIFT)
#define GPIO_MSK_INT_STA_0_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_STA_0_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_0_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_0_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_0_BIT_0_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_0_BIT_0_ACTIVE                 _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_STA  
#define GPIO_MSK_INT_STA                        _MK_ADDR_CONST(0xc0)
#define GPIO_MSK_INT_STA_SECURE                         0x0
#define GPIO_MSK_INT_STA_WORD_COUNT                     0x1
#define GPIO_MSK_INT_STA_RESET_VAL                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_RESET_MASK                     _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_STA_SW_DEFAULT_VAL                         _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_READ_MASK                      _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_STA_WRITE_MASK                     _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_STA_MSK7_SHIFT                     _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_STA_MSK7_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_MSK7_SHIFT)
#define GPIO_MSK_INT_STA_MSK7_RANGE                     15:15
#define GPIO_MSK_INT_STA_MSK7_WOFFSET                   0x0
#define GPIO_MSK_INT_STA_MSK7_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK7_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_MSK7_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK7_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK7_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_MSK7_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_MSK6_SHIFT                     _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_STA_MSK6_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_MSK6_SHIFT)
#define GPIO_MSK_INT_STA_MSK6_RANGE                     14:14
#define GPIO_MSK_INT_STA_MSK6_WOFFSET                   0x0
#define GPIO_MSK_INT_STA_MSK6_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK6_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_MSK6_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK6_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK6_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_MSK6_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_MSK5_SHIFT                     _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_STA_MSK5_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_MSK5_SHIFT)
#define GPIO_MSK_INT_STA_MSK5_RANGE                     13:13
#define GPIO_MSK_INT_STA_MSK5_WOFFSET                   0x0
#define GPIO_MSK_INT_STA_MSK5_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK5_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_MSK5_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK5_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK5_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_MSK5_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_MSK4_SHIFT                     _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_STA_MSK4_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_MSK4_SHIFT)
#define GPIO_MSK_INT_STA_MSK4_RANGE                     12:12
#define GPIO_MSK_INT_STA_MSK4_WOFFSET                   0x0
#define GPIO_MSK_INT_STA_MSK4_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK4_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_MSK4_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK4_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK4_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_MSK4_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_MSK3_SHIFT                     _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_STA_MSK3_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_MSK3_SHIFT)
#define GPIO_MSK_INT_STA_MSK3_RANGE                     11:11
#define GPIO_MSK_INT_STA_MSK3_WOFFSET                   0x0
#define GPIO_MSK_INT_STA_MSK3_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK3_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_MSK3_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK3_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_MSK3_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_MSK2_SHIFT                     _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_STA_MSK2_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_MSK2_SHIFT)
#define GPIO_MSK_INT_STA_MSK2_RANGE                     10:10
#define GPIO_MSK_INT_STA_MSK2_WOFFSET                   0x0
#define GPIO_MSK_INT_STA_MSK2_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK2_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_MSK2_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK2_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_MSK2_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_MSK1_SHIFT                     _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_STA_MSK1_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_MSK1_SHIFT)
#define GPIO_MSK_INT_STA_MSK1_RANGE                     9:9
#define GPIO_MSK_INT_STA_MSK1_WOFFSET                   0x0
#define GPIO_MSK_INT_STA_MSK1_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK1_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_MSK1_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK1_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_MSK1_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_MSK0_SHIFT                     _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_STA_MSK0_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_MSK0_SHIFT)
#define GPIO_MSK_INT_STA_MSK0_RANGE                     8:8
#define GPIO_MSK_INT_STA_MSK0_WOFFSET                   0x0
#define GPIO_MSK_INT_STA_MSK0_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK0_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_MSK0_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_MSK0_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_MSK0_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_BIT_7_SHIFT                    _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_STA_BIT_7_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_BIT_7_SHIFT)
#define GPIO_MSK_INT_STA_BIT_7_RANGE                    7:7
#define GPIO_MSK_INT_STA_BIT_7_WOFFSET                  0x0
#define GPIO_MSK_INT_STA_BIT_7_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_7_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_BIT_7_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_7_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_7_IN_ACTIVE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_BIT_7_ACTIVE                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_BIT_6_SHIFT                    _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_STA_BIT_6_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_BIT_6_SHIFT)
#define GPIO_MSK_INT_STA_BIT_6_RANGE                    6:6
#define GPIO_MSK_INT_STA_BIT_6_WOFFSET                  0x0
#define GPIO_MSK_INT_STA_BIT_6_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_6_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_BIT_6_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_6_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_6_IN_ACTIVE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_BIT_6_ACTIVE                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_BIT_5_SHIFT                    _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_STA_BIT_5_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_BIT_5_SHIFT)
#define GPIO_MSK_INT_STA_BIT_5_RANGE                    5:5
#define GPIO_MSK_INT_STA_BIT_5_WOFFSET                  0x0
#define GPIO_MSK_INT_STA_BIT_5_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_5_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_BIT_5_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_5_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_5_IN_ACTIVE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_BIT_5_ACTIVE                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_BIT_4_SHIFT                    _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_STA_BIT_4_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_BIT_4_SHIFT)
#define GPIO_MSK_INT_STA_BIT_4_RANGE                    4:4
#define GPIO_MSK_INT_STA_BIT_4_WOFFSET                  0x0
#define GPIO_MSK_INT_STA_BIT_4_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_4_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_BIT_4_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_4_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_4_IN_ACTIVE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_BIT_4_ACTIVE                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_BIT_3_SHIFT                    _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_STA_BIT_3_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_BIT_3_SHIFT)
#define GPIO_MSK_INT_STA_BIT_3_RANGE                    3:3
#define GPIO_MSK_INT_STA_BIT_3_WOFFSET                  0x0
#define GPIO_MSK_INT_STA_BIT_3_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_3_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_BIT_3_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_3_IN_ACTIVE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_BIT_3_ACTIVE                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_BIT_2_SHIFT                    _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_STA_BIT_2_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_BIT_2_SHIFT)
#define GPIO_MSK_INT_STA_BIT_2_RANGE                    2:2
#define GPIO_MSK_INT_STA_BIT_2_WOFFSET                  0x0
#define GPIO_MSK_INT_STA_BIT_2_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_2_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_BIT_2_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_2_IN_ACTIVE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_BIT_2_ACTIVE                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_BIT_1_SHIFT                    _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_STA_BIT_1_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_BIT_1_SHIFT)
#define GPIO_MSK_INT_STA_BIT_1_RANGE                    1:1
#define GPIO_MSK_INT_STA_BIT_1_WOFFSET                  0x0
#define GPIO_MSK_INT_STA_BIT_1_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_1_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_BIT_1_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_1_IN_ACTIVE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_BIT_1_ACTIVE                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_BIT_0_SHIFT                    _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_STA_BIT_0_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_BIT_0_SHIFT)
#define GPIO_MSK_INT_STA_BIT_0_RANGE                    0:0
#define GPIO_MSK_INT_STA_BIT_0_WOFFSET                  0x0
#define GPIO_MSK_INT_STA_BIT_0_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_0_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_BIT_0_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_BIT_0_IN_ACTIVE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_BIT_0_ACTIVE                   _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_STA_1  
#define GPIO_MSK_INT_STA_1                      _MK_ADDR_CONST(0xc4)
#define GPIO_MSK_INT_STA_1_SECURE                       0x0
#define GPIO_MSK_INT_STA_1_WORD_COUNT                   0x1
#define GPIO_MSK_INT_STA_1_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_STA_1_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_STA_1_WRITE_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_STA_1_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_STA_1_MSK7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_1_MSK7_SHIFT)
#define GPIO_MSK_INT_STA_1_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_STA_1_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_1_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_MSK7_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_1_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_STA_1_MSK6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_1_MSK6_SHIFT)
#define GPIO_MSK_INT_STA_1_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_STA_1_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_1_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_MSK6_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_1_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_STA_1_MSK5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_1_MSK5_SHIFT)
#define GPIO_MSK_INT_STA_1_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_STA_1_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_1_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_MSK5_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_1_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_STA_1_MSK4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_1_MSK4_SHIFT)
#define GPIO_MSK_INT_STA_1_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_STA_1_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_1_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_MSK4_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_1_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_STA_1_MSK3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_1_MSK3_SHIFT)
#define GPIO_MSK_INT_STA_1_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_STA_1_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_1_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_MSK3_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_1_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_STA_1_MSK2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_1_MSK2_SHIFT)
#define GPIO_MSK_INT_STA_1_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_STA_1_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_1_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_MSK2_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_1_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_STA_1_MSK1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_1_MSK1_SHIFT)
#define GPIO_MSK_INT_STA_1_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_STA_1_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_1_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_MSK1_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_1_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_STA_1_MSK0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_1_MSK0_SHIFT)
#define GPIO_MSK_INT_STA_1_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_STA_1_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_1_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_MSK0_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_1_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_STA_1_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_1_BIT_7_SHIFT)
#define GPIO_MSK_INT_STA_1_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_STA_1_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_1_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_7_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_BIT_7_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_1_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_STA_1_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_1_BIT_6_SHIFT)
#define GPIO_MSK_INT_STA_1_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_STA_1_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_1_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_6_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_BIT_6_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_1_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_STA_1_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_1_BIT_5_SHIFT)
#define GPIO_MSK_INT_STA_1_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_STA_1_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_1_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_5_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_BIT_5_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_1_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_STA_1_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_1_BIT_4_SHIFT)
#define GPIO_MSK_INT_STA_1_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_STA_1_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_1_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_4_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_BIT_4_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_1_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_STA_1_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_1_BIT_3_SHIFT)
#define GPIO_MSK_INT_STA_1_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_STA_1_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_1_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_3_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_BIT_3_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_1_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_STA_1_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_1_BIT_2_SHIFT)
#define GPIO_MSK_INT_STA_1_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_STA_1_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_1_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_2_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_BIT_2_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_1_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_STA_1_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_1_BIT_1_SHIFT)
#define GPIO_MSK_INT_STA_1_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_STA_1_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_1_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_1_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_BIT_1_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_1_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_STA_1_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_1_BIT_0_SHIFT)
#define GPIO_MSK_INT_STA_1_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_STA_1_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_1_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_1_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_1_BIT_0_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_1_BIT_0_ACTIVE                 _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_STA_2  
#define GPIO_MSK_INT_STA_2                      _MK_ADDR_CONST(0xc8)
#define GPIO_MSK_INT_STA_2_SECURE                       0x0
#define GPIO_MSK_INT_STA_2_WORD_COUNT                   0x1
#define GPIO_MSK_INT_STA_2_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_STA_2_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_STA_2_WRITE_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_STA_2_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_STA_2_MSK7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_2_MSK7_SHIFT)
#define GPIO_MSK_INT_STA_2_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_STA_2_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_2_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_MSK7_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_2_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_STA_2_MSK6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_2_MSK6_SHIFT)
#define GPIO_MSK_INT_STA_2_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_STA_2_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_2_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_MSK6_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_2_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_STA_2_MSK5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_2_MSK5_SHIFT)
#define GPIO_MSK_INT_STA_2_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_STA_2_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_2_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_MSK5_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_2_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_STA_2_MSK4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_2_MSK4_SHIFT)
#define GPIO_MSK_INT_STA_2_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_STA_2_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_2_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_MSK4_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_2_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_STA_2_MSK3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_2_MSK3_SHIFT)
#define GPIO_MSK_INT_STA_2_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_STA_2_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_2_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_MSK3_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_2_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_STA_2_MSK2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_2_MSK2_SHIFT)
#define GPIO_MSK_INT_STA_2_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_STA_2_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_2_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_MSK2_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_2_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_STA_2_MSK1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_2_MSK1_SHIFT)
#define GPIO_MSK_INT_STA_2_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_STA_2_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_2_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_MSK1_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_2_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_STA_2_MSK0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_2_MSK0_SHIFT)
#define GPIO_MSK_INT_STA_2_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_STA_2_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_2_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_MSK0_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_2_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_STA_2_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_2_BIT_7_SHIFT)
#define GPIO_MSK_INT_STA_2_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_STA_2_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_2_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_7_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_BIT_7_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_2_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_STA_2_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_2_BIT_6_SHIFT)
#define GPIO_MSK_INT_STA_2_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_STA_2_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_2_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_6_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_BIT_6_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_2_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_STA_2_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_2_BIT_5_SHIFT)
#define GPIO_MSK_INT_STA_2_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_STA_2_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_2_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_5_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_BIT_5_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_2_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_STA_2_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_2_BIT_4_SHIFT)
#define GPIO_MSK_INT_STA_2_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_STA_2_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_2_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_4_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_BIT_4_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_2_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_STA_2_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_2_BIT_3_SHIFT)
#define GPIO_MSK_INT_STA_2_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_STA_2_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_2_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_3_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_BIT_3_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_2_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_STA_2_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_2_BIT_2_SHIFT)
#define GPIO_MSK_INT_STA_2_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_STA_2_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_2_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_2_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_BIT_2_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_2_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_STA_2_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_2_BIT_1_SHIFT)
#define GPIO_MSK_INT_STA_2_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_STA_2_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_2_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_1_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_BIT_1_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_2_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_STA_2_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_2_BIT_0_SHIFT)
#define GPIO_MSK_INT_STA_2_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_STA_2_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_2_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_2_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_2_BIT_0_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_2_BIT_0_ACTIVE                 _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_STA_3  
#define GPIO_MSK_INT_STA_3                      _MK_ADDR_CONST(0xcc)
#define GPIO_MSK_INT_STA_3_SECURE                       0x0
#define GPIO_MSK_INT_STA_3_WORD_COUNT                   0x1
#define GPIO_MSK_INT_STA_3_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_STA_3_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_STA_3_WRITE_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_STA_3_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_STA_3_MSK7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_3_MSK7_SHIFT)
#define GPIO_MSK_INT_STA_3_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_STA_3_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_3_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_MSK7_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_3_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_STA_3_MSK6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_3_MSK6_SHIFT)
#define GPIO_MSK_INT_STA_3_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_STA_3_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_3_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_MSK6_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_3_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_STA_3_MSK5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_3_MSK5_SHIFT)
#define GPIO_MSK_INT_STA_3_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_STA_3_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_3_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_MSK5_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_3_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_STA_3_MSK4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_3_MSK4_SHIFT)
#define GPIO_MSK_INT_STA_3_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_STA_3_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_3_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_MSK4_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_3_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_STA_3_MSK3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_3_MSK3_SHIFT)
#define GPIO_MSK_INT_STA_3_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_STA_3_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_3_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_MSK3_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_3_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_STA_3_MSK2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_3_MSK2_SHIFT)
#define GPIO_MSK_INT_STA_3_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_STA_3_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_3_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_MSK2_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_3_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_STA_3_MSK1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_3_MSK1_SHIFT)
#define GPIO_MSK_INT_STA_3_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_STA_3_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_3_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_MSK1_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_3_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_STA_3_MSK0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_3_MSK0_SHIFT)
#define GPIO_MSK_INT_STA_3_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_STA_3_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_STA_3_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_MSK0_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_3_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_STA_3_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_3_BIT_7_SHIFT)
#define GPIO_MSK_INT_STA_3_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_STA_3_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_3_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_7_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_BIT_7_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_3_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_STA_3_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_3_BIT_6_SHIFT)
#define GPIO_MSK_INT_STA_3_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_STA_3_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_3_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_6_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_BIT_6_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_3_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_STA_3_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_3_BIT_5_SHIFT)
#define GPIO_MSK_INT_STA_3_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_STA_3_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_3_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_5_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_BIT_5_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_3_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_STA_3_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_3_BIT_4_SHIFT)
#define GPIO_MSK_INT_STA_3_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_STA_3_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_3_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_4_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_BIT_4_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_3_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_STA_3_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_3_BIT_3_SHIFT)
#define GPIO_MSK_INT_STA_3_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_STA_3_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_3_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_3_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_BIT_3_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_3_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_STA_3_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_3_BIT_2_SHIFT)
#define GPIO_MSK_INT_STA_3_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_STA_3_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_3_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_2_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_BIT_2_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_3_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_STA_3_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_3_BIT_1_SHIFT)
#define GPIO_MSK_INT_STA_3_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_STA_3_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_3_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_1_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_BIT_1_ACTIVE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_STA_3_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_STA_3_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_STA_3_BIT_0_SHIFT)
#define GPIO_MSK_INT_STA_3_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_STA_3_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_STA_3_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_STA_3_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_STA_3_BIT_0_IN_ACTIVE                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_STA_3_BIT_0_ACTIVE                 _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_ENB_0  
#define GPIO_MSK_INT_ENB_0                      _MK_ADDR_CONST(0xd0)
#define GPIO_MSK_INT_ENB_0_SECURE                       0x0
#define GPIO_MSK_INT_ENB_0_WORD_COUNT                   0x1
#define GPIO_MSK_INT_ENB_0_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_ENB_0_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_ENB_0_WRITE_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_ENB_0_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_ENB_0_MSK7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_0_MSK7_SHIFT)
#define GPIO_MSK_INT_ENB_0_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_ENB_0_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_0_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_MSK7_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_0_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_ENB_0_MSK6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_0_MSK6_SHIFT)
#define GPIO_MSK_INT_ENB_0_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_ENB_0_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_0_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_MSK6_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_0_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_ENB_0_MSK5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_0_MSK5_SHIFT)
#define GPIO_MSK_INT_ENB_0_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_ENB_0_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_0_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_MSK5_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_0_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_ENB_0_MSK4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_0_MSK4_SHIFT)
#define GPIO_MSK_INT_ENB_0_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_ENB_0_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_0_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_MSK4_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_0_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_ENB_0_MSK3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_0_MSK3_SHIFT)
#define GPIO_MSK_INT_ENB_0_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_ENB_0_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_0_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_MSK3_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_0_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_ENB_0_MSK2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_0_MSK2_SHIFT)
#define GPIO_MSK_INT_ENB_0_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_ENB_0_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_0_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_MSK2_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_0_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_ENB_0_MSK1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_0_MSK1_SHIFT)
#define GPIO_MSK_INT_ENB_0_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_ENB_0_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_0_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_MSK1_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_0_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_ENB_0_MSK0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_0_MSK0_SHIFT)
#define GPIO_MSK_INT_ENB_0_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_ENB_0_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_0_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_MSK0_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_0_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_ENB_0_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_0_BIT_7_SHIFT)
#define GPIO_MSK_INT_ENB_0_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_ENB_0_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_0_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_7_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_BIT_7_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_0_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_ENB_0_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_0_BIT_6_SHIFT)
#define GPIO_MSK_INT_ENB_0_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_ENB_0_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_0_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_6_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_BIT_6_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_0_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_ENB_0_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_0_BIT_5_SHIFT)
#define GPIO_MSK_INT_ENB_0_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_ENB_0_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_0_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_5_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_BIT_5_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_0_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_ENB_0_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_0_BIT_4_SHIFT)
#define GPIO_MSK_INT_ENB_0_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_ENB_0_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_0_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_4_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_BIT_4_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_0_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_ENB_0_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_0_BIT_3_SHIFT)
#define GPIO_MSK_INT_ENB_0_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_ENB_0_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_0_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_3_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_BIT_3_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_0_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_ENB_0_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_0_BIT_2_SHIFT)
#define GPIO_MSK_INT_ENB_0_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_ENB_0_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_0_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_2_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_BIT_2_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_0_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_ENB_0_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_0_BIT_1_SHIFT)
#define GPIO_MSK_INT_ENB_0_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_ENB_0_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_0_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_1_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_BIT_1_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_0_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_ENB_0_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_0_BIT_0_SHIFT)
#define GPIO_MSK_INT_ENB_0_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_ENB_0_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_0_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_0_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_0_BIT_0_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_0_BIT_0_ENABLE                 _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_ENB  
#define GPIO_MSK_INT_ENB                        _MK_ADDR_CONST(0xd0)
#define GPIO_MSK_INT_ENB_SECURE                         0x0
#define GPIO_MSK_INT_ENB_WORD_COUNT                     0x1
#define GPIO_MSK_INT_ENB_RESET_VAL                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_RESET_MASK                     _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_ENB_SW_DEFAULT_VAL                         _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_READ_MASK                      _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_ENB_WRITE_MASK                     _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_ENB_MSK7_SHIFT                     _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_ENB_MSK7_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_MSK7_SHIFT)
#define GPIO_MSK_INT_ENB_MSK7_RANGE                     15:15
#define GPIO_MSK_INT_ENB_MSK7_WOFFSET                   0x0
#define GPIO_MSK_INT_ENB_MSK7_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK7_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_MSK7_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK7_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK7_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_MSK7_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_MSK6_SHIFT                     _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_ENB_MSK6_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_MSK6_SHIFT)
#define GPIO_MSK_INT_ENB_MSK6_RANGE                     14:14
#define GPIO_MSK_INT_ENB_MSK6_WOFFSET                   0x0
#define GPIO_MSK_INT_ENB_MSK6_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK6_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_MSK6_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK6_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK6_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_MSK6_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_MSK5_SHIFT                     _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_ENB_MSK5_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_MSK5_SHIFT)
#define GPIO_MSK_INT_ENB_MSK5_RANGE                     13:13
#define GPIO_MSK_INT_ENB_MSK5_WOFFSET                   0x0
#define GPIO_MSK_INT_ENB_MSK5_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK5_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_MSK5_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK5_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK5_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_MSK5_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_MSK4_SHIFT                     _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_ENB_MSK4_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_MSK4_SHIFT)
#define GPIO_MSK_INT_ENB_MSK4_RANGE                     12:12
#define GPIO_MSK_INT_ENB_MSK4_WOFFSET                   0x0
#define GPIO_MSK_INT_ENB_MSK4_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK4_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_MSK4_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK4_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK4_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_MSK4_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_MSK3_SHIFT                     _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_ENB_MSK3_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_MSK3_SHIFT)
#define GPIO_MSK_INT_ENB_MSK3_RANGE                     11:11
#define GPIO_MSK_INT_ENB_MSK3_WOFFSET                   0x0
#define GPIO_MSK_INT_ENB_MSK3_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK3_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_MSK3_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK3_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_MSK3_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_MSK2_SHIFT                     _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_ENB_MSK2_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_MSK2_SHIFT)
#define GPIO_MSK_INT_ENB_MSK2_RANGE                     10:10
#define GPIO_MSK_INT_ENB_MSK2_WOFFSET                   0x0
#define GPIO_MSK_INT_ENB_MSK2_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK2_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_MSK2_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK2_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_MSK2_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_MSK1_SHIFT                     _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_ENB_MSK1_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_MSK1_SHIFT)
#define GPIO_MSK_INT_ENB_MSK1_RANGE                     9:9
#define GPIO_MSK_INT_ENB_MSK1_WOFFSET                   0x0
#define GPIO_MSK_INT_ENB_MSK1_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK1_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_MSK1_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK1_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_MSK1_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_MSK0_SHIFT                     _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_ENB_MSK0_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_MSK0_SHIFT)
#define GPIO_MSK_INT_ENB_MSK0_RANGE                     8:8
#define GPIO_MSK_INT_ENB_MSK0_WOFFSET                   0x0
#define GPIO_MSK_INT_ENB_MSK0_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK0_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_MSK0_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_MSK0_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_MSK0_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_BIT_7_SHIFT                    _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_ENB_BIT_7_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_BIT_7_SHIFT)
#define GPIO_MSK_INT_ENB_BIT_7_RANGE                    7:7
#define GPIO_MSK_INT_ENB_BIT_7_WOFFSET                  0x0
#define GPIO_MSK_INT_ENB_BIT_7_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_7_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_BIT_7_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_7_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_7_DISABLE                  _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_BIT_7_ENABLE                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_BIT_6_SHIFT                    _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_ENB_BIT_6_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_BIT_6_SHIFT)
#define GPIO_MSK_INT_ENB_BIT_6_RANGE                    6:6
#define GPIO_MSK_INT_ENB_BIT_6_WOFFSET                  0x0
#define GPIO_MSK_INT_ENB_BIT_6_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_6_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_BIT_6_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_6_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_6_DISABLE                  _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_BIT_6_ENABLE                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_BIT_5_SHIFT                    _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_ENB_BIT_5_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_BIT_5_SHIFT)
#define GPIO_MSK_INT_ENB_BIT_5_RANGE                    5:5
#define GPIO_MSK_INT_ENB_BIT_5_WOFFSET                  0x0
#define GPIO_MSK_INT_ENB_BIT_5_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_5_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_BIT_5_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_5_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_5_DISABLE                  _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_BIT_5_ENABLE                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_BIT_4_SHIFT                    _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_ENB_BIT_4_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_BIT_4_SHIFT)
#define GPIO_MSK_INT_ENB_BIT_4_RANGE                    4:4
#define GPIO_MSK_INT_ENB_BIT_4_WOFFSET                  0x0
#define GPIO_MSK_INT_ENB_BIT_4_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_4_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_BIT_4_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_4_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_4_DISABLE                  _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_BIT_4_ENABLE                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_BIT_3_SHIFT                    _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_ENB_BIT_3_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_BIT_3_SHIFT)
#define GPIO_MSK_INT_ENB_BIT_3_RANGE                    3:3
#define GPIO_MSK_INT_ENB_BIT_3_WOFFSET                  0x0
#define GPIO_MSK_INT_ENB_BIT_3_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_3_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_BIT_3_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_3_DISABLE                  _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_BIT_3_ENABLE                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_BIT_2_SHIFT                    _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_ENB_BIT_2_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_BIT_2_SHIFT)
#define GPIO_MSK_INT_ENB_BIT_2_RANGE                    2:2
#define GPIO_MSK_INT_ENB_BIT_2_WOFFSET                  0x0
#define GPIO_MSK_INT_ENB_BIT_2_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_2_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_BIT_2_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_2_DISABLE                  _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_BIT_2_ENABLE                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_BIT_1_SHIFT                    _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_ENB_BIT_1_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_BIT_1_SHIFT)
#define GPIO_MSK_INT_ENB_BIT_1_RANGE                    1:1
#define GPIO_MSK_INT_ENB_BIT_1_WOFFSET                  0x0
#define GPIO_MSK_INT_ENB_BIT_1_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_1_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_BIT_1_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_1_DISABLE                  _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_BIT_1_ENABLE                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_BIT_0_SHIFT                    _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_ENB_BIT_0_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_BIT_0_SHIFT)
#define GPIO_MSK_INT_ENB_BIT_0_RANGE                    0:0
#define GPIO_MSK_INT_ENB_BIT_0_WOFFSET                  0x0
#define GPIO_MSK_INT_ENB_BIT_0_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_0_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_BIT_0_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_BIT_0_DISABLE                  _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_BIT_0_ENABLE                   _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_ENB_1  
#define GPIO_MSK_INT_ENB_1                      _MK_ADDR_CONST(0xd4)
#define GPIO_MSK_INT_ENB_1_SECURE                       0x0
#define GPIO_MSK_INT_ENB_1_WORD_COUNT                   0x1
#define GPIO_MSK_INT_ENB_1_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_ENB_1_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_ENB_1_WRITE_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_ENB_1_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_ENB_1_MSK7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_1_MSK7_SHIFT)
#define GPIO_MSK_INT_ENB_1_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_ENB_1_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_1_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_MSK7_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_1_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_ENB_1_MSK6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_1_MSK6_SHIFT)
#define GPIO_MSK_INT_ENB_1_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_ENB_1_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_1_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_MSK6_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_1_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_ENB_1_MSK5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_1_MSK5_SHIFT)
#define GPIO_MSK_INT_ENB_1_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_ENB_1_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_1_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_MSK5_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_1_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_ENB_1_MSK4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_1_MSK4_SHIFT)
#define GPIO_MSK_INT_ENB_1_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_ENB_1_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_1_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_MSK4_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_1_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_ENB_1_MSK3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_1_MSK3_SHIFT)
#define GPIO_MSK_INT_ENB_1_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_ENB_1_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_1_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_MSK3_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_1_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_ENB_1_MSK2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_1_MSK2_SHIFT)
#define GPIO_MSK_INT_ENB_1_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_ENB_1_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_1_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_MSK2_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_1_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_ENB_1_MSK1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_1_MSK1_SHIFT)
#define GPIO_MSK_INT_ENB_1_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_ENB_1_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_1_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_MSK1_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_1_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_ENB_1_MSK0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_1_MSK0_SHIFT)
#define GPIO_MSK_INT_ENB_1_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_ENB_1_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_1_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_MSK0_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_1_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_ENB_1_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_1_BIT_7_SHIFT)
#define GPIO_MSK_INT_ENB_1_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_ENB_1_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_1_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_7_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_BIT_7_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_1_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_ENB_1_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_1_BIT_6_SHIFT)
#define GPIO_MSK_INT_ENB_1_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_ENB_1_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_1_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_6_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_BIT_6_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_1_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_ENB_1_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_1_BIT_5_SHIFT)
#define GPIO_MSK_INT_ENB_1_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_ENB_1_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_1_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_5_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_BIT_5_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_1_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_ENB_1_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_1_BIT_4_SHIFT)
#define GPIO_MSK_INT_ENB_1_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_ENB_1_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_1_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_4_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_BIT_4_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_1_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_ENB_1_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_1_BIT_3_SHIFT)
#define GPIO_MSK_INT_ENB_1_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_ENB_1_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_1_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_3_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_BIT_3_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_1_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_ENB_1_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_1_BIT_2_SHIFT)
#define GPIO_MSK_INT_ENB_1_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_ENB_1_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_1_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_2_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_BIT_2_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_1_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_ENB_1_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_1_BIT_1_SHIFT)
#define GPIO_MSK_INT_ENB_1_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_ENB_1_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_1_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_1_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_BIT_1_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_1_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_ENB_1_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_1_BIT_0_SHIFT)
#define GPIO_MSK_INT_ENB_1_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_ENB_1_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_1_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_1_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_1_BIT_0_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_1_BIT_0_ENABLE                 _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_ENB_2  
#define GPIO_MSK_INT_ENB_2                      _MK_ADDR_CONST(0xd8)
#define GPIO_MSK_INT_ENB_2_SECURE                       0x0
#define GPIO_MSK_INT_ENB_2_WORD_COUNT                   0x1
#define GPIO_MSK_INT_ENB_2_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_ENB_2_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_ENB_2_WRITE_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_ENB_2_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_ENB_2_MSK7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_2_MSK7_SHIFT)
#define GPIO_MSK_INT_ENB_2_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_ENB_2_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_2_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_MSK7_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_2_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_ENB_2_MSK6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_2_MSK6_SHIFT)
#define GPIO_MSK_INT_ENB_2_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_ENB_2_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_2_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_MSK6_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_2_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_ENB_2_MSK5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_2_MSK5_SHIFT)
#define GPIO_MSK_INT_ENB_2_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_ENB_2_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_2_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_MSK5_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_2_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_ENB_2_MSK4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_2_MSK4_SHIFT)
#define GPIO_MSK_INT_ENB_2_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_ENB_2_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_2_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_MSK4_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_2_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_ENB_2_MSK3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_2_MSK3_SHIFT)
#define GPIO_MSK_INT_ENB_2_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_ENB_2_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_2_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_MSK3_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_2_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_ENB_2_MSK2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_2_MSK2_SHIFT)
#define GPIO_MSK_INT_ENB_2_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_ENB_2_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_2_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_MSK2_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_2_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_ENB_2_MSK1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_2_MSK1_SHIFT)
#define GPIO_MSK_INT_ENB_2_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_ENB_2_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_2_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_MSK1_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_2_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_ENB_2_MSK0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_2_MSK0_SHIFT)
#define GPIO_MSK_INT_ENB_2_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_ENB_2_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_2_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_MSK0_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_2_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_ENB_2_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_2_BIT_7_SHIFT)
#define GPIO_MSK_INT_ENB_2_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_ENB_2_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_2_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_7_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_BIT_7_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_2_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_ENB_2_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_2_BIT_6_SHIFT)
#define GPIO_MSK_INT_ENB_2_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_ENB_2_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_2_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_6_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_BIT_6_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_2_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_ENB_2_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_2_BIT_5_SHIFT)
#define GPIO_MSK_INT_ENB_2_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_ENB_2_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_2_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_5_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_BIT_5_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_2_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_ENB_2_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_2_BIT_4_SHIFT)
#define GPIO_MSK_INT_ENB_2_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_ENB_2_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_2_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_4_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_BIT_4_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_2_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_ENB_2_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_2_BIT_3_SHIFT)
#define GPIO_MSK_INT_ENB_2_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_ENB_2_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_2_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_3_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_BIT_3_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_2_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_ENB_2_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_2_BIT_2_SHIFT)
#define GPIO_MSK_INT_ENB_2_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_ENB_2_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_2_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_2_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_BIT_2_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_2_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_ENB_2_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_2_BIT_1_SHIFT)
#define GPIO_MSK_INT_ENB_2_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_ENB_2_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_2_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_1_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_BIT_1_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_2_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_ENB_2_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_2_BIT_0_SHIFT)
#define GPIO_MSK_INT_ENB_2_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_ENB_2_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_2_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_2_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_2_BIT_0_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_2_BIT_0_ENABLE                 _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_ENB_3  
#define GPIO_MSK_INT_ENB_3                      _MK_ADDR_CONST(0xdc)
#define GPIO_MSK_INT_ENB_3_SECURE                       0x0
#define GPIO_MSK_INT_ENB_3_WORD_COUNT                   0x1
#define GPIO_MSK_INT_ENB_3_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_ENB_3_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_ENB_3_WRITE_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_ENB_3_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_ENB_3_MSK7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_3_MSK7_SHIFT)
#define GPIO_MSK_INT_ENB_3_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_ENB_3_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_3_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_MSK7_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_3_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_ENB_3_MSK6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_3_MSK6_SHIFT)
#define GPIO_MSK_INT_ENB_3_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_ENB_3_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_3_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_MSK6_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_3_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_ENB_3_MSK5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_3_MSK5_SHIFT)
#define GPIO_MSK_INT_ENB_3_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_ENB_3_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_3_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_MSK5_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_3_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_ENB_3_MSK4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_3_MSK4_SHIFT)
#define GPIO_MSK_INT_ENB_3_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_ENB_3_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_3_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_MSK4_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_3_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_ENB_3_MSK3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_3_MSK3_SHIFT)
#define GPIO_MSK_INT_ENB_3_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_ENB_3_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_3_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_MSK3_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_3_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_ENB_3_MSK2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_3_MSK2_SHIFT)
#define GPIO_MSK_INT_ENB_3_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_ENB_3_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_3_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_MSK2_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_3_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_ENB_3_MSK1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_3_MSK1_SHIFT)
#define GPIO_MSK_INT_ENB_3_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_ENB_3_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_3_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_MSK1_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_3_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_ENB_3_MSK0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_3_MSK0_SHIFT)
#define GPIO_MSK_INT_ENB_3_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_ENB_3_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_ENB_3_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_MSK0_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_3_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_ENB_3_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_3_BIT_7_SHIFT)
#define GPIO_MSK_INT_ENB_3_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_ENB_3_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_3_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_7_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_BIT_7_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_3_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_ENB_3_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_3_BIT_6_SHIFT)
#define GPIO_MSK_INT_ENB_3_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_ENB_3_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_3_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_6_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_BIT_6_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_3_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_ENB_3_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_3_BIT_5_SHIFT)
#define GPIO_MSK_INT_ENB_3_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_ENB_3_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_3_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_5_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_BIT_5_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_3_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_ENB_3_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_3_BIT_4_SHIFT)
#define GPIO_MSK_INT_ENB_3_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_ENB_3_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_3_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_4_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_BIT_4_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_3_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_ENB_3_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_3_BIT_3_SHIFT)
#define GPIO_MSK_INT_ENB_3_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_ENB_3_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_3_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_3_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_BIT_3_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_3_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_ENB_3_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_3_BIT_2_SHIFT)
#define GPIO_MSK_INT_ENB_3_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_ENB_3_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_3_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_2_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_BIT_2_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_3_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_ENB_3_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_3_BIT_1_SHIFT)
#define GPIO_MSK_INT_ENB_3_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_ENB_3_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_3_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_1_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_BIT_1_ENABLE                 _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_ENB_3_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_ENB_3_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_ENB_3_BIT_0_SHIFT)
#define GPIO_MSK_INT_ENB_3_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_ENB_3_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_ENB_3_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_ENB_3_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_ENB_3_BIT_0_DISABLE                        _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_ENB_3_BIT_0_ENABLE                 _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_LVL_0  
#define GPIO_MSK_INT_LVL_0                      _MK_ADDR_CONST(0xe0)
#define GPIO_MSK_INT_LVL_0_SECURE                       0x0
#define GPIO_MSK_INT_LVL_0_WORD_COUNT                   0x1
#define GPIO_MSK_INT_LVL_0_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_LVL_0_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_LVL_0_WRITE_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_LVL_0_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_LVL_0_MSK7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_0_MSK7_SHIFT)
#define GPIO_MSK_INT_LVL_0_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_LVL_0_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_0_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_MSK7_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_0_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_LVL_0_MSK6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_0_MSK6_SHIFT)
#define GPIO_MSK_INT_LVL_0_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_LVL_0_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_0_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_MSK6_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_0_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_LVL_0_MSK5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_0_MSK5_SHIFT)
#define GPIO_MSK_INT_LVL_0_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_LVL_0_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_0_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_MSK5_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_0_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_LVL_0_MSK4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_0_MSK4_SHIFT)
#define GPIO_MSK_INT_LVL_0_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_LVL_0_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_0_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_MSK4_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_0_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_LVL_0_MSK3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_0_MSK3_SHIFT)
#define GPIO_MSK_INT_LVL_0_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_LVL_0_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_0_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_MSK3_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_0_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_LVL_0_MSK2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_0_MSK2_SHIFT)
#define GPIO_MSK_INT_LVL_0_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_LVL_0_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_0_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_MSK2_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_0_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_LVL_0_MSK1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_0_MSK1_SHIFT)
#define GPIO_MSK_INT_LVL_0_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_LVL_0_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_0_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_MSK1_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_0_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_LVL_0_MSK0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_0_MSK0_SHIFT)
#define GPIO_MSK_INT_LVL_0_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_LVL_0_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_0_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_MSK0_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_0_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_LVL_0_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_0_BIT_7_SHIFT)
#define GPIO_MSK_INT_LVL_0_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_LVL_0_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_0_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_7_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_BIT_7_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_0_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_LVL_0_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_0_BIT_6_SHIFT)
#define GPIO_MSK_INT_LVL_0_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_LVL_0_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_0_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_6_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_BIT_6_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_0_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_LVL_0_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_0_BIT_5_SHIFT)
#define GPIO_MSK_INT_LVL_0_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_LVL_0_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_0_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_5_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_BIT_5_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_0_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_LVL_0_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_0_BIT_4_SHIFT)
#define GPIO_MSK_INT_LVL_0_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_LVL_0_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_0_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_4_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_BIT_4_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_0_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_LVL_0_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_0_BIT_3_SHIFT)
#define GPIO_MSK_INT_LVL_0_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_LVL_0_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_0_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_3_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_BIT_3_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_0_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_LVL_0_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_0_BIT_2_SHIFT)
#define GPIO_MSK_INT_LVL_0_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_LVL_0_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_0_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_2_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_BIT_2_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_0_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_LVL_0_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_0_BIT_1_SHIFT)
#define GPIO_MSK_INT_LVL_0_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_LVL_0_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_0_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_1_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_BIT_1_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_0_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_LVL_0_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_0_BIT_0_SHIFT)
#define GPIO_MSK_INT_LVL_0_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_LVL_0_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_0_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_0_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_0_BIT_0_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_0_BIT_0_HIGH                   _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_LVL  
#define GPIO_MSK_INT_LVL                        _MK_ADDR_CONST(0xe0)
#define GPIO_MSK_INT_LVL_SECURE                         0x0
#define GPIO_MSK_INT_LVL_WORD_COUNT                     0x1
#define GPIO_MSK_INT_LVL_RESET_VAL                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_RESET_MASK                     _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_LVL_SW_DEFAULT_VAL                         _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_READ_MASK                      _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_LVL_WRITE_MASK                     _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_LVL_MSK7_SHIFT                     _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_LVL_MSK7_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_MSK7_SHIFT)
#define GPIO_MSK_INT_LVL_MSK7_RANGE                     15:15
#define GPIO_MSK_INT_LVL_MSK7_WOFFSET                   0x0
#define GPIO_MSK_INT_LVL_MSK7_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK7_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_MSK7_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK7_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK7_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_MSK7_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_MSK6_SHIFT                     _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_LVL_MSK6_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_MSK6_SHIFT)
#define GPIO_MSK_INT_LVL_MSK6_RANGE                     14:14
#define GPIO_MSK_INT_LVL_MSK6_WOFFSET                   0x0
#define GPIO_MSK_INT_LVL_MSK6_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK6_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_MSK6_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK6_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK6_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_MSK6_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_MSK5_SHIFT                     _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_LVL_MSK5_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_MSK5_SHIFT)
#define GPIO_MSK_INT_LVL_MSK5_RANGE                     13:13
#define GPIO_MSK_INT_LVL_MSK5_WOFFSET                   0x0
#define GPIO_MSK_INT_LVL_MSK5_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK5_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_MSK5_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK5_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK5_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_MSK5_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_MSK4_SHIFT                     _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_LVL_MSK4_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_MSK4_SHIFT)
#define GPIO_MSK_INT_LVL_MSK4_RANGE                     12:12
#define GPIO_MSK_INT_LVL_MSK4_WOFFSET                   0x0
#define GPIO_MSK_INT_LVL_MSK4_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK4_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_MSK4_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK4_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK4_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_MSK4_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_MSK3_SHIFT                     _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_LVL_MSK3_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_MSK3_SHIFT)
#define GPIO_MSK_INT_LVL_MSK3_RANGE                     11:11
#define GPIO_MSK_INT_LVL_MSK3_WOFFSET                   0x0
#define GPIO_MSK_INT_LVL_MSK3_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK3_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_MSK3_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK3_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK3_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_MSK3_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_MSK2_SHIFT                     _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_LVL_MSK2_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_MSK2_SHIFT)
#define GPIO_MSK_INT_LVL_MSK2_RANGE                     10:10
#define GPIO_MSK_INT_LVL_MSK2_WOFFSET                   0x0
#define GPIO_MSK_INT_LVL_MSK2_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK2_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_MSK2_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK2_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK2_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_MSK2_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_MSK1_SHIFT                     _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_LVL_MSK1_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_MSK1_SHIFT)
#define GPIO_MSK_INT_LVL_MSK1_RANGE                     9:9
#define GPIO_MSK_INT_LVL_MSK1_WOFFSET                   0x0
#define GPIO_MSK_INT_LVL_MSK1_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK1_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_MSK1_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK1_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK1_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_MSK1_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_MSK0_SHIFT                     _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_LVL_MSK0_FIELD                     _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_MSK0_SHIFT)
#define GPIO_MSK_INT_LVL_MSK0_RANGE                     8:8
#define GPIO_MSK_INT_LVL_MSK0_WOFFSET                   0x0
#define GPIO_MSK_INT_LVL_MSK0_DEFAULT                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK0_DEFAULT_MASK                      _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_MSK0_SW_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK0_SW_DEFAULT_MASK                   _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_MSK0_DISABLE                   _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_MSK0_ENABLE                    _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_BIT_7_SHIFT                    _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_LVL_BIT_7_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_BIT_7_SHIFT)
#define GPIO_MSK_INT_LVL_BIT_7_RANGE                    7:7
#define GPIO_MSK_INT_LVL_BIT_7_WOFFSET                  0x0
#define GPIO_MSK_INT_LVL_BIT_7_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_7_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_BIT_7_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_7_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_7_LOW                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_BIT_7_HIGH                     _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_BIT_6_SHIFT                    _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_LVL_BIT_6_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_BIT_6_SHIFT)
#define GPIO_MSK_INT_LVL_BIT_6_RANGE                    6:6
#define GPIO_MSK_INT_LVL_BIT_6_WOFFSET                  0x0
#define GPIO_MSK_INT_LVL_BIT_6_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_6_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_BIT_6_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_6_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_6_LOW                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_BIT_6_HIGH                     _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_BIT_5_SHIFT                    _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_LVL_BIT_5_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_BIT_5_SHIFT)
#define GPIO_MSK_INT_LVL_BIT_5_RANGE                    5:5
#define GPIO_MSK_INT_LVL_BIT_5_WOFFSET                  0x0
#define GPIO_MSK_INT_LVL_BIT_5_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_5_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_BIT_5_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_5_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_5_LOW                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_BIT_5_HIGH                     _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_BIT_4_SHIFT                    _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_LVL_BIT_4_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_BIT_4_SHIFT)
#define GPIO_MSK_INT_LVL_BIT_4_RANGE                    4:4
#define GPIO_MSK_INT_LVL_BIT_4_WOFFSET                  0x0
#define GPIO_MSK_INT_LVL_BIT_4_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_4_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_BIT_4_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_4_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_4_LOW                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_BIT_4_HIGH                     _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_BIT_3_SHIFT                    _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_LVL_BIT_3_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_BIT_3_SHIFT)
#define GPIO_MSK_INT_LVL_BIT_3_RANGE                    3:3
#define GPIO_MSK_INT_LVL_BIT_3_WOFFSET                  0x0
#define GPIO_MSK_INT_LVL_BIT_3_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_3_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_BIT_3_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_3_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_3_LOW                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_BIT_3_HIGH                     _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_BIT_2_SHIFT                    _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_LVL_BIT_2_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_BIT_2_SHIFT)
#define GPIO_MSK_INT_LVL_BIT_2_RANGE                    2:2
#define GPIO_MSK_INT_LVL_BIT_2_WOFFSET                  0x0
#define GPIO_MSK_INT_LVL_BIT_2_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_2_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_BIT_2_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_2_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_2_LOW                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_BIT_2_HIGH                     _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_BIT_1_SHIFT                    _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_LVL_BIT_1_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_BIT_1_SHIFT)
#define GPIO_MSK_INT_LVL_BIT_1_RANGE                    1:1
#define GPIO_MSK_INT_LVL_BIT_1_WOFFSET                  0x0
#define GPIO_MSK_INT_LVL_BIT_1_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_1_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_BIT_1_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_1_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_1_LOW                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_BIT_1_HIGH                     _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_BIT_0_SHIFT                    _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_LVL_BIT_0_FIELD                    _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_BIT_0_SHIFT)
#define GPIO_MSK_INT_LVL_BIT_0_RANGE                    0:0
#define GPIO_MSK_INT_LVL_BIT_0_WOFFSET                  0x0
#define GPIO_MSK_INT_LVL_BIT_0_DEFAULT                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_0_DEFAULT_MASK                     _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_BIT_0_SW_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_0_SW_DEFAULT_MASK                  _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_BIT_0_LOW                      _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_BIT_0_HIGH                     _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_LVL_1  
#define GPIO_MSK_INT_LVL_1                      _MK_ADDR_CONST(0xe4)
#define GPIO_MSK_INT_LVL_1_SECURE                       0x0
#define GPIO_MSK_INT_LVL_1_WORD_COUNT                   0x1
#define GPIO_MSK_INT_LVL_1_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_LVL_1_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_LVL_1_WRITE_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_LVL_1_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_LVL_1_MSK7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_1_MSK7_SHIFT)
#define GPIO_MSK_INT_LVL_1_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_LVL_1_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_1_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_MSK7_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_1_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_LVL_1_MSK6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_1_MSK6_SHIFT)
#define GPIO_MSK_INT_LVL_1_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_LVL_1_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_1_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_MSK6_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_1_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_LVL_1_MSK5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_1_MSK5_SHIFT)
#define GPIO_MSK_INT_LVL_1_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_LVL_1_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_1_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_MSK5_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_1_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_LVL_1_MSK4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_1_MSK4_SHIFT)
#define GPIO_MSK_INT_LVL_1_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_LVL_1_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_1_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_MSK4_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_1_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_LVL_1_MSK3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_1_MSK3_SHIFT)
#define GPIO_MSK_INT_LVL_1_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_LVL_1_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_1_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_MSK3_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_1_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_LVL_1_MSK2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_1_MSK2_SHIFT)
#define GPIO_MSK_INT_LVL_1_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_LVL_1_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_1_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_MSK2_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_1_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_LVL_1_MSK1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_1_MSK1_SHIFT)
#define GPIO_MSK_INT_LVL_1_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_LVL_1_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_1_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_MSK1_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_1_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_LVL_1_MSK0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_1_MSK0_SHIFT)
#define GPIO_MSK_INT_LVL_1_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_LVL_1_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_1_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_MSK0_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_1_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_LVL_1_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_1_BIT_7_SHIFT)
#define GPIO_MSK_INT_LVL_1_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_LVL_1_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_1_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_7_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_BIT_7_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_1_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_LVL_1_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_1_BIT_6_SHIFT)
#define GPIO_MSK_INT_LVL_1_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_LVL_1_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_1_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_6_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_BIT_6_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_1_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_LVL_1_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_1_BIT_5_SHIFT)
#define GPIO_MSK_INT_LVL_1_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_LVL_1_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_1_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_5_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_BIT_5_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_1_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_LVL_1_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_1_BIT_4_SHIFT)
#define GPIO_MSK_INT_LVL_1_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_LVL_1_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_1_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_4_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_BIT_4_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_1_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_LVL_1_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_1_BIT_3_SHIFT)
#define GPIO_MSK_INT_LVL_1_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_LVL_1_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_1_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_3_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_BIT_3_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_1_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_LVL_1_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_1_BIT_2_SHIFT)
#define GPIO_MSK_INT_LVL_1_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_LVL_1_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_1_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_2_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_BIT_2_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_1_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_LVL_1_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_1_BIT_1_SHIFT)
#define GPIO_MSK_INT_LVL_1_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_LVL_1_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_1_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_1_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_BIT_1_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_1_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_LVL_1_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_1_BIT_0_SHIFT)
#define GPIO_MSK_INT_LVL_1_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_LVL_1_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_1_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_1_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_1_BIT_0_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_1_BIT_0_HIGH                   _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_LVL_2  
#define GPIO_MSK_INT_LVL_2                      _MK_ADDR_CONST(0xe8)
#define GPIO_MSK_INT_LVL_2_SECURE                       0x0
#define GPIO_MSK_INT_LVL_2_WORD_COUNT                   0x1
#define GPIO_MSK_INT_LVL_2_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_LVL_2_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_LVL_2_WRITE_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_LVL_2_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_LVL_2_MSK7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_2_MSK7_SHIFT)
#define GPIO_MSK_INT_LVL_2_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_LVL_2_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_2_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_MSK7_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_2_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_LVL_2_MSK6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_2_MSK6_SHIFT)
#define GPIO_MSK_INT_LVL_2_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_LVL_2_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_2_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_MSK6_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_2_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_LVL_2_MSK5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_2_MSK5_SHIFT)
#define GPIO_MSK_INT_LVL_2_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_LVL_2_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_2_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_MSK5_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_2_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_LVL_2_MSK4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_2_MSK4_SHIFT)
#define GPIO_MSK_INT_LVL_2_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_LVL_2_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_2_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_MSK4_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_2_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_LVL_2_MSK3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_2_MSK3_SHIFT)
#define GPIO_MSK_INT_LVL_2_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_LVL_2_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_2_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_MSK3_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_2_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_LVL_2_MSK2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_2_MSK2_SHIFT)
#define GPIO_MSK_INT_LVL_2_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_LVL_2_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_2_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_MSK2_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_2_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_LVL_2_MSK1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_2_MSK1_SHIFT)
#define GPIO_MSK_INT_LVL_2_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_LVL_2_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_2_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_MSK1_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_2_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_LVL_2_MSK0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_2_MSK0_SHIFT)
#define GPIO_MSK_INT_LVL_2_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_LVL_2_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_2_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_MSK0_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_2_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_LVL_2_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_2_BIT_7_SHIFT)
#define GPIO_MSK_INT_LVL_2_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_LVL_2_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_2_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_7_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_BIT_7_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_2_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_LVL_2_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_2_BIT_6_SHIFT)
#define GPIO_MSK_INT_LVL_2_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_LVL_2_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_2_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_6_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_BIT_6_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_2_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_LVL_2_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_2_BIT_5_SHIFT)
#define GPIO_MSK_INT_LVL_2_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_LVL_2_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_2_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_5_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_BIT_5_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_2_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_LVL_2_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_2_BIT_4_SHIFT)
#define GPIO_MSK_INT_LVL_2_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_LVL_2_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_2_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_4_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_BIT_4_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_2_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_LVL_2_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_2_BIT_3_SHIFT)
#define GPIO_MSK_INT_LVL_2_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_LVL_2_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_2_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_3_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_BIT_3_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_2_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_LVL_2_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_2_BIT_2_SHIFT)
#define GPIO_MSK_INT_LVL_2_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_LVL_2_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_2_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_2_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_BIT_2_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_2_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_LVL_2_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_2_BIT_1_SHIFT)
#define GPIO_MSK_INT_LVL_2_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_LVL_2_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_2_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_1_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_BIT_1_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_2_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_LVL_2_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_2_BIT_0_SHIFT)
#define GPIO_MSK_INT_LVL_2_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_LVL_2_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_2_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_2_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_2_BIT_0_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_2_BIT_0_HIGH                   _MK_ENUM_CONST(1)


// Register GPIO_MSK_INT_LVL_3  
#define GPIO_MSK_INT_LVL_3                      _MK_ADDR_CONST(0xec)
#define GPIO_MSK_INT_LVL_3_SECURE                       0x0
#define GPIO_MSK_INT_LVL_3_WORD_COUNT                   0x1
#define GPIO_MSK_INT_LVL_3_RESET_VAL                    _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_RESET_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_LVL_3_SW_DEFAULT_VAL                       _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_SW_DEFAULT_MASK                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_READ_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_MSK_INT_LVL_3_WRITE_MASK                   _MK_MASK_CONST(0xffff)
#define GPIO_MSK_INT_LVL_3_MSK7_SHIFT                   _MK_SHIFT_CONST(15)
#define GPIO_MSK_INT_LVL_3_MSK7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_3_MSK7_SHIFT)
#define GPIO_MSK_INT_LVL_3_MSK7_RANGE                   15:15
#define GPIO_MSK_INT_LVL_3_MSK7_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_3_MSK7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_MSK7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_MSK7_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_3_MSK6_SHIFT                   _MK_SHIFT_CONST(14)
#define GPIO_MSK_INT_LVL_3_MSK6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_3_MSK6_SHIFT)
#define GPIO_MSK_INT_LVL_3_MSK6_RANGE                   14:14
#define GPIO_MSK_INT_LVL_3_MSK6_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_3_MSK6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_MSK6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_MSK6_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_3_MSK5_SHIFT                   _MK_SHIFT_CONST(13)
#define GPIO_MSK_INT_LVL_3_MSK5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_3_MSK5_SHIFT)
#define GPIO_MSK_INT_LVL_3_MSK5_RANGE                   13:13
#define GPIO_MSK_INT_LVL_3_MSK5_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_3_MSK5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_MSK5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_MSK5_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_3_MSK4_SHIFT                   _MK_SHIFT_CONST(12)
#define GPIO_MSK_INT_LVL_3_MSK4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_3_MSK4_SHIFT)
#define GPIO_MSK_INT_LVL_3_MSK4_RANGE                   12:12
#define GPIO_MSK_INT_LVL_3_MSK4_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_3_MSK4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_MSK4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_MSK4_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_3_MSK3_SHIFT                   _MK_SHIFT_CONST(11)
#define GPIO_MSK_INT_LVL_3_MSK3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_3_MSK3_SHIFT)
#define GPIO_MSK_INT_LVL_3_MSK3_RANGE                   11:11
#define GPIO_MSK_INT_LVL_3_MSK3_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_3_MSK3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_MSK3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_MSK3_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_3_MSK2_SHIFT                   _MK_SHIFT_CONST(10)
#define GPIO_MSK_INT_LVL_3_MSK2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_3_MSK2_SHIFT)
#define GPIO_MSK_INT_LVL_3_MSK2_RANGE                   10:10
#define GPIO_MSK_INT_LVL_3_MSK2_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_3_MSK2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_MSK2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_MSK2_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_3_MSK1_SHIFT                   _MK_SHIFT_CONST(9)
#define GPIO_MSK_INT_LVL_3_MSK1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_3_MSK1_SHIFT)
#define GPIO_MSK_INT_LVL_3_MSK1_RANGE                   9:9
#define GPIO_MSK_INT_LVL_3_MSK1_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_3_MSK1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_MSK1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_MSK1_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_3_MSK0_SHIFT                   _MK_SHIFT_CONST(8)
#define GPIO_MSK_INT_LVL_3_MSK0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_3_MSK0_SHIFT)
#define GPIO_MSK_INT_LVL_3_MSK0_RANGE                   8:8
#define GPIO_MSK_INT_LVL_3_MSK0_WOFFSET                 0x0
#define GPIO_MSK_INT_LVL_3_MSK0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_MSK0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_MSK0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_MSK0_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_3_BIT_7_SHIFT                  _MK_SHIFT_CONST(7)
#define GPIO_MSK_INT_LVL_3_BIT_7_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_3_BIT_7_SHIFT)
#define GPIO_MSK_INT_LVL_3_BIT_7_RANGE                  7:7
#define GPIO_MSK_INT_LVL_3_BIT_7_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_3_BIT_7_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_7_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_BIT_7_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_7_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_7_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_BIT_7_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_3_BIT_6_SHIFT                  _MK_SHIFT_CONST(6)
#define GPIO_MSK_INT_LVL_3_BIT_6_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_3_BIT_6_SHIFT)
#define GPIO_MSK_INT_LVL_3_BIT_6_RANGE                  6:6
#define GPIO_MSK_INT_LVL_3_BIT_6_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_3_BIT_6_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_6_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_BIT_6_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_6_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_6_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_BIT_6_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_3_BIT_5_SHIFT                  _MK_SHIFT_CONST(5)
#define GPIO_MSK_INT_LVL_3_BIT_5_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_3_BIT_5_SHIFT)
#define GPIO_MSK_INT_LVL_3_BIT_5_RANGE                  5:5
#define GPIO_MSK_INT_LVL_3_BIT_5_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_3_BIT_5_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_5_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_BIT_5_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_5_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_5_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_BIT_5_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_3_BIT_4_SHIFT                  _MK_SHIFT_CONST(4)
#define GPIO_MSK_INT_LVL_3_BIT_4_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_3_BIT_4_SHIFT)
#define GPIO_MSK_INT_LVL_3_BIT_4_RANGE                  4:4
#define GPIO_MSK_INT_LVL_3_BIT_4_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_3_BIT_4_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_4_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_BIT_4_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_4_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_4_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_BIT_4_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_3_BIT_3_SHIFT                  _MK_SHIFT_CONST(3)
#define GPIO_MSK_INT_LVL_3_BIT_3_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_3_BIT_3_SHIFT)
#define GPIO_MSK_INT_LVL_3_BIT_3_RANGE                  3:3
#define GPIO_MSK_INT_LVL_3_BIT_3_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_3_BIT_3_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_3_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_BIT_3_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_3_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_3_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_BIT_3_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_3_BIT_2_SHIFT                  _MK_SHIFT_CONST(2)
#define GPIO_MSK_INT_LVL_3_BIT_2_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_3_BIT_2_SHIFT)
#define GPIO_MSK_INT_LVL_3_BIT_2_RANGE                  2:2
#define GPIO_MSK_INT_LVL_3_BIT_2_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_3_BIT_2_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_2_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_BIT_2_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_2_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_2_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_BIT_2_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_3_BIT_1_SHIFT                  _MK_SHIFT_CONST(1)
#define GPIO_MSK_INT_LVL_3_BIT_1_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_3_BIT_1_SHIFT)
#define GPIO_MSK_INT_LVL_3_BIT_1_RANGE                  1:1
#define GPIO_MSK_INT_LVL_3_BIT_1_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_3_BIT_1_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_1_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_BIT_1_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_1_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_1_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_BIT_1_HIGH                   _MK_ENUM_CONST(1)

#define GPIO_MSK_INT_LVL_3_BIT_0_SHIFT                  _MK_SHIFT_CONST(0)
#define GPIO_MSK_INT_LVL_3_BIT_0_FIELD                  _MK_FIELD_CONST(0x1, GPIO_MSK_INT_LVL_3_BIT_0_SHIFT)
#define GPIO_MSK_INT_LVL_3_BIT_0_RANGE                  0:0
#define GPIO_MSK_INT_LVL_3_BIT_0_WOFFSET                        0x0
#define GPIO_MSK_INT_LVL_3_BIT_0_DEFAULT                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_0_DEFAULT_MASK                   _MK_MASK_CONST(0x1)
#define GPIO_MSK_INT_LVL_3_BIT_0_SW_DEFAULT                     _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_0_SW_DEFAULT_MASK                        _MK_MASK_CONST(0x0)
#define GPIO_MSK_INT_LVL_3_BIT_0_LOW                    _MK_ENUM_CONST(0)
#define GPIO_MSK_INT_LVL_3_BIT_0_HIGH                   _MK_ENUM_CONST(1)


// Register GPIO_LOCK_0  
#define GPIO_LOCK_0                     _MK_ADDR_CONST(0xf0)
#define GPIO_LOCK_0_SECURE                      0x0
#define GPIO_LOCK_0_WORD_COUNT                  0x1
#define GPIO_LOCK_0_RESET_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_RESET_MASK                  _MK_MASK_CONST(0xff)
#define GPIO_LOCK_0_SW_DEFAULT_VAL                      _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_READ_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_LOCK_0_WRITE_MASK                  _MK_MASK_CONST(0xff)
#define GPIO_LOCK_0_BIT_7_SHIFT                 _MK_SHIFT_CONST(7)
#define GPIO_LOCK_0_BIT_7_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_0_BIT_7_SHIFT)
#define GPIO_LOCK_0_BIT_7_RANGE                 7:7
#define GPIO_LOCK_0_BIT_7_WOFFSET                       0x0
#define GPIO_LOCK_0_BIT_7_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_7_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_0_BIT_7_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_7_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_7_INIT_ENUM                     DISABLE
#define GPIO_LOCK_0_BIT_7_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_0_BIT_7_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_0_BIT_6_SHIFT                 _MK_SHIFT_CONST(6)
#define GPIO_LOCK_0_BIT_6_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_0_BIT_6_SHIFT)
#define GPIO_LOCK_0_BIT_6_RANGE                 6:6
#define GPIO_LOCK_0_BIT_6_WOFFSET                       0x0
#define GPIO_LOCK_0_BIT_6_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_6_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_0_BIT_6_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_6_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_6_INIT_ENUM                     DISABLE
#define GPIO_LOCK_0_BIT_6_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_0_BIT_6_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_0_BIT_5_SHIFT                 _MK_SHIFT_CONST(5)
#define GPIO_LOCK_0_BIT_5_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_0_BIT_5_SHIFT)
#define GPIO_LOCK_0_BIT_5_RANGE                 5:5
#define GPIO_LOCK_0_BIT_5_WOFFSET                       0x0
#define GPIO_LOCK_0_BIT_5_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_5_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_0_BIT_5_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_5_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_5_INIT_ENUM                     DISABLE
#define GPIO_LOCK_0_BIT_5_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_0_BIT_5_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_0_BIT_4_SHIFT                 _MK_SHIFT_CONST(4)
#define GPIO_LOCK_0_BIT_4_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_0_BIT_4_SHIFT)
#define GPIO_LOCK_0_BIT_4_RANGE                 4:4
#define GPIO_LOCK_0_BIT_4_WOFFSET                       0x0
#define GPIO_LOCK_0_BIT_4_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_4_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_0_BIT_4_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_4_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_4_INIT_ENUM                     DISABLE
#define GPIO_LOCK_0_BIT_4_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_0_BIT_4_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_0_BIT_3_SHIFT                 _MK_SHIFT_CONST(3)
#define GPIO_LOCK_0_BIT_3_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_0_BIT_3_SHIFT)
#define GPIO_LOCK_0_BIT_3_RANGE                 3:3
#define GPIO_LOCK_0_BIT_3_WOFFSET                       0x0
#define GPIO_LOCK_0_BIT_3_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_3_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_0_BIT_3_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_3_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_3_INIT_ENUM                     DISABLE
#define GPIO_LOCK_0_BIT_3_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_0_BIT_3_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_0_BIT_2_SHIFT                 _MK_SHIFT_CONST(2)
#define GPIO_LOCK_0_BIT_2_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_0_BIT_2_SHIFT)
#define GPIO_LOCK_0_BIT_2_RANGE                 2:2
#define GPIO_LOCK_0_BIT_2_WOFFSET                       0x0
#define GPIO_LOCK_0_BIT_2_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_2_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_0_BIT_2_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_2_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_2_INIT_ENUM                     DISABLE
#define GPIO_LOCK_0_BIT_2_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_0_BIT_2_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_0_BIT_1_SHIFT                 _MK_SHIFT_CONST(1)
#define GPIO_LOCK_0_BIT_1_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_0_BIT_1_SHIFT)
#define GPIO_LOCK_0_BIT_1_RANGE                 1:1
#define GPIO_LOCK_0_BIT_1_WOFFSET                       0x0
#define GPIO_LOCK_0_BIT_1_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_1_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_0_BIT_1_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_1_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_1_INIT_ENUM                     DISABLE
#define GPIO_LOCK_0_BIT_1_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_0_BIT_1_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_0_BIT_0_SHIFT                 _MK_SHIFT_CONST(0)
#define GPIO_LOCK_0_BIT_0_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_0_BIT_0_SHIFT)
#define GPIO_LOCK_0_BIT_0_RANGE                 0:0
#define GPIO_LOCK_0_BIT_0_WOFFSET                       0x0
#define GPIO_LOCK_0_BIT_0_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_0_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_0_BIT_0_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_0_BIT_0_INIT_ENUM                     DISABLE
#define GPIO_LOCK_0_BIT_0_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_0_BIT_0_ENABLE                        _MK_ENUM_CONST(1)


// Register GPIO_LOCK  
#define GPIO_LOCK                       _MK_ADDR_CONST(0xf0)
#define GPIO_LOCK_SECURE                        0x0
#define GPIO_LOCK_WORD_COUNT                    0x1
#define GPIO_LOCK_RESET_VAL                     _MK_MASK_CONST(0x0)
#define GPIO_LOCK_RESET_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_LOCK_SW_DEFAULT_VAL                        _MK_MASK_CONST(0x0)
#define GPIO_LOCK_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_READ_MASK                     _MK_MASK_CONST(0xff)
#define GPIO_LOCK_WRITE_MASK                    _MK_MASK_CONST(0xff)
#define GPIO_LOCK_BIT_7_SHIFT                   _MK_SHIFT_CONST(7)
#define GPIO_LOCK_BIT_7_FIELD                   _MK_FIELD_CONST(0x1, GPIO_LOCK_BIT_7_SHIFT)
#define GPIO_LOCK_BIT_7_RANGE                   7:7
#define GPIO_LOCK_BIT_7_WOFFSET                 0x0
#define GPIO_LOCK_BIT_7_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_7_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_LOCK_BIT_7_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_7_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_7_INIT_ENUM                       DISABLE
#define GPIO_LOCK_BIT_7_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_LOCK_BIT_7_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_LOCK_BIT_6_SHIFT                   _MK_SHIFT_CONST(6)
#define GPIO_LOCK_BIT_6_FIELD                   _MK_FIELD_CONST(0x1, GPIO_LOCK_BIT_6_SHIFT)
#define GPIO_LOCK_BIT_6_RANGE                   6:6
#define GPIO_LOCK_BIT_6_WOFFSET                 0x0
#define GPIO_LOCK_BIT_6_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_6_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_LOCK_BIT_6_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_6_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_6_INIT_ENUM                       DISABLE
#define GPIO_LOCK_BIT_6_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_LOCK_BIT_6_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_LOCK_BIT_5_SHIFT                   _MK_SHIFT_CONST(5)
#define GPIO_LOCK_BIT_5_FIELD                   _MK_FIELD_CONST(0x1, GPIO_LOCK_BIT_5_SHIFT)
#define GPIO_LOCK_BIT_5_RANGE                   5:5
#define GPIO_LOCK_BIT_5_WOFFSET                 0x0
#define GPIO_LOCK_BIT_5_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_5_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_LOCK_BIT_5_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_5_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_5_INIT_ENUM                       DISABLE
#define GPIO_LOCK_BIT_5_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_LOCK_BIT_5_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_LOCK_BIT_4_SHIFT                   _MK_SHIFT_CONST(4)
#define GPIO_LOCK_BIT_4_FIELD                   _MK_FIELD_CONST(0x1, GPIO_LOCK_BIT_4_SHIFT)
#define GPIO_LOCK_BIT_4_RANGE                   4:4
#define GPIO_LOCK_BIT_4_WOFFSET                 0x0
#define GPIO_LOCK_BIT_4_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_4_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_LOCK_BIT_4_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_4_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_4_INIT_ENUM                       DISABLE
#define GPIO_LOCK_BIT_4_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_LOCK_BIT_4_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_LOCK_BIT_3_SHIFT                   _MK_SHIFT_CONST(3)
#define GPIO_LOCK_BIT_3_FIELD                   _MK_FIELD_CONST(0x1, GPIO_LOCK_BIT_3_SHIFT)
#define GPIO_LOCK_BIT_3_RANGE                   3:3
#define GPIO_LOCK_BIT_3_WOFFSET                 0x0
#define GPIO_LOCK_BIT_3_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_3_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_LOCK_BIT_3_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_3_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_3_INIT_ENUM                       DISABLE
#define GPIO_LOCK_BIT_3_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_LOCK_BIT_3_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_LOCK_BIT_2_SHIFT                   _MK_SHIFT_CONST(2)
#define GPIO_LOCK_BIT_2_FIELD                   _MK_FIELD_CONST(0x1, GPIO_LOCK_BIT_2_SHIFT)
#define GPIO_LOCK_BIT_2_RANGE                   2:2
#define GPIO_LOCK_BIT_2_WOFFSET                 0x0
#define GPIO_LOCK_BIT_2_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_2_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_LOCK_BIT_2_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_2_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_2_INIT_ENUM                       DISABLE
#define GPIO_LOCK_BIT_2_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_LOCK_BIT_2_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_LOCK_BIT_1_SHIFT                   _MK_SHIFT_CONST(1)
#define GPIO_LOCK_BIT_1_FIELD                   _MK_FIELD_CONST(0x1, GPIO_LOCK_BIT_1_SHIFT)
#define GPIO_LOCK_BIT_1_RANGE                   1:1
#define GPIO_LOCK_BIT_1_WOFFSET                 0x0
#define GPIO_LOCK_BIT_1_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_1_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_LOCK_BIT_1_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_1_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_1_INIT_ENUM                       DISABLE
#define GPIO_LOCK_BIT_1_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_LOCK_BIT_1_ENABLE                  _MK_ENUM_CONST(1)

#define GPIO_LOCK_BIT_0_SHIFT                   _MK_SHIFT_CONST(0)
#define GPIO_LOCK_BIT_0_FIELD                   _MK_FIELD_CONST(0x1, GPIO_LOCK_BIT_0_SHIFT)
#define GPIO_LOCK_BIT_0_RANGE                   0:0
#define GPIO_LOCK_BIT_0_WOFFSET                 0x0
#define GPIO_LOCK_BIT_0_DEFAULT                 _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_0_DEFAULT_MASK                    _MK_MASK_CONST(0x1)
#define GPIO_LOCK_BIT_0_SW_DEFAULT                      _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_0_SW_DEFAULT_MASK                 _MK_MASK_CONST(0x0)
#define GPIO_LOCK_BIT_0_INIT_ENUM                       DISABLE
#define GPIO_LOCK_BIT_0_DISABLE                 _MK_ENUM_CONST(0)
#define GPIO_LOCK_BIT_0_ENABLE                  _MK_ENUM_CONST(1)


// Register GPIO_LOCK_1  
#define GPIO_LOCK_1                     _MK_ADDR_CONST(0xf4)
#define GPIO_LOCK_1_SECURE                      0x0
#define GPIO_LOCK_1_WORD_COUNT                  0x1
#define GPIO_LOCK_1_RESET_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_RESET_MASK                  _MK_MASK_CONST(0xff)
#define GPIO_LOCK_1_SW_DEFAULT_VAL                      _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_READ_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_LOCK_1_WRITE_MASK                  _MK_MASK_CONST(0xff)
#define GPIO_LOCK_1_BIT_7_SHIFT                 _MK_SHIFT_CONST(7)
#define GPIO_LOCK_1_BIT_7_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_1_BIT_7_SHIFT)
#define GPIO_LOCK_1_BIT_7_RANGE                 7:7
#define GPIO_LOCK_1_BIT_7_WOFFSET                       0x0
#define GPIO_LOCK_1_BIT_7_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_7_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_1_BIT_7_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_7_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_7_INIT_ENUM                     DISABLE
#define GPIO_LOCK_1_BIT_7_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_1_BIT_7_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_1_BIT_6_SHIFT                 _MK_SHIFT_CONST(6)
#define GPIO_LOCK_1_BIT_6_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_1_BIT_6_SHIFT)
#define GPIO_LOCK_1_BIT_6_RANGE                 6:6
#define GPIO_LOCK_1_BIT_6_WOFFSET                       0x0
#define GPIO_LOCK_1_BIT_6_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_6_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_1_BIT_6_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_6_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_6_INIT_ENUM                     DISABLE
#define GPIO_LOCK_1_BIT_6_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_1_BIT_6_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_1_BIT_5_SHIFT                 _MK_SHIFT_CONST(5)
#define GPIO_LOCK_1_BIT_5_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_1_BIT_5_SHIFT)
#define GPIO_LOCK_1_BIT_5_RANGE                 5:5
#define GPIO_LOCK_1_BIT_5_WOFFSET                       0x0
#define GPIO_LOCK_1_BIT_5_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_5_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_1_BIT_5_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_5_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_5_INIT_ENUM                     DISABLE
#define GPIO_LOCK_1_BIT_5_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_1_BIT_5_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_1_BIT_4_SHIFT                 _MK_SHIFT_CONST(4)
#define GPIO_LOCK_1_BIT_4_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_1_BIT_4_SHIFT)
#define GPIO_LOCK_1_BIT_4_RANGE                 4:4
#define GPIO_LOCK_1_BIT_4_WOFFSET                       0x0
#define GPIO_LOCK_1_BIT_4_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_4_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_1_BIT_4_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_4_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_4_INIT_ENUM                     DISABLE
#define GPIO_LOCK_1_BIT_4_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_1_BIT_4_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_1_BIT_3_SHIFT                 _MK_SHIFT_CONST(3)
#define GPIO_LOCK_1_BIT_3_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_1_BIT_3_SHIFT)
#define GPIO_LOCK_1_BIT_3_RANGE                 3:3
#define GPIO_LOCK_1_BIT_3_WOFFSET                       0x0
#define GPIO_LOCK_1_BIT_3_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_3_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_1_BIT_3_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_3_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_3_INIT_ENUM                     DISABLE
#define GPIO_LOCK_1_BIT_3_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_1_BIT_3_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_1_BIT_2_SHIFT                 _MK_SHIFT_CONST(2)
#define GPIO_LOCK_1_BIT_2_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_1_BIT_2_SHIFT)
#define GPIO_LOCK_1_BIT_2_RANGE                 2:2
#define GPIO_LOCK_1_BIT_2_WOFFSET                       0x0
#define GPIO_LOCK_1_BIT_2_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_2_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_1_BIT_2_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_2_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_2_INIT_ENUM                     DISABLE
#define GPIO_LOCK_1_BIT_2_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_1_BIT_2_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_1_BIT_1_SHIFT                 _MK_SHIFT_CONST(1)
#define GPIO_LOCK_1_BIT_1_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_1_BIT_1_SHIFT)
#define GPIO_LOCK_1_BIT_1_RANGE                 1:1
#define GPIO_LOCK_1_BIT_1_WOFFSET                       0x0
#define GPIO_LOCK_1_BIT_1_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_1_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_1_BIT_1_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_1_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_1_INIT_ENUM                     DISABLE
#define GPIO_LOCK_1_BIT_1_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_1_BIT_1_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_1_BIT_0_SHIFT                 _MK_SHIFT_CONST(0)
#define GPIO_LOCK_1_BIT_0_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_1_BIT_0_SHIFT)
#define GPIO_LOCK_1_BIT_0_RANGE                 0:0
#define GPIO_LOCK_1_BIT_0_WOFFSET                       0x0
#define GPIO_LOCK_1_BIT_0_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_0_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_1_BIT_0_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_1_BIT_0_INIT_ENUM                     DISABLE
#define GPIO_LOCK_1_BIT_0_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_1_BIT_0_ENABLE                        _MK_ENUM_CONST(1)


// Register GPIO_LOCK_2  
#define GPIO_LOCK_2                     _MK_ADDR_CONST(0xf8)
#define GPIO_LOCK_2_SECURE                      0x0
#define GPIO_LOCK_2_WORD_COUNT                  0x1
#define GPIO_LOCK_2_RESET_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_RESET_MASK                  _MK_MASK_CONST(0xff)
#define GPIO_LOCK_2_SW_DEFAULT_VAL                      _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_READ_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_LOCK_2_WRITE_MASK                  _MK_MASK_CONST(0xff)
#define GPIO_LOCK_2_BIT_7_SHIFT                 _MK_SHIFT_CONST(7)
#define GPIO_LOCK_2_BIT_7_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_2_BIT_7_SHIFT)
#define GPIO_LOCK_2_BIT_7_RANGE                 7:7
#define GPIO_LOCK_2_BIT_7_WOFFSET                       0x0
#define GPIO_LOCK_2_BIT_7_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_7_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_2_BIT_7_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_7_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_7_INIT_ENUM                     DISABLE
#define GPIO_LOCK_2_BIT_7_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_2_BIT_7_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_2_BIT_6_SHIFT                 _MK_SHIFT_CONST(6)
#define GPIO_LOCK_2_BIT_6_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_2_BIT_6_SHIFT)
#define GPIO_LOCK_2_BIT_6_RANGE                 6:6
#define GPIO_LOCK_2_BIT_6_WOFFSET                       0x0
#define GPIO_LOCK_2_BIT_6_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_6_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_2_BIT_6_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_6_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_6_INIT_ENUM                     DISABLE
#define GPIO_LOCK_2_BIT_6_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_2_BIT_6_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_2_BIT_5_SHIFT                 _MK_SHIFT_CONST(5)
#define GPIO_LOCK_2_BIT_5_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_2_BIT_5_SHIFT)
#define GPIO_LOCK_2_BIT_5_RANGE                 5:5
#define GPIO_LOCK_2_BIT_5_WOFFSET                       0x0
#define GPIO_LOCK_2_BIT_5_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_5_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_2_BIT_5_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_5_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_5_INIT_ENUM                     DISABLE
#define GPIO_LOCK_2_BIT_5_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_2_BIT_5_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_2_BIT_4_SHIFT                 _MK_SHIFT_CONST(4)
#define GPIO_LOCK_2_BIT_4_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_2_BIT_4_SHIFT)
#define GPIO_LOCK_2_BIT_4_RANGE                 4:4
#define GPIO_LOCK_2_BIT_4_WOFFSET                       0x0
#define GPIO_LOCK_2_BIT_4_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_4_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_2_BIT_4_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_4_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_4_INIT_ENUM                     DISABLE
#define GPIO_LOCK_2_BIT_4_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_2_BIT_4_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_2_BIT_3_SHIFT                 _MK_SHIFT_CONST(3)
#define GPIO_LOCK_2_BIT_3_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_2_BIT_3_SHIFT)
#define GPIO_LOCK_2_BIT_3_RANGE                 3:3
#define GPIO_LOCK_2_BIT_3_WOFFSET                       0x0
#define GPIO_LOCK_2_BIT_3_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_3_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_2_BIT_3_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_3_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_3_INIT_ENUM                     DISABLE
#define GPIO_LOCK_2_BIT_3_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_2_BIT_3_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_2_BIT_2_SHIFT                 _MK_SHIFT_CONST(2)
#define GPIO_LOCK_2_BIT_2_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_2_BIT_2_SHIFT)
#define GPIO_LOCK_2_BIT_2_RANGE                 2:2
#define GPIO_LOCK_2_BIT_2_WOFFSET                       0x0
#define GPIO_LOCK_2_BIT_2_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_2_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_2_BIT_2_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_2_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_2_INIT_ENUM                     DISABLE
#define GPIO_LOCK_2_BIT_2_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_2_BIT_2_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_2_BIT_1_SHIFT                 _MK_SHIFT_CONST(1)
#define GPIO_LOCK_2_BIT_1_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_2_BIT_1_SHIFT)
#define GPIO_LOCK_2_BIT_1_RANGE                 1:1
#define GPIO_LOCK_2_BIT_1_WOFFSET                       0x0
#define GPIO_LOCK_2_BIT_1_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_1_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_2_BIT_1_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_1_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_1_INIT_ENUM                     DISABLE
#define GPIO_LOCK_2_BIT_1_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_2_BIT_1_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_2_BIT_0_SHIFT                 _MK_SHIFT_CONST(0)
#define GPIO_LOCK_2_BIT_0_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_2_BIT_0_SHIFT)
#define GPIO_LOCK_2_BIT_0_RANGE                 0:0
#define GPIO_LOCK_2_BIT_0_WOFFSET                       0x0
#define GPIO_LOCK_2_BIT_0_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_0_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_2_BIT_0_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_2_BIT_0_INIT_ENUM                     DISABLE
#define GPIO_LOCK_2_BIT_0_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_2_BIT_0_ENABLE                        _MK_ENUM_CONST(1)


// Register GPIO_LOCK_3  
#define GPIO_LOCK_3                     _MK_ADDR_CONST(0xfc)
#define GPIO_LOCK_3_SECURE                      0x0
#define GPIO_LOCK_3_WORD_COUNT                  0x1
#define GPIO_LOCK_3_RESET_VAL                   _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_RESET_MASK                  _MK_MASK_CONST(0xff)
#define GPIO_LOCK_3_SW_DEFAULT_VAL                      _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_SW_DEFAULT_MASK                     _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_READ_MASK                   _MK_MASK_CONST(0xff)
#define GPIO_LOCK_3_WRITE_MASK                  _MK_MASK_CONST(0xff)
#define GPIO_LOCK_3_BIT_7_SHIFT                 _MK_SHIFT_CONST(7)
#define GPIO_LOCK_3_BIT_7_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_3_BIT_7_SHIFT)
#define GPIO_LOCK_3_BIT_7_RANGE                 7:7
#define GPIO_LOCK_3_BIT_7_WOFFSET                       0x0
#define GPIO_LOCK_3_BIT_7_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_7_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_3_BIT_7_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_7_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_7_INIT_ENUM                     DISABLE
#define GPIO_LOCK_3_BIT_7_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_3_BIT_7_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_3_BIT_6_SHIFT                 _MK_SHIFT_CONST(6)
#define GPIO_LOCK_3_BIT_6_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_3_BIT_6_SHIFT)
#define GPIO_LOCK_3_BIT_6_RANGE                 6:6
#define GPIO_LOCK_3_BIT_6_WOFFSET                       0x0
#define GPIO_LOCK_3_BIT_6_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_6_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_3_BIT_6_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_6_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_6_INIT_ENUM                     DISABLE
#define GPIO_LOCK_3_BIT_6_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_3_BIT_6_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_3_BIT_5_SHIFT                 _MK_SHIFT_CONST(5)
#define GPIO_LOCK_3_BIT_5_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_3_BIT_5_SHIFT)
#define GPIO_LOCK_3_BIT_5_RANGE                 5:5
#define GPIO_LOCK_3_BIT_5_WOFFSET                       0x0
#define GPIO_LOCK_3_BIT_5_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_5_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_3_BIT_5_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_5_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_5_INIT_ENUM                     DISABLE
#define GPIO_LOCK_3_BIT_5_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_3_BIT_5_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_3_BIT_4_SHIFT                 _MK_SHIFT_CONST(4)
#define GPIO_LOCK_3_BIT_4_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_3_BIT_4_SHIFT)
#define GPIO_LOCK_3_BIT_4_RANGE                 4:4
#define GPIO_LOCK_3_BIT_4_WOFFSET                       0x0
#define GPIO_LOCK_3_BIT_4_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_4_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_3_BIT_4_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_4_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_4_INIT_ENUM                     DISABLE
#define GPIO_LOCK_3_BIT_4_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_3_BIT_4_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_3_BIT_3_SHIFT                 _MK_SHIFT_CONST(3)
#define GPIO_LOCK_3_BIT_3_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_3_BIT_3_SHIFT)
#define GPIO_LOCK_3_BIT_3_RANGE                 3:3
#define GPIO_LOCK_3_BIT_3_WOFFSET                       0x0
#define GPIO_LOCK_3_BIT_3_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_3_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_3_BIT_3_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_3_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_3_INIT_ENUM                     DISABLE
#define GPIO_LOCK_3_BIT_3_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_3_BIT_3_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_3_BIT_2_SHIFT                 _MK_SHIFT_CONST(2)
#define GPIO_LOCK_3_BIT_2_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_3_BIT_2_SHIFT)
#define GPIO_LOCK_3_BIT_2_RANGE                 2:2
#define GPIO_LOCK_3_BIT_2_WOFFSET                       0x0
#define GPIO_LOCK_3_BIT_2_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_2_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_3_BIT_2_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_2_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_2_INIT_ENUM                     DISABLE
#define GPIO_LOCK_3_BIT_2_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_3_BIT_2_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_3_BIT_1_SHIFT                 _MK_SHIFT_CONST(1)
#define GPIO_LOCK_3_BIT_1_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_3_BIT_1_SHIFT)
#define GPIO_LOCK_3_BIT_1_RANGE                 1:1
#define GPIO_LOCK_3_BIT_1_WOFFSET                       0x0
#define GPIO_LOCK_3_BIT_1_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_1_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_3_BIT_1_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_1_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_1_INIT_ENUM                     DISABLE
#define GPIO_LOCK_3_BIT_1_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_3_BIT_1_ENABLE                        _MK_ENUM_CONST(1)

#define GPIO_LOCK_3_BIT_0_SHIFT                 _MK_SHIFT_CONST(0)
#define GPIO_LOCK_3_BIT_0_FIELD                 _MK_FIELD_CONST(0x1, GPIO_LOCK_3_BIT_0_SHIFT)
#define GPIO_LOCK_3_BIT_0_RANGE                 0:0
#define GPIO_LOCK_3_BIT_0_WOFFSET                       0x0
#define GPIO_LOCK_3_BIT_0_DEFAULT                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_0_DEFAULT_MASK                  _MK_MASK_CONST(0x1)
#define GPIO_LOCK_3_BIT_0_SW_DEFAULT                    _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_0_SW_DEFAULT_MASK                       _MK_MASK_CONST(0x0)
#define GPIO_LOCK_3_BIT_0_INIT_ENUM                     DISABLE
#define GPIO_LOCK_3_BIT_0_DISABLE                       _MK_ENUM_CONST(0)
#define GPIO_LOCK_3_BIT_0_ENABLE                        _MK_ENUM_CONST(1)


//
// REGISTER LIST
//
#define LIST_ARGPIO_REGS(_op_) \
_op_(GPIO_CNF_0) \
_op_(GPIO_CNF) \
_op_(GPIO_CNF_1) \
_op_(GPIO_CNF_2) \
_op_(GPIO_CNF_3) \
_op_(GPIO_OE_0) \
_op_(GPIO_OE) \
_op_(GPIO_OE_1) \
_op_(GPIO_OE_2) \
_op_(GPIO_OE_3) \
_op_(GPIO_OUT_0) \
_op_(GPIO_OUT) \
_op_(GPIO_OUT_1) \
_op_(GPIO_OUT_2) \
_op_(GPIO_OUT_3) \
_op_(GPIO_IN_0) \
_op_(GPIO_IN) \
_op_(GPIO_IN_1) \
_op_(GPIO_IN_2) \
_op_(GPIO_IN_3) \
_op_(GPIO_INT_STA_0) \
_op_(GPIO_INT_STA) \
_op_(GPIO_INT_STA_1) \
_op_(GPIO_INT_STA_2) \
_op_(GPIO_INT_STA_3) \
_op_(GPIO_INT_ENB_0) \
_op_(GPIO_INT_ENB) \
_op_(GPIO_INT_ENB_1) \
_op_(GPIO_INT_ENB_2) \
_op_(GPIO_INT_ENB_3) \
_op_(GPIO_INT_LVL_0) \
_op_(GPIO_INT_LVL) \
_op_(GPIO_INT_LVL_1) \
_op_(GPIO_INT_LVL_2) \
_op_(GPIO_INT_LVL_3) \
_op_(GPIO_INT_CLR_0) \
_op_(GPIO_INT_CLR) \
_op_(GPIO_INT_CLR_1) \
_op_(GPIO_INT_CLR_2) \
_op_(GPIO_INT_CLR_3) \
_op_(GPIO_MSK_CNF_0) \
_op_(GPIO_MSK_CNF) \
_op_(GPIO_MSK_CNF_1) \
_op_(GPIO_MSK_CNF_2) \
_op_(GPIO_MSK_CNF_3) \
_op_(GPIO_MSK_OE_0) \
_op_(GPIO_MSK_OE) \
_op_(GPIO_MSK_OE_1) \
_op_(GPIO_MSK_OE_2) \
_op_(GPIO_MSK_OE_3) \
_op_(GPIO_MSK_OUT_0) \
_op_(GPIO_MSK_OUT) \
_op_(GPIO_MSK_OUT_1) \
_op_(GPIO_MSK_OUT_2) \
_op_(GPIO_MSK_OUT_3) \
_op_(GPIO_MSK_INT_STA_0) \
_op_(GPIO_MSK_INT_STA) \
_op_(GPIO_MSK_INT_STA_1) \
_op_(GPIO_MSK_INT_STA_2) \
_op_(GPIO_MSK_INT_STA_3) \
_op_(GPIO_MSK_INT_ENB_0) \
_op_(GPIO_MSK_INT_ENB) \
_op_(GPIO_MSK_INT_ENB_1) \
_op_(GPIO_MSK_INT_ENB_2) \
_op_(GPIO_MSK_INT_ENB_3) \
_op_(GPIO_MSK_INT_LVL_0) \
_op_(GPIO_MSK_INT_LVL) \
_op_(GPIO_MSK_INT_LVL_1) \
_op_(GPIO_MSK_INT_LVL_2) \
_op_(GPIO_MSK_INT_LVL_3) \
_op_(GPIO_LOCK_0) \
_op_(GPIO_LOCK) \
_op_(GPIO_LOCK_1) \
_op_(GPIO_LOCK_2) \
_op_(GPIO_LOCK_3)


//
// ADDRESS SPACES
//

#define BASE_ADDRESS_GPIO       0x00000000

//
// ARGPIO REGISTER BANKS
//

#define GPIO0_FIRST_REG 0x0000 // GPIO_CNF_0
#define GPIO0_LAST_REG 0x00ac // GPIO_MSK_OUT_3
#define GPIO1_FIRST_REG 0x00c0 // GPIO_MSK_INT_STA_0
#define GPIO1_LAST_REG 0x00fc // GPIO_LOCK_3

// To satisfy various compilers and platforms,
// we let users control the types and syntax of certain constants, using macros.
#ifndef _MK_SHIFT_CONST
  #define _MK_SHIFT_CONST(_constant_) _constant_
#endif
#ifndef _MK_MASK_CONST
  #define _MK_MASK_CONST(_constant_) _constant_
#endif
#ifndef _MK_ENUM_CONST
  #define _MK_ENUM_CONST(_constant_) (_constant_ ## UL)
#endif
#ifndef _MK_ADDR_CONST
  #define _MK_ADDR_CONST(_constant_) _constant_
#endif
#ifndef _MK_FIELD_CONST
  #define _MK_FIELD_CONST(_mask_, _shift_) (_MK_MASK_CONST(_mask_) << _MK_SHIFT_CONST(_shift_))
#endif

#endif // ifndef ___ARGPIO_H_INC_
