Classic Timing Analyzer report for micro_address_generator
Sat Apr 27 13:11:00 2024
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. tpd
  5. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                               ;
+------------------------------+-------+---------------+-------------+------+----+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+----+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 19.475 ns   ; uIR0 ; Y4 ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;    ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+----+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C8Q208C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------+
; tpd                                                        ;
+-------+-------------------+-----------------+-------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To   ;
+-------+-------------------+-----------------+-------+------+
; N/A   ; None              ; 19.475 ns       ; uIR0  ; Y4   ;
; N/A   ; None              ; 18.035 ns       ; uIR1  ; Y4   ;
; N/A   ; None              ; 18.015 ns       ; uIR0  ; Y3   ;
; N/A   ; None              ; 17.045 ns       ; uIR0  ; Y5   ;
; N/A   ; None              ; 16.575 ns       ; uIR1  ; Y3   ;
; N/A   ; None              ; 16.554 ns       ; uIR0  ; Y7   ;
; N/A   ; None              ; 16.349 ns       ; uIR0  ; Y6   ;
; N/A   ; None              ; 15.605 ns       ; uIR1  ; Y5   ;
; N/A   ; None              ; 15.496 ns       ; JP_A4 ; Y4   ;
; N/A   ; None              ; 15.114 ns       ; uIR1  ; Y7   ;
; N/A   ; None              ; 14.909 ns       ; uIR1  ; Y6   ;
; N/A   ; None              ; 14.224 ns       ; IR4   ; Y4   ;
; N/A   ; None              ; 13.989 ns       ; uIR2  ; Y4   ;
; N/A   ; None              ; 13.726 ns       ; C8    ; Y7   ;
; N/A   ; None              ; 13.505 ns       ; uIR0  ; LOAD ;
; N/A   ; None              ; 13.489 ns       ; C8    ; Y6   ;
; N/A   ; None              ; 13.318 ns       ; C8    ; LOAD ;
; N/A   ; None              ; 13.295 ns       ; uIR0  ; Y0   ;
; N/A   ; None              ; 13.226 ns       ; IR7   ; Y7   ;
; N/A   ; None              ; 13.152 ns       ; uIR0  ; Y1   ;
; N/A   ; None              ; 13.037 ns       ; JP_A0 ; Y0   ;
; N/A   ; None              ; 13.003 ns       ; IR6   ; Y6   ;
; N/A   ; None              ; 12.980 ns       ; IR7   ; Y6   ;
; N/A   ; None              ; 12.864 ns       ; JP_A3 ; Y3   ;
; N/A   ; None              ; 12.802 ns       ; JP_A7 ; Y7   ;
; N/A   ; None              ; 12.794 ns       ; uIR0  ; Y2   ;
; N/A   ; None              ; 12.791 ns       ; IR6   ; Y7   ;
; N/A   ; None              ; 12.583 ns       ; JP_A6 ; Y6   ;
; N/A   ; None              ; 12.561 ns       ; IR7   ; LOAD ;
; N/A   ; None              ; 12.548 ns       ; IR2   ; Y4   ;
; N/A   ; None              ; 12.529 ns       ; uIR2  ; Y3   ;
; N/A   ; None              ; 12.334 ns       ; JP_A5 ; Y5   ;
; N/A   ; None              ; 12.295 ns       ; JP_A1 ; Y1   ;
; N/A   ; None              ; 12.150 ns       ; uIR1  ; Y1   ;
; N/A   ; None              ; 12.126 ns       ; IR6   ; LOAD ;
; N/A   ; None              ; 12.109 ns       ; IR3   ; Y4   ;
; N/A   ; None              ; 12.079 ns       ; uIR1  ; LOAD ;
; N/A   ; None              ; 11.791 ns       ; IR5   ; Y5   ;
; N/A   ; None              ; 11.706 ns       ; uIR1  ; Y0   ;
; N/A   ; None              ; 11.559 ns       ; uIR2  ; Y5   ;
; N/A   ; None              ; 11.359 ns       ; uIR1  ; Y2   ;
; N/A   ; None              ; 11.089 ns       ; IR2   ; Y3   ;
; N/A   ; None              ; 11.073 ns       ; JP_A2 ; Y2   ;
; N/A   ; None              ; 11.068 ns       ; uIR2  ; Y7   ;
; N/A   ; None              ; 10.863 ns       ; uIR2  ; Y6   ;
; N/A   ; None              ; 10.651 ns       ; IR3   ; Y3   ;
; N/A   ; None              ; 10.118 ns       ; IR2   ; Y5   ;
; N/A   ; None              ; 9.679 ns        ; IR3   ; Y5   ;
; N/A   ; None              ; 9.627 ns        ; IR2   ; Y7   ;
; N/A   ; None              ; 9.422 ns        ; IR2   ; Y6   ;
; N/A   ; None              ; 9.188 ns        ; IR3   ; Y7   ;
; N/A   ; None              ; 8.983 ns        ; IR3   ; Y6   ;
; N/A   ; None              ; 8.443 ns        ; zero  ; Y7   ;
; N/A   ; None              ; 8.206 ns        ; zero  ; Y6   ;
; N/A   ; None              ; 8.035 ns        ; zero  ; LOAD ;
; N/A   ; None              ; 7.961 ns        ; IR3   ; LOAD ;
; N/A   ; None              ; 7.559 ns        ; IR2   ; LOAD ;
; N/A   ; None              ; 7.545 ns        ; uIR2  ; Y1   ;
; N/A   ; None              ; 7.528 ns        ; uIR2  ; Y0   ;
; N/A   ; None              ; 7.197 ns        ; uIR2  ; Y2   ;
; N/A   ; None              ; 6.746 ns        ; uIR2  ; LOAD ;
; N/A   ; None              ; 6.519 ns        ; IR2   ; Y2   ;
+-------+-------------------+-----------------+-------+------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Sat Apr 27 13:11:00 2024
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off micro_address_generator -c micro_address_generator --timing_analysis_only
Info: Longest tpd from source pin "uIR0" to destination pin "Y4" is 19.475 ns
    Info: 1: + IC(0.000 ns) + CELL(0.964 ns) = 0.964 ns; Loc. = PIN_86; Fanout = 7; PIN Node = 'uIR0'
    Info: 2: + IC(6.977 ns) + CELL(0.370 ns) = 8.311 ns; Loc. = LCCOMB_X1_Y6_N2; Fanout = 3; COMB Node = 'mux4-8_4inputs:inst23|mux2-8:inst2|inst10~18'
    Info: 3: + IC(0.759 ns) + CELL(0.651 ns) = 9.721 ns; Loc. = LCCOMB_X1_Y6_N22; Fanout = 4; COMB Node = 'inst17'
    Info: 4: + IC(2.523 ns) + CELL(0.624 ns) = 12.868 ns; Loc. = LCCOMB_X15_Y3_N12; Fanout = 1; COMB Node = 'mux4-8_4inputs:inst23|inst7'
    Info: 5: + IC(3.501 ns) + CELL(3.106 ns) = 19.475 ns; Loc. = PIN_15; Fanout = 0; PIN Node = 'Y4'
    Info: Total cell delay = 5.715 ns ( 29.35 % )
    Info: Total interconnect delay = 13.760 ns ( 70.65 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 181 megabytes
    Info: Processing ended: Sat Apr 27 13:11:00 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


