
A palavra "assign" em Verilog e SystemVerilog serve para atribuirmos valores a variáveis.

```systemverilog
assign x = 16'd255;
```

O que quer dizer acima é o seguinte, atribua x com **tamanho** de **16** bits com valor de 255. Ou seja, x é igual a 255 com 16 bits.

```systemverilog
assign y = 8'hA0;   // Hexadecimal de 8 bits com valor A0
assign z = 4'b1001; // Binário de 4 bits com valor 1001 
assign w = 6'o12;   // Ocatal de 6 bits com valor 12
```

Se eu omitir todos os dados e fizer (explicitar a base e a quantidade de bits)

```systemverilog
assign x = 12;      
```

Então significa que o valor está em Decimal, é de 32 bits e possui valor 12.

##### Sinal

Para números com sinal o Verilog usa o complemento de dois. Dessa maneira, coloca-se um sinal de menos **antes da especificação do tamanho**.

```systemverilog
assign y = -8'd12;  // Decimal negativo de 8 bits (em complemento de dois)
```

##### Caracteres Especiais

-  Underline não é sintetizável, ou seja, ele não é considerado como um caractere que altera o código. Ele pode ser usado para legibilidade de códigos que envolvem muitos bits separando eles de 4 em 4

```systemverilog
assign x = 8'b1001_0011;  // Binário de 8 bits
```

-  X ou x, representa um valor desconhecido

```systemverilog
assign y = 8'hAx;  // Nibble menos significativo é desconhecido
```

-  Atribuição de um segmento de vetor a uma variável

```systemverilog
assign x = y[inicio:fim];
```

Nesse caso, x terá o tamanho de (ínicio-fim)+1

```systemverilog
assign x = [5:2];  // tamanho 2 3 4 5
assign z = y[1:0]; // tamanho 0 1
```

##### Operações 

-  Operadores Lógicos;
	-  Bit-wise;
	-  Redução;
	-  Lógicos;
-  Operadores Aritméticos;
-  Operadores de Concatenação de Replicação;
-  Operadores de Deslocamento;
-  Operadores Relacinais;

> Operadores bit-wise são operadores que são aplicados bit-a-bit

<div style="text-align:center;">
  <table border="1" style="margin:auto;">
    <tr>
      <td>Operador</td>
      <td>Operação Realizada</td>
    </tr>
    <tr>
      <td align="center">~</td>
      <td align="center">NOT</td>
    </tr>
    <tr>
      <td align="center">&</td>
      <td align="center">AND</td>
    </tr>
    <tr>
      <td align="center">|</td>
      <td align="center">OR</td>
    </tr>
    <tr>
      <td align="center">^</td>
      <td align="center">XOR</td>
    </tr>
    <tr>
      <td align="center">~^ ou ^~</td>
      <td align="center">XNOR</td>
    </tr>
  </table>
</div>

Em operações bit-wise a quantidade de bits de saída será igual a quantidade de bits do maior operando. O menor operando será "preenchido" com 0s.

> Operadores de Redução 

Possuem apenas um operando e reduzem um vetor em um único bit. A operação é feita com os bits do operando. O resultado da operação de um bit é levado para o próximo bit. 

Se só tiver um operando, então o operador estará funcionando como um operador de redução

<div style="text-align:center;">
  <table border="1" style="margin:auto;">
    <tr>
      <td>Operador</td>
      <td>Operação Realizada</td>
    </tr>
    <tr>
      <td align="center">&</td>
      <td align="center">AND</td>
    </tr>
    <tr>
      <td align="center">~&</td>
      <td align="center">NAND</td>
    </tr>
    <tr>
      <td align="center">|</td>
      <td align="center">OR</td>
    </tr>
    <tr>
      <td align="center">~|</td>
      <td align="center">NOR</td>
    </tr>
    <tr>
      <td align="center">^</td>
      <td align="center">XOR</td>
    </tr>
    <tr>
      <td align="center">~^ ou ^~</td>
      <td align="center">XNOR</td>
    </tr>
  </table>
</div>

```systemverilog
assign a = 4'b1010;
&a = 1'b0
```

*Mas por que?*

Veja, fazendo a operação **AND** com cada um dos bits e usando o resultado (do mais significativo até o menos significativo).

```txt
1 AND 0 = 0
0 AND 1 = 0
0 AND 0 = 0
```

```TXT
1 OR 0 = 1
1 OR 1 = 1
1 OR 0 = 1
```

> Operadores Lógicos

Os operadores lógicos resultam em um único bit, independente da quantidade de bits das entradas, se um dado é diferente de zero, a saída é 1, se o dado é igual a zero, a saída é 0.

<div style="text-align:center;">
  <table border="1" style="margin:auto;">
    <tr>
      <td>Operador</td>
      <td>Operação Realizada</td>
    </tr>
    <tr>
      <td align="center">!</td>
      <td align="center">NOT</td>
    </tr>
    <tr>
      <td align="center">&&</td>
      <td align="center">AND</td>
    </tr>
    <tr>
      <td align="center">||</td>
      <td align="center">OR</td>
    </tr>
    </tr>
  </table>

```SYSTEMVERILOG
assign a = 3'b101 (=1b)
assign b = 3'b000 (=0b)

!a = 1'b0;
!b = 1'b1;
a && b = 1'b0;
a || b = 1'b1;
```

##### Operadores Aritméticos

<div style="text-align:center;">
  <table border="1" style="margin:auto;">
    <tr>
      <th align="center">Operador</th>
      <th>Operação Realizada</th>
    </tr>
    <tr>
      <td align="center">Soma</td>
      <td align="center">+</td>
    </tr>
    <tr>
      <td align="center">Subtração</td>
      <td align="center">-</td>
    </tr>
    <tr>
      <td align="center">Multiplicação</td>
      <td align="center">*</td>
    </tr>
    <tr>
      <td align="center">Divisão</td>
      <td align="center">/</td>
    </tr>
    <tr>
      <td align="center">Resto da Divisão</td>
      <td align="center">%</td>
    </tr>
    <tr>
      <td align="center">Exponenciação</td>
      <td align="center">**</td>
    </tr>
  </table>
</div>

Supondo que as bases e a quantidade de bits não sejam especificados, então temos a quantidade de bits igual a 32 e a base sendo decimal. 

> Exemplos

```systemverilog
// Para a = 11 e b = 5
assign a = 11
assign b = 5

a + b = 16
a - b = 6
a * b = 55
a/b = 2
a%b = 1
b**2 = 25
```

-  Nas operações de soma, o bit de carry-out é gerado automaticamente
	-  Se somar dois números de 4 bits, o 5º bit resultante da soma é o carry-out
	-  O resultado é um vetor de 5 bits, o primeiro bit é o carry out, enquanto que os 4 bits menos significativos é o resultado da soma.

##### Operadores de Concatenação e Replicação

Os operadores de concatenação servem para juntar operandos e formar um novo vetor.

> Para uma situação em que temos duas variáveis a e b, com a valendo 011 e b 01, ambos em binário.

<div style="text-align:center;">
  <table border="1" style="margin:auto;">
    <tr>
      <th align="center">Operador</th>
      <th align="center">Operação Realizada</th>
      <th align="center">Exemplo</th>
    </tr>
    <tr>
      <td align="center">{ }</td>
      <td align="center">Concatenação</td>
      <td align="center">{a,b} = 5'b01101</td>
    </tr>
    <tr>
      <td align="center">{{ }}</td>
      <td align="center">Replicação</td>
      <td align="center">{3{b}} = 6'b010101</td>
    </tr>
  </table>
</div>

-  A concatenação junta dois conjuntos de bits
-  A replicação, como o próprio nome já diz repete um conjunto de bits.

##### Operadores de Deslocamento

Esse tipo de operador opera sobre vetores de bits. Os bits deslocados são perdidos, e as posições anteriores destes bits são preenchidas com zeros.

-  Quando o deslocamento é feito para direita, os bits menos significativos são perdidos.
-  Quando o deslocamento é feito para esquerda os bits mais significativos são perdidos.

> Para um valor de a = 4'b0110. A quantidade após o operador é a quantidade de deslocamentos de bits.

<div style="text-align:center;">
  <table border="1" style="margin:auto;">
    <tr>
      <th align="center">Operador</th>
      <th align="center">Operação Realizada</th>
      <th align="center">Exemplo</th>
    </tr>
    <tr>
      <td align="center"><<</td>
      <td align="center">Deslocamento à esquerda</td>
      <td align="center">a << 1  = 4'b1100</td>
    </tr>
    <tr>
      <td align="center">>></td>
      <td align="center">Deslocamento à direita</td>
      <td align="center">a >>1 = 4'b0011</td>
    </tr>
  </table>
</div>

Esse tipo de operação é muito importante pois permite a multiplicação de um valor por 2 e a divisão também por 2. (Na verdade, a divisão e multiplicação de qualquer número na base 2).

O deslocamento à esquerda multiplica por 2 e o deslocamento à direita divide por dois. 

O resultado de um deslocamento (para multiplicação e divisão) é sempre a quantidade do valor da entrada, vezes ou dividido por dois elevado a quantidade de deslocamentos feita.

##### Operadores Relacionais 

-  São usados para comparar dois operandos
-  O resultado tem-se 0 quando a relação é falsa ou então 1, quando a relação é verdadeira.

<div style="text-align:center;">
  <table border="1" style="margin:auto;">
    <tr>
      <th align="center">Operador</th>
      <th align="center">Operação Realizada</th>
    </tr>
    <tr>
      <td align="center">></td>
      <td align="center">Maior que</td>
    </tr>
    <tr>
      <td align="center"><</td>
      <td align="center">Menor que</td>
    </tr>
    <tr>
      <td align="center">==</td>
      <td align="center">Igual</td>
    </tr>
    <tr>
      <td align="center">>=</td>
      <td align="center">Maior ou igual que</td>
    </tr>
    <tr>
      <td align="center"><=</td>
      <td align="center">Menor ou igual que</td>
    </tr>
    <tr>
      <td align="center">!=</td>
      <td align="center">Diferente</td>
    </tr>
  </table>
</div>

##### Atribuição Condicional

A atribuição condicional corresponde a um ternário em C

```SYSTEMVERILOG
assign x = (condicao) ? (verdadeiro) : (falso)
```

```systemverilog
assign x = sel ? 4'b0010 : 4'b1100;
	// verifica sel.
	// se sel = 1 (verdadeiro), então x = 4'b0010
	// se sel = 0 (falso), então x = 4'b1100
```

 > Multiplexador 2x1 de 4 bits
 
 ```systemverilog
 module multiplex2x1(
	 input logic [3:0] i0, i1;
	 input logic s0;
	 output logic [3:0] f;	 
 );
	 assign f = s0 ? i1 : i0;
 endmodule: multiplex2x1
 ```


