# test xilinx fifo ip

从以下两图可以看出当wr_en信号置1时，当时的那个数据会立马被写入fifo中

![1](./1.png)

![2](./2.png)

并由下图可见，如果wr_en时间拖太久，会连续几个地址都读入数据，所以，wr_en最好只跳一个时钟。

![3](./3.png)

## fifo配置

![4](./4.png)