<!doctype html>
<html class="no-js" lang="es">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-13"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-13');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üë©üèø‚Äçüé® üë¶üèº üßíüèΩ Tecnolog√≠a FPGA para miles de aplicaciones. üéâ ü¶á üë®üèΩ‚Äçüíª</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Es dif√≠cil imaginar otra tecnolog√≠a que sea tan vers√°til como FPGA. 
 FPGA: matriz de puertas programable en campo, es decir, matriz l√≥gica programabl...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://geek-week.github.io/index.html"></a>
    <div class="page-header-text">Get best of the week</div>
  </header>
  <section class="page js-page"><h1>Tecnolog√≠a FPGA para miles de aplicaciones.</h1><div class="post__body post__body_full">
      <div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/505838/"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Es dif√≠cil imaginar otra tecnolog√≠a que sea tan vers√°til como FPGA. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
FPGA: matriz de puertas programable en campo, es decir, matriz l√≥gica programable (PLM), circuito integrado l√≥gico programable (FPGA). </font><font style="vertical-align: inherit;">Esta es una tecnolog√≠a en la que se crea un microcircuito con un conjunto de elementos l√≥gicos, disparadores, a veces memoria de acceso aleatorio y conexiones el√©ctricas programables entre ellos. </font><font style="vertical-align: inherit;">En este caso, la programaci√≥n de FPGA es similar al desarrollo de un circuito el√©ctrico, no un programa. </font><font style="vertical-align: inherit;">He estado usando esta tecnolog√≠a durante mucho tiempo e intentar√© describir las aplicaciones m√°s √∫tiles desde mi punto de vista a medida que se vuelven m√°s complicadas.</font></font><br>
<br>
<h3><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">1. Ayuda con el dise√±o de PCB </font></font></h3><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Probablemente muchos descubrieron que el procesador central, la memoria y otros microcircuitos de m√∫ltiples patas fueron creados por personas que rara vez pensaban c√≥mo se conectar√≠an en una placa de circuito impreso. </font><font style="vertical-align: inherit;">Extender un bus con una capacidad de 32 o 64 bits es un problema que no se puede resolver sin una placa multicapa. </font><font style="vertical-align: inherit;">Pero vale la pena colocarlo entre los chips FPGA ya que el cableado se vuelve m√°s f√°cil en varios √≥rdenes de magnitud:</font></font><br>
<br>
<div style="text-align:center;"><img src="https://habrastorage.org/webt/tt/b4/or/ttb4oreoyebzpdbbkcnpoxewczu.png"></div><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Y todo esto gracias a la posibilidad de conmutaci√≥n de se√±al interna dentro del FPGA. </font></font><br>
<a name="habracut"></a><br>
<h3><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2. Alineaci√≥n de los niveles de se√±al.</font></font></h3> <br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Algunos chips tienen una interfaz de 1.2V, los otros 1.5, 1.8, 2.5, 3.3V, y todos estos chips se pueden conectar a un FPGA y proporcionan intercambio bidireccional debido al hecho de que cualquier FPGA tiene varios bancos de entrada / salida, cada uno de los cuales puede tener su propio se√±ales de referencia de voltaje. </font><font style="vertical-align: inherit;">Por ejemplo, as√≠:</font></font><br>
<br>
<div style="text-align:center;"><img src="https://habrastorage.org/webt/jp/w9/b5/jpw9b5zf655hheitzrxybda-6we.png"></div><br>
<h3><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">3. Garantizar la fiabilidad del dispositivo</font></font></h3> <br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Los FPGA son dispositivos bastante caros pero confiables. </font><font style="vertical-align: inherit;">Empiezan a encenderse a un voltaje m√°s bajo que el voltaje nominal, soportan la captaci√≥n de impulsos, a menudo un cortocircuito en las patas de E / S, se cargan r√°pidamente y pueden usarse para monitorear y controlar procesadores y perif√©ricos inteligentes. </font><font style="vertical-align: inherit;">Adem√°s, pueden implementar funciones auxiliares de conmutaci√≥n, retrasos, LED parpadeantes, etc. </font><font style="vertical-align: inherit;">Realmente me gusta usar FPGA (PLD peque√±o) como un perro guardi√°n inteligente y circuito de arranque, nunca fall√≥.</font></font><br>
<br>
<div style="text-align:center;"><img src="https://habrastorage.org/webt/dg/gg/zu/dgggzuj1xy4zse-2nijtokuccdo.gif"></div><br>
<h3><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 4. M√°quinas de estado o programaci√≥n de hardware.</font></font></h3><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Si el procesador crea primero un "ejecutor de comandos", es decir, el procesador, y luego se carga una secuencia de comandos, entonces en FPGA puede escribir un programa con comandos cosidos en la estructura del firmware. </font><font style="vertical-align: inherit;">Al mismo tiempo, no hay redundancia del procesador, el bajo consumo aparece a la misma velocidad y funcionalidad, tiempo de ejecuci√≥n garantizado y alta confiabilidad. </font><font style="vertical-align: inherit;">Un ejemplo de tal m√°quina de estados:</font></font><br>
<br>
<div style="text-align:center;"><img src="https://habrastorage.org/webt/dr/8w/6q/dr8w6qoo0kjdrch73rda3nc3rie.png"></div><br>
<h3><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 5. Crear un procesador dentro de la FPGA</font></font></h3><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Se cree que cada programador debe escribir al menos un compilador, y cada ingeniero debe desarrollar al menos un procesador. </font><font style="vertical-align: inherit;">Este es un proceso muy interesante e importante que le permite comprender mejor c√≥mo funcionan los microprocesadores, al tiempo que puede optimizar el sistema de comando para sus tareas, integrar una gran cantidad de procesadores que trabajan simult√°neamente en un chip y obtener una multitarea real con bajo consumo de energ√≠a. </font><font style="vertical-align: inherit;">Al mismo tiempo, la estructura del procesador es simple y f√°cil de implementar en FPGA:</font></font><br>
<br>
<div style="text-align:center;"><img src="https://habrastorage.org/webt/dt/72/rf/dt72rfg2jnritonsorpy8biiljq.jpeg"></div><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La desventaja de este procesador es la falta de compiladores y depuradores listos para usar.</font></font><br>
<br>
<h3><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 6. Uso de bibliotecas de procesadores ya preparadas para FPGA</font></font></h3><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Las bibliotecas de procesadores listos para usar est√°n disponibles en cualquier fabricante de FPGA (desde 8086 hasta ARM), le permiten crear r√°pidamente un procesador con un conjunto espec√≠fico de perif√©ricos e insertarlo en el proyecto FPGA. </font><font style="vertical-align: inherit;">El compilador y el depurador est√°n conectados al procesador. </font><font style="vertical-align: inherit;">R√°pido, conveniente, pero redundante y, por lo tanto, limitado en velocidad. </font><font style="vertical-align: inherit;">Un ejemplo de la estructura de la biblioteca de procesador terminada:</font></font><br>
<br>
<div style="text-align:center;"><img src="https://habrastorage.org/webt/zu/ra/uo/zurauoykgbv3cbnwqsgcblfwbry.gif"></div><br>
<h3><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 7. Combine el procesador y los perif√©ricos en un chip: SoC (System-On-Chip)</font></font></h3><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
SoC es una tecnolog√≠a bastante nueva que resuelve el problema m√°s terrible de un ingeniero, la necesidad de arrastrar muchas interfaces de alta velocidad a la placa, que siempre no son suficientes y que deben ser compatibles con el software. </font><font style="vertical-align: inherit;">La tecnolog√≠a SoC permite en un chip tener un procesador central completo (compatible con el sistema operativo Linux, por ejemplo) o un microcontrolador y un gran FPGA conectado por se√±ales l√≥gicas, memoria interna compartida e interfaces con uno externo. </font><font style="vertical-align: inherit;">Es decir, el problema de la transferencia de informaci√≥n eficiente, simple y r√°pida entre el FPGA y el procesador se ha resuelto con √©xito. </font><font style="vertical-align: inherit;">Ejemplo de estructura de SoC:</font></font><br>
<br>
<div style="text-align:center;"><img src="https://habrastorage.org/webt/f8/rb/k1/f8rbk1zwq-ld95oniar-_fkg8kk.jpeg"></div><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Se puede ver que el FPGA y el HPS (Host Processor System, procesador) est√°n ubicados dentro del mismo microcircuito y est√°n rodeados por patas de E / S programables. </font><font style="vertical-align: inherit;">De hecho, es un sistema multifuncional en un chip.</font></font><br>
<br>
<h3> 8.    crypto mining</h3><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Recordando que FPGA es un conjunto de celdas l√≥gicas y disparadores que funcionan en paralelo, muchas operaciones paralelas se pueden realizar en FPGA, que difiere de un procesador cuyo paralelismo est√° limitado por el n√∫mero de n√∫cleos y subprocesos. Por lo tanto, puede usar FPGA como coprocesador del procesador central, llevando todas las operaciones de procesamiento m√°s exigentes al FPGA. Por ejemplo, el procesador central participa en el procesamiento l√≥gico de la tarea, y el FPGA calcula simult√°neamente sumas de comprobaci√≥n, hashes, busca coincidencias, itera sobre las opciones, etc. El rendimiento de FPGA est√° limitado solo por el n√∫mero de bloques paralelos y el tiempo de ejecuci√≥n de una operaci√≥n. Despu√©s de depurar los c√°lculos de esta manera, puede solicitar un ASIC, es decir, un chip personalizado que realiza las mismas funciones, pero es m√°s barato (en producci√≥n en masa) y con menos consumo de energ√≠a.Y esta idea result√≥ ser tan prometedora y conveniente que los gigantes del desarrollo de FPGA comenzaron a crear un software especial que permite transferir interactivamente partes de c√°lculos de un programa C / C ++ a FPGA y controlar la velocidad (HLS, s√≠ntesis de alto nivel). Hay placas preparadas con interfaces r√°pidas para esto y herramientas de depuraci√≥n. Un tema muy interesante y prometedor para usar.</font></font><br>
<br>
<div style="text-align:center;"><img src="https://habrastorage.org/webt/pk/x-/ln/pkx-lnym6_djzwxle7ywhx6xd5a.jpeg"></div><br>
<h3><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 9. Implementaci√≥n de redes neuronales en FPGA</font></font></h3><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Las redes neuronales y las redes neuronales profundas ahora se usan activamente en diferentes √°reas, pero su implementaci√≥n en el procesador es ineficaz: hay muchos c√°lculos que se pueden paralelizar (las neuronas de una capa, por ejemplo, se calculan de forma independiente). </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Por lo tanto, la transferencia de la red neuronal a FPGA logra acelerar el funcionamiento de la red neuronal en muchos √≥rdenes de magnitud, queda por proporcionar una interfaz de alta velocidad para cargar datos de origen y obtener el resultado. </font><font style="vertical-align: inherit;">Como ejemplo, la implementaci√≥n del sistema de reconocimiento de rostros en el procesador i7 / 9Gen reconoce hasta 20 caras por segundo de una c√°mara de video HD, la implementaci√≥n en el FPGA: alrededor de 1000 caras de m√∫ltiples c√°maras. </font><font style="vertical-align: inherit;">La estructura de la red neuronal profunda utilizada:</font></font><br>
<br>
<div style="text-align:center;"><img src="https://habrastorage.org/webt/e1/kh/aw/e1khawqzmf9a7hyeudhsfnuwsky.png"></div><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Estas son solo algunas de las aplicaciones FPGA que puede encontrar. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Y es una pena que no mucha gente lo use y lo desarrolle activamente.</font></font></div>
      
    </div>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../es505812/index.html">4 ingenieros, 7000 servidores y una pandemia global</a></li>
<li><a href="../es505814/index.html">Radarr, Jackett y el bot en el carrito. Descarga torrents de una nueva manera</a></li>
<li><a href="../es505824/index.html">Gu√≠a: su propia VPN L2TP</a></li>
<li><a href="../es505826/index.html">C√≥mo obtener una visi√≥n del 100% y a√∫n m√°s</a></li>
<li><a href="../es505834/index.html">Muestras medianas. Intervalos de confianza y comparaci√≥n</a></li>
<li><a href="../es505846/index.html">¬øCu√°les son los verdaderos problemas matem√°ticos al desarrollar vacunas a partir de COVID-19?</a></li>
<li><a href="../es505850/index.html">Polimorfismo basado en conceptos C ++ en c√≥digo de producto: PassManager en LLVM</a></li>
<li><a href="../es505856/index.html">De la fuerza bruta al intento de privacidad: lo que enfrentan los proveedores de SaaS</a></li>
<li><a href="../es505860/index.html">Spring Boot, Hibernate y Kotlin para principiantes paso a paso</a></li>
<li><a href="../es505870/index.html">C√≥mo promover juegos y aplicaciones m√≥viles en Jap√≥n, Corea y China</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter63335242 = new Ya.Metrika({
                  id:63335242,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/63335242" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-13', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Geek Week | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2020</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=i62cJ2037o_BACd40gCrIso3niu0Sjx2sDFYJkeYdRk&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>