TimeQuest Timing Analyzer report for Microcomputer
Fri Nov 22 11:41:22 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'cpuClock'
 13. Slow Model Setup: 'sdClock'
 14. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 15. Slow Model Setup: 'serialClkCount[15]'
 16. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 17. Slow Model Hold: 'clk'
 18. Slow Model Hold: 'cpuClock'
 19. Slow Model Hold: 'sdClock'
 20. Slow Model Hold: 'serialClkCount[15]'
 21. Slow Model Recovery: 'serialClkCount[15]'
 22. Slow Model Recovery: 'sdClock'
 23. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 24. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 25. Slow Model Removal: 'serialClkCount[15]'
 26. Slow Model Removal: 'sdClock'
 27. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 28. Slow Model Minimum Pulse Width: 'clk'
 29. Slow Model Minimum Pulse Width: 'cpuClock'
 30. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 31. Slow Model Minimum Pulse Width: 'sdClock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'clk'
 46. Fast Model Setup: 'cpuClock'
 47. Fast Model Setup: 'sdClock'
 48. Fast Model Setup: 'serialClkCount[15]'
 49. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 50. Fast Model Hold: 'clk'
 51. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 52. Fast Model Hold: 'cpuClock'
 53. Fast Model Hold: 'serialClkCount[15]'
 54. Fast Model Hold: 'sdClock'
 55. Fast Model Recovery: 'serialClkCount[15]'
 56. Fast Model Recovery: 'sdClock'
 57. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 58. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 59. Fast Model Removal: 'serialClkCount[15]'
 60. Fast Model Removal: 'sdClock'
 61. Fast Model Minimum Pulse Width: 'clk'
 62. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 63. Fast Model Minimum Pulse Width: 'cpuClock'
 64. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 65. Fast Model Minimum Pulse Width: 'sdClock'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; sdClock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sdClock }            ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 49.76 MHz  ; 49.76 MHz       ; clk                ;      ;
; 56.07 MHz  ; 56.07 MHz       ; cpuClock           ;      ;
; 124.01 MHz ; 124.01 MHz      ; T80s:cpu1|IORQ_n   ;      ;
; 139.33 MHz ; 139.33 MHz      ; sdClock            ;      ;
; 171.91 MHz ; 171.91 MHz      ; serialClkCount[15] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; clk                ; -19.098 ; -6556.236     ;
; cpuClock           ; -16.835 ; -4442.944     ;
; sdClock            ; -8.499  ; -791.660      ;
; T80s:cpu1|IORQ_n   ; -7.064  ; -290.648      ;
; serialClkCount[15] ; -6.513  ; -945.403      ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -2.433 ; -48.637       ;
; clk                ; -2.272 ; -2.272        ;
; cpuClock           ; 0.499  ; 0.000         ;
; sdClock            ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -4.697 ; -120.580      ;
; sdClock            ; -1.508 ; -13.358       ;
; T80s:cpu1|IORQ_n   ; 1.064  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -2.786 ; -10.588       ;
; serialClkCount[15] ; 0.833  ; 0.000         ;
; sdClock            ; 1.909  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -2.689 ; -390.392      ;
; clk                ; -2.567 ; -2840.157     ;
; cpuClock           ; -0.742 ; -513.464      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
; sdClock            ; -0.742 ; -210.728      ;
+--------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                          ;
+---------+-------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                           ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -19.098 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.108      ; 20.160     ;
; -19.080 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.065      ; 20.099     ;
; -19.028 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.108      ; 20.090     ;
; -18.970 ; SBCTextDisplayRGB:io2|charHoriz[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.065      ; 19.989     ;
; -18.961 ; SBCTextDisplayRGB:io2|charHoriz[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.065      ; 19.980     ;
; -18.875 ; SBCTextDisplayRGB:io2|startAddr[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.108      ; 19.937     ;
; -18.856 ; SBCTextDisplayRGB:io2|startAddr[7]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.108      ; 19.918     ;
; -18.704 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.122      ; 19.780     ;
; -18.687 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.102      ; 19.743     ;
; -18.686 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.079      ; 19.719     ;
; -18.669 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.059      ; 19.682     ;
; -18.668 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.116      ; 19.738     ;
; -18.650 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.073      ; 19.677     ;
; -18.641 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.127      ; 19.722     ;
; -18.634 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.122      ; 19.710     ;
; -18.623 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.084      ; 19.661     ;
; -18.617 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.102      ; 19.673     ;
; -18.613 ; SBCTextDisplayRGB:io2|startAddr[8]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.108      ; 19.675     ;
; -18.609 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.142      ; 19.705     ;
; -18.598 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.116      ; 19.668     ;
; -18.591 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.140      ; 19.685     ;
; -18.591 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.099      ; 19.644     ;
; -18.576 ; SBCTextDisplayRGB:io2|charHoriz[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.079      ; 19.609     ;
; -18.573 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.097      ; 19.624     ;
; -18.571 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.127      ; 19.652     ;
; -18.567 ; SBCTextDisplayRGB:io2|charHoriz[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.079      ; 19.600     ;
; -18.559 ; SBCTextDisplayRGB:io2|charHoriz[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.059      ; 19.572     ;
; -18.550 ; SBCTextDisplayRGB:io2|charHoriz[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.059      ; 19.563     ;
; -18.540 ; SBCTextDisplayRGB:io2|charHoriz[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.073      ; 19.567     ;
; -18.539 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.142      ; 19.635     ;
; -18.537 ; SBCTextDisplayRGB:io2|startAddr[9]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.108      ; 19.599     ;
; -18.531 ; SBCTextDisplayRGB:io2|charHoriz[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.073      ; 19.558     ;
; -18.521 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.140      ; 19.615     ;
; -18.513 ; SBCTextDisplayRGB:io2|charHoriz[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.084      ; 19.551     ;
; -18.504 ; SBCTextDisplayRGB:io2|charHoriz[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.084      ; 19.542     ;
; -18.481 ; SBCTextDisplayRGB:io2|startAddr[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.122      ; 19.557     ;
; -18.481 ; SBCTextDisplayRGB:io2|charHoriz[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.099      ; 19.534     ;
; -18.472 ; SBCTextDisplayRGB:io2|charHoriz[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.099      ; 19.525     ;
; -18.464 ; SBCTextDisplayRGB:io2|startAddr[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.102      ; 19.520     ;
; -18.463 ; SBCTextDisplayRGB:io2|charHoriz[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.097      ; 19.514     ;
; -18.462 ; SBCTextDisplayRGB:io2|startAddr[7]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.122      ; 19.538     ;
; -18.454 ; SBCTextDisplayRGB:io2|charHoriz[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.097      ; 19.505     ;
; -18.453 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2   ; clk          ; clk         ; 1.000        ; 0.108      ; 19.515     ;
; -18.445 ; SBCTextDisplayRGB:io2|startAddr[7]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.102      ; 19.501     ;
; -18.445 ; SBCTextDisplayRGB:io2|startAddr[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.116      ; 19.515     ;
; -18.435 ; SBCTextDisplayRGB:io2|charVert[2]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.070      ; 19.459     ;
; -18.435 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2   ; clk          ; clk         ; 1.000        ; 0.065      ; 19.454     ;
; -18.426 ; SBCTextDisplayRGB:io2|startAddr[7]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.116      ; 19.496     ;
; -18.419 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1   ; clk          ; clk         ; 1.000        ; 0.108      ; 19.481     ;
; -18.418 ; SBCTextDisplayRGB:io2|startAddr[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.127      ; 19.499     ;
; -18.404 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3   ; clk          ; clk         ; 1.000        ; 0.108      ; 19.466     ;
; -18.401 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1   ; clk          ; clk         ; 1.000        ; 0.065      ; 19.420     ;
; -18.399 ; SBCTextDisplayRGB:io2|startAddr[7]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.127      ; 19.480     ;
; -18.392 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.102      ; 19.448     ;
; -18.386 ; SBCTextDisplayRGB:io2|startAddr[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.142      ; 19.482     ;
; -18.386 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3   ; clk          ; clk         ; 1.000        ; 0.065      ; 19.405     ;
; -18.384 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.108      ; 19.446     ;
; -18.383 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.108      ; 19.445     ;
; -18.383 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2   ; clk          ; clk         ; 1.000        ; 0.108      ; 19.445     ;
; -18.379 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.102      ; 19.435     ;
; -18.375 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.102      ; 19.431     ;
; -18.374 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.059      ; 19.387     ;
; -18.368 ; SBCTextDisplayRGB:io2|startAddr[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.140      ; 19.462     ;
; -18.367 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.108      ; 19.429     ;
; -18.367 ; SBCTextDisplayRGB:io2|startAddr[7]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.142      ; 19.463     ;
; -18.366 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.065      ; 19.385     ;
; -18.365 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.065      ; 19.384     ;
; -18.361 ; SBCTextDisplayRGB:io2|charVert[0]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.070      ; 19.385     ;
; -18.361 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.059      ; 19.374     ;
; -18.360 ; SBCTextDisplayRGB:io2|startAddr[10] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.108      ; 19.422     ;
; -18.357 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.059      ; 19.370     ;
; -18.350 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.116      ; 19.420     ;
; -18.349 ; SBCTextDisplayRGB:io2|startAddr[7]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.140      ; 19.443     ;
; -18.349 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1   ; clk          ; clk         ; 1.000        ; 0.108      ; 19.411     ;
; -18.349 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.065      ; 19.368     ;
; -18.342 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.116      ; 19.412     ;
; -18.337 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.142      ; 19.433     ;
; -18.334 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3   ; clk          ; clk         ; 1.000        ; 0.108      ; 19.396     ;
; -18.332 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.116      ; 19.402     ;
; -18.332 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.122      ; 19.408     ;
; -18.332 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.073      ; 19.359     ;
; -18.330 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.122      ; 19.406     ;
; -18.325 ; SBCTextDisplayRGB:io2|charHoriz[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2   ; clk          ; clk         ; 1.000        ; 0.065      ; 19.344     ;
; -18.324 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.142      ; 19.420     ;
; -18.324 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.122      ; 19.400     ;
; -18.324 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.073      ; 19.351     ;
; -18.322 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.102      ; 19.378     ;
; -18.319 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.140      ; 19.413     ;
; -18.319 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.099      ; 19.372     ;
; -18.317 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.140      ; 19.411     ;
; -18.316 ; SBCTextDisplayRGB:io2|charHoriz[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2   ; clk          ; clk         ; 1.000        ; 0.065      ; 19.335     ;
; -18.314 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.108      ; 19.376     ;
; -18.314 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.073      ; 19.341     ;
; -18.314 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.079      ; 19.347     ;
; -18.313 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.108      ; 19.375     ;
; -18.312 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.079      ; 19.345     ;
; -18.309 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.102      ; 19.365     ;
; -18.306 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.138      ; 19.398     ;
; -18.306 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.099      ; 19.359     ;
; -18.306 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.079      ; 19.339     ;
+---------+-------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                           ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.835 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 17.902     ;
; -16.828 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.860     ;
; -16.739 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 17.808     ;
; -16.732 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 17.766     ;
; -16.648 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 17.709     ;
; -16.648 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 17.709     ;
; -16.641 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 17.667     ;
; -16.641 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 17.667     ;
; -16.640 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 17.704     ;
; -16.633 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.662     ;
; -16.626 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 17.695     ;
; -16.625 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 17.694     ;
; -16.619 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 17.653     ;
; -16.618 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 17.652     ;
; -16.612 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 17.679     ;
; -16.601 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 17.664     ;
; -16.586 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.032      ; 17.658     ;
; -16.550 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 17.594     ;
; -16.546 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 17.610     ;
; -16.545 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 17.609     ;
; -16.539 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.568     ;
; -16.538 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.567     ;
; -16.535 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 17.579     ;
; -16.527 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 17.594     ;
; -16.520 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.552     ;
; -16.516 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 17.585     ;
; -16.505 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 17.570     ;
; -16.490 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 17.564     ;
; -16.486 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 17.553     ;
; -16.484 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 17.548     ;
; -16.483 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 17.547     ;
; -16.479 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.511     ;
; -16.477 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.506     ;
; -16.476 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.505     ;
; -16.454 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.500     ;
; -16.453 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 17.519     ;
; -16.451 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 17.515     ;
; -16.451 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 17.515     ;
; -16.448 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 17.512     ;
; -16.446 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 17.477     ;
; -16.444 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.473     ;
; -16.444 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.473     ;
; -16.441 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.470     ;
; -16.439 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.485     ;
; -16.431 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 17.495     ;
; -16.425 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 17.486     ;
; -16.425 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 17.486     ;
; -16.424 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.453     ;
; -16.417 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 17.481     ;
; -16.414 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 17.471     ;
; -16.414 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 17.471     ;
; -16.408 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 17.475     ;
; -16.406 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 17.466     ;
; -16.403 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 17.472     ;
; -16.402 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 17.471     ;
; -16.399 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 17.465     ;
; -16.399 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 17.465     ;
; -16.392 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 17.457     ;
; -16.391 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 17.460     ;
; -16.391 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 17.456     ;
; -16.377 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 17.451     ;
; -16.376 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 17.439     ;
; -16.376 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 17.450     ;
; -16.369 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 17.433     ;
; -16.364 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 17.431     ;
; -16.363 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 17.401     ;
; -16.363 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 17.401     ;
; -16.362 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.391     ;
; -16.360 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 17.427     ;
; -16.357 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.389     ;
; -16.355 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 17.396     ;
; -16.353 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.385     ;
; -16.348 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 17.386     ;
; -16.348 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 17.386     ;
; -16.344 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 17.405     ;
; -16.342 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 17.403     ;
; -16.341 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.387     ;
; -16.340 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.386     ;
; -16.340 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 17.381     ;
; -16.337 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 17.363     ;
; -16.336 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 17.397     ;
; -16.335 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 17.361     ;
; -16.334 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 17.395     ;
; -16.329 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 17.355     ;
; -16.327 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 17.353     ;
; -16.326 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.372     ;
; -16.325 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.371     ;
; -16.324 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 17.388     ;
; -16.323 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 17.387     ;
; -16.322 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 17.386     ;
; -16.322 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 17.386     ;
; -16.322 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 17.386     ;
; -16.317 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.346     ;
; -16.315 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.344     ;
; -16.315 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 17.344     ;
; -16.312 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 17.381     ;
; -16.312 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 17.372     ;
; -16.311 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 17.371     ;
; -16.304 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 17.371     ;
; -16.297 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 17.366     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdClock'                                                                                                                                            ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -8.499 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.422     ; 5.617      ;
; -8.499 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.422     ; 5.617      ;
; -8.477 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.424     ; 5.593      ;
; -8.477 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.424     ; 5.593      ;
; -8.477 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.424     ; 5.593      ;
; -8.477 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.424     ; 5.593      ;
; -8.477 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.424     ; 5.593      ;
; -8.477 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.424     ; 5.593      ;
; -8.191 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.427     ; 5.304      ;
; -8.191 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.427     ; 5.304      ;
; -8.191 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.427     ; 5.304      ;
; -8.191 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.427     ; 5.304      ;
; -8.146 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.426     ; 5.260      ;
; -7.947 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.753     ; 4.734      ;
; -7.947 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.753     ; 4.734      ;
; -7.947 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.753     ; 4.734      ;
; -7.947 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.753     ; 4.734      ;
; -7.947 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.753     ; 4.734      ;
; -7.947 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.753     ; 4.734      ;
; -7.928 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.751     ; 4.717      ;
; -7.928 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.751     ; 4.717      ;
; -7.803 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.747     ; 4.596      ;
; -7.729 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.426     ; 4.843      ;
; -7.728 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.426     ; 4.842      ;
; -7.728 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.426     ; 4.842      ;
; -7.727 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.426     ; 4.841      ;
; -7.727 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.426     ; 4.841      ;
; -7.592 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.418     ; 4.714      ;
; -7.492 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.748     ; 4.284      ;
; -7.492 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.748     ; 4.284      ;
; -7.492 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.748     ; 4.284      ;
; -7.492 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.748     ; 4.284      ;
; -7.492 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.748     ; 4.284      ;
; -7.492 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.748     ; 4.284      ;
; -7.492 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.748     ; 4.284      ;
; -7.492 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.748     ; 4.284      ;
; -7.492 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.748     ; 4.284      ;
; -7.368 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.747     ; 4.161      ;
; -7.368 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.747     ; 4.161      ;
; -7.368 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.747     ; 4.161      ;
; -7.368 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.747     ; 4.161      ;
; -7.368 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.747     ; 4.161      ;
; -7.368 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.747     ; 4.161      ;
; -7.368 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.747     ; 4.161      ;
; -7.281 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.419     ; 4.402      ;
; -7.281 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.419     ; 4.402      ;
; -7.281 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.419     ; 4.402      ;
; -7.281 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.419     ; 4.402      ;
; -7.281 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.419     ; 4.402      ;
; -7.281 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.419     ; 4.402      ;
; -7.281 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.419     ; 4.402      ;
; -7.281 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.419     ; 4.402      ;
; -7.281 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.419     ; 4.402      ;
; -7.263 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.750     ; 4.053      ;
; -7.097 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.755     ; 3.882      ;
; -6.873 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.756     ; 3.657      ;
; -6.778 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.424     ; 3.894      ;
; -6.743 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.761     ; 3.522      ;
; -6.391 ; sd_controller:sd1|din_latched[0]  ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.750     ; 3.181      ;
; -6.246 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|sd_read_flag                  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.420     ; 3.366      ;
; -6.180 ; sd_controller:sd1|din_latched[3]  ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.747     ; 2.973      ;
; -6.177 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 7.214      ;
; -6.177 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 7.214      ;
; -6.155 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; -0.005     ; 7.190      ;
; -6.155 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; -0.005     ; 7.190      ;
; -6.155 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; -0.005     ; 7.190      ;
; -6.155 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; -0.005     ; 7.190      ;
; -6.155 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; -0.005     ; 7.190      ;
; -6.155 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; -0.005     ; 7.190      ;
; -6.087 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.129      ;
; -6.087 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.129      ;
; -6.077 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[18]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.113      ;
; -6.077 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[19]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.113      ;
; -6.077 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[20]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.113      ;
; -6.077 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[21]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.113      ;
; -6.077 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[22]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.113      ;
; -6.077 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[23]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.113      ;
; -6.077 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[24]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.113      ;
; -6.077 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[50]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.113      ;
; -6.077 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[51]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.113      ;
; -6.077 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[52]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.113      ;
; -6.077 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[53]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.113      ;
; -6.077 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[54]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.113      ;
; -6.077 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[55]                   ; sdClock          ; sdClock     ; 1.000        ; -0.004     ; 7.113      ;
; -6.071 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[1]                    ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 7.105      ;
; -6.071 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[2]                    ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 7.105      ;
; -6.071 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[3]                    ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 7.105      ;
; -6.071 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[4]                    ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 7.105      ;
; -6.071 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[7]                    ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 7.105      ;
; -6.071 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[49]                   ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 7.105      ;
; -6.065 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.105      ;
; -6.065 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.105      ;
; -6.065 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.105      ;
; -6.065 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.105      ;
; -6.065 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.105      ;
; -6.065 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.105      ;
; -6.064 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[25]                   ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 7.093      ;
; -6.064 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[26]                   ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 7.093      ;
; -6.064 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[27]                   ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 7.093      ;
; -6.064 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[28]                   ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 7.093      ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -7.064 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.996     ; 6.108      ;
; -6.964 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 6.551      ;
; -6.875 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.465     ; 5.450      ;
; -6.827 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 6.414      ;
; -6.693 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.996     ; 5.737      ;
; -6.550 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.465     ; 5.125      ;
; -6.532 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.725     ; 5.847      ;
; -6.514 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 6.101      ;
; -6.497 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 6.084      ;
; -6.495 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.450     ; 6.085      ;
; -6.488 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.798     ; 5.730      ;
; -6.411 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.120     ; 5.331      ;
; -6.379 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.120     ; 5.299      ;
; -6.319 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.725     ; 5.634      ;
; -6.317 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.725     ; 5.632      ;
; -6.282 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.450     ; 5.872      ;
; -6.207 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.725     ; 5.522      ;
; -6.191 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.120     ; 5.111      ;
; -6.173 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.120     ; 5.093      ;
; -6.159 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.455     ; 5.744      ;
; -6.154 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.455     ; 5.739      ;
; -6.140 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.457     ; 5.723      ;
; -6.091 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.457     ; 5.674      ;
; -6.074 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.455     ; 5.659      ;
; -6.063 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.457     ; 5.646      ;
; -5.994 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.725     ; 5.309      ;
; -5.992 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.725     ; 5.307      ;
; -5.947 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.091     ; 4.896      ;
; -5.929 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.457     ; 5.512      ;
; -5.917 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.091     ; 4.866      ;
; -5.904 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.457     ; 5.487      ;
; -5.834 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.798     ; 5.076      ;
; -5.810 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.751     ; 5.099      ;
; -5.789 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.120     ; 4.709      ;
; -5.776 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.457     ; 5.359      ;
; -5.736 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.120     ; 4.656      ;
; -5.570 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.455     ; 5.155      ;
; -5.485 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.751     ; 4.774      ;
; -5.404 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 4.991      ;
; -5.382 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 4.969      ;
; -5.377 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.751     ; 4.666      ;
; -5.270 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 4.857      ;
; -5.182 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 4.769      ;
; -4.994 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.455     ; 4.579      ;
; -4.945 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.725     ; 4.260      ;
; -4.924 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.725     ; 4.239      ;
; -4.922 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.725     ; 4.237      ;
; -4.824 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.455     ; 4.409      ;
; -4.733 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.465     ; 3.308      ;
; -4.430 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.450     ; 4.020      ;
; -4.325 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.912      ;
; -4.325 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.912      ;
; -4.325 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.912      ;
; -4.325 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.912      ;
; -4.325 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.912      ;
; -4.325 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.912      ;
; -4.303 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.890      ;
; -4.303 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.890      ;
; -4.303 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.890      ;
; -4.303 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.890      ;
; -4.303 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.890      ;
; -4.303 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.890      ;
; -4.045 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_read_flag       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.041      ; 4.626      ;
; -3.993 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.580      ;
; -3.993 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.580      ;
; -3.993 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.580      ;
; -3.993 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.580      ;
; -3.993 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.580      ;
; -3.993 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.580      ;
; -3.972 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.559      ;
; -3.972 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.559      ;
; -3.972 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.559      ;
; -3.972 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.559      ;
; -3.972 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.559      ;
; -3.972 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.559      ;
; -3.965 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.552      ;
; -3.957 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.457     ; 3.540      ;
; -3.956 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.457     ; 3.539      ;
; -3.952 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.457     ; 3.535      ;
; -3.943 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.530      ;
; -3.857 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.444      ;
; -3.857 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.444      ;
; -3.857 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.444      ;
; -3.857 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.444      ;
; -3.857 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.444      ;
; -3.857 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.444      ;
; -3.831 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.418      ;
; -3.799 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.996     ; 2.843      ;
; -3.769 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.356      ;
; -3.769 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.356      ;
; -3.769 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.356      ;
; -3.769 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.356      ;
; -3.769 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.356      ;
; -3.769 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.356      ;
; -3.743 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.453     ; 3.330      ;
; -3.728 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.450     ; 3.318      ;
; -3.685 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.798     ; 2.927      ;
; -3.654 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.457     ; 3.237      ;
; -3.654 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.457     ; 3.237      ;
; -3.646 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.457     ; 3.229      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                                             ;
+--------+--------------------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                 ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+
; -6.513 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~137           ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.040     ; 6.013      ;
; -6.270 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.040     ; 5.770      ;
; -6.224 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~79            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.726      ;
; -6.224 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~82            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.726      ;
; -6.224 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~78            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.726      ;
; -6.224 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~80            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.726      ;
; -6.198 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~137           ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.027     ; 5.711      ;
; -6.180 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~96            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.042     ; 5.678      ;
; -6.112 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~137           ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.041     ; 5.611      ;
; -5.955 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.027     ; 5.468      ;
; -5.909 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~79            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.025     ; 5.424      ;
; -5.909 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~82            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.025     ; 5.424      ;
; -5.909 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~78            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.025     ; 5.424      ;
; -5.909 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~80            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.025     ; 5.424      ;
; -5.870 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~42            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.043     ; 5.367      ;
; -5.870 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~44            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.043     ; 5.367      ;
; -5.869 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.041     ; 5.368      ;
; -5.865 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~96            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.029     ; 5.376      ;
; -5.839 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~81            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.042     ; 5.337      ;
; -5.839 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~84            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.042     ; 5.337      ;
; -5.835 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~117           ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.042     ; 5.333      ;
; -5.823 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~79            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.039     ; 5.324      ;
; -5.823 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~82            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.039     ; 5.324      ;
; -5.823 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~78            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.039     ; 5.324      ;
; -5.823 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~80            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.039     ; 5.324      ;
; -5.807 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxInPointer[0]         ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.040     ; 5.307      ;
; -5.807 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxInPointer[1]         ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.040     ; 5.307      ;
; -5.807 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxInPointer[3]         ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.040     ; 5.307      ;
; -5.807 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxInPointer[4]         ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.040     ; 5.307      ;
; -5.807 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxInPointer[5]         ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.040     ; 5.307      ;
; -5.807 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxInPointer[2]         ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.040     ; 5.307      ;
; -5.779 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~96            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.043     ; 5.276      ;
; -5.750 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~77            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.045     ; 5.245      ;
; -5.750 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~83            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.045     ; 5.245      ;
; -5.746 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.199     ; 3.587      ;
; -5.746 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.199     ; 3.587      ;
; -5.746 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.199     ; 3.587      ;
; -5.746 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.199     ; 3.587      ;
; -5.746 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.199     ; 3.587      ;
; -5.746 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.199     ; 3.587      ;
; -5.746 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.199     ; 3.587      ;
; -5.728 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~136           ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.213      ;
; -5.689 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~25            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.039     ; 5.190      ;
; -5.689 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~27            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.039     ; 5.190      ;
; -5.689 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~28            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.039     ; 5.190      ;
; -5.668 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~55            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.049     ; 5.159      ;
; -5.668 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~58            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.049     ; 5.159      ;
; -5.668 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~53            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.049     ; 5.159      ;
; -5.668 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~54            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.049     ; 5.159      ;
; -5.668 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~56            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.049     ; 5.159      ;
; -5.668 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~57            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.049     ; 5.159      ;
; -5.668 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~59            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.049     ; 5.159      ;
; -5.668 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~60            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.049     ; 5.159      ;
; -5.659 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~47            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.161      ;
; -5.659 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~50            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.161      ;
; -5.659 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~45            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.161      ;
; -5.659 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~46            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.161      ;
; -5.659 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~48            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.161      ;
; -5.659 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~49            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.161      ;
; -5.659 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~51            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.161      ;
; -5.659 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~52            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.161      ;
; -5.633 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~79            ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.832      ; 7.005      ;
; -5.633 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~82            ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.832      ; 7.005      ;
; -5.633 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~78            ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.832      ; 7.005      ;
; -5.633 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~80            ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.832      ; 7.005      ;
; -5.607 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~42            ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.827      ; 6.974      ;
; -5.607 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~44            ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.827      ; 6.974      ;
; -5.564 ; T80s:cpu1|T80:u0|A[4]          ; bufferedUART:io1|rxBuffer~137           ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.830      ; 6.934      ;
; -5.561 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxCurrentByteBuffer[7] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.063      ;
; -5.561 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxCurrentByteBuffer[6] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.063      ;
; -5.561 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxCurrentByteBuffer[5] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.063      ;
; -5.561 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxCurrentByteBuffer[4] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.063      ;
; -5.561 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxCurrentByteBuffer[3] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.063      ;
; -5.561 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxCurrentByteBuffer[2] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.063      ;
; -5.561 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxCurrentByteBuffer[1] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.038     ; 5.063      ;
; -5.555 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~42            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.030     ; 5.065      ;
; -5.555 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~44            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.030     ; 5.065      ;
; -5.546 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~79            ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.576      ; 6.662      ;
; -5.546 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~82            ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.576      ; 6.662      ;
; -5.546 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~78            ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.576      ; 6.662      ;
; -5.546 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~80            ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.576      ; 6.662      ;
; -5.524 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~81            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.029     ; 5.035      ;
; -5.524 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~84            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.029     ; 5.035      ;
; -5.520 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~117           ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.029     ; 5.031      ;
; -5.520 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~42            ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.571      ; 6.631      ;
; -5.520 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~44            ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.571      ; 6.631      ;
; -5.492 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxInPointer[0]         ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.027     ; 5.005      ;
; -5.492 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxInPointer[1]         ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.027     ; 5.005      ;
; -5.492 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxInPointer[3]         ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.027     ; 5.005      ;
; -5.492 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxInPointer[4]         ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.027     ; 5.005      ;
; -5.492 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxInPointer[5]         ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.027     ; 5.005      ;
; -5.492 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxInPointer[2]         ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.027     ; 5.005      ;
; -5.489 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~95            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 4.985      ;
; -5.489 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~98            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 4.985      ;
; -5.489 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~93            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 4.985      ;
; -5.489 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~94            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 4.985      ;
; -5.489 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~97            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 4.985      ;
; -5.489 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~99            ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 4.985      ;
; -5.489 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~100           ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 4.985      ;
; -5.477 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~137           ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.574      ; 6.591      ;
+--------+--------------------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -2.433 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 3.198      ; 1.071      ;
; -2.310 ; SBCTextDisplayRGB:io2|kbBuffer~64      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.093      ; 2.089      ;
; -2.215 ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.105      ; 2.196      ;
; -1.983 ; SBCTextDisplayRGB:io2|kbBuffer~37      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.780      ; 2.103      ;
; -1.968 ; SBCTextDisplayRGB:io2|kbBuffer~66      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.800      ; 2.138      ;
; -1.962 ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.747      ; 1.591      ;
; -1.961 ; SBCTextDisplayRGB:io2|kbBuffer~48      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.773      ; 2.118      ;
; -1.960 ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.771      ; 2.117      ;
; -1.860 ; bufferedUART:io1|rxBuffer~103          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.250      ; 2.196      ;
; -1.855 ; bufferedUART:io1|rxBuffer~66           ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.246      ; 2.197      ;
; -1.814 ; SBCTextDisplayRGB:io2|kbBuffer~27      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.783      ; 2.275      ;
; -1.804 ; SBCTextDisplayRGB:io2|kbBuffer~28      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.784      ; 2.286      ;
; -1.790 ; SBCTextDisplayRGB:io2|kbBuffer~51      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.773      ; 2.289      ;
; -1.760 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.104      ; 2.650      ;
; -1.704 ; SBCTextDisplayRGB:io2|kbBuffer~17      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.812      ; 2.414      ;
; -1.688 ; SBCTextDisplayRGB:io2|kbBuffer~30      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.784      ; 2.402      ;
; -1.658 ; SBCTextDisplayRGB:io2|kbBuffer~25      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.438      ; 2.086      ;
; -1.612 ; bufferedUART:io1|rxBuffer~106          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.250      ; 2.444      ;
; -1.542 ; bufferedUART:io1|rxBuffer~97           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.252      ; 2.516      ;
; -1.541 ; SBCTextDisplayRGB:io2|kbBuffer~31      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.813      ; 2.578      ;
; -1.474 ; bufferedUART:io1|rxBuffer~73           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.251      ; 2.583      ;
; -1.468 ; bufferedUART:io1|rxBuffer~107          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.252      ; 2.590      ;
; -1.465 ; bufferedUART:io1|rxBuffer~111          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.248      ; 2.589      ;
; -1.433 ; SBCTextDisplayRGB:io2|kbBuffer~23      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.784      ; 2.657      ;
; -1.431 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.151      ; 3.026      ;
; -1.419 ; bufferedUART:io1|rxBuffer~122          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.255      ; 2.642      ;
; -1.416 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.176      ; 3.066      ;
; -1.402 ; SBCTextDisplayRGB:io2|kbBuffer~41      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.773      ; 2.677      ;
; -1.380 ; bufferedUART:io1|rxBuffer~96           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.248      ; 2.674      ;
; -1.362 ; bufferedUART:io1|rxBuffer~75           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.251      ; 2.695      ;
; -1.360 ; sd_controller:sd1|sd_read_flag         ; sd_controller:sd1|host_read_flag       ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.420      ; 1.866      ;
; -1.337 ; SBCTextDisplayRGB:io2|kbBuffer~50      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.095      ; 3.064      ;
; -1.332 ; bufferedUART:io1|rxBuffer~136          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.261      ; 2.735      ;
; -1.314 ; bufferedUART:io1|rxBuffer~119          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.255      ; 2.747      ;
; -1.311 ; bufferedUART:io1|rxBuffer~69           ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.253      ; 2.748      ;
; -1.290 ; bufferedUART:io1|rxBuffer~114          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.248      ; 2.764      ;
; -1.285 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.150      ; 3.171      ;
; -1.262 ; SBCTextDisplayRGB:io2|kbBuffer~46      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.428      ; 2.472      ;
; -1.243 ; SBCTextDisplayRGB:io2|kbBuffer~13      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.783      ; 2.846      ;
; -1.230 ; SBCTextDisplayRGB:io2|kbBuffer~21      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.784      ; 2.860      ;
; -1.229 ; bufferedUART:io1|rxBuffer~129          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.261      ; 2.838      ;
; -1.226 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.725      ; 0.805      ;
; -1.226 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.725      ; 0.805      ;
; -1.226 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.725      ; 0.805      ;
; -1.221 ; SBCTextDisplayRGB:io2|kbBuffer~44      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.773      ; 2.858      ;
; -1.203 ; bufferedUART:io1|rxBuffer~63           ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.246      ; 2.849      ;
; -1.180 ; bufferedUART:io1|rxBuffer~67           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.248      ; 2.874      ;
; -1.166 ; SBCTextDisplayRGB:io2|kbBuffer~15      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.105      ; 3.245      ;
; -1.148 ; SBCTextDisplayRGB:io2|kbBuffer~24      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.813      ; 2.971      ;
; -1.134 ; bufferedUART:io1|rxBuffer~121          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.257      ; 2.929      ;
; -1.121 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.264      ; 2.949      ;
; -1.110 ; SBCTextDisplayRGB:io2|kbBuffer~26      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.908      ; 3.104      ;
; -1.095 ; SBCTextDisplayRGB:io2|kbBuffer~57      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.096      ; 3.307      ;
; -1.091 ; SBCTextDisplayRGB:io2|kbBuffer~45      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.802      ; 3.017      ;
; -1.075 ; bufferedUART:io1|rxBuffer~137          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.248      ; 2.979      ;
; -1.064 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.437      ; 2.679      ;
; -1.064 ; SBCTextDisplayRGB:io2|kbBuffer~62      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.771      ; 3.013      ;
; -1.058 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.176      ; 3.424      ;
; -1.056 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.176      ; 3.426      ;
; -1.055 ; bufferedUART:io1|rxBuffer~51           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.246      ; 2.997      ;
; -1.036 ; bufferedUART:io1|rxBuffer~54           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.262      ; 3.032      ;
; -1.033 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.150      ; 3.423      ;
; -1.027 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.782      ; 3.061      ;
; -1.027 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.782      ; 3.061      ;
; -1.027 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.782      ; 3.061      ;
; -0.989 ; SBCTextDisplayRGB:io2|kbBuffer~49      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.773      ; 3.090      ;
; -0.984 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.150      ; 3.472      ;
; -0.971 ; bufferedUART:io1|rxBuffer~34           ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.245      ; 3.080      ;
; -0.970 ; bufferedUART:io1|rxBuffer~72           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.249      ; 3.085      ;
; -0.966 ; bufferedUART:io1|rxBuffer~115          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.250      ; 3.090      ;
; -0.966 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[10]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.672      ; 3.512      ;
; -0.966 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[11]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.672      ; 3.512      ;
; -0.966 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[12]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.672      ; 3.512      ;
; -0.966 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[13]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.672      ; 3.512      ;
; -0.966 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[14]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.672      ; 3.512      ;
; -0.966 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[15]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.672      ; 3.512      ;
; -0.966 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[16]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.672      ; 3.512      ;
; -0.956 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.065      ; 1.915      ;
; -0.929 ; bufferedUART:io1|rxBuffer~105          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.252      ; 3.129      ;
; -0.911 ; bufferedUART:io1|rxBuffer~99           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.252      ; 3.147      ;
; -0.910 ; SBCTextDisplayRGB:io2|kbBuffer~36      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.104      ; 3.500      ;
; -0.909 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.201      ; 2.598      ;
; -0.901 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.436      ; 2.841      ;
; -0.882 ; bufferedUART:io1|rxBuffer~80           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.244      ; 3.168      ;
; -0.881 ; SBCTextDisplayRGB:io2|kbBuffer~16      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.783      ; 3.208      ;
; -0.880 ; bufferedUART:io1|rxBuffer~43           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.247      ; 3.173      ;
; -0.880 ; bufferedUART:io1|rxBuffer~104          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.250      ; 3.176      ;
; -0.879 ; bufferedUART:io1|rxBuffer~37           ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.249      ; 3.176      ;
; -0.875 ; SBCTextDisplayRGB:io2|kbBuffer~47      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.897      ; 3.328      ;
; -0.873 ; bufferedUART:io1|rxBuffer~94           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.257      ; 3.190      ;
; -0.864 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.883      ; 3.325      ;
; -0.854 ; SBCTextDisplayRGB:io2|kbBuffer~43      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.096      ; 3.548      ;
; -0.851 ; bufferedUART:io1|rxBuffer~100          ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.254      ; 3.209      ;
; -0.849 ; SBCTextDisplayRGB:io2|kbBuffer~55      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.774      ; 3.231      ;
; -0.778 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.176      ; 3.704      ;
; -0.778 ; bufferedUART:io1|rxBuffer~139          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 4.261      ; 3.289      ;
; -0.777 ; SBCTextDisplayRGB:io2|kbBuffer~18      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.439      ; 2.968      ;
; -0.776 ; SBCTextDisplayRGB:io2|kbBuffer~65      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.771      ; 3.301      ;
; -0.776 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.176      ; 3.706      ;
; -0.775 ; SBCTextDisplayRGB:io2|kbBuffer~20      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.784      ; 3.315      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.272 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 2.721      ; 1.059      ;
; -1.772 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 2.721      ; 1.059      ;
; 0.105  ; T80s:cpu1|T80:u0|A[7]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.502      ; 1.874      ;
; 0.109  ; T80s:cpu1|T80:u0|A[1]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.502      ; 1.878      ;
; 0.384  ; T80s:cpu1|IORQ_n                          ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.735      ; 3.729      ;
; 0.499  ; SBCTextDisplayRGB:io2|vActive             ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Num              ; SBCTextDisplayRGB:io2|ps2Num                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Scroll           ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWRParity          ; SBCTextDisplayRGB:io2|kbWRParity                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Caps             ; SBCTextDisplayRGB:io2|ps2Caps                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkOut           ; SBCTextDisplayRGB:io2|ps2ClkOut                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkFiltered      ; SBCTextDisplayRGB:io2|ps2ClkFiltered                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Shift            ; SBCTextDisplayRGB:io2|ps2Shift                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|n_kbWR              ; SBCTextDisplayRGB:io2|n_kbWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; serialClkCount[4]                         ; serialClkCount[4]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Ctrl             ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param4[0]           ; SBCTextDisplayRGB:io2|param4[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param3[0]           ; SBCTextDisplayRGB:io2|param3[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param2[0]           ; SBCTextDisplayRGB:io2|param2[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param1[0]           ; SBCTextDisplayRGB:io2|param1[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[1]       ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[0]     ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[1]     ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[2]     ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[3]     ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispWR              ; SBCTextDisplayRGB:io2|dispWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[4]       ; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[3]       ; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[0]       ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[2]       ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispByteSent        ; SBCTextDisplayRGB:io2|dispByteSent                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[1]       ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[2]       ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attInverse          ; SBCTextDisplayRGB:io2|attInverse                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attBold             ; SBCTextDisplayRGB:io2|attBold                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxdFiltered              ; bufferedUART:io1|rxdFiltered                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.516  ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.004      ; 1.787      ;
; 0.518  ; T80s:cpu1|T80:u0|A[1]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.505      ; 2.290      ;
; 0.525  ; T80s:cpu1|T80:u0|A[3]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.004      ; 1.796      ;
; 0.679  ; T80s:cpu1|T80:u0|A[7]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.498      ; 2.444      ;
; 0.753  ; SBCTextDisplayRGB:io2|horizCount[11]      ; SBCTextDisplayRGB:io2|horizCount[11]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.758  ; cpuClkCount[5]                            ; cpuClkCount[5]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.762  ; T80s:cpu1|T80:u0|A[2]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.506      ; 2.535      ;
; 0.767  ; T80s:cpu1|T80:u0|A[6]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.748      ; 1.782      ;
; 0.768  ; SBCTextDisplayRGB:io2|cursBlinkCount[24]  ; SBCTextDisplayRGB:io2|cursorOn                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.771  ; SBCTextDisplayRGB:io2|startAddr[10]       ; SBCTextDisplayRGB:io2|startAddr[10]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.772  ; SBCTextDisplayRGB:io2|vertLineCount[9]    ; SBCTextDisplayRGB:io2|vertLineCount[9]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.775  ; SBCTextDisplayRGB:io2|ps2ClkFilter[5]     ; SBCTextDisplayRGB:io2|ps2ClkFilter[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 1.081      ;
; 0.781  ; T80s:cpu1|T80:u0|A[5]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.748      ; 1.796      ;
; 0.796  ; SBCTextDisplayRGB:io2|ps2WriteClkCount[4] ; SBCTextDisplayRGB:io2|ps2WriteClkCount[4]                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 1.102      ;
; 0.802  ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.884  ; T80s:cpu1|IORQ_n                          ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.735      ; 3.729      ;
; 0.897  ; SBCTextDisplayRGB:io2|dispState.ins2      ; SBCTextDisplayRGB:io2|dispState.ins3                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.203      ;
; 0.901  ; sdClkCount[5]                             ; sdClock                                                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.207      ;
; 0.907  ; SBCTextDisplayRGB:io2|dispState.del2      ; SBCTextDisplayRGB:io2|dispState.del3                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.213      ;
; 0.908  ; SBCTextDisplayRGB:io2|cursorHoriz[0]      ; SBCTextDisplayRGB:io2|savedCursorHoriz[0]                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.911  ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.007      ; 2.185      ;
; 0.916  ; SBCTextDisplayRGB:io2|cursorVert[3]       ; SBCTextDisplayRGB:io2|savedCursorVert[3]                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 1.222      ;
; 0.936  ; SBCTextDisplayRGB:io2|cursorVert[0]       ; SBCTextDisplayRGB:io2|savedCursorVert[0]                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 1.242      ;
; 0.936  ; T80s:cpu1|T80:u0|A[3]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.007      ; 2.210      ;
; 0.937  ; SBCTextDisplayRGB:io2|cursorVert[2]       ; SBCTextDisplayRGB:io2|savedCursorVert[2]                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 1.243      ;
; 0.942  ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.000      ; 2.209      ;
; 0.943  ; SBCTextDisplayRGB:io2|cursBlinkCount[25]  ; SBCTextDisplayRGB:io2|cursorOn                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.249      ;
; 0.962  ; SBCTextDisplayRGB:io2|ps2Byte[4]          ; SBCTextDisplayRGB:io2|ps2Byte[3]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 1.268      ;
; 0.966  ; SBCTextDisplayRGB:io2|ps2Byte[6]          ; SBCTextDisplayRGB:io2|ps2Byte[5]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 1.272      ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                  ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; 0.499 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.748 ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.054      ;
; 0.761 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.067      ;
; 0.766 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.072      ;
; 0.795 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrC[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.101      ;
; 0.908 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.214      ;
; 0.911 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.217      ;
; 0.912 ; T80s:cpu1|T80:u0|F[3]                     ; T80s:cpu1|T80:u0|Fp[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.218      ;
; 0.918 ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.224      ;
; 0.924 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.230      ;
; 0.927 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.233      ;
; 0.928 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.234      ;
; 0.940 ; T80s:cpu1|T80:u0|F[0]                     ; T80s:cpu1|T80:u0|Fp[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.246      ;
; 0.953 ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.259      ;
; 1.116 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.702      ; 5.428      ;
; 1.159 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.465      ;
; 1.168 ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.474      ;
; 1.170 ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.476      ;
; 1.172 ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.177 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.483      ;
; 1.191 ; T80s:cpu1|T80:u0|BusB[0]                  ; T80s:cpu1|T80:u0|DO[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.497      ;
; 1.192 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.498      ;
; 1.208 ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.514      ;
; 1.220 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.527      ;
; 1.222 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrA_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.528      ;
; 1.225 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.232 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.538      ;
; 1.242 ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.548      ;
; 1.247 ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.553      ;
; 1.253 ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.559      ;
; 1.261 ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.567      ;
; 1.284 ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|DI_Reg[5]            ; sdClock          ; cpuClock    ; 0.000        ; 1.430      ; 3.020      ;
; 1.286 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][2] ; T80s:cpu1|T80:u0|RegBusA_r[2]  ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 1.591      ;
; 1.461 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][0] ; T80s:cpu1|T80:u0|RegBusA_r[0]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.767      ;
; 1.471 ; T80s:cpu1|T80:u0|I[5]                     ; T80s:cpu1|T80:u0|A[13]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.009      ; 1.786      ;
; 1.476 ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.782      ;
; 1.482 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][4] ; T80s:cpu1|T80:u0|RegBusA_r[4]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.788      ;
; 1.496 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.703      ; 5.809      ;
; 1.497 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.703      ; 5.810      ;
; 1.498 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.703      ; 5.811      ;
; 1.498 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.804      ;
; 1.499 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.805      ;
; 1.521 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|I[5]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.020     ; 1.807      ;
; 1.548 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][1] ; T80s:cpu1|T80:u0|RegBusA_r[1]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.854      ;
; 1.578 ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.884      ;
; 1.603 ; T80s:cpu1|T80:u0|F[6]                     ; T80s:cpu1|T80:u0|Fp[6]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.006     ; 1.903      ;
; 1.616 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.702      ; 5.428      ;
; 1.618 ; sd_controller:sd1|dout[4]                 ; T80s:cpu1|DI_Reg[4]            ; sdClock          ; cpuClock    ; 0.000        ; 1.461      ; 3.385      ;
; 1.618 ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|DI_Reg[6]            ; sdClock          ; cpuClock    ; 0.000        ; 1.429      ; 3.353      ;
; 1.651 ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.012      ; 1.969      ;
; 1.651 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.957      ;
; 1.675 ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|XY_Ind        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.981      ;
; 1.685 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|I[2]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.020     ; 1.971      ;
; 1.700 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.006      ;
; 1.701 ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|RegAddrB_r[1] ; cpuClock         ; cpuClock    ; 0.000        ; 0.029      ; 2.036      ;
; 1.701 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.007      ;
; 1.701 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.007      ;
; 1.701 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.007      ;
; 1.712 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.709      ; 6.031      ;
; 1.730 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|I[6]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.018     ; 2.018      ;
; 1.737 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.043      ;
; 1.740 ; T80s:cpu1|T80:u0|IncDecZ                  ; T80s:cpu1|T80:u0|IncDecZ       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.046      ;
; 1.745 ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|Pre_XY_F_M[1] ; cpuClock         ; cpuClock    ; 0.000        ; 0.025      ; 2.076      ;
; 1.749 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|I[4]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.022     ; 2.033      ;
; 1.760 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.066      ;
; 1.766 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.072      ;
; 1.786 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.092      ;
; 1.787 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.093      ;
; 1.787 ; sd_controller:sd1|dout[0]                 ; T80s:cpu1|DI_Reg[0]            ; sdClock          ; cpuClock    ; 0.000        ; 1.451      ; 3.544      ;
; 1.799 ; T80s:cpu1|T80:u0|BusB[0]                  ; T80s:cpu1|T80:u0|DO[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.105      ;
; 1.808 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][1] ; T80s:cpu1|T80:u0|RegBusA_r[9]  ; cpuClock         ; cpuClock    ; 0.000        ; -0.003     ; 2.111      ;
; 1.815 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.121      ;
; 1.822 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrA_r[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.128      ;
; 1.829 ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.135      ;
; 1.837 ; T80s:cpu1|T80:u0|XY_State[0]              ; T80s:cpu1|T80:u0|RegAddrA_r[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.143      ;
; 1.837 ; T80s:cpu1|T80:u0|XY_State[0]              ; T80s:cpu1|T80:u0|RegAddrA_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.143      ;
; 1.842 ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|T80:u0|IR[5]         ; sdClock          ; cpuClock    ; 0.000        ; 1.430      ; 3.578      ;
; 1.852 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.158      ;
; 1.858 ; T80s:cpu1|DI_Reg[4]                       ; T80s:cpu1|T80:u0|TmpAddr[4]    ; cpuClock         ; cpuClock    ; 0.000        ; -0.015     ; 2.149      ;
; 1.872 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.178      ;
; 1.873 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.709      ; 6.192      ;
; 1.878 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|I[7]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.018     ; 2.166      ;
; 1.878 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[13]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.010      ; 2.194      ;
; 1.880 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[12]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.010      ; 2.196      ;
; 1.891 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.197      ;
; 1.896 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|I[1]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.024     ; 2.178      ;
; 1.921 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][6] ; T80s:cpu1|T80:u0|RegBusA_r[6]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.227      ;
; 1.923 ; T80s:cpu1|T80:u0|I[3]                     ; T80s:cpu1|T80:u0|A[11]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 2.230      ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.732 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.038      ;
; 0.735 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.041      ;
; 0.736 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.042      ;
; 0.741 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.748 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.750 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.058      ;
; 0.753 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.059      ;
; 0.760 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.066      ;
; 0.765 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[48]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.071      ;
; 0.897 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.203      ;
; 0.897 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.203      ;
; 0.899 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.205      ;
; 0.899 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.205      ;
; 0.902 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.903 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.903 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.904 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.938 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|return_state.write_block_wait ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.244      ;
; 0.940 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.246      ;
; 0.945 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.251      ;
; 1.058 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.363      ;
; 1.118 ; sd_controller:sd1|cmd_out[16]                   ; sd_controller:sd1|cmd_out[17]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.424      ;
; 1.120 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.426      ;
; 1.120 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.426      ;
; 1.129 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.435      ;
; 1.130 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.438      ;
; 1.146 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.452      ;
; 1.174 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.480      ;
; 1.188 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.494      ;
; 1.190 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.496      ;
; 1.202 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.508      ;
; 1.203 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.203 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.203 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.205 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.511      ;
; 1.205 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.511      ;
; 1.207 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.513      ;
; 1.208 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.514      ;
; 1.209 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.515      ;
; 1.209 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.515      ;
; 1.210 ; sd_controller:sd1|cmd_out[26]                   ; sd_controller:sd1|cmd_out[27]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.516      ;
; 1.210 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.516      ;
; 1.220 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.527      ;
; 1.232 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.538      ;
; 1.240 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.546      ;
; 1.343 ; sd_controller:sd1|led_on_count[7]               ; sd_controller:sd1|led_on_count[7]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.649      ;
; 1.345 ; sd_controller:sd1|led_on_count[7]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.651      ;
; 1.441 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 1.751      ;
; 1.460 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.768      ;
; 1.464 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 1.765      ;
; 1.472 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.778      ;
; 1.473 ; sd_controller:sd1|state.write_block_cmd         ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.781      ;
; 1.498 ; sd_controller:sd1|state.cmd0                    ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.804      ;
; 1.500 ; sd_controller:sd1|state.cmd0                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 1.801      ;
; 1.510 ; sd_controller:sd1|state.write_block_cmd         ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.818      ;
; 1.516 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.824      ;
; 1.528 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.834      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.744 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~61            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.050      ;
; 0.748 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.054      ;
; 0.750 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.056      ;
; 0.753 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.059      ;
; 0.755 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~19            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.061      ;
; 0.758 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.064      ;
; 0.758 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.064      ;
; 0.761 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~17            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.067      ;
; 0.775 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.081      ;
; 0.780 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.086      ;
; 0.780 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.086      ;
; 0.912 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.218      ;
; 0.927 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.233      ;
; 0.931 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~15            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.237      ;
; 0.932 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~18            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.238      ;
; 0.932 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.238      ;
; 1.075 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~87            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.380      ;
; 1.079 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~88            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.384      ;
; 1.083 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~50            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.389      ;
; 1.085 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~82            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.391      ;
; 1.111 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.659      ; 4.380      ;
; 1.111 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.659      ; 4.380      ;
; 1.125 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.430      ;
; 1.131 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.437      ;
; 1.138 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~55            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.661      ; 4.409      ;
; 1.138 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~58            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.661      ; 4.409      ;
; 1.138 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~53            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.661      ; 4.409      ;
; 1.138 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~54            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.661      ; 4.409      ;
; 1.138 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~56            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.661      ; 4.409      ;
; 1.138 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~57            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.661      ; 4.409      ;
; 1.138 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~59            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.661      ; 4.409      ;
; 1.138 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~60            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.661      ; 4.409      ;
; 1.171 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.477      ;
; 1.171 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.477      ;
; 1.181 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.487      ;
; 1.186 ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.492      ;
; 1.191 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.497      ;
; 1.191 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.497      ;
; 1.192 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~135           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.657      ; 4.459      ;
; 1.192 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~138           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.657      ; 4.459      ;
; 1.192 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~133           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.657      ; 4.459      ;
; 1.192 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~134           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.657      ; 4.459      ;
; 1.192 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~139           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.657      ; 4.459      ;
; 1.192 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~140           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.657      ; 4.459      ;
; 1.192 ; bufferedUART:io1|rxClockCount[0]        ; bufferedUART:io1|rxClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.498      ;
; 1.195 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.501      ;
; 1.198 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.504      ;
; 1.200 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[7] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.672      ; 4.482      ;
; 1.200 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[6] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.672      ; 4.482      ;
; 1.200 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[5] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.672      ; 4.482      ;
; 1.200 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[4] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.672      ; 4.482      ;
; 1.200 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[3] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.672      ; 4.482      ;
; 1.200 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[2] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.672      ; 4.482      ;
; 1.200 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[1] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.672      ; 4.482      ;
; 1.203 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.509      ;
; 1.203 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.509      ;
; 1.204 ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.510      ;
; 1.213 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~14            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.519      ;
; 1.226 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.532      ;
; 1.228 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~28            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.533      ;
; 1.228 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~92            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.533      ;
; 1.229 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~20            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.536      ;
; 1.231 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.537      ;
; 1.241 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~27            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.546      ;
; 1.241 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~91            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.546      ;
; 1.243 ; bufferedUART:io1|rxClockCount[1]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.549      ;
; 1.244 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.550      ;
; 1.245 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.551      ;
; 1.247 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.553      ;
; 1.250 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.556      ;
; 1.250 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~47            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.556      ;
; 1.253 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~79            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.559      ;
; 1.258 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.564      ;
; 1.263 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~29            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.570      ;
; 1.265 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~37            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.572      ;
; 1.319 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~71            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.667      ; 4.596      ;
; 1.319 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~74            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.667      ; 4.596      ;
; 1.319 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~69            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.667      ; 4.596      ;
; 1.319 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~70            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.667      ; 4.596      ;
; 1.319 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~72            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.667      ; 4.596      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -4.697 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.051     ; 4.186      ;
; -4.697 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.051     ; 4.186      ;
; -4.697 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.051     ; 4.186      ;
; -4.697 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.051     ; 4.186      ;
; -4.697 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.051     ; 4.186      ;
; -4.670 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.050     ; 4.160      ;
; -4.670 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.050     ; 4.160      ;
; -4.670 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.050     ; 4.160      ;
; -4.670 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.050     ; 4.160      ;
; -4.670 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.050     ; 4.160      ;
; -4.670 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.050     ; 4.160      ;
; -4.613 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.038     ; 4.115      ;
; -4.613 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.038     ; 4.115      ;
; -4.613 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.038     ; 4.115      ;
; -4.613 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.038     ; 4.115      ;
; -4.613 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.038     ; 4.115      ;
; -4.586 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.037     ; 4.089      ;
; -4.586 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.037     ; 4.089      ;
; -4.586 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.037     ; 4.089      ;
; -4.586 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.037     ; 4.089      ;
; -4.586 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.037     ; 4.089      ;
; -4.586 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.037     ; 4.089      ;
; -4.529 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.052     ; 4.017      ;
; -4.529 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.052     ; 4.017      ;
; -4.529 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.052     ; 4.017      ;
; -4.529 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.052     ; 4.017      ;
; -4.529 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.052     ; 4.017      ;
; -4.510 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.819      ; 5.869      ;
; -4.510 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.819      ; 5.869      ;
; -4.510 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.819      ; 5.869      ;
; -4.510 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.819      ; 5.869      ;
; -4.510 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.819      ; 5.869      ;
; -4.502 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.051     ; 3.991      ;
; -4.502 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.051     ; 3.991      ;
; -4.502 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.051     ; 3.991      ;
; -4.502 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.051     ; 3.991      ;
; -4.502 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.051     ; 3.991      ;
; -4.502 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.051     ; 3.991      ;
; -4.483 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.820      ; 5.843      ;
; -4.483 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.820      ; 5.843      ;
; -4.483 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.820      ; 5.843      ;
; -4.483 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.820      ; 5.843      ;
; -4.483 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.820      ; 5.843      ;
; -4.483 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.820      ; 5.843      ;
; -4.423 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.563      ; 5.526      ;
; -4.423 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.563      ; 5.526      ;
; -4.423 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.563      ; 5.526      ;
; -4.423 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.563      ; 5.526      ;
; -4.423 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.563      ; 5.526      ;
; -4.396 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.564      ; 5.500      ;
; -4.396 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.564      ; 5.500      ;
; -4.396 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.564      ; 5.500      ;
; -4.396 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.564      ; 5.500      ;
; -4.396 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.564      ; 5.500      ;
; -4.396 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.564      ; 5.500      ;
; -4.335 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.311      ; 6.186      ;
; -4.335 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.311      ; 6.186      ;
; -4.335 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.311      ; 6.186      ;
; -4.335 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.311      ; 6.186      ;
; -4.335 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.311      ; 6.186      ;
; -4.322 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 3.816      ;
; -4.322 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 3.816      ;
; -4.322 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 3.816      ;
; -4.322 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 3.816      ;
; -4.322 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 3.816      ;
; -4.322 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 3.816      ;
; -4.322 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 3.816      ;
; -4.322 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 3.816      ;
; -4.322 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.046     ; 3.816      ;
; -4.311 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.047     ; 3.804      ;
; -4.311 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.047     ; 3.804      ;
; -4.311 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.047     ; 3.804      ;
; -4.311 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.047     ; 3.804      ;
; -4.311 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.047     ; 3.804      ;
; -4.311 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.047     ; 3.804      ;
; -4.311 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.047     ; 3.804      ;
; -4.308 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.312      ; 6.160      ;
; -4.308 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.312      ; 6.160      ;
; -4.308 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.312      ; 6.160      ;
; -4.308 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.312      ; 6.160      ;
; -4.308 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.312      ; 6.160      ;
; -4.308 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.312      ; 6.160      ;
; -4.288 ; T80s:cpu1|T80:u0|A[1]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.317      ; 6.145      ;
; -4.288 ; T80s:cpu1|T80:u0|A[1]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.317      ; 6.145      ;
; -4.288 ; T80s:cpu1|T80:u0|A[1]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.317      ; 6.145      ;
; -4.288 ; T80s:cpu1|T80:u0|A[1]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.317      ; 6.145      ;
; -4.288 ; T80s:cpu1|T80:u0|A[1]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.317      ; 6.145      ;
; -4.261 ; T80s:cpu1|T80:u0|A[1]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.318      ; 6.119      ;
; -4.261 ; T80s:cpu1|T80:u0|A[1]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.318      ; 6.119      ;
; -4.261 ; T80s:cpu1|T80:u0|A[1]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.318      ; 6.119      ;
; -4.261 ; T80s:cpu1|T80:u0|A[1]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.318      ; 6.119      ;
; -4.261 ; T80s:cpu1|T80:u0|A[1]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.318      ; 6.119      ;
; -4.261 ; T80s:cpu1|T80:u0|A[1]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.318      ; 6.119      ;
; -4.238 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.033     ; 3.745      ;
; -4.238 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.033     ; 3.745      ;
; -4.238 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.033     ; 3.745      ;
; -4.238 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.033     ; 3.745      ;
; -4.238 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.033     ; 3.745      ;
; -4.238 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.033     ; 3.745      ;
; -4.238 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.033     ; 3.745      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.508 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.549      ;
; -1.508 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.549      ;
; -1.508 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.549      ;
; -1.508 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.549      ;
; -1.508 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.549      ;
; -1.508 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.549      ;
; -1.508 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.549      ;
; -1.508 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.549      ;
; -1.389 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.430      ;
; -1.389 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.430      ;
; -1.389 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.430      ;
; -1.389 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.430      ;
; -1.389 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.430      ;
; -1.389 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.430      ;
; -1.389 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.430      ;
; -1.389 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.430      ;
; -1.294 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.334      ;
; -1.175 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.215      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 1.064 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.077      ; 2.553      ;
; 1.064 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.077      ; 2.553      ;
; 1.183 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.077      ; 2.434      ;
; 1.183 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.077      ; 2.434      ;
; 1.795 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.452      ; 1.697      ;
; 1.795 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.452      ; 1.697      ;
; 1.795 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.452      ; 1.697      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -2.786 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 4.177      ; 1.697      ;
; -2.786 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 4.177      ; 1.697      ;
; -2.786 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 4.177      ; 1.697      ;
; -1.115 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.743      ; 2.434      ;
; -1.115 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.743      ; 2.434      ;
; -0.996 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.743      ; 2.553      ;
; -0.996 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.743      ; 2.553      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 0.833 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.663      ; 4.106      ;
; 0.833 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.663      ; 4.106      ;
; 0.833 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.663      ; 4.106      ;
; 0.833 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.663      ; 4.106      ;
; 0.833 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.663      ; 4.106      ;
; 0.833 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.663      ; 4.106      ;
; 0.833 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.663      ; 4.106      ;
; 0.844 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.664      ; 4.118      ;
; 0.844 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.664      ; 4.118      ;
; 0.844 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.664      ; 4.118      ;
; 0.844 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.664      ; 4.118      ;
; 0.844 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.664      ; 4.118      ;
; 0.844 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.664      ; 4.118      ;
; 0.844 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.664      ; 4.118      ;
; 0.844 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.664      ; 4.118      ;
; 0.844 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.664      ; 4.118      ;
; 1.192 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.660      ; 4.462      ;
; 1.192 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.660      ; 4.462      ;
; 1.192 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.660      ; 4.462      ;
; 1.192 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.660      ; 4.462      ;
; 1.192 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.660      ; 4.462      ;
; 1.192 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.660      ; 4.462      ;
; 1.219 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.659      ; 4.488      ;
; 1.219 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.659      ; 4.488      ;
; 1.219 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.659      ; 4.488      ;
; 1.219 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.659      ; 4.488      ;
; 1.219 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.659      ; 4.488      ;
; 1.333 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.663      ; 4.106      ;
; 1.333 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.663      ; 4.106      ;
; 1.333 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.663      ; 4.106      ;
; 1.333 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.663      ; 4.106      ;
; 1.333 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.663      ; 4.106      ;
; 1.333 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.663      ; 4.106      ;
; 1.333 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.663      ; 4.106      ;
; 1.344 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.664      ; 4.118      ;
; 1.344 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.664      ; 4.118      ;
; 1.344 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.664      ; 4.118      ;
; 1.344 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.664      ; 4.118      ;
; 1.344 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.664      ; 4.118      ;
; 1.344 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.664      ; 4.118      ;
; 1.344 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.664      ; 4.118      ;
; 1.344 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.664      ; 4.118      ;
; 1.344 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.664      ; 4.118      ;
; 1.692 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.660      ; 4.462      ;
; 1.692 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.660      ; 4.462      ;
; 1.692 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.660      ; 4.462      ;
; 1.692 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.660      ; 4.462      ;
; 1.692 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.660      ; 4.462      ;
; 1.692 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.660      ; 4.462      ;
; 1.719 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.659      ; 4.488      ;
; 1.719 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.659      ; 4.488      ;
; 1.719 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.659      ; 4.488      ;
; 1.719 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.659      ; 4.488      ;
; 1.719 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.659      ; 4.488      ;
; 3.841 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.315      ; 4.962      ;
; 3.841 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.315      ; 4.962      ;
; 3.841 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.315      ; 4.962      ;
; 3.841 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.315      ; 4.962      ;
; 3.841 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.315      ; 4.962      ;
; 3.841 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.315      ; 4.962      ;
; 3.841 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.315      ; 4.962      ;
; 3.852 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.316      ; 4.974      ;
; 3.852 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.316      ; 4.974      ;
; 3.852 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.316      ; 4.974      ;
; 3.852 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.316      ; 4.974      ;
; 3.852 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.316      ; 4.974      ;
; 3.852 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.316      ; 4.974      ;
; 3.852 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.316      ; 4.974      ;
; 3.852 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.316      ; 4.974      ;
; 3.852 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.316      ; 4.974      ;
; 4.103 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.823      ; 4.732      ;
; 4.103 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.823      ; 4.732      ;
; 4.103 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.823      ; 4.732      ;
; 4.103 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.823      ; 4.732      ;
; 4.103 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.823      ; 4.732      ;
; 4.103 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.823      ; 4.732      ;
; 4.103 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.823      ; 4.732      ;
; 4.114 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.824      ; 4.744      ;
; 4.114 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.824      ; 4.744      ;
; 4.114 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.824      ; 4.744      ;
; 4.114 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.824      ; 4.744      ;
; 4.114 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.824      ; 4.744      ;
; 4.114 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.824      ; 4.744      ;
; 4.114 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.824      ; 4.744      ;
; 4.114 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.824      ; 4.744      ;
; 4.114 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.824      ; 4.744      ;
; 4.200 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.312      ; 5.318      ;
; 4.200 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.312      ; 5.318      ;
; 4.200 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.312      ; 5.318      ;
; 4.200 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.312      ; 5.318      ;
; 4.200 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.312      ; 5.318      ;
; 4.200 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.312      ; 5.318      ;
; 4.227 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.311      ; 5.344      ;
; 4.227 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.311      ; 5.344      ;
; 4.227 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.311      ; 5.344      ;
; 4.227 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.311      ; 5.344      ;
; 4.227 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.311      ; 5.344      ;
; 4.376 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.315      ; 5.497      ;
; 4.376 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.315      ; 5.497      ;
; 4.376 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.315      ; 5.497      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.909 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.215      ;
; 2.028 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.334      ;
; 2.123 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.430      ;
; 2.123 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.430      ;
; 2.123 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.430      ;
; 2.123 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.430      ;
; 2.123 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.430      ;
; 2.123 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.430      ;
; 2.123 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.430      ;
; 2.123 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.430      ;
; 2.242 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.549      ;
; 2.242 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.549      ;
; 2.242 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.549      ;
; 2.242 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.549      ;
; 2.242 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.549      ;
; 2.242 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.549      ;
; 2.242 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.549      ;
; 2.242 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.549      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -2.689 ; -1.447       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -2.689 ; -1.447       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -2.467 ; -1.225       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -2.467 ; -1.225       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -2.467 ; -1.225       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -2.467 ; -1.225       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -2.467 ; -1.225       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -2.467 ; -1.225       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -2.467 ; -1.225       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -2.467 ; -1.225       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -2.467 ; -1.225       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -2.467 ; -1.225       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -2.467 ; -1.225       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -2.467 ; -1.225       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -2.467 ; -1.225       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -2.467 ; -1.225       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -2.467 ; -1.225       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -2.467 ; -1.225       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -2.467 ; -1.225       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -2.467 ; -1.225       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -2.467 ; -1.225       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -2.467 ; -1.225       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -2.467 ; -1.225       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -2.467 ; -1.225       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -2.195 ; -0.953       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -2.195 ; -0.953       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -2.195 ; -0.953       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -2.195 ; -0.953       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -2.195 ; -0.953       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -2.195 ; -0.953       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -2.195 ; -0.953       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -2.195 ; -0.953       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -2.195 ; -0.953       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -2.195 ; -0.953       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -2.195 ; -0.953       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -2.195 ; -0.953       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -2.195 ; -0.953       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -2.195 ; -0.953       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -2.195 ; -0.953       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -2.195 ; -0.953       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -2.195 ; -0.953       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -2.195 ; -0.953       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -2.195 ; -0.953       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -2.195 ; -0.953       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -2.195 ; -0.953       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -2.195 ; -0.953       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -2.195 ; -0.953       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -2.195 ; -0.953       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -2.195 ; -0.953       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -2.195 ; -0.953       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -2.195 ; -0.953       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -2.195 ; -0.953       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -1.584 ; -0.342       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -1.584 ; -0.342       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -1.584 ; -0.342       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -1.584 ; -0.342       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -1.584 ; -0.342       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -1.584 ; -0.342       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -1.584 ; -0.342       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -1.584 ; -0.342       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -1.584 ; -0.342       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -1.584 ; -0.342       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -1.584 ; -0.342       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -1.584 ; -0.342       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -1.584 ; -0.342       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -1.584 ; -0.342       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -1.584 ; -0.342       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -1.584 ; -0.342       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -1.584 ; -0.342       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -1.584 ; -0.342       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -1.584 ; -0.342       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -1.584 ; -0.342       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -1.584 ; -0.342       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -1.584 ; -0.342       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -1.584 ; -0.342       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
; -1.584 ; -0.342       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
; -1.503 ; -0.261       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.503 ; -0.261       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.503 ; -0.261       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.503 ; -0.261       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.503 ; -0.261       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.503 ; -0.261       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.503 ; -0.261       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.503 ; -0.261       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.503 ; -0.261       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.503 ; -0.261       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.503 ; -0.261       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.503 ; -0.261       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.503 ; -0.261       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.503 ; -0.261       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.503 ; -0.261       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.503 ; -0.261       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.503 ; -0.261       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.503 ; -0.261       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.503 ; -0.261       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.503 ; -0.261       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.503 ; -0.261       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.503 ; -0.261       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.503 ; -0.261       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -1.503 ; -0.261       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 10.289 ; 10.289 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 7.339  ; 7.339  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 5.089  ; 5.089  ; Rise       ; clk             ;
; rxd1         ; clk        ; 8.291  ; 8.291  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.627  ; 7.627  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 6.723  ; 6.723  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 6.941  ; 6.941  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 6.847  ; 6.847  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.171  ; 7.171  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.627  ; 7.627  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.073  ; 7.073  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.613  ; 6.613  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.539  ; 6.539  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 10.030 ; 10.030 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 10.622 ; 10.622 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -5.181 ; -5.181 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -4.982 ; -4.982 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -4.823 ; -4.823 ; Rise       ; clk             ;
; rxd1         ; clk        ; -5.642 ; -5.642 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -5.573 ; -5.573 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -5.573 ; -5.573 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -6.104 ; -6.104 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -6.008 ; -6.008 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -6.165 ; -6.165 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -6.790 ; -6.790 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -6.249 ; -6.249 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -5.600 ; -5.600 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -5.699 ; -5.699 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -7.337 ; -7.337 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -5.558 ; -5.558 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 7.724  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 7.724  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.160  ; 9.160  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.040 ; 11.040 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 11.782 ; 11.782 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 10.487 ; 10.487 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 8.923  ; 8.923  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.882  ; 8.882  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.654  ; 8.654  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.776  ; 8.776  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 8.854  ; 8.854  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.808  ; 8.808  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.923  ; 8.923  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 8.469  ; 8.469  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.405  ; 8.405  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.172  ; 8.172  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.458  ; 8.458  ; Rise       ; clk                ;
; vSync            ; clk                ; 9.640  ; 9.640  ; Rise       ; clk                ;
; video            ; clk                ; 8.646  ; 8.646  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.753  ; 8.753  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.874  ; 8.874  ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.339  ; 9.339  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.939  ; 8.939  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.466  ; 9.466  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.693  ; 9.693  ; Rise       ; clk                ;
; videoSync        ; clk                ; 11.778 ; 11.778 ; Rise       ; clk                ;
; rts1             ; clk                ; 9.339  ; 9.339  ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 10.761 ; 10.761 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 11.359 ; 11.359 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 13.239 ; 13.239 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 13.981 ; 13.981 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.549 ; 10.549 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.549 ; 10.549 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.580  ; 7.580  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.627  ; 8.627  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.647  ; 7.647  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.339  ; 8.339  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.970  ; 8.970  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 9.413  ; 9.413  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.001  ; 8.001  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.306 ; 10.306 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.498 ; 10.498 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.760  ; 9.760  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.182 ; 10.182 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 9.667  ; 9.667  ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.236  ; 9.236  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.329  ; 9.329  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.879  ; 9.879  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.643 ; 10.643 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.086 ; 10.086 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.643 ; 10.643 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 8.264  ; 8.264  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.079 ; 10.079 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.072 ; 10.072 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 8.578  ; 8.578  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 9.079  ; 9.079  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 9.038  ; 9.038  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.564  ; 8.564  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 7.361  ; 7.361  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.196 ; 10.196 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 7.733  ; 7.733  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.084  ; 9.084  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 7.616  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 7.616  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.160  ; 9.160  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.040 ; 11.040 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 11.782 ; 11.782 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 10.487 ; 10.487 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 8.405  ; 8.405  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.882  ; 8.882  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.654  ; 8.654  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.776  ; 8.776  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 8.854  ; 8.854  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.808  ; 8.808  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.923  ; 8.923  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 8.469  ; 8.469  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.405  ; 8.405  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.172  ; 8.172  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.458  ; 8.458  ; Rise       ; clk                ;
; vSync            ; clk                ; 9.640  ; 9.640  ; Rise       ; clk                ;
; video            ; clk                ; 8.646  ; 8.646  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.753  ; 8.753  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.874  ; 8.874  ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.339  ; 9.339  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.939  ; 8.939  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.466  ; 9.466  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.693  ; 9.693  ; Rise       ; clk                ;
; videoSync        ; clk                ; 10.637 ; 10.637 ; Rise       ; clk                ;
; rts1             ; clk                ; 9.339  ; 9.339  ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 9.623  ; 9.623  ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 10.048 ; 10.048 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 8.170  ; 8.170  ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 8.851  ; 8.851  ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 7.580  ; 7.580  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.549 ; 10.549 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.580  ; 7.580  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.627  ; 8.627  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.647  ; 7.647  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.339  ; 8.339  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.970  ; 8.970  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 9.413  ; 9.413  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.001  ; 8.001  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.306 ; 10.306 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.498 ; 10.498 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.760  ; 9.760  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.182 ; 10.182 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 9.667  ; 9.667  ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.236  ; 9.236  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.329  ; 9.329  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.879  ; 9.879  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 8.264  ; 8.264  ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.086 ; 10.086 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.643 ; 10.643 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 8.264  ; 8.264  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.079 ; 10.079 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.072 ; 10.072 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 8.578  ; 8.578  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 9.079  ; 9.079  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 9.038  ; 9.038  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.564  ; 8.564  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 7.361  ; 7.361  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 9.102  ; 9.102  ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 7.733  ; 7.733  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.084  ; 9.084  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 12.210 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 12.285 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 12.210 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 12.220 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 12.220 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 12.220 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 12.275 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 12.633 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 12.308 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 8.710 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.785 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.710 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.720 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.720 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.720 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.775 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.133 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 8.808 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 12.210    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 12.285    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 12.210    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 12.220    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 12.220    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 12.220    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 12.275    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 12.633    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 12.308    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 8.710     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.785     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.710     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.720     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.720     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.720     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.775     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.133     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 8.808     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -5.331 ; -1597.844     ;
; cpuClock           ; -4.604 ; -1157.607     ;
; sdClock            ; -2.321 ; -177.619      ;
; serialClkCount[15] ; -1.848 ; -249.294      ;
; T80s:cpu1|IORQ_n   ; -1.476 ; -61.782       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.305 ; -6.569        ;
; T80s:cpu1|IORQ_n   ; -0.739 ; -5.502        ;
; cpuClock           ; -0.189 ; -0.364        ;
; serialClkCount[15] ; -0.111 ; -0.219        ;
; sdClock            ; 0.215  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.375 ; -35.191       ;
; sdClock            ; 0.017  ; 0.000         ;
; T80s:cpu1|IORQ_n   ; 0.581  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -0.265 ; -0.795        ;
; serialClkCount[15] ; -0.031 ; -0.460        ;
; sdClock            ; 0.748  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -2000.732     ;
; T80s:cpu1|IORQ_n   ; -1.071 ; -134.350      ;
; cpuClock           ; -0.500 ; -346.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
; sdClock            ; -0.500 ; -142.000      ;
+--------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                        ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.331 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.028      ; 6.358      ;
; -5.318 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.066      ; 6.383      ;
; -5.294 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.066      ; 6.359      ;
; -5.286 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.028      ; 6.313      ;
; -5.279 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.028      ; 6.306      ;
; -5.236 ; SBCTextDisplayRGB:io2|startAddr[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.066      ; 6.301      ;
; -5.210 ; SBCTextDisplayRGB:io2|startAddr[7] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.066      ; 6.275      ;
; -5.203 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.024      ; 6.226      ;
; -5.197 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.044      ; 6.240      ;
; -5.190 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.062      ; 6.251      ;
; -5.184 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.082      ; 6.265      ;
; -5.181 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.038      ; 6.218      ;
; -5.168 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.076      ; 6.243      ;
; -5.166 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.062      ; 6.227      ;
; -5.160 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.082      ; 6.241      ;
; -5.158 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2   ; clk          ; clk         ; 1.000        ; 0.028      ; 6.185      ;
; -5.158 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.024      ; 6.181      ;
; -5.156 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.048      ; 6.203      ;
; -5.152 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.044      ; 6.195      ;
; -5.151 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.024      ; 6.174      ;
; -5.145 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.044      ; 6.188      ;
; -5.145 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2   ; clk          ; clk         ; 1.000        ; 0.066      ; 6.210      ;
; -5.144 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.034      ; 6.177      ;
; -5.144 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.076      ; 6.219      ;
; -5.143 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.086      ; 6.228      ;
; -5.141 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.060      ; 6.200      ;
; -5.136 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1   ; clk          ; clk         ; 1.000        ; 0.028      ; 6.163      ;
; -5.136 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.038      ; 6.173      ;
; -5.129 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.038      ; 6.166      ;
; -5.128 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.098      ; 6.225      ;
; -5.127 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.059      ; 6.185      ;
; -5.123 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1   ; clk          ; clk         ; 1.000        ; 0.066      ; 6.188      ;
; -5.122 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3   ; clk          ; clk         ; 1.000        ; 0.028      ; 6.149      ;
; -5.121 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2   ; clk          ; clk         ; 1.000        ; 0.066      ; 6.186      ;
; -5.120 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.024      ; 6.143      ;
; -5.119 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.086      ; 6.204      ;
; -5.118 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.028      ; 6.145      ;
; -5.117 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.028      ; 6.144      ;
; -5.114 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.024      ; 6.137      ;
; -5.114 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.097      ; 6.210      ;
; -5.113 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2   ; clk          ; clk         ; 1.000        ; 0.028      ; 6.140      ;
; -5.111 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.048      ; 6.158      ;
; -5.111 ; SBCTextDisplayRGB:io2|charVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.034      ; 6.144      ;
; -5.110 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.024      ; 6.133      ;
; -5.110 ; SBCTextDisplayRGB:io2|startAddr[8] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.066      ; 6.175      ;
; -5.109 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3   ; clk          ; clk         ; 1.000        ; 0.066      ; 6.174      ;
; -5.108 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.028      ; 6.135      ;
; -5.108 ; SBCTextDisplayRGB:io2|startAddr[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.062      ; 6.169      ;
; -5.107 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.062      ; 6.168      ;
; -5.106 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2   ; clk          ; clk         ; 1.000        ; 0.028      ; 6.133      ;
; -5.105 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.066      ; 6.170      ;
; -5.104 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.048      ; 6.151      ;
; -5.104 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.098      ; 6.201      ;
; -5.104 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.066      ; 6.169      ;
; -5.102 ; SBCTextDisplayRGB:io2|startAddr[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.082      ; 6.183      ;
; -5.101 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.062      ; 6.162      ;
; -5.099 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1   ; clk          ; clk         ; 1.000        ; 0.066      ; 6.164      ;
; -5.097 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.062      ; 6.158      ;
; -5.096 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.060      ; 6.155      ;
; -5.095 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.066      ; 6.160      ;
; -5.091 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1   ; clk          ; clk         ; 1.000        ; 0.028      ; 6.118      ;
; -5.090 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.097      ; 6.186      ;
; -5.089 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.060      ; 6.148      ;
; -5.086 ; SBCTextDisplayRGB:io2|startAddr[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.076      ; 6.161      ;
; -5.085 ; SBCTextDisplayRGB:io2|startAddr[9] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.066      ; 6.150      ;
; -5.085 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3   ; clk          ; clk         ; 1.000        ; 0.066      ; 6.150      ;
; -5.084 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1   ; clk          ; clk         ; 1.000        ; 0.028      ; 6.111      ;
; -5.083 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.038      ; 6.120      ;
; -5.083 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.038      ; 6.120      ;
; -5.083 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.062      ; 6.144      ;
; -5.082 ; SBCTextDisplayRGB:io2|startAddr[7] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.062      ; 6.143      ;
; -5.082 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.059      ; 6.140      ;
; -5.081 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.066      ; 6.146      ;
; -5.080 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.066      ; 6.145      ;
; -5.078 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.038      ; 6.115      ;
; -5.077 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3   ; clk          ; clk         ; 1.000        ; 0.028      ; 6.104      ;
; -5.077 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.062      ; 6.138      ;
; -5.076 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.060      ; 6.135      ;
; -5.076 ; SBCTextDisplayRGB:io2|startAddr[7] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.082      ; 6.157      ;
; -5.075 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 1.000        ; 0.059      ; 6.133      ;
; -5.075 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.024      ; 6.098      ;
; -5.073 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.028      ; 6.100      ;
; -5.073 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.062      ; 6.134      ;
; -5.072 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.028      ; 6.099      ;
; -5.071 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.066      ; 6.136      ;
; -5.070 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3   ; clk          ; clk         ; 1.000        ; 0.028      ; 6.097      ;
; -5.070 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.076      ; 6.145      ;
; -5.070 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.076      ; 6.145      ;
; -5.069 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.034      ; 6.102      ;
; -5.069 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.024      ; 6.092      ;
; -5.068 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.060      ; 6.127      ;
; -5.068 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.024      ; 6.091      ;
; -5.066 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9 ; clk          ; clk         ; 1.000        ; 0.044      ; 6.109      ;
; -5.066 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.044      ; 6.109      ;
; -5.066 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.028      ; 6.093      ;
; -5.065 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.028      ; 6.092      ;
; -5.065 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.024      ; 6.088      ;
; -5.065 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.076      ; 6.140      ;
; -5.063 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.059      ; 6.121      ;
; -5.063 ; SBCTextDisplayRGB:io2|startAddr[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2   ; clk          ; clk         ; 1.000        ; 0.066      ; 6.128      ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                          ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.604 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.629      ;
; -4.587 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.614      ;
; -4.538 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.558      ;
; -4.536 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.556      ;
; -4.527 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|A[2]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.043     ; 4.516      ;
; -4.527 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|A[1]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.043     ; 4.516      ;
; -4.527 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|A[7]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.043     ; 4.516      ;
; -4.522 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.580      ;
; -4.505 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 5.565      ;
; -4.503 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.529      ;
; -4.500 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.526      ;
; -4.499 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.522      ;
; -4.491 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.518      ;
; -4.489 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.516      ;
; -4.485 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.523      ;
; -4.485 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.543      ;
; -4.484 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.542      ;
; -4.482 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.505      ;
; -4.481 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.504      ;
; -4.480 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.503      ;
; -4.478 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.501      ;
; -4.475 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.513      ;
; -4.474 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.500      ;
; -4.470 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.496      ;
; -4.468 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.508      ;
; -4.468 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 5.528      ;
; -4.467 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 5.527      ;
; -4.464 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|A[2]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.043     ; 4.453      ;
; -4.464 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|A[1]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.043     ; 4.453      ;
; -4.464 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|A[7]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.043     ; 4.453      ;
; -4.463 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|A[2]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.076     ; 4.419      ;
; -4.463 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|A[1]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.076     ; 4.419      ;
; -4.463 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|A[7]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.076     ; 4.419      ;
; -4.460 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.480      ;
; -4.459 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.479      ;
; -4.458 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.498      ;
; -4.456 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.509      ;
; -4.454 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.507      ;
; -4.451 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.474      ;
; -4.450 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.473      ;
; -4.446 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.507      ;
; -4.441 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.464      ;
; -4.441 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.464      ;
; -4.441 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.464      ;
; -4.432 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.490      ;
; -4.429 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 5.492      ;
; -4.426 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.450      ;
; -4.421 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.480      ;
; -4.419 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.452      ;
; -4.419 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.472      ;
; -4.418 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.471      ;
; -4.418 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.477      ;
; -4.417 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.450      ;
; -4.417 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.473      ;
; -4.417 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.470      ;
; -4.416 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.439      ;
; -4.416 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.469      ;
; -4.415 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 5.475      ;
; -4.414 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.437      ;
; -4.414 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.437      ;
; -4.413 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|A[2]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.043     ; 4.402      ;
; -4.413 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|A[1]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.043     ; 4.402      ;
; -4.413 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|A[7]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.043     ; 4.402      ;
; -4.409 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.442      ;
; -4.409 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 5.469      ;
; -4.407 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.440      ;
; -4.407 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 5.467      ;
; -4.401 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.459      ;
; -4.400 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.456      ;
; -4.399 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.455      ;
; -4.398 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.454      ;
; -4.396 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.452      ;
; -4.393 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|A[2]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.043     ; 4.382      ;
; -4.393 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|A[1]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.043     ; 4.382      ;
; -4.393 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|A[7]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.043     ; 4.382      ;
; -4.392 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.451      ;
; -4.389 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.409      ;
; -4.389 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.409      ;
; -4.389 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.409      ;
; -4.388 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.408      ;
; -4.388 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.447      ;
; -4.384 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 5.444      ;
; -4.384 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.423      ;
; -4.384 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.443      ;
; -4.383 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.406      ;
; -4.383 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.442      ;
; -4.383 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.430      ;
; -4.381 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.407      ;
; -4.381 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.404      ;
; -4.381 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.420      ;
; -4.381 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.440      ;
; -4.380 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.439      ;
; -4.380 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.416      ;
; -4.380 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.436      ;
; -4.380 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.436      ;
; -4.379 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.435      ;
; -4.378 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.431      ;
; -4.378 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.434      ;
; -4.377 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.430      ;
; -4.377 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|A[2]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.043     ; 4.366      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdClock'                                                                                                                                            ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -2.321 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.243     ; 1.610      ;
; -2.321 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.243     ; 1.610      ;
; -2.321 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.243     ; 1.610      ;
; -2.321 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.243     ; 1.610      ;
; -2.321 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.243     ; 1.610      ;
; -2.321 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.243     ; 1.610      ;
; -2.304 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.242     ; 1.594      ;
; -2.304 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.242     ; 1.594      ;
; -2.238 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.236     ; 1.534      ;
; -2.182 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.806     ; 1.908      ;
; -2.182 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.806     ; 1.908      ;
; -2.182 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.806     ; 1.908      ;
; -2.182 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.806     ; 1.908      ;
; -2.182 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.806     ; 1.908      ;
; -2.182 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.806     ; 1.908      ;
; -2.164 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.805     ; 1.891      ;
; -2.164 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.805     ; 1.891      ;
; -2.152 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.237     ; 1.447      ;
; -2.152 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.237     ; 1.447      ;
; -2.152 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.237     ; 1.447      ;
; -2.152 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.237     ; 1.447      ;
; -2.152 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.237     ; 1.447      ;
; -2.152 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.237     ; 1.447      ;
; -2.152 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.237     ; 1.447      ;
; -2.152 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.237     ; 1.447      ;
; -2.152 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.237     ; 1.447      ;
; -2.151 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.236     ; 1.447      ;
; -2.151 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.236     ; 1.447      ;
; -2.151 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.236     ; 1.447      ;
; -2.151 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.236     ; 1.447      ;
; -2.151 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.236     ; 1.447      ;
; -2.151 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.236     ; 1.447      ;
; -2.151 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.236     ; 1.447      ;
; -2.067 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.808     ; 1.791      ;
; -2.067 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.808     ; 1.791      ;
; -2.067 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.808     ; 1.791      ;
; -2.067 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.808     ; 1.791      ;
; -2.003 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.239     ; 1.296      ;
; -1.941 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.244     ; 1.229      ;
; -1.928 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.245     ; 1.215      ;
; -1.892 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.807     ; 1.617      ;
; -1.856 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.250     ; 1.138      ;
; -1.849 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.799     ; 1.582      ;
; -1.815 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.807     ; 1.540      ;
; -1.814 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.807     ; 1.539      ;
; -1.814 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.807     ; 1.539      ;
; -1.814 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.807     ; 1.539      ;
; -1.813 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.807     ; 1.538      ;
; -1.770 ; sd_controller:sd1|din_latched[0]  ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.239     ; 1.063      ;
; -1.763 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.800     ; 1.495      ;
; -1.763 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.800     ; 1.495      ;
; -1.763 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.800     ; 1.495      ;
; -1.763 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.800     ; 1.495      ;
; -1.763 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.800     ; 1.495      ;
; -1.763 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.800     ; 1.495      ;
; -1.763 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.800     ; 1.495      ;
; -1.763 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.800     ; 1.495      ;
; -1.763 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.800     ; 1.495      ;
; -1.678 ; sd_controller:sd1|din_latched[3]  ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.236     ; 0.974      ;
; -1.616 ; sd_controller:sd1|din_latched[7]  ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.236     ; 0.912      ;
; -1.531 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.806     ; 1.257      ;
; -1.462 ; sd_controller:sd1|address[24]     ; sd_controller:sd1|cmd_out[32]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.237     ; 0.757      ;
; -1.453 ; sd_controller:sd1|address[9]      ; sd_controller:sd1|cmd_out[17]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.213     ; 0.772      ;
; -1.445 ; sd_controller:sd1|address[26]     ; sd_controller:sd1|cmd_out[34]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.237     ; 0.740      ;
; -1.441 ; sd_controller:sd1|address[22]     ; sd_controller:sd1|cmd_out[30]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.237     ; 0.736      ;
; -1.437 ; sd_controller:sd1|din_latched[6]  ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.236     ; 0.733      ;
; -1.434 ; sd_controller:sd1|address[27]     ; sd_controller:sd1|cmd_out[35]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.237     ; 0.729      ;
; -1.426 ; sd_controller:sd1|din_latched[2]  ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.236     ; 0.722      ;
; -1.426 ; sd_controller:sd1|address[19]     ; sd_controller:sd1|cmd_out[27]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.237     ; 0.721      ;
; -1.424 ; sd_controller:sd1|din_latched[1]  ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.236     ; 0.720      ;
; -1.423 ; sd_controller:sd1|din_latched[4]  ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.236     ; 0.719      ;
; -1.418 ; sd_controller:sd1|address[31]     ; sd_controller:sd1|cmd_out[39]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.237     ; 0.713      ;
; -1.414 ; sd_controller:sd1|address[23]     ; sd_controller:sd1|cmd_out[31]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.237     ; 0.709      ;
; -1.413 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 2.439      ;
; -1.413 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 2.439      ;
; -1.413 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 2.439      ;
; -1.413 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 2.439      ;
; -1.413 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 2.439      ;
; -1.413 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 2.439      ;
; -1.399 ; sd_controller:sd1|block_write     ; sd_controller:sd1|block_start_ack               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.234     ; 0.697      ;
; -1.395 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.005     ; 2.422      ;
; -1.395 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.005     ; 2.422      ;
; -1.356 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.388      ;
; -1.356 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.388      ;
; -1.356 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.388      ;
; -1.356 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.388      ;
; -1.356 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.388      ;
; -1.356 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.388      ;
; -1.350 ; sd_controller:sd1|block_read      ; sd_controller:sd1|block_start_ack               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.234     ; 0.648      ;
; -1.349 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|sd_read_flag                  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.802     ; 1.079      ;
; -1.338 ; sd_controller:sd1|address[10]     ; sd_controller:sd1|cmd_out[18]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.234     ; 0.636      ;
; -1.338 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.371      ;
; -1.338 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.371      ;
; -1.337 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[18]                   ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 2.367      ;
; -1.337 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[19]                   ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 2.367      ;
; -1.337 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[20]                   ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 2.367      ;
; -1.337 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[21]                   ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 2.367      ;
; -1.337 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[22]                   ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 2.367      ;
; -1.337 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[23]                   ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 2.367      ;
; -1.337 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|cmd_out[24]                   ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 2.367      ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                                 ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                 ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.848 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~137           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.376     ; 2.004      ;
; -1.776 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.376     ; 1.932      ;
; -1.766 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~79            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.375     ; 1.923      ;
; -1.766 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~82            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.375     ; 1.923      ;
; -1.766 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~78            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.375     ; 1.923      ;
; -1.766 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~80            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.375     ; 1.923      ;
; -1.758 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~137           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.361     ; 1.929      ;
; -1.747 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~137           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.377     ; 1.902      ;
; -1.746 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~96            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.899      ;
; -1.686 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.361     ; 1.857      ;
; -1.676 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~79            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.360     ; 1.848      ;
; -1.676 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~82            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.360     ; 1.848      ;
; -1.676 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~78            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.360     ; 1.848      ;
; -1.676 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~80            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.360     ; 1.848      ;
; -1.675 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.377     ; 1.830      ;
; -1.665 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~42            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.818      ;
; -1.665 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~44            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.818      ;
; -1.665 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~79            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.376     ; 1.821      ;
; -1.665 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~82            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.376     ; 1.821      ;
; -1.665 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~78            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.376     ; 1.821      ;
; -1.665 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~80            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.376     ; 1.821      ;
; -1.656 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~96            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.364     ; 1.824      ;
; -1.646 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~81            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.799      ;
; -1.646 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~84            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.799      ;
; -1.645 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~96            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.797      ;
; -1.638 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~117           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.790      ;
; -1.633 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxInPointer[0]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.378     ; 1.787      ;
; -1.633 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxInPointer[1]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.378     ; 1.787      ;
; -1.633 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxInPointer[3]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.378     ; 1.787      ;
; -1.633 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxInPointer[4]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.378     ; 1.787      ;
; -1.633 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxInPointer[5]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.378     ; 1.787      ;
; -1.633 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxInPointer[2]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.378     ; 1.787      ;
; -1.624 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~77            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.381     ; 1.775      ;
; -1.624 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~83            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.381     ; 1.775      ;
; -1.607 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~25            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.376     ; 1.763      ;
; -1.607 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~27            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.376     ; 1.763      ;
; -1.607 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~28            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.376     ; 1.763      ;
; -1.603 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~136           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.389     ; 1.746      ;
; -1.590 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~47            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.375     ; 1.747      ;
; -1.590 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~55            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.737      ;
; -1.590 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~58            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.737      ;
; -1.590 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~50            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.375     ; 1.747      ;
; -1.590 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~53            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.737      ;
; -1.590 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~45            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.375     ; 1.747      ;
; -1.590 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~46            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.375     ; 1.747      ;
; -1.590 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~54            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.737      ;
; -1.590 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~48            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.375     ; 1.747      ;
; -1.590 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~56            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.737      ;
; -1.590 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~49            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.375     ; 1.747      ;
; -1.590 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~57            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.737      ;
; -1.590 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~59            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.737      ;
; -1.590 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~51            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.375     ; 1.747      ;
; -1.590 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~52            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.375     ; 1.747      ;
; -1.590 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~60            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.737      ;
; -1.575 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~42            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.364     ; 1.743      ;
; -1.575 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~44            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.364     ; 1.743      ;
; -1.566 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[7] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.376     ; 1.722      ;
; -1.566 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.376     ; 1.722      ;
; -1.566 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.376     ; 1.722      ;
; -1.566 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.376     ; 1.722      ;
; -1.566 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.376     ; 1.722      ;
; -1.566 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.376     ; 1.722      ;
; -1.566 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.376     ; 1.722      ;
; -1.564 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~42            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.716      ;
; -1.564 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~44            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.716      ;
; -1.556 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~81            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.364     ; 1.724      ;
; -1.556 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~84            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.364     ; 1.724      ;
; -1.548 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~117           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.365     ; 1.715      ;
; -1.545 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~81            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.697      ;
; -1.545 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~84            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.697      ;
; -1.543 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[0]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.363     ; 1.712      ;
; -1.543 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[1]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.363     ; 1.712      ;
; -1.543 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[3]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.363     ; 1.712      ;
; -1.543 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[4]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.363     ; 1.712      ;
; -1.543 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[5]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.363     ; 1.712      ;
; -1.543 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxInPointer[2]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.363     ; 1.712      ;
; -1.541 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~23            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.378     ; 1.695      ;
; -1.541 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~95            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.693      ;
; -1.541 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~26            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.378     ; 1.695      ;
; -1.541 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~98            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.693      ;
; -1.541 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~21            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.378     ; 1.695      ;
; -1.541 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~93            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.693      ;
; -1.541 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~94            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.693      ;
; -1.541 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~22            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.378     ; 1.695      ;
; -1.541 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~24            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.378     ; 1.695      ;
; -1.541 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~97            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.693      ;
; -1.541 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~99            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.693      ;
; -1.541 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~100           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.693      ;
; -1.537 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~117           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.381     ; 1.688      ;
; -1.534 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~77            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.366     ; 1.700      ;
; -1.534 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~83            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.366     ; 1.700      ;
; -1.532 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[0]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.685      ;
; -1.532 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[1]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.685      ;
; -1.532 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[3]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.685      ;
; -1.532 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[4]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.685      ;
; -1.532 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[5]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.685      ;
; -1.532 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[2]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.685      ;
; -1.531 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~15            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.376     ; 1.687      ;
; -1.531 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~31            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.377     ; 1.686      ;
; -1.531 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~18            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.376     ; 1.687      ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -1.476 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.574     ; 1.934      ;
; -1.457 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 2.032      ;
; -1.452 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.456     ; 2.028      ;
; -1.447 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 1.728      ;
; -1.388 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.574     ; 1.846      ;
; -1.382 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.455     ; 1.959      ;
; -1.380 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_read_flag       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.269     ; 1.643      ;
; -1.366 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.456     ; 1.942      ;
; -1.361 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 1.642      ;
; -1.323 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.898      ;
; -1.321 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.530     ; 1.823      ;
; -1.288 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.551     ; 1.769      ;
; -1.276 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.662     ; 1.646      ;
; -1.274 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.662     ; 1.644      ;
; -1.241 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.455     ; 1.818      ;
; -1.235 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.530     ; 1.737      ;
; -1.234 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.530     ; 1.736      ;
; -1.232 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.530     ; 1.734      ;
; -1.229 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.662     ; 1.599      ;
; -1.219 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.459     ; 1.792      ;
; -1.202 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.458     ; 1.776      ;
; -1.199 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.459     ; 1.772      ;
; -1.196 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.662     ; 1.566      ;
; -1.188 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.458     ; 1.762      ;
; -1.174 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.458     ; 1.748      ;
; -1.166 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.459     ; 1.739      ;
; -1.157 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.648     ; 1.541      ;
; -1.149 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.459     ; 1.722      ;
; -1.148 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.530     ; 1.650      ;
; -1.146 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.530     ; 1.648      ;
; -1.146 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.648     ; 1.530      ;
; -1.128 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.662     ; 1.498      ;
; -1.122 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.459     ; 1.695      ;
; -1.113 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.551     ; 1.594      ;
; -1.103 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.550     ; 1.585      ;
; -1.101 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.662     ; 1.471      ;
; -1.096 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.459     ; 1.669      ;
; -1.039 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.458     ; 1.613      ;
; -1.035 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.505     ; 1.062      ;
; -1.035 ; T80s:cpu1|T80:u0|A[0]                  ; n_RomActive                            ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.495     ; 1.072      ;
; -1.017 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.550     ; 1.499      ;
; -0.996 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.456     ; 1.572      ;
; -0.980 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.456     ; 1.556      ;
; -0.980 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.456     ; 1.556      ;
; -0.975 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.550     ; 1.457      ;
; -0.966 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.529     ; 0.969      ;
; -0.956 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.456     ; 1.532      ;
; -0.938 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.505     ; 0.965      ;
; -0.905 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.458     ; 1.479      ;
; -0.888 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.505     ; 0.915      ;
; -0.859 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.458     ; 1.433      ;
; -0.843 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.530     ; 1.345      ;
; -0.841 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.530     ; 1.343      ;
; -0.840 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.530     ; 1.342      ;
; -0.823 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.371      ; 1.726      ;
; -0.823 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.371      ; 1.726      ;
; -0.823 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.371      ; 1.726      ;
; -0.823 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.371      ; 1.726      ;
; -0.823 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.371      ; 1.726      ;
; -0.823 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.371      ; 1.726      ;
; -0.823 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.371      ; 1.726      ;
; -0.821 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.370      ; 1.723      ;
; -0.802 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.751     ; 1.083      ;
; -0.782 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.357      ;
; -0.782 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.357      ;
; -0.782 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.357      ;
; -0.782 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.357      ;
; -0.782 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.357      ;
; -0.782 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.357      ;
; -0.766 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.341      ;
; -0.766 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.341      ;
; -0.766 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.341      ;
; -0.766 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.341      ;
; -0.766 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.341      ;
; -0.766 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.341      ;
; -0.736 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[9]           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.541      ; 1.809      ;
; -0.729 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_write_flag      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.576      ; 1.837      ;
; -0.704 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.279      ;
; -0.704 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.279      ;
; -0.704 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.279      ;
; -0.704 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.279      ;
; -0.704 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.279      ;
; -0.704 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.279      ;
; -0.703 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|block_write          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.571      ; 1.806      ;
; -0.703 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|block_read           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.571      ; 1.806      ;
; -0.692 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.061     ; 1.163      ;
; -0.690 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.265      ;
; -0.690 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.265      ;
; -0.690 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.265      ;
; -0.690 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.265      ;
; -0.690 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.265      ;
; -0.690 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.265      ;
; -0.677 ; T80s:cpu1|T80:u0|DO[2]                 ; sd_controller:sd1|block_write          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.551      ; 1.760      ;
; -0.677 ; T80s:cpu1|T80:u0|DO[2]                 ; sd_controller:sd1|block_read           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.551      ; 1.760      ;
; -0.675 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.455     ; 1.252      ;
; -0.649 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.224      ;
; -0.649 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.224      ;
; -0.649 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.224      ;
; -0.649 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.224      ;
; -0.649 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.457     ; 1.224      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                               ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.305 ; serialClkCount[15]                     ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 1.407      ; 0.395      ;
; -0.805 ; serialClkCount[15]                     ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 1.407      ; 0.395      ;
; -0.508 ; T80s:cpu1|IORQ_n                       ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.423      ; 1.208      ;
; -0.382 ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.915      ; 0.671      ;
; -0.380 ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.915      ; 0.673      ;
; -0.252 ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.735      ; 0.621      ;
; -0.251 ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.735      ; 0.622      ;
; -0.251 ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 0.805      ;
; -0.207 ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 0.849      ;
; -0.205 ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.680      ; 0.613      ;
; -0.203 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.519      ;
; -0.203 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.519      ;
; -0.203 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.519      ;
; -0.203 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.519      ;
; -0.203 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.519      ;
; -0.203 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.519      ;
; -0.203 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.519      ;
; -0.203 ; T80s:cpu1|IORQ_n                       ; OUT_LATCH:latchIO|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.429      ; 1.519      ;
; -0.193 ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.680      ; 0.625      ;
; -0.147 ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.910      ; 0.901      ;
; -0.131 ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.738      ; 0.745      ;
; -0.123 ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.738      ; 0.753      ;
; -0.114 ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.730      ; 0.754      ;
; -0.084 ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 0.978      ;
; -0.072 ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.925      ; 0.991      ;
; -0.069 ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.675      ; 0.744      ;
; -0.068 ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.683      ; 0.753      ;
; -0.062 ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.910      ; 0.986      ;
; -0.058 ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.675      ; 0.755      ;
; -0.031 ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.738      ; 0.845      ;
; -0.028 ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.916      ; 1.026      ;
; -0.019 ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 1.037      ;
; -0.008 ; T80s:cpu1|IORQ_n                       ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.423      ; 1.208      ;
; -0.005 ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.902      ; 1.035      ;
; 0.005  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.910      ; 1.053      ;
; 0.010  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.915      ; 1.063      ;
; 0.027  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.730      ; 0.895      ;
; 0.035  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 1.095      ;
; 0.053  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 1.113      ;
; 0.059  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 1.121      ;
; 0.067  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.925      ; 1.130      ;
; 0.082  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.742      ; 0.962      ;
; 0.098  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.744      ; 0.980      ;
; 0.100  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.745      ; 0.983      ;
; 0.106  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.734      ; 0.978      ;
; 0.113  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.916      ; 1.167      ;
; 0.125  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.916      ; 1.179      ;
; 0.125  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.745      ; 1.008      ;
; 0.131  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 1.195      ;
; 0.133  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.721      ; 0.992      ;
; 0.133  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 1.201      ;
; 0.134  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 1.190      ;
; 0.137  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.901      ; 1.176      ;
; 0.142  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.736      ; 1.016      ;
; 0.143  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.914      ; 1.195      ;
; 0.144  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.214      ;
; 0.149  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.722      ; 1.009      ;
; 0.163  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.683      ; 0.984      ;
; 0.167  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.683      ; 0.988      ;
; 0.170  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.914      ; 1.222      ;
; 0.176  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.683      ; 0.997      ;
; 0.188  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.902      ; 1.228      ;
; 0.195  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.901      ; 1.234      ;
; 0.195  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 1.251      ;
; 0.204  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 1.276      ;
; 0.215  ; SBCTextDisplayRGB:io2|vActive          ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|hActive          ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[10] ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[11] ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[12] ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[13] ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[14] ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[15] ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[16] ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[17] ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[18] ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[19] ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[20] ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[21] ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[22] ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[23] ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[24] ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]   ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]   ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]   ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Num           ; SBCTextDisplayRGB:io2|ps2Num                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3] ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Scroll        ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWRParity       ; SBCTextDisplayRGB:io2|kbWRParity                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Caps          ; SBCTextDisplayRGB:io2|ps2Caps                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -0.739 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 1.011      ; 0.424      ;
; -0.328 ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.236      ; 0.560      ;
; -0.315 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.530      ; 0.367      ;
; -0.315 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.530      ; 0.367      ;
; -0.315 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.530      ; 0.367      ;
; -0.285 ; bufferedUART:io1|rxBuffer~103          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.397      ; 0.764      ;
; -0.280 ; bufferedUART:io1|rxBuffer~66           ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.393      ; 0.765      ;
; -0.244 ; bufferedUART:io1|rxBuffer~97           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.398      ; 0.806      ;
; -0.243 ; SBCTextDisplayRGB:io2|kbBuffer~64      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.841      ; 0.750      ;
; -0.220 ; bufferedUART:io1|rxBuffer~106          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.397      ; 0.829      ;
; -0.207 ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.853      ; 0.798      ;
; -0.206 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.457      ; 0.403      ;
; -0.191 ; SBCTextDisplayRGB:io2|kbBuffer~37      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.737      ; 0.698      ;
; -0.190 ; bufferedUART:io1|rxBuffer~75           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.397      ; 0.859      ;
; -0.172 ; bufferedUART:io1|rxBuffer~73           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.397      ; 0.877      ;
; -0.171 ; bufferedUART:io1|rxBuffer~136          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.406      ; 0.887      ;
; -0.171 ; bufferedUART:io1|rxBuffer~107          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.398      ; 0.879      ;
; -0.169 ; bufferedUART:io1|rxBuffer~111          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.397      ; 0.880      ;
; -0.161 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.530      ; 0.521      ;
; -0.152 ; bufferedUART:io1|rxBuffer~122          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.402      ; 0.902      ;
; -0.138 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[0]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.018      ; 1.032      ;
; -0.130 ; bufferedUART:io1|rxBuffer~69           ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.398      ; 0.920      ;
; -0.129 ; bufferedUART:io1|rxBuffer~96           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.396      ; 0.919      ;
; -0.124 ; SBCTextDisplayRGB:io2|kbBuffer~30      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.743      ; 0.771      ;
; -0.119 ; bufferedUART:io1|rxBuffer~114          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.397      ; 0.930      ;
; -0.118 ; bufferedUART:io1|rxBuffer~121          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.403      ; 0.937      ;
; -0.117 ; SBCTextDisplayRGB:io2|kbBuffer~48      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.732      ; 0.767      ;
; -0.117 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[1]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.020      ; 1.055      ;
; -0.116 ; SBCTextDisplayRGB:io2|kbBuffer~66      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.744      ; 0.780      ;
; -0.115 ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.730      ; 0.767      ;
; -0.114 ; bufferedUART:io1|rxBuffer~67           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.394      ; 0.932      ;
; -0.105 ; bufferedUART:io1|rxBuffer~119          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.402      ; 0.949      ;
; -0.096 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.408      ; 0.964      ;
; -0.093 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[10]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.785      ; 1.344      ;
; -0.093 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[11]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.785      ; 1.344      ;
; -0.093 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[12]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.785      ; 1.344      ;
; -0.093 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[13]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.785      ; 1.344      ;
; -0.093 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[14]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.785      ; 1.344      ;
; -0.093 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[15]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.785      ; 1.344      ;
; -0.093 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[16]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.785      ; 1.344      ;
; -0.091 ; bufferedUART:io1|rxBuffer~137          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.394      ; 0.955      ;
; -0.088 ; SBCTextDisplayRGB:io2|kbBuffer~27      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.742      ; 0.806      ;
; -0.088 ; bufferedUART:io1|rxBuffer~63           ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.393      ; 0.957      ;
; -0.087 ; bufferedUART:io1|rxBuffer~129          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.406      ; 0.971      ;
; -0.085 ; SBCTextDisplayRGB:io2|kbBuffer~28      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.743      ; 0.810      ;
; -0.084 ; bufferedUART:io1|rxBuffer~72           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.396      ; 0.964      ;
; -0.080 ; SBCTextDisplayRGB:io2|kbBuffer~31      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.757      ; 0.829      ;
; -0.077 ; SBCTextDisplayRGB:io2|kbBuffer~17      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.756      ; 0.831      ;
; -0.077 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.457      ; 0.532      ;
; -0.076 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.457      ; 0.533      ;
; -0.074 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.457      ; 0.535      ;
; -0.073 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[2]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.016      ; 1.095      ;
; -0.073 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[5]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.016      ; 1.095      ;
; -0.073 ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[3]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.016      ; 1.095      ;
; -0.072 ; SBCTextDisplayRGB:io2|kbBuffer~25      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.653      ; 0.733      ;
; -0.065 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.457      ; 0.544      ;
; -0.064 ; SBCTextDisplayRGB:io2|kbBuffer~51      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.732      ; 0.820      ;
; -0.062 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.457      ; 0.547      ;
; -0.053 ; bufferedUART:io1|rxBuffer~105          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.398      ; 0.997      ;
; -0.048 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.871      ; 0.975      ;
; -0.033 ; bufferedUART:io1|rxBuffer~51           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.393      ; 1.012      ;
; -0.032 ; bufferedUART:io1|rxBuffer~115          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.398      ; 1.018      ;
; -0.028 ; bufferedUART:io1|rxBuffer~34           ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.394      ; 1.018      ;
; -0.018 ; SBCTextDisplayRGB:io2|kbBuffer~50      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.843      ; 0.977      ;
; -0.015 ; bufferedUART:io1|rxBuffer~54           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.406      ; 1.043      ;
; -0.013 ; bufferedUART:io1|rxBuffer~131          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.406      ; 1.045      ;
; -0.011 ; bufferedUART:io1|rxBuffer~99           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.398      ; 1.039      ;
; -0.010 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.850      ; 0.992      ;
; -0.007 ; bufferedUART:io1|rxBuffer~104          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.397      ; 1.042      ;
; -0.006 ; bufferedUART:io1|rxBuffer~139          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.406      ; 1.052      ;
; 0.005  ; bufferedUART:io1|rxBuffer~37           ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.396      ; 1.053      ;
; 0.010  ; bufferedUART:io1|rxBuffer~94           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.401      ; 1.063      ;
; 0.011  ; SBCTextDisplayRGB:io2|kbBuffer~23      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.743      ; 0.906      ;
; 0.011  ; bufferedUART:io1|rxBuffer~43           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.395      ; 1.058      ;
; 0.016  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[4]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.017      ; 1.185      ;
; 0.016  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[6]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 1.017      ; 1.185      ;
; 0.018  ; bufferedUART:io1|rxInPointer[1]        ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.397      ; 1.067      ;
; 0.018  ; bufferedUART:io1|rxBuffer~80           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.392      ; 1.062      ;
; 0.028  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[10]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.785      ; 1.465      ;
; 0.028  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[11]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.785      ; 1.465      ;
; 0.028  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[12]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.785      ; 1.465      ;
; 0.028  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[13]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.785      ; 1.465      ;
; 0.028  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[14]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.785      ; 1.465      ;
; 0.028  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[15]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.785      ; 1.465      ;
; 0.028  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[16]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.785      ; 1.465      ;
; 0.033  ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.851      ; 1.036      ;
; 0.033  ; SBCTextDisplayRGB:io2|kbBuffer~24      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.757      ; 0.942      ;
; 0.042  ; bufferedUART:io1|rxBuffer~78           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.396      ; 1.090      ;
; 0.044  ; SBCTextDisplayRGB:io2|kbBuffer~41      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.732      ; 0.928      ;
; 0.052  ; sd_controller:sd1|block_write          ; sd_controller:sd1|block_write          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.163      ; 0.367      ;
; 0.052  ; sd_controller:sd1|block_read           ; sd_controller:sd1|block_read           ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.163      ; 0.367      ;
; 0.053  ; bufferedUART:io1|rxBuffer~100          ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.400      ; 1.105      ;
; 0.056  ; bufferedUART:io1|rxBuffer~55           ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.402      ; 1.110      ;
; 0.062  ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.457      ; 0.671      ;
; 0.063  ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.457      ; 0.672      ;
; 0.063  ; bufferedUART:io1|rxBuffer~39           ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.394      ; 1.109      ;
; 0.067  ; bufferedUART:io1|rxBuffer~135          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.405      ; 1.124      ;
; 0.069  ; bufferedUART:io1|rxInPointer[0]        ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.397      ; 1.118      ;
; 0.075  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.457      ; 0.684      ;
; 0.075  ; bufferedUART:io1|rxBuffer~70           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.400      ; 1.127      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                   ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; -0.189 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.619      ; 1.723      ;
; -0.045 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.619      ; 1.867      ;
; -0.044 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.619      ; 1.868      ;
; -0.043 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.630      ; 1.880      ;
; -0.043 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.619      ; 1.869      ;
; 0.036  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.630      ; 1.959      ;
; 0.064  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.619      ; 1.976      ;
; 0.121  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.619      ; 2.033      ;
; 0.123  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[4]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.630      ; 2.046      ;
; 0.123  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.619      ; 2.035      ;
; 0.135  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.629      ; 2.057      ;
; 0.156  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.629      ; 2.078      ;
; 0.196  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.619      ; 2.108      ;
; 0.197  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[5]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.630      ; 2.120      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.392      ;
; 0.247  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.399      ;
; 0.250  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.402      ;
; 0.265  ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrC[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.417      ;
; 0.294  ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.446      ;
; 0.303  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.629      ; 2.225      ;
; 0.311  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.619      ; 1.723      ;
; 0.329  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.481      ;
; 0.330  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.482      ;
; 0.331  ; T80s:cpu1|T80:u0|F[3]                     ; T80s:cpu1|T80:u0|Fp[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.483      ;
; 0.337  ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.489      ;
; 0.339  ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.491      ;
; 0.341  ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.493      ;
; 0.344  ; T80s:cpu1|T80:u0|F[0]                     ; T80s:cpu1|T80:u0|Fp[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.496      ;
; 0.351  ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.503      ;
; 0.358  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.361  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.364  ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|DI_Reg[5]            ; sdClock          ; cpuClock    ; 0.000        ; 0.495      ; 1.013      ;
; 0.367  ; T80s:cpu1|T80:u0|BusB[0]                  ; T80s:cpu1|T80:u0|DO[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.373  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.526      ;
; 0.387  ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrA_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.539      ;
; 0.388  ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.540      ;
; 0.391  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.543      ;
; 0.392  ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.544      ;
; 0.394  ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.546      ;
; 0.399  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[6]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.629      ; 2.321      ;
; 0.400  ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.552      ;
; 0.405  ; sd_controller:sd1|dout[4]                 ; T80s:cpu1|DI_Reg[4]            ; sdClock          ; cpuClock    ; 0.000        ; 0.526      ; 1.083      ;
; 0.411  ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.563      ;
; 0.425  ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.577      ;
; 0.440  ; sd_controller:sd1|dout[0]                 ; T80s:cpu1|DI_Reg[0]            ; sdClock          ; cpuClock    ; 0.000        ; 0.513      ; 1.105      ;
; 0.449  ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.601      ;
; 0.451  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][2] ; T80s:cpu1|T80:u0|RegBusA_r[2]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.604      ;
; 0.455  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.619      ; 1.867      ;
; 0.456  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.619      ; 1.868      ;
; 0.457  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.630      ; 1.880      ;
; 0.457  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.619      ; 1.869      ;
; 0.459  ; T80s:cpu1|T80:u0|I[5]                     ; T80s:cpu1|T80:u0|A[13]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.012      ; 0.623      ;
; 0.459  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.611      ;
; 0.460  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.612      ;
; 0.461  ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|DI_Reg[6]            ; sdClock          ; cpuClock    ; 0.000        ; 0.494      ; 1.107      ;
; 0.494  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][4] ; T80s:cpu1|T80:u0|RegBusA_r[4]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.646      ;
; 0.496  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.648      ;
; 0.503  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][0] ; T80s:cpu1|T80:u0|RegBusA_r[0]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.655      ;
; 0.509  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.661      ;
; 0.517  ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|XY_Ind        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][1] ; T80s:cpu1|T80:u0|RegBusA_r[1]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.669      ;
; 0.520  ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|I[5]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.020     ; 0.652      ;
; 0.527  ; T80s:cpu1|T80:u0|IncDecZ                  ; T80s:cpu1|T80:u0|IncDecZ       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.679      ;
; 0.527  ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|T80:u0|IR[5]         ; sdClock          ; cpuClock    ; 0.000        ; 0.495      ; 1.174      ;
; 0.531  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.684      ;
; 0.536  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.630      ; 1.959      ;
; 0.536  ; T80s:cpu1|T80:u0|F[6]                     ; T80s:cpu1|T80:u0|Fp[6]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.004     ; 0.684      ;
; 0.540  ; sd_controller:sd1|dout[2]                 ; T80s:cpu1|DI_Reg[2]            ; sdClock          ; cpuClock    ; 0.000        ; 0.515      ; 1.207      ;
; 0.542  ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|RegAddrB_r[1] ; cpuClock         ; cpuClock    ; 0.000        ; 0.025      ; 0.719      ;
; 0.544  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.696      ;
; 0.545  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.697      ;
; 0.547  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|I[2]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.020     ; 0.679      ;
; 0.552  ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.705      ;
; 0.554  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.706      ;
; 0.554  ; sd_controller:sd1|dout[7]                 ; T80s:cpu1|DI_Reg[7]            ; sdClock          ; cpuClock    ; 0.000        ; 0.494      ; 1.200      ;
; 0.558  ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.013      ; 0.723      ;
; 0.564  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.619      ; 1.976      ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                ;
+--------+------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                 ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.111 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.245      ; 1.427      ;
; -0.108 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.245      ; 1.430      ;
; 0.020  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~55            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.560      ;
; 0.020  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~58            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.560      ;
; 0.020  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~53            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.560      ;
; 0.020  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~54            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.560      ;
; 0.020  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~56            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.560      ;
; 0.020  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~57            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.560      ;
; 0.020  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~59            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.560      ;
; 0.020  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~60            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.560      ;
; 0.041  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~135           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.244      ; 1.578      ;
; 0.041  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~138           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.244      ; 1.578      ;
; 0.041  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~133           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.244      ; 1.578      ;
; 0.041  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~134           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.244      ; 1.578      ;
; 0.041  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~139           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.244      ; 1.578      ;
; 0.041  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~140           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.244      ; 1.578      ;
; 0.053  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[7] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.602      ;
; 0.053  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[6] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.602      ;
; 0.053  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.602      ;
; 0.053  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.602      ;
; 0.053  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.602      ;
; 0.053  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.602      ;
; 0.053  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.602      ;
; 0.070  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~71            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.616      ;
; 0.070  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~74            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.616      ;
; 0.070  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~69            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.616      ;
; 0.070  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~70            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.616      ;
; 0.070  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~72            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.616      ;
; 0.070  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~73            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.616      ;
; 0.070  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~75            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.616      ;
; 0.070  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~76            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.616      ;
; 0.088  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~95            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.633      ;
; 0.088  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~98            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.633      ;
; 0.088  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~93            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.633      ;
; 0.088  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~94            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.633      ;
; 0.088  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~97            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.633      ;
; 0.088  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~99            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.633      ;
; 0.088  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~100           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.633      ;
; 0.122  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~136           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.658      ;
; 0.146  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~120           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.688      ;
; 0.153  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~119           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.693      ;
; 0.153  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~122           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.693      ;
; 0.153  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~118           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.693      ;
; 0.153  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~121           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.693      ;
; 0.153  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~123           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.693      ;
; 0.153  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~124           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.693      ;
; 0.162  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~111           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.707      ;
; 0.162  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~114           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.707      ;
; 0.162  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~109           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.707      ;
; 0.162  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~110           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.707      ;
; 0.162  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~112           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.707      ;
; 0.162  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~113           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.707      ;
; 0.162  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~115           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.707      ;
; 0.162  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~116           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.707      ;
; 0.164  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.245      ; 1.702      ;
; 0.164  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.245      ; 1.702      ;
; 0.164  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.245      ; 1.702      ;
; 0.164  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.245      ; 1.702      ;
; 0.164  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.245      ; 1.702      ;
; 0.164  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.245      ; 1.702      ;
; 0.164  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.245      ; 1.702      ;
; 0.169  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~63            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.718      ;
; 0.169  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~66            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.718      ;
; 0.169  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~61            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.718      ;
; 0.169  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~62            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.718      ;
; 0.169  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~64            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.718      ;
; 0.169  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~65            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.718      ;
; 0.169  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~67            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.718      ;
; 0.169  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~68            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.718      ;
; 0.175  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~31            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.723      ;
; 0.175  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~34            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.723      ;
; 0.175  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~29            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.723      ;
; 0.175  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~30            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.723      ;
; 0.175  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~32            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.723      ;
; 0.175  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~33            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.723      ;
; 0.175  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~35            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.723      ;
; 0.175  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~36            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.723      ;
; 0.177  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~39            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.725      ;
; 0.177  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~37            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.725      ;
; 0.177  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~38            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.725      ;
; 0.177  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~40            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.725      ;
; 0.177  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~41            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.725      ;
; 0.177  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~43            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.725      ;
; 0.181  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~15            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.730      ;
; 0.181  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~18            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.730      ;
; 0.181  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~13            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.730      ;
; 0.181  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~14            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.730      ;
; 0.181  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~16            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.730      ;
; 0.181  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~17            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.730      ;
; 0.181  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~19            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.730      ;
; 0.181  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~20            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.730      ;
; 0.192  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~23            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.739      ;
; 0.192  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~26            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.739      ;
; 0.192  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~21            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.739      ;
; 0.192  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~22            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.739      ;
; 0.192  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~24            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.739      ;
; 0.207  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~87            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.756      ;
; 0.207  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~90            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.756      ;
; 0.207  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~85            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.756      ;
; 0.207  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~86            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.756      ;
+--------+------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.242 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.399      ;
; 0.252 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[48]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.404      ;
; 0.324 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.477      ;
; 0.327 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.342 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|return_state.write_block_wait ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.494      ;
; 0.346 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.498      ;
; 0.350 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.502      ;
; 0.361 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.517      ;
; 0.369 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.523      ;
; 0.375 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.530      ;
; 0.399 ; sd_controller:sd1|cmd_out[16]                   ; sd_controller:sd1|cmd_out[17]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.551      ;
; 0.399 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.551      ;
; 0.400 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.552      ;
; 0.404 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.556      ;
; 0.409 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.410 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.562      ;
; 0.411 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.564      ;
; 0.413 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.565      ;
; 0.413 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.565      ;
; 0.414 ; sd_controller:sd1|cmd_out[26]                   ; sd_controller:sd1|cmd_out[27]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.566      ;
; 0.414 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.566      ;
; 0.441 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.594      ;
; 0.441 ; sd_controller:sd1|led_on_count[7]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.593      ;
; 0.444 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; 0.004      ; 0.600      ;
; 0.446 ; sd_controller:sd1|led_on_count[7]               ; sd_controller:sd1|led_on_count[7]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.598      ;
; 0.453 ; sd_controller:sd1|state.cmd0                    ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.605      ;
; 0.456 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.608      ;
; 0.457 ; sd_controller:sd1|state.write_block_cmd         ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.610      ;
; 0.458 ; sd_controller:sd1|state.write_block_cmd         ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.611      ;
; 0.464 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.616      ;
; 0.472 ; sd_controller:sd1|state.read_block_cmd          ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.625      ;
; 0.472 ; sd_controller:sd1|state.read_block_cmd          ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.625      ;
; 0.475 ; sd_controller:sd1|state.cmd0                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; -0.004     ; 0.623      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.375 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.387     ; 1.520      ;
; -1.375 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.387     ; 1.520      ;
; -1.375 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.387     ; 1.520      ;
; -1.375 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.387     ; 1.520      ;
; -1.375 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.387     ; 1.520      ;
; -1.364 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.386     ; 1.510      ;
; -1.364 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.386     ; 1.510      ;
; -1.364 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.386     ; 1.510      ;
; -1.364 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.386     ; 1.510      ;
; -1.364 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.386     ; 1.510      ;
; -1.364 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.386     ; 1.510      ;
; -1.336 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.480      ;
; -1.336 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.480      ;
; -1.336 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.480      ;
; -1.336 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.480      ;
; -1.336 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.388     ; 1.480      ;
; -1.326 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.372     ; 1.486      ;
; -1.326 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.372     ; 1.486      ;
; -1.326 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.372     ; 1.486      ;
; -1.326 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.372     ; 1.486      ;
; -1.326 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.372     ; 1.486      ;
; -1.325 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.387     ; 1.470      ;
; -1.325 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.387     ; 1.470      ;
; -1.325 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.387     ; 1.470      ;
; -1.325 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.387     ; 1.470      ;
; -1.325 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.387     ; 1.470      ;
; -1.325 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.387     ; 1.470      ;
; -1.315 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.371     ; 1.476      ;
; -1.315 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.371     ; 1.476      ;
; -1.315 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.371     ; 1.476      ;
; -1.315 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.371     ; 1.476      ;
; -1.315 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.371     ; 1.476      ;
; -1.315 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.371     ; 1.476      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.382     ; 1.410      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.382     ; 1.410      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.382     ; 1.410      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.382     ; 1.410      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.382     ; 1.410      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.382     ; 1.410      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.382     ; 1.410      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.382     ; 1.410      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.382     ; 1.410      ;
; -1.256 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.405      ;
; -1.256 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.405      ;
; -1.256 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.405      ;
; -1.256 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.405      ;
; -1.256 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.405      ;
; -1.256 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.405      ;
; -1.256 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.405      ;
; -1.221 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.370      ;
; -1.221 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.370      ;
; -1.221 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.370      ;
; -1.221 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.370      ;
; -1.221 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.370      ;
; -1.221 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.370      ;
; -1.221 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.370      ;
; -1.221 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.370      ;
; -1.221 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.370      ;
; -1.217 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.384     ; 1.365      ;
; -1.217 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.384     ; 1.365      ;
; -1.217 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.384     ; 1.365      ;
; -1.217 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.384     ; 1.365      ;
; -1.217 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.384     ; 1.365      ;
; -1.217 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.384     ; 1.365      ;
; -1.217 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.384     ; 1.365      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.367     ; 1.376      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.367     ; 1.376      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.367     ; 1.376      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.367     ; 1.376      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.367     ; 1.376      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.367     ; 1.376      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.367     ; 1.376      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.367     ; 1.376      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.367     ; 1.376      ;
; -1.207 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.368     ; 1.371      ;
; -1.207 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.368     ; 1.371      ;
; -1.207 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.368     ; 1.371      ;
; -1.207 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.368     ; 1.371      ;
; -1.207 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.368     ; 1.371      ;
; -1.207 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.368     ; 1.371      ;
; -1.207 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.368     ; 1.371      ;
; -1.000 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.489      ; 2.021      ;
; -1.000 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.489      ; 2.021      ;
; -1.000 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.489      ; 2.021      ;
; -1.000 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.489      ; 2.021      ;
; -1.000 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.489      ; 2.021      ;
; -0.989 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.490      ; 2.011      ;
; -0.989 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.490      ; 2.011      ;
; -0.989 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.490      ; 2.011      ;
; -0.989 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.490      ; 2.011      ;
; -0.989 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.490      ; 2.011      ;
; -0.989 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.490      ; 2.011      ;
; -0.969 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.434      ; 1.935      ;
; -0.969 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.434      ; 1.935      ;
; -0.969 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.434      ; 1.935      ;
; -0.969 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.434      ; 1.935      ;
; -0.969 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.434      ; 1.935      ;
; -0.958 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.435      ; 1.925      ;
; -0.958 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.435      ; 1.925      ;
; -0.958 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.435      ; 1.925      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdClock'                                                                                                                 ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.017 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 1.017      ;
; 0.017 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 1.017      ;
; 0.017 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 1.017      ;
; 0.017 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 1.017      ;
; 0.017 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 1.017      ;
; 0.017 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 1.017      ;
; 0.017 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 1.017      ;
; 0.017 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 1.017      ;
; 0.065 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 0.969      ;
; 0.065 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 0.969      ;
; 0.065 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 0.969      ;
; 0.065 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 0.969      ;
; 0.065 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 0.969      ;
; 0.065 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 0.969      ;
; 0.065 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 0.969      ;
; 0.065 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 0.969      ;
; 0.084 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.948      ;
; 0.132 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.900      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.581 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.071      ; 1.022      ;
; 0.581 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.071      ; 1.022      ;
; 0.615 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.341      ; 0.758      ;
; 0.615 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.341      ; 0.758      ;
; 0.615 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.341      ; 0.758      ;
; 0.629 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.071      ; 0.974      ;
; 0.629 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.071      ; 0.974      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -0.265 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.871      ; 0.758      ;
; -0.265 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.871      ; 0.758      ;
; -0.265 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.871      ; 0.758      ;
; 0.088  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.234      ; 0.974      ;
; 0.088  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.234      ; 0.974      ;
; 0.136  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.234      ; 1.022      ;
; 0.136  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.234      ; 1.022      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                           ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.031 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.511      ;
; -0.031 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.511      ;
; -0.031 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.511      ;
; -0.031 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.511      ;
; -0.031 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.511      ;
; -0.031 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.511      ;
; -0.031 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.511      ;
; -0.027 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.516      ;
; -0.027 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.516      ;
; -0.027 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.516      ;
; -0.027 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.516      ;
; -0.027 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.516      ;
; -0.027 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.516      ;
; -0.027 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.516      ;
; -0.027 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.516      ;
; -0.027 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.516      ;
; 0.077  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.246      ; 1.616      ;
; 0.077  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.246      ; 1.616      ;
; 0.077  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.246      ; 1.616      ;
; 0.077  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.246      ; 1.616      ;
; 0.077  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.246      ; 1.616      ;
; 0.077  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.246      ; 1.616      ;
; 0.088  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.245      ; 1.626      ;
; 0.088  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.245      ; 1.626      ;
; 0.088  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.245      ; 1.626      ;
; 0.088  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.245      ; 1.626      ;
; 0.088  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.245      ; 1.626      ;
; 0.469  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.249      ; 1.511      ;
; 0.469  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.249      ; 1.511      ;
; 0.469  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.249      ; 1.511      ;
; 0.469  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.249      ; 1.511      ;
; 0.469  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.249      ; 1.511      ;
; 0.469  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.249      ; 1.511      ;
; 0.469  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.249      ; 1.511      ;
; 0.473  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.250      ; 1.516      ;
; 0.473  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.250      ; 1.516      ;
; 0.473  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.250      ; 1.516      ;
; 0.473  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.250      ; 1.516      ;
; 0.473  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.250      ; 1.516      ;
; 0.473  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.250      ; 1.516      ;
; 0.473  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.250      ; 1.516      ;
; 0.473  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.250      ; 1.516      ;
; 0.473  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.250      ; 1.516      ;
; 0.577  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.246      ; 1.616      ;
; 0.577  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.246      ; 1.616      ;
; 0.577  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.246      ; 1.616      ;
; 0.577  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.246      ; 1.616      ;
; 0.577  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.246      ; 1.616      ;
; 0.577  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.246      ; 1.616      ;
; 0.588  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.245      ; 1.626      ;
; 0.588  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.245      ; 1.626      ;
; 0.588  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.245      ; 1.626      ;
; 0.588  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.245      ; 1.626      ;
; 0.588  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.245      ; 1.626      ;
; 1.425  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.669      ; 1.746      ;
; 1.425  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.669      ; 1.746      ;
; 1.425  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.669      ; 1.746      ;
; 1.425  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.669      ; 1.746      ;
; 1.425  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.669      ; 1.746      ;
; 1.425  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.669      ; 1.746      ;
; 1.425  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.669      ; 1.746      ;
; 1.429  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.670      ; 1.751      ;
; 1.429  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.670      ; 1.751      ;
; 1.429  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.670      ; 1.751      ;
; 1.429  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.670      ; 1.751      ;
; 1.429  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.670      ; 1.751      ;
; 1.429  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.670      ; 1.751      ;
; 1.429  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.670      ; 1.751      ;
; 1.429  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.670      ; 1.751      ;
; 1.429  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.670      ; 1.751      ;
; 1.533  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.666      ; 1.851      ;
; 1.533  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.666      ; 1.851      ;
; 1.533  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.666      ; 1.851      ;
; 1.533  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.666      ; 1.851      ;
; 1.533  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.666      ; 1.851      ;
; 1.533  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.666      ; 1.851      ;
; 1.544  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.665      ; 1.861      ;
; 1.544  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.665      ; 1.861      ;
; 1.544  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.665      ; 1.861      ;
; 1.544  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.665      ; 1.861      ;
; 1.544  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.665      ; 1.861      ;
; 1.581  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.669      ; 1.902      ;
; 1.581  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.669      ; 1.902      ;
; 1.581  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.669      ; 1.902      ;
; 1.581  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.669      ; 1.902      ;
; 1.581  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.669      ; 1.902      ;
; 1.581  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.669      ; 1.902      ;
; 1.581  ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.669      ; 1.902      ;
; 1.584  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.493      ; 1.729      ;
; 1.584  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.493      ; 1.729      ;
; 1.584  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.493      ; 1.729      ;
; 1.584  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.493      ; 1.729      ;
; 1.584  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.493      ; 1.729      ;
; 1.584  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.493      ; 1.729      ;
; 1.584  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.493      ; 1.729      ;
; 1.585  ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.670      ; 1.907      ;
; 1.585  ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.670      ; 1.907      ;
; 1.585  ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.670      ; 1.907      ;
; 1.585  ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.670      ; 1.907      ;
; 1.585  ; T80s:cpu1|RD_n        ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.670      ; 1.907      ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.748 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.900      ;
; 0.796 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.948      ;
; 0.815 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.969      ;
; 0.815 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.969      ;
; 0.815 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.969      ;
; 0.815 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.969      ;
; 0.815 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.969      ;
; 0.815 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.969      ;
; 0.815 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.969      ;
; 0.815 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.969      ;
; 0.863 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.017      ;
; 0.863 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.017      ;
; 0.863 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.017      ;
; 0.863 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.017      ;
; 0.863 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.017      ;
; 0.863 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.017      ;
; 0.863 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.017      ;
; 0.863 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.017      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -1.071 ; -0.071       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -1.071 ; -0.071       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -1.030 ; -0.030       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.030 ; -0.030       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.030 ; -0.030       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.030 ; -0.030       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.030 ; -0.030       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.030 ; -0.030       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.030 ; -0.030       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.030 ; -0.030       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.030 ; -0.030       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.030 ; -0.030       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.030 ; -0.030       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.030 ; -0.030       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.030 ; -0.030       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.030 ; -0.030       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.030 ; -0.030       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.030 ; -0.030       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.030 ; -0.030       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.030 ; -0.030       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.030 ; -0.030       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.030 ; -0.030       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.030 ; -0.030       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.030 ; -0.030       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.957 ; 0.043        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -0.957 ; 0.043        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -0.957 ; 0.043        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -0.957 ; 0.043        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -0.957 ; 0.043        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -0.957 ; 0.043        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -0.957 ; 0.043        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -0.957 ; 0.043        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -0.957 ; 0.043        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -0.957 ; 0.043        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -0.957 ; 0.043        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -0.957 ; 0.043        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -0.957 ; 0.043        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -0.957 ; 0.043        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -0.957 ; 0.043        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -0.957 ; 0.043        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -0.957 ; 0.043        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -0.957 ; 0.043        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -0.957 ; 0.043        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -0.957 ; 0.043        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -0.957 ; 0.043        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -0.957 ; 0.043        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -0.957 ; 0.043        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -0.957 ; 0.043        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -0.957 ; 0.043        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -0.957 ; 0.043        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -0.957 ; 0.043        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -0.957 ; 0.043        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -0.746 ; 0.254        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.746 ; 0.254        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.746 ; 0.254        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.746 ; 0.254        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.746 ; 0.254        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.746 ; 0.254        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.746 ; 0.254        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.746 ; 0.254        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.746 ; 0.254        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.746 ; 0.254        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.746 ; 0.254        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.746 ; 0.254        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.746 ; 0.254        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.746 ; 0.254        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.746 ; 0.254        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.746 ; 0.254        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.746 ; 0.254        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.746 ; 0.254        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.746 ; 0.254        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.746 ; 0.254        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.746 ; 0.254        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.746 ; 0.254        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.746 ; 0.254        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.746 ; 0.254        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.740 ; 0.260        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -0.740 ; 0.260        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -0.740 ; 0.260        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -0.740 ; 0.260        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -0.740 ; 0.260        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -0.740 ; 0.260        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -0.740 ; 0.260        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -0.740 ; 0.260        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -0.740 ; 0.260        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -0.740 ; 0.260        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -0.740 ; 0.260        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -0.740 ; 0.260        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -0.740 ; 0.260        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -0.740 ; 0.260        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -0.740 ; 0.260        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -0.740 ; 0.260        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -0.740 ; 0.260        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -0.740 ; 0.260        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -0.740 ; 0.260        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -0.740 ; 0.260        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -0.740 ; 0.260        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -0.740 ; 0.260        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -0.740 ; 0.260        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
; -0.740 ; 0.260        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.041 ; 4.041 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 3.114 ; 3.114 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 2.308 ; 2.308 ; Rise       ; clk             ;
; rxd1         ; clk        ; 3.421 ; 3.421 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.098 ; 3.098 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 2.807 ; 2.807 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 2.878 ; 2.878 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 2.850 ; 2.850 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 2.967 ; 2.967 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.098 ; 3.098 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 2.964 ; 2.964 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 2.811 ; 2.811 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 2.785 ; 2.785 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 4.234 ; 4.234 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 4.252 ; 4.252 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.327 ; -2.327 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.249 ; -2.249 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.188 ; -2.188 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.480 ; -2.480 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.434 ; -2.434 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.434 ; -2.434 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.592 ; -2.592 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.563 ; -2.563 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.608 ; -2.608 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.812 ; -2.812 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.683 ; -2.683 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.448 ; -2.448 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.497 ; -2.497 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -3.401 ; -3.401 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.616 ; -2.616 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 2.999 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 2.999 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.650 ; 3.650 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.275 ; 4.275 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.461 ; 4.461 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 4.534 ; 4.534 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 3.985 ; 3.985 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 3.970 ; 3.970 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.908 ; 3.908 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.937 ; 3.937 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 3.980 ; 3.980 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.952 ; 3.952 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.985 ; 3.985 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 3.854 ; 3.854 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.825 ; 3.825 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 3.703 ; 3.703 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 3.778 ; 3.778 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.242 ; 4.242 ; Rise       ; clk                ;
; video            ; clk                ; 3.809 ; 3.809 ; Rise       ; clk                ;
; videoB0          ; clk                ; 3.954 ; 3.954 ; Rise       ; clk                ;
; videoB1          ; clk                ; 3.984 ; 3.984 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.235 ; 4.235 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.022 ; 4.022 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.202 ; 4.202 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.253 ; 4.253 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.839 ; 4.839 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.182 ; 4.182 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 4.161 ; 4.161 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.728 ; 4.728 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 5.353 ; 5.353 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 5.539 ; 5.539 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 4.454 ; 4.454 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.390 ; 4.390 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.185 ; 3.185 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.482 ; 3.482 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.226 ; 3.226 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.430 ; 3.430 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.594 ; 3.594 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.719 ; 3.719 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.317 ; 3.317 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.364 ; 4.364 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.454 ; 4.454 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.241 ; 4.241 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.268 ; 4.268 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.037 ; 4.037 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 3.891 ; 3.891 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 3.954 ; 3.954 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.141 ; 4.141 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.497 ; 4.497 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.301 ; 4.301 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.497 ; 4.497 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 3.681 ; 3.681 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.225 ; 4.225 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.264 ; 4.264 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 3.759 ; 3.759 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 3.950 ; 3.950 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 3.925 ; 3.925 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.644 ; 3.644 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.232 ; 3.232 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.179 ; 4.179 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.351 ; 3.351 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.925 ; 3.925 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 2.944 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 2.944 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.650 ; 3.650 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.275 ; 4.275 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.461 ; 4.461 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 4.534 ; 4.534 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 3.825 ; 3.825 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 3.970 ; 3.970 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.908 ; 3.908 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.937 ; 3.937 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 3.980 ; 3.980 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.952 ; 3.952 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.985 ; 3.985 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 3.854 ; 3.854 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.825 ; 3.825 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 3.703 ; 3.703 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 3.778 ; 3.778 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.242 ; 4.242 ; Rise       ; clk                ;
; video            ; clk                ; 3.809 ; 3.809 ; Rise       ; clk                ;
; videoB0          ; clk                ; 3.954 ; 3.954 ; Rise       ; clk                ;
; videoB1          ; clk                ; 3.984 ; 3.984 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.235 ; 4.235 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.022 ; 4.022 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.202 ; 4.202 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.253 ; 4.253 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.493 ; 4.493 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.182 ; 4.182 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 3.821 ; 3.821 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.269 ; 4.269 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.325 ; 3.325 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.492 ; 3.492 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.185 ; 3.185 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.390 ; 4.390 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.185 ; 3.185 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.482 ; 3.482 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.226 ; 3.226 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.430 ; 3.430 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.594 ; 3.594 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.719 ; 3.719 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.317 ; 3.317 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.364 ; 4.364 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.454 ; 4.454 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.241 ; 4.241 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.268 ; 4.268 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.037 ; 4.037 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 3.891 ; 3.891 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 3.954 ; 3.954 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.141 ; 4.141 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 3.681 ; 3.681 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.301 ; 4.301 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.497 ; 4.497 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 3.681 ; 3.681 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.225 ; 4.225 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.264 ; 4.264 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 3.759 ; 3.759 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 3.950 ; 3.950 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 3.925 ; 3.925 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.644 ; 3.644 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.232 ; 3.232 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 3.783 ; 3.783 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.351 ; 3.351 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.925 ; 3.925 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.993 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.036 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.993 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.999 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.999 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.999 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.026 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.137 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.051 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.489 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.532 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.489 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.495 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.495 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.495 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.522 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.633 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.547 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.993     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.036     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.993     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.999     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.999     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.999     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.026     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.137     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.051     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.489     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.532     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.489     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.495     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.495     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.495     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.522     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.633     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.547     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+---------------------+------------+---------+----------+---------+---------------------+
; Clock               ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -19.098    ; -2.433  ; -4.697   ; -2.786  ; -2.689              ;
;  T80s:cpu1|IORQ_n   ; -7.064     ; -2.433  ; 0.581    ; -2.786  ; -2.689              ;
;  clk                ; -19.098    ; -2.272  ; N/A      ; N/A     ; -2.567              ;
;  cpuClock           ; -16.835    ; -0.189  ; N/A      ; N/A     ; -0.742              ;
;  sdClock            ; -8.499     ; 0.215   ; -1.508   ; 0.748   ; -0.742              ;
;  serialClkCount[15] ; -6.513     ; -0.111  ; -4.697   ; -0.031  ; -0.742              ;
; Design-wide TNS     ; -13026.891 ; -50.909 ; -133.938 ; -10.588 ; -4218.893           ;
;  T80s:cpu1|IORQ_n   ; -290.648   ; -48.637 ; 0.000    ; -10.588 ; -390.392            ;
;  clk                ; -6556.236  ; -6.569  ; N/A      ; N/A     ; -2840.157           ;
;  cpuClock           ; -4442.944  ; -0.364  ; N/A      ; N/A     ; -513.464            ;
;  sdClock            ; -791.660   ; 0.000   ; -13.358  ; 0.000   ; -210.728            ;
;  serialClkCount[15] ; -945.403   ; -0.219  ; -120.580 ; -0.460  ; -264.152            ;
+---------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 10.289 ; 10.289 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 7.339  ; 7.339  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 5.089  ; 5.089  ; Rise       ; clk             ;
; rxd1         ; clk        ; 8.291  ; 8.291  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.627  ; 7.627  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 6.723  ; 6.723  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 6.941  ; 6.941  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 6.847  ; 6.847  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.171  ; 7.171  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.627  ; 7.627  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.073  ; 7.073  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.613  ; 6.613  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.539  ; 6.539  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 10.030 ; 10.030 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 10.622 ; 10.622 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.327 ; -2.327 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.249 ; -2.249 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.188 ; -2.188 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.480 ; -2.480 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.434 ; -2.434 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.434 ; -2.434 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.592 ; -2.592 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.563 ; -2.563 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.608 ; -2.608 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.812 ; -2.812 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.683 ; -2.683 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.448 ; -2.448 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.497 ; -2.497 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -3.401 ; -3.401 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.616 ; -2.616 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 7.724  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 7.724  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.160  ; 9.160  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.040 ; 11.040 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 11.782 ; 11.782 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 10.487 ; 10.487 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 8.923  ; 8.923  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.882  ; 8.882  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.654  ; 8.654  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.776  ; 8.776  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 8.854  ; 8.854  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.808  ; 8.808  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.923  ; 8.923  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 8.469  ; 8.469  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.405  ; 8.405  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.172  ; 8.172  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.458  ; 8.458  ; Rise       ; clk                ;
; vSync            ; clk                ; 9.640  ; 9.640  ; Rise       ; clk                ;
; video            ; clk                ; 8.646  ; 8.646  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.753  ; 8.753  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.874  ; 8.874  ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.339  ; 9.339  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.939  ; 8.939  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.466  ; 9.466  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.693  ; 9.693  ; Rise       ; clk                ;
; videoSync        ; clk                ; 11.778 ; 11.778 ; Rise       ; clk                ;
; rts1             ; clk                ; 9.339  ; 9.339  ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 10.761 ; 10.761 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 11.359 ; 11.359 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 13.239 ; 13.239 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 13.981 ; 13.981 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.549 ; 10.549 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.549 ; 10.549 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.580  ; 7.580  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.627  ; 8.627  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.647  ; 7.647  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.339  ; 8.339  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.970  ; 8.970  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 9.413  ; 9.413  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.001  ; 8.001  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.306 ; 10.306 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.498 ; 10.498 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.760  ; 9.760  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.182 ; 10.182 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 9.667  ; 9.667  ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.236  ; 9.236  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.329  ; 9.329  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.879  ; 9.879  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.643 ; 10.643 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.086 ; 10.086 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.643 ; 10.643 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 8.264  ; 8.264  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.079 ; 10.079 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.072 ; 10.072 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 8.578  ; 8.578  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 9.079  ; 9.079  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 9.038  ; 9.038  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.564  ; 8.564  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 7.361  ; 7.361  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.196 ; 10.196 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 7.733  ; 7.733  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.084  ; 9.084  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 2.944 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 2.944 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.650 ; 3.650 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.275 ; 4.275 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.461 ; 4.461 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 4.534 ; 4.534 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 3.825 ; 3.825 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 3.970 ; 3.970 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.908 ; 3.908 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.937 ; 3.937 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 3.980 ; 3.980 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.952 ; 3.952 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.985 ; 3.985 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 3.854 ; 3.854 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.825 ; 3.825 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 3.703 ; 3.703 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 3.778 ; 3.778 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.242 ; 4.242 ; Rise       ; clk                ;
; video            ; clk                ; 3.809 ; 3.809 ; Rise       ; clk                ;
; videoB0          ; clk                ; 3.954 ; 3.954 ; Rise       ; clk                ;
; videoB1          ; clk                ; 3.984 ; 3.984 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.235 ; 4.235 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.022 ; 4.022 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.202 ; 4.202 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.253 ; 4.253 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.493 ; 4.493 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.182 ; 4.182 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 3.821 ; 3.821 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.269 ; 4.269 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.325 ; 3.325 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.492 ; 3.492 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.185 ; 3.185 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.390 ; 4.390 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.185 ; 3.185 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.482 ; 3.482 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.226 ; 3.226 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.430 ; 3.430 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.594 ; 3.594 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.719 ; 3.719 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.317 ; 3.317 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.364 ; 4.364 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.454 ; 4.454 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.241 ; 4.241 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.268 ; 4.268 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.037 ; 4.037 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 3.891 ; 3.891 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 3.954 ; 3.954 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.141 ; 4.141 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 3.681 ; 3.681 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.301 ; 4.301 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.497 ; 4.497 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 3.681 ; 3.681 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.225 ; 4.225 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.264 ; 4.264 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 3.759 ; 3.759 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 3.950 ; 3.950 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 3.925 ; 3.925 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.644 ; 3.644 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.232 ; 3.232 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 3.783 ; 3.783 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.351 ; 3.351 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.925 ; 3.925 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41139681 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 478      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 19       ; 13971    ; 56       ; 0        ;
; clk                ; cpuClock           ; 400      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4910939  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 360      ; 380      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 9        ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 206      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 19       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41139681 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 478      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 19       ; 13971    ; 56       ; 0        ;
; clk                ; cpuClock           ; 400      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4910939  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 360      ; 380      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 9        ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 206      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 19       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 0        ; 0        ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 0        ; 0        ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 501   ; 501  ;
; Unconstrained Output Ports      ; 54    ; 54   ;
; Unconstrained Output Port Paths ; 95    ; 95   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 22 11:41:18 2019
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name sdClock sdClock
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -19.098
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.098     -6556.236 clk 
    Info (332119):   -16.835     -4442.944 cpuClock 
    Info (332119):    -8.499      -791.660 sdClock 
    Info (332119):    -7.064      -290.648 T80s:cpu1|IORQ_n 
    Info (332119):    -6.513      -945.403 serialClkCount[15] 
Info (332146): Worst-case hold slack is -2.433
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.433       -48.637 T80s:cpu1|IORQ_n 
    Info (332119):    -2.272        -2.272 clk 
    Info (332119):     0.499         0.000 cpuClock 
    Info (332119):     0.499         0.000 sdClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -4.697
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.697      -120.580 serialClkCount[15] 
    Info (332119):    -1.508       -13.358 sdClock 
    Info (332119):     1.064         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -2.786
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.786       -10.588 T80s:cpu1|IORQ_n 
    Info (332119):     0.833         0.000 serialClkCount[15] 
    Info (332119):     1.909         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.689
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.689      -390.392 T80s:cpu1|IORQ_n 
    Info (332119):    -2.567     -2840.157 clk 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
    Info (332119):    -0.742      -210.728 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.331
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.331     -1597.844 clk 
    Info (332119):    -4.604     -1157.607 cpuClock 
    Info (332119):    -2.321      -177.619 sdClock 
    Info (332119):    -1.848      -249.294 serialClkCount[15] 
    Info (332119):    -1.476       -61.782 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.305
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.305        -6.569 clk 
    Info (332119):    -0.739        -5.502 T80s:cpu1|IORQ_n 
    Info (332119):    -0.189        -0.364 cpuClock 
    Info (332119):    -0.111        -0.219 serialClkCount[15] 
    Info (332119):     0.215         0.000 sdClock 
Info (332146): Worst-case recovery slack is -1.375
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.375       -35.191 serialClkCount[15] 
    Info (332119):     0.017         0.000 sdClock 
    Info (332119):     0.581         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.265
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.265        -0.795 T80s:cpu1|IORQ_n 
    Info (332119):    -0.031        -0.460 serialClkCount[15] 
    Info (332119):     0.748         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2000.732 clk 
    Info (332119):    -1.071      -134.350 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
    Info (332119):    -0.500      -142.000 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4596 megabytes
    Info: Processing ended: Fri Nov 22 11:41:22 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


