## NTERMO

A project made for the Digital Systems Laboratory class, but implemented
in SystemVerilog with UVM verification

ğŸ‡§ğŸ‡· Um projeto feito para a matÃ©ria de LaboratÃ³rio de Sistemas Digitais,
mas implementado em SystemVerilog e verificaÃ§Ã£o usando UVM

A better look of what is being implemented is available at [Project.md](./Project.md)

ğŸ‡§ğŸ‡· Uma visÃ£o melhor do que estÃ¡ sendo implementado estÃ¡ em [Projeto.md](./Projeto.md)

The project is developed with the simulator [DSim from Altair](https://altair.com/dsim)
in mind

ğŸ‡§ğŸ‡· O projeto Ã© desenvolvido pensando no simulador [DSim da Altair](https://altair.com/dsim)
