module F1 : sig
  val m1 : int -> int
end
