{"patent_id": "10-2020-0173679", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0083438", "출원번호": "10-2020-0173679", "발명의 명칭": "반도체 패키지", "출원인": "삼성전자주식회사", "발명자": "남수현"}}
{"patent_id": "10-2020-0173679", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "인터포저 기판;상기 인터포저 기판 상에 서로 마주하도록 배치된 제1 내지 제3 반도체 칩; 상기 제1 내지 제3 반도체 칩 각각과 상기 인터포저 기판 사이의 언더필부; 상기 제1 내지 제3 반도체 칩의 측벽들의 하단으로부터 상방으로 연장된 제1 사이드필부; 및상기 제1 내지 제3 반도체 칩의 측벽들 사이에 배치되고, 상기 제1 사이드필부로부터 상기 제1 내지 제3 반도체칩의 측벽들의 상단까지 연장된 제2 사이드필부;를 포함하고,상기 제1 반도체 칩의 상면은 상기 제2 반도체 칩과 마주하는 제1 가장자리, 상기 제3 반도체 칩과 마주하는 제2 가장자리, 및 상기 제1 가장자리와 상기 제2 가장자리가 만나는 제1 코너를 포함하고, 상기 제2 반도체 칩의 상면은 상기 제1 반도체 칩과 마주하는 제3 가장자리, 상기 제3 반도체 칩과 마주하는 제4 가장자리, 및 상기 제3 가장자리와 상기 제4 가장자리가 만나는 제2 코너를 포함하고, 상기 제2 사이드필부는, 상기 제1 반도체 칩의 상기 제1 코너로부터 상기 제1 반도체 칩의 상기 제1 가장자리및 상기 제2 가장자리 각각을 따라 연장되고, 상기 제2 반도체 칩의 상기 제2 코너로부터 상기 제2 반도체 칩의상기 제3 가장자리 및 상기 제4 가장자리 각각을 따라 연장된 반도체 패키지."}
{"patent_id": "10-2020-0173679", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서, 상기 제2 사이드필부는, 상기 제1 반도체 칩의 상기 제1 가장자리의 일부 및 상기 제2 가장자리의 일부, 및 상기 제2 반도체 칩의 상기 제3 가장자리의 일부 및 상기 제4 가장자리의 일부에 접촉된 반도체 패키지."}
{"patent_id": "10-2020-0173679", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서, 상기 제1 사이드필부는, 상기 제1 반도체 칩의 상기 제1 가장자리의 다른 일부 및 상기 제2 가장자리의 다른 일부, 및 상기 제2 반도체 칩의 상기 제3 가장자리의 다른 일부 및 상기 제4 가장자리의 다른 일부에 접촉된 반도체 패키지."}
{"patent_id": "10-2020-0173679", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서, 상기 제2 사이드필부에 함유된 필러의 함량은 상기 제1 사이드필부에 함유된 필러의 함량보다 큰 반도체패키지."}
{"patent_id": "10-2020-0173679", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서, 상기 제2 사이드필부에 함유된 필러의 입자 직경은 상기 제1 사이드필부에 함유된 필러의 입자 직경보다 큰 반도체 패키지."}
{"patent_id": "10-2020-0173679", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서, 공개특허 10-2022-0083438-3-상기 제2 사이드필부의 열팽창계수는 상기 제1 사이드필부의 열팽창계수보다 작은 반도체 패키지."}
{"patent_id": "10-2020-0173679", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서, 상기 인터포저 기판은,실리콘을 포함하는 베이스층;상기 베이스층 상에 배치되고, 도전성 재배선 패턴을 포함하는 재배선 구조물; 및상기 베이스층을 관통하고 상기 도전성 재배선 패턴에 전기적으로 연결된 관통 전극;을 포함하는 반도체 패키지."}
{"patent_id": "10-2020-0173679", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "베이스 부재; 상기 베이스 부재 상에 서로 마주하도록 배치되고, 상기 베이스 부재에 전기적으로 연결된 적어도 3개의 반도체칩;상기 적어도 3개의 반도체 칩과 상기 베이스 부재 사이의 언더필부; 상기 적어도 3개의 반도체 칩의 측벽들의 하단으로부터 상방으로 연장된 제1 사이드필부; 및상기 적어도 3개의 반도체 칩의 측벽들 사이에 배치되고, 상기 제1 사이드필부로부터 상기 적어도 3개의 반도체칩의 측벽들의 상단까지 연장된 제2 사이드필부;를 포함하고,상기 제2 사이드필부는 상기 적어도 3개의 반도체 칩 각각에 접촉된 반도체 패키지."}
{"patent_id": "10-2020-0173679", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서, 상기 베이스 부재는 반도체 칩 또는 인터포저 기판을 포함하는 반도체 패키지."}
{"patent_id": "10-2020-0173679", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "인터포저 기판; 상기 인터포저 기판 상에 배치되고, 각각 상기 인터포저 기판과 마주하는 하면 및 상기 하면에 반대된 상면을포함하는 복수의 반도체 칩;상기 복수의 반도체 칩의 측벽들 사이에 채워지고, 상기 복수의 반도체 칩의 측벽들의 하단으로부터 상방으로연장된 제1 사이드필부; 및상기 복수의 반도체 칩의 측벽들 사이에 배치되고, 상기 복수의 반도체 칩의 측벽들의 상단으로부터 하방으로연장된 제2 사이드필부;를 포함하고,상기 제2 사이드필부는 상기 복수의 반도체 칩 각각의 상면의 가장자리들 중 적어도 하나의 가장자리의 일부에접촉하고,상기 제1 사이드필부는 상기 복수의 반도체 칩 각각의 상면의 가장자리들 중 적어도 하나의 가장자리의 다른 일부에 접촉하는 반도체 패키지."}
{"patent_id": "10-2020-0173679", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시의 기술적 사상은 인터포저 기판; 상기 인터포저 기판 상에 서로 마주하도록 배치된 제1 내지 제3 반도체 칩; 상기 제1 내지 제3 반도체 칩 각각과 상기 인터포저 기판 사이의 언더필부; 상기 제1 내지 제3 반도체 칩의 측벽들의 하단으로부터 상방으로 연장된 제1 사이드필부; 및 상기 제1 내지 제3 반도체 칩의 측벽들 사이에 배치 되고, 상기 제1 사이드필부로부터 상기 제1 내지 제3 반도체 칩의 측벽들의 상단까지 연장된 제2 사이드필부;를 포함하는 반도체 패키지를 제공한다."}
{"patent_id": "10-2020-0173679", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시의 기술적 사상은 반도체 패키지에 관한 것으로서, 보다 상세하게는 복수의 반도체 칩을 포함하는 반도 체 패키지에 관한 것이다."}
{"patent_id": "10-2020-0173679", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "다수의 반도체 칩을 포함하는 반도체 패키지의 경우, 다수의 반도체 칩을 커버할 수 있도록 큰 사이즈를 가지게 된다. 반도체 패키지의 사이즈가 커질수록, 반도체 패키지를 구성하는 개개의 구성요소들간의 열팽창 계수 (coefficient of thermal expansion) 불일치로 인하여 생성되는 스트레스에 취약할 수 있다. 이러한 스트레스는 반도체 패키지에 크랙 등의 결함을 일으켜, 반도체 패키지의 신뢰성을 저하시키는 문제가 있다."}
{"patent_id": "10-2020-0173679", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시의 기술적 사상이 해결하고자 하는 과제는 신뢰성이 향상된 반도체 패키지를 제공하는데 있다."}
{"patent_id": "10-2020-0173679", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상술한 과제를 해결하기 위하여 본 개시의 기술적 사상은 인터포저 기판; 상기 인터포저 기판 상에 서로 마주하 도록 배치된 제1 내지 제3 반도체 칩; 상기 제1 내지 제3 반도체 칩 각각과 상기 인터포저 기판 사이의 언더필 부; 상기 제1 내지 제3 반도체 칩의 측벽들의 하단으로부터 상방으로 연장된 제1 사이드필부; 및 상기 제1 내지 제3 반도체 칩의 측벽들 사이에 배치되고, 상기 제1 사이드필부로부터 상기 제1 내지 제3 반도체 칩의 측벽들의 상단까지 연장된 제2 사이드필부;를 포함하고, 상기 제1 반도체 칩의 상면은 상기 제2 반도체 칩과 마주하는 제 1 가장자리, 상기 제3 반도체 칩과 마주하는 제2 가장자리, 및 상기 제1 가장자리와 상기 제2 가장자리가 만나 는 제1 코너를 포함하고, 상기 제2 반도체 칩의 상면은 상기 제1 반도체 칩과 마주하는 제3 가장자리, 상기 제3 반도체 칩과 마주하는 제4 가장자리, 및 상기 제3 가장자리와 상기 제4 가장자리가 만나는 제2 코너를 포함하고, 상기 제2 사이드필부는, 상기 제1 반도체 칩의 상기 제1 코너로부터 상기 제1 반도체 칩의 상기 제1 가장자리 및 상기 제2 가장자리 각각을 따라 연장되고, 상기 제2 반도체 칩의 상기 제2 코너로부터 상기 제2 반 도체 칩의 상기 제3 가장자리 및 상기 제4 가장자리 각각을 따라 연장된 반도체 패키지를 제공한다. 또한, 상술한 과제를 해결하기 위하여 본 개시의 기술적 사상은 베이스 부재; 상기 베이스 부재 상에 서로 마주 하도록 배치되고, 상기 베이스 부재에 전기적으로 연결된 적어도 3개의 반도체 칩; 상기 적어도 3개의 반도체 칩과 상기 베이스 부재 사이의 언더필부; 상기 적어도 3개의 반도체 칩의 측벽들의 하단으로부터 상방으로 연장 된 제1 사이드필부; 및 상기 적어도 3개의 반도체 칩의 측벽들 사이에 배치되고, 상기 제1 사이드필부로부터 상 기 적어도 3개의 반도체 칩의 측벽들의 상단까지 연장된 제2 사이드필부;를 포함하고, 상기 제2 사이드필부는 상기 적어도 3개의 반도체 칩 각각에 접촉된 반도체 패키지를 제공한다. 상술한 과제를 해결하기 위하여 본 개시의 기술적 사상은 인터포저 기판; 상기 인터포저 기판 상에 배치되고, 각각 상기 인터포저 기판과 마주하는 하면 및 상기 하면에 반대된 상면을 포함하는 복수의 반도체 칩; 상기 복 수의 반도체 칩의 측벽들 사이에 채워지고, 상기 복수의 반도체 칩의 측벽들의 하단으로부터 상방으로 연장된 제1 사이드필부; 및 상기 복수의 반도체 칩의 측벽들 사이에 배치되고, 상기 복수의 반도체 칩의 측벽들의 상단 으로부터 하방으로 연장된 제2 사이드필부;를 포함하고, 상기 제2 사이드필부는 상기 복수의 반도체 칩 각각의 상면의 가장자리들 중 적어도 하나의 가장자리의 일부에 접촉하고, 상기 제1 사이드필부는 상기 복수의 반도체 칩 각각의 상면의 가장자리들 중 적어도 하나의 가장자리의 다른 일부에 접촉하는 반도체 패키지를 제공한다."}
{"patent_id": "10-2020-0173679", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 예시적인 실시예들에 의하면, 3개 이상의 반도체 칩들이 만나는 영역의 상부에는 열팽창계수가 비교 적 낮은 특성을 가지는 제2 사이드필부가 배치되므로, 열팽창계수 차이로 인한 스트레스를 줄이고, 크랙의 발생 을 방지할 수 있다. 이에 따라, 크랙으로 인한 반도체 패키지의 결함이 방지되므로, 반도체 패키지의 신뢰성이 향상될 수 있다."}
{"patent_id": "10-2020-0173679", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면을 참조하여 본 개시의 기술적 사상의 실시예들에 대해 상세히 설명한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다. 도 1a는 본 개시의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 평면도이다. 도 1b는 도 1a의 \"1 B\"로 표시된 영역을 확대하여 나타내는 확대도이다. 도 1c는 도 1a의 1C-1C' 선에 따른 반도체 패키지의 단 면도이다. 도 1d는 도 1a의 1D-1D' 선에 따른 반도체 패키지의 단면도이다. 도 1a, 도 1b 및 도 1c를 참조하면, 반도체 패키지는 베이스 부재, 및 베이스 부재 상에 배치된 복수의 반도체 칩을 포함할 수 있다. 예를 들어, 반도체 패키지는 베이스 부재 상에 상호 이격되어 실 장된 제1 내지 제3 반도체 칩들(211, 212, 213)을 포함할 수 있다. 도 1a 내지 도 1d에서는, 베이스 부재 상에 3개의 반도체 칩들이 배치된 것으로 예시되었으나, 베이스 부재 상에는 2개 또는 4개 이상의 반도체 칩들이 배치될 수 있다. 베이스 부재는 복수의 반도체 칩들이 실장될 수 있는 평면적을 가질 수 있다. 베이스 부재는 반도체 패키지를 구성하는 컴퍼넌트로서, 예를 들어 인쇄회로기판(Printed circuit board: PCB), 인터포저 기판, 반도체 칩 중 어느 하나에 해당할 수 있다. 제1 내지 제3 반도체 칩들(211, 212, 213)은 베이스 부재의 상면 상에 수평 방향(X방향 및/또는 Y방향)으 로 상호 이격되어 배치될 수 있다. X방향 및 Y방향은 베이스 부재의 상면에 평행하고 서로 수직한 방향들 이고, Z방향은 베이스 부재의 상면에 수직한 방향으로 정의될 수 있다. 제1 내지 제3 반도체 칩들(211, 212, 213) 각각과 베이스 부재 사이에는, 제1 내지 제3 반도체 칩들(211, 212, 213) 각각과 베이스 부재를 전기적으로 연결하기 위한 연결 범프들이 배치될 수 있다. 연결 범 프들은 제1 내지 제3 반도체 칩들(211, 212, 213)의 연결 패드들(211p, 212p)과 베이스 부재의 연결 패드들(101p) 사이에 배치될 수 있다. 제1 내지 제3 반도체 칩들(211, 212, 213) 각각은, 반도체 기판 및 반도체 소자층을 포함할 수 있다. 반도체 기 판은 서로 반대된 활성면 및 비활성면을 포함할 수 있다. 반도체 기판은, 실리콘, 예를 들어, 결정질 실리콘, 다결정질 실리콘, 또는 비정질 실리콘을 포함할 수 있다. 반도체 소자층은 반도체 기판의 상기 활성면 상에 형 성될 수 있다. 복수의 반도체 칩 각각은 서로 반대된 하면 및 상면을 포함할 수 있다. 각 반도체 칩의 하면은 반도체 기판의 상기 활성면에 인접한 표면이고, 각 반도체 칩의 상면은 반도체 기판의 상기 비활성면에 인접한 표면일 수 있다. 각 반도체 칩의 칩 패드는 각 반도체 칩의 하면 측에 배치될 수 있다. 각 반도체 칩의 칩 패드 는 각 반도체 칩의 내부에 제공된 배선 구조(미도시)를 통하여 상기 반도체 소자층의 개별 소자들에 전기적으로 연결될 수 있다. 제1 내지 제3 반도체 칩들(211, 212, 213)은 동종의 반도체 칩일 수도 있고, 또는 이종의 반도체 칩일 수도 있 다. 예시적인 실시예들에서, 제1 내지 제3 반도체 칩들(211, 212, 213) 중 일부는 메모리 칩이고, 다른 일부는 로직 칩일 수 있다. 예시적인 실시예들에서, 상기 메모리 칩은 휘발성 메모리 칩 및/또는 비휘발성 메모리 칩을 포함할 수 있다. 상 기 휘발성 메모리 칩은 예를 들어, DRAM(dynamic random access memory), SRAM(static RAM), TRAM(thyristor RAM), ZRAM(zero capacitor RAM), 또는 TTRAM(Twin Transistor RAM)을 포함할 수 있다. 또한, 상기 비휘발성 메모리 칩은 예를 들어, 플래시(flash) 메모리, MRAM(magnetic RAM), STT-MRAM(spin-transfer torque MRAM), FRAM(ferroelectric RAM), PRAM(phase change RAM), RRAM(resistive RAM), 나노튜브 RRAM(nanotube RRAM), 폴 리머 RAM(polymer RAM), 또는 절연 저항 변화 메모리(insulator resistance change memory)를 포함할 수 있다. 예시적인 실시예들에서, 상기 로직 칩은 인공지능 반도체, 마이크로 프로세서, 그래픽 프로세서, 신호 프로세서, 네트워크 프로세서, 칩셋, 오디오 코덱, 비디오 코덱, 애플리케이션 프로세서를 포함할 수 있다. 제1 내지 제3 반도체 칩들(211, 212, 213)은 서로 마주하도록 배치될 수 있다. 도 1a에 예시된 바와 같이, 3개 의 반도체 칩 중 어느 하나는 나머지 2개의 반도체 칩과 마주하도록 배치될 수 있다. 예를 들어, 제1 내지 제3 반도체 칩들(211, 212, 213)은 상방에서 보았을 때 \"T\" 형태의 틈이 형성되도록 서로 이격되어 배치될 수 있다. 예를 들어, 제1 반도체 칩 및 제2 반도체 칩은 X방향으로 연장된 제3 반도체 칩의 일 가장자리 를 따라 나란하게 배치되어 있으며, 제1 반도체 칩은 X방향으로 제2 반도체 칩과 마주하고 Y방향으로 제3 반도체 칩과 마주할 수 있다. 여기서, 두 반도체 칩들이 마주하도록 배치된 것은, 두 반도체 칩들이 수평 방향(X방향 및/또는 Y방향)으로 이웃하며, 두 반도체 칩 사이에 다른 반도체 칩이 개재되지 않은 것을 의 미할 수 있다. 예시적인 실시예들에서, 제1 내지 제3 반도체 칩들(211, 212, 213)의 상면들은 동일 평면 상에 있을 수 있다. 예시적인 실시예들에서, 제1 내지 제3 반도체 칩들(211, 212, 213) 사이의 간격은 약 20 마이크로미터(㎛) 내지 약 200㎛ 사이일 수 있다. 제1 내지 제3 반도체 칩들(211, 212, 213)이 200㎛ 이하의 좁은 간격으로 이격 되므로, 반도체 칩들 간의 신호 경로를 줄일 수 있고 반도체 패키지의 소형화를 달성할 수 있다. 반도체 패키지는 제1 절연성 충전재를 포함할 수 있다. 제1 절연성 충전재는 제1 내지 제3 반도 체 칩들(211, 212, 213) 각각과 베이스 부재 사이를 채울 수 있고, 제1 내지 제3 반도체 칩들(211, 212, 213) 각각의 측벽을 부분적으로 덮을 수 있다. 예를 들어, 제1 절연성 충전재는 언더필 물질을 이용한 모 세관 언더필(capillary under-fill) 공정을 이용하여 형성될 수 있다. 즉, 제1 절연성 충전재를 형성하기 위하여, 연결 범프들을 이용하여 제1 내지 제3 반도체 칩들(211, 212, 213)을 베이스 부재 상에 실장 한 후, 제1 내지 제3 반도체 칩들(211, 212, 213)과 베이스 부재 사이로 언더필 물질을 공급할 수 있다. 언더필 물질은 제1 내지 제3 반도체 칩들(211, 212, 213) 각각과 베이스 부재 사이에 채우고, 제1 내지 제 3 반도체 칩들(211, 212, 213)의 측벽들 사이에 틈을 부분적으로 채울 수 있다. 예를 들어, 제1 절연성 충전재는 에폭시 수지와 같은 베이스 물질층과, 베이스 물질층에 함유된 필러 (filler)를 포함할 수 있다. 제1 절연성 충전재의 상기 필러는 유기 필러 또는 무기 필러일 수 있다. 예를 들어, 제1 절연성 충전재의 상기 필러는 실리카를 포함할 수 있다. 제1 절연성 충전재는 제1 내지 제3 반도체 칩들(211, 212, 213)과 베이스 부재 사이에 배치된 언더필 부와, 제1 내지 제3 반도체 칩들(211, 212, 213)의 측벽들 사이에 배치된 제1 사이드필부를 포함할 수 있다. 언더필부 및 제1 사이드필부는 각각 제1 절연성 충전재의 일부분으로서, 서로 동일한 물질을 포함하고 동일한 물질 조성을 가질 수 있다. 제1 사이드필부는 제1 내지 제3 반도체 칩들(211, 212, 213) 각각의 측벽의 하단으로부터 상방으로 연장될 수 있다. 제1 사이드필부는 도 1c에 예시된 바와 같이 제1 내지 제3 반도체 칩들(211, 212, 213) 각각의 측벽의 하단으로부터 제2 사이드필부와 만나는 지점까지 연장되거나, 도 1d에 예시된 바와 같이 제1 내지 제3 반도체 칩들(211, 212, 213) 각각의 측벽의 하단으로부터 상단까지 연장될 수 있다. 반도체 패키지는 제1 내지 제3 반도체 칩들(211, 212, 213)의 측벽들 사이에 배치되고 제1 사이드필부 상에 배치된 제2 사이드필부를 포함할 수 있다. 제2 사이드필부는 제1 내지 제3 반도체 칩들(211, 212, 213) 각각의 측벽의 상단으로부터 하방으로 연장될 수 있다. 도 1c에 예시된 바와 같이, 제2 사이드필부 는 제1 내지 제3 반도체 칩들(211, 212, 213) 각각의 측벽의 상단으로부터 제1 사이드필부까지 연장 될 수 있다. 제2 사이드필부는 제1 내지 제3 반도체 칩들(211, 212, 213)의 중심점의 근방에 배치될 수 있다. 제1 내지 제3 반도체 칩들(211, 212, 213)의 중심점은, 제1 내지 제3 반도체 칩들(211, 212, 213) 중 어느 하 나의 상면에 평행한 임의의 평면 상에서, 제1 내지 제3 반도체 칩들(211, 212, 213) 각각으로부터 이격된 거리 가 동일한 지점을 의미할 수 있다. 예를 들어, 도 1a에 예시된 바와 같이 3개의 반도체 칩들이 서로 마주하도록 배치된 경우, 제1 내지 제3 반도체 칩들(211, 212, 213) 각각과 중심점 사이의 거리는 동일할 수 있다. 제 2 사이드필부는 상방에서 보았을 때 제1 내지 제3 반도체 칩들(211, 212, 213)의 중심점을 포함하도 록 위치될 수 있으며, 제1 내지 제3 반도체 칩들(211, 212, 213) 모두에 접촉될 수 있다. 예를 들어, 제2 사이드필부는 에폭시 수지와 같은 베이스 물질층과, 베이스 물질층에 함유된 필러를 포함 할 수 있다. 제2 사이드필부의 상기 필러는 유기 필러 또는 무기 필러일 수 있다. 예를 들어, 제2 사이드 필부의 상기 필러는 실리카를 포함할 수 있다. 예시적인 실시예들에서, 제2 사이드필부는 에폭시 몰 드 컴파운드(epoxy mold compound, EMC)를 포함할 수 있다. 제2 사이드필부는 제1 내지 제3 반도체 칩들(211, 212, 213) 중 적어도 하나의 반도체 칩의 상면의 하나의 코너에 접촉할 수 있다. 제2 사이드필부는 적어도 하나의 반도체 칩의 상면의 하나의 코너와, 상기 하나의 코너를 정의하는 적어도 하나의 반도체 칩의 상면의 두 가장자리들에 접촉할 수 있다. 제2 사이드필부는 적어도 하나의 반도체 칩의 상면의 하나의 코너로부터, 적어도 하나의 반도체 칩의 상면의 두 가장자리들 각각 을 따라 연장할 수 있다. 이 때, 제2 사이드필부는 적어도 하나의 반도체 칩의 상면의 두 가장자리들의 각 각의 일부에 접촉하고, 제1 사이드필부는 적어도 하나의 반도체 칩의 상면의 두 가장자리들 각각의 나머지 일부에 접촉할 수 있다. 예를 들면, 도 1a에 예시된 바와 같이, 제1 및 제2 반도체 칩(211, 212)이 제3 반도체 칩의 일 가장자리를 따라 나란하게 배치된 경우, 제2 사이드필부는 상부에서 보았을 때 \" T\" 형태를 가질 수 있다. 즉, 제2 사 이드필부는 중심점으로부터 3가지 방향으로 연장된 형태를 가질 수 있다. 도 1b에 예시된 바와 같이, 제1 반도체 칩의 상면은 제2 반도체 칩과 마주하는 제1 가장자리(211E1), 제3 반도체 칩과 마주하는 제2 가장자리(211E2), 제1 가장자리(211E1)와 제2 가장자리(211E2)가 만나는 제 1 코너(211C1)를 포함할 수 있다. 제2 반도체 칩의 상면은 제1 반도체 칩과 마주하는 제3 가장자리 (212E1), 제3 반도체 칩과 마주하는 제4 가장자리(212E2), 제3 가장자리(212E1)와 제4 가장자리(212E2)가 만나는 제2 코너(212C1)를 포함할 수 있다. 이 때, 제2 사이드필부는 제1 반도체 칩의 상면의 일 가장자리의 일부에 접촉하고, 제1 사이드필부 는 제2 반도체 칩의 상면의 상기 일 가장자리의 다른 일부에 접촉할 수 있다. 구체적으로, 제2 사이 드필부는 제1 반도체 칩의 상면의 제1 코너(211C1)에 접촉하고, 각각 제1 코너(211C1)로부터 연장된 제1 반도체 칩의 상면의 제1 가장자리(211E1)의 일부 및 제2 가장자리(211E2)의 일부에 접촉할 수 있다. 그리고, 제1 사이드필부는 제1 반도체 칩의 상면의 제1 가장자리(211E1)의 다른 일부 및 제2 가장자 리(211E2)의 다른 일부에 접촉할 수 있다. 또한, 제2 사이드필부는 제2 반도체 칩의 상면의 제2 코너(212C1)에 접촉할 수 있고, 각각 제2 코너 (212C1)로부터 연장된 제2 반도체 칩의 상면의 제3 가장자리(212E1)의 일부 및 제4 가장자리(212E2)의 일 부에 접촉할 수 있다. 그리고, 제1 사이드필부는 제2 반도체 칩의 상면의 제3 가장자리(212E1)의 다 른 일부 및 제4 가장자리(212E2)의 다른 일부에 접촉할 수 있다. 예시적인 실시예들에서, 제1 내지 제3 반도체 칩들(211, 212, 213)의 상면들, 제1 내지 제3 반도체 칩들(211, 212, 213)의 상면들 사이로 노출된 제1 사이드필부의 상면, 및 제2 사이드필부의 상면은 동일 평면 상에 있을 수 있다. 예시적인 실시예들에서, 제2 사이드필부는 제1 사이드필부보다 낮은 열팽창계수(Coefficient of Thermal Expansion, CTE)를 가질 수 있다. 제1 내지 제3 반도체 칩들(211, 212, 213) 각각의 CTE와 제2 사이드 필부의 CTE 사이의 차이는, 제1 내지 제3 반도체 칩들(211, 212, 213) 각각의 CTE와 제1 사이드필부(23 3)의 CTE 사이의 차이보다 작을 수 있다. 예를 들어, 각 반도체 칩이 대략 2~3ppm/K의 CTE를 가질 때, 제2 사이 드필부의 CTE는 약 5ppm/K 내지 약 15ppm/K 사이이고, 제1 사이드필부의 CTE는 약 15ppm/K 내지 약 30ppm/K 사이일 수 있다. 예시적인 실시예들에서, 제2 사이드필부에 포함된 필러의 함량은 제1 사이드필부에 포함된 필러의 함 량보다 클 수 있다. 예를 들어, 제2 사이드필부의 필러 함량은 약 70wt% 내지 약 90wt% 사이이고, 제1 사이드필부의 필러 함량은 약 50wt% 내지 약 70wt% 사이일 수 있다. 예시적인 실시예들에서, 제2 사이드필부에 포함된 필러의 입자 직경은 제1 사이드필부에 포함된 필러 의 입자 직경보다 클 수 있다. 예를 들어, 제2 사이드필부가 약 3㎛ 내지 약 10㎛ 사이의 입자 직경을 가 지는 실리카를 포함할 때, 제1 사이드필부는 약 1㎛ 내지 약 3㎛ 사이의 입자 직경을 가지는 실리카를 포 함할 수 있다. 또한, 반도체 패키지는 제1 내지 제3 반도체 칩들(211, 212, 213)을 몰딩하는 몰딩부를 포함할 수 있 다. 몰딩부는 베이스 부재의 상면 상에 배치되고, 제1 내지 제3 반도체 칩들(211, 212, 213)을 둘러 쌀 수 있다. 몰딩부는 반도체 패키지의 외측을 향하는 제1 내지 제3 반도체 칩들(211, 212, 213)의 측 벽을 둘러쌀 수 있다. 몰딩부는 베이스 부재의 상면에 접촉하고, 제1 절연성 충전재에 접촉할 수 있다. 예시적인 실시예들에서, 몰딩부는 제1 내지 제3 반도체 칩들(211, 212, 213)의 상면들이 노출되도록, 제1 내지 제3 반도체 칩들(211, 212, 213)의 상면들을 덮지 않도록 형성될 수 있다. 예시적인 실시예들에서, 몰딩부 의 상면은 제1 내지 제3 반도체 칩들(211, 212, 213)의 상면들과 동일 평면 상에 있을 수 있다. 예시적인 실시예들에서, 몰딩부는 제2 사이드필부와 동일한 물질을 포함할 수 있고, 동일한 물질 조 성을 가질 수 있다. 예를 들어, 몰딩부는 EMC를 포함할 수 있다. 예를 들어, 몰딩부 및 제2 사이드필 부는 동일한 몰딩 공정을 통해 함께 형성될 수 있다. 일반적으로, 반도체 패키지에서 3개 이상의 반도체 칩들이 만나는 영역에서는 CTE 차이로 인한 스트레스가 상대적으로 크게 작용하고, 이러한 스트레스로 인해 3개 이상의 반도체 칩들이 만나는 영역의 상부에서 크랙이 생성되기 쉽다. 이러한 크랙은 하방으로 진전되어 베이스 부재의 손상, 연결 범프의 손상 등을 야기 할 수 있다. 그러나, 본 개시의 예시적인 실시예들에 의하면, 3개 이상의 반도체 칩들이 만나는 영역의 상부에 는 CTE가 비교적 낮은 특성을 가지는 제2 사이드필부가 배치되므로, CTE 차이로 인한 스트레스를 줄이고, 크랙의 발생을 방지할 수 있다. 이에 따라, 크랙으로 인한 반도체 패키지의 결함이 방지되므로, 반도체 패 키지의 신뢰성이 향상될 수 있다. 도 2a는 본 개시의 예시적인 실시예들에 따른 반도체 패키지(10a)를 나타내는 평면도이다. 도 2b는 도 2a의 \"2B\"로 표시된 영역을 확대하여 나타내는 확대도이다. 이하에서, 도 1a 내지 도 1d를 참조하여 설명된 반도체 패키지와의 차이점을 중심으로, 도 2a 및 도 2b에 도시된 반도체 패키지(10a)에 대해 설명한다. 도 2a 및 도 2b를 참조하면, 반도체 패키지(10a)는 베이스 부재 상에 배치되고 서로 마주하도록 배치된 제 1 내지 제4 반도체 칩들(211, 212, 213a, 214)을 포함할 수 있다. 예를 들어, 제1 내지 제4 반도체 칩들(211, 212, 213a, 214)은 사각 형태 또는 격자 형태로 배열될 수 있다. 제1 내지 제4 반도체 칩들(211, 212, 213a, 214)은, 상방에서 보았을 때 십자 형태(cross shape)의 틈이 형성되도록 서로 이격되어 배치될 수 있다. 예를 들어, 제1 반도체 칩은 X방향으로 제2 반도체 칩과 마주하고, Y 방향으로 제3 반도체 칩(213a)과 마 주할 수 있고, X방향 및 Y방향 모두에 교차하는 대각 방향으로 제4 반도체 칩과 마주할 수 있다. 제2 사이드필부는 제1 내지 제4 반도체 칩들(211, 212, 213a, 214)의 중심점의 근방에 배치될 수 있 다. 제1 내지 제4 반도체 칩들(211, 212, 213a, 214)의 중심점은, 제1 내지 제4 반도체 칩들(211, 212, 213a, 214) 중 어느 하나의 상면에 평행한 임의의 평면 상에서, 제1 내지 제4 반도체 칩들(211, 212, 213a, 214) 각각으로부터 이격된 거리가 동일한 지점을 의미할 수 있다. 예를 들어, 제2 사이드필부는, 상방에서 보았을 때 제1 내지 제4 반도체 칩들(211, 212, 213a, 214)의 중심점을 포함하도록 위치될 수 있으며, 제1 내지 제4 반도체 칩들(211, 212, 213a, 214) 모두에 접촉될 수 있다. 제2 사이드필부는, 상방에서 보았을 때 십자 형태를 가질 수 있다. 즉, 제2 사이드필부는 제1 내지 제4 반도체 칩들(211, 212, 213a, 214)의 중심점으로부터 4가지 방향으로 연장된 형태를 가질 수 있다. 도 2b에 예시된 바와 같이, 제1 반도체 칩의 상면은 제2 반도체 칩과 마주하는 제1 가장자리(211E1), 제3 반도체 칩(213a)과 마주하는 제2 가장자리(211E2), 제1 가장자리(211E1)와 제2 가장자리(211E2)가 만나는 제1 코너(211C1)를 포함할 수 있다. 제2 반도체 칩의 상면은 제1 반도체 칩과 마주하는 제3 가장자리 (212E1), 제4 반도체 칩과 마주하는 제4 가장자리(212E2), 제3 가장자리(212E1)와 제4 가장자리(212E2)가 만나는 제2 코너(212C1)를 포함할 수 있다. 제3 반도체 칩(213a)의 상면은 제1 반도체 칩과 마주하는 제5 가장자리(21a3E1), 제4 반도체 칩과 마주하는 제6 가장자리(213aE2), 제5 가장자리(21a3E1)와 제6 가장자 리(213aE2)가 만나는 제3 코너(213C1)를 포함할 수 있다. 제4 반도체 칩의 상면은 제2 반도체 칩과마주하는 제7 가장자리(214E1), 제3 반도체 칩(213a)과 마주하는 제8 가장자리(214E2), 제7 가장자리(214E1)와 제8 가장자리(214E2)가 만나는 제4 코너(214C1)를 포함할 수 있다. 이 때, 제2 사이드필부는 각각 제1 코너(211C1)로부터 연장된 제1 반도체 칩의 상면의 제1 가장자리 (211E1)의 일부 및 제2 가장자리(211E2)의 일부에 접촉할 수 있고, 제1 사이드필부는 제1 반도체 칩 의 상면의 제1 가장자리(211E1)의 다른 일부 및 제2 가장자리(211E2)의 다른 일부에 접촉할 수 있다. 또한, 제2 사이드필부는 각각 제2 코너(212C1)로부터 연장된 제2 반도체 칩의 상면의 제3 가장자리(212E1)의 일 부 및 제4 가장자리(212E2)의 일부에 접촉할 수 있고, 제1 사이드필부는 제2 반도체 칩의 상면의 제3 가장자리(212E1)의 다른 일부 및 제4 가장자리(212E2)의 다른 일부에 접촉할 수 있다. 또한, 제2 사이드필부 는 각각 제3 코너(213C1)로부터 연장된 제3 반도체 칩(213a)의 상면의 제5 가장자리(21a3E1)의 일부 및 제 6 가장자리(213aE2)의 일부에 접촉할 수 있고, 제1 사이드필부는 제3 반도체 칩(213a)의 상면의 제5 가장 자리(21a3E1)의 다른 일부 및 제6 가장자리(213aE2)의 다른 일부에 접촉할 수 있다. 또한, 제2 사이드필부(25 1)는 각각 제4 코너(214C1)로부터 연장된 제4 반도체 칩의 상면의 제7 가장자리(214E1)의 일부 및 제8 가 장자리(214E2)의 일부에 접촉할 수 있고, 제1 사이드필부는 제4 반도체 칩의 상면의 제7 가장자리 (214E1)의 다른 일부 및 제8 가장자리(214E2)의 다른 일부에 접촉할 수 있다. 도 3은 본 개시의 예시적인 실시예들에 따른 반도체 패키지(10b)의 단면도이다. 도 3에 도시된 반도체 패키지(10b)는 몰딩부(253a)를 제외하고는 도 1a 내지 도 1d를 참조하여 설명된 반도체 패키지와 실질적으로 동일 또는 유사할 수 있다. 이하에서, 도 1a 내지 도 1d를 참조하여 설명된 반도체 패 키지와의 차이점을 중심으로, 도 3에 도시된 반도체 패키지(10b)에 대해 설명한다. 도 3을 도 1a와 함께 참조하면, 몰딩부(253a)는 제1 내지 제3 반도체 칩들(211, 212, 213)의 상면들을 덮도록 형성될 수 있다. 몰딩부(253a)는 제1 내지 제3 반도체 칩들(211, 212, 213)의 상면들을 따라 연장될 수 있다. 몰딩부(253a)는 제2 사이드필부에 연결될 수 있다. 몰딩부(253a)는 제2 사이드필부와 동일한 몰딩 공 정을 통해 함께 형성될 수 있다. 예를 들어, 예시적인 실시예들에서, 몰딩부(253a)는 제2 사이드필부와 동 일한 물질을 포함할 수 있고, 동일한 물질 조성을 가질 수 있다. 도 4a는 본 개시의 예시적인 실시예들에 따른 반도체 패키지(10c)를 나타내는 평면도이다. 도 4b는 도 4a의 4B- 4B' 선에 따른 단면도이다. 이하에서, 도 1a 내지 도 1d를 참조하여 설명된 반도체 패키지와의 차이점을 중 심으로, 도 4a 및 도 4b에 도시된 반도체 패키지(10c)에 대해 설명한다. 도 4a 및 도 4b를 참조하면, 반도체 패키지(10c)는 인터포저 기판(101a), 복수의 반도체 칩(221, 222), 제1 절 연성 충전재, 제2 사이드필부, 및 몰딩부를 포함할 수 있다. 인터포저 기판(101a)은 베이스층, 재배선 구조물, 제1 하부 보호층, 하부 도전성 패드, 제 2 하부 보호층, 및 관통 전극을 포함할 수 있다. 베이스층은 반도체 물질, 유리, 세라믹, 또는 플라스틱을 포함할 수 있다. 예시적인 실시예들에서, 베이스 층은 실리콘(Si), 예를 들어, 결정질 실리콘, 다결정질 실리콘, 또는 비정질 실리콘을 포함하는 실리콘 웨 이퍼를 포함할 수 있다. 베이스층은 대체로 평판 형태를 가질 수 있으며, 서로 반대된 상면 및 하면을 포 함할 수 있다. 재배선 구조물은 베이스층의 상면 상에 배치될 수 있다. 재배선 구조물은 베이스층의 상면 을 덮는 배선 절연층 및 배선 절연층에 의해 피복된 도전성 재배선 패턴을 포함할 수 있다. 예 를 들어, 재배선 구조물은 BEOL(back-end-of-line) 구조를 포함할 수 있다. 예시적인 실시예들에서, 배선 절연층은 무기 절연 물질을 포함할 수 있다. 예를 들어, 배선 절연층은 산화물 및 질화물 중 적어도 하나를 포함할 수 있다. 예를 들어, 배선 절연층은 실리콘 산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다. 다른 예시적인 실시예들에서, 배선 절연층은 유기 절연 물질을 포함할 수 있다. 예를 들어, 배선 절연층은 폴리이미드와 같은 PID(Photo Imageable dielectric)를 포함 할 수 있다. 도전성 재배선 패턴은 배선 절연층 내에서 서로 다른 레벨에 위치되어 다층 구조를 형성하는 복수의 배선층과, 복수의 배선층을 상호 연결하도록 배선 절연층 내에서 수직 방향으로 연장된 도전성 비아들을 포함할 수 있다. 예를 들어, 도전성 재배선 패턴은 텅스텐(W), 알루미늄(Al), 또는 구리(Cu) 중에서 선택 되는 적어도 하나의 금속을 포함할 수 있다.도전성 재배선 패턴의 일부는 배선 절연층의 상면 상에 배치될 수 있으며, 복수의 반도체 칩(221, 222)과 인터포저 기판(101a)을 전기적 및 물리적으로 연결하기 위한 연결 범프가 안착되는 패드로 기능할 수 있다. 제1 하부 보호층은 베이스층의 하면을 덮을 수 있다. 또한, 제1 하부 보호층은 베이스층의 하면으로부터 돌출된 관통 전극의 측벽을 덮을 수 있다. 예시적인 실시예들에서, 제1 하부 보호층의 하면은 하부 도전성 패드에 접촉된 관통 전극의 하면과 동일 평면 상에 있을 수 있다. 예시적인 실시예들에서, 제1 하부 보호층은 무기 절연 물질을 포함할 수 있다. 예를 들어, 제1 하부 보호 층은 산화물 및 질화물 중 적어도 하나를 포함할 수 있다. 예를 들어, 제1 하부 보호층은 실리콘 산 화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다. 예시적인 실시예들에서, 제1 하부 보호층은 복수의 절연막이 적층된 다층 구조를 가질 수 있다. 예를 들어, 제1 하부 보호층은 베이스층의 하면 상에 차례로 적층된 제1 층 및 제2 층을 포함할 수 있다. 예시적인 실시예들에서, 제1 하부 보호층의 상기 제1 층은 점착력이 우수한 실리콘 산화물로 형성될 수 있 다. 이 경우, 제1 하부 보호층과 베이스층 사이의 점착력이 강화될 수 있다. 또한, 예시적인 실시예 들에서, 제1 하부 보호층의 상기 제2 층은 실리콘 질화물로 형성될 수 있다. 하부 도전성 패드는 제1 하부 보호층의 하면 상에 배치될 수 있다. 예를 들어, 하부 도전성 패드 는 보드-인터포저 간 연결 범프와 연결되는 패드일 수 있다. 하부 도전성 패드는 제1 하부 보호 층의 하면 상에서 수평 방향(예를 들어, X 방향 또는 Y 방향)으로 상호 이격되도록 배치될 수 있다. 예를 들어, 하부 도전성 패드들은 제1 하부 보호층의 하면 상에 2차원 어레이 형태로 배열될 수 있다. 하 부 도전성 패드는 평면적 관점에서 다각형 형태, 예를 들어, 사각형, 육각형 형태를 가질 수 있다. 또는, 하부 도전성 패드는 평면적 관점에서 원형, 타원형 형태를 가질 수도 있다. 하부 도전성 패드는, 예 를 들어 텅스텐(W), 알루미늄(Al), 또는 구리(Cu) 중에서 선택되는 적어도 하나의 금속을 포함할 수 있다. 예시적인 실시예들에서, 하부 도전성 패드는 균일한 두께를 가질 수 있다. 하부 도전성 패드가 제1 하부 보호층 및 관통 전극에 접촉하는 상면과 상기 상면에 반대된 하면을 가질 때, 하부 도전성 패드 의 상기 상면 및 하면은 평평한 표면일 수 있다. 제2 하부 보호층은 제1 하부 보호층의 하면을 덮고, 하부 도전성 패드의 일부분을 덮을 수 있다. 제2 하부 보호층은 하부 도전성 패드의 하면의 일부분을 오픈하기 위한 오프닝을 포함할 수 있 다. 제2 하부 보호층의 오프닝을 통하여, 보드-인터포저 간 연결 범프는 하부 도전성 패드에 연 결될 수 있다. 예시적인 실시예들에서, 제2 하부 보호층은 제1 하부 보호층을 형성하는 물질과는 상이한 물질로 형 성될 수 있다. 제1 하부 보호층은 무기 절연 물질로 형성되고, 제2 하부 보호층은 유기 절연 물질로 형성될 수 있다. 예시적인 실시예들에서, 제2 하부 보호층은 PID를 포함할 수 있다. 예를 들어, 제2 하부 보호층은 폴리이미드(PI), 폴리벤즈옥사졸(PBO)을 포함할 수 있다. 다른 예시적인 실시예들에서, 제2 하부 보호층은 무기 절연 물질로 형성될 수도 있다. 인터포저 기판(101a)은 하부 도전성 패드 상에 배치된 하부 연결 필라를 포함할 수 있다. 하부 연결 필라는 제2 하부 보호층의 오프닝을 통해 하부 도전성 패드에 연결되고, 하부 도전성 패드(14 0)의 하면의 가장자리부를 덮고 있는 제2 하부 보호층의 일부분에 접촉할 수 있다. 하부 연결 필라는 언더 범프 메탈(Under Bump Metallurgy)로 기능할 수 있다. 하부 연결 필라는 니켈(Ni), 구리(Cu), 팔라 듐(Pd), 백금(Pt), 금(Au) 또는 이들의 조합을 포함할 수 있다. 경우에 따라, 하부 연결 필라는 생략될 수 도 있다. 하부 연결 필라 상에는, 인터포저 기판(101a)과 인쇄회로기판와 같은 보드를 연결시키기 위한 보드-인터포 저 간 연결 범프가 부착될 수 있다. 보드-인터포저 간 연결 범프는 연결 범프의 폭보다 큰 폭을 가질 수 있다. 관통 전극은 재배선 구조물의 도전성 재배선 패턴과 하부 도전성 패드를 전기적으로 연결 시키도록 구성될 수 있다. 관통 전극은 베이스층의 상면으로부터 하면까지 연장되어, 베이스층 을 수직 방향으로 관통할 수 있다. 또한, 관통 전극은 베이스층의 하면 상에 배치된 제1 하부 보호층 을 더 관통할 수 있다. 관통 전극의 상단은 재배선 구조물의 도전성 재배선 패턴에 연결되고, 관통 전극의 하단은 하부 도전성 패드에 연결될 수 있다. 예를 들어, 관통 전극은 베이스층 및 제1 하부 보호층을 관통하는 기둥 형상의 도전성 플러그와 도전성 플러그의 측벽을 포위하는 실린더 형상의 도전성 배리어막을 포함할 수 있다. 상기 도전성 배리어막은 Ti, TiN, Ta, TaN, Ru, Co, Mn, WN, Ni, 및 NiB 중에서 선택되는 적어도 하나의 물질을 포함할 수 있고, 상기 도전성 플러그는 Cu, CuSn, CuMg, CuNi, CuZn, CuPd, CuAu, CuRe, CuW 등의 Cu 합금, W, W 합금, Ni, Ru 및 Co 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 베이스층과 관통 전극 사이에는 비아 절연막 이 개재될 수 있다. 비아 절연막은 산화막, 질화막, 탄화막, 폴리머 또는 이들의 조합으로 이루어질 수 있다. 예시적인 실시예들에서, 관통 전극의 종횡비, 즉 관통 전극의 수평 방향(예를 들어, X 방향)에 따른 폭 대비 관통 전극의 수직 방향(예를 들어, Z방향)에 따른 높이는 7 내지 9 사이일 수 있다. 복수의 반도체 칩(221, 222)은 인터포저 기판(101a) 상에 실장될 수 있다. 복수의 반도체 칩(221, 222)은 인터 포저 기판(101a)의 재배선 구조물 상에서 수평 방향(X방향 및/또는 Y방향)으로 서로 이격되어 실장될 수 있다. 복수의 반도체 칩(221, 222)은 플립 칩 방식으로 인터포저 기판(101a) 상에 실장될 수 있다. 즉, 복수의 반도체 칩(221, 222)은 각각, 칩 패드(221p, 222p)가 마련된 하면이 인터포저 기판(101a)을 향하도록 인터포저 기판(101a) 상에 실장될 수 있다. 복수의 반도체 칩(221, 222)의 칩 패드들(221p, 222p)은 연결 범프들을 통해 인터포저 기판(101a)의 배선 절연층의 상면에 놓인 도전성 재배선 패턴의 일부에 전기적으로 연 결될 수 있다. 복수의 반도체 칩(221, 222)의 칩 패드들(221p, 222p)은 입/출력 데이터 신호 전송을 위한 터미 널, 또는 전원 및/또는 접지를 위한 터미널로 이용될 수 있다. 예시적인 실시예들에서, 복수의 반도체 칩(221, 222) 중 일부는 로직 칩이고, 복수의 반도체 칩(221, 222) 중 다른 일부는 메모리 칩일 수 있다. 상기 로직 칩 및 메모리 칩은 인터포저 기판(101a)을 통 해 전기적으로 연결될 수 있다. 예를 들어, 반도체 패키지(10c)는 인터포저 기판(101a)의 대략 중심에 위치된 로직 칩과, 상기 로직 칩 의 반대된 두 측부 각각을 따라 연장된 메모리 칩들을 포함할 수 있다. 예를 들어, 도 4a에 예시된 바와 같이, 로직 칩의 평면적은 메모리 칩 각각의 평면적 보다 클 수 있고, 로직 칩의 일 측부 를 따라 3개의 메모리 칩이 배열될 수 있다. 제1 절연성 충전재는 복수의 반도체 칩(221, 222)과 인터포저 기판(101a) 사이에 배치된 언더필부와, 복수의 반도체 칩(221, 222)의 측벽들 사이에 배치된 제1 사이드필부를 포함할 수 있다. 제1 사이드필부 는 로직 칩의 측벽과 메모리 칩의 측벽들 사이에 채워지고, 이웃하는 메모리 칩의 측벽들 사이에 채워질 수 있다. 제2 사이드필부는 복수의 반도체 칩(221, 222) 중 서로 마주하도록 배치된 적어도 3개의 반도체 칩들의 중 심점 근방에 배치되며, 상기 적어도 3개의 반도체 칩 모두에 접촉할 수 있다. 예를 들어, 제2 사이드필부 는 로직 칩과 서로 이웃한 2개의 메모리 칩들 사이에 배치될 수 있다. 도 5는 본 개시의 예시적인 실시예들에 따른 반도체 패키지(10d)를 나타내는 단면도이다. 이하에서, 도 4a 및 도 4b를 참조하여 설명된 반도체 패키지(10c)와의 차이점을 중심으로, 도 5에 도시된 반도체 패키지(10d)에 대 해 설명한다. 도 5를 도 4a와 함께 참조하면, 반도체 패키지(10d)는 적층형 반도체 칩(221a)을 포함할 수 있다. 예시적인 실 시예들에서, 적층형 반도체 칩(221a)은 적층형 메모리 장치일 수 있다. 예를 들어, 적층형 반도체 칩(221a)은 버퍼 다이 및 복수의 코어 다이를 포함할 수 있다. 예를 들어, 버퍼 다이는 인터페이스 다이, 베이스 다이, 로직 다이, 마스터 다이 등으로도 지칭될 수 있고, 그리고 코어 다이들은 각각 메모리 다이, 슬레이브 다이 등으로도 지칭될 수 있다. 도 5에서는 적층형 반도체 칩(221a)이 2개의 코어 다이들을 포함 되는 것으로 예시되었으나, 코어 다이들의 개수는 다양하게 변경될 수 있다. 예를 들어, 적층형 반도체 칩 (221a)은 4개, 8개, 12개 또는 16개 코어 다이들을 포함할 수 있다. 버퍼 다이 및 코어 다이들은 실리콘 관통 전극(TSV; Through Silicon Via)을 포함할 수 있다. 버퍼 다이 및 코어 다이들은 TSV를 통해 적층되고, 전기적으로 연결될 수 있다. 이에 따라, 적 층형 반도체 칩(221a)은 다수의 다이들이 적층되는 3차원 메모리 구조를 가질 수 있다. 예를 들어, 적층형 반도 체 칩(221a)은 HBM(High Bandwidth Memory) 또는 HMC(Hybrid Memory Cube) 표준을 기반으로 구현될 수 있다. 코어 다이들 각각은 메모리 셀 어레이를 포함할 수 있다. 버퍼 다이는 물리 계층(physical layer) 및 직접 접근 영역을 포함할 수 있다. 버퍼 다이의 물리 계층은 외부의 호스트 장치와의 통신을 위한 인터페이스 회로들을 포함할 수 있고, 인터포저 기판(101a)을 통해 로직 칩과 전기적으로 연결될 수 있다. 적층 형 반도체 칩(221a)은 물리 계층을 통해 로직 칩으로부터 신호들을 수신하거나, 또는 로직 칩에 신호 들을 전송할 수 있다. 버퍼 다이의 물리 계층을 통해 수신된 신호들 및/또는 데이터는 TSV들을 통해 코어 다이들로 전달될 수 있다. 직접 접근 영역은 로직 칩을 통하지 않고 적층형 반도체 칩(221a)을 테스 트할 수 있는 접근 경로를 제공할 수 있다. 상기 직접 접근 영역은 외부의 테스트 장치와 직접 통신할 수 있는 도전 수단(예를 들어, 포트 또는 핀)을 포함할 수 있다. 버퍼 다이와 코어 다이 사이, 또는 코어 다이들 사이에는 절연성 접착층이 개재될 수 있다. 절연성 접착층은, 예를 들어, 비전도성 필름(Non Conductive Film, NCF), 비전도성 페이스트(Non Conductive Paste, NCP), 절연성 폴리머 또는 에폭시 수지를 포함할 수 있다. 적층형 반도체 칩(221a)은 버퍼 다이의 측면 및 코어 다이들의 측면들을 덮는 몰딩층을 더 포함할 수 있다. 상기 몰딩층은 예를 들면, EMC를 포함할 수 있다. 적층형 반도체 칩(221a)은 인터포저 기판(101a)을 통해 로직 칩에 전기적으로 연결될 수 있다. 이 때, 로 직 칩은 적층형 반도체 칩(221a)을 이용하여 반도체 패키지(10d)가 지원하는 어플리케이션들을 실행할 수 있다. 예를 들어, 로직 칩은 CPU(Central Processing Unit), AP(Application Processor), GPU(Graphic Processing Unit), NPU(Neural Processing Unit), TPU(Tensor Processing Unit), VPU(Vision Processing Unit), ISP(Image Signal Processor) 및 DSP(Digital Signal Processor) 중 적어도 하나의 프로세서를 포함하 여 특화된 연산들을 실행할 수 있다. 로직 칩은 물리 계층 및 메모리 컨트롤러를 포함할 수 있다. 로직 칩 의 물리 계층은 적층형 반도체 칩(221a)의 물리 계층과 신호들을 송수신하기 위한 입출력 회로들을 포함할 수 있다. 로직 칩은 물리 계층을 통해 적층형 반도체 칩(221a)의 물리 계층으로 다양한 신호들을 제공할 수 있다. 상기 로직 칩의 메모리 컨트롤러는 적층형 반도체 칩(221a)의 전반적인 동작을 제어할 수 있다. 로직 칩의 메모리 컨트롤러는 인터포저 기판(101a)의 도전성 재배선 패턴을 통해 적층형 반도체 칩 (221a)을 제어하기 위한 신호들을 적층형 반도체 칩(221a)으로 전송할 수 있다. 도 6은 본 개시의 예시적인 실시예들에 따른 반도체 패키지(10e)를 나타내는 단면도이다. 이하에서, 도 4a 및 도 4b를 참조하여 설명된 반도체 패키지(10c)와의 차이점을 중심으로, 도 6에 도시된 반도체 패키지(10e)에 대 해 설명한다. 도 6을 참조하면, 반도체 패키지(10e)는 인터포저 기판(101a)이 실장되는 패키지 기판을 포함할 수 있다. 패키지 기판은 보드-인터포저 간 연결 범프를 통해 인터포저 기판(101a)과 전기적으로 연결될 수 있 다. 패키지 기판은 기판 베이스, 및 기판 베이스의 상면 및 하면에 각각 배치되는 기판 상부 패 드 및 기판 하부 패드를 포함할 수 있다. 예시적인 실시예들에서, 패키지 기판은 인쇄회로기판 일 수 있다. 예를 들면, 패키지 기판은 멀티 레이어 인쇄회로기판일 수 있다. 기판 베이스는 페놀 수 지, 에폭시 수지, 폴리이미드 중에서 선택되는 적어도 하나의 물질로 이루어질 수 있다. 기판 상부 패드에 는 보드-인터포저 간 연결 범프가 연결될 수 있고, 기판 하부 패드에는 외부 장치와 반도체 패키지 (10e)를 전기적으로 연결하도록 구성된 외부 연결 단자가 연결될 수 있다. 반도체 패키지(10e)는 인터포저 기판(101a)과 패키지 기판 사이에 배치된 제2 절연성 충전재를 포함 할 수 있다. 제2 절연성 충전재는 인터포저 기판(101a)과 패키지 기판 사이의 틈을 채우고, 보드-인 터포저 간 연결 범프들을 감쌀 수 있다. 또한, 제2 절연성 충전재는 인터포저 기판(101a)의 측벽 및 몰딩부의 측벽에 접촉할 수 있다. 제2 절연성 충전재는 인터포저 기판(101a)의 측벽 및 몰딩부 의 측벽을 따라 연장되어, 인터포저 기판(101a)의 측벽의 적어도 일부를 덮고, 몰딩부의 측벽의 일부를 덮 을 수 있다. 예를 들어, 제2 절연성 충전재는 모세관 언더필 공정을 통해 형성될 수 있다. 반도체 패키지(10e)는 복수의 반도체 칩(221, 222)의 상면들을 덮는 방열 부재를 더 포함할 수 있다. 방열 부재는 히트 슬러그(heat slug) 또는 히트 싱크(heat sink)와 같은 방열판을 포함할 수 있다. 예시적인 실 시예들에서, 방열 부재는 패키지 기판의 상면 상에 부착되고, 인터포저 기판(101a)의 측벽 및 복수의 반도체 칩(221, 222)의 측벽들을 포위할 수 있다. 또한, 반도체 패키지(10e)는 열적 인터페이스 물질(thermal interface material, 350)를 더 포함할 수 있다. 열적 인터페이스 물질은 복수의 반도체 칩(221, 222)의 상면들과 방열 부재 사이에 배치될 수 있다. 도 7a 내지 도 7e는 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다. 이하에서, 도 7a 내지 도 7e를 참조하여, 도 6에 예시된 반도체 패키지(10e)의 제조 방법을 설명한다. 도 7a를 참조하면, 인터포저 기판(101a) 상에 복수의 반도체 칩(221, 222)을 실장한다. 복수의 반도체 칩(221, 222)은 플립 칩 방식으로 인터포저 기판(101a) 상에 실장될 수 있다. 이 때, 복수의 반도체 칩(221, 222)은 약 200㎛ 이하의 간격으로 인터포저 기판(101a) 상에 배치될 수 있다. 도 7b를 참조하면, 복수의 반도체 칩(221, 222)과 인터포저 기판(101a) 사이의 틈을 채우고 복수의 반도체 칩 (221, 222)의 측벽들 사이의 틈을 부분적으로 채우는 제1 절연성 충전재를 형성한다. 예를 들어, 제1 절연성 충전재는 언더필 물질을 이용한 모세관 언더필 공정을 통해 형성될 수 있다. 복수 의 반도체 칩(221, 222)과 인터포저 기판(101a) 사이의 틈으로 언더필 물질이 공급됨에 따라 복수의 반도체 칩 (221, 222)과 인터포저 기판(101a) 사이의 틈이 언더필 물질로 채워질 수 있다. 또한, 복수의 반도체 칩(221, 222)은 약 200㎛ 이하의 좁은 간격으로 이격되어, 언더필 물질은 복수의 반도체 칩(221, 222)의 측벽들 사이에 도 채워질 수 있다. 언더필 물질은 복수의 반도체 칩(221, 222)의 측벽들 사이의 틈을 채우되, 서로 마주하도록 배치된 3개 이상의 반도체 칩의 측벽들 사이의 틈의 상부에는 채워지지 않는다. 즉, 언더필 물질은 복수의 반도체 칩(221, 222)의 측벽들 사이의 틈을 채우되 후속 단계에서 형성되는 제2 사이드필부(도 7d의 251)가 형성되는 영역에는 채워지 지 않는다. 예시적인 실시예들에서, 복수의 반도체 칩(221, 222)의 측벽들 사이의 틈에서 3개 이상의 반도체 칩 의 측벽들 사이의 틈의 상부를 제외한 나머지 부분에 언더필 물질이 채워지도록 하기 위해, 모세관 언더필 공정 에 이용되는 언더필 물질의 양을 적절히 조절할 수 있다. 다른 예시적인 실시예들에서, 복수의 반도체 칩(221, 222)의 측벽들 사이의 틈 전체가 언더필 물질로 채워지도록 모세관 언더필 공정을 수행한 후에, 레이저 드릴링 또는 식각 공정을 통해 상기 언더필 물질의 일부를 제거하여 후속 단계에서 제2 사이드필부가 채워질 공간 을 형성할 수 있다. 도 7c를 참조하면, 인터포저 기판(101a) 상에 복수의 반도체 칩(221, 222)을 덮는 몰딩 물질을 형성한다. 몰딩 물질은 상기 몰딩 물질은 복수의 반도체 칩(221, 222)의 상면들을 덮을 수 있다. 또한, 몰딩 물 질은 복수의 반도체 칩(221, 222)의 측벽들 사이의 틈을 부분적으로 채울 수 있다. 도 7c 및 도 7d를 참조하면, 복수의 반도체 칩(221, 222)의 상면들이 노출되도록, 몰딩 물질의 일부를 제 거할 수 있다. 예를 들어, 몰딩 물질의 일부를 제거하기 위해, 화학적 기계적 연마(Chemical Mechanical Polishing, CMP) 공정, 그라인딩 공정 등이 수행될 수 있다. 예를 들어, 연마 공정을 통해, 몰딩 물질의 일부, 복수의 반도체 칩(221, 222) 각각의 일부, 및 제1 사이드필부의 일부가 함께 제거될 수 있다. 몰딩 물질의 일부가 제거됨에 따라, 상기 몰딩 물질은 복수의 반도체 칩(221, 222)을 측 방향에서 둘 러싸는 몰딩부와, 복수의 반도체 칩(221, 222)의 측벽들 사이의 틈에 부분적으로 채워지는 제2 사이드필부 로 구분될 수 있다. 몰딩부 및 제2 사이드필부는 동일한 공정을 통해 함께 형성되므로, 몰딩부 및 제2 사이드필부는 서로 동일한 물질 조성을 가질 수 있다. 예시적인 실시예들에서, 상기 연마 공정 결과, 몰딩부의 노출된 상면, 복수의 반도체 칩(221, 222)의 노출 된 상면들, 제1 사이드필부의 노출된 상면, 및 제2 사이드필부의 노출된 상면은 서로 동일한 평면 상 에 있을 수 있다. 도 7e를 참조하면, 도 7d의 결과물에 대한 쏘잉 공정을 수행하고, 쏘잉 공정을 통해 개별화된 구조물을 패키지 기판 상에 실장한다. 인터포저 기판(101a)은 보드-인터포저 간 연결 범프를 통해 패키지 기판의 상면 상에 실장될 수 있다. 이후, 인터포저 기판(101a)과 패키지 기판 사이의 틈을 채우는 제2 절연성 충전재를 형성한다. 제2 절연성 충전재는 보드-인터포저 간 연결 범프를 감싸도록 형성될 수 있다. 또한, 제2 절연성 충전재 의 일부는 인터포저 기판(101a)의 측벽, 및 몰딩부의 측벽을 따라 연장될 수 있다. 예를 들어, 제2 절연성 충전재는 언더필 물질을 이용한 모세관 언더필 공정을 통해 형성될 수 있다. 다음으로, 도 6을 참조하면, 복수의 반도체 칩(221, 222)의 상면들 상에 열적 인터페이스 물질을 형성할 수 있다. 그리고, 열적 인터페이스 물질 상에 방열 부재를 부착할 수 있다. 이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한"}
{"patent_id": "10-2020-0173679", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통 상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다."}
{"patent_id": "10-2020-0173679", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1a는 본 개시의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 평면도이다. 도 1b는 도 1a의 \"1B\"로 표시된 영역을 확대하여 나타내는 확대도이다. 도 1c는 도 1a의 1C-1C' 선에 따른 반도체 패키지의 단면도이다. 도 1d는 도 1a의 1D-1D' 선에 따른 반도체 패키지의 단면도이다. 도 2a는 본 개시의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 평면도이다. 도 2b는 도 2a의 \"2B\"로 표시된 영역을 확대하여 나타내는 확대도이다. 도 3은 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 단면도이다. 도 4a는 본 개시의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 평면도이다. 도 4b는 도 4a의 4B-4B' 선에 따른 단면도이다. 도 5는 본 개시의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 6은 본 개시의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 7a 내지 도 7e는 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다."}
