<!DOCTYPE html>
<html lang="pt">
  <head>
  	<meta charset="UTF-8"/>
  	<title>TCC da Elisa Silva</title>
  </head>
  <body>
  	<h1>
  	  TCC da Elisa Silva
  	</h1>
  	<p>
  	  Nesta p√°gina voc√™ encontra detalhes do meu TCC.
  	<p>
  	<hr/>
    <h2>
      Proposta
    </h2>
    <p>
      A arquitetura RISC-V √© um ISA aberta lan√ßada em 2010 que vem ganhando espa√ßo em aplica√ß√µes comerciais.
    </p>
    <p>
      A proposta deste TCC √© o desenvolvimento e verifica√ß√£o de um n√∫cleo RISC-V RV32E que seja pequeno e
	    com suporte as extens√µes A, C, Zicsr e Zifencei. O n√∫cleo tem como alvo o seu uso em sistemas embarcados
	    que possuam restri√ß√µes de tamanho f√≠sico ou de custo. Ser√° usado como base projetos como o SERV [1] e 
      PicoRV32 [2] que oferecem n√∫cleos pequenos, por√©m sem o suporte ao conjunto de extens√µes propostas. 
      O suporte ao conjunto proposto permitir√° o uso de instru√ß√µes compactas (que reduz o tamanho dos programas 
      para RISC-V em torno de 30%) bem como o suporte √† execu√ß√£o privilegiada para rodar c√≥digo de terceiros de 
      forma segura.
    </p>
    <p>
      Se espera no fim do trabalho a implementa√ß√£o da CPU em Verilog, s√≠ntese da mesma em uma FPGA 
      (Xilinx Artix 7) e um conjunto de softwares que demonstrem o funcionamento do chip al√©m da 
      documenta√ß√£o de todo o projeto.
    </p>
    <ol>
      <li><a href="https://github.com/olofk/serv">https://github.com/olofk/serv</a></li>
      <li><a href="http://github.com/cliffordwolf/picorv32">https://github.com/cliffordwolf/picorv32</a></li>
    </ol>
    <h2>
      Progresso
    </h2>
	<iframe src="./progresso.htm" style="width: 100%; min-height: 500px; border: none;">
	</iframe>
    <h2>
      Envolvidos  
    </h2>
    <ul>
      <li> Nina S. T. Hirata (<a href="https://www.ime.usp.br/~nina/">website</a>) - Respons√°vel</li>
      <li> Alfredo Goldman (<a href="https://www.ime.usp.br/~gold/">website</a>) - Supervisor</li>
      <li> Carlos Eduardo de Paula (<a href="https://twitter.com/carlosedp/">@carlosedp</a>, <a href="http://carlosedp.com">website</a>) - Mentor </li>
      <li> Eu (<a href="https://twitter.com/minifyit">@minifyit</a>, <a href="http://blog.silva.moe">website</a>) - Aluna </li>
    </ul>
    <h2>
      Anota√ß√µes de progresso (960/28800 min ou 3,3%)
    </h2>
    <blockquote>
  	  <h3>
  	    2021-06-04 (120 min) [FGPA]
  	  </h3>
  	  <p>
        Teste de configura√ß√£o da FPGA Artix-7.
        Al√©m da prepara√ß√£o do ambiente (cria√ß√£o de m√°quina virtual e instala√ß√£o do Vivado),
        realizei os experimentos disponibilizados pelo fabricante da placa (<a href="https://github.com/ChinaQMTECH/XC7A100T-200T_Wukong_Board">repo aqui</a>).
  	  </p>
      <p>
        Obter a placa foi um processo relativemente tranquilo, exceto pelo fato de eu ter enviado um endere√ßo inv√°lido.
        Com isso, ao chegar no correios da minha cidade, o pacote √© devolvido para a china ü§Ø.
        Felizmente dei sorte ao consguir comprar uma segunda JTAG no Mercado Livre (a primeira est√° voltando pra china)
        e de recuperar o pacote com a FPGA em si. A li√ß√£o do dia √©: revise o endere√ßo de entrega!
      </p>
  	</blockquote>
    <blockquote>
  	  <h3>
  	    2021-05-15 (30 min) [pre]
  	  </h3>
  	  <p>
        Desenvolvimento da proposta e defini√ß√£o de objetivos parciais.
  	  </p>
  	</blockquote>
	  <blockquote>
  	  <h3>
  	    2021-05-14 (60 min) [pre]
  	  </h3>
  	  <p>
        Ingresso do Carlos Eduardo (<a href="https://twitter.com/carlosedp/">@carlosedp</a>) como mentor no projeto.
        Ele √© embaixador RISC-V no Brasil e seu conhecimento t√©cnico no assunto √© de grande valor.
        Realizamos uma conversa acerca do modelo de FPGA a ser comprado e fechamos na Artix 7 da Xilinx.
        Realizei a aquisic√£o da placa XC7A100T Wukong da QMTECH e um JTAG para realizar a programa√ß√£o.
        O equipamento deve chegar na metade de junho.
  	  </p>
  	</blockquote>
    <blockquote>
  	  <h3>
  	    2021-05-10 (240 min) [pre]
  	  </h3>
  	  <p>
        Estudo da especifica√ß√£o 0.10 da extens√£o de vetores do RISC-V,
        seu contexto em rela√ß√£o a outras extens√µes (ARM SVE e Intel AVX-512)
        e escrita de um breve texto sobre a mesma. <a href="./RVV.html">Acesse aqui</a>.
  	  </p>
  	</blockquote>
	<blockquote>
  	  <h3>
  	    2021-04-27 (240 min) [pre]
  	  </h3>
  	  <p>
		    Escrita de um texto sobre os compromissos do RISC-V. <a href="./compromissos.html">Acesse aqui</a>.
  	  </p>
  	</blockquote>
  	<blockquote>
  	  <h3>
  	    2021-04-11 (240 min) [pre]
  	  </h3>
  	  <p>
		    Leitura do(s) livro(s) do Patterson e releitura da especifica√ß√£o do RISC-V.
		    Curiosamente, o Patterson j√° est√° dispon√≠vel numa edi√ß√£o que usa o RISC-V.
  	  </p>
  	</blockquote>
  	<blockquote>
  	  <h3>
  	    2021-04-05 (30 min) [pre]
  	  </h3>
  	  <p>
		Batepapo inicial com o Gold para definir o caminho do TCC.
		Dentre os pontos importantes da conversa podemos listar:
  	  </p>
  	  <ul>
  	    <li>Trabalhar com algo relacionado a RISC-V</li>
  	    <li>Explorar poss√≠veis projetos j√° existentes</li>
  	  </ul>
  	  <p>
  	    Ficou como tarefa a elabora√ß√£o de um texto fazendo um paralelo
  	    entre os compromissos do MIPS e do RISC-V com base no texto exposto
  	    no livro Computer Organization And Design do Patterson e do Hennessy.
  	  </p>
  	</blockquote>
  	<blockquote>
  	  <h3>
  	    2021-(1,2,3)-?? (muitos minutos) [pre]
  	  </h3>
  	  <p>
  	    Estudo de Verilog com base no livro Verilog HDL do Samir Palnitkar.
  	    Parte dos estudos resultaram em um pequeno projeto com exemplos de
  	    integra√ß√£o entre Verilog, C e Objective-C.
  	    <a href="https://github.com/elUrso/ObjV">
  	      Link para o reposit√≥rio
  	    </a>.
  	  </p>
  	</blockquote>
    <hr/>
    <p>
      Esclarecimento: Oficialmente Elisa Silva √© conhecida como Vitor Silva.
    </p>
  </body>
</html>
