# Makefile中的变量

## 自定义变量

### 如何定义

``` c
[变量名]=[变量值]
```

举例：

- ALLFILE=main.c Add.c
- 定义了一个变量，名字为ALLFILE，变量的内容是main.c Add.c

### 如何使用

以下两种方法都可以，$符号加()，括号里写变量名。把() 换成{}也是可以的

``` c
$(变量名) / ${变量值} 
```

举例：

- $(ALLFILE)
  - 括号方式
- ${ALLFILE}
  - 大括号方式
- 两者等价，效果是把这个变量名字，直接替换成内容，类似于C语言中的宏替换

---

### 改造Makefile文件

如何改造？

- 将生成的中间文件使用OBJ变量保存
- 将目标文件使用TARGET变量保存

这样做有什么好处？

- 以后再次增加新的依赖文件，只需要修改OBJ变量

改造后Makefile文件如下：

``` c
OBJ=main.o Add.o
TARGET=main

${TARGET}: ${OBJ}
 gcc ${OBJ} -o ${TARGET}

Add.o: Add.c
 gcc -c Add.c
main.o: main.c
 gcc -c main.c

clean:
 rm -f *.o main
```

---

## 系统自带变量

### 如何查看

- 使用make -p命令可以查看，配合输出重定向，写入到文件
- make -p > os_define

在当前的目录下会生成os_define文件，里面是make定义好的常量，里面的常量可以直接使用

举例：

- $? 相比目标文件，修改过的依赖文件的列表，以空格分割
- $@ 目标文件的完整名称
- $^ 所有不重复的依赖文件，以空格分割
- $+ 所有的依赖文件(包含重复的)，以空格分割

### 再改造Makefile文件

如何改造？

- 使用系统自带的 $* 代替目标文件
- 使用 $^ 代替命令中的target

这样做有什么好处？

- 进一步减少需要列举的文件，更加自动化

再改造后Makefile文件如下：

``` c
OBJ=main.o Add.o
TARGET=main

${TARGET}: ${OBJ}
 gcc ${OBJ} -o ${TARGET}

Add.o: Add.c
 gcc -c $^
main.o: main.c
 gcc -c $^

clean:
 rm -f *.o $(TARGET)
```

---

## 系统自带常量

### 如何查看？

- 和系统自带的变量在一起
- 使用make -p命令可以查看，配合输出重定向，写入到文件
- make -p > os_define

生成os_define的文件，包含make定义的变量和常量

一些例子：

- 例如PWD：保存当前位置的绝对路径
- CXX：当前编译c++文件使用的编译器
- RM：rm -f，删除指令
- 更多的内容可以查看刚刚生成的os_define文件

### 再再改造Makefile文件

如何改造？

- 使用系统自带的 CXX 代替命令中的gcc
- 使用 RM 代替命令clean中的rm -f

这样做有什么好处？

- 可以跨平台使用
- 由于CXX是系统定义的，所以在不同的系统中会自动查找相应的编译器，例如gcc，g++，clang等

再再改造后Makefile文件如下：

``` c
OBJ=main.o Add.o
TARGET=main

${TARGET}: ${OBJ}
 CXX ${OBJ} -o ${TARGET}

Add.o: Add.c
 CXX -c $^
main.o: main.c
 CXX -c $^

clean:
 RM *.o $(TARGET)

```
