Fitter report for TR1_CCD
Tue Apr 04 20:05:30 2006
Version 5.1 Build 213 01/19/2006 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Netlist Optimizations
  6. Fitter Equations
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. Bidir Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. PLL Summary
 15. PLL Usage
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; Fitter Summary                                                        ;
+-----------------------+-----------------------------------------------+
; Fitter Status         ; Successful - Tue Apr 04 20:05:30 2006         ;
; Quartus II Version    ; 5.1 Build 213 01/19/2006 SP 1 SJ Full Version ;
; Revision Name         ; TR1_CCD                                       ;
; Top-level Entity Name ; TR1_CCD                                       ;
; Family                ; Cyclone                                       ;
; Device                ; EP1C6Q240C8                                   ;
; Timing Models         ; Final                                         ;
; Total logic elements  ; 1,470 / 5,980 ( 25 % )                        ;
; Total pins            ; 159 / 185 ( 86 % )                            ;
; Total virtual pins    ; 0                                             ;
; Total memory bits     ; 48,088 / 92,160 ( 52 % )                      ;
; Total PLLs            ; 1 / 2 ( 50 % )                                ;
+-----------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                        ;
+------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                               ; Setting                        ; Default Value                  ;
+------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                               ; EP1C6Q240C8                    ;                                ;
; Perform Physical Synthesis for Combinational Logic   ; On                             ; Off                            ;
; Perform Register Duplication                         ; On                             ; Off                            ;
; Perform Register Retiming                            ; On                             ; Off                            ;
; SignalProbe signals routed during normal compilation ; Off                            ; Off                            ;
; Use smart compilation                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                     ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                          ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                             ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                 ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                          ; Off                            ; Off                            ;
; Optimize Timing                                      ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing           ; On                             ; On                             ;
; Limit to One Fitting Attempt                         ; Off                            ; Off                            ;
; Final Placement Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations          ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                        ; 1                              ; 1                              ;
; Slow Slew Rate                                       ; Off                            ; Off                            ;
; PCI I/O                                              ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                            ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                   ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                     ; Auto                           ; Auto                           ;
; Auto Delay Chains                                    ; On                             ; On                             ;
; Auto Merge PLLs                                      ; On                             ; On                             ;
; Perform Asynchronous Signal Pipelining               ; Off                            ; Off                            ;
; Fitter Effort                                        ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                      ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication             ; Auto                           ; Auto                           ;
; Auto Register Duplication                            ; Off                            ; Off                            ;
; Auto Global Clock                                    ; On                             ; On                             ;
; Auto Global Register Control Signals                 ; On                             ; On                             ;
+------------------------------------------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+----------------------------------------------+-----------------------------------+
; Option                                       ; Setting                           ;
+----------------------------------------------+-----------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                               ;
; Enable device-wide reset (DEV_CLRn)          ; Off                               ;
; Enable device-wide output enable (DEV_OE)    ; Off                               ;
; Enable INIT_DONE output                      ; Off                               ;
; Configuration scheme                         ; Active Serial                     ;
; Error detection CRC                          ; Off                               ;
; Reserve ASDO pin after configuration.        ; As input tri-stated               ;
; Reserve all unused pins                      ; As input tri-stated with bus-hold ;
; Base pin-out file on sameframe device        ; Off                               ;
+----------------------------------------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+--------------------------------+-----------+------------------+------------------+
; Node                                                                                                                                     ; Action           ; Operation          ; Reason                         ; Node Port ; Destination Node ; Destination Port ;
+------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+--------------------------------+-----------+------------------+------------------+
; rCCD_DATA[0]                                                                                                                             ; Packed Register  ; Register Packing   ; Fast Input Register assignment ; REGOUT    ; JP2[20]          ; COMBOUT          ;
; rCCD_DATA[1]                                                                                                                             ; Packed Register  ; Register Packing   ; Fast Input Register assignment ; REGOUT    ; JP2[21]          ; COMBOUT          ;
; rCCD_DATA[2]                                                                                                                             ; Packed Register  ; Register Packing   ; Fast Input Register assignment ; REGOUT    ; JP2[25]          ; COMBOUT          ;
; rCCD_DATA[3]                                                                                                                             ; Packed Register  ; Register Packing   ; Fast Input Register assignment ; REGOUT    ; JP2[23]          ; COMBOUT          ;
; rCCD_DATA[4]                                                                                                                             ; Packed Register  ; Register Packing   ; Fast Input Register assignment ; REGOUT    ; JP2[22]          ; COMBOUT          ;
; rCCD_DATA[5]                                                                                                                             ; Packed Register  ; Register Packing   ; Fast Input Register assignment ; REGOUT    ; JP2[24]          ; COMBOUT          ;
; rCCD_DATA[6]                                                                                                                             ; Packed Register  ; Register Packing   ; Fast Input Register assignment ; REGOUT    ; JP2[26]          ; COMBOUT          ;
; rCCD_DATA[7]                                                                                                                             ; Packed Register  ; Register Packing   ; Fast Input Register assignment ; REGOUT    ; JP2[27]          ; COMBOUT          ;
; rCCD_DATA[8]                                                                                                                             ; Packed Register  ; Register Packing   ; Fast Input Register assignment ; REGOUT    ; JP2[28]          ; COMBOUT          ;
; rCCD_DATA[9]                                                                                                                             ; Packed Register  ; Register Packing   ; Fast Input Register assignment ; REGOUT    ; JP2[29]          ; COMBOUT          ;
; rCCD_FVAL                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Input Register assignment ; REGOUT    ; JP2[33]          ; COMBOUT          ;
; rCCD_LVAL                                                                                                                                ; Packed Register  ; Register Packing   ; Fast Input Register assignment ; REGOUT    ; JP2[32]          ; COMBOUT          ;
; Sdram_Control_4Port:u6|CMD[0]~691                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|CMD[1]~693                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|Equal~1113                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|Equal~1115                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|Equal~1121                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|LessThan~1262                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|LessThan~1263                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|LessThan~1265                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|LessThan~1266                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|LessThan~1267                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|LessThan~1283_BDD18                                                                                               ; Created          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|LessThan~1284_BDD19                                                                                               ; Created          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|PM_STOP~_DUP_COMB                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|Pre_RD                                                                                                            ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|RD_MASK[0]~102                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|RD_MASK[1]~104                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|RD_MASK[1]~108                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|Read~470                                                                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|ST[0]~2386_DUP_COMB                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|ST[0]~2387                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|ST[0]~2412                                                                                                        ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|ST[9]~2369_DUP_COMB                                                                                               ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|ST[9]~2391                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|ST[9]~2392                                                                                                        ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_fefifo_ctc:read_state|b_non_empty~433 ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_fefifo_ctc:read_state|b_non_empty~434 ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_fefifo_ctc:read_state|is_one8~55      ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_fefifo_ctc:read_state|b_non_empty~433 ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_fefifo_ctc:read_state|b_non_empty~434 ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_fefifo_ctc:read_state|is_one8~55      ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|WR_MASK[0]~167                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|WR_MASK[0]~168                                                                                                    ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|WR_MASK[0]~170                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|WR_MASK[0]~171                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|WR_MASK[0]~172                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|WR_MASK[0]~179                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|WR_MASK[0]~201_BDD17                                                                                              ; Created          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|WR_MASK[1]~165                                                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|Write~325                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|Write~334                                                                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|add~2886                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|LOAD_MODE~88                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|LOAD_MODE~89                                                                           ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|LOAD_MODE~101_BDD1                                                                     ; Created          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|LessThan~425                                                                           ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|SADDR[8]                                                                               ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|SADDR[9]                                                                               ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|SADDR[10]                                                                              ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|SADDR[11]                                                                              ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|SADDR[12]                                                                              ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|SADDR[13]                                                                              ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|SADDR[14]                                                                              ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|SADDR[15]                                                                              ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|SADDR[16]                                                                              ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|SADDR[17]                                                                              ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|SADDR[18]                                                                              ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|SADDR[19]                                                                              ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|SADDR[20]                                                                              ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|SADDR[21]                                                                              ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|SADDR[22]                                                                              ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[0]~1011                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[0]~1012                                                                     ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[0]~1041                                                                     ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[1]~1009                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[2]~1017                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[2]~1097                                                                     ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[3]~1007                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[4]~1015                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[5]~1013                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[6]~1029                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[7]~1027                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[8]~1025                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[9]~1037                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[10]~1023                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[11]~1021                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[12]~1019                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[13]~1031                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[14]~1033                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[15]~1035                                                                    ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[8]~414                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[8]~429                                                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[9]~412                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[9]~431                                                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[10]~410                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[10]~433                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[11]~408                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[11]~435                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[12]~406                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[12]~437                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[13]~404                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[13]~439                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[14]~402                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[14]~441                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[15]~400                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[15]~443                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[16]~398                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[16]~445                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[17]~396                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[17]~447                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[18]~394                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[18]~449                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[19]~392                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[19]~451                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[20]~418                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[20]~425                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[21]~416                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[21]~427                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[22]~420                                                                                                     ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mADDR[22]~422                                                                                                     ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mRD~582                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mRD~584_DUP_COMB_590                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mRD~591_BDD6                                                                                                      ; Created          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mWR~452                                                                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|mWR~454_DUP_COMB_458                                                                                              ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rRD1_ADDR[18]~1667                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rRD1_ADDR[18]~1669                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rRD1_ADDR[18]~1670                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rRD1_ADDR[18]~1671                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rRD1_ADDR[18]~1673_BDD12                                                                                          ; Created          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rRD1_ADDR[18]~1674_BDD13                                                                                          ; Created          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rRD1_ADDR[18]~1675_BDD14                                                                                          ; Created          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rRD1_ADDR[18]~1676_BDD15                                                                                          ; Created          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rRD1_ADDR[18]~1677_BDD16                                                                                          ; Created          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rRD2_ADDR[16]~1655                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rRD2_ADDR[16]~1656                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rRD2_ADDR[16]~1657                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rRD2_ADDR[16]~1660_BDD3                                                                                           ; Created          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rRD2_ADDR[16]~1661_BDD4                                                                                           ; Created          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rRD2_ADDR[16]~1663_BDD7                                                                                           ; Created          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rRD2_ADDR[16]~1664_BDD8                                                                                           ; Created          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rRD2_ADDR[16]~1665_BDD9                                                                                           ; Created          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rRD2_ADDR[16]~1666_BDD10                                                                                          ; Created          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rRD2_ADDR[16]~1667_BDD11                                                                                          ; Created          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR1_ADDR[8]~1169                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR1_ADDR[8]~1170                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR1_ADDR[9]~1167                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR1_ADDR[10]~1165                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR1_ADDR[11]~1163                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR1_ADDR[12]~1161                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR1_ADDR[13]~1159                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR1_ADDR[14]~1157                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR1_ADDR[15]~1155                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR1_ADDR[16]~1153                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR1_ADDR[17]~1151                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR1_ADDR[18]~1149                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR1_ADDR[19]~1147                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR1_ADDR[20]~1173                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR1_ADDR[21]~1171                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR1_ADDR[22]~1175                                                                                                ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR[8]~1730                                                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR[8]~1732                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR[8]~1795                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR[8]~1819                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR[8]~1820                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR[9]~1796                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR[10]~1797                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR[11]~1798                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR[12]~1799                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR[13]~1800                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR[14]~1801                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR[15]~1802                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR[16]~1803                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR[17]~1804                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR[18]~1805                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR[19]~1806                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR[21]~1807                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR[22]~1808                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR~1715                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
; Sdram_Control_4Port:u6|rWR2_ADDR~1824_BDD0                                                                                               ; Created          ; Physical Synthesis ; Timing optimization            ;           ;                  ;                  ;
+------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+--------------------------------+-----------+------------------+------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/TR1/TR1_CCD_new/TR1_CCD/TR1_CCD.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/TR1/TR1_CCD_new/TR1_CCD/TR1_CCD.pin.


+-------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                           ;
+---------------------------------------------+---------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                     ;
+---------------------------------------------+---------------------------------------------------------------------------+
; Total logic elements                        ; 1,470 / 5,980 ( 25 % )                                                    ;
;     -- Combinational with no register       ; 298                                                                       ;
;     -- Register only                        ; 300                                                                       ;
;     -- Combinational with a register        ; 872                                                                       ;
;                                             ;                                                                           ;
; Logic element usage by number of LUT inputs ;                                                                           ;
;     -- 4 input functions                    ; 431                                                                       ;
;     -- 3 input functions                    ; 363                                                                       ;
;     -- 2 input functions                    ; 347                                                                       ;
;     -- 1 input functions                    ; 138                                                                       ;
;     -- 0 input functions                    ; 191                                                                       ;
;                                             ;                                                                           ;
; Logic elements by mode                      ;                                                                           ;
;     -- normal mode                          ; 1020                                                                      ;
;     -- arithmetic mode                      ; 450                                                                       ;
;     -- qfbk mode                            ; 68                                                                        ;
;     -- register cascade mode                ; 0                                                                         ;
;     -- synchronous clear/load mode          ; 425                                                                       ;
;     -- asynchronous clear/load mode         ; 824                                                                       ;
;                                             ;                                                                           ;
; Total LABs                                  ; 263 / 598 ( 44 % )                                                        ;
; Logic elements in carry chains              ; 494                                                                       ;
; User inserted logic elements                ; 0                                                                         ;
; Virtual pins                                ; 0                                                                         ;
; I/O pins                                    ; 159 / 185 ( 86 % )                                                        ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )                                                           ;
; Global signals                              ; 8                                                                         ;
; M4Ks                                        ; 16 / 20 ( 80 % )                                                          ;
; Total memory bits                           ; 48,088 / 92,160 ( 52 % )                                                  ;
; Total RAM block bits                        ; 73,728 / 92,160 ( 80 % )                                                  ;
; PLLs                                        ; 1 / 2 ( 50 % )                                                            ;
; Global clocks                               ; 8 / 8 ( 100 % )                                                           ;
; Maximum fan-out node                        ; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 603                                                                       ;
; Highest non-global fan-out signal           ; KEY[0]                                                                    ;
; Highest non-global fan-out                  ; 58                                                                        ;
; Total fan-out                               ; 6821                                                                      ;
; Average fan-out                             ; 4.14                                                                      ;
+---------------------------------------------+---------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; KEY[0] ; 14    ; 1        ; 0            ; 16           ; 0           ; 58                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; KEY[1] ; 13    ; 1        ; 0            ; 17           ; 2           ; 41                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; KEY[2] ; 12    ; 1        ; 0            ; 17           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; KEY[3] ; 8     ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; KEY[4] ; 7     ; 1        ; 0            ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; KEY[5] ; 6     ; 1        ; 0            ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; KEY[6] ; 4     ; 1        ; 0            ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; KEY[7] ; 2     ; 1        ; 0            ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; OSC_27 ; 153   ; 3        ; 35           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; OSC_50 ; 28    ; 1        ; 0            ; 12           ; 2           ; 77                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; TCK    ; 237   ; 2        ; 4            ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; TCS    ; 236   ; 2        ; 4            ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; TDI    ; 235   ; 2        ; 4            ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; TR_RXD ; 205   ; 2        ; 22           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                          ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; AUD_BCK     ; 226   ; 2        ; 8            ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; AUD_DATA    ; 234   ; 2        ; 6            ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; AUD_LRCK    ; 233   ; 2        ; 6            ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; BLUE[0]     ; 213   ; 2        ; 16           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; BLUE[1]     ; 214   ; 2        ; 16           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; BLUE[2]     ; 215   ; 2        ; 16           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; BLUE[3]     ; 216   ; 2        ; 14           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; CF_CS0_N    ; 194   ; 2        ; 28           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; CF_CS1_N    ; 55    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; FL_CE_N     ; 83    ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; GREEN[0]    ; 217   ; 2        ; 14           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; GREEN[1]    ; 218   ; 2        ; 14           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; GREEN[2]    ; 219   ; 2        ; 12           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; GREEN[3]    ; 220   ; 2        ; 12           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; HSYNC_N     ; 206   ; 2        ; 20           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; RED[0]      ; 222   ; 2        ; 10           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; RED[1]      ; 223   ; 2        ; 10           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; RED[2]      ; 224   ; 2        ; 10           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; RED[3]      ; 225   ; 2        ; 8            ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_ADDR[0]  ; 77    ; 4        ; 10           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_ADDR[10] ; 76    ; 4        ; 8            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_ADDR[11] ; 62    ; 4        ; 2            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_ADDR[1]  ; 78    ; 4        ; 10           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_ADDR[2]  ; 79    ; 4        ; 10           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_ADDR[3]  ; 80    ; 4        ; 12           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_ADDR[4]  ; 68    ; 4        ; 6            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_ADDR[5]  ; 67    ; 4        ; 6            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_ADDR[6]  ; 66    ; 4        ; 4            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_ADDR[7]  ; 65    ; 4        ; 4            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_ADDR[8]  ; 64    ; 4        ; 4            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_ADDR[9]  ; 63    ; 4        ; 2            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_BA_0     ; 47    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_BA_1     ; 75    ; 4        ; 8            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_CAS_N    ; 44    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_CKE      ; 61    ; 4        ; 2            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_CLK      ; 38    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_CS_N     ; 46    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_LDQM     ; 42    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_RAS_N    ; 45    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_UDQM     ; 60    ; 1        ; 0            ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_WE_N     ; 43    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; TDO         ; 238   ; 2        ; 2            ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; TR_TXD      ; 204   ; 2        ; 22           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; TVRES       ; 221   ; 2        ; 12           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; VSYNC_N     ; 207   ; 2        ; 20           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; oCOM[0]     ; 203   ; 2        ; 22           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; oCOM[1]     ; 202   ; 2        ; 24           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; oCOM[2]     ; 201   ; 2        ; 24           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; oCOM[3]     ; 200   ; 2        ; 24           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; oLED[0]     ; 50    ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; oLED[1]     ; 11    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; oLED[2]     ; 228   ; 2        ; 6            ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; oLED[3]     ; 193   ; 2        ; 30           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; oLED[4]     ; 170   ; 3        ; 35           ; 17           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; oLED[5]     ; 131   ; 3        ; 35           ; 4            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; oLED[6]     ; 108   ; 4        ; 30           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; oLED[7]     ; 73    ; 4        ; 6            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; JP1[0]      ; 180   ; 3        ; 35           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[10]     ; 166   ; 3        ; 35           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[11]     ; 165   ; 3        ; 35           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[12]     ; 164   ; 3        ; 35           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[13]     ; 163   ; 3        ; 35           ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[14]     ; 162   ; 3        ; 35           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[15]     ; 161   ; 3        ; 35           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[16]     ; 160   ; 3        ; 35           ; 14           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[17]     ; 159   ; 3        ; 35           ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[18]     ; 158   ; 3        ; 35           ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[19]     ; 141   ; 3        ; 35           ; 8            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[1]      ; 179   ; 3        ; 35           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[20]     ; 140   ; 3        ; 35           ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[21]     ; 139   ; 3        ; 35           ; 7            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[22]     ; 138   ; 3        ; 35           ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[23]     ; 137   ; 3        ; 35           ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[24]     ; 136   ; 3        ; 35           ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[25]     ; 135   ; 3        ; 35           ; 5            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[26]     ; 134   ; 3        ; 35           ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[27]     ; 133   ; 3        ; 35           ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[28]     ; 132   ; 3        ; 35           ; 4            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[29]     ; 128   ; 3        ; 35           ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[2]      ; 178   ; 3        ; 35           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[30]     ; 126   ; 3        ; 35           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[31]     ; 125   ; 3        ; 35           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[32]     ; 124   ; 3        ; 35           ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[33]     ; 123   ; 3        ; 35           ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[34]     ; 122   ; 3        ; 35           ; 1            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[35]     ; 121   ; 3        ; 35           ; 1            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[3]      ; 177   ; 3        ; 35           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[4]      ; 175   ; 3        ; 35           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[5]      ; 174   ; 3        ; 35           ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[6]      ; 173   ; 3        ; 35           ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[7]      ; 169   ; 3        ; 35           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[8]      ; 168   ; 3        ; 35           ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP1[9]      ; 167   ; 3        ; 35           ; 16           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[0]      ; 199   ; 2        ; 26           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[10]     ; 183   ; 2        ; 34           ; 21           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[11]     ; 182   ; 2        ; 34           ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[12]     ; 181   ; 2        ; 34           ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[13]     ; 120   ; 4        ; 34           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[14]     ; 119   ; 4        ; 34           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[15]     ; 118   ; 4        ; 34           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[16]     ; 117   ; 4        ; 32           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[17]     ; 116   ; 4        ; 32           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[18]     ; 115   ; 4        ; 32           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[19]     ; 114   ; 4        ; 30           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[1]      ; 198   ; 2        ; 26           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[20]     ; 113   ; 4        ; 30           ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[21]     ; 106   ; 4        ; 28           ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[22]     ; 105   ; 4        ; 28           ; 0            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[23]     ; 104   ; 4        ; 26           ; 0            ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[24]     ; 103   ; 4        ; 26           ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[25]     ; 102   ; 4        ; 26           ; 0            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[26]     ; 100   ; 4        ; 24           ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[27]     ; 99    ; 4        ; 24           ; 0            ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[28]     ; 98    ; 4        ; 22           ; 0            ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[29]     ; 97    ; 4        ; 22           ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[2]      ; 197   ; 2        ; 26           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[30]     ; 96    ; 4        ; 22           ; 0            ; 2           ; 285                   ; 0                  ; yes    ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[31]     ; 95    ; 4        ; 20           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[32]     ; 94    ; 4        ; 20           ; 0            ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[33]     ; 88    ; 4        ; 16           ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[34]     ; 87    ; 4        ; 16           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[35]     ; 86    ; 4        ; 16           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[3]      ; 196   ; 2        ; 28           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[4]      ; 195   ; 2        ; 28           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[5]      ; 188   ; 2        ; 30           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[6]      ; 187   ; 2        ; 30           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[7]      ; 186   ; 2        ; 32           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[8]      ; 185   ; 2        ; 32           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; JP2[9]      ; 184   ; 2        ; 32           ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_DATA[0]  ; 15    ; 1        ; 0            ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_DATA[10] ; 57    ; 1        ; 0            ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_DATA[11] ; 56    ; 1        ; 0            ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_DATA[12] ; 54    ; 1        ; 0            ; 3            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_DATA[13] ; 53    ; 1        ; 0            ; 3            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_DATA[14] ; 49    ; 1        ; 0            ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_DATA[15] ; 48    ; 1        ; 0            ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_DATA[1]  ; 16    ; 1        ; 0            ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_DATA[2]  ; 17    ; 1        ; 0            ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_DATA[3]  ; 18    ; 1        ; 0            ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_DATA[4]  ; 19    ; 1        ; 0            ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_DATA[5]  ; 20    ; 1        ; 0            ; 14           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_DATA[6]  ; 21    ; 1        ; 0            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_DATA[7]  ; 41    ; 1        ; 0            ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_DATA[8]  ; 59    ; 1        ; 0            ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; SD_DATA[9]  ; 58    ; 1        ; 0            ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 38 / 44 ( 86 % ) ; 3.3V          ; --           ;
; 2        ; 44 / 48 ( 92 % ) ; 3.3V          ; --           ;
; 3        ; 39 / 45 ( 87 % ) ; 3.3V          ; --           ;
; 4        ; 40 / 48 ( 83 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; 2        ; 1          ; 1        ; KEY[7]                                    ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; 4        ; 3          ; 1        ; KEY[6]                                    ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 4          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; 6        ; 5          ; 1        ; KEY[5]                                    ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 6          ; 1        ; KEY[4]                                    ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; KEY[3]                                    ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; oLED[1]                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 9          ; 1        ; KEY[2]                                    ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 10         ; 1        ; KEY[1]                                    ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 11         ; 1        ; KEY[0]                                    ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 12         ; 1        ; SD_DATA[0]                                ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 13         ; 1        ; SD_DATA[1]                                ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 17       ; 14         ; 1        ; SD_DATA[2]                                ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 15         ; 1        ; SD_DATA[3]                                ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ; 16         ; 1        ; SD_DATA[4]                                ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 20       ; 17         ; 1        ; SD_DATA[5]                                ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 21       ; 18         ; 1        ; SD_DATA[6]                                ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 19         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; 24       ; 20         ; 1        ; +~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 25       ; 21         ; 1        ; ^DATA0                                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1                                 ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 23         ; 1        ; OSC_50                                    ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 24         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 30       ;            ;          ; GNDA_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 25         ; 1        ; ^nCEO                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 26         ; 1        ; ^nCE                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 27         ; 1        ; ^MSEL0                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 28         ; 1        ; ^MSEL1                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 29         ; 1        ; ^DCLK                                     ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 30         ; 1        ; +~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 38       ; 31         ; 1        ; SD_CLK                                    ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 32         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; 40       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 33         ; 1        ; SD_DATA[7]                                ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ; 34         ; 1        ; SD_LDQM                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 43       ; 35         ; 1        ; SD_WE_N                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 36         ; 1        ; SD_CAS_N                                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 37         ; 1        ; SD_RAS_N                                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 38         ; 1        ; SD_CS_N                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ; 39         ; 1        ; SD_BA_0                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 48       ; 40         ; 1        ; SD_DATA[15]                               ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 49       ; 41         ; 1        ; SD_DATA[14]                               ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 50       ; 42         ; 1        ; oLED[0]                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 51       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 43         ; 1        ; SD_DATA[13]                               ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 54       ; 44         ; 1        ; SD_DATA[12]                               ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 55       ; 45         ; 1        ; CF_CS1_N                                  ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 56       ; 46         ; 1        ; SD_DATA[11]                               ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 57       ; 47         ; 1        ; SD_DATA[10]                               ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ; 48         ; 1        ; SD_DATA[9]                                ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 59       ; 49         ; 1        ; SD_DATA[8]                                ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 60       ; 50         ; 1        ; SD_UDQM                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 61       ; 51         ; 4        ; SD_CKE                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ; 52         ; 4        ; SD_ADDR[11]                               ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 63       ; 53         ; 4        ; SD_ADDR[9]                                ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 54         ; 4        ; SD_ADDR[8]                                ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 55         ; 4        ; SD_ADDR[7]                                ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 56         ; 4        ; SD_ADDR[6]                                ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 57         ; 4        ; SD_ADDR[5]                                ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 58         ; 4        ; SD_ADDR[4]                                ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 59         ; 4        ; oLED[7]                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 74       ; 60         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; 75       ; 61         ; 4        ; SD_BA_1                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 62         ; 4        ; SD_ADDR[10]                               ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ; 63         ; 4        ; SD_ADDR[0]                                ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 78       ; 64         ; 4        ; SD_ADDR[1]                                ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 79       ; 65         ; 4        ; SD_ADDR[2]                                ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 80       ; 66         ; 4        ; SD_ADDR[3]                                ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 67         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; 82       ; 68         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; 83       ; 69         ; 4        ; FL_CE_N                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 70         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; 85       ; 71         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; 86       ; 72         ; 4        ; JP2[35]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 73         ; 4        ; JP2[34]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 74         ; 4        ; JP2[33]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 75         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; 94       ; 76         ; 4        ; JP2[32]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 77         ; 4        ; JP2[31]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ; 78         ; 4        ; JP2[30]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 97       ; 79         ; 4        ; JP2[29]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 98       ; 80         ; 4        ; JP2[28]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 99       ; 81         ; 4        ; JP2[27]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 82         ; 4        ; JP2[26]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 101      ; 83         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; 102      ; 84         ; 4        ; JP2[25]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 103      ; 85         ; 4        ; JP2[24]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 104      ; 86         ; 4        ; JP2[23]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 105      ; 87         ; 4        ; JP2[22]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 106      ; 88         ; 4        ; JP2[21]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 107      ; 89         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; 108      ; 90         ; 4        ; oLED[6]                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 109      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 91         ; 4        ; JP2[20]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 92         ; 4        ; JP2[19]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 93         ; 4        ; JP2[18]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ; 94         ; 4        ; JP2[17]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 117      ; 95         ; 4        ; JP2[16]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 96         ; 4        ; JP2[15]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 97         ; 4        ; JP2[14]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 98         ; 4        ; JP2[13]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 99         ; 3        ; JP1[35]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 122      ; 100        ; 3        ; JP1[34]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 123      ; 101        ; 3        ; JP1[33]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 124      ; 102        ; 3        ; JP1[32]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 125      ; 103        ; 3        ; JP1[31]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 126      ; 104        ; 3        ; JP1[30]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 127      ; 105        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; 128      ; 106        ; 3        ; JP1[29]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; oLED[5]                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 132      ; 108        ; 3        ; JP1[28]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 109        ; 3        ; JP1[27]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 110        ; 3        ; JP1[26]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 111        ; 3        ; JP1[25]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ; 112        ; 3        ; JP1[24]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 137      ; 113        ; 3        ; JP1[23]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 114        ; 3        ; JP1[22]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 139      ; 115        ; 3        ; JP1[21]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ; 116        ; 3        ; JP1[20]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 141      ; 117        ; 3        ; JP1[19]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 118        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; 144      ; 119        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; 145      ; 120        ; 3        ; ^CONF_DONE                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 121        ; 3        ; ^nSTATUS                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 122        ; 3        ; #TCK                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ; 123        ; 3        ; #TMS                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 124        ; 3        ; #TDO                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 150      ;            ;          ; GNDG_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 125        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 126        ; 3        ; OSC_27                                    ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 154      ;            ;          ; VCCA_PLL2                                 ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 127        ; 3        ; #TDI                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ; 128        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; 157      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 129        ; 3        ; JP1[18]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 159      ; 130        ; 3        ; JP1[17]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 131        ; 3        ; JP1[16]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 161      ; 132        ; 3        ; JP1[15]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 133        ; 3        ; JP1[14]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 163      ; 134        ; 3        ; JP1[13]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 164      ; 135        ; 3        ; JP1[12]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ; 136        ; 3        ; JP1[11]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 166      ; 137        ; 3        ; JP1[10]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ; 138        ; 3        ; JP1[9]                                    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 168      ; 139        ; 3        ; JP1[8]                                    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 169      ; 140        ; 3        ; JP1[7]                                    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 170      ; 141        ; 3        ; oLED[4]                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 171      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 142        ; 3        ; JP1[6]                                    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 174      ; 143        ; 3        ; JP1[5]                                    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 175      ; 144        ; 3        ; JP1[4]                                    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 176      ; 145        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; 177      ; 146        ; 3        ; JP1[3]                                    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 178      ; 147        ; 3        ; JP1[2]                                    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 179      ; 148        ; 3        ; JP1[1]                                    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 180      ; 149        ; 3        ; JP1[0]                                    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 181      ; 150        ; 2        ; JP2[12]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 151        ; 2        ; JP2[11]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 183      ; 152        ; 2        ; JP2[10]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 184      ; 153        ; 2        ; JP2[9]                                    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 185      ; 154        ; 2        ; JP2[8]                                    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ; 155        ; 2        ; JP2[7]                                    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 187      ; 156        ; 2        ; JP2[6]                                    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 157        ; 2        ; JP2[5]                                    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 158        ; 2        ; oLED[3]                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 194      ; 159        ; 2        ; CF_CS0_N                                  ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 195      ; 160        ; 2        ; JP2[4]                                    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 161        ; 2        ; JP2[3]                                    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 162        ; 2        ; JP2[2]                                    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ; 163        ; 2        ; JP2[1]                                    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 199      ; 164        ; 2        ; JP2[0]                                    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 165        ; 2        ; oCOM[3]                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 166        ; 2        ; oCOM[2]                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 167        ; 2        ; oCOM[1]                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 168        ; 2        ; oCOM[0]                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ; 169        ; 2        ; TR_TXD                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 205      ; 170        ; 2        ; TR_RXD                                    ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 206      ; 171        ; 2        ; HSYNC_N                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 172        ; 2        ; VSYNC_N                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ; 173        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; 209      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 174        ; 2        ; BLUE[0]                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 214      ; 175        ; 2        ; BLUE[1]                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 215      ; 176        ; 2        ; BLUE[2]                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 216      ; 177        ; 2        ; BLUE[3]                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 217      ; 178        ; 2        ; GREEN[0]                                  ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 218      ; 179        ; 2        ; GREEN[1]                                  ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 219      ; 180        ; 2        ; GREEN[2]                                  ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 220      ; 181        ; 2        ; GREEN[3]                                  ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 221      ; 182        ; 2        ; TVRES                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 222      ; 183        ; 2        ; RED[0]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 223      ; 184        ; 2        ; RED[1]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 224      ; 185        ; 2        ; RED[2]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 225      ; 186        ; 2        ; RED[3]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 226      ; 187        ; 2        ; AUD_BCK                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 227      ; 188        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; 228      ; 189        ; 2        ; oLED[2]                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 229      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 190        ; 2        ; AUD_LRCK                                  ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 234      ; 191        ; 2        ; AUD_DATA                                  ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 235      ; 192        ; 2        ; TDI                                       ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 193        ; 2        ; TCS                                       ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ; 194        ; 2        ; TCK                                       ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 195        ; 2        ; TDO                                       ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ; 196        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; 240      ; 197        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                           ;
+-----------------------------+-------------------------------------------------------------------------+
; Name                        ; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|pll ;
+-----------------------------+-------------------------------------------------------------------------+
; PLL type                    ; -                                                                       ;
; Scan chain                  ; None                                                                    ;
; PLL mode                    ; Normal                                                                  ;
; Feedback source             ; --                                                                      ;
; Compensate clock            ; clock0                                                                  ;
; Switchover on loss of clock ; --                                                                      ;
; Switchover counter          ; --                                                                      ;
; Primary clock               ; --                                                                      ;
; Input frequency 0           ; 50.0 MHz                                                                ;
; Input frequency 1           ; --                                                                      ;
; Nominal PFD frequency       ; 50.0 MHz                                                                ;
; Nominal VCO frequency       ; 1000.0 MHz                                                              ;
; Freq min lock               ; 24.55 MHz                                                               ;
; Freq max lock               ; 50.0 MHz                                                                ;
; Clock Offset                ; 0 ps                                                                    ;
; M VCO Tap                   ; 0                                                                       ;
; M Initial                   ; 4                                                                       ;
; M value                     ; 20                                                                      ;
; N value                     ; 1                                                                       ;
; M counter delay             ; --                                                                      ;
; N counter delay             ; --                                                                      ;
; M2 value                    ; --                                                                      ;
; N2 value                    ; --                                                                      ;
; SS counter                  ; --                                                                      ;
; Downspread                  ; --                                                                      ;
; Spread frequency            ; --                                                                      ;
; enable0 counter             ; --                                                                      ;
; enable1 counter             ; --                                                                      ;
; Real time reconfigurable    ; --                                                                      ;
; Scan chain MIF file         ; --                                                                      ;
; Preserve counter order      ; Off                                                                     ;
; PLL location                ; PLL_1                                                                   ;
; Inclk0 signal               ; OSC_50                                                                  ;
; Inclk1 signal               ; --                                                                      ;
+-----------------------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0    ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 0 ps  ; 50/50      ; G1      ; --            ; 10            ; 5/5 Even   ; 4       ; 0       ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_extclk0 ; extclock0    ; 2    ; 1   ; 100.0 MHz        ; -108 (-2999 ps) ; 0 ps  ; 50/50      ; E0      ; --            ; 10            ; 5/5 Even   ; 1       ; 0       ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 0 pF  ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                          ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                ;
+-----------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |TR1_CCD                                            ; 1470 (2)    ; 1172         ; 48088       ; 159  ; 0            ; 298 (1)      ; 300 (0)           ; 872 (1)          ; 494 (0)         ; 69 (0)     ; |TR1_CCD                                                                                                                                                           ;
;    |CCD_Capture:u3|                                 ; 55 (55)     ; 49           ; 0           ; 0    ; 0            ; 6 (6)        ; 10 (10)           ; 39 (39)          ; 35 (35)         ; 2 (2)      ; |TR1_CCD|CCD_Capture:u3                                                                                                                                            ;
;    |I2C_CCD_Config:u7|                              ; 108 (56)    ; 67           ; 0           ; 0    ; 0            ; 41 (15)      ; 7 (0)             ; 60 (41)          ; 28 (22)         ; 7 (0)      ; |TR1_CCD|I2C_CCD_Config:u7                                                                                                                                         ;
;       |I2C_Controller:u0|                           ; 52 (52)     ; 26           ; 0           ; 0    ; 0            ; 26 (26)      ; 7 (7)             ; 19 (19)          ; 6 (6)           ; 7 (7)      ; |TR1_CCD|I2C_CCD_Config:u7|I2C_Controller:u0                                                                                                                       ;
;    |RAW2RGB:u4|                                     ; 88 (72)     ; 62           ; 25560       ; 0    ; 0            ; 26 (21)      ; 0 (0)             ; 62 (51)          ; 23 (11)         ; 20 (20)    ; |TR1_CCD|RAW2RGB:u4                                                                                                                                                ;
;       |Line_Buffer:u0|                              ; 16 (0)      ; 11           ; 25560       ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; 12 (0)          ; 0 (0)      ; |TR1_CCD|RAW2RGB:u4|Line_Buffer:u0                                                                                                                                 ;
;          |altshift_taps:altshift_taps_component|    ; 16 (0)      ; 11           ; 25560       ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; 12 (0)          ; 0 (0)      ; |TR1_CCD|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component                                                                                           ;
;             |shift_taps_17i:auto_generated|         ; 16 (0)      ; 11           ; 25560       ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; 12 (0)          ; 0 (0)      ; |TR1_CCD|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated                                                             ;
;                |altsyncram_6av:altsyncram2|         ; 0 (0)       ; 0            ; 25560       ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|altsyncram_6av:altsyncram2                                  ;
;                |cntr_flc:cntr1|                     ; 16 (16)     ; 11           ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 12 (12)         ; 0 (0)      ; |TR1_CCD|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1                                              ;
;    |Reset_Delay:u2|                                 ; 33 (33)     ; 25           ; 0           ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; 22 (22)         ; 0 (0)      ; |TR1_CCD|Reset_Delay:u2                                                                                                                                            ;
;    |SEG7_Driver:u8|                                 ; 64 (64)     ; 35           ; 0           ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 35 (35)          ; 32 (32)         ; 0 (0)      ; |TR1_CCD|SEG7_Driver:u8                                                                                                                                            ;
;    |Sdram_Control_4Port:u6|                         ; 1044 (285)  ; 878          ; 22528       ; 0    ; 0            ; 166 (100)    ; 277 (15)          ; 601 (170)        ; 326 (70)        ; 22 (2)     ; |TR1_CCD|Sdram_Control_4Port:u6                                                                                                                                    ;
;       |Sdram_FIFO:read_fifo1|                       ; 149 (0)     ; 141          ; 4096        ; 0    ; 0            ; 8 (0)        ; 65 (0)            ; 76 (0)           ; 56 (0)          ; 5 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1                                                                                                              ;
;          |dcfifo:dcfifo_component|                  ; 149 (0)     ; 141          ; 4096        ; 0    ; 0            ; 8 (0)        ; 65 (0)            ; 76 (0)           ; 56 (0)          ; 5 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                                      ;
;             |dcfifo_ldb1:auto_generated|            ; 149 (11)    ; 141          ; 4096        ; 0    ; 0            ; 8 (2)        ; 65 (9)            ; 76 (0)           ; 56 (0)          ; 5 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated                                                           ;
;                |a_fefifo_ctc:read_state|            ; 7 (7)       ; 3            ; 0           ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_fefifo_ctc:read_state                                   ;
;                |a_fefifo_htc:write_state|           ; 3 (3)       ; 1            ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_fefifo_htc:write_state                                  ;
;                |a_gray2bin_q4b:gray2bin_rs_nbwp|    ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_gray2bin_q4b:gray2bin_rs_nbwp                           ;
;                |a_gray2bin_q4b:gray2bin_ws_nbrp|    ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_gray2bin_q4b:gray2bin_ws_nbrp                           ;
;                |a_graycounter_u06:rdptr_g|          ; 10 (10)     ; 10           ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:rdptr_g                                 ;
;                |a_graycounter_u06:wrptr_g|          ; 10 (10)     ; 10           ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g                                 ;
;                |alt_synch_pipe_oc8:dffpipe_rs_dgwp| ; 27 (0)      ; 27           ; 0           ; 0    ; 0            ; 0 (0)        ; 25 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_oc8:dffpipe_rs_dgwp                        ;
;                   |dffpipe_id9:dffpipe6|            ; 27 (27)     ; 27           ; 0           ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_oc8:dffpipe_rs_dgwp|dffpipe_id9:dffpipe6   ;
;                |alt_synch_pipe_pc8:dffpipe_ws_dgrp| ; 27 (0)      ; 27           ; 0           ; 0    ; 0            ; 0 (0)        ; 25 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp                        ;
;                   |dffpipe_jd9:dffpipe10|           ; 27 (27)     ; 27           ; 0           ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10  ;
;                |cntr_av7:rdptr_b|                   ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:rdptr_b                                          ;
;                |cntr_av7:wrptr_b|                   ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b                                          ;
;                |dffpipe_gd9:dffpipe_rdbuw|          ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_rdbuw                                 ;
;                |dffpipe_gd9:dffpipe_rs_dbwp|        ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_rs_dbwp                               ;
;                |dffpipe_gd9:dffpipe_wrusedw|        ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wrusedw                               ;
;                |dffpipe_gd9:dffpipe_ws_nbrp|        ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp                               ;
;                |dpram_0er:fiforam|                  ; 0 (0)       ; 0            ; 4096        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dpram_0er:fiforam                                         ;
;                   |altsyncram_4fc1:altsyncram3|     ; 0 (0)       ; 0            ; 4096        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dpram_0er:fiforam|altsyncram_4fc1:altsyncram3             ;
;       |Sdram_FIFO:read_fifo2|                       ; 149 (0)     ; 141          ; 2048        ; 0    ; 0            ; 8 (0)        ; 65 (0)            ; 76 (0)           ; 56 (0)          ; 5 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2                                                                                                              ;
;          |dcfifo:dcfifo_component|                  ; 149 (0)     ; 141          ; 2048        ; 0    ; 0            ; 8 (0)        ; 65 (0)            ; 76 (0)           ; 56 (0)          ; 5 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component                                                                                      ;
;             |dcfifo_ldb1:auto_generated|            ; 149 (11)    ; 141          ; 2048        ; 0    ; 0            ; 8 (2)        ; 65 (9)            ; 76 (0)           ; 56 (0)          ; 5 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated                                                           ;
;                |a_fefifo_ctc:read_state|            ; 7 (7)       ; 3            ; 0           ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_fefifo_ctc:read_state                                   ;
;                |a_fefifo_htc:write_state|           ; 3 (3)       ; 1            ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_fefifo_htc:write_state                                  ;
;                |a_gray2bin_q4b:gray2bin_rs_nbwp|    ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_gray2bin_q4b:gray2bin_rs_nbwp                           ;
;                |a_gray2bin_q4b:gray2bin_ws_nbrp|    ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_gray2bin_q4b:gray2bin_ws_nbrp                           ;
;                |a_graycounter_u06:rdptr_g|          ; 10 (10)     ; 10           ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:rdptr_g                                 ;
;                |a_graycounter_u06:wrptr_g|          ; 10 (10)     ; 10           ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g                                 ;
;                |alt_synch_pipe_oc8:dffpipe_rs_dgwp| ; 27 (0)      ; 27           ; 0           ; 0    ; 0            ; 0 (0)        ; 25 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_oc8:dffpipe_rs_dgwp                        ;
;                   |dffpipe_id9:dffpipe6|            ; 27 (27)     ; 27           ; 0           ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_oc8:dffpipe_rs_dgwp|dffpipe_id9:dffpipe6   ;
;                |alt_synch_pipe_pc8:dffpipe_ws_dgrp| ; 27 (0)      ; 27           ; 0           ; 0    ; 0            ; 0 (0)        ; 25 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp                        ;
;                   |dffpipe_jd9:dffpipe10|           ; 27 (27)     ; 27           ; 0           ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10  ;
;                |cntr_av7:rdptr_b|                   ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:rdptr_b                                          ;
;                |cntr_av7:wrptr_b|                   ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b                                          ;
;                |dffpipe_gd9:dffpipe_rdbuw|          ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_rdbuw                                 ;
;                |dffpipe_gd9:dffpipe_rs_dbwp|        ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_rs_dbwp                               ;
;                |dffpipe_gd9:dffpipe_wrusedw|        ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wrusedw                               ;
;                |dffpipe_gd9:dffpipe_ws_nbrp|        ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp                               ;
;                |dpram_0er:fiforam|                  ; 0 (0)       ; 0            ; 2048        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dpram_0er:fiforam                                         ;
;                   |altsyncram_4fc1:altsyncram3|     ; 0 (0)       ; 0            ; 2048        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dpram_0er:fiforam|altsyncram_4fc1:altsyncram3             ;
;       |Sdram_FIFO:write_fifo1|                      ; 151 (0)     ; 145          ; 8192        ; 0    ; 0            ; 6 (0)        ; 65 (0)            ; 80 (0)           ; 56 (0)          ; 5 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1                                                                                                             ;
;          |dcfifo:dcfifo_component|                  ; 151 (0)     ; 145          ; 8192        ; 0    ; 0            ; 6 (0)        ; 65 (0)            ; 80 (0)           ; 56 (0)          ; 5 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                                     ;
;             |dcfifo_ldb1:auto_generated|            ; 151 (12)    ; 145          ; 8192        ; 0    ; 0            ; 6 (3)        ; 65 (9)            ; 80 (0)           ; 56 (0)          ; 5 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated                                                          ;
;                |a_fefifo_ctc:read_state|            ; 8 (8)       ; 7            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 1 (1)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_fefifo_ctc:read_state                                  ;
;                |a_fefifo_htc:write_state|           ; 3 (3)       ; 1            ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_fefifo_htc:write_state                                 ;
;                |a_gray2bin_q4b:gray2bin_rs_nbwp|    ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_gray2bin_q4b:gray2bin_rs_nbwp                          ;
;                |a_gray2bin_q4b:gray2bin_ws_nbrp|    ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_gray2bin_q4b:gray2bin_ws_nbrp                          ;
;                |a_graycounter_u06:rdptr_g|          ; 10 (10)     ; 10           ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:rdptr_g                                ;
;                |a_graycounter_u06:wrptr_g|          ; 10 (10)     ; 10           ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g                                ;
;                |alt_synch_pipe_oc8:dffpipe_rs_dgwp| ; 27 (0)      ; 27           ; 0           ; 0    ; 0            ; 0 (0)        ; 25 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_oc8:dffpipe_rs_dgwp                       ;
;                   |dffpipe_id9:dffpipe6|            ; 27 (27)     ; 27           ; 0           ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_oc8:dffpipe_rs_dgwp|dffpipe_id9:dffpipe6  ;
;                |alt_synch_pipe_pc8:dffpipe_ws_dgrp| ; 27 (0)      ; 27           ; 0           ; 0    ; 0            ; 0 (0)        ; 25 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp                       ;
;                   |dffpipe_jd9:dffpipe10|           ; 27 (27)     ; 27           ; 0           ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10 ;
;                |cntr_av7:rdptr_b|                   ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:rdptr_b                                         ;
;                |cntr_av7:wrptr_b|                   ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b                                         ;
;                |dffpipe_gd9:dffpipe_rdusedw|        ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_rdusedw                              ;
;                |dffpipe_gd9:dffpipe_rs_dbwp|        ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_rs_dbwp                              ;
;                |dffpipe_gd9:dffpipe_wr_dbuw|        ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw                              ;
;                |dffpipe_gd9:dffpipe_ws_nbrp|        ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp                              ;
;                |dpram_0er:fiforam|                  ; 0 (0)       ; 0            ; 8192        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dpram_0er:fiforam                                        ;
;                   |altsyncram_4fc1:altsyncram3|     ; 0 (0)       ; 0            ; 8192        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dpram_0er:fiforam|altsyncram_4fc1:altsyncram3            ;
;       |Sdram_FIFO:write_fifo2|                      ; 151 (0)     ; 145          ; 8192        ; 0    ; 0            ; 6 (0)        ; 65 (0)            ; 80 (0)           ; 56 (0)          ; 5 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2                                                                                                             ;
;          |dcfifo:dcfifo_component|                  ; 151 (0)     ; 145          ; 8192        ; 0    ; 0            ; 6 (0)        ; 65 (0)            ; 80 (0)           ; 56 (0)          ; 5 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                                     ;
;             |dcfifo_ldb1:auto_generated|            ; 151 (12)    ; 145          ; 8192        ; 0    ; 0            ; 6 (3)        ; 65 (9)            ; 80 (0)           ; 56 (0)          ; 5 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated                                                          ;
;                |a_fefifo_ctc:read_state|            ; 8 (8)       ; 7            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 1 (1)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_fefifo_ctc:read_state                                  ;
;                |a_fefifo_htc:write_state|           ; 3 (3)       ; 1            ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_fefifo_htc:write_state                                 ;
;                |a_gray2bin_q4b:gray2bin_rs_nbwp|    ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_gray2bin_q4b:gray2bin_rs_nbwp                          ;
;                |a_gray2bin_q4b:gray2bin_ws_nbrp|    ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_gray2bin_q4b:gray2bin_ws_nbrp                          ;
;                |a_graycounter_u06:rdptr_g|          ; 10 (10)     ; 10           ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:rdptr_g                                ;
;                |a_graycounter_u06:wrptr_g|          ; 10 (10)     ; 10           ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g                                ;
;                |alt_synch_pipe_oc8:dffpipe_rs_dgwp| ; 27 (0)      ; 27           ; 0           ; 0    ; 0            ; 0 (0)        ; 25 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_oc8:dffpipe_rs_dgwp                       ;
;                   |dffpipe_id9:dffpipe6|            ; 27 (27)     ; 27           ; 0           ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_oc8:dffpipe_rs_dgwp|dffpipe_id9:dffpipe6  ;
;                |alt_synch_pipe_pc8:dffpipe_ws_dgrp| ; 27 (0)      ; 27           ; 0           ; 0    ; 0            ; 0 (0)        ; 25 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp                       ;
;                   |dffpipe_jd9:dffpipe10|           ; 27 (27)     ; 27           ; 0           ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10 ;
;                |cntr_av7:rdptr_b|                   ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:rdptr_b                                         ;
;                |cntr_av7:wrptr_b|                   ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b                                         ;
;                |dffpipe_gd9:dffpipe_rdusedw|        ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_rdusedw                              ;
;                |dffpipe_gd9:dffpipe_rs_dbwp|        ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_rs_dbwp                              ;
;                |dffpipe_gd9:dffpipe_wr_dbuw|        ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw                              ;
;                |dffpipe_gd9:dffpipe_ws_nbrp|        ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp                              ;
;                |dpram_0er:fiforam|                  ; 0 (0)       ; 0            ; 8192        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dpram_0er:fiforam                                        ;
;                   |altsyncram_4fc1:altsyncram3|     ; 0 (0)       ; 0            ; 8192        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dpram_0er:fiforam|altsyncram_4fc1:altsyncram3            ;
;       |Sdram_PLL:sdram_pll1|                        ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1                                                                                                               ;
;          |altpll:altpll_component|                  ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component                                                                                       ;
;       |command:command1|                            ; 65 (65)     ; 48           ; 0           ; 0    ; 0            ; 17 (17)      ; 2 (2)             ; 46 (46)          ; 0 (0)           ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|command:command1                                                                                                                   ;
;       |control_interface:control1|                  ; 94 (94)     ; 73           ; 0           ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 73 (73)          ; 32 (32)         ; 0 (0)      ; |TR1_CCD|Sdram_Control_4Port:u6|control_interface:control1                                                                                                         ;
;    |VGA_Controller:u1|                              ; 65 (65)     ; 44           ; 0           ; 0    ; 0            ; 21 (21)      ; 2 (2)             ; 42 (42)          ; 28 (28)         ; 12 (12)    ; |TR1_CCD|VGA_Controller:u1                                                                                                                                         ;
;    |VGA_DATA_REQ:u0|                                ; 11 (11)     ; 11           ; 0           ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 7 (7)            ; 0 (0)           ; 6 (6)      ; |TR1_CCD|VGA_DATA_REQ:u0                                                                                                                                           ;
+-----------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; OSC_27      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; KEY[4]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; KEY[5]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; KEY[6]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; KEY[7]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; TR_RXD      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; TDI         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; TCK         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; TCS         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; OSC_50      ; Input    ; --            ; --            ; --                    ; --  ;
; KEY[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; KEY[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; KEY[3]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; KEY[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; oLED[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLED[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLED[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLED[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLED[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLED[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLED[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLED[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; oCOM[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oCOM[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oCOM[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oCOM[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; TR_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; VSYNC_N     ; Output   ; --            ; --            ; --                    ; --  ;
; HSYNC_N     ; Output   ; --            ; --            ; --                    ; --  ;
; TVRES       ; Output   ; --            ; --            ; --                    ; --  ;
; RED[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; RED[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; RED[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; RED[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; GREEN[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; GREEN[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; GREEN[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; GREEN[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; BLUE[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; BLUE[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; BLUE[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; BLUE[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; SD_LDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; SD_UDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; SD_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SD_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; SD_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; SD_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SD_BA_0     ; Output   ; --            ; --            ; --                    ; --  ;
; SD_BA_1     ; Output   ; --            ; --            ; --                    ; --  ;
; SD_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SD_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SD_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SD_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SD_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SD_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SD_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SD_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SD_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SD_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SD_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SD_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SD_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; SD_CKE      ; Output   ; --            ; --            ; --                    ; --  ;
; CF_CS0_N    ; Output   ; --            ; --            ; --                    ; --  ;
; CF_CS1_N    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_CE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; TDO         ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_BCK     ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_DATA    ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_LRCK    ; Output   ; --            ; --            ; --                    ; --  ;
; JP1[0]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[1]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[2]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[3]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[4]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[5]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[6]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[7]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[8]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[9]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[10]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[11]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[12]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[13]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[14]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[15]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[16]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[17]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[18]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[19]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[20]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[21]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[22]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[23]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[24]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[25]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[26]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[27]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[28]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[29]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[30]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[31]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[32]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[33]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[34]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP1[35]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[0]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[13]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[14]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[15]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[16]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[17]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[18]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[19]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SD_DATA[0]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SD_DATA[1]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SD_DATA[2]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SD_DATA[3]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SD_DATA[4]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SD_DATA[5]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SD_DATA[6]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SD_DATA[7]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SD_DATA[8]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SD_DATA[9]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SD_DATA[10] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SD_DATA[11] ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SD_DATA[12] ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SD_DATA[13] ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SD_DATA[14] ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; SD_DATA[15] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[1]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[2]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[3]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[4]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[5]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[6]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[7]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[8]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[9]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; JP2[10]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; JP2[11]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; JP2[12]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; JP2[20]     ; Bidir    ; OFF           ; OFF           ; ON                    ; --  ;
; JP2[21]     ; Bidir    ; OFF           ; OFF           ; ON                    ; --  ;
; JP2[22]     ; Bidir    ; OFF           ; OFF           ; ON                    ; --  ;
; JP2[23]     ; Bidir    ; OFF           ; OFF           ; ON                    ; --  ;
; JP2[24]     ; Bidir    ; OFF           ; OFF           ; ON                    ; --  ;
; JP2[25]     ; Bidir    ; OFF           ; OFF           ; ON                    ; --  ;
; JP2[26]     ; Bidir    ; OFF           ; OFF           ; ON                    ; --  ;
; JP2[27]     ; Bidir    ; OFF           ; OFF           ; ON                    ; --  ;
; JP2[28]     ; Bidir    ; OFF           ; OFF           ; ON                    ; --  ;
; JP2[29]     ; Bidir    ; OFF           ; OFF           ; ON                    ; --  ;
; JP2[30]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[31]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[32]     ; Bidir    ; OFF           ; OFF           ; ON                    ; --  ;
; JP2[33]     ; Bidir    ; OFF           ; OFF           ; ON                    ; --  ;
; JP2[34]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; JP2[35]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                         ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; OSC_27                                                                                                                                                                      ;                   ;         ;
; KEY[4]                                                                                                                                                                      ;                   ;         ;
; KEY[5]                                                                                                                                                                      ;                   ;         ;
; KEY[6]                                                                                                                                                                      ;                   ;         ;
; KEY[7]                                                                                                                                                                      ;                   ;         ;
; TR_RXD                                                                                                                                                                      ;                   ;         ;
; TDI                                                                                                                                                                         ;                   ;         ;
; TCK                                                                                                                                                                         ;                   ;         ;
; TCS                                                                                                                                                                         ;                   ;         ;
; OSC_50                                                                                                                                                                      ;                   ;         ;
; KEY[0]                                                                                                                                                                      ;                   ;         ;
;      - SEG7_Driver:u8|mSCAN_CLK                                                                                                                                             ; 1                 ; ON      ;
;      - Reset_Delay:u2|oRST_1                                                                                                                                                ; 1                 ; ON      ;
;      - Reset_Delay:u2|oRST_2                                                                                                                                                ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[0]                                                                                                                                               ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[1]                                                                                                                                               ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[2]                                                                                                                                               ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[3]                                                                                                                                               ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[4]                                                                                                                                               ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[5]                                                                                                                                               ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[6]                                                                                                                                               ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[7]                                                                                                                                               ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[8]                                                                                                                                               ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[9]                                                                                                                                               ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[10]                                                                                                                                              ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[11]                                                                                                                                              ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[12]                                                                                                                                              ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[13]                                                                                                                                              ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[14]                                                                                                                                              ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[15]                                                                                                                                              ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[16]                                                                                                                                              ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[17]                                                                                                                                              ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[18]                                                                                                                                              ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[19]                                                                                                                                              ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[20]                                                                                                                                              ; 1                 ; ON      ;
;      - Reset_Delay:u2|Cont[21]                                                                                                                                              ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[16]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[17]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[18]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[19]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[20]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[21]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[22]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[23]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[24]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[25]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[26]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[27]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[28]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[29]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[30]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[31]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[9]                                                                                                                                           ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[10]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[11]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[12]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[2]                                                                                                                                           ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[3]                                                                                                                                           ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[4]                                                                                                                                           ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[5]                                                                                                                                           ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[6]                                                                                                                                           ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[7]                                                                                                                                           ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[8]                                                                                                                                           ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[13]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[14]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[15]                                                                                                                                          ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[1]                                                                                                                                           ; 1                 ; ON      ;
;      - Reset_Delay:u2|oRST_0                                                                                                                                                ; 1                 ; ON      ;
;      - SEG7_Driver:u8|Cont_DIV[0]                                                                                                                                           ; 1                 ; ON      ;
; KEY[2]                                                                                                                                                                      ;                   ;         ;
;      - CCD_Capture:u3|mSTART                                                                                                                                                ; 1                 ; ON      ;
; KEY[3]                                                                                                                                                                      ;                   ;         ;
;      - CCD_Capture:u3|mSTART                                                                                                                                                ; 0                 ; ON      ;
; KEY[1]                                                                                                                                                                      ;                   ;         ;
;      - I2C_CCD_Config:u7|mI2C_CTRL_CLK                                                                                                                                      ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0]~reg0                                                                                                               ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[1]~reg0                                                                                                               ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[2]~reg0                                                                                                               ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3]~reg0                                                                                                               ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[4]~reg0                                                                                                               ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[5]~reg0                                                                                                               ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|SCLK                                                                                                                             ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|SDO~reg0                                                                                                                         ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mI2C_GO                                                                                                                                            ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[12]                                                                                                                                   ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[13]                                                                                                                                   ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[14]                                                                                                                                   ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[15]                                                                                                                                   ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[2]                                                                                                                                    ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[3]                                                                                                                                    ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[4]                                                                                                                                    ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[5]                                                                                                                                    ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[6]                                                                                                                                    ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[7]                                                                                                                                    ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[8]                                                                                                                                    ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[9]                                                                                                                                    ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[10]                                                                                                                                   ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[11]                                                                                                                                   ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|END                                                                                                                              ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mSetup_ST.0010                                                                                                                                     ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mSetup_ST.0001                                                                                                                                     ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|LUT_INDEX[1]                                                                                                                                       ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|LUT_INDEX[2]                                                                                                                                       ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|LUT_INDEX[3]                                                                                                                                       ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|LUT_INDEX[0]                                                                                                                                       ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|LUT_INDEX[4]                                                                                                                                       ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|LUT_INDEX[5]                                                                                                                                       ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[1]                                                                                                                                    ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|ACK3                                                                                                                             ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|ACK1                                                                                                                             ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|ACK2                                                                                                                             ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mSetup_ST.0000                                                                                                                                     ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mI2C_CLK_DIV[0]                                                                                                                                    ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|mI2C_DATA[15]~927                                                                                                                                  ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|SD[15]~8                                                                                                                         ; 0                 ; ON      ;
; JP1[0]                                                                                                                                                                      ;                   ;         ;
; JP1[1]                                                                                                                                                                      ;                   ;         ;
; JP1[2]                                                                                                                                                                      ;                   ;         ;
; JP1[3]                                                                                                                                                                      ;                   ;         ;
; JP1[4]                                                                                                                                                                      ;                   ;         ;
; JP1[5]                                                                                                                                                                      ;                   ;         ;
; JP1[6]                                                                                                                                                                      ;                   ;         ;
; JP1[7]                                                                                                                                                                      ;                   ;         ;
; JP1[8]                                                                                                                                                                      ;                   ;         ;
; JP1[9]                                                                                                                                                                      ;                   ;         ;
; JP1[10]                                                                                                                                                                     ;                   ;         ;
; JP1[11]                                                                                                                                                                     ;                   ;         ;
; JP1[12]                                                                                                                                                                     ;                   ;         ;
; JP1[13]                                                                                                                                                                     ;                   ;         ;
; JP1[14]                                                                                                                                                                     ;                   ;         ;
; JP1[15]                                                                                                                                                                     ;                   ;         ;
; JP1[16]                                                                                                                                                                     ;                   ;         ;
; JP1[17]                                                                                                                                                                     ;                   ;         ;
; JP1[18]                                                                                                                                                                     ;                   ;         ;
; JP1[19]                                                                                                                                                                     ;                   ;         ;
; JP1[20]                                                                                                                                                                     ;                   ;         ;
; JP1[21]                                                                                                                                                                     ;                   ;         ;
; JP1[22]                                                                                                                                                                     ;                   ;         ;
; JP1[23]                                                                                                                                                                     ;                   ;         ;
; JP1[24]                                                                                                                                                                     ;                   ;         ;
; JP1[25]                                                                                                                                                                     ;                   ;         ;
; JP1[26]                                                                                                                                                                     ;                   ;         ;
; JP1[27]                                                                                                                                                                     ;                   ;         ;
; JP1[28]                                                                                                                                                                     ;                   ;         ;
; JP1[29]                                                                                                                                                                     ;                   ;         ;
; JP1[30]                                                                                                                                                                     ;                   ;         ;
; JP1[31]                                                                                                                                                                     ;                   ;         ;
; JP1[32]                                                                                                                                                                     ;                   ;         ;
; JP1[33]                                                                                                                                                                     ;                   ;         ;
; JP1[34]                                                                                                                                                                     ;                   ;         ;
; JP1[35]                                                                                                                                                                     ;                   ;         ;
; JP2[0]                                                                                                                                                                      ;                   ;         ;
; JP2[13]                                                                                                                                                                     ;                   ;         ;
; JP2[14]                                                                                                                                                                     ;                   ;         ;
; JP2[15]                                                                                                                                                                     ;                   ;         ;
; JP2[16]                                                                                                                                                                     ;                   ;         ;
; JP2[17]                                                                                                                                                                     ;                   ;         ;
; JP2[18]                                                                                                                                                                     ;                   ;         ;
; JP2[19]                                                                                                                                                                     ;                   ;         ;
; SD_DATA[0]                                                                                                                                                                  ;                   ;         ;
; SD_DATA[1]                                                                                                                                                                  ;                   ;         ;
; SD_DATA[2]                                                                                                                                                                  ;                   ;         ;
; SD_DATA[3]                                                                                                                                                                  ;                   ;         ;
; SD_DATA[4]                                                                                                                                                                  ;                   ;         ;
; SD_DATA[5]                                                                                                                                                                  ;                   ;         ;
; SD_DATA[6]                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[6]                                                                                                                                   ; 0                 ; ON      ;
; SD_DATA[7]                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[7]                                                                                                                                   ; 0                 ; ON      ;
; SD_DATA[8]                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[8]                                                                                                                                   ; 0                 ; ON      ;
; SD_DATA[9]                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[9]                                                                                                                                   ; 0                 ; ON      ;
; SD_DATA[10]                                                                                                                                                                 ;                   ;         ;
; SD_DATA[11]                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[11]                                                                                                                                  ; 0                 ; ON      ;
; SD_DATA[12]                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[12]                                                                                                                                  ; 1                 ; ON      ;
; SD_DATA[13]                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[13]                                                                                                                                  ; 0                 ; ON      ;
; SD_DATA[14]                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[14]                                                                                                                                  ; 1                 ; ON      ;
; SD_DATA[15]                                                                                                                                                                 ;                   ;         ;
; JP2[1]                                                                                                                                                                      ;                   ;         ;
; JP2[2]                                                                                                                                                                      ;                   ;         ;
; JP2[3]                                                                                                                                                                      ;                   ;         ;
; JP2[4]                                                                                                                                                                      ;                   ;         ;
; JP2[5]                                                                                                                                                                      ;                   ;         ;
; JP2[6]                                                                                                                                                                      ;                   ;         ;
; JP2[7]                                                                                                                                                                      ;                   ;         ;
; JP2[8]                                                                                                                                                                      ;                   ;         ;
; JP2[9]                                                                                                                                                                      ;                   ;         ;
;      - I2C_CCD_Config:u7|mI2C_DATA[1]                                                                                                                                       ; 1                 ; ON      ;
; JP2[10]                                                                                                                                                                     ;                   ;         ;
;      - I2C_CCD_Config:u7|mI2C_DATA[2]                                                                                                                                       ; 0                 ; ON      ;
; JP2[11]                                                                                                                                                                     ;                   ;         ;
;      - I2C_CCD_Config:u7|mI2C_DATA[3]                                                                                                                                       ; 1                 ; ON      ;
; JP2[12]                                                                                                                                                                     ;                   ;         ;
;      - I2C_CCD_Config:u7|mI2C_DATA[4]                                                                                                                                       ; 0                 ; ON      ;
; JP2[20]                                                                                                                                                                     ;                   ;         ;
; JP2[21]                                                                                                                                                                     ;                   ;         ;
; JP2[22]                                                                                                                                                                     ;                   ;         ;
; JP2[23]                                                                                                                                                                     ;                   ;         ;
; JP2[24]                                                                                                                                                                     ;                   ;         ;
; JP2[25]                                                                                                                                                                     ;                   ;         ;
; JP2[26]                                                                                                                                                                     ;                   ;         ;
; JP2[27]                                                                                                                                                                     ;                   ;         ;
; JP2[28]                                                                                                                                                                     ;                   ;         ;
; JP2[29]                                                                                                                                                                     ;                   ;         ;
; JP2[30]                                                                                                                                                                     ;                   ;         ;
;      - CCD_Capture:u3|Y_Cont[0]                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Y_Cont[1]                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Y_Cont[2]                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Y_Cont[3]                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Y_Cont[4]                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Y_Cont[5]                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Y_Cont[6]                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Y_Cont[7]                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|X_Cont[8]                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|X_Cont[9]                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|X_Cont[0]                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|X_Cont[1]                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|X_Cont[2]                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|X_Cont[3]                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|X_Cont[4]                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|X_Cont[5]                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|X_Cont[6]                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|X_Cont[7]                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|X_Cont[10]                                                                                                                                            ; 0                 ; OFF     ;
;      - CCD_Capture:u3|mCCD_FVAL                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|mSTART                                                                                                                                                ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dpram_0er:fiforam|altsyncram_4fc1:altsyncram3|ram_block4a0          ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dpram_0er:fiforam|altsyncram_4fc1:altsyncram3|ram_block4a0          ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dpram_0er:fiforam|altsyncram_4fc1:altsyncram3|ram_block4a2          ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dpram_0er:fiforam|altsyncram_4fc1:altsyncram3|ram_block4a2          ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Frame_Cont[8]                                                                                                                                         ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Frame_Cont[4]                                                                                                                                         ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Frame_Cont[0]                                                                                                                                         ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Frame_Cont[12]                                                                                                                                        ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Frame_Cont[5]                                                                                                                                         ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Frame_Cont[9]                                                                                                                                         ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Frame_Cont[1]                                                                                                                                         ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Frame_Cont[13]                                                                                                                                        ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Frame_Cont[10]                                                                                                                                        ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Frame_Cont[6]                                                                                                                                         ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Frame_Cont[2]                                                                                                                                         ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Frame_Cont[14]                                                                                                                                        ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Frame_Cont[7]                                                                                                                                         ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Frame_Cont[11]                                                                                                                                        ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Frame_Cont[3]                                                                                                                                         ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Frame_Cont[15]                                                                                                                                        ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDVAL                                                                                                                                                     ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_fefifo_htc:write_state|b_full                                     ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_B[0]                                                                                                                                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|countera0                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|countera1                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|countera2                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|countera3                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|countera4                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|countera5                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|countera6                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|countera7                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|countera8                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_fefifo_htc:write_state|b_full                                     ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_R[0]                                                                                                                                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|countera0                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|countera1                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|countera2                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|countera3                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|countera4                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|countera5                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|countera6                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|countera7                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|countera8                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_B[1]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_R[1]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_B[2]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_R[2]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_B[3]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_R[3]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_B[4]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_R[4]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_B[5]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_R[5]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_B[6]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_R[6]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_B[7]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_R[7]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_B[8]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_R[8]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_B[9]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_R[9]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_G[6]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_G[1]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_G[7]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_G[2]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_G[8]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_G[3]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_G[9]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_G[4]                                                                                                                                                 ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_G[10]                                                                                                                                                ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mCCD_G[5]                                                                                                                                                 ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw|dffe5a[8]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw|dffe5a[2]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw|dffe5a[3]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw|dffe5a[0]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw|dffe5a[1]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw|dffe5a[4]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw|dffe5a[5]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw|dffe5a[6]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw|dffe5a[7]                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|altsyncram_6av:altsyncram2|ram_block3a10                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|parity                                    ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw|dffe5a[8]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw|dffe5a[2]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw|dffe5a[3]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw|dffe5a[0]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw|dffe5a[1]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw|dffe5a[4]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw|dffe5a[5]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw|dffe5a[6]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_wr_dbuw|dffe5a[7]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|a_graycounter_u06:wrptr_g|parity                                    ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|altsyncram_6av:altsyncram2|ram_block3a11                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|altsyncram_6av:altsyncram2|ram_block3a12                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|altsyncram_6av:altsyncram2|ram_block3a13                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|altsyncram_6av:altsyncram2|ram_block3a14                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|altsyncram_6av:altsyncram2|ram_block3a15                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|altsyncram_6av:altsyncram2|ram_block3a16                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|altsyncram_6av:altsyncram2|ram_block3a17                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|altsyncram_6av:altsyncram2|ram_block3a18                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|altsyncram_6av:altsyncram2|ram_block3a19                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b|counter_cella8                                     ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp|dffe5a[8]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b|counter_cella2                                     ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp|dffe5a[2]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b|counter_cella3                                     ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp|dffe5a[3]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b|counter_cella0                                     ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp|dffe5a[0]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b|counter_cella1                                     ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp|dffe5a[1]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b|counter_cella4                                     ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp|dffe5a[4]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b|counter_cella5                                     ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp|dffe5a[5]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b|counter_cella6                                     ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp|dffe5a[6]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b|counter_cella7                                     ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp|dffe5a[7]                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|counter_cella0                                          ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|counter_cella1                                          ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|counter_cella2                                          ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|counter_cella3                                          ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|counter_cella4                                          ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|counter_cella5                                          ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|counter_cella6                                          ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|counter_cella7                                          ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|counter_cella8                                          ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|counter_cella9                                          ; 0                 ; OFF     ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|counter_cella10                                         ; 0                 ; OFF     ;
;      - CCD_Capture:u3|mCCD_DATA[0]                                                                                                                                          ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b|counter_cella8                                     ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp|dffe5a[8]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b|counter_cella2                                     ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp|dffe5a[2]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b|counter_cella3                                     ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp|dffe5a[3]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b|counter_cella0                                     ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp|dffe5a[0]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b|counter_cella1                                     ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp|dffe5a[1]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b|counter_cella4                                     ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp|dffe5a[4]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b|counter_cella5                                     ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp|dffe5a[5]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b|counter_cella6                                     ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp|dffe5a[6]                               ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|cntr_av7:wrptr_b|counter_cella7                                     ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dffpipe_gd9:dffpipe_ws_nbrp|dffe5a[7]                               ; 0                 ; OFF     ;
;      - CCD_Capture:u3|mCCD_DATA[1]                                                                                                                                          ; 0                 ; OFF     ;
;      - CCD_Capture:u3|mCCD_DATA[2]                                                                                                                                          ; 0                 ; OFF     ;
;      - CCD_Capture:u3|mCCD_DATA[3]                                                                                                                                          ; 0                 ; OFF     ;
;      - CCD_Capture:u3|mCCD_DATA[4]                                                                                                                                          ; 0                 ; OFF     ;
;      - CCD_Capture:u3|mCCD_DATA[5]                                                                                                                                          ; 0                 ; OFF     ;
;      - CCD_Capture:u3|mCCD_DATA[6]                                                                                                                                          ; 0                 ; OFF     ;
;      - CCD_Capture:u3|mCCD_DATA[7]                                                                                                                                          ; 0                 ; OFF     ;
;      - CCD_Capture:u3|mCCD_DATA[8]                                                                                                                                          ; 0                 ; OFF     ;
;      - CCD_Capture:u3|mCCD_DATA[9]                                                                                                                                          ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe13a[8] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe13a[3] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe13a[4] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe13a[6] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe13a[7] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe13a[0] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe13a[1] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe13a[8] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe13a[3] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe13a[4] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe13a[6] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe13a[7] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe13a[0] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe13a[1] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe12a[8] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe12a[2] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe12a[3] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe12a[4] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe12a[5] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe12a[6] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe12a[7] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe12a[0] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe12a[1] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe12a[8] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe12a[2] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe12a[3] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe12a[4] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe12a[5] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe12a[6] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe12a[7] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe12a[0] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe12a[1] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|write_delay_cycle[8]                                                ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|write_delay_cycle[8]                                                ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe11a[8] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe11a[2] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe11a[3] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe11a[4] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe11a[5] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe11a[6] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe11a[7] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe11a[0] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe11a[1] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe11a[8] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe11a[2] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe11a[3] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe11a[4] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe11a[5] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe11a[6] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe11a[7] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe11a[0] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe11a[1] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|write_delay_cycle[7]                                                ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|write_delay_cycle[7]                                                ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|write_delay_cycle[0]                                                ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|write_delay_cycle[1]                                                ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|write_delay_cycle[2]                                                ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|write_delay_cycle[3]                                                ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|write_delay_cycle[4]                                                ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|write_delay_cycle[5]                                                ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|write_delay_cycle[6]                                                ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|write_delay_cycle[0]                                                ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|write_delay_cycle[1]                                                ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|write_delay_cycle[2]                                                ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|write_delay_cycle[3]                                                ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|write_delay_cycle[4]                                                ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|write_delay_cycle[5]                                                ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|write_delay_cycle[6]                                                ; 0                 ; OFF     ;
;      - JP2[33]                                                                                                                                                              ; 0                 ; OFF     ;
;      - JP2[32]                                                                                                                                                              ; 0                 ; OFF     ;
;      - JP2[20]                                                                                                                                                              ; 0                 ; OFF     ;
;      - JP2[21]                                                                                                                                                              ; 0                 ; OFF     ;
;      - JP2[25]                                                                                                                                                              ; 0                 ; OFF     ;
;      - JP2[23]                                                                                                                                                              ; 0                 ; OFF     ;
;      - JP2[22]                                                                                                                                                              ; 0                 ; OFF     ;
;      - JP2[24]                                                                                                                                                              ; 0                 ; OFF     ;
;      - JP2[26]                                                                                                                                                              ; 0                 ; OFF     ;
;      - JP2[27]                                                                                                                                                              ; 0                 ; OFF     ;
;      - JP2[28]                                                                                                                                                              ; 0                 ; OFF     ;
;      - JP2[29]                                                                                                                                                              ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe13a[5] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe13a[5] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe13a[2] ; 0                 ; OFF     ;
;      - Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|alt_synch_pipe_pc8:dffpipe_ws_dgrp|dffpipe_jd9:dffpipe10|dffe13a[2] ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_1[0]                                                                                                                                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_1[1]                                                                                                                                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_1[5]                                                                                                                                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_1[2]                                                                                                                                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_1[6]                                                                                                                                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_1[3]                                                                                                                                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_1[4]                                                                                                                                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_1[7]                                                                                                                                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_1[8]                                                                                                                                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_1[9]                                                                                                                                               ; 0                 ; OFF     ;
;      - CCD_Capture:u3|mCCD_LVAL                                                                                                                                             ; 0                 ; OFF     ;
;      - CCD_Capture:u3|Pre_FVAL                                                                                                                                              ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_0[0]                                                                                                                                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_0[1]                                                                                                                                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_0[2]                                                                                                                                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_0[3]                                                                                                                                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_0[4]                                                                                                                                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_0[5]                                                                                                                                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_0[6]                                                                                                                                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_0[7]                                                                                                                                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_0[8]                                                                                                                                               ; 0                 ; OFF     ;
;      - RAW2RGB:u4|mDATAd_0[9]                                                                                                                                               ; 0                 ; OFF     ;
; JP2[31]                                                                                                                                                                     ;                   ;         ;
; JP2[32]                                                                                                                                                                     ;                   ;         ;
; JP2[33]                                                                                                                                                                     ;                   ;         ;
; JP2[34]                                                                                                                                                                     ;                   ;         ;
; JP2[35]                                                                                                                                                                     ;                   ;         ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|ACK3                                                                                                                             ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|Select~1089                                                                                                                      ; 0                 ; ON      ;
;      - I2C_CCD_Config:u7|I2C_Controller:u0|ACK2~239                                                                                                                         ; 0                 ; ON      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Name                                                                                                                         ; Location      ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; CCD_Capture:u3|X_Cont[4]~631                                                                                                 ; LC_X22_Y16_N0 ; 11      ; Sync. clear               ; no     ; --                   ; --               ;
; CCD_Capture:u3|Y_Cont[6]~509                                                                                                 ; LC_X22_Y15_N7 ; 19      ; Clock enable              ; no     ; --                   ; --               ;
; CCD_Capture:u3|always2~28                                                                                                    ; LC_X25_Y19_N9 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; CCD_Capture:u3|mCCD_FVAL                                                                                                     ; LC_X22_Y16_N1 ; 13      ; Sync. clear               ; no     ; --                   ; --               ;
; CCD_Capture:u3|oDVAL                                                                                                         ; LC_X21_Y16_N2 ; 21      ; Clock enable              ; no     ; --                   ; --               ;
; CCD_MCLK                                                                                                                     ; LC_X27_Y10_N2 ; 193     ; Clock                     ; yes    ; Global clock         ; GCLK6            ;
; CCD_PIXCLK                                                                                                                   ; PIN_96        ; 285     ; Clock                     ; yes    ; Global clock         ; GCLK4            ;
; I2C_CCD_Config:u7|I2C_Controller:u0|SD[15]~8                                                                                 ; LC_X12_Y6_N6  ; 14      ; Clock enable              ; no     ; --                   ; --               ;
; I2C_CCD_Config:u7|LUT_INDEX[0]                                                                                               ; LC_X13_Y7_N1  ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; I2C_CCD_Config:u7|LUT_INDEX[2]                                                                                               ; LC_X13_Y7_N3  ; 15      ; Sync. clear               ; no     ; --                   ; --               ;
; I2C_CCD_Config:u7|LUT_INDEX[4]                                                                                               ; LC_X13_Y7_N5  ; 15      ; Sync. clear               ; no     ; --                   ; --               ;
; I2C_CCD_Config:u7|LUT_INDEX[5]~0                                                                                             ; LC_X12_Y7_N6  ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; I2C_CCD_Config:u7|LessThan~305                                                                                               ; LC_X27_Y8_N8  ; 17      ; Sync. clear               ; no     ; --                   ; --               ;
; I2C_CCD_Config:u7|LessThan~306                                                                                               ; LC_X12_Y7_N1  ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; I2C_CCD_Config:u7|mI2C_CTRL_CLK                                                                                              ; LC_X27_Y9_N0  ; 52      ; Clock                     ; yes    ; Global clock         ; GCLK7            ;
; I2C_CCD_Config:u7|mI2C_DATA[15]~927                                                                                          ; LC_X12_Y7_N7  ; 14      ; Clock enable              ; no     ; --                   ; --               ;
; I2C_CCD_Config:u7|mI2C_GO                                                                                                    ; LC_X13_Y6_N3  ; 7       ; Sync. clear               ; no     ; --                   ; --               ;
; KEY[0]                                                                                                                       ; PIN_14        ; 58      ; Async. clear              ; no     ; --                   ; --               ;
; KEY[1]                                                                                                                       ; PIN_13        ; 41      ; Async. clear, Async. load ; no     ; --                   ; --               ;
; OSC_50                                                                                                                       ; PIN_28        ; 77      ; Clock                     ; yes    ; Global clock         ; GCLK2            ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|modulus_trigger ; LC_X16_Y4_N5  ; 11      ; Sync. load                ; no     ; --                   ; --               ;
; Reset_Delay:u2|Equal~206                                                                                                     ; LC_X24_Y10_N4 ; 22      ; Clock enable              ; no     ; --                   ; --               ;
; Reset_Delay:u2|oRST_0                                                                                                        ; LC_X24_Y10_N5 ; 599     ; Async. clear, Sync. load  ; yes    ; Global clock         ; GCLK0            ;
; Reset_Delay:u2|oRST_1                                                                                                        ; LC_X24_Y10_N9 ; 112     ; Async. clear              ; yes    ; Global clock         ; GCLK5            ;
; Reset_Delay:u2|oRST_2                                                                                                        ; LC_X24_Y10_N3 ; 45      ; Async. clear              ; no     ; --                   ; --               ;
; SEG7_Driver:u8|LessThan~467                                                                                                  ; LC_X7_Y13_N6  ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; SEG7_Driver:u8|mSCAN_CLK                                                                                                     ; LC_X7_Y16_N3  ; 3       ; Clock                     ; yes    ; Global clock         ; GCLK1            ;
; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|valid_rreq~9                 ; LC_X26_Y8_N4  ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|valid_wreq~21                ; LC_X16_Y10_N0 ; 12      ; Clock enable              ; no     ; --                   ; --               ;
; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|valid_rreq~9                 ; LC_X26_Y8_N8  ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|valid_wreq~21                ; LC_X15_Y10_N2 ; 12      ; Clock enable              ; no     ; --                   ; --               ;
; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|valid_rreq~12               ; LC_X15_Y9_N2  ; 14      ; Clock enable              ; no     ; --                   ; --               ;
; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|valid_wreq                  ; LC_X19_Y12_N4 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|valid_rreq~12               ; LC_X15_Y9_N9  ; 14      ; Clock enable              ; no     ; --                   ; --               ;
; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|valid_wreq                  ; LC_X19_Y12_N8 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0                                                    ; PLL_1         ; 602     ; Clock                     ; yes    ; Global clock         ; GCLK3            ;
; Sdram_Control_4Port:u6|command:command1|OE                                                                                   ; LC_X1_Y8_N2   ; 16      ; Output enable             ; no     ; --                   ; --               ;
; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                         ; LC_X13_Y8_N1  ; 20      ; Sync. clear               ; no     ; --                   ; --               ;
; Sdram_Control_4Port:u6|command:command1|rp_shift[0]~772                                                                      ; LC_X10_Y8_N7  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; Sdram_Control_4Port:u6|control_interface:control1|INIT_REQ                                                                   ; LC_X10_Y17_N8 ; 26      ; Sync. clear               ; no     ; --                   ; --               ;
; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ~23                                                                 ; LC_X10_Y6_N7  ; 16      ; Sync. load                ; no     ; --                   ; --               ;
; Sdram_Control_4Port:u6|rRD1_ADDR[18]~1671                                                                                    ; LC_X25_Y10_N9 ; 15      ; Sync. load                ; no     ; --                   ; --               ;
; Sdram_Control_4Port:u6|rRD1_ADDR[18]~1672                                                                                    ; LC_X25_Y11_N2 ; 15      ; Clock enable              ; no     ; --                   ; --               ;
; Sdram_Control_4Port:u6|rRD2_ADDR[16]~1657                                                                                    ; LC_X23_Y9_N9  ; 15      ; Sync. load                ; no     ; --                   ; --               ;
; Sdram_Control_4Port:u6|rRD2_ADDR[16]~1658                                                                                    ; LC_X23_Y10_N2 ; 15      ; Clock enable              ; no     ; --                   ; --               ;
; Sdram_Control_4Port:u6|rWR2_ADDR[8]~1714                                                                                     ; LC_X24_Y7_N0  ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; VGA_Controller:u1|Equal~114                                                                                                  ; LC_X26_Y13_N9 ; 11      ; Clock enable              ; no     ; --                   ; --               ;
; VGA_Controller:u1|LessThan~1171                                                                                              ; LC_X26_Y13_N0 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; VGA_Controller:u1|LessThan~1174                                                                                              ; LC_X27_Y13_N4 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; VGA_Controller:u1|always0~250                                                                                                ; LC_X26_Y12_N6 ; 10      ; Clock enable              ; no     ; --                   ; --               ;
+------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                   ;
+---------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                                      ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; CCD_MCLK                                                                  ; LC_X27_Y10_N2 ; 193     ; Global clock         ; GCLK6            ;
; CCD_PIXCLK                                                                ; PIN_96        ; 285     ; Global clock         ; GCLK4            ;
; I2C_CCD_Config:u7|mI2C_CTRL_CLK                                           ; LC_X27_Y9_N0  ; 52      ; Global clock         ; GCLK7            ;
; OSC_50                                                                    ; PIN_28        ; 77      ; Global clock         ; GCLK2            ;
; Reset_Delay:u2|oRST_0                                                     ; LC_X24_Y10_N5 ; 599     ; Global clock         ; GCLK0            ;
; Reset_Delay:u2|oRST_1                                                     ; LC_X24_Y10_N9 ; 112     ; Global clock         ; GCLK5            ;
; SEG7_Driver:u8|mSCAN_CLK                                                  ; LC_X7_Y16_N3  ; 3       ; Global clock         ; GCLK1            ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; PLL_1         ; 602     ; Global clock         ; GCLK3            ;
+---------------------------------------------------------------------------+---------------+---------+----------------------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                    ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------+---------+
; KEY[0]                                                                                                                  ; 58      ;
; CCD_Capture:u3|X_Cont[0]                                                                                                ; 53      ;
; CCD_Capture:u3|Y_Cont[0]                                                                                                ; 53      ;
; ~GND                                                                                                                    ; 50      ;
; Reset_Delay:u2|oRST_2                                                                                                   ; 45      ;
; KEY[1]                                                                                                                  ; 41      ;
; Sdram_Control_4Port:u6|ST[0]~2386_DUP_COMB                                                                              ; 33      ;
; Sdram_Control_4Port:u6|rWR2_ADDR[8]~1714                                                                                ; 33      ;
; SEG7_Driver:u8|LessThan~467                                                                                             ; 33      ;
; Sdram_Control_4Port:u6|Write~327                                                                                        ; 30      ;
; Sdram_Control_4Port:u6|control_interface:control1|INIT_REQ                                                              ; 26      ;
; Sdram_Control_4Port:u6|mRD~578                                                                                          ; 25      ;
; Sdram_Control_4Port:u6|mADDR[22]~361                                                                                    ; 23      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|safe_q[10] ; 22      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|safe_q[9]  ; 22      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|safe_q[8]  ; 22      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|safe_q[7]  ; 22      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|safe_q[6]  ; 22      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|safe_q[5]  ; 22      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|safe_q[4]  ; 22      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|safe_q[3]  ; 22      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|safe_q[2]  ; 22      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|safe_q[1]  ; 22      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|cntr_flc:cntr1|safe_q[0]  ; 22      ;
; Reset_Delay:u2|Equal~206                                                                                                ; 22      ;
; Sdram_Control_4Port:u6|Equal~1115                                                                                       ; 22      ;
; Sdram_Control_4Port:u6|WR_MASK[0]~169                                                                                   ; 21      ;
; CCD_Capture:u3|oDVAL                                                                                                    ; 21      ;
; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[0]~reg0                                                                  ; 21      ;
; Sdram_Control_4Port:u6|command:command1|do_reada                                                                        ; 20      ;
; Sdram_Control_4Port:u6|command:command1|do_writea                                                                       ; 20      ;
; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                    ; 20      ;
; CCD_Capture:u3|Y_Cont[6]~509                                                                                            ; 19      ;
; I2C_CCD_Config:u7|LUT_INDEX[0]                                                                                          ; 18      ;
; I2C_CCD_Config:u7|I2C_Controller:u0|SD_COUNTER[3]~reg0                                                                  ; 18      ;
; I2C_CCD_Config:u7|LessThan~305                                                                                          ; 17      ;
; Sdram_Control_4Port:u6|LessThan~1264                                                                                    ; 16      ;
; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ~23                                                            ; 16      ;
; CCD_Capture:u3|always2~28                                                                                               ; 16      ;
; Sdram_Control_4Port:u6|command:command1|OE                                                                              ; 16      ;
; Sdram_Control_4Port:u6|rWR1_ADDR[10]~1146                                                                               ; 15      ;
; Sdram_Control_4Port:u6|rWR1_ADDR[10]~1145                                                                               ; 15      ;
; Sdram_Control_4Port:u6|rRD2_ADDR[16]~1658                                                                               ; 15      ;
; Sdram_Control_4Port:u6|rRD2_ADDR[16]~1657                                                                               ; 15      ;
; Sdram_Control_4Port:u6|rRD1_ADDR[18]~1672                                                                               ; 15      ;
; Sdram_Control_4Port:u6|rRD1_ADDR[18]~1671                                                                               ; 15      ;
; I2C_CCD_Config:u7|LUT_INDEX[4]                                                                                          ; 15      ;
; I2C_CCD_Config:u7|LUT_INDEX[3]                                                                                          ; 15      ;
; I2C_CCD_Config:u7|LUT_INDEX[2]                                                                                          ; 15      ;
; Sdram_Control_4Port:u6|mADDR[22]~423                                                                                    ; 15      ;
+-------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                      ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------+
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_17i:auto_generated|altsyncram_6av:altsyncram2|ALTSYNCRAM                       ; AUTO ; Simple Dual Port ; 1278         ; 20           ; 1278         ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 25560 ; 1278                        ; 20                          ; 1278                        ; 20                          ; 25560               ; 10   ; None ; M4K_X17_Y17, M4K_X17_Y19, M4K_X17_Y16, M4K_X17_Y18, M4K_X17_Y8, M4K_X17_Y5, M4K_X17_Y15, M4K_X17_Y7, M4K_X17_Y9, M4K_X17_Y6 ;
; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dpram_0er:fiforam|altsyncram_4fc1:altsyncram3|ALTSYNCRAM  ; M4K  ; Simple Dual Port ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None ; M4K_X17_Y10                                                                                                                 ;
; Sdram_Control_4Port:u6|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dpram_0er:fiforam|altsyncram_4fc1:altsyncram3|ALTSYNCRAM  ; M4K  ; Simple Dual Port ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 4                           ; 512                         ; 4                           ; 2048                ; 1    ; None ; M4K_X17_Y4                                                                                                                  ;
; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dpram_0er:fiforam|altsyncram_4fc1:altsyncram3|ALTSYNCRAM ; M4K  ; Simple Dual Port ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X17_Y13, M4K_X17_Y14                                                                                                    ;
; Sdram_Control_4Port:u6|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_ldb1:auto_generated|dpram_0er:fiforam|altsyncram_4fc1:altsyncram3|ALTSYNCRAM ; M4K  ; Simple Dual Port ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X17_Y12, M4K_X17_Y11                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-----------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; C4s                        ; 1,276 / 16,320 ( 8 % ) ;
; Direct links               ; 301 / 21,944 ( 1 % )   ;
; Global clocks              ; 8 / 8 ( 100 % )        ;
; LAB clocks                 ; 143 / 240 ( 60 % )     ;
; LUT chains                 ; 30 / 5,382 ( < 1 % )   ;
; Local interconnects        ; 1,974 / 21,944 ( 9 % ) ;
; M4K buffers                ; 64 / 720 ( 9 % )       ;
; R4s                        ; 1,225 / 14,640 ( 8 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 5.59) ; Number of LABs  (Total = 263) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 57                            ;
; 2                                          ; 27                            ;
; 3                                          ; 41                            ;
; 4                                          ; 16                            ;
; 5                                          ; 2                             ;
; 6                                          ; 3                             ;
; 7                                          ; 4                             ;
; 8                                          ; 2                             ;
; 9                                          ; 10                            ;
; 10                                         ; 101                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.76) ; Number of LABs  (Total = 263) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 172                           ;
; 1 Async. load                      ; 1                             ;
; 1 Clock                            ; 206                           ;
; 1 Clock enable                     ; 25                            ;
; 1 Sync. clear                      ; 11                            ;
; 1 Sync. load                       ; 6                             ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 1                             ;
; 2 Clocks                           ; 37                            ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 5.76) ; Number of LABs  (Total = 263) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 3                             ;
; 1                                           ; 54                            ;
; 2                                           ; 27                            ;
; 3                                           ; 39                            ;
; 4                                           ; 17                            ;
; 5                                           ; 3                             ;
; 6                                           ; 4                             ;
; 7                                           ; 3                             ;
; 8                                           ; 2                             ;
; 9                                           ; 15                            ;
; 10                                          ; 75                            ;
; 11                                          ; 8                             ;
; 12                                          ; 4                             ;
; 13                                          ; 4                             ;
; 14                                          ; 3                             ;
; 15                                          ; 1                             ;
; 16                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 3.98) ; Number of LABs  (Total = 263) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 130                           ;
; 2                                               ; 11                            ;
; 3                                               ; 9                             ;
; 4                                               ; 6                             ;
; 5                                               ; 7                             ;
; 6                                               ; 12                            ;
; 7                                               ; 15                            ;
; 8                                               ; 18                            ;
; 9                                               ; 35                            ;
; 10                                              ; 13                            ;
; 11                                              ; 4                             ;
+-------------------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 7.09) ; Number of LABs  (Total = 263) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 1                             ;
; 2                                           ; 15                            ;
; 3                                           ; 86                            ;
; 4                                           ; 59                            ;
; 5                                           ; 4                             ;
; 6                                           ; 7                             ;
; 7                                           ; 2                             ;
; 8                                           ; 2                             ;
; 9                                           ; 11                            ;
; 10                                          ; 5                             ;
; 11                                          ; 13                            ;
; 12                                          ; 4                             ;
; 13                                          ; 7                             ;
; 14                                          ; 7                             ;
; 15                                          ; 10                            ;
; 16                                          ; 4                             ;
; 17                                          ; 4                             ;
; 18                                          ; 4                             ;
; 19                                          ; 7                             ;
; 20                                          ; 2                             ;
; 21                                          ; 7                             ;
; 22                                          ; 2                             ;
+---------------------------------------------+-------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 5.1 Build 213 01/19/2006 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Apr 04 20:03:15 2006
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off TR1_CCD -c TR1_CCD
Info: Selected device EP1C6Q240C8 for design "TR1_CCD"
Info: Implementing parameter values for PLL "Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of -108 degrees (-2999 ps) for Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_extclk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C12Q240C8 is compatible
Info: No exact pin location assignment(s) for 2 pins of 159 total pins
    Info: Pin CF_CS0_N not assigned to an exact location on the device
    Info: Pin CF_CS1_N not assigned to an exact location on the device
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Performing register packing on registers with non-logic cell location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Promoted PLL clock signals
    Info: Promoted signal "OSC_50" to use global clock
    Info: Promoted signal "Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0" to use global clock (user assigned)
Info: Completed PLL Placement Operation
Info: Promoted pin "CCD_PIXCLK" with Global Signal logic option assignment
    Info: Fan-outs that use the Global signal logic option setting Global clock are assigned to the entire device
Info: Pin "JP2[30]" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted some destinations of signal "CCD_MCLK" to use Global clock
    Info: Destination "JP2[31]" may be non-global or may not use global clock
    Info: Destination "CCD_MCLK" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "I2C_CCD_Config:u7|mI2C_CTRL_CLK" to use Global clock
    Info: Destination "I2C_CCD_Config:u7|mI2C_CTRL_CLK" may be non-global or may not use global clock
    Info: Destination "I2C_CCD_Config:u7|I2C_Controller:u0|I2C_SCLK~255" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "SEG7_Driver:u8|mSCAN_CLK" to use Global clock
    Info: Destination "SEG7_Driver:u8|mSCAN_CLK" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "Reset_Delay:u2|oRST_0" to use Global clock
    Info: Destination "Reset_Delay:u2|oRST_0" may be non-global or may not use global clock
    Info: Destination "Sdram_Control_4Port:u6|mRD~577" may be non-global or may not use global clock
    Info: Destination "Sdram_Control_4Port:u6|rWR2_ADDR[22]" may be non-global or may not use global clock
    Info: Destination "Sdram_Control_4Port:u6|rWR2_ADDR[20]" may be non-global or may not use global clock
    Info: Destination "Sdram_Control_4Port:u6|rWR2_ADDR[21]" may be non-global or may not use global clock
    Info: Destination "Sdram_Control_4Port:u6|rWR2_ADDR[8]" may be non-global or may not use global clock
    Info: Destination "Sdram_Control_4Port:u6|rWR2_ADDR[9]" may be non-global or may not use global clock
    Info: Destination "Sdram_Control_4Port:u6|rWR2_ADDR[10]" may be non-global or may not use global clock
    Info: Destination "Sdram_Control_4Port:u6|rWR2_ADDR[11]" may be non-global or may not use global clock
    Info: Destination "Sdram_Control_4Port:u6|rWR2_ADDR[12]" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted some destinations of signal "Reset_Delay:u2|oRST_1" to use Global clock
    Info: Destination "Reset_Delay:u2|oRST_1" may be non-global or may not use global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 2 (unused VREF, 3.30 VCCIO, 0 input, 2 output, 0 bidirectional)
        Info: I/O standards used: LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.30V VCCIO pins. 37 total pin(s) used --  7 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.30V VCCIO pins. 43 total pin(s) used --  5 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.30V VCCIO pins. 39 total pin(s) used --  6 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.30V VCCIO pins. 40 total pin(s) used --  8 pins available
Info: Starting physical synthesis optimizations
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated performance improvement of up to 9 percent
Info: Starting physical synthesis algorithm combinational resynthesis 1
Info: Physical synthesis algorithm combinational resynthesis 1 complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm combinational resynthesis 1
Info: Physical synthesis algorithm combinational resynthesis 1 complete: estimated performance improvement of up to 5 percent
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated performance improvement of up to 0 percent
Info: Physical synthesis optimizations complete: elapsed time is 00:01:43
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Starting physical synthesis optimizations
Info: Starting physical synthesis algorithm combinational resynthesis 1
Info: Physical synthesis algorithm combinational resynthesis 1 complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated performance improvement of up to 0 percent
Info: Starting physical synthesis algorithm register unpacking
Info: Physical synthesis algorithm register unpacking complete: estimated performance improvement of up to 0 percent
Info: Physical synthesis optimizations complete: elapsed time is 00:00:04
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:08
Info: Estimated most critical path is register to register delay of 3.813 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X24_Y10; Fanout = 588; REG Node = 'Reset_Delay:u2|oRST_0'
    Info: 2: + IC(1.154 ns) + CELL(0.292 ns) = 1.446 ns; Loc. = LAB_X23_Y9; Fanout = 15; COMB Node = 'Sdram_Control_4Port:u6|rRD2_ADDR[16]~1657'
    Info: 3: + IC(1.142 ns) + CELL(1.225 ns) = 3.813 ns; Loc. = LAB_X23_Y10; Fanout = 5; REG Node = 'Sdram_Control_4Port:u6|rRD2_ADDR[8]'
    Info: Total cell delay = 1.517 ns ( 39.78 % )
    Info: Total interconnect delay = 2.296 ns ( 60.22 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 8% of the available device resources. Peak interconnect usage is 18%
Info: Fitter routing operations ending: elapsed time is 00:00:04
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Node Reset_Delay:u2|oRST_1 uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node RAW2RGB:u4|mDVAL -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node RAW2RGB:u4|mDATAd_1[8] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node RAW2RGB:u4|mDATAd_0[8] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node RAW2RGB:u4|mCCD_B[8] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node RAW2RGB:u4|mCCD_R[8] -- routed using non-global resources
Warning: Following 71 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin JP1[0] has a permanently disabled output enable
    Info: Pin JP1[1] has a permanently disabled output enable
    Info: Pin JP1[2] has a permanently disabled output enable
    Info: Pin JP1[3] has a permanently disabled output enable
    Info: Pin JP1[4] has a permanently disabled output enable
    Info: Pin JP1[5] has a permanently disabled output enable
    Info: Pin JP1[6] has a permanently disabled output enable
    Info: Pin JP1[7] has a permanently disabled output enable
    Info: Pin JP1[8] has a permanently disabled output enable
    Info: Pin JP1[9] has a permanently disabled output enable
    Info: Pin JP1[10] has a permanently disabled output enable
    Info: Pin JP1[11] has a permanently disabled output enable
    Info: Pin JP1[12] has a permanently disabled output enable
    Info: Pin JP1[13] has a permanently disabled output enable
    Info: Pin JP1[14] has a permanently disabled output enable
    Info: Pin JP1[15] has a permanently disabled output enable
    Info: Pin JP1[16] has a permanently disabled output enable
    Info: Pin JP1[17] has a permanently disabled output enable
    Info: Pin JP1[18] has a permanently disabled output enable
    Info: Pin JP1[19] has a permanently disabled output enable
    Info: Pin JP1[20] has a permanently disabled output enable
    Info: Pin JP1[21] has a permanently disabled output enable
    Info: Pin JP1[22] has a permanently disabled output enable
    Info: Pin JP1[23] has a permanently disabled output enable
    Info: Pin JP1[24] has a permanently disabled output enable
    Info: Pin JP1[25] has a permanently disabled output enable
    Info: Pin JP1[26] has a permanently disabled output enable
    Info: Pin JP1[27] has a permanently disabled output enable
    Info: Pin JP1[28] has a permanently disabled output enable
    Info: Pin JP1[29] has a permanently disabled output enable
    Info: Pin JP1[30] has a permanently disabled output enable
    Info: Pin JP1[31] has a permanently disabled output enable
    Info: Pin JP1[32] has a permanently disabled output enable
    Info: Pin JP1[33] has a permanently disabled output enable
    Info: Pin JP1[34] has a permanently disabled output enable
    Info: Pin JP1[35] has a permanently disabled output enable
    Info: Pin JP2[0] has a permanently disabled output enable
    Info: Pin JP2[13] has a permanently disabled output enable
    Info: Pin JP2[14] has a permanently disabled output enable
    Info: Pin JP2[15] has a permanently disabled output enable
    Info: Pin JP2[16] has a permanently disabled output enable
    Info: Pin JP2[17] has a permanently disabled output enable
    Info: Pin JP2[18] has a permanently disabled output enable
    Info: Pin JP2[19] has a permanently disabled output enable
    Info: Pin JP2[1] has a permanently enabled output enable
    Info: Pin JP2[2] has a permanently enabled output enable
    Info: Pin JP2[3] has a permanently enabled output enable
    Info: Pin JP2[4] has a permanently enabled output enable
    Info: Pin JP2[5] has a permanently enabled output enable
    Info: Pin JP2[6] has a permanently enabled output enable
    Info: Pin JP2[7] has a permanently enabled output enable
    Info: Pin JP2[8] has a permanently enabled output enable
    Info: Pin JP2[9] has a permanently disabled output enable
    Info: Pin JP2[10] has a permanently disabled output enable
    Info: Pin JP2[11] has a permanently disabled output enable
    Info: Pin JP2[12] has a permanently disabled output enable
    Info: Pin JP2[20] has a permanently disabled output enable
    Info: Pin JP2[21] has a permanently disabled output enable
    Info: Pin JP2[22] has a permanently disabled output enable
    Info: Pin JP2[23] has a permanently disabled output enable
    Info: Pin JP2[24] has a permanently disabled output enable
    Info: Pin JP2[25] has a permanently disabled output enable
    Info: Pin JP2[26] has a permanently disabled output enable
    Info: Pin JP2[27] has a permanently disabled output enable
    Info: Pin JP2[28] has a permanently disabled output enable
    Info: Pin JP2[29] has a permanently disabled output enable
    Info: Pin JP2[30] has a permanently disabled output enable
    Info: Pin JP2[31] has a permanently enabled output enable
    Info: Pin JP2[32] has a permanently disabled output enable
    Info: Pin JP2[33] has a permanently disabled output enable
    Info: Pin JP2[34] has a permanently enabled output enable
Warning: Following 72 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin TR_TXD has GND driving its datain port
    Info: Pin TVRES has VCC driving its datain port
    Info: Pin SD_CKE has VCC driving its datain port
    Info: Pin CF_CS0_N has VCC driving its datain port
    Info: Pin CF_CS1_N has VCC driving its datain port
    Info: Pin FL_CE_N has VCC driving its datain port
    Info: Pin TDO has GND driving its datain port
    Info: Pin AUD_BCK has GND driving its datain port
    Info: Pin AUD_DATA has GND driving its datain port
    Info: Pin AUD_LRCK has GND driving its datain port
    Info: Pin JP1[0] has VCC driving its datain port
    Info: Pin JP1[1] has VCC driving its datain port
    Info: Pin JP1[2] has VCC driving its datain port
    Info: Pin JP1[3] has VCC driving its datain port
    Info: Pin JP1[4] has VCC driving its datain port
    Info: Pin JP1[5] has VCC driving its datain port
    Info: Pin JP1[6] has VCC driving its datain port
    Info: Pin JP1[7] has VCC driving its datain port
    Info: Pin JP1[8] has VCC driving its datain port
    Info: Pin JP1[9] has VCC driving its datain port
    Info: Pin JP1[10] has VCC driving its datain port
    Info: Pin JP1[11] has VCC driving its datain port
    Info: Pin JP1[12] has VCC driving its datain port
    Info: Pin JP1[13] has VCC driving its datain port
    Info: Pin JP1[14] has VCC driving its datain port
    Info: Pin JP1[15] has VCC driving its datain port
    Info: Pin JP1[16] has VCC driving its datain port
    Info: Pin JP1[17] has VCC driving its datain port
    Info: Pin JP1[18] has VCC driving its datain port
    Info: Pin JP1[19] has VCC driving its datain port
    Info: Pin JP1[20] has VCC driving its datain port
    Info: Pin JP1[21] has VCC driving its datain port
    Info: Pin JP1[22] has VCC driving its datain port
    Info: Pin JP1[23] has VCC driving its datain port
    Info: Pin JP1[24] has VCC driving its datain port
    Info: Pin JP1[25] has VCC driving its datain port
    Info: Pin JP1[26] has VCC driving its datain port
    Info: Pin JP1[27] has VCC driving its datain port
    Info: Pin JP1[28] has VCC driving its datain port
    Info: Pin JP1[29] has VCC driving its datain port
    Info: Pin JP1[30] has VCC driving its datain port
    Info: Pin JP1[31] has VCC driving its datain port
    Info: Pin JP1[32] has VCC driving its datain port
    Info: Pin JP1[33] has VCC driving its datain port
    Info: Pin JP1[34] has VCC driving its datain port
    Info: Pin JP1[35] has VCC driving its datain port
    Info: Pin JP2[0] has VCC driving its datain port
    Info: Pin JP2[13] has VCC driving its datain port
    Info: Pin JP2[14] has VCC driving its datain port
    Info: Pin JP2[15] has VCC driving its datain port
    Info: Pin JP2[16] has VCC driving its datain port
    Info: Pin JP2[17] has VCC driving its datain port
    Info: Pin JP2[18] has VCC driving its datain port
    Info: Pin JP2[19] has VCC driving its datain port
    Info: Pin JP2[5] has VCC driving its datain port
    Info: Pin JP2[9] has VCC driving its datain port
    Info: Pin JP2[10] has VCC driving its datain port
    Info: Pin JP2[11] has VCC driving its datain port
    Info: Pin JP2[12] has VCC driving its datain port
    Info: Pin JP2[20] has VCC driving its datain port
    Info: Pin JP2[21] has VCC driving its datain port
    Info: Pin JP2[22] has VCC driving its datain port
    Info: Pin JP2[23] has VCC driving its datain port
    Info: Pin JP2[24] has VCC driving its datain port
    Info: Pin JP2[25] has VCC driving its datain port
    Info: Pin JP2[26] has VCC driving its datain port
    Info: Pin JP2[27] has VCC driving its datain port
    Info: Pin JP2[28] has VCC driving its datain port
    Info: Pin JP2[29] has VCC driving its datain port
    Info: Pin JP2[30] has VCC driving its datain port
    Info: Pin JP2[32] has VCC driving its datain port
    Info: Pin JP2[33] has VCC driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: Sdram_Control_4Port:u6|command:command1|OE
        Info: Type bidirectional pin SD_DATA[0] uses the LVTTL I/O standard
        Info: Type bidirectional pin SD_DATA[1] uses the LVTTL I/O standard
        Info: Type bidirectional pin SD_DATA[2] uses the LVTTL I/O standard
        Info: Type bidirectional pin SD_DATA[3] uses the LVTTL I/O standard
        Info: Type bidirectional pin SD_DATA[4] uses the LVTTL I/O standard
        Info: Type bidirectional pin SD_DATA[5] uses the LVTTL I/O standard
        Info: Type bidirectional pin SD_DATA[6] uses the LVTTL I/O standard
        Info: Type bidirectional pin SD_DATA[7] uses the LVTTL I/O standard
        Info: Type bidirectional pin SD_DATA[8] uses the LVTTL I/O standard
        Info: Type bidirectional pin SD_DATA[9] uses the LVTTL I/O standard
        Info: Type bidirectional pin SD_DATA[10] uses the LVTTL I/O standard
        Info: Type bidirectional pin SD_DATA[11] uses the LVTTL I/O standard
        Info: Type bidirectional pin SD_DATA[12] uses the LVTTL I/O standard
        Info: Type bidirectional pin SD_DATA[13] uses the LVTTL I/O standard
        Info: Type bidirectional pin SD_DATA[14] uses the LVTTL I/O standard
        Info: Type bidirectional pin SD_DATA[15] uses the LVTTL I/O standard
    Info: Following pins have the same output enable: I2C_CCD_Config:u7|I2C_Controller:u0|SDO~reg0
        Info: Type bidirectional pin JP2[35] uses the LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Processing ended: Tue Apr 04 20:05:30 2006
    Info: Elapsed time: 00:02:16


