module day1_4x1_MUX(
  output reg out,
  input[3:0] in,
  input[1:0] sel
);
  
  always@(in or sel)
    begin
      case(sel)
        2'b00:out<=in[0];
        2'b01:out<=in[1];
        2'b10:out<=in[2];
        2'b11:out<=in[3];
      endcase
    end
endmodule
