
SPI_BMP280.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000166  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000112  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      00000030  00000000  00000000  00000166  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000198  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000020  00000000  00000000  000001d8  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000792  00000000  00000000  000001f8  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000679  00000000  00000000  0000098a  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   000002cc  00000000  00000000  00001003  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000024  00000000  00000000  000012d0  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    000003b3  00000000  00000000  000012f4  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    000000f0  00000000  00000000  000016a7  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000010  00000000  00000000  00001797  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
   8:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
   c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  10:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  14:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  18:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  1c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  20:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  24:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  28:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  2c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  30:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  34:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  38:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  3c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  40:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  44:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  48:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  4c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  50:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  54:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  58:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  5c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  60:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  64:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e2 e1       	ldi	r30, 0x12	; 18
  7c:	f1 e0       	ldi	r31, 0x01	; 1
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a0 30       	cpi	r26, 0x00	; 0
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>
  8a:	0e 94 4b 00 	call	0x96	; 0x96 <main>
  8e:	0c 94 87 00 	jmp	0x10e	; 0x10e <_exit>

00000092 <__bad_interrupt>:
  92:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000096 <main>:
int main ()
{
	uint16_t dummy, chip_id;
	
	// Set MOSI, SCK, and SS as output
	DDRB |= (1 << DDB3) | (1 << DDB5) | (1 << DDB2) |(1 << DDB0);
  96:	84 b1       	in	r24, 0x04	; 4
  98:	8d 62       	ori	r24, 0x2D	; 45
  9a:	84 b9       	out	0x04, r24	; 4
	// Set MISO as input
	DDRB &= ~ (1 << DDB4);
  9c:	24 98       	cbi	0x04, 4	; 4
	// Enable SPI and Master mode. Set clock rate fosc / 16
	SPCR|= (1 << SPE) | (1 << MSTR) | (1 << SPR0);
  9e:	8c b5       	in	r24, 0x2c	; 44
  a0:	81 65       	ori	r24, 0x51	; 81
  a2:	8c bd       	out	0x2c, r24	; 44
	//Select SPI mode to MODE 0.
	SPCR &= ~ ((1 << CPOL) | (1 << CPHA));
  a4:	8c b5       	in	r24, 0x2c	; 44
  a6:	83 7f       	andi	r24, 0xF3	; 243
  a8:	8c bd       	out	0x2c, r24	; 44
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  aa:	2f ef       	ldi	r18, 0xFF	; 255
  ac:	39 e6       	ldi	r19, 0x69	; 105
  ae:	88 e1       	ldi	r24, 0x18	; 24
  b0:	21 50       	subi	r18, 0x01	; 1
  b2:	30 40       	sbci	r19, 0x00	; 0
  b4:	80 40       	sbci	r24, 0x00	; 0
  b6:	e1 f7       	brne	.-8      	; 0xb0 <main+0x1a>
  b8:	00 c0       	rjmp	.+0      	; 0xba <main+0x24>
  ba:	00 00       	nop
	// Pull SS low to select slave
	_delay_ms(500);
	PORTB &= ~ (1 << PB2);
  bc:	2a 98       	cbi	0x05, 2	; 5
	// For read operation, MSB=1, hence OR register address with 0X80
	SPDR = 0XD0 | 0X80;
  be:	80 ed       	ldi	r24, 0xD0	; 208
  c0:	8e bd       	out	0x2e, r24	; 46
	// Wait until transmission is complete
	while (! (SPSR & (1 << SPIF)));
  c2:	0d b4       	in	r0, 0x2d	; 45
  c4:	07 fe       	sbrs	r0, 7
  c6:	fd cf       	rjmp	.-6      	; 0xc2 <main+0x2c>
	//To reset SPIF bit, read the SPDR data (copy data to a variable)
	dummy = SPDR; //Here we get random value stored in slave [  Equivalent expression without using dummy:(void)SPDR]
  c8:	8e b5       	in	r24, 0x2e	; 46
	// Pull SS high to deselect slave
	PORTB |= (1 << PB2);
  ca:	2a 9a       	sbi	0x05, 2	; 5
  cc:	9f ef       	ldi	r25, 0xFF	; 255
  ce:	29 e6       	ldi	r18, 0x69	; 105
  d0:	38 e1       	ldi	r19, 0x18	; 24
  d2:	91 50       	subi	r25, 0x01	; 1
  d4:	20 40       	sbci	r18, 0x00	; 0
  d6:	30 40       	sbci	r19, 0x00	; 0
  d8:	e1 f7       	brne	.-8      	; 0xd2 <main+0x3c>
  da:	00 c0       	rjmp	.+0      	; 0xdc <main+0x46>
  dc:	00 00       	nop
	_delay_ms(500);
	// Pull SS low to select slave
	PORTB &= ~ (1 << PB2);
  de:	2a 98       	cbi	0x05, 2	; 5
	//For reading the chip id, send 0X00 so that data from slave comes to master.
	SPDR = 0X00;
  e0:	1e bc       	out	0x2e, r1	; 46

	// Wait until transmission is complete
	while (! (SPSR & (1 << SPIF)));
  e2:	0d b4       	in	r0, 0x2d	; 45
  e4:	07 fe       	sbrs	r0, 7
  e6:	fd cf       	rjmp	.-6      	; 0xe2 <main+0x4c>
	// Read chip id which is now in SPDR
	chip_id = SPDR; // Here the original data (CHIP ID) is obtained
  e8:	8e b5       	in	r24, 0x2e	; 46
  ea:	9f ef       	ldi	r25, 0xFF	; 255
  ec:	29 e6       	ldi	r18, 0x69	; 105
  ee:	38 e1       	ldi	r19, 0x18	; 24
  f0:	91 50       	subi	r25, 0x01	; 1
  f2:	20 40       	sbci	r18, 0x00	; 0
  f4:	30 40       	sbci	r19, 0x00	; 0
  f6:	e1 f7       	brne	.-8      	; 0xf0 <main+0x5a>
  f8:	00 c0       	rjmp	.+0      	; 0xfa <main+0x64>
  fa:	00 00       	nop
	_delay_ms(500);
	if (chip_id == 0x58)
  fc:	88 35       	cpi	r24, 0x58	; 88
  fe:	11 f4       	brne	.+4      	; 0x104 <main+0x6e>
	{
		// Turn LED ON
		PORTB |= (1 << PB0);
 100:	28 9a       	sbi	0x05, 0	; 5
 102:	01 c0       	rjmp	.+2      	; 0x106 <main+0x70>
	}
	else
	{
		// Turn LED OFF
		PORTB &= ~ (1 << PB0);
 104:	28 98       	cbi	0x05, 0	; 5
	}
	// Pull SS high to deselect slave
	PORTB |= (1 << PB2);
 106:	2a 9a       	sbi	0x05, 2	; 5
 108:	80 e0       	ldi	r24, 0x00	; 0
 10a:	90 e0       	ldi	r25, 0x00	; 0
 10c:	08 95       	ret

0000010e <_exit>:
 10e:	f8 94       	cli

00000110 <__stop_program>:
 110:	ff cf       	rjmp	.-2      	; 0x110 <__stop_program>
