# Ejercicios PrÃ¡cticos en VHDL - UNL

## ğŸ“Œ **DescripciÃ³n**

Este repositorio contiene una serie de **ejercicios prÃ¡cticos en VHDL** realizados como parte del curso en la **Universidad Nacional de Loja (UNL)**.  
Los ejercicios estÃ¡n diseÃ±ados para comprender y aplicar diferentes estilos de modelado en **VHDL**, incluyendo **estructural, flujo de datos y comportamiento**.

---

## ğŸ“‚ **Contenido del Repositorio**

- ğŸ”¹ **Ejercicios bÃ¡sicos** - ImplementaciÃ³n de entidades y puertos en VHDL.  
- ğŸ”¹ **Demos de circuitos** - Implementaciones de circuitos lÃ³gicos simples y avanzados.  
- ğŸ”¹ **Testbenches** - Archivos para verificar el correcto funcionamiento de los mÃ³dulos.  
- ğŸ”¹ **Ejemplos con vectores** - Uso de `bit_vector` y `std_logic_vector` en diferentes escenarios.  
- ğŸ”¹ **Modelado estructural** - Ejemplos de interconexiÃ³n de componentes mediante `port map`.  

---

## ğŸ›  **Ejercicios Destacados**

### âœ… **DEMO 01: Tabla de Verdad en VHDL**
```vhdl
entity Tabla is
port( A, B, C: in bit;
      F0, F1: out bit);
end Tabla;



---

ğŸ›  **Ejercicios Destacados**

âœ… **DEMO 01: Tabla de Verdad en VHDL**

```vhdl
entity Tabla is
port( A, B, C: in bit;
F0, F1: out bit);
end Tabla;
```
ğŸ“Œ **DescripciÃ³n:** ImplementaciÃ³n bÃ¡sica de una tabla de verdad en VHDL.

---

âœ… **DEMO 02: Modelado de un Circuito Digital**

```vhdl
entity Circuito is
port (a,b,c,d,f,g,h: in bit; F1: out bit);
end Circuito;
```
ğŸ“Œ **DescripciÃ³n:** Ejemplo de integraciÃ³n de mÃºltiples seÃ±ales en un circuito digital.

---

âœ… **DEMO 04: IntegraciÃ³n de MÃ³dulos**

```vhdl
entity Proyecto is
port (A3, A2, A1, A0, B3, B2, B1, B0: in bit;
C3, C2, C1, C0: inout bit;
S3, S2, S1, S0: out bit);
end Proyecto;
```
ğŸ“Œ **DescripciÃ³n:** Ejemplo de integraciÃ³n de varios mÃ³dulos utilizando puertos de entrada/salida.

---

ğŸš€ **Ejercicios de Modelado en VHDL**

â¡ï¸ **Modelado con Vectores**

```vhdl
entity Proyecto is
port (A, B: in bit_vector(3 downto 0);
C: inout bit_vector(3 downto 0);
S: out bit_vector(3 downto 0));
end Proyecto;
```
ğŸ“Œ **DescripciÃ³n:** Uso de `bit_vector` para representar seÃ±ales de mÃºltiples bits.

---

â¡ï¸ **Modelado con Procesos**

```vhdl
architecture e_funcional of funcional is
begin
process(A, B)
begin
if A = B then
c <= '1';
else
c <= '0';
end if;
end process;
end e_funcional;
```
ğŸ“Œ **DescripciÃ³n:** Uso del proceso `if-else` para realizar comparaciones en VHDL.

---

ğŸ“Œ **CÃ³mo Usar estos Ejercicios**

1ï¸âƒ£ **Abrir los archivos** `.vhdl` en un **simulador de VHDL** como **ModelSim o GHDL**.2ï¸âƒ£ **Compilar los mÃ³dulos** y verificar la correcta implementaciÃ³n de las seÃ±ales.3ï¸âƒ£ **Ejecutar los testbenches** para validar el comportamiento de los circuitos.

---

ğŸ“¢ **CrÃ©ditos y AutorÃ­a**


- ğŸ“Œ **Autor:** DavidSotoX (David Alberto Soto RamÃ³n)-  ğŸ“Œ **Universidad:** Universidad Nacional de Loja - UNL- ğŸ“Œ **Lenguaje:** VHDL

---

ğŸ’¡ **Si encuentras Ãºtil este repositorio, no olvides dejar una estrella â­ y compartirlo con otros entusiastas de la electrÃ³nica digital y el diseÃ±o en VHDL!** ğŸš€
