Timing Analyzer report for uart_top
Mon Aug  4 14:27:48 2025
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'custom_clk:sclk|cnt[0]'
 14. Slow 1200mV 85C Model Setup: 'uart_rx_fsm:rx_fsm|div_cnt[0]'
 15. Slow 1200mV 85C Model Hold: 'uart_rx_fsm:rx_fsm|div_cnt[0]'
 16. Slow 1200mV 85C Model Hold: 'custom_clk:sclk|cnt[0]'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Setup: 'custom_clk:sclk|cnt[0]'
 27. Slow 1200mV 0C Model Setup: 'uart_rx_fsm:rx_fsm|div_cnt[0]'
 28. Slow 1200mV 0C Model Hold: 'uart_rx_fsm:rx_fsm|div_cnt[0]'
 29. Slow 1200mV 0C Model Hold: 'custom_clk:sclk|cnt[0]'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clk'
 38. Fast 1200mV 0C Model Setup: 'custom_clk:sclk|cnt[0]'
 39. Fast 1200mV 0C Model Setup: 'uart_rx_fsm:rx_fsm|div_cnt[0]'
 40. Fast 1200mV 0C Model Hold: 'uart_rx_fsm:rx_fsm|div_cnt[0]'
 41. Fast 1200mV 0C Model Hold: 'custom_clk:sclk|cnt[0]'
 42. Fast 1200mV 0C Model Hold: 'clk'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; uart_top                                               ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.1%      ;
;     Processor 3            ;   3.6%      ;
;     Processor 4            ;   3.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; clk                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                           ;
; custom_clk:sclk|cnt[0]        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { custom_clk:sclk|cnt[0] }        ;
; uart_rx_fsm:rx_fsm|div_cnt[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart_rx_fsm:rx_fsm|div_cnt[0] } ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                            ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                           ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; 179.21 MHz ; 179.21 MHz      ; clk                           ;                                                ;
; 413.56 MHz ; 402.09 MHz      ; custom_clk:sclk|cnt[0]        ; limit due to minimum period restriction (tmin) ;
; 537.35 MHz ; 402.09 MHz      ; uart_rx_fsm:rx_fsm|div_cnt[0] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                    ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -4.580 ; -199.682      ;
; custom_clk:sclk|cnt[0]        ; -1.418 ; -8.207        ;
; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.861 ; -2.048        ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.865 ; -3.275        ;
; custom_clk:sclk|cnt[0]        ; 0.453  ; 0.000         ;
; clk                           ; 0.641  ; 0.000         ;
+-------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.000 ; -84.785       ;
; custom_clk:sclk|cnt[0]        ; -1.487 ; -20.818       ;
; uart_rx_fsm:rx_fsm|div_cnt[0] ; -1.487 ; -5.948        ;
+-------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                              ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -4.580 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.428     ; 5.153      ;
; -4.502 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.428     ; 5.075      ;
; -4.477 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.419      ;
; -4.477 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.419      ;
; -4.477 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.419      ;
; -4.477 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.419      ;
; -4.477 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.419      ;
; -4.477 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.419      ;
; -4.477 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.419      ;
; -4.477 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.419      ;
; -4.477 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.419      ;
; -4.477 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.419      ;
; -4.477 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.419      ;
; -4.477 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.419      ;
; -4.467 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 1.000        ; -0.049     ; 5.419      ;
; -4.447 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.428     ; 5.020      ;
; -4.411 ; uart_rx_fsm:rx_fsm|bit_cnt[0]  ; uart_rx_fsm:rx_fsm|state[0]    ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.500        ; -2.798     ; 2.104      ;
; -4.399 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.341      ;
; -4.399 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.341      ;
; -4.399 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.341      ;
; -4.399 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.341      ;
; -4.399 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.341      ;
; -4.399 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.341      ;
; -4.399 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.341      ;
; -4.399 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.341      ;
; -4.399 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.341      ;
; -4.399 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.341      ;
; -4.399 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.341      ;
; -4.399 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.341      ;
; -4.389 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 1.000        ; -0.049     ; 5.341      ;
; -4.384 ; uart_rx_fsm:rx_fsm|bit_cnt[1]  ; uart_rx_fsm:rx_fsm|state[0]    ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.500        ; -2.798     ; 2.077      ;
; -4.382 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|state[1]    ; clk                           ; clk         ; 1.000        ; -0.428     ; 4.955      ;
; -4.344 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.286      ;
; -4.344 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.286      ;
; -4.344 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.286      ;
; -4.344 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.286      ;
; -4.344 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.286      ;
; -4.344 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.286      ;
; -4.344 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.286      ;
; -4.344 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.286      ;
; -4.344 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.286      ;
; -4.344 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.286      ;
; -4.344 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.286      ;
; -4.344 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.286      ;
; -4.334 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 1.000        ; -0.049     ; 5.286      ;
; -4.293 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.428     ; 4.866      ;
; -4.263 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|state[0]    ; clk                           ; clk         ; 1.000        ; -0.428     ; 4.836      ;
; -4.249 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|state[1]    ; clk                           ; clk         ; 1.000        ; -0.428     ; 4.822      ;
; -4.190 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.132      ;
; -4.190 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.132      ;
; -4.190 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.132      ;
; -4.190 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.132      ;
; -4.190 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.132      ;
; -4.190 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.132      ;
; -4.190 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.132      ;
; -4.190 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.132      ;
; -4.190 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.132      ;
; -4.190 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.132      ;
; -4.190 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.132      ;
; -4.190 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.132      ;
; -4.180 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 1.000        ; -0.049     ; 5.132      ;
; -4.171 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.428     ; 4.744      ;
; -4.162 ; uart_rx_fsm:rx_fsm|bit_cnt[3]  ; uart_rx_fsm:rx_fsm|state[0]    ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.500        ; -2.798     ; 1.855      ;
; -4.154 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|state[1]    ; clk                           ; clk         ; 1.000        ; -0.428     ; 4.727      ;
; -4.130 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|state[0]    ; clk                           ; clk         ; 1.000        ; -0.428     ; 4.703      ;
; -4.112 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.428     ; 4.685      ;
; -4.095 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|state[1]    ; clk                           ; clk         ; 1.000        ; -0.428     ; 4.668      ;
; -4.068 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.010      ;
; -4.068 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.010      ;
; -4.068 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.010      ;
; -4.068 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.010      ;
; -4.068 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.010      ;
; -4.068 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.010      ;
; -4.068 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.010      ;
; -4.068 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.010      ;
; -4.068 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.010      ;
; -4.068 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.010      ;
; -4.068 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.010      ;
; -4.068 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 1.000        ; -0.059     ; 5.010      ;
; -4.058 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 1.000        ; -0.049     ; 5.010      ;
; -4.047 ; uart_rx_fsm:rx_fsm|bit_cnt[2]  ; uart_rx_fsm:rx_fsm|state[0]    ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.500        ; -2.798     ; 1.740      ;
; -4.039 ; uart_rx_fsm:rx_fsm|div_cnt[13] ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.428     ; 4.612      ;
; -4.009 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 4.951      ;
; -4.009 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 1.000        ; -0.059     ; 4.951      ;
; -4.009 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 4.951      ;
; -4.009 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 4.951      ;
; -4.009 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 4.951      ;
; -4.009 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 4.951      ;
; -4.009 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 4.951      ;
; -4.009 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 4.951      ;
; -4.009 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 4.951      ;
; -4.009 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 1.000        ; -0.059     ; 4.951      ;
; -4.009 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 1.000        ; -0.059     ; 4.951      ;
; -4.009 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 1.000        ; -0.059     ; 4.951      ;
; -3.999 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 1.000        ; -0.049     ; 4.951      ;
; -3.976 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|state[0]    ; clk                           ; clk         ; 1.000        ; -0.428     ; 4.549      ;
; -3.975 ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.428     ; 4.548      ;
; -3.974 ; uart_rx_fsm:rx_fsm|div_cnt[10] ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.428     ; 4.547      ;
; -3.957 ; uart_rx_fsm:rx_fsm|div_cnt[10] ; uart_rx_fsm:rx_fsm|state[1]    ; clk                           ; clk         ; 1.000        ; -0.428     ; 4.530      ;
; -3.936 ; uart_rx_fsm:rx_fsm|div_cnt[13] ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.059     ; 4.878      ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'custom_clk:sclk|cnt[0]'                                                                                                                 ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.418 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 2.338      ;
; -1.222 ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 2.142      ;
; -1.194 ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 2.114      ;
; -1.125 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 2.045      ;
; -1.038 ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.958      ;
; -1.025 ; start_div_cnt[0]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.945      ;
; -1.005 ; start_div_cnt[2]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.925      ;
; -0.957 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.877      ;
; -0.955 ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.875      ;
; -0.953 ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.873      ;
; -0.855 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.775      ;
; -0.853 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.773      ;
; -0.847 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.767      ;
; -0.819 ; start_div_cnt[1]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.739      ;
; -0.733 ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.653      ;
; -0.658 ; start_div_cnt[3]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.578      ;
; -0.648 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.568      ;
; -0.629 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.549      ;
; -0.581 ; f_cnt[0]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.501      ;
; -0.579 ; f_cnt[0]                        ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.499      ;
; -0.482 ; start_div_cnt[1]                ; start_div_cnt[2]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.080     ; 1.403      ;
; -0.480 ; start_div_cnt[1]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.080     ; 1.401      ;
; -0.477 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|state[1]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.397      ;
; -0.477 ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.397      ;
; -0.451 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.371      ;
; -0.424 ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.344      ;
; -0.416 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.336      ;
; -0.415 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.335      ;
; -0.412 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[0]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.332      ;
; -0.408 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.328      ;
; -0.398 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.318      ;
; -0.338 ; f_cnt[2]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.258      ;
; -0.329 ; f_cnt[1]                        ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.249      ;
; -0.324 ; f_cnt[1]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.244      ;
; -0.323 ; f_cnt[0]                        ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.243      ;
; -0.311 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.231      ;
; -0.299 ; start_div_cnt[2]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.080     ; 1.220      ;
; -0.186 ; start_div_cnt[0]                ; start_div_cnt[1]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.080     ; 1.107      ;
; -0.185 ; start_div_cnt[0]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.080     ; 1.106      ;
; -0.183 ; start_div_cnt[0]                ; start_div_cnt[2]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.080     ; 1.104      ;
; -0.091 ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[0]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.011      ;
; -0.089 ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 1.009      ;
; -0.079 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 0.999      ;
; -0.079 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 0.999      ;
; 0.062  ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; f_cnt[3]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; f_cnt[2]                        ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|state[1]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; f_cnt[0]                        ; f_cnt[0]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; f_cnt[1]                        ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.081     ; 0.858      ;
; 0.063  ; start_div_cnt[0]                ; start_div_cnt[0]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; start_div_cnt[2]                ; start_div_cnt[2]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; start_div_cnt[3]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; start_div_cnt[1]                ; start_div_cnt[1]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.080     ; 0.858      ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart_rx_fsm:rx_fsm|div_cnt[0]'                                                                                                                    ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.861 ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.081     ; 1.781      ;
; -0.715 ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.081     ; 1.635      ;
; -0.553 ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.081     ; 1.473      ;
; -0.455 ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.081     ; 1.375      ;
; -0.314 ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.081     ; 1.234      ;
; -0.158 ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.081     ; 1.078      ;
; -0.044 ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.081     ; 0.964      ;
; 0.062  ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.081     ; 0.858      ;
; 0.844  ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 2.469      ; 2.116      ;
; 0.893  ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 2.469      ; 2.067      ;
; 0.954  ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 2.469      ; 2.006      ;
; 0.960  ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 2.469      ; 2.000      ;
; 1.043  ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 2.469      ; 1.917      ;
; 1.048  ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 2.469      ; 1.912      ;
; 1.067  ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 2.469      ; 1.893      ;
; 1.070  ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 2.469      ; 1.890      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart_rx_fsm:rx_fsm|div_cnt[0]'                                                                                                                     ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.865 ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 2.798      ; 1.675      ;
; -0.826 ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 2.798      ; 1.714      ;
; -0.825 ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 2.798      ; 1.715      ;
; -0.770 ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 2.798      ; 1.770      ;
; -0.769 ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 2.798      ; 1.771      ;
; -0.764 ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 2.798      ; 1.776      ;
; -0.759 ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 2.798      ; 1.781      ;
; -0.613 ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 2.798      ; 1.927      ;
; 0.453  ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.538  ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.081      ; 0.831      ;
; 0.703  ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.081      ; 0.996      ;
; 0.758  ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.081      ; 1.051      ;
; 0.913  ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.081      ; 1.206      ;
; 1.023  ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.081      ; 1.316      ;
; 1.156  ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.081      ; 1.449      ;
; 1.304  ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.081      ; 1.597      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'custom_clk:sclk|cnt[0]'                                                                                                                 ;
+-------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.453 ; f_cnt[3]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; f_cnt[2]                        ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; f_cnt[1]                        ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; f_cnt[0]                        ; f_cnt[0]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|state[1]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; start_div_cnt[3]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; start_div_cnt[2]                ; start_div_cnt[2]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; start_div_cnt[1]                ; start_div_cnt[1]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; start_div_cnt[0]                ; start_div_cnt[0]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.080      ; 0.758      ;
; 0.562 ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 0.855      ;
; 0.564 ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[0]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 0.857      ;
; 0.582 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 0.875      ;
; 0.583 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 0.876      ;
; 0.728 ; start_div_cnt[0]                ; start_div_cnt[2]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.080      ; 1.020      ;
; 0.730 ; start_div_cnt[0]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.080      ; 1.022      ;
; 0.730 ; start_div_cnt[0]                ; start_div_cnt[1]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.080      ; 1.022      ;
; 0.750 ; start_div_cnt[2]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.080      ; 1.042      ;
; 0.772 ; f_cnt[1]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.065      ;
; 0.774 ; f_cnt[0]                        ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.067      ;
; 0.776 ; f_cnt[1]                        ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.069      ;
; 0.791 ; f_cnt[2]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.084      ;
; 0.818 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.111      ;
; 0.818 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.111      ;
; 0.818 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|state[1]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.111      ;
; 0.821 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[0]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.114      ;
; 0.842 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.135      ;
; 0.844 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.137      ;
; 0.850 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.143      ;
; 0.851 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.144      ;
; 0.858 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.151      ;
; 0.925 ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.218      ;
; 0.973 ; start_div_cnt[1]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.080      ; 1.265      ;
; 0.974 ; start_div_cnt[1]                ; start_div_cnt[2]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.080      ; 1.266      ;
; 0.975 ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.268      ;
; 1.073 ; start_div_cnt[3]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.080      ; 1.365      ;
; 1.096 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.389      ;
; 1.116 ; f_cnt[0]                        ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.409      ;
; 1.118 ; f_cnt[0]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.411      ;
; 1.171 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.464      ;
; 1.183 ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.476      ;
; 1.234 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.527      ;
; 1.238 ; start_div_cnt[1]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.080      ; 1.530      ;
; 1.310 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.603      ;
; 1.312 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.605      ;
; 1.354 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.647      ;
; 1.415 ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.708      ;
; 1.417 ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.710      ;
; 1.436 ; start_div_cnt[2]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.080      ; 1.728      ;
; 1.453 ; start_div_cnt[0]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.080      ; 1.745      ;
; 1.470 ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.763      ;
; 1.577 ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.870      ;
; 1.636 ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 1.929      ;
; 1.748 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.081      ; 2.041      ;
+-------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                              ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.641 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[3]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 2.063      ; 3.207      ;
; 0.641 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[12]        ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 2.063      ; 3.207      ;
; 0.641 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[1]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 2.063      ; 3.207      ;
; 0.641 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[2]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 2.063      ; 3.207      ;
; 0.641 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[4]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 2.063      ; 3.207      ;
; 0.641 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[5]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 2.063      ; 3.207      ;
; 0.641 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[6]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 2.063      ; 3.207      ;
; 0.641 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[7]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 2.063      ; 3.207      ;
; 0.641 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[8]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 2.063      ; 3.207      ;
; 0.641 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[9]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 2.063      ; 3.207      ;
; 0.641 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[10]        ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 2.063      ; 3.207      ;
; 0.641 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[11]        ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 2.063      ; 3.207      ;
; 0.641 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[13]        ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 2.063      ; 3.207      ;
; 0.716 ; uart_rx_fsm:rx_fsm|div_cnt[13] ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 0.000        ; 0.049      ; 0.977      ;
; 0.728 ; led_rx_cnt[1]                  ; led_rx_cnt[1]                  ; clk                           ; clk         ; 0.000        ; 0.099      ; 1.039      ;
; 0.743 ; led_rx_cnt[10]                 ; led_rx_cnt[10]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; led_rx_cnt[2]                  ; led_rx_cnt[2]                  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; led_rx_cnt[8]                  ; led_rx_cnt[8]                  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; led_rx_cnt[9]                  ; led_rx_cnt[9]                  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; led_rx_cnt[11]                 ; led_rx_cnt[11]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; led_rx_cnt[14]                 ; led_rx_cnt[14]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; led_rx_cnt[6]                  ; led_rx_cnt[6]                  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; led_rx_cnt[7]                  ; led_rx_cnt[7]                  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; led_rx_cnt[18]                 ; led_rx_cnt[18]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; led_rx_cnt[4]                  ; led_rx_cnt[4]                  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; led_rx_cnt[15]                 ; led_rx_cnt[15]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; led_rx_cnt[16]                 ; led_rx_cnt[16]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; led_rx_cnt[5]                  ; led_rx_cnt[5]                  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; led_rx_cnt[20]                 ; led_rx_cnt[20]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; led_rx_cnt[17]                 ; led_rx_cnt[17]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; led_rx_cnt[22]                 ; led_rx_cnt[22]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; led_rx_cnt[3]                  ; led_rx_cnt[3]                  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.749 ; led_rx_cnt[19]                 ; led_rx_cnt[19]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; led_rx_cnt[21]                 ; led_rx_cnt[21]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; led_rx_cnt[23]                 ; led_rx_cnt[23]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.752 ; led_rx_cnt[0]                  ; led_rx_cnt[0]                  ; clk                           ; clk         ; 0.000        ; 0.099      ; 1.063      ;
; 0.762 ; led_rx_cnt[12]                 ; led_rx_cnt[12]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.764 ; led_rx_cnt[13]                 ; led_rx_cnt[13]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.779 ; custom_clk:sclk|cnt[13]        ; custom_clk:sclk|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.040      ;
; 0.781 ; custom_clk:sclk|cnt[12]        ; custom_clk:sclk|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.042      ;
; 0.793 ; custom_clk:sclk|cnt[3]         ; custom_clk:sclk|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.054      ;
; 0.794 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; custom_clk:sclk|cnt[5]         ; custom_clk:sclk|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; custom_clk:sclk|cnt[1]         ; custom_clk:sclk|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.055      ;
; 0.795 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.056      ;
; 0.796 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; uart_rx_fsm:rx_fsm|div_cnt[10] ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; uart_rx_fsm:rx_fsm|div_cnt[12] ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; custom_clk:sclk|cnt[6]         ; custom_clk:sclk|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; custom_clk:sclk|cnt[7]         ; custom_clk:sclk|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; custom_clk:sclk|cnt[9]         ; custom_clk:sclk|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; custom_clk:sclk|cnt[2]         ; custom_clk:sclk|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.057      ;
; 0.797 ; custom_clk:sclk|cnt[4]         ; custom_clk:sclk|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.058      ;
; 0.798 ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.059      ;
; 0.798 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.059      ;
; 0.798 ; custom_clk:sclk|cnt[8]         ; custom_clk:sclk|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.059      ;
; 0.798 ; custom_clk:sclk|cnt[10]        ; custom_clk:sclk|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.059      ;
; 0.807 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 2.613      ; 3.923      ;
; 0.971 ; custom_clk:sclk|cnt[11]        ; custom_clk:sclk|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.049      ; 1.232      ;
; 1.036 ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.000        ; 2.918      ; 4.457      ;
; 1.045 ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.000        ; 2.918      ; 4.466      ;
; 1.090 ; led_rx_cnt[0]                  ; led_rx_cnt[1]                  ; clk                           ; clk         ; 0.000        ; 0.099      ; 1.401      ;
; 1.097 ; led_rx_cnt[9]                  ; led_rx_cnt[10]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.390      ;
; 1.098 ; led_rx_cnt[7]                  ; led_rx_cnt[8]                  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.099 ; led_rx_cnt[5]                  ; led_rx_cnt[6]                  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; led_rx_cnt[15]                 ; led_rx_cnt[16]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; led_rx_cnt[17]                 ; led_rx_cnt[18]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; led_rx_cnt[3]                  ; led_rx_cnt[4]                  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; led_rx_cnt[19]                 ; led_rx_cnt[20]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; led_rx_cnt[21]                 ; led_rx_cnt[22]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.105 ; led_rx_cnt[11]                 ; led_rx_cnt[12]                 ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.390      ;
; 1.106 ; led_rx_cnt[10]                 ; led_rx_cnt[11]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.399      ;
; 1.107 ; led_rx_cnt[8]                  ; led_rx_cnt[9]                  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.107 ; led_rx_cnt[14]                 ; led_rx_cnt[15]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.107 ; led_rx_cnt[2]                  ; led_rx_cnt[3]                  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; led_rx_cnt[6]                  ; led_rx_cnt[7]                  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; led_rx_cnt[18]                 ; led_rx_cnt[19]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; led_rx_cnt[4]                  ; led_rx_cnt[5]                  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; led_rx_cnt[16]                 ; led_rx_cnt[17]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; led_rx_cnt[20]                 ; led_rx_cnt[21]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; led_rx_cnt[22]                 ; led_rx_cnt[23]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.113 ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; uart_rx_fsm:rx_fsm|state[0]    ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.000        ; 2.586      ; 4.202      ;
; 1.116 ; led_rx_cnt[13]                 ; led_rx_cnt[14]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; led_rx_cnt[8]                  ; led_rx_cnt[10]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; led_rx_cnt[14]                 ; led_rx_cnt[16]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; led_rx_cnt[2]                  ; led_rx_cnt[4]                  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; led_rx_cnt[6]                  ; led_rx_cnt[8]                  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; led_rx_cnt[18]                 ; led_rx_cnt[20]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; led_rx_cnt[4]                  ; led_rx_cnt[6]                  ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; led_rx_cnt[16]                 ; led_rx_cnt[18]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.119 ; led_rx_cnt[20]                 ; led_rx_cnt[22]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.123 ; led_rx_cnt[10]                 ; led_rx_cnt[12]                 ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.408      ;
; 1.124 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[1]         ; custom_clk:sclk|cnt[0]        ; clk         ; -0.500       ; 2.063      ; 3.190      ;
; 1.125 ; led_rx_cnt[12]                 ; led_rx_cnt[13]                 ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.134 ; custom_clk:sclk|cnt[12]        ; custom_clk:sclk|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.057      ; 1.403      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                             ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                           ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; 190.73 MHz ; 190.73 MHz      ; clk                           ;                                                ;
; 458.51 MHz ; 402.09 MHz      ; custom_clk:sclk|cnt[0]        ; limit due to minimum period restriction (tmin) ;
; 580.72 MHz ; 402.09 MHz      ; uart_rx_fsm:rx_fsm|div_cnt[0] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -4.243 ; -186.531      ;
; custom_clk:sclk|cnt[0]        ; -1.181 ; -6.268        ;
; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.722 ; -1.547        ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.839 ; -3.071        ;
; custom_clk:sclk|cnt[0]        ; 0.401  ; 0.000         ;
; clk                           ; 0.536  ; 0.000         ;
+-------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.000 ; -84.785       ;
; custom_clk:sclk|cnt[0]        ; -1.487 ; -20.818       ;
; uart_rx_fsm:rx_fsm|div_cnt[0] ; -1.487 ; -6.028        ;
+-------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                               ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -4.243 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.378     ; 4.867      ;
; -4.240 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.378     ; 4.864      ;
; -4.178 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.127      ;
; -4.178 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.127      ;
; -4.178 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.127      ;
; -4.178 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.127      ;
; -4.178 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.127      ;
; -4.178 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.127      ;
; -4.178 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.127      ;
; -4.178 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.127      ;
; -4.178 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.127      ;
; -4.178 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.127      ;
; -4.178 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.127      ;
; -4.178 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.127      ;
; -4.175 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.378     ; 4.799      ;
; -4.175 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.124      ;
; -4.175 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.124      ;
; -4.175 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.124      ;
; -4.175 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.124      ;
; -4.175 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.124      ;
; -4.175 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.124      ;
; -4.175 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.124      ;
; -4.175 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.124      ;
; -4.175 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.124      ;
; -4.175 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.124      ;
; -4.175 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.124      ;
; -4.175 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.124      ;
; -4.169 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 1.000        ; -0.044     ; 5.127      ;
; -4.166 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 1.000        ; -0.044     ; 5.124      ;
; -4.110 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.059      ;
; -4.110 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.059      ;
; -4.110 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.059      ;
; -4.110 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.059      ;
; -4.110 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.059      ;
; -4.110 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.059      ;
; -4.110 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.059      ;
; -4.110 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.059      ;
; -4.110 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.059      ;
; -4.110 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.059      ;
; -4.110 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.059      ;
; -4.110 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 1.000        ; -0.053     ; 5.059      ;
; -4.101 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 1.000        ; -0.044     ; 5.059      ;
; -4.052 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|state[1]    ; clk                           ; clk         ; 1.000        ; -0.377     ; 4.677      ;
; -4.051 ; uart_rx_fsm:rx_fsm|bit_cnt[0]  ; uart_rx_fsm:rx_fsm|state[0]    ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.500        ; -2.605     ; 1.938      ;
; -4.028 ; uart_rx_fsm:rx_fsm|bit_cnt[1]  ; uart_rx_fsm:rx_fsm|state[0]    ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.500        ; -2.605     ; 1.915      ;
; -3.985 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.378     ; 4.609      ;
; -3.984 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|state[1]    ; clk                           ; clk         ; 1.000        ; -0.377     ; 4.609      ;
; -3.934 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|state[0]    ; clk                           ; clk         ; 1.000        ; -0.377     ; 4.559      ;
; -3.934 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.378     ; 4.558      ;
; -3.922 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|state[1]    ; clk                           ; clk         ; 1.000        ; -0.377     ; 4.547      ;
; -3.920 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.869      ;
; -3.920 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.869      ;
; -3.920 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.869      ;
; -3.920 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.869      ;
; -3.920 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.869      ;
; -3.920 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.869      ;
; -3.920 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.869      ;
; -3.920 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.869      ;
; -3.920 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.869      ;
; -3.920 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.869      ;
; -3.920 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.869      ;
; -3.920 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.869      ;
; -3.911 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 1.000        ; -0.044     ; 4.869      ;
; -3.869 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.818      ;
; -3.869 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.818      ;
; -3.869 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.818      ;
; -3.869 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.818      ;
; -3.869 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.818      ;
; -3.869 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.818      ;
; -3.869 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.818      ;
; -3.869 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.818      ;
; -3.869 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.818      ;
; -3.869 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.818      ;
; -3.869 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.818      ;
; -3.869 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.818      ;
; -3.866 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|state[0]    ; clk                           ; clk         ; 1.000        ; -0.377     ; 4.491      ;
; -3.860 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 1.000        ; -0.044     ; 4.818      ;
; -3.859 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.378     ; 4.483      ;
; -3.813 ; uart_rx_fsm:rx_fsm|bit_cnt[3]  ; uart_rx_fsm:rx_fsm|state[0]    ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.500        ; -2.605     ; 1.700      ;
; -3.794 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|state[1]    ; clk                           ; clk         ; 1.000        ; -0.377     ; 4.419      ;
; -3.794 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.743      ;
; -3.794 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.743      ;
; -3.794 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.743      ;
; -3.794 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.743      ;
; -3.794 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.743      ;
; -3.794 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.743      ;
; -3.794 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.743      ;
; -3.794 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.743      ;
; -3.794 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.743      ;
; -3.794 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.743      ;
; -3.794 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.743      ;
; -3.794 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.743      ;
; -3.785 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 1.000        ; -0.044     ; 4.743      ;
; -3.731 ; uart_rx_fsm:rx_fsm|div_cnt[13] ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.378     ; 4.355      ;
; -3.728 ; uart_rx_fsm:rx_fsm|bit_cnt[2]  ; uart_rx_fsm:rx_fsm|state[0]    ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.500        ; -2.605     ; 1.615      ;
; -3.691 ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.378     ; 4.315      ;
; -3.690 ; uart_rx_fsm:rx_fsm|div_cnt[12] ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.378     ; 4.314      ;
; -3.677 ; uart_rx_fsm:rx_fsm|div_cnt[10] ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.378     ; 4.301      ;
; -3.676 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|state[0]    ; clk                           ; clk         ; 1.000        ; -0.377     ; 4.301      ;
; -3.666 ; uart_rx_fsm:rx_fsm|div_cnt[13] ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.053     ; 4.615      ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'custom_clk:sclk|cnt[0]'                                                                                                                  ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.181 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 2.110      ;
; -1.054 ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.983      ;
; -0.983 ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.912      ;
; -0.930 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.859      ;
; -0.869 ; start_div_cnt[0]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.798      ;
; -0.867 ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.796      ;
; -0.853 ; start_div_cnt[2]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.782      ;
; -0.791 ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.720      ;
; -0.789 ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.718      ;
; -0.766 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.695      ;
; -0.723 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.652      ;
; -0.697 ; start_div_cnt[1]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.626      ;
; -0.678 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.607      ;
; -0.676 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.605      ;
; -0.563 ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.492      ;
; -0.548 ; start_div_cnt[3]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.477      ;
; -0.524 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.453      ;
; -0.493 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.422      ;
; -0.487 ; f_cnt[0]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.416      ;
; -0.485 ; f_cnt[0]                        ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.414      ;
; -0.372 ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.301      ;
; -0.367 ; start_div_cnt[1]                ; start_div_cnt[2]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.072     ; 1.297      ;
; -0.366 ; start_div_cnt[1]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.072     ; 1.296      ;
; -0.330 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|state[1]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.259      ;
; -0.310 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.239      ;
; -0.287 ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.216      ;
; -0.274 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.203      ;
; -0.273 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.202      ;
; -0.272 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[0]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.201      ;
; -0.268 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.197      ;
; -0.255 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.184      ;
; -0.207 ; f_cnt[2]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.136      ;
; -0.198 ; f_cnt[1]                        ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.127      ;
; -0.193 ; f_cnt[1]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.122      ;
; -0.193 ; f_cnt[0]                        ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.122      ;
; -0.184 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 1.113      ;
; -0.171 ; start_div_cnt[2]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.072     ; 1.101      ;
; -0.098 ; start_div_cnt[0]                ; start_div_cnt[1]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.072     ; 1.028      ;
; -0.097 ; start_div_cnt[0]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.072     ; 1.027      ;
; -0.095 ; start_div_cnt[0]                ; start_div_cnt[2]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.072     ; 1.025      ;
; 0.016  ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[0]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 0.913      ;
; 0.018  ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 0.911      ;
; 0.033  ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 0.896      ;
; 0.034  ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 0.895      ;
; 0.159  ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; f_cnt[3]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; f_cnt[2]                        ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|state[1]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; f_cnt[0]                        ; f_cnt[0]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; f_cnt[1]                        ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.073     ; 0.770      ;
; 0.160  ; start_div_cnt[0]                ; start_div_cnt[0]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; start_div_cnt[2]                ; start_div_cnt[2]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; start_div_cnt[3]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; start_div_cnt[1]                ; start_div_cnt[1]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.072     ; 0.770      ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart_rx_fsm:rx_fsm|div_cnt[0]'                                                                                                                     ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.722 ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.072     ; 1.652      ;
; -0.566 ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.072     ; 1.496      ;
; -0.430 ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.072     ; 1.360      ;
; -0.334 ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.072     ; 1.264      ;
; -0.183 ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.072     ; 1.113      ;
; -0.076 ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.072     ; 1.006      ;
; 0.055  ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.072     ; 0.875      ;
; 0.160  ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.072     ; 0.770      ;
; 0.844  ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 2.305      ; 1.953      ;
; 0.885  ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 2.305      ; 1.912      ;
; 0.886  ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 2.305      ; 1.911      ;
; 0.934  ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 2.305      ; 1.863      ;
; 0.968  ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 2.305      ; 1.829      ;
; 0.977  ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 2.305      ; 1.820      ;
; 1.057  ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 2.305      ; 1.740      ;
; 1.066  ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 2.305      ; 1.731      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart_rx_fsm:rx_fsm|div_cnt[0]'                                                                                                                      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.839 ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 2.605      ; 1.491      ;
; -0.803 ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 2.605      ; 1.527      ;
; -0.754 ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 2.605      ; 1.576      ;
; -0.749 ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 2.605      ; 1.581      ;
; -0.746 ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 2.605      ; 1.584      ;
; -0.685 ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 2.605      ; 1.645      ;
; -0.675 ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 2.605      ; 1.655      ;
; -0.554 ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 2.605      ; 1.776      ;
; 0.402  ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.496  ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.072      ; 0.763      ;
; 0.634  ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.072      ; 0.901      ;
; 0.707  ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.833  ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.072      ; 1.100      ;
; 0.941  ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.072      ; 1.208      ;
; 1.068  ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.072      ; 1.335      ;
; 1.194  ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.072      ; 1.461      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'custom_clk:sclk|cnt[0]'                                                                                                                  ;
+-------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.401 ; f_cnt[3]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; f_cnt[2]                        ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; f_cnt[1]                        ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; f_cnt[0]                        ; f_cnt[0]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|state[1]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; start_div_cnt[3]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; start_div_cnt[2]                ; start_div_cnt[2]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; start_div_cnt[1]                ; start_div_cnt[1]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; start_div_cnt[0]                ; start_div_cnt[0]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.072      ; 0.684      ;
; 0.520 ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 0.788      ;
; 0.522 ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[0]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 0.790      ;
; 0.545 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 0.813      ;
; 0.545 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 0.813      ;
; 0.655 ; start_div_cnt[0]                ; start_div_cnt[2]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.072      ; 0.922      ;
; 0.658 ; start_div_cnt[0]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.072      ; 0.925      ;
; 0.659 ; start_div_cnt[0]                ; start_div_cnt[1]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.072      ; 0.926      ;
; 0.699 ; start_div_cnt[2]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.072      ; 0.966      ;
; 0.717 ; f_cnt[1]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 0.985      ;
; 0.718 ; f_cnt[0]                        ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 0.986      ;
; 0.720 ; f_cnt[1]                        ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 0.988      ;
; 0.734 ; f_cnt[2]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.002      ;
; 0.763 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.031      ;
; 0.766 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.034      ;
; 0.766 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|state[1]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.034      ;
; 0.769 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[0]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.037      ;
; 0.785 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.053      ;
; 0.789 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.057      ;
; 0.795 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.063      ;
; 0.800 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.068      ;
; 0.800 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.068      ;
; 0.864 ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.132      ;
; 0.896 ; start_div_cnt[1]                ; start_div_cnt[2]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.072      ; 1.163      ;
; 0.910 ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.178      ;
; 0.916 ; start_div_cnt[1]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.072      ; 1.183      ;
; 0.971 ; start_div_cnt[3]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.072      ; 1.238      ;
; 0.994 ; f_cnt[0]                        ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.262      ;
; 0.996 ; f_cnt[0]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.264      ;
; 1.022 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.290      ;
; 1.043 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.311      ;
; 1.106 ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.374      ;
; 1.123 ; start_div_cnt[1]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.072      ; 1.390      ;
; 1.129 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.397      ;
; 1.238 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.506      ;
; 1.240 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.508      ;
; 1.264 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.532      ;
; 1.290 ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.558      ;
; 1.292 ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.560      ;
; 1.315 ; start_div_cnt[2]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.072      ; 1.582      ;
; 1.327 ; start_div_cnt[0]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.072      ; 1.594      ;
; 1.345 ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.613      ;
; 1.472 ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.740      ;
; 1.493 ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.761      ;
; 1.639 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.073      ; 1.907      ;
+-------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                               ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.536 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[3]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 1.914      ; 2.915      ;
; 0.536 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[12]        ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 1.914      ; 2.915      ;
; 0.536 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[1]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 1.914      ; 2.915      ;
; 0.536 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[2]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 1.914      ; 2.915      ;
; 0.536 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[4]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 1.914      ; 2.915      ;
; 0.536 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[5]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 1.914      ; 2.915      ;
; 0.536 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[6]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 1.914      ; 2.915      ;
; 0.536 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[7]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 1.914      ; 2.915      ;
; 0.536 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[8]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 1.914      ; 2.915      ;
; 0.536 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[9]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 1.914      ; 2.915      ;
; 0.536 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[10]        ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 1.914      ; 2.915      ;
; 0.536 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[11]        ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 1.914      ; 2.915      ;
; 0.536 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[13]        ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 1.914      ; 2.915      ;
; 0.648 ; uart_rx_fsm:rx_fsm|div_cnt[13] ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.887      ;
; 0.679 ; led_rx_cnt[1]                  ; led_rx_cnt[1]                  ; clk                           ; clk         ; 0.000        ; 0.089      ; 0.963      ;
; 0.692 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 2.401      ; 3.558      ;
; 0.693 ; led_rx_cnt[8]                  ; led_rx_cnt[8]                  ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; led_rx_cnt[9]                  ; led_rx_cnt[9]                  ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; led_rx_cnt[10]                 ; led_rx_cnt[10]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; led_rx_cnt[11]                 ; led_rx_cnt[11]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; led_rx_cnt[15]                 ; led_rx_cnt[15]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; led_rx_cnt[4]                  ; led_rx_cnt[4]                  ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; led_rx_cnt[2]                  ; led_rx_cnt[2]                  ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; led_rx_cnt[7]                  ; led_rx_cnt[7]                  ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; led_rx_cnt[14]                 ; led_rx_cnt[14]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; led_rx_cnt[18]                 ; led_rx_cnt[18]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; led_rx_cnt[6]                  ; led_rx_cnt[6]                  ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; led_rx_cnt[16]                 ; led_rx_cnt[16]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; led_rx_cnt[20]                 ; led_rx_cnt[20]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; led_rx_cnt[17]                 ; led_rx_cnt[17]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; led_rx_cnt[22]                 ; led_rx_cnt[22]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; led_rx_cnt[5]                  ; led_rx_cnt[5]                  ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; led_rx_cnt[23]                 ; led_rx_cnt[23]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; led_rx_cnt[3]                  ; led_rx_cnt[3]                  ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.699 ; led_rx_cnt[19]                 ; led_rx_cnt[19]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.700 ; led_rx_cnt[21]                 ; led_rx_cnt[21]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.967      ;
; 0.705 ; led_rx_cnt[0]                  ; led_rx_cnt[0]                  ; clk                           ; clk         ; 0.000        ; 0.089      ; 0.989      ;
; 0.707 ; led_rx_cnt[12]                 ; led_rx_cnt[12]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.711 ; led_rx_cnt[13]                 ; led_rx_cnt[13]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.723 ; custom_clk:sclk|cnt[13]        ; custom_clk:sclk|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.962      ;
; 0.726 ; custom_clk:sclk|cnt[12]        ; custom_clk:sclk|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.965      ;
; 0.734 ; custom_clk:sclk|cnt[5]         ; custom_clk:sclk|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.973      ;
; 0.734 ; custom_clk:sclk|cnt[3]         ; custom_clk:sclk|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.973      ;
; 0.735 ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.974      ;
; 0.736 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; custom_clk:sclk|cnt[1]         ; custom_clk:sclk|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.975      ;
; 0.737 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.976      ;
; 0.737 ; uart_rx_fsm:rx_fsm|div_cnt[12] ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.976      ;
; 0.737 ; uart_rx_fsm:rx_fsm|div_cnt[10] ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.976      ;
; 0.737 ; custom_clk:sclk|cnt[6]         ; custom_clk:sclk|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.976      ;
; 0.737 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.976      ;
; 0.738 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.977      ;
; 0.738 ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.977      ;
; 0.738 ; custom_clk:sclk|cnt[7]         ; custom_clk:sclk|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.977      ;
; 0.738 ; custom_clk:sclk|cnt[9]         ; custom_clk:sclk|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.977      ;
; 0.739 ; custom_clk:sclk|cnt[2]         ; custom_clk:sclk|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.978      ;
; 0.740 ; custom_clk:sclk|cnt[4]         ; custom_clk:sclk|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.979      ;
; 0.741 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.980      ;
; 0.741 ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.980      ;
; 0.741 ; custom_clk:sclk|cnt[8]         ; custom_clk:sclk|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.980      ;
; 0.741 ; custom_clk:sclk|cnt[10]        ; custom_clk:sclk|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.980      ;
; 0.888 ; custom_clk:sclk|cnt[11]        ; custom_clk:sclk|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.044      ; 1.127      ;
; 0.973 ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; uart_rx_fsm:rx_fsm|state[0]    ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.000        ; 2.378      ; 3.816      ;
; 0.977 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[1]         ; custom_clk:sclk|cnt[0]        ; clk         ; -0.500       ; 1.914      ; 2.856      ;
; 1.000 ; led_rx_cnt[0]                  ; led_rx_cnt[1]                  ; clk                           ; clk         ; 0.000        ; 0.089      ; 1.284      ;
; 1.013 ; led_rx_cnt[9]                  ; led_rx_cnt[10]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.280      ;
; 1.013 ; led_rx_cnt[15]                 ; led_rx_cnt[16]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.280      ;
; 1.014 ; led_rx_cnt[7]                  ; led_rx_cnt[8]                  ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.015 ; led_rx_cnt[8]                  ; led_rx_cnt[9]                  ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.015 ; led_rx_cnt[10]                 ; led_rx_cnt[11]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.015 ; led_rx_cnt[2]                  ; led_rx_cnt[3]                  ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.015 ; led_rx_cnt[18]                 ; led_rx_cnt[19]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.016 ; led_rx_cnt[17]                 ; led_rx_cnt[18]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.016 ; led_rx_cnt[14]                 ; led_rx_cnt[15]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.016 ; led_rx_cnt[4]                  ; led_rx_cnt[5]                  ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.017 ; led_rx_cnt[6]                  ; led_rx_cnt[7]                  ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.017 ; led_rx_cnt[16]                 ; led_rx_cnt[17]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.018 ; led_rx_cnt[20]                 ; led_rx_cnt[21]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.019 ; led_rx_cnt[5]                  ; led_rx_cnt[6]                  ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.019 ; led_rx_cnt[22]                 ; led_rx_cnt[23]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.020 ; led_rx_cnt[3]                  ; led_rx_cnt[4]                  ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.287      ;
; 1.020 ; led_rx_cnt[19]                 ; led_rx_cnt[20]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.287      ;
; 1.021 ; led_rx_cnt[21]                 ; led_rx_cnt[22]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.288      ;
; 1.025 ; led_rx_cnt[11]                 ; led_rx_cnt[12]                 ; clk                           ; clk         ; 0.000        ; 0.060      ; 1.280      ;
; 1.028 ; led_rx_cnt[12]                 ; led_rx_cnt[13]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.030 ; led_rx_cnt[8]                  ; led_rx_cnt[10]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; led_rx_cnt[2]                  ; led_rx_cnt[4]                  ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; led_rx_cnt[18]                 ; led_rx_cnt[20]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; led_rx_cnt[14]                 ; led_rx_cnt[16]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; led_rx_cnt[4]                  ; led_rx_cnt[6]                  ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; led_rx_cnt[13]                 ; led_rx_cnt[14]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; led_rx_cnt[6]                  ; led_rx_cnt[8]                  ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; led_rx_cnt[16]                 ; led_rx_cnt[18]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; led_rx_cnt[20]                 ; led_rx_cnt[22]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.039 ; custom_clk:sclk|cnt[12]        ; custom_clk:sclk|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.050      ; 1.284      ;
; 1.042 ; led_rx_cnt[10]                 ; led_rx_cnt[12]                 ; clk                           ; clk         ; 0.000        ; 0.060      ; 1.297      ;
; 1.044 ; led_rx_cnt[12]                 ; led_rx_cnt[14]                 ; clk                           ; clk         ; 0.000        ; 0.072      ; 1.311      ;
; 1.046 ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 0.000        ; 0.053      ; 1.294      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -1.565 ; -52.726       ;
; custom_clk:sclk|cnt[0]        ; -0.053 ; -0.053        ;
; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.244  ; 0.000         ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.110 ; -0.400        ;
; custom_clk:sclk|cnt[0]        ; 0.186  ; 0.000         ;
; clk                           ; 0.277  ; 0.000         ;
+-------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.000 ; -71.869       ;
; custom_clk:sclk|cnt[0]        ; -1.000 ; -14.000       ;
; uart_rx_fsm:rx_fsm|div_cnt[0] ; -1.000 ; -4.000        ;
+-------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                               ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -1.565 ; uart_rx_fsm:rx_fsm|bit_cnt[0]  ; uart_rx_fsm:rx_fsm|state[0]    ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.500        ; -1.181     ; 0.861      ;
; -1.553 ; uart_rx_fsm:rx_fsm|bit_cnt[1]  ; uart_rx_fsm:rx_fsm|state[0]    ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.500        ; -1.181     ; 0.849      ;
; -1.494 ; uart_rx_fsm:rx_fsm|bit_cnt[3]  ; uart_rx_fsm:rx_fsm|state[0]    ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.500        ; -1.181     ; 0.790      ;
; -1.400 ; uart_rx_fsm:rx_fsm|bit_cnt[2]  ; uart_rx_fsm:rx_fsm|state[0]    ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.500        ; -1.181     ; 0.696      ;
; -1.372 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.226     ; 2.133      ;
; -1.341 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|state[1]    ; clk                           ; clk         ; 1.000        ; -0.225     ; 2.103      ;
; -1.338 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|state[1]    ; clk                           ; clk         ; 1.000        ; -0.225     ; 2.100      ;
; -1.330 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|state[0]    ; clk                           ; clk         ; 1.000        ; -0.225     ; 2.092      ;
; -1.327 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|state[0]    ; clk                           ; clk         ; 1.000        ; -0.225     ; 2.089      ;
; -1.327 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.226     ; 2.088      ;
; -1.324 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.226     ; 2.085      ;
; -1.275 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.235      ;
; -1.275 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.235      ;
; -1.275 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.235      ;
; -1.275 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.235      ;
; -1.275 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.235      ;
; -1.275 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.235      ;
; -1.275 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.235      ;
; -1.275 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.235      ;
; -1.275 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.235      ;
; -1.275 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.235      ;
; -1.275 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.235      ;
; -1.275 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.235      ;
; -1.271 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|state[1]    ; clk                           ; clk         ; 1.000        ; -0.225     ; 2.033      ;
; -1.270 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 1.000        ; -0.022     ; 2.235      ;
; -1.230 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.190      ;
; -1.230 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.190      ;
; -1.230 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.190      ;
; -1.230 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.190      ;
; -1.230 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.190      ;
; -1.230 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.190      ;
; -1.230 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.190      ;
; -1.230 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.190      ;
; -1.230 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.190      ;
; -1.230 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.190      ;
; -1.230 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.190      ;
; -1.230 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.190      ;
; -1.227 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.187      ;
; -1.227 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.187      ;
; -1.227 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.187      ;
; -1.227 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.187      ;
; -1.227 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.187      ;
; -1.227 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.187      ;
; -1.227 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.187      ;
; -1.227 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.187      ;
; -1.227 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.187      ;
; -1.227 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.187      ;
; -1.227 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.187      ;
; -1.227 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.187      ;
; -1.225 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 1.000        ; -0.022     ; 2.190      ;
; -1.222 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 1.000        ; -0.022     ; 2.187      ;
; -1.217 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|state[1]    ; clk                           ; clk         ; 1.000        ; -0.225     ; 1.979      ;
; -1.216 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.226     ; 1.977      ;
; -1.206 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|state[0]    ; clk                           ; clk         ; 1.000        ; -0.225     ; 1.968      ;
; -1.203 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.226     ; 1.964      ;
; -1.197 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.226     ; 1.958      ;
; -1.141 ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; uart_rx_fsm:rx_fsm|state[1]    ; clk                           ; clk         ; 1.000        ; -0.225     ; 1.903      ;
; -1.136 ; uart_rx_fsm:rx_fsm|div_cnt[10] ; uart_rx_fsm:rx_fsm|state[1]    ; clk                           ; clk         ; 1.000        ; -0.225     ; 1.898      ;
; -1.119 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.079      ;
; -1.119 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.079      ;
; -1.119 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.079      ;
; -1.119 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.079      ;
; -1.119 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.079      ;
; -1.119 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.079      ;
; -1.119 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.079      ;
; -1.119 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.079      ;
; -1.119 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.079      ;
; -1.119 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.079      ;
; -1.119 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.079      ;
; -1.119 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.079      ;
; -1.114 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 1.000        ; -0.022     ; 2.079      ;
; -1.111 ; uart_rx_fsm:rx_fsm|div_cnt[12] ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; clk                           ; clk         ; 1.000        ; -0.226     ; 1.872      ;
; -1.107 ; uart_rx_fsm:rx_fsm|div_cnt[13] ; uart_rx_fsm:rx_fsm|state[1]    ; clk                           ; clk         ; 1.000        ; -0.225     ; 1.869      ;
; -1.106 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.066      ;
; -1.106 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.066      ;
; -1.106 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.066      ;
; -1.106 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.066      ;
; -1.106 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.066      ;
; -1.106 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.066      ;
; -1.106 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.066      ;
; -1.106 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.066      ;
; -1.106 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.066      ;
; -1.106 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.066      ;
; -1.106 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.066      ;
; -1.106 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.066      ;
; -1.104 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|state[1]    ; clk                           ; clk         ; 1.000        ; -0.225     ; 1.866      ;
; -1.101 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 1.000        ; -0.022     ; 2.066      ;
; -1.100 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.060      ;
; -1.100 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.060      ;
; -1.100 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.060      ;
; -1.100 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.060      ;
; -1.100 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.060      ;
; -1.100 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.060      ;
; -1.100 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.060      ;
; -1.100 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.060      ;
; -1.100 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.060      ;
; -1.100 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.060      ;
; -1.100 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.060      ;
; -1.100 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 1.000        ; -0.027     ; 2.060      ;
; -1.096 ; uart_rx_fsm:rx_fsm|div_cnt[13] ; uart_rx_fsm:rx_fsm|state[0]    ; clk                           ; clk         ; 1.000        ; -0.225     ; 1.858      ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'custom_clk:sclk|cnt[0]'                                                                                                                  ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.053 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 1.003      ;
; 0.017  ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.933      ;
; 0.039  ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.911      ;
; 0.066  ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.884      ;
; 0.125  ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.825      ;
; 0.128  ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.822      ;
; 0.133  ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.817      ;
; 0.147  ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.803      ;
; 0.165  ; start_div_cnt[0]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.785      ;
; 0.176  ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.774      ;
; 0.177  ; start_div_cnt[2]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.773      ;
; 0.179  ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.771      ;
; 0.238  ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.712      ;
; 0.239  ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.711      ;
; 0.266  ; start_div_cnt[1]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.684      ;
; 0.275  ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.675      ;
; 0.287  ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.663      ;
; 0.301  ; f_cnt[0]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.649      ;
; 0.304  ; f_cnt[0]                        ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.646      ;
; 0.329  ; start_div_cnt[3]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.621      ;
; 0.341  ; start_div_cnt[1]                ; start_div_cnt[2]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.609      ;
; 0.343  ; start_div_cnt[1]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.607      ;
; 0.345  ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|state[1]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.605      ;
; 0.346  ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.604      ;
; 0.354  ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.596      ;
; 0.369  ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.581      ;
; 0.370  ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.580      ;
; 0.372  ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[0]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.578      ;
; 0.378  ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.572      ;
; 0.379  ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.571      ;
; 0.385  ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.565      ;
; 0.412  ; f_cnt[2]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.538      ;
; 0.416  ; f_cnt[1]                        ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.534      ;
; 0.420  ; f_cnt[1]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.530      ;
; 0.421  ; f_cnt[0]                        ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.529      ;
; 0.429  ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.521      ;
; 0.431  ; start_div_cnt[2]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.519      ;
; 0.473  ; start_div_cnt[0]                ; start_div_cnt[1]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.477      ;
; 0.474  ; start_div_cnt[0]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.476      ;
; 0.477  ; start_div_cnt[0]                ; start_div_cnt[2]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.473      ;
; 0.519  ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.431      ;
; 0.520  ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.430      ;
; 0.522  ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[0]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.428      ;
; 0.524  ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.426      ;
; 0.591  ; start_div_cnt[0]                ; start_div_cnt[0]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; f_cnt[3]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; f_cnt[2]                        ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; start_div_cnt[2]                ; start_div_cnt[2]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; start_div_cnt[3]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|state[1]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; f_cnt[0]                        ; f_cnt[0]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; f_cnt[1]                        ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; start_div_cnt[1]                ; start_div_cnt[1]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 1.000        ; -0.037     ; 0.359      ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart_rx_fsm:rx_fsm|div_cnt[0]'                                                                                                                    ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.244 ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.036     ; 0.707      ;
; 0.259 ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.036     ; 0.692      ;
; 0.348 ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.036     ; 0.603      ;
; 0.381 ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.036     ; 0.570      ;
; 0.422 ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.036     ; 0.529      ;
; 0.491 ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.036     ; 0.460      ;
; 0.543 ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.036     ; 0.408      ;
; 0.592 ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 1.000        ; -0.036     ; 0.359      ;
; 0.614 ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 1.038      ; 0.901      ;
; 0.656 ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 1.038      ; 0.859      ;
; 0.664 ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 1.038      ; 0.851      ;
; 0.670 ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 1.038      ; 0.845      ;
; 0.688 ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 1.038      ; 0.827      ;
; 0.692 ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 1.038      ; 0.823      ;
; 0.722 ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 1.038      ; 0.793      ;
; 0.727 ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.500        ; 1.038      ; 0.788      ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart_rx_fsm:rx_fsm|div_cnt[0]'                                                                                                                      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.110 ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 1.181      ; 0.685      ;
; -0.106 ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 1.181      ; 0.689      ;
; -0.099 ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 1.181      ; 0.696      ;
; -0.085 ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 1.181      ; 0.710      ;
; -0.078 ; uart_rx_fsm:rx_fsm|state[1]   ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 1.181      ; 0.717      ;
; -0.077 ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 1.181      ; 0.718      ;
; -0.076 ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 1.181      ; 0.719      ;
; -0.008 ; uart_rx_fsm:rx_fsm|state[0]   ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.500       ; 1.181      ; 0.787      ;
; 0.187  ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.221  ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.036      ; 0.341      ;
; 0.272  ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.036      ; 0.392      ;
; 0.307  ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.388  ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.036      ; 0.508      ;
; 0.429  ; uart_rx_fsm:rx_fsm|bit_cnt[1] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.036      ; 0.549      ;
; 0.481  ; uart_rx_fsm:rx_fsm|bit_cnt[2] ; uart_rx_fsm:rx_fsm|bit_cnt[3] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.036      ; 0.601      ;
; 0.541  ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|bit_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0.000        ; 0.036      ; 0.661      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'custom_clk:sclk|cnt[0]'                                                                                                                  ;
+-------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.186 ; f_cnt[3]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; f_cnt[2]                        ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; f_cnt[1]                        ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; f_cnt[0]                        ; f_cnt[0]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|state[1]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; start_div_cnt[3]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; start_div_cnt[2]                ; start_div_cnt[2]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; start_div_cnt[1]                ; start_div_cnt[1]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; start_div_cnt[0]                ; start_div_cnt[0]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.232 ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.353      ;
; 0.234 ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[0]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.355      ;
; 0.235 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.356      ;
; 0.235 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.356      ;
; 0.280 ; start_div_cnt[0]                ; start_div_cnt[2]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.401      ;
; 0.282 ; start_div_cnt[0]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.403      ;
; 0.283 ; start_div_cnt[0]                ; start_div_cnt[1]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.404      ;
; 0.299 ; start_div_cnt[2]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.310 ; f_cnt[1]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; f_cnt[0]                        ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.313 ; f_cnt[1]                        ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.434      ;
; 0.319 ; f_cnt[2]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.440      ;
; 0.328 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.449      ;
; 0.337 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[1]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.458      ;
; 0.338 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|state[1]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.459      ;
; 0.342 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[0]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.463      ;
; 0.342 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.463      ;
; 0.346 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.467      ;
; 0.354 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.475      ;
; 0.356 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.477      ;
; 0.361 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.482      ;
; 0.367 ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.488      ;
; 0.376 ; start_div_cnt[1]                ; start_div_cnt[3]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.497      ;
; 0.377 ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.498      ;
; 0.377 ; start_div_cnt[1]                ; start_div_cnt[2]                ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.498      ;
; 0.431 ; f_cnt[0]                        ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.552      ;
; 0.433 ; f_cnt[0]                        ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.554      ;
; 0.443 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.564      ;
; 0.452 ; uart_tx_fsm:fsm_inst|state[1]   ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.463 ; start_div_cnt[3]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.469 ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.590      ;
; 0.523 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.644      ;
; 0.525 ; uart_tx_fsm:fsm_inst|state[0]   ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.646      ;
; 0.529 ; start_div_cnt[1]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.650      ;
; 0.535 ; uart_tx_fsm:fsm_inst|state[0]   ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.656      ;
; 0.545 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.666      ;
; 0.562 ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[2]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.683      ;
; 0.564 ; uart_tx_fsm:fsm_inst|state[1]   ; f_cnt[3]                        ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.685      ;
; 0.605 ; start_div_cnt[2]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.726      ;
; 0.611 ; start_div_cnt[0]                ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.732      ;
; 0.619 ; uart_tx_fsm:fsm_inst|bit_cnt[1] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.740      ;
; 0.620 ; uart_tx_fsm:fsm_inst|bit_cnt[3] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.741      ;
; 0.641 ; uart_tx_fsm:fsm_inst|bit_cnt[2] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.762      ;
; 0.695 ; uart_tx_fsm:fsm_inst|bit_cnt[0] ; uart_tx_fsm:fsm_inst|state[0]   ; custom_clk:sclk|cnt[0] ; custom_clk:sclk|cnt[0] ; 0.000        ; 0.037      ; 0.816      ;
+-------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                               ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.277 ; uart_rx_fsm:rx_fsm|div_cnt[13] ; uart_rx_fsm:rx_fsm|div_cnt[13] ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.383      ;
; 0.289 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[1]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 0.839      ; 1.347      ;
; 0.292 ; led_rx_cnt[1]                  ; led_rx_cnt[1]                  ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[2]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 0.839      ; 1.350      ;
; 0.296 ; led_rx_cnt[11]                 ; led_rx_cnt[11]                 ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; led_rx_cnt[4]                  ; led_rx_cnt[4]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; led_rx_cnt[2]                  ; led_rx_cnt[2]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; led_rx_cnt[8]                  ; led_rx_cnt[8]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; led_rx_cnt[9]                  ; led_rx_cnt[9]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; led_rx_cnt[10]                 ; led_rx_cnt[10]                 ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; led_rx_cnt[6]                  ; led_rx_cnt[6]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; led_rx_cnt[7]                  ; led_rx_cnt[7]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; led_rx_cnt[14]                 ; led_rx_cnt[14]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; led_rx_cnt[15]                 ; led_rx_cnt[15]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; led_rx_cnt[3]                  ; led_rx_cnt[3]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; led_rx_cnt[5]                  ; led_rx_cnt[5]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; led_rx_cnt[20]                 ; led_rx_cnt[20]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; led_rx_cnt[16]                 ; led_rx_cnt[16]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; led_rx_cnt[18]                 ; led_rx_cnt[18]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; led_rx_cnt[17]                 ; led_rx_cnt[17]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; led_rx_cnt[23]                 ; led_rx_cnt[23]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; led_rx_cnt[22]                 ; led_rx_cnt[22]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; led_rx_cnt[19]                 ; led_rx_cnt[19]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; led_rx_cnt[21]                 ; led_rx_cnt[21]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.303 ; led_rx_cnt[0]                  ; led_rx_cnt[0]                  ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.431      ;
; 0.305 ; led_rx_cnt[12]                 ; led_rx_cnt[12]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; led_rx_cnt[13]                 ; led_rx_cnt[13]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.313 ; custom_clk:sclk|cnt[13]        ; custom_clk:sclk|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.419      ;
; 0.315 ; custom_clk:sclk|cnt[12]        ; custom_clk:sclk|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.421      ;
; 0.316 ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.000        ; 1.280      ; 1.815      ;
; 0.319 ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; custom_clk:sclk|cnt[1]         ; custom_clk:sclk|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; custom_clk:sclk|cnt[5]         ; custom_clk:sclk|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; custom_clk:sclk|cnt[3]         ; custom_clk:sclk|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.000        ; 1.280      ; 1.818      ;
; 0.320 ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; uart_rx_fsm:rx_fsm|div_cnt[1]  ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; uart_rx_fsm:rx_fsm|div_cnt[2]  ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; uart_rx_fsm:rx_fsm|div_cnt[7]  ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; uart_rx_fsm:rx_fsm|div_cnt[10] ; uart_rx_fsm:rx_fsm|div_cnt[10] ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; uart_rx_fsm:rx_fsm|div_cnt[12] ; uart_rx_fsm:rx_fsm|div_cnt[12] ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; custom_clk:sclk|cnt[6]         ; custom_clk:sclk|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; custom_clk:sclk|cnt[7]         ; custom_clk:sclk|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.321 ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; uart_rx_fsm:rx_fsm|div_cnt[8]  ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; uart_rx_fsm:rx_fsm|div_cnt[11] ; uart_rx_fsm:rx_fsm|div_cnt[11] ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; uart_rx_fsm:rx_fsm|div_cnt[9]  ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; custom_clk:sclk|cnt[2]         ; custom_clk:sclk|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; custom_clk:sclk|cnt[4]         ; custom_clk:sclk|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; custom_clk:sclk|cnt[8]         ; custom_clk:sclk|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; custom_clk:sclk|cnt[9]         ; custom_clk:sclk|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.322 ; custom_clk:sclk|cnt[10]        ; custom_clk:sclk|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.428      ;
; 0.330 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[3]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 0.839      ; 1.388      ;
; 0.330 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[12]        ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 0.839      ; 1.388      ;
; 0.330 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[4]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 0.839      ; 1.388      ;
; 0.330 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[5]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 0.839      ; 1.388      ;
; 0.330 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[6]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 0.839      ; 1.388      ;
; 0.330 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[7]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 0.839      ; 1.388      ;
; 0.330 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[8]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 0.839      ; 1.388      ;
; 0.330 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[9]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 0.839      ; 1.388      ;
; 0.330 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[10]        ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 0.839      ; 1.388      ;
; 0.330 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[11]        ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 0.839      ; 1.388      ;
; 0.330 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[13]        ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 0.839      ; 1.388      ;
; 0.356 ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[0]         ; custom_clk:sclk|cnt[0]        ; clk         ; 0.000        ; 1.112      ; 1.687      ;
; 0.381 ; custom_clk:sclk|cnt[11]        ; custom_clk:sclk|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.022      ; 0.487      ;
; 0.382 ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; uart_rx_fsm:rx_fsm|div_cnt[3]  ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.000        ; 1.280      ; 1.881      ;
; 0.385 ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; uart_rx_fsm:rx_fsm|div_cnt[4]  ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.000        ; 1.280      ; 1.884      ;
; 0.445 ; led_rx_cnt[9]                  ; led_rx_cnt[10]                 ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.566      ;
; 0.446 ; led_rx_cnt[7]                  ; led_rx_cnt[8]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; led_rx_cnt[15]                 ; led_rx_cnt[16]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; led_rx_cnt[3]                  ; led_rx_cnt[4]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; led_rx_cnt[5]                  ; led_rx_cnt[6]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; led_rx_cnt[17]                 ; led_rx_cnt[18]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.000        ; 1.280      ; 1.947      ;
; 0.449 ; led_rx_cnt[19]                 ; led_rx_cnt[20]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.569      ;
; 0.449 ; led_rx_cnt[21]                 ; led_rx_cnt[22]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.569      ;
; 0.450 ; led_rx_cnt[0]                  ; led_rx_cnt[1]                  ; clk                           ; clk         ; 0.000        ; 0.044      ; 0.578      ;
; 0.451 ; uart_rx_fsm:rx_fsm|div_cnt[0]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk         ; 0.000        ; 1.280      ; 1.950      ;
; 0.452 ; led_rx_cnt[11]                 ; led_rx_cnt[12]                 ; clk                           ; clk         ; 0.000        ; 0.029      ; 0.565      ;
; 0.454 ; led_rx_cnt[13]                 ; led_rx_cnt[14]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.456 ; led_rx_cnt[10]                 ; led_rx_cnt[11]                 ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; led_rx_cnt[8]                  ; led_rx_cnt[9]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; led_rx_cnt[2]                  ; led_rx_cnt[3]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; led_rx_cnt[4]                  ; led_rx_cnt[5]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; led_rx_cnt[6]                  ; led_rx_cnt[7]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; led_rx_cnt[14]                 ; led_rx_cnt[15]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; led_rx_cnt[16]                 ; led_rx_cnt[17]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; led_rx_cnt[18]                 ; led_rx_cnt[19]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; led_rx_cnt[20]                 ; led_rx_cnt[21]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; led_rx_cnt[22]                 ; led_rx_cnt[23]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; led_rx_cnt[8]                  ; led_rx_cnt[10]                 ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; led_rx_cnt[2]                  ; led_rx_cnt[4]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; led_rx_cnt[4]                  ; led_rx_cnt[6]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; led_rx_cnt[6]                  ; led_rx_cnt[8]                  ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; led_rx_cnt[14]                 ; led_rx_cnt[16]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; led_rx_cnt[16]                 ; led_rx_cnt[18]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; led_rx_cnt[18]                 ; led_rx_cnt[20]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; led_rx_cnt[20]                 ; led_rx_cnt[22]                 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.463 ; uart_rx_fsm:rx_fsm|div_cnt[5]  ; uart_rx_fsm:rx_fsm|div_cnt[6]  ; clk                           ; clk         ; 0.000        ; 0.027      ; 0.574      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+--------------------------------+----------+--------+----------+---------+---------------------+
; Clock                          ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack               ; -4.580   ; -0.865 ; N/A      ; N/A     ; -3.000              ;
;  clk                           ; -4.580   ; 0.277  ; N/A      ; N/A     ; -3.000              ;
;  custom_clk:sclk|cnt[0]        ; -1.418   ; 0.186  ; N/A      ; N/A     ; -1.487              ;
;  uart_rx_fsm:rx_fsm|div_cnt[0] ; -0.861   ; -0.865 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                ; -209.937 ; -3.275 ; 0.0      ; 0.0     ; -111.631            ;
;  clk                           ; -199.682 ; 0.000  ; N/A      ; N/A     ; -84.785             ;
;  custom_clk:sclk|cnt[0]        ; -8.207   ; 0.000  ; N/A      ; N/A     ; -20.818             ;
;  uart_rx_fsm:rx_fsm|div_cnt[0] ; -2.048   ; -3.275 ; N/A      ; N/A     ; -6.028              ;
+--------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rx                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; led[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; led[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; led[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; led[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; led[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; led[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; led[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; led[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; led[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                           ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk                           ; clk                           ; 1788     ; 0        ; 0        ; 0        ;
; custom_clk:sclk|cnt[0]        ; clk                           ; 28       ; 28       ; 0        ; 0        ;
; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk                           ; 44       ; 48       ; 0        ; 0        ;
; custom_clk:sclk|cnt[0]        ; custom_clk:sclk|cnt[0]        ; 0        ; 0        ; 0        ; 59       ;
; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0        ; 0        ; 8        ; 0        ;
; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0        ; 0        ; 0        ; 10       ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                            ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk                           ; clk                           ; 1788     ; 0        ; 0        ; 0        ;
; custom_clk:sclk|cnt[0]        ; clk                           ; 28       ; 28       ; 0        ; 0        ;
; uart_rx_fsm:rx_fsm|div_cnt[0] ; clk                           ; 44       ; 48       ; 0        ; 0        ;
; custom_clk:sclk|cnt[0]        ; custom_clk:sclk|cnt[0]        ; 0        ; 0        ; 0        ; 59       ;
; clk                           ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0        ; 0        ; 8        ; 0        ;
; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; 0        ; 0        ; 0        ; 10       ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 55    ; 55   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------+
; Clock Status Summary                                                               ;
+-------------------------------+-------------------------------+------+-------------+
; Target                        ; Clock                         ; Type ; Status      ;
+-------------------------------+-------------------------------+------+-------------+
; clk                           ; clk                           ; Base ; Constrained ;
; custom_clk:sclk|cnt[0]        ; custom_clk:sclk|cnt[0]        ; Base ; Constrained ;
; uart_rx_fsm:rx_fsm|div_cnt[0] ; uart_rx_fsm:rx_fsm|div_cnt[0] ; Base ; Constrained ;
+-------------------------------+-------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition
    Info: Processing started: Mon Aug  4 14:27:46 2025
Info: Command: quartus_sta uart_top -c uart_top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name uart_rx_fsm:rx_fsm|div_cnt[0] uart_rx_fsm:rx_fsm|div_cnt[0]
    Info (332105): create_clock -period 1.000 -name custom_clk:sclk|cnt[0] custom_clk:sclk|cnt[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.580
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.580            -199.682 clk 
    Info (332119):    -1.418              -8.207 custom_clk:sclk|cnt[0] 
    Info (332119):    -0.861              -2.048 uart_rx_fsm:rx_fsm|div_cnt[0] 
Info (332146): Worst-case hold slack is -0.865
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.865              -3.275 uart_rx_fsm:rx_fsm|div_cnt[0] 
    Info (332119):     0.453               0.000 custom_clk:sclk|cnt[0] 
    Info (332119):     0.641               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -84.785 clk 
    Info (332119):    -1.487             -20.818 custom_clk:sclk|cnt[0] 
    Info (332119):    -1.487              -5.948 uart_rx_fsm:rx_fsm|div_cnt[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.243
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.243            -186.531 clk 
    Info (332119):    -1.181              -6.268 custom_clk:sclk|cnt[0] 
    Info (332119):    -0.722              -1.547 uart_rx_fsm:rx_fsm|div_cnt[0] 
Info (332146): Worst-case hold slack is -0.839
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.839              -3.071 uart_rx_fsm:rx_fsm|div_cnt[0] 
    Info (332119):     0.401               0.000 custom_clk:sclk|cnt[0] 
    Info (332119):     0.536               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -84.785 clk 
    Info (332119):    -1.487             -20.818 custom_clk:sclk|cnt[0] 
    Info (332119):    -1.487              -6.028 uart_rx_fsm:rx_fsm|div_cnt[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.565
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.565             -52.726 clk 
    Info (332119):    -0.053              -0.053 custom_clk:sclk|cnt[0] 
    Info (332119):     0.244               0.000 uart_rx_fsm:rx_fsm|div_cnt[0] 
Info (332146): Worst-case hold slack is -0.110
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.110              -0.400 uart_rx_fsm:rx_fsm|div_cnt[0] 
    Info (332119):     0.186               0.000 custom_clk:sclk|cnt[0] 
    Info (332119):     0.277               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -71.869 clk 
    Info (332119):    -1.000             -14.000 custom_clk:sclk|cnt[0] 
    Info (332119):    -1.000              -4.000 uart_rx_fsm:rx_fsm|div_cnt[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4769 megabytes
    Info: Processing ended: Mon Aug  4 14:27:48 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


