

================================================================
== Vivado HLS Report for 'dut_perform_conv'
================================================================
* Date:           Fri Nov  3 20:43:58 2017

* Version:        2016.2 (Build 1577090 on Thu Jun 02 16:59:10 MDT 2016)
* Project:        cnn.prj
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|      8.72|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-------+-------+-------+-------+---------+
    |    Latency    |    Interval   | Pipeline|
    |  min  |  max  |  min  |  max  |   Type  |
    +-------+-------+-------+-------+---------+
    |  17233|  17233|  17233|  17233|   none  |
    +-------+-------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-----------------+-------+-------+----------+-----------+-----------+------+----------+
        |                 |    Latency    | Iteration|  Initiation Interval  | Trip |          |
        |    Loop Name    |  min  |  max  |  Latency |  achieved |   target  | Count| Pipelined|
        +-----------------+-------+-------+----------+-----------+-----------+------+----------+
        |- Loop 1         |    800|    800|         1|          -|          -|   800|    no    |
        |- L_Ln_Lm        |   4014|   4014|        19|          5|          1|   800|    yes   |
        |- Loop 3         |  12416|  12416|       388|          -|          -|    32|    no    |
        | + Loop 3.1      |    385|    385|        77|          -|          -|     5|    no    |
        |  ++ Loop 3.1.1  |     75|     75|        15|          -|          -|     5|    no    |
        +-----------------+-------+-------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|     14|       -|      -|
|Expression       |        -|     10|       0|    902|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|      -|    1702|   1773|
|Memory           |       24|      -|      10|     10|
|Multiplexer      |        -|      -|       -|    442|
|Register         |        -|      -|    1320|     54|
+-----------------+---------+-------+--------+-------+
|Total            |       24|     24|    3032|   3181|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        8|     10|       2|      5|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +---------------------------------+-----------------------------+---------+-------+-----+-----+
    |             Instance            |            Module           | BRAM_18K| DSP48E|  FF | LUT |
    +---------------------------------+-----------------------------+---------+-------+-----+-----+
    |dut_mux_5to1_sel32_14_1_U13      |dut_mux_5to1_sel32_14_1      |        0|      0|    0|   28|
    |dut_mux_5to1_sel32_14_1_U15      |dut_mux_5to1_sel32_14_1      |        0|      0|    0|   28|
    |dut_urem_10ns_4ns_10_14_seq_U14  |dut_urem_10ns_4ns_10_14_seq  |        0|      0|   80|   95|
    |dut_urem_10ns_4ns_4_14_U1        |dut_urem_10ns_4ns_4_14       |        0|      0|  208|  208|
    |dut_urem_10ns_4ns_4_14_U4        |dut_urem_10ns_4ns_4_14       |        0|      0|  208|  208|
    |dut_urem_6ns_3ns_3_10_U5         |dut_urem_6ns_3ns_3_10        |        0|      0|   99|   99|
    |dut_urem_6ns_3ns_3_10_U8         |dut_urem_6ns_3ns_3_10        |        0|      0|   99|   99|
    |dut_urem_6ns_3ns_3_10_U9         |dut_urem_6ns_3ns_3_10        |        0|      0|   99|   99|
    |dut_urem_6ns_3ns_3_10_U10        |dut_urem_6ns_3ns_3_10        |        0|      0|   99|   99|
    |dut_urem_6ns_3ns_3_10_U11        |dut_urem_6ns_3ns_3_10        |        0|      0|   99|   99|
    |dut_urem_6ns_3ns_3_10_U12        |dut_urem_6ns_3ns_3_10        |        0|      0|   99|   99|
    |dut_urem_6ns_4ns_4_10_U7         |dut_urem_6ns_4ns_4_10        |        0|      0|  108|  108|
    |dut_urem_9ns_3ns_3_13_U2         |dut_urem_9ns_3ns_3_13        |        0|      0|  168|  168|
    |dut_urem_9ns_3ns_3_13_U3         |dut_urem_9ns_3ns_3_13        |        0|      0|  168|  168|
    |dut_urem_9ns_3ns_3_13_U6         |dut_urem_9ns_3ns_3_13        |        0|      0|  168|  168|
    +---------------------------------+-----------------------------+---------+-------+-----+-----+
    |Total                            |                             |        0|      0| 1702| 1773|
    +---------------------------------+-----------------------------+---------+-------+-----+-----+

    * DSP48: 
    +-------------------------------------+---------------------------------+--------------+
    |               Instance              |              Module             |  Expression  |
    +-------------------------------------+---------------------------------+--------------+
    |dut_mac_muladd_6ns_6ns_5ns_10_1_U17  |dut_mac_muladd_6ns_6ns_5ns_10_1  | i0 * i1 + i2 |
    |dut_mac_muladd_6ns_6ns_5ns_10_1_U28  |dut_mac_muladd_6ns_6ns_5ns_10_1  | i0 + i1 * i2 |
    |dut_mul_mul_12ns_10ns_22_1_U16       |dut_mul_mul_12ns_10ns_22_1       |    i0 * i1   |
    |dut_mul_mul_12ns_10ns_22_1_U27       |dut_mul_mul_12ns_10ns_22_1       |    i0 * i1   |
    |dut_mul_mul_12ns_10ns_22_1_U29       |dut_mul_mul_12ns_10ns_22_1       |    i0 * i1   |
    |dut_mul_mul_14s_12s_26_1_U18         |dut_mul_mul_14s_12s_26_1         |    i0 * i1   |
    |dut_mul_mul_14s_12s_26_1_U19         |dut_mul_mul_14s_12s_26_1         |    i0 * i1   |
    |dut_mul_mul_14s_12s_26_1_U20         |dut_mul_mul_14s_12s_26_1         |    i0 * i1   |
    |dut_mul_mul_14s_12s_26_1_U21         |dut_mul_mul_14s_12s_26_1         |    i0 * i1   |
    |dut_mul_mul_14s_12s_26_1_U22         |dut_mul_mul_14s_12s_26_1         |    i0 * i1   |
    |dut_mul_mul_14s_12s_26_1_U23         |dut_mul_mul_14s_12s_26_1         |    i0 * i1   |
    |dut_mul_mul_14s_12s_26_1_U24         |dut_mul_mul_14s_12s_26_1         |    i0 * i1   |
    |dut_mul_mul_14s_12s_26_1_U25         |dut_mul_mul_14s_12s_26_1         |    i0 * i1   |
    |dut_mul_mul_14s_12s_26_1_U26         |dut_mul_mul_14s_12s_26_1         |    i0 * i1   |
    +-------------------------------------+---------------------------------+--------------+

    * Memory: 
    +-----------+--------------------------+---------+----+----+-------+-----+------+-------------+
    |   Memory  |          Module          | BRAM_18K| FF | LUT| Words | Bits| Banks| W*Bits*Banks|
    +-----------+--------------------------+---------+----+----+-------+-----+------+-------------+
    |b_conv1_U  |dut_perform_conv_b_conv1  |        0|  10|  10|     64|   10|     1|          640|
    |w_conv1_U  |dut_perform_conv_w_conv1  |       24|   0|   0|  18432|   12|     1|       221184|
    +-----------+--------------------------+---------+----+----+-------+-----+------+-------------+
    |Total      |                          |       24|  10|  10|  18496|   22|     2|       221824|
    +-----------+--------------------------+---------+----+----+-------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +------------------------------------+----------+-------+---+----+------------+------------+
    |            Variable Name           | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------------------+----------+-------+---+----+------------+------------+
    |mul13_fu_1699_p2                    |     *    |      1|  0|   2|           7|           6|
    |mul15_fu_1712_p2                    |     *    |      1|  0|   0|          10|           9|
    |mul16_fu_1429_p2                    |     *    |      1|  0|   2|           7|           6|
    |mul17_fu_1458_p2                    |     *    |      1|  0|   2|           7|           6|
    |mul18_fu_1499_p2                    |     *    |      1|  0|   0|          10|           9|
    |mul19_fu_1553_p2                    |     *    |      1|  0|   2|           7|           6|
    |mul20_fu_1582_p2                    |     *    |      1|  0|   2|           7|           6|
    |mul21_fu_1528_p2                    |     *    |      1|  0|   0|          10|           9|
    |mul22_fu_1639_p2                    |     *    |      1|  0|   2|           7|           6|
    |mul23_fu_1668_p2                    |     *    |      1|  0|   2|           7|           6|
    |grp_fu_1073_p0                      |     +    |      0|  0|  10|          10|          10|
    |grp_fu_1203_p0                      |     +    |      0|  0|   9|           9|           9|
    |grp_fu_1219_p0                      |     +    |      0|  0|   9|           9|           9|
    |grp_fu_1312_p0                      |     +    |      0|  0|  10|          10|          10|
    |grp_fu_1329_p0                      |     +    |      0|  0|   6|           6|           6|
    |grp_fu_1340_p0                      |     +    |      0|  0|   9|           9|           9|
    |grp_fu_1367_p0                      |     +    |      0|  0|   6|           6|           6|
    |grp_fu_1378_p0                      |     +    |      0|  0|   6|           6|           6|
    |grp_fu_2446_p0                      |     +    |      0|  0|  10|          10|          10|
    |i_1_fu_851_p2                       |     +    |      0|  0|  10|          10|           1|
    |i_index_1_2_fu_1384_p2              |     +    |      0|  0|   6|           6|           6|
    |i_index_2_1_fu_1390_p2              |     +    |      0|  0|   6|           6|           6|
    |i_index_2_2_fu_1395_p2              |     +    |      0|  0|   6|           6|           6|
    |indvar_flatten37_op_fu_1024_p2      |     +    |      0|  0|   9|           9|           1|
    |indvar_flatten_next4_fu_928_p2      |     +    |      0|  0|  10|           1|          10|
    |indvar_flatten_op_fu_1010_p2        |     +    |      0|  0|   7|           7|           1|
    |n_1_fu_2370_p2                      |     +    |      0|  0|   6|           6|           1|
    |n_2_fu_1130_p2                      |     +    |      0|  0|   6|           1|           6|
    |next_mul1_fu_2358_p2                |     +    |      0|  0|  10|          10|           5|
    |next_mul_fu_861_p2                  |     +    |      0|  0|  21|          11|          21|
    |next_urem_fu_886_p2                 |     +    |      0|  0|  10|          10|           1|
    |o_index_mid_fu_1301_p2              |     +    |      0|  0|   6|           6|           6|
    |p_Val2_2_fu_2500_p2                 |     +    |      0|  0|  14|          14|          14|
    |p_Val2_6_0_1_fu_2305_p2             |     +    |      0|  0|   7|          14|          14|
    |p_Val2_6_0_2_fu_2309_p2             |     +    |      0|  0|   7|          14|          14|
    |p_Val2_6_1_1_fu_2319_p2             |     +    |      0|  0|   7|          14|          14|
    |p_Val2_6_1_2_fu_2339_p2             |     +    |      0|  0|   7|          14|          14|
    |p_Val2_6_1_fu_2314_p2               |     +    |      0|  0|   7|          14|          14|
    |p_Val2_6_2_1_fu_2348_p2             |     +    |      0|  0|   7|          14|          14|
    |p_Val2_6_2_2_fu_2353_p2             |     +    |      0|  0|   7|          14|          14|
    |p_Val2_6_2_fu_2343_p2               |     +    |      0|  0|   7|          14|          14|
    |p_Val2_6_fu_2270_p2                 |     +    |      0|  0|  14|          14|          14|
    |tmp1_0_1_cast_fu_1318_p2            |     +    |      0|  0|   6|           3|           6|
    |tmp1_0_2_cast_fu_1357_p2            |     +    |      0|  0|   6|           4|           6|
    |tmp27_fu_1058_p2                    |     +    |      0|  0|   4|           4|           4|
    |tmp27_mid1_fu_1280_p2               |     +    |      0|  0|   4|           4|           4|
    |tmp29_fu_2431_p2                    |     +    |      0|  0|   5|           5|           5|
    |tmp30_fu_2401_p2                    |     +    |      0|  0|  10|          10|          10|
    |tmp_13_fu_1165_p2                   |     +    |      0|  0|   9|           9|           9|
    |tmp_24_2_fu_1048_p2                 |     +    |      0|  0|   3|           2|           3|
    |tmp_24_2_mid1_fu_1231_p2            |     +    |      0|  0|   3|           2|           3|
    |w_index_0_1_fu_1416_p2              |     +    |      0|  0|   9|           2|           9|
    |w_index_0_2_fu_1445_p2              |     +    |      0|  0|   9|           3|           9|
    |w_index_1_1_fu_1515_p2              |     +    |      0|  0|   9|           3|           9|
    |w_index_1_2_fu_1569_p2              |     +    |      0|  0|   9|           3|           9|
    |w_index_1_fu_1486_p2                |     +    |      0|  0|   9|           1|           9|
    |w_index_2_1_fu_1626_p2              |     +    |      0|  0|   9|           3|           9|
    |w_index_2_2_fu_1655_p2              |     +    |      0|  0|   9|           4|           9|
    |w_index_2_fu_1598_p2                |     +    |      0|  0|   9|           2|           9|
    |x_2_fu_2395_p2                      |     +    |      0|  0|   3|           3|           1|
    |x_3_fu_1042_p2                      |     +    |      0|  0|   3|           1|           3|
    |y_1_fu_972_p2                       |     +    |      0|  0|   3|           1|           3|
    |y_2_fu_2417_p2                      |     +    |      0|  0|   3|           3|           1|
    |tmp1_fu_1187_p2                     |     -    |      0|  0|   7|           7|           7|
    |exitcond_flatten_mid_fu_966_p2      |    and   |      0|  0|   1|           1|           1|
    |m_mid1_fu_1004_p2                   |    and   |      0|  0|   1|           1|           1|
    |m_mid_fu_954_p2                     |    and   |      0|  0|   1|           1|           1|
    |exitcond1_fu_845_p2                 |   icmp   |      0|  0|   4|          10|           9|
    |exitcond5_fu_2389_p2                |   icmp   |      0|  0|   2|           3|           3|
    |exitcond6_fu_2364_p2                |   icmp   |      0|  0|   3|           6|           7|
    |exitcond_flatten2_fu_960_p2         |   icmp   |      0|  0|   3|           7|           6|
    |exitcond_flatten4_fu_922_p2         |   icmp   |      0|  0|   4|          10|           9|
    |exitcond_flatten_fu_934_p2          |   icmp   |      0|  0|   3|           9|           8|
    |exitcond_fu_2411_p2                 |   icmp   |      0|  0|   2|           3|           3|
    |sel_tmp11_fu_1983_p2                |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp12_fu_1873_p2                |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp14_fu_1887_p2                |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp15_fu_2015_p2                |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp17_fu_2027_p2                |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp18_fu_2205_p2                |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp20_fu_2217_p2                |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp21_fu_2044_p2                |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp23_fu_2058_p2                |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp24_fu_2076_p2                |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp26_fu_2090_p2                |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp2_fu_1938_p2                 |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp3_fu_1841_p2                 |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp5_fu_1732_p2                 |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp7_fu_1746_p2                 |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp8_fu_1855_p2                 |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp9_fu_1971_p2                 |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp_fu_1924_p2                  |   icmp   |      0|  0|   2|           3|           1|
    |tmp_11_fu_2509_p2                   |   icmp   |      0|  0|   5|          14|           1|
    |tmp_65_fu_892_p2                    |   icmp   |      0|  0|   4|          10|           3|
    |tmp_fu_1256_p2                      |   icmp   |      0|  0|   2|           3|           3|
    |not_exitcond_flatten_mid_fu_998_p2  |    or    |      0|  0|   1|           1|           1|
    |tmp_28_fu_978_p2                    |    or    |      0|  0|   1|           1|           1|
    |arrayNo14_cast1_mid2_fu_2234_p3     |  select  |      0|  0|   4|           1|           4|
    |arrayNo14_cast1_mid3_fu_2115_p3     |  select  |      0|  0|   4|           1|           4|
    |arrayNo14_cast1_mid5_fu_2131_p3     |  select  |      0|  0|   4|           1|           4|
    |arrayNo14_cast_mid2_fu_2244_p3      |  select  |      0|  0|   3|           1|           3|
    |arrayNo14_cast_mid3_fu_2122_p3      |  select  |      0|  0|   3|           1|           3|
    |arrayNo14_cast_mid5_fu_2141_p3      |  select  |      0|  0|   3|           1|           3|
    |idx_urem_fu_898_p3                  |  select  |      0|  0|  10|           1|          10|
    |indvar_flatten_next3_fu_1030_p3     |  select  |      0|  0|   9|           1|           1|
    |indvar_flatten_next_fu_1016_p3      |  select  |      0|  0|   7|           1|           1|
    |input_V_load_0_0_phi_fu_1944_p3     |  select  |      0|  0|  14|           1|          14|
    |input_V_load_0_1_phi_fu_1752_p3     |  select  |      0|  0|  14|           1|          14|
    |input_V_load_0_2_phi_fu_1861_p3     |  select  |      0|  0|  14|           1|          14|
    |input_V_load_1_0_phi_fu_1989_p3     |  select  |      0|  0|  14|           1|          14|
    |input_V_load_1_1_phi_fu_1893_p3     |  select  |      0|  0|  14|           1|          14|
    |input_V_load_1_2_phi_fu_2033_p3     |  select  |      0|  0|  14|           1|          14|
    |input_V_load_2_0_phi_fu_2223_p3     |  select  |      0|  0|  14|           1|          14|
    |input_V_load_2_1_phi_fu_2064_p3     |  select  |      0|  0|  14|           1|          14|
    |input_V_load_2_2_phi_fu_2096_p3     |  select  |      0|  0|  14|           1|          14|
    |n_mid2_fu_1139_p3                   |  select  |      0|  0|   6|           1|           6|
    |n_mid_fu_984_p3                     |  select  |      0|  0|   6|           1|           1|
    |newIndex26_mid_cast_fu_1775_p3      |  select  |      0|  0|   1|           1|           1|
    |newIndex27_mid236_v_fu_1806_p3      |  select  |      0|  0|  10|           1|          10|
    |newIndex27_mid280_v_fu_1782_p3      |  select  |      0|  0|  10|           1|          10|
    |newIndex27_mid2_v_fu_1914_p3        |  select  |      0|  0|  10|           1|          10|
    |p_s_fu_2514_p3                      |  select  |      0|  0|  13|           1|          13|
    |p_shl1_cast_mid2_fu_1114_p3         |  select  |      0|  0|   5|           1|           5|
    |p_shl1_cast_mid_fu_1101_p3          |  select  |      0|  0|   5|           1|           1|
    |sel_tmp10_fu_1977_p3                |  select  |      0|  0|  14|           1|          14|
    |sel_tmp13_fu_1879_p3                |  select  |      0|  0|  14|           1|          14|
    |sel_tmp16_fu_2021_p3                |  select  |      0|  0|  14|           1|          14|
    |sel_tmp19_fu_2211_p3                |  select  |      0|  0|  14|           1|          14|
    |sel_tmp1_fu_1930_p3                 |  select  |      0|  0|  14|           1|          14|
    |sel_tmp22_fu_2050_p3                |  select  |      0|  0|  14|           1|          14|
    |sel_tmp25_fu_2082_p3                |  select  |      0|  0|  14|           1|          14|
    |sel_tmp4_fu_1847_p3                 |  select  |      0|  0|  14|           1|          14|
    |sel_tmp6_fu_1738_p3                 |  select  |      0|  0|  14|           1|          14|
    |tmp45_cast_mid2_fu_1290_p3          |  select  |      0|  0|   4|           1|           4|
    |tmp45_cast_mid3_fu_1250_p3          |  select  |      0|  0|   4|           1|           4|
    |tmp_24_1_cast_mid2_fu_1090_p3       |  select  |      0|  0|   3|           1|           3|
    |tmp_24_2_cast_mid2_v_fu_1237_p3     |  select  |      0|  0|   3|           1|           3|
    |tmp_27_fu_1267_p3                   |  select  |      0|  0|   3|           1|           3|
    |x_cast3_mid2_fu_1079_p3             |  select  |      0|  0|   3|           1|           3|
    |y_mid2_fu_1125_p3                   |  select  |      0|  0|   3|           1|           3|
    |y_mid_fu_940_p3                     |  select  |      0|  0|   3|           1|           1|
    |exitcond_flatten_not_fu_992_p2      |    xor   |      0|  0|   2|           1|           2|
    |not_exitcond_flatten_fu_948_p2      |    xor   |      0|  0|   2|           1|           2|
    |tmp_26_fu_1261_p2                   |    xor   |      0|  0|   7|           3|           4|
    +------------------------------------+----------+-------+---+----+------------+------------+
    |Total                               |          |     10|  0| 902|         645|         941|
    +------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------+----+-----------+-----+-----------+
    |              Name             | LUT| Input Size| Bits| Total Bits|
    +-------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                      |  21|         26|    1|         26|
    |ap_reg_ppiten_pp0_it1          |   1|          2|    1|          2|
    |ap_reg_ppiten_pp0_it2          |   1|          2|    1|          2|
    |ap_reg_ppiten_pp0_it3          |   1|          2|    1|          2|
    |i_reg_657                      |  10|          2|   10|         20|
    |indvar_flatten3_phi_fu_694_p4  |  10|          2|   10|         20|
    |indvar_flatten3_reg_690        |  10|          2|   10|         20|
    |indvar_flatten4_phi_fu_705_p4  |   9|          2|    9|         18|
    |indvar_flatten4_reg_701        |   9|          2|    9|         18|
    |indvar_flatten_phi_fu_728_p4   |   7|          2|    7|         14|
    |indvar_flatten_reg_724         |   7|          2|    7|         14|
    |input_0_V_address0             |   9|          6|    9|         54|
    |input_0_V_address1             |   9|          5|    9|         45|
    |input_1_V_address0             |   9|          6|    9|         54|
    |input_1_V_address1             |   9|          5|    9|         45|
    |input_2_V_address0             |   9|          6|    9|         54|
    |input_2_V_address1             |   9|          5|    9|         45|
    |m_phi_fu_750_p4                |   1|          2|    1|          2|
    |n1_reg_770                     |   6|          2|    6|         12|
    |n_phi_fu_739_p4                |   6|          2|    6|         12|
    |n_reg_735                      |   6|          2|    6|         12|
    |output_0_V_address0            |   8|          6|    8|         48|
    |output_0_V_d0                  |  14|          4|   14|         56|
    |output_1_V_address0            |   8|          6|    8|         48|
    |output_1_V_d0                  |  14|          4|   14|         56|
    |output_2_V_address0            |   8|          6|    8|         48|
    |output_2_V_d0                  |  14|          4|   14|         56|
    |output_3_V_address0            |   8|          6|    8|         48|
    |output_3_V_d0                  |  14|          4|   14|         56|
    |output_4_V_address0            |   8|          6|    8|         48|
    |output_4_V_d0                  |  14|          4|   14|         56|
    |phi_mul1_reg_781               |  10|          2|   10|         20|
    |phi_mul_reg_668                |  21|          2|   21|         42|
    |phi_urem_reg_679               |  10|          2|   10|         20|
    |reg_815                        |  14|          2|   14|         28|
    |reg_820                        |  14|          2|   14|         28|
    |reg_825                        |  14|          2|   14|         28|
    |reg_830                        |  14|          2|   14|         28|
    |reg_835                        |  14|          2|   14|         28|
    |reg_840                        |  14|          2|   14|         28|
    |w_conv1_address0               |  15|          6|   15|         90|
    |w_conv1_address1               |  15|          5|   15|         75|
    |x2_reg_793                     |   3|          2|    3|          6|
    |x_phi_fu_762_p4                |   3|          2|    3|          6|
    |x_reg_758                      |   3|          2|    3|          6|
    |y3_reg_804                     |   3|          2|    3|          6|
    |y_phi_fu_716_p4                |   3|          2|    3|          6|
    |y_reg_712                      |   3|          2|    3|          6|
    +-------------------------------+----+-----------+-----+-----------+
    |Total                          | 442|        178|  422|       1462|
    +-------------------------------+----+-----------+-----+-----------+

    * Register: 
    +---------------------------------------------+----+----+-----+-----------+
    |                     Name                    | FF | LUT| Bits| Const Bits|
    +---------------------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                                    |  25|   0|   25|          0|
    |ap_reg_ppiten_pp0_it0                        |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it1                        |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it2                        |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it3                        |   1|   0|    1|          0|
    |ap_reg_ppstg_i_index_1_1_reg_2876_pp0_iter1  |   6|   0|    6|          0|
    |ap_reg_ppstg_i_index_1_2_reg_2882_pp0_iter1  |   6|   0|    6|          0|
    |ap_reg_ppstg_i_index_2_1_reg_2888_pp0_iter1  |   6|   0|    6|          0|
    |ap_reg_ppstg_i_index_2_2_reg_2894_pp0_iter1  |   6|   0|    6|          0|
    |ap_reg_ppstg_o_index_mid_reg_2840_pp0_iter1  |   6|   0|    6|          0|
    |ap_reg_ppstg_tmp_13_reg_2783_pp0_iter1       |   9|   0|    9|          0|
    |ap_reg_ppstg_tmp_reg_2829_pp0_iter1          |   1|   0|    1|          0|
    |arrayNo14_cast1_mid2_reg_3356                |   4|   0|    4|          0|
    |arrayNo14_cast1_mid5_reg_3301                |   4|   0|    4|          0|
    |arrayNo14_cast_mid5_reg_3306                 |   3|   0|    3|          0|
    |arrayNo14_mid_reg_3210                       |   4|   0|    4|          0|
    |exitcond_flatten4_reg_2661                   |   1|   0|    1|          0|
    |exitcond_flatten_mid_reg_2687                |   1|   0|    1|          0|
    |exitcond_flatten_reg_2670                    |   1|   0|    1|          0|
    |i_index_0_1_reg_2858                         |   6|   0|    6|          0|
    |i_index_0_2_reg_2870                         |   6|   0|    6|          0|
    |i_index_1_1_reg_2876                         |   6|   0|    6|          0|
    |i_index_1_2_reg_2882                         |   6|   0|    6|          0|
    |i_index_1_reg_2813                           |   9|   0|    9|          0|
    |i_index_2_1_reg_2888                         |   6|   0|    6|          0|
    |i_index_2_2_reg_2894                         |   6|   0|    6|          0|
    |i_index_2_reg_2864                           |   9|   0|    9|          0|
    |i_index_reg_2801                             |   9|   0|    9|          0|
    |i_reg_657                                    |  10|   0|   10|          0|
    |index_reg_3438                               |  10|   0|   10|          0|
    |indvar_flatten3_reg_690                      |  10|   0|   10|          0|
    |indvar_flatten4_reg_701                      |   9|   0|    9|          0|
    |indvar_flatten_next3_reg_2723                |   9|   0|    9|          0|
    |indvar_flatten_next4_reg_2665                |  10|   0|   10|          0|
    |indvar_flatten_next_reg_2718                 |   7|   0|    7|          0|
    |indvar_flatten_reg_724                       |   7|   0|    7|          0|
    |input_0_V_load_3_reg_3045                    |  14|   0|   14|          0|
    |input_0_V_load_5_reg_3160                    |  14|   0|   14|          0|
    |input_0_V_load_6_reg_3095                    |  14|   0|   14|          0|
    |input_1_V_load_3_reg_3050                    |  14|   0|   14|          0|
    |input_1_V_load_5_reg_3165                    |  14|   0|   14|          0|
    |input_1_V_load_6_reg_3100                    |  14|   0|   14|          0|
    |input_2_V_load_3_reg_3040                    |  14|   0|   14|          0|
    |input_2_V_load_5_reg_3155                    |  14|   0|   14|          0|
    |input_2_V_load_6_reg_3090                    |  14|   0|   14|          0|
    |input_V_load_0_0_phi_reg_3266                |  14|   0|   14|          0|
    |input_V_load_0_1_phi_reg_3150                |  14|   0|   14|          0|
    |input_V_load_0_2_phi_reg_3251                |  14|   0|   14|          0|
    |input_V_load_1_0_phi_reg_3276                |  14|   0|   14|          0|
    |input_V_load_1_1_phi_reg_3256                |  14|   0|   14|          0|
    |input_V_load_1_2_phi_reg_3286                |  14|   0|   14|          0|
    |input_V_load_2_0_phi_reg_3351                |  14|   0|   14|          0|
    |input_V_load_2_1_phi_reg_3291                |  14|   0|   14|          0|
    |input_V_load_2_2_phi_reg_3296                |  14|   0|   14|          0|
    |m_mid1_reg_2710                              |   1|   0|    1|          0|
    |m_reg_746                                    |   1|   0|    1|          0|
    |mul13_reg_3135                               |  14|   0|   14|          0|
    |mul14_reg_3221                               |  22|   0|   22|          0|
    |n1_reg_770                                   |   6|   0|    6|          0|
    |n_1_reg_3402                                 |   6|   0|    6|          0|
    |n_mid2_reg_2778                              |   6|   0|    6|          0|
    |n_mid_reg_2704                               |   6|   0|    6|          0|
    |n_reg_735                                    |   6|   0|    6|          0|
    |newIndex14_reg_3110                          |   6|   0|    6|          0|
    |newIndex23_reg_2975                          |   9|   0|    9|          0|
    |newIndex25_reg_3140                          |   9|   0|    9|          0|
    |newIndex27_mid236_v_reg_3216                 |  10|   0|   10|          0|
    |newIndex27_mid2_v_reg_3261                   |  10|   0|   10|          0|
    |newIndex27_reg_2900                          |   6|   0|    6|          0|
    |newIndex31_reg_2910                          |   6|   0|    6|          0|
    |newIndex32_reg_3010                          |   6|   0|    6|          0|
    |newIndex34_reg_2960                          |   9|   0|    9|          0|
    |newIndex36_reg_3000                          |   6|   0|    6|          0|
    |newIndex_reg_3120                            |   6|   0|    6|          0|
    |next_mul1_reg_3394                           |  10|   0|   10|          0|
    |o_index_mid1_reg_2846                        |  10|   0|   10|          0|
    |o_index_mid_reg_2840                         |   6|   0|    6|          0|
    |o_index_reg_2745                             |  10|   0|   10|          0|
    |output_0_V_addr_1_reg_3316                   |   8|   0|    8|          0|
    |output_0_V_addr_2_reg_3449                   |   8|   0|    8|          0|
    |output_1_V_addr_1_reg_3321                   |   8|   0|    8|          0|
    |output_1_V_addr_2_reg_3454                   |   8|   0|    8|          0|
    |output_2_V_addr_1_reg_3326                   |   8|   0|    8|          0|
    |output_2_V_addr_2_reg_3459                   |   8|   0|    8|          0|
    |output_3_V_addr_1_reg_3331                   |   8|   0|    8|          0|
    |output_3_V_addr_2_reg_3464                   |   8|   0|    8|          0|
    |output_4_V_addr_1_reg_3336                   |   8|   0|    8|          0|
    |output_4_V_addr_2_reg_3469                   |   8|   0|    8|          0|
    |p_Val2_2_reg_3478                            |  14|   0|   14|          0|
    |p_Val2_3_cast_reg_3412                       |  10|   0|   14|          4|
    |p_Val2_5_0_1_reg_3246                        |  14|   0|   14|          0|
    |p_Val2_5_0_2_reg_3271                        |  14|   0|   14|          0|
    |p_Val2_5_1_1_reg_3281                        |  14|   0|   14|          0|
    |p_Val2_5_1_2_reg_3346                        |  14|   0|   14|          0|
    |p_Val2_5_1_reg_3341                          |  14|   0|   14|          0|
    |p_Val2_5_2_1_reg_3370                        |  14|   0|   14|          0|
    |p_Val2_5_2_2_reg_3380                        |  14|   0|   14|          0|
    |p_Val2_5_2_reg_3365                          |  14|   0|   14|          0|
    |p_Val2_5_reg_3311                            |  14|   0|   14|          0|
    |p_Val2_6_1_1_reg_3375                        |  14|   0|   14|          0|
    |p_Val2_6_2_2_reg_3385                        |  14|   0|   14|          0|
    |p_Val2_6_reg_3360                            |  14|   0|   14|          0|
    |p_shl1_mid1_reg_2763                         |   3|   0|    5|          2|
    |p_shl1_reg_2651                              |   3|   0|    5|          2|
    |phi_mul1_reg_781                             |  10|   0|   10|          0|
    |phi_mul_reg_668                              |  21|   0|   21|          0|
    |phi_urem_reg_679                             |  10|   0|   10|          0|
    |reg_815                                      |  14|   0|   14|          0|
    |reg_820                                      |  14|   0|   14|          0|
    |reg_825                                      |  14|   0|   14|          0|
    |reg_830                                      |  14|   0|   14|          0|
    |reg_835                                      |  14|   0|   14|          0|
    |reg_840                                      |  14|   0|   14|          0|
    |tmp1_0_1_cast_reg_2852                       |   6|   0|    6|          0|
    |tmp1_cast54_cast_reg_2796                    |   9|   0|    9|          0|
    |tmp27_reg_2740                               |   4|   0|    4|          0|
    |tmp28_mid1_reg_2773                          |  10|   0|   10|          0|
    |tmp28_reg_2656                               |  10|   0|   10|          0|
    |tmp30_reg_3425                               |  10|   0|   10|          0|
    |tmp_13_reg_2783                              |   9|   0|    9|          0|
    |tmp_24_1_cast_mid2_reg_2758                  |   3|   0|    3|          0|
    |tmp_24_2_cast_mid2_v_reg_2824                |   3|   0|    3|          0|
    |tmp_24_2_reg_2735                            |   3|   0|    3|          0|
    |tmp_27_reg_2834                              |   3|   0|    3|          0|
    |tmp_45_reg_3130                              |   9|   0|    9|          0|
    |tmp_56_reg_2807                              |   6|   0|    6|          0|
    |tmp_66_reg_3474                              |   4|   0|    4|          0|
    |tmp_67_reg_3444                              |   9|   0|    9|          0|
    |tmp_68_reg_3483                              |  13|   0|   13|          0|
    |tmp_reg_2829                                 |   1|   0|    1|          0|
    |w_conv1_load_1_reg_2935                      |  12|   0|   12|          0|
    |w_conv1_load_2_reg_2955                      |  12|   0|   12|          0|
    |w_conv1_load_3_reg_2995                      |  12|   0|   12|          0|
    |w_conv1_load_4_reg_3005                      |  12|   0|   12|          0|
    |w_conv1_load_5_reg_3085                      |  12|   0|   12|          0|
    |w_conv1_load_6_reg_3105                      |  12|   0|   12|          0|
    |w_conv1_load_7_reg_3185                      |  12|   0|   12|          0|
    |w_conv1_load_8_reg_3205                      |  12|   0|   12|          0|
    |w_conv1_load_reg_3241                        |  12|   0|   12|          0|
    |x2_reg_793                                   |   3|   0|    3|          0|
    |x_2_reg_3420                                 |   3|   0|    3|          0|
    |x_3_reg_2728                                 |   3|   0|    3|          0|
    |x_cast3_mid2_cast_reg_2819                   |   3|   0|    6|          3|
    |x_cast3_mid2_reg_2751                        |   3|   0|    3|          0|
    |x_reg_758                                    |   3|   0|    3|          0|
    |y3_reg_804                                   |   3|   0|    3|          0|
    |y_1_reg_2697                                 |   3|   0|    3|          0|
    |y_2_reg_3433                                 |   3|   0|    3|          0|
    |y_mid2_reg_2768                              |   3|   0|    3|          0|
    |y_mid_reg_2682                               |   3|   0|    3|          0|
    |y_reg_712                                    |   3|   0|    3|          0|
    |exitcond_flatten4_reg_2661                   |   0|   1|    1|          0|
    |exitcond_flatten_mid_reg_2687                |   0|   1|    1|          0|
    |exitcond_flatten_reg_2670                    |   0|   1|    1|          0|
    |i_index_1_reg_2813                           |   0|   9|    9|          0|
    |i_index_2_reg_2864                           |   0|   9|    9|          0|
    |i_index_reg_2801                             |   0|   9|    9|          0|
    |m_mid1_reg_2710                              |   0|   1|    1|          0|
    |o_index_mid1_reg_2846                        |   0|  10|   10|          0|
    |o_index_reg_2745                             |   0|  10|   10|          0|
    |tmp_27_reg_2834                              |   0|   3|    3|          0|
    +---------------------------------------------+----+----+-----+-----------+
    |Total                                        |1320|  54| 1385|         11|
    +---------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+------------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  |   Source Object  |    C Type    |
+---------------------+-----+-----+------------+------------------+--------------+
|ap_clk               |  in |    1| ap_ctrl_hs | dut_perform_conv | return value |
|ap_rst               |  in |    1| ap_ctrl_hs | dut_perform_conv | return value |
|ap_start             |  in |    1| ap_ctrl_hs | dut_perform_conv | return value |
|ap_done              | out |    1| ap_ctrl_hs | dut_perform_conv | return value |
|ap_idle              | out |    1| ap_ctrl_hs | dut_perform_conv | return value |
|ap_ready             | out |    1| ap_ctrl_hs | dut_perform_conv | return value |
|input_0_V_address0   | out |    9|  ap_memory |     input_0_V    |     array    |
|input_0_V_ce0        | out |    1|  ap_memory |     input_0_V    |     array    |
|input_0_V_q0         |  in |   14|  ap_memory |     input_0_V    |     array    |
|input_0_V_address1   | out |    9|  ap_memory |     input_0_V    |     array    |
|input_0_V_ce1        | out |    1|  ap_memory |     input_0_V    |     array    |
|input_0_V_q1         |  in |   14|  ap_memory |     input_0_V    |     array    |
|input_1_V_address0   | out |    9|  ap_memory |     input_1_V    |     array    |
|input_1_V_ce0        | out |    1|  ap_memory |     input_1_V    |     array    |
|input_1_V_q0         |  in |   14|  ap_memory |     input_1_V    |     array    |
|input_1_V_address1   | out |    9|  ap_memory |     input_1_V    |     array    |
|input_1_V_ce1        | out |    1|  ap_memory |     input_1_V    |     array    |
|input_1_V_q1         |  in |   14|  ap_memory |     input_1_V    |     array    |
|input_2_V_address0   | out |    9|  ap_memory |     input_2_V    |     array    |
|input_2_V_ce0        | out |    1|  ap_memory |     input_2_V    |     array    |
|input_2_V_q0         |  in |   14|  ap_memory |     input_2_V    |     array    |
|input_2_V_address1   | out |    9|  ap_memory |     input_2_V    |     array    |
|input_2_V_ce1        | out |    1|  ap_memory |     input_2_V    |     array    |
|input_2_V_q1         |  in |   14|  ap_memory |     input_2_V    |     array    |
|output_0_V_address0  | out |    8|  ap_memory |    output_0_V    |     array    |
|output_0_V_ce0       | out |    1|  ap_memory |    output_0_V    |     array    |
|output_0_V_we0       | out |    1|  ap_memory |    output_0_V    |     array    |
|output_0_V_d0        | out |   14|  ap_memory |    output_0_V    |     array    |
|output_0_V_q0        |  in |   14|  ap_memory |    output_0_V    |     array    |
|output_1_V_address0  | out |    8|  ap_memory |    output_1_V    |     array    |
|output_1_V_ce0       | out |    1|  ap_memory |    output_1_V    |     array    |
|output_1_V_we0       | out |    1|  ap_memory |    output_1_V    |     array    |
|output_1_V_d0        | out |   14|  ap_memory |    output_1_V    |     array    |
|output_1_V_q0        |  in |   14|  ap_memory |    output_1_V    |     array    |
|output_2_V_address0  | out |    8|  ap_memory |    output_2_V    |     array    |
|output_2_V_ce0       | out |    1|  ap_memory |    output_2_V    |     array    |
|output_2_V_we0       | out |    1|  ap_memory |    output_2_V    |     array    |
|output_2_V_d0        | out |   14|  ap_memory |    output_2_V    |     array    |
|output_2_V_q0        |  in |   14|  ap_memory |    output_2_V    |     array    |
|output_3_V_address0  | out |    8|  ap_memory |    output_3_V    |     array    |
|output_3_V_ce0       | out |    1|  ap_memory |    output_3_V    |     array    |
|output_3_V_we0       | out |    1|  ap_memory |    output_3_V    |     array    |
|output_3_V_d0        | out |   14|  ap_memory |    output_3_V    |     array    |
|output_3_V_q0        |  in |   14|  ap_memory |    output_3_V    |     array    |
|output_4_V_address0  | out |    8|  ap_memory |    output_4_V    |     array    |
|output_4_V_ce0       | out |    1|  ap_memory |    output_4_V    |     array    |
|output_4_V_we0       | out |    1|  ap_memory |    output_4_V    |     array    |
|output_4_V_d0        | out |   14|  ap_memory |    output_4_V    |     array    |
|output_4_V_q0        |  in |   14|  ap_memory |    output_4_V    |     array    |
+---------------------+-----+-----+------------+------------------+--------------+

