#ifndef __HSU_HWIO_DEPENDENCY_H__
#define __HSU_HWIO_DEPENDENCY_H__
/*
===========================================================================
*/
/**
  @file hsu_hwio_dependency.h
  @brief Auto-generated HWIO interface include file.

  Reference chip release:
    MDM9x65 (Stingray) [stingray_v1.0_p2q1r10]
 
  This file contains HWIO register definitions for the following modules:
    PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC
    PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS
    PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL
    PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX
    PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX
    QUSB2PHY_CM_QUSB2PHY_1PORT
    QUSB2PHY_QUSB2PHY_DIG
    QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM
    USB30_DBM_REGFILE
    USB30_DWC_USB3
    USB30_QSCRATCH
    USB30_USB30_BAM
    USB3PHY_CM_PCIE_USB3_UNI_SW
    USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC
    USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS
    USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL
    USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX
    USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX
    TCSR_TCSR_REGS
    GCC_CLK_CTL_REG

  'Include' filters applied: USB[TCSR_TCSR_REGS] USB[GCC_CLK_CTL_REG] 
  'Exclude' filters applied: RESERVED DUMMY 

  Attribute definitions for the HWIO_*_ATTR macros are as follows:
    0x0: Command register
    0x1: Read-Only
    0x2: Write-Only
    0x3: Read/Write
*/
/*
  ===========================================================================

  Copyright (c) 2016 Qualcomm Technologies Incorporated.
  All Rights Reserved.
  Qualcomm Confidential and Proprietary

  Export of this technology or software is regulated by the U.S. Government.
  Diversion contrary to U.S. law prohibited.

  All ideas, data and information contained in or disclosed by
  this document are confidential and proprietary information of
  Qualcomm Technologies Incorporated and all rights therein are expressly reserved.
  By accepting this material the recipient agrees that this material
  and the information contained therein are held in confidence and in
  trust and will not be used, copied, reproduced in whole or in part,
  nor its contents revealed in any manner to others without the express
  written permission of Qualcomm Technologies Incorporated.

  ===========================================================================

  $Header: //components/rel/core.tx/6.0/wiredconnectivity/hsusb/driver/inc/9x65/hsu_hwio_dependency.h#1 $
  $DateTime: 2020/01/30 22:49:35 $
  $Author: pwbldsvc $

  ===========================================================================
*/

#include "msmhwio.h"
#include "msmhwiobase.h"

// HSU ADDITION++++
#define HSU_VAR_OUTM(old_value, new_value, mask, shft) \
  (((old_value) & (unsigned int)(~(mask))) | ((unsigned int)(((new_value) << (shft)) & (mask))));
#define HSU_VAR_INM(value, mask, shft) \
  (((value) & ((mask))) >> (shft))

// To enable HWIO logging, replace out_dword and out_dword_mask_ns with:
//   hsu_out_dword and hsu_out_dword_masked_ns
#define hsu_out_dword(addr, val) \
  out_dword(addr, val); \
  hsu_reg_log(addr, val); \
  HSU_ULOG_2(NO_MSG, REG_LOG, "0x%08X, 0x%08X", addr, val)
  
//  hsu_reg_log(addr, (in_dword(addr) | val))

#define hsu_out_dword_masked_ns(io, mask, val, current_reg_content)   \
  out_dword_masked_ns(io, mask, val, current_reg_content);  \
  hsu_reg_log(io, ((current_reg_content & (uint32)(~(mask))) | \
                 ((uint32)((val) & (mask))))); \
  HSU_ULOG_2(NO_MSG, REG_LOG, "0x%08X, 0x%08X", io, ((current_reg_content & (uint32)(~(mask))) | \
                 ((uint32)((val) & (mask)))))                     
//  hsu_reg_log(io, (in_dword(io) | val))
// HSU ADDITION----

/*----------------------------------------------------------------------------
 * MODULE: PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC
 *--------------------------------------------------------------------------*/

#define PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE                    (PCIE_0_PCIE20_WRAPPER_AHB_BASE      + 0x00006600)
#define PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS               (PCIE_0_PCIE20_WRAPPER_AHB_BASE_PHYS + 0x00006600)
#define PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS               0x00006600

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_ADDR                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000000)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_PHYS                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000000)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_OFFS                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_RMSK                                                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_POR                                            0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_ATTR                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_DEBUG_BUS_IDX0_BMSK                                   0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_DEBUG_BUS_IDX0_SHFT                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_ADDR                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000004)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_PHYS                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000004)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_OFFS                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_RMSK                                                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_POR                                            0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_ATTR                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_DEBUG_BUS_IDX1_BMSK                                   0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_DEBUG_BUS_IDX1_SHFT                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_ADDR                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000008)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_PHYS                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000008)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_OFFS                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_RMSK                                                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_POR                                            0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_ATTR                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_DEBUG_BUS_IDX2_BMSK                                   0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_DEBUG_BUS_IDX2_SHFT                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_ADDR                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_PHYS                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x0000000c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_OFFS                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_RMSK                                                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_POR                                            0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_ATTR                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_DEBUG_BUS_IDX3_BMSK                                   0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_DEBUG_BUS_IDX3_SHFT                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_ADDR                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000010)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_PHYS                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000010)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_OFFS                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_RMSK                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_POR                                               0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_ATTR                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_PLACEHOLDER_STATUS_BMSK                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_PLACEHOLDER_STATUS_SHFT                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_ADDR                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000014)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_PHYS                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000014)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_OFFS                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_RMSK                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_POR                                               0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_ATTR                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_BMSK                                 0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_SHFT                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_ADDR                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000018)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_PHYS                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000018)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_OFFS                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_RMSK                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_POR                                               0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_ATTR                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_BMSK                                 0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_SHFT                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_ADDR                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_PHYS                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x0000001c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_OFFS                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_RMSK                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_POR                                               0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_ATTR                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_BMSK                                 0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_SHFT                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_ADDR                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000020)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_PHYS                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000020)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_OFFS                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_RMSK                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_POR                                               0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_ATTR                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_BMSK                                 0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_SHFT                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_ADDR                                                 (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000024)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_PHYS                                                 (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000024)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_OFFS                                                 (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_RMSK                                                        0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_POR                                                  0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_POR_RMSK                                             0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_ATTR                                                        0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_OSC_DTCT_STATUS_BMSK                                        0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_OSC_DTCT_STATUS_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_ADDR                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000028)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_PHYS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000028)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OFFS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_RMSK                                                      0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_POR                                                 0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_ATTR                                                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_TEST_ANALOG_EN_BMSK                              0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_TEST_ANALOG_EN_SHFT                               0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_BMSK                         0x30
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_SHFT                          0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_BMSK                              0xc
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_SHFT                              0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_MODE_BMSK                                         0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_MODE_SHFT                                         0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_RSVD2_BMSK                                                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_RSVD2_SHFT                                                 0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_ADDR                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000002c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_PHYS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x0000002c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OFFS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000002c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_RMSK                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_POR                                                 0x00000052
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_ATTR                                                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OSC_DTCT_OSC_CLK_ANA_DIV_SEL_BMSK                         0xc0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OSC_DTCT_OSC_CLK_ANA_DIV_SEL_SHFT                          0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_BMSK                             0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_SHFT                              0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_ADDR                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000030)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_PHYS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000030)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_OFFS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_RMSK                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_POR                                                 0x00000004
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_ATTR                                                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_OSC_DTCT_STARTUP_TIME_BMSK                                0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_OSC_DTCT_STARTUP_TIME_SHFT                                 0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_ADDR                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000034)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_PHYS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000034)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_OFFS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_RMSK                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_POR                                                 0x00000019
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_ATTR                                                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_7_0_BMSK                         0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_7_0_SHFT                          0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_ADDR                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000038)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_PHYS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000038)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_OFFS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_RMSK                                                      0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_POR                                                 0x00000002
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_ATTR                                                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_BMSK                           0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_SHFT                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_ADDR                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000003c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_PHYS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x0000003c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_OFFS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000003c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_RMSK                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_POR                                                 0x00000001
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_ATTR                                                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_BMSK                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_SHFT                               0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_ADDR                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000040)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_PHYS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000040)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_OFFS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_RMSK                                                       0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_POR                                                 0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_ATTR                                                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_8_8_BMSK                          0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_8_8_SHFT                          0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_ADDR                                        (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000044)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PHYS                                        (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000044)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_OFFS                                        (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_RMSK                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_POR                                         0x00000003
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_POR_RMSK                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_ATTR                                               0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_MX_BMSK                            0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_MX_SHFT                             0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_BMSK                               0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_SHFT                                0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_RSVD_BMSK                                         0x30
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_RSVD_SHFT                                          0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_OP_BMSK                       0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_OP_SHFT                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_P2_BMSK                       0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_P2_SHFT                       0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_L1SS_BMSK                     0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_L1SS_SHFT                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_INT_AUX_CLK_GEN_EN_BMSK                       0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_INT_AUX_CLK_GEN_EN_SHFT                       0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_ADDR                                        (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000048)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_PHYS                                        (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000048)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_OFFS                                        (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000048)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_RMSK                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_POR                                         0x00000048
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_POR_RMSK                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_ATTR                                               0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_LOW_FILTER_BMSK                  0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_LOW_FILTER_SHFT                   0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_HIGH_FILTER_BMSK                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_HIGH_FILTER_SHFT                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_ADDR                                         (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000004c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_PHYS                                         (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x0000004c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_OFFS                                         (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000004c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_RMSK                                                0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_POR                                          0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_ATTR                                                0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_INT_AUX_CLK_STATUS_BMSK                             0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_INT_AUX_CLK_STATUS_SHFT                             0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_ADDR                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000050)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_PHYS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000050)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OFFS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000050)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_RMSK                                                0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_POR                                           0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_POR_RMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_ATTR                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_M2_BMSK                0x30
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_M2_SHFT                 0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_M2_BMSK                     0xc
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_M2_SHFT                     0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_MODE_M2_BMSK                                0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_MODE_M2_SHFT                                0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_RSVD2_BMSK                                           0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_RSVD2_SHFT                                           0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_ADDR                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000054)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_PHYS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000054)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_OFFS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_RMSK                                                0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_POR                                           0x00000012
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_POR_RMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_ATTR                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_M2_BMSK                    0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_M2_SHFT                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_ADDR                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000058)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_PHYS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000058)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_OFFS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000058)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_RMSK                                                0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_POR                                           0x00000004
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_POR_RMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_ATTR                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_OSC_DTCT_STARTUP_TIME_M2_BMSK                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_OSC_DTCT_STARTUP_TIME_M2_SHFT                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_ADDR                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000005c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_PHYS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x0000005c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_OFFS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000005c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_RMSK                                                0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_POR                                           0x00000019
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_POR_RMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_ATTR                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_M2_7_0_BMSK                0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_M2_7_0_SHFT                 0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_ADDR                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000060)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_PHYS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000060)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_OFFS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000060)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_RMSK                                                0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_POR                                           0x00000002
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_POR_RMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_ATTR                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_M2_BMSK                  0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_M2_SHFT                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_ADDR                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000064)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_PHYS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000064)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_OFFS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000064)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_RMSK                                                0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_POR                                           0x00000001
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_POR_RMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_ATTR                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_M2_BMSK                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_M2_SHFT                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_ADDR                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000068)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_PHYS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000068)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_OFFS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000068)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_RMSK                                                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_POR                                           0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_POR_RMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_ATTR                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_M2_8_8_BMSK                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_M2_8_8_SHFT                 0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_ADDR                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000006c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_PHYS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x0000006c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_OFFS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000006c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_RMSK                                                       0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_POR                                                 0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_ATTR                                                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_PINF_RTB_DEPTH_BMSK                                        0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_PINF_RTB_DEPTH_SHFT                                        0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS
 *--------------------------------------------------------------------------*/

#define PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE                                        (PCIE_0_PCIE20_WRAPPER_AHB_BASE      + 0x00006800)
#define PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS                                   (PCIE_0_PCIE20_WRAPPER_AHB_BASE_PHYS + 0x00006800)
#define PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS                                   0x00006800

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_ADDR                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000000)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_PHYS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000000)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_OFFS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_RMSK                                                                        0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_POR                                                                   0x00000001
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_POR_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_ATTR                                                                         0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_RSVD_BMSK                                                                   0xfe
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_RSVD_SHFT                                                                    0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_SW_RESET_BMSK                                                                0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_SW_RESET_SHFT                                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000004)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_PHYS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000004)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_POR                                                         0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_ATTR                                                               0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_RSVD_BMSK                                                         0xfc
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_RSVD_SHFT                                                          0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_REFCLK_DRV_DSBL_B_BMSK                                             0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_REFCLK_DRV_DSBL_B_SHFT                                             0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_SW_PWRDN_B_BMSK                                                    0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_SW_PWRDN_B_SHFT                                                    0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_ADDR                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000008)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_PHYS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000008)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_OFFS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_RMSK                                                                   0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_POR                                                              0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_POR_RMSK                                                         0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_ATTR                                                                    0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_RSVD_BMSK                                                              0xf8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_RSVD_SHFT                                                               0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_SYSCLK_EN_BMSK                                                          0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_SYSCLK_EN_SHFT                                                          0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_PCS_START_BMSK                                                          0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_PCS_START_SHFT                                                          0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_SERDES_START_BMSK                                                       0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_SERDES_START_SHFT                                                       0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_ADDR                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_PHYS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000000c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_OFFS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_RMSK                                                                        0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_POR                                                                   0x0000009f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_POR_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_ATTR                                                                         0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_TX_LARGE_AMP_V0_BMSK                                                        0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_TX_LARGE_AMP_V0_SHFT                                                         0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_TX_IDLE_LVL_V0_BMSK                                                         0x60
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_TX_IDLE_LVL_V0_SHFT                                                          0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_TXMGN_V0_BMSK                                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_TXMGN_V0_SHFT                                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_ADDR                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000010)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_PHYS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000010)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_OFFS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_RMSK                                                                        0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_POR                                                                   0x0000009e
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_POR_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_ATTR                                                                         0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_TX_LARGE_AMP_V1_BMSK                                                        0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_TX_LARGE_AMP_V1_SHFT                                                         0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_TX_IDLE_LVL_V1_BMSK                                                         0x60
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_TX_IDLE_LVL_V1_SHFT                                                          0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_TXMGN_V1_BMSK                                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_TXMGN_V1_SHFT                                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_ADDR                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000014)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_PHYS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000014)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_OFFS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_RMSK                                                                        0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_POR                                                                   0x000000b0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_POR_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_ATTR                                                                         0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_TX_LARGE_AMP_V2_BMSK                                                        0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_TX_LARGE_AMP_V2_SHFT                                                         0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_TX_IDLE_LVL_V2_BMSK                                                         0x60
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_TX_IDLE_LVL_V2_SHFT                                                          0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_TXMGN_V2_BMSK                                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_TXMGN_V2_SHFT                                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_ADDR                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000018)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_PHYS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000018)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_OFFS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_RMSK                                                                        0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_POR                                                                   0x00000057
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_POR_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_ATTR                                                                         0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_TX_LARGE_AMP_V3_BMSK                                                        0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_TX_LARGE_AMP_V3_SHFT                                                         0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_TX_IDLE_LVL_V3_BMSK                                                         0x60
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_TX_IDLE_LVL_V3_SHFT                                                          0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_TXMGN_V3_BMSK                                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_TXMGN_V3_SHFT                                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_ADDR                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_PHYS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000001c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_OFFS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_RMSK                                                                        0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_POR                                                                   0x00000069
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_POR_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_ATTR                                                                         0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_TX_LARGE_AMP_V4_BMSK                                                        0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_TX_LARGE_AMP_V4_SHFT                                                         0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_TX_IDLE_LVL_V4_BMSK                                                         0x60
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_TX_IDLE_LVL_V4_SHFT                                                          0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_TXMGN_V4_BMSK                                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_TXMGN_V4_SHFT                                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_ADDR                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000020)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_PHYS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000020)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_OFFS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_RMSK                                                                        0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_POR                                                                   0x00000069
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_POR_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_ATTR                                                                         0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_TX_LARGE_AMP_LS_BMSK                                                        0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_TX_LARGE_AMP_LS_SHFT                                                         0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_TX_IDLE_LVL_LS_BMSK                                                         0x60
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_TX_IDLE_LVL_LS_SHFT                                                          0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_TXMGN_LS_BMSK                                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_TXMGN_LS_SHFT                                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000024)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_PHYS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000024)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_RMSK                                                                0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_POR                                                           0x00000017
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_POR_RMSK                                                      0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_ATTR                                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_TXDEEMPH_M6DB_V0_BMSK                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_TXDEEMPH_M6DB_V0_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000028)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_PHYS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000028)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_RMSK                                                              0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_POR                                                         0x0000000f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_ATTR                                                               0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_TXDEEMPH_M3P5DB_V0_BMSK                                           0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_TXDEEMPH_M3P5DB_V0_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000002c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_PHYS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000002c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000002c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_RMSK                                                                0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_POR                                                           0x00000016
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_POR_RMSK                                                      0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_ATTR                                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_TXDEEMPH_M6DB_V1_BMSK                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_TXDEEMPH_M6DB_V1_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000030)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_PHYS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000030)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_RMSK                                                              0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_POR                                                         0x0000000f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_ATTR                                                               0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_TXDEEMPH_M3P5DB_V1_BMSK                                           0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_TXDEEMPH_M3P5DB_V1_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000034)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_PHYS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000034)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_RMSK                                                                0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_POR                                                           0x00000011
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_POR_RMSK                                                      0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_ATTR                                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_TXDEEMPH_M6DB_V2_BMSK                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_TXDEEMPH_M6DB_V2_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000038)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_PHYS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000038)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_RMSK                                                              0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_POR                                                         0x0000000c
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_ATTR                                                               0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_TXDEEMPH_M3P5DB_V2_BMSK                                           0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_TXDEEMPH_M3P5DB_V2_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000003c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_PHYS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000003c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000003c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_RMSK                                                                0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_POR                                                           0x00000019
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_POR_RMSK                                                      0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_ATTR                                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_TXDEEMPH_M6DB_V3_BMSK                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_TXDEEMPH_M6DB_V3_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000040)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_PHYS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000040)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_RMSK                                                              0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_POR                                                         0x00000011
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_ATTR                                                               0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_TXDEEMPH_M3P5DB_V3_BMSK                                           0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_TXDEEMPH_M3P5DB_V3_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000044)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_PHYS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000044)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_RMSK                                                                0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_POR                                                           0x00000010
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_POR_RMSK                                                      0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_ATTR                                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_TXDEEMPH_M6DB_V4_BMSK                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_TXDEEMPH_M6DB_V4_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000048)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_PHYS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000048)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000048)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_RMSK                                                              0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_POR                                                         0x0000000b
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_ATTR                                                               0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_TXDEEMPH_M3P5DB_V4_BMSK                                           0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_TXDEEMPH_M3P5DB_V4_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000004c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_PHYS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000004c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000004c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_RMSK                                                                0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_POR                                                           0x00000010
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_POR_RMSK                                                      0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_ATTR                                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_TXDEEMPH_M6DB_LS_BMSK                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_TXDEEMPH_M6DB_LS_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000050)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_PHYS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000050)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000050)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_RMSK                                                              0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_POR                                                         0x0000000b
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_ATTR                                                               0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_TXDEEMPH_M3P5DB_LS_BMSK                                           0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_TXDEEMPH_M3P5DB_LS_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000054)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_PHYS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000054)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_RMSK                                                           0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_POR                                                      0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_POR_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_ATTR                                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_OFF_MODE_SEL_BMSK                                   0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_OFF_MODE_SEL_SHFT                                    0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_CAPSEL_BMSK                                             0x18
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_CAPSEL_SHFT                                              0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_SW_EN_BMSK                                           0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_SW_EN_SHFT                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_LVL_BMSK                                             0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_LVL_SHFT                                             0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000058)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_PHYS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000058)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000058)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_POR                                                         0x0000004c
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_ATTR                                                               0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_LOW_COUNT_VAL_BMSK                                        0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_LOW_COUNT_VAL_SHFT                                         0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_EIOS_DTCT_CFG_BMSK                                                 0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_EIOS_DTCT_CFG_SHFT                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_ON_EIOS_EN_BMSK                                            0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_ON_EIOS_EN_SHFT                                            0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G2S_EN_BMSK                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G2S_EN_SHFT                                           0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G1S_EN_BMSK                                           0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G1S_EN_SHFT                                           0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_ADDR                                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000005c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_PHYS                                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000005c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_OFFS                                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000005c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_RMSK                                                                 0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_POR                                                            0x00000002
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_POR_RMSK                                                       0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_ATTR                                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_RATE1_SLEW_CNTRL_BMSK                                                0x38
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_RATE1_SLEW_CNTRL_SHFT                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_RATE0_SLEW_CNTRL_BMSK                                                 0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_RATE0_SLEW_CNTRL_SHFT                                                 0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_ADDR                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000060)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PHYS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000060)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_OFFS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000060)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_RMSK                                                             0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_POR                                                        0x000000a3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_POR_RMSK                                                   0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_ATTR                                                              0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_L1SS_EN_BMSK                                       0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_L1SS_EN_SHFT                                        0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PLL_ON_IN_L1P1_EN_BMSK                                           0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PLL_ON_IN_L1P1_EN_SHFT                                            0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_RXELECIDLE_LOW_ON_L1SS_EXIT_EN_BMSK                              0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_RXELECIDLE_LOW_ON_L1SS_EXIT_EN_SHFT                               0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PU0_P0SU1_RXCLKS_ON_BMSK                                         0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PU0_P0SU1_RXCLKS_ON_SHFT                                          0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_SW_BEACON_RX_EN_BMSK                                              0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_SW_BEACON_RX_EN_SHFT                                              0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_SW_BEACON_TX_EN_BMSK                                              0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_SW_BEACON_TX_EN_SHFT                                              0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_P2U3_CM_CTRL_BMSK                                                 0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_P2U3_CM_CTRL_SHFT                                                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PU0_P1U2P2U3_WO_IDLE_EN_BMSK                                      0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PU0_P1U2P2U3_WO_IDLE_EN_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_ADDR                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000064)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_PHYS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000064)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_OFFS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000064)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_RMSK                                                             0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_POR                                                        0x0000001b
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_POR_RMSK                                                   0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_ATTR                                                              0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_EP_REFCLK_WAKEUP_IN_P2_EN_BMSK                                   0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_EP_REFCLK_WAKEUP_IN_P2_EN_SHFT                                    0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_PHYCLK_REQ_N_CFG_BMSK                                            0x70
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_PHYCLK_REQ_N_CFG_SHFT                                             0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_SYSCLK_OFF_IN_P2U3_EN_BMSK                                        0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_SYSCLK_OFF_IN_P2U3_EN_SHFT                                        0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_PLL_ON_IN_P2_EN_BMSK                                              0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_PLL_ON_IN_P2_EN_SHFT                                              0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_P2U3_CLKREQ_SEL_BMSK                                              0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_P2U3_CLKREQ_SEL_SHFT                                              0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_ADDR                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000068)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_PHYS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000068)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_OFFS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000068)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RMSK                                                             0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_POR                                                        0x000000ff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_POR_RMSK                                                   0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_ATTR                                                              0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_EBM1_SKP_ADD_STS_EN_BMSK                                         0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_EBM1_SKP_ADD_STS_EN_SHFT                                          0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RX_CM_DSBL_ON_RXTERM_LOW_BMSK                                    0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RX_CM_DSBL_ON_RXTERM_LOW_SHFT                                     0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_U2_CM_CTRL_BMSK                                                  0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_U2_CM_CTRL_SHFT                                                   0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RX_SS_DET_EN_BMSK                                                0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RX_SS_DET_EN_SHFT                                                 0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RX_SS_WD_TIME_BMSK                                                0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RX_SS_WD_TIME_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_ADDR                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000006c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PHYS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000006c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_OFFS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000006c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_RMSK                                                             0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_POR                                                        0x00000001
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_POR_RMSK                                                   0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_ATTR                                                              0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PCLKREQ_IGNORE_IN_P1_BMSK                                        0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PCLKREQ_IGNORE_IN_P1_SHFT                                         0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PCLK_ON_IN_P2_EN_BMSK                                             0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PCLK_ON_IN_P2_EN_SHFT                                             0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PCLK_ON_IN_L1SS_EN_BMSK                                           0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PCLK_ON_IN_L1SS_EN_SHFT                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PLL_ON_IN_L1P2_EN_BMSK                                            0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PLL_ON_IN_L1P2_EN_SHFT                                            0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_RXELECIDLE_DSBL_CAPTURE_EN_BMSK                                   0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_RXELECIDLE_DSBL_CAPTURE_EN_SHFT                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000070)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_PHYS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000070)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_OFFS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000070)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_RMSK                                                            0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_POR                                                       0x000000f1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_POR_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_ATTR                                                             0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_RCVR_DTCT_DLY_P1U2_L_BMSK                                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_RCVR_DTCT_DLY_P1U2_L_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000074)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_PHYS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000074)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_OFFS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000074)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_RMSK                                                            0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_POR                                                       0x00000001
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_POR_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_ATTR                                                             0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_RSVD_BMSK                                                       0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_RSVD_SHFT                                                        0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_RCVR_DTCT_DLY_P1U2_H_BMSK                                        0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_RCVR_DTCT_DLY_P1U2_H_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000078)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_PHYS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000078)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000078)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_POR                                                         0x00000040
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_ATTR                                                               0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_RCVR_DTCT_DLY_U3_L_BMSK                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_RCVR_DTCT_DLY_U3_L_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000007c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_PHYS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000007c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000007c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_POR                                                         0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_ATTR                                                               0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_RSVD_BMSK                                                         0xfc
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_RSVD_SHFT                                                          0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_RCVR_DTCT_DLY_U3_H_BMSK                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_RCVR_DTCT_DLY_U3_H_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_ADDR                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000080)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_PHYS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000080)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_OFFS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000080)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_RMSK                                                             0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_POR                                                        0x00000080
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_POR_RMSK                                                   0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_ATTR                                                              0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_LOCK_HOLDOFF_TIME_L_BMSK                                         0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_LOCK_HOLDOFF_TIME_L_SHFT                                          0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_ADDR                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000084)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_PHYS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000084)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_OFFS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000084)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_RMSK                                                             0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_POR                                                        0x00000002
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_POR_RMSK                                                   0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_ATTR                                                              0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_LOCK_COUNT_VAL_L_BMSK                                            0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_LOCK_COUNT_VAL_L_SHFT                                             0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_ADDR                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000088)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_PHYS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000088)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_OFFS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000088)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_RMSK                                                             0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_POR                                                        0x00000040
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_POR_RMSK                                                   0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_ATTR                                                              0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_LOCK_KEEP_VAL_BMSK                                               0xc0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_LOCK_KEEP_VAL_SHFT                                                0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_LOCK_COUNT_VAL_H_BMSK                                            0x30
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_LOCK_COUNT_VAL_H_SHFT                                             0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_LOCK_HOLDOFF_TIME_H_BMSK                                          0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_LOCK_HOLDOFF_TIME_H_SHFT                                          0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000008c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_PHYS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000008c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000008c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_RMSK                                                                0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_POR                                                           0x00000044
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_POR_RMSK                                                      0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ATTR                                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_TSYNC_DLY_TIME_BMSK                                                 0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_TSYNC_DLY_TIME_SHFT                                                  0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ACTIVE_RSYNC_TIME_BMSK                                               0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ACTIVE_RSYNC_TIME_SHFT                                               0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_ADDR                                                    (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000090)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_PHYS                                                    (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000090)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_OFFS                                                    (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000090)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_RMSK                                                          0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_POR                                                     0x00000008
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_POR_RMSK                                                0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_ATTR                                                           0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_SIGDET_LOW_2_IDLE_TIME_BMSK                                   0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_SIGDET_LOW_2_IDLE_TIME_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_ADDR                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000094)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_PHYS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000094)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_OFFS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000094)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_RMSK                                                            0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_POR                                                       0x00000080
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_POR_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_ATTR                                                             0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_BEACON_2_IDLE_TIME_L_BMSK                                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_BEACON_2_IDLE_TIME_L_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_ADDR                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000098)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_PHYS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000098)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_OFFS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000098)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_RMSK                                                            0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_POR                                                       0x00000001
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_POR_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_ATTR                                                             0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_RSVD_BMSK                                                       0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_RSVD_SHFT                                                        0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_BEACON_2_IDLE_TIME_H_BMSK                                        0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_BEACON_2_IDLE_TIME_H_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR                                               (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000009c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_PHYS                                               (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000009c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_OFFS                                               (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000009c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_RMSK                                                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_POR                                                0x00000026
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_ATTR                                                      0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_PWRUP_RESET_DLY_TIME_SYSCLK_BMSK                         0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_PWRUP_RESET_DLY_TIME_SYSCLK_SHFT                          0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR                                               (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000a0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_PHYS                                               (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000a0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_OFFS                                               (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000a0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_RMSK                                                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_POR                                                0x00000004
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ATTR                                                      0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_PWRUP_RESET_DLY_TIME_AUXCLK_BMSK                         0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_PWRUP_RESET_DLY_TIME_AUXCLK_SHFT                          0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_ADDR                                                 (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000a4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_PHYS                                                 (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000a4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_OFFS                                                 (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000a4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_RMSK                                                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_POR                                                  0x00000004
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_POR_RMSK                                             0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_ATTR                                                        0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_LP_WAKEUP_DLY_TIME_AUXCLK_BMSK                             0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_LP_WAKEUP_DLY_TIME_AUXCLK_SHFT                              0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000a8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_PHYS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000a8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000a8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_RMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_POR                                                      0x00000005
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_POR_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_ATTR                                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_PLL_LOCK_CHK_DLY_TIME_BMSK                                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_PLL_LOCK_CHK_DLY_TIME_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_ADDR                                                   (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000ac)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_PHYS                                                   (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000ac)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_OFFS                                                   (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000ac)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_RMSK                                                         0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_POR                                                    0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_POR_RMSK                                               0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_ATTR                                                          0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_RSVD_BMSK                                                    0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_RSVD_SHFT                                                     0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_LFPS_DET_HIGH_COUNT_VAL_BMSK                                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_LFPS_DET_HIGH_COUNT_VAL_SHFT                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_ADDR                                                   (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000b0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_PHYS                                                   (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000b0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_OFFS                                                   (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000b0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_RMSK                                                         0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_POR                                                    0x00000086
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_POR_RMSK                                               0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_ATTR                                                          0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_RXEQTRAINING_LOCK_TIME_BMSK                                  0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_RXEQTRAINING_LOCK_TIME_SHFT                                   0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_LFPS_TX_END_CNT_START_BMSK                                    0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_LFPS_TX_END_CNT_START_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_ADDR                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000b4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_PHYS                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000b4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_OFFS                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000b4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_RMSK                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_POR                                                 0x00000020
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_ATTR                                                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_LFPS_TX_END_CNT_U3_START_BMSK                             0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_LFPS_TX_END_CNT_U3_START_SHFT                              0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_ADDR                                                    (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000b8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_PHYS                                                    (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000b8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_OFFS                                                    (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000b8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_RMSK                                                          0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_POR                                                     0x00000075
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_POR_RMSK                                                0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_ATTR                                                           0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_RXEQTRAINING_WAIT_TIME_BMSK                                   0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_RXEQTRAINING_WAIT_TIME_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000bc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_PHYS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000bc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000bc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_RMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_POR                                                      0x0000007a
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_POR_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_ATTR                                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_RXEQTRAINING_RUN_TIME_BMSK                                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_RXEQTRAINING_RUN_TIME_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_ADDR                                                    (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000c0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_PHYS                                                    (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000c0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_OFFS                                                    (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000c0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_RMSK                                                          0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_POR                                                     0x00000007
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_POR_RMSK                                                0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_ATTR                                                           0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_RSVD_BMSK                                                     0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_RSVD_SHFT                                                      0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_TXONESZEROS_RUN_LENGTH_BMSK                                    0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_TXONESZEROS_RUN_LENGTH_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000c4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_PHYS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000c4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000c4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_POR                                                                 0x00000002
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_POR_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_ATTR                                                                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_ANA_CTRL_BMSK                                                         0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_ANA_CTRL_SHFT                                                          0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_BYPASS_EN_BMSK                                                         0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_BYPASS_EN_SHFT                                                         0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_BKGRND_CAL_EN_BMSK                                                     0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_BKGRND_CAL_EN_SHFT                                                     0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_CAL_ON_STRTUP_EN_BMSK                                                  0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_CAL_ON_STRTUP_EN_SHFT                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_MAN_MODE_BMSK                                                          0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_MAN_MODE_SHFT                                                          0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000c8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_PHYS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000c8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000c8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_POR                                                                 0x00000081
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_POR_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_ATTR                                                                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_PER_AUTO_MODE_BMSK                                                    0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_PER_AUTO_MODE_SHFT                                                     0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_AO_AUTO_MODE_BMSK                                                     0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_AO_AUTO_MODE_SHFT                                                      0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_CAL_DONE_MASK_BMSK                                                    0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_CAL_DONE_MASK_SHFT                                                     0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_ANA_EN_FORCE_SET_BMSK                                                 0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_ANA_EN_FORCE_SET_SHFT                                                  0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_DIG_EN_FORCE_CLR_BMSK                                                  0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_DIG_EN_FORCE_CLR_SHFT                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_DIV_BMSK                                                               0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_DIV_SHFT                                                               0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_ADDR                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000cc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_PHYS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000cc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_OFFS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000cc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_RMSK                                                                   0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_POR                                                              0x00000009
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_POR_RMSK                                                         0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_ATTR                                                                    0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_FLL_CNT_VAL_L_BMSK                                                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_FLL_CNT_VAL_L_SHFT                                                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_ADDR                                                         (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000d0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_PHYS                                                         (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000d0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_OFFS                                                         (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000d0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_RMSK                                                               0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_POR                                                          0x000000a2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_POR_RMSK                                                     0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_ATTR                                                                0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_USE_CNT_VAL_TOL_FORGND_BMSK                                        0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_USE_CNT_VAL_TOL_FORGND_SHFT                                         0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_TOL_BMSK                                               0x70
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_TOL_SHFT                                                0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_H_BMSK                                                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_H_SHFT                                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_ADDR                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000d4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_PHYS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000d4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_OFFS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000d4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_RMSK                                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_POR                                                               0x00000040
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_POR_RMSK                                                          0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_ATTR                                                                     0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_FLL_MAN_CODE_BMSK                                                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_FLL_MAN_CODE_SHFT                                                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ADDR                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000d8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_PHYS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000d8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_OFFS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000d8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_RMSK                                                            0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_POR                                                       0x000000c0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_POR_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ATTR                                                             0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_PER_EN_BMSK                                      0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_PER_EN_SHFT                                       0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_SIGDET_ON_WITH_NO_AUTO_LFPS_P2U3_BMSK                           0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_SIGDET_ON_WITH_NO_AUTO_LFPS_P2U3_SHFT                            0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_AO_BMSK                                          0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_AO_SHFT                                           0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EVENT_SEL_BMSK                                       0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EVENT_SEL_SHFT                                        0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_CM_CTRL_BMSK                                          0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_CM_CTRL_SHFT                                          0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ALFPS_RCVR_DTCT_TEST_EN_BMSK                                     0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ALFPS_RCVR_DTCT_TEST_EN_SHFT                                     0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ALFPS_DTCT_EN_BMSK                                               0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ALFPS_DTCT_EN_SHFT                                               0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EN_BMSK                                               0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EN_SHFT                                               0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000dc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_PHYS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000dc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000dc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_RMSK                                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_POR                                                      0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_POR_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_ATTR                                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_RSVD_BMSK                                                       0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_RSVD_SHFT                                                       0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_LFPS_RXTERM_IRQ_CLEAR_BMSK                                      0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_LFPS_RXTERM_IRQ_CLEAR_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ADDR                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000e0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_PHYS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000e0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_OFFS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000e0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_RMSK                                                            0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_POR                                                       0x00000064
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_POR_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ATTR                                                             0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ARCVR_DTCT_EN_PERIOD_BMSK                                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ARCVR_DTCT_EN_PERIOD_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ADDR                                                         (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000e4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_PHYS                                                         (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000e4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_OFFS                                                         (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000e4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_RMSK                                                               0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_POR                                                          0x00000008
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_POR_RMSK                                                     0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ATTR                                                                0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_RSVD_BMSK                                                          0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_RSVD_SHFT                                                           0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ARCVR_DTCT_CM_DLY_BMSK                                              0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ARCVR_DTCT_CM_DLY_SHFT                                              0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000e8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_PHYS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000e8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000e8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_POR                                                         0x00000010
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ATTR                                                               0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_RSVD_BMSK                                                         0xc0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_RSVD_SHFT                                                          0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ALFPS_DEGLITCH_VAL_BMSK                                           0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ALFPS_DEGLITCH_VAL_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_ADDR                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000ec)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_PHYS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000ec)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_OFFS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000ec)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_RMSK                                                                  0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_POR                                                             0x00000006
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_POR_RMSK                                                        0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_ATTR                                                                   0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_TXSWING_BMSK                                                       0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_TXSWING_SHFT                                                        0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_TXMARGIN_BMSK                                                      0x70
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_TXMARGIN_SHFT                                                       0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_TXDEEMPH_BMSK                                                       0xc
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_TXDEEMPH_SHFT                                                       0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_POWERDOWN_BMSK                                                      0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_POWERDOWN_SHFT                                                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_ADDR                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000f0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_PHYS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000f0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_OFFS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000f0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_RMSK                                                                  0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_POR                                                             0x00000001
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_POR_RMSK                                                        0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_ATTR                                                                   0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_RATE_BMSK                                                          0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_RATE_SHFT                                                           0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXCM_DISABLE_BMSK                                                  0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXCM_DISABLE_SHFT                                                   0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_RXELECIDLE_DISABLE_BMSK                                            0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_RXELECIDLE_DISABLE_SHFT                                             0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_PCLKREQ_N_BMSK                                                     0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_PCLKREQ_N_SHFT                                                      0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXCOMPLIANCE_BMSK                                                   0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXCOMPLIANCE_SHFT                                                   0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXDETECTRX_LOOPBACK_BMSK                                            0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXDETECTRX_LOOPBACK_SHFT                                            0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_RXPOLARITY_BMSK                                                     0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_RXPOLARITY_SHFT                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXELECIDLE_BMSK                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXELECIDLE_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_ADDR                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000f4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_PHYS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000f4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_OFFS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000f4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_RMSK                                                                  0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_POR                                                             0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_POR_RMSK                                                        0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_ATTR                                                                   0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_RSVD_BMSK                                                             0xe0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_RSVD_SHFT                                                              0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_RXTERMINATION_BMSK                                                 0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_RXTERMINATION_SHFT                                                  0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_RXEQTRAINING_BMSK                                                   0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_RXEQTRAINING_SHFT                                                   0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_TXONESZEROS_BMSK                                                    0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_TXONESZEROS_SHFT                                                    0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_EBUFMODE_BMSK                                                       0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_EBUFMODE_SHFT                                                       0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_PHYMODE_BMSK                                                        0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_PHYMODE_SHFT                                                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_ADDR                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000f8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_PHYS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000f8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_OFFS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000f8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_RMSK                                                                  0x95
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_POR                                                             0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_POR_RMSK                                                        0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_ATTR                                                                   0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_TXSWING_MX_BMSK                                                    0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_TXSWING_MX_SHFT                                                     0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_TXMGN_MX_BMSK                                                      0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_TXMGN_MX_SHFT                                                       0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_TXDEEMPH_MX_BMSK                                                    0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_TXDEEMPH_MX_SHFT                                                    0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_POWERDOWN_MX_BMSK                                                   0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_POWERDOWN_MX_SHFT                                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_ADDR                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000fc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_PHYS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000fc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_OFFS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000fc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_RMSK                                                                  0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_POR                                                             0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_POR_RMSK                                                        0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_ATTR                                                                   0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_RATE_MX_BMSK                                                       0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_RATE_MX_SHFT                                                        0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXCM_DISABLE_MX_BMSK                                               0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXCM_DISABLE_MX_SHFT                                                0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_RXELECIDLE_DISABLE_MX_BMSK                                         0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_RXELECIDLE_DISABLE_MX_SHFT                                          0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_PCLKREQ_N_MX_BMSK                                                  0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_PCLKREQ_N_MX_SHFT                                                   0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXCOMPLIANCE_MX_BMSK                                                0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXCOMPLIANCE_MX_SHFT                                                0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXDTCTRX_LPB_MX_BMSK                                                0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXDTCTRX_LPB_MX_SHFT                                                0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_RXPOLARITY_MX_BMSK                                                  0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_RXPOLARITY_MX_SHFT                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXELECIDLE_MX_BMSK                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXELECIDLE_MX_SHFT                                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_ADDR                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000100)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_PHYS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000100)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_OFFS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000100)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_RMSK                                                                  0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_POR                                                             0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_POR_RMSK                                                        0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_ATTR                                                                   0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_RSVD_BMSK                                                             0xe0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_RSVD_SHFT                                                              0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_RXTERMINATION_MX_BMSK                                              0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_RXTERMINATION_MX_SHFT                                               0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_RXEQTRAINING_MX_BMSK                                                0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_RXEQTRAINING_MX_SHFT                                                0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_TXONESZEROS_MX_BMSK                                                 0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_TXONESZEROS_MX_SHFT                                                 0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_EBUFMODE_MX_BMSK                                                    0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_EBUFMODE_MX_SHFT                                                    0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_PHYMODE_MX_BMSK                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_PHYMODE_MX_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_ADDR                                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000104)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_PHYS                                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000104)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_OFFS                                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000104)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_RMSK                                                                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_POR                                                            0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_POR_RMSK                                                       0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_ATTR                                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_RXELECIDLE_BMSK                                                    0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_RXELECIDLE_SHFT                                                    0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_PHYCLK_REQ_N_BMSK                                                  0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_PHYCLK_REQ_N_SHFT                                                  0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_PCLKACK_N_BMSK                                                     0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_PCLKACK_N_SHFT                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_PHYSTATUS_BMSK                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_PHYSTATUS_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_ADDR                                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000108)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_PHYS                                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000108)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_OFFS                                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000108)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_RMSK                                                                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_POR                                                            0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_POR_RMSK                                                       0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_ATTR                                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_BMSK                                                 0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_SHFT                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_PHYCLK_REQ_N_MX_BMSK                                               0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_PHYCLK_REQ_N_MX_SHFT                                               0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_PCLKACK_N_MX_BMSK                                                  0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_PCLKACK_N_MX_SHFT                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_BMSK                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_SHFT                                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000010c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_PHYS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000010c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000010c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_RMSK                                                           0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_POR                                                      0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_POR_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_ATTR                                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_CLK_DEBUG_BYPASS_SEL_BMSK                                      0x1e
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_CLK_DEBUG_BYPASS_SEL_SHFT                                       0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_CLK_DEBUG_BYPASS_EN_BMSK                                        0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_CLK_DEBUG_BYPASS_EN_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_ADDR                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000110)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_PHYS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000110)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_OFFS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000110)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_RMSK                                                                     0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_POR                                                               0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_POR_RMSK                                                          0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_ATTR                                                                     0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_FORCE_REC_DETECTED_BMSK                                                  0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_FORCE_REC_DETECTED_SHFT                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_PCS_PCLK_SEL_BMSK                                                        0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_PCS_PCLK_SEL_SHFT                                                        0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_BIST_MODE_BMSK                                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_BIST_MODE_SHFT                                                           0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_FORCE_RX_SIGDET_BMSK                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_FORCE_RX_SIGDET_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_ADDR                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000114)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_PHYS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000114)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_OFFS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000114)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_RMSK                                                                    0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_POR                                                              0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_POR_RMSK                                                         0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_ATTR                                                                    0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_FORCE_RX_SIGDET_LFPS_BMSK                                               0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_FORCE_RX_SIGDET_LFPS_SHFT                                               0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_FORCE_LFPS_DET_LPBCK_BMSK                                               0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_FORCE_LFPS_DET_LPBCK_SHFT                                               0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_DSBL_EBUF_QUAL_BMSK                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_DSBL_EBUF_QUAL_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_ADDR                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000118)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_PHYS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000118)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_OFFS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000118)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_RMSK                                                                   0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_POR                                                              0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_POR_RMSK                                                         0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_ATTR                                                                    0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX3_BMSK                                                    0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX3_SHFT                                                     0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX2_BMSK                                                    0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX2_SHFT                                                     0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX1_BMSK                                                    0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX1_SHFT                                                     0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX0_BMSK                                                    0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX0_SHFT                                                     0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS3_BMSK                                                 0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS3_SHFT                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS2_BMSK                                                 0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS2_SHFT                                                 0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS1_BMSK                                                 0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS1_SHFT                                                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS0_BMSK                                                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS0_SHFT                                                 0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_ADDR                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000011c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_PHYS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000011c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_OFFS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000011c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_RMSK                                                                   0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_POR                                                              0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_POR_RMSK                                                         0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_ATTR                                                                    0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_DEBUG_BUS_IDX0_BMSK                                                    0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_DEBUG_BUS_IDX0_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_ADDR                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000120)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_PHYS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000120)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_OFFS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000120)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_RMSK                                                                   0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_POR                                                              0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_POR_RMSK                                                         0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_ATTR                                                                    0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_DEBUG_BUS_IDX1_BMSK                                                    0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_DEBUG_BUS_IDX1_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_ADDR                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000124)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_PHYS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000124)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_OFFS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000124)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_RMSK                                                                   0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_POR                                                              0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_POR_RMSK                                                         0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_ATTR                                                                    0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_DEBUG_BUS_IDX2_BMSK                                                    0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_DEBUG_BUS_IDX2_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_ADDR                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000128)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_PHYS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000128)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_OFFS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000128)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_RMSK                                                                   0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_POR                                                              0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_POR_RMSK                                                         0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_ATTR                                                                    0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_DEBUG_BUS_IDX3_BMSK                                                    0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_DEBUG_BUS_IDX3_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_ADDR                                                         (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000012c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_PHYS                                                         (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000012c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_OFFS                                                         (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000012c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_RMSK                                                                0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_POR                                                          0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_POR_RMSK                                                     0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_ATTR                                                                0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_COMRST_FORCE_CLKREQ_LOW_L1SS_BMSK                                   0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_COMRST_FORCE_CLKREQ_LOW_L1SS_SHFT                                   0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_COMRST_AUTO_ENTER_P2_BMSK                                           0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_COMRST_AUTO_ENTER_P2_SHFT                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_FORCE_COM_RESET_ACK_BMSK                                            0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_FORCE_COM_RESET_ACK_SHFT                                            0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_FORCE_COM_RESET_REQ_BMSK                                            0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_FORCE_COM_RESET_REQ_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_ADDR                                                                 (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000130)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_PHYS                                                                 (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000130)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_OFFS                                                                 (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000130)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_RMSK                                                                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_POR                                                                  0x00000008
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_POR_RMSK                                                             0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_ATTR                                                                        0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_RSVD_BMSK                                                                  0xc0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_RSVD_SHFT                                                                   0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_BMSK                                                  0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_SHFT                                                   0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_RX_ERR_EN_BMSK                                                        0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_RX_ERR_EN_SHFT                                                         0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_GEN_SHORT_PATTERN_BMSK                                                 0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_GEN_SHORT_PATTERN_SHFT                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_PAT_SEL_BMSK                                                           0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_PAT_SEL_SHFT                                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_TXRX_EN_BMSK                                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_TXRX_EN_SHFT                                                           0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_TX_EN_BMSK                                                             0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_TX_EN_SHFT                                                             0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000134)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_PHYS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000134)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000134)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_POR                                                                 0x00000040
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_POR_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_ATTR                                                                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_PRBS_POLY0_BMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_PRBS_POLY0_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000138)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_PHYS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000138)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000138)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_POR                                                                 0x00000002
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_POR_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_ATTR                                                                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_PRBS_POLY1_BMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_PRBS_POLY1_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000013c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_PHYS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000013c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000013c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_POR                                                                 0x000000ff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_POR_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_ATTR                                                                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_PRBS_SEED0_BMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_PRBS_SEED0_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000140)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_PHYS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000140)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000140)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_POR                                                                 0x00000003
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_POR_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_ATTR                                                                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_PRBS_SEED1_BMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_PRBS_SEED1_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_ADDR                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000144)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_PHYS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000144)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_OFFS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000144)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_RMSK                                                                  0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_POR                                                             0x00000005
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_POR_RMSK                                                        0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_ATTR                                                                   0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_RSVD_BMSK                                                             0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_RSVD_SHFT                                                              0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT3_K_BMSK                                                      0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT3_K_SHFT                                                      0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT2_K_BMSK                                                      0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT2_K_SHFT                                                      0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT1_K_BMSK                                                      0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT1_K_SHFT                                                      0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT0_K_BMSK                                                      0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT0_K_SHFT                                                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000148)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_PHYS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000148)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000148)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_POR                                                                 0x000000bc
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_POR_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_ATTR                                                                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_FIXED_PAT0_BMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_FIXED_PAT0_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000014c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_PHYS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000014c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000014c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_POR                                                                 0x000000b5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_POR_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_ATTR                                                                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_FIXED_PAT1_BMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_FIXED_PAT1_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000150)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_PHYS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000150)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000150)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_POR                                                                 0x000000bc
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_POR_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_ATTR                                                                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_FIXED_PAT2_BMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_FIXED_PAT2_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000154)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_PHYS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000154)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000154)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_POR                                                                 0x0000004a
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_POR_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_ATTR                                                                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_FIXED_PAT3_BMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_FIXED_PAT3_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_ADDR                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000158)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_PHYS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000158)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_OFFS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000158)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_RMSK                                                              0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_POR                                                        0x00000001
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_POR_RMSK                                                   0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_ATTR                                                              0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_COM_CLK_SWITCH_EN_BMSK                                            0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_COM_CLK_SWITCH_EN_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000015c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_PHYS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000015c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000015c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_RMSK                                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_POR                                                           0x00000001
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_POR_RMSK                                                      0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ATTR                                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ELECIDLE_DLY_SEL_BMSK                                                0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ELECIDLE_DLY_SEL_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_ADDR                                                                    (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000160)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_PHYS                                                                    (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000160)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_OFFS                                                                    (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000160)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_RMSK                                                                          0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_POR                                                                     0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_POR_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_ATTR                                                                           0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_RSVD_BMSK                                                                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_RSVD_SHFT                                                                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_ADDR                                                 (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000164)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_PHYS                                                 (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000164)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_OFFS                                                 (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000164)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_RMSK                                                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_POR                                                  0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_POR_RMSK                                             0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_ATTR                                                        0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_BIST_CHK_ERR_CNT_L_BMSK                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_BIST_CHK_ERR_CNT_L_SHFT                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_ADDR                                                 (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000168)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_PHYS                                                 (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000168)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_OFFS                                                 (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000168)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_RMSK                                                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_POR                                                  0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_POR_RMSK                                             0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_ATTR                                                        0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_BIST_CHK_ERR_CNT_H_BMSK                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_BIST_CHK_ERR_CNT_H_SHFT                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_ADDR                                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000016c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_PHYS                                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000016c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_OFFS                                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000016c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_RMSK                                                                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_POR                                                            0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_POR_RMSK                                                       0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_ATTR                                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_BMSK                                              0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_SHFT                                              0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_BMSK                                            0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_SHFT                                            0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_BMSK                                          0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_SHFT                                          0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_CHECK_DONE_BMSK                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_CHECK_DONE_SHFT                                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_ADDR                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000170)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_PHYS                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000170)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_OFFS                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000170)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_RMSK                                                    0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_POR                                              0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_ATTR                                                    0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_CLR_IRQ_BUSY_BMSK                                       0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_CLR_IRQ_BUSY_SHFT                                       0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_LFPS_DETECT_IRQ_BMSK                                    0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_LFPS_DETECT_IRQ_SHFT                                    0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_RCVR_DETECT_IRQ_BMSK                                    0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_RCVR_DETECT_IRQ_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000174)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_PHYS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000174)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000174)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_POR                                                                 0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_POR_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_ATTR                                                                       0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_ACTIVE_STATE_STATUS_BMSK                                                  0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_ACTIVE_STATE_STATUS_SHFT                                                   0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_PHYSTATUS_BMSK                                                            0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_PHYSTATUS_SHFT                                                             0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_PCS_POWERDOWN_BMSK                                                        0x30
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_PCS_POWERDOWN_SHFT                                                         0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_FREEZE_POWERDOWN_BMSK                                                      0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_FREEZE_POWERDOWN_SHFT                                                      0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_POWER_STATE_BMSK                                                           0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_POWER_STATE_SHFT                                                           0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_ADDR                                                               (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000178)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_PHYS                                                               (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000178)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_OFFS                                                               (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000178)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_RMSK                                                                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_POR                                                                0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_POR_RMSK                                                           0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_ATTR                                                                      0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_POWERPRESENT_BMSK                                                        0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_POWERPRESENT_SHFT                                                         0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_RX_EQUALIZATION_IN_PROGRESS_BMSK                                         0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_RX_EQUALIZATION_IN_PROGRESS_SHFT                                          0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_PCS_LFPS_DET_BMSK                                                        0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_PCS_LFPS_DET_SHFT                                                         0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_FLL_CLK_EN_BMSK                                                          0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_FLL_CLK_EN_SHFT                                                           0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_L1SS_MODE_BMSK                                                            0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_L1SS_MODE_SHFT                                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_RX_SAMPLER_CAL_IN_PROGRESS_BMSK                                           0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_RX_SAMPLER_CAL_IN_PROGRESS_SHFT                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_REC_DETECT_DONE_BMSK                                                      0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_REC_DETECT_DONE_SHFT                                                      0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_REC_DETECT_OUTCOME_BMSK                                                   0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_REC_DETECT_OUTCOME_SHFT                                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_ADDR                                                               (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000017c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_PHYS                                                               (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000017c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_OFFS                                                               (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000017c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_RMSK                                                                      0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_POR                                                                0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_POR_RMSK                                                           0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_ATTR                                                                      0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_RX_SAMPLER_CAL_DONE_BMSK                                                  0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_RX_SAMPLER_CAL_DONE_SHFT                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_PIPE_CLK_EN_BMSK                                                          0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_PIPE_CLK_EN_SHFT                                                          0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_PCS_RATE_BMSK                                                             0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_PCS_RATE_SHFT                                                             0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_SYSCLK_ENABLED_BMSK                                                       0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_SYSCLK_ENABLED_SHFT                                                       0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000180)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_PHYS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000180)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000180)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_RMSK                                                                 0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_POR                                                           0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_POR_RMSK                                                      0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_ATTR                                                                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_COM_RESET_INITIATED_BMSK                                             0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_COM_RESET_INITIATED_SHFT                                             0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_COM_RESET_ACK_BMSK                                                   0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_COM_RESET_ACK_SHFT                                                   0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_COM_RESET_REQ_BMSK                                                   0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_COM_RESET_REQ_SHFT                                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_ADDR                                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000184)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_PHYS                                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000184)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_OFFS                                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000184)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_RMSK                                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_POR                                                            0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_POR_RMSK                                                       0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_ATTR                                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_SYSCLK_ACTIVE_BMSK                                                    0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_SYSCLK_ACTIVE_SHFT                                                    0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_ADDR                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000188)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_PHYS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000188)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_OFFS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000188)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_RMSK                                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_POR                                                               0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_POR_RMSK                                                          0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_ATTR                                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_STEP_7_0_BMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_STEP_7_0_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_ADDR                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000018c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_PHYS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000018c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_OFFS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000018c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_RMSK                                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_POR                                                               0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_POR_RMSK                                                          0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_ATTR                                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_STEP_15_8_BMSK                                                          0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_STEP_15_8_SHFT                                                           0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_ADDR                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000190)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_PHYS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000190)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_OFFS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000190)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_RMSK                                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_POR                                                               0x00000002
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_POR_RMSK                                                          0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_ATTR                                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_MINOR_7_0_BMSK                                                          0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_MINOR_7_0_SHFT                                                           0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_ADDR                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000194)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_PHYS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000194)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_OFFS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000194)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_RMSK                                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_POR                                                               0x00000010
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_POR_RMSK                                                          0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_ATTR                                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_MAJOR_BMSK                                                              0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_MAJOR_SHFT                                                               0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_MINOR_11_8_BMSK                                                          0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_MINOR_11_8_SHFT                                                          0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000198)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_PHYS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000198)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000198)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_POR                                                         0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_ATTR                                                               0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_BMSK                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000019c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_PHYS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000019c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000019c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_POR                                                         0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_ATTR                                                               0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_BMSK                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001a0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_PHYS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001a0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001a0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_POR                                                         0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_ATTR                                                               0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_BMSK                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001a4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_PHYS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001a4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001a4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_POR                                                         0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_ATTR                                                               0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_BMSK                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001a8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_PHYS                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001a8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_OFFS                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001a8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_RMSK                                                   0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_POR                                              0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_ATTR                                                    0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_BMSK                     0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_SHFT                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001ac)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_PHYS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001ac)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001ac)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_RMSK                                                                 0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_POR                                                           0x00000002
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_POR_RMSK                                                      0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_ATTR                                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_CLR_OSC_DTCT_STATUS_BMSK                                             0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_CLR_OSC_DTCT_STATUS_SHFT                                             0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_P2U3_EXIT_PLL_EN_WAIT_BMSK                                           0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_P2U3_EXIT_PLL_EN_WAIT_SHFT                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_L1SS_EXIT_PLL_EN_WAIT_BMSK                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_L1SS_EXIT_PLL_EN_WAIT_SHFT                                           0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_PWRUP_PLL_EN_WAIT_BMSK                                               0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_PWRUP_PLL_EN_WAIT_SHFT                                               0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_ADDR                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001b0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_PHYS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001b0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_OFFS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001b0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_RMSK                                                                     0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_POR                                                               0x00000007
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_POR_RMSK                                                          0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_ATTR                                                                     0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_PRE_L1SS_MASK_SIGDET_EN_BMSK                                             0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_PRE_L1SS_MASK_SIGDET_EN_SHFT                                             0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_P2_MASK_DSBL_SIGDET_BMSK                                                 0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_P2_MASK_DSBL_SIGDET_SHFT                                                 0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_PRE_P2_MASK_SIGDET_EN_BMSK                                               0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_PRE_P2_MASK_SIGDET_EN_SHFT                                               0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_P2_MASK_SIGDET_EN_BMSK                                                   0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_P2_MASK_SIGDET_EN_SHFT                                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_ADDR                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001b4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_PHYS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001b4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_OFFS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001b4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_RMSK                                                                   0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_POR                                                             0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_POR_RMSK                                                        0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_ATTR                                                                   0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_FORCE_IDAC_INITIAL_CAL_BMSK                                            0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_FORCE_IDAC_INITIAL_CAL_SHFT                                            0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_FORCE_IDAC_RECAL_BMSK                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_FORCE_IDAC_RECAL_SHFT                                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_ADDR                                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001b8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_PHYS                                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001b8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_OFFS                                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001b8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_RMSK                                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_POR                                                            0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_POR_RMSK                                                       0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_ATTR                                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_CMN_ACK_OUT_SEL_BMSK                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_CMN_ACK_OUT_SEL_SHFT                                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_ADDR                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001bc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_PHYS                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001bc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_OFFS                                              (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001bc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_RMSK                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_POR                                               0x00000060
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_ATTR                                                     0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_PLL_LOCK_CHK_DLY_TIME_SYSCLK_BMSK                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_PLL_LOCK_CHK_DLY_TIME_SYSCLK_SHFT                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ADDR                                                    (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001c0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_PHYS                                                    (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001c0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_OFFS                                                    (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001c0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_RMSK                                                           0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_POR                                                     0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_POR_RMSK                                                0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ATTR                                                           0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ALFPS_DTCT_EN_BMSK                                             0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ALFPS_DTCT_EN_SHFT                                             0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ARCVR_DTCT_EN_BMSK                                             0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ARCVR_DTCT_EN_SHFT                                             0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001c4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_PHYS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001c4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001c4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_RMSK                                                           0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_POR                                                      0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_POR_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_ATTR                                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_ALWAYS_ON_EN_BMSK                                        0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_ALWAYS_ON_EN_SHFT                                         0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_DLY_EN_BMSK                                           0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_DLY_EN_SHFT                                            0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_PRE_PLL_LOCK_EN_BMSK                                  0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_PRE_PLL_LOCK_EN_SHFT                                   0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_DLY_EN_BMSK                                          0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_DLY_EN_SHFT                                          0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_PRE_PLL_LOCK_EN_BMSK                                 0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_PRE_PLL_LOCK_EN_SHFT                                 0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_DLY_EN_BMSK                                          0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_DLY_EN_SHFT                                          0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_PRE_PLL_LOCK_EN_BMSK                                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_PRE_PLL_LOCK_EN_SHFT                                 0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_ADDR                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001c8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_PHYS                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001c8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_OFFS                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001c8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_RMSK                                                   0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_POR                                              0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_ATTR                                                    0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_BMSK                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_SHFT                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001cc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_PHYS                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001cc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_OFFS                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001cc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_RMSK                                                   0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_POR                                              0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ATTR                                                    0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_BMSK                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_SHFT                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001d0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_PHYS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001d0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001d0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_RMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_POR                                                      0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_POR_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_ATTR                                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_EPCLK_DLY_COUNT_VAL_7_0_BMSK                                   0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_EPCLK_DLY_COUNT_VAL_7_0_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001d4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_PHYS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001d4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001d4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_RMSK                                                            0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_POR                                                      0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_POR_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_ATTR                                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_EPCLK_DLY_COUNT_VAL_11_8_BMSK                                   0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_EPCLK_DLY_COUNT_VAL_11_8_SHFT                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_ADDR                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001d8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_PHYS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001d8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_OFFS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001d8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_RMSK                                                                   0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_POR                                                              0x00000098
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_POR_RMSK                                                         0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_ATTR                                                                    0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_LP_BMSK                                                  0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_LP_SHFT                                                   0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_NORMAL_BMSK                                               0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_NORMAL_SHFT                                               0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_ADDR                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001dc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_PHYS                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001dc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_OFFS                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001dc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_RMSK                                                 0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_POR                                            0x00000004
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_ATTR                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_L1SS_WAKEUP_DLY_TIME_AUXCLK_7_0_BMSK                 0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_L1SS_WAKEUP_DLY_TIME_AUXCLK_7_0_SHFT                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001e0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_PHYS                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001e0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_OFFS                                           (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001e0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_RMSK                                                 0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_POR                                            0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_ATTR                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_L1SS_WAKEUP_DLY_TIME_AUXCLK_12_8_BMSK                0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_L1SS_WAKEUP_DLY_TIME_AUXCLK_12_8_SHFT                 0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001e4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_PHYS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001e4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001e4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_RMSK                                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_POR                                                      0x00000002
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_POR_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_ATTR                                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_MASK_RXELECIDLE_BMSK                                  0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_MASK_RXELECIDLE_SHFT                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_IGNORE_PIPE_SIGS_BMSK                                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_IGNORE_PIPE_SIGS_SHFT                                 0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001e8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_PHYS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001e8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001e8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_RMSK                                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_POR                                                      0x00000001
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_POR_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_ATTR                                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_RXTERMINATION_DLY_SEL_BMSK                                      0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_RXTERMINATION_DLY_SEL_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001ec)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_PHYS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001ec)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001ec)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_POR                                                         0x00000043
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_ATTR                                                               0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_LFPS_PER_TIMER_VAL_BMSK                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_LFPS_PER_TIMER_VAL_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_ADDR                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001f0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_PHYS                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001f0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_OFFS                                                  (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001f0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_RMSK                                                        0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_POR                                                   0x00000022
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_POR_RMSK                                              0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_ATTR                                                         0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_SIGDET_STARTUP_TIMER_VAL_BMSK                               0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_SIGDET_STARTUP_TIMER_VAL_SHFT                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_ADDR                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001f4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_PHYS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001f4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_OFFS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001f4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_RMSK                                                             0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_POR                                                        0x00000007
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_POR_RMSK                                                   0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_ATTR                                                              0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_GEN2_LOCK_WDT_EN_BMSK                                            0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_GEN2_LOCK_WDT_EN_SHFT                                             0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_GEN1_LOCK_WDT_EN_BMSK                                            0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_GEN1_LOCK_WDT_EN_SHFT                                             0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_GEN12_LOCK_WDT_VAL_BMSK                                          0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_GEN12_LOCK_WDT_VAL_SHFT                                           0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_ADDR                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001f8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_PHYS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001f8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_OFFS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001f8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_RMSK                                                             0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_POR                                                       0x00000004
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_POR_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_ATTR                                                             0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_RX_SIGDET_HIGH_COUNT_VAL_BMSK                                    0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_RX_SIGDET_HIGH_COUNT_VAL_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_ADDR                                                               (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001fc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_PHYS                                                               (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001fc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_OFFS                                                               (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001fc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_RMSK                                                                      0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_POR                                                                0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_POR_RMSK                                                           0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_ATTR                                                                      0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_DISPARITY_ERROR_BMSK                                                      0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_DISPARITY_ERROR_SHFT                                                      0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_ELASTIC_BUFFER_OFLOW_BMSK                                                 0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_ELASTIC_BUFFER_OFLOW_SHFT                                                 0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_ELASTIC_BUFFER_UFLOW_BMSK                                                 0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_ELASTIC_BUFFER_UFLOW_SHFT                                                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_DEC_ERR_BMSK                                                              0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_DEC_ERR_SHFT                                                              0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_ADDR                                                         (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000200)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_PHYS                                                         (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000200)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_OFFS                                                         (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000200)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_RMSK                                                                0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_POR                                                          0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_POR_RMSK                                                     0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_ATTR                                                                0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_STATUS4_CLEAR_BMSK                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_STATUS4_CLEAR_SHFT                                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_ADDR                                                    (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000204)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_PHYS                                                    (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000204)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_OFFS                                                    (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000204)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_RMSK                                                          0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_POR                                                     0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_POR_RMSK                                                0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_ATTR                                                           0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_DEC_ERR_CNT_OFLOW_BMSK                                        0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_DEC_ERR_CNT_OFLOW_SHFT                                         0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_DEC_ERR_CNT_BMSK                                              0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_DEC_ERR_CNT_SHFT                                               0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000208)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_PHYS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000208)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000208)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_RMSK                                                                0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_POR                                                           0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_POR_RMSK                                                      0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_ATTR                                                                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_COMMA_POS_BMSK                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_COMMA_POS_SHFT                                                       0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000020c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_PHYS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000020c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000020c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_POR                                                         0x00000000
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_ATTR                                                               0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_SW_REFGEN_REQ_MX_BMSK                                             0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_SW_REFGEN_REQ_MX_SHFT                                              0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_SW_REFGEN_REQ_BMSK                                                0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_SW_REFGEN_REQ_SHFT                                                 0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_EN_BMSK                              0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_EN_SHFT                               0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_MODE_BMSK                            0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_MODE_SHFT                             0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_L1SS_BMSK                                           0xc
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_L1SS_SHFT                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_P2U3_BMSK                                           0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_P2U3_SHFT                                           0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000210)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_PHYS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000210)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000210)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_POR                                                         0x00000060
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_ATTR                                                               0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_REFGEN_REQ_BIAS_SETTLE_TIMER_M1_BMSK                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_REFGEN_REQ_BIAS_SETTLE_TIMER_M1_SHFT                               0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000214)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_PHYS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000214)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000214)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_POR                                                         0x00000060
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_ATTR                                                               0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_REFGEN_REQ_BIAS_SETTLE_TIMER_M2_BMSK                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_REFGEN_REQ_BIAS_SETTLE_TIMER_M2_SHFT                               0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL
 *--------------------------------------------------------------------------*/

#define PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE                          (PCIE_0_PCIE20_WRAPPER_AHB_BASE      + 0x00006000)
#define PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS                     (PCIE_0_PCIE20_WRAPPER_AHB_BASE_PHYS + 0x00006000)
#define PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS                     0x00006000

#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_ADDR                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000000)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_PHYS                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000000)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_OFFS                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_RMSK                                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_POR                                                   0x00000001
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_POR_RMSK                                              0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_ATTR                                                         0x3
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_ADDR, HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_IN)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_ATB_SEL_7_0_BMSK                                            0xff
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_ATB_SEL_7_0_SHFT                                             0x0

#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_ADDR                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000004)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_PHYS                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000004)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_OFFS                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_RMSK                                                         0x7
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_POR                                                   0x00000000
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_POR_RMSK                                              0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_ATTR                                                         0x3
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_ADDR, HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_IN)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_ATB_SEL_10_8_BMSK                                            0x7
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_ATB_SEL_10_8_SHFT                                            0x0

#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_ADDR                                               (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000008)
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_PHYS                                               (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000008)
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_OFFS                                               (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_RMSK                                                      0x1
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_POR                                                0x00000000
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_ATTR                                                      0x3
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_ADDR, HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_IN)
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_PLL_FREQ_UPDATE_BMSK                                      0x1
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_PLL_FREQ_UPDATE_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_ADDR                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_PHYS                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000000c)
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_OFFS                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_RMSK                                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_POR                                                   0x0000000a
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_POR_RMSK                                              0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_ATTR                                                         0x3
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_BG_TIMER_ADDR, HWIO_PCIE_0_QSERDES_COM_BG_TIMER_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_BG_TIMER_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_BG_TIMER_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_BG_TIMER_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_BG_TIMER_IN)
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_BYPASS_BMSK                                     0x80
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_BYPASS_SHFT                                      0x7
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_TIME_BMSK                                       0x70
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_TIME_SHFT                                        0x4
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_BMSK                                         0x8
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_SHFT                                         0x3
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_RSVD_BMSK                                                    0x4
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_RSVD_SHFT                                                    0x2
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_BIAS_WAIT_TIME_BMSK                                          0x3
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_BIAS_WAIT_TIME_SHFT                                          0x0

#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_ADDR                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000010)
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_PHYS                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000010)
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_OFFS                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_RMSK                                                    0x3
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_POR                                              0x00000000
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_ADDR, HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_IN)
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_SSC_CENTER_BMSK                                         0x2
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_SSC_CENTER_SHFT                                         0x1
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_SSC_EN_BMSK                                             0x1
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_SSC_EN_SHFT                                             0x0

#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_ADDR                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000014)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_PHYS                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000014)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_OFFS                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_RMSK                                                    0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_POR                                               0x00000000
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_ATTR                                                     0x3
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_ADDR, HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_IN)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_SSC_ADJPER_7_0_BMSK                                     0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_SSC_ADJPER_7_0_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_ADDR                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000018)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_PHYS                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000018)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_OFFS                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_RMSK                                                     0x3
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_POR                                               0x00000000
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_ATTR                                                     0x3
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_ADDR, HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_IN)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_SSC_ADJPER_9_8_BMSK                                      0x3
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_SSC_ADJPER_9_8_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_ADDR                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_PHYS                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000001c)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_OFFS                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_RMSK                                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_POR                                                   0x00000000
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_POR_RMSK                                              0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_ATTR                                                         0x3
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_PER1_ADDR, HWIO_PCIE_0_QSERDES_COM_SSC_PER1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_PER1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_SSC_PER1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SSC_PER1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SSC_PER1_IN)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_SSC_PER_7_0_BMSK                                            0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_SSC_PER_7_0_SHFT                                             0x0

#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_ADDR                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000020)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_PHYS                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000020)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_OFFS                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_RMSK                                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_POR                                                   0x00000000
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_POR_RMSK                                              0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_ATTR                                                         0x3
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_PER2_ADDR, HWIO_PCIE_0_QSERDES_COM_SSC_PER2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_PER2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_SSC_PER2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SSC_PER2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SSC_PER2_IN)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_SSC_PER_15_8_BMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_SSC_PER_15_8_SHFT                                            0x0

#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_ADDR                                            (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000024)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_PHYS                                            (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000024)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_OFFS                                            (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_POR                                             0x00000000
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_ADDR, HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_SSC_STEPSIZE_7_0_BMSK                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_SSC_STEPSIZE_7_0_SHFT                                  0x0

#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_ADDR                                            (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000028)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_PHYS                                            (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000028)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_OFFS                                            (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_POR                                             0x00000000
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_ADDR, HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_IN)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_SSC_STEPSIZE_15_8_BMSK                                0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_SSC_STEPSIZE_15_8_SHFT                                 0x0

#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_ADDR                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000002c)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_PHYS                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000002c)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_OFFS                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000002c)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_RMSK                                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_POR                                                   0x00000000
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_POR_RMSK                                              0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_ATTR                                                         0x3
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_POST_DIV_ADDR, HWIO_PCIE_0_QSERDES_COM_POST_DIV_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_POST_DIV_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_POST_DIV_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_POST_DIV_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_POST_DIV_IN)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_PLL_POSTDIV_7_0_BMSK                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_PLL_POSTDIV_7_0_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_ADDR                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000030)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_PHYS                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000030)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_OFFS                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_RMSK                                                    0x11
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_POR                                               0x00000000
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_ATTR                                                     0x3
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_ADDR, HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_IN)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_MUX_BMSK                                    0x10
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_MUX_SHFT                                     0x4
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_8_8_BMSK                                     0x1
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_8_8_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR                                       (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000034)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_PHYS                                       (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000034)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OFFS                                       (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_RMSK                                             0x7f
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_POR                                        0x00000000
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_POR_RMSK                                   0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ATTR                                              0x3
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR, HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_IN)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_RX_DRIVE_R_BMSK                           0x40
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_RX_DRIVE_R_SHFT                            0x6
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_RX_DRIVE_L_BMSK                           0x20
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_RX_DRIVE_L_SHFT                            0x5
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_BMSK                            0x10
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_SHFT                             0x4
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_BMSK                                  0x8
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_SHFT                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_BMSK                                  0x4
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_SHFT                                  0x2
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_BMSK                                  0x2
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_SHFT                                  0x1
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_BMSK                                      0x1
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_ADDR                                               (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000038)
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_PHYS                                               (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000038)
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_OFFS                                               (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_RMSK                                                     0xff
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_POR                                                0x00000000
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_ATTR                                                      0x3
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_ADDR, HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_CLKDRVIDLE_EN_BMSK                                       0x80
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_CLKDRVIDLE_EN_SHFT                                        0x7
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_BMSK                                 0x40
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_SHFT                                  0x6
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_BMSK                              0x20
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_SHFT                               0x5
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_CLK_EP_EN_BMSK                                           0x10
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_CLK_EP_EN_SHFT                                            0x4
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_PLL_TXCLK_EN_MUX_BMSK                                     0x8
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_PLL_TXCLK_EN_MUX_SHFT                                     0x3
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_PLL_TXCLK_EN_BMSK                                         0x4
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_PLL_TXCLK_EN_SHFT                                         0x2
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_PLL_RXCLK_EN_MUX_BMSK                                     0x2
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_PLL_RXCLK_EN_MUX_SHFT                                     0x1
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_PLL_RXCLK_EN_BMSK                                         0x1
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_PLL_RXCLK_EN_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_ADDR                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000003c)
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_PHYS                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000003c)
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_OFFS                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000003c)
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_RMSK                                                     0xf
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_POR                                               0x00000006
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_ATTR                                                     0x3
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_ADDR, HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_IN)
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_BMSK                                     0x8
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_SHFT                                     0x3
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_CM_BMSK                                           0x4
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_CM_SHFT                                           0x2
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_BMSK                                    0x2
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_SHFT                                    0x1
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_GNDTERM_BMSK                                      0x1
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_GNDTERM_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000040)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_PHYS                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000040)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_OFFS                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_RMSK                                                0xf
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_POR                                          0x00000007
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR, HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_IN)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_CTRL_BY_PSM_BMSK                          0x8
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_CTRL_BY_PSM_SHFT                          0x3
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_BMSK                               0x4
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_SHFT                               0x2
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_BMSK                              0x2
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_SHFT                              0x1
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_BMSK                               0x1
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_SHFT                               0x0

#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_ADDR                                                    (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000044)
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_PHYS                                                    (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000044)
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_OFFS                                                    (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_RMSK                                                           0x3
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_POR                                                     0x00000001
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_POR_RMSK                                                0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_ATTR                                                           0x3
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_EN_ADDR, HWIO_PCIE_0_QSERDES_COM_PLL_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_PLL_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_PLL_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_PLL_EN_IN)
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_PLL_EN_MUX_BMSK                                                0x2
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_PLL_EN_MUX_SHFT                                                0x1
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_PLL_EN_BMSK                                                    0x1
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_PLL_EN_SHFT                                                    0x0

#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_ADDR                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000048)
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_PHYS                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000048)
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_OFFS                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000048)
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_RMSK                                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_POR                                                   0x00000000
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_POR_RMSK                                              0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_ATTR                                                         0x3
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_ADDR, HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_IN)
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_PLL_IVCO_BMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_PLL_IVCO_SHFT                                                0x0

#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_ADDR                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000004c)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_PHYS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000004c)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_OFFS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000004c)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_RMSK                                                      0x3f
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_POR                                                 0x00000020
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_ATTR                                                       0x3
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_ADDR, HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_IN)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_IETRIM_BMSK                                               0x3f
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_IETRIM_SHFT                                                0x0

#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_ADDR                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000050)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_PHYS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000050)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_OFFS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000050)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_RMSK                                                      0x3f
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_POR                                                 0x00000020
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_ATTR                                                       0x3
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_ADDR, HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_IN)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_IPTRIM_BMSK                                               0x3f
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_IPTRIM_SHFT                                                0x0

#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR                                      (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000054)
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_PHYS                                      (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000054)
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OFFS                                      (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_RMSK                                            0x3f
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_POR                                       0x00000000
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_POR_RMSK                                  0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ATTR                                             0x3
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR, HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_IN)
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_BMSK                   0x20
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_SHFT                    0x5
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_BMSK                       0x18
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_SHFT                        0x3
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_BMSK                         0x4
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_SHFT                         0x2
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_BMSK                        0x2
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_SHFT                        0x1
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_BMSK                            0x1
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR                                    (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000058)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_PHYS                                    (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000058)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_OFFS                                    (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000058)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_RMSK                                           0x1
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_POR                                     0x00000000
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_POR_RMSK                                0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ATTR                                           0x1
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR, HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_BMSK                        0x1
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_SHFT                        0x0

#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_ADDR                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000005c)
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_PHYS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000005c)
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_OFFS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000005c)
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_RMSK                                                      0xff
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_POR                                                 0x00000019
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_ATTR                                                       0x3
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_ADDR, HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_IN)
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_CLK_EP_DIV_BMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_CLK_EP_DIV_SHFT                                            0x0

#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_ADDR                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000060)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_PHYS                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000060)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_OFFS                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000060)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_RMSK                                                   0x3f
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_POR                                              0x0000001b
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_BMSK                                  0x3f
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_ADDR                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000064)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_PHYS                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000064)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_OFFS                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000064)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_RMSK                                                   0x3f
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_POR                                              0x0000001b
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_BMSK                                  0x3f
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_ADDR                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000068)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_PHYS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000068)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_OFFS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000068)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_RMSK                                                 0x1f
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_POR                                            0x00000010
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_BMSK                                 0x1f
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_SHFT                                  0x0

#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_ADDR                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000006c)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_PHYS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000006c)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_OFFS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000006c)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_RMSK                                                 0x1f
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_POR                                            0x00000010
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_BMSK                                 0x1f
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_SHFT                                  0x0

#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_ADDR                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000070)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_PHYS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000070)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_OFFS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000070)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_RMSK                                                 0x3f
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_POR                                            0x00000001
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_BMSK                                 0x3f
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_SHFT                                  0x0

#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_ADDR                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000074)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_PHYS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000074)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_OFFS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000074)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_RMSK                                                 0x3f
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_POR                                            0x00000001
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_BMSK                                 0x3f
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_SHFT                                  0x0

#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_ADDR                                                 (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000078)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_PHYS                                                 (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000078)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_OFFS                                                 (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000078)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_RMSK                                                       0x7f
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_POR                                                  0x00000023
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_POR_RMSK                                             0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_ATTR                                                        0x3
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_ADDR, HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_IN)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_PLL_STABLE_TIME_BMSK                                       0x60
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_PLL_STABLE_TIME_SHFT                                        0x5
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_MASH_RESET_MUX_BMSK                                        0x10
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_MASH_RESET_MUX_SHFT                                         0x4
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_MASH_RESET_BMSK                                             0x8
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_MASH_RESET_SHFT                                             0x3
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_PLL_CPLIN_BMSK                                              0x4
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_PLL_CPLIN_SHFT                                              0x2
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_PLL_DIV_FFEN_BMSK                                           0x2
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_PLL_DIV_FFEN_SHFT                                           0x1
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_PLL_DIV_ORD_BMSK                                            0x1
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_PLL_DIV_ORD_SHFT                                            0x0

#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR                                       (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000007c)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_PHYS                                       (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000007c)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OFFS                                       (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000007c)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_RMSK                                              0x1
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_POR                                        0x00000001
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_POR_RMSK                                   0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ATTR                                              0x3
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR, HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_IN)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_BIAS_EN_CTRL_BY_PSM_BMSK                          0x1
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_BIAS_EN_CTRL_BY_PSM_SHFT                          0x0

#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_ADDR                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000080)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_PHYS                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000080)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_OFFS                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000080)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_RMSK                                                   0xff
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_POR                                              0x00000010
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_ADDR, HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_IN)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_CML_SYSCLK_SEL_BMSK                                    0xe0
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_CML_SYSCLK_SEL_SHFT                                     0x5
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_BMSK                                   0x10
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_SHFT                                    0x4
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_SEL_BMSK                                         0xc
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_SEL_SHFT                                         0x2
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_MUX_BMSK                                      0x2
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_MUX_SHFT                                      0x1
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_BMSK                                          0x1
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_SHFT                                          0x0

#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_ADDR                                            (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000084)
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_PHYS                                            (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000084)
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_OFFS                                            (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000084)
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_RMSK                                                   0x1
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_POR                                             0x00000000
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_ADDR, HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_IN)
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_BMSK                                0x1
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_SHFT                                0x0

#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_ADDR                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000088)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_PHYS                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000088)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_OFFS                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000088)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_RMSK                                                   0x7f
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_POR                                              0x00000000
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_ADDR, HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_IN)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_FORCE_C_READY_BMSK                                     0x40
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_FORCE_C_READY_SHFT                                      0x6
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_TSYNC_SEL_BMSK                                         0x20
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_TSYNC_SEL_SHFT                                          0x5
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_DISABLE_CLKGATE_BMSK                                   0x10
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_DISABLE_CLKGATE_SHFT                                    0x4
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_BMSK                                 0x8
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_SHFT                                 0x3
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_RSM_START_MUX_BMSK                                      0x4
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_RSM_START_MUX_SHFT                                      0x2
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_RSM_START_BMSK                                          0x2
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_RSM_START_SHFT                                          0x1
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_FORCE_PLLLOCK_BMSK                                      0x1
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_FORCE_PLLLOCK_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_ADDR                                            (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000008c)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_PHYS                                            (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000008c)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_OFFS                                            (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000008c)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_POR                                             0x00000008
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_ADDR, HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_IN)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_MUX_BMSK                                  0x80
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_MUX_SHFT                                   0x7
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_BMSK                                      0x40
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_SHFT                                       0x6
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_BIAS_BMSK                                  0x20
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_BIAS_SHFT                                   0x5
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_BMSK                         0x10
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_SHFT                          0x4
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_BMSK                                 0xc
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_SHFT                                 0x2
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_TSYNC_MUX_BMSK                                         0x2
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_TSYNC_MUX_SHFT                                         0x1
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_TSYNC_BMSK                                             0x1
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_TSYNC_SHFT                                             0x0

#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_ADDR                                               (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000090)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PHYS                                               (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000090)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_OFFS                                               (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000090)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_RMSK                                                     0xff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_POR                                                0x00000000
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_ATTR                                                      0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_ADDR, HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_IN)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_2_BMSK                                       0x80
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_2_SHFT                                        0x7
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_2_BMSK                                       0x40
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_2_SHFT                                        0x6
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_MUX_BMSK                                      0x20
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_MUX_SHFT                                       0x5
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_BMSK                                          0x10
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_SHFT                                           0x4
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_BMSK                                          0xc
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_SHFT                                          0x2
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_BMSK                                          0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_SHFT                                          0x0

#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_ADDR                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000094)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_PHYS                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000094)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_OFFS                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000094)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_RMSK                                                     0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_POR                                               0x00000000
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_ATTR                                                     0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_ADDR, HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_IN)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_BMSK                                  0x2
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_SHFT                                  0x1
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_BYP_PLLLOCK_BMSK                                         0x1
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_BYP_PLLLOCK_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_ADDR                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000098)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_PHYS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000098)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_OFFS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000098)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_POR                                            0x00000000
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_BMSK                           0xff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_ADDR                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000009c)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_PHYS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000009c)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_OFFS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000009c)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_POR                                            0x00000000
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_BMSK                          0xff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_SHFT                           0x0

#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_ADDR                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000a0)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_PHYS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000a0)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_OFFS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000a0)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_RMSK                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_POR                                            0x00000000
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_PLLLOCK_CMP_MODE0_17_16_BMSK                          0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_PLLLOCK_CMP_MODE0_17_16_SHFT                          0x0

#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_ADDR                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000a4)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_PHYS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000a4)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_OFFS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000a4)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_POR                                            0x00000000
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_BMSK                           0xff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_ADDR                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000a8)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_PHYS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000a8)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_OFFS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000a8)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_POR                                            0x00000000
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_BMSK                          0xff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_SHFT                           0x0

#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_ADDR                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000ac)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_PHYS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000ac)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_OFFS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000ac)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_RMSK                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_POR                                            0x00000000
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_PLLLOCK_CMP_MODE1_17_16_BMSK                          0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_PLLLOCK_CMP_MODE1_17_16_SHFT                          0x0

#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_ADDR                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000b0)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_PHYS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000b0)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_OFFS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000b0)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_POR                                            0x000000ff
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_DEC_START_MODE0_7_0_BMSK                             0xff
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_DEC_START_MODE0_7_0_SHFT                              0x0

#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_ADDR                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000b4)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_PHYS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000b4)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_OFFS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000b4)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_POR                                            0x000000ff
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_DEC_START_MODE1_7_0_BMSK                             0xff
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_DEC_START_MODE1_7_0_SHFT                              0x0

#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000b8)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_PHYS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000b8)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_OFFS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000b8)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_RMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_POR                                      0x00000000
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_POR_RMSK                                 0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_ATTR                                            0x3
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_BMSK                  0xff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_SHFT                   0x0

#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000bc)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_PHYS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000bc)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_OFFS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000bc)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_RMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_POR                                      0x00000000
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_POR_RMSK                                 0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_ATTR                                            0x3
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_BMSK                 0xff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_SHFT                  0x0

#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000c0)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_PHYS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000c0)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_OFFS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000c0)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_RMSK                                            0xf
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_POR                                      0x00000000
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_POR_RMSK                                 0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_ATTR                                            0x3
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_BMSK                 0xf
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_SHFT                 0x0

#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000c4)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_PHYS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000c4)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_OFFS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000c4)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_RMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_POR                                      0x00000000
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_POR_RMSK                                 0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_ATTR                                            0x3
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_BMSK                  0xff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_SHFT                   0x0

#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000c8)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_PHYS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000c8)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_OFFS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000c8)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_RMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_POR                                      0x00000000
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_POR_RMSK                                 0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_ATTR                                            0x3
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_BMSK                 0xff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_SHFT                  0x0

#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000cc)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_PHYS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000cc)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_OFFS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000cc)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_RMSK                                            0xf
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_POR                                      0x00000000
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_POR_RMSK                                 0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_ATTR                                            0x3
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_BMSK                 0xf
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_SHFT                 0x0

#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_ADDR                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000d0)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_PHYS                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000d0)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_OFFS                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000d0)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_RMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_POR                                          0x00000080
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_ADDR, HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_IN)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_BMSK                             0xff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_SHFT                              0x0

#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_ADDR                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000d4)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_PHYS                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000d4)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_OFFS                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000d4)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_RMSK                                                     0x7
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_POR                                               0x00000000
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_ATTR                                                     0x3
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_ADDR, HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_IN)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_BMSK                               0x4
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_SHFT                               0x2
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_MUX_BMSK                                    0x2
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_MUX_SHFT                                    0x1
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_BMSK                                        0x1
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_SHFT                                        0x0

#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000d8)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_PHYS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000d8)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OFFS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000d8)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_RMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_POR                                      0x00000008
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_POR_RMSK                                 0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ATTR                                            0x3
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_BMSK                  0xff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_SHFT                   0x0

#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000dc)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_PHYS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000dc)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OFFS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000dc)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_RMSK                                            0xf
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_POR                                      0x00000000
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_POR_RMSK                                 0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ATTR                                            0x3
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_BMSK                  0xf
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_SHFT                  0x0

#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000e0)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_PHYS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000e0)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OFFS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000e0)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_RMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_POR                                      0x00000008
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_POR_RMSK                                 0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ATTR                                            0x3
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_BMSK                  0xff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_SHFT                   0x0

#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000e4)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_PHYS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000e4)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OFFS                                     (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000e4)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_RMSK                                            0xf
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_POR                                      0x00000000
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_POR_RMSK                                 0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ATTR                                            0x3
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_BMSK                  0xf
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_SHFT                  0x0

#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR                                       (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000e8)
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_PHYS                                       (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000e8)
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OFFS                                       (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000e8)
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_RMSK                                             0x1f
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_POR                                        0x0000000d
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_POR_RMSK                                   0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ATTR                                              0x3
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR, HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_BMSK                       0x18
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_SHFT                        0x3
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_BMSK                            0x4
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_SHFT                            0x2
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_BMSK                        0x2
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_SHFT                        0x1
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_BMSK                              0x1
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_SHFT                              0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_ADDR                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000ec)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_PHYS                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000ec)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_OFFS                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000ec)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_RMSK                                                   0x1f
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_POR                                              0x00000000
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_BMSK                                  0x10
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_SHFT                                   0x4
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_BMSK                                   0x8
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_SHFT                                   0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_BMSK                                   0x4
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_SHFT                                   0x2
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_BMSK                                    0x2
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_SHFT                                    0x1
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_BMSK                                        0x1
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_SHFT                                        0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_ADDR                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000f0)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_PHYS                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000f0)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_OFFS                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000f0)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_RMSK                                                    0x45
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_POR                                               0x00000004
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_ATTR                                                     0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_BMSK                                   0x40
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_SHFT                                    0x6
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0B_BMSK                                       0x4
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0B_SHFT                                       0x2
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0A_BMSK                                       0x1
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0A_SHFT                                       0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_ADDR                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000f4)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_PHYS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000f4)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_OFFS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000f4)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_POR                                            0x00000053
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_BMSK                           0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_ADDR                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000f8)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_PHYS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000f8)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_OFFS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000f8)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_RMSK                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_POR                                            0x00000002
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_BMSK                            0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_ADDR                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000fc)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_PHYS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000fc)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_OFFS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000fc)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_POR                                            0x0000000a
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_BMSK                           0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_ADDR                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000100)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_PHYS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000100)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_OFFS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000100)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_RMSK                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_POR                                            0x00000001
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_BMSK                            0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000104)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_PHYS                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000104)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_OFFS                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000104)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_RMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_POR                                          0x000000ff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_BMSK                          0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_SHFT                           0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000108)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_PHYS                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000108)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_OFFS                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000108)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_RMSK                                                0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_POR                                          0x00000001
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_BMSK                           0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_SHFT                           0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR                                          (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000010c)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_PHYS                                          (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000010c)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_OFFS                                          (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000010c)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_RMSK                                                0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_POR                                           0x00000000
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_POR_RMSK                                      0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_ATTR                                                 0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_BMSK                            0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_SHFT                             0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR                                          (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000110)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_PHYS                                          (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000110)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_OFFS                                          (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000110)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_RMSK                                                 0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_POR                                           0x00000000
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_POR_RMSK                                      0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_ATTR                                                 0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_BMSK                             0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_SHFT                             0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR                                          (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000114)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_PHYS                                          (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000114)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_OFFS                                          (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000114)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_RMSK                                                0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_POR                                           0x000000ff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_POR_RMSK                                      0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_ATTR                                                 0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_BMSK                            0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_SHFT                             0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR                                          (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000118)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_PHYS                                          (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000118)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_OFFS                                          (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000118)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_RMSK                                                 0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_POR                                           0x00000003
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_POR_RMSK                                      0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_ATTR                                                 0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_BMSK                             0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_SHFT                             0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_ADDR                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000011c)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_PHYS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000011c)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_OFFS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000011c)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_POR                                            0x000000ff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_BMSK                           0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_ADDR                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000120)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_PHYS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000120)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_OFFS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000120)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_POR                                            0x0000003f
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_BMSK                          0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_SHFT                           0x0

#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_ADDR                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000124)
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_PHYS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000124)
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_OFFS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000124)
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_RMSK                                                      0xff
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_POR                                                 0x00000000
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_ATTR                                                       0x1
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_ADDR, HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_REFGEN_READY_BMSK                                         0x80
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_REFGEN_READY_SHFT                                          0x7
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_FREEZEIO_D_BMSK                                           0x40
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_FREEZEIO_D_SHFT                                            0x6
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_SWITCH_TO_REFCLK_DONE_BMSK                                0x20
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_SWITCH_TO_REFCLK_DONE_SHFT                                 0x5
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_SWITCH_TO_CORECLK_DONE_BMSK                               0x10
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_SWITCH_TO_CORECLK_DONE_SHFT                                0x4
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_BMSK                                 0x8
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_SHFT                                 0x3
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_PLL_UNLOCKED_BMSK                                          0x4
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_PLL_UNLOCKED_SHFT                                          0x2
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_PLL_LOCKED_BMSK                                            0x2
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_PLL_LOCKED_SHFT                                            0x1
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_PLL_FREQ_DONE_BMSK                                         0x1
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_PLL_FREQ_DONE_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_ADDR                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000128)
#define HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_PHYS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000128)
#define HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_OFFS                                           (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000128)
#define HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_POR                                            0x00000000
#define HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_ATTR                                                  0x1
#define HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_ADDR, HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_RESETSM_BMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_RESETSM_SHFT                                          0x0

#define HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR                                       (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000012c)
#define HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_PHYS                                       (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000012c)
#define HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_OFFS                                       (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000012c)
#define HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_RMSK                                             0x7f
#define HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_POR                                        0x00000000
#define HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_POR_RMSK                                   0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_ATTR                                              0x1
#define HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR, HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_RESTRIM_CODE_BMSK                                0x7f
#define HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_RESTRIM_CODE_SHFT                                 0x0

#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR                                       (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000130)
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_PHYS                                       (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000130)
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_OFFS                                       (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000130)
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_RMSK                                             0xff
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_POR                                        0x00000000
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_POR_RMSK                                   0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_ATTR                                              0x1
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR, HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_BMSK                       0xff
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_SHFT                        0x0

#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR                                       (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000134)
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_PHYS                                       (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000134)
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_OFFS                                       (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000134)
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_RMSK                                              0x3
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_POR                                        0x00000000
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_POR_RMSK                                   0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_ATTR                                              0x1
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR, HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_BMSK                        0x3
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_SHFT                        0x0

#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_ADDR                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000138)
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_PHYS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000138)
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_OFFS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000138)
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_RMSK                                                      0x3f
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_POR                                                 0x00000000
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_ATTR                                                       0x3
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_ADDR, HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_IN)
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_TSYNC_EN_MUX_BMSK                                         0x20
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_TSYNC_EN_MUX_SHFT                                          0x5
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_TSYNC_EN_BMSK                                             0x10
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_TSYNC_EN_SHFT                                              0x4
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_BMSK                                   0x8
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_SHFT                                   0x3
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SWINGSEL_BMSK                                    0x6
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SWINGSEL_SHFT                                    0x1
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SYSCLKSEL_BMSK                                   0x1
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SYSCLKSEL_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_ADDR                                                 (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000013c)
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_PHYS                                                 (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000013c)
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_OFFS                                                 (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000013c)
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_RMSK                                                       0xff
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_POR                                                  0x00000080
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_POR_RMSK                                             0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_ATTR                                                        0x3
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_ADDR, HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_IN)
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_HSCLK_DIVSEL_MODE1_BMSK                                    0xf0
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_HSCLK_DIVSEL_MODE1_SHFT                                     0x4
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_HSCLK_DIVSEL_MODE0_BMSK                                     0xf
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_HSCLK_DIVSEL_MODE0_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000140)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_PHYS                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000140)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_OFFS                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000140)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_RMSK                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_POR                                   0x00000000
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_POR_RMSK                              0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ATTR                                         0x1
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR, HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_BMSK                      0xff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_SHFT                       0x0

#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_ADDR                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000144)
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_PHYS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000144)
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_OFFS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000144)
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_RMSK                                                       0x1
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_POR                                                 0x00000000
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_ATTR                                                       0x3
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_ADDR, HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_IN)
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_PLL_ANALOG_BMSK                                            0x1
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_PLL_ANALOG_SHFT                                            0x0

#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_ADDR                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000148)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_PHYS                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000148)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_OFFS                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000148)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_RMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_POR                                          0x0000000a
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_CORE_CLK_DIV_MODE0_BMSK                            0xff
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_CORE_CLK_DIV_MODE0_SHFT                             0x0

#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_ADDR                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000014c)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_PHYS                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000014c)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_OFFS                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000014c)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_RMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_POR                                          0x0000000a
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_BMSK                            0xff
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_SHFT                             0x0

#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_ADDR                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000150)
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_PHYS                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000150)
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_OFFS                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000150)
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_RMSK                                                         0x1
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_POR                                                   0x00000000
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_POR_RMSK                                              0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_ATTR                                                         0x3
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SW_RESET_ADDR, HWIO_PCIE_0_QSERDES_COM_SW_RESET_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SW_RESET_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_SW_RESET_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SW_RESET_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SW_RESET_IN)
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_SW_RESET_BMSK                                                0x1
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_SW_RESET_SHFT                                                0x0

#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_ADDR                                               (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000154)
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_PHYS                                               (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000154)
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_OFFS                                               (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000154)
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_RMSK                                                     0x3f
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_POR                                                0x00000030
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_ATTR                                                      0x3
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_ADDR, HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_IN)
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_BMSK                               0x20
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_SHFT                                0x5
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_BMSK                               0x10
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_SHFT                                0x4
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_MUX_BMSK                                       0x8
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_MUX_SHFT                                       0x3
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_BMSK                                           0x4
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_SHFT                                           0x2
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_MUX_BMSK                                        0x2
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_MUX_SHFT                                        0x1
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_BMSK                                            0x1
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_SHFT                                            0x0

#define HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_ADDR                                            (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000158)
#define HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_PHYS                                            (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000158)
#define HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_OFFS                                            (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000158)
#define HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_RMSK                                                   0x1
#define HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_POR                                             0x00000000
#define HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_ATTR                                                   0x1
#define HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_ADDR, HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_C_READY_BMSK                                           0x1
#define HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_C_READY_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_ADDR                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000015c)
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_PHYS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000015c)
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_OFFS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000015c)
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_RMSK                                                      0x7f
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_POR                                                 0x00000002
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_ATTR                                                       0x3
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_ADDR, HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_IN)
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_SSC_STEP_DIV2_LSB_BMSK                                    0x40
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_SSC_STEP_DIV2_LSB_SHFT                                     0x6
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_FRAC_START_DIV2_LSB_MODE1_BMSK                            0x20
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_FRAC_START_DIV2_LSB_MODE1_SHFT                             0x5
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_FRAC_START_DIV2_LSB_MODE0_BMSK                            0x10
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_FRAC_START_DIV2_LSB_MODE0_SHFT                             0x4
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_PSM_SWITCH_CORECLK_BMSK                                    0x8
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_PSM_SWITCH_CORECLK_SHFT                                    0x3
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_PSM_SWITCH_AUXCLK_BMSK                                     0x4
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_PSM_SWITCH_AUXCLK_SHFT                                     0x2
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_PLL_FBCLK_SEL_BMSK                                         0x2
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_PLL_FBCLK_SEL_SHFT                                         0x1
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_CLK_BIAS_REFSEL_BMSK                                       0x1
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_CLK_BIAS_REFSEL_SHFT                                       0x0

#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000160)
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_PHYS                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000160)
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_OFFS                                         (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000160)
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_RMSK                                                0x7
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_POR                                          0x00000000
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR, HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_IN)
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_BMSK                             0x4
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_SHFT                             0x2
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_BMSK                                0x2
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_SHFT                                0x1
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_CODE_BMSK                                  0x1
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_CODE_SHFT                                  0x0

#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR                                          (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000164)
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_PHYS                                          (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000164)
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_OFFS                                          (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000164)
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_RMSK                                                 0xf
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_POR                                           0x00000000
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_POR_RMSK                                      0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_ATTR                                                 0x3
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR, HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_IN)
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_BMSK                         0xc
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_SHFT                         0x2
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_BMSK                         0x3
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_SHFT                         0x0

#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_ADDR                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000168)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_PHYS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000168)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_OFFS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000168)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_RMSK                                                      0xff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_POR                                                 0x00000000
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_ATTR                                                       0x1
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_ADDR, HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_ADDR                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000016c)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_PHYS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000016c)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_OFFS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000016c)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_RMSK                                                      0xff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_POR                                                 0x00000000
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_ATTR                                                       0x1
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_ADDR, HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                       0xff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                        0x0

#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_ADDR                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000170)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_PHYS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000170)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_OFFS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000170)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_RMSK                                                      0xff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_POR                                                 0x00000000
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_ATTR                                                       0x1
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_ADDR, HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                      0xff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                       0x0

#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_ADDR                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000174)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_PHYS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000174)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_OFFS                                                (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000174)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_RMSK                                                      0xff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_POR                                                 0x00000000
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_ATTR                                                       0x1
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_ADDR, HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                      0xff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                       0x0

#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_ADDR                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000178)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_PHYS                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000178)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_OFFS                                             (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000178)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_RMSK                                                    0xf
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_POR                                              0x00000000
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_ADDR, HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_IN)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_DEBUG_BUS_SEL_BMSK                                      0xf
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_DEBUG_BUS_SEL_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_ADDR                                                 (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000017c)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_PHYS                                                 (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000017c)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_OFFS                                                 (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000017c)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_RMSK                                                       0x7f
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_POR                                                  0x00000008
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_POR_RMSK                                             0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_ATTR                                                        0x3
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_ADDR, HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_IN)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_DIS_CG_RATE_CHANGE_BMSK                                    0x40
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_DIS_CG_RATE_CHANGE_SHFT                                     0x6
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_DIS_CG_SYSGLITCH_BMSK                                      0x20
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_DIS_CG_SYSGLITCH_SHFT                                       0x5
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_PLL_RESET_MUX_BMSK                                         0x10
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_PLL_RESET_MUX_SHFT                                          0x4
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_PLL_RESET_BMSK                                              0x8
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_PLL_RESET_SHFT                                              0x3
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_MUX_BMSK                                     0x4
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_MUX_SHFT                                     0x2
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_BMSK                                         0x2
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_SHFT                                         0x1
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_BMSK                          0x1
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_SHFT                          0x0

#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_ADDR                                                 (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000180)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_PHYS                                                 (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000180)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_OFFS                                                 (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000180)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_RMSK                                                       0xff
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_POR                                                  0x00000000
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_POR_RMSK                                             0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_ATTR                                                        0x3
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_ADDR, HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_IN)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_RSVD_BMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_RSVD_SHFT                                                   0x0

#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_ADDR                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000184)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_PHYS                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000184)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_OFFS                                                  (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000184)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_RMSK                                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_POR                                                   0x00000000
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_POR_RMSK                                              0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_ATTR                                                         0x3
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_MODE_ADDR, HWIO_PCIE_0_QSERDES_COM_CMN_MODE_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_MODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_CMN_MODE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CMN_MODE_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CMN_MODE_IN)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_CMN_MODE_BMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_CMN_MODE_SHFT                                                0x0

#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_ADDR                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000188)
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_PHYS                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000188)
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_OFFS                                              (PCIE_0_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000188)
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_RMSK                                                     0x7
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_POR                                               0x00000000
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_ATTR                                                     0x3
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_ADDR, HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_IN)
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_CMN_VREG_SEL_BMSK                                        0x7
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_CMN_VREG_SEL_SHFT                                        0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX
 *--------------------------------------------------------------------------*/

#define PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE                               (PCIE_0_PCIE20_WRAPPER_AHB_BASE      + 0x00006400)
#define PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS                          (PCIE_0_PCIE20_WRAPPER_AHB_BASE_PHYS + 0x00006400)
#define PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS                          0x00006400

#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_ADDR                                            (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000000)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_PHYS                                            (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000000)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_OFFS                                            (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_RMSK                                                  0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_POR                                             0x0000000a
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_BMSK                                0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_SHFT                                 0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_ADDR                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000004)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_PHYS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000004)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_OFFS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_RMSK                                               0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_POR                                          0x0000000a
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_BMSK                          0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_SHFT                           0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_ADDR                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000008)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_PHYS                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000008)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_OFFS                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_RMSK                                                       0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_POR                                                  0x0000000a
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_POR_RMSK                                             0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_ATTR                                                        0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_UCDR_FO_GAIN_BMSK                                          0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_UCDR_FO_GAIN_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_ADDR                                            (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_PHYS                                            (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000000c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_OFFS                                            (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_RMSK                                                  0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_POR                                             0x00000006
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_BMSK                                0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_SHFT                                 0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_ADDR                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000010)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_PHYS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000010)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_OFFS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_RMSK                                               0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_POR                                          0x00000006
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_BMSK                          0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_SHFT                           0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_ADDR                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000014)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_PHYS                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000014)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_OFFS                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_RMSK                                                       0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_POR                                                  0x00000006
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_POR_RMSK                                             0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_ATTR                                                        0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_UCDR_SO_GAIN_BMSK                                          0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_UCDR_SO_GAIN_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_ADDR                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000018)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_PHYS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000018)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_OFFS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_RMSK                                              0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_POR                                         0x0000000a
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_POR_RMSK                                    0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_ATTR                                               0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_BMSK                        0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_SHFT                         0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_ADDR                                     (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_PHYS                                     (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000001c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_OFFS                                     (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_RMSK                                           0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_POR                                      0x0000000a
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_POR_RMSK                                 0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_ATTR                                            0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_BMSK                  0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_SHFT                   0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_ADDR                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000020)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_PHYS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000020)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_OFFS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_RMSK                                                   0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_POR                                              0x0000000a
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_BMSK                                  0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_ADDR                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000024)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_PHYS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000024)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_OFFS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_RMSK                                              0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_POR                                         0x00000006
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_POR_RMSK                                    0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_ATTR                                               0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_BMSK                        0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_SHFT                         0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_ADDR                                     (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000028)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_PHYS                                     (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000028)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_OFFS                                     (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_RMSK                                           0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_POR                                      0x00000006
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_POR_RMSK                                 0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_ATTR                                            0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_BMSK                  0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_SHFT                   0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_ADDR                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000002c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_PHYS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000002c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_OFFS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000002c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_RMSK                                                   0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_POR                                              0x00000006
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_BMSK                                  0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_ADDR                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000030)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_PHYS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000030)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_OFFS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_RMSK                                              0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_POR                                         0x00000021
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_POR_RMSK                                    0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_ATTR                                               0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_BMSK                        0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_SHFT                         0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000034)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_PHYS                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000034)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_OFFS                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_RMSK                                      0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_POR                                 0x00000075
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_POR_RMSK                            0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ATTR                                       0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_BMSK                          0x40
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_SHFT                           0x6
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_BMSK                   0x3f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_SHFT                    0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR                                          (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000038)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_PHYS                                          (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000038)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_OFFS                                          (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_RMSK                                                0xff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_POR                                           0x00000000
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_POR_RMSK                                      0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ATTR                                                 0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_BMSK                            0xff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_SHFT                             0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_ADDR                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000003c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_PHYS                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000003c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_OFFS                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000003c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_RMSK                                            0xff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_POR                                       0x00000000
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_POR_RMSK                                  0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_ATTR                                             0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_BMSK                  0xff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_SHFT                   0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_ADDR                                     (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000040)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_PHYS                                     (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000040)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_OFFS                                     (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_RMSK                                            0xf
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_POR                                      0x00000000
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_POR_RMSK                                 0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_ATTR                                            0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_BMSK                 0xf
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_SHFT                 0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_ADDR                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000044)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_PHYS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000044)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_OFFS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_RMSK                                                   0xff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_POR                                              0x00000080
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_SB2_EN_BMSK                                            0x80
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_SB2_EN_SHFT                                             0x7
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_BMSK                           0x40
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_SHFT                            0x6
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_BMSK                           0x20
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_SHFT                            0x5
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_BMSK                           0x10
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_SHFT                            0x4
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_BMSK                             0x8
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_SHFT                             0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_BMSK                               0x4
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_SHFT                               0x2
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_BMSK                                   0x2
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_SHFT                                   0x1
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_BMSK                               0x1
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_SHFT                               0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_ADDR                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000048)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_PHYS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000048)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_OFFS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000048)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_RMSK                                                   0x3f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_POR                                              0x00000011
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_DIV6PD_THRESH1_BMSK                                    0x3f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_DIV6PD_THRESH1_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_ADDR                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000004c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_PHYS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000004c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_OFFS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000004c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_RMSK                                                   0x3f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_POR                                              0x00000022
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_DIV6PD_THRESH2_BMSK                                    0x3f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_DIV6PD_THRESH2_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_ADDR                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000050)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_PHYS                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000050)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_OFFS                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000050)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_RMSK                                                     0x1f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_POR                                                0x00000004
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_ATTR                                                      0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_DIV6PD_GAIN1_BMSK                                        0x1f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_DIV6PD_GAIN1_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_ADDR                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000054)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_PHYS                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000054)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_OFFS                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_RMSK                                                     0x1f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_POR                                                0x00000008
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_ATTR                                                      0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_DIV6PD_GAIN2_BMSK                                        0x1f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_DIV6PD_GAIN2_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_ADDR                                                  (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000058)
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_PHYS                                                  (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000058)
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_OFFS                                                  (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000058)
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_RMSK                                                        0x3f
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_POR                                                   0x00000000
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_POR_RMSK                                              0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_ATTR                                                         0x3
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_ADDR, HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_IN)
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_AUX_OFFSET_BMSK                                             0x3f
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_AUX_OFFSET_SHFT                                              0x0

#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_ADDR                                       (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000005c)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_PHYS                                       (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000005c)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_OFFS                                       (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000005c)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_RMSK                                             0x7f
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_POR                                        0x00000000
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_POR_RMSK                                   0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_ATTR                                              0x3
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_ADDR, HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_IN)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_BMSK                             0x70
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_SHFT                              0x4
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_AUXDATA_TFINE_BMSK                                0xf
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_AUXDATA_TFINE_SHFT                                0x0

#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000060)
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_PHYS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000060)
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_OFFS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000060)
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_RMSK                                                   0xff
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_POR                                              0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR, HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_IN)
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_EN_BMSK                                        0x80
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_EN_SHFT                                         0x7
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_BMSK                                    0x40
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_SHFT                                     0x6
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXCLK_EN_BMSK                                         0x20
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXCLK_EN_SHFT                                          0x5
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_BMSK                                     0x10
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_SHFT                                      0x4
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_BMSK                                    0x8
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_SHFT                                    0x3
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_BMSK                                   0x4
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_SHFT                                   0x2
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_SEL_BMSK                                        0x2
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_SEL_SHFT                                        0x1
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_RCLK_SEL_BMSK                                           0x1
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_RCLK_SEL_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_ADDR                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000064)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_PHYS                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000064)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_OFFS                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000064)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_RMSK                                                      0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_POR                                                0x00000000
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_ATTR                                                      0x3
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_ADDR, HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_IN)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_AC_JTAG_EN_BMSK                                           0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_AC_JTAG_EN_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_ADDR                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000068)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_PHYS                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000068)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_OFFS                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000068)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_RMSK                                                       0x3
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_POR                                                 0x00000000
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_ATTR                                                       0x3
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_ADDR, HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_IN)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_AC_JTAG_INITP_MUX_BMSK                                     0x2
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_AC_JTAG_INITP_MUX_SHFT                                     0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_AC_JTAG_INITP_BMSK                                         0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_AC_JTAG_INITP_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_ADDR                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000006c)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_PHYS                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000006c)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_OFFS                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000006c)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_RMSK                                                       0x3
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_POR                                                 0x00000000
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_ATTR                                                       0x3
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_ADDR, HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_IN)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_AC_JTAG_INITN_MUX_BMSK                                     0x2
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_AC_JTAG_INITN_MUX_SHFT                                     0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_AC_JTAG_INITN_BMSK                                         0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_AC_JTAG_INITN_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_ADDR                                                  (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000070)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_PHYS                                                  (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000070)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_OFFS                                                  (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000070)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_RMSK                                                         0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_POR                                                   0x00000000
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_POR_RMSK                                              0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_ATTR                                                         0x3
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_ADDR, HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_IN)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_AC_JTAG_LVL_BMSK                                             0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_AC_JTAG_LVL_SHFT                                             0x0

#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_ADDR                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000074)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_PHYS                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000074)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_OFFS                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000074)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_RMSK                                                        0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_POR                                                  0x00000000
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_POR_RMSK                                             0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_ATTR                                                        0x3
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_ADDR, HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_IN)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_AC_JTAG_MODE_BMSK                                           0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_AC_JTAG_MODE_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_ADDR                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000078)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_PHYS                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000078)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_OFFS                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000078)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_RMSK                                                       0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_POR                                                 0x00000000
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_ATTR                                                       0x3
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_ADDR, HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_IN)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_AC_JTAG_RESET_BMSK                                         0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_AC_JTAG_RESET_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_ADDR                                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000007c)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_PHYS                                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000007c)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_OFFS                                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000007c)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RMSK                                                         0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_POR                                                    0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_POR_RMSK                                               0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_ATTR                                                          0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND3_BMSK                                        0xc0
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND3_SHFT                                         0x6
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND2_BMSK                                        0x30
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND2_SHFT                                         0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND1_BMSK                                         0xc
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND1_SHFT                                         0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND0_BMSK                                         0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND0_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_ADDR                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000080)
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_PHYS                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000080)
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_OFFS                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000080)
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RMSK                                                      0x7f
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_POR                                                 0x00000015
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_ATTR                                                       0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_POL_INV_BMSK                                           0x40
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_POL_INV_SHFT                                            0x6
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_Q_EN_MUX_BMSK                                          0x20
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_Q_EN_MUX_SHFT                                           0x5
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_Q_EN_BMSK                                              0x10
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_Q_EN_SHFT                                               0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_I_EN_MUX_BMSK                                           0x8
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_I_EN_MUX_SHFT                                           0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_I_EN_BMSK                                               0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_I_EN_SHFT                                               0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RCVR_EN_MUX_BMSK                                           0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RCVR_EN_MUX_SHFT                                           0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RCVR_EN_BMSK                                               0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RCVR_EN_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000084)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_PHYS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000084)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_OFFS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000084)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_RMSK                                               0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_POR                                          0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_IDAC_I_BMSK                                        0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_IDAC_I_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_ADDR                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000088)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_PHYS                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000088)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_OFFS                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000088)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_RMSK                                            0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_POR                                       0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_POR_RMSK                                  0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_ATTR                                             0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_BMSK                                    0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000008c)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_PHYS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000008c)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_OFFS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000008c)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_RMSK                                               0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_POR                                          0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_BMSK                                        0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_ADDR                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000090)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_PHYS                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000090)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_OFFS                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000090)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_RMSK                                            0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_POR                                       0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_POR_RMSK                                  0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_ATTR                                             0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_BMSK                                    0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000094)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_PHYS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000094)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_OFFS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000094)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_RMSK                                               0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_POR                                          0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_IDAC_A_BMSK                                        0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_IDAC_A_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_ADDR                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000098)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_PHYS                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000098)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_OFFS                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000098)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_RMSK                                            0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_POR                                       0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_POR_RMSK                                  0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_ATTR                                             0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_BMSK                                    0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_ADDR                                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000009c)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_PHYS                                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000009c)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_OFFS                                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000009c)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_RMSK                                                         0x7f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_POR                                                    0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_POR_RMSK                                               0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_ATTR                                                          0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_BMSK                                    0x40
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_SHFT                                     0x6
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IDAC_MUX_BMSK                                                0x20
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IDAC_MUX_SHFT                                                 0x5
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_BYPASS_BMSK                                         0x10
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_BYPASS_SHFT                                          0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_EN_MUX_BMSK                                          0x8
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_EN_MUX_SHFT                                          0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_EN_BMSK                                              0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_EN_SHFT                                              0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_BMSK                                  0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_SHFT                                  0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_BMSK                                      0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_ADDR                                              (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000a0)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_PHYS                                              (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000a0)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_OFFS                                              (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000a0)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_RMSK                                                    0x3f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_POR                                               0x0000000f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_ATTR                                                     0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_IDAC_ENABLE_BMSK                                        0x3f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_IDAC_ENABLE_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_ADDR                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000a4)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_PHYS                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000a4)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_OFFS                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000a4)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_RMSK                                                       0x3f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_POR                                                  0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_POR_RMSK                                             0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_ATTR                                                        0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_IDAC_SIGN_BMSK                                             0x3f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_IDAC_SIGN_SHFT                                              0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR                                            (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000a8)
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_PHYS                                            (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000a8)
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_OFFS                                            (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000a8)
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_RMSK                                                   0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_POR                                             0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_BMSK                                      0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_SHFT                                      0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_RX_HIGHZ_BMSK                                          0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_RX_HIGHZ_SHFT                                          0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR                           (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000ac)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_PHYS                           (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000ac)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OFFS                           (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000ac)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK                                 0x3f
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_POR                            0x00000010
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_POR_RMSK                       0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ATTR                                  0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_BMSK                0x20
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_SHFT                 0x5
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_BMSK                    0x10
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_SHFT                     0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_BMSK                 0x8
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_SHFT                 0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_BMSK                     0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_SHFT                     0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_BMSK                 0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_SHFT                 0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_BMSK                     0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_SHFT                     0x0

#define HWIO_PCIE_0_QSERDES_RX_DFE_1_ADDR                                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000b0)
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_PHYS                                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000b0)
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_OFFS                                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000b0)
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_RMSK                                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_POR                                                         0x00000000
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_ATTR                                                               0x3
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_1_ADDR, HWIO_PCIE_0_QSERDES_RX_DFE_1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_DFE_1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_DFE_1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_DFE_1_IN)
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_TAP1CODE_MAN_VAL_BMSK                                             0xf8
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_TAP1CODE_MAN_VAL_SHFT                                              0x3
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_KTAP1_BMSK                                                         0x7
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_KTAP1_SHFT                                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_DFE_2_ADDR                                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000b4)
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_PHYS                                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000b4)
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_OFFS                                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000b4)
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_RMSK                                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_POR                                                         0x00000000
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_ATTR                                                               0x3
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_2_ADDR, HWIO_PCIE_0_QSERDES_RX_DFE_2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_DFE_2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_DFE_2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_DFE_2_IN)
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_TAP2CODE_MAN_VAL_BMSK                                             0xf8
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_TAP2CODE_MAN_VAL_SHFT                                              0x3
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_KTAP2_BMSK                                                         0x7
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_KTAP2_SHFT                                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_DFE_3_ADDR                                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000b8)
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_PHYS                                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000b8)
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_OFFS                                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000b8)
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_RMSK                                                              0x3f
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_POR                                                         0x00000000
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_POR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_ATTR                                                               0x3
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_3_ADDR, HWIO_PCIE_0_QSERDES_RX_DFE_3_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_3_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_DFE_3_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_DFE_3_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_DFE_3_IN)
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP2ADP_MODE_BMSK                                                 0x20
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP2ADP_MODE_SHFT                                                  0x5
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP2ADP_EN_BMSK                                                   0x10
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP2ADP_EN_SHFT                                                    0x4
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP2ADP_FLIP_SIGN_BMSK                                             0x8
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP2ADP_FLIP_SIGN_SHFT                                             0x3
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP1ADP_MODE_BMSK                                                  0x4
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP1ADP_MODE_SHFT                                                  0x2
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP1ADP_EN_BMSK                                                    0x2
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP1ADP_EN_SHFT                                                    0x1
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP1ADP_FLIP_SIGN_BMSK                                             0x1
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP1ADP_FLIP_SIGN_SHFT                                             0x0

#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_ADDR                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000bc)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_PHYS                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000bc)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_OFFS                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000bc)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_RMSK                                                     0x7f
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_POR                                                0x00000000
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_ATTR                                                      0x3
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_ADDR, HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_IN)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_VGA_UNROLL_BMSK                                          0x40
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_VGA_UNROLL_SHFT                                           0x6
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_VGAADP_MODE_BMSK                                         0x20
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_VGAADP_MODE_SHFT                                          0x5
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_VGAADP_EN_BMSK                                           0x10
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_VGAADP_EN_SHFT                                            0x4
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_BMSK                                     0x8
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_SHFT                                     0x3
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_KVGA_BMSK                                                 0x7
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_KVGA_SHFT                                                 0x0

#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_ADDR                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000c0)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_PHYS                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000c0)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_OFFS                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000c0)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_RMSK                                                      0xf
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_POR                                                0x0000000f
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_ATTR                                                      0x3
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_ADDR, HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_IN)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_BMSK                                      0xf
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_ADDR                                                       (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000c4)
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_PHYS                                                       (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000c4)
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_OFFS                                                       (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000c4)
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_RMSK                                                             0x1f
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_POR                                                        0x00000000
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_POR_RMSK                                                   0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_ATTR                                                              0x3
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_GM_CAL_ADDR, HWIO_PCIE_0_QSERDES_RX_GM_CAL_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_GM_CAL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_GM_CAL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_GM_CAL_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_GM_CAL_IN)
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_TRAN_RCVR_GMCAL_RES_BMSK                                         0x1e
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_TRAN_RCVR_GMCAL_RES_SHFT                                          0x1
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_TRAN_RX_GMCAL_EN_BMSK                                             0x1
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_TRAN_RX_GMCAL_EN_SHFT                                             0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR                                              (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000c8)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_PHYS                                              (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000c8)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_OFFS                                              (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000c8)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_RMSK                                                    0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_POR                                               0x00000007
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_ATTR                                                     0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_RX_EQ_GAIN2_LSB_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_RX_EQ_GAIN2_LSB_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR                                              (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000cc)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_PHYS                                              (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000cc)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_OFFS                                              (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000cc)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_RMSK                                                    0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_POR                                               0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_ATTR                                                     0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_RX_EQ_GAIN2_MSB_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_RX_EQ_GAIN2_MSB_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000d0)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_PHYS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000d0)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_OFFS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000d0)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_RMSK                                               0x7
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_POR                                         0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_POR_RMSK                                    0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ATTR                                               0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_BMSK                            0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_SHFT                            0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_BMSK                               0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_SHFT                               0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_BMSK                                   0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000d4)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_PHYS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000d4)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_OFFS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000d4)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_RMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_POR                                         0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_POR_RMSK                                    0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ATTR                                               0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_CORE_EQADP_MASK_BMSK                              0x80
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_CORE_EQADP_MASK_SHFT                               0x7
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_BMSK                                 0x40
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_SHFT                                  0x6
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_BMSK                                     0x20
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_SHFT                                      0x5
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQ_GAIN2_MUX_BMSK                                 0x10
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQ_GAIN2_MUX_SHFT                                  0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_BMSK                                      0xf
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000d8)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_PHYS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000d8)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_OFFS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000d8)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_RMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_POR                                         0x00000002
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_POR_RMSK                                    0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ATTR                                               0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_CORE_EQADP_FORCE_MASK_BMSK                        0x80
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_CORE_EQADP_FORCE_MASK_SHFT                         0x7
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_KEQ_BMSK                                          0x70
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_KEQ_SHFT                                           0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_BMSK                               0x8
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_SHFT                               0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_MUX_BMSK                                0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_MUX_SHFT                                0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_BMSK                                    0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_SHFT                                    0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000dc)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_PHYS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000dc)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_OFFS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000dc)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_RMSK                                              0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_POR                                         0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_POR_RMSK                                    0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ATTR                                               0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_MUX_BMSK                           0x10
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_MUX_SHFT                            0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_BMSK                                0xf
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_SHFT                                0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR                                          (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000e0)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_PHYS                                          (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000e0)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_OFFS                                          (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000e0)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_RMSK                                                0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_POR                                           0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_POR_RMSK                                      0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ATTR                                                 0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000e4)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_PHYS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000e4)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_OFFS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000e4)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_RMSK                                                0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_POR                                          0x00000003
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_BMSK                                   0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_ADDR                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000e8)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_PHYS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000e8)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_OFFS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000e8)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_RMSK                                               0x7f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_POR                                          0x00000040
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_BMSK                             0x7f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_SHFT                              0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_ADDR                                          (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000ec)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_PHYS                                          (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000ec)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_OFFS                                          (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000ec)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_RMSK                                                0x7f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_POR                                           0x00000030
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_POR_RMSK                                      0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_ATTR                                                 0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_BMSK                                0x40
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_SHFT                                 0x6
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_BMSK                           0x3f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000f0)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_PHYS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000f0)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_OFFS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000f0)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_RMSK                                                   0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_POR                                              0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_BMSK                                  0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000f4)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_PHYS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000f4)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_OFFS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000f4)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_RMSK                                                   0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_POR                                              0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_BMSK                                  0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR                                  (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000f8)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_PHYS                                  (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000f8)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFS                                  (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000f8)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK                                        0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_POR                                   0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_POR_RMSK                              0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ATTR                                         0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_BMSK                       0x80
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_SHFT                        0x7
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_BMSK                                0x70
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_SHFT                                 0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_BMSK                     0x8
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_SHFT                     0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_BMSK                          0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_SHFT                          0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_BMSK                        0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_SHFT                        0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_BMSK                            0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR                                     (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000fc)
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_PHYS                                     (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000fc)
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OFFS                                     (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000fc)
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_RMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_POR                                      0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_POR_RMSK                                 0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ATTR                                            0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_CORE_DCOFFSET_FORCE_MASK_BMSK                  0x80
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_CORE_DCOFFSET_FORCE_MASK_SHFT                   0x7
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_CORE_DCOFFSET_MASK_BMSK                        0x40
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_CORE_DCOFFSET_MASK_SHFT                         0x6
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_MUX_BMSK                    0x20
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_MUX_SHFT                     0x5
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_BMSK                        0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_SHFT                         0x0

#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_ADDR                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000100)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_PHYS                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000100)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_OFFS                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000100)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_RMSK                                                     0xff
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_POR                                                0x00000000
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_ATTR                                                      0x3
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_ADDR, HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_IN)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_BMSK                                  0x80
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_SHFT                                   0x7
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_CORE_RX_SIGDET_BMSK                                      0x60
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_CORE_RX_SIGDET_SHFT                                       0x5
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_FLT_BYP_BMSK                                      0x10
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_FLT_BYP_SHFT                                       0x4
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_LP_EN_MUX_BMSK                                     0x8
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_LP_EN_MUX_SHFT                                     0x3
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_LP_EN_BMSK                                         0x4
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_LP_EN_SHFT                                         0x2
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_EN_MUX_BMSK                                        0x2
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_EN_MUX_SHFT                                        0x1
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_EN_BMSK                                            0x1
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_EN_SHFT                                            0x0

#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_ADDR                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000104)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_PHYS                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000104)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_OFFS                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000104)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_RMSK                                                       0xff
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_POR                                                  0x00000000
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_POR_RMSK                                             0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_ATTR                                                        0x3
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_ADDR, HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_IN)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_SIGDET_CAP_CTRL_BMSK                                       0xf0
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_SIGDET_CAP_CTRL_SHFT                                        0x4
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_SIGDET_BW_CTRL_BMSK                                         0xf
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_SIGDET_BW_CTRL_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_ADDR                                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000108)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_PHYS                                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000108)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_OFFS                                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000108)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_RMSK                                                         0x3f
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_POR                                                    0x00000004
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_POR_RMSK                                               0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_ATTR                                                          0x3
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_ADDR, HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_IN)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_SIGDET_UFS_MODE_BMSK                                         0x20
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_SIGDET_UFS_MODE_SHFT                                          0x5
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_SIGDET_LVL_MUX_BMSK                                          0x10
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_SIGDET_LVL_MUX_SHFT                                           0x4
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_SIGDET_LVL_BMSK                                               0xf
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_SIGDET_LVL_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000010c)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_PHYS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000010c)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_OFFS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000010c)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_RMSK                                              0x1f
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_POR                                         0x00000000
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_POR_RMSK                                    0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ATTR                                               0x3
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR, HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_IN)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_BMSK                         0x1e
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_SHFT                          0x1
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_BMSK                           0x1
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_SHFT                           0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_ADDR                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000110)
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_PHYS                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000110)
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_OFFS                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000110)
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RMSK                                                            0x3f
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_POR                                                       0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_POR_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_ATTR                                                             0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_BAND_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_BAND_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_BAND_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_BAND_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_BAND_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_BAND_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_UNMODIFIED_MUX_BMSK                                     0x20
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_UNMODIFIED_MUX_SHFT                                      0x5
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_10_HALF_BMSK                                            0x10
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_10_HALF_SHFT                                             0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_01_HALF_BMSK                                             0x8
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_01_HALF_SHFT                                             0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_MUX_BMSK                                                 0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_MUX_SHFT                                                 0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_BMSK                                                     0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_SHFT                                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000114)
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_PHYS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000114)
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_OFFS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000114)
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_RMSK                                                    0x7
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_POR                                              0x00000000
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR, HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_IN)
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_DN_BMSK                                             0x4
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_DN_SHFT                                             0x2
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_UP_BMSK                                             0x2
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_UP_SHFT                                             0x1
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_FREEZE_BMSK                                         0x1
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_FREEZE_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_ADDR                                           (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000118)
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_PHYS                                           (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000118)
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_OFFS                                           (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000118)
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_RMSK                                                  0x3
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_POR                                            0x00000000
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_ADDR, HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_IN)
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_BMSK                           0x2
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_SHFT                           0x1
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_BMSK                               0x1
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_SHFT                               0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_ADDR                                            (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000011c)
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_PHYS                                            (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000011c)
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_OFFS                                            (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000011c)
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_POR                                             0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_SVS_MODE_MUX_BMSK                                     0x80
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_SVS_MODE_MUX_SHFT                                      0x7
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_SVS_MODE_BMSK                                         0x40
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_SVS_MODE_SHFT                                          0x6
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_RX_CLOCK_EDGE_BMSK                                    0x20
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_RX_CLOCK_EDGE_SHFT                                     0x5
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_RXINTERFACE_MODE_BMSK                                 0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_RXINTERFACE_MODE_SHFT                                  0x0

#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_ADDR                                              (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000120)
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_PHYS                                              (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000120)
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_OFFS                                              (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000120)
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_RMSK                                                    0xff
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_POR                                               0x00000000
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_ATTR                                                     0x3
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_ADDR, HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_IN)
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_JITTERGENMODE_BMSK                                      0xff
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_JITTERGENMODE_SHFT                                       0x0

#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_ADDR                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000124)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_PHYS                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000124)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_OFFS                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000124)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_RMSK                                                            0x1f
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_POR                                                       0x00000000
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_POR_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_ATTR                                                             0x3
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_ADDR, HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_IN)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_BUJ_AMPLITUDE_BMSK                                              0x1f
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_BUJ_AMPLITUDE_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_ADDR                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000128)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_PHYS                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000128)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_OFFS                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000128)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_RMSK                                                            0xff
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_POR                                                       0x00000000
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_POR_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_ATTR                                                             0x3
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_ADDR, HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_IN)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_SJ_AMPLITUDE1_BMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_SJ_AMPLITUDE1_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_ADDR                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000012c)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_PHYS                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000012c)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_OFFS                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000012c)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_RMSK                                                            0xff
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_POR                                                       0x00000000
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_POR_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_ATTR                                                             0x3
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_ADDR, HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_IN)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_SJ_AMPLITUDE2_BMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_SJ_AMPLITUDE2_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_ADDR                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000130)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_PHYS                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000130)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_OFFS                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000130)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_RMSK                                                            0xff
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_POR                                                       0x00000000
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_POR_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_ATTR                                                             0x3
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SJ_PER1_ADDR, HWIO_PCIE_0_QSERDES_RX_SJ_PER1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SJ_PER1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_SJ_PER1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SJ_PER1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SJ_PER1_IN)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_SJ_PERIOD1_BMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_SJ_PERIOD1_SHFT                                                  0x0

#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_ADDR                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000134)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_PHYS                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000134)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_OFFS                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000134)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_RMSK                                                            0xff
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_POR                                                       0x00000000
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_POR_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_ATTR                                                             0x3
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SJ_PER2_ADDR, HWIO_PCIE_0_QSERDES_RX_SJ_PER2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SJ_PER2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_SJ_PER2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SJ_PER2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SJ_PER2_IN)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_SJ_PERIOD2_BMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_SJ_PERIOD2_SHFT                                                  0x0

#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_ADDR                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000138)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_PHYS                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000138)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_OFFS                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000138)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_RMSK                                                     0xff
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_POR                                                0x00000000
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_ATTR                                                      0x3
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_ADDR, HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_IN)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_BUJ_STEPFREQ1_BMSK                                       0xff
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_BUJ_STEPFREQ1_SHFT                                        0x0

#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_ADDR                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000013c)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_PHYS                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000013c)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_OFFS                                               (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000013c)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_RMSK                                                     0xff
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_POR                                                0x00000000
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_ATTR                                                      0x3
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_ADDR, HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_IN)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_BUJ_STEPFREQ2_BMSK                                       0xff
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_BUJ_STEPFREQ2_SHFT                                        0x0

#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_ADDR                                                  (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000140)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_PHYS                                                  (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000140)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_OFFS                                                  (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000140)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_RMSK                                                        0xff
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_POR                                                   0x00000000
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_POR_RMSK                                              0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_ATTR                                                         0x3
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_ADDR, HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_IN)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_PPMOFFSET1_BMSK                                             0xff
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_PPMOFFSET1_SHFT                                              0x0

#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_ADDR                                                  (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000144)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_PHYS                                                  (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000144)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_OFFS                                                  (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000144)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_RMSK                                                        0xff
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_POR                                                   0x00000000
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_POR_RMSK                                              0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_ATTR                                                         0x3
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_ADDR, HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_IN)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_PPMOFFSET2_BMSK                                             0xff
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_PPMOFFSET2_SHFT                                              0x0

#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000148)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_PHYS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000148)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_OFFS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000148)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_RMSK                                                   0xff
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_POR                                              0x00000000
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR, HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_IN)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_BMSK                                  0xff
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000014c)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_PHYS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000014c)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_OFFS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000014c)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_RMSK                                                   0xff
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_POR                                              0x00000000
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR, HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_IN)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_BMSK                                  0xff
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_ADDR                                       (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000150)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_PHYS                                       (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000150)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_OFFS                                       (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000150)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RMSK                                             0x3f
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_POR                                        0x00000004
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_POR_RMSK                                   0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_ATTR                                              0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_GEAR_MUX_BMSK                             0x20
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_GEAR_MUX_SHFT                              0x5
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_GEAR_BMSK                                 0x1c
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_GEAR_SHFT                                  0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_EN_MUX_BMSK                                0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_EN_MUX_SHFT                                0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_EN_BMSK                                    0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_EN_SHFT                                    0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_ADDR                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000154)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_PHYS                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000154)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_OFFS                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000154)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_RMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_POR                                    0x000000e8
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_POR_RMSK                               0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_ATTR                                          0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_RX_PWM_GEAR1_COUNT_BMSK                      0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_RX_PWM_GEAR1_COUNT_SHFT                       0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_ADDR                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000158)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_PHYS                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000158)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_OFFS                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000158)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_RMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_POR                                    0x00000074
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_POR_RMSK                               0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_ATTR                                          0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_RX_PWM_GEAR2_COUNT_BMSK                      0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_RX_PWM_GEAR2_COUNT_SHFT                       0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_ADDR                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000015c)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_PHYS                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000015c)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_OFFS                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000015c)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_RMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_POR                                    0x0000003a
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_POR_RMSK                               0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_ATTR                                          0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_RX_PWM_GEAR3_COUNT_BMSK                      0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_RX_PWM_GEAR3_COUNT_SHFT                       0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_ADDR                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000160)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_PHYS                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000160)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_OFFS                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000160)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_RMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_POR                                    0x0000001d
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_POR_RMSK                               0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_ATTR                                          0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_RX_PWM_GEAR4_COUNT_BMSK                      0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_RX_PWM_GEAR4_COUNT_SHFT                       0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_ADDR                                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000164)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_PHYS                                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000164)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_OFFS                                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000164)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_RMSK                                                         0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_POR                                                    0x0000006d
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_POR_RMSK                                               0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_ATTR                                                          0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_RX_MODE_00_BMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_RX_MODE_00_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_ADDR                                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000168)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_PHYS                                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000168)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_OFFS                                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000168)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_RMSK                                                         0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_POR                                                    0x0000006d
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_POR_RMSK                                               0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_ATTR                                                          0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_RX_MODE_01_BMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_RX_MODE_01_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_ADDR                                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000016c)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_PHYS                                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000016c)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_OFFS                                                   (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000016c)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_RMSK                                                         0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_POR                                                    0x0000006d
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_POR_RMSK                                               0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_ATTR                                                          0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_RX_MODE_10_BMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_RX_MODE_10_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ADDR                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000170)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_PHYS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000170)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_OFFS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000170)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_RMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_POR                                          0x00000000
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ADDR, HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                      0xff
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                       0x0

#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_ADDR                                                     (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000174)
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_PHYS                                                     (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000174)
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_OFFS                                                     (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000174)
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_RMSK                                                           0xff
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_POR                                                      0x00000000
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_POR_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_ATTR                                                            0x1
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_ADDR, HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_PI_CTRL1_STATUS_BMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_PI_CTRL1_STATUS_SHFT                                            0x0

#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_ADDR                                                     (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000178)
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_PHYS                                                     (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000178)
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_OFFS                                                     (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000178)
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_RMSK                                                           0xff
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_POR                                                      0x00000000
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_POR_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_ATTR                                                            0x1
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_ADDR, HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_PI_CTRL2_STATUS_BMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_PI_CTRL2_STATUS_SHFT                                            0x0

#define HWIO_PCIE_0_QSERDES_RX_PI_QUAD_ADDR                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000017c)
#define HWIO_PCIE_0_QSERDES_RX_PI_QUAD_PHYS                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000017c)
#define HWIO_PCIE_0_QSERDES_RX_PI_QUAD_OFFS                                                      (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000017c)
#define HWIO_PCIE_0_QSERDES_RX_PI_QUAD_RMSK                                                             0x3
#define HWIO_PCIE_0_QSERDES_RX_PI_QUAD_POR                                                       0x00000000
#define HWIO_PCIE_0_QSERDES_RX_PI_QUAD_POR_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_PI_QUAD_ATTR                                                             0x1
#define HWIO_PCIE_0_QSERDES_RX_PI_QUAD_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PI_QUAD_ADDR, HWIO_PCIE_0_QSERDES_RX_PI_QUAD_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_PI_QUAD_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PI_QUAD_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_PI_QUAD_PI_QUAD_STATUS_BMSK                                              0x3
#define HWIO_PCIE_0_QSERDES_RX_PI_QUAD_PI_QUAD_STATUS_SHFT                                              0x0

#define HWIO_PCIE_0_QSERDES_RX_IDATA1_ADDR                                                       (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000180)
#define HWIO_PCIE_0_QSERDES_RX_IDATA1_PHYS                                                       (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000180)
#define HWIO_PCIE_0_QSERDES_RX_IDATA1_OFFS                                                       (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000180)
#define HWIO_PCIE_0_QSERDES_RX_IDATA1_RMSK                                                             0xff
#define HWIO_PCIE_0_QSERDES_RX_IDATA1_POR                                                        0x00000000
#define HWIO_PCIE_0_QSERDES_RX_IDATA1_POR_RMSK                                                   0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_IDATA1_ATTR                                                              0x1
#define HWIO_PCIE_0_QSERDES_RX_IDATA1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDATA1_ADDR, HWIO_PCIE_0_QSERDES_RX_IDATA1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDATA1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDATA1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDATA1_IDATA1_STATUS_BMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_RX_IDATA1_IDATA1_STATUS_SHFT                                                0x0

#define HWIO_PCIE_0_QSERDES_RX_IDATA2_ADDR                                                       (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000184)
#define HWIO_PCIE_0_QSERDES_RX_IDATA2_PHYS                                                       (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000184)
#define HWIO_PCIE_0_QSERDES_RX_IDATA2_OFFS                                                       (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000184)
#define HWIO_PCIE_0_QSERDES_RX_IDATA2_RMSK                                                             0xff
#define HWIO_PCIE_0_QSERDES_RX_IDATA2_POR                                                        0x00000000
#define HWIO_PCIE_0_QSERDES_RX_IDATA2_POR_RMSK                                                   0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_IDATA2_ATTR                                                              0x1
#define HWIO_PCIE_0_QSERDES_RX_IDATA2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDATA2_ADDR, HWIO_PCIE_0_QSERDES_RX_IDATA2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDATA2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDATA2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDATA2_IDATA2_STATUS_BMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_RX_IDATA2_IDATA2_STATUS_SHFT                                                0x0

#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_ADDR                                                    (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000188)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_PHYS                                                    (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000188)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_OFFS                                                    (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000188)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_RMSK                                                          0xff
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_POR                                                     0x00000000
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_POR_RMSK                                                0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_ATTR                                                           0x1
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_ADDR, HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_AUXDATA1_STATUS_BMSK                                          0xff
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_AUXDATA1_STATUS_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_ADDR                                                    (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000018c)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_PHYS                                                    (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000018c)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_OFFS                                                    (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000018c)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_RMSK                                                           0x3
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_POR                                                     0x00000000
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_POR_RMSK                                                0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_ATTR                                                           0x1
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_ADDR, HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_AUXDATA2_STATUS_BMSK                                           0x3
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_AUXDATA2_STATUS_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_ADDR                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000190)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_PHYS                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000190)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_OFFS                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000190)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_RMSK                                                        0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_POR                                                  0x00000000
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_POR_RMSK                                             0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_ATTR                                                        0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_ADDR, HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_AC_JTAG_OUTP_STATUS_BMSK                                    0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_AC_JTAG_OUTP_STATUS_SHFT                                    0x0

#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_ADDR                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000194)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_PHYS                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000194)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_OFFS                                                 (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000194)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_RMSK                                                        0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_POR                                                  0x00000000
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_POR_RMSK                                             0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_ATTR                                                        0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_ADDR, HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_AC_JTAG_OUTN_STATUS_BMSK                                    0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_AC_JTAG_OUTN_STATUS_SHFT                                    0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_ADDR                                                    (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000198)
#define HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_PHYS                                                    (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000198)
#define HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_OFFS                                                    (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000198)
#define HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_RMSK                                                           0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_POR                                                     0x00000000
#define HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_POR_RMSK                                                0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_ATTR                                                           0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_RX_SIGDET_OUT_STATUS_BMSK                                      0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_RX_SIGDET_OUT_STATUS_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_ADDR                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000019c)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_PHYS                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000019c)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_OFFS                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000019c)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_RMSK                                                      0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_POR                                                 0x00000000
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_ATTR                                                       0x1
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_ADDR, HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_IDAC_I_STATUS_BMSK                                        0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_IDAC_I_STATUS_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_ADDR                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001a0)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_PHYS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001a0)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_OFFS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001a0)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_RMSK                                                   0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_POR                                              0x00000000
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_ATTR                                                    0x1
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_ADDR, HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_IDAC_IB_STATUS_BMSK                                    0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_IDAC_IB_STATUS_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_ADDR                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001a4)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_PHYS                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001a4)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_OFFS                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001a4)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_RMSK                                                      0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_POR                                                 0x00000000
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_ATTR                                                       0x1
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_ADDR, HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_IDAC_Q_STATUS_BMSK                                        0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_IDAC_Q_STATUS_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_ADDR                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001a8)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_PHYS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001a8)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_OFFS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001a8)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_RMSK                                                   0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_POR                                              0x00000000
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_ATTR                                                    0x1
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_ADDR, HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_IDAC_QB_STATUS_BMSK                                    0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_IDAC_QB_STATUS_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_ADDR                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001ac)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_PHYS                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001ac)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_OFFS                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001ac)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_RMSK                                                      0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_POR                                                 0x00000000
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_ATTR                                                       0x1
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_ADDR, HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_IDAC_A_STATUS_BMSK                                        0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_IDAC_A_STATUS_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_ADDR                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001b0)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_PHYS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001b0)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_OFFS                                             (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001b0)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_RMSK                                                   0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_POR                                              0x00000000
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_ATTR                                                    0x1
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_ADDR, HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_IDAC_AB_STATUS_BMSK                                    0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_IDAC_AB_STATUS_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_ADDR                                            (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001b4)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_PHYS                                            (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001b4)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_OFFS                                            (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001b4)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_RMSK                                                  0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_POR                                             0x00000000
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_ATTR                                                   0x1
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_ADDR, HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_BMSK                             0x10
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_SHFT                              0x4
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_BMSK                                0x8
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_SHFT                                0x3
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_BMSK                                    0x7
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_SHFT                                    0x0

#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_ADDR                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001b8)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_PHYS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001b8)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_OFFS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001b8)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_RMSK                                               0x3f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_POR                                          0x00000000
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_ATTR                                                0x1
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_ADDR, HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_BMSK                              0x20
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_SHFT                               0x5
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_BMSK                               0x10
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_SHFT                                0x4
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_BMSK                               0x8
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_SHFT                               0x3
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_BMSK                                0x4
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_SHFT                                0x2
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_BMSK                               0x2
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_SHFT                               0x1
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_BMSK                                0x1
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_SHFT                                0x0

#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_ADDR                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001bc)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_PHYS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001bc)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_OFFS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001bc)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_RMSK                                              0x3f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_POR                                         0x00000000
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_POR_RMSK                                    0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_ATTR                                               0x1
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_ADDR, HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_BMSK                          0x20
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_SHFT                           0x5
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_BMSK                           0x10
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_SHFT                            0x4
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_BMSK                           0x8
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_SHFT                           0x3
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_BMSK                            0x4
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_SHFT                            0x2
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_BMSK                           0x2
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_SHFT                           0x1
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_BMSK                            0x1
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_ADDR                                                  (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001c0)
#define HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_PHYS                                                  (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001c0)
#define HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_OFFS                                                  (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001c0)
#define HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_RMSK                                                         0xf
#define HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_POR                                                   0x00000000
#define HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_POR_RMSK                                              0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_ATTR                                                         0x1
#define HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_ADDR, HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_READ_EQCODE_STATUS_BMSK                                      0xf
#define HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_READ_EQCODE_STATUS_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_ADDR                                              (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001c4)
#define HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_PHYS                                              (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001c4)
#define HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_OFFS                                              (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001c4)
#define HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_RMSK                                                    0x1f
#define HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_POR                                               0x00000000
#define HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_ATTR                                                     0x1
#define HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_ADDR, HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_BMSK                             0x1f
#define HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_SHFT                              0x0

#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_ADDR                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001c8)
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_PHYS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001c8)
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_OFFS                                         (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001c8)
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_RMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_POR                                          0x00000000
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_ATTR                                                0x1
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_ADDR, HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_BMSK                           0xff
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_ADDR                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001cc)
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_PHYS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001cc)
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_OFFS                                        (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001cc)
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_RMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_POR                                         0x00000000
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_POR_RMSK                                    0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_ATTR                                               0x1
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_ADDR, HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_BMSK                         0xff
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_SHFT                          0x0

#define HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_ADDR                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001d0)
#define HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_PHYS                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001d0)
#define HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_OFFS                                                (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001d0)
#define HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_RMSK                                                       0xf
#define HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_POR                                                 0x00000000
#define HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_ATTR                                                       0x1
#define HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_ADDR, HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_READ_VGACODE_BMSK                                          0xf
#define HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_READ_VGACODE_SHFT                                          0x0

#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_ADDR                                           (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001d4)
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_PHYS                                           (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001d4)
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_OFFS                                           (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001d4)
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_RMSK                                                 0x1f
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_POR                                            0x00000000
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_ATTR                                                  0x1
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_ADDR, HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_READ_TAP1CODE_BMSK                                   0x1f
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_READ_TAP1CODE_SHFT                                    0x0

#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_ADDR                                           (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001d8)
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_PHYS                                           (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001d8)
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_OFFS                                           (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001d8)
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_RMSK                                                 0x1f
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_POR                                            0x00000000
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_ATTR                                                  0x1
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_ADDR, HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_READ_TAP2CODE_BMSK                                   0x1f
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_READ_TAP2CODE_SHFT                                    0x0

#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_ADDR                                       (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001dc)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_PHYS                                       (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001dc)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_OFFS                                       (PCIE_0_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001dc)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_RMSK                                             0xff
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_POR                                        0x00000000
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_POR_RMSK                                   0xffffffff
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_ATTR                                              0x1
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_ADDR, HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                      0xff
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                       0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX
 *--------------------------------------------------------------------------*/

#define PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE                           (PCIE_0_PCIE20_WRAPPER_AHB_BASE      + 0x00006200)
#define PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS                      (PCIE_0_PCIE20_WRAPPER_AHB_BASE_PHYS + 0x00006200)
#define PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS                      0x00006200

#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_ADDR                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000000)
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_PHYS                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000000)
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_OFFS                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_RMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_POR                                          0x00000000
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_BIST_ERROR_INJECT_BMSK                             0x80
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_BIST_ERROR_INJECT_SHFT                              0x7
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_BIST_LANE_NUMBER_BMSK                              0x60
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_BIST_LANE_NUMBER_SHFT                               0x5
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_BISTMODE_BMSK                                      0x1f
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_BISTMODE_SHFT                                       0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_ADDR                                              (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000004)
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_PHYS                                              (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000004)
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_OFFS                                              (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_RMSK                                                     0x3
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_POR                                               0x00000000
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_ATTR                                                     0x3
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_BIST_INVERT_RX_BMSK                                      0x2
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_BIST_INVERT_RX_SHFT                                      0x1
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_BIST_INVERT_TX_BMSK                                      0x1
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_BIST_INVERT_TX_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_ADDR                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000008)
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_PHYS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000008)
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_OFFS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_RMSK                                                  0x3f
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_POR                                             0x00000005
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_ADDR, HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_IN)
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_BMSK                                0x20
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_SHFT                                 0x5
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_GATED_CLK_EN_BMSK                                     0x10
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_GATED_CLK_EN_SHFT                                      0x4
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_BMSK                               0x8
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_SHFT                               0x3
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE1_BMSK                                   0x4
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE1_SHFT                                   0x2
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_BMSK                               0x2
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_SHFT                               0x1
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE0_BMSK                                   0x1
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE0_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_ADDR                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_PHYS                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000000c)
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_OFFS                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_RMSK                                               0x3f
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_POR                                          0x00000000
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_ADDR, HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_IN)
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_BMSK                          0x20
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_SHFT                           0x5
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_BMSK                              0x1f
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_SHFT                               0x0

#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_ADDR                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000010)
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_PHYS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000010)
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_OFFS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_RMSK                                                   0x7
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_POR                                             0x00000000
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_ADDR, HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_IN)
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_TX_POST2_EMPH_BMSK                                     0x7
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_TX_POST2_EMPH_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_ADDR                                       (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000014)
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_PHYS                                       (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000014)
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_OFFS                                       (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_RMSK                                             0x3f
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_POR                                        0x00000000
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_POR_RMSK                                   0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_ATTR                                              0x3
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_ADDR, HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_IN)
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_TX_BOOST_LVL_DN_BMSK                             0x38
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_TX_BOOST_LVL_DN_SHFT                              0x3
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_TX_BOOST_LVL_UP_BMSK                              0x7
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_TX_BOOST_LVL_UP_SHFT                              0x0

#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_ADDR                                    (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000018)
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_PHYS                                    (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000018)
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_OFFS                                    (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_RMSK                                           0x7
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_POR                                     0x00000000
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_POR_RMSK                                0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_ATTR                                           0x3
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_ADDR, HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_IN)
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_BMSK                           0x4
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_SHFT                           0x2
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_BMSK                               0x3
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_SHFT                               0x0

#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_ADDR                                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_PHYS                                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000001c)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFS                                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_RMSK                                                     0x3f
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_POR                                                0x00000000
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_ATTR                                                      0x3
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_ADDR, HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_IN)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_TX_DRV_LVL_MUX_BMSK                                      0x20
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_TX_DRV_LVL_MUX_SHFT                                       0x5
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_TX_DRV_LVL_BMSK                                          0x1f
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_TX_DRV_LVL_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_ADDR                                        (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000020)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_PHYS                                        (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000020)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_OFFS                                        (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_RMSK                                               0xf
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_POR                                         0x00000000
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_POR_RMSK                                    0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_ATTR                                               0x3
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_ADDR, HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_IN)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_BMSK                             0xf
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_SHFT                             0x0

#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_ADDR                                           (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000024)
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_PHYS                                           (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000024)
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_OFFS                                           (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_RMSK                                                  0x3
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_POR                                            0x00000001
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_ADDR, HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_IN)
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_BMSK                               0x2
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_SHFT                               0x1
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_RESET_TSYNC_EN_BMSK                                   0x1
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_RESET_TSYNC_EN_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_ADDR                                   (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000028)
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_PHYS                                   (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000028)
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_OFFS                                   (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_RMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_POR                                    0x00000000
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_POR_RMSK                               0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_ATTR                                          0x3
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_ADDR, HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_IN)
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_BOOST_EN_MUX_BMSK                            0x80
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_BOOST_EN_MUX_SHFT                             0x7
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_BOOST_EN_BMSK                                0x40
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_BOOST_EN_SHFT                                 0x6
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_LDO_EN_MUX_BMSK                              0x20
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_LDO_EN_MUX_SHFT                               0x5
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_LDO_EN_BMSK                                  0x10
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_LDO_EN_SHFT                                   0x4
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_BMSK                             0x8
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_SHFT                             0x3
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_STALL_EN_BMSK                                 0x4
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_STALL_EN_SHFT                                 0x2
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_BMSK                               0x2
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_SHFT                               0x1
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_PRE_EN_BMSK                                   0x1
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_PRE_EN_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_ADDR                                                  (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000002c)
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_PHYS                                                  (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000002c)
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_OFFS                                                  (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000002c)
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_RMSK                                                         0x7
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_POR                                                   0x00000000
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_POR_RMSK                                              0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_ATTR                                                         0x3
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_BAND_ADDR, HWIO_PCIE_0_QSERDES_TX_TX_BAND_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_BAND_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_TX_BAND_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TX_BAND_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TX_BAND_IN)
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_TX_BAND_MUX_BMSK                                             0x4
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_TX_BAND_MUX_SHFT                                             0x2
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_TX_BAND_BMSK                                                 0x3
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_TX_BAND_SHFT                                                 0x0

#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_ADDR                                                (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000030)
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_PHYS                                                (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000030)
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_OFFS                                                (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_RMSK                                                       0xf
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_POR                                                 0x00000000
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_ATTR                                                       0x3
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_ADDR, HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_IN)
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_SLEW_CNTL_MUX_BMSK                                         0x8
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_SLEW_CNTL_MUX_SHFT                                         0x3
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_SLEW_CNTL_BMSK                                             0x7
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_SLEW_CNTL_SHFT                                             0x0

#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_ADDR                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000034)
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_PHYS                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000034)
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_OFFS                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_RMSK                                               0x3f
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_POR                                          0x0000003d
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_ADDR, HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_IN)
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_TX_CLKDIV_PHASE_BMSK                               0x30
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_TX_CLKDIV_PHASE_SHFT                                0x4
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_TX_PWM_PHASE_BMSK                                   0xc
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_TX_PWM_PHASE_SHFT                                   0x2
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_SEL_20B_10B_BMSK                                    0x2
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_SEL_20B_10B_SHFT                                    0x1
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_SEL_10B_8B_BMSK                                     0x1
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_SEL_10B_8B_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_ADDR                                                   (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000038)
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_PHYS                                                   (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000038)
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_OFFS                                                   (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_RMSK                                                         0xff
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_POR                                                    0x00000000
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_POR_RMSK                                               0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_ATTR                                                          0x3
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_LPB_EN_ADDR, HWIO_PCIE_0_QSERDES_TX_LPB_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_LPB_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_LPB_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_LPB_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_LPB_EN_IN)
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_PLACEHOLDER_CHAIN_INPUT_BMSK                                 0x80
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_PLACEHOLDER_CHAIN_INPUT_SHFT                                  0x7
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_LINE_LPB_EN_MUX_BMSK                                         0x40
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_LINE_LPB_EN_MUX_SHFT                                          0x6
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_LINE_LPB_EN_BMSK                                             0x20
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_LINE_LPB_EN_SHFT                                              0x5
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_TX_RCLK_LPB_EN_BMSK                                          0x10
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_TX_RCLK_LPB_EN_SHFT                                           0x4
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_SER_LPB_EN_MUX_BMSK                                           0x8
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_SER_LPB_EN_MUX_SHFT                                           0x3
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_SER_LPB_EN_BMSK                                               0x4
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_SER_LPB_EN_SHFT                                               0x2
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_PAR_LPB_EN_BMSK                                               0x2
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_PAR_LPB_EN_SHFT                                               0x1
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_RCLK_LPB_EN_BMSK                                              0x1
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_RCLK_LPB_EN_SHFT                                              0x0

#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_ADDR                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000003c)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_PHYS                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000003c)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_OFFS                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000003c)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_RMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_POR                                          0x00000060
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_ADDR, HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_IN)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_BMSK                          0x80
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_SHFT                           0x7
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_RES_CODE_LANE_TX_BMSK                              0x7f
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_RES_CODE_LANE_TX_SHFT                               0x0

#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_ADDR                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000040)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_PHYS                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000040)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_OFFS                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_RMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_POR                                          0x00000060
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_ADDR, HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_IN)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_BMSK                          0x80
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_SHFT                           0x7
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_RES_CODE_LANE_RX_BMSK                              0x7f
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_RES_CODE_LANE_RX_SHFT                               0x0

#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_ADDR                                  (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000044)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_PHYS                                  (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000044)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_OFFS                                  (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_RMSK                                        0x3f
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_POR                                   0x00000000
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_POR_RMSK                              0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_ATTR                                         0x3
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_ADDR, HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_IN)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_BMSK                0x3f
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_SHFT                 0x0

#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_ADDR                                  (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000048)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_PHYS                                  (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000048)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_OFFS                                  (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000048)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_RMSK                                        0x3f
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_POR                                   0x00000000
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_POR_RMSK                              0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_ATTR                                         0x3
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_ADDR, HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_IN)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_BMSK                0x3f
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_SHFT                 0x0

#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_ADDR                                             (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000004c)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_PHYS                                             (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000004c)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_OFFS                                             (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000004c)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_RMSK                                                   0xff
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_POR                                              0x00000000
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_ADDR, HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_IN)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_PERL_LENGTH1_BMSK                                      0xff
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_PERL_LENGTH1_SHFT                                       0x0

#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_ADDR                                             (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000050)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_PHYS                                             (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000050)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_OFFS                                             (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000050)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_RMSK                                                   0xff
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_POR                                              0x00000000
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_POR_RMSK                                         0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_ATTR                                                    0x3
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_ADDR, HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_IN)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_PERL_LENGTH2_BMSK                                      0xff
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_PERL_LENGTH2_SHFT                                       0x0

#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR                                        (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000054)
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_PHYS                                        (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000054)
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_OFFS                                        (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_RMSK                                              0x3f
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_POR                                         0x00000000
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_POR_RMSK                                    0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_ATTR                                               0x3
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR, HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_IN)
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_BMSK                           0x20
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_SHFT                            0x5
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_BMSK                               0x10
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_SHFT                                0x4
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_BMSK                         0x8
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_SHFT                         0x3
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_BMSK                             0x4
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_SHFT                             0x2
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_BMSK                          0x2
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_SHFT                          0x1
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_BMSK                              0x1
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_SHFT                              0x0

#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_ADDR                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000058)
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_PHYS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000058)
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_OFFS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000058)
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_RMSK                                                   0xf
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_POR                                             0x00000000
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_ADDR, HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_IN)
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_DEBUGBUS_SEL_BMSK                                      0xf
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_DEBUGBUS_SEL_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_ADDR                                      (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000005c)
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_PHYS                                      (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000005c)
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_OFFS                                      (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000005c)
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_RMSK                                            0x3f
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_POR                                       0x00000015
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_POR_RMSK                                  0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_ATTR                                             0x3
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_ADDR, HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_IN)
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_BMSK                    0x20
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_SHFT                     0x5
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_BMSK                        0x10
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_SHFT                         0x4
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_BMSK                             0x8
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_SHFT                             0x3
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_BMSK                                 0x4
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_SHFT                                 0x2
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_BMSK                             0x2
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_SHFT                             0x1
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_BMSK                                 0x1
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_SHFT                                 0x0

#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_ADDR                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000060)
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_PHYS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000060)
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_OFFS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000060)
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_RMSK                                                  0x1f
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_POR                                             0x00000010
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_ADDR, HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_IN)
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_DRVR_EN_BMSK                                          0x10
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_DRVR_EN_SHFT                                           0x4
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_BMSK                                0x8
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_SHFT                                0x3
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_BMSK                                    0x4
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_SHFT                                    0x2
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_BMSK                                0x2
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_SHFT                                0x1
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_BMSK                                    0x1
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_SHFT                                    0x0

#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_ADDR                                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000064)
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_PHYS                                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000064)
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_OFFS                                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000064)
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_RMSK                                                      0xf
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_POR                                                0x00000000
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_ATTR                                                      0x3
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_ADDR, HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_IN)
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE1_MUX_BMSK                                 0x8
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE1_MUX_SHFT                                 0x3
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE1_BMSK                                     0x4
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE1_SHFT                                     0x2
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE0_MUX_BMSK                                 0x2
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE0_MUX_SHFT                                 0x1
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE0_BMSK                                     0x1
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE0_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000068)
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_PHYS                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000068)
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_OFFS                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000068)
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RMSK                                     0x7f
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_POR                                0x00000000
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_POR_RMSK                           0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ATTR                                      0x3
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR, HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IN)
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_BMSK                        0x40
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_SHFT                         0x6
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_BMSK                            0x30
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_SHFT                             0x4
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_BMSK                          0x8
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_SHFT                          0x3
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_BMSK                              0x4
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_SHFT                              0x2
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_BMSK                       0x2
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_SHFT                       0x1
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_BMSK                           0x1
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_SHFT                           0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_ADDR                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000006c)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_PHYS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000006c)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_OFFS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000006c)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_POR                                             0x000000aa
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_BIST_PATTERN1_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_BIST_PATTERN1_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_ADDR                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000070)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_PHYS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000070)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_OFFS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000070)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_POR                                             0x000000aa
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_BIST_PATTERN2_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_BIST_PATTERN2_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_ADDR                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000074)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_PHYS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000074)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_OFFS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000074)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_POR                                             0x000000aa
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_BIST_PATTERN3_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_BIST_PATTERN3_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_ADDR                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000078)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_PHYS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000078)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_OFFS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000078)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_POR                                             0x000000aa
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_BIST_PATTERN4_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_BIST_PATTERN4_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_ADDR                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000007c)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_PHYS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000007c)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_OFFS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000007c)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_POR                                             0x000000aa
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_BIST_PATTERN5_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_BIST_PATTERN5_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_ADDR                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000080)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_PHYS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000080)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_OFFS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000080)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_POR                                             0x000000aa
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_BIST_PATTERN6_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_BIST_PATTERN6_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_ADDR                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000084)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_PHYS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000084)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_OFFS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000084)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_POR                                             0x000000aa
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_BIST_PATTERN7_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_BIST_PATTERN7_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_ADDR                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000088)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_PHYS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000088)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_OFFS                                            (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000088)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_POR                                             0x000000aa
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_POR_RMSK                                        0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_ATTR                                                   0x3
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_BIST_PATTERN8_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_BIST_PATTERN8_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_ADDR                                              (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000008c)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_PHYS                                              (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000008c)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_OFFS                                              (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000008c)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_RMSK                                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_POR                                               0x000000c6
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_ATTR                                                     0x3
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_ADDR, HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_IN)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_LANE_MODE1_BMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_LANE_MODE1_SHFT                                          0x0

#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_ADDR                                              (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000090)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_PHYS                                              (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000090)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_OFFS                                              (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000090)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_RMSK                                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_POR                                               0x00000000
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_ATTR                                                     0x3
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_ADDR, HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_IN)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_LANE_MODE2_BMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_LANE_MODE2_SHFT                                          0x0

#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_ADDR                                              (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000094)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_PHYS                                              (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000094)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_OFFS                                              (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000094)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_RMSK                                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_POR                                               0x00000000
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_ATTR                                                     0x3
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_ADDR, HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_IN)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_LANE_MODE3_BMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_LANE_MODE3_SHFT                                          0x0

#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_ADDR                                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000098)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_PHYS                                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000098)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_OFFS                                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000098)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_RMSK                                                       0xff
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_POR                                                  0x00000000
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_POR_RMSK                                             0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_ATTR                                                        0x3
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_ADDR, HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_IN)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_ATB_SEL1_BMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_ATB_SEL1_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_ADDR                                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000009c)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_PHYS                                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000009c)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_OFFS                                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000009c)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_RMSK                                                        0x1
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_POR                                                  0x00000000
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_POR_RMSK                                             0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_ATTR                                                        0x3
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_ADDR, HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_IN)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_ATB_SEL2_BMSK                                               0x1
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_ATB_SEL2_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_ADDR                                           (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000a0)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_PHYS                                           (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000a0)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_OFFS                                           (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000a0)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_RMSK                                                  0xf
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_POR                                            0x00000000
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_POR_RMSK                                       0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_ATTR                                                  0x3
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_ADDR, HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_IN)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_RCV_DET_LVL_MUX_BMSK                                  0x8
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_RCV_DET_LVL_MUX_SHFT                                  0x3
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_RCV_DET_LVL_BMSK                                      0x7
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_RCV_DET_LVL_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_ADDR                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000a4)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_PHYS                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000a4)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_OFFS                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000a4)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_RMSK                                               0x3f
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_POR                                          0x00000000
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_ADDR, HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_IN)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_RCV_DET_LVL_2_BMSK                                 0x38
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_RCV_DET_LVL_2_SHFT                                  0x3
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_RCV_DET_LVL_1_BMSK                                  0x7
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_RCV_DET_LVL_1_SHFT                                  0x0

#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_ADDR                                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000a8)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_PHYS                                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000a8)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_OFFS                                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000a8)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_RMSK                                                     0xff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_POR                                                0x000000a5
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_ATTR                                                      0x3
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_ADDR, HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_IN)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_PRBS_SEED1_BMSK                                          0xff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_PRBS_SEED1_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_ADDR                                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000ac)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_PHYS                                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000ac)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_OFFS                                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000ac)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_RMSK                                                     0xff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_POR                                                0x0000005a
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_ATTR                                                      0x3
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_ADDR, HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_IN)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_PRBS_SEED2_BMSK                                          0xff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_PRBS_SEED2_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_ADDR                                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000b0)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_PHYS                                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000b0)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_OFFS                                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000b0)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_RMSK                                                     0xff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_POR                                                0x0000007f
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_ATTR                                                      0x3
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_ADDR, HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_IN)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_PRBS_SEED3_BMSK                                          0xff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_PRBS_SEED3_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_ADDR                                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000b4)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_PHYS                                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000b4)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_OFFS                                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000b4)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_RMSK                                                     0xff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_POR                                                0x00000013
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_POR_RMSK                                           0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_ATTR                                                      0x3
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_ADDR, HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_IN)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_PRBS_SEED4_BMSK                                          0xff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_PRBS_SEED4_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_ADDR                                                (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000b8)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_PHYS                                                (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000b8)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_OFFS                                                (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000b8)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_RMSK                                                      0x7f
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_POR                                                 0x00000000
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_POR_RMSK                                            0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_ATTR                                                       0x3
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RESET_GEN_ADDR, HWIO_PCIE_0_QSERDES_TX_RESET_GEN_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RESET_GEN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_RESET_GEN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_RESET_GEN_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_RESET_GEN_IN)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_RESET_GEN_BMSK                                            0x7f
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_RESET_GEN_SHFT                                             0x0

#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_ADDR                                          (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000bc)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_PHYS                                          (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000bc)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_OFFS                                          (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000bc)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_RMSK                                                 0x3
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_POR                                           0x00000000
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_POR_RMSK                                      0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_ATTR                                                 0x3
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_ADDR, HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_IN)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_TSYNC_MUX_BMSK                                       0x2
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_TSYNC_MUX_SHFT                                       0x1
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_RSYNC_MUX_BMSK                                       0x1
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_RSYNC_MUX_SHFT                                       0x0

#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000c0)
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_PHYS                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000c0)
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_OFFS                                         (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000c0)
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_RMSK                                                0x3
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_POR                                          0x00000000
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_POR_RMSK                                     0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_ATTR                                                0x3
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR, HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_IN)
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_EMP_EN_MUX_BMSK                                     0x2
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_EMP_EN_MUX_SHFT                                     0x1
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_EMP_EN_BMSK                                         0x1
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_EMP_EN_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_ADDR                                        (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000c4)
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_PHYS                                        (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000c4)
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_OFFS                                        (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000c4)
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_RMSK                                               0xf
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_POR                                         0x00000000
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_POR_RMSK                                    0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_ATTR                                               0x3
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_ADDR, HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_IN)
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_TXINTERFACE_MODE_BMSK                              0xf
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_TXINTERFACE_MODE_SHFT                              0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_ADDR                                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000c8)
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_PHYS                                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000c8)
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_OFFS                                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000c8)
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_RMSK                                                       0x3f
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_POR                                                  0x00000004
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_POR_RMSK                                             0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_ATTR                                                        0x3
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_TX_PWM_GEAR_MUX_BMSK                                       0x20
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_TX_PWM_GEAR_MUX_SHFT                                        0x5
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_TX_PWM_GEAR_BMSK                                           0x1c
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_TX_PWM_GEAR_SHFT                                            0x2
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_TX_PWM_EN_MUX_BMSK                                          0x2
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_TX_PWM_EN_MUX_SHFT                                          0x1
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_TX_PWM_EN_BMSK                                              0x1
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_TX_PWM_EN_SHFT                                              0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_ADDR                                      (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000cc)
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_PHYS                                      (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000cc)
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_OFFS                                      (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000cc)
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_RMSK                                             0x3
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_POR                                       0x00000000
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_POR_RMSK                                  0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_ATTR                                             0x3
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_TX_PWM_NDATA_MUX_BMSK                            0x2
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_TX_PWM_NDATA_MUX_SHFT                            0x1
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_TX_PWM_NDATA_BMSK                                0x1
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_TX_PWM_NDATA_SHFT                                0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_ADDR                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000d0)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_PHYS                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000d0)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_OFFS                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000d0)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_RMSK                                       0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_POR                                  0x00000006
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_POR_RMSK                             0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_ATTR                                        0x3
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_TX_PWM_DIVGEAR1_BMSK                       0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_TX_PWM_DIVGEAR1_SHFT                        0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_ADDR                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000d4)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_PHYS                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000d4)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_OFFS                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000d4)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_RMSK                                       0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_POR                                  0x00000003
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_POR_RMSK                             0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_ATTR                                        0x3
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_TX_PWM_DIVGEAR2_BMSK                       0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_TX_PWM_DIVGEAR2_SHFT                        0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_ADDR                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000d8)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_PHYS                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000d8)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_OFFS                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000d8)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_RMSK                                       0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_POR                                  0x00000001
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_POR_RMSK                             0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_ATTR                                        0x3
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_TX_PWM_DIVGEAR3_BMSK                       0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_TX_PWM_DIVGEAR3_SHFT                        0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_ADDR                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000dc)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_PHYS                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000dc)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_OFFS                                 (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000dc)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_RMSK                                       0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_POR                                  0x00000000
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_POR_RMSK                             0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_ATTR                                        0x3
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_TX_PWM_DIVGEAR4_BMSK                       0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_TX_PWM_DIVGEAR4_SHFT                        0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_ADDR                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000e0)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_PHYS                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000e0)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_OFFS                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000e0)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_RMSK                                     0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_POR                                0x00000016
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_POR_RMSK                           0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_ATTR                                      0x3
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_TX_PWM_DIVGEAR1A_BMSK                    0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_TX_PWM_DIVGEAR1A_SHFT                     0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_ADDR                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000e4)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_PHYS                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000e4)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_OFFS                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000e4)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_RMSK                                     0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_POR                                0x0000000a
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_POR_RMSK                           0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_ATTR                                      0x3
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_TX_PWM_DIVGEAR2A_BMSK                    0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_TX_PWM_DIVGEAR2A_SHFT                     0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_ADDR                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000e8)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_PHYS                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000e8)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_OFFS                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000e8)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_RMSK                                     0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_POR                                0x00000005
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_POR_RMSK                           0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_ATTR                                      0x3
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_TX_PWM_DIVGEAR3A_BMSK                    0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_TX_PWM_DIVGEAR3A_SHFT                     0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_ADDR                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000ec)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_PHYS                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000ec)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_OFFS                               (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000ec)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_RMSK                                     0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_POR                                0x00000002
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_POR_RMSK                           0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_ATTR                                      0x3
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_TX_PWM_DIVGEAR4A_BMSK                    0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_TX_PWM_DIVGEAR4A_SHFT                     0x0

#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_ADDR                                              (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000f0)
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_PHYS                                              (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000f0)
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_OFFS                                              (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000f0)
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_RMSK                                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_POR                                               0x00000000
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_ATTR                                                     0x3
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_ADDR, HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_IN)
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_VMODE_CTRL1_BMSK                                        0xff
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_VMODE_CTRL1_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ADDR                                     (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000f4)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_PHYS                                     (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000f4)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_OFFS                                     (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000f4)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_RMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_POR                                      0x00000000
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_POR_RMSK                                 0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ATTR                                            0x3
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ADDR, HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_OUT(v)      \
        hsu_out_dword(HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                  0xff
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                   0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_ADDR                                              (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000f8)
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_PHYS                                              (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000f8)
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_OFFS                                              (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000f8)
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_RMSK                                                     0xf
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_POR                                               0x00000000
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_POR_RMSK                                          0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_ATTR                                                     0x1
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_PLACEHOLDER_CHAIN_OUTPUT_BMSK                            0x8
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_PLACEHOLDER_CHAIN_OUTPUT_SHFT                            0x3
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_BIST_STATUS_RO_BMSK                                      0x7
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_BIST_STATUS_RO_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_ADDR                                        (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000fc)
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_PHYS                                        (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000fc)
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_OFFS                                        (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000fc)
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_RMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_POR                                         0x00000000
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_POR_RMSK                                    0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_ATTR                                               0x1
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_BMSK                     0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_SHFT                      0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_ADDR                                        (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000100)
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_PHYS                                        (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000100)
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_OFFS                                        (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000100)
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_RMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_POR                                         0x00000000
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_POR_RMSK                                    0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_ATTR                                               0x1
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_BMSK                     0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_SHFT                      0x0

#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_ADDR                                   (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000104)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_PHYS                                   (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000104)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_OFFS                                   (PCIE_0_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000104)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_RMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_POR                                    0x00000000
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_POR_RMSK                               0xffffffff
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_ATTR                                          0x1
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_ADDR, HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                  0xff
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                   0x0

/*----------------------------------------------------------------------------
 * MODULE: QUSB2PHY_CM_QUSB2PHY_1PORT
 *--------------------------------------------------------------------------*/

#define QUSB2PHY_CM_QUSB2PHY_1PORT_REG_BASE (USB3PHY_AHB2PHY_BASE      + 0x00001000)
#define QUSB2PHY_CM_QUSB2PHY_1PORT_REG_BASE_PHYS (USB3PHY_AHB2PHY_BASE_PHYS + 0x00001000)
#define QUSB2PHY_CM_QUSB2PHY_1PORT_REG_BASE_OFFS 0x00001000

/*----------------------------------------------------------------------------
 * MODULE: QUSB2PHY_QUSB2PHY_DIG
 *--------------------------------------------------------------------------*/

#define QUSB2PHY_QUSB2PHY_DIG_REG_BASE                                            (USB3PHY_AHB2PHY_BASE      + 0x00001200)
#define QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS                                       (USB3PHY_AHB2PHY_BASE_PHYS + 0x00001200)
#define QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS                                       0x00001200

#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_ADDR                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000000)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_PHYS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000000)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_OFFS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000000)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_POR_RMSK                              0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_ATTR                                         0x1
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_ADDR, HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_STEP_7_0_BMSK                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID0_STEP_7_0_SHFT                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_ADDR                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000004)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_PHYS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000004)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_OFFS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000004)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_POR_RMSK                              0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_ATTR                                         0x1
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_STEP_15_8_BMSK                              0xff
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID1_STEP_15_8_SHFT                               0x0

#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_ADDR                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000008)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_PHYS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000008)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_OFFS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000008)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_POR_RMSK                              0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_ATTR                                         0x1
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_MINOR_7_0_BMSK                              0xff
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID2_MINOR_7_0_SHFT                               0x0

#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_ADDR                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x0000000c)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_PHYS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x0000000c)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_OFFS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x0000000c)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_POR                                   0x00000020
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_POR_RMSK                              0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_ATTR                                         0x1
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_ADDR, HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_MAJOR_BMSK                                  0xf0
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_MAJOR_SHFT                                   0x4
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_MINOR_11_8_BMSK                              0xf
#define HWIO_QUSB2PHY_QUSB2PHY_REVISION_ID3_MINOR_11_8_SHFT                              0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_ADDR                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000010)
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_PHYS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000010)
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_OFFS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000010)
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_RMSK                                           0x7f
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_POR                                      0x00000023
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_POR_RMSK                                 0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_ATTR                                            0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_R1K_INT_SEL_BMSK                               0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_R1K_INT_SEL_SHFT                                0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_VREF_SUPPLY_TRIM_BMSK                          0x30
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_VREF_SUPPLY_TRIM_SHFT                           0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_SEL_VREF_BMSK                                   0xc
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_SEL_VREF_SHFT                                   0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_CLAMP_N_EN_BMSK                                 0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_CLAMP_N_EN_SHFT                                 0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_POWER_DOWN_BMSK                                 0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL1_POWER_DOWN_SHFT                                 0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_ADDR                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000014)
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_PHYS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000014)
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_OFFS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000014)
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_RMSK                                           0x7f
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_POR                                      0x00000021
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_POR_RMSK                                 0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_ATTR                                            0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_AUTO_PLL_EN_CNT_BMSK                           0x60
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_AUTO_PLL_EN_CNT_SHFT                            0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_FORCED_PLL_EN_BMSK                             0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_FORCED_PLL_EN_SHFT                              0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_FORCED_PLL_BIAS_EN_BMSK                         0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_FORCED_PLL_BIAS_EN_SHFT                         0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_FORCED_R1K_EN_BMSK                              0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_FORCED_R1K_EN_SHFT                              0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_FORCED_CREF_EN_BMSK                             0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_FORCED_CREF_EN_SHFT                             0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_USE_AUTO_PWRUP_BMSK                             0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PWR_CTRL2_USE_AUTO_PWRUP_SHFT                             0x0

#define HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_ADDR                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000018)
#define HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_PHYS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000018)
#define HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_OFFS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000018)
#define HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_POR                                   0x00000058
#define HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_POR_RMSK                              0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_ATTR                                         0x3
#define HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_ADDR, HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_USE_FORCED_RESCODE_BMSK                     0x80
#define HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_USE_FORCED_RESCODE_SHFT                      0x7
#define HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_FORCED_RESCODE_BMSK                         0x7f
#define HWIO_QUSB2PHY_QUSB2PHY_RESCODE_CTRL_FORCED_RESCODE_SHFT                          0x0

#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_ADDR                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x0000001c)
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_PHYS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x0000001c)
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_OFFS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x0000001c)
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_RMSK                                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_POR                                      0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_POR_RMSK                                 0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_ATTR                                            0x3
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_FORCED_IMP_CODE_BMSK                           0xf0
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_FORCED_IMP_CODE_SHFT                            0x4
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_IMP_MODE_BMSK                                   0xc
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_IMP_MODE_SHFT                                   0x2
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_IMP_REDUCTION_BMSK                              0x3
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL1_IMP_REDUCTION_SHFT                              0x0

#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_ADDR                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000020)
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_PHYS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000020)
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_OFFS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000020)
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_RMSK                                           0x1f
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_POR                                      0x0000000b
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_POR_RMSK                                 0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_ATTR                                            0x3
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_IMP_RES_OFFSET_BMSK                            0x18
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_IMP_RES_OFFSET_SHFT                             0x3
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_IMP_RES_SLOPE_BMSK                              0x7
#define HWIO_QUSB2PHY_QUSB2PHY_IMP_CTRL2_IMP_RES_SLOPE_SHFT                              0x0

#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_ADDR                                      (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000024)
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_PHYS                                      (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000024)
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_OFFS                                      (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000024)
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_RMSK                                            0x3f
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_POR                                       0x00000010
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_POR_RMSK                                  0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_ATTR                                             0x3
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_USE_FORCED_SQ_BMSK                              0x20
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_USE_FORCED_SQ_SHFT                               0x5
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_FORCED_SQ_CAL_CODE_0_BMSK                       0x1f
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL1_FORCED_SQ_CAL_CODE_0_SHFT                        0x0

#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_ADDR                                      (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000028)
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_PHYS                                      (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000028)
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_OFFS                                      (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000028)
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_RMSK                                            0xff
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_POR                                       0x00000010
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_POR_RMSK                                  0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_ATTR                                             0x3
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_FORCED_SQ_EN_BMSK                               0x80
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_FORCED_SQ_EN_SHFT                                0x7
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_FORCED_SQ_RUN_BMSK                              0x40
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_FORCED_SQ_RUN_SHFT                               0x6
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_FORCED_SQ_CAL_BMSK                              0x20
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_FORCED_SQ_CAL_SHFT                               0x5
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_FORCED_SQ_CAL_CODE_1_BMSK                       0x1f
#define HWIO_QUSB2PHY_QUSB2PHY_SQ_CTRL2_FORCED_SQ_CAL_CODE_1_SHFT                        0x0

#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_ADDR                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x0000002c)
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_PHYS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x0000002c)
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_OFFS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x0000002c)
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_RMSK                                           0x1f
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_POR                                      0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_POR_RMSK                                 0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_ATTR                                            0x3
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_ADDR, HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_DMSE_INTR_HIGH_SEL_BMSK                        0x10
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_DMSE_INTR_HIGH_SEL_SHFT                         0x4
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_DPSE_INTR_HIGH_SEL_BMSK                         0x8
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_DPSE_INTR_HIGH_SEL_SHFT                         0x3
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_CHG_DET_INTR_EN_BMSK                            0x4
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_CHG_DET_INTR_EN_SHFT                            0x2
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_DMSE_INTR_EN_BMSK                               0x2
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_DMSE_INTR_EN_SHFT                               0x1
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_DPSE_INTR_EN_BMSK                               0x1
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_CTRL_DPSE_INTR_EN_SHFT                               0x0

#define HWIO_QUSB2PHY_QUSB2PHY_INTR_STAT_ADDR                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000030)
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_STAT_PHYS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000030)
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_STAT_OFFS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000030)
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_STAT_RMSK                                            0x7
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_STAT_POR                                      0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_STAT_POR_RMSK                                 0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_STAT_ATTR                                            0x1
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_STAT_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_INTR_STAT_ADDR, HWIO_QUSB2PHY_QUSB2PHY_INTR_STAT_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_STAT_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_INTR_STAT_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_STAT_CHG_DET_INTERRUPT_BMSK                          0x4
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_STAT_CHG_DET_INTERRUPT_SHFT                          0x2
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_STAT_DMSE_INTERRUPT_BMSK                             0x2
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_STAT_DMSE_INTERRUPT_SHFT                             0x1
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_STAT_DPSE_INTERRUPT_BMSK                             0x1
#define HWIO_QUSB2PHY_QUSB2PHY_INTR_STAT_DPSE_INTERRUPT_SHFT                             0x0

#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_ADDR                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000034)
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_PHYS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000034)
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_OFFS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000034)
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_RMSK                                           0x7f
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_POR                                      0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_POR_RMSK                                 0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_ATTR                                            0x3
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_VDAT_COMP_SEL_DP_BMSK                          0x40
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_VDAT_COMP_SEL_DP_SHFT                           0x6
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_VDAT_COMP_EN_BMSK                              0x20
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_VDAT_COMP_EN_SHFT                               0x5
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_VDM_SRC_EN_BMSK                                0x10
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_VDM_SRC_EN_SHFT                                 0x4
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_IDP_SRC_EN_BMSK                                 0x8
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_IDP_SRC_EN_SHFT                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_VDP_SRC_EN_BMSK                                 0x4
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_VDP_SRC_EN_SHFT                                 0x2
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_IDP_SINK_EN_BMSK                                0x2
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_IDP_SINK_EN_SHFT                                0x1
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_IDM_SINK_EN_BMSK                                0x1
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL1_IDM_SINK_EN_SHFT                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_ADDR                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000038)
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_PHYS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000038)
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_OFFS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000038)
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_RMSK                                           0x3f
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_POR                                      0x00000030
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_POR_RMSK                                 0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_ATTR                                            0x3
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_RPUP_LOW_EN_BMSK                               0x20
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_RPUP_LOW_EN_SHFT                                0x5
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_RPUM_LOW_EN_BMSK                               0x10
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_RPUM_LOW_EN_SHFT                                0x4
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_RDP_UP_EN_BMSK                                  0x8
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_RDP_UP_EN_SHFT                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_RDP_DWN_EN_BMSK                                 0x4
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_RDP_DWN_EN_SHFT                                 0x2
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_RDM_UP_EN_BMSK                                  0x2
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_RDM_UP_EN_SHFT                                  0x1
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_RDM_DWN_EN_BMSK                                 0x1
#define HWIO_QUSB2PHY_QUSB2PHY_CHG_CTRL2_RDM_DWN_EN_SHFT                                 0x0

#define HWIO_QUSB2PHY_QUSB2PHY_TUNE1_ADDR                                         (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x0000003c)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE1_PHYS                                         (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x0000003c)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE1_OFFS                                         (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x0000003c)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE1_RMSK                                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE1_POR                                          0x000000a5
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE1_POR_RMSK                                     0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE1_ATTR                                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_TUNE1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_TUNE1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_TUNE1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_TUNE1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_TUNE1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_TUNE1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE1_HSTX_TRIM_BMSK                                     0xf0
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE1_HSTX_TRIM_SHFT                                      0x4
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE1_HSTX_SR_BMSK                                        0xc
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE1_HSTX_SR_SHFT                                        0x2
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE1_HSTX_SR_BIAS_BMSK                                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE1_HSTX_SR_BIAS_SHFT                                   0x0

#define HWIO_QUSB2PHY_QUSB2PHY_TUNE2_ADDR                                         (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000040)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE2_PHYS                                         (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000040)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE2_OFFS                                         (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000040)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE2_RMSK                                               0x1f
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE2_POR                                          0x00000008
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE2_POR_RMSK                                     0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE2_ATTR                                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_TUNE2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_TUNE2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_TUNE2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_TUNE2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_TUNE2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_TUNE2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE2_SEL_EMPH_HALF_WIDTH_BMSK                           0x10
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE2_SEL_EMPH_HALF_WIDTH_SHFT                            0x4
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE2_EN_EMPHASIS_BMSK                                    0xc
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE2_EN_EMPHASIS_SHFT                                    0x2
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE2_HS_DISCON_TRIM_BMSK                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE2_HS_DISCON_TRIM_SHFT                                 0x0

#define HWIO_QUSB2PHY_QUSB2PHY_TUNE3_ADDR                                         (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000044)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE3_PHYS                                         (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000044)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE3_OFFS                                         (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000044)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE3_RMSK                                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE3_POR                                          0x000000ca
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE3_POR_RMSK                                     0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE3_ATTR                                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE3_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_TUNE3_ADDR, HWIO_QUSB2PHY_QUSB2PHY_TUNE3_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE3_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_TUNE3_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE3_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_TUNE3_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_TUNE3_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_TUNE3_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE3_CDR_WIDE_BMSK                                      0x80
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE3_CDR_WIDE_SHFT                                       0x7
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE3_CDR_PULSE_SMPL_BMSK                                0x40
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE3_CDR_PULSE_SMPL_SHFT                                 0x6
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE3_TX2RX_DLY_BMSK                                     0x3f
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE3_TX2RX_DLY_SHFT                                      0x0

#define HWIO_QUSB2PHY_QUSB2PHY_TUNE4_ADDR                                         (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000048)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE4_PHYS                                         (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000048)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE4_OFFS                                         (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000048)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE4_RMSK                                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE4_POR                                          0x00000004
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE4_POR_RMSK                                     0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE4_ATTR                                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE4_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_TUNE4_ADDR, HWIO_QUSB2PHY_QUSB2PHY_TUNE4_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE4_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_TUNE4_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE4_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_TUNE4_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_TUNE4_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_TUNE4_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE4_HANDOFF_PHSEL_BMSK                                 0xe0
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE4_HANDOFF_PHSEL_SHFT                                  0x5
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE4_FORCE_HSRX_ALWAYS_ON_BMSK                          0x10
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE4_FORCE_HSRX_ALWAYS_ON_SHFT                           0x4
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE4_SQ_FILTER_DIS_BMSK                                  0x8
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE4_SQ_FILTER_DIS_SHFT                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE4_SQ_LEVEL_BMSK                                       0x7
#define HWIO_QUSB2PHY_QUSB2PHY_TUNE4_SQ_LEVEL_SHFT                                       0x0

#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_ADDR                                         (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x0000004c)
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_PHYS                                         (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x0000004c)
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_OFFS                                         (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x0000004c)
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_RMSK                                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_POR                                          0x00000090
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_POR_RMSK                                     0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_ATTR                                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_TEST1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_TEST1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_TEST1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_TEST1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_TEST1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_TEST1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_CDR_TIMING_SEL_BMSK                                0xc0
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_CDR_TIMING_SEL_SHFT                                 0x6
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_CLK480_BYPASS_EN_BMSK                              0x20
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_CLK480_BYPASS_EN_SHFT                               0x5
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_CLK480_RX_OUTCTRL_BMSK                             0x10
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_CLK480_RX_OUTCTRL_SHFT                              0x4
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_FORCED_PLL_LOCK_BMSK                                0x8
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_FORCED_PLL_LOCK_SHFT                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_USE_FORCED_PLL_LOCK_BMSK                            0x4
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_USE_FORCED_PLL_LOCK_SHFT                            0x2
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_HS_FAST_DISCON_BMSK                                 0x2
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_HS_FAST_DISCON_SHFT                                 0x1
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_AUTORESUME_BMSK                                     0x1
#define HWIO_QUSB2PHY_QUSB2PHY_TEST1_AUTORESUME_SHFT                                     0x0

#define HWIO_QUSB2PHY_QUSB2PHY_TEST2_ADDR                                         (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000050)
#define HWIO_QUSB2PHY_QUSB2PHY_TEST2_PHYS                                         (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000050)
#define HWIO_QUSB2PHY_QUSB2PHY_TEST2_OFFS                                         (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000050)
#define HWIO_QUSB2PHY_QUSB2PHY_TEST2_RMSK                                                0xf
#define HWIO_QUSB2PHY_QUSB2PHY_TEST2_POR                                          0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_TEST2_POR_RMSK                                     0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_TEST2_ATTR                                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_TEST2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_TEST2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_TEST2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_TEST2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_TEST2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_TEST2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_TEST2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_TEST2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_TEST2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_TEST2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_TEST2_RXTEST_EN_BMSK                                      0x8
#define HWIO_QUSB2PHY_QUSB2PHY_TEST2_RXTEST_EN_SHFT                                      0x3
#define HWIO_QUSB2PHY_QUSB2PHY_TEST2_BIST_RUN_BMSK                                       0x4
#define HWIO_QUSB2PHY_QUSB2PHY_TEST2_BIST_RUN_SHFT                                       0x2
#define HWIO_QUSB2PHY_QUSB2PHY_TEST2_BIST_EN_BMSK                                        0x2
#define HWIO_QUSB2PHY_QUSB2PHY_TEST2_BIST_EN_SHFT                                        0x1
#define HWIO_QUSB2PHY_QUSB2PHY_TEST2_BIST_MODE_BMSK                                      0x1
#define HWIO_QUSB2PHY_QUSB2PHY_TEST2_BIST_MODE_SHFT                                      0x0

#define HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_ADDR                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000054)
#define HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_PHYS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000054)
#define HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_OFFS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000054)
#define HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_RMSK                                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_POR                                      0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_POR_RMSK                                 0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_ATTR                                            0x1
#define HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_ADDR, HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_BIST_PRBS_ERR_CNT_BMSK                         0xf0
#define HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_BIST_PRBS_ERR_CNT_SHFT                          0x4
#define HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_BIST_PRBS_SYNC_BMSK                             0x8
#define HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_BIST_PRBS_SYNC_SHFT                             0x3
#define HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_BIST_PRBS_CDR_PASS_BMSK                         0x4
#define HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_BIST_PRBS_CDR_PASS_SHFT                         0x2
#define HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_BIST_FIXD_PASS_BMSK                             0x2
#define HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_BIST_FIXD_PASS_SHFT                             0x1
#define HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_BIST_FIXD_DONE_BMSK                             0x1
#define HWIO_QUSB2PHY_QUSB2PHY_BIST_STAT_BIST_FIXD_DONE_SHFT                             0x0

#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL1_ADDR                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000058)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL1_PHYS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000058)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL1_OFFS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000058)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL1_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL1_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL1_POR_RMSK                              0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL1_ATTR                                         0x3
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL1_RXTEST_PKT_VALUE_7_0_BMSK                   0xff
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL1_RXTEST_PKT_VALUE_7_0_SHFT                    0x0

#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL2_ADDR                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x0000005c)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL2_PHYS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x0000005c)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL2_OFFS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x0000005c)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL2_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL2_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL2_POR_RMSK                              0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL2_ATTR                                         0x3
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL2_RXTEST_PKT_VALUE_15_8_BMSK                  0xff
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL2_RXTEST_PKT_VALUE_15_8_SHFT                   0x0

#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL3_ADDR                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000060)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL3_PHYS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000060)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL3_OFFS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000060)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL3_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL3_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL3_POR_RMSK                              0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL3_ATTR                                         0x3
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL3_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL3_ADDR, HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL3_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL3_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL3_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL3_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL3_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL3_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL3_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL3_RXTEST_PKT_VALUE_23_16_BMSK                 0xff
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_CTRL3_RXTEST_PKT_VALUE_23_16_SHFT                  0x0

#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT1_ADDR                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000064)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT1_PHYS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000064)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT1_OFFS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000064)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT1_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT1_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT1_POR_RMSK                              0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT1_ATTR                                         0x1
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT1_RXTEST_PKT_STORED_7_0_BMSK                  0xff
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT1_RXTEST_PKT_STORED_7_0_SHFT                   0x0

#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT2_ADDR                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000068)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT2_PHYS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000068)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT2_OFFS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000068)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT2_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT2_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT2_POR_RMSK                              0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT2_ATTR                                         0x1
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT2_RXTEST_PKT_STORED_15_8_BMSK                 0xff
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT2_RXTEST_PKT_STORED_15_8_SHFT                  0x0

#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT3_ADDR                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x0000006c)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT3_PHYS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x0000006c)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT3_OFFS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x0000006c)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT3_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT3_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT3_POR_RMSK                              0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT3_ATTR                                         0x1
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT3_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT3_ADDR, HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT3_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT3_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT3_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT3_RXTEST_PKT_STORED_23_16_BMSK                0xff
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT3_RXTEST_PKT_STORED_23_16_SHFT                 0x0

#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_ADDR                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000070)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_PHYS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000070)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_OFFS                                  (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000070)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_RMSK                                         0xf
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_POR                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_POR_RMSK                              0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_ATTR                                         0x1
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_ADDR, HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_RXTEST_FATAL_ERR_BMSK                        0x8
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_RXTEST_FATAL_ERR_SHFT                        0x3
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_RXTEST_TIMEOUT_BMSK                          0x4
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_RXTEST_TIMEOUT_SHFT                          0x2
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_RXTEST_ALL_BAD_BMSK                          0x2
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_RXTEST_ALL_BAD_SHFT                          0x1
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_RXTEST_ALL_GOOD_BMSK                         0x1
#define HWIO_QUSB2PHY_QUSB2PHY_RXTEST_STAT4_RXTEST_ALL_GOOD_SHFT                         0x0

#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_ADDR                                   (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000074)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_PHYS                                   (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000074)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_OFFS                                   (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000074)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_RMSK                                         0x7f
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_POR                                    0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_POR_RMSK                               0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_ATTR                                          0x3
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_CLK_TEST_SEL_BMSK                            0x60
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_CLK_TEST_SEL_SHFT                             0x5
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_CLK_TEST_EN_BMSK                             0x10
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_CLK_TEST_EN_SHFT                              0x4
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_ANALOG_TEST_SEL_BMSK                          0xf
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL1_ANALOG_TEST_SEL_SHFT                          0x0

#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_ADDR                                   (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000078)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_PHYS                                   (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000078)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_OFFS                                   (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000078)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_RMSK                                         0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_POR                                    0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_POR_RMSK                               0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_ATTR                                          0x3
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_USE_FORCED_UTMI4AFE_BMSK                     0x80
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_USE_FORCED_UTMI4AFE_SHFT                      0x7
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_DEBUG_BUS_SEL_BMSK                           0x70
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_DEBUG_BUS_SEL_SHFT                            0x4
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_VSTATUS_SEL_BMSK                              0xf
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL2_VSTATUS_SEL_SHFT                              0x0

#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_ADDR                                   (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x0000007c)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_PHYS                                   (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x0000007c)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_OFFS                                   (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x0000007c)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_RMSK                                         0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_POR                                    0x00000040
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_POR_RMSK                               0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_ATTR                                          0x3
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_ADDR, HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_FORCED_UTMI_SUSPEND_N_BMSK                   0x80
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_FORCED_UTMI_SUSPEND_N_SHFT                    0x7
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_FORCED_UTMI_TERM_SELECT_BMSK                 0x40
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_FORCED_UTMI_TERM_SELECT_SHFT                  0x6
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_FORCED_UTMI_XCVR_SELECT_BMSK                 0x30
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_FORCED_UTMI_XCVR_SELECT_SHFT                  0x4
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_FORCED_UTMI_OP_MODE_BMSK                      0xc
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_FORCED_UTMI_OP_MODE_SHFT                      0x2
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_USE_FORCED_UTMI_SUSPEND_BMSK                  0x2
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_USE_FORCED_UTMI_SUSPEND_SHFT                  0x1
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_USE_FORCED_UTMI_BMSK                          0x1
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL3_USE_FORCED_UTMI_SHFT                          0x0

#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_ADDR                                   (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000080)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_PHYS                                   (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000080)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_OFFS                                   (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000080)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_RMSK                                          0xf
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_POR                                    0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_POR_RMSK                               0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_ATTR                                          0x3
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_ADDR, HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_FORCED_UTMI_DMPULLDOWN_BMSK                   0x8
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_FORCED_UTMI_DMPULLDOWN_SHFT                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_FORCED_UTMI_DPPULLDOWN_BMSK                   0x4
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_FORCED_UTMI_DPPULLDOWN_SHFT                   0x2
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_FORCED_UTMI_TX_VALID_BMSK                     0x2
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_FORCED_UTMI_TX_VALID_SHFT                     0x1
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_FORCED_UTMI_RESET_BMSK                        0x1
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL4_FORCED_UTMI_RESET_SHFT                        0x0

#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL5_ADDR                                   (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000084)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL5_PHYS                                   (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000084)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL5_OFFS                                   (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000084)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL5_RMSK                                         0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL5_POR                                    0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL5_POR_RMSK                               0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL5_ATTR                                          0x3
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL5_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL5_ADDR, HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL5_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL5_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL5_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL5_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL5_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL5_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL5_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL5_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL5_FORCED_UTMI_TX_DATA_BMSK                     0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_CTRL5_FORCED_UTMI_TX_DATA_SHFT                      0x0

#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS0_ADDR                                    (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000088)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS0_PHYS                                    (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000088)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS0_OFFS                                    (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000088)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS0_RMSK                                          0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS0_POR                                     0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS0_POR_RMSK                                0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS0_ATTR                                           0x1
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS0_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS0_ADDR, HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS0_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS0_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS0_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                            0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                             0x0

#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS1_ADDR                                    (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x0000008c)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS1_PHYS                                    (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x0000008c)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS1_OFFS                                    (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x0000008c)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS1_RMSK                                          0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS1_POR                                     0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS1_POR_RMSK                                0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS1_ATTR                                           0x1
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                            0x0

#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS2_ADDR                                    (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000090)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS2_PHYS                                    (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000090)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS2_OFFS                                    (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000090)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS2_RMSK                                          0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS2_POR                                     0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS2_POR_RMSK                                0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS2_ATTR                                           0x1
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                          0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                           0x0

#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS3_ADDR                                    (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000094)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS3_PHYS                                    (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000094)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS3_OFFS                                    (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000094)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS3_RMSK                                          0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS3_POR                                     0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS3_POR_RMSK                                0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS3_ATTR                                           0x1
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS3_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS3_ADDR, HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS3_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS3_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS3_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                          0xff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                           0x0

#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_STAT5_ADDR                                   (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x00000098)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_STAT5_PHYS                                   (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x00000098)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_STAT5_OFFS                                   (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x00000098)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_STAT5_RMSK                                         0x3f
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_STAT5_POR                                    0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_STAT5_POR_RMSK                               0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_STAT5_ATTR                                          0x1
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_STAT5_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_STAT5_ADDR, HWIO_QUSB2PHY_QUSB2PHY_DEBUG_STAT5_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_STAT5_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_DEBUG_STAT5_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_STAT5_CREF_EN_BMSK                                 0x20
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_STAT5_CREF_EN_SHFT                                  0x5
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_STAT5_VDAT_COMPARE_BMSK                            0x10
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_STAT5_VDAT_COMPARE_SHFT                             0x4
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_STAT5_VSTATUS_BMSK                                  0xf
#define HWIO_QUSB2PHY_QUSB2PHY_DEBUG_STAT5_VSTATUS_SHFT                                  0x0

#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_ADDR                                      (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x0000009c)
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_PHYS                                      (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x0000009c)
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_OFFS                                      (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x0000009c)
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_RMSK                                            0xff
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_POR                                       0x00000002
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_POR_RMSK                                  0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_ATTR                                             0x3
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_ADDR, HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_SPARE0_BMSK                                     0xfc
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_SPARE0_SHFT                                      0x2
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_TIHI_BMSK                                        0x2
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_TIHI_SHFT                                        0x1
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_TILO_BMSK                                        0x1
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW_TILO_SHFT                                        0x0

#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RO_ADDR                                      (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x000000a0)
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RO_PHYS                                      (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x000000a0)
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RO_OFFS                                      (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x000000a0)
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RO_RMSK                                            0xff
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RO_POR                                       0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RO_POR_RMSK                                  0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RO_ATTR                                             0x1
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RO_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_SPARE_RO_ADDR, HWIO_QUSB2PHY_QUSB2PHY_SPARE_RO_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RO_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_SPARE_RO_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RO_SPARE_BMSK                                      0xff
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RO_SPARE_SHFT                                       0x0

#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW1_ADDR                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE      + 0x000000a4)
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW1_PHYS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_PHYS + 0x000000a4)
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW1_OFFS                                     (QUSB2PHY_QUSB2PHY_DIG_REG_BASE_OFFS + 0x000000a4)
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW1_RMSK                                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW1_POR                                      0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW1_POR_RMSK                                 0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW1_ATTR                                            0x3
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW1_SPARE1_BMSK                                    0xff
#define HWIO_QUSB2PHY_QUSB2PHY_SPARE_RW1_SPARE1_SHFT                                     0x0

/*----------------------------------------------------------------------------
 * MODULE: QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM
 *--------------------------------------------------------------------------*/

#define QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE                                (USB3PHY_AHB2PHY_BASE      + 0x00001000)
#define QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS                           (USB3PHY_AHB2PHY_BASE_PHYS + 0x00001000)
#define QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS                           0x00001000

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_ADDR                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000000)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_PHYS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000000)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_OFFS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000000)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_RMSK                                                 0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_POR                                            0x00000080
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_POR_RMSK                                       0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_ATTR                                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_CM_VCOCLK_DIV2EN_BMSK                                0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_CM_VCOCLK_DIV2EN_SHFT                                 0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_DISABLE_CLKGATE_BMSK                                 0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_DISABLE_CLKGATE_SHFT                                  0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_CM_PLL_LOCK_BYP_BMSK                                 0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_CM_PLL_LOCK_BYP_SHFT                                  0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_CM_PLL_BYPASS_BMSK                                   0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_CM_PLL_BYPASS_SHFT                                    0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_CM_PLL_RST_MUX_BMSK                                   0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_CM_PLL_RST_MUX_SHFT                                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_CM_PLL_RST_BMSK                                       0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_CM_PLL_RST_SHFT                                       0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_CM_PLL_PWRDN_MUX_BMSK                                 0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_CM_PLL_PWRDN_MUX_SHFT                                 0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_CM_PLL_PWRDN_BMSK                                     0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_ONE_CM_PLL_PWRDN_SHFT                                     0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_ADDR                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000004)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_PHYS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000004)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_OFFS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000004)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_RMSK                                                 0x1f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_POR                                            0x00000003
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_POR_RMSK                                       0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_ATTR                                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_REFCLK_SO_SEL_BMSK                                   0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_REFCLK_SO_SEL_SHFT                                    0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_PWRDN_RESET_MUX_BMSK                                  0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_PWRDN_RESET_MUX_SHFT                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_PWRDN_RESET_BMSK                                      0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_PWRDN_RESET_SHFT                                      0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_PWRDN_B_BIAS_BMSK                                     0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_PWRDN_B_BIAS_SHFT                                     0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_PWRDN_B_BMSK                                          0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_TWO_PWRDN_B_SHFT                                          0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_ADDR                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000008)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_PHYS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000008)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_OFFS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000008)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_RMSK                                                   0x7f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_POR                                              0x0000003f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_POR_RMSK                                         0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_ATTR                                                    0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_QIL_POLARITY_BMSK                                      0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_QIL_POLARITY_SHFT                                       0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_LFSR_SEED_BMSK                                         0x3f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_LFSR_SEED_SHFT                                          0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_ADDR                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000000c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_PHYS                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000000c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_OFFS                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000000c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_RMSK                                               0x1f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_POR                                          0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_POR_RMSK                                     0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_ATTR                                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_LFSR_EN_BMSK                                       0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_LFSR_EN_SHFT                                        0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_SECOND_ORDER_EN_BMSK                                0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_SECOND_ORDER_EN_SHFT                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_QIL_DEC_MUX_BMSK                                    0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_QIL_DEC_MUX_SHFT                                    0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_QIL_DEC_BMSK                                        0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_SETTINGS_TWO_QIL_DEC_SHFT                                        0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_THREE_ADDR                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000010)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_THREE_PHYS                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000010)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_THREE_OFFS                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000010)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_THREE_RMSK                                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_THREE_POR                                          0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_THREE_POR_RMSK                                     0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_THREE_ATTR                                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_THREE_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_THREE_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_THREE_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_THREE_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_THREE_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_THREE_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_THREE_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_THREE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_THREE_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_THREE_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_THREE_CM_PLL_BAND_SEL_BMSK                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_THREE_CM_PLL_BAND_SEL_SHFT                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_FOUR_ADDR                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000014)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_FOUR_PHYS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000014)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_FOUR_OFFS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000014)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_FOUR_RMSK                                                0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_FOUR_POR                                           0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_FOUR_POR_RMSK                                      0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_FOUR_ATTR                                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_FOUR_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_FOUR_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_FOUR_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_FOUR_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_FOUR_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_FOUR_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_FOUR_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_FOUR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_FOUR_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_FOUR_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_FOUR_CM_PLL_ATB_SEL_BMSK                                 0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ANALOG_CONTROLS_FOUR_CM_PLL_ATB_SEL_SHFT                                  0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_ADDR                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000018)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_PHYS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000018)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_OFFS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000018)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_RMSK                                                   0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_POR                                              0x00000080
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_POR_RMSK                                         0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_ATTR                                                    0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_BYP_OUTPUT_REGS_BMSK                                   0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_BYP_OUTPUT_REGS_SHFT                                    0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_AVG_DEC_BMSK                                           0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_AVG_DEC_SHFT                                            0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_TDC_DECIMATE_BMSK                                      0x38
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_TDC_DECIMATE_SHFT                                       0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_TDC_CLEAR_MUX_BMSK                                      0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_TDC_CLEAR_MUX_SHFT                                      0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_TDC_CLEAR_BMSK                                          0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_TDC_CLEAR_SHFT                                          0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_TDC_POLARITY_BMSK                                       0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_INT_LOOP_CONTROLS_TDC_POLARITY_SHFT                                       0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DSM_DIVIDER_ADDR                                                   (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000001c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DSM_DIVIDER_PHYS                                                   (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000001c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DSM_DIVIDER_OFFS                                                   (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DSM_DIVIDER_RMSK                                                         0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DSM_DIVIDER_POR                                                    0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DSM_DIVIDER_POR_RMSK                                               0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DSM_DIVIDER_ATTR                                                          0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DSM_DIVIDER_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_DSM_DIVIDER_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_DSM_DIVIDER_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DSM_DIVIDER_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_DSM_DIVIDER_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DSM_DIVIDER_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_DSM_DIVIDER_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DSM_DIVIDER_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_DSM_DIVIDER_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_DSM_DIVIDER_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DSM_DIVIDER_CM_PLL_DSMDIV_BMSK                                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DSM_DIVIDER_CM_PLL_DSMDIV_SHFT                                            0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FEEDBACK_DIVIDER_ADDR                                              (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000020)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FEEDBACK_DIVIDER_PHYS                                              (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000020)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FEEDBACK_DIVIDER_OFFS                                              (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000020)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FEEDBACK_DIVIDER_RMSK                                                    0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FEEDBACK_DIVIDER_POR                                               0x0000004e
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FEEDBACK_DIVIDER_POR_RMSK                                          0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FEEDBACK_DIVIDER_ATTR                                                     0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FEEDBACK_DIVIDER_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FEEDBACK_DIVIDER_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FEEDBACK_DIVIDER_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FEEDBACK_DIVIDER_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FEEDBACK_DIVIDER_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FEEDBACK_DIVIDER_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FEEDBACK_DIVIDER_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FEEDBACK_DIVIDER_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FEEDBACK_DIVIDER_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FEEDBACK_DIVIDER_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FEEDBACK_DIVIDER_CM_PLL_FBDIV_BMSK                                       0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FEEDBACK_DIVIDER_CM_PLL_FBDIV_SHFT                                        0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_ADDR                                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000024)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_PHYS                                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000024)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_OFFS                                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000024)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_RMSK                                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_POR                                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_POR_RMSK                                              0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_ATTR                                                         0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_CM_BIAS_EN_MUX_BMSK                                         0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_CM_BIAS_EN_MUX_SHFT                                          0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_CM_BIAS_EN_BMSK                                             0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_CM_BIAS_EN_SHFT                                              0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_CM_PLL_BAND_SEL_MUX_BMSK                                    0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_CM_PLL_BAND_SEL_MUX_SHFT                                     0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_CM_PLL_LOCKDET_MUX_BMSK                                     0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_CM_PLL_LOCKDET_MUX_SHFT                                      0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_CM_PLL_PROP_GAIN_MUX_BMSK                                    0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_CM_PLL_PROP_GAIN_MUX_SHFT                                    0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_CM_PLL_INT_GAIN_MUX_BMSK                                     0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_CM_PLL_INT_GAIN_MUX_SHFT                                     0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_CM_PLL_FBDIV_MUX_BMSK                                        0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_CM_PLL_FBDIV_MUX_SHFT                                        0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_CM_PLL_DSMDIV_MUX_BMSK                                       0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SYSTEM_MUXES_CM_PLL_DSMDIV_MUX_SHFT                                       0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_ADDR                                 (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000028)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_PHYS                                 (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000028)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_OFFS                                 (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000028)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_RMSK                                       0x3f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_POR                                  0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_POR_RMSK                             0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_ATTR                                        0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_HOLD_SSC_OUTPUT_MUX_BMSK                   0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_HOLD_SSC_OUTPUT_MUX_SHFT                    0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_HOLD_SSC_OUTPUT_BMSK                       0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_HOLD_SSC_OUTPUT_SHFT                        0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_UPDATE_LOOP_MUX_BMSK                        0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_UPDATE_LOOP_MUX_SHFT                        0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_UPDATE_LOOP_BMSK                            0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_UPDATE_LOOP_SHFT                            0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_UPDATE_PARAMS_MUX_BMSK                      0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_UPDATE_PARAMS_MUX_SHFT                      0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_UPDATE_PARAMS_BMSK                          0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_UPDATE_CONTROL_OVERRIDES_UPDATE_PARAMS_SHFT                          0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CMODE_ADDR                                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000002c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CMODE_PHYS                                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000002c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CMODE_OFFS                                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000002c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CMODE_RMSK                                                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CMODE_POR                                                          0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CMODE_POR_RMSK                                                     0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CMODE_ATTR                                                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CMODE_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_CMODE_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_CMODE_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CMODE_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_CMODE_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CMODE_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_CMODE_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CMODE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_CMODE_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_CMODE_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CMODE_CM_CMODE_BMSK                                                      0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CMODE_CM_CMODE_SHFT                                                       0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_ADDR                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000030)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_PHYS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000030)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_OFFS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000030)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_RMSK                                                0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_POR                                           0x00000040
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_POR_RMSK                                      0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_ATTR                                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_BS_UPPER_MUX_BMSK                                   0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_BS_UPPER_MUX_SHFT                                    0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_BS_UPPER_BMSK                                       0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_BS_UPPER_SHFT                                        0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_USE_BAND_SEL_TIMER_BMSK                             0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_USE_BAND_SEL_TIMER_SHFT                              0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_BAND_SEL_CAL_EN_MUX_BMSK                            0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_BAND_SEL_CAL_EN_MUX_SHFT                             0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_BAND_SEL_CAL_EN_BMSK                                 0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_BAND_SEL_CAL_EN_SHFT                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_SKIP_BAND_SEL_CAL_BMSK                               0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_SKIP_BAND_SEL_CAL_SHFT                               0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_CM_PLL_CAL_MUX_BMSK                                  0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_CM_PLL_CAL_MUX_SHFT                                  0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_CM_PLL_CAL_BMSK                                      0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CALIBRATION_SETTINGS_CM_PLL_CAL_SHFT                                      0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_LOW_ADDR                                        (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000034)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_LOW_PHYS                                        (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000034)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_LOW_OFFS                                        (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000034)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_LOW_RMSK                                              0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_LOW_POR                                         0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_LOW_POR_RMSK                                    0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_LOW_ATTR                                               0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_LOW_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_LOW_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_LOW_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_LOW_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_LOW_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_LOW_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_LOW_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_LOW_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_LOW_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_LOW_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_LOW_BAND_SEL_CAL_TIMER_LOW_BMSK                       0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_LOW_BAND_SEL_CAL_TIMER_LOW_SHFT                        0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_HIGH_ADDR                                       (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000038)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_HIGH_PHYS                                       (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000038)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_HIGH_OFFS                                       (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000038)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_HIGH_RMSK                                             0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_HIGH_POR                                        0x00000002
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_HIGH_POR_RMSK                                   0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_HIGH_ATTR                                              0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_HIGH_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_HIGH_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_HIGH_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_HIGH_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_HIGH_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_HIGH_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_HIGH_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_HIGH_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_HIGH_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_HIGH_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_HIGH_BAND_SEL_CAL_TIMER_HIGH_BMSK                     0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_TIMER_HIGH_BAND_SEL_CAL_TIMER_HIGH_SHFT                      0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_ADDR                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000003c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_PHYS                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000003c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_OFFS                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000003c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_RMSK                                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_POR                                          0x00000082
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_POR_RMSK                                     0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_ATTR                                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_BAND_SEL_CAL_INIT_BMSK                             0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_BAND_SEL_CAL_INIT_SHFT                              0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MIN_ADDR                                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000040)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MIN_PHYS                                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000040)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MIN_OFFS                                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000040)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MIN_RMSK                                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MIN_POR                                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MIN_POR_RMSK                                              0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MIN_ATTR                                                         0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MIN_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MIN_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MIN_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MIN_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MIN_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MIN_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MIN_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MIN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MIN_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MIN_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MIN_BAND_SEL_CAL_MIN_BMSK                                       0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MIN_BAND_SEL_CAL_MIN_SHFT                                        0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MAX_ADDR                                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000044)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MAX_PHYS                                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000044)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MAX_OFFS                                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000044)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MAX_RMSK                                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MAX_POR                                                   0x000000ff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MAX_POR_RMSK                                              0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MAX_ATTR                                                         0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MAX_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MAX_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MAX_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MAX_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MAX_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MAX_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MAX_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MAX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MAX_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MAX_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MAX_BAND_SEL_CAL_MAX_BMSK                                       0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_MAX_BAND_SEL_CAL_MAX_SHFT                                        0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_PFILT_ADDR                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000048)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_PFILT_PHYS                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000048)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_PFILT_OFFS                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000048)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_PFILT_RMSK                                                      0x1f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_PFILT_POR                                                 0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_PFILT_POR_RMSK                                            0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_PFILT_ATTR                                                       0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_PFILT_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_PFILT_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_PFILT_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_PFILT_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_PFILT_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_PFILT_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_PFILT_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_PFILT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_PFILT_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_PFILT_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_PFILT_BS_PFILT_BMSK                                             0x1f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_PFILT_BS_PFILT_SHFT                                              0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_IFILT_ADDR                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000004c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_IFILT_PHYS                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000004c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_IFILT_OFFS                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_IFILT_RMSK                                                      0x1f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_IFILT_POR                                                 0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_IFILT_POR_RMSK                                            0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_IFILT_ATTR                                                       0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_IFILT_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_IFILT_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_IFILT_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_IFILT_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_IFILT_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_IFILT_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_IFILT_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_IFILT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_IFILT_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_IFILT_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_IFILT_BS_IFILT_BMSK                                             0x1f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_IFILT_BS_IFILT_SHFT                                              0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_ADDR                                     (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000050)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_PHYS                                     (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000050)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_OFFS                                     (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000050)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_RMSK                                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_POR                                      0x00000025
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_POR_RMSK                                 0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_ATTR                                            0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_BS_CAL_DONE_MUX_BMSK                           0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_BS_CAL_DONE_MUX_SHFT                            0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_BS_CAL_DONE_BMSK                               0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_BS_CAL_DONE_SHFT                                0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_BS_STOP_ON_DONE_BMSK                           0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_BS_STOP_ON_DONE_SHFT                            0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_BS_LOCK_COUNT_BMSK                             0x1c
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_BS_LOCK_COUNT_SHFT                              0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_BS_LOCK_THRESH_BMSK                             0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_TWO_BS_LOCK_THRESH_SHFT                             0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_ADDR                                   (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000054)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_PHYS                                   (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000054)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_OFFS                                   (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000054)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_RMSK                                         0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_POR                                    0x000000ba
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_POR_RMSK                               0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_ATTR                                          0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_USE_BS_CAL_CODE_BMSK                         0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_USE_BS_CAL_CODE_SHFT                          0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_BS_NO_SETTLE_BMSK                            0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_BS_NO_SETTLE_SHFT                             0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_BS_GAIN_BMSK                                 0x3c
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_BS_GAIN_SHFT                                  0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_BS_INIT_ON_REENABLE_BMSK                      0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_BS_INIT_ON_REENABLE_SHFT                      0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_BS_DEMET_ERROR_BMSK                           0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_THREE_BS_DEMET_ERROR_SHFT                           0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_ADDR                                    (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000058)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_PHYS                                    (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000058)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_OFFS                                    (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000058)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_RMSK                                          0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_POR                                     0x0000004f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_POR_RMSK                                0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_ATTR                                           0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_BS_SETTLE_TIME_BMSK                           0xf0
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_BS_SETTLE_TIME_SHFT                            0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_BS_INITIAL_TIME_BMSK                           0xf
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_SETTINGS_FOUR_BS_INITIAL_TIME_SHFT                           0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_ADDR                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000005c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_PHYS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000005c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_OFFS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000005c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_RMSK                                                 0x3f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_POR                                            0x0000000a
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_POR_RMSK                                       0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_ATTR                                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_BAND_SEL_2LSB_CAL_BMSK                               0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_BAND_SEL_2LSB_CAL_SHFT                                0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_BAND_SEL_2LSB_MUX_BMSK                               0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_BAND_SEL_2LSB_MUX_SHFT                                0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_BAND_SEL_2LSB_BMSK                                    0xc
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_BAND_SEL_2LSB_SHFT                                    0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_BAND_SEL_ICODE_HIGH_BMSK                              0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_HIGH_BAND_SEL_ICODE_HIGH_SHFT                              0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_LOW_ADDR                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000060)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_LOW_PHYS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000060)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_LOW_OFFS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000060)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_LOW_RMSK                                                  0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_LOW_POR                                             0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_LOW_POR_RMSK                                        0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_LOW_ATTR                                                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_LOW_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_LOW_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_LOW_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_LOW_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_LOW_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_LOW_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_LOW_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_LOW_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_LOW_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_LOW_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_LOW_BAND_SEL_ICODE_LOW_BMSK                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_ICODE_LOW_BAND_SEL_ICODE_LOW_SHFT                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_ADDR                                      (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000064)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_PHYS                                      (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000064)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_OFFS                                      (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000064)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_RMSK                                            0x7f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_POR                                       0x0000000c
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_POR_RMSK                                  0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_ATTR                                             0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_STICKY_UNLOCK_BMSK                              0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_STICKY_UNLOCK_SHFT                               0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_USE_FD_LOCK_BMSK                                0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_USE_FD_LOCK_SHFT                                 0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_INVERT_DETECT_POLARITY_BMSK                     0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_INVERT_DETECT_POLARITY_SHFT                      0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_PFD_SOURCE_BMSK                                  0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_PFD_SOURCE_SHFT                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_FD_MODE_BMSK                                     0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_FD_MODE_SHFT                                     0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_FD_ENABLE_MUX_BMSK                               0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_FD_ENABLE_MUX_SHFT                               0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_FD_ENABLE_BMSK                                   0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_SETTINGS_ONE_FD_ENABLE_SHFT                                   0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_THRESH_ADDR                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000068)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_THRESH_PHYS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000068)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_THRESH_OFFS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000068)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_THRESH_RMSK                                                  0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_THRESH_POR                                             0x00000020
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_THRESH_POR_RMSK                                        0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_THRESH_ATTR                                                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_THRESH_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_THRESH_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_THRESH_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_THRESH_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_THRESH_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_THRESH_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_THRESH_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_THRESH_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_THRESH_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_THRESH_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_THRESH_FD_THRESH_BMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DETECT_THRESH_FD_THRESH_SHFT                                         0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_HIGH_ADDR                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000006c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_HIGH_PHYS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000006c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_HIGH_OFFS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000006c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_HIGH_RMSK                                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_HIGH_POR                                           0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_HIGH_POR_RMSK                                      0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_HIGH_ATTR                                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_HIGH_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_HIGH_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_HIGH_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_HIGH_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_HIGH_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_HIGH_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_HIGH_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_HIGH_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_HIGH_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_HIGH_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_HIGH_FD_REF_HIGH_BMSK                                     0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_HIGH_FD_REF_HIGH_SHFT                                     0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_LOW_ADDR                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000070)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_LOW_PHYS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000070)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_LOW_OFFS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000070)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_LOW_RMSK                                                 0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_LOW_POR                                            0x000000ff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_LOW_POR_RMSK                                       0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_LOW_ATTR                                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_LOW_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_LOW_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_LOW_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_LOW_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_LOW_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_LOW_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_LOW_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_LOW_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_LOW_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_LOW_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_LOW_FD_REF_LOW_BMSK                                      0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_REFCLK_LOW_FD_REF_LOW_SHFT                                       0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_HIGH_ADDR                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000074)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_HIGH_PHYS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000074)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_HIGH_OFFS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000074)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_HIGH_RMSK                                                0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_HIGH_POR                                           0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_HIGH_POR_RMSK                                      0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_HIGH_ATTR                                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_HIGH_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_HIGH_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_HIGH_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_HIGH_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_HIGH_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_HIGH_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_HIGH_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_HIGH_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_HIGH_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_HIGH_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_HIGH_FD_PLL_HIGH_BMSK                                    0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_HIGH_FD_PLL_HIGH_SHFT                                     0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_LOW_ADDR                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000078)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_LOW_PHYS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000078)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_LOW_OFFS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000078)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_LOW_RMSK                                                 0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_LOW_POR                                            0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_LOW_POR_RMSK                                       0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_LOW_ATTR                                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_LOW_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_LOW_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_LOW_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_LOW_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_LOW_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_LOW_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_LOW_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_LOW_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_LOW_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_LOW_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_LOW_FD_PLL_LOW_BMSK                                      0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_DET_PLLCLK_LOW_FD_PLL_LOW_SHFT                                       0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_ADDR                                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000007c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_PHYS                                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000007c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_OFFS                                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_RMSK                                                               0x3f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_POR                                                          0x00000009
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_POR_RMSK                                                     0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_ATTR                                                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_CM_PLL_PFILT_MUX_BMSK                                              0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_CM_PLL_PFILT_MUX_SHFT                                               0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_CM_PLL_PFILT_BMSK                                                  0x1f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PFILT_CM_PLL_PFILT_SHFT                                                   0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_ADDR                                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000080)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_PHYS                                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000080)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_OFFS                                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000080)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_RMSK                                                               0x3f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_POR                                                          0x00000010
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_POR_RMSK                                                     0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_ATTR                                                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_CM_PLL_IFILT_MUX_BMSK                                              0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_CM_PLL_IFILT_MUX_SHFT                                               0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_CM_PLL_IFILT_BMSK                                                  0x1f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_IFILT_CM_PLL_IFILT_SHFT                                                   0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_ADDR                                                      (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000084)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_PHYS                                                      (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000084)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_OFFS                                                      (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000084)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_RMSK                                                            0x7f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_POR                                                       0x00000042
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_POR_RMSK                                                  0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_ATTR                                                             0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_CM_PLL_PROP_GAIN_BMSK                                           0x78
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_CM_PLL_PROP_GAIN_SHFT                                            0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_CM_PLL_INT_GAIN_BMSK                                             0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_GAIN_CM_PLL_INT_GAIN_SHFT                                             0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_ADDR                                                     (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000088)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_PHYS                                                     (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000088)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_OFFS                                                     (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000088)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_RMSK                                                           0x3f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_POR                                                      0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_POR_RMSK                                                 0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_ATTR                                                            0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_CM_PLL_ICODE_LOW_MUX_BMSK                                      0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_CM_PLL_ICODE_LOW_MUX_SHFT                                       0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_CM_PLL_ICODE_LOW_BMSK                                          0x1f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_LOW_CM_PLL_ICODE_LOW_SHFT                                           0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_ADDR                                                    (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000008c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_PHYS                                                    (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000008c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_OFFS                                                    (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000008c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_RMSK                                                          0x7f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_POR                                                     0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_POR_RMSK                                                0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_ATTR                                                           0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_CM_PLL_ICODE_HIGH_MUX_BMSK                                    0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_CM_PLL_ICODE_HIGH_MUX_SHFT                                     0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_CM_PLL_ICODE_HIGH_BMSK                                        0x3f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_HIGH_CM_PLL_ICODE_HIGH_SHFT                                         0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_LOCKDET_ADDR                                                       (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000090)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_LOCKDET_PHYS                                                       (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000090)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_LOCKDET_OFFS                                                       (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000090)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_LOCKDET_RMSK                                                             0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_LOCKDET_POR                                                        0x00000030
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_LOCKDET_POR_RMSK                                                   0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_LOCKDET_ATTR                                                              0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_LOCKDET_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_LOCKDET_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_LOCKDET_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_LOCKDET_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_LOCKDET_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_LOCKDET_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_LOCKDET_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_LOCKDET_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_LOCKDET_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_LOCKDET_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_LOCKDET_CM_PLL_LOCKDET_BMSK                                              0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_LOCKDET_CM_PLL_LOCKDET_SHFT                                               0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_ADDR                                                        (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000094)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_PHYS                                                        (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000094)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_OFFS                                                        (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000094)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_RMSK                                                               0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_POR                                                         0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_POR_RMSK                                                    0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_ATTR                                                               0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_CM_PLL_OUTDIV_MUX_BMSK                                             0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_CM_PLL_OUTDIV_MUX_SHFT                                             0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_CM_PLL_OUTDIV_BMSK                                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_OUTDIV_CM_PLL_OUTDIV_SHFT                                                 0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_ADDR                                              (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000098)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_PHYS                                              (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000098)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_OFFS                                              (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000098)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_RMSK                                                    0x3f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_POR                                               0x00000004
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_POR_RMSK                                          0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_ATTR                                                     0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_CM_PLL_FASTLOCK_EN_MUX_BMSK                             0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_CM_PLL_FASTLOCK_EN_MUX_SHFT                              0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_CM_PLL_FASTLOCK_EN_BMSK                                 0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_CM_PLL_FASTLOCK_EN_SHFT                                  0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_CM_PLL_INT_GAIN_FASTLOCK_MUX_BMSK                        0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_CM_PLL_INT_GAIN_FASTLOCK_MUX_SHFT                        0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_CM_PLL_INT_GAIN_FASTLOCK_BMSK                            0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FASTLOCK_CONTROL_CM_PLL_INT_GAIN_FASTLOCK_SHFT                            0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_ADDR                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000009c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_PHYS                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000009c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_OFFS                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000009c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_RMSK                                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_POR                                          0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_POR_RMSK                                     0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_ATTR                                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_PASS_RES_CODE_OUT_MUX_BMSK                         0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_PASS_RES_CODE_OUT_MUX_SHFT                          0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_PASS_RES_CODE_OUT_BMSK                             0x78
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_PASS_RES_CODE_OUT_SHFT                              0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_PASS_BAND_OUT_MUX_BMSK                              0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_PASS_BAND_OUT_MUX_SHFT                              0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_PASS_BAND_OUT_BMSK                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_ONE_PASS_BAND_OUT_SHFT                                  0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_ADDR                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000a0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_PHYS                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000a0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_OFFS                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000a0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_RMSK                                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_POR                                          0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_POR_RMSK                                     0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_ATTR                                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_PASS_LS_EN_OUT_MUX_BMSK                             0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_PASS_LS_EN_OUT_MUX_SHFT                             0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_PASS_LS_EN_OUT_BMSK                                 0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PASS_OUT_OVERRIDE_TWO_PASS_LS_EN_OUT_SHFT                                 0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_ADDR                                                 (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000a4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_PHYS                                                 (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000a4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_OFFS                                                 (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000a4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_RMSK                                                       0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_POR                                                  0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_POR_RMSK                                             0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_ATTR                                                        0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_UNLOCK_READY_MUX_BMSK                                      0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_UNLOCK_READY_MUX_SHFT                                       0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_UNLOCK_READY_BMSK                                          0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_UNLOCK_READY_SHFT                                           0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_PASS_PLL_READY_MUX_BMSK                                    0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_PASS_PLL_READY_MUX_SHFT                                     0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_PASS_PLL_READY_BMSK                                        0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_PASS_PLL_READY_SHFT                                         0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_CORE_PLL_UNLOCK_MUX_BMSK                                    0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_CORE_PLL_UNLOCK_MUX_SHFT                                    0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_CORE_PLL_UNLOCK_BMSK                                        0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_CORE_PLL_UNLOCK_SHFT                                        0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_CORE_READY_MUX_BMSK                                         0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_CORE_READY_MUX_SHFT                                         0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_CORE_READY_BMSK                                             0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_OVERRIDE_CORE_READY_SHFT                                             0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_ADDR                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000a8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_PHYS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000a8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_OFFS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000a8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_RMSK                                                 0x7f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_POR                                            0x00000010
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_POR_RMSK                                       0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_ATTR                                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_CORE_RESET_MUX_BMSK                                  0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_CORE_RESET_MUX_SHFT                                   0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_CORE_RESET_BMSK                                      0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_CORE_RESET_SHFT                                       0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_CORE_PLL_EN_FROM_RESET_BMSK                          0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_CORE_PLL_EN_FROM_RESET_SHFT                           0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_CORE_PLL_EN_MUX_BMSK                                  0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_CORE_PLL_EN_MUX_SHFT                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_CORE_PLL_EN_BMSK                                      0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_CORE_PLL_EN_SHFT                                      0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_CORE_PLL_RATE_MUX_BMSK                                0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_CORE_PLL_RATE_MUX_SHFT                                0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_CORE_PLL_RATE_BMSK                                    0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CORE_INPUT_OVERRIDE_CORE_PLL_RATE_SHFT                                    0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_RATE_CHANGE_ADDR                                                   (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000ac)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_RATE_CHANGE_PHYS                                                   (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000ac)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_RATE_CHANGE_OFFS                                                   (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000ac)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_RATE_CHANGE_RMSK                                                          0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_RATE_CHANGE_POR                                                    0x00000001
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_RATE_CHANGE_POR_RMSK                                               0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_RATE_CHANGE_ATTR                                                          0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_RATE_CHANGE_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_RATE_CHANGE_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_RATE_CHANGE_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_RATE_CHANGE_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_RATE_CHANGE_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_RATE_CHANGE_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_RATE_CHANGE_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_RATE_CHANGE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_RATE_CHANGE_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_RATE_CHANGE_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_RATE_CHANGE_PLL_RATE_CHANGE_BMSK                                          0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_RATE_CHANGE_PLL_RATE_CHANGE_SHFT                                          0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_ADDR                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000b0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_PHYS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000b0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_OFFS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000b0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_RMSK                                                   0xf
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_POR                                             0x00000008
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_POR_RMSK                                        0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_ATTR                                                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_RATE_CHANGE_SETTLE_BMSK                                0xf
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_RATE_CHANGE_SETTLE_SHFT                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_TWO_ADDR                                        (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000b4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_TWO_PHYS                                        (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000b4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_TWO_OFFS                                        (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000b4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_TWO_RMSK                                              0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_TWO_POR                                         0x00000008
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_TWO_POR_RMSK                                    0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_TWO_ATTR                                               0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_TWO_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_TWO_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_TWO_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_TWO_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_TWO_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_TWO_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_TWO_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_TWO_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_TWO_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_TWO_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_TWO_PLL_EN_TO_RESET_TIME_BMSK                         0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_DIGITAL_TIMERS_TWO_PLL_EN_TO_RESET_TIME_SHFT                          0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_ADDR                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000b8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_PHYS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000b8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_OFFS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000b8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_RMSK                                                   0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_POR                                              0x0000004e
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_POR_RMSK                                         0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_ATTR                                                    0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_PLL_DIV_DEC_START_BMSK                                 0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_PLL_DIV_DEC_START_SHFT                                  0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_ADDR                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000bc)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_PHYS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000bc)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_OFFS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000bc)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_RMSK                                                  0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_POR                                             0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_POR_RMSK                                        0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_ATTR                                                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_PLL_DIV_FRAC_START_LOW_BMSK                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_PLL_DIV_FRAC_START_LOW_SHFT                            0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_ADDR                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000c0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_PHYS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000c0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_OFFS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000c0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_RMSK                                                  0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_POR                                             0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_POR_RMSK                                        0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_ATTR                                                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_PLL_DIV_FRAC_START_MID_BMSK                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_PLL_DIV_FRAC_START_MID_SHFT                            0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_ADDR                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000c4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_PHYS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000c4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_OFFS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000c4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_RMSK                                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_POR                                            0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_POR_RMSK                                       0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_ATTR                                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_PLL_DIV_FRAC_START_HIGH_BMSK                          0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_PLL_DIV_FRAC_START_HIGH_SHFT                          0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_ADDR                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000c8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_PHYS                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000c8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_OFFS                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000c8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_RMSK                                                       0xf
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_POR                                                 0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_POR_RMSK                                            0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_ATTR                                                       0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_PLL_DIV_FRAC_START_HIGH_MUX_BMSK                           0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_PLL_DIV_FRAC_START_HIGH_MUX_SHFT                           0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_PLL_DIV_FRAC_START_MID_MUX_BMSK                            0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_PLL_DIV_FRAC_START_MID_MUX_SHFT                            0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_PLL_DIV_FRAC_START_LOW_MUX_BMSK                            0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_PLL_DIV_FRAC_START_LOW_MUX_SHFT                            0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_PLL_DIV_DEC_START_MUX_BMSK                                 0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DEC_FRAC_MUXES_PLL_DIV_DEC_START_MUX_SHFT                                 0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_1_ADDR                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000cc)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_1_PHYS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000cc)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_1_OFFS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000cc)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_1_RMSK                                                 0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_1_POR                                            0x0000004e
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_1_POR_RMSK                                       0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_1_ATTR                                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_1_PLL_DIV_DEC_START_1_BMSK                             0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_1_PLL_DIV_DEC_START_1_SHFT                              0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_1_ADDR                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000d0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_1_PHYS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000d0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_1_OFFS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000d0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_1_RMSK                                                0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_1_POR                                           0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_1_POR_RMSK                                      0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_1_ATTR                                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_1_PLL_DIV_FRAC_START_LOW_1_BMSK                       0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_1_PLL_DIV_FRAC_START_LOW_1_SHFT                        0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_1_ADDR                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000d4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_1_PHYS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000d4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_1_OFFS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000d4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_1_RMSK                                                0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_1_POR                                           0x00000080
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_1_POR_RMSK                                      0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_1_ATTR                                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_1_PLL_DIV_FRAC_START_MID_1_BMSK                       0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_1_PLL_DIV_FRAC_START_MID_1_SHFT                        0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_1_ADDR                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000d8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_1_PHYS                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000d8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_1_OFFS                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000d8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_1_RMSK                                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_1_POR                                          0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_1_POR_RMSK                                     0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_1_ATTR                                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_1_PLL_DIV_FRAC_START_HIGH_1_BMSK                      0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_1_PLL_DIV_FRAC_START_HIGH_1_SHFT                      0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_2_ADDR                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000dc)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_2_PHYS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000dc)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_2_OFFS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000dc)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_2_RMSK                                                 0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_2_POR                                            0x00000032
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_2_POR_RMSK                                       0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_2_ATTR                                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_2_PLL_DIV_DEC_START_2_BMSK                             0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_DECIMAL_DIV_START_2_PLL_DIV_DEC_START_2_SHFT                              0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_2_ADDR                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000e0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_2_PHYS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000e0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_2_OFFS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000e0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_2_RMSK                                                0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_2_POR                                           0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_2_POR_RMSK                                      0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_2_ATTR                                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_2_PLL_DIV_FRAC_START_LOW_2_BMSK                       0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_LOW_2_PLL_DIV_FRAC_START_LOW_2_SHFT                        0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_2_ADDR                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000e4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_2_PHYS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000e4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_2_OFFS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000e4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_2_RMSK                                                0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_2_POR                                           0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_2_POR_RMSK                                      0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_2_ATTR                                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_2_PLL_DIV_FRAC_START_MID_2_BMSK                       0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_MID_2_PLL_DIV_FRAC_START_MID_2_SHFT                        0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_2_ADDR                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000e8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_2_PHYS                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000e8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_2_OFFS                                         (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000e8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_2_RMSK                                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_2_POR                                          0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_2_POR_RMSK                                     0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_2_ATTR                                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_2_PLL_DIV_FRAC_START_HIGH_2_BMSK                      0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FRAC_DIV_START_HIGH_2_PLL_DIV_FRAC_START_HIGH_2_SHFT                      0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_ADDR                                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000ec)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_PHYS                                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000ec)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_OFFS                                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000ec)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_RMSK                                                         0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_POR                                                   0x00000003
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_POR_RMSK                                              0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_ATTR                                                         0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_PLL_DIV_ORD_BMSK                                             0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_PLL_DIV_ORD_SHFT                                             0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_PLL_DIV_FFEN_BMSK                                            0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_MASH_CONTROL_PLL_DIV_FFEN_SHFT                                            0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_ADDR                                              (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000f0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_PHYS                                              (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000f0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_OFFS                                              (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000f0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_RMSK                                                    0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_POR                                               0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_POR_RMSK                                          0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_ATTR                                                     0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_PLL_DIV_STEPSIZE_LOW_BMSK                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_PLL_DIV_STEPSIZE_LOW_SHFT                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_ADDR                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000f4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_PHYS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000f4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_OFFS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000f4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_RMSK                                                   0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_POR                                              0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_POR_RMSK                                         0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_ATTR                                                    0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_PLL_DIV_STEPSIZE_HIGH_BMSK                             0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_PLL_DIV_STEPSIZE_HIGH_SHFT                              0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_ADDR                                               (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000f8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_PHYS                                               (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000f8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_OFFS                                               (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000f8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_RMSK                                                     0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_POR                                                0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_POR_RMSK                                           0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_ATTR                                                      0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_PLL_DIV_PER_LOW_BMSK                                     0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_PLL_DIV_PER_LOW_SHFT                                      0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_ADDR                                              (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000000fc)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_PHYS                                              (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000000fc)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_OFFS                                              (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000000fc)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_RMSK                                                    0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_POR                                               0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_POR_RMSK                                          0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_ATTR                                                     0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_PLL_DIV_PER_HIGH_BMSK                                   0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_PLL_DIV_PER_HIGH_SHFT                                    0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_ADDR                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000100)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_PHYS                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000100)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_OFFS                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000100)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_RMSK                                                      0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_POR                                                 0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_POR_RMSK                                            0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_ATTR                                                       0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_PLL_DIV_ADJPER_LOW_BMSK                                   0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_PLL_DIV_ADJPER_LOW_SHFT                                    0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_ADDR                                               (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000104)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_PHYS                                               (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000104)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_OFFS                                               (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000104)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_RMSK                                                      0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_POR                                                0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_POR_RMSK                                           0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_ATTR                                                      0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_PLL_DIV_ADJPER_HIGH_BMSK                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_PLL_DIV_ADJPER_HIGH_SHFT                                  0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_ADDR                                               (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000108)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_PHYS                                               (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000108)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_OFFS                                               (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000108)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_RMSK                                                     0x3f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_POR                                                0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_POR_RMSK                                           0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_ATTR                                                      0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_PLL_DIV_ADJPER_HIGH_MUX_BMSK                             0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_PLL_DIV_ADJPER_HIGH_MUX_SHFT                              0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_PLL_DIV_ADJPER_LOW_MUX_BMSK                              0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_PLL_DIV_ADJPER_LOW_MUX_SHFT                               0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_PLL_DIV_PER_HIGH_MUX_BMSK                                 0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_PLL_DIV_PER_HIGH_MUX_SHFT                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_PLL_DIV_PER_LOW_MUX_BMSK                                  0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_PLL_DIV_PER_LOW_MUX_SHFT                                  0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_PLL_DIV_STEPSIZE_HIGH_MUX_BMSK                            0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_PLL_DIV_STEPSIZE_HIGH_MUX_SHFT                            0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_PLL_DIV_STEPSIZE_LOW_MUX_BMSK                             0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_MUX_CONTROL_PLL_DIV_STEPSIZE_LOW_MUX_SHFT                             0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_1_ADDR                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000010c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_1_PHYS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000010c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_1_OFFS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000010c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_1_RMSK                                                  0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_1_POR                                             0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_1_POR_RMSK                                        0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_1_ATTR                                                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_1_PLL_DIV_STEPSIZE_LOW_1_BMSK                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_1_PLL_DIV_STEPSIZE_LOW_1_SHFT                            0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_1_ADDR                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000110)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_1_PHYS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000110)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_1_OFFS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000110)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_1_RMSK                                                 0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_1_POR                                            0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_1_POR_RMSK                                       0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_1_ATTR                                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_1_PLL_DIV_STEPSIZE_HIGH_1_BMSK                         0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_1_PLL_DIV_STEPSIZE_HIGH_1_SHFT                          0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_1_ADDR                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000114)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_1_PHYS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000114)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_1_OFFS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000114)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_1_RMSK                                                   0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_1_POR                                              0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_1_POR_RMSK                                         0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_1_ATTR                                                    0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_1_PLL_DIV_PER_LOW_1_BMSK                                 0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_1_PLL_DIV_PER_LOW_1_SHFT                                  0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_1_ADDR                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000118)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_1_PHYS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000118)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_1_OFFS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000118)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_1_RMSK                                                  0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_1_POR                                             0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_1_POR_RMSK                                        0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_1_ATTR                                                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_1_PLL_DIV_PER_HIGH_1_BMSK                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_1_PLL_DIV_PER_HIGH_1_SHFT                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_1_ADDR                                              (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000011c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_1_PHYS                                              (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000011c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_1_OFFS                                              (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000011c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_1_RMSK                                                    0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_1_POR                                               0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_1_POR_RMSK                                          0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_1_ATTR                                                     0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_1_PLL_DIV_ADJPER_LOW_1_BMSK                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_1_PLL_DIV_ADJPER_LOW_1_SHFT                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_1_ADDR                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000120)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_1_PHYS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000120)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_1_OFFS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000120)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_1_RMSK                                                    0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_1_POR                                              0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_1_POR_RMSK                                         0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_1_ATTR                                                    0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_1_PLL_DIV_ADJPER_HIGH_1_BMSK                              0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_1_PLL_DIV_ADJPER_HIGH_1_SHFT                              0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_2_ADDR                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000124)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_2_PHYS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000124)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_2_OFFS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000124)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_2_RMSK                                                  0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_2_POR                                             0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_2_POR_RMSK                                        0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_2_ATTR                                                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_2_PLL_DIV_STEPSIZE_LOW_2_BMSK                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_LOW_2_PLL_DIV_STEPSIZE_LOW_2_SHFT                            0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_2_ADDR                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000128)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_2_PHYS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000128)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_2_OFFS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000128)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_2_RMSK                                                 0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_2_POR                                            0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_2_POR_RMSK                                       0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_2_ATTR                                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_2_PLL_DIV_STEPSIZE_HIGH_2_BMSK                         0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_STEPSIZE_HIGH_2_PLL_DIV_STEPSIZE_HIGH_2_SHFT                          0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_2_ADDR                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000012c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_2_PHYS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000012c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_2_OFFS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000012c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_2_RMSK                                                   0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_2_POR                                              0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_2_POR_RMSK                                         0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_2_ATTR                                                    0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_2_PLL_DIV_PER_LOW_2_BMSK                                 0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_LOW_2_PLL_DIV_PER_LOW_2_SHFT                                  0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_2_ADDR                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000130)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_2_PHYS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000130)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_2_OFFS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000130)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_2_RMSK                                                  0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_2_POR                                             0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_2_POR_RMSK                                        0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_2_ATTR                                                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_2_PLL_DIV_PER_HIGH_2_BMSK                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_DIV_PER_HIGH_2_PLL_DIV_PER_HIGH_2_SHFT                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_2_ADDR                                              (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000134)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_2_PHYS                                              (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000134)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_2_OFFS                                              (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000134)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_2_RMSK                                                    0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_2_POR                                               0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_2_POR_RMSK                                          0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_2_ATTR                                                     0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_2_PLL_DIV_ADJPER_LOW_2_BMSK                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_LOW_2_PLL_DIV_ADJPER_LOW_2_SHFT                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_2_ADDR                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000138)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_2_PHYS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000138)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_2_OFFS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000138)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_2_RMSK                                                    0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_2_POR                                              0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_2_POR_RMSK                                         0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_2_ATTR                                                    0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_2_PLL_DIV_ADJPER_HIGH_2_BMSK                              0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_ADJPER_HIGH_2_PLL_DIV_ADJPER_HIGH_2_SHFT                              0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_ADDR                                                   (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000013c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_PHYS                                                   (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000013c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_OFFS                                                   (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000013c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_RMSK                                                         0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_POR                                                    0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_POR_RMSK                                               0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_ATTR                                                          0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_SSCSTART_MUX_BMSK                                            0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_SSCSTART_MUX_SHFT                                             0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_SSCSTART_BMSK                                                0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_SSCSTART_SHFT                                                 0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_UPDATE_SSC_MUX_BMSK                                          0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_UPDATE_SSC_MUX_SHFT                                           0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_UPDATE_SSC_BMSK                                              0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_UPDATE_SSC_SHFT                                               0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_FREQ_UPDATE_MUX_BMSK                                          0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_FREQ_UPDATE_MUX_SHFT                                          0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_FREQ_UPDATE_BMSK                                              0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_FREQ_UPDATE_SHFT                                              0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_SSCEN_BMSK                                                    0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_SSCEN_SHFT                                                    0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_SSCCENTER_BMSK                                                0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SSC_CONTROL_SSCCENTER_SHFT                                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_ADDR                                               (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000140)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_PHYS                                               (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000140)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_OFFS                                               (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000140)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_RMSK                                                      0xf
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_POR                                                0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_POR_RMSK                                           0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_ATTR                                                      0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_PLL_OUTDIV_2_BMSK                                         0xc
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_PLL_OUTDIV_2_SHFT                                         0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_PLL_OUTDIV_1_BMSK                                         0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_OUTDIV_RATE_PLL_OUTDIV_1_SHFT                                         0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_1_ADDR                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000144)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_1_PHYS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000144)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_1_OFFS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000144)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_1_RMSK                                                  0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_1_POR                                             0x00000040
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_1_POR_RMSK                                        0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_1_ATTR                                                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_1_PLL_LOCKDET_1_BMSK                                    0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_1_PLL_LOCKDET_1_SHFT                                     0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_2_ADDR                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000148)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_2_PHYS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000148)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_2_OFFS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000148)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_2_RMSK                                                  0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_2_POR                                             0x00000040
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_2_POR_RMSK                                        0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_2_ATTR                                                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_2_PLL_LOCKDET_2_BMSK                                    0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCKDET_RATE_2_PLL_LOCKDET_2_SHFT                                     0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_1_ADDR                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000014c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_1_PHYS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000014c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_1_OFFS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_1_RMSK                                                 0xf
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_1_POR                                           0x00000008
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_1_POR_RMSK                                      0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_1_ATTR                                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_1_PLL_PROP_GAIN_1_BMSK                                 0xf
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_1_PLL_PROP_GAIN_1_SHFT                                 0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_2_ADDR                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000150)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_2_PHYS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000150)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_2_OFFS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000150)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_2_RMSK                                                 0xf
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_2_POR                                           0x00000008
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_2_POR_RMSK                                      0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_2_ATTR                                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_2_PLL_PROP_GAIN_2_BMSK                                 0xf
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_PROP_GAIN_RATE_2_PLL_PROP_GAIN_2_SHFT                                 0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_1_ADDR                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000154)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_1_PHYS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000154)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_1_OFFS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000154)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_1_RMSK                                                 0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_1_POR                                            0x000000c0
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_1_POR_RMSK                                       0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_1_ATTR                                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_1_PLL_BAND_SEL_1_BMSK                                  0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_1_PLL_BAND_SEL_1_SHFT                                   0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_2_ADDR                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000158)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_2_PHYS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000158)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_2_OFFS                                           (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000158)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_2_RMSK                                                 0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_2_POR                                            0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_2_POR_RMSK                                       0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_2_ATTR                                                  0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_2_PLL_BAND_SEL_2_BMSK                                  0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_BAND_SEL_RATE_2_PLL_BAND_SEL_2_SHFT                                   0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_ADDR                                     (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000015c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_PHYS                                     (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000015c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_OFFS                                     (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000015c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_RMSK                                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_POR                                      0x00000082
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_POR_RMSK                                 0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_ATTR                                            0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_PLL_IFILT_1_BMSK                               0xf8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_PLL_IFILT_1_SHFT                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_PLL_INT_GAIN_1_BMSK                             0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_1_PLL_INT_GAIN_1_SHFT                             0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_ADDR                                     (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000160)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_PHYS                                     (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000160)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_OFFS                                     (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000160)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_RMSK                                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_POR                                      0x00000082
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_POR_RMSK                                 0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_ATTR                                            0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_PLL_IFILT_2_BMSK                               0xf8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_PLL_IFILT_2_SHFT                                0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_PLL_INT_GAIN_2_BMSK                             0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_INT_GAIN_IFILT_BAND_2_PLL_INT_GAIN_2_SHFT                             0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_ADDR                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000164)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_PHYS                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000164)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_OFFS                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000164)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_POR                                   0x0000004c
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_POR_RMSK                              0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_ATTR                                         0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_PLL_PFILT_1_BMSK                            0xf8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_PLL_PFILT_1_SHFT                             0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_PLL_INT_GAIN_FASTLOCK_1_BMSK                 0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_1_PLL_INT_GAIN_FASTLOCK_1_SHFT                 0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_ADDR                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000168)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_PHYS                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000168)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_OFFS                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000168)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_RMSK                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_POR                                   0x0000004c
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_POR_RMSK                              0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_ATTR                                         0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_PLL_PFILT_2_BMSK                            0xf8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_PLL_PFILT_2_SHFT                             0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_PLL_INT_GAIN_FASTLOCK_2_BMSK                 0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FL_INT_GAIN_PFILT_BAND_2_PLL_INT_GAIN_FASTLOCK_2_SHFT                 0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_ADDR                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000016c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_PHYS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000016c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_OFFS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000016c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_RMSK                                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_POR                                           0x00000003
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_POR_RMSK                                      0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_ATTR                                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_PLL_FASTLOCK_EN_2_BMSK                               0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_PLL_FASTLOCK_EN_2_SHFT                               0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_PLL_FASTLOCK_EN_1_BMSK                               0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_FASTLOCK_EN_BAND_PLL_FASTLOCK_EN_1_SHFT                               0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_LOW_ADDR                                      (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000170)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_LOW_PHYS                                      (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000170)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_LOW_OFFS                                      (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000170)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_LOW_RMSK                                            0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_LOW_POR                                       0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_LOW_POR_RMSK                                  0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_LOW_ATTR                                             0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_LOW_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_LOW_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_LOW_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_LOW_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_LOW_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_LOW_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_LOW_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_LOW_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_LOW_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_LOW_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_LOW_FTUNE_CODE_LOW_BMSK                             0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_LOW_FTUNE_CODE_LOW_SHFT                              0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MID_ADDR                                      (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000174)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MID_PHYS                                      (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000174)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MID_OFFS                                      (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000174)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MID_RMSK                                            0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MID_POR                                       0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MID_POR_RMSK                                  0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MID_ATTR                                             0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MID_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MID_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MID_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MID_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MID_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MID_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MID_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MID_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MID_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MID_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MID_FTUNE_CODE_MID_BMSK                             0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MID_FTUNE_CODE_MID_SHFT                              0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_HIGH_ADDR                                     (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000178)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_HIGH_PHYS                                     (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000178)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_HIGH_OFFS                                     (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000178)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_HIGH_RMSK                                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_HIGH_POR                                      0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_HIGH_POR_RMSK                                 0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_HIGH_ATTR                                            0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_HIGH_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_HIGH_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_HIGH_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_HIGH_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_HIGH_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_HIGH_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_HIGH_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_HIGH_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_HIGH_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_HIGH_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_HIGH_FTUNE_CODE_HIGH_BMSK                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_HIGH_FTUNE_CODE_HIGH_SHFT                            0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_ADDR                                      (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000017c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_PHYS                                      (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000017c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_OFFS                                      (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000017c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_RMSK                                             0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_POR                                       0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_POR_RMSK                                  0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_ATTR                                             0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_FTUNE_CODE_HIGH_MUX_BMSK                         0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_FTUNE_CODE_HIGH_MUX_SHFT                         0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_FTUNE_CODE_MID_MUX_BMSK                          0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_FTUNE_CODE_MID_MUX_SHFT                          0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_FTUNE_CODE_LOW_MUX_BMSK                          0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FREQ_TUNE_ACCUM_INIT_MUX_FTUNE_CODE_LOW_MUX_SHFT                          0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_ADDR                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000180)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_PHYS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000180)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_OFFS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000180)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_RMSK                                                   0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_POR                                              0x00000080
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_POR_RMSK                                         0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_ATTR                                                    0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_STICKY_LOCK_BMSK                                       0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_STICKY_LOCK_SHFT                                        0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_CM_PLL_LOCK_MUX_BMSK                                   0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_CM_PLL_LOCK_MUX_SHFT                                    0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_CM_PLL_LOCK_BMSK                                       0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_CM_PLL_LOCK_SHFT                                        0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_PLL_LOCK_SELECT_BMSK                                   0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_PLL_LOCK_SELECT_SHFT                                    0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_PLL_RELOCK_MUX_BMSK                                     0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_PLL_RELOCK_MUX_SHFT                                     0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_PLL_RELOCK_BMSK                                         0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_PLL_RELOCK_SHFT                                         0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_CM_PLL_LOCKOUT_OUT_MUX_BMSK                             0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_CM_PLL_LOCKOUT_OUT_MUX_SHFT                             0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_CM_PLL_LOCKOUT_OUT_BMSK                                 0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_OVERRIDE_CM_PLL_LOCKOUT_OUT_SHFT                                 0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_DELAY_ADDR                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000184)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_DELAY_PHYS                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000184)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_DELAY_OFFS                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000184)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_DELAY_RMSK                                                      0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_DELAY_POR                                                 0x00000004
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_DELAY_POR_RMSK                                            0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_DELAY_ATTR                                                       0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_DELAY_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_DELAY_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_DELAY_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_DELAY_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_DELAY_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_DELAY_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_DELAY_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_DELAY_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_DELAY_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_DELAY_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_DELAY_LOCK_DELAY_BMSK                                           0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_DELAY_LOCK_DELAY_SHFT                                            0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_MIN_DELAY_ADDR                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000188)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_MIN_DELAY_PHYS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000188)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_MIN_DELAY_OFFS                                            (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000188)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_MIN_DELAY_RMSK                                                  0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_MIN_DELAY_POR                                             0x00000019
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_MIN_DELAY_POR_RMSK                                        0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_MIN_DELAY_ATTR                                                   0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_MIN_DELAY_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_MIN_DELAY_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_MIN_DELAY_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_MIN_DELAY_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_MIN_DELAY_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_MIN_DELAY_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_MIN_DELAY_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_MIN_DELAY_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_MIN_DELAY_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_MIN_DELAY_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_MIN_DELAY_LOCK_MIN_DLY_BMSK                                     0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_PLL_LOCK_MIN_DELAY_LOCK_MIN_DLY_SHFT                                      0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_ADDR                                               (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000018c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_PHYS                                               (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000018c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_OFFS                                               (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000018c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_RMSK                                                     0x7f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_POR                                                0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_POR_RMSK                                           0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_ATTR                                                      0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_CM_OSCBIAS_ADJ_BMSK                                      0x60
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_CM_OSCBIAS_ADJ_SHFT                                       0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_CM_OSCCAP_EN_BMSK                                        0x18
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_CM_OSCCAP_EN_SHFT                                         0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_CM_OSCLOWCMRATIO_EN_BMSK                                  0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_CM_OSCLOWCMRATIO_EN_SHFT                                  0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_INVERT_DSMCLK_BMSK                                        0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_INVERT_DSMCLK_SHFT                                        0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_INVERT_FRACNCLK_BMSK                                      0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_CLOCK_INVERTERS_INVERT_FRACNCLK_SHFT                                      0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_ADDR                                       (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000190)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_PHYS                                       (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000190)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_OFFS                                       (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000190)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_RMSK                                             0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_POR                                        0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_POR_RMSK                                   0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_ATTR                                              0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_CM_PLL_SPARE_A_3_MUX_BMSK                        0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_CM_PLL_SPARE_A_3_MUX_SHFT                         0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_CM_PLL_SPARE_A_2_MUX_BMSK                        0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_CM_PLL_SPARE_A_2_MUX_SHFT                         0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_CM_PLL_SPARE_A_1_MUX_BMSK                        0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_CM_PLL_SPARE_A_1_MUX_SHFT                         0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_CM_PLL_SPARE_A_0_MUX_BMSK                        0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_CM_PLL_SPARE_A_0_MUX_SHFT                         0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_CM_PLL_SPARE_A_3_BMSK                             0x8
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_CM_PLL_SPARE_A_3_SHFT                             0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_CM_PLL_SPARE_A_2_BMSK                             0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_CM_PLL_SPARE_A_2_SHFT                             0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_CM_PLL_SPARE_A_1_BMSK                             0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_CM_PLL_SPARE_A_1_SHFT                             0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_CM_PLL_SPARE_A_0_BMSK                             0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_SPARE_AND_JPC_OVERRIDES_CM_PLL_SPARE_A_0_SHFT                             0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_ADDR                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000194)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_PHYS                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000194)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_OFFS                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000194)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_RMSK                                                      0x7f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_POR                                                 0x00000040
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_POR_RMSK                                            0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_ATTR                                                       0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_CM_BIAS_IE_CTRL_BMSK                                      0x7e
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_CM_BIAS_IE_CTRL_SHFT                                       0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_CM_BIAS_SEL_BMSK                                           0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_1_CM_BIAS_SEL_SHFT                                           0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_2_ADDR                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x00000198)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_2_PHYS                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x00000198)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_2_OFFS                                                (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x00000198)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_2_RMSK                                                      0x3f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_2_POR                                                 0x00000020
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_2_POR_RMSK                                            0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_2_ATTR                                                       0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_2_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_2_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_2_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_2_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_2_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_2_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_2_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_2_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_2_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_2_CM_BIAS_IP_CTRL_BMSK                                      0x3f
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BIAS_CONTROL_2_CM_BIAS_IP_CTRL_SHFT                                       0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_CTRL_1_ADDR                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x0000019c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_CTRL_1_PHYS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x0000019c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_CTRL_1_OFFS                                          (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x0000019c)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_CTRL_1_RMSK                                                0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_CTRL_1_POR                                           0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_CTRL_1_POR_RMSK                                      0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_CTRL_1_ATTR                                                 0x3
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_CTRL_1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_CTRL_1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_CTRL_1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_CTRL_1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_CTRL_1_OUT(v)      \
        hsu_out_dword(HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                       0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                        0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_ADDR                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000001a0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_PHYS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000001a0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_OFFS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000001a0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_RMSK                                                   0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_POR                                              0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_POR_RMSK                                         0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_ATTR                                                    0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_UNLOCKED_STATUS_BMSK                                   0x80
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_UNLOCKED_STATUS_SHFT                                    0x7
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_PLL_PWRDN_STATUS_BMSK                                  0x40
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_PLL_PWRDN_STATUS_SHFT                                   0x6
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_PLL_RST_STATUS_BMSK                                    0x20
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_PLL_RST_STATUS_SHFT                                     0x5
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_PLL_LOCKOUT_STATUS_BMSK                                0x10
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_PLL_LOCKOUT_STATUS_SHFT                                 0x4
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_CORE_PLL_RATE_STATUS_BMSK                               0xc
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_CORE_PLL_RATE_STATUS_SHFT                               0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_CORE_PLL_EN_STATUS_BMSK                                 0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_CORE_PLL_EN_STATUS_SHFT                                 0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_CORE_READY_STATUS_BMSK                                  0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_ONE_CORE_READY_STATUS_SHFT                                  0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_TWO_ADDR                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000001a4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_TWO_PHYS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000001a4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_TWO_OFFS                                             (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000001a4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_TWO_RMSK                                                   0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_TWO_POR                                              0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_TWO_POR_RMSK                                         0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_TWO_ATTR                                                    0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_TWO_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_TWO_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_TWO_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_TWO_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_TWO_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_TWO_COMMON_STATUS_TWO_BMSK                                 0xfc
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_TWO_COMMON_STATUS_TWO_SHFT                                  0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_TWO_FD_LOCK_STATUS_BMSK                                     0x2
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_TWO_FD_LOCK_STATUS_SHFT                                     0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_TWO_BAND_SEL_CAL_LOCKED_STATUS_BMSK                         0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_COMMON_STATUS_TWO_BAND_SEL_CAL_LOCKED_STATUS_SHFT                         0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_ADDR                                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000001a8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_PHYS                                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000001a8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_OFFS                                                  (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000001a8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_RMSK                                                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_POR                                                   0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_POR_RMSK                                              0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_ATTR                                                         0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_CALIBRATED_BAND_SEL_BMSK                                    0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_BAND_SEL_CAL_CALIBRATED_BAND_SEL_SHFT                                     0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_HIGH_ADDR                                       (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000001ac)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_HIGH_PHYS                                       (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000001ac)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_HIGH_OFFS                                       (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000001ac)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_HIGH_RMSK                                             0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_HIGH_POR                                        0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_HIGH_POR_RMSK                                   0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_HIGH_ATTR                                              0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_HIGH_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_HIGH_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_HIGH_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_HIGH_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_HIGH_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_HIGH_FTUNE_CODE_STATUS_HIGH_BMSK                      0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_HIGH_FTUNE_CODE_STATUS_HIGH_SHFT                       0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_LOW_ADDR                                        (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000001b0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_LOW_PHYS                                        (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000001b0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_LOW_OFFS                                        (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000001b0)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_LOW_RMSK                                              0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_LOW_POR                                         0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_LOW_POR_RMSK                                    0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_LOW_ATTR                                               0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_LOW_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_LOW_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_LOW_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_LOW_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_LOW_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_LOW_FTUNE_CODE_STATUS_MID_BMSK                        0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ICODE_ACCUM_STATUS_LOW_FTUNE_CODE_STATUS_MID_SHFT                         0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_HIGH_ADDR                                                   (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000001b4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_HIGH_PHYS                                                   (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000001b4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_HIGH_OFFS                                                   (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000001b4)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_HIGH_RMSK                                                         0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_HIGH_POR                                                    0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_HIGH_POR_RMSK                                               0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_HIGH_ATTR                                                          0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_HIGH_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_HIGH_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_HIGH_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_HIGH_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_HIGH_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_HIGH_FD_OUT_HIGH_BMSK                                             0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_HIGH_FD_OUT_HIGH_SHFT                                              0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_LOW_ADDR                                                    (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000001b8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_LOW_PHYS                                                    (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000001b8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_LOW_OFFS                                                    (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000001b8)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_LOW_RMSK                                                          0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_LOW_POR                                                     0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_LOW_POR_RMSK                                                0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_LOW_ATTR                                                           0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_LOW_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_LOW_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_LOW_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_LOW_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_LOW_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_LOW_FD_OUT_LOW_BMSK                                               0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_FD_OUT_LOW_FD_OUT_LOW_SHFT                                                0x0

#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_STATUS_1_ADDR                                        (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE      + 0x000001bc)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_STATUS_1_PHYS                                        (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_PHYS + 0x000001bc)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_STATUS_1_OFFS                                        (QUSB2PHY_QUSB2PHY_PLL_QUSB2PHY_PLL_QUSB2PHY_QLINK_COM_REG_BASE_OFFS + 0x000001bc)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_STATUS_1_RMSK                                              0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_STATUS_1_POR                                         0x00000000
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_STATUS_1_POR_RMSK                                    0xffffffff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_STATUS_1_ATTR                                               0x1
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_STATUS_1_IN          \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_STATUS_1_ADDR, HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_STATUS_1_RMSK)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_STATUS_1_INM(m)      \
        in_dword_masked(HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                       0xff
#define HWIO_QUSB2PHY_QUSB2PHY_PLL_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                        0x0

/*----------------------------------------------------------------------------
 * MODULE: USB30_DBM_REGFILE
 *--------------------------------------------------------------------------*/

#define USB30_DBM_REGFILE_REG_BASE                                            (USB30_USB30_PRIM_BASE      + 0x000f8000)
#define USB30_DBM_REGFILE_REG_BASE_PHYS                                       (USB30_USB30_PRIM_BASE_PHYS + 0x000f8000)
#define USB30_DBM_REGFILE_REG_BASE_OFFS                                       0x000f8000

#define HWIO_USB30_DBM_EP_CFG_ADDRn_ADDR(n)                                   (USB30_DBM_REGFILE_REG_BASE      + 0x00000000 + 0x4 * (n))
#define HWIO_USB30_DBM_EP_CFG_ADDRn_PHYS(n)                                   (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000000 + 0x4 * (n))
#define HWIO_USB30_DBM_EP_CFG_ADDRn_OFFS(n)                                   (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000000 + 0x4 * (n))
#define HWIO_USB30_DBM_EP_CFG_ADDRn_RMSK                                          0x7d3f
#define HWIO_USB30_DBM_EP_CFG_ADDRn_MAXn                                               3
#define HWIO_USB30_DBM_EP_CFG_ADDRn_POR                                       0x00000000
#define HWIO_USB30_DBM_EP_CFG_ADDRn_POR_RMSK                                  0xffffffff
#define HWIO_USB30_DBM_EP_CFG_ADDRn_ATTR                                             0x3
#define HWIO_USB30_DBM_EP_CFG_ADDRn_INI(n)        \
        in_dword_masked(HWIO_USB30_DBM_EP_CFG_ADDRn_ADDR(n), HWIO_USB30_DBM_EP_CFG_ADDRn_RMSK)
#define HWIO_USB30_DBM_EP_CFG_ADDRn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_DBM_EP_CFG_ADDRn_ADDR(n), mask)
#define HWIO_USB30_DBM_EP_CFG_ADDRn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_DBM_EP_CFG_ADDRn_ADDR(n),val)
#define HWIO_USB30_DBM_EP_CFG_ADDRn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_EP_CFG_ADDRn_ADDR(n),mask,val,HWIO_USB30_DBM_EP_CFG_ADDRn_INI(n))
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_BAM_P_SW_RST_DISABLE_BMSK                 0x4000
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_BAM_P_SW_RST_DISABLE_SHFT                    0xe
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_ZLT_DISABLE_BMSK                          0x2000
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_ZLT_DISABLE_SHFT                             0xd
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_LINK_TAG_DISABLE_BMSK                     0x1000
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_LINK_TAG_DISABLE_SHFT                        0xc
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_SINGLE_MODE_BMSK                           0x800
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_SINGLE_MODE_SHFT                             0xb
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_INT_RAM_ACC_BMSK                           0x400
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_INT_RAM_ACC_SHFT                             0xa
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_INT_RAM_ACC_EP_PM_ACCESS_DISABLED_FVAL        0x0
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_INT_RAM_ACC_EP_PM_ACCESS_ENABLED_FVAL        0x1
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_PRODUCER_BMSK                              0x100
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_PRODUCER_SHFT                                0x8
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_PRODUCER_EP_IS_CONSUMER_FVAL                 0x0
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_PRODUCER_EP_IS_PRODUCER_FVAL                 0x1
#define HWIO_USB30_DBM_EP_CFG_ADDRn_USB3_EPNUM_BMSK                                 0x3e
#define HWIO_USB30_DBM_EP_CFG_ADDRn_USB3_EPNUM_SHFT                                  0x1
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_EN_EP_BMSK                                   0x1
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_EN_EP_SHFT                                   0x0
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_EN_EP_EP_IS_DBM_DISABLE_FVAL                 0x0
#define HWIO_USB30_DBM_EP_CFG_ADDRn_DBM_EN_EP_EP_IS_DBM_ENABLE_FVAL                  0x1

#define HWIO_USB30_DBM_DATA_SIZE_ADDRn_ADDR(n)                                (USB30_DBM_REGFILE_REG_BASE      + 0x00000080 + 0x4 * (n))
#define HWIO_USB30_DBM_DATA_SIZE_ADDRn_PHYS(n)                                (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000080 + 0x4 * (n))
#define HWIO_USB30_DBM_DATA_SIZE_ADDRn_OFFS(n)                                (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000080 + 0x4 * (n))
#define HWIO_USB30_DBM_DATA_SIZE_ADDRn_RMSK                                       0xffff
#define HWIO_USB30_DBM_DATA_SIZE_ADDRn_MAXn                                            3
#define HWIO_USB30_DBM_DATA_SIZE_ADDRn_POR                                    0x00000000
#define HWIO_USB30_DBM_DATA_SIZE_ADDRn_POR_RMSK                               0xffffffff
#define HWIO_USB30_DBM_DATA_SIZE_ADDRn_ATTR                                          0x3
#define HWIO_USB30_DBM_DATA_SIZE_ADDRn_INI(n)        \
        in_dword_masked(HWIO_USB30_DBM_DATA_SIZE_ADDRn_ADDR(n), HWIO_USB30_DBM_DATA_SIZE_ADDRn_RMSK)
#define HWIO_USB30_DBM_DATA_SIZE_ADDRn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_DBM_DATA_SIZE_ADDRn_ADDR(n), mask)
#define HWIO_USB30_DBM_DATA_SIZE_ADDRn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_DBM_DATA_SIZE_ADDRn_ADDR(n),val)
#define HWIO_USB30_DBM_DATA_SIZE_ADDRn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_DATA_SIZE_ADDRn_ADDR(n),mask,val,HWIO_USB30_DBM_DATA_SIZE_ADDRn_INI(n))
#define HWIO_USB30_DBM_DATA_SIZE_ADDRn_DATA_FIFO_SIZE_BMSK                        0xffff
#define HWIO_USB30_DBM_DATA_SIZE_ADDRn_DATA_FIFO_SIZE_SHFT                           0x0

#define HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_ADDR(n)                            (USB30_DBM_REGFILE_REG_BASE      + 0x00000100 + 0x8 * (n))
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_PHYS(n)                            (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000100 + 0x8 * (n))
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_OFFS(n)                            (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000100 + 0x8 * (n))
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_RMSK                               0xffffffff
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_MAXn                                        3
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_POR                                0x00000000
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_POR_RMSK                           0xffffffff
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_ATTR                                      0x3
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_INI(n)        \
        in_dword_masked(HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_ADDR(n), HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_RMSK)
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_ADDR(n), mask)
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_ADDR(n),val)
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_ADDR(n),mask,val,HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_INI(n))
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_DATA_FIFO_ADDR_LSB_BMSK            0xffffffff
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_LSBn_DATA_FIFO_ADDR_LSB_SHFT                   0x0

#define HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_ADDR(n)                            (USB30_DBM_REGFILE_REG_BASE      + 0x00000104 + 0x8 * (n))
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_PHYS(n)                            (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000104 + 0x8 * (n))
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_OFFS(n)                            (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000104 + 0x8 * (n))
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_RMSK                               0xffffffff
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_MAXn                                        3
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_POR                                0x00000000
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_POR_RMSK                           0xffffffff
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_ATTR                                      0x3
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_INI(n)        \
        in_dword_masked(HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_ADDR(n), HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_RMSK)
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_ADDR(n), mask)
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_ADDR(n),val)
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_ADDR(n),mask,val,HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_INI(n))
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_DATA_FIFO_ADDR_MSB_BMSK            0xffffffff
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_MSBn_DATA_FIFO_ADDR_MSB_SHFT                   0x0

#define HWIO_USB30_DBM_DATA_FIFO_ADDR_EN_ADDR                                 (USB30_DBM_REGFILE_REG_BASE      + 0x00000200)
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_EN_PHYS                                 (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000200)
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_EN_OFFS                                 (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000200)
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_EN_RMSK                                        0xf
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_EN_POR                                  0x0000000f
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_EN_POR_RMSK                             0xffffffff
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_EN_ATTR                                        0x3
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_EN_IN          \
        in_dword_masked(HWIO_USB30_DBM_DATA_FIFO_ADDR_EN_ADDR, HWIO_USB30_DBM_DATA_FIFO_ADDR_EN_RMSK)
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_EN_INM(m)      \
        in_dword_masked(HWIO_USB30_DBM_DATA_FIFO_ADDR_EN_ADDR, m)
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_EN_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DBM_DATA_FIFO_ADDR_EN_ADDR,v)
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_DATA_FIFO_ADDR_EN_ADDR,m,v,HWIO_USB30_DBM_DATA_FIFO_ADDR_EN_IN)
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_EN_DBM_DATA_FIFO_ADDR_ENN_BMSK                 0xf
#define HWIO_USB30_DBM_DATA_FIFO_ADDR_EN_DBM_DATA_FIFO_ADDR_ENN_SHFT                 0x0

#define HWIO_USB30_DBM_DATA_FIFO_SIZE_EN_ADDR                                 (USB30_DBM_REGFILE_REG_BASE      + 0x00000204)
#define HWIO_USB30_DBM_DATA_FIFO_SIZE_EN_PHYS                                 (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000204)
#define HWIO_USB30_DBM_DATA_FIFO_SIZE_EN_OFFS                                 (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000204)
#define HWIO_USB30_DBM_DATA_FIFO_SIZE_EN_RMSK                                        0xf
#define HWIO_USB30_DBM_DATA_FIFO_SIZE_EN_POR                                  0x0000000f
#define HWIO_USB30_DBM_DATA_FIFO_SIZE_EN_POR_RMSK                             0xffffffff
#define HWIO_USB30_DBM_DATA_FIFO_SIZE_EN_ATTR                                        0x3
#define HWIO_USB30_DBM_DATA_FIFO_SIZE_EN_IN          \
        in_dword_masked(HWIO_USB30_DBM_DATA_FIFO_SIZE_EN_ADDR, HWIO_USB30_DBM_DATA_FIFO_SIZE_EN_RMSK)
#define HWIO_USB30_DBM_DATA_FIFO_SIZE_EN_INM(m)      \
        in_dword_masked(HWIO_USB30_DBM_DATA_FIFO_SIZE_EN_ADDR, m)
#define HWIO_USB30_DBM_DATA_FIFO_SIZE_EN_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DBM_DATA_FIFO_SIZE_EN_ADDR,v)
#define HWIO_USB30_DBM_DATA_FIFO_SIZE_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_DATA_FIFO_SIZE_EN_ADDR,m,v,HWIO_USB30_DBM_DATA_FIFO_SIZE_EN_IN)
#define HWIO_USB30_DBM_DATA_FIFO_SIZE_EN_DBM_DATA_FIFO_SIZE_ENN_BMSK                 0xf
#define HWIO_USB30_DBM_DATA_FIFO_SIZE_EN_DBM_DATA_FIFO_SIZE_ENN_SHFT                 0x0

#define HWIO_USB30_DBM_DBG_CNFG_ADDR                                          (USB30_DBM_REGFILE_REG_BASE      + 0x00000208)
#define HWIO_USB30_DBM_DBG_CNFG_PHYS                                          (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000208)
#define HWIO_USB30_DBM_DBG_CNFG_OFFS                                          (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000208)
#define HWIO_USB30_DBM_DBG_CNFG_RMSK                                                 0xf
#define HWIO_USB30_DBM_DBG_CNFG_POR                                           0x00000000
#define HWIO_USB30_DBM_DBG_CNFG_POR_RMSK                                      0xffffffff
#define HWIO_USB30_DBM_DBG_CNFG_ATTR                                                 0x3
#define HWIO_USB30_DBM_DBG_CNFG_IN          \
        in_dword_masked(HWIO_USB30_DBM_DBG_CNFG_ADDR, HWIO_USB30_DBM_DBG_CNFG_RMSK)
#define HWIO_USB30_DBM_DBG_CNFG_INM(m)      \
        in_dword_masked(HWIO_USB30_DBM_DBG_CNFG_ADDR, m)
#define HWIO_USB30_DBM_DBG_CNFG_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DBM_DBG_CNFG_ADDR,v)
#define HWIO_USB30_DBM_DBG_CNFG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_DBG_CNFG_ADDR,m,v,HWIO_USB30_DBM_DBG_CNFG_IN)
#define HWIO_USB30_DBM_DBG_CNFG_ENABLE_IOCN_BMSK                                     0xf
#define HWIO_USB30_DBM_DBG_CNFG_ENABLE_IOCN_SHFT                                     0x0

#define HWIO_USB30_DBM_DIS_UPDXFER_ADDR                                       (USB30_DBM_REGFILE_REG_BASE      + 0x00000298)
#define HWIO_USB30_DBM_DIS_UPDXFER_PHYS                                       (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000298)
#define HWIO_USB30_DBM_DIS_UPDXFER_OFFS                                       (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000298)
#define HWIO_USB30_DBM_DIS_UPDXFER_RMSK                                              0xf
#define HWIO_USB30_DBM_DIS_UPDXFER_POR                                        0x00000000
#define HWIO_USB30_DBM_DIS_UPDXFER_POR_RMSK                                   0xffffffff
#define HWIO_USB30_DBM_DIS_UPDXFER_ATTR                                              0x3
#define HWIO_USB30_DBM_DIS_UPDXFER_IN          \
        in_dword_masked(HWIO_USB30_DBM_DIS_UPDXFER_ADDR, HWIO_USB30_DBM_DIS_UPDXFER_RMSK)
#define HWIO_USB30_DBM_DIS_UPDXFER_INM(m)      \
        in_dword_masked(HWIO_USB30_DBM_DIS_UPDXFER_ADDR, m)
#define HWIO_USB30_DBM_DIS_UPDXFER_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DBM_DIS_UPDXFER_ADDR,v)
#define HWIO_USB30_DBM_DIS_UPDXFER_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_DIS_UPDXFER_ADDR,m,v,HWIO_USB30_DBM_DIS_UPDXFER_IN)
#define HWIO_USB30_DBM_DIS_UPDXFER_DIS_UPDXFER_EP3_BMSK                              0x8
#define HWIO_USB30_DBM_DIS_UPDXFER_DIS_UPDXFER_EP3_SHFT                              0x3
#define HWIO_USB30_DBM_DIS_UPDXFER_DIS_UPDXFER_EP3_DONT_BLOCK_UPDXFER_FVAL           0x0
#define HWIO_USB30_DBM_DIS_UPDXFER_DIS_UPDXFER_EP3_BLOCK_UPDXFER_FVAL                0x1
#define HWIO_USB30_DBM_DIS_UPDXFER_DIS_UPDXFER_EP2_BMSK                              0x4
#define HWIO_USB30_DBM_DIS_UPDXFER_DIS_UPDXFER_EP2_SHFT                              0x2
#define HWIO_USB30_DBM_DIS_UPDXFER_DIS_UPDXFER_EP2_DONT_BLOCK_UPDXFER_FVAL           0x0
#define HWIO_USB30_DBM_DIS_UPDXFER_DIS_UPDXFER_EP2_BLOCK_UPDXFER_FVAL                0x1
#define HWIO_USB30_DBM_DIS_UPDXFER_DIS_UPDXFER_EP1_BMSK                              0x2
#define HWIO_USB30_DBM_DIS_UPDXFER_DIS_UPDXFER_EP1_SHFT                              0x1
#define HWIO_USB30_DBM_DIS_UPDXFER_DIS_UPDXFER_EP1_DONT_BLOCK_UPDXFER_FVAL           0x0
#define HWIO_USB30_DBM_DIS_UPDXFER_DIS_UPDXFER_EP1_BLOCK_UPDXFER_FVAL                0x1
#define HWIO_USB30_DBM_DIS_UPDXFER_DIS_UPDXFER_EP0_BMSK                              0x1
#define HWIO_USB30_DBM_DIS_UPDXFER_DIS_UPDXFER_EP0_SHFT                              0x0
#define HWIO_USB30_DBM_DIS_UPDXFER_DIS_UPDXFER_EP0_DONT_BLOCK_UPDXFER_FVAL           0x0
#define HWIO_USB30_DBM_DIS_UPDXFER_DIS_UPDXFER_EP0_BLOCK_UPDXFER_FVAL                0x1

#define HWIO_USB30_DBM_DEPCMD_IOC_ADDR                                        (USB30_DBM_REGFILE_REG_BASE      + 0x0000029c)
#define HWIO_USB30_DBM_DEPCMD_IOC_PHYS                                        (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x0000029c)
#define HWIO_USB30_DBM_DEPCMD_IOC_OFFS                                        (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x0000029c)
#define HWIO_USB30_DBM_DEPCMD_IOC_RMSK                                               0xf
#define HWIO_USB30_DBM_DEPCMD_IOC_POR                                         0x00000000
#define HWIO_USB30_DBM_DEPCMD_IOC_POR_RMSK                                    0xffffffff
#define HWIO_USB30_DBM_DEPCMD_IOC_ATTR                                               0x3
#define HWIO_USB30_DBM_DEPCMD_IOC_IN          \
        in_dword_masked(HWIO_USB30_DBM_DEPCMD_IOC_ADDR, HWIO_USB30_DBM_DEPCMD_IOC_RMSK)
#define HWIO_USB30_DBM_DEPCMD_IOC_INM(m)      \
        in_dword_masked(HWIO_USB30_DBM_DEPCMD_IOC_ADDR, m)
#define HWIO_USB30_DBM_DEPCMD_IOC_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DBM_DEPCMD_IOC_ADDR,v)
#define HWIO_USB30_DBM_DEPCMD_IOC_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_DEPCMD_IOC_ADDR,m,v,HWIO_USB30_DBM_DEPCMD_IOC_IN)
#define HWIO_USB30_DBM_DEPCMD_IOC_DEPCMD_IOC_EP3_BMSK                                0x8
#define HWIO_USB30_DBM_DEPCMD_IOC_DEPCMD_IOC_EP3_SHFT                                0x3
#define HWIO_USB30_DBM_DEPCMD_IOC_DEPCMD_IOC_EP3_DEPCMD_IOC_FIELD0_FVAL              0x0
#define HWIO_USB30_DBM_DEPCMD_IOC_DEPCMD_IOC_EP3_DEPCMD_IOC_FIELD1_FVAL              0x1
#define HWIO_USB30_DBM_DEPCMD_IOC_DEPCMD_IOC_EP2_BMSK                                0x4
#define HWIO_USB30_DBM_DEPCMD_IOC_DEPCMD_IOC_EP2_SHFT                                0x2
#define HWIO_USB30_DBM_DEPCMD_IOC_DEPCMD_IOC_EP2_DEPCMD_IOC_FIELD0_FVAL              0x0
#define HWIO_USB30_DBM_DEPCMD_IOC_DEPCMD_IOC_EP2_DEPCMD_IOC_FIELD1_FVAL              0x1
#define HWIO_USB30_DBM_DEPCMD_IOC_DEPCMD_IOC_EP1_BMSK                                0x2
#define HWIO_USB30_DBM_DEPCMD_IOC_DEPCMD_IOC_EP1_SHFT                                0x1
#define HWIO_USB30_DBM_DEPCMD_IOC_DEPCMD_IOC_EP1_DEPCMD_IOC_FIELD0_FVAL              0x0
#define HWIO_USB30_DBM_DEPCMD_IOC_DEPCMD_IOC_EP1_DEPCMD_IOC_FIELD1_FVAL              0x1
#define HWIO_USB30_DBM_DEPCMD_IOC_DEPCMD_IOC_EP0_BMSK                                0x1
#define HWIO_USB30_DBM_DEPCMD_IOC_DEPCMD_IOC_EP0_SHFT                                0x0
#define HWIO_USB30_DBM_DEPCMD_IOC_DEPCMD_IOC_EP0_DEPCMD_IOC_FIELD0_FVAL              0x0
#define HWIO_USB30_DBM_DEPCMD_IOC_DEPCMD_IOC_EP0_DEPCMD_IOC_FIELD1_FVAL              0x1

#define HWIO_USB30_DBM_DEPCMD_CMDACT_ADDR                                     (USB30_DBM_REGFILE_REG_BASE      + 0x00000300)
#define HWIO_USB30_DBM_DEPCMD_CMDACT_PHYS                                     (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000300)
#define HWIO_USB30_DBM_DEPCMD_CMDACT_OFFS                                     (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000300)
#define HWIO_USB30_DBM_DEPCMD_CMDACT_RMSK                                            0xf
#define HWIO_USB30_DBM_DEPCMD_CMDACT_POR                                      0x0000000f
#define HWIO_USB30_DBM_DEPCMD_CMDACT_POR_RMSK                                 0xffffffff
#define HWIO_USB30_DBM_DEPCMD_CMDACT_ATTR                                            0x3
#define HWIO_USB30_DBM_DEPCMD_CMDACT_IN          \
        in_dword_masked(HWIO_USB30_DBM_DEPCMD_CMDACT_ADDR, HWIO_USB30_DBM_DEPCMD_CMDACT_RMSK)
#define HWIO_USB30_DBM_DEPCMD_CMDACT_INM(m)      \
        in_dword_masked(HWIO_USB30_DBM_DEPCMD_CMDACT_ADDR, m)
#define HWIO_USB30_DBM_DEPCMD_CMDACT_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DBM_DEPCMD_CMDACT_ADDR,v)
#define HWIO_USB30_DBM_DEPCMD_CMDACT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_DEPCMD_CMDACT_ADDR,m,v,HWIO_USB30_DBM_DEPCMD_CMDACT_IN)
#define HWIO_USB30_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP3_BMSK                          0x8
#define HWIO_USB30_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP3_SHFT                          0x3
#define HWIO_USB30_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP3_DEPCMD_CMDACT_FIELD0_FVAL        0x0
#define HWIO_USB30_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP3_DEPCMD_CMDACT_FIELD1_FVAL        0x1
#define HWIO_USB30_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP2_BMSK                          0x4
#define HWIO_USB30_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP2_SHFT                          0x2
#define HWIO_USB30_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP2_DEPCMD_CMDACT_FIELD0_FVAL        0x0
#define HWIO_USB30_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP2_DEPCMD_CMDACT_FIELD1_FVAL        0x1
#define HWIO_USB30_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP1_BMSK                          0x2
#define HWIO_USB30_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP1_SHFT                          0x1
#define HWIO_USB30_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP1_DEPCMD_CMDACT_FIELD0_FVAL        0x0
#define HWIO_USB30_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP1_DEPCMD_CMDACT_FIELD1_FVAL        0x1
#define HWIO_USB30_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP0_BMSK                          0x1
#define HWIO_USB30_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP0_SHFT                          0x0
#define HWIO_USB30_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP0_DEPCMD_CMDACT_FIELD0_FVAL        0x0
#define HWIO_USB30_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP0_DEPCMD_CMDACT_FIELD1_FVAL        0x1

#define HWIO_USB30_DBM_DEPCMD_HIPRI_ADDR                                      (USB30_DBM_REGFILE_REG_BASE      + 0x00000304)
#define HWIO_USB30_DBM_DEPCMD_HIPRI_PHYS                                      (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000304)
#define HWIO_USB30_DBM_DEPCMD_HIPRI_OFFS                                      (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000304)
#define HWIO_USB30_DBM_DEPCMD_HIPRI_RMSK                                             0xf
#define HWIO_USB30_DBM_DEPCMD_HIPRI_POR                                       0x00000000
#define HWIO_USB30_DBM_DEPCMD_HIPRI_POR_RMSK                                  0xffffffff
#define HWIO_USB30_DBM_DEPCMD_HIPRI_ATTR                                             0x3
#define HWIO_USB30_DBM_DEPCMD_HIPRI_IN          \
        in_dword_masked(HWIO_USB30_DBM_DEPCMD_HIPRI_ADDR, HWIO_USB30_DBM_DEPCMD_HIPRI_RMSK)
#define HWIO_USB30_DBM_DEPCMD_HIPRI_INM(m)      \
        in_dword_masked(HWIO_USB30_DBM_DEPCMD_HIPRI_ADDR, m)
#define HWIO_USB30_DBM_DEPCMD_HIPRI_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DBM_DEPCMD_HIPRI_ADDR,v)
#define HWIO_USB30_DBM_DEPCMD_HIPRI_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_DEPCMD_HIPRI_ADDR,m,v,HWIO_USB30_DBM_DEPCMD_HIPRI_IN)
#define HWIO_USB30_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP3_BMSK                            0x8
#define HWIO_USB30_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP3_SHFT                            0x3
#define HWIO_USB30_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP3_DEPCMD_HIPRI_FIELD0_FVAL        0x0
#define HWIO_USB30_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP3_DEPCMD_HIPRI_FIELD1_FVAL        0x1
#define HWIO_USB30_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP2_BMSK                            0x4
#define HWIO_USB30_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP2_SHFT                            0x2
#define HWIO_USB30_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP2_DEPCMD_HIPRI_FIELD0_FVAL        0x0
#define HWIO_USB30_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP2_DEPCMD_HIPRI_FIELD1_FVAL        0x1
#define HWIO_USB30_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP1_BMSK                            0x2
#define HWIO_USB30_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP1_SHFT                            0x1
#define HWIO_USB30_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP1_DEPCMD_HIPRI_FIELD0_FVAL        0x0
#define HWIO_USB30_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP1_DEPCMD_HIPRI_FIELD1_FVAL        0x1
#define HWIO_USB30_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP0_BMSK                            0x1
#define HWIO_USB30_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP0_SHFT                            0x0
#define HWIO_USB30_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP0_DEPCMD_HIPRI_FIELD0_FVAL        0x0
#define HWIO_USB30_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP0_DEPCMD_HIPRI_FIELD1_FVAL        0x1

#define HWIO_USB30_DBM_SOFT_RESET_ADDR                                        (USB30_DBM_REGFILE_REG_BASE      + 0x0000020c)
#define HWIO_USB30_DBM_SOFT_RESET_PHYS                                        (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x0000020c)
#define HWIO_USB30_DBM_SOFT_RESET_OFFS                                        (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x0000020c)
#define HWIO_USB30_DBM_SOFT_RESET_RMSK                                        0x800000ff
#define HWIO_USB30_DBM_SOFT_RESET_POR                                         0x00000000
#define HWIO_USB30_DBM_SOFT_RESET_POR_RMSK                                    0xffffffff
#define HWIO_USB30_DBM_SOFT_RESET_ATTR                                               0x3
#define HWIO_USB30_DBM_SOFT_RESET_IN          \
        in_dword_masked(HWIO_USB30_DBM_SOFT_RESET_ADDR, HWIO_USB30_DBM_SOFT_RESET_RMSK)
#define HWIO_USB30_DBM_SOFT_RESET_INM(m)      \
        in_dword_masked(HWIO_USB30_DBM_SOFT_RESET_ADDR, m)
#define HWIO_USB30_DBM_SOFT_RESET_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DBM_SOFT_RESET_ADDR,v)
#define HWIO_USB30_DBM_SOFT_RESET_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_SOFT_RESET_ADDR,m,v,HWIO_USB30_DBM_SOFT_RESET_IN)
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_BMSK                            0x80000000
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_SHFT                                  0x1f
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_NO_RESET_FVAL                          0x0
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_RESET_FSMS_AND_REGISTERS_FVAL          0x1
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP7_BMSK                              0x80
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP7_SHFT                               0x7
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP7_NO_RESET_FVAL                      0x0
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP7_RESET_FSMS_AND_EP7_REGISTERS_FVAL        0x1
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP6_BMSK                              0x40
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP6_SHFT                               0x6
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP6_NO_RESET_FVAL                      0x0
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP6_RESET_FSMS_AND_EP6_REGISTERS_FVAL        0x1
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP5_BMSK                              0x20
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP5_SHFT                               0x5
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP5_NO_RESET_FVAL                      0x0
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP5_RESET_FSMS_AND_EP5_REGISTERS_FVAL        0x1
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP4_BMSK                              0x10
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP4_SHFT                               0x4
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP4_NO_RESET_FVAL                      0x0
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP4_RESET_FSMS_AND_EP4_REGISTERS_FVAL        0x1
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP3_BMSK                               0x8
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP3_SHFT                               0x3
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP3_NO_RESET_FVAL                      0x0
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP3_RESET_FSMS_AND_EP3_REGISTERS_FVAL        0x1
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP2_BMSK                               0x4
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP2_SHFT                               0x2
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP2_NO_RESET_FVAL                      0x0
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP2_RESET_FSMS_AND_EP2_REGISTERS_FVAL        0x1
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP1_BMSK                               0x2
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP1_SHFT                               0x1
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP1_NO_RESET_FVAL                      0x0
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP1_RESET_FSMS_AND_EP1_REGISTERS_FVAL        0x1
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP0_BMSK                               0x1
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP0_SHFT                               0x0
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP0_NO_RESET_FVAL                      0x0
#define HWIO_USB30_DBM_SOFT_RESET_DBM_SFT_RST_EP0_RESET_FSMS_AND_EP0_REGISTERS_FVAL        0x1

#define HWIO_USB30_DBM_GEN_CFG_ADDR                                           (USB30_DBM_REGFILE_REG_BASE      + 0x00000210)
#define HWIO_USB30_DBM_GEN_CFG_PHYS                                           (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000210)
#define HWIO_USB30_DBM_GEN_CFG_OFFS                                           (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000210)
#define HWIO_USB30_DBM_GEN_CFG_RMSK                                              0x1ff3f
#define HWIO_USB30_DBM_GEN_CFG_POR                                            0x00001005
#define HWIO_USB30_DBM_GEN_CFG_POR_RMSK                                       0xffffffff
#define HWIO_USB30_DBM_GEN_CFG_ATTR                                                  0x3
#define HWIO_USB30_DBM_GEN_CFG_IN          \
        in_dword_masked(HWIO_USB30_DBM_GEN_CFG_ADDR, HWIO_USB30_DBM_GEN_CFG_RMSK)
#define HWIO_USB30_DBM_GEN_CFG_INM(m)      \
        in_dword_masked(HWIO_USB30_DBM_GEN_CFG_ADDR, m)
#define HWIO_USB30_DBM_GEN_CFG_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DBM_GEN_CFG_ADDR,v)
#define HWIO_USB30_DBM_GEN_CFG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_GEN_CFG_ADDR,m,v,HWIO_USB30_DBM_GEN_CFG_IN)
#define HWIO_USB30_DBM_GEN_CFG_TRB_TRACE_BUFF_EN_BMSK                            0x10000
#define HWIO_USB30_DBM_GEN_CFG_TRB_TRACE_BUFF_EN_SHFT                               0x10
#define HWIO_USB30_DBM_GEN_CFG_TRB_TRACE_BUFF_EN_TRACE_BUFF_DISABLE_FVAL             0x0
#define HWIO_USB30_DBM_GEN_CFG_TRB_TRACE_BUFF_EN_TRACE_BUFF_EN_FVAL                  0x1
#define HWIO_USB30_DBM_GEN_CFG_BPTR_EPNUM_CB_BMSK                                 0x8000
#define HWIO_USB30_DBM_GEN_CFG_BPTR_EPNUM_CB_SHFT                                    0xf
#define HWIO_USB30_DBM_GEN_CFG_BPTR_EPNUM_CB_CB_DISABLE_FVAL                         0x0
#define HWIO_USB30_DBM_GEN_CFG_BPTR_EPNUM_CB_CB_ENABLE_FVAL                          0x1
#define HWIO_USB30_DBM_GEN_CFG_PIPE_SIZE_REC_CB_BMSK                              0x4000
#define HWIO_USB30_DBM_GEN_CFG_PIPE_SIZE_REC_CB_SHFT                                 0xe
#define HWIO_USB30_DBM_GEN_CFG_PIPE_SIZE_REC_CB_CB_DISABLE_FVAL                      0x0
#define HWIO_USB30_DBM_GEN_CFG_PIPE_SIZE_REC_CB_CB_ENABLE_FVAL                       0x1
#define HWIO_USB30_DBM_GEN_CFG_TRB_RD_AFTR_SP_CB_BMSK                             0x2000
#define HWIO_USB30_DBM_GEN_CFG_TRB_RD_AFTR_SP_CB_SHFT                                0xd
#define HWIO_USB30_DBM_GEN_CFG_TRB_RD_AFTR_SP_CB_CB_DISABLE_FVAL                     0x0
#define HWIO_USB30_DBM_GEN_CFG_TRB_RD_AFTR_SP_CB_CB_ENABLE_FVAL                      0x1
#define HWIO_USB30_DBM_GEN_CFG_SW_TRB_P_DISABLE_CB_BMSK                           0x1000
#define HWIO_USB30_DBM_GEN_CFG_SW_TRB_P_DISABLE_CB_SHFT                              0xc
#define HWIO_USB30_DBM_GEN_CFG_SW_TRB_P_DISABLE_CB_CB_DISABLE_FVAL                   0x0
#define HWIO_USB30_DBM_GEN_CFG_SW_TRB_P_DISABLE_CB_CB_ENABLE_FVAL                    0x1
#define HWIO_USB30_DBM_GEN_CFG_LINK_TRB_C_CB_BMSK                                  0x800
#define HWIO_USB30_DBM_GEN_CFG_LINK_TRB_C_CB_SHFT                                    0xb
#define HWIO_USB30_DBM_GEN_CFG_LINK_TRB_C_CB_CB_DISABLE_FVAL                         0x0
#define HWIO_USB30_DBM_GEN_CFG_LINK_TRB_C_CB_CB_ENABLE_FVAL                          0x1
#define HWIO_USB30_DBM_GEN_CFG_LINK_TRB_P_CB_BMSK                                  0x400
#define HWIO_USB30_DBM_GEN_CFG_LINK_TRB_P_CB_SHFT                                    0xa
#define HWIO_USB30_DBM_GEN_CFG_LINK_TRB_P_CB_CB_DISABLE_FVAL                         0x0
#define HWIO_USB30_DBM_GEN_CFG_LINK_TRB_P_CB_CB_ENABLE_FVAL                          0x1
#define HWIO_USB30_DBM_GEN_CFG_TRB_C_64B_ALGN_DIS_N_BMSK                           0x200
#define HWIO_USB30_DBM_GEN_CFG_TRB_C_64B_ALGN_DIS_N_SHFT                             0x9
#define HWIO_USB30_DBM_GEN_CFG_TRB_C_64B_ALGN_DIS_N_TRB_C_64B_ALGN_DIS_FVAL          0x0
#define HWIO_USB30_DBM_GEN_CFG_TRB_C_64B_ALGN_DIS_N_TRB_C_64B_ALGN_EN_FVAL           0x1
#define HWIO_USB30_DBM_GEN_CFG_TRB_P_64B_ALGN_DIS_N_BMSK                           0x100
#define HWIO_USB30_DBM_GEN_CFG_TRB_P_64B_ALGN_DIS_N_SHFT                             0x8
#define HWIO_USB30_DBM_GEN_CFG_TRB_P_64B_ALGN_DIS_N_TRB_P_64B_ALGN_DIS_FVAL          0x0
#define HWIO_USB30_DBM_GEN_CFG_TRB_P_64B_ALGN_DIS_N_TRB_P_64B_ALGN_EN_FVAL           0x1
#define HWIO_USB30_DBM_GEN_CFG_DBM_SUPPORT_LEADING_DATA_BMSK                        0x20
#define HWIO_USB30_DBM_GEN_CFG_DBM_SUPPORT_LEADING_DATA_SHFT                         0x5
#define HWIO_USB30_DBM_GEN_CFG_DBM_SUPPORT_LEADING_DATA_NO_LEADING_DATA_SUPPORT_FVAL        0x0
#define HWIO_USB30_DBM_GEN_CFG_DBM_SUPPORT_LEADING_DATA_LEADING_DATA_SUPPORT_FVAL        0x1
#define HWIO_USB30_DBM_GEN_CFG_AXI_COMPLIANCE_CB_1_BMSK                             0x10
#define HWIO_USB30_DBM_GEN_CFG_AXI_COMPLIANCE_CB_1_SHFT                              0x4
#define HWIO_USB30_DBM_GEN_CFG_AXI_COMPLIANCE_CB_1_AXI_COMP_CHICKEN_BIT_1_DIS_FVAL        0x0
#define HWIO_USB30_DBM_GEN_CFG_AXI_COMPLIANCE_CB_1_AXI_COMP_CHICKEN_BIT_1_EN_FVAL        0x1
#define HWIO_USB30_DBM_GEN_CFG_AXI_COMPLIANCE_CB_0_BMSK                              0x8
#define HWIO_USB30_DBM_GEN_CFG_AXI_COMPLIANCE_CB_0_SHFT                              0x3
#define HWIO_USB30_DBM_GEN_CFG_AXI_COMPLIANCE_CB_0_AXI_COMP_CHICKEN_BIT_0_DIS_FVAL        0x0
#define HWIO_USB30_DBM_GEN_CFG_AXI_COMPLIANCE_CB_0_AXI_COMP_CHICKEN_BIT_0_EN_FVAL        0x1
#define HWIO_USB30_DBM_GEN_CFG_BAM_ZLT_SUPPORT_BMSK                                  0x4
#define HWIO_USB30_DBM_GEN_CFG_BAM_ZLT_SUPPORT_SHFT                                  0x2
#define HWIO_USB30_DBM_GEN_CFG_BAM_ZLT_SUPPORT_BAM_ZLT_SUPPORT_DIS_FVAL              0x0
#define HWIO_USB30_DBM_GEN_CFG_BAM_ZLT_SUPPORT_BAM_ZLT_SUPPORT_EN_FVAL               0x1
#define HWIO_USB30_DBM_GEN_CFG_DBM_TRB_INDIC_DIS_BMSK                                0x2
#define HWIO_USB30_DBM_GEN_CFG_DBM_TRB_INDIC_DIS_SHFT                                0x1
#define HWIO_USB30_DBM_GEN_CFG_DBM_EN_USB3_BMSK                                      0x1
#define HWIO_USB30_DBM_GEN_CFG_DBM_EN_USB3_SHFT                                      0x0
#define HWIO_USB30_DBM_GEN_CFG_DBM_EN_USB3_USB_20_FVAL                               0x0
#define HWIO_USB30_DBM_GEN_CFG_DBM_EN_USB3_USB_30_FVAL                               0x1

#define HWIO_USB30_DBM_STATUS_ADDR                                            (USB30_DBM_REGFILE_REG_BASE      + 0x00000214)
#define HWIO_USB30_DBM_STATUS_PHYS                                            (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000214)
#define HWIO_USB30_DBM_STATUS_OFFS                                            (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000214)
#define HWIO_USB30_DBM_STATUS_RMSK                                                   0xf
#define HWIO_USB30_DBM_STATUS_POR                                             0x00000000
#define HWIO_USB30_DBM_STATUS_POR_RMSK                                        0xffffffff
#define HWIO_USB30_DBM_STATUS_ATTR                                                   0x1
#define HWIO_USB30_DBM_STATUS_IN          \
        in_dword_masked(HWIO_USB30_DBM_STATUS_ADDR, HWIO_USB30_DBM_STATUS_RMSK)
#define HWIO_USB30_DBM_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB30_DBM_STATUS_ADDR, m)
#define HWIO_USB30_DBM_STATUS_SET_UNALIGNED_ZLTN_BMSK                                0xf
#define HWIO_USB30_DBM_STATUS_SET_UNALIGNED_ZLTN_SHFT                                0x0

#define HWIO_USB30_DBM_STATES_ADDR                                            (USB30_DBM_REGFILE_REG_BASE      + 0x00000218)
#define HWIO_USB30_DBM_STATES_PHYS                                            (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000218)
#define HWIO_USB30_DBM_STATES_OFFS                                            (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000218)
#define HWIO_USB30_DBM_STATES_RMSK                                             0xfffffff
#define HWIO_USB30_DBM_STATES_POR                                             0x00000000
#define HWIO_USB30_DBM_STATES_POR_RMSK                                        0xffffffff
#define HWIO_USB30_DBM_STATES_ATTR                                                   0x1
#define HWIO_USB30_DBM_STATES_IN          \
        in_dword_masked(HWIO_USB30_DBM_STATES_ADDR, HWIO_USB30_DBM_STATES_RMSK)
#define HWIO_USB30_DBM_STATES_INM(m)      \
        in_dword_masked(HWIO_USB30_DBM_STATES_ADDR, m)
#define HWIO_USB30_DBM_STATES_CUR_DBM_EPNUM_BMSK                               0xe000000
#define HWIO_USB30_DBM_STATES_CUR_DBM_EPNUM_SHFT                                    0x19
#define HWIO_USB30_DBM_STATES_AHBM_UPDXFER_STATE_BMSK                          0x1800000
#define HWIO_USB30_DBM_STATES_AHBM_UPDXFER_STATE_SHFT                               0x17
#define HWIO_USB30_DBM_STATES_AHBM_DEPCMD_STATE_BMSK                            0x700000
#define HWIO_USB30_DBM_STATES_AHBM_DEPCMD_STATE_SHFT                                0x14
#define HWIO_USB30_DBM_STATES_ERR_RSP_STATE_BMSK                                 0xc0000
#define HWIO_USB30_DBM_STATES_ERR_RSP_STATE_SHFT                                    0x12
#define HWIO_USB30_DBM_STATES_RAM13_RD_STATE_BMSK                                0x38000
#define HWIO_USB30_DBM_STATES_RAM13_RD_STATE_SHFT                                    0xf
#define HWIO_USB30_DBM_STATES_AHB_CTRL_STATE_BMSK                                 0x6000
#define HWIO_USB30_DBM_STATES_AHB_CTRL_STATE_SHFT                                    0xd
#define HWIO_USB30_DBM_STATES_AXI_WR_STATE_BMSK                                   0x1c00
#define HWIO_USB30_DBM_STATES_AXI_WR_STATE_SHFT                                      0xa
#define HWIO_USB30_DBM_STATES_AXI_RD_STATE_BMSK                                    0x380
#define HWIO_USB30_DBM_STATES_AXI_RD_STATE_SHFT                                      0x7
#define HWIO_USB30_DBM_STATES_DEPCMD_STATE_BMSK                                     0x40
#define HWIO_USB30_DBM_STATES_DEPCMD_STATE_SHFT                                      0x6
#define HWIO_USB30_DBM_STATES_WB_STATE_BMSK                                         0x20
#define HWIO_USB30_DBM_STATES_WB_STATE_SHFT                                          0x5
#define HWIO_USB30_DBM_STATES_UPDXFER_STATE_BMSK                                    0x10
#define HWIO_USB30_DBM_STATES_UPDXFER_STATE_SHFT                                     0x4
#define HWIO_USB30_DBM_STATES_TF_STATE_BMSK                                          0xf
#define HWIO_USB30_DBM_STATES_TF_STATE_SHFT                                          0x0

#define HWIO_USB30_DBM_HW_TRB0_EPn_ADDR(n)                                    (USB30_DBM_REGFILE_REG_BASE      + 0x00000220 + 0x4 * (n))
#define HWIO_USB30_DBM_HW_TRB0_EPn_PHYS(n)                                    (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000220 + 0x4 * (n))
#define HWIO_USB30_DBM_HW_TRB0_EPn_OFFS(n)                                    (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000220 + 0x4 * (n))
#define HWIO_USB30_DBM_HW_TRB0_EPn_RMSK                                       0xffffffff
#define HWIO_USB30_DBM_HW_TRB0_EPn_MAXn                                                3
#define HWIO_USB30_DBM_HW_TRB0_EPn_POR                                        0x00000000
#define HWIO_USB30_DBM_HW_TRB0_EPn_POR_RMSK                                   0xffffffff
#define HWIO_USB30_DBM_HW_TRB0_EPn_ATTR                                              0x1
#define HWIO_USB30_DBM_HW_TRB0_EPn_INI(n)        \
        in_dword_masked(HWIO_USB30_DBM_HW_TRB0_EPn_ADDR(n), HWIO_USB30_DBM_HW_TRB0_EPn_RMSK)
#define HWIO_USB30_DBM_HW_TRB0_EPn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_DBM_HW_TRB0_EPn_ADDR(n), mask)
#define HWIO_USB30_DBM_HW_TRB0_EPn_HW_TRB_31_0_BMSK                           0xffffffff
#define HWIO_USB30_DBM_HW_TRB0_EPn_HW_TRB_31_0_SHFT                                  0x0

#define HWIO_USB30_DBM_HW_TRB1_EPn_ADDR(n)                                    (USB30_DBM_REGFILE_REG_BASE      + 0x00000230 + 0x4 * (n))
#define HWIO_USB30_DBM_HW_TRB1_EPn_PHYS(n)                                    (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000230 + 0x4 * (n))
#define HWIO_USB30_DBM_HW_TRB1_EPn_OFFS(n)                                    (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000230 + 0x4 * (n))
#define HWIO_USB30_DBM_HW_TRB1_EPn_RMSK                                       0xffffffff
#define HWIO_USB30_DBM_HW_TRB1_EPn_MAXn                                                3
#define HWIO_USB30_DBM_HW_TRB1_EPn_POR                                        0x00000000
#define HWIO_USB30_DBM_HW_TRB1_EPn_POR_RMSK                                   0xffffffff
#define HWIO_USB30_DBM_HW_TRB1_EPn_ATTR                                              0x1
#define HWIO_USB30_DBM_HW_TRB1_EPn_INI(n)        \
        in_dword_masked(HWIO_USB30_DBM_HW_TRB1_EPn_ADDR(n), HWIO_USB30_DBM_HW_TRB1_EPn_RMSK)
#define HWIO_USB30_DBM_HW_TRB1_EPn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_DBM_HW_TRB1_EPn_ADDR(n), mask)
#define HWIO_USB30_DBM_HW_TRB1_EPn_HW_TRB_63_32_BMSK                          0xffffffff
#define HWIO_USB30_DBM_HW_TRB1_EPn_HW_TRB_63_32_SHFT                                 0x0

#define HWIO_USB30_DBM_HW_TRB2_EPn_ADDR(n)                                    (USB30_DBM_REGFILE_REG_BASE      + 0x00000240 + 0x4 * (n))
#define HWIO_USB30_DBM_HW_TRB2_EPn_PHYS(n)                                    (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000240 + 0x4 * (n))
#define HWIO_USB30_DBM_HW_TRB2_EPn_OFFS(n)                                    (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000240 + 0x4 * (n))
#define HWIO_USB30_DBM_HW_TRB2_EPn_RMSK                                       0xffffffff
#define HWIO_USB30_DBM_HW_TRB2_EPn_MAXn                                                3
#define HWIO_USB30_DBM_HW_TRB2_EPn_POR                                        0x00000000
#define HWIO_USB30_DBM_HW_TRB2_EPn_POR_RMSK                                   0xffffffff
#define HWIO_USB30_DBM_HW_TRB2_EPn_ATTR                                              0x1
#define HWIO_USB30_DBM_HW_TRB2_EPn_INI(n)        \
        in_dword_masked(HWIO_USB30_DBM_HW_TRB2_EPn_ADDR(n), HWIO_USB30_DBM_HW_TRB2_EPn_RMSK)
#define HWIO_USB30_DBM_HW_TRB2_EPn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_DBM_HW_TRB2_EPn_ADDR(n), mask)
#define HWIO_USB30_DBM_HW_TRB2_EPn_HW_TRB_95_64_BMSK                          0xffffffff
#define HWIO_USB30_DBM_HW_TRB2_EPn_HW_TRB_95_64_SHFT                                 0x0

#define HWIO_USB30_DBM_HW_TRB3_EPn_ADDR(n)                                    (USB30_DBM_REGFILE_REG_BASE      + 0x00000250 + 0x4 * (n))
#define HWIO_USB30_DBM_HW_TRB3_EPn_PHYS(n)                                    (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000250 + 0x4 * (n))
#define HWIO_USB30_DBM_HW_TRB3_EPn_OFFS(n)                                    (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000250 + 0x4 * (n))
#define HWIO_USB30_DBM_HW_TRB3_EPn_RMSK                                       0xffffffff
#define HWIO_USB30_DBM_HW_TRB3_EPn_MAXn                                                3
#define HWIO_USB30_DBM_HW_TRB3_EPn_POR                                        0x00000000
#define HWIO_USB30_DBM_HW_TRB3_EPn_POR_RMSK                                   0xffffffff
#define HWIO_USB30_DBM_HW_TRB3_EPn_ATTR                                              0x1
#define HWIO_USB30_DBM_HW_TRB3_EPn_INI(n)        \
        in_dword_masked(HWIO_USB30_DBM_HW_TRB3_EPn_ADDR(n), HWIO_USB30_DBM_HW_TRB3_EPn_RMSK)
#define HWIO_USB30_DBM_HW_TRB3_EPn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_DBM_HW_TRB3_EPn_ADDR(n), mask)
#define HWIO_USB30_DBM_HW_TRB3_EPn_HW_TRB_127_96_BMSK                         0xffffffff
#define HWIO_USB30_DBM_HW_TRB3_EPn_HW_TRB_127_96_SHFT                                0x0

#define HWIO_USB30_DBM_GEVNTADR_LSB_ADDR                                      (USB30_DBM_REGFILE_REG_BASE      + 0x00000260)
#define HWIO_USB30_DBM_GEVNTADR_LSB_PHYS                                      (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000260)
#define HWIO_USB30_DBM_GEVNTADR_LSB_OFFS                                      (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000260)
#define HWIO_USB30_DBM_GEVNTADR_LSB_RMSK                                      0xffffffff
#define HWIO_USB30_DBM_GEVNTADR_LSB_POR                                       0x00000000
#define HWIO_USB30_DBM_GEVNTADR_LSB_POR_RMSK                                  0xffffffff
#define HWIO_USB30_DBM_GEVNTADR_LSB_ATTR                                             0x3
#define HWIO_USB30_DBM_GEVNTADR_LSB_IN          \
        in_dword_masked(HWIO_USB30_DBM_GEVNTADR_LSB_ADDR, HWIO_USB30_DBM_GEVNTADR_LSB_RMSK)
#define HWIO_USB30_DBM_GEVNTADR_LSB_INM(m)      \
        in_dword_masked(HWIO_USB30_DBM_GEVNTADR_LSB_ADDR, m)
#define HWIO_USB30_DBM_GEVNTADR_LSB_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DBM_GEVNTADR_LSB_ADDR,v)
#define HWIO_USB30_DBM_GEVNTADR_LSB_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_GEVNTADR_LSB_ADDR,m,v,HWIO_USB30_DBM_GEVNTADR_LSB_IN)
#define HWIO_USB30_DBM_GEVNTADR_LSB_GEVNTADR_LSB_BMSK                         0xffffffff
#define HWIO_USB30_DBM_GEVNTADR_LSB_GEVNTADR_LSB_SHFT                                0x0

#define HWIO_USB30_DBM_GEVNTADR_MSB_ADDR                                      (USB30_DBM_REGFILE_REG_BASE      + 0x00000264)
#define HWIO_USB30_DBM_GEVNTADR_MSB_PHYS                                      (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000264)
#define HWIO_USB30_DBM_GEVNTADR_MSB_OFFS                                      (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000264)
#define HWIO_USB30_DBM_GEVNTADR_MSB_RMSK                                      0xffffffff
#define HWIO_USB30_DBM_GEVNTADR_MSB_POR                                       0x00000000
#define HWIO_USB30_DBM_GEVNTADR_MSB_POR_RMSK                                  0xffffffff
#define HWIO_USB30_DBM_GEVNTADR_MSB_ATTR                                             0x3
#define HWIO_USB30_DBM_GEVNTADR_MSB_IN          \
        in_dword_masked(HWIO_USB30_DBM_GEVNTADR_MSB_ADDR, HWIO_USB30_DBM_GEVNTADR_MSB_RMSK)
#define HWIO_USB30_DBM_GEVNTADR_MSB_INM(m)      \
        in_dword_masked(HWIO_USB30_DBM_GEVNTADR_MSB_ADDR, m)
#define HWIO_USB30_DBM_GEVNTADR_MSB_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DBM_GEVNTADR_MSB_ADDR,v)
#define HWIO_USB30_DBM_GEVNTADR_MSB_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_GEVNTADR_MSB_ADDR,m,v,HWIO_USB30_DBM_GEVNTADR_MSB_IN)
#define HWIO_USB30_DBM_GEVNTADR_MSB_GEVNTADR_MSB_BMSK                         0xffffffff
#define HWIO_USB30_DBM_GEVNTADR_MSB_GEVNTADR_MSB_SHFT                                0x0

#define HWIO_USB30_DBM_GEVNTSIZ_ADDR                                          (USB30_DBM_REGFILE_REG_BASE      + 0x00000268)
#define HWIO_USB30_DBM_GEVNTSIZ_PHYS                                          (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000268)
#define HWIO_USB30_DBM_GEVNTSIZ_OFFS                                          (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000268)
#define HWIO_USB30_DBM_GEVNTSIZ_RMSK                                              0xffff
#define HWIO_USB30_DBM_GEVNTSIZ_POR                                           0x00000000
#define HWIO_USB30_DBM_GEVNTSIZ_POR_RMSK                                      0xffffffff
#define HWIO_USB30_DBM_GEVNTSIZ_ATTR                                                 0x3
#define HWIO_USB30_DBM_GEVNTSIZ_IN          \
        in_dword_masked(HWIO_USB30_DBM_GEVNTSIZ_ADDR, HWIO_USB30_DBM_GEVNTSIZ_RMSK)
#define HWIO_USB30_DBM_GEVNTSIZ_INM(m)      \
        in_dword_masked(HWIO_USB30_DBM_GEVNTSIZ_ADDR, m)
#define HWIO_USB30_DBM_GEVNTSIZ_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DBM_GEVNTSIZ_ADDR,v)
#define HWIO_USB30_DBM_GEVNTSIZ_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_GEVNTSIZ_ADDR,m,v,HWIO_USB30_DBM_GEVNTSIZ_IN)
#define HWIO_USB30_DBM_GEVNTSIZ_GEVNTSIZ_BMSK                                     0xffff
#define HWIO_USB30_DBM_GEVNTSIZ_GEVNTSIZ_SHFT                                        0x0

#define HWIO_USB30_DBM_DATA_FIFO_EN_ADDR                                      (USB30_DBM_REGFILE_REG_BASE      + 0x0000026c)
#define HWIO_USB30_DBM_DATA_FIFO_EN_PHYS                                      (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x0000026c)
#define HWIO_USB30_DBM_DATA_FIFO_EN_OFFS                                      (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x0000026c)
#define HWIO_USB30_DBM_DATA_FIFO_EN_RMSK                                            0xff
#define HWIO_USB30_DBM_DATA_FIFO_EN_POR                                       0x000000ff
#define HWIO_USB30_DBM_DATA_FIFO_EN_POR_RMSK                                  0xffffffff
#define HWIO_USB30_DBM_DATA_FIFO_EN_ATTR                                             0x3
#define HWIO_USB30_DBM_DATA_FIFO_EN_IN          \
        in_dword_masked(HWIO_USB30_DBM_DATA_FIFO_EN_ADDR, HWIO_USB30_DBM_DATA_FIFO_EN_RMSK)
#define HWIO_USB30_DBM_DATA_FIFO_EN_INM(m)      \
        in_dword_masked(HWIO_USB30_DBM_DATA_FIFO_EN_ADDR, m)
#define HWIO_USB30_DBM_DATA_FIFO_EN_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DBM_DATA_FIFO_EN_ADDR,v)
#define HWIO_USB30_DBM_DATA_FIFO_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_DATA_FIFO_EN_ADDR,m,v,HWIO_USB30_DBM_DATA_FIFO_EN_IN)
#define HWIO_USB30_DBM_DATA_FIFO_EN_DBM_DATA_FIFO_SIZE_ENN_BMSK                     0xf0
#define HWIO_USB30_DBM_DATA_FIFO_EN_DBM_DATA_FIFO_SIZE_ENN_SHFT                      0x4
#define HWIO_USB30_DBM_DATA_FIFO_EN_DBM_DATA_FIFO_ADDR_ENN_BMSK                      0xf
#define HWIO_USB30_DBM_DATA_FIFO_EN_DBM_DATA_FIFO_ADDR_ENN_SHFT                      0x0

#define HWIO_USB30_DBM_GEVNTADR_ADDR                                          (USB30_DBM_REGFILE_REG_BASE      + 0x00000270)
#define HWIO_USB30_DBM_GEVNTADR_PHYS                                          (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000270)
#define HWIO_USB30_DBM_GEVNTADR_OFFS                                          (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000270)
#define HWIO_USB30_DBM_GEVNTADR_RMSK                                          0xffffffff
#define HWIO_USB30_DBM_GEVNTADR_POR                                           0x00000000
#define HWIO_USB30_DBM_GEVNTADR_POR_RMSK                                      0xffffffff
#define HWIO_USB30_DBM_GEVNTADR_ATTR                                                 0x3
#define HWIO_USB30_DBM_GEVNTADR_IN          \
        in_dword_masked(HWIO_USB30_DBM_GEVNTADR_ADDR, HWIO_USB30_DBM_GEVNTADR_RMSK)
#define HWIO_USB30_DBM_GEVNTADR_INM(m)      \
        in_dword_masked(HWIO_USB30_DBM_GEVNTADR_ADDR, m)
#define HWIO_USB30_DBM_GEVNTADR_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DBM_GEVNTADR_ADDR,v)
#define HWIO_USB30_DBM_GEVNTADR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_GEVNTADR_ADDR,m,v,HWIO_USB30_DBM_GEVNTADR_IN)
#define HWIO_USB30_DBM_GEVNTADR_GEVNTADR_BMSK                                 0xffffffff
#define HWIO_USB30_DBM_GEVNTADR_GEVNTADR_SHFT                                        0x0

#define HWIO_USB30_DBM_PIPE_CFG_ADDR                                          (USB30_DBM_REGFILE_REG_BASE      + 0x00000274)
#define HWIO_USB30_DBM_PIPE_CFG_PHYS                                          (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000274)
#define HWIO_USB30_DBM_PIPE_CFG_OFFS                                          (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000274)
#define HWIO_USB30_DBM_PIPE_CFG_RMSK                                                0xff
#define HWIO_USB30_DBM_PIPE_CFG_POR                                           0x000000e4
#define HWIO_USB30_DBM_PIPE_CFG_POR_RMSK                                      0xffffffff
#define HWIO_USB30_DBM_PIPE_CFG_ATTR                                                 0x3
#define HWIO_USB30_DBM_PIPE_CFG_IN          \
        in_dword_masked(HWIO_USB30_DBM_PIPE_CFG_ADDR, HWIO_USB30_DBM_PIPE_CFG_RMSK)
#define HWIO_USB30_DBM_PIPE_CFG_INM(m)      \
        in_dword_masked(HWIO_USB30_DBM_PIPE_CFG_ADDR, m)
#define HWIO_USB30_DBM_PIPE_CFG_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DBM_PIPE_CFG_ADDR,v)
#define HWIO_USB30_DBM_PIPE_CFG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_PIPE_CFG_ADDR,m,v,HWIO_USB30_DBM_PIPE_CFG_IN)
#define HWIO_USB30_DBM_PIPE_CFG_DBM_PIPE_CFGN_BMSK                                  0xff
#define HWIO_USB30_DBM_PIPE_CFG_DBM_PIPE_CFGN_SHFT                                   0x0

#define HWIO_USB30_INACTIVITY_TIMER_ADDR                                      (USB30_DBM_REGFILE_REG_BASE      + 0x00000278)
#define HWIO_USB30_INACTIVITY_TIMER_PHYS                                      (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000278)
#define HWIO_USB30_INACTIVITY_TIMER_OFFS                                      (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000278)
#define HWIO_USB30_INACTIVITY_TIMER_RMSK                                      0xffffffff
#define HWIO_USB30_INACTIVITY_TIMER_POR                                       0x00000000
#define HWIO_USB30_INACTIVITY_TIMER_POR_RMSK                                  0xffffffff
#define HWIO_USB30_INACTIVITY_TIMER_ATTR                                             0x3
#define HWIO_USB30_INACTIVITY_TIMER_IN          \
        in_dword_masked(HWIO_USB30_INACTIVITY_TIMER_ADDR, HWIO_USB30_INACTIVITY_TIMER_RMSK)
#define HWIO_USB30_INACTIVITY_TIMER_INM(m)      \
        in_dword_masked(HWIO_USB30_INACTIVITY_TIMER_ADDR, m)
#define HWIO_USB30_INACTIVITY_TIMER_OUT(v)      \
        hsu_out_dword(HWIO_USB30_INACTIVITY_TIMER_ADDR,v)
#define HWIO_USB30_INACTIVITY_TIMER_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_INACTIVITY_TIMER_ADDR,m,v,HWIO_USB30_INACTIVITY_TIMER_IN)
#define HWIO_USB30_INACTIVITY_TIMER_TIMER_ENABLE_BMSK                         0x80000000
#define HWIO_USB30_INACTIVITY_TIMER_TIMER_ENABLE_SHFT                               0x1f
#define HWIO_USB30_INACTIVITY_TIMER_TIMER_LIMIT_BMSK                          0x7fffffff
#define HWIO_USB30_INACTIVITY_TIMER_TIMER_LIMIT_SHFT                                 0x0

#define HWIO_USB30_DBM_DATA_FIFO_ADDRn_ADDR(n)                                (USB30_DBM_REGFILE_REG_BASE      + 0x00000280 + 0x4 * (n))
#define HWIO_USB30_DBM_DATA_FIFO_ADDRn_PHYS(n)                                (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000280 + 0x4 * (n))
#define HWIO_USB30_DBM_DATA_FIFO_ADDRn_OFFS(n)                                (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000280 + 0x4 * (n))
#define HWIO_USB30_DBM_DATA_FIFO_ADDRn_RMSK                                   0xffffffff
#define HWIO_USB30_DBM_DATA_FIFO_ADDRn_MAXn                                            3
#define HWIO_USB30_DBM_DATA_FIFO_ADDRn_POR                                    0x00000000
#define HWIO_USB30_DBM_DATA_FIFO_ADDRn_POR_RMSK                               0xffffffff
#define HWIO_USB30_DBM_DATA_FIFO_ADDRn_ATTR                                          0x3
#define HWIO_USB30_DBM_DATA_FIFO_ADDRn_INI(n)        \
        in_dword_masked(HWIO_USB30_DBM_DATA_FIFO_ADDRn_ADDR(n), HWIO_USB30_DBM_DATA_FIFO_ADDRn_RMSK)
#define HWIO_USB30_DBM_DATA_FIFO_ADDRn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_DBM_DATA_FIFO_ADDRn_ADDR(n), mask)
#define HWIO_USB30_DBM_DATA_FIFO_ADDRn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_DBM_DATA_FIFO_ADDRn_ADDR(n),val)
#define HWIO_USB30_DBM_DATA_FIFO_ADDRn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBM_DATA_FIFO_ADDRn_ADDR(n),mask,val,HWIO_USB30_DBM_DATA_FIFO_ADDRn_INI(n))
#define HWIO_USB30_DBM_DATA_FIFO_ADDRn_DATA_FIFO_ADDR_BMSK                    0xffffffff
#define HWIO_USB30_DBM_DATA_FIFO_ADDRn_DATA_FIFO_ADDR_SHFT                           0x0

#define HWIO_USB30_DBM_TRB_TRACE_CNT_ADDR                                     (USB30_DBM_REGFILE_REG_BASE      + 0x00000290)
#define HWIO_USB30_DBM_TRB_TRACE_CNT_PHYS                                     (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000290)
#define HWIO_USB30_DBM_TRB_TRACE_CNT_OFFS                                     (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000290)
#define HWIO_USB30_DBM_TRB_TRACE_CNT_RMSK                                          0x3ff
#define HWIO_USB30_DBM_TRB_TRACE_CNT_POR                                      0x00000000
#define HWIO_USB30_DBM_TRB_TRACE_CNT_POR_RMSK                                 0xffffffff
#define HWIO_USB30_DBM_TRB_TRACE_CNT_ATTR                                            0x1
#define HWIO_USB30_DBM_TRB_TRACE_CNT_IN          \
        in_dword_masked(HWIO_USB30_DBM_TRB_TRACE_CNT_ADDR, HWIO_USB30_DBM_TRB_TRACE_CNT_RMSK)
#define HWIO_USB30_DBM_TRB_TRACE_CNT_INM(m)      \
        in_dword_masked(HWIO_USB30_DBM_TRB_TRACE_CNT_ADDR, m)
#define HWIO_USB30_DBM_TRB_TRACE_CNT_TRB_TRACE_CNTR_BMSK                           0x3ff
#define HWIO_USB30_DBM_TRB_TRACE_CNT_TRB_TRACE_CNTR_SHFT                             0x0

#define HWIO_USB30_EP_FIFO_OVERRUN_ADDR_ADDR                                  (USB30_DBM_REGFILE_REG_BASE      + 0x00000294)
#define HWIO_USB30_EP_FIFO_OVERRUN_ADDR_PHYS                                  (USB30_DBM_REGFILE_REG_BASE_PHYS + 0x00000294)
#define HWIO_USB30_EP_FIFO_OVERRUN_ADDR_OFFS                                  (USB30_DBM_REGFILE_REG_BASE_OFFS + 0x00000294)
#define HWIO_USB30_EP_FIFO_OVERRUN_ADDR_RMSK                                         0xf
#define HWIO_USB30_EP_FIFO_OVERRUN_ADDR_POR                                   0x00000000
#define HWIO_USB30_EP_FIFO_OVERRUN_ADDR_POR_RMSK                              0xffffffff
#define HWIO_USB30_EP_FIFO_OVERRUN_ADDR_ATTR                                         0x1
#define HWIO_USB30_EP_FIFO_OVERRUN_ADDR_IN          \
        in_dword_masked(HWIO_USB30_EP_FIFO_OVERRUN_ADDR_ADDR, HWIO_USB30_EP_FIFO_OVERRUN_ADDR_RMSK)
#define HWIO_USB30_EP_FIFO_OVERRUN_ADDR_INM(m)      \
        in_dword_masked(HWIO_USB30_EP_FIFO_OVERRUN_ADDR_ADDR, m)
#define HWIO_USB30_EP_FIFO_OVERRUN_ADDR_EP_FIFO_OVERRUN_STAT_BMSK                    0xf
#define HWIO_USB30_EP_FIFO_OVERRUN_ADDR_EP_FIFO_OVERRUN_STAT_SHFT                    0x0

/*----------------------------------------------------------------------------
 * MODULE: USB30_DWC_USB3
 *--------------------------------------------------------------------------*/

#define USB30_DWC_USB3_REG_BASE                                                                     (USB30_USB30_PRIM_BASE      + 0x00000000)
#define USB30_DWC_USB3_REG_BASE_PHYS                                                                (USB30_USB30_PRIM_BASE_PHYS + 0x00000000)
#define USB30_DWC_USB3_REG_BASE_OFFS                                                                0x00000000

#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ADDR(p)                                           (USB30_DWC_USB3_REG_BASE      + 0x0000c200 + 0x4 * (p))
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYS(p)                                           (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c200 + 0x4 * (p))
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_OFFS(p)                                           (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c200 + 0x4 * (p))
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_RMSK                                              0xfdfebfff
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_MAXp                                                       0
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_POR                                               0x00002500
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_POR_RMSK                                          0xffffffff
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ATTR                                                     0x3
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_INI(p)        \
        in_dword_masked(HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ADDR(p), HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_RMSK)
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ADDR(p), mask)
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ADDR(p),val)
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ADDR(p),mask,val,HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_INI(p))
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYSOFTRST_BMSK                                   0x80000000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYSOFTRST_SHFT                                         0x1f
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_U2_FREECLK_EXISTS_BMSK                            0x40000000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_U2_FREECLK_EXISTS_SHFT                                  0x1e
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPI_LPM_WITH_OPMODE_CHK_BMSK                     0x20000000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPI_LPM_WITH_OPMODE_CHK_SHFT                           0x1d
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_HSIC_CON_WIDTH_ADJ_BMSK                           0x18000000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_HSIC_CON_WIDTH_ADJ_SHFT                                 0x1b
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_INV_SEL_HSIC_BMSK                                  0x4000000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_INV_SEL_HSIC_SHFT                                       0x1a
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_LSTRD_BMSK                                         0x1c00000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_LSTRD_SHFT                                              0x16
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_LSIPD_BMSK                                          0x380000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_LSIPD_SHFT                                              0x13
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPIEXTVBUSINDIACTOR_BMSK                            0x40000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPIEXTVBUSINDIACTOR_SHFT                               0x12
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPIEXTVBUSDRV_BMSK                                  0x20000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPIEXTVBUSDRV_SHFT                                     0x11
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPIAUTORES_BMSK                                      0x8000
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPIAUTORES_SHFT                                         0xf
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_USBTRDTIM_BMSK                                        0x3c00
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_USBTRDTIM_SHFT                                           0xa
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_XCVRDLY_BMSK                                           0x200
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_XCVRDLY_SHFT                                             0x9
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ENBLSLPM_BMSK                                          0x100
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ENBLSLPM_SHFT                                            0x8
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYSEL_BMSK                                             0x80
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYSEL_SHFT                                              0x7
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_SUSPENDUSB20_BMSK                                       0x40
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_SUSPENDUSB20_SHFT                                        0x6
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_FSINTF_BMSK                                             0x20
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_FSINTF_SHFT                                              0x5
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPI_UTMI_SEL_BMSK                                      0x10
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPI_UTMI_SEL_SHFT                                       0x4
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYIF_BMSK                                               0x8
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYIF_SHFT                                               0x3
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_TOUTCAL_BMSK                                             0x7
#define HWIO_USB30_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_TOUTCAL_SHFT                                             0x0

#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_ADDR(p)                                           (USB30_DWC_USB3_REG_BASE      + 0x0000c240 + 0x4 * (p))
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_PHYS(p)                                           (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c240 + 0x4 * (p))
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_OFFS(p)                                           (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c240 + 0x4 * (p))
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_RMSK                                              0xffffffff
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_MAXp                                                       0
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_POR                                               0x00000000
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_POR_RMSK                                          0xffffffff
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_ATTR                                                     0x1
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_INI(p)        \
        in_dword_masked(HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_ADDR(p), HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_RMSK)
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_ADDR(p), mask)
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_RSVD31_0_BMSK                                     0xffffffff
#define HWIO_USB30_GUSB2I2CCTL_REGS_p_GUSB2I2CCTL_RSVD31_0_SHFT                                            0x0

#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_ADDR(p)                                      (USB30_DWC_USB3_REG_BASE      + 0x0000c280 + 0x4 * (p))
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_PHYS(p)                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c280 + 0x4 * (p))
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_OFFS(p)                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c280 + 0x4 * (p))
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_RMSK                                          0x7ffffff
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_MAXp                                                  0
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_POR                                          0x00000000
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_POR_RMSK                                     0xffffffff
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_ATTR                                                0x1
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_INI(p)        \
        in_dword_masked(HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_ADDR(p), HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_RMSK)
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_ADDR(p), mask)
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_DISUIPIDRVR_BMSK                              0x4000000
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_DISUIPIDRVR_SHFT                                   0x1a
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_NEWREGREQ_BMSK                                0x2000000
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_NEWREGREQ_SHFT                                     0x19
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_VSTSDONE_BMSK                                 0x1000000
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_VSTSDONE_SHFT                                      0x18
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_VSTSBSY_BMSK                                   0x800000
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_VSTSBSY_SHFT                                       0x17
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_REGWR_BMSK                                     0x400000
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_REGWR_SHFT                                         0x16
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_REGADDR_BMSK                                   0x3f0000
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_REGADDR_SHFT                                       0x10
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_EXTREGADDR_BMSK                                  0xff00
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_EXTREGADDR_SHFT                                     0x8
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_REGDATA_BMSK                                       0xff
#define HWIO_USB30_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_REGDATA_SHFT                                        0x0

#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ADDR(p)                                         (USB30_DWC_USB3_REG_BASE      + 0x0000c2c0 + 0x4 * (p))
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_PHYS(p)                                         (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c2c0 + 0x4 * (p))
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_OFFS(p)                                         (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c2c0 + 0x4 * (p))
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_RMSK                                            0xffffffff
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_MAXp                                                     0
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_POR                                             0x030c0002
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_POR_RMSK                                        0xffffffff
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ATTR                                                   0x3
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_INI(p)        \
        in_dword_masked(HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ADDR(p), HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_RMSK)
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ADDR(p), mask)
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ADDR(p),val)
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ADDR(p),mask,val,HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_INI(p))
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_PHYSOFTRST_BMSK                                 0x80000000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_PHYSOFTRST_SHFT                                       0x1f
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_HSTPRTCMPL_BMSK                                 0x40000000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_HSTPRTCMPL_SHFT                                       0x1e
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_U2SSINACTP3OK_BMSK                              0x20000000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_U2SSINACTP3OK_SHFT                                    0x1d
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DISRXDETP3_BMSK                                 0x10000000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DISRXDETP3_SHFT                                       0x1c
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_UX_EXIT_IN_PX_BMSK                               0x8000000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_UX_EXIT_IN_PX_SHFT                                    0x1b
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_PING_ENHANCEMENT_EN_BMSK                         0x4000000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_PING_ENHANCEMENT_EN_SHFT                              0x1a
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_U1U2EXITFAIL_TO_RECOV_BMSK                       0x2000000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_U1U2EXITFAIL_TO_RECOV_SHFT                            0x19
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_REQUEST_P1P2P3_BMSK                              0x1000000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_REQUEST_P1P2P3_SHFT                                   0x18
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_STARTRXDETU3RXDET_BMSK                            0x800000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_STARTRXDETU3RXDET_SHFT                                0x17
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DISRXDETU3RXDET_BMSK                              0x400000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DISRXDETU3RXDET_SHFT                                  0x16
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DELAYP1P2P3_BMSK                                  0x380000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DELAYP1P2P3_SHFT                                      0x13
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DELAYP1TRANS_BMSK                                  0x40000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DELAYP1TRANS_SHFT                                     0x12
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SUSPENDENABLE_BMSK                                 0x20000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SUSPENDENABLE_SHFT                                    0x11
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DATWIDTH_BMSK                                      0x18000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DATWIDTH_SHFT                                          0xf
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ABORTRXDETINU2_BMSK                                 0x4000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ABORTRXDETINU2_SHFT                                    0xe
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SKIPRXDET_BMSK                                      0x2000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SKIPRXDET_SHFT                                         0xd
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_LFPSP0ALGN_BMSK                                     0x1000
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_LFPSP0ALGN_SHFT                                        0xc
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_P3P2TRANOK_BMSK                                      0x800
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_P3P2TRANOK_SHFT                                        0xb
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_P3EXSIGP2_BMSK                                       0x400
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_P3EXSIGP2_SHFT                                         0xa
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_LFPSFILTER_BMSK                                      0x200
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_LFPSFILTER_SHFT                                        0x9
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_RX_DETECT_TO_POLLING_LFPS_CONTROL_BMSK               0x100
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_RX_DETECT_TO_POLLING_LFPS_CONTROL_SHFT                 0x8
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SSICEN_BMSK                                           0x80
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SSICEN_SHFT                                            0x7
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_TX_SWING_BMSK                                         0x40
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_TX_SWING_SHFT                                          0x6
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_TX_MARGIN_BMSK                                        0x38
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_TX_MARGIN_SHFT                                         0x3
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_TX_DE_EPPHASIS_BMSK                                    0x6
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_TX_DE_EPPHASIS_SHFT                                    0x1
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ELASTIC_BUFFER_MODE_BMSK                               0x1
#define HWIO_USB30_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ELASTIC_BUFFER_MODE_SHFT                               0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c300 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c300 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c300 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_POR                                                0x00000042
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_POR_RMSK                                           0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_ATTR                                                      0x3
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c304 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c304 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c304 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_POR                                                0x00420184
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_POR_RMSK                                           0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_ATTR                                                      0x3
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c308 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c308 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c308 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_POR                                                0x01c60082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_POR_RMSK                                           0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_ATTR                                                      0x3
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c30c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c30c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c30c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_POR                                                0x02480184
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_POR_RMSK                                           0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_ATTR                                                      0x3
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c310 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c310 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c310 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_POR                                                0x03cc0082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_POR_RMSK                                           0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_ATTR                                                      0x3
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c314 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c314 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c314 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_POR                                                0x044e0103
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_POR_RMSK                                           0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_ATTR                                                      0x3
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c318 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c318 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c318 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_POR                                                0x05510082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_POR_RMSK                                           0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_ATTR                                                      0x3
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c31c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c31c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c31c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_POR                                                0x05d30082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_POR_RMSK                                           0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_ATTR                                                      0x3
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c320 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c320 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c320 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_POR                                                0x06550082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_POR_RMSK                                           0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_ATTR                                                      0x3
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c324 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c324 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c324 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_RMSK                                               0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_MAXp                                                        0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_POR                                                0x06d70082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_POR_RMSK                                           0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_ATTR                                                      0x3
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_TXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_TXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_ADDR(p)                                           (USB30_DWC_USB3_REG_BASE      + 0x0000c328 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_PHYS(p)                                           (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c328 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_OFFS(p)                                           (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c328 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_RMSK                                              0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_MAXp                                                       0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_POR                                               0x07590082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_POR_RMSK                                          0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_ATTR                                                     0x3
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_TXFSTADDR_N_BMSK                                  0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_TXFSTADDR_N_SHFT                                        0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_TXFDEP_N_BMSK                                         0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_TXFDEP_N_SHFT                                            0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_ADDR(p)                                           (USB30_DWC_USB3_REG_BASE      + 0x0000c32c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_PHYS(p)                                           (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c32c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_OFFS(p)                                           (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c32c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_RMSK                                              0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_MAXp                                                       0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_POR                                               0x07db0082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_POR_RMSK                                          0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_ATTR                                                     0x3
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_TXFSTADDR_N_BMSK                                  0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_TXFSTADDR_N_SHFT                                        0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_TXFDEP_N_BMSK                                         0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_TXFDEP_N_SHFT                                            0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_ADDR(p)                                           (USB30_DWC_USB3_REG_BASE      + 0x0000c330 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_PHYS(p)                                           (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c330 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_OFFS(p)                                           (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c330 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_RMSK                                              0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_MAXp                                                       0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_POR                                               0x085d0082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_POR_RMSK                                          0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_ATTR                                                     0x3
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_TXFSTADDR_N_BMSK                                  0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_TXFSTADDR_N_SHFT                                        0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_TXFDEP_N_BMSK                                         0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_TXFDEP_N_SHFT                                            0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_ADDR(p)                                           (USB30_DWC_USB3_REG_BASE      + 0x0000c334 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_PHYS(p)                                           (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c334 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_OFFS(p)                                           (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c334 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_RMSK                                              0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_MAXp                                                       0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_POR                                               0x08df0082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_POR_RMSK                                          0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_ATTR                                                     0x3
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_TXFSTADDR_N_BMSK                                  0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_TXFSTADDR_N_SHFT                                        0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_TXFDEP_N_BMSK                                         0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_TXFDEP_N_SHFT                                            0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_ADDR(p)                                           (USB30_DWC_USB3_REG_BASE      + 0x0000c338 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_PHYS(p)                                           (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c338 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_OFFS(p)                                           (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c338 + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_RMSK                                              0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_MAXp                                                       0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_POR                                               0x09610082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_POR_RMSK                                          0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_ATTR                                                     0x3
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_TXFSTADDR_N_BMSK                                  0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_TXFSTADDR_N_SHFT                                        0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_TXFDEP_N_BMSK                                         0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_TXFDEP_N_SHFT                                            0x0

#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_ADDR(p)                                           (USB30_DWC_USB3_REG_BASE      + 0x0000c33c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_PHYS(p)                                           (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c33c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_OFFS(p)                                           (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c33c + 0x40 * (p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_RMSK                                              0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_MAXp                                                       0
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_POR                                               0x09e30082
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_POR_RMSK                                          0xffffffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_ATTR                                                     0x3
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_INI(p)        \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_ADDR(p), HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_RMSK)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_ADDR(p), mask)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_ADDR(p),val)
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_ADDR(p),mask,val,HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_INI(p))
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_TXFSTADDR_N_BMSK                                  0xffff0000
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_TXFSTADDR_N_SHFT                                        0x10
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_TXFDEP_N_BMSK                                         0xffff
#define HWIO_USB30_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_TXFDEP_N_SHFT                                            0x0

#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c380 + 0x40 * (p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c380 + 0x40 * (p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c380 + 0x40 * (p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_RMSK                                               0xffffffff
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_MAXp                                                        0
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_POR                                                0x00000305
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_POR_RMSK                                           0xffffffff
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_ATTR                                                      0x3
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_INI(p)        \
        in_dword_masked(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_ADDR(p), HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_RMSK)
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_ADDR(p), mask)
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_ADDR(p),val)
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_ADDR(p),mask,val,HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_INI(p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_RXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_RXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_RXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_RXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c384 + 0x40 * (p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c384 + 0x40 * (p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c384 + 0x40 * (p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_RMSK                                               0xffffffff
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_MAXp                                                        0
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_POR                                                0x03050000
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_POR_RMSK                                           0xffffffff
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_ATTR                                                      0x3
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_INI(p)        \
        in_dword_masked(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_ADDR(p), HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_RMSK)
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_ADDR(p), mask)
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_ADDR(p),val)
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_ADDR(p),mask,val,HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_INI(p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_RXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_RXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_RXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_RXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000c388 + 0x40 * (p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c388 + 0x40 * (p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c388 + 0x40 * (p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_RMSK                                               0xffffffff
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_MAXp                                                        0
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_POR                                                0x03050000
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_POR_RMSK                                           0xffffffff
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_ATTR                                                      0x3
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_INI(p)        \
        in_dword_masked(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_ADDR(p), HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_RMSK)
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_ADDR(p), mask)
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_ADDR(p),val)
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_ADDR(p),mask,val,HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_INI(p))
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_RXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_RXFSTADDR_N_SHFT                                         0x10
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_RXFDEP_N_BMSK                                          0xffff
#define HWIO_USB30_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_RXFDEP_N_SHFT                                             0x0

#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_ADDR(p)                                             (USB30_DWC_USB3_REG_BASE      + 0x0000c400 + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_PHYS(p)                                             (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c400 + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_OFFS(p)                                             (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c400 + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_RMSK                                                0xffffffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_MAXp                                                         3
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_POR                                                 0x00000000
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_POR_RMSK                                            0xffffffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_ATTR                                                       0x3
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_INI(p)        \
        in_dword_masked(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_ADDR(p), HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_RMSK)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_ADDR(p), mask)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_ADDR(p),val)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_ADDR(p),mask,val,HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_INI(p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_EVNTADRLO_BMSK                                      0xffffffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRLO_EVNTADRLO_SHFT                                             0x0

#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_ADDR(p)                                             (USB30_DWC_USB3_REG_BASE      + 0x0000c404 + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_PHYS(p)                                             (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c404 + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_OFFS(p)                                             (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c404 + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_RMSK                                                0xffffffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_MAXp                                                         3
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_POR                                                 0x00000000
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_POR_RMSK                                            0xffffffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_ATTR                                                       0x3
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_INI(p)        \
        in_dword_masked(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_ADDR(p), HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_RMSK)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_ADDR(p), mask)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_ADDR(p),val)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_ADDR(p),mask,val,HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_INI(p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_EVNTADRHI_BMSK                                      0xffffffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTADRHI_EVNTADRHI_SHFT                                             0x0

#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_ADDR(p)                                               (USB30_DWC_USB3_REG_BASE      + 0x0000c408 + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_PHYS(p)                                               (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c408 + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_OFFS(p)                                               (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c408 + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_RMSK                                                  0x8000ffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_MAXp                                                           3
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_POR                                                   0x00000000
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_POR_RMSK                                              0xffffffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_ATTR                                                         0x3
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_INI(p)        \
        in_dword_masked(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_ADDR(p), HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_RMSK)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_ADDR(p), mask)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_ADDR(p),val)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_ADDR(p),mask,val,HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_INI(p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_EVNTINTRPTMASK_BMSK                                   0x80000000
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_EVNTINTRPTMASK_SHFT                                         0x1f
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_EVENTSIZ_BMSK                                             0xffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTSIZ_EVENTSIZ_SHFT                                                0x0

#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_ADDR(p)                                             (USB30_DWC_USB3_REG_BASE      + 0x0000c40c + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_PHYS(p)                                             (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c40c + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_OFFS(p)                                             (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c40c + 0x10 * (p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_RMSK                                                0x8000ffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_MAXp                                                         3
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_POR                                                 0x00000000
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_POR_RMSK                                            0xffffffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_ATTR                                                       0x3
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_INI(p)        \
        in_dword_masked(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_ADDR(p), HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_RMSK)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_ADDR(p), mask)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_ADDR(p),val)
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_ADDR(p),mask,val,HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_INI(p))
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_EVNT_HANDLER_BUSY_BMSK                              0x80000000
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_EVNT_HANDLER_BUSY_SHFT                                    0x1f
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_EVNTCOUNT_BMSK                                          0xffff
#define HWIO_USB30_GEVNTADRLO_REGS_p_GEVNTCOUNT_EVNTCOUNT_SHFT                                             0x0

#define HWIO_USB30_GSBUSCFG0_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x0000c100)
#define HWIO_USB30_GSBUSCFG0_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c100)
#define HWIO_USB30_GSBUSCFG0_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c100)
#define HWIO_USB30_GSBUSCFG0_RMSK                                                                        0xcff
#define HWIO_USB30_GSBUSCFG0_POR                                                                    0x0000000e
#define HWIO_USB30_GSBUSCFG0_POR_RMSK                                                               0xffffffff
#define HWIO_USB30_GSBUSCFG0_ATTR                                                                          0x3
#define HWIO_USB30_GSBUSCFG0_IN          \
        in_dword_masked(HWIO_USB30_GSBUSCFG0_ADDR, HWIO_USB30_GSBUSCFG0_RMSK)
#define HWIO_USB30_GSBUSCFG0_INM(m)      \
        in_dword_masked(HWIO_USB30_GSBUSCFG0_ADDR, m)
#define HWIO_USB30_GSBUSCFG0_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GSBUSCFG0_ADDR,v)
#define HWIO_USB30_GSBUSCFG0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GSBUSCFG0_ADDR,m,v,HWIO_USB30_GSBUSCFG0_IN)
#define HWIO_USB30_GSBUSCFG0_DATBIGEND_BMSK                                                              0x800
#define HWIO_USB30_GSBUSCFG0_DATBIGEND_SHFT                                                                0xb
#define HWIO_USB30_GSBUSCFG0_DESBIGEND_BMSK                                                              0x400
#define HWIO_USB30_GSBUSCFG0_DESBIGEND_SHFT                                                                0xa
#define HWIO_USB30_GSBUSCFG0_INCR256BRSTENA_BMSK                                                          0x80
#define HWIO_USB30_GSBUSCFG0_INCR256BRSTENA_SHFT                                                           0x7
#define HWIO_USB30_GSBUSCFG0_INCR128BRSTENA_BMSK                                                          0x40
#define HWIO_USB30_GSBUSCFG0_INCR128BRSTENA_SHFT                                                           0x6
#define HWIO_USB30_GSBUSCFG0_INCR64BRSTENA_BMSK                                                           0x20
#define HWIO_USB30_GSBUSCFG0_INCR64BRSTENA_SHFT                                                            0x5
#define HWIO_USB30_GSBUSCFG0_INCR32BRSTENA_BMSK                                                           0x10
#define HWIO_USB30_GSBUSCFG0_INCR32BRSTENA_SHFT                                                            0x4
#define HWIO_USB30_GSBUSCFG0_INCR16BRSTENA_BMSK                                                            0x8
#define HWIO_USB30_GSBUSCFG0_INCR16BRSTENA_SHFT                                                            0x3
#define HWIO_USB30_GSBUSCFG0_INCR8BRSTENA_BMSK                                                             0x4
#define HWIO_USB30_GSBUSCFG0_INCR8BRSTENA_SHFT                                                             0x2
#define HWIO_USB30_GSBUSCFG0_INCR4BRSTENA_BMSK                                                             0x2
#define HWIO_USB30_GSBUSCFG0_INCR4BRSTENA_SHFT                                                             0x1
#define HWIO_USB30_GSBUSCFG0_INCRBRSTENA_BMSK                                                              0x1
#define HWIO_USB30_GSBUSCFG0_INCRBRSTENA_SHFT                                                              0x0

#define HWIO_USB30_GSBUSCFG1_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x0000c104)
#define HWIO_USB30_GSBUSCFG1_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c104)
#define HWIO_USB30_GSBUSCFG1_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c104)
#define HWIO_USB30_GSBUSCFG1_RMSK                                                                       0x1f00
#define HWIO_USB30_GSBUSCFG1_POR                                                                    0x00001700
#define HWIO_USB30_GSBUSCFG1_POR_RMSK                                                               0xffffffff
#define HWIO_USB30_GSBUSCFG1_ATTR                                                                          0x3
#define HWIO_USB30_GSBUSCFG1_IN          \
        in_dword_masked(HWIO_USB30_GSBUSCFG1_ADDR, HWIO_USB30_GSBUSCFG1_RMSK)
#define HWIO_USB30_GSBUSCFG1_INM(m)      \
        in_dword_masked(HWIO_USB30_GSBUSCFG1_ADDR, m)
#define HWIO_USB30_GSBUSCFG1_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GSBUSCFG1_ADDR,v)
#define HWIO_USB30_GSBUSCFG1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GSBUSCFG1_ADDR,m,v,HWIO_USB30_GSBUSCFG1_IN)
#define HWIO_USB30_GSBUSCFG1_EN1KPAGE_BMSK                                                              0x1000
#define HWIO_USB30_GSBUSCFG1_EN1KPAGE_SHFT                                                                 0xc
#define HWIO_USB30_GSBUSCFG1_PIPETRANSLIMIT_BMSK                                                         0xf00
#define HWIO_USB30_GSBUSCFG1_PIPETRANSLIMIT_SHFT                                                           0x8

#define HWIO_USB30_GTXTHRCFG_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x0000c108)
#define HWIO_USB30_GTXTHRCFG_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c108)
#define HWIO_USB30_GTXTHRCFG_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c108)
#define HWIO_USB30_GTXTHRCFG_RMSK                                                                   0x2fff0000
#define HWIO_USB30_GTXTHRCFG_POR                                                                    0x00000000
#define HWIO_USB30_GTXTHRCFG_POR_RMSK                                                               0xffffffff
#define HWIO_USB30_GTXTHRCFG_ATTR                                                                          0x3
#define HWIO_USB30_GTXTHRCFG_IN          \
        in_dword_masked(HWIO_USB30_GTXTHRCFG_ADDR, HWIO_USB30_GTXTHRCFG_RMSK)
#define HWIO_USB30_GTXTHRCFG_INM(m)      \
        in_dword_masked(HWIO_USB30_GTXTHRCFG_ADDR, m)
#define HWIO_USB30_GTXTHRCFG_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GTXTHRCFG_ADDR,v)
#define HWIO_USB30_GTXTHRCFG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GTXTHRCFG_ADDR,m,v,HWIO_USB30_GTXTHRCFG_IN)
#define HWIO_USB30_GTXTHRCFG_USBTXPKTCNTSEL_BMSK                                                    0x20000000
#define HWIO_USB30_GTXTHRCFG_USBTXPKTCNTSEL_SHFT                                                          0x1d
#define HWIO_USB30_GTXTHRCFG_USBTXPKTCNT_BMSK                                                        0xf000000
#define HWIO_USB30_GTXTHRCFG_USBTXPKTCNT_SHFT                                                             0x18
#define HWIO_USB30_GTXTHRCFG_USBMAXTXBURSTSIZE_BMSK                                                   0xff0000
#define HWIO_USB30_GTXTHRCFG_USBMAXTXBURSTSIZE_SHFT                                                       0x10

#define HWIO_USB30_GRXTHRCFG_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x0000c10c)
#define HWIO_USB30_GRXTHRCFG_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c10c)
#define HWIO_USB30_GRXTHRCFG_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c10c)
#define HWIO_USB30_GRXTHRCFG_RMSK                                                                   0x2ff81fff
#define HWIO_USB30_GRXTHRCFG_POR                                                                    0x00000000
#define HWIO_USB30_GRXTHRCFG_POR_RMSK                                                               0xffffffff
#define HWIO_USB30_GRXTHRCFG_ATTR                                                                          0x3
#define HWIO_USB30_GRXTHRCFG_IN          \
        in_dword_masked(HWIO_USB30_GRXTHRCFG_ADDR, HWIO_USB30_GRXTHRCFG_RMSK)
#define HWIO_USB30_GRXTHRCFG_INM(m)      \
        in_dword_masked(HWIO_USB30_GRXTHRCFG_ADDR, m)
#define HWIO_USB30_GRXTHRCFG_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GRXTHRCFG_ADDR,v)
#define HWIO_USB30_GRXTHRCFG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GRXTHRCFG_ADDR,m,v,HWIO_USB30_GRXTHRCFG_IN)
#define HWIO_USB30_GRXTHRCFG_USBRXPKTCNTSEL_BMSK                                                    0x20000000
#define HWIO_USB30_GRXTHRCFG_USBRXPKTCNTSEL_SHFT                                                          0x1d
#define HWIO_USB30_GRXTHRCFG_USBRXPKTCNT_BMSK                                                        0xf000000
#define HWIO_USB30_GRXTHRCFG_USBRXPKTCNT_SHFT                                                             0x18
#define HWIO_USB30_GRXTHRCFG_USBMAXRXBURSTSIZE_BMSK                                                   0xf80000
#define HWIO_USB30_GRXTHRCFG_USBMAXRXBURSTSIZE_SHFT                                                       0x13
#define HWIO_USB30_GRXTHRCFG_RESVISOCOUTSPC_BMSK                                                        0x1fff
#define HWIO_USB30_GRXTHRCFG_RESVISOCOUTSPC_SHFT                                                           0x0

#define HWIO_USB30_GCTL_ADDR                                                                        (USB30_DWC_USB3_REG_BASE      + 0x0000c110)
#define HWIO_USB30_GCTL_PHYS                                                                        (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c110)
#define HWIO_USB30_GCTL_OFFS                                                                        (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c110)
#define HWIO_USB30_GCTL_RMSK                                                                        0xffffffff
#define HWIO_USB30_GCTL_POR                                                                         0x00102000
#define HWIO_USB30_GCTL_POR_RMSK                                                                    0xffffffff
#define HWIO_USB30_GCTL_ATTR                                                                               0x3
#define HWIO_USB30_GCTL_IN          \
        in_dword_masked(HWIO_USB30_GCTL_ADDR, HWIO_USB30_GCTL_RMSK)
#define HWIO_USB30_GCTL_INM(m)      \
        in_dword_masked(HWIO_USB30_GCTL_ADDR, m)
#define HWIO_USB30_GCTL_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GCTL_ADDR,v)
#define HWIO_USB30_GCTL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GCTL_ADDR,m,v,HWIO_USB30_GCTL_IN)
#define HWIO_USB30_GCTL_PWRDNSCALE_BMSK                                                             0xfff80000
#define HWIO_USB30_GCTL_PWRDNSCALE_SHFT                                                                   0x13
#define HWIO_USB30_GCTL_MASTERFILTBYPASS_BMSK                                                          0x40000
#define HWIO_USB30_GCTL_MASTERFILTBYPASS_SHFT                                                             0x12
#define HWIO_USB30_GCTL_BYPSSETADDR_BMSK                                                               0x20000
#define HWIO_USB30_GCTL_BYPSSETADDR_SHFT                                                                  0x11
#define HWIO_USB30_GCTL_U2RSTECN_BMSK                                                                  0x10000
#define HWIO_USB30_GCTL_U2RSTECN_SHFT                                                                     0x10
#define HWIO_USB30_GCTL_FRMSCLDWN_BMSK                                                                  0xc000
#define HWIO_USB30_GCTL_FRMSCLDWN_SHFT                                                                     0xe
#define HWIO_USB30_GCTL_PRTCAPDIR_BMSK                                                                  0x3000
#define HWIO_USB30_GCTL_PRTCAPDIR_SHFT                                                                     0xc
#define HWIO_USB30_GCTL_CORESOFTRESET_BMSK                                                               0x800
#define HWIO_USB30_GCTL_CORESOFTRESET_SHFT                                                                 0xb
#define HWIO_USB30_GCTL_SOFITPSYNC_BMSK                                                                  0x400
#define HWIO_USB30_GCTL_SOFITPSYNC_SHFT                                                                    0xa
#define HWIO_USB30_GCTL_U1U2TIMERSCALE_BMSK                                                              0x200
#define HWIO_USB30_GCTL_U1U2TIMERSCALE_SHFT                                                                0x9
#define HWIO_USB30_GCTL_DEBUGATTACH_BMSK                                                                 0x100
#define HWIO_USB30_GCTL_DEBUGATTACH_SHFT                                                                   0x8
#define HWIO_USB30_GCTL_RAMCLKSEL_BMSK                                                                    0xc0
#define HWIO_USB30_GCTL_RAMCLKSEL_SHFT                                                                     0x6
#define HWIO_USB30_GCTL_SCALEDOWN_BMSK                                                                    0x30
#define HWIO_USB30_GCTL_SCALEDOWN_SHFT                                                                     0x4
#define HWIO_USB30_GCTL_DISSCRAMBLE_BMSK                                                                   0x8
#define HWIO_USB30_GCTL_DISSCRAMBLE_SHFT                                                                   0x3
#define HWIO_USB30_GCTL_U2EXIT_LFPS_BMSK                                                                   0x4
#define HWIO_USB30_GCTL_U2EXIT_LFPS_SHFT                                                                   0x2
#define HWIO_USB30_GCTL_GBLHIBERNATIONEN_BMSK                                                              0x2
#define HWIO_USB30_GCTL_GBLHIBERNATIONEN_SHFT                                                              0x1
#define HWIO_USB30_GCTL_DSBLCLKGTNG_BMSK                                                                   0x1
#define HWIO_USB30_GCTL_DSBLCLKGTNG_SHFT                                                                   0x0

#define HWIO_USB30_GPMSTS_ADDR                                                                      (USB30_DWC_USB3_REG_BASE      + 0x0000c114)
#define HWIO_USB30_GPMSTS_PHYS                                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c114)
#define HWIO_USB30_GPMSTS_OFFS                                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c114)
#define HWIO_USB30_GPMSTS_RMSK                                                                      0xf001f3ff
#define HWIO_USB30_GPMSTS_POR                                                                       0x00000000
#define HWIO_USB30_GPMSTS_POR_RMSK                                                                  0xffffffff
#define HWIO_USB30_GPMSTS_ATTR                                                                             0x3
#define HWIO_USB30_GPMSTS_IN          \
        in_dword_masked(HWIO_USB30_GPMSTS_ADDR, HWIO_USB30_GPMSTS_RMSK)
#define HWIO_USB30_GPMSTS_INM(m)      \
        in_dword_masked(HWIO_USB30_GPMSTS_ADDR, m)
#define HWIO_USB30_GPMSTS_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GPMSTS_ADDR,v)
#define HWIO_USB30_GPMSTS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GPMSTS_ADDR,m,v,HWIO_USB30_GPMSTS_IN)
#define HWIO_USB30_GPMSTS_PORTSEL_BMSK                                                              0xf0000000
#define HWIO_USB30_GPMSTS_PORTSEL_SHFT                                                                    0x1c
#define HWIO_USB30_GPMSTS_U3WAKEUP_BMSK                                                                0x1f000
#define HWIO_USB30_GPMSTS_U3WAKEUP_SHFT                                                                    0xc
#define HWIO_USB30_GPMSTS_U2WAKEUP_BMSK                                                                  0x3ff
#define HWIO_USB30_GPMSTS_U2WAKEUP_SHFT                                                                    0x0

#define HWIO_USB30_GSTS_ADDR                                                                        (USB30_DWC_USB3_REG_BASE      + 0x0000c118)
#define HWIO_USB30_GSTS_PHYS                                                                        (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c118)
#define HWIO_USB30_GSTS_OFFS                                                                        (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c118)
#define HWIO_USB30_GSTS_RMSK                                                                        0xfff00ff3
#define HWIO_USB30_GSTS_POR                                                                         0x7e800000
#define HWIO_USB30_GSTS_POR_RMSK                                                                    0xffffffff
#define HWIO_USB30_GSTS_ATTR                                                                               0x3
#define HWIO_USB30_GSTS_IN          \
        in_dword_masked(HWIO_USB30_GSTS_ADDR, HWIO_USB30_GSTS_RMSK)
#define HWIO_USB30_GSTS_INM(m)      \
        in_dword_masked(HWIO_USB30_GSTS_ADDR, m)
#define HWIO_USB30_GSTS_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GSTS_ADDR,v)
#define HWIO_USB30_GSTS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GSTS_ADDR,m,v,HWIO_USB30_GSTS_IN)
#define HWIO_USB30_GSTS_CBELT_BMSK                                                                  0xfff00000
#define HWIO_USB30_GSTS_CBELT_SHFT                                                                        0x14
#define HWIO_USB30_GSTS_SSIC_IP_BMSK                                                                     0x800
#define HWIO_USB30_GSTS_SSIC_IP_SHFT                                                                       0xb
#define HWIO_USB30_GSTS_OTG_IP_BMSK                                                                      0x400
#define HWIO_USB30_GSTS_OTG_IP_SHFT                                                                        0xa
#define HWIO_USB30_GSTS_BC_IP_BMSK                                                                       0x200
#define HWIO_USB30_GSTS_BC_IP_SHFT                                                                         0x9
#define HWIO_USB30_GSTS_ADP_IP_BMSK                                                                      0x100
#define HWIO_USB30_GSTS_ADP_IP_SHFT                                                                        0x8
#define HWIO_USB30_GSTS_HOST_IP_BMSK                                                                      0x80
#define HWIO_USB30_GSTS_HOST_IP_SHFT                                                                       0x7
#define HWIO_USB30_GSTS_DEVICE_IP_BMSK                                                                    0x40
#define HWIO_USB30_GSTS_DEVICE_IP_SHFT                                                                     0x6
#define HWIO_USB30_GSTS_CSRTIMEOUT_BMSK                                                                   0x20
#define HWIO_USB30_GSTS_CSRTIMEOUT_SHFT                                                                    0x5
#define HWIO_USB30_GSTS_BUSERRADDRVLD_BMSK                                                                0x10
#define HWIO_USB30_GSTS_BUSERRADDRVLD_SHFT                                                                 0x4
#define HWIO_USB30_GSTS_CURMOD_BMSK                                                                        0x3
#define HWIO_USB30_GSTS_CURMOD_SHFT                                                                        0x0

#define HWIO_USB30_GUCTL1_ADDR                                                                      (USB30_DWC_USB3_REG_BASE      + 0x0000c11c)
#define HWIO_USB30_GUCTL1_PHYS                                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c11c)
#define HWIO_USB30_GUCTL1_OFFS                                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c11c)
#define HWIO_USB30_GUCTL1_RMSK                                                                      0xffff83ff
#define HWIO_USB30_GUCTL1_POR                                                                       0x000c0002
#define HWIO_USB30_GUCTL1_POR_RMSK                                                                  0xffffffff
#define HWIO_USB30_GUCTL1_ATTR                                                                             0x3
#define HWIO_USB30_GUCTL1_IN          \
        in_dword_masked(HWIO_USB30_GUCTL1_ADDR, HWIO_USB30_GUCTL1_RMSK)
#define HWIO_USB30_GUCTL1_INM(m)      \
        in_dword_masked(HWIO_USB30_GUCTL1_ADDR, m)
#define HWIO_USB30_GUCTL1_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GUCTL1_ADDR,v)
#define HWIO_USB30_GUCTL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GUCTL1_ADDR,m,v,HWIO_USB30_GUCTL1_IN)
#define HWIO_USB30_GUCTL1_DEV_DECOUPLE_L1L2_EVT_BMSK                                                0x80000000
#define HWIO_USB30_GUCTL1_DEV_DECOUPLE_L1L2_EVT_SHFT                                                      0x1f
#define HWIO_USB30_GUCTL1_DS_RXDET_MAX_TOUT_CTRL_BMSK                                               0x40000000
#define HWIO_USB30_GUCTL1_DS_RXDET_MAX_TOUT_CTRL_SHFT                                                     0x1e
#define HWIO_USB30_GUCTL1_FILTER_SE0_FSLS_EOP_BMSK                                                  0x20000000
#define HWIO_USB30_GUCTL1_FILTER_SE0_FSLS_EOP_SHFT                                                        0x1d
#define HWIO_USB30_GUCTL1_TX_IPGAP_LINECHECK_DIS_BMSK                                               0x10000000
#define HWIO_USB30_GUCTL1_TX_IPGAP_LINECHECK_DIS_SHFT                                                     0x1c
#define HWIO_USB30_GUCTL1_DEV_TRB_OUT_SPR_IND_BMSK                                                   0x8000000
#define HWIO_USB30_GUCTL1_DEV_TRB_OUT_SPR_IND_SHFT                                                        0x1b
#define HWIO_USB30_GUCTL1_DEV_FORCE_20_CLK_FOR_30_CLK_BMSK                                           0x4000000
#define HWIO_USB30_GUCTL1_DEV_FORCE_20_CLK_FOR_30_CLK_SHFT                                                0x1a
#define HWIO_USB30_GUCTL1_P3_IN_U2_BMSK                                                              0x2000000
#define HWIO_USB30_GUCTL1_P3_IN_U2_SHFT                                                                   0x19
#define HWIO_USB30_GUCTL1_DEV_L1_EXIT_BY_HW_BMSK                                                     0x1000000
#define HWIO_USB30_GUCTL1_DEV_L1_EXIT_BY_HW_SHFT                                                          0x18
#define HWIO_USB30_GUCTL1_IP_GAP_ADD_ON_BMSK                                                          0xe00000
#define HWIO_USB30_GUCTL1_IP_GAP_ADD_ON_SHFT                                                              0x15
#define HWIO_USB30_GUCTL1_DEV_LSP_TAIL_LOCK_DIS_BMSK                                                  0x100000
#define HWIO_USB30_GUCTL1_DEV_LSP_TAIL_LOCK_DIS_SHFT                                                      0x14
#define HWIO_USB30_GUCTL1_NAK_PER_ENH_FS_BMSK                                                          0x80000
#define HWIO_USB30_GUCTL1_NAK_PER_ENH_FS_SHFT                                                             0x13
#define HWIO_USB30_GUCTL1_NAK_PER_ENH_HS_BMSK                                                          0x40000
#define HWIO_USB30_GUCTL1_NAK_PER_ENH_HS_SHFT                                                             0x12
#define HWIO_USB30_GUCTL1_PARKMODE_DISABLE_SS_BMSK                                                     0x20000
#define HWIO_USB30_GUCTL1_PARKMODE_DISABLE_SS_SHFT                                                        0x11
#define HWIO_USB30_GUCTL1_PARKMODE_DISABLE_HS_BMSK                                                     0x10000
#define HWIO_USB30_GUCTL1_PARKMODE_DISABLE_HS_SHFT                                                        0x10
#define HWIO_USB30_GUCTL1_PARKMODE_DISABLE_FSLS_BMSK                                                    0x8000
#define HWIO_USB30_GUCTL1_PARKMODE_DISABLE_FSLS_SHFT                                                       0xf
#define HWIO_USB30_GUCTL1_DEV_HS_NYET_BULK_SPR_BMSK                                                      0x200
#define HWIO_USB30_GUCTL1_DEV_HS_NYET_BULK_SPR_SHFT                                                        0x9
#define HWIO_USB30_GUCTL1_L1_SUSP_THRLD_EN_FOR_HOST_BMSK                                                 0x100
#define HWIO_USB30_GUCTL1_L1_SUSP_THRLD_EN_FOR_HOST_SHFT                                                   0x8
#define HWIO_USB30_GUCTL1_L1_SUSP_THRLD_FOR_HOST_BMSK                                                     0xf0
#define HWIO_USB30_GUCTL1_L1_SUSP_THRLD_FOR_HOST_SHFT                                                      0x4
#define HWIO_USB30_GUCTL1_HC_ERRATA_ENABLE_BMSK                                                            0x8
#define HWIO_USB30_GUCTL1_HC_ERRATA_ENABLE_SHFT                                                            0x3
#define HWIO_USB30_GUCTL1_HC_PARCHK_DISABLE_BMSK                                                           0x4
#define HWIO_USB30_GUCTL1_HC_PARCHK_DISABLE_SHFT                                                           0x2
#define HWIO_USB30_GUCTL1_OVRLD_L1_SUSP_COM_BMSK                                                           0x2
#define HWIO_USB30_GUCTL1_OVRLD_L1_SUSP_COM_SHFT                                                           0x1
#define HWIO_USB30_GUCTL1_LOA_FILTER_EN_BMSK                                                               0x1
#define HWIO_USB30_GUCTL1_LOA_FILTER_EN_SHFT                                                               0x0

#define HWIO_USB30_GSNPSID_ADDR                                                                     (USB30_DWC_USB3_REG_BASE      + 0x0000c120)
#define HWIO_USB30_GSNPSID_PHYS                                                                     (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c120)
#define HWIO_USB30_GSNPSID_OFFS                                                                     (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c120)
#define HWIO_USB30_GSNPSID_RMSK                                                                     0xffffffff
#define HWIO_USB30_GSNPSID_POR                                                                      0x5533300a
#define HWIO_USB30_GSNPSID_POR_RMSK                                                                 0xffffffff
#define HWIO_USB30_GSNPSID_ATTR                                                                            0x1
#define HWIO_USB30_GSNPSID_IN          \
        in_dword_masked(HWIO_USB30_GSNPSID_ADDR, HWIO_USB30_GSNPSID_RMSK)
#define HWIO_USB30_GSNPSID_INM(m)      \
        in_dword_masked(HWIO_USB30_GSNPSID_ADDR, m)
#define HWIO_USB30_GSNPSID_SYNOPSYSID_BMSK                                                          0xffffffff
#define HWIO_USB30_GSNPSID_SYNOPSYSID_SHFT                                                                 0x0

#define HWIO_USB30_GGPIO_ADDR                                                                       (USB30_DWC_USB3_REG_BASE      + 0x0000c124)
#define HWIO_USB30_GGPIO_PHYS                                                                       (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c124)
#define HWIO_USB30_GGPIO_OFFS                                                                       (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c124)
#define HWIO_USB30_GGPIO_RMSK                                                                       0xffffffff
#define HWIO_USB30_GGPIO_POR                                                                        0x00000000
#define HWIO_USB30_GGPIO_POR_RMSK                                                                   0xffffffff
#define HWIO_USB30_GGPIO_ATTR                                                                              0x3
#define HWIO_USB30_GGPIO_IN          \
        in_dword_masked(HWIO_USB30_GGPIO_ADDR, HWIO_USB30_GGPIO_RMSK)
#define HWIO_USB30_GGPIO_INM(m)      \
        in_dword_masked(HWIO_USB30_GGPIO_ADDR, m)
#define HWIO_USB30_GGPIO_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GGPIO_ADDR,v)
#define HWIO_USB30_GGPIO_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GGPIO_ADDR,m,v,HWIO_USB30_GGPIO_IN)
#define HWIO_USB30_GGPIO_GPO_BMSK                                                                   0xffff0000
#define HWIO_USB30_GGPIO_GPO_SHFT                                                                         0x10
#define HWIO_USB30_GGPIO_GPI_BMSK                                                                       0xffff
#define HWIO_USB30_GGPIO_GPI_SHFT                                                                          0x0

#define HWIO_USB30_GUID_ADDR                                                                        (USB30_DWC_USB3_REG_BASE      + 0x0000c128)
#define HWIO_USB30_GUID_PHYS                                                                        (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c128)
#define HWIO_USB30_GUID_OFFS                                                                        (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c128)
#define HWIO_USB30_GUID_RMSK                                                                        0xffffffff
#define HWIO_USB30_GUID_POR                                                                         0x30013c32
#define HWIO_USB30_GUID_POR_RMSK                                                                    0xffffffff
#define HWIO_USB30_GUID_ATTR                                                                               0x3
#define HWIO_USB30_GUID_IN          \
        in_dword_masked(HWIO_USB30_GUID_ADDR, HWIO_USB30_GUID_RMSK)
#define HWIO_USB30_GUID_INM(m)      \
        in_dword_masked(HWIO_USB30_GUID_ADDR, m)
#define HWIO_USB30_GUID_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GUID_ADDR,v)
#define HWIO_USB30_GUID_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GUID_ADDR,m,v,HWIO_USB30_GUID_IN)
#define HWIO_USB30_GUID_USERID_BMSK                                                                 0xffffffff
#define HWIO_USB30_GUID_USERID_SHFT                                                                        0x0

#define HWIO_USB30_GUCTL_ADDR                                                                       (USB30_DWC_USB3_REG_BASE      + 0x0000c12c)
#define HWIO_USB30_GUCTL_PHYS                                                                       (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c12c)
#define HWIO_USB30_GUCTL_OFFS                                                                       (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c12c)
#define HWIO_USB30_GUCTL_RMSK                                                                       0xffe3ffff
#define HWIO_USB30_GUCTL_POR                                                                        0x0d00c010
#define HWIO_USB30_GUCTL_POR_RMSK                                                                   0xffffffff
#define HWIO_USB30_GUCTL_ATTR                                                                              0x3
#define HWIO_USB30_GUCTL_IN          \
        in_dword_masked(HWIO_USB30_GUCTL_ADDR, HWIO_USB30_GUCTL_RMSK)
#define HWIO_USB30_GUCTL_INM(m)      \
        in_dword_masked(HWIO_USB30_GUCTL_ADDR, m)
#define HWIO_USB30_GUCTL_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GUCTL_ADDR,v)
#define HWIO_USB30_GUCTL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GUCTL_ADDR,m,v,HWIO_USB30_GUCTL_IN)
#define HWIO_USB30_GUCTL_REFCLKPER_BMSK                                                             0xffc00000
#define HWIO_USB30_GUCTL_REFCLKPER_SHFT                                                                   0x16
#define HWIO_USB30_GUCTL_NOEXTRDL_BMSK                                                                0x200000
#define HWIO_USB30_GUCTL_NOEXTRDL_SHFT                                                                    0x15
#define HWIO_USB30_GUCTL_SPRSCTRLTRANSEN_BMSK                                                          0x20000
#define HWIO_USB30_GUCTL_SPRSCTRLTRANSEN_SHFT                                                             0x11
#define HWIO_USB30_GUCTL_RESBWHSEPS_BMSK                                                               0x10000
#define HWIO_USB30_GUCTL_RESBWHSEPS_SHFT                                                                  0x10
#define HWIO_USB30_GUCTL_CMDEVADDR_BMSK                                                                 0x8000
#define HWIO_USB30_GUCTL_CMDEVADDR_SHFT                                                                    0xf
#define HWIO_USB30_GUCTL_USBHSTINAUTORETRYEN_BMSK                                                       0x4000
#define HWIO_USB30_GUCTL_USBHSTINAUTORETRYEN_SHFT                                                          0xe
#define HWIO_USB30_GUCTL_ENOVERLAPCHK_BMSK                                                              0x2000
#define HWIO_USB30_GUCTL_ENOVERLAPCHK_SHFT                                                                 0xd
#define HWIO_USB30_GUCTL_EXTCAPSUPPTEN_BMSK                                                             0x1000
#define HWIO_USB30_GUCTL_EXTCAPSUPPTEN_SHFT                                                                0xc
#define HWIO_USB30_GUCTL_INSRTEXTRFSBODI_BMSK                                                            0x800
#define HWIO_USB30_GUCTL_INSRTEXTRFSBODI_SHFT                                                              0xb
#define HWIO_USB30_GUCTL_DTCT_BMSK                                                                       0x600
#define HWIO_USB30_GUCTL_DTCT_SHFT                                                                         0x9
#define HWIO_USB30_GUCTL_DTFT_BMSK                                                                       0x1ff
#define HWIO_USB30_GUCTL_DTFT_SHFT                                                                         0x0

#define HWIO_USB30_GBUSERRADDRLO_ADDR                                                               (USB30_DWC_USB3_REG_BASE      + 0x0000c130)
#define HWIO_USB30_GBUSERRADDRLO_PHYS                                                               (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c130)
#define HWIO_USB30_GBUSERRADDRLO_OFFS                                                               (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c130)
#define HWIO_USB30_GBUSERRADDRLO_RMSK                                                               0xffffffff
#define HWIO_USB30_GBUSERRADDRLO_POR                                                                0x00000000
#define HWIO_USB30_GBUSERRADDRLO_POR_RMSK                                                           0xffffffff
#define HWIO_USB30_GBUSERRADDRLO_ATTR                                                                      0x1
#define HWIO_USB30_GBUSERRADDRLO_IN          \
        in_dword_masked(HWIO_USB30_GBUSERRADDRLO_ADDR, HWIO_USB30_GBUSERRADDRLO_RMSK)
#define HWIO_USB30_GBUSERRADDRLO_INM(m)      \
        in_dword_masked(HWIO_USB30_GBUSERRADDRLO_ADDR, m)
#define HWIO_USB30_GBUSERRADDRLO_BUSERRADDR_BMSK                                                    0xffffffff
#define HWIO_USB30_GBUSERRADDRLO_BUSERRADDR_SHFT                                                           0x0

#define HWIO_USB30_GBUSERRADDRHI_ADDR                                                               (USB30_DWC_USB3_REG_BASE      + 0x0000c134)
#define HWIO_USB30_GBUSERRADDRHI_PHYS                                                               (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c134)
#define HWIO_USB30_GBUSERRADDRHI_OFFS                                                               (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c134)
#define HWIO_USB30_GBUSERRADDRHI_RMSK                                                               0xffffffff
#define HWIO_USB30_GBUSERRADDRHI_POR                                                                0x00000000
#define HWIO_USB30_GBUSERRADDRHI_POR_RMSK                                                           0xffffffff
#define HWIO_USB30_GBUSERRADDRHI_ATTR                                                                      0x1
#define HWIO_USB30_GBUSERRADDRHI_IN          \
        in_dword_masked(HWIO_USB30_GBUSERRADDRHI_ADDR, HWIO_USB30_GBUSERRADDRHI_RMSK)
#define HWIO_USB30_GBUSERRADDRHI_INM(m)      \
        in_dword_masked(HWIO_USB30_GBUSERRADDRHI_ADDR, m)
#define HWIO_USB30_GBUSERRADDRHI_BUSERRADDR_BMSK                                                    0xffffffff
#define HWIO_USB30_GBUSERRADDRHI_BUSERRADDR_SHFT                                                           0x0

#define HWIO_USB30_GPRTBIMAPLO_ADDR                                                                 (USB30_DWC_USB3_REG_BASE      + 0x0000c138)
#define HWIO_USB30_GPRTBIMAPLO_PHYS                                                                 (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c138)
#define HWIO_USB30_GPRTBIMAPLO_OFFS                                                                 (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c138)
#define HWIO_USB30_GPRTBIMAPLO_RMSK                                                                 0xffffffff
#define HWIO_USB30_GPRTBIMAPLO_POR                                                                  0x00000000
#define HWIO_USB30_GPRTBIMAPLO_POR_RMSK                                                             0xffffffff
#define HWIO_USB30_GPRTBIMAPLO_ATTR                                                                        0x3
#define HWIO_USB30_GPRTBIMAPLO_IN          \
        in_dword_masked(HWIO_USB30_GPRTBIMAPLO_ADDR, HWIO_USB30_GPRTBIMAPLO_RMSK)
#define HWIO_USB30_GPRTBIMAPLO_INM(m)      \
        in_dword_masked(HWIO_USB30_GPRTBIMAPLO_ADDR, m)
#define HWIO_USB30_GPRTBIMAPLO_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GPRTBIMAPLO_ADDR,v)
#define HWIO_USB30_GPRTBIMAPLO_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GPRTBIMAPLO_ADDR,m,v,HWIO_USB30_GPRTBIMAPLO_IN)
#define HWIO_USB30_GPRTBIMAPLO_BINUM8_BMSK                                                          0xf0000000
#define HWIO_USB30_GPRTBIMAPLO_BINUM8_SHFT                                                                0x1c
#define HWIO_USB30_GPRTBIMAPLO_BINUM7_BMSK                                                           0xf000000
#define HWIO_USB30_GPRTBIMAPLO_BINUM7_SHFT                                                                0x18
#define HWIO_USB30_GPRTBIMAPLO_BINUM6_BMSK                                                            0xf00000
#define HWIO_USB30_GPRTBIMAPLO_BINUM6_SHFT                                                                0x14
#define HWIO_USB30_GPRTBIMAPLO_BINUM5_BMSK                                                             0xf0000
#define HWIO_USB30_GPRTBIMAPLO_BINUM5_SHFT                                                                0x10
#define HWIO_USB30_GPRTBIMAPLO_BINUM4_BMSK                                                              0xf000
#define HWIO_USB30_GPRTBIMAPLO_BINUM4_SHFT                                                                 0xc
#define HWIO_USB30_GPRTBIMAPLO_BINUM3_BMSK                                                               0xf00
#define HWIO_USB30_GPRTBIMAPLO_BINUM3_SHFT                                                                 0x8
#define HWIO_USB30_GPRTBIMAPLO_BINUM2_BMSK                                                                0xf0
#define HWIO_USB30_GPRTBIMAPLO_BINUM2_SHFT                                                                 0x4
#define HWIO_USB30_GPRTBIMAPLO_BINUM1_BMSK                                                                 0xf
#define HWIO_USB30_GPRTBIMAPLO_BINUM1_SHFT                                                                 0x0

#define HWIO_USB30_GPRTBIMAPHI_ADDR                                                                 (USB30_DWC_USB3_REG_BASE      + 0x0000c13c)
#define HWIO_USB30_GPRTBIMAPHI_PHYS                                                                 (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c13c)
#define HWIO_USB30_GPRTBIMAPHI_OFFS                                                                 (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c13c)
#define HWIO_USB30_GPRTBIMAPHI_RMSK                                                                  0xfffffff
#define HWIO_USB30_GPRTBIMAPHI_POR                                                                  0x00000000
#define HWIO_USB30_GPRTBIMAPHI_POR_RMSK                                                             0xffffffff
#define HWIO_USB30_GPRTBIMAPHI_ATTR                                                                        0x1
#define HWIO_USB30_GPRTBIMAPHI_IN          \
        in_dword_masked(HWIO_USB30_GPRTBIMAPHI_ADDR, HWIO_USB30_GPRTBIMAPHI_RMSK)
#define HWIO_USB30_GPRTBIMAPHI_INM(m)      \
        in_dword_masked(HWIO_USB30_GPRTBIMAPHI_ADDR, m)
#define HWIO_USB30_GPRTBIMAPHI_BINUM15_BMSK                                                          0xf000000
#define HWIO_USB30_GPRTBIMAPHI_BINUM15_SHFT                                                               0x18
#define HWIO_USB30_GPRTBIMAPHI_BINUM14_BMSK                                                           0xf00000
#define HWIO_USB30_GPRTBIMAPHI_BINUM14_SHFT                                                               0x14
#define HWIO_USB30_GPRTBIMAPHI_BINUM13_BMSK                                                            0xf0000
#define HWIO_USB30_GPRTBIMAPHI_BINUM13_SHFT                                                               0x10
#define HWIO_USB30_GPRTBIMAPHI_BINUM12_BMSK                                                             0xf000
#define HWIO_USB30_GPRTBIMAPHI_BINUM12_SHFT                                                                0xc
#define HWIO_USB30_GPRTBIMAPHI_BINUM11_BMSK                                                              0xf00
#define HWIO_USB30_GPRTBIMAPHI_BINUM11_SHFT                                                                0x8
#define HWIO_USB30_GPRTBIMAPHI_BINUM10_BMSK                                                               0xf0
#define HWIO_USB30_GPRTBIMAPHI_BINUM10_SHFT                                                                0x4
#define HWIO_USB30_GPRTBIMAPHI_BINUM9_BMSK                                                                 0xf
#define HWIO_USB30_GPRTBIMAPHI_BINUM9_SHFT                                                                 0x0

#define HWIO_USB30_GHWPARAMS0_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000c140)
#define HWIO_USB30_GHWPARAMS0_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c140)
#define HWIO_USB30_GHWPARAMS0_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c140)
#define HWIO_USB30_GHWPARAMS0_RMSK                                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS0_POR                                                                   0x4020400a
#define HWIO_USB30_GHWPARAMS0_POR_RMSK                                                              0xffffffff
#define HWIO_USB30_GHWPARAMS0_ATTR                                                                         0x1
#define HWIO_USB30_GHWPARAMS0_IN          \
        in_dword_masked(HWIO_USB30_GHWPARAMS0_ADDR, HWIO_USB30_GHWPARAMS0_RMSK)
#define HWIO_USB30_GHWPARAMS0_INM(m)      \
        in_dword_masked(HWIO_USB30_GHWPARAMS0_ADDR, m)
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_31_24_BMSK                                                 0xff000000
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_31_24_SHFT                                                       0x18
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_23_16_BMSK                                                   0xff0000
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_23_16_SHFT                                                       0x10
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_15_8_BMSK                                                      0xff00
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_15_8_SHFT                                                         0x8
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_7_6_BMSK                                                         0xc0
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_7_6_SHFT                                                          0x6
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_5_3_BMSK                                                         0x38
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_5_3_SHFT                                                          0x3
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_2_0_BMSK                                                          0x7
#define HWIO_USB30_GHWPARAMS0_GHWPARAMS0_2_0_SHFT                                                          0x0

#define HWIO_USB30_GHWPARAMS1_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000c144)
#define HWIO_USB30_GHWPARAMS1_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c144)
#define HWIO_USB30_GHWPARAMS1_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c144)
#define HWIO_USB30_GHWPARAMS1_RMSK                                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS1_POR                                                                   0x0162493b
#define HWIO_USB30_GHWPARAMS1_POR_RMSK                                                              0xffffffff
#define HWIO_USB30_GHWPARAMS1_ATTR                                                                         0x1
#define HWIO_USB30_GHWPARAMS1_IN          \
        in_dword_masked(HWIO_USB30_GHWPARAMS1_ADDR, HWIO_USB30_GHWPARAMS1_RMSK)
#define HWIO_USB30_GHWPARAMS1_INM(m)      \
        in_dword_masked(HWIO_USB30_GHWPARAMS1_ADDR, m)
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_31_BMSK                                                    0x80000000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_31_SHFT                                                          0x1f
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_30_BMSK                                                    0x40000000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_30_SHFT                                                          0x1e
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_29_BMSK                                                    0x20000000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_29_SHFT                                                          0x1d
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_28_BMSK                                                    0x10000000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_28_SHFT                                                          0x1c
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_27_BMSK                                                     0x8000000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_27_SHFT                                                          0x1b
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_26_BMSK                                                     0x4000000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_26_SHFT                                                          0x1a
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_25_24_BMSK                                                  0x3000000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_25_24_SHFT                                                       0x18
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_23_BMSK                                                      0x800000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_23_SHFT                                                          0x17
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_22_21_BMSK                                                   0x600000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_22_21_SHFT                                                       0x15
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_20_15_BMSK                                                   0x1f8000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_20_15_SHFT                                                        0xf
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_14_12_BMSK                                                     0x7000
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_14_12_SHFT                                                        0xc
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_11_9_BMSK                                                       0xe00
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_11_9_SHFT                                                         0x9
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_8_6_BMSK                                                        0x1c0
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_8_6_SHFT                                                          0x6
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_5_3_BMSK                                                         0x38
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_5_3_SHFT                                                          0x3
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_2_0_BMSK                                                          0x7
#define HWIO_USB30_GHWPARAMS1_GHWPARAMS1_2_0_SHFT                                                          0x0

#define HWIO_USB30_GHWPARAMS2_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000c148)
#define HWIO_USB30_GHWPARAMS2_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c148)
#define HWIO_USB30_GHWPARAMS2_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c148)
#define HWIO_USB30_GHWPARAMS2_RMSK                                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS2_POR                                                                   0x30013c32
#define HWIO_USB30_GHWPARAMS2_POR_RMSK                                                              0xffffffff
#define HWIO_USB30_GHWPARAMS2_ATTR                                                                         0x1
#define HWIO_USB30_GHWPARAMS2_IN          \
        in_dword_masked(HWIO_USB30_GHWPARAMS2_ADDR, HWIO_USB30_GHWPARAMS2_RMSK)
#define HWIO_USB30_GHWPARAMS2_INM(m)      \
        in_dword_masked(HWIO_USB30_GHWPARAMS2_ADDR, m)
#define HWIO_USB30_GHWPARAMS2_GHWPARAMS2_31_0_BMSK                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS2_GHWPARAMS2_31_0_SHFT                                                         0x0

#define HWIO_USB30_GHWPARAMS3_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000c14c)
#define HWIO_USB30_GHWPARAMS3_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c14c)
#define HWIO_USB30_GHWPARAMS3_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c14c)
#define HWIO_USB30_GHWPARAMS3_RMSK                                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS3_POR                                                                   0x10420085
#define HWIO_USB30_GHWPARAMS3_POR_RMSK                                                              0xffffffff
#define HWIO_USB30_GHWPARAMS3_ATTR                                                                         0x1
#define HWIO_USB30_GHWPARAMS3_IN          \
        in_dword_masked(HWIO_USB30_GHWPARAMS3_ADDR, HWIO_USB30_GHWPARAMS3_RMSK)
#define HWIO_USB30_GHWPARAMS3_INM(m)      \
        in_dword_masked(HWIO_USB30_GHWPARAMS3_ADDR, m)
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_31_BMSK                                                    0x80000000
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_31_SHFT                                                          0x1f
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_30_23_BMSK                                                 0x7f800000
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_30_23_SHFT                                                       0x17
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_22_18_BMSK                                                   0x7c0000
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_22_18_SHFT                                                       0x12
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_17_12_BMSK                                                    0x3f000
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_17_12_SHFT                                                        0xc
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_11_BMSK                                                         0x800
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_11_SHFT                                                           0xb
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_10_BMSK                                                         0x400
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_10_SHFT                                                           0xa
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_9_8_BMSK                                                        0x300
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_9_8_SHFT                                                          0x8
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_7_6_BMSK                                                         0xc0
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_7_6_SHFT                                                          0x6
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_5_4_BMSK                                                         0x30
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_5_4_SHFT                                                          0x4
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_3_2_BMSK                                                          0xc
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_3_2_SHFT                                                          0x2
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_1_0_BMSK                                                          0x3
#define HWIO_USB30_GHWPARAMS3_GHWPARAMS3_1_0_SHFT                                                          0x0

#define HWIO_USB30_GHWPARAMS4_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000c150)
#define HWIO_USB30_GHWPARAMS4_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c150)
#define HWIO_USB30_GHWPARAMS4_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c150)
#define HWIO_USB30_GHWPARAMS4_RMSK                                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS4_POR                                                                   0x4782200c
#define HWIO_USB30_GHWPARAMS4_POR_RMSK                                                              0xffffffff
#define HWIO_USB30_GHWPARAMS4_ATTR                                                                         0x1
#define HWIO_USB30_GHWPARAMS4_IN          \
        in_dword_masked(HWIO_USB30_GHWPARAMS4_ADDR, HWIO_USB30_GHWPARAMS4_RMSK)
#define HWIO_USB30_GHWPARAMS4_INM(m)      \
        in_dword_masked(HWIO_USB30_GHWPARAMS4_ADDR, m)
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_31_28_BMSK                                                 0xf0000000
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_31_28_SHFT                                                       0x1c
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_27_24_BMSK                                                  0xf000000
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_27_24_SHFT                                                       0x18
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_23_BMSK                                                      0x800000
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_23_SHFT                                                          0x17
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_22_BMSK                                                      0x400000
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_22_SHFT                                                          0x16
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_21_BMSK                                                      0x200000
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_21_SHFT                                                          0x15
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_20_17_BMSK                                                   0x1e0000
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_20_17_SHFT                                                       0x11
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_16_13_BMSK                                                    0x1e000
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_16_13_SHFT                                                        0xd
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_12_BMSK                                                        0x1000
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_12_SHFT                                                           0xc
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_11_BMSK                                                         0x800
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_11_SHFT                                                           0xb
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_10_9_BMSK                                                       0x600
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_10_9_SHFT                                                         0x9
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_8_7_BMSK                                                        0x180
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_8_7_SHFT                                                          0x7
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_6_BMSK                                                           0x40
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_6_SHFT                                                            0x6
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_5_0_BMSK                                                         0x3f
#define HWIO_USB30_GHWPARAMS4_GHWPARAMS4_5_0_SHFT                                                          0x0

#define HWIO_USB30_GHWPARAMS5_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000c154)
#define HWIO_USB30_GHWPARAMS5_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c154)
#define HWIO_USB30_GHWPARAMS5_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c154)
#define HWIO_USB30_GHWPARAMS5_RMSK                                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS5_POR                                                                   0x04202088
#define HWIO_USB30_GHWPARAMS5_POR_RMSK                                                              0xffffffff
#define HWIO_USB30_GHWPARAMS5_ATTR                                                                         0x1
#define HWIO_USB30_GHWPARAMS5_IN          \
        in_dword_masked(HWIO_USB30_GHWPARAMS5_ADDR, HWIO_USB30_GHWPARAMS5_RMSK)
#define HWIO_USB30_GHWPARAMS5_INM(m)      \
        in_dword_masked(HWIO_USB30_GHWPARAMS5_ADDR, m)
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_31_28_BMSK                                                 0xf0000000
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_31_28_SHFT                                                       0x1c
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_27_22_BMSK                                                  0xfc00000
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_27_22_SHFT                                                       0x16
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_21_16_BMSK                                                   0x3f0000
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_21_16_SHFT                                                       0x10
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_15_10_BMSK                                                     0xfc00
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_15_10_SHFT                                                        0xa
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_9_4_BMSK                                                        0x3f0
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_9_4_SHFT                                                          0x4
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_3_0_BMSK                                                          0xf
#define HWIO_USB30_GHWPARAMS5_GHWPARAMS5_3_0_SHFT                                                          0x0

#define HWIO_USB30_GHWPARAMS6_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000c158)
#define HWIO_USB30_GHWPARAMS6_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c158)
#define HWIO_USB30_GHWPARAMS6_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c158)
#define HWIO_USB30_GHWPARAMS6_RMSK                                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS6_POR                                                                   0x07ea0020
#define HWIO_USB30_GHWPARAMS6_POR_RMSK                                                              0xffffffff
#define HWIO_USB30_GHWPARAMS6_ATTR                                                                         0x1
#define HWIO_USB30_GHWPARAMS6_IN          \
        in_dword_masked(HWIO_USB30_GHWPARAMS6_ADDR, HWIO_USB30_GHWPARAMS6_RMSK)
#define HWIO_USB30_GHWPARAMS6_INM(m)      \
        in_dword_masked(HWIO_USB30_GHWPARAMS6_ADDR, m)
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_31_16_BMSK                                                 0xffff0000
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_31_16_SHFT                                                       0x10
#define HWIO_USB30_GHWPARAMS6_BUSFLTRSSUPPORT_BMSK                                                      0x8000
#define HWIO_USB30_GHWPARAMS6_BUSFLTRSSUPPORT_SHFT                                                         0xf
#define HWIO_USB30_GHWPARAMS6_BCSUPPORT_BMSK                                                            0x4000
#define HWIO_USB30_GHWPARAMS6_BCSUPPORT_SHFT                                                               0xe
#define HWIO_USB30_GHWPARAMS6_OTG_SS_SUPPORT_BMSK                                                       0x2000
#define HWIO_USB30_GHWPARAMS6_OTG_SS_SUPPORT_SHFT                                                          0xd
#define HWIO_USB30_GHWPARAMS6_ADPSUPPORT_BMSK                                                           0x1000
#define HWIO_USB30_GHWPARAMS6_ADPSUPPORT_SHFT                                                              0xc
#define HWIO_USB30_GHWPARAMS6_HNPSUPPORT_BMSK                                                            0x800
#define HWIO_USB30_GHWPARAMS6_HNPSUPPORT_SHFT                                                              0xb
#define HWIO_USB30_GHWPARAMS6_SRPSUPPORT_BMSK                                                            0x400
#define HWIO_USB30_GHWPARAMS6_SRPSUPPORT_SHFT                                                              0xa
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_9_8_BMSK                                                        0x300
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_9_8_SHFT                                                          0x8
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_7_BMSK                                                           0x80
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_7_SHFT                                                            0x7
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_6_BMSK                                                           0x40
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_6_SHFT                                                            0x6
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_5_0_BMSK                                                         0x3f
#define HWIO_USB30_GHWPARAMS6_GHWPARAMS6_5_0_SHFT                                                          0x0

#define HWIO_USB30_GHWPARAMS7_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000c15c)
#define HWIO_USB30_GHWPARAMS7_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c15c)
#define HWIO_USB30_GHWPARAMS7_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c15c)
#define HWIO_USB30_GHWPARAMS7_RMSK                                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS7_POR                                                                   0x03080a65
#define HWIO_USB30_GHWPARAMS7_POR_RMSK                                                              0xffffffff
#define HWIO_USB30_GHWPARAMS7_ATTR                                                                         0x1
#define HWIO_USB30_GHWPARAMS7_IN          \
        in_dword_masked(HWIO_USB30_GHWPARAMS7_ADDR, HWIO_USB30_GHWPARAMS7_RMSK)
#define HWIO_USB30_GHWPARAMS7_INM(m)      \
        in_dword_masked(HWIO_USB30_GHWPARAMS7_ADDR, m)
#define HWIO_USB30_GHWPARAMS7_GHWPARAMS7_31_16_BMSK                                                 0xffff0000
#define HWIO_USB30_GHWPARAMS7_GHWPARAMS7_31_16_SHFT                                                       0x10
#define HWIO_USB30_GHWPARAMS7_GHWPARAMS7_15_0_BMSK                                                      0xffff
#define HWIO_USB30_GHWPARAMS7_GHWPARAMS7_15_0_SHFT                                                         0x0

#define HWIO_USB30_GDBGFIFOSPACE_ADDR                                                               (USB30_DWC_USB3_REG_BASE      + 0x0000c160)
#define HWIO_USB30_GDBGFIFOSPACE_PHYS                                                               (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c160)
#define HWIO_USB30_GDBGFIFOSPACE_OFFS                                                               (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c160)
#define HWIO_USB30_GDBGFIFOSPACE_RMSK                                                               0xffff01ff
#define HWIO_USB30_GDBGFIFOSPACE_POR                                                                0x00420000
#define HWIO_USB30_GDBGFIFOSPACE_POR_RMSK                                                           0xffffffff
#define HWIO_USB30_GDBGFIFOSPACE_ATTR                                                                      0x3
#define HWIO_USB30_GDBGFIFOSPACE_IN          \
        in_dword_masked(HWIO_USB30_GDBGFIFOSPACE_ADDR, HWIO_USB30_GDBGFIFOSPACE_RMSK)
#define HWIO_USB30_GDBGFIFOSPACE_INM(m)      \
        in_dword_masked(HWIO_USB30_GDBGFIFOSPACE_ADDR, m)
#define HWIO_USB30_GDBGFIFOSPACE_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GDBGFIFOSPACE_ADDR,v)
#define HWIO_USB30_GDBGFIFOSPACE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GDBGFIFOSPACE_ADDR,m,v,HWIO_USB30_GDBGFIFOSPACE_IN)
#define HWIO_USB30_GDBGFIFOSPACE_SPACE_AVAILABLE_BMSK                                               0xffff0000
#define HWIO_USB30_GDBGFIFOSPACE_SPACE_AVAILABLE_SHFT                                                     0x10
#define HWIO_USB30_GDBGFIFOSPACE_FIFO_QUEUE_SELECT_BMSK                                                  0x1ff
#define HWIO_USB30_GDBGFIFOSPACE_FIFO_QUEUE_SELECT_SHFT                                                    0x0

#define HWIO_USB30_GDBGLTSSM_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x0000c164)
#define HWIO_USB30_GDBGLTSSM_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c164)
#define HWIO_USB30_GDBGLTSSM_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c164)
#define HWIO_USB30_GDBGLTSSM_RMSK                                                                   0x7fffffff
#define HWIO_USB30_GDBGLTSSM_POR                                                                    0x41010440
#define HWIO_USB30_GDBGLTSSM_POR_RMSK                                                               0xffffffff
#define HWIO_USB30_GDBGLTSSM_ATTR                                                                          0x1
#define HWIO_USB30_GDBGLTSSM_IN          \
        in_dword_masked(HWIO_USB30_GDBGLTSSM_ADDR, HWIO_USB30_GDBGLTSSM_RMSK)
#define HWIO_USB30_GDBGLTSSM_INM(m)      \
        in_dword_masked(HWIO_USB30_GDBGLTSSM_ADDR, m)
#define HWIO_USB30_GDBGLTSSM_RXELECIDLE_BMSK                                                        0x40000000
#define HWIO_USB30_GDBGLTSSM_RXELECIDLE_SHFT                                                              0x1e
#define HWIO_USB30_GDBGLTSSM_X3_XS_SWAPPING_BMSK                                                    0x20000000
#define HWIO_USB30_GDBGLTSSM_X3_XS_SWAPPING_SHFT                                                          0x1d
#define HWIO_USB30_GDBGLTSSM_X3_DS_HOST_SHUTDOWN_BMSK                                               0x10000000
#define HWIO_USB30_GDBGLTSSM_X3_DS_HOST_SHUTDOWN_SHFT                                                     0x1c
#define HWIO_USB30_GDBGLTSSM_PRTDIRECTION_BMSK                                                       0x8000000
#define HWIO_USB30_GDBGLTSSM_PRTDIRECTION_SHFT                                                            0x1b
#define HWIO_USB30_GDBGLTSSM_LTDBTIMEOUT_BMSK                                                        0x4000000
#define HWIO_USB30_GDBGLTSSM_LTDBTIMEOUT_SHFT                                                             0x1a
#define HWIO_USB30_GDBGLTSSM_LTDBLINKSTATE_BMSK                                                      0x3c00000
#define HWIO_USB30_GDBGLTSSM_LTDBLINKSTATE_SHFT                                                           0x16
#define HWIO_USB30_GDBGLTSSM_LTDBSUBSTATE_BMSK                                                        0x3c0000
#define HWIO_USB30_GDBGLTSSM_LTDBSUBSTATE_SHFT                                                            0x12
#define HWIO_USB30_GDBGLTSSM_ELASTICBUFFERMODE_BMSK                                                    0x20000
#define HWIO_USB30_GDBGLTSSM_ELASTICBUFFERMODE_SHFT                                                       0x11
#define HWIO_USB30_GDBGLTSSM_TXELECLDLE_BMSK                                                           0x10000
#define HWIO_USB30_GDBGLTSSM_TXELECLDLE_SHFT                                                              0x10
#define HWIO_USB30_GDBGLTSSM_RXPOLARITY_BMSK                                                            0x8000
#define HWIO_USB30_GDBGLTSSM_RXPOLARITY_SHFT                                                               0xf
#define HWIO_USB30_GDBGLTSSM_TXDETRXLOOPBACK_BMSK                                                       0x4000
#define HWIO_USB30_GDBGLTSSM_TXDETRXLOOPBACK_SHFT                                                          0xe
#define HWIO_USB30_GDBGLTSSM_LTDBPHYCMDSTATE_BMSK                                                       0x3800
#define HWIO_USB30_GDBGLTSSM_LTDBPHYCMDSTATE_SHFT                                                          0xb
#define HWIO_USB30_GDBGLTSSM_POWERDOWN_BMSK                                                              0x600
#define HWIO_USB30_GDBGLTSSM_POWERDOWN_SHFT                                                                0x9
#define HWIO_USB30_GDBGLTSSM_RXEQTRAIN_BMSK                                                              0x100
#define HWIO_USB30_GDBGLTSSM_RXEQTRAIN_SHFT                                                                0x8
#define HWIO_USB30_GDBGLTSSM_TXDEEMPHASIS_BMSK                                                            0xc0
#define HWIO_USB30_GDBGLTSSM_TXDEEMPHASIS_SHFT                                                             0x6
#define HWIO_USB30_GDBGLTSSM_LTDBCLKSTATE_BMSK                                                            0x38
#define HWIO_USB30_GDBGLTSSM_LTDBCLKSTATE_SHFT                                                             0x3
#define HWIO_USB30_GDBGLTSSM_TXSWING_BMSK                                                                  0x4
#define HWIO_USB30_GDBGLTSSM_TXSWING_SHFT                                                                  0x2
#define HWIO_USB30_GDBGLTSSM_RXTERMINATION_BMSK                                                            0x2
#define HWIO_USB30_GDBGLTSSM_RXTERMINATION_SHFT                                                            0x1
#define HWIO_USB30_GDBGLTSSM_TXONESZEROS_BMSK                                                              0x1
#define HWIO_USB30_GDBGLTSSM_TXONESZEROS_SHFT                                                              0x0

#define HWIO_USB30_GDBGLNMCC_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x0000c168)
#define HWIO_USB30_GDBGLNMCC_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c168)
#define HWIO_USB30_GDBGLNMCC_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c168)
#define HWIO_USB30_GDBGLNMCC_RMSK                                                                        0x1ff
#define HWIO_USB30_GDBGLNMCC_POR                                                                    0x00000000
#define HWIO_USB30_GDBGLNMCC_POR_RMSK                                                               0xffffffff
#define HWIO_USB30_GDBGLNMCC_ATTR                                                                          0x1
#define HWIO_USB30_GDBGLNMCC_IN          \
        in_dword_masked(HWIO_USB30_GDBGLNMCC_ADDR, HWIO_USB30_GDBGLNMCC_RMSK)
#define HWIO_USB30_GDBGLNMCC_INM(m)      \
        in_dword_masked(HWIO_USB30_GDBGLNMCC_ADDR, m)
#define HWIO_USB30_GDBGLNMCC_LNMCC_BERC_BMSK                                                             0x1ff
#define HWIO_USB30_GDBGLNMCC_LNMCC_BERC_SHFT                                                               0x0

#define HWIO_USB30_GDBGBMU_ADDR                                                                     (USB30_DWC_USB3_REG_BASE      + 0x0000c16c)
#define HWIO_USB30_GDBGBMU_PHYS                                                                     (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c16c)
#define HWIO_USB30_GDBGBMU_OFFS                                                                     (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c16c)
#define HWIO_USB30_GDBGBMU_RMSK                                                                     0xffffffff
#define HWIO_USB30_GDBGBMU_POR                                                                      0x00000000
#define HWIO_USB30_GDBGBMU_POR_RMSK                                                                 0xffffffff
#define HWIO_USB30_GDBGBMU_ATTR                                                                            0x1
#define HWIO_USB30_GDBGBMU_IN          \
        in_dword_masked(HWIO_USB30_GDBGBMU_ADDR, HWIO_USB30_GDBGBMU_RMSK)
#define HWIO_USB30_GDBGBMU_INM(m)      \
        in_dword_masked(HWIO_USB30_GDBGBMU_ADDR, m)
#define HWIO_USB30_GDBGBMU_BMU_BCU_BMSK                                                             0xffffff00
#define HWIO_USB30_GDBGBMU_BMU_BCU_SHFT                                                                    0x8
#define HWIO_USB30_GDBGBMU_BMU_DCU_BMSK                                                                   0xf0
#define HWIO_USB30_GDBGBMU_BMU_DCU_SHFT                                                                    0x4
#define HWIO_USB30_GDBGBMU_BMU_CCU_BMSK                                                                    0xf
#define HWIO_USB30_GDBGBMU_BMU_CCU_SHFT                                                                    0x0

#define HWIO_USB30_GDBGLSPMUX_HST_ADDR                                                              (USB30_DWC_USB3_REG_BASE      + 0x0000c170)
#define HWIO_USB30_GDBGLSPMUX_HST_PHYS                                                              (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c170)
#define HWIO_USB30_GDBGLSPMUX_HST_OFFS                                                              (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c170)
#define HWIO_USB30_GDBGLSPMUX_HST_RMSK                                                                0xff3fff
#define HWIO_USB30_GDBGLSPMUX_HST_POR                                                               0x003f0000
#define HWIO_USB30_GDBGLSPMUX_HST_POR_RMSK                                                          0xffffffff
#define HWIO_USB30_GDBGLSPMUX_HST_ATTR                                                                     0x3
#define HWIO_USB30_GDBGLSPMUX_HST_IN          \
        in_dword_masked(HWIO_USB30_GDBGLSPMUX_HST_ADDR, HWIO_USB30_GDBGLSPMUX_HST_RMSK)
#define HWIO_USB30_GDBGLSPMUX_HST_INM(m)      \
        in_dword_masked(HWIO_USB30_GDBGLSPMUX_HST_ADDR, m)
#define HWIO_USB30_GDBGLSPMUX_HST_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GDBGLSPMUX_HST_ADDR,v)
#define HWIO_USB30_GDBGLSPMUX_HST_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GDBGLSPMUX_HST_ADDR,m,v,HWIO_USB30_GDBGLSPMUX_HST_IN)
#define HWIO_USB30_GDBGLSPMUX_HST_LOGIC_ANALYZER_TRACE_BMSK                                           0xff0000
#define HWIO_USB30_GDBGLSPMUX_HST_LOGIC_ANALYZER_TRACE_SHFT                                               0x10
#define HWIO_USB30_GDBGLSPMUX_HST_HOSTSELECT_BMSK                                                       0x3fff
#define HWIO_USB30_GDBGLSPMUX_HST_HOSTSELECT_SHFT                                                          0x0

#define HWIO_USB30_GDBGLSP_ADDR                                                                     (USB30_DWC_USB3_REG_BASE      + 0x0000c174)
#define HWIO_USB30_GDBGLSP_PHYS                                                                     (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c174)
#define HWIO_USB30_GDBGLSP_OFFS                                                                     (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c174)
#define HWIO_USB30_GDBGLSP_RMSK                                                                     0xffffffff
#define HWIO_USB30_GDBGLSP_POR                                                                      0x00000000
#define HWIO_USB30_GDBGLSP_POR_RMSK                                                                 0xffffffff
#define HWIO_USB30_GDBGLSP_ATTR                                                                            0x1
#define HWIO_USB30_GDBGLSP_IN          \
        in_dword_masked(HWIO_USB30_GDBGLSP_ADDR, HWIO_USB30_GDBGLSP_RMSK)
#define HWIO_USB30_GDBGLSP_INM(m)      \
        in_dword_masked(HWIO_USB30_GDBGLSP_ADDR, m)
#define HWIO_USB30_GDBGLSP_LSPDEBUG_BMSK                                                            0xffffffff
#define HWIO_USB30_GDBGLSP_LSPDEBUG_SHFT                                                                   0x0

#define HWIO_USB30_GDBGEPINFO0_ADDR                                                                 (USB30_DWC_USB3_REG_BASE      + 0x0000c178)
#define HWIO_USB30_GDBGEPINFO0_PHYS                                                                 (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c178)
#define HWIO_USB30_GDBGEPINFO0_OFFS                                                                 (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c178)
#define HWIO_USB30_GDBGEPINFO0_RMSK                                                                 0xffffffff
#define HWIO_USB30_GDBGEPINFO0_POR                                                                  0x00000000
#define HWIO_USB30_GDBGEPINFO0_POR_RMSK                                                             0xffffffff
#define HWIO_USB30_GDBGEPINFO0_ATTR                                                                        0x1
#define HWIO_USB30_GDBGEPINFO0_IN          \
        in_dword_masked(HWIO_USB30_GDBGEPINFO0_ADDR, HWIO_USB30_GDBGEPINFO0_RMSK)
#define HWIO_USB30_GDBGEPINFO0_INM(m)      \
        in_dword_masked(HWIO_USB30_GDBGEPINFO0_ADDR, m)
#define HWIO_USB30_GDBGEPINFO0_EPDEBUG_BMSK                                                         0xffffffff
#define HWIO_USB30_GDBGEPINFO0_EPDEBUG_SHFT                                                                0x0

#define HWIO_USB30_GDBGEPINFO1_ADDR                                                                 (USB30_DWC_USB3_REG_BASE      + 0x0000c17c)
#define HWIO_USB30_GDBGEPINFO1_PHYS                                                                 (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c17c)
#define HWIO_USB30_GDBGEPINFO1_OFFS                                                                 (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c17c)
#define HWIO_USB30_GDBGEPINFO1_RMSK                                                                 0xffffffff
#define HWIO_USB30_GDBGEPINFO1_POR                                                                  0x00800000
#define HWIO_USB30_GDBGEPINFO1_POR_RMSK                                                             0xffffffff
#define HWIO_USB30_GDBGEPINFO1_ATTR                                                                        0x1
#define HWIO_USB30_GDBGEPINFO1_IN          \
        in_dword_masked(HWIO_USB30_GDBGEPINFO1_ADDR, HWIO_USB30_GDBGEPINFO1_RMSK)
#define HWIO_USB30_GDBGEPINFO1_INM(m)      \
        in_dword_masked(HWIO_USB30_GDBGEPINFO1_ADDR, m)
#define HWIO_USB30_GDBGEPINFO1_EPDEBUG_BMSK                                                         0xffffffff
#define HWIO_USB30_GDBGEPINFO1_EPDEBUG_SHFT                                                                0x0

#define HWIO_USB30_GPRTBIMAP_HSLO_ADDR                                                              (USB30_DWC_USB3_REG_BASE      + 0x0000c180)
#define HWIO_USB30_GPRTBIMAP_HSLO_PHYS                                                              (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c180)
#define HWIO_USB30_GPRTBIMAP_HSLO_OFFS                                                              (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c180)
#define HWIO_USB30_GPRTBIMAP_HSLO_RMSK                                                              0xffffffff
#define HWIO_USB30_GPRTBIMAP_HSLO_POR                                                               0x00000000
#define HWIO_USB30_GPRTBIMAP_HSLO_POR_RMSK                                                          0xffffffff
#define HWIO_USB30_GPRTBIMAP_HSLO_ATTR                                                                     0x3
#define HWIO_USB30_GPRTBIMAP_HSLO_IN          \
        in_dword_masked(HWIO_USB30_GPRTBIMAP_HSLO_ADDR, HWIO_USB30_GPRTBIMAP_HSLO_RMSK)
#define HWIO_USB30_GPRTBIMAP_HSLO_INM(m)      \
        in_dword_masked(HWIO_USB30_GPRTBIMAP_HSLO_ADDR, m)
#define HWIO_USB30_GPRTBIMAP_HSLO_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GPRTBIMAP_HSLO_ADDR,v)
#define HWIO_USB30_GPRTBIMAP_HSLO_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GPRTBIMAP_HSLO_ADDR,m,v,HWIO_USB30_GPRTBIMAP_HSLO_IN)
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM8_BMSK                                                       0xf0000000
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM8_SHFT                                                             0x1c
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM7_BMSK                                                        0xf000000
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM7_SHFT                                                             0x18
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM6_BMSK                                                         0xf00000
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM6_SHFT                                                             0x14
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM5_BMSK                                                          0xf0000
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM5_SHFT                                                             0x10
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM4_BMSK                                                           0xf000
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM4_SHFT                                                              0xc
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM3_BMSK                                                            0xf00
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM3_SHFT                                                              0x8
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM2_BMSK                                                             0xf0
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM2_SHFT                                                              0x4
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM1_BMSK                                                              0xf
#define HWIO_USB30_GPRTBIMAP_HSLO_BINUM1_SHFT                                                              0x0

#define HWIO_USB30_GPRTBIMAP_HSHI_ADDR                                                              (USB30_DWC_USB3_REG_BASE      + 0x0000c184)
#define HWIO_USB30_GPRTBIMAP_HSHI_PHYS                                                              (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c184)
#define HWIO_USB30_GPRTBIMAP_HSHI_OFFS                                                              (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c184)
#define HWIO_USB30_GPRTBIMAP_HSHI_RMSK                                                               0xfffffff
#define HWIO_USB30_GPRTBIMAP_HSHI_POR                                                               0x00000000
#define HWIO_USB30_GPRTBIMAP_HSHI_POR_RMSK                                                          0xffffffff
#define HWIO_USB30_GPRTBIMAP_HSHI_ATTR                                                                     0x1
#define HWIO_USB30_GPRTBIMAP_HSHI_IN          \
        in_dword_masked(HWIO_USB30_GPRTBIMAP_HSHI_ADDR, HWIO_USB30_GPRTBIMAP_HSHI_RMSK)
#define HWIO_USB30_GPRTBIMAP_HSHI_INM(m)      \
        in_dword_masked(HWIO_USB30_GPRTBIMAP_HSHI_ADDR, m)
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM15_BMSK                                                       0xf000000
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM15_SHFT                                                            0x18
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM14_BMSK                                                        0xf00000
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM14_SHFT                                                            0x14
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM13_BMSK                                                         0xf0000
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM13_SHFT                                                            0x10
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM12_BMSK                                                          0xf000
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM12_SHFT                                                             0xc
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM11_BMSK                                                           0xf00
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM11_SHFT                                                             0x8
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM10_BMSK                                                            0xf0
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM10_SHFT                                                             0x4
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM9_BMSK                                                              0xf
#define HWIO_USB30_GPRTBIMAP_HSHI_BINUM9_SHFT                                                              0x0

#define HWIO_USB30_GPRTBIMAP_FSLO_ADDR                                                              (USB30_DWC_USB3_REG_BASE      + 0x0000c188)
#define HWIO_USB30_GPRTBIMAP_FSLO_PHYS                                                              (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c188)
#define HWIO_USB30_GPRTBIMAP_FSLO_OFFS                                                              (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c188)
#define HWIO_USB30_GPRTBIMAP_FSLO_RMSK                                                              0xffffffff
#define HWIO_USB30_GPRTBIMAP_FSLO_POR                                                               0x00000000
#define HWIO_USB30_GPRTBIMAP_FSLO_POR_RMSK                                                          0xffffffff
#define HWIO_USB30_GPRTBIMAP_FSLO_ATTR                                                                     0x3
#define HWIO_USB30_GPRTBIMAP_FSLO_IN          \
        in_dword_masked(HWIO_USB30_GPRTBIMAP_FSLO_ADDR, HWIO_USB30_GPRTBIMAP_FSLO_RMSK)
#define HWIO_USB30_GPRTBIMAP_FSLO_INM(m)      \
        in_dword_masked(HWIO_USB30_GPRTBIMAP_FSLO_ADDR, m)
#define HWIO_USB30_GPRTBIMAP_FSLO_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GPRTBIMAP_FSLO_ADDR,v)
#define HWIO_USB30_GPRTBIMAP_FSLO_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GPRTBIMAP_FSLO_ADDR,m,v,HWIO_USB30_GPRTBIMAP_FSLO_IN)
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM8_BMSK                                                       0xf0000000
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM8_SHFT                                                             0x1c
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM7_BMSK                                                        0xf000000
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM7_SHFT                                                             0x18
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM6_BMSK                                                         0xf00000
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM6_SHFT                                                             0x14
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM5_BMSK                                                          0xf0000
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM5_SHFT                                                             0x10
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM4_BMSK                                                           0xf000
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM4_SHFT                                                              0xc
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM3_BMSK                                                            0xf00
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM3_SHFT                                                              0x8
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM2_BMSK                                                             0xf0
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM2_SHFT                                                              0x4
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM1_BMSK                                                              0xf
#define HWIO_USB30_GPRTBIMAP_FSLO_BINUM1_SHFT                                                              0x0

#define HWIO_USB30_GPRTBIMAP_FSHI_ADDR                                                              (USB30_DWC_USB3_REG_BASE      + 0x0000c18c)
#define HWIO_USB30_GPRTBIMAP_FSHI_PHYS                                                              (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c18c)
#define HWIO_USB30_GPRTBIMAP_FSHI_OFFS                                                              (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c18c)
#define HWIO_USB30_GPRTBIMAP_FSHI_RMSK                                                               0xfffffff
#define HWIO_USB30_GPRTBIMAP_FSHI_POR                                                               0x00000000
#define HWIO_USB30_GPRTBIMAP_FSHI_POR_RMSK                                                          0xffffffff
#define HWIO_USB30_GPRTBIMAP_FSHI_ATTR                                                                     0x1
#define HWIO_USB30_GPRTBIMAP_FSHI_IN          \
        in_dword_masked(HWIO_USB30_GPRTBIMAP_FSHI_ADDR, HWIO_USB30_GPRTBIMAP_FSHI_RMSK)
#define HWIO_USB30_GPRTBIMAP_FSHI_INM(m)      \
        in_dword_masked(HWIO_USB30_GPRTBIMAP_FSHI_ADDR, m)
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM15_BMSK                                                       0xf000000
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM15_SHFT                                                            0x18
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM14_BMSK                                                        0xf00000
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM14_SHFT                                                            0x14
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM13_BMSK                                                         0xf0000
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM13_SHFT                                                            0x10
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM12_BMSK                                                          0xf000
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM12_SHFT                                                             0xc
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM11_BMSK                                                           0xf00
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM11_SHFT                                                             0x8
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM10_BMSK                                                            0xf0
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM10_SHFT                                                             0x4
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM9_BMSK                                                              0xf
#define HWIO_USB30_GPRTBIMAP_FSHI_BINUM9_SHFT                                                              0x0

#define HWIO_USB30_GUCTL2_ADDR                                                                      (USB30_DWC_USB3_REG_BASE      + 0x0000c19c)
#define HWIO_USB30_GUCTL2_PHYS                                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c19c)
#define HWIO_USB30_GUCTL2_OFFS                                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c19c)
#define HWIO_USB30_GUCTL2_RMSK                                                                          0x1fff
#define HWIO_USB30_GUCTL2_POR                                                                       0x0000040d
#define HWIO_USB30_GUCTL2_POR_RMSK                                                                  0xffffffff
#define HWIO_USB30_GUCTL2_ATTR                                                                             0x3
#define HWIO_USB30_GUCTL2_IN          \
        in_dword_masked(HWIO_USB30_GUCTL2_ADDR, HWIO_USB30_GUCTL2_RMSK)
#define HWIO_USB30_GUCTL2_INM(m)      \
        in_dword_masked(HWIO_USB30_GUCTL2_ADDR, m)
#define HWIO_USB30_GUCTL2_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GUCTL2_ADDR,v)
#define HWIO_USB30_GUCTL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GUCTL2_ADDR,m,v,HWIO_USB30_GUCTL2_IN)
#define HWIO_USB30_GUCTL2_ENABLEEPCACHEEVICT_BMSK                                                       0x1000
#define HWIO_USB30_GUCTL2_ENABLEEPCACHEEVICT_SHFT                                                          0xc
#define HWIO_USB30_GUCTL2_DISABLECFC_BMSK                                                                0x800
#define HWIO_USB30_GUCTL2_DISABLECFC_SHFT                                                                  0xb
#define HWIO_USB30_GUCTL2_RXPINGDURATION_BMSK                                                            0x7e0
#define HWIO_USB30_GUCTL2_RXPINGDURATION_SHFT                                                              0x5
#define HWIO_USB30_GUCTL2_TXPINGDURATION_BMSK                                                             0x1f
#define HWIO_USB30_GUCTL2_TXPINGDURATION_SHFT                                                              0x0

#define HWIO_USB30_GHWPARAMS8_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000c600)
#define HWIO_USB30_GHWPARAMS8_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c600)
#define HWIO_USB30_GHWPARAMS8_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c600)
#define HWIO_USB30_GHWPARAMS8_RMSK                                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS8_POR                                                                   0x000007ea
#define HWIO_USB30_GHWPARAMS8_POR_RMSK                                                              0xffffffff
#define HWIO_USB30_GHWPARAMS8_ATTR                                                                         0x1
#define HWIO_USB30_GHWPARAMS8_IN          \
        in_dword_masked(HWIO_USB30_GHWPARAMS8_ADDR, HWIO_USB30_GHWPARAMS8_RMSK)
#define HWIO_USB30_GHWPARAMS8_INM(m)      \
        in_dword_masked(HWIO_USB30_GHWPARAMS8_ADDR, m)
#define HWIO_USB30_GHWPARAMS8_GHWPARAMS8_32_0_BMSK                                                  0xffffffff
#define HWIO_USB30_GHWPARAMS8_GHWPARAMS8_32_0_SHFT                                                         0x0

#define HWIO_USB30_GTXFIFOPRIDEV_ADDR                                                               (USB30_DWC_USB3_REG_BASE      + 0x0000c610)
#define HWIO_USB30_GTXFIFOPRIDEV_PHYS                                                               (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c610)
#define HWIO_USB30_GTXFIFOPRIDEV_OFFS                                                               (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c610)
#define HWIO_USB30_GTXFIFOPRIDEV_RMSK                                                                   0xffff
#define HWIO_USB30_GTXFIFOPRIDEV_POR                                                                0x00000000
#define HWIO_USB30_GTXFIFOPRIDEV_POR_RMSK                                                           0xffffffff
#define HWIO_USB30_GTXFIFOPRIDEV_ATTR                                                                      0x3
#define HWIO_USB30_GTXFIFOPRIDEV_IN          \
        in_dword_masked(HWIO_USB30_GTXFIFOPRIDEV_ADDR, HWIO_USB30_GTXFIFOPRIDEV_RMSK)
#define HWIO_USB30_GTXFIFOPRIDEV_INM(m)      \
        in_dword_masked(HWIO_USB30_GTXFIFOPRIDEV_ADDR, m)
#define HWIO_USB30_GTXFIFOPRIDEV_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GTXFIFOPRIDEV_ADDR,v)
#define HWIO_USB30_GTXFIFOPRIDEV_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GTXFIFOPRIDEV_ADDR,m,v,HWIO_USB30_GTXFIFOPRIDEV_IN)
#define HWIO_USB30_GTXFIFOPRIDEV_GTXFIFOPRIDEV_BMSK                                                     0xffff
#define HWIO_USB30_GTXFIFOPRIDEV_GTXFIFOPRIDEV_SHFT                                                        0x0

#define HWIO_USB30_GTXFIFOPRIHST_ADDR                                                               (USB30_DWC_USB3_REG_BASE      + 0x0000c618)
#define HWIO_USB30_GTXFIFOPRIHST_PHYS                                                               (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c618)
#define HWIO_USB30_GTXFIFOPRIHST_OFFS                                                               (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c618)
#define HWIO_USB30_GTXFIFOPRIHST_RMSK                                                                      0x7
#define HWIO_USB30_GTXFIFOPRIHST_POR                                                                0x00000000
#define HWIO_USB30_GTXFIFOPRIHST_POR_RMSK                                                           0xffffffff
#define HWIO_USB30_GTXFIFOPRIHST_ATTR                                                                      0x3
#define HWIO_USB30_GTXFIFOPRIHST_IN          \
        in_dword_masked(HWIO_USB30_GTXFIFOPRIHST_ADDR, HWIO_USB30_GTXFIFOPRIHST_RMSK)
#define HWIO_USB30_GTXFIFOPRIHST_INM(m)      \
        in_dword_masked(HWIO_USB30_GTXFIFOPRIHST_ADDR, m)
#define HWIO_USB30_GTXFIFOPRIHST_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GTXFIFOPRIHST_ADDR,v)
#define HWIO_USB30_GTXFIFOPRIHST_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GTXFIFOPRIHST_ADDR,m,v,HWIO_USB30_GTXFIFOPRIHST_IN)
#define HWIO_USB30_GTXFIFOPRIHST_GTXFIFOPRIHST_BMSK                                                        0x7
#define HWIO_USB30_GTXFIFOPRIHST_GTXFIFOPRIHST_SHFT                                                        0x0

#define HWIO_USB30_GRXFIFOPRIHST_ADDR                                                               (USB30_DWC_USB3_REG_BASE      + 0x0000c61c)
#define HWIO_USB30_GRXFIFOPRIHST_PHYS                                                               (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c61c)
#define HWIO_USB30_GRXFIFOPRIHST_OFFS                                                               (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c61c)
#define HWIO_USB30_GRXFIFOPRIHST_RMSK                                                                      0x7
#define HWIO_USB30_GRXFIFOPRIHST_POR                                                                0x00000000
#define HWIO_USB30_GRXFIFOPRIHST_POR_RMSK                                                           0xffffffff
#define HWIO_USB30_GRXFIFOPRIHST_ATTR                                                                      0x3
#define HWIO_USB30_GRXFIFOPRIHST_IN          \
        in_dword_masked(HWIO_USB30_GRXFIFOPRIHST_ADDR, HWIO_USB30_GRXFIFOPRIHST_RMSK)
#define HWIO_USB30_GRXFIFOPRIHST_INM(m)      \
        in_dword_masked(HWIO_USB30_GRXFIFOPRIHST_ADDR, m)
#define HWIO_USB30_GRXFIFOPRIHST_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GRXFIFOPRIHST_ADDR,v)
#define HWIO_USB30_GRXFIFOPRIHST_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GRXFIFOPRIHST_ADDR,m,v,HWIO_USB30_GRXFIFOPRIHST_IN)
#define HWIO_USB30_GRXFIFOPRIHST_GRXFIFOPRIHST_BMSK                                                        0x7
#define HWIO_USB30_GRXFIFOPRIHST_GRXFIFOPRIHST_SHFT                                                        0x0

#define HWIO_USB30_GDMAHLRATIO_ADDR                                                                 (USB30_DWC_USB3_REG_BASE      + 0x0000c624)
#define HWIO_USB30_GDMAHLRATIO_PHYS                                                                 (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c624)
#define HWIO_USB30_GDMAHLRATIO_OFFS                                                                 (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c624)
#define HWIO_USB30_GDMAHLRATIO_RMSK                                                                     0x1f1f
#define HWIO_USB30_GDMAHLRATIO_POR                                                                  0x00000404
#define HWIO_USB30_GDMAHLRATIO_POR_RMSK                                                             0xffffffff
#define HWIO_USB30_GDMAHLRATIO_ATTR                                                                        0x3
#define HWIO_USB30_GDMAHLRATIO_IN          \
        in_dword_masked(HWIO_USB30_GDMAHLRATIO_ADDR, HWIO_USB30_GDMAHLRATIO_RMSK)
#define HWIO_USB30_GDMAHLRATIO_INM(m)      \
        in_dword_masked(HWIO_USB30_GDMAHLRATIO_ADDR, m)
#define HWIO_USB30_GDMAHLRATIO_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GDMAHLRATIO_ADDR,v)
#define HWIO_USB30_GDMAHLRATIO_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GDMAHLRATIO_ADDR,m,v,HWIO_USB30_GDMAHLRATIO_IN)
#define HWIO_USB30_GDMAHLRATIO_HSTRXFIFO_BMSK                                                           0x1f00
#define HWIO_USB30_GDMAHLRATIO_HSTRXFIFO_SHFT                                                              0x8
#define HWIO_USB30_GDMAHLRATIO_HSTTXFIFO_BMSK                                                             0x1f
#define HWIO_USB30_GDMAHLRATIO_HSTTXFIFO_SHFT                                                              0x0

#define HWIO_USB30_GFLADJ_ADDR                                                                      (USB30_DWC_USB3_REG_BASE      + 0x0000c630)
#define HWIO_USB30_GFLADJ_PHYS                                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c630)
#define HWIO_USB30_GFLADJ_OFFS                                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c630)
#define HWIO_USB30_GFLADJ_RMSK                                                                      0xffbfffbf
#define HWIO_USB30_GFLADJ_POR                                                                       0x8c80c8a0
#define HWIO_USB30_GFLADJ_POR_RMSK                                                                  0xffffffff
#define HWIO_USB30_GFLADJ_ATTR                                                                             0x3
#define HWIO_USB30_GFLADJ_IN          \
        in_dword_masked(HWIO_USB30_GFLADJ_ADDR, HWIO_USB30_GFLADJ_RMSK)
#define HWIO_USB30_GFLADJ_INM(m)      \
        in_dword_masked(HWIO_USB30_GFLADJ_ADDR, m)
#define HWIO_USB30_GFLADJ_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GFLADJ_ADDR,v)
#define HWIO_USB30_GFLADJ_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GFLADJ_ADDR,m,v,HWIO_USB30_GFLADJ_IN)
#define HWIO_USB30_GFLADJ_GFLADJ_REFCLK_240MHZDECR_PLS1_BMSK                                        0x80000000
#define HWIO_USB30_GFLADJ_GFLADJ_REFCLK_240MHZDECR_PLS1_SHFT                                              0x1f
#define HWIO_USB30_GFLADJ_GFLADJ_REFCLK_240MHZ_DECR_BMSK                                            0x7f000000
#define HWIO_USB30_GFLADJ_GFLADJ_REFCLK_240MHZ_DECR_SHFT                                                  0x18
#define HWIO_USB30_GFLADJ_GFLADJ_REFCLK_LPM_SEL_BMSK                                                  0x800000
#define HWIO_USB30_GFLADJ_GFLADJ_REFCLK_LPM_SEL_SHFT                                                      0x17
#define HWIO_USB30_GFLADJ_GFLADJ_REFCLK_FLADJ_BMSK                                                    0x3fff00
#define HWIO_USB30_GFLADJ_GFLADJ_REFCLK_FLADJ_SHFT                                                         0x8
#define HWIO_USB30_GFLADJ_GFLADJ_30MHZ_SDBND_SEL_BMSK                                                     0x80
#define HWIO_USB30_GFLADJ_GFLADJ_30MHZ_SDBND_SEL_SHFT                                                      0x7
#define HWIO_USB30_GFLADJ_GFLADJ_30MHZ_BMSK                                                               0x3f
#define HWIO_USB30_GFLADJ_GFLADJ_30MHZ_SHFT                                                                0x0

#define HWIO_USB30_RSVD_REGS_p_RSVD_ADDR(p)                                                         (USB30_DWC_USB3_REG_BASE      + 0x0000c724 + 0x4 * (p))
#define HWIO_USB30_RSVD_REGS_p_RSVD_PHYS(p)                                                         (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c724 + 0x4 * (p))
#define HWIO_USB30_RSVD_REGS_p_RSVD_OFFS(p)                                                         (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c724 + 0x4 * (p))
#define HWIO_USB30_RSVD_REGS_p_RSVD_RMSK                                                            0xffffffff
#define HWIO_USB30_RSVD_REGS_p_RSVD_MAXp                                                                    31
#define HWIO_USB30_RSVD_REGS_p_RSVD_POR                                                             0x00000000
#define HWIO_USB30_RSVD_REGS_p_RSVD_POR_RMSK                                                        0xffffffff
#define HWIO_USB30_RSVD_REGS_p_RSVD_ATTR                                                                   0x1
#define HWIO_USB30_RSVD_REGS_p_RSVD_INI(p)        \
        in_dword_masked(HWIO_USB30_RSVD_REGS_p_RSVD_ADDR(p), HWIO_USB30_RSVD_REGS_p_RSVD_RMSK)
#define HWIO_USB30_RSVD_REGS_p_RSVD_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_RSVD_REGS_p_RSVD_ADDR(p), mask)
#define HWIO_USB30_RSVD_REGS_p_RSVD_RSVD31_0_BMSK                                                   0xffffffff
#define HWIO_USB30_RSVD_REGS_p_RSVD_RSVD31_0_SHFT                                                          0x0

#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_ADDR(p)                                             (USB30_DWC_USB3_REG_BASE      + 0x0000c800 + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_PHYS(p)                                             (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c800 + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_OFFS(p)                                             (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c800 + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_RMSK                                                0xffffffff
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_MAXp                                                        31
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_POR                                                 0x00000000
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_POR_RMSK                                            0xffffffff
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_ATTR                                                       0x3
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_INI(p)        \
        in_dword_masked(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_ADDR(p), HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_RMSK)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_ADDR(p), mask)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_ADDR(p),val)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_ADDR(p),mask,val,HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_INI(p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_PARAMETER_BMSK                                      0xffffffff
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR2_PARAMETER_SHFT                                             0x0

#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_ADDR(p)                                             (USB30_DWC_USB3_REG_BASE      + 0x0000c804 + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_PHYS(p)                                             (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c804 + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_OFFS(p)                                             (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c804 + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_RMSK                                                0xffffffff
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_MAXp                                                        31
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_POR                                                 0x00000000
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_POR_RMSK                                            0xffffffff
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_ATTR                                                       0x3
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_INI(p)        \
        in_dword_masked(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_ADDR(p), HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_RMSK)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_ADDR(p), mask)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_ADDR(p),val)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_ADDR(p),mask,val,HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_INI(p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_PARAMETER_BMSK                                      0xffffffff
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR1_PARAMETER_SHFT                                             0x0

#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_ADDR(p)                                             (USB30_DWC_USB3_REG_BASE      + 0x0000c808 + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_PHYS(p)                                             (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c808 + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_OFFS(p)                                             (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c808 + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_RMSK                                                0xffffffff
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_MAXp                                                        31
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_POR                                                 0x00000000
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_POR_RMSK                                            0xffffffff
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_ATTR                                                       0x3
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_INI(p)        \
        in_dword_masked(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_ADDR(p), HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_RMSK)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_ADDR(p), mask)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_ADDR(p),val)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_ADDR(p),mask,val,HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_INI(p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_PARAMETER_BMSK                                      0xffffffff
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMDPAR0_PARAMETER_SHFT                                             0x0

#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_ADDR(p)                                                 (USB30_DWC_USB3_REG_BASE      + 0x0000c80c + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_PHYS(p)                                                 (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c80c + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_OFFS(p)                                                 (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c80c + 0x10 * (p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_RMSK                                                    0xfffffd0f
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_MAXp                                                            31
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_POR                                                     0x00000000
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_POR_RMSK                                                0xffffffff
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_ATTR                                                           0x3
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_INI(p)        \
        in_dword_masked(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_ADDR(p), HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_RMSK)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_ADDR(p), mask)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_ADDR(p),val)
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_ADDR(p),mask,val,HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_INI(p))
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_COMMANDPARAM_BMSK                                       0xffff0000
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_COMMANDPARAM_SHFT                                             0x10
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_CMDSTATUS_BMSK                                              0xf000
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_CMDSTATUS_SHFT                                                 0xc
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_HIPRI_FORCERM_BMSK                                           0x800
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_HIPRI_FORCERM_SHFT                                             0xb
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_CMDACT_BMSK                                                  0x400
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_CMDACT_SHFT                                                    0xa
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_CMDIOC_BMSK                                                  0x100
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_CMDIOC_SHFT                                                    0x8
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_CMDTYP_BMSK                                                    0xf
#define HWIO_USB30_DEPCMDPAR2_REGS_p_DEPCMD_CMDTYP_SHFT                                                    0x0

#define HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_ADDR(p)                                                 (USB30_DWC_USB3_REG_BASE      + 0x0000ca00 + 0x4 * (p))
#define HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_PHYS(p)                                                 (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000ca00 + 0x4 * (p))
#define HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_OFFS(p)                                                 (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000ca00 + 0x4 * (p))
#define HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_RMSK                                                    0xffffffff
#define HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_MAXp                                                             3
#define HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_POR                                                     0x00000000
#define HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_POR_RMSK                                                0xffffffff
#define HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_ATTR                                                           0x3
#define HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_INI(p)        \
        in_dword_masked(HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_ADDR(p), HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_RMSK)
#define HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_ADDR(p), mask)
#define HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_ADDR(p),val)
#define HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_ADDR(p),mask,val,HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_INI(p))
#define HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_DEVICE_IMODC_BMSK                                       0xffff0000
#define HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_DEVICE_IMODC_SHFT                                             0x10
#define HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_DEVICE_IMODI_BMSK                                           0xffff
#define HWIO_USB30_DEV_IMOD_REGS_p_DEV_IMOD_DEVICE_IMODI_SHFT                                              0x0

#define HWIO_USB30_DCFG_ADDR                                                                        (USB30_DWC_USB3_REG_BASE      + 0x0000c700)
#define HWIO_USB30_DCFG_PHYS                                                                        (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c700)
#define HWIO_USB30_DCFG_OFFS                                                                        (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c700)
#define HWIO_USB30_DCFG_RMSK                                                                          0xfff3ff
#define HWIO_USB30_DCFG_POR                                                                         0x00080004
#define HWIO_USB30_DCFG_POR_RMSK                                                                    0xffffffff
#define HWIO_USB30_DCFG_ATTR                                                                               0x3
#define HWIO_USB30_DCFG_IN          \
        in_dword_masked(HWIO_USB30_DCFG_ADDR, HWIO_USB30_DCFG_RMSK)
#define HWIO_USB30_DCFG_INM(m)      \
        in_dword_masked(HWIO_USB30_DCFG_ADDR, m)
#define HWIO_USB30_DCFG_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DCFG_ADDR,v)
#define HWIO_USB30_DCFG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DCFG_ADDR,m,v,HWIO_USB30_DCFG_IN)
#define HWIO_USB30_DCFG_IGNSTRMPP_BMSK                                                                0x800000
#define HWIO_USB30_DCFG_IGNSTRMPP_SHFT                                                                    0x17
#define HWIO_USB30_DCFG_LPMCAP_BMSK                                                                   0x400000
#define HWIO_USB30_DCFG_LPMCAP_SHFT                                                                       0x16
#define HWIO_USB30_DCFG_NUMP_BMSK                                                                     0x3e0000
#define HWIO_USB30_DCFG_NUMP_SHFT                                                                         0x11
#define HWIO_USB30_DCFG_INTRNUM_BMSK                                                                   0x1f000
#define HWIO_USB30_DCFG_INTRNUM_SHFT                                                                       0xc
#define HWIO_USB30_DCFG_DEVADDR_BMSK                                                                     0x3f8
#define HWIO_USB30_DCFG_DEVADDR_SHFT                                                                       0x3
#define HWIO_USB30_DCFG_DEVSPD_BMSK                                                                        0x7
#define HWIO_USB30_DCFG_DEVSPD_SHFT                                                                        0x0
#define HWIO_USB30_DCFG_DEVSPD_HIGHSPEED_FVAL                                                              0x0
#define HWIO_USB30_DCFG_DEVSPD_FULLSPEED_FVAL                                                              0x1
#define HWIO_USB30_DCFG_DEVSPD_SUPERSPEED_FVAL                                                             0x4

#define HWIO_USB30_DCTL_ADDR                                                                        (USB30_DWC_USB3_REG_BASE      + 0x0000c704)
#define HWIO_USB30_DCTL_PHYS                                                                        (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c704)
#define HWIO_USB30_DCTL_OFFS                                                                        (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c704)
#define HWIO_USB30_DCTL_RMSK                                                                        0xdff31ffe
#define HWIO_USB30_DCTL_POR                                                                         0x00f00000
#define HWIO_USB30_DCTL_POR_RMSK                                                                    0xffffffff
#define HWIO_USB30_DCTL_ATTR                                                                               0x3
#define HWIO_USB30_DCTL_IN          \
        in_dword_masked(HWIO_USB30_DCTL_ADDR, HWIO_USB30_DCTL_RMSK)
#define HWIO_USB30_DCTL_INM(m)      \
        in_dword_masked(HWIO_USB30_DCTL_ADDR, m)
#define HWIO_USB30_DCTL_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DCTL_ADDR,v)
#define HWIO_USB30_DCTL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DCTL_ADDR,m,v,HWIO_USB30_DCTL_IN)
#define HWIO_USB30_DCTL_RUN_STOP_BMSK                                                               0x80000000
#define HWIO_USB30_DCTL_RUN_STOP_SHFT                                                                     0x1f
#define HWIO_USB30_DCTL_CSFTRST_BMSK                                                                0x40000000
#define HWIO_USB30_DCTL_CSFTRST_SHFT                                                                      0x1e
#define HWIO_USB30_DCTL_HIRDTHRES_BMSK                                                              0x1f000000
#define HWIO_USB30_DCTL_HIRDTHRES_SHFT                                                                    0x18
#define HWIO_USB30_DCTL_LPM_NYET_THRES_BMSK                                                           0xf00000
#define HWIO_USB30_DCTL_LPM_NYET_THRES_SHFT                                                               0x14
#define HWIO_USB30_DCTL_CRS_BMSK                                                                       0x20000
#define HWIO_USB30_DCTL_CRS_SHFT                                                                          0x11
#define HWIO_USB30_DCTL_CSS_BMSK                                                                       0x10000
#define HWIO_USB30_DCTL_CSS_SHFT                                                                          0x10
#define HWIO_USB30_DCTL_INITU2ENA_BMSK                                                                  0x1000
#define HWIO_USB30_DCTL_INITU2ENA_SHFT                                                                     0xc
#define HWIO_USB30_DCTL_ACCEPTU2ENA_BMSK                                                                 0x800
#define HWIO_USB30_DCTL_ACCEPTU2ENA_SHFT                                                                   0xb
#define HWIO_USB30_DCTL_INITU1ENA_BMSK                                                                   0x400
#define HWIO_USB30_DCTL_INITU1ENA_SHFT                                                                     0xa
#define HWIO_USB30_DCTL_ACCEPTU1ENA_BMSK                                                                 0x200
#define HWIO_USB30_DCTL_ACCEPTU1ENA_SHFT                                                                   0x9
#define HWIO_USB30_DCTL_ULSTCHNGREQ_BMSK                                                                 0x1e0
#define HWIO_USB30_DCTL_ULSTCHNGREQ_SHFT                                                                   0x5
#define HWIO_USB30_DCTL_TSTCTL_BMSK                                                                       0x1e
#define HWIO_USB30_DCTL_TSTCTL_SHFT                                                                        0x1

#define HWIO_USB30_DEVTEN_ADDR                                                                      (USB30_DWC_USB3_REG_BASE      + 0x0000c708)
#define HWIO_USB30_DEVTEN_PHYS                                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c708)
#define HWIO_USB30_DEVTEN_OFFS                                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c708)
#define HWIO_USB30_DEVTEN_RMSK                                                                          0x53ff
#define HWIO_USB30_DEVTEN_POR                                                                       0x00000000
#define HWIO_USB30_DEVTEN_POR_RMSK                                                                  0xffffffff
#define HWIO_USB30_DEVTEN_ATTR                                                                             0x3
#define HWIO_USB30_DEVTEN_IN          \
        in_dword_masked(HWIO_USB30_DEVTEN_ADDR, HWIO_USB30_DEVTEN_RMSK)
#define HWIO_USB30_DEVTEN_INM(m)      \
        in_dword_masked(HWIO_USB30_DEVTEN_ADDR, m)
#define HWIO_USB30_DEVTEN_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DEVTEN_ADDR,v)
#define HWIO_USB30_DEVTEN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DEVTEN_ADDR,m,v,HWIO_USB30_DEVTEN_IN)
#define HWIO_USB30_DEVTEN_L1WKUPEVTEN_BMSK                                                              0x4000
#define HWIO_USB30_DEVTEN_L1WKUPEVTEN_SHFT                                                                 0xe
#define HWIO_USB30_DEVTEN_VENDEVTSTRCVDEN_BMSK                                                          0x1000
#define HWIO_USB30_DEVTEN_VENDEVTSTRCVDEN_SHFT                                                             0xc
#define HWIO_USB30_DEVTEN_ERRTICERREVTEN_BMSK                                                            0x200
#define HWIO_USB30_DEVTEN_ERRTICERREVTEN_SHFT                                                              0x9
#define HWIO_USB30_DEVTEN_L1SUSPEN_BMSK                                                                  0x100
#define HWIO_USB30_DEVTEN_L1SUSPEN_SHFT                                                                    0x8
#define HWIO_USB30_DEVTEN_SOFTEVTEN_BMSK                                                                  0x80
#define HWIO_USB30_DEVTEN_SOFTEVTEN_SHFT                                                                   0x7
#define HWIO_USB30_DEVTEN_U3L2L1SUSPEN_BMSK                                                               0x40
#define HWIO_USB30_DEVTEN_U3L2L1SUSPEN_SHFT                                                                0x6
#define HWIO_USB30_DEVTEN_HIBERNATIONREQEVTEN_BMSK                                                        0x20
#define HWIO_USB30_DEVTEN_HIBERNATIONREQEVTEN_SHFT                                                         0x5
#define HWIO_USB30_DEVTEN_WKUPEVTEN_BMSK                                                                  0x10
#define HWIO_USB30_DEVTEN_WKUPEVTEN_SHFT                                                                   0x4
#define HWIO_USB30_DEVTEN_ULSTCNGEN_BMSK                                                                   0x8
#define HWIO_USB30_DEVTEN_ULSTCNGEN_SHFT                                                                   0x3
#define HWIO_USB30_DEVTEN_CONNECTDONEEVTEN_BMSK                                                            0x4
#define HWIO_USB30_DEVTEN_CONNECTDONEEVTEN_SHFT                                                            0x2
#define HWIO_USB30_DEVTEN_USBRSTEVTEN_BMSK                                                                 0x2
#define HWIO_USB30_DEVTEN_USBRSTEVTEN_SHFT                                                                 0x1
#define HWIO_USB30_DEVTEN_DISSCONNEVTEN_BMSK                                                               0x1
#define HWIO_USB30_DEVTEN_DISSCONNEVTEN_SHFT                                                               0x0

#define HWIO_USB30_DSTS_ADDR                                                                        (USB30_DWC_USB3_REG_BASE      + 0x0000c70c)
#define HWIO_USB30_DSTS_PHYS                                                                        (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c70c)
#define HWIO_USB30_DSTS_OFFS                                                                        (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c70c)
#define HWIO_USB30_DSTS_RMSK                                                                        0x33ffffff
#define HWIO_USB30_DSTS_POR                                                                         0x00520004
#define HWIO_USB30_DSTS_POR_RMSK                                                                    0xffffffff
#define HWIO_USB30_DSTS_ATTR                                                                               0x3
#define HWIO_USB30_DSTS_IN          \
        in_dword_masked(HWIO_USB30_DSTS_ADDR, HWIO_USB30_DSTS_RMSK)
#define HWIO_USB30_DSTS_INM(m)      \
        in_dword_masked(HWIO_USB30_DSTS_ADDR, m)
#define HWIO_USB30_DSTS_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DSTS_ADDR,v)
#define HWIO_USB30_DSTS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DSTS_ADDR,m,v,HWIO_USB30_DSTS_IN)
#define HWIO_USB30_DSTS_DCNRD_BMSK                                                                  0x20000000
#define HWIO_USB30_DSTS_DCNRD_SHFT                                                                        0x1d
#define HWIO_USB30_DSTS_SRE_BMSK                                                                    0x10000000
#define HWIO_USB30_DSTS_SRE_SHFT                                                                          0x1c
#define HWIO_USB30_DSTS_RSS_BMSK                                                                     0x2000000
#define HWIO_USB30_DSTS_RSS_SHFT                                                                          0x19
#define HWIO_USB30_DSTS_SSS_BMSK                                                                     0x1000000
#define HWIO_USB30_DSTS_SSS_SHFT                                                                          0x18
#define HWIO_USB30_DSTS_COREIDLE_BMSK                                                                 0x800000
#define HWIO_USB30_DSTS_COREIDLE_SHFT                                                                     0x17
#define HWIO_USB30_DSTS_DEVCTRLHLT_BMSK                                                               0x400000
#define HWIO_USB30_DSTS_DEVCTRLHLT_SHFT                                                                   0x16
#define HWIO_USB30_DSTS_USBLNKST_BMSK                                                                 0x3c0000
#define HWIO_USB30_DSTS_USBLNKST_SHFT                                                                     0x12
#define HWIO_USB30_DSTS_RXFIFOEMPTY_BMSK                                                               0x20000
#define HWIO_USB30_DSTS_RXFIFOEMPTY_SHFT                                                                  0x11
#define HWIO_USB30_DSTS_SOFFN_BMSK                                                                     0x1fff8
#define HWIO_USB30_DSTS_SOFFN_SHFT                                                                         0x3
#define HWIO_USB30_DSTS_CONNECTSPD_BMSK                                                                    0x7
#define HWIO_USB30_DSTS_CONNECTSPD_SHFT                                                                    0x0
#define HWIO_USB30_DSTS_CONNECTSPD_HIGHSPEED_FVAL                                                          0x0
#define HWIO_USB30_DSTS_CONNECTSPD_FULLSPEED_FVAL                                                          0x1
#define HWIO_USB30_DSTS_CONNECTSPD_SUPERSPEED_FVAL                                                         0x4

#define HWIO_USB30_DGCMDPAR_ADDR                                                                    (USB30_DWC_USB3_REG_BASE      + 0x0000c710)
#define HWIO_USB30_DGCMDPAR_PHYS                                                                    (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c710)
#define HWIO_USB30_DGCMDPAR_OFFS                                                                    (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c710)
#define HWIO_USB30_DGCMDPAR_RMSK                                                                    0xffffffff
#define HWIO_USB30_DGCMDPAR_POR                                                                     0x00000000
#define HWIO_USB30_DGCMDPAR_POR_RMSK                                                                0xffffffff
#define HWIO_USB30_DGCMDPAR_ATTR                                                                           0x3
#define HWIO_USB30_DGCMDPAR_IN          \
        in_dword_masked(HWIO_USB30_DGCMDPAR_ADDR, HWIO_USB30_DGCMDPAR_RMSK)
#define HWIO_USB30_DGCMDPAR_INM(m)      \
        in_dword_masked(HWIO_USB30_DGCMDPAR_ADDR, m)
#define HWIO_USB30_DGCMDPAR_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DGCMDPAR_ADDR,v)
#define HWIO_USB30_DGCMDPAR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DGCMDPAR_ADDR,m,v,HWIO_USB30_DGCMDPAR_IN)
#define HWIO_USB30_DGCMDPAR_PARAMETER_BMSK                                                          0xffffffff
#define HWIO_USB30_DGCMDPAR_PARAMETER_SHFT                                                                 0x0

#define HWIO_USB30_DGCMD_ADDR                                                                       (USB30_DWC_USB3_REG_BASE      + 0x0000c714)
#define HWIO_USB30_DGCMD_PHYS                                                                       (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c714)
#define HWIO_USB30_DGCMD_OFFS                                                                       (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c714)
#define HWIO_USB30_DGCMD_RMSK                                                                           0xf5ff
#define HWIO_USB30_DGCMD_POR                                                                        0x00000000
#define HWIO_USB30_DGCMD_POR_RMSK                                                                   0xffffffff
#define HWIO_USB30_DGCMD_ATTR                                                                              0x3
#define HWIO_USB30_DGCMD_IN          \
        in_dword_masked(HWIO_USB30_DGCMD_ADDR, HWIO_USB30_DGCMD_RMSK)
#define HWIO_USB30_DGCMD_INM(m)      \
        in_dword_masked(HWIO_USB30_DGCMD_ADDR, m)
#define HWIO_USB30_DGCMD_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DGCMD_ADDR,v)
#define HWIO_USB30_DGCMD_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DGCMD_ADDR,m,v,HWIO_USB30_DGCMD_IN)
#define HWIO_USB30_DGCMD_CMDSTATUS_BMSK                                                                 0xf000
#define HWIO_USB30_DGCMD_CMDSTATUS_SHFT                                                                    0xc
#define HWIO_USB30_DGCMD_CMDACT_BMSK                                                                     0x400
#define HWIO_USB30_DGCMD_CMDACT_SHFT                                                                       0xa
#define HWIO_USB30_DGCMD_CMDIOC_BMSK                                                                     0x100
#define HWIO_USB30_DGCMD_CMDIOC_SHFT                                                                       0x8
#define HWIO_USB30_DGCMD_CMDTYP_BMSK                                                                      0xff
#define HWIO_USB30_DGCMD_CMDTYP_SHFT                                                                       0x0

#define HWIO_USB30_DALEPENA_ADDR                                                                    (USB30_DWC_USB3_REG_BASE      + 0x0000c720)
#define HWIO_USB30_DALEPENA_PHYS                                                                    (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000c720)
#define HWIO_USB30_DALEPENA_OFFS                                                                    (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000c720)
#define HWIO_USB30_DALEPENA_RMSK                                                                    0xffffffff
#define HWIO_USB30_DALEPENA_POR                                                                     0x00000000
#define HWIO_USB30_DALEPENA_POR_RMSK                                                                0xffffffff
#define HWIO_USB30_DALEPENA_ATTR                                                                           0x3
#define HWIO_USB30_DALEPENA_IN          \
        in_dword_masked(HWIO_USB30_DALEPENA_ADDR, HWIO_USB30_DALEPENA_RMSK)
#define HWIO_USB30_DALEPENA_INM(m)      \
        in_dword_masked(HWIO_USB30_DALEPENA_ADDR, m)
#define HWIO_USB30_DALEPENA_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DALEPENA_ADDR,v)
#define HWIO_USB30_DALEPENA_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DALEPENA_ADDR,m,v,HWIO_USB30_DALEPENA_IN)
#define HWIO_USB30_DALEPENA_USBACTEP_BMSK                                                           0xffffffff
#define HWIO_USB30_DALEPENA_USBACTEP_SHFT                                                                  0x0

#define HWIO_USB30_CAPLENGTH_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x00000000)
#define HWIO_USB30_CAPLENGTH_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000000)
#define HWIO_USB30_CAPLENGTH_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000000)
#define HWIO_USB30_CAPLENGTH_RMSK                                                                   0xffff00ff
#define HWIO_USB30_CAPLENGTH_POR                                                                    0x01100020
#define HWIO_USB30_CAPLENGTH_POR_RMSK                                                               0xffffffff
#define HWIO_USB30_CAPLENGTH_ATTR                                                                          0x1
#define HWIO_USB30_CAPLENGTH_IN          \
        in_dword_masked(HWIO_USB30_CAPLENGTH_ADDR, HWIO_USB30_CAPLENGTH_RMSK)
#define HWIO_USB30_CAPLENGTH_INM(m)      \
        in_dword_masked(HWIO_USB30_CAPLENGTH_ADDR, m)
#define HWIO_USB30_CAPLENGTH_HCIVERSION_BMSK                                                        0xffff0000
#define HWIO_USB30_CAPLENGTH_HCIVERSION_SHFT                                                              0x10
#define HWIO_USB30_CAPLENGTH_CAPLENGTH_BMSK                                                               0xff
#define HWIO_USB30_CAPLENGTH_CAPLENGTH_SHFT                                                                0x0

#define HWIO_USB30_HCSPARAMS1_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x00000004)
#define HWIO_USB30_HCSPARAMS1_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000004)
#define HWIO_USB30_HCSPARAMS1_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000004)
#define HWIO_USB30_HCSPARAMS1_RMSK                                                                  0xff07ffff
#define HWIO_USB30_HCSPARAMS1_POR                                                                   0x02000340
#define HWIO_USB30_HCSPARAMS1_POR_RMSK                                                              0xffffffff
#define HWIO_USB30_HCSPARAMS1_ATTR                                                                         0x1
#define HWIO_USB30_HCSPARAMS1_IN          \
        in_dword_masked(HWIO_USB30_HCSPARAMS1_ADDR, HWIO_USB30_HCSPARAMS1_RMSK)
#define HWIO_USB30_HCSPARAMS1_INM(m)      \
        in_dword_masked(HWIO_USB30_HCSPARAMS1_ADDR, m)
#define HWIO_USB30_HCSPARAMS1_MAXPORTS_BMSK                                                         0xff000000
#define HWIO_USB30_HCSPARAMS1_MAXPORTS_SHFT                                                               0x18
#define HWIO_USB30_HCSPARAMS1_MAXINTRS_BMSK                                                            0x7ff00
#define HWIO_USB30_HCSPARAMS1_MAXINTRS_SHFT                                                                0x8
#define HWIO_USB30_HCSPARAMS1_MAXSLOTS_BMSK                                                               0xff
#define HWIO_USB30_HCSPARAMS1_MAXSLOTS_SHFT                                                                0x0

#define HWIO_USB30_HCSPARAMS2_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x00000008)
#define HWIO_USB30_HCSPARAMS2_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000008)
#define HWIO_USB30_HCSPARAMS2_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000008)
#define HWIO_USB30_HCSPARAMS2_RMSK                                                                  0xffe000ff
#define HWIO_USB30_HCSPARAMS2_POR                                                                   0x0c0000f1
#define HWIO_USB30_HCSPARAMS2_POR_RMSK                                                              0xffffffff
#define HWIO_USB30_HCSPARAMS2_ATTR                                                                         0x1
#define HWIO_USB30_HCSPARAMS2_IN          \
        in_dword_masked(HWIO_USB30_HCSPARAMS2_ADDR, HWIO_USB30_HCSPARAMS2_RMSK)
#define HWIO_USB30_HCSPARAMS2_INM(m)      \
        in_dword_masked(HWIO_USB30_HCSPARAMS2_ADDR, m)
#define HWIO_USB30_HCSPARAMS2_MAXSCRATCHPADBUFS_BMSK                                                0xf8000000
#define HWIO_USB30_HCSPARAMS2_MAXSCRATCHPADBUFS_SHFT                                                      0x1b
#define HWIO_USB30_HCSPARAMS2_SPR_BMSK                                                               0x4000000
#define HWIO_USB30_HCSPARAMS2_SPR_SHFT                                                                    0x1a
#define HWIO_USB30_HCSPARAMS2_MAXSCRATCHPADBUFS_HI_BMSK                                              0x3e00000
#define HWIO_USB30_HCSPARAMS2_MAXSCRATCHPADBUFS_HI_SHFT                                                   0x15
#define HWIO_USB30_HCSPARAMS2_ERSTMAX_BMSK                                                                0xf0
#define HWIO_USB30_HCSPARAMS2_ERSTMAX_SHFT                                                                 0x4
#define HWIO_USB30_HCSPARAMS2_IST_BMSK                                                                     0xf
#define HWIO_USB30_HCSPARAMS2_IST_SHFT                                                                     0x0

#define HWIO_USB30_HCSPARAMS3_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000000c)
#define HWIO_USB30_HCSPARAMS3_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000000c)
#define HWIO_USB30_HCSPARAMS3_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000000c)
#define HWIO_USB30_HCSPARAMS3_RMSK                                                                  0xffff00ff
#define HWIO_USB30_HCSPARAMS3_POR                                                                   0x07ff000a
#define HWIO_USB30_HCSPARAMS3_POR_RMSK                                                              0xffffffff
#define HWIO_USB30_HCSPARAMS3_ATTR                                                                         0x1
#define HWIO_USB30_HCSPARAMS3_IN          \
        in_dword_masked(HWIO_USB30_HCSPARAMS3_ADDR, HWIO_USB30_HCSPARAMS3_RMSK)
#define HWIO_USB30_HCSPARAMS3_INM(m)      \
        in_dword_masked(HWIO_USB30_HCSPARAMS3_ADDR, m)
#define HWIO_USB30_HCSPARAMS3_U2_DEVICE_EXIT_LAT_BMSK                                               0xffff0000
#define HWIO_USB30_HCSPARAMS3_U2_DEVICE_EXIT_LAT_SHFT                                                     0x10
#define HWIO_USB30_HCSPARAMS3_U1_DEVICE_EXIT_LAT_BMSK                                                     0xff
#define HWIO_USB30_HCSPARAMS3_U1_DEVICE_EXIT_LAT_SHFT                                                      0x0

#define HWIO_USB30_HCCPARAMS1_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x00000010)
#define HWIO_USB30_HCCPARAMS1_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000010)
#define HWIO_USB30_HCCPARAMS1_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000010)
#define HWIO_USB30_HCCPARAMS1_RMSK                                                                  0xffffffff
#define HWIO_USB30_HCCPARAMS1_POR                                                                   0x0230fe6d
#define HWIO_USB30_HCCPARAMS1_POR_RMSK                                                              0xffffffff
#define HWIO_USB30_HCCPARAMS1_ATTR                                                                         0x1
#define HWIO_USB30_HCCPARAMS1_IN          \
        in_dword_masked(HWIO_USB30_HCCPARAMS1_ADDR, HWIO_USB30_HCCPARAMS1_RMSK)
#define HWIO_USB30_HCCPARAMS1_INM(m)      \
        in_dword_masked(HWIO_USB30_HCCPARAMS1_ADDR, m)
#define HWIO_USB30_HCCPARAMS1_XECP_BMSK                                                             0xffff0000
#define HWIO_USB30_HCCPARAMS1_XECP_SHFT                                                                   0x10
#define HWIO_USB30_HCCPARAMS1_MAXPSASIZE_BMSK                                                           0xf000
#define HWIO_USB30_HCCPARAMS1_MAXPSASIZE_SHFT                                                              0xc
#define HWIO_USB30_HCCPARAMS1_CFC_BMSK                                                                   0x800
#define HWIO_USB30_HCCPARAMS1_CFC_SHFT                                                                     0xb
#define HWIO_USB30_HCCPARAMS1_SEC_BMSK                                                                   0x400
#define HWIO_USB30_HCCPARAMS1_SEC_SHFT                                                                     0xa
#define HWIO_USB30_HCCPARAMS1_SPC_BMSK                                                                   0x200
#define HWIO_USB30_HCCPARAMS1_SPC_SHFT                                                                     0x9
#define HWIO_USB30_HCCPARAMS1_PAE_BMSK                                                                   0x100
#define HWIO_USB30_HCCPARAMS1_PAE_SHFT                                                                     0x8
#define HWIO_USB30_HCCPARAMS1_NSS_BMSK                                                                    0x80
#define HWIO_USB30_HCCPARAMS1_NSS_SHFT                                                                     0x7
#define HWIO_USB30_HCCPARAMS1_LTC_BMSK                                                                    0x40
#define HWIO_USB30_HCCPARAMS1_LTC_SHFT                                                                     0x6
#define HWIO_USB30_HCCPARAMS1_LHRC_BMSK                                                                   0x20
#define HWIO_USB30_HCCPARAMS1_LHRC_SHFT                                                                    0x5
#define HWIO_USB30_HCCPARAMS1_PIND_BMSK                                                                   0x10
#define HWIO_USB30_HCCPARAMS1_PIND_SHFT                                                                    0x4
#define HWIO_USB30_HCCPARAMS1_PPC_BMSK                                                                     0x8
#define HWIO_USB30_HCCPARAMS1_PPC_SHFT                                                                     0x3
#define HWIO_USB30_HCCPARAMS1_CSZ_BMSK                                                                     0x4
#define HWIO_USB30_HCCPARAMS1_CSZ_SHFT                                                                     0x2
#define HWIO_USB30_HCCPARAMS1_BNC_BMSK                                                                     0x2
#define HWIO_USB30_HCCPARAMS1_BNC_SHFT                                                                     0x1
#define HWIO_USB30_HCCPARAMS1_AC64_BMSK                                                                    0x1
#define HWIO_USB30_HCCPARAMS1_AC64_SHFT                                                                    0x0

#define HWIO_USB30_DBOFF_ADDR                                                                       (USB30_DWC_USB3_REG_BASE      + 0x00000014)
#define HWIO_USB30_DBOFF_PHYS                                                                       (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000014)
#define HWIO_USB30_DBOFF_OFFS                                                                       (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000014)
#define HWIO_USB30_DBOFF_RMSK                                                                       0xfffffffc
#define HWIO_USB30_DBOFF_POR                                                                        0x000004c0
#define HWIO_USB30_DBOFF_POR_RMSK                                                                   0xffffffff
#define HWIO_USB30_DBOFF_ATTR                                                                              0x1
#define HWIO_USB30_DBOFF_IN          \
        in_dword_masked(HWIO_USB30_DBOFF_ADDR, HWIO_USB30_DBOFF_RMSK)
#define HWIO_USB30_DBOFF_INM(m)      \
        in_dword_masked(HWIO_USB30_DBOFF_ADDR, m)
#define HWIO_USB30_DBOFF_DOORBELL_ARRAY_OFFSET_BMSK                                                 0xfffffffc
#define HWIO_USB30_DBOFF_DOORBELL_ARRAY_OFFSET_SHFT                                                        0x2

#define HWIO_USB30_RTSOFF_ADDR                                                                      (USB30_DWC_USB3_REG_BASE      + 0x00000018)
#define HWIO_USB30_RTSOFF_PHYS                                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000018)
#define HWIO_USB30_RTSOFF_OFFS                                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000018)
#define HWIO_USB30_RTSOFF_RMSK                                                                      0xffffffe0
#define HWIO_USB30_RTSOFF_POR                                                                       0x00000440
#define HWIO_USB30_RTSOFF_POR_RMSK                                                                  0xffffffff
#define HWIO_USB30_RTSOFF_ATTR                                                                             0x1
#define HWIO_USB30_RTSOFF_IN          \
        in_dword_masked(HWIO_USB30_RTSOFF_ADDR, HWIO_USB30_RTSOFF_RMSK)
#define HWIO_USB30_RTSOFF_INM(m)      \
        in_dword_masked(HWIO_USB30_RTSOFF_ADDR, m)
#define HWIO_USB30_RTSOFF_RUNTIME_REG_SPACE_OFFSET_BMSK                                             0xffffffe0
#define HWIO_USB30_RTSOFF_RUNTIME_REG_SPACE_OFFSET_SHFT                                                    0x5

#define HWIO_USB30_HCCPARAMS2_ADDR                                                                  (USB30_DWC_USB3_REG_BASE      + 0x0000001c)
#define HWIO_USB30_HCCPARAMS2_PHYS                                                                  (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000001c)
#define HWIO_USB30_HCCPARAMS2_OFFS                                                                  (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000001c)
#define HWIO_USB30_HCCPARAMS2_RMSK                                                                        0x3f
#define HWIO_USB30_HCCPARAMS2_POR                                                                   0x0000002f
#define HWIO_USB30_HCCPARAMS2_POR_RMSK                                                              0xffffffff
#define HWIO_USB30_HCCPARAMS2_ATTR                                                                         0x1
#define HWIO_USB30_HCCPARAMS2_IN          \
        in_dword_masked(HWIO_USB30_HCCPARAMS2_ADDR, HWIO_USB30_HCCPARAMS2_RMSK)
#define HWIO_USB30_HCCPARAMS2_INM(m)      \
        in_dword_masked(HWIO_USB30_HCCPARAMS2_ADDR, m)
#define HWIO_USB30_HCCPARAMS2_CIC_BMSK                                                                    0x20
#define HWIO_USB30_HCCPARAMS2_CIC_SHFT                                                                     0x5
#define HWIO_USB30_HCCPARAMS2_LEC_BMSK                                                                    0x10
#define HWIO_USB30_HCCPARAMS2_LEC_SHFT                                                                     0x4
#define HWIO_USB30_HCCPARAMS2_CTC_BMSK                                                                     0x8
#define HWIO_USB30_HCCPARAMS2_CTC_SHFT                                                                     0x3
#define HWIO_USB30_HCCPARAMS2_FSC_BMSK                                                                     0x4
#define HWIO_USB30_HCCPARAMS2_FSC_SHFT                                                                     0x2
#define HWIO_USB30_HCCPARAMS2_CMC_BMSK                                                                     0x2
#define HWIO_USB30_HCCPARAMS2_CMC_SHFT                                                                     0x1
#define HWIO_USB30_HCCPARAMS2_U3C_BMSK                                                                     0x1
#define HWIO_USB30_HCCPARAMS2_U3C_SHFT                                                                     0x0

#define HWIO_USB30_USBCMD_ADDR                                                                      (USB30_DWC_USB3_REG_BASE      + 0x00000020)
#define HWIO_USB30_USBCMD_PHYS                                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000020)
#define HWIO_USB30_USBCMD_OFFS                                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000020)
#define HWIO_USB30_USBCMD_RMSK                                                                          0x2f8f
#define HWIO_USB30_USBCMD_POR                                                                       0x00000000
#define HWIO_USB30_USBCMD_POR_RMSK                                                                  0xffffffff
#define HWIO_USB30_USBCMD_ATTR                                                                             0x3
#define HWIO_USB30_USBCMD_IN          \
        in_dword_masked(HWIO_USB30_USBCMD_ADDR, HWIO_USB30_USBCMD_RMSK)
#define HWIO_USB30_USBCMD_INM(m)      \
        in_dword_masked(HWIO_USB30_USBCMD_ADDR, m)
#define HWIO_USB30_USBCMD_OUT(v)      \
        hsu_out_dword(HWIO_USB30_USBCMD_ADDR,v)
#define HWIO_USB30_USBCMD_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_USBCMD_ADDR,m,v,HWIO_USB30_USBCMD_IN)
#define HWIO_USB30_USBCMD_CME_BMSK                                                                      0x2000
#define HWIO_USB30_USBCMD_CME_SHFT                                                                         0xd
#define HWIO_USB30_USBCMD_EU3S_BMSK                                                                      0x800
#define HWIO_USB30_USBCMD_EU3S_SHFT                                                                        0xb
#define HWIO_USB30_USBCMD_EWE_BMSK                                                                       0x400
#define HWIO_USB30_USBCMD_EWE_SHFT                                                                         0xa
#define HWIO_USB30_USBCMD_CRS_BMSK                                                                       0x200
#define HWIO_USB30_USBCMD_CRS_SHFT                                                                         0x9
#define HWIO_USB30_USBCMD_CSS_BMSK                                                                       0x100
#define HWIO_USB30_USBCMD_CSS_SHFT                                                                         0x8
#define HWIO_USB30_USBCMD_LHCRST_BMSK                                                                     0x80
#define HWIO_USB30_USBCMD_LHCRST_SHFT                                                                      0x7
#define HWIO_USB30_USBCMD_HSEE_BMSK                                                                        0x8
#define HWIO_USB30_USBCMD_HSEE_SHFT                                                                        0x3
#define HWIO_USB30_USBCMD_INTE_BMSK                                                                        0x4
#define HWIO_USB30_USBCMD_INTE_SHFT                                                                        0x2
#define HWIO_USB30_USBCMD_HCRST_BMSK                                                                       0x2
#define HWIO_USB30_USBCMD_HCRST_SHFT                                                                       0x1
#define HWIO_USB30_USBCMD_R_S_BMSK                                                                         0x1
#define HWIO_USB30_USBCMD_R_S_SHFT                                                                         0x0

#define HWIO_USB30_USBSTS_ADDR                                                                      (USB30_DWC_USB3_REG_BASE      + 0x00000024)
#define HWIO_USB30_USBSTS_PHYS                                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000024)
#define HWIO_USB30_USBSTS_OFFS                                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000024)
#define HWIO_USB30_USBSTS_RMSK                                                                          0x1f1d
#define HWIO_USB30_USBSTS_POR                                                                       0x00000801
#define HWIO_USB30_USBSTS_POR_RMSK                                                                  0xffffffff
#define HWIO_USB30_USBSTS_ATTR                                                                             0x3
#define HWIO_USB30_USBSTS_IN          \
        in_dword_masked(HWIO_USB30_USBSTS_ADDR, HWIO_USB30_USBSTS_RMSK)
#define HWIO_USB30_USBSTS_INM(m)      \
        in_dword_masked(HWIO_USB30_USBSTS_ADDR, m)
#define HWIO_USB30_USBSTS_OUT(v)      \
        hsu_out_dword(HWIO_USB30_USBSTS_ADDR,v)
#define HWIO_USB30_USBSTS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_USBSTS_ADDR,m,v,HWIO_USB30_USBSTS_IN)
#define HWIO_USB30_USBSTS_HCE_BMSK                                                                      0x1000
#define HWIO_USB30_USBSTS_HCE_SHFT                                                                         0xc
#define HWIO_USB30_USBSTS_CNR_BMSK                                                                       0x800
#define HWIO_USB30_USBSTS_CNR_SHFT                                                                         0xb
#define HWIO_USB30_USBSTS_SRE_BMSK                                                                       0x400
#define HWIO_USB30_USBSTS_SRE_SHFT                                                                         0xa
#define HWIO_USB30_USBSTS_RSS_BMSK                                                                       0x200
#define HWIO_USB30_USBSTS_RSS_SHFT                                                                         0x9
#define HWIO_USB30_USBSTS_SSS_BMSK                                                                       0x100
#define HWIO_USB30_USBSTS_SSS_SHFT                                                                         0x8
#define HWIO_USB30_USBSTS_PCD_BMSK                                                                        0x10
#define HWIO_USB30_USBSTS_PCD_SHFT                                                                         0x4
#define HWIO_USB30_USBSTS_EINT_BMSK                                                                        0x8
#define HWIO_USB30_USBSTS_EINT_SHFT                                                                        0x3
#define HWIO_USB30_USBSTS_HSE_BMSK                                                                         0x4
#define HWIO_USB30_USBSTS_HSE_SHFT                                                                         0x2
#define HWIO_USB30_USBSTS_HCH_BMSK                                                                         0x1
#define HWIO_USB30_USBSTS_HCH_SHFT                                                                         0x0

#define HWIO_USB30_PAGESIZE_ADDR                                                                    (USB30_DWC_USB3_REG_BASE      + 0x00000028)
#define HWIO_USB30_PAGESIZE_PHYS                                                                    (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000028)
#define HWIO_USB30_PAGESIZE_OFFS                                                                    (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000028)
#define HWIO_USB30_PAGESIZE_RMSK                                                                        0xffff
#define HWIO_USB30_PAGESIZE_POR                                                                     0x00000001
#define HWIO_USB30_PAGESIZE_POR_RMSK                                                                0xffffffff
#define HWIO_USB30_PAGESIZE_ATTR                                                                           0x1
#define HWIO_USB30_PAGESIZE_IN          \
        in_dword_masked(HWIO_USB30_PAGESIZE_ADDR, HWIO_USB30_PAGESIZE_RMSK)
#define HWIO_USB30_PAGESIZE_INM(m)      \
        in_dword_masked(HWIO_USB30_PAGESIZE_ADDR, m)
#define HWIO_USB30_PAGESIZE_PAGE_SIZE_BMSK                                                              0xffff
#define HWIO_USB30_PAGESIZE_PAGE_SIZE_SHFT                                                                 0x0

#define HWIO_USB30_DNCTRL_ADDR                                                                      (USB30_DWC_USB3_REG_BASE      + 0x00000034)
#define HWIO_USB30_DNCTRL_PHYS                                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000034)
#define HWIO_USB30_DNCTRL_OFFS                                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000034)
#define HWIO_USB30_DNCTRL_RMSK                                                                          0xffff
#define HWIO_USB30_DNCTRL_POR                                                                       0x00000000
#define HWIO_USB30_DNCTRL_POR_RMSK                                                                  0xffffffff
#define HWIO_USB30_DNCTRL_ATTR                                                                             0x3
#define HWIO_USB30_DNCTRL_IN          \
        in_dword_masked(HWIO_USB30_DNCTRL_ADDR, HWIO_USB30_DNCTRL_RMSK)
#define HWIO_USB30_DNCTRL_INM(m)      \
        in_dword_masked(HWIO_USB30_DNCTRL_ADDR, m)
#define HWIO_USB30_DNCTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DNCTRL_ADDR,v)
#define HWIO_USB30_DNCTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DNCTRL_ADDR,m,v,HWIO_USB30_DNCTRL_IN)
#define HWIO_USB30_DNCTRL_N0_N15_BMSK                                                                   0xffff
#define HWIO_USB30_DNCTRL_N0_N15_SHFT                                                                      0x0

#define HWIO_USB30_CRCR_LO_ADDR                                                                     (USB30_DWC_USB3_REG_BASE      + 0x00000038)
#define HWIO_USB30_CRCR_LO_PHYS                                                                     (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000038)
#define HWIO_USB30_CRCR_LO_OFFS                                                                     (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000038)
#define HWIO_USB30_CRCR_LO_RMSK                                                                     0xffffffcf
#define HWIO_USB30_CRCR_LO_POR                                                                      0x00000000
#define HWIO_USB30_CRCR_LO_POR_RMSK                                                                 0xffffffff
#define HWIO_USB30_CRCR_LO_ATTR                                                                            0x3
#define HWIO_USB30_CRCR_LO_IN          \
        in_dword_masked(HWIO_USB30_CRCR_LO_ADDR, HWIO_USB30_CRCR_LO_RMSK)
#define HWIO_USB30_CRCR_LO_INM(m)      \
        in_dword_masked(HWIO_USB30_CRCR_LO_ADDR, m)
#define HWIO_USB30_CRCR_LO_OUT(v)      \
        hsu_out_dword(HWIO_USB30_CRCR_LO_ADDR,v)
#define HWIO_USB30_CRCR_LO_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_CRCR_LO_ADDR,m,v,HWIO_USB30_CRCR_LO_IN)
#define HWIO_USB30_CRCR_LO_CMD_RING_PNTR_BMSK                                                       0xffffffc0
#define HWIO_USB30_CRCR_LO_CMD_RING_PNTR_SHFT                                                              0x6
#define HWIO_USB30_CRCR_LO_CRR_BMSK                                                                        0x8
#define HWIO_USB30_CRCR_LO_CRR_SHFT                                                                        0x3
#define HWIO_USB30_CRCR_LO_CA_BMSK                                                                         0x4
#define HWIO_USB30_CRCR_LO_CA_SHFT                                                                         0x2
#define HWIO_USB30_CRCR_LO_CS_BMSK                                                                         0x2
#define HWIO_USB30_CRCR_LO_CS_SHFT                                                                         0x1
#define HWIO_USB30_CRCR_LO_RCS_BMSK                                                                        0x1
#define HWIO_USB30_CRCR_LO_RCS_SHFT                                                                        0x0

#define HWIO_USB30_CRCR_HI_ADDR                                                                     (USB30_DWC_USB3_REG_BASE      + 0x0000003c)
#define HWIO_USB30_CRCR_HI_PHYS                                                                     (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000003c)
#define HWIO_USB30_CRCR_HI_OFFS                                                                     (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000003c)
#define HWIO_USB30_CRCR_HI_RMSK                                                                     0xffffffff
#define HWIO_USB30_CRCR_HI_POR                                                                      0x00000000
#define HWIO_USB30_CRCR_HI_POR_RMSK                                                                 0xffffffff
#define HWIO_USB30_CRCR_HI_ATTR                                                                            0x3
#define HWIO_USB30_CRCR_HI_IN          \
        in_dword_masked(HWIO_USB30_CRCR_HI_ADDR, HWIO_USB30_CRCR_HI_RMSK)
#define HWIO_USB30_CRCR_HI_INM(m)      \
        in_dword_masked(HWIO_USB30_CRCR_HI_ADDR, m)
#define HWIO_USB30_CRCR_HI_OUT(v)      \
        hsu_out_dword(HWIO_USB30_CRCR_HI_ADDR,v)
#define HWIO_USB30_CRCR_HI_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_CRCR_HI_ADDR,m,v,HWIO_USB30_CRCR_HI_IN)
#define HWIO_USB30_CRCR_HI_CMD_RING_PNTR_BMSK                                                       0xffffffff
#define HWIO_USB30_CRCR_HI_CMD_RING_PNTR_SHFT                                                              0x0

#define HWIO_USB30_DCBAAP_LO_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x00000050)
#define HWIO_USB30_DCBAAP_LO_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000050)
#define HWIO_USB30_DCBAAP_LO_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000050)
#define HWIO_USB30_DCBAAP_LO_RMSK                                                                   0xffffffc0
#define HWIO_USB30_DCBAAP_LO_POR                                                                    0x00000000
#define HWIO_USB30_DCBAAP_LO_POR_RMSK                                                               0xffffffff
#define HWIO_USB30_DCBAAP_LO_ATTR                                                                          0x3
#define HWIO_USB30_DCBAAP_LO_IN          \
        in_dword_masked(HWIO_USB30_DCBAAP_LO_ADDR, HWIO_USB30_DCBAAP_LO_RMSK)
#define HWIO_USB30_DCBAAP_LO_INM(m)      \
        in_dword_masked(HWIO_USB30_DCBAAP_LO_ADDR, m)
#define HWIO_USB30_DCBAAP_LO_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DCBAAP_LO_ADDR,v)
#define HWIO_USB30_DCBAAP_LO_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DCBAAP_LO_ADDR,m,v,HWIO_USB30_DCBAAP_LO_IN)
#define HWIO_USB30_DCBAAP_LO_DEVICE_CONTEXT_BAAP_BMSK                                               0xffffffc0
#define HWIO_USB30_DCBAAP_LO_DEVICE_CONTEXT_BAAP_SHFT                                                      0x6

#define HWIO_USB30_DCBAAP_HI_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x00000054)
#define HWIO_USB30_DCBAAP_HI_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000054)
#define HWIO_USB30_DCBAAP_HI_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000054)
#define HWIO_USB30_DCBAAP_HI_RMSK                                                                   0xffffffff
#define HWIO_USB30_DCBAAP_HI_POR                                                                    0x00000000
#define HWIO_USB30_DCBAAP_HI_POR_RMSK                                                               0xffffffff
#define HWIO_USB30_DCBAAP_HI_ATTR                                                                          0x3
#define HWIO_USB30_DCBAAP_HI_IN          \
        in_dword_masked(HWIO_USB30_DCBAAP_HI_ADDR, HWIO_USB30_DCBAAP_HI_RMSK)
#define HWIO_USB30_DCBAAP_HI_INM(m)      \
        in_dword_masked(HWIO_USB30_DCBAAP_HI_ADDR, m)
#define HWIO_USB30_DCBAAP_HI_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DCBAAP_HI_ADDR,v)
#define HWIO_USB30_DCBAAP_HI_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DCBAAP_HI_ADDR,m,v,HWIO_USB30_DCBAAP_HI_IN)
#define HWIO_USB30_DCBAAP_HI_DEVICE_CONTEXT_BAAP_BMSK                                               0xffffffff
#define HWIO_USB30_DCBAAP_HI_DEVICE_CONTEXT_BAAP_SHFT                                                      0x0

#define HWIO_USB30_CONFIG_ADDR                                                                      (USB30_DWC_USB3_REG_BASE      + 0x00000058)
#define HWIO_USB30_CONFIG_PHYS                                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000058)
#define HWIO_USB30_CONFIG_OFFS                                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000058)
#define HWIO_USB30_CONFIG_RMSK                                                                           0x3ff
#define HWIO_USB30_CONFIG_POR                                                                       0x00000000
#define HWIO_USB30_CONFIG_POR_RMSK                                                                  0xffffffff
#define HWIO_USB30_CONFIG_ATTR                                                                             0x3
#define HWIO_USB30_CONFIG_IN          \
        in_dword_masked(HWIO_USB30_CONFIG_ADDR, HWIO_USB30_CONFIG_RMSK)
#define HWIO_USB30_CONFIG_INM(m)      \
        in_dword_masked(HWIO_USB30_CONFIG_ADDR, m)
#define HWIO_USB30_CONFIG_OUT(v)      \
        hsu_out_dword(HWIO_USB30_CONFIG_ADDR,v)
#define HWIO_USB30_CONFIG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_CONFIG_ADDR,m,v,HWIO_USB30_CONFIG_IN)
#define HWIO_USB30_CONFIG_CIE_BMSK                                                                       0x200
#define HWIO_USB30_CONFIG_CIE_SHFT                                                                         0x9
#define HWIO_USB30_CONFIG_U3E_BMSK                                                                       0x100
#define HWIO_USB30_CONFIG_U3E_SHFT                                                                         0x8
#define HWIO_USB30_CONFIG_MAXSLOTSEN_BMSK                                                                 0xff
#define HWIO_USB30_CONFIG_MAXSLOTSEN_SHFT                                                                  0x0

#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_ADDR(p)                                               (USB30_DWC_USB3_REG_BASE      + 0x00000420 + 0x10 * (p))
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_PHYS(p)                                               (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000420 + 0x10 * (p))
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_OFFS(p)                                               (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000420 + 0x10 * (p))
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_RMSK                                                  0x4f77fffb
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_MAXp                                                           0
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_POR                                                   0x000002a0
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_POR_RMSK                                              0xffffffff
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_ATTR                                                         0x3
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_INI(p)        \
        in_dword_masked(HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_ADDR(p), HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_RMSK)
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_ADDR(p), mask)
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_ADDR(p),val)
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_ADDR(p),mask,val,HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_INI(p))
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_DR_BMSK                                               0x40000000
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_DR_SHFT                                                     0x1e
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_WOE_BMSK                                               0x8000000
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_WOE_SHFT                                                    0x1b
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_WDE_BMSK                                               0x4000000
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_WDE_SHFT                                                    0x1a
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_WCE_BMSK                                               0x2000000
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_WCE_SHFT                                                    0x19
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_CAS_BMSK                                               0x1000000
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_CAS_SHFT                                                    0x18
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_PLC_BMSK                                                0x400000
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_PLC_SHFT                                                    0x16
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_PRC_BMSK                                                0x200000
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_PRC_SHFT                                                    0x15
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_OCC_BMSK                                                0x100000
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_OCC_SHFT                                                    0x14
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_PEC_BMSK                                                 0x40000
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_PEC_SHFT                                                    0x12
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_CSC_BMSK                                                 0x20000
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_CSC_SHFT                                                    0x11
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_LWS_BMSK                                                 0x10000
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_LWS_SHFT                                                    0x10
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_PIC_BMSK                                                  0xc000
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_PIC_SHFT                                                     0xe
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_PORTSPEED_BMSK                                            0x3c00
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_PORTSPEED_SHFT                                               0xa
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_PP_BMSK                                                    0x200
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_PP_SHFT                                                      0x9
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_PLS_BMSK                                                   0x1e0
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_PLS_SHFT                                                     0x5
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_PR_BMSK                                                     0x10
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_PR_SHFT                                                      0x4
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_OCA_BMSK                                                     0x8
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_OCA_SHFT                                                     0x3
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_PED_BMSK                                                     0x2
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_PED_SHFT                                                     0x1
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_CCS_BMSK                                                     0x1
#define HWIO_USB30_PORTSC_20_REGS_p_PORTSC_20_CCS_SHFT                                                     0x0

#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_ADDR(p)                                             (USB30_DWC_USB3_REG_BASE      + 0x00000424 + 0x10 * (p))
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_PHYS(p)                                             (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000424 + 0x10 * (p))
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_OFFS(p)                                             (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000424 + 0x10 * (p))
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_RMSK                                                0xf001ffff
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_MAXp                                                         0
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_POR                                                 0x00000000
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_POR_RMSK                                            0xffffffff
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_ATTR                                                       0x3
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_INI(p)        \
        in_dword_masked(HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_ADDR(p), HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_RMSK)
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_ADDR(p), mask)
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_ADDR(p),val)
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_ADDR(p),mask,val,HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_INI(p))
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_PRTTSTCTRL_BMSK                                     0xf0000000
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_PRTTSTCTRL_SHFT                                           0x1c
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_HLE_BMSK                                               0x10000
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_HLE_SHFT                                                  0x10
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_L1DSLOT_BMSK                                            0xff00
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_L1DSLOT_SHFT                                               0x8
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_HIRD_BMSK                                                 0xf0
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_HIRD_SHFT                                                  0x4
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_RWE_BMSK                                                   0x8
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_RWE_SHFT                                                   0x3
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_L1S_BMSK                                                   0x7
#define HWIO_USB30_PORTSC_20_REGS_p_PORTPMSC_20_L1S_SHFT                                                   0x0

#define HWIO_USB30_PORTSC_20_REGS_p_PORTLI_20_ADDR(p)                                               (USB30_DWC_USB3_REG_BASE      + 0x00000428 + 0x10 * (p))
#define HWIO_USB30_PORTSC_20_REGS_p_PORTLI_20_PHYS(p)                                               (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000428 + 0x10 * (p))
#define HWIO_USB30_PORTSC_20_REGS_p_PORTLI_20_OFFS(p)                                               (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000428 + 0x10 * (p))
#define HWIO_USB30_PORTSC_20_REGS_p_PORTLI_20_RMSK                                                  0xffffffff
#define HWIO_USB30_PORTSC_20_REGS_p_PORTLI_20_MAXp                                                           0
#define HWIO_USB30_PORTSC_20_REGS_p_PORTLI_20_POR                                                   0x00000000
#define HWIO_USB30_PORTSC_20_REGS_p_PORTLI_20_POR_RMSK                                              0xffffffff
#define HWIO_USB30_PORTSC_20_REGS_p_PORTLI_20_ATTR                                                         0x1
#define HWIO_USB30_PORTSC_20_REGS_p_PORTLI_20_INI(p)        \
        in_dword_masked(HWIO_USB30_PORTSC_20_REGS_p_PORTLI_20_ADDR(p), HWIO_USB30_PORTSC_20_REGS_p_PORTLI_20_RMSK)
#define HWIO_USB30_PORTSC_20_REGS_p_PORTLI_20_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_PORTSC_20_REGS_p_PORTLI_20_ADDR(p), mask)
#define HWIO_USB30_PORTSC_20_REGS_p_PORTLI_20_RSVD31_0_BMSK                                         0xffffffff
#define HWIO_USB30_PORTSC_20_REGS_p_PORTLI_20_RSVD31_0_SHFT                                                0x0

#define HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000042c + 0x10 * (p))
#define HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000042c + 0x10 * (p))
#define HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000042c + 0x10 * (p))
#define HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_RMSK                                                   0x3fff
#define HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_MAXp                                                        0
#define HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_POR                                                0x00000000
#define HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_POR_RMSK                                           0xffffffff
#define HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_ATTR                                                      0x3
#define HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_INI(p)        \
        in_dword_masked(HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_ADDR(p), HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_RMSK)
#define HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_ADDR(p), mask)
#define HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_ADDR(p),val)
#define HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_ADDR(p),mask,val,HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_INI(p))
#define HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_HIRDD_BMSK                                             0x3c00
#define HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_HIRDD_SHFT                                                0xa
#define HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_L1_TIMEOUT_BMSK                                         0x3fc
#define HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_L1_TIMEOUT_SHFT                                           0x2
#define HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_HIRDM_BMSK                                                0x3
#define HWIO_USB30_PORTSC_20_REGS_p_PORTHLPMC_20_HIRDM_SHFT                                                0x0

#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_ADDR(p)                                               (USB30_DWC_USB3_REG_BASE      + 0x00000430 + 0x10 * (p))
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_PHYS(p)                                               (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000430 + 0x10 * (p))
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_OFFS(p)                                               (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000430 + 0x10 * (p))
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_RMSK                                                  0xcffffffb
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_MAXp                                                           0
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_POR                                                   0x000002a0
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_POR_RMSK                                              0xffffffff
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_ATTR                                                         0x3
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_INI(p)        \
        in_dword_masked(HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_ADDR(p), HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_RMSK)
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_ADDR(p), mask)
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_ADDR(p),val)
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_ADDR(p),mask,val,HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_INI(p))
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_WPR_BMSK                                              0x80000000
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_WPR_SHFT                                                    0x1f
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_DR_BMSK                                               0x40000000
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_DR_SHFT                                                     0x1e
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_WOE_BMSK                                               0x8000000
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_WOE_SHFT                                                    0x1b
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_WDE_BMSK                                               0x4000000
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_WDE_SHFT                                                    0x1a
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_WCE_BMSK                                               0x2000000
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_WCE_SHFT                                                    0x19
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_CAS_BMSK                                               0x1000000
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_CAS_SHFT                                                    0x18
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_CEC_BMSK                                                0x800000
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_CEC_SHFT                                                    0x17
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_PLC_BMSK                                                0x400000
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_PLC_SHFT                                                    0x16
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_PRC_BMSK                                                0x200000
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_PRC_SHFT                                                    0x15
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_OCC_BMSK                                                0x100000
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_OCC_SHFT                                                    0x14
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_WRC_BMSK                                                 0x80000
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_WRC_SHFT                                                    0x13
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_PEC_BMSK                                                 0x40000
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_PEC_SHFT                                                    0x12
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_CSC_BMSK                                                 0x20000
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_CSC_SHFT                                                    0x11
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_LWS_BMSK                                                 0x10000
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_LWS_SHFT                                                    0x10
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_PIC_BMSK                                                  0xc000
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_PIC_SHFT                                                     0xe
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_PORTSPEED_BMSK                                            0x3c00
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_PORTSPEED_SHFT                                               0xa
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_PP_BMSK                                                    0x200
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_PP_SHFT                                                      0x9
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_PLS_BMSK                                                   0x1e0
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_PLS_SHFT                                                     0x5
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_PR_BMSK                                                     0x10
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_PR_SHFT                                                      0x4
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_OCA_BMSK                                                     0x8
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_OCA_SHFT                                                     0x3
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_PED_BMSK                                                     0x2
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_PED_SHFT                                                     0x1
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_CCS_BMSK                                                     0x1
#define HWIO_USB30_PORTSC_30_REGS_p_PORTSC_30_CCS_SHFT                                                     0x0

#define HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_ADDR(p)                                             (USB30_DWC_USB3_REG_BASE      + 0x00000434 + 0x10 * (p))
#define HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_PHYS(p)                                             (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000434 + 0x10 * (p))
#define HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_OFFS(p)                                             (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000434 + 0x10 * (p))
#define HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_RMSK                                                   0x1ffff
#define HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_MAXp                                                         0
#define HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_POR                                                 0x00000000
#define HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_POR_RMSK                                            0xffffffff
#define HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_ATTR                                                       0x3
#define HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_INI(p)        \
        in_dword_masked(HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_ADDR(p), HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_RMSK)
#define HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_ADDR(p), mask)
#define HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_ADDR(p),val)
#define HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_ADDR(p),mask,val,HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_INI(p))
#define HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_FLA_BMSK                                               0x10000
#define HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_FLA_SHFT                                                  0x10
#define HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_U2_TIMEOUT_BMSK                                         0xff00
#define HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_U2_TIMEOUT_SHFT                                            0x8
#define HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_U1_TIMEOUT_BMSK                                           0xff
#define HWIO_USB30_PORTSC_30_REGS_p_PORTPMSC_30_U1_TIMEOUT_SHFT                                            0x0

#define HWIO_USB30_PORTSC_30_REGS_p_PORTLI_30_ADDR(p)                                               (USB30_DWC_USB3_REG_BASE      + 0x00000438 + 0x10 * (p))
#define HWIO_USB30_PORTSC_30_REGS_p_PORTLI_30_PHYS(p)                                               (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000438 + 0x10 * (p))
#define HWIO_USB30_PORTSC_30_REGS_p_PORTLI_30_OFFS(p)                                               (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000438 + 0x10 * (p))
#define HWIO_USB30_PORTSC_30_REGS_p_PORTLI_30_RMSK                                                      0xffff
#define HWIO_USB30_PORTSC_30_REGS_p_PORTLI_30_MAXp                                                           0
#define HWIO_USB30_PORTSC_30_REGS_p_PORTLI_30_POR                                                   0x00000000
#define HWIO_USB30_PORTSC_30_REGS_p_PORTLI_30_POR_RMSK                                              0xffffffff
#define HWIO_USB30_PORTSC_30_REGS_p_PORTLI_30_ATTR                                                         0x1
#define HWIO_USB30_PORTSC_30_REGS_p_PORTLI_30_INI(p)        \
        in_dword_masked(HWIO_USB30_PORTSC_30_REGS_p_PORTLI_30_ADDR(p), HWIO_USB30_PORTSC_30_REGS_p_PORTLI_30_RMSK)
#define HWIO_USB30_PORTSC_30_REGS_p_PORTLI_30_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_PORTSC_30_REGS_p_PORTLI_30_ADDR(p), mask)
#define HWIO_USB30_PORTSC_30_REGS_p_PORTLI_30_LINK_ERROR_COUNT_BMSK                                     0xffff
#define HWIO_USB30_PORTSC_30_REGS_p_PORTLI_30_LINK_ERROR_COUNT_SHFT                                        0x0

#define HWIO_USB30_PORTSC_30_REGS_p_PORTHLPMC_30_ADDR(p)                                            (USB30_DWC_USB3_REG_BASE      + 0x0000043c + 0x10 * (p))
#define HWIO_USB30_PORTSC_30_REGS_p_PORTHLPMC_30_PHYS(p)                                            (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000043c + 0x10 * (p))
#define HWIO_USB30_PORTSC_30_REGS_p_PORTHLPMC_30_OFFS(p)                                            (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000043c + 0x10 * (p))
#define HWIO_USB30_PORTSC_30_REGS_p_PORTHLPMC_30_RMSK                                               0xffffffff
#define HWIO_USB30_PORTSC_30_REGS_p_PORTHLPMC_30_MAXp                                                        0
#define HWIO_USB30_PORTSC_30_REGS_p_PORTHLPMC_30_POR                                                0x00000000
#define HWIO_USB30_PORTSC_30_REGS_p_PORTHLPMC_30_POR_RMSK                                           0xffffffff
#define HWIO_USB30_PORTSC_30_REGS_p_PORTHLPMC_30_ATTR                                                      0x1
#define HWIO_USB30_PORTSC_30_REGS_p_PORTHLPMC_30_INI(p)        \
        in_dword_masked(HWIO_USB30_PORTSC_30_REGS_p_PORTHLPMC_30_ADDR(p), HWIO_USB30_PORTSC_30_REGS_p_PORTHLPMC_30_RMSK)
#define HWIO_USB30_PORTSC_30_REGS_p_PORTHLPMC_30_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_PORTSC_30_REGS_p_PORTHLPMC_30_ADDR(p), mask)
#define HWIO_USB30_PORTSC_30_REGS_p_PORTHLPMC_30_RSVD31_0_BMSK                                      0xffffffff
#define HWIO_USB30_PORTSC_30_REGS_p_PORTHLPMC_30_RSVD31_0_SHFT                                             0x0

#define HWIO_USB30_MFINDEX_ADDR                                                                     (USB30_DWC_USB3_REG_BASE      + 0x00000440)
#define HWIO_USB30_MFINDEX_PHYS                                                                     (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000440)
#define HWIO_USB30_MFINDEX_OFFS                                                                     (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000440)
#define HWIO_USB30_MFINDEX_RMSK                                                                         0x3fff
#define HWIO_USB30_MFINDEX_POR                                                                      0x00000000
#define HWIO_USB30_MFINDEX_POR_RMSK                                                                 0xffffffff
#define HWIO_USB30_MFINDEX_ATTR                                                                            0x1
#define HWIO_USB30_MFINDEX_IN          \
        in_dword_masked(HWIO_USB30_MFINDEX_ADDR, HWIO_USB30_MFINDEX_RMSK)
#define HWIO_USB30_MFINDEX_INM(m)      \
        in_dword_masked(HWIO_USB30_MFINDEX_ADDR, m)
#define HWIO_USB30_MFINDEX_MICROFRAME_INDEX_BMSK                                                        0x3fff
#define HWIO_USB30_MFINDEX_MICROFRAME_INDEX_SHFT                                                           0x0

#define HWIO_USB30_RSVDZ_ADDR                                                                       (USB30_DWC_USB3_REG_BASE      + 0x00000444)
#define HWIO_USB30_RSVDZ_PHYS                                                                       (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000444)
#define HWIO_USB30_RSVDZ_OFFS                                                                       (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000444)
#define HWIO_USB30_RSVDZ_RMSK                                                                       0xffffffff
#define HWIO_USB30_RSVDZ_POR                                                                        0x00000000
#define HWIO_USB30_RSVDZ_POR_RMSK                                                                   0xffffffff
#define HWIO_USB30_RSVDZ_ATTR                                                                              0x1
#define HWIO_USB30_RSVDZ_IN          \
        in_dword_masked(HWIO_USB30_RSVDZ_ADDR, HWIO_USB30_RSVDZ_RMSK)
#define HWIO_USB30_RSVDZ_INM(m)      \
        in_dword_masked(HWIO_USB30_RSVDZ_ADDR, m)
#define HWIO_USB30_RSVDZ_RSVD31_0_BMSK                                                              0xffffffff
#define HWIO_USB30_RSVDZ_RSVD31_0_SHFT                                                                     0x0

#define HWIO_USB30_IMAN_REGS_p_IMAN_ADDR(p)                                                         (USB30_DWC_USB3_REG_BASE      + 0x00000460 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_IMAN_PHYS(p)                                                         (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000460 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_IMAN_OFFS(p)                                                         (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000460 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_IMAN_RMSK                                                                   0x3
#define HWIO_USB30_IMAN_REGS_p_IMAN_MAXp                                                                     2
#define HWIO_USB30_IMAN_REGS_p_IMAN_POR                                                             0x00000000
#define HWIO_USB30_IMAN_REGS_p_IMAN_POR_RMSK                                                        0xffffffff
#define HWIO_USB30_IMAN_REGS_p_IMAN_ATTR                                                                   0x3
#define HWIO_USB30_IMAN_REGS_p_IMAN_INI(p)        \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_IMAN_ADDR(p), HWIO_USB30_IMAN_REGS_p_IMAN_RMSK)
#define HWIO_USB30_IMAN_REGS_p_IMAN_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_IMAN_ADDR(p), mask)
#define HWIO_USB30_IMAN_REGS_p_IMAN_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_IMAN_REGS_p_IMAN_ADDR(p),val)
#define HWIO_USB30_IMAN_REGS_p_IMAN_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_IMAN_REGS_p_IMAN_ADDR(p),mask,val,HWIO_USB30_IMAN_REGS_p_IMAN_INI(p))
#define HWIO_USB30_IMAN_REGS_p_IMAN_IE_BMSK                                                                0x2
#define HWIO_USB30_IMAN_REGS_p_IMAN_IE_SHFT                                                                0x1
#define HWIO_USB30_IMAN_REGS_p_IMAN_IP_BMSK                                                                0x1
#define HWIO_USB30_IMAN_REGS_p_IMAN_IP_SHFT                                                                0x0

#define HWIO_USB30_IMAN_REGS_p_IMOD_ADDR(p)                                                         (USB30_DWC_USB3_REG_BASE      + 0x00000464 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_IMOD_PHYS(p)                                                         (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000464 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_IMOD_OFFS(p)                                                         (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000464 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_IMOD_RMSK                                                            0xffffffff
#define HWIO_USB30_IMAN_REGS_p_IMOD_MAXp                                                                     2
#define HWIO_USB30_IMAN_REGS_p_IMOD_POR                                                             0x00000fa0
#define HWIO_USB30_IMAN_REGS_p_IMOD_POR_RMSK                                                        0xffffffff
#define HWIO_USB30_IMAN_REGS_p_IMOD_ATTR                                                                   0x3
#define HWIO_USB30_IMAN_REGS_p_IMOD_INI(p)        \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_IMOD_ADDR(p), HWIO_USB30_IMAN_REGS_p_IMOD_RMSK)
#define HWIO_USB30_IMAN_REGS_p_IMOD_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_IMOD_ADDR(p), mask)
#define HWIO_USB30_IMAN_REGS_p_IMOD_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_IMAN_REGS_p_IMOD_ADDR(p),val)
#define HWIO_USB30_IMAN_REGS_p_IMOD_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_IMAN_REGS_p_IMOD_ADDR(p),mask,val,HWIO_USB30_IMAN_REGS_p_IMOD_INI(p))
#define HWIO_USB30_IMAN_REGS_p_IMOD_IMODC_BMSK                                                      0xffff0000
#define HWIO_USB30_IMAN_REGS_p_IMOD_IMODC_SHFT                                                            0x10
#define HWIO_USB30_IMAN_REGS_p_IMOD_IMODI_BMSK                                                          0xffff
#define HWIO_USB30_IMAN_REGS_p_IMOD_IMODI_SHFT                                                             0x0

#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_ADDR(p)                                                       (USB30_DWC_USB3_REG_BASE      + 0x00000468 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_PHYS(p)                                                       (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000468 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_OFFS(p)                                                       (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000468 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_RMSK                                                              0xffff
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_MAXp                                                                   2
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_POR                                                           0x00000000
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_POR_RMSK                                                      0xffffffff
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_ATTR                                                                 0x3
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_INI(p)        \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERSTSZ_ADDR(p), HWIO_USB30_IMAN_REGS_p_ERSTSZ_RMSK)
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERSTSZ_ADDR(p), mask)
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_IMAN_REGS_p_ERSTSZ_ADDR(p),val)
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_IMAN_REGS_p_ERSTSZ_ADDR(p),mask,val,HWIO_USB30_IMAN_REGS_p_ERSTSZ_INI(p))
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_ERS_TABLE_SIZE_BMSK                                               0xffff
#define HWIO_USB30_IMAN_REGS_p_ERSTSZ_ERS_TABLE_SIZE_SHFT                                                  0x0

#define HWIO_USB30_IMAN_REGS_p_RSVDP_ADDR(p)                                                        (USB30_DWC_USB3_REG_BASE      + 0x0000046c + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_RSVDP_PHYS(p)                                                        (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000046c + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_RSVDP_OFFS(p)                                                        (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000046c + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_RSVDP_RMSK                                                           0xffffffff
#define HWIO_USB30_IMAN_REGS_p_RSVDP_MAXp                                                                    2
#define HWIO_USB30_IMAN_REGS_p_RSVDP_POR                                                            0x00000000
#define HWIO_USB30_IMAN_REGS_p_RSVDP_POR_RMSK                                                       0xffffffff
#define HWIO_USB30_IMAN_REGS_p_RSVDP_ATTR                                                                  0x1
#define HWIO_USB30_IMAN_REGS_p_RSVDP_INI(p)        \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_RSVDP_ADDR(p), HWIO_USB30_IMAN_REGS_p_RSVDP_RMSK)
#define HWIO_USB30_IMAN_REGS_p_RSVDP_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_RSVDP_ADDR(p), mask)
#define HWIO_USB30_IMAN_REGS_p_RSVDP_RSVD31_0_BMSK                                                  0xffffffff
#define HWIO_USB30_IMAN_REGS_p_RSVDP_RSVD31_0_SHFT                                                         0x0

#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_ADDR(p)                                                    (USB30_DWC_USB3_REG_BASE      + 0x00000470 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_PHYS(p)                                                    (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000470 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_OFFS(p)                                                    (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000470 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_RMSK                                                       0xffffffc0
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_MAXp                                                                2
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_POR                                                        0x00000000
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_POR_RMSK                                                   0xffffffff
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_ATTR                                                              0x3
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_INI(p)        \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_ADDR(p), HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_RMSK)
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_ADDR(p), mask)
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_ADDR(p),val)
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_ADDR(p),mask,val,HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_INI(p))
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_ERS_TABLE_BAR_BMSK                                         0xffffffc0
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_LO_ERS_TABLE_BAR_SHFT                                                0x6

#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_ADDR(p)                                                    (USB30_DWC_USB3_REG_BASE      + 0x00000474 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_PHYS(p)                                                    (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000474 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_OFFS(p)                                                    (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000474 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_RMSK                                                       0xffffffff
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_MAXp                                                                2
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_POR                                                        0x00000000
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_POR_RMSK                                                   0xffffffff
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_ATTR                                                              0x3
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_INI(p)        \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_ADDR(p), HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_RMSK)
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_ADDR(p), mask)
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_ADDR(p),val)
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_ADDR(p),mask,val,HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_INI(p))
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_ERS_TABLE_BAR_BMSK                                         0xffffffff
#define HWIO_USB30_IMAN_REGS_p_ERSTBA_HI_ERS_TABLE_BAR_SHFT                                                0x0

#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_ADDR(p)                                                      (USB30_DWC_USB3_REG_BASE      + 0x00000478 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_PHYS(p)                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x00000478 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_OFFS(p)                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x00000478 + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_RMSK                                                         0xffffffff
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_MAXp                                                                  2
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_POR                                                          0x00000000
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_POR_RMSK                                                     0xffffffff
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_ATTR                                                                0x3
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_INI(p)        \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERDP_LO_ADDR(p), HWIO_USB30_IMAN_REGS_p_ERDP_LO_RMSK)
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERDP_LO_ADDR(p), mask)
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_IMAN_REGS_p_ERDP_LO_ADDR(p),val)
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_IMAN_REGS_p_ERDP_LO_ADDR(p),mask,val,HWIO_USB30_IMAN_REGS_p_ERDP_LO_INI(p))
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_ERD_PNTR_BMSK                                                0xfffffff0
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_ERD_PNTR_SHFT                                                       0x4
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_EHB_BMSK                                                            0x8
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_EHB_SHFT                                                            0x3
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_DESI_BMSK                                                           0x7
#define HWIO_USB30_IMAN_REGS_p_ERDP_LO_DESI_SHFT                                                           0x0

#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_ADDR(p)                                                      (USB30_DWC_USB3_REG_BASE      + 0x0000047c + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_PHYS(p)                                                      (USB30_DWC_USB3_REG_BASE_PHYS + 0x0000047c + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_OFFS(p)                                                      (USB30_DWC_USB3_REG_BASE_OFFS + 0x0000047c + 0x20 * (p))
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_RMSK                                                         0xffffffff
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_MAXp                                                                  2
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_POR                                                          0x00000000
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_POR_RMSK                                                     0xffffffff
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_ATTR                                                                0x3
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_INI(p)        \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERDP_HI_ADDR(p), HWIO_USB30_IMAN_REGS_p_ERDP_HI_RMSK)
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_IMAN_REGS_p_ERDP_HI_ADDR(p), mask)
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_IMAN_REGS_p_ERDP_HI_ADDR(p),val)
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_IMAN_REGS_p_ERDP_HI_ADDR(p),mask,val,HWIO_USB30_IMAN_REGS_p_ERDP_HI_INI(p))
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_ERD_PNTR_BMSK                                                0xffffffff
#define HWIO_USB30_IMAN_REGS_p_ERDP_HI_ERD_PNTR_SHFT                                                       0x0

#define HWIO_USB30_DB_REGS_p_DB_ADDR(p)                                                             (USB30_DWC_USB3_REG_BASE      + 0x000004c0 + 0x4 * (p))
#define HWIO_USB30_DB_REGS_p_DB_PHYS(p)                                                             (USB30_DWC_USB3_REG_BASE_PHYS + 0x000004c0 + 0x4 * (p))
#define HWIO_USB30_DB_REGS_p_DB_OFFS(p)                                                             (USB30_DWC_USB3_REG_BASE_OFFS + 0x000004c0 + 0x4 * (p))
#define HWIO_USB30_DB_REGS_p_DB_RMSK                                                                0xffff00ff
#define HWIO_USB30_DB_REGS_p_DB_MAXp                                                                        63
#define HWIO_USB30_DB_REGS_p_DB_POR                                                                 0x00000000
#define HWIO_USB30_DB_REGS_p_DB_POR_RMSK                                                            0xffffffff
#define HWIO_USB30_DB_REGS_p_DB_ATTR                                                                       0x3
#define HWIO_USB30_DB_REGS_p_DB_INI(p)        \
        in_dword_masked(HWIO_USB30_DB_REGS_p_DB_ADDR(p), HWIO_USB30_DB_REGS_p_DB_RMSK)
#define HWIO_USB30_DB_REGS_p_DB_INMI(p,mask)    \
        in_dword_masked(HWIO_USB30_DB_REGS_p_DB_ADDR(p), mask)
#define HWIO_USB30_DB_REGS_p_DB_OUTI(p,val)    \
        hsu_out_dword(HWIO_USB30_DB_REGS_p_DB_ADDR(p),val)
#define HWIO_USB30_DB_REGS_p_DB_OUTMI(p,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_DB_REGS_p_DB_ADDR(p),mask,val,HWIO_USB30_DB_REGS_p_DB_INI(p))
#define HWIO_USB30_DB_REGS_p_DB_DB_STREAM_ID_BMSK                                                   0xffff0000
#define HWIO_USB30_DB_REGS_p_DB_DB_STREAM_ID_SHFT                                                         0x10
#define HWIO_USB30_DB_REGS_p_DB_DB_TARGET_BMSK                                                            0xff
#define HWIO_USB30_DB_REGS_p_DB_DB_TARGET_SHFT                                                             0x0

#define HWIO_USB30_USBLEGSUP_ADDR                                                                   (USB30_DWC_USB3_REG_BASE      + 0x000008c0)
#define HWIO_USB30_USBLEGSUP_PHYS                                                                   (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008c0)
#define HWIO_USB30_USBLEGSUP_OFFS                                                                   (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008c0)
#define HWIO_USB30_USBLEGSUP_RMSK                                                                    0x101ffff
#define HWIO_USB30_USBLEGSUP_POR                                                                    0x00000401
#define HWIO_USB30_USBLEGSUP_POR_RMSK                                                               0xffffffff
#define HWIO_USB30_USBLEGSUP_ATTR                                                                          0x3
#define HWIO_USB30_USBLEGSUP_IN          \
        in_dword_masked(HWIO_USB30_USBLEGSUP_ADDR, HWIO_USB30_USBLEGSUP_RMSK)
#define HWIO_USB30_USBLEGSUP_INM(m)      \
        in_dword_masked(HWIO_USB30_USBLEGSUP_ADDR, m)
#define HWIO_USB30_USBLEGSUP_OUT(v)      \
        hsu_out_dword(HWIO_USB30_USBLEGSUP_ADDR,v)
#define HWIO_USB30_USBLEGSUP_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_USBLEGSUP_ADDR,m,v,HWIO_USB30_USBLEGSUP_IN)
#define HWIO_USB30_USBLEGSUP_HC_OS_OWNED_BMSK                                                        0x1000000
#define HWIO_USB30_USBLEGSUP_HC_OS_OWNED_SHFT                                                             0x18
#define HWIO_USB30_USBLEGSUP_HC_BIOS_OWNED_BMSK                                                        0x10000
#define HWIO_USB30_USBLEGSUP_HC_BIOS_OWNED_SHFT                                                           0x10
#define HWIO_USB30_USBLEGSUP_NEXT_CAPABILITY_POINTER_BMSK                                               0xff00
#define HWIO_USB30_USBLEGSUP_NEXT_CAPABILITY_POINTER_SHFT                                                  0x8
#define HWIO_USB30_USBLEGSUP_CAPABILITY_ID_BMSK                                                           0xff
#define HWIO_USB30_USBLEGSUP_CAPABILITY_ID_SHFT                                                            0x0

#define HWIO_USB30_USBLEGCTLSTS_ADDR                                                                (USB30_DWC_USB3_REG_BASE      + 0x000008c4)
#define HWIO_USB30_USBLEGCTLSTS_PHYS                                                                (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008c4)
#define HWIO_USB30_USBLEGCTLSTS_OFFS                                                                (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008c4)
#define HWIO_USB30_USBLEGCTLSTS_RMSK                                                                0xe011e011
#define HWIO_USB30_USBLEGCTLSTS_POR                                                                 0x00000000
#define HWIO_USB30_USBLEGCTLSTS_POR_RMSK                                                            0xffffffff
#define HWIO_USB30_USBLEGCTLSTS_ATTR                                                                       0x3
#define HWIO_USB30_USBLEGCTLSTS_IN          \
        in_dword_masked(HWIO_USB30_USBLEGCTLSTS_ADDR, HWIO_USB30_USBLEGCTLSTS_RMSK)
#define HWIO_USB30_USBLEGCTLSTS_INM(m)      \
        in_dword_masked(HWIO_USB30_USBLEGCTLSTS_ADDR, m)
#define HWIO_USB30_USBLEGCTLSTS_OUT(v)      \
        hsu_out_dword(HWIO_USB30_USBLEGCTLSTS_ADDR,v)
#define HWIO_USB30_USBLEGCTLSTS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_USBLEGCTLSTS_ADDR,m,v,HWIO_USB30_USBLEGCTLSTS_IN)
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_BAR_BMSK                                                     0x80000000
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_BAR_SHFT                                                           0x1f
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_PCI_BMSK                                                     0x40000000
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_PCI_SHFT                                                           0x1e
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_OS_BMSK                                                      0x20000000
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_OS_SHFT                                                            0x1d
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_HOST_BMSK                                                      0x100000
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_HOST_SHFT                                                          0x14
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_EVENT_BMSK                                                      0x10000
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_EVENT_SHFT                                                         0x10
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_BAR_E_BMSK                                                       0x8000
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_BAR_E_SHFT                                                          0xf
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_PCI_E_BMSK                                                       0x4000
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_PCI_E_SHFT                                                          0xe
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_OS_E_BMSK                                                        0x2000
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_OS_E_SHFT                                                           0xd
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_HOST_E_BMSK                                                        0x10
#define HWIO_USB30_USBLEGCTLSTS_SMI_ON_HOST_E_SHFT                                                         0x4
#define HWIO_USB30_USBLEGCTLSTS_USB_SMI_ENABLE_BMSK                                                        0x1
#define HWIO_USB30_USBLEGCTLSTS_USB_SMI_ENABLE_SHFT                                                        0x0

#define HWIO_USB30_SUPTPRT2_DW0_ADDR                                                                (USB30_DWC_USB3_REG_BASE      + 0x000008d0)
#define HWIO_USB30_SUPTPRT2_DW0_PHYS                                                                (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008d0)
#define HWIO_USB30_SUPTPRT2_DW0_OFFS                                                                (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008d0)
#define HWIO_USB30_SUPTPRT2_DW0_RMSK                                                                0xffffffff
#define HWIO_USB30_SUPTPRT2_DW0_POR                                                                 0x02000402
#define HWIO_USB30_SUPTPRT2_DW0_POR_RMSK                                                            0xffffffff
#define HWIO_USB30_SUPTPRT2_DW0_ATTR                                                                       0x1
#define HWIO_USB30_SUPTPRT2_DW0_IN          \
        in_dword_masked(HWIO_USB30_SUPTPRT2_DW0_ADDR, HWIO_USB30_SUPTPRT2_DW0_RMSK)
#define HWIO_USB30_SUPTPRT2_DW0_INM(m)      \
        in_dword_masked(HWIO_USB30_SUPTPRT2_DW0_ADDR, m)
#define HWIO_USB30_SUPTPRT2_DW0_MAJOR_REVISION_BMSK                                                 0xff000000
#define HWIO_USB30_SUPTPRT2_DW0_MAJOR_REVISION_SHFT                                                       0x18
#define HWIO_USB30_SUPTPRT2_DW0_MINOR_REVISION_BMSK                                                   0xff0000
#define HWIO_USB30_SUPTPRT2_DW0_MINOR_REVISION_SHFT                                                       0x10
#define HWIO_USB30_SUPTPRT2_DW0_NEXT_CAPABILITY_POINTER_BMSK                                            0xff00
#define HWIO_USB30_SUPTPRT2_DW0_NEXT_CAPABILITY_POINTER_SHFT                                               0x8
#define HWIO_USB30_SUPTPRT2_DW0_CAPABILITY_ID_BMSK                                                        0xff
#define HWIO_USB30_SUPTPRT2_DW0_CAPABILITY_ID_SHFT                                                         0x0

#define HWIO_USB30_SUPTPRT2_DW1_ADDR                                                                (USB30_DWC_USB3_REG_BASE      + 0x000008d4)
#define HWIO_USB30_SUPTPRT2_DW1_PHYS                                                                (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008d4)
#define HWIO_USB30_SUPTPRT2_DW1_OFFS                                                                (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008d4)
#define HWIO_USB30_SUPTPRT2_DW1_RMSK                                                                0xffffffff
#define HWIO_USB30_SUPTPRT2_DW1_POR                                                                 0x20425355
#define HWIO_USB30_SUPTPRT2_DW1_POR_RMSK                                                            0xffffffff
#define HWIO_USB30_SUPTPRT2_DW1_ATTR                                                                       0x1
#define HWIO_USB30_SUPTPRT2_DW1_IN          \
        in_dword_masked(HWIO_USB30_SUPTPRT2_DW1_ADDR, HWIO_USB30_SUPTPRT2_DW1_RMSK)
#define HWIO_USB30_SUPTPRT2_DW1_INM(m)      \
        in_dword_masked(HWIO_USB30_SUPTPRT2_DW1_ADDR, m)
#define HWIO_USB30_SUPTPRT2_DW1_NAME_STRING_BMSK                                                    0xffffffff
#define HWIO_USB30_SUPTPRT2_DW1_NAME_STRING_SHFT                                                           0x0

#define HWIO_USB30_SUPTPRT2_DW2_ADDR                                                                (USB30_DWC_USB3_REG_BASE      + 0x000008d8)
#define HWIO_USB30_SUPTPRT2_DW2_PHYS                                                                (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008d8)
#define HWIO_USB30_SUPTPRT2_DW2_OFFS                                                                (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008d8)
#define HWIO_USB30_SUPTPRT2_DW2_RMSK                                                                0xfe1effff
#define HWIO_USB30_SUPTPRT2_DW2_POR                                                                 0x00180101
#define HWIO_USB30_SUPTPRT2_DW2_POR_RMSK                                                            0xffffffff
#define HWIO_USB30_SUPTPRT2_DW2_ATTR                                                                       0x1
#define HWIO_USB30_SUPTPRT2_DW2_IN          \
        in_dword_masked(HWIO_USB30_SUPTPRT2_DW2_ADDR, HWIO_USB30_SUPTPRT2_DW2_RMSK)
#define HWIO_USB30_SUPTPRT2_DW2_INM(m)      \
        in_dword_masked(HWIO_USB30_SUPTPRT2_DW2_ADDR, m)
#define HWIO_USB30_SUPTPRT2_DW2_PSIC_BMSK                                                           0xf0000000
#define HWIO_USB30_SUPTPRT2_DW2_PSIC_SHFT                                                                 0x1c
#define HWIO_USB30_SUPTPRT2_DW2_MHD_BMSK                                                             0xe000000
#define HWIO_USB30_SUPTPRT2_DW2_MHD_SHFT                                                                  0x19
#define HWIO_USB30_SUPTPRT2_DW2_BLC_BMSK                                                              0x100000
#define HWIO_USB30_SUPTPRT2_DW2_BLC_SHFT                                                                  0x14
#define HWIO_USB30_SUPTPRT2_DW2_HLC_BMSK                                                               0x80000
#define HWIO_USB30_SUPTPRT2_DW2_HLC_SHFT                                                                  0x13
#define HWIO_USB30_SUPTPRT2_DW2_IHI_BMSK                                                               0x40000
#define HWIO_USB30_SUPTPRT2_DW2_IHI_SHFT                                                                  0x12
#define HWIO_USB30_SUPTPRT2_DW2_HSO_BMSK                                                               0x20000
#define HWIO_USB30_SUPTPRT2_DW2_HSO_SHFT                                                                  0x11
#define HWIO_USB30_SUPTPRT2_DW2_COMPATIBLE_PORT_COUNT_BMSK                                              0xff00
#define HWIO_USB30_SUPTPRT2_DW2_COMPATIBLE_PORT_COUNT_SHFT                                                 0x8
#define HWIO_USB30_SUPTPRT2_DW2_COMPATIBLE_PORT_OFFSET_BMSK                                               0xff
#define HWIO_USB30_SUPTPRT2_DW2_COMPATIBLE_PORT_OFFSET_SHFT                                                0x0

#define HWIO_USB30_SUPTPRT2_DW3_ADDR                                                                (USB30_DWC_USB3_REG_BASE      + 0x000008dc)
#define HWIO_USB30_SUPTPRT2_DW3_PHYS                                                                (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008dc)
#define HWIO_USB30_SUPTPRT2_DW3_OFFS                                                                (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008dc)
#define HWIO_USB30_SUPTPRT2_DW3_RMSK                                                                      0x1f
#define HWIO_USB30_SUPTPRT2_DW3_POR                                                                 0x00000000
#define HWIO_USB30_SUPTPRT2_DW3_POR_RMSK                                                            0xffffffff
#define HWIO_USB30_SUPTPRT2_DW3_ATTR                                                                       0x1
#define HWIO_USB30_SUPTPRT2_DW3_IN          \
        in_dword_masked(HWIO_USB30_SUPTPRT2_DW3_ADDR, HWIO_USB30_SUPTPRT2_DW3_RMSK)
#define HWIO_USB30_SUPTPRT2_DW3_INM(m)      \
        in_dword_masked(HWIO_USB30_SUPTPRT2_DW3_ADDR, m)
#define HWIO_USB30_SUPTPRT2_DW3_PROTCL_SLT_TY_BMSK                                                        0x1f
#define HWIO_USB30_SUPTPRT2_DW3_PROTCL_SLT_TY_SHFT                                                         0x0

#define HWIO_USB30_SUPTPRT3_DW0_ADDR                                                                (USB30_DWC_USB3_REG_BASE      + 0x000008e0)
#define HWIO_USB30_SUPTPRT3_DW0_PHYS                                                                (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008e0)
#define HWIO_USB30_SUPTPRT3_DW0_OFFS                                                                (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008e0)
#define HWIO_USB30_SUPTPRT3_DW0_RMSK                                                                0xffffffff
#define HWIO_USB30_SUPTPRT3_DW0_POR                                                                 0x03000002
#define HWIO_USB30_SUPTPRT3_DW0_POR_RMSK                                                            0xffffffff
#define HWIO_USB30_SUPTPRT3_DW0_ATTR                                                                       0x1
#define HWIO_USB30_SUPTPRT3_DW0_IN          \
        in_dword_masked(HWIO_USB30_SUPTPRT3_DW0_ADDR, HWIO_USB30_SUPTPRT3_DW0_RMSK)
#define HWIO_USB30_SUPTPRT3_DW0_INM(m)      \
        in_dword_masked(HWIO_USB30_SUPTPRT3_DW0_ADDR, m)
#define HWIO_USB30_SUPTPRT3_DW0_MAJOR_REVISION_BMSK                                                 0xff000000
#define HWIO_USB30_SUPTPRT3_DW0_MAJOR_REVISION_SHFT                                                       0x18
#define HWIO_USB30_SUPTPRT3_DW0_MINOR_REVISION_BMSK                                                   0xff0000
#define HWIO_USB30_SUPTPRT3_DW0_MINOR_REVISION_SHFT                                                       0x10
#define HWIO_USB30_SUPTPRT3_DW0_NEXT_CAPABILITY_POINTER_BMSK                                            0xff00
#define HWIO_USB30_SUPTPRT3_DW0_NEXT_CAPABILITY_POINTER_SHFT                                               0x8
#define HWIO_USB30_SUPTPRT3_DW0_CAPABILITY_ID_BMSK                                                        0xff
#define HWIO_USB30_SUPTPRT3_DW0_CAPABILITY_ID_SHFT                                                         0x0

#define HWIO_USB30_SUPTPRT3_DW1_ADDR                                                                (USB30_DWC_USB3_REG_BASE      + 0x000008e4)
#define HWIO_USB30_SUPTPRT3_DW1_PHYS                                                                (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008e4)
#define HWIO_USB30_SUPTPRT3_DW1_OFFS                                                                (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008e4)
#define HWIO_USB30_SUPTPRT3_DW1_RMSK                                                                0xffffffff
#define HWIO_USB30_SUPTPRT3_DW1_POR                                                                 0x20425355
#define HWIO_USB30_SUPTPRT3_DW1_POR_RMSK                                                            0xffffffff
#define HWIO_USB30_SUPTPRT3_DW1_ATTR                                                                       0x1
#define HWIO_USB30_SUPTPRT3_DW1_IN          \
        in_dword_masked(HWIO_USB30_SUPTPRT3_DW1_ADDR, HWIO_USB30_SUPTPRT3_DW1_RMSK)
#define HWIO_USB30_SUPTPRT3_DW1_INM(m)      \
        in_dword_masked(HWIO_USB30_SUPTPRT3_DW1_ADDR, m)
#define HWIO_USB30_SUPTPRT3_DW1_NAME_STRING_BMSK                                                    0xffffffff
#define HWIO_USB30_SUPTPRT3_DW1_NAME_STRING_SHFT                                                           0x0

#define HWIO_USB30_SUPTPRT3_DW2_ADDR                                                                (USB30_DWC_USB3_REG_BASE      + 0x000008e8)
#define HWIO_USB30_SUPTPRT3_DW2_PHYS                                                                (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008e8)
#define HWIO_USB30_SUPTPRT3_DW2_OFFS                                                                (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008e8)
#define HWIO_USB30_SUPTPRT3_DW2_RMSK                                                                0xfe00ffff
#define HWIO_USB30_SUPTPRT3_DW2_POR                                                                 0x00000102
#define HWIO_USB30_SUPTPRT3_DW2_POR_RMSK                                                            0xffffffff
#define HWIO_USB30_SUPTPRT3_DW2_ATTR                                                                       0x1
#define HWIO_USB30_SUPTPRT3_DW2_IN          \
        in_dword_masked(HWIO_USB30_SUPTPRT3_DW2_ADDR, HWIO_USB30_SUPTPRT3_DW2_RMSK)
#define HWIO_USB30_SUPTPRT3_DW2_INM(m)      \
        in_dword_masked(HWIO_USB30_SUPTPRT3_DW2_ADDR, m)
#define HWIO_USB30_SUPTPRT3_DW2_PSIC_BMSK                                                           0xf0000000
#define HWIO_USB30_SUPTPRT3_DW2_PSIC_SHFT                                                                 0x1c
#define HWIO_USB30_SUPTPRT3_DW2_MHD_BMSK                                                             0xe000000
#define HWIO_USB30_SUPTPRT3_DW2_MHD_SHFT                                                                  0x19
#define HWIO_USB30_SUPTPRT3_DW2_COMPATIBLE_PORT_COUNT_BMSK                                              0xff00
#define HWIO_USB30_SUPTPRT3_DW2_COMPATIBLE_PORT_COUNT_SHFT                                                 0x8
#define HWIO_USB30_SUPTPRT3_DW2_COMPATIBLE_PORT_OFFSET_BMSK                                               0xff
#define HWIO_USB30_SUPTPRT3_DW2_COMPATIBLE_PORT_OFFSET_SHFT                                                0x0

#define HWIO_USB30_SUPTPRT3_DW3_ADDR                                                                (USB30_DWC_USB3_REG_BASE      + 0x000008ec)
#define HWIO_USB30_SUPTPRT3_DW3_PHYS                                                                (USB30_DWC_USB3_REG_BASE_PHYS + 0x000008ec)
#define HWIO_USB30_SUPTPRT3_DW3_OFFS                                                                (USB30_DWC_USB3_REG_BASE_OFFS + 0x000008ec)
#define HWIO_USB30_SUPTPRT3_DW3_RMSK                                                                      0x1f
#define HWIO_USB30_SUPTPRT3_DW3_POR                                                                 0x00000000
#define HWIO_USB30_SUPTPRT3_DW3_POR_RMSK                                                            0xffffffff
#define HWIO_USB30_SUPTPRT3_DW3_ATTR                                                                       0x1
#define HWIO_USB30_SUPTPRT3_DW3_IN          \
        in_dword_masked(HWIO_USB30_SUPTPRT3_DW3_ADDR, HWIO_USB30_SUPTPRT3_DW3_RMSK)
#define HWIO_USB30_SUPTPRT3_DW3_INM(m)      \
        in_dword_masked(HWIO_USB30_SUPTPRT3_DW3_ADDR, m)
#define HWIO_USB30_SUPTPRT3_DW3_PROTCL_SLT_TY_BMSK                                                        0x1f
#define HWIO_USB30_SUPTPRT3_DW3_PROTCL_SLT_TY_SHFT                                                         0x0

/*----------------------------------------------------------------------------
 * MODULE: USB30_QSCRATCH
 *--------------------------------------------------------------------------*/

#define USB30_QSCRATCH_REG_BASE                                                                 (USB30_USB30_PRIM_BASE      + 0x000f8800)
#define USB30_QSCRATCH_REG_BASE_PHYS                                                            (USB30_USB30_PRIM_BASE_PHYS + 0x000f8800)
#define USB30_QSCRATCH_REG_BASE_OFFS                                                            0x000f8800

#define HWIO_USB30_IPCAT_REG_ADDR                                                               (USB30_QSCRATCH_REG_BASE      + 0x00000000)
#define HWIO_USB30_IPCAT_REG_PHYS                                                               (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000000)
#define HWIO_USB30_IPCAT_REG_OFFS                                                               (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000000)
#define HWIO_USB30_IPCAT_REG_RMSK                                                               0xffffffff
#define HWIO_USB30_IPCAT_REG_POR                                                                0x100f0001
#define HWIO_USB30_IPCAT_REG_POR_RMSK                                                           0xffffffff
#define HWIO_USB30_IPCAT_REG_ATTR                                                                      0x1
#define HWIO_USB30_IPCAT_REG_IN          \
        in_dword_masked(HWIO_USB30_IPCAT_REG_ADDR, HWIO_USB30_IPCAT_REG_RMSK)
#define HWIO_USB30_IPCAT_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_IPCAT_REG_ADDR, m)
#define HWIO_USB30_IPCAT_REG_MAJOR_BMSK                                                         0xf0000000
#define HWIO_USB30_IPCAT_REG_MAJOR_SHFT                                                               0x1c
#define HWIO_USB30_IPCAT_REG_MINOR_BMSK                                                          0xfff0000
#define HWIO_USB30_IPCAT_REG_MINOR_SHFT                                                               0x10
#define HWIO_USB30_IPCAT_REG_STEP_BMSK                                                              0xffff
#define HWIO_USB30_IPCAT_REG_STEP_SHFT                                                                 0x0

#define HWIO_USB30_CTRL_REG_ADDR                                                                (USB30_QSCRATCH_REG_BASE      + 0x00000004)
#define HWIO_USB30_CTRL_REG_PHYS                                                                (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000004)
#define HWIO_USB30_CTRL_REG_OFFS                                                                (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000004)
#define HWIO_USB30_CTRL_REG_RMSK                                                                     0x3ff
#define HWIO_USB30_CTRL_REG_POR                                                                 0x00000190
#define HWIO_USB30_CTRL_REG_POR_RMSK                                                            0xffffffff
#define HWIO_USB30_CTRL_REG_ATTR                                                                       0x3
#define HWIO_USB30_CTRL_REG_IN          \
        in_dword_masked(HWIO_USB30_CTRL_REG_ADDR, HWIO_USB30_CTRL_REG_RMSK)
#define HWIO_USB30_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_CTRL_REG_ADDR, m)
#define HWIO_USB30_CTRL_REG_OUT(v)      \
        hsu_out_dword(HWIO_USB30_CTRL_REG_ADDR,v)
#define HWIO_USB30_CTRL_REG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_CTRL_REG_ADDR,m,v,HWIO_USB30_CTRL_REG_IN)
#define HWIO_USB30_CTRL_REG_BC_XCVR_SELECT_BMSK                                                      0x300
#define HWIO_USB30_CTRL_REG_BC_XCVR_SELECT_SHFT                                                        0x8
#define HWIO_USB30_CTRL_REG_BC_TERM_SELECT_BMSK                                                       0x80
#define HWIO_USB30_CTRL_REG_BC_TERM_SELECT_SHFT                                                        0x7
#define HWIO_USB30_CTRL_REG_BC_TX_VALID_BMSK                                                          0x40
#define HWIO_USB30_CTRL_REG_BC_TX_VALID_SHFT                                                           0x6
#define HWIO_USB30_CTRL_REG_BC_OPMODE_BMSK                                                            0x30
#define HWIO_USB30_CTRL_REG_BC_OPMODE_SHFT                                                             0x4
#define HWIO_USB30_CTRL_REG_BC_DMPULLDOWN_BMSK                                                         0x8
#define HWIO_USB30_CTRL_REG_BC_DMPULLDOWN_SHFT                                                         0x3
#define HWIO_USB30_CTRL_REG_BC_DPPULLDOWN_BMSK                                                         0x4
#define HWIO_USB30_CTRL_REG_BC_DPPULLDOWN_SHFT                                                         0x2
#define HWIO_USB30_CTRL_REG_BC_IDPULLUP_BMSK                                                           0x2
#define HWIO_USB30_CTRL_REG_BC_IDPULLUP_SHFT                                                           0x1
#define HWIO_USB30_CTRL_REG_BC_SEL_BMSK                                                                0x1
#define HWIO_USB30_CTRL_REG_BC_SEL_SHFT                                                                0x0

#define HWIO_USB30_GENERAL_CFG_ADDR                                                             (USB30_QSCRATCH_REG_BASE      + 0x00000008)
#define HWIO_USB30_GENERAL_CFG_PHYS                                                             (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000008)
#define HWIO_USB30_GENERAL_CFG_OFFS                                                             (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000008)
#define HWIO_USB30_GENERAL_CFG_RMSK                                                                  0x30f
#define HWIO_USB30_GENERAL_CFG_POR                                                              0x00000004
#define HWIO_USB30_GENERAL_CFG_POR_RMSK                                                         0xffffffff
#define HWIO_USB30_GENERAL_CFG_ATTR                                                                    0x3
#define HWIO_USB30_GENERAL_CFG_IN          \
        in_dword_masked(HWIO_USB30_GENERAL_CFG_ADDR, HWIO_USB30_GENERAL_CFG_RMSK)
#define HWIO_USB30_GENERAL_CFG_INM(m)      \
        in_dword_masked(HWIO_USB30_GENERAL_CFG_ADDR, m)
#define HWIO_USB30_GENERAL_CFG_OUT(v)      \
        hsu_out_dword(HWIO_USB30_GENERAL_CFG_ADDR,v)
#define HWIO_USB30_GENERAL_CFG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_GENERAL_CFG_ADDR,m,v,HWIO_USB30_GENERAL_CFG_IN)
#define HWIO_USB30_GENERAL_CFG_PIPE3_SET_PHYSTATUS_SW_BMSK                                           0x200
#define HWIO_USB30_GENERAL_CFG_PIPE3_SET_PHYSTATUS_SW_SHFT                                             0x9
#define HWIO_USB30_GENERAL_CFG_PIPE_UTMI_CLK_DIS_BMSK                                                0x100
#define HWIO_USB30_GENERAL_CFG_PIPE_UTMI_CLK_DIS_SHFT                                                  0x8
#define HWIO_USB30_GENERAL_CFG_PIPE_UTMI_CLK_DIS_PIPE_UTMI_CLK_EN_FVAL                                 0x0
#define HWIO_USB30_GENERAL_CFG_PIPE_UTMI_CLK_DIS_PIPE_UTMI_CLK_DISABLE_FVAL                            0x1
#define HWIO_USB30_GENERAL_CFG_PIPE3_PHYSTATUS_SW_BMSK                                                 0x8
#define HWIO_USB30_GENERAL_CFG_PIPE3_PHYSTATUS_SW_SHFT                                                 0x3
#define HWIO_USB30_GENERAL_CFG_PIPE3_PHYSTATUS_SW_NO_SW_OVERRIDE_FVAL                                  0x0
#define HWIO_USB30_GENERAL_CFG_PIPE3_PHYSTATUS_SW_PHYSTATUS_SW_OVVERRIDE_FVAL                          0x1
#define HWIO_USB30_GENERAL_CFG_QSRAM_EN_BMSK                                                           0x4
#define HWIO_USB30_GENERAL_CFG_QSRAM_EN_SHFT                                                           0x2
#define HWIO_USB30_GENERAL_CFG_QSRAM_EN_QSRAM_DISABLED_FVAL                                            0x0
#define HWIO_USB30_GENERAL_CFG_QSRAM_EN_QSRAM_ENABLED_FVAL                                             0x1
#define HWIO_USB30_GENERAL_CFG_DBM_EN_BMSK                                                             0x2
#define HWIO_USB30_GENERAL_CFG_DBM_EN_SHFT                                                             0x1
#define HWIO_USB30_GENERAL_CFG_DBM_EN_DBM_DISABLED_FVAL                                                0x0
#define HWIO_USB30_GENERAL_CFG_DBM_EN_DBM_ENABLED_FVAL                                                 0x1
#define HWIO_USB30_GENERAL_CFG_PIPE_UTMI_CLK_SEL_BMSK                                                  0x1
#define HWIO_USB30_GENERAL_CFG_PIPE_UTMI_CLK_SEL_SHFT                                                  0x0
#define HWIO_USB30_GENERAL_CFG_PIPE_UTMI_CLK_SEL_SELECT_PIPE3_CLOCK_FVAL                               0x0
#define HWIO_USB30_GENERAL_CFG_PIPE_UTMI_CLK_SEL_SELECT_UTMI_CLOCK_FVAL                                0x1

#define HWIO_USB30_RAM1_REG_ADDR                                                                (USB30_QSCRATCH_REG_BASE      + 0x0000000c)
#define HWIO_USB30_RAM1_REG_PHYS                                                                (USB30_QSCRATCH_REG_BASE_PHYS + 0x0000000c)
#define HWIO_USB30_RAM1_REG_OFFS                                                                (USB30_QSCRATCH_REG_BASE_OFFS + 0x0000000c)
#define HWIO_USB30_RAM1_REG_RMSK                                                                       0x5
#define HWIO_USB30_RAM1_REG_POR                                                                 0x00000000
#define HWIO_USB30_RAM1_REG_POR_RMSK                                                            0xffffffff
#define HWIO_USB30_RAM1_REG_ATTR                                                                       0x3
#define HWIO_USB30_RAM1_REG_IN          \
        in_dword_masked(HWIO_USB30_RAM1_REG_ADDR, HWIO_USB30_RAM1_REG_RMSK)
#define HWIO_USB30_RAM1_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_RAM1_REG_ADDR, m)
#define HWIO_USB30_RAM1_REG_OUT(v)      \
        hsu_out_dword(HWIO_USB30_RAM1_REG_ADDR,v)
#define HWIO_USB30_RAM1_REG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_RAM1_REG_ADDR,m,v,HWIO_USB30_RAM1_REG_IN)
#define HWIO_USB30_RAM1_REG_RAM13_EN_BMSK                                                              0x4
#define HWIO_USB30_RAM1_REG_RAM13_EN_SHFT                                                              0x2
#define HWIO_USB30_RAM1_REG_RAM13_EN_RAM13_DISABLED_FVAL                                               0x0
#define HWIO_USB30_RAM1_REG_RAM13_EN_RAM13_ENABLED_FVAL                                                0x1
#define HWIO_USB30_RAM1_REG_RAM11_EN_BMSK                                                              0x1
#define HWIO_USB30_RAM1_REG_RAM11_EN_SHFT                                                              0x0
#define HWIO_USB30_RAM1_REG_RAM11_EN_RAM11_DISABLED_FVAL                                               0x0
#define HWIO_USB30_RAM1_REG_RAM11_EN_RAM11_ENABLED_FVAL                                                0x1

#define HWIO_USB30_HS_PHY_CTRL_ADDR                                                             (USB30_QSCRATCH_REG_BASE      + 0x00000010)
#define HWIO_USB30_HS_PHY_CTRL_PHYS                                                             (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000010)
#define HWIO_USB30_HS_PHY_CTRL_OFFS                                                             (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000010)
#define HWIO_USB30_HS_PHY_CTRL_RMSK                                                             0x10100000
#define HWIO_USB30_HS_PHY_CTRL_POR                                                              0x10000000
#define HWIO_USB30_HS_PHY_CTRL_POR_RMSK                                                         0xffffffff
#define HWIO_USB30_HS_PHY_CTRL_ATTR                                                                    0x3
#define HWIO_USB30_HS_PHY_CTRL_IN          \
        in_dword_masked(HWIO_USB30_HS_PHY_CTRL_ADDR, HWIO_USB30_HS_PHY_CTRL_RMSK)
#define HWIO_USB30_HS_PHY_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB30_HS_PHY_CTRL_ADDR, m)
#define HWIO_USB30_HS_PHY_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB30_HS_PHY_CTRL_ADDR,v)
#define HWIO_USB30_HS_PHY_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_HS_PHY_CTRL_ADDR,m,v,HWIO_USB30_HS_PHY_CTRL_IN)
#define HWIO_USB30_HS_PHY_CTRL_SW_SESSVLD_SEL_BMSK                                              0x10000000
#define HWIO_USB30_HS_PHY_CTRL_SW_SESSVLD_SEL_SHFT                                                    0x1c
#define HWIO_USB30_HS_PHY_CTRL_UTMI_OTG_VBUS_VALID_BMSK                                           0x100000
#define HWIO_USB30_HS_PHY_CTRL_UTMI_OTG_VBUS_VALID_SHFT                                               0x14

#define HWIO_USB30_CHARGING_DET_OUTPUT_ADDR                                                     (USB30_QSCRATCH_REG_BASE      + 0x0000001c)
#define HWIO_USB30_CHARGING_DET_OUTPUT_PHYS                                                     (USB30_QSCRATCH_REG_BASE_PHYS + 0x0000001c)
#define HWIO_USB30_CHARGING_DET_OUTPUT_OFFS                                                     (USB30_QSCRATCH_REG_BASE_OFFS + 0x0000001c)
#define HWIO_USB30_CHARGING_DET_OUTPUT_RMSK                                                          0x700
#define HWIO_USB30_CHARGING_DET_OUTPUT_POR                                                      0x00000000
#define HWIO_USB30_CHARGING_DET_OUTPUT_POR_RMSK                                                 0xffffffff
#define HWIO_USB30_CHARGING_DET_OUTPUT_ATTR                                                            0x1
#define HWIO_USB30_CHARGING_DET_OUTPUT_IN          \
        in_dword_masked(HWIO_USB30_CHARGING_DET_OUTPUT_ADDR, HWIO_USB30_CHARGING_DET_OUTPUT_RMSK)
#define HWIO_USB30_CHARGING_DET_OUTPUT_INM(m)      \
        in_dword_masked(HWIO_USB30_CHARGING_DET_OUTPUT_ADDR, m)
#define HWIO_USB30_CHARGING_DET_OUTPUT_UTMI_LINESTATE_SYNC_MODE_BMSK                                 0x400
#define HWIO_USB30_CHARGING_DET_OUTPUT_UTMI_LINESTATE_SYNC_MODE_SHFT                                   0xa
#define HWIO_USB30_CHARGING_DET_OUTPUT_LINESTATE_BMSK                                                0x300
#define HWIO_USB30_CHARGING_DET_OUTPUT_LINESTATE_SHFT                                                  0x8

#define HWIO_USB30_ALT_INTERRUPT_EN_ADDR                                                        (USB30_QSCRATCH_REG_BASE      + 0x00000020)
#define HWIO_USB30_ALT_INTERRUPT_EN_PHYS                                                        (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000020)
#define HWIO_USB30_ALT_INTERRUPT_EN_OFFS                                                        (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000020)
#define HWIO_USB30_ALT_INTERRUPT_EN_RMSK                                                            0x1000
#define HWIO_USB30_ALT_INTERRUPT_EN_POR                                                         0x00000000
#define HWIO_USB30_ALT_INTERRUPT_EN_POR_RMSK                                                    0xffffffff
#define HWIO_USB30_ALT_INTERRUPT_EN_ATTR                                                               0x3
#define HWIO_USB30_ALT_INTERRUPT_EN_IN          \
        in_dword_masked(HWIO_USB30_ALT_INTERRUPT_EN_ADDR, HWIO_USB30_ALT_INTERRUPT_EN_RMSK)
#define HWIO_USB30_ALT_INTERRUPT_EN_INM(m)      \
        in_dword_masked(HWIO_USB30_ALT_INTERRUPT_EN_ADDR, m)
#define HWIO_USB30_ALT_INTERRUPT_EN_OUT(v)      \
        hsu_out_dword(HWIO_USB30_ALT_INTERRUPT_EN_ADDR,v)
#define HWIO_USB30_ALT_INTERRUPT_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_ALT_INTERRUPT_EN_ADDR,m,v,HWIO_USB30_ALT_INTERRUPT_EN_IN)
#define HWIO_USB30_ALT_INTERRUPT_EN_LINESTATE_INTEN_BMSK                                            0x1000
#define HWIO_USB30_ALT_INTERRUPT_EN_LINESTATE_INTEN_SHFT                                               0xc

#define HWIO_USB30_HS_PHY_IRQ_STAT_ADDR                                                         (USB30_QSCRATCH_REG_BASE      + 0x00000024)
#define HWIO_USB30_HS_PHY_IRQ_STAT_PHYS                                                         (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000024)
#define HWIO_USB30_HS_PHY_IRQ_STAT_OFFS                                                         (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000024)
#define HWIO_USB30_HS_PHY_IRQ_STAT_RMSK                                                             0x1000
#define HWIO_USB30_HS_PHY_IRQ_STAT_POR                                                          0x00000000
#define HWIO_USB30_HS_PHY_IRQ_STAT_POR_RMSK                                                     0xffffffff
#define HWIO_USB30_HS_PHY_IRQ_STAT_ATTR                                                                0x3
#define HWIO_USB30_HS_PHY_IRQ_STAT_IN          \
        in_dword_masked(HWIO_USB30_HS_PHY_IRQ_STAT_ADDR, HWIO_USB30_HS_PHY_IRQ_STAT_RMSK)
#define HWIO_USB30_HS_PHY_IRQ_STAT_INM(m)      \
        in_dword_masked(HWIO_USB30_HS_PHY_IRQ_STAT_ADDR, m)
#define HWIO_USB30_HS_PHY_IRQ_STAT_OUT(v)      \
        hsu_out_dword(HWIO_USB30_HS_PHY_IRQ_STAT_ADDR,v)
#define HWIO_USB30_HS_PHY_IRQ_STAT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_HS_PHY_IRQ_STAT_ADDR,m,v,HWIO_USB30_HS_PHY_IRQ_STAT_IN)
#define HWIO_USB30_HS_PHY_IRQ_STAT_LINESTATE_INTLCH_BMSK                                            0x1000
#define HWIO_USB30_HS_PHY_IRQ_STAT_LINESTATE_INTLCH_SHFT                                               0xc

#define HWIO_USB30_CGCTL_REG_ADDR                                                               (USB30_QSCRATCH_REG_BASE      + 0x00000028)
#define HWIO_USB30_CGCTL_REG_PHYS                                                               (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000028)
#define HWIO_USB30_CGCTL_REG_OFFS                                                               (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000028)
#define HWIO_USB30_CGCTL_REG_RMSK                                                                    0x1ee
#define HWIO_USB30_CGCTL_REG_POR                                                                0x00000000
#define HWIO_USB30_CGCTL_REG_POR_RMSK                                                           0xffffffff
#define HWIO_USB30_CGCTL_REG_ATTR                                                                      0x3
#define HWIO_USB30_CGCTL_REG_IN          \
        in_dword_masked(HWIO_USB30_CGCTL_REG_ADDR, HWIO_USB30_CGCTL_REG_RMSK)
#define HWIO_USB30_CGCTL_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_CGCTL_REG_ADDR, m)
#define HWIO_USB30_CGCTL_REG_OUT(v)      \
        hsu_out_dword(HWIO_USB30_CGCTL_REG_ADDR,v)
#define HWIO_USB30_CGCTL_REG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_CGCTL_REG_ADDR,m,v,HWIO_USB30_CGCTL_REG_IN)
#define HWIO_USB30_CGCTL_REG_DBM_REGFILE_CGC_EN_N_BMSK                                               0x100
#define HWIO_USB30_CGCTL_REG_DBM_REGFILE_CGC_EN_N_SHFT                                                 0x8
#define HWIO_USB30_CGCTL_REG_QSCRATCH_CLK_CGC_EN_N_BMSK                                               0x80
#define HWIO_USB30_CGCTL_REG_QSCRATCH_CLK_CGC_EN_N_SHFT                                                0x7
#define HWIO_USB30_CGCTL_REG_LSP_DBC_CGC_EN_N_BMSK                                                    0x40
#define HWIO_USB30_CGCTL_REG_LSP_DBC_CGC_EN_N_SHFT                                                     0x6
#define HWIO_USB30_CGCTL_REG_LSP_CGC_EN_N_BMSK                                                        0x20
#define HWIO_USB30_CGCTL_REG_LSP_CGC_EN_N_SHFT                                                         0x5
#define HWIO_USB30_CGCTL_REG_QCTDD02482169_FIX_DIS_BMSK                                                0x8
#define HWIO_USB30_CGCTL_REG_QCTDD02482169_FIX_DIS_SHFT                                                0x3
#define HWIO_USB30_CGCTL_REG_BAM_CGC_EN_BMSK                                                           0x4
#define HWIO_USB30_CGCTL_REG_BAM_CGC_EN_SHFT                                                           0x2
#define HWIO_USB30_CGCTL_REG_DBM_FSM_EN_BMSK                                                           0x2
#define HWIO_USB30_CGCTL_REG_DBM_FSM_EN_SHFT                                                           0x1

#define HWIO_USB30_DBG_BUS_REG_ADDR                                                             (USB30_QSCRATCH_REG_BASE      + 0x0000002c)
#define HWIO_USB30_DBG_BUS_REG_PHYS                                                             (USB30_QSCRATCH_REG_BASE_PHYS + 0x0000002c)
#define HWIO_USB30_DBG_BUS_REG_OFFS                                                             (USB30_QSCRATCH_REG_BASE_OFFS + 0x0000002c)
#define HWIO_USB30_DBG_BUS_REG_RMSK                                                              0xffff1f1
#define HWIO_USB30_DBG_BUS_REG_POR                                                              0x00000000
#define HWIO_USB30_DBG_BUS_REG_POR_RMSK                                                         0xffffffff
#define HWIO_USB30_DBG_BUS_REG_ATTR                                                                    0x3
#define HWIO_USB30_DBG_BUS_REG_IN          \
        in_dword_masked(HWIO_USB30_DBG_BUS_REG_ADDR, HWIO_USB30_DBG_BUS_REG_RMSK)
#define HWIO_USB30_DBG_BUS_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_DBG_BUS_REG_ADDR, m)
#define HWIO_USB30_DBG_BUS_REG_OUT(v)      \
        hsu_out_dword(HWIO_USB30_DBG_BUS_REG_ADDR,v)
#define HWIO_USB30_DBG_BUS_REG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_DBG_BUS_REG_ADDR,m,v,HWIO_USB30_DBG_BUS_REG_IN)
#define HWIO_USB30_DBG_BUS_REG_GENERAL_DBG_SEL_BMSK                                              0xf000000
#define HWIO_USB30_DBG_BUS_REG_GENERAL_DBG_SEL_SHFT                                                   0x18
#define HWIO_USB30_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_DISABLED_FVAL                                 0x0
#define HWIO_USB30_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_USB3_FVAL                                     0x1
#define HWIO_USB30_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_USB2_FVAL                                     0x2
#define HWIO_USB30_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_DBM_FVAL                                      0x3
#define HWIO_USB30_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_CTRL_FVAL                                     0x4
#define HWIO_USB30_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_GENERAL_FVAL                                  0x5
#define HWIO_USB30_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_HSIC1_FVAL                                    0x6
#define HWIO_USB30_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_HSIC2_FVAL                                    0x7
#define HWIO_USB30_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_USB2_P1_FVAL                                  0x8
#define HWIO_USB30_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_USB2_P2_FVAL                                  0x9
#define HWIO_USB30_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_GSI_IF_FVAL                                   0xa
#define HWIO_USB30_DBG_BUS_REG_DBM_DBG_EN_BMSK                                                    0xf00000
#define HWIO_USB30_DBG_BUS_REG_DBM_DBG_EN_SHFT                                                        0x14
#define HWIO_USB30_DBG_BUS_REG_DBM_DBG_SEL_BMSK                                                    0xff000
#define HWIO_USB30_DBG_BUS_REG_DBM_DBG_SEL_SHFT                                                        0xc
#define HWIO_USB30_DBG_BUS_REG_GSI_IF_DBG_SEL_BMSK                                                   0x1f0
#define HWIO_USB30_DBG_BUS_REG_GSI_IF_DBG_SEL_SHFT                                                     0x4
#define HWIO_USB30_DBG_BUS_REG_CTRL_DBG_SEL_BMSK                                                       0x1
#define HWIO_USB30_DBG_BUS_REG_CTRL_DBG_SEL_SHFT                                                       0x0

#define HWIO_USB30_DBG_BUS_DATA_ADDR                                                            (USB30_QSCRATCH_REG_BASE      + 0x00000034)
#define HWIO_USB30_DBG_BUS_DATA_PHYS                                                            (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000034)
#define HWIO_USB30_DBG_BUS_DATA_OFFS                                                            (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000034)
#define HWIO_USB30_DBG_BUS_DATA_RMSK                                                            0xffffffff
#define HWIO_USB30_DBG_BUS_DATA_POR                                                             0x00000000
#define HWIO_USB30_DBG_BUS_DATA_POR_RMSK                                                        0xffffffff
#define HWIO_USB30_DBG_BUS_DATA_ATTR                                                                   0x1
#define HWIO_USB30_DBG_BUS_DATA_IN          \
        in_dword_masked(HWIO_USB30_DBG_BUS_DATA_ADDR, HWIO_USB30_DBG_BUS_DATA_RMSK)
#define HWIO_USB30_DBG_BUS_DATA_INM(m)      \
        in_dword_masked(HWIO_USB30_DBG_BUS_DATA_ADDR, m)
#define HWIO_USB30_DBG_BUS_DATA_DBG_BUS_BMSK                                                    0xffffffff
#define HWIO_USB30_DBG_BUS_DATA_DBG_BUS_SHFT                                                           0x0

#define HWIO_USB30_SS_PHY_CTRL_ADDR                                                             (USB30_QSCRATCH_REG_BASE      + 0x00000030)
#define HWIO_USB30_SS_PHY_CTRL_PHYS                                                             (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000030)
#define HWIO_USB30_SS_PHY_CTRL_OFFS                                                             (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000030)
#define HWIO_USB30_SS_PHY_CTRL_RMSK                                                              0x1000000
#define HWIO_USB30_SS_PHY_CTRL_POR                                                              0x00000000
#define HWIO_USB30_SS_PHY_CTRL_POR_RMSK                                                         0xffffffff
#define HWIO_USB30_SS_PHY_CTRL_ATTR                                                                    0x3
#define HWIO_USB30_SS_PHY_CTRL_IN          \
        in_dword_masked(HWIO_USB30_SS_PHY_CTRL_ADDR, HWIO_USB30_SS_PHY_CTRL_RMSK)
#define HWIO_USB30_SS_PHY_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB30_SS_PHY_CTRL_ADDR, m)
#define HWIO_USB30_SS_PHY_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB30_SS_PHY_CTRL_ADDR,v)
#define HWIO_USB30_SS_PHY_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_SS_PHY_CTRL_ADDR,m,v,HWIO_USB30_SS_PHY_CTRL_IN)
#define HWIO_USB30_SS_PHY_CTRL_LANE0_PWR_PRESENT_BMSK                                            0x1000000
#define HWIO_USB30_SS_PHY_CTRL_LANE0_PWR_PRESENT_SHFT                                                 0x18

#define HWIO_USB30_PWR_EVNT_IRQ_STAT_ADDR                                                       (USB30_QSCRATCH_REG_BASE      + 0x00000058)
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_PHYS                                                       (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000058)
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_OFFS                                                       (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000058)
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_RMSK                                                        0x1fcf03c
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_POR                                                        0x00000000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_POR_RMSK                                                   0xffffffff
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_ATTR                                                              0x3
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_IN          \
        in_dword_masked(HWIO_USB30_PWR_EVNT_IRQ_STAT_ADDR, HWIO_USB30_PWR_EVNT_IRQ_STAT_RMSK)
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_INM(m)      \
        in_dword_masked(HWIO_USB30_PWR_EVNT_IRQ_STAT_ADDR, m)
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_OUT(v)      \
        hsu_out_dword(HWIO_USB30_PWR_EVNT_IRQ_STAT_ADDR,v)
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_PWR_EVNT_IRQ_STAT_ADDR,m,v,HWIO_USB30_PWR_EVNT_IRQ_STAT_IN)
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_USB30_GSI_L1_EXIT_IRQ_STAT_BMSK                             0x1000000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_USB30_GSI_L1_EXIT_IRQ_STAT_SHFT                                  0x18
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_USB30_GSI_ERROR_IRQ_STAT_BMSK                                0x800000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_USB30_GSI_ERROR_IRQ_STAT_SHFT                                    0x17
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_L1_SUSPEND_OUT_IRQ_STAT_BMSK                                 0x400000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_L1_SUSPEND_OUT_IRQ_STAT_SHFT                                     0x16
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_RX_ELECIDLE_ASYNC_IRQ_STAT_BMSK                      0x200000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_RX_ELECIDLE_ASYNC_IRQ_STAT_SHFT                          0x15
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_L2_ASYNC_IRQ_STAT_BMSK                               0x100000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_L2_ASYNC_IRQ_STAT_SHFT                                   0x14
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_POWERDOWN_OUT_P3_ASYNC_IRQ_STAT_BMSK                          0x80000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_POWERDOWN_OUT_P3_ASYNC_IRQ_STAT_SHFT                             0x13
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_USB30_LINESTATE_INTSTS_BMSK                                   0x40000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_USB30_LINESTATE_INTSTS_SHFT                                      0x12
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_DBM_EP_FIFO_OVERRUN_STAT_BMSK                                  0x8000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_DBM_EP_FIFO_OVERRUN_STAT_SHFT                                     0xf
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_PME_IRQ_STAT_BMSK                                              0x4000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_PME_IRQ_STAT_SHFT                                                 0xe
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_L1_IRQ_STAT_BMSK                                       0x2000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_L1_IRQ_STAT_SHFT                                          0xd
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_RX_ELECIDLE_IRQ_STAT_BMSK                              0x1000
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_RX_ELECIDLE_IRQ_STAT_SHFT                                 0xc
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_L2_IRQ_STAT_BMSK                                         0x20
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_OUT_L2_IRQ_STAT_SHFT                                          0x5
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_IN_L2_IRQ_STAT_BMSK                                          0x10
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_LPM_IN_L2_IRQ_STAT_SHFT                                           0x4
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_POWERDOWN_OUT_P3_IRQ_STAT_BMSK                                    0x8
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_POWERDOWN_OUT_P3_IRQ_STAT_SHFT                                    0x3
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_POWERDOWN_IN_P3_IRQ_STAT_BMSK                                     0x4
#define HWIO_USB30_PWR_EVNT_IRQ_STAT_POWERDOWN_IN_P3_IRQ_STAT_SHFT                                     0x2

#define HWIO_USB30_PWR_EVNT_IRQ_MASK_ADDR                                                       (USB30_QSCRATCH_REG_BASE      + 0x0000005c)
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_PHYS                                                       (USB30_QSCRATCH_REG_BASE_PHYS + 0x0000005c)
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_OFFS                                                       (USB30_QSCRATCH_REG_BASE_OFFS + 0x0000005c)
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_RMSK                                                        0x1fcf03c
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_POR                                                        0x00000000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_POR_RMSK                                                   0xffffffff
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_ATTR                                                              0x3
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_IN          \
        in_dword_masked(HWIO_USB30_PWR_EVNT_IRQ_MASK_ADDR, HWIO_USB30_PWR_EVNT_IRQ_MASK_RMSK)
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_INM(m)      \
        in_dword_masked(HWIO_USB30_PWR_EVNT_IRQ_MASK_ADDR, m)
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_OUT(v)      \
        hsu_out_dword(HWIO_USB30_PWR_EVNT_IRQ_MASK_ADDR,v)
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_PWR_EVNT_IRQ_MASK_ADDR,m,v,HWIO_USB30_PWR_EVNT_IRQ_MASK_IN)
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_USB30_GSI_L1_EXIT_IRQ_MASK_BMSK                             0x1000000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_USB30_GSI_L1_EXIT_IRQ_MASK_SHFT                                  0x18
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_USB30_GSI_ERROR_IRQ_MASK_BMSK                                0x800000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_USB30_GSI_ERROR_IRQ_MASK_SHFT                                    0x17
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_L1_SUSPEND_OUT_IRQ_MASK_BMSK                                 0x400000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_L1_SUSPEND_OUT_IRQ_MASK_SHFT                                     0x16
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_RX_ELECIDLE_ASYNC_IRQ_MASK_BMSK                      0x200000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_RX_ELECIDLE_ASYNC_IRQ_MASK_SHFT                          0x15
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_L2_ASYNC_IRQ_MASK_BMSK                               0x100000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_L2_ASYNC_IRQ_MASK_SHFT                                   0x14
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_POWERDOWN_OUT_P3_ASYNC_IRQ_MASK_BMSK                          0x80000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_POWERDOWN_OUT_P3_ASYNC_IRQ_MASK_SHFT                             0x13
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_USB30_LINESTATE_MASK_BMSK                                     0x40000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_USB30_LINESTATE_MASK_SHFT                                        0x12
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_DBM_EP_FIFO_OVERRUN_MASK_BMSK                                  0x8000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_DBM_EP_FIFO_OVERRUN_MASK_SHFT                                     0xf
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_PME_IRQ_MASK_BMSK                                              0x4000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_PME_IRQ_MASK_SHFT                                                 0xe
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_L1_IRQ_MASK_BMSK                                       0x2000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_L1_IRQ_MASK_SHFT                                          0xd
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_RX_ELECIDLE_IRQ_MASK_BMSK                              0x1000
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_RX_ELECIDLE_IRQ_MASK_SHFT                                 0xc
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_L2_IRQ_MASK_BMSK                                         0x20
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_OUT_L2_IRQ_MASK_SHFT                                          0x5
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_IN_L2_IRQ_MASK_BMSK                                          0x10
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_LPM_IN_L2_IRQ_MASK_SHFT                                           0x4
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_POWERDOWN_OUT_P3_IRQ_MASK_BMSK                                    0x8
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_POWERDOWN_OUT_P3_IRQ_MASK_SHFT                                    0x3
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_POWERDOWN_IN_P3_IRQ_MASK_BMSK                                     0x4
#define HWIO_USB30_PWR_EVNT_IRQ_MASK_POWERDOWN_IN_P3_IRQ_MASK_SHFT                                     0x2

#define HWIO_USB30_HW_SW_EVT_CTRL_REG_ADDR                                                      (USB30_QSCRATCH_REG_BASE      + 0x00000060)
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_PHYS                                                      (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000060)
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_OFFS                                                      (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000060)
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_RMSK                                                           0x131
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_POR                                                       0x00000001
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_POR_RMSK                                                  0xffffffff
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_ATTR                                                             0x3
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_IN          \
        in_dword_masked(HWIO_USB30_HW_SW_EVT_CTRL_REG_ADDR, HWIO_USB30_HW_SW_EVT_CTRL_REG_RMSK)
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_HW_SW_EVT_CTRL_REG_ADDR, m)
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_OUT(v)      \
        hsu_out_dword(HWIO_USB30_HW_SW_EVT_CTRL_REG_ADDR,v)
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_HW_SW_EVT_CTRL_REG_ADDR,m,v,HWIO_USB30_HW_SW_EVT_CTRL_REG_IN)
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_SW_EVT_MUX_SEL_BMSK                                            0x100
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_SW_EVT_MUX_SEL_SHFT                                              0x8
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_SW_EVT_MUX_SEL_SW_EVENT_BUS_USB_CTRL_FVAL                        0x0
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_SW_EVT_MUX_SEL_SW_EVENT_BUS_DBM_FVAL                             0x1
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_HW_EVT_MUX_CTRL_BMSK                                            0x30
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_HW_EVT_MUX_CTRL_SHFT                                             0x4
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_HW_EVT_MUX_CTRL_HW_EVT_IS_DBM_EVT_FVAL                           0x0
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_HW_EVT_MUX_CTRL_HW_EVT_IS_DEBUG_BUS_FVAL                         0x1
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_HW_EVT_MUX_CTRL_HW_EVT_IS_SS_SW_EVT_FVAL                         0x2
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_HW_EVT_MUX_CTRL_HW_EVT_IS_HS_SW_EVT_FVAL                         0x3
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_EVENT_BUS_HALT_BMSK                                              0x1
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_EVENT_BUS_HALT_SHFT                                              0x0
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_EVENT_BUS_HALT_EVENT_BUS_TOGGLE_FVAL                             0x0
#define HWIO_USB30_HW_SW_EVT_CTRL_REG_EVENT_BUS_HALT_EVENT_BUS_HALT_FVAL                               0x1

#define HWIO_USB30_FLADJ_30MHZ_REG_ADDR                                                         (USB30_QSCRATCH_REG_BASE      + 0x00000068)
#define HWIO_USB30_FLADJ_30MHZ_REG_PHYS                                                         (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000068)
#define HWIO_USB30_FLADJ_30MHZ_REG_OFFS                                                         (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000068)
#define HWIO_USB30_FLADJ_30MHZ_REG_RMSK                                                               0x3f
#define HWIO_USB30_FLADJ_30MHZ_REG_POR                                                          0x00000020
#define HWIO_USB30_FLADJ_30MHZ_REG_POR_RMSK                                                     0xffffffff
#define HWIO_USB30_FLADJ_30MHZ_REG_ATTR                                                                0x3
#define HWIO_USB30_FLADJ_30MHZ_REG_IN          \
        in_dword_masked(HWIO_USB30_FLADJ_30MHZ_REG_ADDR, HWIO_USB30_FLADJ_30MHZ_REG_RMSK)
#define HWIO_USB30_FLADJ_30MHZ_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_FLADJ_30MHZ_REG_ADDR, m)
#define HWIO_USB30_FLADJ_30MHZ_REG_OUT(v)      \
        hsu_out_dword(HWIO_USB30_FLADJ_30MHZ_REG_ADDR,v)
#define HWIO_USB30_FLADJ_30MHZ_REG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_FLADJ_30MHZ_REG_ADDR,m,v,HWIO_USB30_FLADJ_30MHZ_REG_IN)
#define HWIO_USB30_FLADJ_30MHZ_REG_FLADJ_30MHZ_VALUE_BMSK                                             0x3f
#define HWIO_USB30_FLADJ_30MHZ_REG_FLADJ_30MHZ_VALUE_SHFT                                              0x0

#define HWIO_USB30_M_AW_USER_REG_ADDR                                                           (USB30_QSCRATCH_REG_BASE      + 0x0000006c)
#define HWIO_USB30_M_AW_USER_REG_PHYS                                                           (USB30_QSCRATCH_REG_BASE_PHYS + 0x0000006c)
#define HWIO_USB30_M_AW_USER_REG_OFFS                                                           (USB30_QSCRATCH_REG_BASE_OFFS + 0x0000006c)
#define HWIO_USB30_M_AW_USER_REG_RMSK                                                                0x97f
#define HWIO_USB30_M_AW_USER_REG_POR                                                            0x00000122
#define HWIO_USB30_M_AW_USER_REG_POR_RMSK                                                       0xffffffff
#define HWIO_USB30_M_AW_USER_REG_ATTR                                                                  0x3
#define HWIO_USB30_M_AW_USER_REG_IN          \
        in_dword_masked(HWIO_USB30_M_AW_USER_REG_ADDR, HWIO_USB30_M_AW_USER_REG_RMSK)
#define HWIO_USB30_M_AW_USER_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_M_AW_USER_REG_ADDR, m)
#define HWIO_USB30_M_AW_USER_REG_OUT(v)      \
        hsu_out_dword(HWIO_USB30_M_AW_USER_REG_ADDR,v)
#define HWIO_USB30_M_AW_USER_REG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_M_AW_USER_REG_ADDR,m,v,HWIO_USB30_M_AW_USER_REG_IN)
#define HWIO_USB30_M_AW_USER_REG_AW_MEMTYPE_1_SEL_BMSK                                               0x800
#define HWIO_USB30_M_AW_USER_REG_AW_MEMTYPE_1_SEL_SHFT                                                 0xb
#define HWIO_USB30_M_AW_USER_REG_AW_NOALLOACATE_BMSK                                                 0x100
#define HWIO_USB30_M_AW_USER_REG_AW_NOALLOACATE_SHFT                                                   0x8
#define HWIO_USB30_M_AW_USER_REG_AW_MEMTYPE_BMSK                                                      0x70
#define HWIO_USB30_M_AW_USER_REG_AW_MEMTYPE_SHFT                                                       0x4
#define HWIO_USB30_M_AW_USER_REG_AW_CACHE_BMSK                                                         0xf
#define HWIO_USB30_M_AW_USER_REG_AW_CACHE_SHFT                                                         0x0

#define HWIO_USB30_M_AR_USER_REG_ADDR                                                           (USB30_QSCRATCH_REG_BASE      + 0x00000070)
#define HWIO_USB30_M_AR_USER_REG_PHYS                                                           (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000070)
#define HWIO_USB30_M_AR_USER_REG_OFFS                                                           (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000070)
#define HWIO_USB30_M_AR_USER_REG_RMSK                                                                0x97f
#define HWIO_USB30_M_AR_USER_REG_POR                                                            0x00000122
#define HWIO_USB30_M_AR_USER_REG_POR_RMSK                                                       0xffffffff
#define HWIO_USB30_M_AR_USER_REG_ATTR                                                                  0x3
#define HWIO_USB30_M_AR_USER_REG_IN          \
        in_dword_masked(HWIO_USB30_M_AR_USER_REG_ADDR, HWIO_USB30_M_AR_USER_REG_RMSK)
#define HWIO_USB30_M_AR_USER_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_M_AR_USER_REG_ADDR, m)
#define HWIO_USB30_M_AR_USER_REG_OUT(v)      \
        hsu_out_dword(HWIO_USB30_M_AR_USER_REG_ADDR,v)
#define HWIO_USB30_M_AR_USER_REG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_M_AR_USER_REG_ADDR,m,v,HWIO_USB30_M_AR_USER_REG_IN)
#define HWIO_USB30_M_AR_USER_REG_AR_MEMTYPE_1_SEL_BMSK                                               0x800
#define HWIO_USB30_M_AR_USER_REG_AR_MEMTYPE_1_SEL_SHFT                                                 0xb
#define HWIO_USB30_M_AR_USER_REG_AR_NOALLOACATE_BMSK                                                 0x100
#define HWIO_USB30_M_AR_USER_REG_AR_NOALLOACATE_SHFT                                                   0x8
#define HWIO_USB30_M_AR_USER_REG_AR_MEMTYPE_BMSK                                                      0x70
#define HWIO_USB30_M_AR_USER_REG_AR_MEMTYPE_SHFT                                                       0x4
#define HWIO_USB30_M_AR_USER_REG_AR_CACHE_BMSK                                                         0xf
#define HWIO_USB30_M_AR_USER_REG_AR_CACHE_SHFT                                                         0x0

#define HWIO_USB30_QSCRTCH_REG_n_ADDR(n)                                                        (USB30_QSCRATCH_REG_BASE      + 0x000000b4 + 0x4 * (n))
#define HWIO_USB30_QSCRTCH_REG_n_PHYS(n)                                                        (USB30_QSCRATCH_REG_BASE_PHYS + 0x000000b4 + 0x4 * (n))
#define HWIO_USB30_QSCRTCH_REG_n_OFFS(n)                                                        (USB30_QSCRATCH_REG_BASE_OFFS + 0x000000b4 + 0x4 * (n))
#define HWIO_USB30_QSCRTCH_REG_n_RMSK                                                           0xffffffff
#define HWIO_USB30_QSCRTCH_REG_n_MAXn                                                                    4
#define HWIO_USB30_QSCRTCH_REG_n_POR                                                            0x00000000
#define HWIO_USB30_QSCRTCH_REG_n_POR_RMSK                                                       0xffffffff
#define HWIO_USB30_QSCRTCH_REG_n_ATTR                                                                  0x3
#define HWIO_USB30_QSCRTCH_REG_n_INI(n)        \
        in_dword_masked(HWIO_USB30_QSCRTCH_REG_n_ADDR(n), HWIO_USB30_QSCRTCH_REG_n_RMSK)
#define HWIO_USB30_QSCRTCH_REG_n_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_QSCRTCH_REG_n_ADDR(n), mask)
#define HWIO_USB30_QSCRTCH_REG_n_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_QSCRTCH_REG_n_ADDR(n),val)
#define HWIO_USB30_QSCRTCH_REG_n_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_QSCRTCH_REG_n_ADDR(n),mask,val,HWIO_USB30_QSCRTCH_REG_n_INI(n))
#define HWIO_USB30_QSCRTCH_REG_n_QSCRTCH_REG_BMSK                                               0xffffffff
#define HWIO_USB30_QSCRTCH_REG_n_QSCRTCH_REG_SHFT                                                      0x0

#define HWIO_USB30_SS_QMP_PHY_CTRL_ADDR                                                         (USB30_QSCRATCH_REG_BASE      + 0x000000f0)
#define HWIO_USB30_SS_QMP_PHY_CTRL_PHYS                                                         (USB30_QSCRATCH_REG_BASE_PHYS + 0x000000f0)
#define HWIO_USB30_SS_QMP_PHY_CTRL_OFFS                                                         (USB30_QSCRATCH_REG_BASE_OFFS + 0x000000f0)
#define HWIO_USB30_SS_QMP_PHY_CTRL_RMSK                                                                0x1
#define HWIO_USB30_SS_QMP_PHY_CTRL_POR                                                          0x00000001
#define HWIO_USB30_SS_QMP_PHY_CTRL_POR_RMSK                                                     0xffffffff
#define HWIO_USB30_SS_QMP_PHY_CTRL_ATTR                                                                0x3
#define HWIO_USB30_SS_QMP_PHY_CTRL_IN          \
        in_dword_masked(HWIO_USB30_SS_QMP_PHY_CTRL_ADDR, HWIO_USB30_SS_QMP_PHY_CTRL_RMSK)
#define HWIO_USB30_SS_QMP_PHY_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB30_SS_QMP_PHY_CTRL_ADDR, m)
#define HWIO_USB30_SS_QMP_PHY_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB30_SS_QMP_PHY_CTRL_ADDR,v)
#define HWIO_USB30_SS_QMP_PHY_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_SS_QMP_PHY_CTRL_ADDR,m,v,HWIO_USB30_SS_QMP_PHY_CTRL_IN)
#define HWIO_USB30_SS_QMP_PHY_CTRL_USB3QMP_PHY_RESET_EN_BMSK                                           0x1
#define HWIO_USB30_SS_QMP_PHY_CTRL_USB3QMP_PHY_RESET_EN_SHFT                                           0x0

#define HWIO_USB30_SNPS_CORE_CFG_ADDR                                                           (USB30_QSCRATCH_REG_BASE      + 0x000000f4)
#define HWIO_USB30_SNPS_CORE_CFG_PHYS                                                           (USB30_QSCRATCH_REG_BASE_PHYS + 0x000000f4)
#define HWIO_USB30_SNPS_CORE_CFG_OFFS                                                           (USB30_QSCRATCH_REG_BASE_OFFS + 0x000000f4)
#define HWIO_USB30_SNPS_CORE_CFG_RMSK                                                                  0x1
#define HWIO_USB30_SNPS_CORE_CFG_POR                                                            0x00000000
#define HWIO_USB30_SNPS_CORE_CFG_POR_RMSK                                                       0xffffffff
#define HWIO_USB30_SNPS_CORE_CFG_ATTR                                                                  0x3
#define HWIO_USB30_SNPS_CORE_CFG_IN          \
        in_dword_masked(HWIO_USB30_SNPS_CORE_CFG_ADDR, HWIO_USB30_SNPS_CORE_CFG_RMSK)
#define HWIO_USB30_SNPS_CORE_CFG_INM(m)      \
        in_dword_masked(HWIO_USB30_SNPS_CORE_CFG_ADDR, m)
#define HWIO_USB30_SNPS_CORE_CFG_OUT(v)      \
        hsu_out_dword(HWIO_USB30_SNPS_CORE_CFG_ADDR,v)
#define HWIO_USB30_SNPS_CORE_CFG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_SNPS_CORE_CFG_ADDR,m,v,HWIO_USB30_SNPS_CORE_CFG_IN)
#define HWIO_USB30_SNPS_CORE_CFG_SNPS_CORE_PME_EN_BMSK                                                 0x1
#define HWIO_USB30_SNPS_CORE_CFG_SNPS_CORE_PME_EN_SHFT                                                 0x0

#define HWIO_USB30_USB30_STS_REG_ADDR                                                           (USB30_QSCRATCH_REG_BASE      + 0x000000f8)
#define HWIO_USB30_USB30_STS_REG_PHYS                                                           (USB30_QSCRATCH_REG_BASE_PHYS + 0x000000f8)
#define HWIO_USB30_USB30_STS_REG_OFFS                                                           (USB30_QSCRATCH_REG_BASE_OFFS + 0x000000f8)
#define HWIO_USB30_USB30_STS_REG_RMSK                                                                 0x3f
#define HWIO_USB30_USB30_STS_REG_POR                                                            0x0000003d
#define HWIO_USB30_USB30_STS_REG_POR_RMSK                                                       0xffffffff
#define HWIO_USB30_USB30_STS_REG_ATTR                                                                  0x1
#define HWIO_USB30_USB30_STS_REG_IN          \
        in_dword_masked(HWIO_USB30_USB30_STS_REG_ADDR, HWIO_USB30_USB30_STS_REG_RMSK)
#define HWIO_USB30_USB30_STS_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_STS_REG_ADDR, m)
#define HWIO_USB30_USB30_STS_REG_USB30_CTRL_SLEEP_N_BMSK                                              0x20
#define HWIO_USB30_USB30_STS_REG_USB30_CTRL_SLEEP_N_SHFT                                               0x5
#define HWIO_USB30_USB30_STS_REG_USB30_CTRL_SUSPEND_N_BMSK                                            0x10
#define HWIO_USB30_USB30_STS_REG_USB30_CTRL_SUSPEND_N_SHFT                                             0x4
#define HWIO_USB30_USB30_STS_REG_USB30_CTRL_L1_SUSPEND_N_BMSK                                          0x8
#define HWIO_USB30_USB30_STS_REG_USB30_CTRL_L1_SUSPEND_N_SHFT                                          0x3
#define HWIO_USB30_USB30_STS_REG_USB30_PHY_STATUS_BMSK                                                 0x4
#define HWIO_USB30_USB30_STS_REG_USB30_PHY_STATUS_SHFT                                                 0x2
#define HWIO_USB30_USB30_STS_REG_USB30_OPMODE_BMSK                                                     0x3
#define HWIO_USB30_USB30_STS_REG_USB30_OPMODE_SHFT                                                     0x0

#define HWIO_USB30_USB30_GSI_GENERAL_CFG_ADDR                                                   (USB30_QSCRATCH_REG_BASE      + 0x000000fc)
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_PHYS                                                   (USB30_QSCRATCH_REG_BASE_PHYS + 0x000000fc)
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_OFFS                                                   (USB30_QSCRATCH_REG_BASE_OFFS + 0x000000fc)
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_RMSK                                                     0x10ff33
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_POR                                                    0x00000000
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_POR_RMSK                                               0xffffffff
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_ATTR                                                          0x3
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_IN          \
        in_dword_masked(HWIO_USB30_USB30_GSI_GENERAL_CFG_ADDR, HWIO_USB30_USB30_GSI_GENERAL_CFG_RMSK)
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_GSI_GENERAL_CFG_ADDR, m)
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_OUT(v)      \
        hsu_out_dword(HWIO_USB30_USB30_GSI_GENERAL_CFG_ADDR,v)
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_GSI_GENERAL_CFG_ADDR,m,v,HWIO_USB30_USB30_GSI_GENERAL_CFG_IN)
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_GSI_RESTART_DBL_PNTR_BMSK                          0x100000
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_GSI_RESTART_DBL_PNTR_SHFT                              0x14
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_BLOCK_GSI_DBL_RELOAD_BMSK                            0xe000
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_BLOCK_GSI_DBL_RELOAD_SHFT                               0xd
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_GSI_CLK_EN_BMSK                                      0x1000
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_GSI_CLK_EN_SHFT                                         0xc
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_GSI_SUPPORT_BURST_CAP_ADDR_BMSK                       0x800
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_GSI_SUPPORT_BURST_CAP_ADDR_SHFT                         0xb
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_GSI_SUPPORT_LEADING_DATA_BMSK                         0x400
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_GSI_SUPPORT_LEADING_DATA_SHFT                           0xa
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_GSI_RESP_BLOCK_GRNT_BMSK                              0x200
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_GSI_RESP_BLOCK_GRNT_SHFT                                0x9
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_GSI_RST_BMSK                                          0x100
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_GSI_RST_SHFT                                            0x8
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_GSI_AWLOCK_BMSK                                        0x30
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_GSI_AWLOCK_SHFT                                         0x4
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_BLOCK_GSI_WR_GO_BMSK                                    0x2
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_BLOCK_GSI_WR_GO_SHFT                                    0x1
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_GSI_EN_BMSK                                             0x1
#define HWIO_USB30_USB30_GSI_GENERAL_CFG_USB30_GSI_EN_SHFT                                             0x0

#define HWIO_USB30_USB30_GSI_EVT_POINTER_L_ADDR                                                 (USB30_QSCRATCH_REG_BASE      + 0x00000100)
#define HWIO_USB30_USB30_GSI_EVT_POINTER_L_PHYS                                                 (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000100)
#define HWIO_USB30_USB30_GSI_EVT_POINTER_L_OFFS                                                 (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000100)
#define HWIO_USB30_USB30_GSI_EVT_POINTER_L_RMSK                                                 0xffffffff
#define HWIO_USB30_USB30_GSI_EVT_POINTER_L_POR                                                  0x00000000
#define HWIO_USB30_USB30_GSI_EVT_POINTER_L_POR_RMSK                                             0xffffffff
#define HWIO_USB30_USB30_GSI_EVT_POINTER_L_ATTR                                                        0x1
#define HWIO_USB30_USB30_GSI_EVT_POINTER_L_IN          \
        in_dword_masked(HWIO_USB30_USB30_GSI_EVT_POINTER_L_ADDR, HWIO_USB30_USB30_GSI_EVT_POINTER_L_RMSK)
#define HWIO_USB30_USB30_GSI_EVT_POINTER_L_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_GSI_EVT_POINTER_L_ADDR, m)
#define HWIO_USB30_USB30_GSI_EVT_POINTER_L_USB30_GSI_EVT_POINTER_L_BMSK                         0xffffffff
#define HWIO_USB30_USB30_GSI_EVT_POINTER_L_USB30_GSI_EVT_POINTER_L_SHFT                                0x0

#define HWIO_USB30_USB30_GSI_EVT_POINTER_H_ADDR                                                 (USB30_QSCRATCH_REG_BASE      + 0x00000104)
#define HWIO_USB30_USB30_GSI_EVT_POINTER_H_PHYS                                                 (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000104)
#define HWIO_USB30_USB30_GSI_EVT_POINTER_H_OFFS                                                 (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000104)
#define HWIO_USB30_USB30_GSI_EVT_POINTER_H_RMSK                                                        0xf
#define HWIO_USB30_USB30_GSI_EVT_POINTER_H_POR                                                  0x00000000
#define HWIO_USB30_USB30_GSI_EVT_POINTER_H_POR_RMSK                                             0xffffffff
#define HWIO_USB30_USB30_GSI_EVT_POINTER_H_ATTR                                                        0x1
#define HWIO_USB30_USB30_GSI_EVT_POINTER_H_IN          \
        in_dword_masked(HWIO_USB30_USB30_GSI_EVT_POINTER_H_ADDR, HWIO_USB30_USB30_GSI_EVT_POINTER_H_RMSK)
#define HWIO_USB30_USB30_GSI_EVT_POINTER_H_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_GSI_EVT_POINTER_H_ADDR, m)
#define HWIO_USB30_USB30_GSI_EVT_POINTER_H_USB30_GSI_EVT_POINTER_H_BMSK                                0xf
#define HWIO_USB30_USB30_GSI_EVT_POINTER_H_USB30_GSI_EVT_POINTER_H_SHFT                                0x0

#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_L_ADDR                                                  (USB30_QSCRATCH_REG_BASE      + 0x00000108)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_L_PHYS                                                  (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000108)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_L_OFFS                                                  (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000108)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_L_RMSK                                                  0xffffffff
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_L_POR                                                   0x00000000
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_L_POR_RMSK                                              0xffffffff
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_L_ATTR                                                         0x1
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_L_IN          \
        in_dword_masked(HWIO_USB30_USB30_GSI_EVT_ON_ERR_L_ADDR, HWIO_USB30_USB30_GSI_EVT_ON_ERR_L_RMSK)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_L_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_GSI_EVT_ON_ERR_L_ADDR, m)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_L_USB30_GSI_EVT_ON_ERR_L_BMSK                           0xffffffff
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_L_USB30_GSI_EVT_ON_ERR_L_SHFT                                  0x0

#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_H_ADDR                                                  (USB30_QSCRATCH_REG_BASE      + 0x0000010c)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_H_PHYS                                                  (USB30_QSCRATCH_REG_BASE_PHYS + 0x0000010c)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_H_OFFS                                                  (USB30_QSCRATCH_REG_BASE_OFFS + 0x0000010c)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_H_RMSK                                                         0xf
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_H_POR                                                   0x00000000
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_H_POR_RMSK                                              0xffffffff
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_H_ATTR                                                         0x1
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_H_IN          \
        in_dword_masked(HWIO_USB30_USB30_GSI_EVT_ON_ERR_H_ADDR, HWIO_USB30_USB30_GSI_EVT_ON_ERR_H_RMSK)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_H_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_GSI_EVT_ON_ERR_H_ADDR, m)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_H_USB30_GSI_EVT_ON_ERR_H_BMSK                                  0xf
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR_H_USB30_GSI_EVT_ON_ERR_H_SHFT                                  0x0

#define HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_ADDR(n)                                                (USB30_QSCRATCH_REG_BASE      + 0x00000110 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_PHYS(n)                                                (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000110 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_OFFS(n)                                                (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000110 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_RMSK                                                   0xffffffff
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_MAXn                                                            2
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_POR                                                    0x00000000
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_POR_RMSK                                               0xffffffff
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_ATTR                                                          0x3
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_ADDR(n), HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_RMSK)
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_ADDR(n), mask)
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_ADDR(n),val)
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_ADDR(n),mask,val,HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_INI(n))
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_USB30_GSI_DBL_ADDR_L_BMSK                              0xffffffff
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Ln_USB30_GSI_DBL_ADDR_L_SHFT                                     0x0

#define HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_ADDR(n)                                                (USB30_QSCRATCH_REG_BASE      + 0x00000120 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_PHYS(n)                                                (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000120 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_OFFS(n)                                                (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000120 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_RMSK                                                          0xf
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_MAXn                                                            2
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_POR                                                    0x00000000
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_POR_RMSK                                               0xffffffff
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_ATTR                                                          0x3
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_ADDR(n), HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_RMSK)
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_ADDR(n), mask)
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_ADDR(n),val)
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_ADDR(n),mask,val,HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_INI(n))
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_USB30_GSI_DBL_ADDR_H_BMSK                                     0xf
#define HWIO_USB30_USB30_GSI_DBL_ADDR_Hn_USB30_GSI_DBL_ADDR_H_SHFT                                     0x0

#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_ADDR(n)                                          (USB30_QSCRATCH_REG_BASE      + 0x00000130 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_PHYS(n)                                          (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000130 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_OFFS(n)                                          (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000130 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_RMSK                                             0xffffffff
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_MAXn                                                      2
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_POR                                              0x00000000
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_POR_RMSK                                         0xffffffff
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_ATTR                                                    0x3
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_ADDR(n), HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_RMSK)
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_ADDR(n), mask)
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_ADDR(n),val)
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_ADDR(n),mask,val,HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_INI(n))
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_USB30_GSI_RING_BASE_ADDR_L_BMSK                  0xffffffff
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Ln_USB30_GSI_RING_BASE_ADDR_L_SHFT                         0x0

#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_ADDR(n)                                          (USB30_QSCRATCH_REG_BASE      + 0x00000144 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_PHYS(n)                                          (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000144 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_OFFS(n)                                          (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000144 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_RMSK                                                    0xf
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_MAXn                                                      2
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_POR                                              0x00000000
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_POR_RMSK                                         0xffffffff
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_ATTR                                                    0x3
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_ADDR(n), HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_RMSK)
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_ADDR(n), mask)
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_ADDR(n),val)
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_ADDR(n),mask,val,HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_INI(n))
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_USB30_GSI_RING_BASE_ADDR_H_BMSK                         0xf
#define HWIO_USB30_USB30_GSI_RING_BASE_ADDR_Hn_USB30_GSI_RING_BASE_ADDR_H_SHFT                         0x0

#define HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_ADDR(n)                                      (USB30_QSCRATCH_REG_BASE      + 0x00000150 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_PHYS(n)                                      (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000150 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_OFFS(n)                                      (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000150 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_RMSK                                           0x1fffff
#define HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_MAXn                                                  1
#define HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_POR                                          0x00000000
#define HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_POR_RMSK                                     0xffffffff
#define HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_ATTR                                                0x3
#define HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_ADDR(n), HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_RMSK)
#define HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_ADDR(n), mask)
#define HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_ADDR(n),val)
#define HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_ADDR(n),mask,val,HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_INI(n))
#define HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_USB30_GSI_DEPCMD_ADDR_L_IPA_EP_BMSK            0x1fffff
#define HWIO_USB30_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_USB30_GSI_DEPCMD_ADDR_L_IPA_EP_SHFT                 0x0

#define HWIO_USB30_USB30_IMODn_ADDR(n)                                                          (USB30_QSCRATCH_REG_BASE      + 0x00000170 + 0x4 * (n))
#define HWIO_USB30_USB30_IMODn_PHYS(n)                                                          (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000170 + 0x4 * (n))
#define HWIO_USB30_USB30_IMODn_OFFS(n)                                                          (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000170 + 0x4 * (n))
#define HWIO_USB30_USB30_IMODn_RMSK                                                                 0x17ff
#define HWIO_USB30_USB30_IMODn_MAXn                                                                      1
#define HWIO_USB30_USB30_IMODn_POR                                                              0x00000000
#define HWIO_USB30_USB30_IMODn_POR_RMSK                                                         0xffffffff
#define HWIO_USB30_USB30_IMODn_ATTR                                                                    0x3
#define HWIO_USB30_USB30_IMODn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_IMODn_ADDR(n), HWIO_USB30_USB30_IMODn_RMSK)
#define HWIO_USB30_USB30_IMODn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_IMODn_ADDR(n), mask)
#define HWIO_USB30_USB30_IMODn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_IMODn_ADDR(n),val)
#define HWIO_USB30_USB30_IMODn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_IMODn_ADDR(n),mask,val,HWIO_USB30_USB30_IMODn_INI(n))
#define HWIO_USB30_USB30_IMODn_USB30_IMOD_EE_EN_BMSK                                                0x1000
#define HWIO_USB30_USB30_IMODn_USB30_IMOD_EE_EN_SHFT                                                   0xc
#define HWIO_USB30_USB30_IMODn_USB30_IMOD_EE_CNT_BMSK                                                0x7ff
#define HWIO_USB30_USB30_IMODn_USB30_IMOD_EE_CNT_SHFT                                                  0x0

#define HWIO_USB30_USB30_USEC_CNT_ADDR                                                          (USB30_QSCRATCH_REG_BASE      + 0x00000180)
#define HWIO_USB30_USB30_USEC_CNT_PHYS                                                          (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000180)
#define HWIO_USB30_USB30_USEC_CNT_OFFS                                                          (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000180)
#define HWIO_USB30_USB30_USEC_CNT_RMSK                                                                0xff
#define HWIO_USB30_USB30_USEC_CNT_POR                                                           0x00000000
#define HWIO_USB30_USB30_USEC_CNT_POR_RMSK                                                      0xffffffff
#define HWIO_USB30_USB30_USEC_CNT_ATTR                                                                 0x3
#define HWIO_USB30_USB30_USEC_CNT_IN          \
        in_dword_masked(HWIO_USB30_USB30_USEC_CNT_ADDR, HWIO_USB30_USB30_USEC_CNT_RMSK)
#define HWIO_USB30_USB30_USEC_CNT_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_USEC_CNT_ADDR, m)
#define HWIO_USB30_USB30_USEC_CNT_OUT(v)      \
        hsu_out_dword(HWIO_USB30_USB30_USEC_CNT_ADDR,v)
#define HWIO_USB30_USB30_USEC_CNT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_USEC_CNT_ADDR,m,v,HWIO_USB30_USB30_USEC_CNT_IN)
#define HWIO_USB30_USB30_USEC_CNT_USB30_USEC_CNT_BMSK                                                 0xff
#define HWIO_USB30_USB30_USEC_CNT_USB30_USEC_CNT_SHFT                                                  0x0

#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_ADDR(n)                                            (USB30_QSCRATCH_REG_BASE      + 0x00000184 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_PHYS(n)                                            (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000184 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_OFFS(n)                                            (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000184 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_RMSK                                               0xffffffff
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_MAXn                                                        2
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_POR                                                0x00000000
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_POR_RMSK                                           0xffffffff
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_ATTR                                                      0x1
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_ADDR(n), HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_RMSK)
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_ADDR(n), mask)
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_USB30_GSI_IF_CAP_WB_ADDR_BMSK                      0xffffffff
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_USB30_GSI_IF_CAP_WB_ADDR_SHFT                             0x0

#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_H_ADDR(n)                                          (USB30_QSCRATCH_REG_BASE      + 0x00000190 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_H_PHYS(n)                                          (USB30_QSCRATCH_REG_BASE_PHYS + 0x00000190 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_H_OFFS(n)                                          (USB30_QSCRATCH_REG_BASE_OFFS + 0x00000190 + 0x4 * (n))
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_H_RMSK                                                    0xf
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_H_MAXn                                                      2
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_H_POR                                              0x00000000
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_H_POR_RMSK                                         0xffffffff
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_H_ATTR                                                    0x1
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_H_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_H_ADDR(n), HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_H_RMSK)
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_H_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_H_ADDR(n), mask)
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_H_USB30_GSI_IF_CAP_WB_ADDR_BMSK                           0xf
#define HWIO_USB30_USB30_GSI_IF_CAP_WB_ADDRn_H_USB30_GSI_IF_CAP_WB_ADDR_SHFT                           0x0

#define HWIO_USB30_USB30_GSI_IF_STS1_ADDR                                                       (USB30_QSCRATCH_REG_BASE      + 0x000001a4)
#define HWIO_USB30_USB30_GSI_IF_STS1_PHYS                                                       (USB30_QSCRATCH_REG_BASE_PHYS + 0x000001a4)
#define HWIO_USB30_USB30_GSI_IF_STS1_OFFS                                                       (USB30_QSCRATCH_REG_BASE_OFFS + 0x000001a4)
#define HWIO_USB30_USB30_GSI_IF_STS1_RMSK                                                       0x1ce7e387
#define HWIO_USB30_USB30_GSI_IF_STS1_POR                                                        0x00000007
#define HWIO_USB30_USB30_GSI_IF_STS1_POR_RMSK                                                   0xffffffff
#define HWIO_USB30_USB30_GSI_IF_STS1_ATTR                                                              0x1
#define HWIO_USB30_USB30_GSI_IF_STS1_IN          \
        in_dword_masked(HWIO_USB30_USB30_GSI_IF_STS1_ADDR, HWIO_USB30_USB30_GSI_IF_STS1_RMSK)
#define HWIO_USB30_USB30_GSI_IF_STS1_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_GSI_IF_STS1_ADDR, m)
#define HWIO_USB30_USB30_GSI_IF_STS1_USB30_GSI_WR_REQ_BMSK                                      0x1c000000
#define HWIO_USB30_USB30_GSI_IF_STS1_USB30_GSI_WR_REQ_SHFT                                            0x1a
#define HWIO_USB30_USB30_GSI_IF_STS1_USB30_GSI_WR_REQ_R_BMSK                                      0xe00000
#define HWIO_USB30_USB30_GSI_IF_STS1_USB30_GSI_WR_REQ_R_SHFT                                          0x15
#define HWIO_USB30_USB30_GSI_IF_STS1_USB30_CUR_GSI_EP_WR_BMSK                                      0x70000
#define HWIO_USB30_USB30_GSI_IF_STS1_USB30_CUR_GSI_EP_WR_SHFT                                         0x10
#define HWIO_USB30_USB30_GSI_IF_STS1_USB30_GSI_WR_CTRL_STATE_BMSK                                   0x8000
#define HWIO_USB30_USB30_GSI_IF_STS1_USB30_GSI_WR_CTRL_STATE_SHFT                                      0xf
#define HWIO_USB30_USB30_GSI_IF_STS1_USB30_GSI_WR_DATA_DONE_R_BMSK                                  0x4000
#define HWIO_USB30_USB30_GSI_IF_STS1_USB30_GSI_WR_DATA_DONE_R_SHFT                                     0xe
#define HWIO_USB30_USB30_GSI_IF_STS1_USB30_GSI_WR_ADDR_DONE_R_BMSK                                  0x2000
#define HWIO_USB30_USB30_GSI_IF_STS1_USB30_GSI_WR_ADDR_DONE_R_SHFT                                     0xd
#define HWIO_USB30_USB30_GSI_IF_STS1_USB30_GSI_EVT_STATE_BMSK                                        0x380
#define HWIO_USB30_USB30_GSI_IF_STS1_USB30_GSI_EVT_STATE_SHFT                                          0x7
#define HWIO_USB30_USB30_GSI_IF_STS1_USB30_GSI_LAST_EVT_RESP_BMSK                                      0x7
#define HWIO_USB30_USB30_GSI_IF_STS1_USB30_GSI_LAST_EVT_RESP_SHFT                                      0x0

#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_L_ADDR                                                 (USB30_QSCRATCH_REG_BASE      + 0x000001a8)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_L_PHYS                                                 (USB30_QSCRATCH_REG_BASE_PHYS + 0x000001a8)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_L_OFFS                                                 (USB30_QSCRATCH_REG_BASE_OFFS + 0x000001a8)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_L_RMSK                                                 0xffffffff
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_L_POR                                                  0x00000000
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_L_POR_RMSK                                             0xffffffff
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_L_ATTR                                                        0x1
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_L_IN          \
        in_dword_masked(HWIO_USB30_USB30_GSI_EVT_ON_ERR2_L_ADDR, HWIO_USB30_USB30_GSI_EVT_ON_ERR2_L_RMSK)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_L_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_GSI_EVT_ON_ERR2_L_ADDR, m)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_L_USB30_GSI_EVT_ON_ERR2_L_BMSK                         0xffffffff
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_L_USB30_GSI_EVT_ON_ERR2_L_SHFT                                0x0

#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_H_ADDR                                                 (USB30_QSCRATCH_REG_BASE      + 0x000001ac)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_H_PHYS                                                 (USB30_QSCRATCH_REG_BASE_PHYS + 0x000001ac)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_H_OFFS                                                 (USB30_QSCRATCH_REG_BASE_OFFS + 0x000001ac)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_H_RMSK                                                        0xf
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_H_POR                                                  0x00000000
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_H_POR_RMSK                                             0xffffffff
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_H_ATTR                                                        0x1
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_H_IN          \
        in_dword_masked(HWIO_USB30_USB30_GSI_EVT_ON_ERR2_H_ADDR, HWIO_USB30_USB30_GSI_EVT_ON_ERR2_H_RMSK)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_H_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_GSI_EVT_ON_ERR2_H_ADDR, m)
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_H_USB30_GSI_EVT_ON_ERR2_H_BMSK                                0xf
#define HWIO_USB30_USB30_GSI_EVT_ON_ERR2_H_USB30_GSI_EVT_ON_ERR2_H_SHFT                                0x0

/*----------------------------------------------------------------------------
 * MODULE: USB30_USB30_BAM
 *--------------------------------------------------------------------------*/

#define USB30_USB30_BAM_REG_BASE                                                             (USB30_USB30_PRIM_BASE      + 0x00104000)
#define USB30_USB30_BAM_REG_BASE_PHYS                                                        (USB30_USB30_PRIM_BASE_PHYS + 0x00104000)
#define USB30_USB30_BAM_REG_BASE_OFFS                                                        0x00104000

#define HWIO_USB30_USB30_BAM_CTRL_ADDR                                                       (USB30_USB30_BAM_REG_BASE      + 0x00000000)
#define HWIO_USB30_USB30_BAM_CTRL_PHYS                                                       (USB30_USB30_BAM_REG_BASE_PHYS + 0x00000000)
#define HWIO_USB30_USB30_BAM_CTRL_OFFS                                                       (USB30_USB30_BAM_REG_BASE_OFFS + 0x00000000)
#define HWIO_USB30_USB30_BAM_CTRL_RMSK                                                         0x1feff3
#define HWIO_USB30_USB30_BAM_CTRL_POR                                                        0x00020000
#define HWIO_USB30_USB30_BAM_CTRL_POR_RMSK                                                   0xffffffff
#define HWIO_USB30_USB30_BAM_CTRL_ATTR                                                              0x3
#define HWIO_USB30_USB30_BAM_CTRL_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_CTRL_ADDR, HWIO_USB30_USB30_BAM_CTRL_RMSK)
#define HWIO_USB30_USB30_BAM_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_CTRL_ADDR, m)
#define HWIO_USB30_USB30_BAM_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB30_USB30_BAM_CTRL_ADDR,v)
#define HWIO_USB30_USB30_BAM_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_CTRL_ADDR,m,v,HWIO_USB30_USB30_BAM_CTRL_IN)
#define HWIO_USB30_USB30_BAM_CTRL_BAM_MESS_ONLY_CANCEL_WB_BMSK                                 0x100000
#define HWIO_USB30_USB30_BAM_CTRL_BAM_MESS_ONLY_CANCEL_WB_SHFT                                     0x14
#define HWIO_USB30_USB30_BAM_CTRL_CACHE_MISS_ERR_RESP_EN_BMSK                                   0x80000
#define HWIO_USB30_USB30_BAM_CTRL_CACHE_MISS_ERR_RESP_EN_SHFT                                      0x13
#define HWIO_USB30_USB30_BAM_CTRL_LOCAL_CLK_GATING_BMSK                                         0x60000
#define HWIO_USB30_USB30_BAM_CTRL_LOCAL_CLK_GATING_SHFT                                            0x11
#define HWIO_USB30_USB30_BAM_CTRL_IBC_DISABLE_BMSK                                              0x10000
#define HWIO_USB30_USB30_BAM_CTRL_IBC_DISABLE_SHFT                                                 0x10
#define HWIO_USB30_USB30_BAM_CTRL_BAM_CACHED_DESC_STORE_BMSK                                     0x8000
#define HWIO_USB30_USB30_BAM_CTRL_BAM_CACHED_DESC_STORE_SHFT                                        0xf
#define HWIO_USB30_USB30_BAM_CTRL_BAM_DESC_CACHE_SEL_BMSK                                        0x6000
#define HWIO_USB30_USB30_BAM_CTRL_BAM_DESC_CACHE_SEL_SHFT                                           0xd
#define HWIO_USB30_USB30_BAM_CTRL_BAM_TESTBUS_SEL_BMSK                                            0xfe0
#define HWIO_USB30_USB30_BAM_CTRL_BAM_TESTBUS_SEL_SHFT                                              0x5
#define HWIO_USB30_USB30_BAM_CTRL_BAM_EN_ACCUM_BMSK                                                0x10
#define HWIO_USB30_USB30_BAM_CTRL_BAM_EN_ACCUM_SHFT                                                 0x4
#define HWIO_USB30_USB30_BAM_CTRL_BAM_EN_BMSK                                                       0x2
#define HWIO_USB30_USB30_BAM_CTRL_BAM_EN_SHFT                                                       0x1
#define HWIO_USB30_USB30_BAM_CTRL_BAM_SW_RST_BMSK                                                   0x1
#define HWIO_USB30_USB30_BAM_CTRL_BAM_SW_RST_SHFT                                                   0x0

#define HWIO_USB30_USB30_BAM_TIMER_ADDR                                                      (USB30_USB30_BAM_REG_BASE      + 0x00000040)
#define HWIO_USB30_USB30_BAM_TIMER_PHYS                                                      (USB30_USB30_BAM_REG_BASE_PHYS + 0x00000040)
#define HWIO_USB30_USB30_BAM_TIMER_OFFS                                                      (USB30_USB30_BAM_REG_BASE_OFFS + 0x00000040)
#define HWIO_USB30_USB30_BAM_TIMER_RMSK                                                          0xffff
#define HWIO_USB30_USB30_BAM_TIMER_POR                                                       0x00000000
#define HWIO_USB30_USB30_BAM_TIMER_POR_RMSK                                                  0xffffffff
#define HWIO_USB30_USB30_BAM_TIMER_ATTR                                                             0x1
#define HWIO_USB30_USB30_BAM_TIMER_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_TIMER_ADDR, HWIO_USB30_USB30_BAM_TIMER_RMSK)
#define HWIO_USB30_USB30_BAM_TIMER_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_TIMER_ADDR, m)
#define HWIO_USB30_USB30_BAM_TIMER_TIMER_BMSK                                                    0xffff
#define HWIO_USB30_USB30_BAM_TIMER_TIMER_SHFT                                                       0x0

#define HWIO_USB30_USB30_BAM_TIMER_CTRL_ADDR                                                 (USB30_USB30_BAM_REG_BASE      + 0x00000044)
#define HWIO_USB30_USB30_BAM_TIMER_CTRL_PHYS                                                 (USB30_USB30_BAM_REG_BASE_PHYS + 0x00000044)
#define HWIO_USB30_USB30_BAM_TIMER_CTRL_OFFS                                                 (USB30_USB30_BAM_REG_BASE_OFFS + 0x00000044)
#define HWIO_USB30_USB30_BAM_TIMER_CTRL_RMSK                                                 0xe000ffff
#define HWIO_USB30_USB30_BAM_TIMER_CTRL_POR                                                  0x00000000
#define HWIO_USB30_USB30_BAM_TIMER_CTRL_POR_RMSK                                             0xffffffff
#define HWIO_USB30_USB30_BAM_TIMER_CTRL_ATTR                                                        0x3
#define HWIO_USB30_USB30_BAM_TIMER_CTRL_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_TIMER_CTRL_ADDR, HWIO_USB30_USB30_BAM_TIMER_CTRL_RMSK)
#define HWIO_USB30_USB30_BAM_TIMER_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_TIMER_CTRL_ADDR, m)
#define HWIO_USB30_USB30_BAM_TIMER_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB30_USB30_BAM_TIMER_CTRL_ADDR,v)
#define HWIO_USB30_USB30_BAM_TIMER_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_TIMER_CTRL_ADDR,m,v,HWIO_USB30_USB30_BAM_TIMER_CTRL_IN)
#define HWIO_USB30_USB30_BAM_TIMER_CTRL_TIMER_RST_BMSK                                       0x80000000
#define HWIO_USB30_USB30_BAM_TIMER_CTRL_TIMER_RST_SHFT                                             0x1f
#define HWIO_USB30_USB30_BAM_TIMER_CTRL_TIMER_RUN_BMSK                                       0x40000000
#define HWIO_USB30_USB30_BAM_TIMER_CTRL_TIMER_RUN_SHFT                                             0x1e
#define HWIO_USB30_USB30_BAM_TIMER_CTRL_TIMER_MODE_BMSK                                      0x20000000
#define HWIO_USB30_USB30_BAM_TIMER_CTRL_TIMER_MODE_SHFT                                            0x1d
#define HWIO_USB30_USB30_BAM_TIMER_CTRL_TIMER_TRSHLD_BMSK                                        0xffff
#define HWIO_USB30_USB30_BAM_TIMER_CTRL_TIMER_TRSHLD_SHFT                                           0x0

#define HWIO_USB30_USB30_BAM_DESC_CNT_TRSHLD_ADDR                                            (USB30_USB30_BAM_REG_BASE      + 0x00000008)
#define HWIO_USB30_USB30_BAM_DESC_CNT_TRSHLD_PHYS                                            (USB30_USB30_BAM_REG_BASE_PHYS + 0x00000008)
#define HWIO_USB30_USB30_BAM_DESC_CNT_TRSHLD_OFFS                                            (USB30_USB30_BAM_REG_BASE_OFFS + 0x00000008)
#define HWIO_USB30_USB30_BAM_DESC_CNT_TRSHLD_RMSK                                                0xffff
#define HWIO_USB30_USB30_BAM_DESC_CNT_TRSHLD_POR                                             0x00000001
#define HWIO_USB30_USB30_BAM_DESC_CNT_TRSHLD_POR_RMSK                                        0xffffffff
#define HWIO_USB30_USB30_BAM_DESC_CNT_TRSHLD_ATTR                                                   0x3
#define HWIO_USB30_USB30_BAM_DESC_CNT_TRSHLD_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_DESC_CNT_TRSHLD_ADDR, HWIO_USB30_USB30_BAM_DESC_CNT_TRSHLD_RMSK)
#define HWIO_USB30_USB30_BAM_DESC_CNT_TRSHLD_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_DESC_CNT_TRSHLD_ADDR, m)
#define HWIO_USB30_USB30_BAM_DESC_CNT_TRSHLD_OUT(v)      \
        hsu_out_dword(HWIO_USB30_USB30_BAM_DESC_CNT_TRSHLD_ADDR,v)
#define HWIO_USB30_USB30_BAM_DESC_CNT_TRSHLD_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_DESC_CNT_TRSHLD_ADDR,m,v,HWIO_USB30_USB30_BAM_DESC_CNT_TRSHLD_IN)
#define HWIO_USB30_USB30_BAM_DESC_CNT_TRSHLD_CNT_TRSHLD_BMSK                                     0xffff
#define HWIO_USB30_USB30_BAM_DESC_CNT_TRSHLD_CNT_TRSHLD_SHFT                                        0x0

#define HWIO_USB30_USB30_BAM_IRQ_STTS_ADDR                                                   (USB30_USB30_BAM_REG_BASE      + 0x00000014)
#define HWIO_USB30_USB30_BAM_IRQ_STTS_PHYS                                                   (USB30_USB30_BAM_REG_BASE_PHYS + 0x00000014)
#define HWIO_USB30_USB30_BAM_IRQ_STTS_OFFS                                                   (USB30_USB30_BAM_REG_BASE_OFFS + 0x00000014)
#define HWIO_USB30_USB30_BAM_IRQ_STTS_RMSK                                                         0x1e
#define HWIO_USB30_USB30_BAM_IRQ_STTS_POR                                                    0x00000000
#define HWIO_USB30_USB30_BAM_IRQ_STTS_POR_RMSK                                               0xffffffff
#define HWIO_USB30_USB30_BAM_IRQ_STTS_ATTR                                                          0x1
#define HWIO_USB30_USB30_BAM_IRQ_STTS_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_IRQ_STTS_ADDR, HWIO_USB30_USB30_BAM_IRQ_STTS_RMSK)
#define HWIO_USB30_USB30_BAM_IRQ_STTS_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_IRQ_STTS_ADDR, m)
#define HWIO_USB30_USB30_BAM_IRQ_STTS_BAM_TIMER_IRQ_BMSK                                           0x10
#define HWIO_USB30_USB30_BAM_IRQ_STTS_BAM_TIMER_IRQ_SHFT                                            0x4
#define HWIO_USB30_USB30_BAM_IRQ_STTS_BAM_EMPTY_IRQ_BMSK                                            0x8
#define HWIO_USB30_USB30_BAM_IRQ_STTS_BAM_EMPTY_IRQ_SHFT                                            0x3
#define HWIO_USB30_USB30_BAM_IRQ_STTS_BAM_ERROR_IRQ_BMSK                                            0x4
#define HWIO_USB30_USB30_BAM_IRQ_STTS_BAM_ERROR_IRQ_SHFT                                            0x2
#define HWIO_USB30_USB30_BAM_IRQ_STTS_BAM_HRESP_ERR_IRQ_BMSK                                        0x2
#define HWIO_USB30_USB30_BAM_IRQ_STTS_BAM_HRESP_ERR_IRQ_SHFT                                        0x1

#define HWIO_USB30_USB30_BAM_IRQ_CLR_ADDR                                                    (USB30_USB30_BAM_REG_BASE      + 0x00000018)
#define HWIO_USB30_USB30_BAM_IRQ_CLR_PHYS                                                    (USB30_USB30_BAM_REG_BASE_PHYS + 0x00000018)
#define HWIO_USB30_USB30_BAM_IRQ_CLR_OFFS                                                    (USB30_USB30_BAM_REG_BASE_OFFS + 0x00000018)
#define HWIO_USB30_USB30_BAM_IRQ_CLR_RMSK                                                          0x1e
#define HWIO_USB30_USB30_BAM_IRQ_CLR_POR                                                     0x00000000
#define HWIO_USB30_USB30_BAM_IRQ_CLR_POR_RMSK                                                0xffffffff
#define HWIO_USB30_USB30_BAM_IRQ_CLR_ATTR                                                           0x2
#define HWIO_USB30_USB30_BAM_IRQ_CLR_OUT(v)      \
        hsu_out_dword(HWIO_USB30_USB30_BAM_IRQ_CLR_ADDR,v)
#define HWIO_USB30_USB30_BAM_IRQ_CLR_BAM_TIMER_CLR_BMSK                                            0x10
#define HWIO_USB30_USB30_BAM_IRQ_CLR_BAM_TIMER_CLR_SHFT                                             0x4
#define HWIO_USB30_USB30_BAM_IRQ_CLR_BAM_EMPTY_CLR_BMSK                                             0x8
#define HWIO_USB30_USB30_BAM_IRQ_CLR_BAM_EMPTY_CLR_SHFT                                             0x3
#define HWIO_USB30_USB30_BAM_IRQ_CLR_BAM_ERROR_CLR_BMSK                                             0x4
#define HWIO_USB30_USB30_BAM_IRQ_CLR_BAM_ERROR_CLR_SHFT                                             0x2
#define HWIO_USB30_USB30_BAM_IRQ_CLR_BAM_HRESP_ERR_CLR_BMSK                                         0x2
#define HWIO_USB30_USB30_BAM_IRQ_CLR_BAM_HRESP_ERR_CLR_SHFT                                         0x1

#define HWIO_USB30_USB30_BAM_IRQ_EN_ADDR                                                     (USB30_USB30_BAM_REG_BASE      + 0x0000001c)
#define HWIO_USB30_USB30_BAM_IRQ_EN_PHYS                                                     (USB30_USB30_BAM_REG_BASE_PHYS + 0x0000001c)
#define HWIO_USB30_USB30_BAM_IRQ_EN_OFFS                                                     (USB30_USB30_BAM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_USB30_USB30_BAM_IRQ_EN_RMSK                                                           0x1e
#define HWIO_USB30_USB30_BAM_IRQ_EN_POR                                                      0x00000000
#define HWIO_USB30_USB30_BAM_IRQ_EN_POR_RMSK                                                 0xffffffff
#define HWIO_USB30_USB30_BAM_IRQ_EN_ATTR                                                            0x3
#define HWIO_USB30_USB30_BAM_IRQ_EN_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_IRQ_EN_ADDR, HWIO_USB30_USB30_BAM_IRQ_EN_RMSK)
#define HWIO_USB30_USB30_BAM_IRQ_EN_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_IRQ_EN_ADDR, m)
#define HWIO_USB30_USB30_BAM_IRQ_EN_OUT(v)      \
        hsu_out_dword(HWIO_USB30_USB30_BAM_IRQ_EN_ADDR,v)
#define HWIO_USB30_USB30_BAM_IRQ_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_IRQ_EN_ADDR,m,v,HWIO_USB30_USB30_BAM_IRQ_EN_IN)
#define HWIO_USB30_USB30_BAM_IRQ_EN_BAM_TIMER_EN_BMSK                                              0x10
#define HWIO_USB30_USB30_BAM_IRQ_EN_BAM_TIMER_EN_SHFT                                               0x4
#define HWIO_USB30_USB30_BAM_IRQ_EN_BAM_EMPTY_EN_BMSK                                               0x8
#define HWIO_USB30_USB30_BAM_IRQ_EN_BAM_EMPTY_EN_SHFT                                               0x3
#define HWIO_USB30_USB30_BAM_IRQ_EN_BAM_ERROR_EN_BMSK                                               0x4
#define HWIO_USB30_USB30_BAM_IRQ_EN_BAM_ERROR_EN_SHFT                                               0x2
#define HWIO_USB30_USB30_BAM_IRQ_EN_BAM_HRESP_ERR_EN_BMSK                                           0x2
#define HWIO_USB30_USB30_BAM_IRQ_EN_BAM_HRESP_ERR_EN_SHFT                                           0x1

#define HWIO_USB30_USB30_BAM_CNFG_BITS_ADDR                                                  (USB30_USB30_BAM_REG_BASE      + 0x0000007c)
#define HWIO_USB30_USB30_BAM_CNFG_BITS_PHYS                                                  (USB30_USB30_BAM_REG_BASE_PHYS + 0x0000007c)
#define HWIO_USB30_USB30_BAM_CNFG_BITS_OFFS                                                  (USB30_USB30_BAM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_USB30_USB30_BAM_CNFG_BITS_RMSK                                                  0xfffff80f
#define HWIO_USB30_USB30_BAM_CNFG_BITS_POR                                                   0x00000000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_POR_RMSK                                              0xffffffff
#define HWIO_USB30_USB30_BAM_CNFG_BITS_ATTR                                                         0x3
#define HWIO_USB30_USB30_BAM_CNFG_BITS_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_CNFG_BITS_ADDR, HWIO_USB30_USB30_BAM_CNFG_BITS_RMSK)
#define HWIO_USB30_USB30_BAM_CNFG_BITS_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_CNFG_BITS_ADDR, m)
#define HWIO_USB30_USB30_BAM_CNFG_BITS_OUT(v)      \
        hsu_out_dword(HWIO_USB30_USB30_BAM_CNFG_BITS_ADDR,v)
#define HWIO_USB30_USB30_BAM_CNFG_BITS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_CNFG_BITS_ADDR,m,v,HWIO_USB30_USB30_BAM_CNFG_BITS_IN)
#define HWIO_USB30_USB30_BAM_CNFG_BITS_AOS_OVERFLOW_PRVNT_BMSK                               0x80000000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_AOS_OVERFLOW_PRVNT_SHFT                                     0x1f
#define HWIO_USB30_USB30_BAM_CNFG_BITS_MULTIPLE_EVENTS_DESC_AVAIL_EN_BMSK                    0x40000000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_MULTIPLE_EVENTS_DESC_AVAIL_EN_SHFT                          0x1e
#define HWIO_USB30_USB30_BAM_CNFG_BITS_MULTIPLE_EVENTS_SIZE_EN_BMSK                          0x20000000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_MULTIPLE_EVENTS_SIZE_EN_SHFT                                0x1d
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_ZLT_W_CD_SUPPORT_BMSK                             0x10000000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_ZLT_W_CD_SUPPORT_SHFT                                   0x1c
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_CD_ENABLE_BMSK                                     0x8000000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_CD_ENABLE_SHFT                                          0x1b
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_AU_ACCUMED_BMSK                                    0x4000000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_AU_ACCUMED_SHFT                                         0x1a
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_PSM_P_HD_DATA_BMSK                                 0x2000000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_PSM_P_HD_DATA_SHFT                                      0x19
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_REG_P_EN_BMSK                                      0x1000000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_REG_P_EN_SHFT                                           0x18
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_WB_DSC_AVL_P_RST_BMSK                               0x800000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_WB_DSC_AVL_P_RST_SHFT                                   0x17
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_WB_RETR_SVPNT_BMSK                                  0x400000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_WB_RETR_SVPNT_SHFT                                      0x16
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_WB_CSW_ACK_IDL_BMSK                                 0x200000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_WB_CSW_ACK_IDL_SHFT                                     0x15
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_WB_BLK_CSW_BMSK                                     0x100000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_WB_BLK_CSW_SHFT                                         0x14
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_WB_P_RES_BMSK                                        0x80000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_WB_P_RES_SHFT                                           0x13
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_SI_P_RES_BMSK                                        0x40000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_SI_P_RES_SHFT                                           0x12
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_AU_P_RES_BMSK                                        0x20000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_AU_P_RES_SHFT                                           0x11
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_PSM_P_RES_BMSK                                       0x10000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_PSM_P_RES_SHFT                                          0x10
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_PSM_CSW_REQ_BMSK                                      0x8000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_PSM_CSW_REQ_SHFT                                         0xf
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_SB_CLK_REQ_BMSK                                       0x4000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_SB_CLK_REQ_SHFT                                          0xe
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_IBC_DISABLE_BMSK                                      0x2000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_IBC_DISABLE_SHFT                                         0xd
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_NO_EXT_P_RST_BMSK                                     0x1000
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_NO_EXT_P_RST_SHFT                                        0xc
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_FULL_PIPE_BMSK                                         0x800
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_FULL_PIPE_SHFT                                           0xb
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_ADML_SYNC_BRIDGE_BMSK                                    0x8
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_ADML_SYNC_BRIDGE_SHFT                                    0x3
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_PIPE_CNFG_BMSK                                           0x4
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_PIPE_CNFG_SHFT                                           0x2
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_ADML_DEEP_CONS_FIFO_BMSK                                 0x2
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_ADML_DEEP_CONS_FIFO_SHFT                                 0x1
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_ADML_INCR4_EN_N_BMSK                                     0x1
#define HWIO_USB30_USB30_BAM_CNFG_BITS_BAM_ADML_INCR4_EN_N_SHFT                                     0x0

#define HWIO_USB30_USB30_BAM_CNFG_BITS_2_ADDR                                                (USB30_USB30_BAM_REG_BASE      + 0x00000084)
#define HWIO_USB30_USB30_BAM_CNFG_BITS_2_PHYS                                                (USB30_USB30_BAM_REG_BASE_PHYS + 0x00000084)
#define HWIO_USB30_USB30_BAM_CNFG_BITS_2_OFFS                                                (USB30_USB30_BAM_REG_BASE_OFFS + 0x00000084)
#define HWIO_USB30_USB30_BAM_CNFG_BITS_2_RMSK                                                       0xf
#define HWIO_USB30_USB30_BAM_CNFG_BITS_2_POR                                                 0x0000000f
#define HWIO_USB30_USB30_BAM_CNFG_BITS_2_POR_RMSK                                            0xffffffff
#define HWIO_USB30_USB30_BAM_CNFG_BITS_2_ATTR                                                       0x3
#define HWIO_USB30_USB30_BAM_CNFG_BITS_2_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_CNFG_BITS_2_ADDR, HWIO_USB30_USB30_BAM_CNFG_BITS_2_RMSK)
#define HWIO_USB30_USB30_BAM_CNFG_BITS_2_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_CNFG_BITS_2_ADDR, m)
#define HWIO_USB30_USB30_BAM_CNFG_BITS_2_OUT(v)      \
        hsu_out_dword(HWIO_USB30_USB30_BAM_CNFG_BITS_2_ADDR,v)
#define HWIO_USB30_USB30_BAM_CNFG_BITS_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_CNFG_BITS_2_ADDR,m,v,HWIO_USB30_USB30_BAM_CNFG_BITS_2_IN)
#define HWIO_USB30_USB30_BAM_CNFG_BITS_2_SUP_GRP_LOCKER_RST_SUPPORT_BMSK                            0x8
#define HWIO_USB30_USB30_BAM_CNFG_BITS_2_SUP_GRP_LOCKER_RST_SUPPORT_SHFT                            0x3
#define HWIO_USB30_USB30_BAM_CNFG_BITS_2_ACTIVE_PIPE_RST_SUPPORT_BMSK                               0x4
#define HWIO_USB30_USB30_BAM_CNFG_BITS_2_ACTIVE_PIPE_RST_SUPPORT_SHFT                               0x2
#define HWIO_USB30_USB30_BAM_CNFG_BITS_2_NO_SW_OFFSET_REVERT_BACK_BMSK                              0x2
#define HWIO_USB30_USB30_BAM_CNFG_BITS_2_NO_SW_OFFSET_REVERT_BACK_SHFT                              0x1
#define HWIO_USB30_USB30_BAM_CNFG_BITS_2_CNFG_NO_ACCEPT_AT_FIFO_FULL_BMSK                           0x1
#define HWIO_USB30_USB30_BAM_CNFG_BITS_2_CNFG_NO_ACCEPT_AT_FIFO_FULL_SHFT                           0x0

#define HWIO_USB30_USB30_BAM_REVISION_ADDR                                                   (USB30_USB30_BAM_REG_BASE      + 0x00001000)
#define HWIO_USB30_USB30_BAM_REVISION_PHYS                                                   (USB30_USB30_BAM_REG_BASE_PHYS + 0x00001000)
#define HWIO_USB30_USB30_BAM_REVISION_OFFS                                                   (USB30_USB30_BAM_REG_BASE_OFFS + 0x00001000)
#define HWIO_USB30_USB30_BAM_REVISION_RMSK                                                   0xffffffff
#define HWIO_USB30_USB30_BAM_REVISION_POR                                                    0x00000000
#define HWIO_USB30_USB30_BAM_REVISION_POR_RMSK                                               0x00000000
#define HWIO_USB30_USB30_BAM_REVISION_ATTR                                                          0x1
#define HWIO_USB30_USB30_BAM_REVISION_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_REVISION_ADDR, HWIO_USB30_USB30_BAM_REVISION_RMSK)
#define HWIO_USB30_USB30_BAM_REVISION_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_REVISION_ADDR, m)
#define HWIO_USB30_USB30_BAM_REVISION_INACTIV_TMR_BASE_BMSK                                  0xff000000
#define HWIO_USB30_USB30_BAM_REVISION_INACTIV_TMR_BASE_SHFT                                        0x18
#define HWIO_USB30_USB30_BAM_REVISION_CMD_DESC_EN_BMSK                                         0x800000
#define HWIO_USB30_USB30_BAM_REVISION_CMD_DESC_EN_SHFT                                             0x17
#define HWIO_USB30_USB30_BAM_REVISION_DESC_CACHE_DEPTH_BMSK                                    0x600000
#define HWIO_USB30_USB30_BAM_REVISION_DESC_CACHE_DEPTH_SHFT                                        0x15
#define HWIO_USB30_USB30_BAM_REVISION_NUM_INACTIV_TMRS_BMSK                                    0x100000
#define HWIO_USB30_USB30_BAM_REVISION_NUM_INACTIV_TMRS_SHFT                                        0x14
#define HWIO_USB30_USB30_BAM_REVISION_INACTIV_TMRS_EXST_BMSK                                    0x80000
#define HWIO_USB30_USB30_BAM_REVISION_INACTIV_TMRS_EXST_SHFT                                       0x13
#define HWIO_USB30_USB30_BAM_REVISION_HIGH_FREQUENCY_BAM_BMSK                                   0x40000
#define HWIO_USB30_USB30_BAM_REVISION_HIGH_FREQUENCY_BAM_SHFT                                      0x12
#define HWIO_USB30_USB30_BAM_REVISION_BAM_HAS_NO_BYPASS_BMSK                                    0x20000
#define HWIO_USB30_USB30_BAM_REVISION_BAM_HAS_NO_BYPASS_SHFT                                       0x11
#define HWIO_USB30_USB30_BAM_REVISION_SECURED_BMSK                                              0x10000
#define HWIO_USB30_USB30_BAM_REVISION_SECURED_SHFT                                                 0x10
#define HWIO_USB30_USB30_BAM_REVISION_USE_VMIDMT_BMSK                                            0x8000
#define HWIO_USB30_USB30_BAM_REVISION_USE_VMIDMT_SHFT                                               0xf
#define HWIO_USB30_USB30_BAM_REVISION_AXI_ACTIVE_BMSK                                            0x4000
#define HWIO_USB30_USB30_BAM_REVISION_AXI_ACTIVE_SHFT                                               0xe
#define HWIO_USB30_USB30_BAM_REVISION_CE_BUFFER_SIZE_BMSK                                        0x3000
#define HWIO_USB30_USB30_BAM_REVISION_CE_BUFFER_SIZE_SHFT                                           0xc
#define HWIO_USB30_USB30_BAM_REVISION_NUM_EES_BMSK                                                0xf00
#define HWIO_USB30_USB30_BAM_REVISION_NUM_EES_SHFT                                                  0x8
#define HWIO_USB30_USB30_BAM_REVISION_REVISION_BMSK                                                0xff
#define HWIO_USB30_USB30_BAM_REVISION_REVISION_SHFT                                                 0x0

#define HWIO_USB30_USB30_BAM_SW_VERSION_ADDR                                                 (USB30_USB30_BAM_REG_BASE      + 0x00001004)
#define HWIO_USB30_USB30_BAM_SW_VERSION_PHYS                                                 (USB30_USB30_BAM_REG_BASE_PHYS + 0x00001004)
#define HWIO_USB30_USB30_BAM_SW_VERSION_OFFS                                                 (USB30_USB30_BAM_REG_BASE_OFFS + 0x00001004)
#define HWIO_USB30_USB30_BAM_SW_VERSION_RMSK                                                 0xffffffff
#define HWIO_USB30_USB30_BAM_SW_VERSION_POR                                                  0x10070004
#define HWIO_USB30_USB30_BAM_SW_VERSION_POR_RMSK                                             0xffffffff
#define HWIO_USB30_USB30_BAM_SW_VERSION_ATTR                                                        0x1
#define HWIO_USB30_USB30_BAM_SW_VERSION_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_SW_VERSION_ADDR, HWIO_USB30_USB30_BAM_SW_VERSION_RMSK)
#define HWIO_USB30_USB30_BAM_SW_VERSION_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_SW_VERSION_ADDR, m)
#define HWIO_USB30_USB30_BAM_SW_VERSION_MAJOR_BMSK                                           0xf0000000
#define HWIO_USB30_USB30_BAM_SW_VERSION_MAJOR_SHFT                                                 0x1c
#define HWIO_USB30_USB30_BAM_SW_VERSION_MINOR_BMSK                                            0xfff0000
#define HWIO_USB30_USB30_BAM_SW_VERSION_MINOR_SHFT                                                 0x10
#define HWIO_USB30_USB30_BAM_SW_VERSION_STEP_BMSK                                                0xffff
#define HWIO_USB30_USB30_BAM_SW_VERSION_STEP_SHFT                                                   0x0

#define HWIO_USB30_USB30_BAM_NUM_PIPES_ADDR                                                  (USB30_USB30_BAM_REG_BASE      + 0x00001008)
#define HWIO_USB30_USB30_BAM_NUM_PIPES_PHYS                                                  (USB30_USB30_BAM_REG_BASE_PHYS + 0x00001008)
#define HWIO_USB30_USB30_BAM_NUM_PIPES_OFFS                                                  (USB30_USB30_BAM_REG_BASE_OFFS + 0x00001008)
#define HWIO_USB30_USB30_BAM_NUM_PIPES_RMSK                                                  0xffffc0ff
#define HWIO_USB30_USB30_BAM_NUM_PIPES_POR                                                   0x00000000
#define HWIO_USB30_USB30_BAM_NUM_PIPES_POR_RMSK                                              0x00000f00
#define HWIO_USB30_USB30_BAM_NUM_PIPES_ATTR                                                         0x1
#define HWIO_USB30_USB30_BAM_NUM_PIPES_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_NUM_PIPES_ADDR, HWIO_USB30_USB30_BAM_NUM_PIPES_RMSK)
#define HWIO_USB30_USB30_BAM_NUM_PIPES_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_NUM_PIPES_ADDR, m)
#define HWIO_USB30_USB30_BAM_NUM_PIPES_BAM_NON_PIPE_GRP_BMSK                                 0xff000000
#define HWIO_USB30_USB30_BAM_NUM_PIPES_BAM_NON_PIPE_GRP_SHFT                                       0x18
#define HWIO_USB30_USB30_BAM_NUM_PIPES_PERIPH_NON_PIPE_GRP_BMSK                                0xff0000
#define HWIO_USB30_USB30_BAM_NUM_PIPES_PERIPH_NON_PIPE_GRP_SHFT                                    0x10
#define HWIO_USB30_USB30_BAM_NUM_PIPES_BAM_DATA_ADDR_BUS_WIDTH_BMSK                              0xc000
#define HWIO_USB30_USB30_BAM_NUM_PIPES_BAM_DATA_ADDR_BUS_WIDTH_SHFT                                 0xe
#define HWIO_USB30_USB30_BAM_NUM_PIPES_BAM_NUM_PIPES_BMSK                                          0xff
#define HWIO_USB30_USB30_BAM_NUM_PIPES_BAM_NUM_PIPES_SHFT                                           0x0

#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_ADDR                                               (USB30_USB30_BAM_REG_BASE      + 0x00001010)
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_PHYS                                               (USB30_USB30_BAM_REG_BASE_PHYS + 0x00001010)
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_OFFS                                               (USB30_USB30_BAM_REG_BASE_OFFS + 0x00001010)
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_RMSK                                                 0x3f007f
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_POR                                                0x00000000
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_POR_RMSK                                           0xffffffff
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_ATTR                                                      0x3
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_TEST_BUS_SEL_ADDR, HWIO_USB30_USB30_BAM_TEST_BUS_SEL_RMSK)
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_TEST_BUS_SEL_ADDR, m)
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_OUT(v)      \
        hsu_out_dword(HWIO_USB30_USB30_BAM_TEST_BUS_SEL_ADDR,v)
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_TEST_BUS_SEL_ADDR,m,v,HWIO_USB30_USB30_BAM_TEST_BUS_SEL_IN)
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_SW_EVENTS_ZERO_BMSK                                  0x200000
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_SW_EVENTS_ZERO_SHFT                                      0x15
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_SW_EVENTS_SEL_BMSK                                   0x180000
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_SW_EVENTS_SEL_SHFT                                       0x13
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_BAM_DATA_ERASE_BMSK                                   0x40000
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_BAM_DATA_ERASE_SHFT                                      0x12
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_BAM_DATA_FLUSH_BMSK                                   0x20000
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_BAM_DATA_FLUSH_SHFT                                      0x11
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_BAM_CLK_ALWAYS_ON_BMSK                                0x10000
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_BAM_CLK_ALWAYS_ON_SHFT                                   0x10
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_BAM_TESTBUS_SEL_BMSK                                     0x7f
#define HWIO_USB30_USB30_BAM_TEST_BUS_SEL_BAM_TESTBUS_SEL_SHFT                                      0x0

#define HWIO_USB30_USB30_BAM_TEST_BUS_REG_ADDR                                               (USB30_USB30_BAM_REG_BASE      + 0x00001014)
#define HWIO_USB30_USB30_BAM_TEST_BUS_REG_PHYS                                               (USB30_USB30_BAM_REG_BASE_PHYS + 0x00001014)
#define HWIO_USB30_USB30_BAM_TEST_BUS_REG_OFFS                                               (USB30_USB30_BAM_REG_BASE_OFFS + 0x00001014)
#define HWIO_USB30_USB30_BAM_TEST_BUS_REG_RMSK                                               0xffffffff
#define HWIO_USB30_USB30_BAM_TEST_BUS_REG_POR                                                0x00000000
#define HWIO_USB30_USB30_BAM_TEST_BUS_REG_POR_RMSK                                           0xffffffff
#define HWIO_USB30_USB30_BAM_TEST_BUS_REG_ATTR                                                      0x1
#define HWIO_USB30_USB30_BAM_TEST_BUS_REG_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_TEST_BUS_REG_ADDR, HWIO_USB30_USB30_BAM_TEST_BUS_REG_RMSK)
#define HWIO_USB30_USB30_BAM_TEST_BUS_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_TEST_BUS_REG_ADDR, m)
#define HWIO_USB30_USB30_BAM_TEST_BUS_REG_BAM_TESTBUS_REG_BMSK                               0xffffffff
#define HWIO_USB30_USB30_BAM_TEST_BUS_REG_BAM_TESTBUS_REG_SHFT                                      0x0

#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_ADDR                                       (USB30_USB30_BAM_REG_BASE      + 0x00001024)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_PHYS                                       (USB30_USB30_BAM_REG_BASE_PHYS + 0x00001024)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_OFFS                                       (USB30_USB30_BAM_REG_BASE_OFFS + 0x00001024)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_RMSK                                         0x7fffff
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_POR                                        0x00000000
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_POR_RMSK                                   0xffffffff
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_ATTR                                              0x1
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_ADDR, HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_RMSK)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_ADDR, m)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_BAM_ERR_HVMID_BMSK                           0x7c0000
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_BAM_ERR_HVMID_SHFT                               0x12
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_BAM_ERR_DIRECT_MODE_BMSK                      0x20000
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_BAM_ERR_DIRECT_MODE_SHFT                         0x11
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_BAM_ERR_HCID_BMSK                             0x1f000
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_BAM_ERR_HCID_SHFT                                 0xc
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_BAM_ERR_HPROT_BMSK                              0xf00
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_BAM_ERR_HPROT_SHFT                                0x8
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_BAM_ERR_HBURST_BMSK                              0xe0
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_BAM_ERR_HBURST_SHFT                               0x5
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_BAM_ERR_HSIZE_BMSK                               0x18
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_BAM_ERR_HSIZE_SHFT                                0x3
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_BAM_ERR_HWRITE_BMSK                               0x4
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_BAM_ERR_HWRITE_SHFT                               0x2
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_BAM_ERR_HTRANS_BMSK                               0x3
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_CTRLS_BAM_ERR_HTRANS_SHFT                               0x0

#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_ADDR                                        (USB30_USB30_BAM_REG_BASE      + 0x00001028)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_PHYS                                        (USB30_USB30_BAM_REG_BASE_PHYS + 0x00001028)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_OFFS                                        (USB30_USB30_BAM_REG_BASE_OFFS + 0x00001028)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_RMSK                                        0xffffffff
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_POR                                         0x00000000
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_POR_RMSK                                    0xffffffff
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_ATTR                                               0x1
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_ADDR, HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_RMSK)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_ADDR, m)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_BAM_ERR_ADDR_BMSK                           0xffffffff
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_BAM_ERR_ADDR_SHFT                                  0x0

#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_DATA_ADDR                                        (USB30_USB30_BAM_REG_BASE      + 0x0000102c)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_DATA_PHYS                                        (USB30_USB30_BAM_REG_BASE_PHYS + 0x0000102c)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_DATA_OFFS                                        (USB30_USB30_BAM_REG_BASE_OFFS + 0x0000102c)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_DATA_RMSK                                        0xffffffff
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_DATA_POR                                         0x00000000
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_DATA_POR_RMSK                                    0xffffffff
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_DATA_ATTR                                               0x1
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_DATA_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_DATA_ADDR, HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_DATA_RMSK)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_DATA_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_DATA_ADDR, m)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_DATA_BAM_ERR_DATA_BMSK                           0xffffffff
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_DATA_BAM_ERR_DATA_SHFT                                  0x0

#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_LSB_ADDR                                    (USB30_USB30_BAM_REG_BASE      + 0x00001100)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_LSB_PHYS                                    (USB30_USB30_BAM_REG_BASE_PHYS + 0x00001100)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_LSB_OFFS                                    (USB30_USB30_BAM_REG_BASE_OFFS + 0x00001100)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_LSB_RMSK                                    0xffffffff
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_LSB_POR                                     0x00000000
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_LSB_POR_RMSK                                0xffffffff
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_LSB_ATTR                                           0x1
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_LSB_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_LSB_ADDR, HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_LSB_RMSK)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_LSB_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_LSB_ADDR, m)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_LSB_BAM_ERR_ADDR_BMSK                       0xffffffff
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_LSB_BAM_ERR_ADDR_SHFT                              0x0

#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_MSB_ADDR                                    (USB30_USB30_BAM_REG_BASE      + 0x00001104)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_MSB_PHYS                                    (USB30_USB30_BAM_REG_BASE_PHYS + 0x00001104)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_MSB_OFFS                                    (USB30_USB30_BAM_REG_BASE_OFFS + 0x00001104)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_MSB_RMSK                                           0xf
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_MSB_POR                                     0x00000000
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_MSB_POR_RMSK                                0xffffffff
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_MSB_ATTR                                           0x1
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_MSB_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_MSB_ADDR, HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_MSB_RMSK)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_MSB_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_MSB_ADDR, m)
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_MSB_BAM_ERR_ADDR_BMSK                              0xf
#define HWIO_USB30_USB30_BAM_AHB_MASTER_ERR_ADDR_MSB_BAM_ERR_ADDR_SHFT                              0x0

#define HWIO_USB30_USB30_BAM_TRUST_REG_ADDR                                                  (USB30_USB30_BAM_REG_BASE      + 0x00002000)
#define HWIO_USB30_USB30_BAM_TRUST_REG_PHYS                                                  (USB30_USB30_BAM_REG_BASE_PHYS + 0x00002000)
#define HWIO_USB30_USB30_BAM_TRUST_REG_OFFS                                                  (USB30_USB30_BAM_REG_BASE_OFFS + 0x00002000)
#define HWIO_USB30_USB30_BAM_TRUST_REG_RMSK                                                      0x3f87
#define HWIO_USB30_USB30_BAM_TRUST_REG_POR                                                   0x00000000
#define HWIO_USB30_USB30_BAM_TRUST_REG_POR_RMSK                                              0xffffffff
#define HWIO_USB30_USB30_BAM_TRUST_REG_ATTR                                                         0x3
#define HWIO_USB30_USB30_BAM_TRUST_REG_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_TRUST_REG_ADDR, HWIO_USB30_USB30_BAM_TRUST_REG_RMSK)
#define HWIO_USB30_USB30_BAM_TRUST_REG_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_TRUST_REG_ADDR, m)
#define HWIO_USB30_USB30_BAM_TRUST_REG_OUT(v)      \
        hsu_out_dword(HWIO_USB30_USB30_BAM_TRUST_REG_ADDR,v)
#define HWIO_USB30_USB30_BAM_TRUST_REG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_TRUST_REG_ADDR,m,v,HWIO_USB30_USB30_BAM_TRUST_REG_IN)
#define HWIO_USB30_USB30_BAM_TRUST_REG_LOCK_EE_CTRL_BMSK                                         0x2000
#define HWIO_USB30_USB30_BAM_TRUST_REG_LOCK_EE_CTRL_SHFT                                            0xd
#define HWIO_USB30_USB30_BAM_TRUST_REG_BAM_VMID_BMSK                                             0x1f00
#define HWIO_USB30_USB30_BAM_TRUST_REG_BAM_VMID_SHFT                                                0x8
#define HWIO_USB30_USB30_BAM_TRUST_REG_BAM_RST_BLOCK_BMSK                                          0x80
#define HWIO_USB30_USB30_BAM_TRUST_REG_BAM_RST_BLOCK_SHFT                                           0x7
#define HWIO_USB30_USB30_BAM_TRUST_REG_BAM_EE_BMSK                                                  0x7
#define HWIO_USB30_USB30_BAM_TRUST_REG_BAM_EE_SHFT                                                  0x0

#define HWIO_USB30_USB30_BAM_P_TRUST_REGn_ADDR(n)                                            (USB30_USB30_BAM_REG_BASE      + 0x00002020 + 0x4 * (n))
#define HWIO_USB30_USB30_BAM_P_TRUST_REGn_PHYS(n)                                            (USB30_USB30_BAM_REG_BASE_PHYS + 0x00002020 + 0x4 * (n))
#define HWIO_USB30_USB30_BAM_P_TRUST_REGn_OFFS(n)                                            (USB30_USB30_BAM_REG_BASE_OFFS + 0x00002020 + 0x4 * (n))
#define HWIO_USB30_USB30_BAM_P_TRUST_REGn_RMSK                                                   0x1fff
#define HWIO_USB30_USB30_BAM_P_TRUST_REGn_MAXn                                                        3
#define HWIO_USB30_USB30_BAM_P_TRUST_REGn_POR                                                0x00000000
#define HWIO_USB30_USB30_BAM_P_TRUST_REGn_POR_RMSK                                           0xffffffff
#define HWIO_USB30_USB30_BAM_P_TRUST_REGn_ATTR                                                      0x3
#define HWIO_USB30_USB30_BAM_P_TRUST_REGn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_TRUST_REGn_ADDR(n), HWIO_USB30_USB30_BAM_P_TRUST_REGn_RMSK)
#define HWIO_USB30_USB30_BAM_P_TRUST_REGn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_TRUST_REGn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_TRUST_REGn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_TRUST_REGn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_TRUST_REGn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_TRUST_REGn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_TRUST_REGn_INI(n))
#define HWIO_USB30_USB30_BAM_P_TRUST_REGn_BAM_P_VMID_BMSK                                        0x1f00
#define HWIO_USB30_USB30_BAM_P_TRUST_REGn_BAM_P_VMID_SHFT                                           0x8
#define HWIO_USB30_USB30_BAM_P_TRUST_REGn_BAM_P_SUP_GROUP_BMSK                                     0xf8
#define HWIO_USB30_USB30_BAM_P_TRUST_REGn_BAM_P_SUP_GROUP_SHFT                                      0x3
#define HWIO_USB30_USB30_BAM_P_TRUST_REGn_BAM_P_EE_BMSK                                             0x7
#define HWIO_USB30_USB30_BAM_P_TRUST_REGn_BAM_P_EE_SHFT                                             0x0

#define HWIO_USB30_USB30_BAM_IRQ_SRCS_EEn_ADDR(n)                                            (USB30_USB30_BAM_REG_BASE      + 0x00003000 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_EEn_PHYS(n)                                            (USB30_USB30_BAM_REG_BASE_PHYS + 0x00003000 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_EEn_OFFS(n)                                            (USB30_USB30_BAM_REG_BASE_OFFS + 0x00003000 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_EEn_RMSK                                               0xffffffff
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_EEn_MAXn                                                        3
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_EEn_POR                                                0x00000000
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_EEn_POR_RMSK                                           0xffffffff
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_EEn_ATTR                                                      0x1
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_EEn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_IRQ_SRCS_EEn_ADDR(n), HWIO_USB30_USB30_BAM_IRQ_SRCS_EEn_RMSK)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_EEn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_IRQ_SRCS_EEn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_EEn_BAM_IRQ_BMSK                                       0x80000000
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_EEn_BAM_IRQ_SHFT                                             0x1f
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_EEn_P_IRQ_BMSK                                         0x7fffffff
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_EEn_P_IRQ_SHFT                                                0x0

#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_ADDR(n)                                        (USB30_USB30_BAM_REG_BASE      + 0x00003004 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_PHYS(n)                                        (USB30_USB30_BAM_REG_BASE_PHYS + 0x00003004 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_OFFS(n)                                        (USB30_USB30_BAM_REG_BASE_OFFS + 0x00003004 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_RMSK                                           0xffffffff
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_MAXn                                                    3
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_POR                                            0x00000000
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_POR_RMSK                                       0xffffffff
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_ATTR                                                  0x3
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_ADDR(n), HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_RMSK)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_INI(n))
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_BAM_IRQ_MSK_BMSK                               0x80000000
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_BAM_IRQ_MSK_SHFT                                     0x1f
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_BAM_IRQ_MSK_DISABLE_BAM_INTERRUPT_FVAL                0x0
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_BAM_IRQ_MSK_ENABLE_BAM_INTERRUPT_FVAL                 0x1
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_P_IRQ_MSK_BMSK                                 0x7fffffff
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_P_IRQ_MSK_SHFT                                        0x0
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_P_IRQ_MSK_DISABLE_PIPE_INTERRUPT_FVAL                 0x0
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_EEn_P_IRQ_MSK_ENABLE_PIPE_INTERRUPT_FVAL                  0x1

#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_EEn_ADDR(n)                                   (USB30_USB30_BAM_REG_BASE      + 0x00003008 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_EEn_PHYS(n)                                   (USB30_USB30_BAM_REG_BASE_PHYS + 0x00003008 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_EEn_OFFS(n)                                   (USB30_USB30_BAM_REG_BASE_OFFS + 0x00003008 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_EEn_RMSK                                      0xffffffff
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_EEn_MAXn                                               3
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_EEn_POR                                       0x00000000
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_EEn_POR_RMSK                                  0xffffffff
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_EEn_ATTR                                             0x1
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_EEn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_EEn_ADDR(n), HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_EEn_RMSK)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_EEn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_EEn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_EEn_BAM_IRQ_UNMASKED_BMSK                     0x80000000
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_EEn_BAM_IRQ_UNMASKED_SHFT                           0x1f
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_EEn_P_IRQ_UNMASKED_BMSK                       0x7fffffff
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_EEn_P_IRQ_UNMASKED_SHFT                              0x0

#define HWIO_USB30_USB30_BAM_PIPE_ATTR_EEn_ADDR(n)                                           (USB30_USB30_BAM_REG_BASE      + 0x0000300c + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_PIPE_ATTR_EEn_PHYS(n)                                           (USB30_USB30_BAM_REG_BASE_PHYS + 0x0000300c + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_PIPE_ATTR_EEn_OFFS(n)                                           (USB30_USB30_BAM_REG_BASE_OFFS + 0x0000300c + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_PIPE_ATTR_EEn_RMSK                                              0xffffffff
#define HWIO_USB30_USB30_BAM_PIPE_ATTR_EEn_MAXn                                                       3
#define HWIO_USB30_USB30_BAM_PIPE_ATTR_EEn_POR                                               0x00000000
#define HWIO_USB30_USB30_BAM_PIPE_ATTR_EEn_POR_RMSK                                          0xffffffff
#define HWIO_USB30_USB30_BAM_PIPE_ATTR_EEn_ATTR                                                     0x1
#define HWIO_USB30_USB30_BAM_PIPE_ATTR_EEn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_PIPE_ATTR_EEn_ADDR(n), HWIO_USB30_USB30_BAM_PIPE_ATTR_EEn_RMSK)
#define HWIO_USB30_USB30_BAM_PIPE_ATTR_EEn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_PIPE_ATTR_EEn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_PIPE_ATTR_EEn_BAM_ENABLED_BMSK                                  0x80000000
#define HWIO_USB30_USB30_BAM_PIPE_ATTR_EEn_BAM_ENABLED_SHFT                                        0x1f
#define HWIO_USB30_USB30_BAM_PIPE_ATTR_EEn_P_ATTR_BMSK                                       0x7fffffff
#define HWIO_USB30_USB30_BAM_PIPE_ATTR_EEn_P_ATTR_SHFT                                              0x0

#define HWIO_USB30_USB30_BAM_IRQ_SRCS_ADDR                                                   (USB30_USB30_BAM_REG_BASE      + 0x00003010)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_PHYS                                                   (USB30_USB30_BAM_REG_BASE_PHYS + 0x00003010)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_OFFS                                                   (USB30_USB30_BAM_REG_BASE_OFFS + 0x00003010)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_RMSK                                                   0xffffffff
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_POR                                                    0x00000000
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_POR_RMSK                                               0xffffffff
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_ATTR                                                          0x1
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_IRQ_SRCS_ADDR, HWIO_USB30_USB30_BAM_IRQ_SRCS_RMSK)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_IRQ_SRCS_ADDR, m)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_BAM_IRQ_BMSK                                           0x80000000
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_BAM_IRQ_SHFT                                                 0x1f
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_P_IRQ_BMSK                                             0x7fffffff
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_P_IRQ_SHFT                                                    0x0

#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_ADDR                                               (USB30_USB30_BAM_REG_BASE      + 0x00003014)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_PHYS                                               (USB30_USB30_BAM_REG_BASE_PHYS + 0x00003014)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_OFFS                                               (USB30_USB30_BAM_REG_BASE_OFFS + 0x00003014)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_RMSK                                               0xffffffff
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_POR                                                0x00000000
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_POR_RMSK                                           0xffffffff
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_ATTR                                                      0x3
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_ADDR, HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_RMSK)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_ADDR, m)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_OUT(v)      \
        hsu_out_dword(HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_ADDR,v)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_ADDR,m,v,HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_IN)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_BAM_IRQ_MSK_BMSK                                   0x80000000
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_BAM_IRQ_MSK_SHFT                                         0x1f
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_BAM_IRQ_MSK_DISABLE_BAM_INTERRUPT_FVAL                    0x0
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_BAM_IRQ_MSK_ENABLE_BAM_INTERRUPT_FVAL                     0x1
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_P_IRQ_MSK_BMSK                                     0x7fffffff
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_P_IRQ_MSK_SHFT                                            0x0
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_P_IRQ_MSK_DISABLE_PIPE_INTERRUPT_FVAL                     0x0
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_MSK_P_IRQ_MSK_ENABLE_PIPE_INTERRUPT_FVAL                      0x1

#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_ADDR                                          (USB30_USB30_BAM_REG_BASE      + 0x00003018)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_PHYS                                          (USB30_USB30_BAM_REG_BASE_PHYS + 0x00003018)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_OFFS                                          (USB30_USB30_BAM_REG_BASE_OFFS + 0x00003018)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_RMSK                                          0xffffffff
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_POR                                           0x00000000
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_POR_RMSK                                      0xffffffff
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_ATTR                                                 0x1
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_IN          \
        in_dword_masked(HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_ADDR, HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_RMSK)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_INM(m)      \
        in_dword_masked(HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_ADDR, m)
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_BAM_IRQ_UNMASKED_BMSK                         0x80000000
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_BAM_IRQ_UNMASKED_SHFT                               0x1f
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_P_IRQ_UNMASKED_BMSK                           0x7fffffff
#define HWIO_USB30_USB30_BAM_IRQ_SRCS_UNMASKED_P_IRQ_UNMASKED_SHFT                                  0x0

#define HWIO_USB30_USB30_BAM_P_CTRLn_ADDR(n)                                                 (USB30_USB30_BAM_REG_BASE      + 0x00013000 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_CTRLn_PHYS(n)                                                 (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013000 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_CTRLn_OFFS(n)                                                 (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013000 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_CTRLn_RMSK                                                      0x1f0ffa
#define HWIO_USB30_USB30_BAM_P_CTRLn_MAXn                                                             3
#define HWIO_USB30_USB30_BAM_P_CTRLn_POR                                                     0x00000000
#define HWIO_USB30_USB30_BAM_P_CTRLn_POR_RMSK                                                0xffffffff
#define HWIO_USB30_USB30_BAM_P_CTRLn_ATTR                                                           0x3
#define HWIO_USB30_USB30_BAM_P_CTRLn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_CTRLn_ADDR(n), HWIO_USB30_USB30_BAM_P_CTRLn_RMSK)
#define HWIO_USB30_USB30_BAM_P_CTRLn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_CTRLn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_CTRLn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_CTRLn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_CTRLn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_CTRLn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_CTRLn_INI(n))
#define HWIO_USB30_USB30_BAM_P_CTRLn_P_LOCK_GROUP_BMSK                                         0x1f0000
#define HWIO_USB30_USB30_BAM_P_CTRLn_P_LOCK_GROUP_SHFT                                             0x10
#define HWIO_USB30_USB30_BAM_P_CTRLn_P_WRITE_NWD_BMSK                                             0x800
#define HWIO_USB30_USB30_BAM_P_CTRLn_P_WRITE_NWD_SHFT                                               0xb
#define HWIO_USB30_USB30_BAM_P_CTRLn_P_PREFETCH_LIMIT_BMSK                                        0x600
#define HWIO_USB30_USB30_BAM_P_CTRLn_P_PREFETCH_LIMIT_SHFT                                          0x9
#define HWIO_USB30_USB30_BAM_P_CTRLn_P_AUTO_EOB_SEL_BMSK                                          0x180
#define HWIO_USB30_USB30_BAM_P_CTRLn_P_AUTO_EOB_SEL_SHFT                                            0x7
#define HWIO_USB30_USB30_BAM_P_CTRLn_P_AUTO_EOB_BMSK                                               0x40
#define HWIO_USB30_USB30_BAM_P_CTRLn_P_AUTO_EOB_SHFT                                                0x6
#define HWIO_USB30_USB30_BAM_P_CTRLn_P_SYS_MODE_BMSK                                               0x20
#define HWIO_USB30_USB30_BAM_P_CTRLn_P_SYS_MODE_SHFT                                                0x5
#define HWIO_USB30_USB30_BAM_P_CTRLn_P_SYS_STRM_BMSK                                               0x10
#define HWIO_USB30_USB30_BAM_P_CTRLn_P_SYS_STRM_SHFT                                                0x4
#define HWIO_USB30_USB30_BAM_P_CTRLn_P_DIRECTION_BMSK                                               0x8
#define HWIO_USB30_USB30_BAM_P_CTRLn_P_DIRECTION_SHFT                                               0x3
#define HWIO_USB30_USB30_BAM_P_CTRLn_P_EN_BMSK                                                      0x2
#define HWIO_USB30_USB30_BAM_P_CTRLn_P_EN_SHFT                                                      0x1

#define HWIO_USB30_USB30_BAM_P_RSTn_ADDR(n)                                                  (USB30_USB30_BAM_REG_BASE      + 0x00013004 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_RSTn_PHYS(n)                                                  (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013004 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_RSTn_OFFS(n)                                                  (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013004 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_RSTn_RMSK                                                            0x1
#define HWIO_USB30_USB30_BAM_P_RSTn_MAXn                                                              3
#define HWIO_USB30_USB30_BAM_P_RSTn_POR                                                      0x00000000
#define HWIO_USB30_USB30_BAM_P_RSTn_POR_RMSK                                                 0xffffffff
#define HWIO_USB30_USB30_BAM_P_RSTn_ATTR                                                            0x2
#define HWIO_USB30_USB30_BAM_P_RSTn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_RSTn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_RSTn_P_SW_RST_BMSK                                                   0x1
#define HWIO_USB30_USB30_BAM_P_RSTn_P_SW_RST_SHFT                                                   0x0

#define HWIO_USB30_USB30_BAM_P_HALTn_ADDR(n)                                                 (USB30_USB30_BAM_REG_BASE      + 0x00013008 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_HALTn_PHYS(n)                                                 (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013008 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_HALTn_OFFS(n)                                                 (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013008 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_HALTn_RMSK                                                          0x1f
#define HWIO_USB30_USB30_BAM_P_HALTn_MAXn                                                             3
#define HWIO_USB30_USB30_BAM_P_HALTn_POR                                                     0x00000008
#define HWIO_USB30_USB30_BAM_P_HALTn_POR_RMSK                                                0xffffffff
#define HWIO_USB30_USB30_BAM_P_HALTn_ATTR                                                           0x3
#define HWIO_USB30_USB30_BAM_P_HALTn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_HALTn_ADDR(n), HWIO_USB30_USB30_BAM_P_HALTn_RMSK)
#define HWIO_USB30_USB30_BAM_P_HALTn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_HALTn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_HALTn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_HALTn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_HALTn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_HALTn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_HALTn_INI(n))
#define HWIO_USB30_USB30_BAM_P_HALTn_P_FORCE_DESC_FIFO_FULL_BMSK                                   0x10
#define HWIO_USB30_USB30_BAM_P_HALTn_P_FORCE_DESC_FIFO_FULL_SHFT                                    0x4
#define HWIO_USB30_USB30_BAM_P_HALTn_P_PIPE_EMPTY_BMSK                                              0x8
#define HWIO_USB30_USB30_BAM_P_HALTn_P_PIPE_EMPTY_SHFT                                              0x3
#define HWIO_USB30_USB30_BAM_P_HALTn_P_LAST_DESC_ZLT_BMSK                                           0x4
#define HWIO_USB30_USB30_BAM_P_HALTn_P_LAST_DESC_ZLT_SHFT                                           0x2
#define HWIO_USB30_USB30_BAM_P_HALTn_P_PROD_HALTED_BMSK                                             0x2
#define HWIO_USB30_USB30_BAM_P_HALTn_P_PROD_HALTED_SHFT                                             0x1
#define HWIO_USB30_USB30_BAM_P_HALTn_P_HALT_BMSK                                                    0x1
#define HWIO_USB30_USB30_BAM_P_HALTn_P_HALT_SHFT                                                    0x0

#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_ADDR(n)                                             (USB30_USB30_BAM_REG_BASE      + 0x00013010 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_PHYS(n)                                             (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013010 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_OFFS(n)                                             (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013010 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_RMSK                                                      0xff
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_MAXn                                                         3
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_POR                                                 0x00000000
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_POR_RMSK                                            0xffffffff
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_ATTR                                                       0x1
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_IRQ_STTSn_ADDR(n), HWIO_USB30_USB30_BAM_P_IRQ_STTSn_RMSK)
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_IRQ_STTSn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_P_HRESP_ERR_IRQ_BMSK                                      0x80
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_P_HRESP_ERR_IRQ_SHFT                                       0x7
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_P_PIPE_RST_ERROR_IRQ_BMSK                                 0x40
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_P_PIPE_RST_ERROR_IRQ_SHFT                                  0x6
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_P_TRNSFR_END_IRQ_BMSK                                     0x20
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_P_TRNSFR_END_IRQ_SHFT                                      0x5
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_P_ERR_IRQ_BMSK                                            0x10
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_P_ERR_IRQ_SHFT                                             0x4
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_P_OUT_OF_DESC_IRQ_BMSK                                     0x8
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_P_OUT_OF_DESC_IRQ_SHFT                                     0x3
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_P_WAKE_IRQ_BMSK                                            0x4
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_P_WAKE_IRQ_SHFT                                            0x2
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_P_TIMER_IRQ_BMSK                                           0x2
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_P_TIMER_IRQ_SHFT                                           0x1
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_P_PRCSD_DESC_IRQ_BMSK                                      0x1
#define HWIO_USB30_USB30_BAM_P_IRQ_STTSn_P_PRCSD_DESC_IRQ_SHFT                                      0x0

#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_ADDR(n)                                              (USB30_USB30_BAM_REG_BASE      + 0x00013014 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_PHYS(n)                                              (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013014 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_OFFS(n)                                              (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013014 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_RMSK                                                       0xff
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_MAXn                                                          3
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_POR                                                  0x00000000
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_POR_RMSK                                             0xffffffff
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_ATTR                                                        0x2
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_IRQ_CLRn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_P_HRESP_ERR_CLR_BMSK                                       0x80
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_P_HRESP_ERR_CLR_SHFT                                        0x7
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_P_PIPE_RST_ERROR_CLR_BMSK                                  0x40
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_P_PIPE_RST_ERROR_CLR_SHFT                                   0x6
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_P_TRNSFR_END_CLR_BMSK                                      0x20
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_P_TRNSFR_END_CLR_SHFT                                       0x5
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_P_ERR_CLR_BMSK                                             0x10
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_P_ERR_CLR_SHFT                                              0x4
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_P_OUT_OF_DESC_CLR_BMSK                                      0x8
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_P_OUT_OF_DESC_CLR_SHFT                                      0x3
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_P_WAKE_CLR_BMSK                                             0x4
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_P_WAKE_CLR_SHFT                                             0x2
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_P_TIMER_CLR_BMSK                                            0x2
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_P_TIMER_CLR_SHFT                                            0x1
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_P_PRCSD_DESC_CLR_BMSK                                       0x1
#define HWIO_USB30_USB30_BAM_P_IRQ_CLRn_P_PRCSD_DESC_CLR_SHFT                                       0x0

#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_ADDR(n)                                               (USB30_USB30_BAM_REG_BASE      + 0x00013018 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_PHYS(n)                                               (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013018 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_OFFS(n)                                               (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013018 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_RMSK                                                        0xff
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_MAXn                                                           3
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_POR                                                   0x00000000
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_POR_RMSK                                              0xffffffff
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_ATTR                                                         0x3
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_IRQ_ENn_ADDR(n), HWIO_USB30_USB30_BAM_P_IRQ_ENn_RMSK)
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_IRQ_ENn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_IRQ_ENn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_IRQ_ENn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_IRQ_ENn_INI(n))
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_P_HRESP_ERR_EN_BMSK                                         0x80
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_P_HRESP_ERR_EN_SHFT                                          0x7
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_P_PIPE_RST_ERROR_EN_BMSK                                    0x40
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_P_PIPE_RST_ERROR_EN_SHFT                                     0x6
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_P_TRNSFR_END_EN_BMSK                                        0x20
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_P_TRNSFR_END_EN_SHFT                                         0x5
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_P_ERR_EN_BMSK                                               0x10
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_P_ERR_EN_SHFT                                                0x4
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_P_OUT_OF_DESC_EN_BMSK                                        0x8
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_P_OUT_OF_DESC_EN_SHFT                                        0x3
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_P_WAKE_EN_BMSK                                               0x4
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_P_WAKE_EN_SHFT                                               0x2
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_P_TIMER_EN_BMSK                                              0x2
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_P_TIMER_EN_SHFT                                              0x1
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_P_PRCSD_DESC_EN_BMSK                                         0x1
#define HWIO_USB30_USB30_BAM_P_IRQ_ENn_P_PRCSD_DESC_EN_SHFT                                         0x0

#define HWIO_USB30_USB30_BAM_P_TIMERn_ADDR(n)                                                (USB30_USB30_BAM_REG_BASE      + 0x0001301c + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_TIMERn_PHYS(n)                                                (USB30_USB30_BAM_REG_BASE_PHYS + 0x0001301c + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_TIMERn_OFFS(n)                                                (USB30_USB30_BAM_REG_BASE_OFFS + 0x0001301c + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_TIMERn_RMSK                                                       0xffff
#define HWIO_USB30_USB30_BAM_P_TIMERn_MAXn                                                            3
#define HWIO_USB30_USB30_BAM_P_TIMERn_POR                                                    0x00000000
#define HWIO_USB30_USB30_BAM_P_TIMERn_POR_RMSK                                               0xffffffff
#define HWIO_USB30_USB30_BAM_P_TIMERn_ATTR                                                          0x1
#define HWIO_USB30_USB30_BAM_P_TIMERn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_TIMERn_ADDR(n), HWIO_USB30_USB30_BAM_P_TIMERn_RMSK)
#define HWIO_USB30_USB30_BAM_P_TIMERn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_TIMERn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_TIMERn_P_TIMER_BMSK                                               0xffff
#define HWIO_USB30_USB30_BAM_P_TIMERn_P_TIMER_SHFT                                                  0x0

#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_ADDR(n)                                           (USB30_USB30_BAM_REG_BASE      + 0x00013020 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_PHYS(n)                                           (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013020 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_OFFS(n)                                           (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013020 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_RMSK                                              0xe000ffff
#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_MAXn                                                       3
#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_POR                                               0x00000000
#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_POR_RMSK                                          0xffffffff
#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_ATTR                                                     0x3
#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_ADDR(n), HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_RMSK)
#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_INI(n))
#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_P_TIMER_RST_BMSK                                  0x80000000
#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_P_TIMER_RST_SHFT                                        0x1f
#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_P_TIMER_RUN_BMSK                                  0x40000000
#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_P_TIMER_RUN_SHFT                                        0x1e
#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_P_TIMER_MODE_BMSK                                 0x20000000
#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_P_TIMER_MODE_SHFT                                       0x1d
#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_P_TIMER_TRSHLD_BMSK                                   0xffff
#define HWIO_USB30_USB30_BAM_P_TIMER_CTRLn_P_TIMER_TRSHLD_SHFT                                      0x0

#define HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_ADDR(n)                                          (USB30_USB30_BAM_REG_BASE      + 0x00013024 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_PHYS(n)                                          (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013024 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_OFFS(n)                                          (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013024 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_RMSK                                              0x11fffff
#define HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_MAXn                                                      3
#define HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_POR                                              0x00000000
#define HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_POR_RMSK                                         0xffffffff
#define HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_ATTR                                                    0x1
#define HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_ADDR(n), HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_RMSK)
#define HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_BAM_P_SB_UPDATED_BMSK                             0x1000000
#define HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_BAM_P_SB_UPDATED_SHFT                                  0x18
#define HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_BAM_P_TOGGLE_BMSK                                  0x100000
#define HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_BAM_P_TOGGLE_SHFT                                      0x14
#define HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_BAM_P_CTRL_BMSK                                     0xf0000
#define HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_BAM_P_CTRL_SHFT                                        0x10
#define HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_BAM_P_BYTES_FREE_BMSK                                0xffff
#define HWIO_USB30_USB30_BAM_P_PRDCR_SDBNDn_BAM_P_BYTES_FREE_SHFT                                   0x0

#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_ADDR(n)                                          (USB30_USB30_BAM_REG_BASE      + 0x00013028 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_PHYS(n)                                          (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013028 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_OFFS(n)                                          (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013028 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_RMSK                                             0x7fffffff
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_MAXn                                                      3
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_POR                                              0x00000000
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_POR_RMSK                                         0xffffffff
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_ATTR                                                    0x1
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_ADDR(n), HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_RMSK)
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_ACCEPT_ACK_ON_SUCCESS_TOGGLE_BMSK          0x40000000
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_ACCEPT_ACK_ON_SUCCESS_TOGGLE_SHFT                0x1e
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_ACK_ON_SUCCESS_CTRL_BMSK                   0x30000000
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_ACK_ON_SUCCESS_CTRL_SHFT                         0x1c
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_ACK_ON_SUCCESS_TOGGLE_BMSK                  0x8000000
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_ACK_ON_SUCCESS_TOGGLE_SHFT                       0x1b
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_SB_UPDATED_BMSK                             0x4000000
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_SB_UPDATED_SHFT                                  0x1a
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_NWD_TOGGLE_BMSK                             0x2000000
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_NWD_TOGGLE_SHFT                                  0x19
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_NWD_TOGGLE_R_BMSK                           0x1000000
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_NWD_TOGGLE_R_SHFT                                0x18
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_WAIT_4_ACK_BMSK                              0x800000
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_WAIT_4_ACK_SHFT                                  0x17
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_ACK_TOGGLE_BMSK                              0x400000
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_ACK_TOGGLE_SHFT                                  0x16
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_ACK_TOGGLE_R_BMSK                            0x200000
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_ACK_TOGGLE_R_SHFT                                0x15
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_TOGGLE_BMSK                                  0x100000
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_TOGGLE_SHFT                                      0x14
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_CTRL_BMSK                                     0xf0000
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_CTRL_SHFT                                        0x10
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_BYTES_AVAIL_BMSK                               0xffff
#define HWIO_USB30_USB30_BAM_P_CNSMR_SDBNDn_BAM_P_BYTES_AVAIL_SHFT                                  0x0

#define HWIO_USB30_USB30_BAM_P_SW_OFSTSn_ADDR(n)                                             (USB30_USB30_BAM_REG_BASE      + 0x00013800 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_SW_OFSTSn_PHYS(n)                                             (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013800 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_SW_OFSTSn_OFFS(n)                                             (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013800 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_SW_OFSTSn_RMSK                                                0xffffffff
#define HWIO_USB30_USB30_BAM_P_SW_OFSTSn_MAXn                                                         3
#define HWIO_USB30_USB30_BAM_P_SW_OFSTSn_POR                                                 0x00000000
#define HWIO_USB30_USB30_BAM_P_SW_OFSTSn_POR_RMSK                                            0xffffffff
#define HWIO_USB30_USB30_BAM_P_SW_OFSTSn_ATTR                                                       0x3
#define HWIO_USB30_USB30_BAM_P_SW_OFSTSn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_SW_OFSTSn_ADDR(n), HWIO_USB30_USB30_BAM_P_SW_OFSTSn_RMSK)
#define HWIO_USB30_USB30_BAM_P_SW_OFSTSn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_SW_OFSTSn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_SW_OFSTSn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_SW_OFSTSn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_SW_OFSTSn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_SW_OFSTSn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_SW_OFSTSn_INI(n))
#define HWIO_USB30_USB30_BAM_P_SW_OFSTSn_SW_OFST_IN_DESC_BMSK                                0xffff0000
#define HWIO_USB30_USB30_BAM_P_SW_OFSTSn_SW_OFST_IN_DESC_SHFT                                      0x10
#define HWIO_USB30_USB30_BAM_P_SW_OFSTSn_SW_DESC_OFST_BMSK                                       0xffff
#define HWIO_USB30_USB30_BAM_P_SW_OFSTSn_SW_DESC_OFST_SHFT                                          0x0

#define HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_ADDR(n)                                      (USB30_USB30_BAM_REG_BASE      + 0x00013804 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_PHYS(n)                                      (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013804 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_OFFS(n)                                      (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013804 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_RMSK                                         0xffffffff
#define HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_MAXn                                                  3
#define HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_POR                                          0x00000000
#define HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_POR_RMSK                                     0xffffffff
#define HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_ATTR                                                0x3
#define HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_ADDR(n), HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_RMSK)
#define HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_INI(n))
#define HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_AU_PSM_ACCUMED_BMSK                          0xffff0000
#define HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_AU_PSM_ACCUMED_SHFT                                0x10
#define HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_AU_ACKED_BMSK                                    0xffff
#define HWIO_USB30_USB30_BAM_P_AU_PSM_CNTXT_1_n_AU_ACKED_SHFT                                       0x0

#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_ADDR(n)                                         (USB30_USB30_BAM_REG_BASE      + 0x00013808 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_PHYS(n)                                         (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013808 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_OFFS(n)                                         (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013808 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_RMSK                                            0xffffffff
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_MAXn                                                     3
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_POR                                             0x00000000
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_POR_RMSK                                        0xffffffff
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_ATTR                                                   0x3
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_ADDR(n), HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_RMSK)
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_INI(n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_PSM_DESC_VALID_BMSK                             0x80000000
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_PSM_DESC_VALID_SHFT                                   0x1f
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_PSM_DESC_IRQ_BMSK                               0x40000000
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_PSM_DESC_IRQ_SHFT                                     0x1e
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_PSM_DESC_IRQ_DONE_BMSK                          0x20000000
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_PSM_DESC_IRQ_DONE_SHFT                                0x1d
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_PSM_GENERAL_BITS_BMSK                           0x1e000000
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_PSM_GENERAL_BITS_SHFT                                 0x19
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_PSM_CONS_STATE_BMSK                              0x1c00000
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_PSM_CONS_STATE_SHFT                                   0x16
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_PSM_PROD_SYS_STATE_BMSK                           0x380000
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_PSM_PROD_SYS_STATE_SHFT                               0x13
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_PSM_PROD_B2B_STATE_BMSK                            0x70000
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_PSM_PROD_B2B_STATE_SHFT                               0x10
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_PSM_DESC_SIZE_BMSK                                  0xffff
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_2_n_PSM_DESC_SIZE_SHFT                                     0x0

#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_ADDR(n)                                         (USB30_USB30_BAM_REG_BASE      + 0x0001380c + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_PHYS(n)                                         (USB30_USB30_BAM_REG_BASE_PHYS + 0x0001380c + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_OFFS(n)                                         (USB30_USB30_BAM_REG_BASE_OFFS + 0x0001380c + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_RMSK                                            0xffffffff
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_MAXn                                                     3
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_POR                                             0x00000000
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_POR_RMSK                                        0xffffffff
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_ATTR                                                   0x3
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_ADDR(n), HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_RMSK)
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_INI(n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_PSM_DESC_ADDR_BMSK                              0xffffffff
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_n_PSM_DESC_ADDR_SHFT                                     0x0

#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_ADDR(n)                                         (USB30_USB30_BAM_REG_BASE      + 0x00013810 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_PHYS(n)                                         (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013810 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_OFFS(n)                                         (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013810 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_RMSK                                            0xffffffff
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_MAXn                                                     3
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_POR                                             0x00000000
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_POR_RMSK                                        0xffffffff
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_ATTR                                                   0x3
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_ADDR(n), HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_RMSK)
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_INI(n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_PSM_DESC_OFST_BMSK                              0xffff0000
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_PSM_DESC_OFST_SHFT                                    0x10
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_PSM_SAVED_ACCUMED_SIZE_BMSK                         0xffff
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_4_n_PSM_SAVED_ACCUMED_SIZE_SHFT                            0x0

#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_ADDR(n)                                         (USB30_USB30_BAM_REG_BASE      + 0x00013814 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_PHYS(n)                                         (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013814 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_OFFS(n)                                         (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013814 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_RMSK                                            0xffffffff
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_MAXn                                                     3
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_POR                                             0x00000000
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_POR_RMSK                                        0xffffffff
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_ATTR                                                   0x3
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_ADDR(n), HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_RMSK)
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_INI(n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_PSM_BLOCK_BYTE_CNT_BMSK                         0xffff0000
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_PSM_BLOCK_BYTE_CNT_SHFT                               0x10
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_PSM_OFST_IN_DESC_BMSK                               0xffff
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_5_n_PSM_OFST_IN_DESC_SHFT                                  0x0

#define HWIO_USB30_USB30_BAM_P_EVNT_REGn_ADDR(n)                                             (USB30_USB30_BAM_REG_BASE      + 0x00013818 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_EVNT_REGn_PHYS(n)                                             (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013818 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_EVNT_REGn_OFFS(n)                                             (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013818 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_EVNT_REGn_RMSK                                                0xffffffff
#define HWIO_USB30_USB30_BAM_P_EVNT_REGn_MAXn                                                         3
#define HWIO_USB30_USB30_BAM_P_EVNT_REGn_POR                                                 0x00000000
#define HWIO_USB30_USB30_BAM_P_EVNT_REGn_POR_RMSK                                            0xffffffff
#define HWIO_USB30_USB30_BAM_P_EVNT_REGn_ATTR                                                       0x3
#define HWIO_USB30_USB30_BAM_P_EVNT_REGn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_EVNT_REGn_ADDR(n), HWIO_USB30_USB30_BAM_P_EVNT_REGn_RMSK)
#define HWIO_USB30_USB30_BAM_P_EVNT_REGn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_EVNT_REGn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_EVNT_REGn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_EVNT_REGn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_EVNT_REGn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_EVNT_REGn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_EVNT_REGn_INI(n))
#define HWIO_USB30_USB30_BAM_P_EVNT_REGn_P_BYTES_CONSUMED_BMSK                               0xffff0000
#define HWIO_USB30_USB30_BAM_P_EVNT_REGn_P_BYTES_CONSUMED_SHFT                                     0x10
#define HWIO_USB30_USB30_BAM_P_EVNT_REGn_P_DESC_FIFO_PEER_OFST_BMSK                              0xffff
#define HWIO_USB30_USB30_BAM_P_EVNT_REGn_P_DESC_FIFO_PEER_OFST_SHFT                                 0x0

#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_ADDR(n)                                       (USB30_USB30_BAM_REG_BASE      + 0x0001381c + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_PHYS(n)                                       (USB30_USB30_BAM_REG_BASE_PHYS + 0x0001381c + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_OFFS(n)                                       (USB30_USB30_BAM_REG_BASE_OFFS + 0x0001381c + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_RMSK                                          0xffffffff
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_MAXn                                                   3
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_POR                                           0x00000000
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_POR_RMSK                                      0xffffffff
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_ATTR                                                 0x3
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_ADDR(n), HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_RMSK)
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_INI(n))
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_P_DESC_FIFO_ADDR_BMSK                         0xffffffff
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDRn_P_DESC_FIFO_ADDR_SHFT                                0x0

#define HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_ADDR(n)                                           (USB30_USB30_BAM_REG_BASE      + 0x00013820 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_PHYS(n)                                           (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013820 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_OFFS(n)                                           (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013820 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_RMSK                                              0xffffffff
#define HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_MAXn                                                       3
#define HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_POR                                               0x00000000
#define HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_POR_RMSK                                          0xffffffff
#define HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_ATTR                                                     0x3
#define HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_ADDR(n), HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_RMSK)
#define HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_INI(n))
#define HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_P_DATA_FIFO_SIZE_BMSK                             0xffff0000
#define HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_P_DATA_FIFO_SIZE_SHFT                                   0x10
#define HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_P_DESC_FIFO_SIZE_BMSK                                 0xffff
#define HWIO_USB30_USB30_BAM_P_FIFO_SIZESn_P_DESC_FIFO_SIZE_SHFT                                    0x0

#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_ADDR(n)                                       (USB30_USB30_BAM_REG_BASE      + 0x00013824 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_PHYS(n)                                       (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013824 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_OFFS(n)                                       (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013824 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_RMSK                                          0xffffffff
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_MAXn                                                   3
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_POR                                           0x00000000
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_POR_RMSK                                      0xffffffff
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_ATTR                                                 0x3
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_ADDR(n), HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_RMSK)
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_INI(n))
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_P_DATA_FIFO_ADDR_BMSK                         0xffffffff
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDRn_P_DATA_FIFO_ADDR_SHFT                                0x0

#define HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_ADDR(n)                                      (USB30_USB30_BAM_REG_BASE      + 0x00013828 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_PHYS(n)                                      (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013828 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_OFFS(n)                                      (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013828 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_RMSK                                             0xffff
#define HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_MAXn                                                  3
#define HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_POR                                          0x00000000
#define HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_POR_RMSK                                     0xffffffff
#define HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_ATTR                                                0x3
#define HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_ADDR(n), HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_RMSK)
#define HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_INI(n))
#define HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_P_TRSHLD_BMSK                                    0xffff
#define HWIO_USB30_USB30_BAM_P_EVNT_GEN_TRSHLDn_P_TRSHLD_SHFT                                       0x0

#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_ADDR(n)                                       (USB30_USB30_BAM_REG_BASE      + 0x0001382c + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_PHYS(n)                                       (USB30_USB30_BAM_REG_BASE_PHYS + 0x0001382c + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_OFFS(n)                                       (USB30_USB30_BAM_REG_BASE_OFFS + 0x0001382c + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_RMSK                                          0xffffffff
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_MAXn                                                   3
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_POR                                           0x00000000
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_POR_RMSK                                      0xffffffff
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_ATTR                                                 0x3
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_ADDR(n), HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_RMSK)
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_INI(n))
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_P_EVNT_DEST_ADDR_BMSK                         0xffffffff
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDRn_P_EVNT_DEST_ADDR_SHFT                                0x0

#define HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_ADDR(n)                                            (USB30_USB30_BAM_REG_BASE      + 0x00013830 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_PHYS(n)                                            (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013830 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_OFFS(n)                                            (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013830 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_RMSK                                               0xffffffff
#define HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_MAXn                                                        3
#define HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_POR                                                0x00000000
#define HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_POR_RMSK                                           0xffffffff
#define HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_ATTR                                                      0x3
#define HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_ADDR(n), HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_RMSK)
#define HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_INI(n))
#define HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_WB_ACCUMULATED_BMSK                                0xffff0000
#define HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_WB_ACCUMULATED_SHFT                                      0x10
#define HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_DF_DESC_OFST_BMSK                                      0xffff
#define HWIO_USB30_USB30_BAM_P_DF_CNTXT_n_DF_DESC_OFST_SHFT                                         0x0

#define HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_ADDR(n)                                          (USB30_USB30_BAM_REG_BASE      + 0x00013834 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_PHYS(n)                                          (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013834 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_OFFS(n)                                          (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013834 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_RMSK                                             0xffffffff
#define HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_MAXn                                                      3
#define HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_POR                                              0x00000000
#define HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_POR_RMSK                                         0xffffffff
#define HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_ATTR                                                    0x3
#define HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_ADDR(n), HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_RMSK)
#define HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_INI(n))
#define HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_RETR_DESC_OFST_BMSK                              0xffff0000
#define HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_RETR_DESC_OFST_SHFT                                    0x10
#define HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_RETR_OFST_IN_DESC_BMSK                               0xffff
#define HWIO_USB30_USB30_BAM_P_RETR_CNTXT_n_RETR_OFST_IN_DESC_SHFT                                  0x0

#define HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_ADDR(n)                                            (USB30_USB30_BAM_REG_BASE      + 0x00013838 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_PHYS(n)                                            (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013838 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_OFFS(n)                                            (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013838 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_RMSK                                                   0xffff
#define HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_MAXn                                                        3
#define HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_POR                                                0x00000000
#define HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_POR_RMSK                                           0xffffffff
#define HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_ATTR                                                      0x3
#define HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_ADDR(n), HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_RMSK)
#define HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_INI(n))
#define HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_SI_DESC_OFST_BMSK                                      0xffff
#define HWIO_USB30_USB30_BAM_P_SI_CNTXT_n_SI_DESC_OFST_SHFT                                         0x0

#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_ADDR(n)                                      (USB30_USB30_BAM_REG_BASE      + 0x00013900 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_PHYS(n)                                      (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013900 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_OFFS(n)                                      (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013900 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_RMSK                                         0xffffffff
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_MAXn                                                  3
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_POR                                          0x00000000
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_POR_RMSK                                     0xffffffff
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_ATTR                                                0x3
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_ADDR(n), HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_RMSK)
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_INI(n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_PSM_DESC_ADDR_BMSK                           0xffffffff
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_LSBn_PSM_DESC_ADDR_SHFT                                  0x0

#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_ADDR(n)                                      (USB30_USB30_BAM_REG_BASE      + 0x00013904 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_PHYS(n)                                      (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013904 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_OFFS(n)                                      (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013904 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_RMSK                                                0xf
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_MAXn                                                  3
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_POR                                          0x00000000
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_POR_RMSK                                     0xffffffff
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_ATTR                                                0x3
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_ADDR(n), HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_RMSK)
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_INI(n))
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_PSM_DESC_ADDR_BMSK                                  0xf
#define HWIO_USB30_USB30_BAM_P_PSM_CNTXT_3_MSBn_PSM_DESC_ADDR_SHFT                                  0x0

#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_ADDR(n)                                   (USB30_USB30_BAM_REG_BASE      + 0x00013910 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_PHYS(n)                                   (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013910 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_OFFS(n)                                   (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013910 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_RMSK                                      0xffffffff
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_MAXn                                               3
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_POR                                       0x00000000
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_POR_RMSK                                  0xffffffff
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_ATTR                                             0x3
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_ADDR(n), HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_RMSK)
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_INI(n))
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_P_DESC_FIFO_ADDR_BMSK                     0xffffffff
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_LSBn_P_DESC_FIFO_ADDR_SHFT                            0x0

#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_ADDR(n)                                   (USB30_USB30_BAM_REG_BASE      + 0x00013914 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_PHYS(n)                                   (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013914 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_OFFS(n)                                   (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013914 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_RMSK                                             0xf
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_MAXn                                               3
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_POR                                       0x00000000
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_POR_RMSK                                  0xffffffff
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_ATTR                                             0x3
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_ADDR(n), HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_RMSK)
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_INI(n))
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_P_DESC_FIFO_ADDR_BMSK                            0xf
#define HWIO_USB30_USB30_BAM_P_DESC_FIFO_ADDR_MSBn_P_DESC_FIFO_ADDR_SHFT                            0x0

#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_ADDR(n)                                   (USB30_USB30_BAM_REG_BASE      + 0x00013920 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_PHYS(n)                                   (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013920 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_OFFS(n)                                   (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013920 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_RMSK                                      0xffffffff
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_MAXn                                               3
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_POR                                       0x00000000
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_POR_RMSK                                  0xffffffff
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_ATTR                                             0x3
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_ADDR(n), HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_RMSK)
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_INI(n))
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_P_DATA_FIFO_ADDR_BMSK                     0xffffffff
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_LSBn_P_DATA_FIFO_ADDR_SHFT                            0x0

#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_ADDR(n)                                   (USB30_USB30_BAM_REG_BASE      + 0x00013924 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_PHYS(n)                                   (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013924 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_OFFS(n)                                   (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013924 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_RMSK                                             0xf
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_MAXn                                               3
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_POR                                       0x00000000
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_POR_RMSK                                  0xffffffff
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_ATTR                                             0x3
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_ADDR(n), HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_RMSK)
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_INI(n))
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_P_DATA_FIFO_ADDR_BMSK                            0xf
#define HWIO_USB30_USB30_BAM_P_DATA_FIFO_ADDR_MSBn_P_DATA_FIFO_ADDR_SHFT                            0x0

#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_ADDR(n)                                   (USB30_USB30_BAM_REG_BASE      + 0x00013930 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_PHYS(n)                                   (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013930 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_OFFS(n)                                   (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013930 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_RMSK                                      0xffffffff
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_MAXn                                               3
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_POR                                       0x00000000
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_POR_RMSK                                  0xffffffff
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_ATTR                                             0x3
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_ADDR(n), HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_RMSK)
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_INI(n))
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_P_EVNT_DEST_ADDR_BMSK                     0xffffffff
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_LSBn_P_EVNT_DEST_ADDR_SHFT                            0x0

#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_ADDR(n)                                   (USB30_USB30_BAM_REG_BASE      + 0x00013934 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_PHYS(n)                                   (USB30_USB30_BAM_REG_BASE_PHYS + 0x00013934 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_OFFS(n)                                   (USB30_USB30_BAM_REG_BASE_OFFS + 0x00013934 + 0x1000 * (n))
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_RMSK                                             0xf
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_MAXn                                               3
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_POR                                       0x00000000
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_POR_RMSK                                  0xffffffff
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_ATTR                                             0x3
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_INI(n)        \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_ADDR(n), HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_RMSK)
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_ADDR(n), mask)
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_OUTI(n,val)    \
        hsu_out_dword(HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_ADDR(n),val)
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_OUTMI(n,mask,val) \
        hsu_out_dword_masked_ns(HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_ADDR(n),mask,val,HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_INI(n))
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_P_EVNT_DEST_ADDR_BMSK                            0xf
#define HWIO_USB30_USB30_BAM_P_EVNT_DEST_ADDR_MSBn_P_EVNT_DEST_ADDR_SHFT                            0x0

/*----------------------------------------------------------------------------
 * MODULE: USB3PHY_CM_PCIE_USB3_UNI_SW
 *--------------------------------------------------------------------------*/

#define USB3PHY_CM_PCIE_USB3_UNI_SW_REG_BASE (USB3PHY_AHB2PHY_BASE      + 0x00000000)
#define USB3PHY_CM_PCIE_USB3_UNI_SW_REG_BASE_PHYS (USB3PHY_AHB2PHY_BASE_PHYS + 0x00000000)
#define USB3PHY_CM_PCIE_USB3_UNI_SW_REG_BASE_OFFS 0x00000000

/*----------------------------------------------------------------------------
 * MODULE: USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC
 *--------------------------------------------------------------------------*/

#define USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE                    (USB3PHY_AHB2PHY_BASE      + 0x00000600)
#define USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS               (USB3PHY_AHB2PHY_BASE_PHYS + 0x00000600)
#define USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS               0x00000600

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_ADDR                                           (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000000)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_PHYS                                           (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000000)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_OFFS                                           (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000000)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_RMSK                                                  0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_POR                                            0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_ATTR                                                  0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_DEBUG_BUS_IDX0_BMSK                                   0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_DEBUG_BUS_IDX0_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_ADDR                                           (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000004)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_PHYS                                           (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000004)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_OFFS                                           (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000004)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_RMSK                                                  0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_POR                                            0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_ATTR                                                  0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_DEBUG_BUS_IDX1_BMSK                                   0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_DEBUG_BUS_IDX1_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_ADDR                                           (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000008)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_PHYS                                           (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000008)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_OFFS                                           (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000008)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_RMSK                                                  0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_POR                                            0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_ATTR                                                  0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_DEBUG_BUS_IDX2_BMSK                                   0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_DEBUG_BUS_IDX2_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_ADDR                                           (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000000c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_PHYS                                           (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x0000000c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_OFFS                                           (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000000c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_RMSK                                                  0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_POR                                            0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_ATTR                                                  0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_DEBUG_BUS_IDX3_BMSK                                   0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_DEBUG_BUS_IDX3_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_ADDR                                              (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000010)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_PHYS                                              (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000010)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_OFFS                                              (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000010)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_RMSK                                                     0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_POR                                               0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_ATTR                                                     0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_PLACEHOLDER_STATUS_BMSK                                  0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_PLACEHOLDER_STATUS_SHFT                                  0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_ADDR                                              (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000014)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_PHYS                                              (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000014)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_OFFS                                              (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000014)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_RMSK                                                    0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_POR                                               0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_ATTR                                                     0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_BMSK                                 0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_SHFT                                  0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_ADDR                                              (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000018)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_PHYS                                              (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000018)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_OFFS                                              (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000018)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_RMSK                                                    0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_POR                                               0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_ATTR                                                     0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_BMSK                                 0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_SHFT                                  0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_ADDR                                              (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000001c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_PHYS                                              (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x0000001c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_OFFS                                              (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000001c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_RMSK                                                    0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_POR                                               0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_ATTR                                                     0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_BMSK                                 0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_SHFT                                  0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_ADDR                                              (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000020)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_PHYS                                              (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000020)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_OFFS                                              (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000020)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_RMSK                                                    0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_POR                                               0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_ATTR                                                     0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_BMSK                                 0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_SHFT                                  0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_ADDR                                                 (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000024)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_PHYS                                                 (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000024)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_OFFS                                                 (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000024)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_RMSK                                                        0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_POR                                                  0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_POR_RMSK                                             0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_ATTR                                                        0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_OSC_DTCT_STATUS_BMSK                                        0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_OSC_DTCT_STATUS_SHFT                                        0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_ADDR                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000028)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_PHYS                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000028)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OFFS                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000028)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_RMSK                                                      0x7f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_POR                                                 0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_ATTR                                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_TEST_ANALOG_EN_BMSK                              0x40
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_TEST_ANALOG_EN_SHFT                               0x6
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_BMSK                         0x30
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_SHFT                          0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_BMSK                              0xc
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_SHFT                              0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_MODE_BMSK                                         0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_MODE_SHFT                                         0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_RSVD2_BMSK                                                 0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_RSVD2_SHFT                                                 0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_ADDR                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000002c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_PHYS                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x0000002c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OFFS                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000002c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_RMSK                                                      0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_POR                                                 0x00000052
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_ATTR                                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OSC_DTCT_OSC_CLK_ANA_DIV_SEL_BMSK                         0xc0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OSC_DTCT_OSC_CLK_ANA_DIV_SEL_SHFT                          0x6
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_BMSK                             0x3f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_SHFT                              0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_ADDR                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000030)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_PHYS                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000030)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_OFFS                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000030)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_RMSK                                                      0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_POR                                                 0x00000004
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_ATTR                                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_OSC_DTCT_STARTUP_TIME_BMSK                                0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_OSC_DTCT_STARTUP_TIME_SHFT                                 0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_ADDR                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000034)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_PHYS                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000034)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_OFFS                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000034)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_RMSK                                                      0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_POR                                                 0x00000019
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_ATTR                                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_7_0_BMSK                         0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_7_0_SHFT                          0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_ADDR                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000038)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_PHYS                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000038)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_OFFS                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000038)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_RMSK                                                      0x3f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_POR                                                 0x00000002
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_ATTR                                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_BMSK                           0x3f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_SHFT                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_ADDR                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000003c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_PHYS                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x0000003c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_OFFS                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000003c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_RMSK                                                      0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_POR                                                 0x00000001
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_ATTR                                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_BMSK                              0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_SHFT                               0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_ADDR                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000040)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_PHYS                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000040)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_OFFS                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000040)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_RMSK                                                       0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_POR                                                 0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_ATTR                                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_8_8_BMSK                          0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_8_8_SHFT                          0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_ADDR                                        (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000044)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PHYS                                        (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000044)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_OFFS                                        (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000044)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_RMSK                                              0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_POR                                         0x00000003
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_POR_RMSK                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_ATTR                                               0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_MX_BMSK                            0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_MX_SHFT                             0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_BMSK                               0x40
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_SHFT                                0x6
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_RSVD_BMSK                                         0x30
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_RSVD_SHFT                                          0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_OP_BMSK                       0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_OP_SHFT                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_P2_BMSK                       0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_P2_SHFT                       0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_L1SS_BMSK                     0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_L1SS_SHFT                     0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_INT_AUX_CLK_GEN_EN_BMSK                       0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_INT_AUX_CLK_GEN_EN_SHFT                       0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_ADDR                                        (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000048)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_PHYS                                        (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000048)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_OFFS                                        (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000048)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_RMSK                                              0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_POR                                         0x00000048
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_POR_RMSK                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_ATTR                                               0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_LOW_FILTER_BMSK                  0xf0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_LOW_FILTER_SHFT                   0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_HIGH_FILTER_BMSK                  0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_HIGH_FILTER_SHFT                  0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_ADDR                                         (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000004c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_PHYS                                         (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x0000004c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_OFFS                                         (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000004c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_RMSK                                                0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_POR                                          0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_ATTR                                                0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_INT_AUX_CLK_STATUS_BMSK                             0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_INT_AUX_CLK_STATUS_SHFT                             0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_ADDR                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000050)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_PHYS                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000050)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OFFS                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000050)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_RMSK                                                0x3f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_POR                                           0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_POR_RMSK                                      0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_ATTR                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_M2_BMSK                0x30
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_M2_SHFT                 0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_M2_BMSK                     0xc
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_M2_SHFT                     0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_MODE_M2_BMSK                                0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_MODE_M2_SHFT                                0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_RSVD2_BMSK                                           0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_RSVD2_SHFT                                           0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_ADDR                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000054)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_PHYS                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000054)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_OFFS                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000054)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_RMSK                                                0x3f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_POR                                           0x00000012
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_POR_RMSK                                      0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_ATTR                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_M2_BMSK                    0x3f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_M2_SHFT                     0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_ADDR                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000058)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_PHYS                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000058)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_OFFS                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000058)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_RMSK                                                0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_POR                                           0x00000004
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_POR_RMSK                                      0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_ATTR                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_OSC_DTCT_STARTUP_TIME_M2_BMSK                       0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_OSC_DTCT_STARTUP_TIME_M2_SHFT                        0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_ADDR                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000005c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_PHYS                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x0000005c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_OFFS                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000005c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_RMSK                                                0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_POR                                           0x00000019
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_POR_RMSK                                      0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_ATTR                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_M2_7_0_BMSK                0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_M2_7_0_SHFT                 0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_ADDR                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000060)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_PHYS                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000060)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_OFFS                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000060)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_RMSK                                                0x3f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_POR                                           0x00000002
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_POR_RMSK                                      0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_ATTR                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_M2_BMSK                  0x3f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_M2_SHFT                   0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_ADDR                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000064)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_PHYS                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000064)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_OFFS                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000064)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_RMSK                                                0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_POR                                           0x00000001
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_POR_RMSK                                      0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_ATTR                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_M2_BMSK                     0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_M2_SHFT                      0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_ADDR                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000068)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_PHYS                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x00000068)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_OFFS                                          (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000068)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_RMSK                                                 0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_POR                                           0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_POR_RMSK                                      0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_ATTR                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_M2_8_8_BMSK                 0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_M2_8_8_SHFT                 0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_ADDR                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000006c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_PHYS                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_PHYS + 0x0000006c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_OFFS                                                (USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000006c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_RMSK                                                       0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_POR                                                 0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_ATTR                                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_PINF_RTB_DEPTH_BMSK                                        0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_PINF_RTB_DEPTH_SHFT                                        0x0

/*----------------------------------------------------------------------------
 * MODULE: USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS
 *--------------------------------------------------------------------------*/

#define USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE                                        (USB3PHY_AHB2PHY_BASE      + 0x00000800)
#define USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS                                   (USB3PHY_AHB2PHY_BASE_PHYS + 0x00000800)
#define USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS                                   0x00000800

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_ADDR                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000000)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_PHYS                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000000)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_OFFS                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000000)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_RMSK                                                                        0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_POR                                                                   0x00000001
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_POR_RMSK                                                              0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_ATTR                                                                         0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_RSVD_BMSK                                                                   0xfe
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_RSVD_SHFT                                                                    0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_SW_RESET_BMSK                                                                0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SW_RESET_SW_RESET_SHFT                                                                0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_ADDR                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000004)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_PHYS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000004)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_OFFS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000004)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_RMSK                                                              0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_POR                                                         0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_ATTR                                                               0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_RSVD_BMSK                                                         0xfc
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_RSVD_SHFT                                                          0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_REFCLK_DRV_DSBL_B_BMSK                                             0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_REFCLK_DRV_DSBL_B_SHFT                                             0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_SW_PWRDN_B_BMSK                                                    0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_SW_PWRDN_B_SHFT                                                    0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_ADDR                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000008)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_PHYS                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000008)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_OFFS                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000008)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_RMSK                                                                   0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_POR                                                              0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_POR_RMSK                                                         0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_ATTR                                                                    0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_RSVD_BMSK                                                              0xf8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_RSVD_SHFT                                                               0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_SYSCLK_EN_BMSK                                                          0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_SYSCLK_EN_SHFT                                                          0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_PCS_START_BMSK                                                          0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_PCS_START_SHFT                                                          0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_SERDES_START_BMSK                                                       0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_START_CONTROL_SERDES_START_SHFT                                                       0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_ADDR                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000000c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_PHYS                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000000c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_OFFS                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000000c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_RMSK                                                                        0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_POR                                                                   0x0000009f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_POR_RMSK                                                              0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_ATTR                                                                         0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_TX_LARGE_AMP_V0_BMSK                                                        0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_TX_LARGE_AMP_V0_SHFT                                                         0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_TX_IDLE_LVL_V0_BMSK                                                         0x60
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_TX_IDLE_LVL_V0_SHFT                                                          0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_TXMGN_V0_BMSK                                                               0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V0_TXMGN_V0_SHFT                                                                0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_ADDR                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000010)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_PHYS                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000010)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_OFFS                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000010)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_RMSK                                                                        0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_POR                                                                   0x0000009e
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_POR_RMSK                                                              0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_ATTR                                                                         0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_TX_LARGE_AMP_V1_BMSK                                                        0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_TX_LARGE_AMP_V1_SHFT                                                         0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_TX_IDLE_LVL_V1_BMSK                                                         0x60
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_TX_IDLE_LVL_V1_SHFT                                                          0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_TXMGN_V1_BMSK                                                               0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V1_TXMGN_V1_SHFT                                                                0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_ADDR                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000014)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_PHYS                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000014)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_OFFS                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000014)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_RMSK                                                                        0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_POR                                                                   0x000000b0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_POR_RMSK                                                              0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_ATTR                                                                         0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_TX_LARGE_AMP_V2_BMSK                                                        0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_TX_LARGE_AMP_V2_SHFT                                                         0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_TX_IDLE_LVL_V2_BMSK                                                         0x60
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_TX_IDLE_LVL_V2_SHFT                                                          0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_TXMGN_V2_BMSK                                                               0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V2_TXMGN_V2_SHFT                                                                0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_ADDR                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000018)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_PHYS                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000018)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_OFFS                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000018)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_RMSK                                                                        0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_POR                                                                   0x00000057
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_POR_RMSK                                                              0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_ATTR                                                                         0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_TX_LARGE_AMP_V3_BMSK                                                        0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_TX_LARGE_AMP_V3_SHFT                                                         0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_TX_IDLE_LVL_V3_BMSK                                                         0x60
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_TX_IDLE_LVL_V3_SHFT                                                          0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_TXMGN_V3_BMSK                                                               0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V3_TXMGN_V3_SHFT                                                                0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_ADDR                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000001c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_PHYS                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000001c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_OFFS                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000001c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_RMSK                                                                        0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_POR                                                                   0x00000069
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_POR_RMSK                                                              0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_ATTR                                                                         0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_TX_LARGE_AMP_V4_BMSK                                                        0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_TX_LARGE_AMP_V4_SHFT                                                         0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_TX_IDLE_LVL_V4_BMSK                                                         0x60
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_TX_IDLE_LVL_V4_SHFT                                                          0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_TXMGN_V4_BMSK                                                               0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_V4_TXMGN_V4_SHFT                                                                0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_ADDR                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000020)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_PHYS                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000020)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_OFFS                                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000020)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_RMSK                                                                        0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_POR                                                                   0x00000069
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_POR_RMSK                                                              0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_ATTR                                                                         0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_TX_LARGE_AMP_LS_BMSK                                                        0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_TX_LARGE_AMP_LS_SHFT                                                         0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_TX_IDLE_LVL_LS_BMSK                                                         0x60
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_TX_IDLE_LVL_LS_SHFT                                                          0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_TXMGN_LS_BMSK                                                               0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXMGN_LS_TXMGN_LS_SHFT                                                                0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_ADDR                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000024)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_PHYS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000024)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_OFFS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000024)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_RMSK                                                                0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_POR                                                           0x00000017
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_POR_RMSK                                                      0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_ATTR                                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_TXDEEMPH_M6DB_V0_BMSK                                               0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_TXDEEMPH_M6DB_V0_SHFT                                                0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_ADDR                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000028)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_PHYS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000028)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_OFFS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000028)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_RMSK                                                              0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_POR                                                         0x0000000f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_ATTR                                                               0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_TXDEEMPH_M3P5DB_V0_BMSK                                           0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_TXDEEMPH_M3P5DB_V0_SHFT                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_ADDR                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000002c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_PHYS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000002c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_OFFS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000002c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_RMSK                                                                0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_POR                                                           0x00000016
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_POR_RMSK                                                      0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_ATTR                                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_TXDEEMPH_M6DB_V1_BMSK                                               0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_TXDEEMPH_M6DB_V1_SHFT                                                0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_ADDR                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000030)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_PHYS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000030)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_OFFS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000030)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_RMSK                                                              0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_POR                                                         0x0000000f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_ATTR                                                               0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_TXDEEMPH_M3P5DB_V1_BMSK                                           0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_TXDEEMPH_M3P5DB_V1_SHFT                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_ADDR                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000034)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_PHYS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000034)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_OFFS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000034)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_RMSK                                                                0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_POR                                                           0x00000011
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_POR_RMSK                                                      0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_ATTR                                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_TXDEEMPH_M6DB_V2_BMSK                                               0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_TXDEEMPH_M6DB_V2_SHFT                                                0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_ADDR                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000038)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_PHYS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000038)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_OFFS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000038)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_RMSK                                                              0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_POR                                                         0x0000000c
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_ATTR                                                               0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_TXDEEMPH_M3P5DB_V2_BMSK                                           0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_TXDEEMPH_M3P5DB_V2_SHFT                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_ADDR                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000003c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_PHYS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000003c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_OFFS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000003c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_RMSK                                                                0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_POR                                                           0x00000019
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_POR_RMSK                                                      0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_ATTR                                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_TXDEEMPH_M6DB_V3_BMSK                                               0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_TXDEEMPH_M6DB_V3_SHFT                                                0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_ADDR                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000040)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_PHYS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000040)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_OFFS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000040)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_RMSK                                                              0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_POR                                                         0x00000011
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_ATTR                                                               0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_TXDEEMPH_M3P5DB_V3_BMSK                                           0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_TXDEEMPH_M3P5DB_V3_SHFT                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_ADDR                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000044)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_PHYS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000044)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_OFFS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000044)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_RMSK                                                                0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_POR                                                           0x00000010
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_POR_RMSK                                                      0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_ATTR                                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_TXDEEMPH_M6DB_V4_BMSK                                               0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_TXDEEMPH_M6DB_V4_SHFT                                                0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_ADDR                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000048)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_PHYS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000048)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_OFFS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000048)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_RMSK                                                              0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_POR                                                         0x0000000b
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_ATTR                                                               0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_TXDEEMPH_M3P5DB_V4_BMSK                                           0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_TXDEEMPH_M3P5DB_V4_SHFT                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_ADDR                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000004c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_PHYS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000004c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_OFFS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000004c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_RMSK                                                                0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_POR                                                           0x00000010
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_POR_RMSK                                                      0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_ATTR                                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_TXDEEMPH_M6DB_LS_BMSK                                               0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_TXDEEMPH_M6DB_LS_SHFT                                                0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_ADDR                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000050)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_PHYS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000050)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_OFFS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000050)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_RMSK                                                              0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_POR                                                         0x0000000b
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_ATTR                                                               0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_TXDEEMPH_M3P5DB_LS_BMSK                                           0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_TXDEEMPH_M3P5DB_LS_SHFT                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_ADDR                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000054)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_PHYS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000054)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_OFFS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000054)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_RMSK                                                           0x3f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_POR                                                      0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_POR_RMSK                                                 0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_ATTR                                                            0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_OFF_MODE_SEL_BMSK                                   0x20
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_OFF_MODE_SEL_SHFT                                    0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_CAPSEL_BMSK                                             0x18
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_CAPSEL_SHFT                                              0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_SW_EN_BMSK                                           0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_SW_EN_SHFT                                           0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_LVL_BMSK                                             0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_LVL_SHFT                                             0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_ADDR                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000058)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_PHYS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000058)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_OFFS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000058)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RMSK                                                              0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_POR                                                         0x0000004c
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_ATTR                                                               0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_LOW_COUNT_VAL_BMSK                                        0xf0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_LOW_COUNT_VAL_SHFT                                         0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_EIOS_DTCT_CFG_BMSK                                                 0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_EIOS_DTCT_CFG_SHFT                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_ON_EIOS_EN_BMSK                                            0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_ON_EIOS_EN_SHFT                                            0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G2S_EN_BMSK                                           0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G2S_EN_SHFT                                           0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G1S_EN_BMSK                                           0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G1S_EN_SHFT                                           0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_ADDR                                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000005c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_PHYS                                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000005c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_OFFS                                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000005c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_RMSK                                                                 0x3f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_POR                                                            0x00000002
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_POR_RMSK                                                       0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_ATTR                                                                  0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_RATE1_SLEW_CNTRL_BMSK                                                0x38
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_RATE1_SLEW_CNTRL_SHFT                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_RATE0_SLEW_CNTRL_BMSK                                                 0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_RATE0_SLEW_CNTRL_SHFT                                                 0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_ADDR                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000060)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PHYS                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000060)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_OFFS                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000060)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_RMSK                                                             0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_POR                                                        0x000000a3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_POR_RMSK                                                   0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_ATTR                                                              0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_L1SS_EN_BMSK                                       0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_L1SS_EN_SHFT                                        0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PLL_ON_IN_L1P1_EN_BMSK                                           0x40
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PLL_ON_IN_L1P1_EN_SHFT                                            0x6
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_RXELECIDLE_LOW_ON_L1SS_EXIT_EN_BMSK                              0x20
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_RXELECIDLE_LOW_ON_L1SS_EXIT_EN_SHFT                               0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PU0_P0SU1_RXCLKS_ON_BMSK                                         0x10
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PU0_P0SU1_RXCLKS_ON_SHFT                                          0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_SW_BEACON_RX_EN_BMSK                                              0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_SW_BEACON_RX_EN_SHFT                                              0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_SW_BEACON_TX_EN_BMSK                                              0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_SW_BEACON_TX_EN_SHFT                                              0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_P2U3_CM_CTRL_BMSK                                                 0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_P2U3_CM_CTRL_SHFT                                                 0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PU0_P1U2P2U3_WO_IDLE_EN_BMSK                                      0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PU0_P1U2P2U3_WO_IDLE_EN_SHFT                                      0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_ADDR                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000064)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_PHYS                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000064)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_OFFS                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000064)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_RMSK                                                             0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_POR                                                        0x0000001b
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_POR_RMSK                                                   0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_ATTR                                                              0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_EP_REFCLK_WAKEUP_IN_P2_EN_BMSK                                   0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_EP_REFCLK_WAKEUP_IN_P2_EN_SHFT                                    0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_PHYCLK_REQ_N_CFG_BMSK                                            0x70
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_PHYCLK_REQ_N_CFG_SHFT                                             0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_SYSCLK_OFF_IN_P2U3_EN_BMSK                                        0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_SYSCLK_OFF_IN_P2U3_EN_SHFT                                        0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_PLL_ON_IN_P2_EN_BMSK                                              0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_PLL_ON_IN_P2_EN_SHFT                                              0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_P2U3_CLKREQ_SEL_BMSK                                              0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_P2U3_CLKREQ_SEL_SHFT                                              0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_ADDR                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000068)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_PHYS                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000068)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_OFFS                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000068)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RMSK                                                             0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_POR                                                        0x000000ff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_POR_RMSK                                                   0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_ATTR                                                              0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_EBM1_SKP_ADD_STS_EN_BMSK                                         0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_EBM1_SKP_ADD_STS_EN_SHFT                                          0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RX_CM_DSBL_ON_RXTERM_LOW_BMSK                                    0x40
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RX_CM_DSBL_ON_RXTERM_LOW_SHFT                                     0x6
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_U2_CM_CTRL_BMSK                                                  0x20
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_U2_CM_CTRL_SHFT                                                   0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RX_SS_DET_EN_BMSK                                                0x10
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RX_SS_DET_EN_SHFT                                                 0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RX_SS_WD_TIME_BMSK                                                0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RX_SS_WD_TIME_SHFT                                                0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_ADDR                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000006c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PHYS                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000006c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_OFFS                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000006c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_RMSK                                                             0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_POR                                                        0x00000001
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_POR_RMSK                                                   0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_ATTR                                                              0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PCLKREQ_IGNORE_IN_P1_BMSK                                        0x10
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PCLKREQ_IGNORE_IN_P1_SHFT                                         0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PCLK_ON_IN_P2_EN_BMSK                                             0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PCLK_ON_IN_P2_EN_SHFT                                             0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PCLK_ON_IN_L1SS_EN_BMSK                                           0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PCLK_ON_IN_L1SS_EN_SHFT                                           0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PLL_ON_IN_L1P2_EN_BMSK                                            0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PLL_ON_IN_L1P2_EN_SHFT                                            0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_RXELECIDLE_DSBL_CAPTURE_EN_BMSK                                   0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_RXELECIDLE_DSBL_CAPTURE_EN_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000070)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_PHYS                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000070)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_OFFS                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000070)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_RMSK                                                            0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_POR                                                       0x000000f1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_POR_RMSK                                                  0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_ATTR                                                             0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_RCVR_DTCT_DLY_P1U2_L_BMSK                                       0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_RCVR_DTCT_DLY_P1U2_L_SHFT                                        0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000074)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_PHYS                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000074)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_OFFS                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000074)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_RMSK                                                            0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_POR                                                       0x00000001
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_POR_RMSK                                                  0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_ATTR                                                             0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_RSVD_BMSK                                                       0xf0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_RSVD_SHFT                                                        0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_RCVR_DTCT_DLY_P1U2_H_BMSK                                        0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_RCVR_DTCT_DLY_P1U2_H_SHFT                                        0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_ADDR                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000078)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_PHYS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000078)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_OFFS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000078)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_RMSK                                                              0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_POR                                                         0x00000040
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_ATTR                                                               0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_RCVR_DTCT_DLY_U3_L_BMSK                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_RCVR_DTCT_DLY_U3_L_SHFT                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_ADDR                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000007c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_PHYS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000007c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_OFFS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000007c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_RMSK                                                              0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_POR                                                         0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_ATTR                                                               0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_RSVD_BMSK                                                         0xfc
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_RSVD_SHFT                                                          0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_RCVR_DTCT_DLY_U3_H_BMSK                                            0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_RCVR_DTCT_DLY_U3_H_SHFT                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_ADDR                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000080)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_PHYS                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000080)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_OFFS                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000080)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_RMSK                                                             0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_POR                                                        0x00000080
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_POR_RMSK                                                   0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_ATTR                                                              0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_LOCK_HOLDOFF_TIME_L_BMSK                                         0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_LOCK_HOLDOFF_TIME_L_SHFT                                          0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_ADDR                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000084)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_PHYS                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000084)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_OFFS                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000084)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_RMSK                                                             0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_POR                                                        0x00000002
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_POR_RMSK                                                   0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_ATTR                                                              0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_LOCK_COUNT_VAL_L_BMSK                                            0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_LOCK_COUNT_VAL_L_SHFT                                             0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_ADDR                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000088)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_PHYS                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000088)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_OFFS                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000088)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_RMSK                                                             0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_POR                                                        0x00000040
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_POR_RMSK                                                   0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_ATTR                                                              0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_LOCK_KEEP_VAL_BMSK                                               0xc0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_LOCK_KEEP_VAL_SHFT                                                0x6
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_LOCK_COUNT_VAL_H_BMSK                                            0x30
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_LOCK_COUNT_VAL_H_SHFT                                             0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_LOCK_HOLDOFF_TIME_H_BMSK                                          0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_LOCK_HOLDOFF_TIME_H_SHFT                                          0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ADDR                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000008c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_PHYS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000008c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_OFFS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000008c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_RMSK                                                                0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_POR                                                           0x00000044
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_POR_RMSK                                                      0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ATTR                                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_TSYNC_DLY_TIME_BMSK                                                 0xf0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_TSYNC_DLY_TIME_SHFT                                                  0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ACTIVE_RSYNC_TIME_BMSK                                               0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ACTIVE_RSYNC_TIME_SHFT                                               0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_ADDR                                                    (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000090)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_PHYS                                                    (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000090)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_OFFS                                                    (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000090)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_RMSK                                                          0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_POR                                                     0x00000008
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_POR_RMSK                                                0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_ATTR                                                           0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_SIGDET_LOW_2_IDLE_TIME_BMSK                                   0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_SIGDET_LOW_2_IDLE_TIME_SHFT                                    0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_ADDR                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000094)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_PHYS                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000094)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_OFFS                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000094)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_RMSK                                                            0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_POR                                                       0x00000080
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_POR_RMSK                                                  0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_ATTR                                                             0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_BEACON_2_IDLE_TIME_L_BMSK                                       0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_BEACON_2_IDLE_TIME_L_SHFT                                        0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_ADDR                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000098)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_PHYS                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000098)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_OFFS                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000098)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_RMSK                                                            0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_POR                                                       0x00000001
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_POR_RMSK                                                  0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_ATTR                                                             0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_RSVD_BMSK                                                       0xf0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_RSVD_SHFT                                                        0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_BEACON_2_IDLE_TIME_H_BMSK                                        0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_BEACON_2_IDLE_TIME_H_SHFT                                        0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR                                               (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000009c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_PHYS                                               (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000009c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_OFFS                                               (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000009c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_RMSK                                                     0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_POR                                                0x00000026
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_ATTR                                                      0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_PWRUP_RESET_DLY_TIME_SYSCLK_BMSK                         0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_PWRUP_RESET_DLY_TIME_SYSCLK_SHFT                          0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR                                               (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000a0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_PHYS                                               (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000a0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_OFFS                                               (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000a0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_RMSK                                                     0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_POR                                                0x00000004
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ATTR                                                      0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_PWRUP_RESET_DLY_TIME_AUXCLK_BMSK                         0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_PWRUP_RESET_DLY_TIME_AUXCLK_SHFT                          0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_ADDR                                                 (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000a4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_PHYS                                                 (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000a4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_OFFS                                                 (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000a4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_RMSK                                                       0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_POR                                                  0x00000004
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_POR_RMSK                                             0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_ATTR                                                        0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_LP_WAKEUP_DLY_TIME_AUXCLK_BMSK                             0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_LP_WAKEUP_DLY_TIME_AUXCLK_SHFT                              0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_ADDR                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000a8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_PHYS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000a8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_OFFS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000a8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_RMSK                                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_POR                                                      0x00000005
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_POR_RMSK                                                 0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_ATTR                                                            0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_PLL_LOCK_CHK_DLY_TIME_BMSK                                     0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_PLL_LOCK_CHK_DLY_TIME_SHFT                                      0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_ADDR                                                   (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000ac)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_PHYS                                                   (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000ac)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_OFFS                                                   (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000ac)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_RMSK                                                         0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_POR                                                    0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_POR_RMSK                                               0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_ATTR                                                          0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_RSVD_BMSK                                                    0xf0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_RSVD_SHFT                                                     0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_LFPS_DET_HIGH_COUNT_VAL_BMSK                                  0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_LFPS_DET_HIGH_COUNT_VAL_SHFT                                  0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_ADDR                                                   (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000b0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_PHYS                                                   (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000b0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_OFFS                                                   (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000b0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_RMSK                                                         0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_POR                                                    0x00000086
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_POR_RMSK                                               0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_ATTR                                                          0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_RXEQTRAINING_LOCK_TIME_BMSK                                  0xf0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_RXEQTRAINING_LOCK_TIME_SHFT                                   0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_LFPS_TX_END_CNT_START_BMSK                                    0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_LFPS_TX_END_CNT_START_SHFT                                    0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_ADDR                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000b4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_PHYS                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000b4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_OFFS                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000b4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_RMSK                                                      0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_POR                                                 0x00000020
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_ATTR                                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_LFPS_TX_END_CNT_U3_START_BMSK                             0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_LFPS_TX_END_CNT_U3_START_SHFT                              0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_ADDR                                                    (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000b8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_PHYS                                                    (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000b8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_OFFS                                                    (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000b8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_RMSK                                                          0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_POR                                                     0x00000075
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_POR_RMSK                                                0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_ATTR                                                           0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_RXEQTRAINING_WAIT_TIME_BMSK                                   0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_RXEQTRAINING_WAIT_TIME_SHFT                                    0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_ADDR                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000bc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_PHYS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000bc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_OFFS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000bc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_RMSK                                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_POR                                                      0x0000007a
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_POR_RMSK                                                 0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_ATTR                                                            0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_RXEQTRAINING_RUN_TIME_BMSK                                     0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_RXEQTRAINING_RUN_TIME_SHFT                                      0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_ADDR                                                    (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000c0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_PHYS                                                    (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000c0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_OFFS                                                    (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000c0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_RMSK                                                          0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_POR                                                     0x00000007
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_POR_RMSK                                                0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_ATTR                                                           0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_RSVD_BMSK                                                     0xf0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_RSVD_SHFT                                                      0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_TXONESZEROS_RUN_LENGTH_BMSK                                    0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_TXONESZEROS_RUN_LENGTH_SHFT                                    0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_ADDR                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000c4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_PHYS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000c4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_OFFS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000c4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_RMSK                                                                      0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_POR                                                                 0x00000002
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_POR_RMSK                                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_ATTR                                                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_ANA_CTRL_BMSK                                                         0xf0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_ANA_CTRL_SHFT                                                          0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_BYPASS_EN_BMSK                                                         0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_BYPASS_EN_SHFT                                                         0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_BKGRND_CAL_EN_BMSK                                                     0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_BKGRND_CAL_EN_SHFT                                                     0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_CAL_ON_STRTUP_EN_BMSK                                                  0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_CAL_ON_STRTUP_EN_SHFT                                                  0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_MAN_MODE_BMSK                                                          0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_MAN_MODE_SHFT                                                          0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_ADDR                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000c8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_PHYS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000c8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_OFFS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000c8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_RMSK                                                                      0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_POR                                                                 0x00000081
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_POR_RMSK                                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_ATTR                                                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_PER_AUTO_MODE_BMSK                                                    0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_PER_AUTO_MODE_SHFT                                                     0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_AO_AUTO_MODE_BMSK                                                     0x40
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_AO_AUTO_MODE_SHFT                                                      0x6
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_CAL_DONE_MASK_BMSK                                                    0x20
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_CAL_DONE_MASK_SHFT                                                     0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_ANA_EN_FORCE_SET_BMSK                                                 0x10
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_ANA_EN_FORCE_SET_SHFT                                                  0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_DIG_EN_FORCE_CLR_BMSK                                                  0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_DIG_EN_FORCE_CLR_SHFT                                                  0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_DIV_BMSK                                                               0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_DIV_SHFT                                                               0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_ADDR                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000cc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_PHYS                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000cc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_OFFS                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000cc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_RMSK                                                                   0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_POR                                                              0x00000009
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_POR_RMSK                                                         0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_ATTR                                                                    0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_FLL_CNT_VAL_L_BMSK                                                     0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_FLL_CNT_VAL_L_SHFT                                                      0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_ADDR                                                         (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000d0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_PHYS                                                         (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000d0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_OFFS                                                         (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000d0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_RMSK                                                               0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_POR                                                          0x000000a2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_POR_RMSK                                                     0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_ATTR                                                                0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_USE_CNT_VAL_TOL_FORGND_BMSK                                        0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_USE_CNT_VAL_TOL_FORGND_SHFT                                         0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_TOL_BMSK                                               0x70
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_TOL_SHFT                                                0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_H_BMSK                                                  0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_H_SHFT                                                  0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_ADDR                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000d4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_PHYS                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000d4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_OFFS                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000d4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_RMSK                                                                    0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_POR                                                               0x00000040
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_POR_RMSK                                                          0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_ATTR                                                                     0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_FLL_MAN_CODE_BMSK                                                       0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_FLL_MAN_CODE_SHFT                                                        0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ADDR                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000d8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_PHYS                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000d8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_OFFS                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000d8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_RMSK                                                            0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_POR                                                       0x000000c0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_POR_RMSK                                                  0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ATTR                                                             0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_PER_EN_BMSK                                      0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_PER_EN_SHFT                                       0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_SIGDET_ON_WITH_NO_AUTO_LFPS_P2U3_BMSK                           0x40
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_SIGDET_ON_WITH_NO_AUTO_LFPS_P2U3_SHFT                            0x6
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_AO_BMSK                                          0x20
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_AO_SHFT                                           0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EVENT_SEL_BMSK                                       0x10
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EVENT_SEL_SHFT                                        0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_CM_CTRL_BMSK                                          0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_CM_CTRL_SHFT                                          0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ALFPS_RCVR_DTCT_TEST_EN_BMSK                                     0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ALFPS_RCVR_DTCT_TEST_EN_SHFT                                     0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ALFPS_DTCT_EN_BMSK                                               0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ALFPS_DTCT_EN_SHFT                                               0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EN_BMSK                                               0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EN_SHFT                                               0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_ADDR                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000dc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_PHYS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000dc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_OFFS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000dc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_RMSK                                                            0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_POR                                                      0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_POR_RMSK                                                 0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_ATTR                                                            0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_RSVD_BMSK                                                       0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_RSVD_SHFT                                                       0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_LFPS_RXTERM_IRQ_CLEAR_BMSK                                      0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_LFPS_RXTERM_IRQ_CLEAR_SHFT                                      0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ADDR                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000e0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_PHYS                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000e0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_OFFS                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000e0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_RMSK                                                            0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_POR                                                       0x00000064
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_POR_RMSK                                                  0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ATTR                                                             0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ARCVR_DTCT_EN_PERIOD_BMSK                                       0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ARCVR_DTCT_EN_PERIOD_SHFT                                        0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ADDR                                                         (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000e4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_PHYS                                                         (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000e4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_OFFS                                                         (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000e4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_RMSK                                                               0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_POR                                                          0x00000008
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_POR_RMSK                                                     0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ATTR                                                                0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_RSVD_BMSK                                                          0xf0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_RSVD_SHFT                                                           0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ARCVR_DTCT_CM_DLY_BMSK                                              0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ARCVR_DTCT_CM_DLY_SHFT                                              0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ADDR                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000e8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_PHYS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000e8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_OFFS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000e8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_RMSK                                                              0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_POR                                                         0x00000010
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ATTR                                                               0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_RSVD_BMSK                                                         0xc0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_RSVD_SHFT                                                          0x6
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ALFPS_DEGLITCH_VAL_BMSK                                           0x3f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ALFPS_DEGLITCH_VAL_SHFT                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_ADDR                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000ec)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_PHYS                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000ec)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_OFFS                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000ec)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_RMSK                                                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_POR                                                             0x00000006
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_POR_RMSK                                                        0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_ATTR                                                                   0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_TXSWING_BMSK                                                       0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_TXSWING_SHFT                                                        0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_TXMARGIN_BMSK                                                      0x70
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_TXMARGIN_SHFT                                                       0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_TXDEEMPH_BMSK                                                       0xc
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_TXDEEMPH_SHFT                                                       0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_POWERDOWN_BMSK                                                      0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_POWERDOWN_SHFT                                                      0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_ADDR                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000f0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_PHYS                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000f0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_OFFS                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000f0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_RMSK                                                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_POR                                                             0x00000001
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_POR_RMSK                                                        0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_ATTR                                                                   0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_RATE_BMSK                                                          0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_RATE_SHFT                                                           0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXCM_DISABLE_BMSK                                                  0x40
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXCM_DISABLE_SHFT                                                   0x6
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_RXELECIDLE_DISABLE_BMSK                                            0x20
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_RXELECIDLE_DISABLE_SHFT                                             0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_PCLKREQ_N_BMSK                                                     0x10
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_PCLKREQ_N_SHFT                                                      0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXCOMPLIANCE_BMSK                                                   0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXCOMPLIANCE_SHFT                                                   0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXDETECTRX_LOOPBACK_BMSK                                            0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXDETECTRX_LOOPBACK_SHFT                                            0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_RXPOLARITY_BMSK                                                     0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_RXPOLARITY_SHFT                                                     0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXELECIDLE_BMSK                                                     0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXELECIDLE_SHFT                                                     0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_ADDR                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000f4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_PHYS                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000f4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_OFFS                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000f4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_RMSK                                                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_POR                                                             0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_POR_RMSK                                                        0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_ATTR                                                                   0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_RSVD_BMSK                                                             0xe0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_RSVD_SHFT                                                              0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_RXTERMINATION_BMSK                                                 0x10
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_RXTERMINATION_SHFT                                                  0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_RXEQTRAINING_BMSK                                                   0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_RXEQTRAINING_SHFT                                                   0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_TXONESZEROS_BMSK                                                    0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_TXONESZEROS_SHFT                                                    0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_EBUFMODE_BMSK                                                       0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_EBUFMODE_SHFT                                                       0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_PHYMODE_BMSK                                                        0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_PHYMODE_SHFT                                                        0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_ADDR                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000f8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_PHYS                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000f8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_OFFS                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000f8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_RMSK                                                                  0x95
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_POR                                                             0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_POR_RMSK                                                        0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_ATTR                                                                   0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_TXSWING_MX_BMSK                                                    0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_TXSWING_MX_SHFT                                                     0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_TXMGN_MX_BMSK                                                      0x10
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_TXMGN_MX_SHFT                                                       0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_TXDEEMPH_MX_BMSK                                                    0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_TXDEEMPH_MX_SHFT                                                    0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_POWERDOWN_MX_BMSK                                                   0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_POWERDOWN_MX_SHFT                                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_ADDR                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000fc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_PHYS                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000000fc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_OFFS                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000fc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_RMSK                                                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_POR                                                             0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_POR_RMSK                                                        0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_ATTR                                                                   0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_RATE_MX_BMSK                                                       0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_RATE_MX_SHFT                                                        0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXCM_DISABLE_MX_BMSK                                               0x40
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXCM_DISABLE_MX_SHFT                                                0x6
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_RXELECIDLE_DISABLE_MX_BMSK                                         0x20
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_RXELECIDLE_DISABLE_MX_SHFT                                          0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_PCLKREQ_N_MX_BMSK                                                  0x10
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_PCLKREQ_N_MX_SHFT                                                   0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXCOMPLIANCE_MX_BMSK                                                0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXCOMPLIANCE_MX_SHFT                                                0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXDTCTRX_LPB_MX_BMSK                                                0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXDTCTRX_LPB_MX_SHFT                                                0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_RXPOLARITY_MX_BMSK                                                  0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_RXPOLARITY_MX_SHFT                                                  0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXELECIDLE_MX_BMSK                                                  0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXELECIDLE_MX_SHFT                                                  0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_ADDR                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000100)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_PHYS                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000100)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_OFFS                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000100)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_RMSK                                                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_POR                                                             0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_POR_RMSK                                                        0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_ATTR                                                                   0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_RSVD_BMSK                                                             0xe0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_RSVD_SHFT                                                              0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_RXTERMINATION_MX_BMSK                                              0x10
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_RXTERMINATION_MX_SHFT                                               0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_RXEQTRAINING_MX_BMSK                                                0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_RXEQTRAINING_MX_SHFT                                                0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_TXONESZEROS_MX_BMSK                                                 0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_TXONESZEROS_MX_SHFT                                                 0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_EBUFMODE_MX_BMSK                                                    0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_EBUFMODE_MX_SHFT                                                    0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_PHYMODE_MX_BMSK                                                     0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_PHYMODE_MX_SHFT                                                     0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_ADDR                                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000104)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_PHYS                                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000104)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_OFFS                                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000104)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_RMSK                                                                  0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_POR                                                            0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_POR_RMSK                                                       0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_ATTR                                                                  0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_RXELECIDLE_BMSK                                                    0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_RXELECIDLE_SHFT                                                    0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_PHYCLK_REQ_N_BMSK                                                  0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_PHYCLK_REQ_N_SHFT                                                  0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_PCLKACK_N_BMSK                                                     0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_PCLKACK_N_SHFT                                                     0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_PHYSTATUS_BMSK                                                     0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_PHYSTATUS_SHFT                                                     0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_ADDR                                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000108)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_PHYS                                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000108)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_OFFS                                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000108)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_RMSK                                                                  0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_POR                                                            0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_POR_RMSK                                                       0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_ATTR                                                                  0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_BMSK                                                 0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_SHFT                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_PHYCLK_REQ_N_MX_BMSK                                               0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_PHYCLK_REQ_N_MX_SHFT                                               0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_PCLKACK_N_MX_BMSK                                                  0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_PCLKACK_N_MX_SHFT                                                  0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_BMSK                                                  0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_SHFT                                                  0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_ADDR                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000010c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_PHYS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000010c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_OFFS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000010c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_RMSK                                                           0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_POR                                                      0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_POR_RMSK                                                 0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_ATTR                                                            0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_CLK_DEBUG_BYPASS_SEL_BMSK                                      0x1e
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_CLK_DEBUG_BYPASS_SEL_SHFT                                       0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_CLK_DEBUG_BYPASS_EN_BMSK                                        0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_CLK_DEBUG_BYPASS_EN_SHFT                                        0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_ADDR                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000110)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_PHYS                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000110)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_OFFS                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000110)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_RMSK                                                                     0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_POR                                                               0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_POR_RMSK                                                          0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_ATTR                                                                     0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_FORCE_REC_DETECTED_BMSK                                                  0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_FORCE_REC_DETECTED_SHFT                                                  0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_PCS_PCLK_SEL_BMSK                                                        0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_PCS_PCLK_SEL_SHFT                                                        0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_BIST_MODE_BMSK                                                           0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_BIST_MODE_SHFT                                                           0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_FORCE_RX_SIGDET_BMSK                                                     0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL_FORCE_RX_SIGDET_SHFT                                                     0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_ADDR                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000114)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_PHYS                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000114)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_OFFS                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000114)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_RMSK                                                                    0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_POR                                                              0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_POR_RMSK                                                         0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_ATTR                                                                    0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_FORCE_RX_SIGDET_LFPS_BMSK                                               0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_FORCE_RX_SIGDET_LFPS_SHFT                                               0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_FORCE_LFPS_DET_LPBCK_BMSK                                               0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_FORCE_LFPS_DET_LPBCK_SHFT                                               0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_DSBL_EBUF_QUAL_BMSK                                                     0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL2_DSBL_EBUF_QUAL_SHFT                                                     0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_ADDR                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000118)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_PHYS                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000118)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_OFFS                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000118)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_RMSK                                                                   0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_POR                                                              0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_POR_RMSK                                                         0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_ATTR                                                                    0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX3_BMSK                                                    0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX3_SHFT                                                     0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX2_BMSK                                                    0x40
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX2_SHFT                                                     0x6
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX1_BMSK                                                    0x20
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX1_SHFT                                                     0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX0_BMSK                                                    0x10
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX0_SHFT                                                     0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS3_BMSK                                                 0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS3_SHFT                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS2_BMSK                                                 0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS2_SHFT                                                 0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS1_BMSK                                                 0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS1_SHFT                                                 0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS0_BMSK                                                 0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS0_SHFT                                                 0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL4_ADDR                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000011c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL4_PHYS                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000011c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL4_OFFS                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000011c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL4_RMSK                                                                   0x7f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL4_POR                                                              0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL4_POR_RMSK                                                         0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL4_ATTR                                                                    0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL4_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL4_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL4_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL4_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL4_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL4_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL4_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL4_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL4_DEBUG_BUS_IDX0_BMSK                                                    0x7f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL4_DEBUG_BUS_IDX0_SHFT                                                     0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL5_ADDR                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000120)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL5_PHYS                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000120)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL5_OFFS                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000120)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL5_RMSK                                                                   0x7f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL5_POR                                                              0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL5_POR_RMSK                                                         0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL5_ATTR                                                                    0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL5_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL5_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL5_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL5_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL5_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL5_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL5_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL5_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL5_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL5_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL5_DEBUG_BUS_IDX1_BMSK                                                    0x7f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL5_DEBUG_BUS_IDX1_SHFT                                                     0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL6_ADDR                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000124)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL6_PHYS                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000124)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL6_OFFS                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000124)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL6_RMSK                                                                   0x7f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL6_POR                                                              0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL6_POR_RMSK                                                         0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL6_ATTR                                                                    0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL6_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL6_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL6_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL6_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL6_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL6_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL6_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL6_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL6_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL6_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL6_DEBUG_BUS_IDX2_BMSK                                                    0x7f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL6_DEBUG_BUS_IDX2_SHFT                                                     0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL7_ADDR                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000128)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL7_PHYS                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000128)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL7_OFFS                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000128)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL7_RMSK                                                                   0x7f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL7_POR                                                              0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL7_POR_RMSK                                                         0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL7_ATTR                                                                    0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL7_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL7_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL7_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL7_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL7_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL7_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL7_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL7_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL7_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL7_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL7_DEBUG_BUS_IDX3_BMSK                                                    0x7f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_TEST_CONTROL7_DEBUG_BUS_IDX3_SHFT                                                     0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_ADDR                                                         (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000012c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_PHYS                                                         (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000012c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_OFFS                                                         (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000012c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_RMSK                                                                0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_POR                                                          0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_POR_RMSK                                                     0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_ATTR                                                                0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_COMRST_FORCE_CLKREQ_LOW_L1SS_BMSK                                   0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_COMRST_FORCE_CLKREQ_LOW_L1SS_SHFT                                   0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_COMRST_AUTO_ENTER_P2_BMSK                                           0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_COMRST_AUTO_ENTER_P2_SHFT                                           0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_FORCE_COM_RESET_ACK_BMSK                                            0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_FORCE_COM_RESET_ACK_SHFT                                            0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_FORCE_COM_RESET_REQ_BMSK                                            0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_FORCE_COM_RESET_REQ_SHFT                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_ADDR                                                                 (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000130)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_PHYS                                                                 (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000130)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_OFFS                                                                 (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000130)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_RMSK                                                                       0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_POR                                                                  0x00000008
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_POR_RMSK                                                             0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_ATTR                                                                        0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_RSVD_BMSK                                                                  0xc0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_RSVD_SHFT                                                                   0x6
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_BMSK                                                  0x20
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_SHFT                                                   0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_RX_ERR_EN_BMSK                                                        0x10
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_RX_ERR_EN_SHFT                                                         0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_GEN_SHORT_PATTERN_BMSK                                                 0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_GEN_SHORT_PATTERN_SHFT                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_PAT_SEL_BMSK                                                           0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_PAT_SEL_SHFT                                                           0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_TXRX_EN_BMSK                                                           0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_TXRX_EN_SHFT                                                           0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_TX_EN_BMSK                                                             0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_TX_EN_SHFT                                                             0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY0_ADDR                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000134)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY0_PHYS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000134)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY0_OFFS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000134)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY0_RMSK                                                                      0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY0_POR                                                                 0x00000040
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY0_POR_RMSK                                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY0_ATTR                                                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY0_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY0_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY0_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY0_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY0_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY0_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY0_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY0_PRBS_POLY0_BMSK                                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY0_PRBS_POLY0_SHFT                                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY1_ADDR                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000138)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY1_PHYS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000138)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY1_OFFS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000138)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY1_RMSK                                                                      0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY1_POR                                                                 0x00000002
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY1_POR_RMSK                                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY1_ATTR                                                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY1_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY1_PRBS_POLY1_BMSK                                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_POLY1_PRBS_POLY1_SHFT                                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED0_ADDR                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000013c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED0_PHYS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000013c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED0_OFFS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000013c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED0_RMSK                                                                      0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED0_POR                                                                 0x000000ff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED0_POR_RMSK                                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED0_ATTR                                                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED0_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED0_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED0_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED0_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED0_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED0_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED0_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED0_PRBS_SEED0_BMSK                                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED0_PRBS_SEED0_SHFT                                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED1_ADDR                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000140)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED1_PHYS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000140)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED1_OFFS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000140)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED1_RMSK                                                                      0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED1_POR                                                                 0x00000003
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED1_POR_RMSK                                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED1_ATTR                                                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED1_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED1_PRBS_SEED1_BMSK                                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PRBS_SEED1_PRBS_SEED1_SHFT                                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_ADDR                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000144)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_PHYS                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000144)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_OFFS                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000144)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_RMSK                                                                  0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_POR                                                             0x00000005
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_POR_RMSK                                                        0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_ATTR                                                                   0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_RSVD_BMSK                                                             0xf0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_RSVD_SHFT                                                              0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT3_K_BMSK                                                      0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT3_K_SHFT                                                      0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT2_K_BMSK                                                      0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT2_K_SHFT                                                      0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT1_K_BMSK                                                      0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT1_K_SHFT                                                      0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT0_K_BMSK                                                      0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT0_K_SHFT                                                      0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT0_ADDR                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000148)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT0_PHYS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000148)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT0_OFFS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000148)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT0_RMSK                                                                      0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT0_POR                                                                 0x000000bc
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT0_POR_RMSK                                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT0_ATTR                                                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT0_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT0_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT0_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT0_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT0_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT0_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT0_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT0_FIXED_PAT0_BMSK                                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT0_FIXED_PAT0_SHFT                                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT1_ADDR                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000014c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT1_PHYS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000014c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT1_OFFS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000014c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT1_RMSK                                                                      0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT1_POR                                                                 0x000000b5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT1_POR_RMSK                                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT1_ATTR                                                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT1_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT1_FIXED_PAT1_BMSK                                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT1_FIXED_PAT1_SHFT                                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT2_ADDR                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000150)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT2_PHYS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000150)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT2_OFFS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000150)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT2_RMSK                                                                      0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT2_POR                                                                 0x000000bc
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT2_POR_RMSK                                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT2_ATTR                                                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT2_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT2_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT2_FIXED_PAT2_BMSK                                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT2_FIXED_PAT2_SHFT                                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT3_ADDR                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000154)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT3_PHYS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000154)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT3_OFFS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000154)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT3_RMSK                                                                      0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT3_POR                                                                 0x0000004a
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT3_POR_RMSK                                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT3_ATTR                                                                       0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT3_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT3_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT3_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT3_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT3_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT3_FIXED_PAT3_BMSK                                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_FIXED_PAT3_FIXED_PAT3_SHFT                                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_ADDR                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000158)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_PHYS                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000158)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_OFFS                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000158)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_RMSK                                                              0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_POR                                                        0x00000001
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_POR_RMSK                                                   0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_ATTR                                                              0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_COM_CLK_SWITCH_EN_BMSK                                            0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_COM_CLK_SWITCH_EN_SHFT                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ADDR                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000015c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_PHYS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000015c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_OFFS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000015c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_RMSK                                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_POR                                                           0x00000001
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_POR_RMSK                                                      0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ATTR                                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ELECIDLE_DLY_SEL_BMSK                                                0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ELECIDLE_DLY_SEL_SHFT                                                0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SPARE1_ADDR                                                                    (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000160)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SPARE1_PHYS                                                                    (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000160)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SPARE1_OFFS                                                                    (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000160)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SPARE1_RMSK                                                                          0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SPARE1_POR                                                                     0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SPARE1_POR_RMSK                                                                0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SPARE1_ATTR                                                                           0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SPARE1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SPARE1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SPARE1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SPARE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SPARE1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SPARE1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SPARE1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SPARE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SPARE1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SPARE1_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SPARE1_RSVD_BMSK                                                                     0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SPARE1_RSVD_SHFT                                                                      0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_ADDR                                                 (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000164)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_PHYS                                                 (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000164)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_OFFS                                                 (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000164)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_RMSK                                                       0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_POR                                                  0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_POR_RMSK                                             0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_ATTR                                                        0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_BIST_CHK_ERR_CNT_L_BMSK                                    0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_BIST_CHK_ERR_CNT_L_SHFT                                     0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_ADDR                                                 (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000168)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_PHYS                                                 (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000168)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_OFFS                                                 (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000168)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_RMSK                                                       0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_POR                                                  0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_POR_RMSK                                             0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_ATTR                                                        0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_BIST_CHK_ERR_CNT_H_BMSK                                    0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_BIST_CHK_ERR_CNT_H_SHFT                                     0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_ADDR                                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000016c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_PHYS                                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000016c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_OFFS                                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000016c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_RMSK                                                                  0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_POR                                                            0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_POR_RMSK                                                       0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_ATTR                                                                  0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_BMSK                                              0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_SHFT                                              0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_BMSK                                            0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_SHFT                                            0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_BMSK                                          0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_SHFT                                          0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_CHECK_DONE_BMSK                                                  0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_CHECK_DONE_SHFT                                                  0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_ADDR                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000170)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_PHYS                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000170)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_OFFS                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000170)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_RMSK                                                    0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_POR                                              0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_ATTR                                                    0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_CLR_IRQ_BUSY_BMSK                                       0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_CLR_IRQ_BUSY_SHFT                                       0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_LFPS_DETECT_IRQ_BMSK                                    0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_LFPS_DETECT_IRQ_SHFT                                    0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_RCVR_DETECT_IRQ_BMSK                                    0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_RCVR_DETECT_IRQ_SHFT                                    0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_ADDR                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000174)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_PHYS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000174)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_OFFS                                                                (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000174)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_RMSK                                                                      0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_POR                                                                 0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_POR_RMSK                                                            0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_ATTR                                                                       0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_ACTIVE_STATE_STATUS_BMSK                                                  0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_ACTIVE_STATE_STATUS_SHFT                                                   0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_PHYSTATUS_BMSK                                                            0x40
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_PHYSTATUS_SHFT                                                             0x6
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_PCS_POWERDOWN_BMSK                                                        0x30
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_PCS_POWERDOWN_SHFT                                                         0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_FREEZE_POWERDOWN_BMSK                                                      0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_FREEZE_POWERDOWN_SHFT                                                      0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_POWER_STATE_BMSK                                                           0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS_POWER_STATE_SHFT                                                           0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_ADDR                                                               (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000178)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_PHYS                                                               (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000178)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_OFFS                                                               (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000178)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_RMSK                                                                     0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_POR                                                                0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_POR_RMSK                                                           0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_ATTR                                                                      0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_POWERPRESENT_BMSK                                                        0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_POWERPRESENT_SHFT                                                         0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_RX_EQUALIZATION_IN_PROGRESS_BMSK                                         0x40
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_RX_EQUALIZATION_IN_PROGRESS_SHFT                                          0x6
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_PCS_LFPS_DET_BMSK                                                        0x20
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_PCS_LFPS_DET_SHFT                                                         0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_FLL_CLK_EN_BMSK                                                          0x10
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_FLL_CLK_EN_SHFT                                                           0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_L1SS_MODE_BMSK                                                            0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_L1SS_MODE_SHFT                                                            0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_RX_SAMPLER_CAL_IN_PROGRESS_BMSK                                           0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_RX_SAMPLER_CAL_IN_PROGRESS_SHFT                                           0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_REC_DETECT_DONE_BMSK                                                      0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_REC_DETECT_DONE_SHFT                                                      0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_REC_DETECT_OUTCOME_BMSK                                                   0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS2_REC_DETECT_OUTCOME_SHFT                                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_ADDR                                                               (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000017c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_PHYS                                                               (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000017c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_OFFS                                                               (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000017c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_RMSK                                                                      0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_POR                                                                0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_POR_RMSK                                                           0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_ATTR                                                                      0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_RX_SAMPLER_CAL_DONE_BMSK                                                  0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_RX_SAMPLER_CAL_DONE_SHFT                                                  0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_PIPE_CLK_EN_BMSK                                                          0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_PIPE_CLK_EN_SHFT                                                          0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_PCS_RATE_BMSK                                                             0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_PCS_RATE_SHFT                                                             0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_SYSCLK_ENABLED_BMSK                                                       0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS3_SYSCLK_ENABLED_SHFT                                                       0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_ADDR                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000180)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_PHYS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000180)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_OFFS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000180)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_RMSK                                                                 0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_POR                                                           0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_POR_RMSK                                                      0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_ATTR                                                                 0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_COM_RESET_INITIATED_BMSK                                             0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_COM_RESET_INITIATED_SHFT                                             0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_COM_RESET_ACK_BMSK                                                   0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_COM_RESET_ACK_SHFT                                                   0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_COM_RESET_REQ_BMSK                                                   0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_COM_RESET_REQ_SHFT                                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_ADDR                                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000184)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_PHYS                                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000184)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_OFFS                                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000184)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_RMSK                                                                  0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_POR                                                            0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_POR_RMSK                                                       0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_ATTR                                                                  0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_SYSCLK_ACTIVE_BMSK                                                    0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_SYSCLK_ACTIVE_SHFT                                                    0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID0_ADDR                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000188)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID0_PHYS                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000188)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID0_OFFS                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000188)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID0_RMSK                                                                    0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID0_POR                                                               0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID0_POR_RMSK                                                          0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID0_ATTR                                                                     0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID0_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID0_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID0_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID0_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID0_STEP_7_0_BMSK                                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID0_STEP_7_0_SHFT                                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID1_ADDR                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000018c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID1_PHYS                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000018c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID1_OFFS                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000018c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID1_RMSK                                                                    0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID1_POR                                                               0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID1_POR_RMSK                                                          0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID1_ATTR                                                                     0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID1_STEP_15_8_BMSK                                                          0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID1_STEP_15_8_SHFT                                                           0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID2_ADDR                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000190)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID2_PHYS                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000190)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID2_OFFS                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000190)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID2_RMSK                                                                    0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID2_POR                                                               0x00000002
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID2_POR_RMSK                                                          0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID2_ATTR                                                                     0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID2_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID2_MINOR_7_0_BMSK                                                          0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID2_MINOR_7_0_SHFT                                                           0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID3_ADDR                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000194)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID3_PHYS                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000194)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID3_OFFS                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000194)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID3_RMSK                                                                    0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID3_POR                                                               0x00000010
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID3_POR_RMSK                                                          0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID3_ATTR                                                                     0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID3_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID3_MAJOR_BMSK                                                              0xf0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID3_MAJOR_SHFT                                                               0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID3_MINOR_11_8_BMSK                                                          0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REVISION_ID3_MINOR_11_8_SHFT                                                          0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_ADDR                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000198)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_PHYS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000198)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_OFFS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000198)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_RMSK                                                              0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_POR                                                         0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_ATTR                                                               0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_BMSK                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_SHFT                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_ADDR                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000019c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_PHYS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000019c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_OFFS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000019c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_RMSK                                                              0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_POR                                                         0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_ATTR                                                               0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_BMSK                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_SHFT                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_ADDR                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001a0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_PHYS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001a0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_OFFS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001a0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_RMSK                                                              0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_POR                                                         0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_ATTR                                                               0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_BMSK                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_SHFT                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_ADDR                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001a4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_PHYS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001a4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_OFFS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001a4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_RMSK                                                              0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_POR                                                         0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_ATTR                                                               0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_BMSK                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_SHFT                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001a8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_PHYS                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001a8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_OFFS                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001a8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_RMSK                                                   0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_POR                                              0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_ATTR                                                    0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_BMSK                     0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_SHFT                      0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_ADDR                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001ac)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_PHYS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001ac)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_OFFS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001ac)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_RMSK                                                                 0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_POR                                                           0x00000002
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_POR_RMSK                                                      0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_ATTR                                                                 0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_CLR_OSC_DTCT_STATUS_BMSK                                             0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_CLR_OSC_DTCT_STATUS_SHFT                                             0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_P2U3_EXIT_PLL_EN_WAIT_BMSK                                           0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_P2U3_EXIT_PLL_EN_WAIT_SHFT                                           0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_L1SS_EXIT_PLL_EN_WAIT_BMSK                                           0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_L1SS_EXIT_PLL_EN_WAIT_SHFT                                           0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_PWRUP_PLL_EN_WAIT_BMSK                                               0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_PWRUP_PLL_EN_WAIT_SHFT                                               0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_ADDR                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001b0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_PHYS                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001b0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_OFFS                                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001b0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_RMSK                                                                     0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_POR                                                               0x00000007
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_POR_RMSK                                                          0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_ATTR                                                                     0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_PRE_L1SS_MASK_SIGDET_EN_BMSK                                             0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_PRE_L1SS_MASK_SIGDET_EN_SHFT                                             0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_P2_MASK_DSBL_SIGDET_BMSK                                                 0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_P2_MASK_DSBL_SIGDET_SHFT                                                 0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_PRE_P2_MASK_SIGDET_EN_BMSK                                               0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_PRE_P2_MASK_SIGDET_EN_SHFT                                               0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_P2_MASK_SIGDET_EN_BMSK                                                   0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_P2_MASK_SIGDET_EN_SHFT                                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_ADDR                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001b4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_PHYS                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001b4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_OFFS                                                            (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001b4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_RMSK                                                                   0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_POR                                                             0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_POR_RMSK                                                        0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_ATTR                                                                   0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_FORCE_IDAC_INITIAL_CAL_BMSK                                            0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_FORCE_IDAC_INITIAL_CAL_SHFT                                            0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_FORCE_IDAC_RECAL_BMSK                                                  0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_FORCE_IDAC_RECAL_SHFT                                                  0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_ADDR                                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001b8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_PHYS                                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001b8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_OFFS                                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001b8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_RMSK                                                                  0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_POR                                                            0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_POR_RMSK                                                       0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_ATTR                                                                  0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_CMN_ACK_OUT_SEL_BMSK                                                  0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_CMN_ACK_OUT_SEL_SHFT                                                  0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_ADDR                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001bc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_PHYS                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001bc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_OFFS                                              (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001bc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_RMSK                                                    0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_POR                                               0x00000060
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_ATTR                                                     0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_PLL_LOCK_CHK_DLY_TIME_SYSCLK_BMSK                       0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_PLL_LOCK_CHK_DLY_TIME_SYSCLK_SHFT                        0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ADDR                                                    (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001c0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_PHYS                                                    (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001c0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_OFFS                                                    (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001c0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_RMSK                                                           0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_POR                                                     0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_POR_RMSK                                                0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ATTR                                                           0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ALFPS_DTCT_EN_BMSK                                             0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ALFPS_DTCT_EN_SHFT                                             0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ARCVR_DTCT_EN_BMSK                                             0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ARCVR_DTCT_EN_SHFT                                             0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_ADDR                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001c4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_PHYS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001c4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_OFFS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001c4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_RMSK                                                           0x7f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_POR                                                      0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_POR_RMSK                                                 0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_ATTR                                                            0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_ALWAYS_ON_EN_BMSK                                        0x40
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_ALWAYS_ON_EN_SHFT                                         0x6
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_DLY_EN_BMSK                                           0x20
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_DLY_EN_SHFT                                            0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_PRE_PLL_LOCK_EN_BMSK                                  0x10
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_PRE_PLL_LOCK_EN_SHFT                                   0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_DLY_EN_BMSK                                          0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_DLY_EN_SHFT                                          0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_PRE_PLL_LOCK_EN_BMSK                                 0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_PRE_PLL_LOCK_EN_SHFT                                 0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_DLY_EN_BMSK                                          0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_DLY_EN_SHFT                                          0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_PRE_PLL_LOCK_EN_BMSK                                 0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_PRE_PLL_LOCK_EN_SHFT                                 0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_ADDR                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001c8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_PHYS                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001c8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_OFFS                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001c8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_RMSK                                                   0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_POR                                              0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_ATTR                                                    0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_BMSK                     0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_SHFT                      0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001cc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_PHYS                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001cc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_OFFS                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001cc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_RMSK                                                   0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_POR                                              0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ATTR                                                    0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_BMSK                     0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_SHFT                      0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_ADDR                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001d0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_PHYS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001d0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_OFFS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001d0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_RMSK                                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_POR                                                      0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_POR_RMSK                                                 0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_ATTR                                                            0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_EPCLK_DLY_COUNT_VAL_7_0_BMSK                                   0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_EPCLK_DLY_COUNT_VAL_7_0_SHFT                                    0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_ADDR                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001d4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_PHYS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001d4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_OFFS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001d4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_RMSK                                                            0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_POR                                                      0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_POR_RMSK                                                 0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_ATTR                                                            0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_EPCLK_DLY_COUNT_VAL_11_8_BMSK                                   0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_EPCLK_DLY_COUNT_VAL_11_8_SHFT                                   0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_ADDR                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001d8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_PHYS                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001d8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_OFFS                                                             (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001d8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_RMSK                                                                   0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_POR                                                              0x00000098
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_POR_RMSK                                                         0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_ATTR                                                                    0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_LP_BMSK                                                  0xf0
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_LP_SHFT                                                   0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_NORMAL_BMSK                                               0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_NORMAL_SHFT                                               0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_ADDR                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001dc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_PHYS                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001dc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_OFFS                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001dc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_RMSK                                                 0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_POR                                            0x00000004
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_ATTR                                                  0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_L1SS_WAKEUP_DLY_TIME_AUXCLK_7_0_BMSK                 0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_L1SS_WAKEUP_DLY_TIME_AUXCLK_7_0_SHFT                  0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001e0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_PHYS                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001e0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_OFFS                                           (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001e0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_RMSK                                                 0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_POR                                            0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_ATTR                                                  0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_L1SS_WAKEUP_DLY_TIME_AUXCLK_12_8_BMSK                0x1f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_L1SS_WAKEUP_DLY_TIME_AUXCLK_12_8_SHFT                 0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_ADDR                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001e4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_PHYS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001e4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_OFFS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001e4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_RMSK                                                            0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_POR                                                      0x00000002
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_POR_RMSK                                                 0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_ATTR                                                            0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_MASK_RXELECIDLE_BMSK                                  0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_MASK_RXELECIDLE_SHFT                                  0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_IGNORE_PIPE_SIGS_BMSK                                 0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_IGNORE_PIPE_SIGS_SHFT                                 0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_ADDR                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001e8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_PHYS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001e8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_OFFS                                                     (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001e8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_RMSK                                                            0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_POR                                                      0x00000001
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_POR_RMSK                                                 0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_ATTR                                                            0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_RXTERMINATION_DLY_SEL_BMSK                                      0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_RXTERMINATION_DLY_SEL_SHFT                                      0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_ADDR                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001ec)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_PHYS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001ec)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_OFFS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001ec)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_RMSK                                                              0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_POR                                                         0x00000043
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_ATTR                                                               0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_LFPS_PER_TIMER_VAL_BMSK                                           0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_LFPS_PER_TIMER_VAL_SHFT                                            0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_ADDR                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001f0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_PHYS                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001f0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_OFFS                                                  (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001f0)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_RMSK                                                        0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_POR                                                   0x00000022
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_POR_RMSK                                              0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_ATTR                                                         0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_SIGDET_STARTUP_TIMER_VAL_BMSK                               0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_SIGDET_STARTUP_TIMER_VAL_SHFT                                0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_ADDR                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001f4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_PHYS                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001f4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_OFFS                                                       (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001f4)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_RMSK                                                             0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_POR                                                        0x00000007
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_POR_RMSK                                                   0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_ATTR                                                              0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_GEN2_LOCK_WDT_EN_BMSK                                            0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_GEN2_LOCK_WDT_EN_SHFT                                             0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_GEN1_LOCK_WDT_EN_BMSK                                            0x40
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_GEN1_LOCK_WDT_EN_SHFT                                             0x6
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_GEN12_LOCK_WDT_VAL_BMSK                                          0x3f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_GEN12_LOCK_WDT_VAL_SHFT                                           0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_ADDR                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001f8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_PHYS                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001f8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_OFFS                                                      (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001f8)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_RMSK                                                             0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_POR                                                       0x00000004
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_POR_RMSK                                                  0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_ATTR                                                             0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_RX_SIGDET_HIGH_COUNT_VAL_BMSK                                    0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_RX_SIGDET_HIGH_COUNT_VAL_SHFT                                    0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_ADDR                                                               (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001fc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_PHYS                                                               (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x000001fc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_OFFS                                                               (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001fc)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_RMSK                                                                      0xf
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_POR                                                                0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_POR_RMSK                                                           0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_ATTR                                                                      0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_DISPARITY_ERROR_BMSK                                                      0x8
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_DISPARITY_ERROR_SHFT                                                      0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_ELASTIC_BUFFER_OFLOW_BMSK                                                 0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_ELASTIC_BUFFER_OFLOW_SHFT                                                 0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_ELASTIC_BUFFER_UFLOW_BMSK                                                 0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_ELASTIC_BUFFER_UFLOW_SHFT                                                 0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_DEC_ERR_BMSK                                                              0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_DEC_ERR_SHFT                                                              0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_ADDR                                                         (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000200)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_PHYS                                                         (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000200)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_OFFS                                                         (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000200)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_RMSK                                                                0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_POR                                                          0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_POR_RMSK                                                     0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_ATTR                                                                0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_STATUS4_CLEAR_BMSK                                                  0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_STATUS4_CLEAR_SHFT                                                  0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_ADDR                                                    (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000204)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_PHYS                                                    (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000204)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_OFFS                                                    (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000204)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_RMSK                                                          0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_POR                                                     0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_POR_RMSK                                                0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_ATTR                                                           0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_DEC_ERR_CNT_OFLOW_BMSK                                        0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_DEC_ERR_CNT_OFLOW_SHFT                                         0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_DEC_ERR_CNT_BMSK                                              0x7f
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_DEC_ERR_CNT_SHFT                                               0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_ADDR                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000208)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_PHYS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000208)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_OFFS                                                          (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000208)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_RMSK                                                                0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_POR                                                           0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_POR_RMSK                                                      0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_ATTR                                                                 0x1
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_COMMA_POS_BMSK                                                      0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_COMMA_POS_SHFT                                                       0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_ADDR                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000020c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_PHYS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x0000020c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_OFFS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000020c)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_RMSK                                                              0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_POR                                                         0x00000000
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_ATTR                                                               0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_SW_REFGEN_REQ_MX_BMSK                                             0x80
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_SW_REFGEN_REQ_MX_SHFT                                              0x7
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_SW_REFGEN_REQ_BMSK                                                0x40
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_SW_REFGEN_REQ_SHFT                                                 0x6
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_EN_BMSK                              0x20
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_EN_SHFT                               0x5
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_MODE_BMSK                            0x10
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_MODE_SHFT                             0x4
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_L1SS_BMSK                                           0xc
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_L1SS_SHFT                                           0x2
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_P2U3_BMSK                                           0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_P2U3_SHFT                                           0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_ADDR                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000210)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_PHYS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000210)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_OFFS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000210)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_RMSK                                                              0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_POR                                                         0x00000060
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_ATTR                                                               0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_REFGEN_REQ_BIAS_SETTLE_TIMER_M1_BMSK                              0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_REFGEN_REQ_BIAS_SETTLE_TIMER_M1_SHFT                               0x0

#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_ADDR                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000214)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_PHYS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_PHYS + 0x00000214)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_OFFS                                                        (USB3PHY_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000214)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_RMSK                                                              0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_POR                                                         0x00000060
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_ATTR                                                               0x3
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_IN          \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_ADDR, HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_RMSK)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_ADDR, m)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_ADDR,v)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_ADDR,m,v,HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_IN)
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_REFGEN_REQ_BIAS_SETTLE_TIMER_M2_BMSK                              0xff
#define HWIO_USB3PHY_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_REFGEN_REQ_BIAS_SETTLE_TIMER_M2_SHFT                               0x0

/*----------------------------------------------------------------------------
 * MODULE: USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL
 *--------------------------------------------------------------------------*/

#define USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE                          (USB3PHY_AHB2PHY_BASE      + 0x00000000)
#define USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS                     (USB3PHY_AHB2PHY_BASE_PHYS + 0x00000000)
#define USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS                     0x00000000

#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_ADDR                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000000)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_PHYS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000000)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_OFFS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000000)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_POR                                                   0x00000001
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_POR_RMSK                                              0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_ATTR                                                         0x3
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_ADDR, HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_IN)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_ATB_SEL_7_0_BMSK                                            0xff
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL1_ATB_SEL_7_0_SHFT                                             0x0

#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_ADDR                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000004)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_PHYS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000004)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_OFFS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000004)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_RMSK                                                         0x7
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_POR_RMSK                                              0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_ATTR                                                         0x3
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_ADDR, HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_IN)
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_ATB_SEL_10_8_BMSK                                            0x7
#define HWIO_USB3PHY_QSERDES_COM_ATB_SEL2_ATB_SEL_10_8_SHFT                                            0x0

#define HWIO_USB3PHY_QSERDES_COM_FREQ_UPDATE_ADDR                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000008)
#define HWIO_USB3PHY_QSERDES_COM_FREQ_UPDATE_PHYS                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000008)
#define HWIO_USB3PHY_QSERDES_COM_FREQ_UPDATE_OFFS                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000008)
#define HWIO_USB3PHY_QSERDES_COM_FREQ_UPDATE_RMSK                                                      0x1
#define HWIO_USB3PHY_QSERDES_COM_FREQ_UPDATE_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_COM_FREQ_UPDATE_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_FREQ_UPDATE_ATTR                                                      0x3
#define HWIO_USB3PHY_QSERDES_COM_FREQ_UPDATE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_FREQ_UPDATE_ADDR, HWIO_USB3PHY_QSERDES_COM_FREQ_UPDATE_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_FREQ_UPDATE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_FREQ_UPDATE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_FREQ_UPDATE_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_FREQ_UPDATE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_FREQ_UPDATE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_FREQ_UPDATE_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_FREQ_UPDATE_IN)
#define HWIO_USB3PHY_QSERDES_COM_FREQ_UPDATE_PLL_FREQ_UPDATE_BMSK                                      0x1
#define HWIO_USB3PHY_QSERDES_COM_FREQ_UPDATE_PLL_FREQ_UPDATE_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_ADDR                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000000c)
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_PHYS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000000c)
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_OFFS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000000c)
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_POR                                                   0x0000000a
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_POR_RMSK                                              0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_ATTR                                                         0x3
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_BG_TIMER_ADDR, HWIO_USB3PHY_QSERDES_COM_BG_TIMER_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_BG_TIMER_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_BG_TIMER_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_BG_TIMER_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_BG_TIMER_IN)
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_BYPASS_BMSK                                     0x80
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_BYPASS_SHFT                                      0x7
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_TIME_BMSK                                       0x70
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_TIME_SHFT                                        0x4
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_BMSK                                         0x8
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_SHFT                                         0x3
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_RSVD_BMSK                                                    0x4
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_RSVD_SHFT                                                    0x2
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_BIAS_WAIT_TIME_BMSK                                          0x3
#define HWIO_USB3PHY_QSERDES_COM_BG_TIMER_BIAS_WAIT_TIME_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_ADDR                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000010)
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_PHYS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000010)
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_OFFS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000010)
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_RMSK                                                    0x3
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_ADDR, HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_IN)
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_SSC_CENTER_BMSK                                         0x2
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_SSC_CENTER_SHFT                                         0x1
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_SSC_EN_BMSK                                             0x1
#define HWIO_USB3PHY_QSERDES_COM_SSC_EN_CENTER_SSC_EN_SHFT                                             0x0

#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_ADDR                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000014)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_PHYS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000014)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_OFFS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000014)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_RMSK                                                    0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_ATTR                                                     0x3
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_ADDR, HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_IN)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_SSC_ADJPER_7_0_BMSK                                     0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER1_SSC_ADJPER_7_0_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_ADDR                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000018)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_PHYS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000018)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_OFFS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000018)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_RMSK                                                     0x3
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_ATTR                                                     0x3
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_ADDR, HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_IN)
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_SSC_ADJPER_9_8_BMSK                                      0x3
#define HWIO_USB3PHY_QSERDES_COM_SSC_ADJ_PER2_SSC_ADJPER_9_8_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_ADDR                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000001c)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_PHYS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000001c)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_OFFS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000001c)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_POR_RMSK                                              0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_ATTR                                                         0x3
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_PER1_ADDR, HWIO_USB3PHY_QSERDES_COM_SSC_PER1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_PER1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_SSC_PER1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SSC_PER1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SSC_PER1_IN)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_SSC_PER_7_0_BMSK                                            0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER1_SSC_PER_7_0_SHFT                                             0x0

#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_ADDR                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000020)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_PHYS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000020)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_OFFS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000020)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_POR_RMSK                                              0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_ATTR                                                         0x3
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_PER2_ADDR, HWIO_USB3PHY_QSERDES_COM_SSC_PER2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_PER2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_SSC_PER2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SSC_PER2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SSC_PER2_IN)
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_SSC_PER_15_8_BMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_PER2_SSC_PER_15_8_SHFT                                            0x0

#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_ADDR                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000024)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_PHYS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000024)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_OFFS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000024)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_RMSK                                                  0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_POR                                             0x00000000
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_ADDR, HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_IN)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_SSC_STEPSIZE_7_0_BMSK                                 0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE1_SSC_STEPSIZE_7_0_SHFT                                  0x0

#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_ADDR                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000028)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_PHYS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000028)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_OFFS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000028)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_RMSK                                                  0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_POR                                             0x00000000
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_ADDR, HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_IN)
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_SSC_STEPSIZE_15_8_BMSK                                0xff
#define HWIO_USB3PHY_QSERDES_COM_SSC_STEP_SIZE2_SSC_STEPSIZE_15_8_SHFT                                 0x0

#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_ADDR                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000002c)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_PHYS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000002c)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_OFFS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000002c)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_POR_RMSK                                              0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_ATTR                                                         0x3
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_POST_DIV_ADDR, HWIO_USB3PHY_QSERDES_COM_POST_DIV_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_POST_DIV_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_POST_DIV_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_POST_DIV_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_POST_DIV_IN)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_PLL_POSTDIV_7_0_BMSK                                        0xff
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_PLL_POSTDIV_7_0_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_ADDR                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000030)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_PHYS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000030)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_OFFS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000030)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_RMSK                                                    0x11
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_ATTR                                                     0x3
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_ADDR, HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_IN)
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_MUX_BMSK                                    0x10
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_MUX_SHFT                                     0x4
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_8_8_BMSK                                     0x1
#define HWIO_USB3PHY_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_8_8_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000034)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_PHYS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000034)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OFFS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000034)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_RMSK                                             0x7f
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_POR                                        0x00000000
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_POR_RMSK                                   0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ATTR                                              0x3
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR, HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_IN)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_RX_DRIVE_R_BMSK                           0x40
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_RX_DRIVE_R_SHFT                            0x6
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_RX_DRIVE_L_BMSK                           0x20
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_RX_DRIVE_L_SHFT                            0x5
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_BMSK                            0x10
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_SHFT                             0x4
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_BMSK                                  0x8
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_SHFT                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_BMSK                                  0x4
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_SHFT                                  0x2
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_BMSK                                  0x2
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_SHFT                                  0x1
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_BMSK                                      0x1
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_ADDR                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000038)
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_PHYS                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000038)
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_OFFS                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000038)
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_RMSK                                                     0xff
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_ATTR                                                      0x3
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_ADDR, HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_IN)
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_CLKDRVIDLE_EN_BMSK                                       0x80
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_CLKDRVIDLE_EN_SHFT                                        0x7
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_BMSK                                 0x40
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_SHFT                                  0x6
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_BMSK                              0x20
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_SHFT                               0x5
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_CLK_EP_EN_BMSK                                           0x10
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_CLK_EP_EN_SHFT                                            0x4
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_PLL_TXCLK_EN_MUX_BMSK                                     0x8
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_PLL_TXCLK_EN_MUX_SHFT                                     0x3
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_PLL_TXCLK_EN_BMSK                                         0x4
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_PLL_TXCLK_EN_SHFT                                         0x2
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_PLL_RXCLK_EN_MUX_BMSK                                     0x2
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_PLL_RXCLK_EN_MUX_SHFT                                     0x1
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_PLL_RXCLK_EN_BMSK                                         0x1
#define HWIO_USB3PHY_QSERDES_COM_CLK_ENABLE1_PLL_RXCLK_EN_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_ADDR                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000003c)
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_PHYS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000003c)
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_OFFS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000003c)
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_RMSK                                                     0xf
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_POR                                               0x00000006
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_ATTR                                                     0x3
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_ADDR, HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_IN)
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_BMSK                                     0x8
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_SHFT                                     0x3
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_CM_BMSK                                           0x4
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_CM_SHFT                                           0x2
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_BMSK                                    0x2
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_SHFT                                    0x1
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_GNDTERM_BMSK                                      0x1
#define HWIO_USB3PHY_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_GNDTERM_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000040)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_PHYS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000040)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_OFFS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000040)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_RMSK                                                0xf
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_POR                                          0x00000007
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR, HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_IN)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_CTRL_BY_PSM_BMSK                          0x8
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_CTRL_BY_PSM_SHFT                          0x3
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_BMSK                               0x4
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_SHFT                               0x2
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_BMSK                              0x2
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_SHFT                              0x1
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_BMSK                               0x1
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_SHFT                               0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_EN_ADDR                                                    (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000044)
#define HWIO_USB3PHY_QSERDES_COM_PLL_EN_PHYS                                                    (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000044)
#define HWIO_USB3PHY_QSERDES_COM_PLL_EN_OFFS                                                    (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000044)
#define HWIO_USB3PHY_QSERDES_COM_PLL_EN_RMSK                                                           0x3
#define HWIO_USB3PHY_QSERDES_COM_PLL_EN_POR                                                     0x00000001
#define HWIO_USB3PHY_QSERDES_COM_PLL_EN_POR_RMSK                                                0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_PLL_EN_ATTR                                                           0x3
#define HWIO_USB3PHY_QSERDES_COM_PLL_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_EN_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_EN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_EN_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_EN_PLL_EN_MUX_BMSK                                                0x2
#define HWIO_USB3PHY_QSERDES_COM_PLL_EN_PLL_EN_MUX_SHFT                                                0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_EN_PLL_EN_BMSK                                                    0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_EN_PLL_EN_SHFT                                                    0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_IVCO_ADDR                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000048)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IVCO_PHYS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000048)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IVCO_OFFS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000048)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IVCO_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_COM_PLL_IVCO_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLL_IVCO_POR_RMSK                                              0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_PLL_IVCO_ATTR                                                         0x3
#define HWIO_USB3PHY_QSERDES_COM_PLL_IVCO_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_IVCO_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_IVCO_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IVCO_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_IVCO_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IVCO_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_IVCO_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IVCO_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_IVCO_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_IVCO_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_IVCO_PLL_IVCO_BMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_COM_PLL_IVCO_PLL_IVCO_SHFT                                                0x0

#define HWIO_USB3PHY_QSERDES_COM_CMN_IETRIM_ADDR                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000004c)
#define HWIO_USB3PHY_QSERDES_COM_CMN_IETRIM_PHYS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000004c)
#define HWIO_USB3PHY_QSERDES_COM_CMN_IETRIM_OFFS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000004c)
#define HWIO_USB3PHY_QSERDES_COM_CMN_IETRIM_RMSK                                                      0x3f
#define HWIO_USB3PHY_QSERDES_COM_CMN_IETRIM_POR                                                 0x00000020
#define HWIO_USB3PHY_QSERDES_COM_CMN_IETRIM_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_CMN_IETRIM_ATTR                                                       0x3
#define HWIO_USB3PHY_QSERDES_COM_CMN_IETRIM_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_IETRIM_ADDR, HWIO_USB3PHY_QSERDES_COM_CMN_IETRIM_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CMN_IETRIM_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_IETRIM_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CMN_IETRIM_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_CMN_IETRIM_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_CMN_IETRIM_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_CMN_IETRIM_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_CMN_IETRIM_IN)
#define HWIO_USB3PHY_QSERDES_COM_CMN_IETRIM_IETRIM_BMSK                                               0x3f
#define HWIO_USB3PHY_QSERDES_COM_CMN_IETRIM_IETRIM_SHFT                                                0x0

#define HWIO_USB3PHY_QSERDES_COM_CMN_IPTRIM_ADDR                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000050)
#define HWIO_USB3PHY_QSERDES_COM_CMN_IPTRIM_PHYS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000050)
#define HWIO_USB3PHY_QSERDES_COM_CMN_IPTRIM_OFFS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000050)
#define HWIO_USB3PHY_QSERDES_COM_CMN_IPTRIM_RMSK                                                      0x3f
#define HWIO_USB3PHY_QSERDES_COM_CMN_IPTRIM_POR                                                 0x00000020
#define HWIO_USB3PHY_QSERDES_COM_CMN_IPTRIM_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_CMN_IPTRIM_ATTR                                                       0x3
#define HWIO_USB3PHY_QSERDES_COM_CMN_IPTRIM_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_IPTRIM_ADDR, HWIO_USB3PHY_QSERDES_COM_CMN_IPTRIM_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CMN_IPTRIM_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_IPTRIM_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CMN_IPTRIM_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_CMN_IPTRIM_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_CMN_IPTRIM_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_CMN_IPTRIM_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_CMN_IPTRIM_IN)
#define HWIO_USB3PHY_QSERDES_COM_CMN_IPTRIM_IPTRIM_BMSK                                               0x3f
#define HWIO_USB3PHY_QSERDES_COM_CMN_IPTRIM_IPTRIM_SHFT                                                0x0

#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000054)
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_PHYS                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000054)
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OFFS                                      (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000054)
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_RMSK                                            0x3f
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_POR                                       0x00000000
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_POR_RMSK                                  0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ATTR                                             0x3
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR, HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_IN)
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_BMSK                   0x20
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_SHFT                    0x5
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_BMSK                       0x18
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_SHFT                        0x3
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_BMSK                         0x4
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_SHFT                         0x2
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_BMSK                        0x2
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_SHFT                        0x1
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_BMSK                            0x1
#define HWIO_USB3PHY_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_SHFT                            0x0

#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR                                    (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000058)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_DET_COMP_STATUS_PHYS                                    (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000058)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_DET_COMP_STATUS_OFFS                                    (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000058)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_DET_COMP_STATUS_RMSK                                           0x1
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_DET_COMP_STATUS_POR                                     0x00000000
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_DET_COMP_STATUS_POR_RMSK                                0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ATTR                                           0x1
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_DET_COMP_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR, HWIO_USB3PHY_QSERDES_COM_SYSCLK_DET_COMP_STATUS_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_DET_COMP_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_BMSK                        0x1
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_SHFT                        0x0

#define HWIO_USB3PHY_QSERDES_COM_CLK_EP_DIV_ADDR                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000005c)
#define HWIO_USB3PHY_QSERDES_COM_CLK_EP_DIV_PHYS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000005c)
#define HWIO_USB3PHY_QSERDES_COM_CLK_EP_DIV_OFFS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000005c)
#define HWIO_USB3PHY_QSERDES_COM_CLK_EP_DIV_RMSK                                                      0xff
#define HWIO_USB3PHY_QSERDES_COM_CLK_EP_DIV_POR                                                 0x00000019
#define HWIO_USB3PHY_QSERDES_COM_CLK_EP_DIV_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_CLK_EP_DIV_ATTR                                                       0x3
#define HWIO_USB3PHY_QSERDES_COM_CLK_EP_DIV_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CLK_EP_DIV_ADDR, HWIO_USB3PHY_QSERDES_COM_CLK_EP_DIV_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CLK_EP_DIV_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CLK_EP_DIV_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CLK_EP_DIV_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_CLK_EP_DIV_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_CLK_EP_DIV_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_CLK_EP_DIV_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_CLK_EP_DIV_IN)
#define HWIO_USB3PHY_QSERDES_COM_CLK_EP_DIV_CLK_EP_DIV_BMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_COM_CLK_EP_DIV_CLK_EP_DIV_SHFT                                            0x0

#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE0_ADDR                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000060)
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE0_PHYS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000060)
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE0_OFFS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000060)
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE0_RMSK                                                   0x3f
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE0_POR                                              0x0000001b
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE0_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE0_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE0_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE0_ADDR, HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE0_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE0_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE0_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE0_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE0_IN)
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_BMSK                                  0x3f
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE1_ADDR                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000064)
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE1_PHYS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000064)
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE1_OFFS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000064)
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE1_RMSK                                                   0x3f
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE1_POR                                              0x0000001b
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE1_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE1_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE1_ADDR, HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE1_IN)
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_BMSK                                  0x3f
#define HWIO_USB3PHY_QSERDES_COM_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE0_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000068)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE0_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000068)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE0_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000068)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE0_RMSK                                                 0x1f
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE0_POR                                            0x00000010
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE0_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE0_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE0_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE0_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE0_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE0_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE0_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE0_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE0_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_BMSK                                 0x1f
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_SHFT                                  0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE1_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000006c)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE1_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000006c)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE1_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000006c)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE1_RMSK                                                 0x1f
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE1_POR                                            0x00000010
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE1_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE1_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE1_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE1_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_BMSK                                 0x1f
#define HWIO_USB3PHY_QSERDES_COM_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_SHFT                                  0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE0_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000070)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE0_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000070)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE0_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000070)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE0_RMSK                                                 0x3f
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE0_POR                                            0x00000001
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE0_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE0_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE0_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE0_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE0_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE0_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE0_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE0_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE0_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_BMSK                                 0x3f
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_SHFT                                  0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE1_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000074)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE1_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000074)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE1_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000074)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE1_RMSK                                                 0x3f
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE1_POR                                            0x00000001
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE1_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE1_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE1_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE1_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_BMSK                                 0x3f
#define HWIO_USB3PHY_QSERDES_COM_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_SHFT                                  0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_ADDR                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000078)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PHYS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000078)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_OFFS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000078)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_RMSK                                                       0x7f
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_POR                                                  0x00000023
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_POR_RMSK                                             0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_ATTR                                                        0x3
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_STABLE_TIME_BMSK                                       0x60
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_STABLE_TIME_SHFT                                        0x5
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_MASH_RESET_MUX_BMSK                                        0x10
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_MASH_RESET_MUX_SHFT                                         0x4
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_MASH_RESET_BMSK                                             0x8
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_MASH_RESET_SHFT                                             0x3
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_CPLIN_BMSK                                              0x4
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_CPLIN_SHFT                                              0x2
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_DIV_FFEN_BMSK                                           0x2
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_DIV_FFEN_SHFT                                           0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_DIV_ORD_BMSK                                            0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_CNTRL_PLL_DIV_ORD_SHFT                                            0x0

#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000007c)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_PHYS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000007c)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OFFS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000007c)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_RMSK                                              0x1
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_POR                                        0x00000001
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_POR_RMSK                                   0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ATTR                                              0x3
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR, HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_IN)
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_BIAS_EN_CTRL_BY_PSM_BMSK                          0x1
#define HWIO_USB3PHY_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_BIAS_EN_CTRL_BY_PSM_SHFT                          0x0

#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_ADDR                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000080)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_PHYS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000080)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_OFFS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000080)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_POR                                              0x00000010
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_ADDR, HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_IN)
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_CML_SYSCLK_SEL_BMSK                                    0xe0
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_CML_SYSCLK_SEL_SHFT                                     0x5
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_BMSK                                   0x10
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_SHFT                                    0x4
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_SEL_BMSK                                         0xc
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_SEL_SHFT                                         0x2
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_MUX_BMSK                                      0x2
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_MUX_SHFT                                      0x1
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_BMSK                                          0x1
#define HWIO_USB3PHY_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_COM_CML_SYSCLK_SEL_ADDR                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000084)
#define HWIO_USB3PHY_QSERDES_COM_CML_SYSCLK_SEL_PHYS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000084)
#define HWIO_USB3PHY_QSERDES_COM_CML_SYSCLK_SEL_OFFS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000084)
#define HWIO_USB3PHY_QSERDES_COM_CML_SYSCLK_SEL_RMSK                                                   0x1
#define HWIO_USB3PHY_QSERDES_COM_CML_SYSCLK_SEL_POR                                             0x00000000
#define HWIO_USB3PHY_QSERDES_COM_CML_SYSCLK_SEL_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_CML_SYSCLK_SEL_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_COM_CML_SYSCLK_SEL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CML_SYSCLK_SEL_ADDR, HWIO_USB3PHY_QSERDES_COM_CML_SYSCLK_SEL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CML_SYSCLK_SEL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CML_SYSCLK_SEL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CML_SYSCLK_SEL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_CML_SYSCLK_SEL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_CML_SYSCLK_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_CML_SYSCLK_SEL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_CML_SYSCLK_SEL_IN)
#define HWIO_USB3PHY_QSERDES_COM_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_BMSK                                0x1
#define HWIO_USB3PHY_QSERDES_COM_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_SHFT                                0x0

#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_ADDR                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000088)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_PHYS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000088)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_OFFS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000088)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_RMSK                                                   0x7f
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_ADDR, HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_IN)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_FORCE_C_READY_BMSK                                     0x40
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_FORCE_C_READY_SHFT                                      0x6
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_TSYNC_SEL_BMSK                                         0x20
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_TSYNC_SEL_SHFT                                          0x5
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_DISABLE_CLKGATE_BMSK                                   0x10
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_DISABLE_CLKGATE_SHFT                                    0x4
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_BMSK                                 0x8
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_SHFT                                 0x3
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_RSM_START_MUX_BMSK                                      0x4
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_RSM_START_MUX_SHFT                                      0x2
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_RSM_START_BMSK                                          0x2
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_RSM_START_SHFT                                          0x1
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_FORCE_PLLLOCK_BMSK                                      0x1
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL_FORCE_PLLLOCK_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_ADDR                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000008c)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_PHYS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000008c)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_OFFS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000008c)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_RMSK                                                  0xff
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_POR                                             0x00000008
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_ADDR, HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_IN)
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_MUX_BMSK                                  0x80
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_MUX_SHFT                                   0x7
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_BMSK                                      0x40
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_SHFT                                       0x6
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_BIAS_BMSK                                  0x20
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_BIAS_SHFT                                   0x5
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_BMSK                         0x10
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_SHFT                          0x4
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_BMSK                                 0xc
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_SHFT                                 0x2
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_TSYNC_MUX_BMSK                                         0x2
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_TSYNC_MUX_SHFT                                         0x1
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_TSYNC_BMSK                                             0x1
#define HWIO_USB3PHY_QSERDES_COM_RESETSM_CNTRL2_TSYNC_SHFT                                             0x0

#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_ADDR                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000090)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_PHYS                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000090)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_OFFS                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000090)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_RMSK                                                     0xff
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_ATTR                                                      0x3
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_ADDR, HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_IN)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_2_BMSK                                       0x80
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_2_SHFT                                        0x7
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_2_BMSK                                       0x40
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_2_SHFT                                        0x6
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_MUX_BMSK                                      0x20
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_MUX_SHFT                                       0x5
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_BMSK                                          0x10
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_SHFT                                           0x4
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_BMSK                                          0xc
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_SHFT                                          0x2
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_BMSK                                          0x3
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_ADDR                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000094)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_PHYS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000094)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_OFFS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000094)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_RMSK                                                     0x3
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_ATTR                                                     0x3
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_ADDR, HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_IN)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_BMSK                                  0x2
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_SHFT                                  0x1
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_BYP_PLLLOCK_BMSK                                         0x1
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP_CFG_BYP_PLLLOCK_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE0_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000098)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE0_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000098)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE0_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000098)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE0_RMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE0_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE0_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE0_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE0_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE0_ADDR, HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE0_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE0_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE0_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE0_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE0_IN)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_BMSK                           0xff
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_SHFT                            0x0

#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE0_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000009c)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE0_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000009c)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE0_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000009c)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE0_RMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE0_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE0_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE0_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE0_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE0_ADDR, HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE0_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE0_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE0_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE0_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE0_IN)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_BMSK                          0xff
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_SHFT                           0x0

#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE0_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000a0)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE0_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000a0)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE0_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000a0)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE0_RMSK                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE0_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE0_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE0_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE0_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE0_ADDR, HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE0_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE0_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE0_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE0_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE0_IN)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE0_PLLLOCK_CMP_MODE0_17_16_BMSK                          0x3
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE0_PLLLOCK_CMP_MODE0_17_16_SHFT                          0x0

#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE1_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000a4)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE1_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000a4)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE1_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000a4)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE1_RMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE1_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE1_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE1_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE1_ADDR, HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE1_IN)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_BMSK                           0xff
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_SHFT                            0x0

#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE1_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000a8)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE1_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000a8)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE1_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000a8)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE1_RMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE1_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE1_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE1_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE1_ADDR, HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE1_IN)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_BMSK                          0xff
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_SHFT                           0x0

#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE1_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000ac)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE1_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000ac)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE1_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000ac)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE1_RMSK                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE1_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE1_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE1_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE1_ADDR, HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE1_IN)
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE1_PLLLOCK_CMP_MODE1_17_16_BMSK                          0x3
#define HWIO_USB3PHY_QSERDES_COM_LOCK_CMP3_MODE1_PLLLOCK_CMP_MODE1_17_16_SHFT                          0x0

#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE0_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000b0)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE0_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000b0)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE0_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000b0)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE0_RMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE0_POR                                            0x000000ff
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE0_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE0_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE0_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE0_ADDR, HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE0_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE0_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE0_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE0_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE0_IN)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE0_DEC_START_MODE0_7_0_BMSK                             0xff
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE0_DEC_START_MODE0_7_0_SHFT                              0x0

#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE1_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000b4)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE1_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000b4)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE1_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000b4)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE1_RMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE1_POR                                            0x000000ff
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE1_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE1_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE1_ADDR, HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE1_IN)
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE1_DEC_START_MODE1_7_0_BMSK                             0xff
#define HWIO_USB3PHY_QSERDES_COM_DEC_START_MODE1_DEC_START_MODE1_7_0_SHFT                              0x0

#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000b8)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE0_PHYS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000b8)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE0_OFFS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000b8)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE0_RMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE0_POR                                      0x00000000
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE0_POR_RMSK                                 0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE0_ATTR                                            0x3
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE0_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR, HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE0_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE0_IN)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_BMSK                  0xff
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_SHFT                   0x0

#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000bc)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE0_PHYS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000bc)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE0_OFFS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000bc)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE0_RMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE0_POR                                      0x00000000
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE0_POR_RMSK                                 0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE0_ATTR                                            0x3
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE0_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR, HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE0_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE0_IN)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_BMSK                 0xff
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_SHFT                  0x0

#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000c0)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE0_PHYS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000c0)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE0_OFFS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000c0)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE0_RMSK                                            0xf
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE0_POR                                      0x00000000
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE0_POR_RMSK                                 0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE0_ATTR                                            0x3
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE0_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR, HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE0_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE0_IN)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_BMSK                 0xf
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_SHFT                 0x0

#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000c4)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE1_PHYS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000c4)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE1_OFFS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000c4)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE1_RMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE1_POR                                      0x00000000
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE1_POR_RMSK                                 0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE1_ATTR                                            0x3
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR, HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE1_IN)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_BMSK                  0xff
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_SHFT                   0x0

#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000c8)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE1_PHYS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000c8)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE1_OFFS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000c8)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE1_RMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE1_POR                                      0x00000000
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE1_POR_RMSK                                 0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE1_ATTR                                            0x3
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR, HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE1_IN)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_BMSK                 0xff
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_SHFT                  0x0

#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000cc)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE1_PHYS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000cc)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE1_OFFS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000cc)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE1_RMSK                                            0xf
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE1_POR                                      0x00000000
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE1_POR_RMSK                                 0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE1_ATTR                                            0x3
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR, HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE1_IN)
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_BMSK                 0xf
#define HWIO_USB3PHY_QSERDES_COM_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_SHFT                 0x0

#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_INITVAL_ADDR                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000d0)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_INITVAL_PHYS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000d0)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_INITVAL_OFFS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000d0)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_INITVAL_RMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_INITVAL_POR                                          0x00000080
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_INITVAL_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_INITVAL_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_INITVAL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_INITVAL_ADDR, HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_INITVAL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_INITVAL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_INITVAL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_INITVAL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_INITVAL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_INITVAL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_INITVAL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_INITVAL_IN)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_BMSK                             0xff
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_SHFT                              0x0

#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_ADDR                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000d4)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_PHYS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000d4)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_OFFS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000d4)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_RMSK                                                     0x7
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_ATTR                                                     0x3
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_ADDR, HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_IN)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_BMSK                               0x4
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_SHFT                               0x2
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_MUX_BMSK                                    0x2
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_MUX_SHFT                                    0x1
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_BMSK                                        0x1
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_SHFT                                        0x0

#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000d8)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_PHYS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000d8)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OFFS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000d8)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_RMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_POR                                      0x00000008
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_POR_RMSK                                 0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ATTR                                            0x3
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR, HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_IN)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_BMSK                  0xff
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_SHFT                   0x0

#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000dc)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_PHYS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000dc)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OFFS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000dc)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_RMSK                                            0xf
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_POR                                      0x00000000
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_POR_RMSK                                 0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ATTR                                            0x3
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR, HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_IN)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_BMSK                  0xf
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_SHFT                  0x0

#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000e0)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_PHYS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000e0)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OFFS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000e0)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_RMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_POR                                      0x00000008
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_POR_RMSK                                 0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ATTR                                            0x3
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR, HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_IN)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_BMSK                  0xff
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_SHFT                   0x0

#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000e4)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_PHYS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000e4)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OFFS                                     (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000e4)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_RMSK                                            0xf
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_POR                                      0x00000000
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_POR_RMSK                                 0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ATTR                                            0x3
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR, HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_IN)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_BMSK                  0xf
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_SHFT                  0x0

#define HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000e8)
#define HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_PHYS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000e8)
#define HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OFFS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000e8)
#define HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_RMSK                                             0x1f
#define HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_POR                                        0x0000000d
#define HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_POR_RMSK                                   0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ATTR                                              0x3
#define HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR, HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_IN)
#define HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_BMSK                       0x18
#define HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_SHFT                        0x3
#define HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_BMSK                            0x4
#define HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_SHFT                            0x2
#define HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_BMSK                        0x2
#define HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_SHFT                        0x1
#define HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_BMSK                              0x1
#define HWIO_USB3PHY_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_SHFT                              0x0

#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_ADDR                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000ec)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_PHYS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000ec)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_OFFS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000ec)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_RMSK                                                   0x1f
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_ADDR, HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_IN)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_BMSK                                  0x10
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_SHFT                                   0x4
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_BMSK                                   0x8
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_SHFT                                   0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_BMSK                                   0x4
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_SHFT                                   0x2
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_BMSK                                    0x2
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_SHFT                                    0x1
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_BMSK                                        0x1
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_SHFT                                        0x0

#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_ADDR                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000f0)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_PHYS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000f0)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_OFFS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000f0)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_RMSK                                                    0x45
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_POR                                               0x00000004
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_ATTR                                                     0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_ADDR, HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_IN)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_BMSK                                   0x40
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_SHFT                                    0x6
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0B_BMSK                                       0x4
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0B_SHFT                                       0x2
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0A_BMSK                                       0x1
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0A_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE0_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000f4)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE0_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000f4)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE0_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000f4)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE0_RMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE0_POR                                            0x00000053
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE0_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE0_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE0_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE0_ADDR, HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE0_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE0_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE0_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE0_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE0_IN)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_BMSK                           0xff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_SHFT                            0x0

#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE0_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000f8)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE0_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000f8)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE0_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000f8)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE0_RMSK                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE0_POR                                            0x00000002
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE0_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE0_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE0_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE0_ADDR, HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE0_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE0_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE0_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE0_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE0_IN)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_BMSK                            0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_SHFT                            0x0

#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE1_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x000000fc)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE1_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x000000fc)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE1_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x000000fc)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE1_RMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE1_POR                                            0x0000000a
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE1_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE1_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE1_ADDR, HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE1_IN)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_BMSK                           0xff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_SHFT                            0x0

#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE1_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000100)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE1_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000100)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE1_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000100)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE1_RMSK                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE1_POR                                            0x00000001
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE1_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE1_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE1_ADDR, HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE1_IN)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_BMSK                            0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_SHFT                            0x0

#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000104)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL1_PHYS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000104)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL1_OFFS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000104)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL1_RMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL1_POR                                          0x000000ff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL1_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL1_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR, HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL1_IN)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_BMSK                          0xff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_SHFT                           0x0

#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000108)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL2_PHYS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000108)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL2_OFFS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000108)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL2_RMSK                                                0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL2_POR                                          0x00000001
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL2_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL2_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR, HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL2_IN)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_BMSK                           0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_SHFT                           0x0

#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000010c)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL1_PHYS                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000010c)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL1_OFFS                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000010c)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL1_RMSK                                                0xff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL1_POR                                           0x00000000
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL1_POR_RMSK                                      0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL1_ATTR                                                 0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR, HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL1_IN)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_BMSK                            0xff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_SHFT                             0x0

#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000110)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL2_PHYS                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000110)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL2_OFFS                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000110)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL2_RMSK                                                 0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL2_POR                                           0x00000000
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL2_POR_RMSK                                      0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL2_ATTR                                                 0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR, HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL2_IN)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_BMSK                             0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_SHFT                             0x0

#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000114)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL1_PHYS                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000114)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL1_OFFS                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000114)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL1_RMSK                                                0xff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL1_POR                                           0x000000ff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL1_POR_RMSK                                      0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL1_ATTR                                                 0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR, HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL1_IN)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_BMSK                            0xff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_SHFT                             0x0

#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000118)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL2_PHYS                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000118)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL2_OFFS                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000118)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL2_RMSK                                                 0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL2_POR                                           0x00000003
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL2_POR_RMSK                                      0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL2_ATTR                                                 0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR, HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL2_IN)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_BMSK                             0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_SHFT                             0x0

#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER1_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000011c)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER1_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000011c)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER1_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000011c)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER1_RMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER1_POR                                            0x000000ff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER1_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER1_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER1_ADDR, HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER1_IN)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_BMSK                           0xff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_SHFT                            0x0

#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER2_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000120)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER2_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000120)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER2_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000120)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER2_RMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER2_POR                                            0x0000003f
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER2_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER2_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER2_ADDR, HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER2_IN)
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_BMSK                          0xff
#define HWIO_USB3PHY_QSERDES_COM_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_SHFT                           0x0

#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_ADDR                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000124)
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_PHYS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000124)
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_OFFS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000124)
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_RMSK                                                      0xff
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_ATTR                                                       0x1
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_ADDR, HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_REFGEN_READY_BMSK                                         0x80
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_REFGEN_READY_SHFT                                          0x7
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_FREEZEIO_D_BMSK                                           0x40
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_FREEZEIO_D_SHFT                                            0x6
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_SWITCH_TO_REFCLK_DONE_BMSK                                0x20
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_SWITCH_TO_REFCLK_DONE_SHFT                                 0x5
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_SWITCH_TO_CORECLK_DONE_BMSK                               0x10
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_SWITCH_TO_CORECLK_DONE_SHFT                                0x4
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_BMSK                                 0x8
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_SHFT                                 0x3
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_PLL_UNLOCKED_BMSK                                          0x4
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_PLL_UNLOCKED_SHFT                                          0x2
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_PLL_LOCKED_BMSK                                            0x2
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_PLL_LOCKED_SHFT                                            0x1
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_PLL_FREQ_DONE_BMSK                                         0x1
#define HWIO_USB3PHY_QSERDES_COM_CMN_STATUS_PLL_FREQ_DONE_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_STATUS_ADDR                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000128)
#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_STATUS_PHYS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000128)
#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_STATUS_OFFS                                           (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000128)
#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_STATUS_RMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_STATUS_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_STATUS_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_STATUS_ATTR                                                  0x1
#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESET_SM_STATUS_ADDR, HWIO_USB3PHY_QSERDES_COM_RESET_SM_STATUS_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESET_SM_STATUS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_STATUS_RESETSM_BMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_COM_RESET_SM_STATUS_RESETSM_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000012c)
#define HWIO_USB3PHY_QSERDES_COM_RESTRIM_CODE_STATUS_PHYS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000012c)
#define HWIO_USB3PHY_QSERDES_COM_RESTRIM_CODE_STATUS_OFFS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000012c)
#define HWIO_USB3PHY_QSERDES_COM_RESTRIM_CODE_STATUS_RMSK                                             0x7f
#define HWIO_USB3PHY_QSERDES_COM_RESTRIM_CODE_STATUS_POR                                        0x00000000
#define HWIO_USB3PHY_QSERDES_COM_RESTRIM_CODE_STATUS_POR_RMSK                                   0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_RESTRIM_CODE_STATUS_ATTR                                              0x1
#define HWIO_USB3PHY_QSERDES_COM_RESTRIM_CODE_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR, HWIO_USB3PHY_QSERDES_COM_RESTRIM_CODE_STATUS_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_RESTRIM_CODE_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_RESTRIM_CODE_STATUS_RESTRIM_CODE_BMSK                                0x7f
#define HWIO_USB3PHY_QSERDES_COM_RESTRIM_CODE_STATUS_RESTRIM_CODE_SHFT                                 0x0

#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000130)
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE1_STATUS_PHYS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000130)
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE1_STATUS_OFFS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000130)
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE1_STATUS_RMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE1_STATUS_POR                                        0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE1_STATUS_POR_RMSK                                   0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE1_STATUS_ATTR                                              0x1
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE1_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR, HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE1_STATUS_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE1_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_BMSK                       0xff
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_SHFT                        0x0

#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000134)
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE2_STATUS_PHYS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000134)
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE2_STATUS_OFFS                                       (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000134)
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE2_STATUS_RMSK                                              0x3
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE2_STATUS_POR                                        0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE2_STATUS_POR_RMSK                                   0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE2_STATUS_ATTR                                              0x1
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE2_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR, HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE2_STATUS_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE2_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_BMSK                        0x3
#define HWIO_USB3PHY_QSERDES_COM_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_SHFT                        0x0

#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_ADDR                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000138)
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_PHYS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000138)
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_OFFS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000138)
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_RMSK                                                      0x3f
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_ATTR                                                       0x3
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_ADDR, HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_IN)
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_TSYNC_EN_MUX_BMSK                                         0x20
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_TSYNC_EN_MUX_SHFT                                          0x5
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_TSYNC_EN_BMSK                                             0x10
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_TSYNC_EN_SHFT                                              0x4
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_BMSK                                   0x8
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_SHFT                                   0x3
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SWINGSEL_BMSK                                    0x6
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SWINGSEL_SHFT                                    0x1
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SYSCLKSEL_BMSK                                   0x1
#define HWIO_USB3PHY_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SYSCLKSEL_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_ADDR                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000013c)
#define HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_PHYS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000013c)
#define HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_OFFS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000013c)
#define HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_POR                                                  0x00000080
#define HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_POR_RMSK                                             0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_ATTR                                                        0x3
#define HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_ADDR, HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_IN)
#define HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_HSCLK_DIVSEL_MODE1_BMSK                                    0xf0
#define HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_HSCLK_DIVSEL_MODE1_SHFT                                     0x4
#define HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_HSCLK_DIVSEL_MODE0_BMSK                                     0xf
#define HWIO_USB3PHY_QSERDES_COM_HSCLK_SEL_HSCLK_DIVSEL_MODE0_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000140)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_PHYS                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000140)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_OFFS                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000140)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_RMSK                                        0xff
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_POR                                   0x00000000
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_POR_RMSK                              0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ATTR                                         0x1
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR, HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_BMSK                      0xff
#define HWIO_USB3PHY_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_SHFT                       0x0

#define HWIO_USB3PHY_QSERDES_COM_PLL_ANALOG_ADDR                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000144)
#define HWIO_USB3PHY_QSERDES_COM_PLL_ANALOG_PHYS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000144)
#define HWIO_USB3PHY_QSERDES_COM_PLL_ANALOG_OFFS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000144)
#define HWIO_USB3PHY_QSERDES_COM_PLL_ANALOG_RMSK                                                       0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_ANALOG_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_COM_PLL_ANALOG_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_PLL_ANALOG_ATTR                                                       0x3
#define HWIO_USB3PHY_QSERDES_COM_PLL_ANALOG_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_ANALOG_ADDR, HWIO_USB3PHY_QSERDES_COM_PLL_ANALOG_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_PLL_ANALOG_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_PLL_ANALOG_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_PLL_ANALOG_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_PLL_ANALOG_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_PLL_ANALOG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_PLL_ANALOG_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_PLL_ANALOG_IN)
#define HWIO_USB3PHY_QSERDES_COM_PLL_ANALOG_PLL_ANALOG_BMSK                                            0x1
#define HWIO_USB3PHY_QSERDES_COM_PLL_ANALOG_PLL_ANALOG_SHFT                                            0x0

#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE0_ADDR                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000148)
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE0_PHYS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000148)
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE0_OFFS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000148)
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE0_RMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE0_POR                                          0x0000000a
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE0_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE0_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE0_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE0_ADDR, HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE0_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE0_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE0_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE0_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE0_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE0_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE0_IN)
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE0_CORE_CLK_DIV_MODE0_BMSK                            0xff
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE0_CORE_CLK_DIV_MODE0_SHFT                             0x0

#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE1_ADDR                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000014c)
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE1_PHYS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000014c)
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE1_OFFS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000014c)
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE1_RMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE1_POR                                          0x0000000a
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE1_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE1_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE1_ADDR, HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE1_IN)
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_BMSK                            0xff
#define HWIO_USB3PHY_QSERDES_COM_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_SHFT                             0x0

#define HWIO_USB3PHY_QSERDES_COM_SW_RESET_ADDR                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000150)
#define HWIO_USB3PHY_QSERDES_COM_SW_RESET_PHYS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000150)
#define HWIO_USB3PHY_QSERDES_COM_SW_RESET_OFFS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000150)
#define HWIO_USB3PHY_QSERDES_COM_SW_RESET_RMSK                                                         0x1
#define HWIO_USB3PHY_QSERDES_COM_SW_RESET_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_COM_SW_RESET_POR_RMSK                                              0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_SW_RESET_ATTR                                                         0x3
#define HWIO_USB3PHY_QSERDES_COM_SW_RESET_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SW_RESET_ADDR, HWIO_USB3PHY_QSERDES_COM_SW_RESET_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SW_RESET_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SW_RESET_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SW_RESET_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_SW_RESET_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SW_RESET_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SW_RESET_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SW_RESET_IN)
#define HWIO_USB3PHY_QSERDES_COM_SW_RESET_SW_RESET_BMSK                                                0x1
#define HWIO_USB3PHY_QSERDES_COM_SW_RESET_SW_RESET_SHFT                                                0x0

#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_ADDR                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000154)
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_PHYS                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000154)
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_OFFS                                               (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000154)
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_RMSK                                                     0x3f
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_POR                                                0x00000030
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_ATTR                                                      0x3
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_ADDR, HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_IN)
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_BMSK                               0x20
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_SHFT                                0x5
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_BMSK                               0x10
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_SHFT                                0x4
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_MUX_BMSK                                       0x8
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_MUX_SHFT                                       0x3
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_BMSK                                           0x4
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_SHFT                                           0x2
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_MUX_BMSK                                        0x2
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_MUX_SHFT                                        0x1
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_BMSK                                            0x1
#define HWIO_USB3PHY_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_SHFT                                            0x0

#define HWIO_USB3PHY_QSERDES_COM_C_READY_STATUS_ADDR                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000158)
#define HWIO_USB3PHY_QSERDES_COM_C_READY_STATUS_PHYS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000158)
#define HWIO_USB3PHY_QSERDES_COM_C_READY_STATUS_OFFS                                            (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000158)
#define HWIO_USB3PHY_QSERDES_COM_C_READY_STATUS_RMSK                                                   0x1
#define HWIO_USB3PHY_QSERDES_COM_C_READY_STATUS_POR                                             0x00000000
#define HWIO_USB3PHY_QSERDES_COM_C_READY_STATUS_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_C_READY_STATUS_ATTR                                                   0x1
#define HWIO_USB3PHY_QSERDES_COM_C_READY_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_C_READY_STATUS_ADDR, HWIO_USB3PHY_QSERDES_COM_C_READY_STATUS_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_C_READY_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_C_READY_STATUS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_C_READY_STATUS_C_READY_BMSK                                           0x1
#define HWIO_USB3PHY_QSERDES_COM_C_READY_STATUS_C_READY_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_ADDR                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000015c)
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_PHYS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000015c)
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_OFFS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000015c)
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_RMSK                                                      0x7f
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_POR                                                 0x00000002
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_ATTR                                                       0x3
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_ADDR, HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_IN)
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_SSC_STEP_DIV2_LSB_BMSK                                    0x40
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_SSC_STEP_DIV2_LSB_SHFT                                     0x6
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_FRAC_START_DIV2_LSB_MODE1_BMSK                            0x20
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_FRAC_START_DIV2_LSB_MODE1_SHFT                             0x5
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_FRAC_START_DIV2_LSB_MODE0_BMSK                            0x10
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_FRAC_START_DIV2_LSB_MODE0_SHFT                             0x4
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_PSM_SWITCH_CORECLK_BMSK                                    0x8
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_PSM_SWITCH_CORECLK_SHFT                                    0x3
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_PSM_SWITCH_AUXCLK_BMSK                                     0x4
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_PSM_SWITCH_AUXCLK_SHFT                                     0x2
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_PLL_FBCLK_SEL_BMSK                                         0x2
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_PLL_FBCLK_SEL_SHFT                                         0x1
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_CLK_BIAS_REFSEL_BMSK                                       0x1
#define HWIO_USB3PHY_QSERDES_COM_CMN_CONFIG_CLK_BIAS_REFSEL_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000160)
#define HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_PHYS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000160)
#define HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_OFFS                                         (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000160)
#define HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_RMSK                                                0x7
#define HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_POR                                          0x00000000
#define HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR, HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_IN)
#define HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_BMSK                             0x4
#define HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_SHFT                             0x2
#define HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_BMSK                                0x2
#define HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_SHFT                                0x1
#define HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_CODE_BMSK                                  0x1
#define HWIO_USB3PHY_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_CODE_SHFT                                  0x0

#define HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000164)
#define HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_PHYS                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000164)
#define HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_OFFS                                          (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000164)
#define HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_RMSK                                                 0xf
#define HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_POR                                           0x00000000
#define HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_POR_RMSK                                      0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_ATTR                                                 0x3
#define HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR, HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_IN)
#define HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_BMSK                         0xc
#define HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_SHFT                         0x2
#define HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_BMSK                         0x3
#define HWIO_USB3PHY_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_SHFT                         0x0

#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS0_ADDR                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000168)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS0_PHYS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000168)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS0_OFFS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000168)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS0_RMSK                                                      0xff
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS0_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS0_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS0_ATTR                                                       0x1
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS0_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS0_ADDR, HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS0_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS0_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS0_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                        0xff
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS1_ADDR                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000016c)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS1_PHYS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000016c)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS1_OFFS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000016c)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS1_RMSK                                                      0xff
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS1_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS1_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS1_ATTR                                                       0x1
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS1_ADDR, HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                       0xff
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                        0x0

#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS2_ADDR                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000170)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS2_PHYS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000170)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS2_OFFS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000170)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS2_RMSK                                                      0xff
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS2_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS2_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS2_ATTR                                                       0x1
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS2_ADDR, HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                      0xff
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS3_ADDR                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000174)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS3_PHYS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000174)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS3_OFFS                                                (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000174)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS3_RMSK                                                      0xff
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS3_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS3_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS3_ATTR                                                       0x1
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS3_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS3_ADDR, HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS3_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS3_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                      0xff
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS_SEL_ADDR                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000178)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS_SEL_PHYS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000178)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS_SEL_OFFS                                             (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000178)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS_SEL_RMSK                                                    0xf
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS_SEL_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS_SEL_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS_SEL_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS_SEL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS_SEL_ADDR, HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS_SEL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS_SEL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS_SEL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS_SEL_IN)
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS_SEL_DEBUG_BUS_SEL_BMSK                                      0xf
#define HWIO_USB3PHY_QSERDES_COM_DEBUG_BUS_SEL_DEBUG_BUS_SEL_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_ADDR                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x0000017c)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_PHYS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x0000017c)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_OFFS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x0000017c)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_RMSK                                                       0x7f
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_POR                                                  0x00000008
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_POR_RMSK                                             0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_ATTR                                                        0x3
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_ADDR, HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_IN)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_DIS_CG_RATE_CHANGE_BMSK                                    0x40
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_DIS_CG_RATE_CHANGE_SHFT                                     0x6
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_DIS_CG_SYSGLITCH_BMSK                                      0x20
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_DIS_CG_SYSGLITCH_SHFT                                       0x5
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_PLL_RESET_MUX_BMSK                                         0x10
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_PLL_RESET_MUX_SHFT                                          0x4
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_PLL_RESET_BMSK                                              0x8
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_PLL_RESET_SHFT                                              0x3
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_MUX_BMSK                                     0x4
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_MUX_SHFT                                     0x2
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_BMSK                                         0x2
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_SHFT                                         0x1
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_BMSK                          0x1
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_SHFT                          0x0

#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC2_ADDR                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000180)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC2_PHYS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000180)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC2_OFFS                                                 (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000180)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC2_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC2_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC2_POR_RMSK                                             0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC2_ATTR                                                        0x3
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_MISC2_ADDR, HWIO_USB3PHY_QSERDES_COM_CMN_MISC2_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_MISC2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_CMN_MISC2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_CMN_MISC2_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_CMN_MISC2_IN)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC2_RSVD_BMSK                                                  0xff
#define HWIO_USB3PHY_QSERDES_COM_CMN_MISC2_RSVD_SHFT                                                   0x0

#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_ADDR                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000184)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_PHYS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000184)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_OFFS                                                  (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000184)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_POR_RMSK                                              0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_ATTR                                                         0x3
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_MODE_ADDR, HWIO_USB3PHY_QSERDES_COM_CMN_MODE_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_MODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_CMN_MODE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_CMN_MODE_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_CMN_MODE_IN)
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_CMN_MODE_BMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_COM_CMN_MODE_CMN_MODE_SHFT                                                0x0

#define HWIO_USB3PHY_QSERDES_COM_CMN_VREG_SEL_ADDR                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE      + 0x00000188)
#define HWIO_USB3PHY_QSERDES_COM_CMN_VREG_SEL_PHYS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_PHYS + 0x00000188)
#define HWIO_USB3PHY_QSERDES_COM_CMN_VREG_SEL_OFFS                                              (USB3PHY_QSERDES_COM_QSERDES_COM_PCIE_USB3_UNI_QMP_PLL_REG_BASE_OFFS + 0x00000188)
#define HWIO_USB3PHY_QSERDES_COM_CMN_VREG_SEL_RMSK                                                     0x7
#define HWIO_USB3PHY_QSERDES_COM_CMN_VREG_SEL_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_COM_CMN_VREG_SEL_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_QSERDES_COM_CMN_VREG_SEL_ATTR                                                     0x3
#define HWIO_USB3PHY_QSERDES_COM_CMN_VREG_SEL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_VREG_SEL_ADDR, HWIO_USB3PHY_QSERDES_COM_CMN_VREG_SEL_RMSK)
#define HWIO_USB3PHY_QSERDES_COM_CMN_VREG_SEL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_COM_CMN_VREG_SEL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_COM_CMN_VREG_SEL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_COM_CMN_VREG_SEL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_COM_CMN_VREG_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_COM_CMN_VREG_SEL_ADDR,m,v,HWIO_USB3PHY_QSERDES_COM_CMN_VREG_SEL_IN)
#define HWIO_USB3PHY_QSERDES_COM_CMN_VREG_SEL_CMN_VREG_SEL_BMSK                                        0x7
#define HWIO_USB3PHY_QSERDES_COM_CMN_VREG_SEL_CMN_VREG_SEL_SHFT                                        0x0

/*----------------------------------------------------------------------------
 * MODULE: USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX
 *--------------------------------------------------------------------------*/

#define USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE                               (USB3PHY_AHB2PHY_BASE      + 0x00000400)
#define USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS                          (USB3PHY_AHB2PHY_BASE_PHYS + 0x00000400)
#define USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS                          0x00000400

#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_HALF_ADDR                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000000)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_HALF_PHYS                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000000)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_HALF_OFFS                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000000)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_HALF_RMSK                                                  0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_HALF_POR                                             0x0000000a
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_HALF_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_HALF_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_HALF_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_HALF_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_HALF_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_HALF_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_HALF_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_HALF_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_HALF_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_HALF_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_HALF_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_HALF_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_BMSK                                0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_SHFT                                 0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_QUARTER_ADDR                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000004)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_QUARTER_PHYS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000004)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_QUARTER_OFFS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000004)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_QUARTER_RMSK                                               0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_QUARTER_POR                                          0x0000000a
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_QUARTER_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_QUARTER_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_QUARTER_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_QUARTER_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_QUARTER_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_QUARTER_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_QUARTER_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_QUARTER_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_QUARTER_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_BMSK                          0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_SHFT                           0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000008)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000008)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000008)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_RMSK                                                       0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_POR                                                  0x0000000a
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_POR_RMSK                                             0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_ATTR                                                        0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_UCDR_FO_GAIN_BMSK                                          0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_GAIN_UCDR_FO_GAIN_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_HALF_ADDR                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000000c)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_HALF_PHYS                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000000c)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_HALF_OFFS                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000000c)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_HALF_RMSK                                                  0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_HALF_POR                                             0x00000006
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_HALF_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_HALF_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_HALF_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_HALF_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_HALF_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_HALF_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_HALF_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_HALF_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_HALF_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_HALF_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_HALF_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_HALF_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_BMSK                                0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_SHFT                                 0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_QUARTER_ADDR                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000010)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_QUARTER_PHYS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000010)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_QUARTER_OFFS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000010)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_QUARTER_RMSK                                               0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_QUARTER_POR                                          0x00000006
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_QUARTER_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_QUARTER_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_QUARTER_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_QUARTER_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_QUARTER_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_QUARTER_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_QUARTER_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_QUARTER_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_QUARTER_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_BMSK                          0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_SHFT                           0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000014)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000014)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000014)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_RMSK                                                       0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_POR                                                  0x00000006
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_POR_RMSK                                             0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_ATTR                                                        0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_UCDR_SO_GAIN_BMSK                                          0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_GAIN_UCDR_SO_GAIN_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_ADDR                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000018)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_PHYS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000018)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_OFFS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000018)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_RMSK                                              0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_POR                                         0x0000000a
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_POR_RMSK                                    0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_ATTR                                               0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_BMSK                        0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_SHFT                         0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_ADDR                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000001c)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_PHYS                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000001c)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_OFFS                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000001c)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_RMSK                                           0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_POR                                      0x0000000a
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_POR_RMSK                                 0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_ATTR                                            0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_BMSK                  0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_SHFT                   0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000020)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000020)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000020)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_RMSK                                                   0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_POR                                              0x0000000a
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_BMSK                                  0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_ADDR                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000024)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_PHYS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000024)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_OFFS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000024)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_RMSK                                              0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_POR                                         0x00000006
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_POR_RMSK                                    0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_ATTR                                               0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_BMSK                        0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_SHFT                         0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_ADDR                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000028)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_PHYS                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000028)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_OFFS                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000028)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_RMSK                                           0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_POR                                      0x00000006
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_POR_RMSK                                 0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_ATTR                                            0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_BMSK                  0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_SHFT                   0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000002c)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000002c)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000002c)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_RMSK                                                   0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_POR                                              0x00000006
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_BMSK                                  0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_ADDR                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000030)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_PHYS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000030)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_OFFS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000030)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_RMSK                                              0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_POR                                         0x00000021
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_POR_RMSK                                    0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_ATTR                                               0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_BMSK                        0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_SHFT                         0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000034)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_PHYS                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000034)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_OFFS                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000034)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_RMSK                                      0x7f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_POR                                 0x00000075
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_POR_RMSK                            0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ATTR                                       0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_BMSK                          0x40
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_SHFT                           0x6
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_BMSK                   0x3f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_SHFT                    0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000038)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_PHYS                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000038)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_OFFS                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000038)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_RMSK                                                0xff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_POR                                           0x00000000
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_POR_RMSK                                      0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ATTR                                                 0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_BMSK                            0xff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_SHFT                             0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_ADDR                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000003c)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_PHYS                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000003c)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_OFFS                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000003c)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_RMSK                                            0xff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_POR                                       0x00000000
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_POR_RMSK                                  0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_ATTR                                             0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_BMSK                  0xff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_SHFT                   0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_ADDR                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000040)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_PHYS                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000040)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_OFFS                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000040)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_RMSK                                            0xf
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_POR                                      0x00000000
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_POR_RMSK                                 0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_ATTR                                            0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_BMSK                 0xf
#define HWIO_USB3PHY_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_SHFT                 0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000044)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000044)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000044)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_POR                                              0x00000080
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_SB2_EN_BMSK                                            0x80
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_SB2_EN_SHFT                                             0x7
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_BMSK                           0x40
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_SHFT                            0x6
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_BMSK                           0x20
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_SHFT                            0x5
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_BMSK                           0x10
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_SHFT                            0x4
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_BMSK                             0x8
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_SHFT                             0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_BMSK                               0x4
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_SHFT                               0x2
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_BMSK                                   0x2
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_SHFT                                   0x1
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_BMSK                               0x1
#define HWIO_USB3PHY_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_SHFT                               0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH1_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000048)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH1_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000048)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH1_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000048)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH1_RMSK                                                   0x3f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH1_POR                                              0x00000011
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH1_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH1_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH1_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH1_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH1_DIV6PD_THRESH1_BMSK                                    0x3f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH1_DIV6PD_THRESH1_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH2_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000004c)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH2_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000004c)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH2_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000004c)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH2_RMSK                                                   0x3f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH2_POR                                              0x00000022
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH2_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH2_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH2_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH2_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH2_DIV6PD_THRESH2_BMSK                                    0x3f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_THRESH2_DIV6PD_THRESH2_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN1_ADDR                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000050)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN1_PHYS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000050)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN1_OFFS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000050)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN1_RMSK                                                     0x1f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN1_POR                                                0x00000004
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN1_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN1_ATTR                                                      0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN1_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN1_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN1_DIV6PD_GAIN1_BMSK                                        0x1f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN1_DIV6PD_GAIN1_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN2_ADDR                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000054)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN2_PHYS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000054)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN2_OFFS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000054)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN2_RMSK                                                     0x1f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN2_POR                                                0x00000008
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN2_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN2_ATTR                                                      0x3
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN2_ADDR, HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN2_IN)
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN2_DIV6PD_GAIN2_BMSK                                        0x1f
#define HWIO_USB3PHY_QSERDES_RX_UCDR_SB2_GAIN2_DIV6PD_GAIN2_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000058)
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000058)
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000058)
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_RMSK                                                        0x3f
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_POR_RMSK                                              0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_ATTR                                                         0x3
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_ADDR, HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_IN)
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_AUX_OFFSET_BMSK                                             0x3f
#define HWIO_USB3PHY_QSERDES_RX_AUX_CONTROL_AUX_OFFSET_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_ADDR                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000005c)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_PHYS                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000005c)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_OFFS                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000005c)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_RMSK                                             0x7f
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_POR                                        0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_POR_RMSK                                   0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_ATTR                                              0x3
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_ADDR, HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_IN)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_BMSK                             0x70
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_SHFT                              0x4
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_AUXDATA_TFINE_BMSK                                0xf
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_AUXDATA_TFINE_SHFT                                0x0

#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000060)
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000060)
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000060)
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR, HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_IN)
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_EN_BMSK                                        0x80
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_EN_SHFT                                         0x7
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_BMSK                                    0x40
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_SHFT                                     0x6
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_AUXCLK_EN_BMSK                                         0x20
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_AUXCLK_EN_SHFT                                          0x5
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_BMSK                                     0x10
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_SHFT                                      0x4
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_BMSK                                    0x8
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_SHFT                                    0x3
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_BMSK                                   0x4
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_SHFT                                   0x2
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_SEL_BMSK                                        0x2
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_SEL_SHFT                                        0x1
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_RCLK_SEL_BMSK                                           0x1
#define HWIO_USB3PHY_QSERDES_RX_RCLK_AUXDATA_SEL_RCLK_SEL_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_ADDR                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000064)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_PHYS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000064)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_OFFS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000064)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_RMSK                                                      0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_ATTR                                                      0x3
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_ADDR, HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_IN)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_AC_JTAG_EN_BMSK                                           0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_ENABLE_AC_JTAG_EN_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_ADDR                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000068)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_PHYS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000068)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_OFFS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000068)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_RMSK                                                       0x3
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_ATTR                                                       0x3
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_ADDR, HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_IN)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_AC_JTAG_INITP_MUX_BMSK                                     0x2
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_AC_JTAG_INITP_MUX_SHFT                                     0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_AC_JTAG_INITP_BMSK                                         0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITP_AC_JTAG_INITP_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_ADDR                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000006c)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_PHYS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000006c)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_OFFS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000006c)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_RMSK                                                       0x3
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_ATTR                                                       0x3
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_ADDR, HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_IN)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_AC_JTAG_INITN_MUX_BMSK                                     0x2
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_AC_JTAG_INITN_MUX_SHFT                                     0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_AC_JTAG_INITN_BMSK                                         0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_INITN_AC_JTAG_INITN_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000070)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000070)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000070)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_RMSK                                                         0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_POR_RMSK                                              0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_ATTR                                                         0x3
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_ADDR, HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_IN)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_AC_JTAG_LVL_BMSK                                             0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_LVL_AC_JTAG_LVL_SHFT                                             0x0

#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000074)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000074)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000074)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_RMSK                                                        0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_POR_RMSK                                             0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_ATTR                                                        0x3
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_ADDR, HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_IN)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_AC_JTAG_MODE_BMSK                                           0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_MODE_AC_JTAG_MODE_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_ADDR                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000078)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_PHYS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000078)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_OFFS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000078)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_RMSK                                                       0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_ATTR                                                       0x3
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_ADDR, HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_IN)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_AC_JTAG_RESET_BMSK                                         0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_RESET_AC_JTAG_RESET_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_ADDR                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000007c)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_PHYS                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000007c)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_OFFS                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000007c)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_RMSK                                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_POR                                                    0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_POR_RMSK                                               0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_ATTR                                                          0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND3_BMSK                                        0xc0
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND3_SHFT                                         0x6
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND2_BMSK                                        0x30
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND2_SHFT                                         0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND1_BMSK                                         0xc
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND1_SHFT                                         0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND0_BMSK                                         0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND0_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_ADDR                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000080)
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_PHYS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000080)
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_OFFS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000080)
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RMSK                                                      0x7f
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_POR                                                 0x00000015
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_ATTR                                                       0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RX_POL_INV_BMSK                                           0x40
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RX_POL_INV_SHFT                                            0x6
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RX_Q_EN_MUX_BMSK                                          0x20
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RX_Q_EN_MUX_SHFT                                           0x5
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RX_Q_EN_BMSK                                              0x10
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RX_Q_EN_SHFT                                               0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RX_I_EN_MUX_BMSK                                           0x8
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RX_I_EN_MUX_SHFT                                           0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RX_I_EN_BMSK                                               0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RX_I_EN_SHFT                                               0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RCVR_EN_MUX_BMSK                                           0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RCVR_EN_MUX_SHFT                                           0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RCVR_EN_BMSK                                               0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_RCVR_IQ_EN_RCVR_EN_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000084)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_PHYS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000084)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_OFFS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000084)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_RMSK                                               0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_POR                                          0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_IDAC_I_BMSK                                        0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_IDAC_I_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_ADDR                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000088)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_PHYS                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000088)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_OFFS                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000088)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_RMSK                                            0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_POR                                       0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_POR_RMSK                                  0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_ATTR                                             0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_BMSK                                    0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000008c)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_PHYS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000008c)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_OFFS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000008c)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_RMSK                                               0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_POR                                          0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_BMSK                                        0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_ADDR                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000090)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_PHYS                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000090)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_OFFS                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000090)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_RMSK                                            0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_POR                                       0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_POR_RMSK                                  0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_ATTR                                             0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_BMSK                                    0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000094)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_PHYS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000094)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_OFFS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000094)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_RMSK                                               0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_POR                                          0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_IDAC_A_BMSK                                        0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_IDAC_A_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_ADDR                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000098)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_PHYS                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000098)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_OFFS                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000098)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_RMSK                                            0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_POR                                       0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_POR_RMSK                                  0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_ATTR                                             0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_BMSK                                    0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_ADDR                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000009c)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_PHYS                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000009c)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_OFFS                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000009c)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_RMSK                                                         0x7f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_POR                                                    0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_POR_RMSK                                               0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_ATTR                                                          0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_BMSK                                    0x40
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_SHFT                                     0x6
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IDAC_MUX_BMSK                                                0x20
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IDAC_MUX_SHFT                                                 0x5
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_BYPASS_BMSK                                         0x10
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_BYPASS_SHFT                                          0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_EN_MUX_BMSK                                          0x8
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_EN_MUX_SHFT                                          0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_EN_BMSK                                              0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_EN_SHFT                                              0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_BMSK                                  0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_SHFT                                  0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_BMSK                                      0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENABLES_ADDR                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000a0)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENABLES_PHYS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000a0)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENABLES_OFFS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000a0)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENABLES_RMSK                                                    0x3f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENABLES_POR                                               0x0000000f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENABLES_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENABLES_ATTR                                                     0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENABLES_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENABLES_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENABLES_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENABLES_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENABLES_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENABLES_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENABLES_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENABLES_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENABLES_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENABLES_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENABLES_IDAC_ENABLE_BMSK                                        0x3f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ENABLES_IDAC_ENABLE_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_SIGN_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000a4)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_SIGN_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000a4)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_SIGN_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000a4)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_SIGN_RMSK                                                       0x3f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_SIGN_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_SIGN_POR_RMSK                                             0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_SIGN_ATTR                                                        0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_SIGN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_SIGN_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_SIGN_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_SIGN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_SIGN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_SIGN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_SIGN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_SIGN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_SIGN_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_SIGN_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_SIGN_IDAC_SIGN_BMSK                                             0x3f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_SIGN_IDAC_SIGN_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000a8)
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_PHYS                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000a8)
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_OFFS                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000a8)
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_RMSK                                                   0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_POR                                             0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_BMSK                                      0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_SHFT                                      0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_RX_HIGHZ_BMSK                                          0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_HIGHZ_HIGHRATE_RX_HIGHZ_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000ac)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_PHYS                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000ac)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OFFS                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000ac)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK                                 0x3f
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_POR                            0x00000010
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_POR_RMSK                       0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ATTR                                  0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_BMSK                0x20
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_SHFT                 0x5
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_BMSK                    0x10
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_SHFT                     0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_BMSK                 0x8
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_SHFT                 0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_BMSK                     0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_SHFT                     0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_BMSK                 0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_SHFT                 0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_BMSK                     0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_SHFT                     0x0

#define HWIO_USB3PHY_QSERDES_RX_DFE_1_ADDR                                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000b0)
#define HWIO_USB3PHY_QSERDES_RX_DFE_1_PHYS                                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000b0)
#define HWIO_USB3PHY_QSERDES_RX_DFE_1_OFFS                                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000b0)
#define HWIO_USB3PHY_QSERDES_RX_DFE_1_RMSK                                                              0xff
#define HWIO_USB3PHY_QSERDES_RX_DFE_1_POR                                                         0x00000000
#define HWIO_USB3PHY_QSERDES_RX_DFE_1_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_DFE_1_ATTR                                                               0x3
#define HWIO_USB3PHY_QSERDES_RX_DFE_1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_DFE_1_ADDR, HWIO_USB3PHY_QSERDES_RX_DFE_1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_DFE_1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_DFE_1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_DFE_1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_DFE_1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_DFE_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_DFE_1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_DFE_1_IN)
#define HWIO_USB3PHY_QSERDES_RX_DFE_1_TAP1CODE_MAN_VAL_BMSK                                             0xf8
#define HWIO_USB3PHY_QSERDES_RX_DFE_1_TAP1CODE_MAN_VAL_SHFT                                              0x3
#define HWIO_USB3PHY_QSERDES_RX_DFE_1_KTAP1_BMSK                                                         0x7
#define HWIO_USB3PHY_QSERDES_RX_DFE_1_KTAP1_SHFT                                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_DFE_2_ADDR                                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000b4)
#define HWIO_USB3PHY_QSERDES_RX_DFE_2_PHYS                                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000b4)
#define HWIO_USB3PHY_QSERDES_RX_DFE_2_OFFS                                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000b4)
#define HWIO_USB3PHY_QSERDES_RX_DFE_2_RMSK                                                              0xff
#define HWIO_USB3PHY_QSERDES_RX_DFE_2_POR                                                         0x00000000
#define HWIO_USB3PHY_QSERDES_RX_DFE_2_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_DFE_2_ATTR                                                               0x3
#define HWIO_USB3PHY_QSERDES_RX_DFE_2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_DFE_2_ADDR, HWIO_USB3PHY_QSERDES_RX_DFE_2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_DFE_2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_DFE_2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_DFE_2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_DFE_2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_DFE_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_DFE_2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_DFE_2_IN)
#define HWIO_USB3PHY_QSERDES_RX_DFE_2_TAP2CODE_MAN_VAL_BMSK                                             0xf8
#define HWIO_USB3PHY_QSERDES_RX_DFE_2_TAP2CODE_MAN_VAL_SHFT                                              0x3
#define HWIO_USB3PHY_QSERDES_RX_DFE_2_KTAP2_BMSK                                                         0x7
#define HWIO_USB3PHY_QSERDES_RX_DFE_2_KTAP2_SHFT                                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_DFE_3_ADDR                                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000b8)
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_PHYS                                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000b8)
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_OFFS                                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000b8)
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_RMSK                                                              0x3f
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_POR                                                         0x00000000
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_POR_RMSK                                                    0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_ATTR                                                               0x3
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_DFE_3_ADDR, HWIO_USB3PHY_QSERDES_RX_DFE_3_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_DFE_3_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_DFE_3_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_DFE_3_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_DFE_3_IN)
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_TAP2ADP_MODE_BMSK                                                 0x20
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_TAP2ADP_MODE_SHFT                                                  0x5
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_TAP2ADP_EN_BMSK                                                   0x10
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_TAP2ADP_EN_SHFT                                                    0x4
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_TAP2ADP_FLIP_SIGN_BMSK                                             0x8
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_TAP2ADP_FLIP_SIGN_SHFT                                             0x3
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_TAP1ADP_MODE_BMSK                                                  0x4
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_TAP1ADP_MODE_SHFT                                                  0x2
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_TAP1ADP_EN_BMSK                                                    0x2
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_TAP1ADP_EN_SHFT                                                    0x1
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_TAP1ADP_FLIP_SIGN_BMSK                                             0x1
#define HWIO_USB3PHY_QSERDES_RX_DFE_3_TAP1ADP_FLIP_SIGN_SHFT                                             0x0

#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_ADDR                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000bc)
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_PHYS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000bc)
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_OFFS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000bc)
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_RMSK                                                     0x7f
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_ATTR                                                      0x3
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_ADDR, HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_IN)
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_VGA_UNROLL_BMSK                                          0x40
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_VGA_UNROLL_SHFT                                           0x6
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_VGAADP_MODE_BMSK                                         0x20
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_VGAADP_MODE_SHFT                                          0x5
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_VGAADP_EN_BMSK                                           0x10
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_VGAADP_EN_SHFT                                            0x4
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_BMSK                                     0x8
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_SHFT                                     0x3
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_KVGA_BMSK                                                 0x7
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL1_KVGA_SHFT                                                 0x0

#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL2_ADDR                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000c0)
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL2_PHYS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000c0)
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL2_OFFS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000c0)
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL2_RMSK                                                      0xf
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL2_POR                                                0x0000000f
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL2_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL2_ATTR                                                      0x3
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL2_ADDR, HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL2_IN)
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_BMSK                                      0xf
#define HWIO_USB3PHY_QSERDES_RX_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_RX_GM_CAL_ADDR                                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000c4)
#define HWIO_USB3PHY_QSERDES_RX_GM_CAL_PHYS                                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000c4)
#define HWIO_USB3PHY_QSERDES_RX_GM_CAL_OFFS                                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000c4)
#define HWIO_USB3PHY_QSERDES_RX_GM_CAL_RMSK                                                             0x1f
#define HWIO_USB3PHY_QSERDES_RX_GM_CAL_POR                                                        0x00000000
#define HWIO_USB3PHY_QSERDES_RX_GM_CAL_POR_RMSK                                                   0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_GM_CAL_ATTR                                                              0x3
#define HWIO_USB3PHY_QSERDES_RX_GM_CAL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_GM_CAL_ADDR, HWIO_USB3PHY_QSERDES_RX_GM_CAL_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_GM_CAL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_GM_CAL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_GM_CAL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_GM_CAL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_GM_CAL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_GM_CAL_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_GM_CAL_IN)
#define HWIO_USB3PHY_QSERDES_RX_GM_CAL_TRAN_RCVR_GMCAL_RES_BMSK                                         0x1e
#define HWIO_USB3PHY_QSERDES_RX_GM_CAL_TRAN_RCVR_GMCAL_RES_SHFT                                          0x1
#define HWIO_USB3PHY_QSERDES_RX_GM_CAL_TRAN_RX_GMCAL_EN_BMSK                                             0x1
#define HWIO_USB3PHY_QSERDES_RX_GM_CAL_TRAN_RX_GMCAL_EN_SHFT                                             0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000c8)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_PHYS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000c8)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_OFFS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000c8)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_RMSK                                                    0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_POR                                               0x00000007
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_ATTR                                                     0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_RX_EQ_GAIN2_LSB_BMSK                                    0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_LSB_RX_EQ_GAIN2_LSB_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000cc)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_PHYS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000cc)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_OFFS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000cc)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_RMSK                                                    0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_ATTR                                                     0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_RX_EQ_GAIN2_MSB_BMSK                                    0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_GAIN2_MSB_RX_EQ_GAIN2_MSB_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000d0)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_PHYS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000d0)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_OFFS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000d0)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_RMSK                                               0x7
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_POR                                         0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_POR_RMSK                                    0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ATTR                                               0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_BMSK                            0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_SHFT                            0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_BMSK                               0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_SHFT                               0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_BMSK                                   0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000d4)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_PHYS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000d4)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_OFFS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000d4)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_RMSK                                              0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_POR                                         0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_POR_RMSK                                    0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ATTR                                               0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_CORE_EQADP_MASK_BMSK                              0x80
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_CORE_EQADP_MASK_SHFT                               0x7
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_BMSK                                 0x40
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_SHFT                                  0x6
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_BMSK                                     0x20
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_SHFT                                      0x5
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQ_GAIN2_MUX_BMSK                                 0x10
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQ_GAIN2_MUX_SHFT                                  0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_BMSK                                      0xf
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000d8)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_PHYS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000d8)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_OFFS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000d8)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_RMSK                                              0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_POR                                         0x00000002
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_POR_RMSK                                    0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ATTR                                               0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_CORE_EQADP_FORCE_MASK_BMSK                        0x80
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_CORE_EQADP_FORCE_MASK_SHFT                         0x7
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_KEQ_BMSK                                          0x70
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_KEQ_SHFT                                           0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_BMSK                               0x8
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_SHFT                               0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_MUX_BMSK                                0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_MUX_SHFT                                0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_BMSK                                    0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_SHFT                                    0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000dc)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_PHYS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000dc)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_OFFS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000dc)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_RMSK                                              0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_POR                                         0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_POR_RMSK                                    0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ATTR                                               0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_MUX_BMSK                           0x10
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_MUX_SHFT                            0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_BMSK                                0xf
#define HWIO_USB3PHY_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_SHFT                                0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000e0)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_PHYS                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000e0)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_OFFS                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000e0)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_RMSK                                                0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_POR                                           0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_POR_RMSK                                      0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ATTR                                                 0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_BMSK                                    0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000e4)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_PHYS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000e4)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_OFFS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000e4)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_RMSK                                                0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_POR                                          0x00000003
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_BMSK                                   0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MEASURE_TIME_ADDR                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000e8)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MEASURE_TIME_PHYS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000e8)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MEASURE_TIME_OFFS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000e8)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MEASURE_TIME_RMSK                                               0x7f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MEASURE_TIME_POR                                          0x00000040
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MEASURE_TIME_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MEASURE_TIME_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MEASURE_TIME_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MEASURE_TIME_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MEASURE_TIME_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MEASURE_TIME_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MEASURE_TIME_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MEASURE_TIME_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MEASURE_TIME_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MEASURE_TIME_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MEASURE_TIME_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MEASURE_TIME_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_BMSK                             0x7f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_SHFT                              0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_ADDR                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000ec)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_PHYS                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000ec)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_OFFS                                          (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000ec)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_RMSK                                                0x7f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_POR                                           0x00000030
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_POR_RMSK                                      0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_ATTR                                                 0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_BMSK                                0x40
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_SHFT                                 0x6
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_BMSK                           0x3f
#define HWIO_USB3PHY_QSERDES_RX_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_SHFT                            0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000f0)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000f0)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000f0)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_BMSK                                  0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000f4)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000f4)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000f4)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_BMSK                                  0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000f8)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_PHYS                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000f8)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFS                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000f8)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK                                        0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_POR                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_POR_RMSK                              0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ATTR                                         0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_BMSK                       0x80
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_SHFT                        0x7
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_BMSK                                0x70
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_SHFT                                 0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_BMSK                     0x8
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_SHFT                     0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_BMSK                          0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_SHFT                          0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_BMSK                        0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_SHFT                        0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_BMSK                            0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_SHFT                            0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000000fc)
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_PHYS                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000000fc)
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OFFS                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000000fc)
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_RMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_POR                                      0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_POR_RMSK                                 0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ATTR                                            0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_CORE_DCOFFSET_FORCE_MASK_BMSK                  0x80
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_CORE_DCOFFSET_FORCE_MASK_SHFT                   0x7
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_CORE_DCOFFSET_MASK_BMSK                        0x40
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_CORE_DCOFFSET_MASK_SHFT                         0x6
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_MUX_BMSK                    0x20
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_MUX_SHFT                     0x5
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_BMSK                        0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_SHFT                         0x0

#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_ADDR                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000100)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_PHYS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000100)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_OFFS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000100)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_RMSK                                                     0xff
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_ATTR                                                      0x3
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_ADDR, HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_IN)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_BMSK                                  0x80
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_SHFT                                   0x7
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_CORE_RX_SIGDET_BMSK                                      0x60
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_CORE_RX_SIGDET_SHFT                                       0x5
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_FLT_BYP_BMSK                                      0x10
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_FLT_BYP_SHFT                                       0x4
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_LP_EN_MUX_BMSK                                     0x8
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_LP_EN_MUX_SHFT                                     0x3
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_LP_EN_BMSK                                         0x4
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_LP_EN_SHFT                                         0x2
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_EN_MUX_BMSK                                        0x2
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_EN_MUX_SHFT                                        0x1
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_EN_BMSK                                            0x1
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_ENABLES_SIGDET_EN_SHFT                                            0x0

#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000104)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000104)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000104)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_POR_RMSK                                             0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_ATTR                                                        0x3
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_ADDR, HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_IN)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_SIGDET_CAP_CTRL_BMSK                                       0xf0
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_SIGDET_CAP_CTRL_SHFT                                        0x4
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_SIGDET_BW_CTRL_BMSK                                         0xf
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_CNTRL_SIGDET_BW_CTRL_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_ADDR                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000108)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_PHYS                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000108)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_OFFS                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000108)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_RMSK                                                         0x3f
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_POR                                                    0x00000004
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_POR_RMSK                                               0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_ATTR                                                          0x3
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_ADDR, HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_IN)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_SIGDET_UFS_MODE_BMSK                                         0x20
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_SIGDET_UFS_MODE_SHFT                                          0x5
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_SIGDET_LVL_MUX_BMSK                                          0x10
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_SIGDET_LVL_MUX_SHFT                                           0x4
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_SIGDET_LVL_BMSK                                               0xf
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_LVL_SIGDET_LVL_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000010c)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_PHYS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000010c)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_OFFS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000010c)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_RMSK                                              0x1f
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_POR                                         0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_POR_RMSK                                    0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ATTR                                               0x3
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR, HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_IN)
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_BMSK                         0x1e
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_SHFT                          0x1
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_BMSK                           0x1
#define HWIO_USB3PHY_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_SHFT                           0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_ADDR                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000110)
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_PHYS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000110)
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_OFFS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000110)
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_RMSK                                                            0x3f
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_POR                                                       0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_POR_RMSK                                                  0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_ATTR                                                             0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_BAND_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_BAND_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_BAND_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_BAND_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_BAND_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_BAND_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_RX_BAND_UNMODIFIED_MUX_BMSK                                     0x20
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_RX_BAND_UNMODIFIED_MUX_SHFT                                      0x5
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_RX_BAND_10_HALF_BMSK                                            0x10
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_RX_BAND_10_HALF_SHFT                                             0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_RX_BAND_01_HALF_BMSK                                             0x8
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_RX_BAND_01_HALF_SHFT                                             0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_RX_BAND_MUX_BMSK                                                 0x4
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_RX_BAND_MUX_SHFT                                                 0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_RX_BAND_BMSK                                                     0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_BAND_RX_BAND_SHFT                                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000114)
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000114)
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000114)
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_RMSK                                                    0x7
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR, HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_IN)
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_DN_BMSK                                             0x4
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_DN_SHFT                                             0x2
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_UP_BMSK                                             0x2
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_UP_SHFT                                             0x1
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_FREEZE_BMSK                                         0x1
#define HWIO_USB3PHY_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_FREEZE_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_ADDR                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000118)
#define HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_PHYS                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000118)
#define HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_OFFS                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000118)
#define HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_RMSK                                                  0x3
#define HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_ADDR, HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_IN)
#define HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_BMSK                           0x2
#define HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_SHFT                           0x1
#define HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_BMSK                               0x1
#define HWIO_USB3PHY_QSERDES_RX_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_SHFT                               0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_ADDR                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000011c)
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_PHYS                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000011c)
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_OFFS                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000011c)
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_RMSK                                                  0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_POR                                             0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_SVS_MODE_MUX_BMSK                                     0x80
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_SVS_MODE_MUX_SHFT                                      0x7
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_SVS_MODE_BMSK                                         0x40
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_SVS_MODE_SHFT                                          0x6
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_RX_CLOCK_EDGE_BMSK                                    0x20
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_RX_CLOCK_EDGE_SHFT                                     0x5
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_RXINTERFACE_MODE_BMSK                                 0x1f
#define HWIO_USB3PHY_QSERDES_RX_RX_INTERFACE_MODE_RXINTERFACE_MODE_SHFT                                  0x0

#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_ADDR                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000120)
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_PHYS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000120)
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_OFFS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000120)
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_RMSK                                                    0xff
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_ATTR                                                     0x3
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_ADDR, HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_IN)
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_JITTERGENMODE_BMSK                                      0xff
#define HWIO_USB3PHY_QSERDES_RX_JITTER_GEN_MODE_JITTERGENMODE_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_ADDR                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000124)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_PHYS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000124)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_OFFS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000124)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_RMSK                                                            0x1f
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_POR                                                       0x00000000
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_POR_RMSK                                                  0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_ATTR                                                             0x3
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_ADDR, HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_IN)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_BUJ_AMPLITUDE_BMSK                                              0x1f
#define HWIO_USB3PHY_QSERDES_RX_BUJ_AMP_BUJ_AMPLITUDE_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_ADDR                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000128)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_PHYS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000128)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_OFFS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000128)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_RMSK                                                            0xff
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_POR                                                       0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_POR_RMSK                                                  0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_ATTR                                                             0x3
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_ADDR, HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_IN)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_SJ_AMPLITUDE1_BMSK                                              0xff
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP1_SJ_AMPLITUDE1_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_ADDR                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000012c)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_PHYS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000012c)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_OFFS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000012c)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_RMSK                                                            0xff
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_POR                                                       0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_ATTR                                                             0x3
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_ADDR, HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_IN)
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_SJ_AMPLITUDE2_BMSK                                              0xff
#define HWIO_USB3PHY_QSERDES_RX_SJ_AMP2_SJ_AMPLITUDE2_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_ADDR                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000130)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_PHYS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000130)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_OFFS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000130)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_RMSK                                                            0xff
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_POR                                                       0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_POR_RMSK                                                  0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_ATTR                                                             0x3
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SJ_PER1_ADDR, HWIO_USB3PHY_QSERDES_RX_SJ_PER1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SJ_PER1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_SJ_PER1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SJ_PER1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SJ_PER1_IN)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_SJ_PERIOD1_BMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER1_SJ_PERIOD1_SHFT                                                  0x0

#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_ADDR                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000134)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_PHYS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000134)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_OFFS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000134)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_RMSK                                                            0xff
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_POR                                                       0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_ATTR                                                             0x3
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SJ_PER2_ADDR, HWIO_USB3PHY_QSERDES_RX_SJ_PER2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SJ_PER2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_SJ_PER2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SJ_PER2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SJ_PER2_IN)
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_SJ_PERIOD2_BMSK                                                 0xff
#define HWIO_USB3PHY_QSERDES_RX_SJ_PER2_SJ_PERIOD2_SHFT                                                  0x0

#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_ADDR                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000138)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_PHYS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000138)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_OFFS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000138)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_RMSK                                                     0xff
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_ATTR                                                      0x3
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_ADDR, HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_IN)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_BUJ_STEPFREQ1_BMSK                                       0xff
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ1_BUJ_STEPFREQ1_SHFT                                        0x0

#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_ADDR                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000013c)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_PHYS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000013c)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_OFFS                                               (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000013c)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_RMSK                                                     0xff
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_ATTR                                                      0x3
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_ADDR, HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_IN)
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_BUJ_STEPFREQ2_BMSK                                       0xff
#define HWIO_USB3PHY_QSERDES_RX_BUJ_STEP_FREQ2_BUJ_STEPFREQ2_SHFT                                        0x0

#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000140)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000140)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000140)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_POR_RMSK                                              0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_ATTR                                                         0x3
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_ADDR, HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_IN)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_PPMOFFSET1_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET1_PPMOFFSET1_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000144)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000144)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000144)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_RMSK                                                        0xff
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_POR_RMSK                                              0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_ATTR                                                         0x3
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_ADDR, HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_IN)
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_PPMOFFSET2_BMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_RX_PPM_OFFSET2_PPMOFFSET2_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000148)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000148)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000148)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR, HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_IN)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_BMSK                                  0xff
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000014c)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000014c)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000014c)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR, HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_IN)
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_BMSK                                  0xff
#define HWIO_USB3PHY_QSERDES_RX_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_ADDR                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000150)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_PHYS                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000150)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_OFFS                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000150)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RMSK                                             0x3f
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_POR                                        0x00000004
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_POR_RMSK                                   0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_ATTR                                              0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_GEAR_MUX_BMSK                             0x20
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_GEAR_MUX_SHFT                              0x5
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_GEAR_BMSK                                 0x1c
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_GEAR_SHFT                                  0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_EN_MUX_BMSK                                0x2
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_EN_MUX_SHFT                                0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_EN_BMSK                                    0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_EN_SHFT                                    0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_ADDR                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000154)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_PHYS                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000154)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_OFFS                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000154)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_RMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_POR                                    0x000000e8
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_POR_RMSK                               0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_ATTR                                          0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_RX_PWM_GEAR1_COUNT_BMSK                      0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_RX_PWM_GEAR1_COUNT_SHFT                       0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_ADDR                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000158)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_PHYS                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000158)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_OFFS                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000158)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_RMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_POR                                    0x00000074
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_POR_RMSK                               0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_ATTR                                          0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_RX_PWM_GEAR2_COUNT_BMSK                      0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_RX_PWM_GEAR2_COUNT_SHFT                       0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_ADDR                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000015c)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_PHYS                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000015c)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_OFFS                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000015c)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_RMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_POR                                    0x0000003a
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_POR_RMSK                               0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_ATTR                                          0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_RX_PWM_GEAR3_COUNT_BMSK                      0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_RX_PWM_GEAR3_COUNT_SHFT                       0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_ADDR                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000160)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_PHYS                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000160)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_OFFS                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000160)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_RMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_POR                                    0x0000001d
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_POR_RMSK                               0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_ATTR                                          0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_RX_PWM_GEAR4_COUNT_BMSK                      0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_RX_PWM_GEAR4_COUNT_SHFT                       0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_00_ADDR                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000164)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_00_PHYS                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000164)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_00_OFFS                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000164)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_00_RMSK                                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_00_POR                                                    0x0000006d
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_00_POR_RMSK                                               0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_00_ATTR                                                          0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_00_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_MODE_00_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_MODE_00_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_00_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_MODE_00_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_00_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_MODE_00_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_00_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_MODE_00_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_MODE_00_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_00_RX_MODE_00_BMSK                                              0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_00_RX_MODE_00_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_01_ADDR                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000168)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_01_PHYS                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000168)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_01_OFFS                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000168)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_01_RMSK                                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_01_POR                                                    0x0000006d
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_01_POR_RMSK                                               0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_01_ATTR                                                          0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_01_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_MODE_01_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_MODE_01_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_01_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_MODE_01_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_01_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_MODE_01_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_01_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_MODE_01_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_MODE_01_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_01_RX_MODE_01_BMSK                                              0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_01_RX_MODE_01_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_10_ADDR                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000016c)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_10_PHYS                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000016c)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_10_OFFS                                                   (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000016c)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_10_RMSK                                                         0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_10_POR                                                    0x0000006d
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_10_POR_RMSK                                               0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_10_ATTR                                                          0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_10_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_MODE_10_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_MODE_10_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_10_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_MODE_10_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_10_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_RX_MODE_10_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_10_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_RX_MODE_10_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_RX_MODE_10_IN)
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_10_RX_MODE_10_BMSK                                              0xff
#define HWIO_USB3PHY_QSERDES_RX_RX_MODE_10_RX_MODE_10_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ADDR                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000170)
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_PHYS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000170)
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_OFFS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000170)
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_RMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_POR                                          0x00000000
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ADDR, HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                      0xff
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                       0x0

#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_ADDR                                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000174)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_PHYS                                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000174)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_OFFS                                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000174)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_RMSK                                                           0xff
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_POR                                                      0x00000000
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_POR_RMSK                                                 0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_ATTR                                                            0x1
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_ADDR, HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_PI_CTRL1_STATUS_BMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL1_PI_CTRL1_STATUS_SHFT                                            0x0

#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_ADDR                                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000178)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_PHYS                                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000178)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_OFFS                                                     (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000178)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_RMSK                                                           0xff
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_POR                                                      0x00000000
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_POR_RMSK                                                 0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_ATTR                                                            0x1
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_ADDR, HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_PI_CTRL2_STATUS_BMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_RX_PI_CTRL2_PI_CTRL2_STATUS_SHFT                                            0x0

#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_ADDR                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000017c)
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_PHYS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000017c)
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_OFFS                                                      (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000017c)
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_RMSK                                                             0x3
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_POR                                                       0x00000000
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_POR_RMSK                                                  0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_ATTR                                                             0x1
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PI_QUAD_ADDR, HWIO_USB3PHY_QSERDES_RX_PI_QUAD_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_PI_QUAD_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_PI_QUAD_STATUS_BMSK                                              0x3
#define HWIO_USB3PHY_QSERDES_RX_PI_QUAD_PI_QUAD_STATUS_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_RX_IDATA1_ADDR                                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000180)
#define HWIO_USB3PHY_QSERDES_RX_IDATA1_PHYS                                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000180)
#define HWIO_USB3PHY_QSERDES_RX_IDATA1_OFFS                                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000180)
#define HWIO_USB3PHY_QSERDES_RX_IDATA1_RMSK                                                             0xff
#define HWIO_USB3PHY_QSERDES_RX_IDATA1_POR                                                        0x00000000
#define HWIO_USB3PHY_QSERDES_RX_IDATA1_POR_RMSK                                                   0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_IDATA1_ATTR                                                              0x1
#define HWIO_USB3PHY_QSERDES_RX_IDATA1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDATA1_ADDR, HWIO_USB3PHY_QSERDES_RX_IDATA1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_IDATA1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDATA1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_IDATA1_IDATA1_STATUS_BMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_RX_IDATA1_IDATA1_STATUS_SHFT                                                0x0

#define HWIO_USB3PHY_QSERDES_RX_IDATA2_ADDR                                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000184)
#define HWIO_USB3PHY_QSERDES_RX_IDATA2_PHYS                                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000184)
#define HWIO_USB3PHY_QSERDES_RX_IDATA2_OFFS                                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000184)
#define HWIO_USB3PHY_QSERDES_RX_IDATA2_RMSK                                                             0xff
#define HWIO_USB3PHY_QSERDES_RX_IDATA2_POR                                                        0x00000000
#define HWIO_USB3PHY_QSERDES_RX_IDATA2_POR_RMSK                                                   0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_IDATA2_ATTR                                                              0x1
#define HWIO_USB3PHY_QSERDES_RX_IDATA2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDATA2_ADDR, HWIO_USB3PHY_QSERDES_RX_IDATA2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_IDATA2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDATA2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_IDATA2_IDATA2_STATUS_BMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_RX_IDATA2_IDATA2_STATUS_SHFT                                                0x0

#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_ADDR                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000188)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_PHYS                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000188)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_OFFS                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000188)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_RMSK                                                          0xff
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_POR                                                     0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_POR_RMSK                                                0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_ATTR                                                           0x1
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_ADDR, HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_AUXDATA1_STATUS_BMSK                                          0xff
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA1_AUXDATA1_STATUS_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_ADDR                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000018c)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_PHYS                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000018c)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_OFFS                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000018c)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_RMSK                                                           0x3
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_POR                                                     0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_POR_RMSK                                                0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_ATTR                                                           0x1
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_ADDR, HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_AUXDATA2_STATUS_BMSK                                           0x3
#define HWIO_USB3PHY_QSERDES_RX_AUX_DATA2_AUXDATA2_STATUS_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000190)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000190)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000190)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_RMSK                                                        0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_POR_RMSK                                             0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_ATTR                                                        0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_ADDR, HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_AC_JTAG_OUTP_STATUS_BMSK                                    0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTP_AC_JTAG_OUTP_STATUS_SHFT                                    0x0

#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_ADDR                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000194)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_PHYS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000194)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_OFFS                                                 (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000194)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_RMSK                                                        0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_POR_RMSK                                             0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_ATTR                                                        0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_ADDR, HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_AC_JTAG_OUTN_STATUS_BMSK                                    0x1
#define HWIO_USB3PHY_QSERDES_RX_AC_JTAG_OUTN_AC_JTAG_OUTN_STATUS_SHFT                                    0x0

#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_ADDR                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x00000198)
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_PHYS                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x00000198)
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_OFFS                                                    (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x00000198)
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_RMSK                                                           0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_POR                                                     0x00000000
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_POR_RMSK                                                0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_ATTR                                                           0x1
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_ADDR, HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_RX_SIGDET_OUT_STATUS_BMSK                                      0x3
#define HWIO_USB3PHY_QSERDES_RX_RX_SIGDET_RX_SIGDET_OUT_STATUS_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_ADDR                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x0000019c)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_PHYS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x0000019c)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_OFFS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x0000019c)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_RMSK                                                      0x1f
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_ATTR                                                       0x1
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_ADDR, HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_IDAC_I_STATUS_BMSK                                        0x1f
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_I_IDAC_I_STATUS_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_IBAR_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001a0)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_IBAR_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001a0)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_IBAR_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001a0)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_IBAR_RMSK                                                   0x1f
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_IBAR_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_IBAR_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_IBAR_ATTR                                                    0x1
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_IBAR_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_IBAR_ADDR, HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_IBAR_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_IBAR_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_IBAR_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_IBAR_IDAC_IB_STATUS_BMSK                                    0x1f
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_IBAR_IDAC_IB_STATUS_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_ADDR                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001a4)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_PHYS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001a4)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_OFFS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001a4)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_RMSK                                                      0x1f
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_ATTR                                                       0x1
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_ADDR, HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_IDAC_Q_STATUS_BMSK                                        0x1f
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_Q_IDAC_Q_STATUS_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_QBAR_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001a8)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_QBAR_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001a8)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_QBAR_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001a8)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_QBAR_RMSK                                                   0x1f
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_QBAR_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_QBAR_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_QBAR_ATTR                                                    0x1
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_QBAR_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_QBAR_ADDR, HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_QBAR_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_QBAR_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_QBAR_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_QBAR_IDAC_QB_STATUS_BMSK                                    0x1f
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_QBAR_IDAC_QB_STATUS_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_ADDR                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001ac)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_PHYS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001ac)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_OFFS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001ac)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_RMSK                                                      0x1f
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_ATTR                                                       0x1
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_ADDR, HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_IDAC_A_STATUS_BMSK                                        0x1f
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_A_IDAC_A_STATUS_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_ABAR_ADDR                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001b0)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_ABAR_PHYS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001b0)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_ABAR_OFFS                                             (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001b0)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_ABAR_RMSK                                                   0x1f
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_ABAR_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_ABAR_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_ABAR_ATTR                                                    0x1
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_ABAR_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_ABAR_ADDR, HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_ABAR_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_ABAR_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_ABAR_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_ABAR_IDAC_AB_STATUS_BMSK                                    0x1f
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_ABAR_IDAC_AB_STATUS_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SM_ON_ADDR                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001b4)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SM_ON_PHYS                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001b4)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SM_ON_OFFS                                            (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001b4)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SM_ON_RMSK                                                  0x1f
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SM_ON_POR                                             0x00000000
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SM_ON_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SM_ON_ATTR                                                   0x1
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SM_ON_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SM_ON_ADDR, HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SM_ON_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SM_ON_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SM_ON_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_BMSK                             0x10
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_SHFT                              0x4
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_BMSK                                0x8
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_SHFT                                0x3
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_BMSK                                    0x7
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_SHFT                                    0x0

#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_ADDR                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001b8)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_PHYS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001b8)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_OFFS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001b8)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_RMSK                                               0x3f
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_POR                                          0x00000000
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_ATTR                                                0x1
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_ADDR, HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_BMSK                              0x20
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_SHFT                               0x5
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_BMSK                               0x10
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_SHFT                                0x4
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_BMSK                               0x8
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_SHFT                               0x3
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_BMSK                                0x4
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_SHFT                                0x2
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_BMSK                               0x2
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_SHFT                               0x1
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_BMSK                                0x1
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_SHFT                                0x0

#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_ADDR                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001bc)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_PHYS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001bc)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_OFFS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001bc)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_RMSK                                              0x3f
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_POR                                         0x00000000
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_POR_RMSK                                    0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_ATTR                                               0x1
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_ADDR, HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_BMSK                          0x20
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_SHFT                           0x5
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_BMSK                           0x10
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_SHFT                            0x4
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_BMSK                           0x8
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_SHFT                           0x3
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_BMSK                            0x4
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_SHFT                            0x2
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_BMSK                           0x2
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_SHFT                           0x1
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_BMSK                            0x1
#define HWIO_USB3PHY_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_SHFT                            0x0

#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_ADDR                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001c0)
#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_PHYS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001c0)
#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_OFFS                                                  (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001c0)
#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_RMSK                                                         0xf
#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_POR_RMSK                                              0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_ATTR                                                         0x1
#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_ADDR, HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_READ_EQCODE_STATUS_BMSK                                      0xf
#define HWIO_USB3PHY_QSERDES_RX_READ_EQCODE_READ_EQCODE_STATUS_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_ADDR                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001c4)
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_PHYS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001c4)
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_OFFS                                              (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001c4)
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_RMSK                                                    0x1f
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_ATTR                                                     0x1
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_ADDR, HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_BMSK                             0x1f
#define HWIO_USB3PHY_QSERDES_RX_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_SHFT                              0x0

#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_LOW_ADDR                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001c8)
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_LOW_PHYS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001c8)
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_LOW_OFFS                                         (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001c8)
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_LOW_RMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_LOW_POR                                          0x00000000
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_LOW_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_LOW_ATTR                                                0x1
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_LOW_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_LOW_ADDR, HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_LOW_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_LOW_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_LOW_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_BMSK                           0xff
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_SHFT                            0x0

#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_HIGH_ADDR                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001cc)
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_HIGH_PHYS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001cc)
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_HIGH_OFFS                                        (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001cc)
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_HIGH_RMSK                                              0xff
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_HIGH_POR                                         0x00000000
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_HIGH_POR_RMSK                                    0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_HIGH_ATTR                                               0x1
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_HIGH_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_HIGH_ADDR, HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_HIGH_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_HIGH_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_HIGH_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_BMSK                         0xff
#define HWIO_USB3PHY_QSERDES_RX_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_SHFT                          0x0

#define HWIO_USB3PHY_QSERDES_RX_VGA_READ_CODE_ADDR                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001d0)
#define HWIO_USB3PHY_QSERDES_RX_VGA_READ_CODE_PHYS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001d0)
#define HWIO_USB3PHY_QSERDES_RX_VGA_READ_CODE_OFFS                                                (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001d0)
#define HWIO_USB3PHY_QSERDES_RX_VGA_READ_CODE_RMSK                                                       0xf
#define HWIO_USB3PHY_QSERDES_RX_VGA_READ_CODE_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_RX_VGA_READ_CODE_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_VGA_READ_CODE_ATTR                                                       0x1
#define HWIO_USB3PHY_QSERDES_RX_VGA_READ_CODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_VGA_READ_CODE_ADDR, HWIO_USB3PHY_QSERDES_RX_VGA_READ_CODE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_VGA_READ_CODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_VGA_READ_CODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_VGA_READ_CODE_READ_VGACODE_BMSK                                          0xf
#define HWIO_USB3PHY_QSERDES_RX_VGA_READ_CODE_READ_VGACODE_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP1_READ_CODE_ADDR                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001d4)
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP1_READ_CODE_PHYS                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001d4)
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP1_READ_CODE_OFFS                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001d4)
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP1_READ_CODE_RMSK                                                 0x1f
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP1_READ_CODE_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP1_READ_CODE_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP1_READ_CODE_ATTR                                                  0x1
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP1_READ_CODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_DFE_TAP1_READ_CODE_ADDR, HWIO_USB3PHY_QSERDES_RX_DFE_TAP1_READ_CODE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP1_READ_CODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_DFE_TAP1_READ_CODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP1_READ_CODE_READ_TAP1CODE_BMSK                                   0x1f
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP1_READ_CODE_READ_TAP1CODE_SHFT                                    0x0

#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP2_READ_CODE_ADDR                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001d8)
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP2_READ_CODE_PHYS                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001d8)
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP2_READ_CODE_OFFS                                           (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001d8)
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP2_READ_CODE_RMSK                                                 0x1f
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP2_READ_CODE_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP2_READ_CODE_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP2_READ_CODE_ATTR                                                  0x1
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP2_READ_CODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_DFE_TAP2_READ_CODE_ADDR, HWIO_USB3PHY_QSERDES_RX_DFE_TAP2_READ_CODE_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP2_READ_CODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_DFE_TAP2_READ_CODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP2_READ_CODE_READ_TAP2CODE_BMSK                                   0x1f
#define HWIO_USB3PHY_QSERDES_RX_DFE_TAP2_READ_CODE_READ_TAP2CODE_SHFT                                    0x0

#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_ADDR                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE      + 0x000001dc)
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_PHYS                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_PHYS + 0x000001dc)
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_OFFS                                       (USB3PHY_QSERDES_RX_QSERDES_RX_PCIE_USB3_UNI_QMP_RX_REG_BASE_OFFS + 0x000001dc)
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_RMSK                                             0xff
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_POR                                        0x00000000
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_POR_RMSK                                   0xffffffff
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_ATTR                                              0x1
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_ADDR, HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_RMSK)
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                      0xff
#define HWIO_USB3PHY_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                       0x0

/*----------------------------------------------------------------------------
 * MODULE: USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX
 *--------------------------------------------------------------------------*/

#define USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE                           (USB3PHY_AHB2PHY_BASE      + 0x00000200)
#define USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS                      (USB3PHY_AHB2PHY_BASE_PHYS + 0x00000200)
#define USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS                      0x00000200

#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_ADDR                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000000)
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_PHYS                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000000)
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_OFFS                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000000)
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_RMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_POR                                          0x00000000
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_IN)
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_BIST_ERROR_INJECT_BMSK                             0x80
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_BIST_ERROR_INJECT_SHFT                              0x7
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_BIST_LANE_NUMBER_BMSK                              0x60
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_BIST_LANE_NUMBER_SHFT                               0x5
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_BISTMODE_BMSK                                      0x1f
#define HWIO_USB3PHY_QSERDES_TX_BIST_MODE_LANENO_BISTMODE_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_ADDR                                              (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000004)
#define HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_PHYS                                              (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000004)
#define HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_OFFS                                              (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000004)
#define HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_RMSK                                                     0x3
#define HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_ATTR                                                     0x3
#define HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_IN)
#define HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_BIST_INVERT_RX_BMSK                                      0x2
#define HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_BIST_INVERT_RX_SHFT                                      0x1
#define HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_BIST_INVERT_TX_BMSK                                      0x1
#define HWIO_USB3PHY_QSERDES_TX_BIST_INVERT_BIST_INVERT_TX_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_ADDR                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000008)
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_PHYS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000008)
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_OFFS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000008)
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_RMSK                                                  0x3f
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_POR                                             0x00000005
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_ADDR, HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_IN)
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_BMSK                                0x20
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_SHFT                                 0x5
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_GATED_CLK_EN_BMSK                                     0x10
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_GATED_CLK_EN_SHFT                                      0x4
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_BMSK                               0x8
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_SHFT                               0x3
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE1_BMSK                                   0x4
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE1_SHFT                                   0x2
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_BMSK                               0x2
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_SHFT                               0x1
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE0_BMSK                                   0x1
#define HWIO_USB3PHY_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE0_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_ADDR                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000000c)
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_PHYS                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000000c)
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_OFFS                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000000c)
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_RMSK                                               0x3f
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_POR                                          0x00000000
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_ADDR, HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_IN)
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_BMSK                          0x20
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_SHFT                           0x5
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_BMSK                              0x1f
#define HWIO_USB3PHY_QSERDES_TX_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_SHFT                               0x0

#define HWIO_USB3PHY_QSERDES_TX_TX_POST2_EMPH_ADDR                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000010)
#define HWIO_USB3PHY_QSERDES_TX_TX_POST2_EMPH_PHYS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000010)
#define HWIO_USB3PHY_QSERDES_TX_TX_POST2_EMPH_OFFS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000010)
#define HWIO_USB3PHY_QSERDES_TX_TX_POST2_EMPH_RMSK                                                   0x7
#define HWIO_USB3PHY_QSERDES_TX_TX_POST2_EMPH_POR                                             0x00000000
#define HWIO_USB3PHY_QSERDES_TX_TX_POST2_EMPH_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_TX_POST2_EMPH_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_TX_TX_POST2_EMPH_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_POST2_EMPH_ADDR, HWIO_USB3PHY_QSERDES_TX_TX_POST2_EMPH_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_TX_POST2_EMPH_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_POST2_EMPH_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_TX_POST2_EMPH_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_TX_POST2_EMPH_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_TX_POST2_EMPH_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_TX_POST2_EMPH_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_TX_POST2_EMPH_IN)
#define HWIO_USB3PHY_QSERDES_TX_TX_POST2_EMPH_TX_POST2_EMPH_BMSK                                     0x7
#define HWIO_USB3PHY_QSERDES_TX_TX_POST2_EMPH_TX_POST2_EMPH_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_ADDR                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000014)
#define HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_PHYS                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000014)
#define HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_OFFS                                       (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000014)
#define HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_RMSK                                             0x3f
#define HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_POR                                        0x00000000
#define HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_POR_RMSK                                   0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_ATTR                                              0x3
#define HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_ADDR, HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_IN)
#define HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_TX_BOOST_LVL_DN_BMSK                             0x38
#define HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_TX_BOOST_LVL_DN_SHFT                              0x3
#define HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_TX_BOOST_LVL_UP_BMSK                              0x7
#define HWIO_USB3PHY_QSERDES_TX_TX_BOOST_LVL_UP_DN_TX_BOOST_LVL_UP_SHFT                              0x0

#define HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_ADDR                                    (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000018)
#define HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_PHYS                                    (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000018)
#define HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_OFFS                                    (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000018)
#define HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_RMSK                                           0x7
#define HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_POR                                     0x00000000
#define HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_POR_RMSK                                0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_ATTR                                           0x3
#define HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_ADDR, HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_IN)
#define HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_BMSK                           0x4
#define HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_SHFT                           0x2
#define HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_BMSK                               0x3
#define HWIO_USB3PHY_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_SHFT                               0x0

#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_ADDR                                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000001c)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_PHYS                                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000001c)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFS                                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000001c)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_RMSK                                                     0x3f
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_ATTR                                                      0x3
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_ADDR, HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_IN)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_TX_DRV_LVL_MUX_BMSK                                      0x20
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_TX_DRV_LVL_MUX_SHFT                                       0x5
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_TX_DRV_LVL_BMSK                                          0x1f
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_TX_DRV_LVL_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFSET_ADDR                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000020)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFSET_PHYS                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000020)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFSET_OFFS                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000020)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFSET_RMSK                                               0xf
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFSET_POR                                         0x00000000
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFSET_POR_RMSK                                    0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFSET_ATTR                                               0x3
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFSET_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFSET_ADDR, HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFSET_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFSET_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFSET_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFSET_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFSET_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFSET_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFSET_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFSET_IN)
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_BMSK                             0xf
#define HWIO_USB3PHY_QSERDES_TX_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_SHFT                             0x0

#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_ADDR                                           (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000024)
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_PHYS                                           (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000024)
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_OFFS                                           (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000024)
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_RMSK                                                  0x3
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_POR                                            0x00000001
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_ADDR, HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_IN)
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_BMSK                               0x2
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_SHFT                               0x1
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_RESET_TSYNC_EN_BMSK                                   0x1
#define HWIO_USB3PHY_QSERDES_TX_RESET_TSYNC_EN_RESET_TSYNC_EN_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_ADDR                                   (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000028)
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_PHYS                                   (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000028)
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_OFFS                                   (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000028)
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_RMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_POR                                    0x00000000
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_POR_RMSK                               0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_ATTR                                          0x3
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_ADDR, HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_IN)
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_BOOST_EN_MUX_BMSK                            0x80
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_BOOST_EN_MUX_SHFT                             0x7
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_BOOST_EN_BMSK                                0x40
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_BOOST_EN_SHFT                                 0x6
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_LDO_EN_MUX_BMSK                              0x20
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_LDO_EN_MUX_SHFT                               0x5
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_LDO_EN_BMSK                                  0x10
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_LDO_EN_SHFT                                   0x4
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_BMSK                             0x8
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_SHFT                             0x3
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_STALL_EN_BMSK                                 0x4
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_STALL_EN_SHFT                                 0x2
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_BMSK                               0x2
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_SHFT                               0x1
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_PRE_EN_BMSK                                   0x1
#define HWIO_USB3PHY_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_PRE_EN_SHFT                                   0x0

#define HWIO_USB3PHY_QSERDES_TX_TX_BAND_ADDR                                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000002c)
#define HWIO_USB3PHY_QSERDES_TX_TX_BAND_PHYS                                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000002c)
#define HWIO_USB3PHY_QSERDES_TX_TX_BAND_OFFS                                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000002c)
#define HWIO_USB3PHY_QSERDES_TX_TX_BAND_RMSK                                                         0x7
#define HWIO_USB3PHY_QSERDES_TX_TX_BAND_POR                                                   0x00000000
#define HWIO_USB3PHY_QSERDES_TX_TX_BAND_POR_RMSK                                              0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_TX_BAND_ATTR                                                         0x3
#define HWIO_USB3PHY_QSERDES_TX_TX_BAND_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_BAND_ADDR, HWIO_USB3PHY_QSERDES_TX_TX_BAND_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_TX_BAND_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_BAND_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_TX_BAND_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_TX_BAND_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_TX_BAND_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_TX_BAND_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_TX_BAND_IN)
#define HWIO_USB3PHY_QSERDES_TX_TX_BAND_TX_BAND_MUX_BMSK                                             0x4
#define HWIO_USB3PHY_QSERDES_TX_TX_BAND_TX_BAND_MUX_SHFT                                             0x2
#define HWIO_USB3PHY_QSERDES_TX_TX_BAND_TX_BAND_BMSK                                                 0x3
#define HWIO_USB3PHY_QSERDES_TX_TX_BAND_TX_BAND_SHFT                                                 0x0

#define HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_ADDR                                                (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000030)
#define HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_PHYS                                                (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000030)
#define HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_OFFS                                                (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000030)
#define HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_RMSK                                                       0xf
#define HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_ATTR                                                       0x3
#define HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_ADDR, HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_IN)
#define HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_SLEW_CNTL_MUX_BMSK                                         0x8
#define HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_SLEW_CNTL_MUX_SHFT                                         0x3
#define HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_SLEW_CNTL_BMSK                                             0x7
#define HWIO_USB3PHY_QSERDES_TX_SLEW_CNTL_SLEW_CNTL_SHFT                                             0x0

#define HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_ADDR                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000034)
#define HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_PHYS                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000034)
#define HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_OFFS                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000034)
#define HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_RMSK                                               0x3f
#define HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_POR                                          0x0000003d
#define HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_ADDR, HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_IN)
#define HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_TX_CLKDIV_PHASE_BMSK                               0x30
#define HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_TX_CLKDIV_PHASE_SHFT                                0x4
#define HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_TX_PWM_PHASE_BMSK                                   0xc
#define HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_TX_PWM_PHASE_SHFT                                   0x2
#define HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_SEL_20B_10B_BMSK                                    0x2
#define HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_SEL_20B_10B_SHFT                                    0x1
#define HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_SEL_10B_8B_BMSK                                     0x1
#define HWIO_USB3PHY_QSERDES_TX_INTERFACE_SELECT_SEL_10B_8B_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_ADDR                                                   (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000038)
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_PHYS                                                   (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000038)
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_OFFS                                                   (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000038)
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_RMSK                                                         0xff
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_POR                                                    0x00000000
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_POR_RMSK                                               0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_ATTR                                                          0x3
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_LPB_EN_ADDR, HWIO_USB3PHY_QSERDES_TX_LPB_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_LPB_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_LPB_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_LPB_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_LPB_EN_IN)
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_PLACEHOLDER_CHAIN_INPUT_BMSK                                 0x80
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_PLACEHOLDER_CHAIN_INPUT_SHFT                                  0x7
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_LINE_LPB_EN_MUX_BMSK                                         0x40
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_LINE_LPB_EN_MUX_SHFT                                          0x6
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_LINE_LPB_EN_BMSK                                             0x20
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_LINE_LPB_EN_SHFT                                              0x5
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_TX_RCLK_LPB_EN_BMSK                                          0x10
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_TX_RCLK_LPB_EN_SHFT                                           0x4
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_SER_LPB_EN_MUX_BMSK                                           0x8
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_SER_LPB_EN_MUX_SHFT                                           0x3
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_SER_LPB_EN_BMSK                                               0x4
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_SER_LPB_EN_SHFT                                               0x2
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_PAR_LPB_EN_BMSK                                               0x2
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_PAR_LPB_EN_SHFT                                               0x1
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_RCLK_LPB_EN_BMSK                                              0x1
#define HWIO_USB3PHY_QSERDES_TX_LPB_EN_RCLK_LPB_EN_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_ADDR                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000003c)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_PHYS                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000003c)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_OFFS                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000003c)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_RMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_POR                                          0x00000060
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_ADDR, HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_IN)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_BMSK                          0x80
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_SHFT                           0x7
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_RES_CODE_LANE_TX_BMSK                              0x7f
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_TX_RES_CODE_LANE_TX_SHFT                               0x0

#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_ADDR                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000040)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_PHYS                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000040)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_OFFS                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000040)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_RMSK                                               0xff
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_POR                                          0x00000060
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_ADDR, HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_IN)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_BMSK                          0x80
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_SHFT                           0x7
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_RES_CODE_LANE_RX_BMSK                              0x7f
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_RX_RES_CODE_LANE_RX_SHFT                               0x0

#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_ADDR                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000044)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_PHYS                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000044)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_OFFS                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000044)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_RMSK                                        0x3f
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_POR                                   0x00000000
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_POR_RMSK                              0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_ATTR                                         0x3
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_ADDR, HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_IN)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_BMSK                0x3f
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_SHFT                 0x0

#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_ADDR                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000048)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_PHYS                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000048)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_OFFS                                  (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000048)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_RMSK                                        0x3f
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_POR                                   0x00000000
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_POR_RMSK                              0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_ATTR                                         0x3
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_ADDR, HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_IN)
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_BMSK                0x3f
#define HWIO_USB3PHY_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_SHFT                 0x0

#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_ADDR                                             (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000004c)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_PHYS                                             (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000004c)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_OFFS                                             (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000004c)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_ADDR, HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_IN)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_PERL_LENGTH1_BMSK                                      0xff
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH1_PERL_LENGTH1_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_ADDR                                             (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000050)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_PHYS                                             (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000050)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_OFFS                                             (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000050)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_RMSK                                                   0xff
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_POR                                              0x00000000
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_POR_RMSK                                         0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_ATTR                                                    0x3
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_ADDR, HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_IN)
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_PERL_LENGTH2_BMSK                                      0xff
#define HWIO_USB3PHY_QSERDES_TX_PERL_LENGTH2_PERL_LENGTH2_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000054)
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_PHYS                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000054)
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_OFFS                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000054)
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_RMSK                                              0x3f
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_POR                                         0x00000000
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_POR_RMSK                                    0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_ATTR                                               0x3
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR, HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_IN)
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_BMSK                           0x20
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_SHFT                            0x5
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_BMSK                               0x10
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_SHFT                                0x4
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_BMSK                         0x8
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_SHFT                         0x3
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_BMSK                             0x4
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_SHFT                             0x2
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_BMSK                          0x2
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_SHFT                          0x1
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_BMSK                              0x1
#define HWIO_USB3PHY_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_SHFT                              0x0

#define HWIO_USB3PHY_QSERDES_TX_DEBUG_BUS_SEL_ADDR                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000058)
#define HWIO_USB3PHY_QSERDES_TX_DEBUG_BUS_SEL_PHYS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000058)
#define HWIO_USB3PHY_QSERDES_TX_DEBUG_BUS_SEL_OFFS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000058)
#define HWIO_USB3PHY_QSERDES_TX_DEBUG_BUS_SEL_RMSK                                                   0xf
#define HWIO_USB3PHY_QSERDES_TX_DEBUG_BUS_SEL_POR                                             0x00000000
#define HWIO_USB3PHY_QSERDES_TX_DEBUG_BUS_SEL_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_DEBUG_BUS_SEL_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_TX_DEBUG_BUS_SEL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_DEBUG_BUS_SEL_ADDR, HWIO_USB3PHY_QSERDES_TX_DEBUG_BUS_SEL_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_DEBUG_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_DEBUG_BUS_SEL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_DEBUG_BUS_SEL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_DEBUG_BUS_SEL_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_DEBUG_BUS_SEL_IN)
#define HWIO_USB3PHY_QSERDES_TX_DEBUG_BUS_SEL_DEBUGBUS_SEL_BMSK                                      0xf
#define HWIO_USB3PHY_QSERDES_TX_DEBUG_BUS_SEL_DEBUGBUS_SEL_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_ADDR                                      (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000005c)
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_PHYS                                      (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000005c)
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_OFFS                                      (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000005c)
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_RMSK                                            0x3f
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_POR                                       0x00000015
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_POR_RMSK                                  0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_ATTR                                             0x3
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_ADDR, HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_IN)
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_BMSK                    0x20
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_SHFT                     0x5
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_BMSK                        0x10
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_SHFT                         0x4
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_BMSK                             0x8
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_SHFT                             0x3
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_BMSK                                 0x4
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_SHFT                                 0x2
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_BMSK                             0x2
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_SHFT                             0x1
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_BMSK                                 0x1
#define HWIO_USB3PHY_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_SHFT                                 0x0

#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_ADDR                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000060)
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_PHYS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000060)
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_OFFS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000060)
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_RMSK                                                  0x1f
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_POR                                             0x00000010
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_ADDR, HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_IN)
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_DRVR_EN_BMSK                                          0x10
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_DRVR_EN_SHFT                                           0x4
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_BMSK                                0x8
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_SHFT                                0x3
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_BMSK                                    0x4
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_SHFT                                    0x2
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_BMSK                                0x2
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_SHFT                                0x1
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_BMSK                                    0x1
#define HWIO_USB3PHY_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_SHFT                                    0x0

#define HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_ADDR                                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000064)
#define HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_PHYS                                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000064)
#define HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_OFFS                                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000064)
#define HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_RMSK                                                      0xf
#define HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_POR                                                0x00000000
#define HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_ATTR                                                      0x3
#define HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_ADDR, HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_IN)
#define HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE1_MUX_BMSK                                 0x8
#define HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE1_MUX_SHFT                                 0x3
#define HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE1_BMSK                                     0x4
#define HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE1_SHFT                                     0x2
#define HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE0_MUX_BMSK                                 0x2
#define HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE0_MUX_SHFT                                 0x1
#define HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE0_BMSK                                     0x1
#define HWIO_USB3PHY_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE0_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000068)
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_PHYS                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000068)
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_OFFS                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000068)
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RMSK                                     0x7f
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_POR                                0x00000000
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_POR_RMSK                           0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ATTR                                      0x3
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR, HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IN)
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_BMSK                        0x40
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_SHFT                         0x6
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_BMSK                            0x30
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_SHFT                             0x4
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_BMSK                          0x8
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_SHFT                          0x3
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_BMSK                              0x4
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_SHFT                              0x2
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_BMSK                       0x2
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_SHFT                       0x1
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_BMSK                           0x1
#define HWIO_USB3PHY_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_SHFT                           0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_ADDR                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000006c)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_PHYS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000006c)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_OFFS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000006c)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_RMSK                                                  0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_POR                                             0x000000aa
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_IN)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_BIST_PATTERN1_BMSK                                    0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN1_BIST_PATTERN1_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_ADDR                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000070)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_PHYS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000070)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_OFFS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000070)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_RMSK                                                  0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_POR                                             0x000000aa
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_IN)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_BIST_PATTERN2_BMSK                                    0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN2_BIST_PATTERN2_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_ADDR                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000074)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_PHYS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000074)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_OFFS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000074)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_RMSK                                                  0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_POR                                             0x000000aa
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_IN)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_BIST_PATTERN3_BMSK                                    0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN3_BIST_PATTERN3_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_ADDR                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000078)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_PHYS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000078)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_OFFS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000078)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_RMSK                                                  0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_POR                                             0x000000aa
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_IN)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_BIST_PATTERN4_BMSK                                    0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN4_BIST_PATTERN4_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_ADDR                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000007c)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_PHYS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000007c)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_OFFS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000007c)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_RMSK                                                  0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_POR                                             0x000000aa
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_IN)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_BIST_PATTERN5_BMSK                                    0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN5_BIST_PATTERN5_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_ADDR                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000080)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_PHYS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000080)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_OFFS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000080)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_RMSK                                                  0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_POR                                             0x000000aa
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_IN)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_BIST_PATTERN6_BMSK                                    0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN6_BIST_PATTERN6_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_ADDR                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000084)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_PHYS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000084)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_OFFS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000084)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_RMSK                                                  0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_POR                                             0x000000aa
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_IN)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_BIST_PATTERN7_BMSK                                    0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN7_BIST_PATTERN7_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_ADDR                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000088)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_PHYS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000088)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_OFFS                                            (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000088)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_RMSK                                                  0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_POR                                             0x000000aa
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_POR_RMSK                                        0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_ATTR                                                   0x3
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_IN)
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_BIST_PATTERN8_BMSK                                    0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_PATTERN8_BIST_PATTERN8_SHFT                                     0x0

#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_1_ADDR                                              (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000008c)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_1_PHYS                                              (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000008c)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_1_OFFS                                              (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000008c)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_1_RMSK                                                    0xff
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_1_POR                                               0x000000c6
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_1_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_1_ATTR                                                     0x3
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_LANE_MODE_1_ADDR, HWIO_USB3PHY_QSERDES_TX_LANE_MODE_1_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_LANE_MODE_1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_LANE_MODE_1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_LANE_MODE_1_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_LANE_MODE_1_IN)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_1_LANE_MODE1_BMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_1_LANE_MODE1_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_2_ADDR                                              (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000090)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_2_PHYS                                              (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000090)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_2_OFFS                                              (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000090)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_2_RMSK                                                    0xff
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_2_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_2_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_2_ATTR                                                     0x3
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_LANE_MODE_2_ADDR, HWIO_USB3PHY_QSERDES_TX_LANE_MODE_2_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_LANE_MODE_2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_LANE_MODE_2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_LANE_MODE_2_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_LANE_MODE_2_IN)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_2_LANE_MODE2_BMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_2_LANE_MODE2_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_3_ADDR                                              (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000094)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_3_PHYS                                              (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000094)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_3_OFFS                                              (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000094)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_3_RMSK                                                    0xff
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_3_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_3_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_3_ATTR                                                     0x3
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_3_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_LANE_MODE_3_ADDR, HWIO_USB3PHY_QSERDES_TX_LANE_MODE_3_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_LANE_MODE_3_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_3_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_LANE_MODE_3_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_LANE_MODE_3_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_LANE_MODE_3_IN)
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_3_LANE_MODE3_BMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_TX_LANE_MODE_3_LANE_MODE3_SHFT                                          0x0

#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_ADDR                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000098)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_PHYS                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000098)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_OFFS                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000098)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_RMSK                                                       0xff
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_POR_RMSK                                             0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_ATTR                                                        0x3
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_ADDR, HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_IN)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_ATB_SEL1_BMSK                                              0xff
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL1_ATB_SEL1_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_ADDR                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x0000009c)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_PHYS                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x0000009c)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_OFFS                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x0000009c)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_RMSK                                                        0x1
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_POR                                                  0x00000000
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_POR_RMSK                                             0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_ATTR                                                        0x3
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_ADDR, HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_IN)
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_ATB_SEL2_BMSK                                               0x1
#define HWIO_USB3PHY_QSERDES_TX_ATB_SEL2_ATB_SEL2_SHFT                                               0x0

#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_ADDR                                           (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000a0)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_PHYS                                           (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000a0)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_OFFS                                           (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000a0)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_RMSK                                                  0xf
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_POR                                            0x00000000
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_POR_RMSK                                       0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_ATTR                                                  0x3
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_ADDR, HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_IN)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_RCV_DET_LVL_MUX_BMSK                                  0x8
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_RCV_DET_LVL_MUX_SHFT                                  0x3
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_RCV_DET_LVL_BMSK                                      0x7
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_RCV_DET_LVL_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_ADDR                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000a4)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_PHYS                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000a4)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_OFFS                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000a4)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_RMSK                                               0x3f
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_POR                                          0x00000000
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_ADDR, HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_IN)
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_RCV_DET_LVL_2_BMSK                                 0x38
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_RCV_DET_LVL_2_SHFT                                  0x3
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_RCV_DET_LVL_1_BMSK                                  0x7
#define HWIO_USB3PHY_QSERDES_TX_RCV_DETECT_LVL_2_RCV_DET_LVL_1_SHFT                                  0x0

#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_ADDR                                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000a8)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_PHYS                                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000a8)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_OFFS                                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000a8)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_RMSK                                                     0xff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_POR                                                0x000000a5
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_ATTR                                                      0x3
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_ADDR, HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_IN)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_PRBS_SEED1_BMSK                                          0xff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED1_PRBS_SEED1_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_ADDR                                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000ac)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_PHYS                                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000ac)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_OFFS                                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000ac)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_RMSK                                                     0xff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_POR                                                0x0000005a
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_ATTR                                                      0x3
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_ADDR, HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_IN)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_PRBS_SEED2_BMSK                                          0xff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED2_PRBS_SEED2_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_ADDR                                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000b0)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_PHYS                                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000b0)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_OFFS                                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000b0)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_RMSK                                                     0xff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_POR                                                0x0000007f
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_ATTR                                                      0x3
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_ADDR, HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_IN)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_PRBS_SEED3_BMSK                                          0xff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED3_PRBS_SEED3_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_ADDR                                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000b4)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_PHYS                                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000b4)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_OFFS                                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000b4)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_RMSK                                                     0xff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_POR                                                0x00000013
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_POR_RMSK                                           0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_ATTR                                                      0x3
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_ADDR, HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_IN)
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_PRBS_SEED4_BMSK                                          0xff
#define HWIO_USB3PHY_QSERDES_TX_PRBS_SEED4_PRBS_SEED4_SHFT                                           0x0

#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_ADDR                                                (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000b8)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_PHYS                                                (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000b8)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_OFFS                                                (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000b8)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_RMSK                                                      0x7f
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_POR                                                 0x00000000
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_POR_RMSK                                            0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_ATTR                                                       0x3
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RESET_GEN_ADDR, HWIO_USB3PHY_QSERDES_TX_RESET_GEN_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RESET_GEN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_RESET_GEN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_RESET_GEN_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_RESET_GEN_IN)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_RESET_GEN_BMSK                                            0x7f
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_RESET_GEN_SHFT                                             0x0

#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_ADDR                                          (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000bc)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_PHYS                                          (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000bc)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_OFFS                                          (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000bc)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_RMSK                                                 0x3
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_POR                                           0x00000000
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_POR_RMSK                                      0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_ATTR                                                 0x3
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_ADDR, HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_IN)
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_TSYNC_MUX_BMSK                                       0x2
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_TSYNC_MUX_SHFT                                       0x1
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_RSYNC_MUX_BMSK                                       0x1
#define HWIO_USB3PHY_QSERDES_TX_RESET_GEN_MUXES_RSYNC_MUX_SHFT                                       0x0

#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000c0)
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_PHYS                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000c0)
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_OFFS                                         (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000c0)
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_RMSK                                                0x3
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_POR                                          0x00000000
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_POR_RMSK                                     0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_ATTR                                                0x3
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR, HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_IN)
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_EMP_EN_MUX_BMSK                                     0x2
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_EMP_EN_MUX_SHFT                                     0x1
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_EMP_EN_BMSK                                         0x1
#define HWIO_USB3PHY_QSERDES_TX_TRAN_DRVR_EMP_EN_EMP_EN_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_ADDR                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000c4)
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_PHYS                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000c4)
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_OFFS                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000c4)
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_RMSK                                               0xf
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_POR                                         0x00000000
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_POR_RMSK                                    0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_ATTR                                               0x3
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_ADDR, HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_IN)
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_TXINTERFACE_MODE_BMSK                              0xf
#define HWIO_USB3PHY_QSERDES_TX_TX_INTERFACE_MODE_TXINTERFACE_MODE_SHFT                              0x0

#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_ADDR                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000c8)
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_PHYS                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000c8)
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_OFFS                                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000c8)
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_RMSK                                                       0x3f
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_POR                                                  0x00000004
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_POR_RMSK                                             0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_ATTR                                                        0x3
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_ADDR, HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_IN)
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_TX_PWM_GEAR_MUX_BMSK                                       0x20
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_TX_PWM_GEAR_MUX_SHFT                                        0x5
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_TX_PWM_GEAR_BMSK                                           0x1c
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_TX_PWM_GEAR_SHFT                                            0x2
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_TX_PWM_EN_MUX_BMSK                                          0x2
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_TX_PWM_EN_MUX_SHFT                                          0x1
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_TX_PWM_EN_BMSK                                              0x1
#define HWIO_USB3PHY_QSERDES_TX_PWM_CTRL_TX_PWM_EN_SHFT                                              0x0

#define HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_ADDR                                      (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000cc)
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_PHYS                                      (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000cc)
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_OFFS                                      (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000cc)
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_RMSK                                             0x3
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_POR                                       0x00000000
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_POR_RMSK                                  0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_ATTR                                             0x3
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_ADDR, HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_IN)
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_TX_PWM_NDATA_MUX_BMSK                            0x2
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_TX_PWM_NDATA_MUX_SHFT                            0x1
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_TX_PWM_NDATA_BMSK                                0x1
#define HWIO_USB3PHY_QSERDES_TX_PWM_ENCODED_OR_DATA_TX_PWM_NDATA_SHFT                                0x0

#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_ADDR                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000d0)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_PHYS                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000d0)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_OFFS                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000d0)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_RMSK                                       0xff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_POR                                  0x00000006
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_POR_RMSK                             0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_ATTR                                        0x3
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_ADDR, HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_IN)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_TX_PWM_DIVGEAR1_BMSK                       0xff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_TX_PWM_DIVGEAR1_SHFT                        0x0

#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_ADDR                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000d4)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_PHYS                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000d4)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_OFFS                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000d4)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_RMSK                                       0xff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_POR                                  0x00000003
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_POR_RMSK                             0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_ATTR                                        0x3
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_ADDR, HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_IN)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_TX_PWM_DIVGEAR2_BMSK                       0xff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_TX_PWM_DIVGEAR2_SHFT                        0x0

#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_ADDR                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000d8)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_PHYS                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000d8)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_OFFS                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000d8)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_RMSK                                       0xff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_POR                                  0x00000001
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_POR_RMSK                             0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_ATTR                                        0x3
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_ADDR, HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_IN)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_TX_PWM_DIVGEAR3_BMSK                       0xff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_TX_PWM_DIVGEAR3_SHFT                        0x0

#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_ADDR                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000dc)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_PHYS                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000dc)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_OFFS                                 (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000dc)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_RMSK                                       0xff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_POR                                  0x00000000
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_POR_RMSK                             0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_ATTR                                        0x3
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_ADDR, HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_IN)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_TX_PWM_DIVGEAR4_BMSK                       0xff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_TX_PWM_DIVGEAR4_SHFT                        0x0

#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_ADDR                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000e0)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_PHYS                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000e0)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_OFFS                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000e0)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_RMSK                                     0xff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_POR                                0x00000016
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_POR_RMSK                           0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_ATTR                                      0x3
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_ADDR, HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_IN)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_TX_PWM_DIVGEAR1A_BMSK                    0xff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_TX_PWM_DIVGEAR1A_SHFT                     0x0

#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_ADDR                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000e4)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_PHYS                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000e4)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_OFFS                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000e4)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_RMSK                                     0xff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_POR                                0x0000000a
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_POR_RMSK                           0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_ATTR                                      0x3
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_ADDR, HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_IN)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_TX_PWM_DIVGEAR2A_BMSK                    0xff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_TX_PWM_DIVGEAR2A_SHFT                     0x0

#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_ADDR                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000e8)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_PHYS                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000e8)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_OFFS                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000e8)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_RMSK                                     0xff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_POR                                0x00000005
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_POR_RMSK                           0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_ATTR                                      0x3
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_ADDR, HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_IN)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_TX_PWM_DIVGEAR3A_BMSK                    0xff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_TX_PWM_DIVGEAR3A_SHFT                     0x0

#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_ADDR                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000ec)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_PHYS                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000ec)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_OFFS                               (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000ec)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_RMSK                                     0xff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_POR                                0x00000002
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_POR_RMSK                           0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_ATTR                                      0x3
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_ADDR, HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_IN)
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_TX_PWM_DIVGEAR4A_BMSK                    0xff
#define HWIO_USB3PHY_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_TX_PWM_DIVGEAR4A_SHFT                     0x0

#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_ADDR                                              (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000f0)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_PHYS                                              (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000f0)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_OFFS                                              (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000f0)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_RMSK                                                    0xff
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_ATTR                                                     0x3
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_ADDR, HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_IN)
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_VMODE_CTRL1_BMSK                                        0xff
#define HWIO_USB3PHY_QSERDES_TX_VMODE_CTRL1_VMODE_CTRL1_SHFT                                         0x0

#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ADDR                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000f4)
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_PHYS                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000f4)
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_OFFS                                     (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000f4)
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_RMSK                                           0xff
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_POR                                      0x00000000
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_POR_RMSK                                 0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ATTR                                            0x3
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ADDR, HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_OUT(v)      \
        hsu_out_dword(HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                  0xff
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                   0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_ADDR                                              (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000f8)
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_PHYS                                              (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000f8)
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_OFFS                                              (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000f8)
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_RMSK                                                     0xf
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_POR                                               0x00000000
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_POR_RMSK                                          0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_ATTR                                                     0x1
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_PLACEHOLDER_CHAIN_OUTPUT_BMSK                            0x8
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_PLACEHOLDER_CHAIN_OUTPUT_SHFT                            0x3
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_BIST_STATUS_RO_BMSK                                      0x7
#define HWIO_USB3PHY_QSERDES_TX_BIST_STATUS_BIST_STATUS_RO_SHFT                                      0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_ADDR                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x000000fc)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_PHYS                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x000000fc)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_OFFS                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x000000fc)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_RMSK                                              0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_POR                                         0x00000000
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_POR_RMSK                                    0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_ATTR                                               0x1
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_BMSK                     0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_SHFT                      0x0

#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_ADDR                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000100)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_PHYS                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000100)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_OFFS                                        (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000100)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_RMSK                                              0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_POR                                         0x00000000
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_POR_RMSK                                    0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_ATTR                                               0x1
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_ADDR, HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_BMSK                     0xff
#define HWIO_USB3PHY_QSERDES_TX_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_SHFT                      0x0

#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_ADDR                                   (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE      + 0x00000104)
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_PHYS                                   (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_PHYS + 0x00000104)
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_OFFS                                   (USB3PHY_QSERDES_TX_QSERDES_TX_PCIE_USB3_UNI_QMP_TX_REG_BASE_OFFS + 0x00000104)
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_RMSK                                         0xff
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_POR                                    0x00000000
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_POR_RMSK                               0xffffffff
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_ATTR                                          0x1
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_IN          \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_ADDR, HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_RMSK)
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_INM(m)      \
        in_dword_masked(HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                  0xff
#define HWIO_USB3PHY_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                   0x0

/*----------------------------------------------------------------------------
 * MODULE: TCSR_TCSR_REGS
 *--------------------------------------------------------------------------*/

#define TCSR_TCSR_REGS_REG_BASE                                                                                     (CORE_TOP_CSR_BASE      + 0x00037000)
#define TCSR_TCSR_REGS_REG_BASE_PHYS                                                                                (CORE_TOP_CSR_BASE_PHYS + 0x00037000)
#define TCSR_TCSR_REGS_REG_BASE_OFFS                                                                                0x00037000

#define HWIO_TCSR_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_ADDR                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00008020)
#define HWIO_TCSR_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_PHYS                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00008020)
#define HWIO_TCSR_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_OFFS                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00008020)
#define HWIO_TCSR_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_RMSK                                                                     0x1
#define HWIO_TCSR_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_POR                                                               0x00000001
#define HWIO_TCSR_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_POR_RMSK                                                          0xffffffff
#define HWIO_TCSR_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_ATTR                                                                     0x3
#define HWIO_TCSR_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_IN          \
        in_dword_masked(HWIO_TCSR_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_ADDR, HWIO_TCSR_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_RMSK)
#define HWIO_TCSR_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_INM(m)      \
        in_dword_masked(HWIO_TCSR_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_ADDR, m)
#define HWIO_TCSR_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_OUT(v)      \
        hsu_out_dword(HWIO_TCSR_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_ADDR,v)
#define HWIO_TCSR_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_TCSR_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_ADDR,m,v,HWIO_TCSR_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_IN)
#define HWIO_TCSR_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_BMSK                                     0x1
#define HWIO_TCSR_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_QUSB2PHY_CX2PX_LVL_SHIFT_KEEPER_SHFT                                     0x0

#define HWIO_TCSR_USB_CORE_ID_ADDR                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00010004)
#define HWIO_TCSR_USB_CORE_ID_PHYS                                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00010004)
#define HWIO_TCSR_USB_CORE_ID_OFFS                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00010004)
#define HWIO_TCSR_USB_CORE_ID_RMSK                                                                                         0x3
#define HWIO_TCSR_USB_CORE_ID_POR                                                                                   0x00000000
#define HWIO_TCSR_USB_CORE_ID_POR_RMSK                                                                              0xffffffff
#define HWIO_TCSR_USB_CORE_ID_ATTR                                                                                         0x3
#define HWIO_TCSR_USB_CORE_ID_IN          \
        in_dword_masked(HWIO_TCSR_USB_CORE_ID_ADDR, HWIO_TCSR_USB_CORE_ID_RMSK)
#define HWIO_TCSR_USB_CORE_ID_INM(m)      \
        in_dword_masked(HWIO_TCSR_USB_CORE_ID_ADDR, m)
#define HWIO_TCSR_USB_CORE_ID_OUT(v)      \
        hsu_out_dword(HWIO_TCSR_USB_CORE_ID_ADDR,v)
#define HWIO_TCSR_USB_CORE_ID_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_TCSR_USB_CORE_ID_ADDR,m,v,HWIO_TCSR_USB_CORE_ID_IN)
#define HWIO_TCSR_USB_CORE_ID_USB_CORE_ID_BMSK                                                                             0x3
#define HWIO_TCSR_USB_CORE_ID_USB_CORE_ID_SHFT                                                                             0x0

#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_ADDR                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x00010244)
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_PHYS                                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00010244)
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_OFFS                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00010244)
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_RMSK                                                                       0xffffffff
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_POR                                                                        0x00000000
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_POR_RMSK                                                                   0xffffffff
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_ATTR                                                                              0x3
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_IN          \
        in_dword_masked(HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_ADDR, HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_RMSK)
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_INM(m)      \
        in_dword_masked(HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_ADDR, m)
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_OUT(v)      \
        hsu_out_dword(HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_ADDR,v)
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_ADDR,m,v,HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_IN)
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_TCSR_USB_PHY_VLS_CLAMP_BMSK                                                0xffffffff
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_TCSR_USB_PHY_VLS_CLAMP_SHFT                                                       0x0

/*----------------------------------------------------------------------------
 * MODULE: GCC_CLK_CTL_REG
 *--------------------------------------------------------------------------*/

#define GCC_CLK_CTL_REG_REG_BASE                                                                       (CLK_CTL_BASE      + 0x00000000)
#define GCC_CLK_CTL_REG_REG_BASE_PHYS                                                                  (CLK_CTL_BASE_PHYS + 0x00000000)
#define GCC_CLK_CTL_REG_REG_BASE_OFFS                                                                  0x00000000

#define HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00029028)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029028)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029028)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_RMSK                                                                0x80000001
#define HWIO_GCC_QDSS_ETR_USB_CBCR_POR                                                                 0x80000000
#define HWIO_GCC_QDSS_ETR_USB_CBCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_QDSS_ETR_USB_CBCR_ATTR                                                                       0x3
#define HWIO_GCC_QDSS_ETR_USB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR, HWIO_GCC_QDSS_ETR_USB_CBCR_RMSK)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_ETR_USB_CBCR_IN)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_SHFT                                                            0x0
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_QUSB2A_PHY_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00041028)
#define HWIO_GCC_QUSB2A_PHY_BCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041028)
#define HWIO_GCC_QUSB2A_PHY_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041028)
#define HWIO_GCC_QUSB2A_PHY_BCR_RMSK                                                                          0x1
#define HWIO_GCC_QUSB2A_PHY_BCR_POR                                                                    0x00000000
#define HWIO_GCC_QUSB2A_PHY_BCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_QUSB2A_PHY_BCR_ATTR                                                                          0x3
#define HWIO_GCC_QUSB2A_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_QUSB2A_PHY_BCR_ADDR, HWIO_GCC_QUSB2A_PHY_BCR_RMSK)
#define HWIO_GCC_QUSB2A_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUSB2A_PHY_BCR_ADDR, m)
#define HWIO_GCC_QUSB2A_PHY_BCR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_QUSB2A_PHY_BCR_ADDR,v)
#define HWIO_GCC_QUSB2A_PHY_BCR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_QUSB2A_PHY_BCR_ADDR,m,v,HWIO_GCC_QUSB2A_PHY_BCR_IN)
#define HWIO_GCC_QUSB2A_PHY_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_QUSB2A_PHY_BCR_BLK_ARES_SHFT                                                                 0x0
#define HWIO_GCC_QUSB2A_PHY_BCR_BLK_ARES_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_QUSB2A_PHY_BCR_BLK_ARES_ENABLE_FVAL                                                          0x1

#define HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00040000)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00040000)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00040000)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_RMSK                                                                      0x1
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_POR                                                                0x00000000
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_ATTR                                                                      0x3
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_IN          \
        in_dword_masked(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR, HWIO_GCC_USB_BOOT_CLOCK_CTL_RMSK)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR, m)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR,v)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR,m,v,HWIO_GCC_USB_BOOT_CLOCK_CTL_IN)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_SHFT                                                           0x0
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_USB_SS_REF_CLK_EN_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e07c)
#define HWIO_GCC_USB_SS_REF_CLK_EN_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e07c)
#define HWIO_GCC_USB_SS_REF_CLK_EN_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e07c)
#define HWIO_GCC_USB_SS_REF_CLK_EN_RMSK                                                                0x80000001
#define HWIO_GCC_USB_SS_REF_CLK_EN_POR                                                                 0x00000001
#define HWIO_GCC_USB_SS_REF_CLK_EN_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_USB_SS_REF_CLK_EN_ATTR                                                                       0x3
#define HWIO_GCC_USB_SS_REF_CLK_EN_IN          \
        in_dword_masked(HWIO_GCC_USB_SS_REF_CLK_EN_ADDR, HWIO_GCC_USB_SS_REF_CLK_EN_RMSK)
#define HWIO_GCC_USB_SS_REF_CLK_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_SS_REF_CLK_EN_ADDR, m)
#define HWIO_GCC_USB_SS_REF_CLK_EN_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB_SS_REF_CLK_EN_ADDR,v)
#define HWIO_GCC_USB_SS_REF_CLK_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB_SS_REF_CLK_EN_ADDR,m,v,HWIO_GCC_USB_SS_REF_CLK_EN_IN)
#define HWIO_GCC_USB_SS_REF_CLK_EN_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_USB_SS_REF_CLK_EN_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_USB_SS_REF_CLK_EN_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_USB_SS_REF_CLK_EN_CLK_ENABLE_SHFT                                                            0x0
#define HWIO_GCC_USB_SS_REF_CLK_EN_CLK_ENABLE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_USB_SS_REF_CLK_EN_CLK_ENABLE_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e080)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e080)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e080)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_RMSK                                                             0xf0008001
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_POR                                                              0x80008000
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_ATTR                                                                    0x3
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_PHY_CFG_AHB_CBCR_ADDR, HWIO_GCC_USB_PHY_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_PHY_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB_PHY_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB_PHY_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_USB_PHY_CFG_AHB_CBCR_IN)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                       0x0
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                        0x1
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e084)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e084)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e084)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_POR                                                             0x80000000
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ATTR                                                                   0x3
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_CLK_ENABLE_SHFT                                                        0x0
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_USB_30_BCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e070)
#define HWIO_GCC_USB_30_BCR_PHYS                                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e070)
#define HWIO_GCC_USB_30_BCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e070)
#define HWIO_GCC_USB_30_BCR_RMSK                                                                              0x1
#define HWIO_GCC_USB_30_BCR_POR                                                                        0x00000000
#define HWIO_GCC_USB_30_BCR_POR_RMSK                                                                   0xffffffff
#define HWIO_GCC_USB_30_BCR_ATTR                                                                              0x3
#define HWIO_GCC_USB_30_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB_30_BCR_ADDR, HWIO_GCC_USB_30_BCR_RMSK)
#define HWIO_GCC_USB_30_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_30_BCR_ADDR, m)
#define HWIO_GCC_USB_30_BCR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB_30_BCR_ADDR,v)
#define HWIO_GCC_USB_30_BCR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB_30_BCR_ADDR,m,v,HWIO_GCC_USB_30_BCR_IN)
#define HWIO_GCC_USB_30_BCR_BLK_ARES_BMSK                                                                     0x1
#define HWIO_GCC_USB_30_BCR_BLK_ARES_SHFT                                                                     0x0
#define HWIO_GCC_USB_30_BCR_BLK_ARES_DISABLE_FVAL                                                             0x0
#define HWIO_GCC_USB_30_BCR_BLK_ARES_ENABLE_FVAL                                                              0x1

#define HWIO_GCC_USB_30_MISC_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e074)
#define HWIO_GCC_USB_30_MISC_PHYS                                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e074)
#define HWIO_GCC_USB_30_MISC_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e074)
#define HWIO_GCC_USB_30_MISC_RMSK                                                                             0x1
#define HWIO_GCC_USB_30_MISC_POR                                                                       0x00000000
#define HWIO_GCC_USB_30_MISC_POR_RMSK                                                                  0xffffffff
#define HWIO_GCC_USB_30_MISC_ATTR                                                                             0x3
#define HWIO_GCC_USB_30_MISC_IN          \
        in_dword_masked(HWIO_GCC_USB_30_MISC_ADDR, HWIO_GCC_USB_30_MISC_RMSK)
#define HWIO_GCC_USB_30_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_30_MISC_ADDR, m)
#define HWIO_GCC_USB_30_MISC_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB_30_MISC_ADDR,v)
#define HWIO_GCC_USB_30_MISC_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB_30_MISC_ADDR,m,v,HWIO_GCC_USB_30_MISC_IN)
#define HWIO_GCC_USB_30_MISC_BLK_ARES_ALL_BMSK                                                                0x1
#define HWIO_GCC_USB_30_MISC_BLK_ARES_ALL_SHFT                                                                0x0
#define HWIO_GCC_USB_30_MISC_BLK_ARES_ALL_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_USB_30_MISC_BLK_ARES_ALL_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_USB30_MASTER_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e000)
#define HWIO_GCC_USB30_MASTER_CBCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e000)
#define HWIO_GCC_USB30_MASTER_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e000)
#define HWIO_GCC_USB30_MASTER_CBCR_RMSK                                                                0xf000fff1
#define HWIO_GCC_USB30_MASTER_CBCR_POR                                                                 0x8000c110
#define HWIO_GCC_USB30_MASTER_CBCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_USB30_MASTER_CBCR_ATTR                                                                       0x3
#define HWIO_GCC_USB30_MASTER_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CBCR_ADDR, HWIO_GCC_USB30_MASTER_CBCR_RMSK)
#define HWIO_GCC_USB30_MASTER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CBCR_ADDR, m)
#define HWIO_GCC_USB30_MASTER_CBCR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB30_MASTER_CBCR_ADDR,v)
#define HWIO_GCC_USB30_MASTER_CBCR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB30_MASTER_CBCR_ADDR,m,v,HWIO_GCC_USB30_MASTER_CBCR_IN)
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                       0x70000000
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                             0x1c
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                               0x8000
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                  0xf
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                          0x0
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                           0x1
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_CORE_ON_BMSK                                                  0x4000
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_CORE_ON_SHFT                                                     0xe
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                       0x0
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                        0x1
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                0x2000
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                   0xd
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                     0x0
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                      0x1
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                               0x1000
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                  0xc
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                     0x1
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_BMSK                                                              0xf00
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_SHFT                                                                0x8
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_CLOCK0_FVAL                                                         0x0
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_CLOCK1_FVAL                                                         0x1
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_CLOCK2_FVAL                                                         0x2
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_CLOCK3_FVAL                                                         0x3
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_CLOCK4_FVAL                                                         0x4
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_CLOCK5_FVAL                                                         0x5
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_CLOCK6_FVAL                                                         0x6
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_CLOCK7_FVAL                                                         0x7
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_CLOCK8_FVAL                                                         0x8
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_CLOCK9_FVAL                                                         0x9
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_CLOCK10_FVAL                                                        0xa
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_CLOCK11_FVAL                                                        0xb
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_CLOCK12_FVAL                                                        0xc
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_CLOCK13_FVAL                                                        0xd
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_CLOCK14_FVAL                                                        0xe
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_CLOCK15_FVAL                                                        0xf
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_BMSK                                                                0xf0
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_SHFT                                                                 0x4
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_CLOCK0_FVAL                                                          0x0
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_CLOCK1_FVAL                                                          0x1
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_CLOCK2_FVAL                                                          0x2
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_CLOCK3_FVAL                                                          0x3
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_CLOCK4_FVAL                                                          0x4
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_CLOCK5_FVAL                                                          0x5
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_CLOCK6_FVAL                                                          0x6
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_CLOCK7_FVAL                                                          0x7
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_CLOCK8_FVAL                                                          0x8
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_CLOCK9_FVAL                                                          0x9
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_CLOCK10_FVAL                                                         0xa
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_CLOCK11_FVAL                                                         0xb
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_CLOCK12_FVAL                                                         0xc
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_CLOCK13_FVAL                                                         0xd
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_CLOCK14_FVAL                                                         0xe
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_CLOCK15_FVAL                                                         0xf
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_ENABLE_SHFT                                                            0x0
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_ENABLE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_ENABLE_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_USB30_SLEEP_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e004)
#define HWIO_GCC_USB30_SLEEP_CBCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e004)
#define HWIO_GCC_USB30_SLEEP_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e004)
#define HWIO_GCC_USB30_SLEEP_CBCR_RMSK                                                                 0x80000001
#define HWIO_GCC_USB30_SLEEP_CBCR_POR                                                                  0x80000000
#define HWIO_GCC_USB30_SLEEP_CBCR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_USB30_SLEEP_CBCR_ATTR                                                                        0x3
#define HWIO_GCC_USB30_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_SLEEP_CBCR_ADDR, HWIO_GCC_USB30_SLEEP_CBCR_RMSK)
#define HWIO_GCC_USB30_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_USB30_SLEEP_CBCR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB30_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_USB30_SLEEP_CBCR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB30_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_USB30_SLEEP_CBCR_IN)
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_ENABLE_SHFT                                                             0x0
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_ENABLE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_ENABLE_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e008)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e008)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e008)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_RMSK                                                             0x80030001
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_POR                                                              0x80000000
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_ATTR                                                                    0x3
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR, HWIO_GCC_USB30_MOCK_UTMI_CBCR_RMSK)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR, m)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR,v)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR,m,v,HWIO_GCC_USB30_MOCK_UTMI_CBCR_IN)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_DIV_BMSK                                                        0x30000
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_DIV_SHFT                                                           0x10
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_ENABLE_SHFT                                                         0x0
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e00c)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e00c)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e00c)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_RMSK                                                            0x800000f3
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_POR                                                             0x80000000
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ATTR                                                                   0x3
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR, HWIO_GCC_USB30_MASTER_CMD_RCGR_RMSK)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_MASTER_CMD_RCGR_IN)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_D_BMSK                                                          0x80
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_D_SHFT                                                           0x7
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_M_BMSK                                                          0x40
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_M_SHFT                                                           0x6
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_N_BMSK                                                          0x20
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_N_SHFT                                                           0x5
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    0x4
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_EN_SHFT                                                           0x1
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                    0x1
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_UPDATE_SHFT                                                            0x0
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_UPDATE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_UPDATE_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e010)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e010)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e010)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_RMSK                                                                0x371f
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_POR                                                             0x00000000
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_ATTR                                                                   0x3
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR, HWIO_GCC_USB30_MASTER_CFG_RCGR_RMSK)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_MASTER_CFG_RCGR_IN)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_MODE_BMSK                                                           0x3000
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_MODE_SHFT                                                              0xc
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_MODE_BYPASS_FVAL                                                       0x0
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_MODE_SWALLOW_FVAL                                                      0x1
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                                    0x2
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                                  0x3
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_SHFT                                                           0x8
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                      0x0
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                      0x1
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                      0x2
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                      0x3
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                      0x4
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                      0x5
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                      0x6
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                      0x7
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_SHFT                                                           0x0
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                    0x0
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                      0x1
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                    0x2
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                      0x3
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                    0x4
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                      0x5
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                    0x6
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                      0x7
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                    0x8
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                      0x9
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                    0xa
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                      0xb
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                    0xc
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                      0xd
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                    0xe
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                      0xf
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                   0x10
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                     0x11
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                   0x12
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                    0x13
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                  0x14
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                    0x15
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                  0x16
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                    0x17
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                  0x18
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                    0x19
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                  0x1a
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                    0x1b
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                  0x1c
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                    0x1d
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                  0x1e
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                    0x1f

#define HWIO_GCC_USB30_MASTER_M_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e014)
#define HWIO_GCC_USB30_MASTER_M_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e014)
#define HWIO_GCC_USB30_MASTER_M_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e014)
#define HWIO_GCC_USB30_MASTER_M_RMSK                                                                         0xff
#define HWIO_GCC_USB30_MASTER_M_POR                                                                    0x00000000
#define HWIO_GCC_USB30_MASTER_M_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB30_MASTER_M_ATTR                                                                          0x3
#define HWIO_GCC_USB30_MASTER_M_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_M_ADDR, HWIO_GCC_USB30_MASTER_M_RMSK)
#define HWIO_GCC_USB30_MASTER_M_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_M_ADDR, m)
#define HWIO_GCC_USB30_MASTER_M_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB30_MASTER_M_ADDR,v)
#define HWIO_GCC_USB30_MASTER_M_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB30_MASTER_M_ADDR,m,v,HWIO_GCC_USB30_MASTER_M_IN)
#define HWIO_GCC_USB30_MASTER_M_M_BMSK                                                                       0xff
#define HWIO_GCC_USB30_MASTER_M_M_SHFT                                                                        0x0

#define HWIO_GCC_USB30_MASTER_N_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e018)
#define HWIO_GCC_USB30_MASTER_N_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e018)
#define HWIO_GCC_USB30_MASTER_N_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e018)
#define HWIO_GCC_USB30_MASTER_N_RMSK                                                                         0xff
#define HWIO_GCC_USB30_MASTER_N_POR                                                                    0x00000000
#define HWIO_GCC_USB30_MASTER_N_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB30_MASTER_N_ATTR                                                                          0x3
#define HWIO_GCC_USB30_MASTER_N_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_N_ADDR, HWIO_GCC_USB30_MASTER_N_RMSK)
#define HWIO_GCC_USB30_MASTER_N_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_N_ADDR, m)
#define HWIO_GCC_USB30_MASTER_N_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB30_MASTER_N_ADDR,v)
#define HWIO_GCC_USB30_MASTER_N_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB30_MASTER_N_ADDR,m,v,HWIO_GCC_USB30_MASTER_N_IN)
#define HWIO_GCC_USB30_MASTER_N_NOT_N_MINUS_M_BMSK                                                           0xff
#define HWIO_GCC_USB30_MASTER_N_NOT_N_MINUS_M_SHFT                                                            0x0

#define HWIO_GCC_USB30_MASTER_D_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e01c)
#define HWIO_GCC_USB30_MASTER_D_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e01c)
#define HWIO_GCC_USB30_MASTER_D_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e01c)
#define HWIO_GCC_USB30_MASTER_D_RMSK                                                                         0xff
#define HWIO_GCC_USB30_MASTER_D_POR                                                                    0x00000000
#define HWIO_GCC_USB30_MASTER_D_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB30_MASTER_D_ATTR                                                                          0x3
#define HWIO_GCC_USB30_MASTER_D_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_D_ADDR, HWIO_GCC_USB30_MASTER_D_RMSK)
#define HWIO_GCC_USB30_MASTER_D_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_D_ADDR, m)
#define HWIO_GCC_USB30_MASTER_D_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB30_MASTER_D_ADDR,v)
#define HWIO_GCC_USB30_MASTER_D_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB30_MASTER_D_ADDR,m,v,HWIO_GCC_USB30_MASTER_D_IN)
#define HWIO_GCC_USB30_MASTER_D_NOT_2D_BMSK                                                                  0xff
#define HWIO_GCC_USB30_MASTER_D_NOT_2D_SHFT                                                                   0x0

#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e020)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e020)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e020)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_POR                                                          0x80000000
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ATTR                                                                0x3
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR, HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_RMSK)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_IN)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                0x0
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_UPDATE_SHFT                                                         0x0
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_UPDATE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_UPDATE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e024)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e024)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e024)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_RMSK                                                              0x71f
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_POR                                                          0x00000000
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ATTR                                                                0x3
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR, HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_RMSK)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_IN)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                   0x0
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                   0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                   0x2
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                   0x3
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                   0x4
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                   0x5
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                   0x6
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                   0x7
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_SHFT                                                        0x0
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                 0x0
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                   0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                 0x2
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                   0x3
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                 0x4
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                   0x5
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                 0x6
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                   0x7
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                 0x8
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                   0x9
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                 0xa
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                   0xb
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                 0xc
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                   0xd
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                 0xe
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                   0xf
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                0x10
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                  0x11
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                0x12
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                 0x13
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                               0x14
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                 0x15
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                               0x16
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                 0x17
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                               0x18
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                 0x19
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                               0x1a
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                 0x1b
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                               0x1c
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                 0x1d
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                               0x1e
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                 0x1f

#define HWIO_GCC_USB3_PHY_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e034)
#define HWIO_GCC_USB3_PHY_BCR_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e034)
#define HWIO_GCC_USB3_PHY_BCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e034)
#define HWIO_GCC_USB3_PHY_BCR_RMSK                                                                            0x1
#define HWIO_GCC_USB3_PHY_BCR_POR                                                                      0x00000001
#define HWIO_GCC_USB3_PHY_BCR_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_USB3_PHY_BCR_ATTR                                                                            0x3
#define HWIO_GCC_USB3_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_BCR_ADDR, HWIO_GCC_USB3_PHY_BCR_RMSK)
#define HWIO_GCC_USB3_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_BCR_ADDR, m)
#define HWIO_GCC_USB3_PHY_BCR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB3_PHY_BCR_ADDR,v)
#define HWIO_GCC_USB3_PHY_BCR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB3_PHY_BCR_ADDR,m,v,HWIO_GCC_USB3_PHY_BCR_IN)
#define HWIO_GCC_USB3_PHY_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_USB3_PHY_BCR_BLK_ARES_SHFT                                                                   0x0
#define HWIO_GCC_USB3_PHY_BCR_BLK_ARES_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_USB3_PHY_BCR_BLK_ARES_ENABLE_FVAL                                                            0x1

#define HWIO_GCC_USB3PHY_PHY_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e03c)
#define HWIO_GCC_USB3PHY_PHY_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e03c)
#define HWIO_GCC_USB3PHY_PHY_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e03c)
#define HWIO_GCC_USB3PHY_PHY_BCR_RMSK                                                                         0x1
#define HWIO_GCC_USB3PHY_PHY_BCR_POR                                                                   0x00000001
#define HWIO_GCC_USB3PHY_PHY_BCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_USB3PHY_PHY_BCR_ATTR                                                                         0x3
#define HWIO_GCC_USB3PHY_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3PHY_PHY_BCR_ADDR, HWIO_GCC_USB3PHY_PHY_BCR_RMSK)
#define HWIO_GCC_USB3PHY_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3PHY_PHY_BCR_ADDR, m)
#define HWIO_GCC_USB3PHY_PHY_BCR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB3PHY_PHY_BCR_ADDR,v)
#define HWIO_GCC_USB3PHY_PHY_BCR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB3PHY_PHY_BCR_ADDR,m,v,HWIO_GCC_USB3PHY_PHY_BCR_IN)
#define HWIO_GCC_USB3PHY_PHY_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_USB3PHY_PHY_BCR_BLK_ARES_SHFT                                                                0x0
#define HWIO_GCC_USB3PHY_PHY_BCR_BLK_ARES_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_USB3PHY_PHY_BCR_BLK_ARES_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_USB3_PIPE_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e040)
#define HWIO_GCC_USB3_PIPE_CBCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e040)
#define HWIO_GCC_USB3_PIPE_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e040)
#define HWIO_GCC_USB3_PIPE_CBCR_RMSK                                                                   0x80000001
#define HWIO_GCC_USB3_PIPE_CBCR_POR                                                                    0x80000000
#define HWIO_GCC_USB3_PIPE_CBCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB3_PIPE_CBCR_ATTR                                                                          0x3
#define HWIO_GCC_USB3_PIPE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PIPE_CBCR_ADDR, HWIO_GCC_USB3_PIPE_CBCR_RMSK)
#define HWIO_GCC_USB3_PIPE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_USB3_PIPE_CBCR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB3_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_USB3_PIPE_CBCR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB3_PIPE_CBCR_ADDR,m,v,HWIO_GCC_USB3_PIPE_CBCR_IN)
#define HWIO_GCC_USB3_PIPE_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_USB3_PIPE_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_USB3_PIPE_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_USB3_PIPE_CBCR_CLK_ENABLE_SHFT                                                               0x0
#define HWIO_GCC_USB3_PIPE_CBCR_CLK_ENABLE_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_USB3_PIPE_CBCR_CLK_ENABLE_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_USB3_AUX_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e044)
#define HWIO_GCC_USB3_AUX_CBCR_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e044)
#define HWIO_GCC_USB3_AUX_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e044)
#define HWIO_GCC_USB3_AUX_CBCR_RMSK                                                                    0x80000001
#define HWIO_GCC_USB3_AUX_CBCR_POR                                                                     0x80000000
#define HWIO_GCC_USB3_AUX_CBCR_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_USB3_AUX_CBCR_ATTR                                                                           0x3
#define HWIO_GCC_USB3_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_AUX_CBCR_ADDR, HWIO_GCC_USB3_AUX_CBCR_RMSK)
#define HWIO_GCC_USB3_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AUX_CBCR_ADDR, m)
#define HWIO_GCC_USB3_AUX_CBCR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB3_AUX_CBCR_ADDR,v)
#define HWIO_GCC_USB3_AUX_CBCR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB3_AUX_CBCR_ADDR,m,v,HWIO_GCC_USB3_AUX_CBCR_IN)
#define HWIO_GCC_USB3_AUX_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_USB3_AUX_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_USB3_AUX_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_USB3_AUX_CBCR_CLK_ENABLE_SHFT                                                                0x0
#define HWIO_GCC_USB3_AUX_CBCR_CLK_ENABLE_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_USB3_AUX_CBCR_CLK_ENABLE_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e048)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e048)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e048)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_RMSK                                                                    0x300
#define HWIO_GCC_USB3_PHY_PIPE_MISC_POR                                                                0x00000000
#define HWIO_GCC_USB3_PHY_PIPE_MISC_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_USB3_PHY_PIPE_MISC_ATTR                                                                      0x3
#define HWIO_GCC_USB3_PHY_PIPE_MISC_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR, HWIO_GCC_USB3_PHY_PIPE_MISC_RMSK)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR, m)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR,v)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR,m,v,HWIO_GCC_USB3_PHY_PIPE_MISC_IN)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_SRC_SEL_BMSK                                                            0x300
#define HWIO_GCC_USB3_PHY_PIPE_MISC_SRC_SEL_SHFT                                                              0x8
#define HWIO_GCC_USB3_PHY_PIPE_MISC_SRC_SEL_SRC0_FVAL                                                         0x0
#define HWIO_GCC_USB3_PHY_PIPE_MISC_SRC_SEL_SRC1_FVAL                                                         0x1
#define HWIO_GCC_USB3_PHY_PIPE_MISC_SRC_SEL_SRC2_FVAL                                                         0x2
#define HWIO_GCC_USB3_PHY_PIPE_MISC_SRC_SEL_SRC3_FVAL                                                         0x3

#define HWIO_GCC_USB3_AUX_CMD_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e05c)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e05c)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e05c)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_RMSK                                                                0x800000f3
#define HWIO_GCC_USB3_AUX_CMD_RCGR_POR                                                                 0x80000000
#define HWIO_GCC_USB3_AUX_CMD_RCGR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_USB3_AUX_CMD_RCGR_ATTR                                                                       0x3
#define HWIO_GCC_USB3_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB3_AUX_CMD_RCGR_ADDR, HWIO_GCC_USB3_AUX_CMD_RCGR_RMSK)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB3_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB3_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB3_AUX_CMD_RCGR_IN)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_ROOT_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_USB3_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                             0x1f
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_D_BMSK                                                              0x80
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_D_SHFT                                                               0x7
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_M_BMSK                                                              0x40
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_M_SHFT                                                               0x6
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_N_BMSK                                                              0x20
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_N_SHFT                                                               0x5
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                       0x10
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                        0x4
#define HWIO_GCC_USB3_AUX_CMD_RCGR_ROOT_EN_BMSK                                                               0x2
#define HWIO_GCC_USB3_AUX_CMD_RCGR_ROOT_EN_SHFT                                                               0x1
#define HWIO_GCC_USB3_AUX_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_USB3_AUX_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                        0x1
#define HWIO_GCC_USB3_AUX_CMD_RCGR_UPDATE_BMSK                                                                0x1
#define HWIO_GCC_USB3_AUX_CMD_RCGR_UPDATE_SHFT                                                                0x0
#define HWIO_GCC_USB3_AUX_CMD_RCGR_UPDATE_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_USB3_AUX_CMD_RCGR_UPDATE_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_USB3_AUX_CFG_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e060)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e060)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e060)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_RMSK                                                                    0x371f
#define HWIO_GCC_USB3_AUX_CFG_RCGR_POR                                                                 0x00000000
#define HWIO_GCC_USB3_AUX_CFG_RCGR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_USB3_AUX_CFG_RCGR_ATTR                                                                       0x3
#define HWIO_GCC_USB3_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB3_AUX_CFG_RCGR_ADDR, HWIO_GCC_USB3_AUX_CFG_RCGR_RMSK)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB3_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB3_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB3_AUX_CFG_RCGR_IN)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_MODE_BMSK                                                               0x3000
#define HWIO_GCC_USB3_AUX_CFG_RCGR_MODE_SHFT                                                                  0xc
#define HWIO_GCC_USB3_AUX_CFG_RCGR_MODE_BYPASS_FVAL                                                           0x0
#define HWIO_GCC_USB3_AUX_CFG_RCGR_MODE_SWALLOW_FVAL                                                          0x1
#define HWIO_GCC_USB3_AUX_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                                        0x2
#define HWIO_GCC_USB3_AUX_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                                      0x3
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_SEL_BMSK                                                             0x700
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_SEL_SHFT                                                               0x8
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                          0x0
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                          0x1
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                          0x2
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                          0x3
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                          0x4
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                          0x5
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                          0x6
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                          0x7
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_BMSK                                                              0x1f
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_SHFT                                                               0x0
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                        0x0
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                          0x1
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                        0x2
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                          0x3
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                        0x4
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                          0x5
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                        0x6
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                          0x7
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                        0x8
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                          0x9
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                        0xa
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                          0xb
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                        0xc
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                          0xd
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                        0xe
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                          0xf
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                       0x10
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                         0x11
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                       0x12
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                        0x13
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                      0x14
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                        0x15
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                      0x16
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                        0x17
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                      0x18
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                        0x19
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                      0x1a
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                        0x1b
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                      0x1c
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                        0x1d
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                      0x1e
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                        0x1f

#define HWIO_GCC_USB3_AUX_M_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e064)
#define HWIO_GCC_USB3_AUX_M_PHYS                                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e064)
#define HWIO_GCC_USB3_AUX_M_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e064)
#define HWIO_GCC_USB3_AUX_M_RMSK                                                                           0xffff
#define HWIO_GCC_USB3_AUX_M_POR                                                                        0x00000000
#define HWIO_GCC_USB3_AUX_M_POR_RMSK                                                                   0xffffffff
#define HWIO_GCC_USB3_AUX_M_ATTR                                                                              0x3
#define HWIO_GCC_USB3_AUX_M_IN          \
        in_dword_masked(HWIO_GCC_USB3_AUX_M_ADDR, HWIO_GCC_USB3_AUX_M_RMSK)
#define HWIO_GCC_USB3_AUX_M_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AUX_M_ADDR, m)
#define HWIO_GCC_USB3_AUX_M_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB3_AUX_M_ADDR,v)
#define HWIO_GCC_USB3_AUX_M_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB3_AUX_M_ADDR,m,v,HWIO_GCC_USB3_AUX_M_IN)
#define HWIO_GCC_USB3_AUX_M_M_BMSK                                                                         0xffff
#define HWIO_GCC_USB3_AUX_M_M_SHFT                                                                            0x0

#define HWIO_GCC_USB3_AUX_N_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e068)
#define HWIO_GCC_USB3_AUX_N_PHYS                                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e068)
#define HWIO_GCC_USB3_AUX_N_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e068)
#define HWIO_GCC_USB3_AUX_N_RMSK                                                                           0xffff
#define HWIO_GCC_USB3_AUX_N_POR                                                                        0x00000000
#define HWIO_GCC_USB3_AUX_N_POR_RMSK                                                                   0xffffffff
#define HWIO_GCC_USB3_AUX_N_ATTR                                                                              0x3
#define HWIO_GCC_USB3_AUX_N_IN          \
        in_dword_masked(HWIO_GCC_USB3_AUX_N_ADDR, HWIO_GCC_USB3_AUX_N_RMSK)
#define HWIO_GCC_USB3_AUX_N_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AUX_N_ADDR, m)
#define HWIO_GCC_USB3_AUX_N_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB3_AUX_N_ADDR,v)
#define HWIO_GCC_USB3_AUX_N_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB3_AUX_N_ADDR,m,v,HWIO_GCC_USB3_AUX_N_IN)
#define HWIO_GCC_USB3_AUX_N_NOT_N_MINUS_M_BMSK                                                             0xffff
#define HWIO_GCC_USB3_AUX_N_NOT_N_MINUS_M_SHFT                                                                0x0

#define HWIO_GCC_USB3_AUX_D_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e06c)
#define HWIO_GCC_USB3_AUX_D_PHYS                                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e06c)
#define HWIO_GCC_USB3_AUX_D_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e06c)
#define HWIO_GCC_USB3_AUX_D_RMSK                                                                           0xffff
#define HWIO_GCC_USB3_AUX_D_POR                                                                        0x00000000
#define HWIO_GCC_USB3_AUX_D_POR_RMSK                                                                   0xffffffff
#define HWIO_GCC_USB3_AUX_D_ATTR                                                                              0x3
#define HWIO_GCC_USB3_AUX_D_IN          \
        in_dword_masked(HWIO_GCC_USB3_AUX_D_ADDR, HWIO_GCC_USB3_AUX_D_RMSK)
#define HWIO_GCC_USB3_AUX_D_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AUX_D_ADDR, m)
#define HWIO_GCC_USB3_AUX_D_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB3_AUX_D_ADDR,v)
#define HWIO_GCC_USB3_AUX_D_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB3_AUX_D_ADDR,m,v,HWIO_GCC_USB3_AUX_D_IN)
#define HWIO_GCC_USB3_AUX_D_NOT_2D_BMSK                                                                    0xffff
#define HWIO_GCC_USB3_AUX_D_NOT_2D_SHFT                                                                       0x0

#define HWIO_GCC_USB_30_GDSCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e078)
#define HWIO_GCC_USB_30_GDSCR_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e078)
#define HWIO_GCC_USB_30_GDSCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e078)
#define HWIO_GCC_USB_30_GDSCR_RMSK                                                                     0xf8ffffff
#define HWIO_GCC_USB_30_GDSCR_POR                                                                      0x00222001
#define HWIO_GCC_USB_30_GDSCR_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_USB_30_GDSCR_ATTR                                                                            0x3
#define HWIO_GCC_USB_30_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_USB_30_GDSCR_ADDR, HWIO_GCC_USB_30_GDSCR_RMSK)
#define HWIO_GCC_USB_30_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_30_GDSCR_ADDR, m)
#define HWIO_GCC_USB_30_GDSCR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB_30_GDSCR_ADDR,v)
#define HWIO_GCC_USB_30_GDSCR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB_30_GDSCR_ADDR,m,v,HWIO_GCC_USB_30_GDSCR_IN)
#define HWIO_GCC_USB_30_GDSCR_PWR_ON_BMSK                                                              0x80000000
#define HWIO_GCC_USB_30_GDSCR_PWR_ON_SHFT                                                                    0x1f
#define HWIO_GCC_USB_30_GDSCR_GDSC_STATE_BMSK                                                          0x78000000
#define HWIO_GCC_USB_30_GDSCR_GDSC_STATE_SHFT                                                                0x1b
#define HWIO_GCC_USB_30_GDSCR_EN_REST_WAIT_BMSK                                                          0xf00000
#define HWIO_GCC_USB_30_GDSCR_EN_REST_WAIT_SHFT                                                              0x14
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_WAIT_BMSK                                                            0xf0000
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_WAIT_SHFT                                                               0x10
#define HWIO_GCC_USB_30_GDSCR_CLK_DIS_WAIT_BMSK                                                            0xf000
#define HWIO_GCC_USB_30_GDSCR_CLK_DIS_WAIT_SHFT                                                               0xc
#define HWIO_GCC_USB_30_GDSCR_RETAIN_FF_ENABLE_BMSK                                                         0x800
#define HWIO_GCC_USB_30_GDSCR_RETAIN_FF_ENABLE_SHFT                                                           0xb
#define HWIO_GCC_USB_30_GDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_USB_30_GDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                                    0x1
#define HWIO_GCC_USB_30_GDSCR_RESTORE_BMSK                                                                  0x400
#define HWIO_GCC_USB_30_GDSCR_RESTORE_SHFT                                                                    0xa
#define HWIO_GCC_USB_30_GDSCR_RESTORE_DISABLE_FVAL                                                            0x0
#define HWIO_GCC_USB_30_GDSCR_RESTORE_ENABLE_FVAL                                                             0x1
#define HWIO_GCC_USB_30_GDSCR_SAVE_BMSK                                                                     0x200
#define HWIO_GCC_USB_30_GDSCR_SAVE_SHFT                                                                       0x9
#define HWIO_GCC_USB_30_GDSCR_SAVE_DISABLE_FVAL                                                               0x0
#define HWIO_GCC_USB_30_GDSCR_SAVE_ENABLE_FVAL                                                                0x1
#define HWIO_GCC_USB_30_GDSCR_RETAIN_BMSK                                                                   0x100
#define HWIO_GCC_USB_30_GDSCR_RETAIN_SHFT                                                                     0x8
#define HWIO_GCC_USB_30_GDSCR_RETAIN_DISABLE_FVAL                                                             0x0
#define HWIO_GCC_USB_30_GDSCR_RETAIN_ENABLE_FVAL                                                              0x1
#define HWIO_GCC_USB_30_GDSCR_EN_REST_BMSK                                                                   0x80
#define HWIO_GCC_USB_30_GDSCR_EN_REST_SHFT                                                                    0x7
#define HWIO_GCC_USB_30_GDSCR_EN_REST_DISABLE_FVAL                                                            0x0
#define HWIO_GCC_USB_30_GDSCR_EN_REST_ENABLE_FVAL                                                             0x1
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_BMSK                                                                    0x40
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_SHFT                                                                     0x6
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_DISABLE_FVAL                                                             0x0
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_ENABLE_FVAL                                                              0x1
#define HWIO_GCC_USB_30_GDSCR_CLAMP_IO_BMSK                                                                  0x20
#define HWIO_GCC_USB_30_GDSCR_CLAMP_IO_SHFT                                                                   0x5
#define HWIO_GCC_USB_30_GDSCR_CLAMP_IO_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_USB_30_GDSCR_CLAMP_IO_ENABLE_FVAL                                                            0x1
#define HWIO_GCC_USB_30_GDSCR_CLK_DISABLE_BMSK                                                               0x10
#define HWIO_GCC_USB_30_GDSCR_CLK_DISABLE_SHFT                                                                0x4
#define HWIO_GCC_USB_30_GDSCR_CLK_DISABLE_CLK_NOT_DISABLE_FVAL                                                0x0
#define HWIO_GCC_USB_30_GDSCR_CLK_DISABLE_CLK_DISABLE_FVAL                                                    0x1
#define HWIO_GCC_USB_30_GDSCR_PD_ARES_BMSK                                                                    0x8
#define HWIO_GCC_USB_30_GDSCR_PD_ARES_SHFT                                                                    0x3
#define HWIO_GCC_USB_30_GDSCR_PD_ARES_NO_RESET_FVAL                                                           0x0
#define HWIO_GCC_USB_30_GDSCR_PD_ARES_RESET_FVAL                                                              0x1
#define HWIO_GCC_USB_30_GDSCR_SW_OVERRIDE_BMSK                                                                0x4
#define HWIO_GCC_USB_30_GDSCR_SW_OVERRIDE_SHFT                                                                0x2
#define HWIO_GCC_USB_30_GDSCR_SW_OVERRIDE_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_USB_30_GDSCR_SW_OVERRIDE_ENABLE_FVAL                                                         0x1
#define HWIO_GCC_USB_30_GDSCR_HW_CONTROL_BMSK                                                                 0x2
#define HWIO_GCC_USB_30_GDSCR_HW_CONTROL_SHFT                                                                 0x1
#define HWIO_GCC_USB_30_GDSCR_HW_CONTROL_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_USB_30_GDSCR_HW_CONTROL_ENABLE_FVAL                                                          0x1
#define HWIO_GCC_USB_30_GDSCR_SW_COLLAPSE_BMSK                                                                0x1
#define HWIO_GCC_USB_30_GDSCR_SW_COLLAPSE_SHFT                                                                0x0
#define HWIO_GCC_USB_30_GDSCR_SW_COLLAPSE_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_USB_30_GDSCR_SW_COLLAPSE_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_USB3_AXI_TBU_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00012060)
#define HWIO_GCC_USB3_AXI_TBU_CBCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012060)
#define HWIO_GCC_USB3_AXI_TBU_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012060)
#define HWIO_GCC_USB3_AXI_TBU_CBCR_RMSK                                                                0x80000000
#define HWIO_GCC_USB3_AXI_TBU_CBCR_POR                                                                 0x80000000
#define HWIO_GCC_USB3_AXI_TBU_CBCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_USB3_AXI_TBU_CBCR_ATTR                                                                       0x1
#define HWIO_GCC_USB3_AXI_TBU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_AXI_TBU_CBCR_ADDR, HWIO_GCC_USB3_AXI_TBU_CBCR_RMSK)
#define HWIO_GCC_USB3_AXI_TBU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AXI_TBU_CBCR_ADDR, m)
#define HWIO_GCC_USB3_AXI_TBU_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_USB3_AXI_TBU_CBCR_CLK_OFF_SHFT                                                              0x1f

#define HWIO_GCC_USB3_AXI_TBU_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0006f000)
#define HWIO_GCC_USB3_AXI_TBU_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0006f000)
#define HWIO_GCC_USB3_AXI_TBU_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006f000)
#define HWIO_GCC_USB3_AXI_TBU_BCR_RMSK                                                                        0x1
#define HWIO_GCC_USB3_AXI_TBU_BCR_POR                                                                  0x00000000
#define HWIO_GCC_USB3_AXI_TBU_BCR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_USB3_AXI_TBU_BCR_ATTR                                                                        0x3
#define HWIO_GCC_USB3_AXI_TBU_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_AXI_TBU_BCR_ADDR, HWIO_GCC_USB3_AXI_TBU_BCR_RMSK)
#define HWIO_GCC_USB3_AXI_TBU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AXI_TBU_BCR_ADDR, m)
#define HWIO_GCC_USB3_AXI_TBU_BCR_OUT(v)      \
        hsu_out_dword(HWIO_GCC_USB3_AXI_TBU_BCR_ADDR,v)
#define HWIO_GCC_USB3_AXI_TBU_BCR_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_USB3_AXI_TBU_BCR_ADDR,m,v,HWIO_GCC_USB3_AXI_TBU_BCR_IN)
#define HWIO_GCC_USB3_AXI_TBU_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_USB3_AXI_TBU_BCR_BLK_ARES_SHFT                                                               0x0
#define HWIO_GCC_USB3_AXI_TBU_BCR_BLK_ARES_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_USB3_AXI_TBU_BCR_BLK_ARES_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_QUSB_REF_CLK_EN_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00041030)
#define HWIO_GCC_QUSB_REF_CLK_EN_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041030)
#define HWIO_GCC_QUSB_REF_CLK_EN_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041030)
#define HWIO_GCC_QUSB_REF_CLK_EN_RMSK                                                                  0x80000003
#define HWIO_GCC_QUSB_REF_CLK_EN_POR                                                                   0x00000003
#define HWIO_GCC_QUSB_REF_CLK_EN_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_QUSB_REF_CLK_EN_ATTR                                                                         0x3
#define HWIO_GCC_QUSB_REF_CLK_EN_IN          \
        in_dword_masked(HWIO_GCC_QUSB_REF_CLK_EN_ADDR, HWIO_GCC_QUSB_REF_CLK_EN_RMSK)
#define HWIO_GCC_QUSB_REF_CLK_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_QUSB_REF_CLK_EN_ADDR, m)
#define HWIO_GCC_QUSB_REF_CLK_EN_OUT(v)      \
        hsu_out_dword(HWIO_GCC_QUSB_REF_CLK_EN_ADDR,v)
#define HWIO_GCC_QUSB_REF_CLK_EN_OUTM(m,v) \
        hsu_out_dword_masked_ns(HWIO_GCC_QUSB_REF_CLK_EN_ADDR,m,v,HWIO_GCC_QUSB_REF_CLK_EN_IN)
#define HWIO_GCC_QUSB_REF_CLK_EN_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_QUSB_REF_CLK_EN_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_QUSB_REF_CLK_EN_HW_CONTROL_BMSK                                                              0x2
#define HWIO_GCC_QUSB_REF_CLK_EN_HW_CONTROL_SHFT                                                              0x1
#define HWIO_GCC_QUSB_REF_CLK_EN_HW_CONTROL_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_QUSB_REF_CLK_EN_HW_CONTROL_ENABLE_FVAL                                                       0x1
#define HWIO_GCC_QUSB_REF_CLK_EN_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_QUSB_REF_CLK_EN_CLK_ENABLE_SHFT                                                              0x0
#define HWIO_GCC_QUSB_REF_CLK_EN_CLK_ENABLE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_QUSB_REF_CLK_EN_CLK_ENABLE_ENABLE_FVAL                                                       0x1

/*----------------------------------------------------------------------------
 * MODULE: SECURITY_CONTROL_CORE
 *--------------------------------------------------------------------------*/

#define SECURITY_CONTROL_CORE_REG_BASE                                                         (SECURITY_CONTROL_BASE      + 0x00000000)
#define SECURITY_CONTROL_CORE_REG_BASE_PHYS                                                    (SECURITY_CONTROL_BASE_PHYS + 0x00000000)
#define SECURITY_CONTROL_CORE_REG_BASE_OFFS                                                    0x00000000


#define HWIO_BOOT_CONFIG_ADDR                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000602c)
#define HWIO_BOOT_CONFIG_PHYS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000602c)
#define HWIO_BOOT_CONFIG_OFFS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000602c)
#define HWIO_BOOT_CONFIG_RMSK                                                                       0x3ff
#define HWIO_BOOT_CONFIG_POR                                                                   0x00000000
#define HWIO_BOOT_CONFIG_POR_RMSK                                                              0xfffff000
#define HWIO_BOOT_CONFIG_ATTR                                                                         0x1
#define HWIO_BOOT_CONFIG_IN          \
        in_dword_masked(HWIO_BOOT_CONFIG_ADDR, HWIO_BOOT_CONFIG_RMSK)
#define HWIO_BOOT_CONFIG_INM(m)      \
        in_dword_masked(HWIO_BOOT_CONFIG_ADDR, m)
#define HWIO_BOOT_CONFIG_USB_SS_ENABLE_BMSK                                                         0x200
#define HWIO_BOOT_CONFIG_USB_SS_ENABLE_SHFT                                                           0x9
#define HWIO_BOOT_CONFIG_USB_SS_ENABLE_DISABLE_FVAL                                                   0x0
#define HWIO_BOOT_CONFIG_USB_SS_ENABLE_ENABLE_FVAL                                                    0x1
#define HWIO_BOOT_CONFIG_FORCE_MSA_AUTH_EN_BMSK                                                     0x100
#define HWIO_BOOT_CONFIG_FORCE_MSA_AUTH_EN_SHFT                                                       0x8
#define HWIO_BOOT_CONFIG_FORCE_MSA_AUTH_EN_DOES_NOT_FORCE_CODE_AUTHENTICATION_FOR_SECURE_BOOT_FVAL        0x0
#define HWIO_BOOT_CONFIG_FORCE_MSA_AUTH_EN_FORCE_CODE_AUTHENTICATION_FOR_SECURE_BOOT_FVAL             0x1
#define HWIO_BOOT_CONFIG_APPS_PBL_BOOT_SPEED_BMSK                                                    0xc0
#define HWIO_BOOT_CONFIG_APPS_PBL_BOOT_SPEED_SHFT                                                     0x6
#define HWIO_BOOT_CONFIG_APPS_PBL_BOOT_SPEED_XO_FVAL                                                  0x0
#define HWIO_BOOT_CONFIG_APPS_PBL_BOOT_SPEED_ENUM_384_MHZ_FVAL                                        0x1
#define HWIO_BOOT_CONFIG_APPS_PBL_BOOT_SPEED_ENUM_614_4_MHZ_FVAL                                      0x2
#define HWIO_BOOT_CONFIG_APPS_PBL_BOOT_SPEED_ENUM_998_4_MHZ_FVAL                                      0x3
#define HWIO_BOOT_CONFIG_APPS_BOOT_FROM_ROM_BMSK                                                     0x20
#define HWIO_BOOT_CONFIG_APPS_BOOT_FROM_ROM_SHFT                                                      0x5
#define HWIO_BOOT_CONFIG_RSVD_BMSK                                                                   0x10
#define HWIO_BOOT_CONFIG_RSVD_SHFT                                                                    0x4
#define HWIO_BOOT_CONFIG_FAST_BOOT_BMSK                                                               0xe
#define HWIO_BOOT_CONFIG_FAST_BOOT_SHFT                                                               0x1
#define HWIO_BOOT_CONFIG_FAST_BOOT_DEFAULT_FVAL                                                       0x0
#define HWIO_BOOT_CONFIG_FAST_BOOT_PCIE_FVAL                                                          0x1
#define HWIO_BOOT_CONFIG_FAST_BOOT_USB_FVAL                                                           0x2
#define HWIO_BOOT_CONFIG_FAST_BOOT_EMMC_USB_FVAL                                                      0x3
#define HWIO_BOOT_CONFIG_WDOG_EN_BMSK                                                                 0x1
#define HWIO_BOOT_CONFIG_WDOG_EN_SHFT                                                                 0x0
#define HWIO_BOOT_CONFIG_WDOG_EN_GPIO_CONTROLLED_FVAL                                                 0x0
#define HWIO_BOOT_CONFIG_WDOG_EN_ENABLE_WDOG_FVAL                                                     0x1



#endif /* __HSU_HWIO_DEPENDENCY_H__ */
