# PINAGEM


PARA PINAR A SUA PLACA, SEJA ESSE OU QUALQUER OUTRO MODELO, VOCÊ DEVE POSSUIR
A TABELA DE PINOS REFERENTE A **SUA** FPGA!
O ARQUIVO PARA PINAGEM SEGUE A SEGUINTE ESTRUTURA:

#### nome, numero_do_pino
O nome do pino **DEVE** ser o mesmo que você declarou no seu arquivo principal.
```
//Exemplo:
//Em um arquivo txt

Clock_50, PIN_23
RESET, PIN_25

//... e assim por diante.

```

#### PINAGEM COMPLETA DA PLACA
***
![](https://github.com/tarcisio01/MY_FPGA_VERILOG/blob/main/Minha_FPGA.jpg)

***

SEGUE ABAIXO O TUTORIAL PARA PINAR A PLACA.

***
![](https://github.com/tarcisio01/MY_FPGA_VERILOG/blob/main/Minha_FPGA.jpg)