# Aula 3

Circuito programa Meio-Somador e Somador Completo 2 bits. Implementação em VHDL.

Projetado no software Quartus II v.15.0 para dispositivo FPGA Intel Altera Cyclone V versão 5CSEMAF31C6

# Class 3

Code of 2 bit Half-adder and Full-adder circuit. Implemented in VHDL.

Designed on software Quartus II v.15 for FPGA device Intel Altera Cyclone V version 5CSEMAF31C6
