# RyanFPGA 双路高速AD采集模块

## 项目简介

本项目是RyanFPGA开发的双通道高速ADC（模拟数字转换器）采集模块的完整资料包，适用于小眼睛盘古50K开发板。该模块采用3PA1030 ADC芯片，提供双通道10位高速模拟信号采集功能。

## 项目结构

```
.
├── README.md                                           # 项目说明文档
├── LICENSE                                             # 开源许可证
├── 1_DOC/                                              # 文档资料
│   └── 数据手册/                                       # 相关芯片数据手册
│       ├── 模数转换芯片ADC_3PA1030_规格书_WJ163837.PDF     # 3PA1030 ADC芯片规格书
│       ├── C126713_运算放大器_TPH2501-TR_规格书_WJ61272.PDF # 运算放大器规格书
│       ├── C18212677_线性稳压器(LDO)_XC6204B282MR_规格书_WJ629428.PDF # LDO稳压器规格书
│       ├── C194031_电荷泵_SGM3204YN6G-TR_规格书_WJ273002.PDF # 电荷泵规格书
│       └── TPH2502-SR.pdf                              # TPH2502运算放大器规格书
├── 2_FPGA_Example/                                     # FPGA测试例程
│   └── 3pa1030_test/                                   # 3PA1030 ADC测试工程
│       ├── source/                                     # Verilog源代码
│       │   └── top.v                                   # 顶层模块
│       ├── 3pa1030_test.pds                           # PDS工程文件
│       ├── ipcore/                                     # IP核文件
│       │   └── ad_clock/                               # ADC时钟IP核
│       ├── compile/                                    # 编译输出文件
│       ├── synthesize/                                 # 综合输出文件
│       ├── place_route/                                # 布局布线输出文件
│       ├── generate_bitstream/                         # 比特流生成文件
│       └── ...                                        # 其他工程文件
└── 3_Hardware/                                         # 硬件设计资料
    ├── PCB设计文件/                                     # PCB设计文件
    ├── 原理图/                                         # 电路原理图
    └── BOM清单/                                        # 物料清单
```

## 硬件特性

### 主要规格
- **ADC芯片**: 3PA1030
- **通道数**: 双通道独立采集
- **分辨率**: 10位
- **采样时钟**: 20MHz（可配置）
- **输入信号**: 模拟信号输入
- **开发板**: 小眼睛盘古50K FPGA开发板

### 接口定义
- `clk_50M`: 50MHz输入时钟
- `rst_n`: 复位信号（低有效）
- `ad_clk1/ad_clk2`: ADC采样时钟输出
- `ad_data1[9:0]/ad_data2[9:0]`: 10位ADC数据输入
- `ad1oe/ad2oe`: ADC输出使能控制
- `OTR1/OTR2`: 超量程检测信号

## 软件资源

### FPGA代码
位于 `2_FPGA_Example/3pa1030_test/` 目录下，包含：
- **top.v**: 顶层Verilog模块，实现基本的ADC接口控制
- **时钟管理**: 内置PLL生成20MHz ADC采样时钟
- **接口控制**: ADC输出使能和时钟分配
- **IP核**: ADC时钟生成IP核，提供精确的采样时钟

### 开发环境
- **FPGA工具**: PDS (Pango Design Suite)
- **目标器件**: 小眼睛盘古50K系列FPGA
- **语言**: Verilog HDL

## 使用指南

### 硬件准备
1. 准备小眼睛盘古50K开发板
2. 安装RyanFPGA双通道ADC模块
3. 连接模拟信号源到ADC输入端

### 软件使用
1. 使用PDS打开 `2_FPGA_Example/3pa1030_test/3pa1030_test.pds` 工程文件
2. 编译并下载到FPGA开发板
3. 参考 `1_DOC/` 目录中的相关文档进行具体操作

### 设计参考
- 查阅 `3_Hardware/` 目录中的硬件设计资料了解硬件详细信息
- 参考 `3_Hardware/` 目录中的原理图进行电路分析
- 查看 `1_DOC/数据手册/` 目录中的器件规格书了解芯片特性

## 技术支持

### 文档资源
- 🔧 **硬件手册**: 详细的硬件接口和使用说明
- 📋 **原理图**: 完整的电路设计图纸
- 📊 **BOM清单**: 完整的物料清单和采购信息
- 📖 **实验说明**: 详细的实验步骤和代码说明
- 📚 **数据手册**: 所有关键器件的技术规格

### 开发建议
1. 首先阅读硬件手册了解模块特性
2. 查看实验例程说明了解基本使用方法
3. 参考示例代码进行二次开发
4. 根据应用需求调整采样频率和数据处理逻辑

## 注意事项

- 确保FPGA开发板供电稳定
- 模拟输入信号幅度应在ADC量程范围内
- 注意信号完整性，避免干扰影响采集精度
- 合理设置采样时钟频率，避免超出ADC最大工作频率

## 版权信息

本项目由RyanFPGA开发，包含完整的硬件设计资料和软件例程。
