$date
	Mon Oct  6 22:52:52 2025
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module counter_tb $end
$var wire 3 ! cnt_val [2:0] $end
$var parameter 32 " BW $end
$var reg 1 # clk_i $end
$var reg 1 $ rst_i $end
$scope module counter_dut $end
$var wire 1 # clk_i $end
$var wire 3 % counter_val_o [2:0] $end
$var wire 1 $ rst_i $end
$var parameter 32 & BW $end
$var reg 3 ' counter_val [2:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
b11 &
b11 "
$end
#0
$dumpvars
bx '
bx %
1$
0#
bx !
$end
#5
b0 !
b0 %
b0 '
1#
#10
0#
#15
1#
#20
0#
#25
1#
#30
0#
#35
1#
#40
0#
#45
1#
#50
0#
0$
#55
b1 !
b1 %
b1 '
1#
#60
0#
#65
b10 !
b10 %
b10 '
1#
#70
0#
#75
b11 !
b11 %
b11 '
1#
#80
0#
#85
b100 !
b100 %
b100 '
1#
#90
0#
#95
b101 !
b101 %
b101 '
1#
#100
0#
#105
b110 !
b110 %
b110 '
1#
#110
0#
#115
b111 !
b111 %
b111 '
1#
#120
0#
#125
b0 !
b0 %
b0 '
1#
#130
0#
#135
b1 !
b1 %
b1 '
1#
#140
0#
#145
b10 !
b10 %
b10 '
1#
#150
0#
#155
b11 !
b11 %
b11 '
1#
#160
0#
#165
b100 !
b100 %
b100 '
1#
#170
0#
#175
b101 !
b101 %
b101 '
1#
#180
0#
#185
b110 !
b110 %
b110 '
1#
#190
0#
#195
b111 !
b111 %
b111 '
1#
#200
0#
#205
b0 !
b0 %
b0 '
1#
#210
0#
#215
b1 !
b1 %
b1 '
1#
#220
0#
#225
b10 !
b10 %
b10 '
1#
#230
0#
#235
b11 !
b11 %
b11 '
1#
#240
0#
#245
b100 !
b100 %
b100 '
1#
#250
0#
