TimeQuest Timing Analyzer report for circuitoRegsULA
Thu Jun 14 17:39:44 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; circuitoRegsULA                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 186.81 MHz ; 186.81 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.353 ; -35.154       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.631 ; -24.849               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                            ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -4.353 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.391      ;
; -4.237 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.275      ;
; -4.213 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.251      ;
; -4.100 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; -0.001     ; 5.137      ;
; -3.984 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; -0.001     ; 5.021      ;
; -3.960 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; -0.001     ; 4.997      ;
; -3.875 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.913      ;
; -3.759 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.797      ;
; -3.735 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.773      ;
; -3.663 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.001     ; 4.700      ;
; -3.639 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.676      ;
; -3.634 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.671      ;
; -3.602 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.001      ; 4.641      ;
; -3.547 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.001     ; 4.584      ;
; -3.542 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.001      ; 4.581      ;
; -3.523 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.001     ; 4.560      ;
; -3.523 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.560      ;
; -3.518 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.555      ;
; -3.499 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.536      ;
; -3.494 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.531      ;
; -3.397 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.001      ; 4.436      ;
; -3.349 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.387      ;
; -3.289 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.327      ;
; -3.272 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.001      ; 4.311      ;
; -3.145 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.183      ;
; -3.144 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.182      ;
; -3.124 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.001      ; 4.163      ;
; -3.064 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.001      ; 4.103      ;
; -2.919 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.958      ;
; -2.912 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.950      ;
; -2.888 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.926      ;
; -2.883 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.921      ;
; -2.860 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.897      ;
; -2.852 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.890      ;
; -2.828 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.866      ;
; -2.823 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.861      ;
; -2.794 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.833      ;
; -2.744 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.781      ;
; -2.720 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.757      ;
; -2.707 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.745      ;
; -2.687 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.726      ;
; -2.683 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.721      ;
; -2.678 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.716      ;
; -2.582 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.620      ;
; -2.574 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.611      ;
; -2.558 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.596      ;
; -2.553 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.591      ;
; -2.502 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.540      ;
; -2.437 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.476      ;
; -2.434 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.472      ;
; -2.401 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.438      ;
; -2.338 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.377      ;
; -2.285 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.322      ;
; -2.261 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.298      ;
; -2.231 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.268      ;
; -2.209 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.248      ;
; -2.184 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.222      ;
; -2.109 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.147      ;
; -2.082 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.120      ;
; -2.059 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.097      ;
; -2.019 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.056      ;
; -2.016 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.053      ;
; -1.995 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.033      ;
; -1.979 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; -0.002     ; 3.015      ;
; -1.973 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.011      ;
; -1.968 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.006      ;
; -1.959 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.998      ;
; -1.904 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.942      ;
; -1.885 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.923      ;
; -1.860 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.899      ;
; -1.753 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.790      ;
; -1.740 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.778      ;
; -1.723 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.761      ;
; -1.718 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.756      ;
; -1.621 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.659      ;
; -1.616 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.654      ;
; -1.518 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; -0.002     ; 2.554      ;
; -1.513 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; -0.002     ; 2.549      ;
; -1.445 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.483      ;
; -0.752 ; reg4bitsNovo:inst3|inst7 ; reg4bitsNovo:inst1|inst7 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.792      ;
; -0.716 ; reg4bitsNovo:inst3|inst7 ; reg4bitsNovo:inst|inst7  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.754      ;
; -0.504 ; reg4bitsNovo:inst3|inst2 ; reg4bitsNovo:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.542      ;
; -0.477 ; reg4bitsNovo:inst3|inst3 ; reg4bitsNovo:inst|inst3  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.516      ;
; -0.474 ; reg4bitsNovo:inst3|inst3 ; reg4bitsNovo:inst1|inst3 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.513      ;
; -0.230 ; reg4bitsNovo:inst3|inst  ; reg4bitsNovo:inst|inst   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.268      ;
; -0.228 ; reg4bitsNovo:inst3|inst1 ; reg4bitsNovo:inst|inst1  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.266      ;
; -0.228 ; reg4bitsNovo:inst3|inst1 ; reg4bitsNovo:inst1|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.266      ;
; -0.228 ; reg4bitsNovo:inst3|inst  ; reg4bitsNovo:inst1|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.266      ;
; -0.218 ; reg4bitsNovo:inst3|inst2 ; reg4bitsNovo:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.256      ;
; 0.307  ; reg4bitsNovo:inst4|inst2 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst4|inst  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst3|inst  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst4|inst1 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst3|inst7 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst3|inst1 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst3|inst3 ; reg4bitsNovo:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst3|inst2 ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst1|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst|inst7  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                            ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst1|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst1|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst3|inst3 ; reg4bitsNovo:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst3|inst2 ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst3|inst1 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst1|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst1|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst3|inst  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst3|inst7 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst4|inst  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst4|inst1 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst4|inst2 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.970 ; reg4bitsNovo:inst3|inst2 ; reg4bitsNovo:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.256      ;
; 0.980 ; reg4bitsNovo:inst3|inst1 ; reg4bitsNovo:inst|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; reg4bitsNovo:inst3|inst1 ; reg4bitsNovo:inst1|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; reg4bitsNovo:inst3|inst  ; reg4bitsNovo:inst1|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.266      ;
; 0.982 ; reg4bitsNovo:inst3|inst  ; reg4bitsNovo:inst|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.268      ;
; 1.226 ; reg4bitsNovo:inst3|inst3 ; reg4bitsNovo:inst1|inst3 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.513      ;
; 1.229 ; reg4bitsNovo:inst3|inst3 ; reg4bitsNovo:inst|inst3  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.516      ;
; 1.256 ; reg4bitsNovo:inst3|inst2 ; reg4bitsNovo:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.542      ;
; 1.468 ; reg4bitsNovo:inst3|inst7 ; reg4bitsNovo:inst|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.754      ;
; 1.504 ; reg4bitsNovo:inst3|inst7 ; reg4bitsNovo:inst1|inst7 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.792      ;
; 1.645 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.931      ;
; 2.197 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.483      ;
; 2.265 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; -0.002     ; 2.549      ;
; 2.270 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; -0.002     ; 2.554      ;
; 2.368 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.654      ;
; 2.373 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.659      ;
; 2.470 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.756      ;
; 2.475 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.761      ;
; 2.492 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.778      ;
; 2.505 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.790      ;
; 2.588 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.874      ;
; 2.612 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.001      ; 2.899      ;
; 2.637 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst3 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.922      ;
; 2.637 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.923      ;
; 2.656 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.942      ;
; 2.711 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.001      ; 2.998      ;
; 2.720 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 3.006      ;
; 2.725 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 3.011      ;
; 2.731 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; -0.002     ; 3.015      ;
; 2.747 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.033      ;
; 2.771 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst3 ; clk          ; clk         ; 0.000        ; -0.001     ; 3.056      ;
; 2.811 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 3.097      ;
; 2.834 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.120      ;
; 2.843 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.129      ;
; 2.849 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst3|inst3 ; clk          ; clk         ; 0.000        ; -0.001     ; 3.134      ;
; 2.861 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 3.147      ;
; 2.937 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; -0.001     ; 3.222      ;
; 2.940 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; -0.001     ; 3.225      ;
; 2.961 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.001      ; 3.248      ;
; 2.983 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 0.000        ; -0.001     ; 3.268      ;
; 3.013 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 0.000        ; -0.001     ; 3.298      ;
; 3.037 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 0.000        ; -0.001     ; 3.322      ;
; 3.090 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.001      ; 3.377      ;
; 3.100 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.001      ; 3.387      ;
; 3.153 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 0.000        ; -0.001     ; 3.438      ;
; 3.254 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 3.540      ;
; 3.297 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.583      ;
; 3.305 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 3.591      ;
; 3.310 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 3.596      ;
; 3.334 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.620      ;
; 3.350 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.001      ; 3.637      ;
; 3.430 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.716      ;
; 3.430 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 3.716      ;
; 3.435 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 3.721      ;
; 3.454 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.740      ;
; 3.459 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.745      ;
; 3.472 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 0.000        ; -0.001     ; 3.757      ;
; 3.495 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; -0.001     ; 3.780      ;
; 3.496 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 0.000        ; -0.001     ; 3.781      ;
; 3.546 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.001      ; 3.833      ;
; 3.575 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 3.861      ;
; 3.580 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 3.866      ;
; 3.604 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.890      ;
; 3.612 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 0.000        ; -0.001     ; 3.897      ;
; 3.635 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 3.921      ;
; 3.640 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 3.926      ;
; 3.664 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.950      ;
; 3.671 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.001      ; 3.958      ;
; 3.737 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.023      ;
; 3.816 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.001      ; 4.103      ;
; 3.876 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.001      ; 4.163      ;
; 3.935 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.001      ; 4.222      ;
; 4.060 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.001      ; 4.347      ;
; 4.205 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.001      ; 4.492      ;
; 4.246 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; -0.001     ; 4.531      ;
; 4.251 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; -0.001     ; 4.536      ;
; 4.265 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.001      ; 4.552      ;
; 4.270 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; -0.001     ; 4.555      ;
; 4.275 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 0.000        ; -0.001     ; 4.560      ;
; 4.275 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; -0.001     ; 4.560      ;
; 4.299 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 0.000        ; -0.001     ; 4.584      ;
; 4.386 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; -0.001     ; 4.671      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst1|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst1|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst1|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst1|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst1|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst1|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst1|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst1|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst1|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst1|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst3|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst3|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst3|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst3|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst3|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst3|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst3|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst3|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst3|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst3|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst4|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst4|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst4|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst4|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst4|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst4|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst4|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst4|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst|inst   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst|inst   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst|inst1  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst|inst1  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst|inst2  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst|inst2  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst|inst3  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst|inst3  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst|inst7  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst|inst7  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst7|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst7|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst7|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst7|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst1|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst1|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst2|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst2|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst3|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst3|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst7|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst7|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst|clk            ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; b[*]      ; clk        ; 10.486 ; 10.486 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 9.488  ; 9.488  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 10.471 ; 10.471 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 9.733  ; 9.733  ; Rise       ; clk             ;
;  b[3]     ; clk        ; 8.719  ; 8.719  ; Rise       ; clk             ;
;  b[4]     ; clk        ; 9.336  ; 9.336  ; Rise       ; clk             ;
;  b[5]     ; clk        ; 10.486 ; 10.486 ; Rise       ; clk             ;
;  b[6]     ; clk        ; 10.141 ; 10.141 ; Rise       ; clk             ;
;  b[7]     ; clk        ; 10.261 ; 10.261 ; Rise       ; clk             ;
; clear     ; clk        ; 5.336  ; 5.336  ; Rise       ; clk             ;
; enA       ; clk        ; 4.133  ; 4.133  ; Rise       ; clk             ;
; enAc      ; clk        ; 3.778  ; 3.778  ; Rise       ; clk             ;
; enB       ; clk        ; 4.113  ; 4.113  ; Rise       ; clk             ;
; enF       ; clk        ; 5.316  ; 5.316  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; b[*]      ; clk        ; -4.220 ; -4.220 ; Rise       ; clk             ;
;  b[0]     ; clk        ; -5.395 ; -5.395 ; Rise       ; clk             ;
;  b[1]     ; clk        ; -6.329 ; -6.329 ; Rise       ; clk             ;
;  b[2]     ; clk        ; -5.334 ; -5.334 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -4.220 ; -4.220 ; Rise       ; clk             ;
;  b[4]     ; clk        ; -6.025 ; -6.025 ; Rise       ; clk             ;
;  b[5]     ; clk        ; -5.634 ; -5.634 ; Rise       ; clk             ;
;  b[6]     ; clk        ; -5.361 ; -5.361 ; Rise       ; clk             ;
;  b[7]     ; clk        ; -5.523 ; -5.523 ; Rise       ; clk             ;
; clear     ; clk        ; -3.564 ; -3.564 ; Rise       ; clk             ;
; enA       ; clk        ; -3.850 ; -3.850 ; Rise       ; clk             ;
; enAc      ; clk        ; -3.526 ; -3.526 ; Rise       ; clk             ;
; enB       ; clk        ; -3.809 ; -3.809 ; Rise       ; clk             ;
; enF       ; clk        ; -3.515 ; -3.515 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX1[*]   ; clk        ; 7.461 ; 7.461 ; Rise       ; clk             ;
;  HEX1[0]  ; clk        ; 7.441 ; 7.441 ; Rise       ; clk             ;
;  HEX1[1]  ; clk        ; 7.440 ; 7.440 ; Rise       ; clk             ;
;  HEX1[2]  ; clk        ; 7.434 ; 7.434 ; Rise       ; clk             ;
;  HEX1[3]  ; clk        ; 7.183 ; 7.183 ; Rise       ; clk             ;
;  HEX1[4]  ; clk        ; 7.461 ; 7.461 ; Rise       ; clk             ;
; HEX2[*]   ; clk        ; 7.717 ; 7.717 ; Rise       ; clk             ;
;  HEX2[0]  ; clk        ; 6.868 ; 6.868 ; Rise       ; clk             ;
;  HEX2[1]  ; clk        ; 7.717 ; 7.717 ; Rise       ; clk             ;
;  HEX2[2]  ; clk        ; 7.174 ; 7.174 ; Rise       ; clk             ;
;  HEX2[3]  ; clk        ; 7.442 ; 7.442 ; Rise       ; clk             ;
;  HEX2[4]  ; clk        ; 7.467 ; 7.467 ; Rise       ; clk             ;
; HEX3[*]   ; clk        ; 7.401 ; 7.401 ; Rise       ; clk             ;
;  HEX3[0]  ; clk        ; 6.895 ; 6.895 ; Rise       ; clk             ;
;  HEX3[1]  ; clk        ; 6.870 ; 6.870 ; Rise       ; clk             ;
;  HEX3[2]  ; clk        ; 6.869 ; 6.869 ; Rise       ; clk             ;
;  HEX3[3]  ; clk        ; 6.896 ; 6.896 ; Rise       ; clk             ;
;  HEX3[4]  ; clk        ; 7.401 ; 7.401 ; Rise       ; clk             ;
; HEX4[*]   ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
;  HEX4[0]  ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
;  HEX4[1]  ; clk        ; 7.419 ; 7.419 ; Rise       ; clk             ;
;  HEX4[2]  ; clk        ; 6.868 ; 6.868 ; Rise       ; clk             ;
;  HEX4[3]  ; clk        ; 6.878 ; 6.878 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX1[*]   ; clk        ; 7.183 ; 7.183 ; Rise       ; clk             ;
;  HEX1[0]  ; clk        ; 7.441 ; 7.441 ; Rise       ; clk             ;
;  HEX1[1]  ; clk        ; 7.440 ; 7.440 ; Rise       ; clk             ;
;  HEX1[2]  ; clk        ; 7.434 ; 7.434 ; Rise       ; clk             ;
;  HEX1[3]  ; clk        ; 7.183 ; 7.183 ; Rise       ; clk             ;
;  HEX1[4]  ; clk        ; 7.461 ; 7.461 ; Rise       ; clk             ;
; HEX2[*]   ; clk        ; 6.868 ; 6.868 ; Rise       ; clk             ;
;  HEX2[0]  ; clk        ; 6.868 ; 6.868 ; Rise       ; clk             ;
;  HEX2[1]  ; clk        ; 7.717 ; 7.717 ; Rise       ; clk             ;
;  HEX2[2]  ; clk        ; 7.174 ; 7.174 ; Rise       ; clk             ;
;  HEX2[3]  ; clk        ; 7.442 ; 7.442 ; Rise       ; clk             ;
;  HEX2[4]  ; clk        ; 7.467 ; 7.467 ; Rise       ; clk             ;
; HEX3[*]   ; clk        ; 6.869 ; 6.869 ; Rise       ; clk             ;
;  HEX3[0]  ; clk        ; 6.895 ; 6.895 ; Rise       ; clk             ;
;  HEX3[1]  ; clk        ; 6.870 ; 6.870 ; Rise       ; clk             ;
;  HEX3[2]  ; clk        ; 6.869 ; 6.869 ; Rise       ; clk             ;
;  HEX3[3]  ; clk        ; 6.896 ; 6.896 ; Rise       ; clk             ;
;  HEX3[4]  ; clk        ; 7.401 ; 7.401 ; Rise       ; clk             ;
; HEX4[*]   ; clk        ; 6.868 ; 6.868 ; Rise       ; clk             ;
;  HEX4[0]  ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
;  HEX4[1]  ; clk        ; 7.419 ; 7.419 ; Rise       ; clk             ;
;  HEX4[2]  ; clk        ; 6.868 ; 6.868 ; Rise       ; clk             ;
;  HEX4[3]  ; clk        ; 6.878 ; 6.878 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.944 ; -5.647        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -20.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                            ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.944 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.976      ;
; -0.927 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.959      ;
; -0.901 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.933      ;
; -0.852 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.883      ;
; -0.835 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.866      ;
; -0.809 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.840      ;
; -0.774 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.806      ;
; -0.757 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.789      ;
; -0.731 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.763      ;
; -0.703 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.002     ; 1.733      ;
; -0.692 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.723      ;
; -0.688 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.719      ;
; -0.686 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.002     ; 1.716      ;
; -0.684 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.717      ;
; -0.675 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.706      ;
; -0.671 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.702      ;
; -0.660 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.002     ; 1.690      ;
; -0.649 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.680      ;
; -0.648 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.682      ;
; -0.645 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.676      ;
; -0.609 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.643      ;
; -0.592 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.624      ;
; -0.564 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.598      ;
; -0.556 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.589      ;
; -0.517 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.550      ;
; -0.515 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.548      ;
; -0.514 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.547      ;
; -0.478 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.512      ;
; -0.443 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.474      ;
; -0.439 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.473      ;
; -0.433 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.463      ;
; -0.432 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.464      ;
; -0.428 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.460      ;
; -0.416 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.446      ;
; -0.407 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.439      ;
; -0.396 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.429      ;
; -0.394 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.428      ;
; -0.392 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.425      ;
; -0.390 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.420      ;
; -0.368 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.400      ;
; -0.357 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.390      ;
; -0.356 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.390      ;
; -0.353 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.386      ;
; -0.323 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.355      ;
; -0.313 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.344      ;
; -0.312 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.345      ;
; -0.308 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.341      ;
; -0.301 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.333      ;
; -0.271 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.305      ;
; -0.264 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.297      ;
; -0.248 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.278      ;
; -0.231 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.261      ;
; -0.223 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.257      ;
; -0.207 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.239      ;
; -0.205 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.235      ;
; -0.186 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.220      ;
; -0.179 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.212      ;
; -0.173 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.204      ;
; -0.147 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.178      ;
; -0.140 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.172      ;
; -0.131 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.164      ;
; -0.116 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.147      ;
; -0.115 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.146      ;
; -0.114 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.146      ;
; -0.104 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.137      ;
; -0.101 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.135      ;
; -0.100 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.133      ;
; -0.098 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.130      ;
; -0.080 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.111      ;
; -0.053 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.087      ;
; -0.037 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; -0.023 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.055      ;
; -0.019 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.052      ;
; -0.015 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.048      ;
; 0.029  ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.004      ;
; 0.033  ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.000      ;
; 0.045  ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; -0.001     ; 0.986      ;
; 0.049  ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; -0.001     ; 0.982      ;
; 0.088  ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.944      ;
; 0.330  ; reg4bitsNovo:inst3|inst7 ; reg4bitsNovo:inst1|inst7 ; clk          ; clk         ; 1.000        ; 0.001      ; 0.703      ;
; 0.340  ; reg4bitsNovo:inst3|inst7 ; reg4bitsNovo:inst|inst7  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.691      ;
; 0.423  ; reg4bitsNovo:inst3|inst3 ; reg4bitsNovo:inst|inst3  ; clk          ; clk         ; 1.000        ; 0.001      ; 0.610      ;
; 0.423  ; reg4bitsNovo:inst3|inst2 ; reg4bitsNovo:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.001      ; 0.610      ;
; 0.425  ; reg4bitsNovo:inst3|inst3 ; reg4bitsNovo:inst1|inst3 ; clk          ; clk         ; 1.000        ; 0.001      ; 0.608      ;
; 0.516  ; reg4bitsNovo:inst3|inst  ; reg4bitsNovo:inst|inst   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.516      ;
; 0.517  ; reg4bitsNovo:inst3|inst1 ; reg4bitsNovo:inst|inst1  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.515      ;
; 0.517  ; reg4bitsNovo:inst3|inst  ; reg4bitsNovo:inst1|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.515      ;
; 0.518  ; reg4bitsNovo:inst3|inst1 ; reg4bitsNovo:inst1|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.514      ;
; 0.522  ; reg4bitsNovo:inst3|inst2 ; reg4bitsNovo:inst|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.510      ;
; 0.665  ; reg4bitsNovo:inst4|inst2 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst4|inst  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst3|inst  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst4|inst1 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst3|inst7 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst3|inst1 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst3|inst3 ; reg4bitsNovo:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst3|inst2 ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst1|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst|inst7  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst|inst3  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                            ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst1|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst1|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst3|inst3 ; reg4bitsNovo:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst3|inst2 ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst3|inst1 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst1|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst1|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst3|inst  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst3|inst7 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst4|inst  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst4|inst1 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst4|inst2 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.358 ; reg4bitsNovo:inst3|inst2 ; reg4bitsNovo:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.362 ; reg4bitsNovo:inst3|inst1 ; reg4bitsNovo:inst1|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; reg4bitsNovo:inst3|inst1 ; reg4bitsNovo:inst|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; reg4bitsNovo:inst3|inst  ; reg4bitsNovo:inst1|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; reg4bitsNovo:inst3|inst  ; reg4bitsNovo:inst|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.455 ; reg4bitsNovo:inst3|inst3 ; reg4bitsNovo:inst1|inst3 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.608      ;
; 0.457 ; reg4bitsNovo:inst3|inst3 ; reg4bitsNovo:inst|inst3  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.610      ;
; 0.457 ; reg4bitsNovo:inst3|inst2 ; reg4bitsNovo:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.610      ;
; 0.540 ; reg4bitsNovo:inst3|inst7 ; reg4bitsNovo:inst|inst7  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.691      ;
; 0.550 ; reg4bitsNovo:inst3|inst7 ; reg4bitsNovo:inst1|inst7 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.703      ;
; 0.617 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.769      ;
; 0.792 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.831 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.982      ;
; 0.835 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.986      ;
; 0.847 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.000      ;
; 0.851 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.004      ;
; 0.895 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.048      ;
; 0.899 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.052      ;
; 0.903 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.917 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.929 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.082      ;
; 0.933 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.087      ;
; 0.951 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst3 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.102      ;
; 0.960 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.111      ;
; 0.978 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.130      ;
; 0.980 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.133      ;
; 0.981 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.135      ;
; 0.984 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.137      ;
; 0.994 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.146      ;
; 0.995 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.146      ;
; 1.011 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.164      ;
; 1.020 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.173      ;
; 1.020 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.172      ;
; 1.027 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst3|inst3 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.178      ;
; 1.027 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst3 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.178      ;
; 1.053 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.204      ;
; 1.063 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.214      ;
; 1.066 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.220      ;
; 1.085 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.235      ;
; 1.087 ; reg4bitsNovo:inst1|inst7 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.239      ;
; 1.094 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.245      ;
; 1.103 ; reg4bitsNovo:inst|inst7  ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.257      ;
; 1.111 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.261      ;
; 1.115 ; reg4bitsNovo:inst|inst   ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.269      ;
; 1.128 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst3|inst2 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.278      ;
; 1.180 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.333      ;
; 1.181 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.333      ;
; 1.188 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.341      ;
; 1.192 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.345      ;
; 1.200 ; reg4bitsNovo:inst1|inst  ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.354      ;
; 1.203 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.355      ;
; 1.229 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.382      ;
; 1.233 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.386      ;
; 1.234 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.387      ;
; 1.237 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.390      ;
; 1.248 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.400      ;
; 1.260 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.411      ;
; 1.270 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.420      ;
; 1.272 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.425      ;
; 1.274 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.428      ;
; 1.276 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.429      ;
; 1.287 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.439      ;
; 1.296 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.446      ;
; 1.308 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.460      ;
; 1.312 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.464      ;
; 1.313 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst3|inst1 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.463      ;
; 1.319 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.473      ;
; 1.323 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.474      ;
; 1.348 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.500      ;
; 1.358 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.512      ;
; 1.394 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.547      ;
; 1.408 ; reg4bitsNovo:inst1|inst1 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.562      ;
; 1.453 ; reg4bitsNovo:inst|inst2  ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.607      ;
; 1.492 ; reg4bitsNovo:inst|inst1  ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.646      ;
; 1.525 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.676      ;
; 1.528 ; reg4bitsNovo:inst1|inst2 ; reg4bitsNovo:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.681      ;
; 1.529 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.680      ;
; 1.540 ; reg4bitsNovo:inst|inst3  ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.690      ;
; 1.551 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.702      ;
; 1.555 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst4|inst1 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.706      ;
; 1.566 ; reg4bitsNovo:inst4|inst3 ; reg4bitsNovo:inst3|inst  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.716      ;
; 1.568 ; reg4bitsNovo:inst1|inst3 ; reg4bitsNovo:inst3|inst7 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.719      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst1|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst1|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst1|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst1|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst1|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst1|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst1|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst1|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst3|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst3|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst3|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst3|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst3|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst3|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst3|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst3|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst4|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst4|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst4|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst4|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst4|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst4|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst4|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst4|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst|inst7  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst7|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst7|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst7|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst7|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst1|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst2|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst3|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst1|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst1|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst2|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst2|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst3|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst3|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst7|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst7|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst|clk            ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; b[*]      ; clk        ; 4.090 ; 4.090 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 3.705 ; 3.705 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 4.090 ; 4.090 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 3.396 ; 3.396 ; Rise       ; clk             ;
;  b[4]     ; clk        ; 3.654 ; 3.654 ; Rise       ; clk             ;
;  b[5]     ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  b[6]     ; clk        ; 3.966 ; 3.966 ; Rise       ; clk             ;
;  b[7]     ; clk        ; 4.022 ; 4.022 ; Rise       ; clk             ;
; clear     ; clk        ; 2.234 ; 2.234 ; Rise       ; clk             ;
; enA       ; clk        ; 1.792 ; 1.792 ; Rise       ; clk             ;
; enAc      ; clk        ; 1.676 ; 1.676 ; Rise       ; clk             ;
; enB       ; clk        ; 1.777 ; 1.777 ; Rise       ; clk             ;
; enF       ; clk        ; 2.201 ; 2.201 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; b[*]      ; clk        ; -1.798 ; -1.798 ; Rise       ; clk             ;
;  b[0]     ; clk        ; -2.219 ; -2.219 ; Rise       ; clk             ;
;  b[1]     ; clk        ; -2.564 ; -2.564 ; Rise       ; clk             ;
;  b[2]     ; clk        ; -2.205 ; -2.205 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.798 ; -1.798 ; Rise       ; clk             ;
;  b[4]     ; clk        ; -2.455 ; -2.455 ; Rise       ; clk             ;
;  b[5]     ; clk        ; -2.331 ; -2.331 ; Rise       ; clk             ;
;  b[6]     ; clk        ; -2.219 ; -2.219 ; Rise       ; clk             ;
;  b[7]     ; clk        ; -2.277 ; -2.277 ; Rise       ; clk             ;
; clear     ; clk        ; -1.574 ; -1.574 ; Rise       ; clk             ;
; enA       ; clk        ; -1.651 ; -1.651 ; Rise       ; clk             ;
; enAc      ; clk        ; -1.552 ; -1.552 ; Rise       ; clk             ;
; enB       ; clk        ; -1.632 ; -1.632 ; Rise       ; clk             ;
; enF       ; clk        ; -1.542 ; -1.542 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX1[*]   ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
;  HEX1[0]  ; clk        ; 3.981 ; 3.981 ; Rise       ; clk             ;
;  HEX1[1]  ; clk        ; 3.965 ; 3.965 ; Rise       ; clk             ;
;  HEX1[2]  ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  HEX1[3]  ; clk        ; 3.885 ; 3.885 ; Rise       ; clk             ;
;  HEX1[4]  ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
; HEX2[*]   ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  HEX2[0]  ; clk        ; 3.749 ; 3.749 ; Rise       ; clk             ;
;  HEX2[1]  ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  HEX2[2]  ; clk        ; 3.881 ; 3.881 ; Rise       ; clk             ;
;  HEX2[3]  ; clk        ; 3.971 ; 3.971 ; Rise       ; clk             ;
;  HEX2[4]  ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
; HEX3[*]   ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
;  HEX3[0]  ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  HEX3[1]  ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  HEX3[2]  ; clk        ; 3.747 ; 3.747 ; Rise       ; clk             ;
;  HEX3[3]  ; clk        ; 3.776 ; 3.776 ; Rise       ; clk             ;
;  HEX3[4]  ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
; HEX4[*]   ; clk        ; 3.972 ; 3.972 ; Rise       ; clk             ;
;  HEX4[0]  ; clk        ; 3.972 ; 3.972 ; Rise       ; clk             ;
;  HEX4[1]  ; clk        ; 3.960 ; 3.960 ; Rise       ; clk             ;
;  HEX4[2]  ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  HEX4[3]  ; clk        ; 3.765 ; 3.765 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX1[*]   ; clk        ; 3.885 ; 3.885 ; Rise       ; clk             ;
;  HEX1[0]  ; clk        ; 3.981 ; 3.981 ; Rise       ; clk             ;
;  HEX1[1]  ; clk        ; 3.965 ; 3.965 ; Rise       ; clk             ;
;  HEX1[2]  ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  HEX1[3]  ; clk        ; 3.885 ; 3.885 ; Rise       ; clk             ;
;  HEX1[4]  ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
; HEX2[*]   ; clk        ; 3.749 ; 3.749 ; Rise       ; clk             ;
;  HEX2[0]  ; clk        ; 3.749 ; 3.749 ; Rise       ; clk             ;
;  HEX2[1]  ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  HEX2[2]  ; clk        ; 3.881 ; 3.881 ; Rise       ; clk             ;
;  HEX2[3]  ; clk        ; 3.971 ; 3.971 ; Rise       ; clk             ;
;  HEX2[4]  ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
; HEX3[*]   ; clk        ; 3.747 ; 3.747 ; Rise       ; clk             ;
;  HEX3[0]  ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  HEX3[1]  ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  HEX3[2]  ; clk        ; 3.747 ; 3.747 ; Rise       ; clk             ;
;  HEX3[3]  ; clk        ; 3.776 ; 3.776 ; Rise       ; clk             ;
;  HEX3[4]  ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
; HEX4[*]   ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  HEX4[0]  ; clk        ; 3.972 ; 3.972 ; Rise       ; clk             ;
;  HEX4[1]  ; clk        ; 3.960 ; 3.960 ; Rise       ; clk             ;
;  HEX4[2]  ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  HEX4[3]  ; clk        ; 3.765 ; 3.765 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.353  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  clk             ; -4.353  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -35.154 ; 0.0   ; 0.0      ; 0.0     ; -24.849             ;
;  clk             ; -35.154 ; 0.000 ; N/A      ; N/A     ; -24.849             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; b[*]      ; clk        ; 10.486 ; 10.486 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 9.488  ; 9.488  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 10.471 ; 10.471 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 9.733  ; 9.733  ; Rise       ; clk             ;
;  b[3]     ; clk        ; 8.719  ; 8.719  ; Rise       ; clk             ;
;  b[4]     ; clk        ; 9.336  ; 9.336  ; Rise       ; clk             ;
;  b[5]     ; clk        ; 10.486 ; 10.486 ; Rise       ; clk             ;
;  b[6]     ; clk        ; 10.141 ; 10.141 ; Rise       ; clk             ;
;  b[7]     ; clk        ; 10.261 ; 10.261 ; Rise       ; clk             ;
; clear     ; clk        ; 5.336  ; 5.336  ; Rise       ; clk             ;
; enA       ; clk        ; 4.133  ; 4.133  ; Rise       ; clk             ;
; enAc      ; clk        ; 3.778  ; 3.778  ; Rise       ; clk             ;
; enB       ; clk        ; 4.113  ; 4.113  ; Rise       ; clk             ;
; enF       ; clk        ; 5.316  ; 5.316  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; b[*]      ; clk        ; -1.798 ; -1.798 ; Rise       ; clk             ;
;  b[0]     ; clk        ; -2.219 ; -2.219 ; Rise       ; clk             ;
;  b[1]     ; clk        ; -2.564 ; -2.564 ; Rise       ; clk             ;
;  b[2]     ; clk        ; -2.205 ; -2.205 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.798 ; -1.798 ; Rise       ; clk             ;
;  b[4]     ; clk        ; -2.455 ; -2.455 ; Rise       ; clk             ;
;  b[5]     ; clk        ; -2.331 ; -2.331 ; Rise       ; clk             ;
;  b[6]     ; clk        ; -2.219 ; -2.219 ; Rise       ; clk             ;
;  b[7]     ; clk        ; -2.277 ; -2.277 ; Rise       ; clk             ;
; clear     ; clk        ; -1.574 ; -1.574 ; Rise       ; clk             ;
; enA       ; clk        ; -1.651 ; -1.651 ; Rise       ; clk             ;
; enAc      ; clk        ; -1.552 ; -1.552 ; Rise       ; clk             ;
; enB       ; clk        ; -1.632 ; -1.632 ; Rise       ; clk             ;
; enF       ; clk        ; -1.542 ; -1.542 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX1[*]   ; clk        ; 7.461 ; 7.461 ; Rise       ; clk             ;
;  HEX1[0]  ; clk        ; 7.441 ; 7.441 ; Rise       ; clk             ;
;  HEX1[1]  ; clk        ; 7.440 ; 7.440 ; Rise       ; clk             ;
;  HEX1[2]  ; clk        ; 7.434 ; 7.434 ; Rise       ; clk             ;
;  HEX1[3]  ; clk        ; 7.183 ; 7.183 ; Rise       ; clk             ;
;  HEX1[4]  ; clk        ; 7.461 ; 7.461 ; Rise       ; clk             ;
; HEX2[*]   ; clk        ; 7.717 ; 7.717 ; Rise       ; clk             ;
;  HEX2[0]  ; clk        ; 6.868 ; 6.868 ; Rise       ; clk             ;
;  HEX2[1]  ; clk        ; 7.717 ; 7.717 ; Rise       ; clk             ;
;  HEX2[2]  ; clk        ; 7.174 ; 7.174 ; Rise       ; clk             ;
;  HEX2[3]  ; clk        ; 7.442 ; 7.442 ; Rise       ; clk             ;
;  HEX2[4]  ; clk        ; 7.467 ; 7.467 ; Rise       ; clk             ;
; HEX3[*]   ; clk        ; 7.401 ; 7.401 ; Rise       ; clk             ;
;  HEX3[0]  ; clk        ; 6.895 ; 6.895 ; Rise       ; clk             ;
;  HEX3[1]  ; clk        ; 6.870 ; 6.870 ; Rise       ; clk             ;
;  HEX3[2]  ; clk        ; 6.869 ; 6.869 ; Rise       ; clk             ;
;  HEX3[3]  ; clk        ; 6.896 ; 6.896 ; Rise       ; clk             ;
;  HEX3[4]  ; clk        ; 7.401 ; 7.401 ; Rise       ; clk             ;
; HEX4[*]   ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
;  HEX4[0]  ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
;  HEX4[1]  ; clk        ; 7.419 ; 7.419 ; Rise       ; clk             ;
;  HEX4[2]  ; clk        ; 6.868 ; 6.868 ; Rise       ; clk             ;
;  HEX4[3]  ; clk        ; 6.878 ; 6.878 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX1[*]   ; clk        ; 3.885 ; 3.885 ; Rise       ; clk             ;
;  HEX1[0]  ; clk        ; 3.981 ; 3.981 ; Rise       ; clk             ;
;  HEX1[1]  ; clk        ; 3.965 ; 3.965 ; Rise       ; clk             ;
;  HEX1[2]  ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  HEX1[3]  ; clk        ; 3.885 ; 3.885 ; Rise       ; clk             ;
;  HEX1[4]  ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
; HEX2[*]   ; clk        ; 3.749 ; 3.749 ; Rise       ; clk             ;
;  HEX2[0]  ; clk        ; 3.749 ; 3.749 ; Rise       ; clk             ;
;  HEX2[1]  ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  HEX2[2]  ; clk        ; 3.881 ; 3.881 ; Rise       ; clk             ;
;  HEX2[3]  ; clk        ; 3.971 ; 3.971 ; Rise       ; clk             ;
;  HEX2[4]  ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
; HEX3[*]   ; clk        ; 3.747 ; 3.747 ; Rise       ; clk             ;
;  HEX3[0]  ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  HEX3[1]  ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  HEX3[2]  ; clk        ; 3.747 ; 3.747 ; Rise       ; clk             ;
;  HEX3[3]  ; clk        ; 3.776 ; 3.776 ; Rise       ; clk             ;
;  HEX3[4]  ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
; HEX4[*]   ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  HEX4[0]  ; clk        ; 3.972 ; 3.972 ; Rise       ; clk             ;
;  HEX4[1]  ; clk        ; 3.960 ; 3.960 ; Rise       ; clk             ;
;  HEX4[2]  ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  HEX4[3]  ; clk        ; 3.765 ; 3.765 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 143      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 143      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 110   ; 110  ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jun 14 17:39:43 2018
Info: Command: quartus_sta circuitoRegsULA -c circuitoRegsULA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'circuitoRegsULA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.353
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.353       -35.154 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -24.849 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.944
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.944        -5.647 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -20.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 507 megabytes
    Info: Processing ended: Thu Jun 14 17:39:44 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


