**Semaine du 18 Juin 2021**

**Objectif principal:** Proposer un module d'interface permettant d'afficher des résultats de simulation FPGA sur un oscilloscope de laboratoire à l'aide d'un DAC connecté à une carte Genesys2 pour l'obtention de métriques.

**Objectifs de la semaine:** Respect du protocole de communication entre le DAC3484EVM et le FPGA pour proposer une interface fonctionnelle. Intégration d'un design System Generator sur Vivado pour une plateforme de convertion DAC.

**Ressources consultées:** 
- [titre](lien)

**Tâches effectuées 14 Juin 2021**
