---
layout:     post   				    # 使用的布局（不需要改）
title:      S6 PCIE核建立及仿真 				# 标题 
subtitle:   ISE环境下创建 #副标题
date:       2018-09-08 				# 时间
author:     LC 						# 作者
header-img: img/post-bg-2015.jpg 	#这篇文章标题背景图片
catalog: true 						# 是否归档
tags:								#标签
    - pcie
---

>本篇文章参考米联客战神开发板及开发手册进行书写，在此表示感谢。

>小编最近在调试S6（FPGA芯片型号：`XC6SLX45T`）的pcie通信，故对pcie的使用做详细介绍，作为后续复习查看使用。ISE工程建立这块不做详细赘述，直接开始IP的生成。

# 一、PCIE IP 核建立
首先选择S6 2.4版本的PCIE核，如图1所示：

![](http://ww1.sinaimg.cn/mw690/ebdd169ely1fv28def3shj21h20soacd.jpg)

双击生成后，第一页默认即可，如图2所示。

![](http://ww1.sinaimg.cn/mw690/ebdd169ely1fv28gegipaj20n90lv3z9.jpg)

第二页需要设置BAR空间，对此小编仅需设置一个BAR空间测试即可，如图3所示。

![](http://ww1.sinaimg.cn/mw690/ebdd169ely1fv28hvobqdj20n00lt0u8.jpg)

>解释
BAR空间解释：FPGA检测bar空间控制地址总线的地址号选择完成不同的任务，假设FPGA有8个led灯，当FPGA检测到收到的数据来自地址线0x000----0x300（即bar0），那么FPGA收到数据后就用来点亮LED灯1---4，然后再收到数据来自来自0x500----0x900（即bar2）,FPGA将收到的数据用于控制LED灯5---8。通俗的来讲，每一个bar空间将使得FPGA实现不同的功能。举例如下：

![](http://ww1.sinaimg.cn/large/ebdd169ely1fv5r7fxzwij20hp082dg2.jpg)



第三页主要是ID的设置，（`DeviceID可做修改，但是需要上位机的配合，其余默认即可`）如图4所示。

![](http://ww1.sinaimg.cn/mw690/ebdd169ely1fv28l7qdh8j20n30ltwfk.jpg)

第四页默认即可，如图5所示。

![](http://ww1.sinaimg.cn/mw690/ebdd169ely1fv28ofu51bj20n30ltjsl.jpg)

第五页默认即可，如图6所示。

![](http://ww1.sinaimg.cn/mw690/ebdd169ely1fv28p73nj5j20n40lyt9g.jpg)

第六页主要是中断的设置，默认即可，如图7所示。

![](http://ww1.sinaimg.cn/mw690/ebdd169ely1fv28q7791uj20my0lrt9b.jpg)

第七页默认即可，如图8所示。

![](http://ww1.sinaimg.cn/mw690/ebdd169ely1fv28r8xxthj20n80lzmy5.jpg)

第八页默认即可，如图9所示。

![](http://ww1.sinaimg.cn/mw690/ebdd169ely1fv28s8jex8j20n10lsmxy.jpg)

第九页主要设置参考时钟（`一般由时钟芯片提供，比如AD9516、CDCE62005`）和传输通道，如图10所示。

![](http://ww1.sinaimg.cn/mw690/ebdd169ely1fv28v4a3i4j20n10lvmy9.jpg)
>解释：
* 1、时钟：

![](http://ww1.sinaimg.cn/large/ebdd169ely1fv5qggezlkj20b406n745.jpg)

* 2、传输通道
  
![](http://ww1.sinaimg.cn/large/ebdd169ely1fv5qodv31ej20cc093a9z.jpg)


然后点击**Generate**，PCIE的IP核生成成功。

# 二、仿真测试
[ 对于一个新的PCIE工程，如果不懂得如何去操作这个IP，那么我们就需要先对这个IP利用其中自带的example工程进行仿真测试，查看相关信号波形，理解使用方法。]

## 第一步
我们打开已经安装好的`modelsim`，新建一个工程。如图11所示。

![](http://ww1.sinaimg.cn/mw690/ebdd169ely1fv29dezp95j20mg0fgths.jpg)


## 第二步
选择工程路径：具体位于生成的IP工程中的**simulation**文件下的**functional**下（`这步千万不能错`），如图12所示。

![](http://ww1.sinaimg.cn/mw690/ebdd169ely1fv29i89zclj21fa0s3n68.jpg)

## 第三步
然后在命令行中输入`do simulate_mti.do`，如图13所示。

![](http://ww1.sinaimg.cn/mw690/ebdd169ely1fv29r5er4nj20iz0cujs6.jpg)

## 第四步
* 我们发现报错，找不到XILINX路径，如图13所示。

![](http://ww1.sinaimg.cn/mw690/ebdd169ely1fv29t8n10dj20qm0aqab7.jpg)

* 解决方案：我们在`C:\Xilinx\14.7\ISE_DS\ISE\verilog\src`下找到这个**glbl.v**文件，复制其路径，并在**simulate_mti.do**文件中将其改为绝对路径即可，如图14所示。

![](http://ww1.sinaimg.cn/mw690/ebdd169ely1fv2a3oqf22j20s60k3dh0.jpg) 

## 第五步
修改上述问题后，我们便可以成功仿真，出现如图15所示。

![](http://ww1.sinaimg.cn/mw690/ebdd169ely1fv2a753sahj21ad0sp7ac.jpg)

# 三、PIO模式下的发送和接收时序分析

PIO（Programmable IO）适用于小数据的传输。上位机通过发起读写命令，进行数据的写和读，进行一次PIO传输主要需要地址和命令两个参数。
## 1、信号说明：
* `m_axis_rx_tlast`：包结束标志。
* `m_axis_rx_tdata`：接收数据，当`m_axis_rx_tvalid`为高时，表示数据有效。
* `m_axis_rx_tvalid`：表示数据有效信号。
* `m_axis_rx_tready`：表示用户准备好接收来自`m_axis_rx_tdata`的数据，此信号必须与`m_axis_rx_tvalid`同时作用才有效

## 2、仿真波形分析
### （1）工程仿真波形

![](http://ww1.sinaimg.cn/large/ebdd169ely1fv2bhs1d3yj21ch0j7tat.jpg)

### （2）TLP包写格式说明

![](http://ww1.sinaimg.cn/large/ebdd169ely1fv33441oprj212g09sq46.jpg)

### （3）接收引擎部分波形（存储器写请求带数据）

![](http://ww1.sinaimg.cn/large/ebdd169ely1fv32uxybt5j210x041dg5.jpg)

由上图对比可知以下信息：
* cmd：8'b0100_0000（存储器写请求）
* 写地址：30'h00000004(Byte)
* 写数据：32'h04030201
* 写数据长度：1（4字节）
### （4）TLP包读格式说明

![](http://ww1.sinaimg.cn/large/ebdd169ely1fv32whnwyjj212q0bk76a.jpg)

### （5）接收引擎部分波形（存储器读请求不带数据）

![](http://ww1.sinaimg.cn/large/ebdd169ely1fv33hipb3mj211p03ewep.jpg)

由上图对比可知以下信息：
* cmd：8'b0000_0000（存储器写请求）
* 读地址：30'h00000004(Byte)
* 读取长度：1（4字节）

### （6）TLP包（Completion with Data）

![](http://ww1.sinaimg.cn/large/ebdd169ely1fv33lry6cnj211m0d4q53.jpg)

### （7）发送引擎部分波形（完成包带数据）

![](http://ww1.sinaimg.cn/large/ebdd169ely1fv33p5qvewj215f05djrt.jpg)

由上图对比可知以下信息：
* cpld：8'b0100_1010（完成包）
* 读回长度为1（4字节）
* 读地址：30'h00000004(Byte)
* 读数据：32'h04030201

>既然IP的建立和仿真已经完成，那么我们是不是应该实际测试呢？小编将在下一节详细介绍PCIE在PIO模式下与PC完成通信，最后介绍PCIE在DMA模式下如何生成工程以及与上位机之间的通信。

