

================================================================
== Vivado HLS Report for 'conv_layer2'
================================================================
* Date:           Sun Feb 21 01:45:48 2021

* Version:        2018.2 (Build 2258646 on Thu Jun 14 20:25:20 MDT 2018)
* Project:        nnet_stream
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z010clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  13.00|    13.958|        1.62|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  5789|  8155|  5789|  8155|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------------------+------+------+----------+-----------+-----------+------+----------+
        |                        |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        |        Loop Name       |  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +------------------------+------+------+----------+-----------+-----------+------+----------+
        |- Loop 1                |  1264|  1264|        79|          -|          -|    16|    no    |
        | + Loop 1.1             |    76|    76|        38|          -|          -|     2|    no    |
        |  ++ Loop 1.1.1         |    36|    36|        18|          -|          -|     2|    no    |
        |   +++ Loop 1.1.1.1     |    16|    16|         2|          -|          -|     8|    no    |
        |- Loop 2                |   128|   128|         1|          -|          -|   128|    no    |
        |- L_conv_layer2_label5  |  4394|  6760|  26 ~ 40 |          -|          -|   169|    no    |
        | + conv_layer2_label12  |    22|    22|         8|          1|          1|    16|    yes   |
        +------------------------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+-------+-------+
|       Name      | BRAM_18K| DSP48E|   FF  |  LUT  |
+-----------------+---------+-------+-------+-------+
|DSP              |        -|     21|      -|      -|
|Expression       |        -|      1|      0|   1717|
|FIFO             |        -|      -|      -|      -|
|Instance         |        -|      -|      -|      -|
|Memory           |       16|      -|     99|     19|
|Multiplexer      |        -|      -|      -|    345|
|Register         |        0|      -|   1723|     64|
+-----------------+---------+-------+-------+-------+
|Total            |       16|     22|   1822|   2145|
+-----------------+---------+-------+-------+-------+
|Available        |      120|     80|  35200|  17600|
+-----------------+---------+-------+-------+-------+
|Utilization (%)  |       13|     27|      5|     12|
+-----------------+---------+-------+-------+-------+

+ Detail: 
    * Instance: 
    N/A

    * DSP48: 
    +--------------------------+----------------------+--------------+
    |         Instance         |        Module        |  Expression  |
    +--------------------------+----------------------+--------------+
    |nnet_mac_muladd_1b6t_U39  |nnet_mac_muladd_1b6t  | i0 * i1 + i2 |
    |nnet_mac_muladd_8b1s_U20  |nnet_mac_muladd_8b1s  | i0 + i1 * i2 |
    |nnet_mac_muladd_8b1s_U21  |nnet_mac_muladd_8b1s  | i0 + i1 * i2 |
    |nnet_mac_muladd_8b1s_U22  |nnet_mac_muladd_8b1s  | i0 + i1 * i2 |
    |nnet_mac_muladd_8b1s_U26  |nnet_mac_muladd_8b1s  | i0 + i1 * i2 |
    |nnet_mac_muladd_8b1s_U27  |nnet_mac_muladd_8b1s  | i0 + i1 * i2 |
    |nnet_mac_muladd_8b1s_U28  |nnet_mac_muladd_8b1s  | i0 + i1 * i2 |
    |nnet_mac_muladd_8b1s_U29  |nnet_mac_muladd_8b1s  | i0 + i1 * i2 |
    |nnet_mac_muladd_8b1s_U31  |nnet_mac_muladd_8b1s  | i0 + i1 * i2 |
    |nnet_mac_muladd_8b1s_U32  |nnet_mac_muladd_8b1s  | i0 + i1 * i2 |
    |nnet_mac_muladd_8b1s_U33  |nnet_mac_muladd_8b1s  | i0 + i1 * i2 |
    |nnet_mac_muladd_8b1s_U34  |nnet_mac_muladd_8b1s  | i0 + i1 * i2 |
    |nnet_mac_muladd_8b1s_U35  |nnet_mac_muladd_8b1s  | i0 + i1 * i2 |
    |nnet_mac_muladd_8b1s_U36  |nnet_mac_muladd_8b1s  | i0 + i1 * i2 |
    |nnet_mac_muladd_8b2s_U23  |nnet_mac_muladd_8b2s  | i0 * i1 + i2 |
    |nnet_mac_muladd_8b3s_U24  |nnet_mac_muladd_8b3s  | i0 * i1 + i2 |
    |nnet_mac_muladd_8b3s_U30  |nnet_mac_muladd_8b3s  | i0 * i1 + i2 |
    |nnet_mac_muladd_8b3s_U37  |nnet_mac_muladd_8b3s  | i0 * i1 + i2 |
    |nnet_mac_muladd_8b4t_U25  |nnet_mac_muladd_8b4t  | i0 * i1 + i2 |
    |nnet_mac_muladd_8b5t_U38  |nnet_mac_muladd_8b5t  | i0 * i1 + i2 |
    |nnet_mul_mul_24s_b0s_U19  |nnet_mul_mul_24s_b0s  |    i0 * i1   |
    +--------------------------+----------------------+--------------+

    * Memory: 
    +-------------------------+----------------------+---------+----+----+------+-----+------+-------------+
    |          Memory         |        Module        | BRAM_18K| FF | LUT| Words| Bits| Banks| W*Bits*Banks|
    +-------------------------+----------------------+---------+----+----+------+-----+------+-------------+
    |conv_layer2_weights_s_U  |conv_layer2_conv_bVr  |       16|   0|   0|   512|    8|     1|         4096|
    |conv_layer2_bias_V_U     |conv_layer2_conv_bXr  |        0|  11|   3|    16|   11|     1|          176|
    |kernel_sum_V_U           |conv_layer2_kernebZs  |        0|  48|   6|    16|   24|     1|          384|
    |scale_1_V_U              |conv_layer2_scalebWr  |        0|  20|   5|    16|   20|     1|          320|
    |scale_0_V_U              |conv_layer2_scalebYs  |        0|  20|   5|    16|   20|     1|          320|
    +-------------------------+----------------------+---------+----+----+------+-----+------+-------------+
    |Total                    |                      |       16|  99|  19|   576|   83|     5|         5296|
    +-------------------------+----------------------+---------+----+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name           | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |grp_fu_3773_p2                     |     *    |      0|  0|  41|           8|           8|
    |grp_fu_3781_p2                     |     *    |      0|  0|  41|           8|           8|
    |grp_fu_3789_p2                     |     *    |      0|  0|  41|           8|           8|
    |grp_fu_3823_p2                     |     *    |      0|  0|  41|           8|           8|
    |grp_fu_3831_p2                     |     *    |      0|  0|  41|           8|           8|
    |grp_fu_3839_p2                     |     *    |      0|  0|  41|           8|           8|
    |grp_fu_3847_p2                     |     *    |      0|  0|  41|           8|           8|
    |grp_fu_3865_p2                     |     *    |      0|  0|  41|           8|           8|
    |grp_fu_3873_p2                     |     *    |      0|  0|  41|           8|           8|
    |grp_fu_3881_p2                     |     *    |      0|  0|  41|           8|           8|
    |grp_fu_3889_p2                     |     *    |      0|  0|  41|           8|           8|
    |grp_fu_3897_p2                     |     *    |      0|  0|  41|           8|           8|
    |grp_fu_3905_p2                     |     *    |      0|  0|  41|           8|           8|
    |p_Val2_5_fu_3519_p2                |     *    |      1|  0|  47|          20|          25|
    |a_1_fu_2356_p2                     |     +    |      0|  0|  15|           5|           1|
    |b_1_fu_2385_p2                     |     +    |      0|  0|  10|           2|           1|
    |c_1_fu_2414_p2                     |     +    |      0|  0|  10|           2|           1|
    |d_1_fu_2443_p2                     |     +    |      0|  0|  13|           4|           1|
    |filter_1_fu_2550_p2                |     +    |      0|  0|  15|           5|           1|
    |i_8_fu_2486_p2                     |     +    |      0|  0|  13|           4|           1|
    |i_9_fu_2480_p2                     |     +    |      0|  0|  15|           8|           1|
    |i_9_mid1_fu_2510_p2                |     +    |      0|  0|  13|           4|           2|
    |indvar_flatten_next_fu_2504_p2     |     +    |      0|  0|  15|           8|           1|
    |j_op_fu_3747_p2                    |     +    |      0|  0|  13|           4|           1|
    |p_Val2_21_fu_3589_p2               |     +    |      0|  0|  25|          18|          18|
    |p_Val2_8_fu_3647_p2                |     +    |      0|  0|  15|           3|           8|
    |r_V_8_fu_3623_p2                   |     +    |      0|  0|  31|           3|          24|
    |sum_V_0_0_3_fu_3086_p2             |     +    |      0|  0|  24|          17|          17|
    |sum_V_0_0_7_fu_3116_p2             |     +    |      0|  0|  25|          18|          18|
    |sum_V_0_1_7_fu_3253_p2             |     +    |      0|  0|  15|          19|          19|
    |sum_V_1_1_7_fu_3492_p2             |     +    |      0|  0|  15|          20|          20|
    |tmp12_fu_3444_p2                   |     +    |      0|  0|  15|          20|          20|
    |tmp13_fu_3423_p2                   |     +    |      0|  0|  27|          20|          20|
    |tmp16_fu_3434_p2                   |     +    |      0|  0|  24|          17|          17|
    |tmp19_fu_3482_p2                   |     +    |      0|  0|  26|          19|          19|
    |tmp20_fu_3456_p2                   |     +    |      0|  0|  24|          17|          17|
    |tmp23_fu_3472_p2                   |     +    |      0|  0|  25|          18|          18|
    |tmp5_fu_3229_p2                    |     +    |      0|  0|  15|          19|          19|
    |tmp8_fu_3243_p2                    |     +    |      0|  0|  25|          18|          18|
    |tmp_122_fu_2453_p2                 |     +    |      0|  0|  13|          11|          11|
    |tmp_23_fu_2467_p2                  |     +    |      0|  0|  31|          24|          24|
    |tmp_56_fu_2395_p2                  |     +    |      0|  0|  15|           7|           7|
    |tmp_57_fu_2424_p2                  |     +    |      0|  0|  15|           8|           8|
    |r_V_fu_3505_p2                     |     -    |      0|  0|  32|          25|          25|
    |ap_block_pp0_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_state17_pp0_stage0_iter7  |    and   |      0|  0|   2|           1|           1|
    |ap_block_state19                   |    and   |      0|  0|   2|           1|           1|
    |ap_block_state33                   |    and   |      0|  0|   2|           1|           1|
    |ap_block_state8                    |    and   |      0|  0|   2|           1|           1|
    |ap_predicate_op1068_read_state18   |    and   |      0|  0|   2|           1|           1|
    |ap_predicate_op106_read_state8     |    and   |      0|  0|   2|           1|           1|
    |ap_predicate_op4953_read_state33   |    and   |      0|  0|   2|           1|           1|
    |ap_predicate_op809_read_state18    |    and   |      0|  0|   2|           1|           1|
    |overflow_fu_3676_p2                |    and   |      0|  0|   2|           1|           1|
    |qb_assign_5_fu_3579_p2             |    and   |      0|  0|   2|           1|           1|
    |underflow_fu_3699_p2               |    and   |      0|  0|   2|           1|           1|
    |exitcond1_fu_2522_p2               |   icmp   |      0|  0|   9|           4|           3|
    |exitcond3_fu_2408_p2               |   icmp   |      0|  0|   9|           2|           3|
    |exitcond5_fu_2437_p2               |   icmp   |      0|  0|  11|           4|           5|
    |exitcond6_fu_2544_p2               |   icmp   |      0|  0|  11|           5|           6|
    |exitcond7_fu_2474_p2               |   icmp   |      0|  0|  13|           8|           9|
    |exitcond9_fu_2379_p2               |   icmp   |      0|  0|   9|           2|           3|
    |exitcond_flatten_fu_2498_p2        |   icmp   |      0|  0|  11|           8|           8|
    |exitcond_fu_2350_p2                |   icmp   |      0|  0|  11|           5|           6|
    |p_not38_i_i_fu_3688_p2             |   icmp   |      0|  0|  13|          16|           2|
    |p_not_i_i_fu_3660_p2               |   icmp   |      0|  0|  13|          16|           1|
    |r_fu_3561_p2                       |   icmp   |      0|  0|  18|          27|           1|
    |tmp_19_fu_2492_p2                  |   icmp   |      0|  0|   9|           4|           3|
    |tmp_19_mid1_fu_2516_p2             |   icmp   |      0|  0|   9|           4|           3|
    |tmp_24_fu_3760_p2                  |   icmp   |      0|  0|   9|           4|           3|
    |ap_block_state1                    |    or    |      0|  0|   2|           1|           1|
    |ap_block_state18                   |    or    |      0|  0|   2|           1|           1|
    |brmerge39_i_i_fu_3693_p2           |    or    |      0|  0|   2|           1|           1|
    |brmerge_fu_3716_p2                 |    or    |      0|  0|   2|           1|           1|
    |brmerge_i_i_fu_3665_p2             |    or    |      0|  0|   2|           1|           1|
    |brmerge_i_i_i_fu_3704_p2           |    or    |      0|  0|   2|           1|           1|
    |r_i_i4_fu_3573_p2                  |    or    |      0|  0|   2|           1|           1|
    |tmp_100_fu_2954_p2                 |    or    |      0|  0|  10|          10|           5|
    |tmp_102_fu_2968_p2                 |    or    |      0|  0|  10|          10|           5|
    |tmp_104_fu_2982_p2                 |    or    |      0|  0|  10|          10|           5|
    |tmp_106_fu_2996_p2                 |    or    |      0|  0|  10|          10|           5|
    |tmp_108_fu_3010_p2                 |    or    |      0|  0|  10|          10|           5|
    |tmp_110_fu_3024_p2                 |    or    |      0|  0|  10|          10|           5|
    |tmp_112_fu_3038_p2                 |    or    |      0|  0|  10|          10|           5|
    |tmp_114_fu_3052_p2                 |    or    |      0|  0|  10|          10|           5|
    |tmp_116_fu_3066_p2                 |    or    |      0|  0|  10|          10|           5|
    |tmp_118_fu_2786_p2                 |    or    |      0|  0|  10|          10|           5|
    |tmp_120_fu_2800_p2                 |    or    |      0|  0|  10|          10|           5|
    |tmp_60_fu_2569_p2                  |    or    |      0|  0|  10|          10|           1|
    |tmp_62_fu_2584_p2                  |    or    |      0|  0|  10|          10|           2|
    |tmp_64_fu_2599_p2                  |    or    |      0|  0|  10|          10|           2|
    |tmp_66_fu_2614_p2                  |    or    |      0|  0|  10|          10|           3|
    |tmp_68_fu_2629_p2                  |    or    |      0|  0|  10|          10|           3|
    |tmp_70_fu_2644_p2                  |    or    |      0|  0|  10|          10|           3|
    |tmp_72_fu_2659_p2                  |    or    |      0|  0|  10|          10|           3|
    |tmp_74_fu_2674_p2                  |    or    |      0|  0|  10|          10|           4|
    |tmp_76_fu_2688_p2                  |    or    |      0|  0|  10|          10|           4|
    |tmp_78_fu_2702_p2                  |    or    |      0|  0|  10|          10|           4|
    |tmp_80_fu_2716_p2                  |    or    |      0|  0|  10|          10|           4|
    |tmp_82_fu_2730_p2                  |    or    |      0|  0|  10|          10|           4|
    |tmp_84_fu_2744_p2                  |    or    |      0|  0|  10|          10|           4|
    |tmp_86_fu_2758_p2                  |    or    |      0|  0|  10|          10|           4|
    |tmp_88_fu_2772_p2                  |    or    |      0|  0|  10|          10|           4|
    |tmp_90_fu_2884_p2                  |    or    |      0|  0|  10|          10|           5|
    |tmp_92_fu_2898_p2                  |    or    |      0|  0|  10|          10|           5|
    |tmp_94_fu_2912_p2                  |    or    |      0|  0|  10|          10|           5|
    |tmp_96_fu_2926_p2                  |    or    |      0|  0|  10|          10|           5|
    |tmp_98_fu_2940_p2                  |    or    |      0|  0|  10|          10|           5|
    |i_1_mid2_fu_2536_p3                |  select  |      0|  0|   4|           1|           4|
    |j_4_fu_3753_p3                     |  select  |      0|  0|   4|           1|           1|
    |out_V_V_din                        |  select  |      0|  0|   8|           1|           8|
    |p_Val2_49_mux_fu_3722_p3           |  select  |      0|  0|   8|           1|           7|
    |p_Val2_s_fu_3730_p3                |  select  |      0|  0|   9|           1|           9|
    |p_a_V_i_fu_3603_p3                 |  select  |      0|  0|  18|           1|           1|
    |tmp_19_mid2_fu_2528_p3             |  select  |      0|  0|   2|           1|           1|
    |ap_enable_pp0                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1            |    xor   |      0|  0|   2|           2|           1|
    |newsignbit_0_not_i_i_fu_3682_p2    |    xor   |      0|  0|   2|           1|           2|
    |not_s_i_i4_fu_3567_p2              |    xor   |      0|  0|   2|           1|           2|
    |tmp_31_fu_3671_p2                  |    xor   |      0|  0|   2|           1|           2|
    |underflow_not_fu_3710_p2           |    xor   |      0|  0|   2|           1|           2|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |Total                              |          |      1|  0|1717|         943|         733|
    +-----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +----------------------------------+-----+-----------+-----+-----------+
    |               Name               | LUT | Input Size| Bits| Total Bits|
    +----------------------------------+-----+-----------+-----+-----------+
    |a_reg_973                         |    9|          2|    5|         10|
    |ap_NS_fsm                         |  153|         34|    1|         34|
    |ap_done                           |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1           |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter7           |    9|          2|    1|          2|
    |ap_phi_mux_filter_phi_fu_1066_p4  |    9|          2|    5|         10|
    |b_reg_984                         |    9|          2|    2|          4|
    |c_reg_995                         |    9|          2|    2|          4|
    |conv_layer2_weights_s_address0    |   15|          3|    9|         27|
    |d_reg_1006                        |    9|          2|    4|          8|
    |filter_reg_1062                   |    9|          2|    5|         10|
    |i_1_reg_1039                      |    9|          2|    4|          8|
    |i_reg_1017                        |    9|          2|    8|         16|
    |in_V_V_blk_n                      |    9|          2|    1|          2|
    |indvar_flatten_reg_1028           |    9|          2|    8|         16|
    |j_reg_1050                        |    9|          2|    4|          8|
    |kernel_sum_V_address0             |   21|          4|    4|         16|
    |kernel_sum_V_d0                   |   21|          4|   24|         96|
    |out_V_V_blk_n                     |    9|          2|    1|          2|
    +----------------------------------+-----+-----------+-----+-----------+
    |Total                             |  345|         75|   90|        277|
    +----------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +---------------------------------+----+----+-----+-----------+
    |               Name              | FF | LUT| Bits| Const Bits|
    +---------------------------------+----+----+-----+-----------+
    |a_1_reg_3944                     |   5|   0|    5|          0|
    |a_reg_973                        |   5|   0|    5|          0|
    |ap_CS_fsm                        |  33|   0|   33|          0|
    |ap_done_reg                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7          |   1|   0|    1|          0|
    |b_1_reg_3962                     |   2|   0|    2|          0|
    |b_reg_984                        |   2|   0|    2|          0|
    |c_1_reg_3975                     |   2|   0|    2|          0|
    |c_reg_995                        |   2|   0|    2|          0|
    |conv_buff_val_V_1_0_s            |   8|   0|    8|          0|
    |conv_buff_val_V_1_10             |   8|   0|    8|          0|
    |conv_buff_val_V_1_10_1           |   8|   0|    8|          0|
    |conv_buff_val_V_1_10_10          |   8|   0|    8|          0|
    |conv_buff_val_V_1_10_2           |   8|   0|    8|          0|
    |conv_buff_val_V_1_10_3           |   8|   0|    8|          0|
    |conv_buff_val_V_1_10_4           |   8|   0|    8|          0|
    |conv_buff_val_V_1_10_5           |   8|   0|    8|          0|
    |conv_buff_val_V_1_10_6           |   8|   0|    8|          0|
    |conv_buff_val_V_1_10_7           |   8|   0|    8|          0|
    |conv_buff_val_V_1_10_8           |   8|   0|    8|          0|
    |conv_buff_val_V_1_10_9           |   8|   0|    8|          0|
    |conv_buff_val_V_1_11             |   8|   0|    8|          0|
    |conv_buff_val_V_1_11_1           |   8|   0|    8|          0|
    |conv_buff_val_V_1_11_10          |   8|   0|    8|          0|
    |conv_buff_val_V_1_11_2           |   8|   0|    8|          0|
    |conv_buff_val_V_1_11_3           |   8|   0|    8|          0|
    |conv_buff_val_V_1_11_4           |   8|   0|    8|          0|
    |conv_buff_val_V_1_11_5           |   8|   0|    8|          0|
    |conv_buff_val_V_1_11_6           |   8|   0|    8|          0|
    |conv_buff_val_V_1_11_7           |   8|   0|    8|          0|
    |conv_buff_val_V_1_11_8           |   8|   0|    8|          0|
    |conv_buff_val_V_1_11_9           |   8|   0|    8|          0|
    |conv_buff_val_V_1_12             |   8|   0|    8|          0|
    |conv_buff_val_V_1_12_1           |   8|   0|    8|          0|
    |conv_buff_val_V_1_12_2           |   8|   0|    8|          0|
    |conv_buff_val_V_1_12_3           |   8|   0|    8|          0|
    |conv_buff_val_V_1_12_4           |   8|   0|    8|          0|
    |conv_buff_val_V_1_12_5           |   8|   0|    8|          0|
    |conv_buff_val_V_1_12_6           |   8|   0|    8|          0|
    |conv_buff_val_V_1_12_7           |   8|   0|    8|          0|
    |conv_buff_val_V_1_12_8           |   8|   0|    8|          0|
    |conv_buff_val_V_1_13             |   8|   0|    8|          0|
    |conv_buff_val_V_1_14             |   8|   0|    8|          0|
    |conv_buff_val_V_1_15             |   8|   0|    8|          0|
    |conv_buff_val_V_1_16             |   8|   0|    8|          0|
    |conv_buff_val_V_1_17             |   8|   0|    8|          0|
    |conv_buff_val_V_1_18             |   8|   0|    8|          0|
    |conv_buff_val_V_1_19             |   8|   0|    8|          0|
    |conv_buff_val_V_1_1_s            |   8|   0|    8|          0|
    |conv_buff_val_V_1_20             |   8|   0|    8|          0|
    |conv_buff_val_V_1_21             |   8|   0|    8|          0|
    |conv_buff_val_V_1_22             |   8|   0|    8|          0|
    |conv_buff_val_V_1_23             |   8|   0|    8|          0|
    |conv_buff_val_V_1_24             |   8|   0|    8|          0|
    |conv_buff_val_V_1_25             |   8|   0|    8|          0|
    |conv_buff_val_V_1_26             |   8|   0|    8|          0|
    |conv_buff_val_V_1_27             |   8|   0|    8|          0|
    |conv_buff_val_V_1_28             |   8|   0|    8|          0|
    |conv_buff_val_V_1_29             |   8|   0|    8|          0|
    |conv_buff_val_V_1_2_s            |   8|   0|    8|          0|
    |conv_buff_val_V_1_30             |   8|   0|    8|          0|
    |conv_buff_val_V_1_31             |   8|   0|    8|          0|
    |conv_buff_val_V_1_32             |   8|   0|    8|          0|
    |conv_buff_val_V_1_33             |   8|   0|    8|          0|
    |conv_buff_val_V_1_34             |   8|   0|    8|          0|
    |conv_buff_val_V_1_35             |   8|   0|    8|          0|
    |conv_buff_val_V_1_36             |   8|   0|    8|          0|
    |conv_buff_val_V_1_37             |   8|   0|    8|          0|
    |conv_buff_val_V_1_38             |   8|   0|    8|          0|
    |conv_buff_val_V_1_39             |   8|   0|    8|          0|
    |conv_buff_val_V_1_3_s            |   8|   0|    8|          0|
    |conv_buff_val_V_1_40             |   8|   0|    8|          0|
    |conv_buff_val_V_1_41             |   8|   0|    8|          0|
    |conv_buff_val_V_1_42             |   8|   0|    8|          0|
    |conv_buff_val_V_1_43             |   8|   0|    8|          0|
    |conv_buff_val_V_1_44             |   8|   0|    8|          0|
    |conv_buff_val_V_1_45             |   8|   0|    8|          0|
    |conv_buff_val_V_1_46             |   8|   0|    8|          0|
    |conv_buff_val_V_1_47             |   8|   0|    8|          0|
    |conv_buff_val_V_1_48             |   8|   0|    8|          0|
    |conv_buff_val_V_1_49             |   8|   0|    8|          0|
    |conv_buff_val_V_1_4_s            |   8|   0|    8|          0|
    |conv_buff_val_V_1_50             |   8|   0|    8|          0|
    |conv_buff_val_V_1_51             |   8|   0|    8|          0|
    |conv_buff_val_V_1_52             |   8|   0|    8|          0|
    |conv_buff_val_V_1_53             |   8|   0|    8|          0|
    |conv_buff_val_V_1_54             |   8|   0|    8|          0|
    |conv_buff_val_V_1_55             |   8|   0|    8|          0|
    |conv_buff_val_V_1_56             |   8|   0|    8|          0|
    |conv_buff_val_V_1_57             |   8|   0|    8|          0|
    |conv_buff_val_V_1_58             |   8|   0|    8|          0|
    |conv_buff_val_V_1_59             |   8|   0|    8|          0|
    |conv_buff_val_V_1_5_s            |   8|   0|    8|          0|
    |conv_buff_val_V_1_60             |   8|   0|    8|          0|
    |conv_buff_val_V_1_61             |   8|   0|    8|          0|
    |conv_buff_val_V_1_62             |   8|   0|    8|          0|
    |conv_buff_val_V_1_63             |   8|   0|    8|          0|
    |conv_buff_val_V_1_64             |   8|   0|    8|          0|
    |conv_buff_val_V_1_65             |   8|   0|    8|          0|
    |conv_buff_val_V_1_66             |   8|   0|    8|          0|
    |conv_buff_val_V_1_67             |   8|   0|    8|          0|
    |conv_buff_val_V_1_68             |   8|   0|    8|          0|
    |conv_buff_val_V_1_69             |   8|   0|    8|          0|
    |conv_buff_val_V_1_6_s            |   8|   0|    8|          0|
    |conv_buff_val_V_1_70             |   8|   0|    8|          0|
    |conv_buff_val_V_1_71             |   8|   0|    8|          0|
    |conv_buff_val_V_1_72             |   8|   0|    8|          0|
    |conv_buff_val_V_1_73             |   8|   0|    8|          0|
    |conv_buff_val_V_1_74             |   8|   0|    8|          0|
    |conv_buff_val_V_1_75             |   8|   0|    8|          0|
    |conv_buff_val_V_1_76             |   8|   0|    8|          0|
    |conv_buff_val_V_1_77             |   8|   0|    8|          0|
    |conv_buff_val_V_1_78             |   8|   0|    8|          0|
    |conv_buff_val_V_1_79             |   8|   0|    8|          0|
    |conv_buff_val_V_1_7_s            |   8|   0|    8|          0|
    |conv_buff_val_V_1_80             |   8|   0|    8|          0|
    |conv_buff_val_V_1_81             |   8|   0|    8|          0|
    |conv_buff_val_V_1_82             |   8|   0|    8|          0|
    |conv_buff_val_V_1_83             |   8|   0|    8|          0|
    |conv_buff_val_V_1_84             |   8|   0|    8|          0|
    |conv_buff_val_V_1_85             |   8|   0|    8|          0|
    |conv_buff_val_V_1_86             |   8|   0|    8|          0|
    |conv_buff_val_V_1_87             |   8|   0|    8|          0|
    |conv_buff_val_V_1_88             |   8|   0|    8|          0|
    |conv_buff_val_V_1_89             |   8|   0|    8|          0|
    |conv_buff_val_V_1_8_s            |   8|   0|    8|          0|
    |conv_buff_val_V_1_90             |   8|   0|    8|          0|
    |conv_buff_val_V_1_91             |   8|   0|    8|          0|
    |conv_buff_val_V_1_92             |   8|   0|    8|          0|
    |conv_buff_val_V_1_93             |   8|   0|    8|          0|
    |conv_buff_val_V_1_94             |   8|   0|    8|          0|
    |conv_buff_val_V_1_95             |   8|   0|    8|          0|
    |conv_buff_val_V_1_96             |   8|   0|    8|          0|
    |conv_buff_val_V_1_97             |   8|   0|    8|          0|
    |conv_buff_val_V_1_98             |   8|   0|    8|          0|
    |conv_buff_val_V_1_99             |   8|   0|    8|          0|
    |conv_buff_val_V_1_9_s            |   8|   0|    8|          0|
    |conv_layer2_weights_39_reg_4169  |   8|   0|    8|          0|
    |conv_layer2_weights_40_reg_4174  |   8|   0|    8|          0|
    |conv_layer2_weights_44_reg_4254  |   8|   0|    8|          0|
    |conv_layer2_weights_45_reg_4259  |   8|   0|    8|          0|
    |conv_layer2_weights_48_reg_4264  |   8|   0|    8|          0|
    |conv_layer2_weights_51_reg_4294  |   8|   0|    8|          0|
    |d_1_reg_3988                     |   4|   0|    4|          0|
    |d_reg_1006                       |   4|   0|    4|          0|
    |exitcond1_reg_4018               |   1|   0|    1|          0|
    |exitcond6_reg_4032               |   1|   0|    1|          0|
    |f_op_V_4_reg_4364                |  11|   0|   11|          0|
    |filter_1_reg_4036                |   5|   0|    5|          0|
    |filter_reg_1062                  |   5|   0|    5|          0|
    |i_1_mid2_reg_4027                |   4|   0|    4|          0|
    |i_1_reg_1039                     |   4|   0|    4|          0|
    |i_reg_1017                       |   8|   0|    8|          0|
    |indvar_flatten_next_reg_4013     |   8|   0|    8|          0|
    |indvar_flatten_reg_1028          |   8|   0|    8|          0|
    |isneg_reg_4379                   |   1|   0|    1|          0|
    |j_4_reg_4391                     |   4|   0|    4|          0|
    |j_reg_1050                       |   4|   0|    4|          0|
    |kernel_sum_V_addr_reg_3954       |   4|   0|    4|          0|
    |p_Val2_5_reg_4359                |  44|   0|   44|          0|
    |scale_0_V_load_reg_4369          |  20|   0|   20|          0|
    |sum_V_0_0_1_reg_4159             |  16|   0|   16|          0|
    |sum_V_0_1_7_reg_4289             |  19|   0|   19|          0|
    |sum_V_1_1_7_reg_4334             |  20|   0|   20|          0|
    |tmp11_reg_4279                   |  16|   0|   16|          0|
    |tmp15_reg_4299                   |  16|   0|   16|          0|
    |tmp17_reg_4304                   |  16|   0|   16|          0|
    |tmp18_reg_4309                   |  16|   0|   16|          0|
    |tmp1_reg_4164                    |  16|   0|   16|          0|
    |tmp21_reg_4314                   |  16|   0|   16|          0|
    |tmp22_reg_4319                   |  16|   0|   16|          0|
    |tmp24_reg_4324                   |  16|   0|   16|          0|
    |tmp25_reg_4329                   |  17|   0|   17|          0|
    |tmp26_reg_4284                   |  16|   0|   16|          0|
    |tmp4_reg_4179                    |  16|   0|   16|          0|
    |tmp6_reg_4269                    |  19|   0|   19|          0|
    |tmp9_reg_4274                    |  16|   0|   16|          0|
    |tmp_129_reg_3967                 |   7|   0|    8|          1|
    |tmp_135_reg_4374                 |   8|   0|    8|          0|
    |tmp_19_mid2_reg_4023             |   1|   0|    1|          0|
    |tmp_24_reg_4396                  |   1|   0|    1|          0|
    |tmp_30_reg_4385                  |  16|   0|   16|          0|
    |tmp_57_cast_reg_3949             |   5|   0|    7|          2|
    |tmp_58_reg_4041                  |   5|   0|   10|          5|
    |tmp_58_reg_4041_pp0_iter1_reg    |   5|   0|   10|          5|
    |tmp_63_cast_reg_3980             |   8|   0|   11|          3|
    |exitcond6_reg_4032               |  64|  32|    1|          0|
    |filter_reg_1062                  |  64|  32|    5|          0|
    +---------------------------------+----+----+-----+-----------+
    |Total                            |1723|  64| 1617|         16|
    +---------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+----------------+-----+-----+------------+--------------+--------------+
|    RTL Ports   | Dir | Bits|  Protocol  | Source Object|    C Type    |
+----------------+-----+-----+------------+--------------+--------------+
|ap_clk          |  in |    1| ap_ctrl_hs |  conv_layer2 | return value |
|ap_rst          |  in |    1| ap_ctrl_hs |  conv_layer2 | return value |
|ap_start        |  in |    1| ap_ctrl_hs |  conv_layer2 | return value |
|ap_done         | out |    1| ap_ctrl_hs |  conv_layer2 | return value |
|ap_continue     |  in |    1| ap_ctrl_hs |  conv_layer2 | return value |
|ap_idle         | out |    1| ap_ctrl_hs |  conv_layer2 | return value |
|ap_ready        | out |    1| ap_ctrl_hs |  conv_layer2 | return value |
|out_V_V_din     | out |    8|   ap_fifo  |    out_V_V   |    pointer   |
|out_V_V_full_n  |  in |    1|   ap_fifo  |    out_V_V   |    pointer   |
|out_V_V_write   | out |    1|   ap_fifo  |    out_V_V   |    pointer   |
|in_V_V_dout     |  in |    8|   ap_fifo  |    in_V_V    |    pointer   |
|in_V_V_empty_n  |  in |    1|   ap_fifo  |    in_V_V    |    pointer   |
|in_V_V_read     | out |    1|   ap_fifo  |    in_V_V    |    pointer   |
+----------------+-----+-----+------------+--------------+--------------+

