{
-id_to_ex_bus 在模拟波形中的后八位出现X态
--根据16进制指令，找到id_to_ex_bus后8位对应rdata2
---rdata2未初始化，在regfile.v中的rdata值是输出线，将当前模块返回到顶层模块中（这里是ID段）
----又发现根据 regfile.v 中 reg_array[raddr2] 这个代码，未能将值给到rdata2，说明当前寄存器未初始化，上一条指令还没有写入到寄存器中
-----在波形图中发现出现了数据相关问题，即ori操作在ex阶段时还未写入值到寄存器中，发现问题

                                
-数据相关：
--相邻指令间存在数据相关（ID、EX间存在数据相关）
--相隔一条指令的指令间存在数据相关（ID、MEM间存在数据相关）
--相隔两条指令的指令间存在数据相关（ID、WB间存在数据相关）


-添加数据前推通路：
--将EX段和MEM段引出一条通路连回ID段，传输数据参考WB段，同时在mycpu_core.v中增加相应的线路，这里用 ex(mem)_to_id_bus
---在ID段中继续参考WB段进行数据的接收，接下来应该处理对数据的处理，解决数据相关问题
----判断在EX，MEM，WB 段中是否出现和当前ID段需要访问的寄存器地址相等的情况，同时增加临时变量tdata1(2)，若有数据相关问题，赋值给tdata，代替rdata

-继续添加部分指令，此时遇到 lw，sw 读写内存数据有问题
--应当增加 EX、MEM 中有关sram的功能

}

