TimeQuest Timing Analyzer report for datapath
Wed Sep 24 11:51:59 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'p_clk'
 12. Slow Model Hold: 'p_clk'
 13. Slow Model Minimum Pulse Width: 'p_clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'p_clk'
 24. Fast Model Hold: 'p_clk'
 25. Fast Model Minimum Pulse Width: 'p_clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; datapath                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; p_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { p_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 85.9 MHz ; 85.9 MHz        ; p_clk      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; p_clk ; -10.642 ; -1753.964     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; p_clk ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; p_clk ; -1.380 ; -530.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p_clk'                                                                                                                                      ;
+---------+----------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                    ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -10.642 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.042     ; 11.636     ;
; -10.630 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[28] ; p_clk        ; p_clk       ; 1.000        ; -0.052     ; 11.614     ;
; -10.627 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[9]  ; p_clk        ; p_clk       ; 1.000        ; -0.042     ; 11.621     ;
; -10.620 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[10] ; p_clk        ; p_clk       ; 1.000        ; -0.052     ; 11.604     ;
; -10.620 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[29] ; p_clk        ; p_clk       ; 1.000        ; -0.043     ; 11.613     ;
; -10.605 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[25] ; p_clk        ; p_clk       ; 1.000        ; -0.042     ; 11.599     ;
; -10.577 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[27] ; p_clk        ; p_clk       ; 1.000        ; -0.041     ; 11.572     ;
; -10.525 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[26] ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 11.555     ;
; -10.523 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[2]  ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 11.553     ;
; -10.495 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.042     ; 11.489     ;
; -10.484 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[30] ; p_clk        ; p_clk       ; 1.000        ; -0.032     ; 11.488     ;
; -10.483 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.043     ; 11.476     ;
; -10.483 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[28] ; p_clk        ; p_clk       ; 1.000        ; -0.052     ; 11.467     ;
; -10.480 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[9]  ; p_clk        ; p_clk       ; 1.000        ; -0.042     ; 11.474     ;
; -10.473 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[10] ; p_clk        ; p_clk       ; 1.000        ; -0.052     ; 11.457     ;
; -10.473 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[29] ; p_clk        ; p_clk       ; 1.000        ; -0.043     ; 11.466     ;
; -10.471 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[28] ; p_clk        ; p_clk       ; 1.000        ; -0.053     ; 11.454     ;
; -10.468 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[9]  ; p_clk        ; p_clk       ; 1.000        ; -0.043     ; 11.461     ;
; -10.466 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[16] ; p_clk        ; p_clk       ; 1.000        ; 0.006      ; 11.508     ;
; -10.461 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[10] ; p_clk        ; p_clk       ; 1.000        ; -0.053     ; 11.444     ;
; -10.461 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[29] ; p_clk        ; p_clk       ; 1.000        ; -0.044     ; 11.453     ;
; -10.458 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[25] ; p_clk        ; p_clk       ; 1.000        ; -0.042     ; 11.452     ;
; -10.455 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.043     ; 11.448     ;
; -10.446 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[25] ; p_clk        ; p_clk       ; 1.000        ; -0.043     ; 11.439     ;
; -10.443 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[28] ; p_clk        ; p_clk       ; 1.000        ; -0.053     ; 11.426     ;
; -10.440 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[9]  ; p_clk        ; p_clk       ; 1.000        ; -0.043     ; 11.433     ;
; -10.433 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[10] ; p_clk        ; p_clk       ; 1.000        ; -0.053     ; 11.416     ;
; -10.433 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[29] ; p_clk        ; p_clk       ; 1.000        ; -0.044     ; 11.425     ;
; -10.430 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[27] ; p_clk        ; p_clk       ; 1.000        ; -0.041     ; 11.425     ;
; -10.418 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[25] ; p_clk        ; p_clk       ; 1.000        ; -0.043     ; 11.411     ;
; -10.418 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[27] ; p_clk        ; p_clk       ; 1.000        ; -0.042     ; 11.412     ;
; -10.412 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[21] ; p_clk        ; p_clk       ; 1.000        ; 0.017      ; 11.465     ;
; -10.412 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.042     ; 11.406     ;
; -10.400 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[28] ; p_clk        ; p_clk       ; 1.000        ; -0.052     ; 11.384     ;
; -10.397 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[9]  ; p_clk        ; p_clk       ; 1.000        ; -0.042     ; 11.391     ;
; -10.390 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[10] ; p_clk        ; p_clk       ; 1.000        ; -0.052     ; 11.374     ;
; -10.390 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[29] ; p_clk        ; p_clk       ; 1.000        ; -0.043     ; 11.383     ;
; -10.390 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[27] ; p_clk        ; p_clk       ; 1.000        ; -0.042     ; 11.384     ;
; -10.388 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[5]  ; p_clk        ; p_clk       ; 1.000        ; -0.018     ; 11.406     ;
; -10.378 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[26] ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 11.408     ;
; -10.376 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[2]  ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 11.406     ;
; -10.375 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[24] ; p_clk        ; p_clk       ; 1.000        ; 0.012      ; 11.423     ;
; -10.375 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[25] ; p_clk        ; p_clk       ; 1.000        ; -0.042     ; 11.369     ;
; -10.374 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[12] ; p_clk        ; p_clk       ; 1.000        ; 0.012      ; 11.422     ;
; -10.366 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[26] ; p_clk        ; p_clk       ; 1.000        ; -0.007     ; 11.395     ;
; -10.364 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[2]  ; p_clk        ; p_clk       ; 1.000        ; -0.007     ; 11.393     ;
; -10.363 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[6]  ; p_clk        ; p_clk       ; 1.000        ; -0.018     ; 11.381     ;
; -10.347 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[7]  ; p_clk        ; p_clk       ; 1.000        ; -0.022     ; 11.361     ;
; -10.347 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[18] ; p_clk        ; p_clk       ; 1.000        ; -0.023     ; 11.360     ;
; -10.347 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[27] ; p_clk        ; p_clk       ; 1.000        ; -0.041     ; 11.342     ;
; -10.338 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[26] ; p_clk        ; p_clk       ; 1.000        ; -0.007     ; 11.367     ;
; -10.337 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[30] ; p_clk        ; p_clk       ; 1.000        ; -0.032     ; 11.341     ;
; -10.336 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[2]  ; p_clk        ; p_clk       ; 1.000        ; -0.007     ; 11.365     ;
; -10.335 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.042     ; 11.329     ;
; -10.327 ; decoder_stage:ds|decoder:d|d_o_opcode[8]     ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.043     ; 11.320     ;
; -10.325 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[11] ; p_clk        ; p_clk       ; 1.000        ; -0.033     ; 11.328     ;
; -10.325 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[30] ; p_clk        ; p_clk       ; 1.000        ; -0.033     ; 11.328     ;
; -10.323 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ; execute_stage:es|ex_next_pc[28] ; p_clk        ; p_clk       ; 1.000        ; -0.052     ; 11.307     ;
; -10.320 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ; execute_stage:es|ex_next_pc[9]  ; p_clk        ; p_clk       ; 1.000        ; -0.042     ; 11.314     ;
; -10.319 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[16] ; p_clk        ; p_clk       ; 1.000        ; 0.006      ; 11.361     ;
; -10.315 ; decoder_stage:ds|decoder:d|d_o_opcode[8]     ; execute_stage:es|ex_next_pc[28] ; p_clk        ; p_clk       ; 1.000        ; -0.053     ; 11.298     ;
; -10.313 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ; execute_stage:es|ex_next_pc[10] ; p_clk        ; p_clk       ; 1.000        ; -0.052     ; 11.297     ;
; -10.313 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ; execute_stage:es|ex_next_pc[29] ; p_clk        ; p_clk       ; 1.000        ; -0.043     ; 11.306     ;
; -10.312 ; decoder_stage:ds|decoder:d|d_o_opcode[8]     ; execute_stage:es|ex_next_pc[9]  ; p_clk        ; p_clk       ; 1.000        ; -0.043     ; 11.305     ;
; -10.308 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[23] ; p_clk        ; p_clk       ; 1.000        ; -0.035     ; 11.309     ;
; -10.307 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[16] ; p_clk        ; p_clk       ; 1.000        ; 0.005      ; 11.348     ;
; -10.306 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[17] ; p_clk        ; p_clk       ; 1.000        ; 0.015      ; 11.357     ;
; -10.305 ; decoder_stage:ds|decoder:d|d_o_opcode[8]     ; execute_stage:es|ex_next_pc[10] ; p_clk        ; p_clk       ; 1.000        ; -0.053     ; 11.288     ;
; -10.305 ; decoder_stage:ds|decoder:d|d_o_opcode[8]     ; execute_stage:es|ex_next_pc[29] ; p_clk        ; p_clk       ; 1.000        ; -0.044     ; 11.297     ;
; -10.298 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ; execute_stage:es|ex_next_pc[25] ; p_clk        ; p_clk       ; 1.000        ; -0.042     ; 11.292     ;
; -10.297 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[30] ; p_clk        ; p_clk       ; 1.000        ; -0.033     ; 11.300     ;
; -10.295 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[26] ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 11.325     ;
; -10.293 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[2]  ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 11.323     ;
; -10.292 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[20] ; p_clk        ; p_clk       ; 1.000        ; -0.035     ; 11.293     ;
; -10.290 ; decoder_stage:ds|decoder:d|d_o_opcode[8]     ; execute_stage:es|ex_next_pc[25] ; p_clk        ; p_clk       ; 1.000        ; -0.043     ; 11.283     ;
; -10.279 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[16] ; p_clk        ; p_clk       ; 1.000        ; 0.005      ; 11.320     ;
; -10.272 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[3]  ; p_clk        ; p_clk       ; 1.000        ; -0.027     ; 11.281     ;
; -10.270 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ; execute_stage:es|ex_next_pc[27] ; p_clk        ; p_clk       ; 1.000        ; -0.041     ; 11.265     ;
; -10.265 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[21] ; p_clk        ; p_clk       ; 1.000        ; 0.017      ; 11.318     ;
; -10.263 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[15] ; p_clk        ; p_clk       ; 1.000        ; -0.023     ; 11.276     ;
; -10.262 ; decoder_stage:ds|decoder:d|d_o_opcode[0]     ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.043     ; 11.255     ;
; -10.262 ; decoder_stage:ds|decoder:d|d_o_opcode[8]     ; execute_stage:es|ex_next_pc[27] ; p_clk        ; p_clk       ; 1.000        ; -0.042     ; 11.256     ;
; -10.254 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[30] ; p_clk        ; p_clk       ; 1.000        ; -0.032     ; 11.258     ;
; -10.253 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[21] ; p_clk        ; p_clk       ; 1.000        ; 0.016      ; 11.305     ;
; -10.250 ; decoder_stage:ds|decoder:d|d_o_opcode[0]     ; execute_stage:es|ex_next_pc[28] ; p_clk        ; p_clk       ; 1.000        ; -0.053     ; 11.233     ;
; -10.247 ; decoder_stage:ds|decoder:d|d_o_opcode[0]     ; execute_stage:es|ex_next_pc[9]  ; p_clk        ; p_clk       ; 1.000        ; -0.043     ; 11.240     ;
; -10.241 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[5]  ; p_clk        ; p_clk       ; 1.000        ; -0.018     ; 11.259     ;
; -10.240 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[31] ; p_clk        ; p_clk       ; 1.000        ; -0.019     ; 11.257     ;
; -10.240 ; decoder_stage:ds|decoder:d|d_o_opcode[0]     ; execute_stage:es|ex_next_pc[10] ; p_clk        ; p_clk       ; 1.000        ; -0.053     ; 11.223     ;
; -10.240 ; decoder_stage:ds|decoder:d|d_o_opcode[0]     ; execute_stage:es|ex_next_pc[29] ; p_clk        ; p_clk       ; 1.000        ; -0.044     ; 11.232     ;
; -10.236 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[16] ; p_clk        ; p_clk       ; 1.000        ; 0.006      ; 11.278     ;
; -10.229 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[5]  ; p_clk        ; p_clk       ; 1.000        ; -0.019     ; 11.246     ;
; -10.228 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[24] ; p_clk        ; p_clk       ; 1.000        ; 0.012      ; 11.276     ;
; -10.227 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[12] ; p_clk        ; p_clk       ; 1.000        ; 0.012      ; 11.275     ;
; -10.225 ; decoder_stage:ds|decoder:d|d_o_opcode[0]     ; execute_stage:es|ex_next_pc[25] ; p_clk        ; p_clk       ; 1.000        ; -0.043     ; 11.218     ;
; -10.225 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[21] ; p_clk        ; p_clk       ; 1.000        ; 0.016      ; 11.277     ;
; -10.218 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ; execute_stage:es|ex_next_pc[26] ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 11.248     ;
; -10.216 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[24] ; p_clk        ; p_clk       ; 1.000        ; 0.011      ; 11.263     ;
; -10.216 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[6]  ; p_clk        ; p_clk       ; 1.000        ; -0.018     ; 11.234     ;
; -10.216 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ; execute_stage:es|ex_next_pc[2]  ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 11.246     ;
+---------+----------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p_clk'                                                                                                                                                      ;
+-------+--------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; fetch_stage:fs|instruction_fetch:f|ce            ; fetch_stage:fs|instruction_fetch:f|ce        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; decoder_stage:ds|decoder:d|d_o_ce                ; decoder_stage:ds|decoder:d|d_o_ce            ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fetch_stage:fs|instruction_fetch:f|ce_d          ; fetch_stage:fs|instruction_fetch:f|ce_d      ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; write_back:ws|wb_o_flush                         ; write_back:ws|wb_o_flush                     ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.513 ; execute_stage:es|ex_o_funct3[1]                  ; mem_stage:ms|me_o_funct3[1]                  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.779      ;
; 0.515 ; execute_stage:es|ex_o_data_rd[13]                ; mem_stage:ms|me_o_rd_data[13]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.781      ;
; 0.517 ; fetch_stage:fs|instruction_fetch:f|ce_d          ; fetch_stage:fs|instruction_fetch:f|f_o_ce    ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; execute_stage:es|ex_o_data_rd[15]                ; mem_stage:ms|me_o_rd_data[15]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; execute_stage:es|ex_o_opcode[10]                 ; mem_stage:ms|me_o_opcode[10]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; execute_stage:es|ex_o_data_rd[3]                 ; mem_stage:ms|me_o_rd_data[3]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; execute_stage:es|ex_o_data_rd[5]                 ; mem_stage:ms|me_o_rd_data[5]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; execute_stage:es|ex_o_data_rd[10]                ; mem_stage:ms|me_o_rd_data[10]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; execute_stage:es|ex_o_data_rd[21]                ; mem_stage:ms|me_o_rd_data[21]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; execute_stage:es|ex_o_data_rd[11]                ; mem_stage:ms|me_o_rd_data[11]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; mem_stage:ms|me_o_rd_data[15]                    ; write_back:ws|wb_o_rd_data[15]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; execute_stage:es|ex_o_data_rd[16]                ; mem_stage:ms|me_o_rd_data[16]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; execute_stage:es|ex_o_data_rd[25]                ; mem_stage:ms|me_o_rd_data[25]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; execute_stage:es|ex_o_addr_rd[4]                 ; mem_stage:ms|me_o_rd_addr[4]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; execute_stage:es|ex_o_funct3[2]                  ; mem_stage:ms|me_o_funct3[2]                  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; mem_stage:ms|me_o_rd_data[2]                     ; write_back:ws|wb_o_rd_data[2]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; mem_stage:ms|me_o_rd_addr[4]                     ; write_back:ws|wb_o_rd_addr[4]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; execute_stage:es|ex_o_data_rd[27]                ; mem_stage:ms|me_o_rd_data[27]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; decoder_stage:ds|decoder:d|valid_opcode          ; decoder_stage:ds|decoder:d|d_o_exception[0]  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; execute_stage:es|ex_o_data_rd[28]                ; mem_stage:ms|me_o_rd_data[28]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; execute_stage:es|ex_o_data_rd[19]                ; mem_stage:ms|me_o_rd_data[19]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; mem_stage:ms|me_o_rd_data[24]                    ; write_back:ws|wb_o_rd_data[24]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; fetch_stage:fs|instruction_fetch:f|f_o_instr[10] ; decoder_stage:ds|decoder:d|d_o_imm[3]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; execute_stage:es|ex_o_data_rd[6]                 ; mem_stage:ms|me_o_rd_data[6]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; execute_stage:es|ex_o_data_rd[31]                ; mem_stage:ms|me_o_rd_data[31]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.790      ;
; 0.526 ; mem_stage:ms|me_o_rd_data[7]                     ; write_back:ws|wb_o_rd_data[7]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; fetch_stage:fs|instruction_fetch:f|f_o_instr[9]  ; decoder_stage:ds|decoder:d|d_o_imm[2]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; fetch_stage:fs|instruction_fetch:f|f_pc[31]      ; fetch_stage:fs|instruction_fetch:f|f_pc[31]  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; execute_stage:es|ex_o_opcode[8]                  ; mem_stage:ms|me_o_opcode[8]                  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.795      ;
; 0.531 ; fetch_stage:fs|transmit:t|counter[31]            ; fetch_stage:fs|transmit:t|counter[31]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.797      ;
; 0.542 ; fetch_stage:fs|instruction_fetch:f|f_o_syn       ; fetch_stage:fs|transmit:t|t_o_ack            ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.808      ;
; 0.542 ; fetch_stage:fs|instruction_fetch:f|f_o_syn       ; fetch_stage:fs|instruction_fetch:f|f_o_syn_r ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.808      ;
; 0.551 ; mem_stage:ms|me_o_ce                             ; write_back:ws|wb_o_rd_data[1]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.817      ;
; 0.556 ; mem_stage:ms|me_o_ce                             ; write_back:ws|wb_o_rd_data[3]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.822      ;
; 0.557 ; mem_stage:ms|me_o_ce                             ; write_back:ws|wb_o_flush                     ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.823      ;
; 0.564 ; fetch_stage:fs|instruction_fetch:f|f_o_stall     ; decoder_stage:ds|decoder:d|d_o_ce            ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.830      ;
; 0.567 ; mem_stage:ms|me_o_flush                          ; write_back:ws|wb_o_rd_data[30]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.833      ;
; 0.574 ; mem_stage:ms|me_o_flush                          ; write_back:ws|wb_o_rd_addr[1]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.840      ;
; 0.649 ; mem_stage:ms|me_o_rd_data[25]                    ; write_back:ws|wb_o_rd_data[25]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.915      ;
; 0.654 ; mem_stage:ms|me_o_rd_data[10]                    ; write_back:ws|wb_o_rd_data[10]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.920      ;
; 0.656 ; mem_stage:ms|me_o_rd_data[28]                    ; write_back:ws|wb_o_rd_data[28]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; execute_stage:es|temp_data_rd[1]                 ; execute_stage:es|ex_o_data_rd[1]             ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.923      ;
; 0.657 ; execute_stage:es|ex_o_addr_rd[2]                 ; mem_stage:ms|me_o_rd_addr[2]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.923      ;
; 0.658 ; execute_stage:es|ex_o_data_rd[14]                ; mem_stage:ms|me_o_rd_data[14]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.924      ;
; 0.658 ; execute_stage:es|ex_o_data_rd[24]                ; mem_stage:ms|me_o_rd_data[24]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.924      ;
; 0.660 ; execute_stage:es|ex_o_opcode[9]                  ; mem_stage:ms|me_o_opcode[9]                  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; execute_stage:es|ex_o_funct3[0]                  ; mem_stage:ms|me_o_funct3[0]                  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; execute_stage:es|ex_o_addr_rd[1]                 ; mem_stage:ms|me_o_rd_addr[1]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.926      ;
; 0.661 ; execute_stage:es|ex_o_data_rd[17]                ; mem_stage:ms|me_o_rd_data[17]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.927      ;
; 0.662 ; execute_stage:es|ex_o_data_rd[18]                ; mem_stage:ms|me_o_rd_data[18]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.928      ;
; 0.663 ; execute_stage:es|ex_o_data_rd[22]                ; mem_stage:ms|me_o_rd_data[22]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.929      ;
; 0.664 ; mem_stage:ms|me_o_rd_data[20]                    ; write_back:ws|wb_o_rd_data[20]               ; p_clk        ; p_clk       ; 0.000        ; -0.001     ; 0.929      ;
; 0.668 ; execute_stage:es|ex_o_opcode[4]                  ; mem_stage:ms|me_o_opcode[4]                  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.934      ;
; 0.671 ; execute_stage:es|ex_o_opcode[7]                  ; mem_stage:ms|me_o_opcode[7]                  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.937      ;
; 0.673 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[0]      ; execute_stage:es|ex_o_addr_rd[0]             ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.939      ;
; 0.685 ; execute_stage:es|ex_o_data_rd[7]                 ; mem_stage:ms|me_o_rd_data[7]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.951      ;
; 0.711 ; execute_stage:es|ex_o_pc[2]                      ; write_back:ws|wb_o_next_pc[2]                ; p_clk        ; p_clk       ; 0.000        ; 0.001      ; 0.978      ;
; 0.723 ; execute_stage:es|ex_o_data_rd[9]                 ; mem_stage:ms|me_o_rd_data[9]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.989      ;
; 0.726 ; execute_stage:es|ex_o_data_rd[0]                 ; mem_stage:ms|me_o_rd_data[0]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.992      ;
; 0.729 ; execute_stage:es|ex_o_data_rd[29]                ; mem_stage:ms|me_o_rd_data[29]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.995      ;
; 0.741 ; mem_stage:ms|me_o_rd_we                          ; write_back:ws|wb_o_rd_data[21]               ; p_clk        ; p_clk       ; 0.000        ; 0.002      ; 1.009      ;
; 0.745 ; mem_stage:ms|me_o_rd_we                          ; write_back:ws|wb_o_rd_data[27]               ; p_clk        ; p_clk       ; 0.000        ; 0.002      ; 1.013      ;
; 0.747 ; execute_stage:es|ex_o_data_rd[23]                ; mem_stage:ms|me_o_rd_data[23]                ; p_clk        ; p_clk       ; 0.000        ; -0.029     ; 0.984      ;
; 0.764 ; mem_stage:ms|me_o_rd_data[6]                     ; write_back:ws|wb_o_rd_data[6]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.030      ;
; 0.764 ; mem_stage:ms|me_o_rd_data[19]                    ; write_back:ws|wb_o_rd_data[19]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.030      ;
; 0.767 ; mem_stage:ms|me_o_rd_data[31]                    ; write_back:ws|wb_o_rd_data[31]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.033      ;
; 0.768 ; mem_stage:ms|me_o_rd_data[5]                     ; write_back:ws|wb_o_rd_data[5]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.034      ;
; 0.768 ; mem_stage:ms|me_o_rd_data[11]                    ; write_back:ws|wb_o_rd_data[11]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.034      ;
; 0.768 ; mem_stage:ms|me_o_rd_data[13]                    ; write_back:ws|wb_o_rd_data[13]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.034      ;
; 0.768 ; mem_stage:ms|me_o_rd_data[14]                    ; write_back:ws|wb_o_rd_data[14]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.034      ;
; 0.789 ; mem_stage:ms|me_o_rd_data[12]                    ; write_back:ws|wb_o_rd_data[12]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.055      ;
; 0.790 ; mem_stage:ms|me_o_rd_addr[1]                     ; write_back:ws|wb_o_rd_addr[1]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.056      ;
; 0.791 ; mem_stage:ms|me_o_rd_data[0]                     ; write_back:ws|wb_o_rd_data[0]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.057      ;
; 0.795 ; fetch_stage:fs|transmit:t|counter[0]             ; fetch_stage:fs|transmit:t|counter[0]         ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; fetch_stage:fs|transmit:t|counter[16]            ; fetch_stage:fs|transmit:t|counter[16]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; fetch_stage:fs|instruction_fetch:f|f_pc[17]      ; fetch_stage:fs|instruction_fetch:f|f_pc[17]  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; mem_stage:ms|me_o_rd_data[4]                     ; write_back:ws|wb_o_rd_data[4]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; mem_stage:ms|me_o_rd_data[9]                     ; write_back:ws|wb_o_rd_data[9]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.062      ;
; 0.796 ; mem_stage:ms|me_o_flush                          ; write_back:ws|wb_o_rd_addr[0]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.062      ;
; 0.799 ; mem_stage:ms|me_o_flush                          ; write_back:ws|wb_o_rd_addr[2]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; mem_stage:ms|me_o_ce                             ; write_back:ws|wb_o_rd_data[21]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.065      ;
; 0.800 ; mem_stage:ms|me_o_flush                          ; write_back:ws|wb_o_rd_addr[4]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.066      ;
; 0.801 ; mem_stage:ms|me_o_rd_data[22]                    ; write_back:ws|wb_o_rd_data[22]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; fetch_stage:fs|instruction_fetch:f|f_pc[30]      ; fetch_stage:fs|instruction_fetch:f|f_pc[30]  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; mem_stage:ms|me_o_flush                          ; write_back:ws|wb_o_rd_addr[3]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.068      ;
; 0.804 ; fetch_stage:fs|instruction_fetch:f|f_o_instr[11] ; decoder_stage:ds|decoder:d|d_o_imm[4]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.070      ;
; 0.804 ; mem_stage:ms|me_o_ce                             ; write_back:ws|wb_o_rd_data[27]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; fetch_stage:fs|transmit:t|counter[17]            ; fetch_stage:fs|transmit:t|counter[17]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; fetch_stage:fs|instruction_fetch:f|f_pc[2]       ; fetch_stage:fs|instruction_fetch:f|f_pc[2]   ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; fetch_stage:fs|instruction_fetch:f|f_pc[18]      ; fetch_stage:fs|instruction_fetch:f|f_pc[18]  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; mem_stage:ms|me_o_rd_data[18]                    ; write_back:ws|wb_o_rd_data[18]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; fetch_stage:fs|transmit:t|counter[2]             ; fetch_stage:fs|transmit:t|counter[2]         ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; fetch_stage:fs|transmit:t|counter[4]             ; fetch_stage:fs|transmit:t|counter[4]         ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; fetch_stage:fs|transmit:t|counter[7]             ; fetch_stage:fs|transmit:t|counter[7]         ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; fetch_stage:fs|transmit:t|counter[9]             ; fetch_stage:fs|transmit:t|counter[9]         ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; fetch_stage:fs|transmit:t|counter[11]            ; fetch_stage:fs|transmit:t|counter[11]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 1.072      ;
+-------+--------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p_clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; p_clk ; Rise       ; p_clk                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_ce            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_ce            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_exception[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_exception[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_exception[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_exception[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_funct3[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_funct3[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_funct3[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_funct3[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_funct3[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_funct3[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[16]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[16]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[17]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[17]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[18]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[18]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[19]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[19]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[20]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[20]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[21]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[21]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[22]       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; p_i_ce    ; p_clk      ; 7.421 ; 7.421 ; Rise       ; p_clk           ;
; p_i_flush ; p_clk      ; 2.169 ; 2.169 ; Rise       ; p_clk           ;
; p_i_stall ; p_clk      ; 2.898 ; 2.898 ; Rise       ; p_clk           ;
; p_rst     ; p_clk      ; 3.253 ; 3.253 ; Rise       ; p_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; p_i_ce    ; p_clk      ; -3.991 ; -3.991 ; Rise       ; p_clk           ;
; p_i_flush ; p_clk      ; 0.667  ; 0.667  ; Rise       ; p_clk           ;
; p_i_stall ; p_clk      ; 0.436  ; 0.436  ; Rise       ; p_clk           ;
; p_rst     ; p_clk      ; -0.586 ; -0.586 ; Rise       ; p_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; p_o_ws_addr_rd[*]         ; p_clk      ; 7.434 ; 7.434 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[0]        ; p_clk      ; 7.215 ; 7.215 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[1]        ; p_clk      ; 6.736 ; 6.736 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[2]        ; p_clk      ; 7.216 ; 7.216 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[3]        ; p_clk      ; 7.434 ; 7.434 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[4]        ; p_clk      ; 7.420 ; 7.420 ; Rise       ; p_clk           ;
; p_o_ws_flush              ; p_clk      ; 6.723 ; 6.723 ; Rise       ; p_clk           ;
; p_o_ws_funct3[*]          ; p_clk      ; 7.426 ; 7.426 ; Rise       ; p_clk           ;
;  p_o_ws_funct3[0]         ; p_clk      ; 7.426 ; 7.426 ; Rise       ; p_clk           ;
;  p_o_ws_funct3[1]         ; p_clk      ; 7.126 ; 7.126 ; Rise       ; p_clk           ;
;  p_o_ws_funct3[2]         ; p_clk      ; 7.148 ; 7.148 ; Rise       ; p_clk           ;
; p_o_ws_fw_ds_data_rd[*]   ; p_clk      ; 8.039 ; 8.039 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[0]  ; p_clk      ; 6.703 ; 6.703 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[1]  ; p_clk      ; 6.689 ; 6.689 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[2]  ; p_clk      ; 7.433 ; 7.433 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[3]  ; p_clk      ; 6.713 ; 6.713 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[4]  ; p_clk      ; 6.925 ; 6.925 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[5]  ; p_clk      ; 6.651 ; 6.651 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[6]  ; p_clk      ; 7.970 ; 7.970 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[7]  ; p_clk      ; 7.201 ; 7.201 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[8]  ; p_clk      ; 7.190 ; 7.190 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[9]  ; p_clk      ; 8.022 ; 8.022 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[10] ; p_clk      ; 7.091 ; 7.091 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[11] ; p_clk      ; 8.039 ; 8.039 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[12] ; p_clk      ; 6.977 ; 6.977 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[13] ; p_clk      ; 6.931 ; 6.931 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[14] ; p_clk      ; 6.678 ; 6.678 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[15] ; p_clk      ; 7.430 ; 7.430 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[16] ; p_clk      ; 6.965 ; 6.965 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[17] ; p_clk      ; 7.204 ; 7.204 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[18] ; p_clk      ; 7.695 ; 7.695 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[19] ; p_clk      ; 6.981 ; 6.981 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[20] ; p_clk      ; 7.189 ; 7.189 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[21] ; p_clk      ; 7.194 ; 7.194 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[22] ; p_clk      ; 6.962 ; 6.962 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[23] ; p_clk      ; 6.660 ; 6.660 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[24] ; p_clk      ; 7.173 ; 7.173 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[25] ; p_clk      ; 6.965 ; 6.965 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[26] ; p_clk      ; 6.897 ; 6.897 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[27] ; p_clk      ; 6.714 ; 6.714 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[28] ; p_clk      ; 6.953 ; 6.953 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[29] ; p_clk      ; 6.701 ; 6.701 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[30] ; p_clk      ; 7.233 ; 7.233 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[31] ; p_clk      ; 6.659 ; 6.659 ; Rise       ; p_clk           ;
; p_o_ws_next_pc[*]         ; p_clk      ; 7.996 ; 7.996 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[0]        ; p_clk      ; 6.917 ; 6.917 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[1]        ; p_clk      ; 7.996 ; 7.996 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[2]        ; p_clk      ; 7.691 ; 7.691 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[3]        ; p_clk      ; 7.370 ; 7.370 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[4]        ; p_clk      ; 7.388 ; 7.388 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[5]        ; p_clk      ; 7.136 ; 7.136 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[6]        ; p_clk      ; 7.947 ; 7.947 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[7]        ; p_clk      ; 6.890 ; 6.890 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[8]        ; p_clk      ; 6.945 ; 6.945 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[9]        ; p_clk      ; 7.386 ; 7.386 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[10]       ; p_clk      ; 7.612 ; 7.612 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[11]       ; p_clk      ; 6.906 ; 6.906 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[12]       ; p_clk      ; 7.144 ; 7.144 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[13]       ; p_clk      ; 7.412 ; 7.412 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[14]       ; p_clk      ; 7.095 ; 7.095 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[15]       ; p_clk      ; 7.343 ; 7.343 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[16]       ; p_clk      ; 6.721 ; 6.721 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[17]       ; p_clk      ; 7.366 ; 7.366 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[18]       ; p_clk      ; 7.150 ; 7.150 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[19]       ; p_clk      ; 7.663 ; 7.663 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[20]       ; p_clk      ; 6.924 ; 6.924 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[21]       ; p_clk      ; 7.370 ; 7.370 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[22]       ; p_clk      ; 7.598 ; 7.598 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[23]       ; p_clk      ; 7.373 ; 7.373 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[24]       ; p_clk      ; 7.364 ; 7.364 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[25]       ; p_clk      ; 7.131 ; 7.131 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[26]       ; p_clk      ; 7.163 ; 7.163 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[27]       ; p_clk      ; 7.421 ; 7.421 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[28]       ; p_clk      ; 7.389 ; 7.389 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[29]       ; p_clk      ; 7.424 ; 7.424 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[30]       ; p_clk      ; 6.897 ; 6.897 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[31]       ; p_clk      ; 7.625 ; 7.625 ; Rise       ; p_clk           ;
; p_o_ws_opcode[*]          ; p_clk      ; 7.186 ; 7.186 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[0]         ; p_clk      ; 6.687 ; 6.687 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[1]         ; p_clk      ; 6.929 ; 6.929 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[4]         ; p_clk      ; 7.186 ; 7.186 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[5]         ; p_clk      ; 6.688 ; 6.688 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[6]         ; p_clk      ; 7.185 ; 7.185 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[7]         ; p_clk      ; 7.141 ; 7.141 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[8]         ; p_clk      ; 7.144 ; 7.144 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[9]         ; p_clk      ; 6.927 ; 6.927 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[10]        ; p_clk      ; 7.141 ; 7.141 ; Rise       ; p_clk           ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; p_o_ws_addr_rd[*]         ; p_clk      ; 6.736 ; 6.736 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[0]        ; p_clk      ; 7.215 ; 7.215 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[1]        ; p_clk      ; 6.736 ; 6.736 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[2]        ; p_clk      ; 7.216 ; 7.216 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[3]        ; p_clk      ; 7.434 ; 7.434 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[4]        ; p_clk      ; 7.420 ; 7.420 ; Rise       ; p_clk           ;
; p_o_ws_flush              ; p_clk      ; 6.723 ; 6.723 ; Rise       ; p_clk           ;
; p_o_ws_funct3[*]          ; p_clk      ; 7.126 ; 7.126 ; Rise       ; p_clk           ;
;  p_o_ws_funct3[0]         ; p_clk      ; 7.426 ; 7.426 ; Rise       ; p_clk           ;
;  p_o_ws_funct3[1]         ; p_clk      ; 7.126 ; 7.126 ; Rise       ; p_clk           ;
;  p_o_ws_funct3[2]         ; p_clk      ; 7.148 ; 7.148 ; Rise       ; p_clk           ;
; p_o_ws_fw_ds_data_rd[*]   ; p_clk      ; 6.651 ; 6.651 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[0]  ; p_clk      ; 6.703 ; 6.703 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[1]  ; p_clk      ; 6.689 ; 6.689 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[2]  ; p_clk      ; 7.433 ; 7.433 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[3]  ; p_clk      ; 6.713 ; 6.713 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[4]  ; p_clk      ; 6.925 ; 6.925 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[5]  ; p_clk      ; 6.651 ; 6.651 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[6]  ; p_clk      ; 7.970 ; 7.970 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[7]  ; p_clk      ; 7.201 ; 7.201 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[8]  ; p_clk      ; 7.190 ; 7.190 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[9]  ; p_clk      ; 8.022 ; 8.022 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[10] ; p_clk      ; 7.091 ; 7.091 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[11] ; p_clk      ; 8.039 ; 8.039 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[12] ; p_clk      ; 6.977 ; 6.977 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[13] ; p_clk      ; 6.931 ; 6.931 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[14] ; p_clk      ; 6.678 ; 6.678 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[15] ; p_clk      ; 7.430 ; 7.430 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[16] ; p_clk      ; 6.965 ; 6.965 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[17] ; p_clk      ; 7.204 ; 7.204 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[18] ; p_clk      ; 7.695 ; 7.695 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[19] ; p_clk      ; 6.981 ; 6.981 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[20] ; p_clk      ; 7.189 ; 7.189 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[21] ; p_clk      ; 7.194 ; 7.194 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[22] ; p_clk      ; 6.962 ; 6.962 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[23] ; p_clk      ; 6.660 ; 6.660 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[24] ; p_clk      ; 7.173 ; 7.173 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[25] ; p_clk      ; 6.965 ; 6.965 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[26] ; p_clk      ; 6.897 ; 6.897 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[27] ; p_clk      ; 6.714 ; 6.714 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[28] ; p_clk      ; 6.953 ; 6.953 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[29] ; p_clk      ; 6.701 ; 6.701 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[30] ; p_clk      ; 7.233 ; 7.233 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[31] ; p_clk      ; 6.659 ; 6.659 ; Rise       ; p_clk           ;
; p_o_ws_next_pc[*]         ; p_clk      ; 6.721 ; 6.721 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[0]        ; p_clk      ; 6.917 ; 6.917 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[1]        ; p_clk      ; 7.996 ; 7.996 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[2]        ; p_clk      ; 7.691 ; 7.691 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[3]        ; p_clk      ; 7.370 ; 7.370 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[4]        ; p_clk      ; 7.388 ; 7.388 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[5]        ; p_clk      ; 7.136 ; 7.136 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[6]        ; p_clk      ; 7.947 ; 7.947 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[7]        ; p_clk      ; 6.890 ; 6.890 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[8]        ; p_clk      ; 6.945 ; 6.945 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[9]        ; p_clk      ; 7.386 ; 7.386 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[10]       ; p_clk      ; 7.612 ; 7.612 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[11]       ; p_clk      ; 6.906 ; 6.906 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[12]       ; p_clk      ; 7.144 ; 7.144 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[13]       ; p_clk      ; 7.412 ; 7.412 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[14]       ; p_clk      ; 7.095 ; 7.095 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[15]       ; p_clk      ; 7.343 ; 7.343 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[16]       ; p_clk      ; 6.721 ; 6.721 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[17]       ; p_clk      ; 7.366 ; 7.366 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[18]       ; p_clk      ; 7.150 ; 7.150 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[19]       ; p_clk      ; 7.663 ; 7.663 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[20]       ; p_clk      ; 6.924 ; 6.924 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[21]       ; p_clk      ; 7.370 ; 7.370 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[22]       ; p_clk      ; 7.598 ; 7.598 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[23]       ; p_clk      ; 7.373 ; 7.373 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[24]       ; p_clk      ; 7.364 ; 7.364 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[25]       ; p_clk      ; 7.131 ; 7.131 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[26]       ; p_clk      ; 7.163 ; 7.163 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[27]       ; p_clk      ; 7.421 ; 7.421 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[28]       ; p_clk      ; 7.389 ; 7.389 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[29]       ; p_clk      ; 7.424 ; 7.424 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[30]       ; p_clk      ; 6.897 ; 6.897 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[31]       ; p_clk      ; 7.625 ; 7.625 ; Rise       ; p_clk           ;
; p_o_ws_opcode[*]          ; p_clk      ; 6.687 ; 6.687 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[0]         ; p_clk      ; 6.687 ; 6.687 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[1]         ; p_clk      ; 6.929 ; 6.929 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[4]         ; p_clk      ; 7.186 ; 7.186 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[5]         ; p_clk      ; 6.688 ; 6.688 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[6]         ; p_clk      ; 7.185 ; 7.185 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[7]         ; p_clk      ; 7.141 ; 7.141 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[8]         ; p_clk      ; 7.144 ; 7.144 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[9]         ; p_clk      ; 6.927 ; 6.927 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[10]        ; p_clk      ; 7.141 ; 7.141 ; Rise       ; p_clk           ;
+---------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; p_clk ; -4.334 ; -545.906      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; p_clk ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; p_clk ; -1.380 ; -530.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p_clk'                                                                                                                                     ;
+--------+----------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -4.334 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.329      ;
; -4.329 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[28] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.315      ;
; -4.322 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[9]  ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.317      ;
; -4.321 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[10] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.307      ;
; -4.311 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[29] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.306      ;
; -4.305 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[25] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.300      ;
; -4.287 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[27] ; p_clk        ; p_clk       ; 1.000        ; -0.036     ; 5.283      ;
; -4.261 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.256      ;
; -4.259 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[2]  ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 5.285      ;
; -4.256 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[28] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.242      ;
; -4.255 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[26] ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 5.281      ;
; -4.250 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.245      ;
; -4.249 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[9]  ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.244      ;
; -4.248 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[10] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.234      ;
; -4.245 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[28] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.231      ;
; -4.238 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[9]  ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.233      ;
; -4.238 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[29] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.233      ;
; -4.237 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.232      ;
; -4.237 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[10] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.223      ;
; -4.232 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[28] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.218      ;
; -4.232 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[25] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.227      ;
; -4.227 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[29] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.222      ;
; -4.225 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[9]  ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.220      ;
; -4.224 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[30] ; p_clk        ; p_clk       ; 1.000        ; -0.027     ; 5.229      ;
; -4.224 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[10] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.210      ;
; -4.221 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[25] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.216      ;
; -4.214 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[29] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.209      ;
; -4.214 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[27] ; p_clk        ; p_clk       ; 1.000        ; -0.036     ; 5.210      ;
; -4.208 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[25] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.203      ;
; -4.204 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[16] ; p_clk        ; p_clk       ; 1.000        ; 0.005      ; 5.241      ;
; -4.203 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[27] ; p_clk        ; p_clk       ; 1.000        ; -0.036     ; 5.199      ;
; -4.199 ; decoder_stage:ds|decoder:d|d_o_opcode[8]     ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.194      ;
; -4.194 ; decoder_stage:ds|decoder:d|d_o_opcode[8]     ; execute_stage:es|ex_next_pc[28] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.180      ;
; -4.193 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.188      ;
; -4.190 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[27] ; p_clk        ; p_clk       ; 1.000        ; -0.036     ; 5.186      ;
; -4.188 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[28] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.174      ;
; -4.187 ; decoder_stage:ds|decoder:d|d_o_opcode[8]     ; execute_stage:es|ex_next_pc[9]  ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.182      ;
; -4.186 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[2]  ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 5.212      ;
; -4.186 ; decoder_stage:ds|decoder:d|d_o_opcode[8]     ; execute_stage:es|ex_next_pc[10] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.172      ;
; -4.182 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[26] ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 5.208      ;
; -4.181 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[9]  ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.176      ;
; -4.180 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[21] ; p_clk        ; p_clk       ; 1.000        ; 0.015      ; 5.227      ;
; -4.180 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[10] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.166      ;
; -4.179 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.174      ;
; -4.176 ; decoder_stage:ds|decoder:d|d_o_opcode[8]     ; execute_stage:es|ex_next_pc[29] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.171      ;
; -4.175 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[2]  ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 5.201      ;
; -4.174 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[5]  ; p_clk        ; p_clk       ; 1.000        ; -0.014     ; 5.192      ;
; -4.174 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ; execute_stage:es|ex_next_pc[28] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.160      ;
; -4.171 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[26] ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 5.197      ;
; -4.170 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[29] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.165      ;
; -4.170 ; decoder_stage:ds|decoder:d|d_o_opcode[8]     ; execute_stage:es|ex_next_pc[25] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.165      ;
; -4.168 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[6]  ; p_clk        ; p_clk       ; 1.000        ; -0.014     ; 5.186      ;
; -4.167 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ; execute_stage:es|ex_next_pc[9]  ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.162      ;
; -4.166 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ; execute_stage:es|ex_next_pc[10] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.152      ;
; -4.165 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[23] ; p_clk        ; p_clk       ; 1.000        ; -0.030     ; 5.167      ;
; -4.164 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[7]  ; p_clk        ; p_clk       ; 1.000        ; -0.017     ; 5.179      ;
; -4.164 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[18] ; p_clk        ; p_clk       ; 1.000        ; -0.019     ; 5.177      ;
; -4.164 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[25] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.159      ;
; -4.164 ; decoder_stage:ds|decoder:d|d_o_opcode[0]     ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.159      ;
; -4.162 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[2]  ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 5.188      ;
; -4.159 ; decoder_stage:ds|decoder:d|d_o_opcode[0]     ; execute_stage:es|ex_next_pc[28] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.145      ;
; -4.158 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[26] ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 5.184      ;
; -4.157 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[11] ; p_clk        ; p_clk       ; 1.000        ; -0.028     ; 5.161      ;
; -4.157 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[20] ; p_clk        ; p_clk       ; 1.000        ; -0.030     ; 5.159      ;
; -4.156 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ; execute_stage:es|ex_next_pc[29] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.151      ;
; -4.154 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[24] ; p_clk        ; p_clk       ; 1.000        ; 0.011      ; 5.197      ;
; -4.152 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[12] ; p_clk        ; p_clk       ; 1.000        ; 0.011      ; 5.195      ;
; -4.152 ; decoder_stage:ds|decoder:d|d_o_opcode[0]     ; execute_stage:es|ex_next_pc[9]  ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.147      ;
; -4.152 ; decoder_stage:ds|decoder:d|d_o_opcode[8]     ; execute_stage:es|ex_next_pc[27] ; p_clk        ; p_clk       ; 1.000        ; -0.036     ; 5.148      ;
; -4.151 ; decoder_stage:ds|decoder:d|d_o_opcode[0]     ; execute_stage:es|ex_next_pc[10] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.137      ;
; -4.151 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[30] ; p_clk        ; p_clk       ; 1.000        ; -0.027     ; 5.156      ;
; -4.150 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ; execute_stage:es|ex_next_pc[25] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.145      ;
; -4.146 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[27] ; p_clk        ; p_clk       ; 1.000        ; -0.036     ; 5.142      ;
; -4.141 ; decoder_stage:ds|decoder:d|d_o_opcode[0]     ; execute_stage:es|ex_next_pc[29] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.136      ;
; -4.140 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[30] ; p_clk        ; p_clk       ; 1.000        ; -0.027     ; 5.145      ;
; -4.137 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[3]  ; p_clk        ; p_clk       ; 1.000        ; -0.022     ; 5.147      ;
; -4.135 ; decoder_stage:ds|decoder:d|d_o_opcode[0]     ; execute_stage:es|ex_next_pc[25] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.130      ;
; -4.132 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ; execute_stage:es|ex_next_pc[27] ; p_clk        ; p_clk       ; 1.000        ; -0.036     ; 5.128      ;
; -4.131 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[16] ; p_clk        ; p_clk       ; 1.000        ; 0.005      ; 5.168      ;
; -4.128 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[15] ; p_clk        ; p_clk       ; 1.000        ; -0.019     ; 5.141      ;
; -4.128 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ; execute_stage:es|ex_next_pc[17] ; p_clk        ; p_clk       ; 1.000        ; 0.013      ; 5.173      ;
; -4.127 ; decoder_stage:ds|decoder:d|d_o_opcode[7]     ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.122      ;
; -4.127 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[30] ; p_clk        ; p_clk       ; 1.000        ; -0.027     ; 5.132      ;
; -4.124 ; decoder_stage:ds|decoder:d|d_o_opcode[8]     ; execute_stage:es|ex_next_pc[2]  ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 5.150      ;
; -4.122 ; decoder_stage:ds|decoder:d|d_o_opcode[7]     ; execute_stage:es|ex_next_pc[28] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.108      ;
; -4.120 ; execute_stage:es|ex_o_we_reg                 ; execute_stage:es|ex_next_pc[16] ; p_clk        ; p_clk       ; 1.000        ; 0.005      ; 5.157      ;
; -4.120 ; decoder_stage:ds|decoder:d|d_o_opcode[8]     ; execute_stage:es|ex_next_pc[26] ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 5.146      ;
; -4.119 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[0]  ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.114      ;
; -4.118 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[2]  ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 5.144      ;
; -4.117 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[1]  ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.112      ;
; -4.117 ; decoder_stage:ds|decoder:d|d_o_opcode[0]     ; execute_stage:es|ex_next_pc[27] ; p_clk        ; p_clk       ; 1.000        ; -0.036     ; 5.113      ;
; -4.115 ; decoder_stage:ds|decoder:d|d_o_opcode[7]     ; execute_stage:es|ex_next_pc[9]  ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.110      ;
; -4.114 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[0]  ; execute_stage:es|ex_next_pc[28] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.100      ;
; -4.114 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ; execute_stage:es|ex_next_pc[26] ; p_clk        ; p_clk       ; 1.000        ; -0.006     ; 5.140      ;
; -4.114 ; decoder_stage:ds|decoder:d|d_o_opcode[7]     ; execute_stage:es|ex_next_pc[10] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.100      ;
; -4.112 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[1]  ; execute_stage:es|ex_next_pc[28] ; p_clk        ; p_clk       ; 1.000        ; -0.046     ; 5.098      ;
; -4.111 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[4]  ; execute_stage:es|ex_next_pc[13] ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.106      ;
; -4.107 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[0]  ; execute_stage:es|ex_next_pc[9]  ; p_clk        ; p_clk       ; 1.000        ; -0.037     ; 5.102      ;
; -4.107 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ; execute_stage:es|ex_next_pc[16] ; p_clk        ; p_clk       ; 1.000        ; 0.005      ; 5.144      ;
; -4.107 ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ; execute_stage:es|ex_next_pc[21] ; p_clk        ; p_clk       ; 1.000        ; 0.015      ; 5.154      ;
+--------+----------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p_clk'                                                                                                                                                      ;
+-------+--------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; fetch_stage:fs|instruction_fetch:f|ce            ; fetch_stage:fs|instruction_fetch:f|ce        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; decoder_stage:ds|decoder:d|d_o_ce                ; decoder_stage:ds|decoder:d|d_o_ce            ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fetch_stage:fs|instruction_fetch:f|ce_d          ; fetch_stage:fs|instruction_fetch:f|ce_d      ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; write_back:ws|wb_o_flush                         ; write_back:ws|wb_o_flush                     ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; execute_stage:es|ex_o_funct3[1]                  ; mem_stage:ms|me_o_funct3[1]                  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; fetch_stage:fs|instruction_fetch:f|ce_d          ; fetch_stage:fs|instruction_fetch:f|f_o_ce    ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; execute_stage:es|ex_o_data_rd[13]                ; mem_stage:ms|me_o_rd_data[13]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; execute_stage:es|ex_o_data_rd[21]                ; mem_stage:ms|me_o_rd_data[21]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; execute_stage:es|ex_o_addr_rd[4]                 ; mem_stage:ms|me_o_rd_addr[4]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; execute_stage:es|ex_o_opcode[10]                 ; mem_stage:ms|me_o_opcode[10]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; mem_stage:ms|me_o_rd_data[2]                     ; write_back:ws|wb_o_rd_data[2]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; execute_stage:es|ex_o_data_rd[3]                 ; mem_stage:ms|me_o_rd_data[3]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; execute_stage:es|ex_o_data_rd[5]                 ; mem_stage:ms|me_o_rd_data[5]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; execute_stage:es|ex_o_data_rd[10]                ; mem_stage:ms|me_o_rd_data[10]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; execute_stage:es|ex_o_data_rd[15]                ; mem_stage:ms|me_o_rd_data[15]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; mem_stage:ms|me_o_rd_data[15]                    ; write_back:ws|wb_o_rd_data[15]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; execute_stage:es|ex_o_data_rd[16]                ; mem_stage:ms|me_o_rd_data[16]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; mem_stage:ms|me_o_rd_addr[4]                     ; write_back:ws|wb_o_rd_addr[4]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; fetch_stage:fs|instruction_fetch:f|f_o_instr[9]  ; decoder_stage:ds|decoder:d|d_o_imm[2]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; fetch_stage:fs|instruction_fetch:f|f_o_instr[10] ; decoder_stage:ds|decoder:d|d_o_imm[3]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; execute_stage:es|ex_o_data_rd[11]                ; mem_stage:ms|me_o_rd_data[11]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; execute_stage:es|ex_o_data_rd[25]                ; mem_stage:ms|me_o_rd_data[25]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; decoder_stage:ds|decoder:d|valid_opcode          ; decoder_stage:ds|decoder:d|d_o_exception[0]  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; fetch_stage:fs|instruction_fetch:f|f_pc[31]      ; fetch_stage:fs|instruction_fetch:f|f_pc[31]  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; execute_stage:es|ex_o_funct3[2]                  ; mem_stage:ms|me_o_funct3[2]                  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; mem_stage:ms|me_o_rd_data[24]                    ; write_back:ws|wb_o_rd_data[24]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; execute_stage:es|ex_o_data_rd[27]                ; mem_stage:ms|me_o_rd_data[27]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; execute_stage:es|ex_o_data_rd[19]                ; mem_stage:ms|me_o_rd_data[19]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; execute_stage:es|ex_o_data_rd[31]                ; mem_stage:ms|me_o_rd_data[31]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; fetch_stage:fs|transmit:t|counter[31]            ; fetch_stage:fs|transmit:t|counter[31]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; execute_stage:es|ex_o_data_rd[6]                 ; mem_stage:ms|me_o_rd_data[6]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; execute_stage:es|ex_o_data_rd[28]                ; mem_stage:ms|me_o_rd_data[28]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; mem_stage:ms|me_o_rd_data[7]                     ; write_back:ws|wb_o_rd_data[7]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; execute_stage:es|ex_o_opcode[8]                  ; mem_stage:ms|me_o_opcode[8]                  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.398      ;
; 0.251 ; fetch_stage:fs|instruction_fetch:f|f_o_syn       ; fetch_stage:fs|instruction_fetch:f|f_o_syn_r ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; fetch_stage:fs|instruction_fetch:f|f_o_syn       ; fetch_stage:fs|transmit:t|t_o_ack            ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.404      ;
; 0.254 ; mem_stage:ms|me_o_ce                             ; write_back:ws|wb_o_rd_data[1]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.406      ;
; 0.259 ; mem_stage:ms|me_o_ce                             ; write_back:ws|wb_o_rd_data[3]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.411      ;
; 0.260 ; mem_stage:ms|me_o_ce                             ; write_back:ws|wb_o_flush                     ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.412      ;
; 0.262 ; mem_stage:ms|me_o_flush                          ; write_back:ws|wb_o_rd_data[30]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.414      ;
; 0.264 ; fetch_stage:fs|instruction_fetch:f|f_o_stall     ; decoder_stage:ds|decoder:d|d_o_ce            ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.416      ;
; 0.268 ; mem_stage:ms|me_o_flush                          ; write_back:ws|wb_o_rd_addr[1]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.420      ;
; 0.310 ; mem_stage:ms|me_o_rd_data[20]                    ; write_back:ws|wb_o_rd_data[20]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.462      ;
; 0.312 ; mem_stage:ms|me_o_rd_data[25]                    ; write_back:ws|wb_o_rd_data[25]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.464      ;
; 0.313 ; execute_stage:es|ex_o_opcode[4]                  ; mem_stage:ms|me_o_opcode[4]                  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.465      ;
; 0.315 ; execute_stage:es|temp_data_rd[1]                 ; execute_stage:es|ex_o_data_rd[1]             ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.467      ;
; 0.316 ; mem_stage:ms|me_o_rd_data[10]                    ; write_back:ws|wb_o_rd_data[10]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.468      ;
; 0.317 ; mem_stage:ms|me_o_rd_data[28]                    ; write_back:ws|wb_o_rd_data[28]               ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.469      ;
; 0.324 ; execute_stage:es|ex_o_data_rd[14]                ; mem_stage:ms|me_o_rd_data[14]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; execute_stage:es|ex_o_addr_rd[1]                 ; mem_stage:ms|me_o_rd_addr[1]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; execute_stage:es|ex_o_addr_rd[2]                 ; mem_stage:ms|me_o_rd_addr[2]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; execute_stage:es|ex_o_opcode[9]                  ; mem_stage:ms|me_o_opcode[9]                  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; execute_stage:es|ex_o_funct3[0]                  ; mem_stage:ms|me_o_funct3[0]                  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; execute_stage:es|ex_o_data_rd[7]                 ; mem_stage:ms|me_o_rd_data[7]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; execute_stage:es|ex_o_data_rd[24]                ; mem_stage:ms|me_o_rd_data[24]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; execute_stage:es|ex_o_data_rd[17]                ; mem_stage:ms|me_o_rd_data[17]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; execute_stage:es|ex_o_data_rd[18]                ; mem_stage:ms|me_o_rd_data[18]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; execute_stage:es|ex_o_data_rd[22]                ; mem_stage:ms|me_o_rd_data[22]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.480      ;
; 0.331 ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[0]      ; execute_stage:es|ex_o_addr_rd[0]             ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; execute_stage:es|ex_o_opcode[7]                  ; mem_stage:ms|me_o_opcode[7]                  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; execute_stage:es|ex_o_data_rd[9]                 ; mem_stage:ms|me_o_rd_data[9]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.484      ;
; 0.335 ; execute_stage:es|ex_o_data_rd[0]                 ; mem_stage:ms|me_o_rd_data[0]                 ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.487      ;
; 0.338 ; execute_stage:es|ex_o_data_rd[29]                ; mem_stage:ms|me_o_rd_data[29]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.490      ;
; 0.343 ; mem_stage:ms|me_o_rd_we                          ; write_back:ws|wb_o_rd_data[21]               ; p_clk        ; p_clk       ; 0.000        ; 0.001      ; 0.496      ;
; 0.343 ; execute_stage:es|ex_o_pc[2]                      ; write_back:ws|wb_o_next_pc[2]                ; p_clk        ; p_clk       ; 0.000        ; 0.002      ; 0.497      ;
; 0.345 ; mem_stage:ms|me_o_rd_we                          ; write_back:ws|wb_o_rd_data[27]               ; p_clk        ; p_clk       ; 0.000        ; 0.001      ; 0.498      ;
; 0.355 ; fetch_stage:fs|transmit:t|counter[0]             ; fetch_stage:fs|transmit:t|counter[0]         ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; fetch_stage:fs|transmit:t|counter[16]            ; fetch_stage:fs|transmit:t|counter[16]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; fetch_stage:fs|instruction_fetch:f|f_pc[17]      ; fetch_stage:fs|instruction_fetch:f|f_pc[17]  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; execute_stage:es|ex_o_data_rd[23]                ; mem_stage:ms|me_o_rd_data[23]                ; p_clk        ; p_clk       ; 0.000        ; -0.024     ; 0.483      ;
; 0.358 ; fetch_stage:fs|instruction_fetch:f|f_pc[30]      ; fetch_stage:fs|instruction_fetch:f|f_pc[30]  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; fetch_stage:fs|transmit:t|counter[17]            ; fetch_stage:fs|transmit:t|counter[17]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; fetch_stage:fs|instruction_fetch:f|f_pc[2]       ; fetch_stage:fs|instruction_fetch:f|f_pc[2]   ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; fetch_stage:fs|instruction_fetch:f|f_pc[18]      ; fetch_stage:fs|instruction_fetch:f|f_pc[18]  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; fetch_stage:fs|transmit:t|counter[2]             ; fetch_stage:fs|transmit:t|counter[2]         ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; fetch_stage:fs|transmit:t|counter[9]             ; fetch_stage:fs|transmit:t|counter[9]         ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; fetch_stage:fs|transmit:t|counter[11]            ; fetch_stage:fs|transmit:t|counter[11]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; fetch_stage:fs|transmit:t|counter[18]            ; fetch_stage:fs|transmit:t|counter[18]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; fetch_stage:fs|transmit:t|counter[25]            ; fetch_stage:fs|transmit:t|counter[25]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; fetch_stage:fs|transmit:t|counter[27]            ; fetch_stage:fs|transmit:t|counter[27]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; fetch_stage:fs|instruction_fetch:f|f_pc[3]       ; fetch_stage:fs|instruction_fetch:f|f_pc[3]   ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; fetch_stage:fs|instruction_fetch:f|f_pc[10]      ; fetch_stage:fs|instruction_fetch:f|f_pc[10]  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; fetch_stage:fs|instruction_fetch:f|f_pc[12]      ; fetch_stage:fs|instruction_fetch:f|f_pc[12]  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; fetch_stage:fs|instruction_fetch:f|f_pc[19]      ; fetch_stage:fs|instruction_fetch:f|f_pc[19]  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; fetch_stage:fs|instruction_fetch:f|f_pc[26]      ; fetch_stage:fs|instruction_fetch:f|f_pc[26]  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; fetch_stage:fs|instruction_fetch:f|f_pc[28]      ; fetch_stage:fs|instruction_fetch:f|f_pc[28]  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; mem_stage:ms|me_o_rd_addr[1]                     ; write_back:ws|wb_o_rd_addr[1]                ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; fetch_stage:fs|transmit:t|counter[4]             ; fetch_stage:fs|transmit:t|counter[4]         ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fetch_stage:fs|transmit:t|counter[7]             ; fetch_stage:fs|transmit:t|counter[7]         ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fetch_stage:fs|transmit:t|counter[13]            ; fetch_stage:fs|transmit:t|counter[13]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fetch_stage:fs|transmit:t|counter[14]            ; fetch_stage:fs|transmit:t|counter[14]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fetch_stage:fs|transmit:t|counter[15]            ; fetch_stage:fs|transmit:t|counter[15]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fetch_stage:fs|transmit:t|counter[20]            ; fetch_stage:fs|transmit:t|counter[20]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fetch_stage:fs|transmit:t|counter[23]            ; fetch_stage:fs|transmit:t|counter[23]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fetch_stage:fs|transmit:t|counter[29]            ; fetch_stage:fs|transmit:t|counter[29]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fetch_stage:fs|transmit:t|counter[30]            ; fetch_stage:fs|transmit:t|counter[30]        ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fetch_stage:fs|instruction_fetch:f|f_pc[5]       ; fetch_stage:fs|instruction_fetch:f|f_pc[5]   ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fetch_stage:fs|instruction_fetch:f|f_pc[8]       ; fetch_stage:fs|instruction_fetch:f|f_pc[8]   ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fetch_stage:fs|instruction_fetch:f|f_pc[14]      ; fetch_stage:fs|instruction_fetch:f|f_pc[14]  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fetch_stage:fs|instruction_fetch:f|f_pc[15]      ; fetch_stage:fs|instruction_fetch:f|f_pc[15]  ; p_clk        ; p_clk       ; 0.000        ; 0.000      ; 0.513      ;
+-------+--------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p_clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; p_clk ; Rise       ; p_clk                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rd_p[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs1_p[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_addr_rs2_p[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_alu[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_ce            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_ce            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_exception[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_exception[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_exception[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_exception[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_funct3[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_funct3[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_funct3[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_funct3[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_funct3[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_funct3[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[16]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[16]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[17]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[17]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[18]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[18]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[19]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[19]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[20]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[20]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[21]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[21]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; p_clk ; Rise       ; decoder_stage:ds|decoder:d|d_o_imm[22]       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; p_i_ce    ; p_clk      ; 3.746 ; 3.746 ; Rise       ; p_clk           ;
; p_i_flush ; p_clk      ; 0.763 ; 0.763 ; Rise       ; p_clk           ;
; p_i_stall ; p_clk      ; 1.021 ; 1.021 ; Rise       ; p_clk           ;
; p_rst     ; p_clk      ; 1.316 ; 1.316 ; Rise       ; p_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; p_i_ce    ; p_clk      ; -2.154 ; -2.154 ; Rise       ; p_clk           ;
; p_i_flush ; p_clk      ; 0.611  ; 0.611  ; Rise       ; p_clk           ;
; p_i_stall ; p_clk      ; 0.528  ; 0.528  ; Rise       ; p_clk           ;
; p_rst     ; p_clk      ; -0.079 ; -0.079 ; Rise       ; p_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; p_o_ws_addr_rd[*]         ; p_clk      ; 4.138 ; 4.138 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[0]        ; p_clk      ; 4.053 ; 4.053 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[1]        ; p_clk      ; 3.827 ; 3.827 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[2]        ; p_clk      ; 4.052 ; 4.052 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[3]        ; p_clk      ; 4.138 ; 4.138 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[4]        ; p_clk      ; 4.129 ; 4.129 ; Rise       ; p_clk           ;
; p_o_ws_flush              ; p_clk      ; 3.817 ; 3.817 ; Rise       ; p_clk           ;
; p_o_ws_funct3[*]          ; p_clk      ; 4.162 ; 4.162 ; Rise       ; p_clk           ;
;  p_o_ws_funct3[0]         ; p_clk      ; 4.162 ; 4.162 ; Rise       ; p_clk           ;
;  p_o_ws_funct3[1]         ; p_clk      ; 3.999 ; 3.999 ; Rise       ; p_clk           ;
;  p_o_ws_funct3[2]         ; p_clk      ; 4.019 ; 4.019 ; Rise       ; p_clk           ;
; p_o_ws_fw_ds_data_rd[*]   ; p_clk      ; 4.457 ; 4.457 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[0]  ; p_clk      ; 3.807 ; 3.807 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[1]  ; p_clk      ; 3.794 ; 3.794 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[2]  ; p_clk      ; 4.187 ; 4.187 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[3]  ; p_clk      ; 3.815 ; 3.815 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[4]  ; p_clk      ; 3.898 ; 3.898 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[5]  ; p_clk      ; 3.771 ; 3.771 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[6]  ; p_clk      ; 4.457 ; 4.457 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[7]  ; p_clk      ; 4.037 ; 4.037 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[8]  ; p_clk      ; 4.023 ; 4.023 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[9]  ; p_clk      ; 4.444 ; 4.444 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[10] ; p_clk      ; 4.010 ; 4.010 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[11] ; p_clk      ; 4.434 ; 4.434 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[12] ; p_clk      ; 3.956 ; 3.956 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[13] ; p_clk      ; 3.910 ; 3.910 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[14] ; p_clk      ; 3.792 ; 3.792 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[15] ; p_clk      ; 4.143 ; 4.143 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[16] ; p_clk      ; 3.930 ; 3.930 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[17] ; p_clk      ; 4.043 ; 4.043 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[18] ; p_clk      ; 4.274 ; 4.274 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[19] ; p_clk      ; 3.909 ; 3.909 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[20] ; p_clk      ; 4.033 ; 4.033 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[21] ; p_clk      ; 4.026 ; 4.026 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[22] ; p_clk      ; 3.928 ; 3.928 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[23] ; p_clk      ; 3.774 ; 3.774 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[24] ; p_clk      ; 3.981 ; 3.981 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[25] ; p_clk      ; 3.946 ; 3.946 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[26] ; p_clk      ; 3.884 ; 3.884 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[27] ; p_clk      ; 3.811 ; 3.811 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[28] ; p_clk      ; 3.930 ; 3.930 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[29] ; p_clk      ; 3.806 ; 3.806 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[30] ; p_clk      ; 4.032 ; 4.032 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[31] ; p_clk      ; 3.773 ; 3.773 ; Rise       ; p_clk           ;
; p_o_ws_next_pc[*]         ; p_clk      ; 4.431 ; 4.431 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[0]        ; p_clk      ; 3.892 ; 3.892 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[1]        ; p_clk      ; 4.431 ; 4.431 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[2]        ; p_clk      ; 4.198 ; 4.198 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[3]        ; p_clk      ; 4.095 ; 4.095 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[4]        ; p_clk      ; 4.153 ; 4.153 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[5]        ; p_clk      ; 4.001 ; 4.001 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[6]        ; p_clk      ; 4.388 ; 4.388 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[7]        ; p_clk      ; 3.883 ; 3.883 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[8]        ; p_clk      ; 3.916 ; 3.916 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[9]        ; p_clk      ; 4.141 ; 4.141 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[10]       ; p_clk      ; 4.211 ; 4.211 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[11]       ; p_clk      ; 3.887 ; 3.887 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[12]       ; p_clk      ; 3.995 ; 3.995 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[13]       ; p_clk      ; 4.124 ; 4.124 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[14]       ; p_clk      ; 3.959 ; 3.959 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[15]       ; p_clk      ; 4.083 ; 4.083 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[16]       ; p_clk      ; 3.817 ; 3.817 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[17]       ; p_clk      ; 4.091 ; 4.091 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[18]       ; p_clk      ; 4.002 ; 4.002 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[19]       ; p_clk      ; 4.247 ; 4.247 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[20]       ; p_clk      ; 3.896 ; 3.896 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[21]       ; p_clk      ; 4.097 ; 4.097 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[22]       ; p_clk      ; 4.233 ; 4.233 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[23]       ; p_clk      ; 4.130 ; 4.130 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[24]       ; p_clk      ; 4.089 ; 4.089 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[25]       ; p_clk      ; 3.981 ; 3.981 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[26]       ; p_clk      ; 4.012 ; 4.012 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[27]       ; p_clk      ; 4.128 ; 4.128 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[28]       ; p_clk      ; 4.111 ; 4.111 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[29]       ; p_clk      ; 4.165 ; 4.165 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[30]       ; p_clk      ; 3.856 ; 3.856 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[31]       ; p_clk      ; 4.145 ; 4.145 ; Rise       ; p_clk           ;
; p_o_ws_opcode[*]          ; p_clk      ; 4.044 ; 4.044 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[0]         ; p_clk      ; 3.811 ; 3.811 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[1]         ; p_clk      ; 3.925 ; 3.925 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[4]         ; p_clk      ; 4.044 ; 4.044 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[5]         ; p_clk      ; 3.812 ; 3.812 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[6]         ; p_clk      ; 4.043 ; 4.043 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[7]         ; p_clk      ; 4.017 ; 4.017 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[8]         ; p_clk      ; 4.015 ; 4.015 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[9]         ; p_clk      ; 3.925 ; 3.925 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[10]        ; p_clk      ; 4.016 ; 4.016 ; Rise       ; p_clk           ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; p_o_ws_addr_rd[*]         ; p_clk      ; 3.827 ; 3.827 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[0]        ; p_clk      ; 4.053 ; 4.053 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[1]        ; p_clk      ; 3.827 ; 3.827 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[2]        ; p_clk      ; 4.052 ; 4.052 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[3]        ; p_clk      ; 4.138 ; 4.138 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[4]        ; p_clk      ; 4.129 ; 4.129 ; Rise       ; p_clk           ;
; p_o_ws_flush              ; p_clk      ; 3.817 ; 3.817 ; Rise       ; p_clk           ;
; p_o_ws_funct3[*]          ; p_clk      ; 3.999 ; 3.999 ; Rise       ; p_clk           ;
;  p_o_ws_funct3[0]         ; p_clk      ; 4.162 ; 4.162 ; Rise       ; p_clk           ;
;  p_o_ws_funct3[1]         ; p_clk      ; 3.999 ; 3.999 ; Rise       ; p_clk           ;
;  p_o_ws_funct3[2]         ; p_clk      ; 4.019 ; 4.019 ; Rise       ; p_clk           ;
; p_o_ws_fw_ds_data_rd[*]   ; p_clk      ; 3.771 ; 3.771 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[0]  ; p_clk      ; 3.807 ; 3.807 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[1]  ; p_clk      ; 3.794 ; 3.794 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[2]  ; p_clk      ; 4.187 ; 4.187 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[3]  ; p_clk      ; 3.815 ; 3.815 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[4]  ; p_clk      ; 3.898 ; 3.898 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[5]  ; p_clk      ; 3.771 ; 3.771 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[6]  ; p_clk      ; 4.457 ; 4.457 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[7]  ; p_clk      ; 4.037 ; 4.037 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[8]  ; p_clk      ; 4.023 ; 4.023 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[9]  ; p_clk      ; 4.444 ; 4.444 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[10] ; p_clk      ; 4.010 ; 4.010 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[11] ; p_clk      ; 4.434 ; 4.434 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[12] ; p_clk      ; 3.956 ; 3.956 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[13] ; p_clk      ; 3.910 ; 3.910 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[14] ; p_clk      ; 3.792 ; 3.792 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[15] ; p_clk      ; 4.143 ; 4.143 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[16] ; p_clk      ; 3.930 ; 3.930 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[17] ; p_clk      ; 4.043 ; 4.043 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[18] ; p_clk      ; 4.274 ; 4.274 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[19] ; p_clk      ; 3.909 ; 3.909 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[20] ; p_clk      ; 4.033 ; 4.033 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[21] ; p_clk      ; 4.026 ; 4.026 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[22] ; p_clk      ; 3.928 ; 3.928 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[23] ; p_clk      ; 3.774 ; 3.774 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[24] ; p_clk      ; 3.981 ; 3.981 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[25] ; p_clk      ; 3.946 ; 3.946 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[26] ; p_clk      ; 3.884 ; 3.884 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[27] ; p_clk      ; 3.811 ; 3.811 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[28] ; p_clk      ; 3.930 ; 3.930 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[29] ; p_clk      ; 3.806 ; 3.806 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[30] ; p_clk      ; 4.032 ; 4.032 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[31] ; p_clk      ; 3.773 ; 3.773 ; Rise       ; p_clk           ;
; p_o_ws_next_pc[*]         ; p_clk      ; 3.817 ; 3.817 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[0]        ; p_clk      ; 3.892 ; 3.892 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[1]        ; p_clk      ; 4.431 ; 4.431 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[2]        ; p_clk      ; 4.198 ; 4.198 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[3]        ; p_clk      ; 4.095 ; 4.095 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[4]        ; p_clk      ; 4.153 ; 4.153 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[5]        ; p_clk      ; 4.001 ; 4.001 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[6]        ; p_clk      ; 4.388 ; 4.388 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[7]        ; p_clk      ; 3.883 ; 3.883 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[8]        ; p_clk      ; 3.916 ; 3.916 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[9]        ; p_clk      ; 4.141 ; 4.141 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[10]       ; p_clk      ; 4.211 ; 4.211 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[11]       ; p_clk      ; 3.887 ; 3.887 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[12]       ; p_clk      ; 3.995 ; 3.995 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[13]       ; p_clk      ; 4.124 ; 4.124 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[14]       ; p_clk      ; 3.959 ; 3.959 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[15]       ; p_clk      ; 4.083 ; 4.083 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[16]       ; p_clk      ; 3.817 ; 3.817 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[17]       ; p_clk      ; 4.091 ; 4.091 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[18]       ; p_clk      ; 4.002 ; 4.002 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[19]       ; p_clk      ; 4.247 ; 4.247 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[20]       ; p_clk      ; 3.896 ; 3.896 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[21]       ; p_clk      ; 4.097 ; 4.097 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[22]       ; p_clk      ; 4.233 ; 4.233 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[23]       ; p_clk      ; 4.130 ; 4.130 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[24]       ; p_clk      ; 4.089 ; 4.089 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[25]       ; p_clk      ; 3.981 ; 3.981 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[26]       ; p_clk      ; 4.012 ; 4.012 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[27]       ; p_clk      ; 4.128 ; 4.128 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[28]       ; p_clk      ; 4.111 ; 4.111 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[29]       ; p_clk      ; 4.165 ; 4.165 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[30]       ; p_clk      ; 3.856 ; 3.856 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[31]       ; p_clk      ; 4.145 ; 4.145 ; Rise       ; p_clk           ;
; p_o_ws_opcode[*]          ; p_clk      ; 3.811 ; 3.811 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[0]         ; p_clk      ; 3.811 ; 3.811 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[1]         ; p_clk      ; 3.925 ; 3.925 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[4]         ; p_clk      ; 4.044 ; 4.044 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[5]         ; p_clk      ; 3.812 ; 3.812 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[6]         ; p_clk      ; 4.043 ; 4.043 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[7]         ; p_clk      ; 4.017 ; 4.017 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[8]         ; p_clk      ; 4.015 ; 4.015 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[9]         ; p_clk      ; 3.925 ; 3.925 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[10]        ; p_clk      ; 4.016 ; 4.016 ; Rise       ; p_clk           ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -10.642   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  p_clk           ; -10.642   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -1753.964 ; 0.0   ; 0.0      ; 0.0     ; -530.38             ;
;  p_clk           ; -1753.964 ; 0.000 ; N/A      ; N/A     ; -530.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; p_i_ce    ; p_clk      ; 7.421 ; 7.421 ; Rise       ; p_clk           ;
; p_i_flush ; p_clk      ; 2.169 ; 2.169 ; Rise       ; p_clk           ;
; p_i_stall ; p_clk      ; 2.898 ; 2.898 ; Rise       ; p_clk           ;
; p_rst     ; p_clk      ; 3.253 ; 3.253 ; Rise       ; p_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; p_i_ce    ; p_clk      ; -2.154 ; -2.154 ; Rise       ; p_clk           ;
; p_i_flush ; p_clk      ; 0.667  ; 0.667  ; Rise       ; p_clk           ;
; p_i_stall ; p_clk      ; 0.528  ; 0.528  ; Rise       ; p_clk           ;
; p_rst     ; p_clk      ; -0.079 ; -0.079 ; Rise       ; p_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; p_o_ws_addr_rd[*]         ; p_clk      ; 7.434 ; 7.434 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[0]        ; p_clk      ; 7.215 ; 7.215 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[1]        ; p_clk      ; 6.736 ; 6.736 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[2]        ; p_clk      ; 7.216 ; 7.216 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[3]        ; p_clk      ; 7.434 ; 7.434 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[4]        ; p_clk      ; 7.420 ; 7.420 ; Rise       ; p_clk           ;
; p_o_ws_flush              ; p_clk      ; 6.723 ; 6.723 ; Rise       ; p_clk           ;
; p_o_ws_funct3[*]          ; p_clk      ; 7.426 ; 7.426 ; Rise       ; p_clk           ;
;  p_o_ws_funct3[0]         ; p_clk      ; 7.426 ; 7.426 ; Rise       ; p_clk           ;
;  p_o_ws_funct3[1]         ; p_clk      ; 7.126 ; 7.126 ; Rise       ; p_clk           ;
;  p_o_ws_funct3[2]         ; p_clk      ; 7.148 ; 7.148 ; Rise       ; p_clk           ;
; p_o_ws_fw_ds_data_rd[*]   ; p_clk      ; 8.039 ; 8.039 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[0]  ; p_clk      ; 6.703 ; 6.703 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[1]  ; p_clk      ; 6.689 ; 6.689 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[2]  ; p_clk      ; 7.433 ; 7.433 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[3]  ; p_clk      ; 6.713 ; 6.713 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[4]  ; p_clk      ; 6.925 ; 6.925 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[5]  ; p_clk      ; 6.651 ; 6.651 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[6]  ; p_clk      ; 7.970 ; 7.970 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[7]  ; p_clk      ; 7.201 ; 7.201 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[8]  ; p_clk      ; 7.190 ; 7.190 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[9]  ; p_clk      ; 8.022 ; 8.022 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[10] ; p_clk      ; 7.091 ; 7.091 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[11] ; p_clk      ; 8.039 ; 8.039 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[12] ; p_clk      ; 6.977 ; 6.977 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[13] ; p_clk      ; 6.931 ; 6.931 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[14] ; p_clk      ; 6.678 ; 6.678 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[15] ; p_clk      ; 7.430 ; 7.430 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[16] ; p_clk      ; 6.965 ; 6.965 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[17] ; p_clk      ; 7.204 ; 7.204 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[18] ; p_clk      ; 7.695 ; 7.695 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[19] ; p_clk      ; 6.981 ; 6.981 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[20] ; p_clk      ; 7.189 ; 7.189 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[21] ; p_clk      ; 7.194 ; 7.194 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[22] ; p_clk      ; 6.962 ; 6.962 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[23] ; p_clk      ; 6.660 ; 6.660 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[24] ; p_clk      ; 7.173 ; 7.173 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[25] ; p_clk      ; 6.965 ; 6.965 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[26] ; p_clk      ; 6.897 ; 6.897 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[27] ; p_clk      ; 6.714 ; 6.714 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[28] ; p_clk      ; 6.953 ; 6.953 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[29] ; p_clk      ; 6.701 ; 6.701 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[30] ; p_clk      ; 7.233 ; 7.233 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[31] ; p_clk      ; 6.659 ; 6.659 ; Rise       ; p_clk           ;
; p_o_ws_next_pc[*]         ; p_clk      ; 7.996 ; 7.996 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[0]        ; p_clk      ; 6.917 ; 6.917 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[1]        ; p_clk      ; 7.996 ; 7.996 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[2]        ; p_clk      ; 7.691 ; 7.691 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[3]        ; p_clk      ; 7.370 ; 7.370 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[4]        ; p_clk      ; 7.388 ; 7.388 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[5]        ; p_clk      ; 7.136 ; 7.136 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[6]        ; p_clk      ; 7.947 ; 7.947 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[7]        ; p_clk      ; 6.890 ; 6.890 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[8]        ; p_clk      ; 6.945 ; 6.945 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[9]        ; p_clk      ; 7.386 ; 7.386 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[10]       ; p_clk      ; 7.612 ; 7.612 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[11]       ; p_clk      ; 6.906 ; 6.906 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[12]       ; p_clk      ; 7.144 ; 7.144 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[13]       ; p_clk      ; 7.412 ; 7.412 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[14]       ; p_clk      ; 7.095 ; 7.095 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[15]       ; p_clk      ; 7.343 ; 7.343 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[16]       ; p_clk      ; 6.721 ; 6.721 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[17]       ; p_clk      ; 7.366 ; 7.366 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[18]       ; p_clk      ; 7.150 ; 7.150 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[19]       ; p_clk      ; 7.663 ; 7.663 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[20]       ; p_clk      ; 6.924 ; 6.924 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[21]       ; p_clk      ; 7.370 ; 7.370 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[22]       ; p_clk      ; 7.598 ; 7.598 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[23]       ; p_clk      ; 7.373 ; 7.373 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[24]       ; p_clk      ; 7.364 ; 7.364 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[25]       ; p_clk      ; 7.131 ; 7.131 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[26]       ; p_clk      ; 7.163 ; 7.163 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[27]       ; p_clk      ; 7.421 ; 7.421 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[28]       ; p_clk      ; 7.389 ; 7.389 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[29]       ; p_clk      ; 7.424 ; 7.424 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[30]       ; p_clk      ; 6.897 ; 6.897 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[31]       ; p_clk      ; 7.625 ; 7.625 ; Rise       ; p_clk           ;
; p_o_ws_opcode[*]          ; p_clk      ; 7.186 ; 7.186 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[0]         ; p_clk      ; 6.687 ; 6.687 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[1]         ; p_clk      ; 6.929 ; 6.929 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[4]         ; p_clk      ; 7.186 ; 7.186 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[5]         ; p_clk      ; 6.688 ; 6.688 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[6]         ; p_clk      ; 7.185 ; 7.185 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[7]         ; p_clk      ; 7.141 ; 7.141 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[8]         ; p_clk      ; 7.144 ; 7.144 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[9]         ; p_clk      ; 6.927 ; 6.927 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[10]        ; p_clk      ; 7.141 ; 7.141 ; Rise       ; p_clk           ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; p_o_ws_addr_rd[*]         ; p_clk      ; 3.827 ; 3.827 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[0]        ; p_clk      ; 4.053 ; 4.053 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[1]        ; p_clk      ; 3.827 ; 3.827 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[2]        ; p_clk      ; 4.052 ; 4.052 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[3]        ; p_clk      ; 4.138 ; 4.138 ; Rise       ; p_clk           ;
;  p_o_ws_addr_rd[4]        ; p_clk      ; 4.129 ; 4.129 ; Rise       ; p_clk           ;
; p_o_ws_flush              ; p_clk      ; 3.817 ; 3.817 ; Rise       ; p_clk           ;
; p_o_ws_funct3[*]          ; p_clk      ; 3.999 ; 3.999 ; Rise       ; p_clk           ;
;  p_o_ws_funct3[0]         ; p_clk      ; 4.162 ; 4.162 ; Rise       ; p_clk           ;
;  p_o_ws_funct3[1]         ; p_clk      ; 3.999 ; 3.999 ; Rise       ; p_clk           ;
;  p_o_ws_funct3[2]         ; p_clk      ; 4.019 ; 4.019 ; Rise       ; p_clk           ;
; p_o_ws_fw_ds_data_rd[*]   ; p_clk      ; 3.771 ; 3.771 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[0]  ; p_clk      ; 3.807 ; 3.807 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[1]  ; p_clk      ; 3.794 ; 3.794 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[2]  ; p_clk      ; 4.187 ; 4.187 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[3]  ; p_clk      ; 3.815 ; 3.815 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[4]  ; p_clk      ; 3.898 ; 3.898 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[5]  ; p_clk      ; 3.771 ; 3.771 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[6]  ; p_clk      ; 4.457 ; 4.457 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[7]  ; p_clk      ; 4.037 ; 4.037 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[8]  ; p_clk      ; 4.023 ; 4.023 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[9]  ; p_clk      ; 4.444 ; 4.444 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[10] ; p_clk      ; 4.010 ; 4.010 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[11] ; p_clk      ; 4.434 ; 4.434 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[12] ; p_clk      ; 3.956 ; 3.956 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[13] ; p_clk      ; 3.910 ; 3.910 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[14] ; p_clk      ; 3.792 ; 3.792 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[15] ; p_clk      ; 4.143 ; 4.143 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[16] ; p_clk      ; 3.930 ; 3.930 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[17] ; p_clk      ; 4.043 ; 4.043 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[18] ; p_clk      ; 4.274 ; 4.274 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[19] ; p_clk      ; 3.909 ; 3.909 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[20] ; p_clk      ; 4.033 ; 4.033 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[21] ; p_clk      ; 4.026 ; 4.026 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[22] ; p_clk      ; 3.928 ; 3.928 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[23] ; p_clk      ; 3.774 ; 3.774 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[24] ; p_clk      ; 3.981 ; 3.981 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[25] ; p_clk      ; 3.946 ; 3.946 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[26] ; p_clk      ; 3.884 ; 3.884 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[27] ; p_clk      ; 3.811 ; 3.811 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[28] ; p_clk      ; 3.930 ; 3.930 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[29] ; p_clk      ; 3.806 ; 3.806 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[30] ; p_clk      ; 4.032 ; 4.032 ; Rise       ; p_clk           ;
;  p_o_ws_fw_ds_data_rd[31] ; p_clk      ; 3.773 ; 3.773 ; Rise       ; p_clk           ;
; p_o_ws_next_pc[*]         ; p_clk      ; 3.817 ; 3.817 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[0]        ; p_clk      ; 3.892 ; 3.892 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[1]        ; p_clk      ; 4.431 ; 4.431 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[2]        ; p_clk      ; 4.198 ; 4.198 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[3]        ; p_clk      ; 4.095 ; 4.095 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[4]        ; p_clk      ; 4.153 ; 4.153 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[5]        ; p_clk      ; 4.001 ; 4.001 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[6]        ; p_clk      ; 4.388 ; 4.388 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[7]        ; p_clk      ; 3.883 ; 3.883 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[8]        ; p_clk      ; 3.916 ; 3.916 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[9]        ; p_clk      ; 4.141 ; 4.141 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[10]       ; p_clk      ; 4.211 ; 4.211 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[11]       ; p_clk      ; 3.887 ; 3.887 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[12]       ; p_clk      ; 3.995 ; 3.995 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[13]       ; p_clk      ; 4.124 ; 4.124 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[14]       ; p_clk      ; 3.959 ; 3.959 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[15]       ; p_clk      ; 4.083 ; 4.083 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[16]       ; p_clk      ; 3.817 ; 3.817 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[17]       ; p_clk      ; 4.091 ; 4.091 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[18]       ; p_clk      ; 4.002 ; 4.002 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[19]       ; p_clk      ; 4.247 ; 4.247 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[20]       ; p_clk      ; 3.896 ; 3.896 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[21]       ; p_clk      ; 4.097 ; 4.097 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[22]       ; p_clk      ; 4.233 ; 4.233 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[23]       ; p_clk      ; 4.130 ; 4.130 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[24]       ; p_clk      ; 4.089 ; 4.089 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[25]       ; p_clk      ; 3.981 ; 3.981 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[26]       ; p_clk      ; 4.012 ; 4.012 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[27]       ; p_clk      ; 4.128 ; 4.128 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[28]       ; p_clk      ; 4.111 ; 4.111 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[29]       ; p_clk      ; 4.165 ; 4.165 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[30]       ; p_clk      ; 3.856 ; 3.856 ; Rise       ; p_clk           ;
;  p_o_ws_next_pc[31]       ; p_clk      ; 4.145 ; 4.145 ; Rise       ; p_clk           ;
; p_o_ws_opcode[*]          ; p_clk      ; 3.811 ; 3.811 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[0]         ; p_clk      ; 3.811 ; 3.811 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[1]         ; p_clk      ; 3.925 ; 3.925 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[4]         ; p_clk      ; 4.044 ; 4.044 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[5]         ; p_clk      ; 3.812 ; 3.812 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[6]         ; p_clk      ; 4.043 ; 4.043 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[7]         ; p_clk      ; 4.017 ; 4.017 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[8]         ; p_clk      ; 4.015 ; 4.015 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[9]         ; p_clk      ; 3.925 ; 3.925 ; Rise       ; p_clk           ;
;  p_o_ws_opcode[10]        ; p_clk      ; 4.016 ; 4.016 ; Rise       ; p_clk           ;
+---------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; p_clk      ; p_clk    ; 900407   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; p_clk      ; p_clk    ; 900407   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 637   ; 637  ;
; Unconstrained Output Ports      ; 82    ; 82   ;
; Unconstrained Output Port Paths ; 82    ; 82   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Sep 24 11:51:58 2025
Info: Command: quartus_sta datapath -c datapath
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name p_clk p_clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.642
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.642     -1753.964 p_clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 p_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -530.380 p_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.334
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.334      -545.906 p_clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 p_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -530.380 p_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4651 megabytes
    Info: Processing ended: Wed Sep 24 11:51:59 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


