`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 08.08.2020 09:43:59
// Design Name: 
// Module Name: ana_modul
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module ana_modul(
input clk,
input rst,
input [127:0]anahtar,
input [127:0]blok,
input g_gecerli,
output hazir,
output [127:0]sifre,
output c_gecerli

    );
endmodule
