端口定义：
`timescale 1ns / 1ps
module lock(
    input clk,
    input rst,
    input in,
    output reg unlock
);

实验要求如下：
1. 每个时钟周期从输入信号 in 读取一位二进制数据。
2. 每 4 个时钟周期将读取的 4 位二进制拼成一个数字（新的输入位放在低位），例如按周期顺序
读入为 0,0,1,0 则组成二进制 0010，对应十进制 2。
3. 若拼出的 4 位值在 0 至 9 之间，则将该数字存入输入序列；否则视为特殊结束符“#”，表示
输入结束。
4. 输入结束时，比较已存的输入序列是否等于学号的后四位（如果输入少于 4 位视为密码错误）：
若相等则在下一时钟周期把 unlock 拉高 1 周期（unlock=1），否则 unlock=0；比较完成后模
块自动复位，等待下一次输入。
5. 异步或同步复位信号 rst 有效时，立即复位所有内部状态并清空已收集的数据。