# 6.2 ウエハテスト：製品品質の見極めと流出防止  
# 6.2 Wafer Testing: Identifying Good Chips and Preventing Defect Leakage

ウエハテスト（WAT: Wafer Acceptance Test）は、**チップごとの品質を検査し、後工程に進めるかを判断する工程**です。  
> Wafer testing (WAT) evaluates the quality of each die and determines whether it should proceed to the packaging stage.

量産においては、**ウエハ起因の不良を絶対に流出させない最終防衛線**です。  
> It acts as the **final defense against wafer-originated defects** in mass production.

---

## 🔍 主な検査項目｜Major Test Items

| 検査項目 / Item | 内容 / Description | 検出目的 / Detection Target |
|------------------|--------------------|-----------------------------|
| **オープン／ショートチェック**<br>Open/Short Test | 各I/Oピン・バスラインの導通確認<br>Check connectivity of I/O and internal buses | 配線断線・短絡・パッド不良<br>Open defects, shorts, pad anomalies |
| **スタンバイ電流**<br>Standby Current | チップ非動作時のリーク測定<br>Leak current in standby state | ゲートリーク、バルクリーク、ラッチアップ兆候<br>Gate/bulk leakage, latch-up precursor |
| **アクティブ電流**<br>Active Current | ロジック動作中のIcc測定<br>Measure Icc under switching conditions | 過大消費・内部ショート・タイミング不良<br>Overcurrent, short, timing violation |
| **ファンクションチェック**<br>Function Test | I/O反応・内部回路のロジック応答を確認<br>Observe I/O responses and logic behavior | 論理設計ミス、セル配置ミス、タイミング不一致<br>Logic faults, misplacement, clock domain errors |
| **HVスクリーニング**<br>HV Stress Test | 高耐圧トランジスタへ高電圧印加<br>Apply high voltage to HV devices | ゲート酸化膜劣化（COP等）<br>Gate oxide degradation (e.g., COP) |
| **特定機能検査**<br>Special Function Tests | DRAM保持テスト、ADC精度確認など<br>eDRAM retention, ADC accuracy, etc. | 製品固有の動作検証<br>Device-specific fault screening |
| **MAP作成**<br>Map Output | 合否をチップ座標とともに記録<br>Record pass/fail with XY map | パッケージ選別、解析、出荷制御<br>Traceability, binning, shipping control |

> ※ 製品により、特殊テスト（e.g., embedded DRAM, HVスイッチ）が追加されることがあります。  
> *Additional tests (e.g., eDRAM, HV switches) may be included depending on product.*

> ※ DRAM製品特有のウエハテスト（Pause Refresh, Disturb Refresh等）の詳細は、以下のアーカイブ教材にまとめてあります：  
> 📂 [DRAM Wafer Test Bin Classification (0.25µm世代)](https://samizo-aitl.github.io/Edusemi-Plus/archive/in1998/dram_wafer_test_binclass_0.25um.html)

---

## 🗺️ モニタリングの役割｜Monitoring Role

ウエハテストは単なる選別に留まらず、**工程の傾向監視にも活用される**。  
> Wafer test also functions as a **trend monitor for process stability**.

- **面内分布の確認**：中心 vs 周辺の差異  
- **ウエハ間・ロット間のばらつき評価**

→ 工程の変動を早期に発見し、**品質管理ループにフィードバック**。  
> Early detection of process variation and **feedback to manufacturing**.

---

## 📊 D値による横断的品質管理｜Cross-product Quality Monitoring via Defect Density (D-value)

歩留まり $Y$ は、チップ面積 $A$ と欠陥密度 $D$ を用いて、以下で表される：  
> Yield $Y$ is modeled as:

$$Y = e^{-AD}$$

| パラメータ | 意味 / Meaning |
|------------|----------------|
| $A$        | チップ面積（cm²） / Chip area |
| $D$        | 欠陥密度（defects/cm²） / Defect density |

### ▶ D値の利点（メリット）

- 異なる面積を持つ製品間でも **共通指標として比較可能**
- **装置・材料ロットの影響** を横断的に評価できる
- 多品種少量生産でも工程品質を **定量的に評価**

> Particularly effective for MEMS, analog, and custom SoCs where product variety is high.  
> *Useful for high-mix, low-volume manufacturing lines.*

---

## 🛡️ 不良流出を防ぐ量産の盾｜The Last Line of Defense

| ポイント | 解説 |
|----------|------|
| ✅ 合格チップのみMAPに記録 | 不良チップは後工程へ進まない |
| ⚠️ パッケージ後不良は高コスト | ここでの防止がコスト削減に直結 |
| 🧪 製品固有のテストが必要 | HV, DRAMなどには固有検査を設計 |

- **HV製品**：ゲート絶縁膜の高電圧検査（例：COP）  
- **DRAM製品**：セル保持力、ディスターブテストなど

---

## 🧾 トレーサビリティと記録｜Traceability and Recording

- 合否・座標・測定値は **MAPファイル** に保存される  
> Test results, coordinates, and metrics are stored in a **wafer map**.

- 不良解析、製品トレース、出荷制御に活用  
> Used for failure analysis, product tracking, and shipping control.

---

## ✍️ 補足｜Notes

- **プローブカードで製品チップを直接測定**する  
> Test is conducted via **direct probing** of each die.

- **HVスクリーニング**は、高信頼製品では常時実施  
> HV screening is routine for **high-reliability devices**.

- **DRAM等では製品固有の追加テストが一般的**  
> Device-specific tests are standard for DRAM, analog, etc.

---

## 💡 ChatGPT活用プロンプト｜Prompt for Learners

```markdown
「面積が異なる2製品で歩留まり差が大きい。D値から見て工程起因か品種依存か判別せよ」
