**写在最前**
**single_cycle** 文件夹下的**单周期**文件夹下是本次编写的代码。
实验希望实现基于理想内存(Ideal Memory)的简单功能型处理器数据通路和控制单元。
这里需要充分区分处理器的取指(Instruction Fetch), 译码(Instruction Decoder), 执行(Execution),
访存(Memory Access), 和写回(Write Back) 这五个阶段。
具体的结构图如下所示:

![single_cycle_structure](https://github.com/Fi-tang/computer_organization_lab/blob/P2_Single_cycle_MIPS_processors_ideal_memory/MIPS_structure.PNG)
