Fitter report for TopDE
Thu Jul 04 15:35:35 2013
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Interconnect Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing
 38. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Thu Jul 04 15:35:31 2013   ;
; Quartus II Version                 ; 9.1 Build 222 10/21/2009 SJ Web Edition ;
; Revision Name                      ; TopDE                                   ;
; Top-level Entity Name              ; TopDE                                   ;
; Family                             ; Cyclone II                              ;
; Device                             ; EP2C70F896C6                            ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 9,902 / 68,416 ( 14 % )                 ;
;     Total combinational functions  ; 9,176 / 68,416 ( 13 % )                 ;
;     Dedicated logic registers      ; 2,814 / 68,416 ( 4 % )                  ;
; Total registers                    ; 2814                                    ;
; Total pins                         ; 303 / 622 ( 49 % )                      ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 1,007,616 / 1,152,000 ( 87 % )          ;
; Embedded Multiplier 9-bit elements ; 8 / 300 ( 3 % )                         ;
; Total PLLs                         ; 2 / 4 ( 50 % )                          ;
+------------------------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C70F896C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Optimize Multi-Corner Timing                                               ; On                             ; Off                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+----------+----------------+--------------+----------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To     ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+----------------+---------------+----------------+
; Location ;                ;              ; DRAM_DQ[0]     ; PIN_AC1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[10]    ; PIN_AF2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[11]    ; PIN_AF3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[12]    ; PIN_AG2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[13]    ; PIN_AG3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[14]    ; PIN_AH1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[15]    ; PIN_AH2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[16]    ; PIN_U1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[17]    ; PIN_U2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[18]    ; PIN_U3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[19]    ; PIN_V2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[1]     ; PIN_AC2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[20]    ; PIN_V3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[21]    ; PIN_W1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[22]    ; PIN_W2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[23]    ; PIN_W3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[24]    ; PIN_Y1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[25]    ; PIN_Y2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[26]    ; PIN_Y3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[27]    ; PIN_AA1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[28]    ; PIN_AA2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[29]    ; PIN_AA3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[2]     ; PIN_AC3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[30]    ; PIN_AB1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[31]    ; PIN_AB2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[3]     ; PIN_AD1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[4]     ; PIN_AD2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[5]     ; PIN_AD3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[6]     ; PIN_AE1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[7]     ; PIN_AE2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[8]     ; PIN_AE3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[9]     ; PIN_AF1       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[0]      ; PIN_A23       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[10]     ; PIN_B25       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[11]     ; PIN_A25       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[12]     ; PIN_C24       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[13]     ; PIN_B24       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[14]     ; PIN_A24       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[15]     ; PIN_B23       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[1]      ; PIN_C22       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[2]      ; PIN_B22       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[3]      ; PIN_A22       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[4]      ; PIN_B21       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[5]      ; PIN_A21       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[6]      ; PIN_B20       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[7]      ; PIN_A20       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[8]      ; PIN_B26       ; QSF Assignment ;
; Location ;                ;              ; ENET_D[9]      ; PIN_A26       ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ15_AM1 ; PIN_AE24      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[0]    ; PIN_AF29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[10]   ; PIN_AD29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[11]   ; PIN_AC28      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[12]   ; PIN_AC30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[13]   ; PIN_AB30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[14]   ; PIN_AA30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[1]    ; PIN_AE28      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[2]    ; PIN_AE30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[3]    ; PIN_AD30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[4]    ; PIN_AC29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[5]    ; PIN_AB29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[6]    ; PIN_AA29      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[7]    ; PIN_Y28       ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[8]    ; PIN_AF30      ; QSF Assignment ;
; Location ;                ;              ; FLASH_DQ[9]    ; PIN_AE29      ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[0]      ; PIN_G27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[10]     ; PIN_K29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[11]     ; PIN_M25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[12]     ; PIN_K30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[13]     ; PIN_M24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[14]     ; PIN_L29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[15]     ; PIN_L30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[16]     ; PIN_P26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[17]     ; PIN_P28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[18]     ; PIN_P25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[19]     ; PIN_P27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[1]      ; PIN_G28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[20]     ; PIN_M29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[21]     ; PIN_R26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[22]     ; PIN_M30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[23]     ; PIN_R27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[24]     ; PIN_P24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[25]     ; PIN_N28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[26]     ; PIN_P23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[27]     ; PIN_N29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[28]     ; PIN_R23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[29]     ; PIN_P29       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[2]      ; PIN_H27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[30]     ; PIN_R22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[31]     ; PIN_P30       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[3]      ; PIN_L24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[4]      ; PIN_H28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[5]      ; PIN_L25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[6]      ; PIN_K27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[7]      ; PIN_L28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[8]      ; PIN_K28       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[9]      ; PIN_L27       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKIN_N0  ; PIN_T25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKIN_N1  ; PIN_AH14      ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKIN_P0  ; PIN_T24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKIN_P1  ; PIN_AG15      ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKOUT_N0 ; PIN_H23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKOUT_N1 ; PIN_AF27      ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKOUT_P0 ; PIN_G24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_CLKOUT_P1 ; PIN_AF28      ; QSF Assignment ;
; Location ;                ;              ; OTG_D[0]       ; PIN_H10       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[10]      ; PIN_D6        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[11]      ; PIN_E7        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[12]      ; PIN_D7        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[13]      ; PIN_E8        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[14]      ; PIN_D9        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[15]      ; PIN_G10       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[1]       ; PIN_G9        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[2]       ; PIN_G11       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[3]       ; PIN_F11       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[4]       ; PIN_J12       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[5]       ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[6]       ; PIN_H13       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[7]       ; PIN_G13       ; QSF Assignment ;
; Location ;                ;              ; OTG_D[8]       ; PIN_D4        ; QSF Assignment ;
; Location ;                ;              ; OTG_D[9]       ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; OTG_FSPEED     ; PIN_F7        ; QSF Assignment ;
; Location ;                ;              ; OTG_LSPEED     ; PIN_F8        ; QSF Assignment ;
; Location ;                ;              ; PS2_MSCLK      ; PIN_D26       ; QSF Assignment ;
; Location ;                ;              ; PS2_MSDAT      ; PIN_D25       ; QSF Assignment ;
; Location ;                ;              ; SD_CMD         ; PIN_W28       ; QSF Assignment ;
; Location ;                ;              ; SD_DAT         ; PIN_W29       ; QSF Assignment ;
; Location ;                ;              ; SD_DAT3        ; PIN_Y30       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DPA[0]    ; PIN_AK9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DPA[1]    ; PIN_AJ23      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DPA[2]    ; PIN_AK20      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DPA[3]    ; PIN_AJ9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[0]     ; PIN_AH10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[10]    ; PIN_AH17      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[11]    ; PIN_AJ18      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[12]    ; PIN_AH18      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[13]    ; PIN_AK19      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[14]    ; PIN_AJ19      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[15]    ; PIN_AK23      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[16]    ; PIN_AJ20      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[17]    ; PIN_AK21      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[18]    ; PIN_AJ21      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[19]    ; PIN_AK22      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[1]     ; PIN_AJ10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[20]    ; PIN_AJ22      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[21]    ; PIN_AH15      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[22]    ; PIN_AJ15      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[23]    ; PIN_AJ16      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[24]    ; PIN_AK14      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[25]    ; PIN_AJ14      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[26]    ; PIN_AJ13      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[27]    ; PIN_AH13      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[28]    ; PIN_AK12      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[29]    ; PIN_AK7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[2]     ; PIN_AK10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[30]    ; PIN_AJ8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[31]    ; PIN_AK8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[3]     ; PIN_AJ11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[4]     ; PIN_AK11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[5]     ; PIN_AH12      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[6]     ; PIN_AJ12      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[7]     ; PIN_AH16      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[8]     ; PIN_AK17      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[9]     ; PIN_AJ17      ; QSF Assignment ;
; Location ;                ;              ; iCLK_50_2      ; PIN_D16       ; QSF Assignment ;
; Location ;                ;              ; iCLK_50_3      ; PIN_R28       ; QSF Assignment ;
; Location ;                ;              ; iCLK_50_4      ; PIN_R3        ; QSF Assignment ;
; Location ;                ;              ; iENET_INT      ; PIN_C27       ; QSF Assignment ;
; Location ;                ;              ; iEXT_CLOCK     ; PIN_R29       ; QSF Assignment ;
; Location ;                ;              ; iFLASH_RY_N    ; PIN_AH30      ; QSF Assignment ;
; Location ;                ;              ; iIRDA_RXD      ; PIN_W22       ; QSF Assignment ;
; Location ;                ;              ; iOTG_DREQ0     ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; iOTG_DREQ1     ; PIN_F12       ; QSF Assignment ;
; Location ;                ;              ; iOTG_INT0      ; PIN_F13       ; QSF Assignment ;
; Location ;                ;              ; iOTG_INT1      ; PIN_J13       ; QSF Assignment ;
; Location ;                ;              ; iTD1_CLK27     ; PIN_G15       ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[0]      ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[1]      ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[2]      ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[3]      ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[4]      ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[5]      ; PIN_C4        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[6]      ; PIN_A3        ; QSF Assignment ;
; Location ;                ;              ; iTD1_D[7]      ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; iTD1_HS        ; PIN_E13       ; QSF Assignment ;
; Location ;                ;              ; iTD1_VS        ; PIN_E14       ; QSF Assignment ;
; Location ;                ;              ; iTD2_CLK27     ; PIN_H15       ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[0]      ; PIN_C10       ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[1]      ; PIN_A9        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[2]      ; PIN_B9        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[3]      ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[4]      ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[5]      ; PIN_B8        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[6]      ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; iTD2_D[7]      ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; iTD2_HS        ; PIN_E15       ; QSF Assignment ;
; Location ;                ;              ; iTD2_VS        ; PIN_D15       ; QSF Assignment ;
; Location ;                ;              ; iUART_RTS      ; PIN_F23       ; QSF Assignment ;
; Location ;                ;              ; iUART_RXD      ; PIN_D21       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[0]    ; PIN_AA4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[10]   ; PIN_Y8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[11]   ; PIN_AE4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[12]   ; PIN_AF4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[1]    ; PIN_AA5       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[2]    ; PIN_AA6       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[3]    ; PIN_AB5       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[4]    ; PIN_AB7       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[5]    ; PIN_AC4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[6]    ; PIN_AC5       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[7]    ; PIN_AC6       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[8]    ; PIN_AD4       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_A[9]    ; PIN_AC7       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_BA[0]   ; PIN_AA9       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_BA[1]   ; PIN_AA10      ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_CAS_N   ; PIN_W10       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_CKE     ; PIN_AA8       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_CLK     ; PIN_AD6       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_CS_N    ; PIN_Y10       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_LDQM0   ; PIN_V9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_RAS_N   ; PIN_Y9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_UDQM1   ; PIN_AB6       ; QSF Assignment ;
; Location ;                ;              ; oDRAM0_WE_N    ; PIN_W9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[0]    ; PIN_T5        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[10]   ; PIN_T4        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[11]   ; PIN_Y4        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[12]   ; PIN_Y7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[1]    ; PIN_T6        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[2]    ; PIN_U4        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[3]    ; PIN_U6        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[4]    ; PIN_U7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[5]    ; PIN_V7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[6]    ; PIN_V8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[7]    ; PIN_W4        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[8]    ; PIN_W7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_A[9]    ; PIN_W8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_BA[0]   ; PIN_T7        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_BA[1]   ; PIN_T8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_CAS_N   ; PIN_N8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_CKE     ; PIN_L10       ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_CLK     ; PIN_G5        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_CS_N    ; PIN_P9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_LDQM0   ; PIN_M10       ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_RAS_N   ; PIN_N9        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_UDQM1   ; PIN_U8        ; QSF Assignment ;
; Location ;                ;              ; oDRAM1_WE_N    ; PIN_M9        ; QSF Assignment ;
; Location ;                ;              ; oENET_CLK      ; PIN_D27       ; QSF Assignment ;
; Location ;                ;              ; oENET_CMD      ; PIN_B27       ; QSF Assignment ;
; Location ;                ;              ; oENET_CS_N     ; PIN_C28       ; QSF Assignment ;
; Location ;                ;              ; oENET_IOR_N    ; PIN_A28       ; QSF Assignment ;
; Location ;                ;              ; oENET_IOW_N    ; PIN_B28       ; QSF Assignment ;
; Location ;                ;              ; oENET_RESET_N  ; PIN_B29       ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[0]    ; PIN_AF24      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[10]   ; PIN_AH26      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[11]   ; PIN_AJ26      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[12]   ; PIN_AK26      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[13]   ; PIN_AJ25      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[14]   ; PIN_AK25      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[15]   ; PIN_AH24      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[16]   ; PIN_AG25      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[17]   ; PIN_AF21      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[18]   ; PIN_AD21      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[19]   ; PIN_AK28      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[1]    ; PIN_AG24      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[20]   ; PIN_AJ28      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[21]   ; PIN_AE20      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[2]    ; PIN_AE23      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[3]    ; PIN_AG23      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[4]    ; PIN_AF23      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[5]    ; PIN_AG22      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[6]    ; PIN_AH22      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[7]    ; PIN_AF22      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[8]    ; PIN_AH27      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_A[9]    ; PIN_AJ27      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_BYTE_N  ; PIN_Y29       ; QSF Assignment ;
; Location ;                ;              ; oFLASH_CE_N    ; PIN_AG28      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_OE_N    ; PIN_AG29      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_RST_N   ; PIN_AH28      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_WE_N    ; PIN_AJ29      ; QSF Assignment ;
; Location ;                ;              ; oFLASH_WP_N    ; PIN_AH29      ; QSF Assignment ;
; Location ;                ;              ; oIRDA_TXD      ; PIN_W21       ; QSF Assignment ;
; Location ;                ;              ; oOTG_A[0]      ; PIN_E9        ; QSF Assignment ;
; Location ;                ;              ; oOTG_A[1]      ; PIN_D8        ; QSF Assignment ;
; Location ;                ;              ; oOTG_CS_N      ; PIN_E10       ; QSF Assignment ;
; Location ;                ;              ; oOTG_DACK0_N   ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; oOTG_DACK1_N   ; PIN_E12       ; QSF Assignment ;
; Location ;                ;              ; oOTG_OE_N      ; PIN_D10       ; QSF Assignment ;
; Location ;                ;              ; oOTG_RESET_N   ; PIN_H14       ; QSF Assignment ;
; Location ;                ;              ; oOTG_WE_N      ; PIN_E11       ; QSF Assignment ;
; Location ;                ;              ; oSD_CLK        ; PIN_T26       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_ADSC_N   ; PIN_AG17      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_ADSP_N   ; PIN_AC18      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_ADV_N    ; PIN_AD16      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[0]     ; PIN_AG8       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[10]    ; PIN_AF14      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[11]    ; PIN_AG14      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[12]    ; PIN_AE15      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[13]    ; PIN_AF15      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[14]    ; PIN_AC16      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[15]    ; PIN_AF20      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[16]    ; PIN_AG20      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[17]    ; PIN_AE11      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[18]    ; PIN_AF11      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[1]     ; PIN_AF8       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[2]     ; PIN_AH7       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[3]     ; PIN_AG7       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[4]     ; PIN_AG6       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[5]     ; PIN_AG5       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[6]     ; PIN_AE12      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[7]     ; PIN_AG12      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[8]     ; PIN_AD13      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_A[9]     ; PIN_AE13      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_BE_N[0]  ; PIN_AC21      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_BE_N[1]  ; PIN_AC20      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_BE_N[2]  ; PIN_AD20      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_BE_N[3]  ; PIN_AH20      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_CE1_N    ; PIN_AH19      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_CE2      ; PIN_AG19      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_CE3_N    ; PIN_AD22      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_CLK      ; PIN_AD7       ; QSF Assignment ;
; Location ;                ;              ; oSRAM_GW_N     ; PIN_AG18      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_OE_N     ; PIN_AD18      ; QSF Assignment ;
; Location ;                ;              ; oSRAM_WE_N     ; PIN_AF18      ; QSF Assignment ;
; Location ;                ;              ; oTD2_RESET_N   ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; oUART_CTS      ; PIN_G22       ; QSF Assignment ;
; Location ;                ;              ; oUART_TXD      ; PIN_E21       ; QSF Assignment ;
+----------+----------------+--------------+----------------+---------------+----------------+


+------------------------------------------------+
; Incremental Compilation Preservation Summary   ;
+-------------------------+----------------------+
; Type                    ; Value                ;
+-------------------------+----------------------+
; Placement               ;                      ;
;     -- Requested        ; 0 / 12605 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 12605 ( 0.00 % ) ;
;                         ;                      ;
; Routing (by Connection) ;                      ;
;     -- Requested        ; 0 / 0 ( 0.00 % )     ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )     ;
+-------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                 ;
+------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------+
; Partition Name   ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents         ;
+------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------+
; Top              ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                  ;
; sld_hub:auto_hub ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub ;
+------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------+


+----------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                               ;
+------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name   ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+------------------+---------+-------------------+-------------------------+-------------------+
; Top              ; 12329   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub ; 276     ; 0                 ; N/A                     ; Post-Synthesis    ;
+------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/lamar/Documents/Meus_Documentos/kiko/Disciplinas/UnB/OAC/2013-1/Lab5/MIPS-PIPE_v3/MIPS-PIPE_v3/TopDE.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 9,902 / 68,416 ( 14 % )        ;
;     -- Combinational with no register       ; 7088                           ;
;     -- Register only                        ; 726                            ;
;     -- Combinational with a register        ; 2088                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 5941                           ;
;     -- 3 input functions                    ; 2222                           ;
;     -- <=2 input functions                  ; 1013                           ;
;     -- Register only                        ; 726                            ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 7441                           ;
;     -- arithmetic mode                      ; 1735                           ;
;                                             ;                                ;
; Total registers*                            ; 2,814 / 70,234 ( 4 % )         ;
;     -- Dedicated logic registers            ; 2,814 / 68,416 ( 4 % )         ;
;     -- I/O registers                        ; 0 / 1,818 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 721 / 4,276 ( 17 % )           ;
; User inserted logic elements                ; 0                              ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 303 / 622 ( 49 % )             ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                 ;
; Global signals                              ; 16                             ;
; M4Ks                                        ; 248 / 250 ( 99 % )             ;
; Total block memory bits                     ; 1,007,616 / 1,152,000 ( 87 % ) ;
; Total block memory implementation bits      ; 1,142,784 / 1,152,000 ( 99 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 300 ( 3 % )                ;
; PLLs                                        ; 2 / 4 ( 50 % )                 ;
; Global clocks                               ; 16 / 16 ( 100 % )              ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 11% / 11% / 12%                ;
; Peak interconnect usage (total/H/V)         ; 49% / 47% / 53%                ;
; Maximum fan-out node                        ; CLK~clkctrl                    ;
; Maximum fan-out                             ; 1656                           ;
; Highest non-global fan-out signal           ; Reset                          ;
; Highest non-global fan-out                  ; 692                            ;
; Total fan-out                               ; 49041                          ;
; Average fan-out                             ; 3.78                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                 ;
+---------------------------------------------+-----------------------+-----------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ;
+---------------------------------------------+-----------------------+-----------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ;
;                                             ;                       ;                       ;
; Total logic elements                        ; 9717 / 68416 ( 14 % ) ; 185 / 68416 ( < 1 % ) ;
;     -- Combinational with no register       ; 7012                  ; 76                    ;
;     -- Register only                        ; 707                   ; 19                    ;
;     -- Combinational with a register        ; 1998                  ; 90                    ;
;                                             ;                       ;                       ;
; Logic element usage by number of LUT inputs ;                       ;                       ;
;     -- 4 input functions                    ; 5870                  ; 71                    ;
;     -- 3 input functions                    ; 2148                  ; 74                    ;
;     -- <=2 input functions                  ; 992                   ; 21                    ;
;     -- Register only                        ; 707                   ; 19                    ;
;                                             ;                       ;                       ;
; Logic elements by mode                      ;                       ;                       ;
;     -- normal mode                          ; 7280                  ; 161                   ;
;     -- arithmetic mode                      ; 1730                  ; 5                     ;
;                                             ;                       ;                       ;
; Total registers                             ; 2705                  ; 109                   ;
;     -- Dedicated logic registers            ; 2705 / 68416 ( 3 % )  ; 109 / 68416 ( < 1 % ) ;
;     -- I/O registers                        ; 0                     ; 0                     ;
;                                             ;                       ;                       ;
; Total LABs:  partially or completely used   ; 708 / 4276 ( 16 % )   ; 18 / 4276 ( < 1 % )   ;
;                                             ;                       ;                       ;
; Virtual pins                                ; 0                     ; 0                     ;
; I/O pins                                    ; 303                   ; 0                     ;
; Embedded Multiplier 9-bit elements          ; 8 / 300 ( 2 % )       ; 0 / 300 ( 0 % )       ;
; Total memory bits                           ; 1007616               ; 0                     ;
; Total RAM block bits                        ; 1142784               ; 0                     ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ;
; PLL                                         ; 2 / 4 ( 50 % )        ; 0 / 4 ( 0 % )         ;
; M4K                                         ; 248 / 250 ( 99 % )    ; 0 / 250 ( 0 % )       ;
; Clock control block                         ; 15 / 20 ( 75 % )      ; 1 / 20 ( 5 % )        ;
;                                             ;                       ;                       ;
; Connections                                 ;                       ;                       ;
;     -- Input Connections                    ; 702                   ; 175                   ;
;     -- Registered Input Connections         ; 340                   ; 117                   ;
;     -- Output Connections                   ; 545                   ; 332                   ;
;     -- Registered Output Connections        ; 20                    ; 323                   ;
;                                             ;                       ;                       ;
; Internal Connections                        ;                       ;                       ;
;     -- Total Connections                    ; 48421                 ; 1292                  ;
;     -- Registered Connections               ; 16879                 ; 830                   ;
;                                             ;                       ;                       ;
; External Connections                        ;                       ;                       ;
;     -- Top                                  ; 740                   ; 507                   ;
;     -- sld_hub:auto_hub                     ; 507                   ; 0                     ;
;                                             ;                       ;                       ;
; Partition Interface                         ;                       ;                       ;
;     -- Input Ports                          ; 120                   ; 40                    ;
;     -- Output Ports                         ; 257                   ; 55                    ;
;     -- Bidir Ports                          ; 14                    ; 0                     ;
;                                             ;                       ;                       ;
; Registered Ports                            ;                       ;                       ;
;     -- Registered Input Ports               ; 0                     ; 3                     ;
;     -- Registered Output Ports              ; 0                     ; 45                    ;
;                                             ;                       ;                       ;
; Port Connectivity                           ;                       ;                       ;
;     -- Input Ports driven by GND            ; 0                     ; 8                     ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ;
;     -- Input Ports with no Fanout           ; 0                     ; 1                     ;
;     -- Output Ports with no Fanout          ; 0                     ; 22                    ;
+---------------------------------------------+-----------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; GPIO_0[0]   ; C30   ; 5        ; 95           ; 45           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[10]  ; F29   ; 5        ; 95           ; 43           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[11]  ; G29   ; 5        ; 95           ; 42           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[12]  ; F30   ; 5        ; 95           ; 43           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[13]  ; G30   ; 5        ; 95           ; 42           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[14]  ; H29   ; 5        ; 95           ; 40           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[15]  ; H30   ; 5        ; 95           ; 41           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[16]  ; J29   ; 5        ; 95           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[17]  ; H25   ; 5        ; 95           ; 49           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[18]  ; J30   ; 5        ; 95           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[19]  ; H24   ; 5        ; 95           ; 49           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[1]   ; C29   ; 5        ; 95           ; 45           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[20]  ; J25   ; 5        ; 95           ; 47           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[21]  ; K24   ; 5        ; 95           ; 42           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[22]  ; J24   ; 5        ; 95           ; 47           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[23]  ; K25   ; 5        ; 95           ; 43           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[24]  ; L22   ; 5        ; 95           ; 40           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[25]  ; M21   ; 5        ; 95           ; 37           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[26]  ; L21   ; 5        ; 95           ; 40           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[27]  ; M22   ; 5        ; 95           ; 37           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[28]  ; N22   ; 5        ; 95           ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[29]  ; N25   ; 5        ; 95           ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[2]   ; E28   ; 5        ; 95           ; 47           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[30]  ; N21   ; 5        ; 95           ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[31]  ; N24   ; 5        ; 95           ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[3]   ; D29   ; 5        ; 95           ; 46           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[4]   ; E27   ; 5        ; 95           ; 47           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[5]   ; D28   ; 5        ; 95           ; 46           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[6]   ; E29   ; 5        ; 95           ; 45           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[7]   ; G25   ; 5        ; 95           ; 48           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[8]   ; E30   ; 5        ; 95           ; 45           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_0[9]   ; G26   ; 5        ; 95           ; 48           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iAUD_ADCDAT ; E19   ; 4        ; 67           ; 51           ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_28     ; E16   ; 4        ; 47           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50     ; AD15  ; 7        ; 49           ; 0            ; 1           ; 7                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[0]     ; T29   ; 6        ; 95           ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[1]     ; T28   ; 6        ; 95           ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[2]     ; U30   ; 6        ; 95           ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[3]     ; U29   ; 6        ; 95           ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[0]      ; AA23  ; 6        ; 95           ; 8            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[10]     ; W5    ; 1        ; 0            ; 15           ; 0           ; 34                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[11]     ; V10   ; 1        ; 0            ; 16           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[12]     ; U9    ; 1        ; 0            ; 21           ; 0           ; 35                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[13]     ; T9    ; 1        ; 0            ; 22           ; 0           ; 33                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[14]     ; L5    ; 2        ; 0            ; 41           ; 1           ; 244                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[15]     ; L4    ; 2        ; 0            ; 36           ; 4           ; 245                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[16]     ; L7    ; 2        ; 0            ; 43           ; 4           ; 260                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[17]     ; L8    ; 2        ; 0            ; 43           ; 3           ; 259                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[1]      ; AB26  ; 6        ; 95           ; 9            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[2]      ; AB25  ; 6        ; 95           ; 8            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[3]      ; AC27  ; 6        ; 95           ; 11           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[4]      ; AC26  ; 6        ; 95           ; 4            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[5]      ; AC24  ; 6        ; 95           ; 3            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[6]      ; AC23  ; 6        ; 95           ; 2            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[7]      ; AD25  ; 6        ; 95           ; 2            ; 1           ; 26                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[8]      ; AD24  ; 6        ; 95           ; 2            ; 2           ; 33                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[9]      ; AE27  ; 6        ; 95           ; 7            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; oAUD_DACDAT  ; F18   ; 4        ; 60           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oAUD_XCK     ; D17   ; 4        ; 53           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oCLK         ; T27   ; 6        ; 95           ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oHEX0_DP     ; AF12  ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[0]   ; AE8   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[1]   ; AF9   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[2]   ; AH9   ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[3]   ; AD10  ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[4]   ; AF10  ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[5]   ; AD11  ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX0_D[6]   ; AD12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_DP     ; AC17  ; 7        ; 60           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[0]   ; AG13  ; 8        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[1]   ; AE16  ; 7        ; 51           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[2]   ; AF16  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[3]   ; AG16  ; 7        ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[4]   ; AE17  ; 7        ; 58           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[5]   ; AF17  ; 7        ; 62           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX1_D[6]   ; AD17  ; 7        ; 60           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_DP     ; AC19  ; 7        ; 74           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[0]   ; AE7   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[1]   ; AF7   ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[2]   ; AH5   ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[3]   ; AG4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[4]   ; AB18  ; 7        ; 71           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[5]   ; AB19  ; 7        ; 71           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX2_D[6]   ; AE19  ; 7        ; 76           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_DP     ; M4    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[0]   ; P6    ; 2        ; 0            ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[1]   ; P4    ; 2        ; 0            ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[2]   ; N10   ; 2        ; 0            ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[3]   ; N7    ; 2        ; 0            ; 35           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[4]   ; M8    ; 2        ; 0            ; 41           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[5]   ; M7    ; 2        ; 0            ; 37           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX3_D[6]   ; M6    ; 2        ; 0            ; 37           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_DP     ; L6    ; 2        ; 0            ; 41           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[0]   ; P1    ; 2        ; 0            ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[1]   ; P2    ; 2        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[2]   ; P3    ; 2        ; 0            ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[3]   ; N2    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[4]   ; N3    ; 2        ; 0            ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[5]   ; M1    ; 2        ; 0            ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX4_D[6]   ; M2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_DP     ; K6    ; 2        ; 0            ; 42           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[0]   ; M3    ; 2        ; 0            ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[1]   ; L1    ; 2        ; 0            ; 34           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[2]   ; L2    ; 2        ; 0            ; 34           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[3]   ; L3    ; 2        ; 0            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[4]   ; K1    ; 2        ; 0            ; 35           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[5]   ; K4    ; 2        ; 0            ; 38           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX5_D[6]   ; K5    ; 2        ; 0            ; 42           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_DP     ; K2    ; 2        ; 0            ; 35           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[0]   ; H6    ; 2        ; 0            ; 47           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[1]   ; H4    ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[2]   ; H7    ; 2        ; 0            ; 49           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[3]   ; H8    ; 2        ; 0            ; 49           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[4]   ; G4    ; 2        ; 0            ; 47           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[5]   ; F4    ; 2        ; 0            ; 48           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX6_D[6]   ; E4    ; 2        ; 0            ; 46           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_DP     ; G2    ; 2        ; 0            ; 39           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[0]   ; K3    ; 2        ; 0            ; 38           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[1]   ; J1    ; 2        ; 0            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[2]   ; J2    ; 2        ; 0            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[3]   ; H1    ; 2        ; 0            ; 39           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[4]   ; H2    ; 2        ; 0            ; 38           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[5]   ; H3    ; 2        ; 0            ; 44           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oHEX7_D[6]   ; G1    ; 2        ; 0            ; 39           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oI2C_SCLK    ; J18   ; 4        ; 65           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_BLON    ; G3    ; 2        ; 0            ; 47           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_EN      ; E2    ; 2        ; 0            ; 40           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_ON      ; F1    ; 2        ; 0            ; 40           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_RS      ; F2    ; 2        ; 0            ; 39           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLCD_RW      ; F3    ; 2        ; 0            ; 48           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[0]     ; W27   ; 6        ; 95           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[1]     ; W25   ; 6        ; 95           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[2]     ; W23   ; 6        ; 95           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[3]     ; Y27   ; 6        ; 95           ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[4]     ; Y24   ; 6        ; 95           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[5]     ; Y23   ; 6        ; 95           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[6]     ; AA27  ; 6        ; 95           ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[7]     ; AA24  ; 6        ; 95           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDG[8]     ; AC14  ; 8        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[0]     ; AJ6   ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[10]    ; AC13  ; 8        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[11]    ; AB13  ; 8        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[12]    ; AC12  ; 8        ; 20           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[13]    ; AB12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[14]    ; AC11  ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[15]    ; AD9   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[16]    ; AD8   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[17]    ; AJ7   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[1]     ; AK5   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[2]     ; AJ5   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[3]     ; AJ4   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[4]     ; AK3   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[5]     ; AH4   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[6]     ; AJ3   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[7]     ; AJ2   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[8]     ; AH3   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oLEDR[9]     ; AD14  ; 8        ; 38           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOUTPUT[0]   ; V2    ; 1        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[10]  ; AJ8   ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[11]  ; V3    ; 1        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[12]  ; J12   ; 3        ; 20           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[13]  ; C10   ; 3        ; 20           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[14]  ; H11   ; 3        ; 20           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[15]  ; N4    ; 2        ; 0            ; 31           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[16]  ; C9    ; 3        ; 18           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[17]  ; D9    ; 3        ; 18           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[18]  ; B8    ; 3        ; 18           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[19]  ; A8    ; 3        ; 18           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[1]   ; AK8   ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[20]  ; A9    ; 3        ; 24           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[21]  ; T5    ; 1        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[22]  ; F12   ; 3        ; 26           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[23]  ; B9    ; 3        ; 24           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[24]  ; AH10  ; 8        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[25]  ; P7    ; 2        ; 0            ; 32           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[26]  ; B10   ; 3        ; 26           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[27]  ; AE12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[28]  ; U2    ; 1        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[29]  ; AH7   ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[2]   ; W2    ; 1        ; 0            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[30]  ; U5    ; 1        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[31]  ; U7    ; 1        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[3]   ; AE11  ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[4]   ; V9    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[5]   ; AK11  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[6]   ; Y4    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[7]   ; AK10  ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[8]   ; W1    ; 1        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oOUTPUT[9]   ; AK9   ; 8        ; 26           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[0]       ; AK14  ; 8        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[10]      ; AF21  ; 7        ; 78           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[11]      ; AK20  ; 7        ; 65           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[12]      ; AF11  ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[13]      ; AJ25  ; 7        ; 82           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[14]      ; AF14  ; 8        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[15]      ; AK12  ; 8        ; 38           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[16]      ; T8    ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[17]      ; H14   ; 3        ; 38           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[18]      ; AJ16  ; 7        ; 51           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[19]      ; D12   ; 3        ; 31           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[1]       ; AH13  ; 8        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[20]      ; T6    ; 1        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[21]      ; AJ12  ; 8        ; 38           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[22]      ; C14   ; 3        ; 38           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[23]      ; T7    ; 1        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[24]      ; F11   ; 3        ; 24           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[25]      ; AJ9   ; 8        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[26]      ; T4    ; 1        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[27]      ; U8    ; 1        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[28]      ; AE15  ; 8        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[29]      ; AH15  ; 8        ; 47           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[2]       ; V24   ; 6        ; 95           ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[30]      ; AF15  ; 8        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[31]      ; F13   ; 3        ; 33           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[3]       ; AD29  ; 6        ; 95           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[4]       ; AC30  ; 6        ; 95           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[5]       ; R26   ; 5        ; 95           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[6]       ; R24   ; 5        ; 95           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[7]       ; AE29  ; 6        ; 95           ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[8]       ; Y30   ; 6        ; 95           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oPC[9]       ; W22   ; 6        ; 95           ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; oTD1_RESET_N ; D14   ; 3        ; 40           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_BLANK_N ; C15   ; 3        ; 44           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[0]    ; B16   ; 4        ; 49           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[1]    ; C16   ; 4        ; 49           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[2]    ; A17   ; 4        ; 56           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[3]    ; B17   ; 4        ; 56           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[4]    ; C18   ; 4        ; 58           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[5]    ; B18   ; 4        ; 58           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[6]    ; B19   ; 4        ; 58           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[7]    ; A19   ; 4        ; 58           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[8]    ; C19   ; 4        ; 65           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_B[9]    ; D19   ; 4        ; 65           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_CLOCK   ; D24   ; 4        ; 82           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[0]    ; A10   ; 3        ; 26           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[1]    ; B11   ; 3        ; 29           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[2]    ; A11   ; 3        ; 29           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[3]    ; C12   ; 3        ; 31           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[4]    ; B12   ; 3        ; 35           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[5]    ; A12   ; 3        ; 35           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[6]    ; C13   ; 3        ; 40           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[7]    ; B13   ; 3        ; 38           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[8]    ; B14   ; 3        ; 42           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_G[9]    ; A14   ; 3        ; 42           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_HS      ; J19   ; 4        ; 74           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[0]    ; D23   ; 4        ; 78           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[1]    ; E23   ; 4        ; 85           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[2]    ; E22   ; 4        ; 82           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[3]    ; D22   ; 4        ; 76           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[4]    ; H21   ; 4        ; 87           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[5]    ; G21   ; 4        ; 87           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[6]    ; H20   ; 4        ; 80           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[7]    ; F20   ; 4        ; 69           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[8]    ; E20   ; 4        ; 69           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_R[9]    ; G20   ; 4        ; 80           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_SYNC_N  ; B15   ; 3        ; 44           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oVGA_VS      ; H19   ; 4        ; 74           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; owInstr[0]   ; U6    ; 1        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[10]  ; G14   ; 3        ; 35           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[11]  ; AG10  ; 8        ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[12]  ; U1    ; 1        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[13]  ; AG14  ; 8        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[14]  ; E14   ; 3        ; 40           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[15]  ; U4    ; 1        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[16]  ; U3    ; 1        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[17]  ; G13   ; 3        ; 31           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[18]  ; AJ14  ; 8        ; 47           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[19]  ; H13   ; 3        ; 29           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[1]   ; AJ11  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[20]  ; Y2    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[21]  ; E13   ; 3        ; 33           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[22]  ; AJ13  ; 8        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[23]  ; E12   ; 3        ; 26           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[24]  ; D13   ; 3        ; 29           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[25]  ; Y3    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[26]  ; AG9   ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[27]  ; AJ15  ; 8        ; 47           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[28]  ; AH12  ; 8        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[29]  ; J13   ; 3        ; 33           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[2]   ; AD13  ; 8        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[30]  ; AE13  ; 8        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[31]  ; AG12  ; 8        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[3]   ; W4    ; 1        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[4]   ; W3    ; 1        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[5]   ; V4    ; 1        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[6]   ; Y1    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[7]   ; AD16  ; 7        ; 53           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[8]   ; AH16  ; 7        ; 51           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; owInstr[9]   ; AJ10  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                   ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------+---------------------+
; AUD_ADCLRCK ; F19   ; 4        ; 67           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                      ; -                   ;
; AUD_BCLK    ; E17   ; 4        ; 56           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                      ; -                   ;
; AUD_DACLRCK ; G18   ; 4        ; 60           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                      ; -                   ;
; I2C_SDAT    ; H18   ; 4        ; 65           ; 51           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; I2C_AV_Config:u3|I2C_Controller:u0|SDO ; -                   ;
; LCD_D[0]    ; E1    ; 2        ; 0            ; 40           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                      ; -                   ;
; LCD_D[1]    ; E3    ; 2        ; 0            ; 46           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                      ; -                   ;
; LCD_D[2]    ; D2    ; 2        ; 0            ; 45           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                      ; -                   ;
; LCD_D[3]    ; D3    ; 2        ; 0            ; 45           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                      ; -                   ;
; LCD_D[4]    ; C1    ; 2        ; 0            ; 45           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                      ; -                   ;
; LCD_D[5]    ; C2    ; 2        ; 0            ; 45           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                      ; -                   ;
; LCD_D[6]    ; C3    ; 2        ; 0            ; 46           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                      ; -                   ;
; LCD_D[7]    ; B2    ; 2        ; 0            ; 46           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                      ; -                   ;
; PS2_KBCLK   ; F24   ; 4        ; 93           ; 51           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                      ; -                   ;
; PS2_KBDAT   ; E24   ; 4        ; 93           ; 51           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                      ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 29 / 85 ( 34 % ) ; 3.3V          ; --           ;
; 2        ; 61 / 79 ( 77 % ) ; 3.3V          ; --           ;
; 3        ; 37 / 72 ( 51 % ) ; 3.3V          ; --           ;
; 4        ; 34 / 74 ( 46 % ) ; 3.3V          ; --           ;
; 5        ; 34 / 85 ( 40 % ) ; 3.3V          ; --           ;
; 6        ; 29 / 81 ( 36 % ) ; 3.3V          ; --           ;
; 7        ; 18 / 74 ( 24 % ) ; 3.3V          ; --           ;
; 8        ; 63 / 72 ( 88 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 627        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A5       ; 619        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 615        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 612        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 606        ; 3        ; oOUTPUT[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 594        ; 3        ; oOUTPUT[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 592        ; 3        ; oVGA_G[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 586        ; 3        ; oVGA_G[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 578        ; 3        ; oVGA_G[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 569        ; 3        ; oVGA_G[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 549        ; 4        ; oVGA_B[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ; 545        ; 4        ; oVGA_B[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 540        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 532        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 528        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 518        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ; 514        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A25      ; 510        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A26      ; 503        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A27      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A28      ; 497        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A29      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 140        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 141        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 149        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 161        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA9      ; 166        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA10     ; 167        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 340        ; 6        ; iSW[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 339        ; 6        ; oLEDG[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 347        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 356        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 357        ; 6        ; oLEDG[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA28     ; 369        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA29     ; 376        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA30     ; 377        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 151        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB6      ; 150        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB7      ; 168        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ; 218        ; 8        ; oLEDR[13]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 224        ; 8        ; oLEDR[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; oHEX2_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 280        ; 7        ; oHEX2_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB23     ; 318        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 323        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 341        ; 6        ; iSW[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 342        ; 6        ; iSW[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB29     ; 371        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB30     ; 372        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 132        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 133        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 134        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ; 135        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC5      ; 153        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC6      ; 152        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC7      ; 169        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 196        ; 8        ; oLEDR[14]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 201        ; 8        ; oLEDR[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 223        ; 8        ; oLEDR[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 231        ; 8        ; oLEDG[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC16     ; 250        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 259        ; 7        ; oHEX1_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 272        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 282        ; 7        ; oHEX2_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 293        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 307        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC23     ; 321        ; 6        ; iSW[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ; 322        ; 6        ; iSW[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 328        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 329        ; 6        ; iSW[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 350        ; 6        ; iSW[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 351        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC29     ; 365        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC30     ; 366        ; 6        ; oPC[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD1      ; 136        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD2      ; 137        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 138        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 139        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD5      ; 160        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD6      ; 170        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD7      ; 171        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD8      ; 180        ; 8        ; oLEDR[16]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ; 195        ; 8        ; oLEDR[15]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD10     ; 197        ; 8        ; oHEX0_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 202        ; 8        ; oHEX0_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 210        ; 8        ; oHEX0_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 222        ; 8        ; owInstr[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD14     ; 229        ; 8        ; oLEDR[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 244        ; 7        ; iCLK_50                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 249        ; 7        ; owInstr[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD17     ; 258        ; 7        ; oHEX1_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 271        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD19     ; 281        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ; 294        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD21     ; 306        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 301        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 319        ; 6        ; iSW[8]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 320        ; 6        ; iSW[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ; 326        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 327        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD28     ; 338        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD29     ; 354        ; 6        ; oPC[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD30     ; 355        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 147        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE2      ; 148        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 162        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 163        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE7      ; 173        ; 8        ; oHEX2_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 172        ; 8        ; oHEX0_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE10     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE11     ; 204        ; 8        ; oOUTPUT[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE12     ; 209        ; 8        ; oOUTPUT[27]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 221        ; 8        ; owInstr[30]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE15     ; 235        ; 8        ; oPC[28]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 248        ; 7        ; oHEX1_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 255        ; 7        ; oHEX1_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE19     ; 284        ; 7        ; oHEX2_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 290        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE23     ; 316        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 317        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE27     ; 336        ; 6        ; iSW[9]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 337        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE29     ; 352        ; 6        ; oPC[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE30     ; 353        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ; 154        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF2      ; 155        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF3      ; 164        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF4      ; 165        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF7      ; 183        ; 8        ; oHEX2_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 189        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 192        ; 8        ; oHEX0_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 200        ; 8        ; oHEX0_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 203        ; 8        ; oPC[12]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF12     ; 217        ; 8        ; oHEX0_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF14     ; 233        ; 8        ; oPC[14]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF15     ; 234        ; 8        ; oPC[30]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF16     ; 252        ; 7        ; oHEX1_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 264        ; 7        ; oHEX1_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 269        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF20     ; 276        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 289        ; 7        ; oPC[10]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF22     ; 298        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 310        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ; 311        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF25     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 324        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ; 325        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF29     ; 343        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF30     ; 344        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ; 156        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG3      ; 157        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG4      ; 174        ; 8        ; oHEX2_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG6      ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG7      ; 191        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG8      ; 188        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG9      ; 208        ; 8        ; owInstr[26]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG10     ; 212        ; 8        ; owInstr[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 226        ; 8        ; owInstr[31]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG13     ; 230        ; 8        ; oHEX1_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG14     ; 232        ; 8        ; owInstr[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG15     ; 242        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ; 251        ; 7        ; oHEX1_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG17     ; 254        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG18     ; 270        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG19     ; 268        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG20     ; 275        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ; 292        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ; 297        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG24     ; 303        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG25     ; 304        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG26     ; 315        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ; 314        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG28     ; 331        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG29     ; 330        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG30     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH1      ; 158        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH2      ; 159        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH3      ; 177        ; 8        ; oLEDR[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 185        ; 8        ; oLEDR[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ; 181        ; 8        ; oHEX2_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH7      ; 190        ; 8        ; oOUTPUT[29]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH8      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH9      ; 207        ; 8        ; oHEX0_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH10     ; 211        ; 8        ; oOUTPUT[24]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH12     ; 225        ; 8        ; owInstr[28]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH13     ; 237        ; 8        ; oPC[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH14     ; 243        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 241        ; 8        ; oPC[29]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH16     ; 247        ; 7        ; owInstr[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH17     ; 253        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH18     ; 261        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH19     ; 267        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH20     ; 283        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 291        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH23     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH24     ; 302        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ; 305        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH27     ; 313        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH28     ; 333        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH29     ; 332        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH30     ; 334        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ; 176        ; 8        ; oLEDR[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ3      ; 179        ; 8        ; oLEDR[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ4      ; 184        ; 8        ; oLEDR[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ5      ; 187        ; 8        ; oLEDR[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ6      ; 194        ; 8        ; oLEDR[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ7      ; 199        ; 8        ; oLEDR[17]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ8      ; 206        ; 8        ; oOUTPUT[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ9      ; 214        ; 8        ; oPC[25]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ10     ; 216        ; 8        ; owInstr[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ11     ; 220        ; 8        ; owInstr[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ12     ; 228        ; 8        ; oPC[21]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ13     ; 236        ; 8        ; owInstr[22]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ14     ; 239        ; 8        ; owInstr[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ15     ; 240        ; 8        ; owInstr[27]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ16     ; 246        ; 7        ; oPC[18]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ17     ; 257        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ18     ; 260        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ19     ; 263        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ20     ; 266        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ21     ; 274        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ22     ; 278        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ23     ; 286        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ24     ; 288        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ25     ; 296        ; 7        ; oPC[13]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ26     ; 300        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ27     ; 312        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ28     ; 309        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ29     ; 335        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ30     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 178        ; 8        ; oLEDR[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK4      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK5      ; 186        ; 8        ; oLEDR[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK6      ; 193        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK7      ; 198        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK8      ; 205        ; 8        ; oOUTPUT[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK9      ; 213        ; 8        ; oOUTPUT[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK10     ; 215        ; 8        ; oOUTPUT[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK11     ; 219        ; 8        ; oOUTPUT[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK12     ; 227        ; 8        ; oPC[15]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK14     ; 238        ; 8        ; oPC[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK17     ; 256        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK19     ; 262        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK20     ; 265        ; 7        ; oPC[11]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK21     ; 273        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK22     ; 277        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK23     ; 285        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK24     ; 287        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK25     ; 295        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK26     ; 299        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK27     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK28     ; 308        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK29     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 14         ; 2        ; LCD_D[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 626        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 621        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 618        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 614        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 611        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 605        ; 3        ; oOUTPUT[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 593        ; 3        ; oOUTPUT[23]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 591        ; 3        ; oOUTPUT[26]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 585        ; 3        ; oVGA_G[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 577        ; 3        ; oVGA_G[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 573        ; 3        ; oVGA_G[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 568        ; 3        ; oVGA_G[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 565        ; 3        ; oVGA_SYNC_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 559        ; 4        ; oVGA_B[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 548        ; 4        ; oVGA_B[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 547        ; 4        ; oVGA_B[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 544        ; 4        ; oVGA_B[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 539        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 531        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 527        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 517        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 513        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B25      ; 509        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B26      ; 502        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B27      ; 499        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B28      ; 496        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B29      ; 493        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 16         ; 2        ; LCD_D[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 17         ; 2        ; LCD_D[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 15         ; 2        ; LCD_D[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C4       ; 620        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 624        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 613        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C9       ; 603        ; 3        ; oOUTPUT[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 600        ; 3        ; oOUTPUT[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ; 584        ; 3        ; oVGA_G[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 572        ; 3        ; oVGA_G[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 575        ; 3        ; oPC[22]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 564        ; 3        ; oVGA_BLANK_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 558        ; 4        ; oVGA_B[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 554        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 546        ; 4        ; oVGA_B[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 538        ; 4        ; oVGA_B[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 522        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 520        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C24      ; 516        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ; 504        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C27      ; 498        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C28      ; 492        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C29      ; 473        ; 5        ; GPIO_0[1]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C30      ; 472        ; 5        ; GPIO_0[0]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ; 18         ; 2        ; LCD_D[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 19         ; 2        ; LCD_D[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 633        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D5       ; 632        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 617        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 616        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 608        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 604        ; 3        ; oOUTPUT[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 599        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 583        ; 3        ; oPC[19]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 588        ; 3        ; owInstr[24]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 571        ; 3        ; oTD1_RESET_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 567        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 561        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 553        ; 4        ; oAUD_XCK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 541        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 537        ; 4        ; oVGA_B[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 526        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ; 519        ; 4        ; oVGA_R[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 515        ; 4        ; oVGA_R[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D24      ; 508        ; 4        ; oVGA_CLOCK                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D25      ; 507        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D26      ; 494        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D27      ; 495        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D28      ; 475        ; 5        ; GPIO_0[5]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D29      ; 474        ; 5        ; GPIO_0[3]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ; 37         ; 2        ; LCD_D[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 38         ; 2        ; oLCD_EN                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 12         ; 2        ; LCD_D[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 13         ; 2        ; oHEX6_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 630        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 628        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 609        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 607        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 596        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 589        ; 3        ; owInstr[23]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 579        ; 3        ; owInstr[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 570        ; 3        ; owInstr[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 566        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 560        ; 4        ; iCLK_28                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 550        ; 4        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E19      ; 534        ; 4        ; iAUD_ADCDAT                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ; 530        ; 4        ; oVGA_R[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E21      ; 525        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E22      ; 506        ; 4        ; oVGA_R[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ; 505        ; 4        ; oVGA_R[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E24      ; 490        ; 4        ; PS2_KBDAT                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 478        ; 5        ; GPIO_0[4]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E28      ; 477        ; 5        ; GPIO_0[2]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E29      ; 470        ; 5        ; GPIO_0[6]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E30      ; 471        ; 5        ; GPIO_0[8]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 39         ; 2        ; oLCD_ON                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 40         ; 2        ; oLCD_RS                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 6          ; 2        ; oLCD_RW                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 7          ; 2        ; oHEX6_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 631        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 629        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ; 595        ; 3        ; oPC[24]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 590        ; 3        ; oOUTPUT[22]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 580        ; 3        ; oPC[31]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F16      ; 556        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 543        ; 4        ; oAUD_DACDAT                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 533        ; 4        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ; 529        ; 4        ; oVGA_R[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 488        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F24      ; 491        ; 4        ; PS2_KBCLK                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F27      ; 476        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 481        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F29      ; 463        ; 5        ; GPIO_0[10]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F30      ; 464        ; 5        ; GPIO_0[12]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 41         ; 2        ; oHEX7_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 42         ; 2        ; oHEX7_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 10         ; 2        ; oLCD_BLON                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 11         ; 2        ; oHEX6_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; G8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 625        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 623        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 610        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 597        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 582        ; 3        ; owInstr[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 576        ; 3        ; owInstr[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 562        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 555        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 551        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 542        ; 4        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 521        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G20      ; 511        ; 4        ; oVGA_R[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 500        ; 4        ; oVGA_R[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 489        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G23      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ; 486        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 482        ; 5        ; GPIO_0[7]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 483        ; 5        ; GPIO_0[9]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G27      ; 468        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G28      ; 469        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G29      ; 458        ; 5        ; GPIO_0[11]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G30      ; 459        ; 5        ; GPIO_0[13]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 43         ; 2        ; oHEX7_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 44         ; 2        ; oHEX7_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 20         ; 2        ; oHEX7_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 21         ; 2        ; oHEX6_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 9          ; 2        ; oHEX6_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 2          ; 2        ; oHEX6_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 3          ; 2        ; oHEX6_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H9       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 622        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 602        ; 3        ; oOUTPUT[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 598        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 587        ; 3        ; owInstr[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 574        ; 3        ; oPC[17]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 563        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; H16      ; 557        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 552        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ; 535        ; 4        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H19      ; 524        ; 4        ; oVGA_VS                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ; 512        ; 4        ; oVGA_R[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H21      ; 501        ; 4        ; oVGA_R[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H23      ; 487        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 485        ; 5        ; GPIO_0[19]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 484        ; 5        ; GPIO_0[17]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 465        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ; 466        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H28      ; 467        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H29      ; 453        ; 5        ; GPIO_0[14]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H30      ; 454        ; 5        ; GPIO_0[15]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 51         ; 2        ; oHEX7_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 52         ; 2        ; oHEX7_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J12      ; 601        ; 3        ; oOUTPUT[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J13      ; 581        ; 3        ; owInstr[29]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 536        ; 4        ; oI2C_SCLK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J19      ; 523        ; 4        ; oVGA_HS                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J23      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J24      ; 480        ; 5        ; GPIO_0[22]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 479        ; 5        ; GPIO_0[20]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 460        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J29      ; 439        ; 5        ; GPIO_0[16]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J30      ; 440        ; 5        ; GPIO_0[18]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 56         ; 2        ; oHEX5_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 57         ; 2        ; oHEX6_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 45         ; 2        ; oHEX7_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 46         ; 2        ; oHEX5_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 32         ; 2        ; oHEX5_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 31         ; 2        ; oHEX5_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K10      ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ; 455        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 461        ; 5        ; GPIO_0[21]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 462        ; 5        ; GPIO_0[23]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 452        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 445        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K28      ; 446        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K29      ; 433        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K30      ; 434        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 60         ; 2        ; oHEX5_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 61         ; 2        ; oHEX5_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 54         ; 2        ; oHEX5_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 55         ; 2        ; iSW[15]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 34         ; 2        ; iSW[14]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 33         ; 2        ; oHEX4_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 28         ; 2        ; iSW[16]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 27         ; 2        ; iSW[17]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 451        ; 5        ; GPIO_0[26]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 450        ; 5        ; GPIO_0[24]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 456        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 457        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ; 449        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 436        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L28      ; 435        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L29      ; 431        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L30      ; 432        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 64         ; 2        ; oHEX4_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 65         ; 2        ; oHEX4_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 66         ; 2        ; oHEX5_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 67         ; 2        ; oHEX3_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 49         ; 2        ; oHEX3_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 50         ; 2        ; oHEX3_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 36         ; 2        ; oHEX3_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M10      ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 441        ; 5        ; GPIO_0[25]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 442        ; 5        ; GPIO_0[27]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 443        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 448        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 447        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ; 437        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 438        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 430        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M29      ; 425        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M30      ; 426        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 68         ; 2        ; oHEX4_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 69         ; 2        ; oHEX4_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 71         ; 2        ; oOUTPUT[15]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 2        ; oHEX3_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 58         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ; 63         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ; 47         ; 2        ; oHEX3_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 429        ; 5        ; GPIO_0[30]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 428        ; 5        ; GPIO_0[28]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N23      ; 444        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 424        ; 5        ; GPIO_0[31]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 423        ; 5        ; GPIO_0[29]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N28      ; 421        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N29      ; 422        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 75         ; 2        ; oHEX4_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 76         ; 2        ; oHEX4_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 73         ; 2        ; oHEX4_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 74         ; 2        ; oHEX3_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 78         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 72         ; 2        ; oHEX3_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 70         ; 2        ; oOUTPUT[25]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P8       ; 77         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ; 62         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 427        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P23      ; 420        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 419        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 418        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P26      ; 417        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P27      ; 416        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P28      ; 415        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P29      ; 413        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P30      ; 414        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 84         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R3       ; 85         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R4       ; 80         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; R5       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 79         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; R8       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 411        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R23      ; 410        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 407        ; 5        ; oPC[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R25      ; 412        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ; 408        ; 5        ; oPC[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R27      ; 409        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R28      ; 403        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R29      ; 404        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 87         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 88         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 91         ; 1        ; oPC[26]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T5       ; 92         ; 1        ; oOUTPUT[21]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T6       ; 89         ; 1        ; oPC[20]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T7       ; 90         ; 1        ; oPC[23]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T8       ; 97         ; 1        ; oPC[16]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T9       ; 96         ; 1        ; iSW[13]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 406        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 405        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 402        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T25      ; 401        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T26      ; 400        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T27      ; 399        ; 6        ; oCLK                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T28      ; 397        ; 6        ; iKEY[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T29      ; 398        ; 6        ; iKEY[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T30      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 93         ; 1        ; owInstr[12]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 94         ; 1        ; oOUTPUT[28]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ; 102        ; 1        ; owInstr[16]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U4       ; 103        ; 1        ; owInstr[15]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U5       ; 95         ; 1        ; oOUTPUT[30]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U6       ; 100        ; 1        ; owInstr[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U7       ; 101        ; 1        ; oOUTPUT[31]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U8       ; 99         ; 1        ; oPC[27]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U9       ; 98         ; 1        ; iSW[12]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 390        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 389        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 388        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U29      ; 391        ; 6        ; iKEY[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U30      ; 392        ; 6        ; iKEY[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 104        ; 1        ; oOUTPUT[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V3       ; 105        ; 1        ; oOUTPUT[11]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 108        ; 1        ; owInstr[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V9       ; 116        ; 1        ; oOUTPUT[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V10      ; 115        ; 1        ; iSW[11]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ; 373        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 370        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 382        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 368        ; 6        ; oPC[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V27      ; 387        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V28      ; 385        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V29      ; 386        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 106        ; 1        ; oOUTPUT[8]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 107        ; 1        ; oOUTPUT[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 109        ; 1        ; owInstr[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W4       ; 110        ; 1        ; owInstr[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W5       ; 119        ; 1        ; iSW[10]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W8       ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W9       ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W10      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 364        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 363        ; 6        ; oPC[9]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W23      ; 358        ; 6        ; oLEDG[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 359        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 367        ; 6        ; oLEDG[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 362        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 378        ; 6        ; oLEDG[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 379        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W29      ; 383        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W30      ; 384        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 111        ; 1        ; owInstr[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y2       ; 112        ; 1        ; owInstr[20]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y3       ; 113        ; 1        ; owInstr[25]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y4       ; 114        ; 1        ; oOUTPUT[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y5       ; 131        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 144        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y7       ; 145        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y8       ; 146        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y9       ; 142        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y10      ; 143        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y11      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y21      ; 349        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 348        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 346        ; 6        ; oLEDG[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 345        ; 6        ; oLEDG[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 361        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 360        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 375        ; 6        ; oLEDG[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y28      ; 374        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y29      ; 380        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y30      ; 381        ; 6        ; oPC[8]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                          ;
+----------------------------------+------------------------------------------------------------------------------------+----------------------------------------------+
; Name                             ; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|VgaPll:xx|altpll:altpll_component|pll ; VGA_Audio_PLL:p1|altpll:altpll_component|pll ;
+----------------------------------+------------------------------------------------------------------------------------+----------------------------------------------+
; SDC pin name                     ; VGAAI0|VGAAd0|xx|altpll_component|pll                                              ; p1|altpll_component|pll                      ;
; PLL mode                         ; Normal                                                                             ; Normal                                       ;
; Compensate clock                 ; clock0                                                                             ; clock1                                       ;
; Compensated input/output pins    ; --                                                                                 ; --                                           ;
; Self reset on gated loss of lock ; Off                                                                                ; Off                                          ;
; Gate lock counter                ; --                                                                                 ; --                                           ;
; Input frequency 0                ; 50.0 MHz                                                                           ; 27.0 MHz                                     ;
; Input frequency 1                ; --                                                                                 ; --                                           ;
; Nominal PFD frequency            ; 50.0 MHz                                                                           ; 27.0 MHz                                     ;
; Nominal VCO frequency            ; 800.0 MHz                                                                          ; 540.0 MHz                                    ;
; VCO post scale                   ; --                                                                                 ; --                                           ;
; VCO multiply                     ; --                                                                                 ; --                                           ;
; VCO divide                       ; --                                                                                 ; --                                           ;
; Freq min lock                    ; 31.25 MHz                                                                          ; 25.0 MHz                                     ;
; Freq max lock                    ; 62.5 MHz                                                                           ; 50.0 MHz                                     ;
; M VCO Tap                        ; 0                                                                                  ; 0                                            ;
; M Initial                        ; 1                                                                                  ; 1                                            ;
; M value                          ; 16                                                                                 ; 20                                           ;
; N value                          ; 1                                                                                  ; 1                                            ;
; Preserve PLL counter order       ; Off                                                                                ; Off                                          ;
; PLL location                     ; PLL_4                                                                              ; PLL_3                                        ;
; Inclk0 signal                    ; iCLK_50                                                                            ; iCLK_28                                      ;
; Inclk1 signal                    ; --                                                                                 ; --                                           ;
; Inclk0 signal type               ; Dedicated Pin                                                                      ; Dedicated Pin                                ;
; Inclk1 signal type               ; --                                                                                 ; --                                           ;
+----------------------------------+------------------------------------------------------------------------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------------------+
; Name                                                                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                 ;
+--------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------------------+
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|VgaPll:xx|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 32            ; 16/16 Even ; 1       ; 0       ; VGAAI0|VGAAd0|xx|altpll_component|pll|clk[0] ;
; VGA_Audio_PLL:p1|altpll:altpll_component|_clk1                                       ; clock1       ; 2    ; 3   ; 18.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 30            ; 15/15 Even ; 1       ; 0       ; p1|altpll_component|pll|clk[1]               ;
+--------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                       ; Library Name ;
+---------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |TopDE                                                                    ; 9902 (1248) ; 2814 (263)                ; 0 (0)         ; 1007616     ; 248  ; 8            ; 0       ; 4         ; 303  ; 0            ; 7088 (985)   ; 726 (114)         ; 2088 (222)       ; |TopDE                                                                                                                                                                                                    ; work         ;
;    |Decoder7:Dec0|                                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopDE|Decoder7:Dec0                                                                                                                                                                                      ;              ;
;    |Decoder7:Dec1|                                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopDE|Decoder7:Dec1                                                                                                                                                                                      ;              ;
;    |Decoder7:Dec2|                                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopDE|Decoder7:Dec2                                                                                                                                                                                      ;              ;
;    |Decoder7:Dec3|                                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopDE|Decoder7:Dec3                                                                                                                                                                                      ;              ;
;    |Decoder7:Dec4|                                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopDE|Decoder7:Dec4                                                                                                                                                                                      ;              ;
;    |Decoder7:Dec5|                                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopDE|Decoder7:Dec5                                                                                                                                                                                      ;              ;
;    |Decoder7:Dec6|                                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopDE|Decoder7:Dec6                                                                                                                                                                                      ;              ;
;    |Decoder7:Dec7|                                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopDE|Decoder7:Dec7                                                                                                                                                                                      ;              ;
;    |I2C_AV_Config:u3|                                                     ; 173 (116)   ; 73 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (72)     ; 7 (0)             ; 66 (44)          ; |TopDE|I2C_AV_Config:u3                                                                                                                                                                                   ;              ;
;       |I2C_Controller:u0|                                                 ; 57 (57)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 7 (7)             ; 22 (22)          ; |TopDE|I2C_AV_Config:u3|I2C_Controller:u0                                                                                                                                                                 ;              ;
;    |LCDStateMachine:LCDSM0|                                               ; 706 (686)   ; 360 (347)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 346 (339)    ; 109 (108)         ; 251 (239)        ; |TopDE|LCDStateMachine:LCDSM0                                                                                                                                                                             ;              ;
;       |LCDController:LCDCont0|                                            ; 20 (20)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 12 (12)          ; |TopDE|LCDStateMachine:LCDSM0|LCDController:LCDCont0                                                                                                                                                      ;              ;
;    |MIPS2:Processor0|                                                     ; 6920 (1056) ; 1823 (509)                ; 0 (0)         ; 393216      ; 96   ; 8            ; 0       ; 4         ; 0    ; 0            ; 5097 (549)   ; 428 (6)           ; 1395 (484)       ; |TopDE|MIPS2:Processor0                                                                                                                                                                                   ;              ;
;       |ALU:ALUunit|                                                       ; 3453 (1177) ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 3387 (1111)  ; 0 (0)             ; 66 (66)          ; |TopDE|MIPS2:Processor0|ALU:ALUunit                                                                                                                                                                       ;              ;
;          |lpm_divide:Div0|                                                ; 1100 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1100 (0)     ; 0 (0)             ; 0 (0)            ; |TopDE|MIPS2:Processor0|ALU:ALUunit|lpm_divide:Div0                                                                                                                                                       ;              ;
;             |lpm_divide_vfm:auto_generated|                               ; 1100 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1100 (0)     ; 0 (0)             ; 0 (0)            ; |TopDE|MIPS2:Processor0|ALU:ALUunit|lpm_divide:Div0|lpm_divide_vfm:auto_generated                                                                                                                         ;              ;
;                |sign_div_unsign_9nh:divider|                              ; 1100 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1100 (0)     ; 0 (0)             ; 0 (0)            ; |TopDE|MIPS2:Processor0|ALU:ALUunit|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider                                                                                             ;              ;
;                   |alt_u_div_k5f:divider|                                 ; 1100 (1100) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1100 (1100)  ; 0 (0)             ; 0 (0)            ; |TopDE|MIPS2:Processor0|ALU:ALUunit|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider                                                                       ;              ;
;          |lpm_divide:Mod0|                                                ; 1097 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1097 (0)     ; 0 (0)             ; 0 (0)            ; |TopDE|MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0                                                                                                                                                       ;              ;
;             |lpm_divide_28m:auto_generated|                               ; 1097 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1097 (0)     ; 0 (0)             ; 0 (0)            ; |TopDE|MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated                                                                                                                         ;              ;
;                |sign_div_unsign_9nh:divider|                              ; 1097 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1097 (0)     ; 0 (0)             ; 0 (0)            ; |TopDE|MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider                                                                                             ;              ;
;                   |alt_u_div_k5f:divider|                                 ; 1097 (1096) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1097 (1096)  ; 0 (0)             ; 0 (0)            ; |TopDE|MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider                                                                       ;              ;
;                      |add_sub_mkc:add_sub_1|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopDE|MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_mkc:add_sub_1                                                 ;              ;
;          |lpm_mult:Mult0|                                                 ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; |TopDE|MIPS2:Processor0|ALU:ALUunit|lpm_mult:Mult0                                                                                                                                                        ;              ;
;             |mult_l8t:auto_generated|                                     ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; |TopDE|MIPS2:Processor0|ALU:ALUunit|lpm_mult:Mult0|mult_l8t:auto_generated                                                                                                                                ;              ;
;       |ALUControl:ALUControlunit|                                         ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 1 (1)            ; |TopDE|MIPS2:Processor0|ALUControl:ALUControlunit                                                                                                                                                         ;              ;
;       |CodeMemory:memInstr|                                               ; 260 (72)    ; 129 (0)                   ; 0 (0)         ; 196608      ; 48   ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (72)     ; 8 (0)             ; 121 (0)          ; |TopDE|MIPS2:Processor0|CodeMemory:memInstr                                                                                                                                                               ;              ;
;          |SysCodeBlock:MB1|                                               ; 95 (0)      ; 64 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 4 (0)             ; 60 (0)           ; |TopDE|MIPS2:Processor0|CodeMemory:memInstr|SysCodeBlock:MB1                                                                                                                                              ;              ;
;             |altsyncram:altsyncram_component|                             ; 95 (0)      ; 64 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 4 (0)             ; 60 (0)           ; |TopDE|MIPS2:Processor0|CodeMemory:memInstr|SysCodeBlock:MB1|altsyncram:altsyncram_component                                                                                                              ;              ;
;                |altsyncram_4jk1:auto_generated|                           ; 95 (0)      ; 64 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 4 (0)             ; 60 (0)           ; |TopDE|MIPS2:Processor0|CodeMemory:memInstr|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_4jk1:auto_generated                                                                               ;              ;
;                   |altsyncram_d1g2:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|MIPS2:Processor0|CodeMemory:memInstr|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_4jk1:auto_generated|altsyncram_d1g2:altsyncram1                                                   ;              ;
;                   |sld_mod_ram_rom:mgl_prim2|                             ; 95 (70)     ; 64 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (15)      ; 4 (4)             ; 60 (51)          ; |TopDE|MIPS2:Processor0|CodeMemory:memInstr|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_4jk1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                     ;              ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 25 (25)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 9 (9)            ; |TopDE|MIPS2:Processor0|CodeMemory:memInstr|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_4jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr  ;              ;
;          |UserCodeBlock:MB0|                                              ; 93 (0)      ; 65 (0)                    ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 4 (0)             ; 61 (0)           ; |TopDE|MIPS2:Processor0|CodeMemory:memInstr|UserCodeBlock:MB0                                                                                                                                             ;              ;
;             |altsyncram:altsyncram_component|                             ; 93 (0)      ; 65 (0)                    ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 4 (0)             ; 61 (0)           ; |TopDE|MIPS2:Processor0|CodeMemory:memInstr|UserCodeBlock:MB0|altsyncram:altsyncram_component                                                                                                             ;              ;
;                |altsyncram_2ik1:auto_generated|                           ; 93 (0)      ; 65 (0)                    ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 4 (0)             ; 61 (0)           ; |TopDE|MIPS2:Processor0|CodeMemory:memInstr|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_2ik1:auto_generated                                                                              ;              ;
;                   |altsyncram_31g2:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|MIPS2:Processor0|CodeMemory:memInstr|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_2ik1:auto_generated|altsyncram_31g2:altsyncram1                                                  ;              ;
;                   |sld_mod_ram_rom:mgl_prim2|                             ; 93 (71)     ; 65 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (15)      ; 4 (4)             ; 61 (52)          ; |TopDE|MIPS2:Processor0|CodeMemory:memInstr|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_2ik1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ;              ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |TopDE|MIPS2:Processor0|CodeMemory:memInstr|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_2ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ;              ;
;       |Control:Controlunit|                                               ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 4 (4)            ; |TopDE|MIPS2:Processor0|Control:Controlunit                                                                                                                                                               ;              ;
;       |DataMemory:memData|                                                ; 196 (10)    ; 129 (0)                   ; 0 (0)         ; 196608      ; 48   ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (10)      ; 8 (0)             ; 121 (0)          ; |TopDE|MIPS2:Processor0|DataMemory:memData                                                                                                                                                                ;              ;
;          |SysDataBlock:MB1|                                               ; 95 (0)      ; 64 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 4 (0)             ; 60 (0)           ; |TopDE|MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1                                                                                                                                               ;              ;
;             |altsyncram:altsyncram_component|                             ; 95 (0)      ; 64 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 4 (0)             ; 60 (0)           ; |TopDE|MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component                                                                                                               ;              ;
;                |altsyncram_5jk1:auto_generated|                           ; 95 (0)      ; 64 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 4 (0)             ; 60 (0)           ; |TopDE|MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated                                                                                ;              ;
;                   |altsyncram_c1g2:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|altsyncram_c1g2:altsyncram1                                                    ;              ;
;                   |sld_mod_ram_rom:mgl_prim2|                             ; 95 (70)     ; 64 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (15)      ; 4 (4)             ; 60 (51)          ; |TopDE|MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                      ;              ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 25 (25)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 9 (9)            ; |TopDE|MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr   ;              ;
;          |UserDataBlock:MB0|                                              ; 91 (0)      ; 65 (0)                    ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 4 (0)             ; 61 (0)           ; |TopDE|MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0                                                                                                                                              ;              ;
;             |altsyncram:altsyncram_component|                             ; 91 (0)      ; 65 (0)                    ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 4 (0)             ; 61 (0)           ; |TopDE|MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component                                                                                                              ;              ;
;                |altsyncram_3ik1:auto_generated|                           ; 91 (0)      ; 65 (0)                    ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 4 (0)             ; 61 (0)           ; |TopDE|MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated                                                                               ;              ;
;                   |altsyncram_21g2:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1                                                   ;              ;
;                   |sld_mod_ram_rom:mgl_prim2|                             ; 91 (71)     ; 65 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (15)      ; 4 (4)             ; 61 (52)          ; |TopDE|MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                     ;              ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; |TopDE|MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr  ;              ;
;       |ForwardUnit:fUnit|                                                 ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 10 (10)          ; |TopDE|MIPS2:Processor0|ForwardUnit:fUnit                                                                                                                                                                 ;              ;
;       |HazardUnit:hUnit|                                                  ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 2 (2)            ; |TopDE|MIPS2:Processor0|HazardUnit:hUnit                                                                                                                                                                  ;              ;
;       |Registers:memReg|                                                  ; 1871 (1871) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 879 (879)    ; 406 (406)         ; 586 (586)        ; |TopDE|MIPS2:Processor0|Registers:memReg                                                                                                                                                                  ;              ;
;    |Reset_Delay:r0|                                                       ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; |TopDE|Reset_Delay:r0                                                                                                                                                                                     ;              ;
;    |VGA_Audio_PLL:p1|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|VGA_Audio_PLL:p1                                                                                                                                                                                   ;              ;
;       |altpll:altpll_component|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|VGA_Audio_PLL:p1|altpll:altpll_component                                                                                                                                                           ;              ;
;    |VgaAdapterInterface:VGAAI0|                                           ; 387 (0)     ; 46 (0)                    ; 0 (0)         ; 614400      ; 152  ; 0            ; 0       ; 0         ; 0    ; 0            ; 341 (0)      ; 23 (0)            ; 23 (0)           ; |TopDE|VgaAdapterInterface:VGAAI0                                                                                                                                                                         ;              ;
;       |VgaAdapter:VGAAd0|                                                 ; 387 (85)    ; 46 (26)                   ; 0 (0)         ; 614400      ; 152  ; 0            ; 0       ; 0         ; 0    ; 0            ; 341 (59)     ; 23 (3)            ; 23 (23)          ; |TopDE|VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0                                                                                                                                                       ;              ;
;          |MemoryVGA:memVGA|                                               ; 302 (0)     ; 20 (0)                    ; 0 (0)         ; 614400      ; 152  ; 0            ; 0       ; 0         ; 0    ; 0            ; 282 (0)      ; 20 (0)            ; 0 (0)            ; |TopDE|VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA                                                                                                                                      ;              ;
;             |altsyncram:altsyncram_component|                             ; 302 (0)     ; 20 (0)                    ; 0 (0)         ; 614400      ; 152  ; 0            ; 0       ; 0         ; 0    ; 0            ; 282 (0)      ; 20 (0)            ; 0 (0)            ; |TopDE|VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component                                                                                                      ;              ;
;                |altsyncram_jd92:auto_generated|                           ; 302 (20)    ; 20 (20)                   ; 0 (0)         ; 614400      ; 152  ; 0            ; 0       ; 0         ; 0    ; 0            ; 282 (0)      ; 20 (20)           ; 0 (0)            ; |TopDE|VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated                                                                       ;              ;
;                   |decode_tpa:decode3|                                    ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |TopDE|VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3                                                    ;              ;
;                   |decode_tpa:decode_a|                                   ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; |TopDE|VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a                                                   ;              ;
;                   |decode_tpa:decode_b|                                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |TopDE|VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b                                                   ;              ;
;                   |mux_dkb:mux4|                                          ; 121 (121)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (121)    ; 0 (0)             ; 0 (0)            ; |TopDE|VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|mux_dkb:mux4                                                          ;              ;
;                   |mux_dkb:mux5|                                          ; 91 (91)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (91)      ; 0 (0)             ; 0 (0)            ; |TopDE|VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|mux_dkb:mux5                                                          ;              ;
;          |VgaPll:xx|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|VgaPll:xx                                                                                                                                             ;              ;
;             |altpll:altpll_component|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopDE|VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|VgaPll:xx|altpll:altpll_component                                                                                                                     ;              ;
;    |audio_clock:u4|                                                       ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |TopDE|audio_clock:u4                                                                                                                                                                                     ;              ;
;    |audio_converter:u5|                                                   ; 75 (75)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 52 (52)          ; |TopDE|audio_converter:u5                                                                                                                                                                                 ;              ;
;    |keyboard:kbd|                                                         ; 42 (42)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 24 (24)           ; 10 (10)          ; |TopDE|keyboard:kbd                                                                                                                                                                                       ;              ;
;    |mono:Mono1|                                                           ; 79 (79)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 1 (1)             ; 32 (32)          ; |TopDE|mono:Mono1                                                                                                                                                                                         ;              ;
;    |oneshot:pulser|                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopDE|oneshot:pulser                                                                                                                                                                                     ;              ;
;    |sld_hub:auto_hub|                                                     ; 185 (141)   ; 109 (80)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (61)      ; 19 (18)           ; 90 (64)          ; |TopDE|sld_hub:auto_hub                                                                                                                                                                                   ;              ;
;       |sld_rom_sr:hub_info_reg|                                           ; 24 (24)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 10 (10)          ; |TopDE|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                           ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                         ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |TopDE|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                         ;              ;
+---------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; LCD_D[0]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_D[1]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_D[2]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_D[3]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_D[4]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_D[5]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_D[6]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_D[7]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; I2C_SDAT     ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; AUD_ADCLRCK  ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; AUD_DACLRCK  ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; AUD_BCLK     ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; PS2_KBCLK    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; PS2_KBDAT    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; oHEX0_D[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_DP     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_DP     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_DP     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_DP     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_DP     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_DP     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_DP     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_DP     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[14]    ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[15]    ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[16]    ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[17]    ; Output   ; --            ; --            ; --                    ; --  ;
; iSW[9]       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iSW[11]      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; oVGA_CLOCK   ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_HS      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_VS      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_BLANK_N ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_SYNC_N  ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_G[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_B[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_0[0]    ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[1]    ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[2]    ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[3]    ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[4]    ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[5]    ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[6]    ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[7]    ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[8]    ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[9]    ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[10]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[11]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[12]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[13]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[14]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[15]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[16]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[17]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[18]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[19]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[20]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[21]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[22]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[23]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[24]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[25]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[26]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[27]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[28]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[29]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[30]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[31]   ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; oLCD_ON      ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_BLON    ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_RW      ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_EN      ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_RS      ; Output   ; --            ; --            ; --                    ; --  ;
; oTD1_RESET_N ; Output   ; --            ; --            ; --                    ; --  ;
; oI2C_SCLK    ; Output   ; --            ; --            ; --                    ; --  ;
; oAUD_DACDAT  ; Output   ; --            ; --            ; --                    ; --  ;
; oAUD_XCK     ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; oOUTPUT[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; oCLK         ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[18]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[19]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[20]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[21]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[22]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[23]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[24]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[25]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[26]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[27]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[28]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[29]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[30]      ; Output   ; --            ; --            ; --                    ; --  ;
; oPC[31]      ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; owInstr[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; iSW[17]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; iSW[12]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; iSW[16]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; iSW[15]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; iSW[13]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; iSW[14]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; iCLK_50      ; Input    ; --            ; --            ; --                    ; --  ;
; iSW[0]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; iSW[8]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; iSW[1]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; iSW[2]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; iSW[3]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; iSW[4]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; iSW[5]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; iSW[6]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; iSW[7]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; iCLK_28      ; Input    ; --            ; --            ; --                    ; --  ;
; iKEY[0]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; iKEY[2]      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iKEY[1]      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iKEY[3]      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; iSW[10]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; iAUD_ADCDAT  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                       ;
+--------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------+-------------------+---------+
; LCD_D[0]                                               ;                   ;         ;
; LCD_D[1]                                               ;                   ;         ;
; LCD_D[2]                                               ;                   ;         ;
; LCD_D[3]                                               ;                   ;         ;
; LCD_D[4]                                               ;                   ;         ;
; LCD_D[5]                                               ;                   ;         ;
; LCD_D[6]                                               ;                   ;         ;
; LCD_D[7]                                               ;                   ;         ;
; I2C_SDAT                                               ;                   ;         ;
;      - I2C_AV_Config:u3|I2C_Controller:u0|Selector4~0  ; 0                 ; 6       ;
;      - I2C_AV_Config:u3|I2C_Controller:u0|ACK2~2       ; 0                 ; 6       ;
;      - I2C_AV_Config:u3|I2C_Controller:u0|ACK3~2       ; 0                 ; 6       ;
; AUD_ADCLRCK                                            ;                   ;         ;
; AUD_DACLRCK                                            ;                   ;         ;
; AUD_BCLK                                               ;                   ;         ;
; PS2_KBCLK                                              ;                   ;         ;
;      - keyboard:kbd|filter[7]~feeder                   ; 0                 ; 6       ;
; PS2_KBDAT                                              ;                   ;         ;
;      - keyboard:kbd|ready_set~0                        ; 1                 ; 6       ;
;      - keyboard:kbd|read_char~0                        ; 1                 ; 6       ;
;      - keyboard:kbd|shiftin[8]~feeder                  ; 1                 ; 6       ;
; iSW[9]                                                 ;                   ;         ;
; iSW[11]                                                ;                   ;         ;
; GPIO_0[0]                                              ;                   ;         ;
; GPIO_0[1]                                              ;                   ;         ;
; GPIO_0[2]                                              ;                   ;         ;
; GPIO_0[3]                                              ;                   ;         ;
; GPIO_0[4]                                              ;                   ;         ;
; GPIO_0[5]                                              ;                   ;         ;
; GPIO_0[6]                                              ;                   ;         ;
; GPIO_0[7]                                              ;                   ;         ;
; GPIO_0[8]                                              ;                   ;         ;
; GPIO_0[9]                                              ;                   ;         ;
; GPIO_0[10]                                             ;                   ;         ;
; GPIO_0[11]                                             ;                   ;         ;
; GPIO_0[12]                                             ;                   ;         ;
; GPIO_0[13]                                             ;                   ;         ;
; GPIO_0[14]                                             ;                   ;         ;
; GPIO_0[15]                                             ;                   ;         ;
; GPIO_0[16]                                             ;                   ;         ;
; GPIO_0[17]                                             ;                   ;         ;
; GPIO_0[18]                                             ;                   ;         ;
; GPIO_0[19]                                             ;                   ;         ;
; GPIO_0[20]                                             ;                   ;         ;
; GPIO_0[21]                                             ;                   ;         ;
; GPIO_0[22]                                             ;                   ;         ;
; GPIO_0[23]                                             ;                   ;         ;
; GPIO_0[24]                                             ;                   ;         ;
; GPIO_0[25]                                             ;                   ;         ;
; GPIO_0[26]                                             ;                   ;         ;
; GPIO_0[27]                                             ;                   ;         ;
; GPIO_0[28]                                             ;                   ;         ;
; GPIO_0[29]                                             ;                   ;         ;
; GPIO_0[30]                                             ;                   ;         ;
; GPIO_0[31]                                             ;                   ;         ;
; iSW[17]                                                ;                   ;         ;
;      - wOutput[1]~0                                    ; 0                 ; 6       ;
;      - wOutput[1]~1                                    ; 0                 ; 6       ;
;      - wOutput[0]~7                                    ; 0                 ; 6       ;
;      - wOutput[0]~9                                    ; 0                 ; 6       ;
;      - wOutput[0]~10                                   ; 0                 ; 6       ;
;      - wOutput[0]~11                                   ; 0                 ; 6       ;
;      - wOutput[0]~12                                   ; 0                 ; 6       ;
;      - wOutput[0]~14                                   ; 0                 ; 6       ;
;      - wOutput[0]~24                                   ; 0                 ; 6       ;
;      - wOutput[0]~27                                   ; 0                 ; 6       ;
;      - wOutput[1]~32                                   ; 0                 ; 6       ;
;      - wOutput[1]~33                                   ; 0                 ; 6       ;
;      - wOutput[1]~34                                   ; 0                 ; 6       ;
;      - wOutput[1]~36                                   ; 0                 ; 6       ;
;      - wOutput[1]~37                                   ; 0                 ; 6       ;
;      - wOutput[1]~39                                   ; 0                 ; 6       ;
;      - wOutput[1]~49                                   ; 0                 ; 6       ;
;      - wOutput[1]~52                                   ; 0                 ; 6       ;
;      - wOutput[2]~57                                   ; 0                 ; 6       ;
;      - wOutput[2]~59                                   ; 0                 ; 6       ;
;      - wOutput[2]~60                                   ; 0                 ; 6       ;
;      - wOutput[2]~61                                   ; 0                 ; 6       ;
;      - wOutput[2]~62                                   ; 0                 ; 6       ;
;      - wOutput[2]~64                                   ; 0                 ; 6       ;
;      - wOutput[2]~74                                   ; 0                 ; 6       ;
;      - wOutput[2]~77                                   ; 0                 ; 6       ;
;      - wOutput[3]~85                                   ; 0                 ; 6       ;
;      - wOutput[3]~88                                   ; 0                 ; 6       ;
;      - wOutput[4]~89                                   ; 0                 ; 6       ;
;      - wOutput[3]~95                                   ; 0                 ; 6       ;
;      - wOutput[3]~96                                   ; 0                 ; 6       ;
;      - wOutput[3]~97                                   ; 0                 ; 6       ;
;      - wOutput[3]~99                                   ; 0                 ; 6       ;
;      - wOutput[3]~100                                  ; 0                 ; 6       ;
;      - wOutput[3]~102                                  ; 0                 ; 6       ;
;      - wOutput[4]~113                                  ; 0                 ; 6       ;
;      - wOutput[4]~116                                  ; 0                 ; 6       ;
;      - wOutput[4]~119                                  ; 0                 ; 6       ;
;      - wOutput[4]~121                                  ; 0                 ; 6       ;
;      - wOutput[4]~122                                  ; 0                 ; 6       ;
;      - wOutput[4]~123                                  ; 0                 ; 6       ;
;      - wOutput[4]~124                                  ; 0                 ; 6       ;
;      - wOutput[4]~126                                  ; 0                 ; 6       ;
;      - wOutput[5]~137                                  ; 0                 ; 6       ;
;      - wOutput[5]~140                                  ; 0                 ; 6       ;
;      - wOutput[5]~143                                  ; 0                 ; 6       ;
;      - wOutput[5]~144                                  ; 0                 ; 6       ;
;      - wOutput[5]~145                                  ; 0                 ; 6       ;
;      - wOutput[5]~147                                  ; 0                 ; 6       ;
;      - wOutput[5]~148                                  ; 0                 ; 6       ;
;      - wOutput[5]~150                                  ; 0                 ; 6       ;
;      - wOutput[6]~156                                  ; 0                 ; 6       ;
;      - wOutput[6]~158                                  ; 0                 ; 6       ;
;      - wOutput[6]~159                                  ; 0                 ; 6       ;
;      - wOutput[6]~160                                  ; 0                 ; 6       ;
;      - wOutput[6]~161                                  ; 0                 ; 6       ;
;      - wOutput[6]~163                                  ; 0                 ; 6       ;
;      - wOutput[6]~174                                  ; 0                 ; 6       ;
;      - wOutput[6]~177                                  ; 0                 ; 6       ;
;      - wOutput[7]~179                                  ; 0                 ; 6       ;
;      - wOutput[7]~180                                  ; 0                 ; 6       ;
;      - wOutput[7]~181                                  ; 0                 ; 6       ;
;      - wOutput[7]~183                                  ; 0                 ; 6       ;
;      - wOutput[7]~184                                  ; 0                 ; 6       ;
;      - wOutput[7]~186                                  ; 0                 ; 6       ;
;      - wOutput[7]~197                                  ; 0                 ; 6       ;
;      - wOutput[7]~200                                  ; 0                 ; 6       ;
;      - wOutput[8]~202                                  ; 0                 ; 6       ;
;      - wOutput[8]~204                                  ; 0                 ; 6       ;
;      - wOutput[8]~205                                  ; 0                 ; 6       ;
;      - wOutput[8]~206                                  ; 0                 ; 6       ;
;      - wOutput[8]~207                                  ; 0                 ; 6       ;
;      - wOutput[8]~209                                  ; 0                 ; 6       ;
;      - wOutput[8]~220                                  ; 0                 ; 6       ;
;      - wOutput[8]~223                                  ; 0                 ; 6       ;
;      - wOutput[9]~225                                  ; 0                 ; 6       ;
;      - wOutput[9]~226                                  ; 0                 ; 6       ;
;      - wOutput[9]~227                                  ; 0                 ; 6       ;
;      - wOutput[9]~229                                  ; 0                 ; 6       ;
;      - wOutput[9]~230                                  ; 0                 ; 6       ;
;      - wOutput[9]~232                                  ; 0                 ; 6       ;
;      - wOutput[9]~243                                  ; 0                 ; 6       ;
;      - wOutput[9]~246                                  ; 0                 ; 6       ;
;      - wOutput[10]~248                                 ; 0                 ; 6       ;
;      - wOutput[10]~250                                 ; 0                 ; 6       ;
;      - wOutput[10]~251                                 ; 0                 ; 6       ;
;      - wOutput[10]~252                                 ; 0                 ; 6       ;
;      - wOutput[10]~253                                 ; 0                 ; 6       ;
;      - wOutput[10]~255                                 ; 0                 ; 6       ;
;      - wOutput[10]~266                                 ; 0                 ; 6       ;
;      - wOutput[10]~269                                 ; 0                 ; 6       ;
;      - wOutput[11]~271                                 ; 0                 ; 6       ;
;      - wOutput[11]~272                                 ; 0                 ; 6       ;
;      - wOutput[11]~273                                 ; 0                 ; 6       ;
;      - wOutput[11]~275                                 ; 0                 ; 6       ;
;      - wOutput[11]~276                                 ; 0                 ; 6       ;
;      - wOutput[11]~278                                 ; 0                 ; 6       ;
;      - wOutput[11]~289                                 ; 0                 ; 6       ;
;      - wOutput[11]~292                                 ; 0                 ; 6       ;
;      - wOutput[12]~294                                 ; 0                 ; 6       ;
;      - wOutput[12]~296                                 ; 0                 ; 6       ;
;      - wOutput[12]~297                                 ; 0                 ; 6       ;
;      - wOutput[12]~298                                 ; 0                 ; 6       ;
;      - wOutput[12]~299                                 ; 0                 ; 6       ;
;      - wOutput[12]~301                                 ; 0                 ; 6       ;
;      - wOutput[12]~312                                 ; 0                 ; 6       ;
;      - wOutput[12]~315                                 ; 0                 ; 6       ;
;      - wOutput[13]~317                                 ; 0                 ; 6       ;
;      - wOutput[13]~318                                 ; 0                 ; 6       ;
;      - wOutput[13]~319                                 ; 0                 ; 6       ;
;      - wOutput[13]~321                                 ; 0                 ; 6       ;
;      - wOutput[13]~322                                 ; 0                 ; 6       ;
;      - wOutput[13]~324                                 ; 0                 ; 6       ;
;      - wOutput[13]~335                                 ; 0                 ; 6       ;
;      - wOutput[13]~338                                 ; 0                 ; 6       ;
;      - wOutput[14]~340                                 ; 0                 ; 6       ;
;      - wOutput[14]~342                                 ; 0                 ; 6       ;
;      - wOutput[14]~343                                 ; 0                 ; 6       ;
;      - wOutput[14]~344                                 ; 0                 ; 6       ;
;      - wOutput[14]~345                                 ; 0                 ; 6       ;
;      - wOutput[14]~347                                 ; 0                 ; 6       ;
;      - wOutput[14]~358                                 ; 0                 ; 6       ;
;      - wOutput[14]~361                                 ; 0                 ; 6       ;
;      - wOutput[15]~363                                 ; 0                 ; 6       ;
;      - wOutput[15]~364                                 ; 0                 ; 6       ;
;      - wOutput[15]~365                                 ; 0                 ; 6       ;
;      - wOutput[15]~367                                 ; 0                 ; 6       ;
;      - wOutput[15]~368                                 ; 0                 ; 6       ;
;      - wOutput[15]~370                                 ; 0                 ; 6       ;
;      - wOutput[15]~381                                 ; 0                 ; 6       ;
;      - wOutput[15]~384                                 ; 0                 ; 6       ;
;      - wOutput[16]~386                                 ; 0                 ; 6       ;
;      - wOutput[16]~388                                 ; 0                 ; 6       ;
;      - wOutput[16]~389                                 ; 0                 ; 6       ;
;      - wOutput[16]~390                                 ; 0                 ; 6       ;
;      - wOutput[16]~391                                 ; 0                 ; 6       ;
;      - wOutput[16]~393                                 ; 0                 ; 6       ;
;      - wOutput[16]~404                                 ; 0                 ; 6       ;
;      - wOutput[16]~407                                 ; 0                 ; 6       ;
;      - wOutput[17]~409                                 ; 0                 ; 6       ;
;      - wOutput[17]~410                                 ; 0                 ; 6       ;
;      - wOutput[17]~411                                 ; 0                 ; 6       ;
;      - wOutput[17]~413                                 ; 0                 ; 6       ;
;      - wOutput[17]~414                                 ; 0                 ; 6       ;
;      - wOutput[17]~416                                 ; 0                 ; 6       ;
;      - wOutput[17]~427                                 ; 0                 ; 6       ;
;      - wOutput[17]~430                                 ; 0                 ; 6       ;
;      - wOutput[18]~432                                 ; 0                 ; 6       ;
;      - wOutput[18]~434                                 ; 0                 ; 6       ;
;      - wOutput[18]~435                                 ; 0                 ; 6       ;
;      - wOutput[18]~436                                 ; 0                 ; 6       ;
;      - wOutput[18]~437                                 ; 0                 ; 6       ;
;      - wOutput[18]~439                                 ; 0                 ; 6       ;
;      - wOutput[18]~450                                 ; 0                 ; 6       ;
;      - wOutput[18]~453                                 ; 0                 ; 6       ;
;      - wOutput[19]~455                                 ; 0                 ; 6       ;
;      - wOutput[19]~456                                 ; 0                 ; 6       ;
;      - wOutput[19]~457                                 ; 0                 ; 6       ;
;      - wOutput[19]~459                                 ; 0                 ; 6       ;
;      - wOutput[19]~460                                 ; 0                 ; 6       ;
;      - wOutput[19]~462                                 ; 0                 ; 6       ;
;      - wOutput[19]~473                                 ; 0                 ; 6       ;
;      - wOutput[19]~476                                 ; 0                 ; 6       ;
;      - wOutput[20]~478                                 ; 0                 ; 6       ;
;      - wOutput[20]~480                                 ; 0                 ; 6       ;
;      - wOutput[20]~481                                 ; 0                 ; 6       ;
;      - wOutput[20]~482                                 ; 0                 ; 6       ;
;      - wOutput[20]~483                                 ; 0                 ; 6       ;
;      - wOutput[20]~485                                 ; 0                 ; 6       ;
;      - wOutput[20]~496                                 ; 0                 ; 6       ;
;      - wOutput[20]~499                                 ; 0                 ; 6       ;
;      - wOutput[21]~501                                 ; 0                 ; 6       ;
;      - wOutput[21]~502                                 ; 0                 ; 6       ;
;      - wOutput[21]~503                                 ; 0                 ; 6       ;
;      - wOutput[21]~505                                 ; 0                 ; 6       ;
;      - wOutput[21]~506                                 ; 0                 ; 6       ;
;      - wOutput[21]~508                                 ; 0                 ; 6       ;
;      - wOutput[21]~519                                 ; 0                 ; 6       ;
;      - wOutput[21]~522                                 ; 0                 ; 6       ;
;      - wOutput[22]~524                                 ; 0                 ; 6       ;
;      - wOutput[22]~526                                 ; 0                 ; 6       ;
;      - wOutput[22]~527                                 ; 0                 ; 6       ;
;      - wOutput[22]~528                                 ; 0                 ; 6       ;
;      - wOutput[22]~529                                 ; 0                 ; 6       ;
;      - wOutput[22]~531                                 ; 0                 ; 6       ;
;      - wOutput[22]~542                                 ; 0                 ; 6       ;
;      - wOutput[22]~545                                 ; 0                 ; 6       ;
;      - wOutput[23]~547                                 ; 0                 ; 6       ;
;      - wOutput[23]~548                                 ; 0                 ; 6       ;
;      - wOutput[23]~549                                 ; 0                 ; 6       ;
;      - wOutput[23]~551                                 ; 0                 ; 6       ;
;      - wOutput[23]~552                                 ; 0                 ; 6       ;
;      - wOutput[23]~554                                 ; 0                 ; 6       ;
;      - wOutput[23]~565                                 ; 0                 ; 6       ;
;      - wOutput[23]~568                                 ; 0                 ; 6       ;
;      - wOutput[24]~570                                 ; 0                 ; 6       ;
;      - wOutput[24]~572                                 ; 0                 ; 6       ;
;      - wOutput[24]~573                                 ; 0                 ; 6       ;
;      - wOutput[24]~574                                 ; 0                 ; 6       ;
;      - wOutput[24]~575                                 ; 0                 ; 6       ;
;      - wOutput[24]~577                                 ; 0                 ; 6       ;
;      - wOutput[24]~588                                 ; 0                 ; 6       ;
;      - wOutput[24]~591                                 ; 0                 ; 6       ;
;      - wOutput[25]~593                                 ; 0                 ; 6       ;
;      - wOutput[25]~594                                 ; 0                 ; 6       ;
;      - wOutput[25]~595                                 ; 0                 ; 6       ;
;      - wOutput[25]~597                                 ; 0                 ; 6       ;
;      - wOutput[25]~598                                 ; 0                 ; 6       ;
;      - wOutput[25]~600                                 ; 0                 ; 6       ;
;      - wOutput[25]~611                                 ; 0                 ; 6       ;
;      - wOutput[25]~614                                 ; 0                 ; 6       ;
;      - wOutput[26]~616                                 ; 0                 ; 6       ;
;      - wOutput[26]~618                                 ; 0                 ; 6       ;
;      - wOutput[26]~619                                 ; 0                 ; 6       ;
;      - wOutput[26]~620                                 ; 0                 ; 6       ;
;      - wOutput[26]~621                                 ; 0                 ; 6       ;
;      - wOutput[26]~623                                 ; 0                 ; 6       ;
;      - wOutput[26]~634                                 ; 0                 ; 6       ;
;      - wOutput[26]~637                                 ; 0                 ; 6       ;
;      - wOutput[27]~639                                 ; 0                 ; 6       ;
;      - wOutput[27]~640                                 ; 0                 ; 6       ;
;      - wOutput[27]~641                                 ; 0                 ; 6       ;
;      - wOutput[27]~643                                 ; 0                 ; 6       ;
;      - wOutput[27]~644                                 ; 0                 ; 6       ;
;      - wOutput[27]~646                                 ; 0                 ; 6       ;
;      - wOutput[27]~657                                 ; 0                 ; 6       ;
;      - wOutput[27]~660                                 ; 0                 ; 6       ;
;      - wOutput[28]~662                                 ; 0                 ; 6       ;
;      - wOutput[28]~664                                 ; 0                 ; 6       ;
;      - wOutput[28]~665                                 ; 0                 ; 6       ;
;      - wOutput[28]~666                                 ; 0                 ; 6       ;
;      - wOutput[28]~667                                 ; 0                 ; 6       ;
;      - wOutput[28]~669                                 ; 0                 ; 6       ;
;      - wOutput[28]~680                                 ; 0                 ; 6       ;
;      - wOutput[28]~683                                 ; 0                 ; 6       ;
;      - wOutput[29]~685                                 ; 0                 ; 6       ;
;      - wOutput[29]~686                                 ; 0                 ; 6       ;
;      - wOutput[29]~687                                 ; 0                 ; 6       ;
;      - wOutput[29]~689                                 ; 0                 ; 6       ;
;      - wOutput[29]~690                                 ; 0                 ; 6       ;
;      - wOutput[29]~692                                 ; 0                 ; 6       ;
;      - wOutput[29]~703                                 ; 0                 ; 6       ;
;      - wOutput[29]~706                                 ; 0                 ; 6       ;
;      - wOutput[30]~708                                 ; 0                 ; 6       ;
;      - wOutput[30]~710                                 ; 0                 ; 6       ;
;      - wOutput[30]~711                                 ; 0                 ; 6       ;
;      - wOutput[30]~712                                 ; 0                 ; 6       ;
;      - wOutput[30]~713                                 ; 0                 ; 6       ;
;      - wOutput[30]~715                                 ; 0                 ; 6       ;
;      - wOutput[30]~726                                 ; 0                 ; 6       ;
;      - wOutput[30]~729                                 ; 0                 ; 6       ;
;      - wOutput[31]~731                                 ; 0                 ; 6       ;
;      - wOutput[31]~732                                 ; 0                 ; 6       ;
;      - wOutput[31]~733                                 ; 0                 ; 6       ;
;      - wOutput[31]~735                                 ; 0                 ; 6       ;
;      - wOutput[31]~736                                 ; 0                 ; 6       ;
;      - wOutput[31]~738                                 ; 0                 ; 6       ;
;      - wOutput[31]~749                                 ; 0                 ; 6       ;
;      - wOutput[31]~752                                 ; 0                 ; 6       ;
; iSW[12]                                                ;                   ;         ;
;      - wOutput[1]~0                                    ; 0                 ; 6       ;
;      - wOutput[1]~1                                    ; 0                 ; 6       ;
;      - wOutput[0]~28                                   ; 0                 ; 6       ;
;      - wOutput[1]~53                                   ; 0                 ; 6       ;
;      - wOutput[2]~78                                   ; 0                 ; 6       ;
;      - wOutput[4]~89                                   ; 0                 ; 6       ;
;      - wOutput[3]~105                                  ; 0                 ; 6       ;
;      - wOutput[4]~129                                  ; 0                 ; 6       ;
;      - wOutput[5]~153                                  ; 0                 ; 6       ;
;      - wOutput[6]~178                                  ; 0                 ; 6       ;
;      - wOutput[7]~201                                  ; 0                 ; 6       ;
;      - wOutput[8]~224                                  ; 0                 ; 6       ;
;      - wOutput[9]~247                                  ; 0                 ; 6       ;
;      - wOutput[10]~270                                 ; 0                 ; 6       ;
;      - wOutput[11]~293                                 ; 0                 ; 6       ;
;      - wOutput[12]~316                                 ; 0                 ; 6       ;
;      - wOutput[13]~339                                 ; 0                 ; 6       ;
;      - wOutput[14]~362                                 ; 0                 ; 6       ;
;      - wOutput[15]~385                                 ; 0                 ; 6       ;
;      - wOutput[16]~408                                 ; 0                 ; 6       ;
;      - wOutput[17]~431                                 ; 0                 ; 6       ;
;      - wOutput[18]~454                                 ; 0                 ; 6       ;
;      - wOutput[19]~477                                 ; 0                 ; 6       ;
;      - wOutput[20]~500                                 ; 0                 ; 6       ;
;      - wOutput[21]~523                                 ; 0                 ; 6       ;
;      - wOutput[22]~546                                 ; 0                 ; 6       ;
;      - wOutput[23]~569                                 ; 0                 ; 6       ;
;      - wOutput[24]~592                                 ; 0                 ; 6       ;
;      - wOutput[25]~615                                 ; 0                 ; 6       ;
;      - wOutput[26]~638                                 ; 0                 ; 6       ;
;      - wOutput[27]~661                                 ; 0                 ; 6       ;
;      - wOutput[28]~684                                 ; 0                 ; 6       ;
;      - wOutput[29]~707                                 ; 0                 ; 6       ;
;      - wOutput[30]~730                                 ; 0                 ; 6       ;
;      - wOutput[31]~753                                 ; 0                 ; 6       ;
; iSW[16]                                                ;                   ;         ;
;      - wOutput[1]~1                                    ; 1                 ; 6       ;
;      - wOutput[0]~7                                    ; 1                 ; 6       ;
;      - wOutput[0]~8                                    ; 1                 ; 6       ;
;      - wOutput[0]~9                                    ; 1                 ; 6       ;
;      - wOutput[0]~11                                   ; 1                 ; 6       ;
;      - wOutput[0]~12                                   ; 1                 ; 6       ;
;      - wOutput[0]~14                                   ; 1                 ; 6       ;
;      - wOutput[0]~15                                   ; 1                 ; 6       ;
;      - wOutput[0]~24                                   ; 1                 ; 6       ;
;      - wOutput[1]~32                                   ; 1                 ; 6       ;
;      - wOutput[1]~34                                   ; 1                 ; 6       ;
;      - wOutput[1]~35                                   ; 1                 ; 6       ;
;      - wOutput[1]~36                                   ; 1                 ; 6       ;
;      - wOutput[1]~37                                   ; 1                 ; 6       ;
;      - wOutput[1]~39                                   ; 1                 ; 6       ;
;      - wOutput[1]~40                                   ; 1                 ; 6       ;
;      - wOutput[1]~49                                   ; 1                 ; 6       ;
;      - wOutput[2]~57                                   ; 1                 ; 6       ;
;      - wOutput[2]~58                                   ; 1                 ; 6       ;
;      - wOutput[2]~59                                   ; 1                 ; 6       ;
;      - wOutput[2]~61                                   ; 1                 ; 6       ;
;      - wOutput[2]~62                                   ; 1                 ; 6       ;
;      - wOutput[2]~64                                   ; 1                 ; 6       ;
;      - wOutput[2]~65                                   ; 1                 ; 6       ;
;      - wOutput[2]~74                                   ; 1                 ; 6       ;
;      - wOutput[3]~85                                   ; 1                 ; 6       ;
;      - wOutput[4]~90                                   ; 1                 ; 6       ;
;      - wOutput[4]~91                                   ; 1                 ; 6       ;
;      - wOutput[4]~92                                   ; 1                 ; 6       ;
;      - wOutput[3]~95                                   ; 1                 ; 6       ;
;      - wOutput[3]~97                                   ; 1                 ; 6       ;
;      - wOutput[3]~98                                   ; 1                 ; 6       ;
;      - wOutput[3]~99                                   ; 1                 ; 6       ;
;      - wOutput[3]~100                                  ; 1                 ; 6       ;
;      - wOutput[3]~102                                  ; 1                 ; 6       ;
;      - wOutput[3]~103                                  ; 1                 ; 6       ;
;      - wOutput[4]~113                                  ; 1                 ; 6       ;
;      - wOutput[4]~119                                  ; 1                 ; 6       ;
;      - wOutput[4]~120                                  ; 1                 ; 6       ;
;      - wOutput[4]~121                                  ; 1                 ; 6       ;
;      - wOutput[4]~123                                  ; 1                 ; 6       ;
;      - wOutput[4]~124                                  ; 1                 ; 6       ;
;      - wOutput[4]~126                                  ; 1                 ; 6       ;
;      - wOutput[4]~127                                  ; 1                 ; 6       ;
;      - wOutput[5]~137                                  ; 1                 ; 6       ;
;      - wOutput[5]~143                                  ; 1                 ; 6       ;
;      - wOutput[5]~145                                  ; 1                 ; 6       ;
;      - wOutput[5]~146                                  ; 1                 ; 6       ;
;      - wOutput[5]~147                                  ; 1                 ; 6       ;
;      - wOutput[5]~148                                  ; 1                 ; 6       ;
;      - wOutput[5]~150                                  ; 1                 ; 6       ;
;      - wOutput[5]~151                                  ; 1                 ; 6       ;
;      - wOutput[6]~156                                  ; 1                 ; 6       ;
;      - wOutput[6]~157                                  ; 1                 ; 6       ;
;      - wOutput[6]~158                                  ; 1                 ; 6       ;
;      - wOutput[6]~160                                  ; 1                 ; 6       ;
;      - wOutput[6]~161                                  ; 1                 ; 6       ;
;      - wOutput[6]~163                                  ; 1                 ; 6       ;
;      - wOutput[6]~164                                  ; 1                 ; 6       ;
;      - wOutput[6]~174                                  ; 1                 ; 6       ;
;      - wOutput[7]~179                                  ; 1                 ; 6       ;
;      - wOutput[7]~181                                  ; 1                 ; 6       ;
;      - wOutput[7]~182                                  ; 1                 ; 6       ;
;      - wOutput[7]~183                                  ; 1                 ; 6       ;
;      - wOutput[7]~184                                  ; 1                 ; 6       ;
;      - wOutput[7]~186                                  ; 1                 ; 6       ;
;      - wOutput[7]~187                                  ; 1                 ; 6       ;
;      - wOutput[7]~197                                  ; 1                 ; 6       ;
;      - wOutput[8]~202                                  ; 1                 ; 6       ;
;      - wOutput[8]~203                                  ; 1                 ; 6       ;
;      - wOutput[8]~204                                  ; 1                 ; 6       ;
;      - wOutput[8]~206                                  ; 1                 ; 6       ;
;      - wOutput[8]~207                                  ; 1                 ; 6       ;
;      - wOutput[8]~209                                  ; 1                 ; 6       ;
;      - wOutput[8]~210                                  ; 1                 ; 6       ;
;      - wOutput[8]~220                                  ; 1                 ; 6       ;
;      - wOutput[9]~225                                  ; 1                 ; 6       ;
;      - wOutput[9]~227                                  ; 1                 ; 6       ;
;      - wOutput[9]~228                                  ; 1                 ; 6       ;
;      - wOutput[9]~229                                  ; 1                 ; 6       ;
;      - wOutput[9]~230                                  ; 1                 ; 6       ;
;      - wOutput[9]~232                                  ; 1                 ; 6       ;
;      - wOutput[9]~233                                  ; 1                 ; 6       ;
;      - wOutput[9]~243                                  ; 1                 ; 6       ;
;      - wOutput[10]~248                                 ; 1                 ; 6       ;
;      - wOutput[10]~249                                 ; 1                 ; 6       ;
;      - wOutput[10]~250                                 ; 1                 ; 6       ;
;      - wOutput[10]~252                                 ; 1                 ; 6       ;
;      - wOutput[10]~253                                 ; 1                 ; 6       ;
;      - wOutput[10]~255                                 ; 1                 ; 6       ;
;      - wOutput[10]~256                                 ; 1                 ; 6       ;
;      - wOutput[10]~266                                 ; 1                 ; 6       ;
;      - wOutput[11]~271                                 ; 1                 ; 6       ;
;      - wOutput[11]~273                                 ; 1                 ; 6       ;
;      - wOutput[11]~274                                 ; 1                 ; 6       ;
;      - wOutput[11]~275                                 ; 1                 ; 6       ;
;      - wOutput[11]~276                                 ; 1                 ; 6       ;
;      - wOutput[11]~278                                 ; 1                 ; 6       ;
;      - wOutput[11]~279                                 ; 1                 ; 6       ;
;      - wOutput[11]~289                                 ; 1                 ; 6       ;
;      - wOutput[12]~294                                 ; 1                 ; 6       ;
;      - wOutput[12]~295                                 ; 1                 ; 6       ;
;      - wOutput[12]~296                                 ; 1                 ; 6       ;
;      - wOutput[12]~298                                 ; 1                 ; 6       ;
;      - wOutput[12]~299                                 ; 1                 ; 6       ;
;      - wOutput[12]~301                                 ; 1                 ; 6       ;
;      - wOutput[12]~302                                 ; 1                 ; 6       ;
;      - wOutput[12]~312                                 ; 1                 ; 6       ;
;      - wOutput[13]~317                                 ; 1                 ; 6       ;
;      - wOutput[13]~319                                 ; 1                 ; 6       ;
;      - wOutput[13]~320                                 ; 1                 ; 6       ;
;      - wOutput[13]~321                                 ; 1                 ; 6       ;
;      - wOutput[13]~322                                 ; 1                 ; 6       ;
;      - wOutput[13]~324                                 ; 1                 ; 6       ;
;      - wOutput[13]~325                                 ; 1                 ; 6       ;
;      - wOutput[13]~335                                 ; 1                 ; 6       ;
;      - wOutput[14]~340                                 ; 1                 ; 6       ;
;      - wOutput[14]~341                                 ; 1                 ; 6       ;
;      - wOutput[14]~342                                 ; 1                 ; 6       ;
;      - wOutput[14]~344                                 ; 1                 ; 6       ;
;      - wOutput[14]~345                                 ; 1                 ; 6       ;
;      - wOutput[14]~347                                 ; 1                 ; 6       ;
;      - wOutput[14]~348                                 ; 1                 ; 6       ;
;      - wOutput[14]~358                                 ; 1                 ; 6       ;
;      - wOutput[15]~363                                 ; 1                 ; 6       ;
;      - wOutput[15]~365                                 ; 1                 ; 6       ;
;      - wOutput[15]~366                                 ; 1                 ; 6       ;
;      - wOutput[15]~367                                 ; 1                 ; 6       ;
;      - wOutput[15]~368                                 ; 1                 ; 6       ;
;      - wOutput[15]~370                                 ; 1                 ; 6       ;
;      - wOutput[15]~371                                 ; 1                 ; 6       ;
;      - wOutput[15]~381                                 ; 1                 ; 6       ;
;      - wOutput[16]~386                                 ; 1                 ; 6       ;
;      - wOutput[16]~387                                 ; 1                 ; 6       ;
;      - wOutput[16]~388                                 ; 1                 ; 6       ;
;      - wOutput[16]~390                                 ; 1                 ; 6       ;
;      - wOutput[16]~391                                 ; 1                 ; 6       ;
;      - wOutput[16]~393                                 ; 1                 ; 6       ;
;      - wOutput[16]~394                                 ; 1                 ; 6       ;
;      - wOutput[16]~404                                 ; 1                 ; 6       ;
;      - wOutput[17]~409                                 ; 1                 ; 6       ;
;      - wOutput[17]~411                                 ; 1                 ; 6       ;
;      - wOutput[17]~412                                 ; 1                 ; 6       ;
;      - wOutput[17]~413                                 ; 1                 ; 6       ;
;      - wOutput[17]~414                                 ; 1                 ; 6       ;
;      - wOutput[17]~416                                 ; 1                 ; 6       ;
;      - wOutput[17]~417                                 ; 1                 ; 6       ;
;      - wOutput[17]~427                                 ; 1                 ; 6       ;
;      - wOutput[18]~432                                 ; 1                 ; 6       ;
;      - wOutput[18]~433                                 ; 1                 ; 6       ;
;      - wOutput[18]~434                                 ; 1                 ; 6       ;
;      - wOutput[18]~436                                 ; 1                 ; 6       ;
;      - wOutput[18]~437                                 ; 1                 ; 6       ;
;      - wOutput[18]~439                                 ; 1                 ; 6       ;
;      - wOutput[18]~440                                 ; 1                 ; 6       ;
;      - wOutput[18]~450                                 ; 1                 ; 6       ;
;      - wOutput[19]~455                                 ; 1                 ; 6       ;
;      - wOutput[19]~457                                 ; 1                 ; 6       ;
;      - wOutput[19]~458                                 ; 1                 ; 6       ;
;      - wOutput[19]~459                                 ; 1                 ; 6       ;
;      - wOutput[19]~460                                 ; 1                 ; 6       ;
;      - wOutput[19]~462                                 ; 1                 ; 6       ;
;      - wOutput[19]~463                                 ; 1                 ; 6       ;
;      - wOutput[19]~473                                 ; 1                 ; 6       ;
;      - wOutput[20]~478                                 ; 1                 ; 6       ;
;      - wOutput[20]~479                                 ; 1                 ; 6       ;
;      - wOutput[20]~480                                 ; 1                 ; 6       ;
;      - wOutput[20]~482                                 ; 1                 ; 6       ;
;      - wOutput[20]~483                                 ; 1                 ; 6       ;
;      - wOutput[20]~485                                 ; 1                 ; 6       ;
;      - wOutput[20]~486                                 ; 1                 ; 6       ;
;      - wOutput[20]~496                                 ; 1                 ; 6       ;
;      - wOutput[21]~501                                 ; 1                 ; 6       ;
;      - wOutput[21]~503                                 ; 1                 ; 6       ;
;      - wOutput[21]~504                                 ; 1                 ; 6       ;
;      - wOutput[21]~505                                 ; 1                 ; 6       ;
;      - wOutput[21]~506                                 ; 1                 ; 6       ;
;      - wOutput[21]~508                                 ; 1                 ; 6       ;
;      - wOutput[21]~509                                 ; 1                 ; 6       ;
;      - wOutput[21]~519                                 ; 1                 ; 6       ;
;      - wOutput[22]~524                                 ; 1                 ; 6       ;
;      - wOutput[22]~525                                 ; 1                 ; 6       ;
;      - wOutput[22]~526                                 ; 1                 ; 6       ;
;      - wOutput[22]~528                                 ; 1                 ; 6       ;
;      - wOutput[22]~529                                 ; 1                 ; 6       ;
;      - wOutput[22]~531                                 ; 1                 ; 6       ;
;      - wOutput[22]~532                                 ; 1                 ; 6       ;
;      - wOutput[22]~542                                 ; 1                 ; 6       ;
;      - wOutput[23]~547                                 ; 1                 ; 6       ;
;      - wOutput[23]~549                                 ; 1                 ; 6       ;
;      - wOutput[23]~550                                 ; 1                 ; 6       ;
;      - wOutput[23]~551                                 ; 1                 ; 6       ;
;      - wOutput[23]~552                                 ; 1                 ; 6       ;
;      - wOutput[23]~554                                 ; 1                 ; 6       ;
;      - wOutput[23]~555                                 ; 1                 ; 6       ;
;      - wOutput[23]~565                                 ; 1                 ; 6       ;
;      - wOutput[24]~570                                 ; 1                 ; 6       ;
;      - wOutput[24]~571                                 ; 1                 ; 6       ;
;      - wOutput[24]~572                                 ; 1                 ; 6       ;
;      - wOutput[24]~574                                 ; 1                 ; 6       ;
;      - wOutput[24]~575                                 ; 1                 ; 6       ;
;      - wOutput[24]~577                                 ; 1                 ; 6       ;
;      - wOutput[24]~578                                 ; 1                 ; 6       ;
;      - wOutput[24]~588                                 ; 1                 ; 6       ;
;      - wOutput[25]~593                                 ; 1                 ; 6       ;
;      - wOutput[25]~595                                 ; 1                 ; 6       ;
;      - wOutput[25]~596                                 ; 1                 ; 6       ;
;      - wOutput[25]~597                                 ; 1                 ; 6       ;
;      - wOutput[25]~598                                 ; 1                 ; 6       ;
;      - wOutput[25]~600                                 ; 1                 ; 6       ;
;      - wOutput[25]~601                                 ; 1                 ; 6       ;
;      - wOutput[25]~611                                 ; 1                 ; 6       ;
;      - wOutput[26]~616                                 ; 1                 ; 6       ;
;      - wOutput[26]~617                                 ; 1                 ; 6       ;
;      - wOutput[26]~618                                 ; 1                 ; 6       ;
;      - wOutput[26]~620                                 ; 1                 ; 6       ;
;      - wOutput[26]~621                                 ; 1                 ; 6       ;
;      - wOutput[26]~623                                 ; 1                 ; 6       ;
;      - wOutput[26]~624                                 ; 1                 ; 6       ;
;      - wOutput[26]~634                                 ; 1                 ; 6       ;
;      - wOutput[27]~639                                 ; 1                 ; 6       ;
;      - wOutput[27]~641                                 ; 1                 ; 6       ;
;      - wOutput[27]~642                                 ; 1                 ; 6       ;
;      - wOutput[27]~643                                 ; 1                 ; 6       ;
;      - wOutput[27]~644                                 ; 1                 ; 6       ;
;      - wOutput[27]~646                                 ; 1                 ; 6       ;
;      - wOutput[27]~647                                 ; 1                 ; 6       ;
;      - wOutput[27]~657                                 ; 1                 ; 6       ;
;      - wOutput[28]~662                                 ; 1                 ; 6       ;
;      - wOutput[28]~663                                 ; 1                 ; 6       ;
;      - wOutput[28]~664                                 ; 1                 ; 6       ;
;      - wOutput[28]~666                                 ; 1                 ; 6       ;
;      - wOutput[28]~667                                 ; 1                 ; 6       ;
;      - wOutput[28]~669                                 ; 1                 ; 6       ;
;      - wOutput[28]~670                                 ; 1                 ; 6       ;
;      - wOutput[28]~680                                 ; 1                 ; 6       ;
;      - wOutput[29]~685                                 ; 1                 ; 6       ;
;      - wOutput[29]~687                                 ; 1                 ; 6       ;
;      - wOutput[29]~688                                 ; 1                 ; 6       ;
;      - wOutput[29]~689                                 ; 1                 ; 6       ;
;      - wOutput[29]~690                                 ; 1                 ; 6       ;
;      - wOutput[29]~692                                 ; 1                 ; 6       ;
;      - wOutput[29]~693                                 ; 1                 ; 6       ;
;      - wOutput[29]~703                                 ; 1                 ; 6       ;
;      - wOutput[30]~708                                 ; 1                 ; 6       ;
;      - wOutput[30]~709                                 ; 1                 ; 6       ;
;      - wOutput[30]~710                                 ; 1                 ; 6       ;
;      - wOutput[30]~712                                 ; 1                 ; 6       ;
;      - wOutput[30]~713                                 ; 1                 ; 6       ;
;      - wOutput[30]~715                                 ; 1                 ; 6       ;
;      - wOutput[30]~716                                 ; 1                 ; 6       ;
;      - wOutput[30]~726                                 ; 1                 ; 6       ;
;      - wOutput[31]~731                                 ; 1                 ; 6       ;
;      - wOutput[31]~733                                 ; 1                 ; 6       ;
;      - wOutput[31]~734                                 ; 1                 ; 6       ;
;      - wOutput[31]~735                                 ; 1                 ; 6       ;
;      - wOutput[31]~736                                 ; 1                 ; 6       ;
;      - wOutput[31]~738                                 ; 1                 ; 6       ;
;      - wOutput[31]~739                                 ; 1                 ; 6       ;
;      - wOutput[31]~749                                 ; 1                 ; 6       ;
; iSW[15]                                                ;                   ;         ;
;      - wOutput[1]~2                                    ; 1                 ; 6       ;
;      - wOutput[1]~3                                    ; 1                 ; 6       ;
;      - wOutput[0]~13                                   ; 1                 ; 6       ;
;      - wOutput[0]~18                                   ; 1                 ; 6       ;
;      - wOutput[0]~20                                   ; 1                 ; 6       ;
;      - wOutput[0]~21                                   ; 1                 ; 6       ;
;      - wOutput[0]~22                                   ; 1                 ; 6       ;
;      - wOutput[0]~23                                   ; 1                 ; 6       ;
;      - wOutput[0]~25                                   ; 1                 ; 6       ;
;      - wOutput[1]~38                                   ; 1                 ; 6       ;
;      - wOutput[1]~41                                   ; 1                 ; 6       ;
;      - wOutput[1]~43                                   ; 1                 ; 6       ;
;      - wOutput[1]~44                                   ; 1                 ; 6       ;
;      - wOutput[1]~45                                   ; 1                 ; 6       ;
;      - wOutput[1]~47                                   ; 1                 ; 6       ;
;      - wOutput[1]~50                                   ; 1                 ; 6       ;
;      - wOutput[1]~51                                   ; 1                 ; 6       ;
;      - wOutput[2]~63                                   ; 1                 ; 6       ;
;      - wOutput[2]~68                                   ; 1                 ; 6       ;
;      - wOutput[2]~70                                   ; 1                 ; 6       ;
;      - wOutput[2]~71                                   ; 1                 ; 6       ;
;      - wOutput[2]~72                                   ; 1                 ; 6       ;
;      - wOutput[2]~73                                   ; 1                 ; 6       ;
;      - wOutput[2]~75                                   ; 1                 ; 6       ;
;      - wOutput[3]~79                                   ; 1                 ; 6       ;
;      - wOutput[3]~80                                   ; 1                 ; 6       ;
;      - wOutput[3]~81                                   ; 1                 ; 6       ;
;      - wOutput[3]~83                                   ; 1                 ; 6       ;
;      - wOutput[3]~86                                   ; 1                 ; 6       ;
;      - wOutput[3]~87                                   ; 1                 ; 6       ;
;      - wOutput[4]~90                                   ; 1                 ; 6       ;
;      - wOutput[4]~91                                   ; 1                 ; 6       ;
;      - wOutput[4]~92                                   ; 1                 ; 6       ;
;      - wOutput[3]~101                                  ; 1                 ; 6       ;
;      - wOutput[3]~104                                  ; 1                 ; 6       ;
;      - wOutput[4]~107                                  ; 1                 ; 6       ;
;      - wOutput[4]~109                                  ; 1                 ; 6       ;
;      - wOutput[4]~110                                  ; 1                 ; 6       ;
;      - wOutput[4]~111                                  ; 1                 ; 6       ;
;      - wOutput[4]~112                                  ; 1                 ; 6       ;
;      - wOutput[4]~114                                  ; 1                 ; 6       ;
;      - wOutput[4]~125                                  ; 1                 ; 6       ;
;      - wOutput[5]~131                                  ; 1                 ; 6       ;
;      - wOutput[5]~132                                  ; 1                 ; 6       ;
;      - wOutput[5]~133                                  ; 1                 ; 6       ;
;      - wOutput[5]~135                                  ; 1                 ; 6       ;
;      - wOutput[5]~138                                  ; 1                 ; 6       ;
;      - wOutput[5]~139                                  ; 1                 ; 6       ;
;      - wOutput[5]~149                                  ; 1                 ; 6       ;
;      - wOutput[5]~152                                  ; 1                 ; 6       ;
;      - wOutput[6]~162                                  ; 1                 ; 6       ;
;      - wOutput[6]~168                                  ; 1                 ; 6       ;
;      - wOutput[6]~170                                  ; 1                 ; 6       ;
;      - wOutput[6]~171                                  ; 1                 ; 6       ;
;      - wOutput[6]~172                                  ; 1                 ; 6       ;
;      - wOutput[6]~173                                  ; 1                 ; 6       ;
;      - wOutput[6]~175                                  ; 1                 ; 6       ;
;      - wOutput[7]~185                                  ; 1                 ; 6       ;
;      - wOutput[7]~188                                  ; 1                 ; 6       ;
;      - wOutput[7]~191                                  ; 1                 ; 6       ;
;      - wOutput[7]~192                                  ; 1                 ; 6       ;
;      - wOutput[7]~193                                  ; 1                 ; 6       ;
;      - wOutput[7]~195                                  ; 1                 ; 6       ;
;      - wOutput[7]~198                                  ; 1                 ; 6       ;
;      - wOutput[7]~199                                  ; 1                 ; 6       ;
;      - wOutput[8]~208                                  ; 1                 ; 6       ;
;      - wOutput[8]~214                                  ; 1                 ; 6       ;
;      - wOutput[8]~216                                  ; 1                 ; 6       ;
;      - wOutput[8]~217                                  ; 1                 ; 6       ;
;      - wOutput[8]~218                                  ; 1                 ; 6       ;
;      - wOutput[8]~219                                  ; 1                 ; 6       ;
;      - wOutput[8]~221                                  ; 1                 ; 6       ;
;      - wOutput[9]~231                                  ; 1                 ; 6       ;
;      - wOutput[9]~234                                  ; 1                 ; 6       ;
;      - wOutput[9]~237                                  ; 1                 ; 6       ;
;      - wOutput[9]~238                                  ; 1                 ; 6       ;
;      - wOutput[9]~239                                  ; 1                 ; 6       ;
;      - wOutput[9]~241                                  ; 1                 ; 6       ;
;      - wOutput[9]~244                                  ; 1                 ; 6       ;
;      - wOutput[9]~245                                  ; 1                 ; 6       ;
;      - wOutput[10]~254                                 ; 1                 ; 6       ;
;      - wOutput[10]~260                                 ; 1                 ; 6       ;
;      - wOutput[10]~262                                 ; 1                 ; 6       ;
;      - wOutput[10]~263                                 ; 1                 ; 6       ;
;      - wOutput[10]~264                                 ; 1                 ; 6       ;
;      - wOutput[10]~265                                 ; 1                 ; 6       ;
;      - wOutput[10]~267                                 ; 1                 ; 6       ;
;      - wOutput[11]~277                                 ; 1                 ; 6       ;
;      - wOutput[11]~280                                 ; 1                 ; 6       ;
;      - wOutput[11]~283                                 ; 1                 ; 6       ;
;      - wOutput[11]~284                                 ; 1                 ; 6       ;
;      - wOutput[11]~285                                 ; 1                 ; 6       ;
;      - wOutput[11]~287                                 ; 1                 ; 6       ;
;      - wOutput[11]~290                                 ; 1                 ; 6       ;
;      - wOutput[11]~291                                 ; 1                 ; 6       ;
;      - wOutput[12]~300                                 ; 1                 ; 6       ;
;      - wOutput[12]~306                                 ; 1                 ; 6       ;
;      - wOutput[12]~308                                 ; 1                 ; 6       ;
;      - wOutput[12]~309                                 ; 1                 ; 6       ;
;      - wOutput[12]~310                                 ; 1                 ; 6       ;
;      - wOutput[12]~311                                 ; 1                 ; 6       ;
;      - wOutput[12]~313                                 ; 1                 ; 6       ;
;      - wOutput[13]~323                                 ; 1                 ; 6       ;
;      - wOutput[13]~326                                 ; 1                 ; 6       ;
;      - wOutput[13]~329                                 ; 1                 ; 6       ;
;      - wOutput[13]~330                                 ; 1                 ; 6       ;
;      - wOutput[13]~331                                 ; 1                 ; 6       ;
;      - wOutput[13]~333                                 ; 1                 ; 6       ;
;      - wOutput[13]~336                                 ; 1                 ; 6       ;
;      - wOutput[13]~337                                 ; 1                 ; 6       ;
;      - wOutput[14]~346                                 ; 1                 ; 6       ;
;      - wOutput[14]~352                                 ; 1                 ; 6       ;
;      - wOutput[14]~354                                 ; 1                 ; 6       ;
;      - wOutput[14]~355                                 ; 1                 ; 6       ;
;      - wOutput[14]~356                                 ; 1                 ; 6       ;
;      - wOutput[14]~357                                 ; 1                 ; 6       ;
;      - wOutput[14]~359                                 ; 1                 ; 6       ;
;      - wOutput[15]~369                                 ; 1                 ; 6       ;
;      - wOutput[15]~372                                 ; 1                 ; 6       ;
;      - wOutput[15]~375                                 ; 1                 ; 6       ;
;      - wOutput[15]~376                                 ; 1                 ; 6       ;
;      - wOutput[15]~377                                 ; 1                 ; 6       ;
;      - wOutput[15]~379                                 ; 1                 ; 6       ;
;      - wOutput[15]~382                                 ; 1                 ; 6       ;
;      - wOutput[15]~383                                 ; 1                 ; 6       ;
;      - wOutput[16]~392                                 ; 1                 ; 6       ;
;      - wOutput[16]~398                                 ; 1                 ; 6       ;
;      - wOutput[16]~400                                 ; 1                 ; 6       ;
;      - wOutput[16]~401                                 ; 1                 ; 6       ;
;      - wOutput[16]~402                                 ; 1                 ; 6       ;
;      - wOutput[16]~403                                 ; 1                 ; 6       ;
;      - wOutput[16]~405                                 ; 1                 ; 6       ;
;      - wOutput[17]~415                                 ; 1                 ; 6       ;
;      - wOutput[17]~418                                 ; 1                 ; 6       ;
;      - wOutput[17]~421                                 ; 1                 ; 6       ;
;      - wOutput[17]~422                                 ; 1                 ; 6       ;
;      - wOutput[17]~423                                 ; 1                 ; 6       ;
;      - wOutput[17]~425                                 ; 1                 ; 6       ;
;      - wOutput[17]~428                                 ; 1                 ; 6       ;
;      - wOutput[17]~429                                 ; 1                 ; 6       ;
;      - wOutput[18]~438                                 ; 1                 ; 6       ;
;      - wOutput[18]~444                                 ; 1                 ; 6       ;
;      - wOutput[18]~446                                 ; 1                 ; 6       ;
;      - wOutput[18]~447                                 ; 1                 ; 6       ;
;      - wOutput[18]~448                                 ; 1                 ; 6       ;
;      - wOutput[18]~449                                 ; 1                 ; 6       ;
;      - wOutput[18]~451                                 ; 1                 ; 6       ;
;      - wOutput[19]~461                                 ; 1                 ; 6       ;
;      - wOutput[19]~464                                 ; 1                 ; 6       ;
;      - wOutput[19]~467                                 ; 1                 ; 6       ;
;      - wOutput[19]~468                                 ; 1                 ; 6       ;
;      - wOutput[19]~469                                 ; 1                 ; 6       ;
;      - wOutput[19]~471                                 ; 1                 ; 6       ;
;      - wOutput[19]~474                                 ; 1                 ; 6       ;
;      - wOutput[19]~475                                 ; 1                 ; 6       ;
;      - wOutput[20]~484                                 ; 1                 ; 6       ;
;      - wOutput[20]~490                                 ; 1                 ; 6       ;
;      - wOutput[20]~492                                 ; 1                 ; 6       ;
;      - wOutput[20]~493                                 ; 1                 ; 6       ;
;      - wOutput[20]~494                                 ; 1                 ; 6       ;
;      - wOutput[20]~495                                 ; 1                 ; 6       ;
;      - wOutput[20]~497                                 ; 1                 ; 6       ;
;      - wOutput[21]~507                                 ; 1                 ; 6       ;
;      - wOutput[21]~510                                 ; 1                 ; 6       ;
;      - wOutput[21]~513                                 ; 1                 ; 6       ;
;      - wOutput[21]~514                                 ; 1                 ; 6       ;
;      - wOutput[21]~515                                 ; 1                 ; 6       ;
;      - wOutput[21]~517                                 ; 1                 ; 6       ;
;      - wOutput[21]~520                                 ; 1                 ; 6       ;
;      - wOutput[21]~521                                 ; 1                 ; 6       ;
;      - wOutput[22]~530                                 ; 1                 ; 6       ;
;      - wOutput[22]~536                                 ; 1                 ; 6       ;
;      - wOutput[22]~538                                 ; 1                 ; 6       ;
;      - wOutput[22]~539                                 ; 1                 ; 6       ;
;      - wOutput[22]~540                                 ; 1                 ; 6       ;
;      - wOutput[22]~541                                 ; 1                 ; 6       ;
;      - wOutput[22]~543                                 ; 1                 ; 6       ;
;      - wOutput[23]~553                                 ; 1                 ; 6       ;
;      - wOutput[23]~556                                 ; 1                 ; 6       ;
;      - wOutput[23]~559                                 ; 1                 ; 6       ;
;      - wOutput[23]~560                                 ; 1                 ; 6       ;
;      - wOutput[23]~561                                 ; 1                 ; 6       ;
;      - wOutput[23]~563                                 ; 1                 ; 6       ;
;      - wOutput[23]~566                                 ; 1                 ; 6       ;
;      - wOutput[23]~567                                 ; 1                 ; 6       ;
;      - wOutput[24]~576                                 ; 1                 ; 6       ;
;      - wOutput[24]~582                                 ; 1                 ; 6       ;
;      - wOutput[24]~584                                 ; 1                 ; 6       ;
;      - wOutput[24]~585                                 ; 1                 ; 6       ;
;      - wOutput[24]~586                                 ; 1                 ; 6       ;
;      - wOutput[24]~587                                 ; 1                 ; 6       ;
;      - wOutput[24]~589                                 ; 1                 ; 6       ;
;      - wOutput[25]~599                                 ; 1                 ; 6       ;
;      - wOutput[25]~602                                 ; 1                 ; 6       ;
;      - wOutput[25]~605                                 ; 1                 ; 6       ;
;      - wOutput[25]~606                                 ; 1                 ; 6       ;
;      - wOutput[25]~607                                 ; 1                 ; 6       ;
;      - wOutput[25]~609                                 ; 1                 ; 6       ;
;      - wOutput[25]~612                                 ; 1                 ; 6       ;
;      - wOutput[25]~613                                 ; 1                 ; 6       ;
;      - wOutput[26]~622                                 ; 1                 ; 6       ;
;      - wOutput[26]~628                                 ; 1                 ; 6       ;
;      - wOutput[26]~630                                 ; 1                 ; 6       ;
;      - wOutput[26]~631                                 ; 1                 ; 6       ;
;      - wOutput[26]~632                                 ; 1                 ; 6       ;
;      - wOutput[26]~633                                 ; 1                 ; 6       ;
;      - wOutput[26]~635                                 ; 1                 ; 6       ;
;      - wOutput[27]~645                                 ; 1                 ; 6       ;
;      - wOutput[27]~648                                 ; 1                 ; 6       ;
;      - wOutput[27]~651                                 ; 1                 ; 6       ;
;      - wOutput[27]~652                                 ; 1                 ; 6       ;
;      - wOutput[27]~653                                 ; 1                 ; 6       ;
;      - wOutput[27]~655                                 ; 1                 ; 6       ;
;      - wOutput[27]~658                                 ; 1                 ; 6       ;
;      - wOutput[27]~659                                 ; 1                 ; 6       ;
;      - wOutput[28]~668                                 ; 1                 ; 6       ;
;      - wOutput[28]~674                                 ; 1                 ; 6       ;
;      - wOutput[28]~676                                 ; 1                 ; 6       ;
;      - wOutput[28]~677                                 ; 1                 ; 6       ;
;      - wOutput[28]~678                                 ; 1                 ; 6       ;
;      - wOutput[28]~679                                 ; 1                 ; 6       ;
;      - wOutput[28]~681                                 ; 1                 ; 6       ;
;      - wOutput[29]~691                                 ; 1                 ; 6       ;
;      - wOutput[29]~694                                 ; 1                 ; 6       ;
;      - wOutput[29]~697                                 ; 1                 ; 6       ;
;      - wOutput[29]~698                                 ; 1                 ; 6       ;
;      - wOutput[29]~699                                 ; 1                 ; 6       ;
;      - wOutput[29]~701                                 ; 1                 ; 6       ;
;      - wOutput[29]~704                                 ; 1                 ; 6       ;
;      - wOutput[29]~705                                 ; 1                 ; 6       ;
;      - wOutput[30]~714                                 ; 1                 ; 6       ;
;      - wOutput[30]~720                                 ; 1                 ; 6       ;
;      - wOutput[30]~722                                 ; 1                 ; 6       ;
;      - wOutput[30]~723                                 ; 1                 ; 6       ;
;      - wOutput[30]~724                                 ; 1                 ; 6       ;
;      - wOutput[30]~725                                 ; 1                 ; 6       ;
;      - wOutput[30]~727                                 ; 1                 ; 6       ;
;      - wOutput[31]~737                                 ; 1                 ; 6       ;
;      - wOutput[31]~740                                 ; 1                 ; 6       ;
;      - wOutput[31]~743                                 ; 1                 ; 6       ;
;      - wOutput[31]~744                                 ; 1                 ; 6       ;
;      - wOutput[31]~745                                 ; 1                 ; 6       ;
;      - wOutput[31]~747                                 ; 1                 ; 6       ;
;      - wOutput[31]~750                                 ; 1                 ; 6       ;
;      - wOutput[31]~751                                 ; 1                 ; 6       ;
; iSW[13]                                                ;                   ;         ;
;      - wOutput[1]~2                                    ; 0                 ; 6       ;
;      - wOutput[0]~28                                   ; 0                 ; 6       ;
;      - wOutput[1]~53                                   ; 0                 ; 6       ;
;      - wOutput[2]~78                                   ; 0                 ; 6       ;
;      - wOutput[4]~89                                   ; 0                 ; 6       ;
;      - wOutput[4]~90                                   ; 0                 ; 6       ;
;      - wOutput[25]~155                                 ; 0                 ; 6       ;
;      - wOutput[6]~178                                  ; 0                 ; 6       ;
;      - wOutput[7]~201                                  ; 0                 ; 6       ;
;      - wOutput[8]~224                                  ; 0                 ; 6       ;
;      - wOutput[9]~247                                  ; 0                 ; 6       ;
;      - wOutput[10]~270                                 ; 0                 ; 6       ;
;      - wOutput[11]~293                                 ; 0                 ; 6       ;
;      - wOutput[12]~316                                 ; 0                 ; 6       ;
;      - wOutput[13]~339                                 ; 0                 ; 6       ;
;      - wOutput[14]~362                                 ; 0                 ; 6       ;
;      - wOutput[15]~385                                 ; 0                 ; 6       ;
;      - wOutput[16]~408                                 ; 0                 ; 6       ;
;      - wOutput[17]~431                                 ; 0                 ; 6       ;
;      - wOutput[18]~454                                 ; 0                 ; 6       ;
;      - wOutput[19]~477                                 ; 0                 ; 6       ;
;      - wOutput[20]~500                                 ; 0                 ; 6       ;
;      - wOutput[21]~523                                 ; 0                 ; 6       ;
;      - wOutput[22]~546                                 ; 0                 ; 6       ;
;      - wOutput[23]~569                                 ; 0                 ; 6       ;
;      - wOutput[24]~592                                 ; 0                 ; 6       ;
;      - wOutput[25]~615                                 ; 0                 ; 6       ;
;      - wOutput[26]~638                                 ; 0                 ; 6       ;
;      - wOutput[27]~661                                 ; 0                 ; 6       ;
;      - wOutput[28]~684                                 ; 0                 ; 6       ;
;      - wOutput[29]~707                                 ; 0                 ; 6       ;
;      - wOutput[30]~730                                 ; 0                 ; 6       ;
;      - wOutput[31]~753                                 ; 0                 ; 6       ;
; iSW[14]                                                ;                   ;         ;
;      - wOutput[1]~2                                    ; 1                 ; 6       ;
;      - wOutput[1]~3                                    ; 1                 ; 6       ;
;      - wOutput[0]~13                                   ; 1                 ; 6       ;
;      - wOutput[0]~16                                   ; 1                 ; 6       ;
;      - wOutput[0]~18                                   ; 1                 ; 6       ;
;      - wOutput[0]~19                                   ; 1                 ; 6       ;
;      - wOutput[0]~20                                   ; 1                 ; 6       ;
;      - wOutput[0]~22                                   ; 1                 ; 6       ;
;      - wOutput[0]~25                                   ; 1                 ; 6       ;
;      - wOutput[0]~26                                   ; 1                 ; 6       ;
;      - wOutput[1]~38                                   ; 1                 ; 6       ;
;      - wOutput[1]~43                                   ; 1                 ; 6       ;
;      - wOutput[1]~45                                   ; 1                 ; 6       ;
;      - wOutput[1]~46                                   ; 1                 ; 6       ;
;      - wOutput[1]~47                                   ; 1                 ; 6       ;
;      - wOutput[1]~48                                   ; 1                 ; 6       ;
;      - wOutput[1]~50                                   ; 1                 ; 6       ;
;      - wOutput[2]~63                                   ; 1                 ; 6       ;
;      - wOutput[2]~66                                   ; 1                 ; 6       ;
;      - wOutput[2]~68                                   ; 1                 ; 6       ;
;      - wOutput[2]~69                                   ; 1                 ; 6       ;
;      - wOutput[2]~70                                   ; 1                 ; 6       ;
;      - wOutput[2]~72                                   ; 1                 ; 6       ;
;      - wOutput[2]~75                                   ; 1                 ; 6       ;
;      - wOutput[2]~76                                   ; 1                 ; 6       ;
;      - wOutput[3]~79                                   ; 1                 ; 6       ;
;      - wOutput[3]~81                                   ; 1                 ; 6       ;
;      - wOutput[3]~82                                   ; 1                 ; 6       ;
;      - wOutput[3]~83                                   ; 1                 ; 6       ;
;      - wOutput[3]~84                                   ; 1                 ; 6       ;
;      - wOutput[3]~86                                   ; 1                 ; 6       ;
;      - wOutput[4]~90                                   ; 1                 ; 6       ;
;      - wOutput[4]~92                                   ; 1                 ; 6       ;
;      - wOutput[3]~101                                  ; 1                 ; 6       ;
;      - wOutput[4]~107                                  ; 1                 ; 6       ;
;      - wOutput[4]~108                                  ; 1                 ; 6       ;
;      - wOutput[4]~109                                  ; 1                 ; 6       ;
;      - wOutput[4]~111                                  ; 1                 ; 6       ;
;      - wOutput[4]~114                                  ; 1                 ; 6       ;
;      - wOutput[4]~115                                  ; 1                 ; 6       ;
;      - wOutput[4]~125                                  ; 1                 ; 6       ;
;      - wOutput[4]~128                                  ; 1                 ; 6       ;
;      - wOutput[5]~131                                  ; 1                 ; 6       ;
;      - wOutput[5]~133                                  ; 1                 ; 6       ;
;      - wOutput[5]~134                                  ; 1                 ; 6       ;
;      - wOutput[5]~135                                  ; 1                 ; 6       ;
;      - wOutput[5]~136                                  ; 1                 ; 6       ;
;      - wOutput[5]~138                                  ; 1                 ; 6       ;
;      - wOutput[5]~149                                  ; 1                 ; 6       ;
;      - wOutput[6]~162                                  ; 1                 ; 6       ;
;      - wOutput[6]~165                                  ; 1                 ; 6       ;
;      - wOutput[6]~168                                  ; 1                 ; 6       ;
;      - wOutput[6]~169                                  ; 1                 ; 6       ;
;      - wOutput[6]~170                                  ; 1                 ; 6       ;
;      - wOutput[6]~172                                  ; 1                 ; 6       ;
;      - wOutput[6]~175                                  ; 1                 ; 6       ;
;      - wOutput[6]~176                                  ; 1                 ; 6       ;
;      - wOutput[7]~185                                  ; 1                 ; 6       ;
;      - wOutput[7]~191                                  ; 1                 ; 6       ;
;      - wOutput[7]~193                                  ; 1                 ; 6       ;
;      - wOutput[7]~194                                  ; 1                 ; 6       ;
;      - wOutput[7]~195                                  ; 1                 ; 6       ;
;      - wOutput[7]~196                                  ; 1                 ; 6       ;
;      - wOutput[7]~198                                  ; 1                 ; 6       ;
;      - wOutput[8]~208                                  ; 1                 ; 6       ;
;      - wOutput[8]~211                                  ; 1                 ; 6       ;
;      - wOutput[8]~214                                  ; 1                 ; 6       ;
;      - wOutput[8]~215                                  ; 1                 ; 6       ;
;      - wOutput[8]~216                                  ; 1                 ; 6       ;
;      - wOutput[8]~218                                  ; 1                 ; 6       ;
;      - wOutput[8]~221                                  ; 1                 ; 6       ;
;      - wOutput[8]~222                                  ; 1                 ; 6       ;
;      - wOutput[9]~231                                  ; 1                 ; 6       ;
;      - wOutput[9]~237                                  ; 1                 ; 6       ;
;      - wOutput[9]~239                                  ; 1                 ; 6       ;
;      - wOutput[9]~240                                  ; 1                 ; 6       ;
;      - wOutput[9]~241                                  ; 1                 ; 6       ;
;      - wOutput[9]~242                                  ; 1                 ; 6       ;
;      - wOutput[9]~244                                  ; 1                 ; 6       ;
;      - wOutput[10]~254                                 ; 1                 ; 6       ;
;      - wOutput[10]~257                                 ; 1                 ; 6       ;
;      - wOutput[10]~260                                 ; 1                 ; 6       ;
;      - wOutput[10]~261                                 ; 1                 ; 6       ;
;      - wOutput[10]~262                                 ; 1                 ; 6       ;
;      - wOutput[10]~264                                 ; 1                 ; 6       ;
;      - wOutput[10]~267                                 ; 1                 ; 6       ;
;      - wOutput[10]~268                                 ; 1                 ; 6       ;
;      - wOutput[11]~277                                 ; 1                 ; 6       ;
;      - wOutput[11]~283                                 ; 1                 ; 6       ;
;      - wOutput[11]~285                                 ; 1                 ; 6       ;
;      - wOutput[11]~286                                 ; 1                 ; 6       ;
;      - wOutput[11]~287                                 ; 1                 ; 6       ;
;      - wOutput[11]~288                                 ; 1                 ; 6       ;
;      - wOutput[11]~290                                 ; 1                 ; 6       ;
;      - wOutput[12]~300                                 ; 1                 ; 6       ;
;      - wOutput[12]~303                                 ; 1                 ; 6       ;
;      - wOutput[12]~306                                 ; 1                 ; 6       ;
;      - wOutput[12]~307                                 ; 1                 ; 6       ;
;      - wOutput[12]~308                                 ; 1                 ; 6       ;
;      - wOutput[12]~310                                 ; 1                 ; 6       ;
;      - wOutput[12]~313                                 ; 1                 ; 6       ;
;      - wOutput[12]~314                                 ; 1                 ; 6       ;
;      - wOutput[13]~323                                 ; 1                 ; 6       ;
;      - wOutput[13]~329                                 ; 1                 ; 6       ;
;      - wOutput[13]~331                                 ; 1                 ; 6       ;
;      - wOutput[13]~332                                 ; 1                 ; 6       ;
;      - wOutput[13]~333                                 ; 1                 ; 6       ;
;      - wOutput[13]~334                                 ; 1                 ; 6       ;
;      - wOutput[13]~336                                 ; 1                 ; 6       ;
;      - wOutput[14]~346                                 ; 1                 ; 6       ;
;      - wOutput[14]~349                                 ; 1                 ; 6       ;
;      - wOutput[14]~352                                 ; 1                 ; 6       ;
;      - wOutput[14]~353                                 ; 1                 ; 6       ;
;      - wOutput[14]~354                                 ; 1                 ; 6       ;
;      - wOutput[14]~356                                 ; 1                 ; 6       ;
;      - wOutput[14]~359                                 ; 1                 ; 6       ;
;      - wOutput[14]~360                                 ; 1                 ; 6       ;
;      - wOutput[15]~369                                 ; 1                 ; 6       ;
;      - wOutput[15]~375                                 ; 1                 ; 6       ;
;      - wOutput[15]~377                                 ; 1                 ; 6       ;
;      - wOutput[15]~378                                 ; 1                 ; 6       ;
;      - wOutput[15]~379                                 ; 1                 ; 6       ;
;      - wOutput[15]~380                                 ; 1                 ; 6       ;
;      - wOutput[15]~382                                 ; 1                 ; 6       ;
;      - wOutput[16]~392                                 ; 1                 ; 6       ;
;      - wOutput[16]~395                                 ; 1                 ; 6       ;
;      - wOutput[16]~398                                 ; 1                 ; 6       ;
;      - wOutput[16]~399                                 ; 1                 ; 6       ;
;      - wOutput[16]~400                                 ; 1                 ; 6       ;
;      - wOutput[16]~402                                 ; 1                 ; 6       ;
;      - wOutput[16]~405                                 ; 1                 ; 6       ;
;      - wOutput[16]~406                                 ; 1                 ; 6       ;
;      - wOutput[17]~415                                 ; 1                 ; 6       ;
;      - wOutput[17]~421                                 ; 1                 ; 6       ;
;      - wOutput[17]~423                                 ; 1                 ; 6       ;
;      - wOutput[17]~424                                 ; 1                 ; 6       ;
;      - wOutput[17]~425                                 ; 1                 ; 6       ;
;      - wOutput[17]~426                                 ; 1                 ; 6       ;
;      - wOutput[17]~428                                 ; 1                 ; 6       ;
;      - wOutput[18]~438                                 ; 1                 ; 6       ;
;      - wOutput[18]~441                                 ; 1                 ; 6       ;
;      - wOutput[18]~444                                 ; 1                 ; 6       ;
;      - wOutput[18]~445                                 ; 1                 ; 6       ;
;      - wOutput[18]~446                                 ; 1                 ; 6       ;
;      - wOutput[18]~448                                 ; 1                 ; 6       ;
;      - wOutput[18]~451                                 ; 1                 ; 6       ;
;      - wOutput[18]~452                                 ; 1                 ; 6       ;
;      - wOutput[19]~461                                 ; 1                 ; 6       ;
;      - wOutput[19]~467                                 ; 1                 ; 6       ;
;      - wOutput[19]~469                                 ; 1                 ; 6       ;
;      - wOutput[19]~470                                 ; 1                 ; 6       ;
;      - wOutput[19]~471                                 ; 1                 ; 6       ;
;      - wOutput[19]~472                                 ; 1                 ; 6       ;
;      - wOutput[19]~474                                 ; 1                 ; 6       ;
;      - wOutput[20]~484                                 ; 1                 ; 6       ;
;      - wOutput[20]~487                                 ; 1                 ; 6       ;
;      - wOutput[20]~490                                 ; 1                 ; 6       ;
;      - wOutput[20]~491                                 ; 1                 ; 6       ;
;      - wOutput[20]~492                                 ; 1                 ; 6       ;
;      - wOutput[20]~494                                 ; 1                 ; 6       ;
;      - wOutput[20]~497                                 ; 1                 ; 6       ;
;      - wOutput[20]~498                                 ; 1                 ; 6       ;
;      - wOutput[21]~507                                 ; 1                 ; 6       ;
;      - wOutput[21]~513                                 ; 1                 ; 6       ;
;      - wOutput[21]~515                                 ; 1                 ; 6       ;
;      - wOutput[21]~516                                 ; 1                 ; 6       ;
;      - wOutput[21]~517                                 ; 1                 ; 6       ;
;      - wOutput[21]~518                                 ; 1                 ; 6       ;
;      - wOutput[21]~520                                 ; 1                 ; 6       ;
;      - wOutput[22]~530                                 ; 1                 ; 6       ;
;      - wOutput[22]~533                                 ; 1                 ; 6       ;
;      - wOutput[22]~536                                 ; 1                 ; 6       ;
;      - wOutput[22]~537                                 ; 1                 ; 6       ;
;      - wOutput[22]~538                                 ; 1                 ; 6       ;
;      - wOutput[22]~540                                 ; 1                 ; 6       ;
;      - wOutput[22]~543                                 ; 1                 ; 6       ;
;      - wOutput[22]~544                                 ; 1                 ; 6       ;
;      - wOutput[23]~553                                 ; 1                 ; 6       ;
;      - wOutput[23]~559                                 ; 1                 ; 6       ;
;      - wOutput[23]~561                                 ; 1                 ; 6       ;
;      - wOutput[23]~562                                 ; 1                 ; 6       ;
;      - wOutput[23]~563                                 ; 1                 ; 6       ;
;      - wOutput[23]~564                                 ; 1                 ; 6       ;
;      - wOutput[23]~566                                 ; 1                 ; 6       ;
;      - wOutput[24]~576                                 ; 1                 ; 6       ;
;      - wOutput[24]~579                                 ; 1                 ; 6       ;
;      - wOutput[24]~582                                 ; 1                 ; 6       ;
;      - wOutput[24]~583                                 ; 1                 ; 6       ;
;      - wOutput[24]~584                                 ; 1                 ; 6       ;
;      - wOutput[24]~586                                 ; 1                 ; 6       ;
;      - wOutput[24]~589                                 ; 1                 ; 6       ;
;      - wOutput[24]~590                                 ; 1                 ; 6       ;
;      - wOutput[25]~599                                 ; 1                 ; 6       ;
;      - wOutput[25]~605                                 ; 1                 ; 6       ;
;      - wOutput[25]~607                                 ; 1                 ; 6       ;
;      - wOutput[25]~608                                 ; 1                 ; 6       ;
;      - wOutput[25]~609                                 ; 1                 ; 6       ;
;      - wOutput[25]~610                                 ; 1                 ; 6       ;
;      - wOutput[25]~612                                 ; 1                 ; 6       ;
;      - wOutput[26]~622                                 ; 1                 ; 6       ;
;      - wOutput[26]~625                                 ; 1                 ; 6       ;
;      - wOutput[26]~628                                 ; 1                 ; 6       ;
;      - wOutput[26]~629                                 ; 1                 ; 6       ;
;      - wOutput[26]~630                                 ; 1                 ; 6       ;
;      - wOutput[26]~632                                 ; 1                 ; 6       ;
;      - wOutput[26]~635                                 ; 1                 ; 6       ;
;      - wOutput[26]~636                                 ; 1                 ; 6       ;
;      - wOutput[27]~645                                 ; 1                 ; 6       ;
;      - wOutput[27]~651                                 ; 1                 ; 6       ;
;      - wOutput[27]~653                                 ; 1                 ; 6       ;
;      - wOutput[27]~654                                 ; 1                 ; 6       ;
;      - wOutput[27]~655                                 ; 1                 ; 6       ;
;      - wOutput[27]~656                                 ; 1                 ; 6       ;
;      - wOutput[27]~658                                 ; 1                 ; 6       ;
;      - wOutput[28]~668                                 ; 1                 ; 6       ;
;      - wOutput[28]~671                                 ; 1                 ; 6       ;
;      - wOutput[28]~674                                 ; 1                 ; 6       ;
;      - wOutput[28]~675                                 ; 1                 ; 6       ;
;      - wOutput[28]~676                                 ; 1                 ; 6       ;
;      - wOutput[28]~678                                 ; 1                 ; 6       ;
;      - wOutput[28]~681                                 ; 1                 ; 6       ;
;      - wOutput[28]~682                                 ; 1                 ; 6       ;
;      - wOutput[29]~691                                 ; 1                 ; 6       ;
;      - wOutput[29]~697                                 ; 1                 ; 6       ;
;      - wOutput[29]~699                                 ; 1                 ; 6       ;
;      - wOutput[29]~700                                 ; 1                 ; 6       ;
;      - wOutput[29]~701                                 ; 1                 ; 6       ;
;      - wOutput[29]~702                                 ; 1                 ; 6       ;
;      - wOutput[29]~704                                 ; 1                 ; 6       ;
;      - wOutput[30]~714                                 ; 1                 ; 6       ;
;      - wOutput[30]~717                                 ; 1                 ; 6       ;
;      - wOutput[30]~720                                 ; 1                 ; 6       ;
;      - wOutput[30]~721                                 ; 1                 ; 6       ;
;      - wOutput[30]~722                                 ; 1                 ; 6       ;
;      - wOutput[30]~724                                 ; 1                 ; 6       ;
;      - wOutput[30]~727                                 ; 1                 ; 6       ;
;      - wOutput[30]~728                                 ; 1                 ; 6       ;
;      - wOutput[31]~737                                 ; 1                 ; 6       ;
;      - wOutput[31]~743                                 ; 1                 ; 6       ;
;      - wOutput[31]~745                                 ; 1                 ; 6       ;
;      - wOutput[31]~746                                 ; 1                 ; 6       ;
;      - wOutput[31]~747                                 ; 1                 ; 6       ;
;      - wOutput[31]~748                                 ; 1                 ; 6       ;
;      - wOutput[31]~750                                 ; 1                 ; 6       ;
; iCLK_50                                                ;                   ;         ;
; iSW[0]                                                 ;                   ;         ;
;      - Equal0~2                                        ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~140 ; 1                 ; 6       ;
; iSW[8]                                                 ;                   ;         ;
;      - MIPS2:Processor0|Registers:memReg|registers~71  ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~140 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~141 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~142 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~143 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~144 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~145 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~146 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~147 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~148 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~149 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~150 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~151 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~152 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~153 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~154 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~155 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~156 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~157 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~158 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~159 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~160 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~161 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~162 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~163 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~164 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~165 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~166 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~167 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~168 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~169 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~170 ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~171 ; 0                 ; 6       ;
; iSW[1]                                                 ;                   ;         ;
;      - Equal0~2                                        ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~141 ; 1                 ; 6       ;
; iSW[2]                                                 ;                   ;         ;
;      - Equal0~3                                        ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~142 ; 0                 ; 6       ;
; iSW[3]                                                 ;                   ;         ;
;      - Equal0~3                                        ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~143 ; 1                 ; 6       ;
; iSW[4]                                                 ;                   ;         ;
;      - Equal0~4                                        ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~144 ; 0                 ; 6       ;
; iSW[5]                                                 ;                   ;         ;
;      - Equal0~4                                        ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~145 ; 1                 ; 6       ;
; iSW[6]                                                 ;                   ;         ;
;      - Equal0~5                                        ; 0                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~146 ; 0                 ; 6       ;
; iSW[7]                                                 ;                   ;         ;
;      - Equal0~5                                        ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~147 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~148 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~149 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~150 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~151 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~152 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~153 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~154 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~155 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~156 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~157 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~158 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~159 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~160 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~161 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~162 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~163 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~164 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~165 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~166 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~167 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~168 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~169 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~170 ; 1                 ; 6       ;
;      - MIPS2:Processor0|Registers:memReg|registers~171 ; 1                 ; 6       ;
; iCLK_28                                                ;                   ;         ;
; iKEY[0]                                                ;                   ;         ;
;      - Reset~0                                         ; 0                 ; 6       ;
; iKEY[2]                                                ;                   ;         ;
;      - CLKSelectAuto                                   ; 1                 ; 0       ;
; iKEY[1]                                                ;                   ;         ;
;      - CLKSelectFast                                   ; 1                 ; 0       ;
; iKEY[3]                                                ;                   ;         ;
;      - CLKManual                                       ; 1                 ; 0       ;
; iSW[10]                                                ;                   ;         ;
;      - mono:Mono1|saida~0                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~27                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~28                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~31                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~34                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~37                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~40                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~43                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~46                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~49                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~52                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~57                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~58                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~61                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~66                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~69                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~70                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~73                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~76                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~81                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~84                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~85                              ; 1                 ; 6       ;
;      - mono:Mono1|Add0~110                             ; 1                 ; 6       ;
;      - mono:Mono1|Add0~111                             ; 1                 ; 6       ;
;      - mono:Mono1|Add0~112                             ; 1                 ; 6       ;
;      - mono:Mono1|Add0~113                             ; 1                 ; 6       ;
;      - mono:Mono1|Add0~114                             ; 1                 ; 6       ;
;      - mono:Mono1|Add0~115                             ; 1                 ; 6       ;
;      - mono:Mono1|Add0~116                             ; 1                 ; 6       ;
;      - mono:Mono1|Add0~117                             ; 1                 ; 6       ;
;      - mono:Mono1|Add0~118                             ; 1                 ; 6       ;
;      - mono:Mono1|Add0~119                             ; 1                 ; 6       ;
;      - mono:Mono1|Add0~120                             ; 1                 ; 6       ;
;      - mono:Mono1|Add0~121                             ; 1                 ; 6       ;
; iAUD_ADCDAT                                            ;                   ;         ;
;      - audio_converter:u5|AUD_inL[15]~1                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inR[15]~1                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inL[14]~2                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inR[14]~2                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inL[13]~3                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inR[13]~3                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inL[12]~4                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inR[12]~4                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inL[11]~5                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inR[11]~5                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inL[10]~6                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inR[10]~6                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inL[9]~7                 ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inR[9]~7                 ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inL[8]~8                 ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inR[8]~8                 ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inL[7]~9                 ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inR[7]~9                 ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inL[6]~10                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inR[6]~10                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inL[5]~11                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inR[5]~11                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inL[4]~12                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inR[4]~12                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inL[3]~13                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inR[3]~13                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inL[2]~14                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inR[2]~14                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inR[1]~15                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inL[1]~15                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inL[0]~16                ; 0                 ; 6       ;
;      - audio_converter:u5|AUD_inR[0]~16                ; 0                 ; 6       ;
+--------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                  ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                                                                                                   ; LCFF_X63_Y23_N13   ; 12      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; CLK                                                                                                                                                                                                                   ; LCFF_X63_Y23_N13   ; 1656    ; Clock                     ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; Ctrl2[0]                                                                                                                                                                                                              ; LCFF_X40_Y31_N3    ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Ctrl2[0]~0                                                                                                                                                                                                            ; LCCOMB_X41_Y29_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Ctrl2[1]                                                                                                                                                                                                              ; LCFF_X44_Y31_N23   ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Equal0~13                                                                                                                                                                                                             ; LCCOMB_X44_Y18_N14 ; 26      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]~1                                                                                                                                                                           ; LCCOMB_X50_Y4_N0   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u3|LUT_INDEX[5]~8                                                                                                                                                                                       ; LCCOMB_X52_Y4_N28  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u3|LessThan0~4                                                                                                                                                                                          ; LCCOMB_X48_Y5_N16  ; 17      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u3|LessThan1~4                                                                                                                                                                                          ; LCCOMB_X52_Y4_N4   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                                                                                                                        ; LCFF_X50_Y4_N31    ; 56      ; Clock                     ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; I2C_AV_Config:u3|mI2C_DATA[22]~0                                                                                                                                                                                      ; LCCOMB_X52_Y4_N2   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u3|mI2C_GO                                                                                                                                                                                              ; LCFF_X52_Y4_N17    ; 7       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|ContentDisplay[7]~36                                                                                                                                                                           ; LCCOMB_X30_Y34_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|LCDController:LCDCont0|mStart                                                                                                                                                                  ; LCFF_X24_Y35_N13   ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[0][2]~196                                                                                                                                                                    ; LCCOMB_X35_Y33_N24 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[10][1]~62                                                                                                                                                                    ; LCCOMB_X35_Y35_N26 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[11][4]~190                                                                                                                                                                   ; LCCOMB_X33_Y34_N16 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[12][7]~64                                                                                                                                                                    ; LCCOMB_X35_Y34_N0  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[13][3]~39                                                                                                                                                                    ; LCCOMB_X36_Y35_N30 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[14][6]~194                                                                                                                                                                   ; LCCOMB_X36_Y35_N24 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[15][4]~42                                                                                                                                                                    ; LCCOMB_X38_Y32_N18 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[16][6]~59                                                                                                                                                                    ; LCCOMB_X35_Y34_N16 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[17][2]~34                                                                                                                                                                    ; LCCOMB_X38_Y32_N2  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[18][1]~55                                                                                                                                                                    ; LCCOMB_X36_Y34_N4  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[19][0]~184                                                                                                                                                                   ; LCCOMB_X33_Y34_N18 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[1][1]~46                                                                                                                                                                     ; LCCOMB_X38_Y32_N6  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[20][1]~57                                                                                                                                                                    ; LCCOMB_X35_Y33_N0  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[21][1]~51                                                                                                                                                                    ; LCCOMB_X36_Y35_N6  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[22][4]~193                                                                                                                                                                   ; LCCOMB_X35_Y33_N30 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[23][0]~191                                                                                                                                                                   ; LCCOMB_X33_Y34_N2  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[24][3]~198                                                                                                                                                                   ; LCCOMB_X35_Y33_N26 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[25][7]~185                                                                                                                                                                   ; LCCOMB_X33_Y34_N24 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[26][0]~197                                                                                                                                                                   ; LCCOMB_X32_Y35_N8  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[27][1]~186                                                                                                                                                                   ; LCCOMB_X33_Y34_N6  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[28][2]~76                                                                                                                                                                    ; LCCOMB_X35_Y34_N20 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[29][1]~192                                                                                                                                                                   ; LCCOMB_X36_Y35_N2  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[2][7]~195                                                                                                                                                                    ; LCCOMB_X36_Y35_N10 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[30][2]~79                                                                                                                                                                    ; LCCOMB_X36_Y34_N0  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[31][1]~53                                                                                                                                                                    ; LCCOMB_X36_Y31_N12 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[3][2]~188                                                                                                                                                                    ; LCCOMB_X33_Y34_N0  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[4][6]~70                                                                                                                                                                     ; LCCOMB_X35_Y33_N16 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[5][6]~187                                                                                                                                                                    ; LCCOMB_X36_Y35_N20 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[6][3]~73                                                                                                                                                                     ; LCCOMB_X35_Y33_N12 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[7][1]~37                                                                                                                                                                     ; LCCOMB_X39_Y31_N24 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[8][0]~66                                                                                                                                                                     ; LCCOMB_X36_Y34_N8  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|MemContentDisplay[9][0]~189                                                                                                                                                                    ; LCCOMB_X33_Y34_N10 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|Position[31]~44                                                                                                                                                                                ; LCCOMB_X27_Y34_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|State.000                                                                                                                                                                                      ; LCFF_X29_Y34_N7    ; 44      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|mDLY[2]~26                                                                                                                                                                                     ; LCCOMB_X26_Y32_N24 ; 18      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|mDLY[2]~27                                                                                                                                                                                     ; LCCOMB_X26_Y35_N12 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|mINIT_CONT_POS[5]~8                                                                                                                                                                            ; LCCOMB_X26_Y35_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LCDStateMachine:LCDSM0|mLCD_DATA[4]~0                                                                                                                                                                                 ; LCCOMB_X26_Y35_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|ALU:ALUunit|HI[26]~1                                                                                                                                                                                 ; LCCOMB_X56_Y29_N22 ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|CodeMemory:memInstr|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_4jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                               ; LCCOMB_X38_Y14_N26 ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|CodeMemory:memInstr|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_4jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                         ; LCCOMB_X39_Y14_N12 ; 16      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|CodeMemory:memInstr|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_4jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                            ; LCCOMB_X38_Y13_N10 ; 4       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|CodeMemory:memInstr|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_4jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                            ; LCCOMB_X39_Y14_N10 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|CodeMemory:memInstr|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_4jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                            ; LCCOMB_X39_Y14_N16 ; 11      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|CodeMemory:memInstr|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_4jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[26]~1                                                 ; LCCOMB_X38_Y14_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|CodeMemory:memInstr|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_4jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~4        ; LCCOMB_X39_Y14_N26 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|CodeMemory:memInstr|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_4jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~18  ; LCCOMB_X39_Y14_N0  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|CodeMemory:memInstr|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_4jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~19  ; LCCOMB_X39_Y14_N18 ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|CodeMemory:memInstr|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_2ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                              ; LCCOMB_X41_Y7_N20  ; 6       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|CodeMemory:memInstr|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_2ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                        ; LCCOMB_X40_Y8_N24  ; 32      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|CodeMemory:memInstr|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_2ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                           ; LCCOMB_X39_Y7_N0   ; 4       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|CodeMemory:memInstr|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_2ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; LCCOMB_X40_Y7_N30  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|CodeMemory:memInstr|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_2ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                           ; LCCOMB_X40_Y7_N26  ; 12      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|CodeMemory:memInstr|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_2ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[27]~1                                                ; LCCOMB_X41_Y7_N22  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|CodeMemory:memInstr|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_2ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~4       ; LCCOMB_X40_Y8_N8   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|CodeMemory:memInstr|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_2ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~14 ; LCCOMB_X40_Y8_N30  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|CodeMemory:memInstr|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_2ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~19 ; LCCOMB_X39_Y8_N8   ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Control:Controlunit|Decoder0~1                                                                                                                                                                       ; LCCOMB_X35_Y19_N24 ; 32      ; Latch enable              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                                ; LCCOMB_X39_Y15_N26 ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                          ; LCCOMB_X38_Y15_N18 ; 16      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                             ; LCCOMB_X38_Y13_N2  ; 4       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                             ; LCCOMB_X38_Y15_N10 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                             ; LCCOMB_X38_Y15_N4  ; 11      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[17]~1                                                  ; LCCOMB_X38_Y15_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~9         ; LCCOMB_X39_Y9_N6   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~18   ; LCCOMB_X39_Y9_N14  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~19   ; LCCOMB_X39_Y9_N20  ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                               ; LCCOMB_X35_Y16_N22 ; 6       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                         ; LCCOMB_X38_Y16_N24 ; 32      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                            ; LCCOMB_X38_Y13_N4  ; 4       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                            ; LCCOMB_X38_Y16_N8  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                            ; LCCOMB_X38_Y16_N6  ; 12      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14]~1                                                 ; LCCOMB_X35_Y16_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~3        ; LCCOMB_X38_Y12_N0  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~14  ; LCCOMB_X38_Y12_N26 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~19  ; LCCOMB_X38_Y11_N22 ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|wMemWriteMB0                                                                                                                                                                      ; LCCOMB_X39_Y27_N16 ; 32      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|wMemWriteMB0~0                                                                                                                                                                    ; LCCOMB_X38_Y23_N2  ; 35      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|DataMemory:memData|wMemWriteMB1                                                                                                                                                                      ; LCCOMB_X39_Y27_N6  ; 16      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|HazardUnit:hUnit|oForwardPC4~2                                                                                                                                                                       ; LCCOMB_X45_Y26_N26 ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|PC[0]~8                                                                                                                                                                                              ; LCCOMB_X45_Y26_N6  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|PC[29]~13                                                                                                                                                                                            ; LCCOMB_X45_Y26_N16 ; 30      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|RegIDEX[12]~23                                                                                                                                                                                       ; LCCOMB_X52_Y20_N12 ; 35      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|RegIFID[37]~149                                                                                                                                                                                      ; LCCOMB_X41_Y27_N16 ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|RegMEMWB[45]~36                                                                                                                                                                                      ; LCCOMB_X47_Y27_N8  ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[10][22]~65                                                                                                                                                                ; LCCOMB_X34_Y23_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[11][22]~86                                                                                                                                                                ; LCCOMB_X27_Y20_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[12][22]~70                                                                                                                                                                ; LCCOMB_X34_Y23_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[13][22]~85                                                                                                                                                                ; LCCOMB_X27_Y24_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[14][22]~77                                                                                                                                                                ; LCCOMB_X34_Y23_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[15][22]~88                                                                                                                                                                ; LCCOMB_X27_Y20_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[16][4]~75                                                                                                                                                                 ; LCCOMB_X34_Y19_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[17][3]~83                                                                                                                                                                 ; LCCOMB_X27_Y20_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[18][2]~66                                                                                                                                                                 ; LCCOMB_X34_Y19_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[19][15]~81                                                                                                                                                                ; LCCOMB_X34_Y19_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[1][9]~91                                                                                                                                                                  ; LCCOMB_X27_Y20_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[20][1]~69                                                                                                                                                                 ; LCCOMB_X38_Y19_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[21][3]~82                                                                                                                                                                 ; LCCOMB_X27_Y20_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[22][10]~78                                                                                                                                                                ; LCCOMB_X33_Y24_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[23][30]~84                                                                                                                                                                ; LCCOMB_X27_Y20_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[24][30]~74                                                                                                                                                                ; LCCOMB_X34_Y23_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[25][22]~95                                                                                                                                                                ; LCCOMB_X27_Y24_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[26][7]~68                                                                                                                                                                 ; LCCOMB_X34_Y23_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[27][21]~93                                                                                                                                                                ; LCCOMB_X27_Y20_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[28][31]~73                                                                                                                                                                ; LCCOMB_X34_Y23_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[29][18]~94                                                                                                                                                                ; LCCOMB_X27_Y24_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[2][19]~67                                                                                                                                                                 ; LCCOMB_X34_Y19_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[30][2]~80                                                                                                                                                                 ; LCCOMB_X34_Y23_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[31][21]~96                                                                                                                                                                ; LCCOMB_X27_Y20_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[3][3]~90                                                                                                                                                                  ; LCCOMB_X34_Y19_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[4][9]~72                                                                                                                                                                  ; LCCOMB_X38_Y19_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[5][7]~89                                                                                                                                                                  ; LCCOMB_X27_Y20_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[6][30]~79                                                                                                                                                                 ; LCCOMB_X33_Y24_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[7][22]~92                                                                                                                                                                 ; LCCOMB_X27_Y20_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[8][22]~76                                                                                                                                                                 ; LCCOMB_X34_Y23_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MIPS2:Processor0|Registers:memReg|registers[9][22]~87                                                                                                                                                                 ; LCCOMB_X27_Y24_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Reset                                                                                                                                                                                                                 ; LCFF_X53_Y23_N5    ; 123     ; Async. clear              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; Reset                                                                                                                                                                                                                 ; LCFF_X53_Y23_N5    ; 693     ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:r0|Equal0~6                                                                                                                                                                                               ; LCCOMB_X66_Y33_N26 ; 21      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:r0|oRESET                                                                                                                                                                                                 ; LCFF_X66_Y34_N1    ; 19      ; Async. clear              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; VGA_Audio_PLL:p1|altpll:altpll_component|_clk1                                                                                                                                                                        ; PLL_3              ; 15      ; Clock                     ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2016w[3]                                                       ; LCCOMB_X63_Y32_N18 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2033w[3]                                                       ; LCCOMB_X63_Y32_N10 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2043w[3]                                                       ; LCCOMB_X63_Y32_N22 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2053w[3]                                                       ; LCCOMB_X63_Y27_N24 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2063w[3]                                                       ; LCCOMB_X63_Y27_N28 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2073w[3]                                                       ; LCCOMB_X63_Y27_N12 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2083w[3]                                                       ; LCCOMB_X63_Y27_N30 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2093w[3]                                                       ; LCCOMB_X63_Y27_N20 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2114w[3]                                                       ; LCCOMB_X63_Y32_N14 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2125w[3]                                                       ; LCCOMB_X63_Y32_N12 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2135w[3]                                                       ; LCCOMB_X63_Y32_N26 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2145w[3]                                                       ; LCCOMB_X63_Y27_N8  ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2155w[3]                                                       ; LCCOMB_X63_Y34_N30 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2165w[3]                                                       ; LCCOMB_X63_Y34_N6  ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2175w[3]                                                       ; LCCOMB_X63_Y34_N2  ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2185w[3]                                                       ; LCCOMB_X63_Y34_N18 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2205w[3]                                                       ; LCCOMB_X63_Y32_N28 ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2216w[3]                                                       ; LCCOMB_X63_Y27_N2  ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2226w[3]                                                       ; LCCOMB_X63_Y32_N6  ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a|w_anode2016w[3]                                                      ; LCCOMB_X63_Y30_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a|w_anode2033w[3]~0                                                    ; LCCOMB_X63_Y30_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a|w_anode2043w[3]~0                                                    ; LCCOMB_X63_Y30_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a|w_anode2053w[3]~0                                                    ; LCCOMB_X65_Y23_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a|w_anode2063w[3]~1                                                    ; LCCOMB_X68_Y27_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a|w_anode2073w[3]~0                                                    ; LCCOMB_X63_Y30_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a|w_anode2083w[3]~0                                                    ; LCCOMB_X68_Y27_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a|w_anode2093w[3]~0                                                    ; LCCOMB_X65_Y23_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a|w_anode2114w[3]                                                      ; LCCOMB_X63_Y30_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a|w_anode2125w[3]                                                      ; LCCOMB_X63_Y30_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a|w_anode2135w[3]                                                      ; LCCOMB_X63_Y30_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a|w_anode2145w[3]                                                      ; LCCOMB_X65_Y23_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a|w_anode2155w[3]                                                      ; LCCOMB_X63_Y30_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a|w_anode2165w[3]                                                      ; LCCOMB_X63_Y30_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a|w_anode2175w[3]                                                      ; LCCOMB_X63_Y30_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a|w_anode2185w[3]                                                      ; LCCOMB_X63_Y30_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a|w_anode2205w[3]~0                                                    ; LCCOMB_X63_Y30_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a|w_anode2216w[3]~0                                                    ; LCCOMB_X65_Y23_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_a|w_anode2226w[3]~0                                                    ; LCCOMB_X63_Y30_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b|w_anode2016w[3]                                                      ; LCCOMB_X63_Y32_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b|w_anode2033w[3]~0                                                    ; LCCOMB_X63_Y32_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b|w_anode2043w[3]~0                                                    ; LCCOMB_X63_Y32_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b|w_anode2053w[3]~0                                                    ; LCCOMB_X63_Y27_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b|w_anode2063w[3]~1                                                    ; LCCOMB_X63_Y27_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b|w_anode2073w[3]~0                                                    ; LCCOMB_X63_Y34_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b|w_anode2083w[3]~0                                                    ; LCCOMB_X63_Y34_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b|w_anode2093w[3]~0                                                    ; LCCOMB_X63_Y27_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b|w_anode2114w[3]                                                      ; LCCOMB_X63_Y34_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b|w_anode2125w[3]                                                      ; LCCOMB_X63_Y34_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b|w_anode2135w[3]                                                      ; LCCOMB_X63_Y34_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b|w_anode2145w[3]                                                      ; LCCOMB_X63_Y27_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b|w_anode2155w[3]                                                      ; LCCOMB_X63_Y34_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b|w_anode2165w[3]                                                      ; LCCOMB_X63_Y34_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b|w_anode2175w[3]                                                      ; LCCOMB_X63_Y34_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b|w_anode2185w[3]                                                      ; LCCOMB_X63_Y34_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b|w_anode2205w[3]~0                                                    ; LCCOMB_X63_Y27_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b|w_anode2216w[3]~0                                                    ; LCCOMB_X63_Y21_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode_b|w_anode2226w[3]~0                                                    ; LCCOMB_X63_Y32_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|VgaPll:xx|altpll:altpll_component|_clk0                                                                                                                                  ; PLL_4              ; 189     ; Clock                     ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                          ; JTAG_X1_Y26_N0     ; 463     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                          ; JTAG_X1_Y26_N0     ; 26      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; audio_clock:u4|LRCK_1X                                                                                                                                                                                                ; LCFF_X48_Y47_N5    ; 66      ; Clock                     ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; audio_clock:u4|LessThan1~2                                                                                                                                                                                            ; LCCOMB_X48_Y47_N30 ; 9       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; audio_clock:u4|oAUD_BCK                                                                                                                                                                                               ; LCFF_X47_Y50_N13   ; 36      ; Clock                     ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; iCLK_28                                                                                                                                                                                                               ; PIN_E16            ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; iCLK_50                                                                                                                                                                                                               ; PIN_AD15           ; 689     ; Clock                     ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; iCLK_50                                                                                                                                                                                                               ; PIN_AD15           ; 7       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; iKEY[1]                                                                                                                                                                                                               ; PIN_T28            ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; iKEY[2]                                                                                                                                                                                                               ; PIN_U30            ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; iKEY[3]                                                                                                                                                                                                               ; PIN_U29            ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; keyboard:kbd|clock                                                                                                                                                                                                    ; LCFF_X50_Y3_N19    ; 8       ; Clock                     ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; keyboard:kbd|clock                                                                                                                                                                                                    ; LCFF_X50_Y3_N19    ; 3       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; keyboard:kbd|incnt[3]~1                                                                                                                                                                                               ; LCCOMB_X47_Y32_N14 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; keyboard:kbd|keyboard_clk_filtered                                                                                                                                                                                    ; LCFF_X62_Y27_N19   ; 5       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; keyboard:kbd|keyboard_clk_filtered                                                                                                                                                                                    ; LCFF_X62_Y27_N19   ; 22      ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; keyboard:kbd|ready_set                                                                                                                                                                                                ; LCFF_X47_Y32_N29   ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; keyboard:kbd|scan_code[0]~0                                                                                                                                                                                           ; LCCOMB_X47_Y32_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; keyboard:kbd|scan_ready                                                                                                                                                                                               ; LCFF_X47_Y48_N11   ; 64      ; Clock                     ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; keyboard:kbd|shiftin[0]~0                                                                                                                                                                                             ; LCCOMB_X47_Y32_N12 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mono:Mono1|Add0~28                                                                                                                                                                                                    ; LCCOMB_X7_Y25_N20  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mono:Mono1|clock_ctrl                                                                                                                                                                                                 ; LCCOMB_X1_Y24_N0   ; 32      ; Clock                     ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; mono:Mono1|saida                                                                                                                                                                                                      ; LCFF_X1_Y24_N19    ; 34      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; oneshot:pulser|pulse_out                                                                                                                                                                                              ; LCFF_X47_Y48_N9    ; 1       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                              ; LCFF_X44_Y11_N1    ; 71      ; Async. clear              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                        ; LCFF_X41_Y11_N17   ; 16      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                                                      ; LCCOMB_X40_Y11_N14 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][3]                                                                                                                                                                                        ; LCFF_X41_Y11_N23   ; 42      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                        ; LCFF_X39_Y11_N9    ; 15      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~10                                                                                                                                                                                     ; LCCOMB_X40_Y11_N20 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][3]                                                                                                                                                                                        ; LCFF_X39_Y11_N23   ; 11      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[3][0]                                                                                                                                                                                        ; LCFF_X40_Y13_N13   ; 16      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[3][0]~17                                                                                                                                                                                     ; LCCOMB_X40_Y11_N2  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[3][3]                                                                                                                                                                                        ; LCFF_X40_Y13_N27   ; 42      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[4][0]                                                                                                                                                                                        ; LCFF_X41_Y13_N21   ; 15      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[4][0]~24                                                                                                                                                                                     ; LCCOMB_X40_Y11_N24 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[4][3]                                                                                                                                                                                        ; LCFF_X41_Y13_N23   ; 11      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~6                                                                                                                                                                                        ; LCCOMB_X39_Y13_N0  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[7]~7                                                                                                                                                                                        ; LCCOMB_X38_Y12_N30 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~5                                                                                                                                                                                           ; LCCOMB_X40_Y10_N28 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~3                                                                                                                                                                               ; LCCOMB_X40_Y11_N16 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~10                                                                                                                                                                              ; LCCOMB_X40_Y11_N8  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[3][0]~17                                                                                                                                                                              ; LCCOMB_X40_Y13_N30 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[4][0]~24                                                                                                                                                                              ; LCCOMB_X40_Y13_N16 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~3                                                                                                                                                                 ; LCCOMB_X41_Y12_N24 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                           ; LCCOMB_X41_Y12_N26 ; 6       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~14                                                                                                                                                           ; LCCOMB_X41_Y12_N0  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                   ; LCFF_X40_Y10_N27   ; 15      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                  ; LCFF_X40_Y10_N31   ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                   ; LCFF_X40_Y10_N3    ; 54      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                   ; LCFF_X40_Y12_N31   ; 21      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                            ; LCCOMB_X40_Y10_N14 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                  ; LCFF_X41_Y10_N29   ; 43      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; waudio_outL[0]~0                                                                                                                                                                                                      ; LCCOMB_X41_Y29_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; waudio_outR[0]~0                                                                                                                                                                                                      ; LCCOMB_X41_Y29_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                               ;
+--------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                 ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CLK                                                                                  ; LCFF_X63_Y23_N13   ; 1656    ; Global Clock         ; GCLK5            ; --                        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; LCFF_X50_Y4_N31    ; 56      ; Global Clock         ; GCLK12           ; --                        ;
; MIPS2:Processor0|Control:Controlunit|Decoder0~1                                      ; LCCOMB_X35_Y19_N24 ; 32      ; Global Clock         ; GCLK3            ; --                        ;
; Reset                                                                                ; LCFF_X53_Y23_N5    ; 123     ; Global Clock         ; GCLK0            ; --                        ;
; Reset_Delay:r0|oRESET                                                                ; LCFF_X66_Y34_N1    ; 19      ; Global Clock         ; GCLK7            ; --                        ;
; VGA_Audio_PLL:p1|altpll:altpll_component|_clk1                                       ; PLL_3              ; 15      ; Global Clock         ; GCLK11           ; --                        ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|VgaPll:xx|altpll:altpll_component|_clk0 ; PLL_4              ; 189     ; Global Clock         ; GCLK15           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                         ; JTAG_X1_Y26_N0     ; 463     ; Global Clock         ; GCLK2            ; --                        ;
; audio_clock:u4|LRCK_1X                                                               ; LCFF_X48_Y47_N5    ; 66      ; Global Clock         ; GCLK8            ; --                        ;
; audio_clock:u4|oAUD_BCK                                                              ; LCFF_X47_Y50_N13   ; 36      ; Global Clock         ; GCLK10           ; --                        ;
; iCLK_50                                                                              ; PIN_AD15           ; 689     ; Global Clock         ; GCLK14           ; --                        ;
; keyboard:kbd|clock                                                                   ; LCFF_X50_Y3_N19    ; 8       ; Global Clock         ; GCLK13           ; --                        ;
; keyboard:kbd|keyboard_clk_filtered                                                   ; LCFF_X62_Y27_N19   ; 22      ; Global Clock         ; GCLK4            ; --                        ;
; keyboard:kbd|scan_ready                                                              ; LCFF_X47_Y48_N11   ; 64      ; Global Clock         ; GCLK9            ; --                        ;
; mono:Mono1|clock_ctrl                                                                ; LCCOMB_X1_Y24_N0   ; 32      ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                             ; LCFF_X44_Y11_N1    ; 71      ; Global Clock         ; GCLK6            ; --                        ;
+--------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Reset                                                                                                                                             ; 692     ;
; MIPS2:Processor0|RegEXMEM[41]                                                                                                                     ; 290     ;
; MIPS2:Processor0|RegEXMEM[39]                                                                                                                     ; 281     ;
; MIPS2:Processor0|RegEXMEM[40]                                                                                                                     ; 281     ;
; MIPS2:Processor0|RegEXMEM[38]                                                                                                                     ; 271     ;
; MIPS2:Processor0|RegIFID[20]                                                                                                                      ; 261     ;
; MIPS2:Processor0|RegIFID[19]                                                                                                                      ; 261     ;
; MIPS2:Processor0|RegIFID[25]                                                                                                                      ; 261     ;
; MIPS2:Processor0|RegIFID[24]                                                                                                                      ; 261     ;
; iSW[16]                                                                                                                                           ; 260     ;
; iSW[17]                                                                                                                                           ; 259     ;
; iSW[15]                                                                                                                                           ; 245     ;
; MIPS2:Processor0|RegIFID[18]                                                                                                                      ; 245     ;
; MIPS2:Processor0|RegIFID[17]                                                                                                                      ; 245     ;
; MIPS2:Processor0|RegIFID[23]                                                                                                                      ; 245     ;
; MIPS2:Processor0|RegIFID[22]                                                                                                                      ; 245     ;
; iSW[14]                                                                                                                                           ; 244     ;
; ~GND                                                                                                                                              ; 224     ;
; MIPS2:Processor0|RegEXMEM[42]                                                                                                                     ; 216     ;
; MIPS2:Processor0|RegEXMEM[37]                                                                                                                     ; 176     ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|xCounter[6]                                                                                          ; 155     ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|xCounter[5]                                                                                          ; 155     ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|xCounter[4]                                                                                          ; 155     ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|xCounter[3]                                                                                          ; 155     ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|xCounter[2]                                                                                          ; 155     ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|xCounter[1]                                                                                          ; 155     ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|readAddr[11]~10                                                                                      ; 152     ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|readAddr[10]~8                                                                                       ; 152     ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|readAddr[9]~6                                                                                        ; 152     ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|readAddr[8]~4                                                                                        ; 152     ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|readAddr[7]~2                                                                                        ; 152     ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|readAddr[6]~0                                                                                        ; 152     ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|writeAddr[11]~10                                                                                     ; 152     ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|writeAddr[10]~8                                                                                      ; 152     ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|writeAddr[9]~6                                                                                       ; 152     ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|writeAddr[8]~4                                                                                       ; 152     ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|writeAddr[7]~2                                                                                       ; 152     ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|writeAddr[6]~0                                                                                       ; 152     ;
; MIPS2:Processor0|ALUControl:ALUControlunit|Mux0~4                                                                                                 ; 124     ;
; MIPS2:Processor0|Mux63~4                                                                                                                          ; 118     ;
; MIPS2:Processor0|ALUControl:ALUControlunit|Mux1~5                                                                                                 ; 112     ;
; MIPS2:Processor0|HazardUnit:hUnit|oBlockIFID~4                                                                                                    ; 111     ;
; MIPS2:Processor0|RegIDEX[15]                                                                                                                      ; 89      ;
; MIPS2:Processor0|RegIDEX[16]                                                                                                                      ; 88      ;
; MIPS2:Processor0|RegIDEX[17]                                                                                                                      ; 84      ;
; LCDStateMachine:LCDSM0|always2~3                                                                                                                  ; 83      ;
; MIPS2:Processor0|Mux127~1                                                                                                                         ; 81      ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|out_address_reg_a[0] ; 76      ;
; LCDStateMachine:LCDSM0|Equal0~1                                                                                                                   ; 73      ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|out_address_reg_b[0] ; 69      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                         ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF              ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; MIPS2:Processor0|CodeMemory:memInstr|SysCodeBlock:MB1|altsyncram:altsyncram_component|altsyncram_4jk1:auto_generated|altsyncram_d1g2:altsyncram1|ALTSYNCRAM  ; AUTO ; True Dual Port ; Dual Clocks ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; yes                     ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 16   ; syscall_code.mif ; M4K_X37_Y10, M4K_X37_Y13, M4K_X37_Y12, M4K_X37_Y14, M4K_X17_Y11, M4K_X37_Y8, M4K_X37_Y11, M4K_X37_Y9, M4K_X17_Y14, M4K_X17_Y10, M4K_X17_Y9, M4K_X17_Y7, M4K_X17_Y13, M4K_X17_Y15, M4K_X17_Y12, M4K_X17_Y8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
; MIPS2:Processor0|CodeMemory:memInstr|UserCodeBlock:MB0|altsyncram:altsyncram_component|altsyncram_2ik1:auto_generated|altsyncram_31g2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; yes                     ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 32   ; default_code.mif ; M4K_X55_Y6, M4K_X64_Y6, M4K_X64_Y5, M4K_X55_Y5, M4K_X64_Y4, M4K_X84_Y5, M4K_X84_Y2, M4K_X64_Y2, M4K_X64_Y7, M4K_X64_Y3, M4K_X55_Y1, M4K_X55_Y7, M4K_X84_Y3, M4K_X84_Y4, M4K_X64_Y1, M4K_X84_Y6, M4K_X55_Y2, M4K_X37_Y6, M4K_X55_Y3, M4K_X37_Y2, M4K_X17_Y6, M4K_X55_Y4, M4K_X37_Y4, M4K_X17_Y4, M4K_X37_Y1, M4K_X37_Y5, M4K_X17_Y2, M4K_X17_Y3, M4K_X37_Y3, M4K_X17_Y1, M4K_X17_Y5, M4K_X37_Y7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|altsyncram_c1g2:altsyncram1|ALTSYNCRAM   ; AUTO ; True Dual Port ; Dual Clocks ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; yes                     ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 16   ; syscall_data.mif ; M4K_X37_Y17, M4K_X37_Y23, M4K_X37_Y20, M4K_X37_Y25, M4K_X37_Y24, M4K_X37_Y22, M4K_X37_Y21, M4K_X37_Y18, M4K_X37_Y19, M4K_X55_Y21, M4K_X55_Y22, M4K_X55_Y23, M4K_X55_Y19, M4K_X55_Y18, M4K_X55_Y20, M4K_X55_Y17                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ALTSYNCRAM  ; AUTO ; True Dual Port ; Dual Clocks ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; yes                     ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 32   ; default_data.mif ; M4K_X17_Y16, M4K_X37_Y31, M4K_X37_Y30, M4K_X37_Y34, M4K_X37_Y27, M4K_X37_Y28, M4K_X37_Y35, M4K_X17_Y35, M4K_X17_Y34, M4K_X17_Y30, M4K_X37_Y26, M4K_X37_Y29, M4K_X37_Y33, M4K_X37_Y32, M4K_X37_Y36, M4K_X17_Y33, M4K_X17_Y32, M4K_X17_Y31, M4K_X17_Y29, M4K_X17_Y23, M4K_X17_Y22, M4K_X17_Y20, M4K_X17_Y26, M4K_X17_Y27, M4K_X17_Y19, M4K_X17_Y25, M4K_X17_Y28, M4K_X17_Y21, M4K_X17_Y17, M4K_X17_Y36, M4K_X17_Y24, M4K_X17_Y18                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|ALTSYNCRAM                      ; M4K  ; True Dual Port ; Dual Clocks ; 76800        ; 8            ; 76800        ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 614400 ; 76800                       ; 8                           ; 76800                       ; 8                           ; 614400              ; 152  ; display2.mif     ; M4K_X64_Y14, M4K_X64_Y10, M4K_X84_Y12, M4K_X55_Y32, M4K_X84_Y36, M4K_X64_Y36, M4K_X64_Y9, M4K_X84_Y31, M4K_X37_Y16, M4K_X84_Y28, M4K_X84_Y24, M4K_X55_Y29, M4K_X84_Y47, M4K_X17_Y44, M4K_X55_Y44, M4K_X84_Y9, M4K_X55_Y47, M4K_X64_Y43, M4K_X37_Y44, M4K_X64_Y17, M4K_X55_Y15, M4K_X84_Y17, M4K_X55_Y49, M4K_X64_Y44, M4K_X37_Y39, M4K_X64_Y18, M4K_X64_Y37, M4K_X37_Y41, M4K_X84_Y26, M4K_X84_Y22, M4K_X55_Y40, M4K_X84_Y49, M4K_X17_Y48, M4K_X55_Y48, M4K_X84_Y15, M4K_X55_Y36, M4K_X84_Y39, M4K_X17_Y41, M4K_X55_Y13, M4K_X55_Y12, M4K_X84_Y16, M4K_X55_Y30, M4K_X84_Y32, M4K_X64_Y32, M4K_X64_Y11, M4K_X84_Y30, M4K_X37_Y15, M4K_X64_Y28, M4K_X64_Y24, M4K_X64_Y29, M4K_X64_Y33, M4K_X17_Y39, M4K_X55_Y34, M4K_X84_Y11, M4K_X64_Y40, M4K_X84_Y33, M4K_X17_Y40, M4K_X64_Y20, M4K_X55_Y16, M4K_X64_Y16, M4K_X55_Y50, M4K_X84_Y45, M4K_X64_Y38, M4K_X55_Y25, M4K_X84_Y37, M4K_X55_Y28, M4K_X84_Y25, M4K_X84_Y21, M4K_X55_Y41, M4K_X84_Y50, M4K_X17_Y49, M4K_X37_Y49, M4K_X84_Y19, M4K_X64_Y46, M4K_X84_Y41, M4K_X17_Y42, M4K_X64_Y21, M4K_X64_Y13, M4K_X84_Y13, M4K_X55_Y31, M4K_X84_Y43, M4K_X37_Y37, M4K_X55_Y9, M4K_X55_Y26, M4K_X64_Y30, M4K_X64_Y26, M4K_X64_Y23, M4K_X55_Y37, M4K_X84_Y48, M4K_X17_Y45, M4K_X37_Y48, M4K_X84_Y10, M4K_X55_Y45, M4K_X84_Y40, M4K_X17_Y37, M4K_X64_Y19, M4K_X55_Y27, M4K_X84_Y29, M4K_X64_Y48, M4K_X84_Y44, M4K_X55_Y39, M4K_X55_Y24, M4K_X37_Y40, M4K_X64_Y31, M4K_X64_Y25, M4K_X84_Y20, M4K_X55_Y38, M4K_X84_Y46, M4K_X17_Y46, M4K_X37_Y46, M4K_X84_Y18, M4K_X55_Y46, M4K_X84_Y42, M4K_X17_Y38, M4K_X55_Y14, M4K_X55_Y10, M4K_X84_Y14, M4K_X64_Y49, M4K_X64_Y45, M4K_X37_Y38, M4K_X64_Y8, M4K_X37_Y42, M4K_X84_Y38, M4K_X64_Y27, M4K_X64_Y22, M4K_X64_Y41, M4K_X64_Y50, M4K_X37_Y50, M4K_X37_Y45, M4K_X84_Y8, M4K_X64_Y47, M4K_X64_Y42, M4K_X37_Y43, M4K_X64_Y15, M4K_X55_Y11, M4K_X64_Y12, M4K_X55_Y43, M4K_X64_Y34, M4K_X55_Y33, M4K_X55_Y8, M4K_X55_Y42, M4K_X64_Y35, M4K_X84_Y27, M4K_X84_Y23, M4K_X64_Y39, M4K_X84_Y34, M4K_X17_Y47, M4K_X37_Y47, M4K_X84_Y7, M4K_X55_Y35, M4K_X84_Y35, M4K_X17_Y43 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 300               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 150               ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 150               ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 300               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                             ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; MIPS2:Processor0|ALU:ALUunit|lpm_mult:Mult0|mult_l8t:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS2:Processor0|ALU:ALUunit|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ;                            ; DSPMULT_X46_Y30_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; MIPS2:Processor0|ALU:ALUunit|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS2:Processor0|ALU:ALUunit|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3 ;                            ; DSPMULT_X46_Y29_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; MIPS2:Processor0|ALU:ALUunit|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS2:Processor0|ALU:ALUunit|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5 ;                            ; DSPMULT_X46_Y27_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; MIPS2:Processor0|ALU:ALUunit|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS2:Processor0|ALU:ALUunit|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult7 ;                            ; DSPMULT_X46_Y28_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 23,511 / 197,592 ( 12 % ) ;
; C16 interconnects          ; 716 / 6,270 ( 11 % )      ;
; C4 interconnects           ; 13,992 / 123,120 ( 11 % ) ;
; Direct links               ; 2,146 / 197,592 ( 1 % )   ;
; Global clocks              ; 16 / 16 ( 100 % )         ;
; Local interconnects        ; 4,970 / 68,416 ( 7 % )    ;
; R24 interconnects          ; 1,028 / 5,926 ( 17 % )    ;
; R4 interconnects           ; 15,902 / 167,484 ( 9 % )  ;
+----------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.73) ; Number of LABs  (Total = 721) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 22                            ;
; 2                                           ; 18                            ;
; 3                                           ; 11                            ;
; 4                                           ; 13                            ;
; 5                                           ; 12                            ;
; 6                                           ; 4                             ;
; 7                                           ; 3                             ;
; 8                                           ; 7                             ;
; 9                                           ; 10                            ;
; 10                                          ; 13                            ;
; 11                                          ; 18                            ;
; 12                                          ; 19                            ;
; 13                                          ; 22                            ;
; 14                                          ; 30                            ;
; 15                                          ; 58                            ;
; 16                                          ; 461                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.19) ; Number of LABs  (Total = 721) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 34                            ;
; 1 Clock                            ; 415                           ;
; 1 Clock enable                     ; 119                           ;
; 1 Sync. clear                      ; 49                            ;
; 1 Sync. load                       ; 14                            ;
; 2 Async. clears                    ; 5                             ;
; 2 Clock enables                    ; 199                           ;
; 2 Clocks                           ; 20                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.09) ; Number of LABs  (Total = 721) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 17                            ;
; 2                                            ; 17                            ;
; 3                                            ; 12                            ;
; 4                                            ; 8                             ;
; 5                                            ; 13                            ;
; 6                                            ; 3                             ;
; 7                                            ; 5                             ;
; 8                                            ; 11                            ;
; 9                                            ; 7                             ;
; 10                                           ; 11                            ;
; 11                                           ; 15                            ;
; 12                                           ; 8                             ;
; 13                                           ; 15                            ;
; 14                                           ; 21                            ;
; 15                                           ; 33                            ;
; 16                                           ; 168                           ;
; 17                                           ; 28                            ;
; 18                                           ; 44                            ;
; 19                                           ; 42                            ;
; 20                                           ; 37                            ;
; 21                                           ; 40                            ;
; 22                                           ; 19                            ;
; 23                                           ; 19                            ;
; 24                                           ; 24                            ;
; 25                                           ; 13                            ;
; 26                                           ; 28                            ;
; 27                                           ; 17                            ;
; 28                                           ; 17                            ;
; 29                                           ; 8                             ;
; 30                                           ; 7                             ;
; 31                                           ; 3                             ;
; 32                                           ; 9                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.21) ; Number of LABs  (Total = 721) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 2                             ;
; 1                                                ; 37                            ;
; 2                                                ; 34                            ;
; 3                                                ; 34                            ;
; 4                                                ; 33                            ;
; 5                                                ; 22                            ;
; 6                                                ; 24                            ;
; 7                                                ; 38                            ;
; 8                                                ; 46                            ;
; 9                                                ; 39                            ;
; 10                                               ; 65                            ;
; 11                                               ; 47                            ;
; 12                                               ; 53                            ;
; 13                                               ; 40                            ;
; 14                                               ; 43                            ;
; 15                                               ; 45                            ;
; 16                                               ; 70                            ;
; 17                                               ; 7                             ;
; 18                                               ; 7                             ;
; 19                                               ; 5                             ;
; 20                                               ; 5                             ;
; 21                                               ; 4                             ;
; 22                                               ; 3                             ;
; 23                                               ; 2                             ;
; 24                                               ; 6                             ;
; 25                                               ; 1                             ;
; 26                                               ; 3                             ;
; 27                                               ; 0                             ;
; 28                                               ; 2                             ;
; 29                                               ; 1                             ;
; 30                                               ; 1                             ;
; 31                                               ; 1                             ;
; 32                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.42) ; Number of LABs  (Total = 721) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 10                            ;
; 3                                            ; 13                            ;
; 4                                            ; 19                            ;
; 5                                            ; 14                            ;
; 6                                            ; 14                            ;
; 7                                            ; 20                            ;
; 8                                            ; 5                             ;
; 9                                            ; 5                             ;
; 10                                           ; 15                            ;
; 11                                           ; 12                            ;
; 12                                           ; 6                             ;
; 13                                           ; 13                            ;
; 14                                           ; 14                            ;
; 15                                           ; 17                            ;
; 16                                           ; 21                            ;
; 17                                           ; 25                            ;
; 18                                           ; 14                            ;
; 19                                           ; 14                            ;
; 20                                           ; 22                            ;
; 21                                           ; 14                            ;
; 22                                           ; 22                            ;
; 23                                           ; 24                            ;
; 24                                           ; 24                            ;
; 25                                           ; 24                            ;
; 26                                           ; 34                            ;
; 27                                           ; 43                            ;
; 28                                           ; 57                            ;
; 29                                           ; 51                            ;
; 30                                           ; 90                            ;
; 31                                           ; 51                            ;
; 32                                           ; 4                             ;
; 33                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; iCLK_50         ; I/O,iCLK_50          ; 6.83455           ;
; iCLK_50         ; iCLK_50              ; 7.80726           ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Thu Jul 04 15:29:08 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off MIPS-PIPE_v3 -c TopDE
Info: Selected device EP2C70F896C6 for design "TopDE"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|VgaPll:xx|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|VgaPll:xx|altpll:altpll_component|_clk0 port
Warning: Compensate clock of PLL "VGA_Audio_PLL:p1|altpll:altpll_component|pll" has been set to clock1
Info: Implemented PLL "VGA_Audio_PLL:p1|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 2, clock division of 3, and phase shift of 0 degrees (0 ps) for VGA_Audio_PLL:p1|altpll:altpll_component|_clk1 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. Please purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location G7
    Info: Pin ~nCSO~ is reserved at location K9
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 97 pins of 303 total pins
    Info: Pin oOUTPUT[0] not assigned to an exact location on the device
    Info: Pin oOUTPUT[1] not assigned to an exact location on the device
    Info: Pin oOUTPUT[2] not assigned to an exact location on the device
    Info: Pin oOUTPUT[3] not assigned to an exact location on the device
    Info: Pin oOUTPUT[4] not assigned to an exact location on the device
    Info: Pin oOUTPUT[5] not assigned to an exact location on the device
    Info: Pin oOUTPUT[6] not assigned to an exact location on the device
    Info: Pin oOUTPUT[7] not assigned to an exact location on the device
    Info: Pin oOUTPUT[8] not assigned to an exact location on the device
    Info: Pin oOUTPUT[9] not assigned to an exact location on the device
    Info: Pin oOUTPUT[10] not assigned to an exact location on the device
    Info: Pin oOUTPUT[11] not assigned to an exact location on the device
    Info: Pin oOUTPUT[12] not assigned to an exact location on the device
    Info: Pin oOUTPUT[13] not assigned to an exact location on the device
    Info: Pin oOUTPUT[14] not assigned to an exact location on the device
    Info: Pin oOUTPUT[15] not assigned to an exact location on the device
    Info: Pin oOUTPUT[16] not assigned to an exact location on the device
    Info: Pin oOUTPUT[17] not assigned to an exact location on the device
    Info: Pin oOUTPUT[18] not assigned to an exact location on the device
    Info: Pin oOUTPUT[19] not assigned to an exact location on the device
    Info: Pin oOUTPUT[20] not assigned to an exact location on the device
    Info: Pin oOUTPUT[21] not assigned to an exact location on the device
    Info: Pin oOUTPUT[22] not assigned to an exact location on the device
    Info: Pin oOUTPUT[23] not assigned to an exact location on the device
    Info: Pin oOUTPUT[24] not assigned to an exact location on the device
    Info: Pin oOUTPUT[25] not assigned to an exact location on the device
    Info: Pin oOUTPUT[26] not assigned to an exact location on the device
    Info: Pin oOUTPUT[27] not assigned to an exact location on the device
    Info: Pin oOUTPUT[28] not assigned to an exact location on the device
    Info: Pin oOUTPUT[29] not assigned to an exact location on the device
    Info: Pin oOUTPUT[30] not assigned to an exact location on the device
    Info: Pin oOUTPUT[31] not assigned to an exact location on the device
    Info: Pin oCLK not assigned to an exact location on the device
    Info: Pin oPC[0] not assigned to an exact location on the device
    Info: Pin oPC[1] not assigned to an exact location on the device
    Info: Pin oPC[2] not assigned to an exact location on the device
    Info: Pin oPC[3] not assigned to an exact location on the device
    Info: Pin oPC[4] not assigned to an exact location on the device
    Info: Pin oPC[5] not assigned to an exact location on the device
    Info: Pin oPC[6] not assigned to an exact location on the device
    Info: Pin oPC[7] not assigned to an exact location on the device
    Info: Pin oPC[8] not assigned to an exact location on the device
    Info: Pin oPC[9] not assigned to an exact location on the device
    Info: Pin oPC[10] not assigned to an exact location on the device
    Info: Pin oPC[11] not assigned to an exact location on the device
    Info: Pin oPC[12] not assigned to an exact location on the device
    Info: Pin oPC[13] not assigned to an exact location on the device
    Info: Pin oPC[14] not assigned to an exact location on the device
    Info: Pin oPC[15] not assigned to an exact location on the device
    Info: Pin oPC[16] not assigned to an exact location on the device
    Info: Pin oPC[17] not assigned to an exact location on the device
    Info: Pin oPC[18] not assigned to an exact location on the device
    Info: Pin oPC[19] not assigned to an exact location on the device
    Info: Pin oPC[20] not assigned to an exact location on the device
    Info: Pin oPC[21] not assigned to an exact location on the device
    Info: Pin oPC[22] not assigned to an exact location on the device
    Info: Pin oPC[23] not assigned to an exact location on the device
    Info: Pin oPC[24] not assigned to an exact location on the device
    Info: Pin oPC[25] not assigned to an exact location on the device
    Info: Pin oPC[26] not assigned to an exact location on the device
    Info: Pin oPC[27] not assigned to an exact location on the device
    Info: Pin oPC[28] not assigned to an exact location on the device
    Info: Pin oPC[29] not assigned to an exact location on the device
    Info: Pin oPC[30] not assigned to an exact location on the device
    Info: Pin oPC[31] not assigned to an exact location on the device
    Info: Pin owInstr[0] not assigned to an exact location on the device
    Info: Pin owInstr[1] not assigned to an exact location on the device
    Info: Pin owInstr[2] not assigned to an exact location on the device
    Info: Pin owInstr[3] not assigned to an exact location on the device
    Info: Pin owInstr[4] not assigned to an exact location on the device
    Info: Pin owInstr[5] not assigned to an exact location on the device
    Info: Pin owInstr[6] not assigned to an exact location on the device
    Info: Pin owInstr[7] not assigned to an exact location on the device
    Info: Pin owInstr[8] not assigned to an exact location on the device
    Info: Pin owInstr[9] not assigned to an exact location on the device
    Info: Pin owInstr[10] not assigned to an exact location on the device
    Info: Pin owInstr[11] not assigned to an exact location on the device
    Info: Pin owInstr[12] not assigned to an exact location on the device
    Info: Pin owInstr[13] not assigned to an exact location on the device
    Info: Pin owInstr[14] not assigned to an exact location on the device
    Info: Pin owInstr[15] not assigned to an exact location on the device
    Info: Pin owInstr[16] not assigned to an exact location on the device
    Info: Pin owInstr[17] not assigned to an exact location on the device
    Info: Pin owInstr[18] not assigned to an exact location on the device
    Info: Pin owInstr[19] not assigned to an exact location on the device
    Info: Pin owInstr[20] not assigned to an exact location on the device
    Info: Pin owInstr[21] not assigned to an exact location on the device
    Info: Pin owInstr[22] not assigned to an exact location on the device
    Info: Pin owInstr[23] not assigned to an exact location on the device
    Info: Pin owInstr[24] not assigned to an exact location on the device
    Info: Pin owInstr[25] not assigned to an exact location on the device
    Info: Pin owInstr[26] not assigned to an exact location on the device
    Info: Pin owInstr[27] not assigned to an exact location on the device
    Info: Pin owInstr[28] not assigned to an exact location on the device
    Info: Pin owInstr[29] not assigned to an exact location on the device
    Info: Pin owInstr[30] not assigned to an exact location on the device
    Info: Pin owInstr[31] not assigned to an exact location on the device
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node iCLK_50 (placed in PIN AD15 (CLK13, LVDSCLK6p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CLK
        Info: Destination node I2C_AV_Config:u3|mI2C_CTRL_CLK
        Info: Destination node mono:Mono1|saida
        Info: Destination node mono:Mono1|clock_ctrl
        Info: Destination node keyboard:kbd|clock
Info: Automatically promoted node VGA_Audio_PLL:p1|altpll:altpll_component|_clk1 (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info: Automatically promoted node VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|VgaPll:xx|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info: Automatically promoted node CLK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node MIPS2:Processor0|RegIFID[26]
        Info: Destination node MIPS2:Processor0|RegIFID[27]
        Info: Destination node MIPS2:Processor0|RegIFID[28]
        Info: Destination node MIPS2:Processor0|RegIFID[29]
        Info: Destination node MIPS2:Processor0|RegIFID[30]
        Info: Destination node MIPS2:Processor0|RegIFID[31]
        Info: Destination node VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|MemoryVGA:memVGA|altsyncram:altsyncram_component|altsyncram_jd92:auto_generated|decode_tpa:decode3|w_anode2196w[2]~0
        Info: Destination node MIPS2:Processor0|DataMemory:memData|wMemWriteMB0
        Info: Destination node MIPS2:Processor0|DataMemory:memData|wMemWriteMB1
        Info: Destination node oLEDG[8]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node audio_clock:u4|LRCK_1X 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node AUD_DACLRCK
        Info: Destination node AUD_ADCLRCK
        Info: Destination node audio_converter:u5|Mux1~20
        Info: Destination node audio_clock:u4|LRCK_1X~0
        Info: Destination node audio_converter:u5|AUD_inL[2]~0
        Info: Destination node audio_converter:u5|AUD_inR[14]~0
Info: Automatically promoted node keyboard:kbd|scan_ready 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node oneshot:pulser|delay
        Info: Destination node oneshot:pulser|always0~0
Info: Automatically promoted node I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node I2C_AV_Config:u3|I2C_Controller:u0|I2C_SCLK~2
        Info: Destination node I2C_AV_Config:u3|mI2C_CTRL_CLK~0
Info: Automatically promoted node audio_clock:u4|oAUD_BCK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node AUD_BCLK
        Info: Destination node audio_clock:u4|oAUD_BCK~0
Info: Automatically promoted node MIPS2:Processor0|Control:Controlunit|Decoder0~1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node MIPS2:Processor0|RegIDEX~2
        Info: Destination node oLEDR[13]
Info: Automatically promoted node mono:Mono1|clock_ctrl 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node keyboard:kbd|keyboard_clk_filtered 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node keyboard:kbd|ready_set
        Info: Destination node keyboard:kbd|keyboard_clk_filtered~1
        Info: Destination node keyboard:kbd|keyboard_clk_filtered~2
        Info: Destination node keyboard:kbd|keyboard_clk_filtered~3
Info: Automatically promoted node keyboard:kbd|clock 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node keyboard:kbd|keyboard_clk_filtered
        Info: Destination node keyboard:kbd|clock~0
Info: Automatically promoted node Reset 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node MIPS2:Processor0|PC[0]
        Info: Destination node MIPS2:Processor0|PC[31]
        Info: Destination node MIPS2:Processor0|PC[30]
        Info: Destination node MIPS2:Processor0|PC[28]
        Info: Destination node MIPS2:Processor0|PC[29]
        Info: Destination node MIPS2:Processor0|PC[27]
        Info: Destination node MIPS2:Processor0|PC[26]
        Info: Destination node MIPS2:Processor0|PC[25]
        Info: Destination node MIPS2:Processor0|PC[24]
        Info: Destination node MIPS2:Processor0|PC[23]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|clr_reg~_wirecell
Info: Automatically promoted node Reset_Delay:r0|oRESET 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node audio_converter:u5|AUD_inL[2]~0
        Info: Destination node audio_converter:u5|AUD_inR[14]~0
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 97 (unused VREF, 3.3V VCCIO, 0 input, 97 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  81 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 63 total pin(s) used --  20 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 13 total pin(s) used --  59 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 34 total pin(s) used --  40 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 32 total pin(s) used --  53 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 22 total pin(s) used --  59 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  62 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used --  40 pins available
Warning: PLL "VgaAdapterInterface:VGAAI0|VgaAdapter:VGAAd0|VgaPll:xx|altpll:altpll_component|pll" output port clk[0] feeds output pin "oVGA_CLOCK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "VGA_Audio_PLL:p1|altpll:altpll_component|pll" output port clk[1] feeds output pin "oAUD_XCK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[16]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[17]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[18]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[19]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[20]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[21]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[22]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[23]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[24]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[25]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[26]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[27]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[28]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[29]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[30]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[31]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[10]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[11]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[12]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[13]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[14]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[15]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[7]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[8]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[9]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ15_AM1" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[0]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[10]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[11]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[12]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[13]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[14]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[1]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[2]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[3]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[4]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[5]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[6]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[7]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[8]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[9]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKIN_N0" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKIN_P0" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKIN_P1" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKOUT_N0" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKOUT_P0" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKOUT_P1" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[10]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[11]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[12]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[13]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[14]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[15]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[7]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[8]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[9]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_MSCLK" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_MSDAT" is assigned to location or region, but does not exist in design
    Warning: Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DPA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DPA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DPA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DPA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[16]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[17]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[18]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[19]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[20]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[21]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[22]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[23]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[24]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[25]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[26]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[27]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[28]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[29]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[30]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[31]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning: Node "iCLK_50_2" is assigned to location or region, but does not exist in design
    Warning: Node "iCLK_50_3" is assigned to location or region, but does not exist in design
    Warning: Node "iCLK_50_4" is assigned to location or region, but does not exist in design
    Warning: Node "iENET_INT" is assigned to location or region, but does not exist in design
    Warning: Node "iEXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning: Node "iFLASH_RY_N" is assigned to location or region, but does not exist in design
    Warning: Node "iIRDA_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "iOTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning: Node "iOTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning: Node "iOTG_INT0" is assigned to location or region, but does not exist in design
    Warning: Node "iOTG_INT1" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_CLK27" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[7]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_HS" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_VS" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_CLK27" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[7]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_HS" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_VS" is assigned to location or region, but does not exist in design
    Warning: Node "iUART_RTS" is assigned to location or region, but does not exist in design
    Warning: Node "iUART_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[10]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[11]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[12]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_BA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_BA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_CAS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_CKE" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_LDQM0" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_RAS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_UDQM1" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[10]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[11]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[12]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_BA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_BA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_CAS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_CKE" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_LDQM0" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_RAS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_UDQM1" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_CMD" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_IOR_N" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_IOW_N" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_RESET_N" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[10]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[11]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[12]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[13]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[14]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[15]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[16]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[17]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[18]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[19]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[20]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[21]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_BYTE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_CE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_OE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_RST_N" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_WP_N" is assigned to location or region, but does not exist in design
    Warning: Node "oIRDA_TXD" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_OE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_RESET_N" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSD_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_ADSC_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_ADSP_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_ADV_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[10]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[11]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[12]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[13]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[14]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[15]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[16]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[17]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[18]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_BE_N[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_BE_N[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_BE_N[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_BE_N[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_CE1_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_CE2" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_CE3_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_GW_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oTD2_RESET_N" is assigned to location or region, but does not exist in design
    Warning: Node "oUART_CTS" is assigned to location or region, but does not exist in design
    Warning: Node "oUART_TXD" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:13
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:22
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:02:53
Info: Estimated most critical path is register to register delay of 140.182 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X49_Y23; Fanout = 7; REG Node = 'MIPS2:Processor0|RegEXMEM[2]'
    Info: 2: + IC(0.473 ns) + CELL(0.150 ns) = 0.623 ns; Loc. = LAB_X49_Y23; Fanout = 1; COMB Node = 'MIPS2:Processor0|ForwardUnit:fUnit|Equal4~1'
    Info: 3: + IC(0.357 ns) + CELL(0.420 ns) = 1.400 ns; Loc. = LAB_X50_Y23; Fanout = 34; COMB Node = 'MIPS2:Processor0|ForwardUnit:fUnit|Equal4~2'
    Info: 4: + IC(0.145 ns) + CELL(0.420 ns) = 1.965 ns; Loc. = LAB_X50_Y23; Fanout = 32; COMB Node = 'MIPS2:Processor0|ForwardUnit:fUnit|oFwdB[1]~4'
    Info: 5: + IC(0.891 ns) + CELL(0.150 ns) = 3.006 ns; Loc. = LAB_X50_Y24; Fanout = 2; COMB Node = 'MIPS2:Processor0|Mux95~1'
    Info: 6: + IC(0.891 ns) + CELL(0.150 ns) = 4.047 ns; Loc. = LAB_X51_Y23; Fanout = 206; COMB Node = 'MIPS2:Processor0|Mux127~1'
    Info: 7: + IC(0.873 ns) + CELL(0.414 ns) = 5.334 ns; Loc. = LAB_X52_Y24; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~1'
    Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 5.405 ns; Loc. = LAB_X52_Y24; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~3'
    Info: 9: + IC(0.000 ns) + CELL(0.071 ns) = 5.476 ns; Loc. = LAB_X52_Y24; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~5'
    Info: 10: + IC(0.000 ns) + CELL(0.071 ns) = 5.547 ns; Loc. = LAB_X52_Y24; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~7'
    Info: 11: + IC(0.000 ns) + CELL(0.071 ns) = 5.618 ns; Loc. = LAB_X52_Y24; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~9'
    Info: 12: + IC(0.000 ns) + CELL(0.071 ns) = 5.689 ns; Loc. = LAB_X52_Y24; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~11'
    Info: 13: + IC(0.000 ns) + CELL(0.071 ns) = 5.760 ns; Loc. = LAB_X52_Y24; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~13'
    Info: 14: + IC(0.000 ns) + CELL(0.071 ns) = 5.831 ns; Loc. = LAB_X52_Y24; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~15'
    Info: 15: + IC(0.000 ns) + CELL(0.071 ns) = 5.902 ns; Loc. = LAB_X52_Y24; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~18'
    Info: 16: + IC(0.000 ns) + CELL(0.071 ns) = 5.973 ns; Loc. = LAB_X52_Y24; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~21'
    Info: 17: + IC(0.000 ns) + CELL(0.071 ns) = 6.044 ns; Loc. = LAB_X52_Y24; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~24'
    Info: 18: + IC(0.000 ns) + CELL(0.071 ns) = 6.115 ns; Loc. = LAB_X52_Y24; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~26'
    Info: 19: + IC(0.000 ns) + CELL(0.071 ns) = 6.186 ns; Loc. = LAB_X52_Y24; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~28'
    Info: 20: + IC(0.000 ns) + CELL(0.071 ns) = 6.257 ns; Loc. = LAB_X52_Y24; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~30'
    Info: 21: + IC(0.000 ns) + CELL(0.071 ns) = 6.328 ns; Loc. = LAB_X52_Y24; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~32'
    Info: 22: + IC(0.000 ns) + CELL(0.071 ns) = 6.399 ns; Loc. = LAB_X52_Y24; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~34'
    Info: 23: + IC(0.090 ns) + CELL(0.071 ns) = 6.560 ns; Loc. = LAB_X52_Y23; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~36'
    Info: 24: + IC(0.000 ns) + CELL(0.071 ns) = 6.631 ns; Loc. = LAB_X52_Y23; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~38'
    Info: 25: + IC(0.000 ns) + CELL(0.071 ns) = 6.702 ns; Loc. = LAB_X52_Y23; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~40'
    Info: 26: + IC(0.000 ns) + CELL(0.071 ns) = 6.773 ns; Loc. = LAB_X52_Y23; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~42'
    Info: 27: + IC(0.000 ns) + CELL(0.071 ns) = 6.844 ns; Loc. = LAB_X52_Y23; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~45'
    Info: 28: + IC(0.000 ns) + CELL(0.071 ns) = 6.915 ns; Loc. = LAB_X52_Y23; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~48'
    Info: 29: + IC(0.000 ns) + CELL(0.071 ns) = 6.986 ns; Loc. = LAB_X52_Y23; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~51'
    Info: 30: + IC(0.000 ns) + CELL(0.071 ns) = 7.057 ns; Loc. = LAB_X52_Y23; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~53'
    Info: 31: + IC(0.000 ns) + CELL(0.071 ns) = 7.128 ns; Loc. = LAB_X52_Y23; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~55'
    Info: 32: + IC(0.000 ns) + CELL(0.071 ns) = 7.199 ns; Loc. = LAB_X52_Y23; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~57'
    Info: 33: + IC(0.000 ns) + CELL(0.071 ns) = 7.270 ns; Loc. = LAB_X52_Y23; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~59'
    Info: 34: + IC(0.000 ns) + CELL(0.071 ns) = 7.341 ns; Loc. = LAB_X52_Y23; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~61'
    Info: 35: + IC(0.000 ns) + CELL(0.071 ns) = 7.412 ns; Loc. = LAB_X52_Y23; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~63'
    Info: 36: + IC(0.000 ns) + CELL(0.071 ns) = 7.483 ns; Loc. = LAB_X52_Y23; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~65'
    Info: 37: + IC(0.000 ns) + CELL(0.071 ns) = 7.554 ns; Loc. = LAB_X52_Y23; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~67'
    Info: 38: + IC(0.000 ns) + CELL(0.410 ns) = 7.964 ns; Loc. = LAB_X52_Y23; Fanout = 4; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~68'
    Info: 39: + IC(0.336 ns) + CELL(0.420 ns) = 8.720 ns; Loc. = LAB_X53_Y23; Fanout = 100; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add1~70'
    Info: 40: + IC(0.127 ns) + CELL(0.398 ns) = 9.245 ns; Loc. = LAB_X53_Y23; Fanout = 58; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[58]~0'
    Info: 41: + IC(0.887 ns) + CELL(0.438 ns) = 10.570 ns; Loc. = LAB_X50_Y26; Fanout = 52; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[792]~0'
    Info: 42: + IC(0.875 ns) + CELL(0.438 ns) = 11.883 ns; Loc. = LAB_X54_Y25; Fanout = 46; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[693]~1'
    Info: 43: + IC(1.636 ns) + CELL(0.150 ns) = 13.669 ns; Loc. = LAB_X44_Y22; Fanout = 40; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[50]'
    Info: 44: + IC(0.127 ns) + CELL(0.398 ns) = 14.194 ns; Loc. = LAB_X44_Y22; Fanout = 34; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[46]~1'
    Info: 45: + IC(1.707 ns) + CELL(0.438 ns) = 16.339 ns; Loc. = LAB_X60_Y31; Fanout = 28; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[396]~2'
    Info: 46: + IC(0.919 ns) + CELL(0.438 ns) = 17.696 ns; Loc. = LAB_X60_Y25; Fanout = 22; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[297]~3'
    Info: 47: + IC(0.874 ns) + CELL(0.150 ns) = 18.720 ns; Loc. = LAB_X63_Y25; Fanout = 16; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[38]'
    Info: 48: + IC(0.870 ns) + CELL(0.398 ns) = 19.988 ns; Loc. = LAB_X65_Y24; Fanout = 12; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[34]~2'
    Info: 49: + IC(0.415 ns) + CELL(0.150 ns) = 20.553 ns; Loc. = LAB_X65_Y24; Fanout = 4; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[0]'
    Info: 50: + IC(0.290 ns) + CELL(0.275 ns) = 21.118 ns; Loc. = LAB_X65_Y24; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[33]~22'
    Info: 51: + IC(0.145 ns) + CELL(0.420 ns) = 21.683 ns; Loc. = LAB_X65_Y24; Fanout = 6; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[32]~1'
    Info: 52: + IC(0.888 ns) + CELL(0.414 ns) = 22.985 ns; Loc. = LAB_X65_Y27; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_2_result_int[1]~3'
    Info: 53: + IC(0.000 ns) + CELL(0.071 ns) = 23.056 ns; Loc. = LAB_X65_Y27; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_2_result_int[2]~5'
    Info: 54: + IC(0.000 ns) + CELL(0.410 ns) = 23.466 ns; Loc. = LAB_X65_Y27; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_2_result_int[3]~6'
    Info: 55: + IC(0.415 ns) + CELL(0.150 ns) = 24.031 ns; Loc. = LAB_X65_Y27; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[64]~4'
    Info: 56: + IC(0.397 ns) + CELL(0.414 ns) = 24.842 ns; Loc. = LAB_X65_Y27; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_3_result_int[1]~3'
    Info: 57: + IC(0.000 ns) + CELL(0.071 ns) = 24.913 ns; Loc. = LAB_X65_Y27; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_3_result_int[2]~5'
    Info: 58: + IC(0.000 ns) + CELL(0.071 ns) = 24.984 ns; Loc. = LAB_X65_Y27; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_3_result_int[3]~7'
    Info: 59: + IC(0.000 ns) + CELL(0.410 ns) = 25.394 ns; Loc. = LAB_X65_Y27; Fanout = 4; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_3_result_int[4]~8'
    Info: 60: + IC(0.415 ns) + CELL(0.150 ns) = 25.959 ns; Loc. = LAB_X65_Y27; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[96]~8'
    Info: 61: + IC(0.587 ns) + CELL(0.414 ns) = 26.960 ns; Loc. = LAB_X66_Y27; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_4_result_int[1]~3'
    Info: 62: + IC(0.000 ns) + CELL(0.071 ns) = 27.031 ns; Loc. = LAB_X66_Y27; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_4_result_int[2]~5'
    Info: 63: + IC(0.000 ns) + CELL(0.071 ns) = 27.102 ns; Loc. = LAB_X66_Y27; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_4_result_int[3]~7'
    Info: 64: + IC(0.000 ns) + CELL(0.071 ns) = 27.173 ns; Loc. = LAB_X66_Y27; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_4_result_int[4]~9'
    Info: 65: + IC(0.000 ns) + CELL(0.410 ns) = 27.583 ns; Loc. = LAB_X66_Y27; Fanout = 5; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_4_result_int[5]~10'
    Info: 66: + IC(0.415 ns) + CELL(0.150 ns) = 28.148 ns; Loc. = LAB_X66_Y27; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[128]~13'
    Info: 67: + IC(0.588 ns) + CELL(0.414 ns) = 29.150 ns; Loc. = LAB_X67_Y27; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_5_result_int[1]~3'
    Info: 68: + IC(0.000 ns) + CELL(0.071 ns) = 29.221 ns; Loc. = LAB_X67_Y27; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_5_result_int[2]~5'
    Info: 69: + IC(0.000 ns) + CELL(0.071 ns) = 29.292 ns; Loc. = LAB_X67_Y27; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_5_result_int[3]~7'
    Info: 70: + IC(0.000 ns) + CELL(0.071 ns) = 29.363 ns; Loc. = LAB_X67_Y27; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_5_result_int[4]~9'
    Info: 71: + IC(0.000 ns) + CELL(0.071 ns) = 29.434 ns; Loc. = LAB_X67_Y27; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_5_result_int[5]~11'
    Info: 72: + IC(0.000 ns) + CELL(0.410 ns) = 29.844 ns; Loc. = LAB_X67_Y27; Fanout = 6; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_5_result_int[6]~12'
    Info: 73: + IC(0.415 ns) + CELL(0.150 ns) = 30.409 ns; Loc. = LAB_X67_Y27; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[160]~19'
    Info: 74: + IC(0.884 ns) + CELL(0.414 ns) = 31.707 ns; Loc. = LAB_X67_Y25; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_6_result_int[1]~3'
    Info: 75: + IC(0.000 ns) + CELL(0.071 ns) = 31.778 ns; Loc. = LAB_X67_Y25; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_6_result_int[2]~5'
    Info: 76: + IC(0.000 ns) + CELL(0.071 ns) = 31.849 ns; Loc. = LAB_X67_Y25; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_6_result_int[3]~7'
    Info: 77: + IC(0.000 ns) + CELL(0.071 ns) = 31.920 ns; Loc. = LAB_X67_Y25; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_6_result_int[4]~9'
    Info: 78: + IC(0.000 ns) + CELL(0.071 ns) = 31.991 ns; Loc. = LAB_X67_Y25; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_6_result_int[5]~11'
    Info: 79: + IC(0.000 ns) + CELL(0.071 ns) = 32.062 ns; Loc. = LAB_X67_Y25; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_6_result_int[6]~13'
    Info: 80: + IC(0.000 ns) + CELL(0.410 ns) = 32.472 ns; Loc. = LAB_X67_Y25; Fanout = 7; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_6_result_int[7]~14'
    Info: 81: + IC(0.415 ns) + CELL(0.150 ns) = 33.037 ns; Loc. = LAB_X67_Y25; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[192]~26'
    Info: 82: + IC(0.588 ns) + CELL(0.414 ns) = 34.039 ns; Loc. = LAB_X66_Y25; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_7_result_int[1]~3'
    Info: 83: + IC(0.000 ns) + CELL(0.071 ns) = 34.110 ns; Loc. = LAB_X66_Y25; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_7_result_int[2]~5'
    Info: 84: + IC(0.000 ns) + CELL(0.071 ns) = 34.181 ns; Loc. = LAB_X66_Y25; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_7_result_int[3]~7'
    Info: 85: + IC(0.000 ns) + CELL(0.071 ns) = 34.252 ns; Loc. = LAB_X66_Y25; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_7_result_int[4]~9'
    Info: 86: + IC(0.000 ns) + CELL(0.071 ns) = 34.323 ns; Loc. = LAB_X66_Y25; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_7_result_int[5]~11'
    Info: 87: + IC(0.000 ns) + CELL(0.071 ns) = 34.394 ns; Loc. = LAB_X66_Y25; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_7_result_int[6]~13'
    Info: 88: + IC(0.000 ns) + CELL(0.071 ns) = 34.465 ns; Loc. = LAB_X66_Y25; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_7_result_int[7]~15'
    Info: 89: + IC(0.000 ns) + CELL(0.410 ns) = 34.875 ns; Loc. = LAB_X66_Y25; Fanout = 8; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_7_result_int[8]~16'
    Info: 90: + IC(0.902 ns) + CELL(0.150 ns) = 35.927 ns; Loc. = LAB_X66_Y27; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[231]~27'
    Info: 91: + IC(0.884 ns) + CELL(0.414 ns) = 37.225 ns; Loc. = LAB_X65_Y25; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_8_result_int[8]~17'
    Info: 92: + IC(0.000 ns) + CELL(0.410 ns) = 37.635 ns; Loc. = LAB_X65_Y25; Fanout = 9; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_8_result_int[9]~18'
    Info: 93: + IC(0.873 ns) + CELL(0.150 ns) = 38.658 ns; Loc. = LAB_X67_Y25; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[258]~41'
    Info: 94: + IC(0.892 ns) + CELL(0.414 ns) = 39.964 ns; Loc. = LAB_X66_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_9_result_int[3]~7'
    Info: 95: + IC(0.000 ns) + CELL(0.071 ns) = 40.035 ns; Loc. = LAB_X66_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_9_result_int[4]~9'
    Info: 96: + IC(0.000 ns) + CELL(0.071 ns) = 40.106 ns; Loc. = LAB_X66_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_9_result_int[5]~11'
    Info: 97: + IC(0.000 ns) + CELL(0.071 ns) = 40.177 ns; Loc. = LAB_X66_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_9_result_int[6]~13'
    Info: 98: + IC(0.000 ns) + CELL(0.071 ns) = 40.248 ns; Loc. = LAB_X66_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_9_result_int[7]~15'
    Info: 99: + IC(0.000 ns) + CELL(0.071 ns) = 40.319 ns; Loc. = LAB_X66_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_9_result_int[8]~17'
    Info: 100: + IC(0.000 ns) + CELL(0.071 ns) = 40.390 ns; Loc. = LAB_X66_Y29; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_9_result_int[9]~19'
    Info: 101: + IC(0.000 ns) + CELL(0.410 ns) = 40.800 ns; Loc. = LAB_X66_Y29; Fanout = 10; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_9_result_int[10]~20'
    Info: 102: + IC(0.606 ns) + CELL(0.150 ns) = 41.556 ns; Loc. = LAB_X67_Y29; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[288]~53'
    Info: 103: + IC(0.855 ns) + CELL(0.414 ns) = 42.825 ns; Loc. = LAB_X65_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_10_result_int[1]~3'
    Info: 104: + IC(0.000 ns) + CELL(0.071 ns) = 42.896 ns; Loc. = LAB_X65_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_10_result_int[2]~5'
    Info: 105: + IC(0.000 ns) + CELL(0.071 ns) = 42.967 ns; Loc. = LAB_X65_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_10_result_int[3]~7'
    Info: 106: + IC(0.000 ns) + CELL(0.071 ns) = 43.038 ns; Loc. = LAB_X65_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_10_result_int[4]~9'
    Info: 107: + IC(0.000 ns) + CELL(0.071 ns) = 43.109 ns; Loc. = LAB_X65_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_10_result_int[5]~11'
    Info: 108: + IC(0.000 ns) + CELL(0.071 ns) = 43.180 ns; Loc. = LAB_X65_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_10_result_int[6]~13'
    Info: 109: + IC(0.000 ns) + CELL(0.071 ns) = 43.251 ns; Loc. = LAB_X65_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_10_result_int[7]~15'
    Info: 110: + IC(0.000 ns) + CELL(0.071 ns) = 43.322 ns; Loc. = LAB_X65_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_10_result_int[8]~17'
    Info: 111: + IC(0.000 ns) + CELL(0.071 ns) = 43.393 ns; Loc. = LAB_X65_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_10_result_int[9]~19'
    Info: 112: + IC(0.000 ns) + CELL(0.071 ns) = 43.464 ns; Loc. = LAB_X65_Y29; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_10_result_int[10]~21'
    Info: 113: + IC(0.000 ns) + CELL(0.410 ns) = 43.874 ns; Loc. = LAB_X65_Y29; Fanout = 11; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_10_result_int[11]~22'
    Info: 114: + IC(0.902 ns) + CELL(0.150 ns) = 44.926 ns; Loc. = LAB_X65_Y31; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[324]~60'
    Info: 115: + IC(0.873 ns) + CELL(0.414 ns) = 46.213 ns; Loc. = LAB_X66_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_11_result_int[5]~11'
    Info: 116: + IC(0.000 ns) + CELL(0.071 ns) = 46.284 ns; Loc. = LAB_X66_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_11_result_int[6]~13'
    Info: 117: + IC(0.000 ns) + CELL(0.071 ns) = 46.355 ns; Loc. = LAB_X66_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_11_result_int[7]~15'
    Info: 118: + IC(0.000 ns) + CELL(0.071 ns) = 46.426 ns; Loc. = LAB_X66_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_11_result_int[8]~17'
    Info: 119: + IC(0.000 ns) + CELL(0.071 ns) = 46.497 ns; Loc. = LAB_X66_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_11_result_int[9]~19'
    Info: 120: + IC(0.000 ns) + CELL(0.071 ns) = 46.568 ns; Loc. = LAB_X66_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_11_result_int[10]~21'
    Info: 121: + IC(0.000 ns) + CELL(0.071 ns) = 46.639 ns; Loc. = LAB_X66_Y30; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_11_result_int[11]~23'
    Info: 122: + IC(0.000 ns) + CELL(0.410 ns) = 47.049 ns; Loc. = LAB_X66_Y30; Fanout = 12; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_11_result_int[12]~24'
    Info: 123: + IC(0.606 ns) + CELL(0.150 ns) = 47.805 ns; Loc. = LAB_X65_Y30; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[353]~75'
    Info: 124: + IC(0.873 ns) + CELL(0.414 ns) = 49.092 ns; Loc. = LAB_X66_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_12_result_int[2]~5'
    Info: 125: + IC(0.000 ns) + CELL(0.071 ns) = 49.163 ns; Loc. = LAB_X66_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_12_result_int[3]~7'
    Info: 126: + IC(0.000 ns) + CELL(0.071 ns) = 49.234 ns; Loc. = LAB_X66_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_12_result_int[4]~9'
    Info: 127: + IC(0.000 ns) + CELL(0.071 ns) = 49.305 ns; Loc. = LAB_X66_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_12_result_int[5]~11'
    Info: 128: + IC(0.000 ns) + CELL(0.071 ns) = 49.376 ns; Loc. = LAB_X66_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_12_result_int[6]~13'
    Info: 129: + IC(0.000 ns) + CELL(0.071 ns) = 49.447 ns; Loc. = LAB_X66_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_12_result_int[7]~15'
    Info: 130: + IC(0.000 ns) + CELL(0.071 ns) = 49.518 ns; Loc. = LAB_X66_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_12_result_int[8]~17'
    Info: 131: + IC(0.000 ns) + CELL(0.071 ns) = 49.589 ns; Loc. = LAB_X66_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_12_result_int[9]~19'
    Info: 132: + IC(0.000 ns) + CELL(0.071 ns) = 49.660 ns; Loc. = LAB_X66_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_12_result_int[10]~21'
    Info: 133: + IC(0.000 ns) + CELL(0.071 ns) = 49.731 ns; Loc. = LAB_X66_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_12_result_int[11]~23'
    Info: 134: + IC(0.000 ns) + CELL(0.071 ns) = 49.802 ns; Loc. = LAB_X66_Y31; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_12_result_int[12]~25'
    Info: 135: + IC(0.000 ns) + CELL(0.410 ns) = 50.212 ns; Loc. = LAB_X66_Y31; Fanout = 13; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_12_result_int[13]~26'
    Info: 136: + IC(1.148 ns) + CELL(0.150 ns) = 51.510 ns; Loc. = LAB_X58_Y31; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[384]~89'
    Info: 137: + IC(0.863 ns) + CELL(0.414 ns) = 52.787 ns; Loc. = LAB_X63_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[1]~3'
    Info: 138: + IC(0.000 ns) + CELL(0.071 ns) = 52.858 ns; Loc. = LAB_X63_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[2]~5'
    Info: 139: + IC(0.000 ns) + CELL(0.071 ns) = 52.929 ns; Loc. = LAB_X63_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[3]~7'
    Info: 140: + IC(0.000 ns) + CELL(0.071 ns) = 53.000 ns; Loc. = LAB_X63_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[4]~9'
    Info: 141: + IC(0.000 ns) + CELL(0.071 ns) = 53.071 ns; Loc. = LAB_X63_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[5]~11'
    Info: 142: + IC(0.000 ns) + CELL(0.071 ns) = 53.142 ns; Loc. = LAB_X63_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[6]~13'
    Info: 143: + IC(0.000 ns) + CELL(0.071 ns) = 53.213 ns; Loc. = LAB_X63_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[7]~15'
    Info: 144: + IC(0.000 ns) + CELL(0.071 ns) = 53.284 ns; Loc. = LAB_X63_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[8]~17'
    Info: 145: + IC(0.000 ns) + CELL(0.071 ns) = 53.355 ns; Loc. = LAB_X63_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[9]~19'
    Info: 146: + IC(0.000 ns) + CELL(0.071 ns) = 53.426 ns; Loc. = LAB_X63_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[10]~21'
    Info: 147: + IC(0.000 ns) + CELL(0.071 ns) = 53.497 ns; Loc. = LAB_X63_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[11]~23'
    Info: 148: + IC(0.000 ns) + CELL(0.071 ns) = 53.568 ns; Loc. = LAB_X63_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[12]~25'
    Info: 149: + IC(0.000 ns) + CELL(0.071 ns) = 53.639 ns; Loc. = LAB_X63_Y31; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[13]~27'
    Info: 150: + IC(0.000 ns) + CELL(0.410 ns) = 54.049 ns; Loc. = LAB_X63_Y31; Fanout = 14; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~28'
    Info: 151: + IC(1.163 ns) + CELL(0.150 ns) = 55.362 ns; Loc. = LAB_X59_Y32; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[417]~102'
    Info: 152: + IC(0.856 ns) + CELL(0.414 ns) = 56.632 ns; Loc. = LAB_X62_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_14_result_int[2]~5'
    Info: 153: + IC(0.000 ns) + CELL(0.071 ns) = 56.703 ns; Loc. = LAB_X62_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_14_result_int[3]~7'
    Info: 154: + IC(0.000 ns) + CELL(0.071 ns) = 56.774 ns; Loc. = LAB_X62_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_14_result_int[4]~9'
    Info: 155: + IC(0.000 ns) + CELL(0.071 ns) = 56.845 ns; Loc. = LAB_X62_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_14_result_int[5]~11'
    Info: 156: + IC(0.000 ns) + CELL(0.071 ns) = 56.916 ns; Loc. = LAB_X62_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_14_result_int[6]~13'
    Info: 157: + IC(0.000 ns) + CELL(0.071 ns) = 56.987 ns; Loc. = LAB_X62_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_14_result_int[7]~15'
    Info: 158: + IC(0.000 ns) + CELL(0.071 ns) = 57.058 ns; Loc. = LAB_X62_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_14_result_int[8]~17'
    Info: 159: + IC(0.000 ns) + CELL(0.071 ns) = 57.129 ns; Loc. = LAB_X62_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_14_result_int[9]~19'
    Info: 160: + IC(0.000 ns) + CELL(0.071 ns) = 57.200 ns; Loc. = LAB_X62_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_14_result_int[10]~21'
    Info: 161: + IC(0.000 ns) + CELL(0.071 ns) = 57.271 ns; Loc. = LAB_X62_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_14_result_int[11]~23'
    Info: 162: + IC(0.000 ns) + CELL(0.071 ns) = 57.342 ns; Loc. = LAB_X62_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_14_result_int[12]~25'
    Info: 163: + IC(0.000 ns) + CELL(0.071 ns) = 57.413 ns; Loc. = LAB_X62_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_14_result_int[13]~27'
    Info: 164: + IC(0.000 ns) + CELL(0.071 ns) = 57.484 ns; Loc. = LAB_X62_Y32; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_14_result_int[14]~29'
    Info: 165: + IC(0.000 ns) + CELL(0.410 ns) = 57.894 ns; Loc. = LAB_X62_Y32; Fanout = 15; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_14_result_int[15]~30'
    Info: 166: + IC(0.874 ns) + CELL(0.150 ns) = 58.918 ns; Loc. = LAB_X59_Y32; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[450]~116'
    Info: 167: + IC(0.855 ns) + CELL(0.414 ns) = 60.187 ns; Loc. = LAB_X61_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_15_result_int[3]~7'
    Info: 168: + IC(0.000 ns) + CELL(0.071 ns) = 60.258 ns; Loc. = LAB_X61_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_15_result_int[4]~9'
    Info: 169: + IC(0.000 ns) + CELL(0.071 ns) = 60.329 ns; Loc. = LAB_X61_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_15_result_int[5]~11'
    Info: 170: + IC(0.000 ns) + CELL(0.071 ns) = 60.400 ns; Loc. = LAB_X61_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_15_result_int[6]~13'
    Info: 171: + IC(0.000 ns) + CELL(0.071 ns) = 60.471 ns; Loc. = LAB_X61_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_15_result_int[7]~15'
    Info: 172: + IC(0.090 ns) + CELL(0.071 ns) = 60.632 ns; Loc. = LAB_X61_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_15_result_int[8]~17'
    Info: 173: + IC(0.000 ns) + CELL(0.071 ns) = 60.703 ns; Loc. = LAB_X61_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_15_result_int[9]~19'
    Info: 174: + IC(0.000 ns) + CELL(0.071 ns) = 60.774 ns; Loc. = LAB_X61_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_15_result_int[10]~21'
    Info: 175: + IC(0.000 ns) + CELL(0.071 ns) = 60.845 ns; Loc. = LAB_X61_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_15_result_int[11]~23'
    Info: 176: + IC(0.000 ns) + CELL(0.071 ns) = 60.916 ns; Loc. = LAB_X61_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_15_result_int[12]~25'
    Info: 177: + IC(0.000 ns) + CELL(0.071 ns) = 60.987 ns; Loc. = LAB_X61_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_15_result_int[13]~27'
    Info: 178: + IC(0.000 ns) + CELL(0.071 ns) = 61.058 ns; Loc. = LAB_X61_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_15_result_int[14]~29'
    Info: 179: + IC(0.000 ns) + CELL(0.071 ns) = 61.129 ns; Loc. = LAB_X61_Y31; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_15_result_int[15]~31'
    Info: 180: + IC(0.000 ns) + CELL(0.410 ns) = 61.539 ns; Loc. = LAB_X61_Y31; Fanout = 16; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_15_result_int[16]~32'
    Info: 181: + IC(0.891 ns) + CELL(0.150 ns) = 62.580 ns; Loc. = LAB_X60_Y32; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[480]~134'
    Info: 182: + IC(0.397 ns) + CELL(0.414 ns) = 63.391 ns; Loc. = LAB_X60_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[1]~3'
    Info: 183: + IC(0.000 ns) + CELL(0.071 ns) = 63.462 ns; Loc. = LAB_X60_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[2]~5'
    Info: 184: + IC(0.000 ns) + CELL(0.071 ns) = 63.533 ns; Loc. = LAB_X60_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[3]~7'
    Info: 185: + IC(0.000 ns) + CELL(0.071 ns) = 63.604 ns; Loc. = LAB_X60_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[4]~9'
    Info: 186: + IC(0.000 ns) + CELL(0.071 ns) = 63.675 ns; Loc. = LAB_X60_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[5]~11'
    Info: 187: + IC(0.000 ns) + CELL(0.071 ns) = 63.746 ns; Loc. = LAB_X60_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[6]~13'
    Info: 188: + IC(0.000 ns) + CELL(0.071 ns) = 63.817 ns; Loc. = LAB_X60_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[7]~15'
    Info: 189: + IC(0.000 ns) + CELL(0.071 ns) = 63.888 ns; Loc. = LAB_X60_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[8]~17'
    Info: 190: + IC(0.090 ns) + CELL(0.071 ns) = 64.049 ns; Loc. = LAB_X60_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[9]~19'
    Info: 191: + IC(0.000 ns) + CELL(0.071 ns) = 64.120 ns; Loc. = LAB_X60_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[10]~21'
    Info: 192: + IC(0.000 ns) + CELL(0.071 ns) = 64.191 ns; Loc. = LAB_X60_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[11]~23'
    Info: 193: + IC(0.000 ns) + CELL(0.071 ns) = 64.262 ns; Loc. = LAB_X60_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[12]~25'
    Info: 194: + IC(0.000 ns) + CELL(0.071 ns) = 64.333 ns; Loc. = LAB_X60_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[13]~27'
    Info: 195: + IC(0.000 ns) + CELL(0.071 ns) = 64.404 ns; Loc. = LAB_X60_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[14]~29'
    Info: 196: + IC(0.000 ns) + CELL(0.071 ns) = 64.475 ns; Loc. = LAB_X60_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[15]~31'
    Info: 197: + IC(0.000 ns) + CELL(0.071 ns) = 64.546 ns; Loc. = LAB_X60_Y31; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[16]~33'
    Info: 198: + IC(0.000 ns) + CELL(0.410 ns) = 64.956 ns; Loc. = LAB_X60_Y31; Fanout = 17; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[17]~34'
    Info: 199: + IC(0.891 ns) + CELL(0.150 ns) = 65.997 ns; Loc. = LAB_X59_Y32; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[519]~144'
    Info: 200: + IC(1.152 ns) + CELL(0.414 ns) = 67.563 ns; Loc. = LAB_X61_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_17_result_int[8]~17'
    Info: 201: + IC(0.090 ns) + CELL(0.071 ns) = 67.724 ns; Loc. = LAB_X61_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_17_result_int[9]~19'
    Info: 202: + IC(0.000 ns) + CELL(0.071 ns) = 67.795 ns; Loc. = LAB_X61_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_17_result_int[10]~21'
    Info: 203: + IC(0.000 ns) + CELL(0.071 ns) = 67.866 ns; Loc. = LAB_X61_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_17_result_int[11]~23'
    Info: 204: + IC(0.000 ns) + CELL(0.071 ns) = 67.937 ns; Loc. = LAB_X61_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_17_result_int[12]~25'
    Info: 205: + IC(0.000 ns) + CELL(0.071 ns) = 68.008 ns; Loc. = LAB_X61_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_17_result_int[13]~27'
    Info: 206: + IC(0.000 ns) + CELL(0.071 ns) = 68.079 ns; Loc. = LAB_X61_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_17_result_int[14]~29'
    Info: 207: + IC(0.000 ns) + CELL(0.071 ns) = 68.150 ns; Loc. = LAB_X61_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_17_result_int[15]~31'
    Info: 208: + IC(0.000 ns) + CELL(0.071 ns) = 68.221 ns; Loc. = LAB_X61_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_17_result_int[16]~33'
    Info: 209: + IC(0.000 ns) + CELL(0.071 ns) = 68.292 ns; Loc. = LAB_X61_Y33; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_17_result_int[17]~35'
    Info: 210: + IC(0.000 ns) + CELL(0.410 ns) = 68.702 ns; Loc. = LAB_X61_Y33; Fanout = 18; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_17_result_int[18]~36'
    Info: 211: + IC(1.159 ns) + CELL(0.150 ns) = 70.011 ns; Loc. = LAB_X59_Y32; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[551]~162'
    Info: 212: + IC(0.884 ns) + CELL(0.414 ns) = 71.309 ns; Loc. = LAB_X60_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_18_result_int[8]~17'
    Info: 213: + IC(0.000 ns) + CELL(0.071 ns) = 71.380 ns; Loc. = LAB_X60_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_18_result_int[9]~19'
    Info: 214: + IC(0.090 ns) + CELL(0.071 ns) = 71.541 ns; Loc. = LAB_X60_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_18_result_int[10]~21'
    Info: 215: + IC(0.000 ns) + CELL(0.071 ns) = 71.612 ns; Loc. = LAB_X60_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_18_result_int[11]~23'
    Info: 216: + IC(0.000 ns) + CELL(0.071 ns) = 71.683 ns; Loc. = LAB_X60_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_18_result_int[12]~25'
    Info: 217: + IC(0.000 ns) + CELL(0.071 ns) = 71.754 ns; Loc. = LAB_X60_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_18_result_int[13]~27'
    Info: 218: + IC(0.000 ns) + CELL(0.071 ns) = 71.825 ns; Loc. = LAB_X60_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_18_result_int[14]~29'
    Info: 219: + IC(0.000 ns) + CELL(0.071 ns) = 71.896 ns; Loc. = LAB_X60_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_18_result_int[15]~31'
    Info: 220: + IC(0.000 ns) + CELL(0.071 ns) = 71.967 ns; Loc. = LAB_X60_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_18_result_int[16]~33'
    Info: 221: + IC(0.000 ns) + CELL(0.071 ns) = 72.038 ns; Loc. = LAB_X60_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_18_result_int[17]~35'
    Info: 222: + IC(0.000 ns) + CELL(0.071 ns) = 72.109 ns; Loc. = LAB_X60_Y33; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_18_result_int[18]~37'
    Info: 223: + IC(0.000 ns) + CELL(0.410 ns) = 72.519 ns; Loc. = LAB_X60_Y33; Fanout = 19; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_18_result_int[19]~38'
    Info: 224: + IC(1.160 ns) + CELL(0.150 ns) = 73.829 ns; Loc. = LAB_X57_Y34; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[582]~182'
    Info: 225: + IC(0.855 ns) + CELL(0.414 ns) = 75.098 ns; Loc. = LAB_X59_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[7]~15'
    Info: 226: + IC(0.000 ns) + CELL(0.071 ns) = 75.169 ns; Loc. = LAB_X59_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[8]~17'
    Info: 227: + IC(0.000 ns) + CELL(0.071 ns) = 75.240 ns; Loc. = LAB_X59_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[9]~19'
    Info: 228: + IC(0.090 ns) + CELL(0.071 ns) = 75.401 ns; Loc. = LAB_X59_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[10]~21'
    Info: 229: + IC(0.000 ns) + CELL(0.071 ns) = 75.472 ns; Loc. = LAB_X59_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[11]~23'
    Info: 230: + IC(0.000 ns) + CELL(0.071 ns) = 75.543 ns; Loc. = LAB_X59_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[12]~25'
    Info: 231: + IC(0.000 ns) + CELL(0.071 ns) = 75.614 ns; Loc. = LAB_X59_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[13]~27'
    Info: 232: + IC(0.000 ns) + CELL(0.071 ns) = 75.685 ns; Loc. = LAB_X59_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[14]~29'
    Info: 233: + IC(0.000 ns) + CELL(0.071 ns) = 75.756 ns; Loc. = LAB_X59_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[15]~31'
    Info: 234: + IC(0.000 ns) + CELL(0.071 ns) = 75.827 ns; Loc. = LAB_X59_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[16]~33'
    Info: 235: + IC(0.000 ns) + CELL(0.071 ns) = 75.898 ns; Loc. = LAB_X59_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[17]~35'
    Info: 236: + IC(0.000 ns) + CELL(0.071 ns) = 75.969 ns; Loc. = LAB_X59_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[18]~37'
    Info: 237: + IC(0.000 ns) + CELL(0.071 ns) = 76.040 ns; Loc. = LAB_X59_Y33; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[19]~39'
    Info: 238: + IC(0.000 ns) + CELL(0.410 ns) = 76.450 ns; Loc. = LAB_X59_Y33; Fanout = 20; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[20]~40'
    Info: 239: + IC(0.891 ns) + CELL(0.150 ns) = 77.491 ns; Loc. = LAB_X58_Y32; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[613]~203'
    Info: 240: + IC(0.884 ns) + CELL(0.414 ns) = 78.789 ns; Loc. = LAB_X58_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[6]~13'
    Info: 241: + IC(0.000 ns) + CELL(0.071 ns) = 78.860 ns; Loc. = LAB_X58_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[7]~15'
    Info: 242: + IC(0.000 ns) + CELL(0.071 ns) = 78.931 ns; Loc. = LAB_X58_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[8]~17'
    Info: 243: + IC(0.000 ns) + CELL(0.071 ns) = 79.002 ns; Loc. = LAB_X58_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[9]~19'
    Info: 244: + IC(0.000 ns) + CELL(0.071 ns) = 79.073 ns; Loc. = LAB_X58_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[10]~21'
    Info: 245: + IC(0.090 ns) + CELL(0.071 ns) = 79.234 ns; Loc. = LAB_X58_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[11]~23'
    Info: 246: + IC(0.000 ns) + CELL(0.071 ns) = 79.305 ns; Loc. = LAB_X58_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[12]~25'
    Info: 247: + IC(0.000 ns) + CELL(0.071 ns) = 79.376 ns; Loc. = LAB_X58_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[13]~27'
    Info: 248: + IC(0.000 ns) + CELL(0.071 ns) = 79.447 ns; Loc. = LAB_X58_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[14]~29'
    Info: 249: + IC(0.000 ns) + CELL(0.071 ns) = 79.518 ns; Loc. = LAB_X58_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[15]~31'
    Info: 250: + IC(0.000 ns) + CELL(0.071 ns) = 79.589 ns; Loc. = LAB_X58_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[16]~33'
    Info: 251: + IC(0.000 ns) + CELL(0.071 ns) = 79.660 ns; Loc. = LAB_X58_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[17]~35'
    Info: 252: + IC(0.000 ns) + CELL(0.071 ns) = 79.731 ns; Loc. = LAB_X58_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[18]~37'
    Info: 253: + IC(0.000 ns) + CELL(0.071 ns) = 79.802 ns; Loc. = LAB_X58_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[19]~39'
    Info: 254: + IC(0.000 ns) + CELL(0.071 ns) = 79.873 ns; Loc. = LAB_X58_Y33; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[20]~41'
    Info: 255: + IC(0.000 ns) + CELL(0.410 ns) = 80.283 ns; Loc. = LAB_X58_Y33; Fanout = 21; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[21]~42'
    Info: 256: + IC(0.891 ns) + CELL(0.150 ns) = 81.324 ns; Loc. = LAB_X57_Y32; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[640]~229'
    Info: 257: + IC(0.397 ns) + CELL(0.414 ns) = 82.135 ns; Loc. = LAB_X57_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[1]~3'
    Info: 258: + IC(0.000 ns) + CELL(0.071 ns) = 82.206 ns; Loc. = LAB_X57_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[2]~5'
    Info: 259: + IC(0.000 ns) + CELL(0.071 ns) = 82.277 ns; Loc. = LAB_X57_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[3]~7'
    Info: 260: + IC(0.000 ns) + CELL(0.071 ns) = 82.348 ns; Loc. = LAB_X57_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[4]~9'
    Info: 261: + IC(0.000 ns) + CELL(0.071 ns) = 82.419 ns; Loc. = LAB_X57_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[5]~11'
    Info: 262: + IC(0.000 ns) + CELL(0.071 ns) = 82.490 ns; Loc. = LAB_X57_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[6]~13'
    Info: 263: + IC(0.000 ns) + CELL(0.071 ns) = 82.561 ns; Loc. = LAB_X57_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[7]~15'
    Info: 264: + IC(0.000 ns) + CELL(0.071 ns) = 82.632 ns; Loc. = LAB_X57_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[8]~17'
    Info: 265: + IC(0.000 ns) + CELL(0.071 ns) = 82.703 ns; Loc. = LAB_X57_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[9]~19'
    Info: 266: + IC(0.000 ns) + CELL(0.071 ns) = 82.774 ns; Loc. = LAB_X57_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[10]~21'
    Info: 267: + IC(0.090 ns) + CELL(0.071 ns) = 82.935 ns; Loc. = LAB_X57_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[11]~23'
    Info: 268: + IC(0.000 ns) + CELL(0.071 ns) = 83.006 ns; Loc. = LAB_X57_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[12]~25'
    Info: 269: + IC(0.000 ns) + CELL(0.071 ns) = 83.077 ns; Loc. = LAB_X57_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[13]~27'
    Info: 270: + IC(0.000 ns) + CELL(0.071 ns) = 83.148 ns; Loc. = LAB_X57_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[14]~29'
    Info: 271: + IC(0.000 ns) + CELL(0.071 ns) = 83.219 ns; Loc. = LAB_X57_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[15]~31'
    Info: 272: + IC(0.000 ns) + CELL(0.071 ns) = 83.290 ns; Loc. = LAB_X57_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[16]~33'
    Info: 273: + IC(0.000 ns) + CELL(0.071 ns) = 83.361 ns; Loc. = LAB_X57_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[17]~35'
    Info: 274: + IC(0.000 ns) + CELL(0.071 ns) = 83.432 ns; Loc. = LAB_X57_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[18]~37'
    Info: 275: + IC(0.000 ns) + CELL(0.071 ns) = 83.503 ns; Loc. = LAB_X57_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[19]~39'
    Info: 276: + IC(0.000 ns) + CELL(0.071 ns) = 83.574 ns; Loc. = LAB_X57_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[20]~41'
    Info: 277: + IC(0.000 ns) + CELL(0.071 ns) = 83.645 ns; Loc. = LAB_X57_Y31; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[21]~43'
    Info: 278: + IC(0.000 ns) + CELL(0.410 ns) = 84.055 ns; Loc. = LAB_X57_Y31; Fanout = 22; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[22]~44'
    Info: 279: + IC(1.160 ns) + CELL(0.150 ns) = 85.365 ns; Loc. = LAB_X54_Y32; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[676]~247'
    Info: 280: + IC(1.141 ns) + CELL(0.414 ns) = 86.920 ns; Loc. = LAB_X56_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[5]~11'
    Info: 281: + IC(0.000 ns) + CELL(0.071 ns) = 86.991 ns; Loc. = LAB_X56_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[6]~13'
    Info: 282: + IC(0.000 ns) + CELL(0.071 ns) = 87.062 ns; Loc. = LAB_X56_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[7]~15'
    Info: 283: + IC(0.000 ns) + CELL(0.071 ns) = 87.133 ns; Loc. = LAB_X56_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[8]~17'
    Info: 284: + IC(0.000 ns) + CELL(0.071 ns) = 87.204 ns; Loc. = LAB_X56_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[9]~19'
    Info: 285: + IC(0.000 ns) + CELL(0.071 ns) = 87.275 ns; Loc. = LAB_X56_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[10]~21'
    Info: 286: + IC(0.000 ns) + CELL(0.071 ns) = 87.346 ns; Loc. = LAB_X56_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[11]~23'
    Info: 287: + IC(0.090 ns) + CELL(0.071 ns) = 87.507 ns; Loc. = LAB_X56_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[12]~25'
    Info: 288: + IC(0.000 ns) + CELL(0.071 ns) = 87.578 ns; Loc. = LAB_X56_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[13]~27'
    Info: 289: + IC(0.000 ns) + CELL(0.071 ns) = 87.649 ns; Loc. = LAB_X56_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[14]~29'
    Info: 290: + IC(0.000 ns) + CELL(0.071 ns) = 87.720 ns; Loc. = LAB_X56_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[15]~31'
    Info: 291: + IC(0.000 ns) + CELL(0.071 ns) = 87.791 ns; Loc. = LAB_X56_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[16]~33'
    Info: 292: + IC(0.000 ns) + CELL(0.071 ns) = 87.862 ns; Loc. = LAB_X56_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[17]~35'
    Info: 293: + IC(0.000 ns) + CELL(0.071 ns) = 87.933 ns; Loc. = LAB_X56_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[18]~37'
    Info: 294: + IC(0.000 ns) + CELL(0.071 ns) = 88.004 ns; Loc. = LAB_X56_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[19]~39'
    Info: 295: + IC(0.000 ns) + CELL(0.071 ns) = 88.075 ns; Loc. = LAB_X56_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[20]~41'
    Info: 296: + IC(0.000 ns) + CELL(0.071 ns) = 88.146 ns; Loc. = LAB_X56_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[21]~43'
    Info: 297: + IC(0.000 ns) + CELL(0.071 ns) = 88.217 ns; Loc. = LAB_X56_Y32; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[22]~45'
    Info: 298: + IC(0.000 ns) + CELL(0.410 ns) = 88.627 ns; Loc. = LAB_X56_Y32; Fanout = 23; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[23]~46'
    Info: 299: + IC(1.426 ns) + CELL(0.150 ns) = 90.203 ns; Loc. = LAB_X51_Y33; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[706]~272'
    Info: 300: + IC(1.142 ns) + CELL(0.414 ns) = 91.759 ns; Loc. = LAB_X54_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[3]~7'
    Info: 301: + IC(0.000 ns) + CELL(0.071 ns) = 91.830 ns; Loc. = LAB_X54_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[4]~9'
    Info: 302: + IC(0.000 ns) + CELL(0.071 ns) = 91.901 ns; Loc. = LAB_X54_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[5]~11'
    Info: 303: + IC(0.000 ns) + CELL(0.071 ns) = 91.972 ns; Loc. = LAB_X54_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[6]~13'
    Info: 304: + IC(0.000 ns) + CELL(0.071 ns) = 92.043 ns; Loc. = LAB_X54_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[7]~15'
    Info: 305: + IC(0.000 ns) + CELL(0.071 ns) = 92.114 ns; Loc. = LAB_X54_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[8]~17'
    Info: 306: + IC(0.000 ns) + CELL(0.071 ns) = 92.185 ns; Loc. = LAB_X54_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[9]~19'
    Info: 307: + IC(0.000 ns) + CELL(0.071 ns) = 92.256 ns; Loc. = LAB_X54_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[10]~21'
    Info: 308: + IC(0.000 ns) + CELL(0.071 ns) = 92.327 ns; Loc. = LAB_X54_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[11]~23'
    Info: 309: + IC(0.090 ns) + CELL(0.071 ns) = 92.488 ns; Loc. = LAB_X54_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[12]~25'
    Info: 310: + IC(0.000 ns) + CELL(0.071 ns) = 92.559 ns; Loc. = LAB_X54_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[13]~27'
    Info: 311: + IC(0.000 ns) + CELL(0.071 ns) = 92.630 ns; Loc. = LAB_X54_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[14]~29'
    Info: 312: + IC(0.000 ns) + CELL(0.071 ns) = 92.701 ns; Loc. = LAB_X54_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[15]~31'
    Info: 313: + IC(0.000 ns) + CELL(0.071 ns) = 92.772 ns; Loc. = LAB_X54_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[16]~33'
    Info: 314: + IC(0.000 ns) + CELL(0.071 ns) = 92.843 ns; Loc. = LAB_X54_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[17]~35'
    Info: 315: + IC(0.000 ns) + CELL(0.071 ns) = 92.914 ns; Loc. = LAB_X54_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[18]~37'
    Info: 316: + IC(0.000 ns) + CELL(0.071 ns) = 92.985 ns; Loc. = LAB_X54_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[19]~39'
    Info: 317: + IC(0.000 ns) + CELL(0.071 ns) = 93.056 ns; Loc. = LAB_X54_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[20]~41'
    Info: 318: + IC(0.000 ns) + CELL(0.071 ns) = 93.127 ns; Loc. = LAB_X54_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[21]~43'
    Info: 319: + IC(0.000 ns) + CELL(0.071 ns) = 93.198 ns; Loc. = LAB_X54_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[22]~45'
    Info: 320: + IC(0.000 ns) + CELL(0.071 ns) = 93.269 ns; Loc. = LAB_X54_Y33; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[23]~47'
    Info: 321: + IC(0.000 ns) + CELL(0.410 ns) = 93.679 ns; Loc. = LAB_X54_Y33; Fanout = 24; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[24]~48'
    Info: 322: + IC(0.874 ns) + CELL(0.150 ns) = 94.703 ns; Loc. = LAB_X51_Y33; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[739]~295'
    Info: 323: + IC(1.141 ns) + CELL(0.414 ns) = 96.258 ns; Loc. = LAB_X53_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[4]~9'
    Info: 324: + IC(0.000 ns) + CELL(0.071 ns) = 96.329 ns; Loc. = LAB_X53_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[5]~11'
    Info: 325: + IC(0.000 ns) + CELL(0.071 ns) = 96.400 ns; Loc. = LAB_X53_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[6]~13'
    Info: 326: + IC(0.000 ns) + CELL(0.071 ns) = 96.471 ns; Loc. = LAB_X53_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[7]~15'
    Info: 327: + IC(0.000 ns) + CELL(0.071 ns) = 96.542 ns; Loc. = LAB_X53_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[8]~17'
    Info: 328: + IC(0.000 ns) + CELL(0.071 ns) = 96.613 ns; Loc. = LAB_X53_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[9]~19'
    Info: 329: + IC(0.000 ns) + CELL(0.071 ns) = 96.684 ns; Loc. = LAB_X53_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[10]~21'
    Info: 330: + IC(0.000 ns) + CELL(0.071 ns) = 96.755 ns; Loc. = LAB_X53_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[11]~23'
    Info: 331: + IC(0.000 ns) + CELL(0.071 ns) = 96.826 ns; Loc. = LAB_X53_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[12]~25'
    Info: 332: + IC(0.090 ns) + CELL(0.071 ns) = 96.987 ns; Loc. = LAB_X53_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[13]~27'
    Info: 333: + IC(0.000 ns) + CELL(0.071 ns) = 97.058 ns; Loc. = LAB_X53_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[14]~29'
    Info: 334: + IC(0.000 ns) + CELL(0.071 ns) = 97.129 ns; Loc. = LAB_X53_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[15]~31'
    Info: 335: + IC(0.000 ns) + CELL(0.071 ns) = 97.200 ns; Loc. = LAB_X53_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[16]~33'
    Info: 336: + IC(0.000 ns) + CELL(0.071 ns) = 97.271 ns; Loc. = LAB_X53_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[17]~35'
    Info: 337: + IC(0.000 ns) + CELL(0.071 ns) = 97.342 ns; Loc. = LAB_X53_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[18]~37'
    Info: 338: + IC(0.000 ns) + CELL(0.071 ns) = 97.413 ns; Loc. = LAB_X53_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[19]~39'
    Info: 339: + IC(0.000 ns) + CELL(0.071 ns) = 97.484 ns; Loc. = LAB_X53_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[20]~41'
    Info: 340: + IC(0.000 ns) + CELL(0.071 ns) = 97.555 ns; Loc. = LAB_X53_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[21]~43'
    Info: 341: + IC(0.000 ns) + CELL(0.071 ns) = 97.626 ns; Loc. = LAB_X53_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[22]~45'
    Info: 342: + IC(0.000 ns) + CELL(0.071 ns) = 97.697 ns; Loc. = LAB_X53_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[23]~47'
    Info: 343: + IC(0.000 ns) + CELL(0.071 ns) = 97.768 ns; Loc. = LAB_X53_Y33; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[24]~49'
    Info: 344: + IC(0.000 ns) + CELL(0.410 ns) = 98.178 ns; Loc. = LAB_X53_Y33; Fanout = 25; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[25]~50'
    Info: 345: + IC(1.177 ns) + CELL(0.150 ns) = 99.505 ns; Loc. = LAB_X51_Y29; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[770]~321'
    Info: 346: + IC(0.892 ns) + CELL(0.414 ns) = 100.811 ns; Loc. = LAB_X52_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[3]~7'
    Info: 347: + IC(0.000 ns) + CELL(0.071 ns) = 100.882 ns; Loc. = LAB_X52_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[4]~9'
    Info: 348: + IC(0.000 ns) + CELL(0.071 ns) = 100.953 ns; Loc. = LAB_X52_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[5]~11'
    Info: 349: + IC(0.000 ns) + CELL(0.071 ns) = 101.024 ns; Loc. = LAB_X52_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[6]~13'
    Info: 350: + IC(0.000 ns) + CELL(0.071 ns) = 101.095 ns; Loc. = LAB_X52_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[7]~15'
    Info: 351: + IC(0.000 ns) + CELL(0.071 ns) = 101.166 ns; Loc. = LAB_X52_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[8]~17'
    Info: 352: + IC(0.000 ns) + CELL(0.071 ns) = 101.237 ns; Loc. = LAB_X52_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[9]~19'
    Info: 353: + IC(0.000 ns) + CELL(0.071 ns) = 101.308 ns; Loc. = LAB_X52_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[10]~21'
    Info: 354: + IC(0.000 ns) + CELL(0.071 ns) = 101.379 ns; Loc. = LAB_X52_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[11]~23'
    Info: 355: + IC(0.000 ns) + CELL(0.071 ns) = 101.450 ns; Loc. = LAB_X52_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[12]~25'
    Info: 356: + IC(0.090 ns) + CELL(0.071 ns) = 101.611 ns; Loc. = LAB_X52_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[13]~27'
    Info: 357: + IC(0.000 ns) + CELL(0.071 ns) = 101.682 ns; Loc. = LAB_X52_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[14]~29'
    Info: 358: + IC(0.000 ns) + CELL(0.071 ns) = 101.753 ns; Loc. = LAB_X52_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[15]~31'
    Info: 359: + IC(0.000 ns) + CELL(0.071 ns) = 101.824 ns; Loc. = LAB_X52_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[16]~33'
    Info: 360: + IC(0.000 ns) + CELL(0.071 ns) = 101.895 ns; Loc. = LAB_X52_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[17]~35'
    Info: 361: + IC(0.000 ns) + CELL(0.071 ns) = 101.966 ns; Loc. = LAB_X52_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[18]~37'
    Info: 362: + IC(0.000 ns) + CELL(0.071 ns) = 102.037 ns; Loc. = LAB_X52_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[19]~39'
    Info: 363: + IC(0.000 ns) + CELL(0.071 ns) = 102.108 ns; Loc. = LAB_X52_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[20]~41'
    Info: 364: + IC(0.000 ns) + CELL(0.071 ns) = 102.179 ns; Loc. = LAB_X52_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[21]~43'
    Info: 365: + IC(0.000 ns) + CELL(0.071 ns) = 102.250 ns; Loc. = LAB_X52_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[22]~45'
    Info: 366: + IC(0.000 ns) + CELL(0.071 ns) = 102.321 ns; Loc. = LAB_X52_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[23]~47'
    Info: 367: + IC(0.000 ns) + CELL(0.071 ns) = 102.392 ns; Loc. = LAB_X52_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[24]~49'
    Info: 368: + IC(0.000 ns) + CELL(0.071 ns) = 102.463 ns; Loc. = LAB_X52_Y32; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[25]~51'
    Info: 369: + IC(0.000 ns) + CELL(0.410 ns) = 102.873 ns; Loc. = LAB_X52_Y32; Fanout = 26; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[26]~52'
    Info: 370: + IC(1.171 ns) + CELL(0.150 ns) = 104.194 ns; Loc. = LAB_X49_Y30; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[800]~349'
    Info: 371: + IC(1.163 ns) + CELL(0.414 ns) = 105.771 ns; Loc. = LAB_X52_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[1]~3'
    Info: 372: + IC(0.000 ns) + CELL(0.071 ns) = 105.842 ns; Loc. = LAB_X52_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[2]~5'
    Info: 373: + IC(0.000 ns) + CELL(0.071 ns) = 105.913 ns; Loc. = LAB_X52_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[3]~7'
    Info: 374: + IC(0.000 ns) + CELL(0.071 ns) = 105.984 ns; Loc. = LAB_X52_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[4]~9'
    Info: 375: + IC(0.000 ns) + CELL(0.071 ns) = 106.055 ns; Loc. = LAB_X52_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[5]~11'
    Info: 376: + IC(0.000 ns) + CELL(0.071 ns) = 106.126 ns; Loc. = LAB_X52_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[6]~13'
    Info: 377: + IC(0.000 ns) + CELL(0.071 ns) = 106.197 ns; Loc. = LAB_X52_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[7]~15'
    Info: 378: + IC(0.000 ns) + CELL(0.071 ns) = 106.268 ns; Loc. = LAB_X52_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[8]~17'
    Info: 379: + IC(0.000 ns) + CELL(0.071 ns) = 106.339 ns; Loc. = LAB_X52_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[9]~19'
    Info: 380: + IC(0.000 ns) + CELL(0.071 ns) = 106.410 ns; Loc. = LAB_X52_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[10]~21'
    Info: 381: + IC(0.000 ns) + CELL(0.071 ns) = 106.481 ns; Loc. = LAB_X52_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[11]~23'
    Info: 382: + IC(0.000 ns) + CELL(0.071 ns) = 106.552 ns; Loc. = LAB_X52_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[12]~25'
    Info: 383: + IC(0.000 ns) + CELL(0.071 ns) = 106.623 ns; Loc. = LAB_X52_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[13]~27'
    Info: 384: + IC(0.090 ns) + CELL(0.071 ns) = 106.784 ns; Loc. = LAB_X52_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[14]~29'
    Info: 385: + IC(0.000 ns) + CELL(0.071 ns) = 106.855 ns; Loc. = LAB_X52_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[15]~31'
    Info: 386: + IC(0.000 ns) + CELL(0.071 ns) = 106.926 ns; Loc. = LAB_X52_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[16]~33'
    Info: 387: + IC(0.000 ns) + CELL(0.071 ns) = 106.997 ns; Loc. = LAB_X52_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[17]~35'
    Info: 388: + IC(0.000 ns) + CELL(0.071 ns) = 107.068 ns; Loc. = LAB_X52_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[18]~37'
    Info: 389: + IC(0.000 ns) + CELL(0.071 ns) = 107.139 ns; Loc. = LAB_X52_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[19]~39'
    Info: 390: + IC(0.000 ns) + CELL(0.071 ns) = 107.210 ns; Loc. = LAB_X52_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[20]~41'
    Info: 391: + IC(0.000 ns) + CELL(0.071 ns) = 107.281 ns; Loc. = LAB_X52_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[21]~43'
    Info: 392: + IC(0.000 ns) + CELL(0.071 ns) = 107.352 ns; Loc. = LAB_X52_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[22]~45'
    Info: 393: + IC(0.000 ns) + CELL(0.071 ns) = 107.423 ns; Loc. = LAB_X52_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[23]~47'
    Info: 394: + IC(0.000 ns) + CELL(0.071 ns) = 107.494 ns; Loc. = LAB_X52_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[24]~49'
    Info: 395: + IC(0.000 ns) + CELL(0.071 ns) = 107.565 ns; Loc. = LAB_X52_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[25]~51'
    Info: 396: + IC(0.000 ns) + CELL(0.071 ns) = 107.636 ns; Loc. = LAB_X52_Y30; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[26]~53'
    Info: 397: + IC(0.000 ns) + CELL(0.410 ns) = 108.046 ns; Loc. = LAB_X52_Y30; Fanout = 27; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[27]~54'
    Info: 398: + IC(0.874 ns) + CELL(0.150 ns) = 109.070 ns; Loc. = LAB_X49_Y30; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[833]~375'
    Info: 399: + IC(1.199 ns) + CELL(0.414 ns) = 110.683 ns; Loc. = LAB_X50_Y35; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[2]~5'
    Info: 400: + IC(0.000 ns) + CELL(0.071 ns) = 110.754 ns; Loc. = LAB_X50_Y35; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[3]~7'
    Info: 401: + IC(0.000 ns) + CELL(0.071 ns) = 110.825 ns; Loc. = LAB_X50_Y35; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[4]~9'
    Info: 402: + IC(0.000 ns) + CELL(0.071 ns) = 110.896 ns; Loc. = LAB_X50_Y35; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[5]~11'
    Info: 403: + IC(0.000 ns) + CELL(0.071 ns) = 110.967 ns; Loc. = LAB_X50_Y35; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[6]~13'
    Info: 404: + IC(0.000 ns) + CELL(0.071 ns) = 111.038 ns; Loc. = LAB_X50_Y35; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[7]~15'
    Info: 405: + IC(0.000 ns) + CELL(0.071 ns) = 111.109 ns; Loc. = LAB_X50_Y35; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[8]~17'
    Info: 406: + IC(0.000 ns) + CELL(0.071 ns) = 111.180 ns; Loc. = LAB_X50_Y35; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[9]~19'
    Info: 407: + IC(0.000 ns) + CELL(0.071 ns) = 111.251 ns; Loc. = LAB_X50_Y35; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[10]~21'
    Info: 408: + IC(0.000 ns) + CELL(0.071 ns) = 111.322 ns; Loc. = LAB_X50_Y35; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[11]~23'
    Info: 409: + IC(0.000 ns) + CELL(0.071 ns) = 111.393 ns; Loc. = LAB_X50_Y35; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[12]~25'
    Info: 410: + IC(0.000 ns) + CELL(0.071 ns) = 111.464 ns; Loc. = LAB_X50_Y35; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[13]~27'
    Info: 411: + IC(0.090 ns) + CELL(0.071 ns) = 111.625 ns; Loc. = LAB_X50_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[14]~29'
    Info: 412: + IC(0.000 ns) + CELL(0.071 ns) = 111.696 ns; Loc. = LAB_X50_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[15]~31'
    Info: 413: + IC(0.000 ns) + CELL(0.071 ns) = 111.767 ns; Loc. = LAB_X50_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[16]~33'
    Info: 414: + IC(0.000 ns) + CELL(0.071 ns) = 111.838 ns; Loc. = LAB_X50_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[17]~35'
    Info: 415: + IC(0.000 ns) + CELL(0.071 ns) = 111.909 ns; Loc. = LAB_X50_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[18]~37'
    Info: 416: + IC(0.000 ns) + CELL(0.071 ns) = 111.980 ns; Loc. = LAB_X50_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[19]~39'
    Info: 417: + IC(0.000 ns) + CELL(0.071 ns) = 112.051 ns; Loc. = LAB_X50_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[20]~41'
    Info: 418: + IC(0.000 ns) + CELL(0.071 ns) = 112.122 ns; Loc. = LAB_X50_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[21]~43'
    Info: 419: + IC(0.000 ns) + CELL(0.071 ns) = 112.193 ns; Loc. = LAB_X50_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[22]~45'
    Info: 420: + IC(0.000 ns) + CELL(0.071 ns) = 112.264 ns; Loc. = LAB_X50_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[23]~47'
    Info: 421: + IC(0.000 ns) + CELL(0.071 ns) = 112.335 ns; Loc. = LAB_X50_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[24]~49'
    Info: 422: + IC(0.000 ns) + CELL(0.071 ns) = 112.406 ns; Loc. = LAB_X50_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[25]~51'
    Info: 423: + IC(0.000 ns) + CELL(0.071 ns) = 112.477 ns; Loc. = LAB_X50_Y34; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[26]~53'
    Info: 424: + IC(0.000 ns) + CELL(0.071 ns) = 112.548 ns; Loc. = LAB_X50_Y34; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[27]~55'
    Info: 425: + IC(0.000 ns) + CELL(0.410 ns) = 112.958 ns; Loc. = LAB_X50_Y34; Fanout = 28; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[28]~56'
    Info: 426: + IC(1.207 ns) + CELL(0.150 ns) = 114.315 ns; Loc. = LAB_X51_Y28; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[865]~403'
    Info: 427: + IC(1.177 ns) + CELL(0.414 ns) = 115.906 ns; Loc. = LAB_X50_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[2]~5'
    Info: 428: + IC(0.000 ns) + CELL(0.071 ns) = 115.977 ns; Loc. = LAB_X50_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[3]~7'
    Info: 429: + IC(0.000 ns) + CELL(0.071 ns) = 116.048 ns; Loc. = LAB_X50_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[4]~9'
    Info: 430: + IC(0.000 ns) + CELL(0.071 ns) = 116.119 ns; Loc. = LAB_X50_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[5]~11'
    Info: 431: + IC(0.000 ns) + CELL(0.071 ns) = 116.190 ns; Loc. = LAB_X50_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[6]~13'
    Info: 432: + IC(0.000 ns) + CELL(0.071 ns) = 116.261 ns; Loc. = LAB_X50_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[7]~15'
    Info: 433: + IC(0.000 ns) + CELL(0.071 ns) = 116.332 ns; Loc. = LAB_X50_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[8]~17'
    Info: 434: + IC(0.000 ns) + CELL(0.071 ns) = 116.403 ns; Loc. = LAB_X50_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[9]~19'
    Info: 435: + IC(0.000 ns) + CELL(0.071 ns) = 116.474 ns; Loc. = LAB_X50_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[10]~21'
    Info: 436: + IC(0.000 ns) + CELL(0.071 ns) = 116.545 ns; Loc. = LAB_X50_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[11]~23'
    Info: 437: + IC(0.000 ns) + CELL(0.071 ns) = 116.616 ns; Loc. = LAB_X50_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[12]~25'
    Info: 438: + IC(0.000 ns) + CELL(0.071 ns) = 116.687 ns; Loc. = LAB_X50_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[13]~27'
    Info: 439: + IC(0.000 ns) + CELL(0.071 ns) = 116.758 ns; Loc. = LAB_X50_Y33; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[14]~29'
    Info: 440: + IC(0.090 ns) + CELL(0.071 ns) = 116.919 ns; Loc. = LAB_X50_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[15]~31'
    Info: 441: + IC(0.000 ns) + CELL(0.071 ns) = 116.990 ns; Loc. = LAB_X50_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[16]~33'
    Info: 442: + IC(0.000 ns) + CELL(0.071 ns) = 117.061 ns; Loc. = LAB_X50_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[17]~35'
    Info: 443: + IC(0.000 ns) + CELL(0.071 ns) = 117.132 ns; Loc. = LAB_X50_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[18]~37'
    Info: 444: + IC(0.000 ns) + CELL(0.071 ns) = 117.203 ns; Loc. = LAB_X50_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[19]~39'
    Info: 445: + IC(0.000 ns) + CELL(0.071 ns) = 117.274 ns; Loc. = LAB_X50_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[20]~41'
    Info: 446: + IC(0.000 ns) + CELL(0.071 ns) = 117.345 ns; Loc. = LAB_X50_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[21]~43'
    Info: 447: + IC(0.000 ns) + CELL(0.071 ns) = 117.416 ns; Loc. = LAB_X50_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[22]~45'
    Info: 448: + IC(0.000 ns) + CELL(0.071 ns) = 117.487 ns; Loc. = LAB_X50_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[23]~47'
    Info: 449: + IC(0.000 ns) + CELL(0.071 ns) = 117.558 ns; Loc. = LAB_X50_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[24]~49'
    Info: 450: + IC(0.000 ns) + CELL(0.071 ns) = 117.629 ns; Loc. = LAB_X50_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[25]~51'
    Info: 451: + IC(0.000 ns) + CELL(0.071 ns) = 117.700 ns; Loc. = LAB_X50_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[26]~53'
    Info: 452: + IC(0.000 ns) + CELL(0.071 ns) = 117.771 ns; Loc. = LAB_X50_Y32; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[27]~55'
    Info: 453: + IC(0.000 ns) + CELL(0.071 ns) = 117.842 ns; Loc. = LAB_X50_Y32; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[28]~57'
    Info: 454: + IC(0.000 ns) + CELL(0.410 ns) = 118.252 ns; Loc. = LAB_X50_Y32; Fanout = 29; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[29]~58'
    Info: 455: + IC(0.906 ns) + CELL(0.150 ns) = 119.308 ns; Loc. = LAB_X49_Y29; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[896]~433'
    Info: 456: + IC(0.906 ns) + CELL(0.414 ns) = 120.628 ns; Loc. = LAB_X50_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[1]~3'
    Info: 457: + IC(0.000 ns) + CELL(0.071 ns) = 120.699 ns; Loc. = LAB_X50_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[2]~5'
    Info: 458: + IC(0.000 ns) + CELL(0.071 ns) = 120.770 ns; Loc. = LAB_X50_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[3]~7'
    Info: 459: + IC(0.000 ns) + CELL(0.071 ns) = 120.841 ns; Loc. = LAB_X50_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[4]~9'
    Info: 460: + IC(0.000 ns) + CELL(0.071 ns) = 120.912 ns; Loc. = LAB_X50_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[5]~11'
    Info: 461: + IC(0.000 ns) + CELL(0.071 ns) = 120.983 ns; Loc. = LAB_X50_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[6]~13'
    Info: 462: + IC(0.000 ns) + CELL(0.071 ns) = 121.054 ns; Loc. = LAB_X50_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[7]~15'
    Info: 463: + IC(0.000 ns) + CELL(0.071 ns) = 121.125 ns; Loc. = LAB_X50_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[8]~17'
    Info: 464: + IC(0.000 ns) + CELL(0.071 ns) = 121.196 ns; Loc. = LAB_X50_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[9]~19'
    Info: 465: + IC(0.000 ns) + CELL(0.071 ns) = 121.267 ns; Loc. = LAB_X50_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[10]~21'
    Info: 466: + IC(0.000 ns) + CELL(0.071 ns) = 121.338 ns; Loc. = LAB_X50_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[11]~23'
    Info: 467: + IC(0.000 ns) + CELL(0.071 ns) = 121.409 ns; Loc. = LAB_X50_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[12]~25'
    Info: 468: + IC(0.000 ns) + CELL(0.071 ns) = 121.480 ns; Loc. = LAB_X50_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[13]~27'
    Info: 469: + IC(0.000 ns) + CELL(0.071 ns) = 121.551 ns; Loc. = LAB_X50_Y31; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[14]~29'
    Info: 470: + IC(0.090 ns) + CELL(0.071 ns) = 121.712 ns; Loc. = LAB_X50_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[15]~31'
    Info: 471: + IC(0.000 ns) + CELL(0.071 ns) = 121.783 ns; Loc. = LAB_X50_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[16]~33'
    Info: 472: + IC(0.000 ns) + CELL(0.071 ns) = 121.854 ns; Loc. = LAB_X50_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[17]~35'
    Info: 473: + IC(0.000 ns) + CELL(0.071 ns) = 121.925 ns; Loc. = LAB_X50_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[18]~37'
    Info: 474: + IC(0.000 ns) + CELL(0.071 ns) = 121.996 ns; Loc. = LAB_X50_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[19]~39'
    Info: 475: + IC(0.000 ns) + CELL(0.071 ns) = 122.067 ns; Loc. = LAB_X50_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[20]~41'
    Info: 476: + IC(0.000 ns) + CELL(0.071 ns) = 122.138 ns; Loc. = LAB_X50_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[21]~43'
    Info: 477: + IC(0.000 ns) + CELL(0.071 ns) = 122.209 ns; Loc. = LAB_X50_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[22]~45'
    Info: 478: + IC(0.000 ns) + CELL(0.071 ns) = 122.280 ns; Loc. = LAB_X50_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[23]~47'
    Info: 479: + IC(0.000 ns) + CELL(0.071 ns) = 122.351 ns; Loc. = LAB_X50_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[24]~49'
    Info: 480: + IC(0.000 ns) + CELL(0.071 ns) = 122.422 ns; Loc. = LAB_X50_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[25]~51'
    Info: 481: + IC(0.000 ns) + CELL(0.071 ns) = 122.493 ns; Loc. = LAB_X50_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[26]~53'
    Info: 482: + IC(0.000 ns) + CELL(0.071 ns) = 122.564 ns; Loc. = LAB_X50_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[27]~55'
    Info: 483: + IC(0.000 ns) + CELL(0.071 ns) = 122.635 ns; Loc. = LAB_X50_Y30; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[28]~57'
    Info: 484: + IC(0.000 ns) + CELL(0.071 ns) = 122.706 ns; Loc. = LAB_X50_Y30; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[29]~59'
    Info: 485: + IC(0.000 ns) + CELL(0.410 ns) = 123.116 ns; Loc. = LAB_X50_Y30; Fanout = 30; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[30]~60'
    Info: 486: + IC(1.177 ns) + CELL(0.150 ns) = 124.443 ns; Loc. = LAB_X52_Y34; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[939]~452'
    Info: 487: + IC(1.445 ns) + CELL(0.414 ns) = 126.302 ns; Loc. = LAB_X50_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[12]~25'
    Info: 488: + IC(0.000 ns) + CELL(0.071 ns) = 126.373 ns; Loc. = LAB_X50_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[13]~27'
    Info: 489: + IC(0.000 ns) + CELL(0.071 ns) = 126.444 ns; Loc. = LAB_X50_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[14]~29'
    Info: 490: + IC(0.000 ns) + CELL(0.071 ns) = 126.515 ns; Loc. = LAB_X50_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[15]~31'
    Info: 491: + IC(0.090 ns) + CELL(0.071 ns) = 126.676 ns; Loc. = LAB_X50_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[16]~33'
    Info: 492: + IC(0.000 ns) + CELL(0.071 ns) = 126.747 ns; Loc. = LAB_X50_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[17]~35'
    Info: 493: + IC(0.000 ns) + CELL(0.071 ns) = 126.818 ns; Loc. = LAB_X50_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[18]~37'
    Info: 494: + IC(0.000 ns) + CELL(0.071 ns) = 126.889 ns; Loc. = LAB_X50_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[19]~39'
    Info: 495: + IC(0.000 ns) + CELL(0.071 ns) = 126.960 ns; Loc. = LAB_X50_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[20]~41'
    Info: 496: + IC(0.000 ns) + CELL(0.071 ns) = 127.031 ns; Loc. = LAB_X50_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[21]~43'
    Info: 497: + IC(0.000 ns) + CELL(0.071 ns) = 127.102 ns; Loc. = LAB_X50_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[22]~45'
    Info: 498: + IC(0.000 ns) + CELL(0.071 ns) = 127.173 ns; Loc. = LAB_X50_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[23]~47'
    Info: 499: + IC(0.000 ns) + CELL(0.071 ns) = 127.244 ns; Loc. = LAB_X50_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[24]~49'
    Info: 500: + IC(0.000 ns) + CELL(0.071 ns) = 127.315 ns; Loc. = LAB_X50_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[25]~51'
    Info: 501: + IC(0.000 ns) + CELL(0.071 ns) = 127.386 ns; Loc. = LAB_X50_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[26]~53'
    Info: 502: + IC(0.000 ns) + CELL(0.071 ns) = 127.457 ns; Loc. = LAB_X50_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[27]~55'
    Info: 503: + IC(0.000 ns) + CELL(0.071 ns) = 127.528 ns; Loc. = LAB_X50_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[28]~57'
    Info: 504: + IC(0.000 ns) + CELL(0.071 ns) = 127.599 ns; Loc. = LAB_X50_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[29]~59'
    Info: 505: + IC(0.000 ns) + CELL(0.071 ns) = 127.670 ns; Loc. = LAB_X50_Y28; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[30]~61'
    Info: 506: + IC(0.000 ns) + CELL(0.410 ns) = 128.080 ns; Loc. = LAB_X50_Y28; Fanout = 31; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[31]~62'
    Info: 507: + IC(1.474 ns) + CELL(0.150 ns) = 129.704 ns; Loc. = LAB_X52_Y34; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[972]~482'
    Info: 508: + IC(1.449 ns) + CELL(0.414 ns) = 131.567 ns; Loc. = LAB_X48_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[13]~27'
    Info: 509: + IC(0.000 ns) + CELL(0.071 ns) = 131.638 ns; Loc. = LAB_X48_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[14]~29'
    Info: 510: + IC(0.000 ns) + CELL(0.071 ns) = 131.709 ns; Loc. = LAB_X48_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[15]~31'
    Info: 511: + IC(0.000 ns) + CELL(0.071 ns) = 131.780 ns; Loc. = LAB_X48_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[16]~33'
    Info: 512: + IC(0.000 ns) + CELL(0.071 ns) = 131.851 ns; Loc. = LAB_X48_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[17]~35'
    Info: 513: + IC(0.000 ns) + CELL(0.071 ns) = 131.922 ns; Loc. = LAB_X48_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[18]~37'
    Info: 514: + IC(0.000 ns) + CELL(0.071 ns) = 131.993 ns; Loc. = LAB_X48_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[19]~39'
    Info: 515: + IC(0.000 ns) + CELL(0.071 ns) = 132.064 ns; Loc. = LAB_X48_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[20]~41'
    Info: 516: + IC(0.000 ns) + CELL(0.071 ns) = 132.135 ns; Loc. = LAB_X48_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[21]~43'
    Info: 517: + IC(0.000 ns) + CELL(0.071 ns) = 132.206 ns; Loc. = LAB_X48_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[22]~45'
    Info: 518: + IC(0.000 ns) + CELL(0.071 ns) = 132.277 ns; Loc. = LAB_X48_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[23]~47'
    Info: 519: + IC(0.090 ns) + CELL(0.071 ns) = 132.438 ns; Loc. = LAB_X48_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[24]~49'
    Info: 520: + IC(0.000 ns) + CELL(0.071 ns) = 132.509 ns; Loc. = LAB_X48_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[25]~51'
    Info: 521: + IC(0.000 ns) + CELL(0.071 ns) = 132.580 ns; Loc. = LAB_X48_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[26]~53'
    Info: 522: + IC(0.000 ns) + CELL(0.071 ns) = 132.651 ns; Loc. = LAB_X48_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[27]~55'
    Info: 523: + IC(0.000 ns) + CELL(0.071 ns) = 132.722 ns; Loc. = LAB_X48_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[28]~57'
    Info: 524: + IC(0.000 ns) + CELL(0.071 ns) = 132.793 ns; Loc. = LAB_X48_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[29]~59'
    Info: 525: + IC(0.000 ns) + CELL(0.071 ns) = 132.864 ns; Loc. = LAB_X48_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[30]~61'
    Info: 526: + IC(0.000 ns) + CELL(0.071 ns) = 132.935 ns; Loc. = LAB_X48_Y28; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[31]~63'
    Info: 527: + IC(0.000 ns) + CELL(0.410 ns) = 133.345 ns; Loc. = LAB_X48_Y28; Fanout = 32; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[32]~64'
    Info: 528: + IC(0.924 ns) + CELL(0.150 ns) = 134.419 ns; Loc. = LAB_X48_Y26; Fanout = 3; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[992]~495'
    Info: 529: + IC(1.182 ns) + CELL(0.414 ns) = 136.015 ns; Loc. = LAB_X52_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~1'
    Info: 530: + IC(0.000 ns) + CELL(0.071 ns) = 136.086 ns; Loc. = LAB_X52_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~3'
    Info: 531: + IC(0.000 ns) + CELL(0.071 ns) = 136.157 ns; Loc. = LAB_X52_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~5'
    Info: 532: + IC(0.000 ns) + CELL(0.071 ns) = 136.228 ns; Loc. = LAB_X52_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~7'
    Info: 533: + IC(0.000 ns) + CELL(0.071 ns) = 136.299 ns; Loc. = LAB_X52_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~9'
    Info: 534: + IC(0.000 ns) + CELL(0.071 ns) = 136.370 ns; Loc. = LAB_X52_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~11'
    Info: 535: + IC(0.000 ns) + CELL(0.071 ns) = 136.441 ns; Loc. = LAB_X52_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~13'
    Info: 536: + IC(0.000 ns) + CELL(0.071 ns) = 136.512 ns; Loc. = LAB_X52_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~15'
    Info: 537: + IC(0.000 ns) + CELL(0.071 ns) = 136.583 ns; Loc. = LAB_X52_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~17'
    Info: 538: + IC(0.000 ns) + CELL(0.071 ns) = 136.654 ns; Loc. = LAB_X52_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~19'
    Info: 539: + IC(0.000 ns) + CELL(0.071 ns) = 136.725 ns; Loc. = LAB_X52_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~21'
    Info: 540: + IC(0.000 ns) + CELL(0.071 ns) = 136.796 ns; Loc. = LAB_X52_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~23'
    Info: 541: + IC(0.000 ns) + CELL(0.071 ns) = 136.867 ns; Loc. = LAB_X52_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~25'
    Info: 542: + IC(0.000 ns) + CELL(0.071 ns) = 136.938 ns; Loc. = LAB_X52_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~27'
    Info: 543: + IC(0.000 ns) + CELL(0.071 ns) = 137.009 ns; Loc. = LAB_X52_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~29'
    Info: 544: + IC(0.000 ns) + CELL(0.071 ns) = 137.080 ns; Loc. = LAB_X52_Y29; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~31'
    Info: 545: + IC(0.090 ns) + CELL(0.071 ns) = 137.241 ns; Loc. = LAB_X52_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~33'
    Info: 546: + IC(0.000 ns) + CELL(0.071 ns) = 137.312 ns; Loc. = LAB_X52_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~35'
    Info: 547: + IC(0.000 ns) + CELL(0.071 ns) = 137.383 ns; Loc. = LAB_X52_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~37'
    Info: 548: + IC(0.000 ns) + CELL(0.071 ns) = 137.454 ns; Loc. = LAB_X52_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~39'
    Info: 549: + IC(0.000 ns) + CELL(0.071 ns) = 137.525 ns; Loc. = LAB_X52_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~41'
    Info: 550: + IC(0.000 ns) + CELL(0.071 ns) = 137.596 ns; Loc. = LAB_X52_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~43'
    Info: 551: + IC(0.000 ns) + CELL(0.071 ns) = 137.667 ns; Loc. = LAB_X52_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~45'
    Info: 552: + IC(0.000 ns) + CELL(0.071 ns) = 137.738 ns; Loc. = LAB_X52_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~47'
    Info: 553: + IC(0.000 ns) + CELL(0.071 ns) = 137.809 ns; Loc. = LAB_X52_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~49'
    Info: 554: + IC(0.000 ns) + CELL(0.071 ns) = 137.880 ns; Loc. = LAB_X52_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~51'
    Info: 555: + IC(0.000 ns) + CELL(0.071 ns) = 137.951 ns; Loc. = LAB_X52_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~53'
    Info: 556: + IC(0.000 ns) + CELL(0.071 ns) = 138.022 ns; Loc. = LAB_X52_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~55'
    Info: 557: + IC(0.000 ns) + CELL(0.071 ns) = 138.093 ns; Loc. = LAB_X52_Y28; Fanout = 2; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~57'
    Info: 558: + IC(0.000 ns) + CELL(0.410 ns) = 138.503 ns; Loc. = LAB_X52_Y28; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|Add6~58'
    Info: 559: + IC(1.445 ns) + CELL(0.150 ns) = 140.098 ns; Loc. = LAB_X57_Y24; Fanout = 1; COMB Node = 'MIPS2:Processor0|ALU:ALUunit|HI~14'
    Info: 560: + IC(0.000 ns) + CELL(0.084 ns) = 140.182 ns; Loc. = LAB_X57_Y24; Fanout = 1; REG Node = 'MIPS2:Processor0|ALU:ALUunit|HI[29]'
    Info: Total cell delay = 68.498 ns ( 48.86 % )
    Info: Total interconnect delay = 71.684 ns ( 51.14 % )
Info: Fitter routing operations beginning
Info: 1 (of 40582) connections in the design require a large routing delay to satisfy hold requirements. Refer to the Fitter report for a summary of the relevant clock transfers. Also, check the circuit's timing constraints and clocking methodology, especially multicycles and gated clocks.
Info: Average interconnect usage is 9% of the available device resources
    Info: Peak interconnect usage is 38% of the available device resources in the region that extends from location X48_Y26 to location X59_Y38
Info: Fitter routing operations ending: elapsed time is 00:02:17
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Warning: Found 246 output pins without output pin load capacitance assignment
    Info: Pin "LCD_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PS2_KBCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PS2_KBDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_CLOCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_BLANK_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_SYNC_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oTD1_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oI2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oAUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oAUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOUTPUT[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oPC[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "owInstr[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a0" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|altsyncram_c1g2:altsyncram1|ram_block3a0" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a31" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a30" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a29" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|altsyncram_c1g2:altsyncram1|ram_block3a29" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a28" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a27" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|altsyncram_c1g2:altsyncram1|ram_block3a27" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a26" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a25" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|altsyncram_c1g2:altsyncram1|ram_block3a25" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a24" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a23" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|altsyncram_c1g2:altsyncram1|ram_block3a23" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a22" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a21" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|altsyncram_c1g2:altsyncram1|ram_block3a21" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a20" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a19" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|altsyncram_c1g2:altsyncram1|ram_block3a19" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a18" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a17" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|altsyncram_c1g2:altsyncram1|ram_block3a17" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a16" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a15" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|altsyncram_c1g2:altsyncram1|ram_block3a15" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a14" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a13" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|altsyncram_c1g2:altsyncram1|ram_block3a13" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a12" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a11" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|altsyncram_c1g2:altsyncram1|ram_block3a11" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a10" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a9" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|altsyncram_c1g2:altsyncram1|ram_block3a9" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a8" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a7" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|altsyncram_c1g2:altsyncram1|ram_block3a7" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a6" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a5" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|altsyncram_c1g2:altsyncram1|ram_block3a5" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a4" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a3" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|altsyncram_c1g2:altsyncram1|ram_block3a3" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a2" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|UserDataBlock:MB0|altsyncram:altsyncram_component|altsyncram_3ik1:auto_generated|altsyncram_21g2:altsyncram1|ram_block3a1" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning: M4K memory block WYSIWYG primitive "MIPS2:Processor0|DataMemory:memData|SysDataBlock:MB1|altsyncram:altsyncram_component|altsyncram_5jk1:auto_generated|altsyncram_c1g2:altsyncram1|ram_block3a1" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 13 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin LCD_D[0] has a permanently enabled output enable
    Info: Pin LCD_D[1] has a permanently enabled output enable
    Info: Pin LCD_D[2] has a permanently enabled output enable
    Info: Pin LCD_D[3] has a permanently enabled output enable
    Info: Pin LCD_D[4] has a permanently enabled output enable
    Info: Pin LCD_D[5] has a permanently enabled output enable
    Info: Pin LCD_D[6] has a permanently enabled output enable
    Info: Pin LCD_D[7] has a permanently enabled output enable
    Info: Pin AUD_ADCLRCK has a permanently enabled output enable
    Info: Pin AUD_DACLRCK has a permanently enabled output enable
    Info: Pin AUD_BCLK has a permanently enabled output enable
    Info: Pin PS2_KBCLK has a permanently disabled output enable
    Info: Pin PS2_KBDAT has a permanently disabled output enable
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 382 warnings
    Info: Peak virtual memory: 379 megabytes
    Info: Processing ended: Thu Jul 04 15:35:42 2013
    Info: Elapsed time: 00:06:34
    Info: Total CPU time (on all processors): 00:06:27


