# Explicação 

Nesse código foi necessário utilizar a estrutura `generate` para criar um loop `for` que instancia os somadores e os conecta, sendo preciso apenas instanciar o primeiro e o último, que são casos diferentes. A função [`$bits`](https://stackoverflow.com/questions/13340301/size-bits-verilog) retorna o número de bits de uma variável. 
