# Proyecto-Digitales-II-G3
Este proyecto trata sobre la implementación de la capa física y la capa de transacción de PCIe a nivel de RTL con Verilog. Además se realiza la síntesis con Yosys.
