CTRL_OFFSET,VAR_0
CTRL_PCAP_MODE_MASK,VAR_1
CTRL_PCAP_PR_MASK,VAR_2
CTRL_PCAP_RATE_EN_MASK,VAR_3
CTRL_PCFG_PROG_B_MASK,VAR_4
CTRL_SEC_EN_MASK,VAR_5
EBUSY,VAR_6
EINVAL,VAR_7
FPGA_MGR_ENCRYPTED_BITSTREAM,VAR_8
FPGA_MGR_PARTIAL_RECONFIG,VAR_9
FPGA_RST_ALL_MASK,VAR_10
INIT_POLL_DELAY,VAR_11
INIT_POLL_TIMEOUT,VAR_12
LVL_SHFTR_DISABLE_ALL_MASK,VAR_13
LVL_SHFTR_ENABLE_PS_TO_PL,VAR_14
MCTRL_OFFSET,VAR_15
MCTRL_PCAP_LPBK_MASK,VAR_16
SLCR_FPGA_RST_CTRL_OFFSET,VAR_17
SLCR_LVL_SHFTR_EN_OFFSET,VAR_18
STATUS_DMA_Q_E,VAR_19
STATUS_DMA_Q_F,VAR_20
STATUS_OFFSET,VAR_21
STATUS_PCFG_INIT_MASK,VAR_22
clk_disable,FUNC_0
clk_enable,FUNC_1
dev_err,FUNC_2
regmap_write,FUNC_3
zynq_fpga_has_sync,FUNC_4
zynq_fpga_poll_timeout,FUNC_5
zynq_fpga_read,FUNC_6
zynq_fpga_write,FUNC_7
zynq_fpga_ops_write_init,FUNC_8
mgr,VAR_23
info,VAR_24
buf,VAR_25
count,VAR_26
priv,VAR_27
ctrl,VAR_28
status,VAR_29
err,VAR_30
