verilog work "../frq_div/frq_div.v"
