# 一些笔记

block_of_state.v---> Verilog语句块
case.v---> Verilog多路分支语句
compile_instruction.v---> Verilog编译指令
condition_state.v---> Verilog条件语句
continue_assign.v---> Verilog 连续赋值
data_type.v---> Verilog 数据类型
expression.v---> Verilog表达式
initial&always.v---> Verilog过程设计
process_assign.v---> Verilog过程赋值
time_control.v---> Verilog时序控制赋值
time_delay.v---> Verilog时延
