<?xml version="1.0" encoding="us-ascii"?>

<!-- Converter version 1.0.6340.27932 -->
<!-- Source: A1_Register_Map_Definition_with_tokens.xlsx , 5/11/2017 4:09:32 PM , MD5:4D0BC4A0475ED8FCA59D5B1988B4DFA7 -->
<!-- Source: Columbo_Virtual_Registers.xlsm , 3/15/2017 1:19:43 PM , MD5:BB5D03146FFB6A5EB36FD0EA3C0338BA -->

<ArrayOfRegInfo xmlns:xsd="http://www.w3.org/2001/XMLSchema" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance">
    <RegInfo>
        <bank>0</bank>
        <address>0</address>
        <name>WHO_AM_I</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>173</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>who_am_i</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>who_am_i</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>who_am_i</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>who_am_i</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>who_am_i</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>who_am_i</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>who_am_i</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>who_am_i</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>1</address>
        <name>LP_EN_HOST</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>1</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>lp_en_host</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>3</address>
        <name>SCRATCH_INT_STATUS_HOST</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>scratch_int_status_host</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>scratch_int_status_host</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>scratch_int_status_host</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>scratch_int_status_host</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>scratch_int_status_host</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>scratch_int_status_host</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>scratch_int_status_host</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>scratch_int_status_host</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>4</address>
        <name>RESET</name>
        <canread>false</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>temp_data_rst</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>encryption_rst</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>dmp_rst</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>dma0_rst</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>dma1_rst</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>0</index>
                <name>fifo_rst</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>0</index>
                <name>hwa_rst</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>5</address>
        <name>INT_WIDTH</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>int_cooloff_width</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>int_cooloff_width</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>int_cooloff_width</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>int_cooloff_width</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>int_pulse_width</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>1</index>
                <name>int_pulse_width</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>2</index>
                <name>int_pulse_width</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>3</index>
                <name>int_pulse_width</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>6</address>
        <name>IDLE_STATUS</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>255</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>otp_idle</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>dma0_ch0_idle</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>dma0_ch1_idle</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>dma1_ch0_idle</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>dma1_ch1_idle</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>0</index>
                <name>ae_idle</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>0</index>
                <name>dmp_idle</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>0</index>
                <name>comp_idle</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>7</address>
        <name>ENCD_FIFO_R</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>encd_fifo_r</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>encd_fifo_r</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>encd_fifo_r</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>encd_fifo_r</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>encd_fifo_r</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>encd_fifo_r</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>encd_fifo_r</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>encd_fifo_r</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>8</address>
        <name>MEM_ADDR_SEL_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>9</address>
        <name>MEM_ADDR_SEL_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>10</address>
        <name>MEM_ADDR_SEL_2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>16</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>17</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>18</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>19</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>20</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>21</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>22</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>23</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>11</address>
        <name>MEM_ADDR_SEL_3</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>24</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>25</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>26</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>27</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>28</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>29</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>30</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>31</index>
                <name>mem_addr_sel</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>12</address>
        <name>MEM_R_W</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>mem_r_w</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>mem_r_w</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>mem_r_w</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>mem_r_w</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>mem_r_w</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>mem_r_w</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>mem_r_w</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>mem_r_w</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>13</address>
        <name>CNF_CR</name>
        <canread>false</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>cnf_zeroize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>cnf_enroll</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>cnf_start</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>cnf_session_open</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>cnf_session_close</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>0</index>
                <name>cnf_vmode</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>14</address>
        <name>CNF_SR</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>3</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>cnf_busy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>cnf_ok</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>cnf_error</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>cnf_allow_s_open</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>cnf_allow_enroll</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>0</index>
                <name>cnf_allow_start</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>0</index>
                <name>cnf_in_session</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>15</address>
        <name>HOST_INT_CTRL</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>int_latch_en</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>int_actl</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>16</address>
        <name>PRGRM_STRT_ADDR_DRDY_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>17</address>
        <name>PRGRM_STRT_ADDR_DRDY_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>18</address>
        <name>PRGRM_STRT_ADDR_DRDY_2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>16</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>17</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>18</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>19</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>20</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>21</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>22</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>23</index>
                <name>prgrm_strt_addr_drdy</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>20</address>
        <name>PRGRM_STRT_ADDR_TIMER_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>21</address>
        <name>PRGRM_STRT_ADDR_TIMER_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>22</address>
        <name>PRGRM_STRT_ADDR_TIMER_2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>16</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>17</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>18</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>19</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>20</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>21</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>22</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>23</index>
                <name>prgrm_strt_addr_timer</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>24</address>
        <name>PRGRM_STRT_ADDR_DEMAND_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>25</address>
        <name>PRGRM_STRT_ADDR_DEMAND_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>26</address>
        <name>PRGRM_STRT_ADDR_DEMAND_2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>16</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>17</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>18</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>19</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>20</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>21</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>22</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>23</index>
                <name>prgrm_strt_addr_demand</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>27</address>
        <name>DMP_STACK_START_ADDR</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dmp_stack_start_addr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dmp_stack_start_addr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dmp_stack_start_addr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dmp_stack_start_addr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dmp_stack_start_addr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dmp_stack_start_addr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dmp_stack_start_addr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dmp_stack_start_addr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>29</address>
        <name>SCRATCH_INT_STATUS_DMP</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>scratch_int_status_dmp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>scratch_int_status_dmp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>scratch_int_status_dmp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>scratch_int_status_dmp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>scratch_int_status_dmp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>scratch_int_status_dmp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>scratch_int_status_dmp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>scratch_int_status_dmp</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>31</address>
        <name>DMP_STATUS</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dmp_sram_exception_status</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>32</address>
        <name>OTP0_WDATA</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>otp0_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>otp0_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>otp0_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>otp0_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>otp0_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>otp0_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>otp0_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>otp0_wdata</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>33</address>
        <name>OTP1_WDATA</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>otp1_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>otp1_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>otp1_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>otp1_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>otp1_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>otp1_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>otp1_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>otp1_wdata</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>34</address>
        <name>OTP2_WDATA</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>otp2_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>otp2_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>otp2_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>otp2_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>otp2_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>otp2_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>otp2_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>otp2_wdata</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>35</address>
        <name>OTP3_WDATA</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>otp3_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>otp3_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>otp3_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>otp3_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>otp3_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>otp3_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>otp3_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>otp3_wdata</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>36</address>
        <name>OTP4_WDATA</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>otp4_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>otp4_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>otp4_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>otp4_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>otp4_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>otp4_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>otp4_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>otp4_wdata</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>37</address>
        <name>OTP5_WDATA</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>otp5_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>otp5_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>otp5_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>otp5_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>otp5_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>otp5_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>otp5_wdata</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>otp5_wdata</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>39</address>
        <name>OTP_STATUS</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>otp_pgm_done</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>otp_pgm_fail</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>otp_fail</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>40</address>
        <name>OTP_WADDR_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>otp_waddr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>otp_waddr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>otp_waddr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>otp_waddr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>otp_waddr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>otp_waddr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>otp_waddr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>otp_waddr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>41</address>
        <name>OTP_WADDR_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>otp_waddr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>otp_waddr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>otp_waddr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>otp_waddr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>42</address>
        <name>OTP_PGM_START</name>
        <canread>false</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>otp_pgm_start</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>43</address>
        <name>OTP_CTRL</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>otp_wr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>otp_rd</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>otp_test_en</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>44</address>
        <name>OTP_MR</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>otp_mr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>otp_mr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>otp_mr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>otp_mr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>otp_mr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>otp_mr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>otp_mr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>otp_mr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>46</address>
        <name>OTP_READ_PULSE</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>5</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>otp_rd_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>otp_rd_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>otp_rd_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>otp_rd_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>otp_rd_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>otp_rd_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>otp_rd_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>48</address>
        <name>OTP_PROGRAM_PULSE_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>31</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>otp_tpp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>otp_tpp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>otp_tpp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>otp_tpp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>otp_tpp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>otp_tpp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>otp_tpp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>otp_tpp_pwdcnt</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>49</address>
        <name>OTP_PROGRAM_PULSE_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>otp_tpp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>otp_tpp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>otp_tpp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>otp_tpp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>otp_tpp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>50</address>
        <name>OTP_PGM_SOAK_PULSE_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>70</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>otp_tspp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>otp_tspp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>otp_tspp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>otp_tspp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>otp_tspp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>otp_tspp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>otp_tspp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>otp_tspp_pwdcnt</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>51</address>
        <name>OTP_PGM_SOAK_PULSE_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>otp_tspp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>otp_tspp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>otp_tspp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>otp_tspp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>otp_tspp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>otp_tspp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>otp_tspp_pwdcnt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>55</address>
        <name>PWRGOOD_3P3V_GLITCH</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>pwrGood_3p3v_glitch</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>56</address>
        <name>TESTMODECFG</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>testModeCfg</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>testModeCfg</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>testModeCfg</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>testModeCfg</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>testModeCfg</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>testModeCfg</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>testModeCfg</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>testModeCfg</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>57</address>
        <name>CHIP_STATUS</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>por_load_done</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>chip_active</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>fifo_empty</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>pwrGood_3p3v_a2d</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>58</address>
        <name>CHIP_CTRL</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>por_load</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>soft_reset</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>59</address>
        <name>CORE_PU_PD_TIME</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>133</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>pu_core_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>pu_core_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>pu_core_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>pu_core_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>pu_core_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>pu_core_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>0</index>
                <name>pd_core_timer</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>1</index>
                <name>pd_core_timer</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>60</address>
        <name>PRI_SERIF_CFG</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>spi_cpha</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>spi_cpol</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>62</address>
        <name>W_1_STICKY</name>
        <canread>false</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>cnf_block_enroll</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>otp_wr_access_dis</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>dmp_sram_execute_en</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>mem_wr_access_dis</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>raw_data_access_dis</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>0</index>
                <name>cnf_disable_vmode</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>0</index>
                <name>fa_ovrd_dis</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>63</address>
        <name>ANA_ENABLE</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>63</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>en_clkDigSS</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>en_clkHvcpSS</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>en_rcOscCal</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>en_clkHvcp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>en_rxBias</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>0</index>
                <name>rxBiasOvrd_high</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>0</index>
                <name>rcOscError_capture</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>64</address>
        <name>RXBIAS_PLL_CLK_TIME</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>63</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>pll_pu_time</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>pll_pu_time</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>pll_pu_time</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>rxbias_pu_dly_time</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>1</index>
                <name>rxbias_pu_dly_time</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>2</index>
                <name>rxbias_pu_dly_time</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>3</index>
                <name>rxbias_pu_dly_time</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>65</address>
        <name>RCOSC_DIG_CLK_TIME</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>127</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dig_clk_pu_time</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dig_clk_pu_time</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>rcosc_pu_time</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>1</index>
                <name>rcosc_pu_time</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>2</index>
                <name>rcosc_pu_time</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>3</index>
                <name>rcosc_pu_time</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>4</index>
                <name>rcosc_pu_time</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>66</address>
        <name>RCOSC_PLL_ERROR</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>pllError</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>pllError</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>pllError</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>pllError</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>rcOscError</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>1</index>
                <name>rcOscError</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>2</index>
                <name>rcOscError</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>3</index>
                <name>rcOscError</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>68</address>
        <name>TPSPI</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>arrayBackDiscon</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>69</address>
        <name>TPADDR</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>tpAddr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>tpAddr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>tpAddr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>tpAddr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>tpAddr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>tpAddr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>70</address>
        <name>TPMODE</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>tpMode</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>tpMode</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>tpMode</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>tpMode</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>tpData</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>0</index>
                <name>temp_done_ovrd</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>0</index>
                <name>clk_ts_4m_dis</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>0</index>
                <name>rst_ts_b_ovrd</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>71</address>
        <name>TPCTRLEN</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>tpStrobe</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>tpReset_b</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>tpModeEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>sleepRegCtrlEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>irqRegCtrlEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>0</index>
                <name>hs0RegCtrlEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>0</index>
                <name>hs1RegCtrlEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>72</address>
        <name>TPBIT</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>tpBit_a2d</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>73</address>
        <name>CHOP_TRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>hsBusSampSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>hsBusTopSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>hsBusBufIbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>1</index>
                <name>hsBusBufIbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>sleepAtpChop</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>0</index>
                <name>irqAtpChop</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>0</index>
                <name>tstHs0AtpChop</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>0</index>
                <name>tstHs1AtpChop</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>74</address>
        <name>OPENDRAINEN</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>sleepOpenDrainEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>irqOpenDrainEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>tstHs0OpenDrainEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>tstHs1OpenDrainEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>76</address>
        <name>IRQ_CFG</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>irqOutputEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>irqFromPadDis</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>irqTpEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>irqDtp0BusEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>irqAtp0BusEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>0</index>
                <name>irqAnalogBufEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>0</index>
                <name>irqAnalogSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>77</address>
        <name>SLEEP_CFG</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>sleepOutputEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>sleepFromPadDis</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>sleepTpEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>sleepDtp1BusEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>sleepAtp1BusEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>0</index>
                <name>sleepAnalogBufEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>0</index>
                <name>sleepAnalogSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>78</address>
        <name>TSTHS0_CFG</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>tstHs0OutputEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>tstHs0FromPadDis</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>tstHs0TpEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>tstHs0Dtp2BusEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>tstHs0Atp2BusEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>0</index>
                <name>tstHs0AnalogBufEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>0</index>
                <name>tstHs0AnalogSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>0</index>
                <name>tstHs0HsBusEn</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>79</address>
        <name>TSTHS1_CFG</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>tstHs1OutputEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>tstHs1FromPadDis</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>tstHs1TpEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>tstHs1Dtp3BusEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>tstHs1Atp3BusEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>0</index>
                <name>tstHs1AnalogBufEn</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>0</index>
                <name>tstHs1AnalogSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>0</index>
                <name>tstHs1HsBusEn</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>81</address>
        <name>PROTECT_CFG</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>en_digRxProtect</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>en_hvcpRxProtect</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>en_rxProtectTest</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>84</address>
        <name>SPARE_REG_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>spare_1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>spare_1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>spare_1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>spare_1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>spare_1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>spare_1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>spare_1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>spare_1</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>85</address>
        <name>SPARE_REG_2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>spare_2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>spare_2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>spare_2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>spare_2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>spare_2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>spare_2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>spare_2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>spare_2</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>88</address>
        <name>DBG_DATA_0</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dbg_data</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>89</address>
        <name>DBG_DATA_1</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dbg_data</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>90</address>
        <name>DBG_DATA_2</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>16</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>17</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>18</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>19</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>20</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>21</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>22</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>23</index>
                <name>dbg_data</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>91</address>
        <name>DBG_DATA_3</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>24</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>25</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>26</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>27</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>28</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>29</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>30</index>
                <name>dbg_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>31</index>
                <name>dbg_data</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>120</address>
        <name>VIRTUAL_M4_ENABLE</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>124</address>
        <name>VIRTUAL_DMP_TRACE</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>128</address>
        <name>PWR_MGMT</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>hwa_en</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>temp_en</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>lp_en_dmp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>standby_en</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>129</address>
        <name>DMP_TIMER_INT_ENABLE</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>timer0_int_en</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>timer1_int_en</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>131</address>
        <name>DMP_TIMER_INT_STATUS</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>timer0_int</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>timer1_int</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>132</address>
        <name>DMP_INT_ENABLE_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma0_ch0_int_en</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>dma0_ch1_int_en</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>dma1_ch0_int_en</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>dma1_ch1_int_en</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>compensation_int_en</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>0</index>
                <name>temp_int_en</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>0</index>
                <name>hwa_int_en</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>0</index>
                <name>fifo_empty_int_en</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>134</address>
        <name>DMP_INT_STATUS_0</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma0_ch0_int</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>dma0_ch1_int</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>dma1_ch0_int</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>dma1_ch1_int</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>compensation_int</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>0</index>
                <name>temp_int</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>0</index>
                <name>hwa_int</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>0</index>
                <name>fifo_empty_int</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>135</address>
        <name>W_1_STICKY_OVRD</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>cnf_block_enroll_ovrd</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>otp_wr_access_dis_ovrd</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>mem_wr_access_dis_ovrd</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>faFromPadDis</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>0</index>
                <name>cnf_disable_vmode_ovrd</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>136</address>
        <name>DMA0_CH_0_SADR_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>137</address>
        <name>DMA0_CH_0_SADR_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>138</address>
        <name>DMA0_CH_0_SADR_2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>16</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>17</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>18</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>19</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>20</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>21</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>22</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>23</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>139</address>
        <name>DMA0_CH_0_SADR_3</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>24</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>25</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>26</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>27</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>28</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>29</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>30</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>31</index>
                <name>dma0_ch_0_sadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>140</address>
        <name>DMA0_CH_0_DADR_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>141</address>
        <name>DMA0_CH_0_DADR_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>142</address>
        <name>DMA0_CH_0_DADR_2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>16</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>17</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>18</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>19</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>20</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>21</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>22</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>23</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>143</address>
        <name>DMA0_CH_0_DADR_3</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>24</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>25</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>26</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>27</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>28</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>29</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>30</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>31</index>
                <name>dma0_ch_0_dadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>144</address>
        <name>DMA0_CH_0_SSTRIDE_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma0_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma0_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma0_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma0_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma0_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma0_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma0_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma0_ch_0_sstride</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>145</address>
        <name>DMA0_CH_0_SSTRIDE_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma0_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma0_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma0_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma0_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma0_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma0_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma0_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma0_ch_0_sstride</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>146</address>
        <name>DMA0_CH_0_DSTRIDE_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma0_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma0_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma0_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma0_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma0_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma0_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma0_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma0_ch_0_dstride</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>147</address>
        <name>DMA0_CH_0_DSTRIDE_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma0_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma0_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma0_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma0_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma0_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma0_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma0_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma0_ch_0_dstride</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>148</address>
        <name>DMA0_CH_0_TSIZE_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma0_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma0_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma0_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma0_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma0_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma0_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma0_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma0_ch_0_tsize</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>149</address>
        <name>DMA0_CH_0_TSIZE_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma0_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma0_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma0_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma0_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma0_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma0_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma0_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma0_ch_0_tsize</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>150</address>
        <name>DMA0_CH_0_CTRL</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma0_ch_0_burst_size</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma0_ch_0_burst_size</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma0_ch_0_burst_size</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>151</address>
        <name>DMA0_CH_0_STRT</name>
        <canread>false</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma0_ch_0_strt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>152</address>
        <name>DMA0_CH_1_SADR_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>153</address>
        <name>DMA0_CH_1_SADR_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>154</address>
        <name>DMA0_CH_1_SADR_2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>16</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>17</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>18</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>19</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>20</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>21</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>22</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>23</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>155</address>
        <name>DMA0_CH_1_SADR_3</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>24</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>25</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>26</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>27</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>28</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>29</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>30</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>31</index>
                <name>dma0_ch_1_sadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>156</address>
        <name>DMA0_CH_1_DADR_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>157</address>
        <name>DMA0_CH_1_DADR_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>158</address>
        <name>DMA0_CH_1_DADR_2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>16</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>17</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>18</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>19</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>20</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>21</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>22</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>23</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>159</address>
        <name>DMA0_CH_1_DADR_3</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>24</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>25</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>26</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>27</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>28</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>29</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>30</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>31</index>
                <name>dma0_ch_1_dadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>160</address>
        <name>DMA0_CH_1_SSTRIDE_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma0_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma0_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma0_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma0_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma0_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma0_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma0_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma0_ch_1_sstride</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>161</address>
        <name>DMA0_CH_1_SSTRIDE_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma0_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma0_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma0_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma0_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma0_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma0_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma0_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma0_ch_1_sstride</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>162</address>
        <name>DMA0_CH_1_DSTRIDE_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma0_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma0_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma0_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma0_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma0_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma0_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma0_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma0_ch_1_dstride</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>163</address>
        <name>DMA0_CH_1_DSTRIDE_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma0_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma0_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma0_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma0_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma0_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma0_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma0_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma0_ch_1_dstride</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>164</address>
        <name>DMA0_CH_1_TSIZE_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma0_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma0_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma0_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma0_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma0_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma0_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma0_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma0_ch_1_tsize</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>165</address>
        <name>DMA0_CH_1_TSIZE_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma0_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma0_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma0_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma0_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma0_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma0_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma0_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma0_ch_1_tsize</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>166</address>
        <name>DMA0_CH_1_CTRL</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma0_ch_1_burst_size</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma0_ch_1_burst_size</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma0_ch_1_burst_size</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>167</address>
        <name>DMA0_CH_1_STRT</name>
        <canread>false</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma0_ch_1_strt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>168</address>
        <name>DMA1_CH_0_SADR_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>169</address>
        <name>DMA1_CH_0_SADR_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>170</address>
        <name>DMA1_CH_0_SADR_2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>16</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>17</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>18</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>19</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>20</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>21</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>22</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>23</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>171</address>
        <name>DMA1_CH_0_SADR_3</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>24</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>25</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>26</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>27</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>28</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>29</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>30</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>31</index>
                <name>dma1_ch_0_sadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>172</address>
        <name>DMA1_CH_0_DADR_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>173</address>
        <name>DMA1_CH_0_DADR_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>174</address>
        <name>DMA1_CH_0_DADR_2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>16</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>17</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>18</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>19</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>20</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>21</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>22</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>23</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>175</address>
        <name>DMA1_CH_0_DADR_3</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>24</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>25</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>26</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>27</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>28</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>29</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>30</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>31</index>
                <name>dma1_ch_0_dadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>176</address>
        <name>DMA1_CH_0_SSTRIDE_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma1_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma1_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma1_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma1_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma1_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma1_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma1_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma1_ch_0_sstride</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>177</address>
        <name>DMA1_CH_0_SSTRIDE_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma1_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma1_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma1_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma1_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma1_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma1_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma1_ch_0_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma1_ch_0_sstride</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>178</address>
        <name>DMA1_CH_0_DSTRIDE_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma1_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma1_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma1_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma1_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma1_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma1_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma1_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma1_ch_0_dstride</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>179</address>
        <name>DMA1_CH_0_DSTRIDE_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma1_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma1_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma1_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma1_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma1_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma1_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma1_ch_0_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma1_ch_0_dstride</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>180</address>
        <name>DMA1_CH_0_TSIZE_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma1_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma1_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma1_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma1_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma1_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma1_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma1_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma1_ch_0_tsize</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>181</address>
        <name>DMA1_CH_0_TSIZE_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma1_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma1_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma1_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma1_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma1_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma1_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma1_ch_0_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma1_ch_0_tsize</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>182</address>
        <name>DMA1_CH_0_CTRL</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma1_ch_0_burst_size</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma1_ch_0_burst_size</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma1_ch_0_burst_size</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>183</address>
        <name>DMA1_CH_0_STRT</name>
        <canread>false</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma1_ch_0_strt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>184</address>
        <name>DMA1_CH_1_SADR_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>185</address>
        <name>DMA1_CH_1_SADR_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>186</address>
        <name>DMA1_CH_1_SADR_2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>16</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>17</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>18</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>19</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>20</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>21</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>22</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>23</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>187</address>
        <name>DMA1_CH_1_SADR_3</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>24</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>25</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>26</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>27</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>28</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>29</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>30</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>31</index>
                <name>dma1_ch_1_sadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>188</address>
        <name>DMA1_CH_1_DADR_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>189</address>
        <name>DMA1_CH_1_DADR_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>190</address>
        <name>DMA1_CH_1_DADR_2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>16</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>17</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>18</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>19</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>20</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>21</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>22</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>23</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>191</address>
        <name>DMA1_CH_1_DADR_3</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>24</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>25</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>26</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>27</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>28</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>29</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>30</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>31</index>
                <name>dma1_ch_1_dadr</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>192</address>
        <name>DMA1_CH_1_SSTRIDE_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma1_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma1_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma1_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma1_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma1_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma1_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma1_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma1_ch_1_sstride</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>193</address>
        <name>DMA1_CH_1_SSTRIDE_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma1_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma1_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma1_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma1_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma1_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma1_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma1_ch_1_sstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma1_ch_1_sstride</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>194</address>
        <name>DMA1_CH_1_DSTRIDE_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma1_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma1_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma1_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma1_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma1_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma1_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma1_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma1_ch_1_dstride</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>195</address>
        <name>DMA1_CH_1_DSTRIDE_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma1_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma1_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma1_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma1_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma1_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma1_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma1_ch_1_dstride</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma1_ch_1_dstride</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>196</address>
        <name>DMA1_CH_1_TSIZE_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma1_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma1_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma1_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dma1_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dma1_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dma1_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dma1_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dma1_ch_1_tsize</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>197</address>
        <name>DMA1_CH_1_TSIZE_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>dma1_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>dma1_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>dma1_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>dma1_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>dma1_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>dma1_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>dma1_ch_1_tsize</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>dma1_ch_1_tsize</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>198</address>
        <name>DMA1_CH_1_CTRL</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma1_ch_1_burst_size</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dma1_ch_1_burst_size</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dma1_ch_1_burst_size</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>199</address>
        <name>DMA1_CH_1_STRT</name>
        <canread>false</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dma1_ch_1_strt</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>208</address>
        <name>PER_PIXEL_ANALOG_TRIM0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>analog_trim0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>analog_trim0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>analog_trim0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>analog_trim0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>analog_trim0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>analog_trim0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>analog_trim0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>analog_trim0</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>209</address>
        <name>PER_PIXEL_DIG_TRIM0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dig_trim0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dig_trim0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dig_trim0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dig_trim0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dig_trim0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dig_trim0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dig_trim0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dig_trim0</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>210</address>
        <name>PER_PIXEL_ANALOG_TRIM1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>analog_trim1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>analog_trim1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>analog_trim1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>analog_trim1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>analog_trim1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>analog_trim1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>analog_trim1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>analog_trim1</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>211</address>
        <name>PER_PIXEL_DIG_TRIM1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dig_trim1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dig_trim1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dig_trim1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dig_trim1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dig_trim1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dig_trim1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dig_trim1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dig_trim1</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>212</address>
        <name>PER_PIXEL_ANALOG_TRIM2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>analog_trim2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>analog_trim2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>analog_trim2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>analog_trim2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>analog_trim2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>analog_trim2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>analog_trim2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>analog_trim2</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>213</address>
        <name>PER_PIXEL_DIG_TRIM2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dig_trim2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dig_trim2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dig_trim2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dig_trim2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dig_trim2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dig_trim2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dig_trim2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dig_trim2</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>214</address>
        <name>PER_PIXEL_ANALOG_TRIM3</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>analog_trim3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>analog_trim3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>analog_trim3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>analog_trim3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>analog_trim3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>analog_trim3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>analog_trim3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>analog_trim3</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>215</address>
        <name>PER_PIXEL_DIG_TRIM3</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dig_trim3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dig_trim3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dig_trim3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dig_trim3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dig_trim3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dig_trim3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dig_trim3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dig_trim3</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>216</address>
        <name>PER_PIXEL_ANALOG_TRIM4</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>analog_trim4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>analog_trim4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>analog_trim4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>analog_trim4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>analog_trim4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>analog_trim4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>analog_trim4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>analog_trim4</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>217</address>
        <name>PER_PIXEL_DIG_TRIM4</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dig_trim4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dig_trim4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dig_trim4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dig_trim4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dig_trim4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dig_trim4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dig_trim4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dig_trim4</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>218</address>
        <name>PER_PIXEL_ANALOG_TRIM5</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>analog_trim5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>analog_trim5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>analog_trim5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>analog_trim5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>analog_trim5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>analog_trim5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>analog_trim5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>analog_trim5</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>219</address>
        <name>PER_PIXEL_DIG_TRIM5</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dig_trim5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dig_trim5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dig_trim5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dig_trim5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dig_trim5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dig_trim5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dig_trim5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dig_trim5</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>220</address>
        <name>PER_PIXEL_ANALOG_TRIM6</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>analog_trim6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>analog_trim6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>analog_trim6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>analog_trim6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>analog_trim6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>analog_trim6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>analog_trim6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>analog_trim6</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>221</address>
        <name>PER_PIXEL_DIG_TRIM6</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dig_trim6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dig_trim6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dig_trim6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dig_trim6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dig_trim6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dig_trim6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dig_trim6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dig_trim6</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>222</address>
        <name>PER_PIXEL_ANALOG_TRIM7</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>analog_trim7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>analog_trim7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>analog_trim7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>analog_trim7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>analog_trim7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>analog_trim7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>analog_trim7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>analog_trim7</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>223</address>
        <name>PER_PIXEL_DIG_TRIM7</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dig_trim7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dig_trim7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dig_trim7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dig_trim7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dig_trim7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dig_trim7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dig_trim7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dig_trim7</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>224</address>
        <name>PER_PIXEL_ANALOG_TRIM8</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>analog_trim8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>analog_trim8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>analog_trim8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>analog_trim8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>analog_trim8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>analog_trim8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>analog_trim8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>analog_trim8</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>225</address>
        <name>PER_PIXEL_DIG_TRIM8</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dig_trim8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dig_trim8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dig_trim8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dig_trim8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dig_trim8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dig_trim8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dig_trim8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dig_trim8</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>226</address>
        <name>PER_PIXEL_ANALOG_TRIM9</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>analog_trim9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>analog_trim9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>analog_trim9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>analog_trim9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>analog_trim9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>analog_trim9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>analog_trim9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>analog_trim9</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>227</address>
        <name>PER_PIXEL_DIG_TRIM9</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dig_trim9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dig_trim9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dig_trim9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dig_trim9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dig_trim9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dig_trim9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dig_trim9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>dig_trim9</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>232</address>
        <name>RX0STG3GAINTRIM</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rx0Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rx0Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rx0Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rx0Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>233</address>
        <name>RX1STG3GAINTRIM</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rx1Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rx1Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rx1Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rx1Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>234</address>
        <name>RX2STG3GAINTRIM</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rx2Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rx2Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rx2Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rx2Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>235</address>
        <name>RX3STG3GAINTRIM</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rx3Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rx3Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rx3Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rx3Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>236</address>
        <name>RX4STG3GAINTRIM</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rx4Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rx4Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rx4Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rx4Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>237</address>
        <name>RX5STG3GAINTRIM</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rx5Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rx5Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rx5Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rx5Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>238</address>
        <name>RX6STG3GAINTRIM</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rx6Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rx6Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rx6Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rx6Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>239</address>
        <name>RX7STG3GAINTRIM</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rx7Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rx7Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rx7Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rx7Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>240</address>
        <name>RX8STG3GAINTRIM</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rx8Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rx8Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rx8Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rx8Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>241</address>
        <name>RX9STG3GAINTRIM</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rx9Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rx9Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rx9Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rx9Stg3GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>244</address>
        <name>PER_PIXEL_COMPENSATED_DATA0</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>compensated_data0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>compensated_data0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>compensated_data0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>compensated_data0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>compensated_data0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>compensated_data0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>compensated_data0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>compensated_data0</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>245</address>
        <name>PER_PIXEL_COMPENSATED_DATA1</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>compensated_data1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>compensated_data1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>compensated_data1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>compensated_data1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>compensated_data1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>compensated_data1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>compensated_data1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>compensated_data1</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>246</address>
        <name>PER_PIXEL_COMPENSATED_DATA2</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>compensated_data2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>compensated_data2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>compensated_data2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>compensated_data2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>compensated_data2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>compensated_data2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>compensated_data2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>compensated_data2</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>247</address>
        <name>PER_PIXEL_COMPENSATED_DATA3</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>compensated_data3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>compensated_data3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>compensated_data3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>compensated_data3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>compensated_data3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>compensated_data3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>compensated_data3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>compensated_data3</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>248</address>
        <name>PER_PIXEL_COMPENSATED_DATA4</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>compensated_data4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>compensated_data4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>compensated_data4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>compensated_data4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>compensated_data4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>compensated_data4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>compensated_data4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>compensated_data4</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>249</address>
        <name>PER_PIXEL_COMPENSATED_DATA5</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>compensated_data5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>compensated_data5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>compensated_data5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>compensated_data5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>compensated_data5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>compensated_data5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>compensated_data5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>compensated_data5</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>250</address>
        <name>PER_PIXEL_COMPENSATED_DATA6</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>compensated_data6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>compensated_data6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>compensated_data6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>compensated_data6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>compensated_data6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>compensated_data6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>compensated_data6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>compensated_data6</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>251</address>
        <name>PER_PIXEL_COMPENSATED_DATA7</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>compensated_data7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>compensated_data7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>compensated_data7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>compensated_data7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>compensated_data7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>compensated_data7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>compensated_data7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>compensated_data7</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>252</address>
        <name>PER_PIXEL_COMPENSATED_DATA8</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>compensated_data8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>compensated_data8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>compensated_data8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>compensated_data8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>compensated_data8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>compensated_data8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>compensated_data8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>compensated_data8</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>253</address>
        <name>PER_PIXEL_COMPENSATED_DATA9</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>compensated_data9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>compensated_data9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>compensated_data9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>compensated_data9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>compensated_data9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>compensated_data9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>compensated_data9</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>compensated_data9</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>254</address>
        <name>COMPENSATION_TRIGGER</name>
        <canread>false</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>analog_comp_start</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>comp_blk_reset</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>255</address>
        <name>COMPENSATION_CONTROL</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>digital_comp_bypass</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>analog_comp_bypass</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>comp_data_swap</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>256</address>
        <name>DIGITAL_T_COMP_CONST_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>digital_temp_const</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>digital_temp_const</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>digital_temp_const</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>digital_temp_const</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>digital_temp_const</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>digital_temp_const</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>digital_temp_const</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>digital_temp_const</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>257</address>
        <name>DIGITAL_T_COMP_CONST_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>digital_temp_const</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>digital_temp_const</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>digital_temp_const</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>digital_temp_const</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>258</address>
        <name>ABS_CONSTANT_TRIM_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>abs_constant_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>abs_constant_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>abs_constant_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>abs_constant_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>abs_constant_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>abs_constant_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>abs_constant_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>abs_constant_trim</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>259</address>
        <name>ABS_CONSTANT_TRIM_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>abs_constant_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>abs_constant_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>abs_constant_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>abs_constant_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>260</address>
        <name>ANALOG_T_COMP_CONST</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>128</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>analog_t_comp_const</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>analog_t_comp_const</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>analog_t_comp_const</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>analog_t_comp_const</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>analog_t_comp_const</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>analog_t_comp_const</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>analog_t_comp_const</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>analog_t_comp_const</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>262</address>
        <name>SNAP_OFFSET_ANG_CU_DATA</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>snap_ang_cu_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>snap_ang_cu_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>snap_ang_cu_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>snap_ang_cu_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>snap_offset</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>1</index>
                <name>snap_offset</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>2</index>
                <name>snap_offset</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>3</index>
                <name>snap_offset</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>264</address>
        <name>DGT_CU_ERR</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dgt_cu_err</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>266</address>
        <name>SNAP_ADC_OUT</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>snap_adc_out</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>snap_adc_out</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>snap_adc_out</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>snap_adc_out</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>snap_adc_out</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>snap_adc_out</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>snap_adc_out</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>snap_adc_out</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>268</address>
        <name>SNAP_X_CORD</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>snap_x_cord</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>snap_x_cord</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>snap_x_cord</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>snap_x_cord</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>snap_x_cord</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>snap_x_cord</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>snap_x_cord</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>snap_x_cord</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>270</address>
        <name>SNAP_Y_CORD</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>snap_y_cord</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>snap_y_cord</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>snap_y_cord</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>snap_y_cord</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>snap_y_cord</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>snap_y_cord</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>snap_y_cord</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>snap_y_cord</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>271</address>
        <name>TEMP_CONTROL</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dlpf_cfg</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dlpf_cfg</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dlpf_cfg</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>dem_en</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>272</address>
        <name>TEMP_STATUS</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>temp_done</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>273</address>
        <name>OFFSET_REG</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>92</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>temp_offset_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>temp_offset_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>temp_offset_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>temp_offset_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>temp_offset_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>temp_offset_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>temp_offset_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>274</address>
        <name>CONTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>temp_co_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>temp_co_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>temp_co_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>temp_co_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>temp_co_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>temp_co_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>temp_co_trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>276</address>
        <name>TEMP_DATA_0</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>temp_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>temp_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>temp_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>temp_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>temp_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>temp_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>temp_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>temp_data</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>277</address>
        <name>TEMP_DATA_1</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>temp_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>temp_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>temp_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>temp_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>temp_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>temp_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>temp_data</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>temp_data</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>280</address>
        <name>RXDELAYINTSTART_TEMP_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxDelayIntStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxDelayIntStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rxDelayIntStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rxDelayIntStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>rxDelayIntStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>rxDelayIntStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>rxDelayIntStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>rxDelayIntStart_Temp</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>281</address>
        <name>RXDELAYINTSTART_TEMP_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>rxDelayIntStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>rxDelayIntStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>rxDelayIntStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>282</address>
        <name>RXDELAYINTSTOP_TEMP_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxDelayIntStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxDelayIntStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rxDelayIntStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rxDelayIntStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>rxDelayIntStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>rxDelayIntStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>rxDelayIntStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>rxDelayIntStop_Temp</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>283</address>
        <name>RXDELAYINTSTOP_TEMP_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>rxDelayIntStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>rxDelayIntStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>rxDelayIntStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>284</address>
        <name>RXDELAYTRACKSTART_TEMP_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>1</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxDelayTrackStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxDelayTrackStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rxDelayTrackStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rxDelayTrackStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>rxDelayTrackStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>rxDelayTrackStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>rxDelayTrackStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>rxDelayTrackStart_Temp</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>285</address>
        <name>RXDELAYTRACKSTART_TEMP_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>rxDelayTrackStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>rxDelayTrackStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>rxDelayTrackStart_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>286</address>
        <name>RXDELAYTRACKSTOP_TEMP_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>3</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxDelayTrackStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxDelayTrackStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rxDelayTrackStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rxDelayTrackStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>rxDelayTrackStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>rxDelayTrackStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>rxDelayTrackStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>rxDelayTrackStop_Temp</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>287</address>
        <name>RXDELAYTRACKSTOP_TEMP_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>rxDelayTrackStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>rxDelayTrackStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>rxDelayTrackStop_Temp</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>289</address>
        <name>AE_MODE</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_vm</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>ae_initOnly</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>290</address>
        <name>AE_CTRL</name>
        <canread>false</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_start</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>ae_blk_rst</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>ae_vm_rxshifty</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>ae_vm_rxshiftx</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>ae_vm_txshifty</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>0</index>
                <name>ae_vm_txshiftx</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>291</address>
        <name>TXSHIFTNUMX</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txShiftNumX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txShiftNumX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txShiftNumX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>txShiftNumX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>txShiftNumX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>txShiftNumX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>txShiftNumX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>txShiftNumX</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>292</address>
        <name>TXSHIFTNUMY</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txShiftNumY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txShiftNumY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txShiftNumY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>txShiftNumY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>txShiftNumY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>txShiftNumY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>txShiftNumY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>txShiftNumY</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>293</address>
        <name>RXSHIFTNUMX</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxShiftNumX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxShiftNumX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rxShiftNumX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rxShiftNumX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>rxShiftNumX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>rxShiftNumX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>rxShiftNumX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>rxShiftNumX</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>294</address>
        <name>RXSHIFTNUMY</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxShiftNumY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxShiftNumY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rxShiftNumY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rxShiftNumY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>rxShiftNumY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>rxShiftNumY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>rxShiftNumY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>rxShiftNumY</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>295</address>
        <name>EN_ARRAYTXPAIR</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>31</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>en_arrayTxPair</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>en_arrayTxPair</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>en_arrayTxPair</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>en_arrayTxPair</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>en_arrayTxPair</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>296</address>
        <name>EN_ARRAY_RXBLOCK_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>3</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>en_arrayRxBlock</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>en_arrayRxBlock</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>en_arrayRxBlock</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>en_arrayRxBlock</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>en_arrayRxBlock</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>en_arrayRxBlock</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>en_arrayRxBlock</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>en_arrayRxBlock</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>297</address>
        <name>EN_ARRAY_RXBLOCK_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>en_arrayRxBlock</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>en_arrayRxBlock</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>298</address>
        <name>BLKSIZEX</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>27</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>blksizex</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>blksizex</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>blksizex</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>blksizex</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>blksizex</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>blksizex</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>blksizex</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>blksizex</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>299</address>
        <name>BLKSIZEY</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>31</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>blksizey</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>blksizey</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>blksizey</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>blksizey</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>blksizey</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>blksizey</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>blksizey</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>blksizey</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>300</address>
        <name>TXBFPHVECTOR0_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txBfPhVector0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txBfPhVector0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txBfPhVector0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>txBfPhVector0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>txBfPhVector0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>txBfPhVector0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>txBfPhVector0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>txBfPhVector0</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>301</address>
        <name>TXBFPHVECTOR0_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>txBfPhVector0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>txBfPhVector0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>txBfPhVector0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>txBfPhVector0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>txBfPhVector0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>txBfPhVector0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>txBfPhVector0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>txBfPhVector0</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>302</address>
        <name>TXBFPHVECTOR0_2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>16</index>
                <name>txBfPhVector0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>17</index>
                <name>txBfPhVector0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>304</address>
        <name>TXBFPHVECTOR1_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txBfPhVector1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txBfPhVector1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txBfPhVector1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>txBfPhVector1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>txBfPhVector1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>txBfPhVector1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>txBfPhVector1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>txBfPhVector1</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>305</address>
        <name>TXBFPHVECTOR1_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>txBfPhVector1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>txBfPhVector1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>txBfPhVector1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>txBfPhVector1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>txBfPhVector1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>txBfPhVector1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>txBfPhVector1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>txBfPhVector1</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>306</address>
        <name>TXBFPHVECTOR1_2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>16</index>
                <name>txBfPhVector1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>17</index>
                <name>txBfPhVector1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>308</address>
        <name>TXBFPHVECTOR2_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>1</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txBfPhVector2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txBfPhVector2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txBfPhVector2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>txBfPhVector2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>txBfPhVector2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>txBfPhVector2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>txBfPhVector2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>txBfPhVector2</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>309</address>
        <name>TXBFPHVECTOR2_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>txBfPhVector2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>txBfPhVector2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>txBfPhVector2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>txBfPhVector2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>txBfPhVector2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>txBfPhVector2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>txBfPhVector2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>txBfPhVector2</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>310</address>
        <name>TXBFPHVECTOR2_2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>16</index>
                <name>txBfPhVector2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>17</index>
                <name>txBfPhVector2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>312</address>
        <name>TXBFPHVECTOR3_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>1</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txBfPhVector3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txBfPhVector3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txBfPhVector3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>txBfPhVector3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>txBfPhVector3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>txBfPhVector3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>txBfPhVector3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>txBfPhVector3</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>313</address>
        <name>TXBFPHVECTOR3_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>txBfPhVector3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>txBfPhVector3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>txBfPhVector3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>txBfPhVector3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>txBfPhVector3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>txBfPhVector3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>txBfPhVector3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>txBfPhVector3</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>314</address>
        <name>TXBFPHVECTOR3_2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>16</index>
                <name>txBfPhVector3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>17</index>
                <name>txBfPhVector3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>316</address>
        <name>TXBFPHVECTOR4_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txBfPhVector4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txBfPhVector4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txBfPhVector4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>txBfPhVector4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>txBfPhVector4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>txBfPhVector4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>txBfPhVector4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>txBfPhVector4</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>317</address>
        <name>TXBFPHVECTOR4_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>txBfPhVector4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>txBfPhVector4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>txBfPhVector4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>txBfPhVector4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>txBfPhVector4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>txBfPhVector4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>txBfPhVector4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>txBfPhVector4</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>318</address>
        <name>TXBFPHVECTOR4_2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>16</index>
                <name>txBfPhVector4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>17</index>
                <name>txBfPhVector4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>320</address>
        <name>TXBFVEC4ROW0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>1</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txBfVec4Row0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txBfVec4Row0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txBfVec4Row0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>321</address>
        <name>TXBFVEC4ROW1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>2</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txBfVec4Row1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txBfVec4Row1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txBfVec4Row1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>322</address>
        <name>TXBFVEC4ROW2</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>4</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txBfVec4Row2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txBfVec4Row2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txBfVec4Row2</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>323</address>
        <name>TXBFVEC4ROW3</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>3</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txBfVec4Row3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txBfVec4Row3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txBfVec4Row3</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>324</address>
        <name>TXBFVEC4ROW4</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>3</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txBfVec4Row4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txBfVec4Row4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txBfVec4Row4</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>325</address>
        <name>TXBFVEC4ROW5</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>3</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txBfVec4Row5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txBfVec4Row5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txBfVec4Row5</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>326</address>
        <name>TXBFVEC4ROW6</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>4</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txBfVec4Row6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txBfVec4Row6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txBfVec4Row6</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>327</address>
        <name>TXBFVEC4ROW7</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>2</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txBfVec4Row7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txBfVec4Row7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txBfVec4Row7</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>328</address>
        <name>TXBFVEC4ROW8</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>1</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txBfVec4Row8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txBfVec4Row8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txBfVec4Row8</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>332</address>
        <name>RXROWSEL_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxRowSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxRowSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rxRowSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rxRowSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>rxRowSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>rxRowSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>rxRowSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>rxRowSel</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>333</address>
        <name>RXROWSEL_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>rxRowSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>334</address>
        <name>RXCOLSEL_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxColSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxColSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rxColSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rxColSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>rxColSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>rxColSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>rxColSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>rxColSel</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>335</address>
        <name>RXCOLSEL_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>rxColSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>336</address>
        <name>AE_TXADDRX</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_txAddrX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>ae_txAddrX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>ae_txAddrX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>ae_txAddrX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>ae_txAddrX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>ae_txAddrX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>ae_txAddrX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>ae_txAddrX</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>337</address>
        <name>AE_TXADDRY</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_txAddrY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>ae_txAddrY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>ae_txAddrY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>ae_txAddrY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>ae_txAddrY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>ae_txAddrY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>ae_txAddrY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>ae_txAddrY</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>338</address>
        <name>AE_RXADDRX</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_rxAddrX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>ae_rxAddrX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>ae_rxAddrX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>ae_rxAddrX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>ae_rxAddrX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>ae_rxAddrX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>ae_rxAddrX</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>ae_rxAddrX</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>339</address>
        <name>AE_RXADDRY</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_rxAddrY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>ae_rxAddrY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>ae_rxAddrY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>ae_rxAddrY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>ae_rxAddrY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>ae_rxAddrY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>ae_rxAddrY</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>ae_rxAddrY</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>340</address>
        <name>AE_TXPHSELV0TOP</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_txPhSelV0Top</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>ae_txPhSelV0Top</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>341</address>
        <name>AE_TXPHSELV1TOP</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_txPhSelV1Top</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>ae_txPhSelV1Top</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>342</address>
        <name>AE_TXPHSELV2TOP</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_txPhSelV2Top</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>ae_txPhSelV2Top</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>343</address>
        <name>AE_TXPHSELV3TOP</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_txPhSelV3Top</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>ae_txPhSelV3Top</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>344</address>
        <name>AE_TXPHSELV4TOP</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_txPhSelV4Top</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>ae_txPhSelV4Top</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>348</address>
        <name>AE_TXPHSELV0BOT</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_txPhSelV0Bot</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>ae_txPhSelV0Bot</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>349</address>
        <name>AE_TXPHSELV1BOT</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_txPhSelV1Bot</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>ae_txPhSelV1Bot</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>350</address>
        <name>AE_TXPHSELV2BOT</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_txPhSelV2Bot</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>ae_txPhSelV2Bot</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>351</address>
        <name>AE_TXPHSELV3BOT</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_txPhSelV3Bot</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>ae_txPhSelV3Bot</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>352</address>
        <name>AE_TXPHSELV4BOT</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_txPhSelV4Bot</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>ae_txPhSelV4Bot</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>356</address>
        <name>AE_RANDOM_0</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>1</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_random</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>ae_random</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>ae_random</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>ae_random</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>ae_random</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>ae_random</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>ae_random</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>ae_random</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>357</address>
        <name>AE_RANDOM_1</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>ae_random</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>ae_random</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>ae_random</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>11</index>
                <name>ae_random</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>12</index>
                <name>ae_random</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>13</index>
                <name>ae_random</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>14</index>
                <name>ae_random</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>15</index>
                <name>ae_random</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>358</address>
        <name>AE_RANDOM_2</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>16</index>
                <name>ae_random</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>360</address>
        <name>AE_RXSELCOLTOP</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_rxColSelTop</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>361</address>
        <name>AE_RXSELCOLBOT</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_rxColSelBot</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>362</address>
        <name>AE_TXPHVECSEL</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_txPhVecSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>ae_txPhVecSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>ae_txPhVecSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>363</address>
        <name>AE_RXROWSEL</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_rxRowSel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>364</address>
        <name>AE_STATE</name>
        <canread>true</canread>
        <canwrite>false</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>ae_state</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>ae_state</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>ae_state</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>ae_state</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>368</address>
        <name>DBG_CFG</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dbg_en</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>dbg_snapshot_en</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>dbg_mode</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>dbg_clk_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>1</index>
                <name>dbg_clk_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>2</index>
                <name>dbg_clk_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>0</index>
                <name>dbg_rst</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>369</address>
        <name>DBG_FIFO_START_TRIG_SEL</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dbg_fifo_start_trig_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dbg_fifo_start_trig_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dbg_fifo_start_trig_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dbg_fifo_start_trig_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dbg_fifo_start_trig_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dbg_fifo_start_trig_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dbg_fifo_start_trig_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>370</address>
        <name>DBG_FIFO_STOP_TRIG_SEL</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dbg_fifo_stop_trig_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dbg_fifo_stop_trig_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dbg_fifo_stop_trig_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dbg_fifo_stop_trig_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dbg_fifo_stop_trig_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dbg_fifo_stop_trig_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>dbg_fifo_stop_trig_sel</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>371</address>
        <name>DBG_SEL_H</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dbg_sel_h</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dbg_sel_h</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dbg_sel_h</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dbg_sel_h</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dbg_sel_h</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dbg_sel_h</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>372</address>
        <name>DBG_SEL_L</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>dbg_sel_l</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>dbg_sel_l</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>dbg_sel_l</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>dbg_sel_l</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>dbg_sel_l</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>dbg_sel_l</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>380</address>
        <name>ADCOFFSET</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>adcOffset</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>adcOffset</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>adcOffset</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>adcOffset</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>adcOffset</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>381</address>
        <name>ADCRANGE</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>13</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>adcRange</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>adcRange</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>adcRange</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>adcRange</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>384</address>
        <name>TXDELAYPHA</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txDelayPhA</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txDelayPhA</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txDelayPhA</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>txDelayPhA</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>txDelayPhA</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>385</address>
        <name>TXDELAYPHB</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>4</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txDelayPhB</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txDelayPhB</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txDelayPhB</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>txDelayPhB</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>txDelayPhB</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>386</address>
        <name>TXDELAYPHC</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>8</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txDelayPhC</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txDelayPhC</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txDelayPhC</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>txDelayPhC</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>txDelayPhC</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>396</address>
        <name>RXDELAYTESTSAMPLESTART_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxDelayTestSampleStart</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxDelayTestSampleStart</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rxDelayTestSampleStart</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rxDelayTestSampleStart</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>rxDelayTestSampleStart</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>rxDelayTestSampleStart</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>rxDelayTestSampleStart</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>rxDelayTestSampleStart</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>397</address>
        <name>RXDELAYTESTSAMPLESTART_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>rxDelayTestSampleStart</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>rxDelayTestSampleStart</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>rxDelayTestSampleStart</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>398</address>
        <name>RXDELAYTESTSAMPLESTOP_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxDelayTestSampleStop</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxDelayTestSampleStop</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rxDelayTestSampleStop</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rxDelayTestSampleStop</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>rxDelayTestSampleStop</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>rxDelayTestSampleStop</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>rxDelayTestSampleStop</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>rxDelayTestSampleStop</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>399</address>
        <name>RXDELAYTESTSAMPLESTOP_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>rxDelayTestSampleStop</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>rxDelayTestSampleStop</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>10</index>
                <name>rxDelayTestSampleStop</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>400</address>
        <name>RXCLKNUMCYCLES</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>120</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxClkNumCycles</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxClkNumCycles</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rxClkNumCycles</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rxClkNumCycles</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>rxClkNumCycles</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>rxClkNumCycles</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>rxClkNumCycles</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>rxClkNumCycles</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>401</address>
        <name>RXCLKFREQSETTING</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>3</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxClkFreqSetting</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxClkFreqSetting</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rxClkFreqSetting</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>402</address>
        <name>RXADCCLKFREQSETTING</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>16</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxAdcClkFreqSetting</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxAdcClkFreqSetting</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rxAdcClkFreqSetting</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rxAdcClkFreqSetting</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>rxAdcClkFreqSetting</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>403</address>
        <name>TXFREQ</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txFreq</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txFreq</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txFreq</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>404</address>
        <name>TXNUMCYCLES</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>2</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>txNumCycles</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>txNumCycles</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>txNumCycles</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>txNumCycles</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>408</address>
        <name>PLLVCOKVHI</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>pllVcoKvhi</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>pllVcoKvhi</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>pllVcoKvhi</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>409</address>
        <name>PLLVCOKVLO</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>pllVcoKvlo</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>pllVcoKvlo</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>pllVcoKvlo</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>410</address>
        <name>PLLVCOFREQ</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>pllVcoFreq</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>pllVcoFreq</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>pllVcoFreq</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>411</address>
        <name>PLLDIV</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>18</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>pllDiv</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>pllDiv</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>pllDiv</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>pllDiv</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>pllDiv</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>412</address>
        <name>RCOSCCALREFCOUNT_0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>1</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rcOscCalRefCount</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rcOscCalRefCount</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rcOscCalRefCount</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rcOscCalRefCount</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>rcOscCalRefCount</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>rcOscCalRefCount</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>rcOscCalRefCount</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>rcOscCalRefCount</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>413</address>
        <name>RCOSCCALREFCOUNT_1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>8</index>
                <name>rcOscCalRefCount</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>9</index>
                <name>rcOscCalRefCount</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>414</address>
        <name>RCOSCTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rcOscTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rcOscTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rcOscTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rcOscTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>rcOscTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>rcOscTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>rcOscTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>rcOscTrim</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>415</address>
        <name>EN_EXT10M</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>en_ext10m</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>416</address>
        <name>RXDIGCLKFREQSETTING</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxDigClkFreqSetting</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxDigClkFreqSetting</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rxDigClkFreqSetting</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>417</address>
        <name>RXHVCPCLKFREQSETTING</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>6</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxHvcpClkFreqSetting</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxHvcpClkFreqSetting</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rxHvcpClkFreqSetting</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>418</address>
        <name>RCOSCBIASTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rcOscBiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rcOscBiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>420</address>
        <name>HVCPVREFTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>7</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>hvcpVrefTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>hvcpVrefTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>hvcpVrefTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>hvcpVrefTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>421</address>
        <name>HVCPNUMSTAGESTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>hvcpNumStagesTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>hvcpNumStagesTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>hvcpNumStagesTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>hvcpNumStagesTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>424</address>
        <name>RXSTG1GAINTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>2</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxStg1GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxStg1GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>425</address>
        <name>RXSTG1IBIASTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxStg1IbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxStg1IbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>426</address>
        <name>RXSTG2GAINTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxStg2GainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>427</address>
        <name>RXSTG2IBIASTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxStg2IbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>428</address>
        <name>RXSTG3IBIASTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxStg3IbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxStg3IbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>429</address>
        <name>RXVCMREF1TRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxVcmRef1Trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxVcmRef1Trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>430</address>
        <name>RXVCMREF2TRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxVcmRef2Trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxVcmRef2Trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>431</address>
        <name>RXVCMREF3TRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxVcmRef3Trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxVcmRef3Trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>432</address>
        <name>RXBPFIBIASTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxBpfIbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxBpfIbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>433</address>
        <name>RXBPFF0TRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>7</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxBpfF0Trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxBpfF0Trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rxBpfF0Trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rxBpfF0Trim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>434</address>
        <name>RXBPFQTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>5</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxBpfQTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxBpfQTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rxBpfQTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>rxBpfQTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>435</address>
        <name>RXBPFGAINTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxBpfGainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxBpfGainTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>436</address>
        <name>RXRECTIBIASTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxRectIbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxRectIbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>437</address>
        <name>RXRECRESTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>2</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxRectResTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxRectResTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>438</address>
        <name>RXRECTDZTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>1</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxRectDzTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxRectDzTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>439</address>
        <name>RXINTCAPTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>1</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxIntCapTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxIntCapTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>440</address>
        <name>RXINTIBIASTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxIntIbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxIntIbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>441</address>
        <name>RXARRAYIBIASTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxArrayIbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxArrayIbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>rxArrayIbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>442</address>
        <name>RXGLOBALIBIASTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxGlobalIbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxGlobalIbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>443</address>
        <name>RXATPIBIASTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>rxAtpIbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>rxAtpIbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>444</address>
        <name>RXCONTROL</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>adcAsyncMode</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>en_rxArrayCsFb</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>rxGroundInM</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>452</address>
        <name>TSVBETRIMC</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>tsVbeTrimC</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>tsVbeTrimC</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>tsVbeTrimC</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>tsVbeTrimC</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>453</address>
        <name>TSDVBETRIMC</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>7</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>tsDvbeTrimC</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>tsDvbeTrimC</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>tsDvbeTrimC</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>tsDvbeTrimC</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>454</address>
        <name>TSVBETRIMF</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>tsVbeTrimF</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>tsVbeTrimF</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>tsVbeTrimF</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>tsVbeTrimF</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>tsVbeTrimF</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>455</address>
        <name>TSDVBETRIMF</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>21</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>tsDvbeTrimF</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>tsDvbeTrimF</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>tsDvbeTrimF</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>tsDvbeTrimF</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>tsDvbeTrimF</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>456</address>
        <name>TSSIMPLEMODE</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>tsSimpleMode</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>459</address>
        <name>MBBGTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>mbBgTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>mbBgTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>mbBgTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>mbBgTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>mbBgTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>mbBgTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>mbBgTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>mbBgTrim</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>460</address>
        <name>MBCURVCORTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>7</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>mbCurvCorTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>mbCurvCorTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>mbCurvCorTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>mbCurvCorTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>461</address>
        <name>MBIBIASTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>mbIbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>mbIbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>mbIbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>mbIbiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>462</address>
        <name>MBENABLE</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>15</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>pd_mbVrefTs_b</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>0</index>
                <name>mbDisCurvCor</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>0</index>
                <name>pd_mbVrefAdc_b</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>0</index>
                <name>en_mbVrefCpLpf_b</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>0</index>
                <name>mbBgVregBypass</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>0</index>
                <name>mbBgVregUnityGain</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>463</address>
        <name>GMBIASTRIM</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>gmBiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>gmBiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>gmBiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>gmBiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>gmBiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>gmBiasTrim</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>464</address>
        <name>SELHVCPVOL</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>4</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>selHvcpVol</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>selHvcpVol</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>selHvcpVol</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index xsi:nil="true" />
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>468</address>
        <name>ANASPARE0</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>0</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>anaSpare0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>anaSpare0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>anaSpare0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>anaSpare0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>anaSpare0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>anaSpare0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>anaSpare0</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>anaSpare0</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
    <RegInfo>
        <bank>0</bank>
        <address>469</address>
        <name>ANASPARE1</name>
        <canread>true</canread>
        <canwrite>true</canwrite>
        <porv>255</porv>
        <bit>
            <RegBitInfo>
                <pos>0</pos>
                <index>0</index>
                <name>anaSpare1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>1</pos>
                <index>1</index>
                <name>anaSpare1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>2</pos>
                <index>2</index>
                <name>anaSpare1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>3</pos>
                <index>3</index>
                <name>anaSpare1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>4</pos>
                <index>4</index>
                <name>anaSpare1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>5</pos>
                <index>5</index>
                <name>anaSpare1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>6</pos>
                <index>6</index>
                <name>anaSpare1</name>
            </RegBitInfo>
            <RegBitInfo>
                <pos>7</pos>
                <index>7</index>
                <name>anaSpare1</name>
            </RegBitInfo>
        </bit>
    </RegInfo>
</ArrayOfRegInfo>