<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014/ http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>librecores.org</ipxact:vendor>
	<ipxact:library>ip</ipxact:library>
	<ipxact:name>uart16550</ipxact:name>
	<ipxact:version>1.4</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>wbs</ipxact:name>
			<ipxact:busType vendor="librecores.org" library="wishbone" name="wishbone8" version="b3"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="librecores.org" library="wishbone" name="wishbone8.absDef" version="b3"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>adr_o</ipxact:name>
								<ipxact:range>
									<ipxact:left>2</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>wb_adr_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>2</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>dat_o</ipxact:name>
								<ipxact:range>
									<ipxact:left>7</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>wb_dat_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>7</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>we_o</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>wb_we_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>cyc_o</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>wb_cyc_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>stb_o</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>wb_stb_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>dat_i</ipxact:name>
								<ipxact:range>
									<ipxact:left>7</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>wb_dat_o</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>7</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ack_i</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>wb_ack_o</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave>
				<ipxact:memoryMapRef memoryMapRef="uart"/>
			</ipxact:slave>
			<ipxact:connectionRequired>false</ipxact:connectionRequired>
			<ipxact:bitsInLau>8</ipxact:bitsInLau>
			<ipxact:endianness>big</ipxact:endianness>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>uart</ipxact:name>
			<ipxact:busType vendor="librecores.org" library="misc" name="uart" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="librecores.org" library="misc" name="uart.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>txd</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>stx_pad_o</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>rxd</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>srx_pad_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
			<ipxact:connectionRequired>false</ipxact:connectionRequired>
			<ipxact:bitsInLau>8</ipxact:bitsInLau>
			<ipxact:endianness>little</ipxact:endianness>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>wb_sys</ipxact:name>
			<ipxact:busType vendor="librecores.org" library="misc" name="clk_rst" version="0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="librecores.org" library="misc" name="clk_rst.absDef" version="0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>clk</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>wb_clk_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>rst</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>wb_rst_i</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:mirroredMaster/>
			<ipxact:connectionRequired>false</ipxact:connectionRequired>
			<ipxact:bitsInLau>8</ipxact:bitsInLau>
			<ipxact:endianness>little</ipxact:endianness>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:memoryMaps>
		<ipxact:memoryMap>
			<ipxact:name>uart</ipxact:name>
			<ipxact:addressBlock>
				<ipxact:name>common</ipxact:name>
				<ipxact:baseAddress>'h0</ipxact:baseAddress>
				<ipxact:range>8</ipxact:range>
				<ipxact:width>8</ipxact:width>
				<ipxact:register>
					<ipxact:name>TRB</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:field>
						<ipxact:name>TRX</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
						<ipxact:volatile>true</ipxact:volatile>
						<ipxact:access>read-write</ipxact:access>
						<ipxact:modifiedWriteValue>modify</ipxact:modifiedWriteValue>
						<ipxact:readAction>modify</ipxact:readAction>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>IER</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h1</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:field>
						<ipxact:name>RDA</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>THRE</ipxact:name>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>MS</ipxact:name>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RLS</ipxact:name>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>IIFC</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h2</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:field>
						<ipxact:name>IP</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressUnitBits>8</ipxact:addressUnitBits>
		</ipxact:memoryMap>
	</ipxact:memoryMaps>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>rtl</ipxact:name>
				<ipxact:envIdentifier>::</ipxact:envIdentifier>
				<ipxact:componentInstantiationRef>rtl</ipxact:componentInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>rtl</ipxact:name>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>wb_clk_i</ipxact:name>
				<ipxact:wire allLogicalDirectionsAllowed="true">
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>wb_rst_i</ipxact:name>
				<ipxact:wire allLogicalDirectionsAllowed="true">
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>wb_adr_i</ipxact:name>
				<ipxact:wire allLogicalDirectionsAllowed="true">
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>2</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>wb_dat_i</ipxact:name>
				<ipxact:wire allLogicalDirectionsAllowed="true">
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>wb_we_i</ipxact:name>
				<ipxact:wire allLogicalDirectionsAllowed="true">
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>wb_cyc_i</ipxact:name>
				<ipxact:wire allLogicalDirectionsAllowed="true">
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>wb_stb_i</ipxact:name>
				<ipxact:wire allLogicalDirectionsAllowed="true">
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>wb_dat_o</ipxact:name>
				<ipxact:wire allLogicalDirectionsAllowed="true">
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>wb_ack_o</ipxact:name>
				<ipxact:wire allLogicalDirectionsAllowed="true">
					<ipxact:direction>out</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>stx_pad_o</ipxact:name>
				<ipxact:wire allLogicalDirectionsAllowed="true">
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>srx_pad_i</ipxact:name>
				<ipxact:wire allLogicalDirectionsAllowed="true">
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>int_o</ipxact:name>
				<ipxact:wire allLogicalDirectionsAllowed="true">
					<ipxact:direction>out</ipxact:direction>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>verilogSources</ipxact:name>
		</ipxact:fileSet>
	</ipxact:fileSets>
</ipxact:component>
