# üèì FPGA Pong Game - VHDL

Une impl√©mentation mat√©rielle classique du jeu **Pong** enti√®rement √©crite en **VHDL**. Ce projet g√©n√®re un signal vid√©o VGA (640x480) et g√®re la logique du jeu, les collisions et les entr√©es joueurs directement sur un FPGA.

*(N'oubliez pas d'ajouter une photo ou un GIF de votre √©cran en action ici !)*

## üìã Fonctionnalit√©s

* **Affichage VGA :** R√©solution 640x480 @ 60Hz.
* **Multijoueur Local :** Contr√¥le de deux raquettes via des boutons poussoirs.
* **Physique de Balle :**
* D√©placement fluide.
* Rebonds sur les raquettes.
* Rebonds sur les murs (Haut/Bas).
* *Mode Entra√Ænement/Infini :* La balle rebondit sur les murs gauche et droit au lieu de compter des points (Code actuel).


* **Gestion des Collisions :** Algorithme AABB (Axis-Aligned Bounding Box) pour des rebonds pr√©cis.

## üõ† Mat√©riel Requis

* **Carte FPGA :** (Ex: Digilent Basys 3, Nexys A7, ou toute carte avec un port VGA).
<img width="328" height="276" alt="image" src="https://github.com/user-attachments/assets/db4eed8b-d13d-4819-8cf2-591272702c35" />
<img width="328" height="276" alt="image" src="https://github.com/user-attachments/assets/db4eed8b-d13d-4819-8cf2-591272702c35" />

* *Horloge :* 100 MHz.


* **√âcran :** Moniteur avec entr√©e VGA.
* **C√¢ble :** C√¢ble VGA standard.

## üìÇ Structure du Projet

* `Pong_Game.vhd` : Le module **Top Level**. Il contient :
* La machine √† √©tats du jeu.
* La logique de mouvement de la balle et des raquettes.
* Le g√©n√©rateur de pixels (dessin des rectangles).


* `VGA_Controller.vhd` : Module g√©n√©rant les signaux de synchronisation `HSYNC` et `VSYNC` ainsi que les coordonn√©es actuelles du pixel (`h_addr`, `v_addr`).
* `Constraints.xdc` : Fichier de contraintes liant les ports VHDL aux broches physiques du FPGA.

## ‚öôÔ∏è Param√®tres Techniques

| Param√®tre | Valeur | Description |
| --- | --- | --- |
| **Clock Input** | 100 MHz | Horloge syst√®me de base. |
| **Game Clock** | ~40 Hz | Diviseur de fr√©quence pour la logique du jeu (vitesse de la balle). |
| **R√©solution** | 640 x 480 | Standard VGA. |
| **Taille Balle** | 8x8 pixels | Carr√© bleu. |
| **Taille Raquette** | 8x60 pixels | Rectangles blancs. |

## üöÄ Installation et Utilisation

1. **Cloner le repo :**
```bash
git clone https://github.com/votre-username/fpga-pong-vhdl.git

```


2. **Ouvrir le projet :** Lancez Vivado (ou votre outil FPGA pr√©f√©r√©) et cr√©ez un nouveau projet.
3. **Importer les sources :** Ajoutez `Pong_Game.vhd` et `VGA_Controller.vhd`.
4. **Configurer les contraintes :** Ajoutez le fichier `.xdc` correspondant √† votre carte (assurez-vous que les broches `CLK100MHZ`, `VGA`, et les boutons sont corrects).
5. **G√©n√©rer le Bitstream :** Lancez la synth√®se, l'impl√©mentation et la g√©n√©ration du bitstream.
6. **Programmer :** Connectez votre carte via USB et programmez-la.

---

## ‚ö†Ô∏è Difficult√©s Majeures et Solutions

Ce projet a pr√©sent√© plusieurs d√©fis techniques sp√©cifiques √† la conception mat√©rielle (Hardware Design) par rapport √† la programmation logicielle classique.

### 1. Le "Tunneling" (Balle traversant les murs)

* **Probl√®me :** √Ä certaines vitesses, la balle traversait le mur du haut ou les raquettes sans rebondir. Cela est d√ª au fait que la position de la balle est mise √† jour de mani√®re discr√®te (par "sauts" de plusieurs pixels). Si la balle se trouve √† `y=2` et se d√©place de `-4`, elle atterrit √† `y=-2`, sautant par-dessus la condition `y=0`.
* **Solution :**
* R√©duction de la vitesse de d√©placement (`ball_dy`) √† 1 ou 2 pixels par cycle.
* Ajustement du `GAME_SPEED_DIVIDER` pour trouver l'√©quilibre entre fluidit√© et d√©tection pr√©cise.



### 2. Le "Sticky Ball" (Balle coll√©e au mur/raquette)

* **Probl√®me :** Parfois, la balle restait coinc√©e √† l'int√©rieur d'une raquette ou d'un mur, vibrant ind√©finiment. Cela arrive si la direction est invers√©e mais que la balle est encore physiquement dans la zone de collision au cycle suivant.
* **Solution :** Impl√©mentation d'une logique de "rejet" (Push logic). Lors d'une collision, on ne se contente pas d'inverser la direction, on force aussi la coordonn√©e de la balle √† sortir de la zone de collision (ex: `ball_y <= 0 + 1`).

### 3. Erreurs de Placement (IO/Clock Placement Failure)

* **Probl√®me :** Erreur critique lors de l'impl√©mentation (`DRC Error`) indiquant que l'horloge n'√©tait pas sur une broche d√©di√©e.
* **Solution :** Compr√©hension de l'architecture FPGA : les horloges rapides doivent utiliser des broches **CCIO** (Clock Capable IO) et des buffers globaux (`BUFG`). Modification du fichier de contraintes (`.xdc`) pour assigner l'horloge √† la bonne broche physique de la carte.

### 4. Affichage du Score (Font ROM)

* **Probl√®me :** Afficher du texte sur un √©cran VGA sans processeur graphique est complexe. Il faut d√©finir chaque pixel de chaque chiffre manuellement via une m√©moire morte (ROM).
* **D√©cision :** Pour cette version, la fonctionnalit√© de score a √©t√© retir√©e pour se concentrer sur la fluidit√© du gameplay et la physique des rebonds, transformant le jeu en un mode "√©change infini".

---

## üîÆ Am√©liorations Futures

* [ ] R√©int√©grer le syst√®me de score avec une Font ROM.
* [ ] Ajouter un √©cran "Game Over" et un √©tat "Reset".
* [ ] Augmenter la vitesse de la balle progressivement au fil des √©changes.
* [ ] Ajouter des couleurs ou des motifs de fond.

---

**Auteur :** Jordan TOE
**Date :** 2025
