enhancement in lieu of the tensile-strain in the 
device channel. In the final(third) year, we proposed 
a simple approach to calculate the transport 
characteristics of MOSFET in the quasi-static regime, 
which has been successfully verified on the SiC S/D 
devices that was made in the first year.  In 
addition, there is a strong correlation between the 
drain current and the transport parameters, 
Vinj(injection velocity), such that Vinj can be used 
as a strain device guideline in the enhancement of 
the drain current. Finally, the proposed approach has 
been able to design nMOS transistors with high 
performance and reliability. 
 
英文關鍵詞： N-channel MOSFET, strain engineering, SiC 
source/drain, device reliability 
 
第 2頁 共 5頁 
NMOSFET with current enhancement in lieu of 
the tensile-strain in the device channel. In the 
final(third) year, we proposed a simple 
approach to calculate the transport 
characteristics of MOSFET in the quasi-static 
regime, which has been successfully verified on 
the SiC S/D devices that was made in the first 
year.  In addition, there is a strong correlation 
between the drain current and the transport 
parameters, Vinj(injection velocity), such that 
Vinj can be used as a strain device guideline in 
the enhancement of the drain current. Finally, 
the proposed approach has been able to design 
nMOS transistors with high performance and 
reliability. 
 
Keywords: N-channel MOSFET, strain 
engineering, SiC source/drain, device reliability 
二、計劃緣由與目的 
CMOS 元件通道長度微縮到 40nm 以 下，降
低氧化層厚度及提昇通道載子移動率 
(mobility) ，可以大幅提昇驅動電流大小 。  
提昇  nMOSFET 及  pMOSFET mobility 是
目前  logic  technology  繼續往下 scaling  
的關鍵技術之一。此一 mobility enhancement  
大致 分為 uniaxial strain 及 biaxial strain 二
種。 Uniaxial strain 大多以製程方示產生，如 
SiN capping layer [1]、STI [2]、embedded S/D[3]
等。Biaxial strain 大多為二維形式的 strain，
如 Si/SiGe[4-5]、不 同 substrate orientation 
[6-7]等。 
前者 uniaxial strain [1-3]，使用製程簡單的方
式使元件產生 strain，較容易實現，目前一致
的見解是 nMOS 與 pMOS 採用不同的
strain。就後者而言，目前主流為利用 SiGe 在
源極和汲極對通道產生的單向壓縮應變力配
以使用 CSEL capping lay 於閘極上方對通道
產生的單項壓縮應變力來提升驅動電流。但
另一方面，對於 nMOS 元件而言，除了傳統
的 CSEL capping layer 以外就沒有其他可供
選擇的應變矽材料。目前，CSEL capping layer
遭遇到隨著通道微縮，其應變力量不斷下降
的結果[7]，因此選擇新一代的 nMOS 元件之
應變矽材料是極須迫切的。 
當元件縮小到奈米等級，載子的穿透細數變
得格外重要，以目前的技術元件的通道長度
是有可能比 mean-free-path 還要短，如此一來
載子就沒有任何的 scattering，然而通道長度
在 quasi-ballistic 區域中(10nm<LG<100nm)通
道長度是遠大於 mean-free-path 的，所以傳統
的傳輸機制在這段區域內還是十分重要。汲
極電流的公式可寫為以下形式： 
ID,sat  
用以描述載子從源極射出的速度，和穿透的
效率，我們可以根據量子理論實驗取得這兩
個參數，但若是萃取這兩個參數的方式包含
了 溫 度 的 條 件 Temperature Dependent 
Method(TDM)，那麼萃取出來的參數可信度
就會大幅降低，因此我們提出一個簡單而且
不受溫度影響的實驗，如此所得到的參數可
信度就可以大幅的提升，由表 1 的推導我們
可以得到穿透係數 Bsat,q： 
Bsat,q = 1-VD,sat /(VGS - VTH ) 
最後我們也將使用這個方法來研究更加先進
的 strain-CMOS 傳輸特性和可靠度。 
 
三、結果與討論 
 吾人和 UMC 合作利用 40 納米的製程和
EOT 為 12 埃米的閘氧化層整合原先就已經
完備的 SiGe S/D-E pMOS 元件技術成長新一
代的 Si:C S/D nMOS 元件。延續先前討論結
果，吾人利用 VD,Sat 的方法[8]來分析 Si:C 
S/D-E 和 Si:C 的通道傳輸能力與可靠度，結
第 4頁 共 5頁 
[4] K. Rim et al., in Symposium on VLSI Tech., pp.59-60, 
2001. 
 
[5] T. Mizuno et al., in IEDM Tech. Digest, p. 31-34, 
2002.pp. 90-91, 2004. 
[6] M. Yang et al., in Tech. Dig. IEDM, pp. 
453-456,2003. 
[7]  Y. Liu  et al., VLSI Tech. Dig., pp. 44-45, 2007. 
 
[8]  S. S. Chung et al., in Symposium on VLSI Tech.,  
    p.158, 2009. 
 
[9] S. S. Chung et al., Symposium on VLSI Tech., 
   p. 74, 2002.  
[10] S. S. Chung et al., Symposium on VLSI Tech., 
   p. 158, 2009.  
[11] M. H. Lin et al., Symposium on VLSI Technology,  
p. 52, 2009. 
[12] (Invited) S. S. Chung, INEC, June 20-24, 2011. 
[13] E. R. Hsieh et al,., Tech. Digest of IEDM, p. 779,  
2009. 
[14] E. R. Hsieh et al., APL, p. 093501, 2010. 
[15] X. S. Cheng et al., on Symposium on VLSI-TSA, p. 
T-74, 2011 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
第 6頁 共 5頁 
  
Fig. 9 Vinj degradation after NBTI and PBTI stresses for 
pMOSFET (left) and nMOSFET (right) respectively. 
Fig. 10 ID,sat degradation after NBTI and PBTI stresses for 
pMOSFET( left) and nMOSFET(right) respectively. 
  
Fig. 11 The charge pumping measurement for two different S/D 
structure nMOSFET and control after PBTI stress. 
 
Fig. 12 (Top) ID-VD for splits and control nMOSFET. 
(Bottom) The normalized ID-VD of these devices. The 
insert is to demonstrate the correlation between VD,sat and Bsat. 
 
 
Fig. 13 (Left) The Bsat values of the control and SiC S/D 
devices. The SiC-E w/ low C% improves the Bsat. (Right) 
The Bsat degradation of these devices. 
Fig. 14 (nMOSFET) The charge pumping measurement for the control 
and SiC-E and SiC-E w/low C% where better reliability can be 
achieved. 
 
 
Fig. 15 SiC S/D-E nMOSFET shows very appreciated Vinj 
enhancement comparing to those reported data. 
 
- 1 - 
 
2011 國際固態元件與材料會議 
2011 International Conference on Solid State Devices and Materials (SSDM) 
100 年9 月28 日至30 日於日本名古屋國際會議中心 
 
報告撰寫：國立交通大學電子工程系所 莊紹勳教授 
 
（一） 參加會議經過 
本會議全名為2011 International Conference on Solid State Devices and Materials（簡稱
SSDM），由日本應用物理學會(The Japan Society of Applied Physics) 主辦及美國IEEE 
Electron Device Society 贊助協辦。此次年會於100 年9 月28 日至30日於日本名古屋國際會
議中心舉行，9 月27 日為短期訓練課程，28 日至30 日為論文研討。本會議為日本半導體
領域最大規模的國際會議，多年來對於固態元件及材料的理論研究及技術水準的提昇，具
有標竿作用。本會議主要探討最先進的矽基元件、材料及化合物半導體的元件結構、元件
設計概念、分析與模擬方法，表面科學技術等。 
 
會議主辦成員為日本各知名大學及知名廠商如NEC, Toshiba, Hitachi, Renesass 等在半導體
領域的教授、研究人員等。此次與會者來自約20 個國家的學術與工程研究人員，參與人數
超過1000 人。人數多寡依次為：日本、台灣、韓國、美國、歐洲。我國學術界的參加者有
逐年增加趨勢，而且對於該會也很捧場，主因是參與方便且台灣各學校的研究，都適合在
此會議發表。本人今年第二年受邀擔任Organizing Committee，台灣參加的人數眾多，應該
是半導體領域最多的。 
 
筆者於九月二十八日啟程，直飛名古屋再搭火車至旅館，開會地點位於名古屋國際會議中
心。當日到達為中午過後到旅館辦妥住宿並前往會場索取預先註冊會議資料。今日為大會
第一天開始。共舉行三天的會議。因行程的關係，未參加第一天上午的開幕及Keynote 
speech。但參加於下午4:00舉行的Organizing committee會議。會中會議主席及議程主席分
- 3 - 
 
（二） 檢討及建議 
1. 此次參與該項會議，行前已做了很多準備工作，擔任Organizing Committee的成員，如台
灣地區投稿的宣傳，而且各大學也很支持，投稿數僅次於日本，不過可能未來，我們仍
須加強論文的品質而不是只看量。另外，我有向議程主席建議，回台後會建議一些學者
擔任TPC member。 
2. 與會的台灣教授同仁，互相討論時提到：建議我們該加強論文品質，以爭取該會的各種
獎項，如學生論文獎、年輕學者獎等。 
3. 2011 年的會議改在大阪舉行。本人再次受邀擔任Organizing Committee的委員。另外本人
也提供7位台灣的同仁，請下屆主席考量遴聘為TPC member。 
4. 本研討會，較適合各大學的研究者投稿，而且有很多新興的領域如organic electronics、
Nanowires、Graphene、Bio Material and applications 等，這一點在目前的半導體領域，
加入一些新領域的探討，才能拓展更大的研究空間。 
 
（三） 攜回資料 
Extended Abstracts of the 2011 International Conference on Solid State Devices and 
Materials, 論文集隨身碟（電子檔）一份。 
 
Page 2 
 
一、參加會議經過 
 
此次前往夏威夷，筆者出席的二項會議為 VLSI Symposia 衛星會議，在同一地點舉行。分別為： 
會議一：Silicon Nanoelectronics Workshop (六月 10 日至 11 日)，發表論文一篇 
會議二：超大型積體技術會議(六月 12 日至 14 日)，擔任研討會主持人及發表論文一篇 
筆者於六月 9 日啟程, 經東京轉機於當天到達 Honolulu 國際機場再搭車至開會地點。二個會議全
名為 Silicon Nanoelectronics Workshop 及 Symposium on VLSI Technology ，每年輪流於美國夏威
夷及日本京都舉行，分別由 IEEE Electron Devices Society(EDS)與日本應用物理學會(Japan Society 
of Applied Physics)主辦。今年於夏威夷召開，為期五天 Silicon Nanoelectronics Workshop (六月 10
日至 11 日)；超大型積體技術會議(六月 12 日至 14 日)。 
隔天一早，參加會議一：Silicon Nanoelectronics Workshop，該會議舉行二天，參加者多以學術單位
為主要參與成員，參與人數約為 200 人，此次會議總計發表 8 篇 invited、27 篇口頭報告、45 篇 poster
論文，分為 9 個場次(session)進行。上述 9 個場次(session)的主題為: 
1. Plenar & towards zero power electronics 
2. Thermal management and nanoscale memory 
3. Advanced channel and gate stack materials 
4. Spintronic devices 
5. Emerging memory devices 
6. Single electron devices and quantum transport 
7. Nanoscale phenomena 
以及 poster sessions 1 and 2  
 
在這項會議因為接受口頭論文數較少，因此要獲得口頭發表是不容易。我們發表的論文為口頭報
告，安排於第二天下午發表，論文題目是: The impact of the carrier transport on the random dopant 
induced drain current variation in the saturation regime of advanced strained-silicon CMOS devices。全程
會議於 6 月 11 日下午約 5:30 結束。。 
六月 12 日開始的會議二：超大型積體技術會議，前一天 11 日下午 6:00 參加論文主席(chairperson)
協調會議，討論主持會議注意事項。此次個人為遠東區委員代表，台灣另 2 位代表為台積電處長
Dr. Clement Wann、旺宏 Dr. Han-Ting Lue。 
 
VLSI 會議於六月 15 日上午 8:00 開始，參加者學術及工業界約各半，參與人數約 500 多人，workshop
超過 210 人。這次參與人數相對於二年前，情況不錯，主要是今年參加 workshop 的人數創新高或
許是因為今年安排的 workshop，題目較吸引人，台灣各大公司都有派員參加。與會人數多寡依次
為：美國、日本、台灣、歐洲、韓國。台灣參加會議者，總人數居第三位。此次會議總計發表 90
篇論文，分為 22 個場次(session)進行。由於本會議論文評審相當嚴謹，首重創意(innovation)、影響
性(impact)及完整性(completeness)，歷年來台灣投稿被接受的比率都很低，今年上榜百分比勉強可
以，投稿 30 篇，台灣發表的論文有 8 篇(上榜率 27%)，旺宏四篇、台積電二篇、NDL 一篇、交大
Page 4 
 
附錄 1- 2013 VLSI Technology 預定時程表
 
 
 
98年度專題研究計畫研究成果彙整表 
計畫主持人：莊紹勳 計畫編號：98-2221-E-009-161-MY3 
計畫名稱：下一世代高性能及高可靠性的 N通道 MOS 元件設計及量測技術探討 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 1 2 50%  
研究報告/技術報告 0 0 0%  
研討會論文 0 0 0% 
篇 
 
論文著作 
專書 0 0 0%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 0% 件  
件數 0 0 0% 件  
技術移轉 
權利金 0 0 0% 千元  
碩士生 0 0 0%  
博士生 0 0 1%  
博士後研究員 0 0 0%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 0% 
人次 
 
期刊論文 1 2 50%  
研究報告/技術報告 0 0 0%  
研討會論文 5 6 85% 
篇 
 
論文著作 
專書 0 0 0% 章/本  
申請中件數 0 0 0%  專利 已獲得件數 0 0 0% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 5 0 100%  
博士生 1 0 100%  
博士後研究員 0 0 0%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 0% 
人次 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100字為限） 
本計畫三年期執行完畢，成果陸續發表於 VLSI, IEDM, APL 等[1-6]。 
 
[1] S. S. Chung et al., Symposium on VLSI Tech., 
   158, 2009.  
[2] M. H. Lin et al., Symposium on VLSI Technology,  
52, 2009. 
[3] (Invited) S. S. Chung, INEC, 2011. 
[4] E. R. Hsieh et al,., Tech. Digest of IEDM, 779,  
2009. 
[5] E. R. Hsieh et al., APL, 093501, 2010. 
[6] X. S. Cheng et al., on Symposium on VLSI-TSA, T-74, 2011 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500字為限） 
第三年的計畫，我們發展出一種簡單的量測方法，不需要複雜的溫度量測裝置即可計算
MOSFET元件quasi-ballistic區的載子傳遞特性，且成功的驗證在第一年所研製的SiC S/D 
N 通道元件。我們可以利用提出的方式所得到的各種參數來設計出高 performance 及可靠
性的 strain source/drain n-channel MOSFET。以利用 SiC來設計的元件, 在未來可立即
用於產業界如 tsmc, UMC 的主流 CMOS 元件設計上。 
本計畫製作出的元件, 曾被 Intel Fellow 於 2011SSDM, 2012VLSI-TSA 引用於其演講
(Keynote)中。 
另有, 全程計畫發表於頂尖國際會議 VLSI/IEDM 共三篇, 對於學術研究有莫大的提昇作
用。 
