# 3 阱

## 3.1 阱的基本概念

阱是**CMOS集成电路制造过程中制备的第一层**。
CMOS集成电路制备在硅晶片上。晶片有两种，即N型晶片（掺杂了施主原子）和P型晶片（掺杂了受主原子）
以P型晶片（CMOS集成电路工艺中最常用的衬底）为例，N沟道MOSFET（NMOS）直接做在了P型晶片上，而P沟MOSFET（PMOS）制作在N阱中。
**衬底或阱**有时也被称为**MOS管的“体”**，在“体”上制作MOS管的CMOS工艺通常被称为“**体CMOS工艺**”。

阱寄生二极管

通常在晶片上会生长外延层，如图所示。注意到，图中N阱和P衬底构成了一个二极管。在CMOS电路中，**衬底**通常与**电路中的电压最低点相连（接地）**，N阱通常与电路中电压最高点相连（电源）以避免该二极管正偏。**在理想情况下，我们认为从衬底中流过的电流为零**。

## 3.2 阱连接布局

PPT

## 3.3 阱的图形制作

PPT

## 3.4 N阱的版图设计

当绘制N阱版图时，我们从顶部俯视芯片。在所有的版图设计中一个关键点就是通用比例因子（scale factor）。例如，假设最小的器件尺寸为50nm,那么绘制10×10的正方形N阱（忽略横向扩散或其他工艺缺陷的影响），实际边长大小为0.5um。

CMOS 工艺的所有层的图形都有最小间距和最小尺寸的要求，不同的工艺技术之间的设计规则是不同的。

随着版图设计规则越来越复杂，需要借助程序来确保所设计的版图没有违反设计规则，即设计规则检查程序（DRC程序）。

**N阱的最小尺寸**一般是**由光刻胶进行图形制作的水平**来决定的，而**间距尺寸**由**寄生NPN晶体管**来决定。如下图所示。

## 3.5 N阱制作电阻

除了做PMOS管的体之外，N阱还可以用作电阻，如下图所示。注意：加在电阻两端的电压都必须足够大，避免衬底与阱构成的二极管导通。

对于给定的集成电路工艺：**薄膜厚度是常数，我们改变的只有长度L和宽度W**，因此我们只能根据这两个尺寸来计算电阻值。
如图所示的电阻值为：

$$
R = R_{\text{square}} \times \frac{L}{W}
$$

电阻的测量: 四探针法。可以得到正方形材料的总电阻值始终是200欧姆，与正方形的尺寸无关。因此人们以每方欧姆来度量电阻。

拐角电阻

* 为了将芯片面积最小化，通常把电阻的版图绘制成折叠形状
* 拐角处的实际电阻值约为0.5方欧姆，随工艺变化而变化
* 常使用连线来连接各个独立的单位电阻块，避免拐角的出现。尤其是模拟集成电路设计中，对两个电阻比值的精度要求比较高时。如运算放大器电路的增益为Rf/Ri。

## 3.6 N阱/衬底二极管

结电容

N阱/P衬底构成的的PN结，形成了一个二极管

PN结的形成使P型材料和N型材料的交界处出现了耗尽区，产生了一个寄生电容，叫做耗尽电容或结电容。

PN结的耗尽电容 $C_j$ 可以表示为：

$$
C_j = \dots
$$

N 区载流子浓度 > P 区载流子浓度.

---

扩散电容

## 3.7 N阱的RC延迟

N阱可以做电阻，也可以与衬底构成二极管。

如果在N阱电阻的一端施加一个电压脉冲到该脉冲在电阻的另一端出现的时间被称为**延迟时间，为输入电压脉冲的50%到输出脉冲的50%之间测得的时间**。

电路的延迟时间 $t_d = 0.7 R C$

---

N阱分布式RC延迟

到B节点的延迟时间为到A节点的延迟时间和通过2Rsquare的电阻对B节点处电容进行充电带来的延迟时间之和，即：

$t_{dB} = 0.7 (R_{square}C_{square} + 2R_{square}C_{square})$

由L个RC部分构成的分布式RC电路的总延迟时间为：

$t_d = 0.7 R_{square}C_{square} (1+2+...+L)$

$t_d = 0.35 R_{square}C_{square} L^2$

类似：分布式RC电路的上升时间为：

$t_r = 1.1 R_{square}C_{square} L^2$

## 3.8 基于阱的CMOS工艺

 CMOS工艺技术一般可分为三类，即

* P阱CMOS工艺
* N阱CMOS工艺
* 双阱CMOS工艺
