
<!DOCTYPE html>

<html lang="ja">
  <head>
    <meta charset="utf-8" />
    <meta name="viewport" content="width=device-width, initial-scale=1.0" /><meta name="viewport" content="width=device-width, initial-scale=1" />

    <title>rtlgen package &#8212; RTL-gen 1.0.0 ドキュメント</title>
    <link rel="stylesheet" type="text/css" href="_static/pygments.css" />
    <link rel="stylesheet" type="text/css" href="_static/sphinxdoc.css" />
    <link rel="stylesheet" type="text/css" href="_static/custom.css" />
    <script data-url_root="./" id="documentation_options" src="_static/documentation_options.js"></script>
    <script src="_static/jquery.js"></script>
    <script src="_static/underscore.js"></script>
    <script src="_static/_sphinx_javascript_frameworks_compat.js"></script>
    <script src="_static/doctools.js"></script>
    <script src="_static/sphinx_highlight.js"></script>
    <script src="_static/translations.js"></script>
    <link rel="index" title="索引" href="genindex.html" />
    <link rel="search" title="検索" href="search.html" /> 
  </head><body>
    <div class="related" role="navigation" aria-label="related navigation">
      <h3>ナビゲーション</h3>
      <ul>
        <li class="right" style="margin-right: 10px">
          <a href="genindex.html" title="総合索引"
             accesskey="I">索引</a></li>
        <li class="right" >
          <a href="py-modindex.html" title="Pythonモジュール索引"
             >モジュール</a> |</li>
        <li class="nav-item nav-item-0"><a href="index.html">RTL-gen 1.0.0 ドキュメント</a> &#187;</li>
        <li class="nav-item nav-item-this"><a href="">rtlgen package</a></li> 
      </ul>
    </div>  

    <div class="document">
      <div class="documentwrapper">
        <div class="bodywrapper">
          <div class="body" role="main">
            
  <section id="rtlgen-package">
<h1>rtlgen package<a class="headerlink" href="#rtlgen-package" title="この見出しへのパーマリンク">¶</a></h1>
<section id="submodules">
<h2>Submodules<a class="headerlink" href="#submodules" title="この見出しへのパーマリンク">¶</a></h2>
</section>
<section id="module-rtlgen.cont_assign">
<span id="rtlgen-cont-assign-module"></span><h2>rtlgen.cont_assign module<a class="headerlink" href="#module-rtlgen.cont_assign" title="この見出しへのパーマリンク">¶</a></h2>
<p>継続的代入文を表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>cont_assign.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><p>Copyright (C) 2022 Yusuke Matsunaga, All rights reserved.</p>
</dd>
</dl>
<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.cont_assign.ContAssign">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.cont_assign.</span></span><span class="sig-name descname"><span class="pre">ContAssign</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">lhs</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">rhs</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.cont_assign.ContAssign" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <code class="xref py py-class docutils literal notranslate"><span class="pre">object</span></code></p>
<p>継続的代入文を表すクラス</p>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.cont_assign.ContAssign.lhs">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">lhs</span></span><a class="headerlink" href="#rtlgen.cont_assign.ContAssign.lhs" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>左辺式を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.cont_assign.ContAssign.rhs">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">rhs</span></span><a class="headerlink" href="#rtlgen.cont_assign.ContAssign.rhs" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>右辺式を返す．</p>
</dd></dl>

</dd></dl>

</section>
<section id="module-rtlgen.data_type">
<span id="rtlgen-data-type-module"></span><h2>rtlgen.data_type module<a class="headerlink" href="#module-rtlgen.data_type" title="この見出しへのパーマリンク">¶</a></h2>
<p>DataType クラスの定義.</p>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>data_type.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><ol class="upperalpha simple" start="3">
<li><p>2021 Yusuke Matsunaga, All rights reserved.</p></li>
</ol>
</dd>
</dl>
<p>RTLgen では基本データ型として以下の種類を定義している．</p>
<ul class="simple">
<li><p>BitType: ビット</p></li>
<li><p>BitVectorType: (符号無し)ビットベクタ</p></li>
<li><p>SignedBitVectorType: 符号付きビットベクタ</p></li>
<li><p>ArrayType: 同種のデータ型の配列タイプ</p></li>
<li><p>RecordType: 複数のデータ型を名前付きで集めたもの</p></li>
</ul>
<p>実はBitVectorTypeはBitTypeを基本データ型としたArrayTypeと
同一だが，簡便性のためにあらかじめ用意している．</p>
<p>VHDLやVerilogの場合，ビットベクタのMSBとLSBを自由に指定できるが，
ここではLSBは常に0，MSBは size - 1 と固定している．</p>
<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.data_type.ArrayType">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.data_type.</span></span><span class="sig-name descname"><span class="pre">ArrayType</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">subtype</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">size</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.data_type.ArrayType" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.data_type.SizedType" title="rtlgen.data_type.SizedType"><code class="xref py py-class docutils literal notranslate"><span class="pre">SizedType</span></code></a></p>
<p>array型を表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>subtype</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- 要素の型</p></li>
<li><p><strong>size</strong> (<em>int</em>) -- 要素のサイズ</p></li>
</ul>
</dd>
</dl>
<p>0 から (size - 1) の要素を持つ配列型を作る．</p>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.data_type.ArrayType.is_array_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_array_type</span></span><a class="headerlink" href="#rtlgen.data_type.ArrayType.is_array_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>array 型の時 True を返す.</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.data_type.ArrayType.subtype">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">subtype</span></span><a class="headerlink" href="#rtlgen.data_type.ArrayType.subtype" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>要素の型を返す.</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.data_type.BitType">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.data_type.</span></span><span class="sig-name descname"><span class="pre">BitType</span></span><a class="headerlink" href="#rtlgen.data_type.BitType" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><code class="xref py py-class docutils literal notranslate"><span class="pre">DataType</span></code></a></p>
<p>bit型を表すクラス.</p>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.data_type.BitType.is_bit_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_bit_type</span></span><a class="headerlink" href="#rtlgen.data_type.BitType.is_bit_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>bit 型の時 True を返す.</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.data_type.BitVectorType">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.data_type.</span></span><span class="sig-name descname"><span class="pre">BitVectorType</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">size</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.data_type.BitVectorType" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.data_type.SizedType" title="rtlgen.data_type.SizedType"><code class="xref py py-class docutils literal notranslate"><span class="pre">SizedType</span></code></a></p>
<p>bitvector型を表すクラス.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>size</strong> (<em>int</em>) -- ベクタサイズ</p>
</dd>
</dl>
<p>LSB が 0，MSB が (size - 1) であるビットベクタ型を作る．</p>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.data_type.BitVectorType.is_bitvector_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_bitvector_type</span></span><a class="headerlink" href="#rtlgen.data_type.BitVectorType.is_bitvector_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>bitvector 型の時 True を返す.</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.data_type.DataType">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.data_type.</span></span><span class="sig-name descname"><span class="pre">DataType</span></span><a class="headerlink" href="#rtlgen.data_type.DataType" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <code class="xref py py-class docutils literal notranslate"><span class="pre">object</span></code></p>
<p>データ型を表すクラス.</p>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.data_type.DataType.array_type">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">array_type</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">subtype</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">size</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.data_type.DataType.array_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ArrayType を返す．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>subtype</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- 要素の型</p></li>
<li><p><strong>size</strong> (<em>int</em>) -- 要素数</p></li>
</ul>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.data_type.DataType.bit_type">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">bit_type</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.data_type.DataType.bit_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>BitType を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.data_type.DataType.bitlen">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">bitlen</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">max_val</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.data_type.DataType.bitlen" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>最大値から必要なビット長を計算する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>max_val</strong> (<em>int</em>) -- 最大値</p>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>max_val を表すのに必要なビット数</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.data_type.DataType.bitvector_type">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">bitvector_type</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">size</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.data_type.DataType.bitvector_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>BitVectorType を返す．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>size</strong> (<em>int</em>) -- サイズ</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.data_type.DataType.float_type">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">float_type</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.data_type.DataType.float_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>FloatType を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.data_type.DataType.integer_type">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">integer_type</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.data_type.DataType.integer_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>IntegerType を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.data_type.DataType.is_array_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_array_type</span></span><a class="headerlink" href="#rtlgen.data_type.DataType.is_array_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>array 型の時 True を返す.</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.data_type.DataType.is_bit_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_bit_type</span></span><a class="headerlink" href="#rtlgen.data_type.DataType.is_bit_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>bit 型の時 True を返す.</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.data_type.DataType.is_bitvector_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_bitvector_type</span></span><a class="headerlink" href="#rtlgen.data_type.DataType.is_bitvector_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>bitvector 型の時 True を返す.</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.data_type.DataType.is_float_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_float_type</span></span><a class="headerlink" href="#rtlgen.data_type.DataType.is_float_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>float 型の時 True を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.data_type.DataType.is_integer_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_integer_type</span></span><a class="headerlink" href="#rtlgen.data_type.DataType.is_integer_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>integer 型の時 True を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.data_type.DataType.is_record_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_record_type</span></span><a class="headerlink" href="#rtlgen.data_type.DataType.is_record_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>record 型の時 True を返す.</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.data_type.DataType.is_signedbitvector_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_signedbitvector_type</span></span><a class="headerlink" href="#rtlgen.data_type.DataType.is_signedbitvector_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>signedbitvector 型の時 True を返す.</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.data_type.DataType.record_type">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">record_type</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">rdict</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.data_type.DataType.record_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>RecordType を返す．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>rdict</strong> (<em>dict</em><em>[</em><em>str</em><em>, </em><a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a><em>]</em>) -- レコードの辞書</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.data_type.DataType.signed_bitvector_type">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">signed_bitvector_type</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">size</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.data_type.DataType.signed_bitvector_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>SignedBitVectorType を返す．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>size</strong> (<em>int</em>) -- サイズ</p>
</dd>
</dl>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.data_type.FloatType">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.data_type.</span></span><span class="sig-name descname"><span class="pre">FloatType</span></span><a class="headerlink" href="#rtlgen.data_type.FloatType" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><code class="xref py py-class docutils literal notranslate"><span class="pre">DataType</span></code></a></p>
<p>float 型を表すクラス.</p>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.data_type.FloatType.is_float_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_float_type</span></span><a class="headerlink" href="#rtlgen.data_type.FloatType.is_float_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>float 型の時 True を返す.</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.data_type.IntegerType">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.data_type.</span></span><span class="sig-name descname"><span class="pre">IntegerType</span></span><a class="headerlink" href="#rtlgen.data_type.IntegerType" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><code class="xref py py-class docutils literal notranslate"><span class="pre">DataType</span></code></a></p>
<p>integer 型を表すクラス.</p>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.data_type.IntegerType.is_integer_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_integer_type</span></span><a class="headerlink" href="#rtlgen.data_type.IntegerType.is_integer_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>integer 型の時 True を返す.</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.data_type.RecordType">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.data_type.</span></span><span class="sig-name descname"><span class="pre">RecordType</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">rdict</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.data_type.RecordType" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><code class="xref py py-class docutils literal notranslate"><span class="pre">DataType</span></code></a></p>
<p>record型を表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>rdict</strong> (<em>dict</em><em>[</em><em>str</em><em>, </em><a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a><em>]</em>) -- レコード名と型の辞書</p>
</dd>
</dl>
<p>個々のレコード名と型を要素として持つ複合型を作る．</p>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.data_type.RecordType.is_record_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_record_type</span></span><a class="headerlink" href="#rtlgen.data_type.RecordType.is_record_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>record 型の時 True を返す.</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.data_type.RecordType.record_list">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">record_list</span></span><a class="headerlink" href="#rtlgen.data_type.RecordType.record_list" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>レコード名のリストを返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p>list[str]</p>
</dd>
</dl>
<p>python の dict の実装の都合上，名前の順に規則性はない．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.data_type.RecordType.record_type">
<span class="sig-name descname"><span class="pre">record_type</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">record_name</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.data_type.RecordType.record_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>レコード名から型を得る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>record_name</strong> (<em>str</em>) -- レコード名</p>
</dd>
<dt class="field-even">戻り値の型<span class="colon">:</span></dt>
<dd class="field-even"><p><a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType">DataType</a> or None</p>
</dd>
</dl>
<p>存在しない場合には None を返す．</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.data_type.SignedBitVectorType">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.data_type.</span></span><span class="sig-name descname"><span class="pre">SignedBitVectorType</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">size</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.data_type.SignedBitVectorType" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.data_type.SizedType" title="rtlgen.data_type.SizedType"><code class="xref py py-class docutils literal notranslate"><span class="pre">SizedType</span></code></a></p>
<p>signed_bitvector型を表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>size</strong> (<em>int</em>) -- ベクタサイズ</p>
</dd>
</dl>
<p>LSB が 0，MSB が (size - 1) である符号付きビットベクタ型を作る．</p>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.data_type.SignedBitVectorType.is_signedbitvector_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_signedbitvector_type</span></span><a class="headerlink" href="#rtlgen.data_type.SignedBitVectorType.is_signedbitvector_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>signedbitvector型の時 True を返す．</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.data_type.SizedType">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.data_type.</span></span><span class="sig-name descname"><span class="pre">SizedType</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">size</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.data_type.SizedType" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><code class="xref py py-class docutils literal notranslate"><span class="pre">DataType</span></code></a></p>
<p>サイズを持つ型に共通の基底クラス.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>size</strong> (<em>int</em>) -- 要素サイズ</p>
</dd>
</dl>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.data_type.SizedType.size">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">size</span></span><a class="headerlink" href="#rtlgen.data_type.SizedType.size" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>要素サイズを返す.</p>
</dd></dl>

</dd></dl>

</section>
<section id="module-rtlgen.dff">
<span id="rtlgen-dff-module"></span><h2>rtlgen.dff module<a class="headerlink" href="#module-rtlgen.dff" title="この見出しへのパーマリンク">¶</a></h2>
<p>Dff の定義</p>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>dff.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><p>Copyright (C) 2022 Yusuke Matsunaga, All rights reserved.</p>
</dd>
</dl>
<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.dff.Dff">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.dff.</span></span><span class="sig-name descname"><span class="pre">Dff</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">parent</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_in=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_type=&lt;class</span> <span class="pre">'rtlgen.data_type.BitType'&gt;</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock_pol='positive'</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reset=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reset_pol=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reset_val=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">enable=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">enable_pol=None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.dff.Dff" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.process.ClockedProcess" title="rtlgen.process.ClockedProcess"><code class="xref py py-class docutils literal notranslate"><span class="pre">ClockedProcess</span></code></a></p>
<p>D-FF を表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>name</strong> (<em>str</em>) -- 名前</p></li>
<li><p><strong>data_in</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- データ入力</p></li>
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データ入力の型</p></li>
<li><p><strong>clock</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- クロック入力</p></li>
<li><p><strong>clock_edge</strong> (<em>str</em>) -- クロックのアクティブエッジを表す文字列
'positive' か 'negative'</p></li>
<li><p><strong>reset</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- リセット入力</p></li>
<li><p><strong>reset_pol</strong> (<em>str</em>) -- リセットの極性を表す文字列
'positive' か 'negative'</p></li>
<li><p><strong>enable</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- イネーブル入力</p></li>
<li><p><strong>enable_pol</strong> (<em>str</em>) -- イネーブル信号の極性を表す文字列
'positive' か 'negative'</p></li>
</ul>
</dd>
</dl>
<p>以下の入出力を持つ．
* data_in: データ入力．タイプは任意
* clock:   クロック入力．タイプは BitType
* reset:   リセット入力(オプショナル)．タイプは BitType
* enable:  イネーブル入力(オプショナル)．タイプはBitType
* q:       出力．タイプは data_in と同じ．</p>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.dff.Dff.data_in">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">data_in</span></span><a class="headerlink" href="#rtlgen.dff.Dff.data_in" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>データ入力のネットを返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.dff.Dff.enable">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">enable</span></span><a class="headerlink" href="#rtlgen.dff.Dff.enable" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>イネーブルのネットを返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.dff.Dff.output">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">output</span></span><a class="headerlink" href="#rtlgen.dff.Dff.output" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>データ出力のネットを返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.dff.Dff.q">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">q</span></span><a class="headerlink" href="#rtlgen.dff.Dff.q" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>データ出力のネットを返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.dff.Dff.reset">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">reset</span></span><a class="headerlink" href="#rtlgen.dff.Dff.reset" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>リセットのネットを返す．</p>
</dd></dl>

</dd></dl>

<dl class="py function">
<dt class="sig sig-object py" id="rtlgen.dff.add_delay">
<span class="sig-prename descclassname"><span class="pre">rtlgen.dff.</span></span><span class="sig-name descname"><span class="pre">add_delay</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">self</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_in</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">delay</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">1</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock_pol</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reset</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reset_pol</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.dff.add_delay" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>遅延ユニットを作る．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>data_in</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- データ入力</p></li>
<li><p><strong>delay</strong> (<em>int</em>) -- 遅延値</p></li>
<li><p><strong>name</strong> (<em>str</em>) -- 名前</p></li>
<li><p><strong>clock</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- クロック入力</p></li>
<li><p><strong>clock_pol</strong> (<em>str</em>) -- クロックのアクティブエッジを表す文字列</p></li>
<li><p><strong>reset</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- リセット入力</p></li>
<li><p><strong>reset_pol</strong> (<em>str</em>) -- リセットの極性を表す文字列</p></li>
</ul>
</dd>
</dl>
</dd></dl>

<dl class="py function">
<dt class="sig sig-object py" id="rtlgen.dff.add_dff">
<span class="sig-prename descclassname"><span class="pre">rtlgen.dff.</span></span><span class="sig-name descname"><span class="pre">add_dff</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">self</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_in=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_type=&lt;class</span> <span class="pre">'rtlgen.data_type.BitType'&gt;</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock_pol=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reset=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reset_pol=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reset_val=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">enable=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">enable_pol=None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.dff.add_dff" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Dff を追加する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>name</strong> (<em>str</em>) -- 名前</p></li>
<li><p><strong>data_in</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- データ入力</p></li>
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データ入力の型</p></li>
<li><p><strong>clock</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- クロック入力</p></li>
<li><p><strong>clock_pol</strong> (<em>str</em>) -- クロックのアクティブエッジを表す文字列
'positive' か 'negative'</p></li>
<li><p><strong>reset</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- リセット入力</p></li>
<li><p><strong>reset_pol</strong> (<em>str</em>) -- リセットの極性を表す文字列
'positive' か 'negative'</p></li>
<li><p><strong>enable</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- イネーブル入力</p></li>
<li><p><strong>enable_pol</strong> (<em>str</em>) -- イネーブル信号の極性を表す文字列
'positive' か 'negative'</p></li>
</ul>
</dd>
</dl>
</dd></dl>

</section>
<section id="module-rtlgen.entity">
<span id="rtlgen-entity-module"></span><h2>rtlgen.entity module<a class="headerlink" href="#module-rtlgen.entity" title="この見出しへのパーマリンク">¶</a></h2>
<p>Entity の定義</p>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>entity.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><ol class="upperalpha simple" start="3">
<li><p>2021, 2022 Yusuke Matsunaga, All rights reserved.</p></li>
</ol>
</dd>
</dl>
<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.entity.Entity">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.entity.</span></span><span class="sig-name descname"><span class="pre">Entity</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">name</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <code class="xref py py-class docutils literal notranslate"><span class="pre">object</span></code></p>
<p>Entity を表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>name</strong> (<em>str</em>) -- 名前</p>
</dd>
</dl>
<p>VHDLのentity+architecture，Verilog-HDLのmoduleに相当する構成要素を表す．
具体的には外部との接続インターフェイスを表すポートのリストと
内部の構造を表すアイテムのリストを持つ．</p>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.add_clocked_process">
<span class="sig-name descname"><span class="pre">add_clocked_process</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock_pol</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">asyncctl</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">asyncctl_pol</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.add_clocked_process" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>クロックに同期したプロセスを追加する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>name</strong> (<em>str</em>) -- 名前</p></li>
<li><p><strong>clock</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- クロック信号線</p></li>
<li><p><strong>clock_pol</strong> (<em>str</em>) -- クロックの極性 (&quot;positive&quot;/&quot;negative&quot;)</p></li>
<li><p><strong>asyncctl</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 非同期制御信号線</p></li>
<li><p><strong>asyncctl_pol</strong> (<em>str</em>) -- 非同期制御の極性 (&quot;positive&quot;/&quot;negative&quot;)</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>生成したプロセスを返す．</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.add_comb_process">
<span class="sig-name descname"><span class="pre">add_comb_process</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.add_comb_process" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>組み合わせ回路用のプロセスを作る．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>name</strong> (<em>str</em>) -- 名前</p>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>生成したプロセスを返す．</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.add_delay">
<span class="sig-name descname"><span class="pre">add_delay</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">data_in</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">delay</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">1</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock_pol</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reset</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reset_pol</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.add_delay" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>遅延ユニットを作る．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>data_in</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- データ入力</p></li>
<li><p><strong>delay</strong> (<em>int</em>) -- 遅延値</p></li>
<li><p><strong>name</strong> (<em>str</em>) -- 名前</p></li>
<li><p><strong>clock</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- クロック入力</p></li>
<li><p><strong>clock_pol</strong> (<em>str</em>) -- クロックのアクティブエッジを表す文字列</p></li>
<li><p><strong>reset</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- リセット入力</p></li>
<li><p><strong>reset_pol</strong> (<em>str</em>) -- リセットの極性を表す文字列</p></li>
</ul>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.add_dff">
<span class="sig-name descname"><span class="pre">add_dff</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_in=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_type=&lt;class</span> <span class="pre">'rtlgen.data_type.BitType'&gt;</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock_pol=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reset=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reset_pol=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reset_val=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">enable=None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">enable_pol=None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.add_dff" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Dff を追加する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>name</strong> (<em>str</em>) -- 名前</p></li>
<li><p><strong>data_in</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- データ入力</p></li>
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データ入力の型</p></li>
<li><p><strong>clock</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- クロック入力</p></li>
<li><p><strong>clock_pol</strong> (<em>str</em>) -- クロックのアクティブエッジを表す文字列
'positive' か 'negative'</p></li>
<li><p><strong>reset</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- リセット入力</p></li>
<li><p><strong>reset_pol</strong> (<em>str</em>) -- リセットの極性を表す文字列
'positive' か 'negative'</p></li>
<li><p><strong>enable</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- イネーブル入力</p></li>
<li><p><strong>enable_pol</strong> (<em>str</em>) -- イネーブル信号の極性を表す文字列
'positive' か 'negative'</p></li>
</ul>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.add_inout_port">
<span class="sig-name descname"><span class="pre">add_inout_port</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_type</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">src</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.add_inout_port" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>入出力ポートを追加する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>name</strong> (<em>str</em>) -- ポート名(名前付きの引数)</p></li>
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データタイプ(名前付きのオプション引数)</p></li>
<li><p><strong>src</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- ソース(名前付きのオプション引数)</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>生成されたポートを返す．</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.add_input_port">
<span class="sig-name descname"><span class="pre">add_input_port</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_type=&lt;rtlgen.data_type.BitType</span> <span class="pre">object&gt;</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.add_input_port" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>入力ポートを追加する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>name</strong> (<em>str</em>) -- ポート名(名前付きの引数)</p></li>
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データタイプ(名前付きのオプション引数)</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>生成されたポートを返す．</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.add_inst">
<span class="sig-name descname"><span class="pre">add_inst</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">entity</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.add_inst" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>エンティティにインスタンスを追加する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>entity</strong> (<a class="reference internal" href="#rtlgen.entity.Entity" title="rtlgen.entity.Entity"><em>Entity</em></a>) -- 元のエンティティ</p></li>
<li><p><strong>name</strong> (<em>str</em>) -- 名前</p></li>
</ul>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.add_linear_fsm">
<span class="sig-name descname"><span class="pre">add_linear_fsm</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">k</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock_pol</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reset</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reset_pol</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">start</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.add_linear_fsm" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>線形に遷移する有限状態機械を追加する．
:param Entity ent:       エンティティ
:param int    k:         running 状態数
:param Net    clock:     クロック信号名
:param str    clock_pol: クロック信号のアクティブエッジ('positive'か'negative')
:param Net    reset:     リセット信号
:param str    reset_pol: リセット信号のアクティブエッジ('positive'か'negative')
:param Net    start:     スタート信号</p>
<p>結果として (running, output) を返す．
仕様は以下の通り．
* wire                running: running 状態を表すフラグ
* wire [log_k - 1: 0] count:   running 状態中のカウント</p>
<ul class="simple">
<li><p>k個の running state と一つの idle state を持つ．</p></li>
<li><p>start 信号で running state に遷移する．</p></li>
<li><p>running state を K回遷移すると idle state に戻る．</p></li>
<li><p>running state にいる間は running 信号をアサートする．</p></li>
</ul>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.add_lut">
<span class="sig-name descname"><span class="pre">add_lut</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">input_bw</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">input</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_type</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_list</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">[]</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.add_lut" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.add_mux2">
<span class="sig-name descname"><span class="pre">add_mux2</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">sel</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">in0</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">in1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_type</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.add_mux2" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>2入力MUX を追加する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>sel</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 選択信号線</p></li>
<li><p><strong>in0</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 入力0</p></li>
<li><p><strong>in1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 入力1</p></li>
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 出力のデータ型</p></li>
<li><p><strong>name</strong> (<em>str</em>) -- 出力の名前</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>出力の信号線を返す．</p>
</dd>
</dl>
<p>通常は出力のデータ型は入力のデータ型から決まる．
入力の一方が整数の場合には他方のデータ型に補正される．
2つの入力が共に整数の場合には data_type が用いられる．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.add_net">
<span class="sig-name descname"><span class="pre">add_net</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_type</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reg_type</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">False</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">src</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.add_net" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ネットを生成する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>Name</strong> (<em>str</em>) -- 名前(名前付きのオプション引数)</p></li>
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データタイプ(名前付きのオプション引数)</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>生成したネットを返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.net.Net" title="rtlgen.net.Net">Net</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.add_output_port">
<span class="sig-name descname"><span class="pre">add_output_port</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_type</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">src</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.add_output_port" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>出力ポートを追加する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>name</strong> (<em>str</em>) -- ポート名(名前付きの引数)</p></li>
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データタイプ(名前付きのオプション引数)</p></li>
<li><p><strong>src</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- ソース(名前付きのオプション引数)</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>生成されたポートを返す．</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.add_var">
<span class="sig-name descname"><span class="pre">add_var</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_type</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.add_var" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>変数を生成する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>Name</strong> (<em>str</em>) -- 名前(名前付きのオプション引数)</p></li>
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データタイプ(名前付きのオプション引数)</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>生成した変数を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.var.Var" title="rtlgen.var.Var">Var</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.block">
<span class="sig-name descname"><span class="pre">block</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">pos</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.block" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>pos 番目の名前付きブロックを返す．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>pos</strong> (<em>int</em>) -- 位置</p>
</dd>
<dt class="field-even">戻り値の型<span class="colon">:</span></dt>
<dd class="field-even"><p><a class="reference internal" href="#rtlgen.statement.NamedStatementBlock" title="rtlgen.statement.NamedStatementBlock">NamedStatementBlock</a></p>
</dd>
<dt class="field-odd">Rise<span class="colon">:</span></dt>
<dd class="field-odd"><p>AssertError (pos が範囲外)</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.block_gen">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">block_gen</span></span><a class="headerlink" href="#rtlgen.entity.Entity.block_gen" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>名前付きブロックリストのジェネレーターを返す.</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.block_num">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">block_num</span></span><a class="headerlink" href="#rtlgen.entity.Entity.block_num" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>名前付きブロックの数を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.connect">
<span class="sig-name descname"><span class="pre">connect</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">lhs</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">rhs</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.connect" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ネットの接続を行う．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>lhs</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 左辺式</p></li>
<li><p><strong>rhs</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 右辺式</p></li>
</ul>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.cont_assign_gen">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">cont_assign_gen</span></span><a class="headerlink" href="#rtlgen.entity.Entity.cont_assign_gen" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>継続的代入文のリストのジェネレータを返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.cont_assign_num">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">cont_assign_num</span></span><a class="headerlink" href="#rtlgen.entity.Entity.cont_assign_num" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>継続的代入文の数を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.default_clock">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">default_clock</span></span><a class="headerlink" href="#rtlgen.entity.Entity.default_clock" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>デフォルトのクロック信号を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.default_clock_pol">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">default_clock_pol</span></span><a class="headerlink" href="#rtlgen.entity.Entity.default_clock_pol" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>デフォルトのクロック極性を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.default_reset">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">default_reset</span></span><a class="headerlink" href="#rtlgen.entity.Entity.default_reset" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>デフォルトのリセット信号を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.default_reset_pol">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">default_reset_pol</span></span><a class="headerlink" href="#rtlgen.entity.Entity.default_reset_pol" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>デフォルトのリセット極性を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.find_port">
<span class="sig-name descname"><span class="pre">find_port</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">name</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.find_port" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ポート名からポートを返す.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>name</strong> (<em>str</em>) -- ポート名</p>
</dd>
<dt class="field-even">戻り値の型<span class="colon">:</span></dt>
<dd class="field-even"><p><a class="reference internal" href="#rtlgen.port.Port" title="rtlgen.port.Port">Port</a> or None</p>
</dd>
</dl>
<p>見つからない場合には None を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.gen_entity_sub">
<span class="sig-name descname"><span class="pre">gen_entity_sub</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">ent_list</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">ent_set</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.gen_entity_sub" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.gen_verilog">
<span class="sig-name descname"><span class="pre">gen_verilog</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.gen_verilog" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL 記述を出力する．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.item">
<span class="sig-name descname"><span class="pre">item</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">pos</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.item" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>pos 番目の要素を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>pos</strong> (<em>int</em>) -- 位置</p>
</dd>
<dt class="field-even">戻り値の型<span class="colon">:</span></dt>
<dd class="field-even"><p><a class="reference internal" href="#rtlgen.item.Item" title="rtlgen.item.Item">Item</a></p>
</dd>
<dt class="field-odd">Rise<span class="colon">:</span></dt>
<dd class="field-odd"><p>AssertError (pos が範囲外)</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.item_gen">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">item_gen</span></span><a class="headerlink" href="#rtlgen.entity.Entity.item_gen" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>要素リストのジェネレーターを返す.</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.item_num">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">item_num</span></span><a class="headerlink" href="#rtlgen.entity.Entity.item_num" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>要素数を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p>int</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.make_names">
<span class="sig-name descname"><span class="pre">make_names</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">port_template</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">net_template</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">var_template</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">item_template</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.make_names" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>無名のオブジェクトに名前をつける．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>port_template</strong> (<em>string</em>) -- ポート名のテンプレート</p></li>
<li><p><strong>net_template</strong> (<em>string</em>) -- ネット名のテンプレート</p></li>
<li><p><strong>var_template</strong> (<em>string</em>) -- 変数名のテンプレート</p></li>
<li><p><strong>item_template</strong> (<em>string</em>) -- 要素名のテンプレート</p></li>
</ul>
</dd>
</dl>
<p>テンプレート文字列は Python3 の .format() の形式を用いる．
置き換え引数は数値の一つだけ．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.name">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">name</span></span><a class="headerlink" href="#rtlgen.entity.Entity.name" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>名前を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p>str</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.net">
<span class="sig-name descname"><span class="pre">net</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">pos</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.net" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>pos 番目のネットを返す．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>pos</strong> (<em>int</em>) -- 位置</p>
</dd>
<dt class="field-even">戻り値の型<span class="colon">:</span></dt>
<dd class="field-even"><p><a class="reference internal" href="#rtlgen.net.Net" title="rtlgen.net.Net">Net</a></p>
</dd>
<dt class="field-odd">Rise<span class="colon">:</span></dt>
<dd class="field-odd"><p>AssertError (pos が範囲外)</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.net_gen">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">net_gen</span></span><a class="headerlink" href="#rtlgen.entity.Entity.net_gen" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ネットリストのジェネレーターを返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.net_num">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">net_num</span></span><a class="headerlink" href="#rtlgen.entity.Entity.net_num" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ネット数を返す．</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p>int</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.port">
<span class="sig-name descname"><span class="pre">port</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">pos</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.port" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>pos 番目のポートを返す.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>pos</strong> (<em>int</em>) -- 位置</p>
</dd>
<dt class="field-even">戻り値の型<span class="colon">:</span></dt>
<dd class="field-even"><p><a class="reference internal" href="#rtlgen.port.Port" title="rtlgen.port.Port">Port</a></p>
</dd>
<dt class="field-odd">Rise<span class="colon">:</span></dt>
<dd class="field-odd"><p>AssertError (posが範囲外の時)</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.port_gen">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">port_gen</span></span><a class="headerlink" href="#rtlgen.entity.Entity.port_gen" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ポートリストのジェネレーターを返す.</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.port_num">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">port_num</span></span><a class="headerlink" href="#rtlgen.entity.Entity.port_num" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ポート数を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p>int</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.reg_block">
<span class="sig-name descname"><span class="pre">reg_block</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">block</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.reg_block" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>名前付きブロックを登録する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>NamedStatementBlock</strong> -- 登録するブロック</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.reg_item">
<span class="sig-name descname"><span class="pre">reg_item</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">item</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.reg_item" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>要素を登録する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>item</strong> (<a class="reference internal" href="#rtlgen.item.Item" title="rtlgen.item.Item"><em>Item</em></a>) -- 登録する要素</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.set_default_clock">
<span class="sig-name descname"><span class="pre">set_default_clock</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">clock</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock_pol</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.set_default_clock" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>デフォルトのクロックを設定する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>clock</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- クロック信号</p></li>
<li><p><strong>clock_pol</strong> (<em>str</em>) -- クロックの極性</p></li>
</ul>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.set_default_reset">
<span class="sig-name descname"><span class="pre">set_default_reset</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">reset</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reset_pol</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.set_default_reset" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>デフォルトのリセットを設定する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>reset</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- リセット信号</p></li>
<li><p><strong>clock_pol</strong> (<em>str</em>) -- リセットの極性</p></li>
</ul>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.var">
<span class="sig-name descname"><span class="pre">var</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">pos</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.var" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>pos 番目の変数を返す．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>pos</strong> (<em>int</em>) -- 位置</p>
</dd>
<dt class="field-even">戻り値の型<span class="colon">:</span></dt>
<dd class="field-even"><p><a class="reference internal" href="#rtlgen.var.Var" title="rtlgen.var.Var">Var</a></p>
</dd>
<dt class="field-odd">Rise<span class="colon">:</span></dt>
<dd class="field-odd"><p>AssertError (pos が範囲外)</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.var_gen">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">var_gen</span></span><a class="headerlink" href="#rtlgen.entity.Entity.var_gen" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>変数リストのジェネレーターを返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.var_num">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">var_num</span></span><a class="headerlink" href="#rtlgen.entity.Entity.var_num" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>変数の数を返す．</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p>int</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.write_verilog">
<span class="sig-name descname"><span class="pre">write_verilog</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">fout</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.write_verilog" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>内容を Verilog-HDL 形式で出力する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>fout</strong> (<em>file_object</em>) -- 出力先のファイルオブジェクト</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity.Entity.write_vhdl">
<span class="sig-name descname"><span class="pre">write_vhdl</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">fout</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity.Entity.write_vhdl" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>内容を VHDL 形式で出力する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>fout</strong> (<em>file_object</em>) -- 出力先のファイルオブジェクト</p>
</dd>
</dl>
</dd></dl>

</dd></dl>

</section>
<section id="module-rtlgen.entity_mgr">
<span id="rtlgen-entity-mgr-module"></span><h2>rtlgen.entity_mgr module<a class="headerlink" href="#module-rtlgen.entity_mgr" title="この見出しへのパーマリンク">¶</a></h2>
<p>EntityMgr の定義</p>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>entity_mgr.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><p>Copyright (C) 2022 Yusuke Matsunaga, All rights reserved.</p>
</dd>
</dl>
<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.entity_mgr.EntityMgr">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.entity_mgr.</span></span><span class="sig-name descname"><span class="pre">EntityMgr</span></span><a class="headerlink" href="#rtlgen.entity_mgr.EntityMgr" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <code class="xref py py-class docutils literal notranslate"><span class="pre">object</span></code></p>
<p>RTL記述全体を表すクラス</p>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity_mgr.EntityMgr.add_entity">
<span class="sig-name descname"><span class="pre">add_entity</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">name</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity_mgr.EntityMgr.add_entity" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>エンティティを追加する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>name</strong> (<em>string</em>) -- エンティティ名</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.entity_mgr.EntityMgr.entity_gen">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">entity_gen</span></span><a class="headerlink" href="#rtlgen.entity_mgr.EntityMgr.entity_gen" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>エンティティのリストのジェネレータを返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.entity_mgr.EntityMgr.get_entity_list">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">get_entity_list</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">top_entity</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.entity_mgr.EntityMgr.get_entity_list" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>使用されているエンティティのリストを作る．</p>
</dd></dl>

</dd></dl>

</section>
<section id="module-rtlgen.expr">
<span id="rtlgen-expr-module"></span><h2>rtlgen.expr module<a class="headerlink" href="#module-rtlgen.expr" title="この見出しへのパーマリンク">¶</a></h2>
<p>式の定義.</p>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>expr.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><ol class="upperalpha simple" start="3">
<li><p>2021 Yusuke Matsunaga, All rights reserved.</p></li>
</ol>
</dd>
</dl>
<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.expr.BinaryOp">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.expr.</span></span><span class="sig-name descname"><span class="pre">BinaryOp</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">op_type</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.BinaryOp" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.expr.OpBase" title="rtlgen.expr.OpBase"><code class="xref py py-class docutils literal notranslate"><span class="pre">OpBase</span></code></a></p>
<p>二項演算子を表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>op_type</strong> (<a class="reference internal" href="#rtlgen.expr.OpType" title="rtlgen.expr.OpType"><em>OpType</em></a>) -- 演算子の型</p></li>
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第一オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第二オペランド</p></li>
</ul>
</dd>
</dl>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.BinaryOp.data_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">data_type</span></span><a class="headerlink" href="#rtlgen.expr.BinaryOp.data_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>データ型を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType">DataType</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.BinaryOp.operand1">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">operand1</span></span><a class="headerlink" href="#rtlgen.expr.BinaryOp.operand1" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>第一オペランドを返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr">Expr</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.BinaryOp.operand2">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">operand2</span></span><a class="headerlink" href="#rtlgen.expr.BinaryOp.operand2" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>第二オペランドを返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr">Expr</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.BinaryOp.verilog_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">verilog_str</span></span><a class="headerlink" href="#rtlgen.expr.BinaryOp.verilog_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL の式を表す文字列を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.BinaryOp.vhdl_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">vhdl_str</span></span><a class="headerlink" href="#rtlgen.expr.BinaryOp.vhdl_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL の式を表す文字列を返す．</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.expr.BitSelect">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.expr.</span></span><span class="sig-name descname"><span class="pre">BitSelect</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">primary</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">index</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.BitSelect" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><code class="xref py py-class docutils literal notranslate"><span class="pre">Expr</span></code></a></p>
<p>ビット選択演算を表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>primary</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 対象の式</p></li>
<li><p><strong>index</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- インデックス</p></li>
</ul>
</dd>
</dl>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.BitSelect.data_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">data_type</span></span><a class="headerlink" href="#rtlgen.expr.BitSelect.data_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>データ型を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType">DataType</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.BitSelect.index">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">index</span></span><a class="headerlink" href="#rtlgen.expr.BitSelect.index" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>インデックスを返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.BitSelect.primary">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">primary</span></span><a class="headerlink" href="#rtlgen.expr.BitSelect.primary" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>対象の式を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.BitSelect.verilog_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">verilog_str</span></span><a class="headerlink" href="#rtlgen.expr.BitSelect.verilog_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL の式を表す文字列を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.BitSelect.vhdl_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">vhdl_str</span></span><a class="headerlink" href="#rtlgen.expr.BitSelect.vhdl_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL の式を表す文字列を返す．</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.expr.Concat">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.expr.</span></span><span class="sig-name descname"><span class="pre">Concat</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">src_list</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Concat" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><code class="xref py py-class docutils literal notranslate"><span class="pre">Expr</span></code></a></p>
<p>連結演算子</p>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.Concat.data_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">data_type</span></span><a class="headerlink" href="#rtlgen.expr.Concat.data_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>データ型を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType">DataType</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.Concat.src_list">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">src_list</span></span><a class="headerlink" href="#rtlgen.expr.Concat.src_list" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.Concat.verilog_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">verilog_str</span></span><a class="headerlink" href="#rtlgen.expr.Concat.verilog_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL の式を表す文字列を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.Concat.vhdl_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">vhdl_str</span></span><a class="headerlink" href="#rtlgen.expr.Concat.vhdl_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL の式を表す文字列を返す．</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.expr.Constant">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.expr.</span></span><span class="sig-name descname"><span class="pre">Constant</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_type</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">val</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Constant" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><code class="xref py py-class docutils literal notranslate"><span class="pre">Expr</span></code></a></p>
<p>定数を表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データ型</p></li>
<li><p><strong>val</strong> (<em>int</em>) -- 値</p></li>
</ul>
</dd>
</dl>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Constant.bit_value">
<span class="sig-name descname"><span class="pre">bit_value</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">bit</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Constant.bit_value" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ビットの値を返す．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>bit</strong> (<em>int</em>) -- 対象のビット</p>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>bit の位置の値(True|False) を返す．</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.Constant.data_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">data_type</span></span><a class="headerlink" href="#rtlgen.expr.Constant.data_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>データ型を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType">DataType</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.Constant.value">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">value</span></span><a class="headerlink" href="#rtlgen.expr.Constant.value" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>値を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p>int</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.Constant.verilog_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">verilog_str</span></span><a class="headerlink" href="#rtlgen.expr.Constant.verilog_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL の式を表す文字列を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.Constant.vhdl_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">vhdl_str</span></span><a class="headerlink" href="#rtlgen.expr.Constant.vhdl_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL の式を表す文字列を返す．</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.expr.Expr">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.expr.</span></span><span class="sig-name descname"><span class="pre">Expr</span></span><a class="headerlink" href="#rtlgen.expr.Expr" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <code class="xref py py-class docutils literal notranslate"><span class="pre">object</span></code></p>
<p>式を表す基底クラス.</p>
<p>このクラスを定義する目的は Python の演算子を適用可能
にするために特殊メソッドを定義するため.</p>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.add_ref">
<span class="sig-name descname"><span class="pre">add_ref</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">ref</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.add_ref" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.bit_select">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">bit_select</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">primary</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">index</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.bit_select" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ビット選択演算を作る．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>primary</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 選択対象の式</p></li>
<li><p><strong>index</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- インデックス</p></li>
</ul>
</dd>
<dt class="field-even">戻り値の型<span class="colon">:</span></dt>
<dd class="field-even"><p><a class="reference internal" href="#rtlgen.expr.BitSelect" title="rtlgen.expr.BitSelect">BitSelect</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.coerce">
<span class="sig-name descname"><span class="pre">coerce</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">other</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.coerce" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>int 型を Constant に変換する.</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.concat">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">concat</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">expr_list</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.concat" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>連結演算</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>expr_list</strong> (<em>list</em><em>(</em><a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a><em>)</em>) -- 式のリスト</p>
</dd>
<dt class="field-even">戻り値の型<span class="colon">:</span></dt>
<dd class="field-even"><p><a class="reference internal" href="#rtlgen.expr.Concat" title="rtlgen.expr.Concat">Concat</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.del_ref">
<span class="sig-name descname"><span class="pre">del_ref</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">ref</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.del_ref" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.extension">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">extension</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">src</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">dst_size</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.extension" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ビット拡張を行う．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>src</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- ソースの式</p></li>
<li><p><strong>dst_size</strong> (<em>int</em>) -- 結果のビット幅</p></li>
</ul>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.is_simple">
<span class="sig-name descname"><span class="pre">is_simple</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.is_simple" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>単純な式の時に True を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_add">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_add</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_add" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>加算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_and">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_and</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_and" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>bitwise AND演算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_constant">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_constant</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_type=&lt;rtlgen.data_type.BitType</span> <span class="pre">object&gt;</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">val</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_constant" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>定数を作る．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データ型</p></li>
<li><p><strong>val</strong> (<em>int</em>) -- 値</p></li>
</ul>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_div">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_div</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_div" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>除算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_eq">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_eq</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_eq" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>等価比較演算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_ge">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_ge</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_ge" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>大なりイコール比較演算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_gt">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_gt</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_gt" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>大なり比較演算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_intconstant">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_intconstant</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">val</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_intconstant" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>int型の定数を作る．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>val</strong> (<em>int</em>) -- 値</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_land">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_land</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_land" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>AND演算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_le">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_le</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_le" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>小なりイコール比較演算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_lnot">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_lnot</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_lnot" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>NOT演算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- オペランド</p>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.UnaryOp" title="rtlgen.expr.UnaryOp">UnaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_lor">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_lor</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_lor" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>OR演算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_lsft">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_lsft</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_lsft" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>左シフト演算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_lt">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_lt</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_lt" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>小なり比較演算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_mod">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_mod</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_mod" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>剰余算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_mul">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_mul</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_mul" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>乗算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_nand">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_nand</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_nand" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>bitwise NAND演算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_ne">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_ne</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_ne" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>不等価比較演算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_nor">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_nor</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_nor" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>bitwise NOR演算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_not">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_not</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_not" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>bitwise NOT演算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- オペランド</p>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_one">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_one</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_one" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>1ビットの1を作る．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_or">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_or</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_or" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>bitwise OR演算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_rsft">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_rsft</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_rsft" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>右シフト演算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_sub">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_sub</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_sub" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>減算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_uminus">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_uminus</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_uminus" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>単項マイナス演算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- オペランド</p>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.UnaryOp" title="rtlgen.expr.UnaryOp">UnaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_xnor">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_xnor</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_xnor" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>bitwise XNOR演算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_xor">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_xor</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_xor" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>bitwise XOR演算を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第1オペランド</p></li>
<li><p><strong>opr2</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 第2オペランド</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>作成した演算子を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.BinaryOp" title="rtlgen.expr.BinaryOp">BinaryOp</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.make_zero">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">make_zero</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.make_zero" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>1ビットの0を作る．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.multi_concat">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">multi_concat</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">rep_num</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">expr_list</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.multi_concat" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>繰り返し連結演算</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>rep_num</strong> (<em>int</em>) -- 繰り返し数</p></li>
<li><p><strong>expr_list</strong> (<em>list</em><em>(</em><a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a><em>)</em>) -- 式のリスト</p></li>
</ul>
</dd>
<dt class="field-even">戻り値の型<span class="colon">:</span></dt>
<dd class="field-even"><p><a class="reference internal" href="#rtlgen.expr.MultiConcat" title="rtlgen.expr.MultiConcat">MultiConcat</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.needs_net">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">needs_net</span></span><a class="headerlink" href="#rtlgen.expr.Expr.needs_net" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ネット生成の必要があるとき True を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.part_select">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">part_select</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">primary</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">left</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">right</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.part_select" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>範囲選択演算を作る．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>primary</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 選択対象の式</p></li>
<li><p><strong>left</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 左の範囲</p></li>
<li><p><strong>right</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 右の範囲</p></li>
</ul>
</dd>
<dt class="field-even">戻り値の型<span class="colon">:</span></dt>
<dd class="field-even"><p><a class="reference internal" href="#rtlgen.expr.PartSelect" title="rtlgen.expr.PartSelect">PartSelect</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.ref0">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">ref0</span></span><a class="headerlink" href="#rtlgen.expr.Expr.ref0" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>最初の参照元を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.ref_list">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">ref_list</span></span><a class="headerlink" href="#rtlgen.expr.Expr.ref_list" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>参照元(ExprHandle)のリストを返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.ref_num">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">ref_num</span></span><a class="headerlink" href="#rtlgen.expr.Expr.ref_num" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>参照数を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.Expr.sign_extension">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">sign_extension</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">src</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">dst_size</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.Expr.sign_extension" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>符号付きのビット拡張を行う．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>src</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- ソースの式</p></li>
<li><p><strong>dst_size</strong> (<em>int</em>) -- 結果のビット幅</p></li>
</ul>
</dd>
</dl>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.expr.ExprHandle">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.expr.</span></span><span class="sig-name descname"><span class="pre">ExprHandle</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">src</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.ExprHandle" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <code class="xref py py-class docutils literal notranslate"><span class="pre">object</span></code></p>
<p>式を保持するオブジェクト</p>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.expr.ExprHandle.set">
<span class="sig-name descname"><span class="pre">set</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">expr</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.ExprHandle.set" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>値をセットする．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.ExprHandle.val">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">val</span></span><a class="headerlink" href="#rtlgen.expr.ExprHandle.val" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>値を返す．</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.expr.IntConstant">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.expr.</span></span><span class="sig-name descname"><span class="pre">IntConstant</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">val</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.IntConstant" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.expr.Constant" title="rtlgen.expr.Constant"><code class="xref py py-class docutils literal notranslate"><span class="pre">Constant</span></code></a></p>
<p>integer 型の定数を表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>val</strong> (<em>int</em>) -- 値</p>
</dd>
</dl>
</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.expr.MultiConcat">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.expr.</span></span><span class="sig-name descname"><span class="pre">MultiConcat</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">rep_num</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">src_list</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.MultiConcat" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><code class="xref py py-class docutils literal notranslate"><span class="pre">Expr</span></code></a></p>
<p>繰り返し連結演算子</p>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.MultiConcat.data_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">data_type</span></span><a class="headerlink" href="#rtlgen.expr.MultiConcat.data_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>データ型を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType">DataType</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.MultiConcat.rep_num">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">rep_num</span></span><a class="headerlink" href="#rtlgen.expr.MultiConcat.rep_num" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>繰り返し数を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.MultiConcat.src_list">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">src_list</span></span><a class="headerlink" href="#rtlgen.expr.MultiConcat.src_list" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.MultiConcat.verilog_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">verilog_str</span></span><a class="headerlink" href="#rtlgen.expr.MultiConcat.verilog_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL の式を表す文字列を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.MultiConcat.vhdl_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">vhdl_str</span></span><a class="headerlink" href="#rtlgen.expr.MultiConcat.vhdl_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL の式を表す文字列を返す．</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.expr.OpBase">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.expr.</span></span><span class="sig-name descname"><span class="pre">OpBase</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">op_type</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.OpBase" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><code class="xref py py-class docutils literal notranslate"><span class="pre">Expr</span></code></a></p>
<p>演算子を表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>op_type</strong> (<a class="reference internal" href="#rtlgen.expr.OpType" title="rtlgen.expr.OpType"><em>OpType</em></a>) -- 演算子の型</p>
</dd>
</dl>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.OpBase.op_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">op_type</span></span><a class="headerlink" href="#rtlgen.expr.OpBase.op_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>演算子の型を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.OpType" title="rtlgen.expr.OpType">OpType</a></p>
</dd>
</dl>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.expr.OpType">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.expr.</span></span><span class="sig-name descname"><span class="pre">OpType</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">value</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">names</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">module</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">qualname</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">type</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">start</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">boundary</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.OpType" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <code class="xref py py-class docutils literal notranslate"><span class="pre">Enum</span></code></p>
<p>演算の種類を表す列挙型</p>
<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.ADD">
<span class="sig-name descname"><span class="pre">ADD</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">15</span></em><a class="headerlink" href="#rtlgen.expr.OpType.ADD" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.AND">
<span class="sig-name descname"><span class="pre">AND</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">2</span></em><a class="headerlink" href="#rtlgen.expr.OpType.AND" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.BSEL">
<span class="sig-name descname"><span class="pre">BSEL</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">22</span></em><a class="headerlink" href="#rtlgen.expr.OpType.BSEL" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.COMPL">
<span class="sig-name descname"><span class="pre">COMPL</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">14</span></em><a class="headerlink" href="#rtlgen.expr.OpType.COMPL" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.DIV">
<span class="sig-name descname"><span class="pre">DIV</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">18</span></em><a class="headerlink" href="#rtlgen.expr.OpType.DIV" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.EQ">
<span class="sig-name descname"><span class="pre">EQ</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">25</span></em><a class="headerlink" href="#rtlgen.expr.OpType.EQ" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.LAND">
<span class="sig-name descname"><span class="pre">LAND</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">29</span></em><a class="headerlink" href="#rtlgen.expr.OpType.LAND" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.LE">
<span class="sig-name descname"><span class="pre">LE</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">28</span></em><a class="headerlink" href="#rtlgen.expr.OpType.LE" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.LNOT">
<span class="sig-name descname"><span class="pre">LNOT</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">31</span></em><a class="headerlink" href="#rtlgen.expr.OpType.LNOT" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.LOR">
<span class="sig-name descname"><span class="pre">LOR</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">30</span></em><a class="headerlink" href="#rtlgen.expr.OpType.LOR" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.LSFT">
<span class="sig-name descname"><span class="pre">LSFT</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">20</span></em><a class="headerlink" href="#rtlgen.expr.OpType.LSFT" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.LT">
<span class="sig-name descname"><span class="pre">LT</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">27</span></em><a class="headerlink" href="#rtlgen.expr.OpType.LT" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.MOD">
<span class="sig-name descname"><span class="pre">MOD</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">19</span></em><a class="headerlink" href="#rtlgen.expr.OpType.MOD" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.MUL">
<span class="sig-name descname"><span class="pre">MUL</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">17</span></em><a class="headerlink" href="#rtlgen.expr.OpType.MUL" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.NAND">
<span class="sig-name descname"><span class="pre">NAND</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">3</span></em><a class="headerlink" href="#rtlgen.expr.OpType.NAND" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.NE">
<span class="sig-name descname"><span class="pre">NE</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">26</span></em><a class="headerlink" href="#rtlgen.expr.OpType.NE" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.NOR">
<span class="sig-name descname"><span class="pre">NOR</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">5</span></em><a class="headerlink" href="#rtlgen.expr.OpType.NOR" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.NOT">
<span class="sig-name descname"><span class="pre">NOT</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">1</span></em><a class="headerlink" href="#rtlgen.expr.OpType.NOT" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.OR">
<span class="sig-name descname"><span class="pre">OR</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">4</span></em><a class="headerlink" href="#rtlgen.expr.OpType.OR" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.PSEL">
<span class="sig-name descname"><span class="pre">PSEL</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">23</span></em><a class="headerlink" href="#rtlgen.expr.OpType.PSEL" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.RAND">
<span class="sig-name descname"><span class="pre">RAND</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">8</span></em><a class="headerlink" href="#rtlgen.expr.OpType.RAND" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.RNAND">
<span class="sig-name descname"><span class="pre">RNAND</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">9</span></em><a class="headerlink" href="#rtlgen.expr.OpType.RNAND" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.RNOR">
<span class="sig-name descname"><span class="pre">RNOR</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">11</span></em><a class="headerlink" href="#rtlgen.expr.OpType.RNOR" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.ROR">
<span class="sig-name descname"><span class="pre">ROR</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">10</span></em><a class="headerlink" href="#rtlgen.expr.OpType.ROR" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.RSEL">
<span class="sig-name descname"><span class="pre">RSEL</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">24</span></em><a class="headerlink" href="#rtlgen.expr.OpType.RSEL" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.RSFT">
<span class="sig-name descname"><span class="pre">RSFT</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">21</span></em><a class="headerlink" href="#rtlgen.expr.OpType.RSFT" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.RXNOR">
<span class="sig-name descname"><span class="pre">RXNOR</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">13</span></em><a class="headerlink" href="#rtlgen.expr.OpType.RXNOR" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.RXOR">
<span class="sig-name descname"><span class="pre">RXOR</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">12</span></em><a class="headerlink" href="#rtlgen.expr.OpType.RXOR" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.SUB">
<span class="sig-name descname"><span class="pre">SUB</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">16</span></em><a class="headerlink" href="#rtlgen.expr.OpType.SUB" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.XNOR">
<span class="sig-name descname"><span class="pre">XNOR</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">7</span></em><a class="headerlink" href="#rtlgen.expr.OpType.XNOR" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.expr.OpType.XOR">
<span class="sig-name descname"><span class="pre">XOR</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">6</span></em><a class="headerlink" href="#rtlgen.expr.OpType.XOR" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.expr.PartSelect">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.expr.</span></span><span class="sig-name descname"><span class="pre">PartSelect</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">primary</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">left</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">right</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.PartSelect" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><code class="xref py py-class docutils literal notranslate"><span class="pre">Expr</span></code></a></p>
<p>範囲選択演算を表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>primary</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 対象の式</p></li>
<li><p><strong>left</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 左の範囲</p></li>
<li><p><strong>right</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 右の範囲</p></li>
</ul>
</dd>
</dl>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.PartSelect.data_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">data_type</span></span><a class="headerlink" href="#rtlgen.expr.PartSelect.data_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>データ型を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType">DataType</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.PartSelect.direction">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">direction</span></span><a class="headerlink" href="#rtlgen.expr.PartSelect.direction" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>向きを返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.PartSelect.left">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">left</span></span><a class="headerlink" href="#rtlgen.expr.PartSelect.left" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>左の範囲を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.PartSelect.primary">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">primary</span></span><a class="headerlink" href="#rtlgen.expr.PartSelect.primary" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>対象の式を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.PartSelect.right">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">right</span></span><a class="headerlink" href="#rtlgen.expr.PartSelect.right" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>右の範囲を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.PartSelect.verilog_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">verilog_str</span></span><a class="headerlink" href="#rtlgen.expr.PartSelect.verilog_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL の式を表す文字列を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.PartSelect.vhdl_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">vhdl_str</span></span><a class="headerlink" href="#rtlgen.expr.PartSelect.vhdl_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL の式を表す文字列を返す．</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.expr.UnaryOp">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.expr.</span></span><span class="sig-name descname"><span class="pre">UnaryOp</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">op_type</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">opr1</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.expr.UnaryOp" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.expr.OpBase" title="rtlgen.expr.OpBase"><code class="xref py py-class docutils literal notranslate"><span class="pre">OpBase</span></code></a></p>
<p>単項演算子を表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>OpType</strong> -- op_type 演算子の型</p></li>
<li><p><strong>opr1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- オペランド</p></li>
</ul>
</dd>
</dl>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.UnaryOp.data_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">data_type</span></span><a class="headerlink" href="#rtlgen.expr.UnaryOp.data_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>データ型を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType">DataType</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.UnaryOp.operand1">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">operand1</span></span><a class="headerlink" href="#rtlgen.expr.UnaryOp.operand1" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>第一オペランドを返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr">Expr</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.UnaryOp.verilog_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">verilog_str</span></span><a class="headerlink" href="#rtlgen.expr.UnaryOp.verilog_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL の式を表す文字列を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.expr.UnaryOp.vhdl_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">vhdl_str</span></span><a class="headerlink" href="#rtlgen.expr.UnaryOp.vhdl_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL の式を表す文字列を返す．</p>
</dd></dl>

</dd></dl>

</section>
<section id="module-rtlgen.inst">
<span id="rtlgen-inst-module"></span><h2>rtlgen.inst module<a class="headerlink" href="#module-rtlgen.inst" title="この見出しへのパーマリンク">¶</a></h2>
<p>コンポーネントインスタンスを表す定義</p>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>inst.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><ol class="upperalpha simple" start="3">
<li><p>2021, 2022 Yusuke Matsunaga, All rights reserved.</p></li>
</ol>
</dd>
</dl>
<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.inst.Inst">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.inst.</span></span><span class="sig-name descname"><span class="pre">Inst</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">parent</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">entity</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.inst.Inst" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.item.Item" title="rtlgen.item.Item"><code class="xref py py-class docutils literal notranslate"><span class="pre">Item</span></code></a></p>
<p>コンポーネントインスタンスを表す定義</p>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.inst.Inst.entity">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">entity</span></span><a class="headerlink" href="#rtlgen.inst.Inst.entity" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>エンティティを返す．</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.entity.Entity" title="rtlgen.entity.Entity">Entity</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.inst.Inst.gen_verilog">
<span class="sig-name descname"><span class="pre">gen_verilog</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.inst.Inst.gen_verilog" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL記述を生成する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>writer</strong> (<a class="reference internal" href="#rtlgen.verilog_writer.VerilogWriter" title="rtlgen.verilog_writer.VerilogWriter"><em>VerilogWriter</em></a>) -- Verilog-DL出力器</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.inst.Inst.gen_vhdl">
<span class="sig-name descname"><span class="pre">gen_vhdl</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.inst.Inst.gen_vhdl" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL記述を生成する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>writer</strong> (<a class="reference internal" href="#rtlgen.vhdl_writer.VhdlWriter" title="rtlgen.vhdl_writer.VhdlWriter"><em>VhdlWriter</em></a>) -- VHDL出力器</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.inst.Inst.is_inst">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_inst</span></span><a class="headerlink" href="#rtlgen.inst.Inst.is_inst" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.inst.Inst.port">
<span class="sig-name descname"><span class="pre">port</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">pos</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.inst.Inst.port" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>pos 番目のポートを返す．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>pos</strong> (<em>int</em>) -- 位置</p>
</dd>
<dt class="field-even">戻り値の型<span class="colon">:</span></dt>
<dd class="field-even"><p><a class="reference internal" href="#rtlgen.port.Port" title="rtlgen.port.Port">Port</a>|<a class="reference internal" href="#rtlgen.net.Net" title="rtlgen.net.Net">Net</a>, <a class="reference internal" href="#rtlgen.port.Port" title="rtlgen.port.Port">Port</a></p>
</dd>
<dt class="field-odd">Rise<span class="colon">:</span></dt>
<dd class="field-odd"><p>AssertError (pos が範囲外の時)</p>
</dd>
</dl>
<p>返り値は (外側のポート(ネット)、内側のポート) のタプルとなっている．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.inst.Inst.port_gen">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">port_gen</span></span><a class="headerlink" href="#rtlgen.inst.Inst.port_gen" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ポートリストのジェネレーターを返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.inst.Inst.port_num">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">port_num</span></span><a class="headerlink" href="#rtlgen.inst.Inst.port_num" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ポート数を返す．</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p>int</p>
</dd>
</dl>
</dd></dl>

</dd></dl>

<dl class="py function">
<dt class="sig sig-object py" id="rtlgen.inst.add_inst">
<span class="sig-prename descclassname"><span class="pre">rtlgen.inst.</span></span><span class="sig-name descname"><span class="pre">add_inst</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">parent</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">entity</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.inst.add_inst" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>エンティティにインスタンスを追加する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>entity</strong> (<a class="reference internal" href="#rtlgen.entity.Entity" title="rtlgen.entity.Entity"><em>Entity</em></a>) -- 元のエンティティ</p></li>
<li><p><strong>name</strong> (<em>str</em>) -- 名前</p></li>
</ul>
</dd>
</dl>
</dd></dl>

</section>
<section id="module-rtlgen.item">
<span id="rtlgen-item-module"></span><h2>rtlgen.item module<a class="headerlink" href="#module-rtlgen.item" title="この見出しへのパーマリンク">¶</a></h2>
<p>Item の定義</p>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>item.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><p>Copyright (C) 2022 Yusuke Matsunaga, All rights reserved.</p>
</dd>
</dl>
<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.item.Item">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.item.</span></span><span class="sig-name descname"><span class="pre">Item</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">parent</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.item.Item" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <code class="xref py py-class docutils literal notranslate"><span class="pre">object</span></code></p>
<p>RTL記述の基本構成要素の基底クラス</p>
<p>item はインスタンスのような構成要素の基底クラスであり，
内部にネットのリスト，継続的代入文のリストなどを持つ．</p>
<p>また，継承クラスは自身の内容に対するVerilog-HDL記述，VHDL記述
を生成する関数を持つ．</p>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.item.Item.add_cont_assign">
<span class="sig-name descname"><span class="pre">add_cont_assign</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">lhs</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">rhs</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.item.Item.add_cont_assign" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>継続的代入文を追加する．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.item.Item.add_net">
<span class="sig-name descname"><span class="pre">add_net</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">data_type</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reg_type</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">False</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.item.Item.add_net" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ネットを追加する．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.item.Item.add_var">
<span class="sig-name descname"><span class="pre">add_var</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">data_type</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.item.Item.add_var" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>変数を追加する．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.item.Item.is_inst">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_inst</span></span><a class="headerlink" href="#rtlgen.item.Item.is_inst" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.item.Item.name">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">name</span></span><a class="headerlink" href="#rtlgen.item.Item.name" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>名前を返す．</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p>str or None</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.item.Item.set_name">
<span class="sig-name descname"><span class="pre">set_name</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">name</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.item.Item.set_name" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>名前をセットする．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>name</strong> (<em>str</em>) -- 名前</p>
</dd>
</dl>
</dd></dl>

</dd></dl>

</section>
<section id="module-rtlgen.item_mgr">
<span id="rtlgen-item-mgr-module"></span><h2>rtlgen.item_mgr module<a class="headerlink" href="#module-rtlgen.item_mgr" title="この見出しへのパーマリンク">¶</a></h2>
<p>Item を管理するクラス</p>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>item_mgr.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><p>Copyright (C) 2024 Yusuke Matsunaga, All rights reserved.</p>
</dd>
</dl>
<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.item_mgr.</span></span><span class="sig-name descname"><span class="pre">ItemMgr</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">name</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <code class="xref py py-class docutils literal notranslate"><span class="pre">object</span></code></p>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.add_net">
<span class="sig-name descname"><span class="pre">add_net</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_type</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reg_type</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">False</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">src</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.add_net" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ネットを生成する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>Name</strong> (<em>str</em>) -- 名前(名前付きのオプション引数)</p></li>
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データタイプ(名前付きのオプション引数)</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>生成したネットを返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.net.Net" title="rtlgen.net.Net">Net</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.add_var">
<span class="sig-name descname"><span class="pre">add_var</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_type</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.add_var" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>変数を生成する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>Name</strong> (<em>str</em>) -- 名前(名前付きのオプション引数)</p></li>
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データタイプ(名前付きのオプション引数)</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>生成した変数を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.var.Var" title="rtlgen.var.Var">Var</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.block">
<span class="sig-name descname"><span class="pre">block</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">pos</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.block" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>pos 番目の名前付きブロックを返す．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>pos</strong> (<em>int</em>) -- 位置</p>
</dd>
<dt class="field-even">戻り値の型<span class="colon">:</span></dt>
<dd class="field-even"><p><a class="reference internal" href="#rtlgen.statement.NamedStatementBlock" title="rtlgen.statement.NamedStatementBlock">NamedStatementBlock</a></p>
</dd>
<dt class="field-odd">Rise<span class="colon">:</span></dt>
<dd class="field-odd"><p>AssertError (pos が範囲外)</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.block_gen">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">block_gen</span></span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.block_gen" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>名前付きブロックリストのジェネレーターを返す.</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.block_num">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">block_num</span></span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.block_num" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>名前付きブロックの数を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.gen_verilog">
<span class="sig-name descname"><span class="pre">gen_verilog</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.gen_verilog" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL 記述を出力する(ItemMgr用)．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.item">
<span class="sig-name descname"><span class="pre">item</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">pos</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.item" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>pos 番目の要素を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>pos</strong> (<em>int</em>) -- 位置</p>
</dd>
<dt class="field-even">戻り値の型<span class="colon">:</span></dt>
<dd class="field-even"><p><a class="reference internal" href="#rtlgen.item.Item" title="rtlgen.item.Item">Item</a></p>
</dd>
<dt class="field-odd">Rise<span class="colon">:</span></dt>
<dd class="field-odd"><p>AssertError (pos が範囲外)</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.item_gen">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">item_gen</span></span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.item_gen" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>要素リストのジェネレーターを返す.</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.item_num">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">item_num</span></span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.item_num" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>要素数を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p>int</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.make_names">
<span class="sig-name descname"><span class="pre">make_names</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">net_template</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">var_template</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">item_template</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">block_template</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.make_names" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>無名のオブジェクトに名前をつける．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>net_template</strong> (<em>string</em>) -- ネット名のテンプレート</p></li>
<li><p><strong>var_template</strong> (<em>string</em>) -- 変数名のテンプレート</p></li>
<li><p><strong>item_template</strong> (<em>string</em>) -- 要素名のテンプレート</p></li>
<li><p><strong>block_template</strong> (<em>string</em>) -- ブロック名のテンプレート</p></li>
</ul>
</dd>
</dl>
<p>テンプレート文字列は Python3 の .format() の形式を用いる．
置き換え引数は数値の一つだけ．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.name">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">name</span></span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.name" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>名前を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.net">
<span class="sig-name descname"><span class="pre">net</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">pos</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.net" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>pos 番目のネットを返す．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>pos</strong> (<em>int</em>) -- 位置</p>
</dd>
<dt class="field-even">戻り値の型<span class="colon">:</span></dt>
<dd class="field-even"><p><a class="reference internal" href="#rtlgen.net.Net" title="rtlgen.net.Net">Net</a></p>
</dd>
<dt class="field-odd">Rise<span class="colon">:</span></dt>
<dd class="field-odd"><p>AssertError (pos が範囲外)</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.net_gen">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">net_gen</span></span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.net_gen" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ネットリストのジェネレーターを返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.net_num">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">net_num</span></span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.net_num" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ネット数を返す．</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p>int</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.reg_block">
<span class="sig-name descname"><span class="pre">reg_block</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">block</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.reg_block" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>名前付きブロックを登録する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>NamedStatementBlock</strong> -- 登録するブロック</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.reg_item">
<span class="sig-name descname"><span class="pre">reg_item</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">item</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.reg_item" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>要素を登録する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>item</strong> (<a class="reference internal" href="#rtlgen.item.Item" title="rtlgen.item.Item"><em>Item</em></a>) -- 登録する要素</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.reg_name">
<span class="sig-name descname"><span class="pre">reg_name</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">item</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.reg_name" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>名前を登録する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>item</strong> (<a class="reference internal" href="#rtlgen.item.Item" title="rtlgen.item.Item"><em>Item</em></a>) -- 登録する要素</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.var">
<span class="sig-name descname"><span class="pre">var</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">pos</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.var" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>pos 番目の変数を返す．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>pos</strong> (<em>int</em>) -- 位置</p>
</dd>
<dt class="field-even">戻り値の型<span class="colon">:</span></dt>
<dd class="field-even"><p><a class="reference internal" href="#rtlgen.var.Var" title="rtlgen.var.Var">Var</a></p>
</dd>
<dt class="field-odd">Rise<span class="colon">:</span></dt>
<dd class="field-odd"><p>AssertError (pos が範囲外)</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.var_gen">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">var_gen</span></span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.var_gen" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>変数リストのジェネレーターを返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.item_mgr.ItemMgr.var_num">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">var_num</span></span><a class="headerlink" href="#rtlgen.item_mgr.ItemMgr.var_num" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>変数の数を返す．</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p>int</p>
</dd>
</dl>
</dd></dl>

</dd></dl>

</section>
<section id="module-rtlgen.lfsm">
<span id="rtlgen-lfsm-module"></span><h2>rtlgen.lfsm module<a class="headerlink" href="#module-rtlgen.lfsm" title="この見出しへのパーマリンク">¶</a></h2>
<p>線形有限状態機械を作る関数</p>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>lfsm.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><p>Copyright (C) 2024 Yusuke Matsunaga, All rights reserved.</p>
</dd>
</dl>
<dl class="py function">
<dt class="sig sig-object py" id="rtlgen.lfsm.add_linear_fsm">
<span class="sig-prename descclassname"><span class="pre">rtlgen.lfsm.</span></span><span class="sig-name descname"><span class="pre">add_linear_fsm</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">ent</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">k</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock_pol</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reset</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reset_pol</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">start</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.lfsm.add_linear_fsm" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>線形に遷移する有限状態機械を追加する．
:param Entity ent:       エンティティ
:param int    k:         running 状態数
:param Net    clock:     クロック信号名
:param str    clock_pol: クロック信号のアクティブエッジ('positive'か'negative')
:param Net    reset:     リセット信号
:param str    reset_pol: リセット信号のアクティブエッジ('positive'か'negative')
:param Net    start:     スタート信号</p>
<p>結果として (running, output) を返す．
仕様は以下の通り．
* wire                running: running 状態を表すフラグ
* wire [log_k - 1: 0] count:   running 状態中のカウント</p>
<ul class="simple">
<li><p>k個の running state と一つの idle state を持つ．</p></li>
<li><p>start 信号で running state に遷移する．</p></li>
<li><p>running state を K回遷移すると idle state に戻る．</p></li>
<li><p>running state にいる間は running 信号をアサートする．</p></li>
</ul>
</dd></dl>

</section>
<section id="module-rtlgen.lut">
<span id="rtlgen-lut-module"></span><h2>rtlgen.lut module<a class="headerlink" href="#module-rtlgen.lut" title="この見出しへのパーマリンク">¶</a></h2>
<p>LookUpTable を表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>lut.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><p>Copyright (C) 2022 Yusuke Matsunaga, All rights reserved.</p>
</dd>
</dl>
<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.lut.Lut">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.lut.</span></span><span class="sig-name descname"><span class="pre">Lut</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">parent</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">input_bw</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">input</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_type</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_list</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">[]</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.lut.Lut" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.item.Item" title="rtlgen.item.Item"><code class="xref py py-class docutils literal notranslate"><span class="pre">Item</span></code></a></p>
<p>LookUp Table を表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>input_bw</strong> (<em>int</em>) -- 入力のビット幅</p></li>
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- 出力のデータ型</p></li>
<li><p><strong>data_list</strong> (<em>list</em><em>[</em><em>(</em><a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a><em>, </em><a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a><em>)</em><em>]</em>) -- データのリスト</p></li>
</ul>
</dd>
</dl>
<p>入出力の仕様
* input: 入力．データ型は BitVectorType(input_bw)
* output: 出力．データ型は data_type</p>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.lut.Lut.add_data">
<span class="sig-name descname"><span class="pre">add_data</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">indata</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">outdata</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.lut.Lut.add_data" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>データを追加する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>indata</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 入力値</p></li>
<li><p><strong>outdata</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 出力値</p></li>
</ul>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.lut.Lut.data_gen">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">data_gen</span></span><a class="headerlink" href="#rtlgen.lut.Lut.data_gen" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.lut.Lut.gen_verilog">
<span class="sig-name descname"><span class="pre">gen_verilog</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.lut.Lut.gen_verilog" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL記述を生成する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>writer</strong> (<a class="reference internal" href="#rtlgen.verilog_writer.VerilogWriter" title="rtlgen.verilog_writer.VerilogWriter"><em>VerilogWriter</em></a>) -- Verilog-DL出力器</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.lut.Lut.gen_vhdl">
<span class="sig-name descname"><span class="pre">gen_vhdl</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.lut.Lut.gen_vhdl" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL記述を生成する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>writer</strong> (<a class="reference internal" href="#rtlgen.vhdl_writer.VhdlWriter" title="rtlgen.vhdl_writer.VhdlWriter"><em>VhdlWriter</em></a>) -- VHDL出力器</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.lut.Lut.input">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">input</span></span><a class="headerlink" href="#rtlgen.lut.Lut.input" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>入力のネットを返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.lut.Lut.output">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">output</span></span><a class="headerlink" href="#rtlgen.lut.Lut.output" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>出力のネットを返す．</p>
</dd></dl>

</dd></dl>

<dl class="py function">
<dt class="sig sig-object py" id="rtlgen.lut.add_lut">
<span class="sig-prename descclassname"><span class="pre">rtlgen.lut.</span></span><span class="sig-name descname"><span class="pre">add_lut</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">self</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">input_bw</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">input</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_type</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_list</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">[]</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.lut.add_lut" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

</section>
<section id="module-rtlgen.mux">
<span id="rtlgen-mux-module"></span><h2>rtlgen.mux module<a class="headerlink" href="#module-rtlgen.mux" title="この見出しへのパーマリンク">¶</a></h2>
<p>Mux を追加するプログラム</p>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>mux.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><p>Copyright (C) 2022 Yusuke Matsunaga, All rights reserved.</p>
</dd>
</dl>
<dl class="py function">
<dt class="sig sig-object py" id="rtlgen.mux.add_mux2">
<span class="sig-prename descclassname"><span class="pre">rtlgen.mux.</span></span><span class="sig-name descname"><span class="pre">add_mux2</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">self</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">sel</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">in0</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">in1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_type</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.mux.add_mux2" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>2入力MUX を追加する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>sel</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 選択信号線</p></li>
<li><p><strong>in0</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 入力0</p></li>
<li><p><strong>in1</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 入力1</p></li>
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 出力のデータ型</p></li>
<li><p><strong>name</strong> (<em>str</em>) -- 出力の名前</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>出力の信号線を返す．</p>
</dd>
</dl>
<p>通常は出力のデータ型は入力のデータ型から決まる．
入力の一方が整数の場合には他方のデータ型に補正される．
2つの入力が共に整数の場合には data_type が用いられる．</p>
</dd></dl>

</section>
<section id="module-rtlgen.net">
<span id="rtlgen-net-module"></span><h2>rtlgen.net module<a class="headerlink" href="#module-rtlgen.net" title="この見出しへのパーマリンク">¶</a></h2>
<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.net.Net">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.net.</span></span><span class="sig-name descname"><span class="pre">Net</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">data_type</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reg_type</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">False</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.net.Net" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><code class="xref py py-class docutils literal notranslate"><span class="pre">Expr</span></code></a></p>
<p>ネットを表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データタイプ</p></li>
<li><p><strong>name</strong> (<em>str</em>) -- 名前</p></li>
</ul>
</dd>
</dl>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.net.Net.data_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">data_type</span></span><a class="headerlink" href="#rtlgen.net.Net.data_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>データタイプを返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.net.Net.is_simple">
<span class="sig-name descname"><span class="pre">is_simple</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.net.Net.is_simple" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>単純な式の時に True を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.net.Net.name">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">name</span></span><a class="headerlink" href="#rtlgen.net.Net.name" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>名前を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.net.Net.needs_net">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">needs_net</span></span><a class="headerlink" href="#rtlgen.net.Net.needs_net" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ネット生成の必要があるとき True を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.net.Net.reg_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">reg_type</span></span><a class="headerlink" href="#rtlgen.net.Net.reg_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>reg 型の時 True を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.net.Net.set_name">
<span class="sig-name descname"><span class="pre">set_name</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">name</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.net.Net.set_name" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>名前を設定する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>name</strong> (<em>string</em>) -- ポート名</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.net.Net.verilog_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">verilog_str</span></span><a class="headerlink" href="#rtlgen.net.Net.verilog_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL の式を表す文字列を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.net.Net.vhdl_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">vhdl_str</span></span><a class="headerlink" href="#rtlgen.net.Net.vhdl_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL の式を表す文字列を返す．</p>
</dd></dl>

</dd></dl>

</section>
<section id="module-rtlgen.port">
<span id="rtlgen-port-module"></span><h2>rtlgen.port module<a class="headerlink" href="#module-rtlgen.port" title="この見出しへのパーマリンク">¶</a></h2>
<p>Port の定義.</p>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>port.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><p>Copyright (C) 2021 Yusuke Matsunaga, All rights reserved.</p>
</dd>
</dl>
<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.port.InoutPort">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.port.</span></span><span class="sig-name descname"><span class="pre">InoutPort</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">data_type</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.port.InoutPort" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.port.OutputPort" title="rtlgen.port.OutputPort"><code class="xref py py-class docutils literal notranslate"><span class="pre">OutputPort</span></code></a></p>
<p>入出力ポートを表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データタイプ</p></li>
<li><p><strong>name</strong> (<em>str</em>) -- 名前(名前付きのオプション引数)</p></li>
</ul>
</dd>
</dl>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.port.InoutPort.is_inout">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_inout</span></span><a class="headerlink" href="#rtlgen.port.InoutPort.is_inout" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>入出力ポートの時 True を返す.</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.port.InoutPort.is_output">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_output</span></span><a class="headerlink" href="#rtlgen.port.InoutPort.is_output" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>出力ポートの時 True を返す.</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.port.InoutPort.port_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">port_type</span></span><a class="headerlink" href="#rtlgen.port.InoutPort.port_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ポートの種類を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.port.PortType" title="rtlgen.port.PortType">PortType</a></p>
</dd>
</dl>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.port.InputPort">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.port.</span></span><span class="sig-name descname"><span class="pre">InputPort</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">data_type</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.port.InputPort" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.port.Port" title="rtlgen.port.Port"><code class="xref py py-class docutils literal notranslate"><span class="pre">Port</span></code></a></p>
<p>入力ポートを表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データタイプ</p></li>
<li><p><strong>name</strong> (<em>str</em>) -- ポート名(名前付きのオプション引数)</p></li>
</ul>
</dd>
</dl>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.port.InputPort.is_input">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_input</span></span><a class="headerlink" href="#rtlgen.port.InputPort.is_input" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>入力ポートの時 True を返す.</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.port.InputPort.port_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">port_type</span></span><a class="headerlink" href="#rtlgen.port.InputPort.port_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ポートの種類を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.port.PortType" title="rtlgen.port.PortType">PortType</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.port.InputPort.verilog_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">verilog_str</span></span><a class="headerlink" href="#rtlgen.port.InputPort.verilog_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL の式を表す文字列を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.port.InputPort.vhdl_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">vhdl_str</span></span><a class="headerlink" href="#rtlgen.port.InputPort.vhdl_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL の式を表す文字列を返す．</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.port.OutputPort">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.port.</span></span><span class="sig-name descname"><span class="pre">OutputPort</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">data_type</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.port.OutputPort" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.port.Port" title="rtlgen.port.Port"><code class="xref py py-class docutils literal notranslate"><span class="pre">Port</span></code></a></p>
<p>出力ポートを表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データタイプ</p></li>
<li><p><strong>name</strong> (<em>str</em>) -- 名前(名前付きのオプション引数)</p></li>
</ul>
</dd>
</dl>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.port.OutputPort.is_output">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_output</span></span><a class="headerlink" href="#rtlgen.port.OutputPort.is_output" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>出力ポートの時 True を返す.</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.port.OutputPort.port_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">port_type</span></span><a class="headerlink" href="#rtlgen.port.OutputPort.port_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ポートの種類を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.port.PortType" title="rtlgen.port.PortType">PortType</a></p>
</dd>
</dl>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.port.Port">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.port.</span></span><span class="sig-name descname"><span class="pre">Port</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">data_type</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.port.Port" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><code class="xref py py-class docutils literal notranslate"><span class="pre">Expr</span></code></a></p>
<p>ポートを表す基底クラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データタイプ</p></li>
<li><p><strong>name</strong> (<em>str</em>) -- ポート名(名前付きのオプション引数)</p></li>
</ul>
</dd>
</dl>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.port.Port.data_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">data_type</span></span><a class="headerlink" href="#rtlgen.port.Port.data_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>データタイプを返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType">DataType</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.port.Port.is_inout">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_inout</span></span><a class="headerlink" href="#rtlgen.port.Port.is_inout" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>入出力ポートの時 True を返す.</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.port.Port.is_input">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_input</span></span><a class="headerlink" href="#rtlgen.port.Port.is_input" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>入力ポートの時 True を返す.</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.port.Port.is_output">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_output</span></span><a class="headerlink" href="#rtlgen.port.Port.is_output" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>出力ポートの時 True を返す.</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.port.Port.is_simple">
<span class="sig-name descname"><span class="pre">is_simple</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.port.Port.is_simple" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>単純な式の時に True を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.port.Port.name">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">name</span></span><a class="headerlink" href="#rtlgen.port.Port.name" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>名前を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p>str</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.port.Port.needs_net">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">needs_net</span></span><a class="headerlink" href="#rtlgen.port.Port.needs_net" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ネット生成の必要があるとき True を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.port.Port.set_name">
<span class="sig-name descname"><span class="pre">set_name</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">name</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.port.Port.set_name" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>名前を設定する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>name</strong> (<em>string</em>) -- ポート名</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.port.Port.verilog_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">verilog_str</span></span><a class="headerlink" href="#rtlgen.port.Port.verilog_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDLの表記を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.port.Port.vhdl_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">vhdl_str</span></span><a class="headerlink" href="#rtlgen.port.Port.vhdl_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDLの表記を返す．</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.port.PortType">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.port.</span></span><span class="sig-name descname"><span class="pre">PortType</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">value</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">names</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">module</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">qualname</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">type</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">start</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">boundary</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.port.PortType" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <code class="xref py py-class docutils literal notranslate"><span class="pre">Enum</span></code></p>
<p>ポートの種類を表す列挙型</p>
<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.port.PortType.INOUT">
<span class="sig-name descname"><span class="pre">INOUT</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">2</span></em><a class="headerlink" href="#rtlgen.port.PortType.INOUT" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.port.PortType.INPUT">
<span class="sig-name descname"><span class="pre">INPUT</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">0</span></em><a class="headerlink" href="#rtlgen.port.PortType.INPUT" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.port.PortType.OUTPUT">
<span class="sig-name descname"><span class="pre">OUTPUT</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">1</span></em><a class="headerlink" href="#rtlgen.port.PortType.OUTPUT" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

</dd></dl>

</section>
<section id="module-rtlgen.process">
<span id="rtlgen-process-module"></span><h2>rtlgen.process module<a class="headerlink" href="#module-rtlgen.process" title="この見出しへのパーマリンク">¶</a></h2>
<p>Process の定義</p>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>process.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><p>Copyright (C) 2022 Yusuke Matsunaga, All rights reserved.</p>
</dd>
</dl>
<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.process.ClockedProcess">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.process.</span></span><span class="sig-name descname"><span class="pre">ClockedProcess</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">parent</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock_pol</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">asyncctl</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">asyncctl_pol</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.process.ClockedProcess" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.process.Process" title="rtlgen.process.Process"><code class="xref py py-class docutils literal notranslate"><span class="pre">Process</span></code></a></p>
<p>process を表すクラス</p>
<p>VHDL の process，Verilog-HDL の always に相当する構成要素を表す．
このクラスはセンシティビティリストとしてクロックと非同期制御の
の2種類を持つ．
ただし，非同期制御信号は省略可</p>
<p>クロックは信号線と &quot;positive&quot; か &quot;negative&quot; の文字列を指定する．
非同期制御は信号線と&quot;positive&quot; か &quot;negative&quot; の文字列を指定する．</p>
<p>名前を持つことができるが，実際には直下に名前付きブロックが作られる．</p>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.process.ClockedProcess.add_async_stmt">
<span class="sig-name descname"><span class="pre">add_async_stmt</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">stmt</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.process.ClockedProcess.add_async_stmt" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>非同期制御のステートメントを追加する．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.process.ClockedProcess.add_body_stmt">
<span class="sig-name descname"><span class="pre">add_body_stmt</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">stmt</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.process.ClockedProcess.add_body_stmt" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>本体のステートメントを追加する．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.process.ClockedProcess.asyncctl">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">asyncctl</span></span><a class="headerlink" href="#rtlgen.process.ClockedProcess.asyncctl" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>非同期制御信号を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.process.ClockedProcess.asyncctl_body">
<span class="sig-name descname"><span class="pre">asyncctl_body</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.process.ClockedProcess.asyncctl_body" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>非同期制御の本体を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.process.ClockedProcess.asyncctl_pol">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">asyncctl_pol</span></span><a class="headerlink" href="#rtlgen.process.ClockedProcess.asyncctl_pol" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>非同期制御の極性を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.process.ClockedProcess.body">
<span class="sig-name descname"><span class="pre">body</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.process.ClockedProcess.body" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>本体を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.process.ClockedProcess.clock">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">clock</span></span><a class="headerlink" href="#rtlgen.process.ClockedProcess.clock" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>クロック信号を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.process.ClockedProcess.clock_pol">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">clock_pol</span></span><a class="headerlink" href="#rtlgen.process.ClockedProcess.clock_pol" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>クロックの極性を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.process.ClockedProcess.gen_vhdl">
<span class="sig-name descname"><span class="pre">gen_vhdl</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.process.ClockedProcess.gen_vhdl" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL記述の出力を行う．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>writer</strong> (<a class="reference internal" href="#rtlgen.vhdl_writer.VhdlWriter" title="rtlgen.vhdl_writer.VhdlWriter"><em>VhdlWriter</em></a>) -- VHDL出力器</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.process.ClockedProcess.verilog_header">
<span class="sig-name descname"><span class="pre">verilog_header</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.process.ClockedProcess.verilog_header" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.process.CombProcess">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.process.</span></span><span class="sig-name descname"><span class="pre">CombProcess</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">parent</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.process.CombProcess" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.process.Process" title="rtlgen.process.Process"><code class="xref py py-class docutils literal notranslate"><span class="pre">Process</span></code></a></p>
<p>組み合わせ回路用の process を表すクラス</p>
<p>唯一の役目は Process.process_body() の別名を
body()として定義していること．</p>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.process.CombProcess.body">
<span class="sig-name descname"><span class="pre">body</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.process.CombProcess.body" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>本体を返す．</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.process.Process">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.process.</span></span><span class="sig-name descname"><span class="pre">Process</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">parent</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.process.Process" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.item.Item" title="rtlgen.item.Item"><code class="xref py py-class docutils literal notranslate"><span class="pre">Item</span></code></a></p>
<p>process を表すクラス</p>
<p>VHDL の process，Verilog-HDL の always に相当する構成要素を表す．
このクラスはセンシティビティリストを持たない組み合わせ論理回路用
の記述を表す．</p>
<p>名前を持つことができるが，実際には直下に名前付きブロックが作られる．</p>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.process.Process.add_body_stmt">
<span class="sig-name descname"><span class="pre">add_body_stmt</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">stmt</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.process.Process.add_body_stmt" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>本体のステートメントを追加する．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.process.Process.gen_verilog">
<span class="sig-name descname"><span class="pre">gen_verilog</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.process.Process.gen_verilog" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL記述の出力を行う．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>writer</strong> (<a class="reference internal" href="#rtlgen.verilog_writer.VerilogWriter" title="rtlgen.verilog_writer.VerilogWriter"><em>VerilogWriter</em></a>) -- Verilog-HDL出力器</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.process.Process.gen_vhdl">
<span class="sig-name descname"><span class="pre">gen_vhdl</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.process.Process.gen_vhdl" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL記述の出力を行う．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>writer</strong> (<a class="reference internal" href="#rtlgen.vhdl_writer.VhdlWriter" title="rtlgen.vhdl_writer.VhdlWriter"><em>VhdlWriter</em></a>) -- VHDL出力器</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.process.Process.process_body">
<span class="sig-name descname"><span class="pre">process_body</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.process.Process.process_body" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>本体を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.process.Process.verilog_header">
<span class="sig-name descname"><span class="pre">verilog_header</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.process.Process.verilog_header" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

</dd></dl>

<dl class="py function">
<dt class="sig sig-object py" id="rtlgen.process.add_clocked_process">
<span class="sig-prename descclassname"><span class="pre">rtlgen.process.</span></span><span class="sig-name descname"><span class="pre">add_clocked_process</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">self</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">clock_pol</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">asyncctl</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">asyncctl_pol</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.process.add_clocked_process" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>クロックに同期したプロセスを追加する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>name</strong> (<em>str</em>) -- 名前</p></li>
<li><p><strong>clock</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- クロック信号線</p></li>
<li><p><strong>clock_pol</strong> (<em>str</em>) -- クロックの極性 (&quot;positive&quot;/&quot;negative&quot;)</p></li>
<li><p><strong>asyncctl</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 非同期制御信号線</p></li>
<li><p><strong>asyncctl_pol</strong> (<em>str</em>) -- 非同期制御の極性 (&quot;positive&quot;/&quot;negative&quot;)</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>生成したプロセスを返す．</p>
</dd>
</dl>
</dd></dl>

<dl class="py function">
<dt class="sig sig-object py" id="rtlgen.process.add_comb_process">
<span class="sig-prename descclassname"><span class="pre">rtlgen.process.</span></span><span class="sig-name descname"><span class="pre">add_comb_process</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">self</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.process.add_comb_process" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>組み合わせ回路用のプロセスを作る．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>name</strong> (<em>str</em>) -- 名前</p>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>生成したプロセスを返す．</p>
</dd>
</dl>
</dd></dl>

</section>
<section id="module-rtlgen.rtlerror">
<span id="rtlgen-rtlerror-module"></span><h2>rtlgen.rtlerror module<a class="headerlink" href="#module-rtlgen.rtlerror" title="この見出しへのパーマリンク">¶</a></h2>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>rtlerror.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><p>Copyright (C) 2022 Yusuke Matsunaga, All rights reserved.</p>
</dd>
</dl>
<dl class="py exception">
<dt class="sig sig-object py" id="rtlgen.rtlerror.RtlError">
<em class="property"><span class="pre">exception</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.rtlerror.</span></span><span class="sig-name descname"><span class="pre">RtlError</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">message</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.rtlerror.RtlError" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <code class="xref py py-class docutils literal notranslate"><span class="pre">Exception</span></code></p>
<p>Rtlgen の生成する例外</p>
</dd></dl>

</section>
<section id="module-rtlgen.statement">
<span id="rtlgen-statement-module"></span><h2>rtlgen.statement module<a class="headerlink" href="#module-rtlgen.statement" title="この見出しへのパーマリンク">¶</a></h2>
<p>Statement の定義</p>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>statement.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><p>Copyright (C) 2022 Yusuke Matsunaga, All rights reserved.</p>
</dd>
</dl>
<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.statement.AssignBase">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.statement.</span></span><span class="sig-name descname"><span class="pre">AssignBase</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">lhs</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">rhs</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.AssignBase" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.statement.Statement" title="rtlgen.statement.Statement"><code class="xref py py-class docutils literal notranslate"><span class="pre">Statement</span></code></a></p>
<p>代入文を表すクラス</p>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.statement.AssignBase.lhs">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">lhs</span></span><a class="headerlink" href="#rtlgen.statement.AssignBase.lhs" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>左辺式を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.statement.AssignBase.rhs">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">rhs</span></span><a class="headerlink" href="#rtlgen.statement.AssignBase.rhs" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>右辺式を返す．</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.statement.BlockingAssign">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.statement.</span></span><span class="sig-name descname"><span class="pre">BlockingAssign</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">lhs</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">rhs</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.BlockingAssign" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.statement.AssignBase" title="rtlgen.statement.AssignBase"><code class="xref py py-class docutils literal notranslate"><span class="pre">AssignBase</span></code></a></p>
<p>ブロッキング代入文を表すクラス</p>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.BlockingAssign.gen_verilog">
<span class="sig-name descname"><span class="pre">gen_verilog</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.BlockingAssign.gen_verilog" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL記述を生成する</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>writer</strong> (<a class="reference internal" href="#rtlgen.verilog_writer.VerilogWriter" title="rtlgen.verilog_writer.VerilogWriter"><em>VerilogWriter</em></a>) -- Verilog-HDL出力器</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.BlockingAssign.gen_vhdl">
<span class="sig-name descname"><span class="pre">gen_vhdl</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.BlockingAssign.gen_vhdl" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL記述を生成する</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>writer</strong> (<a class="reference internal" href="#rtlgen.vhdl_writer.VhdlWriter" title="rtlgen.vhdl_writer.VhdlWriter"><em>VhdlWriter</em></a>) -- VHDL出力器</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.statement.BlockingAssign.type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">type</span></span><a class="headerlink" href="#rtlgen.statement.BlockingAssign.type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ステートメントの種類を返す．</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.statement.CaseStatement">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.statement.</span></span><span class="sig-name descname"><span class="pre">CaseStatement</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">cond</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.CaseStatement" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.statement.Statement" title="rtlgen.statement.Statement"><code class="xref py py-class docutils literal notranslate"><span class="pre">Statement</span></code></a></p>
<p>Case 文を表すクラス</p>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.CaseStatement.add_label">
<span class="sig-name descname"><span class="pre">add_label</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">label</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.CaseStatement.add_label" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>case節のラベルを追加する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>label</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- ラベル</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.statement.CaseStatement.case_gen">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">case_gen</span></span><a class="headerlink" href="#rtlgen.statement.CaseStatement.case_gen" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>case節のジェネレータを返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.statement.CaseStatement.cond">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">cond</span></span><a class="headerlink" href="#rtlgen.statement.CaseStatement.cond" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>条件式を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.CaseStatement.gen_verilog">
<span class="sig-name descname"><span class="pre">gen_verilog</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.CaseStatement.gen_verilog" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL記述を生成する</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>writer</strong> (<a class="reference internal" href="#rtlgen.verilog_writer.VerilogWriter" title="rtlgen.verilog_writer.VerilogWriter"><em>VerilogWriter</em></a>) -- Verilog-HDL出力器</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.CaseStatement.gen_vhdl">
<span class="sig-name descname"><span class="pre">gen_vhdl</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.CaseStatement.gen_vhdl" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL記述を生成する</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>writer</strong> (<a class="reference internal" href="#rtlgen.vhdl_writer.VhdlWriter" title="rtlgen.vhdl_writer.VhdlWriter"><em>VhdlWriter</em></a>) -- VHDL出力器</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.statement.CaseStatement.type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">type</span></span><a class="headerlink" href="#rtlgen.statement.CaseStatement.type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ステートメントの種類を返す．</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.statement.IfStatement">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.statement.</span></span><span class="sig-name descname"><span class="pre">IfStatement</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">cond</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.IfStatement" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.statement.Statement" title="rtlgen.statement.Statement"><code class="xref py py-class docutils literal notranslate"><span class="pre">Statement</span></code></a></p>
<p>If 文を表すクラス</p>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.statement.IfStatement.cond">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">cond</span></span><a class="headerlink" href="#rtlgen.statement.IfStatement.cond" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>条件式を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.IfStatement.else_body">
<span class="sig-name descname"><span class="pre">else_body</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.IfStatement.else_body" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Else節を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.IfStatement.gen_verilog">
<span class="sig-name descname"><span class="pre">gen_verilog</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.IfStatement.gen_verilog" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL記述を生成する</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>writer</strong> (<a class="reference internal" href="#rtlgen.verilog_writer.VerilogWriter" title="rtlgen.verilog_writer.VerilogWriter"><em>VerilogWriter</em></a>) -- Verilog-HDL出力器</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.IfStatement.gen_vhdl">
<span class="sig-name descname"><span class="pre">gen_vhdl</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.IfStatement.gen_vhdl" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL記述を生成する</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>writer</strong> (<a class="reference internal" href="#rtlgen.vhdl_writer.VhdlWriter" title="rtlgen.vhdl_writer.VhdlWriter"><em>VhdlWriter</em></a>) -- VHDL出力器</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.IfStatement.then_body">
<span class="sig-name descname"><span class="pre">then_body</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.IfStatement.then_body" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Then節を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.statement.IfStatement.type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">type</span></span><a class="headerlink" href="#rtlgen.statement.IfStatement.type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ステートメントの種類を返す．</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.statement.NamedStatementBlock">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.statement.</span></span><span class="sig-name descname"><span class="pre">NamedStatementBlock</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">name</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.NamedStatementBlock" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.statement.StatementBlock" title="rtlgen.statement.StatementBlock"><code class="xref py py-class docutils literal notranslate"><span class="pre">StatementBlock</span></code></a></p>
<p>Statement を保持するクラス(名前付き)</p>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.NamedStatementBlock.add_net">
<span class="sig-name descname"><span class="pre">add_net</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_type</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">reg_type</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">False</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">src</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.NamedStatementBlock.add_net" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ネットを生成する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>Name</strong> (<em>str</em>) -- 名前(名前付きのオプション引数)</p></li>
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データタイプ(名前付きのオプション引数)</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>生成したネットを返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.net.Net" title="rtlgen.net.Net">Net</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.NamedStatementBlock.add_var">
<span class="sig-name descname"><span class="pre">add_var</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">data_type</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.NamedStatementBlock.add_var" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>変数を生成する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>Name</strong> (<em>str</em>) -- 名前(名前付きのオプション引数)</p></li>
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データタイプ(名前付きのオプション引数)</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>生成した変数を返す．</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p><a class="reference internal" href="#rtlgen.var.Var" title="rtlgen.var.Var">Var</a></p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.NamedStatementBlock.gen_verilog">
<span class="sig-name descname"><span class="pre">gen_verilog</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.NamedStatementBlock.gen_verilog" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL記述を生成する</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>writer</strong> (<a class="reference internal" href="#rtlgen.verilog_writer.VerilogWriter" title="rtlgen.verilog_writer.VerilogWriter"><em>VerilogWriter</em></a>) -- Verilog-HDL出力器</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.NamedStatementBlock.gen_vhdl">
<span class="sig-name descname"><span class="pre">gen_vhdl</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.NamedStatementBlock.gen_vhdl" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL記述を生成する</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>writer</strong> (<a class="reference internal" href="#rtlgen.vhdl_writer.VhdlWriter" title="rtlgen.vhdl_writer.VhdlWriter"><em>VhdlWriter</em></a>) -- VHDL出力器</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.statement.NamedStatementBlock.name">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">name</span></span><a class="headerlink" href="#rtlgen.statement.NamedStatementBlock.name" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>名前を返す.</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p>str</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.NamedStatementBlock.net">
<span class="sig-name descname"><span class="pre">net</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">pos</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.NamedStatementBlock.net" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>pos 番目のネットを返す．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>pos</strong> (<em>int</em>) -- 位置</p>
</dd>
<dt class="field-even">戻り値の型<span class="colon">:</span></dt>
<dd class="field-even"><p><a class="reference internal" href="#rtlgen.net.Net" title="rtlgen.net.Net">Net</a></p>
</dd>
<dt class="field-odd">Rise<span class="colon">:</span></dt>
<dd class="field-odd"><p>AssertError (pos が範囲外)</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.statement.NamedStatementBlock.net_gen">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">net_gen</span></span><a class="headerlink" href="#rtlgen.statement.NamedStatementBlock.net_gen" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ネットリストのジェネレーターを返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.statement.NamedStatementBlock.net_num">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">net_num</span></span><a class="headerlink" href="#rtlgen.statement.NamedStatementBlock.net_num" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ネット数を返す．</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p>int</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.NamedStatementBlock.reg_item">
<span class="sig-name descname"><span class="pre">reg_item</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">item</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.NamedStatementBlock.reg_item" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>要素を登録する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>item</strong> (<a class="reference internal" href="#rtlgen.item.Item" title="rtlgen.item.Item"><em>Item</em></a>) -- 登録する要素</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.NamedStatementBlock.var">
<span class="sig-name descname"><span class="pre">var</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">pos</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.NamedStatementBlock.var" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>pos 番目の変数を返す．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>pos</strong> (<em>int</em>) -- 位置</p>
</dd>
<dt class="field-even">戻り値の型<span class="colon">:</span></dt>
<dd class="field-even"><p><a class="reference internal" href="#rtlgen.var.Var" title="rtlgen.var.Var">Var</a></p>
</dd>
<dt class="field-odd">Rise<span class="colon">:</span></dt>
<dd class="field-odd"><p>AssertError (pos が範囲外)</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.statement.NamedStatementBlock.var_gen">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">var_gen</span></span><a class="headerlink" href="#rtlgen.statement.NamedStatementBlock.var_gen" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>変数リストのジェネレーターを返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.statement.NamedStatementBlock.var_num">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">var_num</span></span><a class="headerlink" href="#rtlgen.statement.NamedStatementBlock.var_num" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>変数の数を返す．</p>
<dl class="field-list simple">
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p>int</p>
</dd>
</dl>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.statement.NonblockingAssign">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.statement.</span></span><span class="sig-name descname"><span class="pre">NonblockingAssign</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">lhs</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">rhs</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.NonblockingAssign" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.statement.AssignBase" title="rtlgen.statement.AssignBase"><code class="xref py py-class docutils literal notranslate"><span class="pre">AssignBase</span></code></a></p>
<p>ノンブロッキング代入文を表すクラス</p>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.NonblockingAssign.gen_verilog">
<span class="sig-name descname"><span class="pre">gen_verilog</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.NonblockingAssign.gen_verilog" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL記述を生成する</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>writer</strong> (<a class="reference internal" href="#rtlgen.verilog_writer.VerilogWriter" title="rtlgen.verilog_writer.VerilogWriter"><em>VerilogWriter</em></a>) -- Verilog-HDL出力器</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.NonblockingAssign.gen_vhdl">
<span class="sig-name descname"><span class="pre">gen_vhdl</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.NonblockingAssign.gen_vhdl" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL記述を生成する</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>writer</strong> (<a class="reference internal" href="#rtlgen.vhdl_writer.VhdlWriter" title="rtlgen.vhdl_writer.VhdlWriter"><em>VhdlWriter</em></a>) -- VHDL出力器</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.statement.NonblockingAssign.type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">type</span></span><a class="headerlink" href="#rtlgen.statement.NonblockingAssign.type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ステートメントの種類を返す．</p>
</dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.statement.Statement">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.statement.</span></span><span class="sig-name descname"><span class="pre">Statement</span></span><a class="headerlink" href="#rtlgen.statement.Statement" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <code class="xref py py-class docutils literal notranslate"><span class="pre">object</span></code></p>
<p>ステートメントを表すクラス</p>
</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.statement.StatementBlock">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.statement.</span></span><span class="sig-name descname"><span class="pre">StatementBlock</span></span><a class="headerlink" href="#rtlgen.statement.StatementBlock" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <code class="xref py py-class docutils literal notranslate"><span class="pre">object</span></code></p>
<p>Statement を保持するクラス</p>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.StatementBlock.add_assign">
<span class="sig-name descname"><span class="pre">add_assign</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">lhs</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">rhs</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">blocking</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">False</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.StatementBlock.add_assign" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>代入文を追加する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>lhs</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 左辺式</p></li>
<li><p><strong>rhs</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 右辺式</p></li>
<li><p><strong>blocking</strong> (<em>bool</em>) -- ブロッキング代入の時に True にする．</p></li>
</ul>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>生成したステートメントを返す．</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.StatementBlock.add_case">
<span class="sig-name descname"><span class="pre">add_case</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">cond</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.StatementBlock.add_case" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>CASE 文を追加する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>cond</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 条件式</p>
</dd>
</dl>
<p>:return 生成したステートメントを返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.StatementBlock.add_if">
<span class="sig-name descname"><span class="pre">add_if</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">cond</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.StatementBlock.add_if" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>IF 文を追加する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>cond</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 条件式</p>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>生成したステートメントを返す．</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.StatementBlock.gen_verilog">
<span class="sig-name descname"><span class="pre">gen_verilog</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.StatementBlock.gen_verilog" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL記述を生成する</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>writer</strong> (<a class="reference internal" href="#rtlgen.verilog_writer.VerilogWriter" title="rtlgen.verilog_writer.VerilogWriter"><em>VerilogWriter</em></a>) -- Verilog-HDL出力器</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.statement.StatementBlock.gen_vhdl">
<span class="sig-name descname"><span class="pre">gen_vhdl</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.StatementBlock.gen_vhdl" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL記述を生成する</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>writer</strong> (<a class="reference internal" href="#rtlgen.vhdl_writer.VhdlWriter" title="rtlgen.vhdl_writer.VhdlWriter"><em>VhdlWriter</em></a>) -- VHDL出力器</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.statement.StatementBlock.is_null">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">is_null</span></span><a class="headerlink" href="#rtlgen.statement.StatementBlock.is_null" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.statement.StatementBlock.statement_gen">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">statement_gen</span></span><a class="headerlink" href="#rtlgen.statement.StatementBlock.statement_gen" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.statement.StmtContext">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.statement.</span></span><span class="sig-name descname"><span class="pre">StmtContext</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">statement</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.StmtContext" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <code class="xref py py-class docutils literal notranslate"><span class="pre">object</span></code></p>
<p>StatementBlock 用のコンテキストマネージャ</p>
</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.statement.StmtType">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.statement.</span></span><span class="sig-name descname"><span class="pre">StmtType</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">value</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">names</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">module</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">qualname</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">type</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">start</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">1</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">boundary</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.statement.StmtType" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <code class="xref py py-class docutils literal notranslate"><span class="pre">Enum</span></code></p>
<p>ステートメントの種類を表す列挙型</p>
<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.statement.StmtType.BlockingAssign">
<span class="sig-name descname"><span class="pre">BlockingAssign</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">1</span></em><a class="headerlink" href="#rtlgen.statement.StmtType.BlockingAssign" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.statement.StmtType.CaseStatement">
<span class="sig-name descname"><span class="pre">CaseStatement</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">4</span></em><a class="headerlink" href="#rtlgen.statement.StmtType.CaseStatement" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.statement.StmtType.IfStatement">
<span class="sig-name descname"><span class="pre">IfStatement</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">3</span></em><a class="headerlink" href="#rtlgen.statement.StmtType.IfStatement" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.statement.StmtType.NonblockingAssign">
<span class="sig-name descname"><span class="pre">NonblockingAssign</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">2</span></em><a class="headerlink" href="#rtlgen.statement.StmtType.NonblockingAssign" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.statement.StmtType.StatementBlock">
<span class="sig-name descname"><span class="pre">StatementBlock</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">6</span></em><a class="headerlink" href="#rtlgen.statement.StmtType.StatementBlock" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py attribute">
<dt class="sig sig-object py" id="rtlgen.statement.StmtType.WhileStatement">
<span class="sig-name descname"><span class="pre">WhileStatement</span></span><em class="property"><span class="w"> </span><span class="p"><span class="pre">=</span></span><span class="w"> </span><span class="pre">5</span></em><a class="headerlink" href="#rtlgen.statement.StmtType.WhileStatement" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

</dd></dl>

</section>
<section id="module-rtlgen.var">
<span id="rtlgen-var-module"></span><h2>rtlgen.var module<a class="headerlink" href="#module-rtlgen.var" title="この見出しへのパーマリンク">¶</a></h2>
<p>変数を表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>var.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><p>Copyright (C) 2022 Yusuke Matsunaga, All rights reserved.</p>
</dd>
</dl>
<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.var.Var">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.var.</span></span><span class="sig-name descname"><span class="pre">Var</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">data_type</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">name</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.var.Var" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><code class="xref py py-class docutils literal notranslate"><span class="pre">Expr</span></code></a></p>
<p>変数を表すクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データタイプ</p></li>
<li><p><strong>name</strong> (<em>str</em>) -- 名前</p></li>
</ul>
</dd>
</dl>
<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.var.Var.data_type">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">data_type</span></span><a class="headerlink" href="#rtlgen.var.Var.data_type" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>データタイプを返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.var.Var.is_simple">
<span class="sig-name descname"><span class="pre">is_simple</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.var.Var.is_simple" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>単純な式の時に True を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.var.Var.name">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">name</span></span><a class="headerlink" href="#rtlgen.var.Var.name" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>名前を返す．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.var.Var.set_name">
<span class="sig-name descname"><span class="pre">set_name</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">name</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.var.Var.set_name" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>名前を設定する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>name</strong> (<em>string</em>) -- ポート名</p>
</dd>
</dl>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.var.Var.verilog_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">verilog_str</span></span><a class="headerlink" href="#rtlgen.var.Var.verilog_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL の式を表す文字列を返す．</p>
</dd></dl>

<dl class="py property">
<dt class="sig sig-object py" id="rtlgen.var.Var.vhdl_str">
<em class="property"><span class="pre">property</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">vhdl_str</span></span><a class="headerlink" href="#rtlgen.var.Var.vhdl_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>VHDL の式を表す文字列を返す．</p>
</dd></dl>

</dd></dl>

</section>
<section id="module-rtlgen.verilog_writer">
<span id="rtlgen-verilog-writer-module"></span><h2>rtlgen.verilog_writer module<a class="headerlink" href="#module-rtlgen.verilog_writer" title="この見出しへのパーマリンク">¶</a></h2>
<p>Verilog-HDL 記述を出力するクラス</p>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>verilog_writer.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><ol class="upperalpha simple" start="3">
<li><p>2021 Yusuke Matsunaga, All rights reserved.</p></li>
</ol>
</dd>
</dl>
<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.verilog_writer.VerilogModule">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.verilog_writer.</span></span><span class="sig-name descname"><span class="pre">VerilogModule</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">entity</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.verilog_writer.VerilogModule" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.writer_base.WriteBlock" title="rtlgen.writer_base.WriteBlock"><code class="xref py py-class docutils literal notranslate"><span class="pre">WriteBlock</span></code></a></p>
<p>Verilog-HDLのモジュール記述を行うためのクラス</p>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.verilog_writer.VerilogModule.on_enter">
<span class="sig-name descname"><span class="pre">on_enter</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.verilog_writer.VerilogModule.on_enter" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.verilog_writer.VerilogModule.on_exit">
<span class="sig-name descname"><span class="pre">on_exit</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.verilog_writer.VerilogModule.on_exit" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.verilog_writer.VerilogWriter">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.verilog_writer.</span></span><span class="sig-name descname"><span class="pre">VerilogWriter</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">fout</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.verilog_writer.VerilogWriter" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.writer_base.WriterBase" title="rtlgen.writer_base.WriterBase"><code class="xref py py-class docutils literal notranslate"><span class="pre">WriterBase</span></code></a></p>
<p>Verilog-HDL 記述を出力するクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>fout</strong> (<em>file_object</em>) -- 出力先のファイルオブジェクト(名前付きの引数)</p>
</dd>
</dl>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.verilog_writer.VerilogWriter.cond_str">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">cond_str</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">sig</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">pol</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.verilog_writer.VerilogWriter.cond_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>if 文の条件用の文字列を作る．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>sig</strong> (<a class="reference internal" href="#rtlgen.expr.Expr" title="rtlgen.expr.Expr"><em>Expr</em></a>) -- 対象の信号線</p></li>
<li><p><strong>pol</strong> (<em>str</em>) -- 極性を表す文字列(&quot;positive&quot;か&quot;negative&quot;)</p></li>
</ul>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.verilog_writer.VerilogWriter.data_type_to_str">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">data_type_to_str</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">data_type</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.verilog_writer.VerilogWriter.data_type_to_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>データタイプを表す Verilog 文字列を作る.</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>data_type</strong> (<a class="reference internal" href="#rtlgen.data_type.DataType" title="rtlgen.data_type.DataType"><em>DataType</em></a>) -- データタイプ</p>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>データタイプを表す文字列</p>
</dd>
<dt class="field-odd">戻り値の型<span class="colon">:</span></dt>
<dd class="field-odd"><p>str</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.verilog_writer.VerilogWriter.edge_str">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">edge_str</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">pol</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.verilog_writer.VerilogWriter.edge_str" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>センシティブエッジを表す文字列を返す．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>pol</strong> (<em>str</em>) -- 極性を表す文字列(&quot;positive&quot;か&quot;negative&quot;)</p>
</dd>
<dt class="field-even">戻り値<span class="colon">:</span></dt>
<dd class="field-even"><p>&quot;posiedge&quot;か&quot;negedge&quot;を返す．</p>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.verilog_writer.VerilogWriter.write_module_footer">
<span class="sig-name descname"><span class="pre">write_module_footer</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">entity</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.verilog_writer.VerilogWriter.write_module_footer" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>モジュールのフッタを出力する．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.verilog_writer.VerilogWriter.write_module_header">
<span class="sig-name descname"><span class="pre">write_module_header</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">entity</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.verilog_writer.VerilogWriter.write_module_header" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>モジュールのヘッダを出力する．</p>
</dd></dl>

</dd></dl>

<dl class="py function">
<dt class="sig sig-object py" id="rtlgen.verilog_writer.item_mgr_gen_verilog">
<span class="sig-prename descclassname"><span class="pre">rtlgen.verilog_writer.</span></span><span class="sig-name descname"><span class="pre">item_mgr_gen_verilog</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">item_mgr</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.verilog_writer.item_mgr_gen_verilog" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>Verilog-HDL 記述を出力する(ItemMgr用)．</p>
</dd></dl>

<dl class="py function">
<dt class="sig sig-object py" id="rtlgen.verilog_writer.write_verilog">
<span class="sig-prename descclassname"><span class="pre">rtlgen.verilog_writer.</span></span><span class="sig-name descname"><span class="pre">write_verilog</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">self</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">fout</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.verilog_writer.write_verilog" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>内容を Verilog-HDL 形式で出力する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>fout</strong> (<em>file_object</em>) -- 出力先のファイルオブジェクト</p>
</dd>
</dl>
</dd></dl>

</section>
<section id="module-rtlgen.vhdl_writer">
<span id="rtlgen-vhdl-writer-module"></span><h2>rtlgen.vhdl_writer module<a class="headerlink" href="#module-rtlgen.vhdl_writer" title="この見出しへのパーマリンク">¶</a></h2>
<p>VHDL 記述を出力するクラス</p>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>vhdl_writer.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><ol class="upperalpha simple" start="3">
<li><p>2021 Yusuke Matsunaga, All rights reserved.</p></li>
</ol>
</dd>
</dl>
<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.vhdl_writer.VhdlWriter">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.vhdl_writer.</span></span><span class="sig-name descname"><span class="pre">VhdlWriter</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">fout</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.vhdl_writer.VhdlWriter" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.writer_base.WriterBase" title="rtlgen.writer_base.WriterBase"><code class="xref py py-class docutils literal notranslate"><span class="pre">WriterBase</span></code></a></p>
<p>VHDL 記述を出力するクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>fout</strong> -- 出力先のファイルオブジェクト</p>
</dd>
<dt class="field-even">Type<span class="colon">:</span></dt>
<dd class="field-even"><p>fout file_object</p>
</dd>
</dl>
</dd></dl>

<dl class="py function">
<dt class="sig sig-object py" id="rtlgen.vhdl_writer.write_vhdl">
<span class="sig-prename descclassname"><span class="pre">rtlgen.vhdl_writer.</span></span><span class="sig-name descname"><span class="pre">write_vhdl</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">self</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">fout</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.vhdl_writer.write_vhdl" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>内容を VHDL 形式で出力する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>fout</strong> (<em>file_object</em>) -- 出力先のファイルオブジェクト</p>
</dd>
</dl>
</dd></dl>

</section>
<section id="module-rtlgen.writer_base">
<span id="rtlgen-writer-base-module"></span><h2>rtlgen.writer_base module<a class="headerlink" href="#module-rtlgen.writer_base" title="この見出しへのパーマリンク">¶</a></h2>
<p>WriterBase の定義</p>
<dl class="field-list simple">
<dt class="field-odd">file<span class="colon">:</span></dt>
<dd class="field-odd"><p>writer.py</p>
</dd>
<dt class="field-even">author<span class="colon">:</span></dt>
<dd class="field-even"><p>Yusuke Matsunaga (松永 裕介)</p>
</dd>
<dt class="field-odd">copyright<span class="colon">:</span></dt>
<dd class="field-odd"><ol class="upperalpha simple" start="3">
<li><p>2021 Yusuke Matsunaga, All rights reserved.</p></li>
</ol>
</dd>
</dl>
<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.writer_base.SimpleBlock">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.writer_base.</span></span><span class="sig-name descname"><span class="pre">SimpleBlock</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">prefix</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">suffix</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.writer_base.SimpleBlock" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <a class="reference internal" href="#rtlgen.writer_base.WriteBlock" title="rtlgen.writer_base.WriteBlock"><code class="xref py py-class docutils literal notranslate"><span class="pre">WriteBlock</span></code></a></p>
<p>単純な形式のブロック</p>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.writer_base.SimpleBlock.on_enter">
<span class="sig-name descname"><span class="pre">on_enter</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.writer_base.SimpleBlock.on_enter" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.writer_base.SimpleBlock.on_exit">
<span class="sig-name descname"><span class="pre">on_exit</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.writer_base.SimpleBlock.on_exit" title="この定義へのパーマリンク">¶</a></dt>
<dd></dd></dl>

</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.writer_base.WriteBlock">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.writer_base.</span></span><span class="sig-name descname"><span class="pre">WriteBlock</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">writer</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.writer_base.WriteBlock" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <code class="xref py py-class docutils literal notranslate"><span class="pre">object</span></code></p>
<p>ブロックを管理するためのクラス</p>
<p>with 構文で用いられることを仮定している．
主な仕事をインデントを適切に保つこと．
ブロックに入ったときに on_enter() 関数が呼ばれる．
ブロックから抜けるときに on_exit() 関数が呼ばれる．
このクラスでは実装していないので継承クラスで適切な
関数を用意する必要がある．</p>
</dd></dl>

<dl class="py class">
<dt class="sig sig-object py" id="rtlgen.writer_base.WriterBase">
<em class="property"><span class="pre">class</span><span class="w"> </span></em><span class="sig-prename descclassname"><span class="pre">rtlgen.writer_base.</span></span><span class="sig-name descname"><span class="pre">WriterBase</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">fout</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.writer_base.WriterBase" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>ベースクラス: <code class="xref py py-class docutils literal notranslate"><span class="pre">object</span></code></p>
<p>出力用のベースクラス</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><p><strong>fout</strong> (<em>file_object</em>) -- 出力先(名前付き引数)</p>
</dd>
</dl>
<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.writer_base.WriterBase.calc_tab_list">
<em class="property"><span class="pre">static</span><span class="w"> </span></em><span class="sig-name descname"><span class="pre">calc_tab_list</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">lines</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">n0</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">2</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.writer_base.WriterBase.calc_tab_list" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>複数の行のタブ位置を合わせて出力するためのタブ位置を計算する</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>lines</strong> (<em>list</em><em>[</em><em>list</em><em>[</em><em>str</em><em>]</em><em>]</em>) -- 要素のリスト</p></li>
<li><p><strong>n0</strong> (<em>int</em>) -- 先頭の字下げ位置</p></li>
</ul>
</dd>
</dl>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.writer_base.WriterBase.dec_indent">
<span class="sig-name descname"><span class="pre">dec_indent</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.writer_base.WriterBase.dec_indent" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>字下げ量を減らす．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.writer_base.WriterBase.inc_indent">
<span class="sig-name descname"><span class="pre">inc_indent</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.writer_base.WriterBase.inc_indent" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>字下げ量を増やす．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.writer_base.WriterBase.write_line">
<span class="sig-name descname"><span class="pre">write_line</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">line</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">no_nl</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">False</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.writer_base.WriterBase.write_line" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>一行分の出力を行う．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>line</strong> (<em>str</em>) -- 一行分の文字列</p></li>
<li><p><strong>no_nl</strong> (<em>bool</em>) -- 改行抑止フラグ</p></li>
</ul>
</dd>
</dl>
<ul class="simple">
<li><p>字下げが行われる．</p></li>
<li><p>no_nl = True 以外では改行が行われる．</p></li>
</ul>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.writer_base.WriterBase.write_lines">
<span class="sig-name descname"><span class="pre">write_lines</span></span><span class="sig-paren">(</span><em class="sig-param"><span class="n"><span class="pre">lines</span></span></em>, <em class="sig-param"><span class="o"><span class="pre">*</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">end</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">''</span></span></em>, <em class="sig-param"><span class="n"><span class="pre">last_end</span></span><span class="o"><span class="pre">=</span></span><span class="default_value"><span class="pre">None</span></span></em><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.writer_base.WriterBase.write_lines" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>各フィールドの開始位置を揃えて出力する．</p>
<dl class="field-list simple">
<dt class="field-odd">パラメータ<span class="colon">:</span></dt>
<dd class="field-odd"><ul class="simple">
<li><p><strong>elem_list</strong> (<em>list</em><em>[</em><em>str</em><em>]</em>) -- 出力する要素のリスト</p></li>
<li><p><strong>end</strong> (<em>str</em>) -- 終端文字列</p></li>
<li><p><strong>last_end</strong> (<em>str</em>) -- 最後の行の終端文字列</p></li>
</ul>
</dd>
</dl>
<p>last_endが省略された場合には end の値を用いる．</p>
</dd></dl>

<dl class="py method">
<dt class="sig sig-object py" id="rtlgen.writer_base.WriterBase.write_nl">
<span class="sig-name descname"><span class="pre">write_nl</span></span><span class="sig-paren">(</span><span class="sig-paren">)</span><a class="headerlink" href="#rtlgen.writer_base.WriterBase.write_nl" title="この定義へのパーマリンク">¶</a></dt>
<dd><p>改行を行う．</p>
</dd></dl>

</dd></dl>

</section>
<section id="module-rtlgen">
<span id="module-contents"></span><h2>Module contents<a class="headerlink" href="#module-rtlgen" title="この見出しへのパーマリンク">¶</a></h2>
</section>
</section>


            <div class="clearer"></div>
          </div>
        </div>
      </div>
      <div class="sphinxsidebar" role="navigation" aria-label="main navigation">
        <div class="sphinxsidebarwrapper">
  <div>
    <h3><a href="index.html">目次</a></h3>
    <ul>
<li><a class="reference internal" href="#">rtlgen package</a><ul>
<li><a class="reference internal" href="#submodules">Submodules</a></li>
<li><a class="reference internal" href="#module-rtlgen.cont_assign">rtlgen.cont_assign module</a><ul>
<li><a class="reference internal" href="#rtlgen.cont_assign.ContAssign"><code class="docutils literal notranslate"><span class="pre">ContAssign</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.cont_assign.ContAssign.lhs"><code class="docutils literal notranslate"><span class="pre">ContAssign.lhs</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.cont_assign.ContAssign.rhs"><code class="docutils literal notranslate"><span class="pre">ContAssign.rhs</span></code></a></li>
</ul>
</li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.data_type">rtlgen.data_type module</a><ul>
<li><a class="reference internal" href="#rtlgen.data_type.ArrayType"><code class="docutils literal notranslate"><span class="pre">ArrayType</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.data_type.ArrayType.is_array_type"><code class="docutils literal notranslate"><span class="pre">ArrayType.is_array_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.data_type.ArrayType.subtype"><code class="docutils literal notranslate"><span class="pre">ArrayType.subtype</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.data_type.BitType"><code class="docutils literal notranslate"><span class="pre">BitType</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.data_type.BitType.is_bit_type"><code class="docutils literal notranslate"><span class="pre">BitType.is_bit_type</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.data_type.BitVectorType"><code class="docutils literal notranslate"><span class="pre">BitVectorType</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.data_type.BitVectorType.is_bitvector_type"><code class="docutils literal notranslate"><span class="pre">BitVectorType.is_bitvector_type</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.data_type.DataType"><code class="docutils literal notranslate"><span class="pre">DataType</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.data_type.DataType.array_type"><code class="docutils literal notranslate"><span class="pre">DataType.array_type()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.data_type.DataType.bit_type"><code class="docutils literal notranslate"><span class="pre">DataType.bit_type()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.data_type.DataType.bitlen"><code class="docutils literal notranslate"><span class="pre">DataType.bitlen()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.data_type.DataType.bitvector_type"><code class="docutils literal notranslate"><span class="pre">DataType.bitvector_type()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.data_type.DataType.float_type"><code class="docutils literal notranslate"><span class="pre">DataType.float_type()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.data_type.DataType.integer_type"><code class="docutils literal notranslate"><span class="pre">DataType.integer_type()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.data_type.DataType.is_array_type"><code class="docutils literal notranslate"><span class="pre">DataType.is_array_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.data_type.DataType.is_bit_type"><code class="docutils literal notranslate"><span class="pre">DataType.is_bit_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.data_type.DataType.is_bitvector_type"><code class="docutils literal notranslate"><span class="pre">DataType.is_bitvector_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.data_type.DataType.is_float_type"><code class="docutils literal notranslate"><span class="pre">DataType.is_float_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.data_type.DataType.is_integer_type"><code class="docutils literal notranslate"><span class="pre">DataType.is_integer_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.data_type.DataType.is_record_type"><code class="docutils literal notranslate"><span class="pre">DataType.is_record_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.data_type.DataType.is_signedbitvector_type"><code class="docutils literal notranslate"><span class="pre">DataType.is_signedbitvector_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.data_type.DataType.record_type"><code class="docutils literal notranslate"><span class="pre">DataType.record_type()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.data_type.DataType.signed_bitvector_type"><code class="docutils literal notranslate"><span class="pre">DataType.signed_bitvector_type()</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.data_type.FloatType"><code class="docutils literal notranslate"><span class="pre">FloatType</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.data_type.FloatType.is_float_type"><code class="docutils literal notranslate"><span class="pre">FloatType.is_float_type</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.data_type.IntegerType"><code class="docutils literal notranslate"><span class="pre">IntegerType</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.data_type.IntegerType.is_integer_type"><code class="docutils literal notranslate"><span class="pre">IntegerType.is_integer_type</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.data_type.RecordType"><code class="docutils literal notranslate"><span class="pre">RecordType</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.data_type.RecordType.is_record_type"><code class="docutils literal notranslate"><span class="pre">RecordType.is_record_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.data_type.RecordType.record_list"><code class="docutils literal notranslate"><span class="pre">RecordType.record_list</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.data_type.RecordType.record_type"><code class="docutils literal notranslate"><span class="pre">RecordType.record_type()</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.data_type.SignedBitVectorType"><code class="docutils literal notranslate"><span class="pre">SignedBitVectorType</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.data_type.SignedBitVectorType.is_signedbitvector_type"><code class="docutils literal notranslate"><span class="pre">SignedBitVectorType.is_signedbitvector_type</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.data_type.SizedType"><code class="docutils literal notranslate"><span class="pre">SizedType</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.data_type.SizedType.size"><code class="docutils literal notranslate"><span class="pre">SizedType.size</span></code></a></li>
</ul>
</li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.dff">rtlgen.dff module</a><ul>
<li><a class="reference internal" href="#rtlgen.dff.Dff"><code class="docutils literal notranslate"><span class="pre">Dff</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.dff.Dff.data_in"><code class="docutils literal notranslate"><span class="pre">Dff.data_in</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.dff.Dff.enable"><code class="docutils literal notranslate"><span class="pre">Dff.enable</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.dff.Dff.output"><code class="docutils literal notranslate"><span class="pre">Dff.output</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.dff.Dff.q"><code class="docutils literal notranslate"><span class="pre">Dff.q</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.dff.Dff.reset"><code class="docutils literal notranslate"><span class="pre">Dff.reset</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.dff.add_delay"><code class="docutils literal notranslate"><span class="pre">add_delay()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.dff.add_dff"><code class="docutils literal notranslate"><span class="pre">add_dff()</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.entity">rtlgen.entity module</a><ul>
<li><a class="reference internal" href="#rtlgen.entity.Entity"><code class="docutils literal notranslate"><span class="pre">Entity</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.entity.Entity.add_clocked_process"><code class="docutils literal notranslate"><span class="pre">Entity.add_clocked_process()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.add_comb_process"><code class="docutils literal notranslate"><span class="pre">Entity.add_comb_process()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.add_delay"><code class="docutils literal notranslate"><span class="pre">Entity.add_delay()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.add_dff"><code class="docutils literal notranslate"><span class="pre">Entity.add_dff()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.add_inout_port"><code class="docutils literal notranslate"><span class="pre">Entity.add_inout_port()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.add_input_port"><code class="docutils literal notranslate"><span class="pre">Entity.add_input_port()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.add_inst"><code class="docutils literal notranslate"><span class="pre">Entity.add_inst()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.add_linear_fsm"><code class="docutils literal notranslate"><span class="pre">Entity.add_linear_fsm()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.add_lut"><code class="docutils literal notranslate"><span class="pre">Entity.add_lut()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.add_mux2"><code class="docutils literal notranslate"><span class="pre">Entity.add_mux2()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.add_net"><code class="docutils literal notranslate"><span class="pre">Entity.add_net()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.add_output_port"><code class="docutils literal notranslate"><span class="pre">Entity.add_output_port()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.add_var"><code class="docutils literal notranslate"><span class="pre">Entity.add_var()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.block"><code class="docutils literal notranslate"><span class="pre">Entity.block()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.block_gen"><code class="docutils literal notranslate"><span class="pre">Entity.block_gen</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.block_num"><code class="docutils literal notranslate"><span class="pre">Entity.block_num</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.connect"><code class="docutils literal notranslate"><span class="pre">Entity.connect()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.cont_assign_gen"><code class="docutils literal notranslate"><span class="pre">Entity.cont_assign_gen</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.cont_assign_num"><code class="docutils literal notranslate"><span class="pre">Entity.cont_assign_num</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.default_clock"><code class="docutils literal notranslate"><span class="pre">Entity.default_clock</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.default_clock_pol"><code class="docutils literal notranslate"><span class="pre">Entity.default_clock_pol</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.default_reset"><code class="docutils literal notranslate"><span class="pre">Entity.default_reset</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.default_reset_pol"><code class="docutils literal notranslate"><span class="pre">Entity.default_reset_pol</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.find_port"><code class="docutils literal notranslate"><span class="pre">Entity.find_port()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.gen_entity_sub"><code class="docutils literal notranslate"><span class="pre">Entity.gen_entity_sub()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.gen_verilog"><code class="docutils literal notranslate"><span class="pre">Entity.gen_verilog()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.item"><code class="docutils literal notranslate"><span class="pre">Entity.item()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.item_gen"><code class="docutils literal notranslate"><span class="pre">Entity.item_gen</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.item_num"><code class="docutils literal notranslate"><span class="pre">Entity.item_num</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.make_names"><code class="docutils literal notranslate"><span class="pre">Entity.make_names()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.name"><code class="docutils literal notranslate"><span class="pre">Entity.name</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.net"><code class="docutils literal notranslate"><span class="pre">Entity.net()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.net_gen"><code class="docutils literal notranslate"><span class="pre">Entity.net_gen</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.net_num"><code class="docutils literal notranslate"><span class="pre">Entity.net_num</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.port"><code class="docutils literal notranslate"><span class="pre">Entity.port()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.port_gen"><code class="docutils literal notranslate"><span class="pre">Entity.port_gen</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.port_num"><code class="docutils literal notranslate"><span class="pre">Entity.port_num</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.reg_block"><code class="docutils literal notranslate"><span class="pre">Entity.reg_block()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.reg_item"><code class="docutils literal notranslate"><span class="pre">Entity.reg_item()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.set_default_clock"><code class="docutils literal notranslate"><span class="pre">Entity.set_default_clock()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.set_default_reset"><code class="docutils literal notranslate"><span class="pre">Entity.set_default_reset()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.var"><code class="docutils literal notranslate"><span class="pre">Entity.var()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.var_gen"><code class="docutils literal notranslate"><span class="pre">Entity.var_gen</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.var_num"><code class="docutils literal notranslate"><span class="pre">Entity.var_num</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.write_verilog"><code class="docutils literal notranslate"><span class="pre">Entity.write_verilog()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity.Entity.write_vhdl"><code class="docutils literal notranslate"><span class="pre">Entity.write_vhdl()</span></code></a></li>
</ul>
</li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.entity_mgr">rtlgen.entity_mgr module</a><ul>
<li><a class="reference internal" href="#rtlgen.entity_mgr.EntityMgr"><code class="docutils literal notranslate"><span class="pre">EntityMgr</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.entity_mgr.EntityMgr.add_entity"><code class="docutils literal notranslate"><span class="pre">EntityMgr.add_entity()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity_mgr.EntityMgr.entity_gen"><code class="docutils literal notranslate"><span class="pre">EntityMgr.entity_gen</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.entity_mgr.EntityMgr.get_entity_list"><code class="docutils literal notranslate"><span class="pre">EntityMgr.get_entity_list()</span></code></a></li>
</ul>
</li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.expr">rtlgen.expr module</a><ul>
<li><a class="reference internal" href="#rtlgen.expr.BinaryOp"><code class="docutils literal notranslate"><span class="pre">BinaryOp</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.expr.BinaryOp.data_type"><code class="docutils literal notranslate"><span class="pre">BinaryOp.data_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.BinaryOp.operand1"><code class="docutils literal notranslate"><span class="pre">BinaryOp.operand1</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.BinaryOp.operand2"><code class="docutils literal notranslate"><span class="pre">BinaryOp.operand2</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.BinaryOp.verilog_str"><code class="docutils literal notranslate"><span class="pre">BinaryOp.verilog_str</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.BinaryOp.vhdl_str"><code class="docutils literal notranslate"><span class="pre">BinaryOp.vhdl_str</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.expr.BitSelect"><code class="docutils literal notranslate"><span class="pre">BitSelect</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.expr.BitSelect.data_type"><code class="docutils literal notranslate"><span class="pre">BitSelect.data_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.BitSelect.index"><code class="docutils literal notranslate"><span class="pre">BitSelect.index</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.BitSelect.primary"><code class="docutils literal notranslate"><span class="pre">BitSelect.primary</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.BitSelect.verilog_str"><code class="docutils literal notranslate"><span class="pre">BitSelect.verilog_str</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.BitSelect.vhdl_str"><code class="docutils literal notranslate"><span class="pre">BitSelect.vhdl_str</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.expr.Concat"><code class="docutils literal notranslate"><span class="pre">Concat</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.expr.Concat.data_type"><code class="docutils literal notranslate"><span class="pre">Concat.data_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Concat.src_list"><code class="docutils literal notranslate"><span class="pre">Concat.src_list</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Concat.verilog_str"><code class="docutils literal notranslate"><span class="pre">Concat.verilog_str</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Concat.vhdl_str"><code class="docutils literal notranslate"><span class="pre">Concat.vhdl_str</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.expr.Constant"><code class="docutils literal notranslate"><span class="pre">Constant</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.expr.Constant.bit_value"><code class="docutils literal notranslate"><span class="pre">Constant.bit_value()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Constant.data_type"><code class="docutils literal notranslate"><span class="pre">Constant.data_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Constant.value"><code class="docutils literal notranslate"><span class="pre">Constant.value</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Constant.verilog_str"><code class="docutils literal notranslate"><span class="pre">Constant.verilog_str</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Constant.vhdl_str"><code class="docutils literal notranslate"><span class="pre">Constant.vhdl_str</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.expr.Expr"><code class="docutils literal notranslate"><span class="pre">Expr</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.expr.Expr.add_ref"><code class="docutils literal notranslate"><span class="pre">Expr.add_ref()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.bit_select"><code class="docutils literal notranslate"><span class="pre">Expr.bit_select()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.coerce"><code class="docutils literal notranslate"><span class="pre">Expr.coerce()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.concat"><code class="docutils literal notranslate"><span class="pre">Expr.concat()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.del_ref"><code class="docutils literal notranslate"><span class="pre">Expr.del_ref()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.extension"><code class="docutils literal notranslate"><span class="pre">Expr.extension()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.is_simple"><code class="docutils literal notranslate"><span class="pre">Expr.is_simple()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_add"><code class="docutils literal notranslate"><span class="pre">Expr.make_add()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_and"><code class="docutils literal notranslate"><span class="pre">Expr.make_and()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_constant"><code class="docutils literal notranslate"><span class="pre">Expr.make_constant()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_div"><code class="docutils literal notranslate"><span class="pre">Expr.make_div()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_eq"><code class="docutils literal notranslate"><span class="pre">Expr.make_eq()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_ge"><code class="docutils literal notranslate"><span class="pre">Expr.make_ge()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_gt"><code class="docutils literal notranslate"><span class="pre">Expr.make_gt()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_intconstant"><code class="docutils literal notranslate"><span class="pre">Expr.make_intconstant()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_land"><code class="docutils literal notranslate"><span class="pre">Expr.make_land()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_le"><code class="docutils literal notranslate"><span class="pre">Expr.make_le()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_lnot"><code class="docutils literal notranslate"><span class="pre">Expr.make_lnot()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_lor"><code class="docutils literal notranslate"><span class="pre">Expr.make_lor()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_lsft"><code class="docutils literal notranslate"><span class="pre">Expr.make_lsft()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_lt"><code class="docutils literal notranslate"><span class="pre">Expr.make_lt()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_mod"><code class="docutils literal notranslate"><span class="pre">Expr.make_mod()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_mul"><code class="docutils literal notranslate"><span class="pre">Expr.make_mul()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_nand"><code class="docutils literal notranslate"><span class="pre">Expr.make_nand()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_ne"><code class="docutils literal notranslate"><span class="pre">Expr.make_ne()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_nor"><code class="docutils literal notranslate"><span class="pre">Expr.make_nor()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_not"><code class="docutils literal notranslate"><span class="pre">Expr.make_not()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_one"><code class="docutils literal notranslate"><span class="pre">Expr.make_one()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_or"><code class="docutils literal notranslate"><span class="pre">Expr.make_or()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_rsft"><code class="docutils literal notranslate"><span class="pre">Expr.make_rsft()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_sub"><code class="docutils literal notranslate"><span class="pre">Expr.make_sub()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_uminus"><code class="docutils literal notranslate"><span class="pre">Expr.make_uminus()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_xnor"><code class="docutils literal notranslate"><span class="pre">Expr.make_xnor()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_xor"><code class="docutils literal notranslate"><span class="pre">Expr.make_xor()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.make_zero"><code class="docutils literal notranslate"><span class="pre">Expr.make_zero()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.multi_concat"><code class="docutils literal notranslate"><span class="pre">Expr.multi_concat()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.needs_net"><code class="docutils literal notranslate"><span class="pre">Expr.needs_net</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.part_select"><code class="docutils literal notranslate"><span class="pre">Expr.part_select()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.ref0"><code class="docutils literal notranslate"><span class="pre">Expr.ref0</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.ref_list"><code class="docutils literal notranslate"><span class="pre">Expr.ref_list</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.ref_num"><code class="docutils literal notranslate"><span class="pre">Expr.ref_num</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.Expr.sign_extension"><code class="docutils literal notranslate"><span class="pre">Expr.sign_extension()</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.expr.ExprHandle"><code class="docutils literal notranslate"><span class="pre">ExprHandle</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.expr.ExprHandle.set"><code class="docutils literal notranslate"><span class="pre">ExprHandle.set()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.ExprHandle.val"><code class="docutils literal notranslate"><span class="pre">ExprHandle.val</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.expr.IntConstant"><code class="docutils literal notranslate"><span class="pre">IntConstant</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.MultiConcat"><code class="docutils literal notranslate"><span class="pre">MultiConcat</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.expr.MultiConcat.data_type"><code class="docutils literal notranslate"><span class="pre">MultiConcat.data_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.MultiConcat.rep_num"><code class="docutils literal notranslate"><span class="pre">MultiConcat.rep_num</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.MultiConcat.src_list"><code class="docutils literal notranslate"><span class="pre">MultiConcat.src_list</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.MultiConcat.verilog_str"><code class="docutils literal notranslate"><span class="pre">MultiConcat.verilog_str</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.MultiConcat.vhdl_str"><code class="docutils literal notranslate"><span class="pre">MultiConcat.vhdl_str</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.expr.OpBase"><code class="docutils literal notranslate"><span class="pre">OpBase</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.expr.OpBase.op_type"><code class="docutils literal notranslate"><span class="pre">OpBase.op_type</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.expr.OpType"><code class="docutils literal notranslate"><span class="pre">OpType</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.expr.OpType.ADD"><code class="docutils literal notranslate"><span class="pre">OpType.ADD</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.AND"><code class="docutils literal notranslate"><span class="pre">OpType.AND</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.BSEL"><code class="docutils literal notranslate"><span class="pre">OpType.BSEL</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.COMPL"><code class="docutils literal notranslate"><span class="pre">OpType.COMPL</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.DIV"><code class="docutils literal notranslate"><span class="pre">OpType.DIV</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.EQ"><code class="docutils literal notranslate"><span class="pre">OpType.EQ</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.LAND"><code class="docutils literal notranslate"><span class="pre">OpType.LAND</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.LE"><code class="docutils literal notranslate"><span class="pre">OpType.LE</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.LNOT"><code class="docutils literal notranslate"><span class="pre">OpType.LNOT</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.LOR"><code class="docutils literal notranslate"><span class="pre">OpType.LOR</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.LSFT"><code class="docutils literal notranslate"><span class="pre">OpType.LSFT</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.LT"><code class="docutils literal notranslate"><span class="pre">OpType.LT</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.MOD"><code class="docutils literal notranslate"><span class="pre">OpType.MOD</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.MUL"><code class="docutils literal notranslate"><span class="pre">OpType.MUL</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.NAND"><code class="docutils literal notranslate"><span class="pre">OpType.NAND</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.NE"><code class="docutils literal notranslate"><span class="pre">OpType.NE</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.NOR"><code class="docutils literal notranslate"><span class="pre">OpType.NOR</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.NOT"><code class="docutils literal notranslate"><span class="pre">OpType.NOT</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.OR"><code class="docutils literal notranslate"><span class="pre">OpType.OR</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.PSEL"><code class="docutils literal notranslate"><span class="pre">OpType.PSEL</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.RAND"><code class="docutils literal notranslate"><span class="pre">OpType.RAND</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.RNAND"><code class="docutils literal notranslate"><span class="pre">OpType.RNAND</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.RNOR"><code class="docutils literal notranslate"><span class="pre">OpType.RNOR</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.ROR"><code class="docutils literal notranslate"><span class="pre">OpType.ROR</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.RSEL"><code class="docutils literal notranslate"><span class="pre">OpType.RSEL</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.RSFT"><code class="docutils literal notranslate"><span class="pre">OpType.RSFT</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.RXNOR"><code class="docutils literal notranslate"><span class="pre">OpType.RXNOR</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.RXOR"><code class="docutils literal notranslate"><span class="pre">OpType.RXOR</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.SUB"><code class="docutils literal notranslate"><span class="pre">OpType.SUB</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.XNOR"><code class="docutils literal notranslate"><span class="pre">OpType.XNOR</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.OpType.XOR"><code class="docutils literal notranslate"><span class="pre">OpType.XOR</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.expr.PartSelect"><code class="docutils literal notranslate"><span class="pre">PartSelect</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.expr.PartSelect.data_type"><code class="docutils literal notranslate"><span class="pre">PartSelect.data_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.PartSelect.direction"><code class="docutils literal notranslate"><span class="pre">PartSelect.direction</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.PartSelect.left"><code class="docutils literal notranslate"><span class="pre">PartSelect.left</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.PartSelect.primary"><code class="docutils literal notranslate"><span class="pre">PartSelect.primary</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.PartSelect.right"><code class="docutils literal notranslate"><span class="pre">PartSelect.right</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.PartSelect.verilog_str"><code class="docutils literal notranslate"><span class="pre">PartSelect.verilog_str</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.PartSelect.vhdl_str"><code class="docutils literal notranslate"><span class="pre">PartSelect.vhdl_str</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.expr.UnaryOp"><code class="docutils literal notranslate"><span class="pre">UnaryOp</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.expr.UnaryOp.data_type"><code class="docutils literal notranslate"><span class="pre">UnaryOp.data_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.UnaryOp.operand1"><code class="docutils literal notranslate"><span class="pre">UnaryOp.operand1</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.UnaryOp.verilog_str"><code class="docutils literal notranslate"><span class="pre">UnaryOp.verilog_str</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.expr.UnaryOp.vhdl_str"><code class="docutils literal notranslate"><span class="pre">UnaryOp.vhdl_str</span></code></a></li>
</ul>
</li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.inst">rtlgen.inst module</a><ul>
<li><a class="reference internal" href="#rtlgen.inst.Inst"><code class="docutils literal notranslate"><span class="pre">Inst</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.inst.Inst.entity"><code class="docutils literal notranslate"><span class="pre">Inst.entity</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.inst.Inst.gen_verilog"><code class="docutils literal notranslate"><span class="pre">Inst.gen_verilog()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.inst.Inst.gen_vhdl"><code class="docutils literal notranslate"><span class="pre">Inst.gen_vhdl()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.inst.Inst.is_inst"><code class="docutils literal notranslate"><span class="pre">Inst.is_inst</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.inst.Inst.port"><code class="docutils literal notranslate"><span class="pre">Inst.port()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.inst.Inst.port_gen"><code class="docutils literal notranslate"><span class="pre">Inst.port_gen</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.inst.Inst.port_num"><code class="docutils literal notranslate"><span class="pre">Inst.port_num</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.inst.add_inst"><code class="docutils literal notranslate"><span class="pre">add_inst()</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.item">rtlgen.item module</a><ul>
<li><a class="reference internal" href="#rtlgen.item.Item"><code class="docutils literal notranslate"><span class="pre">Item</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.item.Item.add_cont_assign"><code class="docutils literal notranslate"><span class="pre">Item.add_cont_assign()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item.Item.add_net"><code class="docutils literal notranslate"><span class="pre">Item.add_net()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item.Item.add_var"><code class="docutils literal notranslate"><span class="pre">Item.add_var()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item.Item.is_inst"><code class="docutils literal notranslate"><span class="pre">Item.is_inst</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item.Item.name"><code class="docutils literal notranslate"><span class="pre">Item.name</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item.Item.set_name"><code class="docutils literal notranslate"><span class="pre">Item.set_name()</span></code></a></li>
</ul>
</li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.item_mgr">rtlgen.item_mgr module</a><ul>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr"><code class="docutils literal notranslate"><span class="pre">ItemMgr</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.add_net"><code class="docutils literal notranslate"><span class="pre">ItemMgr.add_net()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.add_var"><code class="docutils literal notranslate"><span class="pre">ItemMgr.add_var()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.block"><code class="docutils literal notranslate"><span class="pre">ItemMgr.block()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.block_gen"><code class="docutils literal notranslate"><span class="pre">ItemMgr.block_gen</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.block_num"><code class="docutils literal notranslate"><span class="pre">ItemMgr.block_num</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.gen_verilog"><code class="docutils literal notranslate"><span class="pre">ItemMgr.gen_verilog()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.item"><code class="docutils literal notranslate"><span class="pre">ItemMgr.item()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.item_gen"><code class="docutils literal notranslate"><span class="pre">ItemMgr.item_gen</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.item_num"><code class="docutils literal notranslate"><span class="pre">ItemMgr.item_num</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.make_names"><code class="docutils literal notranslate"><span class="pre">ItemMgr.make_names()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.name"><code class="docutils literal notranslate"><span class="pre">ItemMgr.name</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.net"><code class="docutils literal notranslate"><span class="pre">ItemMgr.net()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.net_gen"><code class="docutils literal notranslate"><span class="pre">ItemMgr.net_gen</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.net_num"><code class="docutils literal notranslate"><span class="pre">ItemMgr.net_num</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.reg_block"><code class="docutils literal notranslate"><span class="pre">ItemMgr.reg_block()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.reg_item"><code class="docutils literal notranslate"><span class="pre">ItemMgr.reg_item()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.reg_name"><code class="docutils literal notranslate"><span class="pre">ItemMgr.reg_name()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.var"><code class="docutils literal notranslate"><span class="pre">ItemMgr.var()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.var_gen"><code class="docutils literal notranslate"><span class="pre">ItemMgr.var_gen</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.item_mgr.ItemMgr.var_num"><code class="docutils literal notranslate"><span class="pre">ItemMgr.var_num</span></code></a></li>
</ul>
</li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.lfsm">rtlgen.lfsm module</a><ul>
<li><a class="reference internal" href="#rtlgen.lfsm.add_linear_fsm"><code class="docutils literal notranslate"><span class="pre">add_linear_fsm()</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.lut">rtlgen.lut module</a><ul>
<li><a class="reference internal" href="#rtlgen.lut.Lut"><code class="docutils literal notranslate"><span class="pre">Lut</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.lut.Lut.add_data"><code class="docutils literal notranslate"><span class="pre">Lut.add_data()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.lut.Lut.data_gen"><code class="docutils literal notranslate"><span class="pre">Lut.data_gen</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.lut.Lut.gen_verilog"><code class="docutils literal notranslate"><span class="pre">Lut.gen_verilog()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.lut.Lut.gen_vhdl"><code class="docutils literal notranslate"><span class="pre">Lut.gen_vhdl()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.lut.Lut.input"><code class="docutils literal notranslate"><span class="pre">Lut.input</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.lut.Lut.output"><code class="docutils literal notranslate"><span class="pre">Lut.output</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.lut.add_lut"><code class="docutils literal notranslate"><span class="pre">add_lut()</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.mux">rtlgen.mux module</a><ul>
<li><a class="reference internal" href="#rtlgen.mux.add_mux2"><code class="docutils literal notranslate"><span class="pre">add_mux2()</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.net">rtlgen.net module</a><ul>
<li><a class="reference internal" href="#rtlgen.net.Net"><code class="docutils literal notranslate"><span class="pre">Net</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.net.Net.data_type"><code class="docutils literal notranslate"><span class="pre">Net.data_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.net.Net.is_simple"><code class="docutils literal notranslate"><span class="pre">Net.is_simple()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.net.Net.name"><code class="docutils literal notranslate"><span class="pre">Net.name</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.net.Net.needs_net"><code class="docutils literal notranslate"><span class="pre">Net.needs_net</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.net.Net.reg_type"><code class="docutils literal notranslate"><span class="pre">Net.reg_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.net.Net.set_name"><code class="docutils literal notranslate"><span class="pre">Net.set_name()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.net.Net.verilog_str"><code class="docutils literal notranslate"><span class="pre">Net.verilog_str</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.net.Net.vhdl_str"><code class="docutils literal notranslate"><span class="pre">Net.vhdl_str</span></code></a></li>
</ul>
</li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.port">rtlgen.port module</a><ul>
<li><a class="reference internal" href="#rtlgen.port.InoutPort"><code class="docutils literal notranslate"><span class="pre">InoutPort</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.port.InoutPort.is_inout"><code class="docutils literal notranslate"><span class="pre">InoutPort.is_inout</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.port.InoutPort.is_output"><code class="docutils literal notranslate"><span class="pre">InoutPort.is_output</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.port.InoutPort.port_type"><code class="docutils literal notranslate"><span class="pre">InoutPort.port_type</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.port.InputPort"><code class="docutils literal notranslate"><span class="pre">InputPort</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.port.InputPort.is_input"><code class="docutils literal notranslate"><span class="pre">InputPort.is_input</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.port.InputPort.port_type"><code class="docutils literal notranslate"><span class="pre">InputPort.port_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.port.InputPort.verilog_str"><code class="docutils literal notranslate"><span class="pre">InputPort.verilog_str</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.port.InputPort.vhdl_str"><code class="docutils literal notranslate"><span class="pre">InputPort.vhdl_str</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.port.OutputPort"><code class="docutils literal notranslate"><span class="pre">OutputPort</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.port.OutputPort.is_output"><code class="docutils literal notranslate"><span class="pre">OutputPort.is_output</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.port.OutputPort.port_type"><code class="docutils literal notranslate"><span class="pre">OutputPort.port_type</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.port.Port"><code class="docutils literal notranslate"><span class="pre">Port</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.port.Port.data_type"><code class="docutils literal notranslate"><span class="pre">Port.data_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.port.Port.is_inout"><code class="docutils literal notranslate"><span class="pre">Port.is_inout</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.port.Port.is_input"><code class="docutils literal notranslate"><span class="pre">Port.is_input</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.port.Port.is_output"><code class="docutils literal notranslate"><span class="pre">Port.is_output</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.port.Port.is_simple"><code class="docutils literal notranslate"><span class="pre">Port.is_simple()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.port.Port.name"><code class="docutils literal notranslate"><span class="pre">Port.name</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.port.Port.needs_net"><code class="docutils literal notranslate"><span class="pre">Port.needs_net</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.port.Port.set_name"><code class="docutils literal notranslate"><span class="pre">Port.set_name()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.port.Port.verilog_str"><code class="docutils literal notranslate"><span class="pre">Port.verilog_str</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.port.Port.vhdl_str"><code class="docutils literal notranslate"><span class="pre">Port.vhdl_str</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.port.PortType"><code class="docutils literal notranslate"><span class="pre">PortType</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.port.PortType.INOUT"><code class="docutils literal notranslate"><span class="pre">PortType.INOUT</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.port.PortType.INPUT"><code class="docutils literal notranslate"><span class="pre">PortType.INPUT</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.port.PortType.OUTPUT"><code class="docutils literal notranslate"><span class="pre">PortType.OUTPUT</span></code></a></li>
</ul>
</li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.process">rtlgen.process module</a><ul>
<li><a class="reference internal" href="#rtlgen.process.ClockedProcess"><code class="docutils literal notranslate"><span class="pre">ClockedProcess</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.process.ClockedProcess.add_async_stmt"><code class="docutils literal notranslate"><span class="pre">ClockedProcess.add_async_stmt()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.process.ClockedProcess.add_body_stmt"><code class="docutils literal notranslate"><span class="pre">ClockedProcess.add_body_stmt()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.process.ClockedProcess.asyncctl"><code class="docutils literal notranslate"><span class="pre">ClockedProcess.asyncctl</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.process.ClockedProcess.asyncctl_body"><code class="docutils literal notranslate"><span class="pre">ClockedProcess.asyncctl_body()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.process.ClockedProcess.asyncctl_pol"><code class="docutils literal notranslate"><span class="pre">ClockedProcess.asyncctl_pol</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.process.ClockedProcess.body"><code class="docutils literal notranslate"><span class="pre">ClockedProcess.body()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.process.ClockedProcess.clock"><code class="docutils literal notranslate"><span class="pre">ClockedProcess.clock</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.process.ClockedProcess.clock_pol"><code class="docutils literal notranslate"><span class="pre">ClockedProcess.clock_pol</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.process.ClockedProcess.gen_vhdl"><code class="docutils literal notranslate"><span class="pre">ClockedProcess.gen_vhdl()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.process.ClockedProcess.verilog_header"><code class="docutils literal notranslate"><span class="pre">ClockedProcess.verilog_header()</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.process.CombProcess"><code class="docutils literal notranslate"><span class="pre">CombProcess</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.process.CombProcess.body"><code class="docutils literal notranslate"><span class="pre">CombProcess.body()</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.process.Process"><code class="docutils literal notranslate"><span class="pre">Process</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.process.Process.add_body_stmt"><code class="docutils literal notranslate"><span class="pre">Process.add_body_stmt()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.process.Process.gen_verilog"><code class="docutils literal notranslate"><span class="pre">Process.gen_verilog()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.process.Process.gen_vhdl"><code class="docutils literal notranslate"><span class="pre">Process.gen_vhdl()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.process.Process.process_body"><code class="docutils literal notranslate"><span class="pre">Process.process_body()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.process.Process.verilog_header"><code class="docutils literal notranslate"><span class="pre">Process.verilog_header()</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.process.add_clocked_process"><code class="docutils literal notranslate"><span class="pre">add_clocked_process()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.process.add_comb_process"><code class="docutils literal notranslate"><span class="pre">add_comb_process()</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.rtlerror">rtlgen.rtlerror module</a><ul>
<li><a class="reference internal" href="#rtlgen.rtlerror.RtlError"><code class="docutils literal notranslate"><span class="pre">RtlError</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.statement">rtlgen.statement module</a><ul>
<li><a class="reference internal" href="#rtlgen.statement.AssignBase"><code class="docutils literal notranslate"><span class="pre">AssignBase</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.statement.AssignBase.lhs"><code class="docutils literal notranslate"><span class="pre">AssignBase.lhs</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.AssignBase.rhs"><code class="docutils literal notranslate"><span class="pre">AssignBase.rhs</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.statement.BlockingAssign"><code class="docutils literal notranslate"><span class="pre">BlockingAssign</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.statement.BlockingAssign.gen_verilog"><code class="docutils literal notranslate"><span class="pre">BlockingAssign.gen_verilog()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.BlockingAssign.gen_vhdl"><code class="docutils literal notranslate"><span class="pre">BlockingAssign.gen_vhdl()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.BlockingAssign.type"><code class="docutils literal notranslate"><span class="pre">BlockingAssign.type</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.statement.CaseStatement"><code class="docutils literal notranslate"><span class="pre">CaseStatement</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.statement.CaseStatement.add_label"><code class="docutils literal notranslate"><span class="pre">CaseStatement.add_label()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.CaseStatement.case_gen"><code class="docutils literal notranslate"><span class="pre">CaseStatement.case_gen</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.CaseStatement.cond"><code class="docutils literal notranslate"><span class="pre">CaseStatement.cond</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.CaseStatement.gen_verilog"><code class="docutils literal notranslate"><span class="pre">CaseStatement.gen_verilog()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.CaseStatement.gen_vhdl"><code class="docutils literal notranslate"><span class="pre">CaseStatement.gen_vhdl()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.CaseStatement.type"><code class="docutils literal notranslate"><span class="pre">CaseStatement.type</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.statement.IfStatement"><code class="docutils literal notranslate"><span class="pre">IfStatement</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.statement.IfStatement.cond"><code class="docutils literal notranslate"><span class="pre">IfStatement.cond</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.IfStatement.else_body"><code class="docutils literal notranslate"><span class="pre">IfStatement.else_body()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.IfStatement.gen_verilog"><code class="docutils literal notranslate"><span class="pre">IfStatement.gen_verilog()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.IfStatement.gen_vhdl"><code class="docutils literal notranslate"><span class="pre">IfStatement.gen_vhdl()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.IfStatement.then_body"><code class="docutils literal notranslate"><span class="pre">IfStatement.then_body()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.IfStatement.type"><code class="docutils literal notranslate"><span class="pre">IfStatement.type</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.statement.NamedStatementBlock"><code class="docutils literal notranslate"><span class="pre">NamedStatementBlock</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.statement.NamedStatementBlock.add_net"><code class="docutils literal notranslate"><span class="pre">NamedStatementBlock.add_net()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.NamedStatementBlock.add_var"><code class="docutils literal notranslate"><span class="pre">NamedStatementBlock.add_var()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.NamedStatementBlock.gen_verilog"><code class="docutils literal notranslate"><span class="pre">NamedStatementBlock.gen_verilog()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.NamedStatementBlock.gen_vhdl"><code class="docutils literal notranslate"><span class="pre">NamedStatementBlock.gen_vhdl()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.NamedStatementBlock.name"><code class="docutils literal notranslate"><span class="pre">NamedStatementBlock.name</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.NamedStatementBlock.net"><code class="docutils literal notranslate"><span class="pre">NamedStatementBlock.net()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.NamedStatementBlock.net_gen"><code class="docutils literal notranslate"><span class="pre">NamedStatementBlock.net_gen</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.NamedStatementBlock.net_num"><code class="docutils literal notranslate"><span class="pre">NamedStatementBlock.net_num</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.NamedStatementBlock.reg_item"><code class="docutils literal notranslate"><span class="pre">NamedStatementBlock.reg_item()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.NamedStatementBlock.var"><code class="docutils literal notranslate"><span class="pre">NamedStatementBlock.var()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.NamedStatementBlock.var_gen"><code class="docutils literal notranslate"><span class="pre">NamedStatementBlock.var_gen</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.NamedStatementBlock.var_num"><code class="docutils literal notranslate"><span class="pre">NamedStatementBlock.var_num</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.statement.NonblockingAssign"><code class="docutils literal notranslate"><span class="pre">NonblockingAssign</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.statement.NonblockingAssign.gen_verilog"><code class="docutils literal notranslate"><span class="pre">NonblockingAssign.gen_verilog()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.NonblockingAssign.gen_vhdl"><code class="docutils literal notranslate"><span class="pre">NonblockingAssign.gen_vhdl()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.NonblockingAssign.type"><code class="docutils literal notranslate"><span class="pre">NonblockingAssign.type</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.statement.Statement"><code class="docutils literal notranslate"><span class="pre">Statement</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.StatementBlock"><code class="docutils literal notranslate"><span class="pre">StatementBlock</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.statement.StatementBlock.add_assign"><code class="docutils literal notranslate"><span class="pre">StatementBlock.add_assign()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.StatementBlock.add_case"><code class="docutils literal notranslate"><span class="pre">StatementBlock.add_case()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.StatementBlock.add_if"><code class="docutils literal notranslate"><span class="pre">StatementBlock.add_if()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.StatementBlock.gen_verilog"><code class="docutils literal notranslate"><span class="pre">StatementBlock.gen_verilog()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.StatementBlock.gen_vhdl"><code class="docutils literal notranslate"><span class="pre">StatementBlock.gen_vhdl()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.StatementBlock.is_null"><code class="docutils literal notranslate"><span class="pre">StatementBlock.is_null</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.StatementBlock.statement_gen"><code class="docutils literal notranslate"><span class="pre">StatementBlock.statement_gen</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.statement.StmtContext"><code class="docutils literal notranslate"><span class="pre">StmtContext</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.StmtType"><code class="docutils literal notranslate"><span class="pre">StmtType</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.statement.StmtType.BlockingAssign"><code class="docutils literal notranslate"><span class="pre">StmtType.BlockingAssign</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.StmtType.CaseStatement"><code class="docutils literal notranslate"><span class="pre">StmtType.CaseStatement</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.StmtType.IfStatement"><code class="docutils literal notranslate"><span class="pre">StmtType.IfStatement</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.StmtType.NonblockingAssign"><code class="docutils literal notranslate"><span class="pre">StmtType.NonblockingAssign</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.StmtType.StatementBlock"><code class="docutils literal notranslate"><span class="pre">StmtType.StatementBlock</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.statement.StmtType.WhileStatement"><code class="docutils literal notranslate"><span class="pre">StmtType.WhileStatement</span></code></a></li>
</ul>
</li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.var">rtlgen.var module</a><ul>
<li><a class="reference internal" href="#rtlgen.var.Var"><code class="docutils literal notranslate"><span class="pre">Var</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.var.Var.data_type"><code class="docutils literal notranslate"><span class="pre">Var.data_type</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.var.Var.is_simple"><code class="docutils literal notranslate"><span class="pre">Var.is_simple()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.var.Var.name"><code class="docutils literal notranslate"><span class="pre">Var.name</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.var.Var.set_name"><code class="docutils literal notranslate"><span class="pre">Var.set_name()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.var.Var.verilog_str"><code class="docutils literal notranslate"><span class="pre">Var.verilog_str</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.var.Var.vhdl_str"><code class="docutils literal notranslate"><span class="pre">Var.vhdl_str</span></code></a></li>
</ul>
</li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.verilog_writer">rtlgen.verilog_writer module</a><ul>
<li><a class="reference internal" href="#rtlgen.verilog_writer.VerilogModule"><code class="docutils literal notranslate"><span class="pre">VerilogModule</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.verilog_writer.VerilogModule.on_enter"><code class="docutils literal notranslate"><span class="pre">VerilogModule.on_enter()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.verilog_writer.VerilogModule.on_exit"><code class="docutils literal notranslate"><span class="pre">VerilogModule.on_exit()</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.verilog_writer.VerilogWriter"><code class="docutils literal notranslate"><span class="pre">VerilogWriter</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.verilog_writer.VerilogWriter.cond_str"><code class="docutils literal notranslate"><span class="pre">VerilogWriter.cond_str()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.verilog_writer.VerilogWriter.data_type_to_str"><code class="docutils literal notranslate"><span class="pre">VerilogWriter.data_type_to_str()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.verilog_writer.VerilogWriter.edge_str"><code class="docutils literal notranslate"><span class="pre">VerilogWriter.edge_str()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.verilog_writer.VerilogWriter.write_module_footer"><code class="docutils literal notranslate"><span class="pre">VerilogWriter.write_module_footer()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.verilog_writer.VerilogWriter.write_module_header"><code class="docutils literal notranslate"><span class="pre">VerilogWriter.write_module_header()</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.verilog_writer.item_mgr_gen_verilog"><code class="docutils literal notranslate"><span class="pre">item_mgr_gen_verilog()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.verilog_writer.write_verilog"><code class="docutils literal notranslate"><span class="pre">write_verilog()</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.vhdl_writer">rtlgen.vhdl_writer module</a><ul>
<li><a class="reference internal" href="#rtlgen.vhdl_writer.VhdlWriter"><code class="docutils literal notranslate"><span class="pre">VhdlWriter</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.vhdl_writer.write_vhdl"><code class="docutils literal notranslate"><span class="pre">write_vhdl()</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen.writer_base">rtlgen.writer_base module</a><ul>
<li><a class="reference internal" href="#rtlgen.writer_base.SimpleBlock"><code class="docutils literal notranslate"><span class="pre">SimpleBlock</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.writer_base.SimpleBlock.on_enter"><code class="docutils literal notranslate"><span class="pre">SimpleBlock.on_enter()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.writer_base.SimpleBlock.on_exit"><code class="docutils literal notranslate"><span class="pre">SimpleBlock.on_exit()</span></code></a></li>
</ul>
</li>
<li><a class="reference internal" href="#rtlgen.writer_base.WriteBlock"><code class="docutils literal notranslate"><span class="pre">WriteBlock</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.writer_base.WriterBase"><code class="docutils literal notranslate"><span class="pre">WriterBase</span></code></a><ul>
<li><a class="reference internal" href="#rtlgen.writer_base.WriterBase.calc_tab_list"><code class="docutils literal notranslate"><span class="pre">WriterBase.calc_tab_list()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.writer_base.WriterBase.dec_indent"><code class="docutils literal notranslate"><span class="pre">WriterBase.dec_indent()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.writer_base.WriterBase.inc_indent"><code class="docutils literal notranslate"><span class="pre">WriterBase.inc_indent()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.writer_base.WriterBase.write_line"><code class="docutils literal notranslate"><span class="pre">WriterBase.write_line()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.writer_base.WriterBase.write_lines"><code class="docutils literal notranslate"><span class="pre">WriterBase.write_lines()</span></code></a></li>
<li><a class="reference internal" href="#rtlgen.writer_base.WriterBase.write_nl"><code class="docutils literal notranslate"><span class="pre">WriterBase.write_nl()</span></code></a></li>
</ul>
</li>
</ul>
</li>
<li><a class="reference internal" href="#module-rtlgen">Module contents</a></li>
</ul>
</li>
</ul>

  </div>
  <div role="note" aria-label="source link">
    <h3>このページ</h3>
    <ul class="this-page-menu">
      <li><a href="_sources/rtlgen.rst.txt"
            rel="nofollow">ソースコードを表示</a></li>
    </ul>
   </div>
<div id="searchbox" style="display: none" role="search">
  <h3 id="searchlabel">クイック検索</h3>
    <div class="searchformwrapper">
    <form class="search" action="search.html" method="get">
      <input type="text" name="q" aria-labelledby="searchlabel" autocomplete="off" autocorrect="off" autocapitalize="off" spellcheck="false"/>
      <input type="submit" value="検索" />
    </form>
    </div>
</div>
<script>document.getElementById('searchbox').style.display = "block"</script>
        </div>
      </div>
      <div class="clearer"></div>
    </div>
    <div class="related" role="navigation" aria-label="related navigation">
      <h3>ナビゲーション</h3>
      <ul>
        <li class="right" style="margin-right: 10px">
          <a href="genindex.html" title="総合索引"
             >索引</a></li>
        <li class="right" >
          <a href="py-modindex.html" title="Pythonモジュール索引"
             >モジュール</a> |</li>
        <li class="nav-item nav-item-0"><a href="index.html">RTL-gen 1.0.0 ドキュメント</a> &#187;</li>
        <li class="nav-item nav-item-this"><a href="">rtlgen package</a></li> 
      </ul>
    </div>
    <div class="footer" role="contentinfo">
        &#169; Copyright 2026, Yusuke Matsunaga.
      Created using <a href="https://www.sphinx-doc.org/">Sphinx</a> 5.3.0.
    </div>
  </body>
</html>