<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a200tfbg484-1" LaunchTime="1424247749">
  <File Type="VDS-TIMING-PB" Name="v6pcieDMA_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="v6pcieDMA_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="v6pcieDMA.dcp"/>
  <File Type="RDS-UTIL-PB" Name="v6pcieDMA_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="v6pcieDMA_utilization_synth.rpt"/>
  <File Type="RDS-RDS" Name="v6pcieDMA.vds"/>
  <File Type="PA-TCL" Name="v6pcieDMA.tcl"/>
  <File Type="RUN-STRAT" Name="$PDATADIR/runs/synth_1/synth_1.psg"/>
  <File Type="VDS-HWDEF" Name="v6pcieDMA.hwdef"/>
  <File Type="RUN-SRCS" Name="$PDATADIR/runs/synth_1/sources.xml"/>
  <File Type="RUN-CONSTRS" Name="$PDATADIR/runs/synth_1/constrs_in.xml"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/MySource/v6abb64Package_efifo_elink.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/MySource/v6abb64Package_efifo_elink.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/MySource/FF_tagram64x36.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/MySource/FF_tagram64x36.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/MySource/DMA_FSM.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/MySource/DMA_FSM.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/MySource/DMA_Calculate.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/MySource/DMA_Calculate.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/MySource/Tx_Output_Arbitor.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/MySource/Tx_Output_Arbitor.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/MySource/tx_Mem_Reader.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/MySource/tx_Mem_Reader.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/MySource/rx_usDMA_Channel.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/MySource/rx_usDMA_Channel.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/MySource/rx_MWr_Channel.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/MySource/rx_MWr_Channel.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/MySource/rx_MRd_Channel.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/MySource/rx_MRd_Channel.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/MySource/rx_dsDMA_Channel.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/MySource/rx_dsDMA_Channel.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/MySource/rx_CplD_Channel.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/MySource/rx_CplD_Channel.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/MySource/RxIn_Delays.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/MySource/RxIn_Delays.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/MySource/Interrupts.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/MySource/Interrupts.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/MySource/tx_Transact.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/MySource/tx_Transact.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/MySource/rx_Transact.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/MySource/rx_Transact.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/MySource/Registers.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/MySource/Registers.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/pcie_axi_trn_bridge.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/pcie_axi_trn_bridge.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/MySource/tlpControl.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/MySource/tlpControl.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/MySource/FIFO_Wrapper.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/MySource/FIFO_Wrapper.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/cern.git/MySource/v6eb_pcie.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/MySource/v6eb_pcie.vhd"/>
        <Attr Name="ImportTime" Val="1421228736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/xise/Emul.v">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../xc7a200tfgg484-1/acprv16bit.srcs/sources_1/imports/xise/Emul.v"/>
        <Attr Name="ImportTime" Val="1424183106"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/clk_wiz_0/clk_wiz_0.xci">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="v6pcieDMA"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/cern.git/ABB3_pcie_4_lane_EMu_FIFO_elink.xdc">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../cern.git/ABB3_pcie_4_lane_EMu_FIFO_elink.xdc"/>
        <Attr Name="ImportTime" Val="1423467816"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/cern.git/ABB3_pcie_4_lane_EMu_FIFO_elink.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2014"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="v6_eb_fifo_counted_resized"/>
  <BlockFileSet Type="BlockSrcs" Name="v6_mBuf_128x72"/>
  <BlockFileSet Type="BlockSrcs" Name="v6_sfifo_15x128"/>
  <BlockFileSet Type="BlockSrcs" Name="pcie_7x_0"/>
</GenRun>
