## Exercise 1 -- 一位全加器的设计

### Description

用组合逻辑电路，设计一个全加器。

A, B为两个一位的加数，Cin是低位的进位，S是和，Cout是向高位的进位。

### Points

1. 学习Verilog模块的写法。
2. 学习输入输出的定义（input, output）。
3. 学习定义数据类型（wire, reg）。
4. 学习运算符的用法（&, |, ^）。
5. 学习持续赋值语句的写法（assign）。
6. 熟悉Verilog代码编译和功能仿真的方法。
