module validation
(
	input	clk,
	input rst, 
	input [15:0]i_dataX,
	input [15:0]i_dataY,
	
	output o_error,
	output o_dataX,
	output o_dataY
);