<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>SoC &amp;Amp; IP Design : For Beginners on Babyworm Hugo Site</title>
    <link>http://localhost:8080/categories/soc-amp-ip-design--for-beginners/</link>
    <description>Recent content in SoC &amp;Amp; IP Design : For Beginners on Babyworm Hugo Site</description>
    <generator>Hugo</generator>
    <language>en</language>
    <managingEditor>babyworm@gmail.com (babyworm)</managingEditor>
    <webMaster>babyworm@gmail.com (babyworm)</webMaster>
    <copyright>© Babyworm, All Rights Reserved.</copyright>
    <lastBuildDate>Mon, 11 Jan 2016 16:22:10 +0000</lastBuildDate>
    <atom:link href="http://localhost:8080/categories/soc-amp-ip-design--for-beginners/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>PVT variation</title>
      <link>http://localhost:8080/archives/1912/</link>
      <pubDate>Mon, 11 Jan 2016 16:22:10 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/1912/</guid>
      <description>오늘 회사에서 이런 저런 이야기하다가, TSMC28HPC 공정에서 junction temp =0 보다 125에서 합성 속도가 빠르더라..는 이야기를 들었습니다. 이게 보통의 경우와는 차이가 있어서 ‘왜??’ 라는 생각이 들었고, 혹시 측정 잘못이 아닌지 싶어서 라이브러리의 SS HVT의 NLDM lib 파일을 뒤졌는데 정말 그렇더군요. 지금까지 junction temp.가 높아지면 느려진다는 것이 제가 가지</description>
    </item>
    <item>
      <title>Cygwin1.7에서 Eclipse CDT 사용하기</title>
      <link>http://localhost:8080/archives/1524/</link>
      <pubDate>Sat, 10 Apr 2010 10:34:45 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/1524/</guid>
      <description>요즘 뭐 좀 할일이 있어서 깔아 쓰고 있는데요.. 예전에 eclipse CDT를 사용했을 때는 eclipse따로 CDT를 따로 설치해야 했고, CDT도 멋지기는 했어도 아주 매력적인 툴은 아니었는데, 새로 깔아본 CDT는 그때보다 더 멋진 툴이 되어 있군요. 그런데, 문제는 CDT가 cygwin 1.7버전(요즘 배포되는 windows7 호환 버전이죠.)을 사용하면서 cygwin gcc를 정</description>
    </item>
    <item>
      <title>합성할 때 시뮬레이션에 사용한 list을 이용하기</title>
      <link>http://localhost:8080/archives/1479/</link>
      <pubDate>Wed, 03 Jun 2009 13:49:18 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/1479/</guid>
      <description>합성 스크립트 만들다가 얼마전에 모 선배가 합성에 필요한 파일 리스트 만드는 거 귀찮다고 한 것이 기억나서 만들어봤습니다. 뭐, TCL을 사용하시는 분들이면 다들 생각하실 만한 것이라 팁이라고 할 것 까지야 없겠습니다만, 처음 접하시는 분들에게는 도움이 될 것 같아서 올립니다. 보통 ncverilog로 시뮬레이션 할때 (다른 것도 마찬가지지만&amp;#</description>
    </item>
    <item>
      <title>Visual Studio Express 2008에서 OpenGL 사용</title>
      <link>http://localhost:8080/archives/1355/</link>
      <pubDate>Tue, 13 Jan 2009 10:09:56 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/1355/</guid>
      <description>간단한 것이지만, 포맷 할 때마다 까먹는 내용이라서.. Freeglut와 GLUT를 받아서 압축을 푼다. 모든 h 파일은 C:\Program Files\Microsoft SDKs\Windows\v6.0A\Include 에 복사한다. 모든 lib 파일은 C:\Program Files\Microsoft SDKs\Windows\v6.0A\Lib 에 복사한다. 모든 dll 파일은 C:\Windows\system32 에 복사한다. 당연히 설치되어 있는 Microsoft SDK 버전이나 설치 경로에 따라 디렉토리는 약간씩 다를 수 있다. OpenVG 관련되서 이런 저런 일을 하다보니 OpenGL을 사용</description>
    </item>
    <item>
      <title>Synchronizer 시뮬레이션 문제</title>
      <link>http://localhost:8080/archives/1345/</link>
      <pubDate>Mon, 29 Dec 2008 02:07:29 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/1345/</guid>
      <description>디지털 로직하는 사람들한테 타이밍 관련된 문제에서 가장 골치 아픈 것이 metastable 문제이라고 말씀 드렸었습니다. 사실, metastable을 피하는 방법은 예전에 한번 posting한 적이 있는데요. 요즘 IT-SoC의 온라인 강의를 듣다 보니 관련 내용이 있어서 간단한 팁을 하나 올립니다. Metastable을 피하는 가장 머리가 편한 방법은 2개</description>
    </item>
    <item>
      <title>Cygwin에서 RXVT를 default terminal로 사용하는 방법</title>
      <link>http://localhost:8080/archives/1319/</link>
      <pubDate>Tue, 25 Nov 2008 07:17:26 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/1319/</guid>
      <description>매우 간단한데 비교적 많은 분들이 모르는 듯 하여서..(회사 친구들도 제법 모르고..) cygwin 설치시 rxvt를 같이 설치합니다. (뭐, 나중에 setup 에서 추가 설치해도 관계 없습니다. cygwin.bat을 수정한다. @echo off &amp;lt;p&amp;gt; &amp;lt;/p&amp;gt; &amp;lt;p&amp;gt; C: &amp;lt;/p&amp;gt; &amp;lt;p&amp;gt; chdir C:\cygwin\bin &amp;lt;/p&amp;gt; &amp;lt;p&amp;gt; set TEXMFCNF=/usr/share/texmf-local/web2c &amp;lt;/p&amp;gt; &amp;lt;p&amp;gt; set CYGWIN=tty &amp;lt;/p&amp;gt; &amp;lt;p&amp;gt; &amp;lt;span style=&amp;quot;color:red&amp;quot;&amp;gt;&amp;lt;strong&amp;gt;C:\cygwin\bin\rxvt.exe -bg black -fg white -fn *바탕체-*-16-* -mcc -ls -g 100&amp;amp;#215;55 -e bash &amp;amp;#8211;login -is&amp;lt;/strong&amp;gt;&amp;lt;/span&amp;gt; &amp;lt;/p&amp;gt; &amp;lt;/td&amp;gt; &amp;lt;/tr&amp;gt; 위의 부분에서 핵심</description>
    </item>
    <item>
      <title>AMBA 3.0 AXI protocol에 대한 잦은 질문</title>
      <link>http://localhost:8080/archives/1274/</link>
      <pubDate>Tue, 14 Oct 2008 10:39:43 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/1274/</guid>
      <description>2주 전부터 몸 상태가 메롱메롱한데, 지난주에 그 상태로 IT-SoC 강좌를 하고 왔더니 평상시 보다 더 못한 강의를 하고 와서 멀리 누리꿈 스퀘어까지 찾아주신 분들께 죄송한 마음이 많습니다. 제가 수원 월드컵 경기장 앞에 살고 누리꿈 스퀘어는 상암에 있으니 수원 월드컵 경기장에서 서울 월드컵 경기장까지 이동하고 나면 정신이 하나도 없더군요. AXI 강좌를 맡아서 하게 된</description>
    </item>
    <item>
      <title>Built-In Self Test</title>
      <link>http://localhost:8080/archives/1175/</link>
      <pubDate>Fri, 04 Jul 2008 08:22:33 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/1175/</guid>
      <description>질문 게시판에 질문해 주신 분이 계셔서 적습니다. 제가 DFT쪽의 전공은 아니라서 개론적인 사항만 간략히 설명드리겠습니다. 더 자세한 부분은 책을 참고하시는 것이 좋을 것 같습니다. BIST는 말 그대로 Built-in self-test를 통하여 block을 check하는 방법을 의미합니다. 말 그대로 test vector generator와 result checker가 lo</description>
    </item>
    <item>
      <title>Coding style; 잘 사는 방법</title>
      <link>http://localhost:8080/archives/478/</link>
      <pubDate>Mon, 17 Mar 2008 14:01:24 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/478/</guid>
      <description>예전에 C 언어를 한참 할때, 코딩스타일이란 이야기를 처음 들었었습니다. K&amp;amp;R style이라느니, ansi style이라느니.. 그런 것이지요. indent를 2를 써야 한다.. 아니다 4를 써야 한다 등등도 있었구요. Windows API에 와서는 이게 좀 더 복잡해져서 hungarian 표기법이 등장했습니다. 그런데, Verilog HDL에서는 이 Coding Style이라는 것이 아주 중요</description>
    </item>
    <item>
      <title>동기가 가장 중요합니다.</title>
      <link>http://localhost:8080/archives/457/</link>
      <pubDate>Thu, 06 Mar 2008 10:31:08 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/457/</guid>
      <description>가끔은 여러가지 경로(직접, 메일로, 게시판으로..)로 진로에 대하여 상담해 오시는 분들이 계십니다. 제가 아직은 배우는 과정에 있는 사람이고, 수많은 값진 경험을 가진 선배님에 비하면 습자지 한장 두께도 되지 않는 얇팍한 지식과 일천한 경험을 가졌을 뿐이지만, 질문해 오신 후배님들께 도움이 되었으면 하는 바람으로 답변을 장황하게 해 드릴때가 많습</description>
    </item>
    <item>
      <title>Register file vs. SRAM</title>
      <link>http://localhost:8080/archives/312/</link>
      <pubDate>Wed, 29 Aug 2007 06:35:11 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/312/</guid>
      <description>정의로써 이야기하자면, Register file은 Register의 집합체를 통칭하는 말이며, SRAM은 Static RAM의 줄임말입니다. Register라는 말은 보통 D-FF과 같은 간단한 로직 형태의 저장 장치를 의미하며, 어떤 소자의 형태를 의미하지는 않습니다. 따라서, Register file은 D-FF의 합쳐진 형태로 나타낼 수도, SRAM으로 나타낼 수도</description>
    </item>
    <item>
      <title>변화가 싫다?</title>
      <link>http://localhost:8080/archives/249/</link>
      <pubDate>Mon, 19 Feb 2007 13:54:15 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/249/</guid>
      <description>이 이야기는 설계 회사에 들어가실 분들에게 유용할 수도 있는 글이라 생각하여 써봤습니다. ^^; —– 차라리 백지가 좋은데, 그렇지 않은 경우가 있습니다. 학교에서 배워온 코딩 스타일(사실 학교에서 코딩 스타일을 가르쳐주지는 않지요?)과 회사의 코딩 스타일이 다를때 자기 자신이 납득할 때까지 바꾸기도 쉽지 않지요 (그게 바로 엔지니어니까요!) 회사에</description>
    </item>
    <item>
      <title>방명록에 쓰여진 문의에 대한 답변..(설계의 결과를 보는 법..)</title>
      <link>http://localhost:8080/archives/242/</link>
      <pubDate>Tue, 16 Jan 2007 05:03:28 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/242/</guid>
      <description>(말머리: e-mail로 답변을 달라고 하셨지만, 기본적으로 문제는 공유하는 것이 좋다고 생각해서 posting합니다. e-mail로도 알려 드리겠습니다. 아.. 이제보니 비공개 문의셨군요.. 제가 항상 로그인 상태라서 몰랐습니다. 성함은 제외하였습니다. ) Algorithm쪽, 혹은 System을 배우는 연구실에서 알고리즘</description>
    </item>
    <item>
      <title>Verilog 관련 검색에 대한 친절한(?) 답변과 리퍼러 로그..</title>
      <link>http://localhost:8080/archives/173/</link>
      <pubDate>Fri, 10 Nov 2006 08:26:03 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/173/</guid>
      <description>요즘에 리퍼러 로그를 보니, 검색을 통하여 들어오시는 분들이 상당하시군요.. (덕분에 gzip 플러그인을 통해 전송량을 절반으로 줄여놨었지만, 다시 트래픽이 차오르고 있습니다. ㅠㅠ; 물론, 많은 분들이 찾아주시는 건 좋은 일이지요.. 이 분야에 관심 있는 분들이 많다는 것이니까요..) 이 포스팅은 리퍼러 로그에 남은 검색어를 통하여 살펴본, 제 블로</description>
    </item>
    <item>
      <title>Verilog newsgroup에서의 몇가지 이야기</title>
      <link>http://localhost:8080/archives/163/</link>
      <pubDate>Sat, 04 Nov 2006 12:59:53 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/163/</guid>
      <description>verilog news group에는 여러가지 verilog 관련 이야기가 나오는데.. 몇가지만 옮겨 봅니다. Implicit Zero Padding? verilog의 bit 확장에 대한 부분인데요.. 간략히 써보면 다음과 같은 질문입니다. verilog가 큰 수에 작은수를 대입할때 ‘0’으로 채우는 것으로 알고 있어. [CODE] module tilde (output reg[7:0] z, input [3:0] a); &amp;nbsp; &amp;nbsp; always @* begin &amp;nbsp; &amp;nbsp; &amp;nbsp; z = ~a; &amp;nbsp; &amp;nbsp; end endmodule[/CODE] 위의 예에서도 상위 4비트는 ‘0</description>
    </item>
    <item>
      <title>multiple port net의 fixing</title>
      <link>http://localhost:8080/archives/161/</link>
      <pubDate>Thu, 02 Nov 2006 08:10:41 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/161/</guid>
      <description>오늘은 HDL을 이용해서 설계하시는 초보자 분들께서 많이 실수하시는 feedthrough net 문제에 대해서 이야기하고, 이를 synopsys에서 해결하는 방법에 대해서 간략히 설명하겠습니다. HDL을 가지고 예술을 하는 것이 아니라면, 최종적으로 구현에 목적을 두어야 한다는 것은 자명합니다. 따라서, 합성 도구에서 좀 더 잘 받아들일 수 있는 형태로 코드를 만드는</description>
    </item>
    <item>
      <title>Metastable문제와 clock domain crossing문제</title>
      <link>http://localhost:8080/archives/150/</link>
      <pubDate>Sat, 28 Oct 2006 08:11:03 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/150/</guid>
      <description>아마도 비메모리 반도체 설계를 지망하시는 분들이 입사시 면접에서 가장 많이 받는 질문중의 하나가 바로 “metastable이 무엇이며, 이를 어떻게 해결할 수 있는지 설명해 보세요” 가 아닌가 생각합니다. 실제로 미국 비메모리 반도체 설계(ASIC designer) 직종의 면접에서 가장 많이 질문으로 사용되는 문제가 무엇인지 이야기가 나온적이 있는데, 위의 문</description>
    </item>
    <item>
      <title>Xilinx, Altera, Quicklogic.. FPGA 이야기.</title>
      <link>http://localhost:8080/archives/138/</link>
      <pubDate>Sat, 21 Oct 2006 12:16:24 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/138/</guid>
      <description>가끔 컴퓨터 부품 리뷰에 보면 웃지못할 기사들이 버젓이 쓰여지는 일이 있습니다. 예를 들면 “이 캡쳐 보드에는 핵심칩으로 xilinx spartan 2가 사용되었고, 이 칩은 다른 무슨 보드에서 사용된 칩이다.” 이런 기사 말입니다. 이러한 기사는 어찌보면 FPGA/CPLD에 대한 이해부족으로 나온 기사라 생각됩니다. [wp]Xilinx[/wp], [wp]Altera[/wp]라는 회사에서</description>
    </item>
  </channel>
</rss>
