azpr_cpu
========

Verilog练习项目：使用altera FPGA制作一个多流水线CPU单片机
