module increment_unsigned_GENERIC_REAL(A, CI, Z);
// synthesis_equation increment_unsigned
  input [31:0] A;
  input CI;
  output [31:0] Z;
  wire [31:0] A;
  wire CI;
  wire [31:0] Z;
  wire n_66, n_67, n_68, n_69, n_70, n_71, n_72, n_73;
  wire n_74, n_75, n_76, n_77, n_78, n_79, n_80, n_81;
  wire n_82, n_83, n_84, n_85, n_86, n_87, n_88, n_89;
  wire n_90, n_91, n_92, n_93, n_94, n_95, n_96;
  xor g1 (Z[0], A[0], CI);
  and g2 (n_66, A[0], CI);
  xor g32 (Z[1], A[1], n_66);
  and g33 (n_67, A[1], n_66);
  xor g34 (Z[2], A[2], n_67);
  and g35 (n_68, A[2], n_67);
  xor g36 (Z[3], A[3], n_68);
  and g37 (n_69, A[3], n_68);
  xor g38 (Z[4], A[4], n_69);
  and g39 (n_70, A[4], n_69);
  xor g40 (Z[5], A[5], n_70);
  and g41 (n_71, A[5], n_70);
  xor g42 (Z[6], A[6], n_71);
  and g43 (n_72, A[6], n_71);
  xor g44 (Z[7], A[7], n_72);
  and g45 (n_73, A[7], n_72);
  xor g46 (Z[8], A[8], n_73);
  and g47 (n_74, A[8], n_73);
  xor g48 (Z[9], A[9], n_74);
  and g49 (n_75, A[9], n_74);
  xor g50 (Z[10], A[10], n_75);
  and g51 (n_76, A[10], n_75);
  xor g52 (Z[11], A[11], n_76);
  and g53 (n_77, A[11], n_76);
  xor g54 (Z[12], A[12], n_77);
  and g55 (n_78, A[12], n_77);
  xor g56 (Z[13], A[13], n_78);
  and g57 (n_79, A[13], n_78);
  xor g58 (Z[14], A[14], n_79);
  and g59 (n_80, A[14], n_79);
  xor g60 (Z[15], A[15], n_80);
  and g61 (n_81, A[15], n_80);
  xor g62 (Z[16], A[16], n_81);
  and g63 (n_82, A[16], n_81);
  xor g64 (Z[17], A[17], n_82);
  and g65 (n_83, A[17], n_82);
  xor g66 (Z[18], A[18], n_83);
  and g67 (n_84, A[18], n_83);
  xor g68 (Z[19], A[19], n_84);
  and g69 (n_85, A[19], n_84);
  xor g70 (Z[20], A[20], n_85);
  and g71 (n_86, A[20], n_85);
  xor g72 (Z[21], A[21], n_86);
  and g73 (n_87, A[21], n_86);
  xor g74 (Z[22], A[22], n_87);
  and g75 (n_88, A[22], n_87);
  xor g76 (Z[23], A[23], n_88);
  and g77 (n_89, A[23], n_88);
  xor g78 (Z[24], A[24], n_89);
  and g79 (n_90, A[24], n_89);
  xor g80 (Z[25], A[25], n_90);
  and g81 (n_91, A[25], n_90);
  xor g82 (Z[26], A[26], n_91);
  and g83 (n_92, A[26], n_91);
  xor g84 (Z[27], A[27], n_92);
  and g85 (n_93, A[27], n_92);
  xor g86 (Z[28], A[28], n_93);
  and g87 (n_94, A[28], n_93);
  xor g88 (Z[29], A[29], n_94);
  and g89 (n_95, A[29], n_94);
  xor g90 (Z[30], A[30], n_95);
  and g91 (n_96, A[30], n_95);
  xor g92 (Z[31], A[31], n_96);
endmodule

module increment_unsigned_GENERIC(A, CI, Z);
  input [31:0] A;
  input CI;
  output [31:0] Z;
  wire [31:0] A;
  wire CI;
  wire [31:0] Z;
  increment_unsigned_GENERIC_REAL g1(.A (A), .CI (CI), .Z (Z));
endmodule

