# TDE - 2 MAPEAMENTO MEMORIA CACHE
- **Disciplina:** Performance em Sistemas Ciberfísicos
- **Instituição:** Pontifícia Universidade Católica do Paraná    
- **Professor:** Andrey Cabral Meira
- **Alunos:**
  - Bruno Danguy Bortolini — [@]()   
  - Victor Augusto Esmaniotto — [@Vitinnn123](https://github.com/Vitinnn123)  
---

## Objetivo
O objetivo deste projeto é compreender e comparar o funcionamento das políticas de substituição de páginas FIFO, LRU e MRU, por meio de uma implementação em Java que simula passo a passo as trocas de páginas em diferentes sequências de acesso à memória.

---

## Estrutura do Projeto

```
/Projeto Mapeamento Memória Cache
└── README.md (Documentação do projeto)
  /Código completo
  ├── Main.java
  └──
```
