<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:40:04.404</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.10.17</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7006226</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>통신 시스템에서 비트 플립 오류 수정을 포함하는 얽힘 분포 프로토콜을 위한 장치 및 방법</inventionTitle><inventionTitleEng>METHOD AND DEVICE FOR ENTANGLEMENT DISTRIBUTION PROTOCOL INCLUDING BIT FLIP ERROR CORRECTION IN COMMUNICATION SYSTEM</inventionTitleEng><openDate>2024.06.21</openDate><openNumber>10-2024-0090129</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.09.16</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.02.23</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03M 13/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03M 13/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03M 13/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>H03M 13/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2022.01.01)</ipcDate><ipcNumber>G06N 10/70</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2013.01.01)</ipcDate><ipcNumber>H04B 10/70</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H04L 1/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시의 다양한 실시 예들에 따르면, 통신 시스템에서 제1 노드의 동작 방법에 있어서, 비트 플립 채널(bit flip channel)에 대하여 상기 제1 노드의 제1 큐비트(qubit)와 얽힘 상태(entanglement state)를 구성하는 제2 노드의 제2 큐비트 간 비트 상관 관계(bit correlation)를 식별하는 단계, 상기 비트 상관 관계에 기반하여 제1 패리티 값(parity value)을 결정하는 단계, 상기 제1 패리티 값에 기반하여 비트 플립 오류(bit flip error)의 발생 여부를 결정하는 단계, 상기 제1 패리티 값에 기반하여 상기 비트 플립 오류의 발생이 결정된 경우, 상기 비트 상관 관계에 기반하여 제2 패리티 값을 결정하는 단계, 상기 제2 패리티 값에 기반하여 상기 비트 플립 오류의 발생 여부를 결정하는 단계, 상기 제1 패리티 값에 기반하여 상기 비트 플립 오류의 발생이 결정된 경우, 상기 제1 큐비트 또는 상기 제2 큐비트에 대한 비트 플립 연산(bit flip operation)에 의하여 오류 정정(error correction)을 수행하는 단계를 포함하는 방법이 제공된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.04.27</internationOpenDate><internationOpenNumber>WO2023068712</internationOpenNumber><internationalApplicationDate>2022.10.17</internationalApplicationDate><internationalApplicationNumber>PCT/KR2022/015777</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 통신 시스템에서 제1 노드의 동작 방법에 있어서,비트 플립 채널(bit flip channel)에 대하여 상기 제1 노드의 제1 큐비트(qubit)와 얽힘 상태(entanglement state)를 구성하는 제2 노드의 제2 큐비트 간 비트 상관 관계(bit correlation)를 식별하는 단계;상기 비트 상관 관계에 기반하여 제1 패리티 값(parity value)을 결정하는 단계;상기 제1 패리티 값에 기반하여 비트 플립 오류(bit flip error)의 발생 여부를 결정하는 단계;상기 제1 패리티 값에 기반하여 상기 비트 플립 오류의 발생이 결정된 경우, 상기 비트 상관 관계에 기반하여 제2 패리티 값을 결정하는 단계;상기 제2 패리티 값에 기반하여 상기 비트 플립 오류의 발생 여부를 결정하는 단계; 및상기 제1 패리티 값에 기반하여 상기 비트 플립 오류의 발생이 결정된 경우, 상기 제1 큐비트 또는 상기 제2 큐비트에 대한 비트 플립 연산(bit flip operation)에 의하여 오류 정정(error correction)을 수행하는 단계를 포함하는,방법.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제1 패리티 값에 기반하여 상기 비트 플립 오류가 발생하지 않았음이 결정되거나, 또는,상기 제2 패리티 값에 기반하여 상기 비트 플립 오류가 발생하지 않았음이 결정되는 경우,상기 비트 플립 오류가 발생하지 않았음에 기반하여 상기 비트 플립 연산을 수행하지 않는 단계를 더 포함하는,방법.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 비트 상관 관계에 기반하여 복수 개의 패리티 값들을 생성하는 단계;상기 복수 개의 패리티 값들 중 과반 수 이상의 패리티 값들(a majority of parity values)이 상기 비트 플립 오류의 발생과 관련되는 경우, 상기 비트 플립 오류의 발생을 결정하는 단계;상기 복수 개의 패리티 값들에 기반하여 상기 비트 플립 오류의 발생이 결정된 경우, 상기 제1 큐비트 또는 상기 제2 큐비트에 대한 비트 플립 연산에 의하여 오류 정정을 수행하는 단계를 더 포함하는,방법.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 복수 개의 패리티 값들 중 절반의 패리티 값들이 상기 비트 플립 오류의 발생과 관련되는 경우, 상기 비트 플립 오류가 발생하지 않았음을 결정하는 단계;상기 비트 플립 오류가 발생하지 않았음에 기반하여 상기 비트 플립 연산을 수행하지 않는 단계를 더 포함하는,방법.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,상기 제1 패리티 값 및 상기 제2 패리티 값은,상기 제1 큐비트와 상기 제2 큐비트의 상기 비트 상관 관계에 기반하여 |0〉또는 |1〉 중 하나로 결정되는,방법.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서,상기 제1 패리티 값을 결정하는 단계는 상기 제1 큐비트 및 상기 제2 큐비트를 컨트롤 큐비트로 설정하고 제1 패리티 큐비트를 타겟 큐비트로 설정하는 CNOT(controlled not gate) 연산에 의하여 수행되고,상기 제2 패리티 값을 결정하는 단계는 상기 제1 큐비트 및 상기 제2 큐비트를 컨트롤 큐비트로 설정하고 제2 패리티 큐비트를 타겟 큐비트로 설정하는 CNOT 연산에 의하여 수행되는,방법.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서,상기 제1 큐비트 또는 상기 제2 큐비트에 대한 비트 플립 연산(bit flip operation)에 의하여 오류 정정(error correction)을 수행하는 단계는,상기 제1 큐비트 또는 상기 제2 큐비트에 대하여 파울리 X 연산(Pauli X operation)을 통해 비트 플립을 수행하는 단계를 포함하는,방법.</claim></claimInfo><claimInfo><claim>8. 통신 시스템에서 제1 노드에 있어서,송수신기; 및적어도 하나의 프로세서를 포함하고,상기 적어도 하나의 프로세서는,비트 플립 채널(bit flip channel)에 대하여 상기 제1 노드의 제1 큐비트(qubit)와 얽힘 상태(entanglement state)를 구성하는 제2 노드의 제2 큐비트 간 상관 관계(correlation)를 식별하고,상기 비트 상관 관계에 기반하여 제1 패리티 값(parity value)을 결정하고,상기 제1 패리티 값에 기반하여 비트 플립 오류(bit flip error)의 발생 여부를 결정하고,상기 제1 패리티 값에 기반하여 상기 비트 플립 오류의 발생이 결정된 경우, 상기 비트 상관 관계에 기반하여 제2 패리티 값을 결정하고,상기 제2 패리티 값에 기반하여 상기 비트 플립 오류의 발생 여부를 결정하고,상기 제1 패리티 값에 기반하여 상기 비트 플립 오류의 발생이 결정된 경우, 상기 제1 큐비트 또는 상기 제2 큐비트에 대한 비트 플립 연산(bit flip operation)에 의하여 오류 정정(error correction)을 수행하도록 구성된,제1 노드. </claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 적어도 하나의 프로세서는,상기 제1 패리티 값에 기반하여 상기 비트 플립 오류가 발생하지 않았음이 결정되거나, 또는,상기 제2 패리티 값에 기반하여 상기 비트 플립 오류가 발생하지 않았음이 결정되는 경우,상기 비트 플립 오류가 발생하지 않았음에 기반하여 상기 비트 플립 연산을 수행하지 않도록 더 구성된,제1 노드.</claim></claimInfo><claimInfo><claim>10. 제8 항에 있어서,상기 적어도 하나의 프로세서는,상기 비트 상관 관계에 기반하여 복수 개의 패리티 값들을 생성하고,상기 복수 개의 패리티 값들 중 과반 수 이상의 패리티 값들(a majority of parity values)이 상기 비트 플립 오류의 발생과 관련되는 경우, 상기 비트 플립 오류의 발생을 결정하고,상기 복수 개의 패리티 값들에 기반하여 상기 비트 플립 오류의 발생이 결정된 경우, 상기 제1 큐비트 또는 상기 제2 큐비트에 대한 비트 플립 연산에 의하여 오류 정정을 수행하도록 더 구성된,제1 노드.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 적어도 하나의 프로세서는,상기 복수 개의 패리티 값들 중 절반의 패리티 값들이 상기 비트 플립 오류의 발생과 관련되는 경우, 상기 비트 플립 오류가 발생하지 않았음을 결정하고,상기 비트 플립 오류가 발생하지 않았음에 기반하여 상기 비트 플립 연산을 수행하지 않도록 더 구성된,제1 노드.</claim></claimInfo><claimInfo><claim>12. 제8 항에 있어서,상기 제1 패리티 값 및 상기 제2 패리티 값은,상기 제1 큐비트와 상기 제2 큐비트의 상기 비트 상관 관계에 기반하여 |0〉또는 |1〉 중 하나로 결정되는,제1 노드.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 적어도 하나의 프로세서는,상기 제1 패리티 값을 결정하기 위하여, 상기 제1 큐비트 및 상기 제2 큐비트를 컨트롤 큐비트로 설정하고 제1 패리티 큐비트를 타겟 큐비트로 설정하는 CNOT(controlled not gate) 연산을 수행하고,상기 제2 패리티 값을 결정하기 위하여, 상기 제1 큐비트 및 상기 제2 큐비트를 컨트롤 큐비트로 설정하고 제2 패리티 큐비트를 타겟 큐비트로 설정하는 CNOT 연산에 의하여 수행하도록 더 구성된,제1 노드.</claim></claimInfo><claimInfo><claim>14. 제8 항에 있어서,상기 적어도 하나의 프로세서는,상기 제1 큐비트 또는 상기 제2 큐비트에 대한 비트 플립 연산(bit flip operation)에 의하여 오류 정정(error correction)을 수행하기 위하여,상기 제1 큐비트 또는 상기 제2 큐비트에 대하여 파울리 X 연산(Pauli X operation)을 통해 비트 플립을 수행하도록 더 구성된,제1 노드.</claim></claimInfo><claimInfo><claim>15. 하나 이상의 명령어를 저장하는 하나 이상의 비일시적인(non-transitory) 컴퓨터 판독 가능 매체에 있어서,상기 하나 이상의 명령어는, 하나 이상의 프로세서에 의해 실행되는 것에 기반하여, 동작들을 수행하고,상기 동작들은,비트 플립 채널(bit flip channel)에 대하여 상기 제1 노드의 제1 큐비트(qubit)와 얽힘 상태(entanglement state)를 구성하는 제2 노드의 제2 큐비트 간 비트 상관 관계(bit correlation)를 식별하는 단계;상기 비트 상관 관계에 기반하여 제1 패리티 값(parity value)을 결정하는 단계;상기 제1 패리티 값에 기반하여 비트 플립 오류(bit flip error)의 발생 여부를 결정하는 단계;상기 제1 패리티 값에 기반하여 상기 비트 플립 오류의 발생이 결정된 경우, 상기 비트 상관 관계에 기반하여 제2 패리티 값을 결정하는 단계;상기 제2 패리티 값에 기반하여 상기 비트 플립 오류의 발생 여부를 결정하는 단계; 및상기 제1 패리티 값에 기반하여 상기 비트 플립 오류의 발생이 결정된 경우, 상기 제1 큐비트 또는 상기 제2 큐비트에 대한 비트 플립 연산(bit flip operation)에 의하여 오류 정정(error correction)을 수행하는 단계를 포함하는,컴퓨터 판독 가능 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>120020128403</code><country>대한민국</country><engName>LG Electronics Inc.</engName><name>엘지전자 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 서초구...</address><code> </code><country> </country><engName>KIM, Jayeong</engName><name>김자영</name></inventorInfo><inventorInfo><address>서울특별시 서초구...</address><code> </code><country> </country><engName>LEE, Hojae</engName><name>이호재</name></inventorInfo><inventorInfo><address>서울특별시 서초구...</address><code> </code><country> </country><engName>LEE, Sangrim</engName><name>이상림</name></inventorInfo><inventorInfo><address>서울특별시 서초구...</address><code> </code><country> </country><engName>AHN, Byungkyu</engName><name>안병규</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로***길**, *층(대치동, 삼호빌딩)</address><code>920071001220</code><country>대한민국</country><engName>ROYAL Patent &amp; Law Office</engName><name>특허법인로얄</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2021.10.18</priorityApplicationDate><priorityApplicationNumber>1020210138592</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.02.23</receiptDate><receiptNumber>1-1-2024-0210614-60</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.05.21</receiptDate><receiptNumber>1-5-2024-0083268-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.09.16</receiptDate><receiptNumber>1-1-2025-1063512-65</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247006226.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c930e3df87762206cf6e6e8ea84d1eab4786cd1d943028ee82eb29593cddb28f532631d4a1e080c05cf216c58fa424177a150183ea02744a6ef</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf2aeac9f833dc818394264d432bd4f77dda73470200a784a511680b51c59a2bee9308aab42917d19d98660989b49b46e2ae2972fd009c0f12</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>