m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dE:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/software/proyecto3/obj/default/runtime/sim/mentor
vproyecto3_system_tb
Z1 !s110 1499582125
!i10b 1
!s100 QJa^eYZDoXZDjE?G23ez22
IDSi1e@NGT7VXeoGkiF0cz1
Z2 VDg1SIo80bB@j0V0VzS_@n1
R0
Z3 w1499581830
Z4 8E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/proyecto3_system_tb.v
Z5 FE:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/proyecto3_system_tb.v
L0 47
Z6 OV;L;10.4d;61
r1
!s85 0
31
Z7 !s108 1499582125.000000
Z8 !s107 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/proyecto3_system_tb.v|
Z9 !s90 -reportprogress|300|E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/proyecto3_system_tb.v|
!i113 1
vslave
R1
!i10b 1
!s100 WAeZc[OhISI2`5PV_]X9Y0
IHjTmEdI0ciJ>3zG2;na:N1
R2
R0
R3
R4
R5
L0 7
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
