# VHDL-MUX-4-to-1-com-Enable
Este projeto implementa um multiplexador (MUX) de 4 para 1 com uma entrada de habilitação (enable). O MUX é capaz de selecionar uma de quatro entradas de 2 bits (A, B, C, D) e roteá-la para uma saída de 2 bits (zout), com base na entrada de seleção de 2 bits (sel). A entrada de habilitação (en) permite ativar ou desativar a operação do MUX.
