m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 d/home/rambodrahmani
vAND
!i10b 1
Z1 VDg1SIo80bB@j0V0VzS_@n1
r1
!s85 0
31
!s100 f:4Mh>nEQHQCe2D67aaj;0
IAI3YNTZ5fmi>_l=nLh`i@1
R0
w1555599245
8/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_ii/AND.v
F/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_ii/AND.v
L0 30
Z2 OV;L;10.5b;63
!s108 1555599256.000000
!s107 /home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_ii/AND.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_ii/AND.v|
!i113 1
Z3 o-work dalle_porte_and_or_not
Z4 tCvgOpt 0
n@a@n@d
vNAND
!s110 1555605364
!i10b 1
!s100 a36RYlagjDCUDK8^g2EK23
I`Om_`5g]i0[2XMMjRZja02
R1
R0
w1555605358
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NAND.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NAND.v
Z5 L0 28
R2
r1
!s85 0
31
!s108 1555605364.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NAND.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NAND.v|
!i113 1
R3
R4
n@n@a@n@d
vNOR
!s110 1555925535
!i10b 1
!s100 FFRo=cUPN0A__>ZW4oW`43
I6Udg4UVDeb79I:176n:i=1
R1
R0
w1555925529
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NOR.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NOR.v
L0 25
R2
r1
!s85 0
31
!s108 1555925535.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NOR.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NOR.v|
!i113 1
R3
R4
n@n@o@r
vNOT
!i10b 1
R1
r1
!s85 0
31
!s100 j`B:4FlgRXJLiP;1z00^`3
I_b<>^8`0YiZ7QzhUEO_O;0
R0
w1555597717
8/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_ii/NOT.v
F/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_ii/NOT.v
L0 24
R2
!s108 1555598253.000000
!s107 /home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_ii/NOT.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_ii/NOT.v|
!i113 1
R3
R4
n@n@o@t
vOR
!s110 1555925533
!i10b 1
!s100 eNRZ;jM5@b9]PBjH@=]TX2
ID<6gd=;gAhg6C1ERTe9GY3
R1
R0
w1555925444
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/OR.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/OR.v
R5
R2
r1
!s85 0
31
!s108 1555925533.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/OR.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/OR.v|
!i113 1
R3
R4
n@o@r
vRete_di_Tipo_A
!i10b 1
R1
r1
!s85 0
31
!s100 =SWlALOM^Z@^O`=?5FGJA1
IBWJ?7CICLA9@iPNg3]k6h2
R0
Z6 w1555422751
Z7 8/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_3.v
Z8 F/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_3.v
L0 36
R2
Z9 !s108 1555422765.000000
Z10 !s107 /home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_3.v|
Z11 !s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_3.v|
!i113 1
R3
R4
n@rete_di_@tipo_@a
vRete_di_Tipo_B
!i10b 1
R1
r1
!s85 0
31
!s100 iK2PO_`ZY6fAbIC`C6FBR1
I_^MNRA3RzM3eF?X:a393K3
R0
R6
R7
R8
L0 50
R2
R9
R10
R11
!i113 1
R3
R4
n@rete_di_@tipo_@b
vRete_Totale_1
!i10b 1
R1
r1
!s85 0
31
!s100 6:bCQVKojli>MP[I7]OUI2
I8Q^YSJCdh6`2K9Dg]:SR21
R0
w1555422081
8/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_1.v
F/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_1.v
L0 31
R2
!s108 1555422486.000000
!s107 /home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_1.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_1.v|
!i113 1
R3
R4
n@rete_@totale_1
vRete_Totale_2
!i10b 1
R1
r1
!s85 0
31
!s100 TAZ7fcaU^Vo0b28liQ4=m0
I6Gn[`L`ij4?Yb]Gf6;VkO0
R0
w1555422473
8/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_2.v
F/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_2.v
Z12 L0 19
R2
!s108 1555422488.000000
!s107 /home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_2.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_2.v|
!i113 1
R3
R4
n@rete_@totale_2
vRete_Totale_3
!i10b 1
R1
r1
!s85 0
31
!s100 >RK2_C2T4SRhJRdYOm^1K1
I<7;Q^]_`Q>R`k@<H=IiaH1
R0
R6
R7
R8
R12
R2
R9
R10
R11
!i113 1
R3
R4
n@rete_@totale_3
vRicevitore
!i10b 1
R1
r1
!s85 0
31
!s100 c5M?1eSYVIeoo`N9f=cQz0
I3FFO2L1O:iPM1:Lb1c_n70
R0
Z13 w1555412426
Z14 8/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Sistema.v
Z15 F/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Sistema.v
L0 71
R2
Z16 !s108 1555412906.000000
Z17 !s107 /home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Sistema.v|
Z18 !s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Sistema.v|
!i113 1
R3
R4
n@ricevitore
vSistema
!i10b 1
R1
r1
!s85 0
31
!s100 XaF>9[F?<ZW7ZQXjS2mE91
ID8z4Wi3Yb@4^UFQ5QYi`?1
R0
R13
R14
R15
L0 37
R2
R16
R17
R18
!i113 1
R3
R4
n@sistema
vTrasmettitore
!i10b 1
R1
r1
!s85 0
31
!s100 ]C?ck[;WBR;RQelWWT@hY1
I:M?::z;cYVobR5>VT6lm<2
R0
R13
R14
R15
L0 57
R2
R16
R17
R18
!i113 1
R3
R4
n@trasmettitore
vXNOR
!s110 1555936577
!i10b 1
!s100 c5c14e=X2zTX;54bhET?a3
IonWPQN:^>BQz4?BnTn90d2
R1
R0
w1555936570
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/XNOR.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/XNOR.v
L0 27
R2
r1
!s85 0
31
!s108 1555936577.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/XNOR.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/XNOR.v|
!i113 1
R3
R4
n@x@n@o@r
vXOR
!s110 1555936576
!i10b 1
!s100 <EZfF`EDBg4d908Z?;bLH2
IOYXY[fgd:gn0Nkzf9CZ0U0
R1
R0
w1555931702
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/XOR.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/XOR.v
L0 26
R2
r1
!s85 0
31
!s108 1555936576.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/XOR.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/XOR.v|
!i113 1
R3
R4
n@x@o@r
