* Verilog 
	* Levels of Abstraction
		* Behavioral 
		* Register Transfer Level (RTL)
		* Structural: gate-level, switch-level circuits.
* STA（靜態時序分析）：評估和分析數位電路或系統在特定時間點的時序性能的過程，通常在設計階段使用。
* DTA（動態時序分析）：分析數位電路或系統在實際運行時的時序行為，考慮到時鐘變化、信號過渡和環境條件等動態因素。
* Multi-cycle path（多周期路徑）：用於處理需要多個時鐘週期的操作。
* False path（假路徑）：用於忽略不需要時序分析的路徑