# Processador Hack em Verilog

![Verilog](https://img.shields.io/badge/Verilog-8E007B?style=for-the-badge&logo=verilog&logoColor=white)
![Nand2Tetris](https://img.shields.io/badge/Nand2Tetris-Curso-orange?style=for-the-badge)

## üìñ Vis√£o Geral

Este projeto √© uma implementa√ß√£o do processador "Hack" de 16 bits, proposto no famoso curso **"The Elements of Computing Systems"** (tamb√©m conhecido como "Nand to Tetris"). A arquitetura da CPU √© implementada inteiramente em Verilog (HDL).

O Processador Hack √© uma arquitetura Von Neumann simples, projetada para fins educacionais. Ele possui uma mem√≥ria de instru√ß√µes (ROM) e uma mem√≥ria de dados (RAM) separadas (embora o acesso a ambas seja feito atrav√©s do mesmo barramento de endere√ßo na CPU). Ele √© capaz de executar programas escritos na linguagem de montagem Hack.

Este projeto foi desenvolvido como [Parte da disciplina de Arquitetura de Computadores na Universidade XXX / um projeto de estudo pessoal].

## ‚öôÔ∏è Arquitetura e Funcionalidades

A implementa√ß√£o segue estritamente o design proposto no "Nand to Tetris", cap√≠tulo 5.

- **Arquitetura de 16 bits:** Todos os registradores, barramentos de dados e a ALU operam com 16 bits.
- **Instru√ß√µes Tipo-A:** Instru√ß√µes de carregamento de valor (`@valor`), que carregam um valor de 15 bits no Registrador A.
- **Instru√ß√µes Tipo-C:** Instru√ß√µes de computa√ß√£o (`dest=comp;jump`), que realizam opera√ß√µes na ALU e gerenciam o fluxo do programa.
- **Design Modular:** O processador √© constru√≠do hierarquicamente, conectando m√≥dulos menores e reutiliz√°veis.

### Componentes Principais (M√≥dulos Verilog)

1.  **CPU (cpu.v):** O m√≥dulo principal que integra todos os outros componentes. Ele decodifica as instru√ß√µes e gerencia o fluxo de dados e controle.
2.  **ALU (alu.v):** Unidade L√≥gica e Aritm√©tica. Realiza opera√ß√µes como `x+y`, `x-y`, `x&y`, `x|y`, `!x`, `-1`, `0`, etc., com base em 6 bits de controle.
3.  **Registradores (register.v):** M√≥dulo gen√©rico de registrador de 16 bits com uma entrada de `load`. Usado para implementar os Registradores A e D.
4.  **PC (pc.v):** Program Counter (Contador de Programa). Um registrador de 16 bits com l√≥gica para `load` (salto), `inc` (incremento) e `reset`.
5.  **Mem√≥ria (memory.v):** (Opcional, pode estar no testbench) M√≥dulo que simula a RAM.
6.  **ROM (rom.v):** (Opcional, pode estar no testbench) M√≥dulo que simula a Mem√≥ria de Instru√ß√µes (ROM), geralmente lendo um arquivo `.mem` ou `.hex`.

## üöÄ Como Simular

Para compilar e simular este projeto, voc√™ precisar√° de um simulador Verilog. As instru√ß√µes abaixo usam **Icarus Verilog (iverilog)** e **GTKWave**, que s√£o ferramentas de c√≥digo aberto.

### Pr√©-requisitos

- [Icarus Verilog](http://iverilog.icarus.com/) (para compila√ß√£o e simula√ß√£o)
- [GTKWave](http://gtkwave.sourceforge.net/) (para visualiza√ß√£o das formas de onda)

### Passos para Simula√ß√£o

1.  **Clone o reposit√≥rio:**

    ```bash
    git clone [URL_DO_SEU_REPOSITORIO]
    cd [NOME_DO_DIRETORIO]
    ```

2.  **Compile os arquivos Verilog:**
    Navegue at√© o diret√≥rio do projeto e execute o comando `iverilog`. Voc√™ deve incluir o testbench principal e _todos_ os m√≥dulos Verilog que ele instancia.

    ```bash
    iverilog -o cpu_sim testbench/tb_cpu.v src/*.v
    ```

    _(Isso compila todos os arquivos em `src/` e o `tb_cpu.v`, e gera um arquivo execut√°vel chamado `cpu_sim`)_

3.  **Execute a simula√ß√£o:**
    Execute o arquivo compilado com o `vvp`.

    ```bash
    vvp cpu_sim
    ```

4.  **Visualize as Formas de Onda (Waveforms):**
    Se o seu testbench (`tb_cpu.v`) foi configurado para gerar um arquivo de "dump" (geralmente `.vcd`), voc√™ pode visualiz√°-lo com o GTKWave.

    _Exemplo de c√≥digo para adicionar ao seu testbench para gerar o .vcd:_

    ```verilog
    initial begin
      $dumpfile("waves.vcd"); // Nome do arquivo de sa√≠da
      $dumpvars(0, tb_cpu);   // "tb_cpu" √© o nome do seu m√≥dulo testbench
    end
    ```

    Ap√≥s a execu√ß√£o do `vvp`, abra o arquivo gerado:

    ```bash
    gtkwave waves.vcd
    ```

## Synthesis (S√≠ntese)

O c√≥digo foi escrito de forma a ser sintetiz√°vel e pode ser portado para uma FPGA (como Xilinx Vivado ou Intel Quartus) com modifica√ß√µes m√≠nimas (principalmente na implementa√ß√£o da ROM e RAM usando blocos de mem√≥ria da FPGA).

teste15

teste de pr 2: commit 1
teste de pr 2: commit 2
