#ifndef PLL_H
#define PLL_H
#include "platform.h"

/* MCUCFG Register, for MT6877 */
#define CPU_PLLDIV_CFG0          (MCUCFG_BASE + 0xA2A0) //ARMPLL_LL
#define CPU_PLLDIV_CFG1          (MCUCFG_BASE + 0xA2A4) //ARMPLL_BL
#define BUS_PLLDIV_CFG           (MCUCFG_BASE + 0xA2E0) //CCIPLL

/* TOPCKGEN Register */
#define CLK_CFG_UPDATE		(TOPCKGEN_BASE + 0x0004)
#define CLK_CFG_UPDATE1		(TOPCKGEN_BASE + 0x0008)
#define CLK_CFG_UPDATE2		(TOPCKGEN_BASE + 0x000C)
#define CLK_CFG_0_SET		(TOPCKGEN_BASE + 0x0014)
#define CLK_CFG_0_CLR		(TOPCKGEN_BASE + 0x0018)
#define CLK_CFG_1_SET		(TOPCKGEN_BASE + 0x0024)
#define CLK_CFG_1_CLR		(TOPCKGEN_BASE + 0x0028)
#define CLK_CFG_2_SET		(TOPCKGEN_BASE + 0x0034)
#define CLK_CFG_2_CLR		(TOPCKGEN_BASE + 0x0038)
#define CLK_CFG_3_SET		(TOPCKGEN_BASE + 0x0044)
#define CLK_CFG_3_CLR		(TOPCKGEN_BASE + 0x0048)
#define CLK_CFG_4_SET		(TOPCKGEN_BASE + 0x0054)
#define CLK_CFG_4_CLR		(TOPCKGEN_BASE + 0x0058)
#define CLK_CFG_5_SET		(TOPCKGEN_BASE + 0x0064)
#define CLK_CFG_5_CLR		(TOPCKGEN_BASE + 0x0068)
#define CLK_CFG_6_SET		(TOPCKGEN_BASE + 0x0074)
#define CLK_CFG_6_CLR		(TOPCKGEN_BASE + 0x0078)
#define CLK_CFG_7_SET		(TOPCKGEN_BASE + 0x0084)
#define CLK_CFG_7_CLR		(TOPCKGEN_BASE + 0x0088)
#define CLK_CFG_8_SET		(TOPCKGEN_BASE + 0x0094)
#define CLK_CFG_8_CLR		(TOPCKGEN_BASE + 0x0098)
#define CLK_CFG_9_SET		(TOPCKGEN_BASE + 0x00A4)
#define CLK_CFG_9_CLR		(TOPCKGEN_BASE + 0x00A8)
#define CLK_CFG_10_SET		(TOPCKGEN_BASE + 0x00B4)
#define CLK_CFG_10_CLR		(TOPCKGEN_BASE + 0x00B8)
#define CLK_CFG_11_SET		(TOPCKGEN_BASE + 0x00C4)
#define CLK_CFG_11_CLR		(TOPCKGEN_BASE + 0x00C8)
#define CLK_CFG_12_SET		(TOPCKGEN_BASE + 0x00D4)
#define CLK_CFG_12_CLR		(TOPCKGEN_BASE + 0x00D8)
#define CLK_CFG_13_SET		(TOPCKGEN_BASE + 0x00E4)
#define CLK_CFG_13_CLR		(TOPCKGEN_BASE + 0x00E8)
#define CLK_CFG_14_SET		(TOPCKGEN_BASE + 0x00F4)
#define CLK_CFG_14_CLR		(TOPCKGEN_BASE + 0x00F8)
#define CLK_CFG_15_SET		(TOPCKGEN_BASE + 0x0104)
#define CLK_CFG_15_CLR		(TOPCKGEN_BASE + 0x0108)
#define CLK_CFG_16_SET		(TOPCKGEN_BASE + 0x0114)
#define CLK_CFG_16_CLR		(TOPCKGEN_BASE + 0x0118)
#define CLK_CFG_20_SET		(TOPCKGEN_BASE + 0x0124)
#define CLK_CFG_20_CLR		(TOPCKGEN_BASE + 0x0128)
#define CLK_CFG_17_SET		(TOPCKGEN_BASE + 0x0184)
#define CLK_CFG_17_CLR		(TOPCKGEN_BASE + 0x0188)

#define CLK_MISC_CFG_0		(TOPCKGEN_BASE + 0x140)
#define CLK_MISC_CFG_1		(TOPCKGEN_BASE + 0x150)
#define CLK_DBG_CFG		(TOPCKGEN_BASE + 0x17C)
#define CLK_SCP_CFG_0		(TOPCKGEN_BASE + 0x200)
#define CLK_SCP_CFG_1		(TOPCKGEN_BASE + 0x210)
#define CLK26CALI_0		(TOPCKGEN_BASE + 0x220)
#define CLK26CALI_1		(TOPCKGEN_BASE + 0x224)

/* INFRACFG_AO Register */
#define INFRA_BUS_DCM_CTRL	(INFRACFG_AO_BASE + 0x0070)
#define PERI_BUS_DCM_CTRL	(INFRACFG_AO_BASE + 0x0074)
#define MODULE_SW_CG_0		(INFRACFG_AO_BASE + 0x0090)
#define MODULE_SW_CG_0_SET	(INFRACFG_AO_BASE + 0x0080)
#define MODULE_SW_CG_0_CLR	(INFRACFG_AO_BASE + 0x0084)
#define MODULE_SW_CG_1		(INFRACFG_AO_BASE + 0x0094)
#define MODULE_SW_CG_1_SET	(INFRACFG_AO_BASE + 0x0088)
#define MODULE_SW_CG_1_CLR	(INFRACFG_AO_BASE + 0x008C)
#define MODULE_SW_CG_2		(INFRACFG_AO_BASE + 0x00AC)
#define MODULE_SW_CG_2_SET	(INFRACFG_AO_BASE + 0x00A4)
#define MODULE_SW_CG_2_CLR	(INFRACFG_AO_BASE + 0x00A8)
#define MODULE_SW_CG_3		(INFRACFG_AO_BASE + 0x00C8)
#define MODULE_SW_CG_3_SET	(INFRACFG_AO_BASE + 0x00C0)
#define MODULE_SW_CG_3_CLR	(INFRACFG_AO_BASE + 0x00C4)
#define MODULE_SW_CG_4		(INFRACFG_AO_BASE + 0x00E8)
#define MODULE_SW_CG_4_SET	(INFRACFG_AO_BASE + 0x00E0)
#define MODULE_SW_CG_4_CLR	(INFRACFG_AO_BASE + 0x00E4)

/* INFRACFG_AO_BUS Register */
#define INFRA_TOPAXI_PROTECTEN	(INFRACFG_AO_BASE + 0x0220)
#define INFRA_TOPAXI_PROTECTEN_SET	(INFRACFG_AO_BASE + 0x02A0)
#define INFRA_TOPAXI_PROTECTEN_CLR	(INFRACFG_AO_BASE + 0x02A4)
#define INFRA_TOPAXI_PROTECTEN_STA0	(INFRACFG_AO_BASE + 0x0224)
#define INFRA_TOPAXI_PROTECTEN_STA1	(INFRACFG_AO_BASE + 0x0228)
#define INFRA_TOPAXI_PROTECTEN	(INFRACFG_AO_BASE + 0x0220)
#define INFRA_TOPAXI_PROTECTEN_SET	(INFRACFG_AO_BASE + 0x02A0)
#define INFRA_TOPAXI_PROTECTEN_CLR	(INFRACFG_AO_BASE + 0x02A4)
#define INFRA_TOPAXI_PROTECTEN_STA0	(INFRACFG_AO_BASE + 0x0224)
#define INFRA_TOPAXI_PROTECTEN_STA1	(INFRACFG_AO_BASE + 0x0228)
#define INFRA_TOPAXI_PROTECTEN	(INFRACFG_AO_BASE + 0x0220)
#define INFRA_TOPAXI_PROTECTEN_SET	(INFRACFG_AO_BASE + 0x02A0)
#define INFRA_TOPAXI_PROTECTEN_CLR	(INFRACFG_AO_BASE + 0x02A4)
#define INFRA_TOPAXI_PROTECTEN_STA0	(INFRACFG_AO_BASE + 0x0224)
#define INFRA_TOPAXI_PROTECTEN_STA1	(INFRACFG_AO_BASE + 0x0228)
#define INFRA_TOPAXI_PROTECTEN_MM	(INFRACFG_AO_BASE + 0x02D0)
#define INFRA_TOPAXI_PROTECTEN_MM_SET	(INFRACFG_AO_BASE + 0x02D4)
#define INFRA_TOPAXI_PROTECTEN_MM_CLR	(INFRACFG_AO_BASE + 0x02D8)
#define INFRA_TOPAXI_PROTECTEN_MM_STA0	(INFRACFG_AO_BASE + 0x02E8)
#define INFRA_TOPAXI_PROTECTEN_MM_STA1	(INFRACFG_AO_BASE + 0x02EC)
#define INFRA_TOPAXI_PROTECTEN_MM	(INFRACFG_AO_BASE + 0x02D0)
#define INFRA_TOPAXI_PROTECTEN_MM_SET	(INFRACFG_AO_BASE + 0x02D4)
#define INFRA_TOPAXI_PROTECTEN_MM_CLR	(INFRACFG_AO_BASE + 0x02D8)
#define INFRA_TOPAXI_PROTECTEN_MM_STA0	(INFRACFG_AO_BASE + 0x02E8)
#define INFRA_TOPAXI_PROTECTEN_MM_STA1	(INFRACFG_AO_BASE + 0x02EC)
#define INFRA_TOPAXI_PROTECTEN_MM	(INFRACFG_AO_BASE + 0x02D0)
#define INFRA_TOPAXI_PROTECTEN_MM_SET	(INFRACFG_AO_BASE + 0x02D4)
#define INFRA_TOPAXI_PROTECTEN_MM_CLR	(INFRACFG_AO_BASE + 0x02D8)
#define INFRA_TOPAXI_PROTECTEN_MM_STA0	(INFRACFG_AO_BASE + 0x02E8)
#define INFRA_TOPAXI_PROTECTEN_MM_STA1	(INFRACFG_AO_BASE + 0x02EC)
#define INFRA_TOPAXI_PROTECTEN_MM	(INFRACFG_AO_BASE + 0x02D0)
#define INFRA_TOPAXI_PROTECTEN_MM_SET	(INFRACFG_AO_BASE + 0x02D4)
#define INFRA_TOPAXI_PROTECTEN_MM_CLR	(INFRACFG_AO_BASE + 0x02D8)
#define INFRA_TOPAXI_PROTECTEN_MM_STA0	(INFRACFG_AO_BASE + 0x02E8)
#define INFRA_TOPAXI_PROTECTEN_MM_STA1	(INFRACFG_AO_BASE + 0x02EC)
#define INFRA_TOPAXI_PROTECTEN_MM	(INFRACFG_AO_BASE + 0x02D0)
#define INFRA_TOPAXI_PROTECTEN_MM_SET	(INFRACFG_AO_BASE + 0x02D4)
#define INFRA_TOPAXI_PROTECTEN_MM_CLR	(INFRACFG_AO_BASE + 0x02D8)
#define INFRA_TOPAXI_PROTECTEN_MM_STA0	(INFRACFG_AO_BASE + 0x02E8)
#define INFRA_TOPAXI_PROTECTEN_MM_STA1	(INFRACFG_AO_BASE + 0x02EC)
#define INFRA_TOPAXI_PROTECTEN_2	(INFRACFG_AO_BASE + 0x0710)
#define INFRA_TOPAXI_PROTECTEN_2_SET	(INFRACFG_AO_BASE + 0x0714)
#define INFRA_TOPAXI_PROTECTEN_2_CLR	(INFRACFG_AO_BASE + 0x0718)
#define INFRA_TOPAXI_PROTECTEN_STA0_2	(INFRACFG_AO_BASE + 0x0720)
#define INFRA_TOPAXI_PROTECTEN_STA1_2	(INFRACFG_AO_BASE + 0x0724)
#define INFRA_TOPAXI_PROTECTEN_2	(INFRACFG_AO_BASE + 0x0710)
#define INFRA_TOPAXI_PROTECTEN_2_SET	(INFRACFG_AO_BASE + 0x0714)
#define INFRA_TOPAXI_PROTECTEN_2_CLR	(INFRACFG_AO_BASE + 0x0718)
#define INFRA_TOPAXI_PROTECTEN_STA0_2	(INFRACFG_AO_BASE + 0x0720)
#define INFRA_TOPAXI_PROTECTEN_STA1_2	(INFRACFG_AO_BASE + 0x0724)
#define INFRA_TOPAXI_PROTECTEN_2	(INFRACFG_AO_BASE + 0x0710)
#define INFRA_TOPAXI_PROTECTEN_2_SET	(INFRACFG_AO_BASE + 0x0714)
#define INFRA_TOPAXI_PROTECTEN_2_CLR	(INFRACFG_AO_BASE + 0x0718)
#define INFRA_TOPAXI_PROTECTEN_STA0_2	(INFRACFG_AO_BASE + 0x0720)
#define INFRA_TOPAXI_PROTECTEN_STA1_2	(INFRACFG_AO_BASE + 0x0724)
#define INFRA_TOPAXI_PROTECTEN_2	(INFRACFG_AO_BASE + 0x0710)
#define INFRA_TOPAXI_PROTECTEN_2_SET	(INFRACFG_AO_BASE + 0x0714)
#define INFRA_TOPAXI_PROTECTEN_2_CLR	(INFRACFG_AO_BASE + 0x0718)
#define INFRA_TOPAXI_PROTECTEN_STA0_2	(INFRACFG_AO_BASE + 0x0720)
#define INFRA_TOPAXI_PROTECTEN_STA1_2	(INFRACFG_AO_BASE + 0x0724)
#define INFRA_TOPAXI_PROTECTEN_2	(INFRACFG_AO_BASE + 0x0710)
#define INFRA_TOPAXI_PROTECTEN_2_SET	(INFRACFG_AO_BASE + 0x0714)
#define INFRA_TOPAXI_PROTECTEN_2_CLR	(INFRACFG_AO_BASE + 0x0718)
#define INFRA_TOPAXI_PROTECTEN_STA0_2	(INFRACFG_AO_BASE + 0x0720)
#define INFRA_TOPAXI_PROTECTEN_STA1_2	(INFRACFG_AO_BASE + 0x0724)

/* PERICFG Register */
#define PERIAXI_SI0_CTL		(PERICFG_BASE + 0x020C)

/* APMIXEDSYS Register */
#define AP_PLL_CON0		(APMIXED_BASE + 0x0000)
#define AP_PLLGP1_CON0		(APMIXED_BASE + 0x0200)
#define AP_PLLGP1_CON1		(APMIXED_BASE + 0x0204)
#define ARMPLL_LL_CON0		(APMIXED_BASE + 0x0208)
#define ARMPLL_LL_CON1		(APMIXED_BASE + 0x020C)
#define ARMPLL_LL_CON3		(APMIXED_BASE + 0x0214)
#define ARMPLL_BL_CON0		(APMIXED_BASE + 0x0218)
#define ARMPLL_BL_CON1		(APMIXED_BASE + 0x021C)
#define ARMPLL_BL_CON3		(APMIXED_BASE + 0x0224)
#define CCIPLL_CON0		(APMIXED_BASE + 0x0238)
#define CCIPLL_CON1		(APMIXED_BASE + 0x023C)
#define CCIPLL_CON3		(APMIXED_BASE + 0x0244)
#define TVDPLL_CON0		(APMIXED_BASE + 0x0248)
#define TVDPLL_CON1		(APMIXED_BASE + 0x024C)
#define TVDPLL_CON3		(APMIXED_BASE + 0x0254)
#define AP_PLLGP3_CON0		(APMIXED_BASE + 0x0280)
#define AP_PLLGP4_CON0		(APMIXED_BASE + 0x0284)
#define AP_PLLGP2_CON1		(APMIXED_BASE + 0x0304)
#define UNIVPLL_CON0		(APMIXED_BASE + 0x0308)
#define UNIVPLL_CON1		(APMIXED_BASE + 0x030C)
#define UNIVPLL_CON3		(APMIXED_BASE + 0x0314)
#define USBPLL_CON0		(APMIXED_BASE + 0x0318)
#define USBPLL_CON1		(APMIXED_BASE + 0x031C)
#define USBPLL_CON3		(APMIXED_BASE + 0x0324)
#define APLL1_CON0		(APMIXED_BASE + 0x0328)
#define APLL1_CON1		(APMIXED_BASE + 0x032C)
#define APLL1_CON2		(APMIXED_BASE + 0x0330)
#define APLL1_CON4		(APMIXED_BASE + 0x0338)
#define APLL2_CON0		(APMIXED_BASE + 0x033C)
#define APLL2_CON1		(APMIXED_BASE + 0x0340)
#define APLL2_CON2		(APMIXED_BASE + 0x0344)
#define APLL2_CON4		(APMIXED_BASE + 0x034C)
#define MAINPLL_CON0		(APMIXED_BASE + 0x0350)
#define MAINPLL_CON1		(APMIXED_BASE + 0x0354)
#define MAINPLL_CON3		(APMIXED_BASE + 0x035C)
#define MSDCPLL_CON0		(APMIXED_BASE + 0x0360)
#define MSDCPLL_CON1		(APMIXED_BASE + 0x0364)
#define MSDCPLL_CON3		(APMIXED_BASE + 0x036C)
#define ADSPPLL_CON0		(APMIXED_BASE + 0x0380)
#define ADSPPLL_CON1		(APMIXED_BASE + 0x0384)
#define ADSPPLL_CON3		(APMIXED_BASE + 0x038C)
#define MPLL_CON0		(APMIXED_BASE + 0x0390)
#define MPLL_CON1		(APMIXED_BASE + 0x0394)
#define MPLL_CON3		(APMIXED_BASE + 0x039C)
#define MMPLL_CON0		(APMIXED_BASE + 0x03A0)
#define MMPLL_CON1		(APMIXED_BASE + 0x03A4)
#define MMPLL_CON3		(APMIXED_BASE + 0x03AC)

/* MSDC0 Register */
#define MSDC_NEW_RX_CFG		(MSDC0_BASE + 0x0068)
#define PATCH_BIT1		(MSDC0_BASE + 0x00B4)

/* GPU_PLL_CTRL Register */
#define MFGPLL1_CON0		(GPU_PLL_CTRL_BASE + 0x0008)
#define MFGPLL1_CON1		(GPU_PLL_CTRL_BASE + 0x000C)
#define MFGPLL1_CON3		(GPU_PLL_CTRL_BASE + 0x0014)
#define MFGPLL4_CON0		(GPU_PLL_CTRL_BASE + 0x0038)
#define MFGPLL4_CON1		(GPU_PLL_CTRL_BASE + 0x003C)
#define MFGPLL4_CON3		(GPU_PLL_CTRL_BASE + 0x0044)

/* MMSYS_CONFIG Register */
#define MMSYS_CG_0		(MMSYS_CONFIG_BASE + 0x0100)
#define MMSYS_CG_0_SET		(MMSYS_CONFIG_BASE + 0x0104)
#define MMSYS_CG_0_CLR		(MMSYS_CONFIG_BASE + 0x0108)
#define MMSYS_CG_2		(MMSYS_CONFIG_BASE + 0x01A0)
#define MMSYS_CG_2_SET		(MMSYS_CONFIG_BASE + 0x01A4)
#define MMSYS_CG_2_CLR		(MMSYS_CONFIG_BASE + 0x01A8)

/* APU_PLL_CTRL Register */
#define APUPLL_CON0		(APU_PLL_CTRL_BASE + 0x0008)
#define APUPLL_CON1		(APU_PLL_CTRL_BASE + 0x000C)
#define APUPLL_CON3		(APU_PLL_CTRL_BASE + 0x0014)
#define NPUPLL_CON0		(APU_PLL_CTRL_BASE + 0x0018)
#define NPUPLL_CON1		(APU_PLL_CTRL_BASE + 0x001C)
#define NPUPLL_CON3		(APU_PLL_CTRL_BASE + 0x0024)
#define APUPLL1_CON0		(APU_PLL_CTRL_BASE + 0x0028)
#define APUPLL1_CON1		(APU_PLL_CTRL_BASE + 0x002C)
#define APUPLL1_CON3		(APU_PLL_CTRL_BASE + 0x0034)
#define APUPLL2_CON0		(APU_PLL_CTRL_BASE + 0x0038)
#define APUPLL2_CON1		(APU_PLL_CTRL_BASE + 0x003C)
#define APUPLL2_CON3		(APU_PLL_CTRL_BASE + 0x0044)

/* MDPSYS_CONFIG Register */
#define MDPSYS_CG_0		(MDPSYS_CONFIG_BASE + 0x0100)
#define MDPSYS_CG_0_SET		(MDPSYS_CONFIG_BASE + 0x0104)
#define MDPSYS_CG_0_CLR		(MDPSYS_CONFIG_BASE + 0x0108)
#define MDPSYS_CG_2		(MDPSYS_CONFIG_BASE + 0x0120)
#define MDPSYS_CG_2_SET		(MDPSYS_CONFIG_BASE + 0x0124)
#define MDPSYS_CG_2_CLR		(MDPSYS_CONFIG_BASE + 0x0128)

/*
 * CLKMGR EXTERN FUNCTIONS
 */
extern unsigned int mt_get_abist_freq(unsigned int ID);
extern void set_armpll_ll_rate(u32 khz);
#endif	/* PLL_H */

