Fitter report for project
Wed Jan 04 18:38:25 2017
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Wed Jan 04 18:38:25 2017         ;
; Quartus II Version                 ; 9.1 Build 350 03/24/2010 SP 2 SJ Full Version ;
; Revision Name                      ; project                                       ;
; Top-level Entity Name              ; freq_detector_mss                             ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C35F672C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 323 / 33,216 ( < 1 % )                        ;
;     Total combinational functions  ; 280 / 33,216 ( < 1 % )                        ;
;     Dedicated logic registers      ; 208 / 33,216 ( < 1 % )                        ;
; Total registers                    ; 215                                           ;
; Total pins                         ; 36 / 475 ( 8 % )                              ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 10,088 / 483,840 ( 2 % )                      ;
; Embedded Multiplier 9-bit elements ; 1 / 70 ( 1 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------+---------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                                                          ; Action  ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------+---------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|DATA_TO_PDAC_A_sig_6n2ss1_7_ ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|DATA_TO_PDAC_B_sig_6n4ss1_7_ ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; MSS_XTRCT:inst6|MSS_Core:inst|U2_DATA_OUT_sig_3n2ss1_7_                       ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
+-------------------------------------------------------------------------------+---------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                   ;
+----------------------+-------------------+--------------+----------------------------------------------------------------+---------------+----------------------------+
; Name                 ; Ignored Entity    ; Ignored From ; Ignored To                                                     ; Ignored Value ; Ignored Source             ;
+----------------------+-------------------+--------------+----------------------------------------------------------------+---------------+----------------------------+
; Location             ;                   ;              ; MUX4TO1_ENA_CARD                                               ; PIN_W23       ; QSF Assignment             ;
; Location             ;                   ;              ; MUX4TO1_SEL_CARD[0]                                            ; PIN_V23       ; QSF Assignment             ;
; Location             ;                   ;              ; MUX4TO1_SEL_CARD[1]                                            ; PIN_W25       ; QSF Assignment             ;
; Location             ;                   ;              ; kb_clk                                                         ; PIN_D26       ; QSF Assignment             ;
; Location             ;                   ;              ; kb_serial_data                                                 ; PIN_C24       ; QSF Assignment             ;
; Fast Output Register ; freq_detector_mss ;              ; MSS_XTRCT:inst6|MSS_Core:inst|ADC_DATA_USER_obuf_7_~DFFDATAOUT ; ON            ; Compiler or HDL Assignment ;
+----------------------+-------------------+--------------+----------------------------------------------------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+-------------------------+--------------------+
; Type                    ; Value              ;
+-------------------------+--------------------+
; Placement               ;                    ;
;     -- Requested        ; 0 / 564 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 564 ( 0.00 % ) ;
;                         ;                    ;
; Routing (by Connection) ;                    ;
;     -- Requested        ; 0 / 0 ( 0.00 % )   ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )   ;
+-------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 564     ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/sab1/Desktop/project_4_1_17/project.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 323 / 33,216 ( < 1 % )   ;
;     -- Combinational with no register       ; 115                      ;
;     -- Register only                        ; 43                       ;
;     -- Combinational with a register        ; 165                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 67                       ;
;     -- 3 input functions                    ; 59                       ;
;     -- <=2 input functions                  ; 154                      ;
;     -- Register only                        ; 43                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 183                      ;
;     -- arithmetic mode                      ; 97                       ;
;                                             ;                          ;
; Total registers*                            ; 215 / 34,593 ( < 1 % )   ;
;     -- Dedicated logic registers            ; 208 / 33,216 ( < 1 % )   ;
;     -- I/O registers                        ; 7 / 1,377 ( < 1 % )      ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 25 / 2,076 ( 1 % )       ;
; User inserted logic elements                ; 0                        ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 36 / 475 ( 8 % )         ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )           ;
; Global signals                              ; 1                        ;
; M4Ks                                        ; 4 / 105 ( 4 % )          ;
; Total block memory bits                     ; 10,088 / 483,840 ( 2 % ) ;
; Total block memory implementation bits      ; 18,432 / 483,840 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 1 / 70 ( 1 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 1 / 16 ( 6 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%             ;
; Peak interconnect usage (total/H/V)         ; 2% / 3% / 1%             ;
; Maximum fan-out node                        ; clk~clkctrl              ;
; Maximum fan-out                             ; 219                      ;
; Highest non-global fan-out signal           ; resetN                   ;
; Highest non-global fan-out                  ; 170                      ;
; Total fan-out                               ; 1630                     ;
; Average fan-out                             ; 2.85                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ADC_DATA_CHIP[0] ; T23   ; 6        ; 65           ; 16           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_DATA_CHIP[1] ; T24   ; 6        ; 65           ; 15           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_DATA_CHIP[2] ; T25   ; 6        ; 65           ; 15           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_DATA_CHIP[3] ; T18   ; 6        ; 65           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_DATA_CHIP[4] ; T21   ; 6        ; 65           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_DATA_CHIP[5] ; T20   ; 6        ; 65           ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_DATA_CHIP[6] ; U26   ; 6        ; 65           ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_DATA_CHIP[7] ; U25   ; 6        ; 65           ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk              ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; resetN           ; G26   ; 5        ; 65           ; 27           ; 1           ; 170                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; ADC_POWERDOWNn_CHIP           ; U24   ; 6        ; 65           ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BIT_INPUT_MUX_CARD            ; V24   ; 6        ; 65           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CLK_ADC_CHIP                  ; U23   ; 6        ; 65           ; 13           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CLK_PDACs_CHIP                ; R19   ; 6        ; 65           ; 12           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DACs_POWERDOWNn_CHIP          ; T19   ; 6        ; 65           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PDAC_A_DATA_CHIP[0]           ; K25   ; 5        ; 65           ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PDAC_A_DATA_CHIP[1]           ; K26   ; 5        ; 65           ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PDAC_A_DATA_CHIP[2]           ; M22   ; 5        ; 65           ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PDAC_A_DATA_CHIP[3]           ; M23   ; 5        ; 65           ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PDAC_A_DATA_CHIP[4]           ; M19   ; 5        ; 65           ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PDAC_A_DATA_CHIP[5]           ; M20   ; 5        ; 65           ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PDAC_A_DATA_CHIP[6]           ; N20   ; 5        ; 65           ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PDAC_A_DATA_CHIP[7]           ; M21   ; 5        ; 65           ; 21           ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PDAC_B_DATA_CHIP[0]           ; M24   ; 5        ; 65           ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PDAC_B_DATA_CHIP[1]           ; M25   ; 5        ; 65           ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PDAC_B_DATA_CHIP[2]           ; N24   ; 5        ; 65           ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PDAC_B_DATA_CHIP[3]           ; P24   ; 6        ; 65           ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PDAC_B_DATA_CHIP[4]           ; R25   ; 6        ; 65           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PDAC_B_DATA_CHIP[5]           ; R24   ; 6        ; 65           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PDAC_B_DATA_CHIP[6]           ; R20   ; 6        ; 65           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PDAC_B_DATA_CHIP[7]           ; T22   ; 6        ; 65           ; 16           ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDACs_SCLK_CHIP               ; U21   ; 6        ; 65           ; 11           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDACs_SDATA_CHIP              ; U20   ; 6        ; 65           ; 12           ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDACs_SLATCH_CHIP             ; V26   ; 6        ; 65           ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VOLTAGE_TRANSLATORS_ENAn_CHIP ; V25   ; 6        ; 65           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; correct_freq                  ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 64 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 3 / 59 ( 5 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 12 / 65 ( 18 % ) ; 3.3V          ; --           ;
; 6        ; 23 / 59 ( 39 % ) ; 3.3V          ; --           ;
; 7        ; 1 / 58 ( 2 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; correct_freq                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; resetN                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; PDAC_A_DATA_CHIP[0]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 320        ; 5        ; PDAC_A_DATA_CHIP[1]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; PDAC_A_DATA_CHIP[4]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 316        ; 5        ; PDAC_A_DATA_CHIP[5]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 314        ; 5        ; PDAC_A_DATA_CHIP[7]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 319        ; 5        ; PDAC_A_DATA_CHIP[2]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 318        ; 5        ; PDAC_A_DATA_CHIP[3]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 313        ; 5        ; PDAC_B_DATA_CHIP[0]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 312        ; 5        ; PDAC_B_DATA_CHIP[1]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; PDAC_A_DATA_CHIP[6]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; PDAC_B_DATA_CHIP[2]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; PDAC_B_DATA_CHIP[3]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; CLK_PDACs_CHIP                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 297        ; 6        ; PDAC_B_DATA_CHIP[6]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; PDAC_B_DATA_CHIP[5]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 303        ; 6        ; PDAC_B_DATA_CHIP[4]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; ADC_DATA_CHIP[3]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 281        ; 6        ; DACs_POWERDOWNn_CHIP                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 287        ; 6        ; ADC_DATA_CHIP[5]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 288        ; 6        ; ADC_DATA_CHIP[4]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 296        ; 6        ; PDAC_B_DATA_CHIP[7]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ; 295        ; 6        ; ADC_DATA_CHIP[0]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 292        ; 6        ; ADC_DATA_CHIP[1]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 291        ; 6        ; ADC_DATA_CHIP[2]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; SDACs_SDATA_CHIP                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 279        ; 6        ; SDACs_SCLK_CHIP                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 270        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; CLK_ADC_CHIP                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 283        ; 6        ; ADC_POWERDOWNn_CHIP                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 285        ; 6        ; ADC_DATA_CHIP[7]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 286        ; 6        ; ADC_DATA_CHIP[6]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 90         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; BIT_INPUT_MUX_CARD                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 277        ; 6        ; VOLTAGE_TRANSLATORS_ENAn_CHIP            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 278        ; 6        ; SDACs_SLATCH_CHIP                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                ; Library Name ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |freq_detector_mss                                           ; 323 (0)     ; 208 (0)                   ; 7 (0)         ; 10088       ; 4    ; 1            ; 1       ; 0         ; 36   ; 0            ; 115 (0)      ; 43 (0)            ; 165 (0)          ; |freq_detector_mss                                                                                                                                                 ; work         ;
;    |MSS_XTRCT:inst6|                                         ; 123 (0)     ; 111 (0)                   ; 7 (0)         ; 2080        ; 2    ; 0            ; 0       ; 0         ; 33   ; 0            ; 12 (0)       ; 43 (0)            ; 68 (0)           ; |freq_detector_mss|MSS_XTRCT:inst6                                                                                                                                 ;              ;
;       |MSS_Core:inst|                                        ; 123 (20)    ; 111 (18)                  ; 7 (7)         ; 2080        ; 2    ; 0            ; 0       ; 0         ; 33   ; 0            ; 12 (2)       ; 43 (3)            ; 68 (15)          ; |freq_detector_mss|MSS_XTRCT:inst6|MSS_Core:inst                                                                                                                   ;              ;
;          |P_DAC_Interface:U3|                                ; 34 (34)     ; 34 (34)                   ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 5 (5)            ; |freq_detector_mss|MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3                                                                                                ;              ;
;             |altsyncram:U1_altsyncram_component|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |freq_detector_mss|MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|altsyncram:U1_altsyncram_component                                                             ;              ;
;                |altsyncram_gp81:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |freq_detector_mss|MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|altsyncram:U1_altsyncram_component|altsyncram_gp81:auto_generated                              ;              ;
;             |altsyncram:U2_altsyncram_component|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |freq_detector_mss|MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|altsyncram:U2_altsyncram_component                                                             ;              ;
;                |altsyncram_gp81:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |freq_detector_mss|MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|altsyncram:U2_altsyncram_component|altsyncram_gp81:auto_generated                              ;              ;
;          |S_DAC_Interface:U4|                                ; 61 (61)     ; 51 (51)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 11 (11)           ; 40 (40)          ; |freq_detector_mss|MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4                                                                                                ;              ;
;             |altsyncram:U2_altsyncram_component|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |freq_detector_mss|MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|altsyncram:U2_altsyncram_component                                                             ;              ;
;                |altsyncram_jp81:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |freq_detector_mss|MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|altsyncram:U2_altsyncram_component|altsyncram_jp81:auto_generated                              ;              ;
;          |modgen_counter_8_0:U1_modgen_counter_PDAC_COUNTER| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |freq_detector_mss|MSS_XTRCT:inst6|MSS_Core:inst|modgen_counter_8_0:U1_modgen_counter_PDAC_COUNTER                                                                 ;              ;
;    |clk_divider:10Hz|                                        ; 61 (61)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 27 (27)          ; |freq_detector_mss|clk_divider:10Hz                                                                                                                                ;              ;
;    |freq_detector:inst|                                      ; 144 (1)     ; 70 (0)                    ; 0 (0)         ; 8008        ; 2    ; 1            ; 1       ; 0         ; 0    ; 0            ; 69 (1)       ; 0 (0)             ; 75 (0)           ; |freq_detector_mss|freq_detector:inst                                                                                                                              ;              ;
;       |altmult_accum0:inst1|                                 ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |freq_detector_mss|freq_detector:inst|altmult_accum0:inst1                                                                                                         ;              ;
;          |altmult_accum:altmult_accum_component|             ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |freq_detector_mss|freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component                                                                   ;              ;
;             |mult_accum_q1d2:auto_generated|                 ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |freq_detector_mss|freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated                                    ;              ;
;                |ded_mult_nc31:ded_mult1|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |freq_detector_mss|freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|ded_mult_nc31:ded_mult1            ;              ;
;                |zaccum_h4l:zaccum2|                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |freq_detector_mss|freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2                 ;              ;
;                   |accum_utk:accum|                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |freq_detector_mss|freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum ;              ;
;       |busmux:inst5|                                         ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |freq_detector_mss|freq_detector:inst|busmux:inst5                                                                                                                 ;              ;
;          |lpm_mux:$00000|                                    ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |freq_detector_mss|freq_detector:inst|busmux:inst5|lpm_mux:$00000                                                                                                  ;              ;
;             |mux_smc:auto_generated|                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |freq_detector_mss|freq_detector:inst|busmux:inst5|lpm_mux:$00000|mux_smc:auto_generated                                                                           ;              ;
;       |busmux:inst7|                                         ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |freq_detector_mss|freq_detector:inst|busmux:inst7                                                                                                                 ;              ;
;          |lpm_mux:$00000|                                    ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |freq_detector_mss|freq_detector:inst|busmux:inst7|lpm_mux:$00000                                                                                                  ;              ;
;             |mux_smc:auto_generated|                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |freq_detector_mss|freq_detector:inst|busmux:inst7|lpm_mux:$00000|mux_smc:auto_generated                                                                           ;              ;
;       |clk_divider:inst3|                                    ; 61 (61)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 27 (27)          ; |freq_detector_mss|freq_detector:inst|clk_divider:inst3                                                                                                            ;              ;
;       |freq_compare:inst11|                                  ; 11 (11)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |freq_detector_mss|freq_detector:inst|freq_compare:inst11                                                                                                          ;              ;
;       |lpm_ram_dp0:inst2|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8008        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |freq_detector_mss|freq_detector:inst|lpm_ram_dp0:inst2                                                                                                            ;              ;
;          |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8008        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |freq_detector_mss|freq_detector:inst|lpm_ram_dp0:inst2|altsyncram:altsyncram_component                                                                            ;              ;
;             |altsyncram_pvr1:auto_generated|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8008        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |freq_detector_mss|freq_detector:inst|lpm_ram_dp0:inst2|altsyncram:altsyncram_component|altsyncram_pvr1:auto_generated                                             ;              ;
;       |ram_counter:inst|                                     ; 23 (23)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 10 (10)          ; |freq_detector_mss|freq_detector:inst|ram_counter:inst                                                                                                             ;              ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                          ;
+-------------------------------+----------+---------------+---------------+-----------------------+-----------+
; Name                          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+-------------------------------+----------+---------------+---------------+-----------------------+-----------+
; CLK_ADC_CHIP                  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DACs_POWERDOWNn_CHIP          ; Output   ; --            ; --            ; --                    ; --        ;
; CLK_PDACs_CHIP                ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; VOLTAGE_TRANSLATORS_ENAn_CHIP ; Output   ; --            ; --            ; --                    ; --        ;
; BIT_INPUT_MUX_CARD            ; Output   ; --            ; --            ; --                    ; --        ;
; SDACs_SDATA_CHIP              ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDACs_SCLK_CHIP               ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; SDACs_SLATCH_CHIP             ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; ADC_POWERDOWNn_CHIP           ; Output   ; --            ; --            ; --                    ; --        ;
; PDAC_A_DATA_CHIP[7]           ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; PDAC_A_DATA_CHIP[6]           ; Output   ; --            ; --            ; --                    ; --        ;
; PDAC_A_DATA_CHIP[5]           ; Output   ; --            ; --            ; --                    ; --        ;
; PDAC_A_DATA_CHIP[4]           ; Output   ; --            ; --            ; --                    ; --        ;
; PDAC_A_DATA_CHIP[3]           ; Output   ; --            ; --            ; --                    ; --        ;
; PDAC_A_DATA_CHIP[2]           ; Output   ; --            ; --            ; --                    ; --        ;
; PDAC_A_DATA_CHIP[1]           ; Output   ; --            ; --            ; --                    ; --        ;
; PDAC_A_DATA_CHIP[0]           ; Output   ; --            ; --            ; --                    ; --        ;
; PDAC_B_DATA_CHIP[7]           ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; PDAC_B_DATA_CHIP[6]           ; Output   ; --            ; --            ; --                    ; --        ;
; PDAC_B_DATA_CHIP[5]           ; Output   ; --            ; --            ; --                    ; --        ;
; PDAC_B_DATA_CHIP[4]           ; Output   ; --            ; --            ; --                    ; --        ;
; PDAC_B_DATA_CHIP[3]           ; Output   ; --            ; --            ; --                    ; --        ;
; PDAC_B_DATA_CHIP[2]           ; Output   ; --            ; --            ; --                    ; --        ;
; PDAC_B_DATA_CHIP[1]           ; Output   ; --            ; --            ; --                    ; --        ;
; PDAC_B_DATA_CHIP[0]           ; Output   ; --            ; --            ; --                    ; --        ;
; ADC_DATA_CHIP[0]              ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; ADC_DATA_CHIP[1]              ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; ADC_DATA_CHIP[2]              ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; ADC_DATA_CHIP[3]              ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; ADC_DATA_CHIP[4]              ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; ADC_DATA_CHIP[5]              ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; ADC_DATA_CHIP[6]              ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; ADC_DATA_CHIP[7]              ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; correct_freq                  ; Output   ; --            ; --            ; --                    ; --        ;
; clk                           ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; resetN                        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
+-------------------------------+----------+---------------+---------------+-----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                     ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; MSS_XTRCT:inst6|MSS_Core:inst|ADC_DATA_CHIP_ibuf_0_                                                                     ;                   ;         ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|U2_reg_DATA_OUT_sig_0_                                                             ; 0                 ; 6       ;
; MSS_XTRCT:inst6|MSS_Core:inst|ADC_DATA_CHIP_ibuf_1_                                                                     ;                   ;         ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|U2_reg_DATA_OUT_sig_1_                                                             ; 0                 ; 6       ;
; MSS_XTRCT:inst6|MSS_Core:inst|ADC_DATA_CHIP_ibuf_2_                                                                     ;                   ;         ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|U2_reg_DATA_OUT_sig_2_                                                             ; 1                 ; 6       ;
; MSS_XTRCT:inst6|MSS_Core:inst|ADC_DATA_CHIP_ibuf_3_                                                                     ;                   ;         ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|U2_reg_DATA_OUT_sig_3_                                                             ; 0                 ; 6       ;
; MSS_XTRCT:inst6|MSS_Core:inst|ADC_DATA_CHIP_ibuf_4_                                                                     ;                   ;         ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|U2_reg_DATA_OUT_sig_4_                                                             ; 1                 ; 6       ;
; MSS_XTRCT:inst6|MSS_Core:inst|ADC_DATA_CHIP_ibuf_5_                                                                     ;                   ;         ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|U2_reg_DATA_OUT_sig_5_                                                             ; 1                 ; 6       ;
; MSS_XTRCT:inst6|MSS_Core:inst|ADC_DATA_CHIP_ibuf_6_                                                                     ;                   ;         ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|U2_reg_DATA_OUT_sig_6_                                                             ; 0                 ; 6       ;
; MSS_XTRCT:inst6|MSS_Core:inst|ADC_DATA_CHIP_ibuf_7_                                                                     ;                   ;         ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|ADC_DATA_USER_obuf_7_~0                                                            ; 0                 ; 6       ;
; clk                                                                                                                     ;                   ;         ;
; resetN                                                                                                                  ;                   ;         ;
;      - freq_detector:inst|freq_compare:inst11|correct_freq                                                              ; 1                 ; 6       ;
;      - freq_detector:inst|lpm_ram_dp0:inst2|altsyncram:altsyncram_component|altsyncram_pvr1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - freq_detector:inst|lpm_ram_dp0:inst2|altsyncram:altsyncram_component|altsyncram_pvr1:auto_generated|ram_block1a4 ; 1                 ; 6       ;
;      - clk_divider:10Hz|divided_clk_i                                                                                   ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|U2_reg_DATA_OUT_sig_6_                                                             ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|U2_reg_DATA_OUT_sig_5_                                                             ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|U2_reg_DATA_OUT_sig_4_                                                             ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|U2_reg_DATA_OUT_sig_3_                                                             ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|U2_reg_DATA_OUT_sig_2_                                                             ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|U2_reg_DATA_OUT_sig_1_                                                             ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|U2_reg_DATA_OUT_sig_0_                                                             ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|SDACs_SLATCH_CHIP_obuf                                                             ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|SDACs_SDATA_CHIP_obuf                                                              ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|SDACs_SCLK_CHIP_obuf                                                               ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|PDAC_B_DATA_CHIP_obuf_7_                                                           ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|PDAC_A_DATA_CHIP_obuf_7_                                                           ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_START_P2S                                                   ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_NEXT_STATE_9_                                               ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_NEXT_STATE_8_                                               ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_NEXT_STATE_7_                                               ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_NEXT_STATE_6_                                               ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_NEXT_STATE_5_                                               ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_NEXT_STATE_4_                                               ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_NEXT_STATE_3_                                               ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_NEXT_STATE_2_                                               ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_NEXT_STATE_10_                                              ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_NEXT_STATE_1_                                               ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_NEXT_STATE_0_                                               ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_DATA_TO_P2S_sig_7_                                          ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_DATA_TO_P2S_sig_6_                                          ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_DATA_TO_P2S_sig_5_                                          ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_DATA_TO_P2S_sig_4_                                          ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_DATA_TO_P2S_sig_3_                                          ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_DATA_TO_P2S_sig_2_                                          ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_DATA_TO_P2S_sig_1_                                          ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_DATA_TO_P2S_sig_0_                                          ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_DATA_TO_P2S_7_                                              ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_DATA_TO_P2S_2_                                              ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_DATA_TO_P2S_0_                                              ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_DATA_LATCH_SDAC1_7_                                         ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_DATA_LATCH_SDAC1_2_                                         ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_DATA_LATCH_SDAC1_0_                                         ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_DATA_LATCH_SDAC0_7_                                         ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_DATA_LATCH_SDAC0_2_                                         ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_DATA_LATCH_SDAC0_0_                                         ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|reg_ADDRESS_TO_P2S_1_                                           ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_reg_shift_register_8_                                        ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_reg_shift_register_7_                                        ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_reg_shift_register_6_                                        ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_reg_shift_register_5_                                        ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_reg_shift_register_4_                                        ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_reg_shift_register_3_                                        ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_reg_shift_register_2_                                        ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_reg_shift_register_1_                                        ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_reg_shift_register_0_                                        ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_reg_shift_enable                                             ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_reg_next_state_shift_5_                                      ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_reg_next_state_shift_4_                                      ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_reg_next_state_shift_3_                                      ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_reg_next_state_shift_2_                                      ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_reg_next_state_shift_1_                                      ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_reg_next_state_shift_0_                                      ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_reg_SLATCH                                                   ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_modgen_counter_count_reg_q_3_                                ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_modgen_counter_count_reg_q_2_                                ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_modgen_counter_count_reg_q_1_                                ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_modgen_counter_count_reg_q_0_                                ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_TO_PDAC_B_sig_6_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_TO_PDAC_B_sig_5_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_TO_PDAC_B_sig_4_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_TO_PDAC_B_sig_3_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_TO_PDAC_B_sig_2_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_TO_PDAC_B_sig_1_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_TO_PDAC_B_sig_0_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_TO_PDAC_A_sig_6_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_TO_PDAC_A_sig_5_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_TO_PDAC_A_sig_4_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_TO_PDAC_A_sig_3_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_TO_PDAC_A_sig_2_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_TO_PDAC_A_sig_1_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_TO_PDAC_A_sig_0_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_IN_PDAC_B_sig_7_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_IN_PDAC_B_sig_6_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_IN_PDAC_B_sig_5_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_IN_PDAC_B_sig_4_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_IN_PDAC_B_sig_3_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_IN_PDAC_B_sig_2_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_IN_PDAC_B_sig_1_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_IN_PDAC_B_sig_0_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_IN_PDAC_A_sig_7_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_IN_PDAC_A_sig_6_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_IN_PDAC_A_sig_5_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_IN_PDAC_A_sig_4_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_IN_PDAC_A_sig_3_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_IN_PDAC_A_sig_2_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_IN_PDAC_A_sig_1_                                       ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|reg_DATA_IN_PDAC_A_sig_0_                                       ; 1                 ; 6       ;
;      - freq_detector:inst|inst9                                                                                         ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[22]                                                                                       ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[19]                                                                                       ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[18]                                                                                       ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[21]                                                                                       ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[20]                                                                                       ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[14]                                                                                       ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[13]                                                                                       ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[17]                                                                                       ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[16]                                                                                       ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[11]                                                                                       ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[12]                                                                                       ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[10]                                                                                       ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[9]                                                                                        ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[8]                                                                                        ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[6]                                                                                        ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[7]                                                                                        ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[15]                                                                                       ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[25]                                                                                       ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[24]                                                                                       ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[23]                                                                                       ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[5]                                                                                        ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[4]                                                                                        ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[3]                                                                                        ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[2]                                                                                        ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[1]                                                                                        ; 1                 ; 6       ;
;      - clk_divider:10Hz|count[0]                                                                                        ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|divided_clk_i                                                               ; 1                 ; 6       ;
;      - MSS_XTRCT:inst6|MSS_Core:inst|ADC_DATA_USER_obuf_7_~DFFDATAOUT                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|busmux:inst7|lpm_mux:$00000|mux_smc:auto_generated|result_node[0]~0                           ; 1                 ; 6       ;
;      - freq_detector:inst|busmux:inst7|lpm_mux:$00000|mux_smc:auto_generated|result_node[1]~1                           ; 1                 ; 6       ;
;      - freq_detector:inst|busmux:inst7|lpm_mux:$00000|mux_smc:auto_generated|result_node[2]~2                           ; 1                 ; 6       ;
;      - freq_detector:inst|busmux:inst7|lpm_mux:$00000|mux_smc:auto_generated|result_node[3]~3                           ; 1                 ; 6       ;
;      - freq_detector:inst|busmux:inst7|lpm_mux:$00000|mux_smc:auto_generated|result_node[4]~4                           ; 1                 ; 6       ;
;      - freq_detector:inst|busmux:inst7|lpm_mux:$00000|mux_smc:auto_generated|result_node[5]~5                           ; 1                 ; 6       ;
;      - freq_detector:inst|busmux:inst7|lpm_mux:$00000|mux_smc:auto_generated|result_node[6]~6                           ; 1                 ; 6       ;
;      - freq_detector:inst|busmux:inst7|lpm_mux:$00000|mux_smc:auto_generated|result_node[7]~7                           ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[2]                                                                    ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[0]                                                                    ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[1]                                                                    ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[25]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[24]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[23]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[22]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[21]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[20]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[19]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[18]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[17]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[16]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[15]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[14]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[13]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[12]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[11]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[10]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[9]                                                                    ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[8]                                                                    ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[7]                                                                    ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[6]                                                                    ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[5]                                                                    ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[4]                                                                    ; 1                 ; 6       ;
;      - freq_detector:inst|clk_divider:inst3|count[3]                                                                    ; 1                 ; 6       ;
;      - freq_detector:inst|ram_counter:inst|count_i[0]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|ram_counter:inst|count_i[1]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|ram_counter:inst|count_i[2]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|ram_counter:inst|count_i[3]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|ram_counter:inst|count_i[4]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|ram_counter:inst|count_i[5]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|ram_counter:inst|count_i[6]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|ram_counter:inst|count_i[7]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|ram_counter:inst|count_i[8]                                                                   ; 1                 ; 6       ;
;      - freq_detector:inst|ram_counter:inst|count_i[9]                                                                   ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location           ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; MSS_XTRCT:inst6|MSS_Core:inst|CHOOSEN_SDACs_PART_ENABLE                   ; LCCOMB_X50_Y16_N18 ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|RECREATED_ENABLE_TP_dup0 ; LCFF_X53_Y19_N29   ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|nx35834z1                ; LCCOMB_X53_Y19_N28 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|nx7507z1                 ; LCCOMB_X53_Y19_N4  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_next_state_shift_2_   ; LCFF_X53_Y16_N21   ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|nx37073z2                ; LCCOMB_X54_Y16_N16 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|nx56931z1                ; LCCOMB_X55_Y16_N4  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|nx65350z1                ; LCCOMB_X55_Y16_N22 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|nx7447z1                 ; LCCOMB_X51_Y16_N12 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MSS_XTRCT:inst6|MSS_Core:inst|nx42703z1                                   ; LCCOMB_X38_Y22_N18 ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; MSS_XTRCT:inst6|MSS_Core:inst|nx4534z1                                    ; LCCOMB_X38_Y22_N28 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; clk                                                                       ; PIN_N2             ; 219     ; Clock                                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; freq_detector:inst|clk_divider:inst3|divided_clk_i                        ; LCFF_X18_Y14_N25   ; 20      ; Clock enable, Read enable, Write enable ; no     ; --                   ; --               ; --                        ;
; freq_detector:inst|inst9                                                  ; LCCOMB_X48_Y22_N16 ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; resetN                                                                    ; PIN_G26            ; 170     ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_N2   ; 219     ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                    ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; resetN                                                                                                                                                  ; 170     ;
; MSS_XTRCT:inst6|MSS_Core:inst|CHOOSEN_SDACs_PART_ENABLE                                                                                                 ; 36      ;
; freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|ded_mult_nc31:ded_mult1|mac_out4~DATAOUT15 ; 34      ;
; freq_detector:inst|inst9                                                                                                                                ; 32      ;
; clk_divider:10Hz|count[25]                                                                                                                              ; 28      ;
; freq_detector:inst|clk_divider:inst3|LessThan0~8                                                                                                        ; 27      ;
; clk_divider:10Hz|LessThan0~5                                                                                                                            ; 27      ;
; freq_detector:inst|clk_divider:inst3|divided_clk_i                                                                                                      ; 22      ;
; MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|RECREATED_ENABLE_TP_dup0                                                                               ; 19      ;
; clk_divider:10Hz|Add0~50                                                                                                                                ; 18      ;
; MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_next_state_shift_2_                                                                                 ; 12      ;
; clk_divider:10Hz|divided_clk_i                                                                                                                          ; 11      ;
; freq_detector:inst|ram_counter:inst|LessThan0~2                                                                                                         ; 10      ;
; MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|nx7447z1                                                                                               ; 10      ;
; MSS_XTRCT:inst6|MSS_Core:inst|nx42703z1                                                                                                                 ; 9       ;
; clk_divider:10Hz|Add0~46                                                                                                                                ; 8       ;
; MSS_XTRCT:inst6|MSS_Core:inst|nx4534z1                                                                                                                  ; 8       ;
; MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_reg_SLATCH                                                                                          ; 8       ;
; MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|nx35834z1                                                                                              ; 8       ;
; MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|nx7507z1                                                                                               ; 8       ;
; MSS_XTRCT:inst6|MSS_Core:inst|PDACs_PART_INT_ENABLE                                                                                                     ; 6       ;
; MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_count_0_                                                                                            ; 5       ;
; MSS_XTRCT:inst6|MSS_Core:inst|U1_SDAC_COUNTER_0_                                                                                                        ; 5       ;
; freq_detector:inst|ram_counter:inst|count_i[9]                                                                                                          ; 4       ;
; freq_detector:inst|ram_counter:inst|count_i[8]                                                                                                          ; 4       ;
; freq_detector:inst|ram_counter:inst|count_i[7]                                                                                                          ; 4       ;
; freq_detector:inst|ram_counter:inst|count_i[6]                                                                                                          ; 4       ;
; freq_detector:inst|ram_counter:inst|count_i[5]                                                                                                          ; 4       ;
; freq_detector:inst|ram_counter:inst|count_i[4]                                                                                                          ; 4       ;
; freq_detector:inst|ram_counter:inst|count_i[3]                                                                                                          ; 4       ;
; freq_detector:inst|ram_counter:inst|count_i[2]                                                                                                          ; 4       ;
; freq_detector:inst|ram_counter:inst|count_i[1]                                                                                                          ; 4       ;
; freq_detector:inst|ram_counter:inst|count_i[0]                                                                                                          ; 4       ;
; clk_divider:10Hz|count[23]                                                                                                                              ; 4       ;
; clk_divider:10Hz|count[24]                                                                                                                              ; 4       ;
; MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|nx9250z2                                                                                               ; 4       ;
; MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_count_1_                                                                                            ; 4       ;
; MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_reg_next_state_shift_4_                                                                             ; 4       ;
; MSS_XTRCT:inst6|MSS_Core:inst|U1_SDAC_COUNTER_1_                                                                                                        ; 4       ;
; MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|nx37073z2                                                                                              ; 4       ;
; MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|NEXT_STATE_2_                                                                                          ; 4       ;
; MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|NEXT_STATE_3_                                                                                          ; 4       ;
; MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|NEXT_STATE_8_                                                                                          ; 4       ;
; MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|U1_next_state_shift_5_                                                                                 ; 4       ;
; freq_detector:inst|ram_counter:inst|Add0~29                                                                                                             ; 3       ;
; freq_detector:inst|ram_counter:inst|Add0~26                                                                                                             ; 3       ;
; freq_detector:inst|ram_counter:inst|Add0~23                                                                                                             ; 3       ;
; freq_detector:inst|ram_counter:inst|Add0~20                                                                                                             ; 3       ;
; freq_detector:inst|ram_counter:inst|Add0~17                                                                                                             ; 3       ;
; freq_detector:inst|ram_counter:inst|Add0~14                                                                                                             ; 3       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------+--------------------------+
; Name                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                 ; Location                 ;
+-------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------+--------------------------+
; MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|altsyncram:U1_altsyncram_component|altsyncram_gp81:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 2                           ; 8                           ; --                          ; --                          ; 16                  ; 1    ; PDAC_conv_table.hex ; M4K_X52_Y19              ;
; MSS_XTRCT:inst6|MSS_Core:inst|P_DAC_Interface:U3|altsyncram:U2_altsyncram_component|altsyncram_gp81:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 2                           ; 8                           ; --                          ; --                          ; 16                  ; 1    ; PDAC_conv_table.hex ; M4K_X52_Y19              ;
; MSS_XTRCT:inst6|MSS_Core:inst|S_DAC_Interface:U4|altsyncram:U2_altsyncram_component|altsyncram_jp81:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; SDAC_conv_table.hex ; M4K_X52_Y16              ;
; freq_detector:inst|lpm_ram_dp0:inst2|altsyncram:altsyncram_component|altsyncram_pvr1:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 1001         ; 8            ; 1001         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8008 ; 1001                        ; 8                           ; 1001                        ; 8                           ; 8008                ; 2    ; None                ; M4K_X52_Y22, M4K_X52_Y21 ;
+-------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------+--------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                              ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|ded_mult_nc31:ded_mult1|mac_out4     ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|ded_mult_nc31:ded_mult1|mac_mult3 ;                           ; DSPMULT_X39_Y22_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 448 / 94,460 ( < 1 % ) ;
; C16 interconnects          ; 6 / 3,315 ( < 1 % )    ;
; C4 interconnects           ; 172 / 60,840 ( < 1 % ) ;
; Direct links               ; 144 / 94,460 ( < 1 % ) ;
; Global clocks              ; 1 / 16 ( 6 % )         ;
; Local interconnects        ; 121 / 33,216 ( < 1 % ) ;
; R24 interconnects          ; 27 / 3,091 ( < 1 % )   ;
; R4 interconnects           ; 323 / 81,294 ( < 1 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.08) ; Number of LABs  (Total = 25) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 2                            ;
; 9                                           ; 1                            ;
; 10                                          ; 2                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 14                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.00) ; Number of LABs  (Total = 25) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 16                           ;
; 1 Clock                            ; 21                           ;
; 1 Clock enable                     ; 7                            ;
; 1 Sync. clear                      ; 1                            ;
; 1 Sync. load                       ; 3                            ;
; 2 Clock enables                    ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 21.00) ; Number of LABs  (Total = 25) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 2                            ;
; 30                                           ; 2                            ;
; 31                                           ; 1                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.52) ; Number of LABs  (Total = 25) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 1                            ;
; 2                                                ; 2                            ;
; 3                                                ; 0                            ;
; 4                                                ; 2                            ;
; 5                                                ; 2                            ;
; 6                                                ; 1                            ;
; 7                                                ; 0                            ;
; 8                                                ; 2                            ;
; 9                                                ; 1                            ;
; 10                                               ; 1                            ;
; 11                                               ; 0                            ;
; 12                                               ; 0                            ;
; 13                                               ; 3                            ;
; 14                                               ; 2                            ;
; 15                                               ; 4                            ;
; 16                                               ; 2                            ;
; 17                                               ; 0                            ;
; 18                                               ; 0                            ;
; 19                                               ; 0                            ;
; 20                                               ; 2                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.72) ; Number of LABs  (Total = 25) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 3                            ;
; 14                                           ; 1                            ;
; 15                                           ; 3                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Wed Jan 04 18:38:21 2017
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off project -c project
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP2C35F672C6 for design "project"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Starting register packing
Warning: Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "MUX4TO1_ENA_CARD" is assigned to location or region, but does not exist in design
    Warning: Node "MUX4TO1_SEL_CARD[0]" is assigned to location or region, but does not exist in design
    Warning: Node "MUX4TO1_SEL_CARD[1]" is assigned to location or region, but does not exist in design
    Warning: Node "kb_clk" is assigned to location or region, but does not exist in design
    Warning: Node "kb_serial_data" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Estimated most critical path is register to register delay of 8.775 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X18_Y14; Fanout = 34; REG Node = 'freq_detector:inst|clk_divider:inst3|divided_clk_i'
    Info: 2: + IC(1.761 ns) + CELL(0.437 ns) = 2.198 ns; Loc. = LAB_X38_Y22; Fanout = 16; COMB Node = 'freq_detector:inst|busmux:inst5|lpm_mux:$00000|mux_smc:auto_generated|result_node[0]~0'
    Info: 3: + IC(0.440 ns) + CELL(2.246 ns) = 4.884 ns; Loc. = DSPMULT_X39_Y22_N0; Fanout = 1; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|ded_mult_nc31:ded_mult1|mac_mult3'
    Info: 4: + IC(0.000 ns) + CELL(0.224 ns) = 5.108 ns; Loc. = DSPOUT_X39_Y22_N2; Fanout = 3; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|ded_mult_nc31:ded_mult1|mac_out4'
    Info: 5: + IC(0.560 ns) + CELL(0.393 ns) = 6.061 ns; Loc. = LAB_X40_Y22; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[0]~COUT'
    Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 6.132 ns; Loc. = LAB_X40_Y22; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[1]~COUT'
    Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 6.203 ns; Loc. = LAB_X40_Y22; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[2]~COUT'
    Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 6.274 ns; Loc. = LAB_X40_Y22; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[3]~COUT'
    Info: 9: + IC(0.000 ns) + CELL(0.071 ns) = 6.345 ns; Loc. = LAB_X40_Y22; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[4]~COUT'
    Info: 10: + IC(0.000 ns) + CELL(0.071 ns) = 6.416 ns; Loc. = LAB_X40_Y22; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[5]~COUT'
    Info: 11: + IC(0.000 ns) + CELL(0.071 ns) = 6.487 ns; Loc. = LAB_X40_Y22; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[6]~COUT'
    Info: 12: + IC(0.000 ns) + CELL(0.071 ns) = 6.558 ns; Loc. = LAB_X40_Y22; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[7]~COUT'
    Info: 13: + IC(0.000 ns) + CELL(0.071 ns) = 6.629 ns; Loc. = LAB_X40_Y22; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[8]~COUT'
    Info: 14: + IC(0.000 ns) + CELL(0.071 ns) = 6.700 ns; Loc. = LAB_X40_Y22; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[9]~COUT'
    Info: 15: + IC(0.000 ns) + CELL(0.071 ns) = 6.771 ns; Loc. = LAB_X40_Y22; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[10]~COUT'
    Info: 16: + IC(0.000 ns) + CELL(0.071 ns) = 6.842 ns; Loc. = LAB_X40_Y22; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[11]~COUT'
    Info: 17: + IC(0.000 ns) + CELL(0.071 ns) = 6.913 ns; Loc. = LAB_X40_Y22; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[12]~COUT'
    Info: 18: + IC(0.000 ns) + CELL(0.071 ns) = 6.984 ns; Loc. = LAB_X40_Y22; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[13]~COUT'
    Info: 19: + IC(0.000 ns) + CELL(0.071 ns) = 7.055 ns; Loc. = LAB_X40_Y22; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[14]~COUT'
    Info: 20: + IC(0.000 ns) + CELL(0.071 ns) = 7.126 ns; Loc. = LAB_X40_Y22; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[15]~COUT'
    Info: 21: + IC(0.090 ns) + CELL(0.071 ns) = 7.287 ns; Loc. = LAB_X40_Y21; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[16]~COUT'
    Info: 22: + IC(0.000 ns) + CELL(0.071 ns) = 7.358 ns; Loc. = LAB_X40_Y21; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[17]~COUT'
    Info: 23: + IC(0.000 ns) + CELL(0.071 ns) = 7.429 ns; Loc. = LAB_X40_Y21; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[18]~COUT'
    Info: 24: + IC(0.000 ns) + CELL(0.071 ns) = 7.500 ns; Loc. = LAB_X40_Y21; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[19]~COUT'
    Info: 25: + IC(0.000 ns) + CELL(0.071 ns) = 7.571 ns; Loc. = LAB_X40_Y21; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[20]~COUT'
    Info: 26: + IC(0.000 ns) + CELL(0.071 ns) = 7.642 ns; Loc. = LAB_X40_Y21; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[21]~COUT'
    Info: 27: + IC(0.000 ns) + CELL(0.071 ns) = 7.713 ns; Loc. = LAB_X40_Y21; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[22]~COUT'
    Info: 28: + IC(0.000 ns) + CELL(0.071 ns) = 7.784 ns; Loc. = LAB_X40_Y21; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[23]~COUT'
    Info: 29: + IC(0.000 ns) + CELL(0.071 ns) = 7.855 ns; Loc. = LAB_X40_Y21; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[24]~COUT'
    Info: 30: + IC(0.000 ns) + CELL(0.071 ns) = 7.926 ns; Loc. = LAB_X40_Y21; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[25]~COUT'
    Info: 31: + IC(0.000 ns) + CELL(0.071 ns) = 7.997 ns; Loc. = LAB_X40_Y21; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[26]~COUT'
    Info: 32: + IC(0.000 ns) + CELL(0.071 ns) = 8.068 ns; Loc. = LAB_X40_Y21; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[27]~COUT'
    Info: 33: + IC(0.000 ns) + CELL(0.071 ns) = 8.139 ns; Loc. = LAB_X40_Y21; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[28]~COUT'
    Info: 34: + IC(0.000 ns) + CELL(0.071 ns) = 8.210 ns; Loc. = LAB_X40_Y21; Fanout = 2; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[29]~COUT'
    Info: 35: + IC(0.000 ns) + CELL(0.071 ns) = 8.281 ns; Loc. = LAB_X40_Y21; Fanout = 1; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[30]~COUT'
    Info: 36: + IC(0.000 ns) + CELL(0.410 ns) = 8.691 ns; Loc. = LAB_X40_Y21; Fanout = 1; COMB Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_cella[31]'
    Info: 37: + IC(0.000 ns) + CELL(0.084 ns) = 8.775 ns; Loc. = LAB_X40_Y21; Fanout = 2; REG Node = 'freq_detector:inst|altmult_accum0:inst1|altmult_accum:altmult_accum_component|mult_accum_q1d2:auto_generated|zaccum_h4l:zaccum2|accum_utk:accum|acc_ffa[31]'
    Info: Total cell delay = 5.924 ns ( 67.51 % )
    Info: Total interconnect delay = 2.851 ns ( 32.49 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources
    Info: Peak interconnect usage is 2% of the available device resources in the region that extends from location X44_Y12 to location X54_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 26 output pins without output pin load capacitance assignment
    Info: Pin "CLK_ADC_CHIP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DACs_POWERDOWNn_CHIP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CLK_PDACs_CHIP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VOLTAGE_TRANSLATORS_ENAn_CHIP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BIT_INPUT_MUX_CARD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDACs_SDATA_CHIP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDACs_SCLK_CHIP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDACs_SLATCH_CHIP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ADC_POWERDOWNn_CHIP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PDAC_A_DATA_CHIP[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PDAC_A_DATA_CHIP[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PDAC_A_DATA_CHIP[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PDAC_A_DATA_CHIP[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PDAC_A_DATA_CHIP[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PDAC_A_DATA_CHIP[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PDAC_A_DATA_CHIP[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PDAC_A_DATA_CHIP[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PDAC_B_DATA_CHIP[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PDAC_B_DATA_CHIP[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PDAC_B_DATA_CHIP[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PDAC_B_DATA_CHIP[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PDAC_B_DATA_CHIP[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PDAC_B_DATA_CHIP[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PDAC_B_DATA_CHIP[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PDAC_B_DATA_CHIP[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "correct_freq" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Generated suppressed messages file C:/Users/sab1/Desktop/project_4_1_17/project.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 304 megabytes
    Info: Processing ended: Wed Jan 04 18:38:26 2017
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/sab1/Desktop/project_4_1_17/project.fit.smsg.


