TimeQuest Timing Analyzer report for juliaset
Tue Mar 24 18:05:30 2015
Quartus II 64-Bit Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK2_50'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK3_50'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 35. Slow 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 37. Slow 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 55. Fast 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 56. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 57. Fast 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 58. Fast 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 60. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Signal Integrity Metrics (Slow 1200mv 0c Model)
 76. Signal Integrity Metrics (Slow 1200mv 85c Model)
 77. Signal Integrity Metrics (Fast 1200mv 0c Model)
 78. Setup Transfers
 79. Hold Transfers
 80. Recovery Transfers
 81. Removal Transfers
 82. Report TCCS
 83. Report RSKM
 84. Unconstrained Paths
 85. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; juliaset                                          ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE115F29C7                                     ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.36        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  38.5%      ;
;     3-4 processors         ;  15.4%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; juliaset.SDC  ; OK     ; Tue Mar 24 18:05:22 2015 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+
; CLOCK2_50                                      ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                  ; { CLOCK2_50 }                                      ;
; CLOCK3_50                                      ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                  ; { CLOCK3_50 }                                      ;
; CLOCK_50                                       ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                  ; { CLOCK_50 }                                       ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 39.682 ; 25.2 MHz  ; 0.000  ; 19.841 ; 50.00      ; 125       ; 63          ;       ;        ;           ;            ; false    ; CLOCK_50 ; p1|altpll_component|auto_generated|pll1|inclk[0] ; { p1|altpll_component|auto_generated|pll1|clk[0] } ;
; p1|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 39.682 ; 25.2 MHz  ; -9.920 ; 9.921  ; 50.00      ; 125       ; 63          ; -90.0 ;        ;           ;            ; false    ; CLOCK_50 ; p1|altpll_component|auto_generated|pll1|inclk[0] ; { p1|altpll_component|auto_generated|pll1|clk[1] } ;
+------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                  ;
+-----------+-----------------+------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                     ; Note ;
+-----------+-----------------+------------------------------------------------+------+
; 43.01 MHz ; 43.01 MHz       ; p1|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 226.6 MHz ; 226.6 MHz       ; CLOCK_50                                       ;      ;
+-----------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 12.228 ; 0.000         ;
; CLOCK_50                                       ; 15.587 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.292 ; 0.000         ;
; CLOCK_50                                       ; 0.407 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                  ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; -4.962 ; -216.260      ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                  ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 3.341 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; 9.683  ; 0.000         ;
; CLOCK2_50                                      ; 16.000 ; 0.000         ;
; CLOCK3_50                                      ; 16.000 ; 0.000         ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.453 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 12.228 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a129~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.386     ; 7.225      ;
; 12.782 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a2~PORTBDATAOUT0   ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.356     ; 6.701      ;
; 12.963 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a51~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.322     ; 6.554      ;
; 12.974 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a47~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.324     ; 6.541      ;
; 12.995 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a81~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.396     ; 6.448      ;
; 12.996 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a82~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.364     ; 6.479      ;
; 13.064 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a107~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.371     ; 6.404      ;
; 13.102 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a55~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.359     ; 6.378      ;
; 13.176 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a10~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.354     ; 6.309      ;
; 13.324 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a40~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.395     ; 6.120      ;
; 13.351 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a3~PORTBDATAOUT0   ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.338     ; 6.150      ;
; 13.387 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a92~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.366     ; 6.086      ;
; 13.389 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a80~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.384     ; 6.066      ;
; 13.405 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a53~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.363     ; 6.071      ;
; 13.413 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a137~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.379     ; 6.047      ;
; 13.418 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a17~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.402     ; 6.019      ;
; 13.435 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a49~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.345     ; 6.059      ;
; 13.451 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a48~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.364     ; 6.024      ;
; 13.478 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a44~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.354     ; 6.007      ;
; 13.502 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a50~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.338     ; 5.999      ;
; 13.517 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a130~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.375     ; 5.947      ;
; 13.520 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a64~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.411     ; 5.908      ;
; 13.532 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a139~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.381     ; 5.926      ;
; 13.533 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a128~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.410     ; 5.896      ;
; 13.554 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a90~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.364     ; 5.921      ;
; 13.558 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a58~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.370     ; 5.911      ;
; 13.566 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a8~PORTBDATAOUT0   ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.337     ; 5.936      ;
; 13.650 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a61~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.376     ; 5.813      ;
; 13.657 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a131~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.391     ; 5.791      ;
; 13.662 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a96~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.409     ; 5.768      ;
; 13.687 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a89~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.365     ; 5.787      ;
; 13.736 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a43~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.367     ; 5.736      ;
; 13.739 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a106~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.372     ; 5.728      ;
; 13.754 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a52~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.382     ; 5.703      ;
; 13.763 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.110     ; 5.966      ;
; 13.766 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a126~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.331     ; 5.742      ;
; 13.807 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a145~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.387     ; 5.645      ;
; 13.832 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a112~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.347     ; 5.660      ;
; 13.843 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a26~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.407     ; 5.589      ;
; 13.845 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a38~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.347     ; 5.647      ;
; 13.872 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a114~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.299     ; 5.668      ;
; 13.906 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a102~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.322     ; 5.611      ;
; 13.919 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a63~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.365     ; 5.555      ;
; 13.921 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a11~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.352     ; 5.566      ;
; 13.940 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a18~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.400     ; 5.499      ;
; 13.940 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a132~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.394     ; 5.505      ;
; 13.980 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a79~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.361     ; 5.498      ;
; 13.982 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a4~PORTBDATAOUT0   ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.391     ; 5.466      ;
; 14.002 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a84~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.368     ; 5.469      ;
; 14.009 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a39~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.350     ; 5.480      ;
; 14.050 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a75~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.375     ; 5.414      ;
; 14.058 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a65~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.406     ; 5.375      ;
; 14.067 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a9~PORTBDATAOUT0   ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.347     ; 5.425      ;
; 14.074 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a111~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.351     ; 5.414      ;
; 14.090 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.112     ; 5.637      ;
; 14.117 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a69~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.367     ; 5.355      ;
; 14.126 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a23~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.334     ; 5.379      ;
; 14.153 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.110     ; 5.576      ;
; 14.183 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a88~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.375     ; 5.281      ;
; 14.200 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a83~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.371     ; 5.268      ;
; 14.208 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a113~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.290     ; 5.341      ;
; 14.228 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a5~PORTBDATAOUT0   ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.406     ; 5.205      ;
; 14.244 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.112     ; 5.483      ;
; 14.274 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a100~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.330     ; 5.235      ;
; 14.292 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a36~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.373     ; 5.174      ;
; 14.294 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a7~PORTBDATAOUT0   ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.390     ; 5.155      ;
; 14.308 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a70~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.384     ; 5.147      ;
; 14.317 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a138~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.353     ; 5.169      ;
; 14.336 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a78~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.358     ; 5.145      ;
; 14.349 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a37~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.353     ; 5.137      ;
; 14.402 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a54~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.366     ; 5.071      ;
; 14.408 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a0~PORTBDATAOUT0   ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.390     ; 5.041      ;
; 14.412 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a25~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.386     ; 5.041      ;
; 14.415 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a103~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.330     ; 5.094      ;
; 14.415 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a109~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.354     ; 5.070      ;
; 14.424 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a15~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.335     ; 5.080      ;
; 14.461 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a6~PORTBDATAOUT0   ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.387     ; 4.991      ;
; 14.479 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a41~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.383     ; 4.977      ;
; 14.481 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a19~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.383     ; 4.975      ;
; 14.482 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a101~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.315     ; 5.042      ;
; 14.484 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a94~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.372     ; 4.983      ;
; 14.484 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a57~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.378     ; 4.977      ;
; 14.511 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.147     ; 5.181      ;
; 14.522 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a33~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.374     ; 4.943      ;
; 14.536 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a30~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.364     ; 4.939      ;
; 14.564 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a66~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.407     ; 4.868      ;
; 14.575 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a67~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.371     ; 4.893      ;
; 14.576 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a97~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.370     ; 4.893      ;
; 14.582 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a143~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.371     ; 4.886      ;
; 14.587 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.110     ; 5.142      ;
; 14.588 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a117~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.403     ; 4.848      ;
; 14.588 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a60~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.426     ; 4.825      ;
; 14.600 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a108~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.403     ; 4.836      ;
; 14.610 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a16~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.365     ; 4.864      ;
; 14.633 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a99~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.398     ; 4.808      ;
; 14.639 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a56~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.390     ; 4.810      ;
; 14.685 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a147~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.328     ; 4.826      ;
; 14.695 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a73~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.406     ; 4.738      ;
; 14.696 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a141~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.368     ; 4.775      ;
; 14.697 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.388     ; 4.754      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                          ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 15.587 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 4.332      ;
; 15.587 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 4.332      ;
; 15.587 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 4.332      ;
; 15.587 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 4.332      ;
; 15.587 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 4.332      ;
; 15.587 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 4.332      ;
; 15.587 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 4.332      ;
; 15.587 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 4.332      ;
; 15.587 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 4.332      ;
; 15.703 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.078     ; 4.217      ;
; 16.052 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.865      ;
; 16.052 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.865      ;
; 16.052 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.865      ;
; 16.052 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.865      ;
; 16.052 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.865      ;
; 16.052 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.865      ;
; 16.052 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.865      ;
; 16.052 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.865      ;
; 16.052 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.865      ;
; 16.096 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.821      ;
; 16.096 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.821      ;
; 16.096 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.821      ;
; 16.096 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.821      ;
; 16.096 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.821      ;
; 16.096 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.821      ;
; 16.096 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.821      ;
; 16.096 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.821      ;
; 16.096 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.821      ;
; 16.124 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.793      ;
; 16.124 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.793      ;
; 16.124 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.793      ;
; 16.124 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.793      ;
; 16.124 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.793      ;
; 16.124 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.793      ;
; 16.124 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.793      ;
; 16.124 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.793      ;
; 16.124 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.793      ;
; 16.124 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.793      ;
; 16.168 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.750      ;
; 16.203 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.714      ;
; 16.203 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.714      ;
; 16.203 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.714      ;
; 16.203 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.714      ;
; 16.203 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.714      ;
; 16.203 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.714      ;
; 16.203 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.714      ;
; 16.203 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.714      ;
; 16.203 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.714      ;
; 16.212 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.706      ;
; 16.257 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.660      ;
; 16.257 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.660      ;
; 16.257 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.660      ;
; 16.257 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.660      ;
; 16.257 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.660      ;
; 16.257 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.660      ;
; 16.257 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.660      ;
; 16.257 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.660      ;
; 16.257 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.660      ;
; 16.258 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.659      ;
; 16.258 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.659      ;
; 16.258 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.659      ;
; 16.258 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.659      ;
; 16.258 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.659      ;
; 16.258 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.659      ;
; 16.258 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.659      ;
; 16.258 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.659      ;
; 16.258 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.659      ;
; 16.270 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.647      ;
; 16.270 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.647      ;
; 16.270 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.647      ;
; 16.270 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.647      ;
; 16.270 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.647      ;
; 16.270 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.647      ;
; 16.270 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.647      ;
; 16.270 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.647      ;
; 16.270 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.647      ;
; 16.319 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.599      ;
; 16.363 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.554      ;
; 16.363 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.554      ;
; 16.363 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.554      ;
; 16.363 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.554      ;
; 16.363 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.554      ;
; 16.363 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.554      ;
; 16.363 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.554      ;
; 16.363 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.554      ;
; 16.363 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.554      ;
; 16.373 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.545      ;
; 16.374 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.544      ;
; 16.375 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.542      ;
; 16.375 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.542      ;
; 16.375 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.542      ;
; 16.375 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.542      ;
; 16.375 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.542      ;
; 16.375 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.542      ;
; 16.375 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.542      ;
; 16.375 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.542      ;
; 16.375 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.542      ;
; 16.386 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.532      ;
; 16.439 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.480      ;
; 16.439 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.480      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                                                                                                               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.292 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 0.948      ;
; 0.297 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 0.953      ;
; 0.299 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 0.955      ;
; 0.356 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.436      ; 1.014      ;
; 0.360 ; addr_reg[1]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.017      ;
; 0.385 ; VGA_Controller:u1|oVGA_H_SYNC                                                                        ; VGA_Controller:u1|oVGA_H_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.669      ;
; 0.387 ; data_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_datain_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.441      ; 1.050      ;
; 0.394 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.436      ; 1.052      ;
; 0.395 ; data_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~porta_datain_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.444      ; 1.061      ;
; 0.396 ; addr_reg[7]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.053      ;
; 0.400 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a68~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.054      ;
; 0.401 ; data_reg[0]                                                                                          ; data_reg[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; i[9]                                                                                                 ; i[9]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; i[8]                                                                                                 ; i[8]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; i[7]                                                                                                 ; i[7]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; i[4]                                                                                                 ; i[4]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; i[5]                                                                                                 ; i[5]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; i[6]                                                                                                 ; i[6]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; i[2]                                                                                                 ; i[2]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; i[3]                                                                                                 ; i[3]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; i[1]                                                                                                 ; i[1]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; data_reg[1]                                                                                          ; data_reg[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; data_reg[2]                                                                                          ; data_reg[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.669      ;
; 0.402 ; state.compute_pixel_loop                                                                             ; state.compute_pixel_loop                                                                                              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; state.done                                                                                           ; state.done                                                                                                            ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; i[0]                                                                                                 ; i[0]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; z_comp[1]                                                                                            ; z_comp[1]                                                                                                             ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; data_reg[3]                                                                                          ; data_reg[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; VGA_Controller:u1|oVGA_V_SYNC                                                                        ; VGA_Controller:u1|oVGA_V_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.421 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a70~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.436      ; 1.079      ;
; 0.427 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[2] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.695      ;
; 0.428 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[5] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[5]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.696      ;
; 0.428 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[0] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.696      ;
; 0.428 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[1] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.696      ;
; 0.437 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.094      ;
; 0.439 ; state.draw_pixel2                                                                                    ; state.compute_pixel_init                                                                                              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.706      ;
; 0.441 ; VGA_Controller:u1|V_Cont[9]                                                                          ; VGA_Controller:u1|V_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.708      ;
; 0.443 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.455      ; 1.120      ;
; 0.448 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a116~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.453      ; 1.123      ;
; 0.448 ; y_cursor[8]                                                                                          ; y_cursor[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.715      ;
; 0.448 ; x_cursor[9]                                                                                          ; x_cursor[9]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.716      ;
; 0.453 ; state.draw_pixel2                                                                                    ; state.done                                                                                                            ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.720      ;
; 0.456 ; state.compute_pixel_loop                                                                             ; state.draw_pixel                                                                                                      ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.723      ;
; 0.456 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a143~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.101      ;
; 0.457 ; i[9]                                                                                                 ; data_reg[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.725      ;
; 0.459 ; y_cursor[3]                                                                                          ; addr_reg[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.726      ;
; 0.462 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a140~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 1.123      ;
; 0.465 ; i[9]                                                                                                 ; data_reg[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.733      ;
; 0.466 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.451      ; 1.139      ;
; 0.467 ; y_cursor[4]                                                                                          ; addr_reg[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.734      ;
; 0.467 ; y_cursor[6]                                                                                          ; addr_reg[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.734      ;
; 0.551 ; VGA_Controller:u1|H_Cont[0]                                                                          ; VGA_Controller:u1|oCoord_X[0]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.129      ; 0.866      ;
; 0.576 ; VGA_Controller:u1|V_Cont[5]                                                                          ; VGA_Controller:u1|oCoord_Y[5]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.304      ;
; 0.577 ; state.draw_pixel1                                                                                    ; state.draw_pixel2                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.844      ;
; 0.582 ; y_cursor[1]                                                                                          ; addr_reg[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.849      ;
; 0.588 ; state.draw_pixel                                                                                     ; state.draw_pixel1                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.855      ;
; 0.590 ; VGA_Controller:u1|V_Cont[3]                                                                          ; VGA_Controller:u1|oCoord_Y[3]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.318      ;
; 0.592 ; y_cursor[7]                                                                                          ; addr_reg[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.859      ;
; 0.594 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[3] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[3]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.115      ; 0.895      ;
; 0.600 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[4] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[4]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.868      ;
; 0.615 ; VGA_Controller:u1|V_Cont[0]                                                                          ; VGA_Controller:u1|oCoord_Y[1]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.343      ;
; 0.617 ; VGA_Controller:u1|oCoord_Y[7]                                                                        ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a7~portb_address_reg0   ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.359      ; 1.198      ;
; 0.624 ; VGA_Controller:u1|V_Cont[1]                                                                          ; VGA_Controller:u1|oCoord_Y[1]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.352      ;
; 0.639 ; VGA_Controller:u1|H_Cont[7]                                                                          ; VGA_Controller:u1|H_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.923      ;
; 0.640 ; VGA_Controller:u1|H_Cont[9]                                                                          ; VGA_Controller:u1|H_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.924      ;
; 0.641 ; VGA_Controller:u1|H_Cont[5]                                                                          ; VGA_Controller:u1|H_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.925      ;
; 0.641 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a68~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.415      ; 1.278      ;
; 0.644 ; VGA_Controller:u1|H_Cont[8]                                                                          ; VGA_Controller:u1|H_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; VGA_Controller:u1|H_Cont[6]                                                                          ; VGA_Controller:u1|H_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; x_cursor[3]                                                                                          ; addr_reg[12]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.912      ;
; 0.644 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.298      ;
; 0.646 ; VGA_Controller:u1|H_Cont[1]                                                                          ; VGA_Controller:u1|H_Cont[1]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.930      ;
; 0.649 ; VGA_Controller:u1|H_Cont[3]                                                                          ; VGA_Controller:u1|H_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.933      ;
; 0.652 ; VGA_Controller:u1|H_Cont[4]                                                                          ; VGA_Controller:u1|H_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.936      ;
; 0.652 ; VGA_Controller:u1|V_Cont[4]                                                                          ; VGA_Controller:u1|oCoord_Y[4]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.380      ;
; 0.654 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a70~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 1.295      ;
; 0.655 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 1.315      ;
; 0.656 ; VGA_Controller:u1|V_Cont[3]                                                                          ; VGA_Controller:u1|V_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; y_cursor[5]                                                                                          ; y_cursor[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; VGA_Controller:u1|V_Cont[2]                                                                          ; VGA_Controller:u1|V_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.311      ;
; 0.658 ; VGA_Controller:u1|V_Cont[8]                                                                          ; VGA_Controller:u1|V_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; VGA_Controller:u1|V_Cont[5]                                                                          ; VGA_Controller:u1|V_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; VGA_Controller:u1|V_Cont[7]                                                                          ; VGA_Controller:u1|V_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a140~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.422      ; 1.303      ;
; 0.661 ; VGA_Controller:u1|V_Cont[6]                                                                          ; VGA_Controller:u1|V_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; y_cursor[2]                                                                                          ; y_cursor[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.665 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a68~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.415      ; 1.302      ;
; 0.665 ; x_cursor[8]                                                                                          ; x_cursor[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.933      ;
; 0.666 ; y_cursor[1]                                                                                          ; y_cursor[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.933      ;
; 0.666 ; y_cursor[3]                                                                                          ; y_cursor[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.933      ;
; 0.667 ; VGA_Controller:u1|V_Cont[6]                                                                          ; VGA_Controller:u1|oCoord_Y[6]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.395      ;
; 0.667 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a105~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 1.327      ;
; 0.668 ; x_cursor[6]                                                                                          ; x_cursor[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.936      ;
; 0.668 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a70~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.419      ; 1.309      ;
; 0.669 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.442      ; 1.333      ;
; 0.670 ; x_cursor[3]                                                                                          ; x_cursor[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.938      ;
; 0.671 ; y_cursor[7]                                                                                          ; y_cursor[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.938      ;
; 0.672 ; addr_reg[1]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 1.331      ;
; 0.673 ; x_cursor[2]                                                                                          ; x_cursor[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.941      ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                          ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.407 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.674      ;
; 0.427 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.694      ;
; 0.641 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.642 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.911      ;
; 0.645 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.912      ;
; 0.646 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.913      ;
; 0.648 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.915      ;
; 0.656 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.661 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.958 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.225      ;
; 0.959 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.959 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.960 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.961 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.228      ;
; 0.962 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.229      ;
; 0.968 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.235      ;
; 0.969 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.969 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.970 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.971 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.238      ;
; 0.973 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.976 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.243      ;
; 0.978 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.245      ;
; 0.979 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.246      ;
; 0.980 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.247      ;
; 0.985 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.250      ;
; 0.990 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.999 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.266      ;
; 1.079 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.346      ;
; 1.080 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.080 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.081 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.082 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.349      ;
; 1.084 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.351      ;
; 1.085 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.085 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.086 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.087 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.354      ;
; 1.095 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.361      ;
; 1.096 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.097 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.364      ;
; 1.097 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.362      ;
; 1.099 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.100 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.366      ;
; 1.101 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.102 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.369      ;
; 1.102 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.367      ;
; 1.104 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.371      ;
; 1.105 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.372      ;
; 1.111 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.376      ;
; 1.116 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.381      ;
; 1.124 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.391      ;
; 1.178 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.447      ;
; 1.205 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.472      ;
; 1.206 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.473      ;
; 1.207 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.474      ;
; 1.207 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.474      ;
; 1.208 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.473      ;
; 1.208 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.475      ;
; 1.210 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.477      ;
; 1.210 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.477      ;
; 1.211 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.478      ;
; 1.212 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.479      ;
; 1.212 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.479      ;
; 1.212 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.479      ;
; 1.213 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.478      ;
; 1.213 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.480      ;
; 1.221 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.488      ;
; 1.222 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.487      ;
; 1.223 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.490      ;
; 1.223 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.488      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                           ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -4.962 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -3.287     ; 1.907      ;
; -4.962 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -3.287     ; 1.907      ;
; -4.962 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -3.287     ; 1.907      ;
; -4.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -3.287     ; 1.682      ;
; -4.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -3.287     ; 1.682      ;
; -4.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -3.287     ; 1.682      ;
; -4.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -3.287     ; 1.682      ;
; -4.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -3.287     ; 1.682      ;
; -4.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -3.287     ; 1.682      ;
; -4.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -3.287     ; 1.682      ;
; -4.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -3.287     ; 1.682      ;
; -4.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -3.287     ; 1.682      ;
; -4.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -3.287     ; 1.682      ;
; -4.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -3.287     ; 1.682      ;
; -4.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -3.287     ; 1.682      ;
; -4.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -3.287     ; 1.682      ;
; -4.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -3.287     ; 1.682      ;
; -4.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -3.287     ; 1.682      ;
; -4.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -3.287     ; 1.682      ;
; -4.236 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.623      ;
; -4.236 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.623      ;
; -4.236 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.623      ;
; -4.236 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.623      ;
; -4.236 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.623      ;
; -4.236 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.623      ;
; -4.236 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.623      ;
; -4.236 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.623      ;
; -4.236 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.623      ;
; -4.236 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.623      ;
; -4.236 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.623      ;
; -4.236 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.623      ;
; -4.236 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.623      ;
; -4.236 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.623      ;
; -4.236 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.623      ;
; -4.236 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.623      ;
; -4.129 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.874     ; 1.487      ;
; -4.129 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.874     ; 1.487      ;
; -4.129 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.874     ; 1.487      ;
; -4.129 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.874     ; 1.487      ;
; -4.129 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.874     ; 1.487      ;
; -4.129 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.874     ; 1.487      ;
; -4.129 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.874     ; 1.487      ;
; -4.129 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.874     ; 1.487      ;
; -4.129 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.874     ; 1.487      ;
; -4.129 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.874     ; 1.487      ;
; -4.129 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.874     ; 1.487      ;
; -4.129 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.874     ; 1.487      ;
; -4.129 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.874     ; 1.487      ;
; -4.129 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.874     ; 1.487      ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                           ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 3.341 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.257     ; 1.336      ;
; 3.341 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.257     ; 1.336      ;
; 3.341 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.257     ; 1.336      ;
; 3.341 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.257     ; 1.336      ;
; 3.341 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.257     ; 1.336      ;
; 3.341 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.257     ; 1.336      ;
; 3.341 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.257     ; 1.336      ;
; 3.341 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.257     ; 1.336      ;
; 3.341 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.257     ; 1.336      ;
; 3.341 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.257     ; 1.336      ;
; 3.341 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.257     ; 1.336      ;
; 3.341 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.257     ; 1.336      ;
; 3.341 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.257     ; 1.336      ;
; 3.341 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.257     ; 1.336      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.226     ; 1.493      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.226     ; 1.493      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.226     ; 1.493      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.226     ; 1.493      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.226     ; 1.493      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.226     ; 1.493      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.226     ; 1.493      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.226     ; 1.493      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.226     ; 1.493      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.226     ; 1.493      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.226     ; 1.493      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.226     ; 1.493      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.226     ; 1.493      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.226     ; 1.493      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.226     ; 1.493      ;
; 3.467 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.226     ; 1.493      ;
; 3.978 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.687     ; 1.543      ;
; 3.978 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.687     ; 1.543      ;
; 3.978 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.687     ; 1.543      ;
; 3.978 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.687     ; 1.543      ;
; 3.978 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.687     ; 1.543      ;
; 3.978 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.687     ; 1.543      ;
; 3.978 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.687     ; 1.543      ;
; 3.978 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.687     ; 1.543      ;
; 3.978 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.687     ; 1.543      ;
; 3.978 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.687     ; 1.543      ;
; 3.978 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.687     ; 1.543      ;
; 3.978 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.687     ; 1.543      ;
; 3.978 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.687     ; 1.543      ;
; 3.978 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.687     ; 1.543      ;
; 3.978 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.687     ; 1.543      ;
; 3.978 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.687     ; 1.543      ;
; 4.215 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.687     ; 1.780      ;
; 4.215 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.687     ; 1.780      ;
; 4.215 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.687     ; 1.780      ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 9.684  ; 9.872        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.684  ; 9.872        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.684  ; 9.872        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.684  ; 9.872        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.684  ; 9.872        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.684  ; 9.872        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.684  ; 9.872        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.684  ; 9.872        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.684  ; 9.872        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.684  ; 9.872        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.819  ; 9.819        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 9.820  ; 9.820        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.820  ; 9.820        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.820  ; 9.820        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.833  ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 9.833  ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 9.907  ; 10.127       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.907  ; 10.127       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.907  ; 10.127       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.907  ; 10.127       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.907  ; 10.127       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.907  ; 10.127       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.907  ; 10.127       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.907  ; 10.127       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.907  ; 10.127       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.907  ; 10.127       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 10.167 ; 10.167       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 10.167 ; 10.167       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 10.178 ; 10.178       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.178 ; 10.178       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.178 ; 10.178       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.181 ; 10.181       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK2_50'                                  ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK2_50 ; Rise       ; CLOCK2_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK3_50'                                  ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK3_50 ; Rise       ; CLOCK3_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                      ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                          ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-------------------------+
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[0]               ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[10]              ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[11]              ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[12]              ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[13]              ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[14]              ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[15]              ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[16]              ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[17]              ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[18]~_Duplicate_1 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[18]~_Duplicate_6 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[19]~_Duplicate_1 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[19]~_Duplicate_6 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[1]               ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[20]~_Duplicate_1 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[20]~_Duplicate_6 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[21]~_Duplicate_1 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[21]~_Duplicate_6 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[22]~_Duplicate_1 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[22]~_Duplicate_6 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[23]~_Duplicate_1 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[23]~_Duplicate_6 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[24]~_Duplicate_1 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[24]~_Duplicate_6 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[25]~_Duplicate_1 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[25]~_Duplicate_6 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[26]~_Duplicate_1 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[26]~_Duplicate_6 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[27]~_Duplicate_1 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[27]~_Duplicate_6 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[28]~_Duplicate_1 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[28]~_Duplicate_6 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[29]~_Duplicate_1 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[29]~_Duplicate_6 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[2]               ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[30]~_Duplicate_1 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[30]~_Duplicate_6 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[31]~_Duplicate_1 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[31]~_Duplicate_6 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[32]~_Duplicate_1 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[32]~_Duplicate_6 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[33]~_Duplicate_1 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[33]~_Duplicate_6 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[34]~_Duplicate_1 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[34]~_Duplicate_6 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[35]~_Duplicate_1 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[35]~_Duplicate_6 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[3]               ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[4]               ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[5]               ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[6]               ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[7]               ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[8]               ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[9]               ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[0]~_Duplicate_1  ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[0]~_Duplicate_2  ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[0]~_Duplicate_3  ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[0]~_Duplicate_8  ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[10]~_Duplicate_1 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[10]~_Duplicate_2 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[10]~_Duplicate_3 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[10]~_Duplicate_8 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[11]~_Duplicate_1 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[11]~_Duplicate_2 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[11]~_Duplicate_3 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[11]~_Duplicate_8 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[12]~_Duplicate_1 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[12]~_Duplicate_2 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[12]~_Duplicate_3 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[12]~_Duplicate_8 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[13]~_Duplicate_1 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[13]~_Duplicate_2 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[13]~_Duplicate_3 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[13]~_Duplicate_8 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[14]~_Duplicate_1 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[14]~_Duplicate_2 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[14]~_Duplicate_3 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[14]~_Duplicate_8 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[15]~_Duplicate_1 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[15]~_Duplicate_2 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[15]~_Duplicate_3 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[15]~_Duplicate_8 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[16]~_Duplicate_1 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[16]~_Duplicate_2 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[16]~_Duplicate_3 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[16]~_Duplicate_8 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[17]~_Duplicate_1 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[17]~_Duplicate_2 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[17]~_Duplicate_3 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[17]~_Duplicate_8 ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[18]              ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[19]              ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[1]~_Duplicate_1  ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[1]~_Duplicate_2  ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[1]~_Duplicate_3  ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[1]~_Duplicate_8  ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[20]              ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[21]              ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[22]              ;
; 19.454 ; 19.805       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[23]              ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; 10.758 ; 11.144 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 10.758 ; 11.144 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]    ; CLOCK_50   ; 6.299  ; 6.971  ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 6.299  ; 6.971  ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; -4.954 ; -5.482 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -4.954 ; -5.482 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]    ; CLOCK_50   ; -5.056 ; -5.674 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -5.056 ; -5.674 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 11.486 ; 11.429 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 10.876 ; 10.802 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]   ; CLOCK_50   ; 10.133 ; 9.995  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 11.486 ; 11.429 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 8.892  ; 8.850  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 8.168  ; 7.998  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 11.727 ; 11.637 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 11.228 ; 11.185 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 9.961  ; 9.947  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 11.727 ; 11.637 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 6.037  ; 6.025  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 11.570 ; 11.421 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 10.840 ; 10.767 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 9.704  ; 9.697  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 11.570 ; 11.421 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 7.132  ; 6.973  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.141 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.289 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 5.682  ; 5.583  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 7.741  ; 7.754  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]   ; CLOCK_50   ; 7.654  ; 7.530  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 8.726  ; 8.654  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 5.682  ; 5.583  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 6.972  ; 6.889  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 6.860  ; 6.916  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 8.077  ; 8.120  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 6.860  ; 6.916  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 8.574  ; 8.527  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 5.351  ; 5.335  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 6.002  ; 6.058  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 7.704  ; 7.717  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 6.002  ; 6.058  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 8.589  ; 8.410  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 6.404  ; 6.247  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.686 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.831 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                    ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 46.99 MHz  ; 46.99 MHz       ; p1|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 249.56 MHz ; 249.56 MHz      ; CLOCK_50                                       ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 12.759 ; 0.000         ;
; CLOCK_50                                       ; 15.993 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.304 ; 0.000         ;
; CLOCK_50                                       ; 0.365 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                   ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; -4.396 ; -189.138      ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                   ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.925 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; 9.691  ; 0.000         ;
; CLOCK2_50                                      ; 16.000 ; 0.000         ;
; CLOCK3_50                                      ; 16.000 ; 0.000         ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.471 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 12.759 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a129~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.350     ; 6.731      ;
; 13.394 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a2~PORTBDATAOUT0   ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.322     ; 6.124      ;
; 13.483 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a51~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.288     ; 6.069      ;
; 13.519 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a82~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.325     ; 5.996      ;
; 13.535 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a47~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.290     ; 6.015      ;
; 13.576 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a81~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.359     ; 5.905      ;
; 13.595 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a55~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.322     ; 5.923      ;
; 13.684 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a107~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.339     ; 5.817      ;
; 13.685 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a10~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.318     ; 5.837      ;
; 13.840 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a40~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.357     ; 5.643      ;
; 13.857 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a137~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.342     ; 5.641      ;
; 13.883 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a17~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.365     ; 5.592      ;
; 13.900 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a44~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.314     ; 5.626      ;
; 13.904 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a3~PORTBDATAOUT0   ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.306     ; 5.630      ;
; 13.948 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a50~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.299     ; 5.593      ;
; 13.987 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a49~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.307     ; 5.546      ;
; 13.998 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a92~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.327     ; 5.515      ;
; 14.003 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a80~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.348     ; 5.489      ;
; 14.021 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a128~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.372     ; 5.447      ;
; 14.023 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a53~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.325     ; 5.492      ;
; 14.039 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a90~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.325     ; 5.476      ;
; 14.048 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a139~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.345     ; 5.447      ;
; 14.051 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a130~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.342     ; 5.447      ;
; 14.074 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a48~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.325     ; 5.441      ;
; 14.105 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a8~PORTBDATAOUT0   ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.301     ; 5.434      ;
; 14.119 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a58~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.334     ; 5.387      ;
; 14.132 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a64~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.371     ; 5.337      ;
; 14.134 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a43~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.331     ; 5.375      ;
; 14.165 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a131~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.354     ; 5.321      ;
; 14.171 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a96~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.370     ; 5.299      ;
; 14.175 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a89~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.326     ; 5.339      ;
; 14.238 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a61~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.338     ; 5.264      ;
; 14.247 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a126~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.296     ; 5.297      ;
; 14.251 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a145~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.348     ; 5.241      ;
; 14.259 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a38~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.308     ; 5.273      ;
; 14.270 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a52~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.344     ; 5.226      ;
; 14.288 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a106~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.340     ; 5.212      ;
; 14.292 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.113     ; 5.435      ;
; 14.301 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a112~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.307     ; 5.232      ;
; 14.313 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a102~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.288     ; 5.239      ;
; 14.315 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a26~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.367     ; 5.158      ;
; 14.339 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a63~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.327     ; 5.174      ;
; 14.352 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a114~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.262     ; 5.226      ;
; 14.399 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a79~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.324     ; 5.117      ;
; 14.400 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a4~PORTBDATAOUT0   ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.356     ; 5.084      ;
; 14.410 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a39~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.312     ; 5.118      ;
; 14.411 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a18~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.361     ; 5.068      ;
; 14.436 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a132~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.354     ; 5.050      ;
; 14.440 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a11~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.318     ; 5.082      ;
; 14.516 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a75~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.337     ; 4.987      ;
; 14.563 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a65~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.369     ; 4.908      ;
; 14.568 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a23~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.295     ; 4.977      ;
; 14.584 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a9~PORTBDATAOUT0   ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.308     ; 4.948      ;
; 14.587 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.113     ; 5.140      ;
; 14.602 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.114     ; 5.124      ;
; 14.608 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a113~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.254     ; 4.978      ;
; 14.608 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a84~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.329     ; 4.903      ;
; 14.617 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a111~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.316     ; 4.907      ;
; 14.628 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a5~PORTBDATAOUT0   ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.368     ; 4.844      ;
; 14.667 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a88~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.339     ; 4.834      ;
; 14.668 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a69~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.328     ; 4.844      ;
; 14.668 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.114     ; 5.058      ;
; 14.675 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a100~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.295     ; 4.870      ;
; 14.684 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a36~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.335     ; 4.821      ;
; 14.724 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a70~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.346     ; 4.770      ;
; 14.726 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a83~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.331     ; 4.783      ;
; 14.728 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a78~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.321     ; 4.791      ;
; 14.764 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a7~PORTBDATAOUT0   ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.351     ; 4.725      ;
; 14.764 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a138~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.315     ; 4.761      ;
; 14.775 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a109~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.320     ; 4.745      ;
; 14.779 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a54~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.330     ; 4.731      ;
; 14.811 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a25~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.349     ; 4.680      ;
; 14.822 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a0~PORTBDATAOUT0   ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.353     ; 4.665      ;
; 14.827 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a37~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.317     ; 4.696      ;
; 14.834 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a103~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.292     ; 4.714      ;
; 14.834 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a15~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.301     ; 4.705      ;
; 14.844 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a6~PORTBDATAOUT0   ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.350     ; 4.646      ;
; 14.871 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a41~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.346     ; 4.623      ;
; 14.873 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a19~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.343     ; 4.624      ;
; 14.895 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a101~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.280     ; 4.665      ;
; 14.905 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a94~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.336     ; 4.599      ;
; 14.950 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a117~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.366     ; 4.524      ;
; 14.952 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a30~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.328     ; 4.560      ;
; 14.967 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a57~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.342     ; 4.531      ;
; 14.994 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a66~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.368     ; 4.478      ;
; 14.996 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a108~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.363     ; 4.481      ;
; 15.002 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a60~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.387     ; 4.451      ;
; 15.007 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a56~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.352     ; 4.481      ;
; 15.010 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a67~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.338     ; 4.492      ;
; 15.016 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.144     ; 4.680      ;
; 15.022 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a33~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.336     ; 4.482      ;
; 15.025 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a143~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.335     ; 4.480      ;
; 15.031 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a97~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.337     ; 4.472      ;
; 15.044 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a99~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.360     ; 4.436      ;
; 15.066 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a141~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.331     ; 4.443      ;
; 15.066 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.113     ; 4.661      ;
; 15.069 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a147~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.289     ; 4.482      ;
; 15.082 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a110~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.337     ; 4.421      ;
; 15.087 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a125~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.320     ; 4.433      ;
; 15.104 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a16~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.331     ; 4.405      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                           ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 15.993 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.934      ;
; 15.993 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.934      ;
; 15.993 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.934      ;
; 15.993 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.934      ;
; 15.993 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.934      ;
; 15.993 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.934      ;
; 15.993 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.934      ;
; 15.993 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.934      ;
; 15.993 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.934      ;
; 16.111 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.070     ; 3.818      ;
; 16.407 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.519      ;
; 16.407 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.519      ;
; 16.407 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.519      ;
; 16.407 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.519      ;
; 16.407 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.519      ;
; 16.407 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.519      ;
; 16.407 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.519      ;
; 16.407 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.519      ;
; 16.407 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.519      ;
; 16.449 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.477      ;
; 16.449 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.477      ;
; 16.449 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.477      ;
; 16.449 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.477      ;
; 16.449 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.477      ;
; 16.449 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.477      ;
; 16.449 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.477      ;
; 16.449 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.477      ;
; 16.449 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.477      ;
; 16.502 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.425      ;
; 16.502 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.425      ;
; 16.502 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.425      ;
; 16.502 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.425      ;
; 16.502 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.425      ;
; 16.502 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.425      ;
; 16.502 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.425      ;
; 16.502 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.425      ;
; 16.502 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.425      ;
; 16.502 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.425      ;
; 16.525 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.403      ;
; 16.538 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.388      ;
; 16.538 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.388      ;
; 16.538 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.388      ;
; 16.538 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.388      ;
; 16.538 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.388      ;
; 16.538 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.388      ;
; 16.538 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.388      ;
; 16.538 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.388      ;
; 16.538 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.388      ;
; 16.567 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.361      ;
; 16.595 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.331      ;
; 16.595 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.331      ;
; 16.595 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.331      ;
; 16.595 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.331      ;
; 16.595 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.331      ;
; 16.595 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.331      ;
; 16.595 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.331      ;
; 16.595 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.331      ;
; 16.595 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.331      ;
; 16.598 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.328      ;
; 16.598 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.328      ;
; 16.598 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.328      ;
; 16.598 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.328      ;
; 16.598 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.328      ;
; 16.598 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.328      ;
; 16.598 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.328      ;
; 16.598 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.328      ;
; 16.598 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.328      ;
; 16.607 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.319      ;
; 16.607 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.319      ;
; 16.607 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.319      ;
; 16.607 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.319      ;
; 16.607 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.319      ;
; 16.607 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.319      ;
; 16.607 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.319      ;
; 16.607 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.319      ;
; 16.607 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.319      ;
; 16.656 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.272      ;
; 16.685 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.241      ;
; 16.685 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.241      ;
; 16.685 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.241      ;
; 16.685 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.241      ;
; 16.685 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.241      ;
; 16.685 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.241      ;
; 16.685 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.241      ;
; 16.685 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.241      ;
; 16.685 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.241      ;
; 16.694 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.232      ;
; 16.694 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.232      ;
; 16.694 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.232      ;
; 16.694 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.232      ;
; 16.694 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.232      ;
; 16.694 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.232      ;
; 16.694 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.232      ;
; 16.694 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.232      ;
; 16.694 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.232      ;
; 16.713 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.215      ;
; 16.716 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.212      ;
; 16.725 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.203      ;
; 16.754 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.173      ;
; 16.754 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.173      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                                                                                                               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.304 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 0.893      ;
; 0.310 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 0.899      ;
; 0.312 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 0.901      ;
; 0.338 ; VGA_Controller:u1|oVGA_H_SYNC                                                                        ; VGA_Controller:u1|oVGA_H_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.597      ;
; 0.353 ; data_reg[0]                                                                                          ; data_reg[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; i[9]                                                                                                 ; i[9]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; i[8]                                                                                                 ; i[8]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; i[7]                                                                                                 ; i[7]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; state.compute_pixel_loop                                                                             ; state.compute_pixel_loop                                                                                              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; state.done                                                                                           ; state.done                                                                                                            ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; i[4]                                                                                                 ; i[4]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; i[5]                                                                                                 ; i[5]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; i[6]                                                                                                 ; i[6]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; i[2]                                                                                                 ; i[2]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; i[3]                                                                                                 ; i[3]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; i[1]                                                                                                 ; i[1]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; data_reg[1]                                                                                          ; data_reg[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; data_reg[2]                                                                                          ; data_reg[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; data_reg[3]                                                                                          ; data_reg[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; i[0]                                                                                                 ; i[0]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; z_comp[1]                                                                                            ; z_comp[1]                                                                                                             ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; VGA_Controller:u1|oVGA_V_SYNC                                                                        ; VGA_Controller:u1|oVGA_V_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.359 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.389      ; 0.949      ;
; 0.364 ; addr_reg[1]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 0.953      ;
; 0.392 ; data_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_datain_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 0.987      ;
; 0.393 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a68~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.386      ; 0.980      ;
; 0.394 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[2] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.638      ;
; 0.395 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[0] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.639      ;
; 0.395 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[1] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.640      ;
; 0.396 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[5] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[5]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.640      ;
; 0.396 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.389      ; 0.986      ;
; 0.396 ; state.draw_pixel2                                                                                    ; state.compute_pixel_init                                                                                              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.640      ;
; 0.400 ; VGA_Controller:u1|V_Cont[9]                                                                          ; VGA_Controller:u1|V_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.643      ;
; 0.400 ; data_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~porta_datain_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.398      ; 0.999      ;
; 0.400 ; addr_reg[7]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 0.989      ;
; 0.405 ; y_cursor[8]                                                                                          ; y_cursor[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.649      ;
; 0.407 ; x_cursor[9]                                                                                          ; x_cursor[9]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.650      ;
; 0.414 ; i[9]                                                                                                 ; data_reg[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.658      ;
; 0.417 ; state.draw_pixel2                                                                                    ; state.done                                                                                                            ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.661      ;
; 0.419 ; state.compute_pixel_loop                                                                             ; state.draw_pixel                                                                                                      ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.663      ;
; 0.422 ; y_cursor[3]                                                                                          ; addr_reg[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.666      ;
; 0.424 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a70~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.389      ; 1.014      ;
; 0.428 ; i[9]                                                                                                 ; data_reg[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.672      ;
; 0.429 ; y_cursor[4]                                                                                          ; addr_reg[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.673      ;
; 0.429 ; y_cursor[6]                                                                                          ; addr_reg[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.673      ;
; 0.433 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.409      ; 1.043      ;
; 0.435 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 1.024      ;
; 0.441 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a116~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 1.048      ;
; 0.447 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a143~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.378      ; 1.026      ;
; 0.456 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a140~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 1.049      ;
; 0.458 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.404      ; 1.063      ;
; 0.516 ; VGA_Controller:u1|H_Cont[0]                                                                          ; VGA_Controller:u1|oCoord_X[0]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.117      ; 0.804      ;
; 0.528 ; state.draw_pixel1                                                                                    ; state.draw_pixel2                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.772      ;
; 0.533 ; y_cursor[1]                                                                                          ; addr_reg[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.777      ;
; 0.533 ; VGA_Controller:u1|V_Cont[5]                                                                          ; VGA_Controller:u1|oCoord_Y[5]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.497      ; 1.201      ;
; 0.539 ; state.draw_pixel                                                                                     ; state.draw_pixel1                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.783      ;
; 0.542 ; VGA_Controller:u1|V_Cont[0]                                                                          ; VGA_Controller:u1|oCoord_Y[1]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.497      ; 1.210      ;
; 0.543 ; y_cursor[7]                                                                                          ; addr_reg[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.787      ;
; 0.548 ; VGA_Controller:u1|V_Cont[1]                                                                          ; VGA_Controller:u1|oCoord_Y[1]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.497      ; 1.216      ;
; 0.549 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[4] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[4]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.793      ;
; 0.550 ; VGA_Controller:u1|V_Cont[3]                                                                          ; VGA_Controller:u1|oCoord_Y[3]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.497      ; 1.218      ;
; 0.556 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[3] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[3]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.103      ; 0.830      ;
; 0.580 ; VGA_Controller:u1|V_Cont[4]                                                                          ; VGA_Controller:u1|oCoord_Y[4]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.497      ; 1.248      ;
; 0.584 ; VGA_Controller:u1|H_Cont[7]                                                                          ; VGA_Controller:u1|H_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.843      ;
; 0.585 ; VGA_Controller:u1|H_Cont[9]                                                                          ; VGA_Controller:u1|H_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.844      ;
; 0.587 ; VGA_Controller:u1|H_Cont[5]                                                                          ; VGA_Controller:u1|H_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.846      ;
; 0.589 ; VGA_Controller:u1|H_Cont[8]                                                                          ; VGA_Controller:u1|H_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.848      ;
; 0.589 ; VGA_Controller:u1|H_Cont[6]                                                                          ; VGA_Controller:u1|H_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.848      ;
; 0.591 ; VGA_Controller:u1|H_Cont[1]                                                                          ; VGA_Controller:u1|H_Cont[1]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.850      ;
; 0.594 ; VGA_Controller:u1|H_Cont[3]                                                                          ; VGA_Controller:u1|H_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.853      ;
; 0.596 ; VGA_Controller:u1|H_Cont[4]                                                                          ; VGA_Controller:u1|H_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.855      ;
; 0.597 ; x_cursor[3]                                                                                          ; addr_reg[12]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; VGA_Controller:u1|oCoord_Y[7]                                                                        ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a7~portb_address_reg0   ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 1.112      ;
; 0.599 ; y_cursor[5]                                                                                          ; y_cursor[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.843      ;
; 0.600 ; VGA_Controller:u1|V_Cont[3]                                                                          ; VGA_Controller:u1|V_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; VGA_Controller:u1|V_Cont[2]                                                                          ; VGA_Controller:u1|V_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; VGA_Controller:u1|V_Cont[8]                                                                          ; VGA_Controller:u1|V_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.604 ; VGA_Controller:u1|V_Cont[5]                                                                          ; VGA_Controller:u1|V_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; VGA_Controller:u1|V_Cont[7]                                                                          ; VGA_Controller:u1|V_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; y_cursor[2]                                                                                          ; y_cursor[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.848      ;
; 0.606 ; VGA_Controller:u1|V_Cont[6]                                                                          ; VGA_Controller:u1|V_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.849      ;
; 0.606 ; VGA_Controller:u1|V_Cont[6]                                                                          ; VGA_Controller:u1|oCoord_Y[6]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.497      ; 1.274      ;
; 0.608 ; x_cursor[8]                                                                                          ; x_cursor[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.851      ;
; 0.609 ; y_cursor[1]                                                                                          ; y_cursor[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.853      ;
; 0.609 ; y_cursor[3]                                                                                          ; y_cursor[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.853      ;
; 0.612 ; y_cursor[7]                                                                                          ; y_cursor[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.856      ;
; 0.612 ; x_cursor[6]                                                                                          ; x_cursor[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.855      ;
; 0.613 ; x_cursor[3]                                                                                          ; x_cursor[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.856      ;
; 0.617 ; y_cursor[4]                                                                                          ; y_cursor[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.861      ;
; 0.617 ; y_cursor[6]                                                                                          ; y_cursor[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.861      ;
; 0.617 ; x_cursor[2]                                                                                          ; x_cursor[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.860      ;
; 0.617 ; x_cursor[5]                                                                                          ; x_cursor[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.860      ;
; 0.619 ; VGA_Controller:u1|V_Cont[0]                                                                          ; VGA_Controller:u1|V_Cont[0]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.862      ;
; 0.619 ; x_cursor[4]                                                                                          ; x_cursor[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.862      ;
; 0.619 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 1.207      ;
; 0.620 ; y_cursor[0]                                                                                          ; y_cursor[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.864      ;
; 0.622 ; VGA_Controller:u1|V_Cont[1]                                                                          ; VGA_Controller:u1|V_Cont[1]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.865      ;
; 0.624 ; VGA_Controller:u1|V_Cont[4]                                                                          ; VGA_Controller:u1|V_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.867      ;
; 0.624 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a68~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 1.195      ;
; 0.629 ; x_cursor[1]                                                                                          ; x_cursor[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.872      ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                           ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.365 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.608      ;
; 0.387 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.630      ;
; 0.585 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.829      ;
; 0.585 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.829      ;
; 0.586 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.831      ;
; 0.588 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.832      ;
; 0.588 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.832      ;
; 0.589 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.590 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.834      ;
; 0.591 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.593 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.836      ;
; 0.598 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.601 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.606 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.850      ;
; 0.873 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.117      ;
; 0.873 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.117      ;
; 0.874 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.118      ;
; 0.874 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.874 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.874 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.875 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.119      ;
; 0.875 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.119      ;
; 0.876 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.877 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.120      ;
; 0.878 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.121      ;
; 0.878 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.122      ;
; 0.879 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.123      ;
; 0.881 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.124      ;
; 0.884 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.128      ;
; 0.884 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.128      ;
; 0.885 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.887 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.132      ;
; 0.889 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.133      ;
; 0.890 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.134      ;
; 0.892 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.898 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.918 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.161      ;
; 0.973 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.217      ;
; 0.973 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.216      ;
; 0.973 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.216      ;
; 0.974 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.218      ;
; 0.974 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.217      ;
; 0.974 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.218      ;
; 0.975 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.983 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.227      ;
; 0.984 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.228      ;
; 0.984 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.985 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.229      ;
; 0.985 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.985 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.229      ;
; 0.986 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.987 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.232      ;
; 0.988 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.989 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.233      ;
; 0.994 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.238      ;
; 0.995 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.238      ;
; 0.995 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.238      ;
; 0.997 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.997 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.998 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 0.999 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.243      ;
; 0.999 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.244      ;
; 1.008 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.030 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.273      ;
; 1.075 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.319      ;
; 1.083 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.326      ;
; 1.084 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.328      ;
; 1.084 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.327      ;
; 1.084 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.327      ;
; 1.084 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.328      ;
; 1.085 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.094 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.337      ;
; 1.094 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.337      ;
; 1.094 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.337      ;
; 1.094 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.337      ;
; 1.095 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.339      ;
; 1.095 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.338      ;
; 1.095 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.338      ;
; 1.095 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.339      ;
; 1.096 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
; 1.097 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.340      ;
; 1.098 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.342      ;
; 1.098 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.341      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -4.396 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.873     ; 1.756      ;
; -4.396 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.873     ; 1.756      ;
; -4.396 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.873     ; 1.756      ;
; -4.155 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.872     ; 1.516      ;
; -4.155 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.872     ; 1.516      ;
; -4.155 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.872     ; 1.516      ;
; -4.155 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.872     ; 1.516      ;
; -4.155 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.872     ; 1.516      ;
; -4.155 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.872     ; 1.516      ;
; -4.155 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.872     ; 1.516      ;
; -4.155 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.872     ; 1.516      ;
; -4.155 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.872     ; 1.516      ;
; -4.155 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.872     ; 1.516      ;
; -4.155 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.872     ; 1.516      ;
; -4.155 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.872     ; 1.516      ;
; -4.155 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.872     ; 1.516      ;
; -4.155 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.872     ; 1.516      ;
; -4.155 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.872     ; 1.516      ;
; -4.155 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.872     ; 1.516      ;
; -3.698 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.465     ; 1.466      ;
; -3.698 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.465     ; 1.466      ;
; -3.698 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.465     ; 1.466      ;
; -3.698 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.465     ; 1.466      ;
; -3.698 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.465     ; 1.466      ;
; -3.698 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.465     ; 1.466      ;
; -3.698 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.465     ; 1.466      ;
; -3.698 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.465     ; 1.466      ;
; -3.698 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.465     ; 1.466      ;
; -3.698 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.465     ; 1.466      ;
; -3.698 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.465     ; 1.466      ;
; -3.698 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.465     ; 1.466      ;
; -3.698 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.465     ; 1.466      ;
; -3.698 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.465     ; 1.466      ;
; -3.698 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.465     ; 1.466      ;
; -3.698 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.465     ; 1.466      ;
; -3.593 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.334      ;
; -3.593 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.334      ;
; -3.593 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.334      ;
; -3.593 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.334      ;
; -3.593 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.334      ;
; -3.593 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.334      ;
; -3.593 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.334      ;
; -3.593 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.334      ;
; -3.593 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.334      ;
; -3.593 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.334      ;
; -3.593 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.334      ;
; -3.593 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.334      ;
; -3.593 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.334      ;
; -3.593 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.334      ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 2.925 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.945     ; 1.217      ;
; 2.925 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.945     ; 1.217      ;
; 2.925 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.945     ; 1.217      ;
; 2.925 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.945     ; 1.217      ;
; 2.925 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.945     ; 1.217      ;
; 2.925 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.945     ; 1.217      ;
; 2.925 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.945     ; 1.217      ;
; 2.925 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.945     ; 1.217      ;
; 2.925 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.945     ; 1.217      ;
; 2.925 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.945     ; 1.217      ;
; 2.925 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.945     ; 1.217      ;
; 2.925 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.945     ; 1.217      ;
; 2.925 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.945     ; 1.217      ;
; 2.925 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.945     ; 1.217      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.916     ; 1.366      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.916     ; 1.366      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.916     ; 1.366      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.916     ; 1.366      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.916     ; 1.366      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.916     ; 1.366      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.916     ; 1.366      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.916     ; 1.366      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.916     ; 1.366      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.916     ; 1.366      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.916     ; 1.366      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.916     ; 1.366      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.916     ; 1.366      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.916     ; 1.366      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.916     ; 1.366      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.916     ; 1.366      ;
; 3.519 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.341     ; 1.415      ;
; 3.519 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.341     ; 1.415      ;
; 3.519 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.341     ; 1.415      ;
; 3.519 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.341     ; 1.415      ;
; 3.519 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.341     ; 1.415      ;
; 3.519 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.341     ; 1.415      ;
; 3.519 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.341     ; 1.415      ;
; 3.519 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.341     ; 1.415      ;
; 3.519 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.341     ; 1.415      ;
; 3.519 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.341     ; 1.415      ;
; 3.519 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.341     ; 1.415      ;
; 3.519 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.341     ; 1.415      ;
; 3.519 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.341     ; 1.415      ;
; 3.519 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.341     ; 1.415      ;
; 3.519 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.341     ; 1.415      ;
; 3.519 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.341     ; 1.415      ;
; 3.712 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.342     ; 1.607      ;
; 3.712 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.342     ; 1.607      ;
; 3.712 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.342     ; 1.607      ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.691  ; 9.877        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.799  ; 9.799        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.799  ; 9.799        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.799  ; 9.799        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.828  ; 9.828        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.903  ; 10.121       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.156 ; 10.156       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 10.172 ; 10.172       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 10.200 ; 10.200       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.200 ; 10.200       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.200 ; 10.200       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK2_50 ; Rise       ; CLOCK2_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK3_50 ; Rise       ; CLOCK3_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                       ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                          ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-------------------------+
; 19.471 ; 19.801       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[0]~_Duplicate_3  ;
; 19.471 ; 19.801       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[10]~_Duplicate_3 ;
; 19.471 ; 19.801       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[11]~_Duplicate_3 ;
; 19.471 ; 19.801       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[12]~_Duplicate_3 ;
; 19.471 ; 19.801       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[13]~_Duplicate_3 ;
; 19.471 ; 19.801       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[14]~_Duplicate_3 ;
; 19.471 ; 19.801       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[15]~_Duplicate_3 ;
; 19.471 ; 19.801       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[16]~_Duplicate_3 ;
; 19.471 ; 19.801       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[17]~_Duplicate_3 ;
; 19.471 ; 19.801       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[1]~_Duplicate_3  ;
; 19.471 ; 19.801       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[2]~_Duplicate_3  ;
; 19.471 ; 19.801       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[3]~_Duplicate_3  ;
; 19.471 ; 19.801       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[4]~_Duplicate_3  ;
; 19.471 ; 19.801       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[5]~_Duplicate_3  ;
; 19.471 ; 19.801       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[6]~_Duplicate_3  ;
; 19.471 ; 19.801       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[7]~_Duplicate_3  ;
; 19.471 ; 19.801       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[8]~_Duplicate_3  ;
; 19.471 ; 19.801       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[9]~_Duplicate_3  ;
; 19.472 ; 19.802       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[18]~_Duplicate_6 ;
; 19.472 ; 19.802       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[19]~_Duplicate_6 ;
; 19.472 ; 19.802       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[20]~_Duplicate_6 ;
; 19.472 ; 19.802       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[21]~_Duplicate_6 ;
; 19.472 ; 19.802       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[22]~_Duplicate_6 ;
; 19.472 ; 19.802       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[23]~_Duplicate_6 ;
; 19.472 ; 19.802       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[24]~_Duplicate_6 ;
; 19.472 ; 19.802       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[25]~_Duplicate_6 ;
; 19.472 ; 19.802       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[26]~_Duplicate_6 ;
; 19.472 ; 19.802       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[27]~_Duplicate_6 ;
; 19.472 ; 19.802       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[28]~_Duplicate_6 ;
; 19.472 ; 19.802       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[29]~_Duplicate_6 ;
; 19.472 ; 19.802       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[30]~_Duplicate_6 ;
; 19.472 ; 19.802       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[31]~_Duplicate_6 ;
; 19.472 ; 19.802       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[32]~_Duplicate_6 ;
; 19.472 ; 19.802       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[33]~_Duplicate_6 ;
; 19.472 ; 19.802       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[34]~_Duplicate_6 ;
; 19.472 ; 19.802       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[35]~_Duplicate_6 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[18]~_Duplicate_4 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[19]~_Duplicate_4 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[20]~_Duplicate_4 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[21]~_Duplicate_4 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[22]~_Duplicate_4 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[23]~_Duplicate_4 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[24]~_Duplicate_4 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[25]~_Duplicate_4 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[26]~_Duplicate_4 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[27]~_Duplicate_4 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[28]~_Duplicate_4 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[29]~_Duplicate_4 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[30]~_Duplicate_4 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[31]~_Duplicate_4 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[32]~_Duplicate_4 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[33]~_Duplicate_4 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[34]~_Duplicate_4 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[35]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[18]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[18]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[19]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[19]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[20]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[20]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[21]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[21]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[22]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[22]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[23]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[23]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[24]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[24]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[25]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[25]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[26]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[26]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[27]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[27]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[28]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[28]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[29]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[29]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[30]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[30]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[31]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[31]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[32]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[32]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[33]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[33]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[34]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[34]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[35]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[35]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[0]~_Duplicate_6  ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[0]~_Duplicate_8  ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[10]~_Duplicate_6 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[10]~_Duplicate_8 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[11]~_Duplicate_6 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[11]~_Duplicate_8 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[12]~_Duplicate_6 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[12]~_Duplicate_8 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[13]~_Duplicate_6 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_real[13]~_Duplicate_8 ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; 9.747 ; 9.825 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 9.747 ; 9.825 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]    ; CLOCK_50   ; 5.596 ; 6.107 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 5.596 ; 6.107 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; -4.361 ; -4.737 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -4.361 ; -4.737 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]    ; CLOCK_50   ; -4.488 ; -4.939 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -4.488 ; -4.939 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 10.661 ; 10.367 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 10.119 ; 9.823  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]   ; CLOCK_50   ; 9.409  ; 9.143  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 10.661 ; 10.367 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 8.252  ; 8.043  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 7.628  ; 7.275  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 10.918 ; 10.565 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 10.448 ; 10.164 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 9.262  ; 9.042  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 10.918 ; 10.565 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 5.629  ; 5.497  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 10.781 ; 10.361 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 10.083 ; 9.788  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 9.027  ; 8.795  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 10.781 ; 10.361 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 6.641  ; 6.366  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.326 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.478 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 5.305  ; 5.081  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 7.234  ; 7.056  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]   ; CLOCK_50   ; 7.122  ; 6.862  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 8.155  ; 7.858  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 5.305  ; 5.081  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 6.531  ; 6.256  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 6.403  ; 6.287  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 7.548  ; 7.382  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 6.403  ; 6.287  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 8.020  ; 7.738  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 4.997  ; 4.866  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 5.617  ; 5.501  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 7.198  ; 7.020  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 5.617  ; 5.501  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 8.046  ; 7.637  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 5.971  ; 5.703  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.826 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.975 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 15.865 ; 0.000         ;
; CLOCK_50                                       ; 17.826 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.108 ; 0.000         ;
; CLOCK_50                                       ; 0.189 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                   ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; -2.548 ; -111.304      ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                   ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 1.769 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; 9.267  ; 0.000         ;
; CLOCK2_50                                      ; 16.000 ; 0.000         ;
; CLOCK3_50                                      ; 16.000 ; 0.000         ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.590 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 15.865 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a129~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.162     ; 3.801      ;
; 16.212 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a2~PORTBDATAOUT0   ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.137     ; 3.479      ;
; 16.231 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a47~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.102     ; 3.495      ;
; 16.253 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a51~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.101     ; 3.474      ;
; 16.280 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a81~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.165     ; 3.383      ;
; 16.304 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a82~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.134     ; 3.390      ;
; 16.321 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a107~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.153     ; 3.354      ;
; 16.370 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a55~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.131     ; 3.327      ;
; 16.447 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a40~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.168     ; 3.213      ;
; 16.459 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a10~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.127     ; 3.242      ;
; 16.492 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a92~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.134     ; 3.202      ;
; 16.515 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a53~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.134     ; 3.179      ;
; 16.516 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a80~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.159     ; 3.153      ;
; 16.520 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a3~PORTBDATAOUT0   ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.118     ; 3.190      ;
; 16.533 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a139~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.156     ; 3.139      ;
; 16.535 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a49~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.117     ; 3.176      ;
; 16.536 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a64~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.177     ; 3.115      ;
; 16.540 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a128~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.177     ; 3.111      ;
; 16.549 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a17~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.170     ; 3.109      ;
; 16.550 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a44~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.119     ; 3.159      ;
; 16.560 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a137~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.153     ; 3.115      ;
; 16.565 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a130~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.155     ; 3.108      ;
; 16.572 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a48~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.131     ; 3.125      ;
; 16.601 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a50~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.110     ; 3.117      ;
; 16.608 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a58~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.143     ; 3.077      ;
; 16.614 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a96~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.168     ; 3.046      ;
; 16.620 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a90~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.139     ; 3.069      ;
; 16.637 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a126~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.107     ; 3.084      ;
; 16.640 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a131~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.165     ; 3.023      ;
; 16.642 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a8~PORTBDATAOUT0   ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.113     ; 3.073      ;
; 16.661 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.025     ; 3.142      ;
; 16.673 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a145~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.155     ; 3.000      ;
; 16.682 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a89~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.140     ; 3.006      ;
; 16.685 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a106~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.154     ; 2.989      ;
; 16.694 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a43~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.140     ; 2.994      ;
; 16.700 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a61~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.147     ; 2.981      ;
; 16.704 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a52~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.153     ; 2.971      ;
; 16.729 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a114~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.075     ; 3.024      ;
; 16.746 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a112~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.112     ; 2.970      ;
; 16.749 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a38~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.121     ; 2.958      ;
; 16.772 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a102~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.101     ; 2.955      ;
; 16.774 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a26~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.172     ; 2.882      ;
; 16.808 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a18~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.169     ; 2.851      ;
; 16.809 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a63~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.140     ; 2.879      ;
; 16.813 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a132~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.158     ; 2.857      ;
; 16.820 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a84~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.139     ; 2.869      ;
; 16.823 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a79~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.138     ; 2.867      ;
; 16.835 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a70~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.157     ; 2.836      ;
; 16.837 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a39~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.125     ; 2.866      ;
; 16.852 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a69~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.138     ; 2.838      ;
; 16.862 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a4~PORTBDATAOUT0   ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.165     ; 2.801      ;
; 16.863 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a11~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.131     ; 2.834      ;
; 16.866 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a23~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.106     ; 2.856      ;
; 16.868 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a75~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.146     ; 2.814      ;
; 16.869 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.025     ; 2.934      ;
; 16.901 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a111~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.129     ; 2.798      ;
; 16.928 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a9~PORTBDATAOUT0   ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.116     ; 2.784      ;
; 16.935 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a65~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.174     ; 2.719      ;
; 16.948 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.025     ; 2.855      ;
; 16.949 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a83~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.137     ; 2.742      ;
; 16.955 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a36~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.144     ; 2.729      ;
; 16.966 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a113~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.067     ; 2.795      ;
; 16.969 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a5~PORTBDATAOUT0   ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.173     ; 2.686      ;
; 16.990 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a78~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.134     ; 2.704      ;
; 16.996 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.025     ; 2.807      ;
; 17.000 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a94~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.150     ; 2.678      ;
; 17.005 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a100~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.109     ; 2.714      ;
; 17.015 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a7~PORTBDATAOUT0   ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.155     ; 2.658      ;
; 17.026 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a37~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.131     ; 2.671      ;
; 17.029 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a138~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.128     ; 2.671      ;
; 17.041 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a88~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.147     ; 2.640      ;
; 17.059 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a25~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.153     ; 2.616      ;
; 17.060 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a15~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.115     ; 2.653      ;
; 17.064 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a0~PORTBDATAOUT0   ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.158     ; 2.606      ;
; 17.065 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a41~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.151     ; 2.612      ;
; 17.066 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a33~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.146     ; 2.616      ;
; 17.067 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a30~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.137     ; 2.624      ;
; 17.073 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a103~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.103     ; 2.652      ;
; 17.076 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a109~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.131     ; 2.621      ;
; 17.082 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a54~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.144     ; 2.602      ;
; 17.103 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a57~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.156     ; 2.569      ;
; 17.117 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a101~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.094     ; 2.617      ;
; 17.129 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a143~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.145     ; 2.554      ;
; 17.134 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a66~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.173     ; 2.521      ;
; 17.134 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a19~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.150     ; 2.544      ;
; 17.144 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.047     ; 2.637      ;
; 17.148 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a117~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.171     ; 2.509      ;
; 17.153 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a6~PORTBDATAOUT0   ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.154     ; 2.521      ;
; 17.154 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.025     ; 2.649      ;
; 17.161 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a125~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.128     ; 2.539      ;
; 17.168 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a67~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.145     ; 2.515      ;
; 17.173 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a108~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.170     ; 2.485      ;
; 17.174 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a97~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.143     ; 2.511      ;
; 17.177 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a16~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.139     ; 2.512      ;
; 17.178 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a60~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.187     ; 2.463      ;
; 17.191 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a56~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.164     ; 2.473      ;
; 17.192 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a99~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.167     ; 2.469      ;
; 17.197 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a136~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.138     ; 2.493      ;
; 17.201 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a110~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.150     ; 2.477      ;
; 17.207 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a42~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.149     ; 2.472      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                           ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 17.826 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.120      ;
; 17.826 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.120      ;
; 17.826 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.120      ;
; 17.826 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.120      ;
; 17.826 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.120      ;
; 17.826 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.120      ;
; 17.826 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.120      ;
; 17.826 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.120      ;
; 17.826 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.120      ;
; 17.891 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.039     ; 2.057      ;
; 18.071 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.875      ;
; 18.071 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.875      ;
; 18.071 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.875      ;
; 18.071 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.875      ;
; 18.071 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.875      ;
; 18.071 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.875      ;
; 18.071 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.875      ;
; 18.071 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.875      ;
; 18.071 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.875      ;
; 18.071 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.875      ;
; 18.083 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.862      ;
; 18.083 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.862      ;
; 18.083 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.862      ;
; 18.083 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.862      ;
; 18.083 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.862      ;
; 18.083 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.862      ;
; 18.083 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.862      ;
; 18.083 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.862      ;
; 18.083 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.862      ;
; 18.104 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.841      ;
; 18.104 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.841      ;
; 18.104 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.841      ;
; 18.104 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.841      ;
; 18.104 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.841      ;
; 18.104 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.841      ;
; 18.104 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.841      ;
; 18.104 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.841      ;
; 18.104 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.841      ;
; 18.148 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.799      ;
; 18.167 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.778      ;
; 18.167 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.778      ;
; 18.167 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.778      ;
; 18.167 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.778      ;
; 18.167 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.778      ;
; 18.167 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.778      ;
; 18.167 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.778      ;
; 18.167 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.778      ;
; 18.167 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.778      ;
; 18.169 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.778      ;
; 18.180 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.765      ;
; 18.180 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.765      ;
; 18.180 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.765      ;
; 18.180 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.765      ;
; 18.180 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.765      ;
; 18.180 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.765      ;
; 18.180 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.765      ;
; 18.180 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.765      ;
; 18.180 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.765      ;
; 18.184 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.761      ;
; 18.184 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.761      ;
; 18.184 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.761      ;
; 18.184 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.761      ;
; 18.184 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.761      ;
; 18.184 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.761      ;
; 18.184 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.761      ;
; 18.184 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.761      ;
; 18.184 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.761      ;
; 18.199 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.746      ;
; 18.199 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.746      ;
; 18.199 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.746      ;
; 18.199 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.746      ;
; 18.199 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.746      ;
; 18.199 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.746      ;
; 18.199 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.746      ;
; 18.199 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.746      ;
; 18.199 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.746      ;
; 18.232 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.715      ;
; 18.239 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.706      ;
; 18.239 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.706      ;
; 18.239 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.706      ;
; 18.239 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.706      ;
; 18.239 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.706      ;
; 18.239 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.706      ;
; 18.239 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.706      ;
; 18.239 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.706      ;
; 18.239 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.706      ;
; 18.245 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.702      ;
; 18.245 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.700      ;
; 18.245 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.700      ;
; 18.245 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.700      ;
; 18.245 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.700      ;
; 18.245 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.700      ;
; 18.245 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.700      ;
; 18.245 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.700      ;
; 18.245 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.700      ;
; 18.245 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.700      ;
; 18.249 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.698      ;
; 18.264 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.683      ;
; 18.296 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.650      ;
; 18.296 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.650      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                                                                                                               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.108 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.436      ;
; 0.113 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.441      ;
; 0.115 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.443      ;
; 0.149 ; addr_reg[1]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.477      ;
; 0.151 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.480      ;
; 0.159 ; data_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_datain_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.489      ;
; 0.166 ; addr_reg[7]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.494      ;
; 0.168 ; data_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~porta_datain_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.499      ;
; 0.168 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.496      ;
; 0.169 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a68~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.492      ;
; 0.172 ; VGA_Controller:u1|oVGA_H_SYNC                                                                        ; VGA_Controller:u1|oVGA_H_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 0.307      ;
; 0.180 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a70~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.508      ;
; 0.181 ; data_reg[0]                                                                                          ; data_reg[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; i[9]                                                                                                 ; i[9]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; i[8]                                                                                                 ; i[8]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; i[7]                                                                                                 ; i[7]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; state.compute_pixel_loop                                                                             ; state.compute_pixel_loop                                                                                              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; state.done                                                                                           ; state.done                                                                                                            ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; i[4]                                                                                                 ; i[4]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; i[5]                                                                                                 ; i[5]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; i[6]                                                                                                 ; i[6]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; i[2]                                                                                                 ; i[2]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; i[3]                                                                                                 ; i[3]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; i[1]                                                                                                 ; i[1]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; i[0]                                                                                                 ; i[0]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; z_comp[1]                                                                                            ; z_comp[1]                                                                                                             ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; data_reg[1]                                                                                          ; data_reg[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; data_reg[2]                                                                                          ; data_reg[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; data_reg[3]                                                                                          ; data_reg[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; VGA_Controller:u1|oVGA_V_SYNC                                                                        ; VGA_Controller:u1|oVGA_V_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.186 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[2] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.313      ;
; 0.187 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[0] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.314      ;
; 0.188 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[5] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[5]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[1] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.314      ;
; 0.190 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.518      ;
; 0.191 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.533      ;
; 0.195 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a116~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.237      ; 0.536      ;
; 0.198 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.537      ;
; 0.199 ; VGA_Controller:u1|V_Cont[9]                                                                          ; VGA_Controller:u1|V_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.325      ;
; 0.200 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a140~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.527      ;
; 0.201 ; state.compute_pixel_loop                                                                             ; state.draw_pixel                                                                                                      ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.327      ;
; 0.201 ; state.draw_pixel2                                                                                    ; state.compute_pixel_init                                                                                              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.327      ;
; 0.202 ; y_cursor[8]                                                                                          ; y_cursor[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.328      ;
; 0.202 ; state.draw_pixel2                                                                                    ; state.done                                                                                                            ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.328      ;
; 0.203 ; x_cursor[9]                                                                                          ; x_cursor[9]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.329      ;
; 0.204 ; y_cursor[3]                                                                                          ; addr_reg[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.330      ;
; 0.205 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a143~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 0.521      ;
; 0.207 ; i[9]                                                                                                 ; data_reg[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.333      ;
; 0.209 ; y_cursor[4]                                                                                          ; addr_reg[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.335      ;
; 0.209 ; y_cursor[6]                                                                                          ; addr_reg[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.335      ;
; 0.213 ; i[9]                                                                                                 ; data_reg[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.339      ;
; 0.241 ; VGA_Controller:u1|H_Cont[0]                                                                          ; VGA_Controller:u1|oCoord_X[0]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.387      ;
; 0.254 ; VGA_Controller:u1|V_Cont[5]                                                                          ; VGA_Controller:u1|oCoord_Y[5]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.256      ; 0.594      ;
; 0.260 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[3] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[3]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.408      ;
; 0.261 ; state.draw_pixel1                                                                                    ; state.draw_pixel2                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.387      ;
; 0.262 ; VGA_Controller:u1|V_Cont[3]                                                                          ; VGA_Controller:u1|oCoord_Y[3]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.256      ; 0.602      ;
; 0.263 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[4] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[4]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; y_cursor[1]                                                                                          ; addr_reg[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.389      ;
; 0.268 ; state.draw_pixel                                                                                     ; state.draw_pixel1                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.394      ;
; 0.271 ; y_cursor[7]                                                                                          ; addr_reg[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.397      ;
; 0.271 ; VGA_Controller:u1|V_Cont[0]                                                                          ; VGA_Controller:u1|oCoord_Y[1]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.256      ; 0.611      ;
; 0.274 ; VGA_Controller:u1|V_Cont[1]                                                                          ; VGA_Controller:u1|oCoord_Y[1]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.256      ; 0.614      ;
; 0.278 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.604      ;
; 0.281 ; x_cursor[3]                                                                                          ; addr_reg[12]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.408      ;
; 0.282 ; VGA_Controller:u1|oCoord_Y[7]                                                                        ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a7~portb_address_reg0   ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.171      ; 0.557      ;
; 0.285 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.611      ;
; 0.286 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.617      ;
; 0.288 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.614      ;
; 0.289 ; VGA_Controller:u1|V_Cont[4]                                                                          ; VGA_Controller:u1|oCoord_Y[4]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.256      ; 0.629      ;
; 0.290 ; VGA_Controller:u1|H_Cont[9]                                                                          ; VGA_Controller:u1|H_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 0.425      ;
; 0.290 ; VGA_Controller:u1|H_Cont[7]                                                                          ; VGA_Controller:u1|H_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 0.425      ;
; 0.291 ; VGA_Controller:u1|V_Cont[6]                                                                          ; VGA_Controller:u1|oCoord_Y[6]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.256      ; 0.631      ;
; 0.292 ; VGA_Controller:u1|H_Cont[5]                                                                          ; VGA_Controller:u1|H_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 0.427      ;
; 0.293 ; VGA_Controller:u1|H_Cont[8]                                                                          ; VGA_Controller:u1|H_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 0.428      ;
; 0.293 ; VGA_Controller:u1|H_Cont[6]                                                                          ; VGA_Controller:u1|H_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 0.428      ;
; 0.294 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a105~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.623      ;
; 0.294 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a70~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.213      ; 0.611      ;
; 0.295 ; VGA_Controller:u1|H_Cont[1]                                                                          ; VGA_Controller:u1|H_Cont[1]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 0.430      ;
; 0.295 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a68~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.208      ; 0.607      ;
; 0.295 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a105~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.627      ;
; 0.296 ; VGA_Controller:u1|H_Cont[3]                                                                          ; VGA_Controller:u1|H_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 0.431      ;
; 0.296 ; VGA_Controller:u1|H_Cont[4]                                                                          ; VGA_Controller:u1|H_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 0.431      ;
; 0.297 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a70~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.213      ; 0.614      ;
; 0.297 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a70~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.213      ; 0.614      ;
; 0.299 ; VGA_Controller:u1|V_Cont[3]                                                                          ; VGA_Controller:u1|V_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; y_cursor[5]                                                                                          ; y_cursor[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; VGA_Controller:u1|V_Cont[2]                                                                          ; VGA_Controller:u1|V_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; VGA_Controller:u1|V_Cont[5]                                                                          ; VGA_Controller:u1|V_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; VGA_Controller:u1|V_Cont[8]                                                                          ; VGA_Controller:u1|V_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; addr_reg[1]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.630      ;
; 0.301 ; VGA_Controller:u1|V_Cont[7]                                                                          ; VGA_Controller:u1|V_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; y_cursor[2]                                                                                          ; y_cursor[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; VGA_Controller:u1|V_Cont[6]                                                                          ; VGA_Controller:u1|V_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a116~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.629      ;
; 0.303 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a140~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.212      ; 0.619      ;
; 0.304 ; y_cursor[3]                                                                                          ; y_cursor[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.430      ;
; 0.305 ; y_cursor[1]                                                                                          ; y_cursor[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.431      ;
; 0.306 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a68~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.208      ; 0.618      ;
; 0.306 ; y_cursor[0]                                                                                          ; y_cursor[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.432      ;
; 0.306 ; x_cursor[6]                                                                                          ; x_cursor[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.432      ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                           ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.189 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.314      ;
; 0.193 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.318      ;
; 0.292 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.417      ;
; 0.292 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.299 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.441 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.441 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.566      ;
; 0.442 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.443 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.448 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.450 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.451 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.452 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.454 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.455 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.456 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.458 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.583      ;
; 0.461 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.504 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.504 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.629      ;
; 0.505 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.506 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.507 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.507 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.632      ;
; 0.508 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.509 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.511 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.636      ;
; 0.512 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.515 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.517 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.642      ;
; 0.517 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.642      ;
; 0.517 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.642      ;
; 0.518 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.519 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.520 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.645      ;
; 0.520 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.645      ;
; 0.520 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.645      ;
; 0.521 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.522 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.524 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.527 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.652      ;
; 0.536 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.662      ;
; 0.554 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.679      ;
; 0.554 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.679      ;
; 0.570 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.695      ;
; 0.571 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.571 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.571 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.696      ;
; 0.572 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
; 0.572 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
; 0.573 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.698      ;
; 0.574 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
; 0.574 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
; 0.574 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.699      ;
; 0.575 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.700      ;
; 0.575 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.700      ;
; 0.578 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.703      ;
; 0.581 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.706      ;
; 0.583 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.709      ;
; 0.583 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.708      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -2.548 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.810     ; 0.959      ;
; -2.548 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.810     ; 0.959      ;
; -2.548 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.810     ; 0.959      ;
; -2.427 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.809     ; 0.839      ;
; -2.427 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.809     ; 0.839      ;
; -2.427 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.809     ; 0.839      ;
; -2.427 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.809     ; 0.839      ;
; -2.427 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.809     ; 0.839      ;
; -2.427 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.809     ; 0.839      ;
; -2.427 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.809     ; 0.839      ;
; -2.427 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.809     ; 0.839      ;
; -2.427 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.809     ; 0.839      ;
; -2.427 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.809     ; 0.839      ;
; -2.427 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.809     ; 0.839      ;
; -2.427 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.809     ; 0.839      ;
; -2.427 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.809     ; 0.839      ;
; -2.427 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.809     ; 0.839      ;
; -2.427 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.809     ; 0.839      ;
; -2.427 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.809     ; 0.839      ;
; -2.188 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.806      ;
; -2.188 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.806      ;
; -2.188 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.806      ;
; -2.188 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.806      ;
; -2.188 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.806      ;
; -2.188 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.806      ;
; -2.188 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.806      ;
; -2.188 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.806      ;
; -2.188 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.806      ;
; -2.188 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.806      ;
; -2.188 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.806      ;
; -2.188 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.806      ;
; -2.188 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.806      ;
; -2.188 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.806      ;
; -2.188 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.806      ;
; -2.188 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.806      ;
; -2.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.736      ;
; -2.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.736      ;
; -2.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.736      ;
; -2.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.736      ;
; -2.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.736      ;
; -2.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.736      ;
; -2.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.736      ;
; -2.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.736      ;
; -2.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.736      ;
; -2.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.736      ;
; -2.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.736      ;
; -2.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.736      ;
; -2.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.736      ;
; -2.130 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.736      ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 1.769 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.285     ; 0.634      ;
; 1.769 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.285     ; 0.634      ;
; 1.769 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.285     ; 0.634      ;
; 1.769 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.285     ; 0.634      ;
; 1.769 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.285     ; 0.634      ;
; 1.769 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.285     ; 0.634      ;
; 1.769 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.285     ; 0.634      ;
; 1.769 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.285     ; 0.634      ;
; 1.769 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.285     ; 0.634      ;
; 1.769 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.285     ; 0.634      ;
; 1.769 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.285     ; 0.634      ;
; 1.769 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.285     ; 0.634      ;
; 1.769 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.285     ; 0.634      ;
; 1.769 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.285     ; 0.634      ;
; 1.822 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.274     ; 0.698      ;
; 1.822 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.274     ; 0.698      ;
; 1.822 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.274     ; 0.698      ;
; 1.822 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.274     ; 0.698      ;
; 1.822 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.274     ; 0.698      ;
; 1.822 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.274     ; 0.698      ;
; 1.822 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.274     ; 0.698      ;
; 1.822 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.274     ; 0.698      ;
; 1.822 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.274     ; 0.698      ;
; 1.822 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.274     ; 0.698      ;
; 1.822 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.274     ; 0.698      ;
; 1.822 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.274     ; 0.698      ;
; 1.822 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.274     ; 0.698      ;
; 1.822 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.274     ; 0.698      ;
; 1.822 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.274     ; 0.698      ;
; 1.822 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.274     ; 0.698      ;
; 2.057 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.488     ; 0.719      ;
; 2.057 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.488     ; 0.719      ;
; 2.057 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.488     ; 0.719      ;
; 2.057 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.488     ; 0.719      ;
; 2.057 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.488     ; 0.719      ;
; 2.057 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.488     ; 0.719      ;
; 2.057 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.488     ; 0.719      ;
; 2.057 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.488     ; 0.719      ;
; 2.057 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.488     ; 0.719      ;
; 2.057 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.488     ; 0.719      ;
; 2.057 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.488     ; 0.719      ;
; 2.057 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.488     ; 0.719      ;
; 2.057 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.488     ; 0.719      ;
; 2.057 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.488     ; 0.719      ;
; 2.057 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.488     ; 0.719      ;
; 2.057 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.488     ; 0.719      ;
; 2.163 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.490     ; 0.823      ;
; 2.163 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.490     ; 0.823      ;
; 2.163 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.490     ; 0.823      ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.268  ; 9.452        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.400  ; 9.400        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.400  ; 9.400        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.400  ; 9.400        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 9.448  ; 9.448        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 9.451  ; 9.451        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.461  ; 9.461        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 9.461  ; 9.461        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.330 ; 10.546       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 10.330 ; 10.546       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 10.330 ; 10.546       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 10.330 ; 10.546       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 10.330 ; 10.546       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 10.330 ; 10.546       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 10.330 ; 10.546       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 10.330 ; 10.546       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 10.330 ; 10.546       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 10.330 ; 10.546       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 10.330 ; 10.546       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 10.538 ; 10.538       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 10.538 ; 10.538       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 10.549 ; 10.549       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 10.599 ; 10.599       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.599 ; 10.599       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.599 ; 10.599       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK2_50 ; Rise       ; CLOCK2_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK3_50 ; Rise       ; CLOCK3_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                     ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                          ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a125~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a125~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a140~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a140~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a17~porta_address_reg0  ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a17~porta_we_reg        ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a25~porta_address_reg0  ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a25~porta_we_reg        ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a40~porta_address_reg0  ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a40~porta_we_reg        ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a41~porta_address_reg0  ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a41~porta_we_reg        ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a42~porta_address_reg0  ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a42~porta_we_reg        ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a45~porta_address_reg0  ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a45~porta_we_reg        ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a61~porta_address_reg0  ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a61~porta_we_reg        ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a80~porta_address_reg0  ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a80~porta_we_reg        ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a97~porta_address_reg0  ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a97~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a105~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a105~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a107~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a107~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a116~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a116~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a117~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a117~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a118~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a118~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a129~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a129~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a130~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a130~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a145~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a145~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a16~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a16~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a18~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a18~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a19~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a19~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a1~porta_address_reg0   ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a1~porta_we_reg         ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a24~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a24~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a26~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a26~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a27~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a27~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a2~porta_address_reg0   ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a2~porta_we_reg         ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a31~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a31~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a32~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a32~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a4~porta_address_reg0   ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a4~porta_we_reg         ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a58~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a58~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a65~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a65~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a67~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a67~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a6~porta_address_reg0   ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a6~porta_we_reg         ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a72~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a72~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a74~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a74~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a76~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a76~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a81~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a81~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a83~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a83~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a93~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a93~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a96~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a96~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a99~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a99~porta_we_reg        ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~porta_datain_reg0  ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a106~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a106~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_datain_reg0  ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~porta_we_reg       ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; 5.382 ; 6.525 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 5.382 ; 6.525 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]    ; CLOCK_50   ; 3.221 ; 4.176 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 3.221 ; 4.176 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; -2.574 ; -3.437 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -2.574 ; -3.437 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]    ; CLOCK_50   ; -2.560 ; -3.452 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -2.560 ; -3.452 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 5.762  ; 6.119  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 5.457  ; 5.829  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]   ; CLOCK_50   ; 5.158  ; 5.376  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 5.762  ; 6.119  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 4.445  ; 4.661  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 4.117  ; 4.372  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 5.889  ; 6.292  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 5.626  ; 6.031  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 5.002  ; 5.308  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 5.889  ; 6.292  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 3.075  ; 3.201  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 5.750  ; 6.117  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 5.419  ; 5.792  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 4.826  ; 5.102  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 5.750  ; 6.117  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 3.651  ; 3.847  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -8.412 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -8.437 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 2.877  ; 3.019  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 3.942  ; 4.282  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]   ; CLOCK_50   ; 3.845  ; 4.093  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 4.369  ; 4.704  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 2.877  ; 3.019  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 3.453  ; 3.656  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 3.501  ; 3.770  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 4.103  ; 4.474  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 3.501  ; 3.770  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 4.364  ; 4.708  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 2.716  ; 2.835  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 3.051  ; 3.251  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 3.904  ; 4.244  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 3.051  ; 3.251  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 4.294  ; 4.582  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 3.272  ; 3.458  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -8.698 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -8.726 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                           ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                ; 12.228 ; 0.108 ; -4.962   ; 1.769   ; 9.267               ;
;  CLOCK2_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 16.000              ;
;  CLOCK3_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 16.000              ;
;  CLOCK_50                                       ; 15.587 ; 0.189 ; N/A      ; N/A     ; 9.267               ;
;  p1|altpll_component|auto_generated|pll1|clk[0] ; 12.228 ; 0.108 ; -4.962   ; 1.769   ; 19.453              ;
; Design-wide TNS                                 ; 0.0    ; 0.0   ; -216.26  ; 0.0     ; 0.0                 ;
;  CLOCK2_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  CLOCK3_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                                       ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; -216.260 ; 0.000   ; 0.000               ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; 10.758 ; 11.144 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 10.758 ; 11.144 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]    ; CLOCK_50   ; 6.299  ; 6.971  ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 6.299  ; 6.971  ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; -2.574 ; -3.437 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -2.574 ; -3.437 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; KEY[*]    ; CLOCK_50   ; -2.560 ; -3.452 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -2.560 ; -3.452 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 11.486 ; 11.429 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 10.876 ; 10.802 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]   ; CLOCK_50   ; 10.133 ; 9.995  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 11.486 ; 11.429 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 8.892  ; 8.850  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 8.168  ; 7.998  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 11.727 ; 11.637 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 11.228 ; 11.185 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 9.961  ; 9.947  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 11.727 ; 11.637 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 6.037  ; 6.025  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 11.570 ; 11.421 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 10.840 ; 10.767 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 9.704  ; 9.697  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 11.570 ; 11.421 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 7.132  ; 6.973  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.141 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.289 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 2.877  ; 3.019  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 3.942  ; 4.282  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]   ; CLOCK_50   ; 3.845  ; 4.093  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 4.369  ; 4.704  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 2.877  ; 3.019  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 3.453  ; 3.656  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 3.501  ; 3.770  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 4.103  ; 4.474  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 3.501  ; 3.770  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 4.364  ; 4.708  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 2.716  ; 2.835  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 3.051  ; 3.251  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 3.904  ; 4.244  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 3.051  ; 3.251  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 4.294  ; 4.582  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 3.272  ; 3.458  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -8.698 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -8.726 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD_BLON      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_RTS      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK2_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK3_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[6]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[7]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[8]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[9]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[10]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[11]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[12]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[13]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[14]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[15]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[16]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[17]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_CTS                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[4]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[5]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[6]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[7]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; UART_RTS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; UART_RTS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; UART_RTS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.257 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.257 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; CLOCK_50                                       ; CLOCK_50                                       ; 630          ; 0        ; 0        ; 0        ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 4        ; 360      ; 0        ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; CLOCK_50                                       ; CLOCK_50                                       ; 630          ; 0        ; 0        ; 0        ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 4        ; 360      ; 0        ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                      ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|auto_generated|pll1|clk[0] ; 49       ; 0        ; 0        ; 0        ;
+------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                       ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|auto_generated|pll1|clk[0] ; 49       ; 0        ; 0        ; 0        ;
+------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 568   ; 568  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 165   ; 165  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Tue Mar 24 18:05:20 2015
Info: Command: quartus_sta juliaset -c juliaset
Info: qsta_default_script.tcl version: #1
Warning: Ignored assignments for entity "altsyncram_l5e2" -- entity does not exist in design
    Warning: Assignment for entity set_global_assignment -name OPTIMIZE_POWER_DURING_SYNTHESIS NORMAL_COMPILATION -entity altsyncram_l5e2 -tag quartusii was ignored
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'juliaset.SDC'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {p1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 125 -multiply_by 63 -duty_cycle 50.00 -name {p1|altpll_component|auto_generated|pll1|clk[0]} {p1|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {p1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 125 -multiply_by 63 -phase -90.00 -duty_cycle 50.00 -name {p1|altpll_component|auto_generated|pll1|clk[1]} {p1|altpll_component|auto_generated|pll1|clk[1]}
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Info: Worst-case setup slack is 12.228
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    12.228         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:    15.587         0.000 CLOCK_50 
Info: Worst-case hold slack is 0.292
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.292         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.407         0.000 CLOCK_50 
Critical Warning: Timing requirements not met
Info: Worst-case recovery slack is -4.962
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.962      -216.260 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case removal slack is 3.341
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.341         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case minimum pulse width slack is 9.683
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.683         0.000 CLOCK_50 
    Info:    16.000         0.000 CLOCK2_50 
    Info:    16.000         0.000 CLOCK3_50 
    Info:    19.453         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
Info: Worst-case setup slack is 12.759
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    12.759         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:    15.993         0.000 CLOCK_50 
Info: Worst-case hold slack is 0.304
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.304         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.365         0.000 CLOCK_50 
Critical Warning: Timing requirements not met
Info: Worst-case recovery slack is -4.396
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.396      -189.138 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case removal slack is 2.925
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.925         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case minimum pulse width slack is 9.691
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.691         0.000 CLOCK_50 
    Info:    16.000         0.000 CLOCK2_50 
    Info:    16.000         0.000 CLOCK3_50 
    Info:    19.471         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
Info: Worst-case setup slack is 15.865
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    15.865         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:    17.826         0.000 CLOCK_50 
Info: Worst-case hold slack is 0.108
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.108         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.189         0.000 CLOCK_50 
Critical Warning: Timing requirements not met
Info: Worst-case recovery slack is -2.548
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.548      -111.304 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case removal slack is 1.769
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.769         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case minimum pulse width slack is 9.267
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.267         0.000 CLOCK_50 
    Info:    16.000         0.000 CLOCK2_50 
    Info:    16.000         0.000 CLOCK3_50 
    Info:    19.590         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 469 megabytes
    Info: Processing ended: Tue Mar 24 18:05:30 2015
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:11


