[{"name":"吳昭正","email":"ccwu@ntut.edu.tw","latestUpdate":"2014-02-16 17:32:09","objective":"基本邏輯閘特性，算術演算回路，正反器及其應用回路，各種同步及非同步計數回路，解碼器及顯示回路。","schedule":"第   1  週 : 開學課程及相關規定說明\n第   2  週 : DE2-70 Quartus II  軟體簡介及使用\n第   3  週 : 半加器、全加器\n第   4  週 : 七段解碼、全加減法\n第   5  週 : VHDL多工器、乘法器\n第   6  週 : VHDL ROM、乘法器\n第   7  週 : 正反器、暫存器\n第   8  週 : 狀態機、RAM\n第   9  週 : 期  中  考\n第  10  週 : VHDL 計數器、Moore、Mealy狀態機\n第  11  週 : Moore、Mealy狀態機設計\n第  12  週 : Reduction of State Tables and Assignments\n第  13  週 : Comparator、Serial Adder、Parallel Multiplier\n第  14  週 : ALU of 4-bits CPU\n第  15  週 : 期末專題展示\n第  16  週 : 期末專題展示\n第  17  週 : 期末專題展示\n第  18  週 : 期  末  考","scorePolicy":"1. 實作完成-含每週實習實作及作業 (40 %)、\n2. 期中考 (20%)\n3. 期末專題製作報告 (40 %)。","materials":"Fundamentals of Logic Design, 6th Edition, by Charles H. Roth, Jr. &amp; Larry L. Kinney, Cengage, 2010.\n數位邏輯設計(VHDL入門實務) 黃慶璋.蔡忠勇 台科大.","foreignLanguageTextbooks":false}]
