## 引言
功率二[极管](@entry_id:909477)是[电力](@entry_id:264587)电子技术中不可或缺的基础元件，其作用贯穿于从整流、续流到开关保护的各种应用场景。尽管其电路符号简单，但其内部复杂的物理过程决定了[电力](@entry_id:264587)转换系统的效率、可靠性和功率密度。对于[电力](@entry_id:264587)电子领域的研究生和工程师而言，仅仅了解其外部特性是不够的；深入理解其微观结构如何决定宏观的电流-电压（I-V）特性，是进行高级器件选型、[系统优化](@entry_id:262181)和[故障分析](@entry_id:174589)的关键。本文旨在填补理论与实践之间的知识鸿沟，系统性地揭示功率二[极管](@entry_id:909477)性能背后的物理学原理。

本文将分为三个核心章节，引导读者层层递进地掌握功率二[极管](@entry_id:909477)的知识体系。在“原理与机制”章节中，我们将从半导体物理的第一性原理出发，剖析P-N结的形成、正向导通时的[电导率调制](@entry_id:1122868)、反向阻断时的雪崩击穿机制，以及决定开关速度的反向恢复过程。接着，在“应用与跨学科联系”章节中，我们将把这些物理原理应用于解决实际工程问题，探讨导通与[开关损耗](@entry_id:1132728)的权衡、[击穿电压](@entry_id:265833)的优化设计，并展示其与材料科学、热管理及系统寄生参数的相互作用。最后，“动手实践”部分将提供具体的计算和分析练习，帮助读者将理论知识转化为解决实际问题的能力。通过这一结构化的学习路径，读者将能够建立起从器件物理到系统应用的完整知识框架。

## 原理与机制

本章旨在深入探讨功率二[极管](@entry_id:909477)结构及其电流-电压（I-V）特性的基本物理原理和核心机制。继引言之后，我们将从半导体物理的第一性原理出发，系统地剖析决定二[极管](@entry_id:909477)在正向导通、反向阻断以及动态开关过程中性能表现的关键因素。我们将从最基本的P-N结平衡状态开始，逐步构建起对复杂功率器件行为的深刻理解。

### P-N结的平衡状态：[内建电势](@entry_id:137446)

所有基于P-N结的半导体器件，其基本行为都源于P型和[N型半导体](@entry_id:141304)接触时形成的界面。当一块P型半导体和一块[N型半导体](@entry_id:141304)接触时，由于[载流子浓度梯度](@entry_id:197424)，P区的多数载流子（空穴）会向N区扩散，而N区的多数载流子（电子）则会向P区扩散。这一过程导致在结区附近，P区一侧留下了带负电的受主离子，N区一侧留下了带正电的施主离子，从而形成了一个没有自由载流子的区域，即**[空间电荷区](@entry_id:136997)**（Space-Charge Region, SCR），也称为**耗尽区**（Depletion Region）。

这个固定的空间电荷区会产生一个从N区指向P区的内建电场。该电场对载流子的扩散运动产生阻碍作用，同时促使[少数载流子](@entry_id:272708)产生漂移运动。当漂移电流与扩散电流达到[动态平衡](@entry_id:136767)时，系统达到热平衡状态。在[热平衡](@entry_id:157986)下，整个器件的**[费米能](@entry_id:143977)级**（$E_F$）必须保持在同一水平线上。正是由于[费米能](@entry_id:143977)级的对齐，导致了P区和N区中性区之间产生了[静电势](@entry_id:188370)差，这个电势差即为**[内建电势](@entry_id:137446)**（built-in potential），记为 $V_{bi}$。

我们可以基于玻尔兹曼统计和[质量作用定律](@entry_id:916274)来推导[内建电势](@entry_id:137446)的表达式。在[非简并半导体](@entry_id:203941)中，平衡状态下电子浓度 $n_0$ 和空穴浓度 $p_0$ 与[费米能](@entry_id:143977)级 $E_F$ 及本征[费米能](@entry_id:143977)级 $E_i$ 的关系为：
$$n_0 = n_i \exp\left(\frac{E_F - E_i}{kT}\right)$$
$$p_0 = n_i \exp\left(\frac{E_i - E_F}{kT}\right)$$
其中 $k$ 是[玻尔兹曼常数](@entry_id:142384)，$T$ 是绝对温度，$q$ 是[基本电荷](@entry_id:272261)，$n_i$ 是本征载流子浓度。

在一个单边突变 $p^+-n$ 结中，我们假设P区[重掺杂](@entry_id:1125993)，其受主浓度为 $N_A$，N区为轻掺杂的漂移区，其施主浓度为 $N_D$。在远离结区的[电中性](@entry_id:138647)区，我们近似认为P区中的空穴浓度 $p_{p0} \approx N_A$，N区中的电子浓度 $n_{n0} \approx N_D$。通过上述关系式，可以分别得到P区和N区的本征[费米能](@entry_id:143977)级位置。内建电势 $V_{bi}$ 正是这两个区域静电势的差值，其大小等于两边本征[费米能](@entry_id:143977)级的能量差除以电荷 $q$。经过推导，我们得到[内建电势](@entry_id:137446)的表达式 ：
$$V_{bi} = \frac{kT}{q} \ln\left(\frac{N_A N_D}{n_i^2}\right)$$
这个公式揭示了内建电势由[掺杂浓度](@entry_id:272646) $N_A$、$N_D$ 和材料的本征载流子浓度 $n_i$ 共同决定。

内建电势的温度特性也至关重要。从上式看，$V_{bi}$ 同时依赖于温度 $T$ 和 $n_i(T)$。硅的[本征载流子浓度](@entry_id:144530) $n_i$ 随温度的升高而急剧增加，其关系大致为 $n_i(T) \propto T^{3/2} \exp\left(-\frac{E_g}{2kT}\right)$，其中 $E_g$ 是禁带宽度。尽管公式中的 $T$ 因子随温度线性增加，但 $n_i^2$ 项在对数函数的分母中，并且随温度呈指数级增长。因此，$n_i^2$ 的增长效应远超线性因子 $T$ 的影响，导致对数项的值随温度升高而迅速减小。最终的结果是，**内建电势 $V_{bi}$ 随着温度的升高而降低**。这一特性对二[极管](@entry_id:909477)的正向压降等参数具有显著影响 。

### 正向I-V特性：从理想二[极管](@entry_id:909477)到功率二[极管](@entry_id:909477)的现实

#### [理想二极管方程](@entry_id:185664)及其[适用范围](@entry_id:636189)

当对P-N结施加正向偏压 $V$ 时，内建势垒被削弱，多数载流子的扩散运动急剧增强，形成正向电流。在理想情况下，该电流 $I$ 与电压 $V$ 的关系由著名的**肖克利[二极管方程](@entry_id:267052)**（Shockley diode equation）描述：
$$I = I_s \left( \exp\left(\frac{qV}{nkT}\right) - 1 \right)$$
其中 $I_s$ 是[反向饱和电流](@entry_id:263407)，$n$ 是**理想因子**（ideality factor）。对于理想的扩散控制电流，理想因子 $n=1$。然而，在实际的功率二[极管](@entry_id:909477)中，$n$ 的值常常偏离1，这反映了器件内部复杂的载流子输运和复合机制。理想因子的精确定义为 $n \equiv \left(\frac{q}{kT}\right)\frac{dV}{d(\ln I)}$，它描述了I-V曲线在半对数坐标系下斜率的偏离程度。

在低正向偏压下，[空间电荷区](@entry_id:136997)内的**Shockley-Read-Hall (SRH) 复合**可能成为电流的主导机制。由于[复合率](@entry_id:203271)最大值发生在 $np$ 乘积最大的区域，而 $np = n_i^2 \exp(qV_j/kT)$，可以推导出复合电流与 $\exp(qV_j/2kT)$ 成正比，这对应于理想因子 $n \approx 2$。因此，许多功率二[极管](@entry_id:909477)在小电流区域表现出接近2的理想因子 。

#### [PIN二极管](@entry_id:192090)与电导率调制

为了在高反向电压下保持低的正向导通[压降](@entry_id:199916)，功率二[极管](@entry_id:909477)通常采用**[PIN结构](@entry_id:160407)**，即在重掺杂的 $p^+$ 和 $n^+$ 区之间插入一个宽的、轻掺杂的“本征”层（通常是轻掺杂的 $n^-$ 区），称为**漂移区**。这个漂移区用于承受大部分反向电压。

在正向导通时，特别是当电流密度较大时，会发生**高水平注入**（High-Level Injection, HLI）。这意味着从 $p^+$ 和 $n^+$ 区注入到漂移区的载流子（空穴和电子）浓度远大于漂移区原有的背景掺杂浓度 $N_D$。这些高浓度的电子和空穴在漂移区内形成了一个[电中性](@entry_id:138647)的**[电子-空穴等离子体](@entry_id:141168)**。

高水平注入对I-V特性有两大影响  ：
1.  **[理想因子](@entry_id:137944)为2**：在HLI条件下，$np \approx \Delta n \cdot \Delta p = \Delta^2$，其中 $\Delta$ 是注入的过剩载流子浓度。根据结定律 $np = n_i^2 \exp(qV_j/kT)$，我们得到 $\Delta \propto \exp(qV_j/2kT)$。由于正向电流主要由这些注入的载流子决定，因此电流也与 $\exp(qV_j/2kT)$ 成正比，从而导致[理想因子](@entry_id:137944) $n \approx 2$。
2.  **电导率调制**：高浓度的[电子-空穴等离子体](@entry_id:141168)极大地提高了漂移区的电导率 $\sigma = q(\mu_n n + \mu_p p)$，这一现象称为**电导率调制**（conductivity modulation）。这使得原本为[高阻态](@entry_id:163861)的漂移区在导通时呈现出低得多的电阻，从而显著降低了二[极管](@entry_id:909477)的通态[压降](@entry_id:199916)。

深入分析漂移区内的载流子分布，可以发现它并非均匀的。在[稳态](@entry_id:139253)下，载流子分布由**双极[扩散方程](@entry_id:170713)**（ambipolar diffusion equation）决定 ：
$$ \frac{d^2\Delta(x)}{dx^2} - \frac{\Delta(x)}{L_a^2} = 0 $$
其中 $L_a = \sqrt{D_a \tau}$ 是双极[扩散长度](@entry_id:172761)，$D_a$ 是双极扩散系数，$\tau$ 是[载流子寿命](@entry_id:269775)。对于对称的边界条件，该方程的解是一个[悬链线](@entry_id:178436)（双曲余弦）函数，在漂移区中心浓度最低，两端最高。这意味着[电导率调制](@entry_id:1122868)效应在漂移区中心最弱，[电阻率](@entry_id:143840) $\rho(x) = 1/\sigma(x)$ 在中心处达到峰值。

#### 完整的正向I-V曲线

综合以上机制，我们可以描绘出功率[PIN二极管](@entry_id:192090)完整的正向I-V[特性曲线](@entry_id:918058) ：
- **低电流区**：电流由空间电荷区复合主导，呈指数关系，[理想因子](@entry_id:137944) $n \approx 2$。
- **中高电流区（HLI）**：高水平注入发生，漂移区被等离子体填充。此时，通过漂移区的电流与注入的[载流子浓度](@entry_id:143028)成正比，即 $I \propto \Delta n$。总电流 $I$ 用于补充在漂移区内复合掉的载流子，即 $I \approx Q_F / \tau$，其中 $Q_F$ 是总存储电荷。可以推导出，漂移区上的[压降](@entry_id:199916) $V_i$ 变得几乎不随电流变化而变化，其值约为 $V_i \approx w^2/((\mu_n+\mu_p)\tau)$，其中 $w$ 是漂移区宽度。
- **高电流区**：总的[正向压降](@entry_id:272515) $V_F$ 是结电压 $V_J$、漂移区[压降](@entry_id:199916) $V_i$ 和串联电阻[压降](@entry_id:199916) $I R_s$ 的总和：$V_F \approx V_J + V_i + I R_s$。由于 $V_J$ 随电流对数增长，而 $V_i$ 近似为常数，当电流足够大时，$I R_s$ 线性项将占据主导地位。这使得I-V曲线从指数关系过渡到**准线性关系**。
- **极高电流区**：在极高的注入水平下，**俄歇复合**（Auger recombination）可能取代SRH复合成为主导机制。在这种情况下，[载流子寿命](@entry_id:269775)与载流子浓度的平方成反比（$\tau_{eff} \propto 1/\Delta^2$）。分析表明，这会使得电流与 $\exp(qV_j/kT)$ 成正比，从而将[理想因子](@entry_id:137944)推回到接近1的水平（在串联电阻效应变得显著之前） 。

### 反向阻断特性：击穿机制与设计

#### 耗尽区与电场分布

当对二[极管](@entry_id:909477)施加[反向偏压](@entry_id:262204) $V_R$ 时，[耗尽区宽度](@entry_id:1123565)会增加，以支撑外部施加的电压。根据**泊松方程** $dE/dx = \rho/\varepsilon_s$，我们可以求解耗尽区内的电场分布。对于一个单边突变 $p^+-n^-$ 结，[耗尽区](@entry_id:136997)主要扩展到轻掺杂的 $n^-$ 区，其空间电荷密度近似为恒定的 $\rho \approx qN_D$。

积分泊松方程可得，电场在耗尽区内呈线性分布。电场在 $p^+-n^-$ 结界面处达到最大值 $E_{max}$，并在[耗尽区](@entry_id:136997)边缘减小到零。这个电场分布呈一个三角形 。

#### 雪崩击穿

随着反向电压的增加，耗尽区内的电场强度也随之增强。当电场足够强时，载流子在电场中加速获得的能量足以通过[碰撞电离](@entry_id:271278)（impact ionization）产生新的[电子-空穴对](@entry_id:142506)。这些新产生的载流子又会被加速并产生更多的载流子，形成一个链式反应，即**雪崩倍增**（avalanche multiplication）。当倍增效应变得无限大时，电流会急剧增加，器件发生**雪崩击穿**（avalanche breakdown）。

发生[雪崩击穿](@entry_id:261148)的条件是，最大电场强度 $E_{max}$ 达到了材料的**临界电场** $E_c$。更精确的判据是**电离积分**等于1 ：
$$ \int_{0}^{W_{dep}} \alpha_n(E(x)) \exp\left[-\int_{0}^{x}(\alpha_n - \alpha_p)dx'\right] dx = 1 $$
一个常用的简化判据是 $\int_{0}^{W_{dep}} (\alpha_n + \alpha_p) dx \approx 1$。其中，$\alpha_n$ 和 $\alpha_p$ 分别是电子和空穴的电离系数，它们是电场的强函数，通常用**[Chynoweth定律](@entry_id:1122397)** $\alpha(E) = A \exp(-B/E)$ 来描述。

由于电离[积分方程](@entry_id:138643)没有解析解，通常需要通过数值方法求解。给定[掺杂浓度](@entry_id:272646) $N_D$，可以数值求解满足电离积分等于1的峰值电场 $E_M$。一旦求得 $E_M$，就可以利用关系式 $V_{BR} = \frac{\varepsilon_s E_M^2}{2qN_D}$ 计算出击穿电压 $V_{BR}$ 。

#### 穿通与非穿通设计

功率二[极管](@entry_id:909477)的设计需要在阻断电压和导通[压降](@entry_id:199916)之间进行权衡。这引出了两种主要的设计理念：**非穿通**（Non-Punch-Through, NPT）和**穿通**（Punch-Through, PT）。

- **非穿通（NPT）**：漂移区设计得足够宽，使得在达到雪崩击穿电压时，耗尽区仍未扩展到整个漂移区的末端。其电场分布是理想的三角形 。
- **穿通（PT）**：漂移区设计得较薄。在达到理想[击穿电压](@entry_id:265833)之前，耗尽区就已经扩展到整个漂移区，即“穿通”到另一端的 $n^+$ 层。此时，电场分布呈梯形。

我们可以计算一个**临界漂移区厚度** $W_{crit}$，在该厚度下，器件恰好同时发生穿通和[雪崩击穿](@entry_id:261148)。这个厚度由 $W_{crit} = \frac{\varepsilon_s E_c}{q N_D}$ 给出 。厚度大于 $W_{crit}$ 的是NPT设计，小于 $W_{crit}$ 的是PT设计。PT设计可以用更薄的漂移区获得相同的击穿电压，这有助于降低通态[压降](@entry_id:199916)，但会牺牲其他性能。

#### 边缘终端与雪崩耐受性

实际的功率器件是三维结构，P-N结在芯片边缘会弯曲。在一个简单的平面结边缘（如台面结构），由于曲率效应，电场会发生**电场拥挤**（field crowding），导致边缘的电场强度远高于芯片中心区域。这将导致器件在远低于理论[击穿电压](@entry_id:265833)时就在边缘过早击穿，这种现象称为**表面击穿** 。

为了实现接近理想的体[击穿电压](@entry_id:265833)，必须采用**边缘终端技术**（edge termination），如**结终端扩展**（Junction Termination Extension, JTE）、**[场板](@entry_id:1124937)**（field plate）和**[保护环](@entry_id:275307)**（guard rings）等。这些技术旨在扩展边缘的耗尽区，平滑电场分布，从而防止电场拥挤。

**雪崩耐受性**（avalanche ruggedness）是衡量功率器件承受[雪崩击穿](@entry_id:261148)事件能力的重要指标，通常通过**[非钳位感性开关](@entry_id:1133584)**（Unclamped Inductive Switching, UIS）测试来评估。在UIS测试中，器件被迫在雪崩模式下耗散掉储存在[电感中的能量](@entry_id:267514)。

器件的雪崩耐受性与两个因素密切相关：
1.  **击穿的均匀性**：得益于有效的边缘终端，击穿必须均匀地发生在整个有源区，而不是局部化在边缘。
2.  **雪崩电压的正[温度系数](@entry_id:262493)（PTC）**：在硅等材料中，当温度升高时，由于声子散射增强，载流子获得足够能量以引发电离变得更加困难。因此，需要更高的电场才能维持雪崩，这表现为击穿电压 $V_{BR}$ 随温度升高而增加。这个PTC特性提供了一个强大的**[负反馈机制](@entry_id:911944)**：如果器件的某个微小区域因电流过大而过热，其局部 $V_{BR}$ 会升高，迫使电流流向温度较低、局部 $V_{BR}$ 较低的区域。这种自稳定机制能有效抑制电流成丝（current filamentation）和[热点形成](@entry_id:1126187)，从而提高了器件的雪崩耐受性 。

在NPT和PT设计的比较中，NPT结构通常具有更好的雪崩耐受性。这是因为在NPT器件中，三角形电场分布使得雪崩产生区域分布较广。而在PT器件中，尤其是在动态雪崩条件下，移动的载流子空间电荷会重塑电场，可能导致电场峰值从 $p^+-n^-$ 结转移到漂移区后端的 $n^--n^+$ 界面。这将导致雪崩和产热高度局域化，使器件更容易因热失控而失效 。

### 动态特性：[反向恢复](@entry_id:1130987)与[寿命控制](@entry_id:1127211)

功率二[极管](@entry_id:909477)从正向导通切换到反向阻断状态时，并不能瞬间完成。由于在导通期间漂移区存储了大量的[电子-空穴等离子体](@entry_id:141168)（**[存储电荷](@entry_id:1132461)** $Q_F$），必须先将这些电荷移除，器件才能开始承受反向电压。这个过程称为**[反向恢复](@entry_id:1130987)**（reverse recovery）。

反向恢复过程通常分为两个阶段：
1.  **存储阶段（$t_a$）**：电流从正向值下降，过零后变为反向电流。在此期间，由于漂移区仍充满电荷，结电压仍为正，二[极管](@entry_id:909477)仍处于导通状态。反向电流将边界处的电荷扫出。
2.  **恢复阶段（$t_b$）**：当一侧结附近的电荷被清除后，该结开始承受反向电压，[耗尽区](@entry_id:136997)开始形成。剩余的电荷通过复合和反向电场的扫出而被清除，反向电流随之衰减至反向漏电流水平。

[反向恢复](@entry_id:1130987)过程的关键参数包括：**反向恢复电荷** $Q_{rr}$（恢复期间流过的总电荷）、**峰值反向电流** $I_{RM}$ 以及描述恢[复曲线](@entry_id:171648)形状的**软度因子** $S = t_b/t_a$。$Q_{rr}$ 造成了显著的**[开关损耗](@entry_id:1132728)**。

为了减少[开关损耗](@entry_id:1132728)，需要减小 $Q_{rr}$。由于存储电荷近似满足 $Q_F \approx I_F \tau_{eff}$，最直接的方法是减小载流子寿命 $\tau_{eff}$。这一过程称为**[寿命控制](@entry_id:1127211)**或“**寿命杀死**”（lifetime killing），通常通过在硅中引入[深能级](@entry_id:1123476)复合中心来实现，例如金（Au）、铂（Pt）掺杂或电子/质子辐照。

然而，[寿命控制](@entry_id:1127211)带来了一个基本的性能权衡 ：
- **优点**：减小 $\tau_{eff}$ 会直接降低[存储电荷](@entry_id:1132461) $Q_F$，从而减小 $Q_{rr}$ 和 $I_{RM}$，降低[开关损耗](@entry_id:1132728)。
- **缺点1：增加通态[压降](@entry_id:199916) $V_F$**。寿命缩短意味着电导率调制效应减弱，导致通态电阻增大，从而增加了导通损耗。
- **缺点2：增加漏电流**。用于增强复合的[深能级陷阱](@entry_id:272618)在[反向偏压](@entry_id:262204)下会成为**产生中心**，通过SRH机制产生电子-空穴对，从而增加了器件的漏电流。这一效应在高温下尤为显著，因为产生率与 $n_i(T)$ 成正比。
- **缺点3：恶化恢复软度**。寿命减小使得剩余[电荷复合](@entry_id:199266)得更快，导致电流在 $t_b$ 阶段迅速“猝灭”（snap-off）。这使得恢复变“硬”（$S$ 减小），产生很大的 $dI/dt$。这个快速变化的电流与电路中的杂散电感相互作用，会引起剧烈的电压[过冲](@entry_id:147201)和电磁干扰（EMI）。

此外，复合中心的空间分布也对恢复特性有重要影响。均匀分布的复合中心（如电子辐照）可以使[存储电荷](@entry_id:1132461)轮廓更均匀地衰减，从而在降低 $Q_{rr}$ 的同时保持较好的软度。而局域化的复合中心（如靠近结区的金扩散）则会引起电荷的非均匀清除，导致非常硬的恢复特性 。

### 先进二[极管](@entry_id:909477)结构：肖特基与MPS二[极管](@entry_id:909477)

为了克服传统[PIN二极管](@entry_id:192090)在开关速度上的瓶颈，业界发展出了基于不同物理原理的功率二[极管](@entry_id:909477)结构。其中最重要的是**[肖特基势垒](@entry_id:141319)二[极管](@entry_id:909477)**（Schottky Barrier Diode, SBD）和**合并PIN与肖特基二极管**（Merged PIN-Schottky, MPS）。

#### [肖特基势垒](@entry_id:141319)二[极管](@entry_id:909477) (SBD)

SBD是一种**多数载流子器件**（[单极性器件](@entry_id:261746)），它利用[金属-半导体接触](@entry_id:144862)形成的肖特基势垒来[整流](@entry_id:197363)。
- **优点**：其导通由多数载流子（如[N型半导体](@entry_id:141304)中的电子）越过势垒形成，几乎没有少数载流子注入和存储。因此，SBD的**反向恢复电荷 $Q_{rr}$ 几乎为零**，开关速度极快。此外，其开启电压通常低于[PIN二极管](@entry_id:192090)。
- **缺点**：由于没有[电导率调制](@entry_id:1122868)效应，其通态[压降](@entry_id:199916)由漂移区电阻决定，在高电流下会变得很高。此外，由于热电子发射和势垒降低效应，其**反向漏电流通常远高于[PIN二极管](@entry_id:192090)**，且对温度敏感。

#### 合并PIN与肖特基二极管 (MPS)

MPS二[极管](@entry_id:909477)（也称结势垒[肖特基二极管](@entry_id:136475)，JBS）是一种混合结构，旨在结合SBD和[PIN二极管](@entry_id:192090)的优点 。其结构是在主要的[肖特基接触](@entry_id:203080)区域内，嵌入了网格状的P-N结。

- **正向导通**：在低电压下，电流主要流过肖特基区域，表现出SBD的低开启电压特性。随着电压和电流的增加，嵌入的P-N结开始导通，并向漂移区注入少量[少数载流子](@entry_id:272708)，实现一定程度的[电导率调制](@entry_id:1122868)，从而抑制了在高电流下电阻的急剧上升。
- **反向阻断**：在[反向偏压](@entry_id:262204)下，P-N结的[耗尽区](@entry_id:136997)会横向扩展[并合](@entry_id:147963)并，从而“**屏蔽**”了肖特基接触面，使其免受高电场的直接作用。这有效抑制了肖特基势垒降低效应，使得MPS二[极管](@entry_id:909477)的**漏电流远低于纯SBD，接近于[PIN二极管](@entry_id:192090)的水平**。
- **[反向恢复](@entry_id:1130987)**：由于大部分导通电流仍由多数载流子承载，其存储电荷远小于[PIN二极管](@entry_id:192090)，因此其 **$Q_{rr}$ 非常小**，开关性能与SBD相当。

综上所述，MPS二[极管](@entry_id:909477)通过巧妙的[结构设计](@entry_id:196229)，成功地实现了低通态[压降](@entry_id:199916)、极快开关速度（低 $Q_{rr}$）和低漏电流的优异组合，成为现代高性能功率变换系统中的关键器件。其性能通常表现为 ：
- **通态[压降](@entry_id:199916) $V_F$**: SBD  MPS  PIN
- **[反向恢复电荷](@entry_id:1130988) $Q_{rr}$**: SBD ≈ MPS ≪ PIN
- **漏电流 $I_{leak}$**: PIN  MPS  SBD