Fitter report for wm
Fri Oct 30 22:36:57 2015
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Fri Oct 30 22:36:57 2015      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; wm                                         ;
; Top-level Entity Name              ; washingmachine_top                         ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C25Q240C8                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,078 / 24,624 ( 4 % )                     ;
;     Total combinational functions  ; 1,068 / 24,624 ( 4 % )                     ;
;     Dedicated logic registers      ; 147 / 24,624 ( < 1 % )                     ;
; Total registers                    ; 147                                        ;
; Total pins                         ; 30 / 149 ( 20 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C25Q240C8                          ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; o_state[0]   ; Missing drive strength and slew rate ;
; o_state[1]   ; Missing drive strength and slew rate ;
; o_state[2]   ; Missing drive strength and slew rate ;
; o_state[3]   ; Missing drive strength and slew rate ;
; o_state[4]   ; Missing drive strength and slew rate ;
; o_state[5]   ; Missing drive strength and slew rate ;
; o_index_n[0] ; Missing drive strength and slew rate ;
; o_index_n[1] ; Missing drive strength and slew rate ;
; o_index_n[2] ; Missing drive strength and slew rate ;
; o_index_n[3] ; Missing drive strength and slew rate ;
; o_seg_n[0]   ; Missing drive strength and slew rate ;
; o_seg_n[1]   ; Missing drive strength and slew rate ;
; o_seg_n[2]   ; Missing drive strength and slew rate ;
; o_seg_n[3]   ; Missing drive strength and slew rate ;
; o_seg_n[4]   ; Missing drive strength and slew rate ;
; o_seg_n[5]   ; Missing drive strength and slew rate ;
; o_seg_n[6]   ; Missing drive strength and slew rate ;
; o_seg_n[7]   ; Missing drive strength and slew rate ;
; o_lsb[0]     ; Missing drive strength and slew rate ;
; o_lsb[1]     ; Missing drive strength and slew rate ;
; o_lsb[2]     ; Missing drive strength and slew rate ;
; o_lsb[3]     ; Missing drive strength and slew rate ;
; o_lsb[4]     ; Missing drive strength and slew rate ;
; o_lsb[5]     ; Missing drive strength and slew rate ;
; o_lsb[6]     ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1290 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1290 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1280    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/dt/FDU/eelab/wm/output_files/wm.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,078 / 24,624 ( 4 % ) ;
;     -- Combinational with no register       ; 931                    ;
;     -- Register only                        ; 10                     ;
;     -- Combinational with a register        ; 137                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 218                    ;
;     -- 3 input functions                    ; 274                    ;
;     -- <=2 input functions                  ; 576                    ;
;     -- Register only                        ; 10                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 686                    ;
;     -- arithmetic mode                      ; 382                    ;
;                                             ;                        ;
; Total registers*                            ; 147 / 25,294 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 147 / 24,624 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 670 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 87 / 1,539 ( 6 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 30 / 149 ( 20 % )      ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 5                      ;
; M9Ks                                        ; 0 / 66 ( 0 % )         ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 5 / 20 ( 25 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 3%           ;
; Maximum fan-out                             ; 101                    ;
; Highest non-global fan-out                  ; 45                     ;
; Total fan-out                               ; 3204                   ;
; Average fan-out                             ; 2.46                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1078 / 24624 ( 4 % )  ; 0 / 24624 ( 0 % )              ;
;     -- Combinational with no register       ; 931                   ; 0                              ;
;     -- Register only                        ; 10                    ; 0                              ;
;     -- Combinational with a register        ; 137                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 218                   ; 0                              ;
;     -- 3 input functions                    ; 274                   ; 0                              ;
;     -- <=2 input functions                  ; 576                   ; 0                              ;
;     -- Register only                        ; 10                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 686                   ; 0                              ;
;     -- arithmetic mode                      ; 382                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 147                   ; 0                              ;
;     -- Dedicated logic registers            ; 147 / 24624 ( < 1 % ) ; 0 / 24624 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 87 / 1539 ( 6 % )     ; 0 / 1539 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 30                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 5 / 24 ( 20 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 3199                  ; 5                              ;
;     -- Registered Connections               ; 592                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 5                     ; 0                              ;
;     -- Output Ports                         ; 25                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                          ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk            ; 33    ; 2        ; 0            ; 16           ; 14           ; 101                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_acc_n        ; 114   ; 4        ; 47           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_start_n      ; 110   ; 4        ; 40           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_water_full_n ; 113   ; 4        ; 45           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n          ; 212   ; 8        ; 25           ; 34           ; 21           ; 51                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; o_index_n[0] ; 240   ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_index_n[1] ; 239   ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_index_n[2] ; 238   ; 8        ; 3            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_index_n[3] ; 237   ; 8        ; 3            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_lsb[0]     ; 224   ; 8        ; 16           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_lsb[1]     ; 223   ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_lsb[2]     ; 195   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_lsb[3]     ; 196   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_lsb[4]     ; 197   ; 7        ; 38           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_lsb[5]     ; 219   ; 8        ; 20           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_lsb[6]     ; 221   ; 8        ; 18           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_n[0]   ; 233   ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_n[1]   ; 230   ; 8        ; 14           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_n[2]   ; 232   ; 8        ; 14           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_n[3]   ; 236   ; 8        ; 3            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_n[4]   ; 235   ; 8        ; 7            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_n[5]   ; 231   ; 8        ; 14           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_n[6]   ; 226   ; 8        ; 16           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_n[7]   ; 234   ; 8        ; 7            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_state[0]   ; 107   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_state[1]   ; 108   ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_state[2]   ; 109   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_state[3]   ; 111   ; 4        ; 43           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_state[4]   ; 112   ; 4        ; 43           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_state[5]   ; 117   ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                     ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; 12       ; DIFFIO_L3n, DATA1, ASDO                 ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L4p, FLASH_nCE, nCSO             ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 17       ; nSTATUS                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; 23       ; DCLK                                    ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 24       ; DATA0                                   ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 25       ; nCONFIG                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; 30       ; nCE                                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 153      ; CONF_DONE                               ; -                        ; -                       ; Dedicated Programming Pin ;
; 155      ; MSEL0                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 157      ; MSEL1                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL2                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL3                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 162      ; DIFFIO_R4n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 196      ; DIFFIO_T19n, PADD1                      ; Use as regular IO        ; o_lsb[3]                ; Dual Purpose Pin          ;
; 197      ; DIFFIO_T19p, PADD2                      ; Use as regular IO        ; o_lsb[4]                ; Dual Purpose Pin          ;
; 219      ; DIFFIO_T10p, DATA3                      ; Use as regular IO        ; o_lsb[5]                ; Dual Purpose Pin          ;
; 221      ; DIFFIO_T9p, DATA4                       ; Use as regular IO        ; o_lsb[6]                ; Dual Purpose Pin          ;
; 224      ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; o_lsb[0]                ; Dual Purpose Pin          ;
; 226      ; DATA5                                   ; Use as regular IO        ; o_seg_n[6]              ; Dual Purpose Pin          ;
; 231      ; DIFFIO_T6p, DATA6                       ; Use as regular IO        ; o_seg_n[5]              ; Dual Purpose Pin          ;
; 232      ; DIFFIO_T5n, DATA7                       ; Use as regular IO        ; o_seg_n[2]              ; Dual Purpose Pin          ;
; 233      ; DIFFIO_T3p, DATA11                      ; Use as regular IO        ; o_seg_n[0]              ; Dual Purpose Pin          ;
; 236      ; DATA12, DQS1T/CQ1T#,CDPCLK7             ; Use as regular IO        ; o_seg_n[3]              ; Dual Purpose Pin          ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 17 ( 6 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 20 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 9 / 22 ( 41 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 15 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 3 / 20 ( 15 % )  ; 2.5V          ; --           ;
; 8        ; 17 / 22 ( 77 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 5        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 6        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 7        ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 10       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 14       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 19       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 20       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 23       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 25         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 27         ; 2        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 38       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 39       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 40       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 42       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 44       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 45       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 46       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 47       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 50       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 51       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 52       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 53       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 56       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 57       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 58       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 64       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 66       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 74       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 77       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 78       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 81       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 82       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 83       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 84       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 85       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 86       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 88       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 89       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 94       ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 95       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 96       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 99       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 100      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 101      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 102      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 104      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 107      ; 106        ; 4        ; o_state[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 108      ; 107        ; 4        ; o_state[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 109      ; 108        ; 4        ; o_state[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 110      ; 110        ; 4        ; i_start_n                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 111        ; 4        ; o_state[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 112        ; 4        ; o_state[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 116        ; 4        ; i_water_full_n                                            ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 117        ; 4        ; i_acc_n                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 119        ; 4        ; o_state[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 119      ; 121        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 120      ; 122        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 127      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 128      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 129      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 132      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 133      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 134      ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 135      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 136      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 137      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 138      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 140      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 143      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 144      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 145      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 146      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 147      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 148      ; 147        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 149      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 160      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 161      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 162      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 165      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 167      ; 165        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 168      ; 166        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 169      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 170      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 171      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 172      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 174      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 175      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 176      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 177      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 178      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 182      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 183      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 184      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 185      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 186      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 187      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 188      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 189      ; 185        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 190      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 195      ; 190        ; 7        ; o_lsb[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 191        ; 7        ; o_lsb[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 192        ; 7        ; o_lsb[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 201      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 202      ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 203      ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 204      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 207      ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 208      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 212        ; 8        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 213      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 214      ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 215      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 217      ; 217        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 218      ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 219      ; 219        ; 8        ; o_lsb[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 220      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 221      ; 221        ; 8        ; o_lsb[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 222      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 223      ; 224        ; 8        ; o_lsb[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 224      ; 225        ; 8        ; o_lsb[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 225      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 226      ; 227        ; 8        ; o_seg_n[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 227      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 230        ; 8        ; o_seg_n[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 231      ; 231        ; 8        ; o_seg_n[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 232      ; 232        ; 8        ; o_seg_n[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 233      ; 237        ; 8        ; o_seg_n[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 234      ; 238        ; 8        ; o_seg_n[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 235      ; 239        ; 8        ; o_seg_n[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 242        ; 8        ; o_seg_n[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ; 243        ; 8        ; o_index_n[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 244        ; 8        ; o_index_n[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ; 245        ; 8        ; o_index_n[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 246        ; 8        ; o_index_n[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |washingmachine_top                            ; 1078 (47)   ; 147 (16)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 30   ; 0            ; 931 (31)     ; 10 (7)            ; 137 (9)          ; |washingmachine_top                                                                                                                ;              ;
;    |display_time:d|                            ; 364 (146)   ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 296 (78)     ; 3 (3)             ; 65 (65)          ; |washingmachine_top|display_time:d                                                                                                 ;              ;
;       |lpm_divide:Div0|                        ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 0 (0)            ; |washingmachine_top|display_time:d|lpm_divide:Div0                                                                                 ;              ;
;          |lpm_divide_agm:auto_generated|       ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 0 (0)            ; |washingmachine_top|display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated                                                   ;              ;
;             |sign_div_unsign_bkh:divider|      ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 0 (0)            ; |washingmachine_top|display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;                |alt_u_div_13f:divider|         ; 60 (60)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 0 (0)            ; |washingmachine_top|display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ;              ;
;       |lpm_divide:Div1|                        ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 0 (0)            ; |washingmachine_top|display_time:d|lpm_divide:Div1                                                                                 ;              ;
;          |lpm_divide_agm:auto_generated|       ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 0 (0)            ; |washingmachine_top|display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated                                                   ;              ;
;             |sign_div_unsign_bkh:divider|      ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 0 (0)            ; |washingmachine_top|display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;                |alt_u_div_13f:divider|         ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 0 (0)            ; |washingmachine_top|display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ;              ;
;       |lpm_divide:Mod0|                        ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |washingmachine_top|display_time:d|lpm_divide:Mod0                                                                                 ;              ;
;          |lpm_divide_d8m:auto_generated|       ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |washingmachine_top|display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated                                                   ;              ;
;             |sign_div_unsign_bkh:divider|      ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |washingmachine_top|display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;                |alt_u_div_13f:divider|         ; 61 (61)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 0 (0)            ; |washingmachine_top|display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ;              ;
;       |lpm_divide:Mod1|                        ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 0 (0)            ; |washingmachine_top|display_time:d|lpm_divide:Mod1                                                                                 ;              ;
;          |lpm_divide_d8m:auto_generated|       ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 0 (0)            ; |washingmachine_top|display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated                                                   ;              ;
;             |sign_div_unsign_bkh:divider|      ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 0 (0)            ; |washingmachine_top|display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;                |alt_u_div_13f:divider|         ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 0 (0)            ; |washingmachine_top|display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ;              ;
;    |get_time:g|                                ; 563 (28)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 563 (28)     ; 0 (0)             ; 0 (0)            ; |washingmachine_top|get_time:g                                                                                                     ;              ;
;       |lpm_divide:Div0|                        ; 185 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 185 (0)      ; 0 (0)             ; 0 (0)            ; |washingmachine_top|get_time:g|lpm_divide:Div0                                                                                     ;              ;
;          |lpm_divide_6jm:auto_generated|       ; 185 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 185 (0)      ; 0 (0)             ; 0 (0)            ; |washingmachine_top|get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated                                                       ;              ;
;             |sign_div_unsign_7nh:divider|      ; 185 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 185 (0)      ; 0 (0)             ; 0 (0)            ; |washingmachine_top|get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider                           ;              ;
;                |alt_u_div_p8f:divider|         ; 185 (185)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 185 (185)    ; 0 (0)             ; 0 (0)            ; |washingmachine_top|get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider     ;              ;
;       |lpm_divide:Div1|                        ; 160 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (0)      ; 0 (0)             ; 0 (0)            ; |washingmachine_top|get_time:g|lpm_divide:Div1                                                                                     ;              ;
;          |lpm_divide_phm:auto_generated|       ; 160 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (0)      ; 0 (0)             ; 0 (0)            ; |washingmachine_top|get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated                                                       ;              ;
;             |sign_div_unsign_qlh:divider|      ; 160 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (0)      ; 0 (0)             ; 0 (0)            ; |washingmachine_top|get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider                           ;              ;
;                |alt_u_div_v5f:divider|         ; 160 (160)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (160)    ; 0 (0)             ; 0 (0)            ; |washingmachine_top|get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider     ;              ;
;       |lpm_divide:Mod0|                        ; 163 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (0)      ; 0 (0)             ; 0 (0)            ; |washingmachine_top|get_time:g|lpm_divide:Mod0                                                                                     ;              ;
;          |lpm_divide_s9m:auto_generated|       ; 163 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (0)      ; 0 (0)             ; 0 (0)            ; |washingmachine_top|get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated                                                       ;              ;
;             |sign_div_unsign_qlh:divider|      ; 163 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (0)      ; 0 (0)             ; 0 (0)            ; |washingmachine_top|get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider                           ;              ;
;                |alt_u_div_v5f:divider|         ; 163 (163)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (163)    ; 0 (0)             ; 0 (0)            ; |washingmachine_top|get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider     ;              ;
;       |lpm_mult:Mult0|                         ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |washingmachine_top|get_time:g|lpm_mult:Mult0                                                                                      ;              ;
;          |multcore:mult_core|                  ; 27 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (18)      ; 0 (0)             ; 0 (0)            ; |washingmachine_top|get_time:g|lpm_mult:Mult0|multcore:mult_core                                                                   ;              ;
;             |mpar_add:padder|                  ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |washingmachine_top|get_time:g|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                   ;              ;
;                |lpm_add_sub:adder[0]|          ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |washingmachine_top|get_time:g|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                              ;              ;
;                   |add_sub_efh:auto_generated| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |washingmachine_top|get_time:g|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_efh:auto_generated   ;              ;
;    |timer:t|                                   ; 104 (104)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 63 (63)          ; |washingmachine_top|timer:t                                                                                                        ;              ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; o_state[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_state[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_state[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_state[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_state[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_state[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_index_n[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_index_n[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_index_n[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_index_n[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_n[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_n[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_n[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_n[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_n[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_n[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_n[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_n[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_lsb[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_lsb[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_lsb[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_lsb[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_lsb[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_lsb[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_lsb[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; i_start_n      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_water_full_n ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_acc_n        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------+
; Pad To Core Delay Chain Fanout                         ;
+--------------------------+-------------------+---------+
; Source Pin / Fanout      ; Pad To Core Index ; Setting ;
+--------------------------+-------------------+---------+
; i_start_n                ;                   ;         ;
;      - Selector5~1       ; 1                 ; 6       ;
;      - Selector4~0       ; 1                 ; 6       ;
; clk                      ;                   ;         ;
; rst_n                    ;                   ;         ;
; i_water_full_n           ;                   ;         ;
;      - Selector4~0       ; 0                 ; 6       ;
;      - timer_state[4]~4  ; 0                 ; 6       ;
;      - step[1]~2         ; 0                 ; 6       ;
; i_acc_n                  ;                   ;         ;
;      - timer:t|clk_reg~0 ; 0                 ; 6       ;
+--------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                     ;
+-------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                    ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                     ; PIN_33            ; 101     ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; display_time:d|Mux10~0  ; LCCOMB_X29_Y27_N2 ; 7       ; Latch enable ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; display_time:d|clk_50Hz ; FF_X38_Y16_N19    ; 4       ; Clock        ; no     ; --                   ; --               ; --                        ;
; display_time:d|clk_50Hz ; FF_X38_Y16_N19    ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; rst_n                   ; PIN_212           ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst_n                   ; PIN_212           ; 33      ; Async. clear ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; state[0]                ; FF_X40_Y3_N3      ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; state[4]                ; FF_X40_Y3_N21     ; 22      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; state[5]                ; FF_X40_Y3_N11     ; 19      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; step[1]~5               ; LCCOMB_X41_Y3_N2  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; timer:t|clk_reg         ; FF_X28_Y4_N25     ; 36      ; Clock        ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; timer:t|o_time[1]~20    ; LCCOMB_X38_Y3_N22 ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; timer_state[4]~5        ; LCCOMB_X40_Y3_N14 ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                        ;
+-------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                    ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                     ; PIN_33            ; 101     ; 22                                   ; Global Clock         ; GCLK4            ; --                        ;
; display_time:d|Mux10~0  ; LCCOMB_X29_Y27_N2 ; 7       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; display_time:d|clk_50Hz ; FF_X38_Y16_N19    ; 8       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; rst_n                   ; PIN_212           ; 33      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; timer:t|clk_reg         ; FF_X28_Y4_N25     ; 36      ; 14                                   ; Global Clock         ; GCLK16           ; --                        ;
+-------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                      ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_11_result_int[11]~16   ; 45      ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_12_result_int[11]~16   ; 42      ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_10_result_int[11]~16   ; 42      ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_13_result_int[11]~16   ; 41      ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_9_result_int[10]~14    ; 37      ;
; timer:t|o_time[1]~20                                                                                                                      ; 32      ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_14_result_int[11]~16   ; 30      ;
; state[4]                                                                                                                                  ; 22      ;
; state[2]                                                                                                                                  ; 22      ;
; state[3]                                                                                                                                  ; 20      ;
; state[5]                                                                                                                                  ; 19      ;
; rst_n~input                                                                                                                               ; 18      ;
; state[1]                                                                                                                                  ; 18      ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_10_result_int[5]~8     ; 18      ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_12_result_int[5]~8     ; 17      ;
; state[0]                                                                                                                                  ; 16      ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_13_result_int[5]~8     ; 16      ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_11_result_int[5]~8     ; 16      ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_9_result_int[5]~8      ; 16      ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_8_result_int[5]~8      ; 14      ;
; display_time:d|scan_count[1]                                                                                                              ; 12      ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_14_result_int[5]~8     ; 12      ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8  ; 12      ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8  ; 12      ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8  ; 12      ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8  ; 12      ;
; display_time:d|scan_count[0]                                                                                                              ; 11      ;
; timer_state[4]~5                                                                                                                          ; 11      ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6  ; 11      ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8  ; 11      ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8  ; 11      ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6  ; 11      ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_15_result_int[11]~16   ; 11      ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_7_result_int[5]~8      ; 10      ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_6_result_int[5]~8      ; 10      ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_5_result_int[5]~8      ; 10      ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_4_result_int[5]~8      ; 10      ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_3_result_int[4]~6      ; 10      ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_13_result_int[5]~8     ; 10      ;
; timer:t|o_time[3]                                                                                                                         ; 10      ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_12_result_int[5]~8     ; 10      ;
; timer:t|o_time[4]                                                                                                                         ; 10      ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_11_result_int[5]~8     ; 10      ;
; timer:t|o_time[5]                                                                                                                         ; 10      ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_10_result_int[5]~8     ; 10      ;
; timer:t|o_time[6]                                                                                                                         ; 10      ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_9_result_int[5]~8      ; 10      ;
; timer:t|o_time[7]                                                                                                                         ; 10      ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_8_result_int[5]~8      ; 10      ;
; timer:t|o_time[8]                                                                                                                         ; 10      ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_7_result_int[5]~8      ; 10      ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_6_result_int[5]~8      ; 10      ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_5_result_int[5]~8      ; 10      ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_4_result_int[5]~8      ; 10      ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_3_result_int[4]~6      ; 10      ;
; display_time:d|Equal1~6                                                                                                                   ; 9       ;
; display_time:d|Equal4~2                                                                                                                   ; 9       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8  ; 9       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8  ; 9       ;
; timer:t|o_time[9]                                                                                                                         ; 9       ;
; timer:t|o_time[10]                                                                                                                        ; 9       ;
; timer:t|o_time[11]                                                                                                                        ; 9       ;
; timer:t|o_time[12]                                                                                                                        ; 9       ;
; ~GND                                                                                                                                      ; 8       ;
; timer:t|Equal3~2                                                                                                                          ; 8       ;
; display_time:d|Equal2~1                                                                                                                   ; 8       ;
; display_time:d|Equal2~0                                                                                                                   ; 8       ;
; display_time:d|number[2]                                                                                                                  ; 8       ;
; display_time:d|number[1]                                                                                                                  ; 8       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[78]~192               ; 8       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[77]~191               ; 8       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[76]~190               ; 8       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8  ; 8       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8  ; 8       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_14_result_int[5]~8     ; 8       ;
; timer:t|o_time[13]                                                                                                                        ; 8       ;
; timer:t|o_time[14]                                                                                                                        ; 8       ;
; timer:t|o_time[0]                                                                                                                         ; 8       ;
; display_time:d|number[0]                                                                                                                  ; 7       ;
; display_time:d|clk_1Hz_count[7]                                                                                                           ; 6       ;
; display_time:d|clk_1Hz_count[6]                                                                                                           ; 6       ;
; timer:t|o_time[15]                                                                                                                        ; 6       ;
; display_time:d|number[3]                                                                                                                  ; 5       ;
; display_time:d|clk_1Hz_count[0]                                                                                                           ; 5       ;
; display_time:d|clk_1Hz_count[1]                                                                                                           ; 5       ;
; timer:t|o_time[2]                                                                                                                         ; 5       ;
; timer:t|o_time[1]                                                                                                                         ; 5       ;
; display_time:d|clk_1Hz_count[2]                                                                                                           ; 4       ;
; display_time:d|clk_1Hz_count[3]                                                                                                           ; 4       ;
; display_time:d|clk_1Hz_count[4]                                                                                                           ; 4       ;
; display_time:d|clk_1Hz_count[5]                                                                                                           ; 4       ;
; timer:t|o_response[3]                                                                                                                     ; 4       ;
; get_time:g|Add1~18                                                                                                                        ; 4       ;
; get_time:g|Add1~16                                                                                                                        ; 4       ;
; get_time:g|Add1~14                                                                                                                        ; 4       ;
; get_time:g|Add1~12                                                                                                                        ; 4       ;
; get_time:g|Add1~10                                                                                                                        ; 4       ;
; get_time:g|Add1~8                                                                                                                         ; 4       ;
; get_time:g|Add1~6                                                                                                                         ; 4       ;
; get_time:g|Add1~4                                                                                                                         ; 4       ;
; get_time:g|Add1~2                                                                                                                         ; 4       ;
; get_time:g|Add1~0                                                                                                                         ; 4       ;
; step[0]                                                                                                                                   ; 4       ;
; timer_start                                                                                                                               ; 4       ;
; i_water_full_n~input                                                                                                                      ; 3       ;
; timer:t|clk_100Hz_count[8]                                                                                                                ; 3       ;
; timer:t|clk_100Hz_count[11]                                                                                                               ; 3       ;
; timer:t|clk_100Hz_count[7]                                                                                                                ; 3       ;
; timer:t|clk_100Hz_count[10]                                                                                                               ; 3       ;
; timer:t|clk_100Hz_count[13]                                                                                                               ; 3       ;
; timer:t|clk_100Hz_count[17]                                                                                                               ; 3       ;
; timer:t|clk_100Hz_count[12]                                                                                                               ; 3       ;
; timer:t|clk_100Hz_count[14]                                                                                                               ; 3       ;
; display_time:d|clk_50Hz_count[10]                                                                                                         ; 3       ;
; display_time:d|clk_50Hz_count[14]                                                                                                         ; 3       ;
; display_time:d|clk_50Hz_count[16]                                                                                                         ; 3       ;
; display_time:d|clk_50Hz_count[11]                                                                                                         ; 3       ;
; display_time:d|clk_50Hz_count[15]                                                                                                         ; 3       ;
; display_time:d|clk_50Hz_count[8]                                                                                                          ; 3       ;
; step[1]                                                                                                                                   ; 3       ;
; timer:t|o_time[1]~18                                                                                                                      ; 3       ;
; display_time:d|clk_1Hz_count[12]                                                                                                          ; 3       ;
; display_time:d|clk_1Hz_count[15]                                                                                                          ; 3       ;
; display_time:d|clk_1Hz_count[8]                                                                                                           ; 3       ;
; display_time:d|clk_1Hz_count[14]                                                                                                          ; 3       ;
; display_time:d|clk_1Hz_count[18]                                                                                                          ; 3       ;
; display_time:d|clk_1Hz_count[21]                                                                                                          ; 3       ;
; display_time:d|clk_1Hz_count[17]                                                                                                          ; 3       ;
; display_time:d|clk_1Hz_count[20]                                                                                                          ; 3       ;
; display_time:d|clk_50Hz                                                                                                                   ; 3       ;
; timer:t|o_response[0]                                                                                                                     ; 3       ;
; timer:t|o_response[1]                                                                                                                     ; 3       ;
; timer:t|o_response[2]                                                                                                                     ; 3       ;
; Selector5~3                                                                                                                               ; 3       ;
; Selector5~0                                                                                                                               ; 3       ;
; display_time:d|clk_1Hz                                                                                                                    ; 3       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[5]~8  ; 3       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_7_result_int[5]~8  ; 3       ;
; get_time:g|Add1~22                                                                                                                        ; 3       ;
; get_time:g|Add1~20                                                                                                                        ; 3       ;
; get_time:g|Add0~2                                                                                                                         ; 3       ;
; timer:t|temp_time[11]                                                                                                                     ; 3       ;
; timer_state[11]                                                                                                                           ; 3       ;
; timer:t|temp_time[12]                                                                                                                     ; 3       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_15_result_int[5]~8     ; 3       ;
; i_start_n~input                                                                                                                           ; 2       ;
; display_time:d|seg[7]                                                                                                                     ; 2       ;
; display_time:d|seg[6]                                                                                                                     ; 2       ;
; display_time:d|seg[5]                                                                                                                     ; 2       ;
; display_time:d|seg[4]                                                                                                                     ; 2       ;
; display_time:d|seg[3]                                                                                                                     ; 2       ;
; display_time:d|seg[2]                                                                                                                     ; 2       ;
; display_time:d|seg[1]                                                                                                                     ; 2       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~76            ; 2       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~75            ; 2       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~73            ; 2       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~54            ; 2       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~53            ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[67]~210               ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[62]~209               ; 2       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~70            ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[57]~208               ; 2       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~69            ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[52]~207               ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[47]~206               ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[42]~205               ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[37]~204               ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[32]~203               ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[27]~202               ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[22]~201               ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[145]~260              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[134]~259              ; 2       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~50            ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[123]~258              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[124]~257              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[125]~256              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[114]~255              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[115]~254              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[116]~253              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[117]~252              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[118]~251              ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[72]~214               ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[67]~213               ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[62]~212               ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[57]~211               ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[52]~210               ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[47]~209               ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[42]~208               ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[37]~207               ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[32]~206               ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[27]~205               ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[22]~204               ; 2       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~70            ; 2       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~51            ; 2       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~65            ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[146]~242              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[147]~241              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[148]~240              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[149]~239              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[150]~238              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[151]~237              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[135]~235              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[136]~234              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[137]~233              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[138]~232              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[139]~231              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[140]~230              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[126]~228              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[127]~227              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[128]~226              ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[129]~225              ; 2       ;
; timer:t|Equal2~5                                                                                                                          ; 2       ;
; timer:t|clk_100Hz_count[9]                                                                                                                ; 2       ;
; timer:t|clk_100Hz_count[18]                                                                                                               ; 2       ;
; timer:t|clk_100Hz_count[19]                                                                                                               ; 2       ;
; timer:t|clk_100Hz_count[15]                                                                                                               ; 2       ;
; timer:t|clk_100Hz_count[16]                                                                                                               ; 2       ;
; timer:t|clk_100Hz_count[20]                                                                                                               ; 2       ;
; timer:t|clk_100Hz_count[21]                                                                                                               ; 2       ;
; timer:t|clk_100Hz_count[22]                                                                                                               ; 2       ;
; timer:t|clk_100Hz_count[23]                                                                                                               ; 2       ;
; timer:t|clk_100Hz_count[24]                                                                                                               ; 2       ;
; timer:t|clk_100Hz_count[25]                                                                                                               ; 2       ;
; timer:t|clk_100Hz_count[26]                                                                                                               ; 2       ;
; timer:t|clk_100Hz_count[27]                                                                                                               ; 2       ;
; timer:t|clk_100Hz_count[28]                                                                                                               ; 2       ;
; timer:t|clk_100Hz_count[29]                                                                                                               ; 2       ;
; timer:t|clk_100Hz_count[30]                                                                                                               ; 2       ;
; timer:t|clk_100Hz_count[31]                                                                                                               ; 2       ;
; step[1]~5                                                                                                                                 ; 2       ;
; timer:t|clk_100Hz                                                                                                                         ; 2       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~65            ; 2       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~64            ; 2       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~62            ; 2       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~61            ; 2       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~51            ; 2       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~46            ; 2       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~45            ; 2       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~43            ; 2       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~42            ; 2       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~37            ; 2       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~49            ; 2       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~37            ; 2       ;
; display_time:d|clk_50Hz_count[21]                                                                                                         ; 2       ;
; display_time:d|clk_50Hz_count[22]                                                                                                         ; 2       ;
; display_time:d|clk_50Hz_count[23]                                                                                                         ; 2       ;
; display_time:d|clk_50Hz_count[24]                                                                                                         ; 2       ;
; display_time:d|clk_50Hz_count[31]                                                                                                         ; 2       ;
; display_time:d|clk_50Hz_count[30]                                                                                                         ; 2       ;
; display_time:d|clk_50Hz_count[17]                                                                                                         ; 2       ;
; display_time:d|clk_50Hz_count[18]                                                                                                         ; 2       ;
; display_time:d|clk_50Hz_count[19]                                                                                                         ; 2       ;
; display_time:d|clk_50Hz_count[20]                                                                                                         ; 2       ;
; display_time:d|clk_50Hz_count[29]                                                                                                         ; 2       ;
; display_time:d|clk_50Hz_count[28]                                                                                                         ; 2       ;
; display_time:d|clk_50Hz_count[27]                                                                                                         ; 2       ;
; display_time:d|clk_50Hz_count[26]                                                                                                         ; 2       ;
; display_time:d|clk_50Hz_count[25]                                                                                                         ; 2       ;
; display_time:d|clk_50Hz_count[9]                                                                                                          ; 2       ;
; display_time:d|clk_50Hz_count[12]                                                                                                         ; 2       ;
; display_time:d|clk_50Hz_count[13]                                                                                                         ; 2       ;
; timer:t|Decoder0~1                                                                                                                        ; 2       ;
; timer:t|Decoder0~0                                                                                                                        ; 2       ;
; timer:t|LessThan0~10                                                                                                                      ; 2       ;
; timer:t|LessThan0~9                                                                                                                       ; 2       ;
; timer:t|LessThan0~0                                                                                                                       ; 2       ;
; display_time:d|Equal3~6                                                                                                                   ; 2       ;
; display_time:d|clk_1Hz_count[13]                                                                                                          ; 2       ;
; display_time:d|clk_1Hz_count[9]                                                                                                           ; 2       ;
; display_time:d|clk_1Hz_count[10]                                                                                                          ; 2       ;
; display_time:d|clk_1Hz_count[11]                                                                                                          ; 2       ;
; display_time:d|clk_1Hz_count[16]                                                                                                          ; 2       ;
; display_time:d|clk_1Hz_count[19]                                                                                                          ; 2       ;
; display_time:d|clk_1Hz_count[22]                                                                                                          ; 2       ;
; display_time:d|clk_1Hz_count[23]                                                                                                          ; 2       ;
; display_time:d|clk_1Hz_count[24]                                                                                                          ; 2       ;
; display_time:d|clk_1Hz_count[25]                                                                                                          ; 2       ;
; display_time:d|clk_1Hz_count[26]                                                                                                          ; 2       ;
; display_time:d|clk_1Hz_count[27]                                                                                                          ; 2       ;
; display_time:d|clk_1Hz_count[28]                                                                                                          ; 2       ;
; display_time:d|clk_1Hz_count[29]                                                                                                          ; 2       ;
; display_time:d|clk_1Hz_count[30]                                                                                                          ; 2       ;
; display_time:d|clk_1Hz_count[31]                                                                                                          ; 2       ;
; display_time:d|Equal1~0                                                                                                                   ; 2       ;
; display_time:d|Equal3~0                                                                                                                   ; 2       ;
; step[1]~1                                                                                                                                 ; 2       ;
; state[3]~2                                                                                                                                ; 2       ;
; step[1]~0                                                                                                                                 ; 2       ;
; Selector2~0                                                                                                                               ; 2       ;
; timer_state[4]~4                                                                                                                          ; 2       ;
; timer_state[4]~3                                                                                                                          ; 2       ;
; timer_state[4]~2                                                                                                                          ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[71]~189               ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[71]~188               ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[72]~187               ; 2       ;
; twinkle_start                                                                                                                             ; 2       ;
; display_time:d|index[0]                                                                                                                   ; 2       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[0]~8  ; 2       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[0]~10 ; 2       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[0]~10 ; 2       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[0]~10 ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_13_result_int[2]~2     ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_13_result_int[1]~0     ; 2       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[0]~10 ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_12_result_int[2]~2     ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_12_result_int[1]~0     ; 2       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[0]~8  ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_11_result_int[2]~2     ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_11_result_int[1]~0     ; 2       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_10_result_int[2]~2     ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_10_result_int[1]~0     ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_9_result_int[2]~2      ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_9_result_int[1]~0      ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_8_result_int[2]~2      ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_8_result_int[1]~0      ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_7_result_int[2]~2      ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_7_result_int[1]~0      ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_6_result_int[2]~2      ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_6_result_int[1]~0      ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_5_result_int[2]~2      ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_5_result_int[1]~0      ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_4_result_int[2]~2      ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_4_result_int[1]~0      ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_3_result_int[2]~2      ; 2       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_3_result_int[1]~0      ; 2       ;
; get_time:g|Add1~24                                                                                                                        ; 2       ;
; get_time:g|Add0~0                                                                                                                         ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_13_result_int[1]~20    ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_13_result_int[2]~18    ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_12_result_int[1]~20    ; 2       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[0]~10 ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_13_result_int[8]~10    ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_13_result_int[7]~8     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_13_result_int[6]~6     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_13_result_int[5]~4     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_13_result_int[4]~2     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_13_result_int[3]~0     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_12_result_int[2]~18    ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_11_result_int[1]~20    ; 2       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[0]~10 ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_12_result_int[8]~10    ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_12_result_int[7]~8     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_12_result_int[6]~6     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_12_result_int[5]~4     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_12_result_int[4]~2     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_12_result_int[3]~0     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_11_result_int[2]~18    ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_10_result_int[1]~20    ; 2       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_11_result_int[8]~10    ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_11_result_int[7]~8     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_11_result_int[6]~6     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_11_result_int[5]~4     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_11_result_int[4]~2     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_11_result_int[3]~0     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_10_result_int[2]~18    ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_10_result_int[8]~10    ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_10_result_int[7]~8     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_10_result_int[6]~6     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_10_result_int[5]~4     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_10_result_int[4]~2     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_10_result_int[3]~0     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_9_result_int[8]~10     ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_9_result_int[7]~8      ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_9_result_int[6]~6      ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_9_result_int[5]~4      ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_9_result_int[4]~2      ; 2       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_9_result_int[3]~0      ; 2       ;
; timer:t|temp_time[10]                                                                                                                     ; 2       ;
; timer:t|temp_time[7]                                                                                                                      ; 2       ;
; timer:t|temp_time[4]                                                                                                                      ; 2       ;
; timer:t|temp_time[3]                                                                                                                      ; 2       ;
; timer:t|temp_time[2]                                                                                                                      ; 2       ;
; timer:t|temp_time[5]                                                                                                                      ; 2       ;
; timer:t|temp_time[6]                                                                                                                      ; 2       ;
; timer:t|temp_time[8]                                                                                                                      ; 2       ;
; timer:t|temp_time[9]                                                                                                                      ; 2       ;
; timer_state[4]                                                                                                                            ; 2       ;
; timer:t|temp_time[15]                                                                                                                     ; 2       ;
; timer:t|temp_time[14]                                                                                                                     ; 2       ;
; timer:t|temp_time[13]                                                                                                                     ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_13_result_int[2]~2     ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_13_result_int[1]~0     ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_12_result_int[2]~2     ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_12_result_int[1]~0     ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_11_result_int[2]~2     ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_11_result_int[1]~0     ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_10_result_int[2]~2     ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_10_result_int[1]~0     ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_9_result_int[2]~2      ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_9_result_int[1]~0      ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_8_result_int[2]~2      ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_8_result_int[1]~0      ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_7_result_int[2]~2      ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_7_result_int[1]~0      ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_6_result_int[2]~2      ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_6_result_int[1]~0      ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_5_result_int[2]~2      ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_5_result_int[1]~0      ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_4_result_int[2]~2      ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_4_result_int[1]~0      ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_3_result_int[2]~2      ; 2       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_3_result_int[1]~0      ; 2       ;
; i_acc_n~input                                                                                                                             ; 1       ;
; display_time:d|scan_count[0]~1                                                                                                            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~74            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~72            ; 1       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~52            ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[72]~211               ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~71            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~68            ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[23]~200               ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[156]~261              ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~51            ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~49            ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[119]~250              ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[23]~203               ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~71            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~69            ; 1       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~50            ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[73]~199               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[68]~198               ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~67            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~66            ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[63]~197               ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~64            ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[58]~196               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[53]~195               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[48]~194               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[43]~193               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[38]~192               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[33]~191               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[28]~190               ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[157]~249              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[158]~248              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[159]~247              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[160]~246              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[161]~245              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[162]~244              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[163]~243              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[152]~236              ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~48            ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~47            ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[141]~229              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[130]~224              ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[73]~202               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[68]~201               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[63]~200               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[58]~199               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[53]~198               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[48]~197               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[43]~196               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[38]~195               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[33]~194               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[28]~193               ; 1       ;
; timer:t|clk_100Hz_count~6                                                                                                                 ; 1       ;
; timer:t|clk_100Hz_count~5                                                                                                                 ; 1       ;
; timer:t|clk_100Hz_count~4                                                                                                                 ; 1       ;
; timer:t|clk_100Hz_count~3                                                                                                                 ; 1       ;
; timer:t|clk_100Hz_count~2                                                                                                                 ; 1       ;
; timer:t|clk_100Hz_count~1                                                                                                                 ; 1       ;
; timer:t|clk_100Hz_count~0                                                                                                                 ; 1       ;
; timer:t|clk_100Hz~0                                                                                                                       ; 1       ;
; timer:t|Equal3~1                                                                                                                          ; 1       ;
; timer:t|Equal3~0                                                                                                                          ; 1       ;
; timer:t|Equal2~8                                                                                                                          ; 1       ;
; timer:t|Equal2~7                                                                                                                          ; 1       ;
; timer:t|Equal2~6                                                                                                                          ; 1       ;
; timer:t|Equal2~4                                                                                                                          ; 1       ;
; timer:t|Equal2~3                                                                                                                          ; 1       ;
; timer:t|Equal2~2                                                                                                                          ; 1       ;
; timer:t|Equal2~1                                                                                                                          ; 1       ;
; timer:t|Equal2~0                                                                                                                          ; 1       ;
; display_time:d|Equal3~10                                                                                                                  ; 1       ;
; display_time:d|clk_50Hz_count~6                                                                                                           ; 1       ;
; display_time:d|clk_50Hz_count~5                                                                                                           ; 1       ;
; display_time:d|clk_50Hz_count~4                                                                                                           ; 1       ;
; display_time:d|clk_50Hz_count~3                                                                                                           ; 1       ;
; display_time:d|clk_50Hz_count~2                                                                                                           ; 1       ;
; display_time:d|clk_50Hz_count~1                                                                                                           ; 1       ;
; display_time:d|clk_50Hz_count~0                                                                                                           ; 1       ;
; step[1]~6                                                                                                                                 ; 1       ;
; step[1]~4                                                                                                                                 ; 1       ;
; step[1]~3                                                                                                                                 ; 1       ;
; step[1]~2                                                                                                                                 ; 1       ;
; Selector20~0                                                                                                                              ; 1       ;
; Selector19~0                                                                                                                              ; 1       ;
; Selector16~0                                                                                                                              ; 1       ;
; Selector14~0                                                                                                                              ; 1       ;
; Selector18~0                                                                                                                              ; 1       ;
; Selector11~0                                                                                                                              ; 1       ;
; Selector17~0                                                                                                                              ; 1       ;
; timer:t|clk_reg~0                                                                                                                         ; 1       ;
; display_time:d|Mux4~1                                                                                                                     ; 1       ;
; display_time:d|Mux4~0                                                                                                                     ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[38]~68            ; 1       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[38]~49            ; 1       ;
; display_time:d|Mux5~1                                                                                                                     ; 1       ;
; display_time:d|Mux5~0                                                                                                                     ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[37]~67            ; 1       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[37]~48            ; 1       ;
; display_time:d|Mux6~1                                                                                                                     ; 1       ;
; display_time:d|Mux6~0                                                                                                                     ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[36]~66            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~63            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~60            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~59            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~58            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~57            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~56            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~55            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~54            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~53            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~52            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~50            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~49            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~48            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~47            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~46            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~45            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~44            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~43            ; 1       ;
; display_time:d|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~42            ; 1       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[36]~47            ; 1       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~44            ; 1       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~41            ; 1       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~40            ; 1       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~39            ; 1       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~38            ; 1       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~36            ; 1       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~35            ; 1       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~34            ; 1       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~33            ; 1       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~32            ; 1       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~31            ; 1       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~30            ; 1       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~29            ; 1       ;
; display_time:d|lpm_divide:Mod1|lpm_divide_d8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~28            ; 1       ;
; display_time:d|Mux7~1                                                                                                                     ; 1       ;
; display_time:d|Mux7~0                                                                                                                     ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[70]~189               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[70]~188               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[71]~187               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[71]~186               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[72]~185               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[73]~184               ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~63            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~62            ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[65]~183               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[65]~182               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[66]~181               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[66]~180               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[67]~179               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[68]~178               ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~61            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~60            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~59            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~58            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~57            ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[60]~177               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[60]~176               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[61]~175               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[61]~174               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[62]~173               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[63]~172               ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~56            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~55            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~54            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~53            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~52            ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[55]~171               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[55]~170               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[56]~169               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[56]~168               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[57]~167               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[58]~166               ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~51            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~50            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~48            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~47            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[15]~46            ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[50]~165               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[50]~164               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[51]~163               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[51]~162               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[52]~161               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[53]~160               ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~45            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[16]~44            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~43            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[17]~42            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~41            ; 1       ;
; display_time:d|lpm_divide:Div0|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[18]~40            ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[45]~159               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[45]~158               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[46]~157               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[46]~156               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[47]~155               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[48]~154               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[40]~153               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[40]~152               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[41]~151               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[41]~150               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[42]~149               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[43]~148               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[35]~147               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[35]~146               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[36]~145               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[36]~144               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[37]~143               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[38]~142               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[30]~141               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[30]~140               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[31]~139               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[31]~138               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[32]~137               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[33]~136               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[25]~135               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[25]~134               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[26]~133               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[26]~132               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[27]~131               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[28]~130               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[20]~129               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[20]~128               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[21]~127               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[21]~126               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[22]~125               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[23]~124               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[15]~123               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[15]~122               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[16]~121               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[16]~120               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[17]~119               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[17]~118               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[18]~117               ; 1       ;
; get_time:g|lpm_divide:Div1|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[18]~116               ; 1       ;
; get_time:g|lpm_mult:Mult0|multcore:mult_core|romout[0][4]~14                                                                              ; 1       ;
; get_time:g|lpm_mult:Mult0|multcore:mult_core|romout[0][5]~13                                                                              ; 1       ;
; get_time:g|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~12                                                                              ; 1       ;
; get_time:g|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~11                                                                              ; 1       ;
; get_time:g|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~10                                                                              ; 1       ;
; get_time:g|lpm_mult:Mult0|multcore:mult_core|romout[1][4]~9                                                                               ; 1       ;
; get_time:g|lpm_mult:Mult0|multcore:mult_core|romout[0][9]~8                                                                               ; 1       ;
; get_time:g|lpm_mult:Mult0|multcore:mult_core|romout[1][5]~7                                                                               ; 1       ;
; get_time:g|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~6                                                                              ; 1       ;
; get_time:g|lpm_mult:Mult0|multcore:mult_core|romout[1][6]~5                                                                               ; 1       ;
; get_time:g|lpm_mult:Mult0|multcore:mult_core|romout[0][11]~4                                                                              ; 1       ;
; get_time:g|lpm_mult:Mult0|multcore:mult_core|romout[1][7]                                                                                 ; 1       ;
; get_time:g|lpm_mult:Mult0|multcore:mult_core|romout[0][12]~3                                                                              ; 1       ;
; get_time:g|lpm_mult:Mult0|multcore:mult_core|romout[1][8]~2                                                                               ; 1       ;
; get_time:g|lpm_mult:Mult0|multcore:mult_core|romout[0][13]                                                                                ; 1       ;
; get_time:g|lpm_mult:Mult0|multcore:mult_core|romout[1][9]~1                                                                               ; 1       ;
; get_time:g|lpm_mult:Mult0|multcore:mult_core|romout[1][10]~0                                                                              ; 1       ;
; get_time:g|lpm_mult:Mult0|multcore:mult_core|romout[1][11]                                                                                ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[156]~223              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[144]~222              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[132]~221              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[132]~220              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[144]~219              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[157]~218              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[158]~217              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[159]~216              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[160]~215              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[161]~214              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[162]~213              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[163]~212              ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~46            ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[30]~45            ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[145]~211              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[133]~210              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[121]~209              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[121]~208              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[133]~207              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[146]~206              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[147]~205              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[148]~204              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[149]~203              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[150]~202              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[151]~201              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[152]~200              ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[31]~44            ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[32]~43            ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[33]~42            ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~41            ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[25]~40            ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[134]~199              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[122]~198              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[110]~197              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[110]~196              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[122]~195              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[135]~194              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[136]~193              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[137]~192              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[138]~191              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[139]~190              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[140]~189              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[141]~188              ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[26]~39            ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[27]~38            ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[28]~36            ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~35            ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[20]~34            ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[123]~187              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[111]~186              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[99]~185               ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[99]~184               ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[111]~183              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[124]~182              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[125]~181              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[126]~180              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[127]~179              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[128]~178              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[129]~177              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[130]~176              ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~33            ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[21]~32            ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~31            ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[22]~30            ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~29            ; 1       ;
; display_time:d|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|StageOut[23]~28            ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[112]~175              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[100]~174              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[100]~173              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[112]~172              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[113]~171              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[113]~170              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[114]~169              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[115]~168              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[116]~167              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[117]~166              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[118]~165              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[119]~164              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[101]~163              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[101]~162              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[102]~161              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[102]~160              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[103]~159              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[103]~158              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[104]~157              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[104]~156              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[105]~155              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[105]~154              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[106]~153              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[106]~152              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[107]~151              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[107]~150              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[108]~149              ; 1       ;
; get_time:g|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|StageOut[108]~148              ; 1       ;
; display_time:d|clk_1Hz_count~7                                                                                                            ; 1       ;
; display_time:d|clk_1Hz_count~6                                                                                                            ; 1       ;
; display_time:d|clk_1Hz_count~5                                                                                                            ; 1       ;
; display_time:d|clk_1Hz_count~4                                                                                                            ; 1       ;
; display_time:d|clk_1Hz_count~3                                                                                                            ; 1       ;
; display_time:d|clk_1Hz_count~2                                                                                                            ; 1       ;
; display_time:d|clk_1Hz_count~1                                                                                                            ; 1       ;
; display_time:d|clk_1Hz_count~0                                                                                                            ; 1       ;
; display_time:d|clk_50Hz~0                                                                                                                 ; 1       ;
; display_time:d|Equal2~2                                                                                                                   ; 1       ;
; display_time:d|Equal1~8                                                                                                                   ; 1       ;
; display_time:d|Equal1~7                                                                                                                   ; 1       ;
; display_time:d|Equal1~5                                                                                                                   ; 1       ;
; display_time:d|Equal1~4                                                                                                                   ; 1       ;
; display_time:d|Equal1~3                                                                                                                   ; 1       ;
; display_time:d|Equal1~2                                                                                                                   ; 1       ;
; display_time:d|Equal1~1                                                                                                                   ; 1       ;
; display_time:d|scan_count[1]~0                                                                                                            ; 1       ;
; timer:t|o_response[0]~3                                                                                                                   ; 1       ;
; timer:t|o_response[1]~2                                                                                                                   ; 1       ;
; timer:t|o_response[2]~1                                                                                                                   ; 1       ;
; timer:t|o_response[3]~0                                                                                                                   ; 1       ;
; timer:t|o_time[1]~19                                                                                                                      ; 1       ;
; timer:t|LessThan0~8                                                                                                                       ; 1       ;
; timer:t|LessThan0~7                                                                                                                       ; 1       ;
; timer:t|LessThan0~6                                                                                                                       ; 1       ;
; timer:t|LessThan0~5                                                                                                                       ; 1       ;
; timer:t|LessThan0~4                                                                                                                       ; 1       ;
; timer:t|LessThan0~3                                                                                                                       ; 1       ;
; timer:t|LessThan0~2                                                                                                                       ; 1       ;
; timer:t|LessThan0~1                                                                                                                       ; 1       ;
; display_time:d|Mux15~0                                                                                                                    ; 1       ;
; display_time:d|Mux14~0                                                                                                                    ; 1       ;
; display_time:d|Mux13~0                                                                                                                    ; 1       ;
; display_time:d|Mux12~0                                                                                                                    ; 1       ;
; display_time:d|Mux11~0                                                                                                                    ; 1       ;
; display_time:d|Mux9~0                                                                                                                     ; 1       ;
; display_time:d|Mux8~0                                                                                                                     ; 1       ;
; twinkle_start~1                                                                                                                           ; 1       ;
; twinkle_start~0                                                                                                                           ; 1       ;
; display_time:d|clk_1Hz~0                                                                                                                  ; 1       ;
; display_time:d|Equal4~1                                                                                                                   ; 1       ;
; display_time:d|Equal4~0                                                                                                                   ; 1       ;
; display_time:d|Equal3~9                                                                                                                   ; 1       ;
; display_time:d|Equal3~8                                                                                                                   ; 1       ;
; display_time:d|Equal3~7                                                                                                                   ; 1       ;
; display_time:d|Equal3~5                                                                                                                   ; 1       ;
; display_time:d|Equal3~4                                                                                                                   ; 1       ;
; display_time:d|Equal3~3                                                                                                                   ; 1       ;
; display_time:d|Equal3~2                                                                                                                   ; 1       ;
; display_time:d|Equal3~1                                                                                                                   ; 1       ;
; display_time:d|Mux0~0                                                                                                                     ; 1       ;
; display_time:d|Mux1~0                                                                                                                     ; 1       ;
; display_time:d|Mux2~0                                                                                                                     ; 1       ;
; display_time:d|Mux3~0                                                                                                                     ; 1       ;
; state[5]~4                                                                                                                                ; 1       ;
; state[4]~3                                                                                                                                ; 1       ;
; state[3]~1                                                                                                                                ; 1       ;
; timer_state[4]~6                                                                                                                          ; 1       ;
; state[3]~0                                                                                                                                ; 1       ;
; timer_state[4]~1                                                                                                                          ; 1       ;
; timer_state[4]~0                                                                                                                          ; 1       ;
; Selector3~0                                                                                                                               ; 1       ;
; Selector4~2                                                                                                                               ; 1       ;
; Selector4~1                                                                                                                               ; 1       ;
; Selector4~0                                                                                                                               ; 1       ;
; Selector5~5                                                                                                                               ; 1       ;
; Selector5~4                                                                                                                               ; 1       ;
; Selector5~2                                                                                                                               ; 1       ;
; Selector5~1                                                                                                                               ; 1       ;
; display_time:d|WideOr0~0                                                                                                                  ; 1       ;
; display_time:d|WideOr1~0                                                                                                                  ; 1       ;
; display_time:d|WideOr2~0                                                                                                                  ; 1       ;
; display_time:d|WideOr3~0                                                                                                                  ; 1       ;
; display_time:d|WideOr4~0                                                                                                                  ; 1       ;
; display_time:d|WideOr5~0                                                                                                                  ; 1       ;
; display_time:d|WideOr6~0                                                                                                                  ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[73]~186               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[70]~185               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[70]~184               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[65]~183               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[65]~182               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[66]~181               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[66]~180               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[67]~179               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[68]~178               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[60]~177               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[60]~176               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[61]~175               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[61]~174               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[62]~173               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[63]~172               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[55]~171               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[55]~170               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[56]~169               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[56]~168               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[57]~167               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[58]~166               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[50]~165               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[50]~164               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[51]~163               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[51]~162               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[52]~161               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[53]~160               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[45]~159               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[45]~158               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[46]~157               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[46]~156               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[47]~155               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[48]~154               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[40]~153               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[40]~152               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[41]~151               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[41]~150               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[42]~149               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[43]~148               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[35]~147               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[35]~146               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[36]~145               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[36]~144               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[37]~143               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[38]~142               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[30]~141               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[30]~140               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[31]~139               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[31]~138               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[32]~137               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[33]~136               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[25]~135               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[25]~134               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[26]~133               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[26]~132               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[27]~131               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[28]~130               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[20]~129               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[20]~128               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[21]~127               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[21]~126               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[22]~125               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[23]~124               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[15]~123               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[15]~122               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[16]~121               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[16]~120               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[17]~119               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[17]~118               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[18]~117               ; 1       ;
; get_time:g|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|StageOut[18]~116               ; 1       ;
; display_time:d|seg[0]~0                                                                                                                   ; 1       ;
; display_time:d|index[3]                                                                                                                   ; 1       ;
; display_time:d|index[2]                                                                                                                   ; 1       ;
; display_time:d|index[1]                                                                                                                   ; 1       ;
; timer:t|Add3~60                                                                                                                           ; 1       ;
; timer:t|Add3~59                                                                                                                           ; 1       ;
; timer:t|Add3~58                                                                                                                           ; 1       ;
; timer:t|Add3~57                                                                                                                           ; 1       ;
; timer:t|Add3~56                                                                                                                           ; 1       ;
; timer:t|Add3~55                                                                                                                           ; 1       ;
; timer:t|Add3~54                                                                                                                           ; 1       ;
; timer:t|Add3~53                                                                                                                           ; 1       ;
; timer:t|Add3~52                                                                                                                           ; 1       ;
; timer:t|Add3~51                                                                                                                           ; 1       ;
; timer:t|Add3~50                                                                                                                           ; 1       ;
; timer:t|Add3~49                                                                                                                           ; 1       ;
; timer:t|Add3~48                                                                                                                           ; 1       ;
; timer:t|Add3~47                                                                                                                           ; 1       ;
; timer:t|Add3~46                                                                                                                           ; 1       ;
; timer:t|Add3~45                                                                                                                           ; 1       ;
; timer:t|Add3~44                                                                                                                           ; 1       ;
; timer:t|Add3~43                                                                                                                           ; 1       ;
; timer:t|Add3~42                                                                                                                           ; 1       ;
; timer:t|Add3~41                                                                                                                           ; 1       ;
; timer:t|Add3~40                                                                                                                           ; 1       ;
; timer:t|Add3~39                                                                                                                           ; 1       ;
; timer:t|Add3~38                                                                                                                           ; 1       ;
; timer:t|Add3~37                                                                                                                           ; 1       ;
; timer:t|Add3~36                                                                                                                           ; 1       ;
; timer:t|Add3~35                                                                                                                           ; 1       ;
; timer:t|Add3~34                                                                                                                           ; 1       ;
; timer:t|Add3~33                                                                                                                           ; 1       ;
; timer:t|Add3~32                                                                                                                           ; 1       ;
; timer:t|Add3~31                                                                                                                           ; 1       ;
; timer:t|Add3~30                                                                                                                           ; 1       ;
; timer:t|Add3~29                                                                                                                           ; 1       ;
; timer:t|Add3~28                                                                                                                           ; 1       ;
; timer:t|Add3~27                                                                                                                           ; 1       ;
; timer:t|Add3~26                                                                                                                           ; 1       ;
; timer:t|Add3~25                                                                                                                           ; 1       ;
; timer:t|Add3~24                                                                                                                           ; 1       ;
; timer:t|Add3~23                                                                                                                           ; 1       ;
; timer:t|Add3~22                                                                                                                           ; 1       ;
; timer:t|Add3~21                                                                                                                           ; 1       ;
; timer:t|Add3~20                                                                                                                           ; 1       ;
; timer:t|Add3~19                                                                                                                           ; 1       ;
; timer:t|Add3~18                                                                                                                           ; 1       ;
; timer:t|Add3~17                                                                                                                           ; 1       ;
; timer:t|Add3~16                                                                                                                           ; 1       ;
; timer:t|Add3~15                                                                                                                           ; 1       ;
; timer:t|Add3~14                                                                                                                           ; 1       ;
; timer:t|Add3~13                                                                                                                           ; 1       ;
; timer:t|Add3~12                                                                                                                           ; 1       ;
; timer:t|Add3~11                                                                                                                           ; 1       ;
; timer:t|Add3~9                                                                                                                            ; 1       ;
; timer:t|Add3~7                                                                                                                            ; 1       ;
; timer:t|Add3~5                                                                                                                            ; 1       ;
; timer:t|Add3~3                                                                                                                            ; 1       ;
; timer:t|Add3~1                                                                                                                            ; 1       ;
; display_time:d|Add1~60                                                                                                                    ; 1       ;
; display_time:d|Add1~59                                                                                                                    ; 1       ;
; display_time:d|Add1~58                                                                                                                    ; 1       ;
; display_time:d|Add1~57                                                                                                                    ; 1       ;
; display_time:d|Add1~56                                                                                                                    ; 1       ;
; display_time:d|Add1~55                                                                                                                    ; 1       ;
; display_time:d|Add1~54                                                                                                                    ; 1       ;
; display_time:d|Add1~53                                                                                                                    ; 1       ;
; display_time:d|Add1~52                                                                                                                    ; 1       ;
; display_time:d|Add1~51                                                                                                                    ; 1       ;
; display_time:d|Add1~50                                                                                                                    ; 1       ;
; display_time:d|Add1~49                                                                                                                    ; 1       ;
; display_time:d|Add1~48                                                                                                                    ; 1       ;
; display_time:d|Add1~47                                                                                                                    ; 1       ;
; display_time:d|Add1~46                                                                                                                    ; 1       ;
; display_time:d|Add1~45                                                                                                                    ; 1       ;
; display_time:d|Add1~44                                                                                                                    ; 1       ;
; display_time:d|Add1~43                                                                                                                    ; 1       ;
; display_time:d|Add1~42                                                                                                                    ; 1       ;
; display_time:d|Add1~41                                                                                                                    ; 1       ;
; display_time:d|Add1~40                                                                                                                    ; 1       ;
; display_time:d|Add1~39                                                                                                                    ; 1       ;
; display_time:d|Add1~38                                                                                                                    ; 1       ;
; display_time:d|Add1~37                                                                                                                    ; 1       ;
; display_time:d|Add1~36                                                                                                                    ; 1       ;
; display_time:d|Add1~35                                                                                                                    ; 1       ;
; display_time:d|Add1~34                                                                                                                    ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,060 / 71,559 ( 1 % ) ;
; C16 interconnects           ; 10 / 2,597 ( < 1 % )   ;
; C4 interconnects            ; 322 / 46,848 ( < 1 % ) ;
; Direct links                ; 417 / 71,559 ( < 1 % ) ;
; Global clocks               ; 5 / 20 ( 25 % )        ;
; Local interconnects         ; 582 / 24,624 ( 2 % )   ;
; R24 interconnects           ; 20 / 2,496 ( < 1 % )   ;
; R4 interconnects            ; 451 / 62,424 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.39) ; Number of LABs  (Total = 87) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 8                            ;
; 2                                           ; 4                            ;
; 3                                           ; 2                            ;
; 4                                           ; 2                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 3                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 3                            ;
; 15                                          ; 3                            ;
; 16                                          ; 55                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.44) ; Number of LABs  (Total = 87) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 20                           ;
; 1 Clock enable                     ; 4                            ;
; 1 Sync. clear                      ; 4                            ;
; 1 Sync. load                       ; 2                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.17) ; Number of LABs  (Total = 87) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 7                            ;
; 2                                            ; 6                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 2                            ;
; 6                                            ; 2                            ;
; 7                                            ; 3                            ;
; 8                                            ; 3                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 9                            ;
; 15                                           ; 29                           ;
; 16                                           ; 5                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 3                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.45) ; Number of LABs  (Total = 87) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 11                           ;
; 2                                               ; 6                            ;
; 3                                               ; 3                            ;
; 4                                               ; 1                            ;
; 5                                               ; 4                            ;
; 6                                               ; 8                            ;
; 7                                               ; 12                           ;
; 8                                               ; 10                           ;
; 9                                               ; 11                           ;
; 10                                              ; 3                            ;
; 11                                              ; 2                            ;
; 12                                              ; 3                            ;
; 13                                              ; 2                            ;
; 14                                              ; 4                            ;
; 15                                              ; 1                            ;
; 16                                              ; 6                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.11) ; Number of LABs  (Total = 87) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 3                            ;
; 3                                            ; 8                            ;
; 4                                            ; 7                            ;
; 5                                            ; 5                            ;
; 6                                            ; 2                            ;
; 7                                            ; 3                            ;
; 8                                            ; 5                            ;
; 9                                            ; 2                            ;
; 10                                           ; 5                            ;
; 11                                           ; 9                            ;
; 12                                           ; 7                            ;
; 13                                           ; 6                            ;
; 14                                           ; 3                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 4                            ;
; 18                                           ; 0                            ;
; 19                                           ; 4                            ;
; 20                                           ; 3                            ;
; 21                                           ; 3                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 30        ; 0            ; 30        ; 0            ; 0            ; 30        ; 30        ; 0            ; 30        ; 30        ; 0            ; 25           ; 0            ; 0            ; 5            ; 0            ; 25           ; 5            ; 0            ; 0            ; 0            ; 25           ; 0            ; 0            ; 0            ; 0            ; 0            ; 30        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 30           ; 0         ; 30           ; 30           ; 0         ; 0         ; 30           ; 0         ; 0         ; 30           ; 5            ; 30           ; 30           ; 25           ; 30           ; 5            ; 25           ; 30           ; 30           ; 30           ; 5            ; 30           ; 30           ; 30           ; 30           ; 30           ; 0         ; 30           ; 30           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; o_state[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_state[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_state[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_state[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_state[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_state[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_index_n[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_index_n[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_index_n[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_index_n[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_n[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_n[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_n[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_n[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_n[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_n[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_n[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_n[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_lsb[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_lsb[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_lsb[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_lsb[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_lsb[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_lsb[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_lsb[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_start_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_water_full_n     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_acc_n            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                          ;
+-------------------------+--------------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s)     ; Delay Added in ns ;
+-------------------------+--------------------------+-------------------+
; display_time:d|clk_50Hz ; display_time:d|number[1] ; 26.5              ;
; clk                     ; clk                      ; 2.4               ;
+-------------------------+--------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                   ;
+-----------------------------------+-------------------------+-------------------+
; Source Register                   ; Destination Register    ; Delay Added in ns ;
+-----------------------------------+-------------------------+-------------------+
; display_time:d|clk_50Hz           ; display_time:d|clk_50Hz ; 2.382             ;
; display_time:d|number[1]          ; display_time:d|seg[6]   ; 2.325             ;
; display_time:d|number[2]          ; display_time:d|seg[3]   ; 1.074             ;
; display_time:d|number[3]          ; display_time:d|seg[1]   ; 1.017             ;
; display_time:d|clk_50Hz_count[30] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[29] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[28] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[27] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[26] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[25] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[31] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[24] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[23] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[22] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[20] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[19] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[18] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[17] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[16] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[15] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[14] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[13] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[12] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[21] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[9]  ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[11] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[10] ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_50Hz_count[8]  ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_1Hz_count[7]   ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_1Hz_count[6]   ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_1Hz_count[5]   ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_1Hz_count[4]   ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_1Hz_count[3]   ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_1Hz_count[2]   ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_1Hz_count[0]   ; display_time:d|clk_50Hz ; 0.492             ;
; display_time:d|clk_1Hz_count[1]   ; display_time:d|clk_50Hz ; 0.492             ;
; timer:t|o_response[3]             ; twinkle_start           ; 0.292             ;
; display_time:d|number[0]          ; display_time:d|seg[6]   ; 0.094             ;
+-----------------------------------+-------------------------+-------------------+
Note: This table only shows the top 38 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C25Q240C8 for design "wm"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C16Q240C8 is compatible
    Info (176445): Device EP3C40Q240C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 12
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 14
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 23
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 24
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 162
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 7 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wm.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 33 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node timer:t|clk_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node display_time:d|clk_50Hz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node display_time:d|number[2]
        Info (176357): Destination node display_time:d|number[3]
        Info (176357): Destination node display_time:d|clk_50Hz~0
Info (176353): Automatically promoted node display_time:d|Mux10~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rst_n~input (placed in PIN 212 (CLK11, DIFFCLK_4p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node timer:t|temp_time[12]
        Info (176357): Destination node timer:t|temp_time[11]
        Info (176357): Destination node timer:t|temp_time[10]
        Info (176357): Destination node timer:t|temp_time[9]
        Info (176357): Destination node timer:t|temp_time[8]
        Info (176357): Destination node timer:t|temp_time[7]
        Info (176357): Destination node timer:t|temp_time[6]
        Info (176357): Destination node timer:t|temp_time[5]
        Info (176357): Destination node timer:t|temp_time[4]
        Info (176357): Destination node timer:t|temp_time[3]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X32_Y23 to location X42_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.17 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/dt/FDU/eelab/wm/output_files/wm.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 713 megabytes
    Info: Processing ended: Fri Oct 30 22:36:57 2015
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/dt/FDU/eelab/wm/output_files/wm.fit.smsg.


