!_TAG_FILE_FORMAT	2	/extended format; --format=1 will not append ;" to lines/
!_TAG_FILE_SORTED	1	/0=unsorted, 1=sorted, 2=foldcase/
!_TAG_PROGRAM_AUTHOR	Darren Hiebert	/dhiebert@users.sourceforge.net/
!_TAG_PROGRAM_NAME	Exuberant Ctags	//
!_TAG_PROGRAM_URL	http://ctags.sourceforge.net	/official site/
!_TAG_PROGRAM_VERSION	5.8	//
AMC	chap/old_chapters/wprowadzenie.tex	/^	\\end{figure}$/;"	b
AMC V7 2c6678 firmy textit CommAgility	chap/old_chapters/wprowadzenie.tex	/^Obecnie dostępne jest wiele urządzeń, które można wykorzystać w systemie pomiarowym jako akceleratory numeryczne do przetwarzania danych. Poniżej przedstawiono charakterystyki kilku takich urządzeń dostępnych na rynku.$/;"	P
ATCA	chap/old_chapters/wprowadzenie.tex	/^System wbudowany jest zwykle projektowany względem określonego standardu. Określa on specyfikację elektryczno-mechaniczną jakie musi spełniać urządzenie. Przykładem takich standardów są np. VME, AMC, FMC czy ATCA. $/;"	b
Camera design theory	chap/introduction.tex	/^presented. After theconcept chapter, the realisation is described in chapter 4.$/;"	s
Charakterystyka akcelerator w obliczeniowych	chap/old_chapters/wprowadzenie.tex	/^Do systemu potrzebne jest urządzenie służące do przetwarzania danych - \\textbf{akcelerator obliczeniowy}, który pozwoli na analizę sygnałów czasie rzeczywistym. $/;"	s
Concept of realisation	pzdunek_master_thesis_hsc_v1.tex	/^\\input{.\/chap\/genesis.tex}$/;"	c
Dalszy rozw j projektu	chap/old_chapters/wnioski.tex	/^\\end{table}$/;"	P
Digital system design	pzdunek_master_thesis_hsc_v1.tex	/^\\input{.\/chap\/sw.tex}$/;"	s
Dob r szeroko ci cie ek	chap/old_chapters/projekt_pcb.tex	/^\\end{table}$/;"	b
Ethernet	chap/old_chapters/wprowadzenie.tex	/^Interfejs ten korzysta z standardu LVDS i pozwala na uzyskanie 5 Gbps przepustowości na linię. $/;"	b
FMC	chap/old_chapters/wprowadzenie.tex	/^Standard AMC (\\textit{Advanced Mezzanine Card}) specyfikuje moduły rozszerzeń do systemów MTCA \\cite{MICRO_TCA} i ATCA \\cite{ATCA}. Powstał on w celu zmniejszenia kosztów w porównaniu do systemów ATCA przy zachowaniu porównywalnej funkcjonalności.  Standard opisano szczegółowo w Dodatku B  [\\ref{AMC_APP}]. $/;"	b
FMC6678	chap/old_chapters/wprowadzenie.tex	/^	\\end{figure}$/;"	P
Firmware	pzdunek_master_thesis_hsc_v1.tex	/^\\chapter{Realisation}$/;"	s
Generacja sygna w zegarowych dla uk adu FPGA	chap/old_chapters/czesc_ukladowa.tex	/^\\end{itemize}$/;"	b
Generacja sygna w zegarowych interfejsu textit PCI Express 2 0	chap/old_chapters/czesc_ukladowa.tex	/^Sygnały zegarowe można podzielić na te dedykowane interfejsowi PCIe, układowi FPGA i procesorom DSP.  $/;"	b
Genesis goals and assumptions	pzdunek_master_thesis_hsc_v1.tex	/^\\input{.\/chap\/introduction.tex}$/;"	c
Geneza cel i za o enia pracy	inz/praca_inzynierska_v3.1.tex	/^\\input{.\/chap\/wprowadzenie.tex}$/;"	c
Gigabit Ethernet	chap/old_chapters/czesc_ukladowa.tex	/^Układ posiada 4 interfejsy SRIO (\\textit{Serial Rapid IO}), które są dołączone do układu przełącznika gigabitowego  firmy Analog Devices \\cite{COMPANY:ANALOG}, układu ADN4604 \\cite{ADN4604}. SRIO jest to szybki interfejs szeregowy pozwalający na przesył danych z prędkością \\textit{5 Gbps} na linię, czyli sumarycznie \\textit{20 Gbps}. $/;"	b
Hyperlink	chap/old_chapters/czesc_ukladowa.tex	/^Procesor dysponuje dwoma interfejsami SGMII, które pozwalają na komunikację w sieciach lokalnych z prędkością 1 Gbps. Jeden interfejs jest dołączony do gniazda RJ45 poprzez PHY firmy Vitesse \\cite{COMPANY:VITESSE} układ VSC8221 \\cite{VSC8221}. Pozwala to na komunikację  z procesorami DSP bezpośrednio poprzez sieć lokalną. Drugi jest dołączony bezpośrednio do złącza krawędziowego.$/;"	b
IPMI	chap/old_chapters/uruchomienie.tex	/^Poniższy rozdział przedstawia proces uruchomienia i testów elektrycznych zaprojektowanego urządzenia. Zawarto w nim opis oprogramowania uruchamiającego napisanego na mikrokontroler LPC1764 oraz przebieg testów uruchomieniowych poszczególnych układów.$/;"	s
Inne	chap/old_chapters/wprowadzenie.tex	/^Ethernet pozwala na przesył danych wykorzystując protokół np. TCP\/IP \\cite{TCP}. Przepustowość tego interfejsu wynosi od 100 Mbps do 10 Gbps. Istotną kwestią jest kontrola przesyłu pakietów, która jest wykonywana na poziomie sieci (\\textit{network layer}), a nie na warstwie fizycznej (\\textit{physical layer}). Interfejs ten jest najczęściej wykorzystywany do przesyłu niekrytycznych danych między urządzeniami, często na większą odległość. $/;"	b
Interfejs Gigabit Ethernet	chap/old_chapters/czesc_ukladowa.tex	/^Procesor DSP ma możliwość zapisu danych na szybkiej pamięci dynamicznej SDRAM-1333 o częstotliwości pracy 667 MHz. Szyna adresowa ma 16 bitów, natomiast szyna danych 64 bity. Istnieje możliwość dołączenia piątej kości w celu dodania funkcji ECC. $/;"	b
Interfejsy komunikacyjne	chap/old_chapters/wprowadzenie.tex	/^Warto podkreślić, że układy DSP i FPGA dzięki swojej architekturze pozwalają na wykonanie tych samych algorytmów równie szybko (bądź szybciej) jak procesory x86 czy GPGPU jednak jest to okupione czasem realizacji oprogramowania. Z drugiej strony często nie ma możliwości wykorzystania procesorów x86 czy GPGPU w systemach wbudowanych ze względu na bardzo duży pobór mocy. Kolejną kwestią jest też nasycenie rynku, zwykle nie opłaca się projektować dedykowanego urządzenia z układami GPGPU, ponieważ na rynku istnieje tak duża ilość dostępnych produktów, że wykonanie konkurencyjnego urządzenia jest bardzo trudne. $/;"	b
Introduction	chap/introduction.tex	/^\\section{Camera design theory}$/;"	b
Introduction	pzdunek_master_thesis_hsc_v1.tex	/^\\clearpage$/;"	c
Koncepcja konstrukcji	inz/praca_inzynierska_v3.1.tex	/^\\input{.\/chap\/geneza.tex}$/;"	c
Koncepcja konstrukcji modu u akceleracji sprz towej	chap/old_chapters/koncepcja.tex	/^\\end{itemize} $/;"	s
Koncepcja modu u prze czania interfejs w szeregowych	chap/old_chapters/koncepcja.tex	/^\\end{figure}$/;"	s
Koncepcja modu w przetwarzania	chap/old_chapters/koncepcja.tex	/^\\end{figure}$/;"	s
Konfiguracja uk adu FPGA	chap/old_chapters/czesc_ukladowa.tex	/^Projekt schematów elektrycznych został wykonany w oparciu o projekt \\textit{AMC FMC Carrier} gdzie został wykorzystany ten sam układ. Projekt jest dostępny na \\textit{Open Hardware Repository} \\cite{OHWR}.$/;"	b
Modu akceleracji sprz towej	chap/old_chapters/czesc_ukladowa.tex	/^Niniejszy rozdział zawiera opis projektów elektrycznych poszczególnych modułów akceleratora obliczeniowego. Głównymi modułami w projektowanym urządzeniu są moduły akceleracji sprzętowej, jednostek przetwarzania i przełączania interfejsów. Pozostałe moduły tj. system generacji sygnałów zegarowych, IPMI, sekcji zasilania zapewniają poprawną pracę całego urządzenia. $/;"	s
Modu prze czania interfejs w	chap/old_chapters/czesc_ukladowa.tex	/^ Pin \\textbf{MODEDEF0} jest pinem wyjściowym sygnalizującym poprawną inicjalizację układu, \\textbf{SIGED} jest sygnałem wyjściowym indykującym stan transmisji. \\textbf{SRESET} natomiast resetuje PHY z zachowaniem konfiguracji rejestrów wewnętrznych. $/;"	s
Modu y przetwarzania danych	chap/old_chapters/czesc_ukladowa.tex	/^\\end{figure}$/;"	s
Nieu ywane banki	chap/old_chapters/czesc_ukladowa.tex	/^W tabeli [\\ref{tbl:fpga_power}] znajduje się zestawienie wszystkich linii zasilających układ FPGA oraz estymowany pobór prądu wyliczony za pomocą arkusza kalkulacyjnego dostarczonego przez producenta \\textit{Xilinx Power Estimator} \\cite{XPE} \\cite{XPE:UG1} \\cite{XPE:UG2}. Wyliczenia zostały przeprowadzone dla typowego wykorzystania jednostek logicznych (70\\%), 16 działających transceiver'ów GTP (3.3 Gbps) oraz dwóch kontrolerów pamięci SDRAM. Arkusz dołączono na płycie CD [\\ref{CDROM}].$/;"	b
Nowa wersja systemu	chap/old_chapters/wprowadzenie.tex	/^Detekcja promieniowania o danej energii odbywa się poprzez pomiar napięcia z detektora. Aby rozróżnić energię fotonów, które nakładają się na siebie, potrzebna jest dokładniejsza analiza sygnału z zastosowaniem cyfrowego przetwarzania sygnałów. Obecny system pozwala na to w ograniczonym zakresie i wiele pomiarów jest odrzucanych. Dlatego zdecydowano się na zaprojektowanie dedykowanego urządzenia, które będzie służyło do przetwarzania i analizy danych pomiarowych z detektora w czasie rzeczywistym. $/;"	b
Ograniczenia	chap/old_chapters/symulacje.tex	/^Rozdział ten zawiera opis przeprowadzonych symulacji integralności sygnałowej oraz integralności zasilania.  Symulacje są bardzo istotną częścią projektowania szybkich systemów cyfrowych, ponieważ minimalizują liczbę błędów w projekcie jeszcze przed produkcją zmniejszając znacznie koszta i czas realizacji urządzenia. Obecnie w projektach wykorzystujących szybkie interfejsy szeregowe symulacje są wręcz konieczne. Kolejną kwestią są symulacje zasilania urządzeń elektronicznych, które również pozwalają na znalezienie błędów w projekcie, w postaci np. zbyt wąskich ścieżek doprowadzających zasilanie do układu czy zbyt małej liczby przelotek łączących wyjście przetwornicy z płaszczyzną zasilania. Symulacje akceleratora obliczeniowego wykonano w programie Hyperlynx \\cite{HYPERLYNX} w wersji 8.1.$/;"	s
Opis funkcjonalny akceleratora obliczeniowego	chap/old_chapters/koncepcja.tex	/^Poniższy rozdział przedstawia koncepcję konstrukcji akceleratora obliczeniowego. Zawarto w nim opis funkcjonalny projektowanego urządzenia wraz wyszczególnieniem poszczególnych modułów.  $/;"	s
Opis programu Hyperlynx	chap/old_chapters/symulacje.tex	/^Wykonane zostały symulacje części linii zegarowych oraz symulacja spadku napięcia zasilania na poszczególnych - najważniejszych liniach zasilających. Symulacja połączeń sygnałów zegarowych częściowo weryfikuje inne połączenia, ponieważ przy projektowaniu obu rodzajów połączeń stosowano te same reguły projektowe. $/;"	s
Oprogramowanie EDA	chap/old_chapters/projekt_pcb.tex	/^Szczegółowe zasady projektowe zostały wprowadzone do programu \\textit{Altium Designer} w zakładce \\textit{Design\/Rules}.$/;"	s
Oprogramowanie uruchamiaj ce modu	inz/praca_inzynierska_v3.1.tex	/^\\input{.\/chap\/symulacje.tex}$/;"	c
P yta CD	chap/appendix.tex	/^% TeX encoding = utf8$/;"	c
PCI Express	chap/old_chapters/wprowadzenie.tex	/^Bardzo istotnym aspektem w systemach przetwarzania są interfejsy komunikacyjne. Najczęściej spotykanymi interfejsami w systemach wbudowanych są PCI Express, USB, Ethernet oraz RapidIO. Najważniejszym parametrem interfejsów komunikacyjnych jest ich przepustowość, rodzaj transmisji, kontrola błędów w pakietach itp. Istotna jest też kwestia zastosowania, jedne interfejsy zostały zaprojektowane jako sposób komunikacji między układami wewnątrz urządzenia, inne natomiast pozwalają na przesył danych na duże odległości. Poniżej przedstawiono opis najbardziej popularnych interfejsów w systemach wbudowanych.  $/;"	b
PCIe	chap/old_chapters/czesc_ukladowa.tex	/^Zadaniem procesorów jest przetwarzanie danych odebranych od układu FPGA \\cite{DATASHEET:TMS}. Projekt schematów jest oparty o referencyjny projekt modułu ewaluacyjnego wykonany przez firmę Advantech \\cite{TMDXEVM6678L} oraz o dokumentację producenta \\cite{DSP:HDG}.  $/;"	b
PDAK2H	chap/old_chapters/wprowadzenie.tex	/^	\\end{figure}$/;"	P
PHY Vitesse VSC8221	chap/old_chapters/czesc_ukladowa.tex	/^\\subsection{Interfejs Gigabit Ethernet}$/;"	b
Pami EEPROM	chap/old_chapters/czesc_ukladowa.tex	/^Pamięcią NOR jest układ N25Q128 \\cite{N25Q128} o pojemności 16 MB. Układ komunikuje się z procesorem za pomocą interfejsu SPI.$/;"	b
Pami NAND FLASH	chap/old_chapters/czesc_ukladowa.tex	/^Zastosowana pamięć EEPROM jest to układ M24M01 \\cite{M24M01} firmy STMicroelectronics \\cite{STM}. Układ wykorzystuje interfejs I2C do komunikacji z procesorem DSP.$/;"	b
Pami SDRAM	chap/old_chapters/czesc_ukladowa.tex	/^Banki 16, 35, 36 nie zostały wykorzystane w projekcie.$/;"	b
Pami SDRAM	chap/old_chapters/czesc_ukladowa.tex	/^Zastosowano pamięć NAND FLASH MT29F2G16 \\cite{MT29F2G16} o pojemności 64 MB. Różni się ona od tej zastosowanej w module ewaluacyjnym szerokością szyny danych (16 linii zamiast 8). Taka zmiana będzie wymagała modyfikacji kodu uruchamiającego procesor z EMIF16 udostępnionego przez producenta. Powodem zmiany był brak kompatybilnej pamięci o 8 liniach danych na rynku. $/;"	b
Pami SPI NOR FLASH	chap/old_chapters/czesc_ukladowa.tex	/^Każdy z procesorów DSP posiada dostęp do trzech układów pamięci nieulotnej FLASH: EEPROM, NOR i NAND. Dostęp do pamięci EEPROM jest zapewniony poprzez interfejs I2C, do NOR poprzez SPI, a NAND wykorzystuje specjalny interfejs komunikacyjny EMIF16. Konfiguracja pamięci została zaadaptowana z modułu ewaluacyjnego TMS320C6678. Dodatkowo piny \\textbf{WRITE\\_PROTECT} są dołączone do układu FPGA w celu zabezpieczenia zmiany pamięci nieulotnej. Taka konfiguracja pozwala na uruchamianie procesora w różnych trybach pracy, jak również na uruchomienie systemu operacyjnego Linux z pamięci NANDa \\cite{DSP:BOOT}.$/;"	b
Pamieci flash procesora DSP	chap/old_chapters/czesc_ukladowa.tex	/^Napięcie rdzenia procesora DSP wykorzystuje specjalny interfejs \\textbf{SmartReflex} typu C, który reguluje napięcie rdzenia po wyjściu procesora ze stanu resetu. W przypadku procesorów TMS320C6678 napięcie rdzenia jest uzależnione od procesu produkcji i może zawierać się w przedziale od 0.9 V do 1.05 V. Stan pinów VID[0:3] określa napięcie rdzenia. Do obsługi tego interfejsu zostały wyprodukowane dedykowane układy kontrolerów przetwornic oraz samych tranzystorów przełączających z serii UCD92xx oraz UCD72xx. W akceleratorze zastosowano te same układy jak w module ewaluacyjnym z tą różnicą iż oba wyjścia UCD7242 \\cite{UCD7242} generują napięcie regulowane rdzenia (\\textit{adjustable core voltage supply}) do każdego z procesorów (w module ewaluacyjnym UCD7242 generuje napięcie CVDD i CVDD1). Ponieważ układ UCD9222 \\cite{UCD9222} pracuje z napięciem zasilania 3.3 V, a procesor DSP 1.8 V wymagany jest translator poziomów. Zastosowano układ firmy \\textit{Texas Instruments} SN74AVC4T \\cite{SN74AVC4T}. CVDD1 w projekcie akceleratora obliczeniowego odpowiada linii P1V0.$/;"	b
Podsumowanie	chap/old_chapters/projekt_pcb.tex	/^Pozostałe tabele z wyliczeniami szerokości ścieżek zostały dołączone w na płycie CD [\\ref{CDROM}], w pliku \\textbf{AMC\\_DSP\\_High\\_Speed\\_Interfaces.xls}. $/;"	s
Podsumowanie	chap/old_chapters/symulacje.tex	/^Inną analizą jaką można wykonać za pomocą Hyperlynx jest analiza poprawności połączenia kondensatora z siecią zasilania. Wykonana symulacja przedstawiała jednak często wyniki niezgodne z projektem obwodów drukowanych. Przykładowo analiza wykazała, że dany kondensator nie jest dołączony do płaszczyzny zasilania lub zostały przeanalizowane kondensatory, które nie należą do grupy wybranej do analizy. Przedstawia to istotny problem, przy symulacjach bardzo istotną kwestią jest krytyczne podejście do wyników. $/;"	s
Podsumowanie	chap/old_chapters/wprowadzenie.tex	/^\\end{table}$/;"	s
Por wnanie	chap/old_chapters/wprowadzenie.tex	/^	\\end{figure}$/;"	P
Por wnanie	chap/old_chapters/wprowadzenie.tex	/^\\end{itemize}$/;"	b
Pozosta e interfejsy	chap/old_chapters/czesc_ukladowa.tex	/^Poza liniami przesyłającymi dane, interfejs zawiera dodatkowe linie dedykowane specjalnemu protokołowi komunikacyjnemu. $/;"	b
Pozosta e modu y i peryferia	chap/old_chapters/koncepcja.tex	/^\\end{figure}$/;"	s
Pozosta e symulacje i analizy	chap/old_chapters/symulacje.tex	/^\\end{sidewaystable}$/;"	s
Procesor DSP	chap/old_chapters/czesc_ukladowa.tex	/^\\section{Moduły przetwarzania danych}$/;"	b
Procesory DSP	chap/old_chapters/wprowadzenie.tex	/^Przetwarzanie w akceleratorach obliczeniowych jest wykonywane przez procesory, posiadające odpowiednią architekturę dzięki której można uzyskać bardzo dużą wydajność obliczeń. Poniższej przedstawiono charakterystykę poszczególnych typów układów, które mogą być wykorzystane do przetwarzania danych. $/;"	b
Procesory x86	chap/old_chapters/wprowadzenie.tex	/^\\end{itemize}$/;"	b
Projekt obwod w drukowanych	inz/praca_inzynierska_v3.1.tex	/^\\input{.\/chap\/czesc_ukladowa.tex}$/;"	c
Projekt warstw	chap/old_chapters/projekt_pcb.tex	/^Programem wykorzystanym do zaprojektowania obwodów drukowanych jest \\textit{Altium Designer} \\cite{ALTIUM}. Program ten jest zintegrowanym środowiskiem pozwalającym na tworzenie schematów, obwodów drukowanych, a nawet posiada takie funkcje jak możliwość programowania układów FPGA.  $/;"	s
Przegl d urz dze dost pnych na rynku	chap/old_chapters/wprowadzenie.tex	/^	\\end{figure}$/;"	s
Realisation	pzdunek_master_thesis_hsc_v1.tex	/^\\input{.\/chap\/concept.tex}$/;"	c
Realizacja konstrukcji akceleratora obliczeniowego	inz/praca_inzynierska_v3.1.tex	/^\\input{.\/chap\/koncepcja.tex}$/;"	c
Rozmieszczenie element w	chap/old_chapters/projekt_pcb.tex	/^\\end{figure}$/;"	s
SPI	chap/old_chapters/czesc_ukladowa.tex	/^Procesor posiada ponadto interfejsy TSIP, AIF, I2C, SPI, oraz liczniki. TSIP oraz AIF nie są wykorzystane w projekcie. Wyprowadzenia pozostałych interfejsów zostały dołączone bezpośrednio do układu FPGA.$/;"	b
Serial Rapid IO	chap/old_chapters/czesc_ukladowa.tex	/^Procesor zawiera dwie linie \\textit{PCIe Gen. 2.0}. Oba dołączone są do układu PEX8616. Połączenie ma sprzężenie pojemnościowe. Interfejs jest bardzo popularny w systemach wbudowanych jako ewolucja magistrali  równoległej PCI. Maksymalna przepustowość interfejsu to 2.5 Gbps na linię. $/;"	b
Serial Rapid IO	chap/old_chapters/wprowadzenie.tex	/^ PCIe jest wykorzystywany jako podstawowy interfejs komunikacyjny np. w komputerach PC - między kartą graficzną a chipsetem, jak również w dedykowanych systemach wbudowanych. Zarówno współczesne układy FPGA jak i DSP pozwalają na komunikacje za pomocą tego interfejsu.  $/;"	b
Smartreflex	chap/old_chapters/czesc_ukladowa.tex	/^\\end{figure}$/;"	b
Standardy urz dze przetwarzania	chap/old_chapters/wprowadzenie.tex	/^Do innych interfejsów komunikacyjnych wykorzystywanych w systemach wbudowanych możemy zaliczyć interfejsy związane z pamięciami jak SATA czy SAS. Zapewniają one bardzo dużą przepustowość, ale służą głównie do przesyłu danych z dysków twardych, nie wykorzystuje się ich do komunikacji między układami scalonymi wewnątrz systemu. $/;"	b
Summary	pzdunek_master_thesis_hsc_v1.tex	/^\\input{.\/chap\/tests.tex}$/;"	c
Sygna y zegarowe	chap/old_chapters/czesc_ukladowa.tex	/^DSP komunikuje się z pamięcią NOR oraz FPGA za pomocą interfejsu SPI. Sygnał zegara jest rozdzielony za pomocą bufora SN74AUC2G07 \\cite{SN74AUC2G07}. Sygnał zegarowy do układu FPGA jest dołączony do wejścia MRCC, które jest dedykowanym wejściem zegarowym \\cite{FPGA:UG472}. Schemat połączeń pozwala na uruchomienie DSP z pamięci NOR (\\textit{Second Level Bootloader}) oraz na komunikację z FPGA poprzez interfejs SPI. $/;"	b
Symulacja spadku napi cia linii zasilania	chap/old_chapters/symulacje.tex	/^Pomimo tych ograniczeń Hyperlynx pozwala na sprawdzenie czy zaprojektowane urządzenie spełnia podstawowe założenie projektowe. $/;"	s
Symulacje integralno ci sygna owej i zasilania	inz/praca_inzynierska_v3.1.tex	/^\\input{.\/chap\/projekt_pcb.tex}$/;"	c
Symulacje sygna w zegarowych	chap/old_chapters/symulacje.tex	/^\\end{table}$/;"	s
System dystrybucji sygna w zegarowych	chap/old_chapters/czesc_ukladowa.tex	/^Układ, ponadto, pozwala na obsługę funkcji \\textit{Hot Plug} pozwalającej na dołączanie oraz odłączanie układów do niego dołączonych podczas pracy. Ta funkcja może być szczególnie przydatna, gdy wystąpi konieczność aktualizacji oprogramowania, nie będzie wtedy konieczny reset systemu operacyjnego kontrolera karty.$/;"	s
System pomiarowy detektora GEM	chap/old_chapters/wprowadzenie.tex	/^  W pierwszym rozdziale zawarto opis systemu pomiarowego detektora GEM oraz ogólną charakterystykę akceleratorów obliczeniowych wraz z porównaniem dostępnych na rynku urządzeń tego typu. Następnie przedstawiona jest geneza, cele i założenia projektowe. Rozdziały trzeci, czwarty i piąty zawierają opis koncepcji projektu, realizacji schematów elektrycznych oraz projekt obwodów drukowanych. Dalej, w rozdziałach szóstym i siódmym zaprezentowano wyniki wykonanych symulacji integralności sygnałowej i zasilania oraz projekt oprogramowania uruchamiającego. Ostatni rozdział zawiera wnioski końcowe podsumowujące wykonany projekt. Na końcu znajdują się dwa dodatki, pierwszy opisujący pliki projektowe znajdujące się na dołączonej płycie, a drugi zawiera charakterystykę standardów MTCA i AMC.$/;"	s
Tests	pzdunek_master_thesis_hsc_v1.tex	/^\\input{.\/chap\/fpga.tex}$/;"	c
Uk ad FPGA XC7A200T	chap/old_chapters/czesc_ukladowa.tex	/^\\section{Moduł akceleracji sprzętowej}$/;"	b
Uk ad prze cznika interfejsu textit PCI Express 2 0	chap/old_chapters/czesc_ukladowa.tex	/^Przykładowym scenariuszem pracy może być sytuacja kiedy FPGA przetwarza wstępnie dane otrzymane z interfejsu SAS i przesyła je do jednej jednostki przetwarzania za pomocą wszystkich linii, gdyż wymagane przetwarzanie potrzebuje dużej przepustowości (4 linie SRIO), z drugiej strony może zdarzyć się sytuacja kiedy przepustowość nie będzie istotna a moc obliczeniowa będzie kluczowym parametrem. Wtedy jednostka akwizycji ma możliwość przesłania danych do obu procesorów DSP, jak również jednocześnie do DSP i płyty matki. Zastosowanie tego układu zwiększa elastyczność i uniwersalność akceleratora.$/;"	b
Uk ad prze cznika interfejsu textit Serial Rapid IO	chap/old_chapters/czesc_ukladowa.tex	/^\\section{Moduł przełączania interfejsów}$/;"	b
Uk ady ASIC	chap/old_chapters/wprowadzenie.tex	/^\\end{itemize}$/;"	b
Uk ady GPGPU	chap/old_chapters/wprowadzenie.tex	/^\\end{itemize}$/;"	b
Uk ady programowalne FPGA	chap/old_chapters/wprowadzenie.tex	/^\\end{itemize}$/;"	b
Uk ady przetwarzania	chap/old_chapters/wprowadzenie.tex	/^Urządzenia tego typu znajdują zastosowanie np. w nowoczesnych systemach pomiarowych fizyki wysokich energii, gdzie analiza sygnałów musi być wykonywana w czasie rzeczywistym. Innym przykładem mogą być szybkie kamery o wysokiej rozdzielczości.$/;"	b
Uruchomienie zasilania	chap/old_chapters/uruchomienie.tex	/^\\section{IPMI}$/;"	s
Urz dzenia firmy ADVANTECH	chap/old_chapters/wprowadzenie.tex	/^	\\end{figure}$/;"	P
Wnioski ko cowe	inz/praca_inzynierska_v3.1.tex	/^\\input{.\/chap\/oprogramowanie.tex}$/;"	c
Wst p	chap/old_chapters/oprogramowanie.tex	/^$/;"	s
Wst p	chap/old_chapters/projekt_pcb.tex	/^\\section{Wstęp}$/;"	s
Wst p	chap/old_chapters/symulacje.tex	/^\\section{Wstęp}$/;"	s
Wst p	chap/old_chapters/uruchomienie.tex	/^% TeX encoding = utf8$/;"	s
Wst p	inz/praca_inzynierska_v3.1.tex	/^\\clearpage$/;"	c
Wymagania funkcjonalne akceleratora obliczeniowego	chap/old_chapters/wprowadzenie.tex	/^Ilość rodzajów układów scalonych, interfejsów komunikacyjnych oraz standardów dla systemów wbudowanych daje duże możliwości instytucjom tworzącym takie urządzenia. Dzięki szybkiemu rozwojowi, możliwe jest zaprojektowanie akceleratorów obliczeniowych posiadających bardzo dużą moc obliczeniową oraz przepustowość akwizycji danych dopasowaną do konkretnego zastosowania. Szczególna uwaga należy się urządzeniom w standardzie AMC i FMC, które pozwalają na stosunkowo łatwe rozszerzenie funkcjonalności systemów opartych o standard MTCA. $/;"	b
Wymagania producenta	chap/old_chapters/projekt_pcb.tex	/^Poniższy rozdział zawiera opis projektu obwodów drukowanych akceleratora obliczeniowego. Pierwsza część zawiera opis wymagań i ograniczeń producenta, według których ustalone zostały reguły projektowe. Kolejne części zawierają proces projektowania PCB, na co składa się projekt warstw, rozmieszenia elementów oraz opis zasad prowadzenia ścieżek.$/;"	s
Zasady prowadzenia cie ek szybkich interfejs w	chap/old_chapters/projekt_pcb.tex	/^Główną trudnością podczas projektowania było odpowiednie rozmieszczenie elementów aby zapewnić optymalne połączenia szybkich interfejsów szeregowych między układami. To one głównie decydowały o rozmieszczeniu elementów, dla przykładu: układ przełącznika SRIO ADN4604 umieszczono na drugiej stronie PCB aby możliwe było poprowadzenie ścieżek interfejsu Hyperlink między procesorami DSP. Natomiast przełącznik PCIe umieszczono blisko złącza krawędziowego AMC, ponieważ umieszczenie go pomiędzy procesorami DSP i FPGA spowodowałoby znaczne utrudnienia w prowadzeniu połączeń interfejsu SRIO wcześniej wspomnianego przełącznika. Kolejną kwestią jest dystrybucja sygnałów zegarowych; układy je generujące powinny znajdować się jak najbliżej układu docelowego co starano się wykonać w projekcie. Końcowy efekt jest zadowalający i wszystkie interfejsy spełniają wymagania producenta. $/;"	s
Zasilanie	chap/old_chapters/czesc_ukladowa.tex	/^Wszystkie sygnały zegarowe są typu LVDS o sprzężeniu pojemnościowym. Możliwe jest też dołączenie zegarów HCSL przy zastosowaniu odpowiedniej terminacji. Sygnały zegarowe są generowane przez system dystrybucji zegara, a dokładniej przez układy CDCM6208 \\cite{CDCM6208} i 5V41068A \\cite{5V41068A}. Dokładny opis wejść zegarowych procesora DSP można znaleźć w dokumentacji producenta \\cite{DSP:CLOCK}.$/;"	b
