Fitter report for Metis
Wed Nov 09 20:10:38 2011
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Output Pin Default Load For Reported TCO
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. Fitter DSP Block Usage Summary
 31. DSP Block Details
 32. Interconnect Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Estimated Delay Added for Hold Timing Summary
 44. Estimated Delay Added for Hold Timing Details
 45. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Wed Nov 09 20:10:38 2011         ;
; Quartus II Version                 ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name                      ; Metis                                         ;
; Top-level Entity Name              ; Metis                                         ;
; Family                             ; Cyclone III                                   ;
; Device                             ; EP3C40Q240C8                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 13,491 / 39,600 ( 34 % )                      ;
;     Total combinational functions  ; 11,437 / 39,600 ( 29 % )                      ;
;     Dedicated logic registers      ; 6,682 / 39,600 ( 17 % )                       ;
; Total registers                    ; 6682                                          ;
; Total pins                         ; 67 / 129 ( 52 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 290,816 / 1,161,216 ( 25 % )                  ;
; Embedded Multiplier 9-bit elements ; 8 / 252 ( 3 % )                               ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP3C40Q240C8        ;                                       ;
; Use TimeQuest Timing Analyzer                                              ; Off                 ; On                                    ;
; Nominal Core Supply Voltage                                                ; 1.2V                ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; SDO Pin                                                                    ; On                  ;                                       ;
; SCE Pin                                                                    ; On                  ;                                       ;
; DCLK Pin                                                                   ; On                  ;                                       ;
; Data[0] Pin                                                                ; On                  ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                 ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; I/O Assignment Warnings                                                 ;
+----------------------------------+--------------------------------------+
; Pin Name                         ; Reason                               ;
+----------------------------------+--------------------------------------+
; ATLAS_A20                        ; Missing drive strength and slew rate ;
; ATLAS_A21                        ; Missing drive strength and slew rate ;
; ATLAS_C19                        ; Missing drive strength and slew rate ;
; ATLAS_C20                        ; Missing drive strength and slew rate ;
; ATLAS_C21                        ; Missing drive strength and slew rate ;
; ATLAS_C24                        ; Missing drive strength and slew rate ;
; RAM_A0                           ; Missing drive strength and slew rate ;
; RAM_A1                           ; Missing drive strength and slew rate ;
; RAM_A2                           ; Missing drive strength and slew rate ;
; RAM_A3                           ; Missing drive strength and slew rate ;
; RAM_A4                           ; Missing drive strength and slew rate ;
; RAM_A5                           ; Missing drive strength and slew rate ;
; RAM_A6                           ; Missing drive strength and slew rate ;
; RAM_A7                           ; Missing drive strength and slew rate ;
; RAM_A8                           ; Missing drive strength and slew rate ;
; RAM_A9                           ; Missing drive strength and slew rate ;
; RAM_A10                          ; Missing drive strength and slew rate ;
; RAM_A11                          ; Missing drive strength and slew rate ;
; RAM_A12                          ; Missing drive strength and slew rate ;
; RAM_A13                          ; Missing drive strength and slew rate ;
; HEART_BEAT                       ; Missing drive strength and slew rate ;
; PHY_TX[0]                        ; Missing drive strength and slew rate ;
; PHY_TX[1]                        ; Missing drive strength and slew rate ;
; PHY_TX[2]                        ; Missing drive strength and slew rate ;
; PHY_TX[3]                        ; Missing drive strength and slew rate ;
; PHY_TX_CLOCK                     ; Missing drive strength and slew rate ;
; PHY_TX_EN                        ; Missing drive strength and slew rate ;
; PHY_MDC                          ; Missing drive strength and slew rate ;
; PHY_RESET_N                      ; Missing drive strength and slew rate ;
; SCK                              ; Missing drive strength and slew rate ;
; SI                               ; Missing drive strength and slew rate ;
; NODE_ADDR_CS                     ; Missing drive strength and slew rate ;
; NCONFIG                          ; Missing drive strength and slew rate ;
; cycloneii_asmiblock2~ALTERA_DCLK ; Missing drive strength and slew rate ;
; cycloneii_asmiblock2~ALTERA_SCE  ; Missing drive strength and slew rate ;
; cycloneii_asmiblock2~ALTERA_SDO  ; Missing drive strength and slew rate ;
; PHY_MDIO                         ; Missing drive strength and slew rate ;
+----------------------------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                       ;
+----------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; Node                                         ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                 ; Destination Port ; Destination Port Name ;
+----------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; Rx_MAC:Rx_MAC_inst|IP_lease[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[1]~_Duplicate_1      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[1]~_Duplicate_2      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[2]~_Duplicate_1      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[2]~_Duplicate_2      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[3]~_Duplicate_1      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[3]~_Duplicate_2      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[4]~_Duplicate_1      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[4]~_Duplicate_2      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[5]~_Duplicate_1      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[5]~_Duplicate_2      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[6]~_Duplicate_1      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[6]~_Duplicate_2      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[7]~_Duplicate_1      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[7]~_Duplicate_2      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[8]~_Duplicate_1      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[8]~_Duplicate_2      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[9]~_Duplicate_1      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[9]~_Duplicate_2      ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[10]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[10]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[11]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[11]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[12]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[12]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[13]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[13]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[14]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[14]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[15]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[15]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[16]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[16]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[16]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[16]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[17]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[17]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[17]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[17]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[18]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[18]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[18]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[18]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[19]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[19]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[19]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[19]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[19]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[20]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[20]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[20]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[20]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[20]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[21]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[21]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[21]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[21]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[21]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[22]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[22]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[22]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[22]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[22]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[23]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[23]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[23]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[23]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[23]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[24]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[24]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[24]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[24]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[24]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[25]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[25]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[25]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[25]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[25]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[26]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[26]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[26]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[26]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[26]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[27]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[27]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[27]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[27]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[27]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[27]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[28]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[28]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[28]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[28]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[28]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[28]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[29]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[29]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[29]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[29]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[29]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[29]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[30]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[30]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[30]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[30]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[30]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[30]~_Duplicate_2     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[31]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[31]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[31]~_Duplicate_1     ; Q                ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[31]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ; DATAA            ;                       ;
; Rx_MAC:Rx_MAC_inst|IP_lease[31]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Rx_MAC:Rx_MAC_inst|IP_lease[31]~_Duplicate_2     ; Q                ;                       ;
+----------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                      ;
+-------------+----------------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------------------+
; Name        ; Ignored Entity ; Ignored From ; Ignored To                                                                                                                                    ; Ignored Value ; Ignored Source             ;
+-------------+----------------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------------------+
; SDO Pin     ;                ;              ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SDO   ; ON            ; Compiler or HDL Assignment ;
; SCE Pin     ;                ;              ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SCE   ; ON            ; Compiler or HDL Assignment ;
; DCLK Pin    ;                ;              ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK  ; ON            ; Compiler or HDL Assignment ;
; Data[0] Pin ;                ;              ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ; ON            ; Compiler or HDL Assignment ;
+-------------+----------------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 18336 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 18336 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 18329   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 7       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/HPSDR/trunk/Metis/Source/Metis_V1.6/Metis.pin.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                       ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                 ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 13,491 / 39,600 ( 34 % )                                                                              ;
;     -- Combinational with no register       ; 6809                                                                                                  ;
;     -- Register only                        ; 2054                                                                                                  ;
;     -- Combinational with a register        ; 4628                                                                                                  ;
;                                             ;                                                                                                       ;
; Logic element usage by number of LUT inputs ;                                                                                                       ;
;     -- 4 input functions                    ; 5592                                                                                                  ;
;     -- 3 input functions                    ; 3325                                                                                                  ;
;     -- <=2 input functions                  ; 2520                                                                                                  ;
;     -- Register only                        ; 2054                                                                                                  ;
;                                             ;                                                                                                       ;
; Logic elements by mode                      ;                                                                                                       ;
;     -- normal mode                          ; 7545                                                                                                  ;
;     -- arithmetic mode                      ; 3892                                                                                                  ;
;                                             ;                                                                                                       ;
; Total registers*                            ; 6,682 / 40,170 ( 17 % )                                                                               ;
;     -- Dedicated logic registers            ; 6,682 / 39,600 ( 17 % )                                                                               ;
;     -- I/O registers                        ; 0 / 570 ( 0 % )                                                                                       ;
;                                             ;                                                                                                       ;
; Total LABs:  partially or completely used   ; 1,029 / 2,475 ( 42 % )                                                                                ;
; User inserted logic elements                ; 0                                                                                                     ;
; Virtual pins                                ; 0                                                                                                     ;
; I/O pins                                    ; 67 / 129 ( 52 % )                                                                                     ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )                                                                                        ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                                         ;
; Global signals                              ; 12                                                                                                    ;
; M9Ks                                        ; 36 / 126 ( 29 % )                                                                                     ;
; Total block memory bits                     ; 290,816 / 1,161,216 ( 25 % )                                                                          ;
; Total block memory implementation bits      ; 331,776 / 1,161,216 ( 29 % )                                                                          ;
; Embedded Multiplier 9-bit elements          ; 8 / 252 ( 3 % )                                                                                       ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                                                        ;
; Global clocks                               ; 12 / 20 ( 60 % )                                                                                      ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                         ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                                         ;
; Average interconnect usage (total/H/V)      ; 13% / 12% / 15%                                                                                       ;
; Peak interconnect usage (total/H/V)         ; 39% / 37% / 43%                                                                                       ;
; Maximum fan-out node                        ; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[0]~clkctrl ;
; Maximum fan-out                             ; 2543                                                                                                  ;
; Highest non-global fan-out signal           ; reset                                                                                                 ;
; Highest non-global fan-out                  ; 1225                                                                                                  ;
; Total fan-out                               ; 60013                                                                                                 ;
; Average fan-out                             ; 2.98                                                                                                  ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 13491 / 39600 ( 34 % ) ; 0 / 39600 ( 0 % )              ;
;     -- Combinational with no register       ; 6809                   ; 0                              ;
;     -- Register only                        ; 2054                   ; 0                              ;
;     -- Combinational with a register        ; 4628                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 5592                   ; 0                              ;
;     -- 3 input functions                    ; 3325                   ; 0                              ;
;     -- <=2 input functions                  ; 2520                   ; 0                              ;
;     -- Register only                        ; 2054                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 7545                   ; 0                              ;
;     -- arithmetic mode                      ; 3892                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 6682                   ; 0                              ;
;     -- Dedicated logic registers            ; 6682 / 39600 ( 16 % )  ; 0 / 39600 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 1029 / 2475 ( 41 % )   ; 0 / 2475 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 67                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 252 ( 3 % )        ; 0 / 252 ( 0 % )                ;
; Total memory bits                           ; 290816                 ; 0                              ;
; Total RAM block bits                        ; 331776                 ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 36 / 126 ( 28 % )      ; 0 / 126 ( 0 % )                ;
; Clock control block                         ; 8 / 24 ( 33 % )        ; 4 / 24 ( 16 % )                ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 4806                   ; 1                              ;
;     -- Registered Input Connections         ; 3572                   ; 0                              ;
;     -- Output Connections                   ; 2                      ; 4805                           ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 60210                  ; 4812                           ;
;     -- Registered Connections               ; 29241                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 2                      ; 4806                           ;
;     -- hard_block:auto_generated_inst       ; 4806                   ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 30                     ; 1                              ;
;     -- Output Ports                         ; 36                     ; 5                              ;
;     -- Bidir Ports                          ; 1                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name                                                                                                                                          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ; 24    ; 1        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 2.5 V        ; --                        ; Fitter               ;
; ATLAS_A10                                                                                                                                     ; 98    ; 4        ; 43           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ATLAS_A11                                                                                                                                     ; 94    ; 4        ; 38           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ATLAS_A12                                                                                                                                     ; 88    ; 3        ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ATLAS_A13                                                                                                                                     ; 84    ; 3        ; 29           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ATLAS_A2                                                                                                                                      ; 131   ; 5        ; 67           ; 5            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ATLAS_A3                                                                                                                                      ; 127   ; 5        ; 67           ; 3            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ATLAS_A4                                                                                                                                      ; 118   ; 4        ; 63           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ATLAS_A5                                                                                                                                      ; 114   ; 4        ; 61           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ATLAS_A6                                                                                                                                      ; 112   ; 4        ; 59           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ATLAS_A7                                                                                                                                      ; 110   ; 4        ; 54           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ATLAS_A8                                                                                                                                      ; 106   ; 4        ; 48           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ATLAS_A9                                                                                                                                      ; 100   ; 4        ; 43           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ATLAS_C15                                                                                                                                     ; 78    ; 3        ; 20           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ATLAS_C22                                                                                                                                     ; 49    ; 2        ; 0            ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ATLAS_C23                                                                                                                                     ; 45    ; 2        ; 0            ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CLK_25MHZ                                                                                                                                     ; 209   ; 7        ; 34           ; 43           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CONFIG                                                                                                                                        ; 92    ; 4        ; 36           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; IN0                                                                                                                                           ; 151   ; 6        ; 67           ; 22           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; IN1                                                                                                                                           ; 150   ; 5        ; 67           ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; IN2                                                                                                                                           ; 149   ; 5        ; 67           ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; MODE2                                                                                                                                         ; 34    ; 2        ; 0            ; 21           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PHY_CLK125                                                                                                                                    ; 152   ; 6        ; 67           ; 22           ; 0            ; 1372                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PHY_DV                                                                                                                                        ; 239   ; 8        ; 1            ; 43           ; 14           ; 27                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PHY_INT_N                                                                                                                                     ; 212   ; 8        ; 34           ; 43           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PHY_RX[0]                                                                                                                                     ; 197   ; 7        ; 48           ; 43           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PHY_RX[1]                                                                                                                                     ; 200   ; 7        ; 45           ; 43           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PHY_RX[2]                                                                                                                                     ; 201   ; 7        ; 45           ; 43           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PHY_RX[3]                                                                                                                                     ; 202   ; 7        ; 45           ; 43           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PHY_RX_CLOCK                                                                                                                                  ; 210   ; 7        ; 34           ; 43           ; 7            ; 123                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name                                                                                                                                         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK ; 23    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SCE  ; 14    ; 1        ; 0            ; 36           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SDO  ; 12    ; 1        ; 0            ; 37           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; ATLAS_A20                                                                                                                                    ; 56    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ATLAS_A21                                                                                                                                    ; 52    ; 2        ; 0            ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ATLAS_C19                                                                                                                                    ; 57    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ATLAS_C20                                                                                                                                    ; 55    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ATLAS_C21                                                                                                                                    ; 51    ; 2        ; 0            ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ATLAS_C24                                                                                                                                    ; 43    ; 2        ; 0            ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; HEART_BEAT                                                                                                                                   ; 132   ; 5        ; 67           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; NCONFIG                                                                                                                                      ; 231   ; 8        ; 9            ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; NODE_ADDR_CS                                                                                                                                 ; 186   ; 7        ; 59           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PHY_MDC                                                                                                                                      ; 184   ; 7        ; 61           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PHY_RESET_N                                                                                                                                  ; 176   ; 6        ; 67           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PHY_TX[0]                                                                                                                                    ; 226   ; 8        ; 14           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PHY_TX[1]                                                                                                                                    ; 224   ; 8        ; 20           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PHY_TX[2]                                                                                                                                    ; 221   ; 8        ; 25           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PHY_TX[3]                                                                                                                                    ; 219   ; 8        ; 25           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PHY_TX_CLOCK                                                                                                                                 ; 240   ; 8        ; 1            ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PHY_TX_EN                                                                                                                                    ; 218   ; 8        ; 25           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A0                                                                                                                                       ; 235   ; 8        ; 5            ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A1                                                                                                                                       ; 230   ; 8        ; 11           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A10                                                                                                                                      ; 171   ; 6        ; 67           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A11                                                                                                                                      ; 169   ; 6        ; 67           ; 31           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A12                                                                                                                                      ; 166   ; 6        ; 67           ; 28           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A13                                                                                                                                      ; 164   ; 6        ; 67           ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A2                                                                                                                                       ; 223   ; 8        ; 22           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A3                                                                                                                                       ; 217   ; 8        ; 27           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A4                                                                                                                                       ; 216   ; 8        ; 29           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A5                                                                                                                                       ; 194   ; 7        ; 50           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A6                                                                                                                                       ; 195   ; 7        ; 50           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A7                                                                                                                                       ; 196   ; 7        ; 48           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A8                                                                                                                                       ; 203   ; 7        ; 41           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAM_A9                                                                                                                                       ; 207   ; 7        ; 38           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SCK                                                                                                                                          ; 236   ; 8        ; 3            ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SI                                                                                                                                           ; 232   ; 8        ; 9            ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                   ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------+---------------------+
; PHY_MDIO ; 183   ; 7        ; 63           ; 43           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; MDIO:MDIO_inst|MDIO_inout~3 (inverted) ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                                                                                                                                            ;
+----------+------------------------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name                                                                                                                              ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
; 12       ; DIFFIO_L8n, DATA1, ASDO                  ; As input tri-stated      ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SDO   ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L10p, FLASH_nCE, nCSO             ; As input tri-stated      ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SCE   ; Dual Purpose Pin          ;
; 17       ; nSTATUS                                  ; -                        ; -                                                                                                                                             ; Dedicated Programming Pin ;
; 23       ; DCLK                                     ; As output driving ground ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK  ; Dual Purpose Pin          ;
; 24       ; DATA0                                    ; As input tri-stated      ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ; Dual Purpose Pin          ;
; 25       ; nCONFIG                                  ; -                        ; -                                                                                                                                             ; Dedicated Programming Pin ;
; 30       ; nCE                                      ; -                        ; -                                                                                                                                             ; Dedicated Programming Pin ;
; 153      ; CONF_DONE                                ; -                        ; -                                                                                                                                             ; Dedicated Programming Pin ;
; 155      ; MSEL0                                    ; -                        ; -                                                                                                                                             ; Dedicated Programming Pin ;
; 157      ; MSEL1                                    ; -                        ; -                                                                                                                                             ; Dedicated Programming Pin ;
; 158      ; MSEL2                                    ; -                        ; -                                                                                                                                             ; Dedicated Programming Pin ;
; 158      ; MSEL3                                    ; -                        ; -                                                                                                                                             ; Dedicated Programming Pin ;
; 162      ; DIFFIO_R24n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~                                                                                                                                 ; Dual Purpose Pin          ;
; 164      ; DIFFIO_R24p, CLKUSR                      ; Use as regular IO        ; RAM_A13                                                                                                                                       ; Dual Purpose Pin          ;
; 171      ; DIFFIO_R12n, nWE                         ; Use as regular IO        ; RAM_A10                                                                                                                                       ; Dual Purpose Pin          ;
; 176      ; DIFFIO_R4n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; PHY_RESET_N                                                                                                                                   ; Dual Purpose Pin          ;
; 194      ; DIFFIO_T41p, PADD2                       ; Use as regular IO        ; RAM_A5                                                                                                                                        ; Dual Purpose Pin          ;
; 196      ; DIFFIO_T38n, PADD3                       ; Use as regular IO        ; RAM_A7                                                                                                                                        ; Dual Purpose Pin          ;
; 200      ; DIFFIO_T37p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; PHY_RX[1]                                                                                                                                     ; Dual Purpose Pin          ;
; 201      ; DIFFIO_T36n, PADD5                       ; Use as regular IO        ; PHY_RX[2]                                                                                                                                     ; Dual Purpose Pin          ;
; 202      ; DIFFIO_T36p, PADD6                       ; Use as regular IO        ; PHY_RX[3]                                                                                                                                     ; Dual Purpose Pin          ;
; 207      ; DIFFIO_T29p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; RAM_A9                                                                                                                                        ; Dual Purpose Pin          ;
; 218      ; DIFFIO_T20n, DATA2                       ; Use as regular IO        ; PHY_TX_EN                                                                                                                                     ; Dual Purpose Pin          ;
; 219      ; DIFFIO_T20p, DATA3                       ; Use as regular IO        ; PHY_TX[3]                                                                                                                                     ; Dual Purpose Pin          ;
; 221      ; DIFFIO_T19p, DATA4                       ; Use as regular IO        ; PHY_TX[2]                                                                                                                                     ; Dual Purpose Pin          ;
; 224      ; DIFFIO_T16n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; PHY_TX[1]                                                                                                                                     ; Dual Purpose Pin          ;
; 226      ; DIFFIO_T11p, DATA5                       ; Use as regular IO        ; PHY_TX[0]                                                                                                                                     ; Dual Purpose Pin          ;
; 231      ; DIFFIO_T8p, DATA6                        ; Use as regular IO        ; NCONFIG                                                                                                                                       ; Dual Purpose Pin          ;
; 232      ; DIFFIO_T7n, DATA7                        ; Use as regular IO        ; SI                                                                                                                                            ; Dual Purpose Pin          ;
; 236      ; DIFFIO_T3p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO        ; SCK                                                                                                                                           ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 12 ( 33 % )  ; 2.5V          ; --           ;
; 2        ; 9 / 17 ( 53 % )  ; 2.5V          ; --           ;
; 3        ; 3 / 16 ( 19 % )  ; 2.5V          ; --           ;
; 4        ; 9 / 18 ( 50 % )  ; 2.5V          ; --           ;
; 5        ; 5 / 17 ( 29 % )  ; 2.5V          ; --           ;
; 6        ; 8 / 13 ( 62 % )  ; 2.5V          ; --           ;
; 7        ; 14 / 18 ( 78 % ) ; 2.5V          ; --           ;
; 8        ; 16 / 18 ( 89 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                                                                                                            ;
+----------+------------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                                                                                                                ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                                                                                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                                                                                                                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 14         ; 1        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 17         ; 1        ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SDO   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 18         ; 1        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 21         ; 1        ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SCE   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                                                                                                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 41         ; 1        ; ^nSTATUS                                                                                                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 42         ; 1        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 19       ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 20       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 50         ; 1        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 53         ; 1        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 23       ; 58         ; 1        ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 59         ; 1        ; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 60         ; 1        ; ^nCONFIG                                                                                                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 61         ; 1        ; #TDI                                                                                                                                          ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 62         ; 1        ; #TCK                                                                                                                                          ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 63         ; 1        ; #TMS                                                                                                                                          ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 64         ; 1        ; #TDO                                                                                                                                          ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 65         ; 1        ; ^nCE                                                                                                                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 66         ; 1        ; GND+                                                                                                                                          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 67         ; 1        ; GND+                                                                                                                                          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 68         ; 2        ; GND+                                                                                                                                          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 34       ; 69         ; 2        ; MODE2                                                                                                                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; 2        ; VCCIO2                                                                                                                                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 74         ; 2        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 38       ; 75         ; 2        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 39       ; 80         ; 2        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 83         ; 2        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 86         ; 2        ; ATLAS_C24                                                                                                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 88         ; 2        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 89         ; 2        ; ATLAS_C23                                                                                                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 103        ; 2        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ;            ; 2        ; VCCIO2                                                                                                                                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 110        ; 2        ; ATLAS_C22                                                                                                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 50       ; 121        ; 2        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ; 129        ; 2        ; ATLAS_C21                                                                                                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 52       ; 130        ; 2        ; ATLAS_A21                                                                                                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 53       ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 134        ; 2        ; ATLAS_C20                                                                                                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 56       ; 135        ; 2        ; ATLAS_A20                                                                                                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 57       ; 136        ; 2        ; ATLAS_C19                                                                                                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ;            ; --       ; VCCA1                                                                                                                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 147        ; 3        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ; 3        ; VCCIO3                                                                                                                                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 152        ; 3        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 154        ; 3        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 155        ; 3        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 73       ; 159        ; 3        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 74       ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 178        ; 3        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                                                                                                                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 78       ; 179        ; 3        ; ATLAS_C15                                                                                                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 79       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 182        ; 3        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 183        ; 3        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 184        ; 3        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ; 190        ; 3        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 84       ; 191        ; 3        ; ATLAS_A13                                                                                                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 86       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 202        ; 3        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 203        ; 3        ; ATLAS_A12                                                                                                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ; 204        ; 3        ; GND+                                                                                                                                          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 205        ; 3        ; GND+                                                                                                                                          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 206        ; 4        ; GND+                                                                                                                                          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 207        ; 4        ; CONFIG                                                                                                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 93       ; 208        ; 4        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 94       ; 209        ; 4        ; ATLAS_A11                                                                                                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 213        ; 4        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ;            ; 4        ; VCCIO4                                                                                                                                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 218        ; 4        ; ATLAS_A10                                                                                                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 99       ; 219        ; 4        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 222        ; 4        ; ATLAS_A9                                                                                                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 101      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 102      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ; 224        ; 4        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ;            ; 4        ; VCCIO4                                                                                                                                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 228        ; 4        ; ATLAS_A8                                                                                                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 107      ; 229        ; 4        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 108      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ; 245        ; 4        ; ATLAS_A7                                                                                                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 252        ; 4        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 253        ; 4        ; ATLAS_A6                                                                                                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 258        ; 4        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 261        ; 4        ; ATLAS_A5                                                                                                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 266        ; 4        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 267        ; 4        ; ATLAS_A4                                                                                                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 120      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 121      ;            ;          ; VCCD_PLL4                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                                                                                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                                                                                                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 277        ; 5        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 278        ; 5        ; ATLAS_A3                                                                                                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 128      ; 280        ; 5        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 283        ; 5        ; ATLAS_A2                                                                                                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 132      ; 284        ; 5        ; HEART_BEAT                                                                                                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 285        ; 5        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 288        ; 5        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 289        ; 5        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ;            ; 5        ; VCCIO5                                                                                                                                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 137      ; 299        ; 5        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 301        ; 5        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 317        ; 5        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 143      ; 330        ; 5        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 331        ; 5        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 332        ; 5        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 146      ; 337        ; 5        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 147      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 148      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 342        ; 5        ; IN2                                                                                                                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 150      ; 343        ; 5        ; IN1                                                                                                                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 344        ; 6        ; IN0                                                                                                                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 152      ; 345        ; 6        ; PHY_CLK125                                                                                                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ; 346        ; 6        ; ^CONF_DONE                                                                                                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                                                                                                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 347        ; 6        ; ^MSEL0                                                                                                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 348        ; 6        ; ^MSEL1                                                                                                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 349        ; 6        ; ^MSEL2                                                                                                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 350        ; 6        ; ^MSEL3                                                                                                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 353        ; 6        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 160      ; 354        ; 6        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 161      ; 357        ; 6        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 162      ; 360        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                                                                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 361        ; 6        ; RAM_A13                                                                                                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 362        ; 6        ; RAM_A12                                                                                                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 168      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 169      ; 374        ; 6        ; RAM_A11                                                                                                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 170      ;            ; 6        ; VCCIO6                                                                                                                                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 171      ; 387        ; 6        ; RAM_A10                                                                                                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 172      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 391        ; 6        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 174      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 175      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 176      ; 405        ; 6        ; PHY_RESET_N                                                                                                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 177      ; 407        ; 6        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 178      ;            ; --       ; VCCA2                                                                                                                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                                                                                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 182      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 183      ; 423        ; 7        ; PHY_MDIO                                                                                                                                      ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 184      ; 426        ; 7        ; PHY_MDC                                                                                                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 185      ; 430        ; 7        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ; 431        ; 7        ; NODE_ADDR_CS                                                                                                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 187      ; 434        ; 7        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 435        ; 7        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 439        ; 7        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                                                                                                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 447        ; 7        ; RAM_A5                                                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 195      ; 450        ; 7        ; RAM_A6                                                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 453        ; 7        ; RAM_A7                                                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 454        ; 7        ; PHY_RX[0]                                                                                                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 457        ; 7        ; PHY_RX[1]                                                                                                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 458        ; 7        ; PHY_RX[2]                                                                                                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 459        ; 7        ; PHY_RX[3]                                                                                                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 468        ; 7        ; RAM_A8                                                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                                                                                                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 207      ; 474        ; 7        ; RAM_A9                                                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 479        ; 7        ; CLK_25MHZ                                                                                                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 210      ; 480        ; 7        ; PHY_RX_CLOCK                                                                                                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 211      ; 481        ; 8        ; GND+                                                                                                                                          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 482        ; 8        ; PHY_INT_N                                                                                                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 213      ;            ; 8        ; VCCIO8                                                                                                                                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 214      ; 488        ; 8        ; RESERVED_INPUT                                                                                                                                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 215      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 491        ; 8        ; RAM_A4                                                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 217      ; 492        ; 8        ; RAM_A3                                                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 218      ; 497        ; 8        ; PHY_TX_EN                                                                                                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 219      ; 498        ; 8        ; PHY_TX[3]                                                                                                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 220      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 221      ; 500        ; 8        ; PHY_TX[2]                                                                                                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 222      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 223      ; 506        ; 8        ; RAM_A2                                                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 224      ; 507        ; 8        ; PHY_TX[1]                                                                                                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 225      ;            ; 8        ; VCCIO8                                                                                                                                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 226      ; 518        ; 8        ; PHY_TX[0]                                                                                                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 227      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 523        ; 8        ; RAM_A1                                                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 231      ; 525        ; 8        ; NCONFIG                                                                                                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 232      ; 526        ; 8        ; SI                                                                                                                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 233      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 234      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 235      ; 536        ; 8        ; RAM_A0                                                                                                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 539        ; 8        ; SCK                                                                                                                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ;            ;          ; VCCINT                                                                                                                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 238      ;            ;          ; GND                                                                                                                                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 239      ; 545        ; 8        ; PHY_DV                                                                                                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 546        ; 8        ; PHY_TX_CLOCK                                                                                                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                       ;
+-------------------------------+-----------------------------------------------------------------------------------+
; Name                          ; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------------------------+
; SDC pin name                  ; PLL_inst|altpll_component|auto_generated|pll1                                     ;
; PLL mode                      ; No compensation                                                                   ;
; Compensate clock              ; --                                                                                ;
; Compensated input/output pins ; --                                                                                ;
; Switchover type               ; --                                                                                ;
; Input frequency 0             ; 125.0 MHz                                                                         ;
; Input frequency 1             ; --                                                                                ;
; Nominal PFD frequency         ; 25.0 MHz                                                                          ;
; Nominal VCO frequency         ; 1200.5 MHz                                                                        ;
; VCO post scale                ; --                                                                                ;
; VCO frequency control         ; Auto                                                                              ;
; VCO phase shift step          ; 104 ps                                                                            ;
; VCO multiply                  ; --                                                                                ;
; VCO divide                    ; --                                                                                ;
; Freq min lock                 ; 62.53 MHz                                                                         ;
; Freq max lock                 ; 135.46 MHz                                                                        ;
; M VCO Tap                     ; 0                                                                                 ;
; M Initial                     ; 1                                                                                 ;
; M value                       ; 48                                                                                ;
; N value                       ; 5                                                                                 ;
; Charge pump current           ; setting 1                                                                         ;
; Loop filter resistance        ; setting 24                                                                        ;
; Loop filter capacitance       ; setting 0                                                                         ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                                ;
; Bandwidth type                ; Medium                                                                            ;
; Real time reconfigurable      ; Off                                                                               ;
; Scan chain MIF file           ; --                                                                                ;
; Preserve PLL counter order    ; Off                                                                               ;
; PLL location                  ; PLL_2                                                                             ;
; Inclk0 signal                 ; PHY_CLK125                                                                        ;
; Inclk1 signal                 ; --                                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                                     ;
; Inclk1 signal type            ; --                                                                                ;
+-------------------------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[0]            ; clock0       ; 48   ; 125 ; 48.0 MHz         ; 0 (0 ps)    ; 1.80 (104 ps)    ; 50/50      ; C0      ; 25            ; 13/12 Odd    ; --            ; 1       ; 0       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[1]            ; clock1       ; 1    ; 5   ; 25.0 MHz         ; 0 (0 ps)    ; 0.94 (104 ps)    ; 50/50      ; C1      ; 48            ; 24/24 Even   ; --            ; 1       ; 0       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[2]            ; clock2       ; 1    ; 10  ; 12.5 MHz         ; 0 (0 ps)    ; 0.47 (104 ps)    ; 50/50      ; C2      ; 96            ; 48/48 Even   ; --            ; 1       ; 0       ; PLL_inst|altpll_component|auto_generated|pll1|clk[2] ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[3]            ; clock3       ; 4    ; 625 ; 0.8 MHz          ; 0 (0 ps)    ; 0.09 (104 ps)    ; 50/50      ; C4      ; 500           ; 250/250 Even ; C3            ; 1       ; 0       ; PLL_inst|altpll_component|auto_generated|pll1|clk[3] ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[3]~cascade_in ; --           ; --   ; --  ; --               ; --          ; --               ; --         ; C3      ; 3             ; 1/2 Odd      ; --            ; 1       ; 0       ;                                                      ;
+----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                           ; Library Name ;
+----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Metis                                                                     ; 13491 (849) ; 6682 (598)                ; 0 (0)         ; 290816      ; 36   ; 8            ; 0       ; 4         ; 67   ; 0            ; 6809 (253)   ; 2054 (220)        ; 4628 (285)       ; |Metis                                                                                                                                                                                                                        ;              ;
;    |ASMI_interface:ASMI_int_inst|                                          ; 371 (178)   ; 210 (77)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 4    ; 0            ; 154 (94)     ; 17 (0)            ; 200 (84)         ; |Metis|ASMI_interface:ASMI_int_inst                                                                                                                                                                                           ;              ;
;       |ASMI:ASMI_inst|                                                     ; 193 (0)     ; 133 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 4    ; 0            ; 60 (0)       ; 17 (0)            ; 116 (0)          ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst                                                                                                                                                                            ;              ;
;          |ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component| ; 193 (119)   ; 133 (72)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 4    ; 0            ; 60 (47)      ; 17 (17)           ; 116 (53)         ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component                                                                                                            ;              ;
;             |a_graycounter:addbyte_cntr|                                   ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:addbyte_cntr                                                                                 ;              ;
;                |a_graycounter_cfg:auto_generated|                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:addbyte_cntr|a_graycounter_cfg:auto_generated                                                ;              ;
;             |a_graycounter:gen_cntr|                                       ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:gen_cntr                                                                                     ;              ;
;                |a_graycounter_cfg:auto_generated|                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:gen_cntr|a_graycounter_cfg:auto_generated                                                    ;              ;
;             |a_graycounter:stage_cntr|                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:stage_cntr                                                                                   ;              ;
;                |a_graycounter_bfg:auto_generated|                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:stage_cntr|a_graycounter_bfg:auto_generated                                                  ;              ;
;             |a_graycounter:wrstage_cntr|                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:wrstage_cntr                                                                                 ;              ;
;                |a_graycounter_bfg:auto_generated|                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:wrstage_cntr|a_graycounter_bfg:auto_generated                                                ;              ;
;             |lpm_compare:cmpr4|                                            ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_compare:cmpr4                                                                                          ;              ;
;                |cmpr_und:auto_generated|                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_compare:cmpr4|cmpr_und:auto_generated                                                                  ;              ;
;             |lpm_compare:cmpr5|                                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_compare:cmpr5                                                                                          ;              ;
;                |cmpr_und:auto_generated|                                   ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_compare:cmpr5|cmpr_und:auto_generated                                                                  ;              ;
;             |lpm_counter:pgwr_data_cntr|                                   ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_counter:pgwr_data_cntr                                                                                 ;              ;
;                |cntr_kqi:auto_generated|                                   ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_counter:pgwr_data_cntr|cntr_kqi:auto_generated                                                         ;              ;
;             |lpm_counter:pgwr_read_cntr|                                   ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_counter:pgwr_read_cntr                                                                                 ;              ;
;                |cntr_kqi:auto_generated|                                   ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|lpm_counter:pgwr_read_cntr|cntr_kqi:auto_generated                                                         ;              ;
;             |scfifo:scfifo3|                                               ; 37 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 29 (0)           ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3                                                                                             ;              ;
;                |scfifo_6ul:auto_generated|                                 ; 37 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 29 (0)           ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated                                                                   ;              ;
;                   |a_dpfifo_1as:dpfifo|                                    ; 37 (1)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (1)        ; 0 (0)             ; 29 (0)           ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo                                               ;              ;
;                      |a_fefifo_48e:fifo_state|                             ; 18 (9)      ; 11 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 11 (2)           ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|a_fefifo_48e:fifo_state                       ;              ;
;                         |cntr_7n7:count_usedw|                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|a_fefifo_48e:fifo_state|cntr_7n7:count_usedw  ;              ;
;                      |cntr_rmb:rd_ptr_count|                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|cntr_rmb:rd_ptr_count                         ;              ;
;                      |cntr_rmb:wr_ptr|                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|cntr_rmb:wr_ptr                               ;              ;
;                      |dpram_flt:FIFOram|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|dpram_flt:FIFOram                             ;              ;
;                         |altsyncram_jvj1:altsyncram1|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Metis|ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|dpram_flt:FIFOram|altsyncram_jvj1:altsyncram1 ;              ;
;    |DHCP:DHCP_inst|                                                        ; 48 (48)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 32 (32)          ; |Metis|DHCP:DHCP_inst                                                                                                                                                                                                         ;              ;
;    |EEPROM:EEPROM_inst|                                                    ; 173 (173)   ; 118 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 17 (17)           ; 101 (101)        ; |Metis|EEPROM:EEPROM_inst                                                                                                                                                                                                     ;              ;
;    |EPCS_fifo:EPCS_fifo_inst|                                              ; 151 (0)     ; 127 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 58 (0)            ; 69 (0)           ; |Metis|EPCS_fifo:EPCS_fifo_inst                                                                                                                                                                                               ;              ;
;       |dcfifo:dcfifo_component|                                            ; 151 (0)     ; 127 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 58 (0)            ; 69 (0)           ; |Metis|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component                                                                                                                                                                       ;              ;
;          |dcfifo_7gh1:auto_generated|                                      ; 151 (45)    ; 127 (33)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (9)       ; 58 (27)           ; 69 (6)           ; |Metis|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated                                                                                                                                            ;              ;
;             |a_gray2bin_ugb:rdptr_g_gray2bin|                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |Metis|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                                                                                                            ;              ;
;             |a_gray2bin_ugb:rs_dgwp_gray2bin|                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Metis|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                                                                                                            ;              ;
;             |a_graycounter_pjc:wrptr_g1p|                                  ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |Metis|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                                                ;              ;
;             |a_graycounter_t57:rdptr_g1p|                                  ; 23 (23)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 18 (18)          ; |Metis|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_t57:rdptr_g1p                                                                                                                ;              ;
;             |alt_synch_pipe_0md:ws_dgrp|                                   ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 6 (0)            ; |Metis|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|alt_synch_pipe_0md:ws_dgrp                                                                                                                 ;              ;
;                |dffpipe_2f9:dffpipe12|                                     ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 6 (6)            ; |Metis|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|alt_synch_pipe_0md:ws_dgrp|dffpipe_2f9:dffpipe12                                                                                           ;              ;
;             |alt_synch_pipe_tld:rs_dgwp|                                   ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 7 (0)            ; |Metis|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|alt_synch_pipe_tld:rs_dgwp                                                                                                                 ;              ;
;                |dffpipe_1f9:dffpipe9|                                      ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 7 (7)            ; |Metis|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|alt_synch_pipe_tld:rs_dgwp|dffpipe_1f9:dffpipe9                                                                                            ;              ;
;             |altsyncram_7i31:fifo_ram|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Metis|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|altsyncram_7i31:fifo_ram                                                                                                                   ;              ;
;             |cmpr_f66:rdempty_eq_comp|                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Metis|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                   ;              ;
;             |cmpr_f66:wrfull_eq_comp|                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Metis|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                                                    ;              ;
;             |dffpipe_pe9:rs_brp|                                           ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Metis|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                         ;              ;
;             |dffpipe_pe9:rs_bwp|                                           ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Metis|EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                         ;              ;
;    |FIFO:RXF|                                                              ; 103 (103)   ; 93 (93)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 28 (28)           ; 65 (65)          ; |Metis|FIFO:RXF                                                                                                                                                                                                               ;              ;
;       |altsyncram:mem_rtl_0|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Metis|FIFO:RXF|altsyncram:mem_rtl_0                                                                                                                                                                                          ;              ;
;          |altsyncram_15h1:auto_generated|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Metis|FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_15h1:auto_generated                                                                                                                                                           ;              ;
;    |I2C_Master:I2C_Master_inst|                                            ; 67 (67)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 19 (19)          ; |Metis|I2C_Master:I2C_Master_inst                                                                                                                                                                                             ;              ;
;    |Led_control:Control_LED0|                                              ; 50 (50)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 1 (1)             ; 29 (29)          ; |Metis|Led_control:Control_LED0                                                                                                                                                                                               ;              ;
;    |Led_control:Control_LED1|                                              ; 55 (55)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 1 (1)             ; 29 (29)          ; |Metis|Led_control:Control_LED1                                                                                                                                                                                               ;              ;
;    |Led_flash:Flash_LED10|                                                 ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Metis|Led_flash:Flash_LED10                                                                                                                                                                                                  ;              ;
;    |Led_flash:Flash_LED11|                                                 ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Metis|Led_flash:Flash_LED11                                                                                                                                                                                                  ;              ;
;    |Led_flash:Flash_LED1|                                                  ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Metis|Led_flash:Flash_LED1                                                                                                                                                                                                   ;              ;
;    |Led_flash:Flash_LED2|                                                  ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Metis|Led_flash:Flash_LED2                                                                                                                                                                                                   ;              ;
;    |Led_flash:Flash_LED3|                                                  ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Metis|Led_flash:Flash_LED3                                                                                                                                                                                                   ;              ;
;    |Led_flash:Flash_LED4|                                                  ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Metis|Led_flash:Flash_LED4                                                                                                                                                                                                   ;              ;
;    |Led_flash:Flash_LED5|                                                  ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Metis|Led_flash:Flash_LED5                                                                                                                                                                                                   ;              ;
;    |Led_flash:Flash_LED7|                                                  ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Metis|Led_flash:Flash_LED7                                                                                                                                                                                                   ;              ;
;    |Led_flash:Flash_LED8|                                                  ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |Metis|Led_flash:Flash_LED8                                                                                                                                                                                                   ;              ;
;    |Led_flash:Flash_LED9|                                                  ; 35 (35)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 2 (2)             ; 23 (23)          ; |Metis|Led_flash:Flash_LED9                                                                                                                                                                                                   ;              ;
;    |MDIO:MDIO_inst|                                                        ; 149 (149)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 9 (9)             ; 56 (56)          ; |Metis|MDIO:MDIO_inst                                                                                                                                                                                                         ;              ;
;    |NWire_rcv:MDC[0].M_IQ|                                                 ; 517 (517)   ; 309 (309)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 208 (208)    ; 101 (101)         ; 208 (208)        ; |Metis|NWire_rcv:MDC[0].M_IQ                                                                                                                                                                                                  ;              ;
;    |NWire_rcv:MDC[1].M_IQ|                                                 ; 514 (514)   ; 303 (303)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 211 (211)    ; 147 (147)         ; 156 (156)        ; |Metis|NWire_rcv:MDC[1].M_IQ                                                                                                                                                                                                  ;              ;
;    |NWire_rcv:MDC[2].M_IQ|                                                 ; 512 (512)   ; 303 (303)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 209 (209)    ; 145 (145)         ; 158 (158)        ; |Metis|NWire_rcv:MDC[2].M_IQ                                                                                                                                                                                                  ;              ;
;    |NWire_rcv:MDC[3].M_IQ|                                                 ; 515 (515)   ; 303 (303)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (212)    ; 99 (99)           ; 204 (204)        ; |Metis|NWire_rcv:MDC[3].M_IQ                                                                                                                                                                                                  ;              ;
;    |NWire_rcv:P_MIC|                                                       ; 385 (385)   ; 176 (176)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 209 (209)    ; 35 (35)           ; 141 (141)        ; |Metis|NWire_rcv:P_MIC                                                                                                                                                                                                        ;              ;
;    |NWire_rcv:SPD|                                                         ; 345 (345)   ; 166 (166)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 179 (179)    ; 53 (53)           ; 113 (113)        ; |Metis|NWire_rcv:SPD                                                                                                                                                                                                          ;              ;
;    |NWire_rcv:m_ser|                                                       ; 414 (414)   ; 150 (150)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 264 (264)    ; 9 (9)             ; 141 (141)        ; |Metis|NWire_rcv:m_ser                                                                                                                                                                                                        ;              ;
;    |NWire_rcv:m_ver2|                                                      ; 414 (414)   ; 149 (149)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 265 (265)    ; 9 (9)             ; 140 (140)        ; |Metis|NWire_rcv:m_ver2                                                                                                                                                                                                       ;              ;
;    |NWire_rcv:m_ver3|                                                      ; 413 (413)   ; 149 (149)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 264 (264)    ; 8 (8)             ; 141 (141)        ; |Metis|NWire_rcv:m_ver3                                                                                                                                                                                                       ;              ;
;    |NWire_rcv:m_ver4|                                                      ; 413 (413)   ; 149 (149)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 264 (264)    ; 8 (8)             ; 141 (141)        ; |Metis|NWire_rcv:m_ver4                                                                                                                                                                                                       ;              ;
;    |NWire_rcv:p_ser|                                                       ; 469 (469)   ; 218 (218)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 251 (251)    ; 44 (44)           ; 174 (174)        ; |Metis|NWire_rcv:p_ser                                                                                                                                                                                                        ;              ;
;    |NWire_xmit:CCxmit|                                                     ; 279 (279)   ; 135 (135)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 230 (230)        ; |Metis|NWire_xmit:CCxmit                                                                                                                                                                                                      ;              ;
;    |NWire_xmit:M_LRAudio|                                                  ; 187 (187)   ; 147 (147)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 68 (68)           ; 80 (80)          ; |Metis|NWire_xmit:M_LRAudio                                                                                                                                                                                                   ;              ;
;    |NWire_xmit:P_IQPWM|                                                    ; 104 (104)   ; 99 (99)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 67 (67)           ; 32 (32)          ; |Metis|NWire_xmit:P_IQPWM                                                                                                                                                                                                     ;              ;
;    |PHY_Rx_fifo:PHY_Rx_fifo_inst|                                          ; 181 (0)     ; 141 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 82 (0)            ; 61 (0)           ; |Metis|PHY_Rx_fifo:PHY_Rx_fifo_inst                                                                                                                                                                                           ;              ;
;       |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                  ; 181 (0)     ; 141 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 82 (0)            ; 61 (0)           ; |Metis|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                         ;              ;
;          |dcfifo_nhk1:auto_generated|                                      ; 181 (45)    ; 141 (43)                  ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (2)       ; 82 (39)           ; 61 (3)           ; |Metis|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated                                                                                                              ;              ;
;             |a_graycounter_067:rdptr_g1p|                                  ; 27 (27)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 20 (20)          ; |Metis|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p                                                                                  ;              ;
;             |a_graycounter_rjc:wrptr_g1p|                                  ; 27 (27)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 19 (19)          ; |Metis|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_rjc:wrptr_g1p                                                                                  ;              ;
;             |alt_synch_pipe_uld:rs_dgwp|                                   ; 28 (0)      ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 6 (0)            ; |Metis|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|alt_synch_pipe_uld:rs_dgwp                                                                                   ;              ;
;                |dffpipe_ue9:dffpipe15|                                     ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 6 (6)            ; |Metis|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_ue9:dffpipe15                                                             ;              ;
;             |alt_synch_pipe_vld:ws_dgrp|                                   ; 28 (0)      ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 8 (0)            ; |Metis|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|alt_synch_pipe_vld:ws_dgrp                                                                                   ;              ;
;                |dffpipe_0f9:dffpipe19|                                     ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 8 (8)            ; |Metis|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|alt_synch_pipe_vld:ws_dgrp|dffpipe_0f9:dffpipe19                                                             ;              ;
;             |altsyncram_tj31:fifo_ram|                                     ; 21 (3)      ; 3 (3)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 1 (1)             ; 4 (2)            ; |Metis|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram                                                                                     ;              ;
;                |decode_177:decode12|                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Metis|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|decode_177:decode12                                                                 ;              ;
;                |mux_038:mux13|                                             ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 2 (2)            ; |Metis|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|mux_038:mux13                                                                       ;              ;
;             |cmpr_i66:rdempty_eq_comp|                                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |Metis|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|cmpr_i66:rdempty_eq_comp                                                                                     ;              ;
;             |cmpr_i66:wrfull_eq_comp|                                      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |Metis|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|cmpr_i66:wrfull_eq_comp                                                                                      ;              ;
;             |cntr_s2e:cntr_b|                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Metis|PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|cntr_s2e:cntr_b                                                                                              ;              ;
;    |PLL_clocks:PLL_inst|                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Metis|PLL_clocks:PLL_inst                                                                                                                                                                                                    ;              ;
;       |altpll:altpll_component|                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Metis|PLL_clocks:PLL_inst|altpll:altpll_component                                                                                                                                                                            ;              ;
;          |PLL_clocks_altpll:auto_generated|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Metis|PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated                                                                                                                                           ;              ;
;    |Rx_MAC:Rx_MAC_inst|                                                    ; 1906 (1906) ; 1455 (1455)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 434 (434)    ; 653 (653)         ; 819 (819)        ; |Metis|Rx_MAC:Rx_MAC_inst                                                                                                                                                                                                     ;              ;
;    |SP_fifo:SPF|                                                           ; 184 (0)     ; 154 (0)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 73 (0)            ; 81 (0)           ; |Metis|SP_fifo:SPF                                                                                                                                                                                                            ;              ;
;       |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                  ; 184 (0)     ; 154 (0)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 73 (0)            ; 81 (0)           ; |Metis|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                          ;              ;
;          |dcfifo_q9l1:auto_generated|                                      ; 184 (55)    ; 154 (40)                  ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (12)      ; 73 (33)           ; 81 (9)           ; |Metis|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated                                                                                                                               ;              ;
;             |a_gray2bin_0hb:rdptr_g_gray2bin|                              ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |Metis|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_gray2bin_0hb:rdptr_g_gray2bin                                                                                               ;              ;
;             |a_gray2bin_0hb:rs_dgwp_gray2bin|                              ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Metis|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_gray2bin_0hb:rs_dgwp_gray2bin                                                                                               ;              ;
;             |a_graycounter_sjc:wrptr_g1p|                                  ; 25 (25)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 18 (18)          ; |Metis|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_sjc:wrptr_g1p                                                                                                   ;              ;
;             |a_graycounter_u57:rdptr_g1p|                                  ; 25 (25)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 17 (17)          ; |Metis|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_u57:rdptr_g1p                                                                                                   ;              ;
;             |alt_synch_pipe_1md:rs_dgwp|                                   ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 7 (0)            ; |Metis|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|alt_synch_pipe_1md:rs_dgwp                                                                                                    ;              ;
;                |dffpipe_4f9:dffpipe13|                                     ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 7 (7)            ; |Metis|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|alt_synch_pipe_1md:rs_dgwp|dffpipe_4f9:dffpipe13                                                                              ;              ;
;             |alt_synch_pipe_2md:ws_dgrp|                                   ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 7 (0)            ; |Metis|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|alt_synch_pipe_2md:ws_dgrp                                                                                                    ;              ;
;                |dffpipe_5f9:dffpipe16|                                     ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 7 (7)            ; |Metis|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|alt_synch_pipe_2md:ws_dgrp|dffpipe_5f9:dffpipe16                                                                              ;              ;
;             |altsyncram_rj31:fifo_ram|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Metis|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|altsyncram_rj31:fifo_ram                                                                                                      ;              ;
;             |cmpr_h66:rdempty_eq_comp|                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Metis|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|cmpr_h66:rdempty_eq_comp                                                                                                      ;              ;
;             |cmpr_h66:wrfull_eq_comp|                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Metis|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|cmpr_h66:wrfull_eq_comp                                                                                                       ;              ;
;             |cntr_s2e:cntr_b|                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |Metis|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|cntr_s2e:cntr_b                                                                                                               ;              ;
;             |dffpipe_3f9:rs_bwp|                                           ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Metis|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|dffpipe_3f9:rs_bwp                                                                                                            ;              ;
;             |dffpipe_te9:rs_brp|                                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |Metis|SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|dffpipe_te9:rs_brp                                                                                                            ;              ;
;    |Tx_MAC:Tx_MAC_inst|                                                    ; 3447 (3403) ; 348 (316)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2640 (2628)  ; 27 (26)           ; 780 (749)        ; |Metis|Tx_MAC:Tx_MAC_inst                                                                                                                                                                                                     ;              ;
;       |CRC32:CRC32_inst|                                                   ; 44 (44)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 31 (31)          ; |Metis|Tx_MAC:Tx_MAC_inst|CRC32:CRC32_inst                                                                                                                                                                                    ;              ;
;    |Tx_fifo:Tx_fifo_inst|                                                  ; 162 (0)     ; 130 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 63 (0)            ; 67 (0)           ; |Metis|Tx_fifo:Tx_fifo_inst                                                                                                                                                                                                   ;              ;
;       |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                  ; 162 (0)     ; 130 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 63 (0)            ; 67 (0)           ; |Metis|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                 ;              ;
;          |dcfifo_a9l1:auto_generated|                                      ; 162 (50)    ; 130 (34)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (15)      ; 63 (28)           ; 67 (5)           ; |Metis|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated                                                                                                                      ;              ;
;             |a_gray2bin_ugb:rdptr_g_gray2bin|                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |Metis|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                                                                                      ;              ;
;             |a_gray2bin_ugb:rs_dgwp_gray2bin|                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Metis|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                                                                                      ;              ;
;             |a_graycounter_pjc:wrptr_g1p|                                  ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 16 (16)          ; |Metis|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                          ;              ;
;             |a_graycounter_s57:rdptr_g1p|                                  ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |Metis|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_s57:rdptr_g1p                                                                                          ;              ;
;             |alt_synch_pipe_rld:rs_dgwp|                                   ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 4 (0)            ; |Metis|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|alt_synch_pipe_rld:rs_dgwp                                                                                           ;              ;
;                |dffpipe_re9:dffpipe14|                                     ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 4 (4)            ; |Metis|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|alt_synch_pipe_rld:rs_dgwp|dffpipe_re9:dffpipe14                                                                     ;              ;
;             |alt_synch_pipe_sld:ws_dgrp|                                   ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 6 (0)            ; |Metis|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|alt_synch_pipe_sld:ws_dgrp                                                                                           ;              ;
;                |dffpipe_se9:dffpipe17|                                     ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 6 (6)            ; |Metis|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_se9:dffpipe17                                                                     ;              ;
;             |altsyncram_nj31:fifo_ram|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Metis|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|altsyncram_nj31:fifo_ram                                                                                             ;              ;
;             |cmpr_f66:rdempty_eq_comp|                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |Metis|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                             ;              ;
;             |cmpr_f66:wrfull_eq_comp|                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Metis|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                              ;              ;
;             |cntr_s2e:cntr_b|                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |Metis|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|cntr_s2e:cntr_b                                                                                                      ;              ;
;             |dffpipe_pe9:rs_bwp|                                           ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Metis|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                   ;              ;
;             |dffpipe_qe9:rs_brp|                                           ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |Metis|Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|dffpipe_qe9:rs_brp                                                                                                   ;              ;
;    |Tx_fifo_ctrl:TXFC|                                                     ; 298 (298)   ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 192 (192)        ; |Metis|Tx_fifo_ctrl:TXFC                                                                                                                                                                                                      ;              ;
;    |cdc_sync:cdc_c22|                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Metis|cdc_sync:cdc_c22                                                                                                                                                                                                       ;              ;
;    |cdc_sync:cdc_c23|                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Metis|cdc_sync:cdc_c23                                                                                                                                                                                                       ;              ;
;    |debounce:de_PTT|                                                       ; 45 (45)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 3 (3)             ; 21 (21)          ; |Metis|debounce:de_PTT                                                                                                                                                                                                        ;              ;
;    |debounce:de_dash|                                                      ; 45 (45)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 3 (3)             ; 22 (22)          ; |Metis|debounce:de_dash                                                                                                                                                                                                       ;              ;
;    |debounce:de_dot|                                                       ; 45 (45)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 3 (3)             ; 21 (21)          ; |Metis|debounce:de_dot                                                                                                                                                                                                        ;              ;
;    |lpm_mult:Mult0|                                                        ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |Metis|lpm_mult:Mult0                                                                                                                                                                                                         ;              ;
;       |mult_ift:auto_generated|                                            ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |Metis|lpm_mult:Mult0|mult_ift:auto_generated                                                                                                                                                                                 ;              ;
;    |pulsegen:CC_p|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Metis|pulsegen:CC_p                                                                                                                                                                                                          ;              ;
;    |pulsegen:cdc_m|                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Metis|pulsegen:cdc_m                                                                                                                                                                                                         ;              ;
;    |pulsegen:cdc_p|                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Metis|pulsegen:cdc_p                                                                                                                                                                                                         ;              ;
;    |sp_rcv_ctrl:SPC|                                                       ; 12 (12)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |Metis|sp_rcv_ctrl:SPC                                                                                                                                                                                                        ;              ;
+----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                                                                                                                                          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+----------+---------------+---------------+-----------------------+-----+------+
; ATLAS_A20                                                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATLAS_A21                                                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATLAS_C19                                                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATLAS_C20                                                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATLAS_C21                                                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATLAS_C24                                                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A0                                                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A1                                                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A2                                                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A3                                                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A4                                                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A5                                                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A6                                                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A7                                                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A8                                                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A9                                                                                                                                        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A10                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A11                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A12                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_A13                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEART_BEAT                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_TX[0]                                                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_TX[1]                                                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_TX[2]                                                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_TX[3]                                                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_TX_CLOCK                                                                                                                                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_TX_EN                                                                                                                                     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_MDC                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_INT_N                                                                                                                                     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; PHY_RESET_N                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK_25MHZ                                                                                                                                     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SCK                                                                                                                                           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SI                                                                                                                                            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; NODE_ADDR_CS                                                                                                                                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; NCONFIG                                                                                                                                       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SCE   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SDO   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PHY_MDIO                                                                                                                                      ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; PHY_CLK125                                                                                                                                    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; PHY_DV                                                                                                                                        ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; MODE2                                                                                                                                         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; PHY_RX_CLOCK                                                                                                                                  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CONFIG                                                                                                                                        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ; Input    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; PHY_RX[0]                                                                                                                                     ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; PHY_RX[2]                                                                                                                                     ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; PHY_RX[1]                                                                                                                                     ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; PHY_RX[3]                                                                                                                                     ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; ATLAS_A13                                                                                                                                     ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; ATLAS_C23                                                                                                                                     ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; ATLAS_C22                                                                                                                                     ; Input    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; ATLAS_C15                                                                                                                                     ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; IN2                                                                                                                                           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; IN0                                                                                                                                           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; IN1                                                                                                                                           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ATLAS_A12                                                                                                                                     ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; ATLAS_A3                                                                                                                                      ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; ATLAS_A6                                                                                                                                      ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; ATLAS_A5                                                                                                                                      ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; ATLAS_A4                                                                                                                                      ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; ATLAS_A2                                                                                                                                      ; Input    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; ATLAS_A9                                                                                                                                      ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; ATLAS_A8                                                                                                                                      ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; ATLAS_A10                                                                                                                                     ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; ATLAS_A7                                                                                                                                      ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; ATLAS_A11                                                                                                                                     ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; PHY_INT_N                                                                                                                                     ;                   ;         ;
; CLK_25MHZ                                                                                                                                     ;                   ;         ;
; PHY_MDIO                                                                                                                                      ;                   ;         ;
;      - MDIO:MDIO_inst|temp_reg_data[0]                                                                                                        ; 0                 ; 6       ;
; PHY_CLK125                                                                                                                                    ;                   ;         ;
; PHY_DV                                                                                                                                        ;                   ;         ;
;      - Led_flash:Flash_LED1|LED                                                                                                               ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[0]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[1]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[2]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[3]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[4]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[5]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[6]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[7]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[8]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[9]                                                                                                        ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[10]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[11]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[12]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[13]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[14]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[15]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[16]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[17]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[18]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[19]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[20]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[21]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[22]                                                                                                       ; 0                 ; 6       ;
;      - Led_flash:Flash_LED1|counter[23]                                                                                                       ; 0                 ; 6       ;
;      - Rx_MAC:Rx_MAC_inst|PHY_100T_state~0                                                                                                    ; 0                 ; 6       ;
;      - Rx_MAC:Rx_MAC_inst|PHY_byte[3]~0                                                                                                       ; 0                 ; 6       ;
; MODE2                                                                                                                                         ;                   ;         ;
; PHY_RX_CLOCK                                                                                                                                  ;                   ;         ;
; CONFIG                                                                                                                                        ;                   ;         ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ;                   ;         ;
;      - ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|read_dout_reg[0]           ; 1                 ; 6       ;
; PHY_RX[0]                                                                                                                                     ;                   ;         ;
;      - Rx_MAC:Rx_MAC_inst|PHY_byte[4]~feeder                                                                                                  ; 1                 ; 6       ;
;      - Rx_MAC:Rx_MAC_inst|PHY_byte[0]~feeder                                                                                                  ; 1                 ; 6       ;
; PHY_RX[2]                                                                                                                                     ;                   ;         ;
;      - Rx_MAC:Rx_MAC_inst|PHY_byte[2]                                                                                                         ; 0                 ; 6       ;
;      - Rx_MAC:Rx_MAC_inst|PHY_byte[6]~feeder                                                                                                  ; 0                 ; 6       ;
; PHY_RX[1]                                                                                                                                     ;                   ;         ;
;      - Rx_MAC:Rx_MAC_inst|PHY_byte[1]                                                                                                         ; 1                 ; 6       ;
;      - Rx_MAC:Rx_MAC_inst|PHY_byte[5]~feeder                                                                                                  ; 1                 ; 6       ;
; PHY_RX[3]                                                                                                                                     ;                   ;         ;
;      - Rx_MAC:Rx_MAC_inst|PHY_byte[3]                                                                                                         ; 1                 ; 6       ;
;      - Rx_MAC:Rx_MAC_inst|PHY_byte[7]~feeder                                                                                                  ; 1                 ; 6       ;
; ATLAS_A13                                                                                                                                     ;                   ;         ;
;      - Tx_fifo_ctrl:TXFC|Selector43~1                                                                                                         ; 1                 ; 6       ;
; ATLAS_C23                                                                                                                                     ;                   ;         ;
;      - cdc_sync:cdc_c23|q1~0                                                                                                                  ; 0                 ; 6       ;
; ATLAS_C22                                                                                                                                     ;                   ;         ;
;      - cdc_sync:cdc_c22|q1~0                                                                                                                  ; 1                 ; 6       ;
; ATLAS_C15                                                                                                                                     ;                   ;         ;
;      - comb~5                                                                                                                                 ; 1                 ; 6       ;
; IN2                                                                                                                                           ;                   ;         ;
; IN0                                                                                                                                           ;                   ;         ;
; IN1                                                                                                                                           ;                   ;         ;
; ATLAS_A12                                                                                                                                     ;                   ;         ;
;      - NWire_rcv:SPD|d0~0                                                                                                                     ; 1                 ; 6       ;
; ATLAS_A3                                                                                                                                      ;                   ;         ;
;      - NWire_rcv:m_ver3|d0~0                                                                                                                  ; 0                 ; 6       ;
; ATLAS_A6                                                                                                                                      ;                   ;         ;
;      - NWire_rcv:m_ser|d0~0                                                                                                                   ; 0                 ; 6       ;
; ATLAS_A5                                                                                                                                      ;                   ;         ;
;      - NWire_rcv:p_ser|d0~0                                                                                                                   ; 1                 ; 6       ;
; ATLAS_A4                                                                                                                                      ;                   ;         ;
;      - NWire_rcv:m_ver2|d0~0                                                                                                                  ; 1                 ; 6       ;
; ATLAS_A2                                                                                                                                      ;                   ;         ;
;      - NWire_rcv:m_ver4|d0~0                                                                                                                  ; 1                 ; 6       ;
; ATLAS_A9                                                                                                                                      ;                   ;         ;
;      - NWire_rcv:MDC[1].M_IQ|d0~0                                                                                                             ; 0                 ; 6       ;
; ATLAS_A8                                                                                                                                      ;                   ;         ;
;      - NWire_rcv:MDC[2].M_IQ|d0~0                                                                                                             ; 1                 ; 6       ;
; ATLAS_A10                                                                                                                                     ;                   ;         ;
;      - NWire_rcv:MDC[0].M_IQ|d0~0                                                                                                             ; 0                 ; 6       ;
; ATLAS_A7                                                                                                                                      ;                   ;         ;
;      - NWire_rcv:MDC[3].M_IQ|d0~0                                                                                                             ; 1                 ; 6       ;
; ATLAS_A11                                                                                                                                     ;                   ;         ;
;      - NWire_rcv:P_MIC|d0~0                                                                                                                   ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                          ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_addmsb_reg                                                                                    ; FF_X35_Y32_N9      ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_rstat_reg                                                                                     ; FF_X38_Y30_N27     ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_rstat_reg2                                                                                    ; FF_X38_Y30_N3      ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_write_reg2                                                                                    ; FF_X38_Y31_N19     ; 66      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~1                                                                                            ; LCCOMB_X38_Y32_N30 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~10                                                                                           ; LCCOMB_X37_Y31_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~11                                                                                           ; LCCOMB_X38_Y32_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~7                                                                                            ; LCCOMB_X38_Y30_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~9                                                                                            ; LCCOMB_X37_Y30_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|end1_cyc_reg                                                                                      ; FF_X38_Y33_N13     ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|end_op_reg                                                                                        ; FF_X38_Y32_N25     ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|read_buf~2                                                                                        ; LCCOMB_X39_Y32_N30 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|a_fefifo_48e:fifo_state|_~0          ; LCCOMB_X37_Y32_N4  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|a_fefifo_48e:fifo_state|valid_rreq~0 ; LCCOMB_X37_Y32_N28 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|valid_wreq~0                         ; LCCOMB_X37_Y32_N30 ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_addr_reg_ena[0]                                                                              ; LCCOMB_X35_Y31_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_asmi_opcode_reg_ena[0]                                                                       ; LCCOMB_X37_Y30_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_pgwrbuf_dataout_ena[0]                                                                       ; LCCOMB_X39_Y32_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_read_dout_reg_ena~0                                                                          ; LCCOMB_X36_Y32_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_statreg_int_ena[0]~1                                                                         ; LCCOMB_X38_Y32_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_write_reg_ena                                                                                ; LCCOMB_X35_Y30_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|address[23]~4                                                                                                                                                                    ; LCCOMB_X33_Y31_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|address[8]~1                                                                                                                                                                     ; LCCOMB_X35_Y31_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|byte_count[0]~11                                                                                                                                                                 ; LCCOMB_X32_Y28_N10 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|byte_count[0]~12                                                                                                                                                                 ; LCCOMB_X32_Y32_N22 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|page[9]~18                                                                                                                                                                       ; LCCOMB_X33_Y30_N0  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|reset_delay[0]~28                                                                                                                                                                ; LCCOMB_X32_Y31_N6  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|state[2]                                                                                                                                                                         ; FF_X34_Y32_N25     ; 41      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ASMI_interface:ASMI_int_inst|state[3]                                                                                                                                                                         ; FF_X34_Y32_N19     ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CC_address[3]~2                                                                                                                                                                                               ; LCCOMB_X45_Y17_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DHCP:DHCP_inst|DHCP_discover                                                                                                                                                                                  ; FF_X34_Y33_N9      ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DHCP:DHCP_inst|time_count[23]~28                                                                                                                                                                              ; LCCOMB_X34_Y33_N30 ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; DHCP:DHCP_inst|time_count[23]~29                                                                                                                                                                              ; LCCOMB_X34_Y33_N12 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|EEPROM_read[3]~1                                                                                                                                                                           ; LCCOMB_X35_Y20_N0  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|EEPROM_write[45]~1                                                                                                                                                                         ; LCCOMB_X32_Y20_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|Selector89~2                                                                                                                                                                               ; LCCOMB_X32_Y20_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|This_IP[30]~2                                                                                                                                                                              ; LCCOMB_X29_Y20_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|This_MAC[47]~0                                                                                                                                                                             ; LCCOMB_X29_Y20_N0  ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|shift_count[1]~12                                                                                                                                                                          ; LCCOMB_X33_Y20_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EEPROM:EEPROM_inst|shift_count[1]~9                                                                                                                                                                           ; LCCOMB_X33_Y20_N0  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|valid_rdreq~0                                                                                                                     ; LCCOMB_X26_Y32_N12 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|valid_wrreq~0                                                                                                                     ; LCCOMB_X27_Y30_N28 ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; I2C_Master:I2C_Master_inst|Decoder0~0                                                                                                                                                                         ; LCCOMB_X48_Y11_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_Master:I2C_Master_inst|data[7][11]~2                                                                                                                                                                      ; LCCOMB_X49_Y11_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_Master:I2C_Master_inst|shift[1]~8                                                                                                                                                                         ; LCCOMB_X49_Y11_N2  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; I2C_Master:I2C_Master_inst|state[1]                                                                                                                                                                           ; FF_X48_Y11_N25     ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; IF_Drive_Level[4]~1                                                                                                                                                                                           ; LCCOMB_X45_Y18_N16 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_PHY_drdy~0                                                                                                                                                                                                 ; LCCOMB_X42_Y20_N18 ; 50      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_PWM_state.PWM_I_AUDIO                                                                                                                                                                                      ; FF_X44_Y28_N21     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_PWM_state.PWM_LEFT                                                                                                                                                                                         ; FF_X45_Y24_N25     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_PWM_state.PWM_Q_AUDIO                                                                                                                                                                                      ; FF_X45_Y24_N21     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_PWM_state.PWM_RIGHT                                                                                                                                                                                        ; FF_X45_Y24_N23     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_Rx_fifo_wreq~0                                                                                                                                                                                             ; LCCOMB_X42_Y20_N26 ; 11      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; IF_SYNC_state.SYNC_RX_1_2                                                                                                                                                                                     ; FF_X42_Y20_N9      ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; IF_SYNC_state.SYNC_START                                                                                                                                                                                      ; FF_X42_Y20_N21     ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; IF_bleed_cnt[5]~15                                                                                                                                                                                            ; LCCOMB_X45_Y16_N0  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; IF_frequency[0][30]~15                                                                                                                                                                                        ; LCCOMB_X45_Y18_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_frequency[1][4]~14                                                                                                                                                                                         ; LCCOMB_X43_Y18_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_frequency[2][17]~12                                                                                                                                                                                        ; LCCOMB_X49_Y14_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_frequency[3][25]~17                                                                                                                                                                                        ; LCCOMB_X49_Y14_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_frequency[4][8]~10                                                                                                                                                                                         ; LCCOMB_X50_Y15_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IF_rst~0                                                                                                                                                                                                      ; LCCOMB_X38_Y18_N14 ; 384     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; IF_rst~0                                                                                                                                                                                                      ; LCCOMB_X38_Y18_N14 ; 128     ; Async. clear               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; IF_time_stamp~2                                                                                                                                                                                               ; LCCOMB_X38_Y18_N22 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Led_control:Control_LED0|LED~8                                                                                                                                                                                ; LCCOMB_X27_Y17_N18 ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Led_control:Control_LED0|swap[0]~0                                                                                                                                                                            ; LCCOMB_X27_Y15_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Led_control:Control_LED1|counter[23]~28                                                                                                                                                                       ; LCCOMB_X29_Y30_N26 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Led_control:Control_LED1|counter[8]~27                                                                                                                                                                        ; LCCOMB_X29_Y30_N4  ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Led_control:Control_LED1|period[11]~0                                                                                                                                                                         ; LCCOMB_X29_Y31_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|MDIO_inout~3                                                                                                                                                                                   ; LCCOMB_X44_Y36_N30 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|Selector11~2                                                                                                                                                                                   ; LCCOMB_X28_Y16_N14 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|address[2]~0                                                                                                                                                                                   ; LCCOMB_X32_Y16_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|loop_count[1]~15                                                                                                                                                                               ; LCCOMB_X30_Y16_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|mask[6]~2                                                                                                                                                                                      ; LCCOMB_X27_Y16_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|preamble2[2]~8                                                                                                                                                                                 ; LCCOMB_X44_Y36_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|preamble[0]~15                                                                                                                                                                                 ; LCCOMB_X28_Y16_N12 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|read[0]                                                                                                                                                                                        ; FF_X43_Y36_N17     ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|read[2]                                                                                                                                                                                        ; FF_X43_Y36_N3      ; 28      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|read_count[0]~15                                                                                                                                                                               ; LCCOMB_X42_Y36_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|register_data[5]~0                                                                                                                                                                             ; LCCOMB_X42_Y36_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|temp_address[2]~1                                                                                                                                                                              ; LCCOMB_X45_Y36_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|temp_reg_data[5]~1                                                                                                                                                                             ; LCCOMB_X41_Y36_N0  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MDIO:MDIO_inst|write[3]                                                                                                                                                                                       ; FF_X30_Y16_N21     ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][2]~1                                                                                                                                                                          ; LCCOMB_X22_Y15_N2  ; 56      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_IQ|DBrise_cnt[5]~9                                                                                                                                                                         ; LCCOMB_X28_Y15_N2  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_IQ|data_cnt[0]~9                                                                                                                                                                           ; LCCOMB_X22_Y14_N4  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_IQ|rcv_flag                                                                                                                                                                                ; FF_X22_Y14_N13     ; 51      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_IQ|rdata[11]~50                                                                                                                                                                            ; LCCOMB_X48_Y21_N30 ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_IQ|tb_cnt[13]~16                                                                                                                                                                           ; LCCOMB_X17_Y12_N26 ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_IQ|tb_width[7]~23                                                                                                                                                                          ; LCCOMB_X20_Y12_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][1]~1                                                                                                                                                                          ; LCCOMB_X60_Y24_N0  ; 56      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_IQ|DBrise_cnt[5]~9                                                                                                                                                                         ; LCCOMB_X60_Y20_N2  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_IQ|data_cnt[0]~9                                                                                                                                                                           ; LCCOMB_X59_Y22_N2  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_IQ|rcv_flag                                                                                                                                                                                ; FF_X59_Y22_N13     ; 50      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_IQ|rdata[44]~50                                                                                                                                                                            ; LCCOMB_X53_Y21_N0  ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_IQ|tb_cnt[0]~16                                                                                                                                                                            ; LCCOMB_X61_Y20_N2  ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_IQ|tb_width[0]~23                                                                                                                                                                          ; LCCOMB_X62_Y24_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][2]~1                                                                                                                                                                          ; LCCOMB_X64_Y30_N22 ; 56      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_IQ|DBrise_cnt[5]~9                                                                                                                                                                         ; LCCOMB_X60_Y28_N2  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_IQ|data_cnt[1]~9                                                                                                                                                                           ; LCCOMB_X59_Y30_N20 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_IQ|rcv_flag                                                                                                                                                                                ; FF_X59_Y30_N5      ; 50      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_IQ|rdata[28]~50                                                                                                                                                                            ; LCCOMB_X56_Y29_N30 ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_IQ|tb_cnt[8]~16                                                                                                                                                                            ; LCCOMB_X60_Y31_N0  ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_IQ|tb_width[2]~23                                                                                                                                                                          ; LCCOMB_X61_Y30_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[3][13]~1                                                                                                                                                                         ; LCCOMB_X36_Y36_N2  ; 56      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_IQ|DBrise_cnt[2]~9                                                                                                                                                                         ; LCCOMB_X42_Y25_N18 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_IQ|data_cnt[1]~9                                                                                                                                                                           ; LCCOMB_X37_Y38_N26 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_IQ|rcv_flag                                                                                                                                                                                ; FF_X37_Y38_N29     ; 50      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_IQ|rdata[46]~50                                                                                                                                                                            ; LCCOMB_X45_Y25_N2  ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_IQ|tb_cnt[4]~16                                                                                                                                                                            ; LCCOMB_X35_Y38_N0  ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_IQ|tb_width[10]~23                                                                                                                                                                         ; LCCOMB_X38_Y37_N0  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:P_MIC|DB_LEN[2][4]~1                                                                                                                                                                                ; LCCOMB_X29_Y11_N0  ; 56      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:P_MIC|DBrise_cnt[3]~8                                                                                                                                                                               ; LCCOMB_X28_Y8_N8   ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:P_MIC|data_cnt[1]~7                                                                                                                                                                                 ; LCCOMB_X38_Y18_N30 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:P_MIC|rcv_flag                                                                                                                                                                                      ; FF_X36_Y21_N29     ; 19      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:P_MIC|rdata[10]~18                                                                                                                                                                                  ; LCCOMB_X29_Y15_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:P_MIC|tb_cnt[10]~16                                                                                                                                                                                 ; LCCOMB_X27_Y12_N2  ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:P_MIC|tb_width[4]~23                                                                                                                                                                                ; LCCOMB_X28_Y10_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:SPD|DB_LEN[3][6]~1                                                                                                                                                                                  ; LCCOMB_X10_Y15_N30 ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:SPD|DBrise_cnt[3]~8                                                                                                                                                                                 ; LCCOMB_X11_Y15_N26 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:SPD|data_cnt[0]~7                                                                                                                                                                                   ; LCCOMB_X11_Y16_N2  ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:SPD|rcv_flag                                                                                                                                                                                        ; FF_X12_Y15_N17     ; 19      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:SPD|rdata[7]~18                                                                                                                                                                                     ; LCCOMB_X39_Y25_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:SPD|tb_cnt[1]~14                                                                                                                                                                                    ; LCCOMB_X12_Y14_N6  ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:SPD|tb_width[1]~21                                                                                                                                                                                  ; LCCOMB_X7_Y14_N0   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ser|DB_LEN[3][16]~1                                                                                                                                                                               ; LCCOMB_X53_Y19_N4  ; 72      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ser|DBrise_cnt[2]~7                                                                                                                                                                               ; LCCOMB_X51_Y19_N2  ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ser|data_cnt[1]~13                                                                                                                                                                                ; LCCOMB_X52_Y17_N0  ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ser|irdy                                                                                                                                                                                          ; FF_X52_Y17_N25     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ser|rcv_flag                                                                                                                                                                                      ; FF_X52_Y17_N5      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ser|rdata[3]~11                                                                                                                                                                                   ; LCCOMB_X49_Y19_N4  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ser|tb_cnt[13]~20                                                                                                                                                                                 ; LCCOMB_X54_Y23_N4  ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ser|tb_width[15]~27                                                                                                                                                                               ; LCCOMB_X54_Y20_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver2|DB_LEN[3][12]~1                                                                                                                                                                              ; LCCOMB_X44_Y10_N12 ; 72      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver2|DBrise_cnt[1]~7                                                                                                                                                                              ; LCCOMB_X42_Y14_N10 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver2|data_cnt[2]~13                                                                                                                                                                               ; LCCOMB_X43_Y18_N10 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver2|irdy                                                                                                                                                                                         ; FF_X41_Y18_N1      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver2|rcv_flag                                                                                                                                                                                     ; FF_X41_Y18_N23     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver2|rdata[0]~1                                                                                                                                                                                   ; LCCOMB_X41_Y18_N26 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver2|tb_cnt[14]~20                                                                                                                                                                                ; LCCOMB_X44_Y12_N2  ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver2|tb_width[5]~27                                                                                                                                                                               ; LCCOMB_X42_Y9_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver3|DB_LEN[1][0]~1                                                                                                                                                                               ; LCCOMB_X11_Y38_N0  ; 72      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver3|DBrise_cnt[3]~7                                                                                                                                                                              ; LCCOMB_X11_Y37_N10 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver3|data_cnt[2]~13                                                                                                                                                                               ; LCCOMB_X38_Y36_N28 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver3|irdy                                                                                                                                                                                         ; FF_X45_Y24_N7      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver3|rcv_flag                                                                                                                                                                                     ; FF_X38_Y36_N25     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver3|rdata[3]~1                                                                                                                                                                                   ; LCCOMB_X42_Y22_N22 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver3|tb_cnt[13]~20                                                                                                                                                                                ; LCCOMB_X12_Y37_N10 ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver3|tb_width[6]~27                                                                                                                                                                               ; LCCOMB_X12_Y34_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver4|DB_LEN[3][11]~1                                                                                                                                                                              ; LCCOMB_X20_Y36_N26 ; 72      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver4|DBrise_cnt[3]~7                                                                                                                                                                              ; LCCOMB_X17_Y36_N14 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver4|data_cnt[1]~13                                                                                                                                                                               ; LCCOMB_X23_Y34_N28 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver4|irdy                                                                                                                                                                                         ; FF_X25_Y34_N29     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver4|rcv_flag                                                                                                                                                                                     ; FF_X23_Y34_N5      ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver4|rdata[6]~11                                                                                                                                                                                  ; LCCOMB_X25_Y34_N18 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver4|tb_cnt[17]~20                                                                                                                                                                                ; LCCOMB_X21_Y35_N6  ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:m_ver4|tb_width[3]~27                                                                                                                                                                               ; LCCOMB_X19_Y34_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:p_ser|DB_LEN[3][9]~1                                                                                                                                                                                ; LCCOMB_X61_Y14_N6  ; 68      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:p_ser|DBrise_cnt[2]~9                                                                                                                                                                               ; LCCOMB_X56_Y16_N2  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:p_ser|data_cnt[4]~9                                                                                                                                                                                 ; LCCOMB_X60_Y16_N24 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:p_ser|irdy                                                                                                                                                                                          ; FF_X41_Y18_N15     ; 44      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:p_ser|rcv_flag                                                                                                                                                                                      ; FF_X60_Y16_N21     ; 47      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:p_ser|rdata[37]~46                                                                                                                                                                                  ; LCCOMB_X42_Y21_N30 ; 44      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:p_ser|tb_cnt[4]~23                                                                                                                                                                                  ; LCCOMB_X60_Y12_N22 ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:p_ser|tb_width[12]~30                                                                                                                                                                               ; LCCOMB_X59_Y14_N20 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:CCxmit|always0~2                                                                                                                                                                                   ; LCCOMB_X38_Y25_N12 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:CCxmit|bcnt[3]~12                                                                                                                                                                                  ; LCCOMB_X35_Y18_N4  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:CCxmit|dly_cnt[22]~49                                                                                                                                                                              ; LCCOMB_X28_Y13_N26 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:CCxmit|id[25]~1                                                                                                                                                                                    ; LCCOMB_X43_Y18_N12 ; 87      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:M_LRAudio|NW_state.NW_WAIT                                                                                                                                                                         ; FF_X44_Y26_N1      ; 69      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:M_LRAudio|always2~1                                                                                                                                                                                ; LCCOMB_X43_Y33_N14 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:M_LRAudio|bcnt[4]~11                                                                                                                                                                               ; LCCOMB_X44_Y33_N6  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:M_LRAudio|dly_cnt[3]~51                                                                                                                                                                            ; LCCOMB_X43_Y17_N10 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:P_IQPWM|id[30]~1                                                                                                                                                                                   ; LCCOMB_X45_Y31_N4  ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PHY_CLK125                                                                                                                                                                                                    ; PIN_152            ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; PHY_CLK125                                                                                                                                                                                                    ; PIN_152            ; 1371    ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; PHY_DV                                                                                                                                                                                                        ; PIN_239            ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PHY_MDIO_clk                                                                                                                                                                                                  ; FF_X34_Y42_N27     ; 183     ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; PHY_RX_CLOCK                                                                                                                                                                                                  ; PIN_210            ; 123     ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|_~0                                                                                                 ; LCCOMB_X37_Y19_N30 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|decode_177:decode12|eq_node[0]                                             ; LCCOMB_X37_Y19_N8  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|decode_177:decode12|eq_node[1]                                             ; LCCOMB_X37_Y19_N20 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|valid_wrreq~0                                                                                       ; LCCOMB_X37_Y19_N10 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                 ; PLL_2              ; 2543    ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                 ; PLL_2              ; 358     ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                 ; PLL_2              ; 661     ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[3]                                                                                                                 ; PLL_2              ; 20      ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_locked                                                                                                                 ; PLL_2              ; 1222    ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|ARP_PC_MAC[40]~2                                                                                                                                                                           ; LCCOMB_X25_Y28_N20 ; 81      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|ARP_request                                                                                                                                                                                ; FF_X37_Y23_N1      ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|DHCP_ACK                                                                                                                                                                                   ; FF_X29_Y30_N29     ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|DHCP_IP[24]~0                                                                                                                                                                              ; LCCOMB_X23_Y29_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~100                                                                                                                                                                               ; LCCOMB_X33_Y12_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~101                                                                                                                                                                               ; LCCOMB_X33_Y11_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~102                                                                                                                                                                               ; LCCOMB_X34_Y15_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~103                                                                                                                                                                               ; LCCOMB_X38_Y12_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~104                                                                                                                                                                               ; LCCOMB_X35_Y15_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~105                                                                                                                                                                               ; LCCOMB_X35_Y12_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~106                                                                                                                                                                               ; LCCOMB_X33_Y11_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~107                                                                                                                                                                               ; LCCOMB_X33_Y11_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~108                                                                                                                                                                               ; LCCOMB_X39_Y10_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~109                                                                                                                                                                               ; LCCOMB_X33_Y11_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~110                                                                                                                                                                               ; LCCOMB_X32_Y10_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~111                                                                                                                                                                               ; LCCOMB_X36_Y11_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~112                                                                                                                                                                               ; LCCOMB_X32_Y11_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~113                                                                                                                                                                               ; LCCOMB_X32_Y11_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~114                                                                                                                                                                               ; LCCOMB_X33_Y12_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~115                                                                                                                                                                               ; LCCOMB_X34_Y13_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~116                                                                                                                                                                               ; LCCOMB_X35_Y15_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~117                                                                                                                                                                               ; LCCOMB_X35_Y16_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~118                                                                                                                                                                               ; LCCOMB_X38_Y15_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~119                                                                                                                                                                               ; LCCOMB_X34_Y14_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~120                                                                                                                                                                               ; LCCOMB_X33_Y14_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~121                                                                                                                                                                               ; LCCOMB_X34_Y14_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~122                                                                                                                                                                               ; LCCOMB_X36_Y15_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~123                                                                                                                                                                               ; LCCOMB_X38_Y15_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~124                                                                                                                                                                               ; LCCOMB_X38_Y12_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~125                                                                                                                                                                               ; LCCOMB_X33_Y11_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~126                                                                                                                                                                               ; LCCOMB_X32_Y13_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~127                                                                                                                                                                               ; LCCOMB_X34_Y16_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~49                                                                                                                                                                                ; LCCOMB_X36_Y11_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~53                                                                                                                                                                                ; LCCOMB_X36_Y11_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~55                                                                                                                                                                                ; LCCOMB_X37_Y12_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~57                                                                                                                                                                                ; LCCOMB_X38_Y9_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~59                                                                                                                                                                                ; LCCOMB_X38_Y9_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~60                                                                                                                                                                                ; LCCOMB_X41_Y11_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~63                                                                                                                                                                                ; LCCOMB_X36_Y9_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~65                                                                                                                                                                                ; LCCOMB_X34_Y10_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~67                                                                                                                                                                                ; LCCOMB_X34_Y10_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~69                                                                                                                                                                                ; LCCOMB_X38_Y11_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~72                                                                                                                                                                                ; LCCOMB_X36_Y10_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~73                                                                                                                                                                                ; LCCOMB_X38_Y10_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~75                                                                                                                                                                                ; LCCOMB_X39_Y14_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~76                                                                                                                                                                                ; LCCOMB_X35_Y12_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~78                                                                                                                                                                                ; LCCOMB_X34_Y11_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~80                                                                                                                                                                                ; LCCOMB_X34_Y11_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~81                                                                                                                                                                                ; LCCOMB_X38_Y11_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~82                                                                                                                                                                                ; LCCOMB_X34_Y12_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~83                                                                                                                                                                                ; LCCOMB_X37_Y11_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~84                                                                                                                                                                                ; LCCOMB_X35_Y12_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~86                                                                                                                                                                                ; LCCOMB_X35_Y13_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~88                                                                                                                                                                                ; LCCOMB_X36_Y16_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~89                                                                                                                                                                                ; LCCOMB_X37_Y14_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~90                                                                                                                                                                                ; LCCOMB_X38_Y11_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~91                                                                                                                                                                                ; LCCOMB_X37_Y15_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~92                                                                                                                                                                                ; LCCOMB_X39_Y13_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~93                                                                                                                                                                                ; LCCOMB_X39_Y11_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~94                                                                                                                                                                                ; LCCOMB_X33_Y14_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~95                                                                                                                                                                                ; LCCOMB_X36_Y15_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~97                                                                                                                                                                                ; LCCOMB_X37_Y13_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~98                                                                                                                                                                                ; LCCOMB_X37_Y13_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Decoder2~99                                                                                                                                                                                ; LCCOMB_X36_Y13_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|IP_lease[31]~0                                                                                                                                                                             ; LCCOMB_X28_Y29_N14 ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Length[3]~0                                                                                                                                                                                ; LCCOMB_X27_Y28_N6  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|METIS_discovery                                                                                                                                                                            ; FF_X30_Y28_N31     ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|PC_MAC[45]~1                                                                                                                                                                               ; LCCOMB_X26_Y25_N4  ; 96      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|PC_sequence_number[31]~2                                                                                                                                                                   ; LCCOMB_X34_Y28_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                                             ; FF_X32_Y23_N11     ; 1491    ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                                             ; FF_X32_Y23_N11     ; 120     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.DHCP                                                                                                                                                                          ; FF_X27_Y26_N5      ; 76      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.PING                                                                                                                                                                          ; FF_X30_Y21_N31     ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.SEND_TO_FIFO                                                                                                                                                                  ; FF_X26_Y25_N17     ; 18      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.START                                                                                                                                                                         ; FF_X30_Y21_N11     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.UDP                                                                                                                                                                           ; FF_X26_Y26_N13     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|PHY_byte[3]~0                                                                                                                                                                              ; LCCOMB_X32_Y23_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Ping_PC_MAC[40]~1                                                                                                                                                                          ; LCCOMB_X28_Y25_N28 ; 80      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Selector235~1                                                                                                                                                                              ; LCCOMB_X27_Y30_N2  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Selector246~0                                                                                                                                                                              ; LCCOMB_X34_Y30_N26 ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|Selector251~13                                                                                                                                                                             ; LCCOMB_X26_Y25_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|ToPort[2]~0                                                                                                                                                                                ; LCCOMB_X26_Y28_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|To_IP[31]~0                                                                                                                                                                                ; LCCOMB_X30_Y24_N24 ; 65      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|UDP_check[0]~0                                                                                                                                                                             ; LCCOMB_X28_Y19_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|YIADDR[31]~1                                                                                                                                                                               ; LCCOMB_X26_Y24_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|broadcast                                                                                                                                                                                  ; FF_X33_Y21_N31     ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|num_blocks[13]~0                                                                                                                                                                           ; LCCOMB_X34_Y25_N10 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|ping_request                                                                                                                                                                               ; FF_X34_Y23_N21     ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|skip[0]~0                                                                                                                                                                                  ; LCCOMB_X29_Y13_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|temp_PC_MAC[40]~3                                                                                                                                                                          ; LCCOMB_X26_Y25_N30 ; 96      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|temp_YIADDR[31]~0                                                                                                                                                                          ; LCCOMB_X28_Y26_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|this_MAC                                                                                                                                                                                   ; FF_X34_Y22_N7      ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Rx_MAC:Rx_MAC_inst|wide_spectrum~2                                                                                                                                                                            ; LCCOMB_X34_Y25_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|_~0                                                                                                                  ; LCCOMB_X42_Y29_N8  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|valid_rdreq~0                                                                                                        ; LCCOMB_X41_Y29_N8  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|valid_wrreq~0                                                                                                        ; LCCOMB_X42_Y27_N10 ; 30      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Selector17~0                                                                                                                                                                                                  ; LCCOMB_X42_Y20_N14 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|Add49~113                                                                                                                                                                                  ; LCCOMB_X32_Y21_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|Add54~3                                                                                                                                                                                    ; LCCOMB_X33_Y26_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|Discovery_MAC[40]~2                                                                                                                                                                        ; LCCOMB_X15_Y23_N30 ; 96      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|METIS_discover_sent                                                                                                                                                                        ; FF_X37_Y26_N1      ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|Selector94~0                                                                                                                                                                               ; LCCOMB_X32_Y21_N0  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|Tx_CTL                                                                                                                                                                                     ; FF_X26_Y41_N27     ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~933                                                                                                                                                                             ; LCCOMB_X32_Y24_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|data_count[1]~37                                                                                                                                                                           ; LCCOMB_X33_Y24_N18 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|frame[0]~4                                                                                                                                                                                 ; LCCOMB_X33_Y23_N30 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|rdaddress[0]~22                                                                                                                                                                            ; LCCOMB_X33_Y25_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|reset_CRC                                                                                                                                                                                  ; FF_X32_Y26_N23     ; 33      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|sequence_number[18]~74                                                                                                                                                                     ; LCCOMB_X26_Y27_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|spec_seq_number[19]~74                                                                                                                                                                     ; LCCOMB_X26_Y27_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|state_Tx.PING1                                                                                                                                                                             ; FF_X34_Y17_N27     ; 50      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|state_Tx.RESET                                                                                                                                                                             ; FF_X35_Y24_N25     ; 50      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|state_Tx.SPECTRUM                                                                                                                                                                          ; FF_X35_Y24_N27     ; 54      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|state_Tx.UDP                                                                                                                                                                               ; FF_X35_Y24_N21     ; 44      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|sync_TD[1]~2                                                                                                                                                                               ; LCCOMB_X21_Y30_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|temp_CRC32[14]~18                                                                                                                                                                          ; LCCOMB_X33_Y25_N10 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|temp_CRC32[14]~4                                                                                                                                                                           ; LCCOMB_X30_Y15_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_MAC:Tx_MAC_inst|zero_count[4]~28                                                                                                                                                                           ; LCCOMB_X33_Y25_N30 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|_~0                                                                                                         ; LCCOMB_X42_Y6_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|valid_rdreq~0                                                                                               ; LCCOMB_X41_Y6_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|valid_wrreq~2                                                                                               ; LCCOMB_X38_Y6_N0   ; 21      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_ERR                                                                                                                                                                             ; FF_X44_Y19_N9      ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Tx_fifo_ctrl:TXFC|AD_timer[4]~3                                                                                                                                                                               ; LCCOMB_X44_Y19_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_fifo_ctrl:TXFC|always2~2                                                                                                                                                                                   ; LCCOMB_X43_Y19_N16 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Tx_fifo_ctrl:TXFC|tx_addr[0]~12                                                                                                                                                                               ; LCCOMB_X44_Y20_N26 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Tx_fifo_ctrl:TXFC|tx_addr[0]~13                                                                                                                                                                               ; LCCOMB_X44_Y20_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Tx_reset~0                                                                                                                                                                                                    ; LCCOMB_X32_Y19_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; WideOr14~0                                                                                                                                                                                                    ; LCCOMB_X45_Y24_N4  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; always5~3                                                                                                                                                                                                     ; LCCOMB_X42_Y20_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; always5~4                                                                                                                                                                                                     ; LCCOMB_X42_Y20_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; comb~0                                                                                                                                                                                                        ; LCCOMB_X35_Y30_N30 ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; comb~1                                                                                                                                                                                                        ; LCCOMB_X38_Y17_N6  ; 155     ; Async. clear               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; comb~1                                                                                                                                                                                                        ; LCCOMB_X38_Y17_N6  ; 2       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; comb~3                                                                                                                                                                                                        ; LCCOMB_X42_Y27_N8  ; 162     ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; comb~4                                                                                                                                                                                                        ; LCCOMB_X5_Y21_N8   ; 132     ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; delay[0]~1                                                                                                                                                                                                    ; LCCOMB_X42_Y35_N2  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; duplex~1                                                                                                                                                                                                      ; LCCOMB_X30_Y20_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; renew_counter[44]~135                                                                                                                                                                                         ; LCCOMB_X50_Y28_N0  ; 52      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; renew_counter[44]~137                                                                                                                                                                                         ; LCCOMB_X50_Y32_N10 ; 52      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; renew_timer[2]~27                                                                                                                                                                                             ; LCCOMB_X49_Y32_N12 ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; renew_timer[2]~28                                                                                                                                                                                             ; LCCOMB_X49_Y32_N26 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; speed_1000T                                                                                                                                                                                                   ; FF_X30_Y20_N17     ; 28      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                          ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; IF_rst~0                                                                                      ; LCCOMB_X38_Y18_N14 ; 128     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; PHY_CLK125                                                                                    ; PIN_152            ; 1371    ; 423                                  ; Global Clock         ; GCLK5            ; --                        ;
; PHY_MDIO_clk                                                                                  ; FF_X34_Y42_N27     ; 183     ; 25                                   ; Global Clock         ; GCLK13           ; --                        ;
; PHY_RX_CLOCK                                                                                  ; PIN_210            ; 123     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2              ; 2543    ; 356                                  ; Global Clock         ; GCLK8            ; --                        ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[1] ; PLL_2              ; 358     ; 4                                    ; Global Clock         ; GCLK6            ; --                        ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[2] ; PLL_2              ; 661     ; 136                                  ; Global Clock         ; GCLK7            ; --                        ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[3] ; PLL_2              ; 20      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                             ; FF_X32_Y23_N11     ; 1491    ; 436                                  ; Global Clock         ; GCLK10           ; --                        ;
; comb~1                                                                                        ; LCCOMB_X38_Y17_N6  ; 155     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; comb~3                                                                                        ; LCCOMB_X42_Y27_N8  ; 162     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; comb~4                                                                                        ; LCCOMB_X5_Y21_N8   ; 132     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+-----------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                          ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; reset                                                                                                                                                                                                         ; 1225    ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_locked                                                                                                                 ; 1222    ;
; PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|pll_lock_sync                                                                                                                    ; 1221    ;
; IF_rst~0                                                                                                                                                                                                      ; 383     ;
; Tx_MAC:Tx_MAC_inst|rdaddress[5]                                                                                                                                                                               ; 369     ;
; Tx_MAC:Tx_MAC_inst|rdaddress[3]                                                                                                                                                                               ; 357     ;
; Tx_MAC:Tx_MAC_inst|rdaddress[6]                                                                                                                                                                               ; 348     ;
; Tx_MAC:Tx_MAC_inst|rdaddress[2]                                                                                                                                                                               ; 338     ;
; Tx_MAC:Tx_MAC_inst|rdaddress[9]                                                                                                                                                                               ; 321     ;
; Tx_MAC:Tx_MAC_inst|rdaddress[7]                                                                                                                                                                               ; 317     ;
; Tx_MAC:Tx_MAC_inst|rdaddress[4]                                                                                                                                                                               ; 309     ;
; Tx_MAC:Tx_MAC_inst|rdaddress[1]                                                                                                                                                                               ; 143     ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                                                                                                                             ; 119     ;
; Tx_MAC:Tx_MAC_inst|data_count[2]                                                                                                                                                                              ; 116     ;
; Tx_MAC:Tx_MAC_inst|data_count[1]                                                                                                                                                                              ; 115     ;
; Tx_MAC:Tx_MAC_inst|data_count[0]                                                                                                                                                                              ; 114     ;
; Tx_MAC:Tx_MAC_inst|data_count[3]                                                                                                                                                                              ; 112     ;
; Tx_MAC:Tx_MAC_inst|rdaddress[0]                                                                                                                                                                               ; 108     ;
; Tx_MAC:Tx_MAC_inst|ck_count[3]                                                                                                                                                                                ; 103     ;
; Tx_MAC:Tx_MAC_inst|ck_count[4]                                                                                                                                                                                ; 103     ;
; Tx_MAC:Tx_MAC_inst|ck_count[1]                                                                                                                                                                                ; 100     ;
; Tx_MAC:Tx_MAC_inst|ck_count[2]                                                                                                                                                                                ; 100     ;
; Rx_MAC:Rx_MAC_inst|Selector256~0                                                                                                                                                                              ; 97      ;
; Rx_MAC:Rx_MAC_inst|temp_PC_MAC[40]~3                                                                                                                                                                          ; 96      ;
; Tx_MAC:Tx_MAC_inst|Discovery_MAC[40]~2                                                                                                                                                                        ; 96      ;
; Rx_MAC:Rx_MAC_inst|PC_MAC[45]~1                                                                                                                                                                               ; 96      ;
; NWire_xmit:CCxmit|NW_state.NW_WAIT                                                                                                                                                                            ; 94      ;
; NWire_xmit:CCxmit|id[25]~1                                                                                                                                                                                    ; 87      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[2]                                                                                                                                                                              ; 83      ;
; Rx_MAC:Rx_MAC_inst|ARP_PC_MAC[40]~2                                                                                                                                                                           ; 81      ;
; Rx_MAC:Rx_MAC_inst|Ping_PC_MAC[40]~1                                                                                                                                                                          ; 80      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[1]                                                                                                                                                                              ; 80      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[0]                                                                                                                                                                              ; 78      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[7]                                                                                                                                                                              ; 77      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[6]                                                                                                                                                                              ; 77      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[5]                                                                                                                                                                              ; 77      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[4]                                                                                                                                                                              ; 77      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[3]                                                                                                                                                                              ; 77      ;
; Tx_fifo_ctrl:TXFC|IF_chan[0]                                                                                                                                                                                  ; 76      ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.DHCP                                                                                                                                                                          ; 76      ;
; Tx_fifo_ctrl:TXFC|IF_chan[1]                                                                                                                                                                                  ; 75      ;
; NWire_rcv:m_ver4|DB_LEN[3][11]~1                                                                                                                                                                              ; 72      ;
; NWire_rcv:m_ver2|DB_LEN[3][12]~1                                                                                                                                                                              ; 72      ;
; NWire_rcv:m_ser|DB_LEN[3][16]~1                                                                                                                                                                               ; 72      ;
; NWire_rcv:m_ver3|DB_LEN[1][0]~1                                                                                                                                                                               ; 72      ;
; Tx_MAC:Tx_MAC_inst|rdaddress[8]                                                                                                                                                                               ; 70      ;
; NWire_xmit:M_LRAudio|NW_state.NW_WAIT                                                                                                                                                                         ; 69      ;
; NWire_rcv:p_ser|DB_LEN[3][9]~1                                                                                                                                                                                ; 68      ;
; IF_PHY_drdy~0                                                                                                                                                                                                 ; 66      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_write_reg2                                                                                    ; 66      ;
; Rx_MAC:Rx_MAC_inst|To_IP[31]~0                                                                                                                                                                                ; 65      ;
; Rx_MAC:Rx_MAC_inst|Length[3]~0                                                                                                                                                                                ; 64      ;
; Assigned_IP_valid                                                                                                                                                                                             ; 63      ;
; NWire_xmit:P_IQPWM|id[30]~1                                                                                                                                                                                   ; 62      ;
; EEPROM:EEPROM_inst|EEPROM[1]                                                                                                                                                                                  ; 59      ;
; NWire_rcv:P_MIC|DB_LEN[2][4]~1                                                                                                                                                                                ; 56      ;
; NWire_rcv:MDC[3].M_IQ|DB_LEN[3][13]~1                                                                                                                                                                         ; 56      ;
; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][2]~1                                                                                                                                                                          ; 56      ;
; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][2]~1                                                                                                                                                                          ; 56      ;
; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][1]~1                                                                                                                                                                          ; 56      ;
; CC_address[0]                                                                                                                                                                                                 ; 55      ;
; Rx_MAC:Rx_MAC_inst|ping_count[5]                                                                                                                                                                              ; 55      ;
; CC_address[1]                                                                                                                                                                                                 ; 54      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.SPECTRUM                                                                                                                                                                          ; 54      ;
; renew_counter[44]~137                                                                                                                                                                                         ; 52      ;
; renew_counter[44]~135                                                                                                                                                                                         ; 52      ;
; NWire_rcv:MDC[0].M_IQ|rcv_flag                                                                                                                                                                                ; 51      ;
; NWire_rcv:MDC[3].M_IQ|rcv_flag                                                                                                                                                                                ; 50      ;
; NWire_rcv:MDC[2].M_IQ|rcv_flag                                                                                                                                                                                ; 50      ;
; NWire_rcv:MDC[1].M_IQ|rcv_flag                                                                                                                                                                                ; 50      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.PING1                                                                                                                                                                             ; 50      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.RESET                                                                                                                                                                             ; 50      ;
; NWire_rcv:MDC[3].M_IQ|rdata[46]~50                                                                                                                                                                            ; 48      ;
; NWire_rcv:MDC[0].M_IQ|rdata[11]~50                                                                                                                                                                            ; 48      ;
; NWire_rcv:MDC[2].M_IQ|rdata[28]~50                                                                                                                                                                            ; 48      ;
; NWire_rcv:MDC[1].M_IQ|rdata[44]~50                                                                                                                                                                            ; 48      ;
; NWire_rcv:SPD|DB_LEN[3][6]~1                                                                                                                                                                                  ; 48      ;
; EEPROM:EEPROM_inst|This_MAC[47]~0                                                                                                                                                                             ; 48      ;
; NWire_rcv:p_ser|rcv_flag                                                                                                                                                                                      ; 47      ;
; ASMI_interface:ASMI_int_inst|state[3]                                                                                                                                                                         ; 47      ;
; Equal5~10                                                                                                                                                                                                     ; 45      ;
; EEPROM:EEPROM_inst|EEPROM[0]                                                                                                                                                                                  ; 45      ;
; NWire_rcv:p_ser|rdata[37]~46                                                                                                                                                                                  ; 44      ;
; NWire_rcv:p_ser|irdy                                                                                                                                                                                          ; 44      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.UDP                                                                                                                                                                               ; 44      ;
; ASMI_interface:ASMI_int_inst|state[2]                                                                                                                                                                         ; 41      ;
; Rx_MAC:Rx_MAC_inst|ping_count[1]                                                                                                                                                                              ; 40      ;
; Rx_MAC:Rx_MAC_inst|ping_count[4]                                                                                                                                                                              ; 39      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|valid_wrreq~0                                                                                                        ; 38      ;
; CC_address[2]                                                                                                                                                                                                 ; 37      ;
; Rx_MAC:Rx_MAC_inst|IP_lease[31]~0                                                                                                                                                                             ; 36      ;
; Tx_MAC:Tx_MAC_inst|Equal506~5                                                                                                                                                                                 ; 36      ;
; Tx_MAC:Tx_MAC_inst|Selector169~49                                                                                                                                                                             ; 36      ;
; Tx_fifo_ctrl:TXFC|tx_addr[0]                                                                                                                                                                                  ; 35      ;
; Tx_fifo_ctrl:TXFC|tx_addr[2]                                                                                                                                                                                  ; 35      ;
; Rx_MAC:Rx_MAC_inst|Selector246~0                                                                                                                                                                              ; 34      ;
; Tx_MAC:Tx_MAC_inst|reset_CRC                                                                                                                                                                                  ; 33      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~304                                                                                                                                                                             ; 33      ;
; use_IPIPA                                                                                                                                                                                                     ; 33      ;
; Rx_MAC:Rx_MAC_inst|left_shift[0]                                                                                                                                                                              ; 33      ;
; Rx_MAC:Rx_MAC_inst|METIS_discovery                                                                                                                                                                            ; 33      ;
; Rx_MAC:Rx_MAC_inst|ping_count[0]                                                                                                                                                                              ; 33      ;
; IF_frequency[3][25]~17                                                                                                                                                                                        ; 32      ;
; IF_frequency[0][30]~15                                                                                                                                                                                        ; 32      ;
; IF_frequency[1][4]~14                                                                                                                                                                                         ; 32      ;
; IF_frequency[2][17]~12                                                                                                                                                                                        ; 32      ;
; IF_frequency[4][8]~10                                                                                                                                                                                         ; 32      ;
; NWire_xmit:CCxmit|id~49                                                                                                                                                                                       ; 32      ;
; Tx_MAC:Tx_MAC_inst|sequence_number[18]~74                                                                                                                                                                     ; 32      ;
; Tx_MAC:Tx_MAC_inst|spec_seq_number[19]~74                                                                                                                                                                     ; 32      ;
; Rx_MAC:Rx_MAC_inst|DHCP_IP[24]~0                                                                                                                                                                              ; 32      ;
; Rx_MAC:Rx_MAC_inst|temp_YIADDR[31]~0                                                                                                                                                                          ; 32      ;
; Rx_MAC:Rx_MAC_inst|ToPort[2]~0                                                                                                                                                                                ; 32      ;
; Rx_MAC:Rx_MAC_inst|PC_sequence_number[31]~2                                                                                                                                                                   ; 32      ;
; Rx_MAC:Rx_MAC_inst|YIADDR[31]~1                                                                                                                                                                               ; 32      ;
; EEPROM:EEPROM_inst|This_IP[30]~2                                                                                                                                                                              ; 32      ;
; ASMI_interface:ASMI_int_inst|state[1]                                                                                                                                                                         ; 32      ;
; Rx_MAC:Rx_MAC_inst|broadcast                                                                                                                                                                                  ; 32      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|valid_rdreq~0                                                                                                        ; 31      ;
; Rx_MAC:Rx_MAC_inst|ping_count[3]                                                                                                                                                                              ; 31      ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.START                                                                                                                                                                         ; 30      ;
; MDIO:MDIO_inst|write[3]                                                                                                                                                                                       ; 30      ;
; IF_time_stamp~2                                                                                                                                                                                               ; 29      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~223                                                                                                                                                                             ; 28      ;
; IF_SYNC_state.SYNC_RX_1_2                                                                                                                                                                                     ; 28      ;
; speed_1000T                                                                                                                                                                                                   ; 28      ;
; MDIO:MDIO_inst|read[2]                                                                                                                                                                                        ; 28      ;
; PHY_DV~input                                                                                                                                                                                                  ; 27      ;
; start_up[2]                                                                                                                                                                                                   ; 27      ;
; Rx_MAC:Rx_MAC_inst|ping_request                                                                                                                                                                               ; 27      ;
; Rx_MAC:Rx_MAC_inst|ARP_request                                                                                                                                                                                ; 27      ;
; Tx_MAC:Tx_MAC_inst|Tx_CTL                                                                                                                                                                                     ; 26      ;
; renew_timer[2]~28                                                                                                                                                                                             ; 25      ;
; renew_timer[2]~27                                                                                                                                                                                             ; 25      ;
; Tx_MAC:Tx_MAC_inst|Mux13~1                                                                                                                                                                                    ; 25      ;
; delay[0]~1                                                                                                                                                                                                    ; 25      ;
; NWire_xmit:M_LRAudio|dly_cnt[3]~51                                                                                                                                                                            ; 25      ;
; IF_Drive_Level[4]~1                                                                                                                                                                                           ; 25      ;
; DHCP:DHCP_inst|time_count[23]~29                                                                                                                                                                              ; 25      ;
; DHCP:DHCP_inst|time_count[23]~28                                                                                                                                                                              ; 25      ;
; ASMI_interface:ASMI_int_inst|state[0]                                                                                                                                                                         ; 25      ;
; Rx_MAC:Rx_MAC_inst|this_MAC                                                                                                                                                                                   ; 25      ;
; Tx_MAC:Tx_MAC_inst|METIS_discover_sent                                                                                                                                                                        ; 25      ;
; Tx_MAC:Tx_MAC_inst|temp_CRC32[14]~18                                                                                                                                                                          ; 24      ;
; NWire_xmit:CCxmit|dly_cnt[22]~49                                                                                                                                                                              ; 24      ;
; ASMI_interface:ASMI_int_inst|reset_delay[0]~28                                                                                                                                                                ; 24      ;
; comb~0                                                                                                                                                                                                        ; 24      ;
; Led_control:Control_LED1|counter[23]~28                                                                                                                                                                       ; 24      ;
; Led_control:Control_LED1|counter[8]~27                                                                                                                                                                        ; 24      ;
; Led_control:Control_LED0|LED~8                                                                                                                                                                                ; 24      ;
; MDIO:MDIO_inst|read[0]                                                                                                                                                                                        ; 24      ;
; Tx_MAC:Tx_MAC_inst|Mux13~2                                                                                                                                                                                    ; 23      ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|valid_wrreq~2                                                                                               ; 23      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~475                                                                                                                                                                             ; 23      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a2                                                              ; 23      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a5                                                              ; 23      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a8                                                              ; 23      ;
; EEPROM:EEPROM_inst|EEPROM[2]                                                                                                                                                                                  ; 23      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|write_reg                                                                                         ; 23      ;
; MDIO:MDIO_inst|write[0]                                                                                                                                                                                       ; 23      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a3                                                              ; 22      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a6                                                              ; 22      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a9                                                              ; 22      ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.UDP                                                                                                                                                                           ; 22      ;
; EEPROM:EEPROM_inst|EEPROM[3]                                                                                                                                                                                  ; 22      ;
; MDIO:MDIO_inst|read[1]                                                                                                                                                                                        ; 22      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_MJ3                                                                                                                                                                        ; 21      ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|valid_rdreq~0                                                                                                                     ; 21      ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|valid_wrreq~0                                                                                                                     ; 21      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a1                                                              ; 21      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a4                                                              ; 21      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a7                                                              ; 21      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a11                                                             ; 21      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a10                                                             ; 21      ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.GET_TYPE                                                                                                                                                                      ; 21      ;
; Rx_MAC:Rx_MAC_inst|Equal10~0                                                                                                                                                                                  ; 21      ;
; MDIO:MDIO_inst|write[1]                                                                                                                                                                                       ; 21      ;
; Tx_fifo_ctrl:TXFC|tx_addr[1]                                                                                                                                                                                  ; 21      ;
; I2C_Master:I2C_Master_inst|state[1]                                                                                                                                                                           ; 21      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~931                                                                                                                                                                             ; 20      ;
; Tx_MAC:Tx_MAC_inst|Equal507~4                                                                                                                                                                                 ; 20      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|valid_wreq~0                         ; 20      ;
; Rx_MAC:Rx_MAC_inst|left_shift[1]                                                                                                                                                                              ; 20      ;
; Rx_MAC:Rx_MAC_inst|ping_count[2]                                                                                                                                                                              ; 20      ;
; NWire_rcv:P_MIC|rcv_flag                                                                                                                                                                                      ; 19      ;
; NWire_rcv:SPD|rcv_flag                                                                                                                                                                                        ; 19      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~553                                                                                                                                                                             ; 19      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~485                                                                                                                                                                             ; 19      ;
; WideOr14~0                                                                                                                                                                                                    ; 19      ;
; Rx_MAC:Rx_MAC_inst|Equal35~0                                                                                                                                                                                  ; 19      ;
; Rx_MAC:Rx_MAC_inst|Equal34~0                                                                                                                                                                                  ; 19      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|stage3_reg                                                                                        ; 19      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~221                                                                                                                                                                             ; 19      ;
; I2C_Master:I2C_Master_inst|state[2]                                                                                                                                                                           ; 19      ;
; Tx_MAC:Tx_MAC_inst|ck_count[5]                                                                                                                                                                                ; 19      ;
; NWire_rcv:m_ver4|tb_cnt[17]~20                                                                                                                                                                                ; 18      ;
; NWire_rcv:m_ver2|tb_cnt[14]~20                                                                                                                                                                                ; 18      ;
; NWire_rcv:m_ser|tb_cnt[13]~20                                                                                                                                                                                 ; 18      ;
; NWire_rcv:m_ver3|tb_cnt[13]~20                                                                                                                                                                                ; 18      ;
; debounce:de_dot|count[0]~1                                                                                                                                                                                    ; 18      ;
; debounce:de_dot|clean_pb~1                                                                                                                                                                                    ; 18      ;
; debounce:de_dash|count[0]~1                                                                                                                                                                                   ; 18      ;
; debounce:de_dash|clean_pb~1                                                                                                                                                                                   ; 18      ;
; debounce:de_PTT|count[0]~1                                                                                                                                                                                    ; 18      ;
; debounce:de_PTT|clean_pb~1                                                                                                                                                                                    ; 18      ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|valid_rdreq~0                                                                                               ; 18      ;
; Rx_MAC:Rx_MAC_inst|Decoder2~46                                                                                                                                                                                ; 18      ;
; Selector17~0                                                                                                                                                                                                  ; 18      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~355                                                                                                                                                                             ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|valid_wrreq~0                                                                                       ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[2]                                                                                          ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[1]                                                                                          ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[4]                                                                                          ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[3]                                                                                          ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[6]                                                                                          ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[5]                                                                                          ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[8]                                                                                          ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[7]                                                                                          ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[10]                                                                                         ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[9]                                                                                          ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[12]                                                                                         ; 18      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[11]                                                                                         ; 18      ;
; IF_PWM_state.PWM_Q_AUDIO                                                                                                                                                                                      ; 18      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.METIS_DISCOVERY                                                                                                                                                                   ; 18      ;
; start_up[1]                                                                                                                                                                                                   ; 18      ;
; start_up[0]                                                                                                                                                                                                   ; 18      ;
; I2C_Master:I2C_Master_inst|state[0]                                                                                                                                                                           ; 18      ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.SEND_TO_FIFO                                                                                                                                                                  ; 18      ;
; NWire_rcv:p_ser|tb_cnt[4]~23                                                                                                                                                                                  ; 17      ;
; IF_PWM_state.PWM_LEFT                                                                                                                                                                                         ; 17      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_MJ2                                                                                                                                                                        ; 17      ;
; IF_PWM_state.PWM_I_AUDIO                                                                                                                                                                                      ; 17      ;
; IF_PWM_state.PWM_RIGHT                                                                                                                                                                                        ; 17      ;
; Tx_MAC:Tx_MAC_inst|Selector94~0                                                                                                                                                                               ; 17      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|busy_det_reg                                                                                      ; 17      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.PING2                                                                                                                                                                             ; 17      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|out_address_reg_b[0]                                                       ; 17      ;
; Rx_MAC:Rx_MAC_inst|Equal36~2                                                                                                                                                                                  ; 17      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[19]                                                                                                                                                                             ; 17      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[8]                                                                                                                                                                              ; 17      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_MJ1                                                                                                                                                                        ; 17      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_SYNC1                                                                                                                                                                      ; 17      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a0~_wirecell                                                    ; 16      ;
; NWire_rcv:P_MIC|rdata[10]~18                                                                                                                                                                                  ; 16      ;
; NWire_rcv:SPD|rdata[7]~18                                                                                                                                                                                     ; 16      ;
; Tx_MAC:Tx_MAC_inst|Equal0~24                                                                                                                                                                                  ; 16      ;
; NWire_rcv:m_ver4|tb_width[3]~27                                                                                                                                                                               ; 16      ;
; NWire_rcv:m_ver2|tb_width[5]~27                                                                                                                                                                               ; 16      ;
; NWire_rcv:m_ser|tb_width[15]~27                                                                                                                                                                               ; 16      ;
; NWire_rcv:m_ver3|tb_width[6]~27                                                                                                                                                                               ; 16      ;
; Tx_MAC:Tx_MAC_inst|Add49~113                                                                                                                                                                                  ; 16      ;
; FIFO:RXF|mem~7                                                                                                                                                                                                ; 16      ;
; always5~4                                                                                                                                                                                                     ; 16      ;
; Tx_MAC:Tx_MAC_inst|Mux0~6                                                                                                                                                                                     ; 16      ;
; Tx_MAC:Tx_MAC_inst|Mux13~0                                                                                                                                                                                    ; 16      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_SYNC2                                                                                                                                                                      ; 16      ;
; Rx_MAC:Rx_MAC_inst|UDP_check[0]~0                                                                                                                                                                             ; 16      ;
; Tx_MAC:Tx_MAC_inst|temp_CRC32[14]~4                                                                                                                                                                           ; 16      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~560                                                                                                                                                                             ; 16      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~412                                                                                                                                                                             ; 16      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~353                                                                                                                                                                             ; 16      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~248                                                                                                                                                                             ; 16      ;
; Tx_MAC:Tx_MAC_inst|Selector166~32                                                                                                                                                                             ; 16      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|decode_177:decode12|eq_node[0]                                             ; 16      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|wrptr_g[0]                                                                                          ; 16      ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|decode_177:decode12|eq_node[1]                                             ; 16      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_addr_reg_ena[0]                                                                              ; 16      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.DHCP_REQUEST_RENEW                                                                                                                                                                ; 16      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.ARP                                                                                                                                                                               ; 16      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.DHCP_DISCOVER                                                                                                                                                                     ; 16      ;
; DHCP:DHCP_inst|DHCP_discover                                                                                                                                                                                  ; 16      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[17]                                                                                                                                                                             ; 16      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[10]                                                                                                                                                                             ; 16      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[41]                                                                                                                                                                             ; 16      ;
; MDIO:MDIO_inst|write[2]                                                                                                                                                                                       ; 16      ;
; NWire_rcv:p_ser|tb_width[12]~30                                                                                                                                                                               ; 15      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_u57:rdptr_g1p|counter7a[5]                                                                             ; 15      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_u57:rdptr_g1p|counter7a[2]                                                                             ; 15      ;
; Rx_MAC:Rx_MAC_inst|num_blocks[13]~0                                                                                                                                                                           ; 15      ;
; Tx_MAC:Tx_MAC_inst|Equal498~3                                                                                                                                                                                 ; 15      ;
; EEPROM:EEPROM_inst|EEPROM_read[3]~1                                                                                                                                                                           ; 15      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.CRC                                                                                                                                                                               ; 15      ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.ARP                                                                                                                                                                           ; 15      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[23]                                                                                                                                                                             ; 15      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[22]                                                                                                                                                                             ; 15      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[21]                                                                                                                                                                             ; 15      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[16]                                                                                                                                                                             ; 15      ;
; I2C_Master:I2C_Master_inst|state[3]                                                                                                                                                                           ; 15      ;
; NWire_rcv:P_MIC|tb_cnt[10]~16                                                                                                                                                                                 ; 14      ;
; NWire_rcv:MDC[3].M_IQ|tb_cnt[4]~16                                                                                                                                                                            ; 14      ;
; NWire_rcv:MDC[0].M_IQ|tb_cnt[13]~16                                                                                                                                                                           ; 14      ;
; NWire_rcv:MDC[2].M_IQ|tb_cnt[8]~16                                                                                                                                                                            ; 14      ;
; NWire_rcv:MDC[1].M_IQ|tb_cnt[0]~16                                                                                                                                                                            ; 14      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_u57:rdptr_g1p|counter7a[8]                                                                             ; 14      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_u57:rdptr_g1p|counter7a[6]                                                                             ; 14      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_u57:rdptr_g1p|counter7a[3]                                                                             ; 14      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_u57:rdptr_g1p|counter7a[0]                                                                             ; 14      ;
; ASMI_interface:ASMI_int_inst|page[9]~18                                                                                                                                                                       ; 14      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~554                                                                                                                                                                             ; 14      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|read_buf~2                                                                                        ; 14      ;
; Rx_MAC:Rx_MAC_inst|Equal22~0                                                                                                                                                                                  ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.PING                                                                                                                                                                          ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[31]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[30]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[29]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[28]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[27]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[26]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[25]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[24]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[20]                                                                                                                                                                             ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[18]                                                                                                                                                                             ; 14      ;
; read_MAC                                                                                                                                                                                                      ; 14      ;
; Rx_MAC:Rx_MAC_inst|DHCP_ACK                                                                                                                                                                                   ; 14      ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.PROGRAM_FIFO                                                                                                                                                                  ; 14      ;
; Tx_fifo_ctrl:TXFC|always2~2                                                                                                                                                                                   ; 13      ;
; IF_bleed_cnt[5]~15                                                                                                                                                                                            ; 13      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_u57:rdptr_g1p|counter7a[10]                                                                            ; 13      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_u57:rdptr_g1p|counter7a[9]                                                                             ; 13      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_u57:rdptr_g1p|counter7a[7]                                                                             ; 13      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_u57:rdptr_g1p|counter7a[4]                                                                             ; 13      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_u57:rdptr_g1p|counter7a[1]                                                                             ; 13      ;
; delay[23]~0                                                                                                                                                                                                   ; 13      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~552                                                                                                                                                                             ; 13      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~301                                                                                                                                                                             ; 13      ;
; renew[1]                                                                                                                                                                                                      ; 13      ;
; Tx_MAC:Tx_MAC_inst|Equal0~9                                                                                                                                                                                   ; 13      ;
; Rx_MAC:Rx_MAC_inst|PHY_Rx_state.METIS_DISCOVERY                                                                                                                                                               ; 13      ;
; Rx_MAC:Rx_MAC_inst|left_shift[4]                                                                                                                                                                              ; 13      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[11]                                                                                                                                                                             ; 13      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[13]                                                                                                                                                                             ; 13      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[12]                                                                                                                                                                             ; 13      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[9]                                                                                                                                                                              ; 13      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|sec_erase_reg                                                                                     ; 13      ;
; I2C_Master:I2C_Master_inst|shift[0]                                                                                                                                                                           ; 13      ;
; NWire_rcv:P_MIC|tb_width[4]~23                                                                                                                                                                                ; 12      ;
; NWire_rcv:MDC[3].M_IQ|tb_width[10]~23                                                                                                                                                                         ; 12      ;
; NWire_rcv:MDC[0].M_IQ|tb_width[7]~23                                                                                                                                                                          ; 12      ;
; NWire_rcv:MDC[2].M_IQ|tb_width[2]~23                                                                                                                                                                          ; 12      ;
; NWire_rcv:MDC[1].M_IQ|tb_width[0]~23                                                                                                                                                                          ; 12      ;
; NWire_rcv:m_ser|rcv_flag                                                                                                                                                                                      ; 12      ;
; NWire_rcv:SPD|tb_cnt[1]~14                                                                                                                                                                                    ; 12      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~563                                                                                                                                                                             ; 12      ;
; Tx_MAC:Tx_MAC_inst|Selector169~51                                                                                                                                                                             ; 12      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~356                                                                                                                                                                             ; 12      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~327                                                                                                                                                                             ; 12      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~225                                                                                                                                                                             ; 12      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~224                                                                                                                                                                             ; 12      ;
; Send_ARP                                                                                                                                                                                                      ; 12      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[15]                                                                                                                                                                             ; 12      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[14]                                                                                                                                                                             ; 12      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[42]                                                                                                                                                                             ; 12      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[33]                                                                                                                                                                             ; 12      ;
; Rx_MAC:Rx_MAC_inst|PHY_output[32]                                                                                                                                                                             ; 12      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|write_rstat_reg                                                                                   ; 12      ;
; Tx_MAC:Tx_MAC_inst|zero_count[5]                                                                                                                                                                              ; 12      ;
; Tx_MAC:Tx_MAC_inst|data_count[4]                                                                                                                                                                              ; 12      ;
; Tx_MAC:Tx_MAC_inst|data_count[1]~37                                                                                                                                                                           ; 11      ;
; NWire_rcv:m_ver4|rcv_flag                                                                                                                                                                                     ; 11      ;
; NWire_rcv:m_ver2|rcv_flag                                                                                                                                                                                     ; 11      ;
; NWire_rcv:m_ver3|rcv_flag                                                                                                                                                                                     ; 11      ;
; IF_Rx_fifo_wreq~0                                                                                                                                                                                             ; 11      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_CTL1_2                                                                                                                                                                     ; 11      ;
; Tx_fifo_ctrl:TXFC|Selector43~0                                                                                                                                                                                ; 11      ;
; Tx_fifo_ctrl:TXFC|Selector31~8                                                                                                                                                                                ; 11      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|wrptr_g[1]                                                                                                           ; 11      ;
; Tx_MAC:Tx_MAC_inst|Selector95~0                                                                                                                                                                               ; 11      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~759                                                                                                                                                                             ; 11      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~483                                                                                                                                                                             ; 11      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~473                                                                                                                                                                             ; 11      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~469                                                                                                                                                                             ; 11      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~464                                                                                                                                                                             ; 11      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~445                                                                                                                                                                             ; 11      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~419                                                                                                                                                                             ; 11      ;
; Tx_MAC:Tx_MAC_inst|Selector173~33                                                                                                                                                                             ; 11      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~360                                                                                                                                                                             ; 11      ;
; FIFO:RXF|always0~0                                                                                                                                                                                            ; 11      ;
; renew[2]                                                                                                                                                                                                      ; 11      ;
; Rx_MAC:Rx_MAC_inst|Equal9~1                                                                                                                                                                                   ; 11      ;
; Rx_MAC:Rx_MAC_inst|Equal38~0                                                                                                                                                                                  ; 11      ;
; Tx_MAC:Tx_MAC_inst|Equal0~17                                                                                                                                                                                  ; 11      ;
; Tx_MAC:Tx_MAC_inst|state_Tx.DHCP_REQUEST                                                                                                                                                                      ; 11      ;
; ping_reply                                                                                                                                                                                                    ; 11      ;
; DHCP:DHCP_inst|DHCP_request                                                                                                                                                                                   ; 11      ;
; Rx_MAC:Rx_MAC_inst|left_shift[2]                                                                                                                                                                              ; 11      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:stage_cntr|a_graycounter_bfg:auto_generated|counter2a[1]                            ; 11      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:stage_cntr|a_graycounter_bfg:auto_generated|counter2a[0]                            ; 11      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:wrstage_cntr|a_graycounter_bfg:auto_generated|counter2a[0]                          ; 11      ;
; Tx_fifo_ctrl:TXFC|tx_addr[4]                                                                                                                                                                                  ; 11      ;
; Tx_fifo_ctrl:TXFC|tx_addr[3]                                                                                                                                                                                  ; 11      ;
; IF_SYNC_state.SYNC_START                                                                                                                                                                                      ; 11      ;
; FIFO:RXF|Add1~59                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~58                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~57                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~56                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~55                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~54                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~53                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~52                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~51                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~50                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~49                                                                                                                                                                                              ; 10      ;
; FIFO:RXF|Add1~48                                                                                                                                                                                              ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~925                                                                                                                                                                             ; 10      ;
; NWire_rcv:SPD|tb_width[1]~21                                                                                                                                                                                  ; 10      ;
; Tx_MAC:Tx_MAC_inst|CRC32:CRC32_inst|crc2~12                                                                                                                                                                   ; 10      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_CTL3_4                                                                                                                                                                     ; 10      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_ERR                                                                                                                                                                             ; 10      ;
; Tx_MAC:Tx_MAC_inst|CRC32:CRC32_inst|crc2~10                                                                                                                                                                   ; 10      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|wrptr_g[0]                                                                                                           ; 10      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|wrptr_g[3]                                                                                                           ; 10      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|wrptr_g[2]                                                                                                           ; 10      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|wrptr_g[5]                                                                                                           ; 10      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|wrptr_g[4]                                                                                                           ; 10      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|wrptr_g[7]                                                                                                           ; 10      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|wrptr_g[6]                                                                                                           ; 10      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|wrptr_g[9]                                                                                                           ; 10      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|wrptr_g[8]                                                                                                           ; 10      ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|wrptr_g[10]                                                                                                          ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~598                                                                                                                                                                             ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~556                                                                                                                                                                             ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~519                                                                                                                                                                             ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~501                                                                                                                                                                             ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~471                                                                                                                                                                             ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~457                                                                                                                                                                             ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~274                                                                                                                                                                             ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~270                                                                                                                                                                             ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~258                                                                                                                                                                             ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~254                                                                                                                                                                             ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~238                                                                                                                                                                             ; 10      ;
; Rx_MAC:Rx_MAC_inst|WideNor0~0                                                                                                                                                                                 ; 10      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|a_fefifo_48e:fifo_state|valid_rreq~0 ; 10      ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~222                                                                                                                                                                             ; 10      ;
; DHCP_request_renew                                                                                                                                                                                            ; 10      ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:wrstage_cntr|a_graycounter_bfg:auto_generated|counter2a[1]                          ; 10      ;
; NWire_rcv:P_MIC|DBrise                                                                                                                                                                                        ; 10      ;
; NWire_rcv:MDC[3].M_IQ|DBrise                                                                                                                                                                                  ; 10      ;
; NWire_rcv:MDC[0].M_IQ|DBrise                                                                                                                                                                                  ; 10      ;
; NWire_rcv:MDC[2].M_IQ|DBrise                                                                                                                                                                                  ; 10      ;
; NWire_rcv:MDC[1].M_IQ|DBrise                                                                                                                                                                                  ; 10      ;
; NWire_rcv:m_ver4|DBrise                                                                                                                                                                                       ; 10      ;
; NWire_rcv:m_ver2|DBrise                                                                                                                                                                                       ; 10      ;
; NWire_rcv:p_ser|DBrise                                                                                                                                                                                        ; 10      ;
; NWire_rcv:m_ser|DBrise                                                                                                                                                                                        ; 10      ;
; NWire_rcv:m_ver3|DBrise                                                                                                                                                                                       ; 10      ;
; NWire_rcv:SPD|DBrise                                                                                                                                                                                          ; 10      ;
; FIFO:RXF|inptr[11]                                                                                                                                                                                            ; 10      ;
; FIFO:RXF|inptr[10]                                                                                                                                                                                            ; 10      ;
; FIFO:RXF|inptr[9]                                                                                                                                                                                             ; 10      ;
; FIFO:RXF|inptr[8]                                                                                                                                                                                             ; 10      ;
; FIFO:RXF|inptr[7]                                                                                                                                                                                             ; 10      ;
; FIFO:RXF|inptr[6]                                                                                                                                                                                             ; 10      ;
; FIFO:RXF|inptr[5]                                                                                                                                                                                             ; 10      ;
; FIFO:RXF|inptr[4]                                                                                                                                                                                             ; 10      ;
; FIFO:RXF|inptr[3]                                                                                                                                                                                             ; 10      ;
; FIFO:RXF|inptr[2]                                                                                                                                                                                             ; 10      ;
; FIFO:RXF|inptr[1]                                                                                                                                                                                             ; 10      ;
; FIFO:RXF|inptr[0]                                                                                                                                                                                             ; 10      ;
; Tx_MAC:Tx_MAC_inst|zero_count[4]                                                                                                                                                                              ; 10      ;
; Tx_MAC:Tx_MAC_inst|data_count[5]                                                                                                                                                                              ; 10      ;
; NWire_rcv:m_ver4|rdata[6]~11                                                                                                                                                                                  ; 9       ;
; NWire_rcv:m_ser|rdata[3]~11                                                                                                                                                                                   ; 9       ;
; NWire_rcv:m_ver2|rdata[0]~1                                                                                                                                                                                   ; 9       ;
; NWire_rcv:m_ver3|rdata[3]~1                                                                                                                                                                                   ; 9       ;
; NWire_rcv:m_ser|irdy                                                                                                                                                                                          ; 9       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|_~0                                                                                                                  ; 9       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|_~0                                                                                                 ; 9       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|a_fefifo_48e:fifo_state|_~0          ; 9       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[5]                                                                    ; 9       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[2]                                                                    ; 9       ;
; Tx_fifo_ctrl:TXFC|Selector39~15                                                                                                                                                                               ; 9       ;
; Tx_MAC:Tx_MAC_inst|zero_count[4]~28                                                                                                                                                                           ; 9       ;
; Rx_MAC:Rx_MAC_inst|Selector235~1                                                                                                                                                                              ; 9       ;
; IF_last_chan[2]                                                                                                                                                                                               ; 9       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|comb~10                                                                                           ; 9       ;
; ASMI_interface:ASMI_int_inst|byte_count[0]~12                                                                                                                                                                 ; 9       ;
; ASMI_interface:ASMI_int_inst|byte_count[0]~11                                                                                                                                                                 ; 9       ;
; Tx_MAC:Tx_MAC_inst|rdaddress[0]~22                                                                                                                                                                            ; 9       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~867                                                                                                                                                                             ; 9       ;
; Tx_MAC:Tx_MAC_inst|Selector169~181                                                                                                                                                                            ; 9       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~487                                                                                                                                                                             ; 9       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~482                                                                                                                                                                             ; 9       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~320                                                                                                                                                                             ; 9       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~276                                                                                                                                                                             ; 9       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~230                                                                                                                                                                             ; 9       ;
; Rx_MAC:Rx_MAC_inst|run                                                                                                                                                                                        ; 9       ;
; Tx_MAC:Tx_MAC_inst|state_Tx~32                                                                                                                                                                                ; 9       ;
; renew[0]                                                                                                                                                                                                      ; 9       ;
; Rx_MAC:Rx_MAC_inst|Equal17~23                                                                                                                                                                                 ; 9       ;
; Rx_MAC:Rx_MAC_inst|Equal37~0                                                                                                                                                                                  ; 9       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|end1_cyc_reg                                                                                      ; 9       ;
; Tx_MAC:Tx_MAC_inst|Equal0~18                                                                                                                                                                                  ; 9       ;
; Tx_MAC:Tx_MAC_inst|Equal0~8                                                                                                                                                                                   ; 9       ;
; always5~3                                                                                                                                                                                                     ; 9       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|read_bufdly_reg                                                                                   ; 9       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|end_op_reg                                                                                        ; 9       ;
; DHCP:DHCP_inst|time_out                                                                                                                                                                                       ; 9       ;
; duplex                                                                                                                                                                                                        ; 9       ;
; NWire_rcv:P_MIC|tb_width[0]                                                                                                                                                                                   ; 9       ;
; NWire_rcv:MDC[3].M_IQ|tb_width[0]                                                                                                                                                                             ; 9       ;
; NWire_rcv:MDC[0].M_IQ|tb_width[0]                                                                                                                                                                             ; 9       ;
; NWire_rcv:MDC[2].M_IQ|tb_width[0]                                                                                                                                                                             ; 9       ;
; NWire_rcv:MDC[1].M_IQ|tb_width[0]                                                                                                                                                                             ; 9       ;
; NWire_rcv:m_ver4|tb_width[0]                                                                                                                                                                                  ; 9       ;
; NWire_rcv:m_ver2|tb_width[0]                                                                                                                                                                                  ; 9       ;
; NWire_rcv:p_ser|tb_width[0]                                                                                                                                                                                   ; 9       ;
; NWire_rcv:m_ser|tb_width[0]                                                                                                                                                                                   ; 9       ;
; NWire_rcv:m_ver3|tb_width[0]                                                                                                                                                                                  ; 9       ;
; NWire_rcv:SPD|tb_width[0]                                                                                                                                                                                     ; 9       ;
; I2C_Master:I2C_Master_inst|shift[1]                                                                                                                                                                           ; 9       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|cntr_s2e:cntr_b|counter_reg_bit[0]~_wirecell                                                                         ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~127                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~126                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~125                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~124                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~123                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~122                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~121                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~120                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~119                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~118                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~117                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~116                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~115                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~114                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~113                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~112                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~111                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~110                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~109                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~108                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~107                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~106                                                                                                                                                                               ; 8       ;
; Tx_MAC:Tx_MAC_inst|LessThan7~3                                                                                                                                                                                ; 8       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~933                                                                                                                                                                             ; 8       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~928                                                                                                                                                                             ; 8       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~926                                                                                                                                                                             ; 8       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|_~0                                                                                                         ; 8       ;
; NWire_rcv:m_ver4|irdy                                                                                                                                                                                         ; 8       ;
; NWire_rcv:m_ver2|irdy                                                                                                                                                                                         ; 8       ;
; NWire_rcv:m_ver3|irdy                                                                                                                                                                                         ; 8       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[6]                                                                    ; 8       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[3]                                                                    ; 8       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[0]                                                                    ; 8       ;
; Tx_fifo_ctrl:TXFC|Selector40~4                                                                                                                                                                                ; 8       ;
; Tx_fifo_ctrl:TXFC|Selector30~4                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~105                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~104                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~103                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~102                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~101                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~100                                                                                                                                                                               ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~99                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~98                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~97                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~95                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~94                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~93                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~92                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~91                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~90                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~89                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~88                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~86                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~84                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~83                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~82                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~81                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~80                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~78                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~76                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~75                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~73                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~72                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~69                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~67                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~66                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~65                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~63                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~61                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~60                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~59                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~57                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~55                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~54                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~53                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~52                                                                                                                                                                                ; 8       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~49                                                                                                                                                                                ; 8       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|ram_address_b[12]                                                                                                    ; 8       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|ram_address_a[11]                                                                                                    ; 8       ;
; Rx_MAC:Rx_MAC_inst|skip[0]~0                                                                                                                                                                                  ; 8       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                                                                                            ; 8       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                                                                                            ; 8       ;
; ASMI_interface:ASMI_int_inst|address[23]~4                                                                                                                                                                    ; 8       ;
; ASMI_interface:ASMI_int_inst|address[8]~1                                                                                                                                                                     ; 8       ;
; Tx_MAC:Tx_MAC_inst|rdaddress[0]~17                                                                                                                                                                            ; 8       ;
; Tx_MAC:Tx_MAC_inst|CRC32:CRC32_inst|crc[3]                                                                                                                                                                    ; 8       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~871                                                                                                                                                                             ; 8       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~555                                                                                                                                                                             ; 8       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~551                                                                                                                                                                             ; 8       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~540                                                                                                                                                                             ; 8       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~517                                                                                                                                                                             ; 8       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~511                                                                                                                                                                             ; 8       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~491                                                                                                                                                                             ; 8       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~451                                                                                                                                                                             ; 8       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~429                                                                                                                                                                             ; 8       ;
; Tx_MAC:Tx_MAC_inst|Selector169~50                                                                                                                                                                             ; 8       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~319                                                                                                                                                                             ; 8       ;
; Tx_MAC:Tx_MAC_inst|Equal0~22                                                                                                                                                                                  ; 8       ;
; Tx_MAC:Tx_MAC_inst|Selector173~30                                                                                                                                                                             ; 8       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~226                                                                                                                                                                             ; 8       ;
; Tx_MAC:Tx_MAC_inst|Equal509~9                                                                                                                                                                                 ; 8       ;
; IF_last_chan[1]                                                                                                                                                                                               ; 8       ;
; Tx_MAC:Tx_MAC_inst|Equal0~19                                                                                                                                                                                  ; 8       ;
; Tx_MAC:Tx_MAC_inst|Equal0~11                                                                                                                                                                                  ; 8       ;
; Tx_MAC:Tx_MAC_inst|Equal0~6                                                                                                                                                                                   ; 8       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]                                                                                                                                                                                 ; 8       ;
; Rx_MAC:Rx_MAC_inst|Equal36~3                                                                                                                                                                                  ; 8       ;
; Rx_MAC:Rx_MAC_inst|left_shift[3]                                                                                                                                                                              ; 8       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[63]                                                                                                                                                                             ; 8       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[47]                                                                                                                                                                             ; 8       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[40]                                                                                                                                                                             ; 8       ;
; IF_last_chan[0]                                                                                                                                                                                               ; 8       ;
; NWire_xmit:CCxmit|bcnt[3]~12                                                                                                                                                                                  ; 8       ;
; NWire_xmit:M_LRAudio|bcnt[4]~11                                                                                                                                                                               ; 8       ;
; I2C_Master:I2C_Master_inst|setup[0]                                                                                                                                                                           ; 8       ;
; I2C_Master:I2C_Master_inst|setup[1]                                                                                                                                                                           ; 8       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_asmi_opcode_reg_ena[0]                                                                       ; 8       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|shift_op_reg                                                                                      ; 8       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|load_opcode~0                                                                                     ; 8       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_pgwrbuf_dataout_ena[0]                                                                       ; 8       ;
; ASMI_interface:ASMI_int_inst|write_enable                                                                                                                                                                     ; 8       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_rstat_reg                                                                                     ; 8       ;
; read_IP                                                                                                                                                                                                       ; 8       ;
; read_PHY                                                                                                                                                                                                      ; 8       ;
; MDIO:MDIO_inst|address2[0]                                                                                                                                                                                    ; 8       ;
; MDIO:MDIO_inst|Equal2~1                                                                                                                                                                                       ; 8       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|busy_wire~0                                                                                       ; 8       ;
; Rx_MAC:Rx_MAC_inst|DHCP_NAK                                                                                                                                                                                   ; 8       ;
; I2C_Master:I2C_Master_inst|shift[2]                                                                                                                                                                           ; 8       ;
; EEPROM:EEPROM_inst|shift_count[3]                                                                                                                                                                             ; 8       ;
; EEPROM:EEPROM_inst|shift_count[5]                                                                                                                                                                             ; 8       ;
; MDIO:MDIO_inst|loop_count[2]                                                                                                                                                                                  ; 8       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~924                                                                                                                                                                             ; 7       ;
; IF_Alex~10                                                                                                                                                                                                    ; 7       ;
; IF_Alex~9                                                                                                                                                                                                     ; 7       ;
; IF_Alex~8                                                                                                                                                                                                     ; 7       ;
; IF_Alex~7                                                                                                                                                                                                     ; 7       ;
; IF_Alex~6                                                                                                                                                                                                     ; 7       ;
; IF_Alex~5                                                                                                                                                                                                     ; 7       ;
; IF_Alex~4                                                                                                                                                                                                     ; 7       ;
; IF_Alex~3                                                                                                                                                                                                     ; 7       ;
; IF_Alex~2                                                                                                                                                                                                     ; 7       ;
; IF_Alex~1                                                                                                                                                                                                     ; 7       ;
; IF_Alex~0                                                                                                                                                                                                     ; 7       ;
; IF_Drive_Level~5                                                                                                                                                                                              ; 7       ;
; IF_Drive_Level~4                                                                                                                                                                                              ; 7       ;
; IF_Drive_Level~3                                                                                                                                                                                              ; 7       ;
; IF_time_stamp~3                                                                                                                                                                                               ; 7       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2                                                                      ; 7       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a5                                                                      ; 7       ;
; IF_conf~0                                                                                                                                                                                                     ; 7       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_sjc:wrptr_g1p|counter8a2                                                                               ; 7       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_sjc:wrptr_g1p|counter8a5                                                                               ; 7       ;
; IF_Drive_Level~2                                                                                                                                                                                              ; 7       ;
; IF_last_chan~2                                                                                                                                                                                                ; 7       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2                                                                                            ; 7       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a5                                                                                            ; 7       ;
; Tx_MAC:Tx_MAC_inst|CRC32:CRC32_inst|crc_table~1                                                                                                                                                               ; 7       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]                                                                    ; 7       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[7]                                                                    ; 7       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[4]                                                                    ; 7       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[1]                                                                    ; 7       ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_PJ                                                                                                                                                                         ; 7       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_rjc:wrptr_g1p|counter10a[2]                                                           ; 7       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_rjc:wrptr_g1p|counter10a[5]                                                           ; 7       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_rjc:wrptr_g1p|counter10a[8]                                                           ; 7       ;
; IF_last_chan~1                                                                                                                                                                                                ; 7       ;
; MDIO:MDIO_inst|temp_reg_data[5]~1                                                                                                                                                                             ; 7       ;
; IF_Line_in~0                                                                                                                                                                                                  ; 7       ;
; IF_Mic_boost~0                                                                                                                                                                                                ; 7       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                                                                                            ; 7       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                                                                                            ; 7       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0                                                                                            ; 7       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~869                                                                                                                                                                             ; 7       ;
; Tx_MAC:Tx_MAC_inst|CRC32:CRC32_inst|crc[5]                                                                                                                                                                    ; 7       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~558                                                                                                                                                                             ; 7       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~549                                                                                                                                                                             ; 7       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~542                                                                                                                                                                             ; 7       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~495                                                                                                                                                                             ; 7       ;
; Tx_MAC:Tx_MAC_inst|Selector166~33                                                                                                                                                                             ; 7       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~411                                                                                                                                                                             ; 7       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~410                                                                                                                                                                             ; 7       ;
; Tx_MAC:Tx_MAC_inst|Selector167~23                                                                                                                                                                             ; 7       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~350                                                                                                                                                                             ; 7       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~315                                                                                                                                                                             ; 7       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~300                                                                                                                                                                             ; 7       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~279                                                                                                                                                                             ; 7       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_067:rdptr_g1p|counter5a0                                                              ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[84]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[80]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[86]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[82]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|left_shift[5]~11                                                                                                                                                                           ; 7       ;
; Rx_MAC:Rx_MAC_inst|always2~37                                                                                                                                                                                 ; 7       ;
; Rx_MAC:Rx_MAC_inst|WideOr10                                                                                                                                                                                   ; 7       ;
; IF_Rx_save                                                                                                                                                                                                    ; 7       ;
; IF_Rx_ctrl_0[1]                                                                                                                                                                                               ; 7       ;
; IF_last_chan~0                                                                                                                                                                                                ; 7       ;
; ASMI_interface:ASMI_int_inst|sector_erase~0                                                                                                                                                                   ; 7       ;
; MDIO:MDIO_inst|preamble[0]~15                                                                                                                                                                                 ; 7       ;
; MDIO:MDIO_inst|Selector11~2                                                                                                                                                                                   ; 7       ;
; MDIO:MDIO_inst|mask[6]~2                                                                                                                                                                                      ; 7       ;
; Tx_MAC:Tx_MAC_inst|Equal0~16                                                                                                                                                                                  ; 7       ;
; Tx_MAC:Tx_MAC_inst|Selector9~4                                                                                                                                                                                ; 7       ;
; Tx_MAC:Tx_MAC_inst|LessThan9~1                                                                                                                                                                                ; 7       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[5]                                                                                                                                                                                 ; 7       ;
; IP_valid                                                                                                                                                                                                      ; 7       ;
; Rx_MAC:Rx_MAC_inst|Equal36~1                                                                                                                                                                                  ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[59]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[49]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[50]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[48]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[60]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[61]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[57]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[53]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[51]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[62]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[58]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[56]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[55]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[54]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[52]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[46]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[45]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[44]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[43]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[39]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[38]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[37]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[36]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[35]                                                                                                                                                                             ; 7       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[34]                                                                                                                                                                             ; 7       ;
; NWire_xmit:CCxmit|always0~2                                                                                                                                                                                   ; 7       ;
; Tx_reset                                                                                                                                                                                                      ; 7       ;
; I2C_Master:I2C_Master_inst|shift[3]                                                                                                                                                                           ; 7       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|clr_addmsb_reg~0                                                                                  ; 7       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:gen_cntr|a_graycounter_cfg:auto_generated|counter2a[0]                              ; 7       ;
; EEPROM:EEPROM_inst|IP_flag                                                                                                                                                                                    ; 7       ;
; MDIO:MDIO_inst|address2[1]                                                                                                                                                                                    ; 7       ;
; Tx_MAC:Tx_MAC_inst|zero_count[8]                                                                                                                                                                              ; 7       ;
; Tx_MAC:Tx_MAC_inst|zero_count[7]                                                                                                                                                                              ; 7       ;
; Tx_MAC:Tx_MAC_inst|zero_count[6]                                                                                                                                                                              ; 7       ;
; Tx_MAC:Tx_MAC_inst|zero_count[3]                                                                                                                                                                              ; 7       ;
; EEPROM:EEPROM_inst|shift_count[4]                                                                                                                                                                             ; 7       ;
; EEPROM:EEPROM_inst|shift_count[0]                                                                                                                                                                             ; 7       ;
; MDIO:MDIO_inst|loop_count[0]                                                                                                                                                                                  ; 7       ;
; NWire_xmit:M_LRAudio|NW_state.NW_DATA_Q4                                                                                                                                                                      ; 7       ;
; Tx_MAC:Tx_MAC_inst|Selector168~174                                                                                                                                                                            ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~929                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Equal0~25                                                                                                                                                                                  ; 6       ;
; Equal13~0                                                                                                                                                                                                     ; 6       ;
; IF_OC~4                                                                                                                                                                                                       ; 6       ;
; IF_OC~3                                                                                                                                                                                                       ; 6       ;
; IF_OC~2                                                                                                                                                                                                       ; 6       ;
; IF_OC~1                                                                                                                                                                                                       ; 6       ;
; IF_OC~0                                                                                                                                                                                                       ; 6       ;
; IF_Rout~0                                                                                                                                                                                                     ; 6       ;
; IF_Drive_Level~8                                                                                                                                                                                              ; 6       ;
; NWire_rcv:MDC[3].M_IQ|DBrise_cnt[2]~9                                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[0].M_IQ|DBrise_cnt[5]~9                                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[2].M_IQ|DBrise_cnt[5]~9                                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[1].M_IQ|DBrise_cnt[5]~9                                                                                                                                                                         ; 6       ;
; NWire_rcv:p_ser|DBrise_cnt[2]~9                                                                                                                                                                               ; 6       ;
; IF_Drive_Level~7                                                                                                                                                                                              ; 6       ;
; NWire_rcv:MDC[3].M_IQ|data_cnt[1]~9                                                                                                                                                                           ; 6       ;
; NWire_rcv:MDC[0].M_IQ|data_cnt[0]~9                                                                                                                                                                           ; 6       ;
; NWire_rcv:MDC[2].M_IQ|data_cnt[1]~9                                                                                                                                                                           ; 6       ;
; NWire_rcv:MDC[1].M_IQ|data_cnt[0]~9                                                                                                                                                                           ; 6       ;
; IF_Drive_Level~6                                                                                                                                                                                              ; 6       ;
; NWire_rcv:p_ser|data_cnt[4]~9                                                                                                                                                                                 ; 6       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a0                                                                      ; 6       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a3                                                                      ; 6       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6                                                                      ; 6       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_sjc:wrptr_g1p|counter8a0                                                                               ; 6       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_sjc:wrptr_g1p|counter8a3                                                                               ; 6       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_sjc:wrptr_g1p|counter8a6                                                                               ; 6       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_sjc:wrptr_g1p|counter8a8                                                                               ; 6       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a0                                                                                            ; 6       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a3                                                                                            ; 6       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6                                                                                            ; 6       ;
; Tx_MAC:Tx_MAC_inst|CRC32:CRC32_inst|crc_table~2                                                                                                                                                               ; 6       ;
; Tx_fifo_ctrl:TXFC|Selector42~7                                                                                                                                                                                ; 6       ;
; Tx_MAC:Tx_MAC_inst|CRC32:CRC32_inst|crc2~13                                                                                                                                                                   ; 6       ;
; Tx_fifo_ctrl:TXFC|Selector30~5                                                                                                                                                                                ; 6       ;
; IF_time_stamp                                                                                                                                                                                                 ; 6       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~87                                                                                                                                                                                ; 6       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~51                                                                                                                                                                                ; 6       ;
; Rx_MAC:Rx_MAC_inst|Decoder2~47                                                                                                                                                                                ; 6       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_rjc:wrptr_g1p|counter10a[0]                                                           ; 6       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_rjc:wrptr_g1p|counter10a[3]                                                           ; 6       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_rjc:wrptr_g1p|counter10a[6]                                                           ; 6       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_rjc:wrptr_g1p|counter10a[9]                                                           ; 6       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                                                                                            ; 6       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                                                                                            ; 6       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                                                                                            ; 6       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                                                                                            ; 6       ;
; Tx_MAC:Tx_MAC_inst|LessThan5~0                                                                                                                                                                                ; 6       ;
; Tx_MAC:Tx_MAC_inst|CRC32:CRC32_inst|crc[2]                                                                                                                                                                    ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~884                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~880                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~872                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~870                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~858                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~838                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~787                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~720                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~570                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~562                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~548                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~538                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~536                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~531                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~530                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~529                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~528                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|rdaddress[0]~5                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~448                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~365                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~269                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~259                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~257                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~228                                                                                                                                                                             ; 6       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|mux_038:mux13|result_node[15]~14                                           ; 6       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|mux_038:mux13|result_node[8]~13                                            ; 6       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|mux_038:mux13|result_node[9]~12                                            ; 6       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|mux_038:mux13|result_node[14]~11                                           ; 6       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|mux_038:mux13|result_node[10]~10                                           ; 6       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|mux_038:mux13|result_node[11]~9                                            ; 6       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|mux_038:mux13|result_node[12]~8                                            ; 6       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|mux_038:mux13|result_node[13]~7                                            ; 6       ;
; ASMI_interface:ASMI_int_inst|erase_done                                                                                                                                                                       ; 6       ;
; Rx_MAC:Rx_MAC_inst|Decoder1~0                                                                                                                                                                                 ; 6       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[87]                                                                                                                                                                             ; 6       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[85]                                                                                                                                                                             ; 6       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[83]                                                                                                                                                                             ; 6       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[81]                                                                                                                                                                             ; 6       ;
; Rx_MAC:Rx_MAC_inst|left_shift[5]~23                                                                                                                                                                           ; 6       ;
; Rx_MAC:Rx_MAC_inst|left_shift[5]~10                                                                                                                                                                           ; 6       ;
; Rx_MAC:Rx_MAC_inst|Equal21~0                                                                                                                                                                                  ; 6       ;
; Rx_MAC:Rx_MAC_inst|always2~29                                                                                                                                                                                 ; 6       ;
; Rx_MAC:Rx_MAC_inst|WideNor4                                                                                                                                                                                   ; 6       ;
; Rx_MAC:Rx_MAC_inst|Equal9~0                                                                                                                                                                                   ; 6       ;
; Rx_MAC:Rx_MAC_inst|always2~8                                                                                                                                                                                  ; 6       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|a_graycounter:addbyte_cntr|a_graycounter_cfg:auto_generated|counter2a[0]                          ; 6       ;
; ASMI_interface:ASMI_int_inst|Equal1~2                                                                                                                                                                         ; 6       ;
; EEPROM:EEPROM_inst|EEPROM_write[45]~1                                                                                                                                                                         ; 6       ;
; EEPROM:EEPROM_inst|shift_count[1]~12                                                                                                                                                                          ; 6       ;
; EEPROM:EEPROM_inst|shift_count[1]~9                                                                                                                                                                           ; 6       ;
; MDIO:MDIO_inst|preamble2[2]~8                                                                                                                                                                                 ; 6       ;
; Tx_MAC:Tx_MAC_inst|Equal0~20                                                                                                                                                                                  ; 6       ;
; Tx_MAC:Tx_MAC_inst|Equal0~13                                                                                                                                                                                  ; 6       ;
; Tx_MAC:Tx_MAC_inst|end_point[2]~0                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|LessThan12~1                                                                                                                                                                               ; 6       ;
; Tx_MAC:Tx_MAC_inst|Equal0~10                                                                                                                                                                                  ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~220                                                                                                                                                                             ; 6       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[2]                                                                                                                                                                                 ; 6       ;
; Tx_MAC:Tx_MAC_inst|PHY_state.00001                                                                                                                                                                            ; 6       ;
; Tx_MAC:Tx_MAC_inst|frame[0]~0                                                                                                                                                                                 ; 6       ;
; DHCP:DHCP_inst|Equal0~7                                                                                                                                                                                       ; 6       ;
; DHCP:DHCP_inst|DHCP_state.0000                                                                                                                                                                                ; 6       ;
; DHCP:DHCP_inst|DHCP_state.0001                                                                                                                                                                                ; 6       ;
; DHCP:DHCP_inst|DHCP_state.0011                                                                                                                                                                                ; 6       ;
; This_IP[15]~47                                                                                                                                                                                                ; 6       ;
; This_IP[30]~45                                                                                                                                                                                                ; 6       ;
; This_IP[31]~44                                                                                                                                                                                                ; 6       ;
; This_IP[13]~43                                                                                                                                                                                                ; 6       ;
; This_IP[14]~41                                                                                                                                                                                                ; 6       ;
; This_IP[12]~39                                                                                                                                                                                                ; 6       ;
; This_IP[11]~37                                                                                                                                                                                                ; 6       ;
; This_IP[9]~35                                                                                                                                                                                                 ; 6       ;
; This_IP[10]~33                                                                                                                                                                                                ; 6       ;
; This_IP[8]~31                                                                                                                                                                                                 ; 6       ;
; This_IP[7]~29                                                                                                                                                                                                 ; 6       ;
; This_IP[3]~23                                                                                                                                                                                                 ; 6       ;
; This_IP[4]~21                                                                                                                                                                                                 ; 6       ;
; This_IP[2]~17                                                                                                                                                                                                 ; 6       ;
; This_IP[28]~13                                                                                                                                                                                                ; 6       ;
; This_IP[29]~12                                                                                                                                                                                                ; 6       ;
; This_IP[26]~11                                                                                                                                                                                                ; 6       ;
; This_IP[27]~10                                                                                                                                                                                                ; 6       ;
; This_IP[24]~9                                                                                                                                                                                                 ; 6       ;
; This_IP[25]~8                                                                                                                                                                                                 ; 6       ;
; This_IP[22]~7                                                                                                                                                                                                 ; 6       ;
; This_IP[23]~6                                                                                                                                                                                                 ; 6       ;
; This_IP[20]~5                                                                                                                                                                                                 ; 6       ;
; This_IP[21]~4                                                                                                                                                                                                 ; 6       ;
; This_IP[18]~3                                                                                                                                                                                                 ; 6       ;
; This_IP[19]~2                                                                                                                                                                                                 ; 6       ;
; This_IP[16]~1                                                                                                                                                                                                 ; 6       ;
; This_IP[17]~0                                                                                                                                                                                                 ; 6       ;
; MDIO:MDIO_inst|write_done                                                                                                                                                                                     ; 6       ;
; always1~0                                                                                                                                                                                                     ; 6       ;
; MDIO:MDIO_inst|read_done                                                                                                                                                                                      ; 6       ;
; NWire_xmit:M_LRAudio|always2~1                                                                                                                                                                                ; 6       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|end_op_reg~1                                                                                      ; 6       ;
; EEPROM:EEPROM_inst|Equal0~0                                                                                                                                                                                   ; 6       ;
; MDIO:MDIO_inst|address2[2]                                                                                                                                                                                    ; 6       ;
; NWire_xmit:P_IQPWM|Equal0~1                                                                                                                                                                                   ; 6       ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_MJ_RDY                                                                                                                                                                     ; 6       ;
; Tx_MAC:Tx_MAC_inst|zero_count[2]                                                                                                                                                                              ; 6       ;
; MDIO:MDIO_inst|loop_count[1]                                                                                                                                                                                  ; 6       ;
; MODE2~input                                                                                                                                                                                                   ; 5       ;
; Tx_MAC:Tx_MAC_inst|Selector173~216                                                                                                                                                                            ; 5       ;
; Tx_MAC:Tx_MAC_inst|LessThan14~7                                                                                                                                                                               ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~899                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|Equal0~23                                                                                                                                                                                  ; 5       ;
; IF_frequency~18                                                                                                                                                                                               ; 5       ;
; IF_duplex                                                                                                                                                                                                     ; 5       ;
; NWire_rcv:P_MIC|DBrise_cnt[3]~8                                                                                                                                                                               ; 5       ;
; NWire_rcv:SPD|DBrise_cnt[3]~8                                                                                                                                                                                 ; 5       ;
; Tx_fifo_ctrl:TXFC|AD_timer[4]~3                                                                                                                                                                               ; 5       ;
; debounce:de_dot|count[18]                                                                                                                                                                                     ; 5       ;
; debounce:de_dot|pb_history[2]                                                                                                                                                                                 ; 5       ;
; debounce:de_dash|count[18]                                                                                                                                                                                    ; 5       ;
; debounce:de_dash|pb_history[2]                                                                                                                                                                                ; 5       ;
; debounce:de_PTT|count[18]                                                                                                                                                                                     ; 5       ;
; debounce:de_PTT|pb_history[2]                                                                                                                                                                                 ; 5       ;
; Tx_fifo_ctrl:TXFC|tx_addr[0]~13                                                                                                                                                                               ; 5       ;
; Tx_fifo_ctrl:TXFC|tx_addr[0]~12                                                                                                                                                                               ; 5       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1                                                                      ; 5       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4                                                                      ; 5       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a7                                                                      ; 5       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                                                                      ; 5       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_sjc:wrptr_g1p|counter8a1                                                                               ; 5       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_sjc:wrptr_g1p|counter8a4                                                                               ; 5       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_sjc:wrptr_g1p|counter8a7                                                                               ; 5       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_sjc:wrptr_g1p|counter8a9                                                                               ; 5       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|a_graycounter_sjc:wrptr_g1p|counter8a10                                                                              ; 5       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1                                                                                            ; 5       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4                                                                                            ; 5       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a7                                                                                            ; 5       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                                                                                            ; 5       ;
; Tx_MAC:Tx_MAC_inst|CRC32:CRC32_inst|crc_table~3                                                                                                                                                               ; 5       ;
; Tx_MAC:Tx_MAC_inst|CRC32:CRC32_inst|crc1~5                                                                                                                                                                    ; 5       ;
; Tx_fifo_ctrl:TXFC|Selector40~6                                                                                                                                                                                ; 5       ;
; Tx_fifo_ctrl:TXFC|Selector40~5                                                                                                                                                                                ; 5       ;
; Tx_MAC:Tx_MAC_inst|CRC32:CRC32_inst|crc_table~0                                                                                                                                                               ; 5       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_rjc:wrptr_g1p|counter10a[1]                                                           ; 5       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_rjc:wrptr_g1p|counter10a[4]                                                           ; 5       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_rjc:wrptr_g1p|counter10a[7]                                                           ; 5       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_rjc:wrptr_g1p|counter10a[11]                                                          ; 5       ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|a_graycounter_rjc:wrptr_g1p|counter10a[10]                                                          ; 5       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|rdptr_g[3]                                                                                                  ; 5       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|rdptr_g[6]                                                                                                  ; 5       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|rdptr_g[9]                                                                                                  ; 5       ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|rdptr_g[10]                                                                                                 ; 5       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|rdptr_g[2]                                                                                                           ; 5       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|rdptr_g[5]                                                                                                           ; 5       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|rdptr_g[8]                                                                                                           ; 5       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|rdptr_g[11]                                                                                                          ; 5       ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|rdptr_g[12]                                                                                                          ; 5       ;
; Equal7~7                                                                                                                                                                                                      ; 5       ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|wire_read_dout_reg_ena~0                                                                          ; 5       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|rdptr_g[3]                                                                                                                        ; 5       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|rdptr_g[6]                                                                                                                        ; 5       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|rdptr_g[9]                                                                                                                        ; 5       ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|rdptr_g[10]                                                                                                                       ; 5       ;
; Tx_MAC:Tx_MAC_inst|frame[0]~1                                                                                                                                                                                 ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~740                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~672                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~575                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|CRC32:CRC32_inst|crc[0]                                                                                                                                                                    ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~566                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~543                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~541                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~520                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|LessThan13~0                                                                                                                                                                               ; 5       ;
; Tx_MAC:Tx_MAC_inst|LessThan11~0                                                                                                                                                                               ; 5       ;
; Tx_MAC:Tx_MAC_inst|rdaddress[0]~7                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|LessThan10~2                                                                                                                                                                               ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~489                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~438                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~432                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~430                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~401                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~383                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~322                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~312                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~288                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[1]~284                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~263                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[7]~244                                                                                                                                                                             ; 5       ;
; Tx_MAC:Tx_MAC_inst|Tx_data[3]~237                                                                                                                                                                             ; 5       ;
; Rx_MAC:Rx_MAC_inst|Equal18~1                                                                                                                                                                                  ; 5       ;
; Rx_MAC:Rx_MAC_inst|Equal45~2                                                                                                                                                                                  ; 5       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[95]                                                                                                                                                                             ; 5       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[94]                                                                                                                                                                             ; 5       ;
; Rx_MAC:Rx_MAC_inst|PHY_output[93]                                                                                                                                                                             ; 5       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|scfifo:scfifo3|scfifo_6ul:auto_generated|a_dpfifo_1as:dpfifo|dpram_flt:FIFOram|altsyncram_jvj1:altsyncram1|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None ; M9K_X40_Y31_N0                                                                                                                                                                                                                                                 ;
; EPCS_fifo:EPCS_fifo_inst|dcfifo:dcfifo_component|dcfifo_7gh1:auto_generated|altsyncram_7i31:fifo_ram|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X24_Y27_N0                                                                                                                                                                                                                                                 ;
; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_15h1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 8    ; None ; M9K_X58_Y16_N0, M9K_X58_Y15_N0, M9K_X58_Y17_N0, M9K_X58_Y19_N0, M9K_X58_Y21_N0, M9K_X58_Y20_N0, M9K_X58_Y14_N0, M9K_X58_Y18_N0                                                                                                                                 ;
; PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16384        ; 8            ; 8192         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 131072 ; 16384                       ; 8                           ; 8192                        ; 16                          ; 131072              ; 16   ; None ; M9K_X24_Y16_N0, M9K_X40_Y16_N0, M9K_X24_Y19_N0, M9K_X24_Y20_N0, M9K_X40_Y22_N0, M9K_X40_Y23_N0, M9K_X40_Y20_N0, M9K_X40_Y18_N0, M9K_X24_Y17_N0, M9K_X40_Y21_N0, M9K_X24_Y21_N0, M9K_X24_Y18_N0, M9K_X24_Y22_N0, M9K_X24_Y23_N0, M9K_X40_Y19_N0, M9K_X40_Y17_N0 ;
; SP_fifo:SPF|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_q9l1:auto_generated|altsyncram_rj31:fifo_ram|ALTSYNCRAM                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 16           ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 4096                        ; 16                          ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X40_Y26_N0, M9K_X58_Y29_N0, M9K_X40_Y30_N0, M9K_X40_Y29_N0, M9K_X40_Y25_N0, M9K_X40_Y27_N0, M9K_X58_Y26_N0, M9K_X40_Y28_N0                                                                                                                                 ;
; Tx_fifo:Tx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_a9l1:auto_generated|altsyncram_nj31:fifo_ram|ALTSYNCRAM                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 1024                        ; 16                          ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X40_Y7_N0, M9K_X40_Y6_N0                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 252               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 126               ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 126               ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 252               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                  ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult0|mult_ift:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_ift:auto_generated|mac_mult5 ;                            ; DSPMULT_X47_Y29_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_ift:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_ift:auto_generated|mac_mult7 ;                            ; DSPMULT_X47_Y28_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_ift:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_ift:auto_generated|mac_mult3 ;                            ; DSPMULT_X47_Y30_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_ift:auto_generated|w455w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_ift:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y27_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 20,201 / 116,715 ( 17 % ) ;
; C16 interconnects          ; 345 / 3,886 ( 9 % )       ;
; C4 interconnects           ; 11,133 / 73,752 ( 15 % )  ;
; Direct links               ; 3,077 / 116,715 ( 3 % )   ;
; Global clocks              ; 12 / 20 ( 60 % )          ;
; Local interconnects        ; 6,197 / 39,600 ( 16 % )   ;
; R24 interconnects          ; 351 / 3,777 ( 9 % )       ;
; R4 interconnects           ; 12,432 / 99,858 ( 12 % )  ;
+----------------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.11) ; Number of LABs  (Total = 1029) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 29                             ;
; 2                                           ; 15                             ;
; 3                                           ; 18                             ;
; 4                                           ; 17                             ;
; 5                                           ; 11                             ;
; 6                                           ; 7                              ;
; 7                                           ; 20                             ;
; 8                                           ; 39                             ;
; 9                                           ; 48                             ;
; 10                                          ; 30                             ;
; 11                                          ; 25                             ;
; 12                                          ; 36                             ;
; 13                                          ; 62                             ;
; 14                                          ; 61                             ;
; 15                                          ; 114                            ;
; 16                                          ; 497                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.50) ; Number of LABs  (Total = 1029) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 72                             ;
; 1 Clock                            ; 654                            ;
; 1 Clock enable                     ; 347                            ;
; 1 Sync. clear                      ; 143                            ;
; 1 Sync. load                       ; 10                             ;
; 2 Clock enables                    ; 157                            ;
; 2 Clocks                           ; 161                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 18.15) ; Number of LABs  (Total = 1029) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 24                             ;
; 1                                            ; 43                             ;
; 2                                            ; 29                             ;
; 3                                            ; 29                             ;
; 4                                            ; 15                             ;
; 5                                            ; 14                             ;
; 6                                            ; 8                              ;
; 7                                            ; 10                             ;
; 8                                            ; 17                             ;
; 9                                            ; 12                             ;
; 10                                           ; 13                             ;
; 11                                           ; 10                             ;
; 12                                           ; 27                             ;
; 13                                           ; 22                             ;
; 14                                           ; 32                             ;
; 15                                           ; 30                             ;
; 16                                           ; 97                             ;
; 17                                           ; 28                             ;
; 18                                           ; 40                             ;
; 19                                           ; 41                             ;
; 20                                           ; 41                             ;
; 21                                           ; 37                             ;
; 22                                           ; 31                             ;
; 23                                           ; 36                             ;
; 24                                           ; 45                             ;
; 25                                           ; 27                             ;
; 26                                           ; 41                             ;
; 27                                           ; 32                             ;
; 28                                           ; 43                             ;
; 29                                           ; 48                             ;
; 30                                           ; 36                             ;
; 31                                           ; 23                             ;
; 32                                           ; 48                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.29) ; Number of LABs  (Total = 1029) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 25                             ;
; 1                                               ; 124                            ;
; 2                                               ; 49                             ;
; 3                                               ; 38                             ;
; 4                                               ; 66                             ;
; 5                                               ; 68                             ;
; 6                                               ; 54                             ;
; 7                                               ; 83                             ;
; 8                                               ; 77                             ;
; 9                                               ; 67                             ;
; 10                                              ; 43                             ;
; 11                                              ; 43                             ;
; 12                                              ; 42                             ;
; 13                                              ; 36                             ;
; 14                                              ; 32                             ;
; 15                                              ; 25                             ;
; 16                                              ; 79                             ;
; 17                                              ; 28                             ;
; 18                                              ; 9                              ;
; 19                                              ; 12                             ;
; 20                                              ; 7                              ;
; 21                                              ; 8                              ;
; 22                                              ; 5                              ;
; 23                                              ; 4                              ;
; 24                                              ; 1                              ;
; 25                                              ; 3                              ;
; 26                                              ; 0                              ;
; 27                                              ; 0                              ;
; 28                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 18.10) ; Number of LABs  (Total = 1029) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 2                              ;
; 2                                            ; 14                             ;
; 3                                            ; 8                              ;
; 4                                            ; 37                             ;
; 5                                            ; 32                             ;
; 6                                            ; 32                             ;
; 7                                            ; 38                             ;
; 8                                            ; 37                             ;
; 9                                            ; 45                             ;
; 10                                           ; 43                             ;
; 11                                           ; 31                             ;
; 12                                           ; 24                             ;
; 13                                           ; 27                             ;
; 14                                           ; 24                             ;
; 15                                           ; 36                             ;
; 16                                           ; 45                             ;
; 17                                           ; 33                             ;
; 18                                           ; 46                             ;
; 19                                           ; 45                             ;
; 20                                           ; 29                             ;
; 21                                           ; 28                             ;
; 22                                           ; 24                             ;
; 23                                           ; 22                             ;
; 24                                           ; 18                             ;
; 25                                           ; 20                             ;
; 26                                           ; 27                             ;
; 27                                           ; 24                             ;
; 28                                           ; 32                             ;
; 29                                           ; 23                             ;
; 30                                           ; 34                             ;
; 31                                           ; 44                             ;
; 32                                           ; 49                             ;
; 33                                           ; 52                             ;
; 34                                           ; 3                              ;
; 35                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 15    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.             ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                                                                                                                                     ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                                                                                                                                    ; 63           ; 0            ; 63           ; 0            ; 0            ; 67        ; 63           ; 0            ; 67        ; 67        ; 0            ; 34           ; 0            ; 4            ; 30           ; 0            ; 34           ; 30           ; 4            ; 0            ; 2            ; 34           ; 0            ; 0            ; 0            ; 0            ; 0            ; 67        ; 0            ; 0            ;
; Total Unchecked                                                                                                                               ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable                                                                                                                            ; 4            ; 67           ; 4            ; 67           ; 67           ; 0         ; 4            ; 67           ; 0         ; 0         ; 67           ; 33           ; 67           ; 63           ; 37           ; 67           ; 33           ; 37           ; 63           ; 67           ; 65           ; 33           ; 67           ; 67           ; 67           ; 67           ; 67           ; 0         ; 67           ; 67           ;
; Total Fail                                                                                                                                    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ATLAS_A20                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A21                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_C19                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_C20                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_C21                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_C24                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A0                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A1                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A2                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A3                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A4                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A5                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A6                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A7                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A8                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A9                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A10                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A11                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A12                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_A13                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEART_BEAT                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_TX[0]                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_TX[1]                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_TX[2]                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_TX[3]                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_TX_CLOCK                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_TX_EN                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_MDC                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_INT_N                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_RESET_N                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK_25MHZ                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCK                                                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SI                                                                                                                                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; NODE_ADDR_CS                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; NCONFIG                                                                                                                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SCE   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_SDO   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_MDIO                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_CLK125                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_DV                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MODE2                                                                                                                                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_RX_CLOCK                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CONFIG                                                                                                                                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_RX[0]                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_RX[2]                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_RX[1]                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PHY_RX[3]                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A13                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_C23                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_C22                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_C15                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN2                                                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN0                                                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN1                                                                                                                                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A12                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A3                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A6                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A5                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A4                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A2                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A9                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A8                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A10                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A7                                                                                                                                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATLAS_A11                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; On                       ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------+------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                     ; Destination Clock(s)                                 ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------+------------------------------------------------------+-------------------+
; PHY_CLK125                                                                                          ; PLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 378.5             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                   ; PLL_inst|altpll_component|auto_generated|pll1|clk[2] ; 140.1             ;
; PHY_MDIO_clk                                                                                        ; PLL_inst|altpll_component|auto_generated|pll1|clk[2] ; 55.7              ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state,PLL_inst|altpll_component|auto_generated|pll1|clk[2],PHY_RX_CLOCK ; PLL_inst|altpll_component|auto_generated|pll1|clk[2] ; 36.8              ;
; PHY_MDIO_clk,PLL_inst|altpll_component|auto_generated|pll1|clk[2]                                   ; PLL_inst|altpll_component|auto_generated|pll1|clk[2] ; 32.1              ;
; PHY_MDIO_clk,Rx_MAC:Rx_MAC_inst|PHY_100T_state,PLL_inst|altpll_component|auto_generated|pll1|clk[2] ; PLL_inst|altpll_component|auto_generated|pll1|clk[2] ; 26.5              ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                   ; PLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.5               ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state,PLL_inst|altpll_component|auto_generated|pll1|clk[2]              ; PLL_inst|altpll_component|auto_generated|pll1|clk[2] ; 7.9               ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state                                                                   ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 7.4               ;
+-----------------------------------------------------------------------------------------------------+------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                  ;
+-----------------------------------+----------------------------------------+-------------------+
; Source Register                   ; Destination Register                   ; Delay Added in ns ;
+-----------------------------------+----------------------------------------+-------------------+
; EEPROM:EEPROM_inst|IP_ready       ; read_IP                                ; 2.729             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state ; Rx_MAC:Rx_MAC_inst|PHY_100T_state      ; 2.688             ;
; EEPROM:EEPROM_inst|MAC_ready      ; start_up[0]                            ; 2.685             ;
; EEPROM:EEPROM_inst|MAC_ready      ; start_up[1]                            ; 2.645             ;
; EEPROM:EEPROM_inst|IP_ready       ; start_up[0]                            ; 2.533             ;
; EEPROM:EEPROM_inst|This_MAC[45]   ; Tx_MAC:Tx_MAC_inst|Tx_data[5]          ; 2.476             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state ; Rx_MAC:Rx_MAC_inst|PHY_100T_state      ; 2.452             ;
; MDIO:MDIO_inst|write_done         ; write_PHY                              ; 2.429             ;
; EEPROM:EEPROM_inst|IP_ready       ; write_PHY                              ; 2.285             ;
; Rx_MAC:Rx_MAC_inst|PC_MAC[34]     ; Tx_MAC:Tx_MAC_inst|Discovery_MAC[34]   ; 2.141             ;
; EEPROM:EEPROM_inst|This_MAC[38]   ; Tx_MAC:Tx_MAC_inst|Tx_data[6]          ; 2.094             ;
; Rx_MAC:Rx_MAC_inst|PC_IP[29]      ; Tx_MAC:Tx_MAC_inst|Discovery_IP[29]    ; 2.021             ;
; EEPROM:EEPROM_inst|MAC_ready      ; read_MAC                               ; 2.014             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state ; Rx_MAC:Rx_MAC_inst|PHY_output[41]      ; 1.927             ;
; EEPROM:EEPROM_inst|MAC_ready      ; read_IP                                ; 1.908             ;
; EEPROM:EEPROM_inst|This_MAC[36]   ; Tx_MAC:Tx_MAC_inst|Tx_data[4]          ; 1.893             ;
; MDIO:MDIO_inst|write_done         ; start_up[2]                            ; 1.858             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state ; Rx_MAC:Rx_MAC_inst|PHY_output[3]       ; 1.850             ;
; Rx_MAC:Rx_MAC_inst|PHY_100T_state ; Rx_MAC:Rx_MAC_inst|PHY_output[0]       ; 1.846             ;
; EEPROM:EEPROM_inst|This_IP[19]    ; Tx_MAC:Tx_MAC_inst|Tx_data[3]          ; 1.808             ;
; Rx_MAC:Rx_MAC_inst|YIADDR[19]     ; Tx_MAC:Tx_MAC_inst|Tx_data[3]          ; 1.808             ;
; MDIO:MDIO_inst|write_done         ; start_up[0]                            ; 1.805             ;
; Rx_MAC:Rx_MAC_inst|DHCP_ACK       ; Led_control:Control_LED1|swap[0]       ; 1.796             ;
; NWire_rcv:SPD|idata[4]            ; NWire_rcv:SPD|DIFF_CLK.xd0[4]          ; 1.787             ;
; NWire_rcv:SPD|idata[12]           ; NWire_rcv:SPD|DIFF_CLK.xd0[12]         ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[28]   ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[28] ; 1.787             ;
; NWire_rcv:MDC[2].M_IQ|idata[12]   ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[12] ; 1.787             ;
; NWire_rcv:MDC[1].M_IQ|idata[12]   ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[12] ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[12]   ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[12] ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[12]   ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[12] ; 1.787             ;
; NWire_rcv:MDC[2].M_IQ|idata[44]   ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[44] ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[44]   ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[44] ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[44]   ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[44] ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[20]   ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[20] ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[20]   ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[20] ; 1.787             ;
; NWire_rcv:MDC[2].M_IQ|idata[4]    ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[4]  ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[4]    ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[4]  ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[4]    ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[4]  ; 1.787             ;
; NWire_rcv:MDC[2].M_IQ|idata[36]   ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[36] ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[36]   ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[36] ; 1.787             ;
; NWire_rcv:P_MIC|idata[4]          ; NWire_rcv:P_MIC|DIFF_CLK.xd0[4]        ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[24]   ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[24] ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[8]    ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[8]  ; 1.787             ;
; NWire_rcv:P_MIC|idata[8]          ; NWire_rcv:P_MIC|DIFF_CLK.xd0[8]        ; 1.787             ;
; NWire_rcv:MDC[2].M_IQ|idata[40]   ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[40] ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[40]   ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[40] ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[40]   ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[40] ; 1.787             ;
; NWire_rcv:P_MIC|idata[0]          ; NWire_rcv:P_MIC|DIFF_CLK.xd0[0]        ; 1.787             ;
; NWire_rcv:MDC[2].M_IQ|idata[16]   ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[16] ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[16]   ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[16] ; 1.787             ;
; NWire_rcv:MDC[2].M_IQ|idata[0]    ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[0]  ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[0]    ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[0]  ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[0]    ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[0]  ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[32]   ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[32] ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[32]   ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[32] ; 1.787             ;
; NWire_rcv:SPD|idata[0]            ; NWire_rcv:SPD|DIFF_CLK.xd0[0]          ; 1.787             ;
; NWire_rcv:MDC[1].M_IQ|idata[29]   ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[29] ; 1.787             ;
; NWire_rcv:MDC[2].M_IQ|idata[29]   ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[29] ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[29]   ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[29] ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[13]   ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[13] ; 1.787             ;
; NWire_rcv:MDC[2].M_IQ|idata[45]   ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[45] ; 1.787             ;
; NWire_rcv:MDC[1].M_IQ|idata[45]   ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[45] ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[45]   ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[45] ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[21]   ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[21] ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[21]   ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[21] ; 1.787             ;
; NWire_rcv:MDC[1].M_IQ|idata[5]    ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[5]  ; 1.787             ;
; NWire_rcv:MDC[2].M_IQ|idata[5]    ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[5]  ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[5]    ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[5]  ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[5]    ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[5]  ; 1.787             ;
; NWire_rcv:MDC[2].M_IQ|idata[37]   ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[37] ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[37]   ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[37] ; 1.787             ;
; NWire_rcv:P_MIC|idata[5]          ; NWire_rcv:P_MIC|DIFF_CLK.xd0[5]        ; 1.787             ;
; NWire_rcv:SPD|idata[13]           ; NWire_rcv:SPD|DIFF_CLK.xd0[13]         ; 1.787             ;
; NWire_rcv:MDC[1].M_IQ|idata[25]   ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[25] ; 1.787             ;
; NWire_rcv:MDC[2].M_IQ|idata[25]   ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[25] ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[25]   ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[25] ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[25]   ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[25] ; 1.787             ;
; NWire_rcv:MDC[2].M_IQ|idata[9]    ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[9]  ; 1.787             ;
; NWire_rcv:MDC[1].M_IQ|idata[9]    ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[9]  ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[9]    ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[9]  ; 1.787             ;
; NWire_rcv:MDC[2].M_IQ|idata[41]   ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[41] ; 1.787             ;
; NWire_rcv:MDC[1].M_IQ|idata[41]   ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[41] ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[41]   ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[41] ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[41]   ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[41] ; 1.787             ;
; NWire_rcv:P_MIC|idata[9]          ; NWire_rcv:P_MIC|DIFF_CLK.xd0[9]        ; 1.787             ;
; NWire_rcv:MDC[1].M_IQ|idata[17]   ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[17] ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[17]   ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[17] ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[1]    ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[1]  ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[33]   ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[33] ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[33]   ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[33] ; 1.787             ;
; NWire_rcv:MDC[1].M_IQ|idata[30]   ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[30] ; 1.787             ;
; NWire_rcv:MDC[2].M_IQ|idata[30]   ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[30] ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[30]   ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[30] ; 1.787             ;
; NWire_rcv:MDC[2].M_IQ|idata[14]   ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[14] ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[14]   ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[14] ; 1.787             ;
; NWire_rcv:MDC[2].M_IQ|idata[46]   ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[46] ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[46]   ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[46] ; 1.787             ;
; NWire_rcv:MDC[2].M_IQ|idata[22]   ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[22] ; 1.787             ;
; NWire_rcv:MDC[0].M_IQ|idata[22]   ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[22] ; 1.787             ;
; NWire_rcv:MDC[3].M_IQ|idata[22]   ; NWire_rcv:MDC[3].M_IQ|DIFF_CLK.xd0[22] ; 1.787             ;
+-----------------------------------+----------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 09 20:07:47 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Metis -c Metis
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP3C40Q240C8 for design "Metis"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info: Implementing clock multiplication of 48, clock division of 125, and phase shift of 0 degrees (0 ps) for PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[1] port
    Info: Implementing clock multiplication of 1, clock division of 10, and phase shift of 0 degrees (0 ps) for PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[2] port
    Info: Implementing clock multiplication of 4, clock division of 625, and phase shift of 0 degrees (0 ps) for PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[3] port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C16Q240C8 is compatible
    Info: Device EP3C25Q240C8 is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~ALTERA_nCEO~ is reserved at location 162
Warning: Ignored reserve pin assignment to SPI programming pin Data[1]/ASDO
Warning: Ignored reserve pin assignment to SPI programming pin FLASH_nCE/nCSO
Warning: Ignored reserve pin assignment to SPI programming pin DCLK
Warning: Ignored reserve pin assignment to SPI programming pin Data[0]
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity dcfifo_7gh1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_2f9:dffpipe12|dffe13a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_1f9:dffpipe9|dffe10a* 
    Info: Entity dcfifo_a9l1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_se9:dffpipe17|dffe18a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_re9:dffpipe14|dffe15a* 
    Info: Entity dcfifo_nhk1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_0f9:dffpipe19|dffe20a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ue9:dffpipe15|dffe16a* 
    Info: Entity dcfifo_q9l1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_5f9:dffpipe16|dffe17a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_4f9:dffpipe13|dffe14a* 
Critical Warning: Synopsys Design Constraints File file not found: 'Metis.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: TimeQuest will use the Classic Timing Analyzer's FMAX_REQUIREMENT assignment (or --fmax command-line argument) as default timing requirement. Any other Classic Timing Analyzer assignment will be ignored.
Info: No user constrained generated clocks found in the design
Info: No user constrained base clocks found in the design
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PHY_RX_CLOCK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PHY_RX_CLOCK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PHY_RX_CLOCK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PHY_RX_CLOCK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PHY_RX_CLOCK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PHY_RX_CLOCK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -rise_to [get_clocks {PHY_RX_CLOCK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -fall_to [get_clocks {PHY_RX_CLOCK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {PHY_RX_CLOCK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {PHY_RX_CLOCK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {PHY_RX_CLOCK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {PHY_RX_CLOCK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {PHY_RX_CLOCK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {PHY_RX_CLOCK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {PHY_RX_CLOCK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {PHY_RX_CLOCK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {PHY_MDIO_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {PHY_MDIO_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {PHY_MDIO_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {PHY_MDIO_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {PHY_MDIO_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {PHY_MDIO_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {PHY_MDIO_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {PHY_MDIO_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {PHY_MDIO_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {PHY_MDIO_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {PHY_MDIO_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {PHY_MDIO_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {PHY_MDIO_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {PHY_MDIO_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {PHY_MDIO_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {PHY_MDIO_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PHY_RX_CLOCK}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PHY_RX_CLOCK}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PHY_RX_CLOCK}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PHY_RX_CLOCK}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PHY_RX_CLOCK}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PHY_RX_CLOCK}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PHY_RX_CLOCK}] -rise_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PHY_RX_CLOCK}] -fall_to [get_clocks {Rx_MAC:Rx_MAC_inst|PHY_100T_state}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PHY_RX_CLOCK}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {PHY_RX_CLOCK}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {PHY_RX_CLOCK}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {PHY_RX_CLOCK}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {PHY_RX_CLOCK}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {PHY_RX_CLOCK}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {PHY_RX_CLOCK}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {PHY_RX_CLOCK}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {PHY_MDIO_clk}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PHY_MDIO_clk}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PHY_MDIO_clk}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PHY_MDIO_clk}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PHY_MDIO_clk}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PHY_MDIO_clk}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PHY_MDIO_clk}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PHY_MDIO_clk}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PHY_MDIO_clk}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PHY_MDIO_clk}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PHY_MDIO_clk}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PHY_MDIO_clk}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PHY_MDIO_clk}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PHY_MDIO_clk}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PHY_MDIO_clk}] -rise_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PHY_MDIO_clk}] -fall_to [get_clocks {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 8 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:    8.000   PHY_CLK125
    Info:    1.000 PHY_MDIO_clk
    Info:    1.000 PHY_RX_CLOCK
    Info:   20.833 PLL_inst|altpll_component|auto_generated|pll1|clk[0]
    Info:   40.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1]
    Info:   80.000 PLL_inst|altpll_component|auto_generated|pll1|clk[2]
    Info: 1250.000 PLL_inst|altpll_component|auto_generated|pll1|clk[3]
    Info:    1.000 Rx_MAC:Rx_MAC_inst|PHY_100T_state
Info: Automatically promoted node PHY_CLK125~input (placed in PIN 152 (CLK4, DIFFCLK_2p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info: Automatically promoted node PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info: Automatically promoted node PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info: Automatically promoted node PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info: Automatically promoted node PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C4 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Automatically promoted node PHY_RX_CLOCK~input (placed in PIN 210 (CLK9, DIFFCLK_5p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info: Automatically promoted node Rx_MAC:Rx_MAC_inst|PHY_100T_state 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Rx_MAC:Rx_MAC_inst|PHY_100T_state
        Info: Destination node Rx_MAC:Rx_MAC_inst|PHY_output[32]
        Info: Destination node Rx_MAC:Rx_MAC_inst|PHY_output[33]
        Info: Destination node Rx_MAC:Rx_MAC_inst|PHY_output[34]
        Info: Destination node Rx_MAC:Rx_MAC_inst|PHY_output[35]
        Info: Destination node Rx_MAC:Rx_MAC_inst|PHY_output[36]
        Info: Destination node Rx_MAC:Rx_MAC_inst|PHY_output[37]
        Info: Destination node Rx_MAC:Rx_MAC_inst|PHY_output[38]
        Info: Destination node Rx_MAC:Rx_MAC_inst|PHY_output[39]
        Info: Destination node Rx_MAC:Rx_MAC_inst|PHY_output[40]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node PHY_MDIO_clk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node MDIO:MDIO_inst|clock~0
        Info: Destination node PHY_MDIO_clk~0
Info: Automatically promoted node comb~3 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node comb~1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node PHY_Rx_fifo:PHY_Rx_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nhk1:auto_generated|altsyncram_tj31:fifo_ram|address_reg_b[0]
Info: Automatically promoted node comb~4 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node IF_rst~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node NWire_xmit:M_LRAudio|NW_state.NW_DATA_Q23
        Info: Destination node NWire_xmit:M_LRAudio|NW_state.NW_DATA_Q1
        Info: Destination node NWire_xmit:CCxmit|NW_state.NW_DATA_Q23
        Info: Destination node NWire_xmit:CCxmit|NW_state.NW_DATA_Q1
        Info: Destination node NWire_xmit:M_LRAudio|NW_state.NW_WAIT
        Info: Destination node NWire_xmit:M_LRAudio|NW_state.NW_DATA_Q4
        Info: Destination node NWire_xmit:M_LRAudio|iack
        Info: Destination node NWire_xmit:CCxmit|NW_state.NW_WAIT
        Info: Destination node NWire_xmit:CCxmit|NW_state.NW_DATA_Q4
        Info: Destination node NWire_xmit:CCxmit|iack
        Info: Non-global destination nodes limited to 10 nodes
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: Packed 62 registers into blocks of type Embedded multiplier block
    Extra Info: Created 62 register duplicates
Warning: PLL "PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|pll1" output port clk[1] feeds output pin "ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DCLK_OBUF" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "PLL_clocks:PLL_inst|altpll:altpll_component|PLL_clocks_altpll:auto_generated|pll1" output port clk[1] feeds output pin "PHY_TX_CLOCK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter preparation operations ending: elapsed time is 00:00:16
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:17
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:01:04
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 11% of the available device resources
    Info: Router estimated peak interconnect usage is 30% of the available device resources in the region that extends from location X22_Y22 to location X33_Y32
Info: Fitter routing operations ending: elapsed time is 00:00:47
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 1 pins must use external clamping diodes.
    Info: Pin ASMI_interface:ASMI_int_inst|ASMI:ASMI_inst|ASMI_altasmi_parallel_cv82:ASMI_altasmi_parallel_cv82_component|cycloneii_asmiblock2~ALTERA_DATA0 uses I/O standard 2.5 V at 24
Info: Quartus II Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 444 megabytes
    Info: Processing ended: Wed Nov 09 20:10:43 2011
    Info: Elapsed time: 00:02:56
    Info: Total CPU time (on all processors): 00:02:54


