标题title
基于全相关序列的混合概率LDPC译码器
摘要abst
本发明公开了基于全相关序列的混合概率LDPC译码器，涉及无线通信技术领域，其技术方案要点是：信道信息初始化模块，用于接收来自信道的每个符号的对数似然比信息，并将对数似然比信息处理成概率信息可表示的范围，得到信道信息；变量节点更新模块，用于依据信道信息和初始概率信息以MSA算法对变量节点进行更新处理，得到变量节点更新结果；全相关概率信息生成模块，用于依据变量节点更新结果生成全相关的概率信息；校验节点更新模块，用于依据全相关的概率信息以MSA算法对校验节点进行更新处理后得到更新概率信息，并将更新概率信息作为初始概率信息进行迭代译码，直至满足译码要求。本发明具有性能好，吞吐率高，硬件效率高等优点。
权利要求书clms
1.基于全相关序列的混合概率LDPC译码器，其特征是，包括：信道信息初始化模块，用于接收来自信道的每个符号的对数似然比信息，并将对数似然比信息处理成概率信息可表示的范围，得到信道信息；变量节点更新模块，用于依据信道信息和初始概率信息以MSA算法对变量节点进行更新处理，得到变量节点更新结果；全相关概率信息生成模块，用于依据变量节点更新结果生成全相关的概率信息；校验节点更新模块，用于依据全相关的概率信息以MSA算法对校验节点进行更新处理后得到更新概率信息，并将更新概率信息作为初始概率信息进行迭代译码，直至满足译码要求。2.根据权利要求1所述的基于全相关序列的混合概率LDPC译码器，其特征是，所述信道信息初始化模块包括：饱和单元，用于根据缩放因子将信道信息饱和到预设范围内，得到饱和后的信息；缩放单元，用于将饱和后的信息缩放到的范围内，得到适用于概率信息表示的缩放后的信息；量化单元，用于将缩放后的信息进行量化，得到以预设低位宽数表示的信道信息。3.根据权利要求2所述的基于全相关序列的混合概率LDPC译码器，其特征是，所述预设低位宽数的取值范围为3-4bit。4.根据权利要求1所述的基于全相关序列的混合概率LDPC译码器，其特征是，所述变量节点更新模块包括：累积并行计数器，用于并行的累加来自校验节点更新模块的全部概率信息；多个累积计数器模块，用于累积接收的每一个概率信息；多个减法器模块，用于将全部概率信息的累积和减去每个概率信息的累积和，得到变量节点更新结果。5.根据权利要求1所述的基于全相关序列的混合概率LDPC译码器，其特征是，所述以MSA算法对变量节点进行更新处理的计算公式具体为：其中，Qn→m表示变量节点n发给校验节点m的信息；Ln表示信道信息；Pm'→n表示校验节点m’发给变量节点n的信息；M表示与变量节点n相邻的校验节点m’的集合；Mm表示在此集合中除去校验节点m。6.根据权利要求1所述的基于全相关序列的混合概率LDPC译码器，其特征是，所述全相关概率信息生成模块包括：随机数发生器模块，用于生成具有特定分布的随机数序列；比较器模块，用于在每个时钟比较每一输入数与随机数后生成概率比特流。7.根据权利要求1所述的基于全相关序列的混合概率LDPC译码器，其特征是，所述校验节点更新模块包括：符号计算模块，用于计算校验更新后结果的符号部分；幅度计算模块，用于计算校验更新后结果的幅度部分。8.根据权利要求1所述的基于全相关序列的混合概率LDPC译码器，其特征是，所述以MSA算法对校验节点进行更新处理的计算公式具体为：其中，Pm→n表示校验节点m发给变量节点n的信息；Qn'→m表示变量节点n’发给校验节点m的信息；N表示与校验节点m相邻的变量节点n’的集合；N表示此集合中除去变量节点n；sign表示求符号运算，Π表示求乘积运算。9.根据权利要求1-8任意一项所述的基于全相关序列的混合概率LDPC译码器，其特征是，所述译码要求为译码达到预设的最大迭代次数和/或译码结果满足译码方程。10.根据权利要求1-8任意一项所述的基于全相关序列的混合概率LDPC译码器，其特征是，该LDPC译码器应用于10GBASE-T标准。
说明书desc
技术领域本发明涉及无线通信技术领域，更具体地说，它涉及基于全相关序列的混合概率LDPC译码器。背景技术LDPC码以其接近香农限的性能，成为了近年来最受关注的信道编码方案之一，被广泛应用于多种通信标准之中。LDPC码通过迭代的译码算法，如BP算法，进行译码。在译码过程中，信息在校验节点和变量节点之间交替和更新。由于译码算法的高度并行性，LDPC译码器可以达成很高的吞吐率。然而，处理节点复杂的更新规则也带来了极大的硬件开销。同时，处理节点之间的连接引起的拥塞也占据了大量的硬件开销，在应用于海量连接的5G通信场景下时，面积开销和吞吐率的矛盾将成为硬件实现的瓶颈。概率计算是将传统的数字信号用一串随机的符号序列来表征，相比于传统的二进制补码表征，概率计算能够将复杂的的运算用很简单的电路来实现。例如，乘法可以由一个逻辑与门实现。概率译码器是基于概率计算而提出的一种低硬件开销的LDPC译码器。处理节点的更新规则可以在概率计算中通过简单的逻辑门电路实现，而处理节点之间的连线在概率域中也被大量减少。然而，概率计算的固有问题，包括由相关性和随机性引起的计算精度下降和收敛速度慢，也造成了概率译码器译码性能的退化和译码周期的变长。因此，如何研究设计一种能够克服上述缺陷的LDPC译码器是我们目前急需解决的问题。发明内容为解决现有技术中的不足，本发明的目的是提供基于全相关序列的混合概率LDPC译码器，具有性能好，吞吐率高，硬件效率高等优点。本发明的上述技术目的是通过以下技术方案得以实现的：基于全相关序列的混合概率LDPC译码器，包括：信道信息初始化模块，用于接收来自信道的每个符号的对数似然比信息，并将对数似然比信息处理成概率信息可表示的范围，得到信道信息；变量节点更新模块，用于依据信道信息和初始概率信息以MSA算法对变量节点进行更新处理，得到变量节点更新结果；全相关概率信息生成模块，用于依据变量节点更新结果生成全相关的概率信息；校验节点更新模块，用于依据全相关的概率信息以MSA算法对校验节点进行更新处理后得到更新概率信息，并将更新概率信息作为初始概率信息进行迭代译码，直至满足译码要求。进一步的，所述信道信息初始化模块包括：饱和单元，用于根据缩放因子将信道信息饱和到预设范围内，得到饱和后的信息；缩放单元，用于将饱和后的信息缩放到的范围内，得到适用于概率信息表示的缩放后的信息；量化单元，用于将缩放后的信息进行量化，得到以预设低位宽数表示的信道信息。进一步的，所述预设低位宽数的取值范围为3-4bit。进一步的，所述变量节点更新模块包括：累积并行计数器，用于并行的累加来自校验节点更新模块的全部概率信息；多个累积计数器模块，用于累积接收的每一个概率信息；多个减法器模块，用于将全部概率信息的累积和减去每个概率信息的累积和，得到变量节点更新结果。进一步的，所述以MSA算法对变量节点进行更新处理的计算公式具体为：其中，Qn→m表示变量节点n发给校验节点m的信息；Ln表示信道信息；Pm'→n表示校验节点m’发给变量节点n的信息；M表示与变量节点n相邻的校验节点m’的集合；Mm表示在此集合中除去校验节点m。进一步的，所述全相关概率信息生成模块包括：随机数发生器模块，用于生成具有特定分布的随机数序列；比较器模块，用于在每个时钟比较每一输入数与随机数后生成概率比特流。进一步的，所述校验节点更新模块包括：符号计算模块，用于计算校验更新后结果的符号部分；幅度计算模块，用于计算校验更新后结果的幅度部分。进一步的，所述以MSA算法对校验节点进行更新处理的计算公式具体为：其中，Pm→n表示校验节点m发给变量节点n的信息；Qn'→m表示变量节点n’发给校验节点m的信息；N表示与校验节点m相邻的变量节点n’的集合；N
表示此集合中除去变量节点n；sign表示求符号运算，Π表示求乘积运算。进一步的，所述译码要求为译码达到预设的最大迭代次数和/或译码结果满足译码方程。进一步的，该LDPC译码器应用于10GBASE-T标准。与现有技术相比，本发明具有以下有益效果：本发明提出的基于全相关序列的混合概率LDPC译码器，结合了概率译码器硬件结构简单、硬件效率高的特点以及传统SPA译码器高性能的优点，高效的实现了MSA及其增强算法，与现有概率LDPC译码器相比，性能提高了至少0.2dB，逼近浮点的OMSA译码器性能，同时具有很高的吞吐率和硬件效率。附图说明此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：图1是本发明实施例中的整体结构框图；图2是本发明实施例中信道信息初始化模块的结构框图；图3是本发明实施例中变量节点更新模块的结构框图；图4是本发明实施例中全相关概率信息生成模块的结构框图；图5是本发明实施例中校验节点更新模块的结构框图。附图中标记及对应的零部件名称：101、信道信息初始化模块；102、变量节点更新模块；103、全相关概率信息生成模块；104、校验节点更新模块；201、饱和单元；202、缩放单元；203、量化单元；301、累积并行计数器；302、累积计数器模块；303、减法器模块；401、随机数发生器模块；402、比较器模块；501、符号计算模块；502、幅度计算模块。具体实施方式为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。实施例：基于全相关序列的混合概率LDPC译码器，如图1所示，包括信道信息初始化模块101、变量节点更新模块102、全相关概率信息生成模块103和校验节点更新模块104。信道信息初始化模块101的输出端与变量节点更新模块102的输入端连接；变量节点更新模块102的输入端与全相关概率信息生成模块103的输入端连接；全相关概率信息生成模块103的输出端与校验节点更新模块104的输入端连接；以及校验节点更新模块104的输出端与变量节点更新模块102的输入端连接。其中，信道信息初始化模块101，用于接收来自信道的每个符号的对数似然比信息，并将对数似然比信息处理成概率信息可表示的范围，得到信道信息。变量节点更新模块102，用于依据信道信息和初始概率信息以MSA算法对变量节点进行更新处理，得到变量节点更新结果。全相关概率信息生成模块103，用于依据变量节点更新结果生成全相关的概率信息。校验节点更新模块104，用于依据全相关的概率信息以MSA算法对校验节点进行更新处理后得到更新概率信息，并将更新概率信息作为初始概率信息进行迭代译码，直至满足译码要求。需要说明的是，MSA算法可替换成其增强算法。在本实施例中，译码要求为译码达到预设的最大迭代次数和/或译码结果满足译码方程。基于全相关序列的混合概率LDPC译码器在应用于10GBASE-T标准的LDPC译码中相比现有计算取得了最高的性能，吞吐率和硬件效率，与浮点算法相比仅有0.1dB以内的性能损失。如图2所示，信道信息初始化模块101包括饱和单元201、缩放单元202和量化单元203。其中，饱和单元201，用于根据缩放因子将信道信息饱和到预设范围内，得到饱和后的信息。缩放单元202，用于将饱和后的信息缩放到的范围内，得到适用于概率信息表示的缩放后的信息。量化单元203，用于将缩放后的信息进行量化，得到以预设低位宽数表示的信道信息。在本实施例中，预设低位宽数的取值范围为3-4bit，需要说明的是，预设低位宽数还可以依据需要设置为其他数值，例如2bit、5bit等。具体的，设从信道n接收到得LLR信息为Ln，其范围为，为了使其能够在概率域中表示，首先将Ln的范围限制在，其中，α为缩放因子，具体公式如下：接着，将Ln的范围限制在，具体公式如下：最后，将Ln定点化成小位宽的数输出到变量节点更新模块102。如图3所示，变量节点更新模块102包括累积并行计数器301、多个累积计数器模块302和多个减法器模块303。其中，累积并行计数器301，用于并行的累加来自校验节点更新模块104的全部概率信息。多个累积计数器模块302，用于累积接收的每一个概率信息。多个减法器模块303，用于将全部概率信息的累积和减去每个概率信息的累积和，得到变量节点更新结果。具体地，设变量节点接收到m个来自校验节点的由概率信息表示的更新信息P1,P2,...,Pm，由于概率信息是串行传播的，在每一个时钟，变量节点接收到的是m个2比特的信息，t＝1,2,...,l。其中，l为概率序列的长度。每一时钟，APC中的加法树将在这一时钟接收到的信息加在一起得到经过l个时钟APC的输出为累积加法器的输出为经过减法器模块303，信息P被sign和P联合表示，输出为：其中，Qn→m表示变量节点n发给校验节点m的信息；Ln表示信道信息；Pm'→n表示校验节点m’发给变量节点n的信息；M表示与变量节点n相邻的校验节点m’的集合；Mm表示在此集合中除去校验节点m。实现了变量节点的更新，其结果被送入全相关概率信息生成模块中。如图4所示，全相关概率信息生成模块103包括随机数发生器模块401和比较器模块402。其中，随机数发生器模块401，用于生成具有特定分布的随机数序列；比较器模块402，用于在每个时钟比较每一输入数与随机数后生成概率比特流。具体地，随机数发生器模块401生成的随机数序列为{R}，t＝1,2,...,l，则在每一个时钟，比较器的输出为：其中，Qi为输入随机数发生器模块401的信息值，表示变量节点发送给第i个相邻校验节点的信息值，i∈，dv为变量节点的度。Qi为由随机数发生器模块401产生的随机比特流序列。由于所有的比特序列都是与同一随机数序列比较生成，因此他们是全相关的。全相关的性质保证了校验节点更新模块104能正确的实现MSA算法的校验节点更新。如图5所示，校验节点更新模块104包括符号计算模块501和幅度计算模块502。其中，符号计算模块501，用于计算校验更新后结果的符号部分；幅度计算模块502，用于计算校验更新后结果的幅度部分。具体地，MSA校验节点更新公式可分为符号计算部分和幅度计算部分。概率信息同样也用符号比特和概率比特流联合表示。因此，MSA校验节点的更新公式可由符号计算模块501和幅度计算模块502分别实现。用比特0表示符号+1，用比特1表示符号-1，符号间的相乘可由异或门实现，即：其中，表示模2加法。且此规则可推广到多输入的情况，所以：由此符号计算模块实现了校验节点更新的符号部分。由于采用了全相关序列发生器结构，生成的随机比特流都是全相关的，用其表示概率信息的幅度，则通过与门可以求得幅度的最小值由此实现了MSA算法的幅度值结算部分。最终，以MSA算法对校验节点进行更新处理的计算公式具体为：其中，Pm→n表示校验节点m发给变量节点n的信息；Qn'→m表示变量节点n’发给校验节点m的信息；N表示与校验节点m相邻的变量节点n’的集合；N
表示此集合中除去变量节点n；sign表示求符号运算，Π表示求乘积运算。工作原理：本发明结合了概率译码器硬件结构简单、硬件效率高的特点以及传统SPA译码器高性能的优点，高效的实现了MSA及其增强算法，与现有概率LDPC译码器相比，性能提高了至少0.2dB，逼近浮点的OMSA译码器性能，同时具有很高的吞吐率和硬件效率。以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
