
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>hw/ip/rv_dm/rtl/rv_dm.sv Cov: 99.6% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: </pre>
<pre style="margin:0; padding:0 ">   5: // Top-level debug module (DM)</pre>
<pre style="margin:0; padding:0 ">   6: //</pre>
<pre style="margin:0; padding:0 ">   7: // This module implements the RISC-V debug specification version 0.13,</pre>
<pre style="margin:0; padding:0 ">   8: //</pre>
<pre style="margin:0; padding:0 ">   9: // This toplevel wraps the PULP debug module available from</pre>
<pre style="margin:0; padding:0 ">  10: // https://github.com/pulp-platform/riscv-dbg to match the needs of</pre>
<pre style="margin:0; padding:0 ">  11: // the TL-UL-based lowRISC chip design.</pre>
<pre style="margin:0; padding:0 ">  12: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  13: module rv_dm #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  14:   parameter int                 NrHarts = 1,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   parameter logic [31:0]        IdcodeValue = 32'h 0000_0001</pre>
<pre style="margin:0; padding:0 ">  16: ) (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   input  logic                  clk_i,       // clock</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  18:   input  logic                  rst_ni,      // asynchronous reset active low, connect PoR</pre>
<pre style="margin:0; padding:0 ">  19:                                              // here, not the system reset</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  20:   input  logic                  testmode_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  21:   output logic                  ndmreset_o,  // non-debug module reset</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  22:   output logic                  dmactive_o,  // debug module is active</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  23:   output logic [NrHarts-1:0]    debug_req_o, // async debug request</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  24:   input  logic [NrHarts-1:0]    unavailable_i, // communicate whether the hart is unavailable</pre>
<pre style="margin:0; padding:0 ">  25:                                                // (e.g.: power down)</pre>
<pre style="margin:0; padding:0 ">  26: </pre>
<pre style="margin:0; padding:0 ">  27:   // bus device with debug memory, for an execution based technique</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  28:   input  tlul_pkg::tl_h2d_t tl_d_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  29:   output tlul_pkg::tl_d2h_t tl_d_o,</pre>
<pre style="margin:0; padding:0 ">  30: </pre>
<pre style="margin:0; padding:0 ">  31:   // bus host, for system bus accesses</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:   output tlul_pkg::tl_h2d_t  tl_h_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   input  tlul_pkg::tl_d2h_t  tl_h_i,</pre>
<pre style="margin:0; padding:0 ">  34: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:   input  logic               tck_i,           // JTAG test clock pad</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:   input  logic               tms_i,           // JTAG test mode select pad</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   input  logic               trst_ni,         // JTAG test reset pad</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  38:   input  logic               td_i,            // JTAG test data input pad</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   output logic               td_o,            // JTAG test data output pad</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  40:   output logic               tdo_oe_o         // Data out output enable</pre>
<pre style="margin:0; padding:0 ">  41: );</pre>
<pre style="margin:0; padding:0 ">  42: </pre>
<pre style="margin:0; padding:0 ">  43:   `ASSERT_INIT(paramCheckNrHarts, NrHarts > 0)</pre>
<pre style="margin:0; padding:0 ">  44: </pre>
<pre style="margin:0; padding:0 ">  45:   // Currently only 32 bit busses are supported by our TL-UL IP</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:   localparam int BusWidth = 32;</pre>
<pre style="margin:0; padding:0 ">  47:   // all harts have contiguous IDs</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  48:   localparam logic [NrHarts-1:0] SelectableHarts = {NrHarts{1'b1}};</pre>
<pre style="margin:0; padding:0 ">  49: </pre>
<pre style="margin:0; padding:0 ">  50:   // Debug CSRs</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:   dm::hartinfo_t [NrHarts-1:0]      hartinfo;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:   logic [NrHarts-1:0]               halted;</pre>
<pre style="margin:0; padding:0 ">  53:   // logic [NrHarts-1:0]               running;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:   logic [NrHarts-1:0]               resumeack;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  55:   logic [NrHarts-1:0]               haltreq;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  56:   logic [NrHarts-1:0]               resumereq;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:   logic                             clear_resumeack;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  58:   logic                             cmd_valid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:   dm::command_t                     cmd;</pre>
<pre style="margin:0; padding:0 ">  60: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:   logic                             cmderror_valid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:   dm::cmderr_e                      cmderror;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  63:   logic                             cmdbusy;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  64:   logic [dm::ProgBufSize-1:0][31:0] progbuf;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:   logic [dm::DataCount-1:0][31:0]   data_csrs_mem;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  66:   logic [dm::DataCount-1:0][31:0]   data_mem_csrs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  67:   logic                             data_valid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:   logic [19:0]                      hartsel;</pre>
<pre style="margin:0; padding:0 ">  69:   // System Bus Access Module</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  70:   logic [BusWidth-1:0]              sbaddress_csrs_sba;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  71:   logic [BusWidth-1:0]              sbaddress_sba_csrs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  72:   logic                             sbaddress_write_valid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  73:   logic                             sbreadonaddr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:   logic                             sbautoincrement;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:   logic [2:0]                       sbaccess;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:   logic                             sbreadondata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:   logic [BusWidth-1:0]              sbdata_write;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   logic                             sbdata_read_valid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   logic                             sbdata_write_valid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:   logic [BusWidth-1:0]              sbdata_read;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:   logic                             sbdata_valid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:   logic                             sbbusy;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:   logic                             sberror_valid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   logic [2:0]                       sberror;</pre>
<pre style="margin:0; padding:0 ">  85: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:   dm::dmi_req_t  dmi_req;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:   dm::dmi_resp_t dmi_rsp;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:   logic dmi_req_valid, dmi_req_ready;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:   logic dmi_rsp_valid, dmi_rsp_ready;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:   logic dmi_rst_n;</pre>
<pre style="margin:0; padding:0 ">  91: </pre>
<pre style="margin:0; padding:0 ">  92:   // static debug hartinfo</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:   localparam dm::hartinfo_t DebugHartInfo = '{</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:     zero1:      '0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:     nscratch:   2, // Debug module needs at least two scratch regs</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:     zero0:      0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:     dataaccess: 1'b1, // data registers are memory mapped in the debugger</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:     datasize:   dm::DataCount,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:     dataaddr:   dm::DataAddr</pre>
<pre id="id100" style="background-color: #FFB6C1; margin:0; padding:0 "> 100:   };</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 101:   for (genvar i = 0; i < NrHarts; i++) begin : gen_dm_hart_ctrl</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 102:     assign hartinfo[i] = DebugHartInfo;</pre>
<pre style="margin:0; padding:0 "> 103:   end</pre>
<pre style="margin:0; padding:0 "> 104: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 105:   dm_csrs #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 106:     .NrHarts(NrHarts),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 107:     .BusWidth(BusWidth),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:     .SelectableHarts(SelectableHarts)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:   ) i_dm_csrs (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:     .clk_i                   ( clk_i                 ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:     .rst_ni                  ( rst_ni                ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:     .testmode_i              ( testmode_i            ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:     .dmi_rst_ni              ( dmi_rst_n             ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:     .dmi_req_valid_i         ( dmi_req_valid         ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:     .dmi_req_ready_o         ( dmi_req_ready         ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 116:     .dmi_req_i               ( dmi_req               ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 117:     .dmi_resp_valid_o        ( dmi_rsp_valid         ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:     .dmi_resp_ready_i        ( dmi_rsp_ready         ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 119:     .dmi_resp_o              ( dmi_rsp               ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:     .ndmreset_o              ( ndmreset_o            ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:     .dmactive_o              ( dmactive_o            ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:     .hartsel_o               ( hartsel               ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:     .hartinfo_i              ( hartinfo              ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:     .halted_i                ( halted                ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:     .unavailable_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:     .resumeack_i             ( resumeack             ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:     .haltreq_o               ( haltreq               ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:     .resumereq_o             ( resumereq             ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 129:     .clear_resumeack_o       ( clear_resumeack       ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 130:     .cmd_valid_o             ( cmd_valid             ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 131:     .cmd_o                   ( cmd                   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 132:     .cmderror_valid_i        ( cmderror_valid        ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 133:     .cmderror_i              ( cmderror              ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 134:     .cmdbusy_i               ( cmdbusy               ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 135:     .progbuf_o               ( progbuf               ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 136:     .data_i                  ( data_mem_csrs         ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:     .data_valid_i            ( data_valid            ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:     .data_o                  ( data_csrs_mem         ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:     .sbaddress_o             ( sbaddress_csrs_sba    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:     .sbaddress_i             ( sbaddress_sba_csrs    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:     .sbaddress_write_valid_o ( sbaddress_write_valid ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 142:     .sbreadonaddr_o          ( sbreadonaddr          ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 143:     .sbautoincrement_o       ( sbautoincrement       ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 144:     .sbaccess_o              ( sbaccess              ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 145:     .sbreadondata_o          ( sbreadondata          ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 146:     .sbdata_o                ( sbdata_write          ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 147:     .sbdata_read_valid_o     ( sbdata_read_valid     ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 148:     .sbdata_write_valid_o    ( sbdata_write_valid    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 149:     .sbdata_i                ( sbdata_read           ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 150:     .sbdata_valid_i          ( sbdata_valid          ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 151:     .sbbusy_i                ( sbbusy                ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 152:     .sberror_valid_i         ( sberror_valid         ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 153:     .sberror_i               ( sberror               )</pre>
<pre style="margin:0; padding:0 "> 154:   );</pre>
<pre style="margin:0; padding:0 "> 155: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 156:   logic                   master_req;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 157:   logic   [BusWidth-1:0]  master_add;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 158:   logic                   master_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 159:   logic   [BusWidth-1:0]  master_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 160:   logic [BusWidth/8-1:0]  master_be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 161:   logic                   master_gnt;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 162:   logic                   master_r_valid;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 163:   logic   [BusWidth-1:0]  master_r_rdata;</pre>
<pre style="margin:0; padding:0 "> 164: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 165:   dm_sba #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 166:     .BusWidth(BusWidth)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 167:   ) i_dm_sba (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 168:     .clk_i                   ( clk_i                 ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 169:     .rst_ni                  ( rst_ni                ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 170:     .master_req_o            ( master_req            ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 171:     .master_add_o            ( master_add            ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 172:     .master_we_o             ( master_we             ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 173:     .master_wdata_o          ( master_wdata          ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 174:     .master_be_o             ( master_be             ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 175:     .master_gnt_i            ( master_gnt            ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 176:     .master_r_valid_i        ( master_r_valid        ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:     .master_r_rdata_i        ( master_r_rdata        ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:     .dmactive_i              ( dmactive_o            ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 179:     .sbaddress_i             ( sbaddress_csrs_sba    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 180:     .sbaddress_o             ( sbaddress_sba_csrs    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 181:     .sbaddress_write_valid_i ( sbaddress_write_valid ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 182:     .sbreadonaddr_i          ( sbreadonaddr          ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 183:     .sbautoincrement_i       ( sbautoincrement       ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 184:     .sbaccess_i              ( sbaccess              ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 185:     .sbreadondata_i          ( sbreadondata          ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 186:     .sbdata_i                ( sbdata_write          ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187:     .sbdata_read_valid_i     ( sbdata_read_valid     ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 188:     .sbdata_write_valid_i    ( sbdata_write_valid    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 189:     .sbdata_o                ( sbdata_read           ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:     .sbdata_valid_o          ( sbdata_valid          ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:     .sbbusy_o                ( sbbusy                ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:     .sberror_valid_o         ( sberror_valid         ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:     .sberror_o               ( sberror               )</pre>
<pre style="margin:0; padding:0 "> 194:   );</pre>
<pre style="margin:0; padding:0 "> 195: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 196:   tlul_adapter_host #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 197:     .AW(BusWidth),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 198:     .DW(BusWidth)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 199:   ) tl_adapter_host_sba (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 200:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 201:     .rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:     .req_i        (master_req),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 203:     .gnt_o        (master_gnt),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:     .addr_i       (master_add),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 205:     .we_i         (master_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 206:     .wdata_i      (master_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:     .be_i         (master_be),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:     .size_i       (sbaccess[1:0]),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 209:     .valid_o      (master_r_valid),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 210:     .rdata_o      (master_r_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 211:     .tl_o         (tl_h_o),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 212:     .tl_i         (tl_h_i)</pre>
<pre style="margin:0; padding:0 "> 213:   );</pre>
<pre style="margin:0; padding:0 "> 214: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 215:   localparam int unsigned AddressWidthWords = BusWidth - $clog2(BusWidth/8);</pre>
<pre style="margin:0; padding:0 "> 216: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 217:   logic                         req;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:   logic                         we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:   logic [BusWidth/8-1:0]        be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:   logic   [BusWidth-1:0]        wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:   logic   [BusWidth-1:0]        rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 222:   logic                         rvalid;</pre>
<pre style="margin:0; padding:0 "> 223: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 224:   logic [BusWidth-1:0]          addr_b;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 225:   logic [AddressWidthWords-1:0] addr_w;</pre>
<pre style="margin:0; padding:0 "> 226: </pre>
<pre style="margin:0; padding:0 "> 227:   // TODO: The tlul_adapter_sram give us a bitwise write mask currently,</pre>
<pre style="margin:0; padding:0 "> 228:   // but dm_mem only supports byte write masks. Disable sub-word access in the</pre>
<pre style="margin:0; padding:0 "> 229:   // adapter for now until we figure out a good strategy to deal with this.</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 230:   assign be = {BusWidth/8{1'b1}};</pre>
<pre style="margin:0; padding:0 "> 231: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 232:   assign addr_b = {addr_w, {$clog2(BusWidth/8){1'b0}}};</pre>
<pre style="margin:0; padding:0 "> 233: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 234:   dm_mem #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 235:     .NrHarts(NrHarts),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 236:     .BusWidth(BusWidth),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 237:     .SelectableHarts(SelectableHarts)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 238:   ) i_dm_mem (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 239:     .clk_i                   ( clk_i                 ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 240:     .rst_ni                  ( rst_ni                ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 241:     .debug_req_o             ( debug_req_o           ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242:     .hartsel_i               ( hartsel               ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 243:     .haltreq_i               ( haltreq               ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 244:     .resumereq_i             ( resumereq             ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 245:     .clear_resumeack_i       ( clear_resumeack       ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 246:     .halted_o                ( halted                ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 247:     .resuming_o              ( resumeack             ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 248:     .cmd_valid_i             ( cmd_valid             ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 249:     .cmd_i                   ( cmd                   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 250:     .cmderror_valid_o        ( cmderror_valid        ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 251:     .cmderror_o              ( cmderror              ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 252:     .cmdbusy_o               ( cmdbusy               ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 253:     .progbuf_i               ( progbuf               ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 254:     .data_i                  ( data_csrs_mem         ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 255:     .data_o                  ( data_mem_csrs         ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 256:     .data_valid_o            ( data_valid            ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 257:     .req_i                   ( req                   ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 258:     .we_i                    ( we                    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 259:     .addr_i                  ( addr_b                ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 260:     .wdata_i                 ( wdata                 ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 261:     .be_i                    ( be                    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 262:     .rdata_o                 ( rdata                 )</pre>
<pre style="margin:0; padding:0 "> 263:   );</pre>
<pre style="margin:0; padding:0 "> 264: </pre>
<pre style="margin:0; padding:0 "> 265:   // JTAG TAP</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 266:   dmi_jtag #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 267:     .IdcodeValue    (IdcodeValue)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 268:   ) dap (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 269:     .clk_i            (clk_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 270:     .rst_ni           (rst_ni),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 271:     .testmode_i       (testmode_i),</pre>
<pre style="margin:0; padding:0 "> 272: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:     .dmi_rst_no       (dmi_rst_n),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 274:     .dmi_req_o        (dmi_req),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 275:     .dmi_req_valid_o  (dmi_req_valid),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 276:     .dmi_req_ready_i  (dmi_req_ready),</pre>
<pre style="margin:0; padding:0 "> 277: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 278:     .dmi_resp_i       (dmi_rsp      ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 279:     .dmi_resp_ready_o (dmi_rsp_ready),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 280:     .dmi_resp_valid_i (dmi_rsp_valid),</pre>
<pre style="margin:0; padding:0 "> 281: </pre>
<pre style="margin:0; padding:0 "> 282:     //JTAG</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 283:     .tck_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 284:     .tms_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 285:     .trst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 286:     .td_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 287:     .td_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 288:     .tdo_oe_o</pre>
<pre style="margin:0; padding:0 "> 289:   );</pre>
<pre style="margin:0; padding:0 "> 290: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 291:   tlul_adapter_sram #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 292:     .SramAw(AddressWidthWords),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 293:     .SramDw(BusWidth),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 294:     .Outstanding(1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 295:     .ByteAccess(0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 296:   ) tl_adapter_device_mem (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 297:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 298:     .rst_ni,</pre>
<pre style="margin:0; padding:0 "> 299: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 300:     .req_o    (req),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 301:     .gnt_i    (1'b1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 302:     .we_o     (we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 303:     .addr_o   (addr_w),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 304:     .wdata_o  (wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 305:     .wmask_o  (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 306:     .rdata_i  (rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 307:     .rvalid_i (rvalid),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 308:     .rerror_i (2'b00),</pre>
<pre style="margin:0; padding:0 "> 309: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 310:     .tl_o     (tl_d_o),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 311:     .tl_i     (tl_d_i)</pre>
<pre style="margin:0; padding:0 "> 312:   );</pre>
<pre style="margin:0; padding:0 "> 313: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 314:   always_ff @(posedge clk_i or negedge rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 315:     if (!rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 316:       rvalid <= '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 317:     end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 318:       rvalid <= req & ~we;</pre>
<pre style="margin:0; padding:0 "> 319:     end</pre>
<pre style="margin:0; padding:0 "> 320:   end</pre>
<pre style="margin:0; padding:0 "> 321: </pre>
<pre style="margin:0; padding:0 "> 322: endmodule</pre>
<pre style="margin:0; padding:0 "> 323: </pre>
</body>
</html>
