# 一、逻辑函数的化简
## 卡诺图
- verilog卡诺图的最大项(POS)和最小项(SOP)化简
  - sop：积的和，圈1化最简，每部分之间|（或）连接，最终呈现为 与或式。
  - pos：和的积，圈0化最简，每部分取反相用&连接（与），最终呈现为 或与式。

# 附录（零散补充）
## 1 插入buffer增强驱动能力的原因：

### 1.1 buffer是什么？
- buffer一般是几级器件尺寸逐步增大的反相器或类似结构的电路。

### 1.2 不插入buffer会发生什么情况：
- ① 输出电流不够，导致信号状态异常，这场常常发生在后级电路对输入电流有要求的情况；
- ② 输出电流不够，导致信号上升下降沿太差，这常常发生在候机电路的负载电容较大的情况。
  - 驱动能力强：摆幅大，上升快；
  - 驱动能力弱：摆幅小，上升慢；
<div align="center"><img src=".\pictures\数字电子技术基础_pct\第2章\image.png" alt="Alt text"><p>图 1-1</p></div> 

### 1.3 驱动能力
- 是指前级电路的输出信号可以使得后级电路有效响应，这个有效的包含两层意思：第一是前级输出信号能被后级电路识别，第二是在规定的时间内被后级电路识别。

### 1.4 应用场景
#### 1.4.1 通过插入buffer减少负载数量
- 图1-2所示，时钟驱动16个reg时，负载很大，时钟上升很慢，并且时钟摆幅小，此时插入4个buffer。加buffer之前，时钟直接驱动寄存器或者很多个寄存器，加buffer后，时钟只驱动buffer，而buffer会去驱动寄存器。时钟buffer本身是输入负载较小，输出驱动能力较强的。而且通常会做成一个时钟buffer网络来驱动设计里面全部的寄存器，并保证整个时钟网络上的信号有很好的transition，以及平衡从时钟源到所有寄存器的insertion delay。寄存器的CK端接在时钟上面， 在时钟上加入buffer是在做时钟树的时候让时钟到每一个寄存器的CK端的SKEW尽可能的小，还有增加驱动的功能。
<div align="center"><img src=".\pictures\数字电子技术基础_pct\第2章\image-1.png" alt="Alt text"><p>图 1-2</p></div> 

#### 1.4.2 减少连线负载
- 当数据连线很长时，连线负载电容很大，导致存在很大的延时。插入buffer将连线分割成几个连线，每个buffer驱动的负载较小，因此能够有效减少延时，虽然buffer本身也具有延时，但是插buffer减少的连线延时明显大于buffer自身延时就可以采用插buffer的方式。

### 1.5 插入buffer减少延时的原理
- 通过插buffer的方式减少了电路的负载电容，负载电容减少后，**同样电压的情况下，对电容充电速度快（上升沿陡峭），同样电容小时存储的电容小，放电所需的时间短（下降沿陡峭）**。一句话来说就是: 插buffer的方式**减少了电路的负载电容，从而增大了电路驱动能力**。