[10 <--- ](10.md) [   Зміст   ](README.md) [--> 10.2](10_2.md)

## 10.1. INTRODUCTION

Increasingly, large portions of electronic systems are being implemented in software, with the consequence that the software development effort is becoming a dominant factor in the development flow. The problem is aggravated by the strong trend from the “classical” embedded systems toward *real-time* (RT) systems with explicitly concurrent hardware that is more difficult to analyze and to model. In such systems, beyond the correctness of algorithms, early verification of the real-time behavior and timing constraints is essential. Guaranteeing the required properties with explicitly concurrent software and hardware adds a degree of complexity, which combines with the fact that software deployment and testing on target hardware is difficult and time consuming. To gather timing details and to validate the functionality of the overall system as soon as possible in the development process, high level models of the interactions among application, operating system, and hardware platform are necessary. Unfortunately, generally used methodologies suffer from the *code equivalence* problem (as presented in Yoo et al. [1]): the code executed by the virtual system is different from the code executed by the final deployed hardware, especially for code that concerns OS primitives. This may change the overall system behavior, leading to less-than-optimal or incorrect design choices. RT systems further complicate the situation as the correctness of the computation is highly dependent on its timing behavior, which implies a necessity for accurate modeling of scheduling choices, task interactions, and interrupt response times. Moreover, the implementation of critical RTOS parts can be carried out either in software or using hardware accelerators, with major consequences on system cost, behavior, and timing features. In this work, we provide a codesign environment suitable for the development of multiprocessor systems with real-time requirements. The core idea consists in the *transparent emulation* of RTOS primitives on top of a virtual platform described at the transaction level; the implementation guarantees full compatibility with any POSIX-compliant application. Overall, our approach provides fast and accurate simulation results, allowing effective high-level design space exploration (DSE) for multicore RT systems. Our methodology can be applied to various tasks, such as analysis of system responsiveness in the face of different load and of varying frequency of external events, and as exploration of different scheduling policies.

Все частіше значні частини електронних систем реалізуються в програмному забезпеченні, внаслідок чого зусилля з розробки програмного забезпечення стають домінуючим фактором у потоці розробки. Проблема посилюється сильною тенденцією від «класичних» вбудованих систем до систем *реального часу* (RT) з явно паралельним апаратним забезпеченням, яке складніше аналізувати та моделювати. У таких системах, крім правильності алгоритмів, важливою є рання перевірка поведінки в реальному часі та часових обмежень. Гарантування необхідних властивостей за допомогою явно паралельного програмного та апаратного забезпечення додає певну складність, яка поєднується з тим фактом, що розгортання програмного забезпечення та тестування на цільовому апаратному забезпеченні є складним і трудомістким. Щоб зібрати деталі часу та якнайшвидше перевірити функціональність усієї системи в процесі розробки, необхідні моделі високого рівня взаємодії між додатком, операційною системою та апаратною платформою. На жаль, методології, які зазвичай використовуються, страждають від проблеми *еквівалентності коду* (як представлено в Yoo et al. [1]): код, що виконується віртуальною системою, відрізняється від коду, який виконується остаточно розгорнутим обладнанням, особливо для коду, який стосується Примітиви ОС. Це може змінити загальну поведінку системи, призводячи до неоптимального або неправильного вибору дизайну. Системи RT ще більше ускладнюють ситуацію, оскільки правильність обчислень значною мірою залежить від їхньої синхронізації, що передбачає необхідність точного моделювання вибору планування, взаємодії завдань і часу відповіді на переривання. Крім того, реалізація критичних частин RTOS може бути здійснена як програмним забезпеченням, так і за допомогою апаратних прискорювачів, що має серйозні наслідки для вартості системи, поведінки та функцій синхронізації. У цій роботі ми пропонуємо середовище кодування, придатне для розробки багатопроцесорних систем із вимогами реального часу. Основна ідея полягає в *прозорій емуляції* примітивів RTOS поверх віртуальної платформи, описаної на рівні транзакцій; реалізація гарантує повну сумісність з будь-якою POSIX-сумісною програмою. Загалом наш підхід забезпечує швидкі та точні результати моделювання, що дозволяє ефективно досліджувати простір проектування (DSE) на високому рівні для багатоядерних систем RT. Нашу методологію можна застосувати до різних завдань, таких як аналіз чутливості системи в умовах різного навантаження та різної частоти зовнішніх подій, а також як дослідження різних політик планування.

This article is organized as follows: Section 10.2 describes previous research on the subject and Section 10.3 presents how the proposed methodology addresses the identified issues. Finally, Section 10.4 shows the experimental results and Section 10.5 draws some concluding remarks.

Ця стаття організована таким чином: Розділ 10.2 описує попередні дослідження на цю тему, а Розділ 10.3 представляє, як запропонована методологія вирішує визначені проблеми. Нарешті, у Розділі 10.4 показано експериментальні результати, а в Розділі 10.5 зроблені деякі заключні зауваження.

[10 <--- ](10.md) [   Зміст   ](README.md) [--> 10.2](10_2.md)