//
// Generated by NVIDIA NVVM Compiler
//
// Compiler Build ID: CL-29069683
// Cuda compilation tools, release 11.1, V11.1.74
// Based on LLVM 3.4svn
//

.version 7.1
.target sm_52
.address_size 64

	// .globl	_Z13compute_heavyPf

.visible .entry _Z13compute_heavyPf(
	.param .u64 _Z13compute_heavyPf_param_0
)
{
	.reg .pred 	%p<3>;
	.reg .f32 	%f<22>;
	.reg .b32 	%r<13>;
	.reg .f64 	%fd<33>;
	.reg .b64 	%rd<5>;


	ld.param.u64 	%rd2, [_Z13compute_heavyPf_param_0];
	cvta.to.global.u64 	%rd3, %rd2;
	mov.u32 	%r6, %ntid.x;
	mov.u32 	%r7, %ctaid.x;
	mov.u32 	%r8, %tid.x;
	mad.lo.s32 	%r9, %r6, %r7, %r8;
	mul.wide.s32 	%rd4, %r9, 4;
	add.s64 	%rd1, %rd3, %rd4;
	ld.global.f32 	%f21, [%rd1];
	mov.u32 	%r11, 0;

BB0_1:
	mov.u32 	%r12, -10000;

BB0_2:
	cvt.f64.f32	%fd1, %f21;
	mul.f64 	%fd2, %fd1, 0d3FF3333333333333;
	cvt.rn.f32.f64	%f5, %fd2;
	cvt.f64.f32	%fd3, %f5;
	mul.f64 	%fd4, %fd3, 0d3FF3333333333333;
	cvt.rn.f32.f64	%f6, %fd4;
	cvt.f64.f32	%fd5, %f6;
	mul.f64 	%fd6, %fd5, 0d3FF3333333333333;
	cvt.rn.f32.f64	%f7, %fd6;
	cvt.f64.f32	%fd7, %f7;
	mul.f64 	%fd8, %fd7, 0d3FF3333333333333;
	cvt.rn.f32.f64	%f8, %fd8;
	cvt.f64.f32	%fd9, %f8;
	mul.f64 	%fd10, %fd9, 0d3FF3333333333333;
	cvt.rn.f32.f64	%f9, %fd10;
	cvt.f64.f32	%fd11, %f9;
	mul.f64 	%fd12, %fd11, 0d3FF3333333333333;
	cvt.rn.f32.f64	%f10, %fd12;
	cvt.f64.f32	%fd13, %f10;
	mul.f64 	%fd14, %fd13, 0d3FF3333333333333;
	cvt.rn.f32.f64	%f11, %fd14;
	cvt.f64.f32	%fd15, %f11;
	mul.f64 	%fd16, %fd15, 0d3FF3333333333333;
	cvt.rn.f32.f64	%f12, %fd16;
	cvt.f64.f32	%fd17, %f12;
	mul.f64 	%fd18, %fd17, 0d3FF3333333333333;
	cvt.rn.f32.f64	%f13, %fd18;
	cvt.f64.f32	%fd19, %f13;
	mul.f64 	%fd20, %fd19, 0d3FF3333333333333;
	cvt.rn.f32.f64	%f14, %fd20;
	cvt.f64.f32	%fd21, %f14;
	mul.f64 	%fd22, %fd21, 0d3FF3333333333333;
	cvt.rn.f32.f64	%f15, %fd22;
	cvt.f64.f32	%fd23, %f15;
	mul.f64 	%fd24, %fd23, 0d3FF3333333333333;
	cvt.rn.f32.f64	%f16, %fd24;
	cvt.f64.f32	%fd25, %f16;
	mul.f64 	%fd26, %fd25, 0d3FF3333333333333;
	cvt.rn.f32.f64	%f17, %fd26;
	cvt.f64.f32	%fd27, %f17;
	mul.f64 	%fd28, %fd27, 0d3FF3333333333333;
	cvt.rn.f32.f64	%f18, %fd28;
	cvt.f64.f32	%fd29, %f18;
	mul.f64 	%fd30, %fd29, 0d3FF3333333333333;
	cvt.rn.f32.f64	%f19, %fd30;
	cvt.f64.f32	%fd31, %f19;
	mul.f64 	%fd32, %fd31, 0d3FF3333333333333;
	cvt.rn.f32.f64	%f21, %fd32;
	add.s32 	%r12, %r12, 16;
	setp.ne.s32	%p1, %r12, 0;
	@%p1 bra 	BB0_2;

	add.s32 	%r11, %r11, 1;
	setp.lt.s32	%p2, %r11, 100;
	@%p2 bra 	BB0_1;

	st.global.f32 	[%rd1], %f21;
	ret;
}


