## 引言
随着半导体工艺节点的不断演进，传统体硅（Bulk Silicon）[CMOS技术](@entry_id:265278)面临着日益严峻的物理极限挑战，如短沟道效应、寄生参数和功耗问题。绝缘体上硅（Silicon-on-Insulator, SOI）技术作为一种先进的半导体平台，通过在其结构中引入一层埋层绝缘氧化物，从根本上改变了晶体管的工作方式，为解决这些挑战提供了创新的解决方案。本文旨在系统性地剖析SOI器件技术，填补从基础物理到前沿应用之间的知识鸿沟，为读者构建一个全面的认知框架。

本文将分为三个核心章节，引领读者逐步深入SOI的世界。首先，在“原理与机制”一章中，我们将探讨SOI的基本结构、制造工艺及其相对于体硅技术的关键优势，并详细解析部分耗尽（PD-SOI）和完全耗尽（FD-SOI）器件中独特的物理现象，如[浮体效应](@entry_id:1125084)、量子效应和自热效应。接着，“应用与跨学科交叉”一章将展示[SOI技术](@entry_id:1131893)如何在高性能计算、射频通信、存储器设计乃至抗辐射电子学等尖端领域中发挥其独特作用，将理论优势转化为实际的系统级性能增益。最后，通过“动手实践”部分，读者将有机会通过具体的计算和分析，加深对SOI器件关键参数和效应的理解。通过这一结构化的学习路径，读者将能够全面掌握[SOI技术](@entry_id:1131893)的精髓及其在现代电子学中的重要地位。

## 原理与机制

本章将深入探讨[绝缘体上硅](@entry_id:1131639)（Silicon-on-Insulator, SOI）器件技术的核心工作原理与物理机制。我们将从 SOI 的基本结构和制造工艺出发，系统性地阐述其相对于传统体硅（Bulk Silicon）[CMOS](@entry_id:178661) 技术的关键优势，如寄生参数的降低和对闩锁（latch-up）效应的免疫。随后，我们将详细区分部分耗尽（Partially Depleted, PD）和完全耗尽（Fully Depleted, FD）两种主要的 SOI 器件类型，并分别探讨其独特的物理现象，包括部分耗尽 SOI 中的[浮体效应](@entry_id:1125084)（floating body effect）以及完全耗尽 SOI 中的静电耦合与量子力学效应。最后，我们将分析 SOI 技术面临的一个主要挑战——[自热效应](@entry_id:1131412)（self-heating effect）。

### SOI 的基本结构与制造工艺

与在单一硅衬底上制造晶体管的传统体硅技术不同，SOI 技术采用了一种[层状结构](@entry_id:913477)。其核心是一个三层堆叠：一层薄的、高质量的单晶**硅器件层**（device layer），其厚度记为 $t_{\text{si}}$；器件层下方是一层电绝缘的**埋层氧化物**（Buried Oxide, BOX），通常是二氧化硅（$\text{SiO}_2$），其厚度记为 $t_{\text{BOX}}$；最下方是标准的**支撑衬底**（handle wafer），通常也是硅，它为整个结构提供机械支撑。所有晶体管等有源器件都制作在这层薄的硅器件层内，并通过下方的 BOX 层与支撑衬底实现电学隔离。

SOI 晶圆的制造是实现其独特结构的关键。目前，业界主要采用两种主流技术来制造 SOI 晶圆：

1.  **注氧隔离技术（Separation by IMplantation of OXygen, SIMOX）**：该技术通过将高剂量的氧离子（例如，$1.0 \times 10^{17}\ \mathrm{cm}^{-2}$ 量级）以特定能量（例如，$150\ \mathrm{keV}$）注入到标准硅晶圆的表面下方。随后，通过高温[退火处理](@entry_id:159359)（例如，在 $1300^\circ\mathrm{C}$），注入的氧原子与硅发生化学反应，在硅晶圆内部合成一层连续的、[化学计量](@entry_id:137450)正确的二氧化硅埋层，即 BOX。这种方法不涉及[晶圆键合](@entry_id:1133926)。然而，高剂量的重离子注入会对顶层硅的[晶格](@entry_id:148274)造成严重损伤，即使经过退火修复，通常仍会残留较高密度的位错缺陷（例如，螺[位错密度](@entry_id:161592)在 $10^{4}$–$10^{6}\ \mathrm{cm}^{-2}$ 量级），并且硅/BOX 界面的平整度也相对较差 。

2.  **智能切割技术（Smart Cut™）**：这是一种基于[晶圆键合](@entry_id:1133926)和[离子注入](@entry_id:160493)诱导层转移的技术。其过程是：首先，将轻离子（通常是氢离子 $H^{+}$，或氢与氦的混合离子）注入一个高质量的“施主”硅晶圆中，注入能量和剂量（例如，$6.0 \times 10^{16}\ \mathrm{cm}^{-2}$ 在 $100\ \mathrm{keV}$）经过精确控制，以便在表面下方特定深度形成一个富含氢的微裂纹区域。然后，将这个注入了离子的施主晶圆与另一个覆盖有氧化物层的“支撑”晶圆进行亲水键合。最后，通过[热处理](@entry_id:159161)，注入的氢离子在微裂纹区域聚集形成高压微气泡，这些气泡的膨胀和合并最终导致施主晶圆沿着注入平面发生精确的“智能切割”或剥离（exfoliation），从而将一层高质量的薄硅膜转移到支撑晶圆上。Smart Cut 技术制造的 SOI 晶圆具有极低的缺陷密度（螺[位错密度](@entry_id:161592)通常低于 $10^{3}\ \mathrm{cm}^{-2}$）和极佳的表面及界面平整度（$\sigma_{\mathrm{rms}} \le 0.5\ \mathrm{nm}$），但工艺流程相对更为复杂 。

### 电学隔离与寄生参数的降低

SOI 结构最显著的优势之一是其卓越的电学隔离特性，这直接带来了[寄生电容](@entry_id:270891)的减小和闩锁效应的消除。

#### [寄生电容](@entry_id:270891)耦合

在体硅 CMOS 技术中，器件的源/漏扩散区与下方的衬底之间通过一个反向偏置的 p-n 结进行隔离。这个结存在一个耗尽区，它就像一个电容器的[电介质](@entry_id:266470)，导致了显著的**结电容**（junction capacitance）。在高频工作时，信号可以通过这个电容路径耦合到衬底，引起[串扰](@entry_id:136295)和功率损耗。

SOI 技术通过引入 BOX 层，从根本上改变了这种耦合机制。
- **衬底[耦合电容](@entry_id:272721)**：器件下方的 BOX 层替代了体硅中的 p-n 结[耗尽区](@entry_id:136997)。由于 BOX 层（$\text{SiO}_2$）的介[电常数](@entry_id:272823)（$\varepsilon_{\text{ox}} \approx 3.9 \varepsilon_0$）远低于硅（$\varepsilon_{\text{Si}} \approx 11.7 \varepsilon_0$），且 BOX 层通常比结耗尽区更厚，这导致了器件到衬底的电容显著降低。我们可以通过一个简化的[平行板电容器](@entry_id:266922)模型来量化这一优势。假设一个典型的 FD-SOI 结构，其 $t_{\text{BOX}} = 200\ \mathrm{nm}$；而一个可比的体硅器件，其源/漏结耗尽区宽度为 $W_{\text{dep}} = 300\ \mathrm{nm}$。对于一个面积为 $A = 1\ \mu\mathrm{m}^2$ 的扩散区，其到衬底的电容分别为 ：
  $$ C_{\text{SOI}} = \frac{\varepsilon_{\text{ox}} A}{t_{\text{BOX}}} = \frac{(3.9 \times 8.854 \times 10^{-12}\ \mathrm{F/m}) \times (10^{-12}\ \mathrm{m}^2)}{200 \times 10^{-9}\ \mathrm{m}} \approx 0.17\ \mathrm{fF} $$
  $$ C_{\text{bulk}} = \frac{\varepsilon_{\text{Si}} A}{W_{\text{dep}}} = \frac{(11.7 \times 8.854 \times 10^{-12}\ \mathrm{F/m}) \times (10^{-12}\ \mathrm{m}^2)}{300 \times 10^{-9}\ \mathrm{m}} \approx 0.35\ \mathrm{fF} $$
  在 $1\ \mathrm{GHz}$ 的频率下，对应的隔离阻抗大小 $|Z| = 1/(2\pi f C)$ 分别为 $|Z_{\text{SOI}}| \approx 0.92\ \mathrm{M}\Omega$ 和 $|Z_{\text{bulk}}| \approx 0.46\ \mathrm{M}\Omega$。可见，SOI 将高频隔离性能提升了约一倍。

- **源/漏结电容**：体硅器件的源/漏结电容由**底面结电容**（bottom-area capacitance）和**侧壁结电容**（sidewall capacitance）共同构成。在 SOI 器件中，由于 BOX 层取代了下方的衬底，源/漏扩散区与衬底之间的底面 p-n 结被完全消除。因此，SOI 器件的[结电容](@entry_id:159302)主要只剩下侧壁部分，即扩散区与沟道区之间的结电容。这使得总的源/漏结电容大幅减小。例如，对于一个特定的工艺，其单位[周长](@entry_id:263239)的结电容可能从体硅的 $C_{j,\text{bulk}} = 0.3\ \text{fF}/\mu\text{m}$ 降低到 SOI 的 $C_{j,\text{SOI}} = 0.05\ \text{fF}/\mu\text{m}$。这相当于一个 $r = C_{j,\text{SOI}}/C_{j,\text{bulk}} \approx 0.167$ 的缩减，即降低了约 $83.3\%$ 。这种结电容的减小对于降低电路的动态功耗和提高开关速度至关重要。

#### 闩锁（Latch-up）免疫

闩锁是体硅 [CMOS](@entry_id:178661) 电路中一种潜在的[灾难性失效](@entry_id:198639)模式。在体硅 [CMOS](@entry_id:178661) 反相器结构中，PMOS 的 $p^{+}$ 源区、NMOS 所在的 $n$ 阱、PMOS 所在的 $p$ 衬底以及 NMOS 的 $n^{+}$ 源区，共同构成了一个寄生的 $p^{+}-n-p-n^{+}$ 四层结构。这个结构等效于一个由垂直的 pnp 晶体管和横向的 npn 晶体管构成的[正反馈回路](@entry_id:202705)，即一个硅控[整流](@entry_id:197363)器（SCR）。当外界的电压或电流扰动（如电源噪声或 I/O [过冲](@entry_id:147201)）导致其中一个寄生 BJT 的基极-发射极结被瞬间正偏时，它会触发另一个 BJT 导通，形成一个强大的[正反馈](@entry_id:173061)。如果两个寄生 BJT 的[电流增益](@entry_id:273397)之积（即[环路增益](@entry_id:268715)）$\beta_{pnp} \cdot \beta_{npn} \ge 1$，这个 SCR 结构就会被触发并“锁存”在一个低阻抗的持续导通状态，导致从电源到地之间产生巨大的短路电流，通常会造成芯片的永久性损坏 。

SOI 技术通过其独特的结构，从根本上消除了闩锁的风险。BOX 层是一个高质量的电绝缘体，它物理上隔断了垂直 pnp 晶体管的集电极（p 衬底）与其基极（n 阱）之间的电流通路。这意味着，即使存在局部的寄生 BJT 结构，完整的 $p-n-p-n$ 电流反馈回路也被打破了。[环路增益](@entry_id:268715)因此被强制降为零。由于无法形成自持的导通状态，SOI 器件具有**内禀的闩锁免疫力**。

### 器件物理：部分耗尽与完全耗尽 SOI

根据硅器件层的厚度 $t_{\text{si}}$ 和掺杂浓度 $N_A$ 的不同，SOI MOSFET 可以分为两大类：**部分耗尽（Partially Depleted, PD-SOI）**和**完全耗尽（Fully Depleted, FD-SOI）**。这个分类取决于在晶体管开启（达到阈值电压）时，栅极下方的硅膜是否被完全耗尽。

判断一个器件是 PD 还是 FD 的标准，是比较硅膜厚度 $t_{\text{si}}$ 与栅极在阈值状态下所能形成的最大耗尽层宽度 $W_{d}^{(\text{th})}$。在一个 p 型体硅中，当栅极电压使得表面势 $\psi_s$ 达到[强反型条件](@entry_id:1132540)（通常定义为 $\psi_s = 2\phi_F$，其中 $\phi_F = \frac{kT}{q}\ln(N_A/n_i)$ 是费米势）时，耗尽层宽度达到其最大值。根据一维泊松方程和耗尽近似，可以推导出这个最大耗尽层宽度为 ：

$$ W_d^{(\text{th})} = \sqrt{\frac{2 \varepsilon_{\text{si}} (2\phi_F)}{q N_A}} = \sqrt{\frac{4 \varepsilon_{\text{si}} \phi_F}{q N_A}} $$

其中，$\varepsilon_{\text{si}}$ 是硅的介[电常数](@entry_id:272823)，$q$ 是基本电荷，$N_A$ 是受主掺杂浓度。

- **完全耗尽 (FD-SOI)**：如果硅膜厚度小于或等于这个最大耗尽宽度，即 $t_{\text{si}} \le W_d^{(\text{th})}$，那么在晶体管达到阈值电压之前，整个硅膜就已经被栅极电场完全耗尽了。这种器件称为 FD-SOI。

- **部分耗尽 (PD-SOI)**：如果硅膜厚度大于这个最大耗尽宽度，即 $t_{\text{si}} > W_d^{(\text{th})}$，那么在达到阈值电压时，栅极下方的[耗尽区](@entry_id:136997)只占据了硅膜的一部分，在耗尽区的下方仍然存在一个未被耗尽的**中性体区**（neutral body region）。这种器件称为 PD-SOI。

例如，对于一个 p 型硅膜，其[掺杂浓度](@entry_id:272646)为 $N_A = 5 \times 10^{16}\ \mathrm{cm}^{-3}$，在室温下计算可得其最大耗尽宽度约为 $W_{d}^{(\text{th})} \approx 144\ \mathrm{nm}$。如果该器件的硅膜厚度为 $t_{\text{si}} = 150\ \mathrm{nm}$，由于 $t_{\text{si}} > W_{d}^{(\text{th})}$，该器件就是部分耗尽的 。

### 部分耗尽 (PD-SOI) 中的物理现象

PD-SOI 器件最显著的特征是存在一个电学上悬空的**浮体**（floating body），即那块中性的体区。由于它被上方的栅极氧化层、下方的 BOX 层以及两侧的[浅沟槽隔离](@entry_id:1131533)（STI）完全包围，它与外界没有低阻抗的电学连接。这个浮体结构引发了一系列独特的现象，统称为**[浮体效应](@entry_id:1125084)**。

#### [浮体效应](@entry_id:1125084)及其后果

在 n-MOSFET 中，当漏极电压 $V_{DS}$ 较高时，沟道中的电子在靠近漏极的高电场区被加速，获得足够高的能量后，通过**[碰撞电离](@entry_id:271278)**（impact ionization）过程产生电子-空穴对。新产生的电子被漏极收集，而新产生的空穴则被排斥并注入到 p 型的浮体区中。

由于浮体是电学隔离的，这些注入的空穴无法像在体硅器件中那样通过体电极流走，而会在浮体中积聚。空穴的积聚会抬高浮体的电势，使其相对于源极产生一个[正向偏置电压](@entry_id:270626)（$V_{BS} > 0$）。这个过程会带来几个重要的后果 ：

1.  **阈值[电压降](@entry_id:263648)低**：对于 n-MOSFET，正向的体偏压 $V_{BS}$ 会降低其阈值电压 $V_T$。这是一个标准的体效应。

2.  **漏极电流“扭结”效应（Kink Effect）**：阈值电压的降低会使得在相同的栅极电压下，漏极电流 $I_D$ 增加。这就形成了一个正反馈循环：较高的 $V_{DS}$ 引起更强的碰撞电离，产生更多的空穴，导致浮体电势 $V_{BS}$ 更高，从而使 $V_T$ 进一步降低，漏极电流 $I_D$ 再次增大。这个[正反馈](@entry_id:173061)过程在外特性曲线上表现为，当 $V_{DS}$ 增加到一定值时，$I_D-V_{DS}$ [曲线的斜率](@entry_id:178976)会突然增大，形成一个明显的“扭结”。

3.  **寄生双极晶体管导通**：当浮体电势的升高足够大（约 $0.6-0.7\ \mathrm{V}$）时，浮体-源极这个 p-n 结会被[正向偏置](@entry_id:159825)。此时，源极（发射极）、浮体（基极）和漏极（集电极）构成一个寄生的 npn 双极晶体管，并被激活导通。这会导致漏极电流急剧增加，使晶体管失去正常的开关特性。

我们可以通过一个简单的模型来估算浮体电势的瞬态上升。假设碰撞电离产生的空穴电流 $I_{II}$ 是漏极电流 $I_D$ 的一个固定比例（例如，$I_{II} = 0.01 I_D$），并且这些电流全部注入到浮体中。在很短的时间 $\Delta t$ 内，浮体中积累的电荷为 $\Delta Q_b = I_{II} \cdot \Delta t$。这些电荷将对浮体电容 $C_b$ 充电，导致电势上升 $\Delta V_b = \Delta Q_b / C_b$。若我们考虑的时间尺度为一个沟道[渡越时间](@entry_id:1133357) $\tau_t = L / v_{\text{sat}}$，其中 $L$ 是沟道长度，$v_{\text{sat}}$ 是电子饱和[漂移速度](@entry_id:262489)，则电势上升为 ：
$$ \Delta V_b = \frac{(0.01 I_D) \cdot (L/v_{\text{sat}})}{C_b} $$
对于一个 $L=100\ \text{nm}$, $C_b=0.5\ \text{fF}$, $v_{\text{sat}}=1 \times 10^5\ \text{m/s}$ 的器件，可以计算出 $\Delta V_b = (20\ \mathrm{V/A}) \cdot I_D$。这个结果表明，即使是微安级的漏极电流也能在纳秒级的时间内引起显著的浮体电势变化。

[浮体效应](@entry_id:1125084)使得 PD-SOI 器件的行为依赖于其工作历史，给模拟电路设计带来了困难。为了解决这个问题，可以为器件引入**体接触**（body tie），即通过一个额外的金属连接将浮体固定在某个确定电位（如地），从而消除[浮体效应](@entry_id:1125084) 。

### 完全耗尽 (FD-SOI) 中的物理现象

与 PD-SOI 不同，FD-SOI 器件由于没有中性浮体区，因此完全没有上述的[浮体效应](@entry_id:1125084)，这使其具有更理想的晶体管特性和更好的可预测性。FD-SOI 的[器件物理](@entry_id:180436)主要由其超薄的硅膜和双栅结构所主导。

#### 静电耦合与[体偏置](@entry_id:1121730)

FD-SOI 器件可以看作是一个**双栅晶体管**，其中顶部的金属栅极是**前栅**（front gate），而下方的支撑衬底则可以作为**背栅**（back gate）。沟道区的电势 $\psi_s$ 同时受到前栅电压 $V_G$ 和背栅电压 $V_{BG}$ 的控制。这个结构可以被建模为一个[电容分压器](@entry_id:275139)，其中沟道是一个公共节点，通过栅极氧化层电容 $C_{\text{ox}}$ 连接到前栅，通过埋层氧化物电容 $C_{\text{BOX}}$ 连接到背栅。

当背栅电压发生微小变化 $dV_{\text{BG}}$ 时，沟道电势的变化 $d\psi_s$ 可以通过**[背栅耦合](@entry_id:1121304)系数** $\eta$ 来描述 ：
$$ \eta = \frac{d\psi_s}{dV_{\text{BG}}} = \frac{C'_{\text{BOX}}}{C'_{\text{ox}} + C'_{\text{BOX}}} $$
其中 $C'_{\text{ox}} = \varepsilon_{\text{ox}} / t_{\text{ox}}$ 和 $C'_{\text{BOX}} = \varepsilon_{\text{BOX}} / t_{\text{BOX}}$ 分别是单位面积的栅极和埋层氧化层电容。由于通常 $t_{\text{BOX}} \gg t_{\text{ox}}$，所以 $C'_{\text{BOX}} \ll C'_{\text{ox}}$，这导致 $\eta$ 值很小。例如，对于 $t_{\text{ox}} = 1.0\ \mathrm{nm}$ 和 $t_{\text{BOX}} = 200\ \mathrm{nm}$ 的器件，$\eta \approx t_{\text{ox}} / t_{\text{BOX}} = 1/201 \approx 0.004975$。这意味着背栅电压的变化只有约 $0.5\%$ 能够传递到沟道。
尽管耦合较弱，但通过施加背栅电压进行**动态阈值[电压调节](@entry_id:272092)**（dynamic $V_T$ control）仍然是 FD-SOI 的一个重要特性，可以在需要时提升性能或降低功耗。

#### 体反型与电势分布

对于超薄且未掺杂（或轻掺杂）的 FD-SOI 硅膜，其电势分布具有独特的性质。在这种情况下，硅膜内的[空间电荷](@entry_id:199907)密度 $\rho(x)$ 几乎为零。根据泊松方程 $\frac{d^2\phi}{dx^2} = -\frac{\rho(x)}{\epsilon_{\text{Si}}}$，当 $\rho(x) \approx 0$ 时，方程退化为拉普拉斯方程 $\frac{d^2\phi}{dx^2} = 0$。这意味着在整个硅膜厚度方向上，电势 $\phi(x)$ 是线性分布的 。
$$ \phi(x) = Ax + B $$
当栅极施加足够高的电压时，不仅是靠近栅氧界面的表面会发生反型，而是整个超薄的硅膜**体**（volume）都会发生反型，形成所谓的**体反型**（volume inversion）。这增强了栅极对沟道电荷的控制能力，从而改善了[亚阈值摆幅](@entry_id:193480)等短沟道特性。

#### 量子力学效应

当硅膜厚度 $t_{\text{si}}$ 缩减到纳米尺度（例如，$t_{\text{si}} \lt 10\ \mathrm{nm}$）时，载流子（电子或空穴）在厚度方向上的运动会受到强烈的**[量子限制](@entry_id:136238)**（quantum confinement）。我们可以将这个超薄硅膜近似为一个一维的[无限深势阱](@entry_id:140940)。根据量子力学，被限制在宽度为 $t_{\text{si}}$ 的势阱中的粒子，其能量是量子化的，只能取一系列离散的能级，称为**子带**（subbands）。对于电子，其能量为 ：
$$ E_n = \frac{n^2 \pi^2 \hbar^2}{2 m^* t_{\text{si}}^2}, \quad n=1, 2, 3, \dots $$
其中 $\hbar$ 是[约化普朗克常数](@entry_id:275910)，$m^*$ 是电子在限制方向上的有效质量。

这种量子化意味着，即使在没有外加电场的情况下，沟道中电子的最低能量（基态能量，$E_1$）也比硅的导带底高出一个能量值 $E_1$。这个能量的提升等效于阈值电压的增加，增加量为 $\Delta V_T = E_1 / q$。对于一个 $t_{\text{si}} = 5\ \mathrm{nm}$、电子有效质量为 $m^* = 0.19 m_0$ 的硅膜，计算可得[基态能量](@entry_id:263704)约为 $E_1 \approx 0.079\ \mathrm{eV}$，对应的阈值电压增加了 $\Delta V_T \approx 0.079\ \mathrm{V}$ 。这个效应是不可忽略的，在先进的 FD-SOI 器件设计中必须被精确建模。

### [自热效应](@entry_id:1131412)的挑战

尽管 SOI 技术有诸多优势，但它也面临一个固有的严重挑战：**[自热效应](@entry_id:1131412)**（Self-Heating Effect, SHE）。这个问题的根源在于 BOX 层。二氧化硅（$\text{SiO}_2$）虽然是优良的电绝缘体，但同时也是一个很差的**热导体**。其[热导](@entry_id:189019)率 $k_{\text{BOX}} \approx 1.4\ \mathrm{W/(m \cdot K)}$，远低于单晶硅的热导率 $k_{\text{Si}} \approx 150\ \mathrm{W/(m \cdot K)}$ 。

在晶体管工作时，由于电流流过有电阻的沟道而产生焦耳热。在体硅器件中，这些热量可以高效地通过大体积的硅衬底传导出去。然而，在 SOI 器件中，热量被限制在薄薄的硅器件层内，其主要的散[热路](@entry_id:150016)径是向下穿过[热导](@entry_id:189019)率极差的 BOX 层。BOX 层就像一个[热障](@entry_id:203659)，严重阻碍了热量的散失。

这导致在相同功耗下，SOI 器件的工作温度会远高于体硅器件。我们可以通过一个简单的一维热阻模型来估算这种温度上升。器件的有源区可以看作一个热源，其产生的热量 $P$ 通过面积为 $A$、厚度为 $t_{\text{BOX}}$ 的 BOX 层传导到恒温的支撑衬底。根据傅里叶热传导定律，BOX 层的热阻 $R_{th}$ 和引起的[稳态](@entry_id:139253)温升 $\Delta T$ 分别为 ：
$$ R_{th} = \frac{t_{\text{BOX}}}{k_{\text{BOX}} A} $$
$$ \Delta T = P \cdot R_{th} $$
考虑一个有源区面积为 $A=0.02\ \mu\mathrm{m}^2$ 的器件，其 BOX 厚度为 $t_{\text{BOX}}=100\ \mathrm{nm}$，功耗为 $P=1\ \mathrm{mW}$。利用上述公式计算出的温升高达 $\Delta T \approx 3570\ \mathrm{K}$ 。尽管这个模型非常简化，但其惊人的计算结果有力地揭示了自热效应的严重性。在实际情况中，如此高的温度会导致器件立即烧毁。

[自热效应](@entry_id:1131412)会降低[载流子迁移率](@entry_id:268762)、增加漏电流、影响器件的可靠性和寿命，是 SOI 电路设计，尤其是高功率和高密度应用中必须仔细考虑和管理的关键问题。