# Reading C:/intelFPGA_lite/18.0/modelsim_ase/tcl/vsim/pref.tcl
# do unidade_controle_run_msim_rtl_vhdl.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 10.5b Lib Mapping Utility 2016.10 Oct  5 2016
# vmap work rtl_work 
# Copying C:/intelFPGA_lite/18.0/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vcom -93 -work work {C:/Projetos/AOC/unidade_controle/unidade_controle.vhd}
# Model Technology ModelSim - Intel FPGA Edition vcom 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 18:41:50 on Mar 17,2025
# vcom -reportprogress 300 -93 -work work C:/Projetos/AOC/unidade_controle/unidade_controle.vhd 
# -- Loading package STANDARD
# -- Loading package TEXTIO
# -- Loading package std_logic_1164
# -- Loading package std_logic_arith
# -- Loading package STD_LOGIC_UNSIGNED
# -- Compiling entity unidade_controle
# -- Compiling architecture main of unidade_controle
# End time: 18:41:50 on Mar 17,2025, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
vsim work.unidade_controle
# vsim work.unidade_controle 
# Start time: 18:41:53 on Mar 17,2025
# Loading std.standard
# Loading std.textio(body)
# Loading ieee.std_logic_1164(body)
# Loading ieee.std_logic_arith(body)
# Loading ieee.std_logic_unsigned(body)
# Loading work.unidade_controle(main)
add wave -position insertpoint  \
sim:/unidade_controle/reg_write
add wave -position insertpoint  \
sim:/unidade_controle/reg_dst
add wave -position insertpoint  \
sim:/unidade_controle/mem_write
add wave -position insertpoint  \
sim:/unidade_controle/alu_op \
sim:/unidade_controle/alu_src \
sim:/unidade_controle/branch \
sim:/unidade_controle/jump \
sim:/unidade_controle/mem_read \
sim:/unidade_controle/mem_to_reg
wave create -driver freeze -pattern counter -startvalue 0000 -endvalue 1111 -type Range -direction Up -period 100ns -step 1 -repeat forever -range 3 0 -starttime 0ns -endtime 10000ns sim:/unidade_controle/opcode
# Editable Wave items are not compatible with the wave window's standard undo-redo.  Standard undo-redo has been disabled.
add wave -position 1 -autoscale 1 -format Literal -height 17 -editable 2 Edit:/unidade_controle/opcode
add wave -position 0 -autoscale 1 -format Literal -height 17 -editable 2 Edit:/unidade_controle/opcode
run
run
run
restart
run
# GetModuleFileName: Não foi possível encontrar o módulo especificado.
# 
# 
run
run
restart
run
# GetModuleFileName: Não foi possível encontrar o módulo especificado.
# 
# 
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
restart
run
# GetModuleFileName: Não foi possível encontrar o módulo especificado.
# 
# 
run
run
run
run
run
restart
run
# GetModuleFileName: Não foi possível encontrar o módulo especificado.
# 
# 
run
run
run
run
run
# End time: 18:50:18 on Mar 17,2025, Elapsed time: 0:08:25
# Errors: 0, Warnings: 0
wave editwrite -file C:/Projetos/AOC/unidade_controle/simulation/modelsim/wave.do
