# Pr谩ctica 1: Decodificador BCD


##  Descripci贸n

Este proyecto implementa un sistema de visualizaci贸n en un FPGA utilizando Quartus y Verilog para convertir un valor binario de 10 bits en su representaci贸n decimal en displays de 7 segmentos. El m贸dulo principal es "bcd" (archivo "bcd.v").


## 锔 Requisitos

Quartus Prime (Intel FPGA)

FPGA compatible (en este caso, se utiliz贸 la tarjeta Intel MAX10 DE10 - Lite)

Cable de programaci贸n JTAG


##  Estructura del Proyecto

/01_Decodificador_BCD

 bcd.v           # M贸dulo principal que separa la entrada en unidades, decenas, centenas y miles, mandando estos datos a los displays mediante instancias del m贸dulo "disp".

 disp.v          # M贸dulo cuya salida es el patr贸n de encendido de los segmentos de un display de 7 segmentos.

 bcd_tb.v        # Testbench para simulaci贸n. Las pruebas se realizan con n煤meros aleatorios.

 01_Decodificador_BCD.qpf       # Archivo del proyecto en Quartus.

 01_Decodificador_BCD.qsf       # Archivo de configuraci贸n del FPGA.

 README.md       # Este archivo.


##  Im谩genes

![Diagrama RTL de la Pr谩ctica 1](imagenes/P01RTL.png)

Diagrama RTL.


![Simulaci贸n de la Pr谩ctica 1](imagenes/P01Ondas.png)

Simulaci贸n en Questa.


![Funcionamiento de la Pr谩ctica 1](imagenes/P01Tarjeta.jpg)

Funcionamiento en la tarjeta especificada en Requisitos.
