# 중앙처리장치 Central Processing Unit

- 컴퓨터에서 데이터 처리 동작을 수행하는 부분
- 레지스터 세트 + 산술논리장치(ALU) + 제어장치(Control Unit)으로 구성
    - Register set : 명령어를 실행하는데 필요한 데이터를 보관
    - Control : RS간 정보전송 감시, ALU에게 수행할 동작을 지시
    - ALU : 명령어를 실행하기 위한 마이크로 연산 수행

## 레지스터들의 명칭과 기능
|레지스터 | 역할 |
|---|:---|
| `프로그램 계수기(Program counter)` |다음에 수행될 명령어가 들어있는 주기억장치의 주소를 기억= IC(instruction counter) or LC(location counter)|
| `명령 레지스터(Instruction Register)` | 프로그램 계수기가 지정하는 주소에 기억되어 있는 명령어를 해독하기 위해 임시 기억|
| `작업 레지스터(working register)` |산술논리연산을 실행할 수 있도록 자료를 저장하고 그 결과를 저장 - GPR과의 차이점은 ALU에 연결되어 있나없나의 차이|
| `상태 레지스터(status register)` | CPU의 상태를 나타내는 특수목적의 레지스터 - 연산결과의 상태, Zero, S(부호), V(오버플로우), C(캐리), I(인터럽트)|

## [CPU 내부 구조](https://velog.io/@underlier12/%EC%BB%B4%ED%93%A8%ED%84%B0%EA%B5%AC%EC%A1%B0-09-CPU-%EB%82%B4%EB%B6%80-%EA%B5%AC%EC%A1%B0%EC%99%80-%EB%A0%88%EC%A7%80%EC%8A%A4%ED%84%B0)

## 명령어 구성과 실행
### 레지스터 전송 언어
- 마이크로연산 : 레지스터에 저장된 데이터의 조작을 위해 실행되는 동작, 하나의 클럭 펄스 내에서 실행되는 기본적인 동작(ex - shift, count, clear, road, ...)

### CPU 디자인
- CPU 내의 다양한 디바이스들간 상호연결
    - 직접연결 : 연결 복잡도가 장치수의 제곱에 비래
    - 버스연결 : 공용선에 의한 연결 -> 가장 가성비가 높다, 관리를 위한 다양한 방법이 제시된다(ex - 멀티플렉서, 3상태버스연결)
    
## 마이크로 명령과 ALU
- 마이크로 연산은 레지스터에 저장된 데이터에 대해 수행되는 기본적인 연산으로 디지털 컴퓨터에서 흔히 사용되는 마이크로 연산은 다음과 같이 네 가지로 분류된다
    - 레지스터 사이에서 이진 정보를 전송하는 레지스터 '전송' 마이크로 연산
    - 레지스터에 저장된 수치 데이터에 대해 산술 연산을 수행하는 '산술' 마이크로 연산
    - 레지스터에 저장된 비수치 데이터에 대해 비트 조작 연산을 수행하는 '논리' 마이크로 연산
    - 레지스터에 저장된 데이터에 대해 시프트 연산을 수행하는 '시프트' 마이크로 연산
- ALU : 산술연산(덧셈, 뺄셈, 곱셈, 나눗셈, 증가,감소,보수)과 논리연산(AND,OR,NOT,XOR,shift)


---
__REFERENCE__
- fastcampus 컴퓨터 공학 전공 필수 [컴퓨터구조 - 이승조]    
- [underlier12.log](https://velog.io/@underlier12/%EC%BB%B4%ED%93%A8%ED%84%B0%EA%B5%AC%EC%A1%B0-09-CPU-%EB%82%B4%EB%B6%80-%EA%B5%AC%EC%A1%B0%EC%99%80-%EB%A0%88%EC%A7%80%EC%8A%A4%ED%84%B0)