diseño fpga turbo decodificador para fpga design turbo decod maribel sacanamboy fabio resumen est trabajo presenta diseño hardwar fpga turbo decodificador para estándar trabajo incluy estudio análisi matemático del proceso turbo decodificación basado algoritmo max log map presentan los resultado decodificación obtenido para tamaño paquet dosciento cincuenta bit aná lisi área desempeño identifican las variabl fundamental para diseño hardwar turbo decodifica ción palabra clave turbo decodificación turbo código max log map diseño fpga abstract paper present fpga hardwar design turbo decod standard work includ studi mathemat analysi turbo decod process base max log map algorithm code packet size fifti bit present well analysi area versus perform key variabl hardwar design turbo decod keyword turbo decod turbo code max log map fpga design departamento ciencia ingeniería computación pontificia universidad javeriana cali call vía panc cali colombia sur américa msacanamboy escuela ingeniería eléctrica electrónica universidad del vall cali ciudad universitaria meléndez call edificio oficina cali colombia sur américa introducción invención turbo codificación hacia final del siglo probó existencia práctica esquema codificación permitía obten una probabilidad error arbitrariament pequeña para cualquier velocidad transmisión información menor igual capa cidad canal con ruido blanco gausiano aditivo tal como había demostrado matemáticament shannon entr los beneficio práctico sistema codificación óptimo encuentra poder transmitir información más rápido posibl sin utilizar más tencia estrictament necesaria para una ber bit error rate dada por esta razón los turbo código han encontrado aplicación práctica diferent estándar comunicacion actual tale como umt dvb rcs dvb rct inmarsat eutel sat wimax ccsds deep space otro los turbo código forma origin encuentran compuesto dos código convolucional sistemáti cos recursivo separado por entrelazador cual tien función mezclar los dato entrada hacia segundo codificador con fin aumentar distancia entr los vector enviado receptor para lograr límite capacidad del canal turbo decodificación debe emplear decision probabilística tipo suav decir hacer uso información confiabilidad sobr valor decisión realizada por modulador acerca los símbolo recibido palabra turbo refier intercambio iterativo información entr los decodificador constituyent para mejorar nivel corrección error aumentar progresivament número iteracion mientra desd punto vista hardwar diseño del turbo codificador transmisor muy sencillo diseño del turbo decodificador receptor bas tant complejo reporta diseño una arquitectura reconfi gurabl para diferent estándar basada multi procesador cual proporciona alto rendimiento consumo potencia escal sin embargo las especificacion detall del diseño están dado reporta diseño procesador simd para turbo decodificador soporta múltipl estándar implementado vlsi sin embargo los detall del diseño son muy descriptivo reporta diseño turbo decodificador una fpga cual procesa dato entrada una tasa utilizando diseño novedoso pero describ detall arquitectura propuesta presenta una implementación turbo decodificador para basado una modifica ción del algoritmo sova implementado sobr una fpga pesar las conclusion describ est desarrollo alcanza desempeño más alto una latencia más baja decodificador comerci arquitectura muestran los detall diseño está más orientado diagrama bloqu reporta diseño hardwar turbo deco dificador basado bloqu cual hace muy poca utilidad hora plantear diseño origin dado hay una descripción detallada del diseño presenta turbo decodifcador alta veloci dad basado max log map cual muestra guno bloqu detall arquitectura sin embar muestra arquitectura completa del turbo decodificador especificando por ejemplo tamaño buse señal control ampliando detall algu otro bloqu como normalización cual usan para evitar desbordamiento cálculo las métrica objetivo est artículo presentar diseño hard ware detall sistema turbo codificación decodificación sistema práctico tomando como ejemplo especificación del estándar algoritmo decodificación usado est trabajo está basado max log map cual una variant del algoritmo map máximo posteriori entend las variabl determinan desempeño del diseño hardwar sistema turbo codifica ción algo muy important debido las limitacion intrínseca del proceso decodificación est artículo muestra detall cada uno los component del sistema usando hardwar fpga field programm gate array explica cómo interaccionan los component entr identifican los principal aspecto del diseño hardwar turbo decodificación est trabajo permit conoc pro fundidad las propiedad propia del diseño hardwar turbo codificación est trabajo está organizado siguient manera siguient sección presenta metodología utiliza para esta investigación luego presentan los resul tado más relevant obtenido una discusión sobr los mismo finalment sintetizan los principal apor tes conclusion est trabajo metodologia los diseño presentado est trabajo fueron realiza dos usando descripción estructur vhdl captura esquemática las fase síntesi simulación rea lizaron quartus versión diseño fue sintetizado fpga stratix iii dado durant todo proceso contaminación decodificación emplean dato suav los dato normalizaron por quedando entonc con una representación binaria bit los dato negativo con complemento dos basado esta normalización trabajando con complemento dos veint bit uno representado con número notación hexadecim meno uno con número notación hexadecim los diferent algoritmo existent para turbo codificación est trabajo escogió algoritmo max log map con fin evitar las funcion lineal gran número operacion adición multiplicación necesaria algoritmo map pre cio esta simplificación detrimento desempeño turbo codificador turbo codificador del estándar está con formado por dos codificador constitutivo inter calador tamaño paquet nturbo usado turbo codificador fue bit número símbo los codificado está dado por nturbo dond tasa podamiento est caso con los patron podamiento establecido por estándar turbo codificador también genera símbolo cola salida esto bit cola obtienen despué los codificador constitutivo alcanzan nturbo para est caso representa tasa damiento los bit cola decir gene bit cola diseño del turbo codificador con sus dato entra dato salida direccion intercalación seña les control presenta figura figura turbo codificador figura pueden apreciar tres bloqu están enmarcado por cuadro línea punteada bloqu superior correspond codificador bloqu mitad demodulador bloqu inferior nal bloqu codificador est bloqu consta dos unidad convolucional una unidad turbo intercalación las unidad convo lucional están basada tres registro tipo conec tado manera serial cuatro compuerta lógica xor las cual están conectada acuerdo los poli nomio generador descrito estándar unidad turbo intercalación está diseñada con una memoria rom multiplexor memoria rom contien las direccion intercalación definida por algoritmo intercalación para una trama bit multi plexor tien puerto entrada bit est módulo selecciona bit entrada pasará gunda unidad convolucion esta selección hace por medio dirección intercalación dada por rom bloqu codificador por cada bit entrada codificador genera una pareja bit cada ciclo máquina dond bit sistemático bit paridad total pareja genera codifica dor pareja dato información sei pareja dato cola esta información pasa bloqu demodulación bloqu demodulador diseño hardwar partió asumir los dato entregaría demodulador bpsk normalizado entr para esto trabajó con multiplexor cua tro puerto cuya entrada corresponden dato uno meno uno representado con las constant las señal selección vienen del codificador están dada por bit sistemático bit pari dad los dato entrega demodulador son una pareja bit correspondient dato sistemá tico paridad bloqu canal unidad canal está representada por una memoria ram contienen ruido blanco gausiano aditivo awgn cual generado matlab por función wgn módulo suma permit contaminar con ruido los dato vienen del demodulador generando salida cpk dond dato canal contaminado sistemático cpk dato canal con taminado paridad subíndic cero uno indi cando paridad cero uno los dato manejado esta unidad son tipo suav entonc normalizó los dato por para consid rar tres cifra decimal por ejemplo tien dato modulado adiciona ruido salida canal igual normalizarlo por truncarlo por piso queda notación hexadeci mal dada las técnica podamiento las paridad fueron podada reemplazan por cero generando total dato los cual son recibido por turbo decodificador distribuido dato sistemá tico dato paridad discriminado paridad uno paridad cero los dato sis temático son también intercalado generando otra trada turbo decodificador total recib pareja dato manera serial distribuida alternadament entr turbo decodificador una gran dificultad implementación los turbo código mucha aplicacion complejidad decodificación algoritmo map cual algo ritmo óptimo decodificación tan apropiado hora pensars una implementación hardwa dado requier gran número operacion adición multiplicación para disminuir esta plejidad algoritmo map pued ser transformado dominio logarítmico est nuevo algoritmo denomina log map sin embargo trabajar implementacion hardwar dominio logarítmico hace necesario trabajar con logaritmo jacobiano cual expresa las funcio nes término máximo más factor correc ción est factor pued ser almacenado una tabla cual traduc hardwar bloqu memoria una aproximación del algoritmo log map considerar est factor corrección con cual cálculo las funcion reduc hallar función máximo esta aproximación denomina algoritmo max log map dado max log map tien cuenta los término corrección las ecuacion las métrica hacia adelant hacia atrá rata llr para estado quedan expresada siguient forma max max max max kdl como pued observar las ecuacion cálculo sus respectiva métrica tiempo pend del valor las métrica los estado anterior las rama conectan los estado anterior con los estado actual otra observación important las ecuacion anterior las operacion deben realizar son suma comparacion resta cual meno plejo implementar hardwar entonc algorit max log map establec compromiso entr desempeño complejidad disminuy desempeño pero minimiza complejidad plementación las condicion frontera para tiempo dan ecuación para tiempo dan ecuación mmi mmi figura presenta diagrama bloqu del turbo decodificador cual está basado figura turbo decodificador para figura pued observar turbo decodificador propuesto para codificador del estándar cual tien como entrada los dato provenient del codificador pasado por canal awgn dond correspond los dato contaminado del canal para los bit sistemático los dato contamina dos del canal para los bit paridad según estándar para sólo tienen cuenta las paridad ignoran las paridad los turbo decodificador componen dos decodi ficador usan algoritmo max log map dos intercalador deintercalador uno los interca lador usado para intercalar entrada sistemática cual correspond una las entrada del segun decodificador otro intercalador utiliza para intercalar información extrínseca llr ext esta formación generada partir tasa posteriori llr posteriori tasa priori llr priori los dato sistemático recibido por turbo decodificador esto muestra ecuación csprioriaposterioriaext lcllrllrllr término medida confiabilidad del canal inversament proporcion varianza defin esta medida confiabilidad tien inferencia cálculo métrica rama como muestra expln kpk ksk vcuca dond ganancia del canal awgn cual fine con valor uno según probabilidad priori del bit entrada son los bit sis temático paridad transmitido cpk son los dato recibido decodificador correspondient dato sistemático paridad despejando varianza ecuación reem plazándola ecuación métrica rama queda expresada como expln kpk ksk vcuc pued expresar relación tasa llr priori ecuación exp ulu reemplazando ecuación métrica rama queda exp expln kpk ksk vcuc lulu dado los factor son independient esto desaparecen aplicar logaritmo luego ecuación expresa como kpkc kskc vcluclulu dond llr priori cual provien del dein tercalador para priori del intercalador priori esto pued observar figura para calcular las dos rama cada estado reempla por cero uno ecuación para todo los estado desd hasta teniendo cuenta los bit transmitido obtien siguient tabla métrica rama para estándar pscprioriakkkk cclllr pscprioriakkkk cclllr pscprioriakkkk cclllr pscprioriakkkk cclllr como observa tabla sólo necesario calcu lar dos rama para cada dado las otra dos rama son las opuesta decir tienen signo contrario acuerdo esto figura presenta trelli para decodificador figura trelli para decodificador etapa figura muestra diagrama trelli para cualquier tiempo observa sólo dos rama como mencionó párrafo anterior distri buida por todo los estado para cada estado sale rama opuesta aditiva con cálculo las dos rama por cada simplifi cálculo las métrica hacia adelant hacia atrá rata llr acuerdo las ecuacion quedando expresada siguient manera max mmmm max mmmm las ecuacion las cual utilizan para cálculo las métrica hacia delant hacia atrá para cada estado están determinada por función máximo entr suma resta para las métrica hacia adelan trabaja con las métrica etapa anterior para las métrica hacia atrá con las métrica eta posterior ecuación presenta ecuación para hallar rata llr esta ecuación defin como resta entr función máximo las rama los uno los cero max max kkkkkk kkkkkk kkkkkk kkkkkk kkkkkk kkkkkk kkkkkk kkkkkk para diseño del turbo decodificador tuvo cuenta figura con diferencia diseñó sólo decodificador dado segundo decodificador inicia proceso cuando primer decodificador haya terminado procesar todo sus dato figura presenta diagrama bloqu del turbo decodifica dor figura diagrama bloqu del turbodecodificador figura pued observar turbo decodifi cador consta dos unidad básica unidad deco dificador siso unidad salida unidad siso realiza cómputo del del decod como presentó figura unidad salida realizan una seri tarea para generar señal realimentación llr priori para decod siso salida los bit decodificado figura presenta algoritmo turbo decodi ficación describiendo toda las tarea deben realizar debe tener cuenta sólo utiliza decodificador siso como planteo figura figura diagrama flujo del proceso turbo deco dificación figura muestra proceso turbo decodifi cación primero inicia cómputo del decodificador decod despué decodificador decod van alternando hasta terminar toda las iteracion una vez terminado est proceso genera salida con los bit decodificado hay tener present información neja cada iteración suav mientra salida decodificada dura decir uno cero por cada bit decodificado cómputo decod inicialment hay realimentación por tanto tasa priori cero inicio cómputo posteriori est cálculo función priori cuyo parámetro son los dato canal sistemático paridad cero rata realimentación esta función rata lrr correspond ecuación salida del decod siso como observó figura despué halla extrínseca por medio fun ción priori posteriori función correspond ecuación siguient paso hallar rata priori aplicando función intercalación rata extrínseca est último paso del cómputo del decodificador deco der cómputo decod est inicia calculando posteriori por medio función priori con diferencia realimentación para est caso cero sino rata priori obtenida cómputo del decodificador decod los dato son los dato sistemático recib turbo decodificador pero han sido intercalado los dato paridad uno despué halla rata extrínseca travé fun ción priori posteriori finalment halla rata priori aplicando función deinter calación rata extrínseca termina cómputo del decod una vez realizado cómputo los decodifica dore decod termina iteración conti nua proceso hasta hagan las iteracion despué haya concluido las iteracion aplica función deintercalación rata priori realiza función decisión dura para tener los bit salida decodificado función especifica continuación dodecodificabitelsino dodecodificabitelllrsi prioria figura presenta diseño hardwar del turbo decodificador para una entrada serial reja dato sistemático paridad una salida bit decodificado figura arquitectura unidad turbodecodificación figura pueden ver dos grand unidad del decodificador siso encuentra enmarcada cuadro línea punteada unidad salida encuentra dentro del cuadro línea continua toda las señal control tienen las dos unida des del turbo decodificador son manejada por una uni dad control implementada sobr una máquina estado finito unidad decodificador siso figura observa decodificador siso está constituido por cuatro bloqu cálculo rama cálculo métrica hacia adelant cálculo métrica hacia atrá bloqu del cálculo llrs bloqu cálculo rama est bloqu hace cálculo rama acuerdo tabla implementó sólo cálculo dos mas por cada dato esta rama almac nan registro para ser usada inmediatament cómputo las métrica hacia adelant también van almacenando memoria para ser utilizada des pué bloqu llrs figura muestra unidad básica del bloqu figura bloqu unidad cálculo rama como muestra figura para cálculo mas sólo necesario bloqu muy básico realicen las operacion suma resta multiplicación entr los dato entrada llrs priori los dato sistemá tico paridad recibido decodificador bloqu cálculo métrica hacia adelant est bloqu encargado realizars cálculo las métrica hacia delant para estado tiem depend los valor dos estado tiempo anterior por cada dato tienen ocho estado entonc cal cula métrica para cada estado obteniendo una salida ciento sesenta bit esta información almacena registro para ser usada cálculo siguient métrica del próximo dato igual manera esta métri cas almacenan una memoria para posteriorment ser usada bloqu llrs figura pre senta est bloqu figura bloqu los alfa figura observa est bloqu esta confor mado por ocho bloqu alfa son los reali zan cómputo métrica para cada estado gistro guarda los alfa calculado bloqu inicialización para los alfa como expresó ecuación los valor inicialización para los estado uno siet utilizan valor muy negativo esto expr saron con valor para estado cero valor cero esto valor presentan base hexa decim teniendo cuenta normalización complemento dos queda expresada inicializa ción los ocho estado siguient manera figura presenta celda básica los blo que alfa figura celda cálculo métrica hacia delant como observa figura bloqu alfa está constituido por bloqu básico sumador restador comparador mayor como describ ecuación bloqu cálculo métrica hacia atrá est bloqu inicia cálculo métrica hacia atrá una vez haya calculado las rama igual bloqu tien bloqu cálculo métrica beta bloqu inicialización acuerdo ecuación una salida ciento sesenta bit cual almacenada registro para ser usada cálculo siguient métrica del próximo dato figura presenta unidad básica del bloqu calcula métrica hacia atrá figura celda bloqu métrica hacia atrá figura muestra bloqu métrica hacia atrá cual tien misma celda básica pero con diferent entrada está basada ecua ción esta métrica tien cuenta para cálculo valor los estado tiempo igual las rama conectan los estado con estado hallar tiempo bloqu cálculo llrs est bloqu calcula las rata llrs acuerdo ecuación guarda resultado registro las entrada est bloqu provienen las memoria contienen las rama memoria las métrica registro las métrica est bloqu inicia calcu lando último llr dado las métrica hacia atrá entregan inicialment última métrica figura presenta est bloqu figura bloqu cálculo rata llrs figura observa bloqu llrs está constituido por sumador restador comparador mayor cual constituy las funcion máximo para los uno cero como describ ecuación unidad salida figura muestra está unidad cual tien tarea entregar los dato decodificado está unidad consta bloqu intercalación deintercalación registro bloqu aritmético como sumador restador multiplicador los bloqu intercalación deintercalación reciben los dato registro desplazamiento bit corresponden dato esto distribuyen manera paralela teniendo cuenta dirección tercalación deintercalación sobr dos multiplexor puerto los cual selecciona dato tercalado deintercalado pasando tercer multi plexor dos puerto dond señal selección está cero deja pasar los dato intercalado uno los dato deintercalado acuerdo algoritmo plan teado figura los bloqu aritmético hace cálculo llr extrínseca llr ext basado ecuación est resultado almacenando registro despla zamiento hasta completar las llr extrínseca finalment esta llr extrínseca pasan hacer inter calada deintercalada generando los dato reali mentación del siso llr priori para siguient iteración salida los bit decodificado son tomado los dato entregado por siso llr posteriori son almacenado registro desplazamiento los cua les son posteriorment deintercalado comparado con cero decisión dura acuerdo función para generar salida final esto hace manera multánea tienen comparador unidad control figura presenta máquina estado plementada para unidad control figura máquina estado unidad control como observa figura fueron necesario estado estado inicialización reset esto catorc los sei primero utilizan para cálculo las rama métrica hacia adelant los siguient estado utilizan para cálculo las métrica hacia atrá las tasa llrs los último dos estado para incremen tar evaluar contador iteracion cuando est contador llega iteracion pasa estado inicio statereset cálculo turbo decodificación debe hacer para dato canal por tanto número vece toma realizar cómputo rama métrica hacia ade lant métrica hacia atrá llrs para esto necesario tener contador rama contador contador métrica hacia atrá contador cuando lleguen respectivament salen del ciclo esto muestra figura dond clarament los dos ciclo resultado esta sesión presenta los resultado obtenido para turbo decodificador análisi desempeño para diseño propuesto las tabla presentan los resultado obt nido para turbo decodificador teniendo cuenta tres diferent relacion señal ruido snr baja media alta dond una snr baja significa alto grado contaminación los dato por canal para las prueba considero valor una snr media significa grado medio contamina ción una snr baja hace referencia mínimo grado contaminación del canal sobr los dato para las prueba consideraron iteracion dond cada iteración involucra procesamiento del siso dos vece para procesamiento los dato intercalado los deintercalado tabla resultado decodificación para una snr bit decodificado correctament iteración iteración iteración iteración iteración iteración iteración tabla resultado decodificación para una snr bit decodificado correctament iteración iteración iteración iteración iteración iteración iteración tabla resultado decodificación para una snr bit decodificado correctament iteración iteración iteración iteración iteración iteración iteración como observa tabla logra decodifi cación total del paquet esto debe contami nación ruido tan alta decodificador gra objetivo ademá proceso realimentación tien efecto negativo debido cada iteración contaminan más los dato dado número error alto con realimentación introduc más error hace mejor decodificación tabla como efecto realimentación cada iteración mejora proceso decodificación ademá snr está rango medio tabla observa siso logra decodificar los bit desd primera iteración acuerdo las tabla podemo ver sufi cient con iteracion para decodificación figura muestra las curva ber para los resultado del turbo decodificador con una entrada bit paquet bit figura curva ber figura pued observar partir curva iteración presenta una menor relación también pued apreciar rata error bit ber disminuy por cada iteración ber más baja alcanzada está orden esto debe tamaño muestra entrada está bit desea obten una ber del orden necesita una entrada mínima millon bit decir cuarenta mil paquet bit los resultado obtenido área velocidad sinteti zarlo fpga stratix iii pre sentan tabla parámetro área desempeño area alut velocidad mhz turbo decodifi cador acuerdo los resultado presentado tabla alcanza una frecuencia reloj debe tener cuenta número ciclo para cada iteración debe multiplicar por dos dado sistema para cada iteración hace intercalación des pué deintercalación número ciclo gasta una sola iteración para paquet bit incluido bit cola ciclo esto pued obten siguient ecuación ciclo inicialización cálculo rama alfa cálculo beta llrs número iteracion niter packets packets ciclo ciclo tiempo total para primera iteración número ciclo por periodo tiempo total para iteracion dond tienen resultado decodificación para snr bastant tas luego tasa está dada por relación tamaño paquet sobr tiempo caso snr baja sólo basta con una sola iteración como observó tabla para est caso tasa obtenida las tasa alcanzada son muy alta debido diseño secuenci procesando dato dato como observó ecuación dado retardo tien sistema secuenci des arrolló otro diseño cual paraleliza sistema est diseño consist realizar manera simultanea cálculo para dato para est caso paquet incluida información cola divid dato procesamiento paralelo para total paquet entonc ecuación tamaño paquet con esta paralelización obtien para una itera ción número ciclo sin embargo fre cuencia obtenida descendió considerablement mhz área ocupada fue alut decir cuadruplico área redujo velocidad cuar part esto debe las unidad para cálculo rama métrica hacia delant métrica hacia atrá llrs ahora realizan cálculo manera simultánea para dato decir los bloqu presenta ron las figura del replican vece aumenta considerablement área pero esto afecta finalment desempeño dado con ciclo para primera iteración por periodo obtien tiempo total para iteración entonc tasa obtenida para iteracion para iteración esta tasa corresponden dobl las obtenida caso serial exactament vece conclusion acuerdo los resultado obtenido para las tasa una cuatro iteracion clarament paral lismo juega papel muy important hora del cálculo del tiempo total ejecución pesar frecuencia redujo cuarta part esto afecta resultado tasa tamaño del paquet procesamiento como indica ecuación factor multiplicativo hace número ciclo reduzca factor para caso paralelo naturaleza serial del algoritmo max log map hace sea difícil una implementación paralela hardwa sin embargo realizó paralelismo nivel pro cesamiento los dato como fue caso generar manera simultánea cálculo rama alfa beta llrs para dato una desventaja evident los turbo código tardo decodificación causado por número ite racion requieren para una ber dada sin bargo cuando snr suficientement buena cir ruido contaminación tan alto pro ceso decodificación converg valor mayor rrección posibl decodificador pued entregar número menor iteracion cual coincid exactament con predic teoría turbo codi ficación para obtención dato ber práctico debe tener cuenta número bit necesitan para lectura ber muy baja pued ser muy alto pued requerir número paquet prueba grand para obten modelamiento correcto ber cual trae como consecuencia tiempo simula ción procesamiento bastant alto por ejemplo una ber significa cada millon bit erróneo por teoría básica estadística para poder asegurar una ber necesitan por meno prueba dond cumpla condición esto significa necesitarían enviar por meno millon bit para paquet bit esto paquet cual prueba travé tiempo procesamiento bastant largo referencia costello forney channel code road channel capac proceed ieee junio issn doi jproc boutillon douillard montorsi iter decod concaten convolut code implement issu proceed ieee junio issn doi jproc rajor nandi jamadagani architectur time reconfigur channel decod ieee intern confer enc communic icc proceed dresden alemania junio issn doi icc cheol shin simd processor base turbo decod support multipl third generat wireless standard ieee transact vlsi sys tem julio issn doi tvlsi leroux jego add jezequel turbo decod product code fpga devic ieee intern symposium cir cuit system orlean unit state mayo doi isca ismail nafi fpga base implement msova turbo decod system chip real time applica tion intern workshop ieee diciembr doi iwsoc chavez gamarra pardo deco dificador turbo map varia iteracion ingeniería desarrollo abril issn han erdogan arslan high speed max log map turbo siso decod implement branch metric normal proceed ieee comput societi annual symposium vlsi mayo doi isvlsi high rate packet data air terfac specif generat partnership pro ject standard version septiembr fecha consulta junio org public_html spec pietrobon implement formanc turbo map decod intern satellit communic enero febrero doi sici aid close perfect code ieee spectrum marzo issn doi mspec sabeti ahmadi tepe vlsi design max log map decod annual ieee northeast workshop junio doi newca papaharalabo sweeney evan siso algorithm base max log map log map turbo decod institut engi neer technolog febrero doi iet woodard robertson turbo decod detect wireless applica tion proceed ieee junio issn doi jproc bar olier devic method estim seri symbol patent unit state abril 