/home/IC/test1/rtl/RST_SYN.v
/home/IC/test1/rtl/clock_divider.v
/home/IC/test1/rtl/SYS_CTRL.v
/home/IC/test1/rtl/MUX_prescale.v
/home/IC/test1/rtl/UART/TX/SERIALIZER.v
/home/IC/test1/rtl/UART/TX/MUX4x1.v
/home/IC/test1/rtl/UART/TX/FSM_TX.v
/home/IC/test1/rtl/UART/TX/parity_calc.v
/home/IC/test1/rtl/UART/RX/strt_check_RX.v
/home/IC/test1/rtl/UART/RX/stop_check_RX.v
/home/IC/test1/rtl/UART/RX/RX_TOP.v
/home/IC/test1/rtl/UART/RX/FSM_RX.v
/home/IC/test1/rtl/UART/RX/parity_check_RX.v
/home/IC/test1/rtl/UART/RX/data_sampling_RX.v
/home/IC/test1/rtl/UART/RX/edge_bit_counter_RX.v
/home/IC/test1/rtl/UART/RX/deserializer_RX.v
/home/IC/test1/rtl/FIFO/FIFO_WR.v
/home/IC/test1/rtl/FIFO/FIFO_MEM_CNTRL.v
/home/IC/test1/rtl/FIFO/DF_SYNC.v
/home/IC/test1/rtl/FIFO/FIFO_RD.v
/home/IC/test1/rtl/Register_File.v
/home/IC/test1/rtl/ALU.v
/home/IC/test1/rtl/FIFO/ASYNC_FIFO.v
/home/IC/test1/rtl/UART/TX/TOP_TX.v
/home/IC/test1/rtl/CLK_gating.v
/home/IC/test1/rtl/DATA_SYNC.v
/home/IC/test1/rtl/PULSE_GEN.v 
/home/IC/test1/rtl/SYS_TOP.v

