//==============================================================================
//
// The code is generated by Intel Compiler for SystemC, version 1.6.14
// see more information at https://github.com/intel/systemc-compiler
//
//==============================================================================

//==============================================================================
//
// Module: testbench ()
//
module testbench // "tb_inst"
(
);

// Variables generated for SystemC signals
logic sig;


//------------------------------------------------------------------------------
// Child module instances

my_module a
(
  .in(sig)
);

endmodule



//==============================================================================
//
// Verilog intrinsic for module: my_module (test_verilog_intrinsic.cpp:34:5)
//
module my_module(input in);
   // Some verilog code
endmodule
    
