# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 10
attribute \cells_not_processed 1
attribute \src "dut.sv:1.1-16.10"
module \arrays01
  attribute \src "dut.sv:10.1-14.4"
  wire width 4 $0$memwr$\memory$dut.sv:12$1_ADDR[3:0]$3
  attribute \src "dut.sv:10.1-14.4"
  wire width 4 $0$memwr$\memory$dut.sv:12$1_DATA[3:0]$4
  attribute \src "dut.sv:10.1-14.4"
  wire width 4 $0$memwr$\memory$dut.sv:12$1_EN[3:0]$5
  attribute \src "dut.sv:10.1-14.4"
  wire width 4 $0\rd_data[3:0]
  attribute \src "dut.sv:10.1-14.4"
  wire width 4 $1$memwr$\memory$dut.sv:12$1_ADDR[3:0]$6
  attribute \src "dut.sv:10.1-14.4"
  wire width 4 $1$memwr$\memory$dut.sv:12$1_DATA[3:0]$7
  attribute \src "dut.sv:10.1-14.4"
  wire width 4 $1$memwr$\memory$dut.sv:12$1_EN[3:0]$8
  attribute \src "dut.sv:13.13-13.19"
  wire width 4 $memrd$\memory$dut.sv:13$9_DATA
  attribute \src "dut.sv:12.3-12.26"
  wire width 4 $memwr$\memory$dut.sv:12$1_ADDR
  attribute \src "dut.sv:12.3-12.26"
  wire width 4 $memwr$\memory$dut.sv:12$1_DATA
  attribute \src "dut.sv:12.3-12.26"
  wire width 4 $memwr$\memory$dut.sv:12$1_EN
  attribute \src "dut.sv:4.13-4.17"
  wire width 4 input 3 \addr
  attribute \src "dut.sv:3.7-3.12"
  wire input 1 \clock
  attribute \src "dut.sv:5.14-5.21"
  wire width 4 output 5 \rd_data
  attribute \src "dut.sv:3.14-3.16"
  wire input 2 \we
  attribute \src "dut.sv:4.19-4.26"
  wire width 4 input 4 \wr_data
  attribute \src "dut.sv:8.11-8.17"
  memory width 4 size 16 \memory
  attribute \src "dut.sv:13.13-13.19"
  cell $memrd $memrd$\memory$dut.sv:13$9
    parameter \ABITS 4
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\memory"
    parameter \TRANSPARENT 0
    parameter \WIDTH 4
    connect \ADDR \addr
    connect \CLK 1'x
    connect \DATA $memrd$\memory$dut.sv:13$9_DATA
    connect \EN 1'x
  end
  attribute \src "dut.sv:10.1-14.4"
  process $proc$dut.sv:10$2
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0$memwr$\memory$dut.sv:12$1_ADDR[3:0]$3 $1$memwr$\memory$dut.sv:12$1_ADDR[3:0]$6
    assign $0$memwr$\memory$dut.sv:12$1_DATA[3:0]$4 $1$memwr$\memory$dut.sv:12$1_DATA[3:0]$7
    assign $0$memwr$\memory$dut.sv:12$1_EN[3:0]$5 $1$memwr$\memory$dut.sv:12$1_EN[3:0]$8
    assign $0\rd_data[3:0] $memrd$\memory$dut.sv:13$9_DATA
    attribute \src "dut.sv:11.2-12.27"
    switch \we
      attribute \src "dut.sv:11.6-11.8"
      case 1'1
        assign { } { }
        assign { } { }
        assign { } { }
        assign $1$memwr$\memory$dut.sv:12$1_ADDR[3:0]$6 \addr
        assign $1$memwr$\memory$dut.sv:12$1_DATA[3:0]$7 \wr_data
        assign $1$memwr$\memory$dut.sv:12$1_EN[3:0]$8 4'1111
      case 
        assign $1$memwr$\memory$dut.sv:12$1_ADDR[3:0]$6 4'x
        assign $1$memwr$\memory$dut.sv:12$1_DATA[3:0]$7 4'x
        assign $1$memwr$\memory$dut.sv:12$1_EN[3:0]$8 4'0000
    end
    sync posedge \clock
      update \rd_data $0\rd_data[3:0]
      update $memwr$\memory$dut.sv:12$1_ADDR $0$memwr$\memory$dut.sv:12$1_ADDR[3:0]$3
      update $memwr$\memory$dut.sv:12$1_DATA $0$memwr$\memory$dut.sv:12$1_DATA[3:0]$4
      update $memwr$\memory$dut.sv:12$1_EN $0$memwr$\memory$dut.sv:12$1_EN[3:0]$5
      attribute \src "dut.sv:12.3-12.26"
      memwr \memory $1$memwr$\memory$dut.sv:12$1_ADDR[3:0]$6 $1$memwr$\memory$dut.sv:12$1_DATA[3:0]$7 $1$memwr$\memory$dut.sv:12$1_EN[3:0]$8 0'x
  end
end
