% アーキテクチャ検討報告書(Group18)
% 1029-28-9483 勝田 峻太朗
 1029-28-1547 住江 祐哉
% \西暦 \today

# 概要

## 要求仕様

+ 16bit固定長命令を読み込む
+ ロード・ストアアーキテクチャと2オペランド形式の命令セット(演算add,sub,and,or)を実装する
+ 分岐命令(無条件/条件)を実装する.
+ 入出力命令・停止命令も実装する
+ ジャンプ命令の実装.

## 設計目標

4ステージマルチサイクルプロセッサを作る.
余裕があれば,パイプライン処理へも対応する.

## 方針

始め、トップダウン形式でプロセッサ全体をモジュールに分割し,設計を検討する.
以下に分割した各モジュールを示す.

### IF:命令フェッチ(p1.v)

プログラムカウンタ、命令メモリを含むモジュールである
マルチプレクサ、加算器も含む
このモジュールで16bit固定長命令が書かれたプログラムを命令メモリから読み出し、このプロセスで行う命令を決定する

### ID:命令レコードとレジスタフェッチ(p2.v)

読み出したり、書き込んだりするためのデータが保存されたレジスタ、符号拡張器が含まれているモジュールである.
このモジュールではレジスタからの読み出しと、命令セットに書かれている定数のビット変換を行う.
制御もここで行う.

### EX:命令実行とアドレス生成(p3.v)

ここで演算命令の演算を行う
ビットシフタ、加算器、ALU、マルチプレクサが含まれる

### MEM:メモリ・アクセス(p4.v)

データメモリとそれに対する読み込み,書き込み機能を持つ.

### コントローラー(Controller.v)

全体に適切なクロックを送り,マルチサイクル実行を実現するモジュール.

## 特長

+ 8本の汎用レジスタ
+ 16bit,4096wordsの主記憶と命令メモリ
+ 4ステージによるマルチサイクル方式による実行

# 高速化/並列処理の方式

高速化はp2とp5の並列処理で目指す.

# 性能/コストの予測

## 性能

SIMPLE/Bアーキテクチャと比べて4/5サイクルで実行できるようになる.

## コスト

