# 6 bitowy sumator w architekturze Sklansky'ego (Ladnera-Fischera)
VerilogProject
<br/>
<b>Katalog Archiwum</b>- zawiera generatory 19 bitowych ciągów 0/1 reprezuntujących kolejno: pierwsze 6 bitów to pierwsza liczba, drugie 6 bitów to druga liczba a ostatnie 7 bitów to wynik.
<br/>
<b>Katalog sumator</b> - zawiera napisany przez nas kod Verilog reprezentujący moduł sumatora 6 bitowego w architekturze Sklansky'ego (Ladnera-Fischera)
<br/>
<b>Katalog cmos_yosys_flatten</b> - zawiera skrypt yosys, pozwalający na syntezę modułu sumatora. Zawiera testbench z wbudowanym generatorem i zsyntezowany moduł sumatora.
<br/>
<b>Katalog QFlow</b> - zawiera pliki wynikowe syntezy Qflow a także podfolder z testbenchem i modułem zsyntezowanego przez Qflow sumatora.
