<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z035ffg676-2" LaunchTime="1574689065">
  <File Type="PA-TCL" Name="ov5640_rgb565_1024x768_vga.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="ov5640_rgb565_1024x768_vga_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="ov5640_rgb565_1024x768_vga_reports.tcl"/>
  <File Type="RDS-RDS" Name="ov5640_rgb565_1024x768_vga.vds"/>
  <File Type="RDS-UTIL" Name="ov5640_rgb565_1024x768_vga_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="ov5640_rgb565_1024x768_vga_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="ov5640_rgb565_1024x768_vga.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="ov5640_rgb565_1024x768_vga_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="ov5640_rgb565_1024x768_vga_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/rtl/cmos_capture_data.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="H:/BaiduNetdiskDownload/1_Verilog/1_Verilog/31_ov5640_rgb565_1024x768_vga/rtl/cmos_capture_data.v"/>
        <Attr Name="ImportTime" Val="1547168208"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/i2c_dri.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="H:/BaiduNetdiskDownload/1_Verilog/1_Verilog/31_ov5640_rgb565_1024x768_vga/rtl/i2c_dri.v"/>
        <Attr Name="ImportTime" Val="1531791642"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/i2c_ov5640_rgb565_cfg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="H:/BaiduNetdiskDownload/1_Verilog/1_Verilog/31_ov5640_rgb565_1024x768_vga/rtl/i2c_ov5640_rgb565_cfg.v"/>
        <Attr Name="ImportTime" Val="1547169207"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/vga_driver.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="H:/BaiduNetdiskDownload/1_Verilog/1_Verilog/31_ov5640_rgb565_1024x768_vga/rtl/vga_driver.v"/>
        <Attr Name="ImportTime" Val="1529911227"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/ov5640_rgb565_1024x768_vga.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="H:/BaiduNetdiskDownload/1_Verilog/1_Verilog/31_ov5640_rgb565_1024x768_vga/rtl/ov5640_rgb565_1024x768_vga.v"/>
        <Attr Name="ImportTime" Val="1547168226"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="ov5640_rgb565_1024x768_vga"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/NexyVideo/Nexys-Video-Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../研究生/各个开发板资料/NexyVideo/Nexys-Video-Master.xdc"/>
        <Attr Name="ImportTime" Val="1528310786"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/NexyVideo/Nexys-Video-Master.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="blk_mem_gen_0"/>
  <BlockFileSet Type="BlockSrcs" Name="rgb2dvi_1"/>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_1"/>
</GenRun>
