# unique_decoder
sv test case

module test_module #( 
             parameter DATA_W = 8 
)(
             input logic clk_in, 
             input logic reset_in, 
             input logic [(DATA_W - 1) : 0] data_in, 

             output logic [(DATA_W - 1) : 0] out_0, 
             output logic out_valid_0, 
             output logic [(DATA_W - 1) : 0] out_1, 
             output logic out_valid_1, 
             output logic [(DATA_W - 1) : 0] out_2, 
             output logic out_valid_2, 
             output logic [(DATA_W - 1) : 0] out_3, 
             output logic out_valid_3 
); 

На вход модуля непрерывно поступает поток данных, значение данных обновляется каждый такт. Модуль должен обновлять значения выходных данных на следующем такте после изменения входных данных. Обновлять нужно как состав данных, так и порядок их выдачи.
Первые входные данные должны быть приняты модулем на первом такте после снятия сигнала сброса, а первое обновление выходных данных должно произойти на следующем (втором) такте.
Выходные данные модуля должны содержать 4 последних различных числа, поступивших на вход модуля. Данные должны отображаться в порядке, обратном поступлению: на out_0 — самые новые данные, на out_3 — самые старые. Пока не поступило 4 различных числа, незадействованные выходы должны выдавать 0 и на них должен быть снят сигнал валидности.

# Пример:

# case 0:
На вход после сброса поступила последовательность: 1, 2, 1, 2, 1, 2, 1.
В момент приёма последнего числа модуль должен выдать на выходе:
out_0: 2,
out_1: 1,
out_2 и out_3 — должны выдавать 0 и не иметь сигналов валидности.

# case 1:
На вход после сброса поступила последовательность: 1, 2, 3, 4, 3, 2, 3, 4, 3, 4.
В момент приёма последнего числа модуль должен выдать на выходе:
out_0: 3,
out_1: 4,
out_2: 2,
out_3: 1.
 
Решение предоставьте в файле test_module.sv, в котором опишите модуль test_module с приведенным выше интерфейсом (интерфейс, имя модуля и имя файла менять нельзя, решение должно содержать только 1 файл).
Если для решения требуются дополнительные модули, опишите их в том же файле test_module.sv после описания test_module.
Сигнал сброса синхронный, длительностью не менее 1 такта, активный уровень 1.
В сбросе все выходы модуля должны быть выставлены в 0.
Если выходные данные невалидны, то на выходе следует выдавать 0 и соответствующий сигнал валидности должен быть равен 0.
