# Тестирование разработанного модуля
Разработка модуля характеризуется не только написанием модуля, описывающего принцип его работы, но и необходимостью доказать его работоспособность.
Работоспособность модуля можно доказать подавая на входы различные значения с последующим получением ожидаемого результата на выходах. В **SystemVerilog** для
базового тестирования модуля используются **тестбенч (testbench)** — это программа, написанная на SystemVerilog, которая не предназначена для синтеза (не превращается в схему). 
Её единственная цель — проверить функциональность синтезируемого модуля (DUT). Данный гайд несет в себе цель научить вас писать простейшие тесты. Проверять работоспособность своего модуля
с помощью тестов гораздо рациональнее хотя бы потому, что вам не приходится ждать по N минут момента, когда сгенерируется битстрим и вы увидите результат на плате. Помимо того, если ваш модуль
отработал неправильно, плата не скажет в каком месте возникла ошибка, а тестбенч (при должном его написании) - скажет.

## Структура гайда
* [Создание testbench в Vivado](#Создание-testbench-в-Vivado)
* [Привязка модуля к тестбенчу](#Привязка-модуля-к-тестбенчу)
* [Запуск симуляции](#Запуск-симуляции)
* [Initial block](#Initial-block)

## Создание testbench в Vivado

## Привязка модуля к тестбенчу

## Запуск симуляции

## Initial block
