Fitter report for b_count
Tue May 20 09:14:01 2014
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. All Package Pins
 10. Output Pin Default Load For Reported TCO
 11. Fitter Resource Utilization by Entity
 12. Control Signals
 13. Non-Global High Fan-Out Signals
 14. Interconnect Usage Summary
 15. LAB External Interconnect
 16. LAB Macrocells
 17. Parallel Expander
 18. Shareable Expander
 19. Logic Cell Interconnection
 20. Fitter Device Options
 21. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Tue May 20 09:14:01 2014   ;
; Quartus II Version    ; 9.1 Build 222 10/21/2009 SJ Web Edition ;
; Revision Name         ; b_count                                 ;
; Top-level Entity Name ; b_count                                 ;
; Family                ; MAX7000S                                ;
; Device                ; EPM7128SLC84-15                         ;
; Timing Models         ; Final                                   ;
; Total macrocells      ; 13 / 128 ( 10 % )                       ;
; Total pins            ; 24 / 68 ( 35 % )                        ;
+-----------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                              ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Option                                                                     ; Setting         ; Default Value ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Device                                                                     ; EPM7128SLC84-15 ;               ;
; Use smart compilation                                                      ; Off             ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On              ; On            ;
; Enable compact report table                                                ; Off             ; Off           ;
; Use TimeQuest Timing Analyzer                                              ; Off             ; Off           ;
; Optimize Timing for ECOs                                                   ; Off             ; Off           ;
; Regenerate full fit report during ECO compiles                             ; Off             ; Off           ;
; Optimize IOC Register Placement for Timing                                 ; On              ; On            ;
; Limit to One Fitting Attempt                                               ; Off             ; Off           ;
; Fitter Initial Placement Seed                                              ; 1               ; 1             ;
; Slow Slew Rate                                                             ; Off             ; Off           ;
; Fitter Effort                                                              ; Auto Fit        ; Auto Fit      ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off             ; Off           ;
; Use Best Effort Settings for Compilation                                   ; Off             ; Off           ;
+----------------------------------------------------------------------------+-----------------+---------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in S:/My Documents/DavidHouston/EE133/EE133_LABS/LAB7/B_count/b_count.pin.


+-------------------------------------------------------+
; Fitter Resource Usage Summary                         ;
+-----------------------------------+-------------------+
; Resource                          ; Usage             ;
+-----------------------------------+-------------------+
; Logic cells                       ; 13 / 128 ( 10 % ) ;
; Registers                         ; 8 / 128 ( 6 % )   ;
; Number of pterms used             ; 51                ;
; User inserted logic elements      ; 0                 ;
; I/O pins                          ; 24 / 68 ( 35 % )  ;
;     -- Clock pins                 ; 0 / 2 ( 0 % )     ;
;     -- Dedicated input pins       ; 0 / 2 ( 0 % )     ;
; Global signals                    ; 0                 ;
; Shareable expanders               ; 8 / 128 ( 6 % )   ;
; Parallel expanders                ; 5 / 120 ( 4 % )   ;
; Cells using turbo bit             ; 13 / 128 ( 10 % ) ;
; Maximum fan-out node              ; load              ;
; Maximum fan-out                   ; 17                ;
; Highest non-global fan-out signal ; load              ;
; Highest non-global fan-out        ; 17                ;
; Total fan-out                     ; 152               ;
; Average fan-out                   ; 3.38              ;
+-----------------------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                  ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name  ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; D[0]  ; 41    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; D[1]  ; 39    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; D[2]  ; 40    ; --       ; 4   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; D[3]  ; 37    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; D[4]  ; 35    ; --       ; 4   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; D[5]  ; 36    ; --       ; 4   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; D[6]  ; 33    ; --       ; 4   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; D[7]  ; 34    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; clk   ; 55    ; --       ; 6   ; 8                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; load  ; 54    ; --       ; 6   ; 17                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; reset ; 57    ; --       ; 6   ; 13                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; up_dn ; 56    ; --       ; 6   ; 9                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                              ;
+------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Q[0] ; 52    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Q[1] ; 51    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Q[2] ; 50    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Q[3] ; 49    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Q[4] ; 48    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Q[5] ; 46    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Q[6] ; 45    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Q[7] ; 44    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
+------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; GND+           ;        ;              ;         ;                 ;
; 2        ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 5        ; 4          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 6        ; 5          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 9        ; 8          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 10       ; 9          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 11       ; 10         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 12       ; 11         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; TDI            ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 16       ; 15         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 17       ; 16         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 18       ; 17         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 21       ; 20         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 22       ; 21         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 23       ; 22         ; --       ; TMS            ; input  ; TTL          ;         ; N               ;
; 24       ; 23         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 25       ; 24         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 28       ; 27         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 29       ; 28         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 30       ; 29         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 31       ; 30         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; D[6]           ; input  ; TTL          ;         ; Y               ;
; 34       ; 33         ; --       ; D[7]           ; input  ; TTL          ;         ; Y               ;
; 35       ; 34         ; --       ; D[4]           ; input  ; TTL          ;         ; Y               ;
; 36       ; 35         ; --       ; D[5]           ; input  ; TTL          ;         ; Y               ;
; 37       ; 36         ; --       ; D[3]           ; input  ; TTL          ;         ; Y               ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; D[1]           ; input  ; TTL          ;         ; Y               ;
; 40       ; 39         ; --       ; D[2]           ; input  ; TTL          ;         ; Y               ;
; 41       ; 40         ; --       ; D[0]           ; input  ; TTL          ;         ; Y               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; Q[7]           ; output ; TTL          ;         ; Y               ;
; 45       ; 44         ; --       ; Q[6]           ; output ; TTL          ;         ; Y               ;
; 46       ; 45         ; --       ; Q[5]           ; output ; TTL          ;         ; Y               ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; Q[4]           ; output ; TTL          ;         ; Y               ;
; 49       ; 48         ; --       ; Q[3]           ; output ; TTL          ;         ; Y               ;
; 50       ; 49         ; --       ; Q[2]           ; output ; TTL          ;         ; Y               ;
; 51       ; 50         ; --       ; Q[1]           ; output ; TTL          ;         ; Y               ;
; 52       ; 51         ; --       ; Q[0]           ; output ; TTL          ;         ; Y               ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; load           ; input  ; TTL          ;         ; Y               ;
; 55       ; 54         ; --       ; clk            ; input  ; TTL          ;         ; Y               ;
; 56       ; 55         ; --       ; up_dn          ; input  ; TTL          ;         ; Y               ;
; 57       ; 56         ; --       ; reset          ; input  ; TTL          ;         ; Y               ;
; 58       ; 57         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 61       ; 60         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 62       ; 61         ; --       ; TCK            ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 64       ; 63         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 65       ; 64         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 68       ; 67         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 69       ; 68         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 70       ; 69         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 71       ; 70         ; --       ; TDO            ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 74       ; 73         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 75       ; 74         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 76       ; 75         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 77       ; 76         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 80       ; 79         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 81       ; 80         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; GND+           ;        ;              ;         ;                 ;
; 84       ; 83         ; --       ; GND+           ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                        ;
+----------------------------+------------+------+------------------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name          ; Library Name ;
+----------------------------+------------+------+------------------------------+--------------+
; |b_count                   ; 13         ; 24   ; |b_count                     ; work         ;
;    |lpm_counter:Q_rtl_0|   ; 13         ; 0    ; |b_count|lpm_counter:Q_rtl_0 ; work         ;
+----------------------------+------------+------+------------------------------+--------------+


+--------------------------------------------------------------------------------------+
; Control Signals                                                                      ;
+------+----------+---------+-------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+-------+--------+----------------------+------------------+
; clk  ; PIN_55   ; 8       ; Clock ; no     ; --                   ; --               ;
+------+----------+---------+-------+--------+----------------------+------------------+


+-------------------------------------------+
; Non-Global High Fan-Out Signals           ;
+---------------------------------+---------+
; Name                            ; Fan-Out ;
+---------------------------------+---------+
; load                            ; 17      ;
; lpm_counter:Q_rtl_0|dffs[0]     ; 15      ;
; lpm_counter:Q_rtl_0|dffs[2]     ; 14      ;
; lpm_counter:Q_rtl_0|dffs[1]     ; 14      ;
; reset                           ; 13      ;
; lpm_counter:Q_rtl_0|dffs[3]     ; 10      ;
; up_dn                           ; 9       ;
; lpm_counter:Q_rtl_0|dffs[4]     ; 9       ;
; clk                             ; 8       ;
; lpm_counter:Q_rtl_0|dffs[5]     ; 8       ;
; lpm_counter:Q_rtl_0|dffs[6]     ; 7       ;
; lpm_counter:Q_rtl_0|dffs[7]     ; 3       ;
; D[6]                            ; 2       ;
; D[5]                            ; 2       ;
; D[4]                            ; 2       ;
; D[2]                            ; 2       ;
; D[7]                            ; 1       ;
; D[3]                            ; 1       ;
; D[1]                            ; 1       ;
; D[0]                            ; 1       ;
; lpm_counter:Q_rtl_0|dffs[6]~100 ; 1       ;
; lpm_counter:Q_rtl_0|dffs[5]~98  ; 1       ;
; lpm_counter:Q_rtl_0|dffs[4]~96  ; 1       ;
; lpm_counter:Q_rtl_0|dffs[2]~94  ; 1       ;
; lpm_counter:Q_rtl_0|dffs[1]~92  ; 1       ;
; lpm_counter:Q_rtl_0|dffs[7]~84  ; 1       ;
; lpm_counter:Q_rtl_0|dffs[7]~83  ; 1       ;
; lpm_counter:Q_rtl_0|dffs[7]~82  ; 1       ;
; lpm_counter:Q_rtl_0|dffs[7]~81  ; 1       ;
; lpm_counter:Q_rtl_0|dffs[3]~52  ; 1       ;
; lpm_counter:Q_rtl_0|dffs[3]~51  ; 1       ;
; lpm_counter:Q_rtl_0|dffs[3]~50  ; 1       ;
; lpm_counter:Q_rtl_0|dffs[3]~49  ; 1       ;
+---------------------------------+---------+


+-----------------------------------------------+
; Interconnect Usage Summary                    ;
+----------------------------+------------------+
; Interconnect Resource Type ; Usage            ;
+----------------------------+------------------+
; Output enables             ; 0 / 6 ( 0 % )    ;
; PIA buffers                ; 20 / 288 ( 7 % ) ;
; PIAs                       ; 20 / 288 ( 7 % ) ;
+----------------------------+------------------+


+----------------------------------------------------------------------------+
; LAB External Interconnect                                                  ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 2.50) ; Number of LABs  (Total = 1) ;
+----------------------------------------------+-----------------------------+
; 0 - 1                                        ; 7                           ;
; 2 - 3                                        ; 0                           ;
; 4 - 5                                        ; 0                           ;
; 6 - 7                                        ; 0                           ;
; 8 - 9                                        ; 0                           ;
; 10 - 11                                      ; 0                           ;
; 12 - 13                                      ; 0                           ;
; 14 - 15                                      ; 0                           ;
; 16 - 17                                      ; 0                           ;
; 18 - 19                                      ; 0                           ;
; 20 - 21                                      ; 1                           ;
+----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 1.63) ; Number of LABs  (Total = 1) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 7                           ;
; 1                                      ; 0                           ;
; 2                                      ; 0                           ;
; 3                                      ; 0                           ;
; 4                                      ; 0                           ;
; 5                                      ; 0                           ;
; 6                                      ; 0                           ;
; 7                                      ; 0                           ;
; 8                                      ; 0                           ;
; 9                                      ; 0                           ;
; 10                                     ; 0                           ;
; 11                                     ; 0                           ;
; 12                                     ; 0                           ;
; 13                                     ; 1                           ;
+----------------------------------------+-----------------------------+


+---------------------------------------------------------+
; Parallel Expander                                       ;
+--------------------------+------------------------------+
; Parallel Expander Length ; Number of Parallel Expanders ;
+--------------------------+------------------------------+
; 0                        ; 0                            ;
; 1                        ; 5                            ;
+--------------------------+------------------------------+


+-------------------------------------------------------------------------------+
; Shareable Expander                                                            ;
+-------------------------------------------------+-----------------------------+
; Number of shareable expanders  (Average = 1.00) ; Number of LABs  (Total = 1) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 7                           ;
; 1                                               ; 0                           ;
; 2                                               ; 0                           ;
; 3                                               ; 0                           ;
; 4                                               ; 0                           ;
; 5                                               ; 0                           ;
; 6                                               ; 0                           ;
; 7                                               ; 0                           ;
; 8                                               ; 1                           ;
+-------------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                                                                                                                                                                                                                                                                                                                                           ; Output                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;  E  ; LC80       ; reset, load, D[0], lpm_counter:Q_rtl_0|dffs[0], clk                                                                                                                                                                                                                                                                                                                                             ; lpm_counter:Q_rtl_0|dffs[0], Q[0], lpm_counter:Q_rtl_0|dffs[1], lpm_counter:Q_rtl_0|dffs[2], lpm_counter:Q_rtl_0|dffs[3]~49, lpm_counter:Q_rtl_0|dffs[3]~50, lpm_counter:Q_rtl_0|dffs[3]~52, lpm_counter:Q_rtl_0|dffs[3], lpm_counter:Q_rtl_0|dffs[4], lpm_counter:Q_rtl_0|dffs[5], lpm_counter:Q_rtl_0|dffs[6], lpm_counter:Q_rtl_0|dffs[7]~81, lpm_counter:Q_rtl_0|dffs[7]~82, lpm_counter:Q_rtl_0|dffs[7]~84, lpm_counter:Q_rtl_0|dffs[7] ;
;  E  ; LC77       ; lpm_counter:Q_rtl_0|dffs[1]~92, reset, load, lpm_counter:Q_rtl_0|dffs[1], up_dn, lpm_counter:Q_rtl_0|dffs[0], clk                                                                                                                                                                                                                                                                               ; lpm_counter:Q_rtl_0|dffs[1], Q[1], lpm_counter:Q_rtl_0|dffs[2], lpm_counter:Q_rtl_0|dffs[3]~49, lpm_counter:Q_rtl_0|dffs[3]~50, lpm_counter:Q_rtl_0|dffs[3]~52, lpm_counter:Q_rtl_0|dffs[3], lpm_counter:Q_rtl_0|dffs[4], lpm_counter:Q_rtl_0|dffs[5], lpm_counter:Q_rtl_0|dffs[6], lpm_counter:Q_rtl_0|dffs[7]~81, lpm_counter:Q_rtl_0|dffs[7]~82, lpm_counter:Q_rtl_0|dffs[7]~84, lpm_counter:Q_rtl_0|dffs[7]                              ;
;  E  ; LC75       ; lpm_counter:Q_rtl_0|dffs[2]~94, reset, load, lpm_counter:Q_rtl_0|dffs[1], up_dn, lpm_counter:Q_rtl_0|dffs[0], D[2], lpm_counter:Q_rtl_0|dffs[2], clk                                                                                                                                                                                                                                            ; lpm_counter:Q_rtl_0|dffs[2], Q[2], lpm_counter:Q_rtl_0|dffs[3]~49, lpm_counter:Q_rtl_0|dffs[3]~50, lpm_counter:Q_rtl_0|dffs[3]~52, lpm_counter:Q_rtl_0|dffs[3], lpm_counter:Q_rtl_0|dffs[4], lpm_counter:Q_rtl_0|dffs[5], lpm_counter:Q_rtl_0|dffs[6], lpm_counter:Q_rtl_0|dffs[7]~81, lpm_counter:Q_rtl_0|dffs[7]~82, lpm_counter:Q_rtl_0|dffs[7]~84, lpm_counter:Q_rtl_0|dffs[7], lpm_counter:Q_rtl_0|dffs[2]~94                           ;
;  E  ; LC73       ; reset, lpm_counter:Q_rtl_0|dffs[3]~51, lpm_counter:Q_rtl_0|dffs[3]~52, load, lpm_counter:Q_rtl_0|dffs[2], up_dn, lpm_counter:Q_rtl_0|dffs[3], lpm_counter:Q_rtl_0|dffs[1], lpm_counter:Q_rtl_0|dffs[0], lpm_counter:Q_rtl_0|dffs[3]~49, lpm_counter:Q_rtl_0|dffs[3]~50, clk                                                                                                                     ; lpm_counter:Q_rtl_0|dffs[3]~52, lpm_counter:Q_rtl_0|dffs[3], Q[3], lpm_counter:Q_rtl_0|dffs[4], lpm_counter:Q_rtl_0|dffs[5], lpm_counter:Q_rtl_0|dffs[6], lpm_counter:Q_rtl_0|dffs[7]~81, lpm_counter:Q_rtl_0|dffs[7]~82, lpm_counter:Q_rtl_0|dffs[7]~84, lpm_counter:Q_rtl_0|dffs[7]                                                                                                                                                        ;
;  E  ; LC72       ; lpm_counter:Q_rtl_0|dffs[4]~96, reset, load, lpm_counter:Q_rtl_0|dffs[3], up_dn, lpm_counter:Q_rtl_0|dffs[2], lpm_counter:Q_rtl_0|dffs[1], lpm_counter:Q_rtl_0|dffs[0], D[4], lpm_counter:Q_rtl_0|dffs[4], clk                                                                                                                                                                                  ; lpm_counter:Q_rtl_0|dffs[4], Q[4], lpm_counter:Q_rtl_0|dffs[5], lpm_counter:Q_rtl_0|dffs[6], lpm_counter:Q_rtl_0|dffs[7]~81, lpm_counter:Q_rtl_0|dffs[7]~82, lpm_counter:Q_rtl_0|dffs[7]~84, lpm_counter:Q_rtl_0|dffs[7], lpm_counter:Q_rtl_0|dffs[4]~96                                                                                                                                                                                     ;
;  E  ; LC69       ; lpm_counter:Q_rtl_0|dffs[5]~98, reset, load, lpm_counter:Q_rtl_0|dffs[3], up_dn, lpm_counter:Q_rtl_0|dffs[2], lpm_counter:Q_rtl_0|dffs[1], lpm_counter:Q_rtl_0|dffs[4], lpm_counter:Q_rtl_0|dffs[0], D[5], lpm_counter:Q_rtl_0|dffs[5], clk                                                                                                                                                     ; lpm_counter:Q_rtl_0|dffs[5], Q[5], lpm_counter:Q_rtl_0|dffs[6], lpm_counter:Q_rtl_0|dffs[7]~81, lpm_counter:Q_rtl_0|dffs[7]~82, lpm_counter:Q_rtl_0|dffs[7]~84, lpm_counter:Q_rtl_0|dffs[7], lpm_counter:Q_rtl_0|dffs[5]~98                                                                                                                                                                                                                  ;
;  E  ; LC67       ; lpm_counter:Q_rtl_0|dffs[6]~100, reset, load, lpm_counter:Q_rtl_0|dffs[5], up_dn, lpm_counter:Q_rtl_0|dffs[3], lpm_counter:Q_rtl_0|dffs[2], lpm_counter:Q_rtl_0|dffs[1], lpm_counter:Q_rtl_0|dffs[4], lpm_counter:Q_rtl_0|dffs[0], D[6], lpm_counter:Q_rtl_0|dffs[6], clk                                                                                                                       ; lpm_counter:Q_rtl_0|dffs[6], Q[6], lpm_counter:Q_rtl_0|dffs[7]~81, lpm_counter:Q_rtl_0|dffs[7]~82, lpm_counter:Q_rtl_0|dffs[7]~84, lpm_counter:Q_rtl_0|dffs[7], lpm_counter:Q_rtl_0|dffs[6]~100                                                                                                                                                                                                                                              ;
;  E  ; LC65       ; reset, lpm_counter:Q_rtl_0|dffs[7]~83, lpm_counter:Q_rtl_0|dffs[7]~84, load, lpm_counter:Q_rtl_0|dffs[6], up_dn, lpm_counter:Q_rtl_0|dffs[7], lpm_counter:Q_rtl_0|dffs[5], lpm_counter:Q_rtl_0|dffs[3], lpm_counter:Q_rtl_0|dffs[2], lpm_counter:Q_rtl_0|dffs[1], lpm_counter:Q_rtl_0|dffs[4], lpm_counter:Q_rtl_0|dffs[0], lpm_counter:Q_rtl_0|dffs[7]~81, lpm_counter:Q_rtl_0|dffs[7]~82, clk ; lpm_counter:Q_rtl_0|dffs[7]~84, lpm_counter:Q_rtl_0|dffs[7], Q[7]                                                                                                                                                                                                                                                                                                                                                                            ;
;  E  ; LC76       ; D[1], reset, load                                                                                                                                                                                                                                                                                                                                                                               ; lpm_counter:Q_rtl_0|dffs[1]                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  E  ; LC74       ; D[2], reset, load, lpm_counter:Q_rtl_0|dffs[2]                                                                                                                                                                                                                                                                                                                                                  ; lpm_counter:Q_rtl_0|dffs[2]                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  E  ; LC71       ; D[4], reset, load, lpm_counter:Q_rtl_0|dffs[4]                                                                                                                                                                                                                                                                                                                                                  ; lpm_counter:Q_rtl_0|dffs[4]                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  E  ; LC68       ; D[5], reset, load, lpm_counter:Q_rtl_0|dffs[5]                                                                                                                                                                                                                                                                                                                                                  ; lpm_counter:Q_rtl_0|dffs[5]                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  E  ; LC66       ; D[6], reset, load, lpm_counter:Q_rtl_0|dffs[6]                                                                                                                                                                                                                                                                                                                                                  ; lpm_counter:Q_rtl_0|dffs[6]                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Tue May 20 09:14:00 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off b_count -c b_count
Info: Selected device EPM7128SLC84-15 for design "b_count"
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 169 megabytes
    Info: Processing ended: Tue May 20 09:14:01 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


