-- somador de 4 bits(utiliza o FA para cada um dos bits dos operandos)
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity somador is
	Port ( x : in STD_LOGIC_VECTOR (3 downto 0);
		     y : in STD_LOGIC_VECTOR (3 downto 0);
		     ci : in STD_LOGIC;
		     z : out STD_LOGIC_VECTOR (3 downto 0);
		     co : out STD_LOGIC);
end somador;

architecture Behavioral of somador is

component FA is 
  Port ( x, y, ci: in STD_LOGIC;
          z, co: out STD_LOGIC);
end component;

signal c0: std_logic := '0'; -- carry de entrada
signal c1: std_logic; -- primeiro carry out/segundo carry in
signal c2: std_logic; -- segundo carry out/terceiro carry in
signal c3: std_logic; -- último carry out

begin
	FA0: FA port map(x(0), y(0), c0, z(0), c1); -- realiza a soma de 1 bit com os primeiros bits dos operandos
  FA1: FA port map(x(1), y(1), c1, z(1), c2); -- realiza a soma de 1 bit com os segundos bits dos operandos
  FA2: FA port map(x(2), y(2), c2, z(2), c3); -- realiza a soma de 1 bit com os terceiros bits dos operandos
  FA3: FA port map(x(3), y(3), c3, z(3), co); -- realiza a soma de 1 bit com os últimos bits dos operandos
end Behavioral;
