
SmartHomeSlave.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000510  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00800060  00800060  00000584  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          00000012  00800060  00800060  00000584  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000584  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  000005b4  2**2
                  CONTENTS, READONLY
  5 .debug_info   000004e6  00000000  00000000  000005f0  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 000004a3  00000000  00000000  00000ad6  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000115  00000000  00000000  00000f79  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_str    00000196  00000000  00000000  0000108e  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
   8:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
   c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  10:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  14:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  18:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  1c:	0c 94 0d 02 	jmp	0x41a	; 0x41a <__vector_7>
  20:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  24:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  28:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  2c:	0c 94 cf 01 	jmp	0x39e	; 0x39e <__vector_11>
  30:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  34:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  38:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  3c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  40:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  44:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  48:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  4c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  50:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_clear_bss>:
  60:	20 e0       	ldi	r18, 0x00	; 0
  62:	a0 e6       	ldi	r26, 0x60	; 96
  64:	b0 e0       	ldi	r27, 0x00	; 0
  66:	01 c0       	rjmp	.+2      	; 0x6a <.do_clear_bss_start>

00000068 <.do_clear_bss_loop>:
  68:	1d 92       	st	X+, r1

0000006a <.do_clear_bss_start>:
  6a:	a2 37       	cpi	r26, 0x72	; 114
  6c:	b2 07       	cpc	r27, r18
  6e:	e1 f7       	brne	.-8      	; 0x68 <.do_clear_bss_loop>
  70:	0e 94 7c 01 	call	0x2f8	; 0x2f8 <main>
  74:	0c 94 86 02 	jmp	0x50c	; 0x50c <_exit>

00000078 <__bad_interrupt>:
  78:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000007c <DCMotor_Init>:
  7c:	41 e0       	ldi	r20, 0x01	; 1
  7e:	63 e0       	ldi	r22, 0x03	; 3
  80:	82 e0       	ldi	r24, 0x02	; 2
  82:	0e 94 79 00 	call	0xf2	; 0xf2 <DIO_SetPinDir>
  86:	41 e0       	ldi	r20, 0x01	; 1
  88:	64 e0       	ldi	r22, 0x04	; 4
  8a:	82 e0       	ldi	r24, 0x02	; 2
  8c:	0e 94 79 00 	call	0xf2	; 0xf2 <DIO_SetPinDir>
  90:	41 e0       	ldi	r20, 0x01	; 1
  92:	63 e0       	ldi	r22, 0x03	; 3
  94:	81 e0       	ldi	r24, 0x01	; 1
  96:	0e 94 79 00 	call	0xf2	; 0xf2 <DIO_SetPinDir>
  9a:	0c 94 5c 02 	jmp	0x4b8	; 0x4b8 <PWM0_Init>

0000009e <DCMotor_SetSpeed>:
  9e:	88 0f       	add	r24, r24
  a0:	98 2f       	mov	r25, r24
  a2:	99 0f       	add	r25, r25
  a4:	99 0f       	add	r25, r25
  a6:	89 0f       	add	r24, r25
  a8:	90 e0       	ldi	r25, 0x00	; 0
  aa:	0c 94 64 02 	jmp	0x4c8	; 0x4c8 <PWM0_Generate>

000000ae <DCMotor_SetDir>:
  ae:	88 23       	and	r24, r24
  b0:	19 f0       	breq	.+6      	; 0xb8 <DCMotor_SetDir+0xa>
  b2:	81 30       	cpi	r24, 0x01	; 1
  b4:	41 f0       	breq	.+16     	; 0xc6 <DCMotor_SetDir+0x18>
  b6:	08 95       	ret
  b8:	41 e0       	ldi	r20, 0x01	; 1
  ba:	63 e0       	ldi	r22, 0x03	; 3
  bc:	82 e0       	ldi	r24, 0x02	; 2
  be:	0e 94 de 00 	call	0x1bc	; 0x1bc <DIO_WritePin>
  c2:	40 e0       	ldi	r20, 0x00	; 0
  c4:	06 c0       	rjmp	.+12     	; 0xd2 <DCMotor_SetDir+0x24>
  c6:	40 e0       	ldi	r20, 0x00	; 0
  c8:	63 e0       	ldi	r22, 0x03	; 3
  ca:	82 e0       	ldi	r24, 0x02	; 2
  cc:	0e 94 de 00 	call	0x1bc	; 0x1bc <DIO_WritePin>
  d0:	41 e0       	ldi	r20, 0x01	; 1
  d2:	64 e0       	ldi	r22, 0x04	; 4
  d4:	82 e0       	ldi	r24, 0x02	; 2
  d6:	0c 94 de 00 	jmp	0x1bc	; 0x1bc <DIO_WritePin>

000000da <DCMotor_Start>:
  da:	0c 94 6e 02 	jmp	0x4dc	; 0x4dc <PWM0_Start>

000000de <DCMotor_Stop>:
  de:	40 e0       	ldi	r20, 0x00	; 0
  e0:	63 e0       	ldi	r22, 0x03	; 3
  e2:	82 e0       	ldi	r24, 0x02	; 2
  e4:	0e 94 de 00 	call	0x1bc	; 0x1bc <DIO_WritePin>
  e8:	40 e0       	ldi	r20, 0x00	; 0
  ea:	64 e0       	ldi	r22, 0x04	; 4
  ec:	82 e0       	ldi	r24, 0x02	; 2
  ee:	0c 94 de 00 	jmp	0x1bc	; 0x1bc <DIO_WritePin>

000000f2 <DIO_SetPinDir>:
  f2:	44 23       	and	r20, r20
  f4:	79 f1       	breq	.+94     	; 0x154 <DIO_SetPinDir+0x62>
  f6:	41 30       	cpi	r20, 0x01	; 1
  f8:	09 f0       	breq	.+2      	; 0xfc <DIO_SetPinDir+0xa>
  fa:	5f c0       	rjmp	.+190    	; 0x1ba <DIO_SetPinDir+0xc8>
  fc:	81 30       	cpi	r24, 0x01	; 1
  fe:	79 f0       	breq	.+30     	; 0x11e <DIO_SetPinDir+0x2c>
 100:	28 f0       	brcs	.+10     	; 0x10c <DIO_SetPinDir+0x1a>
 102:	82 30       	cpi	r24, 0x02	; 2
 104:	a9 f0       	breq	.+42     	; 0x130 <DIO_SetPinDir+0x3e>
 106:	83 30       	cpi	r24, 0x03	; 3
 108:	e1 f0       	breq	.+56     	; 0x142 <DIO_SetPinDir+0x50>
 10a:	08 95       	ret
 10c:	2a b3       	in	r18, 0x1a	; 26
 10e:	81 e0       	ldi	r24, 0x01	; 1
 110:	90 e0       	ldi	r25, 0x00	; 0
 112:	01 c0       	rjmp	.+2      	; 0x116 <DIO_SetPinDir+0x24>
 114:	88 0f       	add	r24, r24
 116:	6a 95       	dec	r22
 118:	ea f7       	brpl	.-6      	; 0x114 <DIO_SetPinDir+0x22>
 11a:	82 2b       	or	r24, r18
 11c:	2c c0       	rjmp	.+88     	; 0x176 <DIO_SetPinDir+0x84>
 11e:	27 b3       	in	r18, 0x17	; 23
 120:	81 e0       	ldi	r24, 0x01	; 1
 122:	90 e0       	ldi	r25, 0x00	; 0
 124:	01 c0       	rjmp	.+2      	; 0x128 <DIO_SetPinDir+0x36>
 126:	88 0f       	add	r24, r24
 128:	6a 95       	dec	r22
 12a:	ea f7       	brpl	.-6      	; 0x126 <DIO_SetPinDir+0x34>
 12c:	82 2b       	or	r24, r18
 12e:	2e c0       	rjmp	.+92     	; 0x18c <DIO_SetPinDir+0x9a>
 130:	24 b3       	in	r18, 0x14	; 20
 132:	81 e0       	ldi	r24, 0x01	; 1
 134:	90 e0       	ldi	r25, 0x00	; 0
 136:	01 c0       	rjmp	.+2      	; 0x13a <DIO_SetPinDir+0x48>
 138:	88 0f       	add	r24, r24
 13a:	6a 95       	dec	r22
 13c:	ea f7       	brpl	.-6      	; 0x138 <DIO_SetPinDir+0x46>
 13e:	82 2b       	or	r24, r18
 140:	30 c0       	rjmp	.+96     	; 0x1a2 <DIO_SetPinDir+0xb0>
 142:	21 b3       	in	r18, 0x11	; 17
 144:	81 e0       	ldi	r24, 0x01	; 1
 146:	90 e0       	ldi	r25, 0x00	; 0
 148:	01 c0       	rjmp	.+2      	; 0x14c <DIO_SetPinDir+0x5a>
 14a:	88 0f       	add	r24, r24
 14c:	6a 95       	dec	r22
 14e:	ea f7       	brpl	.-6      	; 0x14a <DIO_SetPinDir+0x58>
 150:	82 2b       	or	r24, r18
 152:	32 c0       	rjmp	.+100    	; 0x1b8 <DIO_SetPinDir+0xc6>
 154:	81 30       	cpi	r24, 0x01	; 1
 156:	89 f0       	breq	.+34     	; 0x17a <DIO_SetPinDir+0x88>
 158:	28 f0       	brcs	.+10     	; 0x164 <DIO_SetPinDir+0x72>
 15a:	82 30       	cpi	r24, 0x02	; 2
 15c:	c9 f0       	breq	.+50     	; 0x190 <DIO_SetPinDir+0x9e>
 15e:	83 30       	cpi	r24, 0x03	; 3
 160:	11 f1       	breq	.+68     	; 0x1a6 <DIO_SetPinDir+0xb4>
 162:	08 95       	ret
 164:	2a b3       	in	r18, 0x1a	; 26
 166:	81 e0       	ldi	r24, 0x01	; 1
 168:	90 e0       	ldi	r25, 0x00	; 0
 16a:	01 c0       	rjmp	.+2      	; 0x16e <DIO_SetPinDir+0x7c>
 16c:	88 0f       	add	r24, r24
 16e:	6a 95       	dec	r22
 170:	ea f7       	brpl	.-6      	; 0x16c <DIO_SetPinDir+0x7a>
 172:	80 95       	com	r24
 174:	82 23       	and	r24, r18
 176:	8a bb       	out	0x1a, r24	; 26
 178:	08 95       	ret
 17a:	27 b3       	in	r18, 0x17	; 23
 17c:	81 e0       	ldi	r24, 0x01	; 1
 17e:	90 e0       	ldi	r25, 0x00	; 0
 180:	01 c0       	rjmp	.+2      	; 0x184 <DIO_SetPinDir+0x92>
 182:	88 0f       	add	r24, r24
 184:	6a 95       	dec	r22
 186:	ea f7       	brpl	.-6      	; 0x182 <DIO_SetPinDir+0x90>
 188:	80 95       	com	r24
 18a:	82 23       	and	r24, r18
 18c:	87 bb       	out	0x17, r24	; 23
 18e:	08 95       	ret
 190:	24 b3       	in	r18, 0x14	; 20
 192:	81 e0       	ldi	r24, 0x01	; 1
 194:	90 e0       	ldi	r25, 0x00	; 0
 196:	01 c0       	rjmp	.+2      	; 0x19a <DIO_SetPinDir+0xa8>
 198:	88 0f       	add	r24, r24
 19a:	6a 95       	dec	r22
 19c:	ea f7       	brpl	.-6      	; 0x198 <DIO_SetPinDir+0xa6>
 19e:	80 95       	com	r24
 1a0:	82 23       	and	r24, r18
 1a2:	84 bb       	out	0x14, r24	; 20
 1a4:	08 95       	ret
 1a6:	21 b3       	in	r18, 0x11	; 17
 1a8:	81 e0       	ldi	r24, 0x01	; 1
 1aa:	90 e0       	ldi	r25, 0x00	; 0
 1ac:	01 c0       	rjmp	.+2      	; 0x1b0 <DIO_SetPinDir+0xbe>
 1ae:	88 0f       	add	r24, r24
 1b0:	6a 95       	dec	r22
 1b2:	ea f7       	brpl	.-6      	; 0x1ae <DIO_SetPinDir+0xbc>
 1b4:	80 95       	com	r24
 1b6:	82 23       	and	r24, r18
 1b8:	81 bb       	out	0x11, r24	; 17
 1ba:	08 95       	ret

000001bc <DIO_WritePin>:
 1bc:	44 23       	and	r20, r20
 1be:	79 f1       	breq	.+94     	; 0x21e <DIO_WritePin+0x62>
 1c0:	41 30       	cpi	r20, 0x01	; 1
 1c2:	09 f0       	breq	.+2      	; 0x1c6 <DIO_WritePin+0xa>
 1c4:	5f c0       	rjmp	.+190    	; 0x284 <DIO_WritePin+0xc8>
 1c6:	81 30       	cpi	r24, 0x01	; 1
 1c8:	79 f0       	breq	.+30     	; 0x1e8 <DIO_WritePin+0x2c>
 1ca:	28 f0       	brcs	.+10     	; 0x1d6 <DIO_WritePin+0x1a>
 1cc:	82 30       	cpi	r24, 0x02	; 2
 1ce:	a9 f0       	breq	.+42     	; 0x1fa <DIO_WritePin+0x3e>
 1d0:	83 30       	cpi	r24, 0x03	; 3
 1d2:	e1 f0       	breq	.+56     	; 0x20c <DIO_WritePin+0x50>
 1d4:	08 95       	ret
 1d6:	2b b3       	in	r18, 0x1b	; 27
 1d8:	81 e0       	ldi	r24, 0x01	; 1
 1da:	90 e0       	ldi	r25, 0x00	; 0
 1dc:	01 c0       	rjmp	.+2      	; 0x1e0 <DIO_WritePin+0x24>
 1de:	88 0f       	add	r24, r24
 1e0:	6a 95       	dec	r22
 1e2:	ea f7       	brpl	.-6      	; 0x1de <DIO_WritePin+0x22>
 1e4:	82 2b       	or	r24, r18
 1e6:	2c c0       	rjmp	.+88     	; 0x240 <DIO_WritePin+0x84>
 1e8:	28 b3       	in	r18, 0x18	; 24
 1ea:	81 e0       	ldi	r24, 0x01	; 1
 1ec:	90 e0       	ldi	r25, 0x00	; 0
 1ee:	01 c0       	rjmp	.+2      	; 0x1f2 <DIO_WritePin+0x36>
 1f0:	88 0f       	add	r24, r24
 1f2:	6a 95       	dec	r22
 1f4:	ea f7       	brpl	.-6      	; 0x1f0 <DIO_WritePin+0x34>
 1f6:	82 2b       	or	r24, r18
 1f8:	2e c0       	rjmp	.+92     	; 0x256 <DIO_WritePin+0x9a>
 1fa:	25 b3       	in	r18, 0x15	; 21
 1fc:	81 e0       	ldi	r24, 0x01	; 1
 1fe:	90 e0       	ldi	r25, 0x00	; 0
 200:	01 c0       	rjmp	.+2      	; 0x204 <DIO_WritePin+0x48>
 202:	88 0f       	add	r24, r24
 204:	6a 95       	dec	r22
 206:	ea f7       	brpl	.-6      	; 0x202 <DIO_WritePin+0x46>
 208:	82 2b       	or	r24, r18
 20a:	30 c0       	rjmp	.+96     	; 0x26c <DIO_WritePin+0xb0>
 20c:	22 b3       	in	r18, 0x12	; 18
 20e:	81 e0       	ldi	r24, 0x01	; 1
 210:	90 e0       	ldi	r25, 0x00	; 0
 212:	01 c0       	rjmp	.+2      	; 0x216 <DIO_WritePin+0x5a>
 214:	88 0f       	add	r24, r24
 216:	6a 95       	dec	r22
 218:	ea f7       	brpl	.-6      	; 0x214 <DIO_WritePin+0x58>
 21a:	82 2b       	or	r24, r18
 21c:	32 c0       	rjmp	.+100    	; 0x282 <DIO_WritePin+0xc6>
 21e:	81 30       	cpi	r24, 0x01	; 1
 220:	89 f0       	breq	.+34     	; 0x244 <DIO_WritePin+0x88>
 222:	28 f0       	brcs	.+10     	; 0x22e <DIO_WritePin+0x72>
 224:	82 30       	cpi	r24, 0x02	; 2
 226:	c9 f0       	breq	.+50     	; 0x25a <DIO_WritePin+0x9e>
 228:	83 30       	cpi	r24, 0x03	; 3
 22a:	11 f1       	breq	.+68     	; 0x270 <DIO_WritePin+0xb4>
 22c:	08 95       	ret
 22e:	2b b3       	in	r18, 0x1b	; 27
 230:	81 e0       	ldi	r24, 0x01	; 1
 232:	90 e0       	ldi	r25, 0x00	; 0
 234:	01 c0       	rjmp	.+2      	; 0x238 <DIO_WritePin+0x7c>
 236:	88 0f       	add	r24, r24
 238:	6a 95       	dec	r22
 23a:	ea f7       	brpl	.-6      	; 0x236 <DIO_WritePin+0x7a>
 23c:	80 95       	com	r24
 23e:	82 23       	and	r24, r18
 240:	8b bb       	out	0x1b, r24	; 27
 242:	08 95       	ret
 244:	28 b3       	in	r18, 0x18	; 24
 246:	81 e0       	ldi	r24, 0x01	; 1
 248:	90 e0       	ldi	r25, 0x00	; 0
 24a:	01 c0       	rjmp	.+2      	; 0x24e <DIO_WritePin+0x92>
 24c:	88 0f       	add	r24, r24
 24e:	6a 95       	dec	r22
 250:	ea f7       	brpl	.-6      	; 0x24c <DIO_WritePin+0x90>
 252:	80 95       	com	r24
 254:	82 23       	and	r24, r18
 256:	88 bb       	out	0x18, r24	; 24
 258:	08 95       	ret
 25a:	25 b3       	in	r18, 0x15	; 21
 25c:	81 e0       	ldi	r24, 0x01	; 1
 25e:	90 e0       	ldi	r25, 0x00	; 0
 260:	01 c0       	rjmp	.+2      	; 0x264 <DIO_WritePin+0xa8>
 262:	88 0f       	add	r24, r24
 264:	6a 95       	dec	r22
 266:	ea f7       	brpl	.-6      	; 0x262 <DIO_WritePin+0xa6>
 268:	80 95       	com	r24
 26a:	82 23       	and	r24, r18
 26c:	85 bb       	out	0x15, r24	; 21
 26e:	08 95       	ret
 270:	22 b3       	in	r18, 0x12	; 18
 272:	81 e0       	ldi	r24, 0x01	; 1
 274:	90 e0       	ldi	r25, 0x00	; 0
 276:	01 c0       	rjmp	.+2      	; 0x27a <DIO_WritePin+0xbe>
 278:	88 0f       	add	r24, r24
 27a:	6a 95       	dec	r22
 27c:	ea f7       	brpl	.-6      	; 0x278 <DIO_WritePin+0xbc>
 27e:	80 95       	com	r24
 280:	82 23       	and	r24, r18
 282:	82 bb       	out	0x12, r24	; 18
 284:	08 95       	ret

00000286 <DIO_TogglePin>:
 286:	81 30       	cpi	r24, 0x01	; 1
 288:	81 f0       	breq	.+32     	; 0x2aa <DIO_TogglePin+0x24>
 28a:	28 f0       	brcs	.+10     	; 0x296 <DIO_TogglePin+0x10>
 28c:	82 30       	cpi	r24, 0x02	; 2
 28e:	b9 f0       	breq	.+46     	; 0x2be <DIO_TogglePin+0x38>
 290:	83 30       	cpi	r24, 0x03	; 3
 292:	f9 f0       	breq	.+62     	; 0x2d2 <DIO_TogglePin+0x4c>
 294:	08 95       	ret
 296:	2b b3       	in	r18, 0x1b	; 27
 298:	81 e0       	ldi	r24, 0x01	; 1
 29a:	90 e0       	ldi	r25, 0x00	; 0
 29c:	01 c0       	rjmp	.+2      	; 0x2a0 <DIO_TogglePin+0x1a>
 29e:	88 0f       	add	r24, r24
 2a0:	6a 95       	dec	r22
 2a2:	ea f7       	brpl	.-6      	; 0x29e <DIO_TogglePin+0x18>
 2a4:	82 27       	eor	r24, r18
 2a6:	8b bb       	out	0x1b, r24	; 27
 2a8:	08 95       	ret
 2aa:	28 b3       	in	r18, 0x18	; 24
 2ac:	81 e0       	ldi	r24, 0x01	; 1
 2ae:	90 e0       	ldi	r25, 0x00	; 0
 2b0:	01 c0       	rjmp	.+2      	; 0x2b4 <DIO_TogglePin+0x2e>
 2b2:	88 0f       	add	r24, r24
 2b4:	6a 95       	dec	r22
 2b6:	ea f7       	brpl	.-6      	; 0x2b2 <DIO_TogglePin+0x2c>
 2b8:	82 27       	eor	r24, r18
 2ba:	88 bb       	out	0x18, r24	; 24
 2bc:	08 95       	ret
 2be:	25 b3       	in	r18, 0x15	; 21
 2c0:	81 e0       	ldi	r24, 0x01	; 1
 2c2:	90 e0       	ldi	r25, 0x00	; 0
 2c4:	01 c0       	rjmp	.+2      	; 0x2c8 <DIO_TogglePin+0x42>
 2c6:	88 0f       	add	r24, r24
 2c8:	6a 95       	dec	r22
 2ca:	ea f7       	brpl	.-6      	; 0x2c6 <DIO_TogglePin+0x40>
 2cc:	82 27       	eor	r24, r18
 2ce:	85 bb       	out	0x15, r24	; 21
 2d0:	08 95       	ret
 2d2:	22 b3       	in	r18, 0x12	; 18
 2d4:	81 e0       	ldi	r24, 0x01	; 1
 2d6:	90 e0       	ldi	r25, 0x00	; 0
 2d8:	01 c0       	rjmp	.+2      	; 0x2dc <DIO_TogglePin+0x56>
 2da:	88 0f       	add	r24, r24
 2dc:	6a 95       	dec	r22
 2de:	ea f7       	brpl	.-6      	; 0x2da <DIO_TogglePin+0x54>
 2e0:	82 27       	eor	r24, r18
 2e2:	82 bb       	out	0x12, r24	; 18
 2e4:	08 95       	ret

000002e6 <LED0_Init>:
 2e6:	41 e0       	ldi	r20, 0x01	; 1
 2e8:	62 e0       	ldi	r22, 0x02	; 2
 2ea:	82 e0       	ldi	r24, 0x02	; 2
 2ec:	0c 94 79 00 	jmp	0xf2	; 0xf2 <DIO_SetPinDir>

000002f0 <LED0_Toggle>:
 2f0:	62 e0       	ldi	r22, 0x02	; 2
 2f2:	82 e0       	ldi	r24, 0x02	; 2
 2f4:	0c 94 43 01 	jmp	0x286	; 0x286 <DIO_TogglePin>

000002f8 <main>:
 2f8:	0e 94 b3 01 	call	0x366	; 0x366 <SPI_Slave_Init>
 2fc:	41 e0       	ldi	r20, 0x01	; 1
 2fe:	62 e0       	ldi	r22, 0x02	; 2
 300:	82 e0       	ldi	r24, 0x02	; 2
 302:	0e 94 79 00 	call	0xf2	; 0xf2 <DIO_SetPinDir>
 306:	0e 94 3e 00 	call	0x7c	; 0x7c <DCMotor_Init>
 30a:	0e 94 73 01 	call	0x2e6	; 0x2e6 <LED0_Init>
 30e:	80 e0       	ldi	r24, 0x00	; 0
 310:	0e 94 57 00 	call	0xae	; 0xae <DCMotor_SetDir>
 314:	8a e0       	ldi	r24, 0x0A	; 10
 316:	0e 94 4f 00 	call	0x9e	; 0x9e <DCMotor_SetSpeed>
 31a:	0e 94 6d 00 	call	0xda	; 0xda <DCMotor_Start>
 31e:	83 e0       	ldi	r24, 0x03	; 3
 320:	0e 94 ca 01 	call	0x394	; 0x394 <SPI_TranSiver>
 324:	8c 36       	cpi	r24, 0x6C	; 108
 326:	19 f4       	brne	.+6      	; 0x32e <main+0x36>
 328:	0e 94 78 01 	call	0x2f0	; 0x2f0 <LED0_Toggle>
 32c:	12 c0       	rjmp	.+36     	; 0x352 <main+0x5a>
 32e:	83 36       	cpi	r24, 0x63	; 99
 330:	21 f4       	brne	.+8      	; 0x33a <main+0x42>
 332:	0e 94 6f 00 	call	0xde	; 0xde <DCMotor_Stop>
 336:	80 e0       	ldi	r24, 0x00	; 0
 338:	05 c0       	rjmp	.+10     	; 0x344 <main+0x4c>
 33a:	81 36       	cpi	r24, 0x61	; 97
 33c:	51 f4       	brne	.+20     	; 0x352 <main+0x5a>
 33e:	0e 94 6f 00 	call	0xde	; 0xde <DCMotor_Stop>
 342:	81 e0       	ldi	r24, 0x01	; 1
 344:	0e 94 57 00 	call	0xae	; 0xae <DCMotor_SetDir>
 348:	8a e0       	ldi	r24, 0x0A	; 10
 34a:	0e 94 4f 00 	call	0x9e	; 0x9e <DCMotor_SetSpeed>
 34e:	0e 94 6d 00 	call	0xda	; 0xda <DCMotor_Start>
 352:	2f e7       	ldi	r18, 0x7F	; 127
 354:	8a e1       	ldi	r24, 0x1A	; 26
 356:	96 e0       	ldi	r25, 0x06	; 6
 358:	21 50       	subi	r18, 0x01	; 1
 35a:	80 40       	sbci	r24, 0x00	; 0
 35c:	90 40       	sbci	r25, 0x00	; 0
 35e:	e1 f7       	brne	.-8      	; 0x358 <main+0x60>
 360:	00 c0       	rjmp	.+0      	; 0x362 <main+0x6a>
 362:	00 00       	nop
 364:	dc cf       	rjmp	.-72     	; 0x31e <main+0x26>

00000366 <SPI_Slave_Init>:
 366:	40 e0       	ldi	r20, 0x00	; 0
 368:	64 e0       	ldi	r22, 0x04	; 4
 36a:	81 e0       	ldi	r24, 0x01	; 1
 36c:	0e 94 79 00 	call	0xf2	; 0xf2 <DIO_SetPinDir>
 370:	40 e0       	ldi	r20, 0x00	; 0
 372:	65 e0       	ldi	r22, 0x05	; 5
 374:	81 e0       	ldi	r24, 0x01	; 1
 376:	0e 94 79 00 	call	0xf2	; 0xf2 <DIO_SetPinDir>
 37a:	41 e0       	ldi	r20, 0x01	; 1
 37c:	66 e0       	ldi	r22, 0x06	; 6
 37e:	81 e0       	ldi	r24, 0x01	; 1
 380:	0e 94 79 00 	call	0xf2	; 0xf2 <DIO_SetPinDir>
 384:	40 e0       	ldi	r20, 0x00	; 0
 386:	67 e0       	ldi	r22, 0x07	; 7
 388:	81 e0       	ldi	r24, 0x01	; 1
 38a:	0e 94 79 00 	call	0xf2	; 0xf2 <DIO_SetPinDir>
 38e:	83 e4       	ldi	r24, 0x43	; 67
 390:	8d b9       	out	0x0d, r24	; 13
 392:	08 95       	ret

00000394 <SPI_TranSiver>:
 394:	8f b9       	out	0x0f, r24	; 15
 396:	77 9b       	sbis	0x0e, 7	; 14
 398:	fe cf       	rjmp	.-4      	; 0x396 <SPI_TranSiver+0x2>
 39a:	8f b1       	in	r24, 0x0f	; 15
 39c:	08 95       	ret

0000039e <__vector_11>:
 39e:	1f 92       	push	r1
 3a0:	0f 92       	push	r0
 3a2:	0f b6       	in	r0, 0x3f	; 63
 3a4:	0f 92       	push	r0
 3a6:	11 24       	eor	r1, r1
 3a8:	2f 93       	push	r18
 3aa:	3f 93       	push	r19
 3ac:	4f 93       	push	r20
 3ae:	5f 93       	push	r21
 3b0:	6f 93       	push	r22
 3b2:	7f 93       	push	r23
 3b4:	8f 93       	push	r24
 3b6:	9f 93       	push	r25
 3b8:	af 93       	push	r26
 3ba:	bf 93       	push	r27
 3bc:	ef 93       	push	r30
 3be:	ff 93       	push	r31
 3c0:	80 91 64 00 	lds	r24, 0x0064	; 0x800064 <counter.1670>
 3c4:	90 91 65 00 	lds	r25, 0x0065	; 0x800065 <counter.1670+0x1>
 3c8:	01 96       	adiw	r24, 0x01	; 1
 3ca:	90 93 65 00 	sts	0x0065, r25	; 0x800065 <counter.1670+0x1>
 3ce:	80 93 64 00 	sts	0x0064, r24	; 0x800064 <counter.1670>
 3d2:	20 91 70 00 	lds	r18, 0x0070	; 0x800070 <Num_OverFlow>
 3d6:	30 91 71 00 	lds	r19, 0x0071	; 0x800071 <Num_OverFlow+0x1>
 3da:	82 17       	cp	r24, r18
 3dc:	93 07       	cpc	r25, r19
 3de:	61 f4       	brne	.+24     	; 0x3f8 <__vector_11+0x5a>
 3e0:	80 91 6e 00 	lds	r24, 0x006E	; 0x80006e <Init_Value>
 3e4:	82 bf       	out	0x32, r24	; 50
 3e6:	10 92 65 00 	sts	0x0065, r1	; 0x800065 <counter.1670+0x1>
 3ea:	10 92 64 00 	sts	0x0064, r1	; 0x800064 <counter.1670>
 3ee:	e0 91 68 00 	lds	r30, 0x0068	; 0x800068 <pp>
 3f2:	f0 91 69 00 	lds	r31, 0x0069	; 0x800069 <pp+0x1>
 3f6:	09 95       	icall
 3f8:	ff 91       	pop	r31
 3fa:	ef 91       	pop	r30
 3fc:	bf 91       	pop	r27
 3fe:	af 91       	pop	r26
 400:	9f 91       	pop	r25
 402:	8f 91       	pop	r24
 404:	7f 91       	pop	r23
 406:	6f 91       	pop	r22
 408:	5f 91       	pop	r21
 40a:	4f 91       	pop	r20
 40c:	3f 91       	pop	r19
 40e:	2f 91       	pop	r18
 410:	0f 90       	pop	r0
 412:	0f be       	out	0x3f, r0	; 63
 414:	0f 90       	pop	r0
 416:	1f 90       	pop	r1
 418:	18 95       	reti

0000041a <__vector_7>:
 41a:	1f 92       	push	r1
 41c:	0f 92       	push	r0
 41e:	0f b6       	in	r0, 0x3f	; 63
 420:	0f 92       	push	r0
 422:	11 24       	eor	r1, r1
 424:	2f 93       	push	r18
 426:	3f 93       	push	r19
 428:	4f 93       	push	r20
 42a:	5f 93       	push	r21
 42c:	6f 93       	push	r22
 42e:	7f 93       	push	r23
 430:	8f 93       	push	r24
 432:	9f 93       	push	r25
 434:	af 93       	push	r26
 436:	bf 93       	push	r27
 438:	ef 93       	push	r30
 43a:	ff 93       	push	r31
 43c:	80 91 60 00 	lds	r24, 0x0060	; 0x800060 <__DATA_REGION_ORIGIN__>
 440:	90 91 61 00 	lds	r25, 0x0061	; 0x800061 <__DATA_REGION_ORIGIN__+0x1>
 444:	a0 91 62 00 	lds	r26, 0x0062	; 0x800062 <__DATA_REGION_ORIGIN__+0x2>
 448:	b0 91 63 00 	lds	r27, 0x0063	; 0x800063 <__DATA_REGION_ORIGIN__+0x3>
 44c:	01 96       	adiw	r24, 0x01	; 1
 44e:	a1 1d       	adc	r26, r1
 450:	b1 1d       	adc	r27, r1
 452:	80 93 60 00 	sts	0x0060, r24	; 0x800060 <__DATA_REGION_ORIGIN__>
 456:	90 93 61 00 	sts	0x0061, r25	; 0x800061 <__DATA_REGION_ORIGIN__+0x1>
 45a:	a0 93 62 00 	sts	0x0062, r26	; 0x800062 <__DATA_REGION_ORIGIN__+0x2>
 45e:	b0 93 63 00 	sts	0x0063, r27	; 0x800063 <__DATA_REGION_ORIGIN__+0x3>
 462:	40 91 6a 00 	lds	r20, 0x006A	; 0x80006a <Compare_Match>
 466:	50 91 6b 00 	lds	r21, 0x006B	; 0x80006b <Compare_Match+0x1>
 46a:	60 91 6c 00 	lds	r22, 0x006C	; 0x80006c <Compare_Match+0x2>
 46e:	70 91 6d 00 	lds	r23, 0x006D	; 0x80006d <Compare_Match+0x3>
 472:	84 17       	cp	r24, r20
 474:	95 07       	cpc	r25, r21
 476:	a6 07       	cpc	r26, r22
 478:	b7 07       	cpc	r27, r23
 47a:	69 f4       	brne	.+26     	; 0x496 <__vector_7+0x7c>
 47c:	10 92 60 00 	sts	0x0060, r1	; 0x800060 <__DATA_REGION_ORIGIN__>
 480:	10 92 61 00 	sts	0x0061, r1	; 0x800061 <__DATA_REGION_ORIGIN__+0x1>
 484:	10 92 62 00 	sts	0x0062, r1	; 0x800062 <__DATA_REGION_ORIGIN__+0x2>
 488:	10 92 63 00 	sts	0x0063, r1	; 0x800063 <__DATA_REGION_ORIGIN__+0x3>
 48c:	e0 91 66 00 	lds	r30, 0x0066	; 0x800066 <timer1_ptr>
 490:	f0 91 67 00 	lds	r31, 0x0067	; 0x800067 <timer1_ptr+0x1>
 494:	09 95       	icall
 496:	ff 91       	pop	r31
 498:	ef 91       	pop	r30
 49a:	bf 91       	pop	r27
 49c:	af 91       	pop	r26
 49e:	9f 91       	pop	r25
 4a0:	8f 91       	pop	r24
 4a2:	7f 91       	pop	r23
 4a4:	6f 91       	pop	r22
 4a6:	5f 91       	pop	r21
 4a8:	4f 91       	pop	r20
 4aa:	3f 91       	pop	r19
 4ac:	2f 91       	pop	r18
 4ae:	0f 90       	pop	r0
 4b0:	0f be       	out	0x3f, r0	; 63
 4b2:	0f 90       	pop	r0
 4b4:	1f 90       	pop	r1
 4b6:	18 95       	reti

000004b8 <PWM0_Init>:
 4b8:	bb 9a       	sbi	0x17, 3	; 23
 4ba:	83 b7       	in	r24, 0x33	; 51
 4bc:	88 64       	ori	r24, 0x48	; 72
 4be:	83 bf       	out	0x33, r24	; 51
 4c0:	83 b7       	in	r24, 0x33	; 51
 4c2:	80 62       	ori	r24, 0x20	; 32
 4c4:	83 bf       	out	0x33, r24	; 51
 4c6:	08 95       	ret

000004c8 <PWM0_Generate>:
 4c8:	20 e0       	ldi	r18, 0x00	; 0
 4ca:	98 2f       	mov	r25, r24
 4cc:	82 2f       	mov	r24, r18
 4ce:	64 e6       	ldi	r22, 0x64	; 100
 4d0:	70 e0       	ldi	r23, 0x00	; 0
 4d2:	0e 94 72 02 	call	0x4e4	; 0x4e4 <__udivmodhi4>
 4d6:	61 50       	subi	r22, 0x01	; 1
 4d8:	6c bf       	out	0x3c, r22	; 60
 4da:	08 95       	ret

000004dc <PWM0_Start>:
 4dc:	83 b7       	in	r24, 0x33	; 51
 4de:	83 60       	ori	r24, 0x03	; 3
 4e0:	83 bf       	out	0x33, r24	; 51
 4e2:	08 95       	ret

000004e4 <__udivmodhi4>:
 4e4:	aa 1b       	sub	r26, r26
 4e6:	bb 1b       	sub	r27, r27
 4e8:	51 e1       	ldi	r21, 0x11	; 17
 4ea:	07 c0       	rjmp	.+14     	; 0x4fa <__udivmodhi4_ep>

000004ec <__udivmodhi4_loop>:
 4ec:	aa 1f       	adc	r26, r26
 4ee:	bb 1f       	adc	r27, r27
 4f0:	a6 17       	cp	r26, r22
 4f2:	b7 07       	cpc	r27, r23
 4f4:	10 f0       	brcs	.+4      	; 0x4fa <__udivmodhi4_ep>
 4f6:	a6 1b       	sub	r26, r22
 4f8:	b7 0b       	sbc	r27, r23

000004fa <__udivmodhi4_ep>:
 4fa:	88 1f       	adc	r24, r24
 4fc:	99 1f       	adc	r25, r25
 4fe:	5a 95       	dec	r21
 500:	a9 f7       	brne	.-22     	; 0x4ec <__udivmodhi4_loop>
 502:	80 95       	com	r24
 504:	90 95       	com	r25
 506:	bc 01       	movw	r22, r24
 508:	cd 01       	movw	r24, r26
 50a:	08 95       	ret

0000050c <_exit>:
 50c:	f8 94       	cli

0000050e <__stop_program>:
 50e:	ff cf       	rjmp	.-2      	; 0x50e <__stop_program>
