{
  "module_name": "cs35l36.h",
  "hash_id": "4f77fb562484df5fed80a418d1d009573c18fe75b45a08c5b179fafd6fa8542e",
  "original_prompt": "Ingested from linux-6.6.14/sound/soc/codecs/cs35l36.h",
  "human_readable_source": " \n \n\n#ifndef __CS35L36_H__\n#define __CS35L36_H__\n\n#include <linux/regmap.h>\n\n#define CS35L36_FIRSTREG\t\t0x00000000\n#define CS35L36_LASTREG\t\t\t0x00E037FC\n#define CS35L36_SW_RESET\t\t0x00000000\n#define CS35L36_SW_REV\t\t\t0x00000004\n#define CS35L36_HW_REV\t\t\t0x00000008\n#define CS35L36_TESTKEY_CTRL\t\t0x00000020\n#define CS35L36_USERKEY_CTL\t\t0x00000024\n#define CS35L36_OTP_MEM30\t\t0x00000478\n#define CS35L36_OTP_CTRL1\t\t0x00000500\n#define CS35L36_OTP_CTRL2\t\t0x00000504\n#define CS35L36_OTP_CTRL3\t\t0x00000508\n#define CS35L36_OTP_CTRL4\t\t0x0000050C\n#define CS35L36_OTP_CTRL5\t\t0x00000510\n#define CS35L36_PAC_CTL1\t\t0x00000C00\n#define CS35L36_PAC_CTL2\t\t0x00000C04\n#define CS35L36_PAC_CTL3\t\t0x00000C08\n#define CS35L36_DEVICE_ID\t\t0x00002004\n#define CS35L36_FAB_ID\t\t\t0x00002008\n#define CS35L36_REV_ID\t\t\t0x0000200C\n#define CS35L36_PWR_CTRL1\t\t0x00002014\n#define CS35L36_PWR_CTRL2\t\t0x00002018\n#define CS35L36_PWR_CTRL3\t\t0x0000201C\n#define CS35L36_CTRL_OVRRIDE\t\t0x00002020\n#define CS35L36_AMP_OUT_MUTE\t\t0x00002024\n#define CS35L36_OTP_TRIM_STATUS\t\t0x00002028\n#define CS35L36_DISCH_FILT\t\t0x0000202C\n#define CS35L36_OSC_TRIM\t\t0x00002030\n#define CS35L36_PROTECT_REL_ERR\t\t0x00002034\n#define CS35L36_PAD_INTERFACE\t\t0x00002400\n#define CS35L36_PLL_CLK_CTRL\t\t0x00002C04\n#define CS35L36_GLOBAL_CLK_CTRL\t\t0x00002C0C\n#define CS35L36_ADC_CLK_CTRL\t\t0x00002C10\n#define CS35L36_SWIRE_CLK_CTRL\t\t0x00002C14\n#define CS35L36_SP_SCLK_CLK_CTRL\t0x00002D00\n#define CS35L36_TST_FS_MON0\t\t0x00002D10\n#define CS35L36_PLL_LOOP_PARAMS\t\t0x00003008\n#define CS35L36_DCO_CTRL\t\t0x00003010\n#define CS35L36_MISC_CTRL\t\t0x00003014\n#define CS35L36_MDSYNC_EN\t\t0x00003404\n#define CS35L36_MDSYNC_TX_ID\t\t0x00003408\n#define CS35L36_MDSYNC_PWR_CTRL\t\t0x0000340C\n#define CS35L36_MDSYNC_DATA_TX\t\t0x00003410\n#define CS35L36_MDSYNC_TX_STATUS\t0x0000341C\n#define CS35L36_MDSYNC_RX_STATUS\t0x00003420\n#define CS35L36_MDSYNC_ERR_STATUS\t0x00003424\n#define CS35L36_BSTCVRT_VCTRL1\t\t0x00003800\n#define CS35L36_BSTCVRT_VCTRL2\t\t0x00003804\n#define CS35L36_BSTCVRT_PEAK_CUR\t0x00003808\n#define CS35L36_BSTCVRT_SFT_RAMP\t0x0000380C\n#define CS35L36_BSTCVRT_COEFF\t\t0x00003810\n#define CS35L36_BSTCVRT_SLOPE_LBST\t0x00003814\n#define CS35L36_BSTCVRT_SW_FREQ\t\t0x00003818\n#define CS35L36_BSTCVRT_DCM_CTRL\t0x0000381C\n#define CS35L36_BSTCVRT_DCM_MODE_FORCE\t0x00003820\n#define CS35L36_BSTCVRT_OVERVOLT_CTRL\t0x00003830\n#define CS35L36_BST_TST_MANUAL\t\t0x0000393C\n#define CS35L36_BST_ANA2_TEST\t\t0x0000394C\n#define CS35L36_VPI_LIMIT_MODE\t\t0x00003C04\n#define CS35L36_VPI_LIMIT_MINMAX\t0x00003C08\n#define CS35L36_VPI_VP_THLD\t\t0x00003C0C\n#define CS35L36_VPI_TRACK_CTRL\t\t0x00003C10\n#define CS35L36_VPI_TRIG_MODE_CTRL\t0x00003C14\n#define CS35L36_VPI_TRIG_STEPS\t\t0x00003C18\n#define CS35L36_VI_SPKMON_FILT\t\t0x00004004\n#define CS35L36_VI_SPKMON_GAIN\t\t0x00004008\n#define CS35L36_VI_SPKMON_IP_SEL\t0x00004100\n#define CS35L36_DTEMP_WARN_THLD\t\t0x00004220\n#define CS35L36_DTEMP_STATUS\t\t0x00004300\n#define CS35L36_VPVBST_FS_SEL\t\t0x00004400\n#define CS35L36_VPVBST_VP_CTRL\t\t0x00004440\n#define CS35L36_VPVBST_VBST_CTRL\t0x00004444\n#define CS35L36_ASP_TX_PIN_CTRL\t\t0x00004800\n#define CS35L36_ASP_RATE_CTRL\t\t0x00004804\n#define CS35L36_ASP_FORMAT\t\t0x00004808\n#define CS35L36_ASP_FRAME_CTRL\t\t0x00004818\n#define CS35L36_ASP_TX1_TX2_SLOT\t0x0000481C\n#define CS35L36_ASP_TX3_TX4_SLOT\t0x00004820\n#define CS35L36_ASP_TX5_TX6_SLOT\t0x00004824\n#define CS35L36_ASP_TX7_TX8_SLOT\t0x00004828\n#define CS35L36_ASP_RX1_SLOT\t\t0x0000482C\n#define CS35L36_ASP_RX_TX_EN\t\t0x0000483C\n#define CS35L36_ASP_RX1_SEL\t\t0x00004C00\n#define CS35L36_ASP_TX1_SEL\t\t0x00004C20\n#define CS35L36_ASP_TX2_SEL\t\t0x00004C24\n#define CS35L36_ASP_TX3_SEL\t\t0x00004C28\n#define CS35L36_ASP_TX4_SEL\t\t0x00004C2C\n#define CS35L36_ASP_TX5_SEL\t\t0x00004C30\n#define CS35L36_ASP_TX6_SEL\t\t0x00004C34\n#define CS35L36_SWIRE_P1_TX1_SEL\t0x00004C40\n#define CS35L36_SWIRE_P1_TX2_SEL\t0x00004C44\n#define CS35L36_SWIRE_P2_TX1_SEL\t0x00004C60\n#define CS35L36_SWIRE_P2_TX2_SEL\t0x00004C64\n#define CS35L36_SWIRE_P2_TX3_SEL\t0x00004C68\n#define CS35L36_SWIRE_DP1_FIFO_CFG\t0x00005000\n#define CS35L36_SWIRE_DP2_FIFO_CFG\t0x00005004\n#define CS35L36_SWIRE_DP3_FIFO_CFG\t0x00005008\n#define CS35L36_SWIRE_PCM_RX_DATA\t0x0000500C\n#define CS35L36_SWIRE_FS_SEL\t\t0x00005010\n#define CS35L36_SPARE_CP_BITS\t\t0x00005C00\n#define CS35L36_AMP_DIG_VOL_CTRL\t0x00006000\n#define CS35L36_VPBR_CFG\t\t0x00006404\n#define CS35L36_VBBR_CFG\t\t0x00006408\n#define CS35L36_VPBR_STATUS\t\t0x0000640C\n#define CS35L36_VBBR_STATUS\t\t0x00006410\n#define CS35L36_OVERTEMP_CFG\t\t0x00006414\n#define CS35L36_AMP_ERR_VOL\t\t0x00006418\n#define CS35L36_CLASSH_CFG\t\t0x00006800\n#define CS35L36_CLASSH_FET_DRV_CFG\t0x00006804\n#define CS35L36_NG_CFG\t\t\t0x00006808\n#define CS35L36_AMP_GAIN_CTRL\t\t0x00006C04\n#define CS35L36_PWM_MOD_IO_CTRL\t\t0x0000706C\n#define CS35L36_PWM_MOD_STATUS\t\t0x00007070\n#define CS35L36_DAC_MSM_CFG\t\t0x00007400\n#define CS35L36_AMP_SLOPE_CTRL\t\t0x00007410\n#define CS35L36_AMP_PDM_VOLUME\t\t0x00007E04\n#define CS35L36_AMP_PDM_RATE_CTRL\t0x00007E08\n#define CS35L36_PDM_CH_SEL\t\t0x00007E10\n#define CS35L36_AMP_NG_CTRL\t\t0x00007E14\n#define CS35L36_PDM_HIGHFILT_CTRL\t0x00007E3C\n#define CS35L36_INT1_STATUS\t\t0x00D00000\n#define CS35L36_INT2_STATUS\t\t0x00D00004\n#define CS35L36_INT3_STATUS\t\t0x00D00008\n#define CS35L36_INT4_STATUS\t\t0x00D0000C\n#define CS35L36_INT1_RAW_STATUS\t\t0x00D00020\n#define CS35L36_INT2_RAW_STATUS\t\t0x00D00024\n#define CS35L36_INT3_RAW_STATUS\t\t0x00D00028\n#define CS35L36_INT4_RAW_STATUS\t\t0x00D0002C\n#define CS35L36_INT1_MASK\t\t0x00D00040\n#define CS35L36_INT2_MASK\t\t0x00D00044\n#define CS35L36_INT3_MASK\t\t0x00D00048\n#define CS35L36_INT4_MASK\t\t0x00D0004C\n#define CS35L36_INT1_EDGE_LVL_CTRL\t0x00D00060\n#define CS35L36_INT3_EDGE_LVL_CTRL\t0x00D00068\n#define CS35L36_PAC_INT_STATUS\t\t0x00D00200\n#define CS35L36_PAC_INT_RAW_STATUS\t0x00D00210\n#define CS35L36_PAC_INT_FLUSH_CTRL\t0x00D00218\n#define CS35L36_PAC_INT0_CTRL\t\t0x00D00220\n#define CS35L36_PAC_INT1_CTRL\t\t0x00D00224\n#define CS35L36_PAC_INT2_CTRL\t\t0x00D00228\n#define CS35L36_PAC_INT3_CTRL\t\t0x00D0022C\n#define CS35L36_PAC_INT4_CTRL\t\t0x00D00230\n#define CS35L36_PAC_INT5_CTRL\t\t0x00D00234\n#define CS35L36_PAC_INT6_CTRL\t\t0x00D00238\n#define CS35L36_PAC_INT7_CTRL\t\t0x00D0023C\n#define CS35L36_PAC_PMEM_WORD0\t\t0x00E02800\n#define CS35L36_PAC_PMEM_WORD1\t\t0x00E02804\n#define CS35L36_PAC_PMEM_WORD1023\t0x00E037FC\n\n#define CS35L36_INTPAC_REG_COUNT\t25\n#define CS35L36_CHIP_ID\t\t\t0x00035A36\n\n#define CS35L36_INT_OUTPUT_EN_MASK\t0x01\n#define CS35L36_INT_GPIO_SEL_MASK\t0x02\n#define CS35L36_INT_GPIO_SEL_SHIFT\t1\n#define CS35L36_INT_POL_SEL_MASK\t0x04\n#define CS35L36_INT_POL_SEL_SHIFT\t2\n#define CS35L36_INT_DRV_SEL_MASK\t0x20\n#define CS35L36_INT_DRV_SEL_SHIFT\t5\n#define CS35L36_IRQ_SRC_MASK\t\t0x08\n#define CS35L36_IRQ_SRC_SHIFT\t\t3\n\n#define CS35L36_SCLK_MSTR_MASK\t\t0x40\n#define CS35L36_SCLK_MSTR_SHIFT\t\t6\n#define CS35L36_LRCLK_MSTR_MASK\t\t0x01\n#define CS35L36_LRCLK_MSTR_SHIFT\t0\n#define CS35L36_SCLK_INV_MASK\t\t0x100\n#define CS35L36_SCLK_INV_SHIFT\t\t8\n#define CS35L36_LRCLK_INV_MASK\t\t0x04\n#define CS35L36_LRCLK_INV_SHIFT\t\t2\n#define CS35L36_SCLK_FRC_MASK\t\t0x80\n#define CS35L36_SCLK_FRC_SHIFT\t\t7\n#define CS35L36_LRCLK_FRC_MASK\t\t0x02\n#define CS35L36_LRCLK_FRC_SHIFT\t\t1\n\n#define CS35L36_PDM_MODE_MASK\t\t0x01\n#define CS35L36_PDM_MODE_SHIFT\t\t0\n\n#define CS35L36_ASP_FMT_MASK\t\t0x07\n#define CS35L36_ASP_FMT_SHIFT\t\t0\n\n#define CS35L36_ASP_RX_WIDTH_MASK\t0xFF0000\n#define CS35L36_ASP_RX_WIDTH_SHIFT\t16\n#define CS35L36_ASP_TX_WIDTH_MASK\t0xFF\n#define CS35L36_ASP_TX_WIDTH_SHIFT\t0\n#define CS35L36_ASP_WIDTH_16\t\t0x10\n#define CS35L36_ASP_WIDTH_24\t\t0x18\n#define CS35L36_ASP_WIDTH_32\t\t0x20\n\n#define CS35L36_ASP_RX1_SLOT_MASK\t0x3F\n#define CS35L36_ASP_RX1_EN_MASK\t\t0x00010000\n#define CS35L36_ASP_RX1_EN_SHIFT\t16\n\n#define CS35L36_ASP_TX1_SLOT_MASK\t0x3F\n#define CS35L36_ASP_TX2_SLOT_MASK\t0x3F0000\n#define CS35L36_ASP_TX2_SLOT_SHIFT\t16\n#define CS35L36_ASP_TX3_SLOT_MASK\t0x3F\n#define CS35L36_ASP_TX4_SLOT_MASK\t0x3F0000\n#define CS35L36_ASP_TX4_SLOT_SHIFT\t16\n#define CS35L36_ASP_TX5_SLOT_MASK\t0x3F\n#define CS35L36_ASP_TX6_SLOT_MASK\t0x3F0000\n#define CS35L36_ASP_TX6_SLOT_SHIFT\t16\n#define CS35L36_ASP_TX7_SLOT_MASK\t0x3F\n#define CS35L36_ASP_TX8_SLOT_MASK\t0x3F0000\n#define CS35L36_ASP_TX8_SLOT_SHIFT\t16\n#define CS35L36_ASP_TX_HIZ_MASK\t\t0x200000\n\n#define CS35L36_APS_TX_SEL_MASK\t\t0x7F\n\n#define CS35L36_ASP_TX1_EN_MASK\t\t0x01\n#define CS35L36_ASP_TX2_EN_MASK\t\t0x02\n#define CS35L36_ASP_TX2_EN_SHIFT\t1\n#define CS35L36_ASP_TX3_EN_MASK\t\t0x04\n#define CS35L36_ASP_TX3_EN_SHIFT\t2\n#define CS35L36_ASP_TX4_EN_MASK\t\t0x08\n#define CS35L36_ASP_TX4_EN_SHIFT\t3\n#define CS35L36_ASP_TX5_EN_MASK\t\t0x10\n#define CS35L36_ASP_TX5_EN_SHIFT\t4\n#define CS35L36_ASP_TX6_EN_MASK\t\t0x20\n#define CS35L36_ASP_TX6_EN_SHIFT\t5\n#define CS35L36_ASP_TX7_EN_MASK\t\t0x40\n#define CS35L36_ASP_TX7_EN_SHIFT\t6\n#define CS35L36_ASP_TX8_EN_MASK\t\t0x80\n#define CS35L36_ASP_TX8_EN_SHIFT\t7\n\n\n#define CS35L36_PLL_CLK_SEL_MASK\t0x07\n#define CS35L36_PLL_CLK_SEL_SHIFT\t0\n#define CS35L36_PLLSRC_SCLK\t\t0\n#define CS35L36_PLLSRC_LRCLK\t\t1\n#define CS35L36_PLLSRC_SELF\t\t3\n#define CS35L36_PLLSRC_PDMCLK\t\t4\n#define CS35L36_PLLSRC_MCLK\t\t5\n#define CS35L36_PLLSRC_SWIRE\t\t7\n#define CS35L36_REFCLK_FREQ_MASK\t0x7E0\n#define CS35L36_REFCLK_FREQ_SHIFT\t5\n#define CS35L36_PLL_OPENLOOP_MASK\t0x800\n#define CS35L36_PLL_OPENLOOP_SHIFT\t11\n#define CS35L36_PLL_REFCLK_EN_MASK\t0x10\n#define CS35L36_PLL_REFCLK_EN_SHIFT\t4\n\n\n#define CS35L36_GLOBAL_FS_MASK\t\t0x1F\n#define CS35L36_GLOBAL_FS_SHIFT\t\t0\n\n#define CS35L36_HPF_PCM_EN_MASK\t\t0x800\n#define CS35L36_HPF_PCM_EN_SHIFT\t15\n#define CS35L36_PCM_RX_SEL_MASK\t\t0x7F\n#define CS35L36_PCM_RX_SEL_SHIFT\t0\n\n#define CS35L36_PCM_RX_SEL_ZERO\t\t0x00\n#define CS35L36_PCM_RX_SEL_PCM\t\t0x08\n#define CS35L36_PCM_RX_SEL_SWIRE\t0x10\n#define CS35L36_PCM_RX_SEL_DIAG\t\t0x04\n\n#define CS35L36_GLOBAL_EN_MASK\t\t0x01\n#define CS35L36_GLOBAL_EN_SHIFT\t\t0x00\n\n#define CS35L36_AMP_PCM_INV_MASK\t0x4000\n#define CS35L36_AMP_PCM_INV_SHIFT\t14\n\n#define CS35L36_AMP_VOL_PCM_MASK\t0x3FF8\n#define CS35L36_AMP_VOL_PCM_SHIFT\t3\n#define CS35L36_DIGITAL_MUTE\t\t0x04CF\n\n#define CS35L36_AMP_RAMP_MASK\t\t0x0007\n#define CS35L36_AMP_RAMP_SHIFT\t\t0\n\n#define CS35L36_AMP_MUTE_MASK\t\t0x0010\n#define CS35L36_AMP_MUTE_SHIFT\t\t4\n\n#define CS35L36_GLOBAL_RESYNC_FS1_MASK\t0x00000200\n#define CS35L36_GLOBAL_RESYNC_FS2_MASK\t0x00000400\n#define CS35L36_SYNC_GLOBAL_OVR_MASK\t0x00000002\n#define CS35L36_SYNC_GLOBAL_OVR_SHIFT\t1\n\n#define CS35L36_REFCLK_IN_MASK\t\t0x00100000\n#define CS35L36_PLL_UNLOCK_MASK\t\t0x00002000\n\n#define CS35L36_ASP_RX_UDF_MASK\t\t0x00000040\n#define CS35L36_ASP_RX_OVF_MASK\t\t0x00000080\n\n#define CS35L36_IMON_POL_MASK\t\t0x02\n#define CS35L36_IMON_POL_SHIFT\t\t1\n\n#define CS35L36_VMON_POL_MASK\t\t0x01\n#define CS35L36_VMON_POL_SHIFT\t\t0\n\n#define CS35L36_PDN_DONE\t\t0x40\n#define CS35L36_PDN_DONE_SHIFT\t\t6\n#define CS35L36_PUP_DONE\t\t0x80\n#define CS35L36_PUP_DONE_SHIFT\t\t7\n#define CS35L36_GLOBAL_EN_ASSRT\t\t0x20\n#define CS35L36_PUP_DONE_IRQ_UNMASK\t0x7F\n#define CS35L36_PUP_DONE_IRQ_MASK\t0xBF\n\n#define CS35L36_FS1_WINDOW_MASK\t\t0x000007FF\n#define CS35L36_FS2_WINDOW_MASK\t\t0x00FFF800\n#define CS35L36_FS2_WINDOW_SHIFT\t12\n\n#define CS35L36_PLL_FFL_IGAIN_MASK\t0x0F\n#define CS35L36_PLL_IGAIN_MASK\t\t0x3F0\n#define CS35L36_PLL_IGAIN_SHIFT\t\t4\n#define CS35L36_PLL_IGAIN\t\t0x04\n\n#define CS35L36_BST_EN_MASK\t\t0x30\n#define CS35L36_BST_EN\t\t\t0x02\n#define CS35L36_BST_DIS_VP\t\t0x01\n#define CS35L36_BST_DIS_EXTN\t\t0x00\n#define CS35L36_BST_EN_SHIFT\t\t4\n#define CS35L36_BST_MAN_IPKCOMP_MASK\t0x200\n#define CS35L36_BST_MAN_IPKCOMP_SHIFT\t9\n\n#define CS35L36_BST_MAN_IPKCOMP_EN_MASK\t\t0x100\n#define CS35L36_BST_MAN_IPKCOMP_EN_SHIFT\t8\n\n#define CS35L36_BST_IPK_MASK\t\t0x7F\n#define CS35L36_BST_OVP_THLD_MASK\t0x3F\n#define CS35L36_BST_OVP_THLD_11V\t0x10\n#define CS35L36_BST_OVP_TRIM_MASK\t0x00078000\n#define CS35L36_BST_OVP_TRIM_SHIFT\t15\n#define CS35L36_BST_OVP_TRIM_11V\t0x0C\n#define CS35L36_BST_CTRL_LIM_MASK\t0x04\n#define CS35L36_BST_CTRL_LIM_SHIFT\t2\n#define CS35L36_BST_CTRL_10V_CLAMP\t0x96\n\n#define CS35L36_NG_AMP_EN_MASK\t\t0x3F00\n#define CS35L36_NG_DELAY_MASK\t\t0x70\n#define CS35L36_NG_DELAY_SHIFT\t\t4\n#define CS35L36_AMP_ZC_SHIFT\t\t10\n#define CS35L36_PDM_LDM_ENTER_SHIFT\t3\n#define CS35L36_PDM_LDM_EXIT_SHIFT\t4\n\n#define CS35L36_BSTCVRT_K1_MASK\t\t0xFF\n#define CS35L36_BSTCVRT_K2_MASK\t\t0xFF00\n#define CS35L36_BSTCVRT_K2_SHIFT\t8\n#define CS35L36_BSTCVRT_SLOPE_MASK\t0xFF00\n#define CS35L36_BSTCVRT_SLOPE_SHIFT\t8\n#define CS35L36_BSTCVRT_CCMFREQ_MASK\t0x0F\n#define CS35L36_BSTCVRT_LBSTVAL_MASK\t0x03\n#define CS35L35_BSTCVRT_CTL_MASK\t0xFF\n#define CS35L35_BSTCVRT_CTL_SEL_MASK\t0x03\n#define CS35L36_DCM_AUTO_MASK\t\t0x01\n\n#define CS35L36_INT1_MASK_DEFAULT\t0xF9BA7FFF\n#define CS35L36_INT1_MASK_RESET\t\t0xFFFFFFFF\n#define CS35L36_INT3_MASK_DEFAULT\t0xFFFFEFFF\n#define CS35L36_INT3_MASK_RESET\t\t0xFFFFFFFF\n\n\n#define CS35L36_AMP_SHORT_ERR\t\t0x1000\n#define CS35L36_BST_SHORT_ERR\t\t0x40000\n#define CS35L36_TEMP_WARN\t\t0x2000000\n#define CS35L36_TEMP_ERR\t\t0x4000000\n#define CS35L36_BST_OVP_ERR\t\t0x10000\n#define CS35L36_BST_DCM_UVP_ERR\t\t0x20000\n\n#define CS35L36_AMP_SHORT_ERR_RLS\t0x02\n#define CS35L36_BST_SHORT_ERR_RLS\t0x04\n#define CS35L36_BST_OVP_ERR_RLS\t\t0x08\n#define CS35L36_BST_UVP_ERR_RLS\t\t0x10\n#define CS35L36_TEMP_WARN_ERR_RLS\t0x20\n#define CS35L36_TEMP_ERR_RLS\t\t0x40\n#define CS35L36_TEMP_THLD_MASK\t\t0x03\n\n#define CS35L36_REV_B0\t\t\t0xb0\n#define CS35L36_REV_A0\t\t\t0xa0\n#define CS35L36_B0_PAC_PATCH\t\t0x00DD0102\n\n#define CS35L36_OTP_ECC_EN_MASK\t\t0x400\n#define CS35L36_OTP_ECC_EN_SHIFT\t10\n#define CS35L36_OTP_RUN_BOOT_MASK\t0x01\n#define CS35L36_OTP_BOOT_DONE\t\t0x2000000\n#define CS35L36_PAC_RESET_MASK\t\t0x04\n#define CS35L36_PAC_RESET_SHIFT\t\t2\n#define CS35L36_PAC_STALL_MASK\t\t0x02\n#define CS35L36_PAC_STALL_SHIFT\t\t1\n#define CS35L36_PAC_ENABLE_MASK\t\t0x00000001\n#define CS35L36_PAC_MEM_ACCESS\t\t0x01\n#define CS35L36_PAC_MEM_ACCESS_CLR\t0\n#define CS35L36_SOFT_RESET\t\t0x5AAA\n#define CS35L36_MCU_BOOT_COMPLETE\t0x02\n#define CS35L36_MCU_CONFIG_UNMASK\t0x00FEFFFF\n#define CS35L36_MCU_CONFIG_CLR\t\t0x00010000\n#define CS35L36_MCU_CONFIG_MASK\t\t0x00FFFFFF\n#define CS35L36_GPIO_INT_SEL_MASK\t0x0000003B\n#define CS35L36_GPIO_INT_SEL_UNMASK\t0x0000003A\n#define CS35L36_PAC_RESET\t\t0x00000000\n#define CS35L36_OTP_REV_MASK\t\t0x00FF0000\n#define CS35L36_OTP_REV_L37\t\t0x00CC0000\n#define CS35L36_12V_L37\t\t\t37\n#define CS35L36_10V_L36\t\t\t36\n\n#define CS35L36_VPBR_EN_MASK\t\t0x00001000\n#define CS35L36_VPBR_EN_SHIFT\t\t12\n\n#define CS35L36_VPBR_THLD_MASK\t\t0x0000001F\n#define CS35L36_VPBR_THLD_SHIFT\t\t0\n#define CS35L36_VPBR_MAX_ATTN_MASK\t0x00000F00\n#define CS35L36_VPBR_MAX_ATTN_SHIFT\t8\n#define CS35L36_VPBR_ATK_VOL_MASK\t0x0000F000\n#define CS35L36_VPBR_ATK_VOL_SHIFT\t12\n#define CS35L36_VPBR_ATK_RATE_MASK\t0x00070000\n#define CS35L36_VPBR_ATK_RATE_SHIFT\t16\n#define CS35L36_VPBR_WAIT_MASK\t\t0x00180000\n#define CS35L36_VPBR_WAIT_SHIFT\t\t19\n#define CS35L36_VPBR_REL_RATE_MASK\t0x00E00000\n#define CS35L36_VPBR_REL_RATE_SHIFT\t21\n#define CS35L36_VPBR_MUTE_EN_MASK\t0x01000000\n#define CS35L36_VPBR_MUTE_EN_SHIFT\t24\n\n#define CS35L36_OSC_FREQ_TRIM_MASK\t0x070\n#define CS35L36_OSC_TRIM_DONE\t\t0x08\n\n#define CS35L36_FS1_DEFAULT_VAL\t\t16\n#define CS35L36_FS2_DEFAULT_VAL\t\t36\n#define CS35L36_FS_NOM_6MHZ\t\t6000000\n\n#define CS35L36_TEST_UNLOCK1\t\t0x00005555\n#define CS35L36_TEST_UNLOCK2\t\t0x0000AAAA\n#define CS35L36_TEST_LOCK1\t\t0x0000CCCC\n#define CS35L36_TEST_LOCK2\t\t0x00003333\n\n#define CS35L36_PAC_PROG_MEM\t\t512\n\n#define CS35L36_RX_FORMATS (SNDRV_PCM_FMTBIT_S16_LE | SNDRV_PCM_FMTBIT_S24_LE)\n#define CS35L36_TX_FORMATS (SNDRV_PCM_FMTBIT_S16_LE | SNDRV_PCM_FMTBIT_S24_LE \\\n\t\t\t\t| SNDRV_PCM_FMTBIT_S32_LE)\n\nextern const int cs35l36_a0_pac_patch[CS35L36_PAC_PROG_MEM];\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}