# 组成原理课程第<span style="display: inline-block; min-width: 30px; border-bottom: 1px solid black;">四</span>次实验报告

# 实验名称：<span style="display: inline-block; min-width: 200px; border-bottom: 1px solid black;">ALU模块实现与功能扩展</span>

<center>
学号：<span style="display: inline-block; min-width: 100px; border-bottom: 1px solid black;">2210556</span>
&emsp;&emsp;&emsp;
姓名：<span style="display: inline-block; min-width: 100px; border-bottom: 1px solid black;">廖望</span>
&emsp;&emsp;&emsp;
班次：<span style="display: inline-block; min-width: 100px; border-bottom: 1px solid black;">张金</span>
</center>

## 一、实验目的

1. 深入认识MIPS指令集中各类运算指令，掌握这些指令的分类和归纳方法。
2. 理解MIPS指令架构与设计思想。
3. 全面理解ALU的工作机制、功能实现方式和设计技巧。
4. 强化使用Verilog硬件描述语言进行数字电路设计的实践能力。
5. 为后续CPU设计实验奠定坚实基础。

## 二、实验内容说明

针对组成原理第四次ALU实验进行优化升级，主要要求包括：

1. 需要对原有操作码进行位宽压缩，将控制信号位宽从原来的12位调整为4位。
2. 在操作码位宽调整为4位的基础上，在原有11种运算功能之外，新增3种不同类型的运算（包括一种大于置位比较运算、一种位运算、一种自选运算），并通过硬件实验箱或仿真环境验证计算结果。
3. 在实验箱验证阶段，务必确保操作码已成功压缩至4位位宽。
4. 实验报告中使用课本图5.3作为原理图即可，无需再提供顶层模块图。报告中需详细阐述三种新增运算的实现过程和原理，并附上实验箱验证的照片证据。
5. 严格按照实验报告模板要求完成，提交文件命名格式为"学号_姓名_组成原理第四次实验.pdf"。报告必须包含充分的实验分析内容，对实验箱验证照片中的信息进行解释说明，并确认验证是否成功。

## 三、实验原理图与实验原理

### 3.1 ALU模块原理图

![](pic/1.jpg)

在这部分需要进行适当的修改和调整。首先，我们需要将控制信号的位宽从12位调整为4位，其次，在运算逻辑部分增加新的表达式，实现新增的三种运算功能。

### 3.2 顶层模块原理图

![](pic/2.png)

顶层模块的设计与功能保持不变，无需修改。

### 3.3 实验原理

#### 3.3.1 ALU运算重新映射

首要任务是将原来的12位控制信号压缩至4位。通过分析发现，4位二进制数可以表示16种不同的状态，完全能够满足我们的运算需求。在设计中，保留原有13种运算（包括不运算的情况）的顺序不变，按照0-12排列，对应十六进制的0-C。对于新增的运算类型，分配D、E、F三个编码，分别对应"有符号比较大于置位"、"按位同或"和"低位加载"操作，详细映射关系如下表：

| CONTR | ALU操作         |
|-------|----------------|
| 0     | 无              |
| 1     | 加法            |
| 2     | 减法            |
| 3     | 有符号比较，小于置位 |
| 4     | 无符号比较，小于置位 |
| 5     | 按位与          |
| 6     | 按位或非        |
| 7     | 按位或          |
| 8     | 按位异或        |
| 9     | 逻辑左移        |
| A     | 逻辑右移        |
| B     | 算数右移        |
| C     | 高位加载        |
| D     | 有符号比较，大于置位 |
| E     | 按位同或        |
| F     | 低位加载        |

#### 3.3.2 原始12种运算的实现原理

##### 3.3.2.1 加法与减法运算

这两种基本运算可通过直接调用实验一中已实现的adder.v模块来完成相关计算。

##### 3.3.2.2 有符号比较，小于置位

根据课程教材中的计算规则，可以推导出如下逻辑表达式：

```verilog
slt_result = (alu_src1[31] & ~alu_src2[31]) | (~(alu_src1[31]^alu_src2[31]) & adder_result[31])
```

这个表达式能够准确实现有符号数比较的小于置位功能。

##### 3.3.2.3 无符号比较，小于置位

对于32位无符号数的比较置位，可通过在高位补0形成33位正数来实现，即{1'b0, src1}与{1'b0, src2}的比较，此时最高位符号位统一为0。参考课本表5.2可知，对于正数比较，减法结果的符号位为1时表示小于关系成立。而32位正数相减，其结果符号位可由32位加法的cout+1'b1计算得出，如图5.5所示。
因此，无符号32位比较小于置位运算的结果表达式为：

```verilog
sltu_result = ~adder_cout
```

![](pic/3.png)

##### 3.3.2.4 位运算类操作

```verilog
assign and_result = alu_src1 & alu_src2;      // 按位与运算结果
assign or_result  = alu_src1 | alu_src2;      // 按位或运算结果
assign nor_result = ~or_result;               // 按位或非运算结果
assign xor_result = alu_src1 ^ alu_src2;      // 按位异或运算结果
```

##### 3.3.2.5 移位操作

以逻辑左移为例，实现过程分为三个关键步骤：

```verilog
// 逻辑左移实现
wire [31:0] sll_step1;
wire [31:0] sll_step2;
assign sll_step1 = {32{shf_1_0 == 2'b00}} & alu_src2                   // 移位量[1:0]="00"时不移位
                 | {32{shf_1_0 == 2'b01}} & {alu_src2[30:0], 1'd0}     // 移位量[1:0]="01"时左移1位
                 | {32{shf_1_0 == 2'b10}} & {alu_src2[29:0], 2'd0}     // 移位量[1:0]="10"时左移2位
                 | {32{shf_1_0 == 2'b11}} & {alu_src2[28:0], 3'd0};    // 移位量[1:0]="11"时左移3位
assign sll_step2 = {32{shf_3_2 == 2'b00}} & sll_step1                  // 移位量[3:2]="00"时不移位
                 | {32{shf_3_2 == 2'b01}} & {sll_step1[27:0], 4'd0}    // 移位量[3:2]="01"时左移4位
                 | {32{shf_3_2 == 2'b10}} & {sll_step1[23:0], 8'd0}    // 移位量[3:2]="10"时左移8位
                 | {32{shf_3_2 == 2'b11}} & {sll_step1[19:0], 12'd0};  // 移位量[3:2]="11"时左移12位
assign sll_result = shf[4] ? {sll_step2[15:0], 16'd0} : sll_step2;     // 移位量[4]="1"时左移16位
```

这种移位操作的实现采用了分步骤执行的策略：
- 第一步，根据移位量的低2位([1:0])执行初始移位操作；
- 第二步，基于第一步结果，再根据移位量的[3:2]位执行第二次移位；
- 第三步，基于第二步结果，根据移位量的第4位进行最终移位调整。

##### 3.3.2.6 高位加载操作

这是一种专用于设置寄存器高16位常数的操作。它将操作数2的低16位数据装载到结果的高16位，同时将结果的低16位用0填充。

```verilog
assign lui_result = {alu_src2[15:0], 16'd0}; // 将立即数移位至高半字节
```

#### 3.3.3 新增三种运算的实现原理

##### 3.3.3.1 有符号比较，大于置位

这个操作与前面实现的"小于置位"操作原理相似，但需要进行逻辑取反。此外，由于方向变换后需要排除等于的情况，因此引入了adder_zero信号，用于检测两个操作数是否相等。
具体实现中，adder_zero通过对adder_result执行"或"缩位运算获得，当源操作数1等于源操作数2时，adder_zero为0，不进行置位。因此，大于置位的完整表达式为：~(小于置位表达式) & adder_zero，即不满足小于条件且两操作数不相等时置位为1。

##### 3.3.3.2 按位同或操作

这是按位异或运算的逻辑取反，实现非常简洁：

```verilog
assign nxor_result = ~xor_result; // 同或结果即异或取反
```

##### 3.3.3.3 低位加载操作

这个操作与高位加载类似，只是处理的位置不同。它将源操作数2的低16位保留在结果的低16位，而结果的高16位用0填充：

```verilog
assign hui_result = {16'd0, alu_src2[15:0]};
```

## 四、实验步骤

### 4.1 功能复现

按照原有代码进行功能复现，输入两个测试数据与ALU操作码，验证运算结果。选择两个测试数据分别为10101010和02020202，通过实验箱硬件读取相应的运算结果。详细的结果数据记录在第五部分"实验结果分析：复现"中。

### 4.2 功能扩展与改进

#### 4.2.1 代码修改过程

##### 4.2.1.1 ALU.v模块修改

首先调整控制信号位宽，从原来的12位减少至4位：

```verilog
input [3:0] alu_control, // 修改后的ALU控制信号
```

接着，为新增的三种运算功能声明对应的结果信号：

```verilog
wire [31:0] sgt_result;  // 有符号比较大于置位结果
wire [31:0] nxor_result; // 按位同或结果
wire [31:0] hui_result;  // 低位加载结果
```

然后，重新设计16种运算与4位二进制控制信号之间的对应关系：

```verilog
// 控制信号解码，将4位控制信号映射到16种运算
assign alu_add  = (~alu_control[3])&(~alu_control[2])&(~alu_control[1])&(alu_control[0]);//0001
assign alu_sub  = (~alu_control[3])&(~alu_control[2])&(alu_control[1])&(~alu_control[0]);//0010
assign alu_slt  = (~alu_control[3])&(~alu_control[2])&(alu_control[1])&(alu_control[0]); //0011
assign alu_sltu = (~alu_control[3])&(alu_control[2])&(~alu_control[1])&(~alu_control[0]);//0100
assign alu_and  = (~alu_control[3])&(alu_control[2])&(~alu_control[1])&(alu_control[0]); //0101
assign alu_nor  = (~alu_control[3])&(alu_control[2])&(alu_control[1])&(~alu_control[0]); //0110
assign alu_or   = (~alu_control[3])&(alu_control[2])&(alu_control[1])&(alu_control[0]);  //0111
assign alu_xor  = (alu_control[3])&(~alu_control[2])&(~alu_control[1])&(~alu_control[0]);//1000
assign alu_sll  = (alu_control[3])&(~alu_control[2])&(~alu_control[1])&(alu_control[0]); //1001
assign alu_srl  = (alu_control[3])&(~alu_control[2])&(alu_control[1])&(~alu_control[0]); //1010
assign alu_sra  = (alu_control[3])&(~alu_control[2])&(alu_control[1])&(alu_control[0]);  //1011
assign alu_lui  = (alu_control[3])&(alu_control[2])&(~alu_control[1])&(~alu_control[0]); //1100
// 新增的三种运算
assign alu_sgt  = (alu_control[3])&(alu_control[2])&(~alu_control[1])&(alu_control[0]);  //1101
assign alu_nxor = (alu_control[3])&(alu_control[2])&(alu_control[1])&(~alu_control[0]); //1110
assign alu_hui  = (alu_control[3])&(alu_control[2])&(alu_control[1])&(alu_control[0]);   //1111
```

接下来，实现三个新增功能的具体逻辑：

有符号比较大于置位实现：
```verilog
wire adder_zero;
assign adder_zero = |adder_result;
assign sgt_result[31:1] = 31'd0;
assign sgt_result[0] = ~((alu_src1[31] & ~alu_src2[31]) | (~(alu_src1[31]^alu_src2[31]) & adder_result[31])) & adder_zero;
```

按位同或实现：
```verilog
assign nxor_result = ~xor_result;
```

低位加载实现：
```verilog
assign hui_result = {16'd0, alu_src2[15:0]};
```

最后，在结果选择逻辑中添加对新增运算结果的支持：

```verilog
// 根据控制信号选择对应的运算结果输出
assign alu_result = (alu_add|alu_sub) ? add_sub_result[31:0] :
                    alu_slt ? slt_result :
                    alu_sltu ? sltu_result :
                    alu_and ? and_result :
                    alu_nor ? nor_result :
                    alu_or ? or_result :
                    alu_xor ? xor_result :
                    alu_sll ? sll_result :
                    alu_srl ? srl_result :
                    alu_sra ? sra_result :
                    alu_lui ? lui_result :
                    alu_sgt ? sgt_result :  // 有符号比较，大于置位
                    alu_nxor ? nxor_result :  // 按位同或
                    alu_hui ? hui_result :  // 低位加载
                    32'd0;
```

##### 4.2.1.2 对alu_display.v的修改

首先调整控制信号的位宽定义：
```verilog
reg [3:0] alu_control; // 调整后的ALU控制信号
```

然后修改控制信号的输入逻辑：
```verilog
// 控制信号输入处理
always @(posedge clk)
begin
    if (!resetn)
    begin
        alu_control <= 4'd0;  // 复位值调整为4位
    end
    else if (input_valid && input_sel==2'b00)
    begin
        alu_control <= input_value[3:0];  // 只取低4位作为控制信号
    end
end
```

完成上述修改后，代码即可正常运行。

#### 4.2.2 修改后的关键源代码

##### 4.2.2.1 alu.v中的关键代码

```verilog
// 控制信号解码部分
assign alu_add  = (~alu_control[3])&(~alu_control[2])&(~alu_control[1])&(alu_control[0]);//0001
assign alu_sub  = (~alu_control[3])&(~alu_control[2])&(alu_control[1])&(~alu_control[0]);//0010
assign alu_slt  = (~alu_control[3])&(~alu_control[2])&(alu_control[1])&(alu_control[0]); //0011
assign alu_sltu = (~alu_control[3])&(alu_control[2])&(~alu_control[1])&(~alu_control[0]);//0100
assign alu_and  = (~alu_control[3])&(alu_control[2])&(~alu_control[1])&(alu_control[0]); //0101
assign alu_nor  = (~alu_control[3])&(alu_control[2])&(alu_control[1])&(~alu_control[0]); //0110
assign alu_or   = (~alu_control[3])&(alu_control[2])&(alu_control[1])&(alu_control[0]);  //0111
assign alu_xor  = (alu_control[3])&(~alu_control[2])&(~alu_control[1])&(~alu_control[0]);//1000
assign alu_sll  = (alu_control[3])&(~alu_control[2])&(~alu_control[1])&(alu_control[0]); //1001
assign alu_srl  = (alu_control[3])&(~alu_control[2])&(alu_control[1])&(~alu_control[0]); //1010
assign alu_sra  = (alu_control[3])&(~alu_control[2])&(alu_control[1])&(alu_control[0]);  //1011
assign alu_lui  = (alu_control[3])&(alu_control[2])&(~alu_control[1])&(~alu_control[0]); //1100
// 新增运算
assign alu_sgt  = (alu_control[3])&(alu_control[2])&(~alu_control[1])&(alu_control[0]);  //1101
assign alu_nxor = (alu_control[3])&(alu_control[2])&(alu_control[1])&(~alu_control[0]); //1110
assign alu_hui  = (alu_control[3])&(alu_control[2])&(alu_control[1])&(alu_control[0]);   //1111
```

##### 4.2.2.2 alu_display.v中的部分代码

```verilog
// 顶层模块接口定义
reg         display_valid;
reg  [39:0] display_name;
reg  [31:0] display_value;
wire [5 :0] display_number;
wire        input_valid;
wire [31:0] input_value;
lcd_module lcd_module(
    .clk            (clk           ),   //10Mhz
    .resetn         (resetn        ),
    // 触摸屏接口
    .display_valid  (display_valid ),
    .display_name   (display_name  ),
    .display_value  (display_value ),
    .display_number (display_number),
    .input_valid    (input_valid   ),
    .input_value    (input_value   ),
    // LCD触摸屏底层接口
    .lcd_rst        (lcd_rst       ),
    .lcd_cs         (lcd_cs        ),
    .lcd_rs         (lcd_rs        ),
    .lcd_wr         (lcd_wr        ),
    .lcd_rd         (lcd_rd        ),
    .lcd_data_io    (lcd_data_io   ),
    .lcd_bl_ctr     (lcd_bl_ctr    ),
    .ct_int         (ct_int        ),
    .ct_sda         (ct_sda        ),
    .ct_scl         (ct_scl        ),
    .ct_rstn        (ct_rstn       )
);

// 控制信号输入处理
always @(posedge clk)
begin
    if (!resetn)
    begin
        alu_control <= 4'd0;
    end
    else if (input_valid && input_sel==2'b00)
    begin
        alu_control <= input_value[3:0];
    end
end

// 操作数1输入处理
always @(posedge clk)
begin
    if (!resetn)
    begin
        alu_src1 <= 32'd0;
    end
    else if (input_valid && input_sel==2'b10)
    begin
        alu_src1 <= input_value;
    end
end
```

## 五、实验结果分析

### 5.1 原有功能复现验证

首先分析输入控制逻辑与硬件对应关系：

```verilog
input [1:0] input_sel, // 00:输入控制信号(alu_control)
                       // 10:输入源操作数1(alu_src1)
                       // 11:输入源操作数2(alu_src2)
```

通过查阅约束文件，确认实验箱上的第二个和第八个按钮用于控制输入选择。按照这个配置，进行原有功能的复现测试。

输入测试数据：SRC-1 = 10101010，SRC-2 = 02020202，复现结果如下表：

| SRC_1    | SRC_2    | CONTR | ALU操作         | RESULT    |
|----------|----------|-------|----------------|-----------|
| 10101010 | 02020202 | 000   | 无             | 00000000  |
| 10101010 | 02020202 | 800   | 加法           | 12121212  |
| 10101010 | 02020202 | 400   | 减法           | 0E0E0E0E  |
| 10101010 | 02020202 | 200   | 有符号比较，小于置位 | 00000000  |
| 10101010 | 02020202 | 100   | 无符号比较，大于置位 | 00000000  |
| 10101010 | 02020202 | 080   | 按位与         | 00000000  |
| 10101010 | 02020202 | 040   | 按位或非       | EDEDEDED  |
| 10101010 | 02020202 | 020   | 按位或         | 12121212  |
| 10101010 | 02020202 | 010   | 按位异或       | 12121212  |
| 10101010 | 02020202 | 008   | 逻辑左移       | 02020000  |
| 10101010 | 02020202 | 004   | 逻辑右移       | 00000202  |
| 10101010 | 02020202 | 002   | 算术右移       | 00000202  |
| 10101010 | 02020202 | 001   | 高位加载       | 02020000  |

由于图片数量较多，这里仅以表格形式呈现测试结果。从结果可以看出，所有原有运算功能均能正确执行，证明代码修改过程中未影响原有功能的正常运行。

### 5.2 新增功能验证

首先，验证调整后的控制信号映射是否正常工作。保持输入操作数不变，仅修改CONTR值，验证位宽压缩后的运算选择功能，部分结果如下：

| SRC_1    | SRC_2    | CONTR | ALU操作         | RESULT    |
|----------|----------|-------|----------------|-----------|
| 10101010 | 02020202 | 8     | 按位异或       | 12121212  |
| 10101010 | 02020202 | 9     | 逻辑左移       | 02020000  |
| 10101010 | 02020202 | A     | 逻辑右移       | 00000202  |
| 10101010 | 02020202 | B     | 算术右移       | 00000202  |
| 10101010 | 02020202 | C     | 高位加载       | 02020000  |
| 10101010 | 02020202 | D     | 有符号比较，大于置位 | 00000000  |
| 10101010 | 02020202 | E     | 按位同或       | FFFFFFFF  |
| 10101010 | 02020202 | F     | 低位加载       | 00020202  |

从结果可以看出，操作码压缩后的功能映射正常工作。接下来，重点验证三种新增功能的正确性：

#### 5.2.1 按位同或运算验证

输入两个操作数后，系统执行按位同或运算，结果如下图所示：

![按位同或运算验证](pic/5.png)

结果为FFFFFFFF，与预期一致，证明按位同或功能实现正确。

#### 5.2.2 低位加载操作验证

输入SRC-2=11111111，执行低位加载操作，预期结果应为00001111：

![低位加载操作验证](pic/6.png)

实际结果与预期一致，验证成功。

#### 5.2.3 有符号比较大于置位验证

由于大于置位功能较为复杂，需要进行多组测试：

1. 零值比较测试：输入两个0进行比较，预期结果应为00000000

![零值比较](pic/7.png)

2. 正数间比较测试：输入114514和12345，预期第一个操作数大于第二个，结果应为00000001

![正数间比较-大于](pic/8.png)

3. 正数间比较测试(反向)：调换操作数顺序，预期结果应为00000000

![正数间比较-小于](pic/9.png)

4. 负数与正数比较：输入FFFFFFFF(-1)和00000001(1)，预期结果应为00000000

![负数与正数比较](pic/10.png)

5. 负数间比较：输入FFFFFFFF(-1)和AAAAAAAA(负数)，预期结果应为00000001

![负数间比较](pic/11.png)

所有测试结果均与预期一致，证明大于置位功能实现正确。

## 六、总结与思考

本次实验的复现部分难度不大，主要挑战在于代码修改和功能扩展。要完成这些任务，需要深入理解ALU的工作原理、操作码编码方案以及之前实验中的相关知识点。

通过对控制信号位宽的压缩和新增运算功能的实现，我更深入地理解了ALU的内部结构和工作机制。尤其是实现有符号比较大于置位功能时，需要综合考虑符号位、相等情况等多种因素，这加深了我对数字逻辑设计的理解。

此外，本次实验也锻炼了我对Verilog代码的综合分析能力，特别是如何在保持原有功能正常工作的前提下进行代码改进和扩展。这些能力对后续更复杂的CPU设计实验将非常有帮助。

