digraph "CFG for '_Z12matrixMulGPUPiS_S_' function" {
	label="CFG for '_Z12matrixMulGPUPiS_S_' function";

	Node0x6491460 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%3:\l  %4 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %5 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %6 = getelementptr i8, i8 addrspace(4)* %5, i64 4\l  %7 = bitcast i8 addrspace(4)* %6 to i16 addrspace(4)*\l  %8 = load i16, i16 addrspace(4)* %7, align 4, !range !4, !invariant.load !5\l  %9 = zext i16 %8 to i32\l  %10 = mul i32 %4, %9\l  %11 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %12 = add i32 %10, %11\l  %13 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %14 = getelementptr i8, i8 addrspace(4)* %5, i64 6\l  %15 = bitcast i8 addrspace(4)* %14 to i16 addrspace(4)*\l  %16 = load i16, i16 addrspace(4)* %15, align 2, !range !4, !invariant.load !5\l  %17 = zext i16 %16 to i32\l  %18 = mul i32 %13, %17\l  %19 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !6\l  %20 = add i32 %18, %19\l  %21 = icmp slt i32 %12, 2097152\l  %22 = icmp slt i32 %20, 2097152\l  %23 = select i1 %21, i1 %22, i1 false\l  br i1 %23, label %24, label %130\l|{<s0>T|<s1>F}}"];
	Node0x6491460:s0 -> Node0x6494f40;
	Node0x6491460:s1 -> Node0x6494fd0;
	Node0x6494f40 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b9d0f970",label="{%24:\l24:                                               \l  %25 = shl nsw i32 %12, 21\l  br label %30\l}"];
	Node0x6494f40 -> Node0x64951d0;
	Node0x6495290 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b9d0f970",label="{%26:\l26:                                               \l  %27 = add nsw i32 %25, %20\l  %28 = sext i32 %27 to i64\l  %29 = getelementptr inbounds i32, i32 addrspace(1)* %2, i64 %28\l  store i32 %127, i32 addrspace(1)* %29, align 4, !tbaa !7\l  br label %130\l}"];
	Node0x6495290 -> Node0x6494fd0;
	Node0x64951d0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%30:\l30:                                               \l  %31 = phi i32 [ 0, %24 ], [ %128, %30 ]\l  %32 = phi i32 [ 0, %24 ], [ %127, %30 ]\l  %33 = add nuw nsw i32 %31, %25\l  %34 = sext i32 %33 to i64\l  %35 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %34\l  %36 = load i32, i32 addrspace(1)* %35, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %37 = shl nsw i32 %31, 21\l  %38 = add nsw i32 %37, %20\l  %39 = sext i32 %38 to i64\l  %40 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %39\l  %41 = load i32, i32 addrspace(1)* %40, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %42 = mul nsw i32 %41, %36\l  %43 = add nsw i32 %42, %32\l  %44 = or i32 %31, 1\l  %45 = add nuw nsw i32 %44, %25\l  %46 = sext i32 %45 to i64\l  %47 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %46\l  %48 = load i32, i32 addrspace(1)* %47, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %49 = shl nsw i32 %44, 21\l  %50 = add nsw i32 %49, %20\l  %51 = sext i32 %50 to i64\l  %52 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %51\l  %53 = load i32, i32 addrspace(1)* %52, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %54 = mul nsw i32 %53, %48\l  %55 = add nsw i32 %54, %43\l  %56 = or i32 %31, 2\l  %57 = add nuw nsw i32 %56, %25\l  %58 = sext i32 %57 to i64\l  %59 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %58\l  %60 = load i32, i32 addrspace(1)* %59, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %61 = shl nsw i32 %56, 21\l  %62 = add nsw i32 %61, %20\l  %63 = sext i32 %62 to i64\l  %64 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %63\l  %65 = load i32, i32 addrspace(1)* %64, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %66 = mul nsw i32 %65, %60\l  %67 = add nsw i32 %66, %55\l  %68 = or i32 %31, 3\l  %69 = add nuw nsw i32 %68, %25\l  %70 = sext i32 %69 to i64\l  %71 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %70\l  %72 = load i32, i32 addrspace(1)* %71, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %73 = shl nsw i32 %68, 21\l  %74 = add nsw i32 %73, %20\l  %75 = sext i32 %74 to i64\l  %76 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %75\l  %77 = load i32, i32 addrspace(1)* %76, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %78 = mul nsw i32 %77, %72\l  %79 = add nsw i32 %78, %67\l  %80 = or i32 %31, 4\l  %81 = add nuw nsw i32 %80, %25\l  %82 = sext i32 %81 to i64\l  %83 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %82\l  %84 = load i32, i32 addrspace(1)* %83, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %85 = shl nsw i32 %80, 21\l  %86 = add nsw i32 %85, %20\l  %87 = sext i32 %86 to i64\l  %88 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %87\l  %89 = load i32, i32 addrspace(1)* %88, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %90 = mul nsw i32 %89, %84\l  %91 = add nsw i32 %90, %79\l  %92 = or i32 %31, 5\l  %93 = add nuw nsw i32 %92, %25\l  %94 = sext i32 %93 to i64\l  %95 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %94\l  %96 = load i32, i32 addrspace(1)* %95, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %97 = shl nsw i32 %92, 21\l  %98 = add nsw i32 %97, %20\l  %99 = sext i32 %98 to i64\l  %100 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %99\l  %101 = load i32, i32 addrspace(1)* %100, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %102 = mul nsw i32 %101, %96\l  %103 = add nsw i32 %102, %91\l  %104 = or i32 %31, 6\l  %105 = add nuw nsw i32 %104, %25\l  %106 = sext i32 %105 to i64\l  %107 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %106\l  %108 = load i32, i32 addrspace(1)* %107, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %109 = shl nsw i32 %104, 21\l  %110 = add nsw i32 %109, %20\l  %111 = sext i32 %110 to i64\l  %112 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %111\l  %113 = load i32, i32 addrspace(1)* %112, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %114 = mul nsw i32 %113, %108\l  %115 = add nsw i32 %114, %103\l  %116 = or i32 %31, 7\l  %117 = add nuw nsw i32 %116, %25\l  %118 = sext i32 %117 to i64\l  %119 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %118\l  %120 = load i32, i32 addrspace(1)* %119, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %121 = shl nsw i32 %116, 21\l  %122 = add nsw i32 %121, %20\l  %123 = sext i32 %122 to i64\l  %124 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %123\l  %125 = load i32, i32 addrspace(1)* %124, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %126 = mul nsw i32 %125, %120\l  %127 = add nsw i32 %126, %115\l  %128 = add nuw nsw i32 %31, 8\l  %129 = icmp eq i32 %128, 2097152\l  br i1 %129, label %26, label %30, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x64951d0:s0 -> Node0x6495290;
	Node0x64951d0:s1 -> Node0x64951d0;
	Node0x6494fd0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%130:\l130:                                              \l  ret void\l}"];
}
