Flow report for varint_encoder
Fri May 26 15:04:10 2017
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Flow Summary                                                                  ;
+-----------------------------+-------------------------------------------------+
; Flow Status                 ; Successful - Fri May 26 15:04:10 2017           ;
; Quartus Prime Version       ; 16.0.0 Build 211 04/27/2016 SJ Standard Edition ;
; Revision Name               ; varint_encoder                                  ;
; Top-level Entity Name       ; protobuf_serializer                             ;
; Family                      ; Arria 10                                        ;
; Device                      ; 10AS066N3F40E2SG                                ;
; Timing Models               ; Preliminary                                     ;
; Logic utilization (in ALMs) ; 613 / 251,680 ( < 1 % )                         ;
; Total registers             ; 788                                             ;
; Total pins                  ; 155 / 812 ( 19 % )                              ;
; Total virtual pins          ; 0                                               ;
; Total block memory bits     ; 304,128 / 43,642,880 ( < 1 % )                  ;
; Total DSP Blocks            ; 0 / 1,687 ( 0 % )                               ;
; Total HSSI RX channels      ; 0 / 48 ( 0 % )                                  ;
; Total HSSI TX channels      ; 0 / 48 ( 0 % )                                  ;
; Total PLLs                  ; 0 / 96 ( 0 % )                                  ;
+-----------------------------+-------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 05/26/2017 14:59:05 ;
; Main task         ; Compilation         ;
; Revision Name     ; varint_encoder      ;
+-------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                          ;
+--------------------------------------+----------------------------------------------------------------------+--------------------------------------+---------------------+----------------+
; Assignment Name                      ; Value                                                                ; Default Value                        ; Entity Name         ; Section Id     ;
+--------------------------------------+----------------------------------------------------------------------+--------------------------------------+---------------------+----------------+
; COMPILER_SIGNATURE_ID                ; 203178701995592.149583594421599                                      ; --                                   ; --                  ; --             ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                                   ; --                                   ; --                  ; addressbook    ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                                   ; --                                   ; --                  ; raw data       ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                                   ; --                                   ; --                  ; FIFO full      ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                                   ; --                                   ; --                  ; varint         ;
; EDA_GENERATE_FUNCTIONAL_NETLIST      ; On                                                                   ; --                                   ; --                  ; eda_simulation ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; varint                                                               ; --                                   ; --                  ; eda_simulation ;
; EDA_OUTPUT_DATA_FORMAT               ; Verilog Hdl                                                          ; --                                   ; --                  ; eda_simulation ;
; EDA_SIMULATION_TOOL                  ; ModelSim-Altera (Verilog)                                            ; <None>                               ; --                  ; --             ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                                                      ; --                                   ; --                  ; eda_simulation ;
; EDA_TEST_BENCH_FILE                  ; protobuf_serializer_tb.v                                             ; --                                   ; --                  ; addressbook    ;
; EDA_TEST_BENCH_FILE                  ; protobuf_serializer_tb2.v                                            ; --                                   ; --                  ; raw data       ;
; EDA_TEST_BENCH_FILE                  ; protobuf_serializer_tb3.v                                            ; --                                   ; --                  ; FIFO full      ;
; EDA_TEST_BENCH_FILE                  ; protobuf_serializer_tb1.v                                            ; --                                   ; --                  ; varint         ;
; EDA_TEST_BENCH_MODULE_NAME           ; protobuf_serializer_tb                                               ; --                                   ; --                  ; addressbook    ;
; EDA_TEST_BENCH_MODULE_NAME           ; protobuf_serializer_tb2                                              ; --                                   ; --                  ; raw data       ;
; EDA_TEST_BENCH_MODULE_NAME           ; protobuf_serializer_tb3                                              ; --                                   ; --                  ; FIFO full      ;
; EDA_TEST_BENCH_MODULE_NAME           ; protobuf_serializer_tb1                                              ; --                                   ; --                  ; varint         ;
; EDA_TEST_BENCH_NAME                  ; addressbook                                                          ; --                                   ; --                  ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; varint                                                               ; --                                   ; --                  ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; raw data                                                             ; --                                   ; --                  ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; FIFO full                                                            ; --                                   ; --                  ; eda_simulation ;
; EDA_TIME_SCALE                       ; 1 ps                                                                 ; --                                   ; --                  ; eda_simulation ;
; MAX_CORE_JUNCTION_TEMP               ; 100                                                                  ; --                                   ; --                  ; --             ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                                                    ; --                                   ; --                  ; --             ;
; MISC_FILE                            ; varint_in_fifo/../varint_in_fifo.qsys                                ; --                                   ; --                  ; --             ;
; MISC_FILE                            ; varint_in_index/../varint_in_index.qsys                              ; --                                   ; --                  ; --             ;
; MISC_FILE                            ; varint_in_size/../varint_in_size.qsys                                ; --                                   ; --                  ; --             ;
; MISC_FILE                            ; raw_data_in_fifo/../raw_data_in_fifo.qsys                            ; --                                   ; --                  ; --             ;
; MISC_FILE                            ; raw_data_in_index/../raw_data_in_index.qsys                          ; --                                   ; --                  ; --             ;
; MISC_FILE                            ; raw_data_in_wstrb/../raw_data_in_wstrb.qsys                          ; --                                   ; --                  ; --             ;
; MISC_FILE                            ; varint_out_fifo/../varint_out_fifo.qsys                              ; --                                   ; --                  ; --             ;
; MISC_FILE                            ; varint_out_index/../varint_out_index.qsys                            ; --                                   ; --                  ; --             ;
; MISC_FILE                            ; raw_data_out_fifo/../raw_data_out_fifo.qsys                          ; --                                   ; --                  ; --             ;
; MISC_FILE                            ; raw_data_out_index/../raw_data_out_index.qsys                        ; --                                   ; --                  ; --             ;
; MISC_FILE                            ; out_fifo/../out_fifo.qsys                                            ; --                                   ; --                  ; --             ;
; NUM_PARALLEL_PROCESSORS              ; All                                                                  ; --                                   ; --                  ; --             ;
; PARTITION_COLOR                      ; 16764057                                                             ; --                                   ; protobuf_serializer ; Top            ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; PLACEMENT                                                            ; --                                   ; protobuf_serializer ; Top            ;
; PARTITION_NETLIST_TYPE               ; SOURCE                                                               ; --                                   ; protobuf_serializer ; Top            ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                                                  ; --                                   ; --                  ; --             ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                ; --                                   ; --                  ; --             ;
; PROJECT_IP_REGENERATION_POLICY       ; NEVER_REGENERATE_IP                                                  ; SKIP_REGENERATING_IP_IF_HDL_MODIFIED ; --                  ; --             ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                                                         ; --                                   ; --                  ; --             ;
; SLD_FILE                             ; varint_in_fifo/varint_in_fifo.debuginfo                              ; --                                   ; --                  ; --             ;
; SLD_FILE                             ; varint_in_index/varint_in_index.debuginfo                            ; --                                   ; --                  ; --             ;
; SLD_FILE                             ; varint_in_size/varint_in_size.debuginfo                              ; --                                   ; --                  ; --             ;
; SLD_FILE                             ; raw_data_in_fifo/raw_data_in_fifo.debuginfo                          ; --                                   ; --                  ; --             ;
; SLD_FILE                             ; raw_data_in_index/raw_data_in_index.debuginfo                        ; --                                   ; --                  ; --             ;
; SLD_FILE                             ; raw_data_in_wstrb/raw_data_in_wstrb.debuginfo                        ; --                                   ; --                  ; --             ;
; SLD_FILE                             ; varint_out_fifo/varint_out_fifo.debuginfo                            ; --                                   ; --                  ; --             ;
; SLD_FILE                             ; varint_out_index/varint_out_index.debuginfo                          ; --                                   ; --                  ; --             ;
; SLD_FILE                             ; raw_data_out_fifo/raw_data_out_fifo.debuginfo                        ; --                                   ; --                  ; --             ;
; SLD_FILE                             ; raw_data_out_index/raw_data_out_index.debuginfo                      ; --                                   ; --                  ; --             ;
; SLD_FILE                             ; out_fifo/out_fifo.debuginfo                                          ; --                                   ; --                  ; --             ;
; SLD_INFO                             ; QSYS_NAME out_fifo HAS_SOPCINFO 1 GENERATION_ID 1493857214           ; --                                   ; out_fifo            ; --             ;
; SLD_INFO                             ; QSYS_NAME raw_data_in_fifo HAS_SOPCINFO 1 GENERATION_ID 1493857164   ; --                                   ; raw_data_in_fifo    ; --             ;
; SLD_INFO                             ; QSYS_NAME raw_data_in_index HAS_SOPCINFO 1 GENERATION_ID 1493857172  ; --                                   ; raw_data_in_index   ; --             ;
; SLD_INFO                             ; QSYS_NAME raw_data_in_wstrb HAS_SOPCINFO 1 GENERATION_ID 1493857179  ; --                                   ; raw_data_in_wstrb   ; --             ;
; SLD_INFO                             ; QSYS_NAME raw_data_out_fifo HAS_SOPCINFO 1 GENERATION_ID 1493857200  ; --                                   ; raw_data_out_fifo   ; --             ;
; SLD_INFO                             ; QSYS_NAME raw_data_out_index HAS_SOPCINFO 1 GENERATION_ID 1493857207 ; --                                   ; raw_data_out_index  ; --             ;
; SLD_INFO                             ; QSYS_NAME varint_in_fifo HAS_SOPCINFO 1 GENERATION_ID 1493857143     ; --                                   ; varint_in_fifo      ; --             ;
; SLD_INFO                             ; QSYS_NAME varint_in_index HAS_SOPCINFO 1 GENERATION_ID 1493857150    ; --                                   ; varint_in_index     ; --             ;
; SLD_INFO                             ; QSYS_NAME varint_in_size HAS_SOPCINFO 1 GENERATION_ID 1493857157     ; --                                   ; varint_in_size      ; --             ;
; SLD_INFO                             ; QSYS_NAME varint_out_fifo HAS_SOPCINFO 1 GENERATION_ID 1493857186    ; --                                   ; varint_out_fifo     ; --             ;
; SLD_INFO                             ; QSYS_NAME varint_out_index HAS_SOPCINFO 1 GENERATION_ID 1493857193   ; --                                   ; varint_out_index    ; --             ;
; SOPCINFO_FILE                        ; varint_in_fifo/../varint_in_fifo.sopcinfo                            ; --                                   ; --                  ; --             ;
; SOPCINFO_FILE                        ; varint_in_index/../varint_in_index.sopcinfo                          ; --                                   ; --                  ; --             ;
; SOPCINFO_FILE                        ; varint_in_size/../varint_in_size.sopcinfo                            ; --                                   ; --                  ; --             ;
; SOPCINFO_FILE                        ; raw_data_in_fifo/../raw_data_in_fifo.sopcinfo                        ; --                                   ; --                  ; --             ;
; SOPCINFO_FILE                        ; raw_data_in_index/../raw_data_in_index.sopcinfo                      ; --                                   ; --                  ; --             ;
; SOPCINFO_FILE                        ; raw_data_in_wstrb/../raw_data_in_wstrb.sopcinfo                      ; --                                   ; --                  ; --             ;
; SOPCINFO_FILE                        ; varint_out_fifo/../varint_out_fifo.sopcinfo                          ; --                                   ; --                  ; --             ;
; SOPCINFO_FILE                        ; varint_out_index/../varint_out_index.sopcinfo                        ; --                                   ; --                  ; --             ;
; SOPCINFO_FILE                        ; raw_data_out_fifo/../raw_data_out_fifo.sopcinfo                      ; --                                   ; --                  ; --             ;
; SOPCINFO_FILE                        ; raw_data_out_index/../raw_data_out_index.sopcinfo                    ; --                                   ; --                  ; --             ;
; SOPCINFO_FILE                        ; out_fifo/../out_fifo.sopcinfo                                        ; --                                   ; --                  ; --             ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                   ; --                                   ; --                  ; --             ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                   ; --                                   ; --                  ; --             ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                   ; --                                   ; --                  ; --             ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                   ; --                                   ; --                  ; --             ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                   ; --                                   ; --                  ; --             ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                   ; --                                   ; --                  ; --             ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                   ; --                                   ; --                  ; --             ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                   ; --                                   ; --                  ; --             ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                   ; --                                   ; --                  ; --             ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                   ; --                                   ; --                  ; --             ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                   ; --                                   ; --                  ; --             ;
; TOP_LEVEL_ENTITY                     ; protobuf_serializer                                                  ; varint_encoder                       ; --                  ; --             ;
; VERILOG_SHOW_LMF_MAPPING_MESSAGES    ; Off                                                                  ; --                                   ; --                  ; --             ;
+--------------------------------------+----------------------------------------------------------------------+--------------------------------------+---------------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:00:18     ; 1.0                     ; 1484 MB             ; 00:00:39                           ;
; Fitter                    ; 00:03:14     ; 3.1                     ; 8468 MB             ; 00:09:36                           ;
; Assembler                 ; 00:00:47     ; 1.0                     ; 5413 MB             ; 00:00:47                           ;
; TimeQuest Timing Analyzer ; 00:00:33     ; 5.5                     ; 4400 MB             ; 00:00:40                           ;
; EDA Netlist Writer        ; 00:00:02     ; 1.0                     ; 1514 MB             ; 00:00:02                           ;
; Total                     ; 00:04:54     ; --                      ; --                  ; 00:11:44                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+---------------------------------------------------------------------------------------------+
; Flow OS Summary                                                                             ;
+---------------------------+------------------+--------------+--------------+----------------+
; Module Name               ; Machine Hostname ; OS Name      ; OS Version   ; Processor type ;
+---------------------------+------------------+--------------+--------------+----------------+
; Analysis & Synthesis      ; cl3.dvmco.met    ; CentOS Linux ; CentOS Linux ; x86_64         ;
; Fitter                    ; cl3.dvmco.met    ; CentOS Linux ; CentOS Linux ; x86_64         ;
; Assembler                 ; cl3.dvmco.met    ; CentOS Linux ; CentOS Linux ; x86_64         ;
; TimeQuest Timing Analyzer ; cl3.dvmco.met    ; CentOS Linux ; CentOS Linux ; x86_64         ;
; EDA Netlist Writer        ; cl3.dvmco.met    ; CentOS Linux ; CentOS Linux ; x86_64         ;
+---------------------------+------------------+--------------+--------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off varint_encoder -c varint_encoder
quartus_fit --read_settings_files=off --write_settings_files=off varint_encoder -c varint_encoder
quartus_asm --read_settings_files=off --write_settings_files=off varint_encoder -c varint_encoder
quartus_sta varint_encoder -c varint_encoder
quartus_eda --read_settings_files=off --write_settings_files=off varint_encoder -c varint_encoder



