TimeQuest Timing Analyzer report for PARTE_E
Thu Nov 07 23:40:07 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'SCL'
 13. Slow 1200mV 85C Model Hold: 'SCL'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'SCL'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'SCL'
 27. Slow 1200mV 0C Model Hold: 'SCL'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'SCL'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'SCL'
 40. Fast 1200mV 0C Model Hold: 'SCL'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'SCL'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PARTE_E                                                           ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C120F780C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; SCL        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCL } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 293.6 MHz ; 250.0 MHz       ; SCL        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; SCL   ; -2.406 ; -11.440            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; SCL   ; 0.318 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; SCL   ; -3.000 ; -41.550                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SCL'                                                                                                                           ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.406 ; contador_7:inst|fin                   ; PARTE_E:inst5|fstate.Guarda_Direccion ; SCL          ; SCL         ; 1.000        ; -2.558     ; 0.846      ;
; -2.243 ; registro_7bits:inst2|reg[6]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -1.242     ; 1.999      ;
; -2.202 ; registro_7bits:inst2|reg[0]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -1.242     ; 1.958      ;
; -2.151 ; contador_7:inst|fin                   ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -1.243     ; 1.906      ;
; -2.113 ; registro_7bits:inst2|reg[4]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -1.242     ; 1.869      ;
; -2.057 ; contador_8bits:inst3|fin              ; PARTE_E:inst5|fstate.Guarda_Dato      ; SCL          ; SCL         ; 1.000        ; -2.235     ; 0.820      ;
; -2.027 ; registro_7bits:inst2|reg[1]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -1.242     ; 1.783      ;
; -1.997 ; contador_8bits:inst3|fin              ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -1.081     ; 1.914      ;
; -1.969 ; registro_7bits:inst2|reg[6]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -1.242     ; 1.725      ;
; -1.949 ; registro_7bits:inst2|reg[5]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -1.242     ; 1.705      ;
; -1.948 ; registro_7bits:inst2|reg[2]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -1.242     ; 1.704      ;
; -1.894 ; contador_7:inst|fin                   ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -1.243     ; 1.649      ;
; -1.846 ; registro_7bits:inst2|reg[2]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -1.242     ; 1.602      ;
; -1.762 ; registro_7bits:inst2|reg[4]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -1.242     ; 1.518      ;
; -1.749 ; PARTE_E:inst5|fstate.ACK              ; PARTE_E:inst5|fstate.Guarda_Dato      ; SCL          ; SCL         ; 1.000        ; -1.268     ; 1.479      ;
; -1.730 ; registro_7bits:inst2|reg[3]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -1.242     ; 1.486      ;
; -1.708 ; PARTE_E:inst5|fstate.Start            ; PARTE_E:inst5|fstate.Guarda_Direccion ; SCL          ; SCL         ; 1.000        ; -1.429     ; 1.277      ;
; -1.642 ; registro_7bits:inst2|reg[3]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -1.242     ; 1.398      ;
; -1.602 ; registro_7bits:inst2|reg[0]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -1.242     ; 1.358      ;
; -1.598 ; registro_7bits:inst2|reg[5]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -1.242     ; 1.354      ;
; -1.433 ; registro_7bits:inst2|reg[1]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -1.242     ; 1.189      ;
; -0.694 ; PARTE_E:inst5|fstate.Oscioso          ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -0.082     ; 1.610      ;
; -0.334 ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 1.000        ; -0.082     ; 1.250      ;
; -0.311 ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 1.000        ; -0.082     ; 1.227      ;
; -0.263 ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 1.000        ; -0.082     ; 1.179      ;
; -0.250 ; contador_7:inst|cnt[0]                ; contador_7:inst|cnt[1]                ; SCL          ; SCL         ; 1.000        ; -0.081     ; 1.167      ;
; -0.217 ; contador_8bits:inst3|cnt[3]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 1.000        ; -0.082     ; 1.133      ;
; -0.217 ; registro_7bits:inst2|reg[1]           ; registro_7bits:inst2|reg[2]           ; SCL          ; SCL         ; 1.000        ; -0.081     ; 1.134      ;
; -0.205 ; PARTE_E:inst5|fstate.Oscioso          ; PARTE_E:inst5|fstate.Start            ; SCL          ; SCL         ; 1.000        ; -0.082     ; 1.121      ;
; -0.196 ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[2]           ; SCL          ; SCL         ; 1.000        ; -0.082     ; 1.112      ;
; -0.195 ; registro_7bits:inst2|reg[3]           ; registro_7bits:inst2|reg[4]           ; SCL          ; SCL         ; 1.000        ; -0.081     ; 1.112      ;
; -0.186 ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 1.000        ; -0.082     ; 1.102      ;
; -0.184 ; contador_7:inst|cnt[0]                ; contador_7:inst|cnt[2]                ; SCL          ; SCL         ; 1.000        ; -0.081     ; 1.101      ;
; -0.181 ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 1.000        ; -0.082     ; 1.097      ;
; -0.155 ; contador_7:inst|cnt[1]                ; contador_7:inst|fin                   ; SCL          ; SCL         ; 1.000        ; -0.081     ; 1.072      ;
; -0.149 ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 1.000        ; -0.082     ; 1.065      ;
; -0.087 ; PARTE_E:inst5|fstate.Guarda_Dato      ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; 1.088      ; 2.173      ;
; -0.074 ; registro_7bits:inst2|reg[2]           ; registro_7bits:inst2|reg[3]           ; SCL          ; SCL         ; 1.000        ; -0.081     ; 0.991      ;
; -0.074 ; registro_7bits:inst2|reg[0]           ; registro_7bits:inst2|reg[1]           ; SCL          ; SCL         ; 1.000        ; -0.081     ; 0.991      ;
; -0.071 ; registro_7bits:inst2|reg[4]           ; registro_7bits:inst2|reg[5]           ; SCL          ; SCL         ; 1.000        ; -0.081     ; 0.988      ;
; -0.065 ; contador_7:inst|cnt[0]                ; contador_7:inst|fin                   ; SCL          ; SCL         ; 1.000        ; -0.081     ; 0.982      ;
; -0.054 ; PARTE_E:inst5|fstate.R_W              ; PARTE_E:inst5|fstate.ACK              ; SCL          ; SCL         ; 1.000        ; -0.082     ; 0.970      ;
; 0.070  ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[1]           ; SCL          ; SCL         ; 1.000        ; -0.082     ; 0.846      ;
; 0.071  ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[2]           ; SCL          ; SCL         ; 1.000        ; -0.082     ; 0.845      ;
; 0.081  ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 1.000        ; -0.082     ; 0.835      ;
; 0.091  ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 1.000        ; -0.082     ; 0.825      ;
; 0.093  ; registro_7bits:inst2|reg[5]           ; registro_7bits:inst2|reg[6]           ; SCL          ; SCL         ; 1.000        ; -0.081     ; 0.824      ;
; 0.103  ; contador_8bits:inst3|cnt[3]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 1.000        ; -0.082     ; 0.813      ;
; 0.104  ; PARTE_E:inst5|fstate.Guarda_Direccion ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; 1.256      ; 2.150      ;
; 0.106  ; registro_8bits:inst4|reg[1]           ; registro_8bits:inst4|reg[2]           ; SCL          ; SCL         ; 1.000        ; -0.078     ; 0.814      ;
; 0.107  ; registro_8bits:inst4|reg[3]           ; registro_8bits:inst4|reg[4]           ; SCL          ; SCL         ; 1.000        ; -0.078     ; 0.813      ;
; 0.107  ; contador_7:inst|cnt[1]                ; contador_7:inst|cnt[2]                ; SCL          ; SCL         ; 1.000        ; -0.081     ; 0.810      ;
; 0.108  ; registro_8bits:inst4|reg[2]           ; registro_8bits:inst4|reg[3]           ; SCL          ; SCL         ; 1.000        ; -0.078     ; 0.812      ;
; 0.108  ; registro_8bits:inst4|reg[4]           ; registro_8bits:inst4|reg[5]           ; SCL          ; SCL         ; 1.000        ; -0.078     ; 0.812      ;
; 0.108  ; registro_8bits:inst4|reg[5]           ; registro_8bits:inst4|reg[6]           ; SCL          ; SCL         ; 1.000        ; -0.078     ; 0.812      ;
; 0.109  ; registro_8bits:inst4|reg[0]           ; registro_8bits:inst4|reg[1]           ; SCL          ; SCL         ; 1.000        ; -0.078     ; 0.811      ;
; 0.109  ; registro_8bits:inst4|reg[6]           ; registro_8bits:inst4|reg[7]           ; SCL          ; SCL         ; 1.000        ; -0.078     ; 0.811      ;
; 0.127  ; contador_7:inst|cnt[2]                ; contador_7:inst|fin                   ; SCL          ; SCL         ; 1.000        ; -0.081     ; 0.790      ;
; 0.151  ; contador_8bits:inst3|cnt[3]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 1.000        ; -0.082     ; 0.765      ;
; 0.151  ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 1.000        ; -0.082     ; 0.765      ;
; 0.151  ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|cnt[2]           ; SCL          ; SCL         ; 1.000        ; -0.082     ; 0.765      ;
; 0.151  ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[1]           ; SCL          ; SCL         ; 1.000        ; -0.082     ; 0.765      ;
; 0.152  ; contador_7:inst|cnt[0]                ; contador_7:inst|cnt[0]                ; SCL          ; SCL         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; contador_7:inst|cnt[1]                ; contador_7:inst|cnt[1]                ; SCL          ; SCL         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; contador_7:inst|cnt[2]                ; contador_7:inst|cnt[2]                ; SCL          ; SCL         ; 1.000        ; -0.081     ; 0.765      ;
; 0.191  ; PARTE_E:inst5|fstate.Guarda_Direccion ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; 1.256      ; 2.063      ;
; 0.221  ; PARTE_E:inst5|fstate.Guarda_Direccion ; PARTE_E:inst5|fstate.Guarda_Direccion ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.734      ;
; 0.221  ; PARTE_E:inst5|fstate.Guarda_Dato      ; PARTE_E:inst5|fstate.Guarda_Dato      ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.734      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SCL'                                                                                                                           ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.318 ; PARTE_E:inst5|fstate.Guarda_Direccion ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; 1.429      ; 1.933      ;
; 0.329 ; PARTE_E:inst5|fstate.Guarda_Direccion ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; 1.429      ; 1.944      ;
; 0.401 ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[1]           ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; contador_8bits:inst3|cnt[3]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|cnt[2]           ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.669      ;
; 0.402 ; contador_7:inst|cnt[1]                ; contador_7:inst|cnt[1]                ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; contador_7:inst|cnt[2]                ; contador_7:inst|cnt[2]                ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.669      ;
; 0.406 ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.674      ;
; 0.407 ; contador_7:inst|cnt[0]                ; contador_7:inst|cnt[0]                ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.674      ;
; 0.426 ; contador_8bits:inst3|cnt[3]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.694      ;
; 0.427 ; contador_7:inst|cnt[1]                ; contador_7:inst|cnt[2]                ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.694      ;
; 0.429 ; contador_7:inst|cnt[2]                ; contador_7:inst|fin                   ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.696      ;
; 0.434 ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.702      ;
; 0.440 ; PARTE_E:inst5|fstate.Guarda_Direccion ; PARTE_E:inst5|fstate.Guarda_Direccion ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; PARTE_E:inst5|fstate.Guarda_Dato      ; PARTE_E:inst5|fstate.Guarda_Dato      ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.669      ;
; 0.448 ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.716      ;
; 0.452 ; registro_8bits:inst4|reg[0]           ; registro_8bits:inst4|reg[1]           ; SCL          ; SCL         ; 0.000        ; 0.078      ; 0.716      ;
; 0.452 ; registro_8bits:inst4|reg[6]           ; registro_8bits:inst4|reg[7]           ; SCL          ; SCL         ; 0.000        ; 0.078      ; 0.716      ;
; 0.453 ; registro_8bits:inst4|reg[3]           ; registro_8bits:inst4|reg[4]           ; SCL          ; SCL         ; 0.000        ; 0.078      ; 0.717      ;
; 0.453 ; registro_8bits:inst4|reg[4]           ; registro_8bits:inst4|reg[5]           ; SCL          ; SCL         ; 0.000        ; 0.078      ; 0.717      ;
; 0.453 ; registro_8bits:inst4|reg[5]           ; registro_8bits:inst4|reg[6]           ; SCL          ; SCL         ; 0.000        ; 0.078      ; 0.717      ;
; 0.454 ; registro_8bits:inst4|reg[2]           ; registro_8bits:inst4|reg[3]           ; SCL          ; SCL         ; 0.000        ; 0.078      ; 0.718      ;
; 0.455 ; registro_8bits:inst4|reg[1]           ; registro_8bits:inst4|reg[2]           ; SCL          ; SCL         ; 0.000        ; 0.078      ; 0.719      ;
; 0.456 ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[1]           ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.724      ;
; 0.457 ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[2]           ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.725      ;
; 0.458 ; registro_7bits:inst2|reg[5]           ; registro_7bits:inst2|reg[6]           ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.725      ;
; 0.557 ; PARTE_E:inst5|fstate.Guarda_Dato      ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; 1.268      ; 2.011      ;
; 0.570 ; contador_7:inst|cnt[0]                ; contador_7:inst|fin                   ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.837      ;
; 0.582 ; registro_7bits:inst2|reg[4]           ; registro_7bits:inst2|reg[5]           ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.849      ;
; 0.584 ; registro_7bits:inst2|reg[0]           ; registro_7bits:inst2|reg[1]           ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.851      ;
; 0.598 ; PARTE_E:inst5|fstate.R_W              ; PARTE_E:inst5|fstate.ACK              ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.866      ;
; 0.621 ; registro_7bits:inst2|reg[2]           ; registro_7bits:inst2|reg[3]           ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.888      ;
; 0.652 ; contador_7:inst|cnt[1]                ; contador_7:inst|fin                   ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.919      ;
; 0.653 ; contador_7:inst|cnt[0]                ; contador_7:inst|cnt[1]                ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.920      ;
; 0.653 ; contador_7:inst|cnt[0]                ; contador_7:inst|cnt[2]                ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.920      ;
; 0.654 ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.922      ;
; 0.668 ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[2]           ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.936      ;
; 0.671 ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.939      ;
; 0.719 ; contador_8bits:inst3|cnt[3]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.987      ;
; 0.728 ; registro_7bits:inst2|reg[3]           ; registro_7bits:inst2|reg[4]           ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.995      ;
; 0.741 ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 0.000        ; 0.082      ; 1.009      ;
; 0.755 ; registro_7bits:inst2|reg[1]           ; registro_7bits:inst2|reg[2]           ; SCL          ; SCL         ; 0.000        ; 0.081      ; 1.022      ;
; 0.774 ; PARTE_E:inst5|fstate.Oscioso          ; PARTE_E:inst5|fstate.Start            ; SCL          ; SCL         ; 0.000        ; 0.082      ; 1.042      ;
; 0.779 ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 0.000        ; 0.082      ; 1.047      ;
; 0.820 ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 0.000        ; 0.082      ; 1.088      ;
; 0.855 ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 0.000        ; 0.082      ; 1.123      ;
; 1.242 ; PARTE_E:inst5|fstate.Oscioso          ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; 0.082      ; 1.510      ;
; 1.845 ; registro_7bits:inst2|reg[1]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.968     ; 1.063      ;
; 1.976 ; registro_7bits:inst2|reg[0]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.968     ; 1.194      ;
; 1.988 ; registro_7bits:inst2|reg[5]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.968     ; 1.206      ;
; 2.022 ; registro_7bits:inst2|reg[3]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.968     ; 1.240      ;
; 2.111 ; registro_7bits:inst2|reg[4]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.968     ; 1.329      ;
; 2.136 ; PARTE_E:inst5|fstate.Start            ; PARTE_E:inst5|fstate.Guarda_Direccion ; SCL          ; SCL         ; 0.000        ; -1.256     ; 1.066      ;
; 2.143 ; registro_7bits:inst2|reg[3]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.968     ; 1.361      ;
; 2.194 ; PARTE_E:inst5|fstate.ACK              ; PARTE_E:inst5|fstate.Guarda_Dato      ; SCL          ; SCL         ; 0.000        ; -1.088     ; 1.292      ;
; 2.232 ; registro_7bits:inst2|reg[2]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.968     ; 1.450      ;
; 2.276 ; registro_7bits:inst2|reg[6]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.968     ; 1.494      ;
; 2.331 ; registro_7bits:inst2|reg[5]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.968     ; 1.549      ;
; 2.346 ; contador_7:inst|fin                   ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.969     ; 1.563      ;
; 2.349 ; registro_7bits:inst2|reg[2]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.968     ; 1.567      ;
; 2.418 ; contador_8bits:inst3|fin              ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.814     ; 1.790      ;
; 2.420 ; registro_7bits:inst2|reg[1]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.968     ; 1.638      ;
; 2.454 ; registro_7bits:inst2|reg[4]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.968     ; 1.672      ;
; 2.538 ; contador_8bits:inst3|fin              ; PARTE_E:inst5|fstate.Guarda_Dato      ; SCL          ; SCL         ; 0.000        ; -2.016     ; 0.708      ;
; 2.551 ; contador_7:inst|fin                   ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.969     ; 1.768      ;
; 2.551 ; registro_7bits:inst2|reg[0]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.968     ; 1.769      ;
; 2.609 ; registro_7bits:inst2|reg[6]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.968     ; 1.827      ;
; 2.886 ; contador_7:inst|fin                   ; PARTE_E:inst5|fstate.Guarda_Direccion ; SCL          ; SCL         ; 0.000        ; -2.339     ; 0.733      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SCL'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SCL   ; Rise       ; SCL                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; PARTE_E:inst5|fstate.ACK              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Guarda_Dato      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Guarda_Direccion ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Oscioso          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; PARTE_E:inst5|fstate.R_W              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Start            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; contador_7:inst|cnt[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; contador_7:inst|cnt[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; contador_7:inst|cnt[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; contador_7:inst|fin                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; contador_8bits:inst3|cnt[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; contador_8bits:inst3|cnt[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; contador_8bits:inst3|cnt[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; contador_8bits:inst3|cnt[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; contador_8bits:inst3|fin              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_7bits:inst2|reg[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_7bits:inst2|reg[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_7bits:inst2|reg[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_7bits:inst2|reg[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_7bits:inst2|reg[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_7bits:inst2|reg[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_7bits:inst2|reg[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_8bits:inst4|reg[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_8bits:inst4|reg[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_8bits:inst4|reg[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_8bits:inst4|reg[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_8bits:inst4|reg[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_8bits:inst4|reg[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_8bits:inst4|reg[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_8bits:inst4|reg[7]           ;
; 0.187  ; 0.375        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Guarda_Dato      ;
; 0.220  ; 0.408        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Guarda_Direccion ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; registro_8bits:inst4|reg[0]           ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; registro_8bits:inst4|reg[1]           ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; registro_8bits:inst4|reg[2]           ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; registro_8bits:inst4|reg[3]           ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; registro_8bits:inst4|reg[4]           ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; registro_8bits:inst4|reg[5]           ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; registro_8bits:inst4|reg[6]           ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; registro_8bits:inst4|reg[7]           ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; contador_8bits:inst3|cnt[0]           ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; contador_8bits:inst3|cnt[1]           ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; contador_8bits:inst3|cnt[2]           ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; contador_8bits:inst3|cnt[3]           ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; contador_8bits:inst3|fin              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; PARTE_E:inst5|fstate.ACK              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Oscioso          ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; PARTE_E:inst5|fstate.R_W              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Start            ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; registro_7bits:inst2|reg[0]           ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; registro_7bits:inst2|reg[1]           ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; registro_7bits:inst2|reg[2]           ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; registro_7bits:inst2|reg[3]           ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; registro_7bits:inst2|reg[4]           ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; registro_7bits:inst2|reg[5]           ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; registro_7bits:inst2|reg[6]           ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; contador_7:inst|cnt[0]                ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; contador_7:inst|cnt[1]                ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; contador_7:inst|cnt[2]                ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; contador_7:inst|fin                   ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; contador_7:inst|cnt[0]                ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; contador_7:inst|cnt[1]                ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; contador_7:inst|cnt[2]                ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; contador_7:inst|fin                   ;
; 0.309  ; 0.529        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[0]           ;
; 0.309  ; 0.529        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[1]           ;
; 0.309  ; 0.529        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[2]           ;
; 0.309  ; 0.529        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[3]           ;
; 0.309  ; 0.529        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[4]           ;
; 0.309  ; 0.529        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[5]           ;
; 0.309  ; 0.529        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[6]           ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; PARTE_E:inst5|fstate.ACK              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Oscioso          ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; PARTE_E:inst5|fstate.R_W              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Start            ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; contador_8bits:inst3|cnt[0]           ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; contador_8bits:inst3|cnt[1]           ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; contador_8bits:inst3|cnt[2]           ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; contador_8bits:inst3|cnt[3]           ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; contador_8bits:inst3|fin              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst5|fstate.Guarda_Dato|clk          ;
; 0.341  ; 0.561        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[0]           ;
; 0.341  ; 0.561        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[1]           ;
; 0.341  ; 0.561        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[2]           ;
; 0.341  ; 0.561        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[3]           ;
; 0.341  ; 0.561        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[4]           ;
; 0.341  ; 0.561        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[5]           ;
; 0.341  ; 0.561        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[6]           ;
; 0.341  ; 0.561        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[7]           ;
; 0.369  ; 0.589        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Guarda_Direccion ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst6|datad                           ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst7|datad                           ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst5|fstate.Guarda_Direccion|clk     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; SCL~input|o                           ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst7~clkctrl|inclk[0]                ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst7~clkctrl|outclk                  ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst6|combout                         ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst7|combout                         ;
; 0.402  ; 0.622        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Guarda_Dato      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; MiDireccion[*]  ; SCL        ; 2.367 ; 2.680 ; Rise       ; SCL             ;
;  MiDireccion[0] ; SCL        ; 2.367 ; 2.680 ; Rise       ; SCL             ;
;  MiDireccion[1] ; SCL        ; 2.279 ; 2.576 ; Rise       ; SCL             ;
;  MiDireccion[2] ; SCL        ; 1.739 ; 2.072 ; Rise       ; SCL             ;
;  MiDireccion[3] ; SCL        ; 2.190 ; 2.491 ; Rise       ; SCL             ;
;  MiDireccion[4] ; SCL        ; 2.304 ; 2.614 ; Rise       ; SCL             ;
;  MiDireccion[5] ; SCL        ; 1.864 ; 2.170 ; Rise       ; SCL             ;
;  MiDireccion[6] ; SCL        ; 2.095 ; 2.477 ; Rise       ; SCL             ;
; SDA             ; SCL        ; 2.266 ; 2.635 ; Rise       ; SCL             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; MiDireccion[*]  ; SCL        ; -0.925 ; -1.297 ; Rise       ; SCL             ;
;  MiDireccion[0] ; SCL        ; -1.203 ; -1.563 ; Rise       ; SCL             ;
;  MiDireccion[1] ; SCL        ; -1.116 ; -1.440 ; Rise       ; SCL             ;
;  MiDireccion[2] ; SCL        ; -1.047 ; -1.425 ; Rise       ; SCL             ;
;  MiDireccion[3] ; SCL        ; -1.479 ; -1.837 ; Rise       ; SCL             ;
;  MiDireccion[4] ; SCL        ; -1.347 ; -1.740 ; Rise       ; SCL             ;
;  MiDireccion[5] ; SCL        ; -0.925 ; -1.297 ; Rise       ; SCL             ;
;  MiDireccion[6] ; SCL        ; -1.147 ; -1.444 ; Rise       ; SCL             ;
; SDA             ; SCL        ; 0.120  ; -0.205 ; Rise       ; SCL             ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; Dato_Guardado[*]     ; SCL        ; 7.352 ; 7.388 ; Rise       ; SCL             ;
;  Dato_Guardado[0]    ; SCL        ; 7.010 ; 7.034 ; Rise       ; SCL             ;
;  Dato_Guardado[1]    ; SCL        ; 7.299 ; 7.315 ; Rise       ; SCL             ;
;  Dato_Guardado[2]    ; SCL        ; 7.323 ; 7.335 ; Rise       ; SCL             ;
;  Dato_Guardado[3]    ; SCL        ; 7.296 ; 7.300 ; Rise       ; SCL             ;
;  Dato_Guardado[4]    ; SCL        ; 7.352 ; 7.388 ; Rise       ; SCL             ;
;  Dato_Guardado[5]    ; SCL        ; 7.019 ; 7.042 ; Rise       ; SCL             ;
;  Dato_Guardado[6]    ; SCL        ; 7.348 ; 7.363 ; Rise       ; SCL             ;
;  Dato_Guardado[7]    ; SCL        ; 6.966 ; 6.992 ; Rise       ; SCL             ;
; DireccionDestino[*]  ; SCL        ; 7.691 ; 7.710 ; Rise       ; SCL             ;
;  DireccionDestino[0] ; SCL        ; 7.691 ; 7.710 ; Rise       ; SCL             ;
;  DireccionDestino[1] ; SCL        ; 7.548 ; 7.564 ; Rise       ; SCL             ;
;  DireccionDestino[2] ; SCL        ; 7.542 ; 7.560 ; Rise       ; SCL             ;
;  DireccionDestino[3] ; SCL        ; 7.470 ; 7.513 ; Rise       ; SCL             ;
;  DireccionDestino[4] ; SCL        ; 7.538 ; 7.576 ; Rise       ; SCL             ;
;  DireccionDestino[5] ; SCL        ; 7.536 ; 7.541 ; Rise       ; SCL             ;
;  DireccionDestino[6] ; SCL        ; 7.683 ; 7.673 ; Rise       ; SCL             ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; Dato_Guardado[*]     ; SCL        ; 6.799 ; 6.824 ; Rise       ; SCL             ;
;  Dato_Guardado[0]    ; SCL        ; 6.843 ; 6.865 ; Rise       ; SCL             ;
;  Dato_Guardado[1]    ; SCL        ; 7.119 ; 7.134 ; Rise       ; SCL             ;
;  Dato_Guardado[2]    ; SCL        ; 7.143 ; 7.154 ; Rise       ; SCL             ;
;  Dato_Guardado[3]    ; SCL        ; 7.117 ; 7.120 ; Rise       ; SCL             ;
;  Dato_Guardado[4]    ; SCL        ; 7.171 ; 7.205 ; Rise       ; SCL             ;
;  Dato_Guardado[5]    ; SCL        ; 6.851 ; 6.874 ; Rise       ; SCL             ;
;  Dato_Guardado[6]    ; SCL        ; 7.167 ; 7.181 ; Rise       ; SCL             ;
;  Dato_Guardado[7]    ; SCL        ; 6.799 ; 6.824 ; Rise       ; SCL             ;
; DireccionDestino[*]  ; SCL        ; 7.278 ; 7.319 ; Rise       ; SCL             ;
;  DireccionDestino[0] ; SCL        ; 7.495 ; 7.513 ; Rise       ; SCL             ;
;  DireccionDestino[1] ; SCL        ; 7.357 ; 7.372 ; Rise       ; SCL             ;
;  DireccionDestino[2] ; SCL        ; 7.351 ; 7.367 ; Rise       ; SCL             ;
;  DireccionDestino[3] ; SCL        ; 7.278 ; 7.319 ; Rise       ; SCL             ;
;  DireccionDestino[4] ; SCL        ; 7.347 ; 7.384 ; Rise       ; SCL             ;
;  DireccionDestino[5] ; SCL        ; 7.346 ; 7.350 ; Rise       ; SCL             ;
;  DireccionDestino[6] ; SCL        ; 7.486 ; 7.476 ; Rise       ; SCL             ;
+----------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 325.84 MHz ; 250.0 MHz       ; SCL        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; SCL   ; -2.069 ; -8.688            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; SCL   ; 0.303 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; SCL   ; -3.000 ; -41.550                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SCL'                                                                                                                            ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.069 ; contador_7:inst|fin                   ; PARTE_E:inst5|fstate.Guarda_Direccion ; SCL          ; SCL         ; 1.000        ; -2.301     ; 0.767      ;
; -1.969 ; registro_7bits:inst2|reg[6]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -1.146     ; 1.822      ;
; -1.905 ; registro_7bits:inst2|reg[0]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -1.146     ; 1.758      ;
; -1.854 ; contador_7:inst|fin                   ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -1.146     ; 1.707      ;
; -1.828 ; registro_7bits:inst2|reg[4]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -1.146     ; 1.681      ;
; -1.782 ; registro_7bits:inst2|reg[1]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -1.146     ; 1.635      ;
; -1.741 ; contador_8bits:inst3|fin              ; PARTE_E:inst5|fstate.Guarda_Dato      ; SCL          ; SCL         ; 1.000        ; -1.997     ; 0.743      ;
; -1.723 ; contador_8bits:inst3|fin              ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -0.983     ; 1.739      ;
; -1.701 ; registro_7bits:inst2|reg[2]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -1.146     ; 1.554      ;
; -1.692 ; registro_7bits:inst2|reg[5]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -1.146     ; 1.545      ;
; -1.690 ; registro_7bits:inst2|reg[6]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -1.146     ; 1.543      ;
; -1.665 ; contador_7:inst|fin                   ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -1.146     ; 1.518      ;
; -1.576 ; registro_7bits:inst2|reg[2]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -1.146     ; 1.429      ;
; -1.514 ; registro_7bits:inst2|reg[4]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -1.146     ; 1.367      ;
; -1.480 ; registro_7bits:inst2|reg[3]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -1.146     ; 1.333      ;
; -1.446 ; PARTE_E:inst5|fstate.ACK              ; PARTE_E:inst5|fstate.Guarda_Dato      ; SCL          ; SCL         ; 1.000        ; -1.115     ; 1.330      ;
; -1.397 ; PARTE_E:inst5|fstate.Start            ; PARTE_E:inst5|fstate.Guarda_Direccion ; SCL          ; SCL         ; 1.000        ; -1.256     ; 1.140      ;
; -1.393 ; registro_7bits:inst2|reg[3]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -1.146     ; 1.246      ;
; -1.370 ; registro_7bits:inst2|reg[0]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -1.146     ; 1.223      ;
; -1.366 ; registro_7bits:inst2|reg[5]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -1.146     ; 1.219      ;
; -1.234 ; registro_7bits:inst2|reg[1]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -1.146     ; 1.087      ;
; -0.543 ; PARTE_E:inst5|fstate.Oscioso          ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.469      ;
; -0.195 ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.121      ;
; -0.166 ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.092      ;
; -0.136 ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.062      ;
; -0.117 ; contador_7:inst|cnt[0]                ; contador_7:inst|cnt[1]                ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.043      ;
; -0.103 ; PARTE_E:inst5|fstate.Oscioso          ; PARTE_E:inst5|fstate.Start            ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.029      ;
; -0.091 ; registro_7bits:inst2|reg[1]           ; registro_7bits:inst2|reg[2]           ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.017      ;
; -0.090 ; contador_8bits:inst3|cnt[3]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.016      ;
; -0.077 ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[2]           ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.003      ;
; -0.069 ; registro_7bits:inst2|reg[3]           ; registro_7bits:inst2|reg[4]           ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.995      ;
; -0.068 ; PARTE_E:inst5|fstate.Guarda_Dato      ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; 0.955      ; 2.022      ;
; -0.067 ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.993      ;
; -0.067 ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.993      ;
; -0.067 ; contador_7:inst|cnt[0]                ; contador_7:inst|cnt[2]                ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.993      ;
; -0.034 ; contador_7:inst|cnt[1]                ; contador_7:inst|fin                   ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.960      ;
; -0.026 ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.952      ;
; 0.023  ; registro_7bits:inst2|reg[2]           ; registro_7bits:inst2|reg[3]           ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.903      ;
; 0.034  ; registro_7bits:inst2|reg[0]           ; registro_7bits:inst2|reg[1]           ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.892      ;
; 0.036  ; registro_7bits:inst2|reg[4]           ; registro_7bits:inst2|reg[5]           ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.890      ;
; 0.040  ; contador_7:inst|cnt[0]                ; contador_7:inst|fin                   ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.886      ;
; 0.041  ; PARTE_E:inst5|fstate.R_W              ; PARTE_E:inst5|fstate.ACK              ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.885      ;
; 0.161  ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[2]           ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.765      ;
; 0.162  ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[1]           ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.764      ;
; 0.169  ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.757      ;
; 0.179  ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.747      ;
; 0.181  ; PARTE_E:inst5|fstate.Guarda_Direccion ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; 1.102      ; 1.920      ;
; 0.183  ; PARTE_E:inst5|fstate.Guarda_Direccion ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; 1.102      ; 1.918      ;
; 0.186  ; registro_7bits:inst2|reg[5]           ; registro_7bits:inst2|reg[6]           ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.740      ;
; 0.188  ; contador_8bits:inst3|cnt[3]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.738      ;
; 0.192  ; contador_7:inst|cnt[1]                ; contador_7:inst|cnt[2]                ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.734      ;
; 0.197  ; registro_8bits:inst4|reg[1]           ; registro_8bits:inst4|reg[2]           ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.732      ;
; 0.198  ; registro_8bits:inst4|reg[3]           ; registro_8bits:inst4|reg[4]           ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.731      ;
; 0.199  ; registro_8bits:inst4|reg[2]           ; registro_8bits:inst4|reg[3]           ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.730      ;
; 0.199  ; registro_8bits:inst4|reg[4]           ; registro_8bits:inst4|reg[5]           ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.730      ;
; 0.201  ; registro_8bits:inst4|reg[0]           ; registro_8bits:inst4|reg[1]           ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.728      ;
; 0.201  ; registro_8bits:inst4|reg[5]           ; registro_8bits:inst4|reg[6]           ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.728      ;
; 0.201  ; registro_8bits:inst4|reg[6]           ; registro_8bits:inst4|reg[7]           ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.728      ;
; 0.216  ; contador_7:inst|cnt[2]                ; contador_7:inst|fin                   ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.710      ;
; 0.243  ; contador_8bits:inst3|cnt[3]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|cnt[2]           ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[1]           ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; contador_7:inst|cnt[0]                ; contador_7:inst|cnt[0]                ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; contador_7:inst|cnt[1]                ; contador_7:inst|cnt[1]                ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; contador_7:inst|cnt[2]                ; contador_7:inst|cnt[2]                ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.683      ;
; 0.301  ; PARTE_E:inst5|fstate.Guarda_Direccion ; PARTE_E:inst5|fstate.Guarda_Direccion ; SCL          ; SCL         ; 1.000        ; -0.039     ; 0.659      ;
; 0.301  ; PARTE_E:inst5|fstate.Guarda_Dato      ; PARTE_E:inst5|fstate.Guarda_Dato      ; SCL          ; SCL         ; 1.000        ; -0.039     ; 0.659      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SCL'                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.303 ; PARTE_E:inst5|fstate.Guarda_Direccion ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; 1.256      ; 1.730      ;
; 0.353 ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[1]           ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; contador_8bits:inst3|cnt[3]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|cnt[2]           ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; contador_7:inst|cnt[1]                ; contador_7:inst|cnt[1]                ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; contador_7:inst|cnt[2]                ; contador_7:inst|cnt[2]                ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; PARTE_E:inst5|fstate.Guarda_Direccion ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; 1.256      ; 1.781      ;
; 0.364 ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.608      ;
; 0.364 ; contador_7:inst|cnt[0]                ; contador_7:inst|cnt[0]                ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.608      ;
; 0.386 ; contador_7:inst|cnt[1]                ; contador_7:inst|cnt[2]                ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.630      ;
; 0.387 ; PARTE_E:inst5|fstate.Guarda_Direccion ; PARTE_E:inst5|fstate.Guarda_Direccion ; SCL          ; SCL         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; PARTE_E:inst5|fstate.Guarda_Dato      ; PARTE_E:inst5|fstate.Guarda_Dato      ; SCL          ; SCL         ; 0.000        ; 0.039      ; 0.597      ;
; 0.389 ; contador_8bits:inst3|cnt[3]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.633      ;
; 0.394 ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.638      ;
; 0.396 ; contador_7:inst|cnt[2]                ; contador_7:inst|fin                   ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.640      ;
; 0.407 ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.651      ;
; 0.414 ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[1]           ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.658      ;
; 0.414 ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[2]           ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.658      ;
; 0.417 ; registro_8bits:inst4|reg[0]           ; registro_8bits:inst4|reg[1]           ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.658      ;
; 0.417 ; registro_8bits:inst4|reg[4]           ; registro_8bits:inst4|reg[5]           ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.658      ;
; 0.417 ; registro_8bits:inst4|reg[5]           ; registro_8bits:inst4|reg[6]           ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.658      ;
; 0.417 ; registro_8bits:inst4|reg[6]           ; registro_8bits:inst4|reg[7]           ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.658      ;
; 0.418 ; registro_8bits:inst4|reg[3]           ; registro_8bits:inst4|reg[4]           ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.659      ;
; 0.419 ; registro_8bits:inst4|reg[2]           ; registro_8bits:inst4|reg[3]           ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.660      ;
; 0.420 ; registro_8bits:inst4|reg[1]           ; registro_8bits:inst4|reg[2]           ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.661      ;
; 0.422 ; registro_7bits:inst2|reg[5]           ; registro_7bits:inst2|reg[6]           ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.666      ;
; 0.516 ; PARTE_E:inst5|fstate.Guarda_Dato      ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; 1.115      ; 1.802      ;
; 0.525 ; contador_7:inst|cnt[0]                ; contador_7:inst|fin                   ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.769      ;
; 0.534 ; registro_7bits:inst2|reg[4]           ; registro_7bits:inst2|reg[5]           ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.778      ;
; 0.536 ; registro_7bits:inst2|reg[0]           ; registro_7bits:inst2|reg[1]           ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.780      ;
; 0.549 ; PARTE_E:inst5|fstate.R_W              ; PARTE_E:inst5|fstate.ACK              ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.793      ;
; 0.567 ; registro_7bits:inst2|reg[2]           ; registro_7bits:inst2|reg[3]           ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.811      ;
; 0.596 ; contador_7:inst|cnt[1]                ; contador_7:inst|fin                   ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.840      ;
; 0.597 ; contador_7:inst|cnt[0]                ; contador_7:inst|cnt[1]                ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; contador_7:inst|cnt[0]                ; contador_7:inst|cnt[2]                ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.841      ;
; 0.598 ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.842      ;
; 0.612 ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[2]           ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.856      ;
; 0.617 ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.861      ;
; 0.662 ; contador_8bits:inst3|cnt[3]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.906      ;
; 0.678 ; registro_7bits:inst2|reg[3]           ; registro_7bits:inst2|reg[4]           ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.922      ;
; 0.686 ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.930      ;
; 0.702 ; registro_7bits:inst2|reg[1]           ; registro_7bits:inst2|reg[2]           ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.946      ;
; 0.709 ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.953      ;
; 0.718 ; PARTE_E:inst5|fstate.Oscioso          ; PARTE_E:inst5|fstate.Start            ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.962      ;
; 0.763 ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 0.000        ; 0.073      ; 1.007      ;
; 0.792 ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 0.000        ; 0.073      ; 1.036      ;
; 1.131 ; PARTE_E:inst5|fstate.Oscioso          ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; 0.073      ; 1.375      ;
; 1.693 ; registro_7bits:inst2|reg[1]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.902     ; 0.962      ;
; 1.812 ; registro_7bits:inst2|reg[0]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.902     ; 1.081      ;
; 1.839 ; registro_7bits:inst2|reg[5]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.902     ; 1.108      ;
; 1.857 ; registro_7bits:inst2|reg[3]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.902     ; 1.126      ;
; 1.917 ; PARTE_E:inst5|fstate.Start            ; PARTE_E:inst5|fstate.Guarda_Direccion ; SCL          ; SCL         ; 0.000        ; -1.102     ; 0.986      ;
; 1.947 ; registro_7bits:inst2|reg[3]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.902     ; 1.216      ;
; 1.949 ; registro_7bits:inst2|reg[4]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.902     ; 1.218      ;
; 1.952 ; PARTE_E:inst5|fstate.ACK              ; PARTE_E:inst5|fstate.Guarda_Dato      ; SCL          ; SCL         ; 0.000        ; -0.955     ; 1.168      ;
; 2.071 ; registro_7bits:inst2|reg[2]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.902     ; 1.340      ;
; 2.096 ; registro_7bits:inst2|reg[6]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.902     ; 1.365      ;
; 2.143 ; contador_7:inst|fin                   ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.902     ; 1.412      ;
; 2.144 ; registro_7bits:inst2|reg[5]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.902     ; 1.413      ;
; 2.156 ; registro_7bits:inst2|reg[2]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.902     ; 1.425      ;
; 2.204 ; registro_7bits:inst2|reg[1]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.902     ; 1.473      ;
; 2.224 ; contador_8bits:inst3|fin              ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.747     ; 1.648      ;
; 2.255 ; registro_7bits:inst2|reg[4]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.902     ; 1.524      ;
; 2.275 ; contador_8bits:inst3|fin              ; PARTE_E:inst5|fstate.Guarda_Dato      ; SCL          ; SCL         ; 0.000        ; -1.803     ; 0.643      ;
; 2.323 ; registro_7bits:inst2|reg[0]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.902     ; 1.592      ;
; 2.355 ; contador_7:inst|fin                   ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.902     ; 1.624      ;
; 2.385 ; registro_7bits:inst2|reg[6]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.902     ; 1.654      ;
; 2.599 ; contador_7:inst|fin                   ; PARTE_E:inst5|fstate.Guarda_Direccion ; SCL          ; SCL         ; 0.000        ; -2.105     ; 0.665      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SCL'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SCL   ; Rise       ; SCL                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; PARTE_E:inst5|fstate.ACK              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Guarda_Dato      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Guarda_Direccion ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Oscioso          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; PARTE_E:inst5|fstate.R_W              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Start            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; contador_7:inst|cnt[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; contador_7:inst|cnt[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; contador_7:inst|cnt[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; contador_7:inst|fin                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; contador_8bits:inst3|cnt[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; contador_8bits:inst3|cnt[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; contador_8bits:inst3|cnt[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; contador_8bits:inst3|cnt[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; contador_8bits:inst3|fin              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_7bits:inst2|reg[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_7bits:inst2|reg[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_7bits:inst2|reg[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_7bits:inst2|reg[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_7bits:inst2|reg[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_7bits:inst2|reg[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_7bits:inst2|reg[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_8bits:inst4|reg[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_8bits:inst4|reg[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_8bits:inst4|reg[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_8bits:inst4|reg[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_8bits:inst4|reg[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_8bits:inst4|reg[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_8bits:inst4|reg[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; registro_8bits:inst4|reg[7]           ;
; 0.156  ; 0.342        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Guarda_Dato      ;
; 0.204  ; 0.390        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Guarda_Direccion ;
; 0.244  ; 0.430        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; contador_8bits:inst3|cnt[0]           ;
; 0.244  ; 0.430        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; contador_8bits:inst3|cnt[1]           ;
; 0.244  ; 0.430        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; contador_8bits:inst3|cnt[2]           ;
; 0.244  ; 0.430        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; contador_8bits:inst3|cnt[3]           ;
; 0.244  ; 0.430        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; contador_8bits:inst3|fin              ;
; 0.246  ; 0.432        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; registro_8bits:inst4|reg[0]           ;
; 0.246  ; 0.432        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; registro_8bits:inst4|reg[1]           ;
; 0.246  ; 0.432        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; registro_8bits:inst4|reg[2]           ;
; 0.246  ; 0.432        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; registro_8bits:inst4|reg[3]           ;
; 0.246  ; 0.432        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; registro_8bits:inst4|reg[4]           ;
; 0.246  ; 0.432        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; registro_8bits:inst4|reg[5]           ;
; 0.246  ; 0.432        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; registro_8bits:inst4|reg[6]           ;
; 0.246  ; 0.432        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; registro_8bits:inst4|reg[7]           ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; PARTE_E:inst5|fstate.ACK              ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Oscioso          ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; PARTE_E:inst5|fstate.R_W              ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Start            ;
; 0.291  ; 0.477        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; contador_7:inst|cnt[0]                ;
; 0.291  ; 0.477        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; contador_7:inst|cnt[1]                ;
; 0.291  ; 0.477        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; contador_7:inst|cnt[2]                ;
; 0.291  ; 0.477        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; contador_7:inst|fin                   ;
; 0.291  ; 0.477        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; registro_7bits:inst2|reg[0]           ;
; 0.291  ; 0.477        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; registro_7bits:inst2|reg[1]           ;
; 0.291  ; 0.477        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; registro_7bits:inst2|reg[2]           ;
; 0.291  ; 0.477        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; registro_7bits:inst2|reg[3]           ;
; 0.291  ; 0.477        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; registro_7bits:inst2|reg[4]           ;
; 0.291  ; 0.477        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; registro_7bits:inst2|reg[5]           ;
; 0.291  ; 0.477        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; registro_7bits:inst2|reg[6]           ;
; 0.302  ; 0.520        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; contador_7:inst|cnt[0]                ;
; 0.302  ; 0.520        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; contador_7:inst|cnt[1]                ;
; 0.302  ; 0.520        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; contador_7:inst|cnt[2]                ;
; 0.302  ; 0.520        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; contador_7:inst|fin                   ;
; 0.302  ; 0.302        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst5|fstate.Guarda_Dato|clk          ;
; 0.302  ; 0.520        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[0]           ;
; 0.302  ; 0.520        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[1]           ;
; 0.302  ; 0.520        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[2]           ;
; 0.302  ; 0.520        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[3]           ;
; 0.302  ; 0.520        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[4]           ;
; 0.302  ; 0.520        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[5]           ;
; 0.302  ; 0.520        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[6]           ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; PARTE_E:inst5|fstate.ACK              ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Oscioso          ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; PARTE_E:inst5|fstate.R_W              ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Start            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst6|datad                           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst7|datad                           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst5|fstate.Guarda_Direccion|clk     ;
; 0.350  ; 0.568        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[0]           ;
; 0.350  ; 0.568        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[1]           ;
; 0.350  ; 0.568        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[2]           ;
; 0.350  ; 0.568        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[3]           ;
; 0.350  ; 0.568        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[4]           ;
; 0.350  ; 0.568        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[5]           ;
; 0.350  ; 0.568        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[6]           ;
; 0.350  ; 0.568        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[7]           ;
; 0.351  ; 0.569        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; contador_8bits:inst3|cnt[0]           ;
; 0.351  ; 0.569        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; contador_8bits:inst3|cnt[1]           ;
; 0.351  ; 0.569        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; contador_8bits:inst3|cnt[2]           ;
; 0.351  ; 0.569        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; contador_8bits:inst3|cnt[3]           ;
; 0.351  ; 0.569        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; contador_8bits:inst3|fin              ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst6|combout                         ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst7|combout                         ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst7~clkctrl|inclk[0]                ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst7~clkctrl|outclk                  ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst3|cnt[0]|clk                      ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst3|cnt[1]|clk                      ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst3|cnt[2]|clk                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; MiDireccion[*]  ; SCL        ; 2.057 ; 2.327 ; Rise       ; SCL             ;
;  MiDireccion[0] ; SCL        ; 2.057 ; 2.327 ; Rise       ; SCL             ;
;  MiDireccion[1] ; SCL        ; 1.978 ; 2.224 ; Rise       ; SCL             ;
;  MiDireccion[2] ; SCL        ; 1.482 ; 1.766 ; Rise       ; SCL             ;
;  MiDireccion[3] ; SCL        ; 1.902 ; 2.145 ; Rise       ; SCL             ;
;  MiDireccion[4] ; SCL        ; 2.000 ; 2.250 ; Rise       ; SCL             ;
;  MiDireccion[5] ; SCL        ; 1.594 ; 1.856 ; Rise       ; SCL             ;
;  MiDireccion[6] ; SCL        ; 1.821 ; 2.111 ; Rise       ; SCL             ;
; SDA             ; SCL        ; 1.986 ; 2.273 ; Rise       ; SCL             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; MiDireccion[*]  ; SCL        ; -0.767 ; -1.050 ; Rise       ; SCL             ;
;  MiDireccion[0] ; SCL        ; -1.033 ; -1.296 ; Rise       ; SCL             ;
;  MiDireccion[1] ; SCL        ; -0.954 ; -1.175 ; Rise       ; SCL             ;
;  MiDireccion[2] ; SCL        ; -0.878 ; -1.156 ; Rise       ; SCL             ;
;  MiDireccion[3] ; SCL        ; -1.278 ; -1.551 ; Rise       ; SCL             ;
;  MiDireccion[4] ; SCL        ; -1.153 ; -1.462 ; Rise       ; SCL             ;
;  MiDireccion[5] ; SCL        ; -0.767 ; -1.050 ; Rise       ; SCL             ;
;  MiDireccion[6] ; SCL        ; -0.975 ; -1.198 ; Rise       ; SCL             ;
; SDA             ; SCL        ; 0.192  ; -0.054 ; Rise       ; SCL             ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; Dato_Guardado[*]     ; SCL        ; 6.928 ; 6.938 ; Rise       ; SCL             ;
;  Dato_Guardado[0]    ; SCL        ; 6.608 ; 6.611 ; Rise       ; SCL             ;
;  Dato_Guardado[1]    ; SCL        ; 6.883 ; 6.870 ; Rise       ; SCL             ;
;  Dato_Guardado[2]    ; SCL        ; 6.899 ; 6.889 ; Rise       ; SCL             ;
;  Dato_Guardado[3]    ; SCL        ; 6.874 ; 6.847 ; Rise       ; SCL             ;
;  Dato_Guardado[4]    ; SCL        ; 6.928 ; 6.938 ; Rise       ; SCL             ;
;  Dato_Guardado[5]    ; SCL        ; 6.617 ; 6.620 ; Rise       ; SCL             ;
;  Dato_Guardado[6]    ; SCL        ; 6.923 ; 6.912 ; Rise       ; SCL             ;
;  Dato_Guardado[7]    ; SCL        ; 6.567 ; 6.570 ; Rise       ; SCL             ;
; DireccionDestino[*]  ; SCL        ; 7.264 ; 7.251 ; Rise       ; SCL             ;
;  DireccionDestino[0] ; SCL        ; 7.264 ; 7.251 ; Rise       ; SCL             ;
;  DireccionDestino[1] ; SCL        ; 7.130 ; 7.106 ; Rise       ; SCL             ;
;  DireccionDestino[2] ; SCL        ; 7.122 ; 7.100 ; Rise       ; SCL             ;
;  DireccionDestino[3] ; SCL        ; 7.043 ; 7.060 ; Rise       ; SCL             ;
;  DireccionDestino[4] ; SCL        ; 7.117 ; 7.132 ; Rise       ; SCL             ;
;  DireccionDestino[5] ; SCL        ; 7.114 ; 7.086 ; Rise       ; SCL             ;
;  DireccionDestino[6] ; SCL        ; 7.263 ; 7.214 ; Rise       ; SCL             ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; Dato_Guardado[*]     ; SCL        ; 6.419 ; 6.422 ; Rise       ; SCL             ;
;  Dato_Guardado[0]    ; SCL        ; 6.459 ; 6.462 ; Rise       ; SCL             ;
;  Dato_Guardado[1]    ; SCL        ; 6.722 ; 6.710 ; Rise       ; SCL             ;
;  Dato_Guardado[2]    ; SCL        ; 6.738 ; 6.728 ; Rise       ; SCL             ;
;  Dato_Guardado[3]    ; SCL        ; 6.714 ; 6.688 ; Rise       ; SCL             ;
;  Dato_Guardado[4]    ; SCL        ; 6.765 ; 6.775 ; Rise       ; SCL             ;
;  Dato_Guardado[5]    ; SCL        ; 6.468 ; 6.471 ; Rise       ; SCL             ;
;  Dato_Guardado[6]    ; SCL        ; 6.761 ; 6.750 ; Rise       ; SCL             ;
;  Dato_Guardado[7]    ; SCL        ; 6.419 ; 6.422 ; Rise       ; SCL             ;
; DireccionDestino[*]  ; SCL        ; 6.870 ; 6.886 ; Rise       ; SCL             ;
;  DireccionDestino[0] ; SCL        ; 7.087 ; 7.074 ; Rise       ; SCL             ;
;  DireccionDestino[1] ; SCL        ; 6.958 ; 6.935 ; Rise       ; SCL             ;
;  DireccionDestino[2] ; SCL        ; 6.950 ; 6.928 ; Rise       ; SCL             ;
;  DireccionDestino[3] ; SCL        ; 6.870 ; 6.886 ; Rise       ; SCL             ;
;  DireccionDestino[4] ; SCL        ; 6.946 ; 6.959 ; Rise       ; SCL             ;
;  DireccionDestino[5] ; SCL        ; 6.942 ; 6.915 ; Rise       ; SCL             ;
;  DireccionDestino[6] ; SCL        ; 7.086 ; 7.038 ; Rise       ; SCL             ;
+----------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; SCL   ; -0.756 ; -2.439            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; SCL   ; -0.019 ; -0.028           ;
+-------+--------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; SCL   ; -3.000 ; -34.958                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SCL'                                                                                                                            ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.756 ; contador_7:inst|fin                   ; PARTE_E:inst5|fstate.Guarda_Direccion ; SCL          ; SCL         ; 1.000        ; -1.347     ; 0.396      ;
; -0.590 ; contador_8bits:inst3|fin              ; PARTE_E:inst5|fstate.Guarda_Dato      ; SCL          ; SCL         ; 1.000        ; -1.198     ; 0.379      ;
; -0.554 ; contador_7:inst|fin                   ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -0.585     ; 0.956      ;
; -0.539 ; registro_7bits:inst2|reg[6]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -0.585     ; 0.941      ;
; -0.536 ; registro_7bits:inst2|reg[0]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -0.585     ; 0.938      ;
; -0.485 ; registro_7bits:inst2|reg[4]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -0.585     ; 0.887      ;
; -0.485 ; PARTE_E:inst5|fstate.ACK              ; PARTE_E:inst5|fstate.Guarda_Dato      ; SCL          ; SCL         ; 1.000        ; -0.741     ; 0.731      ;
; -0.471 ; contador_8bits:inst3|fin              ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -0.519     ; 0.939      ;
; -0.455 ; PARTE_E:inst5|fstate.Start            ; PARTE_E:inst5|fstate.Guarda_Direccion ; SCL          ; SCL         ; 1.000        ; -0.824     ; 0.618      ;
; -0.453 ; registro_7bits:inst2|reg[1]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -0.585     ; 0.855      ;
; -0.436 ; registro_7bits:inst2|reg[6]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -0.585     ; 0.838      ;
; -0.426 ; contador_7:inst|fin                   ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -0.585     ; 0.828      ;
; -0.415 ; registro_7bits:inst2|reg[2]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -0.585     ; 0.817      ;
; -0.411 ; registro_7bits:inst2|reg[5]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -0.585     ; 0.813      ;
; -0.378 ; registro_7bits:inst2|reg[2]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -0.585     ; 0.780      ;
; -0.318 ; registro_7bits:inst2|reg[4]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -0.585     ; 0.720      ;
; -0.305 ; registro_7bits:inst2|reg[3]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -0.585     ; 0.707      ;
; -0.268 ; registro_7bits:inst2|reg[3]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -0.585     ; 0.670      ;
; -0.247 ; registro_7bits:inst2|reg[0]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -0.585     ; 0.649      ;
; -0.244 ; registro_7bits:inst2|reg[5]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -0.585     ; 0.646      ;
; -0.164 ; registro_7bits:inst2|reg[1]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; -0.585     ; 0.566      ;
; 0.173  ; PARTE_E:inst5|fstate.Oscioso          ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.772      ;
; 0.339  ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.606      ;
; 0.355  ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.590      ;
; 0.382  ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.563      ;
; 0.390  ; contador_7:inst|cnt[0]                ; contador_7:inst|cnt[1]                ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.554      ;
; 0.401  ; registro_7bits:inst2|reg[1]           ; registro_7bits:inst2|reg[2]           ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.543      ;
; 0.401  ; PARTE_E:inst5|fstate.Oscioso          ; PARTE_E:inst5|fstate.Start            ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.544      ;
; 0.408  ; contador_8bits:inst3|cnt[3]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.537      ;
; 0.413  ; registro_7bits:inst2|reg[3]           ; registro_7bits:inst2|reg[4]           ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.531      ;
; 0.415  ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[2]           ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.530      ;
; 0.418  ; contador_7:inst|cnt[0]                ; contador_7:inst|cnt[2]                ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.526      ;
; 0.422  ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.523      ;
; 0.426  ; contador_7:inst|cnt[1]                ; contador_7:inst|fin                   ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.518      ;
; 0.431  ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.514      ;
; 0.440  ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.505      ;
; 0.475  ; registro_7bits:inst2|reg[0]           ; registro_7bits:inst2|reg[1]           ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.469      ;
; 0.479  ; registro_7bits:inst2|reg[4]           ; registro_7bits:inst2|reg[5]           ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.465      ;
; 0.480  ; contador_7:inst|cnt[0]                ; contador_7:inst|fin                   ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.464      ;
; 0.495  ; registro_7bits:inst2|reg[2]           ; registro_7bits:inst2|reg[3]           ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.449      ;
; 0.504  ; PARTE_E:inst5|fstate.R_W              ; PARTE_E:inst5|fstate.ACK              ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.441      ;
; 0.549  ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[2]           ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.396      ;
; 0.550  ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[1]           ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.395      ;
; 0.551  ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.394      ;
; 0.555  ; registro_7bits:inst2|reg[5]           ; registro_7bits:inst2|reg[6]           ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.389      ;
; 0.560  ; registro_8bits:inst4|reg[1]           ; registro_8bits:inst4|reg[2]           ; SCL          ; SCL         ; 1.000        ; -0.040     ; 0.387      ;
; 0.562  ; registro_8bits:inst4|reg[3]           ; registro_8bits:inst4|reg[4]           ; SCL          ; SCL         ; 1.000        ; -0.040     ; 0.385      ;
; 0.563  ; registro_8bits:inst4|reg[2]           ; registro_8bits:inst4|reg[3]           ; SCL          ; SCL         ; 1.000        ; -0.040     ; 0.384      ;
; 0.563  ; registro_8bits:inst4|reg[4]           ; registro_8bits:inst4|reg[5]           ; SCL          ; SCL         ; 1.000        ; -0.040     ; 0.384      ;
; 0.564  ; registro_8bits:inst4|reg[0]           ; registro_8bits:inst4|reg[1]           ; SCL          ; SCL         ; 1.000        ; -0.040     ; 0.383      ;
; 0.564  ; registro_8bits:inst4|reg[5]           ; registro_8bits:inst4|reg[6]           ; SCL          ; SCL         ; 1.000        ; -0.040     ; 0.383      ;
; 0.564  ; registro_8bits:inst4|reg[6]           ; registro_8bits:inst4|reg[7]           ; SCL          ; SCL         ; 1.000        ; -0.040     ; 0.383      ;
; 0.564  ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.381      ;
; 0.564  ; contador_7:inst|cnt[1]                ; contador_7:inst|cnt[2]                ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.380      ;
; 0.568  ; contador_8bits:inst3|cnt[3]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.377      ;
; 0.570  ; contador_7:inst|cnt[2]                ; contador_7:inst|fin                   ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.374      ;
; 0.585  ; PARTE_E:inst5|fstate.Guarda_Dato      ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; 0.645      ; 1.047      ;
; 0.585  ; contador_7:inst|cnt[0]                ; contador_7:inst|cnt[0]                ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.359      ;
; 0.585  ; contador_7:inst|cnt[1]                ; contador_7:inst|cnt[1]                ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.359      ;
; 0.585  ; contador_7:inst|cnt[2]                ; contador_7:inst|cnt[2]                ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.359      ;
; 0.586  ; contador_8bits:inst3|cnt[3]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|cnt[2]           ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[1]           ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.359      ;
; 0.615  ; PARTE_E:inst5|fstate.Guarda_Direccion ; PARTE_E:inst5|fstate.Guarda_Direccion ; SCL          ; SCL         ; 1.000        ; -0.022     ; 0.350      ;
; 0.615  ; PARTE_E:inst5|fstate.Guarda_Dato      ; PARTE_E:inst5|fstate.Guarda_Dato      ; SCL          ; SCL         ; 1.000        ; -0.022     ; 0.350      ;
; 0.642  ; PARTE_E:inst5|fstate.Guarda_Direccion ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 1.000        ; 0.732      ; 1.077      ;
; 0.692  ; PARTE_E:inst5|fstate.Guarda_Direccion ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 1.000        ; 0.732      ; 1.027      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SCL'                                                                                                                             ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.019 ; PARTE_E:inst5|fstate.Guarda_Direccion ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; 0.824      ; 0.889      ;
; -0.009 ; PARTE_E:inst5|fstate.Guarda_Direccion ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; 0.824      ; 0.899      ;
; 0.080  ; PARTE_E:inst5|fstate.Guarda_Dato      ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; 0.741      ; 0.905      ;
; 0.180  ; contador_7:inst|cnt[1]                ; contador_7:inst|cnt[1]                ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; contador_7:inst|cnt[2]                ; contador_7:inst|cnt[2]                ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.307      ;
; 0.181  ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[1]           ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; contador_8bits:inst3|cnt[3]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|cnt[2]           ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.307      ;
; 0.187  ; contador_7:inst|cnt[0]                ; contador_7:inst|cnt[0]                ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.314      ;
; 0.188  ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.314      ;
; 0.188  ; contador_7:inst|cnt[2]                ; contador_7:inst|fin                   ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.315      ;
; 0.191  ; contador_7:inst|cnt[1]                ; contador_7:inst|cnt[2]                ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.318      ;
; 0.196  ; contador_8bits:inst3|cnt[3]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.322      ;
; 0.200  ; registro_8bits:inst4|reg[0]           ; registro_8bits:inst4|reg[1]           ; SCL          ; SCL         ; 0.000        ; 0.040      ; 0.324      ;
; 0.201  ; PARTE_E:inst5|fstate.Guarda_Direccion ; PARTE_E:inst5|fstate.Guarda_Direccion ; SCL          ; SCL         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; PARTE_E:inst5|fstate.Guarda_Dato      ; PARTE_E:inst5|fstate.Guarda_Dato      ; SCL          ; SCL         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; registro_8bits:inst4|reg[2]           ; registro_8bits:inst4|reg[3]           ; SCL          ; SCL         ; 0.000        ; 0.040      ; 0.325      ;
; 0.201  ; registro_8bits:inst4|reg[3]           ; registro_8bits:inst4|reg[4]           ; SCL          ; SCL         ; 0.000        ; 0.040      ; 0.325      ;
; 0.201  ; registro_8bits:inst4|reg[4]           ; registro_8bits:inst4|reg[5]           ; SCL          ; SCL         ; 0.000        ; 0.040      ; 0.325      ;
; 0.201  ; registro_8bits:inst4|reg[5]           ; registro_8bits:inst4|reg[6]           ; SCL          ; SCL         ; 0.000        ; 0.040      ; 0.325      ;
; 0.201  ; registro_8bits:inst4|reg[6]           ; registro_8bits:inst4|reg[7]           ; SCL          ; SCL         ; 0.000        ; 0.040      ; 0.325      ;
; 0.201  ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.327      ;
; 0.202  ; registro_7bits:inst2|reg[5]           ; registro_7bits:inst2|reg[6]           ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.329      ;
; 0.203  ; registro_8bits:inst4|reg[1]           ; registro_8bits:inst4|reg[2]           ; SCL          ; SCL         ; 0.000        ; 0.040      ; 0.327      ;
; 0.205  ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.331      ;
; 0.208  ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[1]           ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.334      ;
; 0.208  ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[2]           ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.334      ;
; 0.258  ; contador_7:inst|cnt[0]                ; contador_7:inst|fin                   ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.385      ;
; 0.262  ; registro_7bits:inst2|reg[4]           ; registro_7bits:inst2|reg[5]           ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.389      ;
; 0.262  ; PARTE_E:inst5|fstate.R_W              ; PARTE_E:inst5|fstate.ACK              ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.388      ;
; 0.265  ; registro_7bits:inst2|reg[0]           ; registro_7bits:inst2|reg[1]           ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.392      ;
; 0.271  ; registro_7bits:inst2|reg[2]           ; registro_7bits:inst2|reg[3]           ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.398      ;
; 0.296  ; contador_7:inst|cnt[0]                ; contador_7:inst|cnt[1]                ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.423      ;
; 0.296  ; contador_7:inst|cnt[0]                ; contador_7:inst|cnt[2]                ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.423      ;
; 0.296  ; contador_7:inst|cnt[1]                ; contador_7:inst|fin                   ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.423      ;
; 0.298  ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.424      ;
; 0.304  ; contador_8bits:inst3|cnt[2]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.430      ;
; 0.306  ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[2]           ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.432      ;
; 0.320  ; registro_7bits:inst2|reg[3]           ; registro_7bits:inst2|reg[4]           ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.447      ;
; 0.328  ; contador_8bits:inst3|cnt[3]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.454      ;
; 0.331  ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.457      ;
; 0.333  ; registro_7bits:inst2|reg[1]           ; registro_7bits:inst2|reg[2]           ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.460      ;
; 0.342  ; PARTE_E:inst5|fstate.Oscioso          ; PARTE_E:inst5|fstate.Start            ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.468      ;
; 0.360  ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|fin              ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.486      ;
; 0.366  ; contador_8bits:inst3|cnt[0]           ; contador_8bits:inst3|cnt[3]           ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.492      ;
; 0.380  ; contador_8bits:inst3|cnt[1]           ; contador_8bits:inst3|cnt[0]           ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.506      ;
; 0.558  ; PARTE_E:inst5|fstate.Oscioso          ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.684      ;
; 0.838  ; registro_7bits:inst2|reg[1]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.438     ; 0.484      ;
; 0.902  ; registro_7bits:inst2|reg[0]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.438     ; 0.548      ;
; 0.904  ; registro_7bits:inst2|reg[5]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.438     ; 0.550      ;
; 0.919  ; registro_7bits:inst2|reg[3]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.438     ; 0.565      ;
; 0.961  ; registro_7bits:inst2|reg[4]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.438     ; 0.607      ;
; 0.970  ; registro_7bits:inst2|reg[3]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.438     ; 0.616      ;
; 1.008  ; registro_7bits:inst2|reg[2]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.438     ; 0.654      ;
; 1.042  ; registro_7bits:inst2|reg[6]           ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.438     ; 0.688      ;
; 1.056  ; registro_7bits:inst2|reg[5]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.438     ; 0.702      ;
; 1.059  ; registro_7bits:inst2|reg[2]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.438     ; 0.705      ;
; 1.078  ; contador_7:inst|fin                   ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.438     ; 0.724      ;
; 1.096  ; registro_7bits:inst2|reg[1]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.438     ; 0.742      ;
; 1.111  ; contador_8bits:inst3|fin              ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.377     ; 0.818      ;
; 1.113  ; registro_7bits:inst2|reg[4]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.438     ; 0.759      ;
; 1.129  ; PARTE_E:inst5|fstate.Start            ; PARTE_E:inst5|fstate.Guarda_Direccion ; SCL          ; SCL         ; 0.000        ; -0.732     ; 0.481      ;
; 1.149  ; PARTE_E:inst5|fstate.ACK              ; PARTE_E:inst5|fstate.Guarda_Dato      ; SCL          ; SCL         ; 0.000        ; -0.645     ; 0.588      ;
; 1.158  ; contador_7:inst|fin                   ; PARTE_E:inst5|fstate.R_W              ; SCL          ; SCL         ; 0.000        ; -0.438     ; 0.804      ;
; 1.160  ; registro_7bits:inst2|reg[0]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.438     ; 0.806      ;
; 1.194  ; registro_7bits:inst2|reg[6]           ; PARTE_E:inst5|fstate.Oscioso          ; SCL          ; SCL         ; 0.000        ; -0.438     ; 0.840      ;
; 1.329  ; contador_8bits:inst3|fin              ; PARTE_E:inst5|fstate.Guarda_Dato      ; SCL          ; SCL         ; 0.000        ; -1.084     ; 0.329      ;
; 1.492  ; contador_7:inst|fin                   ; PARTE_E:inst5|fstate.Guarda_Direccion ; SCL          ; SCL         ; 0.000        ; -1.232     ; 0.344      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SCL'                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; SCL   ; Rise       ; SCL                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; PARTE_E:inst5|fstate.ACK              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Guarda_Dato      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Guarda_Direccion ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Oscioso          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; PARTE_E:inst5|fstate.R_W              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Start            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; contador_7:inst|cnt[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; contador_7:inst|cnt[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; contador_7:inst|cnt[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; contador_7:inst|fin                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; contador_8bits:inst3|cnt[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; contador_8bits:inst3|cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; contador_8bits:inst3|cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; contador_8bits:inst3|cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; contador_8bits:inst3|fin              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; registro_7bits:inst2|reg[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; registro_7bits:inst2|reg[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; registro_7bits:inst2|reg[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; registro_7bits:inst2|reg[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; registro_7bits:inst2|reg[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; registro_7bits:inst2|reg[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; registro_7bits:inst2|reg[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; registro_8bits:inst4|reg[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; registro_8bits:inst4|reg[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; registro_8bits:inst4|reg[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; registro_8bits:inst4|reg[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; registro_8bits:inst4|reg[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; registro_8bits:inst4|reg[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; registro_8bits:inst4|reg[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; SCL   ; Rise       ; registro_8bits:inst4|reg[7]           ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[0]           ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[1]           ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[2]           ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[3]           ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[4]           ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[5]           ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[6]           ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; registro_8bits:inst4|reg[7]           ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; contador_7:inst|cnt[0]                ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; contador_7:inst|cnt[1]                ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; contador_7:inst|cnt[2]                ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; contador_7:inst|fin                   ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; contador_8bits:inst3|cnt[0]           ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; contador_8bits:inst3|cnt[1]           ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; contador_8bits:inst3|cnt[2]           ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; contador_8bits:inst3|cnt[3]           ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; contador_8bits:inst3|fin              ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[0]           ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[1]           ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[2]           ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[3]           ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[4]           ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[5]           ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; registro_7bits:inst2|reg[6]           ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; PARTE_E:inst5|fstate.ACK              ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Oscioso          ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; PARTE_E:inst5|fstate.R_W              ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Start            ;
; -0.044 ; 0.140        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Guarda_Dato      ;
; -0.042 ; 0.142        ; 0.184          ; Low Pulse Width ; SCL   ; Rise       ; PARTE_E:inst5|fstate.Guarda_Direccion ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst2|reg[0]|clk                      ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst2|reg[1]|clk                      ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst2|reg[2]|clk                      ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst2|reg[3]|clk                      ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst2|reg[4]|clk                      ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst2|reg[5]|clk                      ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst2|reg[6]|clk                      ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst|cnt[0]|clk                       ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst|cnt[1]|clk                       ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst|cnt[2]|clk                       ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst|fin|clk                          ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst4|reg[0]|clk                      ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst4|reg[1]|clk                      ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst4|reg[2]|clk                      ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst4|reg[3]|clk                      ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst4|reg[4]|clk                      ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst4|reg[5]|clk                      ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst4|reg[6]|clk                      ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst4|reg[7]|clk                      ;
; 0.112  ; 0.112        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst3|cnt[0]|clk                      ;
; 0.112  ; 0.112        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst3|cnt[1]|clk                      ;
; 0.112  ; 0.112        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst3|cnt[2]|clk                      ;
; 0.112  ; 0.112        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst3|cnt[3]|clk                      ;
; 0.112  ; 0.112        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst3|fin|clk                         ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst5|fstate.ACK|clk                  ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst5|fstate.Oscioso|clk              ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst5|fstate.R_W|clk                  ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst5|fstate.Start|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; SCL~input|o                           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst6~clkctrl|inclk[0]                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst6~clkctrl|outclk                  ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst7~clkctrl|inclk[0]                ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst7~clkctrl|outclk                  ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst6|datad                           ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst7|datad                           ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst5|fstate.Guarda_Dato|clk          ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; SCL~inputclkctrl|inclk[0]             ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; SCL~inputclkctrl|outclk               ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width ; SCL   ; Rise       ; inst6|combout                         ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; MiDireccion[*]  ; SCL        ; 1.110 ; 1.670 ; Rise       ; SCL             ;
;  MiDireccion[0] ; SCL        ; 1.110 ; 1.670 ; Rise       ; SCL             ;
;  MiDireccion[1] ; SCL        ; 1.045 ; 1.587 ; Rise       ; SCL             ;
;  MiDireccion[2] ; SCL        ; 0.781 ; 1.296 ; Rise       ; SCL             ;
;  MiDireccion[3] ; SCL        ; 0.993 ; 1.545 ; Rise       ; SCL             ;
;  MiDireccion[4] ; SCL        ; 1.037 ; 1.618 ; Rise       ; SCL             ;
;  MiDireccion[5] ; SCL        ; 0.840 ; 1.354 ; Rise       ; SCL             ;
;  MiDireccion[6] ; SCL        ; 0.926 ; 1.500 ; Rise       ; SCL             ;
; SDA             ; SCL        ; 1.059 ; 1.670 ; Rise       ; SCL             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; MiDireccion[*]  ; SCL        ; -0.365 ; -0.933 ; Rise       ; SCL             ;
;  MiDireccion[0] ; SCL        ; -0.525 ; -1.129 ; Rise       ; SCL             ;
;  MiDireccion[1] ; SCL        ; -0.456 ; -1.044 ; Rise       ; SCL             ;
;  MiDireccion[2] ; SCL        ; -0.420 ; -0.994 ; Rise       ; SCL             ;
;  MiDireccion[3] ; SCL        ; -0.629 ; -1.217 ; Rise       ; SCL             ;
;  MiDireccion[4] ; SCL        ; -0.560 ; -1.177 ; Rise       ; SCL             ;
;  MiDireccion[5] ; SCL        ; -0.365 ; -0.933 ; Rise       ; SCL             ;
;  MiDireccion[6] ; SCL        ; -0.455 ; -0.980 ; Rise       ; SCL             ;
; SDA             ; SCL        ; 0.070  ; -0.514 ; Rise       ; SCL             ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; Dato_Guardado[*]     ; SCL        ; 3.869 ; 3.968 ; Rise       ; SCL             ;
;  Dato_Guardado[0]    ; SCL        ; 3.708 ; 3.778 ; Rise       ; SCL             ;
;  Dato_Guardado[1]    ; SCL        ; 3.849 ; 3.939 ; Rise       ; SCL             ;
;  Dato_Guardado[2]    ; SCL        ; 3.863 ; 3.955 ; Rise       ; SCL             ;
;  Dato_Guardado[3]    ; SCL        ; 3.841 ; 3.930 ; Rise       ; SCL             ;
;  Dato_Guardado[4]    ; SCL        ; 3.869 ; 3.968 ; Rise       ; SCL             ;
;  Dato_Guardado[5]    ; SCL        ; 3.717 ; 3.787 ; Rise       ; SCL             ;
;  Dato_Guardado[6]    ; SCL        ; 3.867 ; 3.965 ; Rise       ; SCL             ;
;  Dato_Guardado[7]    ; SCL        ; 3.675 ; 3.748 ; Rise       ; SCL             ;
; DireccionDestino[*]  ; SCL        ; 4.078 ; 4.179 ; Rise       ; SCL             ;
;  DireccionDestino[0] ; SCL        ; 4.078 ; 4.179 ; Rise       ; SCL             ;
;  DireccionDestino[1] ; SCL        ; 3.986 ; 4.077 ; Rise       ; SCL             ;
;  DireccionDestino[2] ; SCL        ; 3.973 ; 4.067 ; Rise       ; SCL             ;
;  DireccionDestino[3] ; SCL        ; 3.941 ; 4.015 ; Rise       ; SCL             ;
;  DireccionDestino[4] ; SCL        ; 3.996 ; 4.081 ; Rise       ; SCL             ;
;  DireccionDestino[5] ; SCL        ; 3.978 ; 4.060 ; Rise       ; SCL             ;
;  DireccionDestino[6] ; SCL        ; 4.040 ; 4.135 ; Rise       ; SCL             ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; Dato_Guardado[*]     ; SCL        ; 3.589 ; 3.660 ; Rise       ; SCL             ;
;  Dato_Guardado[0]    ; SCL        ; 3.621 ; 3.691 ; Rise       ; SCL             ;
;  Dato_Guardado[1]    ; SCL        ; 3.756 ; 3.844 ; Rise       ; SCL             ;
;  Dato_Guardado[2]    ; SCL        ; 3.770 ; 3.860 ; Rise       ; SCL             ;
;  Dato_Guardado[3]    ; SCL        ; 3.749 ; 3.836 ; Rise       ; SCL             ;
;  Dato_Guardado[4]    ; SCL        ; 3.776 ; 3.872 ; Rise       ; SCL             ;
;  Dato_Guardado[5]    ; SCL        ; 3.631 ; 3.700 ; Rise       ; SCL             ;
;  Dato_Guardado[6]    ; SCL        ; 3.774 ; 3.869 ; Rise       ; SCL             ;
;  Dato_Guardado[7]    ; SCL        ; 3.589 ; 3.660 ; Rise       ; SCL             ;
; DireccionDestino[*]  ; SCL        ; 3.840 ; 3.911 ; Rise       ; SCL             ;
;  DireccionDestino[0] ; SCL        ; 3.975 ; 4.074 ; Rise       ; SCL             ;
;  DireccionDestino[1] ; SCL        ; 3.886 ; 3.975 ; Rise       ; SCL             ;
;  DireccionDestino[2] ; SCL        ; 3.874 ; 3.965 ; Rise       ; SCL             ;
;  DireccionDestino[3] ; SCL        ; 3.840 ; 3.911 ; Rise       ; SCL             ;
;  DireccionDestino[4] ; SCL        ; 3.896 ; 3.979 ; Rise       ; SCL             ;
;  DireccionDestino[5] ; SCL        ; 3.879 ; 3.959 ; Rise       ; SCL             ;
;  DireccionDestino[6] ; SCL        ; 3.938 ; 4.031 ; Rise       ; SCL             ;
+----------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -2.406  ; -0.019 ; N/A      ; N/A     ; -3.000              ;
;  SCL             ; -2.406  ; -0.019 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -11.44  ; -0.028 ; 0.0      ; 0.0     ; -41.55              ;
;  SCL             ; -11.440 ; -0.028 ; N/A      ; N/A     ; -41.550             ;
+------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; MiDireccion[*]  ; SCL        ; 2.367 ; 2.680 ; Rise       ; SCL             ;
;  MiDireccion[0] ; SCL        ; 2.367 ; 2.680 ; Rise       ; SCL             ;
;  MiDireccion[1] ; SCL        ; 2.279 ; 2.576 ; Rise       ; SCL             ;
;  MiDireccion[2] ; SCL        ; 1.739 ; 2.072 ; Rise       ; SCL             ;
;  MiDireccion[3] ; SCL        ; 2.190 ; 2.491 ; Rise       ; SCL             ;
;  MiDireccion[4] ; SCL        ; 2.304 ; 2.614 ; Rise       ; SCL             ;
;  MiDireccion[5] ; SCL        ; 1.864 ; 2.170 ; Rise       ; SCL             ;
;  MiDireccion[6] ; SCL        ; 2.095 ; 2.477 ; Rise       ; SCL             ;
; SDA             ; SCL        ; 2.266 ; 2.635 ; Rise       ; SCL             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; MiDireccion[*]  ; SCL        ; -0.365 ; -0.933 ; Rise       ; SCL             ;
;  MiDireccion[0] ; SCL        ; -0.525 ; -1.129 ; Rise       ; SCL             ;
;  MiDireccion[1] ; SCL        ; -0.456 ; -1.044 ; Rise       ; SCL             ;
;  MiDireccion[2] ; SCL        ; -0.420 ; -0.994 ; Rise       ; SCL             ;
;  MiDireccion[3] ; SCL        ; -0.629 ; -1.217 ; Rise       ; SCL             ;
;  MiDireccion[4] ; SCL        ; -0.560 ; -1.177 ; Rise       ; SCL             ;
;  MiDireccion[5] ; SCL        ; -0.365 ; -0.933 ; Rise       ; SCL             ;
;  MiDireccion[6] ; SCL        ; -0.455 ; -0.980 ; Rise       ; SCL             ;
; SDA             ; SCL        ; 0.192  ; -0.054 ; Rise       ; SCL             ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; Dato_Guardado[*]     ; SCL        ; 7.352 ; 7.388 ; Rise       ; SCL             ;
;  Dato_Guardado[0]    ; SCL        ; 7.010 ; 7.034 ; Rise       ; SCL             ;
;  Dato_Guardado[1]    ; SCL        ; 7.299 ; 7.315 ; Rise       ; SCL             ;
;  Dato_Guardado[2]    ; SCL        ; 7.323 ; 7.335 ; Rise       ; SCL             ;
;  Dato_Guardado[3]    ; SCL        ; 7.296 ; 7.300 ; Rise       ; SCL             ;
;  Dato_Guardado[4]    ; SCL        ; 7.352 ; 7.388 ; Rise       ; SCL             ;
;  Dato_Guardado[5]    ; SCL        ; 7.019 ; 7.042 ; Rise       ; SCL             ;
;  Dato_Guardado[6]    ; SCL        ; 7.348 ; 7.363 ; Rise       ; SCL             ;
;  Dato_Guardado[7]    ; SCL        ; 6.966 ; 6.992 ; Rise       ; SCL             ;
; DireccionDestino[*]  ; SCL        ; 7.691 ; 7.710 ; Rise       ; SCL             ;
;  DireccionDestino[0] ; SCL        ; 7.691 ; 7.710 ; Rise       ; SCL             ;
;  DireccionDestino[1] ; SCL        ; 7.548 ; 7.564 ; Rise       ; SCL             ;
;  DireccionDestino[2] ; SCL        ; 7.542 ; 7.560 ; Rise       ; SCL             ;
;  DireccionDestino[3] ; SCL        ; 7.470 ; 7.513 ; Rise       ; SCL             ;
;  DireccionDestino[4] ; SCL        ; 7.538 ; 7.576 ; Rise       ; SCL             ;
;  DireccionDestino[5] ; SCL        ; 7.536 ; 7.541 ; Rise       ; SCL             ;
;  DireccionDestino[6] ; SCL        ; 7.683 ; 7.673 ; Rise       ; SCL             ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; Dato_Guardado[*]     ; SCL        ; 3.589 ; 3.660 ; Rise       ; SCL             ;
;  Dato_Guardado[0]    ; SCL        ; 3.621 ; 3.691 ; Rise       ; SCL             ;
;  Dato_Guardado[1]    ; SCL        ; 3.756 ; 3.844 ; Rise       ; SCL             ;
;  Dato_Guardado[2]    ; SCL        ; 3.770 ; 3.860 ; Rise       ; SCL             ;
;  Dato_Guardado[3]    ; SCL        ; 3.749 ; 3.836 ; Rise       ; SCL             ;
;  Dato_Guardado[4]    ; SCL        ; 3.776 ; 3.872 ; Rise       ; SCL             ;
;  Dato_Guardado[5]    ; SCL        ; 3.631 ; 3.700 ; Rise       ; SCL             ;
;  Dato_Guardado[6]    ; SCL        ; 3.774 ; 3.869 ; Rise       ; SCL             ;
;  Dato_Guardado[7]    ; SCL        ; 3.589 ; 3.660 ; Rise       ; SCL             ;
; DireccionDestino[*]  ; SCL        ; 3.840 ; 3.911 ; Rise       ; SCL             ;
;  DireccionDestino[0] ; SCL        ; 3.975 ; 4.074 ; Rise       ; SCL             ;
;  DireccionDestino[1] ; SCL        ; 3.886 ; 3.975 ; Rise       ; SCL             ;
;  DireccionDestino[2] ; SCL        ; 3.874 ; 3.965 ; Rise       ; SCL             ;
;  DireccionDestino[3] ; SCL        ; 3.840 ; 3.911 ; Rise       ; SCL             ;
;  DireccionDestino[4] ; SCL        ; 3.896 ; 3.979 ; Rise       ; SCL             ;
;  DireccionDestino[5] ; SCL        ; 3.879 ; 3.959 ; Rise       ; SCL             ;
;  DireccionDestino[6] ; SCL        ; 3.938 ; 4.031 ; Rise       ; SCL             ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Dato_Guardado[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dato_Guardado[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dato_Guardado[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dato_Guardado[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dato_Guardado[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dato_Guardado[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dato_Guardado[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dato_Guardado[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DireccionDestino[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DireccionDestino[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DireccionDestino[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DireccionDestino[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DireccionDestino[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DireccionDestino[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DireccionDestino[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SDA                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SCL                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MiDireccion[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MiDireccion[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MiDireccion[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MiDireccion[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MiDireccion[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MiDireccion[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MiDireccion[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Dato_Guardado[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Dato_Guardado[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Dato_Guardado[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Dato_Guardado[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Dato_Guardado[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Dato_Guardado[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Dato_Guardado[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Dato_Guardado[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DireccionDestino[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DireccionDestino[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DireccionDestino[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DireccionDestino[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; DireccionDestino[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DireccionDestino[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DireccionDestino[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-07 V                   ; 2.35 V              ; -0.0133 V           ; 0.084 V                              ; 0.028 V                              ; 4.31e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-07 V                  ; 2.35 V             ; -0.0133 V          ; 0.084 V                             ; 0.028 V                             ; 4.31e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.8e-07 V                    ; 2.35 V              ; -0.00679 V          ; 0.09 V                               ; 0.045 V                              ; 6.2e-10 s                   ; 7.91e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.8e-07 V                   ; 2.35 V             ; -0.00679 V         ; 0.09 V                              ; 0.045 V                             ; 6.2e-10 s                  ; 7.91e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Dato_Guardado[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; Dato_Guardado[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; Dato_Guardado[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; Dato_Guardado[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; Dato_Guardado[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; Dato_Guardado[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; Dato_Guardado[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; Dato_Guardado[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DireccionDestino[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DireccionDestino[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DireccionDestino[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DireccionDestino[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; DireccionDestino[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DireccionDestino[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DireccionDestino[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SCL        ; SCL      ; 68       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SCL        ; SCL      ; 68       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov 07 23:40:04 2024
Info: Command: quartus_sta PARTE_E -c PARTE_E
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PARTE_E.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SCL SCL
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.406
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.406       -11.440 SCL 
Info (332146): Worst-case hold slack is 0.318
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.318         0.000 SCL 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -41.550 SCL 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.069
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.069        -8.688 SCL 
Info (332146): Worst-case hold slack is 0.303
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.303         0.000 SCL 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -41.550 SCL 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.756
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.756        -2.439 SCL 
Info (332146): Worst-case hold slack is -0.019
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.019        -0.028 SCL 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -34.958 SCL 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4645 megabytes
    Info: Processing ended: Thu Nov 07 23:40:07 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


