# 论文提纲
## 基于Chisel语言与RISC-V实现的CPU
**一、 绪论**
1.1 Chisel背景和研究意义
1.2 国外研究现状
1.3 本文研究内容
1.4 论文组织结构
**二、 相关理论与技术基础**
2.1 FPGA简介
2.2 综合实验系统
2.3 本章小结
**三、 Chisel CPU的实现**
3.1	CPU总体功能
3.2 部分模块设计与实现
3.3 实现结果展示
3.4 本章小结
**四、 综合试验系统的改进**
4.1 SDRAM
4.2 SDRAM交互转换桥
4.3 系统中与SDRAM的交互问题及改进
4.4 本章小结
**五、 Chisel实现与Verilog实现的对比**
5.1 前期操作对比
5.2 设计思路对比
5.3 Chisel实现与Verilog实现的优劣
5.4 本章小结
**总结**
**参考文献**


