---
layout: default
title: Architetture dei Calcolatori Elettronici
---
**Anno Accademico 2018/2019**    
**Docenti: Prof. Bruno Ciciani &ndash; Dr. Alessandro Pellegrini**

{% capture local-url %}
{{ site.url }}{{ page.id }}
{% endcapture %}

La pagina principale del corso è
[raggiungibile qui](http://www.dis.uniroma1.it/~ciciani/index.php?option=com_content&view=article&id=47).


Aggiornamenti
-------------

* Appello del 20/03/2019 - [Risultati]({{ local-url }}/2019-03-20-risultati.html).
* Appello del 22/02/2019 - [Risultati]({{ local-url }}/2019-02-22-risultati.html).
* Appello del 09/01/2019 - [Risultati]({{ local-url }}/2019-01-09-risultati.html).
* Esonero del 10/12/2018 (aula 106, edificio ex poste) - [Risultati]({{ local-url }}/2018-12-10-risultati-esonero.html).


Regole per l'esame
------------------

* È previsto un esonero durante l'erogazione del corso.
* Possono sostenere l'esame tutti gli studenti del corso indipendentemente dal superamento dell'esonero.
* L'esame consiste di due prove, una progettuale ed una teorica. Per superare l'esame si deve conseguire almeno 9/15 in ognuna delle due prove.
* Chi vuole utilizzare il voto dell'esonero, deve rispondere soltanto alle ultime due domande della parte teorica. Il voto conseguito sarà sommato a quello dell'esonero.
* È possibile conservare il voto ottenuto in una prova per l'appello successivo, purché il voto in questa prova sia di almeno 11/15 e nell'altra prova lo studente abbia conseguito almeno 6/15.
* Il voto dell'esonero può essere utilizzato soltanto per un appello, fino alla sessione di settembre (compresa). Oltre quella sessione lo studente dovrà comunque sostenere l'esame completo.


Programma del corso
-------------------

* Sistemi numerici (riepilogo) e codici
* Algebra di commutazione
* Elementi di reti combinatorie
* Elementi di reti sequenziali
* Organizzazione e programmazione del processore z64
* Interfaccia tra processore e periferiche
* Gestione della memoria
* Architetture pipeline di processori di tipo RISC
* Architetture pipeline di processori di tipo CISC


Testi Consigliati
-----------------

* Ciciani, Pellegrini: *Computer Architectures*
* Patterson, Hennessy, *Struttura, organizzazione e progetto dei calcolatori*. Zanichelli
* Ciciani, Cioffi: *Reti Sequenziali*. McGraw Hill
* Cioffi: *Reti Combinatorie*. Siderea


Lucidi delle lezioni
--------------------

* [Esercitazione sulle rappresentazioni numeriche](https://www.dropbox.com/s/cvouxvt53yn6ymw/1.%20Esercitazioni%20numeri.pdf?dl=0)
* [Introduzione all'Architettura Hardware e Programmazione Software](https://www.dropbox.com/s/qrnnbb6m3n0bvub/2.%20Architettura%20Hardware%20e%20Software.pdf?dl=0)
* [Dalle istruzioni alle microoperazioni](https://www.dropbox.com/s/sjj9xx9vwswsfmt/3.%20Microoperazioni.pdf?dl=0)
* [Programmazione assembly](https://www.dropbox.com/s/9t6qc8y3hqbj512/4.%20Programmazione%20Assembly.pdf?dl=0)
* [Progettazione di periferiche e programmazione di driver](https://www.dropbox.com/s/courjba7xqyrg7v/5.%20Programmazione%20Device%20Driver.pdf?dl=0)


Esercizi
--------

* [Esercizi sulla programmazione assembly](https://www.dropbox.com/s/udwrmkgqjlc7zoy/4a.%20EsercziAssemblyPD32.pdf?dl=0)
* [Tracce d'esame](https://www.dropbox.com/s/oobuvgu14yb1k8t/prove-di-esame.zip?dl=0)
* [Esercitazione di riepilogo]({{local-url}}/riepilogo.pdf) - [Soluzione]({{local-url}}/2017-soluzione.pdf)


