<h1> VL9 使用子模块实现三输入数的大小比较 </h1>

網址 ： https://bit.ly/3MXoQz7

<h2> 解題思路 </h2>

使用子模塊sub_mod進行兩數間比大小

![image](https://github.com/aa389393/Verilog_example/assets/64916523/2c06954c-c866-420f-9e02-43b6e429564a)
