[INF:CM0023] Creating log file "${SURELOG_DIR}/build/regression/TimeUnit/slpp_unit/surelog.log".
[INF:CM0020] Separate compilation-unit mode is on.
[INF:PP0122] Preprocessing source file "${SURELOG_DIR}/tests/TimeUnit/top.v".
[INF:PP0122] Preprocessing source file "${SURELOG_DIR}/tests/TimeUnit/top1.v".
[INF:PA0201] Parsing source file "${SURELOG_DIR}/tests/TimeUnit/top.v".
AST_DEBUG_BEGIN
Count: 200
LIB: work
FILE: ${SURELOG_DIR}/tests/TimeUnit/top.v
n<> u<199> t<Top_level_rule> c<1> l<3:1> el<97:1>
  n<> u<1> t<Null_rule> p<199> s<198> l<3:1> el<3:1>
  n<> u<198> t<Source_text> p<199> c<82> l<3:1> el<95:10>
    n<> u<82> t<Description> p<198> c<81> s<125> l<3:1> el<11:10>
      n<> u<81> t<Module_declaration> p<82> c<18> l<3:1> el<11:10>
        n<> u<18> t<Module_ansi_header> p<81> c<2> s<23> l<3:1> el<3:36>
          n<module> u<2> t<Module_keyword> p<18> s<3> l<3:1> el<3:7>
          n<bottom1> u<3> t<STRING_CONST> p<18> s<4> l<3:8> el<3:15>
          n<> u<4> t<Package_import_declaration_list> p<18> s<17> l<3:16> el<3:16>
          n<> u<17> t<Port_declaration_list> p<18> c<10> l<3:16> el<3:34>
            n<> u<10> t<Ansi_port_declaration> p<17> c<8> s<16> l<3:17> el<3:24>
              n<> u<8> t<Net_port_header> p<10> c<5> s<9> l<3:17> el<3:22>
                n<> u<5> t<PortDir_Inp> p<8> s<7> l<3:17> el<3:22>
                n<> u<7> t<Net_port_type> p<8> c<6> l<3:23> el<3:23>
                  n<> u<6> t<Data_type_or_implicit> p<7> l<3:23> el<3:23>
              n<a> u<9> t<STRING_CONST> p<10> l<3:23> el<3:24>
            n<> u<16> t<Ansi_port_declaration> p<17> c<14> l<3:26> el<3:33>
              n<> u<14> t<Net_port_header> p<16> c<11> s<15> l<3:26> el<3:31>
                n<> u<11> t<PortDir_Inp> p<14> s<13> l<3:26> el<3:31>
                n<> u<13> t<Net_port_type> p<14> c<12> l<3:32> el<3:32>
                  n<> u<12> t<Data_type_or_implicit> p<13> l<3:32> el<3:32>
              n<b> u<15> t<STRING_CONST> p<16> l<3:32> el<3:33>
        n<> u<23> t<TimeUnitsDecl_TimeUnit> p<81> c<22> s<29> l<4:2> el<4:16>
          n<> u<22> t<Time_literal> p<23> c<20> l<4:11> el<4:15>
            n<10> u<20> t<INT_CONST> p<22> s<19> l<4:11> el<4:13>
            n<ps> u<19> t<Time_unit> p<22> s<21> l<4:13> el<4:15>
            n<ps> u<21> t<Time_unit> p<22> l<4:13> el<4:15>
        n<> u<29> t<Non_port_module_item> p<81> c<28> s<49> l<5:2> el<5:20>
          n<> u<28> t<TimeUnitsDecl_TimePrecision> p<29> c<27> l<5:2> el<5:20>
            n<> u<27> t<Time_literal> p<28> c<25> l<5:16> el<5:19>
              n<1> u<25> t<INT_CONST> p<27> s<24> l<5:16> el<5:17>
              n<ps> u<24> t<Time_unit> p<27> s<26> l<5:17> el<5:19>
              n<ps> u<26> t<Time_unit> p<27> l<5:17> el<5:19>
        n<> u<49> t<Non_port_module_item> p<81> c<48> s<69> l<6:2> el<6:23>
          n<> u<48> t<Module_or_generate_item> p<49> c<47> l<6:2> el<6:23>
            n<> u<47> t<Udp_instantiation> p<48> c<30> l<6:2> el<6:23>
              n<bottom2> u<30> t<STRING_CONST> p<47> s<46> l<6:2> el<6:9>
              n<> u<46> t<Udp_instance> p<47> c<32> l<6:10> el<6:22>
                n<> u<32> t<Name_of_instance> p<46> c<31> s<41> l<6:10> el<6:12>
                  n<u1> u<31> t<STRING_CONST> p<32> l<6:10> el<6:12>
                n<> u<41> t<Net_lvalue> p<46> c<34> s<45> l<6:14> el<6:18>
                  n<> u<34> t<Ps_or_hierarchical_identifier> p<41> c<33> s<40> l<6:14> el<6:15>
                    n<a> u<33> t<STRING_CONST> p<34> l<6:14> el<6:15>
                  n<> u<40> t<Constant_select> p<41> c<39> l<6:15> el<6:18>
                    n<> u<39> t<Constant_bit_select> p<40> c<38> l<6:15> el<6:18>
                      n<> u<38> t<Constant_expression> p<39> c<37> l<6:16> el<6:17>
                        n<> u<37> t<Constant_primary> p<38> c<36> l<6:16> el<6:17>
                          n<> u<36> t<Primary_literal> p<37> c<35> l<6:16> el<6:17>
                            n<0> u<35> t<INT_CONST> p<36> l<6:16> el<6:17>
                n<> u<45> t<Expression> p<46> c<44> l<6:20> el<6:21>
                  n<> u<44> t<Primary> p<45> c<43> l<6:20> el<6:21>
                    n<> u<43> t<Primary_literal> p<44> c<42> l<6:20> el<6:21>
                      n<b> u<42> t<STRING_CONST> p<43> l<6:20> el<6:21>
        n<> u<69> t<Non_port_module_item> p<81> c<68> s<79> l<7:2> el<7:23>
          n<> u<68> t<Module_or_generate_item> p<69> c<67> l<7:2> el<7:23>
            n<> u<67> t<Udp_instantiation> p<68> c<50> l<7:2> el<7:23>
              n<bottom3> u<50> t<STRING_CONST> p<67> s<66> l<7:2> el<7:9>
              n<> u<66> t<Udp_instance> p<67> c<52> l<7:10> el<7:22>
                n<> u<52> t<Name_of_instance> p<66> c<51> s<61> l<7:10> el<7:12>
                  n<u2> u<51> t<STRING_CONST> p<52> l<7:10> el<7:12>
                n<> u<61> t<Net_lvalue> p<66> c<54> s<65> l<7:14> el<7:18>
                  n<> u<54> t<Ps_or_hierarchical_identifier> p<61> c<53> s<60> l<7:14> el<7:15>
                    n<a> u<53> t<STRING_CONST> p<54> l<7:14> el<7:15>
                  n<> u<60> t<Constant_select> p<61> c<59> l<7:15> el<7:18>
                    n<> u<59> t<Constant_bit_select> p<60> c<58> l<7:15> el<7:18>
                      n<> u<58> t<Constant_expression> p<59> c<57> l<7:16> el<7:17>
                        n<> u<57> t<Constant_primary> p<58> c<56> l<7:16> el<7:17>
                          n<> u<56> t<Primary_literal> p<57> c<55> l<7:16> el<7:17>
                            n<0> u<55> t<INT_CONST> p<56> l<7:16> el<7:17>
                n<> u<65> t<Expression> p<66> c<64> l<7:20> el<7:21>
                  n<> u<64> t<Primary> p<65> c<63> l<7:20> el<7:21>
                    n<> u<63> t<Primary_literal> p<64> c<62> l<7:20> el<7:21>
                      n<b> u<62> t<STRING_CONST> p<63> l<7:20> el<7:21>
        n<> u<79> t<Non_port_module_item> p<81> c<78> s<80> l<9:2> el<9:32>
          n<> u<78> t<Module_or_generate_item> p<79> c<77> l<9:2> el<9:32>
            n<> u<77> t<Module_instantiation> p<78> c<70> l<9:2> el<9:32>
              n<my_interface> u<70> t<STRING_CONST> p<77> s<76> l<9:2> el<9:14>
              n<> u<76> t<Hierarchical_instance> p<77> c<72> l<9:15> el<9:31>
                n<> u<72> t<Name_of_instance> p<76> c<71> s<75> l<9:15> el<9:27>
                  n<my_interface> u<71> t<STRING_CONST> p<72> l<9:15> el<9:27>
                n<> u<75> t<Port_connection_list> p<76> c<74> l<9:28> el<9:30>
                  n<> u<74> t<Named_port_connection> p<75> c<73> l<9:28> el<9:30>
                    n<> u<73> t<DOTSTAR> p<74> l<9:28> el<9:30>
        n<> u<80> t<ENDMODULE> p<81> l<11:1> el<11:10>
    n<> u<125> t<Description> p<198> c<124> s<128> l<13:1> el<16:10>
      n<> u<124> t<Module_declaration> p<125> c<99> l<13:1> el<16:10>
        n<> u<99> t<Module_ansi_header> p<124> c<83> s<113> l<13:1> el<13:36>
          n<module> u<83> t<Module_keyword> p<99> s<84> l<13:1> el<13:7>
          n<bottom2> u<84> t<STRING_CONST> p<99> s<85> l<13:8> el<13:15>
          n<> u<85> t<Package_import_declaration_list> p<99> s<98> l<13:16> el<13:16>
          n<> u<98> t<Port_declaration_list> p<99> c<91> l<13:16> el<13:34>
            n<> u<91> t<Ansi_port_declaration> p<98> c<89> s<97> l<13:17> el<13:24>
              n<> u<89> t<Net_port_header> p<91> c<86> s<90> l<13:17> el<13:22>
                n<> u<86> t<PortDir_Inp> p<89> s<88> l<13:17> el<13:22>
                n<> u<88> t<Net_port_type> p<89> c<87> l<13:23> el<13:23>
                  n<> u<87> t<Data_type_or_implicit> p<88> l<13:23> el<13:23>
              n<a> u<90> t<STRING_CONST> p<91> l<13:23> el<13:24>
            n<> u<97> t<Ansi_port_declaration> p<98> c<95> l<13:26> el<13:33>
              n<> u<95> t<Net_port_header> p<97> c<92> s<96> l<13:26> el<13:31>
                n<> u<92> t<PortDir_Inp> p<95> s<94> l<13:26> el<13:31>
                n<> u<94> t<Net_port_type> p<95> c<93> l<13:32> el<13:32>
                  n<> u<93> t<Data_type_or_implicit> p<94> l<13:32> el<13:32>
              n<b> u<96> t<STRING_CONST> p<97> l<13:32> el<13:33>
        n<> u<113> t<Non_port_module_item> p<124> c<112> s<122> l<14:1> el<14:12>
          n<> u<112> t<Module_or_generate_item> p<113> c<111> l<14:1> el<14:12>
            n<> u<111> t<Gate_instantiation> p<112> c<100> l<14:1> el<14:12>
              n<> u<100> t<NOutGate_Not> p<111> s<110> l<14:1> el<14:4>
              n<> u<110> t<N_output_gate_instance> p<111> c<105> l<14:5> el<14:11>
                n<> u<105> t<Net_lvalue> p<110> c<102> s<109> l<14:6> el<14:7>
                  n<> u<102> t<Ps_or_hierarchical_identifier> p<105> c<101> s<104> l<14:6> el<14:7>
                    n<b> u<101> t<STRING_CONST> p<102> l<14:6> el<14:7>
                  n<> u<104> t<Constant_select> p<105> c<103> l<14:7> el<14:7>
                    n<> u<103> t<Constant_bit_select> p<104> l<14:7> el<14:7>
                n<> u<109> t<Expression> p<110> c<108> l<14:9> el<14:10>
                  n<> u<108> t<Primary> p<109> c<107> l<14:9> el<14:10>
                    n<> u<107> t<Primary_literal> p<108> c<106> l<14:9> el<14:10>
                      n<a> u<106> t<STRING_CONST> p<107> l<14:9> el<14:10>
        n<> u<122> t<Non_port_module_item> p<124> c<121> s<123> l<15:1> el<15:13>
          n<> u<121> t<Module_or_generate_item> p<122> c<120> l<15:1> el<15:13>
            n<> u<120> t<Module_instantiation> p<121> c<114> l<15:1> el<15:13>
              n<middle> u<114> t<STRING_CONST> p<120> s<119> l<15:1> el<15:7>
              n<> u<119> t<Hierarchical_instance> p<120> c<116> l<15:8> el<15:12>
                n<> u<116> t<Name_of_instance> p<119> c<115> s<118> l<15:8> el<15:10>
                  n<f2> u<115> t<STRING_CONST> p<116> l<15:8> el<15:10>
                n<> u<118> t<Port_connection_list> p<119> c<117> l<15:11> el<15:11>
                  n<> u<117> t<Ordered_port_connection> p<118> l<15:11> el<15:11>
        n<> u<123> t<ENDMODULE> p<124> l<16:1> el<16:10>
    n<> u<128> t<Description> p<198> c<127> s<161> l<20:1> el<20:22>
      n<> u<127> t<Top_directives> p<128> c<126> l<20:1> el<20:22>
        n<> u<126> t<Timescale_directive> p<127> l<20:1> el<20:22>
    n<> u<161> t<Description> p<198> c<160> s<164> l<22:1> el<32:10>
      n<> u<160> t<Module_declaration> p<161> c<133> l<22:1> el<32:10>
        n<> u<133> t<Module_nonansi_header> p<160> c<129> s<158> l<22:1> el<22:20>
          n<module> u<129> t<Module_keyword> p<133> s<130> l<22:1> el<22:7>
          n<bottom3> u<130> t<STRING_CONST> p<133> s<131> l<22:8> el<22:15>
          n<> u<131> t<Package_import_declaration_list> p<133> s<132> l<22:16> el<22:16>
          n<> u<132> t<Port_list> p<133> l<22:16> el<22:18>
        n<> u<158> t<Module_item> p<160> c<157> s<159> l<24:2> el<28:7>
          n<> u<157> t<Non_port_module_item> p<158> c<156> l<24:2> el<28:7>
            n<> u<156> t<Module_or_generate_item> p<157> c<155> l<24:2> el<28:7>
              n<> u<155> t<Module_instantiation> p<156> c<134> l<24:2> el<28:7>
                n<ddr> u<134> t<STRING_CONST> p<155> s<154> l<24:2> el<24:5>
                n<> u<154> t<Hierarchical_instance> p<155> c<136> l<24:6> el<28:6>
                  n<> u<136> t<Name_of_instance> p<154> c<135> s<153> l<24:6> el<24:29>
                    n<g_datapath:0:g_io> u<135> t<STRING_CONST> p<136> l<24:6> el<24:29>
                  n<> u<153> t<Port_connection_list> p<154> c<144> l<26:7> el<27:17>
                    n<> u<144> t<Named_port_connection> p<153> c<137> s<152> l<26:7> el<26:25>
                      n<capture> u<137> t<STRING_CONST> p<144> s<142> l<26:8> el<26:15>
                      n<> u<142> t<OPEN_PARENS> p<144> s<141> l<26:16> el<26:17>
                      n<> u<141> t<Expression> p<144> c<140> s<143> l<26:17> el<26:24>
                        n<> u<140> t<Primary> p<141> c<139> l<26:17> el<26:24>
                          n<> u<139> t<Primary_literal> p<140> c<138> l<26:17> el<26:24>
                            n<capture> u<138> t<STRING_CONST> p<139> l<26:17> el<26:24>
                      n<> u<143> t<CLOSE_PARENS> p<144> l<26:24> el<26:25>
                    n<> u<152> t<Named_port_connection> p<153> c<145> l<27:7> el<27:17>
                      n<clk> u<145> t<STRING_CONST> p<152> s<150> l<27:8> el<27:11>
                      n<> u<150> t<OPEN_PARENS> p<152> s<149> l<27:12> el<27:13>
                      n<> u<149> t<Expression> p<152> c<148> s<151> l<27:13> el<27:16>
                        n<> u<148> t<Primary> p<149> c<147> l<27:13> el<27:16>
                          n<> u<147> t<Primary_literal> p<148> c<146> l<27:13> el<27:16>
                            n<clk> u<146> t<STRING_CONST> p<147> l<27:13> el<27:16>
                      n<> u<151> t<CLOSE_PARENS> p<152> l<27:16> el<27:17>
        n<> u<159> t<ENDMODULE> p<160> l<32:1> el<32:10>
    n<> u<164> t<Description> p<198> c<163> s<197> l<84:1> el<84:22>
      n<> u<163> t<Top_directives> p<164> c<162> l<84:1> el<84:22>
        n<> u<162> t<Timescale_directive> p<163> l<84:1> el<84:22>
    n<> u<197> t<Description> p<198> c<196> l<86:1> el<95:10>
      n<> u<196> t<Module_declaration> p<197> c<169> l<86:1> el<95:10>
        n<> u<169> t<Module_nonansi_header> p<196> c<165> s<194> l<86:1> el<86:20>
          n<module> u<165> t<Module_keyword> p<169> s<166> l<86:1> el<86:7>
          n<bottom4> u<166> t<STRING_CONST> p<169> s<167> l<86:8> el<86:15>
          n<> u<167> t<Package_import_declaration_list> p<169> s<168> l<86:16> el<86:16>
          n<> u<168> t<Port_list> p<169> l<86:16> el<86:18>
        n<> u<194> t<Module_item> p<196> c<193> s<195> l<87:2> el<91:7>
          n<> u<193> t<Non_port_module_item> p<194> c<192> l<87:2> el<91:7>
            n<> u<192> t<Module_or_generate_item> p<193> c<191> l<87:2> el<91:7>
              n<> u<191> t<Module_instantiation> p<192> c<170> l<87:2> el<91:7>
                n<ddr> u<170> t<STRING_CONST> p<191> s<190> l<87:2> el<87:5>
                n<> u<190> t<Hierarchical_instance> p<191> c<172> l<87:6> el<91:6>
                  n<> u<172> t<Name_of_instance> p<190> c<171> s<189> l<87:6> el<87:29>
                    n<g_datapath:0:g_io> u<171> t<STRING_CONST> p<172> l<87:6> el<87:29>
                  n<> u<189> t<Port_connection_list> p<190> c<180> l<89:7> el<90:17>
                    n<> u<180> t<Named_port_connection> p<189> c<173> s<188> l<89:7> el<89:25>
                      n<capture> u<173> t<STRING_CONST> p<180> s<178> l<89:8> el<89:15>
                      n<> u<178> t<OPEN_PARENS> p<180> s<177> l<89:16> el<89:17>
                      n<> u<177> t<Expression> p<180> c<176> s<179> l<89:17> el<89:24>
                        n<> u<176> t<Primary> p<177> c<175> l<89:17> el<89:24>
                          n<> u<175> t<Primary_literal> p<176> c<174> l<89:17> el<89:24>
                            n<capture> u<174> t<STRING_CONST> p<175> l<89:17> el<89:24>
                      n<> u<179> t<CLOSE_PARENS> p<180> l<89:24> el<89:25>
                    n<> u<188> t<Named_port_connection> p<189> c<181> l<90:7> el<90:17>
                      n<clk> u<181> t<STRING_CONST> p<188> s<186> l<90:8> el<90:11>
                      n<> u<186> t<OPEN_PARENS> p<188> s<185> l<90:12> el<90:13>
                      n<> u<185> t<Expression> p<188> c<184> s<187> l<90:13> el<90:16>
                        n<> u<184> t<Primary> p<185> c<183> l<90:13> el<90:16>
                          n<> u<183> t<Primary_literal> p<184> c<182> l<90:13> el<90:16>
                            n<clk> u<182> t<STRING_CONST> p<183> l<90:13> el<90:16>
                      n<> u<187> t<CLOSE_PARENS> p<188> l<90:16> el<90:17>
        n<> u<195> t<ENDMODULE> p<196> l<95:1> el<95:10>
AST_DEBUG_END
[INF:PA0201] Parsing source file "${SURELOG_DIR}/tests/TimeUnit/top1.v".
AST_DEBUG_BEGIN
Count: 258
LIB: work
FILE: ${SURELOG_DIR}/tests/TimeUnit/top1.v
n<> u<257> t<Top_level_rule> c<1> l<2:1> el<303:1>
  n<> u<1> t<Null_rule> p<257> s<256> l<2:1> el<2:1>
  n<> u<256> t<Source_text> p<257> c<59> l<2:1> el<301:10>
    n<> u<59> t<Description> p<256> c<58> s<67> l<2:1> el<10:13>
      n<> u<58> t<Interface_declaration> p<59> c<35> l<2:1> el<10:13>
        n<> u<35> t<Interface_ansi_header> p<58> c<2> s<56> l<2:1> el<5:21>
          n<> u<2> t<INTERFACE> p<35> s<4> l<2:1> el<2:10>
          n<my_interface> u<4> t<Interface_identifier> p<35> c<3> s<5> l<2:11> el<2:23>
            n<my_interface> u<3> t<STRING_CONST> p<4> l<2:11> el<2:23>
          n<> u<5> t<Package_import_declaration_list> p<35> s<34> l<2:23> el<2:23>
          n<> u<34> t<Port_declaration_list> p<35> c<11> l<2:23> el<5:20>
            n<> u<11> t<Ansi_port_declaration> p<34> c<9> s<17> l<3:3> el<3:14>
              n<> u<9> t<Net_port_header> p<11> c<6> s<10> l<3:3> el<3:8>
                n<> u<6> t<PortDir_Inp> p<9> s<8> l<3:3> el<3:8>
                n<> u<8> t<Net_port_type> p<9> c<7> l<3:9> el<3:9>
                  n<> u<7> t<Data_type_or_implicit> p<8> l<3:9> el<3:9>
              n<clock> u<10> t<STRING_CONST> p<11> l<3:9> el<3:14>
            n<> u<17> t<Ansi_port_declaration> p<34> c<15> s<33> l<4:3> el<4:15>
              n<> u<15> t<Net_port_header> p<17> c<12> s<16> l<4:3> el<4:8>
                n<> u<12> t<PortDir_Inp> p<15> s<14> l<4:3> el<4:8>
                n<> u<14> t<Net_port_type> p<15> c<13> l<4:9> el<4:9>
                  n<> u<13> t<Data_type_or_implicit> p<14> l<4:9> el<4:9>
              n<select> u<16> t<STRING_CONST> p<17> l<4:9> el<4:15>
            n<> u<33> t<Ansi_port_declaration> p<34> c<31> l<5:3> el<5:19>
              n<> u<31> t<Net_port_header> p<33> c<18> s<32> l<5:3> el<5:14>
                n<> u<18> t<PortDir_Inp> p<31> s<30> l<5:3> el<5:8>
                n<> u<30> t<Net_port_type> p<31> c<29> l<5:9> el<5:14>
                  n<> u<29> t<Data_type_or_implicit> p<30> c<28> l<5:9> el<5:14>
                    n<> u<28> t<Packed_dimension> p<29> c<27> l<5:9> el<5:14>
                      n<> u<27> t<Constant_range> p<28> c<22> l<5:10> el<5:13>
                        n<> u<22> t<Constant_expression> p<27> c<21> s<26> l<5:10> el<5:11>
                          n<> u<21> t<Constant_primary> p<22> c<20> l<5:10> el<5:11>
                            n<> u<20> t<Primary_literal> p<21> c<19> l<5:10> el<5:11>
                              n<3> u<19> t<INT_CONST> p<20> l<5:10> el<5:11>
                        n<> u<26> t<Constant_expression> p<27> c<25> l<5:12> el<5:13>
                          n<> u<25> t<Constant_primary> p<26> c<24> l<5:12> el<5:13>
                            n<> u<24> t<Primary_literal> p<25> c<23> l<5:12> el<5:13>
                              n<0> u<23> t<INT_CONST> p<24> l<5:12> el<5:13>
              n<data> u<32> t<STRING_CONST> p<33> l<5:15> el<5:19>
        n<> u<56> t<Non_port_interface_item> p<58> c<55> s<57> l<7:3> el<9:14>
          n<> u<55> t<Interface_or_generate_item> p<56> c<54> l<7:3> el<9:14>
            n<> u<54> t<Module_common_item> p<55> c<53> l<7:3> el<9:14>
              n<> u<53> t<Module_or_generate_item_declaration> p<54> c<52> l<7:3> el<9:14>
                n<> u<52> t<Clocking_declaration> p<53> c<36> l<7:3> el<9:14>
                  n<cb> u<36> t<STRING_CONST> p<52> s<43> l<7:12> el<7:14>
                  n<> u<43> t<Clocking_event> p<52> c<42> s<50> l<7:15> el<7:31>
                    n<> u<42> t<Event_expression> p<43> c<37> l<7:17> el<7:30>
                      n<> u<37> t<Edge_Posedge> p<42> s<41> l<7:17> el<7:24>
                      n<> u<41> t<Expression> p<42> c<40> l<7:25> el<7:30>
                        n<> u<40> t<Primary> p<41> c<39> l<7:25> el<7:30>
                          n<> u<39> t<Primary_literal> p<40> c<38> l<7:25> el<7:30>
                            n<clock> u<38> t<STRING_CONST> p<39> l<7:25> el<7:30>
                  n<> u<50> t<Clocking_item> p<52> c<44> s<51> l<8:5> el<8:24>
                    n<> u<44> t<ClockingDir_Input> p<50> s<49> l<8:5> el<8:10>
                    n<> u<49> t<Clocking_decl_assign_list> p<50> c<46> l<8:11> el<8:23>
                      n<> u<46> t<Clocking_decl_assign> p<49> c<45> s<48> l<8:11> el<8:17>
                        n<select> u<45> t<STRING_CONST> p<46> l<8:11> el<8:17>
                      n<> u<48> t<Clocking_decl_assign> p<49> c<47> l<8:19> el<8:23>
                        n<data> u<47> t<STRING_CONST> p<48> l<8:19> el<8:23>
                  n<> u<51> t<ENDCLOCKING> p<52> l<9:3> el<9:14>
        n<> u<57> t<ENDINTERFACE> p<58> l<10:1> el<10:13>
    n<> u<67> t<Description> p<256> c<66> s<75> l<32:1> el<33:10>
      n<> u<66> t<Module_declaration> p<67> c<64> l<32:1> el<33:10>
        n<> u<64> t<Module_nonansi_header> p<66> c<60> s<65> l<32:1> el<32:18>
          n<module> u<60> t<Module_keyword> p<64> s<61> l<32:1> el<32:7>
          n<splice1> u<61> t<STRING_CONST> p<64> s<62> l<32:8> el<32:15>
          n<> u<62> t<Package_import_declaration_list> p<64> s<63> l<32:15> el<32:15>
          n<> u<63> t<Port_list> p<64> l<32:15> el<32:17>
        n<> u<65> t<ENDMODULE> p<66> l<33:1> el<33:10>
    n<> u<75> t<Description> p<256> c<74> s<83> l<122:1> el<123:10>
      n<> u<74> t<Module_declaration> p<75> c<72> l<122:1> el<123:10>
        n<> u<72> t<Module_nonansi_header> p<74> c<68> s<73> l<122:1> el<122:18>
          n<module> u<68> t<Module_keyword> p<72> s<69> l<122:1> el<122:7>
          n<splice1> u<69> t<STRING_CONST> p<72> s<70> l<122:8> el<122:15>
          n<> u<70> t<Package_import_declaration_list> p<72> s<71> l<122:15> el<122:15>
          n<> u<71> t<Port_list> p<72> l<122:15> el<122:17>
        n<> u<73> t<ENDMODULE> p<74> l<123:1> el<123:10>
    n<> u<83> t<Description> p<256> c<82> s<91> l<194:1> el<195:10>
      n<> u<82> t<Module_declaration> p<83> c<80> l<194:1> el<195:10>
        n<> u<80> t<Module_nonansi_header> p<82> c<76> s<81> l<194:1> el<194:18>
          n<module> u<76> t<Module_keyword> p<80> s<77> l<194:1> el<194:7>
          n<splice1> u<77> t<STRING_CONST> p<80> s<78> l<194:8> el<194:15>
          n<> u<78> t<Package_import_declaration_list> p<80> s<79> l<194:15> el<194:15>
          n<> u<79> t<Port_list> p<80> l<194:15> el<194:17>
        n<> u<81> t<ENDMODULE> p<82> l<195:1> el<195:10>
    n<> u<91> t<Description> p<256> c<90> s<121> l<253:1> el<254:10>
      n<> u<90> t<Module_declaration> p<91> c<88> l<253:1> el<254:10>
        n<> u<88> t<Module_nonansi_header> p<90> c<84> s<89> l<253:1> el<253:18>
          n<module> u<84> t<Module_keyword> p<88> s<85> l<253:1> el<253:7>
          n<splice1> u<85> t<STRING_CONST> p<88> s<86> l<253:8> el<253:15>
          n<> u<86> t<Package_import_declaration_list> p<88> s<87> l<253:15> el<253:15>
          n<> u<87> t<Port_list> p<88> l<253:15> el<253:17>
        n<> u<89> t<ENDMODULE> p<90> l<254:1> el<254:10>
    n<> u<121> t<Description> p<256> c<120> s<141> l<265:1> el<269:10>
      n<> u<120> t<Module_declaration> p<121> c<96> l<265:1> el<269:10>
        n<> u<96> t<Module_nonansi_header> p<120> c<92> s<101> l<265:1> el<265:16>
          n<module> u<92> t<Module_keyword> p<96> s<93> l<265:1> el<265:7>
          n<top> u<93> t<STRING_CONST> p<96> s<94> l<265:8> el<265:11>
          n<> u<94> t<Package_import_declaration_list> p<96> s<95> l<265:12> el<265:12>
          n<> u<95> t<Port_list> p<96> l<265:12> el<265:14>
        n<> u<101> t<TimeUnitsDecl_TimeUnit> p<120> c<100> s<108> l<266:1> el<266:16>
          n<> u<100> t<Time_literal> p<101> c<98> l<266:10> el<266:15>
            n<100> u<98> t<INT_CONST> p<100> s<97> l<266:10> el<266:13>
            n<ps> u<97> t<Time_unit> p<100> s<99> l<266:13> el<266:15>
            n<ps> u<99> t<Time_unit> p<100> l<266:13> el<266:15>
        n<> u<108> t<Module_item> p<120> c<107> s<118> l<267:1> el<267:19>
          n<> u<107> t<Non_port_module_item> p<108> c<106> l<267:1> el<267:19>
            n<> u<106> t<TimeUnitsDecl_TimePrecision> p<107> c<105> l<267:1> el<267:19>
              n<> u<105> t<Time_literal> p<106> c<103> l<267:15> el<267:18>
                n<1> u<103> t<INT_CONST> p<105> s<102> l<267:15> el<267:16>
                n<ps> u<102> t<Time_unit> p<105> s<104> l<267:16> el<267:18>
                n<ps> u<104> t<Time_unit> p<105> l<267:16> el<267:18>
        n<> u<118> t<Module_item> p<120> c<117> s<119> l<268:1> el<268:15>
          n<> u<117> t<Non_port_module_item> p<118> c<116> l<268:1> el<268:15>
            n<> u<116> t<Module_or_generate_item> p<117> c<115> l<268:1> el<268:15>
              n<> u<115> t<Module_instantiation> p<116> c<109> l<268:1> el<268:15>
                n<bottom1> u<109> t<STRING_CONST> p<115> s<114> l<268:1> el<268:8>
                n<> u<114> t<Hierarchical_instance> p<115> c<111> l<268:9> el<268:14>
                  n<> u<111> t<Name_of_instance> p<114> c<110> s<113> l<268:9> el<268:11>
                    n<u1> u<110> t<STRING_CONST> p<111> l<268:9> el<268:11>
                  n<> u<113> t<Port_connection_list> p<114> c<112> l<268:13> el<268:13>
                    n<> u<112> t<Ordered_port_connection> p<113> l<268:13> el<268:13>
        n<> u<119> t<ENDMODULE> p<120> l<269:1> el<269:10>
    n<> u<141> t<Description> p<256> c<140> s<149> l<272:1> el<275:10>
      n<> u<140> t<Module_declaration> p<141> c<126> l<272:1> el<275:10>
        n<> u<126> t<Module_nonansi_header> p<140> c<122> s<131> l<272:1> el<272:20>
          n<module> u<122> t<Module_keyword> p<126> s<123> l<272:1> el<272:7>
          n<bottom1> u<123> t<STRING_CONST> p<126> s<124> l<272:8> el<272:15>
          n<> u<124> t<Package_import_declaration_list> p<126> s<125> l<272:16> el<272:16>
          n<> u<125> t<Port_list> p<126> l<272:16> el<272:18>
        n<> u<131> t<TimeUnitsDecl_TimeUnit> p<140> c<130> s<138> l<273:1> el<273:15>
          n<> u<130> t<Time_literal> p<131> c<128> l<273:10> el<273:14>
            n<10> u<128> t<INT_CONST> p<130> s<127> l<273:10> el<273:12>
            n<ps> u<127> t<Time_unit> p<130> s<129> l<273:12> el<273:14>
            n<ps> u<129> t<Time_unit> p<130> l<273:12> el<273:14>
        n<> u<138> t<Module_item> p<140> c<137> s<139> l<274:1> el<274:19>
          n<> u<137> t<Non_port_module_item> p<138> c<136> l<274:1> el<274:19>
            n<> u<136> t<TimeUnitsDecl_TimePrecision> p<137> c<135> l<274:1> el<274:19>
              n<> u<135> t<Time_literal> p<136> c<133> l<274:15> el<274:18>
                n<1> u<133> t<INT_CONST> p<135> s<132> l<274:15> el<274:16>
                n<ps> u<132> t<Time_unit> p<135> s<134> l<274:16> el<274:18>
                n<ps> u<134> t<Time_unit> p<135> l<274:16> el<274:18>
        n<> u<139> t<ENDMODULE> p<140> l<275:1> el<275:10>
    n<> u<149> t<Description> p<256> c<148> s<214> l<277:1> el<280:10>
      n<> u<148> t<Module_declaration> p<149> c<146> l<277:1> el<280:10>
        n<> u<146> t<Module_nonansi_header> p<148> c<142> s<147> l<277:1> el<277:20>
          n<module> u<142> t<Module_keyword> p<146> s<143> l<277:1> el<277:7>
          n<bottom2> u<143> t<STRING_CONST> p<146> s<144> l<277:8> el<277:15>
          n<> u<144> t<Package_import_declaration_list> p<146> s<145> l<277:16> el<277:16>
          n<> u<145> t<Port_list> p<146> l<277:16> el<277:18>
        n<> u<147> t<ENDMODULE> p<148> l<280:1> el<280:10>
    n<> u<214> t<Description> p<256> c<213> s<217> l<283:1> el<290:10>
      n<> u<213> t<Module_declaration> p<214> c<154> l<283:1> el<290:10>
        n<> u<154> t<Module_nonansi_header> p<213> c<150> s<159> l<283:1> el<283:18>
          n<module> u<150> t<Module_keyword> p<154> s<151> l<283:1> el<283:7>
          n<middle> u<151> t<STRING_CONST> p<154> s<152> l<283:8> el<283:14>
          n<> u<152> t<Package_import_declaration_list> p<154> s<153> l<283:15> el<283:15>
          n<> u<153> t<Port_list> p<154> l<283:15> el<283:17>
        n<> u<159> t<TimeUnitsDecl_TimeUnit> p<213> c<158> s<166> l<284:3> el<284:17>
          n<> u<158> t<Time_literal> p<159> c<156> l<284:12> el<284:16>
            n<10> u<156> t<INT_CONST> p<158> s<155> l<284:12> el<284:14>
            n<ps> u<155> t<Time_unit> p<158> s<157> l<284:14> el<284:16>
            n<ps> u<157> t<Time_unit> p<158> l<284:14> el<284:16>
        n<> u<166> t<Module_item> p<213> c<165> s<182> l<285:3> el<285:21>
          n<> u<165> t<Non_port_module_item> p<166> c<164> l<285:3> el<285:21>
            n<> u<164> t<TimeUnitsDecl_TimePrecision> p<165> c<163> l<285:3> el<285:21>
              n<> u<163> t<Time_literal> p<164> c<161> l<285:17> el<285:20>
                n<1> u<161> t<INT_CONST> p<163> s<160> l<285:17> el<285:18>
                n<ps> u<160> t<Time_unit> p<163> s<162> l<285:18> el<285:20>
                n<ps> u<162> t<Time_unit> p<163> l<285:18> el<285:20>
        n<> u<182> t<Module_item> p<213> c<181> s<211> l<286:3> el<286:16>
          n<> u<181> t<Non_port_module_item> p<182> c<180> l<286:3> el<286:16>
            n<> u<180> t<Module_or_generate_item> p<181> c<179> l<286:3> el<286:16>
              n<> u<179> t<Module_common_item> p<180> c<178> l<286:3> el<286:16>
                n<> u<178> t<Module_or_generate_item_declaration> p<179> c<177> l<286:3> el<286:16>
                  n<> u<177> t<Package_or_generate_item_declaration> p<178> c<176> l<286:3> el<286:16>
                    n<> u<176> t<Net_declaration> p<177> c<167> l<286:3> el<286:16>
                      n<> u<167> t<NetType_Wire> p<176> s<168> l<286:3> el<286:7>
                      n<> u<168> t<Data_type_or_implicit> p<176> s<175> l<286:8> el<286:8>
                      n<> u<175> t<Net_decl_assignment_list> p<176> c<170> l<286:8> el<286:15>
                        n<> u<170> t<Net_decl_assignment> p<175> c<169> s<172> l<286:8> el<286:9>
                          n<a> u<169> t<STRING_CONST> p<170> l<286:8> el<286:9>
                        n<> u<172> t<Net_decl_assignment> p<175> c<171> s<174> l<286:11> el<286:12>
                          n<b> u<171> t<STRING_CONST> p<172> l<286:11> el<286:12>
                        n<> u<174> t<Net_decl_assignment> p<175> c<173> l<286:14> el<286:15>
                          n<c> u<173> t<STRING_CONST> p<174> l<286:14> el<286:15>
        n<> u<211> t<Module_item> p<213> c<210> s<212> l<287:3> el<289:12>
          n<> u<210> t<Non_port_module_item> p<211> c<209> l<287:3> el<289:12>
            n<> u<209> t<Module_declaration> p<210> c<186> l<287:3> el<289:12>
              n<> u<186> t<Module_ansi_header> p<209> c<183> s<207> l<287:3> el<287:17>
                n<module> u<183> t<Module_keyword> p<186> s<184> l<287:3> el<287:9>
                n<nested> u<184> t<STRING_CONST> p<186> s<185> l<287:10> el<287:16>
                n<> u<185> t<Package_import_declaration_list> p<186> l<287:16> el<287:16>
              n<> u<207> t<Non_port_module_item> p<209> c<206> s<208> l<288:5> el<288:22>
                n<> u<206> t<Module_or_generate_item> p<207> c<205> l<288:5> el<288:22>
                  n<> u<205> t<Module_common_item> p<206> c<204> l<288:5> el<288:22>
                    n<> u<204> t<Continuous_assign> p<205> c<203> l<288:5> el<288:22>
                      n<> u<203> t<Net_assignment_list> p<204> c<202> l<288:12> el<288:21>
                        n<> u<202> t<Net_assignment> p<203> c<191> l<288:12> el<288:21>
                          n<> u<191> t<Net_lvalue> p<202> c<188> s<201> l<288:12> el<288:13>
                            n<> u<188> t<Ps_or_hierarchical_identifier> p<191> c<187> s<190> l<288:12> el<288:13>
                              n<c> u<187> t<STRING_CONST> p<188> l<288:12> el<288:13>
                            n<> u<190> t<Constant_select> p<191> c<189> l<288:14> el<288:14>
                              n<> u<189> t<Constant_bit_select> p<190> l<288:14> el<288:14>
                          n<> u<201> t<Expression> p<202> c<195> l<288:16> el<288:21>
                            n<> u<195> t<Expression> p<201> c<194> s<200> l<288:16> el<288:17>
                              n<> u<194> t<Primary> p<195> c<193> l<288:16> el<288:17>
                                n<> u<193> t<Primary_literal> p<194> c<192> l<288:16> el<288:17>
                                  n<a> u<192> t<STRING_CONST> p<193> l<288:16> el<288:17>
                            n<> u<200> t<BinOp_BitwAnd> p<201> s<199> l<288:18> el<288:19>
                            n<> u<199> t<Expression> p<201> c<198> l<288:20> el<288:21>
                              n<> u<198> t<Primary> p<199> c<197> l<288:20> el<288:21>
                                n<> u<197> t<Primary_literal> p<198> c<196> l<288:20> el<288:21>
                                  n<b> u<196> t<STRING_CONST> p<197> l<288:20> el<288:21>
              n<> u<208> t<ENDMODULE> p<209> l<289:3> el<289:12>
        n<> u<212> t<ENDMODULE> p<213> l<290:1> el<290:10>
    n<> u<217> t<Description> p<256> c<216> s<255> l<294:1> el<294:22>
      n<> u<216> t<Top_directives> p<217> c<215> l<294:1> el<294:22>
        n<> u<215> t<Timescale_directive> p<216> l<294:1> el<294:22>
    n<> u<255> t<Description> p<256> c<254> l<297:1> el<301:10>
      n<> u<254> t<Module_declaration> p<255> c<222> l<297:1> el<301:10>
        n<> u<222> t<Module_nonansi_header> p<254> c<218> s<232> l<297:1> el<297:20>
          n<module> u<218> t<Module_keyword> p<222> s<219> l<297:1> el<297:7>
          n<bottom3> u<219> t<STRING_CONST> p<222> s<220> l<297:8> el<297:15>
          n<> u<220> t<Package_import_declaration_list> p<222> s<221> l<297:16> el<297:16>
          n<> u<221> t<Port_list> p<222> l<297:16> el<297:18>
        n<> u<232> t<Module_item> p<254> c<231> s<242> l<298:1> el<298:14>
          n<> u<231> t<Non_port_module_item> p<232> c<230> l<298:1> el<298:14>
            n<> u<230> t<Module_or_generate_item> p<231> c<229> l<298:1> el<298:14>
              n<> u<229> t<Module_instantiation> p<230> c<223> l<298:1> el<298:14>
                n<bottom4> u<223> t<STRING_CONST> p<229> s<228> l<298:1> el<298:8>
                n<> u<228> t<Hierarchical_instance> p<229> c<225> l<298:9> el<298:13>
                  n<> u<225> t<Name_of_instance> p<228> c<224> s<227> l<298:9> el<298:11>
                    n<u3> u<224> t<STRING_CONST> p<225> l<298:9> el<298:11>
                  n<> u<227> t<Port_connection_list> p<228> c<226> l<298:12> el<298:12>
                    n<> u<226> t<Ordered_port_connection> p<227> l<298:12> el<298:12>
        n<> u<242> t<Module_item> p<254> c<241> s<252> l<299:1> el<299:14>
          n<> u<241> t<Non_port_module_item> p<242> c<240> l<299:1> el<299:14>
            n<> u<240> t<Module_or_generate_item> p<241> c<239> l<299:1> el<299:14>
              n<> u<239> t<Module_instantiation> p<240> c<233> l<299:1> el<299:14>
                n<bottom4> u<233> t<STRING_CONST> p<239> s<238> l<299:1> el<299:8>
                n<> u<238> t<Hierarchical_instance> p<239> c<235> l<299:9> el<299:13>
                  n<> u<235> t<Name_of_instance> p<238> c<234> s<237> l<299:9> el<299:11>
                    n<u4> u<234> t<STRING_CONST> p<235> l<299:9> el<299:11>
                  n<> u<237> t<Port_connection_list> p<238> c<236> l<299:12> el<299:12>
                    n<> u<236> t<Ordered_port_connection> p<237> l<299:12> el<299:12>
        n<> u<252> t<Module_item> p<254> c<251> s<253> l<300:1> el<300:14>
          n<> u<251> t<Non_port_module_item> p<252> c<250> l<300:1> el<300:14>
            n<> u<250> t<Module_or_generate_item> p<251> c<249> l<300:1> el<300:14>
              n<> u<249> t<Module_instantiation> p<250> c<243> l<300:1> el<300:14>
                n<bottom4> u<243> t<STRING_CONST> p<249> s<248> l<300:1> el<300:8>
                n<> u<248> t<Hierarchical_instance> p<249> c<245> l<300:9> el<300:13>
                  n<> u<245> t<Name_of_instance> p<248> c<244> s<247> l<300:9> el<300:11>
                    n<u5> u<244> t<STRING_CONST> p<245> l<300:9> el<300:11>
                  n<> u<247> t<Port_connection_list> p<248> c<246> l<300:12> el<300:12>
                    n<> u<246> t<Ordered_port_connection> p<247> l<300:12> el<300:12>
        n<> u<253> t<ENDMODULE> p<254> l<301:1> el<301:10>
AST_DEBUG_END
[WRN:PA0205] ${SURELOG_DIR}/tests/TimeUnit/top.v:13:1: No timescale set for "bottom2".
[WRN:PA0205] ${SURELOG_DIR}/tests/TimeUnit/top1.v:2:1: No timescale set for "my_interface".
[WRN:PA0205] ${SURELOG_DIR}/tests/TimeUnit/top1.v:32:1: No timescale set for "splice1".
[WRN:PA0206] ${SURELOG_DIR}/tests/TimeUnit/top.v:13:1: Missing timeunit/timeprecision for "bottom2".
[WRN:PA0206] ${SURELOG_DIR}/tests/TimeUnit/top.v:22:1: Missing timeunit/timeprecision for "bottom3".
[WRN:PA0206] ${SURELOG_DIR}/tests/TimeUnit/top.v:86:1: Missing timeunit/timeprecision for "bottom4".
[WRN:PA0206] ${SURELOG_DIR}/tests/TimeUnit/top1.v:2:1: Missing timeunit/timeprecision for "my_interface".
[WRN:PA0206] ${SURELOG_DIR}/tests/TimeUnit/top1.v:32:1: Missing timeunit/timeprecision for "splice1".
[INF:CP0300] Compilation...
[INF:CP0303] ${SURELOG_DIR}/tests/TimeUnit/top.v:3:1: Compile module "work@bottom1".
[INF:CP0303] ${SURELOG_DIR}/tests/TimeUnit/top.v:13:1: Compile module "work@bottom2".
[INF:CP0303] ${SURELOG_DIR}/tests/TimeUnit/top.v:22:1: Compile module "work@bottom3".
[INF:CP0303] ${SURELOG_DIR}/tests/TimeUnit/top.v:86:1: Compile module "work@bottom4".
[INF:CP0303] ${SURELOG_DIR}/tests/TimeUnit/top1.v:283:1: Compile module "work@middle".
[INF:CP0303] ${SURELOG_DIR}/tests/TimeUnit/top1.v:287:3: Compile module "work@middle::nested".
[INF:CP0304] ${SURELOG_DIR}/tests/TimeUnit/top1.v:2:1: Compile interface "work@my_interface".
[INF:CP0303] ${SURELOG_DIR}/tests/TimeUnit/top1.v:32:1: Compile module "work@splice1".
[INF:CP0303] ${SURELOG_DIR}/tests/TimeUnit/top1.v:265:1: Compile module "work@top".
[INF:CP0302] Compile class "builtin::mailbox".
[INF:CP0302] Compile class "builtin::process".
[INF:CP0302] Compile class "builtin::semaphore".
[WRN:CP0334] ${SURELOG_DIR}/tests/TimeUnit/top1.v:122:1: Colliding compilation unit name: "splice1",
             ${SURELOG_DIR}/tests/TimeUnit/top1.v:32:1: previous usage.
[WRN:CP0334] ${SURELOG_DIR}/tests/TimeUnit/top1.v:194:1: Colliding compilation unit name: "splice1",
             ${SURELOG_DIR}/tests/TimeUnit/top1.v:32:1: previous usage.
[WRN:CP0334] ${SURELOG_DIR}/tests/TimeUnit/top1.v:253:1: Colliding compilation unit name: "splice1",
             ${SURELOG_DIR}/tests/TimeUnit/top1.v:32:1: previous usage.
[INF:UH0706] Creating UHDM Model...
=== UHDM Object Stats Begin (Non-Elaborated Model) ===
BitSelect                                              2
ClassDefn                                              8
ClassTypespec                                          1
ClockingBlock                                          1
ClockingIODecl                                         2
Constant                                              11
ContAssign                                             1
Design                                                 1
EnumConst                                              5
EnumTypespec                                           1
EventControl                                           1
Function                                               9
Gate                                                   1
IODecl                                                11
IntTypespec                                            9
Interface                                              1
LogicNet                                              10
LogicTypespec                                          6
LogicVar                                               3
Module                                                14
ModuleTypespec                                         7
Operation                                              2
Package                                                1
Port                                                  15
PrimTerm                                               1
Range                                                  2
RefModule                                              7
RefObj                                                14
RefTypespec                                           18
Task                                                   9
TypedefTypespec                                        1
=== UHDM Object Stats End ===
[INF:UH0708] Writing UHDM DB: ${SURELOG_DIR}/build/regression/TimeUnit/slpp_unit/surelog.uhdm ...
[  FATAL] : 0
[ SYNTAX] : 0
[  ERROR] : 0
[WARNING] : 11
[   NOTE] : 0
