module BancoRegistradores (end_escrita, end_leitura1, end_leitura2, clock, escreveReg, dados_escrita, leRD, leRS, leRT);
	input [4:0] end_escrita;
	input [4:0] end_leitura1;
	input [4:0] end_leitura2;
	input clock, escreveReg;
	input [31:0] dados_escrita;
	output [31:0] leRS;
	output [31:0] leRT;
	output [31:0] leRD;
	
	reg[31:0] regs [31:0];
	
	always @ (posedge clock) begin
		if(escreveReg) begin
			regs[end_escrita] = dados_escrita;
		end
	
	assign leRS = regs[end_leitura1];
	assign leRT = regs[end_leitura2];
	assign leRD = regs[end_escrita];
endmodule