module m8to1(I,S,Y);
input [7:0]I;
input [3:0]S;
output Y;
wire [5:0]f;
mux2to1 f1(I[1:0],S[0],f[0]);
mux2to1 f2(I[3:2],S[0],f[1]);
mux2to1 f3(I[5:4],S[0],f[2]);
mux2to1 f4(I[7:6],S[0],f[3]);
mux2to1 f5(f[1:0],S[1],f[4]);
mux2to1 f6(f[3:2],S[1],f[5]);
mux2to1 f7(f[5:4],S[2],Y);
endmodule

module mux2to1(i,s,f);
input [1:0]i;
input s;
output reg f;
always@(s)
begin
if(s==0)
f=i[0];
else
f=i[1];
end
endmodule
