TimeQuest Timing Analyzer report for bus_ia
Tue Nov 13 11:51:41 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; bus_ia                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 167.03 MHz ; 167.03 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.987 ; -395.871      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -356.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                     ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.987 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 6.023      ;
; -4.950 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.986      ;
; -4.679 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.715      ;
; -4.631 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.667      ;
; -4.630 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.666      ;
; -4.594 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.630      ;
; -4.593 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.629      ;
; -4.537 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.573      ;
; -4.439 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.474      ;
; -4.402 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.437      ;
; -4.340 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.376      ;
; -4.323 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.359      ;
; -4.322 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.358      ;
; -4.211 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.247      ;
; -4.181 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.217      ;
; -4.180 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.216      ;
; -4.174 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.210      ;
; -4.131 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.166      ;
; -3.989 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.024      ;
; -3.984 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.020      ;
; -3.983 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.019      ;
; -3.906 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.942      ;
; -3.903 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.939      ;
; -3.792 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.827      ;
; -3.761 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.797      ;
; -3.672 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.708      ;
; -3.564 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.600      ;
; -3.550 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.586      ;
; -3.549 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.585      ;
; -3.496 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.531      ;
; -3.459 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.494      ;
; -3.433 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.469      ;
; -3.402 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.438      ;
; -3.365 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.401      ;
; -3.358 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.393      ;
; -3.316 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.352      ;
; -3.315 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.351      ;
; -3.264 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.300      ;
; -3.252 ; plus12:inst2|R_tft[32]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.004     ; 4.284      ;
; -3.250 ; plus12:inst2|R_tft[32]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.004     ; 4.282      ;
; -3.188 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.223      ;
; -3.181 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.217      ;
; -3.130 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.166      ;
; -3.127 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.163      ;
; -3.125 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.000      ; 4.161      ;
; -3.124 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.159      ;
; -3.102 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.137      ;
; -3.094 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.130      ;
; -3.077 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.113      ;
; -3.076 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.112      ;
; -3.065 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.100      ;
; -3.046 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.081      ;
; -2.952 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.988      ;
; -2.911 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.947      ;
; -2.908 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.944      ;
; -2.907 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.943      ;
; -2.896 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.932      ;
; -2.885 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.920      ;
; -2.849 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.884      ;
; -2.834 ; plus12:inst2|R_tft[27]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.004     ; 3.866      ;
; -2.832 ; plus12:inst2|R_tft[27]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.004     ; 3.864      ;
; -2.825 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.861      ;
; -2.824 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.860      ;
; -2.803 ; initiateur:inst|state.ST_NDATA_WRITE ; gentick:inst8|state.ST_WRITE_OUT      ; clk          ; clk         ; 1.000        ; -0.001     ; 3.838      ;
; -2.802 ; plus12:inst2|R_tft[29]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.004     ; 3.834      ;
; -2.801 ; plus12:inst2|R_tft[5]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.837      ;
; -2.800 ; plus12:inst2|R_tft[29]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.004     ; 3.832      ;
; -2.794 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.829      ;
; -2.755 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.791      ;
; -2.716 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.751      ;
; -2.710 ; plus12:inst2|R_tft[25]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.004     ; 3.742      ;
; -2.708 ; plus12:inst2|R_tft[25]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.004     ; 3.740      ;
; -2.671 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.707      ;
; -2.670 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.706      ;
; -2.657 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.693      ;
; -2.652 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.687      ;
; -2.633 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.668      ;
; -2.593 ; plus12:inst2|R_tft[28]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.004     ; 3.625      ;
; -2.591 ; plus12:inst2|R_tft[28]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.004     ; 3.623      ;
; -2.524 ; rs232out:inst6|R_baud[7]             ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; 0.001      ; 3.561      ;
; -2.501 ; plus12:inst2|R_tft[26]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.004     ; 3.533      ;
; -2.500 ; rs232out:inst6|R_baud[7]             ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; 0.001      ; 3.537      ;
; -2.499 ; plus12:inst2|R_tft[26]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.004     ; 3.531      ;
; -2.488 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.524      ;
; -2.468 ; plus12:inst2|R_tft[5]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.504      ;
; -2.467 ; plus12:inst2|R_tft[5]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.503      ;
; -2.455 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.490      ;
; -2.415 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.450      ;
; -2.405 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.441      ;
; -2.364 ; plus12:inst2|R_tft[24]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.004     ; 3.396      ;
; -2.363 ; plus12:inst2|R_tft[6]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.399      ;
; -2.362 ; plus12:inst2|R_tft[24]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.004     ; 3.394      ;
; -2.344 ; rs232out:inst6|R_baud[12]            ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; 0.001      ; 3.381      ;
; -2.321 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.357      ;
; -2.320 ; plus12:inst2|R_tft[38]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.004     ; 3.352      ;
; -2.320 ; rs232out:inst6|R_baud[12]            ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; 0.001      ; 3.357      ;
; -2.318 ; plus12:inst2|R_tft[38]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.004     ; 3.350      ;
; -2.318 ; initiateur:inst|R_32[30]             ; gentick:inst8|state.ST_WRITE_OUT      ; clk          ; clk         ; 1.000        ; 0.005      ; 3.359      ;
; -2.308 ; gentick:inst8|R_tft[24]              ; plus12:inst2|state.ST_WRITE_TFT       ; clk          ; clk         ; 1.000        ; -0.004     ; 3.340      ;
; -2.280 ; rs232in:inst4|R_baud[0]              ; rs232in:inst4|R_baud[13]              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.316      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|R_i[3]                           ; rs232out:inst6|R_i[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; initiateur:inst|state.ST_NDATA_WRITE            ; initiateur:inst|state.ST_NDATA_WRITE            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; initiateur:inst|R_i[1]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|rx_R                              ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|R_i[1]                            ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|R_i[2]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|R_i[3]                            ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|state.WAIT_1B                     ; rs232in:inst4|state.WAIT_1B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; initiateur:inst|R_pulse                         ; initiateur:inst|R_pulse                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; plus12:inst2|state.ST_COMPUTE                   ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; plus12:inst2|state.ST_READ                      ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; initiateur:inst|state.ST_BUSIN_LOADED           ; initiateur:inst|state.ST_BUSIN_LOADED           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; gentick:inst8|state.ST_READ_BUSIN               ; gentick:inst8|state.ST_READ_BUSIN               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; terminateur:inst3|state.ST_READ_BUSIN           ; terminateur:inst3|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; plus12:inst2|state.ST_WRITE_SUM                 ; plus12:inst2|state.ST_WRITE_SUM                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; terminateurSplit:inst5|R_i[2]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|state.ST_ATT                     ; rs232out:inst6|state.ST_ATT                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|state.ST_BEGIN                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|R_i[2]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; h100:inst7|state.ST_DECR                        ; h100:inst7|state.ST_DECR                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; h10:inst10|C[0]                                 ; h10:inst10|C[0]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; h10:inst10|C[1]                                 ; h10:inst10|C[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; h10:inst10|C[2]                                 ; h10:inst10|C[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; h10:inst10|C[3]                                 ; h10:inst10|C[3]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; h10:inst10|state                                ; h10:inst10|state                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; h10:inst10|R                                    ; h10:inst10|R                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.517 ; initiateur:inst|R_32[5]                         ; gentick:inst8|R_tft[5]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; terminateurSplit:inst5|R[17]                    ; terminateurSplit:inst5|R[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; terminateurSplit:inst5|R[9]                     ; terminateurSplit:inst5|R[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; initiateur:inst|R_tft[2]                        ; gentick:inst8|R_tft[2]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; terminateurSplit:inst5|R[15]                    ; terminateurSplit:inst5|R[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; initiateur:inst|R_tft[32]                       ; gentick:inst8|R_tft[32]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; initiateur:inst|R_tft[38]                       ; gentick:inst8|R_tft[38]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; terminateur:inst3|R_tft[19]                     ; initiateur:inst|R_tft[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; terminateurSplit:inst5|R[10]                    ; terminateurSplit:inst5|R[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; h10:inst10|C[3]                                 ; h10:inst10|state                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; initiateur:inst|R_32[20]                        ; initiateur:inst|R_32[12]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; terminateurSplit:inst5|R[31]                    ; terminateurSplit:inst5|R[23]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; initiateur:inst|R_32[16]                        ; initiateur:inst|R_32[8]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; terminateur:inst3|R_tft[11]                     ; initiateur:inst|R_tft[11]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; terminateur:inst3|R_tft[17]                     ; initiateur:inst|R_tft[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; terminateur:inst3|R_tft[21]                     ; initiateur:inst|R_tft[21]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; rs232in:inst4|rx_R                              ; rs232in:inst4|R_sh[7]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; initiateur:inst|R_32[25]                        ; initiateur:inst|R_32[17]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; initiateur:inst|R_32[3]                         ; gentick:inst8|R_tft[3]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; terminateur:inst3|R_tft[9]                      ; initiateur:inst|R_tft[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; terminateurSplit:inst5|R[38]                    ; terminateurSplit:inst5|R[31]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; initiateur:inst|R_32[8]                         ; initiateur:inst|R_32[0]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; initiateur:inst|R_32[17]                        ; gentick:inst8|R_tft[17]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; rs232out:inst6|R_data[5]                        ; rs232out:inst6|R_data[4]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; initiateur:inst|R_32[18]                        ; initiateur:inst|R_32[10]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; initiateur:inst|R_32[18]                        ; gentick:inst8|R_tft[18]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; initiateur:inst|R_32[14]                        ; initiateur:inst|R_32[6]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; rs232out:inst6|R_data[7]                        ; rs232out:inst6|R_data[6]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; rs232in:inst4|R_sh[7]                           ; rs232in:inst4|R_sh[6]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; rs232in:inst4|R_sh[4]                           ; rs232in:inst4|R_sh[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; rs232in:inst4|R_sh[2]                           ; rs232in:inst4|R_sh[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; initiateur:inst|R_32[31]                        ; initiateur:inst|R_32[23]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; initiateur:inst|R_32[11]                        ; initiateur:inst|R_32[3]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; initiateur:inst|R_32[24]                        ; initiateur:inst|R_32[16]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; plus12:inst2|R_res[2]                           ; terminateur:inst3|R_tft[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; initiateur:inst|R_32[11]                        ; gentick:inst8|R_tft[11]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; rs232in:inst4|R_sh[3]                           ; rs232in:inst4|R_sh[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; gentick:inst8|R_tft[25]                         ; plus12:inst2|R_tft[25]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; rs232out:inst6|R_baud[12]                       ; rs232out:inst6|R_baud[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; initiateur:inst|R_32[9]                         ; initiateur:inst|R_32[1]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.534 ; h100:inst7|R[23]                                ; h100:inst7|R[23]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; initiateur:inst|R_32[1]                         ; gentick:inst8|R_tft[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; initiateur:inst|R_32[9]                         ; gentick:inst8|R_tft[9]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_NDATA_LOADED           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.536 ; initiateur:inst|R_32[13]                        ; initiateur:inst|R_32[5]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.538 ; initiateur:inst|R_32[13]                        ; gentick:inst8|R_tft[13]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; rs232in:inst4|state.GEN_PULSE                   ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.541 ; h10:inst10|C[0]                                 ; h10:inst10|C[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.807      ;
; 0.542 ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.542 ; h10:inst10|C[0]                                 ; h10:inst10|C[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.543 ; rs232in:inst4|state.MainLoop                    ; rs232in:inst4|state.ECRIRE                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.545 ; rs232in:inst4|state.MainLoop                    ; rs232in:inst4|state.GEN_PULSE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.546 ; initiateur:inst|state.ST_NDATA_LOADED           ; initiateur:inst|state.ST_EndLoop                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.547 ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.550 ; gentick:inst8|state.ST_WRITE_OUT                ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.816      ;
; 0.550 ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.816      ;
; 0.550 ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.816      ;
; 0.551 ; plus12:inst2|state.ST_WRITE_SUM                 ; terminateur:inst3|state.ST_WRITE_DUMP           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.551 ; terminateurSplit:inst5|state.ST_WRITE           ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.552 ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.818      ;
; 0.553 ; terminateurSplit:inst5|state.ST_WRITE           ; terminateurSplit:inst5|state.ST_LOOP            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.819      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[20]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[20]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[21]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[21]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[22]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[22]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[23]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[23]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[24]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[24]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[25]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[25]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[26]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[26]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[27]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[27]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[28]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[28]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[29]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[29]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[30]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[30]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[31]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[31]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[32]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[32]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[38]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[38]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[40]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[40]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|state.ST_READ_BUSIN ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|state.ST_READ_BUSIN ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|state.ST_WRITE_OUT  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|state.ST_WRITE_OUT  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[16]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[16]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[17]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[17]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[18]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[18]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[19]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[19]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[20]                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 5.240 ; 5.240 ; Rise       ; clk             ;
; rx        ; clk        ; 3.480 ; 3.480 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -4.674 ; -4.674 ; Rise       ; clk             ;
; rx        ; clk        ; -3.250 ; -3.250 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 7.956 ; 7.956 ; Rise       ; clk             ;
; pin_name1 ; clk        ; 7.329 ; 7.329 ; Rise       ; clk             ;
; pin_name2 ; clk        ; 7.281 ; 7.281 ; Rise       ; clk             ;
; pin_name3 ; clk        ; 7.335 ; 7.335 ; Rise       ; clk             ;
; pin_name4 ; clk        ; 7.344 ; 7.344 ; Rise       ; clk             ;
; pin_name5 ; clk        ; 7.565 ; 7.565 ; Rise       ; clk             ;
; pin_name6 ; clk        ; 7.561 ; 7.561 ; Rise       ; clk             ;
; pin_name7 ; clk        ; 7.595 ; 7.595 ; Rise       ; clk             ;
; tx        ; clk        ; 8.847 ; 8.847 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 7.956 ; 7.956 ; Rise       ; clk             ;
; pin_name1 ; clk        ; 6.979 ; 6.979 ; Rise       ; clk             ;
; pin_name2 ; clk        ; 6.981 ; 6.981 ; Rise       ; clk             ;
; pin_name3 ; clk        ; 6.992 ; 6.992 ; Rise       ; clk             ;
; pin_name4 ; clk        ; 6.994 ; 6.994 ; Rise       ; clk             ;
; pin_name5 ; clk        ; 7.220 ; 7.220 ; Rise       ; clk             ;
; pin_name6 ; clk        ; 7.211 ; 7.211 ; Rise       ; clk             ;
; pin_name7 ; clk        ; 7.246 ; 7.246 ; Rise       ; clk             ;
; tx        ; clk        ; 8.575 ; 8.575 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; diode       ;    ; 9.937 ; 9.937 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; diode       ;    ; 9.937 ; 9.937 ;    ;
+------------+-------------+----+-------+-------+----+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.575 ; -38.676       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -356.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                     ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.575 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.607      ;
; -1.565 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.597      ;
; -1.446 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.478      ;
; -1.437 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.469      ;
; -1.436 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.468      ;
; -1.427 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.459      ;
; -1.426 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.458      ;
; -1.416 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.448      ;
; -1.370 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.401      ;
; -1.360 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.391      ;
; -1.320 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.352      ;
; -1.308 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.340      ;
; -1.307 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.339      ;
; -1.278 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.310      ;
; -1.277 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.309      ;
; -1.256 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.288      ;
; -1.246 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.278      ;
; -1.241 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.272      ;
; -1.211 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.242      ;
; -1.182 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.214      ;
; -1.181 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.213      ;
; -1.127 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.159      ;
; -1.121 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.153      ;
; -1.115 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.146      ;
; -1.097 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.129      ;
; -1.045 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.077      ;
; -1.001 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.033      ;
; -0.983 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.015      ;
; -0.982 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.014      ;
; -0.970 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.001      ;
; -0.960 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.991      ;
; -0.941 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.973      ;
; -0.916 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.947      ;
; -0.915 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.947      ;
; -0.912 ; plus12:inst2|R_tft[32]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.003     ; 1.941      ;
; -0.907 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.939      ;
; -0.906 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.938      ;
; -0.905 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.937      ;
; -0.890 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.000      ; 1.922      ;
; -0.887 ; plus12:inst2|R_tft[32]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.003     ; 1.916      ;
; -0.873 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.905      ;
; -0.865 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.897      ;
; -0.841 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.872      ;
; -0.840 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.871      ;
; -0.820 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.852      ;
; -0.811 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.842      ;
; -0.806 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.837      ;
; -0.803 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.835      ;
; -0.802 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.834      ;
; -0.802 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.834      ;
; -0.796 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.827      ;
; -0.786 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.818      ;
; -0.756 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.788      ;
; -0.736 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.767      ;
; -0.735 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.767      ;
; -0.734 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.766      ;
; -0.727 ; plus12:inst2|R_tft[29]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.004     ; 1.755      ;
; -0.726 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.758      ;
; -0.725 ; initiateur:inst|state.ST_NDATA_WRITE ; gentick:inst8|state.ST_WRITE_OUT      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.756      ;
; -0.724 ; plus12:inst2|R_tft[27]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.004     ; 1.752      ;
; -0.715 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.746      ;
; -0.705 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.737      ;
; -0.702 ; plus12:inst2|R_tft[29]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.004     ; 1.730      ;
; -0.699 ; plus12:inst2|R_tft[27]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.004     ; 1.727      ;
; -0.682 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.714      ;
; -0.681 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.713      ;
; -0.677 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.708      ;
; -0.675 ; plus12:inst2|R_tft[25]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.004     ; 1.703      ;
; -0.668 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.699      ;
; -0.660 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.692      ;
; -0.654 ; plus12:inst2|R_tft[5]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.686      ;
; -0.650 ; plus12:inst2|R_tft[25]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.004     ; 1.678      ;
; -0.647 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.678      ;
; -0.622 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.654      ;
; -0.620 ; plus12:inst2|R_tft[28]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.004     ; 1.648      ;
; -0.615 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.646      ;
; -0.614 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.646      ;
; -0.613 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.645      ;
; -0.595 ; plus12:inst2|R_tft[28]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.004     ; 1.623      ;
; -0.584 ; rs232out:inst6|R_baud[7]             ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; 0.001      ; 1.617      ;
; -0.583 ; rs232out:inst6|R_baud[7]             ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.616      ;
; -0.565 ; plus12:inst2|R_tft[26]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.004     ; 1.593      ;
; -0.554 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.586      ;
; -0.553 ; h100:inst7|R[0]                      ; h100:inst7|R[23]                      ; clk          ; clk         ; 1.000        ; 0.008      ; 1.593      ;
; -0.551 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.582      ;
; -0.540 ; plus12:inst2|R_tft[26]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.004     ; 1.568      ;
; -0.531 ; h100:inst7|R[1]                      ; h100:inst7|R[23]                      ; clk          ; clk         ; 1.000        ; 0.008      ; 1.571      ;
; -0.518 ; h100:inst7|R[0]                      ; h100:inst7|R[22]                      ; clk          ; clk         ; 1.000        ; 0.008      ; 1.558      ;
; -0.518 ; rs232out:inst6|R_baud[12]            ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; 0.001      ; 1.551      ;
; -0.517 ; plus12:inst2|R_tft[5]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.549      ;
; -0.517 ; rs232out:inst6|R_baud[12]            ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.550      ;
; -0.516 ; plus12:inst2|R_tft[5]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.548      ;
; -0.516 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.547      ;
; -0.514 ; plus12:inst2|R_tft[24]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.004     ; 1.542      ;
; -0.511 ; plus12:inst2|R_tft[38]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.003     ; 1.540      ;
; -0.509 ; rs232in:inst4|R_baud[0]              ; rs232in:inst4|R_baud[13]              ; clk          ; clk         ; 1.000        ; 0.000      ; 1.541      ;
; -0.501 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.533      ;
; -0.499 ; initiateur:inst|R_32[30]             ; gentick:inst8|state.ST_WRITE_OUT      ; clk          ; clk         ; 1.000        ; 0.005      ; 1.536      ;
; -0.498 ; gentick:inst8|R_tft[24]              ; plus12:inst2|state.ST_WRITE_TFT       ; clk          ; clk         ; 1.000        ; -0.004     ; 1.526      ;
; -0.496 ; h100:inst7|R[2]                      ; h100:inst7|R[23]                      ; clk          ; clk         ; 1.000        ; 0.008      ; 1.536      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232out:inst6|R_i[3]                           ; rs232out:inst6|R_i[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; initiateur:inst|state.ST_NDATA_WRITE            ; initiateur:inst|state.ST_NDATA_WRITE            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; initiateur:inst|R_i[1]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232in:inst4|rx_R                              ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232in:inst4|R_i[1]                            ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232in:inst4|R_i[2]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232in:inst4|R_i[3]                            ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232in:inst4|state.WAIT_1B                     ; rs232in:inst4|state.WAIT_1B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; initiateur:inst|R_pulse                         ; initiateur:inst|R_pulse                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; plus12:inst2|state.ST_COMPUTE                   ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; plus12:inst2|state.ST_READ                      ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; initiateur:inst|state.ST_BUSIN_LOADED           ; initiateur:inst|state.ST_BUSIN_LOADED           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gentick:inst8|state.ST_READ_BUSIN               ; gentick:inst8|state.ST_READ_BUSIN               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; terminateur:inst3|state.ST_READ_BUSIN           ; terminateur:inst3|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; plus12:inst2|state.ST_WRITE_SUM                 ; plus12:inst2|state.ST_WRITE_SUM                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; terminateurSplit:inst5|R_i[2]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232out:inst6|state.ST_ATT                     ; rs232out:inst6|state.ST_ATT                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|state.ST_BEGIN                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232out:inst6|R_i[2]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; h100:inst7|state.ST_DECR                        ; h100:inst7|state.ST_DECR                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; h10:inst10|C[0]                                 ; h10:inst10|C[0]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; h10:inst10|C[1]                                 ; h10:inst10|C[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; h10:inst10|C[2]                                 ; h10:inst10|C[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; h10:inst10|C[3]                                 ; h10:inst10|C[3]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; h10:inst10|state                                ; h10:inst10|state                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; h10:inst10|R                                    ; h10:inst10|R                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; terminateurSplit:inst5|R[9]                     ; terminateurSplit:inst5|R[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; initiateur:inst|R_32[5]                         ; gentick:inst8|R_tft[5]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; terminateur:inst3|R_tft[19]                     ; initiateur:inst|R_tft[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; terminateurSplit:inst5|R[17]                    ; terminateurSplit:inst5|R[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; h10:inst10|C[3]                                 ; h10:inst10|state                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; initiateur:inst|R_32[20]                        ; initiateur:inst|R_32[12]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; initiateur:inst|R_tft[2]                        ; gentick:inst8|R_tft[2]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; terminateur:inst3|R_tft[11]                     ; initiateur:inst|R_tft[11]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; terminateurSplit:inst5|R[15]                    ; terminateurSplit:inst5|R[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; rs232in:inst4|rx_R                              ; rs232in:inst4|R_sh[7]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; initiateur:inst|R_tft[32]                       ; gentick:inst8|R_tft[32]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; initiateur:inst|R_32[16]                        ; initiateur:inst|R_32[8]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; terminateur:inst3|R_tft[17]                     ; initiateur:inst|R_tft[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; terminateur:inst3|R_tft[21]                     ; initiateur:inst|R_tft[21]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; terminateurSplit:inst5|R[31]                    ; terminateurSplit:inst5|R[23]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; terminateurSplit:inst5|R[10]                    ; terminateurSplit:inst5|R[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; initiateur:inst|R_tft[38]                       ; gentick:inst8|R_tft[38]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; initiateur:inst|R_32[25]                        ; initiateur:inst|R_32[17]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; initiateur:inst|R_32[17]                        ; gentick:inst8|R_tft[17]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; terminateur:inst3|R_tft[9]                      ; initiateur:inst|R_tft[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; terminateurSplit:inst5|R[38]                    ; terminateurSplit:inst5|R[31]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; initiateur:inst|R_32[8]                         ; initiateur:inst|R_32[0]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; initiateur:inst|R_32[3]                         ; gentick:inst8|R_tft[3]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; rs232out:inst6|R_data[5]                        ; rs232out:inst6|R_data[4]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; rs232in:inst4|R_sh[7]                           ; rs232in:inst4|R_sh[6]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; rs232in:inst4|R_sh[4]                           ; rs232in:inst4|R_sh[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; rs232out:inst6|R_baud[12]                       ; rs232out:inst6|R_baud[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; initiateur:inst|R_32[31]                        ; initiateur:inst|R_32[23]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; initiateur:inst|R_32[18]                        ; initiateur:inst|R_32[10]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; initiateur:inst|R_32[14]                        ; initiateur:inst|R_32[6]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; rs232in:inst4|R_sh[3]                           ; rs232in:inst4|R_sh[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; initiateur:inst|R_32[24]                        ; initiateur:inst|R_32[16]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; initiateur:inst|R_32[18]                        ; gentick:inst8|R_tft[18]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; rs232out:inst6|R_data[7]                        ; rs232out:inst6|R_data[6]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; rs232in:inst4|R_sh[2]                           ; rs232in:inst4|R_sh[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; plus12:inst2|R_res[2]                           ; terminateur:inst3|R_tft[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; gentick:inst8|R_tft[25]                         ; plus12:inst2|R_tft[25]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; initiateur:inst|R_32[9]                         ; initiateur:inst|R_32[1]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; initiateur:inst|R_32[11]                        ; initiateur:inst|R_32[3]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; initiateur:inst|R_32[11]                        ; gentick:inst8|R_tft[11]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; h100:inst7|R[23]                                ; h100:inst7|R[23]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; initiateur:inst|R_32[9]                         ; gentick:inst8|R_tft[9]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_NDATA_LOADED           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; initiateur:inst|R_32[1]                         ; gentick:inst8|R_tft[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; rs232in:inst4|state.GEN_PULSE                   ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; initiateur:inst|R_32[13]                        ; initiateur:inst|R_32[5]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; h10:inst10|C[0]                                 ; h10:inst10|C[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; h10:inst10|C[0]                                 ; h10:inst10|C[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; rs232in:inst4|state.MainLoop                    ; rs232in:inst4|state.ECRIRE                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; initiateur:inst|R_32[13]                        ; gentick:inst8|R_tft[13]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; rs232in:inst4|state.MainLoop                    ; rs232in:inst4|state.GEN_PULSE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.255 ; initiateur:inst|state.ST_NDATA_LOADED           ; initiateur:inst|state.ST_EndLoop                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; plus12:inst2|state.ST_WRITE_SUM                 ; terminateur:inst3|state.ST_WRITE_DUMP           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; terminateurSplit:inst5|state.ST_WRITE           ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.408      ;
; 0.256 ; gentick:inst8|state.ST_WRITE_OUT                ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.408      ;
; 0.257 ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; terminateurSplit:inst5|state.ST_WRITE           ; terminateurSplit:inst5|state.ST_LOOP            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.410      ;
; 0.258 ; plus12:inst2|state.ST_WRITE_SUM                 ; terminateur:inst3|state.ST_WRITE_OUT            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; plus12:inst2|state.ST_WRITE_SUM                 ; terminateur:inst3|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.411      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[20]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[20]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[21]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[21]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[22]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[22]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[23]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[23]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[24]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[24]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[25]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[25]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[26]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[26]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[27]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[27]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[28]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[28]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[29]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[29]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[30]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[30]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[31]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[31]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[32]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[32]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[38]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[38]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[40]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[40]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|state.ST_READ_BUSIN ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|state.ST_READ_BUSIN ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|state.ST_WRITE_OUT  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|state.ST_WRITE_OUT  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[16]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[16]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[17]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[17]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[18]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[18]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[19]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[19]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst7|R[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst7|R[20]                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 2.826 ; 2.826 ; Rise       ; clk             ;
; rx        ; clk        ; 1.918 ; 1.918 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -2.544 ; -2.544 ; Rise       ; clk             ;
; rx        ; clk        ; -1.798 ; -1.798 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 4.403 ; 4.403 ; Rise       ; clk             ;
; pin_name1 ; clk        ; 4.070 ; 4.070 ; Rise       ; clk             ;
; pin_name2 ; clk        ; 4.060 ; 4.060 ; Rise       ; clk             ;
; pin_name3 ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
; pin_name4 ; clk        ; 4.089 ; 4.089 ; Rise       ; clk             ;
; pin_name5 ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
; pin_name6 ; clk        ; 4.170 ; 4.170 ; Rise       ; clk             ;
; pin_name7 ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
; tx        ; clk        ; 4.698 ; 4.698 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 4.403 ; 4.403 ; Rise       ; clk             ;
; pin_name1 ; clk        ; 3.931 ; 3.931 ; Rise       ; clk             ;
; pin_name2 ; clk        ; 3.931 ; 3.931 ; Rise       ; clk             ;
; pin_name3 ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
; pin_name4 ; clk        ; 3.944 ; 3.944 ; Rise       ; clk             ;
; pin_name5 ; clk        ; 4.041 ; 4.041 ; Rise       ; clk             ;
; pin_name6 ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
; pin_name7 ; clk        ; 4.065 ; 4.065 ; Rise       ; clk             ;
; tx        ; clk        ; 4.587 ; 4.587 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; diode       ;    ; 5.728 ; 5.728 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; diode       ;    ; 5.728 ; 5.728 ;    ;
+------------+-------------+----+-------+-------+----+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.987   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -4.987   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -395.871 ; 0.0   ; 0.0      ; 0.0     ; -356.38             ;
;  clk             ; -395.871 ; 0.000 ; N/A      ; N/A     ; -356.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 5.240 ; 5.240 ; Rise       ; clk             ;
; rx        ; clk        ; 3.480 ; 3.480 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -2.544 ; -2.544 ; Rise       ; clk             ;
; rx        ; clk        ; -1.798 ; -1.798 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 7.956 ; 7.956 ; Rise       ; clk             ;
; pin_name1 ; clk        ; 7.329 ; 7.329 ; Rise       ; clk             ;
; pin_name2 ; clk        ; 7.281 ; 7.281 ; Rise       ; clk             ;
; pin_name3 ; clk        ; 7.335 ; 7.335 ; Rise       ; clk             ;
; pin_name4 ; clk        ; 7.344 ; 7.344 ; Rise       ; clk             ;
; pin_name5 ; clk        ; 7.565 ; 7.565 ; Rise       ; clk             ;
; pin_name6 ; clk        ; 7.561 ; 7.561 ; Rise       ; clk             ;
; pin_name7 ; clk        ; 7.595 ; 7.595 ; Rise       ; clk             ;
; tx        ; clk        ; 8.847 ; 8.847 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 4.403 ; 4.403 ; Rise       ; clk             ;
; pin_name1 ; clk        ; 3.931 ; 3.931 ; Rise       ; clk             ;
; pin_name2 ; clk        ; 3.931 ; 3.931 ; Rise       ; clk             ;
; pin_name3 ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
; pin_name4 ; clk        ; 3.944 ; 3.944 ; Rise       ; clk             ;
; pin_name5 ; clk        ; 4.041 ; 4.041 ; Rise       ; clk             ;
; pin_name6 ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
; pin_name7 ; clk        ; 4.065 ; 4.065 ; Rise       ; clk             ;
; tx        ; clk        ; 4.587 ; 4.587 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; diode       ;    ; 9.937 ; 9.937 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; diode       ;    ; 5.728 ; 5.728 ;    ;
+------------+-------------+----+-------+-------+----+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2555     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2555     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 72    ; 72   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 13 11:51:39 2018
Info: Command: quartus_sta bus_ia -c bus_ia
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bus_ia.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.987
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.987      -395.871 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -356.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.575
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.575       -38.676 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -356.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 503 megabytes
    Info: Processing ended: Tue Nov 13 11:51:41 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


