TimeQuest Timing Analyzer report for divmmc
Sat Nov 15 11:38:15 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clock'
 12. Setup: 'mreq'
 13. Setup: 'A[0]'
 14. Hold: 'mreq'
 15. Hold: 'clock'
 16. Hold: 'A[0]'
 17. Minimum Pulse Width: 'clock'
 18. Minimum Pulse Width: 'A[0]'
 19. Minimum Pulse Width: 'mreq'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; divmmc                                                            ;
; Device Family      ; MAX3000A                                                          ;
; Device Name        ; EPM3256ATC144-10                                                  ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-12        ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; A[0]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[0] }  ;
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
; mreq       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { mreq }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 52.36 MHz ; 52.36 MHz       ; clock      ;      ;
; 91.74 MHz ; 91.74 MHz       ; A[0]       ;      ;
; 91.74 MHz ; 91.74 MHz       ; mreq       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -18.100 ; -329.100      ;
; mreq  ; -9.900  ; -19.400       ;
; A[0]  ; -9.900  ; -9.900        ;
+-------+---------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; mreq  ; 0.200 ; 0.000         ;
; clock ; 3.500 ; 0.000         ;
; A[0]  ; 6.800 ; 0.000         ;
+-------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -3.500 ; -203.000      ;
; A[0]  ; -3.500 ; -70.000       ;
; mreq  ; -3.500 ; -14.000       ;
+-------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock'                                                                                                                            ;
+---------+----------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -18.100 ; transState.state_bit_1           ; toSDByte[7]            ; clock        ; clock       ; 1.000        ; 0.000      ; 16.200     ;
; -18.000 ; lpm_counter:TState_rtl_0|dffs[3] ; toSDByte[7]            ; clock        ; clock       ; 1.000        ; 0.000      ; 16.100     ;
; -18.000 ; lpm_counter:TState_rtl_0|dffs[0] ; toSDByte[7]            ; clock        ; clock       ; 1.000        ; 0.000      ; 16.100     ;
; -17.400 ; lpm_counter:TState_rtl_0|dffs[2] ; toSDByte[7]            ; clock        ; clock       ; 1.000        ; 0.000      ; 15.500     ;
; -17.400 ; transState.state_bit_0           ; toSDByte[7]            ; clock        ; clock       ; 1.000        ; 0.000      ; 15.500     ;
; -17.400 ; lpm_counter:TState_rtl_0|dffs[1] ; toSDByte[7]            ; clock        ; clock       ; 1.000        ; 0.000      ; 15.500     ;
; -16.700 ; toSDByte[6]                      ; toSDByte[7]            ; clock        ; clock       ; 1.000        ; 0.000      ; 14.800     ;
; -14.500 ; transState.state_bit_0           ; toSDByte[1]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; transState.state_bit_0           ; toSDByte[2]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; transState.state_bit_0           ; toSDByte[3]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; transState.state_bit_0           ; toSDByte[4]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; transState.state_bit_0           ; toSDByte[5]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; transState.state_bit_0           ; toSDByte[6]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; lpm_counter:TState_rtl_0|dffs[3] ; toSDByte[1]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; lpm_counter:TState_rtl_0|dffs[3] ; toSDByte[2]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; lpm_counter:TState_rtl_0|dffs[3] ; toSDByte[3]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; lpm_counter:TState_rtl_0|dffs[3] ; toSDByte[4]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; lpm_counter:TState_rtl_0|dffs[3] ; toSDByte[5]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; lpm_counter:TState_rtl_0|dffs[3] ; toSDByte[6]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; lpm_counter:TState_rtl_0|dffs[2] ; toSDByte[1]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; lpm_counter:TState_rtl_0|dffs[1] ; toSDByte[1]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; lpm_counter:TState_rtl_0|dffs[2] ; toSDByte[2]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; lpm_counter:TState_rtl_0|dffs[1] ; toSDByte[2]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; lpm_counter:TState_rtl_0|dffs[2] ; toSDByte[3]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; lpm_counter:TState_rtl_0|dffs[1] ; toSDByte[3]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; lpm_counter:TState_rtl_0|dffs[2] ; toSDByte[4]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; lpm_counter:TState_rtl_0|dffs[1] ; toSDByte[4]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; lpm_counter:TState_rtl_0|dffs[2] ; toSDByte[5]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; lpm_counter:TState_rtl_0|dffs[1] ; toSDByte[5]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; lpm_counter:TState_rtl_0|dffs[2] ; toSDByte[6]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.500 ; lpm_counter:TState_rtl_0|dffs[1] ; toSDByte[6]            ; clock        ; clock       ; 1.000        ; 0.000      ; 12.600     ;
; -14.300 ; A[0]                             ; toSDByte[7]            ; A[0]         ; clock       ; 0.500        ; 3.200      ; 15.100     ;
; -13.800 ; A[0]                             ; toSDByte[7]            ; A[0]         ; clock       ; 1.000        ; 3.200      ; 15.100     ;
; -11.500 ; transState.state_bit_1           ; toSDByte[1]            ; clock        ; clock       ; 1.000        ; 0.000      ; 9.600      ;
; -11.500 ; transState.state_bit_1           ; toSDByte[2]            ; clock        ; clock       ; 1.000        ; 0.000      ; 9.600      ;
; -11.500 ; transState.state_bit_1           ; toSDByte[3]            ; clock        ; clock       ; 1.000        ; 0.000      ; 9.600      ;
; -11.500 ; transState.state_bit_1           ; toSDByte[4]            ; clock        ; clock       ; 1.000        ; 0.000      ; 9.600      ;
; -11.500 ; transState.state_bit_1           ; toSDByte[5]            ; clock        ; clock       ; 1.000        ; 0.000      ; 9.600      ;
; -11.500 ; transState.state_bit_1           ; toSDByte[6]            ; clock        ; clock       ; 1.000        ; 0.000      ; 9.600      ;
; -11.400 ; lpm_counter:TState_rtl_0|dffs[0] ; toSDByte[1]            ; clock        ; clock       ; 1.000        ; 0.000      ; 9.500      ;
; -11.400 ; lpm_counter:TState_rtl_0|dffs[0] ; toSDByte[2]            ; clock        ; clock       ; 1.000        ; 0.000      ; 9.500      ;
; -11.400 ; lpm_counter:TState_rtl_0|dffs[0] ; toSDByte[3]            ; clock        ; clock       ; 1.000        ; 0.000      ; 9.500      ;
; -11.400 ; lpm_counter:TState_rtl_0|dffs[0] ; toSDByte[4]            ; clock        ; clock       ; 1.000        ; 0.000      ; 9.500      ;
; -11.400 ; lpm_counter:TState_rtl_0|dffs[0] ; toSDByte[5]            ; clock        ; clock       ; 1.000        ; 0.000      ; 9.500      ;
; -11.400 ; lpm_counter:TState_rtl_0|dffs[0] ; toSDByte[6]            ; clock        ; clock       ; 1.000        ; 0.000      ; 9.500      ;
; -11.400 ; A[0]                             ; toSDByte[1]            ; A[0]         ; clock       ; 0.500        ; 3.200      ; 12.200     ;
; -11.400 ; A[0]                             ; toSDByte[2]            ; A[0]         ; clock       ; 0.500        ; 3.200      ; 12.200     ;
; -11.400 ; A[0]                             ; toSDByte[3]            ; A[0]         ; clock       ; 0.500        ; 3.200      ; 12.200     ;
; -11.400 ; A[0]                             ; toSDByte[4]            ; A[0]         ; clock       ; 0.500        ; 3.200      ; 12.200     ;
; -11.400 ; A[0]                             ; toSDByte[5]            ; A[0]         ; clock       ; 0.500        ; 3.200      ; 12.200     ;
; -11.400 ; A[0]                             ; toSDByte[6]            ; A[0]         ; clock       ; 0.500        ; 3.200      ; 12.200     ;
; -10.900 ; transState.state_bit_1           ; transState.state_bit_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 9.000      ;
; -10.900 ; transState.state_bit_1           ; fromSDByte[0]          ; clock        ; clock       ; 1.000        ; 0.000      ; 9.000      ;
; -10.900 ; transState.state_bit_1           ; fromSDByte[1]          ; clock        ; clock       ; 1.000        ; 0.000      ; 9.000      ;
; -10.900 ; transState.state_bit_1           ; fromSDByte[2]          ; clock        ; clock       ; 1.000        ; 0.000      ; 9.000      ;
; -10.900 ; transState.state_bit_1           ; fromSDByte[3]          ; clock        ; clock       ; 1.000        ; 0.000      ; 9.000      ;
; -10.900 ; transState.state_bit_1           ; fromSDByte[4]          ; clock        ; clock       ; 1.000        ; 0.000      ; 9.000      ;
; -10.900 ; transState.state_bit_1           ; fromSDByte[5]          ; clock        ; clock       ; 1.000        ; 0.000      ; 9.000      ;
; -10.900 ; transState.state_bit_1           ; fromSDByte[6]          ; clock        ; clock       ; 1.000        ; 0.000      ; 9.000      ;
; -10.900 ; transState.state_bit_1           ; toSDByte[0]            ; clock        ; clock       ; 1.000        ; 0.000      ; 9.000      ;
; -10.900 ; A[0]                             ; toSDByte[1]            ; A[0]         ; clock       ; 1.000        ; 3.200      ; 12.200     ;
; -10.900 ; A[0]                             ; toSDByte[2]            ; A[0]         ; clock       ; 1.000        ; 3.200      ; 12.200     ;
; -10.900 ; A[0]                             ; toSDByte[3]            ; A[0]         ; clock       ; 1.000        ; 3.200      ; 12.200     ;
; -10.900 ; A[0]                             ; toSDByte[4]            ; A[0]         ; clock       ; 1.000        ; 3.200      ; 12.200     ;
; -10.900 ; A[0]                             ; toSDByte[5]            ; A[0]         ; clock       ; 1.000        ; 3.200      ; 12.200     ;
; -10.900 ; A[0]                             ; toSDByte[6]            ; A[0]         ; clock       ; 1.000        ; 3.200      ; 12.200     ;
; -10.800 ; toSDByte[1]                      ; toSDByte[1]            ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; toSDByte[2]                      ; toSDByte[2]            ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; toSDByte[3]                      ; toSDByte[3]            ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; toSDByte[5]                      ; toSDByte[5]            ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; transState.state_bit_0           ; transState.state_bit_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[3] ; transState.state_bit_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[2] ; transState.state_bit_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[0] ; fromSDByte[0]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[3] ; fromSDByte[0]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[2] ; fromSDByte[0]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[0] ; fromSDByte[1]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[3] ; fromSDByte[1]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[2] ; fromSDByte[1]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[0] ; fromSDByte[2]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[3] ; fromSDByte[2]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[2] ; fromSDByte[2]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[0] ; fromSDByte[3]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[3] ; fromSDByte[3]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[2] ; fromSDByte[3]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[0] ; fromSDByte[4]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[3] ; fromSDByte[4]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[2] ; fromSDByte[4]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[0] ; fromSDByte[5]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[3] ; fromSDByte[5]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[2] ; fromSDByte[5]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[0] ; fromSDByte[6]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[3] ; fromSDByte[6]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[2] ; fromSDByte[6]          ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[0] ; toSDByte[0]            ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[2] ; toSDByte[0]            ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; transState.state_bit_0           ; toSDByte[0]            ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.800 ; lpm_counter:TState_rtl_0|dffs[3] ; toSDByte[0]            ; clock        ; clock       ; 1.000        ; 0.000      ; 8.900      ;
; -10.700 ; toSDByte[4]                      ; toSDByte[4]            ; clock        ; clock       ; 1.000        ; 0.000      ; 8.800      ;
; -10.700 ; toSDByte[6]                      ; toSDByte[6]            ; clock        ; clock       ; 1.000        ; 0.000      ; 8.800      ;
+---------+----------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Setup: 'mreq'                                                                                      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -9.900 ; automap   ; automap ; mreq         ; mreq        ; 1.000        ; 0.000      ; 8.000      ;
; -9.500 ; mapcond   ; mapcond ; mreq         ; mreq        ; 1.000        ; 0.000      ; 7.600      ;
; -9.500 ; mapcond   ; automap ; mreq         ; mreq        ; 1.000        ; 0.000      ; 7.600      ;
; -4.400 ; A[0]      ; mapcond ; A[0]         ; mreq        ; 0.500        ; 6.500      ; 8.500      ;
; -3.900 ; A[0]      ; mapcond ; A[0]         ; mreq        ; 1.000        ; 6.500      ; 8.500      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Setup: 'A[0]'                                                                                      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -9.900 ; mapram    ; mapram  ; A[0]         ; A[0]        ; 1.000        ; 0.000      ; 8.000      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Hold: 'mreq'                                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.200 ; A[0]      ; mapcond ; A[0]         ; mreq        ; 0.000        ; 6.500      ; 7.900      ;
; 0.700 ; A[0]      ; mapcond ; A[0]         ; mreq        ; -0.500       ; 6.500      ; 7.900      ;
; 6.400 ; mapcond   ; mapcond ; mreq         ; mreq        ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; mapcond   ; automap ; mreq         ; mreq        ; 0.000        ; 0.000      ; 7.600      ;
; 6.800 ; automap   ; automap ; mreq         ; mreq        ; 0.000        ; 0.000      ; 8.000      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock'                                                                                                                                     ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 3.500 ; A[0]                             ; transState.state_bit_0           ; A[0]         ; clock       ; 0.000        ; 3.200      ; 7.900      ;
; 3.500 ; A[0]                             ; transState.state_bit_1           ; A[0]         ; clock       ; 0.000        ; 3.200      ; 7.900      ;
; 3.500 ; A[0]                             ; toSDByte[0]                      ; A[0]         ; clock       ; 0.000        ; 3.200      ; 7.900      ;
; 4.000 ; A[0]                             ; transState.state_bit_0           ; A[0]         ; clock       ; -0.500       ; 3.200      ; 7.900      ;
; 4.000 ; A[0]                             ; transState.state_bit_1           ; A[0]         ; clock       ; -0.500       ; 3.200      ; 7.900      ;
; 4.000 ; A[0]                             ; toSDByte[0]                      ; A[0]         ; clock       ; -0.500       ; 3.200      ; 7.900      ;
; 4.700 ; A[0]                             ; toSDByte[1]                      ; A[0]         ; clock       ; 0.000        ; 3.200      ; 9.100      ;
; 4.700 ; A[0]                             ; toSDByte[2]                      ; A[0]         ; clock       ; 0.000        ; 3.200      ; 9.100      ;
; 4.700 ; A[0]                             ; toSDByte[3]                      ; A[0]         ; clock       ; 0.000        ; 3.200      ; 9.100      ;
; 4.700 ; A[0]                             ; toSDByte[4]                      ; A[0]         ; clock       ; 0.000        ; 3.200      ; 9.100      ;
; 4.700 ; A[0]                             ; toSDByte[5]                      ; A[0]         ; clock       ; 0.000        ; 3.200      ; 9.100      ;
; 4.700 ; A[0]                             ; toSDByte[6]                      ; A[0]         ; clock       ; 0.000        ; 3.200      ; 9.100      ;
; 5.200 ; A[0]                             ; toSDByte[1]                      ; A[0]         ; clock       ; -0.500       ; 3.200      ; 9.100      ;
; 5.200 ; A[0]                             ; toSDByte[2]                      ; A[0]         ; clock       ; -0.500       ; 3.200      ; 9.100      ;
; 5.200 ; A[0]                             ; toSDByte[3]                      ; A[0]         ; clock       ; -0.500       ; 3.200      ; 9.100      ;
; 5.200 ; A[0]                             ; toSDByte[4]                      ; A[0]         ; clock       ; -0.500       ; 3.200      ; 9.100      ;
; 5.200 ; A[0]                             ; toSDByte[5]                      ; A[0]         ; clock       ; -0.500       ; 3.200      ; 9.100      ;
; 5.200 ; A[0]                             ; toSDByte[6]                      ; A[0]         ; clock       ; -0.500       ; 3.200      ; 9.100      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[3] ; toCPUByte[0]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[2] ; toCPUByte[0]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[1] ; toCPUByte[0]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[0] ; toCPUByte[0]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[3] ; toCPUByte[1]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[2] ; toCPUByte[1]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[1] ; toCPUByte[1]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[0] ; toCPUByte[1]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[3] ; toCPUByte[2]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[2] ; toCPUByte[2]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[1] ; toCPUByte[2]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[0] ; toCPUByte[2]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[3] ; toCPUByte[3]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[2] ; toCPUByte[3]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[1] ; toCPUByte[3]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[0] ; toCPUByte[3]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[3] ; toCPUByte[4]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[2] ; toCPUByte[4]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[1] ; toCPUByte[4]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[0] ; toCPUByte[4]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[3] ; toCPUByte[5]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[2] ; toCPUByte[5]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[1] ; toCPUByte[5]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[0] ; toCPUByte[5]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[3] ; toCPUByte[6]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[2] ; toCPUByte[6]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[1] ; toCPUByte[6]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[0] ; toCPUByte[6]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[3] ; toCPUByte[7]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[2] ; toCPUByte[7]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[1] ; toCPUByte[7]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.600 ; lpm_counter:TState_rtl_0|dffs[0] ; toCPUByte[7]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.800      ;
; 5.700 ; transState.state_bit_1           ; lpm_counter:TState_rtl_0|dffs[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 6.900      ;
; 5.700 ; transState.state_bit_1           ; lpm_counter:TState_rtl_0|dffs[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 6.900      ;
; 5.700 ; transState.state_bit_1           ; lpm_counter:TState_rtl_0|dffs[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 6.900      ;
; 5.700 ; transState.state_bit_1           ; lpm_counter:TState_rtl_0|dffs[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 6.900      ;
; 5.700 ; transState.state_bit_1           ; toCPUByte[0]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.900      ;
; 5.700 ; transState.state_bit_1           ; toCPUByte[1]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.900      ;
; 5.700 ; transState.state_bit_1           ; toCPUByte[2]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.900      ;
; 5.700 ; transState.state_bit_1           ; toCPUByte[3]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.900      ;
; 5.700 ; transState.state_bit_1           ; toCPUByte[4]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.900      ;
; 5.700 ; transState.state_bit_1           ; toCPUByte[5]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.900      ;
; 5.700 ; transState.state_bit_1           ; toCPUByte[6]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.900      ;
; 5.700 ; transState.state_bit_1           ; toCPUByte[7]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 6.900      ;
; 6.400 ; lpm_counter:TState_rtl_0|dffs[0] ; lpm_counter:TState_rtl_0|dffs[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; lpm_counter:TState_rtl_0|dffs[1] ; lpm_counter:TState_rtl_0|dffs[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; lpm_counter:TState_rtl_0|dffs[2] ; lpm_counter:TState_rtl_0|dffs[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; lpm_counter:TState_rtl_0|dffs[3] ; lpm_counter:TState_rtl_0|dffs[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; fromSDByte[0]                    ; fromSDByte[0]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; fromSDByte[0]                    ; toCPUByte[1]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; fromSDByte[0]                    ; fromSDByte[1]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; fromSDByte[2]                    ; fromSDByte[2]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; fromSDByte[2]                    ; toCPUByte[3]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; fromSDByte[2]                    ; fromSDByte[3]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; fromSDByte[4]                    ; fromSDByte[4]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; fromSDByte[4]                    ; toCPUByte[5]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; fromSDByte[5]                    ; fromSDByte[5]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; fromSDByte[4]                    ; fromSDByte[5]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; fromSDByte[5]                    ; toCPUByte[6]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; fromSDByte[6]                    ; fromSDByte[6]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; fromSDByte[5]                    ; fromSDByte[6]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; fromSDByte[6]                    ; toCPUByte[7]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; toSDByte[0]                      ; toSDByte[0]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; toSDByte[4]                      ; toSDByte[4]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; toSDByte[4]                      ; toSDByte[5]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.400 ; toSDByte[6]                      ; toSDByte[6]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 7.600      ;
; 6.500 ; fromSDByte[1]                    ; fromSDByte[1]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 7.700      ;
; 6.500 ; fromSDByte[1]                    ; toCPUByte[2]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 7.700      ;
; 6.500 ; fromSDByte[1]                    ; fromSDByte[2]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 7.700      ;
; 6.500 ; fromSDByte[3]                    ; fromSDByte[3]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 7.700      ;
; 6.500 ; fromSDByte[3]                    ; toCPUByte[4]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 7.700      ;
; 6.500 ; fromSDByte[3]                    ; fromSDByte[4]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 7.700      ;
; 6.500 ; toSDByte[1]                      ; toSDByte[1]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 7.700      ;
; 6.500 ; toSDByte[0]                      ; toSDByte[1]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 7.700      ;
; 6.500 ; toSDByte[2]                      ; toSDByte[2]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 7.700      ;
; 6.500 ; toSDByte[1]                      ; toSDByte[2]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 7.700      ;
; 6.500 ; toSDByte[3]                      ; toSDByte[3]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 7.700      ;
; 6.500 ; toSDByte[2]                      ; toSDByte[3]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 7.700      ;
; 6.500 ; toSDByte[3]                      ; toSDByte[4]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 7.700      ;
; 6.500 ; toSDByte[5]                      ; toSDByte[5]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 7.700      ;
; 6.500 ; toSDByte[5]                      ; toSDByte[6]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 7.700      ;
; 6.500 ; toSDByte[7]                      ; toSDByte[7]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 7.700      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Hold: 'A[0]'                                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 6.800 ; mapram    ; mapram  ; A[0]         ; A[0]        ; 0.000        ; 0.000      ; 8.000      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clock'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; fromSDByte[0]                    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; fromSDByte[0]                    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; fromSDByte[1]                    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; fromSDByte[1]                    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; fromSDByte[2]                    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; fromSDByte[2]                    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; fromSDByte[3]                    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; fromSDByte[3]                    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; fromSDByte[4]                    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; fromSDByte[4]                    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; fromSDByte[5]                    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; fromSDByte[5]                    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; fromSDByte[6]                    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; fromSDByte[6]                    ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; lpm_counter:TState_rtl_0|dffs[0] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; lpm_counter:TState_rtl_0|dffs[0] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; lpm_counter:TState_rtl_0|dffs[1] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; lpm_counter:TState_rtl_0|dffs[1] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; lpm_counter:TState_rtl_0|dffs[2] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; lpm_counter:TState_rtl_0|dffs[2] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; lpm_counter:TState_rtl_0|dffs[3] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; lpm_counter:TState_rtl_0|dffs[3] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; toCPUByte[0]                     ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; toCPUByte[0]                     ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; toCPUByte[1]                     ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; toCPUByte[1]                     ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; toCPUByte[2]                     ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; toCPUByte[2]                     ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; toCPUByte[3]                     ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; toCPUByte[3]                     ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; toCPUByte[4]                     ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; toCPUByte[4]                     ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; toCPUByte[5]                     ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; toCPUByte[5]                     ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; toCPUByte[6]                     ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; toCPUByte[6]                     ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; toCPUByte[7]                     ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; toCPUByte[7]                     ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; toSDByte[0]                      ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; toSDByte[0]                      ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; toSDByte[1]                      ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; toSDByte[1]                      ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; toSDByte[2]                      ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; toSDByte[2]                      ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; toSDByte[3]                      ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; toSDByte[3]                      ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; toSDByte[4]                      ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; toSDByte[4]                      ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; toSDByte[5]                      ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; toSDByte[5]                      ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; toSDByte[6]                      ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; toSDByte[6]                      ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; toSDByte[7]                      ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; toSDByte[7]                      ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; transState.state_bit_0           ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; transState.state_bit_0           ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clock ; Fall       ; transState.state_bit_1           ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clock ; Fall       ; transState.state_bit_1           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; TState_rtl_0|dffs[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; TState_rtl_0|dffs[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; TState_rtl_0|dffs[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; TState_rtl_0|dffs[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; TState_rtl_0|dffs[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; TState_rtl_0|dffs[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; TState_rtl_0|dffs[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; TState_rtl_0|dffs[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|dataout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|dataout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; fromSDByte[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; fromSDByte[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; fromSDByte[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; fromSDByte[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; fromSDByte[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; fromSDByte[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; fromSDByte[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; fromSDByte[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; fromSDByte[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; fromSDByte[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; fromSDByte[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; fromSDByte[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; fromSDByte[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; fromSDByte[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; toCPUByte[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; toCPUByte[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; toCPUByte[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; toCPUByte[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; toCPUByte[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; toCPUByte[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; toCPUByte[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; toCPUByte[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; toCPUByte[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; toCPUByte[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; toCPUByte[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; toCPUByte[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; toCPUByte[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; toCPUByte[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; toCPUByte[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; toCPUByte[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; toSDByte[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; toSDByte[0]|clk                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'A[0]'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A[0]  ; Fall       ; bank[0]               ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A[0]  ; Fall       ; bank[0]               ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A[0]  ; Fall       ; bank[1]               ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A[0]  ; Fall       ; bank[1]               ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A[0]  ; Fall       ; bank[2]               ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A[0]  ; Fall       ; bank[2]               ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A[0]  ; Fall       ; bank[3]               ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A[0]  ; Fall       ; bank[3]               ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A[0]  ; Fall       ; bank[4]               ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A[0]  ; Fall       ; bank[4]               ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A[0]  ; Fall       ; bank[5]               ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A[0]  ; Fall       ; bank[5]               ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A[0]  ; Rise       ; card[0]~reg0          ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A[0]  ; Rise       ; card[0]~reg0          ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A[0]  ; Rise       ; card[1]~reg0          ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A[0]  ; Rise       ; card[1]~reg0          ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A[0]  ; Fall       ; conmem                ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A[0]  ; Fall       ; conmem                ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; A[0]  ; Fall       ; mapram                ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; A[0]  ; Fall       ; mapram                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]|dataout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]|dataout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; bank[0]|[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; bank[0]|[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; bank[1]|[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; bank[1]|[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; bank[2]|[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; bank[2]|[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; bank[3]|[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; bank[3]|[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; bank[4]|[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; bank[4]|[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; bank[5]|[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; bank[5]|[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; card[0]~reg0|[1]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; card[0]~reg0|[1]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; card[0]~reg0|[2]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; card[0]~reg0|[2]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; card[1]~reg0|[1]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; card[1]~reg0|[1]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; card[1]~reg0|[2]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; card[1]~reg0|[2]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; conmem|[1]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; conmem|[1]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; divideio~16|datain[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; divideio~16|datain[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; divideio~16|dataout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; divideio~16|dataout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; divideio~8|datain[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; divideio~8|datain[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; divideio~8|dataout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; divideio~8|dataout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; mapram|[2]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; mapram|[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; zxmmcio~4|datain[4]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; zxmmcio~4|datain[4]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; zxmmcio~4|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; zxmmcio~4|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; zxmmcio~5|datain[4]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; zxmmcio~5|datain[4]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; zxmmcio~5|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; zxmmcio~5|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; zxmmcio~8|datain[4]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; zxmmcio~8|datain[4]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; zxmmcio~8|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; zxmmcio~8|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; zxmmcio~9|datain[4]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; zxmmcio~9|datain[4]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; zxmmcio~9|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; zxmmcio~9|dataout     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'mreq'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; mreq  ; Fall       ; automap      ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; mreq  ; Fall       ; automap      ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; mreq  ; Fall       ; mapcond      ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; mreq  ; Fall       ; mapcond      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mreq  ; Rise       ; automap|[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mreq  ; Rise       ; automap|[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mreq  ; Rise       ; mapcond|[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mreq  ; Rise       ; mapcond|[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mreq  ; Rise       ; mreq|dataout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mreq  ; Rise       ; mreq|dataout ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; D[*]       ; A[0]       ; -0.700 ; -0.700 ; Rise       ; A[0]            ;
;  D[0]      ; A[0]       ; -0.700 ; -0.700 ; Rise       ; A[0]            ;
;  D[1]      ; A[0]       ; -0.700 ; -0.700 ; Rise       ; A[0]            ;
; D[*]       ; A[0]       ; -0.700 ; -0.700 ; Fall       ; A[0]            ;
;  D[0]      ; A[0]       ; -0.700 ; -0.700 ; Fall       ; A[0]            ;
;  D[1]      ; A[0]       ; -0.700 ; -0.700 ; Fall       ; A[0]            ;
;  D[2]      ; A[0]       ; -0.700 ; -0.700 ; Fall       ; A[0]            ;
;  D[3]      ; A[0]       ; -0.700 ; -0.700 ; Fall       ; A[0]            ;
;  D[4]      ; A[0]       ; -0.800 ; -0.800 ; Fall       ; A[0]            ;
;  D[5]      ; A[0]       ; -0.800 ; -0.800 ; Fall       ; A[0]            ;
;  D[6]      ; A[0]       ; -0.700 ; -0.700 ; Fall       ; A[0]            ;
;  D[7]      ; A[0]       ; -0.700 ; -0.700 ; Fall       ; A[0]            ;
; A[*]       ; clock      ; 14.800 ; 14.800 ; Fall       ; clock           ;
;  A[0]      ; clock      ; 14.800 ; 14.800 ; Fall       ; clock           ;
;  A[1]      ; clock      ; 14.800 ; 14.800 ; Fall       ; clock           ;
;  A[2]      ; clock      ; 14.800 ; 14.800 ; Fall       ; clock           ;
;  A[3]      ; clock      ; 14.800 ; 14.800 ; Fall       ; clock           ;
;  A[4]      ; clock      ; 14.800 ; 14.800 ; Fall       ; clock           ;
;  A[5]      ; clock      ; 14.800 ; 14.800 ; Fall       ; clock           ;
;  A[6]      ; clock      ; 14.800 ; 14.800 ; Fall       ; clock           ;
;  A[7]      ; clock      ; 14.800 ; 14.800 ; Fall       ; clock           ;
; D[*]       ; clock      ; 14.200 ; 14.200 ; Fall       ; clock           ;
;  D[0]      ; clock      ; 7.600  ; 7.600  ; Fall       ; clock           ;
;  D[1]      ; clock      ; 10.700 ; 10.700 ; Fall       ; clock           ;
;  D[2]      ; clock      ; 10.700 ; 10.700 ; Fall       ; clock           ;
;  D[3]      ; clock      ; 10.700 ; 10.700 ; Fall       ; clock           ;
;  D[4]      ; clock      ; 10.600 ; 10.600 ; Fall       ; clock           ;
;  D[5]      ; clock      ; 10.600 ; 10.600 ; Fall       ; clock           ;
;  D[6]      ; clock      ; 10.700 ; 10.700 ; Fall       ; clock           ;
;  D[7]      ; clock      ; 14.200 ; 14.200 ; Fall       ; clock           ;
; eprom      ; clock      ; 15.300 ; 15.300 ; Fall       ; clock           ;
; iorq       ; clock      ; 14.800 ; 14.800 ; Fall       ; clock           ;
; m1         ; clock      ; 14.800 ; 14.800 ; Fall       ; clock           ;
; spi_datain ; clock      ; 7.500  ; 7.500  ; Fall       ; clock           ;
; wr         ; clock      ; 15.000 ; 15.000 ; Fall       ; clock           ;
; A[*]       ; mreq       ; 8.000  ; 8.000  ; Fall       ; mreq            ;
;  A[0]      ; mreq       ; 4.900  ; 4.900  ; Fall       ; mreq            ;
;  A[1]      ; mreq       ; 4.900  ; 4.900  ; Fall       ; mreq            ;
;  A[2]      ; mreq       ; 4.900  ; 4.900  ; Fall       ; mreq            ;
;  A[3]      ; mreq       ; 8.000  ; 8.000  ; Fall       ; mreq            ;
;  A[4]      ; mreq       ; 8.000  ; 8.000  ; Fall       ; mreq            ;
;  A[5]      ; mreq       ; 8.000  ; 8.000  ; Fall       ; mreq            ;
;  A[6]      ; mreq       ; 8.000  ; 8.000  ; Fall       ; mreq            ;
;  A[7]      ; mreq       ; 8.000  ; 8.000  ; Fall       ; mreq            ;
;  A[8]      ; mreq       ; 7.400  ; 7.400  ; Fall       ; mreq            ;
;  A[9]      ; mreq       ; 7.400  ; 7.400  ; Fall       ; mreq            ;
;  A[10]     ; mreq       ; 7.400  ; 7.400  ; Fall       ; mreq            ;
;  A[11]     ; mreq       ; 7.400  ; 7.400  ; Fall       ; mreq            ;
;  A[12]     ; mreq       ; 7.400  ; 7.400  ; Fall       ; mreq            ;
;  A[13]     ; mreq       ; 7.900  ; 7.900  ; Fall       ; mreq            ;
;  A[14]     ; mreq       ; 7.800  ; 7.800  ; Fall       ; mreq            ;
;  A[15]     ; mreq       ; 7.800  ; 7.800  ; Fall       ; mreq            ;
; m1         ; mreq       ; 8.000  ; 8.000  ; Fall       ; mreq            ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+------------+------------+---------+---------+------------+-----------------+
; Data Port  ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+------------+------------+---------+---------+------------+-----------------+
; D[*]       ; A[0]       ; 4.800   ; 4.800   ; Rise       ; A[0]            ;
;  D[0]      ; A[0]       ; 4.800   ; 4.800   ; Rise       ; A[0]            ;
;  D[1]      ; A[0]       ; 4.800   ; 4.800   ; Rise       ; A[0]            ;
; D[*]       ; A[0]       ; 4.900   ; 4.900   ; Fall       ; A[0]            ;
;  D[0]      ; A[0]       ; 4.800   ; 4.800   ; Fall       ; A[0]            ;
;  D[1]      ; A[0]       ; 4.800   ; 4.800   ; Fall       ; A[0]            ;
;  D[2]      ; A[0]       ; 4.800   ; 4.800   ; Fall       ; A[0]            ;
;  D[3]      ; A[0]       ; 4.800   ; 4.800   ; Fall       ; A[0]            ;
;  D[4]      ; A[0]       ; 4.900   ; 4.900   ; Fall       ; A[0]            ;
;  D[5]      ; A[0]       ; 4.900   ; 4.900   ; Fall       ; A[0]            ;
;  D[6]      ; A[0]       ; 4.800   ; 4.800   ; Fall       ; A[0]            ;
;  D[7]      ; A[0]       ; 4.800   ; 4.800   ; Fall       ; A[0]            ;
; A[*]       ; clock      ; -3.500  ; -3.500  ; Fall       ; clock           ;
;  A[0]      ; clock      ; -3.500  ; -3.500  ; Fall       ; clock           ;
;  A[1]      ; clock      ; -3.500  ; -3.500  ; Fall       ; clock           ;
;  A[2]      ; clock      ; -3.500  ; -3.500  ; Fall       ; clock           ;
;  A[3]      ; clock      ; -3.500  ; -3.500  ; Fall       ; clock           ;
;  A[4]      ; clock      ; -3.500  ; -3.500  ; Fall       ; clock           ;
;  A[5]      ; clock      ; -3.500  ; -3.500  ; Fall       ; clock           ;
;  A[6]      ; clock      ; -3.500  ; -3.500  ; Fall       ; clock           ;
;  A[7]      ; clock      ; -3.500  ; -3.500  ; Fall       ; clock           ;
; D[*]       ; clock      ; -2.900  ; -2.900  ; Fall       ; clock           ;
;  D[0]      ; clock      ; -2.900  ; -2.900  ; Fall       ; clock           ;
;  D[1]      ; clock      ; -4.100  ; -4.100  ; Fall       ; clock           ;
;  D[2]      ; clock      ; -4.100  ; -4.100  ; Fall       ; clock           ;
;  D[3]      ; clock      ; -4.100  ; -4.100  ; Fall       ; clock           ;
;  D[4]      ; clock      ; -4.000  ; -4.000  ; Fall       ; clock           ;
;  D[5]      ; clock      ; -4.000  ; -4.000  ; Fall       ; clock           ;
;  D[6]      ; clock      ; -4.100  ; -4.100  ; Fall       ; clock           ;
;  D[7]      ; clock      ; -10.100 ; -10.100 ; Fall       ; clock           ;
; eprom      ; clock      ; -4.000  ; -4.000  ; Fall       ; clock           ;
; iorq       ; clock      ; -3.500  ; -3.500  ; Fall       ; clock           ;
; m1         ; clock      ; -3.500  ; -3.500  ; Fall       ; clock           ;
; spi_datain ; clock      ; -2.800  ; -2.800  ; Fall       ; clock           ;
; wr         ; clock      ; -3.700  ; -3.700  ; Fall       ; clock           ;
; A[*]       ; mreq       ; 0.400   ; 0.400   ; Fall       ; mreq            ;
;  A[0]      ; mreq       ; -0.200  ; -0.200  ; Fall       ; mreq            ;
;  A[1]      ; mreq       ; -0.200  ; -0.200  ; Fall       ; mreq            ;
;  A[2]      ; mreq       ; -0.200  ; -0.200  ; Fall       ; mreq            ;
;  A[3]      ; mreq       ; -0.200  ; -0.200  ; Fall       ; mreq            ;
;  A[4]      ; mreq       ; -0.200  ; -0.200  ; Fall       ; mreq            ;
;  A[5]      ; mreq       ; -0.200  ; -0.200  ; Fall       ; mreq            ;
;  A[6]      ; mreq       ; -0.200  ; -0.200  ; Fall       ; mreq            ;
;  A[7]      ; mreq       ; -0.200  ; -0.200  ; Fall       ; mreq            ;
;  A[8]      ; mreq       ; 0.400   ; 0.400   ; Fall       ; mreq            ;
;  A[9]      ; mreq       ; 0.400   ; 0.400   ; Fall       ; mreq            ;
;  A[10]     ; mreq       ; 0.400   ; 0.400   ; Fall       ; mreq            ;
;  A[11]     ; mreq       ; 0.400   ; 0.400   ; Fall       ; mreq            ;
;  A[12]     ; mreq       ; 0.400   ; 0.400   ; Fall       ; mreq            ;
;  A[13]     ; mreq       ; -0.100  ; -0.100  ; Fall       ; mreq            ;
;  A[14]     ; mreq       ; 0.000   ; 0.000   ; Fall       ; mreq            ;
;  A[15]     ; mreq       ; 0.000   ; 0.000   ; Fall       ; mreq            ;
; m1         ; mreq       ; -0.200  ; -0.200  ; Fall       ; mreq            ;
+------------+------------+---------+---------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; card[*]     ; A[0]       ; 21.300 ; 21.300 ; Rise       ; A[0]            ;
;  card[0]    ; A[0]       ; 21.300 ; 21.300 ; Rise       ; A[0]            ;
;  card[1]    ; A[0]       ; 21.300 ; 21.300 ; Rise       ; A[0]            ;
; clock_as    ; A[0]       ; 10.700 ; 10.700 ; Rise       ; A[0]            ;
; clock_cs    ; A[0]       ; 14.400 ; 14.400 ; Rise       ; A[0]            ;
; clock_rd    ; A[0]       ; 10.700 ; 10.700 ; Rise       ; A[0]            ;
; clock_wr    ; A[0]       ; 10.700 ; 10.700 ; Rise       ; A[0]            ;
; bankout[*]  ; A[0]       ; 21.400 ; 21.400 ; Fall       ; A[0]            ;
;  bankout[0] ; A[0]       ; 21.300 ; 21.300 ; Fall       ; A[0]            ;
;  bankout[1] ; A[0]       ; 21.400 ; 21.400 ; Fall       ; A[0]            ;
;  bankout[2] ; A[0]       ; 21.400 ; 21.400 ; Fall       ; A[0]            ;
;  bankout[3] ; A[0]       ; 21.300 ; 21.300 ; Fall       ; A[0]            ;
;  bankout[4] ; A[0]       ; 21.300 ; 21.300 ; Fall       ; A[0]            ;
;  bankout[5] ; A[0]       ; 21.300 ; 21.300 ; Fall       ; A[0]            ;
; clock_as    ; A[0]       ; 10.700 ; 10.700 ; Fall       ; A[0]            ;
; clock_cs    ; A[0]       ; 14.400 ; 14.400 ; Fall       ; A[0]            ;
; clock_rd    ; A[0]       ; 10.700 ; 10.700 ; Fall       ; A[0]            ;
; clock_wr    ; A[0]       ; 10.700 ; 10.700 ; Fall       ; A[0]            ;
; ramoe       ; A[0]       ; 21.700 ; 21.700 ; Fall       ; A[0]            ;
; ramwr       ; A[0]       ; 21.700 ; 21.700 ; Fall       ; A[0]            ;
; romcs       ; A[0]       ; 21.700 ; 21.700 ; Fall       ; A[0]            ;
; romoe       ; A[0]       ; 21.700 ; 21.700 ; Fall       ; A[0]            ;
; romwr       ; A[0]       ; 21.700 ; 21.700 ; Fall       ; A[0]            ;
; D[*]        ; clock      ; 13.600 ; 13.600 ; Fall       ; clock           ;
;  D[0]       ; clock      ; 13.600 ; 13.600 ; Fall       ; clock           ;
;  D[1]       ; clock      ; 13.600 ; 13.600 ; Fall       ; clock           ;
;  D[2]       ; clock      ; 13.600 ; 13.600 ; Fall       ; clock           ;
;  D[3]       ; clock      ; 13.600 ; 13.600 ; Fall       ; clock           ;
;  D[4]       ; clock      ; 13.600 ; 13.600 ; Fall       ; clock           ;
;  D[5]       ; clock      ; 13.600 ; 13.600 ; Fall       ; clock           ;
;  D[6]       ; clock      ; 13.600 ; 13.600 ; Fall       ; clock           ;
;  D[7]       ; clock      ; 13.600 ; 13.600 ; Fall       ; clock           ;
; spi_clock   ; clock      ; 6.400  ; 6.400  ; Fall       ; clock           ;
; spi_dataout ; clock      ; 13.700 ; 13.700 ; Fall       ; clock           ;
; mapcondout  ; mreq       ; 9.700  ; 9.700  ; Fall       ; mreq            ;
; ramoe       ; mreq       ; 17.300 ; 17.300 ; Fall       ; mreq            ;
; ramwr       ; mreq       ; 17.300 ; 17.300 ; Fall       ; mreq            ;
; romcs       ; mreq       ; 17.300 ; 17.300 ; Fall       ; mreq            ;
; romoe       ; mreq       ; 17.300 ; 17.300 ; Fall       ; mreq            ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; card[*]     ; A[0]       ; 21.300 ; 21.300 ; Rise       ; A[0]            ;
;  card[0]    ; A[0]       ; 21.300 ; 21.300 ; Rise       ; A[0]            ;
;  card[1]    ; A[0]       ; 21.300 ; 21.300 ; Rise       ; A[0]            ;
; clock_as    ; A[0]       ; 10.700 ; 10.700 ; Rise       ; A[0]            ;
; clock_cs    ; A[0]       ; 10.700 ; 10.700 ; Rise       ; A[0]            ;
; clock_rd    ; A[0]       ; 10.700 ; 10.700 ; Rise       ; A[0]            ;
; clock_wr    ; A[0]       ; 10.700 ; 10.700 ; Rise       ; A[0]            ;
; bankout[*]  ; A[0]       ; 21.300 ; 21.300 ; Fall       ; A[0]            ;
;  bankout[0] ; A[0]       ; 21.300 ; 21.300 ; Fall       ; A[0]            ;
;  bankout[1] ; A[0]       ; 21.400 ; 21.400 ; Fall       ; A[0]            ;
;  bankout[2] ; A[0]       ; 21.400 ; 21.400 ; Fall       ; A[0]            ;
;  bankout[3] ; A[0]       ; 21.300 ; 21.300 ; Fall       ; A[0]            ;
;  bankout[4] ; A[0]       ; 21.300 ; 21.300 ; Fall       ; A[0]            ;
;  bankout[5] ; A[0]       ; 21.300 ; 21.300 ; Fall       ; A[0]            ;
; clock_as    ; A[0]       ; 10.700 ; 10.700 ; Fall       ; A[0]            ;
; clock_cs    ; A[0]       ; 10.700 ; 10.700 ; Fall       ; A[0]            ;
; clock_rd    ; A[0]       ; 10.700 ; 10.700 ; Fall       ; A[0]            ;
; clock_wr    ; A[0]       ; 10.700 ; 10.700 ; Fall       ; A[0]            ;
; ramoe       ; A[0]       ; 21.700 ; 21.700 ; Fall       ; A[0]            ;
; ramwr       ; A[0]       ; 21.300 ; 21.300 ; Fall       ; A[0]            ;
; romcs       ; A[0]       ; 21.700 ; 21.700 ; Fall       ; A[0]            ;
; romoe       ; A[0]       ; 21.700 ; 21.700 ; Fall       ; A[0]            ;
; romwr       ; A[0]       ; 21.700 ; 21.700 ; Fall       ; A[0]            ;
; D[*]        ; clock      ; 13.600 ; 13.600 ; Fall       ; clock           ;
;  D[0]       ; clock      ; 13.600 ; 13.600 ; Fall       ; clock           ;
;  D[1]       ; clock      ; 13.600 ; 13.600 ; Fall       ; clock           ;
;  D[2]       ; clock      ; 13.600 ; 13.600 ; Fall       ; clock           ;
;  D[3]       ; clock      ; 13.600 ; 13.600 ; Fall       ; clock           ;
;  D[4]       ; clock      ; 13.600 ; 13.600 ; Fall       ; clock           ;
;  D[5]       ; clock      ; 13.600 ; 13.600 ; Fall       ; clock           ;
;  D[6]       ; clock      ; 13.600 ; 13.600 ; Fall       ; clock           ;
;  D[7]       ; clock      ; 13.600 ; 13.600 ; Fall       ; clock           ;
; spi_clock   ; clock      ; 6.400  ; 6.400  ; Fall       ; clock           ;
; spi_dataout ; clock      ; 13.700 ; 13.700 ; Fall       ; clock           ;
; mapcondout  ; mreq       ; 9.700  ; 9.700  ; Fall       ; mreq            ;
; ramoe       ; mreq       ; 17.300 ; 17.300 ; Fall       ; mreq            ;
; ramwr       ; mreq       ; 17.300 ; 17.300 ; Fall       ; mreq            ;
; romcs       ; mreq       ; 17.300 ; 17.300 ; Fall       ; mreq            ;
; romoe       ; mreq       ; 17.300 ; 17.300 ; Fall       ; mreq            ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[1]       ; D[0]        ; 17.300 ;        ;        ; 17.300 ;
; A[1]       ; D[1]        ; 17.300 ;        ;        ; 17.300 ;
; A[1]       ; D[2]        ; 17.300 ;        ;        ; 17.300 ;
; A[1]       ; D[3]        ; 17.300 ;        ;        ; 17.300 ;
; A[1]       ; D[4]        ; 17.300 ;        ;        ; 17.300 ;
; A[1]       ; D[5]        ; 17.300 ;        ;        ; 17.300 ;
; A[1]       ; D[6]        ; 17.300 ;        ;        ; 17.300 ;
; A[1]       ; D[7]        ; 17.300 ;        ;        ; 17.300 ;
; A[1]       ; clock_as    ; 10.700 ;        ;        ; 10.700 ;
; A[1]       ; clock_cs    ; 10.700 ; 14.400 ; 14.400 ; 10.700 ;
; A[1]       ; clock_rd    ; 10.700 ;        ;        ; 10.700 ;
; A[1]       ; clock_wr    ; 10.700 ;        ;        ; 10.700 ;
; A[1]       ; iorqe       ; 17.300 ;        ;        ; 17.300 ;
; A[2]       ; D[0]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[2]       ; D[1]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[2]       ; D[2]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[2]       ; D[3]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[2]       ; D[4]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[2]       ; D[5]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[2]       ; D[6]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[2]       ; D[7]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[2]       ; clock_as    ; 10.700 ;        ;        ; 10.700 ;
; A[2]       ; clock_cs    ; 10.700 ; 14.400 ; 14.400 ; 10.700 ;
; A[2]       ; clock_rd    ; 10.700 ;        ;        ; 10.700 ;
; A[2]       ; clock_wr    ; 10.700 ;        ;        ; 10.700 ;
; A[2]       ; iorqe       ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[3]       ; D[0]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[3]       ; D[1]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[3]       ; D[2]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[3]       ; D[3]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[3]       ; D[4]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[3]       ; D[5]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[3]       ; D[6]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[3]       ; D[7]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[3]       ; clock_as    ;        ; 10.700 ; 10.700 ;        ;
; A[3]       ; clock_cs    ; 14.400 ; 10.700 ; 10.700 ; 14.400 ;
; A[3]       ; clock_rd    ;        ; 10.700 ; 10.700 ;        ;
; A[3]       ; clock_wr    ;        ; 10.700 ; 10.700 ;        ;
; A[3]       ; iorqe       ;        ; 17.300 ; 17.300 ;        ;
; A[4]       ; D[0]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[4]       ; D[1]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[4]       ; D[2]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[4]       ; D[3]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[4]       ; D[4]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[4]       ; D[5]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[4]       ; D[6]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[4]       ; D[7]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[4]       ; clock_as    ; 10.700 ;        ;        ; 10.700 ;
; A[4]       ; clock_cs    ; 10.700 ; 14.400 ; 14.400 ; 10.700 ;
; A[4]       ; clock_rd    ; 10.700 ;        ;        ; 10.700 ;
; A[4]       ; clock_wr    ; 10.700 ;        ;        ; 10.700 ;
; A[4]       ; iorqe       ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[5]       ; D[0]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[5]       ; D[1]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[5]       ; D[2]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[5]       ; D[3]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[5]       ; D[4]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[5]       ; D[5]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[5]       ; D[6]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[5]       ; D[7]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[5]       ; clock_as    ; 10.700 ;        ;        ; 10.700 ;
; A[5]       ; clock_cs    ; 10.700 ; 14.400 ; 14.400 ; 10.700 ;
; A[5]       ; clock_rd    ; 10.700 ;        ;        ; 10.700 ;
; A[5]       ; clock_wr    ; 10.700 ;        ;        ; 10.700 ;
; A[5]       ; iorqe       ; 17.300 ;        ;        ; 17.300 ;
; A[6]       ; D[0]        ; 17.300 ;        ;        ; 17.300 ;
; A[6]       ; D[1]        ; 17.300 ;        ;        ; 17.300 ;
; A[6]       ; D[2]        ; 17.300 ;        ;        ; 17.300 ;
; A[6]       ; D[3]        ; 17.300 ;        ;        ; 17.300 ;
; A[6]       ; D[4]        ; 17.300 ;        ;        ; 17.300 ;
; A[6]       ; D[5]        ; 17.300 ;        ;        ; 17.300 ;
; A[6]       ; D[6]        ; 17.300 ;        ;        ; 17.300 ;
; A[6]       ; D[7]        ; 17.300 ;        ;        ; 17.300 ;
; A[6]       ; clock_as    ; 10.700 ;        ;        ; 10.700 ;
; A[6]       ; clock_cs    ; 10.700 ; 14.400 ; 14.400 ; 10.700 ;
; A[6]       ; clock_rd    ; 10.700 ;        ;        ; 10.700 ;
; A[6]       ; clock_wr    ; 10.700 ;        ;        ; 10.700 ;
; A[6]       ; iorqe       ; 17.300 ;        ;        ; 17.300 ;
; A[7]       ; D[0]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[7]       ; D[1]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[7]       ; D[2]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[7]       ; D[3]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[7]       ; D[4]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[7]       ; D[5]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[7]       ; D[6]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[7]       ; D[7]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[7]       ; clock_as    ; 10.700 ;        ;        ; 10.700 ;
; A[7]       ; clock_cs    ; 10.700 ; 14.400 ; 14.400 ; 10.700 ;
; A[7]       ; clock_rd    ; 10.700 ;        ;        ; 10.700 ;
; A[7]       ; clock_wr    ; 10.700 ;        ;        ; 10.700 ;
; A[7]       ; iorqe       ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[8]       ; clock_as    ; 10.100 ;        ;        ; 10.100 ;
; A[8]       ; clock_cs    ; 10.100 ; 13.800 ; 13.800 ; 10.100 ;
; A[8]       ; clock_rd    ; 10.100 ;        ;        ; 10.100 ;
; A[8]       ; clock_wr    ; 10.100 ;        ;        ; 10.100 ;
; A[9]       ; clock_as    ; 10.100 ;        ;        ; 10.100 ;
; A[9]       ; clock_cs    ; 10.100 ; 13.800 ; 13.800 ; 10.100 ;
; A[9]       ; clock_rd    ; 10.100 ;        ;        ; 10.100 ;
; A[9]       ; clock_wr    ; 10.100 ;        ;        ; 10.100 ;
; A[10]      ; clock_as    ; 10.100 ;        ;        ; 10.100 ;
; A[10]      ; clock_cs    ; 10.100 ; 13.800 ; 13.800 ; 10.100 ;
; A[10]      ; clock_rd    ; 10.100 ;        ;        ; 10.100 ;
; A[10]      ; clock_wr    ; 10.100 ;        ;        ; 10.100 ;
; A[11]      ; clock_as    ; 10.100 ;        ;        ; 10.100 ;
; A[11]      ; clock_cs    ; 10.100 ; 13.800 ; 13.800 ; 10.100 ;
; A[11]      ; clock_rd    ; 10.100 ;        ;        ; 10.100 ;
; A[11]      ; clock_wr    ; 10.100 ;        ;        ; 10.100 ;
; A[12]      ; clock_as    ; 10.100 ;        ;        ; 10.100 ;
; A[12]      ; clock_cs    ; 13.800 ; 10.100 ; 10.100 ; 13.800 ;
; A[12]      ; clock_rd    ; 10.100 ;        ;        ; 10.100 ;
; A[12]      ; clock_wr    ; 10.100 ;        ;        ; 10.100 ;
; A[13]      ; bankout[0]  ; 10.600 ;        ;        ; 10.600 ;
; A[13]      ; bankout[1]  ; 10.600 ;        ;        ; 10.600 ;
; A[13]      ; bankout[2]  ; 10.600 ;        ;        ; 10.600 ;
; A[13]      ; bankout[3]  ; 10.600 ;        ;        ; 10.600 ;
; A[13]      ; bankout[4]  ; 10.600 ;        ;        ; 10.600 ;
; A[13]      ; bankout[5]  ; 10.600 ;        ;        ; 10.600 ;
; A[13]      ; clock_as    ;        ; 10.600 ; 10.600 ;        ;
; A[13]      ; clock_cs    ; 10.600 ; 14.300 ; 14.300 ; 10.600 ;
; A[13]      ; clock_rd    ; 10.600 ;        ;        ; 10.600 ;
; A[13]      ; clock_wr    ; 10.600 ;        ;        ; 10.600 ;
; A[13]      ; ramoe       ; 10.600 ;        ;        ; 10.600 ;
; A[13]      ; ramwr       ;        ; 11.200 ; 11.200 ;        ;
; A[13]      ; romoe       ;        ; 10.600 ; 10.600 ;        ;
; A[13]      ; romwr       ;        ; 10.600 ; 10.600 ;        ;
; A[14]      ; clock_as    ; 10.500 ;        ;        ; 10.500 ;
; A[14]      ; clock_cs    ; 10.500 ; 14.200 ; 14.200 ; 10.500 ;
; A[14]      ; clock_rd    ;        ; 10.500 ; 10.500 ;        ;
; A[14]      ; clock_wr    ;        ; 10.500 ; 10.500 ;        ;
; A[14]      ; ramoe       ;        ; 10.500 ; 10.500 ;        ;
; A[14]      ; ramwr       ; 10.500 ;        ;        ; 10.500 ;
; A[14]      ; romoe       ;        ; 10.500 ; 10.500 ;        ;
; A[14]      ; romwr       ;        ; 10.500 ; 10.500 ;        ;
; A[15]      ; clock_as    ; 10.500 ;        ;        ; 10.500 ;
; A[15]      ; clock_cs    ; 10.500 ; 14.200 ; 14.200 ; 10.500 ;
; A[15]      ; clock_rd    ; 10.500 ;        ;        ; 10.500 ;
; A[15]      ; clock_wr    ; 10.500 ;        ;        ; 10.500 ;
; A[15]      ; ramoe       ;        ; 10.500 ; 10.500 ;        ;
; A[15]      ; ramwr       ; 10.500 ;        ;        ; 10.500 ;
; A[15]      ; romoe       ;        ; 10.500 ; 10.500 ;        ;
; A[15]      ; romwr       ;        ; 10.500 ; 10.500 ;        ;
; D[7]       ; clock_cs    ;        ; 10.100 ; 10.100 ;        ;
; eprom      ; BLK         ;        ; 11.200 ; 11.200 ;        ;
; eprom      ; D[0]        ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; eprom      ; D[1]        ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; eprom      ; D[2]        ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; eprom      ; D[3]        ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; eprom      ; D[4]        ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; eprom      ; D[5]        ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; eprom      ; D[6]        ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; eprom      ; D[7]        ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; eprom      ; iorqe       ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; eprom      ; ramoe       ;        ; 11.200 ; 11.200 ;        ;
; eprom      ; ramwr       ; 11.200 ;        ;        ; 11.200 ;
; eprom      ; romcs       ; 11.200 ;        ;        ; 11.200 ;
; eprom      ; romoe       ;        ; 11.200 ; 11.200 ;        ;
; eprom      ; romwr       ; 11.200 ;        ;        ; 11.200 ;
; iorq       ; D[0]        ;        ; 17.300 ; 17.300 ;        ;
; iorq       ; D[1]        ;        ; 17.300 ; 17.300 ;        ;
; iorq       ; D[2]        ;        ; 17.300 ; 17.300 ;        ;
; iorq       ; D[3]        ;        ; 17.300 ; 17.300 ;        ;
; iorq       ; D[4]        ;        ; 17.300 ; 17.300 ;        ;
; iorq       ; D[5]        ;        ; 17.300 ; 17.300 ;        ;
; iorq       ; D[6]        ;        ; 17.300 ; 17.300 ;        ;
; iorq       ; D[7]        ;        ; 17.300 ; 17.300 ;        ;
; iorq       ; clock_as    ;        ; 10.700 ; 10.700 ;        ;
; iorq       ; clock_cs    ; 14.400 ; 10.700 ; 10.700 ; 14.400 ;
; iorq       ; clock_rd    ;        ; 10.700 ; 10.700 ;        ;
; iorq       ; clock_wr    ;        ; 10.700 ; 10.700 ;        ;
; m1         ; D[0]        ; 17.300 ;        ;        ; 17.300 ;
; m1         ; D[1]        ; 17.300 ;        ;        ; 17.300 ;
; m1         ; D[2]        ; 17.300 ;        ;        ; 17.300 ;
; m1         ; D[3]        ; 17.300 ;        ;        ; 17.300 ;
; m1         ; D[4]        ; 17.300 ;        ;        ; 17.300 ;
; m1         ; D[5]        ; 17.300 ;        ;        ; 17.300 ;
; m1         ; D[6]        ; 17.300 ;        ;        ; 17.300 ;
; m1         ; D[7]        ; 17.300 ;        ;        ; 17.300 ;
; m1         ; clock_as    ; 10.700 ;        ;        ; 10.700 ;
; m1         ; clock_cs    ; 10.700 ; 14.400 ; 14.400 ; 10.700 ;
; m1         ; clock_rd    ; 10.700 ;        ;        ; 10.700 ;
; m1         ; clock_wr    ; 10.700 ;        ;        ; 10.700 ;
; m1         ; iorqe       ; 17.300 ;        ;        ; 17.300 ;
; rd         ; D[0]        ;        ; 16.800 ; 16.800 ;        ;
; rd         ; D[1]        ;        ; 16.800 ; 16.800 ;        ;
; rd         ; D[2]        ;        ; 16.800 ; 16.800 ;        ;
; rd         ; D[3]        ;        ; 16.800 ; 16.800 ;        ;
; rd         ; D[4]        ;        ; 16.800 ; 16.800 ;        ;
; rd         ; D[5]        ;        ; 16.800 ; 16.800 ;        ;
; rd         ; D[6]        ;        ; 16.800 ; 16.800 ;        ;
; rd         ; D[7]        ;        ; 16.800 ; 16.800 ;        ;
; rd         ; clock_rd    ;        ; 10.200 ; 10.200 ;        ;
; rd         ; ramoe       ;        ; 10.200 ; 10.200 ;        ;
; rd         ; romoe       ;        ; 10.200 ; 10.200 ;        ;
; reset      ; clock_cs    ;        ; 10.900 ; 10.900 ;        ;
; wr         ; clock_as    ;        ; 10.900 ; 10.900 ;        ;
; wr         ; clock_cs    ; 14.600 ; 10.900 ; 10.900 ; 14.600 ;
; wr         ; clock_wr    ;        ; 10.900 ; 10.900 ;        ;
; wr         ; ramwr       ; 11.500 ;        ;        ; 11.500 ;
; wr         ; romwr       ;        ; 10.900 ; 10.900 ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[1]       ; D[0]        ; 17.300 ;        ;        ; 17.300 ;
; A[1]       ; D[1]        ; 17.300 ;        ;        ; 17.300 ;
; A[1]       ; D[2]        ; 17.300 ;        ;        ; 17.300 ;
; A[1]       ; D[3]        ; 17.300 ;        ;        ; 17.300 ;
; A[1]       ; D[4]        ; 17.300 ;        ;        ; 17.300 ;
; A[1]       ; D[5]        ; 17.300 ;        ;        ; 17.300 ;
; A[1]       ; D[6]        ; 17.300 ;        ;        ; 17.300 ;
; A[1]       ; D[7]        ; 17.300 ;        ;        ; 17.300 ;
; A[1]       ; clock_as    ; 10.700 ;        ;        ; 10.700 ;
; A[1]       ; clock_cs    ; 10.700 ; 14.400 ; 14.400 ; 10.700 ;
; A[1]       ; clock_rd    ; 10.700 ;        ;        ; 10.700 ;
; A[1]       ; clock_wr    ; 10.700 ;        ;        ; 10.700 ;
; A[1]       ; iorqe       ; 17.300 ;        ;        ; 17.300 ;
; A[2]       ; D[0]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[2]       ; D[1]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[2]       ; D[2]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[2]       ; D[3]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[2]       ; D[4]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[2]       ; D[5]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[2]       ; D[6]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[2]       ; D[7]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[2]       ; clock_as    ; 10.700 ;        ;        ; 10.700 ;
; A[2]       ; clock_cs    ; 10.700 ; 14.400 ; 14.400 ; 10.700 ;
; A[2]       ; clock_rd    ; 10.700 ;        ;        ; 10.700 ;
; A[2]       ; clock_wr    ; 10.700 ;        ;        ; 10.700 ;
; A[2]       ; iorqe       ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[3]       ; D[0]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[3]       ; D[1]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[3]       ; D[2]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[3]       ; D[3]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[3]       ; D[4]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[3]       ; D[5]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[3]       ; D[6]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[3]       ; D[7]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[3]       ; clock_as    ;        ; 10.700 ; 10.700 ;        ;
; A[3]       ; clock_cs    ; 14.400 ; 10.700 ; 10.700 ; 14.400 ;
; A[3]       ; clock_rd    ;        ; 10.700 ; 10.700 ;        ;
; A[3]       ; clock_wr    ;        ; 10.700 ; 10.700 ;        ;
; A[3]       ; iorqe       ;        ; 17.300 ; 17.300 ;        ;
; A[4]       ; D[0]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[4]       ; D[1]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[4]       ; D[2]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[4]       ; D[3]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[4]       ; D[4]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[4]       ; D[5]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[4]       ; D[6]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[4]       ; D[7]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[4]       ; clock_as    ; 10.700 ;        ;        ; 10.700 ;
; A[4]       ; clock_cs    ; 10.700 ; 14.400 ; 14.400 ; 10.700 ;
; A[4]       ; clock_rd    ; 10.700 ;        ;        ; 10.700 ;
; A[4]       ; clock_wr    ; 10.700 ;        ;        ; 10.700 ;
; A[4]       ; iorqe       ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[5]       ; D[0]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[5]       ; D[1]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[5]       ; D[2]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[5]       ; D[3]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[5]       ; D[4]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[5]       ; D[5]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[5]       ; D[6]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[5]       ; D[7]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[5]       ; clock_as    ; 10.700 ;        ;        ; 10.700 ;
; A[5]       ; clock_cs    ; 10.700 ; 14.400 ; 14.400 ; 10.700 ;
; A[5]       ; clock_rd    ; 10.700 ;        ;        ; 10.700 ;
; A[5]       ; clock_wr    ; 10.700 ;        ;        ; 10.700 ;
; A[5]       ; iorqe       ; 17.300 ;        ;        ; 17.300 ;
; A[6]       ; D[0]        ; 17.300 ;        ;        ; 17.300 ;
; A[6]       ; D[1]        ; 17.300 ;        ;        ; 17.300 ;
; A[6]       ; D[2]        ; 17.300 ;        ;        ; 17.300 ;
; A[6]       ; D[3]        ; 17.300 ;        ;        ; 17.300 ;
; A[6]       ; D[4]        ; 17.300 ;        ;        ; 17.300 ;
; A[6]       ; D[5]        ; 17.300 ;        ;        ; 17.300 ;
; A[6]       ; D[6]        ; 17.300 ;        ;        ; 17.300 ;
; A[6]       ; D[7]        ; 17.300 ;        ;        ; 17.300 ;
; A[6]       ; clock_as    ; 10.700 ;        ;        ; 10.700 ;
; A[6]       ; clock_cs    ; 10.700 ; 14.400 ; 14.400 ; 10.700 ;
; A[6]       ; clock_rd    ; 10.700 ;        ;        ; 10.700 ;
; A[6]       ; clock_wr    ; 10.700 ;        ;        ; 10.700 ;
; A[6]       ; iorqe       ; 17.300 ;        ;        ; 17.300 ;
; A[7]       ; D[0]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[7]       ; D[1]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[7]       ; D[2]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[7]       ; D[3]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[7]       ; D[4]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[7]       ; D[5]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[7]       ; D[6]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[7]       ; D[7]        ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[7]       ; clock_as    ; 10.700 ;        ;        ; 10.700 ;
; A[7]       ; clock_cs    ; 10.700 ; 14.400 ; 14.400 ; 10.700 ;
; A[7]       ; clock_rd    ; 10.700 ;        ;        ; 10.700 ;
; A[7]       ; clock_wr    ; 10.700 ;        ;        ; 10.700 ;
; A[7]       ; iorqe       ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; A[8]       ; clock_as    ; 10.100 ;        ;        ; 10.100 ;
; A[8]       ; clock_cs    ; 10.100 ; 13.800 ; 13.800 ; 10.100 ;
; A[8]       ; clock_rd    ; 10.100 ;        ;        ; 10.100 ;
; A[8]       ; clock_wr    ; 10.100 ;        ;        ; 10.100 ;
; A[9]       ; clock_as    ; 10.100 ;        ;        ; 10.100 ;
; A[9]       ; clock_cs    ; 10.100 ; 13.800 ; 13.800 ; 10.100 ;
; A[9]       ; clock_rd    ; 10.100 ;        ;        ; 10.100 ;
; A[9]       ; clock_wr    ; 10.100 ;        ;        ; 10.100 ;
; A[10]      ; clock_as    ; 10.100 ;        ;        ; 10.100 ;
; A[10]      ; clock_cs    ; 10.100 ; 13.800 ; 13.800 ; 10.100 ;
; A[10]      ; clock_rd    ; 10.100 ;        ;        ; 10.100 ;
; A[10]      ; clock_wr    ; 10.100 ;        ;        ; 10.100 ;
; A[11]      ; clock_as    ; 10.100 ;        ;        ; 10.100 ;
; A[11]      ; clock_cs    ; 10.100 ; 13.800 ; 13.800 ; 10.100 ;
; A[11]      ; clock_rd    ; 10.100 ;        ;        ; 10.100 ;
; A[11]      ; clock_wr    ; 10.100 ;        ;        ; 10.100 ;
; A[12]      ; clock_as    ; 10.100 ;        ;        ; 10.100 ;
; A[12]      ; clock_cs    ; 13.800 ; 10.100 ; 10.100 ; 13.800 ;
; A[12]      ; clock_rd    ; 10.100 ;        ;        ; 10.100 ;
; A[12]      ; clock_wr    ; 10.100 ;        ;        ; 10.100 ;
; A[13]      ; bankout[0]  ; 10.600 ;        ;        ; 10.600 ;
; A[13]      ; bankout[1]  ; 10.600 ;        ;        ; 10.600 ;
; A[13]      ; bankout[2]  ; 10.600 ;        ;        ; 10.600 ;
; A[13]      ; bankout[3]  ; 10.600 ;        ;        ; 10.600 ;
; A[13]      ; bankout[4]  ; 10.600 ;        ;        ; 10.600 ;
; A[13]      ; bankout[5]  ; 10.600 ;        ;        ; 10.600 ;
; A[13]      ; clock_as    ;        ; 10.600 ; 10.600 ;        ;
; A[13]      ; clock_cs    ; 10.600 ; 14.300 ; 14.300 ; 10.600 ;
; A[13]      ; clock_rd    ; 10.600 ;        ;        ; 10.600 ;
; A[13]      ; clock_wr    ; 10.600 ;        ;        ; 10.600 ;
; A[13]      ; ramoe       ; 10.600 ;        ;        ; 10.600 ;
; A[13]      ; ramwr       ;        ; 11.200 ; 11.200 ;        ;
; A[13]      ; romoe       ;        ; 10.600 ; 10.600 ;        ;
; A[13]      ; romwr       ;        ; 10.600 ; 10.600 ;        ;
; A[14]      ; clock_as    ; 10.500 ;        ;        ; 10.500 ;
; A[14]      ; clock_cs    ; 10.500 ; 14.200 ; 14.200 ; 10.500 ;
; A[14]      ; clock_rd    ;        ; 10.500 ; 10.500 ;        ;
; A[14]      ; clock_wr    ;        ; 10.500 ; 10.500 ;        ;
; A[14]      ; ramoe       ;        ; 10.500 ; 10.500 ;        ;
; A[14]      ; ramwr       ; 10.500 ;        ;        ; 10.500 ;
; A[14]      ; romoe       ;        ; 10.500 ; 10.500 ;        ;
; A[14]      ; romwr       ;        ; 10.500 ; 10.500 ;        ;
; A[15]      ; clock_as    ; 10.500 ;        ;        ; 10.500 ;
; A[15]      ; clock_cs    ; 10.500 ; 14.200 ; 14.200 ; 10.500 ;
; A[15]      ; clock_rd    ; 10.500 ;        ;        ; 10.500 ;
; A[15]      ; clock_wr    ; 10.500 ;        ;        ; 10.500 ;
; A[15]      ; ramoe       ;        ; 10.500 ; 10.500 ;        ;
; A[15]      ; ramwr       ; 10.500 ;        ;        ; 10.500 ;
; A[15]      ; romoe       ;        ; 10.500 ; 10.500 ;        ;
; A[15]      ; romwr       ;        ; 10.500 ; 10.500 ;        ;
; D[7]       ; clock_cs    ;        ; 10.100 ; 10.100 ;        ;
; eprom      ; BLK         ;        ; 11.200 ; 11.200 ;        ;
; eprom      ; D[0]        ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; eprom      ; D[1]        ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; eprom      ; D[2]        ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; eprom      ; D[3]        ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; eprom      ; D[4]        ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; eprom      ; D[5]        ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; eprom      ; D[6]        ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; eprom      ; D[7]        ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; eprom      ; iorqe       ; 17.800 ; 17.800 ; 17.800 ; 17.800 ;
; eprom      ; ramoe       ;        ; 11.200 ; 11.200 ;        ;
; eprom      ; ramwr       ; 11.200 ;        ;        ; 11.200 ;
; eprom      ; romcs       ; 11.200 ;        ;        ; 11.200 ;
; eprom      ; romoe       ;        ; 11.200 ; 11.200 ;        ;
; eprom      ; romwr       ; 11.200 ;        ;        ; 11.200 ;
; iorq       ; D[0]        ;        ; 17.300 ; 17.300 ;        ;
; iorq       ; D[1]        ;        ; 17.300 ; 17.300 ;        ;
; iorq       ; D[2]        ;        ; 17.300 ; 17.300 ;        ;
; iorq       ; D[3]        ;        ; 17.300 ; 17.300 ;        ;
; iorq       ; D[4]        ;        ; 17.300 ; 17.300 ;        ;
; iorq       ; D[5]        ;        ; 17.300 ; 17.300 ;        ;
; iorq       ; D[6]        ;        ; 17.300 ; 17.300 ;        ;
; iorq       ; D[7]        ;        ; 17.300 ; 17.300 ;        ;
; iorq       ; clock_as    ;        ; 10.700 ; 10.700 ;        ;
; iorq       ; clock_cs    ; 14.400 ; 10.700 ; 10.700 ; 14.400 ;
; iorq       ; clock_rd    ;        ; 10.700 ; 10.700 ;        ;
; iorq       ; clock_wr    ;        ; 10.700 ; 10.700 ;        ;
; m1         ; D[0]        ; 17.300 ;        ;        ; 17.300 ;
; m1         ; D[1]        ; 17.300 ;        ;        ; 17.300 ;
; m1         ; D[2]        ; 17.300 ;        ;        ; 17.300 ;
; m1         ; D[3]        ; 17.300 ;        ;        ; 17.300 ;
; m1         ; D[4]        ; 17.300 ;        ;        ; 17.300 ;
; m1         ; D[5]        ; 17.300 ;        ;        ; 17.300 ;
; m1         ; D[6]        ; 17.300 ;        ;        ; 17.300 ;
; m1         ; D[7]        ; 17.300 ;        ;        ; 17.300 ;
; m1         ; clock_as    ; 10.700 ;        ;        ; 10.700 ;
; m1         ; clock_cs    ; 10.700 ; 14.400 ; 14.400 ; 10.700 ;
; m1         ; clock_rd    ; 10.700 ;        ;        ; 10.700 ;
; m1         ; clock_wr    ; 10.700 ;        ;        ; 10.700 ;
; m1         ; iorqe       ; 17.300 ;        ;        ; 17.300 ;
; rd         ; D[0]        ;        ; 16.800 ; 16.800 ;        ;
; rd         ; D[1]        ;        ; 16.800 ; 16.800 ;        ;
; rd         ; D[2]        ;        ; 16.800 ; 16.800 ;        ;
; rd         ; D[3]        ;        ; 16.800 ; 16.800 ;        ;
; rd         ; D[4]        ;        ; 16.800 ; 16.800 ;        ;
; rd         ; D[5]        ;        ; 16.800 ; 16.800 ;        ;
; rd         ; D[6]        ;        ; 16.800 ; 16.800 ;        ;
; rd         ; D[7]        ;        ; 16.800 ; 16.800 ;        ;
; rd         ; clock_rd    ;        ; 10.200 ; 10.200 ;        ;
; rd         ; ramoe       ;        ; 10.200 ; 10.200 ;        ;
; rd         ; romoe       ;        ; 10.200 ; 10.200 ;        ;
; reset      ; clock_cs    ;        ; 10.900 ; 10.900 ;        ;
; wr         ; clock_as    ;        ; 10.900 ; 10.900 ;        ;
; wr         ; clock_cs    ; 14.600 ; 10.900 ; 10.900 ; 14.600 ;
; wr         ; clock_wr    ;        ; 10.900 ; 10.900 ;        ;
; wr         ; ramwr       ; 11.500 ;        ;        ; 11.500 ;
; wr         ; romwr       ;        ; 10.900 ; 10.900 ;        ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; D[*]      ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
; iorqe     ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
; iorqe     ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; D[*]      ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
; iorqe     ; A[0]       ; 17.300 ;      ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
; iorqe     ; A[0]       ; 17.300 ;      ; Fall       ; A[0]            ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
; iorqe     ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
; iorqe     ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
; iorqe     ; A[0]       ; 17.300    ;           ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
; iorqe     ; A[0]       ; 17.300    ;           ; Fall       ; A[0]            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[0]     ; 0        ; 0        ; 0        ; 1        ;
; A[0]       ; clock    ; 0        ; 0        ; 30       ; 30       ;
; clock      ; clock    ; 0        ; 0        ; 0        ; 656      ;
; A[0]       ; mreq     ; 0        ; 0        ; 5        ; 5        ;
; mreq       ; mreq     ; 0        ; 0        ; 0        ; 3        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[0]     ; 0        ; 0        ; 0        ; 1        ;
; A[0]       ; clock    ; 0        ; 0        ; 30       ; 30       ;
; clock      ; clock    ; 0        ; 0        ; 0        ; 656      ;
; A[0]       ; mreq     ; 0        ; 0        ; 5        ; 5        ;
; mreq       ; mreq     ; 0        ; 0        ; 0        ; 3        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 32    ; 32   ;
; Unconstrained Input Port Paths  ; 413   ; 413  ;
; Unconstrained Output Ports      ; 30    ; 30   ;
; Unconstrained Output Port Paths ; 250   ; 250  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Nov 15 11:38:14 2025
Info: Command: quartus_sta divmmc -c divmmc
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (335095): TimeQuest Timing Analyzer does not support the analysis of latches as synchronous elements for the currently selected device family.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'divmmc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name mreq mreq
    Info (332105): create_clock -period 1.000 -name A[0] A[0]
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "clock_cs$latch~9|[1]"
    Warning (332126): Node "clock_cs$latch~9|dataout"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.100
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.100      -329.100 clock 
    Info (332119):    -9.900       -19.400 mreq 
    Info (332119):    -9.900        -9.900 A[0] 
Info (332146): Worst-case hold slack is 0.200
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.200         0.000 mreq 
    Info (332119):     3.500         0.000 clock 
    Info (332119):     6.800         0.000 A[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.500      -203.000 clock 
    Info (332119):    -3.500       -70.000 A[0] 
    Info (332119):    -3.500       -14.000 mreq 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4556 megabytes
    Info: Processing ended: Sat Nov 15 11:38:15 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


