---
version: 0.0.4
tags:
  - #automation
  - #development
  - #eww
  - #jakubc
  - #knowledge
  - #linux
  - #secondbrain
created: 2025-11-21
modified: 2025-12-01
author: jakubc
title: "üß† AVX i AVX2 **Advanced Vector Extensions**"






owner: jakubc
---


# üß† AVX i AVX2 **Advanced Vector Extensions**

> [!summary] **Definicja**
> **AVX (Advanced Vector Extensions)** i **AVX2** to **rozszerzenia zestawu instrukcji x86/x86‚Äë64** typu **SIMD**. Nie sƒÖ mikroarchitekturƒÖ. DodajƒÖ 256‚Äëbitowe rejestry **YMM**, kodowanie **VEX** i trzy‚Äëoperandowe instrukcje. **AVX** koncentruje siƒô na FP, **AVX2** rozszerza pe≈Çne 256‚Äëbit na INT i wprowadza `gather`.

> [!info] **ISA ‚â† mikroarchitektura**
> **ISA** to ‚Äûco CPU umie‚Äù (instrukcje i rejestry). **Mikroarchitektura** to ‚Äûjak CPU jest zbudowane‚Äù (np. Haswell, Zen). AVX/AVX2 nale≈ºƒÖ do ISA, a nie do nazw pokroju Haswell/Zen.


## üóìÔ∏è Historia i znaczenie historyczne

| Rok | Producent | Mikroarchitektura | Wydarzenie |
|---:|:--|:--|:--|
| **2011** | Intel | **Sandy Bridge** | Pierwszy **AVX** w mainstreamie. |
| **2011 Q4** | AMD | **Bulldozer** | Pierwsze **AVX** u AMD. |
| **2013** | Intel | **Haswell** | Debiut **AVX2** + `gather`. |
| **2015‚Üí2017** | AMD | **Excavator ‚Üí Zen** | **AVX2** w AMD wchodzi do mainstreamu. |

> [!tip] **Dlaczego to by≈Ço wa≈ºne**
> AVX ustandaryzowa≈Ç 256‚Äëbit SIMD na x86. AVX2 scali≈Ç ≈õwiat INT i FP w 256‚Äëbit, co upro≈õci≈Ço pisanie jƒÖder numerycznych i przyspieszy≈Ço biblioteki HPC/AI.


## üß© Architektura rozszerze≈Ñ

- **Rejestry:** `XMM` 128‚Äëbit, **`YMM` 256‚Äëbit** (XMM = dolna po≈Ç√≥wka YMM).  
- **AVX (FP):** `add/sub/mul/div/sqrt`, blend/permute, ≈Çadowania/zapisy wyr√≥wnane i niewyr√≥wnane.  
- **AVX2 (INT):** 256‚Äëbit dla INT8/16/32/64, szerokie shifty, `vperm*`, `vinserti128`/`vextracti128`, **`vpgather*`**.  
- **FMA3:** formalnie osobne, zwykle wsp√≥≈Çwystƒôpuje z AVX2.  
- **OS:** wymagane **XSAVE/XRSTOR** i bit **OSXSAVE**; poprawne bity w **XCR0** dla SSE i AVX.


## üß™ Znaczenie w AI (CPU inference i pre/post‚Äëprocessing)

> [!tip] **Biblioteki korzystajƒÖce z AVX/AVX2**
> - **oneDNN** ‚Äî dispatcher ISA, sterowanie przez `ONEDNN_MAX_CPU_ISA`.  
> - **FBGEMM** (PyTorch x86) ‚Äî optymalizacje INT8 wymagajƒÖ **AVX2+**.  
> - **XNNPACK** ‚Äî szybkie jƒÖdra na x86/ARM/WASM.  
> - **ONNX Runtime** ‚Äî ≈õcie≈ºki x86 wykorzystujƒÖ AVX/AVX2 gdy dostƒôpne.  
> - **llama.cpp / ggml** ‚Äî ≈õcie≈ºki AVX/AVX2 dla LLM na CPU z kwantyzacjami.

**Kiedy AVX2 ma sens**  
- Ma≈Çe batch‚Äôe, niska latencja, ograniczone TDP, brak GPU.  
- Operator‚Äëheavy pre/post‚Äëprocessing (konwersje, normalizacje, softmax, GEMV).  
- INT8/FP16 emulowane na CPU i klasyczne DSP/CV.

**Ograniczenia**  
- **AVX ratio offset**: d≈Çugie wektorowe ≈Çadunki obni≈ºajƒÖ turbo.  
- **`gather`** na starszych rdzeniach bywa wolny; preferuj data‚Äëlayouty SoA i przetasowania zamiast rozproszonych dostƒôp√≥w.  
- **≈Åatki bezpiecze≈Ñstwa (GDS/Downfall)** mogƒÖ spowolniƒá ≈õcie≈ºki z `gather`.


## üåç Gdzie spotykane (architektury i platformy)

> [!abstract] **x86, gdzie jest AVX/AVX2**
> - **Intel**: AVX od **Sandy Bridge**; **AVX2** od **Haswell**; szeroko w Core/Xeon kolejnych generacji. Wybrane linie niskomocowe historycznie ograniczone.  
> - **AMD**: AVX od **Bulldozer**; **AVX2** od **Excavator**, powszechnie od **Zen**.

> [!note] **Gdzie nie ma AVX/AVX2**
> - **ARM/Apple Silicon**: brak AVX; odpowiedniki **NEON/AdvSIMD** i **SVE2**.  
> - **RISC‚ÄëV**: brak AVX; odpowiednik **RVV (RISC‚ÄëV Vector)**.  
> - **POWER/POWERPC**: brak AVX; odpowiednik **VSX/AltiVec**.  
> - **MIPS**: brak AVX; odpowiednik **MSA**.


## üõ†Ô∏è Programowanie

**Flagi kompilatora**  
- GCC/Clang: `-mavx`, `-mavx2` (opcjonalnie `-mfma`) lub `-march=haswell` / `-march=znver1` i nowsze.

**Detekcja w runtime (skr√≥t)**  
```c
// CPUID: wsparcie AVX/AVX2 + OSXSAVE
// XGETBV(XCR0): wymagane bity SSE(1) i AVX(2)
// U≈ºyj ≈õcie≈ºek AVX/AVX2 tylko je≈õli (XCR0 & 0x6) == 0x6
```

**Praktyka danych**  
- Wyr√≥wnuj do 32 B, minimalizuj cross‚Äëlane.  
- Unikaj niewyr√≥wnanych dostƒôp√≥w w gorƒÖcych pƒôtlach.  
- Eliminuj `gather` przez przekszta≈Çcenie layoutu lub prefetch/transpozycje.


## ‚úÖ Checklist operacyjny

- [ ] W≈ÇƒÖcz `-mavx2 -mfma` lub `-march=haswell/znver1`.  
- [ ] U≈ºyj bibliotek z dispatcherem ISA (oneDNN/FBGEMM/XNNPACK/ONNX Runtime).  
- [ ] Zapewnij fallback SSE2/NEON/SVE2 i wyb√≥r w runtime.  
- [ ] Profiluj IPC, BW i udzia≈Ç `gather`; mierz wp≈Çyw AVX‚Äëoffset.  
- [ ] Zweryfikuj ≈Çatki GDS w firmware/OS dla docelowych CPU.


## üîó Materia≈Çy ≈∫r√≥d≈Çowe i referencje
- AVX/AVX2 ‚Äî przeglƒÖd: https://en.wikipedia.org/wiki/Advanced_Vector_Extensions  
- Intel SDM: https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html  
- Haswell new instructions (AVX2): https://community.intel.com/t5/Intel-ISA-Extensions/Haswell-New-Instructions-posted/td-p/807600  
- oneDNN: https://github.com/oneapi-src/oneDNN  
- FBGEMM: https://github.com/pytorch/FBGEMM  
- XNNPACK: https://github.com/google/XNNPACK  
- ONNX Runtime: https://onnxruntime.ai/  
- llama.cpp: https://github.com/ggml-org/llama.cpp  
- ARM NEON: https://developer.arm.com/documentation/101028/0010/Advanced-SIMD--Neon--intrinsics  
- ARM SVE2: https://developer.arm.com/architectures/instruction-sets/sve  
- RISC‚ÄëV RVV: https://github.com/riscv/riscv-v-spec

## üîó Backlinks

- [[jakubc]]
- [[INDEX]]
- [[core]]

---
*Auto-generated backlinks for cluster connectivity*