---
slug: mousepad-asic
title: "Alfombrilla ASIC"
description: "Un repaso detallado de la alfombrilla de escritorio ASIC con explicaciones por secciones: Verilog, timing, CDC, clock gating, PRBS, punto fijo y representaci칩n de signo."
date: 2026-01-11
tags: [asic, verilog, proyectos]
draft: false
---

<img src="/img/asic-mousepad.png" alt="Alfombrilla ASIC" style="max-width:100%;height:auto;" />

Esta alfombrilla naci칩 de una necesidad sencilla: tener a mano, sobre la mesa, una referencia clara y visual con los conceptos que m치s consulto cuando trabajo en dise침o digital. Quer칤a algo inmediato que funcionara como una chuleta pr치ctica durante las sesiones de trabajo, y que adem치s quedara bien en el escritorio 游땙.

Trabajo en dise침o de ASIC (microchips), centrado en la parte RTL y en el an치lisis de timing para la s칤ntesis l칩gica; por eso gran parte del contenido est치 orientado a problemas reales que aparecen en el desarrollo de RTL, la s칤ntesis, la simulaci칩n y la integraci칩n en silicio.

La imagen que ves arriba re칰ne en un solo plano los bloques m치s 칰tiles para el d칤a a d칤a: desde sintaxis b치sica y operadores en Verilog hasta conceptos de metastabilidad, sincronizaci칩n y estrategias de ahorro de energ칤a. No pretende servir de documentaci칩n ni nada por el estilo: su valor est치 en que contiene las cosas b치sicas y la informaci칩n est치 ordenada para consultarla en segundos.

Si quieres ver los detalles, puedes visitar la p치gina dedicada a la alfombrilla, **[Alfombrilla ASIC](/mousepad)**. All칤 hay un visor con zoom para poder ver los detalles en alta resoluci칩n 游댌.

## Herramientas usadas

Us칠 **<a href="https://www.drawio.com/" target="_blank" rel="noreferrer noopener">Draw.io</a>** para todo el dise침o. Draw.io es la copia open source de Microsoft Visio, aunque en mi opini칩n es mejor en casi todos los aspectos.

## Contenidos

Quer칤a que la alfombrilla fuera una chuleta visual con lo esencial de ASIC, con ejemplos m칤nimos y diagramas limpios, siendo a la vez 칰til y agradable a la vista.

- **Sintaxis b치sica de Verilog:** recordatorios somo c칩mo declarar *unpacked arrays* o c칩mo usar los `genvar` correctamente para instanciar m칩dulos.
- **Setup y Hold:** diagrama temporal para recordar qu칠 representan los tiempos de setup y hold y las ecuaciones b치sicas que deben cumplirse para respetar el timing.
- **PRBS (Pseudorandom Binary Sequence):** esquema e idea b치sica de implementaci칩n de un PRBS. Me apetec칤a tener la arquitectura y c칩digo Verilog de alg칰n bloque chulo, y un PRBS me pareci칩 buena opci칩n.
- **Clock gating cell:** una celda de clock gating con diagrama para ver c칩mo se evitan los glitches en el reloj.
- **Tabla de operadores en Verilog:** referencia compacta de operadores aritm칠ticos, l칩gicos, bitwise, shifts y concatenaci칩n.
- **Metastabilidad:** contiene un diagrama temporal de lo que puede ocurrir si se violan los tiempos de setup y hold.
- **Sincronizador CDC de dos flip-flops:** patr칩n est치ndar para cruzar se침ales entre dominios de reloj.
- **Notaci칩n de punto fijo:** interpretaci칩n de formatos con signo y sin signo, resoluci칩n y rango.
- **Representaci칩n de signo:** comparaci칩n r치pida entre *sign-magnitude*, *1's complement* y *2's complement*.

Como ves, tiene un poco de todo, pero tampoco tiene material super t칠cnico. Lo que m치s me interesaba era que fuera limpia y bonita.

## C칩mo conseguirla

Si te interesa una copia f칤sica, visita la p치gina dedicada: **[Alfombrilla ASIC](/mousepad)**. All칤 encontrar치s una forma de contacto para pedirla 游뗵.