Links: [[INC]]

https://moodle.vut.cz/pluginfile.php/871552/course/section/100866/HW%20Akcelerace%202025.pdf
### Na čem závisí rychlost výpočtu?
1. použitý algoritmus
2. procesor (výpočetní prvek)
	- technologie výroby
	- architektura
	- počet jader

### Algoritmus se realizuje dvěma způsoby
1. *Implementace pomocí programu*
	- řízení programem (např.: v jazyku C)
	- sekvenční zpracování programu (na jádrech)
2. *Implementace pomocí HW architektury*
	- chování dáno zapojením obvodových prvků, které pracují paralelně
		- paralismus (o hodně více násobný)
	- ASIC, FPGA

![[Pasted image 20250213131253.png|590]]


Procesor ALU s jednou násobičkou. V každém kroku umí násobit pouze jeden prvek.
- Takže pomocí HW 
	- menší plocha na čipu, menší spotřeba energie
	
![[Pasted image 20250213131656.png]]

![[Pasted image 20250213131843.png]]
- Můžeme každý znak přečíst a porovnat zároveň
	- Takže to uděláme v jednom kroku
	- ![[Pasted image 20250213132019.png]]
	- ![[Pasted image 20250213132031.png]]
	
## Aplikace vhodné pro HW akceleraci
- Zpracování obrazu a videa in real time
- Šifrování dat a bezpečnost
- Síťová infrastruktura
- Algoritmy pro AI
- Vyhledávání v databázi, akcelerace úložiště

### Příklad: Zpracování dat na síti
Router:
- ![[Pasted image 20250213132424.png|400]]
- Data chodí velice rychle
- *Časově kritické operace*
	- Musíme provádět operace
	- **Filtrace paketů** - pravidla, zda může projit
	- **Hledání signatur útoků**
	- **Stavové zpracování síťového provozu**


Normální CPUs jsou general purpose, nikoliv pro určitou úlohu.

![[Pasted image 20250213133116.png|450]]
**ASIC**
- zadrátované řešení pro firewall
	- ale pokud chci přidat podmínku, musím koupit nový
	- Nejrychlejší PRO *NEMĚNNÉ ÚLOHY* v čase
**Reprogrammable Hardware**
- v jazyce VHDL
- typicky FPGA
- architekturu si napropgramujeme, pak to nahrajeme do čipu a máme to
	- třeba si uděláme akcelerátor pro crypto
- kontinuálně můžeme zlepšovat kvalitu
- *MENŠÍ efektivita* a výkonnost než ASIC (kvůli flexibilitě)

Vysokorychlostní sítě se akcelerují pomocí FPGA.

