# 高介电常数金属栅极技术替代传统多晶硅栅极的技术解析

## 传统多晶硅栅极技术的局限性
传统MOSFET（金属-氧化物-半导体场效应晶体管）采用多晶硅（Poly-Si）作为栅极材料，并结合二氧化硅（SiO₂）作为栅介质。随着半导体工艺节点缩小至45nm以下，该技术面临两大根本性问题：
1. **栅极耗尽效应（Poly Depletion Effect）**：当多晶硅栅极施加电压时，靠近栅介质处会形成耗尽层，导致等效栅介质厚度增加，降低了栅控能力。实测表明，28nm工艺中多晶硅耗尽会使阈值电压漂移50mV以上。
2. **量子隧穿 leakage**：当SiO₂厚度减薄至1.2nm以下（约5个原子层），电子通过量子隧穿效应穿透栅介质，导致静态功耗指数级增长。90nm工艺中栅漏电流已达100A/cm²量级。

## 高介电常数金属栅极（HKMG）的解决方案
HKMG（High-κ Metal Gate）技术通过材料革新解决了上述问题，其核心创新包含两方面：

### 高介电常数（High-κ）栅介质
采用氧化铪（HfO₂，κ≈25）、氧化锆（ZrO₂，κ≈20）等材料替代SiO₂（κ=3.9）：
- **物理厚度优势**：在相同等效氧化层厚度（EOT）下，High-κ介质实际物理厚度可达SiO₂的3-5倍。例如1nm EOT对应的HfO₂厚度约为3nm，大幅抑制量子隧穿。
- **界面工程**：需在High-κ/Si界面插入0.5-1nm的SiO₂缓冲层（Interface Layer）以降低界面态密度（Dit），Intel 45nm工艺采用HfO₂/SiO₂双层结构使Dit<1×10¹¹/cm²·eV。

### 金属栅极（Metal Gate）
选用功函数可调的金属体系（如TiN/TaN复合栅）替代多晶硅：
- **消除耗尽层**：金属费米能级固定，不会形成耗尽区，使栅控能力提升20%以上。
- **功函数工程**：通过调整金属组合（如PMOS用TiN/W，NMOS用TaN/TiAl）实现对称阈值电压。IBM的32nm HKMG技术中，金属栅使Vth调控精度达到±30mV。

## HKMG带来的性能提升
根据台积电28nm工艺实测数据，相比传统多晶硅栅极：
1. **驱动电流提升**：NMOS/PMOS饱和电流分别增加18%/25%
2. **漏电控制**：栅极漏电流降低至0.1nA/μm量级（降幅达1000倍）
3. **可靠性增强**：TDDB（时间相关介电击穿）寿命延长10倍以上
4. **功耗优化**：静态功耗降低40%，动态功耗下降15%

该项技术已成为28nm及以下工艺的标准配置，FinFET和GAA(Gate-All-Around)架构均继承发展了HKMG技术路线。