# Circuits-Combinational-Logic
第三部分


module top_module (
    input in1,
    input in2,
    output out);
    
    assign out = ~in2 & in1;

endmodule

总结：
一次通过。
