/*
###############################################################
#  Generated by:      Cadence Innovus 21.14-s109_1
#  OS:                Linux x86_64(Host ID caen-vnc-mi11.engin.umich.edu)
#  Generated on:      Sun Apr  2 18:51:19 2023
#  Design:            Main_controller
#  Command:           saveNetlist /afs/umich.edu/class/eecs627/w23/groups/group4/CNN_LSTM/Main_controller/apr/controller/data/Main_controller.apr.physical.v -excludeLeafCell -phys -includePowerGround -excludeCellInst {PCORNER PFILLH PFILLQ PFILL1  FILL1TR FILL2TR FILL4TR FILL8TR FILL16TR FILL32TR FILL64TR}
###############################################################
*/
/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Ultra(TM) in wire load mode
// Version   : T-2022.03-SP3
// Date      : Sun Apr  2 18:33:37 2023
/////////////////////////////////////////////////////////////
module Main_controller (
	clk, 
	reset, 
	wrb, 
	PE_state, 
	wrb_addr, 
	rdB_addr, 
	mem_addr, 
	SRAM_in_A_addr, 
	SRAM_in_B_addr, 
	SRAM_WENB1, 
	SRAM_WENB2, 
	SRAM_WENB3, 
	SRAM_WENB4);
   input clk;
   input reset;
   output wrb;
   output [2:0] PE_state;
   output [7:0] wrb_addr;
   output [3:0] rdB_addr;
   output [12:0] mem_addr;
   output [9:0] SRAM_in_A_addr;
   output [9:0] SRAM_in_B_addr;
   output SRAM_WENB1;
   output SRAM_WENB2;
   output SRAM_WENB3;
   output SRAM_WENB4;

   // Internal wires
   wire CTS_1;
   wire CTS_3;
   wire CTS_2;
   wire FE_DBTN0_n195;
   wire VSS;
   wire VDD;
   wire n194;
   wire n195;
   wire n196;
   wire n197;
   wire n199;
   wire n205;
   wire n206;
   wire n207;
   wire n208;
   wire n209;
   wire n210;
   wire n211;
   wire n212;
   wire n213;
   wire n214;
   wire n215;
   wire n216;
   wire n217;
   wire n218;
   wire n219;
   wire n220;
   wire n221;
   wire n222;
   wire n223;
   wire n224;
   wire n225;
   wire n226;
   wire n227;
   wire n228;
   wire n229;
   wire n230;
   wire n231;
   wire n232;
   wire n233;
   wire n234;
   wire n235;
   wire n236;
   wire n237;
   wire n238;
   wire n239;
   wire n240;
   wire n241;
   wire n242;
   wire n243;
   wire n244;
   wire n245;
   wire n246;
   wire n247;
   wire n248;
   wire n249;
   wire n250;
   wire n251;
   wire n252;
   wire n253;
   wire n254;
   wire n255;
   wire n257;
   wire n258;
   wire n259;
   wire n260;
   wire n261;
   wire n262;
   wire n263;
   wire n264;
   wire n265;
   wire n266;
   wire n267;
   wire n268;
   wire n269;
   wire n270;
   wire n271;
   wire n272;
   wire n273;
   wire n274;
   wire n275;
   wire n276;
   wire n277;
   wire n278;
   wire n279;
   wire n280;
   wire n281;
   wire n282;
   wire n283;
   wire n284;
   wire n286;
   wire n287;
   wire n288;
   wire n289;
   wire n290;
   wire n291;
   wire n292;
   wire n293;
   wire n294;
   wire n295;
   wire n296;
   wire n297;
   wire n298;
   wire n299;
   wire n300;
   wire n301;
   wire n302;
   wire n303;
   wire n304;
   wire n305;
   wire n306;
   wire n307;
   wire n308;
   wire n309;
   wire n310;
   wire n311;
   wire n312;
   wire n313;
   wire n314;
   wire n315;
   wire n316;
   wire n317;
   wire n318;
   wire n319;
   wire n320;
   wire n321;
   wire n322;
   wire n323;
   wire n325;
   wire n326;
   wire n327;
   wire n328;
   wire n329;
   wire n330;
   wire n331;
   wire n332;
   wire n333;
   wire n334;
   wire n335;
   wire n336;
   wire n337;
   wire n338;
   wire n339;
   wire n340;
   wire n341;
   wire n342;
   wire n343;
   wire n344;
   wire n345;
   wire n346;
   wire n347;
   wire n348;
   wire n349;
   wire n350;
   wire n351;
   wire n352;
   wire n353;
   wire n354;
   wire n355;
   wire n356;
   wire n357;
   wire n358;
   wire n359;
   wire n360;
   wire n361;
   wire n362;
   wire n363;
   wire n364;
   wire n365;
   wire n366;
   wire n367;
   wire n368;
   wire n369;
   wire n370;
   wire n371;
   wire n372;
   wire n373;
   wire n374;
   wire n375;
   wire n376;
   wire n377;
   wire n378;
   wire n379;
   wire n381;
   wire n382;
   wire n383;
   wire n384;
   wire n385;
   wire n386;
   wire n387;
   wire n388;
   wire n389;
   wire n390;
   wire n391;
   wire n392;
   wire n393;
   wire n394;
   wire n395;
   wire n396;
   wire n397;
   wire n398;
   wire n399;
   wire n400;
   wire n401;
   wire n402;
   wire n403;
   wire n404;
   wire n405;
   wire n406;
   wire n407;
   wire n408;
   wire n409;
   wire n410;
   wire n411;
   wire n412;
   wire n413;
   wire n414;
   wire n415;
   wire n416;
   wire n417;
   wire n418;
   wire n419;
   wire n420;
   wire n421;
   wire n422;
   wire n423;
   wire n424;
   wire n426;
   wire n427;
   wire n428;
   wire n429;
   wire n430;
   wire n431;
   wire n432;
   wire n433;
   wire n434;
   wire n435;
   wire n436;
   wire n437;
   wire n438;
   wire n439;
   wire n440;
   wire n441;
   wire n442;
   wire n443;
   wire n444;
   wire n446;
   wire n447;
   wire n448;
   wire n449;
   wire n450;
   wire n451;
   wire n452;
   wire n453;
   wire n454;
   wire n455;
   wire n456;
   wire n457;
   wire n458;
   wire n459;
   wire n461;
   wire n462;
   wire n463;
   wire n464;
   wire n465;
   wire n466;
   wire n467;
   wire n468;
   wire n469;
   wire n470;
   wire n471;
   wire n472;
   wire n473;
   wire n474;
   wire n475;
   wire n476;
   wire n477;
   wire n478;
   wire n479;
   wire n480;
   wire n481;
   wire n482;
   wire n483;
   wire n484;
   wire n485;
   wire n486;
   wire n487;
   wire n488;
   wire n490;
   wire n491;
   wire n492;
   wire n493;
   wire n495;
   wire n496;
   wire n497;
   wire n498;
   wire n499;
   wire n500;
   wire n501;
   wire n502;
   wire n503;
   wire n504;
   wire n505;
   wire n506;
   wire n507;
   wire n508;
   wire n509;
   wire n510;
   wire n511;
   wire n512;
   wire n513;
   wire n514;
   wire n515;
   wire n516;
   wire n517;
   wire n518;
   wire n519;
   wire n520;
   wire n521;
   wire n522;
   wire n523;
   wire n524;
   wire n525;
   wire n526;
   wire n527;
   wire n528;
   wire n529;
   wire n530;
   wire n531;
   wire n532;
   wire n533;
   wire n534;
   wire n536;
   wire n537;
   wire n538;
   wire n539;
   wire n540;
   wire n541;
   wire n542;
   wire n543;
   wire n544;
   wire n545;
   wire n546;
   wire n547;
   wire n548;
   wire n549;
   wire n550;
   wire n551;
   wire n552;
   wire n553;
   wire n554;
   wire n555;
   wire n556;
   wire n557;
   wire n558;
   wire n559;
   wire n561;
   wire n562;
   wire n563;
   wire n564;
   wire n565;
   wire n566;
   wire n567;
   wire n568;
   wire n569;
   wire n570;
   wire n571;
   wire n572;
   wire n573;
   wire n574;
   wire n575;
   wire n576;
   wire n578;
   wire n579;
   wire n580;
   wire n581;
   wire n582;
   wire n583;
   wire n584;
   wire n585;
   wire n586;
   wire n587;
   wire n588;
   wire n589;
   wire n590;
   wire n591;
   wire n592;
   wire n593;
   wire n594;
   wire n595;
   wire n596;
   wire n597;
   wire n598;
   wire n599;
   wire n600;
   wire n601;
   wire n602;
   wire n603;
   wire n604;
   wire n605;
   wire n606;
   wire n607;
   wire n608;
   wire n609;
   wire n610;
   wire n611;
   wire n612;
   wire n613;
   wire n614;
   wire n615;
   wire n616;
   wire n617;
   wire n619;
   wire n621;
   wire n622;
   wire n623;
   wire n624;
   wire n625;
   wire n626;
   wire n627;
   wire n628;
   wire n629;
   wire n630;
   wire n631;
   wire n632;
   wire n633;
   wire n634;
   wire n635;
   wire n636;
   wire n637;
   wire n638;
   wire n639;
   wire n640;
   wire n641;
   wire n642;
   wire n643;
   wire n644;
   wire n645;
   wire n646;
   wire n647;
   wire n648;
   wire n649;
   wire n650;
   wire n651;
   wire n652;
   wire n653;
   wire n654;
   wire n655;
   wire n656;
   wire n657;
   wire n658;
   wire n659;
   wire n660;
   wire n661;
   wire n662;
   wire n663;
   wire n664;
   wire n665;
   wire n666;
   wire n667;
   wire n668;
   wire n669;
   wire n671;
   wire n672;
   wire n673;
   wire n674;
   wire n675;
   wire n676;
   wire n677;
   wire n678;
   wire n679;
   wire n680;
   wire n681;
   wire n682;
   wire n683;
   wire n685;
   wire n686;
   wire n687;
   wire n688;
   wire n689;
   wire n690;
   wire n691;
   wire n692;
   wire n693;
   wire n694;
   wire n695;
   wire n696;
   wire n697;
   wire n698;
   wire n699;
   wire n700;
   wire n701;
   wire n702;
   wire n703;
   wire n711;
   wire n712;
   wire n714;
   wire n715;
   wire n716;
   wire n717;
   wire n718;
   wire n719;
   wire n720;
   wire n721;
   wire n722;
   wire n723;
   wire n724;
   wire n725;
   wire n726;
   wire n727;
   wire n728;
   wire n729;
   wire n730;
   wire n731;
   wire n732;
   wire n733;
   wire n734;
   wire n735;
   wire n736;
   wire n737;
   wire n738;
   wire n739;
   wire n740;
   wire n741;
   wire n742;
   wire n743;
   wire n744;
   wire n745;
   wire n746;
   wire n747;
   wire n748;
   wire n749;
   wire n750;
   wire n751;
   wire n752;
   wire n753;
   wire n754;
   wire n755;
   wire n756;
   wire n757;
   wire n758;
   wire n759;
   wire n760;
   wire n761;
   wire n762;
   wire n763;
   wire n764;
   wire n765;
   wire n766;
   wire n767;
   wire n768;
   wire n769;
   wire n770;
   wire n771;
   wire n772;
   wire n773;
   wire n774;
   wire n775;
   wire n776;
   wire n777;
   wire n778;
   wire n779;
   wire n780;
   wire n781;
   wire n782;
   wire n783;
   wire n784;
   wire n785;
   wire n786;
   wire n787;
   wire n792;
   wire n802;
   wire n803;
   wire n804;
   wire n805;
   wire n806;
   wire n807;
   wire n808;
   wire n809;
   wire n811;
   wire n812;
   wire n813;
   wire n814;
   wire n815;
   wire n816;
   wire n817;
   wire n818;
   wire n819;
   wire n831;
   wire n832;
   wire n833;
   wire n834;
   wire n835;
   wire n836;
   wire n838;
   wire n839;
   wire n854;
   wire n855;
   wire n856;
   wire n857;
   wire n858;
   wire n861;
   wire [2:0] rdb_temp;

   // Module instantiations
   CLKINVX16TR CTS_ccl_a_inv_00002 (
	.A(CTS_1),
	.Y(CTS_3), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX20TR CTS_ccl_a_inv_00001 (
	.A(CTS_1),
	.Y(CTS_2), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX8TR CTS_ccl_a_inv_00005 (
	.A(clk),
	.Y(CTS_1), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX12TR PLACEDFE_OFC0_n194 (
	.A(n194),
	.Y(n199), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4TR PLACEDFE_DBTC0_n195 (
	.A(n195),
	.Y(FE_DBTN0_n195), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG3_S3 (
	.D(n712),
	.CK(CTS_3),
	.Q(n857), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG0_S1 (
	.D(rdb_temp[0]),
	.CK(CTS_3),
	.Q(n856), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX4TR clk_r_REG74_S5 (
	.D(n764),
	.CK(CTS_3),
	.Q(n839), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG75_S6 (
	.D(n839),
	.CK(CTS_3),
	.Q(n838), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG1_S1 (
	.D(rdb_temp[1]),
	.CK(CTS_3),
	.Q(n835), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFHQX2TR clk_r_REG21_S1 (
	.D(n759),
	.CK(CTS_2),
	.Q(n831), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG62_S2 (
	.D(n744),
	.CK(CTS_3),
	.Q(n816), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG68_S1 (
	.D(n742),
	.CK(CTS_2),
	.Q(n814), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG66_S1 (
	.D(n740),
	.CK(CTS_2),
	.Q(n812), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG2_S2 (
	.D(n861),
	.CK(CTS_3),
	.Q(n806), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX2TR clk_r_REG31_S1 (
	.D(n734),
	.CK(CTS_3),
	.Q(n805), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX4TR clk_r_REG23_S3 (
	.D(n724),
	.CK(CTS_2),
	.Q(SRAM_in_A_addr[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG44_S4 (
	.D(n714),
	.CK(CTS_2),
	.Q(n785), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG5_S1 (
	.D(rdb_temp[2]),
	.CK(CTS_3),
	.Q(n784), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFHQX2TR clk_r_REG33_S1 (
	.D(n732),
	.CK(CTS_2),
	.Q(n803), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFHQX4TR clk_r_REG70_S2 (
	.D(n779),
	.CK(CTS_2),
	.Q(n854), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFHQX2TR clk_r_REG32_S1 (
	.D(n733),
	.CK(CTS_3),
	.Q(n804), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFHQX1TR clk_r_REG67_S2 (
	.D(n780),
	.CK(CTS_2),
	.Q(n855), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX4TR clk_r_REG76_S2 (
	.D(n722),
	.CK(CTS_2),
	.Q(SRAM_in_A_addr[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFHQX4TR clk_r_REG26_S1 (
	.D(n762),
	.CK(CTS_3),
	.Q(n834), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFHQX4TR clk_r_REG72_S1 (
	.D(n761),
	.CK(CTS_3),
	.Q(n833), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFHQX2TR clk_r_REG63_S1 (
	.D(n760),
	.CK(CTS_2),
	.Q(n832), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX4TR clk_r_REG29_S2 (
	.D(n750),
	.CK(CTS_2),
	.Q(SRAM_in_A_addr[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG41_S1 (
	.D(n737),
	.CK(CTS_2),
	.Q(n809), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG8_S2 (
	.D(n777),
	.CK(CTS_2),
	.Q(mem_addr[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG43_S3 (
	.D(n716),
	.CK(CTS_2),
	.Q(n787), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG40_S2 (
	.D(n763),
	.CK(CTS_3),
	.Q(wrb_addr[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG34_S2 (
	.D(n747),
	.CK(CTS_3),
	.Q(n819), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG65_S3 (
	.D(n725),
	.CK(CTS_2),
	.Q(SRAM_in_A_addr[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG12_S2 (
	.D(n773),
	.CK(CTS_2),
	.Q(mem_addr[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG20_S1 (
	.D(n735),
	.CK(CTS_2),
	.Q(n807), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG61_S2 (
	.D(n745),
	.CK(CTS_2),
	.Q(n817), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG47_S5 (
	.D(n758),
	.CK(CTS_2),
	.Q(SRAM_in_B_addr[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG49_S5 (
	.D(n756),
	.CK(CTS_3),
	.Q(SRAM_in_B_addr[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG57_S1 (
	.D(n782),
	.CK(CTS_3),
	.Q(wrb_addr[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG38_S1 (
	.D(n783),
	.CK(CTS_3),
	.Q(wrb_addr[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG58_S1 (
	.D(n778),
	.CK(CTS_3),
	.Q(wrb_addr[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG39_S1 (
	.D(n720),
	.CK(CTS_3),
	.Q(wrb_addr[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG59_S1 (
	.D(n719),
	.CK(CTS_3),
	.Q(wrb_addr[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG50_S5 (
	.D(n755),
	.CK(CTS_3),
	.Q(SRAM_in_B_addr[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG9_S2 (
	.D(n776),
	.CK(CTS_2),
	.Q(mem_addr[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG27_S2 (
	.D(n752),
	.CK(CTS_2),
	.Q(SRAM_in_A_addr[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG15_S2 (
	.D(n771),
	.CK(CTS_2),
	.Q(mem_addr[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG13_S2 (
	.D(n770),
	.CK(CTS_2),
	.Q(mem_addr[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG53_S5 (
	.D(n754),
	.CK(CTS_3),
	.Q(SRAM_in_B_addr[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG51_S6 (
	.D(n728),
	.CK(CTS_3),
	.Q(SRAM_in_B_addr[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG11_S2 (
	.D(n774),
	.CK(CTS_2),
	.Q(mem_addr[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG46_S5 (
	.D(n729),
	.CK(CTS_3),
	.Q(SRAM_in_B_addr[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG10_S2 (
	.D(n775),
	.CK(CTS_2),
	.Q(mem_addr[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG48_S5 (
	.D(n757),
	.CK(CTS_3),
	.Q(SRAM_in_B_addr[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG37_S1 (
	.D(n721),
	.CK(CTS_3),
	.Q(n792), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG55_S1 (
	.D(n718),
	.CK(CTS_3),
	.Q(wrb_addr[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG71_S1 (
	.D(n741),
	.CK(CTS_2),
	.Q(n813), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG60_S2 (
	.D(n746),
	.CK(CTS_3),
	.Q(n818), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG14_S2 (
	.D(n772),
	.CK(CTS_2),
	.Q(mem_addr[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFHQX4TR clk_r_REG30_S2 (
	.D(n749),
	.CK(CTS_3),
	.Q(SRAM_in_A_addr[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFHQX2TR clk_r_REG69_S2 (
	.D(n731),
	.CK(CTS_2),
	.Q(n802), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX4TR clk_r_REG64_S2 (
	.D(n748),
	.CK(CTS_2),
	.Q(SRAM_in_A_addr[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX4TR clk_r_REG28_S4 (
	.D(n751),
	.CK(CTS_3),
	.Q(SRAM_in_A_addr[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX4TR clk_r_REG35_S1 (
	.D(n739),
	.CK(CTS_3),
	.Q(n811), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG52_S5 (
	.D(n727),
	.CK(CTS_3),
	.Q(SRAM_in_B_addr[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG25_S1 (
	.D(n743),
	.CK(CTS_2),
	.Q(n815), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG7_S2 (
	.D(n768),
	.CK(CTS_2),
	.Q(mem_addr[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG45_S5 (
	.D(n730),
	.CK(CTS_2),
	.Q(SRAM_in_B_addr[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG16_S2 (
	.D(n769),
	.CK(CTS_2),
	.Q(mem_addr[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG6_S1 (
	.D(n767),
	.CK(CTS_2),
	.Q(mem_addr[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG17_S1 (
	.D(n766),
	.CK(CTS_2),
	.Q(mem_addr[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG18_S1 (
	.D(n765),
	.CK(CTS_2),
	.Q(mem_addr[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG56_S1 (
	.D(n717),
	.CK(CTS_3),
	.Q(wrb_addr[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG19_S1 (
	.D(n781),
	.CK(CTS_2),
	.Q(n858), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG4_S2 (
	.D(n711),
	.CK(CTS_3),
	.Q(n836), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U285 (
	.A0(n683),
	.A1(n548),
	.B0(n681),
	.B1(mem_addr[8]),
	.Y(n773), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U286 (
	.A0(n683),
	.A1(n212),
	.B0(n681),
	.B1(n809),
	.Y(n737), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U287 (
	.A0(n512),
	.A1(n199),
	.B0(n855),
	.B1(n613),
	.Y(n780), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U288 (
	.A0(n662),
	.A1(n551),
	.B0(n660),
	.B1(SRAM_in_B_addr[6]),
	.Y(n757), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U289 (
	.A0(n662),
	.A1(n508),
	.B0(n660),
	.B1(SRAM_in_B_addr[2]),
	.Y(n727), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U290 (
	.A0(n199),
	.A1(n341),
	.B0(n194),
	.B1(n819),
	.Y(n747), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U291 (
	.A0(n196),
	.A1(SRAM_in_A_addr[9]),
	.B0(n502),
	.Y(n726), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U292 (
	.A0(n683),
	.A1(n342),
	.B0(n681),
	.B1(n787),
	.Y(n716), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI2BB1X1TR U294 (
	.A0N(SRAM_in_B_addr[8]),
	.A1N(n305),
	.B0(n662),
	.Y(n310), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U295 (
	.A0(n265),
	.A1(n559),
	.B0(n558),
	.Y(n561), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1TR U296 (
	.A(n307),
	.B(n308),
	.Y(n309), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI211X1TR U297 (
	.A0(n501),
	.A1(n524),
	.B0(n500),
	.C0(n499),
	.Y(n502), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI22X1TR U298 (
	.A0(n531),
	.A1(n701),
	.B0(n414),
	.B1(n413),
	.Y(n415), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI22X1TR U299 (
	.A0(n629),
	.A1(SRAM_WENB3),
	.B0(n628),
	.B1(SRAM_WENB4),
	.Y(n210), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI22X1TR U300 (
	.A0(n629),
	.A1(SRAM_WENB2),
	.B0(n628),
	.B1(SRAM_WENB3),
	.Y(n342), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X2TR U302 (
	.A(n265),
	.B(n617),
	.Y(n400), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U303 (
	.A(n627),
	.B(n264),
	.Y(n623), 
	.VSS(VSS), 
	.VDD(VDD));
   MXI2X1TR U304 (
	.S0(n812),
	.B(n606),
	.A(n485),
	.Y(n486), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U305 (
	.A(n627),
	.B(n420),
	.Y(n624), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U306 (
	.A0(n478),
	.A1(n480),
	.B0(n479),
	.Y(n481), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X2TR U307 (
	.A(n606),
	.B(n554),
	.Y(n558), 
	.VSS(VSS), 
	.VDD(VDD));
   MXI2X1TR U308 (
	.S0(n470),
	.B(n471),
	.A(n472),
	.Y(n473), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR3X1TR U309 (
	.A(n426),
	.B(n839),
	.C(n469),
	.Y(n471), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U310 (
	.A(n295),
	.Y(n686), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X4TR U312 (
	.A(n337),
	.B(n336),
	.Y(n478), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U313 (
	.A(n337),
	.Y(n261), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X2TR U314 (
	.A(n426),
	.B(n325),
	.Y(n326), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U315 (
	.A(n312),
	.Y(n196), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U317 (
	.A(n282),
	.B(n281),
	.Y(n643), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X2TR U318 (
	.A(n289),
	.B(n288),
	.Y(n195), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U319 (
	.A(wrb_addr[2]),
	.B(wrb_addr[0]),
	.Y(n209), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U320 (
	.A(n359),
	.Y(n679), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U321 (
	.A(n855),
	.B(n802),
	.Y(n633), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X4TR U322 (
	.A(n283),
	.B(n479),
	.Y(n280), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X2TR U323 (
	.A(n479),
	.B(n839),
	.Y(n213), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U324 (
	.A(n455),
	.Y(n458), 
	.VSS(VSS), 
	.VDD(VDD));
   AND3X2TR U326 (
	.A(SRAM_in_B_addr[7]),
	.B(SRAM_in_B_addr[6]),
	.C(SRAM_in_B_addr[5]),
	.Y(n306), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X2TR U327 (
	.A(n438),
	.B(n437),
	.Y(n585), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U328 (
	.A(mem_addr[1]),
	.B(mem_addr[0]),
	.Y(n668), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U329 (
	.A(n509),
	.B(n814),
	.Y(n602), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U330 (
	.A(n591),
	.B(n374),
	.Y(n453), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U331 (
	.A(reset),
	.B(n811),
	.Y(n208), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X2TR U332 (
	.A(n273),
	.B(n267),
	.Y(n226), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U333 (
	.A(n436),
	.B(n470),
	.Y(n438), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U336 (
	.A(n802),
	.B(n832),
	.Y(n227), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X2TR U338 (
	.A(n225),
	.B(n802),
	.Y(n273), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U339 (
	.A(SRAM_in_A_addr[1]),
	.B(n832),
	.Y(n237), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U340 (
	.A(SRAM_in_A_addr[7]),
	.Y(n570), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U341 (
	.A(n232),
	.Y(n233), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U342 (
	.A(SRAM_in_A_addr[5]),
	.Y(n469), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U343 (
	.A(n642),
	.Y(n234), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U344 (
	.A(n854),
	.Y(n631), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U345 (
	.A(n805),
	.Y(n498), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U346 (
	.A(n802),
	.Y(n230), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U347 (
	.A(n834),
	.Y(n439), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U348 (
	.A(n833),
	.Y(n559), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U350 (
	.A(n466),
	.B(n328),
	.Y(n241), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U351 (
	.A(n804),
	.B(n803),
	.Y(n214), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X2TR U352 (
	.A(n834),
	.B(n833),
	.Y(n466), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U353 (
	.A(n240),
	.Y(n197), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X1TR U354 (
	.A(n833),
	.B(n832),
	.Y(n375), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U355 (
	.A(SRAM_in_A_addr[1]),
	.B(SRAM_in_A_addr[6]),
	.Y(n376), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U356 (
	.A(mem_addr[4]),
	.B(mem_addr[5]),
	.Y(n358), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX1TR U357 (
	.A(n318),
	.Y(n319), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U358 (
	.A(SRAM_in_A_addr[0]),
	.B(SRAM_in_A_addr[5]),
	.Y(n431), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U359 (
	.A(wrb_addr[4]),
	.Y(n315), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U360 (
	.A(n404),
	.Y(n504), 
	.VSS(VSS), 
	.VDD(VDD));
   OA21XLTR U361 (
	.A0(n509),
	.A1(n814),
	.B0(n602),
	.Y(n510), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI22X1TR U362 (
	.A0(n629),
	.A1(SRAM_WENB1),
	.B0(n628),
	.B1(SRAM_WENB2),
	.Y(n630), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U364 (
	.A0(n683),
	.A1(n372),
	.B0(n681),
	.B1(mem_addr[11]),
	.Y(n776), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U365 (
	.A0(n626),
	.A1(n817),
	.B0(n624),
	.Y(n745), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U366 (
	.A0(n616),
	.A1(n615),
	.B0(n614),
	.Y(n733), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U367 (
	.A0(n626),
	.A1(n818),
	.B0(n625),
	.Y(n746), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U368 (
	.A(n785),
	.Y(SRAM_WENB4), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X6TR U369 (
	.A(reset),
	.B(n702),
	.Y(n479), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X4TR U370 (
	.A(n213),
	.B(n312),
	.Y(n194), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X2TR U371 (
	.A(n412),
	.B(n346),
	.Y(n531), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X4TR U372 (
	.A(n478),
	.B(n411),
	.Y(n412), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI22X1TR U373 (
	.A0(n310),
	.A1(n309),
	.B0(n308),
	.B1(n662),
	.Y(n758), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U374 (
	.A(n683),
	.Y(n681), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U375 (
	.A(n690),
	.Y(n691), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U376 (
	.A(n694),
	.Y(n695), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U377 (
	.A(n402),
	.Y(n649), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U378 (
	.A(n530),
	.Y(n413), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U380 (
	.A(n409),
	.B(n688),
	.Y(n490), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U381 (
	.A(n700),
	.Y(n554), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U383 (
	.A(n208),
	.Y(n414), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U385 (
	.A(reset),
	.Y(n346), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U386 (
	.A(n813),
	.Y(n387), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U387 (
	.A(n835),
	.Y(n381), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U388 (
	.A(n809),
	.Y(SRAM_WENB1), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U389 (
	.A(wrb_addr[2]),
	.Y(n491), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U390 (
	.A(n807),
	.Y(n416), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U391 (
	.A(n786),
	.Y(SRAM_WENB2), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U392 (
	.A(n792),
	.Y(n701), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U393 (
	.A(n787),
	.Y(SRAM_WENB3), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U394 (
	.A(wrb_addr[7]),
	.Y(n313), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U395 (
	.A(mem_addr[4]),
	.Y(n678), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U396 (
	.A(n808),
	.Y(n417), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U398 (
	.A(SRAM_in_B_addr[9]),
	.Y(n302), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U399 (
	.A(wrb_addr[5]),
	.Y(n316), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U400 (
	.A(n819),
	.Y(n340), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKMX2X2TR U401 (
	.S0(n816),
	.B(n626),
	.A(n623),
	.Y(n744), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X2TR U402 (
	.A(n533),
	.B(n484),
	.Y(n739), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U403 (
	.A(n497),
	.B(SRAM_in_A_addr[9]),
	.Y(n500), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U404 (
	.A(rdb_temp[0]),
	.Y(n552), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X2TR U405 (
	.A(n355),
	.B(n346),
	.Y(n356), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X2TR U407 (
	.A(n452),
	.B(n451),
	.Y(n581), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X2TR U408 (
	.A(n347),
	.B(n346),
	.Y(n348), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X2TR U409 (
	.A(n350),
	.B(n346),
	.Y(n351), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X2TR U410 (
	.A(n368),
	.B(n346),
	.Y(n369), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X2TR U412 (
	.A(n346),
	.B(n676),
	.Y(n677), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X2TR U413 (
	.A(n680),
	.B(n346),
	.Y(n682), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U414 (
	.A(n611),
	.Y(n336), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U415 (
	.A(n491),
	.B(n492),
	.Y(n537), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U416 (
	.A(n585),
	.Y(n588), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U417 (
	.A(n591),
	.Y(n592), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U418 (
	.A(n563),
	.Y(n567), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X4TR U419 (
	.A(n206),
	.B(n477),
	.C(n306),
	.Y(n207), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U421 (
	.A(n490),
	.Y(n492), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U422 (
	.A(n644),
	.Y(n290), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X2TR U423 (
	.A(n518),
	.B(n517),
	.Y(n699), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U424 (
	.A(n818),
	.Y(n615), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U425 (
	.A(SRAM_in_B_addr[3]),
	.Y(n654), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U426 (
	.A(wrb_addr[1]),
	.Y(n409), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U427 (
	.A(n814),
	.Y(n511), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U428 (
	.A(mem_addr[5]),
	.Y(n344), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U429 (
	.A(n816),
	.Y(n564), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U430 (
	.A(mem_addr[0]),
	.Y(n663), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U431 (
	.A(SRAM_in_B_addr[7]),
	.Y(n385), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U432 (
	.A(mem_addr[6]),
	.Y(n349), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U433 (
	.A(mem_addr[7]),
	.Y(n353), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U434 (
	.A(mem_addr[2]),
	.Y(n669), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U435 (
	.A(mem_addr[3]),
	.Y(n674), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U436 (
	.A(n815),
	.Y(n605), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U437 (
	.A(SRAM_in_B_addr[2]),
	.Y(n506), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U438 (
	.A(mem_addr[10]),
	.Y(n367), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U439 (
	.A(mem_addr[12]),
	.Y(n541), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U440 (
	.A(SRAM_in_B_addr[4]),
	.Y(n406), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U442 (
	.A0(n199),
	.A1(n561),
	.B0(n194),
	.B1(n833),
	.Y(n761), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI21X1TR U444 (
	.A0(n804),
	.A1(n613),
	.B0(n625),
	.Y(n614), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U446 (
	.A(n360),
	.B(n359),
	.Y(n366), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1TR U447 (
	.A(n469),
	.B(n439),
	.C(n854),
	.Y(n440), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4TR U448 (
	.A(n297),
	.Y(n629), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U449 (
	.A0(n199),
	.A1(n322),
	.B0(n194),
	.B1(n813),
	.Y(n741), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22XLTR U451 (
	.A0(n194),
	.A1(n808),
	.B0(n199),
	.B1(n418),
	.Y(n736), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI21X2TR U453 (
	.A0(n404),
	.A1(n392),
	.B0(n402),
	.Y(n507), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U454 (
	.A(n855),
	.Y(n395), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U456 (
	.A(n611),
	.B(n338),
	.Y(n339), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X2TR U457 (
	.A(n563),
	.B(n565),
	.Y(n611), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U458 (
	.A0(n194),
	.A1(n831),
	.B0(n199),
	.B1(n424),
	.Y(n759), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U459 (
	.A0(n662),
	.A1(n407),
	.B0(n660),
	.B1(SRAM_in_B_addr[4]),
	.Y(n728), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U460 (
	.A0(n196),
	.A1(SRAM_in_A_addr[4]),
	.B0(n399),
	.Y(n725), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X4TR U461 (
	.A(n224),
	.B(n223),
	.Y(n253), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X2TR U463 (
	.A(n379),
	.B(n378),
	.Y(n513), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U464 (
	.A(n839),
	.Y(n703), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X2TR U465 (
	.A(n229),
	.B(n286),
	.Y(n252), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U467 (
	.A(n370),
	.B(mem_addr[10]),
	.Y(n540), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U468 (
	.A0(n196),
	.A1(SRAM_in_A_addr[6]),
	.B0(n475),
	.Y(n750), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U469 (
	.A0(n416),
	.A1(n265),
	.B0(n423),
	.Y(n323), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U470 (
	.A(n265),
	.B(n199),
	.Y(n613), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U471 (
	.A0(n487),
	.A1(n832),
	.B0(n486),
	.Y(n488), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U472 (
	.A0(n194),
	.A1(n834),
	.B0(n199),
	.B1(n569),
	.Y(n762), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U473 (
	.A(rdB_addr[0]),
	.B(n515),
	.Y(n601), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U475 (
	.A0(n199),
	.A1(n391),
	.B0(n194),
	.B1(n854),
	.Y(n779), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U478 (
	.A(n603),
	.B(n510),
	.Y(n621), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI22X1TR U479 (
	.A0(n623),
	.A1(n338),
	.B0(n613),
	.B1(n805),
	.Y(n266), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U480 (
	.A0(n194),
	.A1(n812),
	.B0(n199),
	.B1(n401),
	.Y(n740), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI22X1TR U481 (
	.A0(n549),
	.A1(n385),
	.B0(n384),
	.B1(n383),
	.Y(n386), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U482 (
	.A0(n533),
	.A1(n792),
	.B0(n415),
	.Y(n721), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X2TR U483 (
	.A0(n213),
	.A1(n534),
	.B0(n533),
	.B1(wrb),
	.Y(n738), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND4X6TR U486 (
	.A(n253),
	.B(n252),
	.C(n251),
	.D(n250),
	.Y(n337), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X4TR U487 (
	.A(n296),
	.B(n196),
	.Y(n662), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4TR U488 (
	.A(n662),
	.Y(n660), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U490 (
	.A(n816),
	.B(n817),
	.Y(n609), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U491 (
	.A(n483),
	.B(n785),
	.Y(n402), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1TR U492 (
	.A(wrb_addr[4]),
	.B(wrb_addr[5]),
	.C(wrb_addr[6]),
	.Y(n692), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX1TR U493 (
	.A(n477),
	.Y(n298), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U494 (
	.A(n478),
	.B(n479),
	.Y(n622), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U495 (
	.A(n479),
	.B(n565),
	.Y(n617), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U496 (
	.A(n652),
	.B(n477),
	.Y(n404), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI2BB1X1TR U497 (
	.A0N(n858),
	.A1N(SRAM_WENB4),
	.B0(n295),
	.Y(n296), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U499 (
	.A0(n683),
	.A1(n210),
	.B0(n681),
	.B1(n785),
	.Y(n714), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U500 (
	.A(SRAM_in_A_addr[0]),
	.B(SRAM_in_A_addr[5]),
	.Y(n447), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U501 (
	.A0(SRAM_in_A_addr[5]),
	.A1(n834),
	.B0(n631),
	.Y(n441), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U502 (
	.A(n446),
	.B(SRAM_in_A_addr[1]),
	.Y(n449), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX1TR U503 (
	.A(n447),
	.Y(n448), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X2TR U504 (
	.A(n234),
	.B(n854),
	.Y(n269), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X1TR U505 (
	.A(n831),
	.B(n832),
	.Y(n274), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U506 (
	.A(n246),
	.B(n498),
	.Y(n247), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X2TR U507 (
	.A(n833),
	.B(n831),
	.Y(n429), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X4TR U508 (
	.A(n295),
	.B(n483),
	.Y(n297), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI22X1TR U509 (
	.A0(n590),
	.A1(n589),
	.B0(n588),
	.B1(n587),
	.Y(n596), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U510 (
	.A(n585),
	.B(n586),
	.Y(n589), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U511 (
	.A0(n594),
	.A1(n631),
	.B0(n592),
	.Y(n593), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR3X1TR U512 (
	.A(n439),
	.B(n576),
	.C(n594),
	.Y(n578), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1TR U513 (
	.A(SRAM_in_A_addr[2]),
	.B(SRAM_in_A_addr[6]),
	.Y(n576), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX1TR U514 (
	.A(n466),
	.Y(n467), 
	.VSS(VSS), 
	.VDD(VDD));
   OA21XLTR U515 (
	.A0(n817),
	.A1(n816),
	.B0(n609),
	.Y(n419), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U516 (
	.A(n784),
	.Y(n461), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X2TR U517 (
	.A(n196),
	.B(n413),
	.Y(n628), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U518 (
	.A(n834),
	.B(n804),
	.Y(n327), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX1TR U519 (
	.A(n831),
	.Y(n634), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U520 (
	.A0(wrb),
	.A1(n532),
	.B0(n531),
	.Y(n534), 
	.VSS(VSS), 
	.VDD(VDD));
   OR3X1TR U521 (
	.A(n213),
	.B(n520),
	.C(n498),
	.Y(n499), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI211X1TR U522 (
	.A0(n492),
	.A1(n491),
	.B0(n312),
	.C0(n537),
	.Y(n493), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI211X1TR U523 (
	.A0(n316),
	.A1(n315),
	.B0(n312),
	.C0(n693),
	.Y(n317), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI211X1TR U524 (
	.A0(n692),
	.A1(n313),
	.B0(n312),
	.C0(n689),
	.Y(n314), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U525 (
	.A0(n683),
	.A1(n369),
	.B0(n681),
	.B1(mem_addr[10]),
	.Y(n775), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U526 (
	.A0(n662),
	.A1(n386),
	.B0(n660),
	.B1(SRAM_in_B_addr[7]),
	.Y(n729), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U527 (
	.A0(n683),
	.A1(n364),
	.B0(n681),
	.B1(mem_addr[9]),
	.Y(n774), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U528 (
	.A(mem_addr[9]),
	.Y(n361), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI211X1TR U529 (
	.A0(n688),
	.A1(n409),
	.B0(n312),
	.C0(n490),
	.Y(n410), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U530 (
	.A0(n199),
	.A1(n323),
	.B0(n194),
	.B1(n807),
	.Y(n735), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U531 (
	.A0(n683),
	.A1(n544),
	.B0(n681),
	.B1(mem_addr[12]),
	.Y(n777), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X2TR U532 (
	.A(n606),
	.B(n387),
	.Y(n389), 
	.VSS(VSS), 
	.VDD(VDD));
   MXI2X1TR U533 (
	.S0(n812),
	.B(n400),
	.A(n485),
	.Y(n401), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1TR U534 (
	.A(n643),
	.B(n642),
	.Y(n646), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U535 (
	.A0(n662),
	.A1(n394),
	.B0(n660),
	.B1(SRAM_in_B_addr[1]),
	.Y(n754), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U536 (
	.A(mem_addr[1]),
	.Y(n665), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U537 (
	.A0(n683),
	.A1(n348),
	.B0(n681),
	.B1(mem_addr[5]),
	.Y(n770), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U538 (
	.A0(n683),
	.A1(n351),
	.B0(n681),
	.B1(mem_addr[6]),
	.Y(n771), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U539 (
	.A0(n683),
	.A1(n356),
	.B0(n681),
	.B1(mem_addr[7]),
	.Y(n772), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U540 (
	.A(n439),
	.B(SRAM_in_A_addr[5]),
	.Y(n239), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U541 (
	.A(n439),
	.B(n833),
	.Y(n238), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U542 (
	.A(n642),
	.B(n276),
	.Y(n225), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X2TR U544 (
	.A0(n468),
	.A1(n533),
	.B0(n427),
	.Y(n428), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND4X2TR U545 (
	.A(n287),
	.B(n286),
	.C(n283),
	.D(n284),
	.Y(n289), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U546 (
	.A0(n530),
	.A1(n533),
	.B0(n194),
	.Y(n311), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2BX1TR U547 (
	.AN(n833),
	.B(SRAM_in_A_addr[1]),
	.Y(n436), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI2BB1X1TR U548 (
	.A0N(n832),
	.A1N(n449),
	.B0(n448),
	.Y(n452), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X2TR U550 (
	.A(n444),
	.B(n443),
	.Y(n580), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U551 (
	.A(n658),
	.Y(n383), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U552 (
	.A0(n511),
	.A1(n606),
	.B0(n621),
	.Y(n512), 
	.VSS(VSS), 
	.VDD(VDD));
   AND3X2TR U553 (
	.A(SRAM_in_B_addr[9]),
	.B(SRAM_in_B_addr[8]),
	.C(n785),
	.Y(n206), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X4TR U554 (
	.A(SRAM_in_B_addr[0]),
	.B(SRAM_in_B_addr[2]),
	.C(SRAM_in_B_addr[1]),
	.Y(n651), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U555 (
	.A(SRAM_in_B_addr[4]),
	.B(SRAM_in_B_addr[3]),
	.Y(n205), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X4TR U556 (
	.A(n651),
	.B(n205),
	.Y(n477), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X4TR U557 (
	.A(n207),
	.B(n479),
	.Y(n295), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X4TR U558 (
	.A(n686),
	.B(n858),
	.Y(n683), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X2TR U559 (
	.A(n208),
	.B(n792),
	.Y(n483), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X2TR U561 (
	.A(n692),
	.B(n313),
	.Y(n689), 
	.VSS(VSS), 
	.VDD(VDD));
   AND4X4TR U562 (
	.A(n209),
	.B(wrb_addr[3]),
	.C(n409),
	.D(n689),
	.Y(n530), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U563 (
	.A0(n530),
	.A1(n809),
	.B0(n196),
	.Y(n211), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U564 (
	.A0(n629),
	.A1(SRAM_WENB4),
	.B0(n211),
	.Y(n212), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U568 (
	.A(n803),
	.Y(n328), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X2TR U569 (
	.A(n466),
	.B(n328),
	.Y(n240), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI22X1TR U570 (
	.A0(n805),
	.A1(n246),
	.B0(n240),
	.B1(n804),
	.Y(n215), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U571 (
	.A(n215),
	.B(SRAM_in_A_addr[8]),
	.Y(n224), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X2TR U572 (
	.A(n246),
	.B(n498),
	.Y(n217), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1TR U573 (
	.A(n217),
	.B(SRAM_in_A_addr[6]),
	.C(SRAM_in_A_addr[7]),
	.Y(n222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U574 (
	.A(n197),
	.B(n241),
	.Y(n216), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U575 (
	.A(n216),
	.B(SRAM_in_A_addr[7]),
	.Y(n220), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U576 (
	.A(n217),
	.Y(n219), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U579 (
	.A(SRAM_in_A_addr[5]),
	.B(n833),
	.Y(n218), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1TR U580 (
	.A(n220),
	.B(n219),
	.C(n218),
	.Y(n221), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U581 (
	.A(n222),
	.B(n221),
	.Y(n223), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X2TR U584 (
	.A(n831),
	.B(n832),
	.Y(n642), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X2TR U585 (
	.A(n854),
	.B(n855),
	.Y(n276), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U586 (
	.A(n395),
	.B(n802),
	.Y(n267), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U587 (
	.A(n226),
	.B(SRAM_in_A_addr[4]),
	.Y(n229), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U588 (
	.A0(n276),
	.A1(n227),
	.B0(n831),
	.Y(n228), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X2TR U589 (
	.A(n228),
	.B(SRAM_in_A_addr[0]),
	.Y(n286), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U590 (
	.A(n642),
	.B(n631),
	.Y(n231), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X2TR U591 (
	.A(n276),
	.B(n230),
	.Y(n232), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI21X4TR U592 (
	.A0(n269),
	.A1(n231),
	.B0(n232),
	.Y(n272), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X2TR U593 (
	.A(n235),
	.B(SRAM_in_A_addr[2]),
	.Y(n236), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X2TR U594 (
	.A(n272),
	.B(n236),
	.Y(n251), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U595 (
	.A(SRAM_in_A_addr[3]),
	.B(n855),
	.Y(n572), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U596 (
	.A(n237),
	.B(n572),
	.Y(n245), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U597 (
	.A(SRAM_in_A_addr[5]),
	.B(n834),
	.Y(n591), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U598 (
	.A(SRAM_in_A_addr[6]),
	.Y(n470), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U599 (
	.A0(n591),
	.A1(n238),
	.B0(n470),
	.Y(n244), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U600 (
	.A(n834),
	.B(n833),
	.Y(n329), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U601 (
	.A0(n239),
	.A1(n329),
	.B0(SRAM_in_A_addr[6]),
	.Y(n243), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1TR U602 (
	.A(n241),
	.B(n197),
	.C(n570),
	.Y(n242), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U603 (
	.A(n247),
	.B(SRAM_in_A_addr[9]),
	.Y(n248), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X2TR U604 (
	.A(n249),
	.B(n248),
	.Y(n250), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U605 (
	.A(n807),
	.B(n808),
	.Y(n565), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U606 (
	.A(n565),
	.Y(n254), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X2TR U607 (
	.A(n479),
	.B(n254),
	.Y(n318), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X2TR U608 (
	.A(n812),
	.B(n813),
	.Y(n509), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X2TR U609 (
	.A(n602),
	.B(n605),
	.Y(n563), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U610 (
	.A(n318),
	.B(n563),
	.Y(n255), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X2TR U611 (
	.A(n337),
	.B(n255),
	.Y(n485), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X2TR U612 (
	.A(n602),
	.B(n605),
	.Y(n259), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U613 (
	.A(n479),
	.B(n815),
	.Y(n257), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U614 (
	.A0(n194),
	.A1(n815),
	.B0(n199),
	.B1(n260),
	.Y(n743), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X4TR U615 (
	.A(n337),
	.B(n617),
	.Y(n606), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1TR U616 (
	.A(n563),
	.B(n479),
	.C(n261),
	.Y(n262), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U617 (
	.A(n606),
	.B(n262),
	.Y(n263), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U618 (
	.A(n263),
	.B(n199),
	.Y(n616), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X4TR U619 (
	.A(n337),
	.B(n687),
	.Y(n627), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U620 (
	.A(n611),
	.B(n199),
	.Y(n264), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U621 (
	.A(n609),
	.B(n615),
	.Y(n608), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U622 (
	.A(n608),
	.B(n819),
	.Y(n338), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X4TR U623 (
	.A(n337),
	.B(n479),
	.Y(n265), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U625 (
	.A0(n616),
	.A1(n340),
	.B0(n266),
	.Y(n734), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U626 (
	.A(n267),
	.Y(n270), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U627 (
	.A0(n642),
	.A1(n631),
	.B0(n395),
	.Y(n268), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X2TR U628 (
	.A0(n270),
	.A1(n269),
	.B0(n268),
	.Y(n271), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U629 (
	.A(n271),
	.B(SRAM_in_A_addr[3]),
	.Y(n283), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U630 (
	.A(n272),
	.B(SRAM_in_A_addr[2]),
	.Y(n287), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X1TR U631 (
	.A(n273),
	.B(SRAM_in_A_addr[4]),
	.Y(n279), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U632 (
	.A(n802),
	.B(n831),
	.Y(n275), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U633 (
	.A0(n276),
	.A1(n275),
	.B0(n274),
	.Y(n277), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U634 (
	.A(n277),
	.B(SRAM_in_A_addr[1]),
	.Y(n278), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X4TR U635 (
	.A(n279),
	.B(n278),
	.Y(n284), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND4X4TR U636 (
	.A(n280),
	.B(n286),
	.C(n287),
	.D(n284),
	.Y(n426), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X2TR U637 (
	.A(n426),
	.B(n213),
	.Y(n647), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U638 (
	.A(n633),
	.B(n631),
	.Y(n282), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U639 (
	.A(n832),
	.B(n831),
	.Y(n281), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U640 (
	.A(n638),
	.B(n395),
	.Y(n293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U641 (
	.A(SRAM_in_A_addr[1]),
	.B(SRAM_in_A_addr[0]),
	.Y(n644), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2BX1TR U642 (
	.AN(SRAM_in_A_addr[2]),
	.B(n644),
	.Y(n291), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1TR U643 (
	.A(n290),
	.B(SRAM_in_A_addr[3]),
	.C(SRAM_in_A_addr[2]),
	.Y(n396), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U644 (
	.A0(n291),
	.A1(SRAM_in_A_addr[3]),
	.B0(n396),
	.Y(n292), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI22X1TR U645 (
	.A0(n647),
	.A1(n293),
	.B0(FE_DBTN0_n195),
	.B1(n292),
	.Y(n294), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U646 (
	.A0(n196),
	.A1(SRAM_in_A_addr[3]),
	.B0(n294),
	.Y(n724), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X4TR U647 (
	.A(n297),
	.B(n785),
	.Y(n652), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X2TR U648 (
	.A(n652),
	.B(n298),
	.Y(n658), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U649 (
	.A(n306),
	.Y(n299), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X2TR U650 (
	.A0(n629),
	.A1(n477),
	.B0(n649),
	.Y(n659), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI21X1TR U651 (
	.A0(n658),
	.A1(n299),
	.B0(n659),
	.Y(n305), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U652 (
	.A(n299),
	.B(SRAM_in_B_addr[9]),
	.Y(n300), 
	.VSS(VSS), 
	.VDD(VDD));
   MXI2X1TR U653 (
	.S0(SRAM_in_B_addr[8]),
	.B(n300),
	.A(SRAM_in_B_addr[9]),
	.Y(n301), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI22X1TR U654 (
	.A0(n305),
	.A1(n302),
	.B0(n301),
	.B1(n383),
	.Y(n304), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U655 (
	.A(n660),
	.B(SRAM_in_B_addr[9]),
	.Y(n303), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI2BB1X1TR U656 (
	.A0N(n662),
	.A1N(n304),
	.B0(n303),
	.Y(n730), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U657 (
	.A(n658),
	.B(n306),
	.Y(n307), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX1TR U658 (
	.A(SRAM_in_B_addr[8]),
	.Y(n308), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U659 (
	.A0(n696),
	.A1(wrb_addr[7]),
	.B0(n314),
	.Y(n720), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U660 (
	.A(n315),
	.B(n316),
	.Y(n693), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U661 (
	.A0(n696),
	.A1(wrb_addr[5]),
	.B0(n317),
	.Y(n719), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U662 (
	.A(n319),
	.B(n337),
	.Y(n603), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U663 (
	.A(n812),
	.B(n813),
	.Y(n320), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U664 (
	.A(n509),
	.B(n320),
	.Y(n321), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U665 (
	.A(n603),
	.B(n321),
	.Y(n390), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U666 (
	.A0(n400),
	.A1(n387),
	.B0(n390),
	.Y(n322), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U668 (
	.A(n469),
	.B(n703),
	.Y(n325), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U669 (
	.A(n326),
	.B(FE_DBTN0_n195),
	.Y(n472), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI31X1TR U670 (
	.A0(n327),
	.A1(n328),
	.A2(n498),
	.B0(n833),
	.Y(n468), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1TR U672 (
	.A(n468),
	.B(n328),
	.C(n439),
	.Y(n521), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U673 (
	.A0(n329),
	.A1(n328),
	.B0(n521),
	.Y(n333), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2BX1TR U674 (
	.AN(SRAM_in_A_addr[7]),
	.B(SRAM_in_A_addr[5]),
	.Y(n330), 
	.VSS(VSS), 
	.VDD(VDD));
   MXI2X1TR U675 (
	.S0(n470),
	.B(n570),
	.A(n330),
	.Y(n331), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U676 (
	.A(n331),
	.B(n703),
	.Y(n332), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI2BB2X1TR U677 (
	.A0N(n426),
	.A1N(n332),
	.B0(n533),
	.B1(n333),
	.Y(n334), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI2BB1X1TR U678 (
	.A0N(SRAM_in_A_addr[7]),
	.A1N(n472),
	.B0(n334),
	.Y(n335), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U679 (
	.A0(n196),
	.A1(SRAM_in_A_addr[7]),
	.B0(n335),
	.Y(n751), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI22X1TR U680 (
	.A0(n622),
	.A1(n340),
	.B0(n627),
	.B1(n339),
	.Y(n341), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U681 (
	.A(mem_addr[2]),
	.B(mem_addr[3]),
	.Y(n343), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U682 (
	.A(n343),
	.B(n668),
	.Y(n359), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U683 (
	.A(n679),
	.B(n678),
	.Y(n345), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X1TR U684 (
	.A(n345),
	.B(n344),
	.Y(n347), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U686 (
	.A(n679),
	.B(n358),
	.Y(n352), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X1TR U687 (
	.A(n352),
	.B(n349),
	.Y(n350), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U688 (
	.A(n352),
	.B(mem_addr[6]),
	.Y(n354), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U689 (
	.A(n354),
	.B(n353),
	.Y(n355), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U690 (
	.A(mem_addr[6]),
	.B(mem_addr[7]),
	.Y(n357), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U691 (
	.A(n358),
	.B(n357),
	.Y(n360), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U692 (
	.A(n366),
	.Y(n546), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U693 (
	.A(n546),
	.B(mem_addr[8]),
	.Y(n362), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U694 (
	.A(n362),
	.B(n361),
	.Y(n363), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U695 (
	.A(mem_addr[8]),
	.B(mem_addr[9]),
	.Y(n365), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U696 (
	.A(n366),
	.B(n365),
	.Y(n370), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X1TR U697 (
	.A(n370),
	.B(n367),
	.Y(n368), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U698 (
	.A(mem_addr[11]),
	.Y(n539), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U699 (
	.A(n540),
	.B(n539),
	.Y(n371), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X2TR U700 (
	.A(n371),
	.B(n346),
	.Y(n372), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2BX2TR U701 (
	.AN(n431),
	.B(n429),
	.Y(n373), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U702 (
	.A(n833),
	.B(n831),
	.Y(n430), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X2TR U703 (
	.A(n373),
	.B(n430),
	.Y(n455), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X2TR U704 (
	.A(SRAM_in_A_addr[5]),
	.B(n834),
	.Y(n374), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U705 (
	.A(n453),
	.Y(n457), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U706 (
	.A(n455),
	.B(n457),
	.Y(n379), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U707 (
	.A(n375),
	.B(n447),
	.Y(n377), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X2TR U708 (
	.A(n377),
	.B(n376),
	.Y(n454), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U709 (
	.A(n454),
	.Y(n378), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI2BB2X4TR U710 (
	.A0N(n513),
	.A1N(n839),
	.B0(n381),
	.B1(n839),
	.Y(rdB_addr[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI21X2TR U711 (
	.A0(n658),
	.A1(n657),
	.B0(n659),
	.Y(n549), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U712 (
	.A(n657),
	.B(SRAM_in_B_addr[7]),
	.Y(n382), 
	.VSS(VSS), 
	.VDD(VDD));
   MXI2X1TR U713 (
	.S0(SRAM_in_B_addr[6]),
	.B(n382),
	.A(SRAM_in_B_addr[7]),
	.Y(n384), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X2TR U714 (
	.A(n265),
	.B(n631),
	.Y(n388), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1TR U715 (
	.A(n390),
	.B(n389),
	.C(n388),
	.Y(n391), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U716 (
	.A(n404),
	.B(SRAM_in_B_addr[0]),
	.Y(n393), 
	.VSS(VSS), 
	.VDD(VDD));
   MXI2X1TR U717 (
	.S0(SRAM_in_B_addr[1]),
	.B(n507),
	.A(n393),
	.Y(n394), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI2BB1X1TR U718 (
	.A0N(n395),
	.A1N(n638),
	.B0(n802),
	.Y(n398), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U719 (
	.A(n396),
	.B(SRAM_in_A_addr[4]),
	.Y(n397), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI22X1TR U720 (
	.A0(n647),
	.A1(n398),
	.B0(FE_DBTN0_n195),
	.B1(n397),
	.Y(n399), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI21X1TR U722 (
	.A0(n403),
	.A1(n651),
	.B0(n402),
	.Y(n655), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI2BB1X1TR U723 (
	.A0N(n651),
	.A1N(n654),
	.B0(SRAM_in_B_addr[4]),
	.Y(n405), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI22X1TR U724 (
	.A0(n655),
	.A1(n406),
	.B0(n504),
	.B1(n405),
	.Y(n407), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U725 (
	.A(wrb_addr[0]),
	.B(wrb_addr[7]),
	.Y(n408), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X2TR U726 (
	.A(n408),
	.B(n692),
	.Y(n688), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U727 (
	.A0(n696),
	.A1(wrb_addr[1]),
	.B0(n410),
	.Y(n717), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1TR U728 (
	.A(n608),
	.B(n811),
	.C(n819),
	.Y(n411), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U729 (
	.A(n416),
	.B(n417),
	.Y(n700), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U730 (
	.A0(n265),
	.A1(n417),
	.B0(n558),
	.Y(n418), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1TR U731 (
	.A(n199),
	.B(n611),
	.C(n419),
	.Y(n420), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI21X1TR U732 (
	.A0(n803),
	.A1(n613),
	.B0(n624),
	.Y(n421), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U733 (
	.A0(n422),
	.A1(n616),
	.B0(n421),
	.Y(n732), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U734 (
	.A0(n265),
	.A1(n634),
	.B0(n423),
	.Y(n424), 
	.VSS(VSS), 
	.VDD(VDD));
   MXI2X2TR U735 (
	.S0(SRAM_in_A_addr[5]),
	.B(FE_DBTN0_n195),
	.A(n524),
	.Y(n427), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U736 (
	.A0(n196),
	.A1(SRAM_in_A_addr[5]),
	.B0(n428),
	.Y(n749), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X1TR U737 (
	.A(n432),
	.B(n431),
	.Y(n433), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2BX1TR U738 (
	.AN(n839),
	.B(n433),
	.Y(n435), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U739 (
	.A(n839),
	.B(n856),
	.Y(n434), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U740 (
	.A(n435),
	.B(n434),
	.Y(rdB_addr[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2BX1TR U741 (
	.AN(SRAM_in_A_addr[1]),
	.B(n833),
	.Y(n437), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X1TR U742 (
	.A(SRAM_in_A_addr[7]),
	.B(n803),
	.Y(n594), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X1TR U743 (
	.A(n585),
	.B(n594),
	.Y(n444), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U744 (
	.A(n441),
	.B(n440),
	.Y(n442), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKXOR2X2TR U745 (
	.A(SRAM_in_A_addr[2]),
	.B(SRAM_in_A_addr[6]),
	.Y(n586), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U746 (
	.A(n442),
	.B(n586),
	.Y(n443), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U747 (
	.A(SRAM_in_A_addr[6]),
	.B(n833),
	.Y(n446), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U749 (
	.A(n832),
	.Y(n632), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U750 (
	.A(n450),
	.B(n632),
	.Y(n451), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X2TR U751 (
	.A(n580),
	.B(n581),
	.Y(n459), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U752 (
	.A0(n455),
	.A1(n453),
	.B0(n454),
	.Y(n456), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U753 (
	.A0(n458),
	.A1(n457),
	.B0(n456),
	.Y(n582), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X2TR U754 (
	.A(n459),
	.B(n582),
	.Y(n557), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X2TR U755 (
	.A(rdB_addr[0]),
	.B(rdB_addr[1]),
	.Y(n462), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X1TR U756 (
	.A(n557),
	.B(n462),
	.Y(n465), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U757 (
	.A(n839),
	.B(n784),
	.Y(n556), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X2TR U758 (
	.A(n462),
	.B(n556),
	.Y(n516), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1TR U759 (
	.A(n462),
	.B(n839),
	.C(n461),
	.Y(n463), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1TR U760 (
	.A(n516),
	.B(n346),
	.C(n463),
	.Y(n464), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI21X1TR U761 (
	.A0(n465),
	.A1(n703),
	.B0(n464),
	.Y(rdb_temp[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI21X1TR U762 (
	.A0(n468),
	.A1(n439),
	.B0(n467),
	.Y(n474), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U763 (
	.A0(n474),
	.A1(n213),
	.B0(n473),
	.Y(n475), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR4XLTR U764 (
	.A(SRAM_in_B_addr[7]),
	.B(SRAM_in_B_addr[6]),
	.C(SRAM_in_B_addr[9]),
	.D(SRAM_in_B_addr[8]),
	.Y(n476), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND4X1TR U765 (
	.A(n477),
	.B(SRAM_in_B_addr[5]),
	.C(n785),
	.D(n476),
	.Y(n482), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U766 (
	.A(n608),
	.B(n819),
	.Y(n480), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U767 (
	.A0(n483),
	.A1(n482),
	.B0(n481),
	.Y(n484), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U768 (
	.A(n265),
	.Y(n487), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X2TR U769 (
	.A0(n194),
	.A1(n832),
	.B0(n199),
	.B1(n488),
	.Y(n760), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U770 (
	.A0(n696),
	.A1(wrb_addr[2]),
	.B0(n493),
	.Y(n718), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1TR U771 (
	.A(SRAM_in_A_addr[6]),
	.B(SRAM_in_A_addr[7]),
	.C(SRAM_in_A_addr[5]),
	.Y(n522), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U772 (
	.A(n522),
	.B(SRAM_in_A_addr[9]),
	.Y(n495), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U773 (
	.A(SRAM_in_A_addr[8]),
	.Y(n571), 
	.VSS(VSS), 
	.VDD(VDD));
   MXI2X1TR U774 (
	.S0(n571),
	.B(SRAM_in_A_addr[9]),
	.A(n495),
	.Y(n501), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U775 (
	.A(n522),
	.B(n703),
	.Y(n496), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U776 (
	.A0(n426),
	.A1(n496),
	.B0(FE_DBTN0_n195),
	.Y(n497), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U777 (
	.A(n521),
	.B(n804),
	.Y(n520), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2BX1TR U778 (
	.AN(SRAM_in_B_addr[0]),
	.B(SRAM_in_B_addr[2]),
	.Y(n503), 
	.VSS(VSS), 
	.VDD(VDD));
   MXI2X1TR U779 (
	.S0(SRAM_in_B_addr[1]),
	.B(n503),
	.A(SRAM_in_B_addr[2]),
	.Y(n505), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI22X1TR U780 (
	.A0(n507),
	.A1(n506),
	.B0(n505),
	.B1(n504),
	.Y(n508), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U781 (
	.A(n513),
	.B(n703),
	.Y(n514), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X2TR U782 (
	.A(n557),
	.B(n514),
	.Y(n515), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U783 (
	.A(n516),
	.B(n601),
	.Y(n519), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U784 (
	.A(n836),
	.B(n806),
	.Y(n518), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U785 (
	.A(n857),
	.B(n838),
	.Y(n517), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X1TR U786 (
	.A(n519),
	.B(n699),
	.Y(n712), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI21X1TR U787 (
	.A0(n804),
	.A1(n521),
	.B0(n520),
	.Y(n528), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U788 (
	.A(n524),
	.B(n522),
	.Y(n526), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U789 (
	.A(n522),
	.B(n571),
	.Y(n523), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U790 (
	.A0(n524),
	.A1(n523),
	.B0(FE_DBTN0_n195),
	.Y(n525), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U791 (
	.A0(n526),
	.A1(SRAM_in_A_addr[8]),
	.B0(n525),
	.Y(n527), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U792 (
	.A0(n528),
	.A1(n213),
	.B0(n527),
	.Y(n529), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U793 (
	.A0(n196),
	.A1(SRAM_in_A_addr[8]),
	.B0(n529),
	.Y(n752), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U794 (
	.A0(n530),
	.A1(n792),
	.B0(n702),
	.Y(n532), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U795 (
	.A0(wrb_addr[3]),
	.A1(n537),
	.B0(n196),
	.Y(n536), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI21X1TR U796 (
	.A0(wrb_addr[3]),
	.A1(n537),
	.B0(n536),
	.Y(n538), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U797 (
	.A0(n696),
	.A1(wrb_addr[3]),
	.B0(n538),
	.Y(n763), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U798 (
	.A(n540),
	.B(n539),
	.Y(n542), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X1TR U799 (
	.A(n542),
	.B(n541),
	.Y(n543), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X2TR U800 (
	.A(n543),
	.B(n346),
	.Y(n544), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U801 (
	.A(mem_addr[8]),
	.Y(n545), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X1TR U802 (
	.A(n546),
	.B(n545),
	.Y(n547), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X2TR U803 (
	.A(n547),
	.B(n346),
	.Y(n548), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U804 (
	.A(n658),
	.B(SRAM_in_B_addr[5]),
	.Y(n550), 
	.VSS(VSS), 
	.VDD(VDD));
   MXI2X1TR U805 (
	.S0(SRAM_in_B_addr[6]),
	.B(n549),
	.A(n550),
	.Y(n551), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U806 (
	.A(rdB_addr[0]),
	.B(reset),
	.Y(rdb_temp[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U807 (
	.A(rdB_addr[0]),
	.B(n346),
	.Y(n553), 
	.VSS(VSS), 
	.VDD(VDD));
   MXI2X1TR U808 (
	.S0(rdB_addr[1]),
	.B(n552),
	.A(n553),
	.Y(rdb_temp[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND4X1TR U809 (
	.A(n554),
	.B(n858),
	.C(n702),
	.D(n701),
	.Y(n555), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U810 (
	.A(n703),
	.B(n555),
	.Y(PE_state[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U811 (
	.A0(n557),
	.A1(n839),
	.B0(n556),
	.Y(rdB_addr[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2BX1TR U812 (
	.AN(n565),
	.B(n816),
	.Y(n562), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI2BB2X1TR U813 (
	.A0N(n563),
	.A1N(n562),
	.B0(n565),
	.B1(n564),
	.Y(n566), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U814 (
	.A0(n567),
	.A1(n816),
	.B0(n566),
	.Y(n568), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI22X1TR U815 (
	.A0(n627),
	.A1(n568),
	.B0(n265),
	.B1(n439),
	.Y(n569), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U816 (
	.A(n570),
	.B(n803),
	.Y(n575), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKXOR2X2TR U817 (
	.A(n571),
	.B(n804),
	.Y(n574), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKINVX2TR U818 (
	.A(n572),
	.Y(n573), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR3X1TR U819 (
	.A(n575),
	.B(n574),
	.C(n573),
	.Y(n579), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X2TR U820 (
	.A(n579),
	.B(n578),
	.Y(n600), 
	.VSS(VSS), 
	.VDD(VDD));
   ACHCINX2TR U821 (
	.A(n581),
	.B(n580),
	.CIN(n582),
	.CO(n598), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U822 (
	.A(n591),
	.B(SRAM_in_A_addr[7]),
	.Y(n584), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X1TR U823 (
	.A(n854),
	.B(n803),
	.Y(n583), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U824 (
	.A(n584),
	.B(n583),
	.Y(n590), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U825 (
	.A(n586),
	.Y(n587), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI2BB1X1TR U826 (
	.A0N(n631),
	.A1N(n594),
	.B0(n593),
	.Y(n595), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U827 (
	.A(n596),
	.B(n595),
	.Y(n597), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X4TR U828 (
	.A(n598),
	.B(n597),
	.Y(n599), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X4TR U829 (
	.A(n600),
	.B(n599),
	.Y(n697), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U830 (
	.A0(n697),
	.A1(n601),
	.B0(n346),
	.Y(n711), 
	.VSS(VSS), 
	.VDD(VDD));
   AND3X2TR U831 (
	.A(n697),
	.B(n703),
	.C(n601),
	.Y(n861), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X1TR U832 (
	.A(n815),
	.B(n602),
	.Y(n604), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI2BB2XLTR U833 (
	.A0N(n604),
	.A1N(n603),
	.B0(n606),
	.B1(n605),
	.Y(n607), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U834 (
	.A0(n607),
	.A1(n199),
	.B0(n802),
	.B1(n613),
	.Y(n731), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI21X1TR U835 (
	.A0(n609),
	.A1(n615),
	.B0(n608),
	.Y(n610), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1TR U836 (
	.A(n199),
	.B(n611),
	.C(n610),
	.Y(n612), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U837 (
	.A(n627),
	.B(n612),
	.Y(n625), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1TR U838 (
	.A(n265),
	.B(n199),
	.C(n617),
	.Y(n619), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI2BB2XLTR U839 (
	.A0N(n814),
	.A1N(n619),
	.B0(n621),
	.B1(n194),
	.Y(n742), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U840 (
	.A(n622),
	.B(n199),
	.Y(n626), 
	.VSS(VSS), 
	.VDD(VDD));
   MXI2X1TR U841 (
	.S0(n839),
	.B(n312),
	.A(n627),
	.Y(n764), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U842 (
	.A0(n683),
	.A1(n630),
	.B0(n681),
	.B1(n786),
	.Y(n715), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1TR U843 (
	.A(n633),
	.B(n632),
	.C(n631),
	.Y(n635), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U844 (
	.A(n635),
	.B(n634),
	.Y(n636), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI22X1TR U845 (
	.A0(n647),
	.A1(n636),
	.B0(SRAM_in_A_addr[0]),
	.B1(FE_DBTN0_n195),
	.Y(n637), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U846 (
	.A0(n196),
	.A1(SRAM_in_A_addr[0]),
	.B0(n637),
	.Y(n722), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI21X1TR U847 (
	.A0(n854),
	.A1(n643),
	.B0(n638),
	.Y(n640), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U848 (
	.A(n644),
	.B(SRAM_in_A_addr[2]),
	.Y(n639), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI22X1TR U849 (
	.A0(n647),
	.A1(n640),
	.B0(FE_DBTN0_n195),
	.B1(n639),
	.Y(n641), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U850 (
	.A0(n196),
	.A1(SRAM_in_A_addr[2]),
	.B0(n641),
	.Y(n723), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U851 (
	.A0(SRAM_in_A_addr[1]),
	.A1(SRAM_in_A_addr[0]),
	.B0(n644),
	.Y(n645), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI22X1TR U852 (
	.A0(n647),
	.A1(n646),
	.B0(n645),
	.B1(FE_DBTN0_n195),
	.Y(n648), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U853 (
	.A0(n196),
	.A1(SRAM_in_A_addr[1]),
	.B0(n648),
	.Y(n748), 
	.VSS(VSS), 
	.VDD(VDD));
   MXI2X1TR U854 (
	.S0(SRAM_in_B_addr[0]),
	.B(n649),
	.A(n652),
	.Y(n650), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U855 (
	.A0(n662),
	.A1(n650),
	.B0(n660),
	.B1(SRAM_in_B_addr[0]),
	.Y(n753), 
	.VSS(VSS), 
	.VDD(VDD));
   OR3X1TR U856 (
	.A(n652),
	.B(SRAM_in_B_addr[3]),
	.C(n651),
	.Y(n653), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI21X1TR U857 (
	.A0(n655),
	.A1(n654),
	.B0(n653),
	.Y(n656), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U858 (
	.A0(n662),
	.A1(n656),
	.B0(n660),
	.B1(SRAM_in_B_addr[3]),
	.Y(n755), 
	.VSS(VSS), 
	.VDD(VDD));
   CLKMX2X2TR U859 (
	.S0(n657),
	.B(n658),
	.A(n659),
	.Y(n661), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U860 (
	.A0(n662),
	.A1(n661),
	.B0(n660),
	.B1(SRAM_in_B_addr[5]),
	.Y(n756), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2BX1TR U861 (
	.AN(n663),
	.B(reset),
	.Y(n664), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U862 (
	.A0(n683),
	.A1(n664),
	.B0(n681),
	.B1(mem_addr[0]),
	.Y(n765), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X1TR U863 (
	.A(n665),
	.B(mem_addr[0]),
	.Y(n666), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2BX1TR U864 (
	.AN(n666),
	.B(reset),
	.Y(n667), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U865 (
	.A0(n683),
	.A1(n667),
	.B0(n681),
	.B1(mem_addr[1]),
	.Y(n766), 
	.VSS(VSS), 
	.VDD(VDD));
   XNOR2X1TR U866 (
	.A(n673),
	.B(n669),
	.Y(n671), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2BX1TR U867 (
	.AN(n671),
	.B(reset),
	.Y(n672), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U868 (
	.A0(n683),
	.A1(n672),
	.B0(n681),
	.B1(mem_addr[2]),
	.Y(n767), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U869 (
	.A(n673),
	.B(mem_addr[2]),
	.Y(n675), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U870 (
	.A(n675),
	.B(n674),
	.Y(n676), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U871 (
	.A0(n683),
	.A1(n677),
	.B0(n681),
	.B1(mem_addr[3]),
	.Y(n768), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1TR U872 (
	.A(n679),
	.B(n678),
	.Y(n680), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U873 (
	.A0(n683),
	.A1(n682),
	.B0(n681),
	.B1(mem_addr[4]),
	.Y(n769), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U874 (
	.A(n312),
	.B(wrb_addr[4]),
	.Y(n685), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U875 (
	.A0(n696),
	.A1(wrb_addr[4]),
	.B0(n685),
	.Y(n778), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI2BB2XLTR U876 (
	.A0N(n686),
	.A1N(n858),
	.B0(n687),
	.B1(n686),
	.Y(n781), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI211X1TR U877 (
	.A0(n689),
	.A1(wrb_addr[0]),
	.B0(n196),
	.C0(n688),
	.Y(n690), 
	.VSS(VSS), 
	.VDD(VDD));
   AO22X1TR U878 (
	.A0(n311),
	.A1(n691),
	.B0(n696),
	.B1(wrb_addr[0]),
	.Y(n782), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI211X1TR U879 (
	.A0(n693),
	.A1(wrb_addr[6]),
	.B0(n196),
	.C0(n692),
	.Y(n694), 
	.VSS(VSS), 
	.VDD(VDD));
   AO21X1TR U880 (
	.A0(n696),
	.A1(wrb_addr[6]),
	.B0(n695),
	.Y(n783), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI2BB1X2TR U881 (
	.A0N(n699),
	.A1N(n839),
	.B0(n698),
	.Y(rdB_addr[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   AOI211X1TR U882 (
	.A0(n839),
	.A1(n700),
	.B0(n702),
	.C0(n701),
	.Y(PE_state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR3X1TR U883 (
	.A(n703),
	.B(n702),
	.C(n701),
	.Y(PE_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG36_S2 (
	.D(n738),
	.CK(CTS_3),
	.Q(wrb), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X4TR U567 (
	.A(n214),
	.B(n466),
	.Y(n246), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG24_S4 (
	.D(n726),
	.CK(CTS_2),
	.Q(SRAM_in_A_addr[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X2TR U335 (
	.A(n234),
	.B(n233),
	.Y(n235), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U334 (
	.A(n811),
	.Y(n702), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND4X1TR U443 (
	.A(n245),
	.B(n244),
	.C(n243),
	.D(n242),
	.Y(n249), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG73_S5 (
	.D(n736),
	.CK(CTS_2),
	.Q(n808), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U748 (
	.A(n449),
	.Y(n450), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1TR U474 (
	.A(n430),
	.B(n429),
	.Y(n432), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X2TR U560 (
	.A(n792),
	.B(n414),
	.Y(n312), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X4TR U462 (
	.A(n426),
	.B(n839),
	.Y(n524), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX1TR clk_r_REG42_S2 (
	.D(n715),
	.CK(CTS_2),
	.Q(n786), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U450 (
	.A(n213),
	.Y(n533), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X2TR U301 (
	.A(n627),
	.B(n807),
	.Y(n423), 
	.VSS(VSS), 
	.VDD(VDD));
   OAI22X1TR U476 (
	.A0(n485),
	.A1(n259),
	.B0(n258),
	.B1(n257),
	.Y(n260), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U293 (
	.A(n311),
	.Y(n696), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFHQX2TR clk_r_REG54_S5 (
	.D(n753),
	.CK(CTS_3),
	.Q(SRAM_in_B_addr[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQX4TR clk_r_REG22_S2 (
	.D(n723),
	.CK(CTS_2),
	.Q(SRAM_in_A_addr[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U484 (
	.A(n643),
	.B(n854),
	.Y(n638), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X4TR U445 (
	.A(n697),
	.B(n839),
	.Y(n698), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1TR U337 (
	.A(n479),
	.B(n703),
	.Y(n288), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U363 (
	.A(n668),
	.Y(n673), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U379 (
	.A(SRAM_in_B_addr[0]),
	.Y(n392), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2TR U382 (
	.A(n652),
	.Y(n403), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1TR U397 (
	.A(n337),
	.B(n565),
	.Y(n258), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U406 (
	.A(SRAM_in_B_addr[5]),
	.Y(n657), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U420 (
	.A(n479),
	.Y(n687), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1TR U455 (
	.A(n363),
	.B(n346),
	.Y(n364), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1TR U477 (
	.A(n817),
	.Y(n422), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

