$date
	Tue Mar 18 20:05:24 2025
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module BCD_tb $end
$var wire 1 ! q3 $end
$var wire 1 " q2 $end
$var wire 1 # q1 $end
$var wire 1 $ q0 $end
$var wire 4 % out [3:0] $end
$var reg 1 & clk $end
$var reg 1 ' rst $end
$scope module UUT $end
$var wire 1 & clk $end
$var wire 1 ' rst $end
$var wire 4 ( out [3:0] $end
$var reg 1 $ q0 $end
$var reg 1 # q1 $end
$var reg 1 " q2 $end
$var reg 1 ! q3 $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
b0 (
1'
0&
b0 %
0$
0#
0"
0!
$end
#5
1&
#10
b1 %
b1 (
1$
0&
0'
#15
1&
#20
1#
b10 %
b10 (
0$
0&
#25
1&
#30
b11 %
b11 (
1$
0&
#35
1&
#40
1"
0#
b100 %
b100 (
0$
0&
#45
1&
#50
b101 %
b101 (
1$
0&
#55
1&
#60
1#
b110 %
b110 (
0$
0&
#65
1&
#70
b111 %
b111 (
1$
0&
#75
1&
#80
1!
0"
0#
b1000 %
b1000 (
0$
0&
#85
1&
#90
b1001 %
b1001 (
1$
0&
#95
1&
#100
0!
b0 %
b0 (
0$
0&
#105
1&
#110
b1 %
b1 (
1$
0&
