TimeQuest Timing Analyzer report for GSensor
Sat May 02 17:08:54 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'DEO_CLK'
 14. Slow 1200mV 85C Model Hold: 'DEO_CLK'
 15. Slow 1200mV 85C Model Recovery: 'DEO_CLK'
 16. Slow 1200mV 85C Model Removal: 'DEO_CLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'DEO_CLK'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'DEO_CLK'
 34. Slow 1200mV 0C Model Hold: 'DEO_CLK'
 35. Slow 1200mV 0C Model Recovery: 'DEO_CLK'
 36. Slow 1200mV 0C Model Removal: 'DEO_CLK'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'DEO_CLK'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'DEO_CLK'
 53. Fast 1200mV 0C Model Hold: 'DEO_CLK'
 54. Fast 1200mV 0C Model Recovery: 'DEO_CLK'
 55. Fast 1200mV 0C Model Removal: 'DEO_CLK'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'DEO_CLK'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Fast 1200mV 0C Model Metastability Report
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Board Trace Model Assignments
 72. Input Transition Times
 73. Signal Integrity Metrics (Slow 1200mv 0c Model)
 74. Signal Integrity Metrics (Slow 1200mv 85c Model)
 75. Signal Integrity Metrics (Fast 1200mv 0c Model)
 76. Setup Transfers
 77. Hold Transfers
 78. Recovery Transfers
 79. Removal Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; GSensor                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; GSensor.out.sdc ; OK     ; Sat May 02 17:08:51 2015 ;
+-----------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; DEO_CLK    ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 59.61 MHz ; 59.61 MHz       ; DEO_CLK    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+-------+-------------------+
; Clock   ; Slack ; End Point TNS     ;
+---------+-------+-------------------+
; DEO_CLK ; 3.225 ; 0.000             ;
+---------+-------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; DEO_CLK ; 0.302 ; 0.000            ;
+---------+-------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; DEO_CLK ; 15.755 ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; DEO_CLK ; 3.204 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+-------+---------------------------------+
; Clock   ; Slack ; End Point TNS                   ;
+---------+-------+---------------------------------+
; DEO_CLK ; 9.482 ; 0.000                           ;
+---------+-------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'DEO_CLK'                                                                                                    ;
+-------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 3.225 ; vga:u_vga|h_cnt[4]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 16.718     ;
; 3.226 ; vga:u_vga|h_cnt[4]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 16.717     ;
; 3.259 ; vga:u_vga|h_cnt[4]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.057     ; 16.699     ;
; 3.449 ; vga:u_vga|h_cnt[3]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 16.498     ;
; 3.450 ; vga:u_vga|h_cnt[3]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 16.497     ;
; 3.483 ; vga:u_vga|h_cnt[3]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.053     ; 16.479     ;
; 3.532 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 16.415     ;
; 3.533 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 16.414     ;
; 3.566 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.053     ; 16.396     ;
; 3.694 ; vga:u_vga|v_cnt[8]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.077     ; 16.244     ;
; 3.695 ; vga:u_vga|v_cnt[8]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.077     ; 16.243     ;
; 3.727 ; vga:u_vga|v_cnt[5]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.067     ; 16.221     ;
; 3.728 ; vga:u_vga|v_cnt[8]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.062     ; 16.225     ;
; 3.728 ; vga:u_vga|v_cnt[5]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.067     ; 16.220     ;
; 3.745 ; vga:u_vga|v_cnt[5]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 16.202     ;
; 3.758 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 16.189     ;
; 3.759 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 16.188     ;
; 3.792 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.053     ; 16.170     ;
; 3.797 ; vga:u_vga|h_cnt[10]              ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 16.146     ;
; 3.798 ; vga:u_vga|h_cnt[10]              ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 16.145     ;
; 3.801 ; vga:u_vga|h_cnt[9]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 16.146     ;
; 3.802 ; vga:u_vga|h_cnt[9]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 16.145     ;
; 3.812 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[78] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 16.121     ;
; 3.812 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[94] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 16.121     ;
; 3.812 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[90] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 16.121     ;
; 3.812 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[74] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 16.121     ;
; 3.831 ; vga:u_vga|h_cnt[10]              ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.057     ; 16.127     ;
; 3.835 ; vga:u_vga|h_cnt[9]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.053     ; 16.127     ;
; 3.860 ; vga:u_vga|v_cnt[10]              ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.067     ; 16.088     ;
; 3.861 ; vga:u_vga|v_cnt[10]              ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.067     ; 16.087     ;
; 3.877 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[78] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 16.056     ;
; 3.877 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[94] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 16.056     ;
; 3.877 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[90] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 16.056     ;
; 3.877 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[74] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 16.056     ;
; 3.878 ; vga:u_vga|v_cnt[10]              ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 16.069     ;
; 3.915 ; vga:u_vga|current_rocket_line[0] ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.073     ; 16.027     ;
; 3.940 ; vga:u_vga|h_cnt[8]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 16.007     ;
; 3.940 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 16.016     ;
; 3.941 ; vga:u_vga|h_cnt[8]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 16.006     ;
; 3.949 ; vga:u_vga|v_cnt[6]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 15.994     ;
; 3.950 ; vga:u_vga|v_cnt[6]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 15.993     ;
; 3.974 ; vga:u_vga|h_cnt[8]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.053     ; 15.988     ;
; 3.975 ; vga:u_vga|current_rocket_line[0] ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.073     ; 15.967     ;
; 3.983 ; vga:u_vga|v_cnt[6]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.057     ; 15.975     ;
; 3.990 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[78] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 15.943     ;
; 3.990 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[94] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 15.943     ;
; 3.990 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[90] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 15.943     ;
; 3.990 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[74] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 15.943     ;
; 4.000 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 15.956     ;
; 4.001 ; vga:u_vga|current_rocket_line[0] ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.058     ; 15.956     ;
; 4.003 ; vga:u_vga|v_cnt[1]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.067     ; 15.945     ;
; 4.004 ; vga:u_vga|v_cnt[1]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.067     ; 15.944     ;
; 4.010 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.060     ; 15.945     ;
; 4.021 ; vga:u_vga|v_cnt[1]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 15.926     ;
; 4.023 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[2]  ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.081     ; 15.911     ;
; 4.023 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[42] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.081     ; 15.911     ;
; 4.023 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[34] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.081     ; 15.911     ;
; 4.023 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[10] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.081     ; 15.911     ;
; 4.029 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[77] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 15.904     ;
; 4.029 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[76] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 15.904     ;
; 4.029 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[81] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 15.904     ;
; 4.029 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[80] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 15.904     ;
; 4.034 ; vga:u_vga|v_cnt[0]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.067     ; 15.914     ;
; 4.035 ; vga:u_vga|v_cnt[0]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.067     ; 15.913     ;
; 4.052 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[32] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.081     ; 15.882     ;
; 4.052 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[28] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.081     ; 15.882     ;
; 4.052 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[93] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.081     ; 15.882     ;
; 4.052 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[92] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.081     ; 15.882     ;
; 4.052 ; vga:u_vga|v_cnt[0]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 15.895     ;
; 4.056 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[14] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 15.877     ;
; 4.056 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[79] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 15.877     ;
; 4.056 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[95] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 15.877     ;
; 4.056 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[91] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 15.877     ;
; 4.064 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 15.883     ;
; 4.064 ; vga:u_vga|h_cnt[7]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 15.883     ;
; 4.065 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 15.882     ;
; 4.065 ; vga:u_vga|h_cnt[7]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 15.882     ;
; 4.072 ; vga:u_vga|h_cnt[1]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 15.875     ;
; 4.073 ; vga:u_vga|h_cnt[1]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.068     ; 15.874     ;
; 4.088 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[2]  ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.081     ; 15.846     ;
; 4.088 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[42] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.081     ; 15.846     ;
; 4.088 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[34] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.081     ; 15.846     ;
; 4.088 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[10] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.081     ; 15.846     ;
; 4.094 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[77] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 15.839     ;
; 4.094 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[76] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 15.839     ;
; 4.094 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[81] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 15.839     ;
; 4.094 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[80] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 15.839     ;
; 4.098 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[49] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.085     ; 15.832     ;
; 4.098 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[17] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.085     ; 15.832     ;
; 4.098 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[45] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.085     ; 15.832     ;
; 4.098 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[13] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.085     ; 15.832     ;
; 4.098 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.053     ; 15.864     ;
; 4.098 ; vga:u_vga|h_cnt[7]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.053     ; 15.864     ;
; 4.106 ; vga:u_vga|h_cnt[1]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.053     ; 15.856     ;
; 4.117 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[32] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.081     ; 15.817     ;
; 4.117 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[28] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.081     ; 15.817     ;
; 4.117 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[93] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.081     ; 15.817     ;
; 4.117 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[92] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.081     ; 15.817     ;
; 4.118 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 15.838     ;
; 4.121 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[14] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.082     ; 15.812     ;
+-------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'DEO_CLK'                                                                                                                                                                                                        ;
+-------+------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.302 ; vga:u_vga|data_b_mis[28]           ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.383      ; 0.872      ;
; 0.357 ; vga:u_vga|submarines[4]            ; vga:u_vga|submarines[4]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[36]           ; vga:u_vga|submarines[36]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[6]            ; vga:u_vga|submarines[6]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[38]           ; vga:u_vga|submarines[38]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[37]           ; vga:u_vga|submarines[37]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[104]          ; vga:u_vga|data_a_roc[104]                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[98]           ; vga:u_vga|data_a_roc[98]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[102]          ; vga:u_vga|data_a_roc[102]                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[100]          ; vga:u_vga|data_a_roc[100]                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[73]           ; vga:u_vga|data_a_roc[73]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[71]           ; vga:u_vga|data_a_roc[71]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[89]           ; vga:u_vga|data_a_roc[89]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_roc[87]           ; vga:u_vga|data_a_roc[87]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|update_rockets           ; vga:u_vga|update_rockets                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|update_missiles          ; vga:u_vga|update_missiles                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[107]       ; vga:u_vga|data_mis_disp[107]                                                                                              ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[59]        ; vga:u_vga|data_mis_disp[59]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[51]        ; vga:u_vga|data_mis_disp[51]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[47]        ; vga:u_vga|data_mis_disp[47]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[35]        ; vga:u_vga|data_mis_disp[35]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[11]        ; vga:u_vga|data_mis_disp[11]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[3]         ; vga:u_vga|data_mis_disp[3]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[56]        ; vga:u_vga|data_mis_disp[56]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[48]        ; vga:u_vga|data_mis_disp[48]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[43]        ; vga:u_vga|data_mis_disp[43]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[32]        ; vga:u_vga|data_mis_disp[32]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[24]        ; vga:u_vga|data_mis_disp[24]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[16]        ; vga:u_vga|data_mis_disp[16]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[8]         ; vga:u_vga|data_mis_disp[8]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[0]         ; vga:u_vga|data_mis_disp[0]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[30]        ; vga:u_vga|data_mis_disp[30]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[53]        ; vga:u_vga|data_mis_disp[53]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[61]        ; vga:u_vga|data_mis_disp[61]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[57]        ; vga:u_vga|data_mis_disp[57]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[49]        ; vga:u_vga|data_mis_disp[49]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[25]        ; vga:u_vga|data_mis_disp[25]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[17]        ; vga:u_vga|data_mis_disp[17]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[13]        ; vga:u_vga|data_mis_disp[13]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[9]         ; vga:u_vga|data_mis_disp[9]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[5]         ; vga:u_vga|data_mis_disp[5]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[1]         ; vga:u_vga|data_mis_disp[1]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[99]        ; vga:u_vga|data_mis_disp[99]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[68]        ; vga:u_vga|data_mis_disp[68]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|hit                      ; vga:u_vga|hit                                                                                                             ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[102]       ; vga:u_vga|data_roc_disp[102]                                                                                              ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[100]       ; vga:u_vga|data_roc_disp[100]                                                                                              ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[103]       ; vga:u_vga|data_roc_disp[103]                                                                                              ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[101]       ; vga:u_vga|data_roc_disp[101]                                                                                              ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[96]        ; vga:u_vga|data_roc_disp[96]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[97]        ; vga:u_vga|data_roc_disp[97]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[99]        ; vga:u_vga|data_roc_disp[99]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[98]        ; vga:u_vga|data_roc_disp[98]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|current_missile_line[9]  ; vga:u_vga|current_missile_line[9]                                                                                         ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|current_sub_line[8]      ; vga:u_vga|current_sub_line[8]                                                                                             ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|current_sub_line[9]      ; vga:u_vga|current_sub_line[9]                                                                                             ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_sub[8]            ; vga:u_vga|data_a_sub[8]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_sub[10]           ; vga:u_vga|data_a_sub[10]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_sub[11]           ; vga:u_vga|data_a_sub[11]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[48]           ; vga:u_vga|submarines[48]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[19]           ; vga:u_vga|submarines[19]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[31]           ; vga:u_vga|submarines[31]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[16]           ; vga:u_vga|submarines[16]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[18]           ; vga:u_vga|submarines[18]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[3]            ; vga:u_vga|submarines[3]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[7]            ; vga:u_vga|submarines[7]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[15]           ; vga:u_vga|submarines[15]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[14]           ; vga:u_vga|submarines[14]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[46]           ; vga:u_vga|submarines[46]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[12]           ; vga:u_vga|submarines[12]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[44]           ; vga:u_vga|submarines[44]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[47]           ; vga:u_vga|submarines[47]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[39]           ; vga:u_vga|submarines[39]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[35]           ; vga:u_vga|submarines[35]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[57]           ; vga:u_vga|data_a_roc[57]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[41]           ; vga:u_vga|data_a_roc[41]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[25]           ; vga:u_vga|data_a_roc[25]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[21]           ; vga:u_vga|data_a_roc[21]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[0]            ; vga:u_vga|data_a_roc[0]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[47]           ; vga:u_vga|data_a_roc[47]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[27]           ; vga:u_vga|data_a_roc[27]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[19]           ; vga:u_vga|data_a_roc[19]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[15]           ; vga:u_vga|data_a_roc[15]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[11]           ; vga:u_vga|data_a_roc[11]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[107]          ; vga:u_vga|data_a_roc[107]                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[106]          ; vga:u_vga|data_a_roc[106]                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[72]           ; vga:u_vga|data_a_roc[72]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[64]           ; vga:u_vga|data_a_roc[64]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[88]           ; vga:u_vga|data_a_roc[88]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[86]           ; vga:u_vga|data_a_roc[86]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_roc[70]           ; vga:u_vga|data_a_roc[70]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|cycle_cnt[6]             ; vga:u_vga|cycle_cnt[6]                                                                                                    ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|cycle_cnt[5]             ; vga:u_vga|cycle_cnt[5]                                                                                                    ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|cycle_cnt[4]             ; vga:u_vga|cycle_cnt[4]                                                                                                    ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|cycle_cnt[3]             ; vga:u_vga|cycle_cnt[3]                                                                                                    ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; reset_delay:u_reset_delay|cont[20] ; reset_delay:u_reset_delay|cont[20]                                                                                        ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[49]           ; vga:u_vga|submarines[49]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[25]           ; vga:u_vga|submarines[25]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[29]           ; vga:u_vga|submarines[29]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[21]           ; vga:u_vga|submarines[21]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.062      ; 0.577      ;
+-------+------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'DEO_CLK'                                                                                                                                                        ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.755 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.911      ;
; 15.755 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.911      ;
; 15.755 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.911      ;
; 15.755 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.911      ;
; 15.755 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.911      ;
; 15.755 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.911      ;
; 15.757 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.909      ;
; 15.757 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.909      ;
; 15.757 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.909      ;
; 15.757 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.909      ;
; 15.757 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.909      ;
; 15.757 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.909      ;
; 15.757 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.909      ;
; 15.757 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.909      ;
; 15.757 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.909      ;
; 15.757 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.909      ;
; 15.757 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.909      ;
; 15.757 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.909      ;
; 15.757 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.909      ;
; 15.757 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.909      ;
; 15.757 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.909      ;
; 15.873 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.793      ;
; 15.873 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.793      ;
; 15.873 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.793      ;
; 15.873 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.793      ;
; 15.873 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.793      ;
; 15.873 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.793      ;
; 16.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.666      ;
; 16.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.666      ;
; 16.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.666      ;
; 16.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.666      ;
; 16.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.666      ;
; 16.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.666      ;
; 16.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.349     ; 1.666      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'DEO_CLK'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.500      ;
; 3.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.500      ;
; 3.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.500      ;
; 3.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.500      ;
; 3.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.500      ;
; 3.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.500      ;
; 3.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.500      ;
; 3.362 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.658      ;
; 3.362 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.658      ;
; 3.362 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.658      ;
; 3.362 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.658      ;
; 3.362 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.658      ;
; 3.362 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.658      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
; 3.448 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.861     ; 1.744      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'DEO_CLK'                                                                                                                                                         ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                      ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; 9.482 ; 9.712        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 9.482 ; 9.712        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg        ;
; 9.484 ; 9.714        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 9.484 ; 9.714        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 9.484 ; 9.714        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_we_reg        ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg        ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_datain_reg0   ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_we_reg        ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_we_reg        ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_address_reg0 ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_we_reg       ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0    ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0   ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_address_reg0    ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~portb_address_reg0   ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0            ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg                  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_datain_reg0   ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg        ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0    ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg       ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~porta_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~porta_datain_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~porta_we_reg       ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0     ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg         ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_datain_reg0     ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_we_reg          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~porta_address_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~porta_datain_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~porta_we_reg         ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0            ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_datain_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg          ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_address_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_we_reg          ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~portb_datain_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0             ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0     ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_datain_reg0     ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.583 ; 9.767        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|v_sync                                                                                                            ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_a_mis[18]                                                                                                    ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_a_mis[19]                                                                                                    ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_a_mis[20]                                                                                                    ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_a_mis[21]                                                                                                    ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_a_mis[22]                                                                                                    ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_a_mis[23]                                                                                                    ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_a_mis[24]                                                                                                    ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_a_mis[25]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_a_mis[50]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_a_mis[51]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_a_mis[52]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_a_mis[53]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_a_mis[54]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_a_mis[55]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_a_mis[56]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_a_mis[57]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_b_mis[13]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_b_mis[17]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_b_mis[1]                                                                                                     ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_b_mis[21]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_b_mis[25]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_b_mis[29]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_b_mis[33]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_b_mis[36]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_b_mis[37]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_b_mis[40]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|data_b_mis[41]                                                                                                    ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Button       ; DEO_CLK    ; 4.020 ; 4.485 ; Rise       ; DEO_CLK         ;
; G_SENSOR_INT ; DEO_CLK    ; 6.360 ; 6.780 ; Rise       ; DEO_CLK         ;
; I2C_SDAT     ; DEO_CLK    ; 4.316 ; 4.907 ; Rise       ; DEO_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Button       ; DEO_CLK    ; -3.454 ; -3.946 ; Rise       ; DEO_CLK         ;
; G_SENSOR_INT ; DEO_CLK    ; -4.775 ; -5.236 ; Rise       ; DEO_CLK         ;
; I2C_SDAT     ; DEO_CLK    ; -3.606 ; -4.172 ; Rise       ; DEO_CLK         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; DEO_CLK    ; 4.882 ; 4.839 ; Rise       ; DEO_CLK         ;
; I2C_SCLK      ; DEO_CLK    ; 6.188 ; 6.066 ; Rise       ; DEO_CLK         ;
; I2C_SDAT      ; DEO_CLK    ; 9.224 ; 9.165 ; Rise       ; DEO_CLK         ;
; out_blue      ; DEO_CLK    ; 6.434 ; 6.377 ; Rise       ; DEO_CLK         ;
; out_green     ; DEO_CLK    ; 6.641 ; 6.567 ; Rise       ; DEO_CLK         ;
; out_h_sync    ; DEO_CLK    ; 6.274 ; 6.278 ; Rise       ; DEO_CLK         ;
; out_red       ; DEO_CLK    ; 6.675 ; 6.626 ; Rise       ; DEO_CLK         ;
; out_v_sync    ; DEO_CLK    ; 5.674 ; 5.614 ; Rise       ; DEO_CLK         ;
; I2C_SCLK      ; DEO_CLK    ; 5.565 ; 5.787 ; Fall       ; DEO_CLK         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; DEO_CLK    ; 4.322 ; 4.284 ; Rise       ; DEO_CLK         ;
; I2C_SCLK      ; DEO_CLK    ; 4.997 ; 5.219 ; Rise       ; DEO_CLK         ;
; I2C_SDAT      ; DEO_CLK    ; 5.918 ; 5.829 ; Rise       ; DEO_CLK         ;
; out_blue      ; DEO_CLK    ; 6.215 ; 6.157 ; Rise       ; DEO_CLK         ;
; out_green     ; DEO_CLK    ; 6.414 ; 6.339 ; Rise       ; DEO_CLK         ;
; out_h_sync    ; DEO_CLK    ; 6.062 ; 6.062 ; Rise       ; DEO_CLK         ;
; out_red       ; DEO_CLK    ; 6.446 ; 6.396 ; Rise       ; DEO_CLK         ;
; out_v_sync    ; DEO_CLK    ; 5.485 ; 5.424 ; Rise       ; DEO_CLK         ;
; I2C_SCLK      ; DEO_CLK    ; 4.997 ; 5.219 ; Fall       ; DEO_CLK         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; DEO_CLK    ; 7.616 ; 7.494 ; Rise       ; DEO_CLK         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; DEO_CLK    ; 5.915 ; 5.793 ; Rise       ; DEO_CLK         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; DEO_CLK    ; 7.446     ; 7.568     ; Rise       ; DEO_CLK         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; DEO_CLK    ; 5.847     ; 5.969     ; Rise       ; DEO_CLK         ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 66.25 MHz ; 66.25 MHz       ; DEO_CLK    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; DEO_CLK ; 4.906 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; DEO_CLK ; 0.295 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; DEO_CLK ; 16.261 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; DEO_CLK ; 2.846 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; DEO_CLK ; 9.485 ; 0.000                          ;
+---------+-------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'DEO_CLK'                                                                                                     ;
+-------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 4.906 ; vga:u_vga|h_cnt[4]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.063     ; 15.046     ;
; 4.908 ; vga:u_vga|h_cnt[4]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.063     ; 15.044     ;
; 4.927 ; vga:u_vga|h_cnt[4]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.050     ; 15.038     ;
; 5.089 ; vga:u_vga|h_cnt[3]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.867     ;
; 5.091 ; vga:u_vga|h_cnt[3]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.865     ;
; 5.110 ; vga:u_vga|h_cnt[3]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 14.859     ;
; 5.176 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.780     ;
; 5.178 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.778     ;
; 5.197 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 14.772     ;
; 5.358 ; vga:u_vga|v_cnt[8]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.067     ; 14.590     ;
; 5.360 ; vga:u_vga|v_cnt[8]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.067     ; 14.588     ;
; 5.365 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.591     ;
; 5.367 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.589     ;
; 5.379 ; vga:u_vga|v_cnt[8]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.054     ; 14.582     ;
; 5.386 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 14.583     ;
; 5.390 ; vga:u_vga|v_cnt[5]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.566     ;
; 5.392 ; vga:u_vga|v_cnt[5]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.564     ;
; 5.397 ; vga:u_vga|v_cnt[5]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.060     ; 14.558     ;
; 5.414 ; vga:u_vga|h_cnt[10]              ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.063     ; 14.538     ;
; 5.416 ; vga:u_vga|h_cnt[10]              ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.063     ; 14.536     ;
; 5.435 ; vga:u_vga|h_cnt[10]              ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.050     ; 14.530     ;
; 5.490 ; vga:u_vga|h_cnt[9]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.466     ;
; 5.491 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[78] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.452     ;
; 5.491 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[94] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.452     ;
; 5.491 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[90] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.452     ;
; 5.491 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[74] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.452     ;
; 5.492 ; vga:u_vga|h_cnt[9]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.464     ;
; 5.511 ; vga:u_vga|h_cnt[9]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 14.458     ;
; 5.517 ; vga:u_vga|v_cnt[10]              ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.439     ;
; 5.519 ; vga:u_vga|v_cnt[10]              ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.437     ;
; 5.524 ; vga:u_vga|v_cnt[10]              ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.060     ; 14.431     ;
; 5.556 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[78] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.387     ;
; 5.556 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[94] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.387     ;
; 5.556 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[90] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.387     ;
; 5.556 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[74] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.387     ;
; 5.566 ; vga:u_vga|v_cnt[6]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.064     ; 14.385     ;
; 5.568 ; vga:u_vga|v_cnt[6]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.064     ; 14.383     ;
; 5.587 ; vga:u_vga|v_cnt[6]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.051     ; 14.377     ;
; 5.616 ; vga:u_vga|h_cnt[8]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.340     ;
; 5.618 ; vga:u_vga|h_cnt[8]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.338     ;
; 5.619 ; vga:u_vga|current_rocket_line[0] ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.064     ; 14.332     ;
; 5.637 ; vga:u_vga|h_cnt[8]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 14.332     ;
; 5.639 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.049     ; 14.327     ;
; 5.650 ; vga:u_vga|v_cnt[1]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.306     ;
; 5.652 ; vga:u_vga|v_cnt[1]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.304     ;
; 5.653 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[2]  ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.290     ;
; 5.653 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[42] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.290     ;
; 5.653 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[34] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.290     ;
; 5.653 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[10] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.290     ;
; 5.657 ; vga:u_vga|v_cnt[1]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.060     ; 14.298     ;
; 5.662 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[78] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.281     ;
; 5.662 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[94] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.281     ;
; 5.662 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[90] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.281     ;
; 5.662 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[74] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.281     ;
; 5.669 ; vga:u_vga|v_cnt[0]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.287     ;
; 5.671 ; vga:u_vga|v_cnt[0]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.285     ;
; 5.674 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[32] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.269     ;
; 5.674 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[28] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.269     ;
; 5.674 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[77] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.269     ;
; 5.674 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[76] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.269     ;
; 5.674 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[93] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.269     ;
; 5.674 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[92] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.269     ;
; 5.674 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[81] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.269     ;
; 5.674 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[80] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.269     ;
; 5.675 ; vga:u_vga|current_rocket_line[0] ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.064     ; 14.276     ;
; 5.676 ; vga:u_vga|v_cnt[0]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.060     ; 14.279     ;
; 5.677 ; vga:u_vga|current_rocket_line[0] ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.051     ; 14.287     ;
; 5.683 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.050     ; 14.282     ;
; 5.694 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[14] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.073     ; 14.248     ;
; 5.694 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[79] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.073     ; 14.248     ;
; 5.694 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[95] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.073     ; 14.248     ;
; 5.694 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[91] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.073     ; 14.248     ;
; 5.695 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.049     ; 14.271     ;
; 5.715 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.241     ;
; 5.717 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.239     ;
; 5.718 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[2]  ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.225     ;
; 5.718 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[42] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.225     ;
; 5.718 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[34] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.225     ;
; 5.718 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[10] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.225     ;
; 5.718 ; vga:u_vga|h_cnt[7]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.238     ;
; 5.720 ; vga:u_vga|h_cnt[7]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.236     ;
; 5.729 ; vga:u_vga|h_cnt[1]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.227     ;
; 5.731 ; vga:u_vga|h_cnt[1]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.059     ; 14.225     ;
; 5.734 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[49] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.076     ; 14.205     ;
; 5.734 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[17] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.076     ; 14.205     ;
; 5.734 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[45] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.076     ; 14.205     ;
; 5.734 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[13] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.076     ; 14.205     ;
; 5.736 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 14.233     ;
; 5.739 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[32] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.204     ;
; 5.739 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[28] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.204     ;
; 5.739 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[77] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.204     ;
; 5.739 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[76] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.204     ;
; 5.739 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[93] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.204     ;
; 5.739 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[92] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.204     ;
; 5.739 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[81] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.204     ;
; 5.739 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[80] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.072     ; 14.204     ;
; 5.739 ; vga:u_vga|h_cnt[7]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 14.230     ;
; 5.750 ; vga:u_vga|h_cnt[1]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 14.219     ;
; 5.759 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[14] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.073     ; 14.183     ;
; 5.759 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[79] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.073     ; 14.183     ;
+-------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'DEO_CLK'                                                                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.295 ; vga:u_vga|data_b_mis[28]                                                   ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.343      ; 0.807      ;
; 0.311 ; vga:u_vga|submarines[19]                                                   ; vga:u_vga|submarines[19]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[16]                                                   ; vga:u_vga|submarines[16]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[18]                                                   ; vga:u_vga|submarines[18]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[3]                                                    ; vga:u_vga|submarines[3]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[35]                                                   ; vga:u_vga|submarines[35]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[41]                                                   ; vga:u_vga|data_a_roc[41]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[21]                                                   ; vga:u_vga|data_a_roc[21]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[47]                                                   ; vga:u_vga|data_a_roc[47]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[27]                                                   ; vga:u_vga|data_a_roc[27]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[19]                                                   ; vga:u_vga|data_a_roc[19]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[15]                                                   ; vga:u_vga|data_a_roc[15]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[11]                                                   ; vga:u_vga|data_a_roc[11]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[104]                                                  ; vga:u_vga|data_a_roc[104]                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[98]                                                   ; vga:u_vga|data_a_roc[98]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[102]                                                  ; vga:u_vga|data_a_roc[102]                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[100]                                                  ; vga:u_vga|data_a_roc[100]                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[73]                                                   ; vga:u_vga|data_a_roc[73]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[71]                                                   ; vga:u_vga|data_a_roc[71]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[89]                                                   ; vga:u_vga|data_a_roc[89]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_a_roc[87]                                                   ; vga:u_vga|data_a_roc[87]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|direction                                    ; spi_ee_config:u_spi_ee_config|direction                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; spi_ee_config:u_spi_ee_config|spi_go                                                                                      ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; spi_ee_config:u_spi_ee_config|clear_status                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|read_back                                    ; spi_ee_config:u_spi_ee_config|read_back                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|read_ready                                   ; spi_ee_config:u_spi_ee_config|read_ready                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; spi_ee_config:u_spi_ee_config|high_byte                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[63]                                                ; vga:u_vga|data_mis_disp[63]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[47]                                                ; vga:u_vga|data_mis_disp[47]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[35]                                                ; vga:u_vga|data_mis_disp[35]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[15]                                                ; vga:u_vga|data_mis_disp[15]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[11]                                                ; vga:u_vga|data_mis_disp[11]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[3]                                                 ; vga:u_vga|data_mis_disp[3]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[31]                                                ; vga:u_vga|data_mis_disp[31]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[60]                                                ; vga:u_vga|data_mis_disp[60]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[55]                                                ; vga:u_vga|data_mis_disp[55]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[43]                                                ; vga:u_vga|data_mis_disp[43]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[28]                                                ; vga:u_vga|data_mis_disp[28]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[12]                                                ; vga:u_vga|data_mis_disp[12]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[7]                                                 ; vga:u_vga|data_mis_disp[7]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[23]                                                ; vga:u_vga|data_mis_disp[23]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[62]                                                ; vga:u_vga|data_mis_disp[62]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[54]                                                ; vga:u_vga|data_mis_disp[54]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[38]                                                ; vga:u_vga|data_mis_disp[38]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[30]                                                ; vga:u_vga|data_mis_disp[30]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[22]                                                ; vga:u_vga|data_mis_disp[22]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[14]                                                ; vga:u_vga|data_mis_disp[14]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[6]                                                 ; vga:u_vga|data_mis_disp[6]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[53]                                                ; vga:u_vga|data_mis_disp[53]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[61]                                                ; vga:u_vga|data_mis_disp[61]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[52]                                                ; vga:u_vga|data_mis_disp[52]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[20]                                                ; vga:u_vga|data_mis_disp[20]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[13]                                                ; vga:u_vga|data_mis_disp[13]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[5]                                                 ; vga:u_vga|data_mis_disp[5]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_mis_disp[4]                                                 ; vga:u_vga|data_mis_disp[4]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[10]                                                ; vga:u_vga|data_roc_disp[10]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[26]                                                ; vga:u_vga|data_roc_disp[26]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[58]                                                ; vga:u_vga|data_roc_disp[58]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[42]                                                ; vga:u_vga|data_roc_disp[42]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[0]                                                 ; vga:u_vga|data_roc_disp[0]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[16]                                                ; vga:u_vga|data_roc_disp[16]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[32]                                                ; vga:u_vga|data_roc_disp[32]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[48]                                                ; vga:u_vga|data_roc_disp[48]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_sub_disp[9]                                                 ; vga:u_vga|data_sub_disp[9]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_sub_disp[8]                                                 ; vga:u_vga|data_sub_disp[8]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_sub_disp[7]                                                 ; vga:u_vga|data_sub_disp[7]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_sub_disp[6]                                                 ; vga:u_vga|data_sub_disp[6]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_sub_disp[5]                                                 ; vga:u_vga|data_sub_disp[5]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_sub_disp[4]                                                 ; vga:u_vga|data_sub_disp[4]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_sub_disp[3]                                                 ; vga:u_vga|data_sub_disp[3]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; vga:u_vga|data_a_sub[8]                                                    ; vga:u_vga|data_a_sub[8]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_a_sub[10]                                                   ; vga:u_vga|data_a_sub[10]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_a_sub[11]                                                   ; vga:u_vga|data_a_sub[11]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[48]                                                   ; vga:u_vga|submarines[48]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[31]                                                   ; vga:u_vga|submarines[31]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[7]                                                    ; vga:u_vga|submarines[7]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[15]                                                   ; vga:u_vga|submarines[15]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[4]                                                    ; vga:u_vga|submarines[4]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[36]                                                   ; vga:u_vga|submarines[36]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[6]                                                    ; vga:u_vga|submarines[6]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[38]                                                   ; vga:u_vga|submarines[38]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[14]                                                   ; vga:u_vga|submarines[14]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[46]                                                   ; vga:u_vga|submarines[46]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[12]                                                   ; vga:u_vga|submarines[12]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[44]                                                   ; vga:u_vga|submarines[44]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[47]                                                   ; vga:u_vga|submarines[47]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[37]                                                   ; vga:u_vga|submarines[37]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[39]                                                   ; vga:u_vga|submarines[39]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_a_roc[57]                                                   ; vga:u_vga|data_a_roc[57]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_a_roc[25]                                                   ; vga:u_vga|data_a_roc[25]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_a_roc[0]                                                    ; vga:u_vga|data_a_roc[0]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_a_roc[107]                                                  ; vga:u_vga|data_a_roc[107]                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_a_roc[106]                                                  ; vga:u_vga|data_a_roc[106]                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.055      ; 0.511      ;
+-------+----------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'DEO_CLK'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.261 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.054     ; 1.700      ;
; 16.261 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.054     ; 1.700      ;
; 16.261 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.054     ; 1.700      ;
; 16.261 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.054     ; 1.700      ;
; 16.261 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.054     ; 1.700      ;
; 16.261 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.054     ; 1.700      ;
; 16.261 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.054     ; 1.700      ;
; 16.261 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.054     ; 1.700      ;
; 16.261 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.054     ; 1.700      ;
; 16.261 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.054     ; 1.700      ;
; 16.261 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.054     ; 1.700      ;
; 16.261 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.054     ; 1.700      ;
; 16.261 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.054     ; 1.700      ;
; 16.261 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.054     ; 1.700      ;
; 16.261 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.054     ; 1.700      ;
; 16.263 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.053     ; 1.699      ;
; 16.263 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.053     ; 1.699      ;
; 16.263 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.053     ; 1.699      ;
; 16.263 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.053     ; 1.699      ;
; 16.263 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.053     ; 1.699      ;
; 16.263 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.053     ; 1.699      ;
; 16.344 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.053     ; 1.618      ;
; 16.344 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.053     ; 1.618      ;
; 16.344 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.053     ; 1.618      ;
; 16.344 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.053     ; 1.618      ;
; 16.344 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.053     ; 1.618      ;
; 16.344 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.053     ; 1.618      ;
; 16.477 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.053     ; 1.485      ;
; 16.477 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.053     ; 1.485      ;
; 16.477 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.053     ; 1.485      ;
; 16.477 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.053     ; 1.485      ;
; 16.477 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.053     ; 1.485      ;
; 16.477 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.053     ; 1.485      ;
; 16.477 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -2.053     ; 1.485      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'DEO_CLK'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.846 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.622     ; 1.368      ;
; 2.846 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.622     ; 1.368      ;
; 2.846 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.622     ; 1.368      ;
; 2.846 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.622     ; 1.368      ;
; 2.846 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.622     ; 1.368      ;
; 2.846 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.622     ; 1.368      ;
; 2.846 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.622     ; 1.368      ;
; 2.981 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.622     ; 1.503      ;
; 2.981 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.622     ; 1.503      ;
; 2.981 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.622     ; 1.503      ;
; 2.981 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.622     ; 1.503      ;
; 2.981 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.622     ; 1.503      ;
; 2.981 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.622     ; 1.503      ;
; 3.070 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.622     ; 1.592      ;
; 3.070 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.622     ; 1.592      ;
; 3.070 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.622     ; 1.592      ;
; 3.070 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.622     ; 1.592      ;
; 3.070 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.622     ; 1.592      ;
; 3.070 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.622     ; 1.592      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.623     ; 1.595      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.623     ; 1.595      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.623     ; 1.595      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.623     ; 1.595      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.623     ; 1.595      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.623     ; 1.595      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.623     ; 1.595      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.623     ; 1.595      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.623     ; 1.595      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.623     ; 1.595      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.623     ; 1.595      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.623     ; 1.595      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.623     ; 1.595      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.623     ; 1.595      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.623     ; 1.595      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'DEO_CLK'                                                                                                                                                          ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                      ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg        ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_we_reg        ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg        ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_we_reg        ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_datain_reg0   ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_we_reg        ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_datain_reg0   ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg        ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_address_reg0 ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_we_reg       ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0    ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_address_reg0    ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~portb_address_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~porta_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~porta_we_reg       ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_datain_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0     ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_we_reg          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_datain_reg0     ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~porta_address_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~porta_we_reg         ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~portb_datain_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg       ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg          ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_address_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_we_reg          ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0            ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg                  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~porta_datain_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0     ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg         ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0    ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_datain_reg0     ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~porta_datain_reg0    ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0            ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0             ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0     ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_datain_reg0     ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0    ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; vga:u_vga|v_sync                                                                                                            ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                                     ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                                   ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                                  ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                                  ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                  ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                  ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[6]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[7]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[0]                                                                                   ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                                  ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[11]                                                                                  ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[12]                                                                                  ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Button       ; DEO_CLK    ; 3.540 ; 3.985 ; Rise       ; DEO_CLK         ;
; G_SENSOR_INT ; DEO_CLK    ; 5.605 ; 5.965 ; Rise       ; DEO_CLK         ;
; I2C_SDAT     ; DEO_CLK    ; 3.767 ; 4.236 ; Rise       ; DEO_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Button       ; DEO_CLK    ; -3.041 ; -3.502 ; Rise       ; DEO_CLK         ;
; G_SENSOR_INT ; DEO_CLK    ; -4.165 ; -4.601 ; Rise       ; DEO_CLK         ;
; I2C_SDAT     ; DEO_CLK    ; -3.138 ; -3.591 ; Rise       ; DEO_CLK         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; DEO_CLK    ; 4.396 ; 4.462 ; Rise       ; DEO_CLK         ;
; I2C_SCLK      ; DEO_CLK    ; 5.673 ; 5.405 ; Rise       ; DEO_CLK         ;
; I2C_SDAT      ; DEO_CLK    ; 8.433 ; 8.184 ; Rise       ; DEO_CLK         ;
; out_blue      ; DEO_CLK    ; 5.812 ; 5.710 ; Rise       ; DEO_CLK         ;
; out_green     ; DEO_CLK    ; 6.004 ; 5.902 ; Rise       ; DEO_CLK         ;
; out_h_sync    ; DEO_CLK    ; 5.662 ; 5.597 ; Rise       ; DEO_CLK         ;
; out_red       ; DEO_CLK    ; 6.035 ; 5.942 ; Rise       ; DEO_CLK         ;
; out_v_sync    ; DEO_CLK    ; 5.113 ; 5.017 ; Rise       ; DEO_CLK         ;
; I2C_SCLK      ; DEO_CLK    ; 5.110 ; 5.203 ; Fall       ; DEO_CLK         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; DEO_CLK    ; 3.889 ; 3.956 ; Rise       ; DEO_CLK         ;
; I2C_SCLK      ; DEO_CLK    ; 4.588 ; 4.688 ; Rise       ; DEO_CLK         ;
; I2C_SDAT      ; DEO_CLK    ; 5.470 ; 5.206 ; Rise       ; DEO_CLK         ;
; out_blue      ; DEO_CLK    ; 5.604 ; 5.502 ; Rise       ; DEO_CLK         ;
; out_green     ; DEO_CLK    ; 5.788 ; 5.687 ; Rise       ; DEO_CLK         ;
; out_h_sync    ; DEO_CLK    ; 5.460 ; 5.394 ; Rise       ; DEO_CLK         ;
; out_red       ; DEO_CLK    ; 5.818 ; 5.726 ; Rise       ; DEO_CLK         ;
; out_v_sync    ; DEO_CLK    ; 4.933 ; 4.837 ; Rise       ; DEO_CLK         ;
; I2C_SCLK      ; DEO_CLK    ; 4.588 ; 4.688 ; Fall       ; DEO_CLK         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; DEO_CLK    ; 6.969 ; 6.827 ; Rise       ; DEO_CLK         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; DEO_CLK    ; 5.466 ; 5.324 ; Rise       ; DEO_CLK         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; DEO_CLK    ; 6.675     ; 6.817     ; Rise       ; DEO_CLK         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; DEO_CLK    ; 5.216     ; 5.358     ; Rise       ; DEO_CLK         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; DEO_CLK ; 10.454 ; 0.000           ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; DEO_CLK ; 0.146 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; DEO_CLK ; 17.493 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; DEO_CLK ; 1.827 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; DEO_CLK ; 9.206 ; 0.000                          ;
+---------+-------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'DEO_CLK'                                                                                                      ;
+--------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 10.454 ; vga:u_vga|h_cnt[4]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.042     ; 9.511      ;
; 10.456 ; vga:u_vga|h_cnt[4]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.042     ; 9.509      ;
; 10.474 ; vga:u_vga|h_cnt[4]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.032     ; 9.501      ;
; 10.608 ; vga:u_vga|h_cnt[3]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.037     ; 9.362      ;
; 10.610 ; vga:u_vga|h_cnt[3]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.037     ; 9.360      ;
; 10.628 ; vga:u_vga|h_cnt[3]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.027     ; 9.352      ;
; 10.662 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.037     ; 9.308      ;
; 10.664 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.037     ; 9.306      ;
; 10.682 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.027     ; 9.298      ;
; 10.779 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.037     ; 9.191      ;
; 10.781 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.037     ; 9.189      ;
; 10.782 ; vga:u_vga|v_cnt[5]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.039     ; 9.186      ;
; 10.784 ; vga:u_vga|v_cnt[5]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.039     ; 9.184      ;
; 10.792 ; vga:u_vga|v_cnt[5]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.039     ; 9.176      ;
; 10.799 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.027     ; 9.181      ;
; 10.801 ; vga:u_vga|h_cnt[9]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.037     ; 9.169      ;
; 10.803 ; vga:u_vga|h_cnt[9]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.037     ; 9.167      ;
; 10.816 ; vga:u_vga|h_cnt[10]              ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.042     ; 9.149      ;
; 10.817 ; vga:u_vga|current_rocket_line[0] ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.042     ; 9.148      ;
; 10.818 ; vga:u_vga|h_cnt[10]              ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.042     ; 9.147      ;
; 10.821 ; vga:u_vga|h_cnt[9]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.027     ; 9.159      ;
; 10.834 ; vga:u_vga|v_cnt[8]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.044     ; 9.129      ;
; 10.836 ; vga:u_vga|v_cnt[8]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.044     ; 9.127      ;
; 10.836 ; vga:u_vga|h_cnt[10]              ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.032     ; 9.139      ;
; 10.847 ; vga:u_vga|v_cnt[6]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.042     ; 9.118      ;
; 10.848 ; vga:u_vga|current_rocket_line[0] ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.042     ; 9.117      ;
; 10.849 ; vga:u_vga|v_cnt[6]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.042     ; 9.116      ;
; 10.851 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.031     ; 9.125      ;
; 10.854 ; vga:u_vga|v_cnt[8]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.034     ; 9.119      ;
; 10.855 ; vga:u_vga|current_rocket_line[0] ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.032     ; 9.120      ;
; 10.867 ; vga:u_vga|v_cnt[6]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.032     ; 9.108      ;
; 10.879 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.031     ; 9.097      ;
; 10.882 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.031     ; 9.094      ;
; 10.885 ; vga:u_vga|h_cnt[8]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.037     ; 9.085      ;
; 10.887 ; vga:u_vga|h_cnt[8]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.037     ; 9.083      ;
; 10.900 ; vga:u_vga|v_cnt[1]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.039     ; 9.068      ;
; 10.902 ; vga:u_vga|v_cnt[1]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.039     ; 9.066      ;
; 10.902 ; vga:u_vga|v_cnt[0]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.039     ; 9.066      ;
; 10.903 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[78] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 9.058      ;
; 10.903 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[94] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 9.058      ;
; 10.903 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[90] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 9.058      ;
; 10.903 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[74] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 9.058      ;
; 10.904 ; vga:u_vga|v_cnt[0]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.039     ; 9.064      ;
; 10.905 ; vga:u_vga|h_cnt[8]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.027     ; 9.075      ;
; 10.910 ; vga:u_vga|v_cnt[1]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.039     ; 9.058      ;
; 10.912 ; vga:u_vga|v_cnt[0]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.039     ; 9.056      ;
; 10.916 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.031     ; 9.060      ;
; 10.918 ; vga:u_vga|v_cnt[10]              ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.039     ; 9.050      ;
; 10.920 ; vga:u_vga|v_cnt[10]              ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.039     ; 9.048      ;
; 10.928 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[78] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 9.033      ;
; 10.928 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[94] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 9.033      ;
; 10.928 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[90] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 9.033      ;
; 10.928 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[74] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 9.033      ;
; 10.928 ; vga:u_vga|v_cnt[10]              ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.039     ; 9.040      ;
; 10.944 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.031     ; 9.032      ;
; 10.947 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.031     ; 9.029      ;
; 10.997 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[78] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 8.964      ;
; 10.997 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[94] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 8.964      ;
; 10.997 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[90] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 8.964      ;
; 10.997 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[74] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.046     ; 8.964      ;
; 10.998 ; vga:u_vga|v_cnt[3]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.042     ; 8.967      ;
; 11.000 ; vga:u_vga|v_cnt[3]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.042     ; 8.965      ;
; 11.012 ; vga:u_vga|h_cnt[1]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.037     ; 8.958      ;
; 11.014 ; vga:u_vga|h_cnt[1]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.037     ; 8.956      ;
; 11.017 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.037     ; 8.953      ;
; 11.018 ; vga:u_vga|v_cnt[3]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.032     ; 8.957      ;
; 11.018 ; vga:u_vga|h_cnt[7]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.037     ; 8.952      ;
; 11.019 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.037     ; 8.951      ;
; 11.020 ; vga:u_vga|h_cnt[7]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.037     ; 8.950      ;
; 11.031 ; vga:u_vga|out_red                ; out_red                  ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.152     ; 2.817      ;
; 11.032 ; vga:u_vga|h_cnt[1]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.027     ; 8.948      ;
; 11.033 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[2]  ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.047     ; 8.927      ;
; 11.033 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[42] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.047     ; 8.927      ;
; 11.033 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[34] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.047     ; 8.927      ;
; 11.033 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[10] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.047     ; 8.927      ;
; 11.037 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.027     ; 8.943      ;
; 11.038 ; vga:u_vga|h_cnt[7]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.027     ; 8.942      ;
; 11.041 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.039     ; 8.927      ;
; 11.043 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.039     ; 8.925      ;
; 11.048 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[32] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.047     ; 8.912      ;
; 11.048 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[28] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.047     ; 8.912      ;
; 11.048 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[93] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.047     ; 8.912      ;
; 11.048 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[92] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.047     ; 8.912      ;
; 11.049 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[77] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.047     ; 8.911      ;
; 11.049 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[76] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.047     ; 8.911      ;
; 11.049 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[81] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.047     ; 8.911      ;
; 11.049 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[80] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.047     ; 8.911      ;
; 11.050 ; vga:u_vga|h_cnt[0]               ; vga:u_vga|blue_signal    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.037     ; 8.920      ;
; 11.051 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|green_signal   ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.039     ; 8.917      ;
; 11.052 ; vga:u_vga|h_cnt[0]               ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.037     ; 8.918      ;
; 11.053 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|red_signal     ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.031     ; 8.923      ;
; 11.055 ; vga:u_vga|out_green              ; out_green                ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.152     ; 2.793      ;
; 11.058 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[2]  ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.047     ; 8.902      ;
; 11.058 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[42] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.047     ; 8.902      ;
; 11.058 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[34] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.047     ; 8.902      ;
; 11.058 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[10] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.047     ; 8.902      ;
; 11.061 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[14] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.048     ; 8.898      ;
; 11.061 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[79] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.048     ; 8.898      ;
; 11.061 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[95] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.048     ; 8.898      ;
; 11.061 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[91] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -0.048     ; 8.898      ;
+--------+----------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'DEO_CLK'                                                                                                                                                                                                  ;
+-------+-----------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.146 ; vga:u_vga|data_b_mis[28]    ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.222      ; 0.472      ;
; 0.186 ; vga:u_vga|data_a_sub[10]    ; vga:u_vga|data_a_sub[10]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[31]    ; vga:u_vga|submarines[31]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[7]     ; vga:u_vga|submarines[7]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[15]    ; vga:u_vga|submarines[15]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[4]     ; vga:u_vga|submarines[4]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[36]    ; vga:u_vga|submarines[36]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[6]     ; vga:u_vga|submarines[6]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[38]    ; vga:u_vga|submarines[38]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[47]    ; vga:u_vga|submarines[47]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[37]    ; vga:u_vga|submarines[37]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[39]    ; vga:u_vga|submarines[39]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[41]    ; vga:u_vga|data_a_roc[41]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[21]    ; vga:u_vga|data_a_roc[21]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[0]     ; vga:u_vga|data_a_roc[0]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[47]    ; vga:u_vga|data_a_roc[47]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[27]    ; vga:u_vga|data_a_roc[27]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[19]    ; vga:u_vga|data_a_roc[19]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[15]    ; vga:u_vga|data_a_roc[15]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[11]    ; vga:u_vga|data_a_roc[11]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[107]   ; vga:u_vga|data_a_roc[107]                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[106]   ; vga:u_vga|data_a_roc[106]                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[104]   ; vga:u_vga|data_a_roc[104]                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[98]    ; vga:u_vga|data_a_roc[98]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[102]   ; vga:u_vga|data_a_roc[102]                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[100]   ; vga:u_vga|data_a_roc[100]                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[73]    ; vga:u_vga|data_a_roc[73]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[71]    ; vga:u_vga|data_a_roc[71]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[64]    ; vga:u_vga|data_a_roc[64]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[89]    ; vga:u_vga|data_a_roc[89]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[87]    ; vga:u_vga|data_a_roc[87]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|update_rockets    ; vga:u_vga|update_rockets                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|update_missiles   ; vga:u_vga|update_missiles                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|cycle_cnt[6]      ; vga:u_vga|cycle_cnt[6]                                                                                                    ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|cycle_cnt[5]      ; vga:u_vga|cycle_cnt[5]                                                                                                    ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|cycle_cnt[4]      ; vga:u_vga|cycle_cnt[4]                                                                                                    ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|cycle_cnt[3]      ; vga:u_vga|cycle_cnt[3]                                                                                                    ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[2]     ; vga:u_vga|submarines[2]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[34]    ; vga:u_vga|submarines[34]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[1]     ; vga:u_vga|submarines[1]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[13]    ; vga:u_vga|submarines[13]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[0]     ; vga:u_vga|submarines[0]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[5]     ; vga:u_vga|submarines[5]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[8]     ; vga:u_vga|submarines[8]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[40]    ; vga:u_vga|submarines[40]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[33]    ; vga:u_vga|submarines[33]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[32]    ; vga:u_vga|submarines[32]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[53]    ; vga:u_vga|data_a_roc[53]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[37]    ; vga:u_vga|data_a_roc[37]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[5]     ; vga:u_vga|data_a_roc[5]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[1]     ; vga:u_vga|data_a_roc[1]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[52]    ; vga:u_vga|data_a_roc[52]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[36]    ; vga:u_vga|data_a_roc[36]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[20]    ; vga:u_vga|data_a_roc[20]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[4]     ; vga:u_vga|data_a_roc[4]                                                                                                   ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[59]    ; vga:u_vga|data_a_roc[59]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[51]    ; vga:u_vga|data_a_roc[51]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[43]    ; vga:u_vga|data_a_roc[43]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[31]    ; vga:u_vga|data_a_roc[31]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[105]   ; vga:u_vga|data_a_roc[105]                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[99]    ; vga:u_vga|data_a_roc[99]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[103]   ; vga:u_vga|data_a_roc[103]                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[101]   ; vga:u_vga|data_a_roc[101]                                                                                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|wr_en_a_roc       ; vga:u_vga|wr_en_a_roc                                                                                                     ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|cycle_cnt[2]      ; vga:u_vga|cycle_cnt[2]                                                                                                    ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|cycle_cnt[1]      ; vga:u_vga|cycle_cnt[1]                                                                                                    ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[67] ; vga:u_vga|data_roc_disp[67]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[75] ; vga:u_vga|data_roc_disp[75]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[77] ; vga:u_vga|data_roc_disp[77]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[65] ; vga:u_vga|data_roc_disp[65]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[73] ; vga:u_vga|data_roc_disp[73]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[69] ; vga:u_vga|data_roc_disp[69]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[72] ; vga:u_vga|data_roc_disp[72]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[64] ; vga:u_vga|data_roc_disp[64]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[68] ; vga:u_vga|data_roc_disp[68]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[76] ; vga:u_vga|data_roc_disp[76]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[34] ; vga:u_vga|data_roc_disp[34]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[50] ; vga:u_vga|data_roc_disp[50]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[2]  ; vga:u_vga|data_roc_disp[2]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[18] ; vga:u_vga|data_roc_disp[18]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[62] ; vga:u_vga|data_roc_disp[62]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[14] ; vga:u_vga|data_roc_disp[14]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[46] ; vga:u_vga|data_roc_disp[46]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[54] ; vga:u_vga|data_roc_disp[54]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[22] ; vga:u_vga|data_roc_disp[22]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[26]    ; vga:u_vga|data_a_roc[26]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[58]    ; vga:u_vga|data_a_roc[58]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[55] ; vga:u_vga|data_roc_disp[55]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[23] ; vga:u_vga|data_roc_disp[23]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[60] ; vga:u_vga|data_roc_disp[60]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[12] ; vga:u_vga|data_roc_disp[12]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[44] ; vga:u_vga|data_roc_disp[44]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[28] ; vga:u_vga|data_roc_disp[28]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[9]  ; vga:u_vga|data_roc_disp[9]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[25] ; vga:u_vga|data_roc_disp[25]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[41] ; vga:u_vga|data_roc_disp[41]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[57] ; vga:u_vga|data_roc_disp[57]                                                                                               ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[30]    ; vga:u_vga|data_a_roc[30]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_roc[46]    ; vga:u_vga|data_a_roc[46]                                                                                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|score_hundred[0]  ; vga:u_vga|score_hundred[0]                                                                                                ; DEO_CLK      ; DEO_CLK     ; 0.000        ; 0.037      ; 0.307      ;
+-------+-----------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'DEO_CLK'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.117      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.117      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.117      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.117      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.117      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.117      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.117      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.117      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.117      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.117      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.117      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.117      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.117      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.117      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.117      ;
; 17.495 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.396     ; 1.116      ;
; 17.495 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.396     ; 1.116      ;
; 17.495 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.396     ; 1.116      ;
; 17.495 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.396     ; 1.116      ;
; 17.495 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.396     ; 1.116      ;
; 17.495 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.396     ; 1.116      ;
; 17.579 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.031      ;
; 17.579 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.031      ;
; 17.579 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.031      ;
; 17.579 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.031      ;
; 17.579 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.031      ;
; 17.579 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 1.031      ;
; 17.654 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 0.956      ;
; 17.654 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 0.956      ;
; 17.654 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 0.956      ;
; 17.654 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 0.956      ;
; 17.654 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 0.956      ;
; 17.654 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 0.956      ;
; 17.654 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; DEO_CLK      ; DEO_CLK     ; 20.000       ; -1.397     ; 0.956      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'DEO_CLK'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.809      ;
; 1.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.809      ;
; 1.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.809      ;
; 1.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.809      ;
; 1.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.809      ;
; 1.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.809      ;
; 1.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.809      ;
; 1.904 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.101     ; 0.887      ;
; 1.904 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.101     ; 0.887      ;
; 1.904 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.101     ; 0.887      ;
; 1.904 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.101     ; 0.887      ;
; 1.904 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.101     ; 0.887      ;
; 1.904 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.101     ; 0.887      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.945      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.945      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.945      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.945      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.945      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.945      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.945      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.945      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.945      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.945      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.945      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.945      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.945      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.945      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.102     ; 0.945      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.101     ; 0.946      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.101     ; 0.946      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.101     ; 0.946      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.101     ; 0.946      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.101     ; 0.946      ;
; 1.963 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; DEO_CLK      ; DEO_CLK     ; 0.000        ; -1.101     ; 0.946      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'DEO_CLK'                                                                                                                                                          ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                      ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 9.206 ; 9.436        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_we_reg        ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg        ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg        ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_we_reg        ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_we_reg        ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~porta_address_reg0 ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~porta_we_reg       ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_datain_reg0   ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_address_reg0 ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_we_reg       ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0    ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg          ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0    ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg          ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_address_reg0    ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_we_reg          ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0   ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg         ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_address_reg0    ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_we_reg          ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~porta_address_reg0   ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~porta_we_reg         ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0            ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_datain_reg0   ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg       ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~porta_datain_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0    ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0    ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_address_reg0    ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0   ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_address_reg0    ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~portb_address_reg0   ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0            ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg                  ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a80~portb_datain_reg0  ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0     ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0     ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_datain_reg0     ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0    ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_datain_reg0     ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~porta_datain_reg0    ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0     ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0     ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_datain_reg0     ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0    ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_datain_reg0     ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~portb_datain_reg0    ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; DEO_CLK ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                                     ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                                     ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                                   ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[6]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[7]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                                   ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; DEO_CLK ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[9]                                                                                   ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Button       ; DEO_CLK    ; 2.418 ; 3.066 ; Rise       ; DEO_CLK         ;
; G_SENSOR_INT ; DEO_CLK    ; 3.598 ; 4.324 ; Rise       ; DEO_CLK         ;
; I2C_SDAT     ; DEO_CLK    ; 2.523 ; 3.343 ; Rise       ; DEO_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Button       ; DEO_CLK    ; -2.093 ; -2.758 ; Rise       ; DEO_CLK         ;
; G_SENSOR_INT ; DEO_CLK    ; -2.741 ; -3.417 ; Rise       ; DEO_CLK         ;
; I2C_SDAT     ; DEO_CLK    ; -2.106 ; -2.910 ; Rise       ; DEO_CLK         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; DEO_CLK    ; 2.929 ; 2.804 ; Rise       ; DEO_CLK         ;
; I2C_SCLK      ; DEO_CLK    ; 3.541 ; 3.922 ; Rise       ; DEO_CLK         ;
; I2C_SDAT      ; DEO_CLK    ; 5.292 ; 5.436 ; Rise       ; DEO_CLK         ;
; out_blue      ; DEO_CLK    ; 3.760 ; 3.812 ; Rise       ; DEO_CLK         ;
; out_green     ; DEO_CLK    ; 3.880 ; 3.945 ; Rise       ; DEO_CLK         ;
; out_h_sync    ; DEO_CLK    ; 3.694 ; 3.745 ; Rise       ; DEO_CLK         ;
; out_red       ; DEO_CLK    ; 3.899 ; 3.969 ; Rise       ; DEO_CLK         ;
; out_v_sync    ; DEO_CLK    ; 3.320 ; 3.321 ; Rise       ; DEO_CLK         ;
; I2C_SCLK      ; DEO_CLK    ; 3.188 ; 3.922 ; Fall       ; DEO_CLK         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; DEO_CLK    ; 2.592 ; 2.474 ; Rise       ; DEO_CLK         ;
; I2C_SCLK      ; DEO_CLK    ; 2.850 ; 3.252 ; Rise       ; DEO_CLK         ;
; I2C_SDAT      ; DEO_CLK    ; 3.367 ; 3.489 ; Rise       ; DEO_CLK         ;
; out_blue      ; DEO_CLK    ; 3.630 ; 3.677 ; Rise       ; DEO_CLK         ;
; out_green     ; DEO_CLK    ; 3.745 ; 3.805 ; Rise       ; DEO_CLK         ;
; out_h_sync    ; DEO_CLK    ; 3.567 ; 3.614 ; Rise       ; DEO_CLK         ;
; out_red       ; DEO_CLK    ; 3.763 ; 3.828 ; Rise       ; DEO_CLK         ;
; out_v_sync    ; DEO_CLK    ; 3.208 ; 3.206 ; Rise       ; DEO_CLK         ;
; I2C_SCLK      ; DEO_CLK    ; 2.850 ; 3.578 ; Fall       ; DEO_CLK         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; DEO_CLK    ; 4.390 ; 4.297 ; Rise       ; DEO_CLK         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; DEO_CLK    ; 3.364 ; 3.271 ; Rise       ; DEO_CLK         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; DEO_CLK    ; 4.384     ; 4.477     ; Rise       ; DEO_CLK         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; DEO_CLK    ; 3.497     ; 3.590     ; Rise       ; DEO_CLK         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 3.225 ; 0.146 ; 15.755   ; 1.827   ; 9.206               ;
;  DEO_CLK         ; 3.225 ; 0.146 ; 15.755   ; 1.827   ; 9.206               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  DEO_CLK         ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Button       ; DEO_CLK    ; 4.020 ; 4.485 ; Rise       ; DEO_CLK         ;
; G_SENSOR_INT ; DEO_CLK    ; 6.360 ; 6.780 ; Rise       ; DEO_CLK         ;
; I2C_SDAT     ; DEO_CLK    ; 4.316 ; 4.907 ; Rise       ; DEO_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Button       ; DEO_CLK    ; -2.093 ; -2.758 ; Rise       ; DEO_CLK         ;
; G_SENSOR_INT ; DEO_CLK    ; -2.741 ; -3.417 ; Rise       ; DEO_CLK         ;
; I2C_SDAT     ; DEO_CLK    ; -2.106 ; -2.910 ; Rise       ; DEO_CLK         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; DEO_CLK    ; 4.882 ; 4.839 ; Rise       ; DEO_CLK         ;
; I2C_SCLK      ; DEO_CLK    ; 6.188 ; 6.066 ; Rise       ; DEO_CLK         ;
; I2C_SDAT      ; DEO_CLK    ; 9.224 ; 9.165 ; Rise       ; DEO_CLK         ;
; out_blue      ; DEO_CLK    ; 6.434 ; 6.377 ; Rise       ; DEO_CLK         ;
; out_green     ; DEO_CLK    ; 6.641 ; 6.567 ; Rise       ; DEO_CLK         ;
; out_h_sync    ; DEO_CLK    ; 6.274 ; 6.278 ; Rise       ; DEO_CLK         ;
; out_red       ; DEO_CLK    ; 6.675 ; 6.626 ; Rise       ; DEO_CLK         ;
; out_v_sync    ; DEO_CLK    ; 5.674 ; 5.614 ; Rise       ; DEO_CLK         ;
; I2C_SCLK      ; DEO_CLK    ; 5.565 ; 5.787 ; Fall       ; DEO_CLK         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; DEO_CLK    ; 2.592 ; 2.474 ; Rise       ; DEO_CLK         ;
; I2C_SCLK      ; DEO_CLK    ; 2.850 ; 3.252 ; Rise       ; DEO_CLK         ;
; I2C_SDAT      ; DEO_CLK    ; 3.367 ; 3.489 ; Rise       ; DEO_CLK         ;
; out_blue      ; DEO_CLK    ; 3.630 ; 3.677 ; Rise       ; DEO_CLK         ;
; out_green     ; DEO_CLK    ; 3.745 ; 3.805 ; Rise       ; DEO_CLK         ;
; out_h_sync    ; DEO_CLK    ; 3.567 ; 3.614 ; Rise       ; DEO_CLK         ;
; out_red       ; DEO_CLK    ; 3.763 ; 3.828 ; Rise       ; DEO_CLK         ;
; out_v_sync    ; DEO_CLK    ; 3.208 ; 3.206 ; Rise       ; DEO_CLK         ;
; I2C_SCLK      ; DEO_CLK    ; 2.850 ; 3.578 ; Fall       ; DEO_CLK         ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_red       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_green     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_blue      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; I2C_SDAT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; G_SENSOR_INT            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Button                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; DEO_CLK    ; DEO_CLK  ; 159709628 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; DEO_CLK    ; DEO_CLK  ; 159709628 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; DEO_CLK    ; DEO_CLK  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; DEO_CLK    ; DEO_CLK  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Sat May 02 17:08:50 2015
Info: Command: quartus_sta GSensor -c GSensor
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'GSensor.out.sdc'
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|magn_g_y[1] is being clocked by vga:u_vga|v_sync
Warning (332070): Port "out_blue" relative to the rising edge of clock "DEO_CLK" does not specify a min-fall output delay
Warning (332070): Port "out_blue" relative to the rising edge of clock "DEO_CLK" does not specify a min-rise output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "DEO_CLK" does not specify a min-fall output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "DEO_CLK" does not specify a min-rise output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "DEO_CLK" does not specify a min-fall output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "DEO_CLK" does not specify a min-rise output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "DEO_CLK" does not specify a min-fall output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "DEO_CLK" does not specify a min-rise output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "DEO_CLK" does not specify a min-fall output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "DEO_CLK" does not specify a min-rise output delay
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From DEO_CLK (Rise) to DEO_CLK (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 3.225
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.225               0.000 DEO_CLK 
Info (332146): Worst-case hold slack is 0.302
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.302               0.000 DEO_CLK 
Info (332146): Worst-case recovery slack is 15.755
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.755               0.000 DEO_CLK 
Info (332146): Worst-case removal slack is 3.204
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.204               0.000 DEO_CLK 
Info (332146): Worst-case minimum pulse width slack is 9.482
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.482               0.000 DEO_CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|magn_g_y[1] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From DEO_CLK (Rise) to DEO_CLK (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 4.906
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.906               0.000 DEO_CLK 
Info (332146): Worst-case hold slack is 0.295
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.295               0.000 DEO_CLK 
Info (332146): Worst-case recovery slack is 16.261
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.261               0.000 DEO_CLK 
Info (332146): Worst-case removal slack is 2.846
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.846               0.000 DEO_CLK 
Info (332146): Worst-case minimum pulse width slack is 9.485
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.485               0.000 DEO_CLK 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|magn_g_y[1] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From DEO_CLK (Rise) to DEO_CLK (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 10.454
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    10.454               0.000 DEO_CLK 
Info (332146): Worst-case hold slack is 0.146
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.146               0.000 DEO_CLK 
Info (332146): Worst-case recovery slack is 17.493
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.493               0.000 DEO_CLK 
Info (332146): Worst-case removal slack is 1.827
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.827               0.000 DEO_CLK 
Info (332146): Worst-case minimum pulse width slack is 9.206
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.206               0.000 DEO_CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 714 megabytes
    Info: Processing ended: Sat May 02 17:08:54 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:05


