---
title: 对SSD中Cache机制的探索
date: 2022-08-06 21:12:55
updated: 
twitter: 
draft: 
pinned: true
---

很偶然的机会，听群友们讨论到「企业级SSD上的电容当电池用，来给突然断电时的缓存供电」，SSD里原来也有断电易失的RAM？这引起了我的兴趣，探索了一番，将研究思路和结论记录如下。

研究某个东西时，我习惯于一手抓抽象概念一手找个具体样例，我机器出厂内置一块Samsung 1T PM981a SSD（970 EVO Plus的OEM版本），这次研究的对象又是SSD，所以自然就以Samsung 970 EVO Plus为样例下手。

从[官方文档](https://www.samsung.com/cn/memory-storage/nvme-ssd/970-evo-plus-nvme-m-2-2tb-mz-v7s2t0bw/)上我们可以获取到如下有效信息：

| **字段** | **属性**                   |
| -------- | -------------------------- |
| 接口     | PCIe Gen 3.0 x4, NVMe 1.3  |
| NAND闪存 | 三星 V-NAND 3-bit MLC      |
| 控制器   | 三星内部控制器             |
| 高速缓存 | 三星 2GB 低功耗 DDR4 SDRAM |
| TRIM支持 | 支持                       |
| 垃圾回收 | 自动垃圾回收算法           |

可以看到此处的Cache直接就是2GB的DDR4 SDRAM，说白了就是内存颗粒，和Flash的容量比例大约在千分之一，结合RAM和ROM在计算机系统结构上的特性，我们有理由怀疑在这儿放个Cache就是为了缓解PCIe等高速总线的速率和V-NAND Flash数据读写速率不匹配的问题，换句话说就是个基于局部性原理实现的数据缓冲区。

但是我在SSD方面的知识储备相当少，所以这样的直觉显然是不可靠的，经过一番对相关资料的查阅，发现其实秘密就隐含在其余的几个参数中：3-bit MLC、TRIM和垃圾回收。

## （一）DRAM

从下面这张去掉贴纸的渲染图中我们可以很清晰地看到Samsung 970 EVO Plus的主控、DRAM Cache和两颗V-NAND Flash。

![ssd](images/Samsung_970_EVO_Plus_NVMe_SSD.jpg)

NAND Flash由多层下面这样的Die Chip堆叠而成，可以看到，每层Die Chip有若干个区Plane，而每个Plane又有若干块Block，每个Block则由若干个「横向」Page构成，Page再细分就是若干个存储位字段的浮栅晶体管了。这是早期的平面Die Chip的结构，后来在2007年Toshiba首次实现了3D NAND结构，但是第一个将其商业化大规模生产的却是Samsung，且Samsung称之为V-NAND（Vertical NAND）——也就是这块970 EVO所采用的技术。

![layout](images/nand-flash-die-layout.png)

与上图所示的平面结构相比，V-NAND在原有的Page基础上实现了垂直方向上的延伸，也就是对Page的维度进行了扩展，而这相比原有一维的横向Page扩展出了一个二维平面。你可以理解为，就像楼房与平房，V-NAND的Block就是在原有平面NAND的基础上拔高了一部分——同时我们依然称之为Block。Block的维度只是在我们理解其寻址方式时会有影响，所以下文为简单起见一般用二维NAND进行解析。

SSD中使用地址解码器（Address decoder）来通过电路获取单位Page里浮栅晶体管所存储的位字段信息，即用特定参数的激励激活对应Page里的浮栅晶体管，而后通过与浮栅晶体管直接连接的上行电路获取它所存储的电学特性数据，也就是位。如果是V-NAND，那我们还需要在地址解码器（Address decoder）的基础上加上一个位线选择器（Bitline selectors）来保证Page编码的唯一性。举个不太恰当的例子，位线选择器就相当于坐标中新加上的一个维度。

结构决定性质。SSD中的这种微观几何结构就决定了它是以Page为单位来进行数据读写的，比如说我们要存储1 bit的数据，而某款SLC SSD中一个Page有32768个浮栅晶体管可以存储4KB的数据，那理论上这1 bit的数据也必须占用32768个浮栅晶体管的一个Page（NAND Flash不能对单独的某个bit作读写操作）。一般来说，一个不到指甲盖大小的NAND Flash颗粒的容量在数十MB到几TB不等，你可以想见里面有多少个浮栅晶体管，里面和如此数量的浮栅晶体管作基础设施的供电、数据传输等电路结构又是什么规模，而这还只是一个功能比较单一的存储芯片，处理器芯片实现功能的复杂程度要远远大于此类存储芯片，所以……

对如此复杂且庞大的几何结构来说，一个索引是必要的基础设施，换句话说，增删改查这类高频次文件读写操作的背后必须要有一个描述「逻辑页到物理页映射」的表（Map table）。实际上，当CPU给出的数据通过直连PCIe或者PCH转接的PCIe通道送至SSD接口时，会通过Controller写入NAND Flash，这个过程中就会用到该表。用户每写入一个逻辑页就需要更改一次Map table；当读取一个逻辑页时，SSD则会查找Map table中该逻辑页对应的物理页，然后再访问Flash读取所要的数据。

一般映射的逻辑页的大小为4KB，物理地址的大小为4Byte，那么一个256GB的SSD的映射表大小为：$256GB÷4KB×4B = 256MB$，也就是说映射表的大小大约是SSD容量的$1/1024$——这基本就是DRAM的大小。

没错，DRAM其中一个重要作用就是存储FTL Map table的。但是，DRAM掉电数据是会丢失的，那映射表怎么办？答案是在SSD掉电之前，它会把映射表写入到Flash中去，下次上电初始化时需要重新把映射表读出来放在DRAM中。

如果你对SSD的知识储备也和我一样不是很多，那我猜这个时候你会有一个疑问，那就是如果我们异常断电的话，这个映射表岂不是会直接丢掉？确实是的，所以工程师设计了一些机制来预防这种情况（文章开头的大电容供电就是其中一种），也设计了另外一些机制来修复丢失FTL映射表的问题，而且，下文我们会继续说，SSD异常断电造成的后果也远不止丢映射表这一个！所以，请不要异常断电，善待你的机器。

## （二）SLC Cache

上文中的SSD Cache我们默认是DRAM，但实际上如果不指明语境的话，SSD Cache还有另一种含义：SLC Cache。

我们已经了解了SSD NAND Flash的基本结构，知道它使用浮栅晶体管来存储位字段，但我们却没具体指明一个浮栅晶体管可以存储几个位。事实上，浮栅晶体管可以粗浅地理解为一个电子的容器，SLC（Single-Level Cell），意味着每个浮栅晶体管只存放一位数据，靠电子状态的有或无来输出成数据，也就是最简单的0和1；MLC（Multi-Level Cell），则每个存储单元可存放两位数据，电子量会分为高、中、低与无四种状态，转换为二进制后变成 00、01、10、11；TLC（Triple-Level Cell） ，更进一步将电子状态分成八种，换算成二进制的000、001、010、011、100、101、110、111，也就是三位数据，新的QLC已经有了十六种状态，存放四位数据。

我们初学二进制的时候就体会到了仅仅规定两种状态的好处，此处显然SLC是读写速度最快、最不易出错的一种方式，同时也是对浮栅晶体管利用效率最低的一种方式，所以它也最贵，民用级SSD基本没SLC的产品。Samsung 970 EVO Plus这种民用级SSD的天花板也只是采用了MLC颗粒。

太晚了，明天继续写。。。



## （三）FTL的彩蛋





