
\section{Einzelprozessorsysteme}

\begin{defi}{Überlappte Verarbeitung}

\end{defi}

\begin{defi}{Überlappter I/O}

\end{defi}

\subsection{Cache}

\begin{defi}{Cache}

\end{defi}

\begin{defi}{Direct Mapped Cache}

\end{defi}

\begin{defi}{N-way Set Associative Cache}

\end{defi}

\begin{defi}{Fully Associative Cache}

\end{defi}

\begin{defi}{Ersetzungsstrategie}

\end{defi}

\begin{bonus}[Cache]{IBM Power 4}

\end{bonus}

\begin{bonus}[Cache]{Intel Itanium}

\end{bonus}

\begin{defi}{Cache Miss}

\end{defi}

\begin{defi}{Reduzierung der Cache Miss Rate}

\end{defi}

\begin{defi}[Reduzierung der Cache Miss Rate]{Programmierstrategien}

\end{defi}

\begin{defi}{Table-Look-Aside Buffer}

\end{defi}

\subsection{Entwicklungslinien der Prozessoren}

\begin{defi}{CISC}

\end{defi}

\begin{defi}{RISC}

\end{defi}

\begin{defi}{VLIW}

\end{defi}

\begin{defi}{EPIC}

\end{defi}