----------------
; Command Info ;
----------------
Report Timing: Found 20 recovery paths (2 violated).  Worst case slack is -0.057 

Tcl Command:
    report_timing -append -recovery -show_routing -file output_files/timing_report/afu_default_2_slow_900mv_100c_recovery.rpt -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] -npaths 20

Options:
    -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] 
    -recovery 
    -npaths 20 
    -show_routing 
    -file {output_files/timing_report/afu_default_2_slow_900mv_100c_recovery.rpt} 
    -append 

Snapshot:
    final

Delay Model:
    Slow 900mV 100C Model

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                                                                  ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.057 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[13]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.223     ; 4.527      ;
; -0.004 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[2]            ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.184     ; 4.518      ;
; 0.003  ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[0]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.199     ; 4.486      ;
; 0.004  ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[2]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.199     ; 4.486      ;
; 0.004  ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[4]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.199     ; 4.486      ;
; 0.010  ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[3]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.199     ; 4.486      ;
; 0.030  ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[1]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.199     ; 4.486      ;
; 0.031  ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[5]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.199     ; 4.486      ;
; 0.031  ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[7]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.199     ; 4.486      ;
; 0.033  ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[0]            ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.198     ; 4.487      ;
; 0.035  ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[8]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.199     ; 4.486      ;
; 0.038  ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[6]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.199     ; 4.486      ;
; 0.071  ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|MATMUL_A_In[9]~_emulated  ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.125     ; 4.500      ;
; 0.096  ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|MATMUL_A_In[21]~_emulated ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.125     ; 4.500      ;
; 0.101  ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[1]            ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.184     ; 4.415      ;
; 0.130  ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[8]            ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.184     ; 4.415      ;
; 0.157  ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|cci.c2Tx.mmioRdValid                  ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.199     ; 4.327      ;
; 0.190  ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[14]           ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.189     ; 4.343      ;
; 0.194  ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[3]            ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.165     ; 4.359      ;
; 0.205  ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|MATMUL_A_In[30]~_emulated ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.119     ; 4.388      ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+

Path #1: Recovery slack is -0.057 (VIOLATED)
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[13] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 14.099                                                                                         ;
; Data Required Time ; 14.042                                                                                         ;
; Slack              ; -0.057 (VIOLATED)                                                                              ;
+--------------------+------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.223 ;       ;             ;            ;       ;       ;
; Data Delay                ; 4.527  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 3     ; 0.002       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 5     ; 0.170       ; 4          ; 0.000 ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 27    ; 4.138       ; 91         ; 0.000 ; 0.490 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.193       ; 100        ; 8.193 ; 8.193 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                        ;
+----------+---------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                             ;
+----------+---------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                    ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                          ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                 ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                      ;
; 14.099   ; 4.527   ;    ;      ;        ;                                             ;            ; data path                                                                                           ;
;   9.789  ;   0.217 ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                    ;
;   9.911  ;   0.122 ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                    ;
;   9.911  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                              ;
;   9.911  ;   0.000 ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                    ;
;   9.911  ;   0.000 ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                  ;
;   9.950  ;   0.039 ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                              ;
;   10.096 ;   0.146 ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                  ;
;   10.096 ;   0.000 ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   10.454 ;   0.358 ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.732 ;   0.278 ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.887 ;   0.155 ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   11.032 ;   0.145 ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   11.205 ;   0.173 ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                 ;
;   11.390 ;   0.185 ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                 ;
;   11.494 ;   0.104 ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                  ;
;   11.587 ;   0.093 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                            ;
;   11.656 ;   0.069 ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                          ;
;   11.658 ;   0.002 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                        ;
;   11.700 ;   0.042 ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                      ;
;   11.706 ;   0.006 ; FF ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                          ;
;   11.706 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                        ;
;   11.754 ;   0.048 ; RF ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                              ;
;   11.937 ;   0.183 ; FF ; RE   ; 1      ; R3_X115_Y120_N0_I7                          ; High Speed ; H3                                                                                                  ;
;   11.937 ;   0.000 ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X116_Y120_N0_I6 ; High Speed ; WIRE_MUX                                                                                            ;
;   12.427 ;   0.490 ; FF ; RE   ; 3      ; C27_X116_Y94_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.320 ; FF ; RE   ; 2      ; C27_X116_Y67_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.000 ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X116_Y69_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   13.148 ;   0.401 ; FF ; RE   ; 1      ; R32_X85_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.330 ;   0.182 ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I10                          ; High Speed ; H32                                                                                                 ;
;   13.493 ;   0.163 ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I36                          ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   13.664 ;   0.171 ; FF ; RE   ; 3      ; R32_X53_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.920 ;   0.256 ; FF ; RE   ; 1      ; C4_X59_Y70_N0_I2                            ; High Speed ; V4                                                                                                  ;
;   14.040 ;   0.120 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X59_Y73_N0_I11           ; High Speed ; LAB_LINE                                                                                            ;
;   14.099 ;   0.059 ; FF ; RE   ; 1      ; LAB_RE_X59_Y73_N0_I85                       ; High Speed ; lsimf                                                                                               ;
;   14.099 ;   0.000 ;    ; IC   ; 1      ; FF_X59_Y73_N29                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[13]|clrn ;
;   14.099 ;   0.000 ; FF ; CELL ; 1      ; FF_X59_Y73_N29                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[13]      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.349   ; 9.349   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.193 ;   8.193 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.349 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.199   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.042   ; -0.157  ;    ; uTsu ; 1      ; FF_X59_Y73_N29 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[13] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #2: Recovery slack is -0.004 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[2] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 14.090                                                                                        ;
; Data Required Time ; 14.086                                                                                        ;
; Slack              ; -0.004 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.184 ;       ;             ;            ;        ;       ;
; Data Delay                ; 4.518  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 2     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 3     ; 0.000       ; 0          ; -0.002 ; 0.002 ;
;    Cell                   ;        ; 5     ; 0.170       ; 4          ; 0.000  ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 28    ; 4.131       ; 91         ; 0.000  ; 0.490 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.232       ; 100        ; 8.232  ; 8.232 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                        ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                            ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                   ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                         ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                     ;
; 14.090   ; 4.518    ;    ;      ;        ;                                             ;            ; data path                                                                                          ;
;   9.789  ;   0.217  ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                   ;
;   9.911  ;   0.122  ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                   ;
;   9.911  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                             ;
;   9.911  ;   0.000  ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                   ;
;   9.911  ;   0.000  ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                 ;
;   9.950  ;   0.039  ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                             ;
;   10.096 ;   0.146  ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                 ;
;   10.096 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                           ;
;   10.454 ;   0.358  ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                ;
;   10.732 ;   0.278  ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                ;
;   10.887 ;   0.155  ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                ;
;   11.032 ;   0.145  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                 ;
;   11.205 ;   0.173  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                ;
;   11.390 ;   0.185  ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                ;
;   11.494 ;   0.104  ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                 ;
;   11.587 ;   0.093  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                           ;
;   11.656 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                         ;
;   11.658 ;   0.002  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                       ;
;   11.700 ;   0.042  ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                     ;
;   11.706 ;   0.006  ; FF ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                         ;
;   11.706 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                       ;
;   11.754 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                             ;
;   11.937 ;   0.183  ; FF ; RE   ; 1      ; R3_X115_Y120_N0_I7                          ; High Speed ; H3                                                                                                 ;
;   11.937 ;   0.000  ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X116_Y120_N0_I6 ; High Speed ; WIRE_MUX                                                                                           ;
;   12.427 ;   0.490  ; FF ; RE   ; 3      ; C27_X116_Y94_N0_I0                          ; High Speed ; V27                                                                                                ;
;   12.747 ;   0.320  ; FF ; RE   ; 2      ; C27_X116_Y67_N0_I0                          ; High Speed ; V27                                                                                                ;
;   12.747 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X116_Y69_N0_I6  ; High Speed ; WIRE_MUX                                                                                           ;
;   13.148 ;   0.401  ; FF ; RE   ; 1      ; R32_X85_Y69_N0_I0                           ; High Speed ; H32                                                                                                ;
;   13.330 ;   0.182  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I10                          ; High Speed ; H32                                                                                                ;
;   13.493 ;   0.163  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I36                          ; High Speed ; H32 (GAP CROSSING)                                                                                 ;
;   13.669 ;   0.176  ; FF ; RE   ; 3      ; R32_X53_Y69_N0_I0                           ; High Speed ; H32                                                                                                ;
;   13.773 ;   0.104  ; FF ; RE   ; 1      ; R3_X53_Y69_N0_I5                            ; High Speed ; H3                                                                                                 ;
;   13.930 ;   0.157  ; FF ; RE   ; 1      ; C4_X53_Y65_N0_I53                           ; High Speed ; V4                                                                                                 ;
;   14.039 ;   0.109  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X54_Y67_N0_I47           ; High Speed ; LAB_LINE                                                                                           ;
;   14.092 ;   0.053  ; FF ; RE   ; 1      ; LAB_RE_X54_Y67_N0_I85                       ; High Speed ; lsimf                                                                                              ;
;   14.090 ;   -0.002 ;    ; IC   ; 1      ; FF_X54_Y67_N44                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[2]|clrn ;
;   14.090 ;   0.000  ; FF ; CELL ; 1      ; FF_X54_Y67_N44                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[2]      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.388   ; 9.388   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.232 ;   8.232 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.388 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.238   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.086   ; -0.152  ;    ; uTsu ; 1      ; FF_X54_Y67_N44 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[2] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #3: Recovery slack is 0.003 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[0] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 14.058                                                                                         ;
; Data Required Time ; 14.061                                                                                         ;
; Slack              ; 0.003                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.199 ;       ;             ;            ;        ;       ;
; Data Delay                ; 4.486  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 2     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 3     ; 0.001       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 5     ; 0.170       ; 4          ; 0.000  ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 28    ; 4.098       ; 91         ; 0.000  ; 0.490 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.217       ; 100        ; 8.217  ; 8.217 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                         ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                             ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                    ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                          ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                 ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                      ;
; 14.058   ; 4.486    ;    ;      ;        ;                                             ;            ; data path                                                                                           ;
;   9.789  ;   0.217  ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                    ;
;   9.911  ;   0.122  ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                    ;
;   9.911  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                              ;
;   9.911  ;   0.000  ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                    ;
;   9.911  ;   0.000  ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                  ;
;   9.950  ;   0.039  ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                              ;
;   10.096 ;   0.146  ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                  ;
;   10.096 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   10.454 ;   0.358  ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.732 ;   0.278  ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.887 ;   0.155  ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   11.032 ;   0.145  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   11.205 ;   0.173  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                 ;
;   11.390 ;   0.185  ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                 ;
;   11.494 ;   0.104  ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                  ;
;   11.587 ;   0.093  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                            ;
;   11.656 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                          ;
;   11.658 ;   0.002  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                        ;
;   11.700 ;   0.042  ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                      ;
;   11.706 ;   0.006  ; FF ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                          ;
;   11.706 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                        ;
;   11.754 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                              ;
;   11.937 ;   0.183  ; FF ; RE   ; 1      ; R3_X115_Y120_N0_I7                          ; High Speed ; H3                                                                                                  ;
;   11.937 ;   0.000  ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X116_Y120_N0_I6 ; High Speed ; WIRE_MUX                                                                                            ;
;   12.427 ;   0.490  ; FF ; RE   ; 3      ; C27_X116_Y94_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.320  ; FF ; RE   ; 2      ; C27_X116_Y67_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X116_Y69_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   13.148 ;   0.401  ; FF ; RE   ; 1      ; R32_X85_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.330 ;   0.182  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I10                          ; High Speed ; H32                                                                                                 ;
;   13.493 ;   0.163  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I36                          ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   13.669 ;   0.176  ; FF ; RE   ; 3      ; R32_X53_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.802 ;   0.133  ; FF ; RE   ; 1      ; R6_X53_Y69_N0_I7                            ; High Speed ; H6                                                                                                  ;
;   13.916 ;   0.114  ; FF ; RE   ; 1      ; C4_X55_Y65_N0_I51                           ; High Speed ; V4                                                                                                  ;
;   14.003 ;   0.087  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X56_Y68_N0_I49           ; High Speed ; LAB_LINE                                                                                            ;
;   14.059 ;   0.056  ; FF ; RE   ; 9      ; LAB_RE_X56_Y68_N0_I85                       ; High Speed ; lsimf                                                                                               ;
;   14.058 ;   -0.001 ;    ; IC   ; 1      ; FF_X56_Y68_N32                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[0]|clrn ;
;   14.058 ;   0.000  ; FF ; CELL ; 1      ; FF_X56_Y68_N32                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[0]      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.373   ; 9.373   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.217 ;   8.217 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.373 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.223   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.061   ; -0.162  ;    ; uTsu ; 1      ; FF_X56_Y68_N32 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[0] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #4: Recovery slack is 0.004 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[2] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 14.058                                                                                         ;
; Data Required Time ; 14.062                                                                                         ;
; Slack              ; 0.004                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.199 ;       ;             ;            ;        ;       ;
; Data Delay                ; 4.486  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 2     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 3     ; 0.001       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 5     ; 0.170       ; 4          ; 0.000  ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 28    ; 4.098       ; 91         ; 0.000  ; 0.490 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.217       ; 100        ; 8.217  ; 8.217 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                         ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                             ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                    ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                          ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                 ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                      ;
; 14.058   ; 4.486    ;    ;      ;        ;                                             ;            ; data path                                                                                           ;
;   9.789  ;   0.217  ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                    ;
;   9.911  ;   0.122  ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                    ;
;   9.911  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                              ;
;   9.911  ;   0.000  ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                    ;
;   9.911  ;   0.000  ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                  ;
;   9.950  ;   0.039  ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                              ;
;   10.096 ;   0.146  ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                  ;
;   10.096 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   10.454 ;   0.358  ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.732 ;   0.278  ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.887 ;   0.155  ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   11.032 ;   0.145  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   11.205 ;   0.173  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                 ;
;   11.390 ;   0.185  ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                 ;
;   11.494 ;   0.104  ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                  ;
;   11.587 ;   0.093  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                            ;
;   11.656 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                          ;
;   11.658 ;   0.002  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                        ;
;   11.700 ;   0.042  ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                      ;
;   11.706 ;   0.006  ; FF ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                          ;
;   11.706 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                        ;
;   11.754 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                              ;
;   11.937 ;   0.183  ; FF ; RE   ; 1      ; R3_X115_Y120_N0_I7                          ; High Speed ; H3                                                                                                  ;
;   11.937 ;   0.000  ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X116_Y120_N0_I6 ; High Speed ; WIRE_MUX                                                                                            ;
;   12.427 ;   0.490  ; FF ; RE   ; 3      ; C27_X116_Y94_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.320  ; FF ; RE   ; 2      ; C27_X116_Y67_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X116_Y69_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   13.148 ;   0.401  ; FF ; RE   ; 1      ; R32_X85_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.330 ;   0.182  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I10                          ; High Speed ; H32                                                                                                 ;
;   13.493 ;   0.163  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I36                          ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   13.669 ;   0.176  ; FF ; RE   ; 3      ; R32_X53_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.802 ;   0.133  ; FF ; RE   ; 1      ; R6_X53_Y69_N0_I7                            ; High Speed ; H6                                                                                                  ;
;   13.916 ;   0.114  ; FF ; RE   ; 1      ; C4_X55_Y65_N0_I51                           ; High Speed ; V4                                                                                                  ;
;   14.003 ;   0.087  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X56_Y68_N0_I49           ; High Speed ; LAB_LINE                                                                                            ;
;   14.059 ;   0.056  ; FF ; RE   ; 9      ; LAB_RE_X56_Y68_N0_I85                       ; High Speed ; lsimf                                                                                               ;
;   14.058 ;   -0.001 ;    ; IC   ; 1      ; FF_X56_Y68_N38                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[2]|clrn ;
;   14.058 ;   0.000  ; FF ; CELL ; 1      ; FF_X56_Y68_N38                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[2]      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.373   ; 9.373   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.217 ;   8.217 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.373 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.223   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.062   ; -0.161  ;    ; uTsu ; 1      ; FF_X56_Y68_N38 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[2] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #5: Recovery slack is 0.004 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[4] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 14.058                                                                                         ;
; Data Required Time ; 14.062                                                                                         ;
; Slack              ; 0.004                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.199 ;       ;             ;            ;        ;       ;
; Data Delay                ; 4.486  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 2     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 3     ; 0.001       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 5     ; 0.170       ; 4          ; 0.000  ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 28    ; 4.098       ; 91         ; 0.000  ; 0.490 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.217       ; 100        ; 8.217  ; 8.217 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                         ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                             ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                    ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                          ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                 ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                      ;
; 14.058   ; 4.486    ;    ;      ;        ;                                             ;            ; data path                                                                                           ;
;   9.789  ;   0.217  ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                    ;
;   9.911  ;   0.122  ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                    ;
;   9.911  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                              ;
;   9.911  ;   0.000  ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                    ;
;   9.911  ;   0.000  ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                  ;
;   9.950  ;   0.039  ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                              ;
;   10.096 ;   0.146  ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                  ;
;   10.096 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   10.454 ;   0.358  ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.732 ;   0.278  ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.887 ;   0.155  ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   11.032 ;   0.145  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   11.205 ;   0.173  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                 ;
;   11.390 ;   0.185  ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                 ;
;   11.494 ;   0.104  ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                  ;
;   11.587 ;   0.093  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                            ;
;   11.656 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                          ;
;   11.658 ;   0.002  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                        ;
;   11.700 ;   0.042  ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                      ;
;   11.706 ;   0.006  ; FF ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                          ;
;   11.706 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                        ;
;   11.754 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                              ;
;   11.937 ;   0.183  ; FF ; RE   ; 1      ; R3_X115_Y120_N0_I7                          ; High Speed ; H3                                                                                                  ;
;   11.937 ;   0.000  ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X116_Y120_N0_I6 ; High Speed ; WIRE_MUX                                                                                            ;
;   12.427 ;   0.490  ; FF ; RE   ; 3      ; C27_X116_Y94_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.320  ; FF ; RE   ; 2      ; C27_X116_Y67_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X116_Y69_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   13.148 ;   0.401  ; FF ; RE   ; 1      ; R32_X85_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.330 ;   0.182  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I10                          ; High Speed ; H32                                                                                                 ;
;   13.493 ;   0.163  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I36                          ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   13.669 ;   0.176  ; FF ; RE   ; 3      ; R32_X53_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.802 ;   0.133  ; FF ; RE   ; 1      ; R6_X53_Y69_N0_I7                            ; High Speed ; H6                                                                                                  ;
;   13.916 ;   0.114  ; FF ; RE   ; 1      ; C4_X55_Y65_N0_I51                           ; High Speed ; V4                                                                                                  ;
;   14.003 ;   0.087  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X56_Y68_N0_I49           ; High Speed ; LAB_LINE                                                                                            ;
;   14.059 ;   0.056  ; FF ; RE   ; 9      ; LAB_RE_X56_Y68_N0_I85                       ; High Speed ; lsimf                                                                                               ;
;   14.058 ;   -0.001 ;    ; IC   ; 1      ; FF_X56_Y68_N44                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[4]|clrn ;
;   14.058 ;   0.000  ; FF ; CELL ; 1      ; FF_X56_Y68_N44                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[4]      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.373   ; 9.373   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.217 ;   8.217 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.373 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.223   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.062   ; -0.161  ;    ; uTsu ; 1      ; FF_X56_Y68_N44 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[4] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #6: Recovery slack is 0.010 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[3] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 14.058                                                                                         ;
; Data Required Time ; 14.068                                                                                         ;
; Slack              ; 0.010                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.199 ;       ;             ;            ;        ;       ;
; Data Delay                ; 4.486  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 2     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 3     ; 0.001       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 5     ; 0.170       ; 4          ; 0.000  ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 28    ; 4.098       ; 91         ; 0.000  ; 0.490 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.217       ; 100        ; 8.217  ; 8.217 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                         ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                             ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                    ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                          ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                 ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                      ;
; 14.058   ; 4.486    ;    ;      ;        ;                                             ;            ; data path                                                                                           ;
;   9.789  ;   0.217  ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                    ;
;   9.911  ;   0.122  ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                    ;
;   9.911  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                              ;
;   9.911  ;   0.000  ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                    ;
;   9.911  ;   0.000  ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                  ;
;   9.950  ;   0.039  ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                              ;
;   10.096 ;   0.146  ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                  ;
;   10.096 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   10.454 ;   0.358  ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.732 ;   0.278  ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.887 ;   0.155  ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   11.032 ;   0.145  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   11.205 ;   0.173  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                 ;
;   11.390 ;   0.185  ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                 ;
;   11.494 ;   0.104  ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                  ;
;   11.587 ;   0.093  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                            ;
;   11.656 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                          ;
;   11.658 ;   0.002  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                        ;
;   11.700 ;   0.042  ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                      ;
;   11.706 ;   0.006  ; FF ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                          ;
;   11.706 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                        ;
;   11.754 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                              ;
;   11.937 ;   0.183  ; FF ; RE   ; 1      ; R3_X115_Y120_N0_I7                          ; High Speed ; H3                                                                                                  ;
;   11.937 ;   0.000  ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X116_Y120_N0_I6 ; High Speed ; WIRE_MUX                                                                                            ;
;   12.427 ;   0.490  ; FF ; RE   ; 3      ; C27_X116_Y94_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.320  ; FF ; RE   ; 2      ; C27_X116_Y67_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X116_Y69_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   13.148 ;   0.401  ; FF ; RE   ; 1      ; R32_X85_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.330 ;   0.182  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I10                          ; High Speed ; H32                                                                                                 ;
;   13.493 ;   0.163  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I36                          ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   13.669 ;   0.176  ; FF ; RE   ; 3      ; R32_X53_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.802 ;   0.133  ; FF ; RE   ; 1      ; R6_X53_Y69_N0_I7                            ; High Speed ; H6                                                                                                  ;
;   13.916 ;   0.114  ; FF ; RE   ; 1      ; C4_X55_Y65_N0_I51                           ; High Speed ; V4                                                                                                  ;
;   14.003 ;   0.087  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X56_Y68_N0_I49           ; High Speed ; LAB_LINE                                                                                            ;
;   14.059 ;   0.056  ; FF ; RE   ; 9      ; LAB_RE_X56_Y68_N0_I85                       ; High Speed ; lsimf                                                                                               ;
;   14.058 ;   -0.001 ;    ; IC   ; 1      ; FF_X56_Y68_N41                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[3]|clrn ;
;   14.058 ;   0.000  ; FF ; CELL ; 1      ; FF_X56_Y68_N41                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[3]      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.373   ; 9.373   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.217 ;   8.217 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.373 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.223   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.068   ; -0.155  ;    ; uTsu ; 1      ; FF_X56_Y68_N41 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[3] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #7: Recovery slack is 0.030 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[1] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 14.058                                                                                         ;
; Data Required Time ; 14.088                                                                                         ;
; Slack              ; 0.030                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.199 ;       ;             ;            ;        ;       ;
; Data Delay                ; 4.486  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 2     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 3     ; 0.001       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 5     ; 0.170       ; 4          ; 0.000  ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 28    ; 4.098       ; 91         ; 0.000  ; 0.490 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.217       ; 100        ; 8.217  ; 8.217 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                         ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                             ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                    ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                          ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                 ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                      ;
; 14.058   ; 4.486    ;    ;      ;        ;                                             ;            ; data path                                                                                           ;
;   9.789  ;   0.217  ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                    ;
;   9.911  ;   0.122  ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                    ;
;   9.911  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                              ;
;   9.911  ;   0.000  ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                    ;
;   9.911  ;   0.000  ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                  ;
;   9.950  ;   0.039  ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                              ;
;   10.096 ;   0.146  ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                  ;
;   10.096 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   10.454 ;   0.358  ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.732 ;   0.278  ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.887 ;   0.155  ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   11.032 ;   0.145  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   11.205 ;   0.173  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                 ;
;   11.390 ;   0.185  ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                 ;
;   11.494 ;   0.104  ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                  ;
;   11.587 ;   0.093  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                            ;
;   11.656 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                          ;
;   11.658 ;   0.002  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                        ;
;   11.700 ;   0.042  ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                      ;
;   11.706 ;   0.006  ; FF ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                          ;
;   11.706 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                        ;
;   11.754 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                              ;
;   11.937 ;   0.183  ; FF ; RE   ; 1      ; R3_X115_Y120_N0_I7                          ; High Speed ; H3                                                                                                  ;
;   11.937 ;   0.000  ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X116_Y120_N0_I6 ; High Speed ; WIRE_MUX                                                                                            ;
;   12.427 ;   0.490  ; FF ; RE   ; 3      ; C27_X116_Y94_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.320  ; FF ; RE   ; 2      ; C27_X116_Y67_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X116_Y69_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   13.148 ;   0.401  ; FF ; RE   ; 1      ; R32_X85_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.330 ;   0.182  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I10                          ; High Speed ; H32                                                                                                 ;
;   13.493 ;   0.163  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I36                          ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   13.669 ;   0.176  ; FF ; RE   ; 3      ; R32_X53_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.802 ;   0.133  ; FF ; RE   ; 1      ; R6_X53_Y69_N0_I7                            ; High Speed ; H6                                                                                                  ;
;   13.916 ;   0.114  ; FF ; RE   ; 1      ; C4_X55_Y65_N0_I51                           ; High Speed ; V4                                                                                                  ;
;   14.003 ;   0.087  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X56_Y68_N0_I49           ; High Speed ; LAB_LINE                                                                                            ;
;   14.059 ;   0.056  ; FF ; RE   ; 9      ; LAB_RE_X56_Y68_N0_I85                       ; High Speed ; lsimf                                                                                               ;
;   14.058 ;   -0.001 ;    ; IC   ; 1      ; FF_X56_Y68_N34                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[1]|clrn ;
;   14.058 ;   0.000  ; FF ; CELL ; 1      ; FF_X56_Y68_N34                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[1]      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.373   ; 9.373   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.217 ;   8.217 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.373 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.223   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.088   ; -0.135  ;    ; uTsu ; 1      ; FF_X56_Y68_N34 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[1] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #8: Recovery slack is 0.031 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[5] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 14.058                                                                                         ;
; Data Required Time ; 14.089                                                                                         ;
; Slack              ; 0.031                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.199 ;       ;             ;            ;        ;       ;
; Data Delay                ; 4.486  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 2     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 3     ; 0.001       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 5     ; 0.170       ; 4          ; 0.000  ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 28    ; 4.098       ; 91         ; 0.000  ; 0.490 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.217       ; 100        ; 8.217  ; 8.217 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                         ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                             ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                    ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                          ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                 ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                      ;
; 14.058   ; 4.486    ;    ;      ;        ;                                             ;            ; data path                                                                                           ;
;   9.789  ;   0.217  ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                    ;
;   9.911  ;   0.122  ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                    ;
;   9.911  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                              ;
;   9.911  ;   0.000  ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                    ;
;   9.911  ;   0.000  ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                  ;
;   9.950  ;   0.039  ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                              ;
;   10.096 ;   0.146  ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                  ;
;   10.096 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   10.454 ;   0.358  ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.732 ;   0.278  ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.887 ;   0.155  ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   11.032 ;   0.145  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   11.205 ;   0.173  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                 ;
;   11.390 ;   0.185  ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                 ;
;   11.494 ;   0.104  ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                  ;
;   11.587 ;   0.093  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                            ;
;   11.656 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                          ;
;   11.658 ;   0.002  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                        ;
;   11.700 ;   0.042  ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                      ;
;   11.706 ;   0.006  ; FF ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                          ;
;   11.706 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                        ;
;   11.754 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                              ;
;   11.937 ;   0.183  ; FF ; RE   ; 1      ; R3_X115_Y120_N0_I7                          ; High Speed ; H3                                                                                                  ;
;   11.937 ;   0.000  ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X116_Y120_N0_I6 ; High Speed ; WIRE_MUX                                                                                            ;
;   12.427 ;   0.490  ; FF ; RE   ; 3      ; C27_X116_Y94_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.320  ; FF ; RE   ; 2      ; C27_X116_Y67_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X116_Y69_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   13.148 ;   0.401  ; FF ; RE   ; 1      ; R32_X85_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.330 ;   0.182  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I10                          ; High Speed ; H32                                                                                                 ;
;   13.493 ;   0.163  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I36                          ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   13.669 ;   0.176  ; FF ; RE   ; 3      ; R32_X53_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.802 ;   0.133  ; FF ; RE   ; 1      ; R6_X53_Y69_N0_I7                            ; High Speed ; H6                                                                                                  ;
;   13.916 ;   0.114  ; FF ; RE   ; 1      ; C4_X55_Y65_N0_I51                           ; High Speed ; V4                                                                                                  ;
;   14.003 ;   0.087  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X56_Y68_N0_I49           ; High Speed ; LAB_LINE                                                                                            ;
;   14.059 ;   0.056  ; FF ; RE   ; 9      ; LAB_RE_X56_Y68_N0_I85                       ; High Speed ; lsimf                                                                                               ;
;   14.058 ;   -0.001 ;    ; IC   ; 1      ; FF_X56_Y68_N46                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[5]|clrn ;
;   14.058 ;   0.000  ; FF ; CELL ; 1      ; FF_X56_Y68_N46                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[5]      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.373   ; 9.373   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.217 ;   8.217 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.373 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.223   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.089   ; -0.134  ;    ; uTsu ; 1      ; FF_X56_Y68_N46 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[5] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #9: Recovery slack is 0.031 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[7] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 14.058                                                                                         ;
; Data Required Time ; 14.089                                                                                         ;
; Slack              ; 0.031                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.199 ;       ;             ;            ;        ;       ;
; Data Delay                ; 4.486  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 2     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 3     ; 0.001       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 5     ; 0.170       ; 4          ; 0.000  ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 28    ; 4.098       ; 91         ; 0.000  ; 0.490 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.217       ; 100        ; 8.217  ; 8.217 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                         ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                             ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                    ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                          ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                 ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                      ;
; 14.058   ; 4.486    ;    ;      ;        ;                                             ;            ; data path                                                                                           ;
;   9.789  ;   0.217  ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                    ;
;   9.911  ;   0.122  ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                    ;
;   9.911  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                              ;
;   9.911  ;   0.000  ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                    ;
;   9.911  ;   0.000  ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                  ;
;   9.950  ;   0.039  ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                              ;
;   10.096 ;   0.146  ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                  ;
;   10.096 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   10.454 ;   0.358  ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.732 ;   0.278  ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.887 ;   0.155  ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   11.032 ;   0.145  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   11.205 ;   0.173  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                 ;
;   11.390 ;   0.185  ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                 ;
;   11.494 ;   0.104  ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                  ;
;   11.587 ;   0.093  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                            ;
;   11.656 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                          ;
;   11.658 ;   0.002  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                        ;
;   11.700 ;   0.042  ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                      ;
;   11.706 ;   0.006  ; FF ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                          ;
;   11.706 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                        ;
;   11.754 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                              ;
;   11.937 ;   0.183  ; FF ; RE   ; 1      ; R3_X115_Y120_N0_I7                          ; High Speed ; H3                                                                                                  ;
;   11.937 ;   0.000  ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X116_Y120_N0_I6 ; High Speed ; WIRE_MUX                                                                                            ;
;   12.427 ;   0.490  ; FF ; RE   ; 3      ; C27_X116_Y94_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.320  ; FF ; RE   ; 2      ; C27_X116_Y67_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X116_Y69_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   13.148 ;   0.401  ; FF ; RE   ; 1      ; R32_X85_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.330 ;   0.182  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I10                          ; High Speed ; H32                                                                                                 ;
;   13.493 ;   0.163  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I36                          ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   13.669 ;   0.176  ; FF ; RE   ; 3      ; R32_X53_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.802 ;   0.133  ; FF ; RE   ; 1      ; R6_X53_Y69_N0_I7                            ; High Speed ; H6                                                                                                  ;
;   13.916 ;   0.114  ; FF ; RE   ; 1      ; C4_X55_Y65_N0_I51                           ; High Speed ; V4                                                                                                  ;
;   14.003 ;   0.087  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X56_Y68_N0_I49           ; High Speed ; LAB_LINE                                                                                            ;
;   14.059 ;   0.056  ; FF ; RE   ; 9      ; LAB_RE_X56_Y68_N0_I85                       ; High Speed ; lsimf                                                                                               ;
;   14.058 ;   -0.001 ;    ; IC   ; 1      ; FF_X56_Y68_N52                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[7]|clrn ;
;   14.058 ;   0.000  ; FF ; CELL ; 1      ; FF_X56_Y68_N52                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[7]      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.373   ; 9.373   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.217 ;   8.217 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.373 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.223   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.089   ; -0.134  ;    ; uTsu ; 1      ; FF_X56_Y68_N52 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[7] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #10: Recovery slack is 0.033 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[0] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 14.059                                                                                        ;
; Data Required Time ; 14.092                                                                                        ;
; Slack              ; 0.033                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.198 ;       ;             ;            ;       ;       ;
; Data Delay                ; 4.487  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 3     ; 0.002       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 5     ; 0.170       ; 4          ; 0.000 ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 28    ; 4.098       ; 91         ; 0.000 ; 0.444 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.218       ; 100        ; 8.218 ; 8.218 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                       ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                            ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                   ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                         ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                     ;
; 14.059   ; 4.487   ;    ;      ;        ;                                             ;            ; data path                                                                                          ;
;   9.789  ;   0.217 ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                   ;
;   9.911  ;   0.122 ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                   ;
;   9.911  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                             ;
;   9.911  ;   0.000 ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                   ;
;   9.911  ;   0.000 ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                 ;
;   9.950  ;   0.039 ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                             ;
;   10.096 ;   0.146 ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                 ;
;   10.096 ;   0.000 ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                           ;
;   10.454 ;   0.358 ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                ;
;   10.732 ;   0.278 ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                ;
;   10.887 ;   0.155 ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                ;
;   11.032 ;   0.145 ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                 ;
;   11.205 ;   0.173 ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                ;
;   11.390 ;   0.185 ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                ;
;   11.494 ;   0.104 ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                 ;
;   11.587 ;   0.093 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                           ;
;   11.656 ;   0.069 ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                         ;
;   11.658 ;   0.002 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                       ;
;   11.700 ;   0.042 ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                     ;
;   11.706 ;   0.006 ; FF ; CELL ; 2076   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                         ;
;   11.706 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                       ;
;   11.771 ;   0.065 ; RF ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                             ;
;   11.878 ;   0.107 ; FF ; RE   ; 1      ; R6_X108_Y120_N0_I39                         ; High Speed ; H6                                                                                                 ;
;   12.015 ;   0.137 ; FF ; RE   ; 1      ; R3_X112_Y120_N0_I9                          ; High Speed ; H3                                                                                                 ;
;   12.015 ;   0.000 ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X112_Y120_N0_I4 ; High Speed ; WIRE_MUX                                                                                           ;
;   12.459 ;   0.444 ; FF ; RE   ; 4      ; C27_X112_Y94_N0_I0                          ; High Speed ; V27                                                                                                ;
;   12.787 ;   0.328 ; FF ; RE   ; 2      ; C27_X112_Y67_N0_I0                          ; High Speed ; V27                                                                                                ;
;   12.787 ;   0.000 ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X112_Y69_N0_I6  ; High Speed ; WIRE_MUX                                                                                           ;
;   13.204 ;   0.417 ; FF ; RE   ; 1      ; R32_X81_Y69_N0_I0                           ; High Speed ; H32                                                                                                ;
;   13.374 ;   0.170 ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I14                          ; High Speed ; H32                                                                                                ;
;   13.525 ;   0.151 ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I34                          ; High Speed ; H32 (GAP CROSSING)                                                                                 ;
;   13.702 ;   0.177 ; FF ; RE   ; 1      ; R32_X49_Y69_N0_I0                           ; High Speed ; H32                                                                                                ;
;   13.883 ;   0.181 ; FF ; RE   ; 1      ; C4_X55_Y70_N0_I2                            ; High Speed ; V4                                                                                                 ;
;   14.000 ;   0.117 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X55_Y71_N0_I12           ; High Speed ; LAB_LINE                                                                                           ;
;   14.059 ;   0.059 ; FF ; RE   ; 1      ; LAB_RE_X55_Y71_N0_I85                       ; High Speed ; lsimf                                                                                              ;
;   14.059 ;   0.000 ;    ; IC   ; 1      ; FF_X55_Y71_N28                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[0]|clrn ;
;   14.059 ;   0.000 ; FF ; CELL ; 1      ; FF_X55_Y71_N28                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[0]      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.374   ; 9.374   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.218 ;   8.218 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.374 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.224   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.092   ; -0.132  ;    ; uTsu ; 1      ; FF_X55_Y71_N28 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[0] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #11: Recovery slack is 0.035 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[8] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 14.058                                                                                         ;
; Data Required Time ; 14.093                                                                                         ;
; Slack              ; 0.035                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.199 ;       ;             ;            ;        ;       ;
; Data Delay                ; 4.486  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 2     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 3     ; 0.001       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 5     ; 0.170       ; 4          ; 0.000  ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 28    ; 4.098       ; 91         ; 0.000  ; 0.490 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.217       ; 100        ; 8.217  ; 8.217 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                         ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                             ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                    ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                          ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                 ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                      ;
; 14.058   ; 4.486    ;    ;      ;        ;                                             ;            ; data path                                                                                           ;
;   9.789  ;   0.217  ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                    ;
;   9.911  ;   0.122  ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                    ;
;   9.911  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                              ;
;   9.911  ;   0.000  ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                    ;
;   9.911  ;   0.000  ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                  ;
;   9.950  ;   0.039  ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                              ;
;   10.096 ;   0.146  ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                  ;
;   10.096 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   10.454 ;   0.358  ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.732 ;   0.278  ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.887 ;   0.155  ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   11.032 ;   0.145  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   11.205 ;   0.173  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                 ;
;   11.390 ;   0.185  ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                 ;
;   11.494 ;   0.104  ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                  ;
;   11.587 ;   0.093  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                            ;
;   11.656 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                          ;
;   11.658 ;   0.002  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                        ;
;   11.700 ;   0.042  ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                      ;
;   11.706 ;   0.006  ; FF ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                          ;
;   11.706 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                        ;
;   11.754 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                              ;
;   11.937 ;   0.183  ; FF ; RE   ; 1      ; R3_X115_Y120_N0_I7                          ; High Speed ; H3                                                                                                  ;
;   11.937 ;   0.000  ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X116_Y120_N0_I6 ; High Speed ; WIRE_MUX                                                                                            ;
;   12.427 ;   0.490  ; FF ; RE   ; 3      ; C27_X116_Y94_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.320  ; FF ; RE   ; 2      ; C27_X116_Y67_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X116_Y69_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   13.148 ;   0.401  ; FF ; RE   ; 1      ; R32_X85_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.330 ;   0.182  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I10                          ; High Speed ; H32                                                                                                 ;
;   13.493 ;   0.163  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I36                          ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   13.669 ;   0.176  ; FF ; RE   ; 3      ; R32_X53_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.802 ;   0.133  ; FF ; RE   ; 1      ; R6_X53_Y69_N0_I7                            ; High Speed ; H6                                                                                                  ;
;   13.916 ;   0.114  ; FF ; RE   ; 1      ; C4_X55_Y65_N0_I51                           ; High Speed ; V4                                                                                                  ;
;   14.003 ;   0.087  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X56_Y68_N0_I49           ; High Speed ; LAB_LINE                                                                                            ;
;   14.059 ;   0.056  ; FF ; RE   ; 9      ; LAB_RE_X56_Y68_N0_I85                       ; High Speed ; lsimf                                                                                               ;
;   14.058 ;   -0.001 ;    ; IC   ; 1      ; FF_X56_Y68_N55                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[8]|clrn ;
;   14.058 ;   0.000  ; FF ; CELL ; 1      ; FF_X56_Y68_N55                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[8]      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.373   ; 9.373   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.217 ;   8.217 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.373 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.223   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.093   ; -0.130  ;    ; uTsu ; 1      ; FF_X56_Y68_N55 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[8] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #12: Recovery slack is 0.038 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[6] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 14.058                                                                                         ;
; Data Required Time ; 14.096                                                                                         ;
; Slack              ; 0.038                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.199 ;       ;             ;            ;        ;       ;
; Data Delay                ; 4.486  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 2     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 3     ; 0.001       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 5     ; 0.170       ; 4          ; 0.000  ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 28    ; 4.098       ; 91         ; 0.000  ; 0.490 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.217       ; 100        ; 8.217  ; 8.217 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                         ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                             ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                    ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                          ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                 ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                      ;
; 14.058   ; 4.486    ;    ;      ;        ;                                             ;            ; data path                                                                                           ;
;   9.789  ;   0.217  ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                    ;
;   9.911  ;   0.122  ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                    ;
;   9.911  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                              ;
;   9.911  ;   0.000  ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                    ;
;   9.911  ;   0.000  ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                  ;
;   9.950  ;   0.039  ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                              ;
;   10.096 ;   0.146  ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                  ;
;   10.096 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   10.454 ;   0.358  ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.732 ;   0.278  ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.887 ;   0.155  ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   11.032 ;   0.145  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   11.205 ;   0.173  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                 ;
;   11.390 ;   0.185  ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                 ;
;   11.494 ;   0.104  ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                  ;
;   11.587 ;   0.093  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                            ;
;   11.656 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                          ;
;   11.658 ;   0.002  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                        ;
;   11.700 ;   0.042  ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                      ;
;   11.706 ;   0.006  ; FF ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                          ;
;   11.706 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                        ;
;   11.754 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                              ;
;   11.937 ;   0.183  ; FF ; RE   ; 1      ; R3_X115_Y120_N0_I7                          ; High Speed ; H3                                                                                                  ;
;   11.937 ;   0.000  ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X116_Y120_N0_I6 ; High Speed ; WIRE_MUX                                                                                            ;
;   12.427 ;   0.490  ; FF ; RE   ; 3      ; C27_X116_Y94_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.320  ; FF ; RE   ; 2      ; C27_X116_Y67_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.747 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X116_Y69_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   13.148 ;   0.401  ; FF ; RE   ; 1      ; R32_X85_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.330 ;   0.182  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I10                          ; High Speed ; H32                                                                                                 ;
;   13.493 ;   0.163  ; FF ; RE   ; 1      ; R32_X78_Y69_N0_I36                          ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   13.669 ;   0.176  ; FF ; RE   ; 3      ; R32_X53_Y69_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.802 ;   0.133  ; FF ; RE   ; 1      ; R6_X53_Y69_N0_I7                            ; High Speed ; H6                                                                                                  ;
;   13.916 ;   0.114  ; FF ; RE   ; 1      ; C4_X55_Y65_N0_I51                           ; High Speed ; V4                                                                                                  ;
;   14.003 ;   0.087  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X56_Y68_N0_I49           ; High Speed ; LAB_LINE                                                                                            ;
;   14.059 ;   0.056  ; FF ; RE   ; 9      ; LAB_RE_X56_Y68_N0_I85                       ; High Speed ; lsimf                                                                                               ;
;   14.058 ;   -0.001 ;    ; IC   ; 1      ; FF_X56_Y68_N49                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[6]|clrn ;
;   14.058 ;   0.000  ; FF ; CELL ; 1      ; FF_X56_Y68_N49                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[6]      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.373   ; 9.373   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.217 ;   8.217 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.373 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.223   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.096   ; -0.127  ;    ; uTsu ; 1      ; FF_X56_Y68_N49 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|dma_ctrl|rd_fifo|rd_addr[6] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #13: Recovery slack is 0.071 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                          ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|MATMUL_A_In[9]~_emulated ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                            ;
; Data Arrival Time  ; 14.072                                                                                                  ;
; Data Required Time ; 14.143                                                                                                  ;
; Slack              ; 0.071                                                                                                   ;
+--------------------+---------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.125 ;       ;             ;            ;        ;       ;
; Data Delay                ; 4.500  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.001       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 7     ; 0.218       ; 5          ; 0.000  ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 31    ; 4.064       ; 90         ; 0.000  ; 0.466 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.291       ; 100        ; 8.291  ; 8.291 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                  ;
+----------+----------+----+------+--------+---------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                             ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                   ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                          ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                               ;
; 14.072   ; 4.500    ;    ;      ;        ;                                             ;            ; data path                                                                                                    ;
;   9.789  ;   0.217  ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                             ;
;   9.911  ;   0.122  ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                             ;
;   9.911  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                       ;
;   9.911  ;   0.000  ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                             ;
;   9.911  ;   0.000  ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                           ;
;   9.950  ;   0.039  ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                       ;
;   10.096 ;   0.146  ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                           ;
;   10.096 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                     ;
;   10.454 ;   0.358  ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                          ;
;   10.732 ;   0.278  ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                          ;
;   10.887 ;   0.155  ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                          ;
;   11.032 ;   0.145  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                           ;
;   11.205 ;   0.173  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                          ;
;   11.390 ;   0.185  ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                          ;
;   11.494 ;   0.104  ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                           ;
;   11.587 ;   0.093  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                     ;
;   11.656 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                   ;
;   11.658 ;   0.002  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                 ;
;   11.700 ;   0.042  ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                               ;
;   11.706 ;   0.006  ; FF ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                   ;
;   11.706 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                 ;
;   11.754 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                       ;
;   11.937 ;   0.183  ; FF ; RE   ; 1      ; R3_X115_Y120_N0_I7                          ; High Speed ; H3                                                                                                           ;
;   11.937 ;   0.000  ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X116_Y120_N0_I6 ; High Speed ; WIRE_MUX                                                                                                     ;
;   12.403 ;   0.466  ; FF ; RE   ; 5      ; R32_X85_Y120_N0_I0                          ; High Speed ; H32                                                                                                          ;
;   12.586 ;   0.183  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I10                         ; High Speed ; H32                                                                                                          ;
;   12.943 ;   0.357  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I36                         ; High Speed ; H32 (GAP CROSSING)                                                                                           ;
;   13.164 ;   0.221  ; FF ; RE   ; 7      ; R32_X53_Y120_N0_I0                          ; High Speed ; H32                                                                                                          ;
;   13.276 ;   0.112  ; FF ; RE   ; 1      ; R6_X66_Y120_N0_I7                           ; High Speed ; H6                                                                                                           ;
;   13.387 ;   0.111  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X66_Y120_N0_I23          ; High Speed ; LAB_LINE                                                                                                     ;
;   13.468 ;   0.081  ; FF ; RE   ; 1      ; LAB_RE_X66_Y120_N0_I24                      ; High Speed ; leimf0_[3]                                                                                                   ;
;   13.467 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X66_Y120_N18                        ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|i1444~0|dataf                 ;
;   13.511 ;   0.044  ; FF ; CELL ; 2      ; LABCELL_X66_Y120_N18                        ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|i1444~0|combout               ;
;   13.515 ;   0.004  ; FF ; CELL ; 49     ; LABCELL_X66_Y120_N18                        ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|i1444~0~la_lab/laboutt[12]    ;
;   13.515 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X66_Y120_N18                        ; High Speed ; MP_LAB_COMB                                                                                                  ;
;   13.565 ;   0.050  ; RF ; RE   ; 3      ; LAB_RE_X66_Y120_N0_I102                     ; High Speed ; LAB_RE                                                                                                       ;
;   13.653 ;   0.088  ; FF ; RE   ; 4      ; R3_X67_Y120_N0_I7                           ; High Speed ; H3                                                                                                           ;
;   13.822 ;   0.169  ; FF ; RE   ; 1      ; R3_X70_Y120_N0_I6                           ; High Speed ; H3                                                                                                           ;
;   13.939 ;   0.117  ; FF ; RE   ; 1      ; R3_X73_Y120_N0_I2                           ; High Speed ; H3                                                                                                           ;
;   14.014 ;   0.075  ; FF ; RE   ; 3      ; LOCAL_INTERCONNECT_X76_Y120_N0_I53          ; High Speed ; LAB_LINE                                                                                                     ;
;   14.072 ;   0.058  ; FF ; RE   ; 2      ; LAB_RE_X76_Y120_N0_I85                      ; High Speed ; lsimf                                                                                                        ;
;   14.072 ;   0.000  ;    ; IC   ; 1      ; FF_X76_Y120_N29                             ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|MATMUL_A_In[9]~_emulated|clrn ;
;   14.072 ;   0.000  ; FF ; CELL ; 1      ; FF_X76_Y120_N29                             ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|MATMUL_A_In[9]~_emulated      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                         ;
; 14.447   ; 9.447   ;    ;      ;        ;                 ;       ; clock path                                                                                              ;
;   13.291 ;   8.291 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                     ;
;   14.447 ;   1.156 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                 ;
; 14.297   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                       ;
; 14.143   ; -0.154  ;    ; uTsu ; 1      ; FF_X76_Y120_N29 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|MATMUL_A_In[9]~_emulated ;
+----------+---------+----+------+--------+-----------------+-------+---------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #14: Recovery slack is 0.096 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                  ;
+--------------------+----------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                    ;
+--------------------+----------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                           ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|MATMUL_A_In[21]~_emulated ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                             ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                             ;
; Data Arrival Time  ; 14.072                                                                                                   ;
; Data Required Time ; 14.168                                                                                                   ;
; Slack              ; 0.096                                                                                                    ;
+--------------------+----------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.125 ;       ;             ;            ;        ;       ;
; Data Delay                ; 4.500  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.001       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 7     ; 0.218       ; 5          ; 0.000  ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 31    ; 4.064       ; 90         ; 0.000  ; 0.466 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.291       ; 100        ; 8.291  ; 8.291 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                   ;
+----------+----------+----+------+--------+---------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                       ;
+----------+----------+----+------+--------+---------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                              ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                    ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                           ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                ;
; 14.072   ; 4.500    ;    ;      ;        ;                                             ;            ; data path                                                                                                     ;
;   9.789  ;   0.217  ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                              ;
;   9.911  ;   0.122  ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                              ;
;   9.911  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                        ;
;   9.911  ;   0.000  ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                              ;
;   9.911  ;   0.000  ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                            ;
;   9.950  ;   0.039  ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                        ;
;   10.096 ;   0.146  ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                            ;
;   10.096 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                      ;
;   10.454 ;   0.358  ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                           ;
;   10.732 ;   0.278  ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                           ;
;   10.887 ;   0.155  ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                           ;
;   11.032 ;   0.145  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                            ;
;   11.205 ;   0.173  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                           ;
;   11.390 ;   0.185  ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                           ;
;   11.494 ;   0.104  ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                            ;
;   11.587 ;   0.093  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                      ;
;   11.656 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                    ;
;   11.658 ;   0.002  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                  ;
;   11.700 ;   0.042  ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                ;
;   11.706 ;   0.006  ; FF ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                    ;
;   11.706 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                  ;
;   11.754 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                        ;
;   11.937 ;   0.183  ; FF ; RE   ; 1      ; R3_X115_Y120_N0_I7                          ; High Speed ; H3                                                                                                            ;
;   11.937 ;   0.000  ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X116_Y120_N0_I6 ; High Speed ; WIRE_MUX                                                                                                      ;
;   12.403 ;   0.466  ; FF ; RE   ; 5      ; R32_X85_Y120_N0_I0                          ; High Speed ; H32                                                                                                           ;
;   12.586 ;   0.183  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I10                         ; High Speed ; H32                                                                                                           ;
;   12.943 ;   0.357  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I36                         ; High Speed ; H32 (GAP CROSSING)                                                                                            ;
;   13.164 ;   0.221  ; FF ; RE   ; 7      ; R32_X53_Y120_N0_I0                          ; High Speed ; H32                                                                                                           ;
;   13.276 ;   0.112  ; FF ; RE   ; 1      ; R6_X66_Y120_N0_I7                           ; High Speed ; H6                                                                                                            ;
;   13.387 ;   0.111  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X66_Y120_N0_I23          ; High Speed ; LAB_LINE                                                                                                      ;
;   13.468 ;   0.081  ; FF ; RE   ; 1      ; LAB_RE_X66_Y120_N0_I24                      ; High Speed ; leimf0_[3]                                                                                                    ;
;   13.467 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X66_Y120_N18                        ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|i1444~0|dataf                  ;
;   13.511 ;   0.044  ; FF ; CELL ; 2      ; LABCELL_X66_Y120_N18                        ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|i1444~0|combout                ;
;   13.515 ;   0.004  ; FF ; CELL ; 49     ; LABCELL_X66_Y120_N18                        ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|i1444~0~la_lab/laboutt[12]     ;
;   13.515 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X66_Y120_N18                        ; High Speed ; MP_LAB_COMB                                                                                                   ;
;   13.565 ;   0.050  ; RF ; RE   ; 3      ; LAB_RE_X66_Y120_N0_I102                     ; High Speed ; LAB_RE                                                                                                        ;
;   13.653 ;   0.088  ; FF ; RE   ; 4      ; R3_X67_Y120_N0_I7                           ; High Speed ; H3                                                                                                            ;
;   13.822 ;   0.169  ; FF ; RE   ; 1      ; R3_X70_Y120_N0_I6                           ; High Speed ; H3                                                                                                            ;
;   13.939 ;   0.117  ; FF ; RE   ; 1      ; R3_X73_Y120_N0_I2                           ; High Speed ; H3                                                                                                            ;
;   14.014 ;   0.075  ; FF ; RE   ; 3      ; LOCAL_INTERCONNECT_X76_Y120_N0_I53          ; High Speed ; LAB_LINE                                                                                                      ;
;   14.072 ;   0.058  ; FF ; RE   ; 2      ; LAB_RE_X76_Y120_N0_I85                      ; High Speed ; lsimf                                                                                                         ;
;   14.072 ;   0.000  ;    ; IC   ; 1      ; FF_X76_Y120_N58                             ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|MATMUL_A_In[21]~_emulated|clrn ;
;   14.072 ;   0.000  ; FF ; CELL ; 1      ; FF_X76_Y120_N58                             ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|MATMUL_A_In[21]~_emulated      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.447   ; 9.447   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.291 ;   8.291 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.447 ;   1.156 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.297   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 14.168   ; -0.129  ;    ; uTsu ; 1      ; FF_X76_Y120_N58 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|MATMUL_A_In[21]~_emulated ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #15: Recovery slack is 0.101 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[1] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 13.987                                                                                        ;
; Data Required Time ; 14.088                                                                                        ;
; Slack              ; 0.101                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.184 ;       ;             ;            ;       ;       ;
; Data Delay                ; 4.415  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 3     ; 0.004       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 5     ; 0.170       ; 4          ; 0.000 ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 28    ; 4.024       ; 91         ; 0.000 ; 0.444 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.232       ; 100        ; 8.232 ; 8.232 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                       ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                            ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                   ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                         ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                     ;
; 13.987   ; 4.415   ;    ;      ;        ;                                             ;            ; data path                                                                                          ;
;   9.789  ;   0.217 ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                   ;
;   9.911  ;   0.122 ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                   ;
;   9.911  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                             ;
;   9.911  ;   0.000 ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                   ;
;   9.911  ;   0.000 ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                 ;
;   9.950  ;   0.039 ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                             ;
;   10.096 ;   0.146 ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                 ;
;   10.096 ;   0.000 ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                           ;
;   10.454 ;   0.358 ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                ;
;   10.732 ;   0.278 ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                ;
;   10.887 ;   0.155 ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                ;
;   11.032 ;   0.145 ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                 ;
;   11.205 ;   0.173 ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                ;
;   11.390 ;   0.185 ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                ;
;   11.494 ;   0.104 ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                 ;
;   11.587 ;   0.093 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                           ;
;   11.656 ;   0.069 ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                         ;
;   11.658 ;   0.002 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                       ;
;   11.700 ;   0.042 ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                     ;
;   11.706 ;   0.006 ; FF ; CELL ; 2076   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                         ;
;   11.706 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                       ;
;   11.771 ;   0.065 ; RF ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                             ;
;   11.878 ;   0.107 ; FF ; RE   ; 1      ; R6_X108_Y120_N0_I39                         ; High Speed ; H6                                                                                                 ;
;   12.015 ;   0.137 ; FF ; RE   ; 1      ; R3_X112_Y120_N0_I9                          ; High Speed ; H3                                                                                                 ;
;   12.015 ;   0.000 ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X112_Y120_N0_I4 ; High Speed ; WIRE_MUX                                                                                           ;
;   12.459 ;   0.444 ; FF ; RE   ; 4      ; C27_X112_Y94_N0_I0                          ; High Speed ; V27                                                                                                ;
;   12.793 ;   0.334 ; FF ; RE   ; 2      ; C27_X112_Y67_N0_I0                          ; High Speed ; V27                                                                                                ;
;   12.793 ;   0.000 ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X112_Y66_N0_I1  ; High Speed ; WIRE_MUX                                                                                           ;
;   13.211 ;   0.418 ; FF ; RE   ; 1      ; R32_X81_Y66_N0_I0                           ; High Speed ; H32                                                                                                ;
;   13.381 ;   0.170 ; FF ; RE   ; 1      ; R32_X78_Y66_N0_I14                          ; High Speed ; H32                                                                                                ;
;   13.528 ;   0.147 ; FF ; RE   ; 1      ; R32_X78_Y66_N0_I34                          ; High Speed ; H32 (GAP CROSSING)                                                                                 ;
;   13.699 ;   0.171 ; FF ; RE   ; 2      ; R32_X49_Y66_N0_I0                           ; High Speed ; H32                                                                                                ;
;   13.851 ;   0.152 ; FF ; RE   ; 1      ; R6_X56_Y66_N0_I34                           ; High Speed ; H6                                                                                                 ;
;   13.935 ;   0.084 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y66_N0_I54           ; High Speed ; LAB_LINE                                                                                           ;
;   13.985 ;   0.050 ; FF ; RE   ; 2      ; LAB_RE_X57_Y66_N0_I85                       ; High Speed ; lsimf                                                                                              ;
;   13.987 ;   0.002 ;    ; IC   ; 1      ; FF_X57_Y66_N41                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[1]|clrn ;
;   13.987 ;   0.000 ; FF ; CELL ; 1      ; FF_X57_Y66_N41                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[1]      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.388   ; 9.388   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.232 ;   8.232 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.388 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.238   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.088   ; -0.150  ;    ; uTsu ; 1      ; FF_X57_Y66_N41 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[1] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #16: Recovery slack is 0.130 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[8] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 13.987                                                                                        ;
; Data Required Time ; 14.117                                                                                        ;
; Slack              ; 0.130                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.184 ;       ;             ;            ;       ;       ;
; Data Delay                ; 4.415  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 3     ; 0.004       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 5     ; 0.170       ; 4          ; 0.000 ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 28    ; 4.024       ; 91         ; 0.000 ; 0.444 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.232       ; 100        ; 8.232 ; 8.232 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                       ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                            ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                   ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                         ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                     ;
; 13.987   ; 4.415   ;    ;      ;        ;                                             ;            ; data path                                                                                          ;
;   9.789  ;   0.217 ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                   ;
;   9.911  ;   0.122 ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                   ;
;   9.911  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                             ;
;   9.911  ;   0.000 ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                   ;
;   9.911  ;   0.000 ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                 ;
;   9.950  ;   0.039 ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                             ;
;   10.096 ;   0.146 ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                 ;
;   10.096 ;   0.000 ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                           ;
;   10.454 ;   0.358 ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                ;
;   10.732 ;   0.278 ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                ;
;   10.887 ;   0.155 ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                ;
;   11.032 ;   0.145 ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                 ;
;   11.205 ;   0.173 ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                ;
;   11.390 ;   0.185 ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                ;
;   11.494 ;   0.104 ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                 ;
;   11.587 ;   0.093 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                           ;
;   11.656 ;   0.069 ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                         ;
;   11.658 ;   0.002 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                       ;
;   11.700 ;   0.042 ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                     ;
;   11.706 ;   0.006 ; FF ; CELL ; 2076   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                         ;
;   11.706 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                       ;
;   11.771 ;   0.065 ; RF ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                             ;
;   11.878 ;   0.107 ; FF ; RE   ; 1      ; R6_X108_Y120_N0_I39                         ; High Speed ; H6                                                                                                 ;
;   12.015 ;   0.137 ; FF ; RE   ; 1      ; R3_X112_Y120_N0_I9                          ; High Speed ; H3                                                                                                 ;
;   12.015 ;   0.000 ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X112_Y120_N0_I4 ; High Speed ; WIRE_MUX                                                                                           ;
;   12.459 ;   0.444 ; FF ; RE   ; 4      ; C27_X112_Y94_N0_I0                          ; High Speed ; V27                                                                                                ;
;   12.793 ;   0.334 ; FF ; RE   ; 2      ; C27_X112_Y67_N0_I0                          ; High Speed ; V27                                                                                                ;
;   12.793 ;   0.000 ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X112_Y66_N0_I1  ; High Speed ; WIRE_MUX                                                                                           ;
;   13.211 ;   0.418 ; FF ; RE   ; 1      ; R32_X81_Y66_N0_I0                           ; High Speed ; H32                                                                                                ;
;   13.381 ;   0.170 ; FF ; RE   ; 1      ; R32_X78_Y66_N0_I14                          ; High Speed ; H32                                                                                                ;
;   13.528 ;   0.147 ; FF ; RE   ; 1      ; R32_X78_Y66_N0_I34                          ; High Speed ; H32 (GAP CROSSING)                                                                                 ;
;   13.699 ;   0.171 ; FF ; RE   ; 2      ; R32_X49_Y66_N0_I0                           ; High Speed ; H32                                                                                                ;
;   13.851 ;   0.152 ; FF ; RE   ; 1      ; R6_X56_Y66_N0_I34                           ; High Speed ; H6                                                                                                 ;
;   13.935 ;   0.084 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y66_N0_I54           ; High Speed ; LAB_LINE                                                                                           ;
;   13.985 ;   0.050 ; FF ; RE   ; 2      ; LAB_RE_X57_Y66_N0_I85                       ; High Speed ; lsimf                                                                                              ;
;   13.987 ;   0.002 ;    ; IC   ; 1      ; FF_X57_Y66_N34                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[8]|clrn ;
;   13.987 ;   0.000 ; FF ; CELL ; 1      ; FF_X57_Y66_N34                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[8]      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.388   ; 9.388   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.232 ;   8.232 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.388 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.238   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.117   ; -0.121  ;    ; uTsu ; 1      ; FF_X57_Y66_N34 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[8] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #17: Recovery slack is 0.157 
===============================================================================
+--------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                 ;
+--------------------+-----------------------------------------------------------------------------------------+
; Property           ; Value                                                                                   ;
+--------------------+-----------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                          ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|cci.c2Tx.mmioRdValid ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                            ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                            ;
; Data Arrival Time  ; 13.899                                                                                  ;
; Data Required Time ; 14.056                                                                                  ;
; Slack              ; 0.157                                                                                   ;
+--------------------+-----------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.199 ;       ;             ;            ;       ;       ;
; Data Delay                ; 4.327  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 3     ; 0.003       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 5     ; 0.170       ; 4          ; 0.000 ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 29    ; 3.937       ; 91         ; 0.000 ; 0.448 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.217       ; 100        ; 8.217 ; 8.217 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                 ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                             ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                   ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                          ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                               ;
; 13.899   ; 4.327   ;    ;      ;        ;                                             ;            ; data path                                                                                    ;
;   9.789  ;   0.217 ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                             ;
;   9.911  ;   0.122 ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]             ;
;   9.911  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                       ;
;   9.911  ;   0.000 ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                             ;
;   9.911  ;   0.000 ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                           ;
;   9.950  ;   0.039 ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                       ;
;   10.096 ;   0.146 ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                           ;
;   10.096 ;   0.000 ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                     ;
;   10.454 ;   0.358 ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                          ;
;   10.732 ;   0.278 ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                          ;
;   10.887 ;   0.155 ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                          ;
;   11.032 ;   0.145 ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                           ;
;   11.205 ;   0.173 ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                          ;
;   11.390 ;   0.185 ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                          ;
;   11.494 ;   0.104 ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                           ;
;   11.587 ;   0.093 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                     ;
;   11.656 ;   0.069 ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                   ;
;   11.658 ;   0.002 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                 ;
;   11.700 ;   0.042 ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                               ;
;   11.706 ;   0.006 ; FF ; CELL ; 2076   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                   ;
;   11.706 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                 ;
;   11.771 ;   0.065 ; RF ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                       ;
;   11.878 ;   0.107 ; FF ; RE   ; 1      ; R6_X108_Y120_N0_I39                         ; High Speed ; H6                                                                                           ;
;   12.015 ;   0.137 ; FF ; RE   ; 1      ; R3_X112_Y120_N0_I9                          ; High Speed ; H3                                                                                           ;
;   12.015 ;   0.000 ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X112_Y120_N0_I4 ; High Speed ; WIRE_MUX                                                                                     ;
;   12.463 ;   0.448 ; FF ; RE   ; 4      ; C27_X112_Y94_N0_I0                          ; High Speed ; V27                                                                                          ;
;   12.463 ;   0.000 ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X112_Y96_N0_I3  ; High Speed ; WIRE_MUX                                                                                     ;
;   12.884 ;   0.421 ; FF ; RE   ; 4      ; R32_X81_Y96_N0_I0                           ; High Speed ; H32                                                                                          ;
;   13.055 ;   0.171 ; FF ; RE   ; 1      ; R32_X78_Y96_N0_I14                          ; High Speed ; H32                                                                                          ;
;   13.206 ;   0.151 ; FF ; RE   ; 1      ; R32_X78_Y96_N0_I34                          ; High Speed ; H32 (GAP CROSSING)                                                                           ;
;   13.389 ;   0.183 ; FF ; RE   ; 3      ; R32_X49_Y96_N0_I0                           ; High Speed ; H32                                                                                          ;
;   13.508 ;   0.119 ; FF ; RE   ; 1      ; R6_X49_Y96_N0_I7                            ; High Speed ; H6                                                                                           ;
;   13.672 ;   0.164 ; FF ; RE   ; 2      ; C4_X50_Y97_N0_I11                           ; High Speed ; V4                                                                                           ;
;   13.771 ;   0.099 ; FF ; RE   ; 1      ; R3_X51_Y100_N0_I3                           ; High Speed ; H3                                                                                           ;
;   13.841 ;   0.070 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X51_Y100_N0_I16          ; High Speed ; LAB_LINE                                                                                     ;
;   13.898 ;   0.057 ; FF ; RE   ; 1      ; LAB_RE_X51_Y100_N0_I85                      ; High Speed ; lsimf                                                                                        ;
;   13.899 ;   0.001 ;    ; IC   ; 1      ; FF_X51_Y100_N26                             ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|cci.c2Tx.mmioRdValid|clrn ;
;   13.899 ;   0.000 ; FF ; CELL ; 1      ; FF_X51_Y100_N26                             ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|cci.c2Tx.mmioRdValid      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                          ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                 ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                         ;
; 14.373   ; 9.373   ;    ;      ;        ;                 ;       ; clock path                                                                              ;
;   13.217 ;   8.217 ; R  ;      ;        ;                 ;       ; clock network delay                                                                     ;
;   14.373 ;   1.156 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                 ;
; 14.223   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                       ;
; 14.056   ; -0.167  ;    ; uTsu ; 1      ; FF_X51_Y100_N26 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|cci.c2Tx.mmioRdValid ;
+----------+---------+----+------+--------+-----------------+-------+-----------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #18: Recovery slack is 0.190 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[14] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 13.915                                                                                         ;
; Data Required Time ; 14.105                                                                                         ;
; Slack              ; 0.190                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.189 ;       ;             ;            ;        ;       ;
; Data Delay                ; 4.343  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 2     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 3     ; 0.001       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 5     ; 0.170       ; 4          ; 0.000  ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 28    ; 3.955       ; 91         ; 0.000  ; 0.498 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.227       ; 100        ; 8.227  ; 8.227 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                         ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                             ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                    ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                          ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                 ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                      ;
; 13.915   ; 4.343    ;    ;      ;        ;                                             ;            ; data path                                                                                           ;
;   9.789  ;   0.217  ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                    ;
;   9.911  ;   0.122  ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                    ;
;   9.911  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                              ;
;   9.911  ;   0.000  ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                    ;
;   9.911  ;   0.000  ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                  ;
;   9.950  ;   0.039  ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                              ;
;   10.096 ;   0.146  ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                  ;
;   10.096 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                            ;
;   10.454 ;   0.358  ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.732 ;   0.278  ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   10.887 ;   0.155  ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                 ;
;   11.032 ;   0.145  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   11.205 ;   0.173  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                 ;
;   11.390 ;   0.185  ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                 ;
;   11.494 ;   0.104  ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                  ;
;   11.587 ;   0.093  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                            ;
;   11.656 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                          ;
;   11.658 ;   0.002  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                        ;
;   11.700 ;   0.042  ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                      ;
;   11.706 ;   0.006  ; FF ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                          ;
;   11.706 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                        ;
;   11.754 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                              ;
;   11.937 ;   0.183  ; FF ; RE   ; 1      ; R3_X115_Y120_N0_I7                          ; High Speed ; H3                                                                                                  ;
;   11.937 ;   0.000  ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X116_Y120_N0_I6 ; High Speed ; WIRE_MUX                                                                                            ;
;   12.435 ;   0.498  ; FF ; RE   ; 3      ; C27_X116_Y94_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.435 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X116_Y96_N0_I3  ; High Speed ; WIRE_MUX                                                                                            ;
;   12.826 ;   0.391  ; FF ; RE   ; 1      ; C27_X116_Y70_N0_I0                          ; High Speed ; V27                                                                                                 ;
;   12.826 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X116_Y72_N0_I3  ; High Speed ; WIRE_MUX                                                                                            ;
;   13.214 ;   0.388  ; FF ; RE   ; 1      ; R32_X85_Y72_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.395 ;   0.181  ; FF ; RE   ; 1      ; R32_X78_Y72_N0_I10                          ; High Speed ; H32                                                                                                 ;
;   13.559 ;   0.164  ; FF ; RE   ; 1      ; R32_X78_Y72_N0_I36                          ; High Speed ; H32 (GAP CROSSING)                                                                                  ;
;   13.703 ;   0.144  ; FF ; RE   ; 1      ; R32_X53_Y72_N0_I0                           ; High Speed ; H32                                                                                                 ;
;   13.795 ;   0.092  ; FF ; RE   ; 1      ; R3_X72_Y72_N0_I5                            ; High Speed ; H3                                                                                                  ;
;   13.860 ;   0.065  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X72_Y72_N0_I47           ; High Speed ; LAB_LINE                                                                                            ;
;   13.916 ;   0.056  ; FF ; RE   ; 1      ; LAB_RE_X72_Y72_N0_I85                       ; High Speed ; lsimf                                                                                               ;
;   13.915 ;   -0.001 ;    ; IC   ; 1      ; FF_X72_Y72_N28                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[14]|clrn ;
;   13.915 ;   0.000  ; FF ; CELL ; 1      ; FF_X72_Y72_N28                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[14]      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.383   ; 9.383   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.227 ;   8.227 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.383 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.233   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.105   ; -0.128  ;    ; uTsu ; 1      ; FF_X72_Y72_N28 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[14] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #19: Recovery slack is 0.194 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[3] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 13.931                                                                                        ;
; Data Required Time ; 14.125                                                                                        ;
; Slack              ; 0.194                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.165 ;       ;             ;            ;       ;       ;
; Data Delay                ; 4.359  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 3     ; 0.003       ; 0          ; 0.000 ; 0.002 ;
;    Cell                   ;        ; 5     ; 0.170       ; 4          ; 0.000 ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 28    ; 3.969       ; 91         ; 0.000 ; 0.444 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.251       ; 100        ; 8.251 ; 8.251 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                       ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                            ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                   ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                         ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                     ;
; 13.931   ; 4.359   ;    ;      ;        ;                                             ;            ; data path                                                                                          ;
;   9.789  ;   0.217 ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                   ;
;   9.911  ;   0.122 ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                   ;
;   9.911  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                             ;
;   9.911  ;   0.000 ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                   ;
;   9.911  ;   0.000 ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                 ;
;   9.950  ;   0.039 ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                             ;
;   10.096 ;   0.146 ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                 ;
;   10.096 ;   0.000 ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                           ;
;   10.454 ;   0.358 ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                ;
;   10.732 ;   0.278 ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                ;
;   10.887 ;   0.155 ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                ;
;   11.032 ;   0.145 ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                 ;
;   11.205 ;   0.173 ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                ;
;   11.390 ;   0.185 ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                ;
;   11.494 ;   0.104 ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                 ;
;   11.587 ;   0.093 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                           ;
;   11.656 ;   0.069 ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                         ;
;   11.658 ;   0.002 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                       ;
;   11.700 ;   0.042 ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                     ;
;   11.706 ;   0.006 ; FF ; CELL ; 2076   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                         ;
;   11.706 ;   0.000 ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                       ;
;   11.771 ;   0.065 ; RF ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                             ;
;   11.878 ;   0.107 ; FF ; RE   ; 1      ; R6_X108_Y120_N0_I39                         ; High Speed ; H6                                                                                                 ;
;   12.015 ;   0.137 ; FF ; RE   ; 1      ; R3_X112_Y120_N0_I9                          ; High Speed ; H3                                                                                                 ;
;   12.015 ;   0.000 ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X112_Y120_N0_I4 ; High Speed ; WIRE_MUX                                                                                           ;
;   12.459 ;   0.444 ; FF ; RE   ; 4      ; C27_X112_Y94_N0_I0                          ; High Speed ; V27                                                                                                ;
;   12.793 ;   0.334 ; FF ; RE   ; 2      ; C27_X112_Y67_N0_I0                          ; High Speed ; V27                                                                                                ;
;   12.793 ;   0.000 ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X112_Y66_N0_I1  ; High Speed ; WIRE_MUX                                                                                           ;
;   13.211 ;   0.418 ; FF ; RE   ; 1      ; R32_X81_Y66_N0_I0                           ; High Speed ; H32                                                                                                ;
;   13.381 ;   0.170 ; FF ; RE   ; 1      ; R32_X78_Y66_N0_I14                          ; High Speed ; H32                                                                                                ;
;   13.528 ;   0.147 ; FF ; RE   ; 1      ; R32_X78_Y66_N0_I34                          ; High Speed ; H32 (GAP CROSSING)                                                                                 ;
;   13.684 ;   0.156 ; FF ; RE   ; 2      ; R32_X49_Y66_N0_I0                           ; High Speed ; H32                                                                                                ;
;   13.792 ;   0.108 ; FF ; RE   ; 1      ; R3_X65_Y66_N0_I21                           ; High Speed ; H3                                                                                                 ;
;   13.871 ;   0.079 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X65_Y66_N0_I46           ; High Speed ; LAB_LINE                                                                                           ;
;   13.930 ;   0.059 ; FF ; RE   ; 1      ; LAB_RE_X65_Y66_N0_I85                       ; High Speed ; lsimf                                                                                              ;
;   13.931 ;   0.001 ;    ; IC   ; 1      ; FF_X65_Y66_N28                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[3]|clrn ;
;   13.931 ;   0.000 ; FF ; CELL ; 1      ; FF_X65_Y66_N28                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[3]      ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.407   ; 9.407   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.251 ;   8.251 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.407 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.257   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.125   ; -0.132  ;    ; uTsu ; 1      ; FF_X65_Y66_N28 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[3] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #20: Recovery slack is 0.205 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                  ;
+--------------------+----------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                    ;
+--------------------+----------------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                           ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|MATMUL_A_In[30]~_emulated ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                             ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                             ;
; Data Arrival Time  ; 13.960                                                                                                   ;
; Data Required Time ; 14.165                                                                                                   ;
; Slack              ; 0.205                                                                                                    ;
+--------------------+----------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Recovery Relationship     ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.119 ;       ;             ;            ;        ;       ;
; Data Delay                ; 4.388  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.001       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;        ; 7     ; 0.219       ; 5          ; 0.000  ; 0.122 ;
;    uTco                   ;        ; 1     ; 0.217       ; 5          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 29    ; 3.951       ; 90         ; 0.000  ; 0.466 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.297       ; 100        ; 8.297  ; 8.297 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                   ;
+----------+----------+----+------+--------+---------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                       ;
+----------+----------+----+------+--------+---------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                              ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                    ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                           ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                ;
; 13.960   ; 4.388    ;    ;      ;        ;                                             ;            ; data path                                                                                                     ;
;   9.789  ;   0.217  ; FF ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                              ;
;   9.911  ;   0.122  ; FF ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                              ;
;   9.911  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                        ;
;   9.911  ;   0.000  ; FF ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                              ;
;   9.911  ;   0.000  ; FR ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                            ;
;   9.950  ;   0.039  ; RF ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                        ;
;   10.096 ;   0.146  ; FF ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                            ;
;   10.096 ;   0.000  ; FF ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                      ;
;   10.454 ;   0.358  ; FF ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                           ;
;   10.732 ;   0.278  ; FF ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                           ;
;   10.887 ;   0.155  ; FF ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                           ;
;   11.032 ;   0.145  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                            ;
;   11.205 ;   0.173  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                           ;
;   11.390 ;   0.185  ; FF ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                           ;
;   11.494 ;   0.104  ; FF ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                            ;
;   11.587 ;   0.093  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                      ;
;   11.656 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                    ;
;   11.658 ;   0.002  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                  ;
;   11.700 ;   0.042  ; FF ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                ;
;   11.706 ;   0.006  ; FF ; CELL ; 906    ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[12]                                                    ;
;   11.706 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                  ;
;   11.754 ;   0.048  ; RF ; RE   ; 2      ; LAB_RE_X114_Y120_N0_I102                    ; High Speed ; LAB_RE                                                                                                        ;
;   11.937 ;   0.183  ; FF ; RE   ; 1      ; R3_X115_Y120_N0_I7                          ; High Speed ; H3                                                                                                            ;
;   11.937 ;   0.000  ; FF ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X116_Y120_N0_I6 ; High Speed ; WIRE_MUX                                                                                                      ;
;   12.403 ;   0.466  ; FF ; RE   ; 5      ; R32_X85_Y120_N0_I0                          ; High Speed ; H32                                                                                                           ;
;   12.586 ;   0.183  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I10                         ; High Speed ; H32                                                                                                           ;
;   12.943 ;   0.357  ; FF ; RE   ; 1      ; R32_X78_Y120_N0_I36                         ; High Speed ; H32 (GAP CROSSING)                                                                                            ;
;   13.164 ;   0.221  ; FF ; RE   ; 7      ; R32_X53_Y120_N0_I0                          ; High Speed ; H32                                                                                                           ;
;   13.276 ;   0.112  ; FF ; RE   ; 1      ; R6_X66_Y120_N0_I7                           ; High Speed ; H6                                                                                                            ;
;   13.387 ;   0.111  ; FF ; RE   ; 2      ; LOCAL_INTERCONNECT_X66_Y120_N0_I23          ; High Speed ; LAB_LINE                                                                                                      ;
;   13.468 ;   0.081  ; FF ; RE   ; 1      ; LAB_RE_X66_Y120_N0_I24                      ; High Speed ; leimf0_[3]                                                                                                    ;
;   13.467 ;   -0.001 ;    ; IC   ; 1      ; LABCELL_X66_Y120_N18                        ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|i1444~0|dataf                  ;
;   13.511 ;   0.044  ; FF ; CELL ; 2      ; LABCELL_X66_Y120_N18                        ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|i1444~0|combout                ;
;   13.516 ;   0.005  ; FF ; CELL ; 47     ; LABCELL_X66_Y120_N18                        ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|i1444~0~la_lab/laboutt[13]     ;
;   13.516 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X66_Y120_N18                        ; High Speed ; MP_LAB_COMB                                                                                                   ;
;   13.578 ;   0.062  ; RF ; RE   ; 6      ; LAB_RE_X66_Y120_N0_I103                     ; High Speed ; LAB_RE                                                                                                        ;
;   13.757 ;   0.179  ; FF ; RE   ; 1      ; R6_X60_Y120_N0_I39                          ; High Speed ; H6                                                                                                            ;
;   13.891 ;   0.134  ; FF ; RE   ; 7      ; LOCAL_INTERCONNECT_X63_Y120_N0_I21          ; High Speed ; LAB_LINE                                                                                                      ;
;   13.960 ;   0.069  ; FF ; RE   ; 3      ; LAB_RE_X63_Y120_N0_I81                      ; High Speed ; lsimb                                                                                                         ;
;   13.960 ;   0.000  ;    ; IC   ; 1      ; FF_X63_Y120_N32                             ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|MATMUL_A_In[30]~_emulated|clrn ;
;   13.960 ;   0.000  ; FF ; CELL ; 1      ; FF_X63_Y120_N32                             ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|MATMUL_A_In[30]~_emulated      ;
+----------+----------+----+------+--------+---------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                           ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location        ; HS/LP ; Element                                                                                                  ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                 ;       ; latch edge time                                                                                          ;
; 14.453   ; 9.453   ;    ;      ;        ;                 ;       ; clock path                                                                                               ;
;   13.297 ;   8.297 ; R  ;      ;        ;                 ;       ; clock network delay                                                                                      ;
;   14.453 ;   1.156 ;    ;      ;        ;                 ;       ; clock pessimism removed                                                                                  ;
; 14.303   ; -0.150  ;    ;      ;        ;                 ;       ; clock uncertainty                                                                                        ;
; 14.165   ; -0.138  ;    ; uTsu ; 1      ; FF_X63_Y120_N32 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|mem|mem|MATMUL_A_In[30]~_emulated ;
+----------+---------+----+------+--------+-----------------+-------+----------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


