### Receptor de Transacciones MDIO ğŸ“¡ğŸ”„ğŸ’¾

## DescripciÃ³n del Proyecto ğŸ“

Este proyecto abarca el diseÃ±o e implementaciÃ³n de un receptor de transacciones MDIO (Management Data Input/Output), conformÃ¡ndose a la clÃ¡usula 22 del estÃ¡ndar IEEE 802.3. El receptor es crucial para interpretar y procesar transacciones MDIO, esenciales en la gestiÃ³n y configuraciÃ³n de dispositivos de red Ethernet.

## Estructura del Proyecto ğŸ—‚ï¸

```
.
â”œâ”€â”€ MDIO
â”‚   â”œâ”€â”€ controller
â”‚   â”‚   â”œâ”€â”€ controller_tb.v
â”‚   â”‚   â””â”€â”€ controller.v
â”‚   â”œâ”€â”€ Makefile
â”‚   â”œâ”€â”€ MDIO_tb.v
â”‚   â””â”€â”€ peripheral
â”‚       â”œâ”€â”€ peripheral_tb.v
â”‚       â””â”€â”€ peripheral.v
â”œâ”€â”€ Parte 1 Proyecto Final.pdf
â”œâ”€â”€ Parte 2 Proyecto Final.pdf
â””â”€â”€ README.md
```

### Detalles del Controlador y PerifÃ©rico MDIO âš™ï¸

#### Protocolo MDIO ğŸ”„
- **Formato de TransacciÃ³n:** Serial de 32 bits.
- **Estructura de TransacciÃ³n:**

| Bit(s) | Campo             | DescripciÃ³n                                                                 |
|--------|-------------------|-----------------------------------------------------------------------------|
| 31-30  | ST (Start)        | CÃ³digo de inicio de trama (01 para Clause 22)                               |
| 29-28  | Op Code           | 10: Lectura, 01: Escritura                                                  |
| 27-23  | PHY Address       | DirecciÃ³n del dispositivo PHY                                               |
| 22-18  | Reg Address       | DirecciÃ³n del registro a leer o escribir en el dispositivo PHY              |
| 17-16  | TA (Turnaround)   | Tiempo de espera para cambio de control del bus                             |
| 15-0   | Data              | Datos a escribir o leÃ­dos                                                   |

- **SeÃ±ales Usadas:** MDC (reloj) y MDIO (datos).
- **Comportamiento:** Las transacciones se transmiten bit a bit en cada ciclo de reloj MDC.

### Controlador ğŸ›ï¸
- **Entradas:**
  - **CLK:** Reloj principal.
  - **RESET:** SeÃ±al de reinicio.
  - **MDIO_IN:** Entrada de datos del PHY.
- **Salidas:**
  - **MDC:** Reloj de MDIO.
  - **MDIO_OUT:** Salida de datos hacia el PHY.
  - **MDIO_OE:** Control de salida de MDIO.
- **Registros Internos:**
  - **Address Register:** Almacena la direcciÃ³n PHY y de registro durante la operaciÃ³n.
  - **Data Register:** Almacena los datos a enviar o recibir.
- **DescripciÃ³n:**
  - Controla el flujo de transacciones MDIO, genera el reloj MDC y maneja las seÃ±ales de entrada/salida para comunicarse con dispositivos PHY.

### PerifÃ©rico ğŸ–§
- **Entradas:**
  - **ADDR:** DirecciÃ³n de la operaciÃ³n de memoria.
  - **WR_DATA:** Datos para escribir en memoria.
- **Salidas:**
  - **RD_DATA:** Datos leÃ­dos de memoria.
- **Registros Internos:**
  - **Memory Array:** Array para almacenar los datos escritos.
- **DescripciÃ³n:**
  - Implementa memoria para almacenar y recuperar registros segÃºn las transacciones MDIO.

### Bancos de Pruebas ğŸ› ï¸

#### `controller_tb.v`
- **Objetivo:** Verificar el correcto manejo de las seÃ±ales del controlador.
- **Procedimientos:**
  - GeneraciÃ³n de seÃ±al de reloj y reset.
  - SimulaciÃ³n de entradas MDIO_IN con variadas tramas de datos.
  - VerificaciÃ³n de las salidas MDC, MDIO_OUT y MDIO_OE.
- **Salidas Esperadas:** Archivos `.vcd` que muestran el correcto secuenciado y sincronizaciÃ³n de las seÃ±ales.

#### `peripheral_tb.v`
- **Objetivo:** Probar la capacidad del perifÃ©rico para manejar escrituras y lecturas de memoria.
- **Procedimientos:**
  - Escritura en todas las direcciones de memoria.
 

 - Lectura y verificaciÃ³n de los datos escritos.
- **Salidas Esperadas:** ConfirmaciÃ³n de la integridad de los datos en la memoria.

#### `MDIO_tb.v`
- **Objetivo:** Integrar y probar el sistema completo de transacciones MDIO.
- **Procedimientos:**
  - SimulaciÃ³n de una serie de transacciones MDIO completas.
  - VerificaciÃ³n de la coordinaciÃ³n entre el controlador y el perifÃ©rico.
- **Salidas Esperadas:** Tramas detalladas en `.vcd` mostrando las transacciones completas y la correcta operaciÃ³n del sistema.

### Uso del Makefile para Probar los MÃ³dulos y el Protocolo MDIO ğŸ› ï¸

Para compilar y ejecutar los bancos de pruebas:

1. Abre una terminal en el directorio raÃ­z del proyecto.
2. Ejecuta `make` para compilar todos los mÃ³dulos y bancos de pruebas.
3. Utiliza `make controller`, `make peripheral`, y `make mdio` para testear cada componente respectivamente.
4. Los resultados se visualizan en GTKWave usando los archivos `*.vcd` generados.

### Fuentes y Software Usado ğŸ’»

- **EstÃ¡ndar IEEE 802.3 (clÃ¡usula 22)**
- **Icarus Verilog:** Compilador de Verilog.
- **GTKWave:** Visor de formas de onda.
