//
// Verilog module for: foo<>
//
module foo();

// -- signals ---
   reg c;
   wire a;
   wire b;

// --- instances
endmodule

