TimeQuest Timing Analyzer report for UA
Wed Apr 26 12:18:52 2017
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Slow 1200mV 0C Model Metastability Report
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Hold: 'clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Propagation Delay
 50. Minimum Propagation Delay
 51. Fast 1200mV 0C Model Metastability Report
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Board Trace Model Assignments
 60. Input Transition Times
 61. Slow Corner Signal Integrity Metrics
 62. Fast Corner Signal Integrity Metrics
 63. Setup Transfers
 64. Hold Transfers
 65. Report TCCS
 66. Report RSKM
 67. Unconstrained Paths
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; UA                                                             ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C5E144C8                                                    ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 220.26 MHz ; 220.26 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.540 ; -26.010            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.552 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -22.331                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.540 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.460      ;
; -3.540 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.460      ;
; -3.540 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.460      ;
; -3.540 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.460      ;
; -3.473 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.393      ;
; -3.473 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.393      ;
; -3.473 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.393      ;
; -3.473 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.393      ;
; -3.294 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.214      ;
; -3.294 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.214      ;
; -3.294 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.214      ;
; -3.294 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.214      ;
; -3.188 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.108      ;
; -3.188 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.108      ;
; -3.188 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.108      ;
; -3.188 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.108      ;
; -2.484 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.403      ;
; -2.466 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.385      ;
; -2.257 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.176      ;
; -2.255 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.174      ;
; -2.192 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.111      ;
; -2.107 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.026      ;
; -1.965 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 2.884      ;
; -1.880 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 2.799      ;
; -1.473 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 2.392      ;
; -1.422 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 2.341      ;
; -1.417 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 2.336      ;
; -1.365 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 2.284      ;
; -1.355 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 2.274      ;
; -1.296 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 2.215      ;
; -1.248 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 2.167      ;
; -1.229 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 2.148      ;
; -1.206 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 2.125      ;
; -1.205 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 2.124      ;
; -1.096 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 2.015      ;
; -1.044 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.963      ;
; -1.039 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.958      ;
; -0.908 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.827      ;
; -0.837 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.756      ;
; -0.800 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.719      ;
; -0.754 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.673      ;
; -0.663 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.582      ;
; -0.454 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.374      ;
; -0.429 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.348      ;
; -0.379 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.299      ;
; -0.248 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.167      ;
; -0.225 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.145      ;
; -0.223 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.143      ;
; -0.097 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.017      ;
; -0.075 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 0.995      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.552 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.865      ;
; 0.573 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.886      ;
; 0.691 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.004      ;
; 0.696 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.009      ;
; 0.773 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.085      ;
; 0.839 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.152      ;
; 0.919 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.232      ;
; 0.950 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.262      ;
; 1.048 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.361      ;
; 1.105 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.417      ;
; 1.201 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.514      ;
; 1.211 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.216 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.528      ;
; 1.270 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.583      ;
; 1.319 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.631      ;
; 1.348 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.660      ;
; 1.356 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.668      ;
; 1.357 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.670      ;
; 1.404 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.717      ;
; 1.422 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.734      ;
; 1.447 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.759      ;
; 1.453 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.765      ;
; 1.493 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.805      ;
; 1.497 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.810      ;
; 1.521 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.834      ;
; 1.550 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.862      ;
; 1.584 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.896      ;
; 1.597 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.910      ;
; 1.606 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.919      ;
; 1.630 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.942      ;
; 1.672 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.984      ;
; 1.705 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 2.017      ;
; 1.707 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 2.019      ;
; 1.714 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 2.026      ;
; 1.735 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 2.047      ;
; 1.768 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 2.080      ;
; 1.788 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 2.100      ;
; 1.816 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 2.128      ;
; 1.820 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 2.132      ;
; 1.835 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 2.147      ;
; 1.867 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 2.179      ;
; 1.966 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 2.278      ;
; 1.995 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 2.307      ;
; 2.120 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 2.432      ;
; 2.203 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.516      ;
; 2.238 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.551      ;
; 2.250 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.563      ;
; 2.332 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.645      ;
; 2.354 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.667      ;
; 2.392 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.705      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[0]|clk                                                    ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[1]|clk                                                    ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[2]|clk                                                    ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[3]|clk                                                    ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[4]|clk                                                    ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[5]|clk                                                    ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[6]|clk                                                    ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[7]|clk                                                    ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[8]|clk                                                    ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                      ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                      ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                      ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                      ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                             ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                               ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                             ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                               ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                 ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                             ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[0]|clk                                                    ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[1]|clk                                                    ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[2]|clk                                                    ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[3]|clk                                                    ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[4]|clk                                                    ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[5]|clk                                                    ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[6]|clk                                                    ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[7]|clk                                                    ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[8]|clk                                                    ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                      ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                      ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                      ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 5.428 ; 5.695 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 2.611 ; 2.784 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.739 ; 4.948 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 2.346 ; 2.618 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 5.253 ; 5.539 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 2.324 ; 2.567 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 3.276 ; 3.433 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 4.575 ; 4.718 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 5.428 ; 5.695 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; 0.722  ; 0.577  ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 0.722  ; 0.577  ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.845 ; -2.029 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.870 ; -2.120 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -2.460 ; -2.723 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 0.520  ; 0.341  ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -2.091 ; -2.295 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -2.491 ; -2.699 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -2.084 ; -2.366 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; apin[*]    ; clk        ; 10.566 ; 10.321 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 8.506  ; 8.716  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 7.988  ; 7.825  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 10.566 ; 10.321 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.491  ; 8.181  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 8.132  ; 7.876  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 8.133  ; 7.951  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 8.116  ; 8.038  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 8.344  ; 8.161  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 8.952  ; 8.730  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 10.244 ; 10.097 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 8.940  ; 8.776  ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 9.098  ; 8.828  ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 10.244 ; 10.097 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 9.080  ; 9.046  ; Rise       ; clk             ;
;  ctpin[7]  ; clk        ; 9.188  ; 8.933  ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 8.766  ; 8.693  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 7.225  ; 7.037  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.746  ; 7.484  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 8.766  ; 8.693  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.611  ; 7.396  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 9.419  ; 9.336  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.741  ; 6.605  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 7.898  ; 7.649  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 8.006  ; 8.038  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 7.891  ; 7.643  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 7.986  ; 7.869  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 9.419  ; 9.336  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 7.069  ; 6.894  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.215  ; 7.064  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 6.838  ; 6.708  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 7.372 ; 7.165 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 7.865 ; 8.055 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 7.403 ; 7.205 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 9.904 ; 9.663 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 7.747 ; 7.491 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 7.565 ; 7.245 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 7.372 ; 7.165 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 7.685 ; 7.385 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 7.701 ; 7.534 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 8.233 ; 7.916 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 7.963 ; 7.836 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 8.221 ; 7.960 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 8.007 ; 7.836 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 8.747 ; 8.529 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 7.963 ; 7.867 ; Rise       ; clk             ;
;  ctpin[7]  ; clk        ; 8.098 ; 7.941 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 7.054 ; 6.872 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 7.054 ; 6.872 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.553 ; 7.300 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 8.592 ; 8.524 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.423 ; 7.216 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 6.591 ; 6.460 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.591 ; 6.460 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 7.700 ; 7.460 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 7.862 ; 7.895 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 7.695 ; 7.457 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 7.787 ; 7.673 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 9.217 ; 9.141 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.903 ; 6.734 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.043 ; 6.897 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 6.682 ; 6.556 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; xpin[0]    ; ctpin[4]    ; 7.105  ;        ;        ; 7.020  ;
; xpin[0]    ; ctpin[5]    ;        ; 8.365  ; 8.780  ;        ;
; xpin[0]    ; ctpin[6]    ;        ; 7.122  ; 7.475  ;        ;
; xpin[0]    ; ctpin[7]    ; 7.195  ;        ;        ; 7.125  ;
; xpin[1]    ; ctpin[5]    ; 10.594 ; 10.168 ; 10.659 ; 10.510 ;
; xpin[1]    ; ctpin[6]    ; 9.430  ;        ;        ; 9.459  ;
; xpin[3]    ; ctpin[4]    ; 9.958  ;        ;        ; 9.988  ;
; xpin[3]    ; ctpin[5]    ;        ; 11.007 ; 11.535 ;        ;
; xpin[3]    ; ctpin[6]    ;        ; 9.764  ; 10.230 ;        ;
; xpin[3]    ; ctpin[7]    ; 10.048 ;        ;        ; 10.093 ;
; xpin[4]    ; ctpin[4]    ; 7.027  ;        ;        ; 7.014  ;
; xpin[4]    ; ctpin[5]    ;        ; 8.078  ; 8.563  ;        ;
; xpin[4]    ; ctpin[6]    ;        ; 6.835  ; 7.258  ;        ;
; xpin[4]    ; ctpin[7]    ; 7.117  ;        ;        ; 7.119  ;
; xpin[6]    ; ctpin[0]    ; 9.702  ;        ;        ; 9.736  ;
; xpin[7]    ; ctpin[5]    ; 11.283 ;        ;        ; 11.257 ;
; xpin[7]    ; ctpin[6]    ; 10.119 ;        ;        ; 10.206 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; xpin[0]    ; ctpin[4]    ; 6.949  ;        ;        ; 6.870  ;
; xpin[0]    ; ctpin[5]    ;        ; 8.160  ; 8.561  ;        ;
; xpin[0]    ; ctpin[6]    ;        ; 6.964  ; 7.307  ;        ;
; xpin[0]    ; ctpin[7]    ; 7.040  ;        ;        ; 6.975  ;
; xpin[1]    ; ctpin[5]    ; 10.300 ; 9.864  ; 10.317 ; 10.213 ;
; xpin[1]    ; ctpin[6]    ; 9.180  ;        ;        ; 9.202  ;
; xpin[3]    ; ctpin[4]    ; 9.679  ;        ;        ; 9.707  ;
; xpin[3]    ; ctpin[5]    ;        ; 10.689 ; 11.198 ;        ;
; xpin[3]    ; ctpin[6]    ;        ; 9.493  ; 9.944  ;        ;
; xpin[3]    ; ctpin[7]    ; 9.770  ;        ;        ; 9.812  ;
; xpin[4]    ; ctpin[4]    ; 6.875  ;        ;        ; 6.863  ;
; xpin[4]    ; ctpin[5]    ;        ; 7.886  ; 8.354  ;        ;
; xpin[4]    ; ctpin[6]    ;        ; 6.690  ; 7.100  ;        ;
; xpin[4]    ; ctpin[7]    ; 6.966  ;        ;        ; 6.968  ;
; xpin[6]    ; ctpin[0]    ; 9.418  ;        ;        ; 9.438  ;
; xpin[7]    ; ctpin[5]    ; 10.957 ;        ;        ; 10.929 ;
; xpin[7]    ; ctpin[6]    ; 9.837  ;        ;        ; 9.918  ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 242.95 MHz ; 242.95 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.116 ; -22.731           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.517 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -22.331                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.116 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.046      ;
; -3.116 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.046      ;
; -3.116 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.046      ;
; -3.116 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.046      ;
; -3.068 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.998      ;
; -3.068 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.998      ;
; -3.068 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.998      ;
; -3.068 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.998      ;
; -2.989 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.919      ;
; -2.989 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.919      ;
; -2.989 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.919      ;
; -2.989 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.919      ;
; -2.872 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.802      ;
; -2.872 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.802      ;
; -2.872 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.802      ;
; -2.872 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.802      ;
; -2.231 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.160      ;
; -2.167 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.096      ;
; -2.011 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.940      ;
; -1.983 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.912      ;
; -1.947 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.876      ;
; -1.900 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.829      ;
; -1.763 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.692      ;
; -1.680 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.609      ;
; -1.289 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.218      ;
; -1.229 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.158      ;
; -1.182 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.111      ;
; -1.160 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.089      ;
; -1.150 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.079      ;
; -1.149 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.078      ;
; -1.118 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.047      ;
; -1.070 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.999      ;
; -1.061 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.990      ;
; -1.031 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.960      ;
; -0.947 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.876      ;
; -0.898 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.827      ;
; -0.857 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.786      ;
; -0.777 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.706      ;
; -0.731 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.660      ;
; -0.681 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.610      ;
; -0.603 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.532      ;
; -0.497 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.426      ;
; -0.322 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.251      ;
; -0.305 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.235      ;
; -0.240 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.170      ;
; -0.152 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.081      ;
; -0.109 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.039      ;
; -0.108 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.038      ;
; 0.004  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 0.926      ;
; 0.036  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 0.894      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.517 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.804      ;
; 0.533 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.820      ;
; 0.640 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.927      ;
; 0.645 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.932      ;
; 0.722 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.008      ;
; 0.786 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.073      ;
; 0.846 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.883 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.169      ;
; 0.931 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.218      ;
; 1.046 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.332      ;
; 1.067 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.354      ;
; 1.074 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.361      ;
; 1.127 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.414      ;
; 1.139 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.425      ;
; 1.191 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.477      ;
; 1.208 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.494      ;
; 1.213 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.500      ;
; 1.225 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.511      ;
; 1.279 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.565      ;
; 1.291 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.578      ;
; 1.305 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.591      ;
; 1.324 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.610      ;
; 1.335 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.622      ;
; 1.351 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.637      ;
; 1.356 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.643      ;
; 1.422 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.708      ;
; 1.423 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.710      ;
; 1.432 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.718      ;
; 1.454 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.741      ;
; 1.478 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.764      ;
; 1.554 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.840      ;
; 1.554 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.840      ;
; 1.556 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.842      ;
; 1.570 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.856      ;
; 1.596 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.882      ;
; 1.598 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.884      ;
; 1.610 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.896      ;
; 1.636 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.922      ;
; 1.682 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.968      ;
; 1.694 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.980      ;
; 1.740 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 2.026      ;
; 1.799 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 2.085      ;
; 1.821 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 2.107      ;
; 1.940 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 2.226      ;
; 2.000 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.287      ;
; 2.029 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.316      ;
; 2.057 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.344      ;
; 2.132 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.419      ;
; 2.151 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.438      ;
; 2.163 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.450      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[0]|clk                                                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[1]|clk                                                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[2]|clk                                                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[3]|clk                                                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[4]|clk                                                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[5]|clk                                                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[6]|clk                                                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[7]|clk                                                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[8]|clk                                                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                      ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                      ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                      ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                      ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                             ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                               ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                             ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                               ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                 ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                             ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[0]|clk                                                    ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[1]|clk                                                    ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[2]|clk                                                    ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[3]|clk                                                    ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[4]|clk                                                    ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[5]|clk                                                    ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[6]|clk                                                    ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[7]|clk                                                    ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[8]|clk                                                    ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                      ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                      ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                      ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 4.969 ; 5.025 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 2.387 ; 2.714 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.330 ; 4.341 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 2.078 ; 2.227 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 4.753 ; 4.921 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 2.119 ; 2.525 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 2.937 ; 2.966 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 4.216 ; 4.123 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 4.969 ; 5.025 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; 0.656  ; 0.431  ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 0.656  ; 0.431  ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.629 ; -1.686 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.652 ; -1.788 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -2.207 ; -2.320 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 0.462  ; 0.204  ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -1.868 ; -1.923 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -2.253 ; -2.294 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -1.848 ; -2.007 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+------------+------------+--------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+--------+-------+------------+-----------------+
; apin[*]    ; clk        ; 10.259 ; 9.777 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 7.936  ; 8.374 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 7.606  ; 7.411 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 10.259 ; 9.777 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.160  ; 7.679 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 7.758  ; 7.399 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 7.809  ; 7.475 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 7.782  ; 7.547 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 8.032  ; 7.634 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 8.511  ; 8.275 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 9.786  ; 9.415 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 8.482  ; 8.332 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 8.653  ; 8.272 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 9.786  ; 9.415 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 8.674  ; 8.446 ; Rise       ; clk             ;
;  ctpin[7]  ; clk        ; 8.744  ; 8.377 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 8.465  ; 8.316 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 6.945  ; 6.649 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.463  ; 7.046 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 8.465  ; 8.316 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.327  ; 6.993 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 9.107  ; 8.891 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.488  ; 6.257 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 7.579  ; 7.211 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 7.750  ; 7.699 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 7.622  ; 7.179 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 7.705  ; 7.404 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 9.107  ; 8.891 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.802  ; 6.533 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 6.941  ; 6.669 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 6.561  ; 6.370 ; Rise       ; clk             ;
+------------+------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 7.037 ; 6.781 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 7.372 ; 7.739 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 7.125 ; 6.781 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 9.582 ; 9.183 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 7.448 ; 7.068 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 7.252 ; 6.848 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 7.037 ; 6.822 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 7.365 ; 6.973 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 7.416 ; 7.065 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 7.872 ; 7.498 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 7.629 ; 7.378 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 7.845 ; 7.552 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 7.668 ; 7.378 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 8.387 ; 8.008 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 7.629 ; 7.381 ; Rise       ; clk             ;
;  ctpin[7]  ; clk        ; 7.759 ; 7.483 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 6.788 ; 6.502 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 6.788 ; 6.502 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.284 ; 6.882 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 8.304 ; 8.165 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.154 ; 6.831 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 6.350 ; 6.129 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.350 ; 6.129 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 7.396 ; 7.041 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 7.618 ; 7.572 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 7.439 ; 7.014 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 7.519 ; 7.230 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 8.920 ; 8.716 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.650 ; 6.390 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 6.783 ; 6.520 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 6.418 ; 6.234 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; xpin[0]    ; ctpin[4]    ; 6.851  ;        ;        ; 6.748  ;
; xpin[0]    ; ctpin[5]    ;        ; 7.876  ; 8.540  ;        ;
; xpin[0]    ; ctpin[6]    ;        ; 6.724  ; 7.294  ;        ;
; xpin[0]    ; ctpin[7]    ; 6.942  ;        ;        ; 6.853  ;
; xpin[1]    ; ctpin[5]    ; 10.022 ; 9.462  ; 9.941  ; 9.647  ;
; xpin[1]    ; ctpin[6]    ; 8.910  ;        ;        ; 8.678  ;
; xpin[3]    ; ctpin[4]    ; 9.392  ;        ;        ; 9.171  ;
; xpin[3]    ; ctpin[5]    ;        ; 10.242 ; 10.747 ;        ;
; xpin[3]    ; ctpin[6]    ;        ; 9.090  ; 9.501  ;        ;
; xpin[3]    ; ctpin[7]    ; 9.483  ;        ;        ; 9.276  ;
; xpin[4]    ; ctpin[4]    ; 6.758  ;        ;        ; 6.775  ;
; xpin[4]    ; ctpin[5]    ;        ; 7.608  ; 8.351  ;        ;
; xpin[4]    ; ctpin[6]    ;        ; 6.456  ; 7.105  ;        ;
; xpin[4]    ; ctpin[7]    ; 6.849  ;        ;        ; 6.880  ;
; xpin[6]    ; ctpin[0]    ; 9.181  ;        ;        ; 8.963  ;
; xpin[7]    ; ctpin[5]    ; 10.661 ;        ;        ; 10.331 ;
; xpin[7]    ; ctpin[6]    ; 9.549  ;        ;        ; 9.362  ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+-------------+--------+-------+--------+--------+
; Input Port ; Output Port ; RR     ; RF    ; FR     ; FF     ;
+------------+-------------+--------+-------+--------+--------+
; xpin[0]    ; ctpin[4]    ; 6.707  ;       ;        ; 6.608  ;
; xpin[0]    ; ctpin[5]    ;        ; 7.690 ; 8.330  ;        ;
; xpin[0]    ; ctpin[6]    ;        ; 6.583 ; 7.133  ;        ;
; xpin[0]    ; ctpin[7]    ; 6.798  ;       ;        ; 6.713  ;
; xpin[1]    ; ctpin[5]    ; 9.748  ; 9.194 ; 9.638  ; 9.387  ;
; xpin[1]    ; ctpin[6]    ; 8.678  ;       ;        ; 8.456  ;
; xpin[3]    ; ctpin[4]    ; 9.138  ;       ;        ; 8.928  ;
; xpin[3]    ; ctpin[5]    ;        ; 9.957 ; 10.445 ;        ;
; xpin[3]    ; ctpin[6]    ;        ; 8.850 ; 9.248  ;        ;
; xpin[3]    ; ctpin[7]    ; 9.229  ;       ;        ; 9.033  ;
; xpin[4]    ; ctpin[4]    ; 6.616  ;       ;        ; 6.634  ;
; xpin[4]    ; ctpin[5]    ;        ; 7.434 ; 8.151  ;        ;
; xpin[4]    ; ctpin[6]    ;        ; 6.327 ; 6.954  ;        ;
; xpin[4]    ; ctpin[7]    ; 6.707  ;       ;        ; 6.739  ;
; xpin[6]    ; ctpin[0]    ; 8.913  ;       ;        ; 8.700  ;
; xpin[7]    ; ctpin[5]    ; 10.361 ;       ;        ; 10.043 ;
; xpin[7]    ; ctpin[6]    ; 9.291  ;       ;        ; 9.112  ;
+------------+-------------+--------+-------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.968 ; -5.002            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.221 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -16.806                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.968 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.919      ;
; -0.966 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.917      ;
; -0.966 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.917      ;
; -0.966 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.917      ;
; -0.938 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.889      ;
; -0.936 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.887      ;
; -0.936 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.887      ;
; -0.936 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.887      ;
; -0.812 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.763      ;
; -0.810 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.761      ;
; -0.810 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.761      ;
; -0.810 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.761      ;
; -0.754 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.705      ;
; -0.752 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.703      ;
; -0.752 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.703      ;
; -0.752 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.703      ;
; -0.515 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.466      ;
; -0.469 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.420      ;
; -0.430 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.381      ;
; -0.384 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.335      ;
; -0.350 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.301      ;
; -0.309 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.260      ;
; -0.265 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.216      ;
; -0.224 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.175      ;
; -0.107 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.058      ;
; -0.084 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.035      ;
; -0.055 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.006      ;
; -0.054 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.005      ;
; -0.031 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.982      ;
; 0.015  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.936      ;
; 0.022  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.929      ;
; 0.034  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.917      ;
; 0.038  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.913      ;
; 0.072  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.879      ;
; 0.092  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.859      ;
; 0.116  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.835      ;
; 0.130  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.821      ;
; 0.149  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.802      ;
; 0.168  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.783      ;
; 0.222  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.729      ;
; 0.244  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.707      ;
; 0.254  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.697      ;
; 0.363  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.588      ;
; 0.367  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.584      ;
; 0.391  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.560      ;
; 0.448  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.503      ;
; 0.470  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.481      ;
; 0.477  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.474      ;
; 0.521  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.430      ;
; 0.526  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.425      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.221 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.361      ;
; 0.223 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.363      ;
; 0.276 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.281 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.290 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.337 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.477      ;
; 0.367 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.507      ;
; 0.367 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.507      ;
; 0.393 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.533      ;
; 0.432 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.464 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.604      ;
; 0.467 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.607      ;
; 0.494 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.496 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.503 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.516 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.656      ;
; 0.532 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.672      ;
; 0.545 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.685      ;
; 0.545 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.685      ;
; 0.553 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.693      ;
; 0.598 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.738      ;
; 0.603 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.743      ;
; 0.613 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.753      ;
; 0.613 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.753      ;
; 0.624 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.764      ;
; 0.626 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.766      ;
; 0.644 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.784      ;
; 0.644 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.784      ;
; 0.657 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.797      ;
; 0.669 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.809      ;
; 0.669 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.809      ;
; 0.674 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.814      ;
; 0.680 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.820      ;
; 0.697 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.837      ;
; 0.700 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.840      ;
; 0.708 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.848      ;
; 0.713 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.853      ;
; 0.717 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.857      ;
; 0.718 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.721 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.861      ;
; 0.738 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.878      ;
; 0.769 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.909      ;
; 0.835 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.975      ;
; 0.891 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 1.031      ;
; 0.901 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.041      ;
; 0.904 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.044      ;
; 0.921 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.061      ;
; 0.969 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.109      ;
; 0.977 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.117      ;
; 0.977 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.117      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[0]|clk                                                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[1]|clk                                                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[2]|clk                                                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[3]|clk                                                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[4]|clk                                                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[5]|clk                                                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[6]|clk                                                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[7]|clk                                                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[8]|clk                                                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                             ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                               ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                               ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                 ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                             ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[0]|clk                                                    ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[1]|clk                                                    ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[2]|clk                                                    ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[3]|clk                                                    ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[4]|clk                                                    ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[5]|clk                                                    ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[6]|clk                                                    ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[7]|clk                                                    ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[8]|clk                                                    ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                      ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                      ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                      ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 2.376 ; 3.074 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 1.126 ; 1.378 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 2.053 ; 2.699 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 1.112 ; 1.725 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 2.343 ; 2.968 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 1.022 ; 1.285 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 1.477 ; 2.044 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 2.012 ; 2.673 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 2.376 ; 3.074 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; 0.309  ; -0.009 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 0.309  ; -0.009 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -0.873 ; -1.457 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -0.907 ; -1.503 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -1.158 ; -1.797 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 0.207  ; -0.114 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -0.961 ; -1.571 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -1.165 ; -1.787 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -1.023 ; -1.639 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 5.100 ; 5.277 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 4.175 ; 3.986 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 3.717 ; 3.728 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 5.100 ; 5.277 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 3.844 ; 3.985 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 3.755 ; 3.835 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 3.709 ; 3.866 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 3.722 ; 3.895 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 3.847 ; 3.955 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 4.149 ; 4.175 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 4.596 ; 4.861 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 4.141 ; 4.173 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 4.138 ; 4.243 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 4.596 ; 4.861 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 4.115 ; 4.327 ; Rise       ; clk             ;
;  ctpin[7]  ; clk        ; 4.191 ; 4.318 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 4.358 ; 4.534 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 3.359 ; 3.460 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 3.556 ; 3.699 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 4.358 ; 4.534 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 3.525 ; 3.667 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 4.641 ; 4.844 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.156 ; 3.255 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 3.653 ; 3.808 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 4.017 ; 4.167 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 3.641 ; 3.811 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 3.721 ; 3.921 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 4.641 ; 4.844 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.298 ; 3.392 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.370 ; 3.483 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 3.210 ; 3.301 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 3.406 ; 3.458 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 3.877 ; 3.715 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 3.406 ; 3.517 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 4.822 ; 4.930 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 3.539 ; 3.669 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 3.497 ; 3.547 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 3.449 ; 3.458 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 3.548 ; 3.594 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 3.531 ; 3.667 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 3.824 ; 3.855 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 3.655 ; 3.802 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 3.816 ; 3.853 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 3.666 ; 3.809 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 3.976 ; 4.169 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 3.655 ; 3.802 ; Rise       ; clk             ;
;  ctpin[7]  ; clk        ; 3.719 ; 3.884 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 3.285 ; 3.382 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 3.285 ; 3.382 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 3.473 ; 3.611 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 4.282 ; 4.453 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 3.444 ; 3.580 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 3.091 ; 3.187 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.091 ; 3.187 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 3.567 ; 3.716 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 3.954 ; 4.100 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 3.558 ; 3.722 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 3.634 ; 3.827 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 4.553 ; 4.751 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.226 ; 3.317 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.295 ; 3.404 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 3.141 ; 3.229 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; xpin[0]    ; ctpin[4]    ; 3.303 ;       ;       ; 3.720 ;
; xpin[0]    ; ctpin[5]    ;       ; 4.120 ; 4.256 ;       ;
; xpin[0]    ; ctpin[6]    ;       ; 3.497 ; 3.701 ;       ;
; xpin[0]    ; ctpin[7]    ; 3.356 ;       ;       ; 3.795 ;
; xpin[1]    ; ctpin[5]    ; 4.857 ; 4.966 ; 5.420 ; 5.604 ;
; xpin[1]    ; ctpin[6]    ; 4.376 ;       ;       ; 5.070 ;
; xpin[3]    ; ctpin[4]    ; 4.630 ;       ;       ; 5.380 ;
; xpin[3]    ; ctpin[5]    ;       ; 5.337 ; 5.846 ;       ;
; xpin[3]    ; ctpin[6]    ;       ; 4.714 ; 5.291 ;       ;
; xpin[3]    ; ctpin[7]    ; 4.683 ;       ;       ; 5.455 ;
; xpin[4]    ; ctpin[4]    ; 3.306 ;       ;       ; 3.696 ;
; xpin[4]    ; ctpin[5]    ;       ; 4.016 ; 4.163 ;       ;
; xpin[4]    ; ctpin[6]    ;       ; 3.393 ; 3.608 ;       ;
; xpin[4]    ; ctpin[7]    ; 3.359 ;       ;       ; 3.771 ;
; xpin[6]    ; ctpin[0]    ; 4.558 ;       ;       ; 5.282 ;
; xpin[7]    ; ctpin[5]    ; 5.180 ;       ;       ; 5.979 ;
; xpin[7]    ; ctpin[6]    ; 4.699 ;       ;       ; 5.445 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; xpin[0]    ; ctpin[4]    ; 3.237 ;       ;       ; 3.652 ;
; xpin[0]    ; ctpin[5]    ;       ; 4.025 ; 4.168 ;       ;
; xpin[0]    ; ctpin[6]    ;       ; 3.426 ; 3.632 ;       ;
; xpin[0]    ; ctpin[7]    ; 3.290 ;       ;       ; 3.727 ;
; xpin[1]    ; ctpin[5]    ; 4.726 ; 4.818 ; 5.260 ; 5.461 ;
; xpin[1]    ; ctpin[6]    ; 4.262 ;       ;       ; 4.948 ;
; xpin[3]    ; ctpin[4]    ; 4.509 ;       ;       ; 5.243 ;
; xpin[3]    ; ctpin[5]    ;       ; 5.192 ; 5.693 ;       ;
; xpin[3]    ; ctpin[6]    ;       ; 4.593 ; 5.157 ;       ;
; xpin[3]    ; ctpin[7]    ; 4.562 ;       ;       ; 5.318 ;
; xpin[4]    ; ctpin[4]    ; 3.239 ;       ;       ; 3.628 ;
; xpin[4]    ; ctpin[5]    ;       ; 3.925 ; 4.079 ;       ;
; xpin[4]    ; ctpin[6]    ;       ; 3.326 ; 3.543 ;       ;
; xpin[4]    ; ctpin[7]    ; 3.292 ;       ;       ; 3.703 ;
; xpin[6]    ; ctpin[0]    ; 4.430 ;       ;       ; 5.134 ;
; xpin[7]    ; ctpin[5]    ; 5.039 ;       ;       ; 5.823 ;
; xpin[7]    ; ctpin[6]    ; 4.575 ;       ;       ; 5.310 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.540  ; 0.221 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.540  ; 0.221 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -26.01  ; 0.0   ; 0.0      ; 0.0     ; -22.331             ;
;  clk             ; -26.010 ; 0.000 ; N/A      ; N/A     ; -22.331             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 5.428 ; 5.695 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 2.611 ; 2.784 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.739 ; 4.948 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 2.346 ; 2.618 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 5.253 ; 5.539 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 2.324 ; 2.567 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 3.276 ; 3.433 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 4.575 ; 4.718 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 5.428 ; 5.695 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; 0.722  ; 0.577  ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 0.722  ; 0.577  ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -0.873 ; -1.457 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -0.907 ; -1.503 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -1.158 ; -1.797 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 0.520  ; 0.341  ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -0.961 ; -1.571 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -1.165 ; -1.787 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -1.023 ; -1.639 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; apin[*]    ; clk        ; 10.566 ; 10.321 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 8.506  ; 8.716  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 7.988  ; 7.825  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 10.566 ; 10.321 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.491  ; 8.181  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 8.132  ; 7.876  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 8.133  ; 7.951  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 8.116  ; 8.038  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 8.344  ; 8.161  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 8.952  ; 8.730  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 10.244 ; 10.097 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 8.940  ; 8.776  ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 9.098  ; 8.828  ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 10.244 ; 10.097 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 9.080  ; 9.046  ; Rise       ; clk             ;
;  ctpin[7]  ; clk        ; 9.188  ; 8.933  ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 8.766  ; 8.693  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 7.225  ; 7.037  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.746  ; 7.484  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 8.766  ; 8.693  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.611  ; 7.396  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 9.419  ; 9.336  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.741  ; 6.605  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 7.898  ; 7.649  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 8.006  ; 8.038  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 7.891  ; 7.643  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 7.986  ; 7.869  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 9.419  ; 9.336  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 7.069  ; 6.894  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.215  ; 7.064  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 6.838  ; 6.708  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 3.406 ; 3.458 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 3.877 ; 3.715 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 3.406 ; 3.517 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 4.822 ; 4.930 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 3.539 ; 3.669 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 3.497 ; 3.547 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 3.449 ; 3.458 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 3.548 ; 3.594 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 3.531 ; 3.667 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 3.824 ; 3.855 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 3.655 ; 3.802 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 3.816 ; 3.853 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 3.666 ; 3.809 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 3.976 ; 4.169 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 3.655 ; 3.802 ; Rise       ; clk             ;
;  ctpin[7]  ; clk        ; 3.719 ; 3.884 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 3.285 ; 3.382 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 3.285 ; 3.382 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 3.473 ; 3.611 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 4.282 ; 4.453 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 3.444 ; 3.580 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 3.091 ; 3.187 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.091 ; 3.187 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 3.567 ; 3.716 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 3.954 ; 4.100 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 3.558 ; 3.722 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 3.634 ; 3.827 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 4.553 ; 4.751 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.226 ; 3.317 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.295 ; 3.404 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 3.141 ; 3.229 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; xpin[0]    ; ctpin[4]    ; 7.105  ;        ;        ; 7.020  ;
; xpin[0]    ; ctpin[5]    ;        ; 8.365  ; 8.780  ;        ;
; xpin[0]    ; ctpin[6]    ;        ; 7.122  ; 7.475  ;        ;
; xpin[0]    ; ctpin[7]    ; 7.195  ;        ;        ; 7.125  ;
; xpin[1]    ; ctpin[5]    ; 10.594 ; 10.168 ; 10.659 ; 10.510 ;
; xpin[1]    ; ctpin[6]    ; 9.430  ;        ;        ; 9.459  ;
; xpin[3]    ; ctpin[4]    ; 9.958  ;        ;        ; 9.988  ;
; xpin[3]    ; ctpin[5]    ;        ; 11.007 ; 11.535 ;        ;
; xpin[3]    ; ctpin[6]    ;        ; 9.764  ; 10.230 ;        ;
; xpin[3]    ; ctpin[7]    ; 10.048 ;        ;        ; 10.093 ;
; xpin[4]    ; ctpin[4]    ; 7.027  ;        ;        ; 7.014  ;
; xpin[4]    ; ctpin[5]    ;        ; 8.078  ; 8.563  ;        ;
; xpin[4]    ; ctpin[6]    ;        ; 6.835  ; 7.258  ;        ;
; xpin[4]    ; ctpin[7]    ; 7.117  ;        ;        ; 7.119  ;
; xpin[6]    ; ctpin[0]    ; 9.702  ;        ;        ; 9.736  ;
; xpin[7]    ; ctpin[5]    ; 11.283 ;        ;        ; 11.257 ;
; xpin[7]    ; ctpin[6]    ; 10.119 ;        ;        ; 10.206 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; xpin[0]    ; ctpin[4]    ; 3.237 ;       ;       ; 3.652 ;
; xpin[0]    ; ctpin[5]    ;       ; 4.025 ; 4.168 ;       ;
; xpin[0]    ; ctpin[6]    ;       ; 3.426 ; 3.632 ;       ;
; xpin[0]    ; ctpin[7]    ; 3.290 ;       ;       ; 3.727 ;
; xpin[1]    ; ctpin[5]    ; 4.726 ; 4.818 ; 5.260 ; 5.461 ;
; xpin[1]    ; ctpin[6]    ; 4.262 ;       ;       ; 4.948 ;
; xpin[3]    ; ctpin[4]    ; 4.509 ;       ;       ; 5.243 ;
; xpin[3]    ; ctpin[5]    ;       ; 5.192 ; 5.693 ;       ;
; xpin[3]    ; ctpin[6]    ;       ; 4.593 ; 5.157 ;       ;
; xpin[3]    ; ctpin[7]    ; 4.562 ;       ;       ; 5.318 ;
; xpin[4]    ; ctpin[4]    ; 3.239 ;       ;       ; 3.628 ;
; xpin[4]    ; ctpin[5]    ;       ; 3.925 ; 4.079 ;       ;
; xpin[4]    ; ctpin[6]    ;       ; 3.326 ; 3.543 ;       ;
; xpin[4]    ; ctpin[7]    ; 3.292 ;       ;       ; 3.703 ;
; xpin[6]    ; ctpin[0]    ; 4.430 ;       ;       ; 5.134 ;
; xpin[7]    ; ctpin[5]    ; 5.039 ;       ;       ; 5.823 ;
; xpin[7]    ; ctpin[6]    ; 4.575 ;       ;       ; 5.310 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; apin[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; xpin[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; apin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ctpin[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ctpin[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; ctpin[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; outpin[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; outpin[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; outpin[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; outpin[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; apin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ctpin[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ctpin[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ctpin[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; outpin[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 400      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 400      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 61    ; 61   ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 86    ; 86   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Apr 26 12:18:46 2017
Info: Command: quartus_sta UA -c UA
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'UA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.540
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.540       -26.010 clk 
Info: Worst-case hold slack is 0.552
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.552         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -22.331 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.116
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.116       -22.731 clk 
Info: Worst-case hold slack is 0.517
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.517         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -22.331 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.968
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.968        -5.002 clk 
Info: Worst-case hold slack is 0.221
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.221         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -16.806 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 278 megabytes
    Info: Processing ended: Wed Apr 26 12:18:52 2017
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


