# 游늵 PWMW 游늵

El proyecto implementa un m칩dulo que genera una se침al PWM que va aumentando o disminuyendo acorde a 2 botones "aumentar" y <br>"disminuir", al mismo tiempo que se muestra en display 7 segmentos el valor de la se침al PWM y un led va ajustando su brillo <br> acorde al valor del duty. <br>

# ORGANIZACI칍N DEL PROYECTO
游늭 rtl : Contiene los m칩dulos .vhdl del proyecto. <br>
游늭 quartus : Contiene los scripts tcl para bajar el dise침o mediante quartus. <br>

# EJECUTABLES
Se incluyen 2 ejecutables en la carpeta: <br>
 Compilar_Simular : Compila el dise침o mediante ghdl, simula y visualiza mediante GTKWave.<br>
 Bajar_AFPGA :  Baja el dise침o al FPGA.<br>

 # 丘멆잺 ! ACERCA DE LOS MODULOS TOP ! 丘멆잺
 Modulo_Top.vhd : Es el m칩dulo top a nivel rtl del proyecto. <br>
 Top.vhd : Es el m칩dulo top a nivel de hardware el cual se encarga de enlazar pines f칤sicos del FPGA con puertos del dise침o.
 
 # 游늮 ! ACERCA DEL PROYECTO ! 游닇游꿢
 Para el funcionamiento del proyecto este esta desarrollado en diferentes m칩dulos con una funci칩n especifica entre los cuales se encuentran: <br>
* Divisor_Frecuencia : 
* DoubleDabble : 
* DecoderBCD_7Seg :
* Pwm :
* Modulo_Top :
* Pwm_TB :
* Top :
