Fitter report for cpu
Tue Nov 24 08:34:06 2009
Version 5.0 Build 148 04/26/2005 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Equations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Interconnect Usage Summary
 21. LAB Logic Elements
 22. LAB-wide Signals
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic       
functions, and any output files any of the foregoing           
(including device programming or simulation files), and any    
associated documentation or information are expressly subject  
to the terms and conditions of the Altera Program License      
Subscription Agreement, Altera MegaCore Function License       
Agreement, or other applicable license agreement, including,   
without limitation, that your use is for the sole purpose of   
programming logic devices manufactured by Altera and sold by   
Altera or its authorized distributors.  Please refer to the    
applicable agreement for further details.



+------------------------------------------------------------------+
; Fitter Summary                                                   ;
+-----------------------+------------------------------------------+
; Fitter Status         ; Successful - Tue Nov 24 08:34:06 2009    ;
; Quartus II Version    ; 5.0 Build 148 04/26/2005 SJ Full Version ;
; Revision Name         ; cpu                                      ;
; Top-level Entity Name ; cpu                                      ;
; Family                ; Cyclone                                  ;
; Device                ; EP1C6Q240C8                              ;
; Timing Models         ; Final                                    ;
; Total logic elements  ; 889 / 5,980 ( 14 % )                     ;
; Total pins            ; 61 / 185 ( 32 % )                        ;
; Total virtual pins    ; 0                                        ;
; Total memory bits     ; 0 / 92,160 ( 0 % )                       ;
; Total PLLs            ; 0 / 2 ( 0 % )                            ;
+-----------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1C6Q240C8                    ;                                ;
; Use smart compilation                              ; Off                            ; Off                            ;
; Placement Effort Multiplier                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                        ; Off                            ; Off                            ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Off                            ; Off                            ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in D:/lm/cpu/cpu.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/lm/cpu/cpu.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 889 / 5,980 ( 14 % ) ;
;     -- Combinational with no register       ; 580                  ;
;     -- Register only                        ; 2                    ;
;     -- Combinational with a register        ; 307                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 749                  ;
;     -- 3 input functions                    ; 103                  ;
;     -- 2 input functions                    ; 30                   ;
;     -- 1 input functions                    ; 5                    ;
;     -- 0 input functions                    ; 2                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 828                  ;
;     -- arithmetic mode                      ; 61                   ;
;     -- qfbk mode                            ; 253                  ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 271                  ;
;     -- asynchronous clear/load mode         ; 309                  ;
;                                             ;                      ;
; Total LABs                                  ; 116 / 598 ( 19 % )   ;
; Logic elements in carry chains              ; 65                   ;
; User inserted logic elements                ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 61 / 185 ( 32 % )    ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )       ;
; Global signals                              ; 3                    ;
; M4Ks                                        ; 0 / 20 ( 0 % )       ;
; Total memory bits                           ; 0 / 92,160 ( 0 % )   ;
; Total RAM block bits                        ; 0 / 92,160 ( 0 % )   ;
; Global clocks                               ; 3 / 8 ( 37 % )       ;
; Maximum fan-out node                        ; reset                ;
; Maximum fan-out                             ; 325                  ;
; Total fan-out                               ; 4426                 ;
; Average fan-out                             ; 4.65                 ;
+---------------------------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk        ; 29    ; 1        ; 0            ; 11           ; 0           ; 310                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; reg_sel[0] ; 12    ; 1        ; 0            ; 17           ; 1           ; 62                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; reg_sel[1] ; 13    ; 1        ; 0            ; 17           ; 2           ; 63                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; reg_sel[2] ; 14    ; 1        ; 0            ; 16           ; 0           ; 62                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; reg_sel[3] ; 15    ; 1        ; 0            ; 16           ; 1           ; 62                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; reg_sel[4] ; 16    ; 1        ; 0            ; 16           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; reg_sel[5] ; 17    ; 1        ; 0            ; 15           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; reset      ; 240   ; 2        ; 2            ; 21           ; 2           ; 325                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                            ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load        ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; addr_bus[0]   ; 41    ; 1        ; 0            ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; addr_bus[10]  ; 59    ; 1        ; 0            ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; addr_bus[11]  ; 60    ; 1        ; 0            ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; addr_bus[12]  ; 61    ; 4        ; 2            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; addr_bus[13]  ; 62    ; 4        ; 2            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; addr_bus[14]  ; 63    ; 4        ; 2            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; addr_bus[15]  ; 64    ; 4        ; 4            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; addr_bus[1]   ; 42    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; addr_bus[2]   ; 43    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; addr_bus[3]   ; 44    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; addr_bus[4]   ; 45    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; addr_bus[5]   ; 46    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; addr_bus[6]   ; 47    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; addr_bus[7]   ; 48    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; addr_bus[8]   ; 57    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; addr_bus[9]   ; 58    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; c_flag        ; 86    ; 4        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; debug_out[0]  ; 158   ; 3        ; 35           ; 13           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; debug_out[10] ; 175   ; 3        ; 35           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; debug_out[11] ; 177   ; 3        ; 35           ; 19           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; debug_out[12] ; 178   ; 3        ; 35           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; debug_out[13] ; 179   ; 3        ; 35           ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; debug_out[14] ; 180   ; 3        ; 35           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; debug_out[15] ; 181   ; 2        ; 34           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; debug_out[1]  ; 159   ; 3        ; 35           ; 13           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; debug_out[2]  ; 160   ; 3        ; 35           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; debug_out[3]  ; 161   ; 3        ; 35           ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; debug_out[4]  ; 162   ; 3        ; 35           ; 15           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; debug_out[5]  ; 163   ; 3        ; 35           ; 15           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; debug_out[6]  ; 164   ; 3        ; 35           ; 15           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; debug_out[7]  ; 165   ; 3        ; 35           ; 16           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; debug_out[8]  ; 173   ; 3        ; 35           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; debug_out[9]  ; 174   ; 3        ; 35           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; o_flag        ; 84    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; s_flag        ; 83    ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; wr            ; 75    ; 4        ; 8            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; z_flag        ; 85    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load        ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; data_bus[0]  ; 200   ; 2        ; 24           ; 21           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[10] ; 225   ; 2        ; 8            ; 21           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[11] ; 226   ; 2        ; 8            ; 21           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[12] ; 234   ; 2        ; 6            ; 21           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[13] ; 235   ; 2        ; 4            ; 21           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[14] ; 236   ; 2        ; 4            ; 21           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[15] ; 237   ; 2        ; 4            ; 21           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[1]  ; 201   ; 2        ; 24           ; 21           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[2]  ; 202   ; 2        ; 24           ; 21           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[3]  ; 203   ; 2        ; 22           ; 21           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[4]  ; 214   ; 2        ; 16           ; 21           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[5]  ; 215   ; 2        ; 16           ; 21           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[6]  ; 216   ; 2        ; 14           ; 21           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[7]  ; 217   ; 2        ; 14           ; 21           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[8]  ; 233   ; 2        ; 6            ; 21           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[9]  ; 224   ; 2        ; 10           ; 21           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 21 / 44 ( 47 % ) ; 3.3V          ; --           ;
; 2        ; 18 / 48 ( 37 % ) ; 3.3V          ; --           ;
; 3        ; 15 / 45 ( 33 % ) ; 3.3V          ; --           ;
; 4        ; 9 / 48 ( 18 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                   ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; 1        ; 0          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 2        ; 1          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 3        ; 2          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 4        ; 3          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 5        ; 4          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 6        ; 5          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 7        ; 6          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 8        ; 7          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; 10       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 11       ; 8          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 12       ; 9          ; 1        ; reg_sel[0]     ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 13       ; 10         ; 1        ; reg_sel[1]     ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 14       ; 11         ; 1        ; reg_sel[2]     ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 15       ; 12         ; 1        ; reg_sel[3]     ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 16       ; 13         ; 1        ; reg_sel[4]     ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 17       ; 14         ; 1        ; reg_sel[5]     ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 18       ; 15         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 19       ; 16         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 20       ; 17         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 21       ; 18         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 22       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; 23       ; 19         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 24       ; 20         ; 1        ; *~nCSO~ / GND* ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 25       ; 21         ; 1        ; ^DATA0         ; input  ;              ;         ; --         ;                 ;
; 26       ; 22         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ;
; 27       ;            ;          ; VCCA_PLL1      ; power  ;              ; 1.5V    ; --         ;                 ;
; 28       ; 23         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ;
; 29       ; 24         ; 1        ; clk            ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 30       ;            ;          ; GNDA_PLL1      ; gnd    ;              ;         ; --         ;                 ;
; 31       ;            ;          ; GNDG_PLL1      ; gnd    ;              ;         ; --         ;                 ;
; 32       ; 25         ; 1        ; ^nCEO          ;        ;              ;         ; --         ;                 ;
; 33       ; 26         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ;
; 34       ; 27         ; 1        ; ^MSEL0         ;        ;              ;         ; --         ;                 ;
; 35       ; 28         ; 1        ; ^MSEL1         ;        ;              ;         ; --         ;                 ;
; 36       ; 29         ; 1        ; ^DCLK          ; bidir  ;              ;         ; --         ;                 ;
; 37       ; 30         ; 1        ; *~ASDO~ / GND* ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 38       ; 31         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 39       ; 32         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 40       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 41       ; 33         ; 1        ; addr_bus[0]    ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 42       ; 34         ; 1        ; addr_bus[1]    ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 43       ; 35         ; 1        ; addr_bus[2]    ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 44       ; 36         ; 1        ; addr_bus[3]    ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 45       ; 37         ; 1        ; addr_bus[4]    ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 46       ; 38         ; 1        ; addr_bus[5]    ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 47       ; 39         ; 1        ; addr_bus[6]    ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 48       ; 40         ; 1        ; addr_bus[7]    ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 49       ; 41         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 50       ; 42         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 51       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; 52       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 53       ; 43         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 54       ; 44         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 55       ; 45         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 56       ; 46         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 57       ; 47         ; 1        ; addr_bus[8]    ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 58       ; 48         ; 1        ; addr_bus[9]    ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 59       ; 49         ; 1        ; addr_bus[10]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 60       ; 50         ; 1        ; addr_bus[11]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 61       ; 51         ; 4        ; addr_bus[12]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 62       ; 52         ; 4        ; addr_bus[13]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 63       ; 53         ; 4        ; addr_bus[14]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 64       ; 54         ; 4        ; addr_bus[15]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 65       ; 55         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 66       ; 56         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 67       ; 57         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 68       ; 58         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 69       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 70       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; 71       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 72       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; 73       ; 59         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 74       ; 60         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 75       ; 61         ; 4        ; wr             ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 76       ; 62         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 77       ; 63         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 78       ; 64         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 79       ; 65         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 80       ; 66         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 81       ; 67         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 82       ; 68         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 83       ; 69         ; 4        ; s_flag         ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 84       ; 70         ; 4        ; o_flag         ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 85       ; 71         ; 4        ; z_flag         ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 86       ; 72         ; 4        ; c_flag         ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 87       ; 73         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 88       ; 74         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 89       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; 91       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 92       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; 93       ; 75         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 94       ; 76         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 95       ; 77         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 96       ; 78         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 97       ; 79         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 98       ; 80         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 99       ; 81         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 100      ; 82         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 101      ; 83         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 102      ; 84         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 103      ; 85         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 104      ; 86         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 105      ; 87         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 106      ; 88         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 107      ; 89         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 108      ; 90         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 109      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 110      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; 111      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 112      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; 113      ; 91         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 114      ; 92         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 115      ; 93         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 116      ; 94         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 117      ; 95         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 118      ; 96         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 119      ; 97         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 120      ; 98         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 121      ; 99         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 122      ; 100        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 123      ; 101        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 124      ; 102        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 125      ; 103        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 126      ; 104        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 127      ; 105        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 128      ; 106        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 129      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 130      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; 131      ; 107        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 132      ; 108        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 133      ; 109        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 134      ; 110        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 135      ; 111        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 136      ; 112        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 137      ; 113        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 138      ; 114        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 139      ; 115        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 140      ; 116        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 141      ; 117        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 142      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 143      ; 118        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 144      ; 119        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 145      ; 120        ; 3        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ;
; 146      ; 121        ; 3        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ;
; 147      ; 122        ; 3        ; #TCK           ; input  ;              ;         ; --         ;                 ;
; 148      ; 123        ; 3        ; #TMS           ; input  ;              ;         ; --         ;                 ;
; 149      ; 124        ; 3        ; #TDO           ; output ;              ;         ; --         ;                 ;
; 150      ;            ;          ; GNDG_PLL2      ; gnd    ;              ;         ; --         ;                 ;
; 151      ;            ;          ; GNDA_PLL2      ; gnd    ;              ;         ; --         ;                 ;
; 152      ; 125        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ;
; 153      ; 126        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ;
; 154      ;            ;          ; VCCA_PLL2      ; power  ;              ; 1.5V    ; --         ;                 ;
; 155      ; 127        ; 3        ; #TDI           ; input  ;              ;         ; --         ;                 ;
; 156      ; 128        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 157      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; 158      ; 129        ; 3        ; debug_out[0]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 159      ; 130        ; 3        ; debug_out[1]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 160      ; 131        ; 3        ; debug_out[2]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 161      ; 132        ; 3        ; debug_out[3]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 162      ; 133        ; 3        ; debug_out[4]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 163      ; 134        ; 3        ; debug_out[5]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 164      ; 135        ; 3        ; debug_out[6]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 165      ; 136        ; 3        ; debug_out[7]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 166      ; 137        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 167      ; 138        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 168      ; 139        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 169      ; 140        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 170      ; 141        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 171      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 172      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; 173      ; 142        ; 3        ; debug_out[8]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 174      ; 143        ; 3        ; debug_out[9]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 175      ; 144        ; 3        ; debug_out[10]  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 176      ; 145        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ;
; 177      ; 146        ; 3        ; debug_out[11]  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 178      ; 147        ; 3        ; debug_out[12]  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 179      ; 148        ; 3        ; debug_out[13]  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 180      ; 149        ; 3        ; debug_out[14]  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 181      ; 150        ; 2        ; debug_out[15]  ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 182      ; 151        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 183      ; 152        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 184      ; 153        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 185      ; 154        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 186      ; 155        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 187      ; 156        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 188      ; 157        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 189      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; 190      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 191      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; 192      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 193      ; 158        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 194      ; 159        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 195      ; 160        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 196      ; 161        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 197      ; 162        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 198      ; 163        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 199      ; 164        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 200      ; 165        ; 2        ; data_bus[0]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 201      ; 166        ; 2        ; data_bus[1]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 202      ; 167        ; 2        ; data_bus[2]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 203      ; 168        ; 2        ; data_bus[3]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 204      ; 169        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 205      ; 170        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 206      ; 171        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 207      ; 172        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 208      ; 173        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 209      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; 210      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 211      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; 212      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 213      ; 174        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 214      ; 175        ; 2        ; data_bus[4]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 215      ; 176        ; 2        ; data_bus[5]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 216      ; 177        ; 2        ; data_bus[6]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 217      ; 178        ; 2        ; data_bus[7]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 218      ; 179        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 219      ; 180        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 220      ; 181        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 221      ; 182        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 222      ; 183        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 223      ; 184        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 224      ; 185        ; 2        ; data_bus[9]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 225      ; 186        ; 2        ; data_bus[10]   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 226      ; 187        ; 2        ; data_bus[11]   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 227      ; 188        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 228      ; 189        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 229      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; 230      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 231      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; 232      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 233      ; 190        ; 2        ; data_bus[8]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 234      ; 191        ; 2        ; data_bus[12]   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 235      ; 192        ; 2        ; data_bus[13]   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 236      ; 193        ; 2        ; data_bus[14]   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 237      ; 194        ; 2        ; data_bus[15]   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 238      ; 195        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 239      ; 196        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 240      ; 197        ; 2        ; reset          ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 0 pF  ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                         ;
+------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node               ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                                                       ;
+------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------------------------+
; |cpu                                     ; 889 (2)     ; 309          ; 0           ; 61   ; 0            ; 580 (2)      ; 3 (0)             ; 306 (0)          ; 65 (0)          ; |cpu                                                                                      ;
;    |debug_unit:inst|                     ; 191 (191)   ; 0            ; 0           ; 0    ; 0            ; 191 (191)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |cpu|debug_unit:inst                                                                      ;
;    |exe_unit:inst1|                      ; 521 (0)     ; 260          ; 0           ; 0    ; 0            ; 261 (0)      ; 2 (0)             ; 258 (0)          ; 17 (0)          ; |cpu|exe_unit:inst1                                                                       ;
;       |alu:inst|                         ; 131 (112)   ; 0            ; 0           ; 0    ; 0            ; 131 (112)    ; 0 (0)             ; 0 (0)            ; 17 (0)          ; |cpu|exe_unit:inst1|alu:inst                                                              ;
;          |lpm_add_sub:ALU_ADDSUB|        ; 19 (0)      ; 0            ; 0           ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 17 (0)          ; |cpu|exe_unit:inst1|alu:inst|lpm_add_sub:ALU_ADDSUB                                       ;
;             |addcore:adder|              ; 19 (0)      ; 0            ; 0           ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 17 (0)          ; |cpu|exe_unit:inst1|alu:inst|lpm_add_sub:ALU_ADDSUB|addcore:adder                         ;
;                |a_csnbuffer:result_node| ; 19 (19)     ; 0            ; 0           ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 17 (17)         ; |cpu|exe_unit:inst1|alu:inst|lpm_add_sub:ALU_ADDSUB|addcore:adder|a_csnbuffer:result_node ;
;       |flagreg:inst1|                    ; 7 (7)       ; 4            ; 0           ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; |cpu|exe_unit:inst1|flagreg:inst1                                                         ;
;       |reg:inst2|                        ; 383 (383)   ; 256          ; 0           ; 0    ; 0            ; 127 (127)    ; 2 (2)             ; 254 (254)        ; 0 (0)           ; |cpu|exe_unit:inst1|reg:inst2                                                             ;
;    |id_unit:inst2|                       ; 27 (27)     ; 0            ; 0           ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |cpu|id_unit:inst2                                                                        ;
;    |mem_unit:inst3|                      ; 144 (144)   ; 48           ; 0           ; 0    ; 0            ; 96 (96)      ; 1 (1)             ; 47 (47)          ; 48 (48)         ; |cpu|mem_unit:inst3                                                                       ;
;    |timer:inst4|                         ; 4 (4)       ; 1            ; 0           ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |cpu|timer:inst4                                                                          ;
+------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; clk           ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; reset         ; Input    ; ON            ; ON            ; --                    ; --  ;
; reg_sel[3]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; reg_sel[4]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; reg_sel[5]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; reg_sel[2]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; reg_sel[1]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; reg_sel[0]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; wr            ; Output   ; --            ; --            ; --                    ; --  ;
; c_flag        ; Output   ; --            ; --            ; --                    ; --  ;
; s_flag        ; Output   ; --            ; --            ; --                    ; --  ;
; z_flag        ; Output   ; --            ; --            ; --                    ; --  ;
; o_flag        ; Output   ; --            ; --            ; --                    ; --  ;
; addr_bus[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; addr_bus[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; addr_bus[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; addr_bus[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; addr_bus[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; addr_bus[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; addr_bus[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; addr_bus[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; addr_bus[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; addr_bus[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; addr_bus[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; addr_bus[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; addr_bus[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; addr_bus[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; addr_bus[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; addr_bus[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; debug_out[15] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_out[14] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_out[13] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_out[12] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_out[11] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_out[10] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_out[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_out[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_out[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_bus[15]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[14]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[13]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[12]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[11]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[10]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[9]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[8]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[7]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[6]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[5]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[4]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[3]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[2]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[1]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[0]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                 ;
+--------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------+-------------------+---------+
; clk                                              ;                   ;         ;
; reset                                            ;                   ;         ;
;      - exe_unit:inst1|flagreg:inst1|z_flag       ; 1                 ; ON      ;
;      - exe_unit:inst1|flagreg:inst1|o_flag       ; 1                 ; ON      ;
;      - exe_unit:inst1|flagreg:inst1|c_flag       ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[14]                    ; 1                 ; ON      ;
;      - mem_unit:inst3|pc[15]                     ; 1                 ; ON      ;
;      - mem_unit:inst3|sp[15]                     ; 1                 ; ON      ;
;      - mem_unit:inst3|addr_bus[15]~1957          ; 1                 ; ON      ;
;      - mem_unit:inst3|pc[14]                     ; 1                 ; ON      ;
;      - mem_unit:inst3|sp[14]                     ; 1                 ; ON      ;
;      - mem_unit:inst3|addr_bus[14]~1960          ; 1                 ; ON      ;
;      - mem_unit:inst3|pc[13]                     ; 1                 ; ON      ;
;      - mem_unit:inst3|sp[13]                     ; 1                 ; ON      ;
;      - mem_unit:inst3|addr_bus[13]~1963          ; 1                 ; ON      ;
;      - mem_unit:inst3|pc[12]                     ; 1                 ; ON      ;
;      - mem_unit:inst3|sp[12]                     ; 1                 ; ON      ;
;      - mem_unit:inst3|addr_bus[12]~1966          ; 1                 ; ON      ;
;      - mem_unit:inst3|pc[11]                     ; 1                 ; ON      ;
;      - mem_unit:inst3|sp[11]                     ; 1                 ; ON      ;
;      - mem_unit:inst3|addr_bus[11]~1969          ; 1                 ; ON      ;
;      - mem_unit:inst3|pc[10]                     ; 1                 ; ON      ;
;      - mem_unit:inst3|sp[10]                     ; 1                 ; ON      ;
;      - mem_unit:inst3|addr_bus[10]~1972          ; 1                 ; ON      ;
;      - mem_unit:inst3|pc[9]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|sp[9]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|addr_bus[9]~1975           ; 1                 ; ON      ;
;      - mem_unit:inst3|pc[8]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|sp[8]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|addr_bus[8]~1978           ; 1                 ; ON      ;
;      - mem_unit:inst3|pc[7]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|sp[7]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|addr_bus[7]~1981           ; 1                 ; ON      ;
;      - mem_unit:inst3|pc[6]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|sp[6]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|addr_bus[6]~1984           ; 1                 ; ON      ;
;      - mem_unit:inst3|pc[5]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|sp[5]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|addr_bus[5]~1987           ; 1                 ; ON      ;
;      - mem_unit:inst3|pc[4]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|sp[4]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|addr_bus[4]~1990           ; 1                 ; ON      ;
;      - mem_unit:inst3|pc[3]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|sp[3]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|addr_bus[3]~1993           ; 1                 ; ON      ;
;      - mem_unit:inst3|pc[2]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|sp[2]                      ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[8][2]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][2]   ; 1                 ; ON      ;
;      - mem_unit:inst3|addr_bus[2]~1996           ; 1                 ; ON      ;
;      - mem_unit:inst3|pc[1]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|sp[1]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|addr_bus[1]~1999           ; 1                 ; ON      ;
;      - mem_unit:inst3|pc[0]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|sp[0]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|addr_bus[0]~2002           ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[5][15]  ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[0]                     ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[3]                     ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[6][0]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[5][1]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[6][7]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[6][4]   ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[7]                     ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[1]                     ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[6][8]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[5][5]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[10][6]  ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[2]                     ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[5][9]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[10][10] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[6][11]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][0]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[4][1]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[8][7]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][4]   ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[6]                     ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][8]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[6][12]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[4][5]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[1][6]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[10][0]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[4][9]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[5][13]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[1][10]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[8][11]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[10][14] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[1][9]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[6][15]  ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[4]                     ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][12]  ; 1                 ; ON      ;
;      - exe_unit:inst1|flagreg:inst1|s_flag       ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[6][14]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[6][13]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[10][12] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[4][13]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[5][2]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[9][2]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[5][11]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[6][10]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[6][9]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[10][8]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[5][7]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[1][14]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[9][3]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[10][3]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[6][3]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[9][0]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[5][0]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[10][1]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[9][1]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][9]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[9][7]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[10][7]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[8][15]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[9][4]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[5][4]   ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[5]                     ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[9][8]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[5][8]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[10][5]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[9][5]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[5][6]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[9][6]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[6][6]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[6][5]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[10][4]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[5][3]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[6][2]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[10][9]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[9][9]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][2]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[6][1]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[5][10]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[9][10]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[9][11]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[10][11] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[4][3]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[8][3]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[1][0]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[8][1]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[1][1]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[4][0]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[4][7]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[14][2]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[1][4]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[4][4]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[1][8]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[9][12]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[5][12]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[4][8]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[7][3]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[8][5]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][6]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[8][6]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[1][5]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[13][0]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[11][1]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[7][7]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[8][9]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[10][13] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[9][13]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[13][4]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][15]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[1][7]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[13][8]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][10]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[4][11]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][11]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[5][14]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[9][14]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[8][10]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[11][5]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[14][6]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][1]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][0]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[11][9]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][9]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[14][7]  ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[8]                     ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][4]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[9][15]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[10][15] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[14][10] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[7][11]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[1][12]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][8]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[4][12]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][6]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][5]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[13][9]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[8][13]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[1][13]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][15]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[13][12] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][11]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][14]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][10]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[8][14]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[11][13] ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[9]                     ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[12][7]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[3][7]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[4][15]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[14][14] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][12]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[12][9]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[3][9]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][13]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[7][15]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[4][2]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][14]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[1][3]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][1]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[8][0]   ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[10]                    ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[7][2]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[13][2]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[11][2]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[8][4]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[8][8]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[13][3]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[11][3]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[14][3]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[4][6]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][5]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[11][0]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[14][0]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[14][1]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[7][1]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[13][1]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[7][0]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[13][7]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[11][7]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[11][4]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[14][4]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[7][4]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[1][15]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[11][8]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[14][8]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[7][8]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[1][11]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[4][10]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[14][5]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[7][5]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[7][6]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[13][6]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[11][6]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[13][5]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[14][9]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[7][9]   ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[11]                    ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[14][15] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[3][2]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[12][2]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[7][10]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[13][10] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[13][11] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[11][11] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[14][11] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[11][10] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[8][12]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[12][3]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[3][3]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[12][1]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[3][1]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[3][0]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[12][0]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][13]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[3][4]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[12][4]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[11][12] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[14][12] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[3][8]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[12][8]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[7][12]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[4][14]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[3][6]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[12][6]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[12][5]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[3][5]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[14][13] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[7][13]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[13][13] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[12][15] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[3][15]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[12][11] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[3][11]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[7][14]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[13][14] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[3][10]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[12][10] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[11][14] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[15][7]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[13][15] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[11][15] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[3][12]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[12][12] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[15][9]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[12][13] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[3][13]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[3][14]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[12][14] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[15][2]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[15][3]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[15][1]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[15][0]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[15][4]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[15][8]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[15][6]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[15][5]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[15][15] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[15][11] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[15][10] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[15][12] ; 1                 ; ON      ;
;      - timer:inst4|s                             ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[15][13] ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[15][14] ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[15]                    ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[13]                    ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[12]                    ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][7]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][7]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][3]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][3]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[10][2]  ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[1][2]   ; 1                 ; ON      ;
; reg_sel[3]                                       ;                   ;         ;
;      - reg_sel[3]~100                            ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1044        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1046        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1047        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1048        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1051        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1052        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[14]~1064        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[13]~1070        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[13]~1072        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[13]~1073        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[13]~1074        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[13]~1075        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[13]~1077        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[12]~1088        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[12]~1091        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[11]~1094        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[11]~1096        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[11]~1097        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[11]~1098        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[11]~1101        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[11]~1102        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[10]~1112        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[9]~1118         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[9]~1120         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[9]~1121         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[9]~1122         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[9]~1123         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[9]~1125         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[8]~1136         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[8]~1139         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[7]~1142         ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][7]   ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[7]~1145         ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][7]   ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[7]~1149         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[7]~1150         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[6]~1160         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[5]~1166         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[5]~1168         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[5]~1169         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[5]~1170         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[5]~1171         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[5]~1173         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[4]~1184         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[4]~1187         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[3]~1190         ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][3]   ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[3]~1193         ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][3]   ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[3]~1197         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[3]~1198         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[2]~1208         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[1]~1214         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[1]~1216         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[1]~1217         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[1]~1218         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[1]~1219         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[1]~1221         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[0]~1232         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[0]~1235         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1239        ; 1                 ; ON      ;
; reg_sel[4]                                       ;                   ;         ;
;      - reg_sel[3]~100                            ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1054        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1239        ; 0                 ; ON      ;
; reg_sel[5]                                       ;                   ;         ;
;      - reg_sel[3]~100                            ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1054        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1239        ; 0                 ; ON      ;
; reg_sel[2]                                       ;                   ;         ;
;      - reg_sel[3]~100                            ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1044        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1045        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1046        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1048        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1049        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1051        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[14]~1064        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[14]~1067        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[13]~1070        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[13]~1071        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[13]~1072        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[13]~1074        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[13]~1077        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[13]~1078        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[12]~1088        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[11]~1094        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[11]~1095        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[11]~1096        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[11]~1098        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[11]~1099        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[11]~1101        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[10]~1112        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[10]~1115        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[9]~1118         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[9]~1119         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[9]~1120         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[9]~1122         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[9]~1125         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[9]~1126         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[8]~1136         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[7]~1142         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[7]~1143         ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][7]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][7]   ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[7]~1147         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[7]~1149         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[6]~1160         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[6]~1163         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[5]~1166         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[5]~1167         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[5]~1168         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[5]~1170         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[5]~1173         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[5]~1174         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[4]~1184         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[3]~1190         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[3]~1191         ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[2][3]   ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[0][3]   ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[3]~1195         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[3]~1197         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[2]~1208         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[2]~1211         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[1]~1214         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[1]~1215         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[1]~1216         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[1]~1218         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[1]~1221         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[1]~1222         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[0]~1232         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1035        ; 1                 ; ON      ;
; reg_sel[1]                                       ;                   ;         ;
;      - debug_unit:inst|debug_out[15]~1050        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1055        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[14]~1058        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[14]~1059        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[14]~1060        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[14]~1062        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[14]~1063        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[14]~1065        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[13]~1076        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[13]~1079        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[12]~1082        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[12]~1083        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[12]~1084        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[12]~1086        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[12]~1089        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[12]~1090        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[11]~1100        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[10]~1106        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[10]~1107        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[10]~1108        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[10]~1110        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[10]~1111        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[10]~1113        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[9]~1124         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[9]~1127         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[8]~1130         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[8]~1131         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[8]~1132         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[8]~1134         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[8]~1137         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[8]~1138         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[7]~1148         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[6]~1154         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[6]~1155         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[6]~1156         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[6]~1158         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[6]~1159         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[6]~1161         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[5]~1172         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[5]~1175         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[4]~1178         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[4]~1179         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[4]~1180         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[4]~1182         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[4]~1185         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[4]~1186         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[3]~1196         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[2]~1202         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[2]~1203         ; 0                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[10][2]  ; 0                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[1][2]   ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[2]~1207         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[2]~1209         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[1]~1220         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[1]~1223         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[0]~1226         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[0]~1227         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[0]~1228         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[0]~1230         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[0]~1233         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[0]~1234         ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1238        ; 0                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1035        ; 0                 ; ON      ;
; reg_sel[0]                                       ;                   ;         ;
;      - debug_unit:inst|debug_out[15]~1050        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1053        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1055        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[14]~1058        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[14]~1060        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[14]~1061        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[14]~1062        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[14]~1065        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[14]~1066        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[13]~1076        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[12]~1082        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[12]~1084        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[12]~1085        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[12]~1086        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[12]~1087        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[12]~1089        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[11]~1100        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[11]~1103        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[10]~1106        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[10]~1108        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[10]~1109        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[10]~1110        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[10]~1113        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[10]~1114        ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[9]~1124         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[8]~1130         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[8]~1132         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[8]~1133         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[8]~1134         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[8]~1135         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[8]~1137         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[7]~1148         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[7]~1151         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[6]~1154         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[6]~1156         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[6]~1157         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[6]~1158         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[6]~1161         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[6]~1162         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[5]~1172         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[4]~1178         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[4]~1180         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[4]~1181         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[4]~1182         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[4]~1183         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[4]~1185         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[3]~1196         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[3]~1199         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[2]~1202         ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[10][2]  ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[2]~1205         ; 1                 ; ON      ;
;      - exe_unit:inst1|reg:inst2|reg_bank[1][2]   ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[2]~1209         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[2]~1210         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[1]~1220         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[0]~1226         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[0]~1228         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[0]~1229         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[0]~1230         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[0]~1231         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[0]~1233         ; 1                 ; ON      ;
;      - debug_unit:inst|debug_out[15]~1035        ; 1                 ; ON      ;
; data_bus[15]                                     ;                   ;         ;
;      - mem_unit:inst3|pc[15]                     ; 1                 ; ON      ;
;      - mem_unit:inst3|mem_data[15]               ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[15]                    ; 1                 ; ON      ;
; data_bus[14]                                     ;                   ;         ;
;      - mem_unit:inst3|tmp[14]                    ; 0                 ; ON      ;
;      - mem_unit:inst3|pc[14]                     ; 0                 ; ON      ;
;      - mem_unit:inst3|mem_data[14]               ; 0                 ; ON      ;
; data_bus[13]                                     ;                   ;         ;
;      - mem_unit:inst3|pc[13]                     ; 0                 ; ON      ;
;      - mem_unit:inst3|mem_data[13]               ; 0                 ; ON      ;
;      - mem_unit:inst3|tmp[13]                    ; 0                 ; ON      ;
; data_bus[12]                                     ;                   ;         ;
;      - mem_unit:inst3|pc[12]                     ; 0                 ; ON      ;
;      - mem_unit:inst3|mem_data[12]               ; 0                 ; ON      ;
;      - mem_unit:inst3|tmp[12]                    ; 0                 ; ON      ;
; data_bus[11]                                     ;                   ;         ;
;      - mem_unit:inst3|pc[11]                     ; 0                 ; ON      ;
;      - mem_unit:inst3|mem_data[11]               ; 0                 ; ON      ;
;      - mem_unit:inst3|tmp[11]                    ; 0                 ; ON      ;
; data_bus[10]                                     ;                   ;         ;
;      - mem_unit:inst3|pc[10]                     ; 0                 ; ON      ;
;      - mem_unit:inst3|mem_data[10]               ; 0                 ; ON      ;
;      - mem_unit:inst3|tmp[10]                    ; 0                 ; ON      ;
; data_bus[9]                                      ;                   ;         ;
;      - mem_unit:inst3|pc[9]                      ; 0                 ; ON      ;
;      - mem_unit:inst3|mem_data[9]                ; 0                 ; ON      ;
;      - mem_unit:inst3|tmp[9]                     ; 0                 ; ON      ;
; data_bus[8]                                      ;                   ;         ;
;      - mem_unit:inst3|pc[8]                      ; 0                 ; ON      ;
;      - mem_unit:inst3|mem_data[8]                ; 0                 ; ON      ;
;      - mem_unit:inst3|tmp[8]                     ; 0                 ; ON      ;
; data_bus[7]                                      ;                   ;         ;
;      - mem_unit:inst3|pc[7]                      ; 0                 ; ON      ;
;      - mem_unit:inst3|mem_data[7]                ; 0                 ; ON      ;
;      - mem_unit:inst3|tmp[7]                     ; 0                 ; ON      ;
; data_bus[6]                                      ;                   ;         ;
;      - mem_unit:inst3|pc[6]                      ; 0                 ; ON      ;
;      - mem_unit:inst3|mem_data[6]                ; 0                 ; ON      ;
;      - mem_unit:inst3|tmp[6]                     ; 0                 ; ON      ;
; data_bus[5]                                      ;                   ;         ;
;      - mem_unit:inst3|pc[5]                      ; 0                 ; ON      ;
;      - mem_unit:inst3|mem_data[5]                ; 0                 ; ON      ;
;      - mem_unit:inst3|tmp[5]                     ; 0                 ; ON      ;
; data_bus[4]                                      ;                   ;         ;
;      - mem_unit:inst3|pc[4]                      ; 0                 ; ON      ;
;      - mem_unit:inst3|mem_data[4]                ; 0                 ; ON      ;
;      - mem_unit:inst3|tmp[4]                     ; 0                 ; ON      ;
; data_bus[3]                                      ;                   ;         ;
;      - mem_unit:inst3|pc[3]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|mem_data[3]                ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[3]                     ; 1                 ; ON      ;
; data_bus[2]                                      ;                   ;         ;
;      - mem_unit:inst3|pc[2]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|mem_data[2]                ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[2]                     ; 1                 ; ON      ;
; data_bus[1]                                      ;                   ;         ;
;      - mem_unit:inst3|pc[1]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|mem_data[1]                ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[1]                     ; 1                 ; ON      ;
; data_bus[0]                                      ;                   ;         ;
;      - mem_unit:inst3|pc[0]                      ; 1                 ; ON      ;
;      - mem_unit:inst3|mem_data[0]                ; 1                 ; ON      ;
;      - mem_unit:inst3|tmp[0]                     ; 1                 ; ON      ;
+--------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                         ;
+------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Name                                           ; Location      ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; clk                                            ; PIN_29        ; 310     ; Clock                     ; yes    ; Global clock         ; GCLK1            ;
; exe_unit:inst1|flagreg:inst1|reduce_nor~35     ; LC_X8_Y16_N9  ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; exe_unit:inst1|reg:inst2|reg_bank[0][4]~6715   ; LC_X6_Y8_N8   ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; exe_unit:inst1|reg:inst2|reg_bank[10][14]~6709 ; LC_X10_Y11_N0 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; exe_unit:inst1|reg:inst2|reg_bank[11][14]~6717 ; LC_X11_Y8_N8  ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; exe_unit:inst1|reg:inst2|reg_bank[12][5]~6716  ; LC_X6_Y8_N7   ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; exe_unit:inst1|reg:inst2|reg_bank[13][12]~6708 ; LC_X10_Y8_N1  ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; exe_unit:inst1|reg:inst2|reg_bank[14][12]~6712 ; LC_X10_Y8_N2  ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; exe_unit:inst1|reg:inst2|reg_bank[15][11]~6720 ; LC_X11_Y9_N9  ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; exe_unit:inst1|reg:inst2|reg_bank[1][8]~6707   ; LC_X7_Y13_N0  ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; exe_unit:inst1|reg:inst2|reg_bank[2][11]~6711  ; LC_X6_Y16_N1  ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; exe_unit:inst1|reg:inst2|reg_bank[3][1]~6719   ; LC_X11_Y9_N2  ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; exe_unit:inst1|reg:inst2|reg_bank[4][5]~6713   ; LC_X6_Y9_N9   ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; exe_unit:inst1|reg:inst2|reg_bank[5][2]~6705   ; LC_X11_Y13_N9 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; exe_unit:inst1|reg:inst2|reg_bank[6][6]~6710   ; LC_X10_Y11_N6 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; exe_unit:inst1|reg:inst2|reg_bank[7][11]~6718  ; LC_X11_Y8_N1  ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; exe_unit:inst1|reg:inst2|reg_bank[8][10]~6714  ; LC_X6_Y9_N7   ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; exe_unit:inst1|reg:inst2|reg_bank[9][15]~6706  ; LC_X7_Y13_N9  ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; id_unit:inst2|mem_wr~67                        ; LC_X7_Y17_N5  ; 32      ; Output enable             ; yes    ; Global clock         ; GCLK2            ;
; mem_unit:inst3|addr_bus[0]~1952                ; LC_X7_Y17_N8  ; 40      ; Clock enable              ; no     ; --                   ; --               ;
; mem_unit:inst3|pc[3]~240                       ; LC_X7_Y17_N9  ; 16      ; Sync. load                ; no     ; --                   ; --               ;
; mem_unit:inst3|pc[3]~241                       ; LC_X7_Y17_N4  ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; reset                                          ; PIN_240       ; 325     ; Async. clear, Async. load ; yes    ; Global clock         ; GCLK3            ;
; timer:inst4|s                                  ; LC_X7_Y16_N8  ; 50      ; Clock enable, Sync. clear ; no     ; --                   ; --               ;
+------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                ;
+-------------------------+--------------+---------+----------------------+------------------+
; Name                    ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------------------+--------------+---------+----------------------+------------------+
; clk                     ; PIN_29       ; 310     ; Global clock         ; GCLK1            ;
; id_unit:inst2|mem_wr~67 ; LC_X7_Y17_N5 ; 32      ; Global clock         ; GCLK2            ;
; reset                   ; PIN_240      ; 325     ; Global clock         ; GCLK3            ;
+-------------------------+--------------+---------+----------------------+------------------+


+----------------------------------------------------------+
; Non-Global High Fan-Out Signals                          ;
+------------------------------------------------+---------+
; Name                                           ; Fan-Out ;
+------------------------------------------------+---------+
; mem_unit:inst3|tmp[5]                          ; 78      ;
; mem_unit:inst3|tmp[4]                          ; 78      ;
; mem_unit:inst3|tmp[6]                          ; 78      ;
; mem_unit:inst3|tmp[7]                          ; 78      ;
; reg_sel[1]                                     ; 63      ;
; reg_sel[0]                                     ; 62      ;
; reg_sel[2]                                     ; 62      ;
; reg_sel[3]                                     ; 62      ;
; mem_unit:inst3|tmp[1]                          ; 62      ;
; mem_unit:inst3|tmp[0]                          ; 62      ;
; mem_unit:inst3|tmp[2]                          ; 62      ;
; mem_unit:inst3|tmp[3]                          ; 62      ;
; timer:inst4|s                                  ; 51      ;
; id_unit:inst2|reg_en[0]~62                     ; 46      ;
; mem_unit:inst3|addr_bus[0]~1952                ; 40      ;
; mem_unit:inst3|tmp[9]                          ; 30      ;
; mem_unit:inst3|tmp[8]                          ; 30      ;
; mem_unit:inst3|tmp[10]                         ; 28      ;
; mem_unit:inst3|tmp[11]                         ; 28      ;
; mem_unit:inst3|addr_bus[0]~2003                ; 24      ;
; exe_unit:inst1|alu:inst|alu_o[14]~2249         ; 21      ;
; exe_unit:inst1|alu:inst|alu_o[14]~2190         ; 21      ;
; exe_unit:inst1|alu:inst|addsub_b[0]~1230       ; 19      ;
; debug_unit:inst|debug_out[15]~1239             ; 16      ;
; mem_unit:inst3|pc[3]~241                       ; 16      ;
; debug_unit:inst|debug_out[15]~1238             ; 16      ;
; exe_unit:inst1|reg:inst2|reg_bank[15][11]~6720 ; 16      ;
; exe_unit:inst1|reg:inst2|reg_bank[3][1]~6719   ; 16      ;
; exe_unit:inst1|reg:inst2|reg_bank[7][11]~6718  ; 16      ;
; exe_unit:inst1|reg:inst2|reg_bank[11][14]~6717 ; 16      ;
; exe_unit:inst1|reg:inst2|reg_bank[12][5]~6716  ; 16      ;
; exe_unit:inst1|reg:inst2|reg_bank[0][4]~6715   ; 16      ;
; exe_unit:inst1|reg:inst2|reg_bank[8][10]~6714  ; 16      ;
; exe_unit:inst1|reg:inst2|reg_bank[4][5]~6713   ; 16      ;
; exe_unit:inst1|reg:inst2|reg_bank[14][12]~6712 ; 16      ;
; exe_unit:inst1|reg:inst2|reg_bank[2][11]~6711  ; 16      ;
; exe_unit:inst1|reg:inst2|reg_bank[6][6]~6710   ; 16      ;
; exe_unit:inst1|reg:inst2|reg_bank[10][14]~6709 ; 16      ;
; exe_unit:inst1|reg:inst2|reg_bank[13][12]~6708 ; 16      ;
; exe_unit:inst1|reg:inst2|reg_bank[1][8]~6707   ; 16      ;
; exe_unit:inst1|reg:inst2|reg_bank[9][15]~6706  ; 16      ;
; exe_unit:inst1|reg:inst2|reg_bank[5][2]~6705   ; 16      ;
; exe_unit:inst1|reg:inst2|reg_bank[0][4]~6704   ; 16      ;
; mem_unit:inst3|pc[3]~240                       ; 16      ;
; exe_unit:inst1|alu:inst|alu_o[14]~2207         ; 16      ;
; debug_unit:inst|debug_out[15]~1055             ; 16      ;
; mem_unit:inst3|addr_bus[0]~1956                ; 16      ;
; id_unit:inst2|reduce_nor~0                     ; 16      ;
; exe_unit:inst1|reg:inst2|reg_bank~6749         ; 15      ;
; exe_unit:inst1|reg:inst2|reg_bank~6748         ; 15      ;
+------------------------------------------------+---------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; C4s                        ; 1,756 / 16,320 ( 10 % ) ;
; Direct links               ; 99 / 21,944 ( < 1 % )   ;
; Global clocks              ; 3 / 8 ( 37 % )          ;
; LAB clocks                 ; 32 / 240 ( 13 % )       ;
; LUT chains                 ; 64 / 5,382 ( 1 % )      ;
; Local interconnects        ; 2,112 / 21,944 ( 9 % )  ;
; M4K buffers                ; 0 / 720 ( 0 % )         ;
; R4s                        ; 1,678 / 14,640 ( 11 % ) ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 7.66) ; Number of LABs  (Total = 116) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 11                            ;
; 2                                          ; 2                             ;
; 3                                          ; 1                             ;
; 4                                          ; 0                             ;
; 5                                          ; 0                             ;
; 6                                          ; 2                             ;
; 7                                          ; 33                            ;
; 8                                          ; 19                            ;
; 9                                          ; 4                             ;
; 10                                         ; 44                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.20) ; Number of LABs  (Total = 116) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 85                            ;
; 1 Async. load                      ; 2                             ;
; 1 Clock                            ; 87                            ;
; 1 Clock enable                     ; 14                            ;
; 1 Sync. load                       ; 2                             ;
; 2 Clock enables                    ; 65                            ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 9.98) ; Number of LABs  (Total = 116) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 11                            ;
; 2                                           ; 2                             ;
; 3                                           ; 0                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 1                             ;
; 7                                           ; 2                             ;
; 8                                           ; 10                            ;
; 9                                           ; 19                            ;
; 10                                          ; 19                            ;
; 11                                          ; 12                            ;
; 12                                          ; 9                             ;
; 13                                          ; 5                             ;
; 14                                          ; 15                            ;
; 15                                          ; 2                             ;
; 16                                          ; 5                             ;
; 17                                          ; 1                             ;
; 18                                          ; 2                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.88) ; Number of LABs  (Total = 116) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 13                            ;
; 2                                               ; 2                             ;
; 3                                               ; 1                             ;
; 4                                               ; 15                            ;
; 5                                               ; 9                             ;
; 6                                               ; 13                            ;
; 7                                               ; 10                            ;
; 8                                               ; 14                            ;
; 9                                               ; 11                            ;
; 10                                              ; 11                            ;
; 11                                              ; 9                             ;
; 12                                              ; 4                             ;
; 13                                              ; 2                             ;
; 14                                              ; 1                             ;
; 15                                              ; 0                             ;
; 16                                              ; 0                             ;
; 17                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.81) ; Number of LABs  (Total = 116) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 9                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 1                             ;
; 14                                           ; 0                             ;
; 15                                           ; 2                             ;
; 16                                           ; 1                             ;
; 17                                           ; 5                             ;
; 18                                           ; 3                             ;
; 19                                           ; 10                            ;
; 20                                           ; 15                            ;
; 21                                           ; 24                            ;
; 22                                           ; 35                            ;
+----------------------------------------------+-------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 5.0 Build 148 04/26/2005 SJ Full Version
    Info: Processing started: Tue Nov 24 08:33:22 2009
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off cpu -c cpu
Info: Selected device EP1C6Q240C8 for design "cpu"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices. 
    Info: Device EP1C12Q240C8 is compatible
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Performing register packing on registers with non-logic cell location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources.
Info: Automatically promoted some destinations of signal "clk" to use Global clock in PIN 29
    Info: Destination "mem_unit:inst3|wr~13" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "id_unit:inst2|mem_wr~67" to use Global clock
    Info: Destination "data_bus[15]" may be non-global or may not use global clock
    Info: Destination "data_bus[14]" may be non-global or may not use global clock
    Info: Destination "data_bus[13]" may be non-global or may not use global clock
    Info: Destination "data_bus[12]" may be non-global or may not use global clock
    Info: Destination "data_bus[11]" may be non-global or may not use global clock
    Info: Destination "data_bus[10]" may be non-global or may not use global clock
    Info: Destination "data_bus[9]" may be non-global or may not use global clock
    Info: Destination "data_bus[8]" may be non-global or may not use global clock
    Info: Destination "data_bus[7]" may be non-global or may not use global clock
    Info: Destination "data_bus[6]" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted some destinations of signal "reset" to use Global clock
    Info: Destination "mem_unit:inst3|addr_bus[15]~1957" may be non-global or may not use global clock
    Info: Destination "mem_unit:inst3|addr_bus[14]~1960" may be non-global or may not use global clock
    Info: Destination "mem_unit:inst3|addr_bus[13]~1963" may be non-global or may not use global clock
    Info: Destination "mem_unit:inst3|addr_bus[12]~1966" may be non-global or may not use global clock
    Info: Destination "mem_unit:inst3|addr_bus[11]~1969" may be non-global or may not use global clock
    Info: Destination "mem_unit:inst3|addr_bus[10]~1972" may be non-global or may not use global clock
    Info: Destination "mem_unit:inst3|addr_bus[9]~1975" may be non-global or may not use global clock
    Info: Destination "mem_unit:inst3|addr_bus[8]~1978" may be non-global or may not use global clock
    Info: Destination "mem_unit:inst3|addr_bus[7]~1981" may be non-global or may not use global clock
    Info: Destination "mem_unit:inst3|addr_bus[6]~1984" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Pin "reset" drives global clock, but is not placed in a dedicated clock pin position
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Estimated most critical path is register to register delay of 15.964 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X12_Y7; Fanout = 3; REG Node = 'exe_unit:inst1|reg:inst2|reg_bank[4][8]'
    Info: 2: + IC(2.155 ns) + CELL(0.114 ns) = 2.269 ns; Loc. = LAB_X14_Y12; Fanout = 1; COMB Node = 'exe_unit:inst1|reg:inst2|sr_out[8]~1090'
    Info: 3: + IC(0.853 ns) + CELL(0.590 ns) = 3.712 ns; Loc. = LAB_X15_Y10; Fanout = 1; COMB Node = 'exe_unit:inst1|reg:inst2|sr_out[8]~1091'
    Info: 4: + IC(0.948 ns) + CELL(0.442 ns) = 5.102 ns; Loc. = LAB_X16_Y12; Fanout = 1; COMB Node = 'exe_unit:inst1|reg:inst2|sr_out[8]~1094'
    Info: 5: + IC(0.372 ns) + CELL(0.292 ns) = 5.766 ns; Loc. = LAB_X16_Y12; Fanout = 5; COMB Node = 'exe_unit:inst1|reg:inst2|sr_out[8]~1097'
    Info: 6: + IC(1.499 ns) + CELL(0.292 ns) = 7.557 ns; Loc. = LAB_X11_Y16; Fanout = 3; COMB Node = 'exe_unit:inst1|alu:inst|addsub_b[8]~1240'
    Info: 7: + IC(1.268 ns) + CELL(0.423 ns) = 9.248 ns; Loc. = LAB_X10_Y14; Fanout = 2; COMB Node = 'exe_unit:inst1|alu:inst|lpm_add_sub:ALU_ADDSUB|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~567'
    Info: 8: + IC(0.000 ns) + CELL(0.078 ns) = 9.326 ns; Loc. = LAB_X10_Y14; Fanout = 2; COMB Node = 'exe_unit:inst1|alu:inst|lpm_add_sub:ALU_ADDSUB|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~562'
    Info: 9: + IC(0.000 ns) + CELL(0.078 ns) = 9.404 ns; Loc. = LAB_X10_Y14; Fanout = 2; COMB Node = 'exe_unit:inst1|alu:inst|lpm_add_sub:ALU_ADDSUB|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~557'
    Info: 10: + IC(0.000 ns) + CELL(0.271 ns) = 9.675 ns; Loc. = LAB_X10_Y14; Fanout = 4; COMB Node = 'exe_unit:inst1|alu:inst|lpm_add_sub:ALU_ADDSUB|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~552'
    Info: 11: + IC(0.000 ns) + CELL(0.679 ns) = 10.354 ns; Loc. = LAB_X10_Y14; Fanout = 3; COMB Node = 'exe_unit:inst1|alu:inst|lpm_add_sub:ALU_ADDSUB|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~525'
    Info: 12: + IC(0.074 ns) + CELL(0.590 ns) = 11.018 ns; Loc. = LAB_X10_Y14; Fanout = 2; COMB Node = 'exe_unit:inst1|alu:inst|lpm_add_sub:ALU_ADDSUB|addcore:adder|a_csnbuffer:result_node|cs_buffer[15]~605'
    Info: 13: + IC(0.948 ns) + CELL(0.442 ns) = 12.408 ns; Loc. = LAB_X9_Y16; Fanout = 3; COMB Node = 'exe_unit:inst1|alu:inst|alu_o[15]~2218'
    Info: 14: + IC(0.706 ns) + CELL(0.590 ns) = 13.704 ns; Loc. = LAB_X6_Y16; Fanout = 15; COMB Node = 'exe_unit:inst1|reg:inst2|reg_bank~6703'
    Info: 15: + IC(2.145 ns) + CELL(0.115 ns) = 15.964 ns; Loc. = LAB_X11_Y8; Fanout = 3; REG Node = 'exe_unit:inst1|reg:inst2|reg_bank[7][15]'
    Info: Total cell delay = 4.996 ns ( 31.30 % )
    Info: Total interconnect delay = 10.968 ns ( 68.70 % )
Info: Fitter placement operations ending: elapsed time is 00:00:04
Info: Fitter routing operations beginning
Info: Average interconnect usage is 9% of the available device resources. Peak interconnect usage is 21%.
Info: Fitter routing operations ending: elapsed time is 00:00:05
Info: Fitter performed an Auto Fit compilation. Optimizations were skipped to reduce compilation time.
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: The following groups of pins have the same output enable
    Info: The following pins have the same output enable: id_unit:inst2|mem_wr~67
        Info: Type bidirectional pin data_bus[15] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[14] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[13] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[12] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[11] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[10] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[9] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[8] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[7] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[6] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[5] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[4] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[3] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[2] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[1] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[0] uses the LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Processing ended: Tue Nov 24 08:34:06 2009
    Info: Elapsed time: 00:00:45


