# common
存放一些通用组建

## PipelineConnect

连接两层流水线，在两层流水线之间传递数据

## LinearFeedbackShiftRegister64

生成伪随机数

## LatencyPipe

在数据传输通道中引入延迟（即在输入和输出之间添加一定数量的寄存器/管道）。它的作用是将数据通过若干个 Queue 组件进行缓冲，从而使得信号传输的延迟（Latency）增加到指定的值。

## Hold 
用于实现 数据保持（Hold） 的行为，控制数据在一定条件下是否保持不变，或者在某些操作中保持数据的一致性。

## PipelineVector 

实现了一个双输入、双输出的流水线结构（通过 DecoupledIO 接口连接），采用环形缓冲区（Ring Buffer）来存储和传递数据。

作用：

+ 支持两个输入源和两个输出源。
+ 采用环形缓冲区管理数据存取，避免了传统队列结构中的溢出问题。
+ 支持入队和出队的控制逻辑。
+ 支持刷新操作，能够清空队列状态。

## RegMap

处理简单的寄存器映射，它允许将寄存器与地址绑定，并且可以在写操作时对寄存器的值进行转换（wfn）。它通常用于无掩码（mask）控制的情况。

## MaskedRegMap

加入了写掩码（wmask）和读掩码（rmask）的支持，允许通过掩码来控制对寄存器的读取和写入操作。例如，掩码可以用于控制哪些字节或位是可读/可写的，这在多种硬件中都是常见的功能。

## SRAM 
RAM相关的内容。

### SRAMBuildA

封装了一个用于设置索引的基本结构。它包含一个 setIdx 字段，表示 SRAM 的集群索引。

### SRAMBundleAW

扩展了 SRAMBundleA，用于包含更多的信息（写操作所需的数据信息）。它包含数据字段 data，并且根据 way 数量，可能还包括一个 waymask 字段。

### SRAMBundleR 

用于读取数据时的返回结构。它包含多个数据字段（对应多个路）。它适用于读取多个路的数据。

### SRAMReadBus

定义了 SRAM 的读请求和响应总线。包含一个 req 端口（请求接口）和一个 resp 端口（响应接口）。

### SRAMWriteBus

定义了 SRAM 的写请求总线。包含一个 req 端口用于发送写请求。

### SRAMTemplate

实现了一个基础的 SRAM 模块。该模块支持读写操作并且支持可选的重置和单端口操作。

### SRAMTemplateWithArbiter

扩展 SRAMTemplate，使其支持多个读取端口的操作，并通过仲裁器（Arbiter）来调度多个读取请求。

# bus 
存放实现总线的代码

## memport 

请求 (req)：

    req 是一个 DecoupledIO 信号，表示一个内存请求。DecoupledIO 是一个常见的 Chisel 模块接口，表示解耦通信，其中包含 valid 和 ready 信号，用于流控制。
    MemReq(data_width) 是该请求的数据结构，表示内存访问的请求内容。

响应 (resp)：

    resp 是一个 Flipped 的 DecoupledIO，表示一个内存响应。Flipped 是 Chisel 中的一个操作，它反转了信号的方向（即将响应方向反转为输入）。
    MemResp(data_width) 是该响应的数据结构，表示从内存返回的响应内容。

## SimpleBusCommand

定义了 SimpleBus 协议的命令（请求和响应）编码。

SimpleBusRequestBundle（请求数据包）
SimpleBusResponseBundle（响应数据包）

SimpleBusUncached（无缓存的 SimpleBus 接口，包含了请求和响应的通道）
toAXI4Lite、toAXI4、toMemPort: 分别将 SimpleBusUncached  转换为不同类型的接口，如 AXI4 Lite、AXI4 和内存端口接口。

SimpleBusCached带缓存的SimpleBus 接口。

## CrossBar部分

交叉总线开关，用于在多个总线主设备（SimpleBusUC）和多个总线从设备之间进行数据传输。

# core部分
整个项目的核心内容。

取指、译码（、发射）、执行、写回的执行位置。

## ALU 
基本算术运算指令

## CSR 
CSR指令的内容以及系统调用

## MDU 
乘法器除法器

## MOU 
fenci相关指令

# BPU 
BTB (Branch Target Buffer)：存储分支指令的目标地址和相关信息，以加速分支预测。
PHT (Pattern History Table)：记录分支的历史行为，用于判断分支是否跳转。
RAS (Return Address Stack)：用于存储函数调用的返回地址，处理函数调用和返回。

# 指令

## 基础指令
### 整数运算指令
ADDI,SLTI,SLTIU,ANDI,ORI,XORI,SLLI,SRLI,SRAI 指令
### LUI,AUIPC指令
lui 指令将 20 位立即数的值左移 12 位(低 12 位补 0)成为一个 32 位数,将此数写回寄存器 rd 中。

auipc 指令将 20 位立即数的值左移 12 位(低 12 位补 0)成为一个 32 位数,将此数与该指令的 PC 值相加,将加法结果写回寄存器 rd 中。

### 分支跳转指令
```asm 
jal rd,label
jalr rd,rs1,imm 
```
JAL,JALR 指令

BEQ,BNE,BLT,BLTU,BGE,BGEU 指令
### 整数LOAD,STORE指令

LW,LH,LHU,LB,LBU,SW,SH,SB 指令

### CSR指令 
CSRRW,CSRRS,CSRRC,CSRRWI,CSRRSI,CSRRCI 指令
### 存储器屏障(FENCE)指令

RISC-V 架构在不同 Hart 之间使用的是松散一致性模型,也介绍了松散一致性模型需要使用存储器屏障(Memory Fence)指令。

fence 指令用于屏障“数据”存储器访问的执行顺序,在程序中如果添加了一条 fence指令,则该 fence 指令能够保证“在 fence 之前所有指令进行的数据访存结果”必须比“在fence 之后所有指令进行的数据访存结果”先被观测到。通俗地讲,fence 指令就像一堵屏障一样,在 fence 指令之前的所有数据存储器访问指令,必须比该 fence 指令之后的所有数据存储器访问指令先执行。

### 特殊指令 ECALL、EBREAK、MRET、WFI

ecall 指令用于生成环境调用(Environment-Call)异常。当产生异常时,mepc 寄存器将会被更新为 ecall 指令本身的 PC 值。请参见第 13 章了解更多中断与和异常信息。

ebreak 指令用于生成断点(Breakpoint)异常。当产生异常时,mepc 寄存器将会被更新为 ebreak 指令本身的 PC 值。请参见第 13 章了解更多中断与和异常信息。

RISC-V 架构定义了一组专门用于退出异常的指令,称之为异常返回指令(Trap-ReturnInstructions),包括 mret、sret 和 uret,其中 mret 指令是必备的,而 sret 和 uret 指令仅在支持监督模式和用户模式的处理器中使用。

WFI 指令,全称为等待中断(Wait For Interrupt),是 RISC-V 架构定义的专门用于休眠的指令。

## 乘除法指令集

### 整数乘法指令集

MUL,MULH,MULHU,MULHSU 指令

### 整数乘法指令集
DIV,DIVU,REM,REMU 指令


