# RISC-V-CPU
該專案基於計算機組織課程，以及 UC Berkeley CS 61C Summer 2025，設計一個32-bit Pipelined RISC-V CPU 支援 RV32I 和 RV32M 指令集，並且包含Forwarding, Hazard, Flush Detection, Dynamic Branch Prediction和兩個L1 Cache。
  
## Repository Structure :
```
RISCV-CPU /
├── Five-Stage-Pipelined-RISC-V-CPU  # No Cache  
│   ├── RTL
│   └── Testbench
│   └── DEF         
```

## 32-bit RISC-V CPU Framework :   
<img width="500" height="400" alt="RISCV_ALL drawio (3)" src="https://github.com/user-attachments/assets/3f7c01e0-0a03-4622-90f1-992623e3e7a1" />   


