<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üßõüèæ üî£ üë∂üèΩ Implementierung eines einfachen tern√§ren Systems üêµ üîö ‚òéÔ∏è</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Dreiwertige Logik 


 Liste der Erfolge 


- Grundlegende tern√§re Logikgatter: T_NOT, T_OR, T_AND, T_NAND, T_NOR, T_XOR und mehr 
- Synthese, Minimier...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Implementierung eines einfachen tern√§ren Systems</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/431726/"><h1 id="three-valued-logic">  Dreiwertige Logik </h1><br><p>  <strong>Liste der Erfolge</strong> </p><br><ul><li>  Grundlegende tern√§re Logikgatter: T_NOT, T_OR, T_AND, T_NAND, T_NOR, T_XOR und mehr </li><li>  Synthese, Minimierung und Realisierung f√ºr tern√§re Funktionen </li><li>  Tern√§rer Halbaddierer, Tern√§rer Volladdierer, Tern√§rer Ripple-Carry-Addierer </li><li>  Tern√§rer Vollsubtrahierer, Komparator, Multiplikator, Multiplexer / Demultiplexer </li><li>  Tern√§re Flip Flap Flops und Latches </li><li>  Eine primitive tern√§re arithmetische und logische Einheit (ALU) </li></ul><br><p>  <strong>Konventionen und verwendete Technologien</strong> </p><br><ul><li>  Bei der Implementierung wurde Unbalanced Ternary (0, 1, 2) verwendet </li><li>  1 Trit wird durch 2 Bits ausgedr√ºckt: 0 ~ 00, 1 ~ 01, 2 ~ 10 (11 ist undefiniert) </li><li>  ModelSim, Quartus Prime, Logisim </li></ul><br><h2 id="introduction">  Einf√ºhrung </h2><br><p>  Als Studienanf√§nger der Innopolis University hatten wir die M√∂glichkeit, Projekte w√§hrend unseres Computerarchitekturkurses zu realisieren.  Unsere Gruppe war besonders an dem tern√§ren System und seiner Funktionsweise interessiert, daher beschlossen wir, ein einfaches tern√§res System mit grundlegenden Komponenten (Gates) zu implementieren. </p><br><p>  In der Logik ist eine <em>dreiwertige</em> Logik (auch trin√§re Logik, dreiwertig, tern√§r) eines von mehreren vielwertigen Logiksystemen, in denen es drei Wahrheitswerte gibt, die wahr, falsch und einen unbestimmten dritten Wert anzeigen. </p><br><p>  Die tern√§re Logik ist <strong>MVL</strong> -konform (Multi-Valued Logic).  Es werden jedoch nur drei logische Zust√§nde verwendet, ' <strong>0</strong> ', ' <strong>1</strong> ' und ' <strong>2</strong> '.  Der optimale Radix ( <strong><em>r</em></strong> ) einer Bruchzahl ist der nat√ºrliche Logarithmus ( <strong><em>e</em></strong> ).  Die tern√§re Logik verwendet die Zahlendarstellung mit <em>r = 3</em> im Vergleich zur bin√§ren Logik, die <em>r = 2 verwendet</em> . Daher ist die Basis 3 der wirtschaftlichste ganzzahlige Radix, der dem nat√ºrlichen Logarithmus <em>e</em> am n√§chsten kommt. Diese spezielle Eigenschaft der Basis 3 inspirierte den fr√ºhen Computer Designer, um einen tern√§ren Computer zu bauen. </p><a name="habracut"></a><br><p>  Der erste funktionierende tern√§re Computer wurde 1958 in Russland an der Moskauer Staatsuniversit√§t gebaut. Der Computer wurde von Nikolay Brusentsov und seinen Kollegen entworfen.  Sie nannten es <em>Setun</em> , wie der Fluss, der in der N√§he des Universit√§tscampus flie√üt. </p><br><h1 id="ternary-logic">  Tern√§re Logik </h1><br><p>  Eine tern√§re Logikfunktion ist eine Abbildung <em>F: {0,1,2} <sup>n</sup> -&gt; {0,1,2}</em> .  Wir werden die Vor- und Nachteile der tern√§ren Logik gegen√ºber der bin√§ren Logik diskutieren. </p><br><p>  Wenn die Boolesche Logik 2 <sup>2</sup> = 4 un√§re Operatoren hat, f√ºhrt das Hinzuf√ºgen eines dritten Werts in der tern√§ren Logik zu insgesamt 3 <sup>3</sup> = 27 verschiedenen Operatoren f√ºr einen einzelnen Eingabewert.  Wenn die Boolesche Logik 2 <sup>2 <sup>2</sup></sup> = 16 verschiedene bin√§re Operatoren (Operatoren mit 2 Eing√§ngen) hat, hat die tern√§re Logik 3 <sup>3 <sup>2</sup></sup> = 19.683 solcher Operatoren.  Wenn wir leicht einen signifikanten Bruchteil der Booleschen Operatoren benennen k√∂nnen (nicht und, oder, und, noch, ausschlie√ülich oder, √Ñquivalenz, Implikation), ist es unvern√ºnftig zu versuchen, alle bis auf einen kleinen Bruchteil der m√∂glichen tern√§ren Operatoren zu benennen. </p><br><p>  <strong>Vorteile der tern√§ren Logik</strong> </p><br><p>  Eine tern√§re Logikdarstellung erm√∂glicht eine kompaktere und effizientere Informationscodierung als die entsprechende bin√§re Logikdarstellung.  Das angegebene Argument lautet wie folgt: Wenn wir annehmen, dass eine digitale Schaltung N m√∂gliche Eingangskombinationen hat, ben√∂tigt eine bin√§re Schaltung log <sub>2</sub> N Eingangsleitungen und eine tern√§re Schaltung log <sub>3</sub> N Eingangsleitungen. </p><br><p><img src="https://habrastorage.org/webt/an/ez/gi/anezgi7mjoqvtub8ut_cknthlm0.png" width="350"><img src="https://habrastorage.org/webt/bm/pf/jo/bmpfjooawomcvxcdibsho4y88hu.png" width="68"><img src="https://habrastorage.org/webt/oj/cy/i2/ojcyi2sbamb19kvqe3byu7emwgm.png" width="68"><img src="https://habrastorage.org/webt/cr/jq/gw/crjqgwm9uc3l_2ka2ysgolq2_am.png" width="80"></p><br><p>  Daher sollte eine tern√§r codierte Implementierung einer gegebenen bin√§ren Logikfunktion das 0,63-fache der Eingabezeilen erfordern als die entsprechende bin√§re Implementierung. </p><br><p>  <strong>Nachteile der tern√§ren Logik</strong> </p><br><p>  Obwohl tern√§re Logikschaltungen weniger Eingangsleitungen als die entsprechenden bin√§ren Logikschaltungen erfordern sollten, sind tern√§re Logikschaltungen derzeit keine praktische Wahl.  Die Gr√ºnde sind </p><br><ol><li>  Die Technologie zur Implementierung tern√§rer Hardware befindet sich noch in den Bereichen Theorie, Simulation und Labortest </li><li>  Die Darstellung von drei tern√§ren Logikpegeln (0, 1 und 2) unter Verwendung der Spannungspegel der vorhandenen Technologie ist noch nicht effektiv definiert </li><li>  Es wird kein Rechenmodell und keine Programmiersprache entwickelt.  Die Simulation der Ergebnisse der Implementierung tern√§rer Schaltkreise unter Verwendung von komplement√§ren Metalloxidhalbleitern (CMOS), Resonanztunneldioden (RTD) und Kohlenstoff-Nanor√∂hrentechnologien zeigt jedoch, dass tern√§re Logik eine Wahl f√ºr zuk√ºnftige Berechnungen sein kann. </li></ol><br><h3 id="various-possible-representations-for-the-ternary-system">  Verschiedene m√∂gliche Darstellungen f√ºr das tern√§re System </h3><br><ul><li>  Tern√§res Zahlensystem (Unausgeglichenes <em>tern√§res)</em> , jede Ziffer ist ein Trit (trin√§re Ziffer) mit einem Wert von: 0, 1 oder 2 </li><li>  <em>Ausgeglichen tern√§r</em> , jede Ziffer hat einen von 3 Werten: -1, 0 oder +1;  Diese Werte k√∂nnen auch auf -, 0, + vereinfacht werden (am h√§ufigsten verwendet). </li><li>  <em>Redundante bin√§re Darstellung</em> , jede Ziffer kann einen Wert von -1, 0, 0/1 haben (der Wert 0/1 hat zwei verschiedene Darstellungen) </li><li>  <em>Schr√§g-Bin√§rzahlensystem</em> , nur die h√∂chstwertige Ziffer ungleich Null hat einen Wert 2, und die verbleibenden Ziffern haben einen Wert von 0 oder 1 </li></ul><br><p>  <strong>Mehr zum ausgeglichenen tern√§ren Nummerierungssystem</strong> </p><br><p>  Heutzutage ist fast die gesamte Hardware f√ºr das bin√§re Rechnen ausgelegt.  Wenn wir eine stabile elektronische Komponente mit drei stabilen Zust√§nden h√§tten, h√§tte sich die Welt vielleicht dem tern√§ren Rechnen zugewandt.  Dies ist jedoch heute nicht die Wahrheit.  Die ausgeglichene tern√§re Radixnotation hat einige vorteilhafte Eigenschaften: </p><br><ol><li>  Die tern√§re Inversion ist einfach, tauschen Sie einfach -1 gegen 1 aus und umgekehrt.  Wenn wir ein Beispiel verwenden, wird 24 als 1T0 und -24 als T10 in ausgeglichener tern√§rer Notation dargestellt (T ist einfach eine Notation f√ºr -1).  Dies ist einfacher als die Regel f√ºr das Zweierkomplement in der bin√§ren Logik. </li><li>  Das Vorzeichen einer Zahl wird durch das bedeutendste "Trit" ungleich Null angegeben. </li><li>  Der Vorgang des Rundens auf die n√§chste ganze Zahl ist identisch mit dem Abschneiden. </li><li>  Addition und Subtraktion sind im Wesentlichen dieselbe Operation (dh Sie addieren lediglich die Ziffern nach den Regeln f√ºr die Addition von Ziffern). </li></ol><br><p>  Beispiele: <br>  21 <sub>10</sub> = 1T10 <sub>3</sub> ;  296 <sub>10</sub> = 11T00T <sub>3</sub> ; <br>  -24 <sub>10</sub> = T10 <sub>3</sub> ;  -137 <sub>10</sub> = T110T1 <sub>3</sub> </p><br><h1 id="ternary-arithmetics">  Tern√§re Arithmetik </h1><br><p>  Tern√§re Arithmetik kann eine kompaktere Notation bieten als bin√§re Arithmetik und w√§re eine naheliegende Wahl gewesen, wenn die Hardwarehersteller einen tern√§ren Schalter gefunden h√§tten. </p><br><h2 id="balanced-ternary-addition-and-multiplication">  Ausgewogene tern√§re Addition und Multiplikation </h2><br><p><img src="https://habrastorage.org/webt/-h/pd/sv/-hpdsvbvtkll5wyqdncputn77d8.jpeg" width="240"><img src="https://habrastorage.org/webt/je/hw/6h/jehw6hq7g7mvdquoiknjhk1ouqa.jpeg" width="250"></p><br><p>  Beispiele: <br><img src="https://habrastorage.org/webt/km/yf/6i/kmyf6iaam07brnlj5tbudbzdero.jpeg" width="230"><img src="https://habrastorage.org/webt/5b/fp/30/5bfp30zoys2d46y_nutw2sznynk.jpeg" width="210"></p><br><h1 id="ternary-combinational-circuits-ternary-gates">  Tern√§re Kombinationsschaltungen (Tern√§re Tore) </h1><br><p>  Eine Kombinationsschaltung besteht aus Eingangsvariablen, tern√§ren Logikgattern und Ausgangsvariablen.  Der Ausgang der Schaltung h√§ngt nur vom aktuellen Eingang ab.  Logikgatter akzeptieren Signale von den Eingangsvariablen und erzeugen Ausgangssignale.  Dieser Prozess transformiert tern√§re Informationen aus <br>  die angegebenen Eingabedaten zu den erforderlichen tern√§ren Ausgabedaten. </p><br><p>  Wie oben erw√§hnt, k√∂nnen wir leicht einen signifikanten Bruchteil der Booleschen Operatoren benennen (nicht und oder, und, noch, ausschlie√ülich oder, √Ñquivalenz, Implikation), es ist jedoch unvern√ºnftig zu versuchen, alle bis auf einen kleinen Bruchteil der m√∂glichen zu benennen tern√§re Operatoren.  Wir werden die folgenden tern√§ren Schaltkreise betrachten: </p><br><p>  <em>Und (Min)</em> : Es ist nat√ºrlich, den Booleschen Wert und die Funktion auf eine tern√§re Funktion zu erweitern, indem erkl√§rt wird, dass das Ergebnis nur dann wahr ist, wenn beide Eingaben wahr sind, falsch, wenn eine Eingabe falsch ist, und ansonsten unbekannt. </p><br><div class="spoiler">  <b class="spoiler_title">Und Schaltung / Wahrheitstabelle</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/k6/kl/n_/k6kln_sefeoshlbmsizcbrfwu4u.jpeg" width="400"><img src="https://habrastorage.org/webt/n9/cs/ts/n9cstsdmrwqf73lpgxf5b16govc.png" width="200"></p></div></div><br><p>  <em>Oder (Max)</em> : Es ist auch nat√ºrlich, den Booleschen Wert oder die Funktion auf tern√§r zu erweitern, indem erkl√§rt wird, dass das Ergebnis wahr ist, wenn eine Eingabe wahr ist, falsch nur, wenn beide Eingaben falsch sind, und ansonsten unbekannt. </p><br><div class="spoiler">  <b class="spoiler_title">Oder Schaltung / Wahrheitstabelle</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/sj/yq/pr/sjyqprtdxabqzygeggarwuo4zay.jpeg" width="400"><img src="https://habrastorage.org/webt/6_/tm/qt/6_tmqt1pqnrcv5frgi2igulrlkm.png" width="200"></p></div></div><br><p>  <em>Konsens</em> : In der Booleschen Logik ist die Umkehrung von exklusiv oder wahr, wenn die beiden Eingaben gleich sind, und falsch, wenn sie unterschiedlich sind.  Es gibt mehrere nat√ºrliche Erweiterungen dieser Idee f√ºr die tern√§re Logik.  Eine davon ist der logische Konsens einer Reihe von Variablen, der wahr ist, wenn alle wahr sind, falsch, wenn alle falsch sind und ansonsten unbekannt </p><br><div class="spoiler">  <b class="spoiler_title">Konsensschaltung / Wahrheitstabelle</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/ab/sa/kg/absakgzsohkirdhmslwdvqij08o.jpeg" width="400"><img src="https://habrastorage.org/webt/y_/nj/ig/y_njigvrvorsuiivknbgho_vh0o.png" width="200"></p></div></div><br><p>  <em>Beliebig</em> : Wenn der Konsens erfordert, dass beide Eingaben √ºbereinstimmen, bevor etwas anderes als unbekannt behauptet wird, erkl√§rt der Operator "Alles akzeptieren" nur dann eine unbekannte Schlussfolgerung, wenn beide Eingaben unbekannt sind oder aktiv nicht √ºbereinstimmen.  Andernfalls springt es zu einer Schlussfolgerung aus einer nicht unbekannten Eingabe, die ihm zur Verf√ºgung steht. </p><br><div class="spoiler">  <b class="spoiler_title">Beliebige Schaltung / Wahrheitstabelle</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/ls/v6/7f/lsv67fd3h8jdn80esxj7qg7lwhm.jpeg" width="400"><img src="https://habrastorage.org/webt/82/kc/ss/82kcssyfihrdkay-eiwf5bqtpdk.png" width="200"></p></div></div><br><p>  <em>Inkrementieren und Dekrementieren</em> : In der Booleschen Logik kann der Wechselrichter als Inkrementieren oder Dekrementieren seines Arguments Modulo 2 angesehen werden. Interne Logik, die Modulo 3-Inkrementierungs- und Dekrementierungsfunktionen unterscheiden sich stark von der Inversion. </p><br><div class="spoiler">  <b class="spoiler_title">Inkrement- und Dekrementschaltung</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/za/h2/an/zah2an0rcm7e-kbxdtpyhfwtnls.jpeg" width="300"><img src="https://habrastorage.org/webt/xa/la/99/xala99-ou8gwzaentnen23ktsag.jpeg" width="300"></p></div></div><br><h2 id="synthesis-minimization-and-realization-for-ternary-functions">  Synthese, Minimierung und Realisierung f√ºr tern√§re Funktionen </h2><br><p>  Beziehungen, die im tern√§ren Logiksystem miteinander zusammenh√§ngen </p><br><p><img src="https://habrastorage.org/webt/bi/ps/hv/bipshv8jztb6v7s-enuhbt2thhe.png" width="200"><img src="https://habrastorage.org/webt/qz/eh/1p/qzeh1puaizftiy7izk049diii58.png" width="270"><img src="https://habrastorage.org/webt/ba/-z/nd/ba-znddyvfjkbrg2ai_62qosmz4.png" width="300"><img src="https://habrastorage.org/webt/nc/_y/wc/nc_ywcalio72izsdrk1bdqwq8fq.png" width="200"><img src="https://habrastorage.org/webt/gz/ne/i3/gznei3-ti5lvckg3pepv3aaklo0.png" width="160"></p><br><p>  Eine tern√§re Logikfunktion kann als Max-Min-Ausdruck dargestellt werden.  Tern√§re Max-Min-Ausdr√ºcke sind wie folgt definiert: <br>  <em>Variable</em> : Jedes Symbol, das einen Wert aus der Menge T ‚àà {0,1,2} annimmt, ist eine tern√§re Variable. <br>  <em>Literal</em> : Literale sind transformierte Formen einer Variablen.  Sie werden verwendet, um Max-Min-Ausdr√ºcke zu bilden. </p><br><p>  In der Literatur werden √ºblicherweise zwei Arten von Literalen verwendet: 1-reduzierte Post-Literale und 2-reduzierte Post-Literale.  Ein 1-reduziertes Post-Literal einer Variablen x wird als x <sub>i dargestellt</sub> , wobei i ‚àà {0,1,2} ist.  Wenn x = i, dann ist x <sub>i</sub> = 1, andernfalls ist x <sub>i</sub> = 0. Die 1-reduzierten Post-Literale einer Variablen sind unten gezeigt. </p><br><p>  Ein 2-reduziertes Post-Literal einer Variablen x wird als x <sub>i dargestellt</sub> , wobei i ‚àà {0,1,2} ist.  Wenn x = i, dann ist x <sub>i</sub> = 2, andernfalls ist x <sub>i</sub> = 0. Die 2-reduzierten Post-Literale einer Variablen sind unten gezeigt.  In diesem Beispiel werden verschiedene S√§tze von Literalen verwendet, um Max-Min-Ausdr√ºcke zu bilden, wie zuvor erl√§utert. </p><br><p><img src="https://habrastorage.org/webt/g-/el/8h/g-el8hdxodjaxlkpi2epjh2phqs.png" width="250"><img src="https://habrastorage.org/webt/aw/pb/nx/awpbnxod11cict52_8xtkrwjs8m.png" width="240"><img src="https://habrastorage.org/webt/zc/uy/gt/zcuygt1t0x_6b0gkrkr0qmzui60.png" width="130"></p><br><p>  <strong>Minterm</strong> : Wenn Literale von Variablen einer Funktion mit der Min-Operation kombiniert werden, wird der Begriff als Minterm bezeichnet.  Zum Beispiel sind f√ºr eine tern√§re Logikfunktion mit drei Variablen F (x, y, z) xyz und xz zwei Beispiele f√ºr Zwischenzeiten. </p><br><p>  <strong>Max-Min-Ausdruck</strong> : Wenn zwei oder mehr Intervalle mit Max-Operationen kombiniert werden, wird der Ausdruck als Max-Min-Ausdruck (Max-Min) bezeichnet.  Beispielsweise ist f√ºr eine tern√§re Logikfunktion mit 3 Variablen F (x, y, z) = xy + yz + xyz ein Beispiel f√ºr einen Max-Min-Ausdruck. </p><br><p>  Jede Funktion F (x, y, z) kann immer als dargestellt werden </p><br><img src="https://habrastorage.org/webt/k6/ym/oe/k6ymoexzhobo2u2jka3wsvzfcse.png" width="230"><br><p><br>  Drei grundlegende Methoden zur Minimierung tern√§rer Funktionen sind: </p><br><ol><li>  Manipulation des Algebraausdrucks wie in der Booleschen Algebra. </li><li>  Die tabellarische Methode. </li><li>  Tern√§re K. Kartenmethode. <br>  F√ºr die Implementierung von tern√§ren Schaltkreisen ist es erforderlich, tern√§re Variablen in un√§re Variablen umzuwandeln (unter Verwendung der Tabelle 2-Reduced Post Literals). </li></ol><br><h1 id="ternary-half-adder">  Tern√§rer Halbaddierer </h1><br><p>  Eine Schaltung f√ºr die Addition von zwei 1-Trit-Zahlen wird als Halbaddierer bezeichnet.  Die Schaltung ber√ºcksichtigt keinen √úbertrag, der in der vorherigen Addition erzeugt wurde.  Der Additionsprozess im tern√§ren Logiksystem ist unten gezeigt.  Hier sind A und B zwei Eing√§nge und Summe (S) und √úbertrag (CARRY) <br>  sind zwei Ausg√§nge. </p><br><img src="https://habrastorage.org/webt/1r/0i/9h/1r0i9hfkpbig_jstbggckqg3opg.png" width="400"><br><p><br>  <strong>Analyse</strong> </p><br><p>  Eine Karnaugh-Karte (K-Karte) wird verwendet, um die Summe darzustellen und die Ausgabe zu √ºbertragen.  K-Maps sind n√ºtzlich zur Minimierung und Optimierung von Logikschaltungen.  Hier wird eine K-Map mit 2 Eing√§ngen verwendet.  Da keine Gruppierung von 2 und 1 m√∂glich ist, ist die Ausgangsgleichung wie folgt. </p><br><p><img src="https://habrastorage.org/webt/x9/yn/7s/x9yn7szwuqyscpokre3_s1lmxyo.png" width="300"><img src="https://habrastorage.org/webt/cv/yu/74/cvyu74b0_9pmwtv3zuwk-pnr1fq.png" width="300"></p><br><p>  <strong>Implementierung</strong> </p><br><div class="spoiler">  <b class="spoiler_title">Tern√§re Halbaddiererschaltung / Verilog</b> <div class="spoiler_text"><pre><code class="plaintext hljs">module half_adder ( input [1:0] A, [1:0] B, output [1:0] sum, [1:0] carry ); wire [1:0] temp = 2'b01; wire [1:0] a0, a1, a2, b0, b1, b2; wire [1:0] i0, i1, i2, i3, i4, i5; wire [1:0] o0, o1, o2, o3, o4; wire [1:0] c0, c1, c2, c3; mask msk_1(A, a0, a1, a2); mask msk_2(B, b0, b1, b2); andgate and_1(a2,b0,i0); andgate and_2(a1,b1,i1); andgate and_3(a0,b2,i2); // partial products orgate or_1(i0, i1, o0); orgate or_2(o0, i2, o1); // f1 andgate and_4(a1,b0,i3); andgate and_5(a0,b1,i4); andgate and_6(a2,b2,i5); // partial products orgate or_3(i3, i4, o2); orgate or_4(o2, i5, o3); // f2 andgate and_7(o3,temp,o4); // 1.f2 andgate andc_0(a2,b1,c0); andgate andc_1(a1,b2,c1); orgate orc_0(c0,c1,c2); orgate orc_1(c2,i5,c3); andgate andc_2(c3,temp,carry); // carry orgate or_5(o1, o4, sum); // sum endmodule</code> </pre> </div></div><br><h1 id="ternary-full-adder">  Tern√§rer Volladdierer </h1><br><p>  Wie bei Halbaddierern kann eine Stufe eines tern√§ren Volladdierers durch eine numerische Tabelle beschrieben werden, die die Summe <em>SUMME angibt</em> und <em>CARRY</em> als Funktion der drei Eing√§nge <em>A, B</em> zusammen mit dem √úbertrag in <em>C</em> <em>ausf√ºhrt</em> : </p><br><img src="https://habrastorage.org/webt/tb/re/7u/tbre7ug6vxqbc6jkd0syxh1izog.png" width="400"><br><p><br></p><br><p>  <strong>Analyse</strong> </p><br><p>  Eine Karnaugh-Karte (K-Karte) wird verwendet, um die Summe darzustellen und die Ausgabe zu √ºbertragen.  K-Maps sind n√ºtzlich zur Minimierung und Optimierung von Logikschaltungen.  Hier wird eine K-Map mit 3 Eing√§ngen verwendet. </p><br><p><img src="https://habrastorage.org/webt/vg/ix/sz/vgixszs7s3zmvtwvqqxm0zstc8y.png" width="350"><img src="https://habrastorage.org/webt/tz/cc/xo/tzccxoy0vcguqtpvtqih9v9r6ie.png" width="300"></p><br><p><img src="https://habrastorage.org/webt/gy/rw/qh/gyrwqhm-qvv8iuscx8mlndyw1qc.png" width="350"><img src="https://habrastorage.org/webt/7d/fk/rf/7dfkrfolvkwzigvgxglbc2t2vty.png" width="300"></p><br><p>  <strong>Implementierung</strong> </p><br><div class="spoiler">  <b class="spoiler_title">Tern√§re Volladdiererschaltung / Verilog</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module ternary_full_adder ( input [1:0] A, [1:0] B, [1:0] c_in, output [1:0] sum, [1:0] c_out ); wire [1:0] temp1 = 2'b01; wire [1:0] temp2 = 2'b00; wire [1:0] a0, a1, a2, b0, b1, b2, a20; wire [1:0] i0, i1, i2, i3, i4; wire [1:0] i5, i6, i7, i8, i9, i10, i11, i12, i13, i14, i15, i16, i17; wire [1:0] o0, o1, o2, o3, o4, o5, o6, o7, o8, o9; wire [1:0] c0, c1, c2; wire [1:0] h0, h1, h2, h3, h4, h5, h6, h7; wire [1:0] t0, t1, t2, t3, t4, t5, t6, t7, t8, t9, t10, t11, t12, t13, t14, t15, t16; wire [1:0] g0, g1, g2, g3, g4, g5, g6, g7, g8, g9, g10, g11, g12, g13, g14, g15; mask mk_1(A, a0, a1, a2); mask mk_2(B, b0, b1, b2); mask mk_3(c_in, c0, c1, c2); andgate3 and3_1(a2,b0,c0, i0); andgate3 and3_2(a1,b0,c1, i1); andgate3 and3_3(a0,b0,c2, i2); andgate3 and3_4(a1,b1,c0, i3); andgate3 and3_5(a0,b1,c1, i4); andgate3 and3_6(a2,b1,c2, i5); andgate3 and3_7(a0,b2,c0, i6); andgate3 and3_8(a2,b2,c1, i7); andgate3 and3_9(a1,b2,c2, i8); andgate3 and3_10(a1,b0,c0, i9); andgate3 and3_11(a0,b0,c1, i10); orgate or__(a2, a0, a20); andgate3 and3_12(a20,b0,c2, i11); // note a20 andgate3 and3_13(a0,b1,c0, i12); andgate3 and3_14(a2,b1,c1, i13); andgate3 and3_15(a1,B,c2, i14); andgate3 and3_16(a2,b2,c0, i15); andgate3 and3_17(a1,b2,c1, i16); andgate3 and3_18(temp2,b2,c2, i17); orgate or_1(i9, i10, o0); orgate or_2(o0, i11, o1); orgate or_3(o1, i12, o2); orgate or_4(o2, i13, o3); orgate or_5(o3, i14, o4); orgate or_6(o4, i15, o5); orgate or_7(o5, i16, o6); orgate or_8(o6, i17, o7); andgate and_1(o7, temp1, o8); // 1.f2 orgate or_9(i0, i1, h0); orgate or_10(h0, i2, h1); orgate or_11(h1, i3, h2); orgate or_12(h2, i4, h3); orgate or_13(h3, i5, h4); orgate or_14(h4, i6, h5); orgate or_15(h5, i7, h6); orgate or_16(h6, i8, h7); orgate or_17_(h7, o8, sum); // sum // carry andgate3 and3_19(a2,b2,c2, t0); // f1 andgate3 and3_20(a0,b1,c2, t1); andgate3 and3_21(a0,b2,c2, t2); andgate3 and3_22(a0,b2,c1, t3); andgate3 and3_23(a1,b2,c0, t4); andgate3 and3_24(a2,b2,c0, t5); andgate3 and3_25(a1,b1,c1, t6); andgate3 and3_26(a1,b2,c1, t7); andgate3 and3_27(a1,b0,c2, t8); andgate3 and3_28(a1,b1,c2, t9); andgate3 and3_29(a1,b2,c2, t10); andgate3 and3_25_(a2,b0,c2, t11); andgate3 and3_26_(a2,b1,c2, t12); andgate3 and3_27_(a2,b0,c1, t13); andgate3 and3_28_(a2,b1,c1, t14); andgate3 and3_29_(a2,b2,c1, t15); andgate3 and3_9_(a2,b1,c0, t16); orgate or_17(t1, t2, g0); orgate or_18(g0, t3, g1); orgate or_19(g1, t4, g2); orgate or_20(g2, t5, g3); orgate or_21(g3, t6, g4); orgate or_22(g4, t7, g5); orgate or_23(g5, t8, g6); orgate or_24(g6, t9, g7); orgate or_25(g7, t10, g8); orgate or_21_(g8, t11, g9); orgate or_22_(g9, t12, g10); orgate or_23_(g10, t13, g11); orgate or_24_(g11, t14, g12); orgate or_25_(g12, t15, g13); orgate or_5_(g13, t16, g14); //f2 andgate and_2(g14, temp1, g15); // 1.f2 orgate or_26(g15, t0, c_out); // carry endmodule</code> </pre> </div></div><br><h1 id="ternary-full-subtractor">  Tern√§rer Vollsubtrahierer </h1><br><p>  Der tern√§re Vollsubtrahierer ist eine Schaltung, die zwei Eing√§nge und das vorherige Ausleihen subtrahiert.  Die Wahrheitstabelle f√ºr den Subtrahierer ist unten gezeigt </p><br><img src="https://habrastorage.org/webt/rs/em/yj/rsemyjk_c08-9regakdq8zfl8ve.png" width="350"><br><div class="spoiler">  <b class="spoiler_title">Analyse und Implementierung des tern√§ren Vollsubtrahierers</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/q6/ft/a4/q6fta4jdumlp-a1rkn8ztcd-nok.png" width="300"><img src="https://habrastorage.org/webt/lx/dc/p4/lxdcp4h6fwhybpjqh-piev_szl4.png" width="300"></p><br><img src="https://habrastorage.org/webt/fn/-e/uq/fn-euquomq2xo5p48w9rdckyoxm.png" width="500"><br><img src="https://habrastorage.org/webt/nu/53/te/nu53tesyiintihz2pr3l1cioeng.png" width="500"><br><div class="spoiler">  <b class="spoiler_title">Code</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module full_subtractor( input [1:0] P, Q, b_in, output [1:0] diff, b_out ); wire [1:0] temp1 = 2'b01; wire [1:0] temp2 = 2'b10; wire [1:0] a0, a1, a2, b0, b1, b2; wire [1:0] i0, i1, i2, i3, i4, i5, i6, i7, i8, i9, i10, i11, i12, i13, i14, i15, i16, i17; wire [1:0] c0, c1, c2, c3; wire [1:0] h0, h1, h2, h3, h4, h5, h6, h7, h8, h9, h10, h11; wire [1:0] t0, t1, t2, t3, t4, t5, t6, t7, t8, t9; wire [1:0] p0, p1, p2; wire [1:0] q0, q1, q2; mask mk_1(P, p0, p1, p2); mask mk_2(Q, q0, q1, q2); mask mk_3(b_in, b0, b1, b2); andgate and_0(p0, q1, i0); andgate3 and3_0(p2, p1, q2, i1); orgate or_0(i0, i1, i2); andgate and_1(b0, i2, i3); // first expression andgate and_2(p0, q0, i4); andgate and_3(p1, q1, i5); andgate and_4(p2, q2, i6); orgate or_1(i4, i5, i7); orgate or_2(i7, i6, i8); andgate and_5(i8, b1, i9); // second expression andgate and_6(p1, q0, i10); andgate and_7(p0, q2, i11); andgate and_8(p2, q1, i12); orgate or_3(i10, i11, i13); orgate or_4(i13, i12, i14); andgate and_9(i14, b2, i15); // third expression orgate or_5(i3, i9, i16); orgate or_6(i16, i15, c0); //f1 orgate or_7(i10, i12, t0); orgate or_8(t0, i11, t1); andgate and_10(t1, b0, t2); // 1 expression andgate and_11(p1, q2, i17); orgate or_9(i4, i17, t3); andgate and_12(t3, b1, t4); // 1- expression orgate or_10(i4, i5, t5); orgate or_11(t5, i6, t6); andgate and_12_(t6, b2, t7); // 1-- expression orgate or_12(t2, t4, t8); orgate or_13(t8, t7, t9); andgate and_13(t9, temp1, c1); orgate or_14(c0, c1, diff); // difference orgate or_15(q1, q2, h0); andgate and_14(h0, temp2, h1); andgate and_15(h1, b2, h3); // 1 b orgate or_16(i0, i11, h4); andgate and_16(h4, temp2, h5); // 1- b andgate and_17(i17, temp2, h6); // 1-- b andgate3 and3_1(p2, q2, b1, h7); // 1--- b andgate3 and3_2(p1, q0, b2, h8); // 1---- b orgate or_17(h3, h5, h9); orgate or_18(h9, h6, h10); orgate or_19(h10, h7, h11); orgate or_20(h11, h8, b_out); // borrow endmodule</code> </pre> </div></div></div></div><br><h1 id="ternary-ripple-carry-adder">  Ternary Ripple Carry Addierer </h1><br><p>  Ripple-Carry-Addierer (RCA) ist eine bekannte Schaltung zum Addieren von zwei Zahlen durch Kaskadieren von tern√§ren Volladdierern.  Ein tern√§rer RCA ist seinem bin√§ren Gegenst√ºck ziemlich √§hnlich.  Ein tern√§rer Halbaddierer wird verwendet, um die am wenigsten signifikanten tern√§ren Ziffern hinzuzuf√ºgen.  Der Rest wird von Ternary Full Adders zusammengefasst.  Wie bereits erw√§hnt, f√ºgt Ternary Full Adder drei tern√§re Eingabevariablen hinzu. </p><br><img src="https://habrastorage.org/webt/ek/na/sr/eknasrimeeonnceutvyzjzfml5w.png"><br><p>  <strong>Implementierung</strong> </p><br><div class="spoiler">  <b class="spoiler_title">Verilog-Code: Tern√§rer Ripple-Carry-Addierer</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module ternary_ripple_adder ( input [15:0] input1 , input [15:0] input2 , output [15:0] out , output [1:0] overflow_trit ); wire [15:0] carry ; reg tem; assign carry[0] = tem; assign carry[1] = tem; always @(input1, input2) begin tem &lt;= 1'b0; end generate genvar i; for (i = 0; i &lt;= 12; i=i+2) begin full_add af({input1[i+1],input1[i]}, {input2[i+1],input2[i]}, {carry[i+1],carry[i]}, {out[i+1], out[i]}, {carry[i+3],carry[i+2]}); end full_add af({input1[15],input1[14]}, {input2[15],input2[14]}, {carry[15],carry[14]}, {out[15], out[14]}, overflow_trit); endgenerate endmodule</code> </pre> </div></div><br><h1 id="ternary-comparators">  Tern√§re Komparatoren </h1><br><p>  Tern√§re Komparatorschaltung Camper zwei Eing√§nge X <sub>1</sub> , X <sub>2</sub> und erzeugt dementsprechend Ausgang als X <sub>1</sub> = X <sub>2</sub> , X <sub>1</sub> &gt; X <sub>2</sub> , X <sub>1</sub> &lt;X <sub>2</sub> .  Die Wahrheitstabelle f√ºr einen tern√§ren Komparator ist unten gezeigt </p><br><img src="https://habrastorage.org/webt/lh/0_/r_/lh0_r_dre7sfrm-_-fazrp4jgfq.png" width="300"><br><p><br></p><br><div class="spoiler">  <b class="spoiler_title">Analyse und Implementierung</b> <div class="spoiler_text"><p>  Die Ausgangsgleichung f√ºr X <sub>1</sub> = X <sub>2</sub> , X <sub>1</sub> &gt; X <sub>2</sub> , X <sub>1</sub> &lt;X <sub>2</sub> lautet: <br><br></p><br><img src="https://habrastorage.org/webt/kr/1b/xl/kr1bxlm7k1uly92ng6vtukbeecc.png" width="250"><br><p><br>  Entsprechende k-Maps sind unten dargestellt <br><br><img src="https://habrastorage.org/webt/fw/6g/5f/fw6g5ffpx7svuikxzwnw4pc_xx0.png" width="200"><img src="https://habrastorage.org/webt/lz/bm/dc/lzbmdczv675meisdmlxhd1iteb8.png" width="200"><img src="https://habrastorage.org/webt/1z/lk/zb/1zlkzbrmvhkzms2fjryckhzgrou.png" width="200"></p><br><div class="spoiler">  <b class="spoiler_title">Code</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module ternary_comparators ( input [1:0] x1, x2, output [1:0] f1, f2, f3 ); wire [1:0] t0, t1, t2, t3, t4, t5, t6, t7; wire [1:0] h0, h1, h2, h3, h4, h5; wire [1:0] x10, x11, x12; wire [1:0] x20, x21, x22; mask mk_1(x1, x10, x11, x12); mask mk_2(x2, x20, x21, x22); andgate and_0(x10, x20, t0); andgate and_1(x22, x22, t1); orgate or_0(t0, t1, h0); orgate or_1(h0, x11, h1); orgate or_2(h1, x21, f1); // x1 == x2 andgate and_2(x11, x20, t2); andgate and_3(x12, x20, t3); andgate and_4(x12, x21, t4); orgate or_3(t2, t3, h3); orgate or_4(h3, t4, f2); // x1&gt;x2 andgate and_5(x10, x21, t5); andgate and_6(x10, x22, t6); andgate and_7(x11, x22, t7); orgate or_5(t5, t6, h4); orgate or_6(h4, t7, f3); // x1&lt;X2 endmodule</code> </pre> </div></div></div></div><br><h1 id="ternary-multiplier">  Tern√§rer Multiplikator </h1><br><p>  Der tern√§re Multiplikator ist eine Schaltung, die zwei Eingangszahlen multipliziert und ein entsprechendes Produkt erzeugt.  Die Wahrheitstabelle f√ºr diese Schaltung ist unten gezeigt: </p><br><img src="https://habrastorage.org/webt/fd/uu/v1/fduuv1gzss5fvup5bmm9tklkrsa.png" width="250"><br><p><br></p><br><div class="spoiler">  <b class="spoiler_title">Analyse und Implementierung</b> <div class="spoiler_text"><p>  Der resultierende Ausdruck f√ºr das Produkt und den Carry wird angezeigt: </p><br><img src="https://habrastorage.org/webt/rm/ij/y4/rmijy4wgg9tdy4b5msszkuteeu8.png" width="300"><br><p><br>  Die entsprechenden K-Maps werden angezeigt: <br><br><img src="https://habrastorage.org/webt/um/ng/5b/umng5byk6oymxo8v0tu7vlqljxk.png" width="250"><img src="https://habrastorage.org/webt/s1/lf/ux/s1lfuxq_vqs720zq4uaypox7ifi.png" width="250"></p><br><div class="spoiler">  <b class="spoiler_title">Code</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module ternary_multiplier ( input [1:0] A, [1:0] B, output [1:0] product, [1:0] carry ); wire [1:0] temp = 2'b01; wire [1:0] a0, a1, a2, b0, b1, b2; wire [1:0] i0, i1, i2, i3, i4, i5; wire [1:0] o0, o1, o2, o3, o4; mask msk_1(A, a0, a1, a2); mask msk_2(B, b0, b1, b2); andgate and_1(a1,b2,i0); andgate and_2(a2,b1,i1); orgate or_1(i0, i1, o0); // f1 andgate and_4(a1,b1,i3); andgate and_5(a2,b2,i4); orgate or_3(i3, i4, o2); andgate and_3(temp,o2,o3); orgate or_4(o3, o0, product); // product andgate andc_0(a2,b2,o4); andgate andc_1(temp,o4,carry); // carry endmodule</code> </pre> </div></div></div></div><br><h1 id="ternary-multiplexers-and-demultiplexers">  Tern√§re Multiplexer und Demultiplexer </h1><br><p>  Multiplexer ist eine Schaltung mit mehreren Eing√§ngen und einem einzigen Ausgang.  Es ist auch als Decoder bekannt.  Die Ausgangsfunktion des Multiplexers wird durch die Anzahl der Funktionsleitungen bestimmt.  Also f√ºr 2 trit <br>  Multiplexer der Ausgang ist 3 <sup>2</sup> = 9 und zwei sind die Funktionsauswahlleitungen.  Multiplexer dh Funktion <br>  Auswahllogik w√§hlt 1 von 9 Funktionen als Ausgang aus.  Die Funktionsauswahllogik wird unter Verwendung von Logikgattern implementiert.  Die Ausgangsgleichung der Funktionsauswahllogik lautet: </p><br><img src="https://habrastorage.org/webt/gh/qt/-j/ghqt-jyk-xoc3fth0ejacsotazy.png" width="500"><br><div class="spoiler">  <b class="spoiler_title">Analyse</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/sz/x1/sv/szx1svchlgdpchhueqzpkfsr7ua.png" width="300"><img src="https://habrastorage.org/webt/db/bj/4a/dbbj4a4c_esxzsahk_x-wsywvic.png" width="200"></p><br><p>  Demultiplexer wird auch als Encoder bezeichnet.  Seine Funktionalit√§t ist umgekehrt zu der des Multiplexers.  Es akzeptiert den einzelnen Eingang und verteilt ihn auf mehrere Ausg√§nge </p></div></div><br><h1 id="simple-ternary-d-latch">  Einfache tern√§re Verriegelung </h1><br><p>  Obwohl der Entwurf von Schaltungen, die eine kombinatorische tern√§re Logik implementieren, unkompliziert ist, war der Entwurf eines einfachen und robusten tern√§ren Speicherelements (dh eines Latch), das f√ºr die Implementierung einer integrierten Schaltung (IC) geeignet ist, eine Herausforderung.  Ein einfacher tern√§rer Latch kann jedoch erhalten werden, indem die verwendeten bin√§ren NOR- oder NAND-Gatter durch entsprechende tern√§re T_NOR- oder T_NAND-Gatter ersetzt werden. </p><br><img src="https://habrastorage.org/webt/2m/x7/fg/2mx7fg6gctsgvxnbbowgrf5tdc0.png" width="550"><br><h1 id="simple-ternary-d-flip-flap-flop">  Einfacher tern√§rer D Flip-Flap-Flop </h1><br><p>  Das tern√§re D-Flip-Flap-Flop (FFF) des Master-Slave (MS) wird basierend auf den tern√§ren D-Latches realisiert.  Dies √§hnelt der Art und Weise, wie das bin√§re D-Flip-Flop (FF) unter Verwendung von bin√§ren D-Latches realisiert wird.  Das Logikdiagramm und die Betriebsbeschreibung des MS-Bin√§r-D-Flipflops sind bekannt.  Um das tern√§re <abbr title="Master Slave">MS-</abbr> <abbr title="Flip Flap Flop">FFF</abbr> zu implementieren, ersetzen wir die bin√§ren D-Latches durch tern√§re D-Latches (realisiert mit tern√§ren Negated-Minimun-Gates zweier Eing√§nge - NAND) und die bin√§ren Inverter durch einfache tern√§re Inverter (STI).  Die Wahrheitstabellen sowohl f√ºr die tern√§ren NAND-Schaltungen als auch f√ºr die tern√§ren STI-Schaltungen werden angezeigt </p><br><div class="spoiler">  <b class="spoiler_title">Wahrheitstabelle f√ºr Nand- und Sti-Schaltungen</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/6k/11/so/6k11sode99527pwa_juppe2-oh0.png" width="350"><img src="https://habrastorage.org/webt/tu/wi/pz/tuwipzzcpk7atmn8mc2f39rtir4.png" width="200"></p></div></div><br><p>  F√ºr MS tern√§re D FFF mit bin√§rem Takt sind die Daten tern√§r (0, 1 und 2 Logik) und der Takt ist bin√§r (niedrig und hoch - in unserem <br>  Implementierung, 0 und 2 Logik).  Die MS tern√§re D FFF mit <br>  Die bin√§re Uhr kann die Daten lesen, wenn die Uhr von niedrig nach geht <br>  hoch (positive Flanke) oder von hoch nach niedrig (negative Flanke), je nachdem <br>  auf die Anzahl der STIs. </p><br><p>  Die Eing√§nge des tern√§ren D FFF sind Data und Clk, und die Ausg√§nge sind Q und Not_Q.  Das Taktsignal ist bin√§r und die Logikpegel werden mit 0 und 2 bezeichnet, um die Entsprechung mit der elektrischen Implementierung aufrechtzuerhalten </p><br><div class="spoiler">  <b class="spoiler_title">Simulation</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/rb/1d/fm/rb1dfmjougqamdhp1wwp4ebuvkm.png" width="350"><img src="https://habrastorage.org/webt/uk/4u/zw/uk4uzwfhqa-lfga625eh01uqpds.png" width="300"></p></div></div><br><hr><br><img src="https://habrastorage.org/webt/j5/sx/0p/j5sx0p1fb2aiqhkdkfelhpipelw.png" width="600"><br><p><br></p><br><h1 id="1-bit-ternary-arithmetic-and-logic-unit-t-alu">  Tern√§re 1-Bit-Arithmetik- und Logikeinheit (T-ALU) </h1><br><p>  Die Ternary Arithmetic Logic Unit (ALU) ist eine digitale Schaltung, mit der arithmetische und logische Operationen ausgef√ºhrt werden.  Es stellt den Grundbaustein der Central Processing Unit (CPU) eines tern√§ren Computers dar.  ALU f√ºhrt arithmetische Operationen wie Addition, Subtraktion, Multiplikation und Vergleich von logischen Operationen, NAND, NOR, NOT, AND und OR aus.  Unten ist eine primitive Architektur einer 1-Trit-ALU gezeigt </p><br><img src="https://habrastorage.org/webt/1c/za/nr/1czanrqwlzh-mg4zkbr7pgspjtm.png" width="600"><br><div class="spoiler">  <b class="spoiler_title">Wahrheitstabelle und Funktionsweise f√ºr T-ALU</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/ke/s4/-q/kes4-qpjjg25fkz8gvrptpxiju4.png" width="300"><img src="https://habrastorage.org/webt/yb/e-/ud/ybe-udn3yfiz63ihwgtniya8epa.png" width="260"></p></div></div><br><p>  Grundbausteine ‚Äã‚Äãder ALU sind Decoder, Funktionsauswahllogik (Multiplexer), √úbertragungsgatter und separate Verarbeitungsmodule.  Die Funktionsauswahllogik w√§hlt 1 von 9 aufgelisteten Funktionen aus, abh√§ngig vom Logikzustand auf den Funktionsauswahlleitungen W und Z. </p><br><p>  Ausgangsleitungen der Auswahllogik sind mit TG (Ternary Gate) verbunden, das jedem Modul zugeordnet ist.  Jedes Modul wird nur ausgew√§hlt, wenn die zugeh√∂rige TG aktiviert ist, andernfalls ist es von Datenleitungen isoliert.  Wenn beispielsweise die Eingabe von den Auswahlleitungen W und Z = 0 ist, ist die Ausgabe E <sub>0</sub> der Auswahllogik hoch (2), w√§hrend E <sub>1</sub> bis E <sub>8</sub> niedrig (0) ist, so dass die dem Addierermodul zugeordnete TG aktiviert wird, um Daten zuzulassen <br>  Leitungen, die an Addierermodule angeschlossen werden sollen, w√§hrend andere Module von den Datenleitungen isoliert sind. </p><br><p>  Schlie√ülich kann durch Kaskadieren von <strong>n / 2</strong> Trit-ALU-Schichten eine <strong>N-</strong> Trit-ALU gebildet werden. </p></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de431726/">https://habr.com/ru/post/de431726/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de431716/index.html">Robotron BIC A5105 - Unbekanntes Personal DDR</a></li>
<li><a href="../de431718/index.html">RecyclerView-Baumansicht (ohne Bibliotheken und untergeordnete Arrays von Drittanbietern)</a></li>
<li><a href="../de431720/index.html">Tipps und Tricks zum UX Designer-Portfolio</a></li>
<li><a href="../de431722/index.html">R√ºckblick: Wie die √Ñra der Transistoren begann und wie sich die Startup-Kultur in den 1940er und 1950er Jahren entwickelte</a></li>
<li><a href="../de431724/index.html">Tableau Software f√ºhrt die Visualisierungsoberfl√§che f√ºr nat√ºrliche Sprachen ein</a></li>
<li><a href="../de431730/index.html">Windows Server 2019</a></li>
<li><a href="../de431732/index.html">Testers Sicht auf die Wartbarkeit von Software</a></li>
<li><a href="../de431734/index.html">Das Upgrade geh√∂rt dazu, doppelt so schnell zu arbeiten (database_validations gem)</a></li>
<li><a href="../de431736/index.html">Das Tor schlie√üt sich. Es bleibt genau ein Monat, bis die Schwelle f√ºr zollfreies Einkaufen gesenkt wird</a></li>
<li><a href="../de431740/index.html">Live-√úbertragung Microsoft Connect-Konferenz (); 2018</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>