{
    "apc_gpio_lv_2r": {
        "lst_cfg_pins": "din dout drv_sel in_en out_hs_en out_ls_en PAD pu_en pd_en por_n_vdd1 por_n_vdd2 por_n_vdd_ana sel_r sel_vdd sel_vdd_in_dig",
        "sim_din": "${sim_io_top}.din_dig",
        "sim_dout": "${sim_io_top}.dout_dig",
        "sim_drv_sel": "${sim_io_top}.drv_sel_dig",
        "sim_in_en": "${sim_io_top}.in_en_dig",
        "sim_out_hs_en": "${sim_io_top}.out_hs_en_dig",
        "sim_out_ls_en": "${sim_io_top}.out_ls_en_dig",
        "sim_PAD": "${sim_io_top}.PAD",
        "sim_pu_en": "${sim_io_top}.pu_en_dig",
        "sim_pd_en": "${sim_io_top}.pd_en_dig",
        "sim_por_n_vdd1": "${sim_io_top}.por_n_vdd1_dig",
        "sim_por_n_vdd2": "${sim_io_top}.por_n_vdd2_dig",
        "sim_por_n_vdd_ana": "${sim_io_top}.por_n_vdd_ana",
        "sim_sel_r": "${sim_io_top}.sel_r_dig",
        "sim_sel_vdd": "${sim_io_top}.sel_vdd_dig",
        "sim_VDD0": "${sim_io_top}.VDD1_1V2",
        "sim_VDD1": "${sim_io_top}.VDD2_1V2",
        "sim_VDD_1V2_AON": "${sim_io_top}.VDD_1V2_AON",
        "sim_VDD_DIG": "${sim_io_top}.VDD_DIG",
        "sim_VSS": "${sim_io_top}.VSS",
        "sim_pad_internal": "${sim_io_top}.pad_internal_1v2",
        "sim_pad_protected_5v0": "${sim_io_top}.pad_protected_1v2",
        "spec_VDD0": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_VDD1": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_lst_supply_voltages": "VDD0 VDD1",
        "spec_R_pu_pd_0": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_R_pu_pd_1": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_R_pu_pd_2": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_R_pu_pd_3": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_lst_resistive_val": "R_pu_pd_0 R_pu_pd_1 R_pu_pd_2 R_pu_pd_3",
        "spec_DRV_out_0": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_DRV_out_1": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_DRV_out_2": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_DRV_out_3": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_drv_test_high": "0.8",
        "spec_drv_test_low": "0.3",
        "spec_lst_drive_strengths": "DRV_out_0 DRV_out_1 DRV_out_2 DRV_out_3",
        "cfg_io_dout_high": "dout True",
        "cfg_io_dout_low": "dout 0",
        "cfg_io_DRV_out_0": "drv_sel 0",
        "cfg_io_DRV_out_1": "drv_sel 1",
        "cfg_io_DRV_out_2": "drv_sel 2",
        "cfg_io_DRV_out_3": "drv_sel 3",
        "cfg_io_input_dis": "in_en 0",
        "cfg_io_input_ena": "in_en 1",
        "cfg_io_out_dis": "out_ls_en 0 out_hs_en 0",
        "cfg_io_out_iod_H": "out_ls_en 0 out_hs_en 1 din 1",
        "cfg_io_out_iod_L": "out_ls_en 0 out_hs_en 1 din 0",
        "cfg_io_out_od_H": "out_ls_en 1 out_hs_en 0 din 1",
        "cfg_io_out_od_L": "out_ls_en 1 out_hs_en 0 din 0",
        "cfg_io_out_pp_H": "out_ls_en 1 out_hs_en 1 din 1",
        "cfg_io_out_pp_L": "out_ls_en 1 out_hs_en 1 din 0",
        "cfg_io_R_pu_pd_0": "sel_r 0",
        "cfg_io_R_pu_pd_1": "sel_r 1",
        "cfg_io_R_pu_pd_2": "sel_r 2",
        "cfg_io_R_pu_pd_3": "sel_r 3",
        "cfg_io_res_pullup": "pu_en 1 pd_en 0",
        "cfg_io_res_pulldn": "pu_en 0 pd_en 1",
        "cfg_io_res_tristate_0": "pu_en 0 pd_en 0",
        "cfg_io_res_tristate_1": "pu_en 1 pd_en 1",
        "cfg_io_VDD0": "sel_vdd 0",
        "cfg_io_VDD1": "sel_vdd 1",
        "feat_GPO": "True",
        "feat_R_pull": "True",
        "feat_R_pull_up": "True",
        "feat_R_pull_down": "True",
        "feat_INPUT": "True",
        "feat_INPUT_debouncer": "False",
        "feat_INPUT_conditioner": "False",
        "feat_INPUT_event": "False",
        "feat_OUTPUT": "True",
        "feat_OUTPUT_conditioner": "False",
        "feat_SUPPLY_selection": "True",
        "feat_POWER_sequencing": "False",
        "feat_contention_detect": "False",
        "feat_Hold": "False"
    },
    "apc_gpio_hv_4r": {
        "lst_cfg_pins": "din dout dout_5v0 drv_sel in_en out_hs_en out_ls_en PAD pu_en pd_en por_n_vdd1 por_n_vdd2 por_n_vdd_ana sel_r sel_vdd",
        "sim_din": "${sim_io_top}.din_dig",
        "sim_dout": "${sim_io_top}.dout_dig",
        "sim_dout_5v0": "${sim_io_top}.dout_dig_5v0",
        "sim_drv_sel": "${sim_io_top}.drv_str_dig",
        "sim_in_en": "${sim_io_top}.in_en_dig",
        "sim_out_hs_en": "${sim_io_top}.out_hs_en_dig",
        "sim_out_ls_en": "${sim_io_top}.out_ls_en_dig",
        "sim_PAD": "${sim_io_top}.PAD",
        "sim_pu_en": "${sim_io_top}.pu_en_dig",
        "sim_pd_en": "${sim_io_top}.pd_en_dig",
        "sim_sel_r": "${sim_io_top}.sel_r_dig",
        "sim_sel_vdd": "${sim_io_top}.sel_vdd_out_dig",
        "sim_sel_vdd_in": "${sim_io_top}.sel_vdd_in_dig",
        "sim_VDD0": "${sim_io_top}.VDD_OUT1",
        "sim_VDD1": "${sim_io_top}.VDD_OUT2",
        "sim_VDD2": "${sim_io_top}.VDD_OUT3",
        "sim_VDD3": "${sim_io_top}.VDD_OUT4",
        "sim_VDD_MAIN": "${sim_io_top}.VDD_MAIN",
        "sim_VDDIN_5V": "${sim_io_top}.VDDIN_5V",
        "sim_VDD_DIG": "${sim_io_top}.VDD_DIG",
        "sim_VSS": "${sim_io_top}.VSS",
        "sim_pad_internal": "${sim_io_top}.pad_internal_5v0",
        "sim_pad_protected_5v0": "${sim_io_top}.pad_protected_5v0",
        "sim_vaon_ok5v": "${sim_io_top}.vaon_ok5v",
        "spec_VDD0": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_VDD1": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_VDD2": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_VDD3": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_lst_supply_voltages": "VDD0 VDD1 VDD2 VDD3",
        "spec_R_pu_pd_0": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_R_pu_pd_1": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_R_pu_pd_2": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_R_pu_pd_3": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_lst_resistive_val": "R_pu_pd_0 R_pu_pd_1 R_pu_pd_2 R_pu_pd_3",
        "spec_DRV_out_0": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_DRV_out_1": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_DRV_out_2": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_DRV_out_3": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_drv_test_high": "0.8",
        "spec_drv_test_low": "0.3",
        "spec_lst_drive_strengths": "DRV_out_0 DRV_out_1 DRV_out_2 DRV_out_3",
        "cfg_io_dout_high": "dout 1",
        "cfg_io_dout_low": "dout 0",
        "cfg_io_DRV_out_0": "drv_sel 0",
        "cfg_io_DRV_out_1": "drv_sel 1",
        "cfg_io_DRV_out_2": "drv_sel 2",
        "cfg_io_DRV_out_3": "drv_sel 3",
        "cfg_io_input_dis": "in_en 0",
        "cfg_io_input_ena": "in_en 1",
        "cfg_io_out_dis": "out_ls_en 0 out_hs_en 0",
        "cfg_io_out_iod_H": "out_ls_en 0 out_hs_en 1 din 1",
        "cfg_io_out_iod_L": "out_ls_en 0 out_hs_en 1 din 0",
        "cfg_io_out_od_H": "out_ls_en 1 out_hs_en 0 din 1",
        "cfg_io_out_od_L": "out_ls_en 1 out_hs_en 0 din 0",
        "cfg_io_out_pp_H": "out_ls_en 1 out_hs_en 1 din 1",
        "cfg_io_out_pp_L": "out_ls_en 1 out_hs_en 1 din 0",
        "cfg_io_R_pu_pd_0": "sel_r 0",
        "cfg_io_R_pu_pd_1": "sel_r 1",
        "cfg_io_R_pu_pd_2": "sel_r 2",
        "cfg_io_R_pu_pd_3": "sel_r 3",
        "cfg_io_res_pullup": "pu_en 1 pd_en 0",
        "cfg_io_res_pulldn": "pu_en 0 pd_en 1",
        "cfg_io_res_tristate_0": "pu_en 0 pd_en 0",
        "cfg_io_res_tristate_1": "pu_en 1 pd_en 1",
        "cfg_io_VDD0": "sel_vdd 0",
        "cfg_io_VDD1": "sel_vdd 1",
        "cfg_io_VDD2": "sel_vdd 2",
        "cfg_io_VDD3": "sel_vdd 3",
        "feat_GPO": "True",
        "feat_R_pull": "True",
        "feat_R_pull_up": "True",
        "feat_R_pull_down": "True",
        "feat_INPUT": "True",
        "feat_INPUT_debouncer": "False",
        "feat_INPUT_conditioner": "False",
        "feat_INPUT_event": "False",
        "feat_OUTPUT": "True",
        "feat_OUTPUT_conditioner": "False",
        "feat_SUPPLY_selection": "True",
        "feat_POWER_sequencing": "False",
        "feat_contention_detect": "False",
        "feat_Hold": "False"
    },
    "apcsp_gpi1v2_2r": {
        "lst_cfg_pins": "dout in_en PAD pd_en por_n_vdd1 por_n_vdd2 por_n_vdd_ana sel_r sel_vdd",
        "sim_dout": "${sim_io_top}.dout_dig",
        "sim_in_en": "${sim_io_top}.in_en_dig",
        "sim_PAD": "${sim_io_top}.PAD",
        "sim_pd_en": "${sim_io_top}.pd_en_dig",
        "sim_por_n_vdd1": "${sim_io_top}.por_n_vdd1_dig",
        "sim_por_n_vdd2": "${sim_io_top}.por_n_vdd2_dig",
        "sim_por_n_vdd_ana": "${sim_io_top}.por_n_vdd_ana",
        "sim_sel_r": "${sim_io_top}.sel_r_dig",
        "sim_sel_vdd": "${sim_io_top}.sel_vdd_dig",
        "sim_VDD0": "${sim_io_top}.VDD1_1V2",
        "sim_VDD1": "${sim_io_top}.VDD2_1V2",
        "sim_VDD_1V2_AON": "${sim_io_top}.VDD_1V2_AON",
        "sim_VDD_DIG": "${sim_io_top}.VDD_DIG",
        "sim_VSS": "${sim_io_top}.VSS",
        "sim_pad_internal": "${sim_io_top}.pad_internal_1v2",
        "sim_pad_protected_5v0": "${sim_io_top}.pad_protected_1v2",
        "spec_VDD0": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_VDD1": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_lst_supply_voltages": "VDD0 VDD1",
        "spec_R_pu_pd_0": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_R_pu_pd_1": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_R_pu_pd_2": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_R_pu_pd_3": "min NaN typ NaN max NaN unit NaN reg_val NaN",
        "spec_lst_resistive_val": "R_pu_pd_0 R_pu_pd_1 R_pu_pd_2 R_pu_pd_3",
        "cfg_io_dout_high": "dout 1",
        "cfg_io_dout_low": "dout 0",
        "cfg_io_input_dis": "in_en 0",
        "cfg_io_input_ena": "in_en 1",
        "cfg_io_res_pulldn": "pd_en 1",
        "cfg_io_res_tristate_0": "pu_en 0",
        "cfg_io_VDD0": "sel_vdd 0",
        "cfg_io_VDD1": "sel_vdd 1",
        "feat_GPO": "False",
        "feat_R_pull": "True",
        "feat_R_pull_up": "False",
        "feat_R_pull_down": "True",
        "feat_INPUT": "True",
        "feat_INPUT_debouncer": "False",
        "feat_INPUT_conditioner": "False",
        "feat_INPUT_event": "False",
        "feat_OUTPUT": "False",
        "feat_OUTPUT_conditioner": "False",
        "feat_SUPPLY_selection": "True",
        "feat_POWER_sequencing": "False",
        "feat_contention_detect": "False",
        "feat_Hold": "False"
    },
    "feat_GPO": {
        "apc_gpio_lv_2r": "True",
        "apc_gpio_hv_4r": "True",
        "apcsp_gpi1v2_2r": "False"
    },
    "feat_R_pull": {
        "apc_gpio_lv_2r": "True",
        "apc_gpio_hv_4r": "True",
        "apcsp_gpi1v2_2r": "True"
    },
    "feat_R_pull_up": {
        "apc_gpio_lv_2r": "True",
        "apc_gpio_hv_4r": "True",
        "apcsp_gpi1v2_2r": "False"
    },
    "feat_R_pull_down": {
        "apc_gpio_lv_2r": "True",
        "apc_gpio_hv_4r": "True",
        "apcsp_gpi1v2_2r": "True"
    },
    "feat_INPUT": {
        "apc_gpio_lv_2r": "True",
        "apc_gpio_hv_4r": "True",
        "apcsp_gpi1v2_2r": "True"
    },
    "feat_INPUT_debouncer": {
        "apc_gpio_lv_2r": "False",
        "apc_gpio_hv_4r": "False",
        "apcsp_gpi1v2_2r": "False"
    },
    "feat_INPUT_conditioner": {
        "apc_gpio_lv_2r": "False",
        "apc_gpio_hv_4r": "False",
        "apcsp_gpi1v2_2r": "False"
    },
    "feat_INPUT_event": {
        "apc_gpio_lv_2r": "False",
        "apc_gpio_hv_4r": "False",
        "apcsp_gpi1v2_2r": "False"
    },
    "feat_OUTPUT": {
        "apc_gpio_lv_2r": "True",
        "apc_gpio_hv_4r": "True",
        "apcsp_gpi1v2_2r": "False"
    },
    "feat_OUTPUT_conditioner": {
        "apc_gpio_lv_2r": "False",
        "apc_gpio_hv_4r": "False",
        "apcsp_gpi1v2_2r": "False"
    },
    "feat_SUPPLY_selection": {
        "apc_gpio_lv_2r": "True",
        "apc_gpio_hv_4r": "True",
        "apcsp_gpi1v2_2r": "True"
    },
    "feat_POWER_sequencing": {
        "apc_gpio_lv_2r": "False",
        "apc_gpio_hv_4r": "False",
        "apcsp_gpi1v2_2r": "False"
    },
    "feat_contention_detect": {
        "apc_gpio_lv_2r": "False",
        "apc_gpio_hv_4r": "False",
        "apcsp_gpi1v2_2r": "False"
    },
    "feat_Hold": {
        "apc_gpio_lv_2r": "False",
        "apc_gpio_hv_4r": "False",
        "apcsp_gpi1v2_2r": "False"
    }
}