################################################################################
#                    DO NOT MANUALLY EDIT THIS FILE!                           #
################################################################################
# This file contains the automatically generated build configuration (2025/12/25 23:58:01)
# requested at line 3 in /home/echoro/Documents/Courses/Senior/First_term/design_experiment/4004/src/.dvt/default.build


################ Verilog Auto-config Directives ################
+dvt_init

rtl/ALU.v
rtl/IF.v
rtl/regFiles.v
rtl/top.v
include/define.vh
rtl/gen_phase.v
rtl/decoder.v

