TimeQuest Timing Analyzer report for MiniS08
Thu Nov 30 22:20:02 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'S08clk'
 12. Slow Model Setup: 'clk50'
 13. Slow Model Setup: 'sci:S08sci|baudgen[10]'
 14. Slow Model Setup: 'sci:S08sci|baudgen[12]'
 15. Slow Model Hold: 'clk50'
 16. Slow Model Hold: 'S08clk'
 17. Slow Model Hold: 'sci:S08sci|baudgen[10]'
 18. Slow Model Hold: 'sci:S08sci|baudgen[12]'
 19. Slow Model Minimum Pulse Width: 'clk50'
 20. Slow Model Minimum Pulse Width: 'S08clk'
 21. Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'
 22. Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'S08clk'
 35. Fast Model Setup: 'clk50'
 36. Fast Model Setup: 'sci:S08sci|baudgen[10]'
 37. Fast Model Setup: 'sci:S08sci|baudgen[12]'
 38. Fast Model Hold: 'clk50'
 39. Fast Model Hold: 'S08clk'
 40. Fast Model Hold: 'sci:S08sci|baudgen[10]'
 41. Fast Model Hold: 'sci:S08sci|baudgen[12]'
 42. Fast Model Minimum Pulse Width: 'clk50'
 43. Fast Model Minimum Pulse Width: 'S08clk'
 44. Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'
 45. Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MiniS08                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk50                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50 }                  ;
; S08clk                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { S08clk }                 ;
; sci:S08sci|baudgen[10] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sci:S08sci|baudgen[10] } ;
; sci:S08sci|baudgen[12] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sci:S08sci|baudgen[12] } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                       ;
+------------+-----------------+------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                  ;
+------------+-----------------+------------------------+-------------------------------------------------------+
; 60.85 MHz  ; 60.85 MHz       ; S08clk                 ;                                                       ;
; 102.82 MHz ; 102.82 MHz      ; clk50                  ;                                                       ;
; 350.51 MHz ; 350.51 MHz      ; sci:S08sci|baudgen[10] ;                                                       ;
; 501.76 MHz ; 500.0 MHz       ; sci:S08sci|baudgen[12] ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; S08clk                 ; -15.433 ; -704.959      ;
; clk50                  ; -13.545 ; -3218.300     ;
; sci:S08sci|baudgen[10] ; -1.853  ; -19.764       ;
; sci:S08sci|baudgen[12] ; -1.204  ; -10.283       ;
+------------------------+---------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -1.602 ; -6.096        ;
; S08clk                 ; 0.391  ; 0.000         ;
; sci:S08sci|baudgen[10] ; 0.391  ; 0.000         ;
; sci:S08sci|baudgen[12] ; 0.391  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -2.000 ; -495.300      ;
; S08clk                 ; -0.500 ; -60.000       ;
; sci:S08sci|baudgen[10] ; -0.500 ; -14.000       ;
; sci:S08sci|baudgen[12] ; -0.500 ; -13.000       ;
+------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'S08clk'                                                                            ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+
; -15.433 ; IR[4]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 16.473     ;
; -15.319 ; IR[7]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 16.359     ;
; -15.309 ; IR[4]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.353     ;
; -15.297 ; IR[2]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 16.337     ;
; -15.261 ; IR[1]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 16.301     ;
; -15.241 ; IR[4]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.285     ;
; -15.195 ; IR[7]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.239     ;
; -15.190 ; IR[5]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 16.230     ;
; -15.185 ; IR[6]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 16.225     ;
; -15.173 ; IR[2]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.217     ;
; -15.137 ; IR[1]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.181     ;
; -15.127 ; IR[7]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.171     ;
; -15.106 ; IR[4]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 16.146     ;
; -15.105 ; IR[2]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.149     ;
; -15.099 ; CPUstate[1] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 16.136     ;
; -15.069 ; IR[1]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.113     ;
; -15.066 ; IR[5]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.110     ;
; -15.061 ; IR[6]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.105     ;
; -15.030 ; IR[4]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 16.072     ;
; -14.998 ; IR[5]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.042     ;
; -14.993 ; IR[6]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 16.037     ;
; -14.992 ; IR[7]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 16.032     ;
; -14.981 ; IR[0]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 16.021     ;
; -14.975 ; CPUstate[1] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 16.016     ;
; -14.970 ; IR[2]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 16.010     ;
; -14.952 ; IR[3]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 15.992     ;
; -14.952 ; CPUstate[0] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 15.989     ;
; -14.944 ; IR[4]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 15.987     ;
; -14.934 ; IR[1]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 15.974     ;
; -14.916 ; IR[7]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.958     ;
; -14.907 ; CPUstate[1] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.948     ;
; -14.894 ; IR[2]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.936     ;
; -14.863 ; IR[5]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 15.903     ;
; -14.858 ; IR[6]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 15.898     ;
; -14.858 ; IR[1]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.900     ;
; -14.857 ; IR[0]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 15.901     ;
; -14.841 ; CPUstate[2] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 15.878     ;
; -14.830 ; IR[7]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 15.873     ;
; -14.828 ; IR[3]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 15.872     ;
; -14.828 ; CPUstate[0] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.869     ;
; -14.808 ; IR[2]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 15.851     ;
; -14.789 ; IR[0]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 15.833     ;
; -14.787 ; IR[5]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.829     ;
; -14.782 ; IR[6]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.824     ;
; -14.772 ; IR[1]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 15.815     ;
; -14.772 ; CPUstate[1] ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 15.809     ;
; -14.765 ; IR[4]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.807     ;
; -14.760 ; IR[3]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.008      ; 15.804     ;
; -14.760 ; CPUstate[0] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.801     ;
; -14.717 ; CPUstate[2] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.758     ;
; -14.701 ; IR[5]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 15.744     ;
; -14.696 ; IR[6]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 15.739     ;
; -14.696 ; CPUstate[1] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 15.735     ;
; -14.654 ; IR[0]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 15.694     ;
; -14.651 ; IR[7]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.693     ;
; -14.649 ; CPUstate[2] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.690     ;
; -14.629 ; IR[2]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.671     ;
; -14.625 ; IR[3]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 15.665     ;
; -14.625 ; CPUstate[0] ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 15.662     ;
; -14.610 ; CPUstate[1] ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 15.650     ;
; -14.593 ; IR[1]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.635     ;
; -14.578 ; IR[0]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.620     ;
; -14.549 ; IR[3]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.591     ;
; -14.549 ; CPUstate[0] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 15.588     ;
; -14.536 ; IR[4]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.578     ;
; -14.522 ; IR[5]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.564     ;
; -14.517 ; IR[6]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.559     ;
; -14.514 ; CPUstate[2] ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 15.551     ;
; -14.492 ; IR[0]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 15.535     ;
; -14.463 ; IR[3]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 15.506     ;
; -14.463 ; CPUstate[0] ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 15.503     ;
; -14.438 ; CPUstate[2] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 15.477     ;
; -14.431 ; CPUstate[1] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 15.470     ;
; -14.422 ; IR[7]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.464     ;
; -14.401 ; IR[4]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.443     ;
; -14.400 ; IR[2]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.442     ;
; -14.387 ; IR[4]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.429     ;
; -14.364 ; IR[1]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.406     ;
; -14.352 ; CPUstate[2] ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 15.392     ;
; -14.313 ; IR[0]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.355     ;
; -14.293 ; IR[5]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.335     ;
; -14.288 ; IR[4]       ; HX[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.015     ; 15.309     ;
; -14.288 ; IR[6]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.330     ;
; -14.287 ; IR[7]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.329     ;
; -14.284 ; IR[3]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.326     ;
; -14.284 ; CPUstate[0] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 15.323     ;
; -14.273 ; IR[7]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.315     ;
; -14.265 ; IR[2]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.307     ;
; -14.251 ; IR[4]       ; HX[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.015     ; 15.272     ;
; -14.251 ; IR[2]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.293     ;
; -14.229 ; IR[1]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.271     ;
; -14.215 ; IR[1]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.257     ;
; -14.202 ; CPUstate[1] ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 15.241     ;
; -14.174 ; IR[7]       ; HX[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.015     ; 15.195     ;
; -14.173 ; CPUstate[2] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 15.212     ;
; -14.158 ; IR[5]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.200     ;
; -14.153 ; IR[6]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.195     ;
; -14.152 ; IR[2]       ; HX[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.015     ; 15.173     ;
; -14.144 ; IR[5]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.186     ;
; -14.139 ; IR[6]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 15.181     ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk50'                                                                                      ;
+---------+-------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node   ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------+------------------+--------------+-------------+--------------+------------+------------+
; -13.545 ; IR[4]       ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 15.080     ;
; -13.514 ; IR[4]       ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.497      ; 15.047     ;
; -13.514 ; IR[4]       ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.497      ; 15.047     ;
; -13.431 ; IR[7]       ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.966     ;
; -13.409 ; IR[2]       ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.944     ;
; -13.403 ; IR[4]       ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.945     ;
; -13.403 ; IR[4]       ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.945     ;
; -13.403 ; IR[4]       ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.945     ;
; -13.400 ; IR[7]       ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.497      ; 14.933     ;
; -13.400 ; IR[7]       ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.497      ; 14.933     ;
; -13.378 ; IR[2]       ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.497      ; 14.911     ;
; -13.378 ; IR[2]       ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.497      ; 14.911     ;
; -13.375 ; IR[4]       ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 14.940     ;
; -13.373 ; IR[1]       ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.908     ;
; -13.369 ; IR[4]       ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; 0.520      ; 14.925     ;
; -13.366 ; IR[4]       ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.908     ;
; -13.366 ; IR[4]       ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.908     ;
; -13.366 ; IR[4]       ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.908     ;
; -13.366 ; IR[4]       ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.908     ;
; -13.366 ; IR[4]       ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.908     ;
; -13.348 ; IR[4]       ; FPU:S08fpu|B[15] ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.883     ;
; -13.347 ; IR[4]       ; FPU:S08fpu|B[9]  ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.882     ;
; -13.344 ; IR[4]       ; FPU:S08fpu|B[6]  ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.879     ;
; -13.344 ; IR[4]       ; FPU:S08fpu|S     ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.879     ;
; -13.343 ; IR[4]       ; FPU:S08fpu|B[1]  ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.878     ;
; -13.342 ; IR[4]       ; FPU:S08fpu|B[20] ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.877     ;
; -13.342 ; IR[1]       ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.497      ; 14.875     ;
; -13.342 ; IR[1]       ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.497      ; 14.875     ;
; -13.338 ; IR[4]       ; FPU:S08fpu|A[1]  ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.870     ;
; -13.338 ; IR[4]       ; FPU:S08fpu|A[4]  ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.870     ;
; -13.338 ; IR[4]       ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.870     ;
; -13.332 ; IR[4]       ; FPU:S08fpu|B[11] ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.867     ;
; -13.332 ; IR[4]       ; FPU:S08fpu|B[14] ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.867     ;
; -13.332 ; IR[4]       ; FPU:S08fpu|B[21] ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.867     ;
; -13.327 ; IR[4]       ; FPU:S08fpu|B[13] ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.862     ;
; -13.326 ; IR[4]       ; FPU:S08fpu|B[22] ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.861     ;
; -13.324 ; IR[4]       ; FPU:S08fpu|A[5]  ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.856     ;
; -13.324 ; IR[4]       ; FPU:S08fpu|A[6]  ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.856     ;
; -13.324 ; IR[4]       ; FPU:S08fpu|A[7]  ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.856     ;
; -13.324 ; IR[4]       ; FPU:S08fpu|A[8]  ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.856     ;
; -13.324 ; IR[4]       ; FPU:S08fpu|A[10] ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.856     ;
; -13.324 ; IR[4]       ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.856     ;
; -13.302 ; IR[5]       ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.837     ;
; -13.297 ; IR[6]       ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.832     ;
; -13.289 ; IR[7]       ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.831     ;
; -13.289 ; IR[7]       ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.831     ;
; -13.289 ; IR[7]       ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.831     ;
; -13.271 ; IR[5]       ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.497      ; 14.804     ;
; -13.271 ; IR[5]       ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.497      ; 14.804     ;
; -13.267 ; IR[2]       ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.809     ;
; -13.267 ; IR[2]       ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.809     ;
; -13.267 ; IR[2]       ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.809     ;
; -13.266 ; IR[6]       ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.497      ; 14.799     ;
; -13.266 ; IR[6]       ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.497      ; 14.799     ;
; -13.261 ; IR[7]       ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 14.826     ;
; -13.255 ; IR[7]       ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; 0.520      ; 14.811     ;
; -13.252 ; IR[7]       ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.794     ;
; -13.252 ; IR[7]       ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.794     ;
; -13.252 ; IR[7]       ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.794     ;
; -13.252 ; IR[7]       ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.794     ;
; -13.252 ; IR[7]       ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.794     ;
; -13.246 ; IR[4]       ; FPU:S08fpu|A[23] ; S08clk       ; clk50       ; 1.000        ; 0.497      ; 14.779     ;
; -13.239 ; IR[2]       ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 14.804     ;
; -13.234 ; IR[7]       ; FPU:S08fpu|B[15] ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.769     ;
; -13.233 ; IR[2]       ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; 0.520      ; 14.789     ;
; -13.233 ; IR[7]       ; FPU:S08fpu|B[9]  ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.768     ;
; -13.231 ; IR[1]       ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.773     ;
; -13.231 ; IR[1]       ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.773     ;
; -13.231 ; IR[1]       ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.773     ;
; -13.230 ; IR[2]       ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.772     ;
; -13.230 ; IR[2]       ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.772     ;
; -13.230 ; IR[2]       ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.772     ;
; -13.230 ; IR[2]       ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.772     ;
; -13.230 ; IR[2]       ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; 0.506      ; 14.772     ;
; -13.230 ; IR[7]       ; FPU:S08fpu|B[6]  ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.765     ;
; -13.230 ; IR[7]       ; FPU:S08fpu|S     ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.765     ;
; -13.229 ; IR[7]       ; FPU:S08fpu|B[1]  ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.764     ;
; -13.228 ; IR[7]       ; FPU:S08fpu|B[20] ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.763     ;
; -13.224 ; IR[7]       ; FPU:S08fpu|A[1]  ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.756     ;
; -13.224 ; IR[7]       ; FPU:S08fpu|A[4]  ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.756     ;
; -13.224 ; IR[7]       ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.756     ;
; -13.218 ; IR[7]       ; FPU:S08fpu|B[11] ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.753     ;
; -13.218 ; IR[7]       ; FPU:S08fpu|B[14] ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.753     ;
; -13.218 ; IR[7]       ; FPU:S08fpu|B[21] ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.753     ;
; -13.213 ; IR[7]       ; FPU:S08fpu|B[13] ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.748     ;
; -13.212 ; IR[2]       ; FPU:S08fpu|B[15] ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.747     ;
; -13.212 ; IR[7]       ; FPU:S08fpu|B[22] ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.747     ;
; -13.211 ; IR[4]       ; FPU:S08fpu|B[0]  ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.743     ;
; -13.211 ; IR[2]       ; FPU:S08fpu|B[9]  ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.746     ;
; -13.211 ; CPUstate[1] ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.743     ;
; -13.210 ; IR[7]       ; FPU:S08fpu|A[5]  ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.742     ;
; -13.210 ; IR[7]       ; FPU:S08fpu|A[6]  ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.742     ;
; -13.210 ; IR[7]       ; FPU:S08fpu|A[7]  ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.742     ;
; -13.210 ; IR[7]       ; FPU:S08fpu|A[8]  ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.742     ;
; -13.210 ; IR[7]       ; FPU:S08fpu|A[10] ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.742     ;
; -13.210 ; IR[7]       ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; 0.496      ; 14.742     ;
; -13.208 ; IR[2]       ; FPU:S08fpu|B[6]  ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.743     ;
; -13.208 ; IR[2]       ; FPU:S08fpu|S     ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.743     ;
; -13.207 ; IR[2]       ; FPU:S08fpu|B[1]  ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.742     ;
; -13.206 ; IR[2]       ; FPU:S08fpu|B[20] ; S08clk       ; clk50       ; 1.000        ; 0.499      ; 14.741     ;
+---------+-------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.853 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.012      ; 2.901      ;
; -1.828 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 2.861      ;
; -1.828 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 2.861      ;
; -1.828 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 2.861      ;
; -1.828 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 2.861      ;
; -1.720 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.012      ; 2.768      ;
; -1.695 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 2.728      ;
; -1.695 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 2.728      ;
; -1.695 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 2.728      ;
; -1.695 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 2.728      ;
; -1.558 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.012      ; 2.606      ;
; -1.553 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 2.591      ;
; -1.544 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.006      ; 2.586      ;
; -1.544 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.006      ; 2.586      ;
; -1.533 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 2.566      ;
; -1.533 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 2.566      ;
; -1.533 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 2.566      ;
; -1.533 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 2.566      ;
; -1.458 ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.009     ; 2.485      ;
; -1.420 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 2.458      ;
; -1.411 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.006      ; 2.453      ;
; -1.411 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.006      ; 2.453      ;
; -1.287 ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.323      ;
; -1.258 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 2.296      ;
; -1.249 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.006      ; 2.291      ;
; -1.249 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.006      ; 2.291      ;
; -1.127 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.164      ;
; -1.126 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.163      ;
; -1.107 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.004      ; 2.147      ;
; -1.094 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.131      ;
; -1.093 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.130      ;
; -1.070 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 2.105      ;
; -1.070 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 2.105      ;
; -1.070 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 2.105      ;
; -1.067 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.103      ;
; -1.066 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.102      ;
; -0.992 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 2.027      ;
; -0.992 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 2.027      ;
; -0.992 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 2.027      ;
; -0.991 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.015      ; 2.042      ;
; -0.985 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.022      ;
; -0.984 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.021      ;
; -0.898 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.934      ;
; -0.897 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.933      ;
; -0.891 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.927      ;
; -0.890 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.926      ;
; -0.855 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 1.890      ;
; -0.855 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 1.890      ;
; -0.855 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 1.890      ;
; -0.495 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.531      ;
; -0.310 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.346      ;
; -0.089 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.125      ;
; -0.083 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.119      ;
; -0.063 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.099      ;
; -0.040 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.076      ;
; -0.037 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.073      ;
; 0.024  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.012      ;
; 0.379  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sci:S08sci|baudgen[12]'                                                                                                          ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.204 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.498     ; 1.742      ;
; -1.075 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.503     ; 1.608      ;
; -1.021 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.493     ; 1.564      ;
; -1.018 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.505     ; 1.549      ;
; -0.993 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 2.028      ;
; -0.992 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 2.027      ;
; -0.970 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.505     ; 1.501      ;
; -0.893 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.929      ;
; -0.892 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.928      ;
; -0.837 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.873      ;
; -0.821 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.509     ; 1.348      ;
; -0.818 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.509     ; 1.345      ;
; -0.815 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.509     ; 1.342      ;
; -0.815 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.509     ; 1.342      ;
; -0.813 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.509     ; 1.340      ;
; -0.808 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.844      ;
; -0.808 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.844      ;
; -0.806 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.842      ;
; -0.803 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.839      ;
; -0.800 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.836      ;
; -0.763 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.798      ;
; -0.762 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.797      ;
; -0.757 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.510     ; 1.283      ;
; -0.757 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.510     ; 1.283      ;
; -0.752 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.502     ; 1.286      ;
; -0.750 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.503     ; 1.283      ;
; -0.738 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.509     ; 1.265      ;
; -0.738 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.509     ; 1.265      ;
; -0.663 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.699      ;
; -0.662 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.697      ;
; -0.662 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.698      ;
; -0.661 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.696      ;
; -0.607 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.643      ;
; -0.578 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.614      ;
; -0.578 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.614      ;
; -0.576 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.612      ;
; -0.573 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.609      ;
; -0.571 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.509     ; 1.098      ;
; -0.571 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.509     ; 1.098      ;
; -0.570 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.606      ;
; -0.562 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.598      ;
; -0.561 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.597      ;
; -0.543 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.578      ;
; -0.542 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.577      ;
; -0.506 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.542      ;
; -0.477 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.513      ;
; -0.477 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.513      ;
; -0.475 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.511      ;
; -0.472 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.508      ;
; -0.469 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.505      ;
; -0.443 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.479      ;
; -0.442 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.478      ;
; -0.387 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.423      ;
; -0.358 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.394      ;
; -0.358 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.394      ;
; -0.356 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.392      ;
; -0.353 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.389      ;
; -0.350 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.386      ;
; -0.260 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.296      ;
; -0.256 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.292      ;
; -0.254 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.289      ;
; -0.249 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.286      ;
; -0.216 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.252      ;
; -0.202 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.238      ;
; -0.160 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.196      ;
; -0.086 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.122      ;
; -0.050 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.086      ;
; -0.047 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.083      ;
; -0.036 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.072      ;
; 0.031  ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.005      ;
; 0.032  ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.004      ;
; 0.121  ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.915      ;
; 0.216  ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.820      ;
; 0.244  ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.792      ;
; 0.379  ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk50'                                                                                                                   ;
+--------+------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                  ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; -1.602 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.690      ; 1.604      ;
; -1.407 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.690      ; 1.799      ;
; -1.102 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.690      ; 1.604      ;
; -1.078 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.690      ; 2.128      ;
; -1.005 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.690      ; 2.201      ;
; -1.004 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.690      ; 2.202      ;
; -0.951 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.690      ; 2.255      ;
; -0.950 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.690      ; 2.256      ;
; -0.907 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.690      ; 1.799      ;
; -0.823 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.690      ; 2.383      ;
; -0.751 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.690      ; 2.455      ;
; -0.751 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.690      ; 2.455      ;
; -0.578 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.690      ; 2.128      ;
; -0.505 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.690      ; 2.201      ;
; -0.504 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.690      ; 2.202      ;
; -0.451 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.690      ; 2.255      ;
; -0.450 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.690      ; 2.256      ;
; -0.323 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12]   ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.690      ; 2.383      ;
; -0.251 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11]   ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.690      ; 2.455      ;
; -0.251 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10]   ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.690      ; 2.455      ;
; 0.047  ; sci:S08sci|txdstate[1] ; sci:S08sci|prevtxdstate1 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.509      ; 0.822      ;
; 0.049  ; sci:S08sci|txdstate[1] ; sci:S08sci|prevtxdstate9 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.509      ; 0.824      ;
; 0.177  ; sci:S08sci|txdstate[0] ; sci:S08sci|prevtxdstate1 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.509      ; 0.952      ;
; 0.178  ; sci:S08sci|txdstate[0] ; sci:S08sci|prevtxdstate9 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.509      ; 0.953      ;
; 0.267  ; sci:S08sci|txdstate[2] ; sci:S08sci|prevtxdstate1 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.509      ; 1.042      ;
; 0.276  ; sci:S08sci|txdstate[2] ; sci:S08sci|prevtxdstate9 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.509      ; 1.051      ;
; 0.386  ; sci:S08sci|rcvstate[2] ; sci:S08sci|prevrcvstate7 ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.315      ; 0.967      ;
; 0.391  ; clkdiv[0]              ; clkdiv[0]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; sci:S08sci|baudgen[5]  ; sci:S08sci|baudgen[5]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|DivState    ; FPU:S08fpu|DivState      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|inloc[0]    ; FPU:S08fpu|inloc[0]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|inloc[1]    ; FPU:S08fpu|inloc[1]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|SBit        ; FPU:S08fpu|SBit          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|MulState.00   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|mA[23]      ; FPU:S08fpu|mA[23]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|outloc[0]   ; FPU:S08fpu|outloc[0]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|outloc[1]   ; FPU:S08fpu|outloc[1]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; sci:S08sci|rdrf        ; sci:S08sci|rdrf          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.441  ; sci:S08sci|txdstate[3] ; sci:S08sci|prevtxdstate1 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.509      ; 1.216      ;
; 0.482  ; sci:S08sci|txdstate[3] ; sci:S08sci|prevtxdstate9 ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.509      ; 1.257      ;
; 0.496  ; sci:S08sci|rcvstate[0] ; sci:S08sci|prevrcvstate7 ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.315      ; 1.077      ;
; 0.526  ; clkdiv[27]             ; clkdiv[27]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.792      ;
; 0.547  ; FPU:S08fpu|outloc[0]   ; FPU:S08fpu|outloc[1]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.813      ;
; 0.559  ; sci:S08sci|rcvstate[1] ; sci:S08sci|prevrcvstate7 ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.315      ; 1.140      ;
; 0.616  ; sci:S08sci|rcvstate[1] ; sci:S08sci|rdrf          ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.315      ; 1.197      ;
; 0.658  ; FPU:S08fpu|mA[3]       ; FPU:S08fpu|mA[2]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.924      ;
; 0.662  ; FPU:S08fpu|P[7]        ; FPU:S08fpu|P[6]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.928      ;
; 0.667  ; FPU:S08fpu|X[1]        ; FPU:S08fpu|mA[1]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.933      ;
; 0.669  ; FPU:S08fpu|Q[3]        ; FPU:S08fpu|Res[3]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.935      ;
; 0.674  ; FPU:S08fpu|P[4]        ; FPU:S08fpu|P[3]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.940      ;
; 0.678  ; FPU:S08fpu|Q[20]       ; FPU:S08fpu|Q[21]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.944      ;
; 0.678  ; FPU:S08fpu|Q[22]       ; FPU:S08fpu|Q[23]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.944      ;
; 0.678  ; FPU:S08fpu|MulState.10 ; FPU:S08fpu|P[2]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.944      ;
; 0.681  ; FPU:S08fpu|Q[0]        ; FPU:S08fpu|Q[1]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.947      ;
; 0.681  ; FPU:S08fpu|Q[3]        ; FPU:S08fpu|Q[4]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.947      ;
; 0.681  ; FPU:S08fpu|MulState.10 ; FPU:S08fpu|P[4]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.947      ;
; 0.681  ; FPU:S08fpu|Q[16]       ; FPU:S08fpu|Res[16]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.947      ;
; 0.683  ; FPU:S08fpu|Q[6]        ; FPU:S08fpu|Res[6]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.949      ;
; 0.687  ; FPU:S08fpu|P[24]       ; FPU:S08fpu|P[12]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.953      ;
; 0.689  ; FPU:S08fpu|Q[4]        ; FPU:S08fpu|Q[5]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.955      ;
; 0.689  ; FPU:S08fpu|Q[14]       ; FPU:S08fpu|Q[15]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.955      ;
; 0.690  ; FPU:S08fpu|Q[6]        ; FPU:S08fpu|Q[7]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.956      ;
; 0.690  ; FPU:S08fpu|Q[16]       ; FPU:S08fpu|Q[17]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.956      ;
; 0.694  ; FPU:S08fpu|Q[8]        ; FPU:S08fpu|Q[9]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.960      ;
; 0.696  ; FPU:S08fpu|P[24]       ; FPU:S08fpu|P[13]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.962      ;
; 0.697  ; FPU:S08fpu|Q[19]       ; FPU:S08fpu|Q[20]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.963      ;
; 0.697  ; FPU:S08fpu|P[24]       ; FPU:S08fpu|P[16]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.963      ;
; 0.710  ; FPU:S08fpu|P[17]       ; FPU:S08fpu|Res[17]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.976      ;
; 0.726  ; FPU:S08fpu|DivState    ; FPU:S08fpu|A[2]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.992      ;
; 0.731  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|mA[16]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.997      ;
; 0.737  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|mA[19]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.003      ;
; 0.737  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|mA[18]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.003      ;
; 0.739  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|mA[17]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.005      ;
; 0.740  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|mA[21]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.006      ;
; 0.743  ; FPU:S08fpu|mA[6]       ; FPU:S08fpu|mA[5]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.009      ;
; 0.744  ; FPU:S08fpu|mA[14]      ; FPU:S08fpu|mA[13]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.010      ;
; 0.764  ; sci:S08sci|rcvstate[2] ; sci:S08sci|rdrf          ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.315      ; 1.345      ;
; 0.788  ; clkdiv[14]             ; clkdiv[14]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.054      ;
; 0.794  ; clkdiv[7]              ; clkdiv[7]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.060      ;
; 0.794  ; FPU:S08fpu|P[5]        ; FPU:S08fpu|P[4]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.060      ;
; 0.795  ; clkdiv[5]              ; clkdiv[5]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; clkdiv[9]              ; clkdiv[9]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.061      ;
; 0.798  ; FPU:S08fpu|mA[5]       ; FPU:S08fpu|mA[4]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.064      ;
; 0.802  ; clkdiv[2]              ; clkdiv[2]                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; clkdiv[16]             ; clkdiv[16]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.068      ;
; 0.803  ; clkdiv[11]             ; clkdiv[11]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.069      ;
; 0.803  ; clkdiv[12]             ; clkdiv[12]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.069      ;
; 0.803  ; clkdiv[18]             ; clkdiv[18]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.069      ;
; 0.803  ; clkdiv[23]             ; clkdiv[23]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.069      ;
; 0.803  ; clkdiv[25]             ; clkdiv[25]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.069      ;
; 0.803  ; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgen[2]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.069      ;
; 0.804  ; FPU:S08fpu|P[1]        ; FPU:S08fpu|P[0]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.070      ;
; 0.805  ; clkdiv[15]             ; clkdiv[15]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; FPU:S08fpu|Q[13]       ; FPU:S08fpu|Q[13]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; FPU:S08fpu|P[21]       ; FPU:S08fpu|P[20]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; clkdiv[21]             ; clkdiv[21]               ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FPU:S08fpu|Q[9]        ; FPU:S08fpu|Q[9]          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FPU:S08fpu|Q[10]       ; FPU:S08fpu|Q[10]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FPU:S08fpu|Q[11]       ; FPU:S08fpu|Q[11]         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FPU:S08fpu|DivDone     ; FPU:S08fpu|Res[19]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
+--------+------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'S08clk'                                                                               ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; A[2]        ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[7]        ; A[7]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[6]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; C           ; C           ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[3]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CPUstate[1] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CPUstate[0] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CPUstate[2] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.805 ; SP[6]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; SP[8]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; SP[1]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; SP[4]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.076      ;
; 0.841 ; A[3]        ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.107      ;
; 0.890 ; CPUstate[1] ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 1.157      ;
; 0.890 ; CPUstate[1] ; PC[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 1.157      ;
; 0.944 ; A[4]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.210      ;
; 0.977 ; SP[9]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.243      ;
; 0.978 ; SP[5]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.244      ;
; 0.984 ; SP[7]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.250      ;
; 0.985 ; SP[2]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.251      ;
; 1.083 ; gotoreset   ; CPUstate[0] ; clk50        ; S08clk      ; 0.000        ; -0.528     ; 0.821      ;
; 1.084 ; gotoreset   ; CPUstate[1] ; clk50        ; S08clk      ; 0.000        ; -0.528     ; 0.822      ;
; 1.182 ; SP[0]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.448      ;
; 1.188 ; SP[0]       ; SP[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; SP[6]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; SP[8]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.455      ;
; 1.192 ; SP[1]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.458      ;
; 1.194 ; HX[3]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.460      ;
; 1.221 ; SP[3]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.487      ;
; 1.242 ; CPUstate[1] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.508      ;
; 1.253 ; SP[0]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.519      ;
; 1.259 ; SP[6]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.525      ;
; 1.263 ; SP[1]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.529      ;
; 1.275 ; CPUstate[1] ; PC[5]       ; S08clk       ; S08clk      ; 0.000        ; -0.018     ; 1.523      ;
; 1.285 ; SP[4]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.551      ;
; 1.292 ; CPUstate[2] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.558      ;
; 1.323 ; CPUstate[1] ; PC[0]       ; S08clk       ; S08clk      ; 0.000        ; -0.003     ; 1.586      ;
; 1.323 ; CPUstate[1] ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; -0.003     ; 1.586      ;
; 1.324 ; SP[0]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.590      ;
; 1.326 ; CPUstate[1] ; PC[1]       ; S08clk       ; S08clk      ; 0.000        ; -0.003     ; 1.589      ;
; 1.326 ; HX[7]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.592      ;
; 1.328 ; CPUstate[1] ; PC[4]       ; S08clk       ; S08clk      ; 0.000        ; -0.003     ; 1.591      ;
; 1.330 ; SP[6]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; CPUstate[1] ; PC[6]       ; S08clk       ; S08clk      ; 0.000        ; -0.003     ; 1.594      ;
; 1.334 ; SP[1]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.600      ;
; 1.356 ; SP[4]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.622      ;
; 1.361 ; SP[5]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.627      ;
; 1.367 ; A[0]        ; A[0]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.633      ;
; 1.367 ; SP[7]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.633      ;
; 1.368 ; SP[2]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.634      ;
; 1.369 ; A[5]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.635      ;
; 1.382 ; A[1]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.648      ;
; 1.384 ; HX[5]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.650      ;
; 1.395 ; SP[0]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.661      ;
; 1.404 ; CPUstate[0] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.670      ;
; 1.427 ; SP[4]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.693      ;
; 1.432 ; SP[5]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.698      ;
; 1.438 ; SP[7]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.704      ;
; 1.439 ; SP[2]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.705      ;
; 1.475 ; gotoreset   ; CPUstate[2] ; clk50        ; S08clk      ; 0.000        ; -0.528     ; 1.213      ;
; 1.493 ; SP[1]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.759      ;
; 1.498 ; SP[4]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.764      ;
; 1.503 ; SP[5]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.769      ;
; 1.535 ; A[6]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.801      ;
; 1.544 ; A[7]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.002      ; 1.812      ;
; 1.554 ; SP[0]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.820      ;
; 1.559 ; HX[2]       ; HX[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.825      ;
; 1.564 ; SP[1]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.830      ;
; 1.566 ; A[4]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; -0.002     ; 1.830      ;
; 1.569 ; SP[4]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.835      ;
; 1.574 ; SP[5]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.840      ;
; 1.581 ; HX[9]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.847      ;
; 1.594 ; HX[0]       ; HX[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.860      ;
; 1.598 ; SP[2]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.864      ;
; 1.604 ; SP[3]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.870      ;
; 1.625 ; SP[0]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.891      ;
; 1.635 ; SP[1]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.901      ;
; 1.645 ; IR[0]       ; A[7]        ; S08clk       ; S08clk      ; 0.000        ; 0.006      ; 1.917      ;
; 1.652 ; HX[3]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.918      ;
; 1.669 ; SP[2]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.935      ;
; 1.696 ; SP[0]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.962      ;
; 1.706 ; SP[1]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.972      ;
; 1.718 ; HX[3]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.984      ;
; 1.740 ; SP[2]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.006      ;
; 1.763 ; HX[0]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.029      ;
; 1.763 ; SP[3]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.029      ;
; 1.767 ; SP[0]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.033      ;
; 1.777 ; SP[1]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.043      ;
; 1.782 ; MAR[8]      ; PC[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.015      ; 2.063      ;
; 1.783 ; CPUstate[1] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.049      ;
; 1.804 ; HX[4]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.070      ;
; 1.809 ; PC[3]       ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.075      ;
; 1.811 ; SP[2]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.077      ;
; 1.811 ; HX[2]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.077      ;
; 1.819 ; PC[7]       ; PC[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.085      ;
; 1.826 ; HX[0]       ; HX[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.092      ;
; 1.834 ; SP[3]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.100      ;
; 1.838 ; SP[0]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.104      ;
; 1.861 ; CPUstate[0] ; PC[5]       ; S08clk       ; S08clk      ; 0.000        ; -0.018     ; 2.109      ;
; 1.877 ; A[0]        ; C           ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.143      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.391 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.746 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.012      ;
; 0.807 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.073      ;
; 0.810 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.076      ;
; 0.833 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.099      ;
; 0.853 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.119      ;
; 0.859 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.125      ;
; 0.959 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.224      ;
; 1.080 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.346      ;
; 1.211 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.476      ;
; 1.265 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.531      ;
; 1.295 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.560      ;
; 1.351 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.616      ;
; 1.352 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.617      ;
; 1.414 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.680      ;
; 1.447 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.713      ;
; 1.448 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.714      ;
; 1.483 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.748      ;
; 1.484 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.749      ;
; 1.574 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.839      ;
; 1.575 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 1.840      ;
; 1.594 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.860      ;
; 1.754 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.021      ;
; 1.755 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.022      ;
; 1.761 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.015      ; 2.042      ;
; 1.863 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.130      ;
; 1.864 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.131      ;
; 1.877 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.004      ; 2.147      ;
; 1.896 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.163      ;
; 1.897 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.164      ;
; 2.019 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.006      ; 2.291      ;
; 2.019 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.006      ; 2.291      ;
; 2.028 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 2.296      ;
; 2.057 ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 2.323      ;
; 2.181 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.006      ; 2.453      ;
; 2.181 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.006      ; 2.453      ;
; 2.190 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 2.458      ;
; 2.228 ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.009     ; 2.485      ;
; 2.303 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 2.566      ;
; 2.303 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 2.566      ;
; 2.303 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 2.566      ;
; 2.303 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 2.566      ;
; 2.314 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.006      ; 2.586      ;
; 2.314 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.006      ; 2.586      ;
; 2.323 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 2.591      ;
; 2.328 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.012      ; 2.606      ;
; 2.465 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 2.728      ;
; 2.465 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 2.728      ;
; 2.465 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 2.728      ;
; 2.465 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 2.728      ;
; 2.490 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.012      ; 2.768      ;
; 2.598 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 2.861      ;
; 2.598 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 2.861      ;
; 2.598 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 2.861      ;
; 2.598 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 2.861      ;
; 2.623 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.012      ; 2.901      ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sci:S08sci|baudgen[12]'                                                                                                          ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.391 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.526 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.792      ;
; 0.554 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.820      ;
; 0.649 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.915      ;
; 0.738 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.004      ;
; 0.739 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.005      ;
; 0.806 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.072      ;
; 0.817 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.083      ;
; 0.820 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.086      ;
; 0.856 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.122      ;
; 0.930 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.196      ;
; 0.972 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.238      ;
; 0.986 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.252      ;
; 1.019 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.286      ;
; 1.024 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.289      ;
; 1.026 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.292      ;
; 1.030 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.296      ;
; 1.120 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.386      ;
; 1.123 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.389      ;
; 1.126 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.392      ;
; 1.128 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.394      ;
; 1.128 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.394      ;
; 1.157 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.423      ;
; 1.212 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.478      ;
; 1.213 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.479      ;
; 1.239 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.505      ;
; 1.242 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.508      ;
; 1.245 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.511      ;
; 1.247 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.513      ;
; 1.247 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.513      ;
; 1.276 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.542      ;
; 1.312 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.577      ;
; 1.313 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.578      ;
; 1.331 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.597      ;
; 1.332 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.598      ;
; 1.340 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.606      ;
; 1.341 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.509     ; 1.098      ;
; 1.341 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.509     ; 1.098      ;
; 1.343 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.609      ;
; 1.346 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.612      ;
; 1.348 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.614      ;
; 1.348 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.614      ;
; 1.377 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.643      ;
; 1.431 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.696      ;
; 1.432 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.698      ;
; 1.432 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.697      ;
; 1.433 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.699      ;
; 1.508 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.509     ; 1.265      ;
; 1.508 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.509     ; 1.265      ;
; 1.520 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.503     ; 1.283      ;
; 1.522 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.502     ; 1.286      ;
; 1.527 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.510     ; 1.283      ;
; 1.527 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.510     ; 1.283      ;
; 1.532 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.797      ;
; 1.533 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.798      ;
; 1.570 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.836      ;
; 1.573 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.839      ;
; 1.576 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.842      ;
; 1.578 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.844      ;
; 1.578 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.844      ;
; 1.583 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.509     ; 1.340      ;
; 1.585 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.509     ; 1.342      ;
; 1.585 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.509     ; 1.342      ;
; 1.588 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.509     ; 1.345      ;
; 1.591 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.509     ; 1.348      ;
; 1.662 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.928      ;
; 1.663 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.929      ;
; 1.740 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.505     ; 1.501      ;
; 1.762 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 2.027      ;
; 1.763 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 2.028      ;
; 1.788 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.505     ; 1.549      ;
; 1.791 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.493     ; 1.564      ;
; 1.845 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.503     ; 1.608      ;
; 1.974 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.498     ; 1.742      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk50'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk50 ; Rise       ; clk50                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[13]                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'S08clk'                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[9]       ;
+--------+--------------+----------------+------------------+--------+------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 1.759  ; 1.759  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; -0.479 ; -0.479 ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 1.759  ; 1.759  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 1.662  ; 1.662  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; 3.681  ; 3.681  ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; 4.435  ; 4.435  ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; 6.081  ; 6.081  ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.709  ; 0.709  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.709  ; 0.709  ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; -0.587 ; -0.587 ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; -0.951 ; -0.951 ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; -3.451 ; -3.451 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; -4.205 ; -4.205 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; -5.032 ; -5.032 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 11.149 ; 11.149 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 9.922  ; 9.922  ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 9.045  ; 9.045  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 9.290  ; 9.290  ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 9.269  ; 9.269  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 11.149 ; 11.149 ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 10.430 ; 10.430 ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 10.598 ; 10.598 ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 9.923  ; 9.923  ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 10.780 ; 10.780 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 10.589 ; 10.589 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 10.984 ; 10.984 ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 10.964 ; 10.964 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 9.955  ; 9.955  ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 10.685 ; 10.685 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 16.486 ; 16.486 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 14.701 ; 14.701 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 14.645 ; 14.645 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 14.684 ; 14.684 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 14.762 ; 14.762 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 14.403 ; 14.403 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 14.416 ; 14.416 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 14.466 ; 14.466 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 16.060 ; 16.060 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 16.067 ; 16.067 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 16.099 ; 16.099 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 16.035 ; 16.035 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 16.068 ; 16.068 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 16.486 ; 16.486 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 16.186 ; 16.186 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 13.355 ; 13.355 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 14.066 ; 14.066 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 13.162 ; 13.162 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 14.363 ; 14.363 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 14.284 ; 14.284 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 14.357 ; 14.357 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 22.056 ; 22.056 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 20.935 ; 20.935 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 19.783 ; 19.783 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 20.061 ; 20.061 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 19.813 ; 19.813 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 19.900 ; 19.900 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 20.619 ; 20.619 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 19.711 ; 19.711 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 20.959 ; 20.959 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 20.837 ; 20.837 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 20.943 ; 20.943 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 20.171 ; 20.171 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 21.975 ; 21.975 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 21.735 ; 21.735 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 22.056 ; 22.056 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 9.933  ; 9.933  ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 9.462  ; 9.462  ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 9.875  ; 9.875  ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 8.772  ; 8.772  ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 8.560  ; 8.560  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 9.100  ; 9.100  ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 9.933  ; 9.933  ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 9.290  ; 9.290  ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 10.287 ; 10.287 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 17.622 ; 17.622 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 16.096 ; 16.096 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 15.715 ; 15.715 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 15.960 ; 15.960 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 15.713 ; 15.713 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 15.998 ; 15.998 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 16.692 ; 16.692 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 15.791 ; 15.791 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 16.525 ; 16.525 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 16.403 ; 16.403 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 16.509 ; 16.509 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 15.737 ; 15.737 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 17.541 ; 17.541 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 17.301 ; 17.301 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 17.622 ; 17.622 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 13.557 ; 13.557 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 12.348 ; 12.348 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 11.398 ; 11.398 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 11.676 ; 11.676 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 11.428 ; 11.428 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 11.374 ; 11.374 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 12.068 ; 12.068 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 11.167 ; 11.167 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 12.460 ; 12.460 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 12.338 ; 12.338 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 12.444 ; 12.444 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 11.672 ; 11.672 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 13.476 ; 13.476 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 13.236 ; 13.236 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 13.557 ; 13.557 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 8.964  ; 8.964  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 8.024  ; 8.024  ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 9.383  ; 9.383  ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 8.511  ; 8.511  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 8.755  ; 8.755  ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 8.734  ; 8.734  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 8.744  ; 8.744  ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 8.024  ; 8.024  ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 8.223  ; 8.223  ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 8.350  ; 8.350  ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 9.208  ; 9.208  ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 9.014  ; 9.014  ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 9.411  ; 9.411  ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 9.392  ; 9.392  ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 8.382  ; 8.382  ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 9.116  ; 9.116  ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 8.193  ; 8.193  ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 8.492  ; 8.492  ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 8.465  ; 8.465  ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 8.477  ; 8.477  ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 8.555  ; 8.555  ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 8.193  ; 8.193  ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 8.206  ; 8.206  ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 8.261  ; 8.261  ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 10.119 ; 10.119 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 10.130 ; 10.130 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 10.166 ; 10.166 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 10.103 ; 10.103 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 10.132 ; 10.132 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 10.556 ; 10.556 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 10.257 ; 10.257 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 8.582  ; 8.582  ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 8.979  ; 8.979  ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 8.341  ; 8.341  ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 9.244  ; 9.244  ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 9.165  ; 9.165  ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 9.238  ; 9.238  ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 9.492  ; 9.492  ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 10.194 ; 10.194 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 9.813  ; 9.813  ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 10.058 ; 10.058 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 9.811  ; 9.811  ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 9.703  ; 9.703  ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 10.395 ; 10.395 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 9.492  ; 9.492  ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 10.482 ; 10.482 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 10.360 ; 10.360 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 9.861  ; 9.861  ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 9.694  ; 9.694  ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 10.891 ; 10.891 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 10.238 ; 10.238 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 10.971 ; 10.971 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 8.064  ; 8.064  ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 8.966  ; 8.966  ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 9.366  ; 9.366  ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 8.275  ; 8.275  ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 8.064  ; 8.064  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 8.605  ; 8.605  ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 9.438  ; 9.438  ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 8.801  ; 8.801  ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 9.504  ; 9.504  ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 11.448 ; 11.448 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 11.981 ; 11.981 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 11.600 ; 11.600 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 11.845 ; 11.845 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 11.598 ; 11.598 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 11.883 ; 11.883 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 12.577 ; 12.577 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 11.676 ; 11.676 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 12.384 ; 12.384 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 12.293 ; 12.293 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 11.448 ; 11.448 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 11.594 ; 11.594 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 12.483 ; 12.483 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 12.301 ; 12.301 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 12.563 ; 12.563 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 10.329 ; 10.329 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 11.349 ; 11.349 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 10.957 ; 10.957 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 11.202 ; 11.202 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 10.962 ; 10.962 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 10.960 ; 10.960 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 11.683 ; 11.683 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 10.784 ; 10.784 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 11.157 ; 11.157 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 11.067 ; 11.067 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 10.329 ; 10.329 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 10.366 ; 10.366 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 11.359 ; 11.359 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 10.706 ; 10.706 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 11.439 ; 11.439 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 8.964  ; 8.964  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 6.825 ; 6.825 ; 6.825 ; 6.825 ;
; clksel[1]  ; clkdisp     ; 9.063 ; 9.063 ; 9.063 ; 9.063 ;
; clksel[2]  ; clkdisp     ; 8.966 ; 8.966 ; 8.966 ; 8.966 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 6.825 ; 6.825 ; 6.825 ; 6.825 ;
; clksel[1]  ; clkdisp     ; 8.121 ; 8.121 ; 8.121 ; 8.121 ;
; clksel[2]  ; clkdisp     ; 8.485 ; 8.485 ; 8.485 ; 8.485 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; S08clk                 ; -6.143 ; -277.013      ;
; clk50                  ; -5.365 ; -1214.999     ;
; sci:S08sci|baudgen[10] ; -0.387 ; -2.686        ;
; sci:S08sci|baudgen[12] ; -0.094 ; -0.141        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -1.229 ; -5.388        ;
; S08clk                 ; 0.215  ; 0.000         ;
; sci:S08sci|baudgen[10] ; 0.215  ; 0.000         ;
; sci:S08sci|baudgen[12] ; 0.215  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -2.000 ; -495.300      ;
; S08clk                 ; -0.500 ; -60.000       ;
; sci:S08sci|baudgen[10] ; -0.500 ; -14.000       ;
; sci:S08sci|baudgen[12] ; -0.500 ; -13.000       ;
+------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'S08clk'                                                                           ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; -6.143 ; IR[4]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 7.178      ;
; -6.110 ; IR[4]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 7.149      ;
; -6.093 ; IR[7]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 7.128      ;
; -6.087 ; IR[2]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 7.122      ;
; -6.073 ; IR[4]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 7.112      ;
; -6.065 ; IR[1]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 7.100      ;
; -6.061 ; IR[6]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 7.096      ;
; -6.060 ; IR[7]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 7.099      ;
; -6.054 ; IR[2]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 7.093      ;
; -6.032 ; IR[4]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 7.067      ;
; -6.032 ; IR[1]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 7.071      ;
; -6.028 ; IR[6]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 7.067      ;
; -6.023 ; IR[7]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 7.062      ;
; -6.017 ; IR[2]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 7.056      ;
; -6.016 ; IR[5]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 7.051      ;
; -6.015 ; CPUstate[1] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 7.047      ;
; -5.995 ; IR[1]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 7.034      ;
; -5.991 ; IR[6]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 7.030      ;
; -5.983 ; IR[5]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 7.022      ;
; -5.982 ; CPUstate[1] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 7.018      ;
; -5.982 ; IR[7]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 7.017      ;
; -5.976 ; IR[2]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 7.011      ;
; -5.971 ; CPUstate[0] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 7.003      ;
; -5.961 ; IR[4]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.998      ;
; -5.954 ; IR[3]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.989      ;
; -5.954 ; IR[1]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.989      ;
; -5.950 ; IR[6]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.985      ;
; -5.950 ; IR[0]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.985      ;
; -5.946 ; IR[5]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 6.985      ;
; -5.945 ; CPUstate[1] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 6.981      ;
; -5.938 ; CPUstate[0] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 6.974      ;
; -5.930 ; IR[4]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 6.968      ;
; -5.921 ; IR[3]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 6.960      ;
; -5.917 ; IR[0]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 6.956      ;
; -5.911 ; IR[7]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.948      ;
; -5.905 ; IR[5]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.940      ;
; -5.905 ; IR[2]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.942      ;
; -5.904 ; CPUstate[1] ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 6.936      ;
; -5.903 ; CPUstate[2] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 6.935      ;
; -5.901 ; CPUstate[0] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 6.937      ;
; -5.884 ; IR[3]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 6.923      ;
; -5.883 ; IR[1]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.920      ;
; -5.880 ; IR[0]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.007      ; 6.919      ;
; -5.880 ; IR[7]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 6.918      ;
; -5.879 ; IR[6]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.916      ;
; -5.874 ; IR[2]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 6.912      ;
; -5.872 ; IR[4]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.909      ;
; -5.870 ; CPUstate[2] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 6.906      ;
; -5.860 ; CPUstate[0] ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 6.892      ;
; -5.852 ; IR[1]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 6.890      ;
; -5.848 ; IR[6]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 6.886      ;
; -5.843 ; IR[3]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.878      ;
; -5.839 ; IR[0]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.874      ;
; -5.834 ; IR[5]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.871      ;
; -5.833 ; CPUstate[1] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.867      ;
; -5.833 ; CPUstate[2] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.004      ; 6.869      ;
; -5.822 ; IR[7]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.859      ;
; -5.816 ; IR[2]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.853      ;
; -5.803 ; IR[5]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 6.841      ;
; -5.802 ; CPUstate[1] ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.837      ;
; -5.794 ; IR[1]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.831      ;
; -5.792 ; CPUstate[2] ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 6.824      ;
; -5.790 ; IR[6]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.827      ;
; -5.789 ; CPUstate[0] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.823      ;
; -5.772 ; IR[3]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.809      ;
; -5.768 ; IR[0]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.805      ;
; -5.758 ; CPUstate[0] ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.793      ;
; -5.754 ; IR[4]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.791      ;
; -5.749 ; IR[4]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.786      ;
; -5.745 ; IR[5]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.782      ;
; -5.744 ; CPUstate[1] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.778      ;
; -5.742 ; IR[4]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.779      ;
; -5.741 ; IR[3]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 6.779      ;
; -5.737 ; IR[0]       ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 6.775      ;
; -5.721 ; CPUstate[2] ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.755      ;
; -5.704 ; IR[7]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.741      ;
; -5.700 ; CPUstate[0] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.734      ;
; -5.699 ; IR[7]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.736      ;
; -5.698 ; IR[4]       ; HX[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.013     ; 6.717      ;
; -5.698 ; IR[2]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.735      ;
; -5.695 ; IR[4]       ; HX[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.013     ; 6.714      ;
; -5.693 ; IR[2]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.730      ;
; -5.692 ; IR[7]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.729      ;
; -5.690 ; CPUstate[2] ; C       ; S08clk       ; S08clk      ; 1.000        ; 0.003      ; 6.725      ;
; -5.686 ; IR[2]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.723      ;
; -5.683 ; IR[3]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.720      ;
; -5.679 ; IR[0]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.716      ;
; -5.676 ; IR[1]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.713      ;
; -5.672 ; IR[6]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.709      ;
; -5.671 ; IR[1]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.708      ;
; -5.667 ; IR[6]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.704      ;
; -5.664 ; IR[1]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.701      ;
; -5.660 ; IR[6]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.697      ;
; -5.648 ; IR[7]       ; HX[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.013     ; 6.667      ;
; -5.645 ; IR[7]       ; HX[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.013     ; 6.664      ;
; -5.642 ; IR[2]       ; HX[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.013     ; 6.661      ;
; -5.639 ; IR[2]       ; HX[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.013     ; 6.658      ;
; -5.632 ; CPUstate[2] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.666      ;
; -5.627 ; IR[5]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.664      ;
; -5.626 ; CPUstate[1] ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.660      ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk50'                                                                                     ;
+--------+-------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------------+--------------+-------------+--------------+------------+------------+
; -5.365 ; IR[4]       ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.290      ; 6.687      ;
; -5.315 ; IR[7]       ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.290      ; 6.637      ;
; -5.312 ; IR[4]       ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.637      ;
; -5.312 ; IR[4]       ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.637      ;
; -5.312 ; IR[4]       ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.637      ;
; -5.309 ; IR[2]       ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.290      ; 6.631      ;
; -5.290 ; IR[4]       ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.615      ;
; -5.290 ; IR[4]       ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.615      ;
; -5.290 ; IR[4]       ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.615      ;
; -5.290 ; IR[4]       ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.615      ;
; -5.290 ; IR[4]       ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.615      ;
; -5.289 ; IR[4]       ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.284      ; 6.605      ;
; -5.289 ; IR[4]       ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.284      ; 6.605      ;
; -5.287 ; IR[1]       ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.290      ; 6.609      ;
; -5.283 ; IR[6]       ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.290      ; 6.605      ;
; -5.282 ; IR[4]       ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; 0.315      ; 6.629      ;
; -5.280 ; IR[4]       ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; 0.307      ; 6.619      ;
; -5.276 ; IR[4]       ; FPU:S08fpu|A[1]  ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.595      ;
; -5.276 ; IR[4]       ; FPU:S08fpu|A[4]  ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.595      ;
; -5.276 ; IR[4]       ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.595      ;
; -5.268 ; IR[4]       ; FPU:S08fpu|A[5]  ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.587      ;
; -5.268 ; IR[4]       ; FPU:S08fpu|A[6]  ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.587      ;
; -5.268 ; IR[4]       ; FPU:S08fpu|A[7]  ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.587      ;
; -5.268 ; IR[4]       ; FPU:S08fpu|A[8]  ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.587      ;
; -5.268 ; IR[4]       ; FPU:S08fpu|A[10] ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.587      ;
; -5.268 ; IR[4]       ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.587      ;
; -5.262 ; IR[7]       ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.587      ;
; -5.262 ; IR[7]       ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.587      ;
; -5.262 ; IR[7]       ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.587      ;
; -5.256 ; IR[2]       ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.581      ;
; -5.256 ; IR[2]       ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.581      ;
; -5.256 ; IR[2]       ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.581      ;
; -5.240 ; IR[7]       ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.565      ;
; -5.240 ; IR[7]       ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.565      ;
; -5.240 ; IR[7]       ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.565      ;
; -5.240 ; IR[7]       ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.565      ;
; -5.240 ; IR[7]       ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.565      ;
; -5.239 ; IR[7]       ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.284      ; 6.555      ;
; -5.239 ; IR[7]       ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.284      ; 6.555      ;
; -5.238 ; IR[5]       ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.290      ; 6.560      ;
; -5.237 ; CPUstate[1] ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.556      ;
; -5.234 ; IR[2]       ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.559      ;
; -5.234 ; IR[2]       ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.559      ;
; -5.234 ; IR[2]       ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.559      ;
; -5.234 ; IR[2]       ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.559      ;
; -5.234 ; IR[2]       ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.559      ;
; -5.234 ; IR[1]       ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.559      ;
; -5.234 ; IR[1]       ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.559      ;
; -5.234 ; IR[1]       ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.559      ;
; -5.233 ; IR[2]       ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.284      ; 6.549      ;
; -5.233 ; IR[2]       ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.284      ; 6.549      ;
; -5.232 ; IR[7]       ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; 0.315      ; 6.579      ;
; -5.230 ; IR[6]       ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.555      ;
; -5.230 ; IR[6]       ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.555      ;
; -5.230 ; IR[6]       ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.555      ;
; -5.230 ; IR[7]       ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; 0.307      ; 6.569      ;
; -5.226 ; IR[2]       ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; 0.315      ; 6.573      ;
; -5.226 ; IR[7]       ; FPU:S08fpu|A[1]  ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.545      ;
; -5.226 ; IR[7]       ; FPU:S08fpu|A[4]  ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.545      ;
; -5.226 ; IR[7]       ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.545      ;
; -5.224 ; IR[2]       ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; 0.307      ; 6.563      ;
; -5.221 ; IR[4]       ; FPU:S08fpu|B[15] ; S08clk       ; clk50       ; 1.000        ; 0.290      ; 6.543      ;
; -5.220 ; IR[4]       ; FPU:S08fpu|B[9]  ; S08clk       ; clk50       ; 1.000        ; 0.290      ; 6.542      ;
; -5.220 ; IR[4]       ; FPU:S08fpu|S     ; S08clk       ; clk50       ; 1.000        ; 0.290      ; 6.542      ;
; -5.220 ; IR[2]       ; FPU:S08fpu|A[1]  ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.539      ;
; -5.220 ; IR[2]       ; FPU:S08fpu|A[4]  ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.539      ;
; -5.220 ; IR[2]       ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.539      ;
; -5.218 ; IR[4]       ; FPU:S08fpu|B[1]  ; S08clk       ; clk50       ; 1.000        ; 0.290      ; 6.540      ;
; -5.218 ; IR[4]       ; FPU:S08fpu|B[6]  ; S08clk       ; clk50       ; 1.000        ; 0.290      ; 6.540      ;
; -5.218 ; IR[7]       ; FPU:S08fpu|A[5]  ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.537      ;
; -5.218 ; IR[7]       ; FPU:S08fpu|A[6]  ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.537      ;
; -5.218 ; IR[7]       ; FPU:S08fpu|A[7]  ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.537      ;
; -5.218 ; IR[7]       ; FPU:S08fpu|A[8]  ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.537      ;
; -5.218 ; IR[7]       ; FPU:S08fpu|A[10] ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.537      ;
; -5.218 ; IR[7]       ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.537      ;
; -5.215 ; IR[4]       ; FPU:S08fpu|B[20] ; S08clk       ; clk50       ; 1.000        ; 0.290      ; 6.537      ;
; -5.212 ; IR[2]       ; FPU:S08fpu|A[5]  ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.531      ;
; -5.212 ; IR[2]       ; FPU:S08fpu|A[6]  ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.531      ;
; -5.212 ; IR[2]       ; FPU:S08fpu|A[7]  ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.531      ;
; -5.212 ; IR[2]       ; FPU:S08fpu|A[8]  ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.531      ;
; -5.212 ; IR[2]       ; FPU:S08fpu|A[10] ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.531      ;
; -5.212 ; IR[2]       ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; 0.287      ; 6.531      ;
; -5.212 ; IR[1]       ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.537      ;
; -5.212 ; IR[1]       ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.537      ;
; -5.212 ; IR[1]       ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.537      ;
; -5.212 ; IR[1]       ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.537      ;
; -5.212 ; IR[1]       ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.537      ;
; -5.211 ; IR[4]       ; FPU:S08fpu|B[11] ; S08clk       ; clk50       ; 1.000        ; 0.290      ; 6.533      ;
; -5.211 ; IR[4]       ; FPU:S08fpu|B[14] ; S08clk       ; clk50       ; 1.000        ; 0.290      ; 6.533      ;
; -5.211 ; IR[1]       ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.284      ; 6.527      ;
; -5.211 ; IR[1]       ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.284      ; 6.527      ;
; -5.210 ; IR[4]       ; FPU:S08fpu|B[21] ; S08clk       ; clk50       ; 1.000        ; 0.290      ; 6.532      ;
; -5.208 ; IR[6]       ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.533      ;
; -5.208 ; IR[6]       ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.533      ;
; -5.208 ; IR[6]       ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.533      ;
; -5.208 ; IR[6]       ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.533      ;
; -5.208 ; IR[6]       ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; 0.293      ; 6.533      ;
; -5.207 ; IR[6]       ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; 0.284      ; 6.523      ;
; -5.207 ; IR[6]       ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; 0.284      ; 6.523      ;
; -5.206 ; IR[4]       ; FPU:S08fpu|B[13] ; S08clk       ; clk50       ; 1.000        ; 0.290      ; 6.528      ;
+--------+-------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.387 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.011      ; 1.430      ;
; -0.376 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.406      ;
; -0.376 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.406      ;
; -0.376 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.406      ;
; -0.376 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.406      ;
; -0.345 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.011      ; 1.388      ;
; -0.334 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.364      ;
; -0.334 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.364      ;
; -0.334 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.364      ;
; -0.334 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.364      ;
; -0.250 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.011      ; 1.293      ;
; -0.248 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 1.282      ;
; -0.242 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.005      ; 1.279      ;
; -0.242 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.005      ; 1.279      ;
; -0.239 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.269      ;
; -0.239 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.269      ;
; -0.239 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.269      ;
; -0.239 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.269      ;
; -0.222 ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.007     ; 1.247      ;
; -0.206 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 1.240      ;
; -0.200 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.005      ; 1.237      ;
; -0.200 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.005      ; 1.237      ;
; -0.111 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 1.145      ;
; -0.105 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.005      ; 1.142      ;
; -0.105 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.005      ; 1.142      ;
; -0.082 ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.114      ;
; -0.021 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.051      ;
; -0.021 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.051      ;
; -0.021 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.051      ;
; 0.003  ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 1.032      ;
; 0.010  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.020      ;
; 0.010  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.020      ;
; 0.010  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 1.020      ;
; 0.024  ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.013      ; 1.021      ;
; 0.043  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 0.991      ;
; 0.044  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 0.990      ;
; 0.050  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 0.984      ;
; 0.051  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 0.983      ;
; 0.070  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 0.960      ;
; 0.070  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 0.960      ;
; 0.070  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.002     ; 0.960      ;
; 0.084  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.948      ;
; 0.085  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.947      ;
; 0.128  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.904      ;
; 0.130  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 0.904      ;
; 0.131  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 0.903      ;
; 0.146  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.886      ;
; 0.153  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.879      ;
; 0.154  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.878      ;
; 0.311  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.721      ;
; 0.370  ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.662      ;
; 0.465  ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.567      ;
; 0.467  ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.565      ;
; 0.502  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.530      ;
; 0.508  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.524      ;
; 0.511  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.521      ;
; 0.535  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.497      ;
; 0.665  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sci:S08sci|baudgen[12]'                                                                                                          ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.094 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.297     ; 0.829      ;
; -0.032 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.301     ; 0.763      ;
; -0.010 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.293     ; 0.749      ;
; -0.005 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.303     ; 0.734      ;
; 0.013  ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.303     ; 0.716      ;
; 0.076  ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.307     ; 0.649      ;
; 0.083  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.307     ; 0.642      ;
; 0.085  ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.947      ;
; 0.086  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.307     ; 0.639      ;
; 0.086  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.307     ; 0.639      ;
; 0.087  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.307     ; 0.638      ;
; 0.087  ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.945      ;
; 0.105  ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.301     ; 0.626      ;
; 0.107  ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.301     ; 0.624      ;
; 0.113  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.307     ; 0.612      ;
; 0.116  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.307     ; 0.609      ;
; 0.119  ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.913      ;
; 0.120  ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.912      ;
; 0.125  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.307     ; 0.600      ;
; 0.125  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.307     ; 0.600      ;
; 0.149  ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.883      ;
; 0.164  ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.868      ;
; 0.164  ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.868      ;
; 0.165  ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.867      ;
; 0.167  ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.865      ;
; 0.169  ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.863      ;
; 0.182  ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.850      ;
; 0.184  ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.848      ;
; 0.194  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.307     ; 0.531      ;
; 0.202  ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; -0.307     ; 0.523      ;
; 0.216  ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.816      ;
; 0.217  ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.815      ;
; 0.246  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.786      ;
; 0.257  ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.775      ;
; 0.259  ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.773      ;
; 0.261  ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.771      ;
; 0.261  ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.771      ;
; 0.262  ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.770      ;
; 0.264  ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.768      ;
; 0.266  ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.766      ;
; 0.291  ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.741      ;
; 0.292  ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.740      ;
; 0.298  ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.734      ;
; 0.300  ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.732      ;
; 0.321  ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.711      ;
; 0.332  ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.700      ;
; 0.333  ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.699      ;
; 0.336  ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.696      ;
; 0.336  ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.696      ;
; 0.337  ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.695      ;
; 0.339  ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.693      ;
; 0.341  ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.691      ;
; 0.362  ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.670      ;
; 0.377  ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.655      ;
; 0.377  ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.655      ;
; 0.378  ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.654      ;
; 0.380  ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.652      ;
; 0.382  ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.650      ;
; 0.421  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.611      ;
; 0.424  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.608      ;
; 0.424  ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.608      ;
; 0.425  ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.607      ;
; 0.440  ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.592      ;
; 0.442  ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.590      ;
; 0.460  ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.572      ;
; 0.496  ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.536      ;
; 0.508  ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.524      ;
; 0.511  ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.521      ;
; 0.514  ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.518      ;
; 0.542  ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.490      ;
; 0.543  ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.489      ;
; 0.568  ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.464      ;
; 0.620  ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.412      ;
; 0.637  ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.395      ;
; 0.665  ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.367      ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk50'                                                                                                                                                                                                    ;
+--------+------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                                                                                   ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.229 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.666      ; 0.730      ;
; -1.124 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.666      ; 0.835      ;
; -1.021 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.666      ; 0.938      ;
; -0.964 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]                                                                                     ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.665      ; 0.994      ;
; -0.963 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]                                                                                     ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.665      ; 0.995      ;
; -0.929 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]                                                                                     ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.665      ; 1.029      ;
; -0.928 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]                                                                                     ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.665      ; 1.030      ;
; -0.905 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.666      ; 1.054      ;
; -0.840 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.666      ; 1.119      ;
; -0.840 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.666      ; 1.119      ;
; -0.729 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.666      ; 0.730      ;
; -0.624 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.666      ; 0.835      ;
; -0.521 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.666      ; 0.938      ;
; -0.464 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]                                                                                     ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.665      ; 0.994      ;
; -0.463 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]                                                                                     ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.665      ; 0.995      ;
; -0.429 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]                                                                                     ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.665      ; 1.029      ;
; -0.428 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]                                                                                     ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.665      ; 1.030      ;
; -0.405 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12]                                                                                    ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.666      ; 1.054      ;
; -0.340 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.666      ; 1.119      ;
; -0.340 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10]                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.666      ; 1.119      ;
; -0.044 ; sci:S08sci|txdstate[1] ; sci:S08sci|prevtxdstate1                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.307      ; 0.415      ;
; -0.043 ; sci:S08sci|txdstate[1] ; sci:S08sci|prevtxdstate9                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.307      ; 0.416      ;
; 0.028  ; sci:S08sci|txdstate[0] ; sci:S08sci|prevtxdstate1                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.307      ; 0.487      ;
; 0.029  ; sci:S08sci|txdstate[0] ; sci:S08sci|prevtxdstate9                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.307      ; 0.488      ;
; 0.071  ; sci:S08sci|txdstate[2] ; sci:S08sci|prevtxdstate1                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.307      ; 0.530      ;
; 0.072  ; sci:S08sci|txdstate[2] ; sci:S08sci|prevtxdstate9                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.307      ; 0.531      ;
; 0.106  ; sci:S08sci|rcvstate[2] ; sci:S08sci|prevrcvstate7                                                                                  ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.224      ; 0.482      ;
; 0.147  ; sci:S08sci|txdstate[3] ; sci:S08sci|prevtxdstate1                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.307      ; 0.606      ;
; 0.148  ; sci:S08sci|txdstate[3] ; sci:S08sci|prevtxdstate9                                                                                  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.307      ; 0.607      ;
; 0.161  ; sci:S08sci|rcvstate[0] ; sci:S08sci|prevrcvstate7                                                                                  ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.224      ; 0.537      ;
; 0.188  ; sci:S08sci|rcvstate[1] ; sci:S08sci|rdrf                                                                                           ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.224      ; 0.564      ;
; 0.197  ; sci:S08sci|rcvstate[1] ; sci:S08sci|prevrcvstate7                                                                                  ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.224      ; 0.573      ;
; 0.215  ; clkdiv[0]              ; clkdiv[0]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sci:S08sci|baudgen[5]  ; sci:S08sci|baudgen[5]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|DivState    ; FPU:S08fpu|DivState                                                                                       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|inloc[0]    ; FPU:S08fpu|inloc[0]                                                                                       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|inloc[1]    ; FPU:S08fpu|inloc[1]                                                                                       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|SBit        ; FPU:S08fpu|SBit                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|MulState.00                                                                                    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|mA[23]      ; FPU:S08fpu|mA[23]                                                                                         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|outloc[0]   ; FPU:S08fpu|outloc[0]                                                                                      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|outloc[1]   ; FPU:S08fpu|outloc[1]                                                                                      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sci:S08sci|rdrf        ; sci:S08sci|rdrf                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; clkdiv[27]             ; clkdiv[27]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.395      ;
; 0.253  ; FPU:S08fpu|outloc[0]   ; FPU:S08fpu|outloc[1]                                                                                      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.405      ;
; 0.272  ; sci:S08sci|rcvstate[2] ; sci:S08sci|rdrf                                                                                           ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.224      ; 0.648      ;
; 0.286  ; sci:S08sci|txdstate[1] ; sci:S08sci|newtrandata                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.307      ; 0.745      ;
; 0.291  ; FPU:S08fpu|P[7]        ; FPU:S08fpu|P[6]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.443      ;
; 0.292  ; FPU:S08fpu|mA[3]       ; FPU:S08fpu|mA[2]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.444      ;
; 0.298  ; FPU:S08fpu|X[1]        ; FPU:S08fpu|mA[1]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.450      ;
; 0.299  ; A[7]                   ; sci:S08sci|trandata[7]                                                                                    ; S08clk                 ; clk50       ; 0.000        ; 0.306      ; 0.757      ;
; 0.300  ; FPU:S08fpu|P[4]        ; FPU:S08fpu|P[3]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.452      ;
; 0.301  ; FPU:S08fpu|Q[3]        ; FPU:S08fpu|Res[3]                                                                                         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.453      ;
; 0.302  ; FPU:S08fpu|MulState.10 ; FPU:S08fpu|P[2]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.454      ;
; 0.302  ; sci:S08sci|txdstate[1] ; sci:S08sci|tdrf                                                                                           ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.307      ; 0.761      ;
; 0.305  ; FPU:S08fpu|MulState.10 ; FPU:S08fpu|P[4]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.457      ;
; 0.307  ; FPU:S08fpu|P[24]       ; FPU:S08fpu|P[12]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.459      ;
; 0.309  ; FPU:S08fpu|Q[16]       ; FPU:S08fpu|Res[16]                                                                                        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.461      ;
; 0.314  ; FPU:S08fpu|Q[6]        ; FPU:S08fpu|Res[6]                                                                                         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.466      ;
; 0.315  ; FPU:S08fpu|P[24]       ; FPU:S08fpu|P[13]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.467      ;
; 0.317  ; FPU:S08fpu|P[24]       ; FPU:S08fpu|P[16]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.469      ;
; 0.322  ; FPU:S08fpu|P[17]       ; FPU:S08fpu|Res[17]                                                                                        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.474      ;
; 0.324  ; sci:S08sci|rcvstate[0] ; sci:S08sci|rdrf                                                                                           ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 0.224      ; 0.700      ;
; 0.329  ; FPU:S08fpu|DivState    ; FPU:S08fpu|A[2]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.481      ;
; 0.333  ; FPU:S08fpu|Q[20]       ; FPU:S08fpu|Q[21]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.485      ;
; 0.334  ; FPU:S08fpu|Q[22]       ; FPU:S08fpu|Q[23]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.486      ;
; 0.334  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|mA[16]                                                                                         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.486      ;
; 0.335  ; FPU:S08fpu|Q[0]        ; FPU:S08fpu|Q[1]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.487      ;
; 0.336  ; MAR[7]                 ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg7 ; S08clk                 ; clk50       ; 0.000        ; 0.375      ; 0.849      ;
; 0.338  ; FPU:S08fpu|Q[3]        ; FPU:S08fpu|Q[4]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.490      ;
; 0.340  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|mA[19]                                                                                         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.492      ;
; 0.340  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|mA[18]                                                                                         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.492      ;
; 0.341  ; FPU:S08fpu|Q[14]       ; FPU:S08fpu|Q[15]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.493      ;
; 0.341  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|mA[17]                                                                                         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.493      ;
; 0.342  ; FPU:S08fpu|Q[4]        ; FPU:S08fpu|Q[5]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.494      ;
; 0.342  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|mA[21]                                                                                         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.494      ;
; 0.343  ; FPU:S08fpu|Q[6]        ; FPU:S08fpu|Q[7]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.495      ;
; 0.343  ; FPU:S08fpu|Q[8]        ; FPU:S08fpu|Q[9]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.495      ;
; 0.343  ; FPU:S08fpu|Q[16]       ; FPU:S08fpu|Q[17]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.495      ;
; 0.344  ; FPU:S08fpu|mA[14]      ; FPU:S08fpu|mA[13]                                                                                         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.496      ;
; 0.344  ; FPU:S08fpu|mA[6]       ; FPU:S08fpu|mA[5]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.496      ;
; 0.345  ; FPU:S08fpu|Q[19]       ; FPU:S08fpu|Q[20]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.497      ;
; 0.348  ; SP[7]                  ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg7 ; S08clk                 ; clk50       ; 0.000        ; 0.380      ; 0.866      ;
; 0.353  ; clkdiv[14]             ; clkdiv[14]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.505      ;
; 0.356  ; clkdiv[5]              ; clkdiv[5]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clkdiv[7]              ; clkdiv[7]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clkdiv[9]              ; clkdiv[9]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; FPU:S08fpu|P[5]        ; FPU:S08fpu|P[4]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; clkdiv[2]              ; clkdiv[2]                                                                                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgen[2]                                                                                     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; sci:S08sci|txdstate[0] ; sci:S08sci|newtrandata                                                                                    ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 0.307      ; 0.817      ;
; 0.360  ; clkdiv[23]             ; clkdiv[23]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; FPU:S08fpu|Q[13]       ; FPU:S08fpu|Q[13]                                                                                          ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; FPU:S08fpu|P[1]        ; FPU:S08fpu|P[0]                                                                                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; clkdiv[11]             ; clkdiv[11]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clkdiv[12]             ; clkdiv[12]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clkdiv[15]             ; clkdiv[15]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clkdiv[16]             ; clkdiv[16]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clkdiv[18]             ; clkdiv[18]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clkdiv[25]             ; clkdiv[25]                                                                                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
+--------+------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'S08clk'                                                                               ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; A[2]        ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[7]        ; A[7]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[6]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; C           ; C           ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[3]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CPUstate[1] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CPUstate[0] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CPUstate[2] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.360 ; SP[6]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; SP[8]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; SP[1]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; SP[4]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.515      ;
; 0.373 ; A[3]        ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.525      ;
; 0.403 ; CPUstate[1] ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.555      ;
; 0.404 ; CPUstate[1] ; PC[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.556      ;
; 0.420 ; A[4]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.572      ;
; 0.437 ; SP[5]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.589      ;
; 0.438 ; SP[9]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.590      ;
; 0.440 ; SP[7]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.592      ;
; 0.445 ; SP[2]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.597      ;
; 0.496 ; SP[0]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; SP[6]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; SP[8]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; SP[1]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.653      ;
; 0.520 ; SP[0]       ; SP[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.672      ;
; 0.525 ; HX[3]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.677      ;
; 0.531 ; SP[0]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.683      ;
; 0.533 ; SP[6]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.685      ;
; 0.536 ; SP[1]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.688      ;
; 0.547 ; SP[3]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.699      ;
; 0.552 ; CPUstate[1] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.704      ;
; 0.556 ; SP[4]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.708      ;
; 0.566 ; SP[0]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.718      ;
; 0.568 ; SP[6]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.720      ;
; 0.571 ; SP[1]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.723      ;
; 0.573 ; gotoreset   ; CPUstate[0] ; clk50        ; S08clk      ; 0.000        ; -0.314     ; 0.411      ;
; 0.574 ; gotoreset   ; CPUstate[1] ; clk50        ; S08clk      ; 0.000        ; -0.314     ; 0.412      ;
; 0.575 ; HX[7]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; SP[5]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.727      ;
; 0.578 ; SP[7]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.730      ;
; 0.579 ; CPUstate[2] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.731      ;
; 0.583 ; SP[2]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.735      ;
; 0.591 ; SP[4]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.743      ;
; 0.594 ; A[0]        ; A[0]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.746      ;
; 0.600 ; A[5]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.752      ;
; 0.601 ; SP[0]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.753      ;
; 0.610 ; SP[5]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.762      ;
; 0.612 ; HX[5]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.764      ;
; 0.613 ; SP[7]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.765      ;
; 0.615 ; CPUstate[1] ; PC[5]       ; S08clk       ; S08clk      ; 0.000        ; -0.017     ; 0.750      ;
; 0.617 ; CPUstate[1] ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; -0.004     ; 0.765      ;
; 0.618 ; SP[2]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.770      ;
; 0.619 ; A[1]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.771      ;
; 0.619 ; CPUstate[1] ; PC[0]       ; S08clk       ; S08clk      ; 0.000        ; -0.004     ; 0.767      ;
; 0.620 ; CPUstate[1] ; PC[1]       ; S08clk       ; S08clk      ; 0.000        ; -0.004     ; 0.768      ;
; 0.622 ; CPUstate[1] ; PC[4]       ; S08clk       ; S08clk      ; 0.000        ; -0.004     ; 0.770      ;
; 0.624 ; CPUstate[1] ; PC[6]       ; S08clk       ; S08clk      ; 0.000        ; -0.004     ; 0.772      ;
; 0.626 ; SP[4]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.778      ;
; 0.645 ; SP[5]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.797      ;
; 0.647 ; CPUstate[0] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.799      ;
; 0.661 ; SP[4]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.813      ;
; 0.665 ; SP[1]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.817      ;
; 0.680 ; HX[2]       ; HX[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.832      ;
; 0.680 ; SP[5]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.832      ;
; 0.681 ; A[6]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.833      ;
; 0.685 ; SP[3]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.837      ;
; 0.695 ; HX[9]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.847      ;
; 0.695 ; SP[0]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.847      ;
; 0.696 ; SP[4]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.848      ;
; 0.698 ; HX[3]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.850      ;
; 0.700 ; A[4]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; -0.002     ; 0.850      ;
; 0.700 ; SP[1]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.852      ;
; 0.712 ; SP[2]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.864      ;
; 0.714 ; HX[3]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.866      ;
; 0.717 ; A[7]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.002      ; 0.871      ;
; 0.727 ; HX[0]       ; HX[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.879      ;
; 0.730 ; SP[0]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.882      ;
; 0.735 ; SP[1]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.887      ;
; 0.737 ; gotoreset   ; CPUstate[2] ; clk50        ; S08clk      ; 0.000        ; -0.314     ; 0.575      ;
; 0.747 ; SP[2]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.899      ;
; 0.748 ; HX[0]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.900      ;
; 0.752 ; IR[0]       ; A[7]        ; S08clk       ; S08clk      ; 0.000        ; 0.005      ; 0.909      ;
; 0.765 ; SP[0]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.917      ;
; 0.766 ; HX[0]       ; HX[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.918      ;
; 0.767 ; HX[2]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.919      ;
; 0.770 ; SP[1]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.922      ;
; 0.779 ; SP[3]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.931      ;
; 0.782 ; SP[2]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.934      ;
; 0.783 ; PC[3]       ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.935      ;
; 0.784 ; HX[4]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.936      ;
; 0.787 ; PC[7]       ; PC[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.939      ;
; 0.788 ; MAR[8]      ; PC[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.013      ; 0.953      ;
; 0.800 ; SP[0]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.952      ;
; 0.805 ; SP[1]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.957      ;
; 0.810 ; CPUstate[1] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.962      ;
; 0.814 ; SP[3]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.966      ;
; 0.817 ; SP[2]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.969      ;
; 0.818 ; HX[0]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.970      ;
; 0.819 ; HX[3]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.971      ;
; 0.833 ; HX[8]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.985      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.345 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.497      ;
; 0.369 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.524      ;
; 0.378 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.530      ;
; 0.413 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.565      ;
; 0.415 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.567      ;
; 0.438 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 0.588      ;
; 0.510 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.662      ;
; 0.539 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 0.689      ;
; 0.569 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.721      ;
; 0.594 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 0.744      ;
; 0.604 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 0.754      ;
; 0.606 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 0.756      ;
; 0.628 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.780      ;
; 0.642 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.794      ;
; 0.643 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.795      ;
; 0.660 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 0.810      ;
; 0.662 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 0.812      ;
; 0.708 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.860      ;
; 0.725 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 0.875      ;
; 0.727 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 0.877      ;
; 0.749 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 0.903      ;
; 0.750 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 0.904      ;
; 0.829 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 0.983      ;
; 0.830 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 0.984      ;
; 0.836 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 0.990      ;
; 0.837 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 0.991      ;
; 0.856 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.013      ; 1.021      ;
; 0.877 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 1.032      ;
; 0.962 ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.114      ;
; 0.985 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.005      ; 1.142      ;
; 0.985 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.005      ; 1.142      ;
; 0.991 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 1.145      ;
; 1.080 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.005      ; 1.237      ;
; 1.080 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.005      ; 1.237      ;
; 1.086 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 1.240      ;
; 1.102 ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.007     ; 1.247      ;
; 1.119 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 1.269      ;
; 1.119 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 1.269      ;
; 1.119 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 1.269      ;
; 1.119 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 1.269      ;
; 1.122 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.005      ; 1.279      ;
; 1.122 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.005      ; 1.279      ;
; 1.128 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 1.282      ;
; 1.130 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.011      ; 1.293      ;
; 1.214 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 1.364      ;
; 1.214 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 1.364      ;
; 1.214 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 1.364      ;
; 1.214 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 1.364      ;
; 1.225 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.011      ; 1.388      ;
; 1.256 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 1.406      ;
; 1.256 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 1.406      ;
; 1.256 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 1.406      ;
; 1.256 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.002     ; 1.406      ;
; 1.267 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.011      ; 1.430      ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sci:S08sci|baudgen[12]'                                                                                                          ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.395      ;
; 0.260 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.412      ;
; 0.312 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.464      ;
; 0.337 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.489      ;
; 0.338 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.490      ;
; 0.366 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.524      ;
; 0.384 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.536      ;
; 0.420 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.572      ;
; 0.438 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.590      ;
; 0.440 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.592      ;
; 0.455 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.607      ;
; 0.456 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.608      ;
; 0.456 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.608      ;
; 0.459 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.611      ;
; 0.498 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.650      ;
; 0.500 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.652      ;
; 0.502 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.655      ;
; 0.518 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.670      ;
; 0.539 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.691      ;
; 0.541 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.693      ;
; 0.543 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.695      ;
; 0.544 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.696      ;
; 0.547 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.700      ;
; 0.559 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.711      ;
; 0.580 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.732      ;
; 0.582 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.734      ;
; 0.588 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.740      ;
; 0.589 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.741      ;
; 0.614 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.766      ;
; 0.616 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.768      ;
; 0.618 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.770      ;
; 0.619 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.771      ;
; 0.619 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.771      ;
; 0.621 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.773      ;
; 0.623 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.775      ;
; 0.634 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.786      ;
; 0.663 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.815      ;
; 0.664 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.816      ;
; 0.678 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.307     ; 0.523      ;
; 0.686 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.307     ; 0.531      ;
; 0.696 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.848      ;
; 0.698 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.850      ;
; 0.711 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.863      ;
; 0.713 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.865      ;
; 0.715 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.867      ;
; 0.716 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.868      ;
; 0.716 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.868      ;
; 0.755 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.307     ; 0.600      ;
; 0.755 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.307     ; 0.600      ;
; 0.760 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.912      ;
; 0.761 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.913      ;
; 0.764 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.307     ; 0.609      ;
; 0.767 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.307     ; 0.612      ;
; 0.773 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.301     ; 0.624      ;
; 0.775 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.301     ; 0.626      ;
; 0.793 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.307     ; 0.638      ;
; 0.793 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.945      ;
; 0.794 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.307     ; 0.639      ;
; 0.794 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.307     ; 0.639      ;
; 0.795 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.947      ;
; 0.797 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.307     ; 0.642      ;
; 0.804 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.307     ; 0.649      ;
; 0.867 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.303     ; 0.716      ;
; 0.885 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.303     ; 0.734      ;
; 0.890 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.293     ; 0.749      ;
; 0.912 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.301     ; 0.763      ;
; 0.974 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; -0.297     ; 0.829      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk50'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk50 ; Rise       ; clk50                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[13]                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'S08clk'                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[9]       ;
+--------+--------------+----------------+------------------+--------+------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.390  ; 0.390  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; -0.590 ; -0.590 ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.390  ; 0.390  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.350  ; 0.350  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; 2.007  ; 2.007  ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; 2.436  ; 2.436  ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; 3.276  ; 3.276  ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.710  ; 0.710  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.710  ; 0.710  ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.151  ; 0.151  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; -0.006 ; -0.006 ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; -1.887 ; -1.887 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; -2.316 ; -2.316 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; -2.823 ; -2.823 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 5.747  ; 5.747  ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 5.201  ; 5.201  ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 4.817  ; 4.817  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 4.937  ; 4.937  ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 4.922  ; 4.922  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 5.747  ; 5.747  ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 5.446  ; 5.446  ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 5.525  ; 5.525  ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 5.212  ; 5.212  ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 5.593  ; 5.593  ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 5.452  ; 5.452  ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 5.709  ; 5.709  ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 5.707  ; 5.707  ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 5.229  ; 5.229  ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 5.529  ; 5.529  ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 8.151  ; 8.151  ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 7.273  ; 7.273  ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 7.261  ; 7.261  ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 7.271  ; 7.271  ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 7.314  ; 7.314  ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 7.129  ; 7.129  ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 7.127  ; 7.127  ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 7.165  ; 7.165  ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 7.921  ; 7.921  ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 7.919  ; 7.919  ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 7.940  ; 7.940  ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 7.893  ; 7.893  ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 7.916  ; 7.916  ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 8.151  ; 8.151  ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 8.011  ; 8.011  ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 6.700  ; 6.700  ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 7.015  ; 7.015  ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 6.592  ; 6.592  ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 7.138  ; 7.138  ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 7.129  ; 7.129  ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 7.130  ; 7.130  ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 10.577 ; 10.577 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 10.057 ; 10.057 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 9.434  ; 9.434  ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 9.534  ; 9.534  ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 9.417  ; 9.417  ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 9.503  ; 9.503  ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 9.780  ; 9.780  ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 9.406  ; 9.406  ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 9.925  ; 9.925  ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 9.857  ; 9.857  ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 9.972  ; 9.972  ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 9.588  ; 9.588  ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 10.534 ; 10.534 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 10.284 ; 10.284 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 10.577 ; 10.577 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 5.166  ; 5.166  ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 4.977  ; 4.977  ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 5.122  ; 5.122  ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 4.716  ; 4.716  ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 4.622  ; 4.622  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 4.850  ; 4.850  ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 5.166  ; 5.166  ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 4.913  ; 4.913  ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 5.395  ; 5.395  ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 9.364  ; 9.364  ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 8.649  ; 8.649  ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 8.355  ; 8.355  ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 8.457  ; 8.457  ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 8.338  ; 8.338  ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 8.471  ; 8.471  ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 8.751  ; 8.751  ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 8.379  ; 8.379  ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 8.712  ; 8.712  ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 8.644  ; 8.644  ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 8.759  ; 8.759  ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 8.375  ; 8.375  ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 9.321  ; 9.321  ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 9.071  ; 9.071  ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 9.364  ; 9.364  ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 6.834  ; 6.834  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 6.283  ; 6.283  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 5.770  ; 5.770  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 5.870  ; 5.870  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 5.753  ; 5.753  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 5.729  ; 5.729  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 6.006  ; 6.006  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 5.632  ; 5.632  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 6.182  ; 6.182  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 6.114  ; 6.114  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 6.229  ; 6.229  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 5.845  ; 5.845  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 6.791  ; 6.791  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 6.541  ; 6.541  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 6.834  ; 6.834  ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 4.857  ; 4.857  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 4.296 ; 4.296 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 4.923 ; 4.923 ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 4.539 ; 4.539 ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 4.662 ; 4.662 ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 4.644 ; 4.644 ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 4.594 ; 4.594 ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 4.296 ; 4.296 ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 4.375 ; 4.375 ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 4.510 ; 4.510 ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 4.886 ; 4.886 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 4.749 ; 4.749 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 5.006 ; 5.006 ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 5.005 ; 5.005 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 4.523 ; 4.523 ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 4.824 ; 4.824 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 4.369 ; 4.369 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 4.519 ; 4.519 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 4.504 ; 4.504 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 4.515 ; 4.515 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 4.559 ; 4.559 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 4.371 ; 4.371 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 4.369 ; 4.369 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 4.409 ; 4.409 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 5.233 ; 5.233 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 5.231 ; 5.231 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 5.255 ; 5.255 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 5.207 ; 5.207 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 5.228 ; 5.228 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 5.469 ; 5.469 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 5.331 ; 5.331 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 4.616 ; 4.616 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 4.753 ; 4.753 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 4.475 ; 4.475 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 4.876 ; 4.876 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 4.839 ; 4.839 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 4.868 ; 4.868 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 4.936 ; 4.936 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 5.369 ; 5.369 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 5.086 ; 5.086 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 5.188 ; 5.188 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 5.069 ; 5.069 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 5.032 ; 5.032 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 5.312 ; 5.312 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 4.936 ; 4.936 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 5.391 ; 5.391 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 5.323 ; 5.323 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 5.116 ; 5.116 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 5.054 ; 5.054 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 5.672 ; 5.672 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 5.236 ; 5.236 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 5.716 ; 5.716 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 4.388 ; 4.388 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 4.749 ; 4.749 ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 4.896 ; 4.896 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 4.481 ; 4.481 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 4.388 ; 4.388 ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 4.614 ; 4.614 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 4.932 ; 4.932 ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 4.682 ; 4.682 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 5.064 ; 5.064 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 5.875 ; 5.875 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 6.188 ; 6.188 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 5.905 ; 5.905 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 6.007 ; 6.007 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 5.888 ; 5.888 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 6.021 ; 6.021 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 6.301 ; 6.301 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 5.929 ; 5.929 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 6.279 ; 6.279 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 6.212 ; 6.212 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 5.875 ; 5.875 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 5.942 ; 5.942 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 6.436 ; 6.436 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 6.223 ; 6.223 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 6.477 ; 6.477 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 5.273 ; 5.273 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 5.831 ; 5.831 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 5.548 ; 5.548 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 5.650 ; 5.650 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 5.531 ; 5.531 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 5.591 ; 5.591 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 5.875 ; 5.875 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 5.511 ; 5.511 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 5.636 ; 5.636 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 5.569 ; 5.569 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 5.273 ; 5.273 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 5.298 ; 5.298 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 5.829 ; 5.829 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 5.393 ; 5.393 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 5.873 ; 5.873 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 4.857 ; 4.857 ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.486 ; 3.486 ; 3.486 ; 3.486 ;
; clksel[1]  ; clkdisp     ; 4.466 ; 4.466 ; 4.466 ; 4.466 ;
; clksel[2]  ; clkdisp     ; 4.426 ; 4.426 ; 4.426 ; 4.426 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.486 ; 3.486 ; 3.486 ; 3.486 ;
; clksel[1]  ; clkdisp     ; 4.045 ; 4.045 ; 4.045 ; 4.045 ;
; clksel[2]  ; clkdisp     ; 4.202 ; 4.202 ; 4.202 ; 4.202 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Clock                   ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -15.433   ; -1.602 ; N/A      ; N/A     ; -2.000              ;
;  S08clk                 ; -15.433   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk50                  ; -13.545   ; -1.602 ; N/A      ; N/A     ; -2.000              ;
;  sci:S08sci|baudgen[10] ; -1.853    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  sci:S08sci|baudgen[12] ; -1.204    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS         ; -3953.306 ; -6.096 ; 0.0      ; 0.0     ; -582.3              ;
;  S08clk                 ; -704.959  ; 0.000  ; N/A      ; N/A     ; -60.000             ;
;  clk50                  ; -3218.300 ; -6.096 ; N/A      ; N/A     ; -495.300            ;
;  sci:S08sci|baudgen[10] ; -19.764   ; 0.000  ; N/A      ; N/A     ; -14.000             ;
;  sci:S08sci|baudgen[12] ; -10.283   ; 0.000  ; N/A      ; N/A     ; -13.000             ;
+-------------------------+-----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 1.759  ; 1.759  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; -0.479 ; -0.479 ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 1.759  ; 1.759  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 1.662  ; 1.662  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; 3.681  ; 3.681  ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; 4.435  ; 4.435  ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; 6.081  ; 6.081  ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.710  ; 0.710  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.710  ; 0.710  ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.151  ; 0.151  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; -0.006 ; -0.006 ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; -1.887 ; -1.887 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; -2.316 ; -2.316 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; -2.823 ; -2.823 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 11.149 ; 11.149 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 9.922  ; 9.922  ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 9.045  ; 9.045  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 9.290  ; 9.290  ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 9.269  ; 9.269  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 11.149 ; 11.149 ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 10.430 ; 10.430 ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 10.598 ; 10.598 ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 9.923  ; 9.923  ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 10.780 ; 10.780 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 10.589 ; 10.589 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 10.984 ; 10.984 ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 10.964 ; 10.964 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 9.955  ; 9.955  ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 10.685 ; 10.685 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 16.486 ; 16.486 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 14.701 ; 14.701 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 14.645 ; 14.645 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 14.684 ; 14.684 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 14.762 ; 14.762 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 14.403 ; 14.403 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 14.416 ; 14.416 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 14.466 ; 14.466 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 16.060 ; 16.060 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 16.067 ; 16.067 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 16.099 ; 16.099 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 16.035 ; 16.035 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 16.068 ; 16.068 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 16.486 ; 16.486 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 16.186 ; 16.186 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 13.355 ; 13.355 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 14.066 ; 14.066 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 13.162 ; 13.162 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 14.363 ; 14.363 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 14.284 ; 14.284 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 14.357 ; 14.357 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 22.056 ; 22.056 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 20.935 ; 20.935 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 19.783 ; 19.783 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 20.061 ; 20.061 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 19.813 ; 19.813 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 19.900 ; 19.900 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 20.619 ; 20.619 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 19.711 ; 19.711 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 20.959 ; 20.959 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 20.837 ; 20.837 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 20.943 ; 20.943 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 20.171 ; 20.171 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 21.975 ; 21.975 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 21.735 ; 21.735 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 22.056 ; 22.056 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 9.933  ; 9.933  ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 9.462  ; 9.462  ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 9.875  ; 9.875  ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 8.772  ; 8.772  ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 8.560  ; 8.560  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 9.100  ; 9.100  ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 9.933  ; 9.933  ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 9.290  ; 9.290  ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 10.287 ; 10.287 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 17.622 ; 17.622 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 16.096 ; 16.096 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 15.715 ; 15.715 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 15.960 ; 15.960 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 15.713 ; 15.713 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 15.998 ; 15.998 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 16.692 ; 16.692 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 15.791 ; 15.791 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 16.525 ; 16.525 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 16.403 ; 16.403 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 16.509 ; 16.509 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 15.737 ; 15.737 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 17.541 ; 17.541 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 17.301 ; 17.301 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 17.622 ; 17.622 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 13.557 ; 13.557 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 12.348 ; 12.348 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 11.398 ; 11.398 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 11.676 ; 11.676 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 11.428 ; 11.428 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 11.374 ; 11.374 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 12.068 ; 12.068 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 11.167 ; 11.167 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 12.460 ; 12.460 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 12.338 ; 12.338 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 12.444 ; 12.444 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 11.672 ; 11.672 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 13.476 ; 13.476 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 13.236 ; 13.236 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 13.557 ; 13.557 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 8.964  ; 8.964  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 4.296 ; 4.296 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 4.923 ; 4.923 ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 4.539 ; 4.539 ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 4.662 ; 4.662 ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 4.644 ; 4.644 ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 4.594 ; 4.594 ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 4.296 ; 4.296 ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 4.375 ; 4.375 ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 4.510 ; 4.510 ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 4.886 ; 4.886 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 4.749 ; 4.749 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 5.006 ; 5.006 ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 5.005 ; 5.005 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 4.523 ; 4.523 ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 4.824 ; 4.824 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 4.369 ; 4.369 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 4.519 ; 4.519 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 4.504 ; 4.504 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 4.515 ; 4.515 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 4.559 ; 4.559 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 4.371 ; 4.371 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 4.369 ; 4.369 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 4.409 ; 4.409 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 5.233 ; 5.233 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 5.231 ; 5.231 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 5.255 ; 5.255 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 5.207 ; 5.207 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 5.228 ; 5.228 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 5.469 ; 5.469 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 5.331 ; 5.331 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 4.616 ; 4.616 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 4.753 ; 4.753 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 4.475 ; 4.475 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 4.876 ; 4.876 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 4.839 ; 4.839 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 4.868 ; 4.868 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 4.936 ; 4.936 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 5.369 ; 5.369 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 5.086 ; 5.086 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 5.188 ; 5.188 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 5.069 ; 5.069 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 5.032 ; 5.032 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 5.312 ; 5.312 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 4.936 ; 4.936 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 5.391 ; 5.391 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 5.323 ; 5.323 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 5.116 ; 5.116 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 5.054 ; 5.054 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 5.672 ; 5.672 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 5.236 ; 5.236 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 5.716 ; 5.716 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 4.388 ; 4.388 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 4.749 ; 4.749 ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 4.896 ; 4.896 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 4.481 ; 4.481 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 4.388 ; 4.388 ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 4.614 ; 4.614 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 4.932 ; 4.932 ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 4.682 ; 4.682 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 5.064 ; 5.064 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 5.875 ; 5.875 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 6.188 ; 6.188 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 5.905 ; 5.905 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 6.007 ; 6.007 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 5.888 ; 5.888 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 6.021 ; 6.021 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 6.301 ; 6.301 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 5.929 ; 5.929 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 6.279 ; 6.279 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 6.212 ; 6.212 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 5.875 ; 5.875 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 5.942 ; 5.942 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 6.436 ; 6.436 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 6.223 ; 6.223 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 6.477 ; 6.477 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 5.273 ; 5.273 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 5.831 ; 5.831 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 5.548 ; 5.548 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 5.650 ; 5.650 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 5.531 ; 5.531 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 5.591 ; 5.591 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 5.875 ; 5.875 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 5.511 ; 5.511 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 5.636 ; 5.636 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 5.569 ; 5.569 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 5.273 ; 5.273 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 5.298 ; 5.298 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 5.829 ; 5.829 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 5.393 ; 5.393 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 5.873 ; 5.873 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 4.857 ; 4.857 ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 6.825 ; 6.825 ; 6.825 ; 6.825 ;
; clksel[1]  ; clkdisp     ; 9.063 ; 9.063 ; 9.063 ; 9.063 ;
; clksel[2]  ; clkdisp     ; 8.966 ; 8.966 ; 8.966 ; 8.966 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.486 ; 3.486 ; 3.486 ; 3.486 ;
; clksel[1]  ; clkdisp     ; 4.045 ; 4.045 ; 4.045 ; 4.045 ;
; clksel[2]  ; clkdisp     ; 4.202 ; 4.202 ; 4.202 ; 4.202 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                              ;
+------------------------+------------------------+-----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+-----------+----------+----------+----------+
; clk50                  ; clk50                  ; 64054     ; 0        ; 0        ; 0        ;
; S08clk                 ; clk50                  ; 168011924 ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; clk50                  ; 1347      ; 11       ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; clk50                  ; 23        ; 7        ; 0        ; 0        ;
; clk50                  ; S08clk                 ; 9871      ; 0        ; 0        ; 0        ;
; S08clk                 ; S08clk                 ; 41985726  ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; S08clk                 ; 349       ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 83        ; 0        ; 0        ; 0        ;
; clk50                  ; sci:S08sci|baudgen[12] ; 18        ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 60        ; 0        ; 0        ; 0        ;
+------------------------+------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                               ;
+------------------------+------------------------+-----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+-----------+----------+----------+----------+
; clk50                  ; clk50                  ; 64054     ; 0        ; 0        ; 0        ;
; S08clk                 ; clk50                  ; 168011924 ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; clk50                  ; 1347      ; 11       ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; clk50                  ; 23        ; 7        ; 0        ; 0        ;
; clk50                  ; S08clk                 ; 9871      ; 0        ; 0        ; 0        ;
; S08clk                 ; S08clk                 ; 41985726  ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; S08clk                 ; 349       ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 83        ; 0        ; 0        ; 0        ;
; clk50                  ; sci:S08sci|baudgen[12] ; 18        ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 60        ; 0        ; 0        ; 0        ;
+------------------------+------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 57    ; 57   ;
; Unconstrained Output Port Paths ; 2015  ; 2015 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov 30 22:20:00 2017
Info: Command: quartus_sta MiniS08 -c MiniS08
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MiniS08.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk50 clk50
    Info (332105): create_clock -period 1.000 -name S08clk S08clk
    Info (332105): create_clock -period 1.000 -name sci:S08sci|baudgen[10] sci:S08sci|baudgen[10]
    Info (332105): create_clock -period 1.000 -name sci:S08sci|baudgen[12] sci:S08sci|baudgen[12]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.433
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.433      -704.959 S08clk 
    Info (332119):   -13.545     -3218.300 clk50 
    Info (332119):    -1.853       -19.764 sci:S08sci|baudgen[10] 
    Info (332119):    -1.204       -10.283 sci:S08sci|baudgen[12] 
Info (332146): Worst-case hold slack is -1.602
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.602        -6.096 clk50 
    Info (332119):     0.391         0.000 S08clk 
    Info (332119):     0.391         0.000 sci:S08sci|baudgen[10] 
    Info (332119):     0.391         0.000 sci:S08sci|baudgen[12] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -495.300 clk50 
    Info (332119):    -0.500       -60.000 S08clk 
    Info (332119):    -0.500       -14.000 sci:S08sci|baudgen[10] 
    Info (332119):    -0.500       -13.000 sci:S08sci|baudgen[12] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.143
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.143      -277.013 S08clk 
    Info (332119):    -5.365     -1214.999 clk50 
    Info (332119):    -0.387        -2.686 sci:S08sci|baudgen[10] 
    Info (332119):    -0.094        -0.141 sci:S08sci|baudgen[12] 
Info (332146): Worst-case hold slack is -1.229
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.229        -5.388 clk50 
    Info (332119):     0.215         0.000 S08clk 
    Info (332119):     0.215         0.000 sci:S08sci|baudgen[10] 
    Info (332119):     0.215         0.000 sci:S08sci|baudgen[12] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -495.300 clk50 
    Info (332119):    -0.500       -60.000 S08clk 
    Info (332119):    -0.500       -14.000 sci:S08sci|baudgen[10] 
    Info (332119):    -0.500       -13.000 sci:S08sci|baudgen[12] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 490 megabytes
    Info: Processing ended: Thu Nov 30 22:20:02 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


