# 2. Evolution of CMOS Scaling

半導体の微細化は、単なる寸法縮小ではなく **デバイス構造の変革** を伴って進化してきた。  
本章では Planar MOSFET → FinFET → GAA → CFET への進化を教育的に整理する。

---

## 2.1 Planar MOSFET

- **構造**: 平面上にゲート、ソース、ドレインを形成。  
- **特徴**: シンプルで製造容易。微細化によりゲート長 $L$ が縮小。  
- **問題点**: 短チャネル効果 (SCE)、リーク電流増大。  

ドレイン誘起バリア低下 (DIBL) は以下のように表される：

$$
\Delta V_{th} \propto \frac{1}{L^2}
$$

$L$ の縮小に伴いしきい値電圧が大きく低下し、制御が困難となる。

---

## 2.2 FinFET (Fin Field-Effect Transistor)

- **構造**: チャネルを立体的な「Fin」として形成し、ゲートが3面を覆う。  
- **利点**:
  - サブスレッショルドスイング (SS) の改善  
  - 短チャネル効果の抑制  

サブスレッショルドスイングは理想的には次式で与えられる：

$$
SS = \frac{kT}{q} \ln(10) \left(1 + \frac{C_{dep}}{C_{ox}}\right)
$$

FinFETでは $C_{ox}$ が増大し、$SS$ が理想値 $60 \ \text{mV/dec}$ に近づく。

---

## 2.3 Gate-All-Around (GAA)

- **構造**: ワイヤ状チャネルをゲートが全方向から囲む。  
- **利点**:
  - 最強のチャネル制御性  
  - サブ5nm世代における主要候補  

ゲート制御性は「ゲートラップ係数 $\alpha$」で表される：

$$
\alpha = \frac{C_{ox}}{C_{ox} + C_{dep}}
$$

GAAでは $C_{ox}$ が最大化され、$\alpha \to 1$ に近づく。  

---

## 2.4 Complementary FET (CFET)

- **構造**: nFETとpFETを垂直方向に積層。  
- **利点**:
  - 面積を50%以上削減  
  - 配線密度とスケーリング限界をさらに拡張  
- **課題**:
  - 熱結合、製造プロセスの複雑化  
  - 配線遅延の増大  

CFET構造は「最終的なCMOSスケーリングの形」とされる。

---

## 2.5 教材的整理

- **進化図**:

```mermaid
graph LR
  A[Planar MOSFET] --> B[FinFET]
  B --> C[GAA]
  C --> D[CFET]
  D --> E[Quantum Devices]
```

	•	演習課題例:
	1.	各デバイス構造の特徴を比較表にまとめよ
	2.	サブスレッショルドスイングの式から、FinFET/GAAの優位性を導出せよ
	3.	CFETにおける熱課題について考察せよ


