---
dateCreated: 2024-05-15
dateModified: 2025-04-09
---
基本 flow 是：

粗设计规划（先明确此次设计的主要功能和大致结构，产生功能文档）-> 细设计规划（明确到有哪些模块与模块接口，细化功能文档，明确各个模块功能，编写模块端口表）->

编写框架（将模块端口表转化成框架 verilog 代码，规定端口和关键信号）-> 分配模块（以文档和框架代码作为约束控制组员的代码实现）-> 模块汇总（整理完成的各个模块，仿真检验跨模块功能）-> 封顶测试（建立完整顶层，更新实现过程中文档里 out of date 的部分，整体转交验证）->

代码综合（编写 sdc，做综合，将 rtl 代码转为门级网表）-> 交付后端（提供文档，文档中说明物理尺寸约束和出线位置规划，以及网表和时序约束）-> 后仿验证（用后端做完的网表和 sdf 做后仿真对比前仿真的 case，确定符合功能规划）

### 2. 设计约束

首先明确一下目标，Design Compiler 跑完综合后必须要看报告。即：

```tcl
report_constraint -all_violators -verbose          > $report_path/constraint.rpt
report_qor                > $report_path/qor.rpt
report_power              > $report_path/power.rpt
report_area               > $report_path/area.rpt
report_cell               > $report_path/cell.rpt
report_clock              > $report_path/clk.rpt
report_hierarchy          > $report_path/hierarchy.rpt
report_design             > $report_path/design.rpt
report_reference          > $report_path/reference.rpt
report_timing             > $report_path/timing.rpt

check_design > $report_path/check_design_post_compile.rpt
check_timing > $report_path/check_timing_post_compile.rpt
```

这几个 report 里的内容，时序报告看 constraint.rpt 和 timing.rpt，代码质量看 check_design 和 check_timing，面积和功耗看 power.rpt，area.rpt。constraint.rpt 主要报一些违例，一般是约束写的问题，尽量在前端清理掉，setup 的问题可以降低频率重新跑，hold 的问题可以让后端插 buffer 来解，当然也可以梳理一下自己是否有逻辑块写的太大了导致的时序问题，如果是的话，可以在中间再插几级寄存器处理成多拍的。timing.rpt 会报一个最大延时路径，与时钟周期比较，如果 slack 算出来是正的就 ok，但是最好还是留一些余量，因为实际带上 RC 延时后，slack 如果小了的话还是会超掉的。

check_design_post_compile.rpt 尽量 clean，真的有不可综合的语法的话应该 design compiler 都跑不完，所以 check_design 查出来的主要是一些信号的短路，冗余的线之类的问题，查一遍看看有没有不符合设计预期的，另外都清理掉会让后端做的时候更舒服一些。check_timing_post_compile.rpt 必须确保 clean。

## 设计约束

对于简单的单时钟的 case，主要是确定几个重要参数，一般 pnr 工具的约束就看.lib 里的和.sdc 定义的，哪个更紧用哪个，所以写 sdc 的时候可以去参考.lib 里面的一些参数，找一下要用到的 cell 的时序信息，看看自己要不要设置的更紧一点，因为如果设置的比.lib 还松是没有意义的。input_delay，output_delay，这两个参数比较看经验

[SDC文件常用时序约束语句_时钟约束语句-CSDN博客](https://blog.csdn.net/qq_35396239/article/details/118977659)

[set_input_delay/set_output_delay - 知乎 (zhihu.com)](https://zhuanlan.zhihu.com/p/337532021)

[关于create_generated_clock中的-add - 后端讨论区 - EETOP 创芯网论坛 (原名：电子顶级开发网) -](https://bbs.eetop.cn/thread-446812-1-1.html)

### 3. 代码质量

但是能混过仿真器和综合器的代码也不一定能用，在 check_design 和 check_timing 阶段就会把问题暴露出来，我谈一谈我遇到的几个 case：

check_design：

1. Warning: In design 'xxx', port 'xxx' is not connected to any nets. (LINT-28)

位宽问题，譬如一个模块拉了一个 10b 位宽的信号出去，但是在外面只连接了低 8b 的信号，那么高 2b 就会报这个问题，解决方法就是在引出时只拉需要用的线。

1. Warning: In design 'xxx', input port 'xxx' is connected directly to output port 'xxx'. (LINT-29)

输入到输出信号直接连接，如果非必要的话，那就直接让信号到外部连线，不要穿过这个模块。

1. Warning: In design 'xxx', the same net is connected to more than one pin on submodule 'xxx'. (LINT-33)
    Net 'xxx' is connected to pins 'xxx', 'xxx'', 'xxx', 'xxx'

一般普通的多驱动不会引发这个问题（clk 和 rst_n 就是典型的多驱动），我这边出现这个情况还是信号位宽不匹配引发的，外部一个 9b 的信号连接到了一个 16b 模块的端口，所以用了符号位拓展的写法{{7{signal[8]}},signal}，但实际上最好还是直接让两边位宽匹配上。

1. Warning: In design 'xxx', output port 'xxx' is connected directly to 'logic 1'. (LINT-52)
    Warning: In design 'xxx', output port 'xxx' is connected directly to 'logic 0'. (LINT-52)

输出端口有直接的赋值就会引发这个 warning，注意检查一下自己的赋值操作是否确实就是有意为之的。我这边的一个惨痛教训就是设计了几个可以写的 reg，但是在代码里对写地址的处理出现了问题，写地址变量到不了写这几个 reg 的地址上去，综合器就直接把他们连成了 reset 时赋的初始值，但是当时没有注意查看 check_design 里面的内容，直接把这个设计交出去流片了。

check_timing：

1. Checking generated_clocks

Warning: A non-unate path in clock network for clock 'clk_xxx'
from pin 'u_xxx/xxx/xxx' is detected. (TIM-052)

这个问题是在写分频设计时碰到的，我和 [这里](https://bbs.eetop.cn/thread-853629-1-1.html) 是一样的情况（巧的要死，发这个帖子是微电子所的师兄，我接的就是他的代码），没有使用级联分频的写法，而使用了基于 counter 的分频电路。然后在最后加约束的时候没有把 generated clock 的位置加到分频时钟信号产生的位置上，导致了这个问题。这里的解决方案也分两种：1. 把分频时钟的 reg 用 wire 给引出来然后约束到 wire 上面（帖子里是这个方法）2.分频器的输出连接一个综合 library 中例化的 dff，然后约束到这个 dff 的 Q 端，我采用了后面这种方案解决了这个问题。

另外对于跨时钟域设计注意一下时序上的处理，我在这里也吃过亏，快时钟到慢时钟时漏了 [打两拍处理](https://zhuanlan.zhihu.com/p/452183878)，不知道回片以后这部分测试会不会出问题，明明 fpga 测试时是查出过这里的问题的，后来因为综合时在一个 module 下面调用了两个时钟导致出了一些问题又把这部分改掉了，改的时候漏掉了跨时钟域处理。如果是慢到快倒是直接采样就好，没有那么多问题。

1. Checking loops

Warning: Disabling timing arc between pins 'A' and 'Z' on cell 'u_xxxx/xxx/xxx'
to break a timing loop. (OPT-314)

这个的成因是写了逻辑环路，[这个帖子](https://bbs.eetop.cn/thread-273590-1-1.html) 底下就有讨论。我碰到的 case 是在写处理器的 regfile 时，想要做一个如果在同一拍读写同一个寄存器地址，那么就直接让写端口赋值给读端口的逻辑，结果这个显而易见的引发了逻辑回环问题。解决过程是首先根据 report 里报告的产生回环的逻辑块，找到相应的逻辑，然后分析一下到底是怎么形成回环的，同时在写代码的时候就得谨慎的处理输入直接给输出或者通过组合逻辑给输出的情况，得要提前判断存不存在一条输出再到这个输入的反馈回路，打破 loop 的方法除了删除掉回环的部分，也可以在不影响时序的前提下在输入和输出之间插入一级寄存器。

3. Checking unconstrained_endpoints

Warning: The following end-points are not constrained for maximum delay.

这个大部分情况下都是写了 latch，在 design compiler 的运行 log 里面就可以看到打印的内容，如果是正常的寄存器：

```vhdl
Inferred memory devices in process
        in routine xxx line xxx in file
                'xxx/xxx.v'.
===============================================================================
|    Register Name    |   Type    | Width | Bus | MB | AR | AS | SR | SS | ST |
===============================================================================
|         xxxx        | Flip-flop |   8   |  Y  | N  | N  | N  | N  | N  | N  |
===============================================================================
```

而如果是 latch：

```vhdl
Inferred memory devices in process
        in routine xxx line xxx in file
                'xxx/xxx.v'.
====================================================================================
|        Register Name         | Type  | Width | Bus | MB | AR | AS | SR | SS | ST |
====================================================================================
|              xxx             | Latch |   8   |  Y  | N  | N  | N  | -  | -  | -  |
====================================================================================
```

如果是多时钟的情况也可能是 generated clock 处理的有问题。latch 也是上课肯定会提到的事情，但是不去真的做数字前端就不会重视这方面的代码质量问题。我在两个地方都碰到过这个典型问题：

1. case
2. if…else…

这两个地方我一开始都采用 alway@(*) 的组合式写法，针对情况 1，按照教科书的说法是 case 逻辑里面漏掉 default 或者 if…else…里面漏掉 else 会引发 latch，但是实际情况要复杂的多，去写一段很长的译码逻辑时必须要用到很长的 case 或者 if…else…语句，而写得越长检查起来越麻烦，同时工具的表现也越不可控，我两次开发都在这个问题上栽了跟头，针对这种情况，方案 1 肯定是尽可能的检查 latch 的成因想办法消除掉，但还有一个简单粗暴的方案 2：在不影响时序功能情况下直接改成时序驱动的 always@(posedge clk)，可以有效消除这一问题，比如在三段式 FSM 的输出逻辑部分，如果方案 2 不好使（改成时序驱动以后会引发时序问题）的话，那么还有方案 3：所有组合的 case/if…else…一定是可以用 `assign xx = xx ? xx : xx` 三目运算符的嵌套来等效替换，换成这种写法之后 latch 肯定就无了。在 e203 的代码可以看到主要是方案 3，这种写法确实电路上也是最可控的，只是会牺牲掉一些可读性。

[Latch的产生和避免_latch怎么过滤毛刺-CSDN博客](https://blog.csdn.net/wangyanchao151/article/details/88723829)

从工作流的角度来说还有一些可以改进的地方：

1. 子模块编写后就可以跑 DC 进行可综合性检查以及 check_design，check_timing，不要一直拖到顶层完成才开始做。
2. 应该引入 spyglass 来进行代码检查，相比 check_design 能查出更多的问题，尤其是一些跨时钟域的问题。

不看 check_design，导致综合后的电路和设计预期的电路功能不符，跨时钟域处理失误等
