# Virtualizaci√≥n en ARM y Nuevos Modelos de C√≥mputo

---

> **Instituto Tecnol√≥gico de Tijuana**
> 
> **Materia:** Lenguajes de Interfaz  
> **Tema:** Virtualizaci√≥n en ARM y nuevos modelos de c√≥mputo  
> **Nombre:** Stephanie Ariana Medrano Vargas  
> **No. Control:** 23212013  
> **Grupo:** ISC-6C (03:00 pm)  
> **Docente:** M.C. Ren√© Solis Reyes  
> **Fecha:** 12/02/2026  
---

## Tabla de Contenidos

1. [Introducci√≥n](#1-introducci√≥n)
2. [Conceptos base: virtualizaci√≥n y tipos de hipervisores](#2-conceptos-base-virtualizaci√≥n-y-tipos-de-hipervisores)
3. [¬øQu√© hace especial a la virtualizaci√≥n en ARM?](#3-qu√©-hace-especial-a-la-virtualizaci√≥n-en-arm)
4. [Extensiones clave de virtualizaci√≥n en ARM](#4-extensiones-clave-de-virtualizaci√≥n-en-arm)
5. [Software real: KVM y Xen en ARM](#5-software-real-kvm-y-xen-en-arm)
6. [ARM en la nube y en el borde](#6-arm-en-la-nube-y-en-el-borde)
7. [Nuevos modelos de c√≥mputo](#7-nuevos-modelos-de-c√≥mputo)
8. [Ejemplo pr√°ctico en ensamblador AArch64](#8-ejemplo-pr√°ctico-en-ensamblador-aarch64)
9. [Tabla comparativa: virtualizaci√≥n ARM vs x86](#9-tabla-comparativa-virtualizaci√≥n-arm-vs-x86)
10. [Conclusiones](#10-conclusiones)
11. [Referencias](#11-referencias)

---

## 1. Introducci√≥n

La virtualizaci√≥n es una tecnolog√≠a que permite crear entornos de ejecuci√≥n aislados ‚Äîm√°quinas virtuales o "VMs"‚Äî sobre un mismo hardware f√≠sico, con el objetivo de mejorar el aprovechamiento de recursos, facilitar despliegues y aumentar la seguridad mediante aislamiento. En lugar de dedicar una m√°quina f√≠sica por cada servicio, se consolidan m√∫ltiples sistemas operativos y aplicaciones en un mismo equipo, administrados por una capa de software llamada **hipervisor** (IBM, s.f.).

Seg√∫n Amazon Web Services (s.f.), la virtualizaci√≥n es una tecnolog√≠a que permite crear representaciones virtuales de servidores, almacenamiento, redes y otras m√°quinas f√≠sicas, potenciando los servicios de computaci√≥n en la nube que ayudan a las organizaciones a administrar la infraestructura de manera m√°s eficaz.

En arquitecturas ARM (especialmente ARMv8-A y ARMv9), la virtualizaci√≥n se ha convertido en una pieza clave porque ARM ya no solo vive en dispositivos m√≥viles: tambi√©n domina escenarios de **cloud computing, edge computing, IoT industrial y sistemas embebidos cr√≠ticos**. Esto exige aislamiento fuerte, eficiencia energ√©tica y soporte de m√∫ltiples cargas de trabajo (Linux, Android, RTOS, contenedores, microVMs, entre otros).

Adem√°s, est√°n surgiendo nuevos modelos de c√≥mputo donde la unidad de despliegue puede ser m√°s peque√±a que una VM tradicional (por ejemplo, WebAssembly) o m√°s r√°pida de iniciar (microVMs), y donde la seguridad se refuerza con **confidential computing**. Este documento analiza los mecanismos de virtualizaci√≥n integrados en ARM, su evoluci√≥n mediante extensiones de hardware, y su papel habilitador en los paradigmas de c√≥mputo emergentes.

---

## 2. Conceptos base: virtualizaci√≥n y tipos de hipervisores

La virtualizaci√≥n consiste en abstraer recursos f√≠sicos (CPU, memoria, E/S) para presentarlos como recursos virtuales a uno o varios sistemas invitados (*guest*). Esto lo coordina un **hipervisor**, que puede ser de dos tipos (AWS, s.f.; IBM, s.f.):

**Hipervisor Tipo 1 (bare-metal):** Se ejecuta directamente sobre el hardware f√≠sico. Ofrece el mejor rendimiento porque interact√∫a directamente con los recursos. Ejemplos: Xen, KVM, Microsoft Hyper-V.

**Hipervisor Tipo 2 (hosted):** Se ejecuta como una aplicaci√≥n dentro de un sistema operativo host. Es m√°s f√°cil de configurar, pero agrega una capa adicional de abstracci√≥n. Ejemplos: VirtualBox, VMware Workstation.

```mermaid
graph TD
    subgraph "Hipervisor Tipo 1 (Bare-metal)"
        A1["VM 1<br/>Guest OS"] --> H1["Hipervisor"]
        A2["VM 2<br/>Guest OS"] --> H1
        H1 --> HW1["Hardware F√≠sico"]
    end

    subgraph "Hipervisor Tipo 2 (Hosted)"
        B1["VM 1<br/>Guest OS"] --> H2["Hipervisor"]
        B2["VM 2<br/>Guest OS"] --> H2
        H2 --> OS2["Sistema Operativo Host"]
        OS2 --> HW2["Hardware F√≠sico"]
    end
```

En Linux, el enfoque m√°s utilizado es **KVM (Kernel-based Virtual Machine)**, que integra capacidades de hipervisor dentro del propio kernel Linux y se controla desde espacio de usuario mediante APIs e IOCTLs (kernel.org, s.f.).

---

## 3. ¬øQu√© hace especial a la virtualizaci√≥n en ARM?

### 3.1 Niveles de Excepci√≥n (Exception Levels) y el rol de EL2

A diferencia de x86, que utiliza modos root/non-root (VMX) para la virtualizaci√≥n, ARM introduce el concepto de **Exception Levels (EL)** como modelo jer√°rquico de privilegios. En ARMv8-A AArch64 existen cuatro niveles (Arm Developer, s.f.; openEuler, 2020):

```mermaid
graph BT
    EL0["üü¢ EL0 ‚Äî Aplicaciones de usuario<br/>(Sin instrucciones privilegiadas)"]
    EL1["üîµ EL1 ‚Äî Kernel del SO<br/>Instrucci√≥n: SVC (Supervisor Call)"]
    EL2["üü† EL2 ‚Äî Hipervisor<br/>Instrucci√≥n: HVC (Hypervisor Call)"]
    EL3["üî¥ EL3 ‚Äî Monitor Seguro / TrustZone<br/>Instrucci√≥n: SMC (Secure Monitor Call)"]

    EL0 -->|"SVC"| EL1
    EL1 -->|"HVC"| EL2
    EL2 -->|"SMC"| EL3

    style EL0 fill:#d4edda,stroke:#155724
    style EL1 fill:#cce5ff,stroke:#004085
    style EL2 fill:#fff3cd,stroke:#856404
    style EL3 fill:#f8d7da,stroke:#721c24
```

La virtualizaci√≥n en ARM se apoya fundamentalmente en **EL2**, donde el hipervisor controla qu√© operaciones del guest se ejecutan directamente y cu√°les deben "trapear" al hipervisor para emulaci√≥n o control. Cuando una VM ejecuta una instrucci√≥n privilegiada que debe ser interceptada, el procesador genera una **excepci√≥n s√≠ncrona** que transfiere el control de EL1 a EL2 (openEuler, 2020).

Las tres instrucciones de llamada entre niveles son:

| Instrucci√≥n | Transici√≥n | Prop√≥sito |
|---|---|---|
| `SVC` | EL0 ‚Üí EL1 | System call (equivalente a `syscall` en x86) |
| `HVC` | EL1 ‚Üí EL2 | Hypercall (solicitar servicios al hipervisor) |
| `SMC` | EL1/EL2 ‚Üí EL3 | Secure Monitor Call (acceso a firmware seguro) |

### 3.2 Traducci√≥n de memoria en dos etapas (Stage-2)

Uno de los pilares de la virtualizaci√≥n moderna es el control de memoria. ARM utiliza una **traducci√≥n de direcciones en dos etapas** para aislar cada VM (Arm Developer, s.f.):

```mermaid
flowchart LR
    VA["Direcci√≥n Virtual<br/>(VA)"]
    IPA["Direcci√≥n F√≠sica<br/>Intermedia (IPA)"]
    PA["Direcci√≥n F√≠sica<br/>Real (PA)"]

    VA -->|"Stage 1<br/>Guest OS (EL1)<br/>TTBR0/1_EL1"| IPA
    IPA -->|"Stage 2<br/>Hipervisor (EL2)<br/>VTTBR_EL2"| PA

    style VA fill:#cce5ff,stroke:#004085
    style IPA fill:#fff3cd,stroke:#856404
    style PA fill:#d4edda,stroke:#155724
```

Este esquema es comparable a las Extended Page Tables (EPT) de Intel o las Nested Page Tables (NPT) de AMD. El guest "cree" que tiene acceso a cierta direcci√≥n f√≠sica, pero Stage-2 puede bloquearla o remapearla, garantizando aislamiento total entre VMs.

Cada VM recibe un **VMID (Virtual Machine Identifier)** que etiqueta las entradas del TLB, permitiendo que traducciones de m√∫ltiples VMs coexistan en la cach√© sin colisiones (Arm Developer, s.f.).

### 3.3 Virtualizaci√≥n de interrupciones (GIC)

No basta con virtualizar CPU y memoria: tambi√©n hay que virtualizar interrupciones. ARM usa el **Generic Interrupt Controller (GIC)** con extensiones para reducir las salidas del guest (*VM exits*) al manejar IRQs, mejorando el rendimiento. En Linux/KVM se implementa el controlador virtual (**vGIC**) para presentar interrupciones virtuales al guest, incluyendo vIRQs, vFIQs y vSErrors (Arm Developer, s.f.).

---

## 4. Extensiones clave de virtualizaci√≥n en ARM

### 4.1 Virtualization Host Extensions (VHE) ‚Äì ARMv8.1-A

En ARMv8.0, EL2 fue dise√±ado para hipervisores Tipo 1 ligeros (como Xen). Sin embargo, hipervisores de Tipo 2 como **KVM** se ejecutan dentro del kernel Linux en EL1, lo que causaba una sobrecarga significativa en cada transici√≥n VM‚Üîhipervisor, al requerir cambio completo de contexto entre EL1 y EL2.

Las **Virtualization Host Extensions (VHE)**, introducidas en ARMv8.1-A, resuelven este problema permitiendo que el kernel del host se ejecute directamente en EL2 (Arm Community, 2014; Dall et al., 2017):

```mermaid
graph TD
    subgraph "SIN VHE ‚Äî ARMv8.0"
        S_EL0A["Apps Host (EL0)"]
        S_EL1["Linux Host (EL1)"]
        S_EL2["KVM / HYP peque√±o (EL2)"]
        S_EL0A --> S_EL1
        S_EL1 -->|"‚ö†Ô∏è Cambio de contexto<br/>costoso en cada<br/>transici√≥n VM‚ÜîHost"| S_EL2
    end

    subgraph "CON VHE ‚Äî ARMv8.1+"
        C_EL0A["Apps Host (EL0)"]
        C_EL1["Solo Guest Kernels (EL1)"]
        C_EL2["Linux Host + KVM completo (EL2)"]
        C_EL0A --> C_EL2
        C_EL1 -->|"‚úÖ EL1 reservado<br/>solo para guests"| C_EL2
    end

    style S_EL2 fill:#f8d7da,stroke:#721c24
    style C_EL2 fill:#d4edda,stroke:#155724
```

Con VHE, se activan dos bits en el registro `HCR_EL2`:

- **`E2H = 1`**: Redirige accesos a registros de EL1 hacia sus equivalentes de EL2 en hardware.
- **`TGE = 1`**: Redirige excepciones de EL0 directamente a EL2.

Las mediciones demuestran que VHE reduce la sobrecarga de virtualizaci√≥n de KVM en ARM a niveles comparables con KVM en x86, especialmente en cargas intensivas en I/O (Dall et al., 2017).

### 4.2 Virtualizaci√≥n Anidada ‚Äì ARMv8.3-A

ARMv8.3-A introduce soporte para **virtualizaci√≥n anidada**: ejecutar un hipervisor dentro de una VM. Sin este soporte, las instrucciones de hipervisor ejecutadas en EL1 causaban excepciones fatales en lugar de traps hacia EL2.

El proyecto **NEVE** (Nested Virtualization Extensions) demostr√≥ que, sin optimizaci√≥n, la virtualizaci√≥n anidada en ARM puede ser hasta 155x m√°s lenta que una VM simple, pero con sus t√©cnicas de reducci√≥n de traps se logran sobrecargas aceptables (Mi et al., 2017).

```mermaid
flowchart TD
    NVM["Nested VM<br/>(VM dentro de VM)"]
    GH["Guest Hypervisor<br/>(ejecuta en EL1)"]
    HH["Host Hypervisor<br/>(ejecuta en EL2)"]
    HW["Hardware ARM"]

    NVM -->|"Instrucci√≥n privilegiada"| GH
    GH -->|"Trap a EL2<br/>(ARMv8.3 habilita esto)"| HH
    HH -->|"Emula o ejecuta"| HW

    style NVM fill:#e2d9f3,stroke:#6f42c1
    style GH fill:#fff3cd,stroke:#856404
    style HH fill:#cce5ff,stroke:#004085
```

### 4.3 ARM Confidential Compute Architecture (CCA) ‚Äì ARMv9-A

La **Realm Management Extension (RME)** de ARMv9-A extiende el modelo de seguridad de dos mundos (Normal + Secure/TrustZone) a **cuatro mundos** (Arm, s.f.; Linux Kernel Documentation, s.f.):

```mermaid
graph TD
    subgraph "Normal World"
        NW_EL0["Apps (EL0)"]
        NW_EL1["Guest OS (EL1)"]
        NW_EL2["Hypervisor (EL2)"]
        NW_EL0 --> NW_EL1 --> NW_EL2
    end

    subgraph "Secure World (TrustZone)"
        SW_EL0["Trusted Apps (EL0)"]
        SW_EL1["Trusted OS (EL1)"]
        SW_EL0 --> SW_EL1
    end

    subgraph "Realm World üîí"
        RW_EL0["Realm App (EL0)"]
        RW_EL1["Realm Guest (EL1)"]
        RW_EL2["RMM - Realm Mgmt Monitor (EL2)"]
        RW_EL0 --> RW_EL1 --> RW_EL2
    end

    ROOT["Root World ‚Äî Monitor EL3<br/>(ARM Trusted Firmware)<br/>Gestiona transiciones entre mundos"]

    NW_EL2 --> ROOT
    SW_EL1 --> ROOT
    RW_EL2 --> ROOT

    style ROOT fill:#f8d7da,stroke:#721c24
    style RW_EL2 fill:#d4edda,stroke:#155724
    style RW_EL1 fill:#d4edda,stroke:#155724
    style RW_EL0 fill:#d4edda,stroke:#155724
```

Los **Realms** protegen el c√≥digo y los datos de una VM incluso del hipervisor que la administra. El hipervisor conserva la capacidad de gestionar recursos (CPU, memoria), pero no puede leer ni modificar el contenido del Realm. Esto se implementa mediante:

- **Realm Management Monitor (RMM):** Firmware en Realm world que gestiona el ciclo de vida de los Realms.
- **Granule Protection Tables (GPT):** Tablas en Root world que determinan a qu√© mundo pertenece cada p√°gina de memoria.
- **Attestation remota:** Tokens criptogr√°ficos firmados que permiten verificar la integridad del Realm y la plataforma.

---

## 5. Software real: KVM y Xen en ARM

### 5.1 KVM en ARM

**KVM** es la soluci√≥n de virtualizaci√≥n integrada al kernel Linux. Expone una API basada en `ioctl()` para crear VMs, vCPUs, asignar memoria virtual y configurar dispositivos virtuales, con control desde espacio de usuario a trav√©s de **QEMU** (kernel.org, s.f.).

En ARM/arm64, KVM aprovecha EL2 para interceptar operaciones privilegiadas del guest. Con VHE, el kernel Linux completo (incluyendo KVM) opera en EL2, dejando EL1 exclusivamente para los guests. Esto simplifica enormemente la arquitectura y mejora el rendimiento.

```mermaid
flowchart LR
    USER["Espacio de usuario<br/>(QEMU)"] -->|"ioctl()"| KVM["KVM<br/>(dentro del kernel)"]
    KVM -->|"Configura EL2<br/>Stage-2, vGIC"| HW["Hardware ARM<br/>(EL2 + Stage-2)"]
    HW -->|"Ejecuta"| VM["VM Guest<br/>(EL0 + EL1)"]
    VM -->|"Trap en instrucci√≥n<br/>privilegiada"| KVM

    style KVM fill:#cce5ff,stroke:#004085
    style VM fill:#d4edda,stroke:#155724
```

### 5.2 Xen en ARM

**Xen** es un hipervisor Tipo 1 ampliamente utilizado en la industria (incluyendo embebidos y automotriz) por su enfoque en aislamiento estricto y dise√±o de dominios (Dom0/DomU). En ARM, Xen aprovecha las extensiones de virtualizaci√≥n del hardware desde ARMv7-A y ARMv8-A. Su dise√±o permite transiciones VM‚Üíhipervisor m√°s r√°pidas que KVM en ARMv8.0 (sin VHE), aunque KVM con VHE cierra esta brecha significativamente (Xen Project, s.f.; Dall et al., 2017).

---

## 6. ARM en la nube y en el borde

### 6.1 Cloud sobre ARM

ARM se ha consolidado en centros de datos con procesadores dise√±ados para eficiencia y relaci√≥n costo/rendimiento. **AWS Graviton** (basado en ARM Neoverse) ofrece instancias EC2 con hasta un 40% mejor relaci√≥n precio-rendimiento que las equivalentes x86 (AWS, s.f.). Otros procesadores como **Ampere Altra**, **NVIDIA Grace** y **Huawei Kunpeng** compiten directamente en el mercado de servidores.

Seg√∫n Google Cloud (s.f.), las instancias ARM en la nube permiten ejecutar cargas de trabajo con arquitectura nativa Arm64, ofreciendo ventajas en eficiencia energ√©tica y costos operativos para aplicaciones containerizadas y nativas en la nube.

### 6.2 Edge Computing

En **edge computing**, se procesan datos cerca de donde se generan (sensores, gateways, redes 5G) para reducir latencia y ancho de banda. Seg√∫n Computer Weekly (2026), entre las tendencias clave para 2026 y m√°s all√° est√°n la inferencia de IA en el borde, la convergencia IT/OT, y el uso de procesadores ARM por su bajo consumo para nodos de edge distribuidos.

```mermaid
flowchart LR
    IOT["üå°Ô∏è Sensores / IoT"] --> EDGE["‚ö° Nodo Edge<br/>(Procesador ARM)<br/>Baja latencia"]
    EDGE --> CLOUD["‚òÅÔ∏è Cloud<br/>(ARM Graviton / x86)<br/>Procesamiento pesado"]
    EDGE -->|"Respuesta local<br/>en milisegundos"| IOT

    style IOT fill:#e2d9f3,stroke:#6f42c1
    style EDGE fill:#fff3cd,stroke:#856404
    style CLOUD fill:#cce5ff,stroke:#004085
```

ARM es la arquitectura dominante en estos nodos, donde se ejecutan contenedores y microservicios con aislamiento mediante virtualizaci√≥n ligera. Aplicaciones t√≠picas incluyen ciudades inteligentes, manufactura industrial predictiva, veh√≠culos aut√≥nomos y agricultura de precisi√≥n (IBM Developer, 2025).

---

## 7. Nuevos modelos de c√≥mputo

M√°s all√° de la VM cl√°sica, la industria est√° migrando hacia unidades de c√≥mputo m√°s peque√±as, r√°pidas, portables y seguras (Computing.es, 2024):

### 7.1 MicroVMs y Serverless

**Firecracker** (open source, creado por AWS) fue dise√±ado para cargas serverless y multi-tenant: ofrece aislamiento de VM pero con arranques del orden de **~125 milisegundos** y la capacidad de ejecutar miles de microVMs en un solo host (AWS, 2018).

```mermaid
graph LR
    subgraph "VM Tradicional"
        T_APP["Aplicaci√≥n + Libs"]
        T_OS["Guest OS completo"]
        T_HYP["Hipervisor pesado"]
        T_APP --> T_OS --> T_HYP
    end

    subgraph "MicroVM (Firecracker)"
        F_APP["Aplicaci√≥n + Libs"]
        F_OS["Kernel m√≠nimo"]
        F_HYP["Firecracker VMM ligero"]
        F_APP --> F_OS --> F_HYP
    end

    T_HYP -.-|"‚è±Ô∏è Boot: ~30 seg<br/>üíæ RAM: ~512 MB+<br/>üì¶ ~50 VMs/host"| COMP[" "]
    F_HYP -.-|"‚è±Ô∏è Boot: ~125 ms<br/>üíæ RAM: ~5 MB m√≠n<br/>üì¶ ~4000+ VMs/host"| COMP

    style T_HYP fill:#f8d7da,stroke:#721c24
    style F_HYP fill:#d4edda,stroke:#155724
    style COMP fill:#ffffff,stroke:#ffffff
```

### 7.2 WebAssembly (Wasm)

WebAssembly propone un entorno de ejecuci√≥n **memory-safe** y **sandboxed**, donde m√≥dulos no obtienen acceso al sistema a menos que se les otorgue expl√≠citamente (*capabilities*). Wasm no reemplaza la virtualizaci√≥n tradicional, pero se est√° volviendo un modelo alterno para ejecutar componentes peque√±os con aislamiento fuerte y portabilidad, incluyendo ARM (WebAssembly.org, s.f.).

### 7.3 Confidential Computing con ARM CCA

Como se describi√≥ en la secci√≥n 4.3, ARM CCA/RME/Realms representa el futuro de la computaci√≥n confidencial: proteger datos incluso frente a un host comprometido. Esto es especialmente relevante para la **protecci√≥n de modelos de IA** y datos sensibles en centros de datos de terceros (Arm, 2023).

### 7.4 C√≥mputo heterog√©neo: CPU + aceleradores

La tendencia actual integra m√∫ltiples tipos de procesadores (CPU ARM, GPU, NPU, DPU) en un mismo SoC o interconectados mediante **chiplets**. ARM permite que VMs, Realms y aplicaciones utilicen aceleradores sin romper el aislamiento. Los dise√±os de referencia ARM Helios y Atlas (2025) se enfocan en escalabilidad de interconexi√≥n para escenarios de IA en edge y datacenter (Arm, 2024).

```mermaid
graph TD
    SoC["System on Chip (SoC) ARM"]
    CPU["CPU ARM<br/>Neoverse / Cortex"]
    GPU["GPU<br/>Acelerador gr√°fico"]
    NPU["NPU<br/>IA / ML"]
    DPU["DPU<br/>Procesamiento de datos"]

    SoC --> CPU
    SoC --> GPU
    SoC --> NPU
    SoC --> DPU

    VM["VM / Realm"] -->|"Acceso aislado<br/>v√≠a SMMU + Stage-2"| SoC

    style SoC fill:#fff3cd,stroke:#856404
    style VM fill:#d4edda,stroke:#155724
    style NPU fill:#e2d9f3,stroke:#6f42c1
```

---

## 8. Ejemplo pr√°ctico en ensamblador AArch64

El siguiente fragmento de ensamblador ARMv8 (AArch64) muestra c√≥mo el kernel Linux verifica la presencia de VHE durante el arranque y configura `HCR_EL2` para activarla. Este c√≥digo es representativo de c√≥mo la arquitectura se configura a nivel de instrucciones:

```asm
// ============================================================
// Verificaci√≥n y activaci√≥n de VHE en el arranque del kernel
// Basado en el c√≥digo de arch/arm64/kernel/head.S (Linux)
// ============================================================

    // Leer el registro de features de memoria (MMU Features Register 1)
    mrs     x2, id_aa64mmfr1_el1    // Move from System Register
    
    // Extraer campo VH (bits [11:8]) que indica soporte VHE
    ubfx    x2, x2, #8, #4          // Unsigned Bit Field Extract
    
    // Si VH == 0, no hay soporte VHE ‚Üí saltar
    cbz     x2, sin_vhe             // Compare and Branch if Zero

// --- Ruta CON soporte VHE ---
con_vhe:
    mov     x0, #(1 << 31)          // HCR_RW: EL1 en modo AArch64
    orr     x0, x0, #(1 << 34)      // HCR_E2H: Habilitar VHE
    orr     x0, x0, #(1 << 27)      // HCR_TGE: Trap excepciones EL0‚ÜíEL2
    msr     hcr_el2, x0             // Move to System Register (EL2)
    isb                              // Instruction Sync Barrier
    b       continuar_boot           // Branch incondicional

// --- Ruta SIN soporte VHE ---
sin_vhe:
    mov     x0, #(1 << 31)          // Solo HCR_RW (64-bit EL1)
    msr     hcr_el2, x0             // Escribir configuraci√≥n b√°sica
    isb                              // Sincronizar pipeline

continuar_boot:
    // El kernel contin√∫a su inicializaci√≥n...
```

### Instrucciones clave utilizadas

| Instrucci√≥n | Descripci√≥n |
|---|---|
| `mrs Xd, <sysreg>` | Lee un registro del sistema hacia un registro general |
| `ubfx Xd, Xn, #lsb, #width` | Extrae un campo de bits sin signo |
| `cbz Xn, label` | Salta a `label` si `Xn` es cero |
| `orr Xd, Xn, #imm` | OR l√≥gico: combina flags de configuraci√≥n |
| `msr <sysreg>, Xn` | Escribe un registro general hacia un registro del sistema |
| `isb` | Barrera de sincronizaci√≥n de instrucciones |

---

## 9. Tabla comparativa: virtualizaci√≥n ARM vs x86

| Caracter√≠stica | ARM (ARMv8/v9) | x86 (Intel VT-x / AMD-V) |
|---|---|---|
| **Modelo de privilegios** | Exception Levels (EL0‚ÄìEL3) | Ring 0-3 + Root/Non-root mode |
| **Estructura de contexto** | Sin estructura hardware; el hipervisor decide qu√© guardar/restaurar | VMCS (Intel) / VMCB (AMD) en memoria |
| **Transici√≥n VM‚ÜîHyp** | Trap a EL2 (ligera con VHE) | VM-Exit / VM-Entry (costoso) |
| **Traducci√≥n de memoria** | Stage-1 + Stage-2 (VA ‚Üí IPA ‚Üí PA) | EPT (Intel) / NPT (AMD) |
| **Extensi√≥n para host** | VHE (ARMv8.1) | No necesaria (dise√±o diferente) |
| **Virtualizaci√≥n anidada** | ARMv8.3 + NEVE | Soporte nativo en VMX/SVM |
| **Computaci√≥n confidencial** | CCA / Realms (ARMv9) | Intel TDX / AMD SEV-SNP |
| **Eficiencia energ√©tica** | Alta (dise√±o RISC, bajo consumo) | Menor (dise√±o CISC, mayor consumo) |
| **Ecosistema cloud** | AWS Graviton, Ampere, NVIDIA Grace | Intel Xeon, AMD EPYC |

---

## 10. Conclusiones

La virtualizaci√≥n en ARM ha evolucionado desde un soporte b√°sico en ARMv8.0 hasta un ecosistema maduro que incluye hipervisores tipo 2 eficientes (VHE en ARMv8.1), virtualizaci√≥n anidada (ARMv8.3), y computaci√≥n confidencial con aislamiento criptogr√°fico (CCA/Realms en ARMv9). Estas extensiones posicionan a ARM como una alternativa competitiva frente a x86 en centros de datos y plataformas cloud.

En software, **KVM y Xen** son los pilares del ecosistema ARM para virtualizaci√≥n en Linux, habilitando desde laboratorios de desarrollo hasta despliegues industriales a gran escala. La adopci√≥n masiva en servicios como AWS Graviton demuestra que ARM en la nube es una realidad consolidada.

Los nuevos modelos de c√≥mputo ‚Äî microVMs (serverless con Firecracker), WebAssembly (sandboxes portables), confidential computing (ARM CCA) y c√≥mputo heterog√©neo (CPU+GPU+NPU) ‚Äî encuentran en ARM una base natural por su eficiencia energ√©tica, flexibilidad arquitect√≥nica y soporte robusto de virtualizaci√≥n.

La direcci√≥n general es clara: ejecutar m√°s cargas, en m√°s lugares (cloud + edge), con mejores garant√≠as de aislamiento y menor costo, manteniendo ARM como plataforma dominante de la pr√≥xima generaci√≥n de infraestructura computacional.

---

## 11. Referencias

1. Amazon Web Services. (s.f.). *¬øQu√© es la virtualizaci√≥n?* AWS. https://aws.amazon.com/es/what-is/virtualization/

2. Amazon Web Services. (2018, 26 noviembre). *Firecracker ‚Äì Lightweight Virtualization for Serverless Computing.* AWS Blog. https://aws.amazon.com/blogs/aws/firecracker-lightweight-virtualization-for-serverless-computing/

3. Amazon Web Services. (s.f.). *AWS Graviton Processors.* AWS. https://aws.amazon.com/ec2/graviton/

4. Arm. (s.f.). *Arm Confidential Compute Architecture.* Arm Developer. https://www.arm.com/architecture/security-features/arm-confidential-compute-architecture

5. Arm. (s.f.). *Armv8-A Virtualization (Learn the Architecture).* Arm Developer. https://developer.arm.com/documentation/102142/0100

6. Arm. (s.f.). *Stage 2 Translation (Learn the Architecture).* Arm Developer. https://developer.arm.com/documentation/101811/latest

7. Arm. (2023, 28 abril). *Arm and Confidential Computing.* Arm Community Blog. https://community.arm.com/

8. Arm. (2024, 1 octubre). *Arm A-profile Architecture Developments 2024.* Arm Community Blog. https://community.arm.com/

9. Arm Community. (2014, 2 diciembre). *The ARMv8-A Architecture and its Ongoing Development.* Arm Developer. https://developer.arm.com/community/arm-community-blogs/

10. Computer Weekly. (2026). *10 tendencias de c√≥mputo de borde a tomar en cuenta en 2026 y a futuro.* https://www.computerweekly.com/es/cronica/10-tendencias-de-computo-de-borde-a-tomar-en-cuenta-en-2026-y-a-futuro

11. Computing.es. (2024, 17 abril). *¬øCu√°les son los nuevos modelos de computaci√≥n?* Computing Espa√±a. https://www.computing.es/analytics/cuales-son-los-nuevos-modelos-de-computacion/

12. Dall, C., Li, S.-W., Lim, J. T., Nieh, J. & Koloventzos, G. (2017). ARM Virtualization: Performance and Architectural Implications. *ISCA '17.* https://par.nsf.gov/servlets/purl/10310788

13. Google Cloud. (s.f.). *Instancias de ARM en Compute Engine.* https://docs.cloud.google.com/compute/docs/instances/arm-on-compute?hl=es

14. IBM. (s.f.). *¬øQu√© es una m√°quina virtual (VM)?* IBM Think. https://www.ibm.com/mx-es/think/topics/virtual-machines

15. IBM Developer. (2025, 27 marzo). *Edge Computing Architecture and Use Cases.* https://developer.ibm.com/

16. Kernel.org. (s.f.). *The Definitive KVM API.* Linux Kernel Documentation. https://docs.kernel.org/virt/kvm/api.html

17. Linux Kernel Documentation. (s.f.). *Arm Confidential Compute Architecture.* https://docs.kernel.org/arch/arm64/arm-cca.html

18. Mi, Z., Li, D., Yang, Z., Wang, X. & Chen, H. (2017). NEVE: Nested Virtualization Extensions for ARM. *SOSP '17.* https://www.cs.columbia.edu/~nieh/pubs/sosp2017_neve.pdf

19. openEuler Community. (2020). *Introduction to the ARMv8 Virtualization System.* https://www.openeuler.org/en/blog/yorifang/2020-10-24-arm-virtualization-overview.html

20. Oracle. (s.f.). *Tecnolog√≠as de virtualizaci√≥n.* Oracle Documentation. https://docs.oracle.com/cd/E56339_01/html/E54000/virttechnologies.html

21. Valebyte. (2025, 17 marzo). *¬øVirtualizaci√≥n en ARM? ¬øEs posible ejecutar m√°quinas virtuales?* Valebyte Blog. https://valebyte.com/blog/es/virtualizacion-en-arm-es-posible-ejecutar-maquinas-virtuales/

22. WebAssembly. (s.f.). *WebAssembly: Safe, sandboxed execution environment.* https://webassembly.org/

23. Xen Project. (s.f.). *Xen ARM with Virtualization Extensions.* Xen Wiki. https://wiki.xenproject.org/wiki/Xen_ARM_with_Virtualization_Extensions

---

> **Declaraci√≥n de uso de IA:**  
> Este documento fue elaborado como investigaci√≥n documental para la materia de Lenguajes de Interfaz. Se utiliz√≥ inteligencia artificial (Claude, Anthropic) como herramienta de apoyo para la recopilaci√≥n y estructuraci√≥n inicial de informaci√≥n. Posteriormente, el alumno revis√≥, modific√≥ y ajust√≥ el contenido del documento para asegurar la coherencia, relevancia y calidad de la investigaci√≥n presentada. La selecci√≥n de fuentes, la verificaci√≥n de datos y la redacci√≥n final son responsabilidad de la estudiante. Este uso se declara conforme a la gu√≠a `AI_GUIDANCE.md` del repositorio del curso.

---

### Prompt utilizado

> Te comparto lo que me pide el documento, de igual forma te comparto una investigaci√≥n que realic√©. Puedes mezclar ambas, hacerlo m√°s acorde a lo que pide el profe (diagramas y fotos entre ellos, en formato markdown) y las referencias preferir√≠a que fueran tomadas de p√°ginas de tecnologia, te dejo algunas de las p√°ginas que estoy utilizanod.
>
> Para los diagramas puedes usar: `mermaid`. De nuevo, aseg√∫rate que la info sea acorde al tema: **Virtualizaci√≥n en ARM y Nuevos Modelos de C√≥mputo**.
