---
title: verilog断言的使用
date: 2024-08-23 11:40:28
categories:
- verilog语法
tags:
- TBD
---







```verilog
module counter(
    input wire clk,
    input wire reset,
    output reg [3:0] count
);

always @(posedge clk or posedge reset) begin
    if (reset) begin
        count <= 4'b0000;
    end else if (count == 4'b1111) begin
        count <= 4'b0000;  // 当计数器达到 15 时复位
    end else begin
        count <= count + 1;
    end
end

// synopsys translate_off

// 定义一个序列：检查计数器是否达到最大值
sequence check_max_value;
    count == 4'b1111;
endsequence

// 定义一个序列：检查计数器是否复位为0
sequence check_reset_to_zero;
    count == 4'b0000;
endsequence

// 定义属性：如果计数器达到最大值，下一个周期应复位为0
property max_value_reset;
    @(posedge clk) check_max_value |-> check_reset_to_zero;
endproperty

// 断言属性：如果属性不成立，报告错误
assert_max_value_reset: assert property(max_value_reset)
    else $fatal("Count did not reset when expected!");

// synopsys translate_on

endmodule

```





> 假设我们有一个简单的计数器模块，这个计数器每个时钟周期加 1。当计数器达到最大值时，它会复位到 0。我们希望在仿真过程中验证，当计数器达到最大值时，它确实会复位到 0。
>
> **序列 `check_max_value`**：
>
> - `sequence check_max_value; count == 4'b1111; endsequence`
> - 这个序列定义了一个条件：当计数器 `count` 的值等于 `4'b1111` 时，序列成立。这个序列的作用是捕捉计数器达到最大值的情况。
>
> **序列 `check_reset_to_zero`**：
>
> - `sequence check_reset_to_zero; count == 4'b0000; endsequence`
> - 这个序列定义了另一个条件：当计数器 `count` 的值等于 `4'b0000` 时，序列成立。这个序列的作用是捕捉计数器复位为 0 的情况。
>
> **属性 `max_value_reset`**：
>
> - `property max_value_reset; @(posedge clk) check_max_value |-> check_reset_to_zero; endproperty`
> - 这个属性定义了一个更复杂的逻辑：在时钟的上升沿（`@(posedge clk)`），如果 `check_max_value` 序列成立（即计数器达到最大值），那么下一个时钟周期 `check_reset_to_zero` 序列也必须成立（即计数器复位为 0）。`|->` 是“后随运算符”，表示一个序列跟随另一个序列。
>
> **断言 `assert_max_value_reset`**：
>
> - `assert_max_value_reset: assert property(max_value_reset) else $fatal("Count did not reset when expected!");`
> - 这行代码将定义好的属性 `max_value_reset` 用于断言检查。意思是，系统会在仿真时验证这个属性。如果属性不成立（即计数器在达到最大值后没有复位），仿真器会报告错误并终止仿真。

