Fitter report for stand_test
Sat Feb 20 14:11:47 2021
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Carry Chains
 12. Cascade Chains
 13. Non-Global High Fan-Out Signals
 14. LAB
 15. Local Routing Interconnect
 16. LAB External Interconnect
 17. Row Interconnect
 18. LAB Column Interconnect
 19. LAB Column Interconnect
 20. Fitter Resource Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pin-Out File
 24. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------+
; Fitter Summary                                                   ;
+-----------------------+------------------------------------------+
; Fitter Status         ; Successful - Sat Feb 20 14:11:47 2021    ;
; Quartus II Version    ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name         ; stand_test                               ;
; Top-level Entity Name ; stand_test                               ;
; Family                ; FLEX10KE                                 ;
; Device                ; EPF10K200SRC240-3                        ;
; Timing Models         ; Final                                    ;
; Total logic elements  ; 243 / 9,984 ( 2 % )                      ;
; Total pins            ; 67 / 182 ( 37 % )                        ;
; Total memory bits     ; 0 / 98,304 ( 0 % )                       ;
; Total PLLs            ; 0                                        ;
+-----------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K200SRC240-3  ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; PCI I/O                                                    ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                     ;
+--------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name         ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+--------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; p_CLK        ; 211   ; --  ; --   ; 213     ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; p_IN_IMP_LAS ; 184   ; --  ; 12   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; p_IN_IMP_GEN ; 51    ;  V  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
+--------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                 ;
+---------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name          ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+---------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; p_OUT_IMP[0]  ; 191   ; --  ; 16   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[1]  ; 192   ; --  ; 17   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[2]  ; 193   ; --  ; 18   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[3]  ; 194   ; --  ; 19   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[4]  ; 195   ; --  ; 20   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[5]  ; 196   ; --  ; 21   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[6]  ; 198   ; --  ; 21   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[7]  ; 199   ; --  ; 22   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[8]  ; 200   ; --  ; 22   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[9]  ; 201   ; --  ; 23   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[10] ; 202   ; --  ; 23   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[11] ; 203   ; --  ; 24   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[12] ; 204   ; --  ; 24   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[13] ; 206   ; --  ; 25   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[14] ; 207   ; --  ; 25   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[15] ; 208   ; --  ; 26   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[16] ; 214   ; --  ; 30   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[17] ; 215   ; --  ; 31   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[18] ; 217   ; --  ; 32   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[19] ; 218   ; --  ; 33   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[20] ; 219   ; --  ; 34   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[21] ; 220   ; --  ; 35   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[22] ; 221   ; --  ; 36   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[23] ; 222   ; --  ; 37   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[24] ; 223   ; --  ; 38   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[25] ; 226   ; --  ; 40   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[26] ; 227   ; --  ; 41   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[27] ; 228   ; --  ; 42   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[28] ; 229   ; --  ; 43   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[29] ; 230   ; --  ; 44   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[30] ; 231   ; --  ; 45   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[31] ; 233   ; --  ; 46   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[32] ; 234   ; --  ; 47   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[33] ; 235   ; --  ; 48   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[34] ; 237   ; --  ; 50   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[35] ; 6     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[36] ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[37] ; 8     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[38] ; 9     ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[39] ; 13    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[40] ; 14    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[41] ; 18    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[42] ; 19    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[43] ; 21    ;  G  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[44] ; 24    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[45] ; 25    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[46] ; 29    ;  K  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[47] ; 28    ;  K  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[48] ; 30    ;  L  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[49] ; 31    ;  L  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[50] ; 33    ;  M  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[51] ; 34    ;  M  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[52] ; 35    ;  N  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[53] ; 36    ;  N  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[54] ; 38    ;  O  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[55] ; 39    ;  P  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[56] ; 41    ;  Q  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[57] ; 43    ;  R  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[58] ; 44    ;  R  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[59] ; 45    ;  S  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[60] ; 46    ;  S  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[61] ; 48    ;  T  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[62] ; 49    ;  U  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; p_OUT_IMP[63] ; 50    ;  U  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
+---------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+--------------------------------------+
; All Package Pins                     ;
+-------+---------------+--------------+
; Pin # ; Usage         ; I/O Standard ;
+-------+---------------+--------------+
; 1     ; #TCK          ;              ;
; 2     ; ^CONF_DONE    ;              ;
; 3     ; ^nCEO         ;              ;
; 4     ; #TDO          ;              ;
; 5     ; VCC_INT       ;              ;
; 6     ; p_OUT_IMP[35] ; LVTTL/LVCMOS ;
; 7     ; p_OUT_IMP[36] ; LVTTL/LVCMOS ;
; 8     ; p_OUT_IMP[37] ; LVTTL/LVCMOS ;
; 9     ; p_OUT_IMP[38] ; LVTTL/LVCMOS ;
; 10    ; GND_INT       ;              ;
; 11    ; GND*          ;              ;
; 12    ; GND*          ;              ;
; 13    ; p_OUT_IMP[39] ; LVTTL/LVCMOS ;
; 14    ; p_OUT_IMP[40] ; LVTTL/LVCMOS ;
; 15    ; GND*          ;              ;
; 16    ; VCC_IO        ;              ;
; 17    ; GND*          ;              ;
; 18    ; p_OUT_IMP[41] ; LVTTL/LVCMOS ;
; 19    ; p_OUT_IMP[42] ; LVTTL/LVCMOS ;
; 20    ; VCC_INT       ;              ;
; 21    ; p_OUT_IMP[43] ; LVTTL/LVCMOS ;
; 22    ; GND_INT       ;              ;
; 23    ; GND*          ;              ;
; 24    ; p_OUT_IMP[44] ; LVTTL/LVCMOS ;
; 25    ; p_OUT_IMP[45] ; LVTTL/LVCMOS ;
; 26    ; GND*          ;              ;
; 27    ; VCC_INT       ;              ;
; 28    ; p_OUT_IMP[47] ; LVTTL/LVCMOS ;
; 29    ; p_OUT_IMP[46] ; LVTTL/LVCMOS ;
; 30    ; p_OUT_IMP[48] ; LVTTL/LVCMOS ;
; 31    ; p_OUT_IMP[49] ; LVTTL/LVCMOS ;
; 32    ; GND_INT       ;              ;
; 33    ; p_OUT_IMP[50] ; LVTTL/LVCMOS ;
; 34    ; p_OUT_IMP[51] ; LVTTL/LVCMOS ;
; 35    ; p_OUT_IMP[52] ; LVTTL/LVCMOS ;
; 36    ; p_OUT_IMP[53] ; LVTTL/LVCMOS ;
; 37    ; VCC_IO        ;              ;
; 38    ; p_OUT_IMP[54] ; LVTTL/LVCMOS ;
; 39    ; p_OUT_IMP[55] ; LVTTL/LVCMOS ;
; 40    ; VCC_INT       ;              ;
; 41    ; p_OUT_IMP[56] ; LVTTL/LVCMOS ;
; 42    ; GND_INT       ;              ;
; 43    ; p_OUT_IMP[57] ; LVTTL/LVCMOS ;
; 44    ; p_OUT_IMP[58] ; LVTTL/LVCMOS ;
; 45    ; p_OUT_IMP[59] ; LVTTL/LVCMOS ;
; 46    ; p_OUT_IMP[60] ; LVTTL/LVCMOS ;
; 47    ; VCC_INT       ;              ;
; 48    ; p_OUT_IMP[61] ; LVTTL/LVCMOS ;
; 49    ; p_OUT_IMP[62] ; LVTTL/LVCMOS ;
; 50    ; p_OUT_IMP[63] ; LVTTL/LVCMOS ;
; 51    ; p_IN_IMP_GEN  ; LVTTL/LVCMOS ;
; 52    ; GND_INT       ;              ;
; 53    ; GND*          ;              ;
; 54    ; GND*          ;              ;
; 55    ; GND*          ;              ;
; 56    ; GND*          ;              ;
; 57    ; VCC_IO        ;              ;
; 58    ; #TMS          ;              ;
; 59    ; #TRST         ;              ;
; 60    ; ^nSTATUS      ;              ;
; 61    ; GND*          ;              ;
; 62    ; GND*          ;              ;
; 63    ; GND*          ;              ;
; 64    ; GND*          ;              ;
; 65    ; GND*          ;              ;
; 66    ; GND*          ;              ;
; 67    ; GND*          ;              ;
; 68    ; GND*          ;              ;
; 69    ; GND_INT       ;              ;
; 70    ; GND*          ;              ;
; 71    ; GND*          ;              ;
; 72    ; GND*          ;              ;
; 73    ; GND*          ;              ;
; 74    ; GND*          ;              ;
; 75    ; GND*          ;              ;
; 76    ; VCC_INT       ;              ;
; 77    ; VCC_IO        ;              ;
; 78    ; GND*          ;              ;
; 79    ; GND*          ;              ;
; 80    ; GND*          ;              ;
; 81    ; GND*          ;              ;
; 82    ; GND*          ;              ;
; 83    ; GND*          ;              ;
; 84    ; GND*          ;              ;
; 85    ; GND_INT       ;              ;
; 86    ; GND*          ;              ;
; 87    ; GND*          ;              ;
; 88    ; GND*          ;              ;
; 89    ; VCC_CKLK      ;              ;
; 90    ; GND+          ;              ;
; 91    ; GND+          ;              ;
; 92    ; GND+          ;              ;
; 93    ; GND_CKLK      ;              ;
; 94    ; GND*          ;              ;
; 95    ; GND*          ;              ;
; 96    ; VCC_INT       ;              ;
; 97    ; GND*          ;              ;
; 98    ; GND*          ;              ;
; 99    ; GND*          ;              ;
; 100   ; GND*          ;              ;
; 101   ; GND*          ;              ;
; 102   ; GND*          ;              ;
; 103   ; GND*          ;              ;
; 104   ; GND_INT       ;              ;
; 105   ; GND*          ;              ;
; 106   ; GND*          ;              ;
; 107   ; GND*          ;              ;
; 108   ; GND*          ;              ;
; 109   ; GND*          ;              ;
; 110   ; GND*          ;              ;
; 111   ; GND*          ;              ;
; 112   ; VCC_IO        ;              ;
; 113   ; GND*          ;              ;
; 114   ; GND*          ;              ;
; 115   ; GND*          ;              ;
; 116   ; GND*          ;              ;
; 117   ; GND*          ;              ;
; 118   ; GND*          ;              ;
; 119   ; GND*          ;              ;
; 120   ; GND*          ;              ;
; 121   ; ^nCONFIG      ;              ;
; 122   ; VCC_INT       ;              ;
; 123   ; ^MSEL1        ;              ;
; 124   ; ^MSEL0        ;              ;
; 125   ; GND_INT       ;              ;
; 126   ; GND*          ;              ;
; 127   ; GND*          ;              ;
; 128   ; GND*          ;              ;
; 129   ; GND*          ;              ;
; 130   ; VCC_INT       ;              ;
; 131   ; GND*          ;              ;
; 132   ; GND*          ;              ;
; 133   ; GND*          ;              ;
; 134   ; GND*          ;              ;
; 135   ; GND_INT       ;              ;
; 136   ; GND*          ;              ;
; 137   ; GND*          ;              ;
; 138   ; GND*          ;              ;
; 139   ; VCC_INT       ;              ;
; 140   ; VCC_IO        ;              ;
; 141   ; GND*          ;              ;
; 142   ; GND*          ;              ;
; 143   ; GND*          ;              ;
; 144   ; GND*          ;              ;
; 145   ; GND_INT       ;              ;
; 146   ; GND*          ;              ;
; 147   ; GND*          ;              ;
; 148   ; GND*          ;              ;
; 149   ; GND*          ;              ;
; 150   ; VCC_INT       ;              ;
; 151   ; GND*          ;              ;
; 152   ; GND*          ;              ;
; 153   ; GND*          ;              ;
; 154   ; GND*          ;              ;
; 155   ; GND_INT       ;              ;
; 156   ; GND*          ;              ;
; 157   ; GND*          ;              ;
; 158   ; GND*          ;              ;
; 159   ; VCC_INT       ;              ;
; 160   ; VCC_IO        ;              ;
; 161   ; GND*          ;              ;
; 162   ; GND*          ;              ;
; 163   ; GND*          ;              ;
; 164   ; GND*          ;              ;
; 165   ; GND_INT       ;              ;
; 166   ; GND*          ;              ;
; 167   ; GND*          ;              ;
; 168   ; GND*          ;              ;
; 169   ; GND*          ;              ;
; 170   ; VCC_INT       ;              ;
; 171   ; GND*          ;              ;
; 172   ; GND*          ;              ;
; 173   ; GND*          ;              ;
; 174   ; GND*          ;              ;
; 175   ; GND*          ;              ;
; 176   ; GND_INT       ;              ;
; 177   ; #TDI          ;              ;
; 178   ; ^nCE          ;              ;
; 179   ; ^DCLK         ;              ;
; 180   ; ^DATA0        ;              ;
; 181   ; GND*          ;              ;
; 182   ; GND*          ;              ;
; 183   ; GND*          ;              ;
; 184   ; p_IN_IMP_LAS  ; LVTTL/LVCMOS ;
; 185   ; GND*          ;              ;
; 186   ; GND*          ;              ;
; 187   ; VCC_INT       ;              ;
; 188   ; GND*          ;              ;
; 189   ; VCC_IO        ;              ;
; 190   ; GND*          ;              ;
; 191   ; p_OUT_IMP[0]  ; LVTTL/LVCMOS ;
; 192   ; p_OUT_IMP[1]  ; LVTTL/LVCMOS ;
; 193   ; p_OUT_IMP[2]  ; LVTTL/LVCMOS ;
; 194   ; p_OUT_IMP[3]  ; LVTTL/LVCMOS ;
; 195   ; p_OUT_IMP[4]  ; LVTTL/LVCMOS ;
; 196   ; p_OUT_IMP[5]  ; LVTTL/LVCMOS ;
; 197   ; GND_INT       ;              ;
; 198   ; p_OUT_IMP[6]  ; LVTTL/LVCMOS ;
; 199   ; p_OUT_IMP[7]  ; LVTTL/LVCMOS ;
; 200   ; p_OUT_IMP[8]  ; LVTTL/LVCMOS ;
; 201   ; p_OUT_IMP[9]  ; LVTTL/LVCMOS ;
; 202   ; p_OUT_IMP[10] ; LVTTL/LVCMOS ;
; 203   ; p_OUT_IMP[11] ; LVTTL/LVCMOS ;
; 204   ; p_OUT_IMP[12] ; LVTTL/LVCMOS ;
; 205   ; VCC_IO        ;              ;
; 206   ; p_OUT_IMP[13] ; LVTTL/LVCMOS ;
; 207   ; p_OUT_IMP[14] ; LVTTL/LVCMOS ;
; 208   ; p_OUT_IMP[15] ; LVTTL/LVCMOS ;
; 209   ; GND*          ;              ;
; 210   ; GND+          ;              ;
; 211   ; p_CLK         ; LVTTL/LVCMOS ;
; 212   ; GND+          ;              ;
; 213   ; GND*          ;              ;
; 214   ; p_OUT_IMP[16] ; LVTTL/LVCMOS ;
; 215   ; p_OUT_IMP[17] ; LVTTL/LVCMOS ;
; 216   ; GND_INT       ;              ;
; 217   ; p_OUT_IMP[18] ; LVTTL/LVCMOS ;
; 218   ; p_OUT_IMP[19] ; LVTTL/LVCMOS ;
; 219   ; p_OUT_IMP[20] ; LVTTL/LVCMOS ;
; 220   ; p_OUT_IMP[21] ; LVTTL/LVCMOS ;
; 221   ; p_OUT_IMP[22] ; LVTTL/LVCMOS ;
; 222   ; p_OUT_IMP[23] ; LVTTL/LVCMOS ;
; 223   ; p_OUT_IMP[24] ; LVTTL/LVCMOS ;
; 224   ; VCC_IO        ;              ;
; 225   ; VCC_INT       ;              ;
; 226   ; p_OUT_IMP[25] ; LVTTL/LVCMOS ;
; 227   ; p_OUT_IMP[26] ; LVTTL/LVCMOS ;
; 228   ; p_OUT_IMP[27] ; LVTTL/LVCMOS ;
; 229   ; p_OUT_IMP[28] ; LVTTL/LVCMOS ;
; 230   ; p_OUT_IMP[29] ; LVTTL/LVCMOS ;
; 231   ; p_OUT_IMP[30] ; LVTTL/LVCMOS ;
; 232   ; GND_INT       ;              ;
; 233   ; p_OUT_IMP[31] ; LVTTL/LVCMOS ;
; 234   ; p_OUT_IMP[32] ; LVTTL/LVCMOS ;
; 235   ; p_OUT_IMP[33] ; LVTTL/LVCMOS ;
; 236   ; GND*          ;              ;
; 237   ; p_OUT_IMP[34] ; LVTTL/LVCMOS ;
; 238   ; GND*          ;              ;
; 239   ; GND*          ;              ;
; 240   ; GND*          ;              ;
+-------+---------------+--------------+


+----------------------------------------------------------------+
; Control Signals                                                ;
+--------------+---------+---------+--------------+--------------+
; Name         ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+--------------+---------+---------+--------------+--------------+
; p_CLK        ; 211     ; 213     ; Clock        ; Pin          ;
; s_FSM.st_imp ; LC1_J24 ; 67      ; Clock enable ; Non-global   ;
; Selector0~0  ; LC6_J27 ; 65      ; Clock enable ; Non-global   ;
+--------------+---------+---------+--------------+--------------+


+----------------------------------+
; Global & Other Fast Signals      ;
+-------+-------+---------+--------+
; Name  ; Pin # ; Fan-Out ; Global ;
+-------+-------+---------+--------+
; p_CLK ; 211   ; 213     ; yes    ;
+-------+-------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 0                      ;
; 3                  ; 0                      ;
; 4                  ; 0                      ;
; 5                  ; 0                      ;
; 6                  ; 0                      ;
; 7                  ; 0                      ;
; 8                  ; 0                      ;
; 9                  ; 1                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 1     ;
+--------+-------+


+------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                    ;
+--------------------------------------------------------------------------+---------+
; Name                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------+---------+
; s_FSM.st_imp~3                                                           ; 67      ;
; Selector0~2                                                              ; 65      ;
; LessThan1~7                                                              ; 65      ;
; Equal1~1                                                                 ; 11      ;
; s_FSM.st_las~2                                                           ; 11      ;
; s_FSM.st_gen~2                                                           ; 11      ;
; Selector2~2                                                              ; 9       ;
; Selector3~2                                                              ; 9       ;
; s_CNT[8]~29                                                              ; 7       ;
; s_CNT[7]~30                                                              ; 7       ;
; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; 6       ;
; s_CNT[6]~36                                                              ; 4       ;
; s_CNT[5]~37                                                              ; 4       ;
; s_CNT[4]~31                                                              ; 4       ;
; s_CNT[2]~32                                                              ; 4       ;
; LessThan1~6                                                              ; 3       ;
; s_CNT[1]~33                                                              ; 3       ;
; s_FSM.st_delay~2                                                         ; 3       ;
; s_CNT[3]~35                                                              ; 3       ;
; s_OUT_PORT[25]~153                                                       ; 2       ;
; s_OUT_PORT[26]~154                                                       ; 2       ;
; LessThan1~5                                                              ; 2       ;
; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT ; 2       ;
; Selector1~2                                                              ; 2       ;
; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7]~COUT ; 2       ;
; s_OUT_PORT[20]~148                                                       ; 2       ;
; s_OUT_PORT[24]~152                                                       ; 2       ;
; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; 2       ;
; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; 2       ;
; s_OUT_PORT[21]~149                                                       ; 2       ;
; s_OUT_PORT[23]~151                                                       ; 2       ;
; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; 2       ;
; s_OUT_PORT[22]~150                                                       ; 2       ;
; LessThan0~2                                                              ; 2       ;
; LessThan0~3                                                              ; 2       ;
; s_OUT_PORT[19]~147                                                       ; 2       ;
; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; 2       ;
; s_LAS_FILTER[1]~7                                                        ; 2       ;
; s_GEN_FILTER[2]~6                                                        ; 2       ;
; s_GEN_FILTER[3]~7                                                        ; 2       ;
; s_GEN_FILTER[1]~5                                                        ; 2       ;
; s_LAS_FILTER[2]~4                                                        ; 2       ;
; s_LAS_FILTER[3]~5                                                        ; 2       ;
; s_OUT_PORT[18]~146                                                       ; 2       ;
; s_OUT_PORT[17]~145                                                       ; 2       ;
; s_OUT_PORT[14]~142                                                       ; 2       ;
; lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT ; 2       ;
; s_OUT_PORT[15]~143                                                       ; 2       ;
; s_OUT_PORT[16]~144                                                       ; 2       ;
; s_OUT_PORT[62]~190                                                       ; 2       ;
+--------------------------------------------------------------------------+---------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 1196           ;
; 1                        ; 20             ;
; 2                        ; 2              ;
; 3                        ; 0              ;
; 4                        ; 1              ;
; 5                        ; 3              ;
; 6                        ; 1              ;
; 7                        ; 6              ;
; 8                        ; 19             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 1216           ;
; 1                           ; 2              ;
; 2                           ; 1              ;
; 3                           ; 2              ;
; 4                           ; 23             ;
; 5                           ; 2              ;
; 6                           ; 2              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 1196           ;
; 1                          ; 22             ;
; 2                          ; 0              ;
; 3                          ; 2              ;
; 4                          ; 20             ;
; 5                          ; 0              ;
; 6                          ; 3              ;
; 7                          ; 1              ;
; 8                          ; 0              ;
; 9                          ; 0              ;
; 10                         ; 1              ;
; 11                         ; 1              ;
; 12                         ; 0              ;
; 13                         ; 2              ;
+----------------------------+----------------+


+-------------------------------------------------------------------------------------------+
; Row Interconnect                                                                          ;
+-------+----------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used    ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+----------------------+-----------------------------+------------------------------+
;  A    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  4 / 104 ( 4 % )             ;
;  B    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  C    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  D    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  E    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  F    ;  0 / 208 ( 0 % )     ;  1 / 104 ( < 1 % )          ;  4 / 104 ( 4 % )             ;
;  G    ;  0 / 208 ( 0 % )     ;  1 / 104 ( < 1 % )          ;  1 / 104 ( < 1 % )           ;
;  H    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  I    ;  1 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  11 / 104 ( 11 % )           ;
;  J    ;  11 / 208 ( 5 % )    ;  7 / 104 ( 7 % )            ;  44 / 104 ( 42 % )           ;
;  K    ;  1 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  L    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  2 / 104 ( 2 % )             ;
;  M    ;  2 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  7 / 104 ( 7 % )             ;
;  N    ;  1 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  5 / 104 ( 5 % )             ;
;  O    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  2 / 104 ( 2 % )             ;
;  P    ;  1 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  5 / 104 ( 5 % )             ;
;  Q    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  R    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  3 / 104 ( 3 % )             ;
;  S    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  2 / 104 ( 2 % )             ;
;  T    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  U    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  2 / 104 ( 2 % )             ;
;  V    ;  1 / 208 ( < 1 % )   ;  1 / 104 ( < 1 % )          ;  0 / 104 ( 0 % )             ;
;  W    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  X    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
; Total ;  18 / 4992 ( < 1 % ) ;  10 / 2496 ( < 1 % )        ;  98 / 2496 ( 4 % )           ;
+-------+----------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  0 / 48 ( 0 % )    ;
; 2     ;  0 / 48 ( 0 % )    ;
; 3     ;  0 / 48 ( 0 % )    ;
; 4     ;  0 / 48 ( 0 % )    ;
; 5     ;  0 / 48 ( 0 % )    ;
; 6     ;  0 / 48 ( 0 % )    ;
; 7     ;  0 / 48 ( 0 % )    ;
; 8     ;  0 / 48 ( 0 % )    ;
; 9     ;  0 / 48 ( 0 % )    ;
; 10    ;  0 / 48 ( 0 % )    ;
; 11    ;  0 / 48 ( 0 % )    ;
; 12    ;  1 / 48 ( 2 % )    ;
; 13    ;  0 / 48 ( 0 % )    ;
; 14    ;  0 / 48 ( 0 % )    ;
; 15    ;  0 / 48 ( 0 % )    ;
; 16    ;  1 / 48 ( 2 % )    ;
; 17    ;  1 / 48 ( 2 % )    ;
; 18    ;  1 / 48 ( 2 % )    ;
; 19    ;  1 / 48 ( 2 % )    ;
; 20    ;  1 / 48 ( 2 % )    ;
; 21    ;  3 / 48 ( 6 % )    ;
; 22    ;  2 / 48 ( 4 % )    ;
; 23    ;  3 / 48 ( 6 % )    ;
; 24    ;  4 / 48 ( 8 % )    ;
; 25    ;  2 / 48 ( 4 % )    ;
; 26    ;  3 / 48 ( 6 % )    ;
; 27    ;  7 / 48 ( 15 % )   ;
; 28    ;  2 / 48 ( 4 % )    ;
; 29    ;  5 / 48 ( 10 % )   ;
; 30    ;  4 / 48 ( 8 % )    ;
; 31    ;  4 / 48 ( 8 % )    ;
; 32    ;  2 / 48 ( 4 % )    ;
; 33    ;  4 / 48 ( 8 % )    ;
; 34    ;  1 / 48 ( 2 % )    ;
; 35    ;  1 / 48 ( 2 % )    ;
; 36    ;  1 / 48 ( 2 % )    ;
; 37    ;  4 / 48 ( 8 % )    ;
; 38    ;  1 / 48 ( 2 % )    ;
; 39    ;  0 / 48 ( 0 % )    ;
; 40    ;  1 / 48 ( 2 % )    ;
; 41    ;  4 / 48 ( 8 % )    ;
; 42    ;  1 / 48 ( 2 % )    ;
; 43    ;  1 / 48 ( 2 % )    ;
; 44    ;  1 / 48 ( 2 % )    ;
; 45    ;  2 / 48 ( 4 % )    ;
; 46    ;  1 / 48 ( 2 % )    ;
; 47    ;  1 / 48 ( 2 % )    ;
; 48    ;  3 / 48 ( 6 % )    ;
; 49    ;  0 / 48 ( 0 % )    ;
; 50    ;  1 / 48 ( 2 % )    ;
; 51    ;  0 / 48 ( 0 % )    ;
; 52    ;  0 / 48 ( 0 % )    ;
; Total ;  75 / 2496 ( 3 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 96 ( 0 % )   ;
; Total ;  0 / 96 ( 0 % )   ;
+-------+-------------------+


+---------------------------------------------------------+
; Fitter Resource Usage Summary                           ;
+-----------------------------------+---------------------+
; Resource                          ; Usage               ;
+-----------------------------------+---------------------+
; Total logic elements              ; 243 / 9,984 ( 2 % ) ;
; Registers                         ; 213 / 9,984 ( 2 % ) ;
; Logic elements in carry chains    ; 9                   ;
; User inserted logic elements      ; 0                   ;
; I/O pins                          ; 67 / 182 ( 37 % )   ;
;     -- Clock pins                 ; 1                   ;
;     -- Dedicated input pins       ; 1 / 4 ( 25 % )      ;
; Global signals                    ; 1                   ;
; EABs                              ; 0 / 24 ( 0 % )      ;
; Total memory bits                 ; 0 / 98,304 ( 0 % )  ;
; Total RAM block bits              ; 0 / 98,304 ( 0 % )  ;
; Maximum fan-out node              ; p_CLK               ;
; Maximum fan-out                   ; 213                 ;
; Highest non-global fan-out signal ; s_FSM.st_imp        ;
; Highest non-global fan-out        ; 67                  ;
; Total fan-out                     ; 816                 ;
; Average fan-out                   ; 2.63                ;
+-----------------------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                         ;
+------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node         ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                ; Library Name ;
+------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------+--------------+
; |stand_test                        ; 243 (235)   ; 213          ; 0           ; 67   ; 30 (22)      ; 134 (134)         ; 79 (79)          ; 9 (1)           ; 0 (0)      ; |stand_test                                                        ; work         ;
;    |lpm_add_sub:Add0|              ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |stand_test|lpm_add_sub:Add0                                       ; work         ;
;       |addcore:adder|              ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |stand_test|lpm_add_sub:Add0|addcore:adder                         ; work         ;
;          |a_csnbuffer:result_node| ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |stand_test|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node ; work         ;
+------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------+
; Delay Chain Summary                    ;
+---------------+----------+-------------+
; Name          ; Pin Type ; Pad to Core ;
+---------------+----------+-------------+
; p_CLK         ; Input    ; OFF         ;
; p_IN_IMP_LAS  ; Input    ; ON          ;
; p_IN_IMP_GEN  ; Input    ; ON          ;
; p_OUT_IMP[0]  ; Output   ; OFF         ;
; p_OUT_IMP[1]  ; Output   ; OFF         ;
; p_OUT_IMP[2]  ; Output   ; OFF         ;
; p_OUT_IMP[3]  ; Output   ; OFF         ;
; p_OUT_IMP[4]  ; Output   ; OFF         ;
; p_OUT_IMP[5]  ; Output   ; OFF         ;
; p_OUT_IMP[6]  ; Output   ; OFF         ;
; p_OUT_IMP[7]  ; Output   ; OFF         ;
; p_OUT_IMP[8]  ; Output   ; OFF         ;
; p_OUT_IMP[9]  ; Output   ; OFF         ;
; p_OUT_IMP[10] ; Output   ; OFF         ;
; p_OUT_IMP[11] ; Output   ; OFF         ;
; p_OUT_IMP[12] ; Output   ; OFF         ;
; p_OUT_IMP[13] ; Output   ; OFF         ;
; p_OUT_IMP[14] ; Output   ; OFF         ;
; p_OUT_IMP[15] ; Output   ; OFF         ;
; p_OUT_IMP[16] ; Output   ; OFF         ;
; p_OUT_IMP[17] ; Output   ; OFF         ;
; p_OUT_IMP[18] ; Output   ; OFF         ;
; p_OUT_IMP[19] ; Output   ; OFF         ;
; p_OUT_IMP[20] ; Output   ; OFF         ;
; p_OUT_IMP[21] ; Output   ; OFF         ;
; p_OUT_IMP[22] ; Output   ; OFF         ;
; p_OUT_IMP[23] ; Output   ; OFF         ;
; p_OUT_IMP[24] ; Output   ; OFF         ;
; p_OUT_IMP[25] ; Output   ; OFF         ;
; p_OUT_IMP[26] ; Output   ; OFF         ;
; p_OUT_IMP[27] ; Output   ; OFF         ;
; p_OUT_IMP[28] ; Output   ; OFF         ;
; p_OUT_IMP[29] ; Output   ; OFF         ;
; p_OUT_IMP[30] ; Output   ; OFF         ;
; p_OUT_IMP[31] ; Output   ; OFF         ;
; p_OUT_IMP[32] ; Output   ; OFF         ;
; p_OUT_IMP[33] ; Output   ; OFF         ;
; p_OUT_IMP[34] ; Output   ; OFF         ;
; p_OUT_IMP[35] ; Output   ; OFF         ;
; p_OUT_IMP[36] ; Output   ; OFF         ;
; p_OUT_IMP[37] ; Output   ; OFF         ;
; p_OUT_IMP[38] ; Output   ; OFF         ;
; p_OUT_IMP[39] ; Output   ; OFF         ;
; p_OUT_IMP[40] ; Output   ; OFF         ;
; p_OUT_IMP[41] ; Output   ; OFF         ;
; p_OUT_IMP[42] ; Output   ; OFF         ;
; p_OUT_IMP[43] ; Output   ; OFF         ;
; p_OUT_IMP[44] ; Output   ; OFF         ;
; p_OUT_IMP[45] ; Output   ; OFF         ;
; p_OUT_IMP[46] ; Output   ; OFF         ;
; p_OUT_IMP[47] ; Output   ; OFF         ;
; p_OUT_IMP[48] ; Output   ; OFF         ;
; p_OUT_IMP[49] ; Output   ; OFF         ;
; p_OUT_IMP[50] ; Output   ; OFF         ;
; p_OUT_IMP[51] ; Output   ; OFF         ;
; p_OUT_IMP[52] ; Output   ; OFF         ;
; p_OUT_IMP[53] ; Output   ; OFF         ;
; p_OUT_IMP[54] ; Output   ; OFF         ;
; p_OUT_IMP[55] ; Output   ; OFF         ;
; p_OUT_IMP[56] ; Output   ; OFF         ;
; p_OUT_IMP[57] ; Output   ; OFF         ;
; p_OUT_IMP[58] ; Output   ; OFF         ;
; p_OUT_IMP[59] ; Output   ; OFF         ;
; p_OUT_IMP[60] ; Output   ; OFF         ;
; p_OUT_IMP[61] ; Output   ; OFF         ;
; p_OUT_IMP[62] ; Output   ; OFF         ;
; p_OUT_IMP[63] ; Output   ; OFF         ;
+---------------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Budkova/Documents/Quartus/stand_test/stand_test.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Sat Feb 20 14:11:44 2021
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off stand_test -c stand_test
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EPF10K200SRC240-3 for design "stand_test"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Sat Feb 20 2021 at 14:11:44
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 248 megabytes
    Info: Processing ended: Sat Feb 20 14:11:47 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


