 竞争冒险

卡诺图

组合逻辑

除RS触发器以外的触发器

时序电路检测 JK触发器

异步的概念 与同步的区别

状态机：三段式 时钟+2段组合逻辑

FIFO





填空题15分（基础概念）

根据verilog代码画电路图 10分 

逻辑分析题 *2 *15分

verilog程序设计题 25 + 20



```verilog
module FIFO2(clk,data_in,wr_en,rd_en,rst,data_out,empty,full);

   input clk;                  //时钟信号(原本接系统时钟信号，分频出现问题，改为手动输入时钟信号)
   input [7:0]data_in;         //输入数据
   input wr_en;                //写使能
   input rd_en;                //读使能
   input rst;                  //重置信号
   output reg[7:0]data_out;   //输出数据
   output empty;               //空
   output full;                //满
   
   reg [3:0]counter=0;         //计数器，队列中元素个数
   reg [7:0]mem[15:0];         //存储器核心
   reg [3:0]wr_ptr=0;          //读指针（别忘了初值）
   reg [3:0]rd_ptr=0;          //写指针

   assign empty=(counter==0)?1:0;  //由计数器判断队列的满与空
   assign full=(counter==15)?1:0;

   always @(posedge clk)
   begin
       if(rst)                 //rst=1时重置所有信号
       begin
           counter<=0;
           data_out<=0;
           wr_ptr<=0;
           rd_ptr<=0;
       end
       else
       begin
           case({wr_en,rd_en}) //判断读与写的操作
               2'b00:counter<=counter;                 //不写会生成锁存器
               2'b01:          //读操作
               begin
                   if(!empty)begin
                       data_out<=mem[rd_ptr];
                       counter<=counter-1;                 //计数器-1
                       rd_ptr<=(rd_ptr==15)?0:rd_ptr+1;    //循环使用
                   end
                   else data_out<=8'bz;
               end
               2'b10:          //写操作
               begin
                   if(!full)begin
                       mem[wr_ptr]<=data_in;
                       counter<=counter+1;                 //计数器+1
                       wr_ptr<=(wr_ptr==15)?0:wr_ptr+1;
                   end
                   else data_out<=data_out;
               end
               2'b11:          //同时读写
               begin                                   //读写各自使用自己的指针，不交叉
                   if(!empty)begin
                       data_out<=mem[rd_ptr];
                       rd_ptr<=(rd_ptr==15)?0:rd_ptr+1;
                       mem[wr_ptr]<=data_in;           //刚读过一定!full
                       wr_ptr<=(wr_ptr==15)?0:wr_ptr+1;
                   end
                   else if(!full)begin                 //队列为空，判断是否写
                       mem[wr_ptr]<=data_in;
                       wr_ptr<=(wr_ptr==15)?0:wr_ptr+1;
                       counter<=counter+1;
                   end
                   else    data_out<=8'bz;             //队列为空输出z
               end
               default:counter<=counter;
           endcase
       end
   end
endmodule
```





