TimeQuest Timing Analyzer report for part5
Tue May 20 18:11:26 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'regn:reg_IR|Q[0]'
 13. Slow 1200mV 85C Model Setup: 'Clock'
 14. Slow 1200mV 85C Model Hold: 'regn:reg_IR|Q[0]'
 15. Slow 1200mV 85C Model Hold: 'Clock'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'regn:reg_IR|Q[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'regn:reg_IR|Q[0]'
 30. Slow 1200mV 0C Model Setup: 'Clock'
 31. Slow 1200mV 0C Model Hold: 'regn:reg_IR|Q[0]'
 32. Slow 1200mV 0C Model Hold: 'Clock'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'regn:reg_IR|Q[0]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'regn:reg_IR|Q[0]'
 46. Fast 1200mV 0C Model Setup: 'Clock'
 47. Fast 1200mV 0C Model Hold: 'regn:reg_IR|Q[0]'
 48. Fast 1200mV 0C Model Hold: 'Clock'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'regn:reg_IR|Q[0]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; part5                                              ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }            ;
; regn:reg_IR|Q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regn:reg_IR|Q[0] } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                              ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                                          ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; 151.56 MHz ; 151.56 MHz      ; regn:reg_IR|Q[0] ;                                                               ;
; 340.48 MHz ; 250.0 MHz       ; Clock            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------+
; Slow 1200mV 85C Model Setup Summary       ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; regn:reg_IR|Q[0] ; -5.927 ; -5.927        ;
; Clock            ; -2.751 ; -41.120       ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 85C Model Hold Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; regn:reg_IR|Q[0] ; -1.713 ; -1.713        ;
; Clock            ; 0.343  ; 0.000         ;
+------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------+--------+-----------------------+
; Clock            ; Slack  ; End Point TNS         ;
+------------------+--------+-----------------------+
; Clock            ; -3.000 ; -24.000               ;
; regn:reg_IR|Q[0] ; -1.663 ; -45.581               ;
+------------------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'regn:reg_IR|Q[0]'                                                                             ;
+--------+--------------------+----------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node        ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------+------------------+------------------+--------------+------------+------------+
; -5.927 ; regn:reg_IR|Q[6]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.200      ; 5.719      ;
; -5.851 ; regn:reg_IR|Q[6]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.224     ; 5.719      ;
; -5.849 ; regn:reg_IR|Q[8]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.200      ; 5.641      ;
; -5.829 ; upcount:Tstep|Q[0] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.151      ; 5.572      ;
; -5.773 ; regn:reg_IR|Q[8]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.224     ; 5.641      ;
; -5.753 ; upcount:Tstep|Q[0] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.273     ; 5.572      ;
; -5.743 ; regn:reg_IR|Q[7]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.200      ; 5.535      ;
; -5.726 ; upcount:Tstep|Q[1] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.151      ; 5.469      ;
; -5.667 ; regn:reg_IR|Q[7]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.224     ; 5.535      ;
; -5.650 ; upcount:Tstep|Q[1] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.273     ; 5.469      ;
; -5.469 ; regn:reg_IR|Q[2]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.200      ; 5.261      ;
; -5.439 ; regn:reg_IR|Q[1]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.200      ; 5.231      ;
; -5.393 ; regn:reg_IR|Q[2]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.224     ; 5.261      ;
; -5.363 ; regn:reg_IR|Q[1]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.224     ; 5.231      ;
; -5.352 ; regn:reg_IR|Q[5]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.186      ; 5.130      ;
; -5.298 ; regn:reg_IR|Q[4]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.186      ; 5.076      ;
; -5.276 ; regn:reg_IR|Q[5]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.238     ; 5.130      ;
; -5.252 ; regn:reg_IR|Q[3]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.200      ; 5.044      ;
; -5.222 ; regn:reg_IR|Q[4]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.238     ; 5.076      ;
; -5.176 ; regn:reg_IR|Q[3]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.224     ; 5.044      ;
; -3.546 ; regn:reg_3|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.618      ; 3.756      ;
; -3.470 ; regn:reg_3|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; 0.194      ; 3.756      ;
; -3.082 ; regn:reg_2|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.227      ; 2.901      ;
; -3.074 ; regn:reg_5|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.242      ; 2.908      ;
; -3.021 ; regn:reg_6|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.242      ; 2.855      ;
; -3.006 ; regn:reg_2|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.197     ; 2.901      ;
; -3.000 ; regn:reg_4|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.242      ; 2.834      ;
; -2.998 ; regn:reg_5|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.182     ; 2.908      ;
; -2.945 ; regn:reg_6|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.182     ; 2.855      ;
; -2.924 ; regn:reg_4|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.182     ; 2.834      ;
; -2.799 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 0.500        ; 2.623      ; 5.233      ;
; -2.680 ; regn:reg_G|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.254      ; 2.526      ;
; -2.604 ; regn:reg_G|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.170     ; 2.526      ;
; -2.441 ; regn:reg_7|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.242      ; 2.275      ;
; -2.369 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 0.500        ; 3.047      ; 5.227      ;
; -2.365 ; regn:reg_7|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.182     ; 2.275      ;
; -2.344 ; regn:reg_0|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.242      ; 2.178      ;
; -2.293 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 1.000        ; 2.623      ; 5.227      ;
; -2.268 ; regn:reg_0|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.182     ; 2.178      ;
; -2.066 ; regn:reg_1|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.242      ; 1.900      ;
; -1.990 ; regn:reg_1|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.182     ; 1.900      ;
; -1.875 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 1.000        ; 3.047      ; 5.233      ;
+--------+--------------------+----------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock'                                                                                       ;
+--------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+
; -2.751 ; BusWires$latch     ; regn:reg_3|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -2.336     ; 0.910      ;
; -2.612 ; BusWires$latch     ; regn:reg_G|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.986     ; 1.121      ;
; -2.612 ; BusWires$latch     ; regn:reg_2|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.960     ; 1.147      ;
; -2.586 ; BusWires$latch     ; regn:reg_4|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.975     ; 1.106      ;
; -2.585 ; BusWires$latch     ; regn:reg_5|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.975     ; 1.105      ;
; -2.580 ; BusWires$latch     ; regn:reg_1|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.975     ; 1.100      ;
; -2.560 ; BusWires$latch     ; regn:reg_6|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.975     ; 1.080      ;
; -2.558 ; BusWires$latch     ; regn:reg_7|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.975     ; 1.078      ;
; -2.558 ; BusWires$latch     ; regn:reg_A|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.986     ; 1.067      ;
; -2.513 ; BusWires$latch     ; regn:reg_0|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.975     ; 1.033      ;
; -2.297 ; BusWires$latch     ; regn:reg_3|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -2.382     ; 0.910      ;
; -2.158 ; BusWires$latch     ; regn:reg_G|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -2.032     ; 1.121      ;
; -2.158 ; BusWires$latch     ; regn:reg_2|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -2.006     ; 1.147      ;
; -2.132 ; BusWires$latch     ; regn:reg_4|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -2.021     ; 1.106      ;
; -2.131 ; BusWires$latch     ; regn:reg_5|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -2.021     ; 1.105      ;
; -2.126 ; BusWires$latch     ; regn:reg_1|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -2.021     ; 1.100      ;
; -2.106 ; BusWires$latch     ; regn:reg_6|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -2.021     ; 1.080      ;
; -2.104 ; BusWires$latch     ; regn:reg_7|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -2.021     ; 1.078      ;
; -2.104 ; BusWires$latch     ; regn:reg_A|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -2.032     ; 1.067      ;
; -2.059 ; BusWires$latch     ; regn:reg_0|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -2.021     ; 1.033      ;
; -1.937 ; upcount:Tstep|Q[0] ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.551     ; 2.381      ;
; -1.901 ; regn:reg_IR|Q[8]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.502     ; 2.394      ;
; -1.719 ; regn:reg_IR|Q[5]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.516     ; 2.198      ;
; -1.716 ; regn:reg_IR|Q[7]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.502     ; 2.209      ;
; -1.673 ; upcount:Tstep|Q[1] ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.551     ; 2.117      ;
; -1.580 ; regn:reg_IR|Q[5]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.140     ; 2.435      ;
; -1.568 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[7]   ; Clock            ; Clock       ; 1.000        ; -0.101     ; 2.462      ;
; -1.568 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[8]   ; Clock            ; Clock       ; 1.000        ; -0.101     ; 2.462      ;
; -1.568 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[3]   ; Clock            ; Clock       ; 1.000        ; -0.101     ; 2.462      ;
; -1.568 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[6]   ; Clock            ; Clock       ; 1.000        ; -0.101     ; 2.462      ;
; -1.568 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[1]   ; Clock            ; Clock       ; 1.000        ; -0.101     ; 2.462      ;
; -1.568 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[2]   ; Clock            ; Clock       ; 1.000        ; -0.101     ; 2.462      ;
; -1.532 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[0]   ; Clock            ; Clock       ; 1.000        ; -0.552     ; 1.975      ;
; -1.505 ; regn:reg_IR|Q[4]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.516     ; 1.984      ;
; -1.494 ; upcount:Tstep|Q[0] ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.175     ; 2.314      ;
; -1.486 ; regn:reg_IR|Q[3]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.502     ; 1.979      ;
; -1.447 ; regn:reg_IR|Q[8]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.126     ; 2.316      ;
; -1.377 ; upcount:Tstep|Q[0] ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.190     ; 2.182      ;
; -1.303 ; upcount:Tstep|Q[0] ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.190     ; 2.108      ;
; -1.295 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[4]   ; Clock            ; Clock       ; 1.000        ; -0.126     ; 2.164      ;
; -1.295 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[5]   ; Clock            ; Clock       ; 1.000        ; -0.126     ; 2.164      ;
; -1.289 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[7]   ; Clock            ; Clock       ; 1.000        ; -0.101     ; 2.183      ;
; -1.289 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[8]   ; Clock            ; Clock       ; 1.000        ; -0.101     ; 2.183      ;
; -1.289 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[3]   ; Clock            ; Clock       ; 1.000        ; -0.101     ; 2.183      ;
; -1.289 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[6]   ; Clock            ; Clock       ; 1.000        ; -0.101     ; 2.183      ;
; -1.289 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[1]   ; Clock            ; Clock       ; 1.000        ; -0.101     ; 2.183      ;
; -1.289 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[2]   ; Clock            ; Clock       ; 1.000        ; -0.101     ; 2.183      ;
; -1.287 ; regn:reg_IR|Q[8]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.141     ; 2.141      ;
; -1.275 ; upcount:Tstep|Q[0] ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.190     ; 2.080      ;
; -1.273 ; regn:reg_IR|Q[7]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.126     ; 2.142      ;
; -1.271 ; upcount:Tstep|Q[0] ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.190     ; 2.076      ;
; -1.253 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[0]   ; Clock            ; Clock       ; 1.000        ; -0.552     ; 1.696      ;
; -1.251 ; regn:reg_IR|Q[8]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.141     ; 2.105      ;
; -1.231 ; regn:reg_IR|Q[8]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.141     ; 2.085      ;
; -1.227 ; upcount:Tstep|Q[0] ; upcount:Tstep|Q[0] ; Clock            ; Clock       ; 1.000        ; -0.038     ; 2.184      ;
; -1.227 ; regn:reg_IR|Q[8]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.141     ; 2.081      ;
; -1.220 ; upcount:Tstep|Q[1] ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.175     ; 2.040      ;
; -1.156 ; regn:reg_IR|Q[7]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.141     ; 2.010      ;
; -1.103 ; upcount:Tstep|Q[1] ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.190     ; 1.908      ;
; -1.095 ; upcount:Tstep|Q[0] ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.190     ; 1.900      ;
; -1.091 ; upcount:Tstep|Q[0] ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.190     ; 1.896      ;
; -1.082 ; regn:reg_IR|Q[7]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.141     ; 1.936      ;
; -1.060 ; regn:reg_IR|Q[4]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.140     ; 1.915      ;
; -1.054 ; regn:reg_IR|Q[7]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.141     ; 1.908      ;
; -1.050 ; regn:reg_IR|Q[7]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.141     ; 1.904      ;
; -1.036 ; regn:reg_IR|Q[8]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.141     ; 1.890      ;
; -1.036 ; regn:reg_IR|Q[8]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.141     ; 1.890      ;
; -1.029 ; upcount:Tstep|Q[1] ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.190     ; 1.834      ;
; -1.016 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[4]   ; Clock            ; Clock       ; 1.000        ; -0.126     ; 1.885      ;
; -1.016 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[5]   ; Clock            ; Clock       ; 1.000        ; -0.126     ; 1.885      ;
; -1.003 ; upcount:Tstep|Q[1] ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.190     ; 1.808      ;
; -1.003 ; regn:reg_IR|Q[3]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.126     ; 1.872      ;
; -0.999 ; upcount:Tstep|Q[1] ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.190     ; 1.804      ;
; -0.886 ; regn:reg_IR|Q[3]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.141     ; 1.740      ;
; -0.874 ; regn:reg_IR|Q[7]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.141     ; 1.728      ;
; -0.870 ; regn:reg_IR|Q[7]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.141     ; 1.724      ;
; -0.861 ; regn:reg_IR|Q[7]   ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.152     ; 1.704      ;
; -0.859 ; regn:reg_IR|Q[8]   ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.152     ; 1.702      ;
; -0.821 ; upcount:Tstep|Q[1] ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.190     ; 1.626      ;
; -0.817 ; upcount:Tstep|Q[1] ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.190     ; 1.622      ;
; -0.816 ; regn:reg_IR|Q[3]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.141     ; 1.670      ;
; -0.812 ; regn:reg_IR|Q[3]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.141     ; 1.666      ;
; -0.812 ; regn:reg_IR|Q[3]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.141     ; 1.666      ;
; -0.804 ; regn:reg_IR|Q[7]   ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.152     ; 1.647      ;
; -0.756 ; upcount:Tstep|Q[0] ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.201     ; 1.550      ;
; -0.722 ; upcount:Tstep|Q[1] ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.201     ; 1.516      ;
; -0.644 ; regn:reg_IR|Q[5]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.155     ; 1.484      ;
; -0.619 ; regn:reg_IR|Q[5]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.155     ; 1.459      ;
; -0.618 ; upcount:Tstep|Q[0] ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.201     ; 1.412      ;
; -0.584 ; regn:reg_IR|Q[5]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.155     ; 1.424      ;
; -0.581 ; regn:reg_IR|Q[3]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.141     ; 1.435      ;
; -0.576 ; regn:reg_IR|Q[3]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.141     ; 1.430      ;
; -0.556 ; regn:reg_IR|Q[5]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.155     ; 1.396      ;
; -0.556 ; regn:reg_IR|Q[5]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.155     ; 1.396      ;
; -0.545 ; regn:reg_IR|Q[4]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.155     ; 1.385      ;
; -0.543 ; regn:reg_IR|Q[4]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.155     ; 1.383      ;
; -0.524 ; regn:reg_IR|Q[4]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.155     ; 1.364      ;
; -0.504 ; regn:reg_IR|Q[8]   ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.152     ; 1.347      ;
; -0.503 ; regn:reg_IR|Q[4]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.155     ; 1.343      ;
; -0.501 ; regn:reg_IR|Q[4]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.155     ; 1.341      ;
+--------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'regn:reg_IR|Q[0]'                                                                              ;
+--------+--------------------+----------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node        ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------+------------------+------------------+--------------+------------+------------+
; -1.713 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 0.000        ; 4.727      ; 3.213      ;
; -1.691 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 0.000        ; 4.681      ; 3.189      ;
; -1.237 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; -0.500       ; 4.727      ; 3.189      ;
; -1.167 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; -0.500       ; 4.681      ; 3.213      ;
; -0.292 ; regn:reg_1|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 2.021      ; 1.749      ;
; -0.080 ; regn:reg_0|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 2.021      ; 1.961      ;
; 0.074  ; regn:reg_7|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 2.021      ; 2.115      ;
; 0.254  ; regn:reg_1|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.975      ; 1.749      ;
; 0.283  ; regn:reg_G|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 2.032      ; 2.335      ;
; 0.466  ; regn:reg_0|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.975      ; 1.961      ;
; 0.493  ; regn:reg_2|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 2.006      ; 2.519      ;
; 0.541  ; regn:reg_6|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 2.021      ; 2.582      ;
; 0.578  ; regn:reg_4|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 2.021      ; 2.619      ;
; 0.609  ; regn:reg_5|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 2.021      ; 2.650      ;
; 0.620  ; regn:reg_7|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.975      ; 2.115      ;
; 0.716  ; regn:reg_IR|Q[6]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.981      ; 2.717      ;
; 0.829  ; regn:reg_G|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.986      ; 2.335      ;
; 0.869  ; regn:reg_IR|Q[7]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.981      ; 2.870      ;
; 0.876  ; upcount:Tstep|Q[0] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.933      ; 2.829      ;
; 0.941  ; regn:reg_IR|Q[8]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.981      ; 2.942      ;
; 1.007  ; regn:reg_3|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 2.382      ; 3.409      ;
; 1.039  ; regn:reg_2|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.960      ; 2.519      ;
; 1.087  ; regn:reg_6|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.975      ; 2.582      ;
; 1.095  ; regn:reg_IR|Q[2]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.981      ; 3.096      ;
; 1.104  ; upcount:Tstep|Q[1] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.933      ; 3.057      ;
; 1.124  ; regn:reg_4|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.975      ; 2.619      ;
; 1.155  ; regn:reg_5|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.975      ; 2.650      ;
; 1.202  ; regn:reg_IR|Q[1]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.981      ; 3.203      ;
; 1.262  ; regn:reg_IR|Q[6]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.935      ; 2.717      ;
; 1.321  ; regn:reg_IR|Q[3]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.981      ; 3.322      ;
; 1.415  ; regn:reg_IR|Q[7]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.935      ; 2.870      ;
; 1.422  ; upcount:Tstep|Q[0] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.887      ; 2.829      ;
; 1.487  ; regn:reg_IR|Q[8]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.935      ; 2.942      ;
; 1.508  ; regn:reg_IR|Q[4]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.966      ; 3.494      ;
; 1.553  ; regn:reg_3|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 2.336      ; 3.409      ;
; 1.595  ; regn:reg_IR|Q[5]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.966      ; 3.581      ;
; 1.641  ; regn:reg_IR|Q[2]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.935      ; 3.096      ;
; 1.650  ; upcount:Tstep|Q[1] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.887      ; 3.057      ;
; 1.748  ; regn:reg_IR|Q[1]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.935      ; 3.203      ;
; 1.867  ; regn:reg_IR|Q[3]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.935      ; 3.322      ;
; 2.054  ; regn:reg_IR|Q[4]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.920      ; 3.494      ;
; 2.141  ; regn:reg_IR|Q[5]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.920      ; 3.581      ;
+--------+--------------------+----------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock'                                                                                       ;
+-------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+
; 0.343 ; regn:reg_5|Q[0]    ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; regn:reg_0|Q[0]    ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; regn:reg_2|Q[0]    ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; regn:reg_6|Q[0]    ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; regn:reg_1|Q[0]    ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; regn:reg_4|Q[0]    ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; regn:reg_7|Q[0]    ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; regn:reg_G|Q[0]    ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; regn:reg_A|Q[0]    ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.076      ; 0.577      ;
; 0.356 ; regn:reg_A|Q[0]    ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.076      ; 0.589      ;
; 0.358 ; regn:reg_3|Q[0]    ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.382 ; upcount:Tstep|Q[1] ; upcount:Tstep|Q[1] ; Clock            ; Clock       ; 0.000        ; 0.038      ; 0.577      ;
; 0.567 ; BusWires$latch     ; regn:reg_0|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.182      ; 0.926      ;
; 0.606 ; BusWires$latch     ; regn:reg_A|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.170      ; 0.953      ;
; 0.622 ; BusWires$latch     ; regn:reg_1|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.182      ; 0.981      ;
; 0.626 ; BusWires$latch     ; regn:reg_5|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.182      ; 0.985      ;
; 0.627 ; BusWires$latch     ; regn:reg_4|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.182      ; 0.986      ;
; 0.637 ; BusWires$latch     ; regn:reg_7|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.182      ; 0.996      ;
; 0.639 ; BusWires$latch     ; regn:reg_6|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.182      ; 0.998      ;
; 0.639 ; BusWires$latch     ; regn:reg_2|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.197      ; 1.013      ;
; 0.643 ; BusWires$latch     ; regn:reg_G|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.170      ; 0.990      ;
; 0.788 ; regn:reg_IR|Q[4]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.044      ; 0.989      ;
; 0.791 ; regn:reg_IR|Q[7]   ; upcount:Tstep|Q[1] ; Clock            ; Clock       ; 0.000        ; 0.101      ; 1.049      ;
; 0.852 ; BusWires$latch     ; regn:reg_3|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; -0.194     ; 0.835      ;
; 0.875 ; regn:reg_IR|Q[5]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.044      ; 1.076      ;
; 0.950 ; upcount:Tstep|Q[0] ; upcount:Tstep|Q[1] ; Clock            ; Clock       ; 0.000        ; 0.045      ; 1.152      ;
; 0.951 ; regn:reg_IR|Q[4]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.044      ; 1.152      ;
; 0.952 ; regn:reg_IR|Q[4]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.044      ; 1.153      ;
; 0.953 ; regn:reg_IR|Q[8]   ; upcount:Tstep|Q[1] ; Clock            ; Clock       ; 0.000        ; 0.101      ; 1.211      ;
; 0.965 ; upcount:Tstep|Q[1] ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.001     ; 1.121      ;
; 0.971 ; regn:reg_IR|Q[4]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.044      ; 1.172      ;
; 1.009 ; regn:reg_IR|Q[8]   ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.047      ; 1.213      ;
; 1.028 ; regn:reg_IR|Q[4]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.044      ; 1.229      ;
; 1.031 ; regn:reg_IR|Q[4]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.044      ; 1.232      ;
; 1.050 ; upcount:Tstep|Q[0] ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.001     ; 1.206      ;
; 1.058 ; regn:reg_IR|Q[3]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.274      ;
; 1.058 ; regn:reg_IR|Q[5]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.044      ; 1.259      ;
; 1.069 ; regn:reg_IR|Q[3]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.285      ;
; 1.079 ; regn:reg_IR|Q[5]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.044      ; 1.280      ;
; 1.081 ; regn:reg_IR|Q[5]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.044      ; 1.282      ;
; 1.092 ; regn:reg_IR|Q[5]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.044      ; 1.293      ;
; 1.108 ; regn:reg_IR|Q[5]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.044      ; 1.309      ;
; 1.121 ; upcount:Tstep|Q[1] ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.001     ; 1.277      ;
; 1.180 ; upcount:Tstep|Q[0] ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.001     ; 1.336      ;
; 1.242 ; regn:reg_IR|Q[7]   ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.047      ; 1.446      ;
; 1.249 ; regn:reg_IR|Q[3]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.465      ;
; 1.255 ; regn:reg_IR|Q[7]   ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.047      ; 1.459      ;
; 1.267 ; regn:reg_IR|Q[3]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.483      ;
; 1.267 ; regn:reg_IR|Q[3]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.483      ;
; 1.271 ; regn:reg_IR|Q[3]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.487      ;
; 1.286 ; upcount:Tstep|Q[1] ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.011      ; 1.454      ;
; 1.287 ; upcount:Tstep|Q[1] ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.011      ; 1.455      ;
; 1.304 ; regn:reg_IR|Q[8]   ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.047      ; 1.508      ;
; 1.315 ; regn:reg_IR|Q[7]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.531      ;
; 1.316 ; regn:reg_IR|Q[7]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.532      ;
; 1.437 ; regn:reg_IR|Q[3]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.074      ; 1.668      ;
; 1.466 ; upcount:Tstep|Q[0] ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.011      ; 1.634      ;
; 1.467 ; upcount:Tstep|Q[0] ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.011      ; 1.635      ;
; 1.471 ; upcount:Tstep|Q[1] ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.011      ; 1.639      ;
; 1.472 ; regn:reg_IR|Q[8]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.688      ;
; 1.474 ; upcount:Tstep|Q[1] ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.011      ; 1.642      ;
; 1.475 ; regn:reg_IR|Q[8]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.691      ;
; 1.491 ; BusWires$latch     ; regn:reg_0|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.242     ; 0.926      ;
; 1.492 ; upcount:Tstep|Q[1] ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.011      ; 1.660      ;
; 1.500 ; regn:reg_IR|Q[7]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.716      ;
; 1.503 ; regn:reg_IR|Q[7]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.719      ;
; 1.510 ; upcount:Tstep|Q[1] ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.011      ; 1.678      ;
; 1.514 ; regn:reg_IR|Q[4]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.730      ;
; 1.521 ; regn:reg_IR|Q[7]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.737      ;
; 1.530 ; BusWires$latch     ; regn:reg_A|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.254     ; 0.953      ;
; 1.539 ; regn:reg_IR|Q[7]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.755      ;
; 1.546 ; BusWires$latch     ; regn:reg_1|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.242     ; 0.981      ;
; 1.550 ; BusWires$latch     ; regn:reg_5|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.242     ; 0.985      ;
; 1.551 ; BusWires$latch     ; regn:reg_4|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.242     ; 0.986      ;
; 1.561 ; BusWires$latch     ; regn:reg_7|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.242     ; 0.996      ;
; 1.563 ; BusWires$latch     ; regn:reg_6|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.242     ; 0.998      ;
; 1.563 ; BusWires$latch     ; regn:reg_2|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.227     ; 1.013      ;
; 1.567 ; BusWires$latch     ; regn:reg_G|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.254     ; 0.990      ;
; 1.618 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[4]   ; Clock            ; Clock       ; 0.000        ; 0.058      ; 1.833      ;
; 1.618 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[5]   ; Clock            ; Clock       ; 0.000        ; 0.058      ; 1.833      ;
; 1.626 ; regn:reg_IR|Q[5]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.842      ;
; 1.644 ; regn:reg_IR|Q[8]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.860      ;
; 1.648 ; regn:reg_IR|Q[8]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.864      ;
; 1.651 ; upcount:Tstep|Q[0] ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.011      ; 1.819      ;
; 1.654 ; upcount:Tstep|Q[0] ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.011      ; 1.822      ;
; 1.672 ; upcount:Tstep|Q[0] ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.011      ; 1.840      ;
; 1.675 ; regn:reg_IR|Q[8]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.891      ;
; 1.680 ; upcount:Tstep|Q[1] ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.026      ; 1.863      ;
; 1.690 ; upcount:Tstep|Q[0] ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.011      ; 1.858      ;
; 1.701 ; regn:reg_IR|Q[4]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.332     ; 1.526      ;
; 1.709 ; regn:reg_IR|Q[7]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.074      ; 1.940      ;
; 1.737 ; regn:reg_IR|Q[8]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.953      ;
; 1.776 ; BusWires$latch     ; regn:reg_3|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.618     ; 0.835      ;
; 1.794 ; upcount:Tstep|Q[0] ; upcount:Tstep|Q[0] ; Clock            ; Clock       ; 0.000        ; 0.038      ; 1.989      ;
; 1.843 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[4]   ; Clock            ; Clock       ; 0.000        ; 0.058      ; 2.058      ;
; 1.843 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[5]   ; Clock            ; Clock       ; 0.000        ; 0.058      ; 2.058      ;
; 1.859 ; regn:reg_IR|Q[8]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.074      ; 2.090      ;
; 1.860 ; upcount:Tstep|Q[0] ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.026      ; 2.043      ;
; 1.872 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[0]   ; Clock            ; Clock       ; 0.000        ; -0.367     ; 1.662      ;
; 1.878 ; regn:reg_IR|Q[3]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.317     ; 1.718      ;
+-------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_0|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_1|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_2|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_3|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_4|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_5|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_6|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_7|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_A|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_G|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; upcount:Tstep|Q[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; upcount:Tstep|Q[1]          ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_A|Q[0]             ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_G|Q[0]             ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[0]             ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[0]             ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_4|Q[0]             ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_5|Q[0]             ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_6|Q[0]             ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_7|Q[0]             ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[0]             ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_3|Q[0]             ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[0]            ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[1]            ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[2]            ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[3]            ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[6]            ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[7]            ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[8]            ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[4]            ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[5]            ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; upcount:Tstep|Q[0]          ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; upcount:Tstep|Q[1]          ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_A|Q[0]|clk              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_G|Q[0]|clk              ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_0|Q[0]|clk              ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_1|Q[0]|clk              ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_4|Q[0]|clk              ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_5|Q[0]|clk              ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_6|Q[0]|clk              ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_7|Q[0]|clk              ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_2|Q[0]|clk              ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_3|Q[0]|clk              ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[0]|clk             ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk   ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; upcount:Tstep|Q[0]          ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; upcount:Tstep|Q[1]          ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[4]            ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[5]            ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[1]            ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[2]            ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[3]            ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[6]            ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[7]            ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[8]            ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[1]|clk             ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[2]|clk             ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[3]|clk             ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[6]|clk             ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[7]|clk             ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[8]|clk             ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[4]|clk             ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[5]|clk             ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep|Q[0]|clk              ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep|Q[1]|clk              ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_3|Q[0]             ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[0]            ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[0]             ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[0]             ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[0]             ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_4|Q[0]             ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_5|Q[0]             ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_6|Q[0]             ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_7|Q[0]             ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_A|Q[0]             ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_G|Q[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|i               ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Tstep|Q[0]|clk              ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Tstep|Q[1]|clk              ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_IR|Q[4]|clk             ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_IR|Q[5]|clk             ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_IR|Q[1]|clk             ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_IR|Q[2]|clk             ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_IR|Q[3]|clk             ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_IR|Q[6]|clk             ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_IR|Q[7]|clk             ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_IR|Q[8]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'regn:reg_IR|Q[0]'                                                    ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------+
; -1.663 ; -1.663       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; BusWires$latch       ;
; -1.662 ; -1.662       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; BusWires$latch|datac ;
; -1.656 ; -1.656       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|combout   ;
; -1.640 ; -1.640       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|combout   ;
; -1.635 ; -1.635       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; BusWires$latch|datac ;
; -1.634 ; -1.634       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; BusWires$latch       ;
; -1.523 ; -1.523       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~1|combout   ;
; -1.492 ; -1.492       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|datac     ;
; -1.441 ; -1.441       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|datac     ;
; -1.409 ; -1.409       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~1|combout   ;
; -1.249 ; -1.249       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; BusWires$latch       ;
; -1.248 ; -1.248       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; BusWires$latch|datac ;
; -1.226 ; -1.226       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|combout   ;
; -0.936 ; -0.936       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|combout   ;
; -0.932 ; -0.932       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~0|combout   ;
; -0.915 ; -0.915       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; BusWires$latch|datac ;
; -0.914 ; -0.914       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; BusWires$latch       ;
; -0.908 ; -0.908       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|datad     ;
; -0.859 ; -0.859       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|datad     ;
; -0.835 ; -0.835       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~0|combout   ;
; -0.783 ; -0.783       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|combout   ;
; -0.745 ; -0.745       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|datab     ;
; -0.678 ; -0.678       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal7~0|combout     ;
; -0.662 ; -0.662       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|datab     ;
; -0.655 ; -0.655       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~1|datab     ;
; -0.622 ; -0.622       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|combout   ;
; -0.602 ; -0.602       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|datac     ;
; -0.571 ; -0.571       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal4~1|combout     ;
; -0.559 ; -0.559       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|datab     ;
; -0.519 ; -0.519       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|combout   ;
; -0.519 ; -0.519       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|combout   ;
; -0.481 ; -0.481       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|datab     ;
; -0.475 ; -0.475       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal10~1|combout    ;
; -0.474 ; -0.474       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal9~1|combout     ;
; -0.464 ; -0.464       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|datac     ;
; -0.457 ; -0.457       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|datad     ;
; -0.453 ; -0.453       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal4~1|combout     ;
; -0.453 ; -0.453       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|datab     ;
; -0.435 ; -0.435       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal5~1|combout     ;
; -0.432 ; -0.432       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~1|combout   ;
; -0.424 ; -0.424       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|datac     ;
; -0.421 ; -0.421       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|dataa     ;
; -0.419 ; -0.419       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|dataa     ;
; -0.392 ; -0.392       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|dataa     ;
; -0.379 ; -0.379       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal4~1|datac       ;
; -0.376 ; -0.376       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal5~1|combout     ;
; -0.375 ; -0.375       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal6~1|combout     ;
; -0.351 ; -0.351       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal4~0|combout     ;
; -0.340 ; -0.340       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~1|datab     ;
; -0.336 ; -0.336       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal2~1|combout     ;
; -0.316 ; -0.316       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; Equal7~0|combout     ;
; -0.295 ; -0.295       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~1|combout   ;
; -0.289 ; -0.289       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~0|dataa     ;
; -0.286 ; -0.286       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal5~1|combout     ;
; -0.285 ; -0.285       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|datab     ;
; -0.264 ; -0.264       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|datac     ;
; -0.262 ; -0.262       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal10~1|combout    ;
; -0.249 ; -0.249       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal6~1|combout     ;
; -0.246 ; -0.246       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal4~0|combout     ;
; -0.243 ; -0.243       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|dataa     ;
; -0.220 ; -0.220       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|datab     ;
; -0.219 ; -0.219       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal4~1|datac       ;
; -0.211 ; -0.211       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|datad     ;
; -0.207 ; -0.207       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|dataa     ;
; -0.199 ; -0.199       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal5~0|combout     ;
; -0.197 ; -0.197       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; Equal10~1|combout    ;
; -0.194 ; -0.194       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; Equal9~1|combout     ;
; -0.175 ; -0.175       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal5~1|datad       ;
; -0.124 ; -0.124       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|dataa     ;
; -0.111 ; -0.111       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~1|datab     ;
; -0.087 ; -0.087       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal7~0|combout     ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; Equal5~1|combout     ;
; -0.059 ; -0.059       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal10~1|combout    ;
; -0.048 ; -0.048       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal7~0|combout     ;
; -0.037 ; -0.037       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|datab     ;
; -0.025 ; -0.025       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~0|dataa     ;
; -0.025 ; -0.025       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~1|datab     ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|datad     ;
; 0.024  ; 0.024        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; Equal2~1|combout     ;
; 0.036  ; 0.036        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~0|combout   ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal6~1|combout     ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal5~0|combout     ;
; 0.049  ; 0.049        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal2~1|combout     ;
; 0.056  ; 0.056        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal10~0|combout    ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~0|dataa     ;
; 0.063  ; 0.063        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal5~0|datad       ;
; 0.067  ; 0.067        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal5~1|datad       ;
; 0.068  ; 0.068        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; Equal5~1|datad       ;
; 0.076  ; 0.076        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal4~1|combout     ;
; 0.080  ; 0.080        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal10~1|dataa      ;
; 0.082  ; 0.082        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|dataa     ;
; 0.087  ; 0.087        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal2~0|combout     ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal10~1|dataa      ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; Equal5~0|combout     ;
; 0.095  ; 0.095        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~0|combout   ;
; 0.096  ; 0.096        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~0|dataa     ;
; 0.097  ; 0.097        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal2~1|datad       ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|datac     ;
; 0.106  ; 0.106        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal5~1|datad       ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal4~1|datad       ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; DIN[*]    ; Clock            ; 1.654 ; 2.061 ; Rise       ; Clock            ;
;  DIN[0]   ; Clock            ; 1.654 ; 2.061 ; Rise       ; Clock            ;
;  DIN[1]   ; Clock            ; 1.027 ; 1.445 ; Rise       ; Clock            ;
;  DIN[2]   ; Clock            ; 1.364 ; 1.843 ; Rise       ; Clock            ;
;  DIN[3]   ; Clock            ; 1.093 ; 1.535 ; Rise       ; Clock            ;
;  DIN[4]   ; Clock            ; 0.860 ; 1.276 ; Rise       ; Clock            ;
;  DIN[5]   ; Clock            ; 1.001 ; 1.421 ; Rise       ; Clock            ;
;  DIN[6]   ; Clock            ; 0.998 ; 1.416 ; Rise       ; Clock            ;
;  DIN[7]   ; Clock            ; 1.038 ; 1.448 ; Rise       ; Clock            ;
;  DIN[8]   ; Clock            ; 1.034 ; 1.451 ; Rise       ; Clock            ;
; Resetn    ; Clock            ; 2.285 ; 2.710 ; Rise       ; Clock            ;
; DIN[*]    ; regn:reg_IR|Q[0] ; 3.777 ; 4.278 ; Rise       ; regn:reg_IR|Q[0] ;
;  DIN[0]   ; regn:reg_IR|Q[0] ; 3.777 ; 4.278 ; Rise       ; regn:reg_IR|Q[0] ;
; DIN[*]    ; regn:reg_IR|Q[0] ; 3.353 ; 3.854 ; Fall       ; regn:reg_IR|Q[0] ;
;  DIN[0]   ; regn:reg_IR|Q[0] ; 3.353 ; 3.854 ; Fall       ; regn:reg_IR|Q[0] ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; DIN[*]    ; Clock            ; -0.481 ; -0.878 ; Rise       ; Clock            ;
;  DIN[0]   ; Clock            ; -1.287 ; -1.686 ; Rise       ; Clock            ;
;  DIN[1]   ; Clock            ; -0.651 ; -1.060 ; Rise       ; Clock            ;
;  DIN[2]   ; Clock            ; -0.976 ; -1.442 ; Rise       ; Clock            ;
;  DIN[3]   ; Clock            ; -0.715 ; -1.147 ; Rise       ; Clock            ;
;  DIN[4]   ; Clock            ; -0.481 ; -0.878 ; Rise       ; Clock            ;
;  DIN[5]   ; Clock            ; -0.627 ; -1.037 ; Rise       ; Clock            ;
;  DIN[6]   ; Clock            ; -0.623 ; -1.031 ; Rise       ; Clock            ;
;  DIN[7]   ; Clock            ; -0.662 ; -1.063 ; Rise       ; Clock            ;
;  DIN[8]   ; Clock            ; -0.658 ; -1.066 ; Rise       ; Clock            ;
; Resetn    ; Clock            ; -0.891 ; -1.295 ; Rise       ; Clock            ;
; DIN[*]    ; regn:reg_IR|Q[0] ; -0.582 ; -1.070 ; Rise       ; regn:reg_IR|Q[0] ;
;  DIN[0]   ; regn:reg_IR|Q[0] ; -0.582 ; -1.070 ; Rise       ; regn:reg_IR|Q[0] ;
; DIN[*]    ; regn:reg_IR|Q[0] ; -0.628 ; -1.116 ; Fall       ; regn:reg_IR|Q[0] ;
;  DIN[0]   ; regn:reg_IR|Q[0] ; -0.628 ; -1.116 ; Fall       ; regn:reg_IR|Q[0] ;
+-----------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; Done      ; Clock            ; 6.514 ; 6.522 ; Rise       ; Clock            ;
; BusWires  ; regn:reg_IR|Q[0] ; 7.315 ; 7.255 ; Rise       ; regn:reg_IR|Q[0] ;
; BusWires  ; regn:reg_IR|Q[0] ; 7.269 ; 7.209 ; Fall       ; regn:reg_IR|Q[0] ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; Done      ; Clock            ; 6.059 ; 6.028 ; Rise       ; Clock            ;
; BusWires  ; regn:reg_IR|Q[0] ; 5.190 ; 5.131 ; Rise       ; regn:reg_IR|Q[0] ;
; BusWires  ; regn:reg_IR|Q[0] ; 5.614 ; 5.555 ; Fall       ; regn:reg_IR|Q[0] ;
+-----------+------------------+-------+-------+------------+------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                               ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                                          ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; 167.06 MHz ; 167.06 MHz      ; regn:reg_IR|Q[0] ;                                                               ;
; 378.36 MHz ; 250.0 MHz       ; Clock            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; regn:reg_IR|Q[0] ; -5.342 ; -5.342        ;
; Clock            ; -2.308 ; -34.270       ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Hold Summary         ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; regn:reg_IR|Q[0] ; -1.553 ; -1.553        ;
; Clock            ; 0.298  ; 0.000         ;
+------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; Clock            ; -3.000 ; -24.000              ;
; regn:reg_IR|Q[0] ; -1.457 ; -37.025              ;
+------------------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'regn:reg_IR|Q[0]'                                                                              ;
+--------+--------------------+----------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node        ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------+------------------+------------------+--------------+------------+------------+
; -5.342 ; regn:reg_IR|Q[6]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.111      ; 5.141      ;
; -5.273 ; regn:reg_IR|Q[8]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.111      ; 5.072      ;
; -5.261 ; upcount:Tstep|Q[0] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.068      ; 5.017      ;
; -5.248 ; regn:reg_IR|Q[6]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.295     ; 5.141      ;
; -5.193 ; regn:reg_IR|Q[7]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.111      ; 4.992      ;
; -5.179 ; regn:reg_IR|Q[8]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.295     ; 5.072      ;
; -5.167 ; upcount:Tstep|Q[0] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.338     ; 5.017      ;
; -5.166 ; upcount:Tstep|Q[1] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.068      ; 4.922      ;
; -5.099 ; regn:reg_IR|Q[7]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.295     ; 4.992      ;
; -5.072 ; upcount:Tstep|Q[1] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.338     ; 4.922      ;
; -4.916 ; regn:reg_IR|Q[2]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.111      ; 4.715      ;
; -4.906 ; regn:reg_IR|Q[1]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.111      ; 4.705      ;
; -4.833 ; regn:reg_IR|Q[5]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.098      ; 4.619      ;
; -4.822 ; regn:reg_IR|Q[2]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.295     ; 4.715      ;
; -4.815 ; regn:reg_IR|Q[4]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.098      ; 4.601      ;
; -4.812 ; regn:reg_IR|Q[1]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.295     ; 4.705      ;
; -4.739 ; regn:reg_IR|Q[5]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.308     ; 4.619      ;
; -4.721 ; regn:reg_IR|Q[4]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.308     ; 4.601      ;
; -4.718 ; regn:reg_IR|Q[3]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.111      ; 4.517      ;
; -4.624 ; regn:reg_IR|Q[3]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.295     ; 4.517      ;
; -3.162 ; regn:reg_3|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.505      ; 3.355      ;
; -3.068 ; regn:reg_3|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; 0.099      ; 3.355      ;
; -2.743 ; regn:reg_5|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.161      ; 2.592      ;
; -2.737 ; regn:reg_2|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.153      ; 2.578      ;
; -2.694 ; regn:reg_6|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.161      ; 2.543      ;
; -2.678 ; regn:reg_4|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.161      ; 2.527      ;
; -2.649 ; regn:reg_5|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.245     ; 2.592      ;
; -2.643 ; regn:reg_2|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.253     ; 2.578      ;
; -2.600 ; regn:reg_6|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.245     ; 2.543      ;
; -2.584 ; regn:reg_4|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.245     ; 2.527      ;
; -2.493 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 0.500        ; 2.337      ; 4.718      ;
; -2.379 ; regn:reg_G|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.180      ; 2.247      ;
; -2.285 ; regn:reg_G|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.226     ; 2.247      ;
; -2.181 ; regn:reg_7|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.161      ; 2.030      ;
; -2.101 ; regn:reg_0|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.161      ; 1.950      ;
; -2.087 ; regn:reg_7|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.245     ; 2.030      ;
; -2.087 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 0.500        ; 2.743      ; 4.718      ;
; -2.007 ; regn:reg_0|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.245     ; 1.950      ;
; -1.993 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 1.000        ; 2.337      ; 4.718      ;
; -1.846 ; regn:reg_1|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.161      ; 1.695      ;
; -1.752 ; regn:reg_1|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.245     ; 1.695      ;
; -1.587 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 1.000        ; 2.743      ; 4.718      ;
+--------+--------------------+----------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock'                                                                                        ;
+--------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+
; -2.308 ; BusWires$latch     ; regn:reg_3|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.991     ; 0.812      ;
; -2.174 ; BusWires$latch     ; regn:reg_G|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.679     ; 0.990      ;
; -2.170 ; BusWires$latch     ; regn:reg_2|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.653     ; 1.012      ;
; -2.136 ; BusWires$latch     ; regn:reg_4|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.661     ; 0.970      ;
; -2.135 ; BusWires$latch     ; regn:reg_5|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.661     ; 0.969      ;
; -2.131 ; BusWires$latch     ; regn:reg_1|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.661     ; 0.965      ;
; -2.124 ; BusWires$latch     ; regn:reg_A|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.679     ; 0.940      ;
; -2.124 ; BusWires$latch     ; regn:reg_6|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.661     ; 0.958      ;
; -2.123 ; BusWires$latch     ; regn:reg_7|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.661     ; 0.957      ;
; -2.076 ; BusWires$latch     ; regn:reg_0|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.661     ; 0.910      ;
; -1.913 ; BusWires$latch     ; regn:reg_3|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -2.096     ; 0.812      ;
; -1.779 ; BusWires$latch     ; regn:reg_G|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -1.784     ; 0.990      ;
; -1.775 ; BusWires$latch     ; regn:reg_2|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -1.758     ; 1.012      ;
; -1.741 ; BusWires$latch     ; regn:reg_4|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -1.766     ; 0.970      ;
; -1.740 ; BusWires$latch     ; regn:reg_5|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -1.766     ; 0.969      ;
; -1.736 ; BusWires$latch     ; regn:reg_1|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -1.766     ; 0.965      ;
; -1.729 ; BusWires$latch     ; regn:reg_A|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -1.784     ; 0.940      ;
; -1.729 ; BusWires$latch     ; regn:reg_6|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -1.766     ; 0.958      ;
; -1.728 ; BusWires$latch     ; regn:reg_7|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -1.766     ; 0.957      ;
; -1.681 ; BusWires$latch     ; regn:reg_0|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -1.766     ; 0.910      ;
; -1.643 ; upcount:Tstep|Q[0] ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.511     ; 2.127      ;
; -1.635 ; regn:reg_IR|Q[8]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.468     ; 2.162      ;
; -1.455 ; regn:reg_IR|Q[7]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.468     ; 1.982      ;
; -1.436 ; upcount:Tstep|Q[1] ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.511     ; 1.920      ;
; -1.427 ; regn:reg_IR|Q[5]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.481     ; 1.941      ;
; -1.330 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[7]   ; Clock            ; Clock       ; 1.000        ; -0.088     ; 2.237      ;
; -1.330 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[8]   ; Clock            ; Clock       ; 1.000        ; -0.088     ; 2.237      ;
; -1.330 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[3]   ; Clock            ; Clock       ; 1.000        ; -0.088     ; 2.237      ;
; -1.330 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[6]   ; Clock            ; Clock       ; 1.000        ; -0.088     ; 2.237      ;
; -1.330 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[1]   ; Clock            ; Clock       ; 1.000        ; -0.088     ; 2.237      ;
; -1.330 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[2]   ; Clock            ; Clock       ; 1.000        ; -0.088     ; 2.237      ;
; -1.309 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[0]   ; Clock            ; Clock       ; 1.000        ; -0.512     ; 1.792      ;
; -1.298 ; regn:reg_IR|Q[5]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.143     ; 2.150      ;
; -1.291 ; regn:reg_IR|Q[4]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.481     ; 1.805      ;
; -1.260 ; regn:reg_IR|Q[3]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.468     ; 1.787      ;
; -1.251 ; upcount:Tstep|Q[0] ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.173     ; 2.073      ;
; -1.245 ; regn:reg_IR|Q[8]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.130     ; 2.110      ;
; -1.132 ; upcount:Tstep|Q[0] ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.181     ; 1.946      ;
; -1.083 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[4]   ; Clock            ; Clock       ; 1.000        ; -0.111     ; 1.967      ;
; -1.083 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[5]   ; Clock            ; Clock       ; 1.000        ; -0.111     ; 1.967      ;
; -1.080 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[7]   ; Clock            ; Clock       ; 1.000        ; -0.088     ; 1.987      ;
; -1.080 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[8]   ; Clock            ; Clock       ; 1.000        ; -0.088     ; 1.987      ;
; -1.080 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[3]   ; Clock            ; Clock       ; 1.000        ; -0.088     ; 1.987      ;
; -1.080 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[6]   ; Clock            ; Clock       ; 1.000        ; -0.088     ; 1.987      ;
; -1.080 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[1]   ; Clock            ; Clock       ; 1.000        ; -0.088     ; 1.987      ;
; -1.080 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[2]   ; Clock            ; Clock       ; 1.000        ; -0.088     ; 1.987      ;
; -1.073 ; upcount:Tstep|Q[0] ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.181     ; 1.887      ;
; -1.072 ; regn:reg_IR|Q[8]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.138     ; 1.929      ;
; -1.065 ; regn:reg_IR|Q[7]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.130     ; 1.930      ;
; -1.059 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[0]   ; Clock            ; Clock       ; 1.000        ; -0.512     ; 1.542      ;
; -1.046 ; upcount:Tstep|Q[0] ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.181     ; 1.860      ;
; -1.046 ; upcount:Tstep|Q[1] ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.173     ; 1.868      ;
; -1.042 ; upcount:Tstep|Q[0] ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.181     ; 1.856      ;
; -1.041 ; regn:reg_IR|Q[8]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.138     ; 1.898      ;
; -1.032 ; regn:reg_IR|Q[8]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.138     ; 1.889      ;
; -1.029 ; regn:reg_IR|Q[8]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.138     ; 1.886      ;
; -1.026 ; upcount:Tstep|Q[0] ; upcount:Tstep|Q[0] ; Clock            ; Clock       ; 1.000        ; -0.034     ; 1.987      ;
; -0.938 ; regn:reg_IR|Q[7]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.138     ; 1.795      ;
; -0.895 ; regn:reg_IR|Q[4]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.143     ; 1.747      ;
; -0.889 ; upcount:Tstep|Q[0] ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.181     ; 1.703      ;
; -0.888 ; upcount:Tstep|Q[0] ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.181     ; 1.702      ;
; -0.884 ; upcount:Tstep|Q[1] ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.181     ; 1.698      ;
; -0.879 ; regn:reg_IR|Q[7]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.138     ; 1.736      ;
; -0.852 ; regn:reg_IR|Q[7]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.138     ; 1.709      ;
; -0.849 ; regn:reg_IR|Q[7]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.138     ; 1.706      ;
; -0.846 ; regn:reg_IR|Q[8]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.138     ; 1.703      ;
; -0.846 ; regn:reg_IR|Q[8]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.138     ; 1.703      ;
; -0.842 ; upcount:Tstep|Q[1] ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.181     ; 1.656      ;
; -0.833 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[4]   ; Clock            ; Clock       ; 1.000        ; -0.111     ; 1.717      ;
; -0.833 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[5]   ; Clock            ; Clock       ; 1.000        ; -0.111     ; 1.717      ;
; -0.833 ; upcount:Tstep|Q[1] ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.181     ; 1.647      ;
; -0.830 ; upcount:Tstep|Q[1] ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.181     ; 1.644      ;
; -0.808 ; regn:reg_IR|Q[3]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.130     ; 1.673      ;
; -0.695 ; regn:reg_IR|Q[7]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.138     ; 1.552      ;
; -0.694 ; regn:reg_IR|Q[7]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.138     ; 1.551      ;
; -0.691 ; regn:reg_IR|Q[8]   ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.156     ; 1.530      ;
; -0.689 ; regn:reg_IR|Q[3]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.138     ; 1.546      ;
; -0.667 ; regn:reg_IR|Q[7]   ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.156     ; 1.506      ;
; -0.657 ; regn:reg_IR|Q[3]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.138     ; 1.514      ;
; -0.654 ; regn:reg_IR|Q[3]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.138     ; 1.511      ;
; -0.647 ; upcount:Tstep|Q[1] ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.181     ; 1.461      ;
; -0.647 ; upcount:Tstep|Q[1] ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.181     ; 1.461      ;
; -0.630 ; regn:reg_IR|Q[3]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.138     ; 1.487      ;
; -0.624 ; regn:reg_IR|Q[7]   ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.156     ; 1.463      ;
; -0.589 ; upcount:Tstep|Q[0] ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.199     ; 1.385      ;
; -0.545 ; upcount:Tstep|Q[1] ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.199     ; 1.341      ;
; -0.475 ; regn:reg_IR|Q[5]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.151     ; 1.319      ;
; -0.457 ; regn:reg_IR|Q[5]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.151     ; 1.301      ;
; -0.452 ; upcount:Tstep|Q[0] ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.199     ; 1.248      ;
; -0.428 ; regn:reg_IR|Q[5]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.151     ; 1.272      ;
; -0.427 ; regn:reg_IR|Q[3]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.138     ; 1.284      ;
; -0.424 ; regn:reg_IR|Q[3]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.138     ; 1.281      ;
; -0.406 ; regn:reg_IR|Q[5]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.151     ; 1.250      ;
; -0.405 ; regn:reg_IR|Q[5]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.151     ; 1.249      ;
; -0.385 ; regn:reg_IR|Q[8]   ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.156     ; 1.224      ;
; -0.383 ; regn:reg_IR|Q[4]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.151     ; 1.227      ;
; -0.383 ; regn:reg_IR|Q[4]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.151     ; 1.227      ;
; -0.366 ; regn:reg_IR|Q[4]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.151     ; 1.210      ;
; -0.348 ; upcount:Tstep|Q[1] ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.199     ; 1.144      ;
; -0.347 ; regn:reg_IR|Q[4]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.151     ; 1.191      ;
+--------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'regn:reg_IR|Q[0]'                                                                               ;
+--------+--------------------+----------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node        ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------+------------------+------------------+--------------+------------+------------+
; -1.553 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 0.000        ; 4.260      ; 2.887      ;
; -1.443 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 0.000        ; 4.155      ; 2.892      ;
; -1.048 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; -0.500       ; 4.260      ; 2.892      ;
; -0.948 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; -0.500       ; 4.155      ; 2.887      ;
; -0.183 ; regn:reg_1|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.766      ; 1.603      ;
; 0.014  ; regn:reg_0|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.766      ; 1.800      ;
; 0.161  ; regn:reg_7|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.766      ; 1.947      ;
; 0.327  ; regn:reg_G|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.784      ; 2.131      ;
; 0.422  ; regn:reg_1|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.661      ; 1.603      ;
; 0.519  ; regn:reg_2|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.758      ; 2.297      ;
; 0.578  ; regn:reg_6|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.766      ; 2.364      ;
; 0.609  ; regn:reg_4|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.766      ; 2.395      ;
; 0.619  ; regn:reg_0|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.661      ; 1.800      ;
; 0.638  ; regn:reg_5|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.766      ; 2.424      ;
; 0.710  ; regn:reg_IR|Q[6]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.718      ; 2.448      ;
; 0.766  ; regn:reg_7|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.661      ; 1.947      ;
; 0.891  ; regn:reg_IR|Q[7]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.718      ; 2.629      ;
; 0.895  ; upcount:Tstep|Q[0] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.676      ; 2.591      ;
; 0.932  ; regn:reg_G|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.679      ; 2.131      ;
; 0.954  ; regn:reg_IR|Q[8]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.718      ; 2.692      ;
; 1.003  ; regn:reg_3|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 2.096      ; 3.119      ;
; 1.057  ; upcount:Tstep|Q[1] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.676      ; 2.753      ;
; 1.109  ; regn:reg_IR|Q[2]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.718      ; 2.847      ;
; 1.124  ; regn:reg_2|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.653      ; 2.297      ;
; 1.160  ; regn:reg_IR|Q[1]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.718      ; 2.898      ;
; 1.183  ; regn:reg_6|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.661      ; 2.364      ;
; 1.214  ; regn:reg_4|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.661      ; 2.395      ;
; 1.243  ; regn:reg_5|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.661      ; 2.424      ;
; 1.278  ; regn:reg_IR|Q[3]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.718      ; 3.016      ;
; 1.315  ; regn:reg_IR|Q[6]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.613      ; 2.448      ;
; 1.442  ; regn:reg_IR|Q[4]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.705      ; 3.167      ;
; 1.496  ; regn:reg_IR|Q[7]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.613      ; 2.629      ;
; 1.500  ; upcount:Tstep|Q[0] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.571      ; 2.591      ;
; 1.513  ; regn:reg_IR|Q[5]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.705      ; 3.238      ;
; 1.559  ; regn:reg_IR|Q[8]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.613      ; 2.692      ;
; 1.608  ; regn:reg_3|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.991      ; 3.119      ;
; 1.662  ; upcount:Tstep|Q[1] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.571      ; 2.753      ;
; 1.714  ; regn:reg_IR|Q[2]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.613      ; 2.847      ;
; 1.765  ; regn:reg_IR|Q[1]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.613      ; 2.898      ;
; 1.883  ; regn:reg_IR|Q[3]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.613      ; 3.016      ;
; 2.047  ; regn:reg_IR|Q[4]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.600      ; 3.167      ;
; 2.118  ; regn:reg_IR|Q[5]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.600      ; 3.238      ;
+--------+--------------------+----------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock'                                                                                        ;
+-------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+
; 0.298 ; regn:reg_5|Q[0]    ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; regn:reg_0|Q[0]    ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; regn:reg_2|Q[0]    ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; regn:reg_6|Q[0]    ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; regn:reg_1|Q[0]    ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; regn:reg_4|Q[0]    ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; regn:reg_7|Q[0]    ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.069      ; 0.511      ;
; 0.299 ; regn:reg_G|Q[0]    ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; regn:reg_A|Q[0]    ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.068      ; 0.511      ;
; 0.312 ; regn:reg_3|Q[0]    ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.316 ; regn:reg_A|Q[0]    ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.068      ; 0.528      ;
; 0.333 ; upcount:Tstep|Q[1] ; upcount:Tstep|Q[1] ; Clock            ; Clock       ; 0.000        ; 0.034      ; 0.511      ;
; 0.439 ; BusWires$latch     ; regn:reg_0|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.245      ; 0.848      ;
; 0.470 ; BusWires$latch     ; regn:reg_A|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.226      ; 0.860      ;
; 0.476 ; BusWires$latch     ; regn:reg_7|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.245      ; 0.885      ;
; 0.479 ; BusWires$latch     ; regn:reg_6|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.245      ; 0.888      ;
; 0.482 ; BusWires$latch     ; regn:reg_1|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.245      ; 0.891      ;
; 0.485 ; BusWires$latch     ; regn:reg_5|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.245      ; 0.894      ;
; 0.486 ; BusWires$latch     ; regn:reg_4|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.245      ; 0.895      ;
; 0.502 ; BusWires$latch     ; regn:reg_G|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.226      ; 0.892      ;
; 0.510 ; BusWires$latch     ; regn:reg_2|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.253      ; 0.927      ;
; 0.690 ; BusWires$latch     ; regn:reg_3|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; -0.099     ; 0.755      ;
; 0.712 ; regn:reg_IR|Q[7]   ; upcount:Tstep|Q[1] ; Clock            ; Clock       ; 0.000        ; 0.088      ; 0.944      ;
; 0.720 ; regn:reg_IR|Q[4]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.027      ; 0.891      ;
; 0.794 ; regn:reg_IR|Q[5]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.027      ; 0.965      ;
; 0.852 ; regn:reg_IR|Q[8]   ; upcount:Tstep|Q[1] ; Clock            ; Clock       ; 0.000        ; 0.088      ; 1.084      ;
; 0.856 ; upcount:Tstep|Q[0] ; upcount:Tstep|Q[1] ; Clock            ; Clock       ; 0.000        ; 0.039      ; 1.039      ;
; 0.870 ; regn:reg_IR|Q[4]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.027      ; 1.041      ;
; 0.870 ; regn:reg_IR|Q[4]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.027      ; 1.041      ;
; 0.878 ; upcount:Tstep|Q[1] ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.021     ; 1.001      ;
; 0.890 ; regn:reg_IR|Q[4]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.027      ; 1.061      ;
; 0.910 ; regn:reg_IR|Q[8]   ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.021      ; 1.075      ;
; 0.954 ; regn:reg_IR|Q[4]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.027      ; 1.125      ;
; 0.956 ; regn:reg_IR|Q[4]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.027      ; 1.127      ;
; 0.964 ; regn:reg_IR|Q[5]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.027      ; 1.135      ;
; 0.971 ; upcount:Tstep|Q[0] ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.021     ; 1.094      ;
; 0.972 ; regn:reg_IR|Q[3]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.040      ; 1.156      ;
; 0.974 ; regn:reg_IR|Q[5]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.027      ; 1.145      ;
; 0.976 ; regn:reg_IR|Q[5]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.027      ; 1.147      ;
; 0.979 ; regn:reg_IR|Q[3]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.040      ; 1.163      ;
; 0.993 ; regn:reg_IR|Q[5]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.027      ; 1.164      ;
; 1.003 ; regn:reg_IR|Q[5]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.027      ; 1.174      ;
; 1.044 ; upcount:Tstep|Q[1] ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.021     ; 1.167      ;
; 1.087 ; upcount:Tstep|Q[0] ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.021     ; 1.210      ;
; 1.144 ; regn:reg_IR|Q[3]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.040      ; 1.328      ;
; 1.144 ; regn:reg_IR|Q[3]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.040      ; 1.328      ;
; 1.148 ; regn:reg_IR|Q[3]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.040      ; 1.332      ;
; 1.148 ; regn:reg_IR|Q[7]   ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.021      ; 1.313      ;
; 1.158 ; regn:reg_IR|Q[7]   ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.021      ; 1.323      ;
; 1.160 ; regn:reg_IR|Q[3]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.040      ; 1.344      ;
; 1.169 ; regn:reg_IR|Q[8]   ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.021      ; 1.334      ;
; 1.177 ; upcount:Tstep|Q[1] ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.002     ; 1.319      ;
; 1.178 ; upcount:Tstep|Q[1] ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.002     ; 1.320      ;
; 1.200 ; regn:reg_IR|Q[7]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.040      ; 1.384      ;
; 1.201 ; regn:reg_IR|Q[7]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.040      ; 1.385      ;
; 1.325 ; upcount:Tstep|Q[1] ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.002     ; 1.467      ;
; 1.325 ; regn:reg_IR|Q[8]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.040      ; 1.509      ;
; 1.326 ; regn:reg_IR|Q[8]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.040      ; 1.510      ;
; 1.329 ; upcount:Tstep|Q[1] ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.002     ; 1.471      ;
; 1.340 ; regn:reg_IR|Q[3]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.048      ; 1.532      ;
; 1.343 ; upcount:Tstep|Q[0] ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.002     ; 1.485      ;
; 1.344 ; upcount:Tstep|Q[0] ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.002     ; 1.486      ;
; 1.345 ; BusWires$latch     ; regn:reg_0|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.161     ; 0.848      ;
; 1.348 ; regn:reg_IR|Q[7]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.040      ; 1.532      ;
; 1.352 ; regn:reg_IR|Q[7]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.040      ; 1.536      ;
; 1.355 ; upcount:Tstep|Q[1] ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.002     ; 1.497      ;
; 1.376 ; BusWires$latch     ; regn:reg_A|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.180     ; 0.860      ;
; 1.378 ; regn:reg_IR|Q[7]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.040      ; 1.562      ;
; 1.382 ; BusWires$latch     ; regn:reg_7|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.161     ; 0.885      ;
; 1.385 ; upcount:Tstep|Q[1] ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.002     ; 1.527      ;
; 1.385 ; BusWires$latch     ; regn:reg_6|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.161     ; 0.888      ;
; 1.388 ; BusWires$latch     ; regn:reg_1|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.161     ; 0.891      ;
; 1.389 ; regn:reg_IR|Q[4]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.035      ; 1.568      ;
; 1.391 ; BusWires$latch     ; regn:reg_5|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.161     ; 0.894      ;
; 1.392 ; BusWires$latch     ; regn:reg_4|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.161     ; 0.895      ;
; 1.408 ; BusWires$latch     ; regn:reg_G|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.180     ; 0.892      ;
; 1.410 ; regn:reg_IR|Q[7]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.040      ; 1.594      ;
; 1.416 ; BusWires$latch     ; regn:reg_2|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.153     ; 0.927      ;
; 1.455 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[4]   ; Clock            ; Clock       ; 0.000        ; 0.052      ; 1.651      ;
; 1.455 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[5]   ; Clock            ; Clock       ; 0.000        ; 0.052      ; 1.651      ;
; 1.473 ; regn:reg_IR|Q[8]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.040      ; 1.657      ;
; 1.477 ; regn:reg_IR|Q[8]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.040      ; 1.661      ;
; 1.503 ; regn:reg_IR|Q[8]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.040      ; 1.687      ;
; 1.505 ; regn:reg_IR|Q[5]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.035      ; 1.684      ;
; 1.519 ; upcount:Tstep|Q[0] ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.002     ; 1.661      ;
; 1.523 ; upcount:Tstep|Q[0] ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.002     ; 1.665      ;
; 1.525 ; upcount:Tstep|Q[1] ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.006      ; 1.675      ;
; 1.531 ; upcount:Tstep|Q[0] ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.002     ; 1.673      ;
; 1.547 ; upcount:Tstep|Q[0] ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.002     ; 1.689      ;
; 1.548 ; regn:reg_IR|Q[7]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.048      ; 1.740      ;
; 1.563 ; regn:reg_IR|Q[8]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.040      ; 1.747      ;
; 1.574 ; regn:reg_IR|Q[4]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.317     ; 1.401      ;
; 1.596 ; BusWires$latch     ; regn:reg_3|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.505     ; 0.755      ;
; 1.603 ; upcount:Tstep|Q[0] ; upcount:Tstep|Q[0] ; Clock            ; Clock       ; 0.000        ; 0.034      ; 1.781      ;
; 1.660 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[4]   ; Clock            ; Clock       ; 0.000        ; 0.052      ; 1.856      ;
; 1.660 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[5]   ; Clock            ; Clock       ; 0.000        ; 0.052      ; 1.856      ;
; 1.673 ; regn:reg_IR|Q[8]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.048      ; 1.865      ;
; 1.696 ; regn:reg_IR|Q[3]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.304     ; 1.536      ;
; 1.701 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[0]   ; Clock            ; Clock       ; 0.000        ; -0.347     ; 1.498      ;
; 1.727 ; upcount:Tstep|Q[0] ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.006      ; 1.877      ;
+-------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_0|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_1|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_2|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_3|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_4|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_5|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_6|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_7|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_A|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_G|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; upcount:Tstep|Q[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; upcount:Tstep|Q[1]          ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[4]            ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[5]            ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[1]            ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[2]            ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[3]            ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[6]            ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[7]            ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[8]            ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_A|Q[0]             ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_G|Q[0]             ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[0]             ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; upcount:Tstep|Q[0]          ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; upcount:Tstep|Q[1]          ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_3|Q[0]             ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[0]             ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[0]             ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_4|Q[0]             ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_5|Q[0]             ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_6|Q[0]             ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_7|Q[0]             ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[0]            ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[4]|clk             ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[5]|clk             ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[1]|clk             ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[2]|clk             ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[3]|clk             ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[6]|clk             ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[7]|clk             ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[8]|clk             ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_A|Q[0]|clk              ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_G|Q[0]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep|Q[0]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep|Q[1]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_2|Q[0]|clk              ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_3|Q[0]|clk              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_0|Q[0]|clk              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_1|Q[0]|clk              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_4|Q[0]|clk              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_5|Q[0]|clk              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_6|Q[0]|clk              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_7|Q[0]|clk              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[0]|clk             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk   ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[0]            ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[0]             ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[0]             ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_3|Q[0]             ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_4|Q[0]             ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_5|Q[0]             ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_6|Q[0]             ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_7|Q[0]             ;
; 0.423  ; 0.639        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[0]             ;
; 0.423  ; 0.639        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; upcount:Tstep|Q[0]          ;
; 0.423  ; 0.639        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; upcount:Tstep|Q[1]          ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_A|Q[0]             ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_G|Q[0]             ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[1]            ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[2]            ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[3]            ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[4]            ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[5]            ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[6]            ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[7]            ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[8]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|i               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0] ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|outclk   ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_IR|Q[0]|clk             ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_0|Q[0]|clk              ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_1|Q[0]|clk              ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_3|Q[0]|clk              ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_4|Q[0]|clk              ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_5|Q[0]|clk              ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_6|Q[0]|clk              ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_7|Q[0]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'regn:reg_IR|Q[0]'                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------+
; -1.457 ; -1.457       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|combout   ;
; -1.450 ; -1.450       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; BusWires$latch       ;
; -1.448 ; -1.448       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; BusWires$latch|datac ;
; -1.421 ; -1.421       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; BusWires$latch|datac ;
; -1.419 ; -1.419       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; BusWires$latch       ;
; -1.411 ; -1.411       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|combout   ;
; -1.352 ; -1.352       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~1|combout   ;
; -1.324 ; -1.324       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|datac     ;
; -1.235 ; -1.235       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|datac     ;
; -1.205 ; -1.205       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~1|combout   ;
; -0.981 ; -0.981       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; BusWires$latch|datac ;
; -0.979 ; -0.979       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; BusWires$latch       ;
; -0.971 ; -0.971       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|combout   ;
; -0.816 ; -0.816       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|combout   ;
; -0.815 ; -0.815       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~0|combout   ;
; -0.809 ; -0.809       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; BusWires$latch       ;
; -0.807 ; -0.807       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; BusWires$latch|datac ;
; -0.796 ; -0.796       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|datad     ;
; -0.697 ; -0.697       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|datad     ;
; -0.677 ; -0.677       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~0|combout   ;
; -0.638 ; -0.638       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|combout   ;
; -0.606 ; -0.606       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|datab     ;
; -0.545 ; -0.545       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~1|datab     ;
; -0.543 ; -0.543       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal7~0|combout     ;
; -0.489 ; -0.489       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|datab     ;
; -0.481 ; -0.481       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|datab     ;
; -0.455 ; -0.455       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|combout   ;
; -0.453 ; -0.453       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|combout   ;
; -0.447 ; -0.447       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|combout   ;
; -0.425 ; -0.425       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|datac     ;
; -0.421 ; -0.421       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|datab     ;
; -0.414 ; -0.414       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal4~1|combout     ;
; -0.407 ; -0.407       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal4~1|combout     ;
; -0.396 ; -0.396       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|datac     ;
; -0.340 ; -0.340       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal5~1|combout     ;
; -0.340 ; -0.340       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|datab     ;
; -0.339 ; -0.339       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|datad     ;
; -0.337 ; -0.337       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal10~1|combout    ;
; -0.335 ; -0.335       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal9~1|combout     ;
; -0.331 ; -0.331       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|dataa     ;
; -0.308 ; -0.308       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|datac     ;
; -0.303 ; -0.303       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|dataa     ;
; -0.292 ; -0.292       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal5~1|combout     ;
; -0.283 ; -0.283       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; Equal7~0|combout     ;
; -0.281 ; -0.281       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~1|datab     ;
; -0.278 ; -0.278       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~1|combout   ;
; -0.276 ; -0.276       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|dataa     ;
; -0.255 ; -0.255       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~1|combout   ;
; -0.248 ; -0.248       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal4~1|datac       ;
; -0.247 ; -0.247       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal5~1|combout     ;
; -0.239 ; -0.239       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal4~0|combout     ;
; -0.239 ; -0.239       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal6~1|combout     ;
; -0.236 ; -0.236       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal2~1|combout     ;
; -0.227 ; -0.227       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|datac     ;
; -0.210 ; -0.210       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|dataa     ;
; -0.197 ; -0.197       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~0|dataa     ;
; -0.189 ; -0.189       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal4~0|combout     ;
; -0.187 ; -0.187       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; Equal10~1|combout    ;
; -0.184 ; -0.184       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; Equal9~1|combout     ;
; -0.184 ; -0.184       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|datab     ;
; -0.180 ; -0.180       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal4~1|datac       ;
; -0.180 ; -0.180       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|datad     ;
; -0.179 ; -0.179       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal6~1|combout     ;
; -0.152 ; -0.152       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal10~1|combout    ;
; -0.149 ; -0.149       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|datab     ;
; -0.143 ; -0.143       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|dataa     ;
; -0.117 ; -0.117       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal5~0|combout     ;
; -0.098 ; -0.098       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal5~1|datad       ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|dataa     ;
; -0.034 ; -0.034       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal7~0|combout     ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~1|datab     ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; Equal5~1|combout     ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~0|dataa     ;
; 0.004  ; 0.004        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|datab     ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal10~1|combout    ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~1|datab     ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal7~0|combout     ;
; 0.038  ; 0.038        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; Equal2~1|combout     ;
; 0.065  ; 0.065        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal5~0|combout     ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal2~1|combout     ;
; 0.070  ; 0.070        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; Equal5~1|datad       ;
; 0.079  ; 0.079        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|datad     ;
; 0.085  ; 0.085        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal5~1|datad       ;
; 0.089  ; 0.089        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal5~0|datad       ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; Equal5~0|combout     ;
; 0.099  ; 0.099        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~0|combout   ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~0|combout   ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal6~1|combout     ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~0|dataa     ;
; 0.106  ; 0.106        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal10~1|dataa      ;
; 0.109  ; 0.109        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal10~0|combout    ;
; 0.114  ; 0.114        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal2~1|datad       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~0|dataa     ;
; 0.118  ; 0.118        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|datad     ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal6~1|dataa       ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal2~0|combout     ;
; 0.138  ; 0.138        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal4~1|datad       ;
; 0.140  ; 0.140        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|dataa     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal2~1|combout     ;
; 0.157  ; 0.157        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal10~0|combout    ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; DIN[*]    ; Clock            ; 1.398 ; 1.733 ; Rise       ; Clock            ;
;  DIN[0]   ; Clock            ; 1.398 ; 1.733 ; Rise       ; Clock            ;
;  DIN[1]   ; Clock            ; 0.810 ; 1.166 ; Rise       ; Clock            ;
;  DIN[2]   ; Clock            ; 1.127 ; 1.521 ; Rise       ; Clock            ;
;  DIN[3]   ; Clock            ; 0.875 ; 1.249 ; Rise       ; Clock            ;
;  DIN[4]   ; Clock            ; 0.668 ; 1.006 ; Rise       ; Clock            ;
;  DIN[5]   ; Clock            ; 0.785 ; 1.146 ; Rise       ; Clock            ;
;  DIN[6]   ; Clock            ; 0.783 ; 1.137 ; Rise       ; Clock            ;
;  DIN[7]   ; Clock            ; 0.816 ; 1.170 ; Rise       ; Clock            ;
;  DIN[8]   ; Clock            ; 0.813 ; 1.173 ; Rise       ; Clock            ;
; Resetn    ; Clock            ; 1.979 ; 2.275 ; Rise       ; Clock            ;
; DIN[*]    ; regn:reg_IR|Q[0] ; 3.418 ; 3.777 ; Rise       ; regn:reg_IR|Q[0] ;
;  DIN[0]   ; regn:reg_IR|Q[0] ; 3.418 ; 3.777 ; Rise       ; regn:reg_IR|Q[0] ;
; DIN[*]    ; regn:reg_IR|Q[0] ; 3.012 ; 3.371 ; Fall       ; regn:reg_IR|Q[0] ;
;  DIN[0]   ; regn:reg_IR|Q[0] ; 3.012 ; 3.371 ; Fall       ; regn:reg_IR|Q[0] ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; DIN[*]    ; Clock            ; -0.332 ; -0.658 ; Rise       ; Clock            ;
;  DIN[0]   ; Clock            ; -1.075 ; -1.403 ; Rise       ; Clock            ;
;  DIN[1]   ; Clock            ; -0.479 ; -0.826 ; Rise       ; Clock            ;
;  DIN[2]   ; Clock            ; -0.784 ; -1.168 ; Rise       ; Clock            ;
;  DIN[3]   ; Clock            ; -0.541 ; -0.906 ; Rise       ; Clock            ;
;  DIN[4]   ; Clock            ; -0.332 ; -0.658 ; Rise       ; Clock            ;
;  DIN[5]   ; Clock            ; -0.454 ; -0.807 ; Rise       ; Clock            ;
;  DIN[6]   ; Clock            ; -0.453 ; -0.799 ; Rise       ; Clock            ;
;  DIN[7]   ; Clock            ; -0.485 ; -0.831 ; Rise       ; Clock            ;
;  DIN[8]   ; Clock            ; -0.482 ; -0.833 ; Rise       ; Clock            ;
; Resetn    ; Clock            ; -0.707 ; -1.013 ; Rise       ; Clock            ;
; DIN[*]    ; regn:reg_IR|Q[0] ; -0.526 ; -0.878 ; Rise       ; regn:reg_IR|Q[0] ;
;  DIN[0]   ; regn:reg_IR|Q[0] ; -0.526 ; -0.878 ; Rise       ; regn:reg_IR|Q[0] ;
; DIN[*]    ; regn:reg_IR|Q[0] ; -0.631 ; -0.983 ; Fall       ; regn:reg_IR|Q[0] ;
;  DIN[0]   ; regn:reg_IR|Q[0] ; -0.631 ; -0.983 ; Fall       ; regn:reg_IR|Q[0] ;
+-----------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; Done      ; Clock            ; 6.143 ; 6.129 ; Rise       ; Clock            ;
; BusWires  ; regn:reg_IR|Q[0] ; 6.808 ; 6.735 ; Rise       ; regn:reg_IR|Q[0] ;
; BusWires  ; regn:reg_IR|Q[0] ; 6.703 ; 6.630 ; Fall       ; regn:reg_IR|Q[0] ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; Done      ; Clock            ; 5.747 ; 5.691 ; Rise       ; Clock            ;
; BusWires  ; regn:reg_IR|Q[0] ; 4.866 ; 4.794 ; Rise       ; regn:reg_IR|Q[0] ;
; BusWires  ; regn:reg_IR|Q[0] ; 5.272 ; 5.200 ; Fall       ; regn:reg_IR|Q[0] ;
+-----------+------------------+-------+-------+------------+------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------+
; Fast 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; regn:reg_IR|Q[0] ; -3.180 ; -3.180        ;
; Clock            ; -1.276 ; -15.684       ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; regn:reg_IR|Q[0] ; -1.004 ; -1.004        ;
; Clock            ; 0.179  ; 0.000         ;
+------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; Clock            ; -3.000 ; -24.886              ;
; regn:reg_IR|Q[0] ; -0.747 ; -12.447              ;
+------------------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'regn:reg_IR|Q[0]'                                                                              ;
+--------+--------------------+----------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node        ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------+------------------+------------------+--------------+------------+------------+
; -3.180 ; regn:reg_IR|Q[6]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; -0.021     ; 3.145      ;
; -3.133 ; regn:reg_IR|Q[8]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; -0.021     ; 3.098      ;
; -3.123 ; upcount:Tstep|Q[0] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; -0.050     ; 3.059      ;
; -3.065 ; regn:reg_IR|Q[7]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; -0.021     ; 3.030      ;
; -3.061 ; upcount:Tstep|Q[1] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; -0.050     ; 2.997      ;
; -2.947 ; regn:reg_IR|Q[2]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; -0.021     ; 2.912      ;
; -2.893 ; regn:reg_IR|Q[1]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; -0.021     ; 2.858      ;
; -2.878 ; regn:reg_IR|Q[6]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.219     ; 3.145      ;
; -2.859 ; regn:reg_IR|Q[5]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; -0.031     ; 2.814      ;
; -2.831 ; regn:reg_IR|Q[8]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.219     ; 3.098      ;
; -2.826 ; regn:reg_IR|Q[3]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; -0.021     ; 2.791      ;
; -2.821 ; upcount:Tstep|Q[0] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.248     ; 3.059      ;
; -2.789 ; regn:reg_IR|Q[4]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; -0.031     ; 2.744      ;
; -2.763 ; regn:reg_IR|Q[7]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.219     ; 3.030      ;
; -2.759 ; upcount:Tstep|Q[1] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.248     ; 2.997      ;
; -2.645 ; regn:reg_IR|Q[2]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.219     ; 2.912      ;
; -2.591 ; regn:reg_IR|Q[1]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.219     ; 2.858      ;
; -2.557 ; regn:reg_IR|Q[5]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.229     ; 2.814      ;
; -2.524 ; regn:reg_IR|Q[3]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.219     ; 2.791      ;
; -2.487 ; regn:reg_IR|Q[4]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.229     ; 2.744      ;
; -1.906 ; regn:reg_3|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.250      ; 2.142      ;
; -1.665 ; regn:reg_5|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.050      ; 1.701      ;
; -1.604 ; regn:reg_3|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; 0.052      ; 2.142      ;
; -1.604 ; regn:reg_6|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.050      ; 1.640      ;
; -1.580 ; regn:reg_2|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.043      ; 1.609      ;
; -1.563 ; regn:reg_4|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.050      ; 1.599      ;
; -1.366 ; regn:reg_G|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.055      ; 1.407      ;
; -1.363 ; regn:reg_5|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.148     ; 1.701      ;
; -1.302 ; regn:reg_6|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.148     ; 1.640      ;
; -1.300 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 0.500        ; 1.470      ; 2.881      ;
; -1.278 ; regn:reg_2|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.155     ; 1.609      ;
; -1.261 ; regn:reg_4|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.148     ; 1.599      ;
; -1.255 ; regn:reg_7|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.050      ; 1.291      ;
; -1.227 ; regn:reg_0|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.050      ; 1.263      ;
; -1.078 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 0.500        ; 1.668      ; 2.857      ;
; -1.064 ; regn:reg_G|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.143     ; 1.407      ;
; -1.033 ; regn:reg_1|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.500        ; 0.050      ; 1.069      ;
; -0.953 ; regn:reg_7|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.148     ; 1.291      ;
; -0.925 ; regn:reg_0|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.148     ; 1.263      ;
; -0.776 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 1.000        ; 1.470      ; 2.857      ;
; -0.731 ; regn:reg_1|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 1.000        ; -0.148     ; 1.069      ;
; -0.602 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 1.000        ; 1.668      ; 2.881      ;
+--------+--------------------+----------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock'                                                                                        ;
+--------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+
; -1.276 ; BusWires$latch     ; regn:reg_3|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.254     ; 0.509      ;
; -1.219 ; BusWires$latch     ; regn:reg_G|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.066     ; 0.640      ;
; -1.218 ; BusWires$latch     ; regn:reg_4|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.062     ; 0.643      ;
; -1.217 ; BusWires$latch     ; regn:reg_5|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.062     ; 0.642      ;
; -1.213 ; BusWires$latch     ; regn:reg_1|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.062     ; 0.638      ;
; -1.212 ; BusWires$latch     ; regn:reg_2|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.055     ; 0.644      ;
; -1.199 ; BusWires$latch     ; regn:reg_7|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.062     ; 0.624      ;
; -1.199 ; BusWires$latch     ; regn:reg_6|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.062     ; 0.624      ;
; -1.191 ; BusWires$latch     ; regn:reg_A|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.066     ; 0.612      ;
; -1.174 ; BusWires$latch     ; regn:reg_0|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.500        ; -1.062     ; 0.599      ;
; -0.749 ; BusWires$latch     ; regn:reg_3|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -1.227     ; 0.509      ;
; -0.711 ; upcount:Tstep|Q[0] ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.350     ; 1.348      ;
; -0.692 ; BusWires$latch     ; regn:reg_G|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -1.039     ; 0.640      ;
; -0.691 ; BusWires$latch     ; regn:reg_4|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -1.035     ; 0.643      ;
; -0.690 ; BusWires$latch     ; regn:reg_5|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -1.035     ; 0.642      ;
; -0.686 ; BusWires$latch     ; regn:reg_1|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -1.035     ; 0.638      ;
; -0.685 ; BusWires$latch     ; regn:reg_2|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -1.028     ; 0.644      ;
; -0.672 ; BusWires$latch     ; regn:reg_7|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -1.035     ; 0.624      ;
; -0.672 ; BusWires$latch     ; regn:reg_6|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -1.035     ; 0.624      ;
; -0.664 ; BusWires$latch     ; regn:reg_A|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -1.039     ; 0.612      ;
; -0.647 ; BusWires$latch     ; regn:reg_0|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 1.000        ; -1.035     ; 0.599      ;
; -0.635 ; regn:reg_IR|Q[8]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.321     ; 1.301      ;
; -0.607 ; regn:reg_IR|Q[5]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.331     ; 1.263      ;
; -0.581 ; regn:reg_IR|Q[7]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.321     ; 1.247      ;
; -0.558 ; upcount:Tstep|Q[1] ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.350     ; 1.195      ;
; -0.543 ; regn:reg_IR|Q[5]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.132     ; 1.398      ;
; -0.481 ; upcount:Tstep|Q[0] ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.151     ; 1.317      ;
; -0.438 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[0]   ; Clock            ; Clock       ; 1.000        ; -0.351     ; 1.074      ;
; -0.427 ; regn:reg_IR|Q[4]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.331     ; 1.083      ;
; -0.412 ; regn:reg_IR|Q[3]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.321     ; 1.078      ;
; -0.405 ; regn:reg_IR|Q[8]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.122     ; 1.270      ;
; -0.394 ; upcount:Tstep|Q[0] ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.158     ; 1.223      ;
; -0.393 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[7]   ; Clock            ; Clock       ; 1.000        ; -0.060     ; 1.320      ;
; -0.393 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[8]   ; Clock            ; Clock       ; 1.000        ; -0.060     ; 1.320      ;
; -0.393 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[3]   ; Clock            ; Clock       ; 1.000        ; -0.060     ; 1.320      ;
; -0.393 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[6]   ; Clock            ; Clock       ; 1.000        ; -0.060     ; 1.320      ;
; -0.393 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[1]   ; Clock            ; Clock       ; 1.000        ; -0.060     ; 1.320      ;
; -0.393 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[2]   ; Clock            ; Clock       ; 1.000        ; -0.060     ; 1.320      ;
; -0.358 ; upcount:Tstep|Q[0] ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.158     ; 1.187      ;
; -0.351 ; regn:reg_IR|Q[7]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.122     ; 1.216      ;
; -0.341 ; upcount:Tstep|Q[0] ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.158     ; 1.170      ;
; -0.337 ; upcount:Tstep|Q[0] ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.158     ; 1.166      ;
; -0.328 ; upcount:Tstep|Q[1] ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.151     ; 1.164      ;
; -0.318 ; regn:reg_IR|Q[8]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.129     ; 1.176      ;
; -0.292 ; regn:reg_IR|Q[8]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.129     ; 1.150      ;
; -0.278 ; regn:reg_IR|Q[8]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.129     ; 1.136      ;
; -0.275 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[0]   ; Clock            ; Clock       ; 1.000        ; -0.351     ; 0.911      ;
; -0.274 ; regn:reg_IR|Q[8]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.129     ; 1.132      ;
; -0.268 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[4]   ; Clock            ; Clock       ; 1.000        ; -0.075     ; 1.180      ;
; -0.268 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[5]   ; Clock            ; Clock       ; 1.000        ; -0.075     ; 1.180      ;
; -0.264 ; regn:reg_IR|Q[7]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.129     ; 1.122      ;
; -0.241 ; upcount:Tstep|Q[1] ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.158     ; 1.070      ;
; -0.237 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[7]   ; Clock            ; Clock       ; 1.000        ; -0.060     ; 1.164      ;
; -0.237 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[8]   ; Clock            ; Clock       ; 1.000        ; -0.060     ; 1.164      ;
; -0.237 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[3]   ; Clock            ; Clock       ; 1.000        ; -0.060     ; 1.164      ;
; -0.237 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[6]   ; Clock            ; Clock       ; 1.000        ; -0.060     ; 1.164      ;
; -0.237 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[1]   ; Clock            ; Clock       ; 1.000        ; -0.060     ; 1.164      ;
; -0.237 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[2]   ; Clock            ; Clock       ; 1.000        ; -0.060     ; 1.164      ;
; -0.234 ; upcount:Tstep|Q[0] ; upcount:Tstep|Q[0] ; Clock            ; Clock       ; 1.000        ; -0.022     ; 1.199      ;
; -0.230 ; upcount:Tstep|Q[0] ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.158     ; 1.059      ;
; -0.230 ; upcount:Tstep|Q[0] ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.158     ; 1.059      ;
; -0.228 ; regn:reg_IR|Q[7]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.129     ; 1.086      ;
; -0.211 ; regn:reg_IR|Q[7]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.129     ; 1.069      ;
; -0.207 ; regn:reg_IR|Q[3]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.122     ; 1.072      ;
; -0.207 ; regn:reg_IR|Q[7]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.129     ; 1.065      ;
; -0.205 ; upcount:Tstep|Q[1] ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.158     ; 1.034      ;
; -0.195 ; regn:reg_IR|Q[4]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.132     ; 1.050      ;
; -0.188 ; upcount:Tstep|Q[1] ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.158     ; 1.017      ;
; -0.184 ; upcount:Tstep|Q[1] ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.158     ; 1.013      ;
; -0.176 ; regn:reg_IR|Q[8]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.129     ; 1.034      ;
; -0.175 ; regn:reg_IR|Q[8]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.129     ; 1.033      ;
; -0.120 ; regn:reg_IR|Q[3]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.129     ; 0.978      ;
; -0.105 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[4]   ; Clock            ; Clock       ; 1.000        ; -0.075     ; 1.017      ;
; -0.105 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[5]   ; Clock            ; Clock       ; 1.000        ; -0.075     ; 1.017      ;
; -0.100 ; regn:reg_IR|Q[7]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.129     ; 0.958      ;
; -0.100 ; regn:reg_IR|Q[7]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.129     ; 0.958      ;
; -0.093 ; regn:reg_IR|Q[7]   ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.133     ; 0.947      ;
; -0.084 ; regn:reg_IR|Q[3]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.129     ; 0.942      ;
; -0.077 ; upcount:Tstep|Q[1] ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.158     ; 0.906      ;
; -0.077 ; upcount:Tstep|Q[1] ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.158     ; 0.906      ;
; -0.074 ; regn:reg_IR|Q[8]   ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.133     ; 0.928      ;
; -0.066 ; regn:reg_IR|Q[7]   ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.133     ; 0.920      ;
; -0.055 ; regn:reg_IR|Q[3]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.129     ; 0.913      ;
; -0.051 ; regn:reg_IR|Q[3]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.129     ; 0.909      ;
; -0.034 ; upcount:Tstep|Q[0] ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.162     ; 0.859      ;
; -0.017 ; upcount:Tstep|Q[1] ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.162     ; 0.842      ;
; 0.029  ; regn:reg_IR|Q[5]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.139     ; 0.819      ;
; 0.033  ; regn:reg_IR|Q[5]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.139     ; 0.815      ;
; 0.042  ; upcount:Tstep|Q[0] ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.162     ; 0.783      ;
; 0.056  ; regn:reg_IR|Q[5]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.139     ; 0.792      ;
; 0.059  ; regn:reg_IR|Q[3]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.129     ; 0.799      ;
; 0.062  ; regn:reg_IR|Q[3]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.129     ; 0.796      ;
; 0.062  ; regn:reg_IR|Q[4]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.139     ; 0.786      ;
; 0.063  ; regn:reg_IR|Q[4]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.139     ; 0.785      ;
; 0.093  ; regn:reg_IR|Q[4]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.139     ; 0.755      ;
; 0.097  ; regn:reg_IR|Q[5]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.139     ; 0.751      ;
; 0.097  ; regn:reg_IR|Q[5]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.139     ; 0.751      ;
; 0.108  ; regn:reg_IR|Q[4]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.139     ; 0.740      ;
; 0.108  ; regn:reg_IR|Q[4]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.139     ; 0.740      ;
; 0.133  ; regn:reg_IR|Q[8]   ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 1.000        ; -0.133     ; 0.721      ;
+--------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'regn:reg_IR|Q[0]'                                                                               ;
+--------+--------------------+----------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node        ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------+------------------+------------------+--------------+------------+------------+
; -1.004 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 0.000        ; 2.622      ; 1.723      ;
; -0.927 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 0.000        ; 2.595      ; 1.773      ;
; -0.477 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; -0.500       ; 2.595      ; 1.723      ;
; -0.454 ; regn:reg_IR|Q[0]   ; BusWires$latch ; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; -0.500       ; 2.622      ; 1.773      ;
; -0.126 ; regn:reg_1|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.035      ; 0.929      ;
; 0.029  ; regn:reg_0|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.035      ; 1.084      ;
; 0.057  ; regn:reg_7|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.035      ; 1.112      ;
; 0.173  ; regn:reg_G|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.039      ; 1.232      ;
; 0.286  ; regn:reg_2|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.028      ; 1.334      ;
; 0.320  ; regn:reg_6|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.035      ; 1.375      ;
; 0.344  ; regn:reg_4|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.035      ; 1.399      ;
; 0.347  ; regn:reg_1|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.062      ; 0.929      ;
; 0.412  ; regn:reg_5|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.035      ; 1.467      ;
; 0.472  ; regn:reg_IR|Q[6]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 0.967      ; 1.459      ;
; 0.502  ; regn:reg_0|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.062      ; 1.084      ;
; 0.525  ; regn:reg_IR|Q[7]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 0.967      ; 1.512      ;
; 0.530  ; regn:reg_7|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.062      ; 1.112      ;
; 0.552  ; upcount:Tstep|Q[0] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 0.939      ; 1.511      ;
; 0.577  ; regn:reg_IR|Q[8]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 0.967      ; 1.564      ;
; 0.591  ; regn:reg_3|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 1.227      ; 1.838      ;
; 0.646  ; regn:reg_G|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.066      ; 1.232      ;
; 0.662  ; regn:reg_IR|Q[2]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 0.967      ; 1.649      ;
; 0.717  ; upcount:Tstep|Q[1] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 0.939      ; 1.676      ;
; 0.750  ; regn:reg_IR|Q[1]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 0.967      ; 1.737      ;
; 0.759  ; regn:reg_2|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.055      ; 1.334      ;
; 0.793  ; regn:reg_6|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.062      ; 1.375      ;
; 0.816  ; regn:reg_IR|Q[3]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 0.967      ; 1.803      ;
; 0.817  ; regn:reg_4|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.062      ; 1.399      ;
; 0.879  ; regn:reg_IR|Q[4]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 0.957      ; 1.856      ;
; 0.885  ; regn:reg_5|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.062      ; 1.467      ;
; 0.929  ; regn:reg_IR|Q[5]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; 0.000        ; 0.957      ; 1.906      ;
; 0.945  ; regn:reg_IR|Q[6]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 0.994      ; 1.459      ;
; 0.998  ; regn:reg_IR|Q[7]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 0.994      ; 1.512      ;
; 1.025  ; upcount:Tstep|Q[0] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 0.966      ; 1.511      ;
; 1.050  ; regn:reg_IR|Q[8]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 0.994      ; 1.564      ;
; 1.064  ; regn:reg_3|Q[0]    ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 1.254      ; 1.838      ;
; 1.135  ; regn:reg_IR|Q[2]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 0.994      ; 1.649      ;
; 1.190  ; upcount:Tstep|Q[1] ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 0.966      ; 1.676      ;
; 1.223  ; regn:reg_IR|Q[1]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 0.994      ; 1.737      ;
; 1.289  ; regn:reg_IR|Q[3]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 0.994      ; 1.803      ;
; 1.352  ; regn:reg_IR|Q[4]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 0.984      ; 1.856      ;
; 1.402  ; regn:reg_IR|Q[5]   ; BusWires$latch ; Clock            ; regn:reg_IR|Q[0] ; -0.500       ; 0.984      ; 1.906      ;
+--------+--------------------+----------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock'                                                                                        ;
+-------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+
; 0.179 ; regn:reg_5|Q[0]    ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; regn:reg_0|Q[0]    ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; regn:reg_2|Q[0]    ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; regn:reg_6|Q[0]    ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; regn:reg_1|Q[0]    ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; regn:reg_4|Q[0]    ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; regn:reg_7|Q[0]    ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; regn:reg_G|Q[0]    ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; regn:reg_A|Q[0]    ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.043      ; 0.307      ;
; 0.186 ; regn:reg_A|Q[0]    ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.043      ; 0.313      ;
; 0.187 ; regn:reg_3|Q[0]    ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.201 ; upcount:Tstep|Q[1] ; upcount:Tstep|Q[1] ; Clock            ; Clock       ; 0.000        ; 0.022      ; 0.307      ;
; 0.244 ; BusWires$latch     ; regn:reg_0|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.148      ; 0.496      ;
; 0.257 ; BusWires$latch     ; regn:reg_A|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.143      ; 0.504      ;
; 0.269 ; BusWires$latch     ; regn:reg_1|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.148      ; 0.521      ;
; 0.272 ; BusWires$latch     ; regn:reg_5|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.148      ; 0.524      ;
; 0.273 ; BusWires$latch     ; regn:reg_4|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.148      ; 0.525      ;
; 0.275 ; BusWires$latch     ; regn:reg_7|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.148      ; 0.527      ;
; 0.276 ; BusWires$latch     ; regn:reg_G|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.143      ; 0.523      ;
; 0.276 ; BusWires$latch     ; regn:reg_6|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.148      ; 0.528      ;
; 0.277 ; BusWires$latch     ; regn:reg_2|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; 0.155      ; 0.536      ;
; 0.384 ; BusWires$latch     ; regn:reg_3|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; 0.000        ; -0.052     ; 0.436      ;
; 0.423 ; regn:reg_IR|Q[7]   ; upcount:Tstep|Q[1] ; Clock            ; Clock       ; 0.000        ; 0.060      ; 0.567      ;
; 0.466 ; regn:reg_IR|Q[4]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.020     ; 0.530      ;
; 0.511 ; regn:reg_IR|Q[8]   ; upcount:Tstep|Q[1] ; Clock            ; Clock       ; 0.000        ; 0.060      ; 0.655      ;
; 0.513 ; upcount:Tstep|Q[0] ; upcount:Tstep|Q[1] ; Clock            ; Clock       ; 0.000        ; 0.028      ; 0.625      ;
; 0.516 ; regn:reg_IR|Q[5]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.020     ; 0.580      ;
; 0.554 ; regn:reg_IR|Q[4]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.020     ; 0.618      ;
; 0.555 ; regn:reg_IR|Q[4]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.020     ; 0.619      ;
; 0.568 ; regn:reg_IR|Q[4]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.020     ; 0.632      ;
; 0.584 ; upcount:Tstep|Q[1] ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.043     ; 0.625      ;
; 0.595 ; regn:reg_IR|Q[4]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.020     ; 0.659      ;
; 0.595 ; regn:reg_IR|Q[4]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.020     ; 0.659      ;
; 0.600 ; regn:reg_IR|Q[8]   ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.015     ; 0.669      ;
; 0.603 ; upcount:Tstep|Q[0] ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.043     ; 0.644      ;
; 0.610 ; regn:reg_IR|Q[3]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.010     ; 0.684      ;
; 0.618 ; regn:reg_IR|Q[5]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.020     ; 0.682      ;
; 0.625 ; regn:reg_IR|Q[3]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.010     ; 0.699      ;
; 0.637 ; upcount:Tstep|Q[1] ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.043     ; 0.678      ;
; 0.637 ; regn:reg_IR|Q[5]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.020     ; 0.701      ;
; 0.637 ; regn:reg_IR|Q[5]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.020     ; 0.701      ;
; 0.639 ; regn:reg_IR|Q[5]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.020     ; 0.703      ;
; 0.648 ; regn:reg_IR|Q[5]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.020     ; 0.712      ;
; 0.676 ; upcount:Tstep|Q[0] ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.043     ; 0.717      ;
; 0.705 ; regn:reg_IR|Q[7]   ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.015     ; 0.774      ;
; 0.705 ; regn:reg_IR|Q[7]   ; regn:reg_A|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.015     ; 0.774      ;
; 0.715 ; regn:reg_IR|Q[3]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.010     ; 0.789      ;
; 0.726 ; upcount:Tstep|Q[1] ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.038     ; 0.772      ;
; 0.726 ; upcount:Tstep|Q[1] ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.038     ; 0.772      ;
; 0.729 ; regn:reg_IR|Q[3]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.010     ; 0.803      ;
; 0.746 ; regn:reg_IR|Q[7]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.010     ; 0.820      ;
; 0.746 ; regn:reg_IR|Q[7]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.010     ; 0.820      ;
; 0.759 ; regn:reg_IR|Q[3]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.010     ; 0.833      ;
; 0.761 ; regn:reg_IR|Q[8]   ; regn:reg_G|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.015     ; 0.830      ;
; 0.762 ; regn:reg_IR|Q[3]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.010     ; 0.836      ;
; 0.810 ; regn:reg_IR|Q[3]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.003     ; 0.891      ;
; 0.821 ; upcount:Tstep|Q[1] ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.038     ; 0.867      ;
; 0.825 ; upcount:Tstep|Q[1] ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.038     ; 0.871      ;
; 0.832 ; upcount:Tstep|Q[0] ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.038     ; 0.878      ;
; 0.832 ; upcount:Tstep|Q[0] ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.038     ; 0.878      ;
; 0.838 ; upcount:Tstep|Q[1] ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.038     ; 0.884      ;
; 0.841 ; regn:reg_IR|Q[7]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.010     ; 0.915      ;
; 0.845 ; regn:reg_IR|Q[7]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.010     ; 0.919      ;
; 0.852 ; upcount:Tstep|Q[1] ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.038     ; 0.898      ;
; 0.858 ; regn:reg_IR|Q[7]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.010     ; 0.932      ;
; 0.860 ; regn:reg_IR|Q[4]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.013     ; 0.931      ;
; 0.865 ; regn:reg_IR|Q[8]   ; regn:reg_7|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.010     ; 0.939      ;
; 0.865 ; regn:reg_IR|Q[8]   ; regn:reg_6|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.010     ; 0.939      ;
; 0.872 ; regn:reg_IR|Q[7]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.010     ; 0.946      ;
; 0.897 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[4]   ; Clock            ; Clock       ; 0.000        ; 0.038      ; 1.019      ;
; 0.897 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[5]   ; Clock            ; Clock       ; 0.000        ; 0.038      ; 1.019      ;
; 0.912 ; regn:reg_IR|Q[5]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.013     ; 0.983      ;
; 0.927 ; upcount:Tstep|Q[0] ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.038     ; 0.973      ;
; 0.931 ; upcount:Tstep|Q[0] ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.038     ; 0.977      ;
; 0.933 ; upcount:Tstep|Q[1] ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.031     ; 0.986      ;
; 0.942 ; BusWires$latch     ; regn:reg_0|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.050     ; 0.496      ;
; 0.944 ; upcount:Tstep|Q[0] ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.038     ; 0.990      ;
; 0.953 ; regn:reg_IR|Q[7]   ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.003     ; 1.034      ;
; 0.954 ; regn:reg_IR|Q[4]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.220     ; 0.818      ;
; 0.955 ; BusWires$latch     ; regn:reg_A|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.055     ; 0.504      ;
; 0.958 ; upcount:Tstep|Q[0] ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.038     ; 1.004      ;
; 0.967 ; BusWires$latch     ; regn:reg_1|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.050     ; 0.521      ;
; 0.968 ; regn:reg_IR|Q[8]   ; regn:reg_1|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.010     ; 1.042      ;
; 0.970 ; BusWires$latch     ; regn:reg_5|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.050     ; 0.524      ;
; 0.971 ; regn:reg_IR|Q[8]   ; regn:reg_5|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.010     ; 1.045      ;
; 0.971 ; BusWires$latch     ; regn:reg_4|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.050     ; 0.525      ;
; 0.973 ; BusWires$latch     ; regn:reg_7|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.050     ; 0.527      ;
; 0.974 ; BusWires$latch     ; regn:reg_G|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.055     ; 0.523      ;
; 0.974 ; BusWires$latch     ; regn:reg_6|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.050     ; 0.528      ;
; 0.975 ; BusWires$latch     ; regn:reg_2|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.043     ; 0.536      ;
; 0.987 ; regn:reg_IR|Q[8]   ; regn:reg_4|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.010     ; 1.061      ;
; 0.992 ; upcount:Tstep|Q[0] ; upcount:Tstep|Q[0] ; Clock            ; Clock       ; 0.000        ; 0.022      ; 1.098      ;
; 1.006 ; regn:reg_IR|Q[8]   ; regn:reg_0|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.010     ; 1.080      ;
; 1.023 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[4]   ; Clock            ; Clock       ; 0.000        ; 0.038      ; 1.145      ;
; 1.023 ; upcount:Tstep|Q[0] ; regn:reg_IR|Q[5]   ; Clock            ; Clock       ; 0.000        ; 0.038      ; 1.145      ;
; 1.039 ; upcount:Tstep|Q[0] ; regn:reg_2|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.031     ; 1.092      ;
; 1.068 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[0]   ; Clock            ; Clock       ; 0.000        ; -0.239     ; 0.913      ;
; 1.082 ; regn:reg_IR|Q[3]   ; regn:reg_3|Q[0]    ; Clock            ; Clock       ; 0.000        ; -0.210     ; 0.956      ;
; 1.082 ; BusWires$latch     ; regn:reg_3|Q[0]    ; regn:reg_IR|Q[0] ; Clock       ; -0.500       ; -0.250     ; 0.436      ;
; 1.087 ; upcount:Tstep|Q[1] ; regn:reg_IR|Q[7]   ; Clock            ; Clock       ; 0.000        ; 0.003      ; 1.174      ;
+-------+--------------------+--------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_0|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_1|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_2|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_3|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_4|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_5|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_6|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_7|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_A|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_G|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; regn:reg_IR|Q[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; upcount:Tstep|Q[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; upcount:Tstep|Q[1]          ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_A|Q[0]             ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_G|Q[0]             ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_2|Q[0]             ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_0|Q[0]             ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_1|Q[0]             ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_4|Q[0]             ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_5|Q[0]             ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_6|Q[0]             ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_7|Q[0]             ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_3|Q[0]             ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[0]            ;
; 0.054  ; 0.238        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[1]            ;
; 0.054  ; 0.238        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[2]            ;
; 0.054  ; 0.238        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[3]            ;
; 0.054  ; 0.238        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[6]            ;
; 0.054  ; 0.238        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[7]            ;
; 0.054  ; 0.238        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[8]            ;
; 0.055  ; 0.239        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[4]            ;
; 0.055  ; 0.239        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; regn:reg_IR|Q[5]            ;
; 0.065  ; 0.249        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; upcount:Tstep|Q[0]          ;
; 0.065  ; 0.249        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; upcount:Tstep|Q[1]          ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_A|Q[0]|clk              ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_G|Q[0]|clk              ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_2|Q[0]|clk              ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_0|Q[0]|clk              ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_1|Q[0]|clk              ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_4|Q[0]|clk              ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_5|Q[0]|clk              ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_6|Q[0]|clk              ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_7|Q[0]|clk              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o               ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_3|Q[0]|clk              ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[0]|clk             ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk   ;
; 0.232  ; 0.232        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[1]|clk             ;
; 0.232  ; 0.232        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[2]|clk             ;
; 0.232  ; 0.232        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[3]|clk             ;
; 0.232  ; 0.232        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[6]|clk             ;
; 0.232  ; 0.232        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[7]|clk             ;
; 0.232  ; 0.232        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[8]|clk             ;
; 0.233  ; 0.233        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[4]|clk             ;
; 0.233  ; 0.233        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; reg_IR|Q[5]|clk             ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep|Q[0]|clk              ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep|Q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|i               ;
; 0.531  ; 0.747        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; upcount:Tstep|Q[0]          ;
; 0.531  ; 0.747        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; upcount:Tstep|Q[1]          ;
; 0.542  ; 0.758        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[1]            ;
; 0.542  ; 0.758        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[2]            ;
; 0.542  ; 0.758        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[3]            ;
; 0.542  ; 0.758        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[4]            ;
; 0.542  ; 0.758        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[5]            ;
; 0.542  ; 0.758        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[6]            ;
; 0.542  ; 0.758        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[7]            ;
; 0.542  ; 0.758        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[8]            ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_3|Q[0]             ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_IR|Q[0]            ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_0|Q[0]             ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_1|Q[0]             ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_4|Q[0]             ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_5|Q[0]             ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_6|Q[0]             ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_7|Q[0]             ;
; 0.684  ; 0.900        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_2|Q[0]             ;
; 0.684  ; 0.900        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_A|Q[0]             ;
; 0.684  ; 0.900        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; regn:reg_G|Q[0]             ;
; 0.751  ; 0.751        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Tstep|Q[0]|clk              ;
; 0.751  ; 0.751        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Tstep|Q[1]|clk              ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_IR|Q[1]|clk             ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_IR|Q[2]|clk             ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_IR|Q[3]|clk             ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_IR|Q[4]|clk             ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_IR|Q[5]|clk             ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_IR|Q[6]|clk             ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_IR|Q[7]|clk             ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; reg_IR|Q[8]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'regn:reg_IR|Q[0]'                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------+
; -0.747 ; -0.747       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; BusWires$latch       ;
; -0.744 ; -0.744       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; BusWires$latch|datac ;
; -0.710 ; -0.710       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|combout   ;
; -0.699 ; -0.699       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|combout   ;
; -0.666 ; -0.666       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; BusWires$latch|datac ;
; -0.663 ; -0.663       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; BusWires$latch       ;
; -0.619 ; -0.619       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~1|combout   ;
; -0.605 ; -0.605       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|datac     ;
; -0.599 ; -0.599       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|datac     ;
; -0.585 ; -0.585       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~1|combout   ;
; -0.550 ; -0.550       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; BusWires$latch       ;
; -0.547 ; -0.547       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; BusWires$latch|datac ;
; -0.513 ; -0.513       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|combout   ;
; -0.292 ; -0.292       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|datad     ;
; -0.280 ; -0.280       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|combout   ;
; -0.276 ; -0.276       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~0|combout   ;
; -0.257 ; -0.257       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|combout   ;
; -0.254 ; -0.254       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~0|combout   ;
; -0.247 ; -0.247       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; BusWires$latch|datac ;
; -0.244 ; -0.244       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; BusWires$latch       ;
; -0.238 ; -0.238       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|datad     ;
; -0.229 ; -0.229       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|datab     ;
; -0.213 ; -0.213       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|datab     ;
; -0.210 ; -0.210       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal7~0|combout     ;
; -0.184 ; -0.184       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|combout   ;
; -0.176 ; -0.176       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~1|datab     ;
; -0.169 ; -0.169       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|datac     ;
; -0.136 ; -0.136       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal4~1|combout     ;
; -0.110 ; -0.110       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal10~1|combout    ;
; -0.108 ; -0.108       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal9~1|combout     ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|datac     ;
; -0.084 ; -0.084       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|datad     ;
; -0.075 ; -0.075       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|datab     ;
; -0.069 ; -0.069       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~1|combout   ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|dataa     ;
; -0.048 ; -0.048       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|combout   ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|datab     ;
; -0.032 ; -0.032       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal5~1|combout     ;
; -0.023 ; -0.023       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal6~1|combout     ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal4~1|datac       ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|datab     ;
; -0.015 ; -0.015       ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|combout   ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|dataa     ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|dataa     ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal4~0|combout     ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|datab     ;
; 0.018  ; 0.018        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal2~1|combout     ;
; 0.018  ; 0.018        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal4~1|combout     ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal5~1|combout     ;
; 0.050  ; 0.050        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|datac     ;
; 0.051  ; 0.051        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~0|dataa     ;
; 0.051  ; 0.051        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~1|datab     ;
; 0.054  ; 0.054        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal10~1|combout    ;
; 0.081  ; 0.081        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal6~1|combout     ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; Equal7~0|combout     ;
; 0.101  ; 0.101        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal5~0|combout     ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal4~0|combout     ;
; 0.106  ; 0.106        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal5~1|combout     ;
; 0.112  ; 0.112        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|dataa     ;
; 0.117  ; 0.117        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal5~1|datad       ;
; 0.127  ; 0.127        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~1|combout   ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal4~1|datac       ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|dataa     ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~1|datab     ;
; 0.143  ; 0.143        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|dataa     ;
; 0.147  ; 0.147        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|datab     ;
; 0.147  ; 0.147        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|datac     ;
; 0.160  ; 0.160        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|datad     ;
; 0.171  ; 0.171        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal10~1|combout    ;
; 0.175  ; 0.175        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; Equal5~1|combout     ;
; 0.178  ; 0.178        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal7~0|combout     ;
; 0.184  ; 0.184        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; Equal10~1|combout    ;
; 0.185  ; 0.185        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; Equal9~1|combout     ;
; 0.190  ; 0.190        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~3|datad     ;
; 0.197  ; 0.197        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal7~0|combout     ;
; 0.200  ; 0.200        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal4~1|combout     ;
; 0.206  ; 0.206        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~0|combout   ;
; 0.206  ; 0.206        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~2|datab     ;
; 0.210  ; 0.210        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal6~1|combout     ;
; 0.222  ; 0.222        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~0|dataa     ;
; 0.226  ; 0.226        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal10~0|combout    ;
; 0.231  ; 0.231        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; WideNor1~1|datab     ;
; 0.232  ; 0.232        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~0|dataa     ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~2|datac     ;
; 0.236  ; 0.236        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal5~1|datad       ;
; 0.241  ; 0.241        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; WideNor1~3|dataa     ;
; 0.246  ; 0.246        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal2~0|combout     ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal5~0|datad       ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal6~1|dataa       ;
; 0.252  ; 0.252        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal5~0|combout     ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal10~1|dataa      ;
; 0.256  ; 0.256        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Fall       ; Equal2~0|combout     ;
; 0.257  ; 0.257        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal2~1|combout     ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal2~1|combout     ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal10~1|dataa      ;
; 0.265  ; 0.265        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal5~0|combout     ;
; 0.267  ; 0.267        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Fall       ; Equal2~1|combout     ;
; 0.267  ; 0.267        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal2~1|datad       ;
; 0.269  ; 0.269        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[0] ; Rise       ; Equal5~0|datad       ;
; 0.274  ; 0.274        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[0] ; Rise       ; Equal4~1|datad       ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; DIN[*]    ; Clock            ; 0.904 ; 1.479 ; Rise       ; Clock            ;
;  DIN[0]   ; Clock            ; 0.904 ; 1.479 ; Rise       ; Clock            ;
;  DIN[1]   ; Clock            ; 0.520 ; 1.088 ; Rise       ; Clock            ;
;  DIN[2]   ; Clock            ; 0.729 ; 1.343 ; Rise       ; Clock            ;
;  DIN[3]   ; Clock            ; 0.577 ; 1.151 ; Rise       ; Clock            ;
;  DIN[4]   ; Clock            ; 0.446 ; 1.015 ; Rise       ; Clock            ;
;  DIN[5]   ; Clock            ; 0.501 ; 1.067 ; Rise       ; Clock            ;
;  DIN[6]   ; Clock            ; 0.499 ; 1.066 ; Rise       ; Clock            ;
;  DIN[7]   ; Clock            ; 0.528 ; 1.087 ; Rise       ; Clock            ;
;  DIN[8]   ; Clock            ; 0.525 ; 1.087 ; Rise       ; Clock            ;
; Resetn    ; Clock            ; 1.187 ; 1.814 ; Rise       ; Clock            ;
; DIN[*]    ; regn:reg_IR|Q[0] ; 2.102 ; 2.789 ; Rise       ; regn:reg_IR|Q[0] ;
;  DIN[0]   ; regn:reg_IR|Q[0] ; 2.102 ; 2.789 ; Rise       ; regn:reg_IR|Q[0] ;
; DIN[*]    ; regn:reg_IR|Q[0] ; 1.904 ; 2.591 ; Fall       ; regn:reg_IR|Q[0] ;
;  DIN[0]   ; regn:reg_IR|Q[0] ; 1.904 ; 2.591 ; Fall       ; regn:reg_IR|Q[0] ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; DIN[*]    ; Clock            ; -0.232 ; -0.787 ; Rise       ; Clock            ;
;  DIN[0]   ; Clock            ; -0.698 ; -1.265 ; Rise       ; Clock            ;
;  DIN[1]   ; Clock            ; -0.308 ; -0.868 ; Rise       ; Clock            ;
;  DIN[2]   ; Clock            ; -0.509 ; -1.114 ; Rise       ; Clock            ;
;  DIN[3]   ; Clock            ; -0.363 ; -0.929 ; Rise       ; Clock            ;
;  DIN[4]   ; Clock            ; -0.232 ; -0.787 ; Rise       ; Clock            ;
;  DIN[5]   ; Clock            ; -0.288 ; -0.847 ; Rise       ; Clock            ;
;  DIN[6]   ; Clock            ; -0.286 ; -0.846 ; Rise       ; Clock            ;
;  DIN[7]   ; Clock            ; -0.316 ; -0.867 ; Rise       ; Clock            ;
;  DIN[8]   ; Clock            ; -0.313 ; -0.866 ; Rise       ; Clock            ;
; Resetn    ; Clock            ; -0.443 ; -1.017 ; Rise       ; Clock            ;
; DIN[*]    ; regn:reg_IR|Q[0] ; -0.373 ; -1.048 ; Rise       ; regn:reg_IR|Q[0] ;
;  DIN[0]   ; regn:reg_IR|Q[0] ; -0.373 ; -1.048 ; Rise       ; regn:reg_IR|Q[0] ;
; DIN[*]    ; regn:reg_IR|Q[0] ; -0.346 ; -1.021 ; Fall       ; regn:reg_IR|Q[0] ;
;  DIN[0]   ; regn:reg_IR|Q[0] ; -0.346 ; -1.021 ; Fall       ; regn:reg_IR|Q[0] ;
+-----------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; Done      ; Clock            ; 3.892 ; 3.926 ; Rise       ; Clock            ;
; BusWires  ; regn:reg_IR|Q[0] ; 4.174 ; 4.189 ; Rise       ; regn:reg_IR|Q[0] ;
; BusWires  ; regn:reg_IR|Q[0] ; 4.201 ; 4.216 ; Fall       ; regn:reg_IR|Q[0] ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; Done      ; Clock            ; 3.618 ; 3.642 ; Rise       ; Clock            ;
; BusWires  ; regn:reg_IR|Q[0] ; 3.039 ; 3.052 ; Rise       ; regn:reg_IR|Q[0] ;
; BusWires  ; regn:reg_IR|Q[0] ; 3.237 ; 3.250 ; Fall       ; regn:reg_IR|Q[0] ;
+-----------+------------------+-------+-------+------------+------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+-------------------+---------+--------+----------+---------+---------------------+
; Clock             ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack  ; -5.927  ; -1.713 ; N/A      ; N/A     ; -3.000              ;
;  Clock            ; -2.751  ; 0.179  ; N/A      ; N/A     ; -3.000              ;
;  regn:reg_IR|Q[0] ; -5.927  ; -1.713 ; N/A      ; N/A     ; -1.663              ;
; Design-wide TNS   ; -47.047 ; -1.713 ; 0.0      ; 0.0     ; -69.581             ;
;  Clock            ; -41.120 ; 0.000  ; N/A      ; N/A     ; -24.886             ;
;  regn:reg_IR|Q[0] ; -5.927  ; -1.713 ; N/A      ; N/A     ; -45.581             ;
+-------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; DIN[*]    ; Clock            ; 1.654 ; 2.061 ; Rise       ; Clock            ;
;  DIN[0]   ; Clock            ; 1.654 ; 2.061 ; Rise       ; Clock            ;
;  DIN[1]   ; Clock            ; 1.027 ; 1.445 ; Rise       ; Clock            ;
;  DIN[2]   ; Clock            ; 1.364 ; 1.843 ; Rise       ; Clock            ;
;  DIN[3]   ; Clock            ; 1.093 ; 1.535 ; Rise       ; Clock            ;
;  DIN[4]   ; Clock            ; 0.860 ; 1.276 ; Rise       ; Clock            ;
;  DIN[5]   ; Clock            ; 1.001 ; 1.421 ; Rise       ; Clock            ;
;  DIN[6]   ; Clock            ; 0.998 ; 1.416 ; Rise       ; Clock            ;
;  DIN[7]   ; Clock            ; 1.038 ; 1.448 ; Rise       ; Clock            ;
;  DIN[8]   ; Clock            ; 1.034 ; 1.451 ; Rise       ; Clock            ;
; Resetn    ; Clock            ; 2.285 ; 2.710 ; Rise       ; Clock            ;
; DIN[*]    ; regn:reg_IR|Q[0] ; 3.777 ; 4.278 ; Rise       ; regn:reg_IR|Q[0] ;
;  DIN[0]   ; regn:reg_IR|Q[0] ; 3.777 ; 4.278 ; Rise       ; regn:reg_IR|Q[0] ;
; DIN[*]    ; regn:reg_IR|Q[0] ; 3.353 ; 3.854 ; Fall       ; regn:reg_IR|Q[0] ;
;  DIN[0]   ; regn:reg_IR|Q[0] ; 3.353 ; 3.854 ; Fall       ; regn:reg_IR|Q[0] ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; DIN[*]    ; Clock            ; -0.232 ; -0.658 ; Rise       ; Clock            ;
;  DIN[0]   ; Clock            ; -0.698 ; -1.265 ; Rise       ; Clock            ;
;  DIN[1]   ; Clock            ; -0.308 ; -0.826 ; Rise       ; Clock            ;
;  DIN[2]   ; Clock            ; -0.509 ; -1.114 ; Rise       ; Clock            ;
;  DIN[3]   ; Clock            ; -0.363 ; -0.906 ; Rise       ; Clock            ;
;  DIN[4]   ; Clock            ; -0.232 ; -0.658 ; Rise       ; Clock            ;
;  DIN[5]   ; Clock            ; -0.288 ; -0.807 ; Rise       ; Clock            ;
;  DIN[6]   ; Clock            ; -0.286 ; -0.799 ; Rise       ; Clock            ;
;  DIN[7]   ; Clock            ; -0.316 ; -0.831 ; Rise       ; Clock            ;
;  DIN[8]   ; Clock            ; -0.313 ; -0.833 ; Rise       ; Clock            ;
; Resetn    ; Clock            ; -0.443 ; -1.013 ; Rise       ; Clock            ;
; DIN[*]    ; regn:reg_IR|Q[0] ; -0.373 ; -0.878 ; Rise       ; regn:reg_IR|Q[0] ;
;  DIN[0]   ; regn:reg_IR|Q[0] ; -0.373 ; -0.878 ; Rise       ; regn:reg_IR|Q[0] ;
; DIN[*]    ; regn:reg_IR|Q[0] ; -0.346 ; -0.983 ; Fall       ; regn:reg_IR|Q[0] ;
;  DIN[0]   ; regn:reg_IR|Q[0] ; -0.346 ; -0.983 ; Fall       ; regn:reg_IR|Q[0] ;
+-----------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; Done      ; Clock            ; 6.514 ; 6.522 ; Rise       ; Clock            ;
; BusWires  ; regn:reg_IR|Q[0] ; 7.315 ; 7.255 ; Rise       ; regn:reg_IR|Q[0] ;
; BusWires  ; regn:reg_IR|Q[0] ; 7.269 ; 7.209 ; Fall       ; regn:reg_IR|Q[0] ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; Done      ; Clock            ; 3.618 ; 3.642 ; Rise       ; Clock            ;
; BusWires  ; regn:reg_IR|Q[0] ; 3.039 ; 3.052 ; Rise       ; regn:reg_IR|Q[0] ;
; BusWires  ; regn:reg_IR|Q[0] ; 3.237 ; 3.250 ; Fall       ; regn:reg_IR|Q[0] ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BusWires      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Run                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Resetn                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[7]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[8]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[6]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; BusWires      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; BusWires      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; Clock            ; Clock            ; 104      ; 0        ; 0        ; 0        ;
; regn:reg_IR|Q[0] ; Clock            ; 10       ; 10       ; 0        ; 0        ;
; Clock            ; regn:reg_IR|Q[0] ; 3204     ; 0        ; 3204     ; 0        ;
; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 144      ; 144      ; 144      ; 144      ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; Clock            ; Clock            ; 104      ; 0        ; 0        ; 0        ;
; regn:reg_IR|Q[0] ; Clock            ; 10       ; 10       ; 0        ; 0        ;
; Clock            ; regn:reg_IR|Q[0] ; 3204     ; 0        ; 3204     ; 0        ;
; regn:reg_IR|Q[0] ; regn:reg_IR|Q[0] ; 144      ; 144      ; 144      ; 144      ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue May 20 18:11:23 2014
Info: Command: quartus_sta part5 -c part5
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'part5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name regn:reg_IR|Q[0] regn:reg_IR|Q[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: WideNor1~0  from: datac  to: combout
    Info (332098): Cell: WideNor1~1  from: datac  to: combout
    Info (332098): Cell: WideNor1~1  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.927
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.927              -5.927 regn:reg_IR|Q[0] 
    Info (332119):    -2.751             -41.120 Clock 
Info (332146): Worst-case hold slack is -1.713
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.713              -1.713 regn:reg_IR|Q[0] 
    Info (332119):     0.343               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -24.000 Clock 
    Info (332119):    -1.663             -45.581 regn:reg_IR|Q[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: WideNor1~0  from: datac  to: combout
    Info (332098): Cell: WideNor1~1  from: datac  to: combout
    Info (332098): Cell: WideNor1~1  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.342              -5.342 regn:reg_IR|Q[0] 
    Info (332119):    -2.308             -34.270 Clock 
Info (332146): Worst-case hold slack is -1.553
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.553              -1.553 regn:reg_IR|Q[0] 
    Info (332119):     0.298               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -24.000 Clock 
    Info (332119):    -1.457             -37.025 regn:reg_IR|Q[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: WideNor1~0  from: datac  to: combout
    Info (332098): Cell: WideNor1~1  from: datac  to: combout
    Info (332098): Cell: WideNor1~1  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.180              -3.180 regn:reg_IR|Q[0] 
    Info (332119):    -1.276             -15.684 Clock 
Info (332146): Worst-case hold slack is -1.004
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.004              -1.004 regn:reg_IR|Q[0] 
    Info (332119):     0.179               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -24.886 Clock 
    Info (332119):    -0.747             -12.447 regn:reg_IR|Q[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 476 megabytes
    Info: Processing ended: Tue May 20 18:11:26 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


