// Verilated -*- C++ -*-
// DESCRIPTION: Verilator output: Design internal header
// See Vasic_soc_tb.h for the primary calling header

#ifndef VERILATED_VASIC_SOC_TB___024ROOT_H_
#define VERILATED_VASIC_SOC_TB___024ROOT_H_  // guard

#include "verilated.h"
#include "verilated_timing.h"


class Vasic_soc_tb__Syms;

class alignas(VL_CACHE_LINE_BYTES) Vasic_soc_tb___024root final : public VerilatedModule {
  public:

    // DESIGN SPECIFIC STATE
    // Anonymous structures to workaround compiler member-count bugs
    struct {
        CData/*0:0*/ asic_soc_tb__DOT__clk;
        CData/*0:0*/ asic_soc_tb__DOT__rst_n;
        CData/*2:0*/ asic_soc_tb__DOT__ip_sel;
        CData/*7:0*/ asic_soc_tb__DOT__state_machine;
        CData/*0:0*/ asic_soc_tb__DOT__enable_signal;
        CData/*0:0*/ asic_soc_tb__DOT__ready_signal;
        CData/*0:0*/ asic_soc_tb__DOT__valid_signal;
        CData/*3:0*/ asic_soc_tb__DOT__control_flags;
        CData/*7:0*/ asic_soc_tb__DOT__status_reg;
        CData/*0:0*/ asic_soc_tb__DOT__clock_div2;
        CData/*0:0*/ asic_soc_tb__DOT__clock_div4;
        CData/*0:0*/ asic_soc_tb__DOT__clock_div8;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__rst_50m_n;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__rst_25m_n;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__clk_div2;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__clk_div4;
        CData/*2:0*/ asic_soc_tb__DOT__u_asic_top__DOT__rst_sync_100m;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__ip1_io_trap;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT___riscv_mem_valid;
        CData/*3:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT___riscv_mem_wstrb;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__mem_instr;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__mem_la_read;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__mem_la_write;
        CData/*3:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__mem_la_wstrb;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__pcpi_valid;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__pcpi_wr;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__pcpi_wait;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__pcpi_ready;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__trace_valid;
        CData/*4:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__reg_sh;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__irq_delay;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__irq_active;
        CData/*1:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__mem_state;
        CData/*1:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__mem_wordsize;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__mem_do_prefetch;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__mem_do_rinst;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__mem_do_rdata;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__mem_do_wdata;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__mem_xfer;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__mem_la_secondword;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__mem_la_firstword_reg;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__last_mem_valid;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__prefetched_high_word;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__clear_prefetched_high_word;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__mem_done;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_lui;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_auipc;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_jal;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_jalr;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_beq;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_bne;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_blt;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_bge;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_bltu;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_bgeu;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_lb;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_lh;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_lw;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_lbu;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_lhu;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_sb;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_sh;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_sw;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_addi;
    };
    struct {
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_slti;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_sltiu;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_xori;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_ori;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_andi;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_slli;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_srli;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_srai;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_add;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_sub;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_sll;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_slt;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_sltu;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_xor;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_srl;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_sra;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_or;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_and;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_rdcycle;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_rdcycleh;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_rdinstr;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_rdinstrh;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_ecall_ebreak;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_fence;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_getq;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_setq;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_retirq;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_maskirq;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_waitirq;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_timer;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__instr_trap;
        CData/*4:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__decoded_rd;
        CData/*4:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__decoded_rs1;
        CData/*4:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__decoded_rs2;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__decoder_trigger;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__decoder_trigger_q;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__decoder_pseudo_trigger;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__decoder_pseudo_trigger_q;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__compressed_instr;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__is_lui_auipc_jal;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__is_lb_lh_lw_lbu_lhu;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__is_slli_srli_srai;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__is_jalr_addi_slti_sltiu_xori_ori_andi;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__is_sb_sh_sw;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__is_sll_srl_sra;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__is_lui_auipc_jal_jalr_addi_add_sub;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__is_slti_blt_slt;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__is_sltiu_bltu_sltu;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__is_beq_bne_blt_bge_bltu_bgeu;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__is_lbu_lhu_lw;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__is_alu_reg_imm;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__is_alu_reg_reg;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__is_compare;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__is_rdcycle_rdcycleh_rdinstr_rdinstrh;
        CData/*4:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__dbg_insn_rs1;
        CData/*4:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__dbg_insn_rs2;
        CData/*4:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__dbg_insn_rd;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__dbg_rs1val_valid;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__dbg_rs2val_valid;
        CData/*4:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__q_insn_rs1;
        CData/*4:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__q_insn_rs2;
        CData/*4:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__q_insn_rd;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__dbg_next;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__launch_next_insn;
    };
    struct {
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__dbg_valid_insn;
        CData/*4:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__cached_insn_rs1;
        CData/*4:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__cached_insn_rs2;
        CData/*4:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__cached_insn_rd;
        CData/*7:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__cpu_state;
        CData/*1:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__irq_state;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__set_mem_do_rinst;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__set_mem_do_rdata;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__set_mem_do_wdata;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__latched_store;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__latched_stalu;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__latched_branch;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__latched_compr;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__latched_trace;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__latched_is_lu;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__latched_is_lh;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__latched_is_lb;
        CData/*4:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__latched_rd;
        CData/*3:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__pcpi_timeout_counter;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__pcpi_timeout;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__do_waitirq;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__alu_out_0;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__alu_out_0_q;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__alu_wait;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__alu_wait_2;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__alu_eq;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__alu_ltu;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__alu_lts;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__clear_prefetched_high_word_q;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__cpuregs_write;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT____VdfgRegularize_h233421b0_0_0;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__memAdapter__DOT__io_mem_ready;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__memAdapter__DOT__io_reg_wen;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__memAdapter__DOT__io_reg_ren;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__decoder__DOT__io_compact_wen;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__decoder__DOT__io_compact_valid;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__decoder__DOT__io_bitnet_wen;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__decoder__DOT__io_bitnet_valid;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__decoder__DOT__io_uart_valid;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__decoder__DOT__io_lcd_wen;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__decoder__DOT__io_gpio_valid;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__decoder__DOT__io_flash_valid;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__decoder__DOT__io_psram_wen;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__decoder__DOT__sel_compact;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__decoder__DOT__sel_bitnet;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__decoder__DOT__sel_uart;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__decoder__DOT__sel_lcd;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__decoder__DOT__sel_gpio;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__decoder__DOT__sel_flash;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__decoder__DOT__sel_psram;
        CData/*1:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT__state;
        CData/*3:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT__i;
        CData/*3:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT__j;
        CData/*3:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT__k;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT___GEN;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT___GEN_0;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT___GEN_5;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT___GEN_10;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT___GEN_11;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT___GEN_12;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT__unnamedblk1__DOT___GEN_13;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT__unnamedblk1__DOT___GEN_14;
        CData/*7:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT__unnamedblk1__DOT___GEN_16;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT__matrixA_ext__DOT__R0_en;
    };
    struct {
        CData/*1:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__state;
        CData/*7:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__i;
        CData/*7:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__j;
        CData/*7:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__k;
        CData/*2:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__finalizeCounter;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT___GEN;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT___GEN_0;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT___GEN_5;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT___GEN_6;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT___GEN_9;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT___GEN_11;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT___GEN_12;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT___GEN_13;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT___GEN_14;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__unnamedblk1__DOT___GEN_15;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__unnamedblk1__DOT___GEN_16;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__unnamedblk1__DOT__isLastElement;
        CData/*7:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__unnamedblk1__DOT___GEN_19;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__unnamedblk1__DOT__unnamedblk2__DOT___GEN_20;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__activation_ext__DOT__R1_en;
        CData/*1:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__weight_ext__DOT__R0_data;
        CData/*1:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__weight_ext__DOT__R1_data;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__baudTick;
        CData/*1:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__txState;
        CData/*3:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__txBitCounter;
        CData/*7:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__txShiftReg;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__txReg;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT___GEN_0;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT___GEN_1;
        CData/*1:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__rxState;
        CData/*3:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__rxBitCounter;
        CData/*7:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__rxShiftReg;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__rxSync_REG;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__rxSync;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__rxBaudTick;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT___GEN_2;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT___GEN_3;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT___GEN_4;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT___GEN_5;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT___GEN_6;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT___GEN_8;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT___GEN_11;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__unnamedblk1__DOT___GEN_12;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__unnamedblk1__DOT___GEN_13;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__unnamedblk1__DOT___GEN_14;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__unnamedblk1__DOT__rxHalfBaudTick;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__unnamedblk1__DOT___GEN_15;
        CData/*7:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__unnamedblk1__DOT___GEN_16;
        CData/*7:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__unnamedblk1__DOT___GEN_17;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT____VdfgRegularize_h981ce36b_0_0;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__txFifo__DOT__io_enq_valid;
        CData/*3:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__txFifo__DOT__enq_ptr_value;
        CData/*3:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__txFifo__DOT__deq_ptr_value;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__txFifo__DOT__maybe_full;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__txFifo__DOT__ptr_match;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__txFifo__DOT__empty;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__txFifo__DOT__full;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__txFifo__DOT__unnamedblk1__DOT__do_deq;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__txFifo__DOT__ram_ext__DOT__W0_en;
        CData/*3:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__rxFifo__DOT__enq_ptr_value;
        CData/*3:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__rxFifo__DOT__deq_ptr_value;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__rxFifo__DOT__maybe_full;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__rxFifo__DOT__ptr_match;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__rxFifo__DOT__empty;
    };
    struct {
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__rxFifo__DOT__unnamedblk1__DOT__do_deq;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__rxFifo__DOT__ram_ext__DOT__W0_en;
        CData/*7:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT__spiCounter;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT__spiClkReg;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT__state;
        CData/*7:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT__spiShiftReg;
        CData/*2:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT__spiBitCounter;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT__spiDC;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT__spiCS;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT__busy;
        CData/*7:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT__txData;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT__txValid;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT__txIsData;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT___GEN;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT__unnamedblk1__DOT___GEN_1;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT__unnamedblk1__DOT___GEN_2;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT__unnamedblk1__DOT___GEN_3;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT__unnamedblk1__DOT___GEN_4;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT__unnamedblk1__DOT___GEN_5;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT__unnamedblk1__DOT___GEN_6;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT__unnamedblk1__DOT__unnamedblk2__DOT___GEN_7;
        CData/*7:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__cmdReg;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__busyReg;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__doneReg;
        CData/*7:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__spiCounter;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__spiClkReg;
        CData/*2:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__state;
        CData/*7:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__bitCounter;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__csReg;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__mosiReg;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__spiClkLast;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT___GEN;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__startReq;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT___GEN_4;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT__spiPosEdge;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT__spiNegEdge;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT___GEN_5;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT___GEN_6;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT___GEN_7;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT___GEN_8;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT___GEN_9;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT___GEN_10;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT___GEN_11;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT___GEN_12;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT___GEN_13;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT___GEN_14;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT___GEN_15;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT___GEN_16;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT___GEN_17;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT___GEN_18;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT___GEN_19;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT___GEN_20;
        IData/*23:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT___GEN_21;
        QData/*63:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT___GEN_22;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT__unnamedblk2__DOT___GEN_23;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT__unnamedblk2__DOT___GEN_24;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__unnamedblk1__DOT__unnamedblk2__DOT___GEN_25;
        CData/*7:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__cmdReg;
        CData/*2:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__state;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__clkDiv;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__spiClk;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__spiClkEn;
        CData/*5:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__bitCnt;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__mosiReg;
    };
    struct {
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__csReg;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__sio2OutReg;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__sio2OeReg;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__sio3OutReg;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__sio3OeReg;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_0;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_1;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_2;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_3;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_4;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_5;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_6;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_7;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_8;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_9;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_10;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_11;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_12;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_13;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_14;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_15;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_16;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_17;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_18;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_19;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_20;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_21;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_22;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_23;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_24;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_25;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_26;
        IData/*23:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT___GEN_27;
        CData/*1:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT__unnamedblk2__DOT___GEN_28;
        CData/*0:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT__unnamedblk3__DOT___GEN_33;
        CData/*2:0*/ __Vdly__asic_soc_tb__DOT__u_asic_top__DOT__rst_sync_100m;
        CData/*0:0*/ __VstlFirstIteration;
        CData/*0:0*/ __Vtrigprevexpr___TOP__asic_soc_tb__DOT__clk__0;
        CData/*0:0*/ __Vtrigprevexpr___TOP__asic_soc_tb__DOT__rst_n__0;
        SData/*15:0*/ asic_soc_tb__DOT__data_bus;
        SData/*15:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__mem_16bit_buffer;
        SData/*15:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__gpio__DOT__gpioOut;
        IData/*31:0*/ asic_soc_tb__DOT__test_counter;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT___riscv_mem_addr;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT___riscv_mem_wdata;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__mem_la_wdata;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__pcpi_insn;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__pcpi_rd;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__eoi;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__reg_pc;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__reg_next_pc;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__reg_op1;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__reg_op2;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__reg_out;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__next_insn_opcode;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__dbg_insn_opcode;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__dbg_insn_addr;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__next_pc;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__irq_mask;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__irq_pending;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__timer;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__i;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__mem_rdata_word;
    };
    struct {
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__mem_rdata_q;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__mem_rdata_latched_noshuffle;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__decoded_imm;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__decoded_imm_j;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__dbg_insn_imm;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__dbg_rs1val;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__dbg_rs2val;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__q_insn_imm;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__q_insn_opcode;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__cached_insn_imm;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__cached_insn_opcode;
        VlWide<4>/*127:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__dbg_ascii_state;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__current_pc;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__next_irq_pending;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__alu_out;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__alu_out_q;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__cpuregs_wrdata;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__cpuregs_rs1;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__cpuregs_rs2;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__memAdapter__DOT__io_mem_rdata;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT__ctrl;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT__status;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT__matrixSize;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT__perfCycles;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT__accumulator;
        VlWide<4>/*127:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT__unnamedblk1__DOT___GEN_15;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT__matrixC_ext__DOT__W0_data;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__ctrl;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__status;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__config_0;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__matrixSize;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__perfCycles;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__sparsitySkipped;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__errorCode;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__accumulator;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT___newAccum_T;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT___newAccum_T_3;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__unnamedblk1__DOT___GEN_17;
        VlWide<4>/*127:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__unnamedblk1__DOT___GEN_18;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__activation_ext__DOT__R1_data;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__control;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__baudDiv;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__baudCounter;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__rxBaudCounter;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__lcd__DOT__lcd__DOT__control;
        IData/*23:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__addrReg;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__dataReg;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__flash__DOT__shiftReg;
        IData/*23:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__addrReg;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__dataReg;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__ctrlReg;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__statusReg;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__configReg;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__shiftReg;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__dataOut;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT__unnamedblk2__DOT___GEN_29;
        IData/*31:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT__unnamedblk2__DOT___GEN_30;
        VlWide<8>/*255:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT__unnamedblk2__DOT___GEN_31;
        VlWide<8>/*255:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__psram__DOT__unnamedblk1__DOT__unnamedblk2__DOT___GEN_32;
        IData/*31:0*/ __VactIterCount;
        QData/*35:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__trace_data;
        QData/*63:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__count_cycle;
        QData/*63:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__count_instr;
        QData/*63:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__new_ascii_instr;
    };
    struct {
        QData/*63:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__dbg_ascii_instr;
        QData/*63:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__q_ascii_instr;
        QData/*63:0*/ asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__cached_ascii_instr;
        VlUnpacked<IData/*31:0*/, 32> asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__riscv__DOT__cpuregs;
        VlUnpacked<IData/*31:0*/, 64> asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT__matrixA_ext__DOT__Memory;
        VlUnpacked<IData/*31:0*/, 64> asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT__matrixB_ext__DOT__Memory;
        VlUnpacked<IData/*31:0*/, 64> asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__compactAccel__DOT__matrixC_ext__DOT__Memory;
        VlUnpacked<IData/*31:0*/, 256> asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__activation_ext__DOT__Memory;
        VlUnpacked<CData/*1:0*/, 256> asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__weight_ext__DOT__Memory;
        VlUnpacked<IData/*31:0*/, 256> asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__bitnetAccel__DOT__result_ext__DOT__Memory;
        VlUnpacked<CData/*7:0*/, 16> asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__txFifo__DOT__ram_ext__DOT__Memory;
        VlUnpacked<CData/*7:0*/, 16> asic_soc_tb__DOT__u_asic_top__DOT__u_SimpleEdgeAiSoC__DOT__uart__DOT__uart__DOT__rxFifo__DOT__ram_ext__DOT__Memory;
        VlUnpacked<QData/*63:0*/, 1> __VstlTriggered;
        VlUnpacked<QData/*63:0*/, 1> __VactTriggered;
        VlUnpacked<QData/*63:0*/, 1> __VnbaTriggered;
        VlUnpacked<CData/*0:0*/, 5> __Vm_traceActivity;
    };
    VlDelayScheduler __VdlySched;
    VlTriggerScheduler __VtrigSched_hb283cd2a__0;

    // INTERNAL VARIABLES
    Vasic_soc_tb__Syms* const vlSymsp;

    // CONSTRUCTORS
    Vasic_soc_tb___024root(Vasic_soc_tb__Syms* symsp, const char* v__name);
    ~Vasic_soc_tb___024root();
    VL_UNCOPYABLE(Vasic_soc_tb___024root);

    // INTERNAL METHODS
    void __Vconfigure(bool first);
};


#endif  // guard
