# Пројектовање дигиталних система
# (енг. Digital systems design)

Летњи семестар школске 2022./2023. године
* наставник: Владимир М. Миловановић

## Обавештења

Колоквијум ће бити одржан у понедељак 29. маја 2023. године с почеком у 16 часова у учионици Д-66.

Веома користан Intel-ов дводневни (деветочасовни) интернет курс [Verilog HDL Advanced](https://learning.intel.com/Developer/learn/course/external/view/classroom/861/verilog-hdl-advanced) одржава се једном месечно и препоручује се свим студентима.

## Настава

### Слајдови

Предавања:
* DigSys слајдови 1: [EECS151 fa21l1][EECS151_fa21l1-1up]
* DigSys слајдови 2: [EECS151 fa21l2][EECS151_fa21l2-1up]
* DigSys слајдови 3: [EECS151 fa21l3][EECS151_fa21l3-1up]
* DigSys слајдови 4: [EECS151 fa21l4][EECS151_fa21l4-1up]
* DigSys слајдови 5: [EECS151 fa21l5][EECS151_fa21l5-1up]
* DigSys слајдови 6: [EECS151 fa21l6][EECS151_fa21l6-1up]
* DigSys слајдови 7: [EECS151 fa21l7][EECS151_fa21l7-1up]
* DigSys слајдови 8: ~~[EECS151 fa21l8][EECS151_fa21l8-1up]~~
* DigSys слајдови 9: ~~[EECS151 fa21l9][EECS151_fa21l9-1up]~~
* DigSys слајдови 10: [EECS151 fa21l10][EECS151_fa21l10-1up]

[EECS151_fa21l1-1up]: https://inst.eecs.berkeley.edu/~eecs151/fa21/files/lectures/Lecture1-Intro-1up.pdf
[EECS151_fa21l2-1up]: https://inst.eecs.berkeley.edu/~eecs151/fa21/files/lectures/Lecture2-Design-1up.pdf
[EECS151_fa21l3-1up]: https://inst.eecs.berkeley.edu/~eecs151/fa21/files/lectures/Lecture3-VerilogI-1up.pdf
[EECS151_fa21l4-1up]: https://inst.eecs.berkeley.edu/~eecs151/fa21/files/lectures/Lecture4-VerilogII-1up.pdf
[EECS151_fa21l5-1up]: https://inst.eecs.berkeley.edu/~eecs151/fa21/files/lectures/Lecture5-VerilogIII-1up.pdf
[EECS151_fa21l6-1up]: https://inst.eecs.berkeley.edu/~eecs151/fa21/files/lectures/Lecture6-CL-1up.pdf
[EECS151_fa21l7-1up]: https://inst.eecs.berkeley.edu/~eecs151/fa21/files/lectures/Lecture7-FSMs-1up.pdf
[EECS151_fa21l8-1up]: https://inst.eecs.berkeley.edu/~eecs151/fa21/files/lectures/Lecture8-RISC-V-1up.pdf
[EECS151_fa21l9-1up]: https://inst.eecs.berkeley.edu/~eecs151/fa21/files/lectures/Lecture9-Pipelining-1up.pdf
[EECS151_fa21l10-1up]: https://inst.eecs.berkeley.edu/~eecs151/fa21/files/lectures/Lecture10-PipeliningFPGA-1up.pdf

### Корисне видео лекције

На енглеском:
* UC Berkeley: EECS151 - [јесен 2019.](https://www.youtube.com/playlist?list=PLW6lmkTQ3FQVyMbSHpXyaGK9GvDEsr0mm), [пролеће 2020.](https://www.youtube.com/playlist?list=PLW6lmkTQ3FQXQjShQivjgzkQ7pNLnmo-z), [пролеће 2022.](https://www.youtube.com/playlist?list=PLkFD6_40KJIxrKaukIqIZMrtSRf6hNdPp) и [јесен 2022.](https://www.youtube.com/playlist?list=PLkFD6_40KJIzF1rzQ5Sp97Kv7wHhth7YK)
* BIU: [83-612](https://www.youtube.com/playlist?list=PLZU5hLL_713x0_AV_rVbay0pWmED7992G)
* Intel Learning - [Verilog HDL Advanced](https://learning.intel.com/Developer/learn/course/external/view/classroom/861/verilog-hdl-advanced) (два дана сваког месеца)

### Остали корисни курсеви

На енглеском:
* [Berkeley EECS241](https://inst.eecs.berkeley.edu/~ee241b) - [пролеће 2020.](https://inst.eecs.berkeley.edu/~ee241b/sp20) и [пролеће 2021.](https://inst.eecs.berkeley.edu/~ee241b/sp21)
* [Berkeley EECS251](https://inst.eecs.berkeley.edu/~eecs251b) - [пролеће 2022.](https://inst.eecs.berkeley.edu/~eecs251b/sp22) и [пролеће 2023.](https://inst.eecs.berkeley.edu/~eecs251b/sp23)
* ETH Zürich [Digitaltechnik](http://safari.ethz.ch/digitaltechnik) - [пролеће 2022.](https://www.youtube.com/playlist?list=PL5Q2soXY2Zi97Ya5DEUpMpO2bbAoaG7c6), [пролеће 2021.](https://www.youtube.com/playlist?list=PL5Q2soXY2Zi_uej3aY39YB5pfW4SJ7LlN), [пролеће 2020.](https://www.youtube.com/playlist?list=PL5Q2soXY2Zi_FRrloMa2fUYWPGiZUBQo2), итд.

На српском:
* [ЕТФ Београд - Пројектовање интегрисаних кола](http://tnt.etf.bg.ac.rs/~oe3upk)
* [ЕТФ Београд - Пројектовање VLSI система](http://tnt.etf.bg.ac.rs/~19e043vlsi)
* [ЕТФ Београд - Дигитални VLSI системи](http://tnt.etf.bg.ac.rs/~ms1dvs)
* [ЕТФ Београд - Верификација хардвера у дигиталним интегрисаним системима](http://tnt.etf.bg.ac.rs/~oe4vhd)
* [ФТН Нови Сад - Пројектовање сложених дигиталних система](https://www.elektronika.ftn.uns.ac.rs/projektovanje-slozenih-digitalnih-sistema/specifikacija)

## Литература

Основни уџбеник:
* David Harris, Sarah L. Harris, Digital Design and Computer Architecture [RISC-V Edition](https://www.sciencedirect.com/book/9780128200643), [Morgan Kaufmann](https://www.elsevier.com/books/digital-design-and-computer-architecture-risc-v-edition/harris/978-0-12-820064-3), 2021.

Препоручени уџбеник (недостају поглавља 8, (9,) 11 и 12):
* [Jan Rabaey](https://en.wikipedia.org/wiki/Jan_M._Rabaey), [Anantha Chandrakasan](https://en.wikipedia.org/wiki/Anantha_P._Chandrakasan), Borivoje Nikolić, [Digital Integrated Circuits: A Design Perspective](https://booksonweb.files.wordpress.com/2011/11/digital-integrated-circuits-a-design-perspective-by-jan-m-rabaey.pdf), [2nd edition](https://evlsi.files.wordpress.com/2014/11/rabaey-digital-integrated-circuits.pdf)

Помоћни уџбеници:
* Michael D. Ciletti, [Advanced Digital Design with the Verilog HDL](https://archive.org/details/advanceddigitald00cile), 2nd edition, [Pearson Education](https://www.pearson.com/en-us/subject-catalog/p/advanced-digital-design-with-the-verilog-hdl/P200000003439)
* [Neil Weste](https://en.wikipedia.org/wiki/Neil_Weste), David Harris, [CMOS VLSI Design: A Circuits and Systems Perspective](https://pages.hmc.edu/harris/cmosvlsi/4e), [4th edition](http://fa.ee.sut.ac.ir/Downloads/AcademicStaff/24/Courses/11/CMOS VLSI Design A Circuits and Systems Perspective, 4th Edition (2011).pdf)

Корисне странице:
* [ASIC-World](http://www.asic-world.com/verilog)
* [ChipVerify](https://www.chipverify.com/verilog/verilog-tutorial)
* [NAND-LAND](https://nandland.com/learn-verilog)

### Verilog HDL

Verilog:
* [Verilog буквар][Verilog Primer Slides]
* [Verilog: wire vs reg][wire vs reg]
* [Verilog: always@ блокови][always@ blocks]
* [Коначне машине стања (КМС) у Verilog-у][FSMs in Verilog]
* [Ready-Valid сучеља][Ready-Valid Interfaces]
* [IEEE 1364-2005 Verilog HDL стандард][IEEE Std 1364-2005]
* [lowRISC](https://lowrisc.org)'s [SystemVerilog стилски водичи][SystemVerilog Style Guides]

[Verilog Primer Slides]: https://inst.eecs.berkeley.edu/~eecs151/fa22/files/verilog/Verilog_Primer_Slides.pdf
[wire vs reg]: https://inst.eecs.berkeley.edu/~eecs151/fa22/files/verilog/wire_vs_reg.pdf
[always@ blocks]: https://inst.eecs.berkeley.edu/~eecs151/fa22/files/verilog/always_at_blocks.pdf
[FSMs in Verilog]: https://inst.eecs.berkeley.edu/~eecs151/fa22/files/verilog/verilog_fsm.pdf
[Ready-Valid Interfaces]: https://inst.eecs.berkeley.edu/~eecs151/fa22/files/verilog/ready_valid_interface.pdf
[IEEE Std 1364-2005]: https://ieeexplore.ieee.org/document/1620780
[SystemVerilog Style Guides]: https://github.com/lowRISC/style-guides

#### Задаци за вежбање

[HDLBits - Verilog Practice][HDLBits]
[QuickSilicon][QuickSilicon]

[HDLBits]: https://hdlbits.01xz.net
[QuickSilicon]: https://quicksilicon.in

## Слободни EDA алати:

Корисни слободни [EDA](https://en.wikipedia.org/wiki/Electronic_design_automation) алати:
* [Macro Hardening and SoC Integration in OpenLANE](https://www.youtube.com/watch?v=d0hPdkYg5QI)
* [The OpenROAD Project](https://theopenroadproject.org) - [OpenLane](https://github.com/The-OpenROAD-Project/OpenLane)
* [Efabless](https://efabless.com) - [OpenLane](https://github.com/efabless/openlane)
* [Efabless](https://github.com/efabless) - [OpenLane2](https://github.com/efabless/openlane2)
* [Efabless's Docker Container](https://hub.docker.com/r/efabless/foss-asic-tools) - [FOSS-ASIC-TOOLS](https://github.com/efabless/foss-asic-tools)
* [Harald Pretl's Docker Container](https://hub.docker.com/r/hpretl/iic-osic-tools) - [IIC-OSIC-TOOLS](https://github.com/iic-jku/iic-osic-tools)
* [JKU IIC Open-Source IC (OSIC) Multitool](https://github.com/iic-jku/osic-multitool)

## Симулатори

Интернет симулатори:
* [EDA Playground](https://www.edaplayground.com)

Бесплатне верзије комерцијалних симулатора:
* [ModelSim-Intel® FPGAs Standard/Starter Edition](https://www.intel.com/content/www/us/en/software-kit/750666)

## Домаћи задаци

* [нулти домаћи задатак](./dz/dz0.md)
* први домаћи задатак


## Семинарски радови

За случај да више студената ради једну тему, број бодова који добија сваки од студената се дели са бројем студената.

<!--

Неке од потенцијалних тема за семинарске радове:
* [Дигитални бафер](https://sr.wikipedia.org/wiki/Дигитални_бафер) - урађено
* [SPICE](https://en.wikipedia.org/wiki/SPICE)
* [Design rule checking](https://en.wikipedia.org/wiki/Design_rule_checking)
* [Layout Versus Schematic](https://en.wikipedia.org/wiki/Layout_Versus_Schematic)
* [Magic](https://en.wikipedia.org/wiki/Magic_(software))
* [GDSII](https://en.wikipedia.org/wiki/GDSII)
* [IC layout editor](https://en.wikipedia.org/wiki/IC_layout_editor)
* [PDK](https://en.wikipedia.org/wiki/Process_design_kit)
* [PCell](https://en.wikipedia.org/wiki/PCell)
* [Физичка верификација](https://en.wikipedia.org/wiki/Physical_verification)
* [Ефекат антене](https://en.wikipedia.org/wiki/Antenna_effect)
* [Списак електричних веза](https://en.wikipedia.org/wiki/Netlist)
* [Аутоматизација електронског пројектовања](https://en.wikipedia.org/wiki/Electronic_design_automation)
* [Трка услова](https://en.wikipedia.org/wiki/Race_condition)
* [Елморово кашњење](https://en.wikipedia.org/wiki/Elmore_delay)
* [Статичка временска анализа](https://en.wikipedia.org/wiki/Static_timing_analysis)
* [Кашњење простирања сигнала](https://en.wikipedia.org/wiki/Signal_propagation_delay)
* [Контаминационо кашњење](https://en.wikipedia.org/wiki/Contamination_delay)
* [Логички напор](https://en.wikipedia.org/wiki/Logical_effort)
* [Прорачун кашњења](https://en.wikipedia.org/wiki/Delay_calculation)
* [Синхрона логика](https://en.wikipedia.org/wiki/Synchronous_circuit)
* [Асинхрона логика](https://en.wikipedia.org/wiki/Asynchronous_circuit)
* [Искошеност такта](https://en.wikipedia.org/wiki/Clock_skew)
* [Дигитално контролисани осцилатор](https://en.wikipedia.org/wiki/Digitally_controlled_oscillator)
* [Дигитално-аналогни претварач](https://en.wikipedia.org/wiki/Digital-to-analog_converter)
* [Дигитални синтисајзер](https://en.wikipedia.org/wiki/Digital_synthesizer)
* Било који добар чланак: 30 поена
* Било који сјајан чланак: 60 поена
-->

## Оцењивање

* предиспитне обавезе: 30 поена
* испит у виду пројекта: 70 поена

### Предиспитне обавезе

Предиспитне обавезе се састоје од:
* једног колоквијума који се ради на рачунару - укупно 30 поена

Прелиминарни [резултати](https://docs.google.com/spreadsheets/d/151u2lud_yBsg3GKb-TvSqA9xfILB1DozwaVJ9unwJBI) колоквијума из пројектовања дигиталних система.

### Пројекти

Пројекти се раде појединачно или у пару. Неки предлози пројеката:
* Nexys-2 сат, штоперица, тајмер, и сличне стварчице
* Nexys-2 reaction game
* Nexys-2 тетрис на седмосегментном дисплеју
* Nexys-2 конекција преко PS/2 или VGA или RS232, шта год...
* PYNQ Z1 - FPGA Labs EECS151

<!--

Пројекти се раде појединачно или у пару. Сваки пројекат се састоји обично из четири дела:
* **теоретске основе** (10 поена) -- извештај који садржи шему на нивоу логичких кола и блокова, као и њену свеобухватну анализу
* **оптимизација кашњења** (10 поена) - xschem шема и ngspice симулације
* **оптимизација потрошње** (10 поена) - xschem шема и ngspice симулације
* **лејаут** (25 поена) - лејаут кола из једног од претходне две тачке
Напомена: лејаут може бити рађен у било ком програму, али мора бити DRC и LVS чист. Обавезно дати упоредни приказ резултата шематских симулација и одговарајућих пост-лејаут симулација које укључују и екстраковане паразитне капацитивности и отпорности.

Уколико студент ради појединачно, самостално бира технолошки процес у коме ће радити (GF180MCU или SKY130), док у случају да студенти раде у пару, један студент ради последње три тачке у GF180MCU, док други ради у SKY130 технолошком процесу, а први део пројекта је заједнички.

Теме за пројекте (једна по студенту или једна по пару, ко први изабере):
* [Витербијев декодер](https://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_f99/projects.html)
* [Contents-Addressable Memories for Wireless Apps](https://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_f00/projects.html)
* [32-битна АЛЈ](https://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_f01/projects.html)
* [SRAM од 256 речи](http://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_s01/projects.html)
* [32-битна АЛЈ](https://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_f02/projects.html)
* [Погонитељ такта и генератор случајних бројева](http://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_s02/projects.html)
* [Погонитељ такта и брзи делитељ](http://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_s03/projects.html)
* [Декодери и делитељи](http://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_s04/projects.html)
* [64x32-битни меморијски низ](https://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_f04/projects.html)
* [Погонитељ такта и 16-битна АЛЈ](http://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_s05/projects.html)
* [Мрежа за дистрибуцију такта и сабирач](https://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_f05/projects.html)
* [Меморија](http://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_s06/projects.html)
* [A Register File](https://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_f06/projects.html)
* [64x32-bit SRAM](http://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_s07/projects.html)
* [32x32 Bit SRAM](https://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_f07/projects.html)
* [Нерекурзиван филтар](http://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_s08/projects.html)
* [32x64 Bit SRAM](https://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_f08/projects.html)
* [An Erroneous SRAM](http://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_s09/projects.html)
* [Програмабилна функционална јединица](https://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_f09/projects.html)
* [LDPC декодер](http://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_s10/projects.html)
* [ADC LUT](http://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_f10/projects.html)
* Ultra-Low Power Neural Processor ([Spike-Sorting DSP Architecture](https://www.researchgate.net/publication/224226807_A_130-m_W_64-channel_neural_spike-sorting_DSP_chip) -> Spike Detection Block)
* [Motion Estimation Memory](http://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_f11/projects.html)
* [Neural Associative Memory](https://www.coursehero.com/file/6930434/project-phase2)
* [FPGA SLICEL](http://bwrcs.eecs.berkeley.edu/Classes/icdesign/ee141_f12/projects.html)
* било која тема на предлог студен(а)та уз претходни усмени договор с наставником

**Дигитално контролисани осцилатори** - универзална тема (без ограничења по броју студената или парова):
* [Дигитално контролисани осцилатор са матрицом тростатичких инвертора](https://picture.iczhiku.com/resource/eetop/WHKgpuOkOKruuNnX.pdf)
* [Дигитално контролисани осцилатор са варикапом](https://www.cs.ccu.edu.tw/~wildwolf/pdf.files/tcasii2005-1.pdf)
* [Унапређени дигитално контролисани осцилатор са варикапом](https://www.cs.ccu.edu.tw/~wildwolf/pdf.files/tcasii2007-1.pdf)
* [Фазно спрегнут дигитално контролисани осцилатор](https://ieeexplore.ieee.org/document/6891375)
* било који други дигитално контролисани осцилатор

[Формулар](https://docs.google.com/forms/d/e/1FAIpQLScNEo3q_JVxJlUwQdI0xrHlVxrQbqahu0pbiWSDOtHYgRJxyA/viewform) за пријаву пројекта.

[Списак](https://docs.google.com/spreadsheets/d/1i8mziFhKsBr1T4BF3xFRDiudE4pVVHAyDjuk6W9GnSI) пријављених пројеката.

Одбрана пројеката за све студенте који су испит из Дигиталне електронике пријавили у јануарском испитном року биће одржана у четвртак 9. фебруара 2023. године с почетком у 11:15 у учионици 119, како би на захтев факултетског руководства оцене биле унете што је могуће раније. Одбрана пројеката за студенте који су испит пријавили у фебруарском испитном року биће одржана највероватније у петак 17. фебруара или у суботу 18. фебруара 2023. године.

-->

### Испит

Испит се полаже у виду завршног пројекта који се ради појединачно или у пару и који носи 70 поена.

### Оцењивање

Оцена (100 поена): ПИО (30 поена) + испит/пројекат (70 поена)
* **5**: од 0 до 50 поена
* **6**: од 51 до 60 поена
* **7**: од 61 до 70 поена
* **8**: од 71 до 80 поена
* **9**: од 81 до 90 поена
* **10**: од 91 до 100 поена
