<stg><name>load_Pipeline_LOAD_LOOP</name>


<trans_list>

<trans id="1241" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1340" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1341" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1342" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1343" from="5" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="9" bw="16" op_0_bw="32">
<![CDATA[
newFuncRoot:0 %DS_SDS_3 = alloca i32 1

]]></Node>
<StgValue><ssdm name="DS_SDS_3"/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="10" bw="16" op_0_bw="32">
<![CDATA[
newFuncRoot:1 %SDS = alloca i32 1

]]></Node>
<StgValue><ssdm name="SDS"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="16" op_0_bw="32">
<![CDATA[
newFuncRoot:2 %FDS = alloca i32 1

]]></Node>
<StgValue><ssdm name="FDS"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="12" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:3 %SEC_SHIFTER = alloca i32 1

]]></Node>
<StgValue><ssdm name="SEC_SHIFTER"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="13" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:4 %FIRST_SHIFTER = alloca i32 1

]]></Node>
<StgValue><ssdm name="FIRST_SHIFTER"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:5 %APPEND_DATA_SHIFTER = alloca i32 1

]]></Node>
<StgValue><ssdm name="APPEND_DATA_SHIFTER"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="16" op_0_bw="32">
<![CDATA[
newFuncRoot:6 %tmpBS_DE = alloca i32 1

]]></Node>
<StgValue><ssdm name="tmpBS_DE"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:7 %base_value = alloca i32 1

]]></Node>
<StgValue><ssdm name="base_value"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:8 %DB_idx = alloca i32 1

]]></Node>
<StgValue><ssdm name="DB_idx"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:9 %delta_base = alloca i32 1

]]></Node>
<StgValue><ssdm name="delta_base"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:10 %BV_S1_2 = alloca i32 1

]]></Node>
<StgValue><ssdm name="BV_S1_2"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="20" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:11 %BV_S2_2 = alloca i32 1

]]></Node>
<StgValue><ssdm name="BV_S2_2"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="21" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:12 %BV_S3_2 = alloca i32 1

]]></Node>
<StgValue><ssdm name="BV_S3_2"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="22" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:13 %BV_S4_2 = alloca i32 1

]]></Node>
<StgValue><ssdm name="BV_S4_2"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="23" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:14 %DB_S1_2 = alloca i32 1

]]></Node>
<StgValue><ssdm name="DB_S1_2"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="24" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:15 %DB_S2_2 = alloca i32 1

]]></Node>
<StgValue><ssdm name="DB_S2_2"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="25" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:16 %DB_S3_2 = alloca i32 1

]]></Node>
<StgValue><ssdm name="DB_S3_2"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="26" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:17 %DB_S4_2 = alloca i32 1

]]></Node>
<StgValue><ssdm name="DB_S4_2"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="27" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:18 %my_bv_val = alloca i32 1

]]></Node>
<StgValue><ssdm name="my_bv_val"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="28" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:19 %BV_Bits = alloca i32 1

]]></Node>
<StgValue><ssdm name="BV_Bits"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="29" bw="64" op_0_bw="32">
<![CDATA[
newFuncRoot:20 %BV_mask = alloca i32 1

]]></Node>
<StgValue><ssdm name="BV_mask"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="30" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:21 %CLBW = alloca i32 1

]]></Node>
<StgValue><ssdm name="CLBW"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="31" bw="16" op_0_bw="32">
<![CDATA[
newFuncRoot:22 %m_pa_shifter_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="m_pa_shifter_1"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="32" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:23 %T_WAIT = alloca i32 1

]]></Node>
<StgValue><ssdm name="T_WAIT"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="33" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:24 %patchPC_mul = alloca i32 1

]]></Node>
<StgValue><ssdm name="patchPC_mul"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="34" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:25 %PA_bitShifter_8b_3 = alloca i32 1

]]></Node>
<StgValue><ssdm name="PA_bitShifter_8b_3"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="35" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:26 %PA_bitShifter_16b_3 = alloca i32 1

]]></Node>
<StgValue><ssdm name="PA_bitShifter_16b_3"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="36" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:27 %PA_bitShifter_24b_3 = alloca i32 1

]]></Node>
<StgValue><ssdm name="PA_bitShifter_24b_3"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="37" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:28 %PA_bitShifter_32b_3 = alloca i32 1

]]></Node>
<StgValue><ssdm name="PA_bitShifter_32b_3"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="38" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:29 %D_PLL = alloca i32 1

]]></Node>
<StgValue><ssdm name="D_PLL"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="39" bw="64" op_0_bw="32">
<![CDATA[
newFuncRoot:30 %p_Val2_s = alloca i32 1

]]></Node>
<StgValue><ssdm name="p_Val2_s"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="40" bw="64" op_0_bw="32">
<![CDATA[
newFuncRoot:31 %p_Val2_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="p_Val2_1"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="41" bw="64" op_0_bw="32">
<![CDATA[
newFuncRoot:32 %p_Val2_2 = alloca i32 1

]]></Node>
<StgValue><ssdm name="p_Val2_2"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="42" bw="64" op_0_bw="32">
<![CDATA[
newFuncRoot:33 %p_Val2_3 = alloca i32 1

]]></Node>
<StgValue><ssdm name="p_Val2_3"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="43" bw="64" op_0_bw="32">
<![CDATA[
newFuncRoot:34 %p_Val2_4 = alloca i32 1

]]></Node>
<StgValue><ssdm name="p_Val2_4"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="44" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:35 %Datadec_type_V = alloca i32 1

]]></Node>
<StgValue><ssdm name="Datadec_type_V"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="45" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:36 %bitSize = alloca i32 1

]]></Node>
<StgValue><ssdm name="bitSize"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="46" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:37 %runLength = alloca i32 1

]]></Node>
<StgValue><ssdm name="runLength"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="47" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:38 %HD_COUNTS = alloca i32 1

]]></Node>
<StgValue><ssdm name="HD_COUNTS"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="48" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:39 %BV_VAL_PA = alloca i32 1

]]></Node>
<StgValue><ssdm name="BV_VAL_PA"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="49" bw="1" op_0_bw="32">
<![CDATA[
newFuncRoot:40 %first_time_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="first_time_1"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="50" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:41 %myShift = alloca i32 1

]]></Node>
<StgValue><ssdm name="myShift"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="51" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:42 %T_SHIFTs = alloca i32 1

]]></Node>
<StgValue><ssdm name="T_SHIFTs"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="52" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:43 %myCount = alloca i32 1

]]></Node>
<StgValue><ssdm name="myCount"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="53" bw="1536" op_0_bw="32">
<![CDATA[
newFuncRoot:44 %Patch_Data_Proc_V = alloca i32 1

]]></Node>
<StgValue><ssdm name="Patch_Data_Proc_V"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="54" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:45 %HD_READ_OFF_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="HD_READ_OFF_1"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="55" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:46 %HD_READ_OFF = alloca i32 1

]]></Node>
<StgValue><ssdm name="HD_READ_OFF"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="56" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:47 %base_value_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="base_value_1"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="57" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:48 %delta_base_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="delta_base_1"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="58" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:49 %D_PLL_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="D_PLL_1"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="59" bw="1" op_0_bw="32">
<![CDATA[
newFuncRoot:50 %check_header_wait = alloca i32 1

]]></Node>
<StgValue><ssdm name="check_header_wait"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="60" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:51 %APPEND_DATA_SHIFTER_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="APPEND_DATA_SHIFTER_1"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="61" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:52 %BV_idx = alloca i32 1

]]></Node>
<StgValue><ssdm name="BV_idx"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="62" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:53 %BV_Width = alloca i32 1

]]></Node>
<StgValue><ssdm name="BV_Width"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="63" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:54 %PGW = alloca i32 1

]]></Node>
<StgValue><ssdm name="PGW"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="64" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:55 %PW = alloca i32 1

]]></Node>
<StgValue><ssdm name="PW"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="65" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:56 %hd_waitCount = alloca i32 1

]]></Node>
<StgValue><ssdm name="hd_waitCount"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="66" bw="1" op_0_bw="32">
<![CDATA[
newFuncRoot:57 %fPLL_2 = alloca i32 1

]]></Node>
<StgValue><ssdm name="fPLL_2"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="67" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:58 %Datadec_type_V_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="Datadec_type_V_1"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="68" bw="64" op_0_bw="32">
<![CDATA[
newFuncRoot:59 %p_Val2_5 = alloca i32 1

]]></Node>
<StgValue><ssdm name="p_Val2_5"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="69" bw="64" op_0_bw="32">
<![CDATA[
newFuncRoot:60 %p_Val2_6 = alloca i32 1

]]></Node>
<StgValue><ssdm name="p_Val2_6"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="70" bw="64" op_0_bw="32">
<![CDATA[
newFuncRoot:61 %p_Val2_7 = alloca i32 1

]]></Node>
<StgValue><ssdm name="p_Val2_7"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="71" bw="64" op_0_bw="32">
<![CDATA[
newFuncRoot:62 %p_Val2_8 = alloca i32 1

]]></Node>
<StgValue><ssdm name="p_Val2_8"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="72" bw="64" op_0_bw="32">
<![CDATA[
newFuncRoot:63 %p_Val2_9 = alloca i32 1

]]></Node>
<StgValue><ssdm name="p_Val2_9"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="73" bw="64" op_0_bw="32">
<![CDATA[
newFuncRoot:64 %rd_bytes_V = alloca i32 1

]]></Node>
<StgValue><ssdm name="rd_bytes_V"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="74" bw="64" op_0_bw="32">
<![CDATA[
newFuncRoot:65 %rd_bytes_V_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="rd_bytes_V_1"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="75" bw="64" op_0_bw="32">
<![CDATA[
newFuncRoot:66 %rd_bytes_V_2 = alloca i32 1

]]></Node>
<StgValue><ssdm name="rd_bytes_V_2"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="76" bw="64" op_0_bw="32">
<![CDATA[
newFuncRoot:67 %rd_bytes_V_3 = alloca i32 1

]]></Node>
<StgValue><ssdm name="rd_bytes_V_3"/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="77" bw="64" op_0_bw="32">
<![CDATA[
newFuncRoot:68 %rd_bytes_V_4 = alloca i32 1

]]></Node>
<StgValue><ssdm name="rd_bytes_V_4"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="78" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:69 %FIRST_SHIFTER_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="FIRST_SHIFTER_1"/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="79" bw="16" op_0_bw="32">
<![CDATA[
newFuncRoot:70 %runLength_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="runLength_1"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="80" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:71 %shift_count = alloca i32 1

]]></Node>
<StgValue><ssdm name="shift_count"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="81" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:72 %temp_val = alloca i32 1

]]></Node>
<StgValue><ssdm name="temp_val"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="82" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:73 %myShift_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="myShift_1"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="83" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:74 %bitSize_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="bitSize_1"/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="84" bw="16" op_0_bw="32">
<![CDATA[
newFuncRoot:75 %SRrunLength = alloca i32 1

]]></Node>
<StgValue><ssdm name="SRrunLength"/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="85" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:76 %mSEC_SHIFTER_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="mSEC_SHIFTER_1"/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="86" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:77 %mFIRST_SHIFTER_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="mFIRST_SHIFTER_1"/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="87" bw="1536" op_0_bw="32">
<![CDATA[
newFuncRoot:78 %p_Val2_10 = alloca i32 1

]]></Node>
<StgValue><ssdm name="p_Val2_10"/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="88" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:79 %st_count = alloca i32 1

]]></Node>
<StgValue><ssdm name="st_count"/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="89" bw="32" op_0_bw="32">
<![CDATA[
newFuncRoot:80 %buf_header_3 = alloca i32 1

]]></Node>
<StgValue><ssdm name="buf_header_3"/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="90" bw="1" op_0_bw="32">
<![CDATA[
newFuncRoot:81 %wait_adjust = alloca i32 1

]]></Node>
<StgValue><ssdm name="wait_adjust"/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="91" bw="1" op_0_bw="32">
<![CDATA[
newFuncRoot:82 %first_time_5 = alloca i32 1

]]></Node>
<StgValue><ssdm name="first_time_5"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="92" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:83 %wait_idx = alloca i32 1

]]></Node>
<StgValue><ssdm name="wait_idx"/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="93" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:84 %wait_count = alloca i32 1

]]></Node>
<StgValue><ssdm name="wait_count"/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="94" bw="1" op_0_bw="32">
<![CDATA[
newFuncRoot:85 %fPLL = alloca i32 1

]]></Node>
<StgValue><ssdm name="fPLL"/></StgValue>
</operation>

<operation id="92" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="95" bw="16" op_0_bw="32">
<![CDATA[
newFuncRoot:86 %d_loop = alloca i32 1

]]></Node>
<StgValue><ssdm name="d_loop"/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="96" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:87 %state = alloca i32 1

]]></Node>
<StgValue><ssdm name="state"/></StgValue>
</operation>

<operation id="94" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="97" bw="512" op_0_bw="32">
<![CDATA[
newFuncRoot:88 %b3_V = alloca i32 1

]]></Node>
<StgValue><ssdm name="b3_V"/></StgValue>
</operation>

<operation id="95" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="98" bw="512" op_0_bw="32">
<![CDATA[
newFuncRoot:89 %b1_V = alloca i32 1

]]></Node>
<StgValue><ssdm name="b1_V"/></StgValue>
</operation>

<operation id="96" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="99" bw="3584" op_0_bw="32">
<![CDATA[
newFuncRoot:90 %p_Val2_11 = alloca i32 1

]]></Node>
<StgValue><ssdm name="p_Val2_11"/></StgValue>
</operation>

<operation id="97" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="100" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:91 %start_proc = alloca i32 1

]]></Node>
<StgValue><ssdm name="start_proc"/></StgValue>
</operation>

<operation id="98" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="1" op_0_bw="32">
<![CDATA[
newFuncRoot:92 %wait_cycles = alloca i32 1

]]></Node>
<StgValue><ssdm name="wait_cycles"/></StgValue>
</operation>

<operation id="99" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="102" bw="1" op_0_bw="32">
<![CDATA[
newFuncRoot:93 %start_cycle = alloca i32 1

]]></Node>
<StgValue><ssdm name="start_cycle"/></StgValue>
</operation>

<operation id="100" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="103" bw="0" op_0_bw="0" op_1_bw="33" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32">
<![CDATA[
newFuncRoot:94 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i33 %PA_metaDATA, void @empty_4, i32 0, i32 0, void @empty_3, i32 0, i32 0, void @empty_3, void @empty_3, void @empty_3, i32 0, i32 0, i32 0, i32 0, void @empty_3, void @empty_3, i32 4294967295, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="101" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="104" bw="0" op_0_bw="0" op_1_bw="513" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32">
<![CDATA[
newFuncRoot:95 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i513 %PA_DATA, void @empty_4, i32 0, i32 0, void @empty_3, i32 0, i32 0, void @empty_3, void @empty_3, void @empty_3, i32 0, i32 0, i32 0, i32 0, void @empty_3, void @empty_3, i32 4294967295, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="102" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="0" op_0_bw="0" op_1_bw="257" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32">
<![CDATA[
newFuncRoot:96 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i257 %out_strmC_Track, void @empty_4, i32 0, i32 0, void @empty_3, i32 0, i32 0, void @empty_3, void @empty_3, void @empty_3, i32 0, i32 0, i32 0, i32 0, void @empty_3, void @empty_3, i32 4294967295, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="103" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="106" bw="0" op_0_bw="0" op_1_bw="2049" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32">
<![CDATA[
newFuncRoot:97 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i2049 %outAll_Lstrm, void @empty_4, i32 0, i32 0, void @empty_3, i32 0, i32 0, void @empty_3, void @empty_3, void @empty_3, i32 0, i32 0, i32 0, i32 0, void @empty_3, void @empty_3, i32 4294967295, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="104" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="107" bw="0" op_0_bw="0" op_1_bw="2" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32">
<![CDATA[
newFuncRoot:98 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i2 %rstStrm_s, void @empty_4, i32 0, i32 0, void @empty_3, i32 0, i32 0, void @empty_3, void @empty_3, void @empty_3, i32 0, i32 0, i32 0, i32 0, void @empty_3, void @empty_3, i32 4294967295, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="105" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="108" bw="0" op_0_bw="0" op_1_bw="513" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32">
<![CDATA[
newFuncRoot:99 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i513 %data_in_s, void @empty_4, i32 0, i32 0, void @empty_3, i32 0, i32 0, void @empty_3, void @empty_3, void @empty_3, i32 0, i32 0, i32 0, i32 0, void @empty_3, void @empty_3, i32 4294967295, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="106" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="109" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
newFuncRoot:100 %store_ln0 = store i1 0, i1 %start_cycle

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="107" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="110" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
newFuncRoot:101 %store_ln0 = store i1 0, i1 %wait_cycles

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="108" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="111" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:102 %store_ln0 = store i8 0, i8 %start_proc

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="109" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="112" bw="0" op_0_bw="3584" op_1_bw="3584">
<![CDATA[
newFuncRoot:103 %store_ln0 = store i3584 0, i3584 %p_Val2_11

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="110" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="113" bw="0" op_0_bw="512" op_1_bw="512">
<![CDATA[
newFuncRoot:104 %store_ln0 = store i512 0, i512 %b1_V

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="111" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="114" bw="0" op_0_bw="512" op_1_bw="512">
<![CDATA[
newFuncRoot:105 %store_ln0 = store i512 0, i512 %b3_V

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="112" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="115" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:106 %store_ln0 = store i8 7, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="113" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="116" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:107 %store_ln0 = store i16 0, i16 %d_loop

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="114" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="117" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
newFuncRoot:108 %store_ln0 = store i1 0, i1 %fPLL

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="115" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="118" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:109 %store_ln0 = store i8 0, i8 %wait_count

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="116" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="119" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:110 %store_ln0 = store i8 0, i8 %wait_idx

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="117" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="120" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
newFuncRoot:111 %store_ln0 = store i1 0, i1 %first_time_5

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="118" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="121" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
newFuncRoot:112 %store_ln0 = store i1 0, i1 %wait_adjust

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="119" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="122" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:113 %store_ln0 = store i32 0, i32 %buf_header_3

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="120" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="123" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:114 %store_ln0 = store i8 0, i8 %st_count

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="121" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="124" bw="0" op_0_bw="1536" op_1_bw="1536">
<![CDATA[
newFuncRoot:115 %store_ln0 = store i1536 0, i1536 %p_Val2_10

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="122" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="125" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:116 %store_ln0 = store i32 0, i32 %mFIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="123" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="126" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:117 %store_ln0 = store i32 0, i32 %mSEC_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="124" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="127" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:118 %store_ln0 = store i16 0, i16 %SRrunLength

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="125" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="128" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:119 %store_ln0 = store i8 1, i8 %bitSize_1

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="126" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="129" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:120 %store_ln0 = store i32 0, i32 %myShift_1

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="127" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="130" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:121 %store_ln0 = store i32 0, i32 %temp_val

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="128" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="131" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:122 %store_ln0 = store i32 0, i32 %shift_count

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="129" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="132" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:123 %store_ln0 = store i16 0, i16 %runLength_1

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="130" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="133" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:124 %store_ln0 = store i32 0, i32 %FIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="131" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="134" bw="0" op_0_bw="64" op_1_bw="64">
<![CDATA[
newFuncRoot:125 %store_ln0 = store i64 0, i64 %p_Val2_5

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="132" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="135" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:126 %store_ln0 = store i8 0, i8 %Datadec_type_V_1

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="133" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="136" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
newFuncRoot:127 %store_ln0 = store i1 0, i1 %fPLL_2

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="134" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="137" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:128 %store_ln0 = store i8 0, i8 %hd_waitCount

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="135" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="138" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:129 %store_ln0 = store i8 0, i8 %PW

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="136" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="139" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:130 %store_ln0 = store i8 0, i8 %PGW

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="137" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="140" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:131 %store_ln0 = store i8 0, i8 %BV_Width

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="138" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="141" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:132 %store_ln0 = store i8 0, i8 %BV_idx

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="139" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="142" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:133 %store_ln0 = store i8 0, i8 %APPEND_DATA_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="140" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="143" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
newFuncRoot:134 %store_ln0 = store i1 0, i1 %check_header_wait

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="141" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="144" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:135 %store_ln0 = store i8 0, i8 %D_PLL_1

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="142" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="145" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:136 %store_ln0 = store i32 0, i32 %delta_base_1

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="143" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="146" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:137 %store_ln0 = store i32 0, i32 %base_value_1

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="144" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="147" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:138 %store_ln0 = store i8 0, i8 %HD_READ_OFF

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="145" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="148" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:139 %store_ln0 = store i8 0, i8 %HD_READ_OFF_1

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="146" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="149" bw="0" op_0_bw="1536" op_1_bw="1536">
<![CDATA[
newFuncRoot:140 %store_ln0 = store i1536 0, i1536 %Patch_Data_Proc_V

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="147" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="150" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:141 %store_ln0 = store i32 0, i32 %myCount

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="148" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="151" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:142 %store_ln0 = store i32 16384, i32 %T_SHIFTs

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="149" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="152" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:143 %store_ln0 = store i32 0, i32 %myShift

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="150" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="153" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
newFuncRoot:144 %store_ln0 = store i1 0, i1 %first_time_1

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="151" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="154" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:145 %store_ln0 = store i32 0, i32 %BV_VAL_PA

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="152" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="155" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:146 %store_ln0 = store i32 0, i32 %HD_COUNTS

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="153" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="156" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:147 %store_ln0 = store i32 0, i32 %runLength

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="154" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="157" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:148 %store_ln0 = store i8 1, i8 %bitSize

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="155" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="158" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:149 %store_ln0 = store i8 0, i8 %Datadec_type_V

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="156" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="159" bw="0" op_0_bw="64" op_1_bw="64">
<![CDATA[
newFuncRoot:150 %store_ln0 = store i64 0, i64 %p_Val2_4

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="157" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="160" bw="0" op_0_bw="64" op_1_bw="64">
<![CDATA[
newFuncRoot:151 %store_ln0 = store i64 0, i64 %p_Val2_3

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="158" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="161" bw="0" op_0_bw="64" op_1_bw="64">
<![CDATA[
newFuncRoot:152 %store_ln0 = store i64 0, i64 %p_Val2_2

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="159" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="162" bw="0" op_0_bw="64" op_1_bw="64">
<![CDATA[
newFuncRoot:153 %store_ln0 = store i64 0, i64 %p_Val2_1

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="160" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="163" bw="0" op_0_bw="64" op_1_bw="64">
<![CDATA[
newFuncRoot:154 %store_ln0 = store i64 0, i64 %p_Val2_s

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="161" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="164" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:155 %store_ln0 = store i8 0, i8 %D_PLL

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="162" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="165" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:156 %store_ln0 = store i8 0, i8 %PA_bitShifter_32b_3

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="163" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="166" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:157 %store_ln0 = store i8 0, i8 %PA_bitShifter_24b_3

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="164" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="167" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:158 %store_ln0 = store i8 0, i8 %PA_bitShifter_16b_3

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="165" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="168" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:159 %store_ln0 = store i8 0, i8 %PA_bitShifter_8b_3

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="166" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="169" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:160 %store_ln0 = store i32 0, i32 %patchPC_mul

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="167" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="170" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:161 %store_ln0 = store i8 0, i8 %T_WAIT

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="168" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="171" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:162 %store_ln0 = store i16 0, i16 %m_pa_shifter_1

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="169" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="172" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:163 %store_ln0 = store i8 0, i8 %CLBW

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="170" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="173" bw="0" op_0_bw="64" op_1_bw="64">
<![CDATA[
newFuncRoot:164 %store_ln0 = store i64 0, i64 %BV_mask

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="171" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="174" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:165 %store_ln0 = store i8 0, i8 %BV_Bits

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="172" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="175" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:166 %store_ln0 = store i32 0, i32 %my_bv_val

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="173" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="176" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:167 %store_ln0 = store i8 0, i8 %DB_S4_2

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="174" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="177" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:168 %store_ln0 = store i8 0, i8 %DB_S3_2

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="175" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="178" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:169 %store_ln0 = store i8 0, i8 %DB_S2_2

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="176" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="179" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:170 %store_ln0 = store i8 0, i8 %DB_S1_2

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="177" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="180" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:171 %store_ln0 = store i8 0, i8 %BV_S4_2

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="178" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="181" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:172 %store_ln0 = store i8 0, i8 %BV_S3_2

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="179" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="182" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:173 %store_ln0 = store i8 0, i8 %BV_S2_2

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="180" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="183" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:174 %store_ln0 = store i8 0, i8 %BV_S1_2

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="181" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="184" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:175 %store_ln0 = store i32 0, i32 %delta_base

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="182" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="185" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:176 %store_ln0 = store i8 0, i8 %DB_idx

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="183" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="186" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:177 %store_ln0 = store i32 0, i32 %base_value

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="184" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="187" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:178 %store_ln0 = store i16 0, i16 %tmpBS_DE

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="185" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="188" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:179 %store_ln0 = store i8 0, i8 %APPEND_DATA_SHIFTER

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="186" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="189" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:180 %store_ln0 = store i32 0, i32 %FIRST_SHIFTER

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="187" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="190" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:181 %store_ln0 = store i32 0, i32 %SEC_SHIFTER

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="188" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="191" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:182 %store_ln0 = store i16 0, i16 %FDS

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="189" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="192" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:183 %store_ln0 = store i16 0, i16 %SDS

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="190" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="193" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:184 %store_ln0 = store i16 0, i16 %DS_SDS_3

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="191" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="194" bw="0" op_0_bw="0">
<![CDATA[
newFuncRoot:185 %br_ln0 = br void %for.cond

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="192" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="234" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="32">
<![CDATA[
for.cond:38 %tmp = nbreadreq i1 @_ssdm_op_NbReadReq.ap_fifo.i2P0A, i2 %rstStrm_s, i32 1

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="193" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="235" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.cond:39 %br_ln247 = br i1 %tmp, void %if.else, void %if.then

]]></Node>
<StgValue><ssdm name="br_ln247"/></StgValue>
</operation>

<operation id="194" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1303" bw="2" op_0_bw="2" op_1_bw="2" op_2_bw="0">
<![CDATA[
if.then:0 %p_022 = read i2 @_ssdm_op_Read.ap_fifo.volatile.i2P0A, i2 %rstStrm_s

]]></Node>
<StgValue><ssdm name="p_022"/></StgValue>
</operation>

<operation id="195" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1304" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then:1 %store_ln256 = store i1 0, i1 %start_cycle

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="196" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1305" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then:2 %store_ln256 = store i1 0, i1 %wait_cycles

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="197" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1306" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
if.then:3 %store_ln256 = store i8 0, i8 %start_proc

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="198" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1308" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
if.then:5 %store_ln256 = store i8 7, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="199" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1310" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
if.then:7 %store_ln256 = store i8 0, i8 %wait_count

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="200" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1311" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
if.then:8 %store_ln256 = store i8 0, i8 %wait_idx

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="201" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1312" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
if.then:9 %store_ln256 = store i8 0, i8 %st_count

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="202" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1315" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
if.then:12 %store_ln256 = store i16 0, i16 %SRrunLength

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="203" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1321" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
if.then:18 %store_ln256 = store i8 0, i8 %HD_READ_OFF

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="204" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1323" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.then:20 %store_ln256 = store i32 16384, i32 %T_SHIFTs

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="205" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1324" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.then:21 %store_ln256 = store i32 0, i32 %myShift

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="206" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="1329" bw="0" op_0_bw="0">
<![CDATA[
if.end783:0 %br_ln244 = br void %for.cond

]]></Node>
<StgValue><ssdm name="br_ln244"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="207" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="196" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
for.cond:0 %T_WAIT_2 = load i8 %T_WAIT

]]></Node>
<StgValue><ssdm name="T_WAIT_2"/></StgValue>
</operation>

<operation id="208" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="198" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
for.cond:2 %bitSize_2 = load i8 %bitSize

]]></Node>
<StgValue><ssdm name="bitSize_2"/></StgValue>
</operation>

<operation id="209" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="199" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
for.cond:3 %runLength_2 = load i32 %runLength

]]></Node>
<StgValue><ssdm name="runLength_2"/></StgValue>
</operation>

<operation id="210" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="200" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
for.cond:4 %mfirst_time = load i1 %first_time_1

]]></Node>
<StgValue><ssdm name="mfirst_time"/></StgValue>
</operation>

<operation id="211" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="204" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
for.cond:8 %PLL = load i8 %D_PLL_1

]]></Node>
<StgValue><ssdm name="PLL"/></StgValue>
</operation>

<operation id="212" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="205" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
for.cond:9 %mAPPEND_DATA_SHIFTER = load i8 %APPEND_DATA_SHIFTER_1

]]></Node>
<StgValue><ssdm name="mAPPEND_DATA_SHIFTER"/></StgValue>
</operation>

<operation id="213" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="206" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
for.cond:10 %hd_waitCount_2 = load i8 %hd_waitCount

]]></Node>
<StgValue><ssdm name="hd_waitCount_2"/></StgValue>
</operation>

<operation id="214" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="207" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
for.cond:11 %mfPLL = load i1 %fPLL_2

]]></Node>
<StgValue><ssdm name="mfPLL"/></StgValue>
</operation>

<operation id="215" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="208" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
for.cond:12 %dec_type_V = load i8 %Datadec_type_V_1

]]></Node>
<StgValue><ssdm name="dec_type_V"/></StgValue>
</operation>

<operation id="216" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="210" bw="64" op_0_bw="64">
<![CDATA[
for.cond:14 %rd_bytes_V_26 = load i64 %p_Val2_6

]]></Node>
<StgValue><ssdm name="rd_bytes_V_26"/></StgValue>
</operation>

<operation id="217" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="211" bw="64" op_0_bw="64">
<![CDATA[
for.cond:15 %rd_bytes_V_27 = load i64 %p_Val2_7

]]></Node>
<StgValue><ssdm name="rd_bytes_V_27"/></StgValue>
</operation>

<operation id="218" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="212" bw="64" op_0_bw="64">
<![CDATA[
for.cond:16 %rd_bytes_V_28 = load i64 %p_Val2_8

]]></Node>
<StgValue><ssdm name="rd_bytes_V_28"/></StgValue>
</operation>

<operation id="219" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="213" bw="64" op_0_bw="64">
<![CDATA[
for.cond:17 %rd_bytes_V_29 = load i64 %p_Val2_9

]]></Node>
<StgValue><ssdm name="rd_bytes_V_29"/></StgValue>
</operation>

<operation id="220" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="214" bw="64" op_0_bw="64">
<![CDATA[
for.cond:18 %rd_bytes_V_10 = load i64 %rd_bytes_V

]]></Node>
<StgValue><ssdm name="rd_bytes_V_10"/></StgValue>
</operation>

<operation id="221" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="215" bw="64" op_0_bw="64">
<![CDATA[
for.cond:19 %rd_bytes_V_11 = load i64 %rd_bytes_V_1

]]></Node>
<StgValue><ssdm name="rd_bytes_V_11"/></StgValue>
</operation>

<operation id="222" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="216" bw="64" op_0_bw="64">
<![CDATA[
for.cond:20 %rd_bytes_V_12 = load i64 %rd_bytes_V_2

]]></Node>
<StgValue><ssdm name="rd_bytes_V_12"/></StgValue>
</operation>

<operation id="223" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="217" bw="64" op_0_bw="64">
<![CDATA[
for.cond:21 %rd_bytes_V_13 = load i64 %rd_bytes_V_3

]]></Node>
<StgValue><ssdm name="rd_bytes_V_13"/></StgValue>
</operation>

<operation id="224" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="218" bw="64" op_0_bw="64">
<![CDATA[
for.cond:22 %rd_bytes_V_14 = load i64 %rd_bytes_V_4

]]></Node>
<StgValue><ssdm name="rd_bytes_V_14"/></StgValue>
</operation>

<operation id="225" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="219" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
for.cond:23 %mFIRST_SHIFTER_11 = load i32 %FIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="mFIRST_SHIFTER_11"/></StgValue>
</operation>

<operation id="226" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="220" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
for.cond:24 %mrunLength_3 = load i16 %runLength_1

]]></Node>
<StgValue><ssdm name="mrunLength_3"/></StgValue>
</operation>

<operation id="227" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="221" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
for.cond:25 %start_shift = load i32 %myShift_1

]]></Node>
<StgValue><ssdm name="start_shift"/></StgValue>
</operation>

<operation id="228" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="222" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
for.cond:26 %mbitSize_3 = load i8 %bitSize_1

]]></Node>
<StgValue><ssdm name="mbitSize_3"/></StgValue>
</operation>

<operation id="229" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="223" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
for.cond:27 %patch_shifter_4 = load i32 %mSEC_SHIFTER_1

]]></Node>
<StgValue><ssdm name="patch_shifter_4"/></StgValue>
</operation>

<operation id="230" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="224" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
for.cond:28 %mSEC_SHIFTER_13 = load i32 %mFIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="mSEC_SHIFTER_13"/></StgValue>
</operation>

<operation id="231" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="225" bw="1536" op_0_bw="1536" op_1_bw="0">
<![CDATA[
for.cond:29 %headerProc_V_8 = load i1536 %p_Val2_10

]]></Node>
<StgValue><ssdm name="headerProc_V_8"/></StgValue>
</operation>

<operation id="232" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="226" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
for.cond:30 %wait_adjust_2 = load i1 %wait_adjust

]]></Node>
<StgValue><ssdm name="wait_adjust_2"/></StgValue>
</operation>

<operation id="233" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="227" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
for.cond:31 %first_time_6 = load i1 %first_time_5

]]></Node>
<StgValue><ssdm name="first_time_6"/></StgValue>
</operation>

<operation id="234" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="228" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
for.cond:32 %fPLL_4 = load i1 %fPLL

]]></Node>
<StgValue><ssdm name="fPLL_4"/></StgValue>
</operation>

<operation id="235" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="229" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
for.cond:33 %d_loop_6 = load i16 %d_loop

]]></Node>
<StgValue><ssdm name="d_loop_6"/></StgValue>
</operation>

<operation id="236" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="230" bw="3584" op_0_bw="3584" op_1_bw="0">
<![CDATA[
for.cond:34 %b2_V_1 = load i3584 %p_Val2_11

]]></Node>
<StgValue><ssdm name="b2_V_1"/></StgValue>
</operation>

<operation id="237" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="1" op_0_bw="1" op_1_bw="513" op_2_bw="32">
<![CDATA[
if.else:0 %tmp_1 = nbreadreq i1 @_ssdm_op_NbReadReq.ap_fifo.i513P0A, i513 %data_in_s, i32 1

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="238" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="238" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else:1 %br_ln257 = br i1 %tmp_1, void %if.end783, void %if.then19

]]></Node>
<StgValue><ssdm name="br_ln257"/></StgValue>
</operation>

<operation id="239" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
if.then19:0 %wait_cycles_load = load i1 %wait_cycles

]]></Node>
<StgValue><ssdm name="wait_cycles_load"/></StgValue>
</operation>

<operation id="240" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then19:1 %br_ln260 = br i1 %wait_cycles_load, void %if.else28, void %if.then20

]]></Node>
<StgValue><ssdm name="br_ln260"/></StgValue>
</operation>

<operation id="241" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="243" bw="32" op_0_bw="16">
<![CDATA[
if.else28:0 %zext_ln276 = zext i16 %d_loop_6

]]></Node>
<StgValue><ssdm name="zext_ln276"/></StgValue>
</operation>

<operation id="242" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="244" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.else28:1 %icmp_ln276 = icmp_ugt  i32 %runLength_2, i32 %zext_ln276

]]></Node>
<StgValue><ssdm name="icmp_ln276"/></StgValue>
</operation>

<operation id="243" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="245" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else28:2 %br_ln276 = br i1 %icmp_ln276, void %if.end126, void %if.then31

]]></Node>
<StgValue><ssdm name="br_ln276"/></StgValue>
</operation>

<operation id="244" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="247" bw="512" op_0_bw="512" op_1_bw="0">
<![CDATA[
if.then31:0 %b3_V_load_1 = load i512 %b3_V

]]></Node>
<StgValue><ssdm name="b3_V_load_1"/></StgValue>
</operation>

<operation id="245" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="248" bw="3072" op_0_bw="3584">
<![CDATA[
if.then31:1 %trunc_ln1498 = trunc i3584 %b2_V_1

]]></Node>
<StgValue><ssdm name="trunc_ln1498"/></StgValue>
</operation>

<operation id="246" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="249" bw="3584" op_0_bw="3584" op_1_bw="3072" op_2_bw="512">
<![CDATA[
if.then31:2 %ret_V = bitconcatenate i3584 @_ssdm_op_BitConcatenate.i3584.i3072.i512, i3072 %trunc_ln1498, i512 %b3_V_load_1

]]></Node>
<StgValue><ssdm name="ret_V"/></StgValue>
</operation>

<operation id="247" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="250" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then31:3 %d_loop_7 = add i16 %d_loop_6, i16 64

]]></Node>
<StgValue><ssdm name="d_loop_7"/></StgValue>
</operation>

<operation id="248" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="251" bw="0" op_0_bw="8" op_1_bw="0" op_2_bw="8" op_3_bw="0" op_4_bw="8" op_5_bw="0" op_6_bw="8" op_7_bw="0">
<![CDATA[
if.then31:4 %switch_ln283 = switch i8 %bitSize_2, void %if.end58, i8 16, void %if.then40, i8 24, void %if.then45, i8 32, void %if.then52

]]></Node>
<StgValue><ssdm name="switch_ln283"/></StgValue>
</operation>

<operation id="249" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="bitSize_2" val="32"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.then52:0 %select_ln297 = select i1 %wait_adjust_2, i8 1, i8 2

]]></Node>
<StgValue><ssdm name="select_ln297"/></StgValue>
</operation>

<operation id="250" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="bitSize_2" val="32"/>
</and_exp></or_exp>
</condition>

<Node id="254" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
if.then52:1 %store_ln297 = store i8 %select_ln297, i8 %wait_count

]]></Node>
<StgValue><ssdm name="store_ln297"/></StgValue>
</operation>

<operation id="251" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="bitSize_2" val="32"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="0" op_0_bw="0">
<![CDATA[
if.then52:2 %br_ln297 = br void %if.end58

]]></Node>
<StgValue><ssdm name="br_ln297"/></StgValue>
</operation>

<operation id="252" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="bitSize_2" val="24"/>
</and_exp></or_exp>
</condition>

<Node id="257" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then45:0 %wait_count_2 = xor i1 %wait_adjust_2, i1 1

]]></Node>
<StgValue><ssdm name="wait_count_2"/></StgValue>
</operation>

<operation id="253" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="bitSize_2" val="24"/>
</and_exp></or_exp>
</condition>

<Node id="258" bw="8" op_0_bw="1">
<![CDATA[
if.then45:1 %zext_ln167 = zext i1 %wait_count_2

]]></Node>
<StgValue><ssdm name="zext_ln167"/></StgValue>
</operation>

<operation id="254" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="bitSize_2" val="24"/>
</and_exp></or_exp>
</condition>

<Node id="259" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
if.then45:2 %store_ln292 = store i8 %zext_ln167, i8 %wait_count

]]></Node>
<StgValue><ssdm name="store_ln292"/></StgValue>
</operation>

<operation id="255" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="bitSize_2" val="24"/>
</and_exp></or_exp>
</condition>

<Node id="260" bw="0" op_0_bw="0">
<![CDATA[
if.then45:3 %br_ln292 = br void %if.end58

]]></Node>
<StgValue><ssdm name="br_ln292"/></StgValue>
</operation>

<operation id="256" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="bitSize_2" val="16"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then40:0 %wait_cycles_2 = xor i1 %wait_adjust_2, i1 1

]]></Node>
<StgValue><ssdm name="wait_cycles_2"/></StgValue>
</operation>

<operation id="257" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="bitSize_2" val="16"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="0" op_0_bw="0">
<![CDATA[
if.then40:1 %br_ln287 = br void %if.end58

]]></Node>
<StgValue><ssdm name="br_ln287"/></StgValue>
</operation>

<operation id="258" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="265" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0">
<![CDATA[
if.end58:0 %wait_cycles_3 = phi i1 %wait_cycles_2, void %if.then40, i1 1, void %if.then45, i1 1, void %if.then52, i1 0, void %if.then31

]]></Node>
<StgValue><ssdm name="wait_cycles_3"/></StgValue>
</operation>

<operation id="259" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end58:1 %br_ln300 = br i1 %fPLL_4, void %if.end65, void %if.then60

]]></Node>
<StgValue><ssdm name="br_ln300"/></StgValue>
</operation>

<operation id="260" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="274" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.end65:2 %APPEND_DATA_SHIFTER_load = load i8 %APPEND_DATA_SHIFTER

]]></Node>
<StgValue><ssdm name="APPEND_DATA_SHIFTER_load"/></StgValue>
</operation>

<operation id="261" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="277" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.end65:5 %Datadec_type_V_load_1 = load i8 %Datadec_type_V

]]></Node>
<StgValue><ssdm name="Datadec_type_V_load_1"/></StgValue>
</operation>

<operation id="262" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="289" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.end65:17 %icmp_ln325 = icmp_eq  i8 %APPEND_DATA_SHIFTER_load, i8 1

]]></Node>
<StgValue><ssdm name="icmp_ln325"/></StgValue>
</operation>

<operation id="263" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="290" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end65:18 %br_ln320 = br i1 %first_time_6, void %if.else109, void %if.then80

]]></Node>
<StgValue><ssdm name="br_ln320"/></StgValue>
</operation>

<operation id="264" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="292" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else109:0 %br_ln351 = br i1 %icmp_ln325, void %if.else118, void %if.then112

]]></Node>
<StgValue><ssdm name="br_ln351"/></StgValue>
</operation>

<operation id="265" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
<literal name="icmp_ln325" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="294" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
if.else118:0 %SEC_SHIFTER_load = load i32 %SEC_SHIFTER

]]></Node>
<StgValue><ssdm name="SEC_SHIFTER_load"/></StgValue>
</operation>

<operation id="266" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
<literal name="icmp_ln325" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="295" bw="3584" op_0_bw="32">
<![CDATA[
if.else118:1 %zext_ln1693_1 = zext i32 %SEC_SHIFTER_load

]]></Node>
<StgValue><ssdm name="zext_ln1693_1"/></StgValue>
</operation>

<operation id="267" st_id="3" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
<literal name="icmp_ln325" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="296" bw="3584" op_0_bw="3584" op_1_bw="3584">
<![CDATA[
if.else118:2 %r_V = lshr i3584 %ret_V, i3584 %zext_ln1693_1

]]></Node>
<StgValue><ssdm name="r_V"/></StgValue>
</operation>

<operation id="268" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
<literal name="icmp_ln325" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="0" op_0_bw="0">
<![CDATA[
if.else118:3 %br_ln0 = br void %if.end120

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="269" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
<literal name="icmp_ln325" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="300" bw="512" op_0_bw="512" op_1_bw="0">
<![CDATA[
if.then112:1 %b3_V_load = load i512 %b3_V

]]></Node>
<StgValue><ssdm name="b3_V_load"/></StgValue>
</operation>

<operation id="270" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
<literal name="icmp_ln325" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="301" bw="24" op_0_bw="512">
<![CDATA[
if.then112:2 %trunc_ln1498_1 = trunc i512 %b3_V_load

]]></Node>
<StgValue><ssdm name="trunc_ln1498_1"/></StgValue>
</operation>

<operation id="271" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
<literal name="icmp_ln325" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="304" bw="488" op_0_bw="488" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then112:5 %tmp_s = partselect i488 @_ssdm_op_PartSelect.i488.i512.i32.i32, i512 %b3_V_load, i32 24, i32 511

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="272" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
<literal name="icmp_ln325" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="305" bw="3064" op_0_bw="3584">
<![CDATA[
if.then112:6 %trunc_ln1498_2 = trunc i3584 %b2_V_1

]]></Node>
<StgValue><ssdm name="trunc_ln1498_2"/></StgValue>
</operation>

<operation id="273" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
<literal name="icmp_ln325" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="307" bw="8" op_0_bw="8" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then112:8 %buf_header = partselect i8 @_ssdm_op_PartSelect.i8.i512.i32.i32, i512 %b3_V_load, i32 504, i32 511

]]></Node>
<StgValue><ssdm name="buf_header"/></StgValue>
</operation>

<operation id="274" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="322" bw="0" op_0_bw="0">
<![CDATA[
if.end120:10 %br_ln0 = br void %if.end126

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="275" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="324" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
if.then80:0 %FIRST_SHIFTER_load = load i32 %FIRST_SHIFTER

]]></Node>
<StgValue><ssdm name="FIRST_SHIFTER_load"/></StgValue>
</operation>

<operation id="276" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="325" bw="3584" op_0_bw="32">
<![CDATA[
if.then80:1 %zext_ln1693 = zext i32 %FIRST_SHIFTER_load

]]></Node>
<StgValue><ssdm name="zext_ln1693"/></StgValue>
</operation>

<operation id="277" st_id="3" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="326" bw="3584" op_0_bw="3584" op_1_bw="3584">
<![CDATA[
if.then80:2 %p_Val2_13 = lshr i3584 %ret_V, i3584 %zext_ln1693

]]></Node>
<StgValue><ssdm name="p_Val2_13"/></StgValue>
</operation>

<operation id="278" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="327" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then80:3 %br_ln325 = br i1 %icmp_ln325, void %if.end89, void %if.then84

]]></Node>
<StgValue><ssdm name="br_ln325"/></StgValue>
</operation>

<operation id="279" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln325" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="329" bw="8" op_0_bw="8" op_1_bw="3584" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then84:0 %buf_header_2 = partselect i8 @_ssdm_op_PartSelect.i8.i3584.i32.i32, i3584 %p_Val2_13, i32 504, i32 511

]]></Node>
<StgValue><ssdm name="buf_header_2"/></StgValue>
</operation>

<operation id="280" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln325" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="0" op_0_bw="0">
<![CDATA[
if.then84:1 %br_ln328 = br void %if.end89

]]></Node>
<StgValue><ssdm name="br_ln328"/></StgValue>
</operation>

<operation id="281" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.end89:1 %Datadec_type_V_load = load i8 %Datadec_type_V

]]></Node>
<StgValue><ssdm name="Datadec_type_V_load"/></StgValue>
</operation>

<operation id="282" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="335" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.end89:3 %icmp_ln1019 = icmp_eq  i8 %Datadec_type_V_load, i8 0

]]></Node>
<StgValue><ssdm name="icmp_ln1019"/></StgValue>
</operation>

<operation id="283" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="336" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end89:4 %br_ln333 = br i1 %icmp_ln1019, void %if.else97, void %if.then91

]]></Node>
<StgValue><ssdm name="br_ln333"/></StgValue>
</operation>

<operation id="284" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="338" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.else97:0 %icmp_ln339 = icmp_eq  i8 %bitSize_2, i8 0

]]></Node>
<StgValue><ssdm name="icmp_ln339"/></StgValue>
</operation>

<operation id="285" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="339" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else97:1 %br_ln339 = br i1 %icmp_ln339, void %if.then100, void %if.else104

]]></Node>
<StgValue><ssdm name="br_ln339"/></StgValue>
</operation>

<operation id="286" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="358" bw="0" op_0_bw="0">
<![CDATA[
if.end107:0 %br_ln0 = br void %if.end108

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="287" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="384" bw="0" op_0_bw="0">
<![CDATA[
if.end108:1 %br_ln348 = br void %if.end126

]]></Node>
<StgValue><ssdm name="br_ln348"/></StgValue>
</operation>

<operation id="288" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="386" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then20:0 %wait_idx_load = load i8 %wait_idx

]]></Node>
<StgValue><ssdm name="wait_idx_load"/></StgValue>
</operation>

<operation id="289" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="387" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then20:1 %wait_count_load = load i8 %wait_count

]]></Node>
<StgValue><ssdm name="wait_count_load"/></StgValue>
</operation>

<operation id="290" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="388" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.then20:2 %icmp_ln262 = icmp_eq  i8 %wait_idx_load, i8 %wait_count_load

]]></Node>
<StgValue><ssdm name="icmp_ln262"/></StgValue>
</operation>

<operation id="291" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="389" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.then20:3 %wait_idx_1 = add i8 %wait_idx_load, i8 1

]]></Node>
<StgValue><ssdm name="wait_idx_1"/></StgValue>
</operation>

<operation id="292" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.then20:4 %wait_count_1 = select i1 %icmp_ln262, i8 0, i8 %wait_count_load

]]></Node>
<StgValue><ssdm name="wait_count_1"/></StgValue>
</operation>

<operation id="293" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="391" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.then20:5 %wait_idx_2 = select i1 %icmp_ln262, i8 0, i8 %wait_idx_1

]]></Node>
<StgValue><ssdm name="wait_idx_2"/></StgValue>
</operation>

<operation id="294" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="392" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then20:6 %wait_cycles_1 = xor i1 %icmp_ln262, i1 1

]]></Node>
<StgValue><ssdm name="wait_cycles_1"/></StgValue>
</operation>

<operation id="295" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="393" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then20:7 %store_ln273 = store i8 %wait_count_1, i8 %wait_count

]]></Node>
<StgValue><ssdm name="store_ln273"/></StgValue>
</operation>

<operation id="296" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="394" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then20:8 %store_ln273 = store i8 %wait_idx_2, i8 %wait_idx

]]></Node>
<StgValue><ssdm name="store_ln273"/></StgValue>
</operation>

<operation id="297" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="395" bw="0" op_0_bw="0">
<![CDATA[
if.then20:9 %br_ln273 = br void %if.end126

]]></Node>
<StgValue><ssdm name="br_ln273"/></StgValue>
</operation>

<operation id="298" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="397" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0">
<![CDATA[
if.end126:0 %fPLL_1 = phi i1 %fPLL_4, void %if.then20, i1 0, void %if.end120, i1 0, void %if.end108, i1 %fPLL_4, void %if.else28

]]></Node>
<StgValue><ssdm name="fPLL_1"/></StgValue>
</operation>

<operation id="299" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="398" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0">
<![CDATA[
if.end126:1 %wait_cycles_4 = phi i1 %wait_cycles_1, void %if.then20, i1 %wait_cycles_3, void %if.end120, i1 %wait_cycles_3, void %if.end108, i1 0, void %if.else28

]]></Node>
<StgValue><ssdm name="wait_cycles_4"/></StgValue>
</operation>

<operation id="300" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="399" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0">
<![CDATA[
if.end126:2 %wait_adjust_1 = phi i1 %wait_adjust_2, void %if.then20, i1 %wait_adjust_2, void %if.end120, i1 0, void %if.end108, i1 %wait_adjust_2, void %if.else28

]]></Node>
<StgValue><ssdm name="wait_adjust_1"/></StgValue>
</operation>

<operation id="301" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="400" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0" op_4_bw="16" op_5_bw="0" op_6_bw="16" op_7_bw="0">
<![CDATA[
if.end126:3 %d_loop_2 = phi i16 %d_loop_6, void %if.then20, i16 %d_loop_7, void %if.end120, i16 %d_loop_7, void %if.end108, i16 %d_loop_6, void %if.else28

]]></Node>
<StgValue><ssdm name="d_loop_2"/></StgValue>
</operation>

<operation id="302" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="401" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0">
<![CDATA[
if.end126:4 %first_time = phi i1 %first_time_6, void %if.then20, i1 0, void %if.end120, i1 0, void %if.end108, i1 %first_time_6, void %if.else28

]]></Node>
<StgValue><ssdm name="first_time"/></StgValue>
</operation>

<operation id="303" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="402" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.end126:5 %start_proc_load = load i8 %start_proc

]]></Node>
<StgValue><ssdm name="start_proc_load"/></StgValue>
</operation>

<operation id="304" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="403" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
if.end126:6 %start_cycle_load = load i1 %start_cycle

]]></Node>
<StgValue><ssdm name="start_cycle_load"/></StgValue>
</operation>

<operation id="305" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="404" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.end126:7 %icmp_ln364 = icmp_eq  i8 %start_proc_load, i8 3

]]></Node>
<StgValue><ssdm name="icmp_ln364"/></StgValue>
</operation>

<operation id="306" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="405" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.end126:8 %start_proc_1 = add i8 %start_proc_load, i8 1

]]></Node>
<StgValue><ssdm name="start_proc_1"/></StgValue>
</operation>

<operation id="307" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="406" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end126:9 %start_cycle_1 = or i1 %icmp_ln364, i1 %start_cycle_load

]]></Node>
<StgValue><ssdm name="start_cycle_1"/></StgValue>
</operation>

<operation id="308" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.end126:10 %start_proc_2 = select i1 %icmp_ln364, i8 3, i8 %start_proc_1

]]></Node>
<StgValue><ssdm name="start_proc_2"/></StgValue>
</operation>

<operation id="309" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="408" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end126:11 %br_ln373 = br i1 %start_cycle_1, void %if.end772, void %if.then135

]]></Node>
<StgValue><ssdm name="br_ln373"/></StgValue>
</operation>

<operation id="310" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="410" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then135:0 %state_load = load i8 %state

]]></Node>
<StgValue><ssdm name="state_load"/></StgValue>
</operation>

<operation id="311" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="0" op_0_bw="8" op_1_bw="0" op_2_bw="8" op_3_bw="0" op_4_bw="8" op_5_bw="0" op_6_bw="8" op_7_bw="0" op_8_bw="8" op_9_bw="0" op_10_bw="8" op_11_bw="0" op_12_bw="8" op_13_bw="0" op_14_bw="8" op_15_bw="0" op_16_bw="8" op_17_bw="0">
<![CDATA[
if.then135:1 %switch_ln375 = switch i8 %state_load, void %if.then316, i8 7, void %if.then138, i8 5, void %if.then163, i8 8, void %if.then211, i8 6, void %if.then757, i8 2, void %if.then358, i8 1, void %if.then474, i8 3, void %if.then503, i8 4, void %if.then715

]]></Node>
<StgValue><ssdm name="switch_ln375"/></StgValue>
</operation>

<operation id="312" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="413" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
if.then715:0 %shift_count_load = load i32 %shift_count

]]></Node>
<StgValue><ssdm name="shift_count_load"/></StgValue>
</operation>

<operation id="313" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="414" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
if.then715:1 %temp_val_load = load i32 %temp_val

]]></Node>
<StgValue><ssdm name="temp_val_load"/></StgValue>
</operation>

<operation id="314" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="415" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then715:2 %T_WAIT_3 = icmp_ugt  i32 %patch_shifter_4, i32 512

]]></Node>
<StgValue><ssdm name="T_WAIT_3"/></StgValue>
</operation>

<operation id="315" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="416" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then715:3 %patch_shifter_2 = add i32 %patch_shifter_4, i32 4294966784

]]></Node>
<StgValue><ssdm name="patch_shifter_2"/></StgValue>
</operation>

<operation id="316" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="417" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then715:4 %T_SHIFTs_1 = add i32 %shift_count_load, i32 512

]]></Node>
<StgValue><ssdm name="T_SHIFTs_1"/></StgValue>
</operation>

<operation id="317" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="8" op_0_bw="1">
<![CDATA[
if.then715:5 %zext_ln755 = zext i1 %T_WAIT_3

]]></Node>
<StgValue><ssdm name="zext_ln755"/></StgValue>
</operation>

<operation id="318" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="419" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.then715:6 %patch_shifter_3 = select i1 %T_WAIT_3, i32 %patch_shifter_2, i32 %patch_shifter_4

]]></Node>
<StgValue><ssdm name="patch_shifter_3"/></StgValue>
</operation>

<operation id="319" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="420" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.then715:7 %T_SHIFTs_2 = select i1 %T_WAIT_3, i32 %T_SHIFTs_1, i32 %shift_count_load

]]></Node>
<StgValue><ssdm name="T_SHIFTs_2"/></StgValue>
</operation>

<operation id="320" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="421" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.then715:8 %wait_adjust_4 = bitselect i1 @_ssdm_op_BitSelect.i1.i32.i32, i32 %temp_val_load, i32 31

]]></Node>
<StgValue><ssdm name="wait_adjust_4"/></StgValue>
</operation>

<operation id="321" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="422" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then715:9 %HD_COUNTS_5 = add i32 %shift_count_load, i32 4294966784

]]></Node>
<StgValue><ssdm name="HD_COUNTS_5"/></StgValue>
</operation>

<operation id="322" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="423" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then715:10 %mSEC_SHIFTER_4 = add i32 %temp_val_load, i32 512

]]></Node>
<StgValue><ssdm name="mSEC_SHIFTER_4"/></StgValue>
</operation>

<operation id="323" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="424" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.then715:11 %HD_COUNTS_6 = select i1 %wait_adjust_4, i32 %HD_COUNTS_5, i32 %shift_count_load

]]></Node>
<StgValue><ssdm name="HD_COUNTS_6"/></StgValue>
</operation>

<operation id="324" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="425" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.then715:12 %SEC_SHIFTER_1 = select i1 %wait_adjust_4, i32 %mSEC_SHIFTER_4, i32 %temp_val_load

]]></Node>
<StgValue><ssdm name="SEC_SHIFTER_1"/></StgValue>
</operation>

<operation id="325" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="426" bw="0" op_0_bw="8" op_1_bw="0" op_2_bw="8" op_3_bw="0" op_4_bw="8" op_5_bw="0" op_6_bw="8" op_7_bw="0" op_8_bw="8" op_9_bw="0">
<![CDATA[
if.then715:13 %switch_ln779 = switch i8 %mbitSize_3, void %if.else743, i8 8, void %if.then715.if.end750_crit_edge72, i8 16, void %if.then734, i8 24, void %if.then738, i8 32, void %if.then715.if.end750_crit_edge

]]></Node>
<StgValue><ssdm name="switch_ln779"/></StgValue>
</operation>

<operation id="326" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
<literal name="mbitSize_3" val="32"/>
</and_exp></or_exp>
</condition>

<Node id="431" bw="0" op_0_bw="0">
<![CDATA[
if.then715.if.end750_crit_edge:3 %br_ln779 = br void %if.end750

]]></Node>
<StgValue><ssdm name="br_ln779"/></StgValue>
</operation>

<operation id="327" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
<literal name="mbitSize_3" val="24"/>
</and_exp></or_exp>
</condition>

<Node id="436" bw="0" op_0_bw="0">
<![CDATA[
if.then738:3 %br_ln796 = br void %if.end750

]]></Node>
<StgValue><ssdm name="br_ln796"/></StgValue>
</operation>

<operation id="328" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
<literal name="mbitSize_3" val="16"/>
</and_exp></or_exp>
</condition>

<Node id="441" bw="0" op_0_bw="0">
<![CDATA[
if.then734:3 %br_ln790 = br void %if.end750

]]></Node>
<StgValue><ssdm name="br_ln790"/></StgValue>
</operation>

<operation id="329" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
<literal name="mbitSize_3" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="446" bw="0" op_0_bw="0">
<![CDATA[
if.then715.if.end750_crit_edge72:3 %br_ln779 = br void %if.end750

]]></Node>
<StgValue><ssdm name="br_ln779"/></StgValue>
</operation>

<operation id="330" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
<literal name="mbitSize_3" val="!8"/>
<literal name="mbitSize_3" val="!16"/>
<literal name="mbitSize_3" val="!24"/>
<literal name="mbitSize_3" val="!32"/>
</and_exp></or_exp>
</condition>

<Node id="448" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.else743:0 %d_loop_8 = add i16 %mrunLength_3, i16 65472

]]></Node>
<StgValue><ssdm name="d_loop_8"/></StgValue>
</operation>

<operation id="331" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
<literal name="mbitSize_3" val="!8"/>
<literal name="mbitSize_3" val="!16"/>
<literal name="mbitSize_3" val="!24"/>
<literal name="mbitSize_3" val="!32"/>
</and_exp></or_exp>
</condition>

<Node id="449" bw="0" op_0_bw="0">
<![CDATA[
if.else743:1 %br_ln0 = br void %if.end750

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="332" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0" op_4_bw="16" op_5_bw="0" op_6_bw="16" op_7_bw="0" op_8_bw="16" op_9_bw="0">
<![CDATA[
if.end750:0 %d_loop_4 = phi i16 0, void %if.then734, i16 0, void %if.then738, i16 %d_loop_8, void %if.else743, i16 0, void %if.then715.if.end750_crit_edge, i16 0, void %if.then715.if.end750_crit_edge72

]]></Node>
<StgValue><ssdm name="d_loop_4"/></StgValue>
</operation>

<operation id="333" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="452" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.end750:1 %HD_READ_OFF_1_load = load i8 %HD_READ_OFF_1

]]></Node>
<StgValue><ssdm name="HD_READ_OFF_1_load"/></StgValue>
</operation>

<operation id="334" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="453" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
if.end750:2 %check_header_wait_load = load i1 %check_header_wait

]]></Node>
<StgValue><ssdm name="check_header_wait_load"/></StgValue>
</operation>

<operation id="335" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="454" bw="32" op_0_bw="16">
<![CDATA[
if.end750:3 %zext_ln815 = zext i16 %mrunLength_3

]]></Node>
<StgValue><ssdm name="zext_ln815"/></StgValue>
</operation>

<operation id="336" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="455" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.end750:4 %icmp_ln821 = icmp_ne  i8 %mbitSize_3, i8 0

]]></Node>
<StgValue><ssdm name="icmp_ln821"/></StgValue>
</operation>

<operation id="337" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="456" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end750:5 %wait_cycles_5 = and i1 %check_header_wait_load, i1 %icmp_ln821

]]></Node>
<StgValue><ssdm name="wait_cycles_5"/></StgValue>
</operation>

<operation id="338" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="457" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end750:6 %store_ln822 = store i8 6, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln822"/></StgValue>
</operation>

<operation id="339" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="458" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end750:7 %store_ln822 = store i32 %SEC_SHIFTER_1, i32 %mFIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln822"/></StgValue>
</operation>

<operation id="340" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="459" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end750:8 %store_ln822 = store i32 %patch_shifter_3, i32 %mSEC_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln822"/></StgValue>
</operation>

<operation id="341" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="460" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
if.end750:9 %store_ln822 = store i8 %HD_READ_OFF_1_load, i8 %HD_READ_OFF

]]></Node>
<StgValue><ssdm name="store_ln822"/></StgValue>
</operation>

<operation id="342" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="461" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.end750:10 %store_ln822 = store i32 %T_SHIFTs_2, i32 %T_SHIFTs

]]></Node>
<StgValue><ssdm name="store_ln822"/></StgValue>
</operation>

<operation id="343" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.end750:11 %store_ln822 = store i32 %start_shift, i32 %myShift

]]></Node>
<StgValue><ssdm name="store_ln822"/></StgValue>
</operation>

<operation id="344" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="463" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.end750:12 %store_ln822 = store i32 %HD_COUNTS_6, i32 %HD_COUNTS

]]></Node>
<StgValue><ssdm name="store_ln822"/></StgValue>
</operation>

<operation id="345" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="464" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end750:13 %store_ln822 = store i32 %zext_ln815, i32 %runLength

]]></Node>
<StgValue><ssdm name="store_ln822"/></StgValue>
</operation>

<operation id="346" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="465" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end750:14 %store_ln822 = store i8 %mbitSize_3, i8 %bitSize

]]></Node>
<StgValue><ssdm name="store_ln822"/></StgValue>
</operation>

<operation id="347" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="466" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0" op_4_bw="0">
<![CDATA[
if.end750:15 %store_ln822 = store i8 %dec_type_V, i8 %Datadec_type_V

]]></Node>
<StgValue><ssdm name="store_ln822"/></StgValue>
</operation>

<operation id="348" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="468" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end750:17 %store_ln822 = store i8 %zext_ln755, i8 %T_WAIT

]]></Node>
<StgValue><ssdm name="store_ln822"/></StgValue>
</operation>

<operation id="349" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="471" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end750:20 %store_ln822 = store i8 %mAPPEND_DATA_SHIFTER, i8 %APPEND_DATA_SHIFTER

]]></Node>
<StgValue><ssdm name="store_ln822"/></StgValue>
</operation>

<operation id="350" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="472" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end750:21 %store_ln822 = store i32 %mFIRST_SHIFTER_11, i32 %FIRST_SHIFTER

]]></Node>
<StgValue><ssdm name="store_ln822"/></StgValue>
</operation>

<operation id="351" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end750:22 %store_ln822 = store i32 %SEC_SHIFTER_1, i32 %SEC_SHIFTER

]]></Node>
<StgValue><ssdm name="store_ln822"/></StgValue>
</operation>

<operation id="352" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="474" bw="0" op_0_bw="0">
<![CDATA[
if.end750:23 %br_ln822 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln822"/></StgValue>
</operation>

<operation id="353" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="476" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then503:0 %st_count_load_2 = load i8 %st_count

]]></Node>
<StgValue><ssdm name="st_count_load_2"/></StgValue>
</operation>

<operation id="354" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="477" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.then503:1 %st_count_3 = add i8 %st_count_load_2, i8 1

]]></Node>
<StgValue><ssdm name="st_count_3"/></StgValue>
</operation>

<operation id="355" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="478" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.then503:2 %icmp_ln663 = icmp_ugt  i8 %st_count_3, i8 2

]]></Node>
<StgValue><ssdm name="icmp_ln663"/></StgValue>
</operation>

<operation id="356" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="479" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then503:3 %br_ln663 = br i1 %icmp_ln663, void %if.else554, void %if.then509

]]></Node>
<StgValue><ssdm name="br_ln663"/></StgValue>
</operation>

<operation id="357" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="481" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.else554:0 %icmp_ln705 = icmp_eq  i8 %st_count_3, i8 2

]]></Node>
<StgValue><ssdm name="icmp_ln705"/></StgValue>
</operation>

<operation id="358" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="482" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else554:1 %br_ln705 = br i1 %icmp_ln705, void %fpga_resource_hint.if.else620.0, void %if.then557

]]></Node>
<StgValue><ssdm name="br_ln705"/></StgValue>
</operation>

<operation id="359" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
fpga_resource_hint.if.else620.0:0 %BV_idx_load = load i8 %BV_idx

]]></Node>
<StgValue><ssdm name="BV_idx_load"/></StgValue>
</operation>

<operation id="360" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="486" bw="24" op_0_bw="16">
<![CDATA[
fpga_resource_hint.if.else620.0:2 %zext_ln732 = zext i16 %mrunLength_3

]]></Node>
<StgValue><ssdm name="zext_ln732"/></StgValue>
</operation>

<operation id="361" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="487" bw="24" op_0_bw="8">
<![CDATA[
fpga_resource_hint.if.else620.0:3 %zext_ln732_1 = zext i8 %mbitSize_3

]]></Node>
<StgValue><ssdm name="zext_ln732_1"/></StgValue>
</operation>

<operation id="362" st_id="3" stage="3" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="24" op_0_bw="24" op_1_bw="24">
<![CDATA[
fpga_resource_hint.if.else620.0:4 %myCount_7 = mul i24 %zext_ln732, i24 %zext_ln732_1

]]></Node>
<StgValue><ssdm name="myCount_7"/></StgValue>
</operation>

<operation id="363" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="492" bw="9" op_0_bw="9" op_1_bw="8" op_2_bw="1">
<![CDATA[
fpga_resource_hint.if.else620.0:8 %tmpBS_DE_1 = bitconcatenate i9 @_ssdm_op_BitConcatenate.i9.i8.i1, i8 %mbitSize_3, i1 0

]]></Node>
<StgValue><ssdm name="tmpBS_DE_1"/></StgValue>
</operation>

<operation id="364" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="493" bw="16" op_0_bw="9">
<![CDATA[
fpga_resource_hint.if.else620.0:9 %zext_ln175 = zext i9 %tmpBS_DE_1

]]></Node>
<StgValue><ssdm name="zext_ln175"/></StgValue>
</operation>

<operation id="365" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="496" bw="7" op_0_bw="7" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
fpga_resource_hint.if.else620.0:12 %tmp_21 = partselect i7 @_ssdm_op_PartSelect.i7.i8.i32.i32, i8 %BV_idx_load, i32 1, i32 7

]]></Node>
<StgValue><ssdm name="tmp_21"/></StgValue>
</operation>

<operation id="366" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="497" bw="1" op_0_bw="7" op_1_bw="7">
<![CDATA[
fpga_resource_hint.if.else620.0:13 %icmp_ln736 = icmp_ne  i7 %tmp_21, i7 0

]]></Node>
<StgValue><ssdm name="icmp_ln736"/></StgValue>
</operation>

<operation id="367" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="501" bw="6" op_0_bw="6" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
fpga_resource_hint.if.else620.0:17 %tmp_22 = partselect i6 @_ssdm_op_PartSelect.i6.i8.i32.i32, i8 %BV_idx_load, i32 2, i32 7

]]></Node>
<StgValue><ssdm name="tmp_22"/></StgValue>
</operation>

<operation id="368" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="502" bw="1" op_0_bw="6" op_1_bw="6">
<![CDATA[
fpga_resource_hint.if.else620.0:18 %icmp_ln738 = icmp_ne  i6 %tmp_22, i6 0

]]></Node>
<StgValue><ssdm name="icmp_ln738"/></StgValue>
</operation>

<operation id="369" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="504" bw="4" op_0_bw="8">
<![CDATA[
fpga_resource_hint.if.else620.0:20 %trunc_ln628_17 = trunc i8 %BV_idx_load

]]></Node>
<StgValue><ssdm name="trunc_ln628_17"/></StgValue>
</operation>

<operation id="370" st_id="3" stage="1" lat="1">
<core>Multiplexer</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="505" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="64" op_3_bw="64" op_4_bw="64" op_5_bw="64" op_6_bw="64" op_7_bw="64" op_8_bw="64" op_9_bw="64" op_10_bw="64" op_11_bw="64" op_12_bw="64" op_13_bw="64" op_14_bw="64" op_15_bw="64" op_16_bw="64" op_17_bw="4">
<![CDATA[
fpga_resource_hint.if.else620.0:21 %p_Val2_31 = mux i64 @_ssdm_op_Mux.ap_auto.16i64.i4, i64 %rd_bytes_V_26, i64 %rd_bytes_V_27, i64 %rd_bytes_V_28, i64 %rd_bytes_V_29, i64 %rd_bytes_V_10, i64 %rd_bytes_V_11, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i4 %trunc_ln628_17

]]></Node>
<StgValue><ssdm name="p_Val2_31"/></StgValue>
</operation>

<operation id="371" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="506" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
fpga_resource_hint.if.else620.0:22 %tmp_23 = bitselect i1 @_ssdm_op_BitSelect.i1.i64.i32, i64 %p_Val2_31, i32 7

]]></Node>
<StgValue><ssdm name="tmp_23"/></StgValue>
</operation>

<operation id="372" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="507" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
fpga_resource_hint.if.else620.0:23 %br_ln740 = br i1 %tmp_23, void %cond.end692, void %cond.false650

]]></Node>
<StgValue><ssdm name="br_ln740"/></StgValue>
</operation>

<operation id="373" st_id="3" stage="1" lat="1">
<core>Multiplexer</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
<literal name="tmp_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="509" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="64" op_3_bw="64" op_4_bw="64" op_5_bw="64" op_6_bw="64" op_7_bw="64" op_8_bw="64" op_9_bw="64" op_10_bw="64" op_11_bw="64" op_12_bw="64" op_13_bw="64" op_14_bw="64" op_15_bw="64" op_16_bw="64" op_17_bw="4">
<![CDATA[
cond.false650:0 %p_Val2_33 = mux i64 @_ssdm_op_Mux.ap_auto.16i64.i4, i64 %rd_bytes_V_27, i64 %rd_bytes_V_28, i64 %rd_bytes_V_29, i64 %rd_bytes_V_10, i64 %rd_bytes_V_11, i64 %rd_bytes_V_12, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i4 %trunc_ln628_17

]]></Node>
<StgValue><ssdm name="p_Val2_33"/></StgValue>
</operation>

<operation id="374" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
<literal name="tmp_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="510" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
cond.false650:1 %tmp_26 = bitselect i1 @_ssdm_op_BitSelect.i1.i64.i32, i64 %p_Val2_33, i32 7

]]></Node>
<StgValue><ssdm name="tmp_26"/></StgValue>
</operation>

<operation id="375" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
<literal name="tmp_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="511" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cond.false650:2 %br_ln741 = br i1 %tmp_26, void %cond.end692, void %cond.false659

]]></Node>
<StgValue><ssdm name="br_ln741"/></StgValue>
</operation>

<operation id="376" st_id="3" stage="1" lat="1">
<core>Multiplexer</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
<literal name="tmp_23" val="1"/>
<literal name="tmp_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="513" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="64" op_3_bw="64" op_4_bw="64" op_5_bw="64" op_6_bw="64" op_7_bw="64" op_8_bw="64" op_9_bw="64" op_10_bw="64" op_11_bw="64" op_12_bw="64" op_13_bw="64" op_14_bw="64" op_15_bw="64" op_16_bw="64" op_17_bw="4">
<![CDATA[
cond.false659:0 %p_Val2_35 = mux i64 @_ssdm_op_Mux.ap_auto.16i64.i4, i64 %rd_bytes_V_28, i64 %rd_bytes_V_29, i64 %rd_bytes_V_10, i64 %rd_bytes_V_11, i64 %rd_bytes_V_12, i64 %rd_bytes_V_13, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i4 %trunc_ln628_17

]]></Node>
<StgValue><ssdm name="p_Val2_35"/></StgValue>
</operation>

<operation id="377" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
<literal name="tmp_23" val="1"/>
<literal name="tmp_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="514" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
cond.false659:1 %tmp_28 = bitselect i1 @_ssdm_op_BitSelect.i1.i64.i32, i64 %p_Val2_35, i32 7

]]></Node>
<StgValue><ssdm name="tmp_28"/></StgValue>
</operation>

<operation id="378" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
<literal name="tmp_23" val="1"/>
<literal name="tmp_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="515" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cond.false659:2 %br_ln742 = br i1 %tmp_28, void %cond.end692, void %cond.false668

]]></Node>
<StgValue><ssdm name="br_ln742"/></StgValue>
</operation>

<operation id="379" st_id="3" stage="1" lat="1">
<core>Multiplexer</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
<literal name="tmp_23" val="1"/>
<literal name="tmp_26" val="1"/>
<literal name="tmp_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="64" op_3_bw="64" op_4_bw="64" op_5_bw="64" op_6_bw="64" op_7_bw="64" op_8_bw="64" op_9_bw="64" op_10_bw="64" op_11_bw="64" op_12_bw="64" op_13_bw="64" op_14_bw="64" op_15_bw="64" op_16_bw="64" op_17_bw="4">
<![CDATA[
cond.false668:0 %p_Val2_37 = mux i64 @_ssdm_op_Mux.ap_auto.16i64.i4, i64 %rd_bytes_V_29, i64 %rd_bytes_V_10, i64 %rd_bytes_V_11, i64 %rd_bytes_V_12, i64 %rd_bytes_V_13, i64 %rd_bytes_V_14, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i4 %trunc_ln628_17

]]></Node>
<StgValue><ssdm name="p_Val2_37"/></StgValue>
</operation>

<operation id="380" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
<literal name="tmp_23" val="1"/>
<literal name="tmp_26" val="1"/>
<literal name="tmp_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="518" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
cond.false668:1 %tmp_30 = bitselect i1 @_ssdm_op_BitSelect.i1.i64.i32, i64 %p_Val2_37, i32 7

]]></Node>
<StgValue><ssdm name="tmp_30"/></StgValue>
</operation>

<operation id="381" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
<literal name="tmp_23" val="1"/>
<literal name="tmp_26" val="1"/>
<literal name="tmp_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="519" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cond.false668:2 %br_ln743 = br i1 %tmp_30, void %cond.end692, void %cond.false677

]]></Node>
<StgValue><ssdm name="br_ln743"/></StgValue>
</operation>

<operation id="382" st_id="3" stage="1" lat="1">
<core>Multiplexer</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
<literal name="tmp_23" val="1"/>
<literal name="tmp_26" val="1"/>
<literal name="tmp_28" val="1"/>
<literal name="tmp_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="521" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="64" op_3_bw="64" op_4_bw="64" op_5_bw="64" op_6_bw="64" op_7_bw="64" op_8_bw="64" op_9_bw="64" op_10_bw="64" op_11_bw="64" op_12_bw="64" op_13_bw="64" op_14_bw="64" op_15_bw="64" op_16_bw="64" op_17_bw="4">
<![CDATA[
cond.false677:0 %p_Val2_39 = mux i64 @_ssdm_op_Mux.ap_auto.16i64.i4, i64 %rd_bytes_V_10, i64 %rd_bytes_V_11, i64 %rd_bytes_V_12, i64 %rd_bytes_V_13, i64 %rd_bytes_V_14, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i4 %trunc_ln628_17

]]></Node>
<StgValue><ssdm name="p_Val2_39"/></StgValue>
</operation>

<operation id="383" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
<literal name="tmp_23" val="1"/>
<literal name="tmp_26" val="1"/>
<literal name="tmp_28" val="1"/>
<literal name="tmp_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="522" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
cond.false677:1 %tmp_32 = bitselect i1 @_ssdm_op_BitSelect.i1.i64.i32, i64 %p_Val2_39, i32 7

]]></Node>
<StgValue><ssdm name="tmp_32"/></StgValue>
</operation>

<operation id="384" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
<literal name="tmp_23" val="1"/>
<literal name="tmp_26" val="1"/>
<literal name="tmp_28" val="1"/>
<literal name="tmp_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="523" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
cond.false677:2 %select_ln743 = select i1 %tmp_32, i5 20, i5 4

]]></Node>
<StgValue><ssdm name="select_ln743"/></StgValue>
</operation>

<operation id="385" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
<literal name="tmp_23" val="1"/>
<literal name="tmp_26" val="1"/>
<literal name="tmp_28" val="1"/>
<literal name="tmp_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="524" bw="0" op_0_bw="0">
<![CDATA[
cond.false677:3 %br_ln743 = br void %cond.end692

]]></Node>
<StgValue><ssdm name="br_ln743"/></StgValue>
</operation>

<operation id="386" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="526" bw="5" op_0_bw="5" op_1_bw="0" op_2_bw="5" op_3_bw="0" op_4_bw="5" op_5_bw="0" op_6_bw="5" op_7_bw="0" op_8_bw="5" op_9_bw="0">
<![CDATA[
cond.end692:0 %DB_idx_1 = phi i5 %select_ln743, void %cond.false677, i5 0, void %fpga_resource_hint.if.else620.0, i5 1, void %cond.false650, i5 2, void %cond.false659, i5 3, void %cond.false668

]]></Node>
<StgValue><ssdm name="DB_idx_1"/></StgValue>
</operation>

<operation id="387" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="527" bw="8" op_0_bw="5">
<![CDATA[
cond.end692:1 %zext_ln185 = zext i5 %DB_idx_1

]]></Node>
<StgValue><ssdm name="zext_ln185"/></StgValue>
</operation>

<operation id="388" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="11" op_0_bw="11" op_1_bw="8" op_2_bw="3">
<![CDATA[
cond.end692:2 %shl_ln3 = bitconcatenate i11 @_ssdm_op_BitConcatenate.i11.i8.i3, i8 %mAPPEND_DATA_SHIFTER, i3 0

]]></Node>
<StgValue><ssdm name="shl_ln3"/></StgValue>
</operation>

<operation id="389" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="529" bw="32" op_0_bw="11">
<![CDATA[
cond.end692:3 %zext_ln745 = zext i11 %shl_ln3

]]></Node>
<StgValue><ssdm name="zext_ln745"/></StgValue>
</operation>

<operation id="390" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="530" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
cond.end692:4 %mFIRST_SHIFTER_10 = sub i32 %mSEC_SHIFTER_13, i32 %zext_ln745

]]></Node>
<StgValue><ssdm name="mFIRST_SHIFTER_10"/></StgValue>
</operation>

<operation id="391" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="531" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.end692:5 %store_ln0 = store i8 3, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="392" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="532" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.end692:6 %store_ln662 = store i8 %st_count_3, i8 %st_count

]]></Node>
<StgValue><ssdm name="store_ln662"/></StgValue>
</operation>

<operation id="393" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="533" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.end692:7 %store_ln745 = store i32 %mFIRST_SHIFTER_10, i32 %FIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln745"/></StgValue>
</operation>

<operation id="394" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="535" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.end692:9 %store_ln0 = store i1 1, i1 %first_time_1

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="395" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="540" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.end692:14 %store_ln185 = store i8 %zext_ln185, i8 %DB_idx

]]></Node>
<StgValue><ssdm name="store_ln185"/></StgValue>
</operation>

<operation id="396" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="541" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
cond.end692:15 %store_ln175 = store i16 %zext_ln175, i16 %tmpBS_DE

]]></Node>
<StgValue><ssdm name="store_ln175"/></StgValue>
</operation>

<operation id="397" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="542" bw="0" op_0_bw="0">
<![CDATA[
cond.end692:16 %br_ln0 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="398" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="544" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then557:0 %DB_idx_load = load i8 %DB_idx

]]></Node>
<StgValue><ssdm name="DB_idx_load"/></StgValue>
</operation>

<operation id="399" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="549" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then557:5 %BV_idx_load_1 = load i8 %BV_idx

]]></Node>
<StgValue><ssdm name="BV_idx_load_1"/></StgValue>
</operation>

<operation id="400" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="550" bw="7" op_0_bw="64">
<![CDATA[
if.then557:6 %p_Result_15 = trunc i64 %rd_bytes_V_26

]]></Node>
<StgValue><ssdm name="p_Result_15"/></StgValue>
</operation>

<operation id="401" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="4" op_0_bw="8">
<![CDATA[
if.then557:33 %trunc_ln714 = trunc i8 %BV_idx_load_1

]]></Node>
<StgValue><ssdm name="trunc_ln714"/></StgValue>
</operation>

<operation id="402" st_id="3" stage="1" lat="1">
<core>Multiplexer</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="578" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="64" op_3_bw="64" op_4_bw="64" op_5_bw="64" op_6_bw="64" op_7_bw="64" op_8_bw="64" op_9_bw="64" op_10_bw="64" op_11_bw="64" op_12_bw="64" op_13_bw="64" op_14_bw="64" op_15_bw="64" op_16_bw="64" op_17_bw="4">
<![CDATA[
if.then557:34 %reg_data_0_V = mux i64 @_ssdm_op_Mux.ap_auto.16i64.i4, i64 %rd_bytes_V_26, i64 %rd_bytes_V_27, i64 %rd_bytes_V_28, i64 %rd_bytes_V_29, i64 %rd_bytes_V_10, i64 %rd_bytes_V_11, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i4 %trunc_ln714

]]></Node>
<StgValue><ssdm name="reg_data_0_V"/></StgValue>
</operation>

<operation id="403" st_id="3" stage="1" lat="1">
<core>Multiplexer</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="579" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="64" op_3_bw="64" op_4_bw="64" op_5_bw="64" op_6_bw="64" op_7_bw="64" op_8_bw="64" op_9_bw="64" op_10_bw="64" op_11_bw="64" op_12_bw="64" op_13_bw="64" op_14_bw="64" op_15_bw="64" op_16_bw="64" op_17_bw="4">
<![CDATA[
if.then557:35 %reg_data_1_V = mux i64 @_ssdm_op_Mux.ap_auto.16i64.i4, i64 %rd_bytes_V_27, i64 %rd_bytes_V_28, i64 %rd_bytes_V_29, i64 %rd_bytes_V_10, i64 %rd_bytes_V_11, i64 %rd_bytes_V_12, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i4 %trunc_ln714

]]></Node>
<StgValue><ssdm name="reg_data_1_V"/></StgValue>
</operation>

<operation id="404" st_id="3" stage="1" lat="1">
<core>Multiplexer</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="64" op_3_bw="64" op_4_bw="64" op_5_bw="64" op_6_bw="64" op_7_bw="64" op_8_bw="64" op_9_bw="64" op_10_bw="64" op_11_bw="64" op_12_bw="64" op_13_bw="64" op_14_bw="64" op_15_bw="64" op_16_bw="64" op_17_bw="4">
<![CDATA[
if.then557:36 %reg_data_2_V = mux i64 @_ssdm_op_Mux.ap_auto.16i64.i4, i64 %rd_bytes_V_28, i64 %rd_bytes_V_29, i64 %rd_bytes_V_10, i64 %rd_bytes_V_11, i64 %rd_bytes_V_12, i64 %rd_bytes_V_13, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i4 %trunc_ln714

]]></Node>
<StgValue><ssdm name="reg_data_2_V"/></StgValue>
</operation>

<operation id="405" st_id="3" stage="1" lat="1">
<core>Multiplexer</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="581" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="64" op_3_bw="64" op_4_bw="64" op_5_bw="64" op_6_bw="64" op_7_bw="64" op_8_bw="64" op_9_bw="64" op_10_bw="64" op_11_bw="64" op_12_bw="64" op_13_bw="64" op_14_bw="64" op_15_bw="64" op_16_bw="64" op_17_bw="4">
<![CDATA[
if.then557:37 %reg_data_3_V = mux i64 @_ssdm_op_Mux.ap_auto.16i64.i4, i64 %rd_bytes_V_29, i64 %rd_bytes_V_10, i64 %rd_bytes_V_11, i64 %rd_bytes_V_12, i64 %rd_bytes_V_13, i64 %rd_bytes_V_14, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i4 %trunc_ln714

]]></Node>
<StgValue><ssdm name="reg_data_3_V"/></StgValue>
</operation>

<operation id="406" st_id="3" stage="1" lat="1">
<core>Multiplexer</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="582" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="64" op_3_bw="64" op_4_bw="64" op_5_bw="64" op_6_bw="64" op_7_bw="64" op_8_bw="64" op_9_bw="64" op_10_bw="64" op_11_bw="64" op_12_bw="64" op_13_bw="64" op_14_bw="64" op_15_bw="64" op_16_bw="64" op_17_bw="4">
<![CDATA[
if.then557:38 %reg_data_4_V = mux i64 @_ssdm_op_Mux.ap_auto.16i64.i4, i64 %rd_bytes_V_10, i64 %rd_bytes_V_11, i64 %rd_bytes_V_12, i64 %rd_bytes_V_13, i64 %rd_bytes_V_14, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i4 %trunc_ln714

]]></Node>
<StgValue><ssdm name="reg_data_4_V"/></StgValue>
</operation>

<operation id="407" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="585" bw="7" op_0_bw="7" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then557:41 %tmp_19 = partselect i7 @_ssdm_op_PartSelect.i7.i8.i32.i32, i8 %DB_idx_load, i32 1, i32 7

]]></Node>
<StgValue><ssdm name="tmp_19"/></StgValue>
</operation>

<operation id="408" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="586" bw="1" op_0_bw="7" op_1_bw="7">
<![CDATA[
if.then557:42 %icmp_ln722 = icmp_ne  i7 %tmp_19, i7 0

]]></Node>
<StgValue><ssdm name="icmp_ln722"/></StgValue>
</operation>

<operation id="409" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="590" bw="6" op_0_bw="6" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then557:46 %tmp_20 = partselect i6 @_ssdm_op_PartSelect.i6.i8.i32.i32, i8 %DB_idx_load, i32 2, i32 7

]]></Node>
<StgValue><ssdm name="tmp_20"/></StgValue>
</operation>

<operation id="410" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="591" bw="1" op_0_bw="6" op_1_bw="6">
<![CDATA[
if.then557:47 %icmp_ln724 = icmp_ne  i6 %tmp_20, i6 0

]]></Node>
<StgValue><ssdm name="icmp_ln724"/></StgValue>
</operation>

<operation id="411" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="593" bw="9" op_0_bw="8">
<![CDATA[
if.then557:49 %zext_ln727 = zext i8 %DB_idx_load

]]></Node>
<StgValue><ssdm name="zext_ln727"/></StgValue>
</operation>

<operation id="412" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="594" bw="9" op_0_bw="8">
<![CDATA[
if.then557:50 %zext_ln727_1 = zext i8 %BV_idx_load_1

]]></Node>
<StgValue><ssdm name="zext_ln727_1"/></StgValue>
</operation>

<operation id="413" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="595" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
if.then557:51 %add_ln727 = add i9 %zext_ln727_1, i9 %zext_ln727

]]></Node>
<StgValue><ssdm name="add_ln727"/></StgValue>
</operation>

<operation id="414" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="596" bw="12" op_0_bw="12" op_1_bw="9" op_2_bw="3">
<![CDATA[
if.then557:52 %shl_ln1 = bitconcatenate i12 @_ssdm_op_BitConcatenate.i12.i9.i3, i9 %add_ln727, i3 0

]]></Node>
<StgValue><ssdm name="shl_ln1"/></StgValue>
</operation>

<operation id="415" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="597" bw="32" op_0_bw="12">
<![CDATA[
if.then557:53 %zext_ln727_2 = zext i12 %shl_ln1

]]></Node>
<StgValue><ssdm name="zext_ln727_2"/></StgValue>
</operation>

<operation id="416" st_id="3" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="598" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then557:54 %add_ln727_1 = add i32 %mFIRST_SHIFTER_11, i32 16

]]></Node>
<StgValue><ssdm name="add_ln727_1"/></StgValue>
</operation>

<operation id="417" st_id="3" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="599" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then557:55 %mFIRST_SHIFTER_6 = add i32 %add_ln727_1, i32 %zext_ln727_2

]]></Node>
<StgValue><ssdm name="mFIRST_SHIFTER_6"/></StgValue>
</operation>

<operation id="418" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="600" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then557:56 %store_ln728 = store i8 3, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln728"/></StgValue>
</operation>

<operation id="419" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="601" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then557:57 %store_ln728 = store i8 2, i8 %st_count

]]></Node>
<StgValue><ssdm name="store_ln728"/></StgValue>
</operation>

<operation id="420" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="602" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then557:58 %store_ln728 = store i32 %mFIRST_SHIFTER_6, i32 %FIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln728"/></StgValue>
</operation>

<operation id="421" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="603" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then557:59 %store_ln728 = store i8 0, i8 %APPEND_DATA_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln728"/></StgValue>
</operation>

<operation id="422" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="605" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
if.then557:61 %store_ln728 = store i64 %reg_data_1_V, i64 %p_Val2_3

]]></Node>
<StgValue><ssdm name="store_ln728"/></StgValue>
</operation>

<operation id="423" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="606" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
if.then557:62 %store_ln728 = store i64 %reg_data_2_V, i64 %p_Val2_2

]]></Node>
<StgValue><ssdm name="store_ln728"/></StgValue>
</operation>

<operation id="424" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="607" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
if.then557:63 %store_ln728 = store i64 %reg_data_3_V, i64 %p_Val2_1

]]></Node>
<StgValue><ssdm name="store_ln728"/></StgValue>
</operation>

<operation id="425" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="608" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
if.then557:64 %store_ln728 = store i64 %reg_data_4_V, i64 %p_Val2_s

]]></Node>
<StgValue><ssdm name="store_ln728"/></StgValue>
</operation>

<operation id="426" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="614" bw="0" op_0_bw="0">
<![CDATA[
if.then557:70 %br_ln728 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln728"/></StgValue>
</operation>

<operation id="427" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="616" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
if.then509:0 %tmpBS_DE_load = load i16 %tmpBS_DE

]]></Node>
<StgValue><ssdm name="tmpBS_DE_load"/></StgValue>
</operation>

<operation id="428" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="672" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then509:56 %icmp_ln675 = icmp_sgt  i32 %mFIRST_SHIFTER_11, i32 512

]]></Node>
<StgValue><ssdm name="icmp_ln675"/></StgValue>
</operation>

<operation id="429" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="673" bw="32" op_0_bw="16">
<![CDATA[
if.then509:57 %zext_ln679 = zext i16 %tmpBS_DE_load

]]></Node>
<StgValue><ssdm name="zext_ln679"/></StgValue>
</operation>

<operation id="430" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="icmp_ln675" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="676" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then532:0 %mFIRST_SHIFTER = add i32 %mFIRST_SHIFTER_11, i32 4294966784

]]></Node>
<StgValue><ssdm name="mFIRST_SHIFTER"/></StgValue>
</operation>

<operation id="431" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="icmp_ln675" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="678" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then532:2 %store_ln680 = store i32 %mFIRST_SHIFTER, i32 %FIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln680"/></StgValue>
</operation>

<operation id="432" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="icmp_ln675" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="679" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then532:3 %store_ln680 = store i1 1, i1 %check_header_wait

]]></Node>
<StgValue><ssdm name="store_ln680"/></StgValue>
</operation>

<operation id="433" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="683" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end540:1 %mFIRST_SHIFTER_5 = load i32 %FIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="mFIRST_SHIFTER_5"/></StgValue>
</operation>

<operation id="434" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="685" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end540:3 %icmp_ln687 = icmp_eq  i32 %mFIRST_SHIFTER_5, i32 8

]]></Node>
<StgValue><ssdm name="icmp_ln687"/></StgValue>
</operation>

<operation id="435" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="686" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.end540:4 %icmp_ln687_1 = icmp_eq  i8 %mbitSize_3, i8 8

]]></Node>
<StgValue><ssdm name="icmp_ln687_1"/></StgValue>
</operation>

<operation id="436" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="687" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end540:5 %and_ln687 = and i1 %icmp_ln687, i1 %icmp_ln687_1

]]></Node>
<StgValue><ssdm name="and_ln687"/></StgValue>
</operation>

<operation id="437" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="691" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end540:9 %br_ln687 = br i1 %and_ln687, void %if.else545, void %if.end540.if.end772_crit_edge

]]></Node>
<StgValue><ssdm name="br_ln687"/></StgValue>
</operation>

<operation id="438" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="and_ln687" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="693" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.else545:0 %icmp_ln693 = icmp_eq  i8 %mbitSize_3, i8 0

]]></Node>
<StgValue><ssdm name="icmp_ln693"/></StgValue>
</operation>

<operation id="439" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="and_ln687" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="694" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.else545:1 %temp_val_6 = sub i32 %mFIRST_SHIFTER_5, i32 %zext_ln679

]]></Node>
<StgValue><ssdm name="temp_val_6"/></StgValue>
</operation>

<operation id="440" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="and_ln687" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="695" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.else545:2 %temp_val_7 = select i1 %icmp_ln693, i32 %mFIRST_SHIFTER_5, i32 %temp_val_6

]]></Node>
<StgValue><ssdm name="temp_val_7"/></StgValue>
</operation>

<operation id="441" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="and_ln687" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="696" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.else545:3 %select_ln174 = select i1 %icmp_ln693, i8 2, i8 0

]]></Node>
<StgValue><ssdm name="select_ln174"/></StgValue>
</operation>

<operation id="442" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="and_ln687" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="697" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.else545:4 %store_ln0 = store i8 4, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="443" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="and_ln687" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="698" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.else545:5 %store_ln0 = store i8 0, i8 %st_count

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="444" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="and_ln687" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="699" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.else545:6 %store_ln693 = store i32 %temp_val_7, i32 %temp_val

]]></Node>
<StgValue><ssdm name="store_ln693"/></StgValue>
</operation>

<operation id="445" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="and_ln687" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="700" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
if.else545:7 %store_ln174 = store i8 %select_ln174, i8 %HD_READ_OFF_1

]]></Node>
<StgValue><ssdm name="store_ln174"/></StgValue>
</operation>

<operation id="446" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="and_ln687" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="701" bw="0" op_0_bw="0">
<![CDATA[
if.else545:8 %br_ln0 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="447" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="and_ln687" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="703" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end540.if.end772_crit_edge:0 %store_ln687 = store i8 4, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln687"/></StgValue>
</operation>

<operation id="448" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="and_ln687" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="704" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end540.if.end772_crit_edge:1 %store_ln687 = store i8 0, i8 %st_count

]]></Node>
<StgValue><ssdm name="store_ln687"/></StgValue>
</operation>

<operation id="449" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="and_ln687" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="705" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end540.if.end772_crit_edge:2 %store_ln687 = store i8 8, i8 %bitSize_1

]]></Node>
<StgValue><ssdm name="store_ln687"/></StgValue>
</operation>

<operation id="450" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="and_ln687" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="706" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.end540.if.end772_crit_edge:3 %store_ln687 = store i32 0, i32 %temp_val

]]></Node>
<StgValue><ssdm name="store_ln687"/></StgValue>
</operation>

<operation id="451" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="and_ln687" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="707" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="0">
<![CDATA[
if.end540.if.end772_crit_edge:4 %store_ln687 = store i32 8, i32 %FIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln687"/></StgValue>
</operation>

<operation id="452" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="and_ln687" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="708" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end540.if.end772_crit_edge:5 %store_ln687 = store i8 1, i8 %APPEND_DATA_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln687"/></StgValue>
</operation>

<operation id="453" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="and_ln687" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="709" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
if.end540.if.end772_crit_edge:6 %store_ln687 = store i8 1, i8 %HD_READ_OFF_1

]]></Node>
<StgValue><ssdm name="store_ln687"/></StgValue>
</operation>

<operation id="454" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="and_ln687" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="710" bw="0" op_0_bw="0">
<![CDATA[
if.end540.if.end772_crit_edge:7 %br_ln687 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln687"/></StgValue>
</operation>

<operation id="455" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="712" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then474:0 %st_count_load_1 = load i8 %st_count

]]></Node>
<StgValue><ssdm name="st_count_load_1"/></StgValue>
</operation>

<operation id="456" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="713" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.then474:1 %st_count_2 = add i8 %st_count_load_1, i8 1

]]></Node>
<StgValue><ssdm name="st_count_2"/></StgValue>
</operation>

<operation id="457" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="714" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.then474:2 %icmp_ln623 = icmp_ugt  i8 %st_count_2, i8 2

]]></Node>
<StgValue><ssdm name="icmp_ln623"/></StgValue>
</operation>

<operation id="458" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="715" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then474:3 %br_ln623 = br i1 %icmp_ln623, void %if.else485, void %if.then480

]]></Node>
<StgValue><ssdm name="br_ln623"/></StgValue>
</operation>

<operation id="459" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="717" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.else485:0 %icmp_ln636 = icmp_eq  i8 %st_count_2, i8 2

]]></Node>
<StgValue><ssdm name="icmp_ln636"/></StgValue>
</operation>

<operation id="460" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="718" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.else485:1 %store_ln636 = store i8 1, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln636"/></StgValue>
</operation>

<operation id="461" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="719" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else485:2 %br_ln636 = br i1 %icmp_ln636, void %fpga_resource_hint.if.else489.1, void %if.else485.if.end772_crit_edge

]]></Node>
<StgValue><ssdm name="br_ln636"/></StgValue>
</operation>

<operation id="462" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="721" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
fpga_resource_hint.if.else489.1:0 %check_header_wait_load_4 = load i1 %check_header_wait

]]></Node>
<StgValue><ssdm name="check_header_wait_load_4"/></StgValue>
</operation>

<operation id="463" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="723" bw="24" op_0_bw="16">
<![CDATA[
fpga_resource_hint.if.else489.1:2 %zext_ln647 = zext i16 %mrunLength_3

]]></Node>
<StgValue><ssdm name="zext_ln647"/></StgValue>
</operation>

<operation id="464" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="724" bw="24" op_0_bw="8">
<![CDATA[
fpga_resource_hint.if.else489.1:3 %zext_ln647_1 = zext i8 %mbitSize_3

]]></Node>
<StgValue><ssdm name="zext_ln647_1"/></StgValue>
</operation>

<operation id="465" st_id="3" stage="3" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="725" bw="24" op_0_bw="24" op_1_bw="24">
<![CDATA[
fpga_resource_hint.if.else489.1:4 %myCount_6 = mul i24 %zext_ln647, i24 %zext_ln647_1

]]></Node>
<StgValue><ssdm name="myCount_6"/></StgValue>
</operation>

<operation id="466" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="729" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
fpga_resource_hint.if.else489.1:8 %icmp_ln648 = icmp_ugt  i32 %mSEC_SHIFTER_13, i32 512

]]></Node>
<StgValue><ssdm name="icmp_ln648"/></StgValue>
</operation>

<operation id="467" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="730" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
fpga_resource_hint.if.else489.1:9 %temp_val_3 = add i32 %mSEC_SHIFTER_13, i32 4294966784

]]></Node>
<StgValue><ssdm name="temp_val_3"/></StgValue>
</operation>

<operation id="468" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="731" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
fpga_resource_hint.if.else489.1:10 %temp_val_4 = select i1 %icmp_ln648, i32 %temp_val_3, i32 %mSEC_SHIFTER_13

]]></Node>
<StgValue><ssdm name="temp_val_4"/></StgValue>
</operation>

<operation id="469" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="732" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
fpga_resource_hint.if.else489.1:11 %check_header_wait_2 = or i1 %icmp_ln648, i1 %check_header_wait_load_4

]]></Node>
<StgValue><ssdm name="check_header_wait_2"/></StgValue>
</operation>

<operation id="470" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="733" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
fpga_resource_hint.if.else489.1:12 %store_ln622 = store i8 %st_count_2, i8 %st_count

]]></Node>
<StgValue><ssdm name="store_ln622"/></StgValue>
</operation>

<operation id="471" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="734" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
fpga_resource_hint.if.else489.1:13 %store_ln648 = store i32 %temp_val_4, i32 %temp_val

]]></Node>
<StgValue><ssdm name="store_ln648"/></StgValue>
</operation>

<operation id="472" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="735" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0" op_3_bw="0">
<![CDATA[
fpga_resource_hint.if.else489.1:14 %store_ln648 = store i1 %check_header_wait_2, i1 %check_header_wait

]]></Node>
<StgValue><ssdm name="store_ln648"/></StgValue>
</operation>

<operation id="473" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="737" bw="0" op_0_bw="0">
<![CDATA[
fpga_resource_hint.if.else489.1:16 %br_ln0 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="474" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="739" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.else485.if.end772_crit_edge:0 %store_ln636 = store i8 2, i8 %st_count

]]></Node>
<StgValue><ssdm name="store_ln636"/></StgValue>
</operation>

<operation id="475" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="740" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.else485.if.end772_crit_edge:1 %store_ln636 = store i32 0, i32 %FIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln636"/></StgValue>
</operation>

<operation id="476" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="741" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.else485.if.end772_crit_edge:2 %store_ln636 = store i8 0, i8 %APPEND_DATA_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln636"/></StgValue>
</operation>

<operation id="477" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="744" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.else485.if.end772_crit_edge:5 %store_ln636 = store i1 0, i1 %first_time_1

]]></Node>
<StgValue><ssdm name="store_ln636"/></StgValue>
</operation>

<operation id="478" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="745" bw="0" op_0_bw="0">
<![CDATA[
if.else485.if.end772_crit_edge:6 %br_ln636 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln636"/></StgValue>
</operation>

<operation id="479" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="750" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then480:3 %store_ln635 = store i8 4, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln635"/></StgValue>
</operation>

<operation id="480" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="751" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then480:4 %store_ln635 = store i8 0, i8 %st_count

]]></Node>
<StgValue><ssdm name="store_ln635"/></StgValue>
</operation>

<operation id="481" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="753" bw="0" op_0_bw="0">
<![CDATA[
if.then480:6 %br_ln635 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln635"/></StgValue>
</operation>

<operation id="482" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="755" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then358:0 %st_count_load = load i8 %st_count

]]></Node>
<StgValue><ssdm name="st_count_load"/></StgValue>
</operation>

<operation id="483" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="756" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.then358:1 %st_count_1 = add i8 %st_count_load, i8 1

]]></Node>
<StgValue><ssdm name="st_count_1"/></StgValue>
</operation>

<operation id="484" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="757" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.then358:2 %icmp_ln545 = icmp_ugt  i8 %st_count_1, i8 2

]]></Node>
<StgValue><ssdm name="icmp_ln545"/></StgValue>
</operation>

<operation id="485" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="758" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then358:3 %br_ln545 = br i1 %icmp_ln545, void %if.else390, void %if.then364

]]></Node>
<StgValue><ssdm name="br_ln545"/></StgValue>
</operation>

<operation id="486" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="760" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.else390:0 %icmp_ln579 = icmp_eq  i8 %st_count_1, i8 2

]]></Node>
<StgValue><ssdm name="icmp_ln579"/></StgValue>
</operation>

<operation id="487" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="761" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.else390:1 %store_ln579 = store i8 2, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln579"/></StgValue>
</operation>

<operation id="488" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="762" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else390:2 %br_ln579 = br i1 %icmp_ln579, void %fpga_resource_hint.if.else425.2, void %fpga_resource_hint.if.then393.3

]]></Node>
<StgValue><ssdm name="br_ln579"/></StgValue>
</operation>

<operation id="489" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="764" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
fpga_resource_hint.if.else425.2:0 %BV_Width_load = load i8 %BV_Width

]]></Node>
<StgValue><ssdm name="BV_Width_load"/></StgValue>
</operation>

<operation id="490" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="765" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
fpga_resource_hint.if.else425.2:1 %PGW_load = load i8 %PGW

]]></Node>
<StgValue><ssdm name="PGW_load"/></StgValue>
</operation>

<operation id="491" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="766" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
fpga_resource_hint.if.else425.2:2 %PW_load = load i8 %PW

]]></Node>
<StgValue><ssdm name="PW_load"/></StgValue>
</operation>

<operation id="492" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="767" bw="7" op_0_bw="8">
<![CDATA[
fpga_resource_hint.if.else425.2:3 %trunc_ln603 = trunc i8 %PGW_load

]]></Node>
<StgValue><ssdm name="trunc_ln603"/></StgValue>
</operation>

<operation id="493" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="768" bw="7" op_0_bw="8">
<![CDATA[
fpga_resource_hint.if.else425.2:4 %trunc_ln603_1 = trunc i8 %PW_load

]]></Node>
<StgValue><ssdm name="trunc_ln603_1"/></StgValue>
</operation>

<operation id="494" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="769" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
fpga_resource_hint.if.else425.2:5 %add_ln603 = add i7 %trunc_ln603, i7 %trunc_ln603_1

]]></Node>
<StgValue><ssdm name="add_ln603"/></StgValue>
</operation>

<operation id="495" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="770" bw="64" op_0_bw="7">
<![CDATA[
fpga_resource_hint.if.else425.2:6 %zext_ln603 = zext i7 %add_ln603

]]></Node>
<StgValue><ssdm name="zext_ln603"/></StgValue>
</operation>

<operation id="496" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="771" bw="7" op_0_bw="7" op_1_bw="64" op_2_bw="64">
<![CDATA[
fpga_resource_hint.if.else425.2:7 %ClosestFixedBitsMap_addr = getelementptr i7 %ClosestFixedBitsMap, i64 0, i64 %zext_ln603

]]></Node>
<StgValue><ssdm name="ClosestFixedBitsMap_addr"/></StgValue>
</operation>

<operation id="497" st_id="3" stage="2" lat="2">
<core>ROM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="772" bw="7" op_0_bw="7">
<![CDATA[
fpga_resource_hint.if.else425.2:8 %CLBW_1 = load i7 %ClosestFixedBitsMap_addr

]]></Node>
<StgValue><ssdm name="CLBW_1"/></StgValue>
</operation>

<operation id="498" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="775" bw="24" op_0_bw="16">
<![CDATA[
fpga_resource_hint.if.else425.2:11 %zext_ln604 = zext i16 %mrunLength_3

]]></Node>
<StgValue><ssdm name="zext_ln604"/></StgValue>
</operation>

<operation id="499" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="776" bw="24" op_0_bw="8">
<![CDATA[
fpga_resource_hint.if.else425.2:12 %zext_ln604_1 = zext i8 %mbitSize_3

]]></Node>
<StgValue><ssdm name="zext_ln604_1"/></StgValue>
</operation>

<operation id="500" st_id="3" stage="3" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="777" bw="24" op_0_bw="24" op_1_bw="24">
<![CDATA[
fpga_resource_hint.if.else425.2:13 %myCount_5 = mul i24 %zext_ln604, i24 %zext_ln604_1

]]></Node>
<StgValue><ssdm name="myCount_5"/></StgValue>
</operation>

<operation id="501" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="781" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
fpga_resource_hint.if.else425.2:17 %BV_Bits_1 = shl i8 %BV_Width_load, i8 3

]]></Node>
<StgValue><ssdm name="BV_Bits_1"/></StgValue>
</operation>

<operation id="502" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="782" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
fpga_resource_hint.if.else425.2:18 %mSEC_SHIFTER_11 = add i32 %mSEC_SHIFTER_13, i32 16

]]></Node>
<StgValue><ssdm name="mSEC_SHIFTER_11"/></StgValue>
</operation>

<operation id="503" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="783" bw="1520" op_0_bw="1520" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
fpga_resource_hint.if.else425.2:19 %r_V_10 = partselect i1520 @_ssdm_op_PartSelect.i1520.i1536.i32.i32, i1536 %headerProc_V_8, i32 16, i32 1535

]]></Node>
<StgValue><ssdm name="r_V_10"/></StgValue>
</operation>

<operation id="504" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="784" bw="1536" op_0_bw="1520">
<![CDATA[
fpga_resource_hint.if.else425.2:20 %zext_ln1669_1 = zext i1520 %r_V_10

]]></Node>
<StgValue><ssdm name="zext_ln1669_1"/></StgValue>
</operation>

<operation id="505" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="795" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
fpga_resource_hint.if.else425.2:31 %store_ln544 = store i8 %st_count_1, i8 %st_count

]]></Node>
<StgValue><ssdm name="store_ln544"/></StgValue>
</operation>

<operation id="506" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="796" bw="0" op_0_bw="1536" op_1_bw="1536" op_2_bw="0" op_3_bw="0">
<![CDATA[
fpga_resource_hint.if.else425.2:32 %store_ln1669 = store i1536 %zext_ln1669_1, i1536 %p_Val2_10

]]></Node>
<StgValue><ssdm name="store_ln1669"/></StgValue>
</operation>

<operation id="507" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="797" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
fpga_resource_hint.if.else425.2:33 %store_ln611 = store i32 %mSEC_SHIFTER_11, i32 %mFIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln611"/></StgValue>
</operation>

<operation id="508" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="798" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0" op_3_bw="0">
<![CDATA[
fpga_resource_hint.if.else425.2:34 %store_ln0 = store i1 1, i1 %fPLL_2

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="509" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="805" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
fpga_resource_hint.if.else425.2:41 %store_ln605 = store i8 %BV_Bits_1, i8 %BV_Bits

]]></Node>
<StgValue><ssdm name="store_ln605"/></StgValue>
</operation>

<operation id="510" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="806" bw="0" op_0_bw="0">
<![CDATA[
fpga_resource_hint.if.else425.2:42 %br_ln0 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="511" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="808" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
fpga_resource_hint.if.then393.3:0 %BV_Bits_load = load i8 %BV_Bits

]]></Node>
<StgValue><ssdm name="BV_Bits_load"/></StgValue>
</operation>

<operation id="512" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="809" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
fpga_resource_hint.if.then393.3:1 %CLBW_load = load i8 %CLBW

]]></Node>
<StgValue><ssdm name="CLBW_load"/></StgValue>
</operation>

<operation id="513" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="814" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
fpga_resource_hint.if.then393.3:6 %check_header_wait_load_3 = load i1 %check_header_wait

]]></Node>
<StgValue><ssdm name="check_header_wait_load_3"/></StgValue>
</operation>

<operation id="514" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="815" bw="32" op_0_bw="8">
<![CDATA[
fpga_resource_hint.if.then393.3:7 %zext_ln583 = zext i8 %BV_Bits_load

]]></Node>
<StgValue><ssdm name="zext_ln583"/></StgValue>
</operation>

<operation id="515" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="846" bw="16" op_0_bw="8">
<![CDATA[
fpga_resource_hint.if.then393.3:38 %zext_ln588 = zext i8 %PLL

]]></Node>
<StgValue><ssdm name="zext_ln588"/></StgValue>
</operation>

<operation id="516" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="847" bw="16" op_0_bw="8">
<![CDATA[
fpga_resource_hint.if.then393.3:39 %zext_ln588_1 = zext i8 %CLBW_load

]]></Node>
<StgValue><ssdm name="zext_ln588_1"/></StgValue>
</operation>

<operation id="517" st_id="3" stage="2" lat="2">
<core>Mul_DSP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="848" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
fpga_resource_hint.if.then393.3:40 %patchPC_mul_3 = mul i16 %zext_ln588, i16 %zext_ln588_1

]]></Node>
<StgValue><ssdm name="patchPC_mul_3"/></StgValue>
</operation>

<operation id="518" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="852" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
fpga_resource_hint.if.then393.3:44 %mSEC_SHIFTER_10 = add i32 %mSEC_SHIFTER_13, i32 %zext_ln583

]]></Node>
<StgValue><ssdm name="mSEC_SHIFTER_10"/></StgValue>
</operation>

<operation id="519" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="853" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
fpga_resource_hint.if.then393.3:45 %icmp_ln591 = icmp_ugt  i32 %mSEC_SHIFTER_10, i32 512

]]></Node>
<StgValue><ssdm name="icmp_ln591"/></StgValue>
</operation>

<operation id="520" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="854" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
fpga_resource_hint.if.then393.3:46 %temp_val_1 = add i32 %mSEC_SHIFTER_10, i32 4294966784

]]></Node>
<StgValue><ssdm name="temp_val_1"/></StgValue>
</operation>

<operation id="521" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="855" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
fpga_resource_hint.if.then393.3:47 %temp_val_2 = select i1 %icmp_ln591, i32 %temp_val_1, i32 %mSEC_SHIFTER_10

]]></Node>
<StgValue><ssdm name="temp_val_2"/></StgValue>
</operation>

<operation id="522" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="856" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
fpga_resource_hint.if.then393.3:48 %check_header_wait_1 = or i1 %icmp_ln591, i1 %check_header_wait_load_3

]]></Node>
<StgValue><ssdm name="check_header_wait_1"/></StgValue>
</operation>

<operation id="523" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="857" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
fpga_resource_hint.if.then393.3:49 %store_ln600 = store i8 2, i8 %st_count

]]></Node>
<StgValue><ssdm name="store_ln600"/></StgValue>
</operation>

<operation id="524" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="858" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
fpga_resource_hint.if.then393.3:50 %store_ln600 = store i32 %mSEC_SHIFTER_10, i32 %mFIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln600"/></StgValue>
</operation>

<operation id="525" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="859" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
fpga_resource_hint.if.then393.3:51 %store_ln600 = store i32 %temp_val_2, i32 %temp_val

]]></Node>
<StgValue><ssdm name="store_ln600"/></StgValue>
</operation>

<operation id="526" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="860" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0" op_3_bw="0">
<![CDATA[
fpga_resource_hint.if.then393.3:52 %store_ln600 = store i1 %check_header_wait_1, i1 %check_header_wait

]]></Node>
<StgValue><ssdm name="store_ln600"/></StgValue>
</operation>

<operation id="527" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="864" bw="0" op_0_bw="0">
<![CDATA[
fpga_resource_hint.if.then393.3:56 %br_ln600 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln600"/></StgValue>
</operation>

<operation id="528" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="892" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end387:4 %store_ln578 = store i8 4, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln578"/></StgValue>
</operation>

<operation id="529" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="893" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end387:5 %store_ln578 = store i8 0, i8 %st_count

]]></Node>
<StgValue><ssdm name="store_ln578"/></StgValue>
</operation>

<operation id="530" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="896" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end387:8 %store_ln578 = store i32 0, i32 %FIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln578"/></StgValue>
</operation>

<operation id="531" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="897" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end387:9 %store_ln578 = store i8 0, i8 %APPEND_DATA_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln578"/></StgValue>
</operation>

<operation id="532" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="900" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end387:12 %store_ln578 = store i1 0, i1 %first_time_1

]]></Node>
<StgValue><ssdm name="store_ln578"/></StgValue>
</operation>

<operation id="533" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="903" bw="0" op_0_bw="0">
<![CDATA[
if.end387:15 %br_ln578 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln578"/></StgValue>
</operation>

<operation id="534" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="905" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
if.then757:0 %HD_COUNTS_load = load i32 %HD_COUNTS

]]></Node>
<StgValue><ssdm name="HD_COUNTS_load"/></StgValue>
</operation>

<operation id="535" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="906" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then757:1 %icmp_ln825 = icmp_ult  i32 %HD_COUNTS_load, i32 3585

]]></Node>
<StgValue><ssdm name="icmp_ln825"/></StgValue>
</operation>

<operation id="536" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="907" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then757:2 %HD_COUNTS_3 = add i32 %HD_COUNTS_load, i32 4294966784

]]></Node>
<StgValue><ssdm name="HD_COUNTS_3"/></StgValue>
</operation>

<operation id="537" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="908" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.then757:3 %select_ln825 = select i1 %icmp_ln825, i8 7, i8 6

]]></Node>
<StgValue><ssdm name="select_ln825"/></StgValue>
</operation>

<operation id="538" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="909" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.then757:4 %HD_COUNTS_4 = select i1 %icmp_ln825, i32 0, i32 %HD_COUNTS_3

]]></Node>
<StgValue><ssdm name="HD_COUNTS_4"/></StgValue>
</operation>

<operation id="539" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="910" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then757:5 %store_ln834 = store i8 %select_ln825, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln834"/></StgValue>
</operation>

<operation id="540" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="911" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then757:6 %store_ln834 = store i32 %HD_COUNTS_4, i32 %HD_COUNTS

]]></Node>
<StgValue><ssdm name="store_ln834"/></StgValue>
</operation>

<operation id="541" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="912" bw="0" op_0_bw="0">
<![CDATA[
if.then757:7 %br_ln834 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln834"/></StgValue>
</operation>

<operation id="542" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="914" bw="2" op_0_bw="2" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then211:0 %state_1 = partselect i2 @_ssdm_op_PartSelect.i2.i1536.i32.i32, i1536 %headerProc_V_8, i32 6, i32 7

]]></Node>
<StgValue><ssdm name="state_1"/></StgValue>
</operation>

<operation id="543" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="915" bw="8" op_0_bw="2">
<![CDATA[
if.then211:1 %zext_ln358 = zext i2 %state_1

]]></Node>
<StgValue><ssdm name="zext_ln358"/></StgValue>
</operation>

<operation id="544" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="916" bw="8" op_0_bw="8" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then211:2 %tmp_4 = partselect i8 @_ssdm_op_PartSelect.i8.i1536.i32.i32, i1536 %headerProc_V_8, i32 8, i32 15

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="545" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="917" bw="1" op_0_bw="1536">
<![CDATA[
if.then211:3 %trunc_ln458 = trunc i1536 %headerProc_V_8

]]></Node>
<StgValue><ssdm name="trunc_ln458"/></StgValue>
</operation>

<operation id="546" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="918" bw="9" op_0_bw="9" op_1_bw="1" op_2_bw="8">
<![CDATA[
if.then211:4 %tmp_5 = bitconcatenate i9 @_ssdm_op_BitConcatenate.i9.i1.i8, i1 %trunc_ln458, i8 %tmp_4

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="547" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="919" bw="10" op_0_bw="9">
<![CDATA[
if.then211:5 %zext_ln458 = zext i9 %tmp_5

]]></Node>
<StgValue><ssdm name="zext_ln458"/></StgValue>
</operation>

<operation id="548" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="920" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
if.then211:6 %mrunLength_4 = add i10 %zext_ln458, i10 1

]]></Node>
<StgValue><ssdm name="mrunLength_4"/></StgValue>
</operation>

<operation id="549" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="921" bw="16" op_0_bw="10">
<![CDATA[
if.then211:7 %zext_ln138 = zext i10 %mrunLength_4

]]></Node>
<StgValue><ssdm name="zext_ln138"/></StgValue>
</operation>

<operation id="550" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="922" bw="5" op_0_bw="5" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then211:8 %tmp_6 = partselect i5 @_ssdm_op_PartSelect.i5.i1536.i32.i32, i1536 %headerProc_V_8, i32 1, i32 5

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="551" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="923" bw="1" op_0_bw="5" op_1_bw="5">
<![CDATA[
if.then211:9 %icmp_ln461 = icmp_eq  i5 %tmp_6, i5 0

]]></Node>
<StgValue><ssdm name="icmp_ln461"/></StgValue>
</operation>

<operation id="552" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="924" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then211:10 %br_ln461 = br i1 %icmp_ln461, void %cond.true, void %cond.end

]]></Node>
<StgValue><ssdm name="br_ln461"/></StgValue>
</operation>

<operation id="553" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="icmp_ln461" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="926" bw="64" op_0_bw="5">
<![CDATA[
cond.true:0 %zext_ln461 = zext i5 %tmp_6

]]></Node>
<StgValue><ssdm name="zext_ln461"/></StgValue>
</operation>

<operation id="554" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="icmp_ln461" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="927" bw="5" op_0_bw="7" op_1_bw="64" op_2_bw="64">
<![CDATA[
cond.true:1 %NDelta_BitMap_addr = getelementptr i7 %NDelta_BitMap, i64 0, i64 %zext_ln461

]]></Node>
<StgValue><ssdm name="NDelta_BitMap_addr"/></StgValue>
</operation>

<operation id="555" st_id="3" stage="2" lat="2">
<core>ROM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="icmp_ln461" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="928" bw="7" op_0_bw="5">
<![CDATA[
cond.true:2 %NDelta_BitMap_load = load i5 %NDelta_BitMap_addr

]]></Node>
<StgValue><ssdm name="NDelta_BitMap_load"/></StgValue>
</operation>

<operation id="556" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="933" bw="5" op_0_bw="5" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
cond.end:2 %tmp_13 = partselect i5 @_ssdm_op_PartSelect.i5.i1536.i32.i32, i1536 %headerProc_V_8, i32 16, i32 20

]]></Node>
<StgValue><ssdm name="tmp_13"/></StgValue>
</operation>

<operation id="557" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="934" bw="64" op_0_bw="5">
<![CDATA[
cond.end:3 %zext_ln668 = zext i5 %tmp_13

]]></Node>
<StgValue><ssdm name="zext_ln668"/></StgValue>
</operation>

<operation id="558" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="935" bw="5" op_0_bw="7" op_1_bw="64" op_2_bw="64">
<![CDATA[
cond.end:4 %NDelta_BitMap_addr_1 = getelementptr i7 %NDelta_BitMap, i64 0, i64 %zext_ln668

]]></Node>
<StgValue><ssdm name="NDelta_BitMap_addr_1"/></StgValue>
</operation>

<operation id="559" st_id="3" stage="2" lat="2">
<core>ROM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="936" bw="7" op_0_bw="5">
<![CDATA[
cond.end:5 %PW_1 = load i5 %NDelta_BitMap_addr_1

]]></Node>
<StgValue><ssdm name="PW_1"/></StgValue>
</operation>

<operation id="560" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="938" bw="3" op_0_bw="3" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
cond.end:7 %tmp_14 = partselect i3 @_ssdm_op_PartSelect.i3.i1536.i32.i32, i1536 %headerProc_V_8, i32 29, i32 31

]]></Node>
<StgValue><ssdm name="tmp_14"/></StgValue>
</operation>

<operation id="561" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="939" bw="4" op_0_bw="3">
<![CDATA[
cond.end:8 %zext_ln465 = zext i3 %tmp_14

]]></Node>
<StgValue><ssdm name="zext_ln465"/></StgValue>
</operation>

<operation id="562" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="940" bw="4" op_0_bw="4" op_1_bw="4">
<![CDATA[
cond.end:9 %PGW_1 = add i4 %zext_ln465, i4 1

]]></Node>
<StgValue><ssdm name="PGW_1"/></StgValue>
</operation>

<operation id="563" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="941" bw="8" op_0_bw="4">
<![CDATA[
cond.end:10 %zext_ln202 = zext i4 %PGW_1

]]></Node>
<StgValue><ssdm name="zext_ln202"/></StgValue>
</operation>

<operation id="564" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="942" bw="5" op_0_bw="5" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
cond.end:11 %PLL_2 = partselect i5 @_ssdm_op_PartSelect.i5.i1536.i32.i32, i1536 %headerProc_V_8, i32 24, i32 28

]]></Node>
<StgValue><ssdm name="PLL_2"/></StgValue>
</operation>

<operation id="565" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="943" bw="8" op_0_bw="5">
<![CDATA[
cond.end:12 %zext_ln466 = zext i5 %PLL_2

]]></Node>
<StgValue><ssdm name="zext_ln466"/></StgValue>
</operation>

<operation id="566" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="944" bw="3" op_0_bw="3" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
cond.end:13 %tmp_15 = partselect i3 @_ssdm_op_PartSelect.i3.i1536.i32.i32, i1536 %headerProc_V_8, i32 21, i32 23

]]></Node>
<StgValue><ssdm name="tmp_15"/></StgValue>
</operation>

<operation id="567" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="945" bw="4" op_0_bw="3">
<![CDATA[
cond.end:14 %zext_ln467 = zext i3 %tmp_15

]]></Node>
<StgValue><ssdm name="zext_ln467"/></StgValue>
</operation>

<operation id="568" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="946" bw="4" op_0_bw="4" op_1_bw="4">
<![CDATA[
cond.end:15 %BV_Width_1 = add i4 %zext_ln467, i4 1

]]></Node>
<StgValue><ssdm name="BV_Width_1"/></StgValue>
</operation>

<operation id="569" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="947" bw="8" op_0_bw="4">
<![CDATA[
cond.end:16 %zext_ln200 = zext i4 %BV_Width_1

]]></Node>
<StgValue><ssdm name="zext_ln200"/></StgValue>
</operation>

<operation id="570" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="948" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
cond.end:17 %icmp_ln1019_2 = icmp_eq  i2 %state_1, i2 0

]]></Node>
<StgValue><ssdm name="icmp_ln1019_2"/></StgValue>
</operation>

<operation id="571" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="949" bw="1520" op_0_bw="1520" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
cond.end:18 %r_V_5 = partselect i1520 @_ssdm_op_PartSelect.i1520.i1536.i32.i32, i1536 %headerProc_V_8, i32 16, i32 1535

]]></Node>
<StgValue><ssdm name="r_V_5"/></StgValue>
</operation>

<operation id="572" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="950" bw="1536" op_0_bw="1520">
<![CDATA[
cond.end:19 %zext_ln1669 = zext i1520 %r_V_5

]]></Node>
<StgValue><ssdm name="zext_ln1669"/></StgValue>
</operation>

<operation id="573" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="951" bw="1536" op_0_bw="1" op_1_bw="1536" op_2_bw="1536">
<![CDATA[
cond.end:20 %headerProc_V_9 = select i1 %icmp_ln1019_2, i1536 %headerProc_V_8, i1536 %zext_ln1669

]]></Node>
<StgValue><ssdm name="headerProc_V_9"/></StgValue>
</operation>

<operation id="574" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="952" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
cond.end:21 %select_ln469_1 = select i1 %icmp_ln1019_2, i32 8, i32 16

]]></Node>
<StgValue><ssdm name="select_ln469_1"/></StgValue>
</operation>

<operation id="575" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="953" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
cond.end:22 %mSEC_SHIFTER = add i32 %select_ln469_1, i32 %mSEC_SHIFTER_13

]]></Node>
<StgValue><ssdm name="mSEC_SHIFTER"/></StgValue>
</operation>

<operation id="576" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="954" bw="8" op_0_bw="1536">
<![CDATA[
cond.end:23 %rd_bytes_V_30 = trunc i1536 %headerProc_V_9

]]></Node>
<StgValue><ssdm name="rd_bytes_V_30"/></StgValue>
</operation>

<operation id="577" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="956" bw="8" op_0_bw="8" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
cond.end:25 %rd_bytes_V_31 = partselect i8 @_ssdm_op_PartSelect.i8.i1536.i32.i32, i1536 %headerProc_V_9, i32 8, i32 15

]]></Node>
<StgValue><ssdm name="rd_bytes_V_31"/></StgValue>
</operation>

<operation id="578" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="957" bw="64" op_0_bw="8">
<![CDATA[
cond.end:26 %zext_ln358_5 = zext i8 %rd_bytes_V_31

]]></Node>
<StgValue><ssdm name="zext_ln358_5"/></StgValue>
</operation>

<operation id="579" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="958" bw="8" op_0_bw="8" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
cond.end:27 %rd_bytes_V_32 = partselect i8 @_ssdm_op_PartSelect.i8.i1536.i32.i32, i1536 %headerProc_V_9, i32 16, i32 23

]]></Node>
<StgValue><ssdm name="rd_bytes_V_32"/></StgValue>
</operation>

<operation id="580" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="959" bw="64" op_0_bw="8">
<![CDATA[
cond.end:28 %zext_ln358_6 = zext i8 %rd_bytes_V_32

]]></Node>
<StgValue><ssdm name="zext_ln358_6"/></StgValue>
</operation>

<operation id="581" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="960" bw="8" op_0_bw="8" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
cond.end:29 %rd_bytes_V_33 = partselect i8 @_ssdm_op_PartSelect.i8.i1536.i32.i32, i1536 %headerProc_V_9, i32 24, i32 31

]]></Node>
<StgValue><ssdm name="rd_bytes_V_33"/></StgValue>
</operation>

<operation id="582" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="961" bw="64" op_0_bw="8">
<![CDATA[
cond.end:30 %zext_ln358_7 = zext i8 %rd_bytes_V_33

]]></Node>
<StgValue><ssdm name="zext_ln358_7"/></StgValue>
</operation>

<operation id="583" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="962" bw="8" op_0_bw="8" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
cond.end:31 %rd_bytes_V_34 = partselect i8 @_ssdm_op_PartSelect.i8.i1536.i32.i32, i1536 %headerProc_V_9, i32 32, i32 39

]]></Node>
<StgValue><ssdm name="rd_bytes_V_34"/></StgValue>
</operation>

<operation id="584" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="963" bw="64" op_0_bw="8">
<![CDATA[
cond.end:32 %zext_ln358_8 = zext i8 %rd_bytes_V_34

]]></Node>
<StgValue><ssdm name="zext_ln358_8"/></StgValue>
</operation>

<operation id="585" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="964" bw="8" op_0_bw="8" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
cond.end:33 %rd_bytes_V_20 = partselect i8 @_ssdm_op_PartSelect.i8.i1536.i32.i32, i1536 %headerProc_V_9, i32 40, i32 47

]]></Node>
<StgValue><ssdm name="rd_bytes_V_20"/></StgValue>
</operation>

<operation id="586" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="965" bw="64" op_0_bw="8">
<![CDATA[
cond.end:34 %zext_ln358_9 = zext i8 %rd_bytes_V_20

]]></Node>
<StgValue><ssdm name="zext_ln358_9"/></StgValue>
</operation>

<operation id="587" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="966" bw="8" op_0_bw="8" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
cond.end:35 %rd_bytes_V_21 = partselect i8 @_ssdm_op_PartSelect.i8.i1536.i32.i32, i1536 %headerProc_V_9, i32 48, i32 55

]]></Node>
<StgValue><ssdm name="rd_bytes_V_21"/></StgValue>
</operation>

<operation id="588" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="967" bw="64" op_0_bw="8">
<![CDATA[
cond.end:36 %zext_ln358_10 = zext i8 %rd_bytes_V_21

]]></Node>
<StgValue><ssdm name="zext_ln358_10"/></StgValue>
</operation>

<operation id="589" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="968" bw="8" op_0_bw="8" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
cond.end:37 %rd_bytes_V_22 = partselect i8 @_ssdm_op_PartSelect.i8.i1536.i32.i32, i1536 %headerProc_V_9, i32 56, i32 63

]]></Node>
<StgValue><ssdm name="rd_bytes_V_22"/></StgValue>
</operation>

<operation id="590" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="969" bw="64" op_0_bw="8">
<![CDATA[
cond.end:38 %zext_ln358_11 = zext i8 %rd_bytes_V_22

]]></Node>
<StgValue><ssdm name="zext_ln358_11"/></StgValue>
</operation>

<operation id="591" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="970" bw="8" op_0_bw="8" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
cond.end:39 %rd_bytes_V_23 = partselect i8 @_ssdm_op_PartSelect.i8.i1536.i32.i32, i1536 %headerProc_V_9, i32 64, i32 71

]]></Node>
<StgValue><ssdm name="rd_bytes_V_23"/></StgValue>
</operation>

<operation id="592" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="971" bw="64" op_0_bw="8">
<![CDATA[
cond.end:40 %zext_ln358_12 = zext i8 %rd_bytes_V_23

]]></Node>
<StgValue><ssdm name="zext_ln358_12"/></StgValue>
</operation>

<operation id="593" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="972" bw="8" op_0_bw="8" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
cond.end:41 %rd_bytes_V_24 = partselect i8 @_ssdm_op_PartSelect.i8.i1536.i32.i32, i1536 %headerProc_V_9, i32 72, i32 79

]]></Node>
<StgValue><ssdm name="rd_bytes_V_24"/></StgValue>
</operation>

<operation id="594" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="973" bw="64" op_0_bw="8">
<![CDATA[
cond.end:42 %zext_ln358_13 = zext i8 %rd_bytes_V_24

]]></Node>
<StgValue><ssdm name="zext_ln358_13"/></StgValue>
</operation>

<operation id="595" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="974" bw="1" op_0_bw="1" op_1_bw="1536" op_2_bw="32">
<![CDATA[
cond.end:43 %tmp_16 = bitselect i1 @_ssdm_op_BitSelect.i1.i1536.i32, i1536 %headerProc_V_9, i32 7

]]></Node>
<StgValue><ssdm name="tmp_16"/></StgValue>
</operation>

<operation id="596" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="975" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cond.end:44 %br_ln484 = br i1 %tmp_16, void %cond.end.if.end772_crit_edge, void %cond.false272

]]></Node>
<StgValue><ssdm name="br_ln484"/></StgValue>
</operation>

<operation id="597" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="977" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:0 %store_ln484 = store i8 %zext_ln358, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="598" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="978" bw="0" op_0_bw="1536" op_1_bw="1536" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:1 %store_ln484 = store i1536 %headerProc_V_9, i1536 %p_Val2_10

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="599" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="979" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:2 %store_ln484 = store i32 %mSEC_SHIFTER, i32 %mFIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="600" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="980" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:3 %store_ln484 = store i32 0, i32 %mSEC_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="601" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="981" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:4 %store_ln484 = store i16 %zext_ln138, i16 %SRrunLength

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="602" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="983" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:6 %store_ln484 = store i32 0, i32 %myShift_1

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="603" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="984" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:7 %store_ln484 = store i16 %zext_ln138, i16 %runLength_1

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="604" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="985" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:8 %store_ln484 = store i64 %zext_ln358_13, i64 %rd_bytes_V_4

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="605" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="986" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:9 %store_ln484 = store i64 %zext_ln358_12, i64 %rd_bytes_V_3

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="606" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="987" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:10 %store_ln484 = store i64 %zext_ln358_11, i64 %rd_bytes_V_2

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="607" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="988" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:11 %store_ln484 = store i64 %zext_ln358_10, i64 %rd_bytes_V_1

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="608" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="989" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:12 %store_ln484 = store i64 %zext_ln358_9, i64 %rd_bytes_V

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="609" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="990" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:13 %store_ln484 = store i64 %zext_ln358_8, i64 %p_Val2_9

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="610" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="991" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:14 %store_ln484 = store i64 %zext_ln358_7, i64 %p_Val2_8

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="611" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="992" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:15 %store_ln484 = store i64 %zext_ln358_6, i64 %p_Val2_7

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="612" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="993" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:16 %store_ln484 = store i64 %zext_ln358_5, i64 %p_Val2_6

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="613" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="995" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:18 %store_ln484 = store i8 %zext_ln358, i8 %Datadec_type_V_1

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="614" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="996" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:19 %store_ln484 = store i1 0, i1 %fPLL_2

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="615" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="998" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:21 %store_ln484 = store i8 %zext_ln202, i8 %PGW

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="616" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="999" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:22 %store_ln484 = store i8 %zext_ln200, i8 %BV_Width

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="617" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1000" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:23 %store_ln484 = store i8 0, i8 %BV_idx

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="618" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1001" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:24 %store_ln484 = store i8 %zext_ln466, i8 %D_PLL_1

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="619" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1002" bw="0" op_0_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:25 %br_ln484 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln484"/></StgValue>
</operation>

<operation id="620" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1004" bw="1" op_0_bw="1" op_1_bw="1536" op_2_bw="32">
<![CDATA[
cond.false272:0 %tmp_25 = bitselect i1 @_ssdm_op_BitSelect.i1.i1536.i32, i1536 %headerProc_V_9, i32 15

]]></Node>
<StgValue><ssdm name="tmp_25"/></StgValue>
</operation>

<operation id="621" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1005" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cond.false272:1 %br_ln485 = br i1 %tmp_25, void %cond.false272.if.end772_crit_edge, void %cond.false277

]]></Node>
<StgValue><ssdm name="br_ln485"/></StgValue>
</operation>

<operation id="622" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1007" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:0 %store_ln485 = store i8 %zext_ln358, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="623" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1008" bw="0" op_0_bw="1536" op_1_bw="1536" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:1 %store_ln485 = store i1536 %headerProc_V_9, i1536 %p_Val2_10

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="624" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1009" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:2 %store_ln485 = store i32 %mSEC_SHIFTER, i32 %mFIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="625" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1010" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:3 %store_ln485 = store i32 0, i32 %mSEC_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="626" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1011" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:4 %store_ln485 = store i16 %zext_ln138, i16 %SRrunLength

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="627" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1013" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:6 %store_ln485 = store i32 0, i32 %myShift_1

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="628" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1014" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:7 %store_ln485 = store i16 %zext_ln138, i16 %runLength_1

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="629" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1015" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:8 %store_ln485 = store i64 %zext_ln358_13, i64 %rd_bytes_V_4

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="630" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1016" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:9 %store_ln485 = store i64 %zext_ln358_12, i64 %rd_bytes_V_3

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="631" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1017" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:10 %store_ln485 = store i64 %zext_ln358_11, i64 %rd_bytes_V_2

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="632" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1018" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:11 %store_ln485 = store i64 %zext_ln358_10, i64 %rd_bytes_V_1

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="633" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1019" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:12 %store_ln485 = store i64 %zext_ln358_9, i64 %rd_bytes_V

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="634" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1020" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:13 %store_ln485 = store i64 %zext_ln358_8, i64 %p_Val2_9

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="635" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1021" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:14 %store_ln485 = store i64 %zext_ln358_7, i64 %p_Val2_8

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="636" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1022" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:15 %store_ln485 = store i64 %zext_ln358_6, i64 %p_Val2_7

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="637" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1023" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:16 %store_ln485 = store i64 %zext_ln358_5, i64 %p_Val2_6

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="638" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1025" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:18 %store_ln485 = store i8 %zext_ln358, i8 %Datadec_type_V_1

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="639" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1026" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:19 %store_ln485 = store i1 0, i1 %fPLL_2

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="640" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1028" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:21 %store_ln485 = store i8 %zext_ln202, i8 %PGW

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="641" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1029" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:22 %store_ln485 = store i8 %zext_ln200, i8 %BV_Width

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="642" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1030" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:23 %store_ln485 = store i8 1, i8 %BV_idx

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="643" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1031" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:24 %store_ln485 = store i8 %zext_ln466, i8 %D_PLL_1

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="644" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1032" bw="0" op_0_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:25 %br_ln485 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln485"/></StgValue>
</operation>

<operation id="645" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1034" bw="1" op_0_bw="1" op_1_bw="1536" op_2_bw="32">
<![CDATA[
cond.false277:0 %tmp_27 = bitselect i1 @_ssdm_op_BitSelect.i1.i1536.i32, i1536 %headerProc_V_9, i32 23

]]></Node>
<StgValue><ssdm name="tmp_27"/></StgValue>
</operation>

<operation id="646" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1035" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cond.false277:1 %br_ln486 = br i1 %tmp_27, void %cond.false277.if.end772_crit_edge, void %cond.false283

]]></Node>
<StgValue><ssdm name="br_ln486"/></StgValue>
</operation>

<operation id="647" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1037" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:0 %store_ln486 = store i8 %zext_ln358, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="648" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1038" bw="0" op_0_bw="1536" op_1_bw="1536" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:1 %store_ln486 = store i1536 %headerProc_V_9, i1536 %p_Val2_10

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="649" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1039" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:2 %store_ln486 = store i32 %mSEC_SHIFTER, i32 %mFIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="650" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1040" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:3 %store_ln486 = store i32 0, i32 %mSEC_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="651" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1041" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:4 %store_ln486 = store i16 %zext_ln138, i16 %SRrunLength

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="652" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1043" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:6 %store_ln486 = store i32 0, i32 %myShift_1

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="653" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1044" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:7 %store_ln486 = store i16 %zext_ln138, i16 %runLength_1

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="654" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1045" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:8 %store_ln486 = store i64 %zext_ln358_13, i64 %rd_bytes_V_4

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="655" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1046" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:9 %store_ln486 = store i64 %zext_ln358_12, i64 %rd_bytes_V_3

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="656" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1047" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:10 %store_ln486 = store i64 %zext_ln358_11, i64 %rd_bytes_V_2

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="657" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1048" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:11 %store_ln486 = store i64 %zext_ln358_10, i64 %rd_bytes_V_1

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="658" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1049" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:12 %store_ln486 = store i64 %zext_ln358_9, i64 %rd_bytes_V

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="659" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1050" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:13 %store_ln486 = store i64 %zext_ln358_8, i64 %p_Val2_9

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="660" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1051" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:14 %store_ln486 = store i64 %zext_ln358_7, i64 %p_Val2_8

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="661" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1052" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:15 %store_ln486 = store i64 %zext_ln358_6, i64 %p_Val2_7

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="662" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1053" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:16 %store_ln486 = store i64 %zext_ln358_5, i64 %p_Val2_6

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="663" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1055" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:18 %store_ln486 = store i8 %zext_ln358, i8 %Datadec_type_V_1

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="664" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1056" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:19 %store_ln486 = store i1 0, i1 %fPLL_2

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="665" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1058" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:21 %store_ln486 = store i8 %zext_ln202, i8 %PGW

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="666" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1059" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:22 %store_ln486 = store i8 %zext_ln200, i8 %BV_Width

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="667" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1060" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:23 %store_ln486 = store i8 2, i8 %BV_idx

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="668" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1061" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:24 %store_ln486 = store i8 %zext_ln466, i8 %D_PLL_1

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="669" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1062" bw="0" op_0_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:25 %br_ln486 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln486"/></StgValue>
</operation>

<operation id="670" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1064" bw="1" op_0_bw="1" op_1_bw="1536" op_2_bw="32">
<![CDATA[
cond.false283:0 %tmp_29 = bitselect i1 @_ssdm_op_BitSelect.i1.i1536.i32, i1536 %headerProc_V_9, i32 31

]]></Node>
<StgValue><ssdm name="tmp_29"/></StgValue>
</operation>

<operation id="671" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1065" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cond.false283:1 %br_ln487 = br i1 %tmp_29, void %cond.false283.if.end772_crit_edge, void %cond.false289

]]></Node>
<StgValue><ssdm name="br_ln487"/></StgValue>
</operation>

<operation id="672" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1067" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:0 %store_ln487 = store i8 %zext_ln358, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="673" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1068" bw="0" op_0_bw="1536" op_1_bw="1536" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:1 %store_ln487 = store i1536 %headerProc_V_9, i1536 %p_Val2_10

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="674" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1069" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:2 %store_ln487 = store i32 %mSEC_SHIFTER, i32 %mFIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="675" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1070" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:3 %store_ln487 = store i32 0, i32 %mSEC_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="676" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1071" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:4 %store_ln487 = store i16 %zext_ln138, i16 %SRrunLength

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="677" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1073" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:6 %store_ln487 = store i32 0, i32 %myShift_1

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="678" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1074" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:7 %store_ln487 = store i16 %zext_ln138, i16 %runLength_1

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="679" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1075" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:8 %store_ln487 = store i64 %zext_ln358_13, i64 %rd_bytes_V_4

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="680" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1076" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:9 %store_ln487 = store i64 %zext_ln358_12, i64 %rd_bytes_V_3

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="681" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1077" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:10 %store_ln487 = store i64 %zext_ln358_11, i64 %rd_bytes_V_2

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="682" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1078" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:11 %store_ln487 = store i64 %zext_ln358_10, i64 %rd_bytes_V_1

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="683" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1079" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:12 %store_ln487 = store i64 %zext_ln358_9, i64 %rd_bytes_V

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="684" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1080" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:13 %store_ln487 = store i64 %zext_ln358_8, i64 %p_Val2_9

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="685" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1081" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:14 %store_ln487 = store i64 %zext_ln358_7, i64 %p_Val2_8

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="686" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1082" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:15 %store_ln487 = store i64 %zext_ln358_6, i64 %p_Val2_7

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="687" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1083" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:16 %store_ln487 = store i64 %zext_ln358_5, i64 %p_Val2_6

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="688" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1085" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:18 %store_ln487 = store i8 %zext_ln358, i8 %Datadec_type_V_1

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="689" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1086" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:19 %store_ln487 = store i1 0, i1 %fPLL_2

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="690" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1088" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:21 %store_ln487 = store i8 %zext_ln202, i8 %PGW

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="691" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1089" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:22 %store_ln487 = store i8 %zext_ln200, i8 %BV_Width

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="692" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1090" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:23 %store_ln487 = store i8 3, i8 %BV_idx

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="693" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1091" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:24 %store_ln487 = store i8 %zext_ln466, i8 %D_PLL_1

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="694" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1092" bw="0" op_0_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:25 %br_ln487 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln487"/></StgValue>
</operation>

<operation id="695" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1094" bw="1" op_0_bw="1" op_1_bw="1536" op_2_bw="32">
<![CDATA[
cond.false289:0 %tmp_31 = bitselect i1 @_ssdm_op_BitSelect.i1.i1536.i32, i1536 %headerProc_V_9, i32 39

]]></Node>
<StgValue><ssdm name="tmp_31"/></StgValue>
</operation>

<operation id="696" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1095" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
cond.false289:1 %select_ln487 = select i1 %tmp_31, i8 5, i8 4

]]></Node>
<StgValue><ssdm name="select_ln487"/></StgValue>
</operation>

<operation id="697" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1096" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false289:2 %store_ln487 = store i8 %zext_ln358, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="698" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1097" bw="0" op_0_bw="1536" op_1_bw="1536" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false289:3 %store_ln487 = store i1536 %headerProc_V_9, i1536 %p_Val2_10

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="699" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1098" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false289:4 %store_ln487 = store i32 %mSEC_SHIFTER, i32 %mFIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="700" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1099" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false289:5 %store_ln487 = store i32 0, i32 %mSEC_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="701" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1100" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
cond.false289:6 %store_ln487 = store i16 %zext_ln138, i16 %SRrunLength

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="702" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1102" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false289:8 %store_ln487 = store i32 0, i32 %myShift_1

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="703" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1103" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false289:9 %store_ln487 = store i16 %zext_ln138, i16 %runLength_1

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="704" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1104" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false289:10 %store_ln487 = store i64 %zext_ln358_13, i64 %rd_bytes_V_4

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="705" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1105" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false289:11 %store_ln487 = store i64 %zext_ln358_12, i64 %rd_bytes_V_3

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="706" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1106" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false289:12 %store_ln487 = store i64 %zext_ln358_11, i64 %rd_bytes_V_2

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="707" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1107" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false289:13 %store_ln487 = store i64 %zext_ln358_10, i64 %rd_bytes_V_1

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="708" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1108" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false289:14 %store_ln487 = store i64 %zext_ln358_9, i64 %rd_bytes_V

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="709" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1109" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false289:15 %store_ln487 = store i64 %zext_ln358_8, i64 %p_Val2_9

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="710" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1110" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false289:16 %store_ln487 = store i64 %zext_ln358_7, i64 %p_Val2_8

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="711" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1111" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false289:17 %store_ln487 = store i64 %zext_ln358_6, i64 %p_Val2_7

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="712" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1112" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
cond.false289:18 %store_ln487 = store i64 %zext_ln358_5, i64 %p_Val2_6

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="713" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1114" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false289:20 %store_ln487 = store i8 %zext_ln358, i8 %Datadec_type_V_1

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="714" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1115" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false289:21 %store_ln487 = store i1 0, i1 %fPLL_2

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="715" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1117" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.false289:23 %store_ln487 = store i8 %zext_ln202, i8 %PGW

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="716" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1118" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.false289:24 %store_ln487 = store i8 %zext_ln200, i8 %BV_Width

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="717" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1119" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.false289:25 %store_ln487 = store i8 %select_ln487, i8 %BV_idx

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="718" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1120" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false289:26 %store_ln487 = store i8 %zext_ln466, i8 %D_PLL_1

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="719" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1121" bw="0" op_0_bw="0">
<![CDATA[
cond.false289:27 %br_ln487 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln487"/></StgValue>
</operation>

<operation id="720" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="1123" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.then163:0 %icmp_ln407 = icmp_ult  i8 %hd_waitCount_2, i8 %T_WAIT_2

]]></Node>
<StgValue><ssdm name="icmp_ln407"/></StgValue>
</operation>

<operation id="721" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="1124" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then163:1 %br_ln407 = br i1 %icmp_ln407, void %if.then167, void %if.else187

]]></Node>
<StgValue><ssdm name="br_ln407"/></StgValue>
</operation>

<operation id="722" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1127" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
if.then167:1 %m_pa_shifter_1_load = load i16 %m_pa_shifter_1

]]></Node>
<StgValue><ssdm name="m_pa_shifter_1_load"/></StgValue>
</operation>

<operation id="723" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1128" bw="1536" op_0_bw="1536" op_1_bw="0">
<![CDATA[
if.then167:2 %Patch_Data_Proc_V_load = load i1536 %Patch_Data_Proc_V

]]></Node>
<StgValue><ssdm name="Patch_Data_Proc_V_load"/></StgValue>
</operation>

<operation id="724" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1132" bw="32" op_0_bw="16">
<![CDATA[
if.then167:6 %zext_ln417 = zext i16 %m_pa_shifter_1_load

]]></Node>
<StgValue><ssdm name="zext_ln417"/></StgValue>
</operation>

<operation id="725" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1133" bw="11" op_0_bw="16">
<![CDATA[
if.then167:7 %trunc_ln628_3 = trunc i16 %m_pa_shifter_1_load

]]></Node>
<StgValue><ssdm name="trunc_ln628_3"/></StgValue>
</operation>

<operation id="726" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1141" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.then167:15 %icmp_ln420 = icmp_ne  i8 %T_WAIT_2, i8 0

]]></Node>
<StgValue><ssdm name="icmp_ln420"/></StgValue>
</operation>

<operation id="727" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1142" bw="1536" op_0_bw="1" op_1_bw="1536" op_2_bw="1536">
<![CDATA[
if.then167:16 %headerProc_V = select i1 %icmp_ln420, i1536 %Patch_Data_Proc_V_load, i1536 %headerProc_V_8

]]></Node>
<StgValue><ssdm name="headerProc_V"/></StgValue>
</operation>

<operation id="728" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1143" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.then167:17 %m_pa_shifter = select i1 %icmp_ln420, i32 %patch_shifter_4, i32 %zext_ln417

]]></Node>
<StgValue><ssdm name="m_pa_shifter"/></StgValue>
</operation>

<operation id="729" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1144" bw="1536" op_0_bw="32">
<![CDATA[
if.then167:18 %zext_ln1693_2 = zext i32 %m_pa_shifter

]]></Node>
<StgValue><ssdm name="zext_ln1693_2"/></StgValue>
</operation>

<operation id="730" st_id="3" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1145" bw="1536" op_0_bw="1536" op_1_bw="1536">
<![CDATA[
if.then167:19 %r_V_4 = lshr i1536 %headerProc_V, i1536 %zext_ln1693_2

]]></Node>
<StgValue><ssdm name="r_V_4"/></StgValue>
</operation>

<operation id="731" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1146" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then167:20 %store_ln431 = store i8 8, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln431"/></StgValue>
</operation>

<operation id="732" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1147" bw="0" op_0_bw="1536" op_1_bw="1536" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then167:21 %store_ln431 = store i1536 %r_V_4, i1536 %p_Val2_10

]]></Node>
<StgValue><ssdm name="store_ln431"/></StgValue>
</operation>

<operation id="733" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1148" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then167:22 %store_ln431 = store i32 %patch_shifter_4, i32 %mFIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln431"/></StgValue>
</operation>

<operation id="734" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1149" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then167:23 %store_ln431 = store i8 0, i8 %hd_waitCount

]]></Node>
<StgValue><ssdm name="store_ln431"/></StgValue>
</operation>

<operation id="735" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1150" bw="0" op_0_bw="0">
<![CDATA[
if.then167:24 %br_ln431 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln431"/></StgValue>
</operation>

<operation id="736" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1152" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.else187:0 %HD_READ_OFF_load = load i8 %HD_READ_OFF

]]></Node>
<StgValue><ssdm name="HD_READ_OFF_load"/></StgValue>
</operation>

<operation id="737" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1153" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.else187:1 %hd_waitCount_3 = add i8 %hd_waitCount_2, i8 1

]]></Node>
<StgValue><ssdm name="hd_waitCount_3"/></StgValue>
</operation>

<operation id="738" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1154" bw="0" op_0_bw="8" op_1_bw="0" op_2_bw="8" op_3_bw="0" op_4_bw="8" op_5_bw="0">
<![CDATA[
if.else187:2 %switch_ln435 = switch i8 %HD_READ_OFF_load, void %if.else202, i8 0, void %if.then193, i8 1, void %if.then199

]]></Node>
<StgValue><ssdm name="switch_ln435"/></StgValue>
</operation>

<operation id="739" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1156" bw="1024" op_0_bw="1024" op_1_bw="3584" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then199:0 %Patch_Data_Proc_V_3 = partselect i1024 @_ssdm_op_PartSelect.i1024.i3584.i32.i32, i3584 %b2_V_1, i32 2552, i32 3575

]]></Node>
<StgValue><ssdm name="Patch_Data_Proc_V_3"/></StgValue>
</operation>

<operation id="740" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1157" bw="1536" op_0_bw="1024">
<![CDATA[
if.then199:1 %zext_ln358_3 = zext i1024 %Patch_Data_Proc_V_3

]]></Node>
<StgValue><ssdm name="zext_ln358_3"/></StgValue>
</operation>

<operation id="741" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1158" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then199:2 %store_ln442 = store i8 5, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln442"/></StgValue>
</operation>

<operation id="742" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1159" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then199:3 %store_ln442 = store i8 %hd_waitCount_3, i8 %hd_waitCount

]]></Node>
<StgValue><ssdm name="store_ln442"/></StgValue>
</operation>

<operation id="743" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1160" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then199:4 %store_ln442 = store i8 1, i8 %HD_READ_OFF

]]></Node>
<StgValue><ssdm name="store_ln442"/></StgValue>
</operation>

<operation id="744" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1161" bw="0" op_0_bw="1536" op_1_bw="1536" op_2_bw="0">
<![CDATA[
if.then199:5 %store_ln442 = store i1536 %zext_ln358_3, i1536 %Patch_Data_Proc_V

]]></Node>
<StgValue><ssdm name="store_ln442"/></StgValue>
</operation>

<operation id="745" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1162" bw="0" op_0_bw="0">
<![CDATA[
if.then199:6 %br_ln442 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln442"/></StgValue>
</operation>

<operation id="746" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1164" bw="1024" op_0_bw="1024" op_1_bw="3584" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then193:0 %Patch_Data_Proc_V_2 = partselect i1024 @_ssdm_op_PartSelect.i1024.i3584.i32.i32, i3584 %b2_V_1, i32 2560, i32 3583

]]></Node>
<StgValue><ssdm name="Patch_Data_Proc_V_2"/></StgValue>
</operation>

<operation id="747" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1165" bw="1536" op_0_bw="1024">
<![CDATA[
if.then193:1 %zext_ln358_2 = zext i1024 %Patch_Data_Proc_V_2

]]></Node>
<StgValue><ssdm name="zext_ln358_2"/></StgValue>
</operation>

<operation id="748" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1166" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then193:2 %store_ln438 = store i8 5, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln438"/></StgValue>
</operation>

<operation id="749" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1167" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then193:3 %store_ln438 = store i8 %hd_waitCount_3, i8 %hd_waitCount

]]></Node>
<StgValue><ssdm name="store_ln438"/></StgValue>
</operation>

<operation id="750" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1168" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then193:4 %store_ln438 = store i8 0, i8 %HD_READ_OFF

]]></Node>
<StgValue><ssdm name="store_ln438"/></StgValue>
</operation>

<operation id="751" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1169" bw="0" op_0_bw="1536" op_1_bw="1536" op_2_bw="0">
<![CDATA[
if.then193:5 %store_ln438 = store i1536 %zext_ln358_2, i1536 %Patch_Data_Proc_V

]]></Node>
<StgValue><ssdm name="store_ln438"/></StgValue>
</operation>

<operation id="752" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1170" bw="0" op_0_bw="0">
<![CDATA[
if.then193:6 %br_ln438 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln438"/></StgValue>
</operation>

<operation id="753" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="!0"/>
<literal name="HD_READ_OFF_load" val="!1"/>
</and_exp></or_exp>
</condition>

<Node id="1172" bw="1024" op_0_bw="3584">
<![CDATA[
if.else202:0 %Patch_Data_Proc_V_1 = trunc i3584 %b2_V_1

]]></Node>
<StgValue><ssdm name="Patch_Data_Proc_V_1"/></StgValue>
</operation>

<operation id="754" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="!0"/>
<literal name="HD_READ_OFF_load" val="!1"/>
</and_exp></or_exp>
</condition>

<Node id="1173" bw="1536" op_0_bw="1024">
<![CDATA[
if.else202:1 %zext_ln358_1 = zext i1024 %Patch_Data_Proc_V_1

]]></Node>
<StgValue><ssdm name="zext_ln358_1"/></StgValue>
</operation>

<operation id="755" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="!0"/>
<literal name="HD_READ_OFF_load" val="!1"/>
</and_exp></or_exp>
</condition>

<Node id="1174" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.else202:2 %store_ln0 = store i8 5, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="756" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="!0"/>
<literal name="HD_READ_OFF_load" val="!1"/>
</and_exp></or_exp>
</condition>

<Node id="1175" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.else202:3 %store_ln434 = store i8 %hd_waitCount_3, i8 %hd_waitCount

]]></Node>
<StgValue><ssdm name="store_ln434"/></StgValue>
</operation>

<operation id="757" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="!0"/>
<literal name="HD_READ_OFF_load" val="!1"/>
</and_exp></or_exp>
</condition>

<Node id="1176" bw="0" op_0_bw="1536" op_1_bw="1536" op_2_bw="0">
<![CDATA[
if.else202:4 %store_ln358 = store i1536 %zext_ln358_1, i1536 %Patch_Data_Proc_V

]]></Node>
<StgValue><ssdm name="store_ln358"/></StgValue>
</operation>

<operation id="758" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="1"/>
<literal name="HD_READ_OFF_load" val="!0"/>
<literal name="HD_READ_OFF_load" val="!1"/>
</and_exp></or_exp>
</condition>

<Node id="1177" bw="0" op_0_bw="0">
<![CDATA[
if.else202:5 %br_ln0 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="759" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="1179" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then138:0 %HD_READ_OFF_load_1 = load i8 %HD_READ_OFF

]]></Node>
<StgValue><ssdm name="HD_READ_OFF_load_1"/></StgValue>
</operation>

<operation id="760" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="1180" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.then138:1 %icmp_ln1019_1 = icmp_eq  i8 %dec_type_V, i8 2

]]></Node>
<StgValue><ssdm name="icmp_ln1019_1"/></StgValue>
</operation>

<operation id="761" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="1181" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.then138:2 %select_ln386 = select i1 %icmp_ln1019_1, i8 5, i8 8

]]></Node>
<StgValue><ssdm name="select_ln386"/></StgValue>
</operation>

<operation id="762" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="1182" bw="0" op_0_bw="8" op_1_bw="0" op_2_bw="8" op_3_bw="0" op_4_bw="8" op_5_bw="0">
<![CDATA[
if.then138:3 %switch_ln386 = switch i8 %HD_READ_OFF_load_1, void %if.else154, i8 0, void %if.then145, i8 1, void %if.then151

]]></Node>
<StgValue><ssdm name="switch_ln386"/></StgValue>
</operation>

<operation id="763" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
<literal name="HD_READ_OFF_load_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1184" bw="1024" op_0_bw="1024" op_1_bw="3584" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then151:0 %tmp_10 = partselect i1024 @_ssdm_op_PartSelect.i1024.i3584.i32.i32, i3584 %b2_V_1, i32 2552, i32 3575

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="764" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
<literal name="HD_READ_OFF_load_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1185" bw="0" op_0_bw="0">
<![CDATA[
if.then151:1 %br_ln393 = br void %if.end158

]]></Node>
<StgValue><ssdm name="br_ln393"/></StgValue>
</operation>

<operation id="765" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
<literal name="HD_READ_OFF_load_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1187" bw="1024" op_0_bw="1024" op_1_bw="3584" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then145:0 %tmp_8 = partselect i1024 @_ssdm_op_PartSelect.i1024.i3584.i32.i32, i3584 %b2_V_1, i32 2560, i32 3583

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="766" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
<literal name="HD_READ_OFF_load_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1188" bw="0" op_0_bw="0">
<![CDATA[
if.then145:1 %br_ln389 = br void %if.end158

]]></Node>
<StgValue><ssdm name="br_ln389"/></StgValue>
</operation>

<operation id="767" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
<literal name="HD_READ_OFF_load_1" val="!0"/>
<literal name="HD_READ_OFF_load_1" val="!1"/>
</and_exp></or_exp>
</condition>

<Node id="1190" bw="1024" op_0_bw="3584">
<![CDATA[
if.else154:0 %trunc_ln628_2 = trunc i3584 %b2_V_1

]]></Node>
<StgValue><ssdm name="trunc_ln628_2"/></StgValue>
</operation>

<operation id="768" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
<literal name="HD_READ_OFF_load_1" val="!0"/>
<literal name="HD_READ_OFF_load_1" val="!1"/>
</and_exp></or_exp>
</condition>

<Node id="1191" bw="0" op_0_bw="0">
<![CDATA[
if.else154:1 %br_ln0 = br void %if.end158

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="769" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="1193" bw="1024" op_0_bw="1024" op_1_bw="0" op_2_bw="1024" op_3_bw="0" op_4_bw="1024" op_5_bw="0">
<![CDATA[
if.end158:0 %headerProc_V_3 = phi i1024 %tmp_8, void %if.then145, i1024 %tmp_10, void %if.then151, i1024 %trunc_ln628_2, void %if.else154

]]></Node>
<StgValue><ssdm name="headerProc_V_3"/></StgValue>
</operation>

<operation id="770" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="1194" bw="1536" op_0_bw="1024">
<![CDATA[
if.end158:1 %zext_ln123 = zext i1024 %headerProc_V_3

]]></Node>
<StgValue><ssdm name="zext_ln123"/></StgValue>
</operation>

<operation id="771" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="1195" bw="1536" op_0_bw="32">
<![CDATA[
if.end158:2 %zext_ln1693_3 = zext i32 %mSEC_SHIFTER_13

]]></Node>
<StgValue><ssdm name="zext_ln1693_3"/></StgValue>
</operation>

<operation id="772" st_id="3" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="1196" bw="1536" op_0_bw="1536" op_1_bw="1536">
<![CDATA[
if.end158:3 %r_V_3 = lshr i1536 %zext_ln123, i1536 %zext_ln1693_3

]]></Node>
<StgValue><ssdm name="r_V_3"/></StgValue>
</operation>

<operation id="773" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="1197" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end158:4 %store_ln402 = store i8 %select_ln386, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln402"/></StgValue>
</operation>

<operation id="774" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="1198" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
if.end158:5 %store_ln402 = store i8 0, i8 %st_count

]]></Node>
<StgValue><ssdm name="store_ln402"/></StgValue>
</operation>

<operation id="775" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="1199" bw="0" op_0_bw="1536" op_1_bw="1536" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end158:6 %store_ln402 = store i1536 %r_V_3, i1536 %p_Val2_10

]]></Node>
<StgValue><ssdm name="store_ln402"/></StgValue>
</operation>

<operation id="776" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="1200" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.end158:7 %store_ln402 = store i1 0, i1 %check_header_wait

]]></Node>
<StgValue><ssdm name="store_ln402"/></StgValue>
</operation>

<operation id="777" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="1201" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
if.end158:8 %store_ln402 = store i8 0, i8 %HD_READ_OFF_1

]]></Node>
<StgValue><ssdm name="store_ln402"/></StgValue>
</operation>

<operation id="778" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="1202" bw="0" op_0_bw="0">
<![CDATA[
if.end158:9 %br_ln402 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln402"/></StgValue>
</operation>

<operation id="779" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
</and_exp></or_exp>
</condition>

<Node id="1204" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
if.then316:0 %SRrunLength_load = load i16 %SRrunLength

]]></Node>
<StgValue><ssdm name="SRrunLength_load"/></StgValue>
</operation>

<operation id="780" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
</and_exp></or_exp>
</condition>

<Node id="1205" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then316:1 %icmp_ln492 = icmp_eq  i16 %SRrunLength_load, i16 1

]]></Node>
<StgValue><ssdm name="icmp_ln492"/></StgValue>
</operation>

<operation id="781" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
</and_exp></or_exp>
</condition>

<Node id="1206" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then316:2 %br_ln492 = br i1 %icmp_ln492, void %if.else320, void %if.then316.if.end772_crit_edge

]]></Node>
<StgValue><ssdm name="br_ln492"/></StgValue>
</operation>

<operation id="782" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1208" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.else320:0 %st_count_load_3 = load i8 %st_count

]]></Node>
<StgValue><ssdm name="st_count_load_3"/></StgValue>
</operation>

<operation id="783" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1209" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.else320:1 %st_count_4 = add i8 %st_count_load_3, i8 1

]]></Node>
<StgValue><ssdm name="st_count_4"/></StgValue>
</operation>

<operation id="784" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1210" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.else320:2 %icmp_ln503 = icmp_ugt  i8 %st_count_4, i8 2

]]></Node>
<StgValue><ssdm name="icmp_ln503"/></StgValue>
</operation>

<operation id="785" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1211" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else320:3 %br_ln503 = br i1 %icmp_ln503, void %if.else336, void %if.then326

]]></Node>
<StgValue><ssdm name="br_ln503"/></StgValue>
</operation>

<operation id="786" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1213" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.else336:0 %icmp_ln520 = icmp_eq  i8 %st_count_4, i8 2

]]></Node>
<StgValue><ssdm name="icmp_ln520"/></StgValue>
</operation>

<operation id="787" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1214" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else336:1 %br_ln520 = br i1 %icmp_ln520, void %if.else342, void %if.then339

]]></Node>
<StgValue><ssdm name="br_ln520"/></StgValue>
</operation>

<operation id="788" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1216" bw="3" op_0_bw="3" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.else342:0 %tmp_24 = partselect i3 @_ssdm_op_PartSelect.i3.i1536.i32.i32, i1536 %headerProc_V_8, i32 3, i32 5

]]></Node>
<StgValue><ssdm name="tmp_24"/></StgValue>
</operation>

<operation id="789" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1217" bw="6" op_0_bw="6" op_1_bw="3" op_2_bw="3">
<![CDATA[
if.else342:1 %shl_ln2 = bitconcatenate i6 @_ssdm_op_BitConcatenate.i6.i3.i3, i3 %tmp_24, i3 0

]]></Node>
<StgValue><ssdm name="shl_ln2"/></StgValue>
</operation>

<operation id="790" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1218" bw="7" op_0_bw="6">
<![CDATA[
if.else342:2 %zext_ln536 = zext i6 %shl_ln2

]]></Node>
<StgValue><ssdm name="zext_ln536"/></StgValue>
</operation>

<operation id="791" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1219" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
if.else342:3 %mbitSize_2 = add i7 %zext_ln536, i7 8

]]></Node>
<StgValue><ssdm name="mbitSize_2"/></StgValue>
</operation>

<operation id="792" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1220" bw="8" op_0_bw="7">
<![CDATA[
if.else342:4 %zext_ln137_1 = zext i7 %mbitSize_2

]]></Node>
<StgValue><ssdm name="zext_ln137_1"/></StgValue>
</operation>

<operation id="793" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1221" bw="3" op_0_bw="1536">
<![CDATA[
if.else342:5 %trunc_ln628_18 = trunc i1536 %headerProc_V_8

]]></Node>
<StgValue><ssdm name="trunc_ln628_18"/></StgValue>
</operation>

<operation id="794" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1222" bw="4" op_0_bw="3">
<![CDATA[
if.else342:6 %zext_ln537 = zext i3 %trunc_ln628_18

]]></Node>
<StgValue><ssdm name="zext_ln537"/></StgValue>
</operation>

<operation id="795" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1223" bw="4" op_0_bw="4" op_1_bw="4">
<![CDATA[
if.else342:7 %mrunLength = add i4 %zext_ln537, i4 3

]]></Node>
<StgValue><ssdm name="mrunLength"/></StgValue>
</operation>

<operation id="796" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1224" bw="16" op_0_bw="4">
<![CDATA[
if.else342:8 %zext_ln138_1 = zext i4 %mrunLength

]]></Node>
<StgValue><ssdm name="zext_ln138_1"/></StgValue>
</operation>

<operation id="797" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1225" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.else342:9 %store_ln0 = store i8 0, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="798" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1226" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.else342:10 %store_ln502 = store i8 %st_count_4, i8 %st_count

]]></Node>
<StgValue><ssdm name="store_ln502"/></StgValue>
</operation>

<operation id="799" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1227" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.else342:11 %store_ln137 = store i8 %zext_ln137_1, i8 %bitSize_1

]]></Node>
<StgValue><ssdm name="store_ln137"/></StgValue>
</operation>

<operation id="800" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1228" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.else342:12 %store_ln138 = store i16 %zext_ln138_1, i16 %runLength_1

]]></Node>
<StgValue><ssdm name="store_ln138"/></StgValue>
</operation>

<operation id="801" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1229" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.else342:13 %store_ln510 = store i32 %mSEC_SHIFTER_13, i32 %FIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln510"/></StgValue>
</operation>

<operation id="802" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1230" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.else342:14 %store_ln0 = store i1 1, i1 %first_time_1

]]></Node>
<StgValue><ssdm name="store_ln0"/></StgValue>
</operation>

<operation id="803" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1231" bw="0" op_0_bw="0">
<![CDATA[
if.else342:15 %br_ln0 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="804" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1233" bw="32" op_0_bw="8">
<![CDATA[
if.then339:0 %zext_ln526 = zext i8 %mbitSize_3

]]></Node>
<StgValue><ssdm name="zext_ln526"/></StgValue>
</operation>

<operation id="805" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1234" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then339:1 %mSEC_SHIFTER_12 = add i32 %mSEC_SHIFTER_13, i32 %zext_ln526

]]></Node>
<StgValue><ssdm name="mSEC_SHIFTER_12"/></StgValue>
</operation>

<operation id="806" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1235" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then339:2 %store_ln530 = store i8 0, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln530"/></StgValue>
</operation>

<operation id="807" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1236" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then339:3 %store_ln530 = store i8 2, i8 %st_count

]]></Node>
<StgValue><ssdm name="store_ln530"/></StgValue>
</operation>

<operation id="808" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1237" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then339:4 %store_ln530 = store i32 %mSEC_SHIFTER_12, i32 %mFIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln530"/></StgValue>
</operation>

<operation id="809" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1238" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then339:5 %store_ln530 = store i32 512, i32 %myShift_1

]]></Node>
<StgValue><ssdm name="store_ln530"/></StgValue>
</operation>

<operation id="810" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1239" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then339:6 %store_ln530 = store i8 0, i8 %APPEND_DATA_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln530"/></StgValue>
</operation>

<operation id="811" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1242" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
if.then339:9 %store_ln530 = store i8 2, i8 %HD_READ_OFF_1

]]></Node>
<StgValue><ssdm name="store_ln530"/></StgValue>
</operation>

<operation id="812" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1243" bw="0" op_0_bw="0">
<![CDATA[
if.then339:10 %br_ln530 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln530"/></StgValue>
</operation>

<operation id="813" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1245" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then326:0 %icmp_ln507 = icmp_sgt  i32 %mFIRST_SHIFTER_11, i32 512

]]></Node>
<StgValue><ssdm name="icmp_ln507"/></StgValue>
</operation>

<operation id="814" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1246" bw="32" op_0_bw="8">
<![CDATA[
if.then326:1 %zext_ln517 = zext i8 %mbitSize_3

]]></Node>
<StgValue><ssdm name="zext_ln517"/></StgValue>
</operation>

<operation id="815" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1247" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then326:2 %br_ln507 = br i1 %icmp_ln507, void %if.then326.if.end772_crit_edge, void %if.then328

]]></Node>
<StgValue><ssdm name="br_ln507"/></StgValue>
</operation>

<operation id="816" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="1"/>
<literal name="icmp_ln507" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1249" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then326.if.end772_crit_edge:0 %store_ln507 = store i8 4, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln507"/></StgValue>
</operation>

<operation id="817" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="1"/>
<literal name="icmp_ln507" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1250" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then326.if.end772_crit_edge:1 %store_ln507 = store i8 0, i8 %st_count

]]></Node>
<StgValue><ssdm name="store_ln507"/></StgValue>
</operation>

<operation id="818" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="1"/>
<literal name="icmp_ln507" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1251" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.then326.if.end772_crit_edge:2 %store_ln507 = store i32 %mSEC_SHIFTER_13, i32 %temp_val

]]></Node>
<StgValue><ssdm name="store_ln507"/></StgValue>
</operation>

<operation id="819" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="1"/>
<literal name="icmp_ln507" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1252" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.then326.if.end772_crit_edge:3 %store_ln507 = store i32 %zext_ln517, i32 %shift_count

]]></Node>
<StgValue><ssdm name="store_ln507"/></StgValue>
</operation>

<operation id="820" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="1"/>
<literal name="icmp_ln507" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1253" bw="0" op_0_bw="0">
<![CDATA[
if.then326.if.end772_crit_edge:4 %br_ln507 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln507"/></StgValue>
</operation>

<operation id="821" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="1"/>
<literal name="icmp_ln507" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1255" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then328:0 %mFIRST_SHIFTER_7 = add i32 %mFIRST_SHIFTER_11, i32 4294966784

]]></Node>
<StgValue><ssdm name="mFIRST_SHIFTER_7"/></StgValue>
</operation>

<operation id="822" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="1"/>
<literal name="icmp_ln507" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1256" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then328:1 %temp_val_5 = add i32 %mSEC_SHIFTER_13, i32 4294966784

]]></Node>
<StgValue><ssdm name="temp_val_5"/></StgValue>
</operation>

<operation id="823" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="1"/>
<literal name="icmp_ln507" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1257" bw="10" op_0_bw="10" op_1_bw="2" op_2_bw="8">
<![CDATA[
if.then328:2 %shift_count_6 = bitconcatenate i10 @_ssdm_op_BitConcatenate.i10.i2.i8, i2 2, i8 %mbitSize_3

]]></Node>
<StgValue><ssdm name="shift_count_6"/></StgValue>
</operation>

<operation id="824" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="1"/>
<literal name="icmp_ln507" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1258" bw="32" op_0_bw="10">
<![CDATA[
if.then328:3 %zext_ln150 = zext i10 %shift_count_6

]]></Node>
<StgValue><ssdm name="zext_ln150"/></StgValue>
</operation>

<operation id="825" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="1"/>
<literal name="icmp_ln507" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1259" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then328:4 %store_ln513 = store i8 4, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln513"/></StgValue>
</operation>

<operation id="826" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="1"/>
<literal name="icmp_ln507" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1260" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then328:5 %store_ln513 = store i8 0, i8 %st_count

]]></Node>
<StgValue><ssdm name="store_ln513"/></StgValue>
</operation>

<operation id="827" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="1"/>
<literal name="icmp_ln507" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1261" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.then328:6 %store_ln513 = store i32 %temp_val_5, i32 %temp_val

]]></Node>
<StgValue><ssdm name="store_ln513"/></StgValue>
</operation>

<operation id="828" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="1"/>
<literal name="icmp_ln507" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1262" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.then328:7 %store_ln513 = store i32 %zext_ln150, i32 %shift_count

]]></Node>
<StgValue><ssdm name="store_ln513"/></StgValue>
</operation>

<operation id="829" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="1"/>
<literal name="icmp_ln507" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1263" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then328:8 %store_ln513 = store i32 %mFIRST_SHIFTER_7, i32 %FIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln513"/></StgValue>
</operation>

<operation id="830" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="1"/>
<literal name="icmp_ln507" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1264" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
if.then328:9 %store_ln513 = store i1 1, i1 %check_header_wait

]]></Node>
<StgValue><ssdm name="store_ln513"/></StgValue>
</operation>

<operation id="831" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="1"/>
<literal name="icmp_ln507" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1265" bw="0" op_0_bw="0">
<![CDATA[
if.then328:10 %br_ln513 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln513"/></StgValue>
</operation>

<operation id="832" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1267" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then316.if.end772_crit_edge:0 %store_ln492 = store i8 0, i8 %state

]]></Node>
<StgValue><ssdm name="store_ln492"/></StgValue>
</operation>

<operation id="833" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1268" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then316.if.end772_crit_edge:1 %store_ln492 = store i16 1, i16 %SRrunLength

]]></Node>
<StgValue><ssdm name="store_ln492"/></StgValue>
</operation>

<operation id="834" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1269" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.then316.if.end772_crit_edge:2 %store_ln492 = store i32 16384, i32 %T_SHIFTs

]]></Node>
<StgValue><ssdm name="store_ln492"/></StgValue>
</operation>

<operation id="835" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1270" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.then316.if.end772_crit_edge:3 %store_ln492 = store i32 0, i32 %myShift

]]></Node>
<StgValue><ssdm name="store_ln492"/></StgValue>
</operation>

<operation id="836" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1271" bw="0" op_0_bw="0">
<![CDATA[
if.then316.if.end772_crit_edge:4 %br_ln492 = br void %if.end772

]]></Node>
<StgValue><ssdm name="br_ln492"/></StgValue>
</operation>

<operation id="837" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1273" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0">
<![CDATA[
if.end772:0 %fPLL_3 = phi i1 %fPLL_1, void %if.then757, i1 %mfPLL, void %if.end750, i1 %fPLL_1, void %if.else545, i1 %fPLL_1, void %if.then557, i1 %fPLL_1, void %cond.end692, i1 %fPLL_1, void %if.then480, i1 %fPLL_1, void %fpga_resource_hint.if.else489.1, i1 %fPLL_1, void %if.end387, i1 %fPLL_1, void %fpga_resource_hint.if.then393.3, i1 %fPLL_1, void %fpga_resource_hint.if.else425.2, i1 %fPLL_1, void %if.then328, i1 %fPLL_1, void %if.then339, i1 %fPLL_1, void %if.else342, i1 %fPLL_1, void %if.then167, i1 %fPLL_1, void %if.else202, i1 %fPLL_1, void %if.then199, i1 %fPLL_1, void %if.then193, i1 %fPLL_1, void %if.end158, i1 %fPLL_1, void %cond.false289, i1 %fPLL_1, void %if.end126, i1 %fPLL_1, void %cond.end.if.end772_crit_edge, i1 %fPLL_1, void %cond.false272.if.end772_crit_edge, i1 %fPLL_1, void %cond.false277.if.end772_crit_edge, i1 %fPLL_1, void %cond.false283.if.end772_crit_edge, i1 %fPLL_1, void %if.then316.if.end772_crit_edge, i1 %fPLL_1, void %if.then326.if.end772_crit_edge, i1 %fPLL_1, void %if.else485.if.end772_crit_edge, i1 %fPLL_1, void %if.end540.if.end772_crit_edge

]]></Node>
<StgValue><ssdm name="fPLL_3"/></StgValue>
</operation>

<operation id="838" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1274" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0">
<![CDATA[
if.end772:1 %wait_cycles_6 = phi i1 %wait_cycles_4, void %if.then757, i1 %wait_cycles_5, void %if.end750, i1 %wait_cycles_4, void %if.else545, i1 %wait_cycles_4, void %if.then557, i1 %wait_cycles_4, void %cond.end692, i1 %wait_cycles_4, void %if.then480, i1 %wait_cycles_4, void %fpga_resource_hint.if.else489.1, i1 %wait_cycles_4, void %if.end387, i1 %wait_cycles_4, void %fpga_resource_hint.if.then393.3, i1 %wait_cycles_4, void %fpga_resource_hint.if.else425.2, i1 %wait_cycles_4, void %if.then328, i1 %wait_cycles_4, void %if.then339, i1 %wait_cycles_4, void %if.else342, i1 %wait_cycles_4, void %if.then167, i1 %wait_cycles_4, void %if.else202, i1 %wait_cycles_4, void %if.then199, i1 %wait_cycles_4, void %if.then193, i1 %wait_cycles_4, void %if.end158, i1 %wait_cycles_4, void %cond.false289, i1 %wait_cycles_4, void %if.end126, i1 %wait_cycles_4, void %cond.end.if.end772_crit_edge, i1 %wait_cycles_4, void %cond.false272.if.end772_crit_edge, i1 %wait_cycles_4, void %cond.false277.if.end772_crit_edge, i1 %wait_cycles_4, void %cond.false283.if.end772_crit_edge, i1 %wait_cycles_4, void %if.then316.if.end772_crit_edge, i1 %wait_cycles_4, void %if.then326.if.end772_crit_edge, i1 %wait_cycles_4, void %if.else485.if.end772_crit_edge, i1 %wait_cycles_4, void %if.end540.if.end772_crit_edge

]]></Node>
<StgValue><ssdm name="wait_cycles_6"/></StgValue>
</operation>

<operation id="839" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1275" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0">
<![CDATA[
if.end772:2 %wait_adjust_3 = phi i1 %wait_adjust_1, void %if.then757, i1 %wait_adjust_4, void %if.end750, i1 %wait_adjust_1, void %if.else545, i1 %wait_adjust_1, void %if.then557, i1 %wait_adjust_1, void %cond.end692, i1 %wait_adjust_1, void %if.then480, i1 %wait_adjust_1, void %fpga_resource_hint.if.else489.1, i1 %wait_adjust_1, void %if.end387, i1 %wait_adjust_1, void %fpga_resource_hint.if.then393.3, i1 %wait_adjust_1, void %fpga_resource_hint.if.else425.2, i1 %wait_adjust_1, void %if.then328, i1 %wait_adjust_1, void %if.then339, i1 %wait_adjust_1, void %if.else342, i1 %wait_adjust_1, void %if.then167, i1 %wait_adjust_1, void %if.else202, i1 %wait_adjust_1, void %if.then199, i1 %wait_adjust_1, void %if.then193, i1 %wait_adjust_1, void %if.end158, i1 %wait_adjust_1, void %cond.false289, i1 %wait_adjust_1, void %if.end126, i1 %wait_adjust_1, void %cond.end.if.end772_crit_edge, i1 %wait_adjust_1, void %cond.false272.if.end772_crit_edge, i1 %wait_adjust_1, void %cond.false277.if.end772_crit_edge, i1 %wait_adjust_1, void %cond.false283.if.end772_crit_edge, i1 %wait_adjust_1, void %if.then316.if.end772_crit_edge, i1 %wait_adjust_1, void %if.then326.if.end772_crit_edge, i1 %wait_adjust_1, void %if.else485.if.end772_crit_edge, i1 %wait_adjust_1, void %if.end540.if.end772_crit_edge

]]></Node>
<StgValue><ssdm name="wait_adjust_3"/></StgValue>
</operation>

<operation id="840" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1276" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0" op_4_bw="16" op_5_bw="0" op_6_bw="16" op_7_bw="0" op_8_bw="16" op_9_bw="0" op_10_bw="16" op_11_bw="0" op_12_bw="16" op_13_bw="0" op_14_bw="16" op_15_bw="0" op_16_bw="16" op_17_bw="0" op_18_bw="16" op_19_bw="0" op_20_bw="16" op_21_bw="0" op_22_bw="16" op_23_bw="0" op_24_bw="16" op_25_bw="0" op_26_bw="16" op_27_bw="0" op_28_bw="16" op_29_bw="0" op_30_bw="16" op_31_bw="0" op_32_bw="16" op_33_bw="0" op_34_bw="16" op_35_bw="0" op_36_bw="16" op_37_bw="0" op_38_bw="16" op_39_bw="0" op_40_bw="16" op_41_bw="0" op_42_bw="16" op_43_bw="0" op_44_bw="16" op_45_bw="0" op_46_bw="16" op_47_bw="0" op_48_bw="16" op_49_bw="0" op_50_bw="16" op_51_bw="0" op_52_bw="16" op_53_bw="0" op_54_bw="16" op_55_bw="0">
<![CDATA[
if.end772:3 %d_loop_5 = phi i16 %d_loop_2, void %if.then757, i16 %d_loop_4, void %if.end750, i16 %d_loop_2, void %if.else545, i16 %d_loop_2, void %if.then557, i16 %d_loop_2, void %cond.end692, i16 %d_loop_2, void %if.then480, i16 %d_loop_2, void %fpga_resource_hint.if.else489.1, i16 %d_loop_2, void %if.end387, i16 %d_loop_2, void %fpga_resource_hint.if.then393.3, i16 %d_loop_2, void %fpga_resource_hint.if.else425.2, i16 %d_loop_2, void %if.then328, i16 %d_loop_2, void %if.then339, i16 %d_loop_2, void %if.else342, i16 %d_loop_2, void %if.then167, i16 %d_loop_2, void %if.else202, i16 %d_loop_2, void %if.then199, i16 %d_loop_2, void %if.then193, i16 %d_loop_2, void %if.end158, i16 %d_loop_2, void %cond.false289, i16 %d_loop_2, void %if.end126, i16 %d_loop_2, void %cond.end.if.end772_crit_edge, i16 %d_loop_2, void %cond.false272.if.end772_crit_edge, i16 %d_loop_2, void %cond.false277.if.end772_crit_edge, i16 %d_loop_2, void %cond.false283.if.end772_crit_edge, i16 %d_loop_2, void %if.then316.if.end772_crit_edge, i16 %d_loop_2, void %if.then326.if.end772_crit_edge, i16 %d_loop_2, void %if.else485.if.end772_crit_edge, i16 %d_loop_2, void %if.end540.if.end772_crit_edge

]]></Node>
<StgValue><ssdm name="d_loop_5"/></StgValue>
</operation>

<operation id="841" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1277" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1" op_13_bw="0" op_14_bw="1" op_15_bw="0" op_16_bw="1" op_17_bw="0" op_18_bw="1" op_19_bw="0" op_20_bw="1" op_21_bw="0" op_22_bw="1" op_23_bw="0" op_24_bw="1" op_25_bw="0" op_26_bw="1" op_27_bw="0" op_28_bw="1" op_29_bw="0" op_30_bw="1" op_31_bw="0" op_32_bw="1" op_33_bw="0" op_34_bw="1" op_35_bw="0" op_36_bw="1" op_37_bw="0" op_38_bw="1" op_39_bw="0" op_40_bw="1" op_41_bw="0" op_42_bw="1" op_43_bw="0" op_44_bw="1" op_45_bw="0" op_46_bw="1" op_47_bw="0" op_48_bw="1" op_49_bw="0" op_50_bw="1" op_51_bw="0" op_52_bw="1" op_53_bw="0" op_54_bw="1" op_55_bw="0">
<![CDATA[
if.end772:4 %first_time_2 = phi i1 %first_time, void %if.then757, i1 %mfirst_time, void %if.end750, i1 %first_time, void %if.else545, i1 %first_time, void %if.then557, i1 %first_time, void %cond.end692, i1 %first_time, void %if.then480, i1 %first_time, void %fpga_resource_hint.if.else489.1, i1 %first_time, void %if.end387, i1 %first_time, void %fpga_resource_hint.if.then393.3, i1 %first_time, void %fpga_resource_hint.if.else425.2, i1 %first_time, void %if.then328, i1 %first_time, void %if.then339, i1 %first_time, void %if.else342, i1 %first_time, void %if.then167, i1 %first_time, void %if.else202, i1 %first_time, void %if.then199, i1 %first_time, void %if.then193, i1 %first_time, void %if.end158, i1 %first_time, void %cond.false289, i1 %first_time, void %if.end126, i1 %first_time, void %cond.end.if.end772_crit_edge, i1 %first_time, void %cond.false272.if.end772_crit_edge, i1 %first_time, void %cond.false277.if.end772_crit_edge, i1 %first_time, void %cond.false283.if.end772_crit_edge, i1 %first_time, void %if.then316.if.end772_crit_edge, i1 %first_time, void %if.then326.if.end772_crit_edge, i1 %first_time, void %if.else485.if.end772_crit_edge, i1 %first_time, void %if.end540.if.end772_crit_edge

]]></Node>
<StgValue><ssdm name="first_time_2"/></StgValue>
</operation>

<operation id="842" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1278" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end772:5 %myShift_4 = load i32 %myShift

]]></Node>
<StgValue><ssdm name="myShift_4"/></StgValue>
</operation>

<operation id="843" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1279" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end772:6 %T_SHIFTs_3 = load i32 %T_SHIFTs

]]></Node>
<StgValue><ssdm name="T_SHIFTs_3"/></StgValue>
</operation>

<operation id="844" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1280" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end772:7 %icmp_ln849 = icmp_ult  i32 %myShift_4, i32 %T_SHIFTs_3

]]></Node>
<StgValue><ssdm name="icmp_ln849"/></StgValue>
</operation>

<operation id="845" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1281" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end772:8 %store_ln849 = store i1 %start_cycle_1, i1 %start_cycle

]]></Node>
<StgValue><ssdm name="store_ln849"/></StgValue>
</operation>

<operation id="846" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1282" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end772:9 %store_ln849 = store i1 %wait_cycles_6, i1 %wait_cycles

]]></Node>
<StgValue><ssdm name="store_ln849"/></StgValue>
</operation>

<operation id="847" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1283" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end772:10 %store_ln849 = store i8 %start_proc_2, i8 %start_proc

]]></Node>
<StgValue><ssdm name="store_ln849"/></StgValue>
</operation>

<operation id="848" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1284" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end772:11 %store_ln849 = store i16 %d_loop_5, i16 %d_loop

]]></Node>
<StgValue><ssdm name="store_ln849"/></StgValue>
</operation>

<operation id="849" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1285" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end772:12 %store_ln849 = store i1 %fPLL_3, i1 %fPLL

]]></Node>
<StgValue><ssdm name="store_ln849"/></StgValue>
</operation>

<operation id="850" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1286" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end772:13 %store_ln849 = store i1 %first_time_2, i1 %first_time_5

]]></Node>
<StgValue><ssdm name="store_ln849"/></StgValue>
</operation>

<operation id="851" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1287" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end772:14 %store_ln849 = store i1 %wait_adjust_3, i1 %wait_adjust

]]></Node>
<StgValue><ssdm name="store_ln849"/></StgValue>
</operation>

<operation id="852" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1288" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end772:15 %br_ln849 = br i1 %icmp_ln849, void %if.end783, void %if.then774

]]></Node>
<StgValue><ssdm name="br_ln849"/></StgValue>
</operation>

<operation id="853" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="icmp_ln849" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1290" bw="512" op_0_bw="512" op_1_bw="0">
<![CDATA[
if.then774:0 %b1_V_load = load i512 %b1_V

]]></Node>
<StgValue><ssdm name="b1_V_load"/></StgValue>
</operation>

<operation id="854" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="icmp_ln849" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1291" bw="512" op_0_bw="3584">
<![CDATA[
if.then774:1 %b3_V_1 = trunc i3584 %b2_V_1

]]></Node>
<StgValue><ssdm name="b3_V_1"/></StgValue>
</operation>

<operation id="855" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="icmp_ln849" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1292" bw="3072" op_0_bw="3072" op_1_bw="3584" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then774:2 %r_V_1 = partselect i3072 @_ssdm_op_PartSelect.i3072.i3584.i32.i32, i3584 %b2_V_1, i32 512, i32 3583

]]></Node>
<StgValue><ssdm name="r_V_1"/></StgValue>
</operation>

<operation id="856" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="icmp_ln849" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1293" bw="3584" op_0_bw="3584" op_1_bw="512" op_2_bw="3072">
<![CDATA[
if.then774:3 %p_Result_19 = bitconcatenate i3584 @_ssdm_op_BitConcatenate.i3584.i512.i3072, i512 %b1_V_load, i3072 %r_V_1

]]></Node>
<StgValue><ssdm name="p_Result_19"/></StgValue>
</operation>

<operation id="857" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="icmp_ln849" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1294" bw="513" op_0_bw="513" op_1_bw="513" op_2_bw="0">
<![CDATA[
if.then774:4 %data_in_s_read = read i513 @_ssdm_op_Read.ap_fifo.volatile.i513P0A, i513 %data_in_s

]]></Node>
<StgValue><ssdm name="data_in_s_read"/></StgValue>
</operation>

<operation id="858" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="icmp_ln849" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1295" bw="512" op_0_bw="513">
<![CDATA[
if.then774:5 %b1_V_1 = trunc i513 %data_in_s_read

]]></Node>
<StgValue><ssdm name="b1_V_1"/></StgValue>
</operation>

<operation id="859" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="icmp_ln849" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1296" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then774:6 %myShift_5 = add i32 %myShift_4, i32 512

]]></Node>
<StgValue><ssdm name="myShift_5"/></StgValue>
</operation>

<operation id="860" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="icmp_ln849" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1297" bw="0" op_0_bw="3584" op_1_bw="3584" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then774:7 %store_ln856 = store i3584 %p_Result_19, i3584 %p_Val2_11

]]></Node>
<StgValue><ssdm name="store_ln856"/></StgValue>
</operation>

<operation id="861" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="icmp_ln849" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1298" bw="0" op_0_bw="512" op_1_bw="512" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then774:8 %store_ln856 = store i512 %b1_V_1, i512 %b1_V

]]></Node>
<StgValue><ssdm name="store_ln856"/></StgValue>
</operation>

<operation id="862" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="icmp_ln849" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1299" bw="0" op_0_bw="512" op_1_bw="512" op_2_bw="0" op_3_bw="0" op_4_bw="0">
<![CDATA[
if.then774:9 %store_ln856 = store i512 %b3_V_1, i512 %b3_V

]]></Node>
<StgValue><ssdm name="store_ln856"/></StgValue>
</operation>

<operation id="863" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="icmp_ln849" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1300" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="0">
<![CDATA[
if.then774:10 %store_ln856 = store i32 %myShift_5, i32 %myShift

]]></Node>
<StgValue><ssdm name="store_ln856"/></StgValue>
</operation>

<operation id="864" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="icmp_ln849" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1301" bw="0" op_0_bw="0">
<![CDATA[
if.then774:11 %br_ln856 = br void %if.end783

]]></Node>
<StgValue><ssdm name="br_ln856"/></StgValue>
</operation>

<operation id="865" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1307" bw="0" op_0_bw="3584" op_1_bw="3584" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then:4 %store_ln256 = store i3584 0, i3584 %p_Val2_11

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="866" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1309" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then:6 %store_ln256 = store i16 0, i16 %d_loop

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="867" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1313" bw="0" op_0_bw="1536" op_1_bw="1536" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then:10 %store_ln256 = store i1536 0, i1536 %p_Val2_10

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="868" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1314" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then:11 %store_ln256 = store i32 0, i32 %mFIRST_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="869" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1316" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then:13 %store_ln256 = store i8 1, i8 %bitSize_1

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="870" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1317" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then:14 %store_ln256 = store i32 0, i32 %myShift_1

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="871" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1318" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then:15 %store_ln256 = store i8 0, i8 %Datadec_type_V_1

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="872" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1319" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then:16 %store_ln256 = store i8 0, i8 %hd_waitCount

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="873" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1320" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then:17 %store_ln256 = store i8 0, i8 %APPEND_DATA_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="874" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1325" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then:22 %store_ln256 = store i32 0, i32 %runLength

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="875" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1326" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then:23 %store_ln256 = store i8 1, i8 %bitSize

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="876" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="197" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
for.cond:1 %patchPC_mul_2 = load i32 %patchPC_mul

]]></Node>
<StgValue><ssdm name="patchPC_mul_2"/></StgValue>
</operation>

<operation id="877" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="201" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
for.cond:5 %myCount_4 = load i32 %myCount

]]></Node>
<StgValue><ssdm name="myCount_4"/></StgValue>
</operation>

<operation id="878" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="231" bw="16" op_0_bw="32">
<![CDATA[
for.cond:35 %trunc_ln246 = trunc i32 %patchPC_mul_2

]]></Node>
<StgValue><ssdm name="trunc_ln246"/></StgValue>
</operation>

<operation id="879" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="fPLL_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then60:0 %D_PLL_load = load i8 %D_PLL

]]></Node>
<StgValue><ssdm name="D_PLL_load"/></StgValue>
</operation>

<operation id="880" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="fPLL_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="269" bw="232" op_0_bw="232" op_1_bw="8" op_2_bw="224">
<![CDATA[
if.then60:1 %p_Result_2 = bitconcatenate i232 @_ssdm_op_BitConcatenate.i232.i8.i224, i8 %D_PLL_load, i224 0

]]></Node>
<StgValue><ssdm name="p_Result_2"/></StgValue>
</operation>

<operation id="881" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="fPLL_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="270" bw="0" op_0_bw="0">
<![CDATA[
if.then60:2 %br_ln304 = br void %if.end65

]]></Node>
<StgValue><ssdm name="br_ln304"/></StgValue>
</operation>

<operation id="882" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="10" op_0_bw="8">
<![CDATA[
if.end65:9 %zext_ln342_3 = zext i8 %bitSize_2

]]></Node>
<StgValue><ssdm name="zext_ln342_3"/></StgValue>
</operation>

<operation id="883" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
<literal name="icmp_ln325" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="299" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
if.then112:0 %buf_header_3_load = load i32 %buf_header_3

]]></Node>
<StgValue><ssdm name="buf_header_3_load"/></StgValue>
</operation>

<operation id="884" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
<literal name="icmp_ln325" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="302" bw="32" op_0_bw="32" op_1_bw="24" op_2_bw="8">
<![CDATA[
if.then112:3 %shl_ln = bitconcatenate i32 @_ssdm_op_BitConcatenate.i32.i24.i8, i24 %trunc_ln1498_1, i8 0

]]></Node>
<StgValue><ssdm name="shl_ln"/></StgValue>
</operation>

<operation id="885" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
<literal name="icmp_ln325" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="303" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then112:4 %or_ln1498 = or i32 %shl_ln, i32 %buf_header_3_load

]]></Node>
<StgValue><ssdm name="or_ln1498"/></StgValue>
</operation>

<operation id="886" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
<literal name="icmp_ln325" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="306" bw="3584" op_0_bw="3584" op_1_bw="3064" op_2_bw="488" op_3_bw="32">
<![CDATA[
if.then112:7 %ret_V_1 = bitconcatenate i3584 @_ssdm_op_BitConcatenate.i3584.i3064.i488.i32, i3064 %trunc_ln1498_2, i488 %tmp_s, i32 %or_ln1498

]]></Node>
<StgValue><ssdm name="ret_V_1"/></StgValue>
</operation>

<operation id="887" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
<literal name="icmp_ln325" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="32" op_0_bw="8">
<![CDATA[
if.then112:9 %zext_ln354 = zext i8 %buf_header

]]></Node>
<StgValue><ssdm name="zext_ln354"/></StgValue>
</operation>

<operation id="888" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
<literal name="icmp_ln325" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="309" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then112:10 %store_ln355 = store i32 %zext_ln354, i32 %buf_header_3

]]></Node>
<StgValue><ssdm name="store_ln355"/></StgValue>
</operation>

<operation id="889" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
<literal name="icmp_ln325" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="310" bw="0" op_0_bw="0">
<![CDATA[
if.then112:11 %br_ln355 = br void %if.end120

]]></Node>
<StgValue><ssdm name="br_ln355"/></StgValue>
</operation>

<operation id="890" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="313" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
if.end120:1 %SDS_load = load i16 %SDS

]]></Node>
<StgValue><ssdm name="SDS_load"/></StgValue>
</operation>

<operation id="891" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="314" bw="12" op_0_bw="16">
<![CDATA[
if.end120:2 %trunc_ln628 = trunc i16 %SDS_load

]]></Node>
<StgValue><ssdm name="trunc_ln628"/></StgValue>
</operation>

<operation id="892" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="315" bw="12" op_0_bw="12" op_1_bw="12">
<![CDATA[
if.end120:3 %sub_ln628_2 = sub i12 3583, i12 %trunc_ln628

]]></Node>
<StgValue><ssdm name="sub_ln628_2"/></StgValue>
</operation>

<operation id="893" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="332" bw="8" op_0_bw="8" op_1_bw="0" op_2_bw="8" op_3_bw="0">
<![CDATA[
if.end89:0 %buf_header_1 = phi i8 %buf_header_2, void %if.then84, i8 0, void %if.then80

]]></Node>
<StgValue><ssdm name="buf_header_1"/></StgValue>
</operation>

<operation id="894" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="334" bw="32" op_0_bw="8">
<![CDATA[
if.end89:2 %zext_ln161 = zext i8 %buf_header_1

]]></Node>
<StgValue><ssdm name="zext_ln161"/></StgValue>
</operation>

<operation id="895" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="0"/>
<literal name="icmp_ln339" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
if.then100:0 %FDS_load = load i16 %FDS

]]></Node>
<StgValue><ssdm name="FDS_load"/></StgValue>
</operation>

<operation id="896" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="0"/>
<literal name="icmp_ln339" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="342" bw="12" op_0_bw="16">
<![CDATA[
if.then100:1 %trunc_ln628_1 = trunc i16 %FDS_load

]]></Node>
<StgValue><ssdm name="trunc_ln628_1"/></StgValue>
</operation>

<operation id="897" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="0"/>
<literal name="icmp_ln339" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="343" bw="12" op_0_bw="12" op_1_bw="12">
<![CDATA[
if.then100:2 %sub_ln628_3 = sub i12 3583, i12 %trunc_ln628_1

]]></Node>
<StgValue><ssdm name="sub_ln628_3"/></StgValue>
</operation>

<operation id="898" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="360" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
if.then91:0 %add_ln335 = add i10 %zext_ln342_3, i10 511

]]></Node>
<StgValue><ssdm name="add_ln335"/></StgValue>
</operation>

<operation id="899" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="361" bw="1" op_0_bw="1" op_1_bw="10" op_2_bw="32">
<![CDATA[
if.then91:1 %tmp_2 = bitselect i1 @_ssdm_op_BitSelect.i1.i10.i32, i10 %add_ln335, i32 9

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="900" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="362" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then91:2 %xor_ln628 = xor i1 %tmp_2, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln628"/></StgValue>
</operation>

<operation id="901" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="12" op_0_bw="10">
<![CDATA[
if.then91:3 %zext_ln628 = zext i10 %add_ln335

]]></Node>
<StgValue><ssdm name="zext_ln628"/></StgValue>
</operation>

<operation id="902" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="364" bw="3584" op_0_bw="3584" op_1_bw="3584" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then91:4 %tmp_3 = partselect i3584 @llvm.part.select.i3584, i3584 %p_Val2_13, i32 3583, i32 0

]]></Node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="903" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="365" bw="12" op_0_bw="12" op_1_bw="12">
<![CDATA[
if.then91:5 %sub_ln628 = sub i12 512, i12 %zext_ln628

]]></Node>
<StgValue><ssdm name="sub_ln628"/></StgValue>
</operation>

<operation id="904" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="366" bw="12" op_0_bw="12" op_1_bw="12">
<![CDATA[
if.then91:6 %add_ln628 = add i12 %zext_ln628, i12 3584

]]></Node>
<StgValue><ssdm name="add_ln628"/></StgValue>
</operation>

<operation id="905" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="367" bw="12" op_0_bw="1" op_1_bw="12" op_2_bw="12">
<![CDATA[
if.then91:7 %select_ln628 = select i1 %xor_ln628, i12 %sub_ln628, i12 %add_ln628

]]></Node>
<StgValue><ssdm name="select_ln628"/></StgValue>
</operation>

<operation id="906" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="368" bw="3584" op_0_bw="1" op_1_bw="3584" op_2_bw="3584">
<![CDATA[
if.then91:8 %select_ln628_1 = select i1 %xor_ln628, i3584 %tmp_3, i3584 %p_Val2_13

]]></Node>
<StgValue><ssdm name="select_ln628_1"/></StgValue>
</operation>

<operation id="907" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="369" bw="12" op_0_bw="12" op_1_bw="12">
<![CDATA[
if.then91:9 %sub_ln628_1 = sub i12 3583, i12 %select_ln628

]]></Node>
<StgValue><ssdm name="sub_ln628_1"/></StgValue>
</operation>

<operation id="908" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="383" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.end108:0 %store_ln348 = store i32 %zext_ln161, i32 %buf_header_3

]]></Node>
<StgValue><ssdm name="store_ln348"/></StgValue>
</operation>

<operation id="909" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
<literal name="mbitSize_3" val="32"/>
</and_exp></or_exp>
</condition>

<Node id="428" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then715.if.end750_crit_edge:0 %store_ln779 = store i16 1983, i16 %FDS

]]></Node>
<StgValue><ssdm name="store_ln779"/></StgValue>
</operation>

<operation id="910" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
<literal name="mbitSize_3" val="32"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then715.if.end750_crit_edge:1 %store_ln779 = store i16 2047, i16 %SDS

]]></Node>
<StgValue><ssdm name="store_ln779"/></StgValue>
</operation>

<operation id="911" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
<literal name="mbitSize_3" val="24"/>
</and_exp></or_exp>
</condition>

<Node id="433" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then738:0 %store_ln796 = store i16 1487, i16 %FDS

]]></Node>
<StgValue><ssdm name="store_ln796"/></StgValue>
</operation>

<operation id="912" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
<literal name="mbitSize_3" val="24"/>
</and_exp></or_exp>
</condition>

<Node id="434" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then738:1 %store_ln796 = store i16 1535, i16 %SDS

]]></Node>
<StgValue><ssdm name="store_ln796"/></StgValue>
</operation>

<operation id="913" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
<literal name="mbitSize_3" val="16"/>
</and_exp></or_exp>
</condition>

<Node id="438" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then734:0 %store_ln790 = store i16 991, i16 %FDS

]]></Node>
<StgValue><ssdm name="store_ln790"/></StgValue>
</operation>

<operation id="914" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
<literal name="mbitSize_3" val="16"/>
</and_exp></or_exp>
</condition>

<Node id="439" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then734:1 %store_ln790 = store i16 1023, i16 %SDS

]]></Node>
<StgValue><ssdm name="store_ln790"/></StgValue>
</operation>

<operation id="915" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
<literal name="mbitSize_3" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="443" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then715.if.end750_crit_edge72:0 %store_ln779 = store i16 495, i16 %FDS

]]></Node>
<StgValue><ssdm name="store_ln779"/></StgValue>
</operation>

<operation id="916" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
<literal name="mbitSize_3" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="444" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then715.if.end750_crit_edge72:1 %store_ln779 = store i16 511, i16 %SDS

]]></Node>
<StgValue><ssdm name="store_ln779"/></StgValue>
</operation>

<operation id="917" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end750:16 %store_ln822 = store i8 %PLL, i8 %D_PLL

]]></Node>
<StgValue><ssdm name="store_ln822"/></StgValue>
</operation>

<operation id="918" st_id="4" stage="2" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="24" op_0_bw="24" op_1_bw="24">
<![CDATA[
fpga_resource_hint.if.else620.0:4 %myCount_7 = mul i24 %zext_ln732, i24 %zext_ln732_1

]]></Node>
<StgValue><ssdm name="myCount_7"/></StgValue>
</operation>

<operation id="919" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="494" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
fpga_resource_hint.if.else620.0:10 %icmp_ln735 = icmp_ne  i8 %BV_idx_load, i8 0

]]></Node>
<StgValue><ssdm name="icmp_ln735"/></StgValue>
</operation>

<operation id="920" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
fpga_resource_hint.if.else620.0:11 %select_ln736 = select i1 %icmp_ln735, i8 7, i8 40

]]></Node>
<StgValue><ssdm name="select_ln736"/></StgValue>
</operation>

<operation id="921" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="498" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
fpga_resource_hint.if.else620.0:14 %select_ln737 = select i1 %icmp_ln736, i8 14, i8 40

]]></Node>
<StgValue><ssdm name="select_ln737"/></StgValue>
</operation>

<operation id="922" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="499" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
fpga_resource_hint.if.else620.0:15 %icmp_ln737 = icmp_ugt  i8 %BV_idx_load, i8 2

]]></Node>
<StgValue><ssdm name="icmp_ln737"/></StgValue>
</operation>

<operation id="923" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="500" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
fpga_resource_hint.if.else620.0:16 %select_ln738 = select i1 %icmp_ln737, i8 21, i8 40

]]></Node>
<StgValue><ssdm name="select_ln738"/></StgValue>
</operation>

<operation id="924" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="503" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
fpga_resource_hint.if.else620.0:19 %select_ln628_3 = select i1 %icmp_ln738, i8 28, i8 40

]]></Node>
<StgValue><ssdm name="select_ln628_3"/></StgValue>
</operation>

<operation id="925" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="536" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.end692:10 %store_ln628 = store i8 %select_ln628_3, i8 %BV_S4_2

]]></Node>
<StgValue><ssdm name="store_ln628"/></StgValue>
</operation>

<operation id="926" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="537" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.end692:11 %store_ln738 = store i8 %select_ln738, i8 %BV_S3_2

]]></Node>
<StgValue><ssdm name="store_ln738"/></StgValue>
</operation>

<operation id="927" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="538" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.end692:12 %store_ln737 = store i8 %select_ln737, i8 %BV_S2_2

]]></Node>
<StgValue><ssdm name="store_ln737"/></StgValue>
</operation>

<operation id="928" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.end692:13 %store_ln736 = store i8 %select_ln736, i8 %BV_S1_2

]]></Node>
<StgValue><ssdm name="store_ln736"/></StgValue>
</operation>

<operation id="929" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="583" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.then557:39 %icmp_ln721 = icmp_ne  i8 %DB_idx_load, i8 0

]]></Node>
<StgValue><ssdm name="icmp_ln721"/></StgValue>
</operation>

<operation id="930" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="584" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.then557:40 %select_ln722 = select i1 %icmp_ln721, i8 7, i8 40

]]></Node>
<StgValue><ssdm name="select_ln722"/></StgValue>
</operation>

<operation id="931" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="587" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.then557:43 %select_ln723 = select i1 %icmp_ln722, i8 14, i8 40

]]></Node>
<StgValue><ssdm name="select_ln723"/></StgValue>
</operation>

<operation id="932" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="588" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.then557:44 %icmp_ln723 = icmp_ugt  i8 %DB_idx_load, i8 2

]]></Node>
<StgValue><ssdm name="icmp_ln723"/></StgValue>
</operation>

<operation id="933" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="589" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.then557:45 %select_ln724 = select i1 %icmp_ln723, i8 21, i8 40

]]></Node>
<StgValue><ssdm name="select_ln724"/></StgValue>
</operation>

<operation id="934" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="592" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.then557:48 %select_ln727 = select i1 %icmp_ln724, i8 28, i8 40

]]></Node>
<StgValue><ssdm name="select_ln727"/></StgValue>
</operation>

<operation id="935" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="604" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
if.then557:60 %store_ln728 = store i64 %reg_data_0_V, i64 %p_Val2_4

]]></Node>
<StgValue><ssdm name="store_ln728"/></StgValue>
</operation>

<operation id="936" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="610" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
if.then557:66 %store_ln728 = store i8 %select_ln727, i8 %DB_S4_2

]]></Node>
<StgValue><ssdm name="store_ln728"/></StgValue>
</operation>

<operation id="937" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="611" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
if.then557:67 %store_ln728 = store i8 %select_ln724, i8 %DB_S3_2

]]></Node>
<StgValue><ssdm name="store_ln728"/></StgValue>
</operation>

<operation id="938" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="612" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
if.then557:68 %store_ln728 = store i8 %select_ln723, i8 %DB_S2_2

]]></Node>
<StgValue><ssdm name="store_ln728"/></StgValue>
</operation>

<operation id="939" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="613" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
if.then557:69 %store_ln728 = store i8 %select_ln722, i8 %DB_S1_2

]]></Node>
<StgValue><ssdm name="store_ln728"/></StgValue>
</operation>

<operation id="940" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
if.then509:6 %p_Val2_load = load i64 %p_Val2_s

]]></Node>
<StgValue><ssdm name="p_Val2_load"/></StgValue>
</operation>

<operation id="941" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="623" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
if.then509:7 %p_Val2_1_load = load i64 %p_Val2_1

]]></Node>
<StgValue><ssdm name="p_Val2_1_load"/></StgValue>
</operation>

<operation id="942" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="624" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
if.then509:8 %p_Val2_2_load = load i64 %p_Val2_2

]]></Node>
<StgValue><ssdm name="p_Val2_2_load"/></StgValue>
</operation>

<operation id="943" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="625" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
if.then509:9 %p_Val2_3_load = load i64 %p_Val2_3

]]></Node>
<StgValue><ssdm name="p_Val2_3_load"/></StgValue>
</operation>

<operation id="944" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="627" bw="7" op_0_bw="64">
<![CDATA[
if.then509:11 %p_Result_11 = trunc i64 %p_Val2_3_load

]]></Node>
<StgValue><ssdm name="p_Result_11"/></StgValue>
</operation>

<operation id="945" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="632" bw="7" op_0_bw="64">
<![CDATA[
if.then509:16 %p_Result_12 = trunc i64 %p_Val2_2_load

]]></Node>
<StgValue><ssdm name="p_Result_12"/></StgValue>
</operation>

<operation id="946" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="636" bw="7" op_0_bw="64">
<![CDATA[
if.then509:20 %p_Result_13 = trunc i64 %p_Val2_1_load

]]></Node>
<StgValue><ssdm name="p_Result_13"/></StgValue>
</operation>

<operation id="947" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="640" bw="7" op_0_bw="64">
<![CDATA[
if.then509:24 %p_Result_14 = trunc i64 %p_Val2_load

]]></Node>
<StgValue><ssdm name="p_Result_14"/></StgValue>
</operation>

<operation id="948" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="674" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then509:58 %br_ln675 = br i1 %icmp_ln675, void %if.end540, void %if.then532

]]></Node>
<StgValue><ssdm name="br_ln675"/></StgValue>
</operation>

<operation id="949" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="icmp_ln675" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="677" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then532:1 %add_ln679 = add i32 %myCount_4, i32 512

]]></Node>
<StgValue><ssdm name="add_ln679"/></StgValue>
</operation>

<operation id="950" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
<literal name="icmp_ln675" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="680" bw="0" op_0_bw="0">
<![CDATA[
if.then532:4 %br_ln680 = br void %if.end540

]]></Node>
<StgValue><ssdm name="br_ln680"/></StgValue>
</operation>

<operation id="951" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="682" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0">
<![CDATA[
if.end540:0 %add534_pn = phi i32 %add_ln679, void %if.then532, i32 %myCount_4, void %if.then509

]]></Node>
<StgValue><ssdm name="add534_pn"/></StgValue>
</operation>

<operation id="952" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="684" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end540:2 %shift_count_5 = sub i32 %add534_pn, i32 %zext_ln679

]]></Node>
<StgValue><ssdm name="shift_count_5"/></StgValue>
</operation>

<operation id="953" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="688" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.end540:6 %store_ln687 = store i32 %shift_count_5, i32 %shift_count

]]></Node>
<StgValue><ssdm name="store_ln687"/></StgValue>
</operation>

<operation id="954" st_id="4" stage="2" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="725" bw="24" op_0_bw="24" op_1_bw="24">
<![CDATA[
fpga_resource_hint.if.else489.1:4 %myCount_6 = mul i24 %zext_ln647, i24 %zext_ln647_1

]]></Node>
<StgValue><ssdm name="myCount_6"/></StgValue>
</operation>

<operation id="955" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="747" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
if.then480:0 %check_header_wait_load_2 = load i1 %check_header_wait

]]></Node>
<StgValue><ssdm name="check_header_wait_load_2"/></StgValue>
</operation>

<operation id="956" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="748" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then480:1 %shift_count_3 = add i32 %myCount_4, i32 512

]]></Node>
<StgValue><ssdm name="shift_count_3"/></StgValue>
</operation>

<operation id="957" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="749" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.then480:2 %shift_count_4 = select i1 %check_header_wait_load_2, i32 %shift_count_3, i32 %myCount_4

]]></Node>
<StgValue><ssdm name="shift_count_4"/></StgValue>
</operation>

<operation id="958" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="752" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.then480:5 %store_ln635 = store i32 %shift_count_4, i32 %shift_count

]]></Node>
<StgValue><ssdm name="store_ln635"/></StgValue>
</operation>

<operation id="959" st_id="4" stage="1" lat="2">
<core>ROM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="772" bw="7" op_0_bw="7">
<![CDATA[
fpga_resource_hint.if.else425.2:8 %CLBW_1 = load i7 %ClosestFixedBitsMap_addr

]]></Node>
<StgValue><ssdm name="CLBW_1"/></StgValue>
</operation>

<operation id="960" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="773" bw="8" op_0_bw="7">
<![CDATA[
fpga_resource_hint.if.else425.2:9 %zext_ln206 = zext i7 %CLBW_1

]]></Node>
<StgValue><ssdm name="zext_ln206"/></StgValue>
</operation>

<operation id="961" st_id="4" stage="2" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="777" bw="24" op_0_bw="24" op_1_bw="24">
<![CDATA[
fpga_resource_hint.if.else425.2:13 %myCount_5 = mul i24 %zext_ln604, i24 %zext_ln604_1

]]></Node>
<StgValue><ssdm name="myCount_5"/></StgValue>
</operation>

<operation id="962" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="785" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
fpga_resource_hint.if.else425.2:21 %PA_bitShifter_8b = add i8 %BV_Bits_1, i8 248

]]></Node>
<StgValue><ssdm name="PA_bitShifter_8b"/></StgValue>
</operation>

<operation id="963" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="786" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
fpga_resource_hint.if.else425.2:22 %icmp_ln614 = icmp_ult  i8 %BV_Bits_1, i8 9

]]></Node>
<StgValue><ssdm name="icmp_ln614"/></StgValue>
</operation>

<operation id="964" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="787" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
fpga_resource_hint.if.else425.2:23 %add_ln614 = add i8 %BV_Bits_1, i8 240

]]></Node>
<StgValue><ssdm name="add_ln614"/></StgValue>
</operation>

<operation id="965" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="788" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
fpga_resource_hint.if.else425.2:24 %PA_bitShifter_16b = select i1 %icmp_ln614, i8 40, i8 %add_ln614

]]></Node>
<StgValue><ssdm name="PA_bitShifter_16b"/></StgValue>
</operation>

<operation id="966" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="789" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
fpga_resource_hint.if.else425.2:25 %icmp_ln615 = icmp_ult  i8 %BV_Bits_1, i8 17

]]></Node>
<StgValue><ssdm name="icmp_ln615"/></StgValue>
</operation>

<operation id="967" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="790" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
fpga_resource_hint.if.else425.2:26 %add_ln615 = add i8 %BV_Bits_1, i8 232

]]></Node>
<StgValue><ssdm name="add_ln615"/></StgValue>
</operation>

<operation id="968" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="791" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
fpga_resource_hint.if.else425.2:27 %PA_bitShifter_24b = select i1 %icmp_ln615, i8 40, i8 %add_ln615

]]></Node>
<StgValue><ssdm name="PA_bitShifter_24b"/></StgValue>
</operation>

<operation id="969" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="792" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
fpga_resource_hint.if.else425.2:28 %icmp_ln616 = icmp_ult  i8 %BV_Bits_1, i8 25

]]></Node>
<StgValue><ssdm name="icmp_ln616"/></StgValue>
</operation>

<operation id="970" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="793" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
fpga_resource_hint.if.else425.2:29 %add_ln616 = add i8 %BV_Bits_1, i8 224

]]></Node>
<StgValue><ssdm name="add_ln616"/></StgValue>
</operation>

<operation id="971" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="794" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
fpga_resource_hint.if.else425.2:30 %PA_bitShifter_32b = select i1 %icmp_ln616, i8 40, i8 %add_ln616

]]></Node>
<StgValue><ssdm name="PA_bitShifter_32b"/></StgValue>
</operation>

<operation id="972" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="800" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
fpga_resource_hint.if.else425.2:36 %store_ln616 = store i8 %PA_bitShifter_32b, i8 %PA_bitShifter_32b_3

]]></Node>
<StgValue><ssdm name="store_ln616"/></StgValue>
</operation>

<operation id="973" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="801" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
fpga_resource_hint.if.else425.2:37 %store_ln615 = store i8 %PA_bitShifter_24b, i8 %PA_bitShifter_24b_3

]]></Node>
<StgValue><ssdm name="store_ln615"/></StgValue>
</operation>

<operation id="974" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="802" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
fpga_resource_hint.if.else425.2:38 %store_ln614 = store i8 %PA_bitShifter_16b, i8 %PA_bitShifter_16b_3

]]></Node>
<StgValue><ssdm name="store_ln614"/></StgValue>
</operation>

<operation id="975" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="803" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
fpga_resource_hint.if.else425.2:39 %store_ln613 = store i8 %PA_bitShifter_8b, i8 %PA_bitShifter_8b_3

]]></Node>
<StgValue><ssdm name="store_ln613"/></StgValue>
</operation>

<operation id="976" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="804" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
fpga_resource_hint.if.else425.2:40 %store_ln206 = store i8 %zext_ln206, i8 %CLBW

]]></Node>
<StgValue><ssdm name="store_ln206"/></StgValue>
</operation>

<operation id="977" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="816" bw="9" op_0_bw="8">
<![CDATA[
fpga_resource_hint.if.then393.3:8 %zext_ln583_1 = zext i8 %BV_Bits_load

]]></Node>
<StgValue><ssdm name="zext_ln583_1"/></StgValue>
</operation>

<operation id="978" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="817" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
fpga_resource_hint.if.then393.3:9 %add_ln583 = add i9 %zext_ln583_1, i9 511

]]></Node>
<StgValue><ssdm name="add_ln583"/></StgValue>
</operation>

<operation id="979" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="821" bw="11" op_0_bw="9">
<![CDATA[
fpga_resource_hint.if.then393.3:13 %sext_ln628 = sext i9 %add_ln583

]]></Node>
<StgValue><ssdm name="sext_ln628"/></StgValue>
</operation>

<operation id="980" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="822" bw="11" op_0_bw="11" op_1_bw="11">
<![CDATA[
fpga_resource_hint.if.then393.3:14 %sub_ln628_5 = sub i11 1535, i11 %sext_ln628

]]></Node>
<StgValue><ssdm name="sub_ln628_5"/></StgValue>
</operation>

<operation id="981" st_id="4" stage="1" lat="2">
<core>Mul_DSP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="848" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
fpga_resource_hint.if.then393.3:40 %patchPC_mul_3 = mul i16 %zext_ln588, i16 %zext_ln588_1

]]></Node>
<StgValue><ssdm name="patchPC_mul_3"/></StgValue>
</operation>

<operation id="982" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="849" bw="32" op_0_bw="16">
<![CDATA[
fpga_resource_hint.if.then393.3:41 %zext_ln243 = zext i16 %patchPC_mul_3

]]></Node>
<StgValue><ssdm name="zext_ln243"/></StgValue>
</operation>

<operation id="983" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="850" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
fpga_resource_hint.if.then393.3:42 %specfucore_ln243 = specfucore void @_ssdm_op_SpecFUCore, i16 %patchPC_mul_3, i64 12, i64 3, i64 1

]]></Node>
<StgValue><ssdm name="specfucore_ln243"/></StgValue>
</operation>

<operation id="984" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="862" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
fpga_resource_hint.if.then393.3:54 %store_ln600 = store i32 %zext_ln243, i32 %patchPC_mul

]]></Node>
<StgValue><ssdm name="store_ln600"/></StgValue>
</operation>

<operation id="985" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="868" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
if.then364:2 %check_header_wait_load_1 = load i1 %check_header_wait

]]></Node>
<StgValue><ssdm name="check_header_wait_load_1"/></StgValue>
</operation>

<operation id="986" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="869" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then364:3 %shift_count_1 = add i32 %myCount_4, i32 512

]]></Node>
<StgValue><ssdm name="shift_count_1"/></StgValue>
</operation>

<operation id="987" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="870" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.then364:4 %shift_count_2 = select i1 %check_header_wait_load_1, i32 %shift_count_1, i32 %myCount_4

]]></Node>
<StgValue><ssdm name="shift_count_2"/></StgValue>
</operation>

<operation id="988" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="879" bw="3" op_0_bw="32">
<![CDATA[
if.then364:13 %rem_PatchD = trunc i32 %patchPC_mul_2

]]></Node>
<StgValue><ssdm name="rem_PatchD"/></StgValue>
</operation>

<operation id="989" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="880" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
if.then364:14 %icmp_ln564 = icmp_eq  i3 %rem_PatchD, i3 0

]]></Node>
<StgValue><ssdm name="icmp_ln564"/></StgValue>
</operation>

<operation id="990" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="881" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then364:15 %br_ln564 = br i1 %icmp_ln564, void %if.then380, void %if.end387

]]></Node>
<StgValue><ssdm name="br_ln564"/></StgValue>
</operation>

<operation id="991" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
<literal name="icmp_ln564" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="883" bw="16" op_0_bw="3">
<![CDATA[
if.then380:0 %zext_ln566 = zext i3 %rem_PatchD

]]></Node>
<StgValue><ssdm name="zext_ln566"/></StgValue>
</operation>

<operation id="992" st_id="4" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
<literal name="icmp_ln564" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="884" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then380:1 %add_ln566 = add i16 %trunc_ln246, i16 8

]]></Node>
<StgValue><ssdm name="add_ln566"/></StgValue>
</operation>

<operation id="993" st_id="4" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
<literal name="icmp_ln564" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="885" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then380:2 %sub_ln566 = sub i16 %add_ln566, i16 %zext_ln566

]]></Node>
<StgValue><ssdm name="sub_ln566"/></StgValue>
</operation>

<operation id="994" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
<literal name="icmp_ln564" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="886" bw="0" op_0_bw="0">
<![CDATA[
if.then380:3 %br_ln567 = br void %if.end387

]]></Node>
<StgValue><ssdm name="br_ln567"/></StgValue>
</operation>

<operation id="995" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="888" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0">
<![CDATA[
if.end387:0 %patch_data_L = phi i16 %sub_ln566, void %if.then380, i16 %trunc_ln246, void %if.then364

]]></Node>
<StgValue><ssdm name="patch_data_L"/></StgValue>
</operation>

<operation id="996" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="889" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
if.end387:1 %temp_val_load_1 = load i32 %temp_val

]]></Node>
<StgValue><ssdm name="temp_val_load_1"/></StgValue>
</operation>

<operation id="997" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="890" bw="32" op_0_bw="16">
<![CDATA[
if.end387:2 %zext_ln572 = zext i16 %patch_data_L

]]></Node>
<StgValue><ssdm name="zext_ln572"/></StgValue>
</operation>

<operation id="998" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="891" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end387:3 %patch_shifter = add i32 %temp_val_load_1, i32 %zext_ln572

]]></Node>
<StgValue><ssdm name="patch_shifter"/></StgValue>
</operation>

<operation id="999" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="894" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end387:6 %store_ln578 = store i32 %patch_shifter, i32 %mSEC_SHIFTER_1

]]></Node>
<StgValue><ssdm name="store_ln578"/></StgValue>
</operation>

<operation id="1000" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="895" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.end387:7 %store_ln578 = store i32 %shift_count_2, i32 %shift_count

]]></Node>
<StgValue><ssdm name="store_ln578"/></StgValue>
</operation>

<operation id="1001" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="902" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
if.end387:14 %store_ln578 = store i16 %patch_data_L, i16 %m_pa_shifter_1

]]></Node>
<StgValue><ssdm name="store_ln578"/></StgValue>
</operation>

<operation id="1002" st_id="4" stage="1" lat="2">
<core>ROM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="icmp_ln461" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="928" bw="7" op_0_bw="5">
<![CDATA[
cond.true:2 %NDelta_BitMap_load = load i5 %NDelta_BitMap_addr

]]></Node>
<StgValue><ssdm name="NDelta_BitMap_load"/></StgValue>
</operation>

<operation id="1003" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="icmp_ln461" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="929" bw="0" op_0_bw="0">
<![CDATA[
cond.true:3 %br_ln461 = br void %cond.end

]]></Node>
<StgValue><ssdm name="br_ln461"/></StgValue>
</operation>

<operation id="1004" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="931" bw="7" op_0_bw="7" op_1_bw="0" op_2_bw="7" op_3_bw="0">
<![CDATA[
cond.end:0 %mbitSize = phi i7 %NDelta_BitMap_load, void %cond.true, i7 0, void %if.then211

]]></Node>
<StgValue><ssdm name="mbitSize"/></StgValue>
</operation>

<operation id="1005" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="932" bw="8" op_0_bw="7">
<![CDATA[
cond.end:1 %zext_ln137 = zext i7 %mbitSize

]]></Node>
<StgValue><ssdm name="zext_ln137"/></StgValue>
</operation>

<operation id="1006" st_id="4" stage="1" lat="2">
<core>ROM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="936" bw="7" op_0_bw="5">
<![CDATA[
cond.end:5 %PW_1 = load i5 %NDelta_BitMap_addr_1

]]></Node>
<StgValue><ssdm name="PW_1"/></StgValue>
</operation>

<operation id="1007" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="937" bw="8" op_0_bw="7">
<![CDATA[
cond.end:6 %zext_ln464 = zext i7 %PW_1

]]></Node>
<StgValue><ssdm name="zext_ln464"/></StgValue>
</operation>

<operation id="1008" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="982" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:5 %store_ln484 = store i8 %zext_ln137, i8 %bitSize_1

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="1009" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="997" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:20 %store_ln484 = store i8 %zext_ln464, i8 %PW

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="1010" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1012" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:5 %store_ln485 = store i8 %zext_ln137, i8 %bitSize_1

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="1011" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1027" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:20 %store_ln485 = store i8 %zext_ln464, i8 %PW

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="1012" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1042" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:5 %store_ln486 = store i8 %zext_ln137, i8 %bitSize_1

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="1013" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1057" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:20 %store_ln486 = store i8 %zext_ln464, i8 %PW

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="1014" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1072" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:5 %store_ln487 = store i8 %zext_ln137, i8 %bitSize_1

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="1015" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1087" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:20 %store_ln487 = store i8 %zext_ln464, i8 %PW

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="1016" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1101" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false289:7 %store_ln487 = store i8 %zext_ln137, i8 %bitSize_1

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="1017" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1116" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
cond.false289:22 %store_ln487 = store i8 %zext_ln464, i8 %PW

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="1018" st_id="4" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1134" bw="11" op_0_bw="11" op_1_bw="11">
<![CDATA[
if.then167:8 %sub_ln628_4 = sub i11 1536, i11 %trunc_ln628_3

]]></Node>
<StgValue><ssdm name="sub_ln628_4"/></StgValue>
</operation>

<operation id="1019" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1322" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then:19 %store_ln256 = store i32 0, i32 %myCount

]]></Node>
<StgValue><ssdm name="store_ln256"/></StgValue>
</operation>

<operation id="1020" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1327" bw="0" op_0_bw="0">
<![CDATA[
if.then:24 %br_ln256 = br void %if.end783

]]></Node>
<StgValue><ssdm name="br_ln256"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="1021" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="202" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
for.cond:6 %mbase_value_2 = load i32 %base_value_1

]]></Node>
<StgValue><ssdm name="mbase_value_2"/></StgValue>
</operation>

<operation id="1022" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="203" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
for.cond:7 %mdelta_base = load i32 %delta_base_1

]]></Node>
<StgValue><ssdm name="mdelta_base"/></StgValue>
</operation>

<operation id="1023" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="209" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
for.cond:13 %rd_bytes_V_25 = load i64 %p_Val2_5

]]></Node>
<StgValue><ssdm name="rd_bytes_V_25"/></StgValue>
</operation>

<operation id="1024" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="232" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
for.cond:36 %specpipeline_ln246 = specpipeline void @_ssdm_op_SpecPipeline, i32 1, i32 0, i32 0, i32 0, void @empty_3

]]></Node>
<StgValue><ssdm name="specpipeline_ln246"/></StgValue>
</operation>

<operation id="1025" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="233" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
for.cond:37 %specloopname_ln177 = specloopname void @_ssdm_op_SpecLoopName, void @empty_6

]]></Node>
<StgValue><ssdm name="specloopname_ln177"/></StgValue>
</operation>

<operation id="1026" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="272" bw="232" op_0_bw="232" op_1_bw="0" op_2_bw="232" op_3_bw="0">
<![CDATA[
if.end65:0 %TrackSEND_V_3 = phi i232 %p_Result_2, void %if.then60, i232 0, void %if.end58

]]></Node>
<StgValue><ssdm name="TrackSEND_V_3"/></StgValue>
</operation>

<operation id="1027" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
if.end65:1 %DS_SDS_3_load = load i16 %DS_SDS_3

]]></Node>
<StgValue><ssdm name="DS_SDS_3_load"/></StgValue>
</operation>

<operation id="1028" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
if.end65:3 %base_value_load = load i32 %base_value

]]></Node>
<StgValue><ssdm name="base_value_load"/></StgValue>
</operation>

<operation id="1029" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="276" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
if.end65:4 %delta_base_load = load i32 %delta_base

]]></Node>
<StgValue><ssdm name="delta_base_load"/></StgValue>
</operation>

<operation id="1030" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="278" bw="256" op_0_bw="232">
<![CDATA[
if.end65:6 %zext_ln142 = zext i232 %TrackSEND_V_3

]]></Node>
<StgValue><ssdm name="zext_ln142"/></StgValue>
</operation>

<operation id="1031" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="279" bw="32" op_0_bw="1">
<![CDATA[
if.end65:7 %zext_ln339 = zext i1 %first_time_6

]]></Node>
<StgValue><ssdm name="zext_ln339"/></StgValue>
</operation>

<operation id="1032" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="280" bw="32" op_0_bw="8">
<![CDATA[
if.end65:8 %zext_ln342 = zext i8 %bitSize_2

]]></Node>
<StgValue><ssdm name="zext_ln342"/></StgValue>
</operation>

<operation id="1033" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="282" bw="40" op_0_bw="40" op_1_bw="8" op_2_bw="32">
<![CDATA[
if.end65:10 %tmp_9 = bitconcatenate i40 @_ssdm_op_BitConcatenate.i40.i8.i32, i8 %Datadec_type_V_load_1, i32 %zext_ln342

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="1034" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="283" bw="64" op_0_bw="40">
<![CDATA[
if.end65:11 %zext_ln342_1 = zext i40 %tmp_9

]]></Node>
<StgValue><ssdm name="zext_ln342_1"/></StgValue>
</operation>

<operation id="1035" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="284" bw="208" op_0_bw="208" op_1_bw="16" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="64">
<![CDATA[
if.end65:12 %tmp_7 = bitconcatenate i208 @_ssdm_op_BitConcatenate.i208.i16.i32.i32.i32.i32.i64, i16 %DS_SDS_3_load, i32 %delta_base_load, i32 %base_value_load, i32 %zext_ln339, i32 %runLength_2, i64 %zext_ln342_1

]]></Node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="1036" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="285" bw="224" op_0_bw="208">
<![CDATA[
if.end65:13 %zext_ln342_2 = zext i208 %tmp_7

]]></Node>
<StgValue><ssdm name="zext_ln342_2"/></StgValue>
</operation>

<operation id="1037" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="256" op_0_bw="256" op_1_bw="256" op_2_bw="224" op_3_bw="32" op_4_bw="32">
<![CDATA[
if.end65:14 %p_Result_1 = partset i256 @_ssdm_op_PartSet.i256.i256.i224.i32.i32, i256 %zext_ln142, i224 %zext_ln342_2, i32 0, i32 223

]]></Node>
<StgValue><ssdm name="p_Result_1"/></StgValue>
</operation>

<operation id="1038" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="287" bw="257" op_0_bw="257" op_1_bw="1" op_2_bw="256">
<![CDATA[
if.end65:15 %p_s = bitconcatenate i257 @_ssdm_op_BitConcatenate.i257.i1.i256, i1 0, i256 %p_Result_1

]]></Node>
<StgValue><ssdm name="p_s"/></StgValue>
</operation>

<operation id="1039" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="288" bw="0" op_0_bw="0" op_1_bw="257" op_2_bw="257">
<![CDATA[
if.end65:16 %write_ln151 = write void @_ssdm_op_Write.ap_fifo.volatile.i257P0A, i257 %out_strmC_Track, i257 %p_s

]]></Node>
<StgValue><ssdm name="write_ln151"/></StgValue>
</operation>

<operation id="1040" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="3584" op_0_bw="3584" op_1_bw="0" op_2_bw="3584" op_3_bw="0">
<![CDATA[
if.end120:0 %dSEND_V = phi i3584 %ret_V_1, void %if.then112, i3584 %r_V, void %if.else118

]]></Node>
<StgValue><ssdm name="dSEND_V"/></StgValue>
</operation>

<operation id="1041" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="316" bw="3584" op_0_bw="12">
<![CDATA[
if.end120:4 %zext_ln628_16 = zext i12 %sub_ln628_2

]]></Node>
<StgValue><ssdm name="zext_ln628_16"/></StgValue>
</operation>

<operation id="1042" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="317" bw="3584" op_0_bw="3584" op_1_bw="3584">
<![CDATA[
if.end120:5 %lshr_ln628_1 = lshr i3584 77894081334563378764508707451908598634363875792546106220991280972045090113143756247350828053674522774404165906274379945792494917548310574063247841644081929897178637546129401264215614159952590061562154920415452396586835739484982091767625288759481559848471677444112808287056706983922605030201811478361890468927498235629942743709470298595236463543790410896095163738073479981402477878246455235112829189027769705658237222594837250410596602457047413758430150029851731582921543526442245527917224855827827816621485551057937401676948938343002233871424814483269902707836173007455043074627168642672708601404181510388085656853057668361672906095700421037654202545940344737030366578366357572799593982155560321323484375285391015752337555589179864820742955048320397684982749773202572245522578129312632534144771795735226370030108952558937781899103282137065731057232138475034306548038575468027244771033983289060691556811292977131791103945007556626409018279457155155668381388949742836902985341946964734897090584115806967893331511501620481794544357260889558504863310391891382713164805617024097058815, i3584 %zext_ln628_16

]]></Node>
<StgValue><ssdm name="lshr_ln628_1"/></StgValue>
</operation>

<operation id="1043" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="318" bw="3584" op_0_bw="3584" op_1_bw="3584">
<![CDATA[
if.end120:6 %p_Result_4 = and i3584 %dSEND_V, i3584 %lshr_ln628_1

]]></Node>
<StgValue><ssdm name="p_Result_4"/></StgValue>
</operation>

<operation id="1044" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="2048" op_0_bw="3584">
<![CDATA[
if.end120:7 %trunc_ln358_1 = trunc i3584 %p_Result_4

]]></Node>
<StgValue><ssdm name="trunc_ln358_1"/></StgValue>
</operation>

<operation id="1045" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="320" bw="2049" op_0_bw="2049" op_1_bw="1" op_2_bw="2048">
<![CDATA[
if.end120:8 %p_2 = bitconcatenate i2049 @_ssdm_op_BitConcatenate.i2049.i1.i2048, i1 0, i2048 %trunc_ln358_1

]]></Node>
<StgValue><ssdm name="p_2"/></StgValue>
</operation>

<operation id="1046" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="321" bw="0" op_0_bw="0" op_1_bw="2049" op_2_bw="2049">
<![CDATA[
if.end120:9 %write_ln151 = write void @_ssdm_op_Write.ap_fifo.volatile.i2049P0A, i2049 %outAll_Lstrm, i2049 %p_2

]]></Node>
<StgValue><ssdm name="write_ln151"/></StgValue>
</operation>

<operation id="1047" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="0"/>
<literal name="icmp_ln339" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="344" bw="3584" op_0_bw="12">
<![CDATA[
if.then100:3 %zext_ln628_17 = zext i12 %sub_ln628_3

]]></Node>
<StgValue><ssdm name="zext_ln628_17"/></StgValue>
</operation>

<operation id="1048" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="0"/>
<literal name="icmp_ln339" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="345" bw="3584" op_0_bw="3584" op_1_bw="3584">
<![CDATA[
if.then100:4 %lshr_ln628_2 = lshr i3584 77894081334563378764508707451908598634363875792546106220991280972045090113143756247350828053674522774404165906274379945792494917548310574063247841644081929897178637546129401264215614159952590061562154920415452396586835739484982091767625288759481559848471677444112808287056706983922605030201811478361890468927498235629942743709470298595236463543790410896095163738073479981402477878246455235112829189027769705658237222594837250410596602457047413758430150029851731582921543526442245527917224855827827816621485551057937401676948938343002233871424814483269902707836173007455043074627168642672708601404181510388085656853057668361672906095700421037654202545940344737030366578366357572799593982155560321323484375285391015752337555589179864820742955048320397684982749773202572245522578129312632534144771795735226370030108952558937781899103282137065731057232138475034306548038575468027244771033983289060691556811292977131791103945007556626409018279457155155668381388949742836902985341946964734897090584115806967893331511501620481794544357260889558504863310391891382713164805617024097058815, i3584 %zext_ln628_17

]]></Node>
<StgValue><ssdm name="lshr_ln628_2"/></StgValue>
</operation>

<operation id="1049" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="0"/>
<literal name="icmp_ln339" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="346" bw="3584" op_0_bw="3584" op_1_bw="3584">
<![CDATA[
if.then100:5 %p_Result_3 = and i3584 %p_Val2_13, i3584 %lshr_ln628_2

]]></Node>
<StgValue><ssdm name="p_Result_3"/></StgValue>
</operation>

<operation id="1050" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="0"/>
<literal name="icmp_ln339" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="347" bw="2048" op_0_bw="3584">
<![CDATA[
if.then100:6 %trunc_ln358_2 = trunc i3584 %p_Result_3

]]></Node>
<StgValue><ssdm name="trunc_ln358_2"/></StgValue>
</operation>

<operation id="1051" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="0"/>
<literal name="icmp_ln339" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="348" bw="2049" op_0_bw="2049" op_1_bw="1" op_2_bw="2048">
<![CDATA[
if.then100:7 %p_3 = bitconcatenate i2049 @_ssdm_op_BitConcatenate.i2049.i1.i2048, i1 0, i2048 %trunc_ln358_2

]]></Node>
<StgValue><ssdm name="p_3"/></StgValue>
</operation>

<operation id="1052" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="0"/>
<literal name="icmp_ln339" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="349" bw="0" op_0_bw="0" op_1_bw="2049" op_2_bw="2049">
<![CDATA[
if.then100:8 %write_ln151 = write void @_ssdm_op_Write.ap_fifo.volatile.i2049P0A, i2049 %outAll_Lstrm, i2049 %p_3

]]></Node>
<StgValue><ssdm name="write_ln151"/></StgValue>
</operation>

<operation id="1053" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="0"/>
<literal name="icmp_ln339" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="350" bw="0" op_0_bw="0">
<![CDATA[
if.then100:9 %br_ln342 = br void %if.end107

]]></Node>
<StgValue><ssdm name="br_ln342"/></StgValue>
</operation>

<operation id="1054" st_id="5" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="0"/>
<literal name="icmp_ln339" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.else104:0 %add_ln345 = add i32 %runLength_2, i32 4294967232

]]></Node>
<StgValue><ssdm name="add_ln345"/></StgValue>
</operation>

<operation id="1055" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="0"/>
<literal name="icmp_ln339" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="353" bw="33" op_0_bw="33" op_1_bw="1" op_2_bw="32">
<![CDATA[
if.else104:1 %or_ln = bitconcatenate i33 @_ssdm_op_BitConcatenate.i33.i1.i32, i1 0, i32 %add_ln345

]]></Node>
<StgValue><ssdm name="or_ln"/></StgValue>
</operation>

<operation id="1056" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="0"/>
<literal name="icmp_ln339" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="354" bw="2049" op_0_bw="33">
<![CDATA[
if.else104:2 %zext_ln151 = zext i33 %or_ln

]]></Node>
<StgValue><ssdm name="zext_ln151"/></StgValue>
</operation>

<operation id="1057" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="0"/>
<literal name="icmp_ln339" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="355" bw="0" op_0_bw="0" op_1_bw="2049" op_2_bw="2049">
<![CDATA[
if.else104:3 %write_ln151 = write void @_ssdm_op_Write.ap_fifo.volatile.i2049P0A, i2049 %outAll_Lstrm, i2049 %zext_ln151

]]></Node>
<StgValue><ssdm name="write_ln151"/></StgValue>
</operation>

<operation id="1058" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="0"/>
<literal name="icmp_ln339" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="356" bw="0" op_0_bw="0">
<![CDATA[
if.else104:4 %br_ln0 = br void %if.end107

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="1059" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="370" bw="3584" op_0_bw="12">
<![CDATA[
if.then91:10 %zext_ln628_13 = zext i12 %sub_ln628_1

]]></Node>
<StgValue><ssdm name="zext_ln628_13"/></StgValue>
</operation>

<operation id="1060" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
<literal name="xor_ln628" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="371" bw="513" op_0_bw="513" op_1_bw="3584" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then91:11 %st = partselect i513 @_ssdm_op_PartSelect.i513.i3584.i32.i32, i3584 %select_ln628_1, i32 3071, i32 3583

]]></Node>
<StgValue><ssdm name="st"/></StgValue>
</operation>

<operation id="1061" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
<literal name="xor_ln628" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="372" bw="3584" op_0_bw="513">
<![CDATA[
if.then91:12 %zext_ln628_14 = zext i513 %st

]]></Node>
<StgValue><ssdm name="zext_ln628_14"/></StgValue>
</operation>

<operation id="1062" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
<literal name="xor_ln628" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="373" bw="3072" op_0_bw="3072" op_1_bw="3584" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then91:13 %sf = partselect i3072 @_ssdm_op_PartSelect.i3072.i3584.i32.i32, i3584 %select_ln628_1, i32 512, i32 3583

]]></Node>
<StgValue><ssdm name="sf"/></StgValue>
</operation>

<operation id="1063" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
<literal name="xor_ln628" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="3584" op_0_bw="3072">
<![CDATA[
if.then91:14 %zext_ln628_15 = zext i3072 %sf

]]></Node>
<StgValue><ssdm name="zext_ln628_15"/></StgValue>
</operation>

<operation id="1064" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="375" bw="3584" op_0_bw="1" op_1_bw="3584" op_2_bw="3584">
<![CDATA[
if.then91:15 %select_ln628_2 = select i1 %xor_ln628, i3584 %zext_ln628_14, i3584 %zext_ln628_15

]]></Node>
<StgValue><ssdm name="select_ln628_2"/></StgValue>
</operation>

<operation id="1065" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="376" bw="3584" op_0_bw="3584" op_1_bw="3584">
<![CDATA[
if.then91:16 %lshr_ln628 = lshr i3584 77894081334563378764508707451908598634363875792546106220991280972045090113143756247350828053674522774404165906274379945792494917548310574063247841644081929897178637546129401264215614159952590061562154920415452396586835739484982091767625288759481559848471677444112808287056706983922605030201811478361890468927498235629942743709470298595236463543790410896095163738073479981402477878246455235112829189027769705658237222594837250410596602457047413758430150029851731582921543526442245527917224855827827816621485551057937401676948938343002233871424814483269902707836173007455043074627168642672708601404181510388085656853057668361672906095700421037654202545940344737030366578366357572799593982155560321323484375285391015752337555589179864820742955048320397684982749773202572245522578129312632534144771795735226370030108952558937781899103282137065731057232138475034306548038575468027244771033983289060691556811292977131791103945007556626409018279457155155668381388949742836902985341946964734897090584115806967893331511501620481794544357260889558504863310391891382713164805617024097058815, i3584 %zext_ln628_13

]]></Node>
<StgValue><ssdm name="lshr_ln628"/></StgValue>
</operation>

<operation id="1066" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="377" bw="3584" op_0_bw="3584" op_1_bw="3584">
<![CDATA[
if.then91:17 %p_Result_s = and i3584 %select_ln628_2, i3584 %lshr_ln628

]]></Node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="1067" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="378" bw="2048" op_0_bw="3584">
<![CDATA[
if.then91:18 %trunc_ln358 = trunc i3584 %p_Result_s

]]></Node>
<StgValue><ssdm name="trunc_ln358"/></StgValue>
</operation>

<operation id="1068" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="379" bw="2049" op_0_bw="2049" op_1_bw="1" op_2_bw="2048">
<![CDATA[
if.then91:19 %p_1 = bitconcatenate i2049 @_ssdm_op_BitConcatenate.i2049.i1.i2048, i1 0, i2048 %trunc_ln358

]]></Node>
<StgValue><ssdm name="p_1"/></StgValue>
</operation>

<operation id="1069" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="380" bw="0" op_0_bw="0" op_1_bw="2049" op_2_bw="2049">
<![CDATA[
if.then91:20 %write_ln151 = write void @_ssdm_op_Write.ap_fifo.volatile.i2049P0A, i2049 %outAll_Lstrm, i2049 %p_1

]]></Node>
<StgValue><ssdm name="write_ln151"/></StgValue>
</operation>

<operation id="1070" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="wait_cycles_load" val="0"/>
<literal name="icmp_ln276" val="1"/>
<literal name="first_time_6" val="1"/>
<literal name="icmp_ln1019" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="381" bw="0" op_0_bw="0">
<![CDATA[
if.then91:21 %br_ln336 = br void %if.end108

]]></Node>
<StgValue><ssdm name="br_ln336"/></StgValue>
</operation>

<operation id="1071" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
<literal name="mbitSize_3" val="32"/>
</and_exp></or_exp>
</condition>

<Node id="430" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then715.if.end750_crit_edge:2 %store_ln779 = store i16 512, i16 %DS_SDS_3

]]></Node>
<StgValue><ssdm name="store_ln779"/></StgValue>
</operation>

<operation id="1072" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
<literal name="mbitSize_3" val="24"/>
</and_exp></or_exp>
</condition>

<Node id="435" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then738:2 %store_ln796 = store i16 384, i16 %DS_SDS_3

]]></Node>
<StgValue><ssdm name="store_ln796"/></StgValue>
</operation>

<operation id="1073" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
<literal name="mbitSize_3" val="16"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then734:2 %store_ln790 = store i16 256, i16 %DS_SDS_3

]]></Node>
<StgValue><ssdm name="store_ln790"/></StgValue>
</operation>

<operation id="1074" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
<literal name="mbitSize_3" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="445" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then715.if.end750_crit_edge72:2 %store_ln779 = store i16 128, i16 %DS_SDS_3

]]></Node>
<StgValue><ssdm name="store_ln779"/></StgValue>
</operation>

<operation id="1075" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="469" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end750:18 %store_ln822 = store i32 %mdelta_base, i32 %delta_base

]]></Node>
<StgValue><ssdm name="store_ln822"/></StgValue>
</operation>

<operation id="1076" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="470" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end750:19 %store_ln822 = store i32 %mbase_value_2, i32 %base_value

]]></Node>
<StgValue><ssdm name="store_ln822"/></StgValue>
</operation>

<operation id="1077" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="485" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
fpga_resource_hint.if.else620.0:1 %rbegin3 = specregionbegin i32 @_ssdm_op_SpecRegionBegin, void @empty

]]></Node>
<StgValue><ssdm name="rbegin3"/></StgValue>
</operation>

<operation id="1078" st_id="5" stage="1" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="24" op_0_bw="24" op_1_bw="24">
<![CDATA[
fpga_resource_hint.if.else620.0:4 %myCount_7 = mul i24 %zext_ln732, i24 %zext_ln732_1

]]></Node>
<StgValue><ssdm name="myCount_7"/></StgValue>
</operation>

<operation id="1079" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="489" bw="32" op_0_bw="24">
<![CDATA[
fpga_resource_hint.if.else620.0:5 %zext_ln242_2 = zext i24 %myCount_7

]]></Node>
<StgValue><ssdm name="zext_ln242_2"/></StgValue>
</operation>

<operation id="1080" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="490" bw="0" op_0_bw="0" op_1_bw="24" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
fpga_resource_hint.if.else620.0:6 %specfucore_ln242 = specfucore void @_ssdm_op_SpecFUCore, i24 %myCount_7, i64 12, i64 3, i64 3

]]></Node>
<StgValue><ssdm name="specfucore_ln242"/></StgValue>
</operation>

<operation id="1081" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="491" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
fpga_resource_hint.if.else620.0:7 %rend11 = specregionend i32 @_ssdm_op_SpecRegionEnd, void @empty, i32 %rbegin3

]]></Node>
<StgValue><ssdm name="rend11"/></StgValue>
</operation>

<operation id="1082" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="534" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.end692:8 %store_ln242 = store i32 %zext_ln242_2, i32 %myCount

]]></Node>
<StgValue><ssdm name="store_ln242"/></StgValue>
</operation>

<operation id="1083" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then557:1 %BV_S1_2_load = load i8 %BV_S1_2

]]></Node>
<StgValue><ssdm name="BV_S1_2_load"/></StgValue>
</operation>

<operation id="1084" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="546" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then557:2 %BV_S2_2_load = load i8 %BV_S2_2

]]></Node>
<StgValue><ssdm name="BV_S2_2_load"/></StgValue>
</operation>

<operation id="1085" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="547" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then557:3 %BV_S3_2_load = load i8 %BV_S3_2

]]></Node>
<StgValue><ssdm name="BV_S3_2_load"/></StgValue>
</operation>

<operation id="1086" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="548" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then557:4 %BV_S4_2_load = load i8 %BV_S4_2

]]></Node>
<StgValue><ssdm name="BV_S4_2_load"/></StgValue>
</operation>

<operation id="1087" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="551" bw="64" op_0_bw="7">
<![CDATA[
if.then557:7 %zext_ln628_9 = zext i7 %p_Result_15

]]></Node>
<StgValue><ssdm name="zext_ln628_9"/></StgValue>
</operation>

<operation id="1088" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="552" bw="64" op_0_bw="8">
<![CDATA[
if.then557:8 %zext_ln930_4 = zext i8 %BV_S1_2_load

]]></Node>
<StgValue><ssdm name="zext_ln930_4"/></StgValue>
</operation>

<operation id="1089" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="553" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
if.then557:9 %r_V_15 = shl i64 %zext_ln628_9, i64 %zext_ln930_4

]]></Node>
<StgValue><ssdm name="r_V_15"/></StgValue>
</operation>

<operation id="1090" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="554" bw="7" op_0_bw="64">
<![CDATA[
if.then557:10 %trunc_ln628_13 = trunc i64 %rd_bytes_V_25

]]></Node>
<StgValue><ssdm name="trunc_ln628_13"/></StgValue>
</operation>

<operation id="1091" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="555" bw="7" op_0_bw="64">
<![CDATA[
if.then557:11 %p_Result_16 = trunc i64 %rd_bytes_V_27

]]></Node>
<StgValue><ssdm name="p_Result_16"/></StgValue>
</operation>

<operation id="1092" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="556" bw="64" op_0_bw="7">
<![CDATA[
if.then557:12 %zext_ln628_10 = zext i7 %p_Result_16

]]></Node>
<StgValue><ssdm name="zext_ln628_10"/></StgValue>
</operation>

<operation id="1093" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="557" bw="64" op_0_bw="8">
<![CDATA[
if.then557:13 %zext_ln930_5 = zext i8 %BV_S2_2_load

]]></Node>
<StgValue><ssdm name="zext_ln930_5"/></StgValue>
</operation>

<operation id="1094" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="558" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
if.then557:14 %r_V_16 = shl i64 %zext_ln628_10, i64 %zext_ln930_5

]]></Node>
<StgValue><ssdm name="r_V_16"/></StgValue>
</operation>

<operation id="1095" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="559" bw="7" op_0_bw="64">
<![CDATA[
if.then557:15 %p_Result_17 = trunc i64 %rd_bytes_V_28

]]></Node>
<StgValue><ssdm name="p_Result_17"/></StgValue>
</operation>

<operation id="1096" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="560" bw="64" op_0_bw="7">
<![CDATA[
if.then557:16 %zext_ln628_11 = zext i7 %p_Result_17

]]></Node>
<StgValue><ssdm name="zext_ln628_11"/></StgValue>
</operation>

<operation id="1097" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="561" bw="64" op_0_bw="8">
<![CDATA[
if.then557:17 %zext_ln930_6 = zext i8 %BV_S3_2_load

]]></Node>
<StgValue><ssdm name="zext_ln930_6"/></StgValue>
</operation>

<operation id="1098" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="562" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
if.then557:18 %r_V_17 = shl i64 %zext_ln628_11, i64 %zext_ln930_6

]]></Node>
<StgValue><ssdm name="r_V_17"/></StgValue>
</operation>

<operation id="1099" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="563" bw="7" op_0_bw="64">
<![CDATA[
if.then557:19 %p_Result_18 = trunc i64 %rd_bytes_V_29

]]></Node>
<StgValue><ssdm name="p_Result_18"/></StgValue>
</operation>

<operation id="1100" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="564" bw="64" op_0_bw="7">
<![CDATA[
if.then557:20 %zext_ln628_12 = zext i7 %p_Result_18

]]></Node>
<StgValue><ssdm name="zext_ln628_12"/></StgValue>
</operation>

<operation id="1101" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="565" bw="64" op_0_bw="8">
<![CDATA[
if.then557:21 %zext_ln930_7 = zext i8 %BV_S4_2_load

]]></Node>
<StgValue><ssdm name="zext_ln930_7"/></StgValue>
</operation>

<operation id="1102" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
if.then557:22 %r_V_18 = shl i64 %zext_ln628_12, i64 %zext_ln930_7

]]></Node>
<StgValue><ssdm name="r_V_18"/></StgValue>
</operation>

<operation id="1103" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="567" bw="7" op_0_bw="64">
<![CDATA[
if.then557:23 %trunc_ln1498_9 = trunc i64 %r_V_15

]]></Node>
<StgValue><ssdm name="trunc_ln1498_9"/></StgValue>
</operation>

<operation id="1104" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="568" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
if.then557:24 %or_ln1498_5 = or i7 %trunc_ln1498_9, i7 %trunc_ln628_13

]]></Node>
<StgValue><ssdm name="or_ln1498_5"/></StgValue>
</operation>

<operation id="1105" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="569" bw="25" op_0_bw="25" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then557:25 %tmp_17 = partselect i25 @_ssdm_op_PartSelect.i25.i64.i32.i32, i64 %r_V_15, i32 7, i32 31

]]></Node>
<StgValue><ssdm name="tmp_17"/></StgValue>
</operation>

<operation id="1106" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="570" bw="32" op_0_bw="64">
<![CDATA[
if.then557:26 %trunc_ln1498_10 = trunc i64 %r_V_16

]]></Node>
<StgValue><ssdm name="trunc_ln1498_10"/></StgValue>
</operation>

<operation id="1107" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="571" bw="32" op_0_bw="32" op_1_bw="25" op_2_bw="7">
<![CDATA[
if.then557:27 %tmp_18 = bitconcatenate i32 @_ssdm_op_BitConcatenate.i32.i25.i7, i25 %tmp_17, i7 %or_ln1498_5

]]></Node>
<StgValue><ssdm name="tmp_18"/></StgValue>
</operation>

<operation id="1108" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="572" bw="32" op_0_bw="64">
<![CDATA[
if.then557:28 %trunc_ln1498_11 = trunc i64 %r_V_17

]]></Node>
<StgValue><ssdm name="trunc_ln1498_11"/></StgValue>
</operation>

<operation id="1109" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="573" bw="32" op_0_bw="64">
<![CDATA[
if.then557:29 %trunc_ln1498_12 = trunc i64 %r_V_18

]]></Node>
<StgValue><ssdm name="trunc_ln1498_12"/></StgValue>
</operation>

<operation id="1110" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="574" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then557:30 %or_ln709 = or i32 %tmp_18, i32 %trunc_ln1498_10

]]></Node>
<StgValue><ssdm name="or_ln709"/></StgValue>
</operation>

<operation id="1111" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="575" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then557:31 %or_ln709_1 = or i32 %trunc_ln1498_11, i32 %trunc_ln1498_12

]]></Node>
<StgValue><ssdm name="or_ln709_1"/></StgValue>
</operation>

<operation id="1112" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="576" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then557:32 %my_bv_val_1 = or i32 %or_ln709_1, i32 %or_ln709

]]></Node>
<StgValue><ssdm name="my_bv_val_1"/></StgValue>
</operation>

<operation id="1113" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="0"/>
<literal name="icmp_ln705" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="609" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
if.then557:65 %store_ln728 = store i32 %my_bv_val_1, i32 %my_bv_val

]]></Node>
<StgValue><ssdm name="store_ln728"/></StgValue>
</operation>

<operation id="1114" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="617" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then509:1 %DB_S1_2_load = load i8 %DB_S1_2

]]></Node>
<StgValue><ssdm name="DB_S1_2_load"/></StgValue>
</operation>

<operation id="1115" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="618" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then509:2 %DB_S2_2_load = load i8 %DB_S2_2

]]></Node>
<StgValue><ssdm name="DB_S2_2_load"/></StgValue>
</operation>

<operation id="1116" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="619" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then509:3 %DB_S3_2_load = load i8 %DB_S3_2

]]></Node>
<StgValue><ssdm name="DB_S3_2_load"/></StgValue>
</operation>

<operation id="1117" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="620" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then509:4 %DB_S4_2_load = load i8 %DB_S4_2

]]></Node>
<StgValue><ssdm name="DB_S4_2_load"/></StgValue>
</operation>

<operation id="1118" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="621" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
if.then509:5 %my_bv_val_load = load i32 %my_bv_val

]]></Node>
<StgValue><ssdm name="my_bv_val_load"/></StgValue>
</operation>

<operation id="1119" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="626" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
if.then509:10 %p_Val2_4_load = load i64 %p_Val2_4

]]></Node>
<StgValue><ssdm name="p_Val2_4_load"/></StgValue>
</operation>

<operation id="1120" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="628" bw="64" op_0_bw="7">
<![CDATA[
if.then509:12 %zext_ln628_1 = zext i7 %p_Result_11

]]></Node>
<StgValue><ssdm name="zext_ln628_1"/></StgValue>
</operation>

<operation id="1121" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="629" bw="64" op_0_bw="8">
<![CDATA[
if.then509:13 %zext_ln930 = zext i8 %DB_S1_2_load

]]></Node>
<StgValue><ssdm name="zext_ln930"/></StgValue>
</operation>

<operation id="1122" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="630" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
if.then509:14 %r_V_11 = shl i64 %zext_ln628_1, i64 %zext_ln930

]]></Node>
<StgValue><ssdm name="r_V_11"/></StgValue>
</operation>

<operation id="1123" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="631" bw="7" op_0_bw="64">
<![CDATA[
if.then509:15 %trunc_ln628_5 = trunc i64 %p_Val2_4_load

]]></Node>
<StgValue><ssdm name="trunc_ln628_5"/></StgValue>
</operation>

<operation id="1124" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="633" bw="64" op_0_bw="7">
<![CDATA[
if.then509:17 %zext_ln628_2 = zext i7 %p_Result_12

]]></Node>
<StgValue><ssdm name="zext_ln628_2"/></StgValue>
</operation>

<operation id="1125" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="634" bw="64" op_0_bw="8">
<![CDATA[
if.then509:18 %zext_ln930_1 = zext i8 %DB_S2_2_load

]]></Node>
<StgValue><ssdm name="zext_ln930_1"/></StgValue>
</operation>

<operation id="1126" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="635" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
if.then509:19 %r_V_12 = shl i64 %zext_ln628_2, i64 %zext_ln930_1

]]></Node>
<StgValue><ssdm name="r_V_12"/></StgValue>
</operation>

<operation id="1127" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="637" bw="64" op_0_bw="7">
<![CDATA[
if.then509:21 %zext_ln628_3 = zext i7 %p_Result_13

]]></Node>
<StgValue><ssdm name="zext_ln628_3"/></StgValue>
</operation>

<operation id="1128" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="638" bw="64" op_0_bw="8">
<![CDATA[
if.then509:22 %zext_ln930_2 = zext i8 %DB_S3_2_load

]]></Node>
<StgValue><ssdm name="zext_ln930_2"/></StgValue>
</operation>

<operation id="1129" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="639" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
if.then509:23 %r_V_13 = shl i64 %zext_ln628_3, i64 %zext_ln930_2

]]></Node>
<StgValue><ssdm name="r_V_13"/></StgValue>
</operation>

<operation id="1130" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="641" bw="64" op_0_bw="7">
<![CDATA[
if.then509:25 %zext_ln628_4 = zext i7 %p_Result_14

]]></Node>
<StgValue><ssdm name="zext_ln628_4"/></StgValue>
</operation>

<operation id="1131" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="642" bw="64" op_0_bw="8">
<![CDATA[
if.then509:26 %zext_ln930_3 = zext i8 %DB_S4_2_load

]]></Node>
<StgValue><ssdm name="zext_ln930_3"/></StgValue>
</operation>

<operation id="1132" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
if.then509:27 %r_V_14 = shl i64 %zext_ln628_4, i64 %zext_ln930_3

]]></Node>
<StgValue><ssdm name="r_V_14"/></StgValue>
</operation>

<operation id="1133" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="644" bw="7" op_0_bw="64">
<![CDATA[
if.then509:28 %trunc_ln1498_3 = trunc i64 %r_V_11

]]></Node>
<StgValue><ssdm name="trunc_ln1498_3"/></StgValue>
</operation>

<operation id="1134" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="645" bw="1" op_0_bw="64">
<![CDATA[
if.then509:29 %trunc_ln1498_4 = trunc i64 %p_Val2_4_load

]]></Node>
<StgValue><ssdm name="trunc_ln1498_4"/></StgValue>
</operation>

<operation id="1135" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="646" bw="1" op_0_bw="64">
<![CDATA[
if.then509:30 %trunc_ln1498_5 = trunc i64 %r_V_11

]]></Node>
<StgValue><ssdm name="trunc_ln1498_5"/></StgValue>
</operation>

<operation id="1136" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="647" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
if.then509:31 %or_ln1498_1 = or i7 %trunc_ln1498_3, i7 %trunc_ln628_5

]]></Node>
<StgValue><ssdm name="or_ln1498_1"/></StgValue>
</operation>

<operation id="1137" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="648" bw="25" op_0_bw="25" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then509:32 %tmp_11 = partselect i25 @_ssdm_op_PartSelect.i25.i64.i32.i32, i64 %r_V_11, i32 7, i32 31

]]></Node>
<StgValue><ssdm name="tmp_11"/></StgValue>
</operation>

<operation id="1138" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="649" bw="32" op_0_bw="64">
<![CDATA[
if.then509:33 %trunc_ln1498_6 = trunc i64 %r_V_12

]]></Node>
<StgValue><ssdm name="trunc_ln1498_6"/></StgValue>
</operation>

<operation id="1139" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="650" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then509:34 %or_ln667 = or i1 %trunc_ln1498_5, i1 %trunc_ln1498_4

]]></Node>
<StgValue><ssdm name="or_ln667"/></StgValue>
</operation>

<operation id="1140" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="651" bw="32" op_0_bw="32" op_1_bw="25" op_2_bw="7">
<![CDATA[
if.then509:35 %tmp_12 = bitconcatenate i32 @_ssdm_op_BitConcatenate.i32.i25.i7, i25 %tmp_11, i7 %or_ln1498_1

]]></Node>
<StgValue><ssdm name="tmp_12"/></StgValue>
</operation>

<operation id="1141" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="652" bw="32" op_0_bw="64">
<![CDATA[
if.then509:36 %trunc_ln1498_7 = trunc i64 %r_V_13

]]></Node>
<StgValue><ssdm name="trunc_ln1498_7"/></StgValue>
</operation>

<operation id="1142" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="653" bw="32" op_0_bw="64">
<![CDATA[
if.then509:37 %trunc_ln1498_8 = trunc i64 %r_V_14

]]></Node>
<StgValue><ssdm name="trunc_ln1498_8"/></StgValue>
</operation>

<operation id="1143" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="654" bw="1" op_0_bw="64">
<![CDATA[
if.then509:38 %trunc_ln667 = trunc i64 %r_V_13

]]></Node>
<StgValue><ssdm name="trunc_ln667"/></StgValue>
</operation>

<operation id="1144" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="655" bw="1" op_0_bw="64">
<![CDATA[
if.then509:39 %trunc_ln667_1 = trunc i64 %r_V_12

]]></Node>
<StgValue><ssdm name="trunc_ln667_1"/></StgValue>
</operation>

<operation id="1145" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="656" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then509:40 %or_ln667_1 = or i32 %trunc_ln1498_6, i32 %trunc_ln1498_7

]]></Node>
<StgValue><ssdm name="or_ln667_1"/></StgValue>
</operation>

<operation id="1146" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="657" bw="1" op_0_bw="64">
<![CDATA[
if.then509:41 %trunc_ln667_2 = trunc i64 %r_V_14

]]></Node>
<StgValue><ssdm name="trunc_ln667_2"/></StgValue>
</operation>

<operation id="1147" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="658" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then509:42 %or_ln667_2 = or i32 %tmp_12, i32 %trunc_ln1498_8

]]></Node>
<StgValue><ssdm name="or_ln667_2"/></StgValue>
</operation>

<operation id="1148" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="659" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then509:43 %or_ln667_3 = or i1 %trunc_ln667_1, i1 %trunc_ln667

]]></Node>
<StgValue><ssdm name="or_ln667_3"/></StgValue>
</operation>

<operation id="1149" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="660" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then509:44 %or_ln667_4 = or i1 %or_ln667, i1 %trunc_ln667_2

]]></Node>
<StgValue><ssdm name="or_ln667_4"/></StgValue>
</operation>

<operation id="1150" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="661" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then509:45 %temp_bv_db = or i32 %or_ln667_2, i32 %or_ln667_1

]]></Node>
<StgValue><ssdm name="temp_bv_db"/></StgValue>
</operation>

<operation id="1151" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="662" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then509:46 %or_ln667_6 = or i1 %or_ln667_4, i1 %or_ln667_3

]]></Node>
<StgValue><ssdm name="or_ln667_6"/></StgValue>
</operation>

<operation id="1152" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="663" bw="31" op_0_bw="31" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then509:47 %lshr_ln = partselect i31 @_ssdm_op_PartSelect.i31.i32.i32.i32, i32 %my_bv_val_load, i32 1, i32 31

]]></Node>
<StgValue><ssdm name="lshr_ln"/></StgValue>
</operation>

<operation id="1153" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="664" bw="32" op_0_bw="31">
<![CDATA[
if.then509:48 %zext_ln672 = zext i31 %lshr_ln

]]></Node>
<StgValue><ssdm name="zext_ln672"/></StgValue>
</operation>

<operation id="1154" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="665" bw="1" op_0_bw="32">
<![CDATA[
if.then509:49 %trunc_ln246_1 = trunc i32 %my_bv_val_load

]]></Node>
<StgValue><ssdm name="trunc_ln246_1"/></StgValue>
</operation>

<operation id="1155" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="666" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.then509:50 %select_ln672 = select i1 %trunc_ln246_1, i32 4294967295, i32 0

]]></Node>
<StgValue><ssdm name="select_ln672"/></StgValue>
</operation>

<operation id="1156" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="667" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then509:51 %mbase_value_1 = xor i32 %zext_ln672, i32 %select_ln672

]]></Node>
<StgValue><ssdm name="mbase_value_1"/></StgValue>
</operation>

<operation id="1157" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="668" bw="31" op_0_bw="31" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then509:52 %lshr_ln1 = partselect i31 @_ssdm_op_PartSelect.i31.i32.i32.i32, i32 %temp_bv_db, i32 1, i32 31

]]></Node>
<StgValue><ssdm name="lshr_ln1"/></StgValue>
</operation>

<operation id="1158" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="669" bw="32" op_0_bw="31">
<![CDATA[
if.then509:53 %zext_ln673 = zext i31 %lshr_ln1

]]></Node>
<StgValue><ssdm name="zext_ln673"/></StgValue>
</operation>

<operation id="1159" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="670" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.then509:54 %select_ln673 = select i1 %or_ln667_6, i32 4294967295, i32 0

]]></Node>
<StgValue><ssdm name="select_ln673"/></StgValue>
</operation>

<operation id="1160" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="671" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then509:55 %mdelta_base_1 = xor i32 %zext_ln673, i32 %select_ln673

]]></Node>
<StgValue><ssdm name="mdelta_base_1"/></StgValue>
</operation>

<operation id="1161" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="689" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end540:7 %store_ln687 = store i32 %mdelta_base_1, i32 %delta_base_1

]]></Node>
<StgValue><ssdm name="store_ln687"/></StgValue>
</operation>

<operation id="1162" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="3"/>
<literal name="icmp_ln663" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="690" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end540:8 %store_ln687 = store i32 %mbase_value_1, i32 %base_value_1

]]></Node>
<StgValue><ssdm name="store_ln687"/></StgValue>
</operation>

<operation id="1163" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="722" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
fpga_resource_hint.if.else489.1:1 %rbegin8 = specregionbegin i32 @_ssdm_op_SpecRegionBegin, void @empty_0

]]></Node>
<StgValue><ssdm name="rbegin8"/></StgValue>
</operation>

<operation id="1164" st_id="5" stage="1" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="725" bw="24" op_0_bw="24" op_1_bw="24">
<![CDATA[
fpga_resource_hint.if.else489.1:4 %myCount_6 = mul i24 %zext_ln647, i24 %zext_ln647_1

]]></Node>
<StgValue><ssdm name="myCount_6"/></StgValue>
</operation>

<operation id="1165" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="726" bw="32" op_0_bw="24">
<![CDATA[
fpga_resource_hint.if.else489.1:5 %zext_ln242_1 = zext i24 %myCount_6

]]></Node>
<StgValue><ssdm name="zext_ln242_1"/></StgValue>
</operation>

<operation id="1166" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="727" bw="0" op_0_bw="0" op_1_bw="24" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
fpga_resource_hint.if.else489.1:6 %specfucore_ln242 = specfucore void @_ssdm_op_SpecFUCore, i24 %myCount_6, i64 12, i64 3, i64 3

]]></Node>
<StgValue><ssdm name="specfucore_ln242"/></StgValue>
</operation>

<operation id="1167" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="728" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
fpga_resource_hint.if.else489.1:7 %rend9 = specregionend i32 @_ssdm_op_SpecRegionEnd, void @empty_0, i32 %rbegin8

]]></Node>
<StgValue><ssdm name="rend9"/></StgValue>
</operation>

<operation id="1168" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="736" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
fpga_resource_hint.if.else489.1:15 %store_ln242 = store i32 %zext_ln242_1, i32 %myCount

]]></Node>
<StgValue><ssdm name="store_ln242"/></StgValue>
</operation>

<operation id="1169" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="742" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.else485.if.end772_crit_edge:3 %store_ln636 = store i32 0, i32 %delta_base_1

]]></Node>
<StgValue><ssdm name="store_ln636"/></StgValue>
</operation>

<operation id="1170" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="1"/>
<literal name="icmp_ln623" val="0"/>
<literal name="icmp_ln636" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="743" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.else485.if.end772_crit_edge:4 %store_ln636 = store i32 0, i32 %base_value_1

]]></Node>
<StgValue><ssdm name="store_ln636"/></StgValue>
</operation>

<operation id="1171" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="774" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
fpga_resource_hint.if.else425.2:10 %rbegin6 = specregionbegin i32 @_ssdm_op_SpecRegionBegin, void @empty_1

]]></Node>
<StgValue><ssdm name="rbegin6"/></StgValue>
</operation>

<operation id="1172" st_id="5" stage="1" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="777" bw="24" op_0_bw="24" op_1_bw="24">
<![CDATA[
fpga_resource_hint.if.else425.2:13 %myCount_5 = mul i24 %zext_ln604, i24 %zext_ln604_1

]]></Node>
<StgValue><ssdm name="myCount_5"/></StgValue>
</operation>

<operation id="1173" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="778" bw="32" op_0_bw="24">
<![CDATA[
fpga_resource_hint.if.else425.2:14 %zext_ln242 = zext i24 %myCount_5

]]></Node>
<StgValue><ssdm name="zext_ln242"/></StgValue>
</operation>

<operation id="1174" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="779" bw="0" op_0_bw="0" op_1_bw="24" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
fpga_resource_hint.if.else425.2:15 %specfucore_ln242 = specfucore void @_ssdm_op_SpecFUCore, i24 %myCount_5, i64 12, i64 3, i64 3

]]></Node>
<StgValue><ssdm name="specfucore_ln242"/></StgValue>
</operation>

<operation id="1175" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="780" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
fpga_resource_hint.if.else425.2:16 %rend7 = specregionend i32 @_ssdm_op_SpecRegionEnd, void @empty_1, i32 %rbegin6

]]></Node>
<StgValue><ssdm name="rend7"/></StgValue>
</operation>

<operation id="1176" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="799" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
fpga_resource_hint.if.else425.2:35 %store_ln242 = store i32 %zext_ln242, i32 %myCount

]]></Node>
<StgValue><ssdm name="store_ln242"/></StgValue>
</operation>

<operation id="1177" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="810" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
fpga_resource_hint.if.then393.3:2 %PA_bitShifter_8b_3_load = load i8 %PA_bitShifter_8b_3

]]></Node>
<StgValue><ssdm name="PA_bitShifter_8b_3_load"/></StgValue>
</operation>

<operation id="1178" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="811" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
fpga_resource_hint.if.then393.3:3 %PA_bitShifter_16b_3_load = load i8 %PA_bitShifter_16b_3

]]></Node>
<StgValue><ssdm name="PA_bitShifter_16b_3_load"/></StgValue>
</operation>

<operation id="1179" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="812" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
fpga_resource_hint.if.then393.3:4 %PA_bitShifter_24b_3_load = load i8 %PA_bitShifter_24b_3

]]></Node>
<StgValue><ssdm name="PA_bitShifter_24b_3_load"/></StgValue>
</operation>

<operation id="1180" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="813" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
fpga_resource_hint.if.then393.3:5 %PA_bitShifter_32b_3_load = load i8 %PA_bitShifter_32b_3

]]></Node>
<StgValue><ssdm name="PA_bitShifter_32b_3_load"/></StgValue>
</operation>

<operation id="1181" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="818" bw="32" op_0_bw="9">
<![CDATA[
fpga_resource_hint.if.then393.3:10 %sext_ln583 = sext i9 %add_ln583

]]></Node>
<StgValue><ssdm name="sext_ln583"/></StgValue>
</operation>

<operation id="1182" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="819" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
fpga_resource_hint.if.then393.3:11 %BV_mask_1 = shl i32 1, i32 %sext_ln583

]]></Node>
<StgValue><ssdm name="BV_mask_1"/></StgValue>
</operation>

<operation id="1183" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="820" bw="64" op_0_bw="32">
<![CDATA[
fpga_resource_hint.if.then393.3:12 %sext_ln583_1 = sext i32 %BV_mask_1

]]></Node>
<StgValue><ssdm name="sext_ln583_1"/></StgValue>
</operation>

<operation id="1184" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="823" bw="1536" op_0_bw="11">
<![CDATA[
fpga_resource_hint.if.then393.3:15 %zext_ln628_19 = zext i11 %sub_ln628_5

]]></Node>
<StgValue><ssdm name="zext_ln628_19"/></StgValue>
</operation>

<operation id="1185" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="824" bw="1536" op_0_bw="1536" op_1_bw="1536">
<![CDATA[
fpga_resource_hint.if.then393.3:16 %lshr_ln628_4 = lshr i1536 2410312426921032588580116606028314112912093247945688951359675039065257391591803200669085024107346049663448766280888004787862416978794958324969612987890774651455213339381625224770782077917681499676845543137387820057597345857904599109461387122099507964997815641342300677629473355281617428411794163967785870370368969109221591943054232011562758450080579587850900993714892283476646631181515063804873375182260506246992837898705971012525843324401232986857004760339316735, i1536 %zext_ln628_19

]]></Node>
<StgValue><ssdm name="lshr_ln628_4"/></StgValue>
</operation>

<operation id="1186" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="825" bw="1536" op_0_bw="1536" op_1_bw="1536">
<![CDATA[
fpga_resource_hint.if.then393.3:17 %p_Result_6 = and i1536 %headerProc_V_8, i1536 %lshr_ln628_4

]]></Node>
<StgValue><ssdm name="p_Result_6"/></StgValue>
</operation>

<operation id="1187" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="826" bw="8" op_0_bw="1536">
<![CDATA[
fpga_resource_hint.if.then393.3:18 %p_Result_7 = trunc i1536 %p_Result_6

]]></Node>
<StgValue><ssdm name="p_Result_7"/></StgValue>
</operation>

<operation id="1188" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="827" bw="32" op_0_bw="8">
<![CDATA[
fpga_resource_hint.if.then393.3:19 %zext_ln628_5 = zext i8 %p_Result_7

]]></Node>
<StgValue><ssdm name="zext_ln628_5"/></StgValue>
</operation>

<operation id="1189" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="828" bw="32" op_0_bw="8">
<![CDATA[
fpga_resource_hint.if.then393.3:20 %zext_ln553 = zext i8 %PA_bitShifter_8b_3_load

]]></Node>
<StgValue><ssdm name="zext_ln553"/></StgValue>
</operation>

<operation id="1190" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="829" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
fpga_resource_hint.if.then393.3:21 %r_V_6 = shl i32 %zext_ln628_5, i32 %zext_ln553

]]></Node>
<StgValue><ssdm name="r_V_6"/></StgValue>
</operation>

<operation id="1191" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="830" bw="8" op_0_bw="8" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
fpga_resource_hint.if.then393.3:22 %p_Result_8 = partselect i8 @_ssdm_op_PartSelect.i8.i1536.i32.i32, i1536 %p_Result_6, i32 8, i32 15

]]></Node>
<StgValue><ssdm name="p_Result_8"/></StgValue>
</operation>

<operation id="1192" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="831" bw="32" op_0_bw="8">
<![CDATA[
fpga_resource_hint.if.then393.3:23 %zext_ln628_6 = zext i8 %p_Result_8

]]></Node>
<StgValue><ssdm name="zext_ln628_6"/></StgValue>
</operation>

<operation id="1193" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="832" bw="32" op_0_bw="8">
<![CDATA[
fpga_resource_hint.if.then393.3:24 %zext_ln553_1 = zext i8 %PA_bitShifter_16b_3_load

]]></Node>
<StgValue><ssdm name="zext_ln553_1"/></StgValue>
</operation>

<operation id="1194" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="833" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
fpga_resource_hint.if.then393.3:25 %r_V_7 = shl i32 %zext_ln628_6, i32 %zext_ln553_1

]]></Node>
<StgValue><ssdm name="r_V_7"/></StgValue>
</operation>

<operation id="1195" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="834" bw="8" op_0_bw="8" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
fpga_resource_hint.if.then393.3:26 %p_Result_9 = partselect i8 @_ssdm_op_PartSelect.i8.i1536.i32.i32, i1536 %p_Result_6, i32 16, i32 23

]]></Node>
<StgValue><ssdm name="p_Result_9"/></StgValue>
</operation>

<operation id="1196" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="835" bw="32" op_0_bw="8">
<![CDATA[
fpga_resource_hint.if.then393.3:27 %zext_ln628_7 = zext i8 %p_Result_9

]]></Node>
<StgValue><ssdm name="zext_ln628_7"/></StgValue>
</operation>

<operation id="1197" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="836" bw="32" op_0_bw="8">
<![CDATA[
fpga_resource_hint.if.then393.3:28 %zext_ln553_2 = zext i8 %PA_bitShifter_24b_3_load

]]></Node>
<StgValue><ssdm name="zext_ln553_2"/></StgValue>
</operation>

<operation id="1198" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="837" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
fpga_resource_hint.if.then393.3:29 %r_V_8 = shl i32 %zext_ln628_7, i32 %zext_ln553_2

]]></Node>
<StgValue><ssdm name="r_V_8"/></StgValue>
</operation>

<operation id="1199" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="838" bw="8" op_0_bw="8" op_1_bw="1536" op_2_bw="32" op_3_bw="32">
<![CDATA[
fpga_resource_hint.if.then393.3:30 %p_Result_10 = partselect i8 @_ssdm_op_PartSelect.i8.i1536.i32.i32, i1536 %p_Result_6, i32 24, i32 31

]]></Node>
<StgValue><ssdm name="p_Result_10"/></StgValue>
</operation>

<operation id="1200" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="839" bw="32" op_0_bw="8">
<![CDATA[
fpga_resource_hint.if.then393.3:31 %zext_ln628_8 = zext i8 %p_Result_10

]]></Node>
<StgValue><ssdm name="zext_ln628_8"/></StgValue>
</operation>

<operation id="1201" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="840" bw="32" op_0_bw="8">
<![CDATA[
fpga_resource_hint.if.then393.3:32 %zext_ln553_3 = zext i8 %PA_bitShifter_32b_3_load

]]></Node>
<StgValue><ssdm name="zext_ln553_3"/></StgValue>
</operation>

<operation id="1202" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="841" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
fpga_resource_hint.if.then393.3:33 %r_V_9 = shl i32 %zext_ln628_8, i32 %zext_ln553_3

]]></Node>
<StgValue><ssdm name="r_V_9"/></StgValue>
</operation>

<operation id="1203" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="842" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
fpga_resource_hint.if.then393.3:34 %or_ln1498_3 = or i32 %r_V_8, i32 %r_V_9

]]></Node>
<StgValue><ssdm name="or_ln1498_3"/></StgValue>
</operation>

<operation id="1204" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="843" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
fpga_resource_hint.if.then393.3:35 %or_ln1498_2 = or i32 %or_ln1498_3, i32 %r_V_7

]]></Node>
<StgValue><ssdm name="or_ln1498_2"/></StgValue>
</operation>

<operation id="1205" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="844" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
fpga_resource_hint.if.then393.3:36 %ret_V_2 = or i32 %or_ln1498_2, i32 %r_V_6

]]></Node>
<StgValue><ssdm name="ret_V_2"/></StgValue>
</operation>

<operation id="1206" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="845" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
fpga_resource_hint.if.then393.3:37 %rbegin2 = specregionbegin i32 @_ssdm_op_SpecRegionBegin, void @empty_2

]]></Node>
<StgValue><ssdm name="rbegin2"/></StgValue>
</operation>

<operation id="1207" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="851" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
fpga_resource_hint.if.then393.3:43 %rend15 = specregionend i32 @_ssdm_op_SpecRegionEnd, void @empty_2, i32 %rbegin2

]]></Node>
<StgValue><ssdm name="rend15"/></StgValue>
</operation>

<operation id="1208" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="861" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0">
<![CDATA[
fpga_resource_hint.if.then393.3:53 %store_ln600 = store i32 %ret_V_2, i32 %BV_VAL_PA

]]></Node>
<StgValue><ssdm name="store_ln600"/></StgValue>
</operation>

<operation id="1209" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="0"/>
<literal name="icmp_ln579" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="863" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
fpga_resource_hint.if.then393.3:55 %store_ln600 = store i64 %sext_ln583_1, i64 %BV_mask

]]></Node>
<StgValue><ssdm name="store_ln600"/></StgValue>
</operation>

<operation id="1210" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="866" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
if.then364:0 %BV_mask_load = load i64 %BV_mask

]]></Node>
<StgValue><ssdm name="BV_mask_load"/></StgValue>
</operation>

<operation id="1211" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="867" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
if.then364:1 %BV_VAL_PA_load = load i32 %BV_VAL_PA

]]></Node>
<StgValue><ssdm name="BV_VAL_PA_load"/></StgValue>
</operation>

<operation id="1212" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="871" bw="64" op_0_bw="32">
<![CDATA[
if.then364:5 %sext_ln557 = sext i32 %BV_VAL_PA_load

]]></Node>
<StgValue><ssdm name="sext_ln557"/></StgValue>
</operation>

<operation id="1213" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="872" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
if.then364:6 %and_ln557 = and i64 %BV_mask_load, i64 %sext_ln557

]]></Node>
<StgValue><ssdm name="and_ln557"/></StgValue>
</operation>

<operation id="1214" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="873" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
if.then364:7 %icmp_ln557 = icmp_ne  i64 %and_ln557, i64 0

]]></Node>
<StgValue><ssdm name="icmp_ln557"/></StgValue>
</operation>

<operation id="1215" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="874" bw="32" op_0_bw="64">
<![CDATA[
if.then364:8 %trunc_ln559 = trunc i64 %BV_mask_load

]]></Node>
<StgValue><ssdm name="trunc_ln559"/></StgValue>
</operation>

<operation id="1216" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="875" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then364:9 %xor_ln559 = xor i32 %trunc_ln559, i32 4294967295

]]></Node>
<StgValue><ssdm name="xor_ln559"/></StgValue>
</operation>

<operation id="1217" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="876" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then364:10 %BV_VAL_PA_1 = and i32 %BV_VAL_PA_load, i32 %xor_ln559

]]></Node>
<StgValue><ssdm name="BV_VAL_PA_1"/></StgValue>
</operation>

<operation id="1218" st_id="5" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="877" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then364:11 %BV_VAL_PA_2 = sub i32 0, i32 %BV_VAL_PA_1

]]></Node>
<StgValue><ssdm name="BV_VAL_PA_2"/></StgValue>
</operation>

<operation id="1219" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="878" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.then364:12 %mbase_value = select i1 %icmp_ln557, i32 %BV_VAL_PA_2, i32 %BV_VAL_PA_load

]]></Node>
<StgValue><ssdm name="mbase_value"/></StgValue>
</operation>

<operation id="1220" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="898" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end387:10 %store_ln578 = store i32 0, i32 %delta_base_1

]]></Node>
<StgValue><ssdm name="store_ln578"/></StgValue>
</operation>

<operation id="1221" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="899" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end387:11 %store_ln578 = store i32 %mbase_value, i32 %base_value_1

]]></Node>
<StgValue><ssdm name="store_ln578"/></StgValue>
</operation>

<operation id="1222" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="2"/>
<literal name="icmp_ln545" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="901" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end387:13 %store_ln578 = store i32 %mbase_value, i32 %BV_VAL_PA

]]></Node>
<StgValue><ssdm name="store_ln578"/></StgValue>
</operation>

<operation id="1223" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
</and_exp></or_exp>
</condition>

<Node id="955" bw="64" op_0_bw="8">
<![CDATA[
cond.end:24 %zext_ln358_4 = zext i8 %rd_bytes_V_30

]]></Node>
<StgValue><ssdm name="zext_ln358_4"/></StgValue>
</operation>

<operation id="1224" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="994" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.end.if.end772_crit_edge:17 %store_ln484 = store i64 %zext_ln358_4, i64 %p_Val2_5

]]></Node>
<StgValue><ssdm name="store_ln484"/></StgValue>
</operation>

<operation id="1225" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1024" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false272.if.end772_crit_edge:17 %store_ln485 = store i64 %zext_ln358_4, i64 %p_Val2_5

]]></Node>
<StgValue><ssdm name="store_ln485"/></StgValue>
</operation>

<operation id="1226" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1054" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false277.if.end772_crit_edge:17 %store_ln486 = store i64 %zext_ln358_4, i64 %p_Val2_5

]]></Node>
<StgValue><ssdm name="store_ln486"/></StgValue>
</operation>

<operation id="1227" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1084" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false283.if.end772_crit_edge:17 %store_ln487 = store i64 %zext_ln358_4, i64 %p_Val2_5

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="1228" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="8"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="tmp_27" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1113" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0" op_3_bw="0">
<![CDATA[
cond.false289:19 %store_ln487 = store i64 %zext_ln358_4, i64 %p_Val2_5

]]></Node>
<StgValue><ssdm name="store_ln487"/></StgValue>
</operation>

<operation id="1229" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1126" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then167:0 %CLBW_load_1 = load i8 %CLBW

]]></Node>
<StgValue><ssdm name="CLBW_load_1"/></StgValue>
</operation>

<operation id="1230" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1129" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
if.then167:3 %PW_load_1 = load i8 %PW

]]></Node>
<StgValue><ssdm name="PW_load_1"/></StgValue>
</operation>

<operation id="1231" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1130" bw="33" op_0_bw="33" op_1_bw="1" op_2_bw="8" op_3_bw="8" op_4_bw="8" op_5_bw="8">
<![CDATA[
if.then167:4 %p_0 = bitconcatenate i33 @_ssdm_op_BitConcatenate.i33.i1.i8.i8.i8.i8, i1 0, i8 %PLL, i8 %bitSize_2, i8 %PW_load_1, i8 %CLBW_load_1

]]></Node>
<StgValue><ssdm name="p_0"/></StgValue>
</operation>

<operation id="1232" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1131" bw="0" op_0_bw="0" op_1_bw="33" op_2_bw="33">
<![CDATA[
if.then167:5 %write_ln151 = write void @_ssdm_op_Write.ap_fifo.volatile.i33P0A, i33 %PA_metaDATA, i33 %p_0

]]></Node>
<StgValue><ssdm name="write_ln151"/></StgValue>
</operation>

<operation id="1233" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1135" bw="1536" op_0_bw="11">
<![CDATA[
if.then167:9 %zext_ln628_18 = zext i11 %sub_ln628_4

]]></Node>
<StgValue><ssdm name="zext_ln628_18"/></StgValue>
</operation>

<operation id="1234" st_id="5" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1136" bw="1536" op_0_bw="1536" op_1_bw="1536">
<![CDATA[
if.then167:10 %lshr_ln628_3 = lshr i1536 2410312426921032588580116606028314112912093247945688951359675039065257391591803200669085024107346049663448766280888004787862416978794958324969612987890774651455213339381625224770782077917681499676845543137387820057597345857904599109461387122099507964997815641342300677629473355281617428411794163967785870370368969109221591943054232011562758450080579587850900993714892283476646631181515063804873375182260506246992837898705971012525843324401232986857004760339316735, i1536 %zext_ln628_18

]]></Node>
<StgValue><ssdm name="lshr_ln628_3"/></StgValue>
</operation>

<operation id="1235" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1137" bw="1536" op_0_bw="1536" op_1_bw="1536">
<![CDATA[
if.then167:11 %p_Result_5 = and i1536 %headerProc_V_8, i1536 %lshr_ln628_3

]]></Node>
<StgValue><ssdm name="p_Result_5"/></StgValue>
</operation>

<operation id="1236" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1138" bw="512" op_0_bw="1536">
<![CDATA[
if.then167:12 %trunc_ln358_3 = trunc i1536 %p_Result_5

]]></Node>
<StgValue><ssdm name="trunc_ln358_3"/></StgValue>
</operation>

<operation id="1237" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1139" bw="513" op_0_bw="513" op_1_bw="1" op_2_bw="512">
<![CDATA[
if.then167:13 %p_4 = bitconcatenate i513 @_ssdm_op_BitConcatenate.i513.i1.i512, i1 0, i512 %trunc_ln358_3

]]></Node>
<StgValue><ssdm name="p_4"/></StgValue>
</operation>

<operation id="1238" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="5"/>
<literal name="icmp_ln407" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1140" bw="0" op_0_bw="0" op_1_bw="513" op_2_bw="513">
<![CDATA[
if.then167:14 %write_ln151 = write void @_ssdm_op_Write.ap_fifo.volatile.i513P0A, i513 %PA_DATA, i513 %p_4

]]></Node>
<StgValue><ssdm name="write_ln151"/></StgValue>
</operation>

<operation id="1239" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1240" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then339:7 %store_ln530 = store i32 0, i32 %delta_base_1

]]></Node>
<StgValue><ssdm name="store_ln530"/></StgValue>
</operation>

<operation id="1240" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_1" val="1"/>
<literal name="start_cycle_1" val="1"/>
<literal name="state_load" val="!7"/>
<literal name="state_load" val="!5"/>
<literal name="state_load" val="!8"/>
<literal name="state_load" val="!6"/>
<literal name="state_load" val="!2"/>
<literal name="state_load" val="!1"/>
<literal name="state_load" val="!3"/>
<literal name="state_load" val="!4"/>
<literal name="icmp_ln492" val="0"/>
<literal name="icmp_ln503" val="0"/>
<literal name="icmp_ln520" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1241" bw="0" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.then339:8 %store_ln530 = store i32 0, i32 %base_value_1

]]></Node>
<StgValue><ssdm name="store_ln530"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
