[Inputs]
CLK
[Outputs]
CLK_OUT
[BiDir]
[ATTRIBUTES]
VeriModel CLK_Divider

