# VHDL

## Premier Exam

### Sequentiel VS Combinatoire

Combinatoire : meme entrée => même sortie
Sequentiel : pas vraiment (compteur)

Synchrone => Séquentiel

## Chapitre 1 :

FPGA Element logique :
 - Look Up Table (LUT)
 - Multiplexeur
 - Bascule D Flip Flop
 - Carry Logic

ASIC :
 - Hautes Perfs (High speed, low energy)
 - Meilleur sécu industrielle
 - Time to Market élevé
 - Fabrication réservé aux spécialistes (fondeurs)
 - Couts Fabricationibles pour de gros volumes (> 1M)

Langages pour Décrire et Synthétiser du Hardware :
 - VHDL
 - Verilog
 - System Verilog

Synthèse : **part** du VHDL
Simu / Model : **Tout** VHDL


## Chapitre 2 : 

VHDL : 
 - Entity : Inputs / Outputs                        // ".h"
 - Architecture : Instructions pour fonctionnement  // ".c"

VHDL : Parallèle, ordre des Instructions importe peu, signaux affectés en même temps à la fin


## Chapitre 3 :

## Chapitre 4 :
