`begin_keywords "1800-2012"
module ixc_uClkGen ( uclk );
output wire logic uclk ;
endmodule
`end_keywords
/**portGenericDumpBegin uclk portGenericDumpEnd**/
/**ParamPreferVectorBegin ParamPreferVectorEnd**/
