關鍵性軟體模組，以嵌入式的技術，創造嶄新應用的資訊家電系統產品。 
最近五年研究發展成果： 
e-Learning Management System  
Enterprise Information Portal/Knowledge Management System  
Firewall, IDS, Virtual Private Network  
IP STB Technology 
Internet Gateway Server: Fax Server, Mail Server 
網址：http://www.axtronics.com.tw/    電話：(03)666-2050 
 
研究摘要： 
隨著網路的蓬勃發展，網路環境安全的重要性也日益提昇，危害網路環境
的主要殺手有病毒攻擊、垃圾郵件、網路色情等，而目前的因應之道有防火牆，
虛擬私有網域、入侵偵測系統、防毒系統、內容過濾器、反垃設郵件。這類防
禦方法的基本原理是預先萃取出攻擊封包的特徵字串，建立成資料庫，在執行
時，系統會掃瞄每一個封包的內容判斷是否包含特徵字串，以此過濾不安全的
資料。 
字串比對是這類系統的核心程式，以著名的病毒掃描工具 ClamAV為例，
目前包含 3萬七千隻病毒，總病毒碼資料高達 2MByte以上，處理器的執行效
能只能達到約 30~40Mbps的速度，這樣無法滿足 Giga Ethernet的需求。因此
近年來，大量的文獻開始研究使用硬體平行的能力加速字串比對的過程。 
本設計提出 RAM-Based pattern matcher架構，使用外部記憶體以支援大數
量特徵字串，並且以近似演算法快速過濾不符合字元，本設計亦解決過去字串
比對加速器的高記憶體頻寬需求和高誤判機率缺點，基於近似過濾方法之原
理，使用錯誤位移表搜尋特徵字串可能出現位置，並在錯誤位移表中加入特徵
值的比對，以減少近似過濾法在大數量特徵字串下的誤判機率，並且提供精確
比對之硬體架構。使的整體執行效能在三萬條的特徵字串的情況下，仍然有超
過 1Gbps的效能表現。 
 
人才培育成果說明： 
在這個計畫中，研究人員從軟體的演算法下手，將部份軟體演算法經過修
改實作到硬體，這個過程讓研究人員瞭解軟硬體的差異，並且利用硬體平行的
處理能力加速軟體演算法。之後透過自動化的驗證流程，和 reference model
交互比對，驗證演算法的正確性，開發出字串比對加速器的 verilog code。 
為了證明 verilog code的正確性與實用性，我們以 NIDS系統上常用的病毒
掃描工具 ClamAV為例，將 ClamAV執行於插有 FPGA PCI開發版的電腦中，
中，我們使用三千條 Snort入侵攻擊碼和三萬條 ClamAV的病毒碼，掃描知名
大學MIT提供的網路封包 trace file和知名的軟體程式。 
 
 自動化驗證環境： 
本設計提供各階層次自動驗證的Makefile，利用自動化驗證環境避免手工
拼寫錯誤，在期望 IP可以讓使用者或得最大的便利性，自動化的驗證流程包
含測試樣本的產生、C-simulator的執行、RTL model的執行、兩者交互驗證、
nLint、code coverage、FPGA synthesis、Cell synthesis。本設計提供一個完整的
驗證與使用流程，使用者藉由參考本範例可以快速了解本設計之參數調整，進
而將其整合至個人的系統中。 
 
Figure 1自動化驗證環境命令列 
 
 字串處理硬體加速器(verilog code)： 
可合成的 RTL model，並且提供 AMBA介面的 Bus Wrapper，方便使用者
整合 Pattern Matcher於不同的平台中。 
 
 FPGA系統實體展示： 
我們將 ClamAV執行字串比對的動作，實際交由 Pattern Matcher執行，驗
證使用 Pattern Matcher和沒有使用 Pattern Matcher的 ClamAV的輸出結果，
Pattern Matcher是放在插有 FPGA PCI開發板的 PC上，使用者可以透過 PCI 
driver操作 Pattern Matcher。這樣的系統提供開發期間設計師可以輕易的修改
不同的測試資料，充分利用 PC完善的資源，擷取設計師想要的資訊。在這過
程中，可以使得我們專心於 Pattern Matcher核心的開發，另一方面透過系統的
實際整合展示，可以更瞭解實際應用所面臨的問題。 
 
Figure 5 晶片實做 Layout Photo 
技術特點說明： 
本設計利用預先處理工具，提供一個快速捨棄字元之字串比對架構，所以
本設計的主要重點在預先處理工具如何萃取字串的特徵，建立成為表格，簡化
Pattern Matcher在 run time執行時的運算，達到加速比對的目的。本設計使用
CCU .13 Cell library的製程可超過 333MHz，效能可以達到 1Gbps(Giga Bit per 
Second)的過濾速度，比起使用處理器執行字串處理動作快上 10倍以上。 
 
Table 1硬體加速器特性和功能表 
功能 說明 
1 Pattern Matcher使用兩道前端過濾機制，快速過濾不符合字元 
2 搭配具有捨棄機制的精確比對單元，減少重覆比對次數 
3 提供字串預先處理工具，萃取字串特徵，簡化硬體比對工作 
主要特性  
1 使用記憶體為基礎的設計，可支援超過30,000條以上的特徵字串 
2 前端Shift Engine可過濾80%以上不符合字元，有效減少執行精確比對次數 
3 Trie Engine提供捨棄字元機制，可減少80%的比對次數 
4 提供1:4字串大小與所需記憶體空間比，降低記憶體頻寬至3.2GBit/s 
5 在30,000條特徵字串下，核心可處理1Gbps以上資料量 
設計參數  
1 可設定化(configurable)參數：調整精確比對所需記憶體(trie table)大小 
2 可程式化(programmable)字串表：提供使用者更新特徵資料庫 
設計考量  
1 使用外部記憶體(off-chip)為基礎的設計方式，支援不受限制的字串個數 
2 提供Avalon Bus 介面模組，可輕易port到不同的系統上 
3 邏輯電路提供full scan chain，記憶體模組則提供BIST 
4 Technology Independent，不使用vender-specific directives 
5 隨IP附上Avalon Bus master介面，與Avalon verilog驗證環境  
 
