<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:15:30.1530</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.07.17</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-0096725</applicationNumber><claimCount>12</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.07.31</openDate><openNumber>10-2025-0115955</openNumber><originalApplicationDate>2024.04.22</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-0053450</originalApplicationNumber><originalExaminationRequestDate>2025.07.17</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020240053450</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 금속 산화물 내의 산소 결손을 저감하여, 전기적 특성이 안정된 반도체 장치를 제공하는 것을 목적 중 하나로 한다. 게이트 전극과, 게이트 전극 위에 형성된 게이트 절연막과, 게이트 절연막 위에 형성된 제1 금속 산화물막과, 제1 금속 산화물막에 접촉하여 형성된 소스 전극 및 드레인 전극과, 소스 전극 및 드레인 전극 위에 형성된 패시베이션막을 가지며, 패시베이션막은 제1 절연막과, 제 2 금속 산화물막과, 제 2 절연막이 순차적으로 적층된 반도체 장치이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,기판;상기 기판 위에 있는 제1 절연막;상기 제1 절연막 위에 있고 상기 제1 절연막과 접촉하고 금속을 포함하는 막;상기 금속을 포함하는 막 위에 있는 제2 절연막;상기 제2 절연막 위에 있고 상기 제2 절연막과 접촉하는 금속 산화물막;상기 금속 산화물막의 상면 위에 있고 상기 금속 산화물막의 상기 상면과 접촉하는 제1 도전막;상기 금속 산화물막 위에 있는 제3 절연막;상기 제3 절연막 위에 있고 상기 금속 산화물막과 중첩되는 제2 도전막;상기 제3 절연막 위에 있는 제3 도전막;상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막 위에 있는 제4 절연막; 및상기 제4 절연막 위에 있는 제4 도전막을 포함하고,상기 제4 도전막은 상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막과 중첩되고,상기 금속 산화물막은 트랜지스터의 채널 형성 영역으로서 기능하는 영역을 포함하고,상기 제1 도전막은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하는 영역을 포함하고,상기 제2 도전막은 상기 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,기판;상기 기판 위에 있는 제1 절연막;상기 제1 절연막 위에 있고 상기 제1 절연막과 접촉하고 금속을 포함하는 막;상기 금속을 포함하는 막 위에 있는 제2 절연막;상기 제2 절연막 위에 있고 상기 제2 절연막과 접촉하는 금속 산화물막;상기 금속 산화물막의 상면 위에 있고 상기 금속 산화물막의 상기 상면과 접촉하는 제1 도전막;상기 금속 산화물막 위에 있는 제3 절연막;상기 제3 절연막 위에 있고 상기 금속 산화물막과 중첩되는 제2 도전막;상기 제3 절연막 위에 있는 제3 도전막;상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막 위에 있는 제4 절연막; 및상기 제4 절연막 위에 있는 제4 도전막을 포함하고,상기 제4 도전막은 상기 금속을 포함하는 막, 상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막과 중첩되고,상기 금속 산화물막은 트랜지스터의 채널 형성 영역으로서 기능하는 영역을 포함하고,상기 제1 도전막은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하는 영역을 포함하고,상기 제2 도전막은 상기 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 반도체 장치로서,기판;상기 기판 위에 있는 제1 절연막;상기 제1 절연막 위에 있고 상기 제1 절연막과 접촉하고 금속을 포함하는 막;상기 금속을 포함하는 막 위에 있는 제2 절연막;상기 제2 절연막 위에 있고 상기 제2 절연막과 접촉하는 금속 산화물막;상기 금속 산화물막의 상면 위에 있고 상기 금속 산화물막의 상기 상면과 접촉하는 제1 도전막;상기 금속 산화물막 위에 있는 제3 절연막;상기 제3 절연막 위에 있고 상기 금속 산화물막과 중첩되는 제2 도전막;상기 제3 절연막 위에 있는 제3 도전막;상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막 위에 있는 제4 절연막; 및상기 제4 절연막 위에 있는 제4 도전막을 포함하고,상기 제4 도전막은 상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막과 중첩되고,상기 금속 산화물막은 트랜지스터의 채널 형성 영역으로서 기능하는 영역을 포함하고,상기 제1 도전막은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하는 영역을 포함하고,상기 제2 도전막은 상기 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하고,상기 금속 산화물막의 상기 상면과 접촉하는 제5 도전막은 상기 제4 도전막에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 반도체 장치로서,기판;상기 기판 위에 있는 제1 절연막;상기 제1 절연막 위에 있고 상기 제1 절연막과 접촉하고 금속을 포함하는 막;상기 금속을 포함하는 막 위에 있는 제2 절연막;상기 제2 절연막 위에 있고 상기 제2 절연막과 접촉하는 금속 산화물막;상기 금속 산화물막의 상면 위에 있고 상기 금속 산화물막의 상기 상면과 접촉하는 제1 도전막;상기 금속 산화물막 위에 있는 제3 절연막;상기 제3 절연막 위에 있고 상기 금속 산화물막과 중첩되는 제2 도전막;상기 제3 절연막 위에 있는 제3 도전막;상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막 위에 있는 제4 절연막; 및상기 제4 절연막 위에 있는 제4 도전막을 포함하고,상기 제4 도전막은 상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막과 중첩되고,상기 금속 산화물막은 트랜지스터의 채널 형성 영역으로서 기능하는 영역을 포함하고,상기 제1 도전막은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하는 제1 영역 및 용량 소자의 제1 전극으로서 기능하는 제2 영역을 포함하고,상기 제2 도전막은 상기 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하고,상기 제3 도전막은 상기 용량 소자의 제2 전극으로서 기능하는 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 반도체 장치로서,기판;상기 기판 위에 있는 제1 절연막;상기 제1 절연막 위에 있고 상기 제1 절연막과 접촉하고 금속을 포함하는 막;상기 금속을 포함하는 막 위에 있는 제2 절연막;상기 제2 절연막 위에 있고 상기 제2 절연막과 접촉하는 금속 산화물막;상기 금속 산화물막의 상면 위에 있고 상기 금속 산화물막의 상기 상면과 접촉하는 제1 도전막;상기 금속 산화물막 위에 있는 제3 절연막;상기 제3 절연막 위에 있고 상기 금속 산화물막과 중첩되는 제2 도전막;상기 제3 절연막 위에 있는 제3 도전막;상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막 위에 있는 제4 절연막; 및상기 제4 절연막 위에 있는 제4 도전막을 포함하고,상기 제4 도전막은 상기 금속을 포함하는 막, 상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막과 중첩되고,상기 금속 산화물막은 트랜지스터의 채널 형성 영역으로서 기능하는 영역을 포함하고,상기 제1 도전막은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하는 제1 영역 및 용량 소자의 제1 전극으로서 기능하는 제2 영역을 포함하고,상기 제2 도전막은 상기 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하고,상기 제3 도전막은 상기 용량 소자의 제2 전극으로서 기능하는 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 반도체 장치로서,기판;상기 기판 위에 있는 제1 절연막;상기 제1 절연막 위에 있고 상기 제1 절연막과 접촉하고 금속을 포함하는 막;상기 금속을 포함하는 막 위에 있는 제2 절연막;상기 제2 절연막 위에 있고 상기 제2 절연막과 접촉하는 금속 산화물막;상기 금속 산화물막의 상면 위에 있고 상기 금속 산화물막의 상기 상면과 접촉하는 제1 도전막;상기 금속 산화물막 위에 있는 제3 절연막;상기 제3 절연막 위에 있고 상기 금속 산화물막과 중첩되는 제2 도전막;상기 제3 절연막 위에 있는 제3 도전막;상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막 위에 있는 제4 절연막; 및상기 제4 절연막 위에 있는 제4 도전막을 포함하고,상기 제4 도전막은 상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막과 중첩되고,상기 금속 산화물막은 트랜지스터의 채널 형성 영역으로서 기능하는 영역을 포함하고,상기 제1 도전막은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하는 제1 영역 및 용량 소자의 제1 전극으로서 기능하는 제2 영역을 포함하고,상기 제2 도전막은 상기 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하고,상기 제3 도전막은 상기 용량 소자의 제2 전극으로서 기능하는 영역을 포함하고,상기 금속 산화물막의 상기 상면과 접촉하는 제5 도전막은 상기 제4 도전막에 전기적으로 접속되고,상기 제5 도전막은 상기 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽으로서 기능하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 반도체 장치로서,기판;상기 기판 위에 있는 제1 절연막;상기 제1 절연막 위에 있고 상기 제1 절연막과 접촉하고 금속을 포함하는 막;상기 금속을 포함하는 막 위에 있는 제2 절연막;상기 제2 절연막 위에 있고 상기 제2 절연막과 접촉하는 금속 산화물막;상기 금속 산화물막의 상면 위에 있고 상기 금속 산화물막의 상기 상면과 접촉하는 제1 도전막;상기 금속 산화물막 위에 있는 제3 절연막;상기 제3 절연막 위에 있고 상기 금속 산화물막과 중첩되는 제2 도전막;상기 제3 절연막 위에 있는 제3 도전막;상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막 위에 있는 제4 절연막; 및상기 제4 절연막 위에 있는 제4 도전막을 포함하고,상기 제4 도전막은 상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막과 중첩되고,상기 금속 산화물막은 트랜지스터의 채널 형성 영역으로서 기능하는 영역을 포함하고,상기 제1 도전막은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하는 제1 영역 및 용량 소자의 제1 전극으로서 기능하는 제2 영역을 포함하고,상기 제2 도전막은 상기 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하고,상기 제3 도전막은 상기 용량 소자의 제2 전극으로서 기능하는 영역을 포함하고,상기 금속 산화물막의 상기 상면과 접촉하는 제5 도전막은 상기 제4 도전막에 전기적으로 접속되고,상기 제5 도전막은 상기 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽으로서 기능하고,상기 반도체 장치를 단면에서 보았을 때, 상기 제1 도전막의 측면은 상기 제2 도전막을 개재하여 상기 제5 도전막의 측면과 대면하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 반도체 장치로서,기판;상기 기판 위에 있는 제1 절연막;상기 제1 절연막 위에 있고 상기 제1 절연막과 접촉하고 금속을 포함하는 막;상기 금속을 포함하는 막 위에 있는 제2 절연막;상기 제2 절연막 위에 있고 상기 제2 절연막과 접촉하는 금속 산화물막;상기 금속 산화물막의 상면 위에 있고 상기 금속 산화물막의 상기 상면과 접촉하는 제1 도전막;상기 금속 산화물막 위에 있는 제3 절연막;상기 제3 절연막 위에 있고 상기 금속 산화물막과 중첩되는 제2 도전막;상기 제3 절연막 위에 있는 제3 도전막;상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막 위에 있는 제4 절연막;제4 도전막; 및상기 금속 산화물막의 상기 상면과 접촉하는 제5 도전막을 포함하고,상기 제5 도전막은 상기 제4 도전막에 전기적으로 접속되고,상기 제4 도전막은 제1 배선으로서 기능하고,상기 반도체 장치를 단면에서 보았을 때, 상기 제4 도전막은 상기 금속 산화물막과 중첩되고,상기 금속 산화물막은 트랜지스터의 채널 형성 영역으로서 기능하는 영역을 포함하고,상기 제1 도전막은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하는 제1 영역 및 용량 소자의 제1 전극으로서 기능하는 제2 영역을 포함하고,상기 제2 도전막은 상기 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하고,상기 제3 도전막은 상기 용량 소자의 제2 전극으로서 기능하는 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 반도체 장치로서,기판;상기 기판 위에 있는 제1 절연막;상기 제1 절연막 위에 있고 상기 제1 절연막과 접촉하고 금속을 포함하는 막;상기 금속을 포함하는 막 위에 있는 제2 절연막;상기 제2 절연막 위에 있고 상기 제2 절연막과 접촉하는 금속 산화물막;상기 금속 산화물막의 상면 위에 있고 상기 금속 산화물막의 상기 상면과 접촉하는 제1 도전막;상기 금속 산화물막 위에 있는 제3 절연막;상기 제3 절연막 위에 있고 상기 금속 산화물막과 중첩되는 제2 도전막;상기 제3 절연막 위에 있는 제3 도전막;상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막 위에 있는 제4 절연막;제4 도전막; 및상기 금속 산화물막의 상기 상면과 접촉하는 제5 도전막을 포함하고,상기 제5 도전막은 상기 제4 도전막에 전기적으로 접속되고,상기 제4 도전막은 제1 배선으로서 기능하고,상기 반도체 장치를 단면에서 보았을 때, 상기 제4 도전막은 상기 금속 산화물막과 중첩되고,상기 금속 산화물막은 트랜지스터의 채널 형성 영역으로서 기능하는 영역을 포함하고,상기 제1 도전막은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하는 제1 영역 및 용량 소자의 제1 전극으로서 기능하는 제2 영역을 포함하고,상기 제2 도전막은 상기 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하고,상기 제3 도전막은 상기 용량 소자의 제2 전극으로서 기능하는 영역을 포함하고,상기 제5 도전막은 상기 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽으로서 기능하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 반도체 장치로서,기판;상기 기판 위에 있는 제1 절연막;상기 제1 절연막 위에 있고 상기 제1 절연막과 접촉하고 금속을 포함하는 막;상기 금속을 포함하는 막 위에 있는 제2 절연막;상기 제2 절연막 위에 있고 상기 제2 절연막과 접촉하는 금속 산화물막;상기 금속 산화물막의 상면 위에 있고 상기 금속 산화물막의 상기 상면과 접촉하는 제1 도전막;상기 금속 산화물막 위에 있는 제3 절연막;상기 제3 절연막 위에 있고 상기 금속 산화물막과 중첩되는 제2 도전막;상기 제3 절연막 위에 있는 제3 도전막;상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막 위에 있는 제4 절연막; 및상기 제4 절연막 위에 있는 제4 도전막을 포함하고,상기 제4 도전막은 상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막과 중첩되고,상기 금속 산화물막은 트랜지스터의 채널 형성 영역으로서 기능하는 영역을 포함하고,상기 제1 도전막은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하는 영역을 포함하고,상기 제2 도전막은 상기 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하고,상기 제2 도전막의 하면은 상기 금속 산화물막의 상기 상면 아래에 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 반도체 장치로서,기판;상기 기판 위에 있는 제1 절연막;상기 제1 절연막 위에 있고 상기 제1 절연막과 접촉하고 금속을 포함하는 막;상기 금속을 포함하는 막 위에 있는 제2 절연막;상기 제2 절연막 위에 있고 상기 제2 절연막과 접촉하는 금속 산화물막;상기 금속 산화물막의 상면 위에 있고 상기 금속 산화물막의 상기 상면과 접촉하는 제1 도전막;상기 금속 산화물막 위에 있는 제3 절연막;상기 제3 절연막 위에 있고 상기 금속 산화물막과 중첩되는 제2 도전막;상기 제3 절연막 위에 있는 제3 도전막;상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막 위에 있는 제4 절연막; 및상기 제4 절연막 위에 있는 제4 도전막을 포함하고,상기 제4 도전막은 상기 제1 도전막, 상기 제2 도전막, 및 상기 제3 도전막과 중첩되고,상기 금속 산화물막은 트랜지스터의 채널 형성 영역으로서 기능하는 영역을 포함하고,상기 제1 도전막은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하는 영역을 포함하고,상기 제2 도전막은 상기 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하고,상기 금속 산화물막의 상기 상면과 접촉하는 제5 도전막은 상기 제4 도전막에 전기적으로 접속되고,상기 제2 절연막의 제1 두께는 상기 제1 절연막의 제2 두께보다 크고,상기 제1 두께는 상기 금속을 포함하는 막의 제3 두께보다 크고,상기 금속 산화물막은 In-O계 재료를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 반도체 장치로서,기판;상기 기판 위에 있는 제1 절연막;상기 제1 절연막 위에 있고 상기 제1 절연막과 접촉하고 금속을 포함하는 막;상기 금속을 포함하는 막 위에 있는 제2 절연막; 및상기 제2 절연막 위에 있고 상기 제2 절연막과 접촉하는 금속 산화물막을 포함하는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>NAKANO, Tadashi</engName><name>나까노 다다시</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>SUGIKAWA, Mai</engName><name>스기까와 마이</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>NODA, Kosei</engName><name>노다 고세이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990002028</code><country>대한민국</country><engName>LEE, JUNG HEE</engName><name>이중희</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920030006047</code><country>대한민국</country><engName>PARK, CHUNG-BUM</engName><name>박충범</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980004828</code><country>대한민국</country><engName>CHANG, Soo Kil</engName><name>장수길</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2011.03.31</priorityApplicationDate><priorityApplicationNumber>JP-P-2011-078111</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2025.07.17</receiptDate><receiptNumber>1-1-2025-0811076-15</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250096725.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9306ea52d80899ecdac33dcabd0d5c6d0cd7922e9427fa8838a1e59c2c7d39a628ee5e2ab3ba26c49d42c89e100cf9682830d7a3a532c1b320</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe6963197554716faa5a37b033ff39d9f17a69a85c34261d29a6d5286f5bb48f9e1dc28a57d58145faa42c2c772941c834c60698c2db2d4e2</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>