// Copyright 1986-2020 Xilinx, Inc. All Rights Reserved.
// --------------------------------------------------------------------------------
// Tool Version: Vivado v.2020.1.1 (lin64) Build 2960000 Wed Aug  5 22:57:21 MDT 2020
// Date        : Mon Mar  1 14:05:48 2021
// Host        : finn_dev_grgov running 64-bit unknown
// Command     : write_verilog -force -mode funcsim
//               /home/grgov/Diplomski_rad/finn_modified_docker_output_dir/vivado_stitch_proj_k865pjso/finn_vivado_stitch_proj.srcs/sources_1/bd/StreamingDataflowPartition_1/ip/StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0/StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_sim_netlist.v
// Design      : StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0
// Purpose     : This verilog netlist is a functional simulation representation of the design and should not be modified
//               or synthesized. This netlist cannot be used for SDF annotated simulation.
// Device      : xc7z020clg400-1
// --------------------------------------------------------------------------------
`timescale 1 ps / 1 ps

(* CHECK_LICENSE_TYPE = "StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0,Thresholding_Batch_0_Thresholding_Batch_0,{}" *) (* DowngradeIPIdentifiedWarnings = "yes" *) (* IP_DEFINITION_SOURCE = "HLS" *) 
(* X_CORE_INFO = "Thresholding_Batch_0_Thresholding_Batch_0,Vivado 2020.1.1" *) (* hls_module = "yes" *) 
(* NotValidForBitStream *)
module StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0
   (ap_clk,
    ap_rst_n,
    in0_V_V_TVALID,
    in0_V_V_TREADY,
    in0_V_V_TDATA,
    out_V_V_TVALID,
    out_V_V_TREADY,
    out_V_V_TDATA);
  (* X_INTERFACE_INFO = "xilinx.com:signal:clock:1.0 ap_clk CLK" *) (* X_INTERFACE_PARAMETER = "XIL_INTERFACENAME ap_clk, ASSOCIATED_BUSIF in0_V_V:out_V_V, ASSOCIATED_RESET ap_rst_n, FREQ_HZ 100000000.000000, FREQ_TOLERANCE_HZ 0, PHASE 0.000, CLK_DOMAIN StreamingDataflowPartition_1_ap_clk_0, INSERT_VIP 0" *) input ap_clk;
  (* X_INTERFACE_INFO = "xilinx.com:signal:reset:1.0 ap_rst_n RST" *) (* X_INTERFACE_PARAMETER = "XIL_INTERFACENAME ap_rst_n, POLARITY ACTIVE_LOW, INSERT_VIP 0" *) input ap_rst_n;
  (* X_INTERFACE_INFO = "xilinx.com:interface:axis:1.0 in0_V_V TVALID" *) input in0_V_V_TVALID;
  (* X_INTERFACE_INFO = "xilinx.com:interface:axis:1.0 in0_V_V TREADY" *) output in0_V_V_TREADY;
  (* X_INTERFACE_INFO = "xilinx.com:interface:axis:1.0 in0_V_V TDATA" *) (* X_INTERFACE_PARAMETER = "XIL_INTERFACENAME in0_V_V, TDATA_NUM_BYTES 1, TUSER_WIDTH 0, LAYERED_METADATA undef, TDEST_WIDTH 0, TID_WIDTH 0, HAS_TREADY 1, HAS_TSTRB 0, HAS_TKEEP 0, HAS_TLAST 0, FREQ_HZ 100000000.000000, PHASE 0.000, CLK_DOMAIN StreamingDataflowPartition_1_ap_clk_0, INSERT_VIP 0" *) input [7:0]in0_V_V_TDATA;
  (* X_INTERFACE_INFO = "xilinx.com:interface:axis:1.0 out_V_V TVALID" *) output out_V_V_TVALID;
  (* X_INTERFACE_INFO = "xilinx.com:interface:axis:1.0 out_V_V TREADY" *) input out_V_V_TREADY;
  (* X_INTERFACE_INFO = "xilinx.com:interface:axis:1.0 out_V_V TDATA" *) (* X_INTERFACE_PARAMETER = "XIL_INTERFACENAME out_V_V, TDATA_NUM_BYTES 1, TUSER_WIDTH 0, TDEST_WIDTH 0, TID_WIDTH 0, HAS_TREADY 1, HAS_TSTRB 0, HAS_TKEEP 0, HAS_TLAST 0, FREQ_HZ 100000000.000000, PHASE 0.000, CLK_DOMAIN StreamingDataflowPartition_1_ap_clk_0, INSERT_VIP 0" *) output [7:0]out_V_V_TDATA;

  wire ap_clk;
  wire ap_rst_n;
  wire [7:0]in0_V_V_TDATA;
  wire in0_V_V_TREADY;
  wire in0_V_V_TVALID;
  wire [7:0]out_V_V_TDATA;
  wire out_V_V_TREADY;
  wire out_V_V_TVALID;

  (* ap_ST_fsm_state1 = "4'b0001" *) 
  (* ap_ST_fsm_state2 = "4'b0010" *) 
  (* ap_ST_fsm_state3 = "4'b0100" *) 
  (* ap_ST_fsm_state4 = "4'b1000" *) 
  StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_Thresholding_Batch_0_Thresholding_Batch_0 inst
       (.ap_clk(ap_clk),
        .ap_rst_n(ap_rst_n),
        .in0_V_V_TDATA(in0_V_V_TDATA),
        .in0_V_V_TREADY(in0_V_V_TREADY),
        .in0_V_V_TVALID(in0_V_V_TVALID),
        .out_V_V_TDATA(out_V_V_TDATA),
        .out_V_V_TREADY(out_V_V_TREADY),
        .out_V_V_TVALID(out_V_V_TVALID));
endmodule

(* ORIG_REF_NAME = "Thresholding_Batch_0_Thresholding_Batcbkb" *) 
module StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_Thresholding_Batch_0_Thresholding_Batcbkb
   (zext_ln186_11_fu_4330_p1,
    icmp_ln899_fu_4223_p2,
    icmp_ln899_2_fu_4245_p2,
    CO,
    \q0_reg[0] ,
    \tmp_V_1_reg_11506_reg[4]_rep__0 ,
    \q0_reg[0]_0 ,
    p_10_in,
    ap_clk,
    out,
    \add_ln700_4_reg_13060_reg[2] ,
    \icmp_ln899_2_reg_13055_reg[0] ,
    \icmp_ln899_2_reg_13055_reg[0]_0 ,
    \add_ln700_4_reg_13060_reg[2]_0 ,
    \icmp_ln899_2_reg_13055_reg[0]_1 ,
    \add_ln700_57_reg_13130_reg[2]_i_3 ,
    \add_ln700_26_reg_13090_reg[2]_i_3 ,
    \add_ln700_120_reg_13210_reg[2]_i_3 ,
    \add_ln700_120_reg_13210_reg[2]_i_3_0 ,
    Q,
    \add_ln700_120_reg_13210_reg[2]_i_3_1 ,
    \add_ln700_57_reg_13130_reg[2]_i_3_0 ,
    \add_ln700_120_reg_13210_reg[2]_i_3_2 ,
    \add_ln700_120_reg_13210_reg[2]_i_3_3 ,
    \add_ln700_57_reg_13130_reg[2]_i_3_1 ,
    S,
    \add_ln700_26_reg_13090_reg[2] ,
    \add_ln700_57_reg_13130_reg[2] );
  output zext_ln186_11_fu_4330_p1;
  output icmp_ln899_fu_4223_p2;
  output icmp_ln899_2_fu_4245_p2;
  output [0:0]CO;
  output [0:0]\q0_reg[0] ;
  output [0:0]\tmp_V_1_reg_11506_reg[4]_rep__0 ;
  output [0:0]\q0_reg[0]_0 ;
  input p_10_in;
  input ap_clk;
  input [1:0]out;
  input \add_ln700_4_reg_13060_reg[2] ;
  input \icmp_ln899_2_reg_13055_reg[0] ;
  input \icmp_ln899_2_reg_13055_reg[0]_0 ;
  input \add_ln700_4_reg_13060_reg[2]_0 ;
  input \icmp_ln899_2_reg_13055_reg[0]_1 ;
  input \add_ln700_57_reg_13130_reg[2]_i_3 ;
  input \add_ln700_26_reg_13090_reg[2]_i_3 ;
  input \add_ln700_120_reg_13210_reg[2]_i_3 ;
  input \add_ln700_120_reg_13210_reg[2]_i_3_0 ;
  input [1:0]Q;
  input \add_ln700_120_reg_13210_reg[2]_i_3_1 ;
  input \add_ln700_57_reg_13130_reg[2]_i_3_0 ;
  input \add_ln700_120_reg_13210_reg[2]_i_3_2 ;
  input \add_ln700_120_reg_13210_reg[2]_i_3_3 ;
  input \add_ln700_57_reg_13130_reg[2]_i_3_1 ;
  input [1:0]S;
  input [0:0]\add_ln700_26_reg_13090_reg[2] ;
  input [0:0]\add_ln700_57_reg_13130_reg[2] ;

  wire [0:0]CO;
  wire [1:0]Q;
  wire [1:0]S;
  wire \add_ln700_120_reg_13210_reg[2]_i_3 ;
  wire \add_ln700_120_reg_13210_reg[2]_i_3_0 ;
  wire \add_ln700_120_reg_13210_reg[2]_i_3_1 ;
  wire \add_ln700_120_reg_13210_reg[2]_i_3_2 ;
  wire \add_ln700_120_reg_13210_reg[2]_i_3_3 ;
  wire [0:0]\add_ln700_26_reg_13090_reg[2] ;
  wire \add_ln700_26_reg_13090_reg[2]_i_3 ;
  wire \add_ln700_4_reg_13060_reg[2] ;
  wire \add_ln700_4_reg_13060_reg[2]_0 ;
  wire [0:0]\add_ln700_57_reg_13130_reg[2] ;
  wire \add_ln700_57_reg_13130_reg[2]_i_3 ;
  wire \add_ln700_57_reg_13130_reg[2]_i_3_0 ;
  wire \add_ln700_57_reg_13130_reg[2]_i_3_1 ;
  wire ap_clk;
  wire icmp_ln899_2_fu_4245_p2;
  wire \icmp_ln899_2_reg_13055_reg[0] ;
  wire \icmp_ln899_2_reg_13055_reg[0]_0 ;
  wire \icmp_ln899_2_reg_13055_reg[0]_1 ;
  wire icmp_ln899_fu_4223_p2;
  wire [1:0]out;
  wire p_10_in;
  wire [0:0]\q0_reg[0] ;
  wire [0:0]\q0_reg[0]_0 ;
  wire [0:0]\tmp_V_1_reg_11506_reg[4]_rep__0 ;
  wire zext_ln186_11_fu_4330_p1;

  StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_Thresholding_Batch_0_Thresholding_Batcbkb_rom Thresholding_Batch_0_Thresholding_Batcbkb_rom_U
       (.CO(CO),
        .Q(Q),
        .S(S),
        .\add_ln700_120_reg_13210_reg[2]_i_3_0 (\add_ln700_120_reg_13210_reg[2]_i_3 ),
        .\add_ln700_120_reg_13210_reg[2]_i_3_1 (\add_ln700_120_reg_13210_reg[2]_i_3_0 ),
        .\add_ln700_120_reg_13210_reg[2]_i_3_2 (\add_ln700_120_reg_13210_reg[2]_i_3_1 ),
        .\add_ln700_120_reg_13210_reg[2]_i_3_3 (\add_ln700_120_reg_13210_reg[2]_i_3_2 ),
        .\add_ln700_120_reg_13210_reg[2]_i_3_4 (\add_ln700_120_reg_13210_reg[2]_i_3_3 ),
        .\add_ln700_26_reg_13090_reg[2] (\add_ln700_26_reg_13090_reg[2] ),
        .\add_ln700_26_reg_13090_reg[2]_i_3_0 (\add_ln700_26_reg_13090_reg[2]_i_3 ),
        .\add_ln700_4_reg_13060_reg[2] (\add_ln700_4_reg_13060_reg[2] ),
        .\add_ln700_4_reg_13060_reg[2]_0 (\add_ln700_4_reg_13060_reg[2]_0 ),
        .\add_ln700_57_reg_13130_reg[2] (\add_ln700_57_reg_13130_reg[2] ),
        .\add_ln700_57_reg_13130_reg[2]_i_3_0 (\add_ln700_57_reg_13130_reg[2]_i_3 ),
        .\add_ln700_57_reg_13130_reg[2]_i_3_1 (\add_ln700_57_reg_13130_reg[2]_i_3_0 ),
        .\add_ln700_57_reg_13130_reg[2]_i_3_2 (\add_ln700_57_reg_13130_reg[2]_i_3_1 ),
        .ap_clk(ap_clk),
        .icmp_ln899_2_fu_4245_p2(icmp_ln899_2_fu_4245_p2),
        .\icmp_ln899_2_reg_13055_reg[0] (\icmp_ln899_2_reg_13055_reg[0] ),
        .\icmp_ln899_2_reg_13055_reg[0]_0 (\icmp_ln899_2_reg_13055_reg[0]_0 ),
        .\icmp_ln899_2_reg_13055_reg[0]_1 (\icmp_ln899_2_reg_13055_reg[0]_1 ),
        .icmp_ln899_fu_4223_p2(icmp_ln899_fu_4223_p2),
        .out(out),
        .p_10_in(p_10_in),
        .\q0_reg[0]_0 (\q0_reg[0] ),
        .\q0_reg[0]_1 (\q0_reg[0]_0 ),
        .\tmp_V_1_reg_11506_reg[4]_rep__0 (\tmp_V_1_reg_11506_reg[4]_rep__0 ),
        .zext_ln186_11_fu_4330_p1(zext_ln186_11_fu_4330_p1));
endmodule

(* ORIG_REF_NAME = "Thresholding_Batch_0_Thresholding_Batcbkb_rom" *) 
module StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_Thresholding_Batch_0_Thresholding_Batcbkb_rom
   (zext_ln186_11_fu_4330_p1,
    icmp_ln899_fu_4223_p2,
    icmp_ln899_2_fu_4245_p2,
    CO,
    \q0_reg[0]_0 ,
    \tmp_V_1_reg_11506_reg[4]_rep__0 ,
    \q0_reg[0]_1 ,
    p_10_in,
    ap_clk,
    out,
    \add_ln700_4_reg_13060_reg[2] ,
    \icmp_ln899_2_reg_13055_reg[0] ,
    \icmp_ln899_2_reg_13055_reg[0]_0 ,
    \add_ln700_4_reg_13060_reg[2]_0 ,
    \icmp_ln899_2_reg_13055_reg[0]_1 ,
    \add_ln700_57_reg_13130_reg[2]_i_3_0 ,
    \add_ln700_26_reg_13090_reg[2]_i_3_0 ,
    \add_ln700_120_reg_13210_reg[2]_i_3_0 ,
    \add_ln700_120_reg_13210_reg[2]_i_3_1 ,
    Q,
    \add_ln700_120_reg_13210_reg[2]_i_3_2 ,
    \add_ln700_57_reg_13130_reg[2]_i_3_1 ,
    \add_ln700_120_reg_13210_reg[2]_i_3_3 ,
    \add_ln700_120_reg_13210_reg[2]_i_3_4 ,
    \add_ln700_57_reg_13130_reg[2]_i_3_2 ,
    S,
    \add_ln700_26_reg_13090_reg[2] ,
    \add_ln700_57_reg_13130_reg[2] );
  output zext_ln186_11_fu_4330_p1;
  output icmp_ln899_fu_4223_p2;
  output icmp_ln899_2_fu_4245_p2;
  output [0:0]CO;
  output [0:0]\q0_reg[0]_0 ;
  output [0:0]\tmp_V_1_reg_11506_reg[4]_rep__0 ;
  output [0:0]\q0_reg[0]_1 ;
  input p_10_in;
  input ap_clk;
  input [1:0]out;
  input \add_ln700_4_reg_13060_reg[2] ;
  input \icmp_ln899_2_reg_13055_reg[0] ;
  input \icmp_ln899_2_reg_13055_reg[0]_0 ;
  input \add_ln700_4_reg_13060_reg[2]_0 ;
  input \icmp_ln899_2_reg_13055_reg[0]_1 ;
  input \add_ln700_57_reg_13130_reg[2]_i_3_0 ;
  input \add_ln700_26_reg_13090_reg[2]_i_3_0 ;
  input \add_ln700_120_reg_13210_reg[2]_i_3_0 ;
  input \add_ln700_120_reg_13210_reg[2]_i_3_1 ;
  input [1:0]Q;
  input \add_ln700_120_reg_13210_reg[2]_i_3_2 ;
  input \add_ln700_57_reg_13130_reg[2]_i_3_1 ;
  input \add_ln700_120_reg_13210_reg[2]_i_3_3 ;
  input \add_ln700_120_reg_13210_reg[2]_i_3_4 ;
  input \add_ln700_57_reg_13130_reg[2]_i_3_2 ;
  input [1:0]S;
  input [0:0]\add_ln700_26_reg_13090_reg[2] ;
  input [0:0]\add_ln700_57_reg_13130_reg[2] ;

  wire [0:0]CO;
  wire [1:0]Q;
  wire [1:0]S;
  wire \add_ln700_11_reg_13070[2]_i_12_n_1 ;
  wire \add_ln700_11_reg_13070[2]_i_13_n_1 ;
  wire \add_ln700_11_reg_13070[2]_i_16_n_1 ;
  wire \add_ln700_11_reg_13070[2]_i_17_n_1 ;
  wire \add_ln700_11_reg_13070_reg[2]_i_3_n_2 ;
  wire \add_ln700_11_reg_13070_reg[2]_i_3_n_3 ;
  wire \add_ln700_11_reg_13070_reg[2]_i_3_n_4 ;
  wire \add_ln700_120_reg_13210[2]_i_14_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_15_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_16_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_17_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_18_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_19_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_20_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_21_n_1 ;
  wire \add_ln700_120_reg_13210_reg[2]_i_3_0 ;
  wire \add_ln700_120_reg_13210_reg[2]_i_3_1 ;
  wire \add_ln700_120_reg_13210_reg[2]_i_3_2 ;
  wire \add_ln700_120_reg_13210_reg[2]_i_3_3 ;
  wire \add_ln700_120_reg_13210_reg[2]_i_3_4 ;
  wire \add_ln700_120_reg_13210_reg[2]_i_3_n_2 ;
  wire \add_ln700_120_reg_13210_reg[2]_i_3_n_3 ;
  wire \add_ln700_120_reg_13210_reg[2]_i_3_n_4 ;
  wire \add_ln700_26_reg_13090[2]_i_13_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_14_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_15_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_17_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_18_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_19_n_1 ;
  wire [0:0]\add_ln700_26_reg_13090_reg[2] ;
  wire \add_ln700_26_reg_13090_reg[2]_i_3_0 ;
  wire \add_ln700_26_reg_13090_reg[2]_i_3_n_2 ;
  wire \add_ln700_26_reg_13090_reg[2]_i_3_n_3 ;
  wire \add_ln700_26_reg_13090_reg[2]_i_3_n_4 ;
  wire \add_ln700_4_reg_13060_reg[2] ;
  wire \add_ln700_4_reg_13060_reg[2]_0 ;
  wire \add_ln700_57_reg_13130[2]_i_13_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_14_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_15_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_17_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_18_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_19_n_1 ;
  wire [0:0]\add_ln700_57_reg_13130_reg[2] ;
  wire \add_ln700_57_reg_13130_reg[2]_i_3_0 ;
  wire \add_ln700_57_reg_13130_reg[2]_i_3_1 ;
  wire \add_ln700_57_reg_13130_reg[2]_i_3_2 ;
  wire \add_ln700_57_reg_13130_reg[2]_i_3_n_2 ;
  wire \add_ln700_57_reg_13130_reg[2]_i_3_n_3 ;
  wire \add_ln700_57_reg_13130_reg[2]_i_3_n_4 ;
  wire ap_clk;
  wire g0_b0_n_1;
  wire icmp_ln899_2_fu_4245_p2;
  wire \icmp_ln899_2_reg_13055_reg[0] ;
  wire \icmp_ln899_2_reg_13055_reg[0]_0 ;
  wire \icmp_ln899_2_reg_13055_reg[0]_1 ;
  wire icmp_ln899_fu_4223_p2;
  wire [1:0]out;
  wire p_10_in;
  wire q0;
  wire [0:0]\q0_reg[0]_0 ;
  wire [0:0]\q0_reg[0]_1 ;
  wire [0:0]\tmp_V_1_reg_11506_reg[4]_rep__0 ;
  wire zext_ln186_11_fu_4330_p1;
  wire [3:0]\NLW_add_ln700_11_reg_13070_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_120_reg_13210_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_26_reg_13090_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_57_reg_13130_reg[2]_i_3_O_UNCONNECTED ;

  LUT3 #(
    .INIT(8'h4C)) 
    \add_ln700_11_reg_13070[2]_i_12 
       (.I0(\add_ln700_57_reg_13130_reg[2]_i_3_1 ),
        .I1(q0),
        .I2(\add_ln700_4_reg_13060_reg[2]_0 ),
        .O(\add_ln700_11_reg_13070[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_11_reg_13070[2]_i_13 
       (.I0(\icmp_ln899_2_reg_13055_reg[0] ),
        .I1(\icmp_ln899_2_reg_13055_reg[0]_0 ),
        .I2(q0),
        .O(\add_ln700_11_reg_13070[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_11_reg_13070[2]_i_16 
       (.I0(\add_ln700_4_reg_13060_reg[2]_0 ),
        .I1(q0),
        .I2(\add_ln700_57_reg_13130_reg[2]_i_3_1 ),
        .O(\add_ln700_11_reg_13070[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_11_reg_13070[2]_i_17 
       (.I0(\icmp_ln899_2_reg_13055_reg[0]_0 ),
        .I1(q0),
        .I2(\icmp_ln899_2_reg_13055_reg[0] ),
        .O(\add_ln700_11_reg_13070[2]_i_17_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_11_reg_13070_reg[2]_i_3 
       (.CI(1'b0),
        .CO({CO,\add_ln700_11_reg_13070_reg[2]_i_3_n_2 ,\add_ln700_11_reg_13070_reg[2]_i_3_n_3 ,\add_ln700_11_reg_13070_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_11_reg_13070[2]_i_12_n_1 ,\add_ln700_11_reg_13070[2]_i_13_n_1 }),
        .O(\NLW_add_ln700_11_reg_13070_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({S,\add_ln700_11_reg_13070[2]_i_16_n_1 ,\add_ln700_11_reg_13070[2]_i_17_n_1 }));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_120_reg_13210[2]_i_14 
       (.I0(q0),
        .I1(\add_ln700_120_reg_13210_reg[2]_i_3_0 ),
        .I2(\add_ln700_120_reg_13210_reg[2]_i_3_1 ),
        .O(\add_ln700_120_reg_13210[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_120_reg_13210[2]_i_15 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(q0),
        .O(\add_ln700_120_reg_13210[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h4C)) 
    \add_ln700_120_reg_13210[2]_i_16 
       (.I0(\add_ln700_57_reg_13130_reg[2]_i_3_1 ),
        .I1(q0),
        .I2(\add_ln700_120_reg_13210_reg[2]_i_3_2 ),
        .O(\add_ln700_120_reg_13210[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_120_reg_13210[2]_i_17 
       (.I0(\add_ln700_120_reg_13210_reg[2]_i_3_3 ),
        .I1(\add_ln700_120_reg_13210_reg[2]_i_3_4 ),
        .I2(q0),
        .O(\add_ln700_120_reg_13210[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_120_reg_13210[2]_i_18 
       (.I0(q0),
        .I1(\add_ln700_120_reg_13210_reg[2]_i_3_0 ),
        .I2(\add_ln700_120_reg_13210_reg[2]_i_3_1 ),
        .O(\add_ln700_120_reg_13210[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_120_reg_13210[2]_i_19 
       (.I0(Q[1]),
        .I1(q0),
        .I2(Q[0]),
        .O(\add_ln700_120_reg_13210[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_120_reg_13210[2]_i_20 
       (.I0(\add_ln700_120_reg_13210_reg[2]_i_3_2 ),
        .I1(q0),
        .I2(\add_ln700_57_reg_13130_reg[2]_i_3_1 ),
        .O(\add_ln700_120_reg_13210[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_120_reg_13210[2]_i_21 
       (.I0(\add_ln700_120_reg_13210_reg[2]_i_3_4 ),
        .I1(q0),
        .I2(\add_ln700_120_reg_13210_reg[2]_i_3_3 ),
        .O(\add_ln700_120_reg_13210[2]_i_21_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_120_reg_13210_reg[2]_i_3 
       (.CI(1'b0),
        .CO({\q0_reg[0]_1 ,\add_ln700_120_reg_13210_reg[2]_i_3_n_2 ,\add_ln700_120_reg_13210_reg[2]_i_3_n_3 ,\add_ln700_120_reg_13210_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_120_reg_13210[2]_i_14_n_1 ,\add_ln700_120_reg_13210[2]_i_15_n_1 ,\add_ln700_120_reg_13210[2]_i_16_n_1 ,\add_ln700_120_reg_13210[2]_i_17_n_1 }),
        .O(\NLW_add_ln700_120_reg_13210_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_120_reg_13210[2]_i_18_n_1 ,\add_ln700_120_reg_13210[2]_i_19_n_1 ,\add_ln700_120_reg_13210[2]_i_20_n_1 ,\add_ln700_120_reg_13210[2]_i_21_n_1 }));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_26_reg_13090[2]_i_13 
       (.I0(q0),
        .I1(\add_ln700_57_reg_13130_reg[2]_i_3_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_3_0 ),
        .O(\add_ln700_26_reg_13090[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h4C)) 
    \add_ln700_26_reg_13090[2]_i_14 
       (.I0(\add_ln700_57_reg_13130_reg[2]_i_3_1 ),
        .I1(q0),
        .I2(\add_ln700_4_reg_13060_reg[2]_0 ),
        .O(\add_ln700_26_reg_13090[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_26_reg_13090[2]_i_15 
       (.I0(\icmp_ln899_2_reg_13055_reg[0] ),
        .I1(\icmp_ln899_2_reg_13055_reg[0]_0 ),
        .I2(q0),
        .O(\add_ln700_26_reg_13090[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_26_reg_13090[2]_i_17 
       (.I0(q0),
        .I1(\add_ln700_57_reg_13130_reg[2]_i_3_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_3_0 ),
        .O(\add_ln700_26_reg_13090[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_26_reg_13090[2]_i_18 
       (.I0(\add_ln700_4_reg_13060_reg[2]_0 ),
        .I1(q0),
        .I2(\add_ln700_57_reg_13130_reg[2]_i_3_1 ),
        .O(\add_ln700_26_reg_13090[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_26_reg_13090[2]_i_19 
       (.I0(\icmp_ln899_2_reg_13055_reg[0]_0 ),
        .I1(q0),
        .I2(\icmp_ln899_2_reg_13055_reg[0] ),
        .O(\add_ln700_26_reg_13090[2]_i_19_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_26_reg_13090_reg[2]_i_3 
       (.CI(1'b0),
        .CO({\q0_reg[0]_0 ,\add_ln700_26_reg_13090_reg[2]_i_3_n_2 ,\add_ln700_26_reg_13090_reg[2]_i_3_n_3 ,\add_ln700_26_reg_13090_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_26_reg_13090[2]_i_13_n_1 ,\add_ln700_26_reg_13090[2]_i_14_n_1 ,\add_ln700_26_reg_13090[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_26_reg_13090_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_26_reg_13090_reg[2] ,\add_ln700_26_reg_13090[2]_i_17_n_1 ,\add_ln700_26_reg_13090[2]_i_18_n_1 ,\add_ln700_26_reg_13090[2]_i_19_n_1 }));
  LUT5 #(
    .INIT(32'hEAFFAAFF)) 
    \add_ln700_4_reg_13060[2]_i_4 
       (.I0(\add_ln700_4_reg_13060_reg[2] ),
        .I1(\icmp_ln899_2_reg_13055_reg[0] ),
        .I2(\icmp_ln899_2_reg_13055_reg[0]_0 ),
        .I3(q0),
        .I4(\add_ln700_4_reg_13060_reg[2]_0 ),
        .O(zext_ln186_11_fu_4330_p1));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_57_reg_13130[2]_i_13 
       (.I0(\add_ln700_57_reg_13130_reg[2]_i_3_0 ),
        .I1(\add_ln700_57_reg_13130_reg[2]_i_3_2 ),
        .I2(q0),
        .O(\add_ln700_57_reg_13130[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h4C)) 
    \add_ln700_57_reg_13130[2]_i_14 
       (.I0(\add_ln700_57_reg_13130_reg[2]_i_3_1 ),
        .I1(q0),
        .I2(\add_ln700_4_reg_13060_reg[2]_0 ),
        .O(\add_ln700_57_reg_13130[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_57_reg_13130[2]_i_15 
       (.I0(\icmp_ln899_2_reg_13055_reg[0] ),
        .I1(\icmp_ln899_2_reg_13055_reg[0]_0 ),
        .I2(q0),
        .O(\add_ln700_57_reg_13130[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_57_reg_13130[2]_i_17 
       (.I0(\add_ln700_57_reg_13130_reg[2]_i_3_2 ),
        .I1(q0),
        .I2(\add_ln700_57_reg_13130_reg[2]_i_3_0 ),
        .O(\add_ln700_57_reg_13130[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_57_reg_13130[2]_i_18 
       (.I0(\add_ln700_4_reg_13060_reg[2]_0 ),
        .I1(q0),
        .I2(\add_ln700_57_reg_13130_reg[2]_i_3_1 ),
        .O(\add_ln700_57_reg_13130[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_57_reg_13130[2]_i_19 
       (.I0(\icmp_ln899_2_reg_13055_reg[0]_0 ),
        .I1(q0),
        .I2(\icmp_ln899_2_reg_13055_reg[0] ),
        .O(\add_ln700_57_reg_13130[2]_i_19_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_57_reg_13130_reg[2]_i_3 
       (.CI(1'b0),
        .CO({\tmp_V_1_reg_11506_reg[4]_rep__0 ,\add_ln700_57_reg_13130_reg[2]_i_3_n_2 ,\add_ln700_57_reg_13130_reg[2]_i_3_n_3 ,\add_ln700_57_reg_13130_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_57_reg_13130[2]_i_13_n_1 ,\add_ln700_57_reg_13130[2]_i_14_n_1 ,\add_ln700_57_reg_13130[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_57_reg_13130_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_57_reg_13130_reg[2] ,\add_ln700_57_reg_13130[2]_i_17_n_1 ,\add_ln700_57_reg_13130[2]_i_18_n_1 ,\add_ln700_57_reg_13130[2]_i_19_n_1 }));
  LUT2 #(
    .INIT(4'h7)) 
    g0_b0
       (.I0(out[0]),
        .I1(out[1]),
        .O(g0_b0_n_1));
  (* SOFT_HLUTNM = "soft_lutpair0" *) 
  LUT4 #(
    .INIT(16'h002A)) 
    \icmp_ln899_2_reg_13055[0]_i_2 
       (.I0(q0),
        .I1(\icmp_ln899_2_reg_13055_reg[0]_0 ),
        .I2(\icmp_ln899_2_reg_13055_reg[0] ),
        .I3(\icmp_ln899_2_reg_13055_reg[0]_1 ),
        .O(icmp_ln899_2_fu_4245_p2));
  (* SOFT_HLUTNM = "soft_lutpair0" *) 
  LUT4 #(
    .INIT(16'h0010)) 
    \icmp_ln899_reg_13045[0]_i_1 
       (.I0(\icmp_ln899_2_reg_13055_reg[0] ),
        .I1(\icmp_ln899_2_reg_13055_reg[0]_0 ),
        .I2(q0),
        .I3(\icmp_ln899_2_reg_13055_reg[0]_1 ),
        .O(icmp_ln899_fu_4223_p2));
  FDRE \q0_reg[0] 
       (.C(ap_clk),
        .CE(p_10_in),
        .D(g0_b0_n_1),
        .Q(q0),
        .R(1'b0));
endmodule

(* ORIG_REF_NAME = "Thresholding_Batch_0_Thresholding_BatcfYi" *) 
module StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_Thresholding_Batch_0_Thresholding_BatcfYi
   (p_10_in,
    \ap_CS_fsm_reg[1] ,
    ap_block_pp0_stage0_11001,
    icmp_ln265_fu_3928_p2,
    D,
    icmp_ln899_1_fu_4232_p2,
    \tmp_V_1_reg_11506_reg[6]_rep__0 ,
    \q0_reg[2]_rep__3 ,
    \add_ln700_8_reg_13065_reg[2]_i_5 ,
    \add_ln700_11_reg_13070_reg[2]_i_5 ,
    \add_ln700_16_reg_13075_reg[2]_i_5 ,
    \add_ln700_23_reg_13085_reg[2]_i_5 ,
    \add_ln700_19_reg_13080_reg[2]_i_5 ,
    \add_ln700_26_reg_13090_reg[2]_i_5 ,
    \add_ln700_32_reg_13095_reg[2]_i_5 ,
    \add_ln700_39_reg_13105_reg[2]_i_5 ,
    \add_ln700_35_reg_13100_reg[2]_i_5 ,
    \add_ln700_47_reg_13115_reg[2]_i_5 ,
    \add_ln700_54_reg_13125_reg[2]_i_5 ,
    \add_ln700_50_reg_13120_reg[2]_i_5 ,
    \add_ln700_42_reg_13110_reg[2]_i_5 ,
    \add_ln700_57_reg_13130_reg[2]_i_5 ,
    \q0_reg[2] ,
    \add_ln700_135_reg_13225_reg[2]_i_5 ,
    \add_ln700_131_reg_13220_reg[2]_i_5 ,
    \add_ln700_143_reg_13235_reg[2]_i_5 ,
    \add_ln700_150_reg_13245_reg[2]_i_5 ,
    \add_ln700_146_reg_13240_reg[2]_i_5 ,
    \add_ln700_138_reg_13230_reg[2]_i_5 ,
    \add_ln700_159_reg_13255_reg[2]_i_5 ,
    \add_ln700_166_reg_13265_reg[2]_i_5 ,
    \add_ln700_162_reg_13260_reg[2]_i_5 ,
    \add_ln700_174_reg_13275_reg[2]_i_5 ,
    \add_ln700_181_reg_13285_reg[2]_i_5 ,
    \add_ln700_177_reg_13280_reg[2]_i_5 ,
    \add_ln700_169_reg_13270_reg[2]_i_5 ,
    \add_ln700_153_reg_13250_reg[2]_i_5 ,
    \add_ln700_184_reg_13290_reg[2]_i_5 ,
    \add_ln700_71_reg_13145_reg[2]_i_5 ,
    \add_ln700_67_reg_13140_reg[2]_i_5 ,
    \add_ln700_79_reg_13155_reg[2]_i_5 ,
    \add_ln700_86_reg_13165_reg[2]_i_5 ,
    \add_ln700_82_reg_13160_reg[2]_i_5 ,
    \add_ln700_74_reg_13150_reg[2]_i_5 ,
    \add_ln700_95_reg_13175_reg[2]_i_5 ,
    \add_ln700_102_reg_13185_reg[2]_i_5 ,
    \add_ln700_98_reg_13180_reg[2]_i_5 ,
    \add_ln700_110_reg_13195_reg[2]_i_5 ,
    \add_ln700_117_reg_13205_reg[2]_i_5 ,
    \add_ln700_113_reg_13200_reg[2]_i_5 ,
    \add_ln700_105_reg_13190_reg[2]_i_5 ,
    \add_ln700_89_reg_13170_reg[2]_i_5 ,
    \add_ln700_120_reg_13210_reg[2]_i_5 ,
    \add_ln700_198_reg_13305_reg[2]_i_5 ,
    \add_ln700_194_reg_13300_reg[2]_i_5 ,
    \add_ln700_206_reg_13315_reg[2]_i_5 ,
    \add_ln700_213_reg_13325_reg[2]_i_5 ,
    \add_ln700_209_reg_13320_reg[2]_i_5 ,
    \add_ln700_201_reg_13310_reg[2]_i_5 ,
    \add_ln700_222_reg_13335_reg[2]_i_5 ,
    \add_ln700_229_reg_13345_reg[2]_i_5 ,
    \add_ln700_225_reg_13340_reg[2]_i_5 ,
    \add_ln700_237_reg_13355_reg[2]_i_5 ,
    \add_ln700_244_reg_13365_reg[2]_i_5 ,
    \add_ln700_240_reg_13360_reg[2]_i_5 ,
    \add_ln700_232_reg_13350_reg[2]_i_5 ,
    \add_ln700_216_reg_13330_reg[2]_i_5 ,
    \add_ln700_247_reg_13370_reg[2]_i_5 ,
    ap_clk,
    ap_enable_reg_pp0_iter0,
    out,
    Q,
    \q0_reg[0]_rep__3 ,
    icmp_ln265_reg_11497_pp0_iter2_reg,
    \q0[0]_i_2 ,
    \q0[0]_i_2_0 ,
    ap_rst_n,
    \q0[0]_i_2_1 ,
    i_0_reg_3917_reg,
    \add_ln700_4_reg_13060_reg[0] ,
    \icmp_ln899_1_reg_13050_reg[0] ,
    \add_ln700_4_reg_13060_reg[0]_0 ,
    zext_ln186_11_fu_4330_p1,
    \add_ln700_4_reg_13060_reg[2] ,
    \add_ln700_105_reg_13190_reg[2]_i_2 ,
    \add_ln700_4_reg_13060_reg[2]_0 ,
    \add_ln700_128_reg_13215_reg[1] ,
    \add_ln700_191_reg_13295_reg[0] ,
    \icmp_ln899_1_reg_13050_reg[0]_0 ,
    \add_ln700_32_reg_13095_reg[2]_i_2 ,
    \add_ln700_26_reg_13090_reg[2]_i_5_0 ,
    \add_ln700_159_reg_13255_reg[2]_i_2 ,
    \add_ln700_159_reg_13255_reg[2]_i_2_0 ,
    \add_ln700_222_reg_13335_reg[2]_i_2 ,
    \add_ln700_222_reg_13335_reg[2]_i_2_0 ,
    \add_ln700_191_reg_13295_reg[0]_0 ,
    \add_ln700_64_reg_13135_reg[0] ,
    \add_ln700_64_reg_13135_reg[0]_0 ,
    \add_ln700_240_reg_13360_reg[2]_i_5_0 ,
    \add_ln700_150_reg_13245_reg[2]_i_2 ,
    CO,
    \add_ln700_26_reg_13090_reg[2] ,
    \add_ln700_57_reg_13130_reg[2] ,
    \add_ln700_120_reg_13210_reg[2] ,
    \add_ln700_32_reg_13095_reg[2]_i_2_0 ,
    \add_ln700_138_reg_13230_reg[2]_i_3 ,
    \add_ln700_138_reg_13230_reg[2]_i_3_0 ,
    \add_ln700_138_reg_13230_reg[2]_i_2 ,
    \add_ln700_98_reg_13180_reg[2]_i_2 ,
    \add_ln700_74_reg_13150_reg[2]_i_2 ,
    \add_ln700_74_reg_13150_reg[2]_i_2_0 ,
    \add_ln700_74_reg_13150_reg[2]_i_2_1 ,
    S,
    \add_ln700_8_reg_13065_reg[2] ,
    \add_ln700_8_reg_13065_reg[2]_0 ,
    \add_ln700_8_reg_13065_reg[2]_1 ,
    \add_ln700_11_reg_13070_reg[2] ,
    \add_ln700_11_reg_13070_reg[2]_0 ,
    \add_ln700_11_reg_13070_reg[2]_1 ,
    \add_ln700_16_reg_13075_reg[2] ,
    \add_ln700_16_reg_13075_reg[2]_0 ,
    \add_ln700_16_reg_13075_reg[2]_1 ,
    \add_ln700_16_reg_13075_reg[2]_2 ,
    \add_ln700_23_reg_13085_reg[2] ,
    \add_ln700_23_reg_13085_reg[2]_0 ,
    \add_ln700_23_reg_13085_reg[2]_1 ,
    \add_ln700_23_reg_13085_reg[2]_2 ,
    \add_ln700_19_reg_13080_reg[2] ,
    \add_ln700_19_reg_13080_reg[2]_0 ,
    \add_ln700_19_reg_13080_reg[2]_1 ,
    \add_ln700_19_reg_13080_reg[2]_2 ,
    \add_ln700_26_reg_13090_reg[2]_0 ,
    \add_ln700_26_reg_13090_reg[2]_1 ,
    \add_ln700_26_reg_13090_reg[2]_2 ,
    \add_ln700_32_reg_13095_reg[2] ,
    \add_ln700_32_reg_13095_reg[2]_0 ,
    \add_ln700_32_reg_13095_reg[2]_1 ,
    \add_ln700_32_reg_13095_reg[2]_2 ,
    \add_ln700_39_reg_13105_reg[2] ,
    \add_ln700_39_reg_13105_reg[2]_0 ,
    \add_ln700_39_reg_13105_reg[2]_1 ,
    \add_ln700_39_reg_13105_reg[2]_2 ,
    \add_ln700_35_reg_13100_reg[2] ,
    \add_ln700_35_reg_13100_reg[2]_0 ,
    \add_ln700_35_reg_13100_reg[2]_1 ,
    \add_ln700_35_reg_13100_reg[2]_2 ,
    \add_ln700_47_reg_13115_reg[2] ,
    \add_ln700_47_reg_13115_reg[2]_0 ,
    \add_ln700_47_reg_13115_reg[2]_1 ,
    \add_ln700_47_reg_13115_reg[2]_2 ,
    \add_ln700_54_reg_13125_reg[2] ,
    \add_ln700_54_reg_13125_reg[2]_0 ,
    \add_ln700_54_reg_13125_reg[2]_1 ,
    \add_ln700_54_reg_13125_reg[2]_2 ,
    \add_ln700_50_reg_13120_reg[2] ,
    \add_ln700_50_reg_13120_reg[2]_0 ,
    \add_ln700_50_reg_13120_reg[2]_1 ,
    \add_ln700_50_reg_13120_reg[2]_2 ,
    \add_ln700_42_reg_13110_reg[2] ,
    \add_ln700_42_reg_13110_reg[2]_0 ,
    \add_ln700_42_reg_13110_reg[2]_1 ,
    \add_ln700_42_reg_13110_reg[2]_2 ,
    \add_ln700_57_reg_13130_reg[2]_0 ,
    \add_ln700_57_reg_13130_reg[2]_1 ,
    \add_ln700_57_reg_13130_reg[2]_2 ,
    \add_ln700_128_reg_13215_reg[2] ,
    \add_ln700_128_reg_13215_reg[2]_0 ,
    \add_ln700_135_reg_13225_reg[2] ,
    \add_ln700_135_reg_13225_reg[2]_0 ,
    \add_ln700_135_reg_13225_reg[2]_1 ,
    \add_ln700_135_reg_13225_reg[2]_2 ,
    \add_ln700_131_reg_13220_reg[2] ,
    \add_ln700_131_reg_13220_reg[2]_0 ,
    \add_ln700_131_reg_13220_reg[2]_1 ,
    \add_ln700_131_reg_13220_reg[2]_2 ,
    \add_ln700_143_reg_13235_reg[2] ,
    \add_ln700_143_reg_13235_reg[2]_0 ,
    \add_ln700_143_reg_13235_reg[2]_1 ,
    \add_ln700_146_reg_13240_reg[2] ,
    \add_ln700_138_reg_13230_reg[2] ,
    \add_ln700_138_reg_13230_reg[2]_0 ,
    \add_ln700_138_reg_13230_reg[2]_1 ,
    \add_ln700_138_reg_13230_reg[2]_2 ,
    \add_ln700_159_reg_13255_reg[2] ,
    \add_ln700_159_reg_13255_reg[2]_0 ,
    \add_ln700_162_reg_13260_reg[2] ,
    \add_ln700_174_reg_13275_reg[2] ,
    \add_ln700_174_reg_13275_reg[2]_0 ,
    \add_ln700_177_reg_13280_reg[2] ,
    \add_ln700_64_reg_13135_reg[2] ,
    \add_ln700_64_reg_13135_reg[2]_0 ,
    \add_ln700_64_reg_13135_reg[2]_1 ,
    \add_ln700_71_reg_13145_reg[2] ,
    \add_ln700_71_reg_13145_reg[2]_0 ,
    \add_ln700_71_reg_13145_reg[2]_1 ,
    \add_ln700_71_reg_13145_reg[2]_2 ,
    \add_ln700_67_reg_13140_reg[2] ,
    \add_ln700_67_reg_13140_reg[2]_0 ,
    \add_ln700_67_reg_13140_reg[2]_1 ,
    \add_ln700_67_reg_13140_reg[2]_2 ,
    \add_ln700_79_reg_13155_reg[2] ,
    \add_ln700_79_reg_13155_reg[2]_0 ,
    \add_ln700_79_reg_13155_reg[2]_1 ,
    \add_ln700_74_reg_13150_reg[2] ,
    \add_ln700_74_reg_13150_reg[2]_0 ,
    \add_ln700_74_reg_13150_reg[2]_1 ,
    \add_ln700_74_reg_13150_reg[2]_2 ,
    \add_ln700_95_reg_13175_reg[2] ,
    \add_ln700_95_reg_13175_reg[2]_0 ,
    \add_ln700_95_reg_13175_reg[2]_1 ,
    \add_ln700_110_reg_13195_reg[2] ,
    \add_ln700_110_reg_13195_reg[2]_0 ,
    \add_ln700_110_reg_13195_reg[2]_1 ,
    \add_ln700_191_reg_13295_reg[2] ,
    \add_ln700_191_reg_13295_reg[2]_0 ,
    \add_ln700_198_reg_13305_reg[2] ,
    \add_ln700_198_reg_13305_reg[2]_0 ,
    \add_ln700_198_reg_13305_reg[2]_1 ,
    \add_ln700_198_reg_13305_reg[2]_2 ,
    \add_ln700_194_reg_13300_reg[2] ,
    \add_ln700_194_reg_13300_reg[2]_0 ,
    \add_ln700_194_reg_13300_reg[2]_1 ,
    \add_ln700_194_reg_13300_reg[2]_2 ,
    \add_ln700_206_reg_13315_reg[2] ,
    \add_ln700_206_reg_13315_reg[2]_0 ,
    \add_ln700_206_reg_13315_reg[2]_1 ,
    \add_ln700_209_reg_13320_reg[2] ,
    \add_ln700_201_reg_13310_reg[2] ,
    \add_ln700_201_reg_13310_reg[2]_0 ,
    \add_ln700_201_reg_13310_reg[2]_1 ,
    \add_ln700_201_reg_13310_reg[2]_2 ,
    \add_ln700_222_reg_13335_reg[2] ,
    \add_ln700_222_reg_13335_reg[2]_0 ,
    \add_ln700_225_reg_13340_reg[2] ,
    \add_ln700_237_reg_13355_reg[2] ,
    \add_ln700_237_reg_13355_reg[2]_0 ,
    \add_ln700_240_reg_13360_reg[2] );
  output p_10_in;
  output \ap_CS_fsm_reg[1] ;
  output ap_block_pp0_stage0_11001;
  output icmp_ln265_fu_3928_p2;
  output [2:0]D;
  output icmp_ln899_1_fu_4232_p2;
  output [2:0]\tmp_V_1_reg_11506_reg[6]_rep__0 ;
  output [2:0]\q0_reg[2]_rep__3 ;
  output [2:0]\add_ln700_8_reg_13065_reg[2]_i_5 ;
  output [2:0]\add_ln700_11_reg_13070_reg[2]_i_5 ;
  output [2:0]\add_ln700_16_reg_13075_reg[2]_i_5 ;
  output [2:0]\add_ln700_23_reg_13085_reg[2]_i_5 ;
  output [2:0]\add_ln700_19_reg_13080_reg[2]_i_5 ;
  output [2:0]\add_ln700_26_reg_13090_reg[2]_i_5 ;
  output [2:0]\add_ln700_32_reg_13095_reg[2]_i_5 ;
  output [2:0]\add_ln700_39_reg_13105_reg[2]_i_5 ;
  output [2:0]\add_ln700_35_reg_13100_reg[2]_i_5 ;
  output [2:0]\add_ln700_47_reg_13115_reg[2]_i_5 ;
  output [2:0]\add_ln700_54_reg_13125_reg[2]_i_5 ;
  output [2:0]\add_ln700_50_reg_13120_reg[2]_i_5 ;
  output [2:0]\add_ln700_42_reg_13110_reg[2]_i_5 ;
  output [2:0]\add_ln700_57_reg_13130_reg[2]_i_5 ;
  output [2:0]\q0_reg[2] ;
  output [2:0]\add_ln700_135_reg_13225_reg[2]_i_5 ;
  output [2:0]\add_ln700_131_reg_13220_reg[2]_i_5 ;
  output [2:0]\add_ln700_143_reg_13235_reg[2]_i_5 ;
  output [2:0]\add_ln700_150_reg_13245_reg[2]_i_5 ;
  output [2:0]\add_ln700_146_reg_13240_reg[2]_i_5 ;
  output [2:0]\add_ln700_138_reg_13230_reg[2]_i_5 ;
  output [2:0]\add_ln700_159_reg_13255_reg[2]_i_5 ;
  output [2:0]\add_ln700_166_reg_13265_reg[2]_i_5 ;
  output [2:0]\add_ln700_162_reg_13260_reg[2]_i_5 ;
  output [2:0]\add_ln700_174_reg_13275_reg[2]_i_5 ;
  output [2:0]\add_ln700_181_reg_13285_reg[2]_i_5 ;
  output [2:0]\add_ln700_177_reg_13280_reg[2]_i_5 ;
  output [2:0]\add_ln700_169_reg_13270_reg[2]_i_5 ;
  output [2:0]\add_ln700_153_reg_13250_reg[2]_i_5 ;
  output [2:0]\add_ln700_184_reg_13290_reg[2]_i_5 ;
  output [2:0]\add_ln700_71_reg_13145_reg[2]_i_5 ;
  output [2:0]\add_ln700_67_reg_13140_reg[2]_i_5 ;
  output [2:0]\add_ln700_79_reg_13155_reg[2]_i_5 ;
  output [2:0]\add_ln700_86_reg_13165_reg[2]_i_5 ;
  output [2:0]\add_ln700_82_reg_13160_reg[2]_i_5 ;
  output [2:0]\add_ln700_74_reg_13150_reg[2]_i_5 ;
  output [2:0]\add_ln700_95_reg_13175_reg[2]_i_5 ;
  output [2:0]\add_ln700_102_reg_13185_reg[2]_i_5 ;
  output [2:0]\add_ln700_98_reg_13180_reg[2]_i_5 ;
  output [2:0]\add_ln700_110_reg_13195_reg[2]_i_5 ;
  output [2:0]\add_ln700_117_reg_13205_reg[2]_i_5 ;
  output [2:0]\add_ln700_113_reg_13200_reg[2]_i_5 ;
  output [2:0]\add_ln700_105_reg_13190_reg[2]_i_5 ;
  output [2:0]\add_ln700_89_reg_13170_reg[2]_i_5 ;
  output [2:0]\add_ln700_120_reg_13210_reg[2]_i_5 ;
  output [2:0]\add_ln700_198_reg_13305_reg[2]_i_5 ;
  output [2:0]\add_ln700_194_reg_13300_reg[2]_i_5 ;
  output [2:0]\add_ln700_206_reg_13315_reg[2]_i_5 ;
  output [2:0]\add_ln700_213_reg_13325_reg[2]_i_5 ;
  output [2:0]\add_ln700_209_reg_13320_reg[2]_i_5 ;
  output [2:0]\add_ln700_201_reg_13310_reg[2]_i_5 ;
  output [2:0]\add_ln700_222_reg_13335_reg[2]_i_5 ;
  output [2:0]\add_ln700_229_reg_13345_reg[2]_i_5 ;
  output [2:0]\add_ln700_225_reg_13340_reg[2]_i_5 ;
  output [2:0]\add_ln700_237_reg_13355_reg[2]_i_5 ;
  output [2:0]\add_ln700_244_reg_13365_reg[2]_i_5 ;
  output [2:0]\add_ln700_240_reg_13360_reg[2]_i_5 ;
  output [2:0]\add_ln700_232_reg_13350_reg[2]_i_5 ;
  output [2:0]\add_ln700_216_reg_13330_reg[2]_i_5 ;
  output [2:0]\add_ln700_247_reg_13370_reg[2]_i_5 ;
  input ap_clk;
  input ap_enable_reg_pp0_iter0;
  input [1:0]out;
  input [0:0]Q;
  input [0:0]\q0_reg[0]_rep__3 ;
  input icmp_ln265_reg_11497_pp0_iter2_reg;
  input \q0[0]_i_2 ;
  input [0:0]\q0[0]_i_2_0 ;
  input ap_rst_n;
  input [0:0]\q0[0]_i_2_1 ;
  input [11:0]i_0_reg_3917_reg;
  input \add_ln700_4_reg_13060_reg[0] ;
  input \icmp_ln899_1_reg_13050_reg[0] ;
  input \add_ln700_4_reg_13060_reg[0]_0 ;
  input zext_ln186_11_fu_4330_p1;
  input \add_ln700_4_reg_13060_reg[2] ;
  input [7:0]\add_ln700_105_reg_13190_reg[2]_i_2 ;
  input \add_ln700_4_reg_13060_reg[2]_0 ;
  input \add_ln700_128_reg_13215_reg[1] ;
  input \add_ln700_191_reg_13295_reg[0] ;
  input \icmp_ln899_1_reg_13050_reg[0]_0 ;
  input \add_ln700_32_reg_13095_reg[2]_i_2 ;
  input \add_ln700_26_reg_13090_reg[2]_i_5_0 ;
  input \add_ln700_159_reg_13255_reg[2]_i_2 ;
  input \add_ln700_159_reg_13255_reg[2]_i_2_0 ;
  input \add_ln700_222_reg_13335_reg[2]_i_2 ;
  input \add_ln700_222_reg_13335_reg[2]_i_2_0 ;
  input \add_ln700_191_reg_13295_reg[0]_0 ;
  input \add_ln700_64_reg_13135_reg[0] ;
  input \add_ln700_64_reg_13135_reg[0]_0 ;
  input \add_ln700_240_reg_13360_reg[2]_i_5_0 ;
  input \add_ln700_150_reg_13245_reg[2]_i_2 ;
  input [0:0]CO;
  input [0:0]\add_ln700_26_reg_13090_reg[2] ;
  input [0:0]\add_ln700_57_reg_13130_reg[2] ;
  input [0:0]\add_ln700_120_reg_13210_reg[2] ;
  input \add_ln700_32_reg_13095_reg[2]_i_2_0 ;
  input \add_ln700_138_reg_13230_reg[2]_i_3 ;
  input \add_ln700_138_reg_13230_reg[2]_i_3_0 ;
  input \add_ln700_138_reg_13230_reg[2]_i_2 ;
  input \add_ln700_98_reg_13180_reg[2]_i_2 ;
  input \add_ln700_74_reg_13150_reg[2]_i_2 ;
  input \add_ln700_74_reg_13150_reg[2]_i_2_0 ;
  input \add_ln700_74_reg_13150_reg[2]_i_2_1 ;
  input [1:0]S;
  input [1:0]\add_ln700_8_reg_13065_reg[2] ;
  input [1:0]\add_ln700_8_reg_13065_reg[2]_0 ;
  input [1:0]\add_ln700_8_reg_13065_reg[2]_1 ;
  input [1:0]\add_ln700_11_reg_13070_reg[2] ;
  input [1:0]\add_ln700_11_reg_13070_reg[2]_0 ;
  input [1:0]\add_ln700_11_reg_13070_reg[2]_1 ;
  input [1:0]\add_ln700_16_reg_13075_reg[2] ;
  input [1:0]\add_ln700_16_reg_13075_reg[2]_0 ;
  input [0:0]\add_ln700_16_reg_13075_reg[2]_1 ;
  input [1:0]\add_ln700_16_reg_13075_reg[2]_2 ;
  input [0:0]\add_ln700_23_reg_13085_reg[2] ;
  input [0:0]\add_ln700_23_reg_13085_reg[2]_0 ;
  input [0:0]\add_ln700_23_reg_13085_reg[2]_1 ;
  input [0:0]\add_ln700_23_reg_13085_reg[2]_2 ;
  input [0:0]\add_ln700_19_reg_13080_reg[2] ;
  input [0:0]\add_ln700_19_reg_13080_reg[2]_0 ;
  input [0:0]\add_ln700_19_reg_13080_reg[2]_1 ;
  input [0:0]\add_ln700_19_reg_13080_reg[2]_2 ;
  input [0:0]\add_ln700_26_reg_13090_reg[2]_0 ;
  input [0:0]\add_ln700_26_reg_13090_reg[2]_1 ;
  input [0:0]\add_ln700_26_reg_13090_reg[2]_2 ;
  input [1:0]\add_ln700_32_reg_13095_reg[2] ;
  input [1:0]\add_ln700_32_reg_13095_reg[2]_0 ;
  input [0:0]\add_ln700_32_reg_13095_reg[2]_1 ;
  input [1:0]\add_ln700_32_reg_13095_reg[2]_2 ;
  input [0:0]\add_ln700_39_reg_13105_reg[2] ;
  input [0:0]\add_ln700_39_reg_13105_reg[2]_0 ;
  input [0:0]\add_ln700_39_reg_13105_reg[2]_1 ;
  input [0:0]\add_ln700_39_reg_13105_reg[2]_2 ;
  input [0:0]\add_ln700_35_reg_13100_reg[2] ;
  input [0:0]\add_ln700_35_reg_13100_reg[2]_0 ;
  input [0:0]\add_ln700_35_reg_13100_reg[2]_1 ;
  input [0:0]\add_ln700_35_reg_13100_reg[2]_2 ;
  input [1:0]\add_ln700_47_reg_13115_reg[2] ;
  input [1:0]\add_ln700_47_reg_13115_reg[2]_0 ;
  input [0:0]\add_ln700_47_reg_13115_reg[2]_1 ;
  input [1:0]\add_ln700_47_reg_13115_reg[2]_2 ;
  input [0:0]\add_ln700_54_reg_13125_reg[2] ;
  input [0:0]\add_ln700_54_reg_13125_reg[2]_0 ;
  input [0:0]\add_ln700_54_reg_13125_reg[2]_1 ;
  input [0:0]\add_ln700_54_reg_13125_reg[2]_2 ;
  input [0:0]\add_ln700_50_reg_13120_reg[2] ;
  input [0:0]\add_ln700_50_reg_13120_reg[2]_0 ;
  input [0:0]\add_ln700_50_reg_13120_reg[2]_1 ;
  input [0:0]\add_ln700_50_reg_13120_reg[2]_2 ;
  input [0:0]\add_ln700_42_reg_13110_reg[2] ;
  input [0:0]\add_ln700_42_reg_13110_reg[2]_0 ;
  input [0:0]\add_ln700_42_reg_13110_reg[2]_1 ;
  input [0:0]\add_ln700_42_reg_13110_reg[2]_2 ;
  input [0:0]\add_ln700_57_reg_13130_reg[2]_0 ;
  input [0:0]\add_ln700_57_reg_13130_reg[2]_1 ;
  input [0:0]\add_ln700_57_reg_13130_reg[2]_2 ;
  input [1:0]\add_ln700_128_reg_13215_reg[2] ;
  input [1:0]\add_ln700_128_reg_13215_reg[2]_0 ;
  input [0:0]\add_ln700_135_reg_13225_reg[2] ;
  input [0:0]\add_ln700_135_reg_13225_reg[2]_0 ;
  input [0:0]\add_ln700_135_reg_13225_reg[2]_1 ;
  input [0:0]\add_ln700_135_reg_13225_reg[2]_2 ;
  input [0:0]\add_ln700_131_reg_13220_reg[2] ;
  input [0:0]\add_ln700_131_reg_13220_reg[2]_0 ;
  input [1:0]\add_ln700_131_reg_13220_reg[2]_1 ;
  input [0:0]\add_ln700_131_reg_13220_reg[2]_2 ;
  input [0:0]\add_ln700_143_reg_13235_reg[2] ;
  input [0:0]\add_ln700_143_reg_13235_reg[2]_0 ;
  input [0:0]\add_ln700_143_reg_13235_reg[2]_1 ;
  input [0:0]\add_ln700_146_reg_13240_reg[2] ;
  input [0:0]\add_ln700_138_reg_13230_reg[2] ;
  input [0:0]\add_ln700_138_reg_13230_reg[2]_0 ;
  input [0:0]\add_ln700_138_reg_13230_reg[2]_1 ;
  input [0:0]\add_ln700_138_reg_13230_reg[2]_2 ;
  input [0:0]\add_ln700_159_reg_13255_reg[2] ;
  input [0:0]\add_ln700_159_reg_13255_reg[2]_0 ;
  input [0:0]\add_ln700_162_reg_13260_reg[2] ;
  input [0:0]\add_ln700_174_reg_13275_reg[2] ;
  input [0:0]\add_ln700_174_reg_13275_reg[2]_0 ;
  input [0:0]\add_ln700_177_reg_13280_reg[2] ;
  input [1:0]\add_ln700_64_reg_13135_reg[2] ;
  input [1:0]\add_ln700_64_reg_13135_reg[2]_0 ;
  input [1:0]\add_ln700_64_reg_13135_reg[2]_1 ;
  input [0:0]\add_ln700_71_reg_13145_reg[2] ;
  input [0:0]\add_ln700_71_reg_13145_reg[2]_0 ;
  input [0:0]\add_ln700_71_reg_13145_reg[2]_1 ;
  input [0:0]\add_ln700_71_reg_13145_reg[2]_2 ;
  input [0:0]\add_ln700_67_reg_13140_reg[2] ;
  input [0:0]\add_ln700_67_reg_13140_reg[2]_0 ;
  input [0:0]\add_ln700_67_reg_13140_reg[2]_1 ;
  input [0:0]\add_ln700_67_reg_13140_reg[2]_2 ;
  input [0:0]\add_ln700_79_reg_13155_reg[2] ;
  input [0:0]\add_ln700_79_reg_13155_reg[2]_0 ;
  input [0:0]\add_ln700_79_reg_13155_reg[2]_1 ;
  input [0:0]\add_ln700_74_reg_13150_reg[2] ;
  input [0:0]\add_ln700_74_reg_13150_reg[2]_0 ;
  input [0:0]\add_ln700_74_reg_13150_reg[2]_1 ;
  input [0:0]\add_ln700_74_reg_13150_reg[2]_2 ;
  input [0:0]\add_ln700_95_reg_13175_reg[2] ;
  input [0:0]\add_ln700_95_reg_13175_reg[2]_0 ;
  input [0:0]\add_ln700_95_reg_13175_reg[2]_1 ;
  input [0:0]\add_ln700_110_reg_13195_reg[2] ;
  input [0:0]\add_ln700_110_reg_13195_reg[2]_0 ;
  input [0:0]\add_ln700_110_reg_13195_reg[2]_1 ;
  input [1:0]\add_ln700_191_reg_13295_reg[2] ;
  input [1:0]\add_ln700_191_reg_13295_reg[2]_0 ;
  input [0:0]\add_ln700_198_reg_13305_reg[2] ;
  input [0:0]\add_ln700_198_reg_13305_reg[2]_0 ;
  input [0:0]\add_ln700_198_reg_13305_reg[2]_1 ;
  input [0:0]\add_ln700_198_reg_13305_reg[2]_2 ;
  input [0:0]\add_ln700_194_reg_13300_reg[2] ;
  input [0:0]\add_ln700_194_reg_13300_reg[2]_0 ;
  input [1:0]\add_ln700_194_reg_13300_reg[2]_1 ;
  input [0:0]\add_ln700_194_reg_13300_reg[2]_2 ;
  input [0:0]\add_ln700_206_reg_13315_reg[2] ;
  input [0:0]\add_ln700_206_reg_13315_reg[2]_0 ;
  input [0:0]\add_ln700_206_reg_13315_reg[2]_1 ;
  input [0:0]\add_ln700_209_reg_13320_reg[2] ;
  input [0:0]\add_ln700_201_reg_13310_reg[2] ;
  input [0:0]\add_ln700_201_reg_13310_reg[2]_0 ;
  input [0:0]\add_ln700_201_reg_13310_reg[2]_1 ;
  input [0:0]\add_ln700_201_reg_13310_reg[2]_2 ;
  input [0:0]\add_ln700_222_reg_13335_reg[2] ;
  input [0:0]\add_ln700_222_reg_13335_reg[2]_0 ;
  input [0:0]\add_ln700_225_reg_13340_reg[2] ;
  input [0:0]\add_ln700_237_reg_13355_reg[2] ;
  input [0:0]\add_ln700_237_reg_13355_reg[2]_0 ;
  input [0:0]\add_ln700_240_reg_13360_reg[2] ;

  wire [0:0]CO;
  wire [2:0]D;
  wire [0:0]Q;
  wire [1:0]S;
  wire [2:0]\add_ln700_102_reg_13185_reg[2]_i_5 ;
  wire [7:0]\add_ln700_105_reg_13190_reg[2]_i_2 ;
  wire [2:0]\add_ln700_105_reg_13190_reg[2]_i_5 ;
  wire [0:0]\add_ln700_110_reg_13195_reg[2] ;
  wire [0:0]\add_ln700_110_reg_13195_reg[2]_0 ;
  wire [0:0]\add_ln700_110_reg_13195_reg[2]_1 ;
  wire [2:0]\add_ln700_110_reg_13195_reg[2]_i_5 ;
  wire [2:0]\add_ln700_113_reg_13200_reg[2]_i_5 ;
  wire [2:0]\add_ln700_117_reg_13205_reg[2]_i_5 ;
  wire [1:0]\add_ln700_11_reg_13070_reg[2] ;
  wire [1:0]\add_ln700_11_reg_13070_reg[2]_0 ;
  wire [1:0]\add_ln700_11_reg_13070_reg[2]_1 ;
  wire [2:0]\add_ln700_11_reg_13070_reg[2]_i_5 ;
  wire [0:0]\add_ln700_120_reg_13210_reg[2] ;
  wire [2:0]\add_ln700_120_reg_13210_reg[2]_i_5 ;
  wire \add_ln700_128_reg_13215_reg[1] ;
  wire [1:0]\add_ln700_128_reg_13215_reg[2] ;
  wire [1:0]\add_ln700_128_reg_13215_reg[2]_0 ;
  wire [0:0]\add_ln700_131_reg_13220_reg[2] ;
  wire [0:0]\add_ln700_131_reg_13220_reg[2]_0 ;
  wire [1:0]\add_ln700_131_reg_13220_reg[2]_1 ;
  wire [0:0]\add_ln700_131_reg_13220_reg[2]_2 ;
  wire [2:0]\add_ln700_131_reg_13220_reg[2]_i_5 ;
  wire [0:0]\add_ln700_135_reg_13225_reg[2] ;
  wire [0:0]\add_ln700_135_reg_13225_reg[2]_0 ;
  wire [0:0]\add_ln700_135_reg_13225_reg[2]_1 ;
  wire [0:0]\add_ln700_135_reg_13225_reg[2]_2 ;
  wire [2:0]\add_ln700_135_reg_13225_reg[2]_i_5 ;
  wire [0:0]\add_ln700_138_reg_13230_reg[2] ;
  wire [0:0]\add_ln700_138_reg_13230_reg[2]_0 ;
  wire [0:0]\add_ln700_138_reg_13230_reg[2]_1 ;
  wire [0:0]\add_ln700_138_reg_13230_reg[2]_2 ;
  wire \add_ln700_138_reg_13230_reg[2]_i_2 ;
  wire \add_ln700_138_reg_13230_reg[2]_i_3 ;
  wire \add_ln700_138_reg_13230_reg[2]_i_3_0 ;
  wire [2:0]\add_ln700_138_reg_13230_reg[2]_i_5 ;
  wire [0:0]\add_ln700_143_reg_13235_reg[2] ;
  wire [0:0]\add_ln700_143_reg_13235_reg[2]_0 ;
  wire [0:0]\add_ln700_143_reg_13235_reg[2]_1 ;
  wire [2:0]\add_ln700_143_reg_13235_reg[2]_i_5 ;
  wire [0:0]\add_ln700_146_reg_13240_reg[2] ;
  wire [2:0]\add_ln700_146_reg_13240_reg[2]_i_5 ;
  wire \add_ln700_150_reg_13245_reg[2]_i_2 ;
  wire [2:0]\add_ln700_150_reg_13245_reg[2]_i_5 ;
  wire [2:0]\add_ln700_153_reg_13250_reg[2]_i_5 ;
  wire [0:0]\add_ln700_159_reg_13255_reg[2] ;
  wire [0:0]\add_ln700_159_reg_13255_reg[2]_0 ;
  wire \add_ln700_159_reg_13255_reg[2]_i_2 ;
  wire \add_ln700_159_reg_13255_reg[2]_i_2_0 ;
  wire [2:0]\add_ln700_159_reg_13255_reg[2]_i_5 ;
  wire [0:0]\add_ln700_162_reg_13260_reg[2] ;
  wire [2:0]\add_ln700_162_reg_13260_reg[2]_i_5 ;
  wire [2:0]\add_ln700_166_reg_13265_reg[2]_i_5 ;
  wire [2:0]\add_ln700_169_reg_13270_reg[2]_i_5 ;
  wire [1:0]\add_ln700_16_reg_13075_reg[2] ;
  wire [1:0]\add_ln700_16_reg_13075_reg[2]_0 ;
  wire [0:0]\add_ln700_16_reg_13075_reg[2]_1 ;
  wire [1:0]\add_ln700_16_reg_13075_reg[2]_2 ;
  wire [2:0]\add_ln700_16_reg_13075_reg[2]_i_5 ;
  wire [0:0]\add_ln700_174_reg_13275_reg[2] ;
  wire [0:0]\add_ln700_174_reg_13275_reg[2]_0 ;
  wire [2:0]\add_ln700_174_reg_13275_reg[2]_i_5 ;
  wire [0:0]\add_ln700_177_reg_13280_reg[2] ;
  wire [2:0]\add_ln700_177_reg_13280_reg[2]_i_5 ;
  wire [2:0]\add_ln700_181_reg_13285_reg[2]_i_5 ;
  wire [2:0]\add_ln700_184_reg_13290_reg[2]_i_5 ;
  wire \add_ln700_191_reg_13295_reg[0] ;
  wire \add_ln700_191_reg_13295_reg[0]_0 ;
  wire [1:0]\add_ln700_191_reg_13295_reg[2] ;
  wire [1:0]\add_ln700_191_reg_13295_reg[2]_0 ;
  wire [0:0]\add_ln700_194_reg_13300_reg[2] ;
  wire [0:0]\add_ln700_194_reg_13300_reg[2]_0 ;
  wire [1:0]\add_ln700_194_reg_13300_reg[2]_1 ;
  wire [0:0]\add_ln700_194_reg_13300_reg[2]_2 ;
  wire [2:0]\add_ln700_194_reg_13300_reg[2]_i_5 ;
  wire [0:0]\add_ln700_198_reg_13305_reg[2] ;
  wire [0:0]\add_ln700_198_reg_13305_reg[2]_0 ;
  wire [0:0]\add_ln700_198_reg_13305_reg[2]_1 ;
  wire [0:0]\add_ln700_198_reg_13305_reg[2]_2 ;
  wire [2:0]\add_ln700_198_reg_13305_reg[2]_i_5 ;
  wire [0:0]\add_ln700_19_reg_13080_reg[2] ;
  wire [0:0]\add_ln700_19_reg_13080_reg[2]_0 ;
  wire [0:0]\add_ln700_19_reg_13080_reg[2]_1 ;
  wire [0:0]\add_ln700_19_reg_13080_reg[2]_2 ;
  wire [2:0]\add_ln700_19_reg_13080_reg[2]_i_5 ;
  wire [0:0]\add_ln700_201_reg_13310_reg[2] ;
  wire [0:0]\add_ln700_201_reg_13310_reg[2]_0 ;
  wire [0:0]\add_ln700_201_reg_13310_reg[2]_1 ;
  wire [0:0]\add_ln700_201_reg_13310_reg[2]_2 ;
  wire [2:0]\add_ln700_201_reg_13310_reg[2]_i_5 ;
  wire [0:0]\add_ln700_206_reg_13315_reg[2] ;
  wire [0:0]\add_ln700_206_reg_13315_reg[2]_0 ;
  wire [0:0]\add_ln700_206_reg_13315_reg[2]_1 ;
  wire [2:0]\add_ln700_206_reg_13315_reg[2]_i_5 ;
  wire [0:0]\add_ln700_209_reg_13320_reg[2] ;
  wire [2:0]\add_ln700_209_reg_13320_reg[2]_i_5 ;
  wire [2:0]\add_ln700_213_reg_13325_reg[2]_i_5 ;
  wire [2:0]\add_ln700_216_reg_13330_reg[2]_i_5 ;
  wire [0:0]\add_ln700_222_reg_13335_reg[2] ;
  wire [0:0]\add_ln700_222_reg_13335_reg[2]_0 ;
  wire \add_ln700_222_reg_13335_reg[2]_i_2 ;
  wire \add_ln700_222_reg_13335_reg[2]_i_2_0 ;
  wire [2:0]\add_ln700_222_reg_13335_reg[2]_i_5 ;
  wire [0:0]\add_ln700_225_reg_13340_reg[2] ;
  wire [2:0]\add_ln700_225_reg_13340_reg[2]_i_5 ;
  wire [2:0]\add_ln700_229_reg_13345_reg[2]_i_5 ;
  wire [2:0]\add_ln700_232_reg_13350_reg[2]_i_5 ;
  wire [0:0]\add_ln700_237_reg_13355_reg[2] ;
  wire [0:0]\add_ln700_237_reg_13355_reg[2]_0 ;
  wire [2:0]\add_ln700_237_reg_13355_reg[2]_i_5 ;
  wire [0:0]\add_ln700_23_reg_13085_reg[2] ;
  wire [0:0]\add_ln700_23_reg_13085_reg[2]_0 ;
  wire [0:0]\add_ln700_23_reg_13085_reg[2]_1 ;
  wire [0:0]\add_ln700_23_reg_13085_reg[2]_2 ;
  wire [2:0]\add_ln700_23_reg_13085_reg[2]_i_5 ;
  wire [0:0]\add_ln700_240_reg_13360_reg[2] ;
  wire [2:0]\add_ln700_240_reg_13360_reg[2]_i_5 ;
  wire \add_ln700_240_reg_13360_reg[2]_i_5_0 ;
  wire [2:0]\add_ln700_244_reg_13365_reg[2]_i_5 ;
  wire [2:0]\add_ln700_247_reg_13370_reg[2]_i_5 ;
  wire [0:0]\add_ln700_26_reg_13090_reg[2] ;
  wire [0:0]\add_ln700_26_reg_13090_reg[2]_0 ;
  wire [0:0]\add_ln700_26_reg_13090_reg[2]_1 ;
  wire [0:0]\add_ln700_26_reg_13090_reg[2]_2 ;
  wire [2:0]\add_ln700_26_reg_13090_reg[2]_i_5 ;
  wire \add_ln700_26_reg_13090_reg[2]_i_5_0 ;
  wire [1:0]\add_ln700_32_reg_13095_reg[2] ;
  wire [1:0]\add_ln700_32_reg_13095_reg[2]_0 ;
  wire [0:0]\add_ln700_32_reg_13095_reg[2]_1 ;
  wire [1:0]\add_ln700_32_reg_13095_reg[2]_2 ;
  wire \add_ln700_32_reg_13095_reg[2]_i_2 ;
  wire \add_ln700_32_reg_13095_reg[2]_i_2_0 ;
  wire [2:0]\add_ln700_32_reg_13095_reg[2]_i_5 ;
  wire [0:0]\add_ln700_35_reg_13100_reg[2] ;
  wire [0:0]\add_ln700_35_reg_13100_reg[2]_0 ;
  wire [0:0]\add_ln700_35_reg_13100_reg[2]_1 ;
  wire [0:0]\add_ln700_35_reg_13100_reg[2]_2 ;
  wire [2:0]\add_ln700_35_reg_13100_reg[2]_i_5 ;
  wire [0:0]\add_ln700_39_reg_13105_reg[2] ;
  wire [0:0]\add_ln700_39_reg_13105_reg[2]_0 ;
  wire [0:0]\add_ln700_39_reg_13105_reg[2]_1 ;
  wire [0:0]\add_ln700_39_reg_13105_reg[2]_2 ;
  wire [2:0]\add_ln700_39_reg_13105_reg[2]_i_5 ;
  wire [0:0]\add_ln700_42_reg_13110_reg[2] ;
  wire [0:0]\add_ln700_42_reg_13110_reg[2]_0 ;
  wire [0:0]\add_ln700_42_reg_13110_reg[2]_1 ;
  wire [0:0]\add_ln700_42_reg_13110_reg[2]_2 ;
  wire [2:0]\add_ln700_42_reg_13110_reg[2]_i_5 ;
  wire [1:0]\add_ln700_47_reg_13115_reg[2] ;
  wire [1:0]\add_ln700_47_reg_13115_reg[2]_0 ;
  wire [0:0]\add_ln700_47_reg_13115_reg[2]_1 ;
  wire [1:0]\add_ln700_47_reg_13115_reg[2]_2 ;
  wire [2:0]\add_ln700_47_reg_13115_reg[2]_i_5 ;
  wire \add_ln700_4_reg_13060_reg[0] ;
  wire \add_ln700_4_reg_13060_reg[0]_0 ;
  wire \add_ln700_4_reg_13060_reg[2] ;
  wire \add_ln700_4_reg_13060_reg[2]_0 ;
  wire [0:0]\add_ln700_50_reg_13120_reg[2] ;
  wire [0:0]\add_ln700_50_reg_13120_reg[2]_0 ;
  wire [0:0]\add_ln700_50_reg_13120_reg[2]_1 ;
  wire [0:0]\add_ln700_50_reg_13120_reg[2]_2 ;
  wire [2:0]\add_ln700_50_reg_13120_reg[2]_i_5 ;
  wire [0:0]\add_ln700_54_reg_13125_reg[2] ;
  wire [0:0]\add_ln700_54_reg_13125_reg[2]_0 ;
  wire [0:0]\add_ln700_54_reg_13125_reg[2]_1 ;
  wire [0:0]\add_ln700_54_reg_13125_reg[2]_2 ;
  wire [2:0]\add_ln700_54_reg_13125_reg[2]_i_5 ;
  wire [0:0]\add_ln700_57_reg_13130_reg[2] ;
  wire [0:0]\add_ln700_57_reg_13130_reg[2]_0 ;
  wire [0:0]\add_ln700_57_reg_13130_reg[2]_1 ;
  wire [0:0]\add_ln700_57_reg_13130_reg[2]_2 ;
  wire [2:0]\add_ln700_57_reg_13130_reg[2]_i_5 ;
  wire \add_ln700_64_reg_13135_reg[0] ;
  wire \add_ln700_64_reg_13135_reg[0]_0 ;
  wire [1:0]\add_ln700_64_reg_13135_reg[2] ;
  wire [1:0]\add_ln700_64_reg_13135_reg[2]_0 ;
  wire [1:0]\add_ln700_64_reg_13135_reg[2]_1 ;
  wire [0:0]\add_ln700_67_reg_13140_reg[2] ;
  wire [0:0]\add_ln700_67_reg_13140_reg[2]_0 ;
  wire [0:0]\add_ln700_67_reg_13140_reg[2]_1 ;
  wire [0:0]\add_ln700_67_reg_13140_reg[2]_2 ;
  wire [2:0]\add_ln700_67_reg_13140_reg[2]_i_5 ;
  wire [0:0]\add_ln700_71_reg_13145_reg[2] ;
  wire [0:0]\add_ln700_71_reg_13145_reg[2]_0 ;
  wire [0:0]\add_ln700_71_reg_13145_reg[2]_1 ;
  wire [0:0]\add_ln700_71_reg_13145_reg[2]_2 ;
  wire [2:0]\add_ln700_71_reg_13145_reg[2]_i_5 ;
  wire [0:0]\add_ln700_74_reg_13150_reg[2] ;
  wire [0:0]\add_ln700_74_reg_13150_reg[2]_0 ;
  wire [0:0]\add_ln700_74_reg_13150_reg[2]_1 ;
  wire [0:0]\add_ln700_74_reg_13150_reg[2]_2 ;
  wire \add_ln700_74_reg_13150_reg[2]_i_2 ;
  wire \add_ln700_74_reg_13150_reg[2]_i_2_0 ;
  wire \add_ln700_74_reg_13150_reg[2]_i_2_1 ;
  wire [2:0]\add_ln700_74_reg_13150_reg[2]_i_5 ;
  wire [0:0]\add_ln700_79_reg_13155_reg[2] ;
  wire [0:0]\add_ln700_79_reg_13155_reg[2]_0 ;
  wire [0:0]\add_ln700_79_reg_13155_reg[2]_1 ;
  wire [2:0]\add_ln700_79_reg_13155_reg[2]_i_5 ;
  wire [2:0]\add_ln700_82_reg_13160_reg[2]_i_5 ;
  wire [2:0]\add_ln700_86_reg_13165_reg[2]_i_5 ;
  wire [2:0]\add_ln700_89_reg_13170_reg[2]_i_5 ;
  wire [1:0]\add_ln700_8_reg_13065_reg[2] ;
  wire [1:0]\add_ln700_8_reg_13065_reg[2]_0 ;
  wire [1:0]\add_ln700_8_reg_13065_reg[2]_1 ;
  wire [2:0]\add_ln700_8_reg_13065_reg[2]_i_5 ;
  wire [0:0]\add_ln700_95_reg_13175_reg[2] ;
  wire [0:0]\add_ln700_95_reg_13175_reg[2]_0 ;
  wire [0:0]\add_ln700_95_reg_13175_reg[2]_1 ;
  wire [2:0]\add_ln700_95_reg_13175_reg[2]_i_5 ;
  wire \add_ln700_98_reg_13180_reg[2]_i_2 ;
  wire [2:0]\add_ln700_98_reg_13180_reg[2]_i_5 ;
  wire \ap_CS_fsm_reg[1] ;
  wire ap_block_pp0_stage0_11001;
  wire ap_clk;
  wire ap_enable_reg_pp0_iter0;
  wire ap_rst_n;
  wire [11:0]i_0_reg_3917_reg;
  wire icmp_ln265_fu_3928_p2;
  wire icmp_ln265_reg_11497_pp0_iter2_reg;
  wire icmp_ln899_1_fu_4232_p2;
  wire \icmp_ln899_1_reg_13050_reg[0] ;
  wire \icmp_ln899_1_reg_13050_reg[0]_0 ;
  wire [1:0]out;
  wire p_10_in;
  wire \q0[0]_i_2 ;
  wire [0:0]\q0[0]_i_2_0 ;
  wire [0:0]\q0[0]_i_2_1 ;
  wire [0:0]\q0_reg[0]_rep__3 ;
  wire [2:0]\q0_reg[2] ;
  wire [2:0]\q0_reg[2]_rep__3 ;
  wire [2:0]\tmp_V_1_reg_11506_reg[6]_rep__0 ;
  wire zext_ln186_11_fu_4330_p1;

  StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_Thresholding_Batch_0_Thresholding_BatcfYi_rom Thresholding_Batch_0_Thresholding_BatcfYi_rom_U
       (.CO(CO),
        .D(D),
        .Q(Q),
        .S(S),
        .\add_ln700_102_reg_13185_reg[2]_i_5_0 (\add_ln700_102_reg_13185_reg[2]_i_5 ),
        .\add_ln700_105_reg_13190_reg[2]_i_2_0 (\add_ln700_105_reg_13190_reg[2]_i_2 ),
        .\add_ln700_105_reg_13190_reg[2]_i_5_0 (\add_ln700_105_reg_13190_reg[2]_i_5 ),
        .\add_ln700_110_reg_13195_reg[2] (\add_ln700_110_reg_13195_reg[2] ),
        .\add_ln700_110_reg_13195_reg[2]_0 (\add_ln700_110_reg_13195_reg[2]_0 ),
        .\add_ln700_110_reg_13195_reg[2]_1 (\add_ln700_110_reg_13195_reg[2]_1 ),
        .\add_ln700_110_reg_13195_reg[2]_i_5_0 (\add_ln700_110_reg_13195_reg[2]_i_5 ),
        .\add_ln700_113_reg_13200_reg[2]_i_5_0 (\add_ln700_113_reg_13200_reg[2]_i_5 ),
        .\add_ln700_117_reg_13205_reg[2]_i_5_0 (\add_ln700_117_reg_13205_reg[2]_i_5 ),
        .\add_ln700_11_reg_13070_reg[2] (\add_ln700_11_reg_13070_reg[2] ),
        .\add_ln700_11_reg_13070_reg[2]_0 (\add_ln700_11_reg_13070_reg[2]_0 ),
        .\add_ln700_11_reg_13070_reg[2]_1 (\add_ln700_11_reg_13070_reg[2]_1 ),
        .\add_ln700_11_reg_13070_reg[2]_i_5_0 (\add_ln700_11_reg_13070_reg[2]_i_5 ),
        .\add_ln700_120_reg_13210_reg[2] (\add_ln700_120_reg_13210_reg[2] ),
        .\add_ln700_120_reg_13210_reg[2]_i_5_0 (\add_ln700_120_reg_13210_reg[2]_i_5 ),
        .\add_ln700_128_reg_13215_reg[1] (\add_ln700_128_reg_13215_reg[1] ),
        .\add_ln700_128_reg_13215_reg[2] (\add_ln700_128_reg_13215_reg[2] ),
        .\add_ln700_128_reg_13215_reg[2]_0 (\add_ln700_128_reg_13215_reg[2]_0 ),
        .\add_ln700_131_reg_13220_reg[2] (\add_ln700_131_reg_13220_reg[2] ),
        .\add_ln700_131_reg_13220_reg[2]_0 (\add_ln700_131_reg_13220_reg[2]_0 ),
        .\add_ln700_131_reg_13220_reg[2]_1 (\add_ln700_131_reg_13220_reg[2]_1 ),
        .\add_ln700_131_reg_13220_reg[2]_2 (\add_ln700_131_reg_13220_reg[2]_2 ),
        .\add_ln700_131_reg_13220_reg[2]_i_5_0 (\add_ln700_131_reg_13220_reg[2]_i_5 ),
        .\add_ln700_135_reg_13225_reg[2] (\add_ln700_135_reg_13225_reg[2] ),
        .\add_ln700_135_reg_13225_reg[2]_0 (\add_ln700_135_reg_13225_reg[2]_0 ),
        .\add_ln700_135_reg_13225_reg[2]_1 (\add_ln700_135_reg_13225_reg[2]_1 ),
        .\add_ln700_135_reg_13225_reg[2]_2 (\add_ln700_135_reg_13225_reg[2]_2 ),
        .\add_ln700_135_reg_13225_reg[2]_i_5_0 (\add_ln700_135_reg_13225_reg[2]_i_5 ),
        .\add_ln700_138_reg_13230_reg[2] (\add_ln700_138_reg_13230_reg[2] ),
        .\add_ln700_138_reg_13230_reg[2]_0 (\add_ln700_138_reg_13230_reg[2]_0 ),
        .\add_ln700_138_reg_13230_reg[2]_1 (\add_ln700_138_reg_13230_reg[2]_1 ),
        .\add_ln700_138_reg_13230_reg[2]_2 (\add_ln700_138_reg_13230_reg[2]_2 ),
        .\add_ln700_138_reg_13230_reg[2]_i_2_0 (\add_ln700_138_reg_13230_reg[2]_i_2 ),
        .\add_ln700_138_reg_13230_reg[2]_i_3_0 (\add_ln700_138_reg_13230_reg[2]_i_3 ),
        .\add_ln700_138_reg_13230_reg[2]_i_3_1 (\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .\add_ln700_138_reg_13230_reg[2]_i_5_0 (\add_ln700_138_reg_13230_reg[2]_i_5 ),
        .\add_ln700_143_reg_13235_reg[2] (\add_ln700_143_reg_13235_reg[2] ),
        .\add_ln700_143_reg_13235_reg[2]_0 (\add_ln700_143_reg_13235_reg[2]_0 ),
        .\add_ln700_143_reg_13235_reg[2]_1 (\add_ln700_143_reg_13235_reg[2]_1 ),
        .\add_ln700_143_reg_13235_reg[2]_i_5_0 (\add_ln700_143_reg_13235_reg[2]_i_5 ),
        .\add_ln700_146_reg_13240_reg[2] (\add_ln700_146_reg_13240_reg[2] ),
        .\add_ln700_146_reg_13240_reg[2]_i_5_0 (\add_ln700_146_reg_13240_reg[2]_i_5 ),
        .\add_ln700_150_reg_13245_reg[2]_i_2_0 (\add_ln700_150_reg_13245_reg[2]_i_2 ),
        .\add_ln700_150_reg_13245_reg[2]_i_5_0 (\add_ln700_150_reg_13245_reg[2]_i_5 ),
        .\add_ln700_153_reg_13250_reg[2]_i_5_0 (\add_ln700_153_reg_13250_reg[2]_i_5 ),
        .\add_ln700_159_reg_13255_reg[2] (\add_ln700_159_reg_13255_reg[2] ),
        .\add_ln700_159_reg_13255_reg[2]_0 (\add_ln700_159_reg_13255_reg[2]_0 ),
        .\add_ln700_159_reg_13255_reg[2]_i_2_0 (\add_ln700_159_reg_13255_reg[2]_i_2 ),
        .\add_ln700_159_reg_13255_reg[2]_i_2_1 (\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .\add_ln700_159_reg_13255_reg[2]_i_5_0 (\add_ln700_159_reg_13255_reg[2]_i_5 ),
        .\add_ln700_162_reg_13260_reg[2] (\add_ln700_162_reg_13260_reg[2] ),
        .\add_ln700_162_reg_13260_reg[2]_i_5_0 (\add_ln700_162_reg_13260_reg[2]_i_5 ),
        .\add_ln700_166_reg_13265_reg[2]_i_5_0 (\add_ln700_166_reg_13265_reg[2]_i_5 ),
        .\add_ln700_169_reg_13270_reg[2]_i_5_0 (\add_ln700_169_reg_13270_reg[2]_i_5 ),
        .\add_ln700_16_reg_13075_reg[2] (\add_ln700_16_reg_13075_reg[2] ),
        .\add_ln700_16_reg_13075_reg[2]_0 (\add_ln700_16_reg_13075_reg[2]_0 ),
        .\add_ln700_16_reg_13075_reg[2]_1 (\add_ln700_16_reg_13075_reg[2]_1 ),
        .\add_ln700_16_reg_13075_reg[2]_2 (\add_ln700_16_reg_13075_reg[2]_2 ),
        .\add_ln700_16_reg_13075_reg[2]_i_5_0 (\add_ln700_16_reg_13075_reg[2]_i_5 ),
        .\add_ln700_174_reg_13275_reg[2] (\add_ln700_174_reg_13275_reg[2] ),
        .\add_ln700_174_reg_13275_reg[2]_0 (\add_ln700_174_reg_13275_reg[2]_0 ),
        .\add_ln700_174_reg_13275_reg[2]_i_5_0 (\add_ln700_174_reg_13275_reg[2]_i_5 ),
        .\add_ln700_177_reg_13280_reg[2] (\add_ln700_177_reg_13280_reg[2] ),
        .\add_ln700_177_reg_13280_reg[2]_i_5_0 (\add_ln700_177_reg_13280_reg[2]_i_5 ),
        .\add_ln700_181_reg_13285_reg[2]_i_5_0 (\add_ln700_181_reg_13285_reg[2]_i_5 ),
        .\add_ln700_184_reg_13290_reg[2]_i_5_0 (\add_ln700_184_reg_13290_reg[2]_i_5 ),
        .\add_ln700_191_reg_13295_reg[0] (\add_ln700_191_reg_13295_reg[0] ),
        .\add_ln700_191_reg_13295_reg[0]_0 (\add_ln700_191_reg_13295_reg[0]_0 ),
        .\add_ln700_191_reg_13295_reg[2] (\add_ln700_191_reg_13295_reg[2] ),
        .\add_ln700_191_reg_13295_reg[2]_0 (\add_ln700_191_reg_13295_reg[2]_0 ),
        .\add_ln700_194_reg_13300_reg[2] (\add_ln700_194_reg_13300_reg[2] ),
        .\add_ln700_194_reg_13300_reg[2]_0 (\add_ln700_194_reg_13300_reg[2]_0 ),
        .\add_ln700_194_reg_13300_reg[2]_1 (\add_ln700_194_reg_13300_reg[2]_1 ),
        .\add_ln700_194_reg_13300_reg[2]_2 (\add_ln700_194_reg_13300_reg[2]_2 ),
        .\add_ln700_194_reg_13300_reg[2]_i_5_0 (\add_ln700_194_reg_13300_reg[2]_i_5 ),
        .\add_ln700_198_reg_13305_reg[2] (\add_ln700_198_reg_13305_reg[2] ),
        .\add_ln700_198_reg_13305_reg[2]_0 (\add_ln700_198_reg_13305_reg[2]_0 ),
        .\add_ln700_198_reg_13305_reg[2]_1 (\add_ln700_198_reg_13305_reg[2]_1 ),
        .\add_ln700_198_reg_13305_reg[2]_2 (\add_ln700_198_reg_13305_reg[2]_2 ),
        .\add_ln700_198_reg_13305_reg[2]_i_5_0 (\add_ln700_198_reg_13305_reg[2]_i_5 ),
        .\add_ln700_19_reg_13080_reg[2] (\add_ln700_19_reg_13080_reg[2] ),
        .\add_ln700_19_reg_13080_reg[2]_0 (\add_ln700_19_reg_13080_reg[2]_0 ),
        .\add_ln700_19_reg_13080_reg[2]_1 (\add_ln700_19_reg_13080_reg[2]_1 ),
        .\add_ln700_19_reg_13080_reg[2]_2 (\add_ln700_19_reg_13080_reg[2]_2 ),
        .\add_ln700_19_reg_13080_reg[2]_i_5_0 (\add_ln700_19_reg_13080_reg[2]_i_5 ),
        .\add_ln700_201_reg_13310_reg[2] (\add_ln700_201_reg_13310_reg[2] ),
        .\add_ln700_201_reg_13310_reg[2]_0 (\add_ln700_201_reg_13310_reg[2]_0 ),
        .\add_ln700_201_reg_13310_reg[2]_1 (\add_ln700_201_reg_13310_reg[2]_1 ),
        .\add_ln700_201_reg_13310_reg[2]_2 (\add_ln700_201_reg_13310_reg[2]_2 ),
        .\add_ln700_201_reg_13310_reg[2]_i_5_0 (\add_ln700_201_reg_13310_reg[2]_i_5 ),
        .\add_ln700_206_reg_13315_reg[2] (\add_ln700_206_reg_13315_reg[2] ),
        .\add_ln700_206_reg_13315_reg[2]_0 (\add_ln700_206_reg_13315_reg[2]_0 ),
        .\add_ln700_206_reg_13315_reg[2]_1 (\add_ln700_206_reg_13315_reg[2]_1 ),
        .\add_ln700_206_reg_13315_reg[2]_i_5_0 (\add_ln700_206_reg_13315_reg[2]_i_5 ),
        .\add_ln700_209_reg_13320_reg[2] (\add_ln700_209_reg_13320_reg[2] ),
        .\add_ln700_209_reg_13320_reg[2]_i_5_0 (\add_ln700_209_reg_13320_reg[2]_i_5 ),
        .\add_ln700_213_reg_13325_reg[2]_i_5_0 (\add_ln700_213_reg_13325_reg[2]_i_5 ),
        .\add_ln700_216_reg_13330_reg[2]_i_5_0 (\add_ln700_216_reg_13330_reg[2]_i_5 ),
        .\add_ln700_222_reg_13335_reg[2] (\add_ln700_222_reg_13335_reg[2] ),
        .\add_ln700_222_reg_13335_reg[2]_0 (\add_ln700_222_reg_13335_reg[2]_0 ),
        .\add_ln700_222_reg_13335_reg[2]_i_2_0 (\add_ln700_222_reg_13335_reg[2]_i_2 ),
        .\add_ln700_222_reg_13335_reg[2]_i_2_1 (\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .\add_ln700_222_reg_13335_reg[2]_i_5_0 (\add_ln700_222_reg_13335_reg[2]_i_5 ),
        .\add_ln700_225_reg_13340_reg[2] (\add_ln700_225_reg_13340_reg[2] ),
        .\add_ln700_225_reg_13340_reg[2]_i_5_0 (\add_ln700_225_reg_13340_reg[2]_i_5 ),
        .\add_ln700_229_reg_13345_reg[2]_i_5_0 (\add_ln700_229_reg_13345_reg[2]_i_5 ),
        .\add_ln700_232_reg_13350_reg[2]_i_5_0 (\add_ln700_232_reg_13350_reg[2]_i_5 ),
        .\add_ln700_237_reg_13355_reg[2] (\add_ln700_237_reg_13355_reg[2] ),
        .\add_ln700_237_reg_13355_reg[2]_0 (\add_ln700_237_reg_13355_reg[2]_0 ),
        .\add_ln700_237_reg_13355_reg[2]_i_5_0 (\add_ln700_237_reg_13355_reg[2]_i_5 ),
        .\add_ln700_23_reg_13085_reg[2] (\add_ln700_23_reg_13085_reg[2] ),
        .\add_ln700_23_reg_13085_reg[2]_0 (\add_ln700_23_reg_13085_reg[2]_0 ),
        .\add_ln700_23_reg_13085_reg[2]_1 (\add_ln700_23_reg_13085_reg[2]_1 ),
        .\add_ln700_23_reg_13085_reg[2]_2 (\add_ln700_23_reg_13085_reg[2]_2 ),
        .\add_ln700_23_reg_13085_reg[2]_i_5_0 (\add_ln700_23_reg_13085_reg[2]_i_5 ),
        .\add_ln700_240_reg_13360_reg[2] (\add_ln700_240_reg_13360_reg[2] ),
        .\add_ln700_240_reg_13360_reg[2]_i_5_0 (\add_ln700_240_reg_13360_reg[2]_i_5 ),
        .\add_ln700_240_reg_13360_reg[2]_i_5_1 (\add_ln700_240_reg_13360_reg[2]_i_5_0 ),
        .\add_ln700_244_reg_13365_reg[2]_i_5_0 (\add_ln700_244_reg_13365_reg[2]_i_5 ),
        .\add_ln700_247_reg_13370_reg[2]_i_5_0 (\add_ln700_247_reg_13370_reg[2]_i_5 ),
        .\add_ln700_26_reg_13090_reg[2] (\add_ln700_26_reg_13090_reg[2] ),
        .\add_ln700_26_reg_13090_reg[2]_0 (\add_ln700_26_reg_13090_reg[2]_0 ),
        .\add_ln700_26_reg_13090_reg[2]_1 (\add_ln700_26_reg_13090_reg[2]_1 ),
        .\add_ln700_26_reg_13090_reg[2]_2 (\add_ln700_26_reg_13090_reg[2]_2 ),
        .\add_ln700_26_reg_13090_reg[2]_i_5_0 (\add_ln700_26_reg_13090_reg[2]_i_5 ),
        .\add_ln700_26_reg_13090_reg[2]_i_5_1 (\add_ln700_26_reg_13090_reg[2]_i_5_0 ),
        .\add_ln700_32_reg_13095_reg[2] (\add_ln700_32_reg_13095_reg[2] ),
        .\add_ln700_32_reg_13095_reg[2]_0 (\add_ln700_32_reg_13095_reg[2]_0 ),
        .\add_ln700_32_reg_13095_reg[2]_1 (\add_ln700_32_reg_13095_reg[2]_1 ),
        .\add_ln700_32_reg_13095_reg[2]_2 (\add_ln700_32_reg_13095_reg[2]_2 ),
        .\add_ln700_32_reg_13095_reg[2]_i_2_0 (\add_ln700_32_reg_13095_reg[2]_i_2 ),
        .\add_ln700_32_reg_13095_reg[2]_i_2_1 (\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .\add_ln700_32_reg_13095_reg[2]_i_5_0 (\add_ln700_32_reg_13095_reg[2]_i_5 ),
        .\add_ln700_35_reg_13100_reg[2] (\add_ln700_35_reg_13100_reg[2] ),
        .\add_ln700_35_reg_13100_reg[2]_0 (\add_ln700_35_reg_13100_reg[2]_0 ),
        .\add_ln700_35_reg_13100_reg[2]_1 (\add_ln700_35_reg_13100_reg[2]_1 ),
        .\add_ln700_35_reg_13100_reg[2]_2 (\add_ln700_35_reg_13100_reg[2]_2 ),
        .\add_ln700_35_reg_13100_reg[2]_i_5_0 (\add_ln700_35_reg_13100_reg[2]_i_5 ),
        .\add_ln700_39_reg_13105_reg[2] (\add_ln700_39_reg_13105_reg[2] ),
        .\add_ln700_39_reg_13105_reg[2]_0 (\add_ln700_39_reg_13105_reg[2]_0 ),
        .\add_ln700_39_reg_13105_reg[2]_1 (\add_ln700_39_reg_13105_reg[2]_1 ),
        .\add_ln700_39_reg_13105_reg[2]_2 (\add_ln700_39_reg_13105_reg[2]_2 ),
        .\add_ln700_39_reg_13105_reg[2]_i_5_0 (\add_ln700_39_reg_13105_reg[2]_i_5 ),
        .\add_ln700_42_reg_13110_reg[2] (\add_ln700_42_reg_13110_reg[2] ),
        .\add_ln700_42_reg_13110_reg[2]_0 (\add_ln700_42_reg_13110_reg[2]_0 ),
        .\add_ln700_42_reg_13110_reg[2]_1 (\add_ln700_42_reg_13110_reg[2]_1 ),
        .\add_ln700_42_reg_13110_reg[2]_2 (\add_ln700_42_reg_13110_reg[2]_2 ),
        .\add_ln700_42_reg_13110_reg[2]_i_5_0 (\add_ln700_42_reg_13110_reg[2]_i_5 ),
        .\add_ln700_47_reg_13115_reg[2] (\add_ln700_47_reg_13115_reg[2] ),
        .\add_ln700_47_reg_13115_reg[2]_0 (\add_ln700_47_reg_13115_reg[2]_0 ),
        .\add_ln700_47_reg_13115_reg[2]_1 (\add_ln700_47_reg_13115_reg[2]_1 ),
        .\add_ln700_47_reg_13115_reg[2]_2 (\add_ln700_47_reg_13115_reg[2]_2 ),
        .\add_ln700_47_reg_13115_reg[2]_i_5_0 (\add_ln700_47_reg_13115_reg[2]_i_5 ),
        .\add_ln700_4_reg_13060_reg[0] (\add_ln700_4_reg_13060_reg[0] ),
        .\add_ln700_4_reg_13060_reg[0]_0 (\add_ln700_4_reg_13060_reg[0]_0 ),
        .\add_ln700_4_reg_13060_reg[2] (\add_ln700_4_reg_13060_reg[2] ),
        .\add_ln700_4_reg_13060_reg[2]_0 (\add_ln700_4_reg_13060_reg[2]_0 ),
        .\add_ln700_50_reg_13120_reg[2] (\add_ln700_50_reg_13120_reg[2] ),
        .\add_ln700_50_reg_13120_reg[2]_0 (\add_ln700_50_reg_13120_reg[2]_0 ),
        .\add_ln700_50_reg_13120_reg[2]_1 (\add_ln700_50_reg_13120_reg[2]_1 ),
        .\add_ln700_50_reg_13120_reg[2]_2 (\add_ln700_50_reg_13120_reg[2]_2 ),
        .\add_ln700_50_reg_13120_reg[2]_i_5_0 (\add_ln700_50_reg_13120_reg[2]_i_5 ),
        .\add_ln700_54_reg_13125_reg[2] (\add_ln700_54_reg_13125_reg[2] ),
        .\add_ln700_54_reg_13125_reg[2]_0 (\add_ln700_54_reg_13125_reg[2]_0 ),
        .\add_ln700_54_reg_13125_reg[2]_1 (\add_ln700_54_reg_13125_reg[2]_1 ),
        .\add_ln700_54_reg_13125_reg[2]_2 (\add_ln700_54_reg_13125_reg[2]_2 ),
        .\add_ln700_54_reg_13125_reg[2]_i_5_0 (\add_ln700_54_reg_13125_reg[2]_i_5 ),
        .\add_ln700_57_reg_13130_reg[2] (\add_ln700_57_reg_13130_reg[2] ),
        .\add_ln700_57_reg_13130_reg[2]_0 (\add_ln700_57_reg_13130_reg[2]_0 ),
        .\add_ln700_57_reg_13130_reg[2]_1 (\add_ln700_57_reg_13130_reg[2]_1 ),
        .\add_ln700_57_reg_13130_reg[2]_2 (\add_ln700_57_reg_13130_reg[2]_2 ),
        .\add_ln700_57_reg_13130_reg[2]_i_5_0 (\add_ln700_57_reg_13130_reg[2]_i_5 ),
        .\add_ln700_64_reg_13135_reg[0] (\add_ln700_64_reg_13135_reg[0] ),
        .\add_ln700_64_reg_13135_reg[0]_0 (\add_ln700_64_reg_13135_reg[0]_0 ),
        .\add_ln700_64_reg_13135_reg[2] (\add_ln700_64_reg_13135_reg[2] ),
        .\add_ln700_64_reg_13135_reg[2]_0 (\add_ln700_64_reg_13135_reg[2]_0 ),
        .\add_ln700_64_reg_13135_reg[2]_1 (\add_ln700_64_reg_13135_reg[2]_1 ),
        .\add_ln700_67_reg_13140_reg[2] (\add_ln700_67_reg_13140_reg[2] ),
        .\add_ln700_67_reg_13140_reg[2]_0 (\add_ln700_67_reg_13140_reg[2]_0 ),
        .\add_ln700_67_reg_13140_reg[2]_1 (\add_ln700_67_reg_13140_reg[2]_1 ),
        .\add_ln700_67_reg_13140_reg[2]_2 (\add_ln700_67_reg_13140_reg[2]_2 ),
        .\add_ln700_67_reg_13140_reg[2]_i_5_0 (\add_ln700_67_reg_13140_reg[2]_i_5 ),
        .\add_ln700_71_reg_13145_reg[2] (\add_ln700_71_reg_13145_reg[2] ),
        .\add_ln700_71_reg_13145_reg[2]_0 (\add_ln700_71_reg_13145_reg[2]_0 ),
        .\add_ln700_71_reg_13145_reg[2]_1 (\add_ln700_71_reg_13145_reg[2]_1 ),
        .\add_ln700_71_reg_13145_reg[2]_2 (\add_ln700_71_reg_13145_reg[2]_2 ),
        .\add_ln700_71_reg_13145_reg[2]_i_5_0 (\add_ln700_71_reg_13145_reg[2]_i_5 ),
        .\add_ln700_74_reg_13150_reg[2] (\add_ln700_74_reg_13150_reg[2] ),
        .\add_ln700_74_reg_13150_reg[2]_0 (\add_ln700_74_reg_13150_reg[2]_0 ),
        .\add_ln700_74_reg_13150_reg[2]_1 (\add_ln700_74_reg_13150_reg[2]_1 ),
        .\add_ln700_74_reg_13150_reg[2]_2 (\add_ln700_74_reg_13150_reg[2]_2 ),
        .\add_ln700_74_reg_13150_reg[2]_i_2_0 (\add_ln700_74_reg_13150_reg[2]_i_2 ),
        .\add_ln700_74_reg_13150_reg[2]_i_2_1 (\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .\add_ln700_74_reg_13150_reg[2]_i_2_2 (\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .\add_ln700_74_reg_13150_reg[2]_i_5_0 (\add_ln700_74_reg_13150_reg[2]_i_5 ),
        .\add_ln700_79_reg_13155_reg[2] (\add_ln700_79_reg_13155_reg[2] ),
        .\add_ln700_79_reg_13155_reg[2]_0 (\add_ln700_79_reg_13155_reg[2]_0 ),
        .\add_ln700_79_reg_13155_reg[2]_1 (\add_ln700_79_reg_13155_reg[2]_1 ),
        .\add_ln700_79_reg_13155_reg[2]_i_5_0 (\add_ln700_79_reg_13155_reg[2]_i_5 ),
        .\add_ln700_82_reg_13160_reg[2]_i_5_0 (\add_ln700_82_reg_13160_reg[2]_i_5 ),
        .\add_ln700_86_reg_13165_reg[2]_i_5_0 (\add_ln700_86_reg_13165_reg[2]_i_5 ),
        .\add_ln700_89_reg_13170_reg[2]_i_5_0 (\add_ln700_89_reg_13170_reg[2]_i_5 ),
        .\add_ln700_8_reg_13065_reg[2] (\add_ln700_8_reg_13065_reg[2] ),
        .\add_ln700_8_reg_13065_reg[2]_0 (\add_ln700_8_reg_13065_reg[2]_0 ),
        .\add_ln700_8_reg_13065_reg[2]_1 (\add_ln700_8_reg_13065_reg[2]_1 ),
        .\add_ln700_8_reg_13065_reg[2]_i_5_0 (\add_ln700_8_reg_13065_reg[2]_i_5 ),
        .\add_ln700_95_reg_13175_reg[2] (\add_ln700_95_reg_13175_reg[2] ),
        .\add_ln700_95_reg_13175_reg[2]_0 (\add_ln700_95_reg_13175_reg[2]_0 ),
        .\add_ln700_95_reg_13175_reg[2]_1 (\add_ln700_95_reg_13175_reg[2]_1 ),
        .\add_ln700_95_reg_13175_reg[2]_i_5_0 (\add_ln700_95_reg_13175_reg[2]_i_5 ),
        .\add_ln700_98_reg_13180_reg[2]_i_2_0 (\add_ln700_98_reg_13180_reg[2]_i_2 ),
        .\add_ln700_98_reg_13180_reg[2]_i_5_0 (\add_ln700_98_reg_13180_reg[2]_i_5 ),
        .\ap_CS_fsm_reg[1] (\ap_CS_fsm_reg[1] ),
        .ap_block_pp0_stage0_11001(ap_block_pp0_stage0_11001),
        .ap_clk(ap_clk),
        .ap_enable_reg_pp0_iter0(ap_enable_reg_pp0_iter0),
        .ap_enable_reg_pp0_iter0_reg(p_10_in),
        .ap_rst_n(ap_rst_n),
        .i_0_reg_3917_reg(i_0_reg_3917_reg),
        .icmp_ln265_fu_3928_p2(icmp_ln265_fu_3928_p2),
        .icmp_ln265_reg_11497_pp0_iter2_reg(icmp_ln265_reg_11497_pp0_iter2_reg),
        .icmp_ln899_1_fu_4232_p2(icmp_ln899_1_fu_4232_p2),
        .\icmp_ln899_1_reg_13050_reg[0] (\icmp_ln899_1_reg_13050_reg[0] ),
        .\icmp_ln899_1_reg_13050_reg[0]_0 (\icmp_ln899_1_reg_13050_reg[0]_0 ),
        .out(out),
        .\q0[0]_i_2_0 (\q0[0]_i_2 ),
        .\q0[0]_i_2_1 (\q0[0]_i_2_0 ),
        .\q0[0]_i_2_2 (\q0[0]_i_2_1 ),
        .\q0_reg[0]_rep__3_0 (\q0_reg[0]_rep__3 ),
        .\q0_reg[2]_0 (\q0_reg[2] ),
        .\q0_reg[2]_rep__3_0 (\q0_reg[2]_rep__3 ),
        .\tmp_V_1_reg_11506_reg[6]_rep__0 (\tmp_V_1_reg_11506_reg[6]_rep__0 ),
        .zext_ln186_11_fu_4330_p1(zext_ln186_11_fu_4330_p1));
endmodule

(* ORIG_REF_NAME = "Thresholding_Batch_0_Thresholding_BatcfYi_rom" *) 
module StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_Thresholding_Batch_0_Thresholding_BatcfYi_rom
   (ap_enable_reg_pp0_iter0_reg,
    \ap_CS_fsm_reg[1] ,
    ap_block_pp0_stage0_11001,
    icmp_ln265_fu_3928_p2,
    D,
    icmp_ln899_1_fu_4232_p2,
    \tmp_V_1_reg_11506_reg[6]_rep__0 ,
    \q0_reg[2]_rep__3_0 ,
    \add_ln700_8_reg_13065_reg[2]_i_5_0 ,
    \add_ln700_11_reg_13070_reg[2]_i_5_0 ,
    \add_ln700_16_reg_13075_reg[2]_i_5_0 ,
    \add_ln700_23_reg_13085_reg[2]_i_5_0 ,
    \add_ln700_19_reg_13080_reg[2]_i_5_0 ,
    \add_ln700_26_reg_13090_reg[2]_i_5_0 ,
    \add_ln700_32_reg_13095_reg[2]_i_5_0 ,
    \add_ln700_39_reg_13105_reg[2]_i_5_0 ,
    \add_ln700_35_reg_13100_reg[2]_i_5_0 ,
    \add_ln700_47_reg_13115_reg[2]_i_5_0 ,
    \add_ln700_54_reg_13125_reg[2]_i_5_0 ,
    \add_ln700_50_reg_13120_reg[2]_i_5_0 ,
    \add_ln700_42_reg_13110_reg[2]_i_5_0 ,
    \add_ln700_57_reg_13130_reg[2]_i_5_0 ,
    \q0_reg[2]_0 ,
    \add_ln700_135_reg_13225_reg[2]_i_5_0 ,
    \add_ln700_131_reg_13220_reg[2]_i_5_0 ,
    \add_ln700_143_reg_13235_reg[2]_i_5_0 ,
    \add_ln700_150_reg_13245_reg[2]_i_5_0 ,
    \add_ln700_146_reg_13240_reg[2]_i_5_0 ,
    \add_ln700_138_reg_13230_reg[2]_i_5_0 ,
    \add_ln700_159_reg_13255_reg[2]_i_5_0 ,
    \add_ln700_166_reg_13265_reg[2]_i_5_0 ,
    \add_ln700_162_reg_13260_reg[2]_i_5_0 ,
    \add_ln700_174_reg_13275_reg[2]_i_5_0 ,
    \add_ln700_181_reg_13285_reg[2]_i_5_0 ,
    \add_ln700_177_reg_13280_reg[2]_i_5_0 ,
    \add_ln700_169_reg_13270_reg[2]_i_5_0 ,
    \add_ln700_153_reg_13250_reg[2]_i_5_0 ,
    \add_ln700_184_reg_13290_reg[2]_i_5_0 ,
    \add_ln700_71_reg_13145_reg[2]_i_5_0 ,
    \add_ln700_67_reg_13140_reg[2]_i_5_0 ,
    \add_ln700_79_reg_13155_reg[2]_i_5_0 ,
    \add_ln700_86_reg_13165_reg[2]_i_5_0 ,
    \add_ln700_82_reg_13160_reg[2]_i_5_0 ,
    \add_ln700_74_reg_13150_reg[2]_i_5_0 ,
    \add_ln700_95_reg_13175_reg[2]_i_5_0 ,
    \add_ln700_102_reg_13185_reg[2]_i_5_0 ,
    \add_ln700_98_reg_13180_reg[2]_i_5_0 ,
    \add_ln700_110_reg_13195_reg[2]_i_5_0 ,
    \add_ln700_117_reg_13205_reg[2]_i_5_0 ,
    \add_ln700_113_reg_13200_reg[2]_i_5_0 ,
    \add_ln700_105_reg_13190_reg[2]_i_5_0 ,
    \add_ln700_89_reg_13170_reg[2]_i_5_0 ,
    \add_ln700_120_reg_13210_reg[2]_i_5_0 ,
    \add_ln700_198_reg_13305_reg[2]_i_5_0 ,
    \add_ln700_194_reg_13300_reg[2]_i_5_0 ,
    \add_ln700_206_reg_13315_reg[2]_i_5_0 ,
    \add_ln700_213_reg_13325_reg[2]_i_5_0 ,
    \add_ln700_209_reg_13320_reg[2]_i_5_0 ,
    \add_ln700_201_reg_13310_reg[2]_i_5_0 ,
    \add_ln700_222_reg_13335_reg[2]_i_5_0 ,
    \add_ln700_229_reg_13345_reg[2]_i_5_0 ,
    \add_ln700_225_reg_13340_reg[2]_i_5_0 ,
    \add_ln700_237_reg_13355_reg[2]_i_5_0 ,
    \add_ln700_244_reg_13365_reg[2]_i_5_0 ,
    \add_ln700_240_reg_13360_reg[2]_i_5_0 ,
    \add_ln700_232_reg_13350_reg[2]_i_5_0 ,
    \add_ln700_216_reg_13330_reg[2]_i_5_0 ,
    \add_ln700_247_reg_13370_reg[2]_i_5_0 ,
    ap_clk,
    ap_enable_reg_pp0_iter0,
    out,
    Q,
    \q0_reg[0]_rep__3_0 ,
    icmp_ln265_reg_11497_pp0_iter2_reg,
    \q0[0]_i_2_0 ,
    \q0[0]_i_2_1 ,
    ap_rst_n,
    \q0[0]_i_2_2 ,
    i_0_reg_3917_reg,
    \add_ln700_4_reg_13060_reg[0] ,
    \icmp_ln899_1_reg_13050_reg[0] ,
    \add_ln700_4_reg_13060_reg[0]_0 ,
    zext_ln186_11_fu_4330_p1,
    \add_ln700_4_reg_13060_reg[2] ,
    \add_ln700_105_reg_13190_reg[2]_i_2_0 ,
    \add_ln700_4_reg_13060_reg[2]_0 ,
    \add_ln700_128_reg_13215_reg[1] ,
    \add_ln700_191_reg_13295_reg[0] ,
    \icmp_ln899_1_reg_13050_reg[0]_0 ,
    \add_ln700_32_reg_13095_reg[2]_i_2_0 ,
    \add_ln700_26_reg_13090_reg[2]_i_5_1 ,
    \add_ln700_159_reg_13255_reg[2]_i_2_0 ,
    \add_ln700_159_reg_13255_reg[2]_i_2_1 ,
    \add_ln700_222_reg_13335_reg[2]_i_2_0 ,
    \add_ln700_222_reg_13335_reg[2]_i_2_1 ,
    \add_ln700_191_reg_13295_reg[0]_0 ,
    \add_ln700_64_reg_13135_reg[0] ,
    \add_ln700_64_reg_13135_reg[0]_0 ,
    \add_ln700_240_reg_13360_reg[2]_i_5_1 ,
    \add_ln700_150_reg_13245_reg[2]_i_2_0 ,
    CO,
    \add_ln700_26_reg_13090_reg[2] ,
    \add_ln700_57_reg_13130_reg[2] ,
    \add_ln700_120_reg_13210_reg[2] ,
    \add_ln700_32_reg_13095_reg[2]_i_2_1 ,
    \add_ln700_138_reg_13230_reg[2]_i_3_0 ,
    \add_ln700_138_reg_13230_reg[2]_i_3_1 ,
    \add_ln700_138_reg_13230_reg[2]_i_2_0 ,
    \add_ln700_98_reg_13180_reg[2]_i_2_0 ,
    \add_ln700_74_reg_13150_reg[2]_i_2_0 ,
    \add_ln700_74_reg_13150_reg[2]_i_2_1 ,
    \add_ln700_74_reg_13150_reg[2]_i_2_2 ,
    S,
    \add_ln700_8_reg_13065_reg[2] ,
    \add_ln700_8_reg_13065_reg[2]_0 ,
    \add_ln700_8_reg_13065_reg[2]_1 ,
    \add_ln700_11_reg_13070_reg[2] ,
    \add_ln700_11_reg_13070_reg[2]_0 ,
    \add_ln700_11_reg_13070_reg[2]_1 ,
    \add_ln700_16_reg_13075_reg[2] ,
    \add_ln700_16_reg_13075_reg[2]_0 ,
    \add_ln700_16_reg_13075_reg[2]_1 ,
    \add_ln700_16_reg_13075_reg[2]_2 ,
    \add_ln700_23_reg_13085_reg[2] ,
    \add_ln700_23_reg_13085_reg[2]_0 ,
    \add_ln700_23_reg_13085_reg[2]_1 ,
    \add_ln700_23_reg_13085_reg[2]_2 ,
    \add_ln700_19_reg_13080_reg[2] ,
    \add_ln700_19_reg_13080_reg[2]_0 ,
    \add_ln700_19_reg_13080_reg[2]_1 ,
    \add_ln700_19_reg_13080_reg[2]_2 ,
    \add_ln700_26_reg_13090_reg[2]_0 ,
    \add_ln700_26_reg_13090_reg[2]_1 ,
    \add_ln700_26_reg_13090_reg[2]_2 ,
    \add_ln700_32_reg_13095_reg[2] ,
    \add_ln700_32_reg_13095_reg[2]_0 ,
    \add_ln700_32_reg_13095_reg[2]_1 ,
    \add_ln700_32_reg_13095_reg[2]_2 ,
    \add_ln700_39_reg_13105_reg[2] ,
    \add_ln700_39_reg_13105_reg[2]_0 ,
    \add_ln700_39_reg_13105_reg[2]_1 ,
    \add_ln700_39_reg_13105_reg[2]_2 ,
    \add_ln700_35_reg_13100_reg[2] ,
    \add_ln700_35_reg_13100_reg[2]_0 ,
    \add_ln700_35_reg_13100_reg[2]_1 ,
    \add_ln700_35_reg_13100_reg[2]_2 ,
    \add_ln700_47_reg_13115_reg[2] ,
    \add_ln700_47_reg_13115_reg[2]_0 ,
    \add_ln700_47_reg_13115_reg[2]_1 ,
    \add_ln700_47_reg_13115_reg[2]_2 ,
    \add_ln700_54_reg_13125_reg[2] ,
    \add_ln700_54_reg_13125_reg[2]_0 ,
    \add_ln700_54_reg_13125_reg[2]_1 ,
    \add_ln700_54_reg_13125_reg[2]_2 ,
    \add_ln700_50_reg_13120_reg[2] ,
    \add_ln700_50_reg_13120_reg[2]_0 ,
    \add_ln700_50_reg_13120_reg[2]_1 ,
    \add_ln700_50_reg_13120_reg[2]_2 ,
    \add_ln700_42_reg_13110_reg[2] ,
    \add_ln700_42_reg_13110_reg[2]_0 ,
    \add_ln700_42_reg_13110_reg[2]_1 ,
    \add_ln700_42_reg_13110_reg[2]_2 ,
    \add_ln700_57_reg_13130_reg[2]_0 ,
    \add_ln700_57_reg_13130_reg[2]_1 ,
    \add_ln700_57_reg_13130_reg[2]_2 ,
    \add_ln700_128_reg_13215_reg[2] ,
    \add_ln700_128_reg_13215_reg[2]_0 ,
    \add_ln700_135_reg_13225_reg[2] ,
    \add_ln700_135_reg_13225_reg[2]_0 ,
    \add_ln700_135_reg_13225_reg[2]_1 ,
    \add_ln700_135_reg_13225_reg[2]_2 ,
    \add_ln700_131_reg_13220_reg[2] ,
    \add_ln700_131_reg_13220_reg[2]_0 ,
    \add_ln700_131_reg_13220_reg[2]_1 ,
    \add_ln700_131_reg_13220_reg[2]_2 ,
    \add_ln700_143_reg_13235_reg[2] ,
    \add_ln700_143_reg_13235_reg[2]_0 ,
    \add_ln700_143_reg_13235_reg[2]_1 ,
    \add_ln700_146_reg_13240_reg[2] ,
    \add_ln700_138_reg_13230_reg[2] ,
    \add_ln700_138_reg_13230_reg[2]_0 ,
    \add_ln700_138_reg_13230_reg[2]_1 ,
    \add_ln700_138_reg_13230_reg[2]_2 ,
    \add_ln700_159_reg_13255_reg[2] ,
    \add_ln700_159_reg_13255_reg[2]_0 ,
    \add_ln700_162_reg_13260_reg[2] ,
    \add_ln700_174_reg_13275_reg[2] ,
    \add_ln700_174_reg_13275_reg[2]_0 ,
    \add_ln700_177_reg_13280_reg[2] ,
    \add_ln700_64_reg_13135_reg[2] ,
    \add_ln700_64_reg_13135_reg[2]_0 ,
    \add_ln700_64_reg_13135_reg[2]_1 ,
    \add_ln700_71_reg_13145_reg[2] ,
    \add_ln700_71_reg_13145_reg[2]_0 ,
    \add_ln700_71_reg_13145_reg[2]_1 ,
    \add_ln700_71_reg_13145_reg[2]_2 ,
    \add_ln700_67_reg_13140_reg[2] ,
    \add_ln700_67_reg_13140_reg[2]_0 ,
    \add_ln700_67_reg_13140_reg[2]_1 ,
    \add_ln700_67_reg_13140_reg[2]_2 ,
    \add_ln700_79_reg_13155_reg[2] ,
    \add_ln700_79_reg_13155_reg[2]_0 ,
    \add_ln700_79_reg_13155_reg[2]_1 ,
    \add_ln700_74_reg_13150_reg[2] ,
    \add_ln700_74_reg_13150_reg[2]_0 ,
    \add_ln700_74_reg_13150_reg[2]_1 ,
    \add_ln700_74_reg_13150_reg[2]_2 ,
    \add_ln700_95_reg_13175_reg[2] ,
    \add_ln700_95_reg_13175_reg[2]_0 ,
    \add_ln700_95_reg_13175_reg[2]_1 ,
    \add_ln700_110_reg_13195_reg[2] ,
    \add_ln700_110_reg_13195_reg[2]_0 ,
    \add_ln700_110_reg_13195_reg[2]_1 ,
    \add_ln700_191_reg_13295_reg[2] ,
    \add_ln700_191_reg_13295_reg[2]_0 ,
    \add_ln700_198_reg_13305_reg[2] ,
    \add_ln700_198_reg_13305_reg[2]_0 ,
    \add_ln700_198_reg_13305_reg[2]_1 ,
    \add_ln700_198_reg_13305_reg[2]_2 ,
    \add_ln700_194_reg_13300_reg[2] ,
    \add_ln700_194_reg_13300_reg[2]_0 ,
    \add_ln700_194_reg_13300_reg[2]_1 ,
    \add_ln700_194_reg_13300_reg[2]_2 ,
    \add_ln700_206_reg_13315_reg[2] ,
    \add_ln700_206_reg_13315_reg[2]_0 ,
    \add_ln700_206_reg_13315_reg[2]_1 ,
    \add_ln700_209_reg_13320_reg[2] ,
    \add_ln700_201_reg_13310_reg[2] ,
    \add_ln700_201_reg_13310_reg[2]_0 ,
    \add_ln700_201_reg_13310_reg[2]_1 ,
    \add_ln700_201_reg_13310_reg[2]_2 ,
    \add_ln700_222_reg_13335_reg[2] ,
    \add_ln700_222_reg_13335_reg[2]_0 ,
    \add_ln700_225_reg_13340_reg[2] ,
    \add_ln700_237_reg_13355_reg[2] ,
    \add_ln700_237_reg_13355_reg[2]_0 ,
    \add_ln700_240_reg_13360_reg[2] );
  output ap_enable_reg_pp0_iter0_reg;
  output \ap_CS_fsm_reg[1] ;
  output ap_block_pp0_stage0_11001;
  output icmp_ln265_fu_3928_p2;
  output [2:0]D;
  output icmp_ln899_1_fu_4232_p2;
  output [2:0]\tmp_V_1_reg_11506_reg[6]_rep__0 ;
  output [2:0]\q0_reg[2]_rep__3_0 ;
  output [2:0]\add_ln700_8_reg_13065_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_11_reg_13070_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_16_reg_13075_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_23_reg_13085_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_19_reg_13080_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_26_reg_13090_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_32_reg_13095_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_39_reg_13105_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_35_reg_13100_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_47_reg_13115_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_54_reg_13125_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_50_reg_13120_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_42_reg_13110_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_57_reg_13130_reg[2]_i_5_0 ;
  output [2:0]\q0_reg[2]_0 ;
  output [2:0]\add_ln700_135_reg_13225_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_131_reg_13220_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_143_reg_13235_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_150_reg_13245_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_146_reg_13240_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_138_reg_13230_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_159_reg_13255_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_166_reg_13265_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_162_reg_13260_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_174_reg_13275_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_181_reg_13285_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_177_reg_13280_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_169_reg_13270_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_153_reg_13250_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_184_reg_13290_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_71_reg_13145_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_67_reg_13140_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_79_reg_13155_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_86_reg_13165_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_82_reg_13160_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_74_reg_13150_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_95_reg_13175_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_102_reg_13185_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_98_reg_13180_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_110_reg_13195_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_117_reg_13205_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_113_reg_13200_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_105_reg_13190_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_89_reg_13170_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_120_reg_13210_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_198_reg_13305_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_194_reg_13300_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_206_reg_13315_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_213_reg_13325_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_209_reg_13320_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_201_reg_13310_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_222_reg_13335_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_229_reg_13345_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_225_reg_13340_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_237_reg_13355_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_244_reg_13365_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_240_reg_13360_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_232_reg_13350_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_216_reg_13330_reg[2]_i_5_0 ;
  output [2:0]\add_ln700_247_reg_13370_reg[2]_i_5_0 ;
  input ap_clk;
  input ap_enable_reg_pp0_iter0;
  input [1:0]out;
  input [0:0]Q;
  input [0:0]\q0_reg[0]_rep__3_0 ;
  input icmp_ln265_reg_11497_pp0_iter2_reg;
  input \q0[0]_i_2_0 ;
  input [0:0]\q0[0]_i_2_1 ;
  input ap_rst_n;
  input [0:0]\q0[0]_i_2_2 ;
  input [11:0]i_0_reg_3917_reg;
  input \add_ln700_4_reg_13060_reg[0] ;
  input \icmp_ln899_1_reg_13050_reg[0] ;
  input \add_ln700_4_reg_13060_reg[0]_0 ;
  input zext_ln186_11_fu_4330_p1;
  input \add_ln700_4_reg_13060_reg[2] ;
  input [7:0]\add_ln700_105_reg_13190_reg[2]_i_2_0 ;
  input \add_ln700_4_reg_13060_reg[2]_0 ;
  input \add_ln700_128_reg_13215_reg[1] ;
  input \add_ln700_191_reg_13295_reg[0] ;
  input \icmp_ln899_1_reg_13050_reg[0]_0 ;
  input \add_ln700_32_reg_13095_reg[2]_i_2_0 ;
  input \add_ln700_26_reg_13090_reg[2]_i_5_1 ;
  input \add_ln700_159_reg_13255_reg[2]_i_2_0 ;
  input \add_ln700_159_reg_13255_reg[2]_i_2_1 ;
  input \add_ln700_222_reg_13335_reg[2]_i_2_0 ;
  input \add_ln700_222_reg_13335_reg[2]_i_2_1 ;
  input \add_ln700_191_reg_13295_reg[0]_0 ;
  input \add_ln700_64_reg_13135_reg[0] ;
  input \add_ln700_64_reg_13135_reg[0]_0 ;
  input \add_ln700_240_reg_13360_reg[2]_i_5_1 ;
  input \add_ln700_150_reg_13245_reg[2]_i_2_0 ;
  input [0:0]CO;
  input [0:0]\add_ln700_26_reg_13090_reg[2] ;
  input [0:0]\add_ln700_57_reg_13130_reg[2] ;
  input [0:0]\add_ln700_120_reg_13210_reg[2] ;
  input \add_ln700_32_reg_13095_reg[2]_i_2_1 ;
  input \add_ln700_138_reg_13230_reg[2]_i_3_0 ;
  input \add_ln700_138_reg_13230_reg[2]_i_3_1 ;
  input \add_ln700_138_reg_13230_reg[2]_i_2_0 ;
  input \add_ln700_98_reg_13180_reg[2]_i_2_0 ;
  input \add_ln700_74_reg_13150_reg[2]_i_2_0 ;
  input \add_ln700_74_reg_13150_reg[2]_i_2_1 ;
  input \add_ln700_74_reg_13150_reg[2]_i_2_2 ;
  input [1:0]S;
  input [1:0]\add_ln700_8_reg_13065_reg[2] ;
  input [1:0]\add_ln700_8_reg_13065_reg[2]_0 ;
  input [1:0]\add_ln700_8_reg_13065_reg[2]_1 ;
  input [1:0]\add_ln700_11_reg_13070_reg[2] ;
  input [1:0]\add_ln700_11_reg_13070_reg[2]_0 ;
  input [1:0]\add_ln700_11_reg_13070_reg[2]_1 ;
  input [1:0]\add_ln700_16_reg_13075_reg[2] ;
  input [1:0]\add_ln700_16_reg_13075_reg[2]_0 ;
  input [0:0]\add_ln700_16_reg_13075_reg[2]_1 ;
  input [1:0]\add_ln700_16_reg_13075_reg[2]_2 ;
  input [0:0]\add_ln700_23_reg_13085_reg[2] ;
  input [0:0]\add_ln700_23_reg_13085_reg[2]_0 ;
  input [0:0]\add_ln700_23_reg_13085_reg[2]_1 ;
  input [0:0]\add_ln700_23_reg_13085_reg[2]_2 ;
  input [0:0]\add_ln700_19_reg_13080_reg[2] ;
  input [0:0]\add_ln700_19_reg_13080_reg[2]_0 ;
  input [0:0]\add_ln700_19_reg_13080_reg[2]_1 ;
  input [0:0]\add_ln700_19_reg_13080_reg[2]_2 ;
  input [0:0]\add_ln700_26_reg_13090_reg[2]_0 ;
  input [0:0]\add_ln700_26_reg_13090_reg[2]_1 ;
  input [0:0]\add_ln700_26_reg_13090_reg[2]_2 ;
  input [1:0]\add_ln700_32_reg_13095_reg[2] ;
  input [1:0]\add_ln700_32_reg_13095_reg[2]_0 ;
  input [0:0]\add_ln700_32_reg_13095_reg[2]_1 ;
  input [1:0]\add_ln700_32_reg_13095_reg[2]_2 ;
  input [0:0]\add_ln700_39_reg_13105_reg[2] ;
  input [0:0]\add_ln700_39_reg_13105_reg[2]_0 ;
  input [0:0]\add_ln700_39_reg_13105_reg[2]_1 ;
  input [0:0]\add_ln700_39_reg_13105_reg[2]_2 ;
  input [0:0]\add_ln700_35_reg_13100_reg[2] ;
  input [0:0]\add_ln700_35_reg_13100_reg[2]_0 ;
  input [0:0]\add_ln700_35_reg_13100_reg[2]_1 ;
  input [0:0]\add_ln700_35_reg_13100_reg[2]_2 ;
  input [1:0]\add_ln700_47_reg_13115_reg[2] ;
  input [1:0]\add_ln700_47_reg_13115_reg[2]_0 ;
  input [0:0]\add_ln700_47_reg_13115_reg[2]_1 ;
  input [1:0]\add_ln700_47_reg_13115_reg[2]_2 ;
  input [0:0]\add_ln700_54_reg_13125_reg[2] ;
  input [0:0]\add_ln700_54_reg_13125_reg[2]_0 ;
  input [0:0]\add_ln700_54_reg_13125_reg[2]_1 ;
  input [0:0]\add_ln700_54_reg_13125_reg[2]_2 ;
  input [0:0]\add_ln700_50_reg_13120_reg[2] ;
  input [0:0]\add_ln700_50_reg_13120_reg[2]_0 ;
  input [0:0]\add_ln700_50_reg_13120_reg[2]_1 ;
  input [0:0]\add_ln700_50_reg_13120_reg[2]_2 ;
  input [0:0]\add_ln700_42_reg_13110_reg[2] ;
  input [0:0]\add_ln700_42_reg_13110_reg[2]_0 ;
  input [0:0]\add_ln700_42_reg_13110_reg[2]_1 ;
  input [0:0]\add_ln700_42_reg_13110_reg[2]_2 ;
  input [0:0]\add_ln700_57_reg_13130_reg[2]_0 ;
  input [0:0]\add_ln700_57_reg_13130_reg[2]_1 ;
  input [0:0]\add_ln700_57_reg_13130_reg[2]_2 ;
  input [1:0]\add_ln700_128_reg_13215_reg[2] ;
  input [1:0]\add_ln700_128_reg_13215_reg[2]_0 ;
  input [0:0]\add_ln700_135_reg_13225_reg[2] ;
  input [0:0]\add_ln700_135_reg_13225_reg[2]_0 ;
  input [0:0]\add_ln700_135_reg_13225_reg[2]_1 ;
  input [0:0]\add_ln700_135_reg_13225_reg[2]_2 ;
  input [0:0]\add_ln700_131_reg_13220_reg[2] ;
  input [0:0]\add_ln700_131_reg_13220_reg[2]_0 ;
  input [1:0]\add_ln700_131_reg_13220_reg[2]_1 ;
  input [0:0]\add_ln700_131_reg_13220_reg[2]_2 ;
  input [0:0]\add_ln700_143_reg_13235_reg[2] ;
  input [0:0]\add_ln700_143_reg_13235_reg[2]_0 ;
  input [0:0]\add_ln700_143_reg_13235_reg[2]_1 ;
  input [0:0]\add_ln700_146_reg_13240_reg[2] ;
  input [0:0]\add_ln700_138_reg_13230_reg[2] ;
  input [0:0]\add_ln700_138_reg_13230_reg[2]_0 ;
  input [0:0]\add_ln700_138_reg_13230_reg[2]_1 ;
  input [0:0]\add_ln700_138_reg_13230_reg[2]_2 ;
  input [0:0]\add_ln700_159_reg_13255_reg[2] ;
  input [0:0]\add_ln700_159_reg_13255_reg[2]_0 ;
  input [0:0]\add_ln700_162_reg_13260_reg[2] ;
  input [0:0]\add_ln700_174_reg_13275_reg[2] ;
  input [0:0]\add_ln700_174_reg_13275_reg[2]_0 ;
  input [0:0]\add_ln700_177_reg_13280_reg[2] ;
  input [1:0]\add_ln700_64_reg_13135_reg[2] ;
  input [1:0]\add_ln700_64_reg_13135_reg[2]_0 ;
  input [1:0]\add_ln700_64_reg_13135_reg[2]_1 ;
  input [0:0]\add_ln700_71_reg_13145_reg[2] ;
  input [0:0]\add_ln700_71_reg_13145_reg[2]_0 ;
  input [0:0]\add_ln700_71_reg_13145_reg[2]_1 ;
  input [0:0]\add_ln700_71_reg_13145_reg[2]_2 ;
  input [0:0]\add_ln700_67_reg_13140_reg[2] ;
  input [0:0]\add_ln700_67_reg_13140_reg[2]_0 ;
  input [0:0]\add_ln700_67_reg_13140_reg[2]_1 ;
  input [0:0]\add_ln700_67_reg_13140_reg[2]_2 ;
  input [0:0]\add_ln700_79_reg_13155_reg[2] ;
  input [0:0]\add_ln700_79_reg_13155_reg[2]_0 ;
  input [0:0]\add_ln700_79_reg_13155_reg[2]_1 ;
  input [0:0]\add_ln700_74_reg_13150_reg[2] ;
  input [0:0]\add_ln700_74_reg_13150_reg[2]_0 ;
  input [0:0]\add_ln700_74_reg_13150_reg[2]_1 ;
  input [0:0]\add_ln700_74_reg_13150_reg[2]_2 ;
  input [0:0]\add_ln700_95_reg_13175_reg[2] ;
  input [0:0]\add_ln700_95_reg_13175_reg[2]_0 ;
  input [0:0]\add_ln700_95_reg_13175_reg[2]_1 ;
  input [0:0]\add_ln700_110_reg_13195_reg[2] ;
  input [0:0]\add_ln700_110_reg_13195_reg[2]_0 ;
  input [0:0]\add_ln700_110_reg_13195_reg[2]_1 ;
  input [1:0]\add_ln700_191_reg_13295_reg[2] ;
  input [1:0]\add_ln700_191_reg_13295_reg[2]_0 ;
  input [0:0]\add_ln700_198_reg_13305_reg[2] ;
  input [0:0]\add_ln700_198_reg_13305_reg[2]_0 ;
  input [0:0]\add_ln700_198_reg_13305_reg[2]_1 ;
  input [0:0]\add_ln700_198_reg_13305_reg[2]_2 ;
  input [0:0]\add_ln700_194_reg_13300_reg[2] ;
  input [0:0]\add_ln700_194_reg_13300_reg[2]_0 ;
  input [1:0]\add_ln700_194_reg_13300_reg[2]_1 ;
  input [0:0]\add_ln700_194_reg_13300_reg[2]_2 ;
  input [0:0]\add_ln700_206_reg_13315_reg[2] ;
  input [0:0]\add_ln700_206_reg_13315_reg[2]_0 ;
  input [0:0]\add_ln700_206_reg_13315_reg[2]_1 ;
  input [0:0]\add_ln700_209_reg_13320_reg[2] ;
  input [0:0]\add_ln700_201_reg_13310_reg[2] ;
  input [0:0]\add_ln700_201_reg_13310_reg[2]_0 ;
  input [0:0]\add_ln700_201_reg_13310_reg[2]_1 ;
  input [0:0]\add_ln700_201_reg_13310_reg[2]_2 ;
  input [0:0]\add_ln700_222_reg_13335_reg[2] ;
  input [0:0]\add_ln700_222_reg_13335_reg[2]_0 ;
  input [0:0]\add_ln700_225_reg_13340_reg[2] ;
  input [0:0]\add_ln700_237_reg_13355_reg[2] ;
  input [0:0]\add_ln700_237_reg_13355_reg[2]_0 ;
  input [0:0]\add_ln700_240_reg_13360_reg[2] ;

  wire [0:0]CO;
  wire [2:0]D;
  wire [0:0]Q;
  wire [1:0]S;
  wire \add_ln700_102_reg_13185[2]_i_10_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_11_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_12_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_13_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_14_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_15_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_16_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_17_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_18_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_19_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_20_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_21_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_22_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_23_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_24_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_25_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_26_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_27_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_28_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_29_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_30_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_31_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_32_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_33_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_34_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_35_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_6_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_7_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_8_n_1 ;
  wire \add_ln700_102_reg_13185[2]_i_9_n_1 ;
  wire \add_ln700_102_reg_13185_reg[2]_i_2_n_2 ;
  wire \add_ln700_102_reg_13185_reg[2]_i_2_n_3 ;
  wire \add_ln700_102_reg_13185_reg[2]_i_2_n_4 ;
  wire \add_ln700_102_reg_13185_reg[2]_i_3_n_2 ;
  wire \add_ln700_102_reg_13185_reg[2]_i_3_n_3 ;
  wire \add_ln700_102_reg_13185_reg[2]_i_3_n_4 ;
  wire \add_ln700_102_reg_13185_reg[2]_i_4_n_3 ;
  wire \add_ln700_102_reg_13185_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_102_reg_13185_reg[2]_i_5_0 ;
  wire \add_ln700_102_reg_13185_reg[2]_i_5_n_2 ;
  wire \add_ln700_102_reg_13185_reg[2]_i_5_n_3 ;
  wire \add_ln700_102_reg_13185_reg[2]_i_5_n_4 ;
  wire \add_ln700_105_reg_13190[2]_i_10_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_11_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_12_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_13_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_14_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_15_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_16_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_17_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_18_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_19_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_20_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_21_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_22_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_23_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_24_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_25_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_26_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_27_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_28_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_29_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_30_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_31_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_32_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_33_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_34_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_35_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_6_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_7_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_8_n_1 ;
  wire \add_ln700_105_reg_13190[2]_i_9_n_1 ;
  wire [7:0]\add_ln700_105_reg_13190_reg[2]_i_2_0 ;
  wire \add_ln700_105_reg_13190_reg[2]_i_2_n_2 ;
  wire \add_ln700_105_reg_13190_reg[2]_i_2_n_3 ;
  wire \add_ln700_105_reg_13190_reg[2]_i_2_n_4 ;
  wire \add_ln700_105_reg_13190_reg[2]_i_3_n_2 ;
  wire \add_ln700_105_reg_13190_reg[2]_i_3_n_3 ;
  wire \add_ln700_105_reg_13190_reg[2]_i_3_n_4 ;
  wire \add_ln700_105_reg_13190_reg[2]_i_4_n_3 ;
  wire \add_ln700_105_reg_13190_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_105_reg_13190_reg[2]_i_5_0 ;
  wire \add_ln700_105_reg_13190_reg[2]_i_5_n_2 ;
  wire \add_ln700_105_reg_13190_reg[2]_i_5_n_3 ;
  wire \add_ln700_105_reg_13190_reg[2]_i_5_n_4 ;
  wire \add_ln700_110_reg_13195[2]_i_10_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_12_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_13_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_14_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_15_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_16_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_17_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_19_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_20_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_21_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_22_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_23_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_24_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_25_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_26_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_27_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_28_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_30_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_6_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_7_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_8_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_9_n_1 ;
  wire [0:0]\add_ln700_110_reg_13195_reg[2] ;
  wire [0:0]\add_ln700_110_reg_13195_reg[2]_0 ;
  wire [0:0]\add_ln700_110_reg_13195_reg[2]_1 ;
  wire \add_ln700_110_reg_13195_reg[2]_i_2_n_2 ;
  wire \add_ln700_110_reg_13195_reg[2]_i_2_n_3 ;
  wire \add_ln700_110_reg_13195_reg[2]_i_2_n_4 ;
  wire \add_ln700_110_reg_13195_reg[2]_i_3_n_2 ;
  wire \add_ln700_110_reg_13195_reg[2]_i_3_n_3 ;
  wire \add_ln700_110_reg_13195_reg[2]_i_3_n_4 ;
  wire \add_ln700_110_reg_13195_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_110_reg_13195_reg[2]_i_5_0 ;
  wire \add_ln700_110_reg_13195_reg[2]_i_5_n_2 ;
  wire \add_ln700_110_reg_13195_reg[2]_i_5_n_3 ;
  wire \add_ln700_110_reg_13195_reg[2]_i_5_n_4 ;
  wire \add_ln700_113_reg_13200[2]_i_10_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_11_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_12_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_13_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_14_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_15_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_16_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_17_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_18_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_19_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_20_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_21_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_22_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_23_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_24_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_25_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_26_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_27_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_28_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_29_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_30_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_31_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_32_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_33_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_34_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_35_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_6_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_7_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_8_n_1 ;
  wire \add_ln700_113_reg_13200[2]_i_9_n_1 ;
  wire \add_ln700_113_reg_13200_reg[2]_i_2_n_2 ;
  wire \add_ln700_113_reg_13200_reg[2]_i_2_n_3 ;
  wire \add_ln700_113_reg_13200_reg[2]_i_2_n_4 ;
  wire \add_ln700_113_reg_13200_reg[2]_i_3_n_2 ;
  wire \add_ln700_113_reg_13200_reg[2]_i_3_n_3 ;
  wire \add_ln700_113_reg_13200_reg[2]_i_3_n_4 ;
  wire \add_ln700_113_reg_13200_reg[2]_i_4_n_3 ;
  wire \add_ln700_113_reg_13200_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_113_reg_13200_reg[2]_i_5_0 ;
  wire \add_ln700_113_reg_13200_reg[2]_i_5_n_2 ;
  wire \add_ln700_113_reg_13200_reg[2]_i_5_n_3 ;
  wire \add_ln700_113_reg_13200_reg[2]_i_5_n_4 ;
  wire \add_ln700_117_reg_13205[2]_i_10_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_11_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_12_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_13_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_14_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_15_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_16_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_17_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_18_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_19_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_20_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_21_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_22_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_23_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_24_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_25_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_26_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_27_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_28_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_29_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_30_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_31_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_32_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_33_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_34_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_35_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_6_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_7_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_8_n_1 ;
  wire \add_ln700_117_reg_13205[2]_i_9_n_1 ;
  wire \add_ln700_117_reg_13205_reg[2]_i_2_n_2 ;
  wire \add_ln700_117_reg_13205_reg[2]_i_2_n_3 ;
  wire \add_ln700_117_reg_13205_reg[2]_i_2_n_4 ;
  wire \add_ln700_117_reg_13205_reg[2]_i_3_n_2 ;
  wire \add_ln700_117_reg_13205_reg[2]_i_3_n_3 ;
  wire \add_ln700_117_reg_13205_reg[2]_i_3_n_4 ;
  wire \add_ln700_117_reg_13205_reg[2]_i_4_n_3 ;
  wire \add_ln700_117_reg_13205_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_117_reg_13205_reg[2]_i_5_0 ;
  wire \add_ln700_117_reg_13205_reg[2]_i_5_n_2 ;
  wire \add_ln700_117_reg_13205_reg[2]_i_5_n_3 ;
  wire \add_ln700_117_reg_13205_reg[2]_i_5_n_4 ;
  wire \add_ln700_11_reg_13070[2]_i_10_n_1 ;
  wire \add_ln700_11_reg_13070[2]_i_11_n_1 ;
  wire \add_ln700_11_reg_13070[2]_i_18_n_1 ;
  wire \add_ln700_11_reg_13070[2]_i_21_n_1 ;
  wire \add_ln700_11_reg_13070[2]_i_22_n_1 ;
  wire \add_ln700_11_reg_13070[2]_i_23_n_1 ;
  wire \add_ln700_11_reg_13070[2]_i_26_n_1 ;
  wire \add_ln700_11_reg_13070[2]_i_27_n_1 ;
  wire \add_ln700_11_reg_13070[2]_i_6_n_1 ;
  wire \add_ln700_11_reg_13070[2]_i_7_n_1 ;
  wire [1:0]\add_ln700_11_reg_13070_reg[2] ;
  wire [1:0]\add_ln700_11_reg_13070_reg[2]_0 ;
  wire [1:0]\add_ln700_11_reg_13070_reg[2]_1 ;
  wire \add_ln700_11_reg_13070_reg[2]_i_2_n_2 ;
  wire \add_ln700_11_reg_13070_reg[2]_i_2_n_3 ;
  wire \add_ln700_11_reg_13070_reg[2]_i_2_n_4 ;
  wire \add_ln700_11_reg_13070_reg[2]_i_4_n_3 ;
  wire \add_ln700_11_reg_13070_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_11_reg_13070_reg[2]_i_5_0 ;
  wire \add_ln700_11_reg_13070_reg[2]_i_5_n_2 ;
  wire \add_ln700_11_reg_13070_reg[2]_i_5_n_3 ;
  wire \add_ln700_11_reg_13070_reg[2]_i_5_n_4 ;
  wire \add_ln700_120_reg_13210[2]_i_10_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_11_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_12_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_13_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_22_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_23_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_24_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_25_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_26_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_27_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_28_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_29_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_30_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_31_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_32_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_33_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_34_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_35_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_6_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_7_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_8_n_1 ;
  wire \add_ln700_120_reg_13210[2]_i_9_n_1 ;
  wire [0:0]\add_ln700_120_reg_13210_reg[2] ;
  wire \add_ln700_120_reg_13210_reg[2]_i_2_n_2 ;
  wire \add_ln700_120_reg_13210_reg[2]_i_2_n_3 ;
  wire \add_ln700_120_reg_13210_reg[2]_i_2_n_4 ;
  wire \add_ln700_120_reg_13210_reg[2]_i_4_n_3 ;
  wire \add_ln700_120_reg_13210_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_120_reg_13210_reg[2]_i_5_0 ;
  wire \add_ln700_120_reg_13210_reg[2]_i_5_n_2 ;
  wire \add_ln700_120_reg_13210_reg[2]_i_5_n_3 ;
  wire \add_ln700_120_reg_13210_reg[2]_i_5_n_4 ;
  wire \add_ln700_128_reg_13215[2]_i_10_n_1 ;
  wire \add_ln700_128_reg_13215[2]_i_11_n_1 ;
  wire \add_ln700_128_reg_13215[2]_i_12_n_1 ;
  wire \add_ln700_128_reg_13215[2]_i_15_n_1 ;
  wire \add_ln700_128_reg_13215[2]_i_4_n_1 ;
  wire \add_ln700_128_reg_13215[2]_i_5_n_1 ;
  wire \add_ln700_128_reg_13215[2]_i_6_n_1 ;
  wire \add_ln700_128_reg_13215[2]_i_9_n_1 ;
  wire \add_ln700_128_reg_13215_reg[1] ;
  wire [1:0]\add_ln700_128_reg_13215_reg[2] ;
  wire [1:0]\add_ln700_128_reg_13215_reg[2]_0 ;
  wire \add_ln700_128_reg_13215_reg[2]_i_2_n_2 ;
  wire \add_ln700_128_reg_13215_reg[2]_i_2_n_3 ;
  wire \add_ln700_128_reg_13215_reg[2]_i_2_n_4 ;
  wire \add_ln700_128_reg_13215_reg[2]_i_3_n_2 ;
  wire \add_ln700_128_reg_13215_reg[2]_i_3_n_3 ;
  wire \add_ln700_128_reg_13215_reg[2]_i_3_n_4 ;
  wire \add_ln700_131_reg_13220[2]_i_10_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_11_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_12_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_13_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_14_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_16_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_17_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_18_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_19_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_20_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_23_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_24_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_25_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_26_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_27_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_29_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_30_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_6_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_7_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_8_n_1 ;
  wire [0:0]\add_ln700_131_reg_13220_reg[2] ;
  wire [0:0]\add_ln700_131_reg_13220_reg[2]_0 ;
  wire [1:0]\add_ln700_131_reg_13220_reg[2]_1 ;
  wire [0:0]\add_ln700_131_reg_13220_reg[2]_2 ;
  wire \add_ln700_131_reg_13220_reg[2]_i_2_n_3 ;
  wire \add_ln700_131_reg_13220_reg[2]_i_2_n_4 ;
  wire \add_ln700_131_reg_13220_reg[2]_i_3_n_2 ;
  wire \add_ln700_131_reg_13220_reg[2]_i_3_n_3 ;
  wire \add_ln700_131_reg_13220_reg[2]_i_3_n_4 ;
  wire \add_ln700_131_reg_13220_reg[2]_i_4_n_2 ;
  wire \add_ln700_131_reg_13220_reg[2]_i_4_n_3 ;
  wire \add_ln700_131_reg_13220_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_131_reg_13220_reg[2]_i_5_0 ;
  wire \add_ln700_131_reg_13220_reg[2]_i_5_n_2 ;
  wire \add_ln700_131_reg_13220_reg[2]_i_5_n_3 ;
  wire \add_ln700_131_reg_13220_reg[2]_i_5_n_4 ;
  wire \add_ln700_135_reg_13225[2]_i_10_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_11_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_12_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_13_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_14_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_16_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_17_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_18_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_19_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_20_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_21_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_23_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_24_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_25_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_26_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_27_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_28_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_30_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_31_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_6_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_7_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_8_n_1 ;
  wire [0:0]\add_ln700_135_reg_13225_reg[2] ;
  wire [0:0]\add_ln700_135_reg_13225_reg[2]_0 ;
  wire [0:0]\add_ln700_135_reg_13225_reg[2]_1 ;
  wire [0:0]\add_ln700_135_reg_13225_reg[2]_2 ;
  wire \add_ln700_135_reg_13225_reg[2]_i_2_n_3 ;
  wire \add_ln700_135_reg_13225_reg[2]_i_2_n_4 ;
  wire \add_ln700_135_reg_13225_reg[2]_i_3_n_2 ;
  wire \add_ln700_135_reg_13225_reg[2]_i_3_n_3 ;
  wire \add_ln700_135_reg_13225_reg[2]_i_3_n_4 ;
  wire \add_ln700_135_reg_13225_reg[2]_i_4_n_2 ;
  wire \add_ln700_135_reg_13225_reg[2]_i_4_n_3 ;
  wire \add_ln700_135_reg_13225_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_135_reg_13225_reg[2]_i_5_0 ;
  wire \add_ln700_135_reg_13225_reg[2]_i_5_n_2 ;
  wire \add_ln700_135_reg_13225_reg[2]_i_5_n_3 ;
  wire \add_ln700_135_reg_13225_reg[2]_i_5_n_4 ;
  wire \add_ln700_138_reg_13230[2]_i_10_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_11_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_12_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_13_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_14_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_16_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_17_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_18_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_19_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_20_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_21_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_23_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_24_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_25_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_26_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_27_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_28_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_30_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_31_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_6_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_7_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_8_n_1 ;
  wire [0:0]\add_ln700_138_reg_13230_reg[2] ;
  wire [0:0]\add_ln700_138_reg_13230_reg[2]_0 ;
  wire [0:0]\add_ln700_138_reg_13230_reg[2]_1 ;
  wire [0:0]\add_ln700_138_reg_13230_reg[2]_2 ;
  wire \add_ln700_138_reg_13230_reg[2]_i_2_0 ;
  wire \add_ln700_138_reg_13230_reg[2]_i_2_n_3 ;
  wire \add_ln700_138_reg_13230_reg[2]_i_2_n_4 ;
  wire \add_ln700_138_reg_13230_reg[2]_i_3_0 ;
  wire \add_ln700_138_reg_13230_reg[2]_i_3_1 ;
  wire \add_ln700_138_reg_13230_reg[2]_i_3_n_2 ;
  wire \add_ln700_138_reg_13230_reg[2]_i_3_n_3 ;
  wire \add_ln700_138_reg_13230_reg[2]_i_3_n_4 ;
  wire \add_ln700_138_reg_13230_reg[2]_i_4_n_2 ;
  wire \add_ln700_138_reg_13230_reg[2]_i_4_n_3 ;
  wire \add_ln700_138_reg_13230_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_138_reg_13230_reg[2]_i_5_0 ;
  wire \add_ln700_138_reg_13230_reg[2]_i_5_n_2 ;
  wire \add_ln700_138_reg_13230_reg[2]_i_5_n_3 ;
  wire \add_ln700_138_reg_13230_reg[2]_i_5_n_4 ;
  wire \add_ln700_143_reg_13235[2]_i_10_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_11_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_12_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_13_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_14_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_16_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_17_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_18_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_19_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_20_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_22_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_23_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_24_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_25_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_26_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_27_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_28_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_30_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_6_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_7_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_8_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_9_n_1 ;
  wire [0:0]\add_ln700_143_reg_13235_reg[2] ;
  wire [0:0]\add_ln700_143_reg_13235_reg[2]_0 ;
  wire [0:0]\add_ln700_143_reg_13235_reg[2]_1 ;
  wire \add_ln700_143_reg_13235_reg[2]_i_2_n_4 ;
  wire \add_ln700_143_reg_13235_reg[2]_i_3_n_2 ;
  wire \add_ln700_143_reg_13235_reg[2]_i_3_n_3 ;
  wire \add_ln700_143_reg_13235_reg[2]_i_3_n_4 ;
  wire \add_ln700_143_reg_13235_reg[2]_i_4_n_2 ;
  wire \add_ln700_143_reg_13235_reg[2]_i_4_n_3 ;
  wire \add_ln700_143_reg_13235_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_143_reg_13235_reg[2]_i_5_0 ;
  wire \add_ln700_143_reg_13235_reg[2]_i_5_n_2 ;
  wire \add_ln700_143_reg_13235_reg[2]_i_5_n_3 ;
  wire \add_ln700_143_reg_13235_reg[2]_i_5_n_4 ;
  wire \add_ln700_146_reg_13240[2]_i_10_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_11_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_12_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_13_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_14_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_15_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_16_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_17_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_18_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_19_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_20_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_21_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_22_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_23_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_24_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_26_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_27_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_28_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_29_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_30_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_31_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_32_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_33_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_34_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_6_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_7_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_8_n_1 ;
  wire \add_ln700_146_reg_13240[2]_i_9_n_1 ;
  wire [0:0]\add_ln700_146_reg_13240_reg[2] ;
  wire \add_ln700_146_reg_13240_reg[2]_i_2_n_3 ;
  wire \add_ln700_146_reg_13240_reg[2]_i_2_n_4 ;
  wire \add_ln700_146_reg_13240_reg[2]_i_3_n_2 ;
  wire \add_ln700_146_reg_13240_reg[2]_i_3_n_3 ;
  wire \add_ln700_146_reg_13240_reg[2]_i_3_n_4 ;
  wire \add_ln700_146_reg_13240_reg[2]_i_4_n_2 ;
  wire \add_ln700_146_reg_13240_reg[2]_i_4_n_3 ;
  wire \add_ln700_146_reg_13240_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_146_reg_13240_reg[2]_i_5_0 ;
  wire \add_ln700_146_reg_13240_reg[2]_i_5_n_2 ;
  wire \add_ln700_146_reg_13240_reg[2]_i_5_n_3 ;
  wire \add_ln700_146_reg_13240_reg[2]_i_5_n_4 ;
  wire \add_ln700_150_reg_13245[2]_i_10_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_11_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_12_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_13_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_14_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_15_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_16_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_17_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_18_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_19_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_20_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_21_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_22_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_23_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_24_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_25_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_26_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_27_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_28_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_29_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_30_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_31_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_32_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_33_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_34_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_35_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_6_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_7_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_8_n_1 ;
  wire \add_ln700_150_reg_13245[2]_i_9_n_1 ;
  wire \add_ln700_150_reg_13245_reg[2]_i_2_0 ;
  wire \add_ln700_150_reg_13245_reg[2]_i_2_n_3 ;
  wire \add_ln700_150_reg_13245_reg[2]_i_2_n_4 ;
  wire \add_ln700_150_reg_13245_reg[2]_i_3_n_2 ;
  wire \add_ln700_150_reg_13245_reg[2]_i_3_n_3 ;
  wire \add_ln700_150_reg_13245_reg[2]_i_3_n_4 ;
  wire \add_ln700_150_reg_13245_reg[2]_i_4_n_2 ;
  wire \add_ln700_150_reg_13245_reg[2]_i_4_n_3 ;
  wire \add_ln700_150_reg_13245_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_150_reg_13245_reg[2]_i_5_0 ;
  wire \add_ln700_150_reg_13245_reg[2]_i_5_n_2 ;
  wire \add_ln700_150_reg_13245_reg[2]_i_5_n_3 ;
  wire \add_ln700_150_reg_13245_reg[2]_i_5_n_4 ;
  wire \add_ln700_153_reg_13250[2]_i_10_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_11_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_12_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_13_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_14_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_15_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_16_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_17_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_18_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_19_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_20_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_21_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_22_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_23_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_24_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_25_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_26_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_27_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_28_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_29_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_30_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_31_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_32_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_33_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_34_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_35_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_6_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_7_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_8_n_1 ;
  wire \add_ln700_153_reg_13250[2]_i_9_n_1 ;
  wire \add_ln700_153_reg_13250_reg[2]_i_2_n_3 ;
  wire \add_ln700_153_reg_13250_reg[2]_i_2_n_4 ;
  wire \add_ln700_153_reg_13250_reg[2]_i_3_n_2 ;
  wire \add_ln700_153_reg_13250_reg[2]_i_3_n_3 ;
  wire \add_ln700_153_reg_13250_reg[2]_i_3_n_4 ;
  wire \add_ln700_153_reg_13250_reg[2]_i_4_n_2 ;
  wire \add_ln700_153_reg_13250_reg[2]_i_4_n_3 ;
  wire \add_ln700_153_reg_13250_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_153_reg_13250_reg[2]_i_5_0 ;
  wire \add_ln700_153_reg_13250_reg[2]_i_5_n_2 ;
  wire \add_ln700_153_reg_13250_reg[2]_i_5_n_3 ;
  wire \add_ln700_153_reg_13250_reg[2]_i_5_n_4 ;
  wire \add_ln700_159_reg_13255[2]_i_10_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_11_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_12_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_13_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_14_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_16_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_17_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_18_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_19_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_20_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_21_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_22_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_23_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_24_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_25_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_26_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_27_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_28_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_29_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_31_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_6_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_7_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_8_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_9_n_1 ;
  wire [0:0]\add_ln700_159_reg_13255_reg[2] ;
  wire [0:0]\add_ln700_159_reg_13255_reg[2]_0 ;
  wire \add_ln700_159_reg_13255_reg[2]_i_2_0 ;
  wire \add_ln700_159_reg_13255_reg[2]_i_2_1 ;
  wire \add_ln700_159_reg_13255_reg[2]_i_2_n_4 ;
  wire \add_ln700_159_reg_13255_reg[2]_i_3_n_2 ;
  wire \add_ln700_159_reg_13255_reg[2]_i_3_n_3 ;
  wire \add_ln700_159_reg_13255_reg[2]_i_3_n_4 ;
  wire \add_ln700_159_reg_13255_reg[2]_i_4_n_2 ;
  wire \add_ln700_159_reg_13255_reg[2]_i_4_n_3 ;
  wire \add_ln700_159_reg_13255_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_159_reg_13255_reg[2]_i_5_0 ;
  wire \add_ln700_159_reg_13255_reg[2]_i_5_n_2 ;
  wire \add_ln700_159_reg_13255_reg[2]_i_5_n_3 ;
  wire \add_ln700_159_reg_13255_reg[2]_i_5_n_4 ;
  wire \add_ln700_162_reg_13260[2]_i_10_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_11_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_12_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_13_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_14_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_15_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_16_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_17_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_18_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_19_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_20_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_21_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_22_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_23_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_24_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_26_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_27_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_28_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_29_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_30_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_31_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_32_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_33_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_34_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_6_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_7_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_8_n_1 ;
  wire \add_ln700_162_reg_13260[2]_i_9_n_1 ;
  wire [0:0]\add_ln700_162_reg_13260_reg[2] ;
  wire \add_ln700_162_reg_13260_reg[2]_i_2_n_3 ;
  wire \add_ln700_162_reg_13260_reg[2]_i_2_n_4 ;
  wire \add_ln700_162_reg_13260_reg[2]_i_3_n_2 ;
  wire \add_ln700_162_reg_13260_reg[2]_i_3_n_3 ;
  wire \add_ln700_162_reg_13260_reg[2]_i_3_n_4 ;
  wire \add_ln700_162_reg_13260_reg[2]_i_4_n_2 ;
  wire \add_ln700_162_reg_13260_reg[2]_i_4_n_3 ;
  wire \add_ln700_162_reg_13260_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_162_reg_13260_reg[2]_i_5_0 ;
  wire \add_ln700_162_reg_13260_reg[2]_i_5_n_2 ;
  wire \add_ln700_162_reg_13260_reg[2]_i_5_n_3 ;
  wire \add_ln700_162_reg_13260_reg[2]_i_5_n_4 ;
  wire \add_ln700_166_reg_13265[2]_i_10_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_11_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_12_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_13_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_14_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_15_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_16_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_17_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_18_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_19_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_20_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_21_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_22_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_23_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_24_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_25_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_26_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_27_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_28_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_29_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_30_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_31_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_32_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_33_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_34_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_35_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_6_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_7_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_8_n_1 ;
  wire \add_ln700_166_reg_13265[2]_i_9_n_1 ;
  wire \add_ln700_166_reg_13265_reg[2]_i_2_n_3 ;
  wire \add_ln700_166_reg_13265_reg[2]_i_2_n_4 ;
  wire \add_ln700_166_reg_13265_reg[2]_i_3_n_2 ;
  wire \add_ln700_166_reg_13265_reg[2]_i_3_n_3 ;
  wire \add_ln700_166_reg_13265_reg[2]_i_3_n_4 ;
  wire \add_ln700_166_reg_13265_reg[2]_i_4_n_2 ;
  wire \add_ln700_166_reg_13265_reg[2]_i_4_n_3 ;
  wire \add_ln700_166_reg_13265_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_166_reg_13265_reg[2]_i_5_0 ;
  wire \add_ln700_166_reg_13265_reg[2]_i_5_n_2 ;
  wire \add_ln700_166_reg_13265_reg[2]_i_5_n_3 ;
  wire \add_ln700_166_reg_13265_reg[2]_i_5_n_4 ;
  wire \add_ln700_169_reg_13270[2]_i_10_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_11_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_12_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_13_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_14_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_15_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_16_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_17_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_18_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_19_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_20_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_21_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_22_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_23_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_24_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_25_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_26_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_27_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_28_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_29_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_30_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_31_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_32_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_33_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_34_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_35_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_6_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_7_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_8_n_1 ;
  wire \add_ln700_169_reg_13270[2]_i_9_n_1 ;
  wire \add_ln700_169_reg_13270_reg[2]_i_2_n_3 ;
  wire \add_ln700_169_reg_13270_reg[2]_i_2_n_4 ;
  wire \add_ln700_169_reg_13270_reg[2]_i_3_n_2 ;
  wire \add_ln700_169_reg_13270_reg[2]_i_3_n_3 ;
  wire \add_ln700_169_reg_13270_reg[2]_i_3_n_4 ;
  wire \add_ln700_169_reg_13270_reg[2]_i_4_n_2 ;
  wire \add_ln700_169_reg_13270_reg[2]_i_4_n_3 ;
  wire \add_ln700_169_reg_13270_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_169_reg_13270_reg[2]_i_5_0 ;
  wire \add_ln700_169_reg_13270_reg[2]_i_5_n_2 ;
  wire \add_ln700_169_reg_13270_reg[2]_i_5_n_3 ;
  wire \add_ln700_169_reg_13270_reg[2]_i_5_n_4 ;
  wire \add_ln700_16_reg_13075[2]_i_11_n_1 ;
  wire \add_ln700_16_reg_13075[2]_i_12_n_1 ;
  wire \add_ln700_16_reg_13075[2]_i_13_n_1 ;
  wire \add_ln700_16_reg_13075[2]_i_15_n_1 ;
  wire \add_ln700_16_reg_13075[2]_i_17_n_1 ;
  wire \add_ln700_16_reg_13075[2]_i_18_n_1 ;
  wire \add_ln700_16_reg_13075[2]_i_20_n_1 ;
  wire \add_ln700_16_reg_13075[2]_i_21_n_1 ;
  wire \add_ln700_16_reg_13075[2]_i_22_n_1 ;
  wire \add_ln700_16_reg_13075[2]_i_24_n_1 ;
  wire \add_ln700_16_reg_13075[2]_i_26_n_1 ;
  wire \add_ln700_16_reg_13075[2]_i_6_n_1 ;
  wire \add_ln700_16_reg_13075[2]_i_7_n_1 ;
  wire \add_ln700_16_reg_13075[2]_i_9_n_1 ;
  wire [1:0]\add_ln700_16_reg_13075_reg[2] ;
  wire [1:0]\add_ln700_16_reg_13075_reg[2]_0 ;
  wire [0:0]\add_ln700_16_reg_13075_reg[2]_1 ;
  wire [1:0]\add_ln700_16_reg_13075_reg[2]_2 ;
  wire \add_ln700_16_reg_13075_reg[2]_i_2_n_2 ;
  wire \add_ln700_16_reg_13075_reg[2]_i_2_n_3 ;
  wire \add_ln700_16_reg_13075_reg[2]_i_2_n_4 ;
  wire \add_ln700_16_reg_13075_reg[2]_i_3_n_2 ;
  wire \add_ln700_16_reg_13075_reg[2]_i_3_n_3 ;
  wire \add_ln700_16_reg_13075_reg[2]_i_3_n_4 ;
  wire \add_ln700_16_reg_13075_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_16_reg_13075_reg[2]_i_5_0 ;
  wire \add_ln700_16_reg_13075_reg[2]_i_5_n_2 ;
  wire \add_ln700_16_reg_13075_reg[2]_i_5_n_3 ;
  wire \add_ln700_16_reg_13075_reg[2]_i_5_n_4 ;
  wire \add_ln700_174_reg_13275[2]_i_10_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_11_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_12_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_13_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_14_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_16_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_17_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_18_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_19_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_20_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_21_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_22_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_23_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_24_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_25_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_26_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_27_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_28_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_29_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_31_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_6_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_7_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_8_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_9_n_1 ;
  wire [0:0]\add_ln700_174_reg_13275_reg[2] ;
  wire [0:0]\add_ln700_174_reg_13275_reg[2]_0 ;
  wire \add_ln700_174_reg_13275_reg[2]_i_2_n_4 ;
  wire \add_ln700_174_reg_13275_reg[2]_i_3_n_2 ;
  wire \add_ln700_174_reg_13275_reg[2]_i_3_n_3 ;
  wire \add_ln700_174_reg_13275_reg[2]_i_3_n_4 ;
  wire \add_ln700_174_reg_13275_reg[2]_i_4_n_2 ;
  wire \add_ln700_174_reg_13275_reg[2]_i_4_n_3 ;
  wire \add_ln700_174_reg_13275_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_174_reg_13275_reg[2]_i_5_0 ;
  wire \add_ln700_174_reg_13275_reg[2]_i_5_n_2 ;
  wire \add_ln700_174_reg_13275_reg[2]_i_5_n_3 ;
  wire \add_ln700_174_reg_13275_reg[2]_i_5_n_4 ;
  wire \add_ln700_177_reg_13280[2]_i_10_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_11_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_12_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_13_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_14_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_15_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_16_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_17_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_18_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_19_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_20_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_21_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_22_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_23_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_24_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_26_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_27_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_28_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_29_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_30_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_31_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_32_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_33_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_34_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_6_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_7_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_8_n_1 ;
  wire \add_ln700_177_reg_13280[2]_i_9_n_1 ;
  wire [0:0]\add_ln700_177_reg_13280_reg[2] ;
  wire \add_ln700_177_reg_13280_reg[2]_i_2_n_3 ;
  wire \add_ln700_177_reg_13280_reg[2]_i_2_n_4 ;
  wire \add_ln700_177_reg_13280_reg[2]_i_3_n_2 ;
  wire \add_ln700_177_reg_13280_reg[2]_i_3_n_3 ;
  wire \add_ln700_177_reg_13280_reg[2]_i_3_n_4 ;
  wire \add_ln700_177_reg_13280_reg[2]_i_4_n_2 ;
  wire \add_ln700_177_reg_13280_reg[2]_i_4_n_3 ;
  wire \add_ln700_177_reg_13280_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_177_reg_13280_reg[2]_i_5_0 ;
  wire \add_ln700_177_reg_13280_reg[2]_i_5_n_2 ;
  wire \add_ln700_177_reg_13280_reg[2]_i_5_n_3 ;
  wire \add_ln700_177_reg_13280_reg[2]_i_5_n_4 ;
  wire \add_ln700_181_reg_13285[2]_i_10_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_11_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_12_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_13_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_14_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_15_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_16_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_17_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_18_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_19_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_20_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_21_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_22_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_23_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_24_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_25_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_26_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_27_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_28_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_29_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_30_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_31_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_32_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_33_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_34_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_35_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_6_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_7_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_8_n_1 ;
  wire \add_ln700_181_reg_13285[2]_i_9_n_1 ;
  wire \add_ln700_181_reg_13285_reg[2]_i_2_n_3 ;
  wire \add_ln700_181_reg_13285_reg[2]_i_2_n_4 ;
  wire \add_ln700_181_reg_13285_reg[2]_i_3_n_2 ;
  wire \add_ln700_181_reg_13285_reg[2]_i_3_n_3 ;
  wire \add_ln700_181_reg_13285_reg[2]_i_3_n_4 ;
  wire \add_ln700_181_reg_13285_reg[2]_i_4_n_2 ;
  wire \add_ln700_181_reg_13285_reg[2]_i_4_n_3 ;
  wire \add_ln700_181_reg_13285_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_181_reg_13285_reg[2]_i_5_0 ;
  wire \add_ln700_181_reg_13285_reg[2]_i_5_n_2 ;
  wire \add_ln700_181_reg_13285_reg[2]_i_5_n_3 ;
  wire \add_ln700_181_reg_13285_reg[2]_i_5_n_4 ;
  wire \add_ln700_184_reg_13290[2]_i_10_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_11_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_12_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_13_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_14_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_15_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_16_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_17_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_18_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_19_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_20_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_21_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_22_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_23_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_24_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_25_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_26_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_27_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_28_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_29_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_30_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_31_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_32_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_33_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_34_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_35_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_6_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_7_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_8_n_1 ;
  wire \add_ln700_184_reg_13290[2]_i_9_n_1 ;
  wire \add_ln700_184_reg_13290_reg[2]_i_2_n_3 ;
  wire \add_ln700_184_reg_13290_reg[2]_i_2_n_4 ;
  wire \add_ln700_184_reg_13290_reg[2]_i_3_n_2 ;
  wire \add_ln700_184_reg_13290_reg[2]_i_3_n_3 ;
  wire \add_ln700_184_reg_13290_reg[2]_i_3_n_4 ;
  wire \add_ln700_184_reg_13290_reg[2]_i_4_n_2 ;
  wire \add_ln700_184_reg_13290_reg[2]_i_4_n_3 ;
  wire \add_ln700_184_reg_13290_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_184_reg_13290_reg[2]_i_5_0 ;
  wire \add_ln700_184_reg_13290_reg[2]_i_5_n_2 ;
  wire \add_ln700_184_reg_13290_reg[2]_i_5_n_3 ;
  wire \add_ln700_184_reg_13290_reg[2]_i_5_n_4 ;
  wire \add_ln700_191_reg_13295[2]_i_10_n_1 ;
  wire \add_ln700_191_reg_13295[2]_i_11_n_1 ;
  wire \add_ln700_191_reg_13295[2]_i_12_n_1 ;
  wire \add_ln700_191_reg_13295[2]_i_13_n_1 ;
  wire \add_ln700_191_reg_13295[2]_i_14_n_1 ;
  wire \add_ln700_191_reg_13295[2]_i_15_n_1 ;
  wire \add_ln700_191_reg_13295[2]_i_16_n_1 ;
  wire \add_ln700_191_reg_13295[2]_i_17_n_1 ;
  wire \add_ln700_191_reg_13295[2]_i_18_n_1 ;
  wire \add_ln700_191_reg_13295[2]_i_19_n_1 ;
  wire \add_ln700_191_reg_13295[2]_i_20_n_1 ;
  wire \add_ln700_191_reg_13295[2]_i_21_n_1 ;
  wire \add_ln700_191_reg_13295[2]_i_24_n_1 ;
  wire \add_ln700_191_reg_13295[2]_i_5_n_1 ;
  wire \add_ln700_191_reg_13295[2]_i_6_n_1 ;
  wire \add_ln700_191_reg_13295[2]_i_7_n_1 ;
  wire \add_ln700_191_reg_13295_reg[0] ;
  wire \add_ln700_191_reg_13295_reg[0]_0 ;
  wire [1:0]\add_ln700_191_reg_13295_reg[2] ;
  wire [1:0]\add_ln700_191_reg_13295_reg[2]_0 ;
  wire \add_ln700_191_reg_13295_reg[2]_i_2_n_2 ;
  wire \add_ln700_191_reg_13295_reg[2]_i_2_n_3 ;
  wire \add_ln700_191_reg_13295_reg[2]_i_2_n_4 ;
  wire \add_ln700_191_reg_13295_reg[2]_i_3_n_2 ;
  wire \add_ln700_191_reg_13295_reg[2]_i_3_n_3 ;
  wire \add_ln700_191_reg_13295_reg[2]_i_3_n_4 ;
  wire \add_ln700_191_reg_13295_reg[2]_i_4_n_2 ;
  wire \add_ln700_191_reg_13295_reg[2]_i_4_n_3 ;
  wire \add_ln700_191_reg_13295_reg[2]_i_4_n_4 ;
  wire \add_ln700_194_reg_13300[2]_i_10_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_11_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_12_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_13_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_14_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_16_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_17_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_18_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_19_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_20_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_23_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_24_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_25_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_26_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_27_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_29_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_30_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_6_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_7_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_8_n_1 ;
  wire [0:0]\add_ln700_194_reg_13300_reg[2] ;
  wire [0:0]\add_ln700_194_reg_13300_reg[2]_0 ;
  wire [1:0]\add_ln700_194_reg_13300_reg[2]_1 ;
  wire [0:0]\add_ln700_194_reg_13300_reg[2]_2 ;
  wire \add_ln700_194_reg_13300_reg[2]_i_2_n_3 ;
  wire \add_ln700_194_reg_13300_reg[2]_i_2_n_4 ;
  wire \add_ln700_194_reg_13300_reg[2]_i_3_n_2 ;
  wire \add_ln700_194_reg_13300_reg[2]_i_3_n_3 ;
  wire \add_ln700_194_reg_13300_reg[2]_i_3_n_4 ;
  wire \add_ln700_194_reg_13300_reg[2]_i_4_n_2 ;
  wire \add_ln700_194_reg_13300_reg[2]_i_4_n_3 ;
  wire \add_ln700_194_reg_13300_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_194_reg_13300_reg[2]_i_5_0 ;
  wire \add_ln700_194_reg_13300_reg[2]_i_5_n_2 ;
  wire \add_ln700_194_reg_13300_reg[2]_i_5_n_3 ;
  wire \add_ln700_194_reg_13300_reg[2]_i_5_n_4 ;
  wire \add_ln700_198_reg_13305[2]_i_10_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_11_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_12_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_13_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_14_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_16_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_17_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_18_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_19_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_20_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_21_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_23_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_24_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_25_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_26_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_27_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_28_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_30_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_31_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_6_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_7_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_8_n_1 ;
  wire [0:0]\add_ln700_198_reg_13305_reg[2] ;
  wire [0:0]\add_ln700_198_reg_13305_reg[2]_0 ;
  wire [0:0]\add_ln700_198_reg_13305_reg[2]_1 ;
  wire [0:0]\add_ln700_198_reg_13305_reg[2]_2 ;
  wire \add_ln700_198_reg_13305_reg[2]_i_2_n_3 ;
  wire \add_ln700_198_reg_13305_reg[2]_i_2_n_4 ;
  wire \add_ln700_198_reg_13305_reg[2]_i_3_n_2 ;
  wire \add_ln700_198_reg_13305_reg[2]_i_3_n_3 ;
  wire \add_ln700_198_reg_13305_reg[2]_i_3_n_4 ;
  wire \add_ln700_198_reg_13305_reg[2]_i_4_n_2 ;
  wire \add_ln700_198_reg_13305_reg[2]_i_4_n_3 ;
  wire \add_ln700_198_reg_13305_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_198_reg_13305_reg[2]_i_5_0 ;
  wire \add_ln700_198_reg_13305_reg[2]_i_5_n_2 ;
  wire \add_ln700_198_reg_13305_reg[2]_i_5_n_3 ;
  wire \add_ln700_198_reg_13305_reg[2]_i_5_n_4 ;
  wire \add_ln700_19_reg_13080[2]_i_10_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_11_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_12_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_13_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_14_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_15_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_17_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_18_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_19_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_20_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_21_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_23_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_24_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_25_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_26_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_27_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_29_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_30_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_31_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_6_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_7_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_8_n_1 ;
  wire [0:0]\add_ln700_19_reg_13080_reg[2] ;
  wire [0:0]\add_ln700_19_reg_13080_reg[2]_0 ;
  wire [0:0]\add_ln700_19_reg_13080_reg[2]_1 ;
  wire [0:0]\add_ln700_19_reg_13080_reg[2]_2 ;
  wire \add_ln700_19_reg_13080_reg[2]_i_2_n_2 ;
  wire \add_ln700_19_reg_13080_reg[2]_i_2_n_3 ;
  wire \add_ln700_19_reg_13080_reg[2]_i_2_n_4 ;
  wire \add_ln700_19_reg_13080_reg[2]_i_3_n_2 ;
  wire \add_ln700_19_reg_13080_reg[2]_i_3_n_3 ;
  wire \add_ln700_19_reg_13080_reg[2]_i_3_n_4 ;
  wire \add_ln700_19_reg_13080_reg[2]_i_4_n_3 ;
  wire \add_ln700_19_reg_13080_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_19_reg_13080_reg[2]_i_5_0 ;
  wire \add_ln700_19_reg_13080_reg[2]_i_5_n_2 ;
  wire \add_ln700_19_reg_13080_reg[2]_i_5_n_3 ;
  wire \add_ln700_19_reg_13080_reg[2]_i_5_n_4 ;
  wire \add_ln700_201_reg_13310[2]_i_10_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_11_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_12_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_13_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_14_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_16_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_17_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_18_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_19_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_20_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_21_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_23_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_24_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_25_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_26_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_27_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_28_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_30_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_31_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_6_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_7_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_8_n_1 ;
  wire [0:0]\add_ln700_201_reg_13310_reg[2] ;
  wire [0:0]\add_ln700_201_reg_13310_reg[2]_0 ;
  wire [0:0]\add_ln700_201_reg_13310_reg[2]_1 ;
  wire [0:0]\add_ln700_201_reg_13310_reg[2]_2 ;
  wire \add_ln700_201_reg_13310_reg[2]_i_2_n_3 ;
  wire \add_ln700_201_reg_13310_reg[2]_i_2_n_4 ;
  wire \add_ln700_201_reg_13310_reg[2]_i_3_n_2 ;
  wire \add_ln700_201_reg_13310_reg[2]_i_3_n_3 ;
  wire \add_ln700_201_reg_13310_reg[2]_i_3_n_4 ;
  wire \add_ln700_201_reg_13310_reg[2]_i_4_n_2 ;
  wire \add_ln700_201_reg_13310_reg[2]_i_4_n_3 ;
  wire \add_ln700_201_reg_13310_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_201_reg_13310_reg[2]_i_5_0 ;
  wire \add_ln700_201_reg_13310_reg[2]_i_5_n_2 ;
  wire \add_ln700_201_reg_13310_reg[2]_i_5_n_3 ;
  wire \add_ln700_201_reg_13310_reg[2]_i_5_n_4 ;
  wire \add_ln700_206_reg_13315[2]_i_10_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_11_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_12_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_13_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_14_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_16_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_17_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_18_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_19_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_20_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_22_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_23_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_24_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_25_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_26_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_27_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_28_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_30_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_6_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_7_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_8_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_9_n_1 ;
  wire [0:0]\add_ln700_206_reg_13315_reg[2] ;
  wire [0:0]\add_ln700_206_reg_13315_reg[2]_0 ;
  wire [0:0]\add_ln700_206_reg_13315_reg[2]_1 ;
  wire \add_ln700_206_reg_13315_reg[2]_i_2_n_4 ;
  wire \add_ln700_206_reg_13315_reg[2]_i_3_n_2 ;
  wire \add_ln700_206_reg_13315_reg[2]_i_3_n_3 ;
  wire \add_ln700_206_reg_13315_reg[2]_i_3_n_4 ;
  wire \add_ln700_206_reg_13315_reg[2]_i_4_n_2 ;
  wire \add_ln700_206_reg_13315_reg[2]_i_4_n_3 ;
  wire \add_ln700_206_reg_13315_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_206_reg_13315_reg[2]_i_5_0 ;
  wire \add_ln700_206_reg_13315_reg[2]_i_5_n_2 ;
  wire \add_ln700_206_reg_13315_reg[2]_i_5_n_3 ;
  wire \add_ln700_206_reg_13315_reg[2]_i_5_n_4 ;
  wire \add_ln700_209_reg_13320[2]_i_10_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_11_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_12_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_13_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_14_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_15_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_16_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_17_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_18_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_19_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_20_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_21_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_22_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_23_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_24_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_26_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_27_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_28_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_29_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_30_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_31_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_32_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_33_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_34_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_6_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_7_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_8_n_1 ;
  wire \add_ln700_209_reg_13320[2]_i_9_n_1 ;
  wire [0:0]\add_ln700_209_reg_13320_reg[2] ;
  wire \add_ln700_209_reg_13320_reg[2]_i_2_n_3 ;
  wire \add_ln700_209_reg_13320_reg[2]_i_2_n_4 ;
  wire \add_ln700_209_reg_13320_reg[2]_i_3_n_2 ;
  wire \add_ln700_209_reg_13320_reg[2]_i_3_n_3 ;
  wire \add_ln700_209_reg_13320_reg[2]_i_3_n_4 ;
  wire \add_ln700_209_reg_13320_reg[2]_i_4_n_2 ;
  wire \add_ln700_209_reg_13320_reg[2]_i_4_n_3 ;
  wire \add_ln700_209_reg_13320_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_209_reg_13320_reg[2]_i_5_0 ;
  wire \add_ln700_209_reg_13320_reg[2]_i_5_n_2 ;
  wire \add_ln700_209_reg_13320_reg[2]_i_5_n_3 ;
  wire \add_ln700_209_reg_13320_reg[2]_i_5_n_4 ;
  wire \add_ln700_213_reg_13325[2]_i_10_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_11_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_12_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_13_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_14_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_15_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_16_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_17_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_18_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_19_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_20_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_21_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_22_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_23_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_24_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_25_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_26_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_27_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_28_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_29_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_30_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_31_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_32_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_33_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_34_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_35_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_6_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_7_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_8_n_1 ;
  wire \add_ln700_213_reg_13325[2]_i_9_n_1 ;
  wire \add_ln700_213_reg_13325_reg[2]_i_2_n_3 ;
  wire \add_ln700_213_reg_13325_reg[2]_i_2_n_4 ;
  wire \add_ln700_213_reg_13325_reg[2]_i_3_n_2 ;
  wire \add_ln700_213_reg_13325_reg[2]_i_3_n_3 ;
  wire \add_ln700_213_reg_13325_reg[2]_i_3_n_4 ;
  wire \add_ln700_213_reg_13325_reg[2]_i_4_n_2 ;
  wire \add_ln700_213_reg_13325_reg[2]_i_4_n_3 ;
  wire \add_ln700_213_reg_13325_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_213_reg_13325_reg[2]_i_5_0 ;
  wire \add_ln700_213_reg_13325_reg[2]_i_5_n_2 ;
  wire \add_ln700_213_reg_13325_reg[2]_i_5_n_3 ;
  wire \add_ln700_213_reg_13325_reg[2]_i_5_n_4 ;
  wire \add_ln700_216_reg_13330[2]_i_10_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_11_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_12_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_13_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_14_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_15_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_16_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_17_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_18_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_19_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_20_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_21_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_22_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_23_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_24_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_25_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_26_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_27_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_28_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_29_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_30_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_31_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_32_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_33_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_34_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_35_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_6_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_7_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_8_n_1 ;
  wire \add_ln700_216_reg_13330[2]_i_9_n_1 ;
  wire \add_ln700_216_reg_13330_reg[2]_i_2_n_3 ;
  wire \add_ln700_216_reg_13330_reg[2]_i_2_n_4 ;
  wire \add_ln700_216_reg_13330_reg[2]_i_3_n_2 ;
  wire \add_ln700_216_reg_13330_reg[2]_i_3_n_3 ;
  wire \add_ln700_216_reg_13330_reg[2]_i_3_n_4 ;
  wire \add_ln700_216_reg_13330_reg[2]_i_4_n_2 ;
  wire \add_ln700_216_reg_13330_reg[2]_i_4_n_3 ;
  wire \add_ln700_216_reg_13330_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_216_reg_13330_reg[2]_i_5_0 ;
  wire \add_ln700_216_reg_13330_reg[2]_i_5_n_2 ;
  wire \add_ln700_216_reg_13330_reg[2]_i_5_n_3 ;
  wire \add_ln700_216_reg_13330_reg[2]_i_5_n_4 ;
  wire \add_ln700_222_reg_13335[2]_i_10_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_11_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_12_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_13_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_14_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_16_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_17_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_18_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_19_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_20_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_21_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_22_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_23_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_24_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_25_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_26_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_27_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_28_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_29_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_31_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_6_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_7_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_8_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_9_n_1 ;
  wire [0:0]\add_ln700_222_reg_13335_reg[2] ;
  wire [0:0]\add_ln700_222_reg_13335_reg[2]_0 ;
  wire \add_ln700_222_reg_13335_reg[2]_i_2_0 ;
  wire \add_ln700_222_reg_13335_reg[2]_i_2_1 ;
  wire \add_ln700_222_reg_13335_reg[2]_i_2_n_4 ;
  wire \add_ln700_222_reg_13335_reg[2]_i_3_n_2 ;
  wire \add_ln700_222_reg_13335_reg[2]_i_3_n_3 ;
  wire \add_ln700_222_reg_13335_reg[2]_i_3_n_4 ;
  wire \add_ln700_222_reg_13335_reg[2]_i_4_n_2 ;
  wire \add_ln700_222_reg_13335_reg[2]_i_4_n_3 ;
  wire \add_ln700_222_reg_13335_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_222_reg_13335_reg[2]_i_5_0 ;
  wire \add_ln700_222_reg_13335_reg[2]_i_5_n_2 ;
  wire \add_ln700_222_reg_13335_reg[2]_i_5_n_3 ;
  wire \add_ln700_222_reg_13335_reg[2]_i_5_n_4 ;
  wire \add_ln700_225_reg_13340[2]_i_10_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_11_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_12_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_13_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_14_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_15_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_16_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_17_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_18_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_19_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_20_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_21_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_22_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_23_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_24_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_26_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_27_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_28_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_29_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_30_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_31_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_32_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_33_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_34_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_6_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_7_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_8_n_1 ;
  wire \add_ln700_225_reg_13340[2]_i_9_n_1 ;
  wire [0:0]\add_ln700_225_reg_13340_reg[2] ;
  wire \add_ln700_225_reg_13340_reg[2]_i_2_n_3 ;
  wire \add_ln700_225_reg_13340_reg[2]_i_2_n_4 ;
  wire \add_ln700_225_reg_13340_reg[2]_i_3_n_2 ;
  wire \add_ln700_225_reg_13340_reg[2]_i_3_n_3 ;
  wire \add_ln700_225_reg_13340_reg[2]_i_3_n_4 ;
  wire \add_ln700_225_reg_13340_reg[2]_i_4_n_2 ;
  wire \add_ln700_225_reg_13340_reg[2]_i_4_n_3 ;
  wire \add_ln700_225_reg_13340_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_225_reg_13340_reg[2]_i_5_0 ;
  wire \add_ln700_225_reg_13340_reg[2]_i_5_n_2 ;
  wire \add_ln700_225_reg_13340_reg[2]_i_5_n_3 ;
  wire \add_ln700_225_reg_13340_reg[2]_i_5_n_4 ;
  wire \add_ln700_229_reg_13345[2]_i_10_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_11_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_12_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_13_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_14_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_15_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_16_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_17_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_18_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_19_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_20_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_21_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_22_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_23_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_24_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_25_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_26_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_27_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_28_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_29_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_30_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_31_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_32_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_33_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_34_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_35_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_6_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_7_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_8_n_1 ;
  wire \add_ln700_229_reg_13345[2]_i_9_n_1 ;
  wire \add_ln700_229_reg_13345_reg[2]_i_2_n_3 ;
  wire \add_ln700_229_reg_13345_reg[2]_i_2_n_4 ;
  wire \add_ln700_229_reg_13345_reg[2]_i_3_n_2 ;
  wire \add_ln700_229_reg_13345_reg[2]_i_3_n_3 ;
  wire \add_ln700_229_reg_13345_reg[2]_i_3_n_4 ;
  wire \add_ln700_229_reg_13345_reg[2]_i_4_n_2 ;
  wire \add_ln700_229_reg_13345_reg[2]_i_4_n_3 ;
  wire \add_ln700_229_reg_13345_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_229_reg_13345_reg[2]_i_5_0 ;
  wire \add_ln700_229_reg_13345_reg[2]_i_5_n_2 ;
  wire \add_ln700_229_reg_13345_reg[2]_i_5_n_3 ;
  wire \add_ln700_229_reg_13345_reg[2]_i_5_n_4 ;
  wire \add_ln700_232_reg_13350[2]_i_10_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_11_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_12_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_13_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_14_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_15_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_16_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_17_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_18_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_19_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_20_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_21_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_22_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_23_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_24_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_25_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_26_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_27_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_28_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_29_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_30_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_31_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_32_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_33_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_34_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_35_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_6_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_7_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_8_n_1 ;
  wire \add_ln700_232_reg_13350[2]_i_9_n_1 ;
  wire \add_ln700_232_reg_13350_reg[2]_i_2_n_3 ;
  wire \add_ln700_232_reg_13350_reg[2]_i_2_n_4 ;
  wire \add_ln700_232_reg_13350_reg[2]_i_3_n_2 ;
  wire \add_ln700_232_reg_13350_reg[2]_i_3_n_3 ;
  wire \add_ln700_232_reg_13350_reg[2]_i_3_n_4 ;
  wire \add_ln700_232_reg_13350_reg[2]_i_4_n_2 ;
  wire \add_ln700_232_reg_13350_reg[2]_i_4_n_3 ;
  wire \add_ln700_232_reg_13350_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_232_reg_13350_reg[2]_i_5_0 ;
  wire \add_ln700_232_reg_13350_reg[2]_i_5_n_2 ;
  wire \add_ln700_232_reg_13350_reg[2]_i_5_n_3 ;
  wire \add_ln700_232_reg_13350_reg[2]_i_5_n_4 ;
  wire \add_ln700_237_reg_13355[2]_i_10_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_11_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_12_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_13_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_14_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_16_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_17_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_18_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_19_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_20_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_21_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_22_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_23_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_24_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_25_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_26_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_27_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_28_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_29_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_31_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_6_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_7_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_8_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_9_n_1 ;
  wire [0:0]\add_ln700_237_reg_13355_reg[2] ;
  wire [0:0]\add_ln700_237_reg_13355_reg[2]_0 ;
  wire \add_ln700_237_reg_13355_reg[2]_i_2_n_4 ;
  wire \add_ln700_237_reg_13355_reg[2]_i_3_n_2 ;
  wire \add_ln700_237_reg_13355_reg[2]_i_3_n_3 ;
  wire \add_ln700_237_reg_13355_reg[2]_i_3_n_4 ;
  wire \add_ln700_237_reg_13355_reg[2]_i_4_n_2 ;
  wire \add_ln700_237_reg_13355_reg[2]_i_4_n_3 ;
  wire \add_ln700_237_reg_13355_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_237_reg_13355_reg[2]_i_5_0 ;
  wire \add_ln700_237_reg_13355_reg[2]_i_5_n_2 ;
  wire \add_ln700_237_reg_13355_reg[2]_i_5_n_3 ;
  wire \add_ln700_237_reg_13355_reg[2]_i_5_n_4 ;
  wire \add_ln700_23_reg_13085[2]_i_10_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_11_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_12_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_13_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_14_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_15_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_17_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_18_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_19_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_20_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_21_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_23_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_24_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_25_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_26_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_27_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_29_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_30_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_31_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_6_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_7_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_8_n_1 ;
  wire [0:0]\add_ln700_23_reg_13085_reg[2] ;
  wire [0:0]\add_ln700_23_reg_13085_reg[2]_0 ;
  wire [0:0]\add_ln700_23_reg_13085_reg[2]_1 ;
  wire [0:0]\add_ln700_23_reg_13085_reg[2]_2 ;
  wire \add_ln700_23_reg_13085_reg[2]_i_2_n_2 ;
  wire \add_ln700_23_reg_13085_reg[2]_i_2_n_3 ;
  wire \add_ln700_23_reg_13085_reg[2]_i_2_n_4 ;
  wire \add_ln700_23_reg_13085_reg[2]_i_3_n_2 ;
  wire \add_ln700_23_reg_13085_reg[2]_i_3_n_3 ;
  wire \add_ln700_23_reg_13085_reg[2]_i_3_n_4 ;
  wire \add_ln700_23_reg_13085_reg[2]_i_4_n_3 ;
  wire \add_ln700_23_reg_13085_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_23_reg_13085_reg[2]_i_5_0 ;
  wire \add_ln700_23_reg_13085_reg[2]_i_5_n_2 ;
  wire \add_ln700_23_reg_13085_reg[2]_i_5_n_3 ;
  wire \add_ln700_23_reg_13085_reg[2]_i_5_n_4 ;
  wire \add_ln700_240_reg_13360[2]_i_10_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_11_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_12_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_13_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_14_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_15_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_16_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_17_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_18_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_19_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_20_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_21_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_22_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_23_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_24_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_26_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_27_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_28_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_29_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_30_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_31_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_32_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_33_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_34_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_6_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_7_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_8_n_1 ;
  wire \add_ln700_240_reg_13360[2]_i_9_n_1 ;
  wire [0:0]\add_ln700_240_reg_13360_reg[2] ;
  wire \add_ln700_240_reg_13360_reg[2]_i_2_n_3 ;
  wire \add_ln700_240_reg_13360_reg[2]_i_2_n_4 ;
  wire \add_ln700_240_reg_13360_reg[2]_i_3_n_2 ;
  wire \add_ln700_240_reg_13360_reg[2]_i_3_n_3 ;
  wire \add_ln700_240_reg_13360_reg[2]_i_3_n_4 ;
  wire \add_ln700_240_reg_13360_reg[2]_i_4_n_2 ;
  wire \add_ln700_240_reg_13360_reg[2]_i_4_n_3 ;
  wire \add_ln700_240_reg_13360_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_240_reg_13360_reg[2]_i_5_0 ;
  wire \add_ln700_240_reg_13360_reg[2]_i_5_1 ;
  wire \add_ln700_240_reg_13360_reg[2]_i_5_n_2 ;
  wire \add_ln700_240_reg_13360_reg[2]_i_5_n_3 ;
  wire \add_ln700_240_reg_13360_reg[2]_i_5_n_4 ;
  wire \add_ln700_244_reg_13365[2]_i_10_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_11_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_12_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_13_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_14_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_15_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_16_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_17_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_18_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_19_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_20_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_21_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_22_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_23_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_24_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_25_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_26_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_27_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_28_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_29_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_30_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_31_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_32_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_33_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_34_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_35_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_6_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_7_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_8_n_1 ;
  wire \add_ln700_244_reg_13365[2]_i_9_n_1 ;
  wire \add_ln700_244_reg_13365_reg[2]_i_2_n_3 ;
  wire \add_ln700_244_reg_13365_reg[2]_i_2_n_4 ;
  wire \add_ln700_244_reg_13365_reg[2]_i_3_n_2 ;
  wire \add_ln700_244_reg_13365_reg[2]_i_3_n_3 ;
  wire \add_ln700_244_reg_13365_reg[2]_i_3_n_4 ;
  wire \add_ln700_244_reg_13365_reg[2]_i_4_n_2 ;
  wire \add_ln700_244_reg_13365_reg[2]_i_4_n_3 ;
  wire \add_ln700_244_reg_13365_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_244_reg_13365_reg[2]_i_5_0 ;
  wire \add_ln700_244_reg_13365_reg[2]_i_5_n_2 ;
  wire \add_ln700_244_reg_13365_reg[2]_i_5_n_3 ;
  wire \add_ln700_244_reg_13365_reg[2]_i_5_n_4 ;
  wire \add_ln700_247_reg_13370[2]_i_10_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_11_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_12_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_13_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_14_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_15_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_16_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_17_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_18_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_19_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_20_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_21_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_22_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_23_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_24_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_25_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_26_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_27_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_28_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_29_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_30_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_31_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_32_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_33_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_34_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_35_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_6_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_7_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_8_n_1 ;
  wire \add_ln700_247_reg_13370[2]_i_9_n_1 ;
  wire \add_ln700_247_reg_13370_reg[2]_i_2_n_3 ;
  wire \add_ln700_247_reg_13370_reg[2]_i_2_n_4 ;
  wire \add_ln700_247_reg_13370_reg[2]_i_3_n_2 ;
  wire \add_ln700_247_reg_13370_reg[2]_i_3_n_3 ;
  wire \add_ln700_247_reg_13370_reg[2]_i_3_n_4 ;
  wire \add_ln700_247_reg_13370_reg[2]_i_4_n_2 ;
  wire \add_ln700_247_reg_13370_reg[2]_i_4_n_3 ;
  wire \add_ln700_247_reg_13370_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_247_reg_13370_reg[2]_i_5_0 ;
  wire \add_ln700_247_reg_13370_reg[2]_i_5_n_2 ;
  wire \add_ln700_247_reg_13370_reg[2]_i_5_n_3 ;
  wire \add_ln700_247_reg_13370_reg[2]_i_5_n_4 ;
  wire \add_ln700_26_reg_13090[2]_i_10_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_11_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_12_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_20_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_21_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_23_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_24_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_25_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_26_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_27_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_29_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_30_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_31_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_6_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_7_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_8_n_1 ;
  wire [0:0]\add_ln700_26_reg_13090_reg[2] ;
  wire [0:0]\add_ln700_26_reg_13090_reg[2]_0 ;
  wire [0:0]\add_ln700_26_reg_13090_reg[2]_1 ;
  wire [0:0]\add_ln700_26_reg_13090_reg[2]_2 ;
  wire \add_ln700_26_reg_13090_reg[2]_i_2_n_2 ;
  wire \add_ln700_26_reg_13090_reg[2]_i_2_n_3 ;
  wire \add_ln700_26_reg_13090_reg[2]_i_2_n_4 ;
  wire \add_ln700_26_reg_13090_reg[2]_i_4_n_3 ;
  wire \add_ln700_26_reg_13090_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_26_reg_13090_reg[2]_i_5_0 ;
  wire \add_ln700_26_reg_13090_reg[2]_i_5_1 ;
  wire \add_ln700_26_reg_13090_reg[2]_i_5_n_2 ;
  wire \add_ln700_26_reg_13090_reg[2]_i_5_n_3 ;
  wire \add_ln700_26_reg_13090_reg[2]_i_5_n_4 ;
  wire \add_ln700_32_reg_13095[2]_i_11_n_1 ;
  wire \add_ln700_32_reg_13095[2]_i_12_n_1 ;
  wire \add_ln700_32_reg_13095[2]_i_13_n_1 ;
  wire \add_ln700_32_reg_13095[2]_i_15_n_1 ;
  wire \add_ln700_32_reg_13095[2]_i_17_n_1 ;
  wire \add_ln700_32_reg_13095[2]_i_18_n_1 ;
  wire \add_ln700_32_reg_13095[2]_i_20_n_1 ;
  wire \add_ln700_32_reg_13095[2]_i_21_n_1 ;
  wire \add_ln700_32_reg_13095[2]_i_22_n_1 ;
  wire \add_ln700_32_reg_13095[2]_i_24_n_1 ;
  wire \add_ln700_32_reg_13095[2]_i_26_n_1 ;
  wire \add_ln700_32_reg_13095[2]_i_6_n_1 ;
  wire \add_ln700_32_reg_13095[2]_i_7_n_1 ;
  wire \add_ln700_32_reg_13095[2]_i_9_n_1 ;
  wire [1:0]\add_ln700_32_reg_13095_reg[2] ;
  wire [1:0]\add_ln700_32_reg_13095_reg[2]_0 ;
  wire [0:0]\add_ln700_32_reg_13095_reg[2]_1 ;
  wire [1:0]\add_ln700_32_reg_13095_reg[2]_2 ;
  wire \add_ln700_32_reg_13095_reg[2]_i_2_0 ;
  wire \add_ln700_32_reg_13095_reg[2]_i_2_1 ;
  wire \add_ln700_32_reg_13095_reg[2]_i_2_n_2 ;
  wire \add_ln700_32_reg_13095_reg[2]_i_2_n_3 ;
  wire \add_ln700_32_reg_13095_reg[2]_i_2_n_4 ;
  wire \add_ln700_32_reg_13095_reg[2]_i_3_n_2 ;
  wire \add_ln700_32_reg_13095_reg[2]_i_3_n_3 ;
  wire \add_ln700_32_reg_13095_reg[2]_i_3_n_4 ;
  wire \add_ln700_32_reg_13095_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_32_reg_13095_reg[2]_i_5_0 ;
  wire \add_ln700_32_reg_13095_reg[2]_i_5_n_2 ;
  wire \add_ln700_32_reg_13095_reg[2]_i_5_n_3 ;
  wire \add_ln700_32_reg_13095_reg[2]_i_5_n_4 ;
  wire \add_ln700_35_reg_13100[2]_i_10_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_11_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_12_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_13_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_14_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_15_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_17_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_18_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_19_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_20_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_21_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_23_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_24_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_25_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_26_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_27_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_29_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_30_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_31_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_6_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_7_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_8_n_1 ;
  wire [0:0]\add_ln700_35_reg_13100_reg[2] ;
  wire [0:0]\add_ln700_35_reg_13100_reg[2]_0 ;
  wire [0:0]\add_ln700_35_reg_13100_reg[2]_1 ;
  wire [0:0]\add_ln700_35_reg_13100_reg[2]_2 ;
  wire \add_ln700_35_reg_13100_reg[2]_i_2_n_2 ;
  wire \add_ln700_35_reg_13100_reg[2]_i_2_n_3 ;
  wire \add_ln700_35_reg_13100_reg[2]_i_2_n_4 ;
  wire \add_ln700_35_reg_13100_reg[2]_i_3_n_2 ;
  wire \add_ln700_35_reg_13100_reg[2]_i_3_n_3 ;
  wire \add_ln700_35_reg_13100_reg[2]_i_3_n_4 ;
  wire \add_ln700_35_reg_13100_reg[2]_i_4_n_3 ;
  wire \add_ln700_35_reg_13100_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_35_reg_13100_reg[2]_i_5_0 ;
  wire \add_ln700_35_reg_13100_reg[2]_i_5_n_2 ;
  wire \add_ln700_35_reg_13100_reg[2]_i_5_n_3 ;
  wire \add_ln700_35_reg_13100_reg[2]_i_5_n_4 ;
  wire \add_ln700_39_reg_13105[2]_i_10_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_11_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_12_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_13_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_14_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_15_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_17_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_18_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_19_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_20_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_21_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_23_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_24_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_25_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_26_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_27_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_29_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_30_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_31_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_6_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_7_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_8_n_1 ;
  wire [0:0]\add_ln700_39_reg_13105_reg[2] ;
  wire [0:0]\add_ln700_39_reg_13105_reg[2]_0 ;
  wire [0:0]\add_ln700_39_reg_13105_reg[2]_1 ;
  wire [0:0]\add_ln700_39_reg_13105_reg[2]_2 ;
  wire \add_ln700_39_reg_13105_reg[2]_i_2_n_2 ;
  wire \add_ln700_39_reg_13105_reg[2]_i_2_n_3 ;
  wire \add_ln700_39_reg_13105_reg[2]_i_2_n_4 ;
  wire \add_ln700_39_reg_13105_reg[2]_i_3_n_2 ;
  wire \add_ln700_39_reg_13105_reg[2]_i_3_n_3 ;
  wire \add_ln700_39_reg_13105_reg[2]_i_3_n_4 ;
  wire \add_ln700_39_reg_13105_reg[2]_i_4_n_3 ;
  wire \add_ln700_39_reg_13105_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_39_reg_13105_reg[2]_i_5_0 ;
  wire \add_ln700_39_reg_13105_reg[2]_i_5_n_2 ;
  wire \add_ln700_39_reg_13105_reg[2]_i_5_n_3 ;
  wire \add_ln700_39_reg_13105_reg[2]_i_5_n_4 ;
  wire \add_ln700_42_reg_13110[2]_i_10_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_11_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_12_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_13_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_14_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_15_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_17_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_18_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_19_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_20_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_21_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_23_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_24_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_25_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_26_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_27_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_29_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_30_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_31_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_6_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_7_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_8_n_1 ;
  wire [0:0]\add_ln700_42_reg_13110_reg[2] ;
  wire [0:0]\add_ln700_42_reg_13110_reg[2]_0 ;
  wire [0:0]\add_ln700_42_reg_13110_reg[2]_1 ;
  wire [0:0]\add_ln700_42_reg_13110_reg[2]_2 ;
  wire \add_ln700_42_reg_13110_reg[2]_i_2_n_2 ;
  wire \add_ln700_42_reg_13110_reg[2]_i_2_n_3 ;
  wire \add_ln700_42_reg_13110_reg[2]_i_2_n_4 ;
  wire \add_ln700_42_reg_13110_reg[2]_i_3_n_2 ;
  wire \add_ln700_42_reg_13110_reg[2]_i_3_n_3 ;
  wire \add_ln700_42_reg_13110_reg[2]_i_3_n_4 ;
  wire \add_ln700_42_reg_13110_reg[2]_i_4_n_3 ;
  wire \add_ln700_42_reg_13110_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_42_reg_13110_reg[2]_i_5_0 ;
  wire \add_ln700_42_reg_13110_reg[2]_i_5_n_2 ;
  wire \add_ln700_42_reg_13110_reg[2]_i_5_n_3 ;
  wire \add_ln700_42_reg_13110_reg[2]_i_5_n_4 ;
  wire \add_ln700_47_reg_13115[2]_i_11_n_1 ;
  wire \add_ln700_47_reg_13115[2]_i_12_n_1 ;
  wire \add_ln700_47_reg_13115[2]_i_13_n_1 ;
  wire \add_ln700_47_reg_13115[2]_i_15_n_1 ;
  wire \add_ln700_47_reg_13115[2]_i_17_n_1 ;
  wire \add_ln700_47_reg_13115[2]_i_18_n_1 ;
  wire \add_ln700_47_reg_13115[2]_i_20_n_1 ;
  wire \add_ln700_47_reg_13115[2]_i_21_n_1 ;
  wire \add_ln700_47_reg_13115[2]_i_22_n_1 ;
  wire \add_ln700_47_reg_13115[2]_i_24_n_1 ;
  wire \add_ln700_47_reg_13115[2]_i_26_n_1 ;
  wire \add_ln700_47_reg_13115[2]_i_6_n_1 ;
  wire \add_ln700_47_reg_13115[2]_i_7_n_1 ;
  wire \add_ln700_47_reg_13115[2]_i_9_n_1 ;
  wire [1:0]\add_ln700_47_reg_13115_reg[2] ;
  wire [1:0]\add_ln700_47_reg_13115_reg[2]_0 ;
  wire [0:0]\add_ln700_47_reg_13115_reg[2]_1 ;
  wire [1:0]\add_ln700_47_reg_13115_reg[2]_2 ;
  wire \add_ln700_47_reg_13115_reg[2]_i_2_n_2 ;
  wire \add_ln700_47_reg_13115_reg[2]_i_2_n_3 ;
  wire \add_ln700_47_reg_13115_reg[2]_i_2_n_4 ;
  wire \add_ln700_47_reg_13115_reg[2]_i_3_n_2 ;
  wire \add_ln700_47_reg_13115_reg[2]_i_3_n_3 ;
  wire \add_ln700_47_reg_13115_reg[2]_i_3_n_4 ;
  wire \add_ln700_47_reg_13115_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_47_reg_13115_reg[2]_i_5_0 ;
  wire \add_ln700_47_reg_13115_reg[2]_i_5_n_2 ;
  wire \add_ln700_47_reg_13115_reg[2]_i_5_n_3 ;
  wire \add_ln700_47_reg_13115_reg[2]_i_5_n_4 ;
  wire \add_ln700_4_reg_13060[0]_i_2_n_1 ;
  wire \add_ln700_4_reg_13060_reg[0] ;
  wire \add_ln700_4_reg_13060_reg[0]_0 ;
  wire \add_ln700_4_reg_13060_reg[2] ;
  wire \add_ln700_4_reg_13060_reg[2]_0 ;
  wire \add_ln700_50_reg_13120[2]_i_10_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_11_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_12_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_13_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_14_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_15_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_17_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_18_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_19_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_20_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_21_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_23_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_24_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_25_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_26_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_27_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_29_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_30_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_31_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_6_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_7_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_8_n_1 ;
  wire [0:0]\add_ln700_50_reg_13120_reg[2] ;
  wire [0:0]\add_ln700_50_reg_13120_reg[2]_0 ;
  wire [0:0]\add_ln700_50_reg_13120_reg[2]_1 ;
  wire [0:0]\add_ln700_50_reg_13120_reg[2]_2 ;
  wire \add_ln700_50_reg_13120_reg[2]_i_2_n_2 ;
  wire \add_ln700_50_reg_13120_reg[2]_i_2_n_3 ;
  wire \add_ln700_50_reg_13120_reg[2]_i_2_n_4 ;
  wire \add_ln700_50_reg_13120_reg[2]_i_3_n_2 ;
  wire \add_ln700_50_reg_13120_reg[2]_i_3_n_3 ;
  wire \add_ln700_50_reg_13120_reg[2]_i_3_n_4 ;
  wire \add_ln700_50_reg_13120_reg[2]_i_4_n_3 ;
  wire \add_ln700_50_reg_13120_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_50_reg_13120_reg[2]_i_5_0 ;
  wire \add_ln700_50_reg_13120_reg[2]_i_5_n_2 ;
  wire \add_ln700_50_reg_13120_reg[2]_i_5_n_3 ;
  wire \add_ln700_50_reg_13120_reg[2]_i_5_n_4 ;
  wire \add_ln700_54_reg_13125[2]_i_10_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_11_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_12_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_13_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_14_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_15_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_17_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_18_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_19_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_20_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_21_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_23_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_24_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_25_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_26_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_27_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_29_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_30_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_31_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_6_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_7_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_8_n_1 ;
  wire [0:0]\add_ln700_54_reg_13125_reg[2] ;
  wire [0:0]\add_ln700_54_reg_13125_reg[2]_0 ;
  wire [0:0]\add_ln700_54_reg_13125_reg[2]_1 ;
  wire [0:0]\add_ln700_54_reg_13125_reg[2]_2 ;
  wire \add_ln700_54_reg_13125_reg[2]_i_2_n_2 ;
  wire \add_ln700_54_reg_13125_reg[2]_i_2_n_3 ;
  wire \add_ln700_54_reg_13125_reg[2]_i_2_n_4 ;
  wire \add_ln700_54_reg_13125_reg[2]_i_3_n_2 ;
  wire \add_ln700_54_reg_13125_reg[2]_i_3_n_3 ;
  wire \add_ln700_54_reg_13125_reg[2]_i_3_n_4 ;
  wire \add_ln700_54_reg_13125_reg[2]_i_4_n_3 ;
  wire \add_ln700_54_reg_13125_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_54_reg_13125_reg[2]_i_5_0 ;
  wire \add_ln700_54_reg_13125_reg[2]_i_5_n_2 ;
  wire \add_ln700_54_reg_13125_reg[2]_i_5_n_3 ;
  wire \add_ln700_54_reg_13125_reg[2]_i_5_n_4 ;
  wire \add_ln700_57_reg_13130[2]_i_10_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_11_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_12_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_20_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_21_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_23_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_24_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_25_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_26_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_27_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_29_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_30_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_31_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_6_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_7_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_8_n_1 ;
  wire [0:0]\add_ln700_57_reg_13130_reg[2] ;
  wire [0:0]\add_ln700_57_reg_13130_reg[2]_0 ;
  wire [0:0]\add_ln700_57_reg_13130_reg[2]_1 ;
  wire [0:0]\add_ln700_57_reg_13130_reg[2]_2 ;
  wire \add_ln700_57_reg_13130_reg[2]_i_2_n_2 ;
  wire \add_ln700_57_reg_13130_reg[2]_i_2_n_3 ;
  wire \add_ln700_57_reg_13130_reg[2]_i_2_n_4 ;
  wire \add_ln700_57_reg_13130_reg[2]_i_4_n_3 ;
  wire \add_ln700_57_reg_13130_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_57_reg_13130_reg[2]_i_5_0 ;
  wire \add_ln700_57_reg_13130_reg[2]_i_5_n_2 ;
  wire \add_ln700_57_reg_13130_reg[2]_i_5_n_3 ;
  wire \add_ln700_57_reg_13130_reg[2]_i_5_n_4 ;
  wire \add_ln700_64_reg_13135[2]_i_10_n_1 ;
  wire \add_ln700_64_reg_13135[2]_i_11_n_1 ;
  wire \add_ln700_64_reg_13135[2]_i_12_n_1 ;
  wire \add_ln700_64_reg_13135[2]_i_13_n_1 ;
  wire \add_ln700_64_reg_13135[2]_i_16_n_1 ;
  wire \add_ln700_64_reg_13135[2]_i_17_n_1 ;
  wire \add_ln700_64_reg_13135[2]_i_18_n_1 ;
  wire \add_ln700_64_reg_13135[2]_i_19_n_1 ;
  wire \add_ln700_64_reg_13135[2]_i_22_n_1 ;
  wire \add_ln700_64_reg_13135[2]_i_5_n_1 ;
  wire \add_ln700_64_reg_13135[2]_i_6_n_1 ;
  wire \add_ln700_64_reg_13135[2]_i_7_n_1 ;
  wire \add_ln700_64_reg_13135_reg[0] ;
  wire \add_ln700_64_reg_13135_reg[0]_0 ;
  wire [1:0]\add_ln700_64_reg_13135_reg[2] ;
  wire [1:0]\add_ln700_64_reg_13135_reg[2]_0 ;
  wire [1:0]\add_ln700_64_reg_13135_reg[2]_1 ;
  wire \add_ln700_64_reg_13135_reg[2]_i_2_n_2 ;
  wire \add_ln700_64_reg_13135_reg[2]_i_2_n_3 ;
  wire \add_ln700_64_reg_13135_reg[2]_i_2_n_4 ;
  wire \add_ln700_64_reg_13135_reg[2]_i_3_n_2 ;
  wire \add_ln700_64_reg_13135_reg[2]_i_3_n_3 ;
  wire \add_ln700_64_reg_13135_reg[2]_i_3_n_4 ;
  wire \add_ln700_64_reg_13135_reg[2]_i_4_n_2 ;
  wire \add_ln700_64_reg_13135_reg[2]_i_4_n_3 ;
  wire \add_ln700_64_reg_13135_reg[2]_i_4_n_4 ;
  wire \add_ln700_67_reg_13140[2]_i_11_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_12_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_13_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_14_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_15_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_16_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_18_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_19_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_20_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_21_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_22_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_24_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_25_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_26_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_27_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_28_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_30_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_31_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_6_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_7_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_8_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_9_n_1 ;
  wire [0:0]\add_ln700_67_reg_13140_reg[2] ;
  wire [0:0]\add_ln700_67_reg_13140_reg[2]_0 ;
  wire [0:0]\add_ln700_67_reg_13140_reg[2]_1 ;
  wire [0:0]\add_ln700_67_reg_13140_reg[2]_2 ;
  wire \add_ln700_67_reg_13140_reg[2]_i_2_n_2 ;
  wire \add_ln700_67_reg_13140_reg[2]_i_2_n_3 ;
  wire \add_ln700_67_reg_13140_reg[2]_i_2_n_4 ;
  wire \add_ln700_67_reg_13140_reg[2]_i_3_n_2 ;
  wire \add_ln700_67_reg_13140_reg[2]_i_3_n_3 ;
  wire \add_ln700_67_reg_13140_reg[2]_i_3_n_4 ;
  wire \add_ln700_67_reg_13140_reg[2]_i_4_n_3 ;
  wire \add_ln700_67_reg_13140_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_67_reg_13140_reg[2]_i_5_0 ;
  wire \add_ln700_67_reg_13140_reg[2]_i_5_n_2 ;
  wire \add_ln700_67_reg_13140_reg[2]_i_5_n_3 ;
  wire \add_ln700_67_reg_13140_reg[2]_i_5_n_4 ;
  wire \add_ln700_71_reg_13145[2]_i_11_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_12_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_13_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_14_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_15_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_16_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_18_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_19_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_20_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_21_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_22_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_24_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_25_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_26_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_27_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_28_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_30_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_31_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_6_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_7_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_8_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_9_n_1 ;
  wire [0:0]\add_ln700_71_reg_13145_reg[2] ;
  wire [0:0]\add_ln700_71_reg_13145_reg[2]_0 ;
  wire [0:0]\add_ln700_71_reg_13145_reg[2]_1 ;
  wire [0:0]\add_ln700_71_reg_13145_reg[2]_2 ;
  wire \add_ln700_71_reg_13145_reg[2]_i_2_n_2 ;
  wire \add_ln700_71_reg_13145_reg[2]_i_2_n_3 ;
  wire \add_ln700_71_reg_13145_reg[2]_i_2_n_4 ;
  wire \add_ln700_71_reg_13145_reg[2]_i_3_n_2 ;
  wire \add_ln700_71_reg_13145_reg[2]_i_3_n_3 ;
  wire \add_ln700_71_reg_13145_reg[2]_i_3_n_4 ;
  wire \add_ln700_71_reg_13145_reg[2]_i_4_n_3 ;
  wire \add_ln700_71_reg_13145_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_71_reg_13145_reg[2]_i_5_0 ;
  wire \add_ln700_71_reg_13145_reg[2]_i_5_n_2 ;
  wire \add_ln700_71_reg_13145_reg[2]_i_5_n_3 ;
  wire \add_ln700_71_reg_13145_reg[2]_i_5_n_4 ;
  wire \add_ln700_74_reg_13150[2]_i_11_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_12_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_13_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_14_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_15_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_16_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_18_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_19_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_20_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_21_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_22_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_24_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_25_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_26_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_27_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_28_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_30_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_31_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_6_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_7_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_8_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_9_n_1 ;
  wire [0:0]\add_ln700_74_reg_13150_reg[2] ;
  wire [0:0]\add_ln700_74_reg_13150_reg[2]_0 ;
  wire [0:0]\add_ln700_74_reg_13150_reg[2]_1 ;
  wire [0:0]\add_ln700_74_reg_13150_reg[2]_2 ;
  wire \add_ln700_74_reg_13150_reg[2]_i_2_0 ;
  wire \add_ln700_74_reg_13150_reg[2]_i_2_1 ;
  wire \add_ln700_74_reg_13150_reg[2]_i_2_2 ;
  wire \add_ln700_74_reg_13150_reg[2]_i_2_n_2 ;
  wire \add_ln700_74_reg_13150_reg[2]_i_2_n_3 ;
  wire \add_ln700_74_reg_13150_reg[2]_i_2_n_4 ;
  wire \add_ln700_74_reg_13150_reg[2]_i_3_n_2 ;
  wire \add_ln700_74_reg_13150_reg[2]_i_3_n_3 ;
  wire \add_ln700_74_reg_13150_reg[2]_i_3_n_4 ;
  wire \add_ln700_74_reg_13150_reg[2]_i_4_n_3 ;
  wire \add_ln700_74_reg_13150_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_74_reg_13150_reg[2]_i_5_0 ;
  wire \add_ln700_74_reg_13150_reg[2]_i_5_n_2 ;
  wire \add_ln700_74_reg_13150_reg[2]_i_5_n_3 ;
  wire \add_ln700_74_reg_13150_reg[2]_i_5_n_4 ;
  wire \add_ln700_79_reg_13155[2]_i_10_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_12_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_13_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_14_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_15_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_16_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_17_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_19_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_20_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_21_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_22_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_23_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_24_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_25_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_26_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_27_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_28_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_30_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_6_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_7_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_8_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_9_n_1 ;
  wire [0:0]\add_ln700_79_reg_13155_reg[2] ;
  wire [0:0]\add_ln700_79_reg_13155_reg[2]_0 ;
  wire [0:0]\add_ln700_79_reg_13155_reg[2]_1 ;
  wire \add_ln700_79_reg_13155_reg[2]_i_2_n_2 ;
  wire \add_ln700_79_reg_13155_reg[2]_i_2_n_3 ;
  wire \add_ln700_79_reg_13155_reg[2]_i_2_n_4 ;
  wire \add_ln700_79_reg_13155_reg[2]_i_3_n_2 ;
  wire \add_ln700_79_reg_13155_reg[2]_i_3_n_3 ;
  wire \add_ln700_79_reg_13155_reg[2]_i_3_n_4 ;
  wire \add_ln700_79_reg_13155_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_79_reg_13155_reg[2]_i_5_0 ;
  wire \add_ln700_79_reg_13155_reg[2]_i_5_n_2 ;
  wire \add_ln700_79_reg_13155_reg[2]_i_5_n_3 ;
  wire \add_ln700_79_reg_13155_reg[2]_i_5_n_4 ;
  wire \add_ln700_82_reg_13160[2]_i_10_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_11_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_12_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_13_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_14_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_15_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_16_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_17_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_18_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_19_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_20_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_21_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_22_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_23_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_24_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_25_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_26_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_27_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_28_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_29_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_30_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_31_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_32_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_33_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_34_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_35_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_6_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_7_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_8_n_1 ;
  wire \add_ln700_82_reg_13160[2]_i_9_n_1 ;
  wire \add_ln700_82_reg_13160_reg[2]_i_2_n_2 ;
  wire \add_ln700_82_reg_13160_reg[2]_i_2_n_3 ;
  wire \add_ln700_82_reg_13160_reg[2]_i_2_n_4 ;
  wire \add_ln700_82_reg_13160_reg[2]_i_3_n_2 ;
  wire \add_ln700_82_reg_13160_reg[2]_i_3_n_3 ;
  wire \add_ln700_82_reg_13160_reg[2]_i_3_n_4 ;
  wire \add_ln700_82_reg_13160_reg[2]_i_4_n_3 ;
  wire \add_ln700_82_reg_13160_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_82_reg_13160_reg[2]_i_5_0 ;
  wire \add_ln700_82_reg_13160_reg[2]_i_5_n_2 ;
  wire \add_ln700_82_reg_13160_reg[2]_i_5_n_3 ;
  wire \add_ln700_82_reg_13160_reg[2]_i_5_n_4 ;
  wire \add_ln700_86_reg_13165[2]_i_10_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_11_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_12_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_13_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_14_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_15_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_16_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_17_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_18_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_19_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_20_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_21_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_22_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_23_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_24_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_25_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_26_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_27_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_28_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_29_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_30_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_31_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_32_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_33_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_34_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_35_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_6_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_7_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_8_n_1 ;
  wire \add_ln700_86_reg_13165[2]_i_9_n_1 ;
  wire \add_ln700_86_reg_13165_reg[2]_i_2_n_2 ;
  wire \add_ln700_86_reg_13165_reg[2]_i_2_n_3 ;
  wire \add_ln700_86_reg_13165_reg[2]_i_2_n_4 ;
  wire \add_ln700_86_reg_13165_reg[2]_i_3_n_2 ;
  wire \add_ln700_86_reg_13165_reg[2]_i_3_n_3 ;
  wire \add_ln700_86_reg_13165_reg[2]_i_3_n_4 ;
  wire \add_ln700_86_reg_13165_reg[2]_i_4_n_3 ;
  wire \add_ln700_86_reg_13165_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_86_reg_13165_reg[2]_i_5_0 ;
  wire \add_ln700_86_reg_13165_reg[2]_i_5_n_2 ;
  wire \add_ln700_86_reg_13165_reg[2]_i_5_n_3 ;
  wire \add_ln700_86_reg_13165_reg[2]_i_5_n_4 ;
  wire \add_ln700_89_reg_13170[2]_i_10_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_11_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_12_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_13_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_14_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_15_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_16_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_17_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_18_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_19_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_20_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_21_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_22_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_23_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_24_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_25_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_26_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_27_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_28_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_29_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_30_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_31_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_32_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_33_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_34_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_35_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_6_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_7_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_8_n_1 ;
  wire \add_ln700_89_reg_13170[2]_i_9_n_1 ;
  wire \add_ln700_89_reg_13170_reg[2]_i_2_n_2 ;
  wire \add_ln700_89_reg_13170_reg[2]_i_2_n_3 ;
  wire \add_ln700_89_reg_13170_reg[2]_i_2_n_4 ;
  wire \add_ln700_89_reg_13170_reg[2]_i_3_n_2 ;
  wire \add_ln700_89_reg_13170_reg[2]_i_3_n_3 ;
  wire \add_ln700_89_reg_13170_reg[2]_i_3_n_4 ;
  wire \add_ln700_89_reg_13170_reg[2]_i_4_n_3 ;
  wire \add_ln700_89_reg_13170_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_89_reg_13170_reg[2]_i_5_0 ;
  wire \add_ln700_89_reg_13170_reg[2]_i_5_n_2 ;
  wire \add_ln700_89_reg_13170_reg[2]_i_5_n_3 ;
  wire \add_ln700_89_reg_13170_reg[2]_i_5_n_4 ;
  wire \add_ln700_8_reg_13065[2]_i_10_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_11_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_12_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_13_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_16_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_17_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_18_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_21_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_22_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_23_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_26_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_27_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_6_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_7_n_1 ;
  wire [1:0]\add_ln700_8_reg_13065_reg[2] ;
  wire [1:0]\add_ln700_8_reg_13065_reg[2]_0 ;
  wire [1:0]\add_ln700_8_reg_13065_reg[2]_1 ;
  wire \add_ln700_8_reg_13065_reg[2]_i_2_n_2 ;
  wire \add_ln700_8_reg_13065_reg[2]_i_2_n_3 ;
  wire \add_ln700_8_reg_13065_reg[2]_i_2_n_4 ;
  wire \add_ln700_8_reg_13065_reg[2]_i_3_n_2 ;
  wire \add_ln700_8_reg_13065_reg[2]_i_3_n_3 ;
  wire \add_ln700_8_reg_13065_reg[2]_i_3_n_4 ;
  wire \add_ln700_8_reg_13065_reg[2]_i_4_n_3 ;
  wire \add_ln700_8_reg_13065_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_8_reg_13065_reg[2]_i_5_0 ;
  wire \add_ln700_8_reg_13065_reg[2]_i_5_n_2 ;
  wire \add_ln700_8_reg_13065_reg[2]_i_5_n_3 ;
  wire \add_ln700_8_reg_13065_reg[2]_i_5_n_4 ;
  wire \add_ln700_95_reg_13175[2]_i_10_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_12_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_13_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_14_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_15_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_16_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_17_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_19_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_20_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_21_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_22_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_23_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_24_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_25_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_26_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_27_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_28_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_30_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_6_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_7_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_8_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_9_n_1 ;
  wire [0:0]\add_ln700_95_reg_13175_reg[2] ;
  wire [0:0]\add_ln700_95_reg_13175_reg[2]_0 ;
  wire [0:0]\add_ln700_95_reg_13175_reg[2]_1 ;
  wire \add_ln700_95_reg_13175_reg[2]_i_2_n_2 ;
  wire \add_ln700_95_reg_13175_reg[2]_i_2_n_3 ;
  wire \add_ln700_95_reg_13175_reg[2]_i_2_n_4 ;
  wire \add_ln700_95_reg_13175_reg[2]_i_3_n_2 ;
  wire \add_ln700_95_reg_13175_reg[2]_i_3_n_3 ;
  wire \add_ln700_95_reg_13175_reg[2]_i_3_n_4 ;
  wire \add_ln700_95_reg_13175_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_95_reg_13175_reg[2]_i_5_0 ;
  wire \add_ln700_95_reg_13175_reg[2]_i_5_n_2 ;
  wire \add_ln700_95_reg_13175_reg[2]_i_5_n_3 ;
  wire \add_ln700_95_reg_13175_reg[2]_i_5_n_4 ;
  wire \add_ln700_98_reg_13180[2]_i_10_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_11_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_12_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_13_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_14_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_15_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_16_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_17_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_18_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_19_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_20_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_21_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_22_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_23_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_24_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_25_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_26_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_27_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_28_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_29_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_30_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_31_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_32_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_33_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_34_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_35_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_6_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_7_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_8_n_1 ;
  wire \add_ln700_98_reg_13180[2]_i_9_n_1 ;
  wire \add_ln700_98_reg_13180_reg[2]_i_2_0 ;
  wire \add_ln700_98_reg_13180_reg[2]_i_2_n_2 ;
  wire \add_ln700_98_reg_13180_reg[2]_i_2_n_3 ;
  wire \add_ln700_98_reg_13180_reg[2]_i_2_n_4 ;
  wire \add_ln700_98_reg_13180_reg[2]_i_3_n_2 ;
  wire \add_ln700_98_reg_13180_reg[2]_i_3_n_3 ;
  wire \add_ln700_98_reg_13180_reg[2]_i_3_n_4 ;
  wire \add_ln700_98_reg_13180_reg[2]_i_4_n_3 ;
  wire \add_ln700_98_reg_13180_reg[2]_i_4_n_4 ;
  wire [2:0]\add_ln700_98_reg_13180_reg[2]_i_5_0 ;
  wire \add_ln700_98_reg_13180_reg[2]_i_5_n_2 ;
  wire \add_ln700_98_reg_13180_reg[2]_i_5_n_3 ;
  wire \add_ln700_98_reg_13180_reg[2]_i_5_n_4 ;
  wire \ap_CS_fsm_reg[1] ;
  wire ap_block_pp0_stage0_11001;
  wire ap_clk;
  wire ap_enable_reg_pp0_iter0;
  wire ap_enable_reg_pp0_iter0_reg;
  wire ap_rst_n;
  wire [11:0]i_0_reg_3917_reg;
  wire icmp_ln265_fu_3928_p2;
  wire icmp_ln265_reg_11497_pp0_iter2_reg;
  wire icmp_ln899_100_fu_6241_p2;
  wire icmp_ln899_101_fu_6264_p2;
  wire icmp_ln899_102_fu_6287_p2;
  wire icmp_ln899_103_fu_6310_p2;
  wire icmp_ln899_104_fu_6333_p2;
  wire icmp_ln899_105_fu_6356_p2;
  wire icmp_ln899_106_fu_6379_p2;
  wire icmp_ln899_107_fu_6402_p2;
  wire icmp_ln899_108_fu_6425_p2;
  wire icmp_ln899_109_fu_6448_p2;
  wire icmp_ln899_10_fu_4395_p2;
  wire icmp_ln899_110_fu_6471_p2;
  wire icmp_ln899_111_fu_6494_p2;
  wire icmp_ln899_112_fu_6517_p2;
  wire icmp_ln899_113_fu_6540_p2;
  wire icmp_ln899_114_fu_6563_p2;
  wire icmp_ln899_115_fu_6586_p2;
  wire icmp_ln899_116_fu_6609_p2;
  wire icmp_ln899_117_fu_6632_p2;
  wire icmp_ln899_118_fu_6655_p2;
  wire icmp_ln899_119_fu_6678_p2;
  wire icmp_ln899_11_fu_4418_p2;
  wire icmp_ln899_120_fu_6701_p2;
  wire icmp_ln899_121_fu_6724_p2;
  wire icmp_ln899_122_fu_6747_p2;
  wire icmp_ln899_123_fu_6770_p2;
  wire icmp_ln899_124_fu_6793_p2;
  wire icmp_ln899_125_fu_6816_p2;
  wire icmp_ln899_129_fu_6884_p2;
  wire icmp_ln899_12_fu_4441_p2;
  wire icmp_ln899_130_fu_6899_p2;
  wire icmp_ln899_131_fu_6914_p2;
  wire icmp_ln899_132_fu_6929_p2;
  wire icmp_ln899_133_fu_6944_p2;
  wire icmp_ln899_134_fu_6959_p2;
  wire icmp_ln899_135_fu_6974_p2;
  wire icmp_ln899_136_fu_6989_p2;
  wire icmp_ln899_137_fu_7004_p2;
  wire icmp_ln899_138_fu_7019_p2;
  wire icmp_ln899_139_fu_7034_p2;
  wire icmp_ln899_13_fu_4464_p2;
  wire icmp_ln899_140_fu_7049_p2;
  wire icmp_ln899_141_fu_7064_p2;
  wire icmp_ln899_142_fu_7079_p2;
  wire icmp_ln899_143_fu_7094_p2;
  wire icmp_ln899_144_fu_7109_p2;
  wire icmp_ln899_145_fu_7124_p2;
  wire icmp_ln899_146_fu_7139_p2;
  wire icmp_ln899_147_fu_7154_p2;
  wire icmp_ln899_148_fu_7169_p2;
  wire icmp_ln899_149_fu_7184_p2;
  wire icmp_ln899_150_fu_7199_p2;
  wire icmp_ln899_151_fu_7214_p2;
  wire icmp_ln899_152_fu_7229_p2;
  wire icmp_ln899_153_fu_7244_p2;
  wire icmp_ln899_154_fu_7259_p2;
  wire icmp_ln899_155_fu_7274_p2;
  wire icmp_ln899_156_fu_7289_p2;
  wire icmp_ln899_157_fu_7304_p2;
  wire icmp_ln899_158_fu_7319_p2;
  wire icmp_ln899_159_fu_7334_p2;
  wire icmp_ln899_15_fu_4506_p2;
  wire icmp_ln899_160_fu_7349_p2;
  wire icmp_ln899_161_fu_7364_p2;
  wire icmp_ln899_162_fu_7379_p2;
  wire icmp_ln899_163_fu_7394_p2;
  wire icmp_ln899_164_fu_7409_p2;
  wire icmp_ln899_165_fu_7424_p2;
  wire icmp_ln899_166_fu_7439_p2;
  wire icmp_ln899_167_fu_7454_p2;
  wire icmp_ln899_168_fu_7469_p2;
  wire icmp_ln899_169_fu_7484_p2;
  wire icmp_ln899_16_fu_4525_p2;
  wire icmp_ln899_170_fu_7499_p2;
  wire icmp_ln899_171_fu_7514_p2;
  wire icmp_ln899_172_fu_7529_p2;
  wire icmp_ln899_173_fu_7544_p2;
  wire icmp_ln899_174_fu_7559_p2;
  wire icmp_ln899_175_fu_7574_p2;
  wire icmp_ln899_176_fu_7589_p2;
  wire icmp_ln899_177_fu_7604_p2;
  wire icmp_ln899_178_fu_7619_p2;
  wire icmp_ln899_179_fu_7634_p2;
  wire icmp_ln899_17_fu_4544_p2;
  wire icmp_ln899_180_fu_7649_p2;
  wire icmp_ln899_181_fu_7664_p2;
  wire icmp_ln899_182_fu_7679_p2;
  wire icmp_ln899_183_fu_7694_p2;
  wire icmp_ln899_184_fu_7709_p2;
  wire icmp_ln899_185_fu_7724_p2;
  wire icmp_ln899_186_fu_7739_p2;
  wire icmp_ln899_187_fu_7754_p2;
  wire icmp_ln899_188_fu_7769_p2;
  wire icmp_ln899_189_fu_7784_p2;
  wire icmp_ln899_18_fu_4563_p2;
  wire icmp_ln899_190_fu_7799_p2;
  wire icmp_ln899_191_fu_7814_p2;
  wire icmp_ln899_193_fu_7852_p2;
  wire icmp_ln899_194_fu_7871_p2;
  wire icmp_ln899_195_fu_7890_p2;
  wire icmp_ln899_196_fu_7909_p2;
  wire icmp_ln899_197_fu_7928_p2;
  wire icmp_ln899_198_fu_7947_p2;
  wire icmp_ln899_199_fu_7966_p2;
  wire icmp_ln899_19_fu_4582_p2;
  wire icmp_ln899_1_fu_4232_p2;
  wire \icmp_ln899_1_reg_13050_reg[0] ;
  wire \icmp_ln899_1_reg_13050_reg[0]_0 ;
  wire icmp_ln899_200_fu_7985_p2;
  wire icmp_ln899_201_fu_8004_p2;
  wire icmp_ln899_202_fu_8023_p2;
  wire icmp_ln899_203_fu_8042_p2;
  wire icmp_ln899_204_fu_8061_p2;
  wire icmp_ln899_205_fu_8080_p2;
  wire icmp_ln899_206_fu_8099_p2;
  wire icmp_ln899_207_fu_8118_p2;
  wire icmp_ln899_208_fu_8137_p2;
  wire icmp_ln899_209_fu_8156_p2;
  wire icmp_ln899_20_fu_4601_p2;
  wire icmp_ln899_210_fu_8175_p2;
  wire icmp_ln899_211_fu_8194_p2;
  wire icmp_ln899_212_fu_8213_p2;
  wire icmp_ln899_213_fu_8232_p2;
  wire icmp_ln899_214_fu_8251_p2;
  wire icmp_ln899_215_fu_8270_p2;
  wire icmp_ln899_216_fu_8289_p2;
  wire icmp_ln899_217_fu_8308_p2;
  wire icmp_ln899_218_fu_8327_p2;
  wire icmp_ln899_219_fu_8346_p2;
  wire icmp_ln899_21_fu_4620_p2;
  wire icmp_ln899_220_fu_8365_p2;
  wire icmp_ln899_221_fu_8384_p2;
  wire icmp_ln899_222_fu_8403_p2;
  wire icmp_ln899_223_fu_8422_p2;
  wire icmp_ln899_224_fu_8441_p2;
  wire icmp_ln899_225_fu_8460_p2;
  wire icmp_ln899_226_fu_8479_p2;
  wire icmp_ln899_227_fu_8498_p2;
  wire icmp_ln899_228_fu_8517_p2;
  wire icmp_ln899_229_fu_8536_p2;
  wire icmp_ln899_22_fu_4639_p2;
  wire icmp_ln899_230_fu_8555_p2;
  wire icmp_ln899_231_fu_8574_p2;
  wire icmp_ln899_232_fu_8593_p2;
  wire icmp_ln899_233_fu_8612_p2;
  wire icmp_ln899_234_fu_8631_p2;
  wire icmp_ln899_235_fu_8650_p2;
  wire icmp_ln899_236_fu_8669_p2;
  wire icmp_ln899_237_fu_8688_p2;
  wire icmp_ln899_238_fu_8707_p2;
  wire icmp_ln899_239_fu_8726_p2;
  wire icmp_ln899_23_fu_4662_p2;
  wire icmp_ln899_240_fu_8745_p2;
  wire icmp_ln899_241_fu_8764_p2;
  wire icmp_ln899_242_fu_8783_p2;
  wire icmp_ln899_243_fu_8802_p2;
  wire icmp_ln899_244_fu_8821_p2;
  wire icmp_ln899_245_fu_8840_p2;
  wire icmp_ln899_246_fu_8859_p2;
  wire icmp_ln899_247_fu_8878_p2;
  wire icmp_ln899_248_fu_8897_p2;
  wire icmp_ln899_249_fu_8916_p2;
  wire icmp_ln899_24_fu_4685_p2;
  wire icmp_ln899_250_fu_8935_p2;
  wire icmp_ln899_251_fu_8954_p2;
  wire icmp_ln899_252_fu_8973_p2;
  wire icmp_ln899_253_fu_8992_p2;
  wire icmp_ln899_254_fu_9011_p2;
  wire icmp_ln899_25_fu_4708_p2;
  wire icmp_ln899_26_fu_4731_p2;
  wire icmp_ln899_27_fu_4754_p2;
  wire icmp_ln899_28_fu_4777_p2;
  wire icmp_ln899_29_fu_4800_p2;
  wire icmp_ln899_31_fu_4842_p2;
  wire icmp_ln899_32_fu_4861_p2;
  wire icmp_ln899_33_fu_4880_p2;
  wire icmp_ln899_34_fu_4899_p2;
  wire icmp_ln899_35_fu_4918_p2;
  wire icmp_ln899_36_fu_4937_p2;
  wire icmp_ln899_37_fu_4956_p2;
  wire icmp_ln899_38_fu_4975_p2;
  wire icmp_ln899_39_fu_4994_p2;
  wire icmp_ln899_40_fu_5013_p2;
  wire icmp_ln899_41_fu_5032_p2;
  wire icmp_ln899_42_fu_5051_p2;
  wire icmp_ln899_43_fu_5070_p2;
  wire icmp_ln899_44_fu_5089_p2;
  wire icmp_ln899_45_fu_5108_p2;
  wire icmp_ln899_46_fu_5127_p2;
  wire icmp_ln899_47_fu_5150_p2;
  wire icmp_ln899_48_fu_5173_p2;
  wire icmp_ln899_49_fu_5196_p2;
  wire icmp_ln899_50_fu_5219_p2;
  wire icmp_ln899_51_fu_5242_p2;
  wire icmp_ln899_52_fu_5265_p2;
  wire icmp_ln899_53_fu_5288_p2;
  wire icmp_ln899_54_fu_5311_p2;
  wire icmp_ln899_55_fu_5334_p2;
  wire icmp_ln899_56_fu_5357_p2;
  wire icmp_ln899_57_fu_5380_p2;
  wire icmp_ln899_58_fu_5403_p2;
  wire icmp_ln899_59_fu_5426_p2;
  wire icmp_ln899_60_fu_5449_p2;
  wire icmp_ln899_61_fu_5472_p2;
  wire icmp_ln899_64_fu_5533_p2;
  wire icmp_ln899_65_fu_5552_p2;
  wire icmp_ln899_66_fu_5571_p2;
  wire icmp_ln899_67_fu_5590_p2;
  wire icmp_ln899_68_fu_5609_p2;
  wire icmp_ln899_69_fu_5628_p2;
  wire icmp_ln899_70_fu_5647_p2;
  wire icmp_ln899_71_fu_5666_p2;
  wire icmp_ln899_72_fu_5685_p2;
  wire icmp_ln899_73_fu_5704_p2;
  wire icmp_ln899_74_fu_5723_p2;
  wire icmp_ln899_75_fu_5742_p2;
  wire icmp_ln899_76_fu_5761_p2;
  wire icmp_ln899_77_fu_5780_p2;
  wire icmp_ln899_78_fu_5799_p2;
  wire icmp_ln899_79_fu_5818_p2;
  wire icmp_ln899_7_fu_4338_p2;
  wire icmp_ln899_80_fu_5837_p2;
  wire icmp_ln899_81_fu_5856_p2;
  wire icmp_ln899_82_fu_5875_p2;
  wire icmp_ln899_83_fu_5894_p2;
  wire icmp_ln899_84_fu_5913_p2;
  wire icmp_ln899_85_fu_5932_p2;
  wire icmp_ln899_86_fu_5951_p2;
  wire icmp_ln899_87_fu_5970_p2;
  wire icmp_ln899_88_fu_5989_p2;
  wire icmp_ln899_89_fu_6008_p2;
  wire icmp_ln899_8_fu_4357_p2;
  wire icmp_ln899_90_fu_6027_p2;
  wire icmp_ln899_91_fu_6046_p2;
  wire icmp_ln899_92_fu_6065_p2;
  wire icmp_ln899_93_fu_6084_p2;
  wire icmp_ln899_94_fu_6103_p2;
  wire icmp_ln899_95_fu_6126_p2;
  wire icmp_ln899_96_fu_6149_p2;
  wire icmp_ln899_97_fu_6172_p2;
  wire icmp_ln899_98_fu_6195_p2;
  wire icmp_ln899_99_fu_6218_p2;
  wire icmp_ln899_9_fu_4376_p2;
  wire [0:0]nf_fu_4199_p2;
  wire [1:0]out;
  wire \q0[0]_i_1__0_n_1 ;
  wire \q0[0]_i_2_0 ;
  wire [0:0]\q0[0]_i_2_1 ;
  wire [0:0]\q0[0]_i_2_2 ;
  wire \q0[0]_i_3_n_1 ;
  wire \q0[0]_rep_i_1__0_n_1 ;
  wire \q0[0]_rep_i_1__1_n_1 ;
  wire \q0[0]_rep_i_1__2_n_1 ;
  wire \q0[0]_rep_i_1__3_n_1 ;
  wire \q0[0]_rep_i_1_n_1 ;
  wire \q0[2]_i_1_n_1 ;
  wire \q0[2]_rep_i_1__0_n_1 ;
  wire \q0[2]_rep_i_1__1_n_1 ;
  wire \q0[2]_rep_i_1__2_n_1 ;
  wire \q0[2]_rep_i_1__3_n_1 ;
  wire \q0[2]_rep_i_1__4_n_1 ;
  wire \q0[2]_rep_i_1_n_1 ;
  wire \q0_reg[0]_rep__0_n_1 ;
  wire \q0_reg[0]_rep__1_n_1 ;
  wire \q0_reg[0]_rep__2_n_1 ;
  wire [0:0]\q0_reg[0]_rep__3_0 ;
  wire \q0_reg[0]_rep__3_n_1 ;
  wire \q0_reg[0]_rep_n_1 ;
  wire [2:0]\q0_reg[2]_0 ;
  wire \q0_reg[2]_rep__0_n_1 ;
  wire \q0_reg[2]_rep__1_n_1 ;
  wire \q0_reg[2]_rep__2_n_1 ;
  wire [2:0]\q0_reg[2]_rep__3_0 ;
  wire \q0_reg[2]_rep__3_n_1 ;
  wire \q0_reg[2]_rep__4_n_1 ;
  wire \q0_reg[2]_rep_n_1 ;
  wire \q0_reg_n_1_[0] ;
  wire \q0_reg_n_1_[2] ;
  wire \tmp_V_1_reg_11506[7]_i_4_n_1 ;
  wire \tmp_V_1_reg_11506[7]_i_5_n_1 ;
  wire \tmp_V_1_reg_11506[7]_i_6_n_1 ;
  wire [2:0]\tmp_V_1_reg_11506_reg[6]_rep__0 ;
  wire zext_ln186_10_fu_4307_p1;
  wire zext_ln186_11_fu_4330_p1;
  wire zext_ln186_6_fu_4265_p1;
  wire zext_ln186_8_fu_4284_p1;
  wire [3:0]\NLW_add_ln700_102_reg_13185_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_102_reg_13185_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_102_reg_13185_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_102_reg_13185_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_102_reg_13185_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_105_reg_13190_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_105_reg_13190_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_105_reg_13190_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_105_reg_13190_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_105_reg_13190_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_110_reg_13195_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_110_reg_13195_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_add_ln700_110_reg_13195_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_110_reg_13195_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_110_reg_13195_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_113_reg_13200_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_113_reg_13200_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_113_reg_13200_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_113_reg_13200_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_113_reg_13200_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_117_reg_13205_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_117_reg_13205_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_117_reg_13205_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_117_reg_13205_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_117_reg_13205_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_11_reg_13070_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_11_reg_13070_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_11_reg_13070_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_11_reg_13070_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_120_reg_13210_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_120_reg_13210_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_120_reg_13210_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_120_reg_13210_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_128_reg_13215_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_128_reg_13215_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_131_reg_13220_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_131_reg_13220_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_131_reg_13220_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_131_reg_13220_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_131_reg_13220_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_135_reg_13225_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_135_reg_13225_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_135_reg_13225_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_135_reg_13225_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_135_reg_13225_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_138_reg_13230_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_138_reg_13230_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_138_reg_13230_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_138_reg_13230_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_138_reg_13230_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:2]\NLW_add_ln700_143_reg_13235_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_143_reg_13235_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_143_reg_13235_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_143_reg_13235_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_143_reg_13235_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_146_reg_13240_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_146_reg_13240_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_146_reg_13240_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_146_reg_13240_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_146_reg_13240_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_150_reg_13245_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_150_reg_13245_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_150_reg_13245_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_150_reg_13245_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_150_reg_13245_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_153_reg_13250_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_153_reg_13250_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_153_reg_13250_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_153_reg_13250_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_153_reg_13250_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:2]\NLW_add_ln700_159_reg_13255_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_159_reg_13255_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_159_reg_13255_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_159_reg_13255_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_159_reg_13255_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_162_reg_13260_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_162_reg_13260_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_162_reg_13260_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_162_reg_13260_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_162_reg_13260_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_166_reg_13265_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_166_reg_13265_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_166_reg_13265_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_166_reg_13265_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_166_reg_13265_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_169_reg_13270_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_169_reg_13270_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_169_reg_13270_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_169_reg_13270_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_169_reg_13270_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_16_reg_13075_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_16_reg_13075_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_add_ln700_16_reg_13075_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_16_reg_13075_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_16_reg_13075_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:2]\NLW_add_ln700_174_reg_13275_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_174_reg_13275_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_174_reg_13275_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_174_reg_13275_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_174_reg_13275_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_177_reg_13280_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_177_reg_13280_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_177_reg_13280_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_177_reg_13280_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_177_reg_13280_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_181_reg_13285_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_181_reg_13285_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_181_reg_13285_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_181_reg_13285_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_181_reg_13285_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_184_reg_13290_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_184_reg_13290_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_184_reg_13290_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_184_reg_13290_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_184_reg_13290_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_191_reg_13295_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_191_reg_13295_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_191_reg_13295_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_194_reg_13300_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_194_reg_13300_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_194_reg_13300_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_194_reg_13300_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_194_reg_13300_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_198_reg_13305_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_198_reg_13305_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_198_reg_13305_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_198_reg_13305_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_198_reg_13305_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_19_reg_13080_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_19_reg_13080_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_19_reg_13080_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_19_reg_13080_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_19_reg_13080_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_201_reg_13310_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_201_reg_13310_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_201_reg_13310_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_201_reg_13310_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_201_reg_13310_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:2]\NLW_add_ln700_206_reg_13315_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_206_reg_13315_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_206_reg_13315_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_206_reg_13315_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_206_reg_13315_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_209_reg_13320_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_209_reg_13320_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_209_reg_13320_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_209_reg_13320_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_209_reg_13320_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_213_reg_13325_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_213_reg_13325_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_213_reg_13325_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_213_reg_13325_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_213_reg_13325_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_216_reg_13330_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_216_reg_13330_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_216_reg_13330_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_216_reg_13330_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_216_reg_13330_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:2]\NLW_add_ln700_222_reg_13335_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_222_reg_13335_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_222_reg_13335_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_222_reg_13335_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_222_reg_13335_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_225_reg_13340_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_225_reg_13340_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_225_reg_13340_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_225_reg_13340_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_225_reg_13340_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_229_reg_13345_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_229_reg_13345_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_229_reg_13345_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_229_reg_13345_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_229_reg_13345_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_232_reg_13350_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_232_reg_13350_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_232_reg_13350_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_232_reg_13350_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_232_reg_13350_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:2]\NLW_add_ln700_237_reg_13355_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_237_reg_13355_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_237_reg_13355_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_237_reg_13355_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_237_reg_13355_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_23_reg_13085_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_23_reg_13085_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_23_reg_13085_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_23_reg_13085_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_23_reg_13085_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_240_reg_13360_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_240_reg_13360_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_240_reg_13360_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_240_reg_13360_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_240_reg_13360_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_244_reg_13365_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_244_reg_13365_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_244_reg_13365_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_244_reg_13365_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_244_reg_13365_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_247_reg_13370_reg[2]_i_2_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_247_reg_13370_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_247_reg_13370_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_247_reg_13370_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_247_reg_13370_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_26_reg_13090_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_26_reg_13090_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_26_reg_13090_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_26_reg_13090_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_32_reg_13095_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_32_reg_13095_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_add_ln700_32_reg_13095_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_32_reg_13095_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_32_reg_13095_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_35_reg_13100_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_35_reg_13100_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_35_reg_13100_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_35_reg_13100_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_35_reg_13100_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_39_reg_13105_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_39_reg_13105_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_39_reg_13105_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_39_reg_13105_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_39_reg_13105_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_42_reg_13110_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_42_reg_13110_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_42_reg_13110_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_42_reg_13110_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_42_reg_13110_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_47_reg_13115_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_47_reg_13115_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_add_ln700_47_reg_13115_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_47_reg_13115_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_47_reg_13115_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_50_reg_13120_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_50_reg_13120_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_50_reg_13120_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_50_reg_13120_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_50_reg_13120_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_54_reg_13125_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_54_reg_13125_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_54_reg_13125_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_54_reg_13125_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_54_reg_13125_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_57_reg_13130_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_57_reg_13130_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_57_reg_13130_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_57_reg_13130_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_64_reg_13135_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_64_reg_13135_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_64_reg_13135_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_67_reg_13140_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_67_reg_13140_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_67_reg_13140_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_67_reg_13140_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_67_reg_13140_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_71_reg_13145_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_71_reg_13145_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_71_reg_13145_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_71_reg_13145_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_71_reg_13145_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_74_reg_13150_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_74_reg_13150_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_74_reg_13150_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_74_reg_13150_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_74_reg_13150_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_79_reg_13155_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_79_reg_13155_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_add_ln700_79_reg_13155_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_79_reg_13155_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_79_reg_13155_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_82_reg_13160_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_82_reg_13160_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_82_reg_13160_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_82_reg_13160_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_82_reg_13160_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_86_reg_13165_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_86_reg_13165_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_86_reg_13165_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_86_reg_13165_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_86_reg_13165_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_89_reg_13170_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_89_reg_13170_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_89_reg_13170_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_89_reg_13170_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_89_reg_13170_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_8_reg_13065_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_8_reg_13065_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_8_reg_13065_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_8_reg_13065_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_8_reg_13065_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_95_reg_13175_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_95_reg_13175_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:2]\NLW_add_ln700_95_reg_13175_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_95_reg_13175_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_95_reg_13175_reg[2]_i_5_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_98_reg_13180_reg[2]_i_2_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_98_reg_13180_reg[2]_i_3_O_UNCONNECTED ;
  wire [3:3]\NLW_add_ln700_98_reg_13180_reg[2]_i_4_CO_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_98_reg_13180_reg[2]_i_4_O_UNCONNECTED ;
  wire [3:0]\NLW_add_ln700_98_reg_13180_reg[2]_i_5_O_UNCONNECTED ;

  (* SOFT_HLUTNM = "soft_lutpair30" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_102_reg_13185[0]_i_1 
       (.I0(icmp_ln899_103_fu_6310_p2),
        .I1(icmp_ln899_106_fu_6379_p2),
        .I2(icmp_ln899_104_fu_6333_p2),
        .I3(icmp_ln899_105_fu_6356_p2),
        .O(\add_ln700_102_reg_13185_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair30" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_102_reg_13185[1]_i_1 
       (.I0(icmp_ln899_105_fu_6356_p2),
        .I1(icmp_ln899_106_fu_6379_p2),
        .I2(icmp_ln899_104_fu_6333_p2),
        .I3(icmp_ln899_103_fu_6310_p2),
        .O(\add_ln700_102_reg_13185_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_102_reg_13185[2]_i_1 
       (.I0(icmp_ln899_104_fu_6333_p2),
        .I1(icmp_ln899_106_fu_6379_p2),
        .I2(icmp_ln899_103_fu_6310_p2),
        .I3(icmp_ln899_105_fu_6356_p2),
        .O(\add_ln700_102_reg_13185_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_102_reg_13185[2]_i_10 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_102_reg_13185[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_102_reg_13185[2]_i_11 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_102_reg_13185[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_102_reg_13185[2]_i_12 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_102_reg_13185[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_102_reg_13185[2]_i_13 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_102_reg_13185[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_102_reg_13185[2]_i_14 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_102_reg_13185[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_102_reg_13185[2]_i_15 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_102_reg_13185[2]_i_15_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_102_reg_13185[2]_i_16 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_102_reg_13185[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_102_reg_13185[2]_i_17 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep_n_1 ),
        .O(\add_ln700_102_reg_13185[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_102_reg_13185[2]_i_18 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_102_reg_13185[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_102_reg_13185[2]_i_19 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_102_reg_13185[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_102_reg_13185[2]_i_20 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_102_reg_13185[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_102_reg_13185[2]_i_21 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_102_reg_13185[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_102_reg_13185[2]_i_22 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_102_reg_13185[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_102_reg_13185[2]_i_23 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_102_reg_13185[2]_i_23_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_102_reg_13185[2]_i_24 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_102_reg_13185[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_102_reg_13185[2]_i_25 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_102_reg_13185[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_102_reg_13185[2]_i_26 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_102_reg_13185[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_102_reg_13185[2]_i_27 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_102_reg_13185[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_102_reg_13185[2]_i_28 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_102_reg_13185[2]_i_28_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_102_reg_13185[2]_i_29 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_102_reg_13185[2]_i_29_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_102_reg_13185[2]_i_30 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_102_reg_13185[2]_i_30_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_102_reg_13185[2]_i_31 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_102_reg_13185[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_102_reg_13185[2]_i_32 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_102_reg_13185[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_102_reg_13185[2]_i_33 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_102_reg_13185[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_102_reg_13185[2]_i_34 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_102_reg_13185[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_102_reg_13185[2]_i_35 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_102_reg_13185[2]_i_35_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_102_reg_13185[2]_i_6 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_102_reg_13185[2]_i_6_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_102_reg_13185[2]_i_7 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_102_reg_13185[2]_i_7_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_102_reg_13185[2]_i_8 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_102_reg_13185[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_102_reg_13185[2]_i_9 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_102_reg_13185[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_102_reg_13185_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_104_fu_6333_p2,\add_ln700_102_reg_13185_reg[2]_i_2_n_2 ,\add_ln700_102_reg_13185_reg[2]_i_2_n_3 ,\add_ln700_102_reg_13185_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_102_reg_13185[2]_i_6_n_1 ,\add_ln700_102_reg_13185[2]_i_7_n_1 ,\add_ln700_102_reg_13185[2]_i_8_n_1 ,\add_ln700_102_reg_13185[2]_i_9_n_1 }),
        .O(\NLW_add_ln700_102_reg_13185_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_102_reg_13185[2]_i_10_n_1 ,\add_ln700_102_reg_13185[2]_i_11_n_1 ,\add_ln700_102_reg_13185[2]_i_12_n_1 ,\add_ln700_102_reg_13185[2]_i_13_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_102_reg_13185_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_106_fu_6379_p2,\add_ln700_102_reg_13185_reg[2]_i_3_n_2 ,\add_ln700_102_reg_13185_reg[2]_i_3_n_3 ,\add_ln700_102_reg_13185_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_102_reg_13185[2]_i_14_n_1 ,\add_ln700_102_reg_13185[2]_i_15_n_1 ,\add_ln700_102_reg_13185[2]_i_16_n_1 ,\add_ln700_102_reg_13185[2]_i_17_n_1 }),
        .O(\NLW_add_ln700_102_reg_13185_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_102_reg_13185[2]_i_18_n_1 ,\add_ln700_102_reg_13185[2]_i_19_n_1 ,\add_ln700_102_reg_13185[2]_i_20_n_1 ,\add_ln700_102_reg_13185[2]_i_21_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_102_reg_13185_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_102_reg_13185_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_103_fu_6310_p2,\add_ln700_102_reg_13185_reg[2]_i_4_n_3 ,\add_ln700_102_reg_13185_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_102_reg_13185[2]_i_22_n_1 ,\add_ln700_102_reg_13185[2]_i_23_n_1 ,\add_ln700_102_reg_13185[2]_i_24_n_1 }),
        .O(\NLW_add_ln700_102_reg_13185_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_102_reg_13185[2]_i_25_n_1 ,\add_ln700_102_reg_13185[2]_i_26_n_1 ,\add_ln700_102_reg_13185[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_102_reg_13185_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_105_fu_6356_p2,\add_ln700_102_reg_13185_reg[2]_i_5_n_2 ,\add_ln700_102_reg_13185_reg[2]_i_5_n_3 ,\add_ln700_102_reg_13185_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_102_reg_13185[2]_i_28_n_1 ,\add_ln700_102_reg_13185[2]_i_29_n_1 ,\add_ln700_102_reg_13185[2]_i_30_n_1 ,\add_ln700_102_reg_13185[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_102_reg_13185_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_102_reg_13185[2]_i_32_n_1 ,\add_ln700_102_reg_13185[2]_i_33_n_1 ,\add_ln700_102_reg_13185[2]_i_34_n_1 ,\add_ln700_102_reg_13185[2]_i_35_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair34" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_105_reg_13190[0]_i_1 
       (.I0(icmp_ln899_107_fu_6402_p2),
        .I1(icmp_ln899_110_fu_6471_p2),
        .I2(icmp_ln899_108_fu_6425_p2),
        .I3(icmp_ln899_109_fu_6448_p2),
        .O(\add_ln700_105_reg_13190_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair34" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_105_reg_13190[1]_i_1 
       (.I0(icmp_ln899_109_fu_6448_p2),
        .I1(icmp_ln899_110_fu_6471_p2),
        .I2(icmp_ln899_108_fu_6425_p2),
        .I3(icmp_ln899_107_fu_6402_p2),
        .O(\add_ln700_105_reg_13190_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_105_reg_13190[2]_i_1 
       (.I0(icmp_ln899_108_fu_6425_p2),
        .I1(icmp_ln899_110_fu_6471_p2),
        .I2(icmp_ln899_107_fu_6402_p2),
        .I3(icmp_ln899_109_fu_6448_p2),
        .O(\add_ln700_105_reg_13190_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_105_reg_13190[2]_i_10 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_105_reg_13190[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_105_reg_13190[2]_i_11 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_105_reg_13190[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_105_reg_13190[2]_i_12 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I1(\q0_reg[0]_rep_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_105_reg_13190[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_105_reg_13190[2]_i_13 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_105_reg_13190[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_105_reg_13190[2]_i_14 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_105_reg_13190[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_105_reg_13190[2]_i_15 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_105_reg_13190[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_105_reg_13190[2]_i_16 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\q0_reg[0]_rep_n_1 ),
        .O(\add_ln700_105_reg_13190[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_105_reg_13190[2]_i_17 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep_n_1 ),
        .O(\add_ln700_105_reg_13190[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_105_reg_13190[2]_i_18 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_105_reg_13190[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_105_reg_13190[2]_i_19 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_105_reg_13190[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_105_reg_13190[2]_i_20 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I1(\q0_reg[0]_rep_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_105_reg_13190[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_105_reg_13190[2]_i_21 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_105_reg_13190[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_105_reg_13190[2]_i_22 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_105_reg_13190[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_105_reg_13190[2]_i_23 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_105_reg_13190[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_105_reg_13190[2]_i_24 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\q0_reg[0]_rep_n_1 ),
        .O(\add_ln700_105_reg_13190[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_105_reg_13190[2]_i_25 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_105_reg_13190[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_105_reg_13190[2]_i_26 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_105_reg_13190[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_105_reg_13190[2]_i_27 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I1(\q0_reg[0]_rep_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_105_reg_13190[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_105_reg_13190[2]_i_28 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_105_reg_13190[2]_i_28_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_105_reg_13190[2]_i_29 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_105_reg_13190[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_105_reg_13190[2]_i_30 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\q0_reg[0]_rep_n_1 ),
        .O(\add_ln700_105_reg_13190[2]_i_30_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_105_reg_13190[2]_i_31 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_105_reg_13190[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_105_reg_13190[2]_i_32 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_105_reg_13190[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_105_reg_13190[2]_i_33 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_105_reg_13190[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_105_reg_13190[2]_i_34 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I1(\q0_reg[0]_rep_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_105_reg_13190[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_105_reg_13190[2]_i_35 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_105_reg_13190[2]_i_35_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_105_reg_13190[2]_i_6 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_105_reg_13190[2]_i_6_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_105_reg_13190[2]_i_7 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_105_reg_13190[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_105_reg_13190[2]_i_8 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\q0_reg[0]_rep_n_1 ),
        .O(\add_ln700_105_reg_13190[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_105_reg_13190[2]_i_9 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_105_reg_13190[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_105_reg_13190_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_108_fu_6425_p2,\add_ln700_105_reg_13190_reg[2]_i_2_n_2 ,\add_ln700_105_reg_13190_reg[2]_i_2_n_3 ,\add_ln700_105_reg_13190_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_105_reg_13190[2]_i_6_n_1 ,\add_ln700_105_reg_13190[2]_i_7_n_1 ,\add_ln700_105_reg_13190[2]_i_8_n_1 ,\add_ln700_105_reg_13190[2]_i_9_n_1 }),
        .O(\NLW_add_ln700_105_reg_13190_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_105_reg_13190[2]_i_10_n_1 ,\add_ln700_105_reg_13190[2]_i_11_n_1 ,\add_ln700_105_reg_13190[2]_i_12_n_1 ,\add_ln700_105_reg_13190[2]_i_13_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_105_reg_13190_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_110_fu_6471_p2,\add_ln700_105_reg_13190_reg[2]_i_3_n_2 ,\add_ln700_105_reg_13190_reg[2]_i_3_n_3 ,\add_ln700_105_reg_13190_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_105_reg_13190[2]_i_14_n_1 ,\add_ln700_105_reg_13190[2]_i_15_n_1 ,\add_ln700_105_reg_13190[2]_i_16_n_1 ,\add_ln700_105_reg_13190[2]_i_17_n_1 }),
        .O(\NLW_add_ln700_105_reg_13190_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_105_reg_13190[2]_i_18_n_1 ,\add_ln700_105_reg_13190[2]_i_19_n_1 ,\add_ln700_105_reg_13190[2]_i_20_n_1 ,\add_ln700_105_reg_13190[2]_i_21_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_105_reg_13190_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_105_reg_13190_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_107_fu_6402_p2,\add_ln700_105_reg_13190_reg[2]_i_4_n_3 ,\add_ln700_105_reg_13190_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_105_reg_13190[2]_i_22_n_1 ,\add_ln700_105_reg_13190[2]_i_23_n_1 ,\add_ln700_105_reg_13190[2]_i_24_n_1 }),
        .O(\NLW_add_ln700_105_reg_13190_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_105_reg_13190[2]_i_25_n_1 ,\add_ln700_105_reg_13190[2]_i_26_n_1 ,\add_ln700_105_reg_13190[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_105_reg_13190_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_109_fu_6448_p2,\add_ln700_105_reg_13190_reg[2]_i_5_n_2 ,\add_ln700_105_reg_13190_reg[2]_i_5_n_3 ,\add_ln700_105_reg_13190_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_105_reg_13190[2]_i_28_n_1 ,\add_ln700_105_reg_13190[2]_i_29_n_1 ,\add_ln700_105_reg_13190[2]_i_30_n_1 ,\add_ln700_105_reg_13190[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_105_reg_13190_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_105_reg_13190[2]_i_32_n_1 ,\add_ln700_105_reg_13190[2]_i_33_n_1 ,\add_ln700_105_reg_13190[2]_i_34_n_1 ,\add_ln700_105_reg_13190[2]_i_35_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair57" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_110_reg_13195[0]_i_1 
       (.I0(icmp_ln899_111_fu_6494_p2),
        .I1(icmp_ln899_114_fu_6563_p2),
        .I2(icmp_ln899_112_fu_6517_p2),
        .I3(icmp_ln899_113_fu_6540_p2),
        .O(\add_ln700_110_reg_13195_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair57" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_110_reg_13195[1]_i_1 
       (.I0(icmp_ln899_113_fu_6540_p2),
        .I1(icmp_ln899_114_fu_6563_p2),
        .I2(icmp_ln899_112_fu_6517_p2),
        .I3(icmp_ln899_111_fu_6494_p2),
        .O(\add_ln700_110_reg_13195_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_110_reg_13195[2]_i_1 
       (.I0(icmp_ln899_112_fu_6517_p2),
        .I1(icmp_ln899_114_fu_6563_p2),
        .I2(icmp_ln899_111_fu_6494_p2),
        .I3(icmp_ln899_113_fu_6540_p2),
        .O(\add_ln700_110_reg_13195_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_110_reg_13195[2]_i_10 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I1(\q0_reg[2]_rep__4_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .O(\add_ln700_110_reg_13195[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_110_reg_13195[2]_i_12 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_110_reg_13195[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_110_reg_13195[2]_i_13 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_110_reg_13195[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_110_reg_13195[2]_i_14 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I2(\q0_reg[2]_rep__4_n_1 ),
        .O(\add_ln700_110_reg_13195[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_110_reg_13195[2]_i_15 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep_n_1 ),
        .O(\add_ln700_110_reg_13195[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_110_reg_13195[2]_i_16 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_110_reg_13195[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_110_reg_13195[2]_i_17 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I1(\q0_reg[2]_rep__4_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .O(\add_ln700_110_reg_13195[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_110_reg_13195[2]_i_19 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_110_reg_13195[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_110_reg_13195[2]_i_20 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_110_reg_13195[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_110_reg_13195[2]_i_21 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I2(\q0_reg[2]_rep__4_n_1 ),
        .O(\add_ln700_110_reg_13195[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_110_reg_13195[2]_i_22 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_110_reg_13195[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_110_reg_13195[2]_i_23 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I1(\q0_reg[2]_rep__4_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .O(\add_ln700_110_reg_13195[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_110_reg_13195[2]_i_24 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_110_reg_13195[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_110_reg_13195[2]_i_25 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I2(\q0_reg[2]_rep__4_n_1 ),
        .O(\add_ln700_110_reg_13195[2]_i_25_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_110_reg_13195[2]_i_26 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_110_reg_13195[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_110_reg_13195[2]_i_27 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_110_reg_13195[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_110_reg_13195[2]_i_28 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I1(\q0_reg[2]_rep__4_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .O(\add_ln700_110_reg_13195[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_110_reg_13195[2]_i_30 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_110_reg_13195[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_110_reg_13195[2]_i_6 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_110_reg_13195[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_110_reg_13195[2]_i_7 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I2(\q0_reg[2]_rep__4_n_1 ),
        .O(\add_ln700_110_reg_13195[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_110_reg_13195[2]_i_8 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_110_reg_13195[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_110_reg_13195[2]_i_9 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_110_reg_13195[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_110_reg_13195_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_112_fu_6517_p2,\add_ln700_110_reg_13195_reg[2]_i_2_n_2 ,\add_ln700_110_reg_13195_reg[2]_i_2_n_3 ,\add_ln700_110_reg_13195_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_110_reg_13195[2]_i_6_n_1 ,\add_ln700_110_reg_13195[2]_i_7_n_1 ,1'b0,\add_ln700_110_reg_13195[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_110_reg_13195_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_110_reg_13195[2]_i_9_n_1 ,\add_ln700_110_reg_13195[2]_i_10_n_1 ,\add_ln700_110_reg_13195_reg[2] ,\add_ln700_110_reg_13195[2]_i_12_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_110_reg_13195_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_114_fu_6563_p2,\add_ln700_110_reg_13195_reg[2]_i_3_n_2 ,\add_ln700_110_reg_13195_reg[2]_i_3_n_3 ,\add_ln700_110_reg_13195_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_110_reg_13195[2]_i_13_n_1 ,\add_ln700_110_reg_13195[2]_i_14_n_1 ,1'b0,\add_ln700_110_reg_13195[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_110_reg_13195_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_110_reg_13195[2]_i_16_n_1 ,\add_ln700_110_reg_13195[2]_i_17_n_1 ,\add_ln700_110_reg_13195_reg[2]_0 ,\add_ln700_110_reg_13195[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_110_reg_13195_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_110_reg_13195_reg[2]_i_4_CO_UNCONNECTED [3:2],icmp_ln899_111_fu_6494_p2,\add_ln700_110_reg_13195_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_110_reg_13195[2]_i_20_n_1 ,\add_ln700_110_reg_13195[2]_i_21_n_1 }),
        .O(\NLW_add_ln700_110_reg_13195_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,1'b0,\add_ln700_110_reg_13195[2]_i_22_n_1 ,\add_ln700_110_reg_13195[2]_i_23_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_110_reg_13195_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_113_fu_6540_p2,\add_ln700_110_reg_13195_reg[2]_i_5_n_2 ,\add_ln700_110_reg_13195_reg[2]_i_5_n_3 ,\add_ln700_110_reg_13195_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_110_reg_13195[2]_i_24_n_1 ,\add_ln700_110_reg_13195[2]_i_25_n_1 ,1'b0,\add_ln700_110_reg_13195[2]_i_26_n_1 }),
        .O(\NLW_add_ln700_110_reg_13195_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_110_reg_13195[2]_i_27_n_1 ,\add_ln700_110_reg_13195[2]_i_28_n_1 ,\add_ln700_110_reg_13195_reg[2]_1 ,\add_ln700_110_reg_13195[2]_i_30_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair33" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_113_reg_13200[0]_i_1 
       (.I0(icmp_ln899_115_fu_6586_p2),
        .I1(icmp_ln899_118_fu_6655_p2),
        .I2(icmp_ln899_116_fu_6609_p2),
        .I3(icmp_ln899_117_fu_6632_p2),
        .O(\add_ln700_113_reg_13200_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair33" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_113_reg_13200[1]_i_1 
       (.I0(icmp_ln899_117_fu_6632_p2),
        .I1(icmp_ln899_118_fu_6655_p2),
        .I2(icmp_ln899_116_fu_6609_p2),
        .I3(icmp_ln899_115_fu_6586_p2),
        .O(\add_ln700_113_reg_13200_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_113_reg_13200[2]_i_1 
       (.I0(icmp_ln899_116_fu_6609_p2),
        .I1(icmp_ln899_118_fu_6655_p2),
        .I2(icmp_ln899_115_fu_6586_p2),
        .I3(icmp_ln899_117_fu_6632_p2),
        .O(\add_ln700_113_reg_13200_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_113_reg_13200[2]_i_10 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_113_reg_13200[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_113_reg_13200[2]_i_11 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I1(\q0_reg[2]_rep__4_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .O(\add_ln700_113_reg_13200[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_113_reg_13200[2]_i_12 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_113_reg_13200[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_113_reg_13200[2]_i_13 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_113_reg_13200[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_113_reg_13200[2]_i_14 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_113_reg_13200[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_113_reg_13200[2]_i_15 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I2(\q0_reg[2]_rep__4_n_1 ),
        .O(\add_ln700_113_reg_13200[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_113_reg_13200[2]_i_16 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_113_reg_13200[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_113_reg_13200[2]_i_17 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep_n_1 ),
        .O(\add_ln700_113_reg_13200[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_113_reg_13200[2]_i_18 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_113_reg_13200[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_113_reg_13200[2]_i_19 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I1(\q0_reg[2]_rep__4_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .O(\add_ln700_113_reg_13200[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_113_reg_13200[2]_i_20 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_113_reg_13200[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_113_reg_13200[2]_i_21 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_113_reg_13200[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_113_reg_13200[2]_i_22 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_113_reg_13200[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_113_reg_13200[2]_i_23 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I2(\q0_reg[2]_rep__4_n_1 ),
        .O(\add_ln700_113_reg_13200[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_113_reg_13200[2]_i_24 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_113_reg_13200[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_113_reg_13200[2]_i_25 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_113_reg_13200[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_113_reg_13200[2]_i_26 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I1(\q0_reg[2]_rep__4_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .O(\add_ln700_113_reg_13200[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_113_reg_13200[2]_i_27 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_113_reg_13200[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_113_reg_13200[2]_i_28 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_113_reg_13200[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_113_reg_13200[2]_i_29 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I2(\q0_reg[2]_rep__4_n_1 ),
        .O(\add_ln700_113_reg_13200[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_113_reg_13200[2]_i_30 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_113_reg_13200[2]_i_30_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_113_reg_13200[2]_i_31 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_113_reg_13200[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_113_reg_13200[2]_i_32 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_113_reg_13200[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_113_reg_13200[2]_i_33 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I1(\q0_reg[2]_rep__4_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .O(\add_ln700_113_reg_13200[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_113_reg_13200[2]_i_34 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_113_reg_13200[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_113_reg_13200[2]_i_35 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_113_reg_13200[2]_i_35_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_113_reg_13200[2]_i_6 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_113_reg_13200[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_113_reg_13200[2]_i_7 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I2(\q0_reg[2]_rep__4_n_1 ),
        .O(\add_ln700_113_reg_13200[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_113_reg_13200[2]_i_8 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_113_reg_13200[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_113_reg_13200[2]_i_9 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_113_reg_13200[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_113_reg_13200_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_116_fu_6609_p2,\add_ln700_113_reg_13200_reg[2]_i_2_n_2 ,\add_ln700_113_reg_13200_reg[2]_i_2_n_3 ,\add_ln700_113_reg_13200_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_113_reg_13200[2]_i_6_n_1 ,\add_ln700_113_reg_13200[2]_i_7_n_1 ,\add_ln700_113_reg_13200[2]_i_8_n_1 ,\add_ln700_113_reg_13200[2]_i_9_n_1 }),
        .O(\NLW_add_ln700_113_reg_13200_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_113_reg_13200[2]_i_10_n_1 ,\add_ln700_113_reg_13200[2]_i_11_n_1 ,\add_ln700_113_reg_13200[2]_i_12_n_1 ,\add_ln700_113_reg_13200[2]_i_13_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_113_reg_13200_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_118_fu_6655_p2,\add_ln700_113_reg_13200_reg[2]_i_3_n_2 ,\add_ln700_113_reg_13200_reg[2]_i_3_n_3 ,\add_ln700_113_reg_13200_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_113_reg_13200[2]_i_14_n_1 ,\add_ln700_113_reg_13200[2]_i_15_n_1 ,\add_ln700_113_reg_13200[2]_i_16_n_1 ,\add_ln700_113_reg_13200[2]_i_17_n_1 }),
        .O(\NLW_add_ln700_113_reg_13200_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_113_reg_13200[2]_i_18_n_1 ,\add_ln700_113_reg_13200[2]_i_19_n_1 ,\add_ln700_113_reg_13200[2]_i_20_n_1 ,\add_ln700_113_reg_13200[2]_i_21_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_113_reg_13200_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_113_reg_13200_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_115_fu_6586_p2,\add_ln700_113_reg_13200_reg[2]_i_4_n_3 ,\add_ln700_113_reg_13200_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_113_reg_13200[2]_i_22_n_1 ,\add_ln700_113_reg_13200[2]_i_23_n_1 ,\add_ln700_113_reg_13200[2]_i_24_n_1 }),
        .O(\NLW_add_ln700_113_reg_13200_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_113_reg_13200[2]_i_25_n_1 ,\add_ln700_113_reg_13200[2]_i_26_n_1 ,\add_ln700_113_reg_13200[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_113_reg_13200_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_117_fu_6632_p2,\add_ln700_113_reg_13200_reg[2]_i_5_n_2 ,\add_ln700_113_reg_13200_reg[2]_i_5_n_3 ,\add_ln700_113_reg_13200_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_113_reg_13200[2]_i_28_n_1 ,\add_ln700_113_reg_13200[2]_i_29_n_1 ,\add_ln700_113_reg_13200[2]_i_30_n_1 ,\add_ln700_113_reg_13200[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_113_reg_13200_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_113_reg_13200[2]_i_32_n_1 ,\add_ln700_113_reg_13200[2]_i_33_n_1 ,\add_ln700_113_reg_13200[2]_i_34_n_1 ,\add_ln700_113_reg_13200[2]_i_35_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair32" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_117_reg_13205[0]_i_1 
       (.I0(icmp_ln899_119_fu_6678_p2),
        .I1(icmp_ln899_122_fu_6747_p2),
        .I2(icmp_ln899_120_fu_6701_p2),
        .I3(icmp_ln899_121_fu_6724_p2),
        .O(\add_ln700_117_reg_13205_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair32" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_117_reg_13205[1]_i_1 
       (.I0(icmp_ln899_121_fu_6724_p2),
        .I1(icmp_ln899_122_fu_6747_p2),
        .I2(icmp_ln899_120_fu_6701_p2),
        .I3(icmp_ln899_119_fu_6678_p2),
        .O(\add_ln700_117_reg_13205_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_117_reg_13205[2]_i_1 
       (.I0(icmp_ln899_120_fu_6701_p2),
        .I1(icmp_ln899_122_fu_6747_p2),
        .I2(icmp_ln899_119_fu_6678_p2),
        .I3(icmp_ln899_121_fu_6724_p2),
        .O(\add_ln700_117_reg_13205_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_117_reg_13205[2]_i_10 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_117_reg_13205[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_117_reg_13205[2]_i_11 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I1(\q0_reg[2]_rep__4_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .O(\add_ln700_117_reg_13205[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_117_reg_13205[2]_i_12 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_117_reg_13205[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_117_reg_13205[2]_i_13 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_117_reg_13205[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_117_reg_13205[2]_i_14 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_117_reg_13205[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_117_reg_13205[2]_i_15 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I2(\q0_reg[2]_rep__4_n_1 ),
        .O(\add_ln700_117_reg_13205[2]_i_15_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_117_reg_13205[2]_i_16 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .O(\add_ln700_117_reg_13205[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_117_reg_13205[2]_i_17 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep_n_1 ),
        .O(\add_ln700_117_reg_13205[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_117_reg_13205[2]_i_18 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_117_reg_13205[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_117_reg_13205[2]_i_19 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I1(\q0_reg[2]_rep__4_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .O(\add_ln700_117_reg_13205[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_117_reg_13205[2]_i_20 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_117_reg_13205[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_117_reg_13205[2]_i_21 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_117_reg_13205[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_117_reg_13205[2]_i_22 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_117_reg_13205[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_117_reg_13205[2]_i_23 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I2(\q0_reg[2]_rep__4_n_1 ),
        .O(\add_ln700_117_reg_13205[2]_i_23_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_117_reg_13205[2]_i_24 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .O(\add_ln700_117_reg_13205[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_117_reg_13205[2]_i_25 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_117_reg_13205[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_117_reg_13205[2]_i_26 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I1(\q0_reg[2]_rep__4_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .O(\add_ln700_117_reg_13205[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_117_reg_13205[2]_i_27 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_117_reg_13205[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_117_reg_13205[2]_i_28 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_117_reg_13205[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_117_reg_13205[2]_i_29 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I2(\q0_reg[2]_rep__4_n_1 ),
        .O(\add_ln700_117_reg_13205[2]_i_29_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_117_reg_13205[2]_i_30 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .O(\add_ln700_117_reg_13205[2]_i_30_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_117_reg_13205[2]_i_31 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_117_reg_13205[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_117_reg_13205[2]_i_32 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_117_reg_13205[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_117_reg_13205[2]_i_33 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I1(\q0_reg[2]_rep__4_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .O(\add_ln700_117_reg_13205[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_117_reg_13205[2]_i_34 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_117_reg_13205[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_117_reg_13205[2]_i_35 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_117_reg_13205[2]_i_35_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_117_reg_13205[2]_i_6 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_117_reg_13205[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_117_reg_13205[2]_i_7 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I2(\q0_reg[2]_rep__4_n_1 ),
        .O(\add_ln700_117_reg_13205[2]_i_7_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_117_reg_13205[2]_i_8 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .O(\add_ln700_117_reg_13205[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_117_reg_13205[2]_i_9 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_117_reg_13205[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_117_reg_13205_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_120_fu_6701_p2,\add_ln700_117_reg_13205_reg[2]_i_2_n_2 ,\add_ln700_117_reg_13205_reg[2]_i_2_n_3 ,\add_ln700_117_reg_13205_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_117_reg_13205[2]_i_6_n_1 ,\add_ln700_117_reg_13205[2]_i_7_n_1 ,\add_ln700_117_reg_13205[2]_i_8_n_1 ,\add_ln700_117_reg_13205[2]_i_9_n_1 }),
        .O(\NLW_add_ln700_117_reg_13205_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_117_reg_13205[2]_i_10_n_1 ,\add_ln700_117_reg_13205[2]_i_11_n_1 ,\add_ln700_117_reg_13205[2]_i_12_n_1 ,\add_ln700_117_reg_13205[2]_i_13_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_117_reg_13205_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_122_fu_6747_p2,\add_ln700_117_reg_13205_reg[2]_i_3_n_2 ,\add_ln700_117_reg_13205_reg[2]_i_3_n_3 ,\add_ln700_117_reg_13205_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_117_reg_13205[2]_i_14_n_1 ,\add_ln700_117_reg_13205[2]_i_15_n_1 ,\add_ln700_117_reg_13205[2]_i_16_n_1 ,\add_ln700_117_reg_13205[2]_i_17_n_1 }),
        .O(\NLW_add_ln700_117_reg_13205_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_117_reg_13205[2]_i_18_n_1 ,\add_ln700_117_reg_13205[2]_i_19_n_1 ,\add_ln700_117_reg_13205[2]_i_20_n_1 ,\add_ln700_117_reg_13205[2]_i_21_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_117_reg_13205_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_117_reg_13205_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_119_fu_6678_p2,\add_ln700_117_reg_13205_reg[2]_i_4_n_3 ,\add_ln700_117_reg_13205_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_117_reg_13205[2]_i_22_n_1 ,\add_ln700_117_reg_13205[2]_i_23_n_1 ,\add_ln700_117_reg_13205[2]_i_24_n_1 }),
        .O(\NLW_add_ln700_117_reg_13205_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_117_reg_13205[2]_i_25_n_1 ,\add_ln700_117_reg_13205[2]_i_26_n_1 ,\add_ln700_117_reg_13205[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_117_reg_13205_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_121_fu_6724_p2,\add_ln700_117_reg_13205_reg[2]_i_5_n_2 ,\add_ln700_117_reg_13205_reg[2]_i_5_n_3 ,\add_ln700_117_reg_13205_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_117_reg_13205[2]_i_28_n_1 ,\add_ln700_117_reg_13205[2]_i_29_n_1 ,\add_ln700_117_reg_13205[2]_i_30_n_1 ,\add_ln700_117_reg_13205[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_117_reg_13205_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_117_reg_13205[2]_i_32_n_1 ,\add_ln700_117_reg_13205[2]_i_33_n_1 ,\add_ln700_117_reg_13205[2]_i_34_n_1 ,\add_ln700_117_reg_13205[2]_i_35_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair3" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_11_reg_13070[0]_i_1 
       (.I0(icmp_ln899_11_fu_4418_p2),
        .I1(CO),
        .I2(icmp_ln899_12_fu_4441_p2),
        .I3(icmp_ln899_13_fu_4464_p2),
        .O(\add_ln700_11_reg_13070_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair3" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_11_reg_13070[1]_i_1 
       (.I0(icmp_ln899_13_fu_4464_p2),
        .I1(CO),
        .I2(icmp_ln899_12_fu_4441_p2),
        .I3(icmp_ln899_11_fu_4418_p2),
        .O(\add_ln700_11_reg_13070_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_11_reg_13070[2]_i_1 
       (.I0(icmp_ln899_12_fu_4441_p2),
        .I1(CO),
        .I2(icmp_ln899_11_fu_4418_p2),
        .I3(icmp_ln899_13_fu_4464_p2),
        .O(\add_ln700_11_reg_13070_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_11_reg_13070[2]_i_10 
       (.I0(\add_ln700_4_reg_13060_reg[0]_0 ),
        .I1(\q0_reg[2]_rep__0_n_1 ),
        .I2(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_11_reg_13070[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_11_reg_13070[2]_i_11 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_11_reg_13070[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_11_reg_13070[2]_i_18 
       (.I0(\add_ln700_4_reg_13060_reg[0]_0 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\q0_reg[2]_rep__0_n_1 ),
        .O(\add_ln700_11_reg_13070[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_11_reg_13070[2]_i_21 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[2]_rep__0_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_11_reg_13070[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_11_reg_13070[2]_i_22 
       (.I0(\add_ln700_4_reg_13060_reg[0]_0 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\q0_reg[2]_rep__0_n_1 ),
        .O(\add_ln700_11_reg_13070[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_11_reg_13070[2]_i_23 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_11_reg_13070[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_11_reg_13070[2]_i_26 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[2]_rep__0_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_11_reg_13070[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_11_reg_13070[2]_i_27 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_11_reg_13070[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h4C)) 
    \add_ln700_11_reg_13070[2]_i_6 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[2]_rep__0_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_11_reg_13070[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_11_reg_13070[2]_i_7 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_4_reg_13060_reg[2] ),
        .I2(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_11_reg_13070[2]_i_7_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_11_reg_13070_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_12_fu_4441_p2,\add_ln700_11_reg_13070_reg[2]_i_2_n_2 ,\add_ln700_11_reg_13070_reg[2]_i_2_n_3 ,\add_ln700_11_reg_13070_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_11_reg_13070[2]_i_6_n_1 ,\add_ln700_11_reg_13070[2]_i_7_n_1 }),
        .O(\NLW_add_ln700_11_reg_13070_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_11_reg_13070_reg[2] ,\add_ln700_11_reg_13070[2]_i_10_n_1 ,\add_ln700_11_reg_13070[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_11_reg_13070_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_11_reg_13070_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_11_fu_4418_p2,\add_ln700_11_reg_13070_reg[2]_i_4_n_3 ,\add_ln700_11_reg_13070_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,\add_ln700_11_reg_13070[2]_i_18_n_1 }),
        .O(\NLW_add_ln700_11_reg_13070_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_11_reg_13070_reg[2]_0 ,\add_ln700_11_reg_13070[2]_i_21_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_11_reg_13070_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_13_fu_4464_p2,\add_ln700_11_reg_13070_reg[2]_i_5_n_2 ,\add_ln700_11_reg_13070_reg[2]_i_5_n_3 ,\add_ln700_11_reg_13070_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_11_reg_13070[2]_i_22_n_1 ,\add_ln700_11_reg_13070[2]_i_23_n_1 }),
        .O(\NLW_add_ln700_11_reg_13070_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_11_reg_13070_reg[2]_1 ,\add_ln700_11_reg_13070[2]_i_26_n_1 ,\add_ln700_11_reg_13070[2]_i_27_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair36" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_120_reg_13210[0]_i_1 
       (.I0(icmp_ln899_123_fu_6770_p2),
        .I1(\add_ln700_120_reg_13210_reg[2] ),
        .I2(icmp_ln899_124_fu_6793_p2),
        .I3(icmp_ln899_125_fu_6816_p2),
        .O(\add_ln700_120_reg_13210_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair36" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_120_reg_13210[1]_i_1 
       (.I0(icmp_ln899_125_fu_6816_p2),
        .I1(\add_ln700_120_reg_13210_reg[2] ),
        .I2(icmp_ln899_124_fu_6793_p2),
        .I3(icmp_ln899_123_fu_6770_p2),
        .O(\add_ln700_120_reg_13210_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_120_reg_13210[2]_i_1 
       (.I0(icmp_ln899_124_fu_6793_p2),
        .I1(\add_ln700_120_reg_13210_reg[2] ),
        .I2(icmp_ln899_123_fu_6770_p2),
        .I3(icmp_ln899_125_fu_6816_p2),
        .O(\add_ln700_120_reg_13210_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_120_reg_13210[2]_i_10 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_120_reg_13210[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_120_reg_13210[2]_i_11 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I1(\q0_reg[2]_rep__3_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .O(\add_ln700_120_reg_13210[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_120_reg_13210[2]_i_12 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .I1(\q0_reg[2]_rep__3_n_1 ),
        .I2(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_120_reg_13210[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_120_reg_13210[2]_i_13 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_120_reg_13210[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_120_reg_13210[2]_i_22 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_120_reg_13210[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_120_reg_13210[2]_i_23 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I2(\q0_reg[2]_rep__4_n_1 ),
        .O(\add_ln700_120_reg_13210[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_120_reg_13210[2]_i_24 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\q0_reg[2]_rep__4_n_1 ),
        .O(\add_ln700_120_reg_13210[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_120_reg_13210[2]_i_25 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_120_reg_13210[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_120_reg_13210[2]_i_26 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I1(\q0_reg[2]_rep__4_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .O(\add_ln700_120_reg_13210[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_120_reg_13210[2]_i_27 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[2]_rep__4_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_120_reg_13210[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_120_reg_13210[2]_i_28 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_120_reg_13210[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_120_reg_13210[2]_i_29 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I2(\q0_reg[2]_rep__3_n_1 ),
        .O(\add_ln700_120_reg_13210[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_120_reg_13210[2]_i_30 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\q0_reg[2]_rep__3_n_1 ),
        .O(\add_ln700_120_reg_13210[2]_i_30_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_120_reg_13210[2]_i_31 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_120_reg_13210[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_120_reg_13210[2]_i_32 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_120_reg_13210[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_120_reg_13210[2]_i_33 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I1(\q0_reg[2]_rep__3_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .O(\add_ln700_120_reg_13210[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_120_reg_13210[2]_i_34 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[2]_rep__3_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_120_reg_13210[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_120_reg_13210[2]_i_35 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_120_reg_13210[2]_i_35_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_120_reg_13210[2]_i_6 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_120_reg_13210[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_120_reg_13210[2]_i_7 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .I2(\q0_reg[2]_rep__3_n_1 ),
        .O(\add_ln700_120_reg_13210[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h4C)) 
    \add_ln700_120_reg_13210[2]_i_8 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[2]_rep__3_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_120_reg_13210[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_120_reg_13210[2]_i_9 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_120_reg_13210[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_120_reg_13210_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_124_fu_6793_p2,\add_ln700_120_reg_13210_reg[2]_i_2_n_2 ,\add_ln700_120_reg_13210_reg[2]_i_2_n_3 ,\add_ln700_120_reg_13210_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_120_reg_13210[2]_i_6_n_1 ,\add_ln700_120_reg_13210[2]_i_7_n_1 ,\add_ln700_120_reg_13210[2]_i_8_n_1 ,\add_ln700_120_reg_13210[2]_i_9_n_1 }),
        .O(\NLW_add_ln700_120_reg_13210_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_120_reg_13210[2]_i_10_n_1 ,\add_ln700_120_reg_13210[2]_i_11_n_1 ,\add_ln700_120_reg_13210[2]_i_12_n_1 ,\add_ln700_120_reg_13210[2]_i_13_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_120_reg_13210_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_120_reg_13210_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_123_fu_6770_p2,\add_ln700_120_reg_13210_reg[2]_i_4_n_3 ,\add_ln700_120_reg_13210_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_120_reg_13210[2]_i_22_n_1 ,\add_ln700_120_reg_13210[2]_i_23_n_1 ,\add_ln700_120_reg_13210[2]_i_24_n_1 }),
        .O(\NLW_add_ln700_120_reg_13210_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_120_reg_13210[2]_i_25_n_1 ,\add_ln700_120_reg_13210[2]_i_26_n_1 ,\add_ln700_120_reg_13210[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_120_reg_13210_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_125_fu_6816_p2,\add_ln700_120_reg_13210_reg[2]_i_5_n_2 ,\add_ln700_120_reg_13210_reg[2]_i_5_n_3 ,\add_ln700_120_reg_13210_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_120_reg_13210[2]_i_28_n_1 ,\add_ln700_120_reg_13210[2]_i_29_n_1 ,\add_ln700_120_reg_13210[2]_i_30_n_1 ,\add_ln700_120_reg_13210[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_120_reg_13210_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_120_reg_13210[2]_i_32_n_1 ,\add_ln700_120_reg_13210[2]_i_33_n_1 ,\add_ln700_120_reg_13210[2]_i_34_n_1 ,\add_ln700_120_reg_13210[2]_i_35_n_1 }));
  LUT2 #(
    .INIT(4'h6)) 
    \add_ln700_128_reg_13215[0]_i_1 
       (.I0(icmp_ln899_129_fu_6884_p2),
        .I1(icmp_ln899_130_fu_6899_p2),
        .O(\q0_reg[2]_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair61" *) 
  LUT4 #(
    .INIT(16'hEE1E)) 
    \add_ln700_128_reg_13215[1]_i_1 
       (.I0(icmp_ln899_130_fu_6899_p2),
        .I1(icmp_ln899_129_fu_6884_p2),
        .I2(\q0_reg_n_1_[2] ),
        .I3(\add_ln700_128_reg_13215_reg[1] ),
        .O(\q0_reg[2]_0 [1]));
  (* SOFT_HLUTNM = "soft_lutpair61" *) 
  LUT4 #(
    .INIT(16'h1101)) 
    \add_ln700_128_reg_13215[2]_i_1 
       (.I0(icmp_ln899_130_fu_6899_p2),
        .I1(icmp_ln899_129_fu_6884_p2),
        .I2(\q0_reg_n_1_[2] ),
        .I3(\add_ln700_128_reg_13215_reg[1] ),
        .O(\q0_reg[2]_0 [2]));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_128_reg_13215[2]_i_10 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_128_reg_13215[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_128_reg_13215[2]_i_11 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_128_reg_13215[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_128_reg_13215[2]_i_12 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_128_reg_13215[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_128_reg_13215[2]_i_15 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_128_reg_13215[2]_i_15_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_128_reg_13215[2]_i_4 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_128_reg_13215[2]_i_4_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_128_reg_13215[2]_i_5 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_128_reg_13215[2]_i_5_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_128_reg_13215[2]_i_6 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_128_reg_13215[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_128_reg_13215[2]_i_9 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_128_reg_13215[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_128_reg_13215_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_130_fu_6899_p2,\add_ln700_128_reg_13215_reg[2]_i_2_n_2 ,\add_ln700_128_reg_13215_reg[2]_i_2_n_3 ,\add_ln700_128_reg_13215_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_128_reg_13215[2]_i_4_n_1 ,1'b0,1'b0,\add_ln700_128_reg_13215[2]_i_5_n_1 }),
        .O(\NLW_add_ln700_128_reg_13215_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_128_reg_13215[2]_i_6_n_1 ,\add_ln700_128_reg_13215_reg[2] ,\add_ln700_128_reg_13215[2]_i_9_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_128_reg_13215_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_129_fu_6884_p2,\add_ln700_128_reg_13215_reg[2]_i_3_n_2 ,\add_ln700_128_reg_13215_reg[2]_i_3_n_3 ,\add_ln700_128_reg_13215_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_128_reg_13215[2]_i_10_n_1 ,1'b0,1'b0,\add_ln700_128_reg_13215[2]_i_11_n_1 }),
        .O(\NLW_add_ln700_128_reg_13215_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_128_reg_13215[2]_i_12_n_1 ,\add_ln700_128_reg_13215_reg[2]_0 ,\add_ln700_128_reg_13215[2]_i_15_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair14" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_131_reg_13220[0]_i_1 
       (.I0(icmp_ln899_131_fu_6914_p2),
        .I1(icmp_ln899_134_fu_6959_p2),
        .I2(icmp_ln899_132_fu_6929_p2),
        .I3(icmp_ln899_133_fu_6944_p2),
        .O(\add_ln700_131_reg_13220_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair14" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_131_reg_13220[1]_i_1 
       (.I0(icmp_ln899_133_fu_6944_p2),
        .I1(icmp_ln899_134_fu_6959_p2),
        .I2(icmp_ln899_132_fu_6929_p2),
        .I3(icmp_ln899_131_fu_6914_p2),
        .O(\add_ln700_131_reg_13220_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_131_reg_13220[2]_i_1 
       (.I0(icmp_ln899_132_fu_6929_p2),
        .I1(icmp_ln899_134_fu_6959_p2),
        .I2(icmp_ln899_131_fu_6914_p2),
        .I3(icmp_ln899_133_fu_6944_p2),
        .O(\add_ln700_131_reg_13220_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_131_reg_13220[2]_i_10 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_131_reg_13220[2]_i_10_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_131_reg_13220[2]_i_11 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_131_reg_13220[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_131_reg_13220[2]_i_12 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_131_reg_13220[2]_i_12_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_131_reg_13220[2]_i_13 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_131_reg_13220[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_131_reg_13220[2]_i_14 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_131_reg_13220[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_131_reg_13220[2]_i_16 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_131_reg_13220[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_131_reg_13220[2]_i_17 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_131_reg_13220[2]_i_17_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_131_reg_13220[2]_i_18 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_131_reg_13220[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_131_reg_13220[2]_i_19 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\q0_reg[0]_rep__2_n_1 ),
        .O(\add_ln700_131_reg_13220[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_131_reg_13220[2]_i_20 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_131_reg_13220[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_131_reg_13220[2]_i_23 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I1(\q0_reg[0]_rep__2_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_131_reg_13220[2]_i_23_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_131_reg_13220[2]_i_24 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_131_reg_13220[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_131_reg_13220[2]_i_25 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_131_reg_13220[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_131_reg_13220[2]_i_26 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_131_reg_13220[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_131_reg_13220[2]_i_27 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_131_reg_13220[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_131_reg_13220[2]_i_29 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_131_reg_13220[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_131_reg_13220[2]_i_30 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_131_reg_13220[2]_i_30_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_131_reg_13220[2]_i_6 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_131_reg_13220[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_131_reg_13220[2]_i_7 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_131_reg_13220[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_131_reg_13220[2]_i_8 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_131_reg_13220[2]_i_8_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_131_reg_13220_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_131_reg_13220_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_132_fu_6929_p2,\add_ln700_131_reg_13220_reg[2]_i_2_n_3 ,\add_ln700_131_reg_13220_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_131_reg_13220[2]_i_6_n_1 ,1'b0,\add_ln700_131_reg_13220[2]_i_7_n_1 }),
        .O(\NLW_add_ln700_131_reg_13220_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_131_reg_13220[2]_i_8_n_1 ,\add_ln700_131_reg_13220_reg[2] ,\add_ln700_131_reg_13220[2]_i_10_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_131_reg_13220_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_134_fu_6959_p2,\add_ln700_131_reg_13220_reg[2]_i_3_n_2 ,\add_ln700_131_reg_13220_reg[2]_i_3_n_3 ,\add_ln700_131_reg_13220_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_131_reg_13220[2]_i_11_n_1 ,1'b0,\add_ln700_131_reg_13220[2]_i_12_n_1 ,\add_ln700_131_reg_13220[2]_i_13_n_1 }),
        .O(\NLW_add_ln700_131_reg_13220_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_131_reg_13220[2]_i_14_n_1 ,\add_ln700_131_reg_13220_reg[2]_0 ,\add_ln700_131_reg_13220[2]_i_16_n_1 ,\add_ln700_131_reg_13220[2]_i_17_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_131_reg_13220_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_131_fu_6914_p2,\add_ln700_131_reg_13220_reg[2]_i_4_n_2 ,\add_ln700_131_reg_13220_reg[2]_i_4_n_3 ,\add_ln700_131_reg_13220_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_131_reg_13220[2]_i_18_n_1 ,1'b0,1'b0,\add_ln700_131_reg_13220[2]_i_19_n_1 }),
        .O(\NLW_add_ln700_131_reg_13220_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_131_reg_13220[2]_i_20_n_1 ,\add_ln700_131_reg_13220_reg[2]_1 ,\add_ln700_131_reg_13220[2]_i_23_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_131_reg_13220_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_133_fu_6944_p2,\add_ln700_131_reg_13220_reg[2]_i_5_n_2 ,\add_ln700_131_reg_13220_reg[2]_i_5_n_3 ,\add_ln700_131_reg_13220_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_131_reg_13220[2]_i_24_n_1 ,1'b0,\add_ln700_131_reg_13220[2]_i_25_n_1 ,\add_ln700_131_reg_13220[2]_i_26_n_1 }),
        .O(\NLW_add_ln700_131_reg_13220_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_131_reg_13220[2]_i_27_n_1 ,\add_ln700_131_reg_13220_reg[2]_2 ,\add_ln700_131_reg_13220[2]_i_29_n_1 ,\add_ln700_131_reg_13220[2]_i_30_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair13" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_135_reg_13225[0]_i_1 
       (.I0(icmp_ln899_135_fu_6974_p2),
        .I1(icmp_ln899_138_fu_7019_p2),
        .I2(icmp_ln899_136_fu_6989_p2),
        .I3(icmp_ln899_137_fu_7004_p2),
        .O(\add_ln700_135_reg_13225_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair13" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_135_reg_13225[1]_i_1 
       (.I0(icmp_ln899_137_fu_7004_p2),
        .I1(icmp_ln899_138_fu_7019_p2),
        .I2(icmp_ln899_136_fu_6989_p2),
        .I3(icmp_ln899_135_fu_6974_p2),
        .O(\add_ln700_135_reg_13225_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_135_reg_13225[2]_i_1 
       (.I0(icmp_ln899_136_fu_6989_p2),
        .I1(icmp_ln899_138_fu_7019_p2),
        .I2(icmp_ln899_135_fu_6974_p2),
        .I3(icmp_ln899_137_fu_7004_p2),
        .O(\add_ln700_135_reg_13225_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_135_reg_13225[2]_i_10 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_135_reg_13225[2]_i_10_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_135_reg_13225[2]_i_11 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_135_reg_13225[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_135_reg_13225[2]_i_12 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_135_reg_13225[2]_i_12_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_135_reg_13225[2]_i_13 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_135_reg_13225[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_135_reg_13225[2]_i_14 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_135_reg_13225[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_135_reg_13225[2]_i_16 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_135_reg_13225[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_135_reg_13225[2]_i_17 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_135_reg_13225[2]_i_17_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_135_reg_13225[2]_i_18 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_135_reg_13225[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_135_reg_13225[2]_i_19 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_135_reg_13225[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_135_reg_13225[2]_i_20 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\q0_reg[0]_rep__2_n_1 ),
        .O(\add_ln700_135_reg_13225[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_135_reg_13225[2]_i_21 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_135_reg_13225[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_135_reg_13225[2]_i_23 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_135_reg_13225[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_135_reg_13225[2]_i_24 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I1(\q0_reg[0]_rep__2_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_135_reg_13225[2]_i_24_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_135_reg_13225[2]_i_25 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_135_reg_13225[2]_i_25_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_135_reg_13225[2]_i_26 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_135_reg_13225[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_135_reg_13225[2]_i_27 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_135_reg_13225[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_135_reg_13225[2]_i_28 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_135_reg_13225[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_135_reg_13225[2]_i_30 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_135_reg_13225[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_135_reg_13225[2]_i_31 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_135_reg_13225[2]_i_31_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_135_reg_13225[2]_i_6 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_135_reg_13225[2]_i_6_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_135_reg_13225[2]_i_7 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_135_reg_13225[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_135_reg_13225[2]_i_8 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_135_reg_13225[2]_i_8_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_135_reg_13225_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_135_reg_13225_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_136_fu_6989_p2,\add_ln700_135_reg_13225_reg[2]_i_2_n_3 ,\add_ln700_135_reg_13225_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_135_reg_13225[2]_i_6_n_1 ,1'b0,\add_ln700_135_reg_13225[2]_i_7_n_1 }),
        .O(\NLW_add_ln700_135_reg_13225_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_135_reg_13225[2]_i_8_n_1 ,\add_ln700_135_reg_13225_reg[2] ,\add_ln700_135_reg_13225[2]_i_10_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_135_reg_13225_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_138_fu_7019_p2,\add_ln700_135_reg_13225_reg[2]_i_3_n_2 ,\add_ln700_135_reg_13225_reg[2]_i_3_n_3 ,\add_ln700_135_reg_13225_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_135_reg_13225[2]_i_11_n_1 ,1'b0,\add_ln700_135_reg_13225[2]_i_12_n_1 ,\add_ln700_135_reg_13225[2]_i_13_n_1 }),
        .O(\NLW_add_ln700_135_reg_13225_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_135_reg_13225[2]_i_14_n_1 ,\add_ln700_135_reg_13225_reg[2]_0 ,\add_ln700_135_reg_13225[2]_i_16_n_1 ,\add_ln700_135_reg_13225[2]_i_17_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_135_reg_13225_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_135_fu_6974_p2,\add_ln700_135_reg_13225_reg[2]_i_4_n_2 ,\add_ln700_135_reg_13225_reg[2]_i_4_n_3 ,\add_ln700_135_reg_13225_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_135_reg_13225[2]_i_18_n_1 ,1'b0,\add_ln700_135_reg_13225[2]_i_19_n_1 ,\add_ln700_135_reg_13225[2]_i_20_n_1 }),
        .O(\NLW_add_ln700_135_reg_13225_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_135_reg_13225[2]_i_21_n_1 ,\add_ln700_135_reg_13225_reg[2]_1 ,\add_ln700_135_reg_13225[2]_i_23_n_1 ,\add_ln700_135_reg_13225[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_135_reg_13225_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_137_fu_7004_p2,\add_ln700_135_reg_13225_reg[2]_i_5_n_2 ,\add_ln700_135_reg_13225_reg[2]_i_5_n_3 ,\add_ln700_135_reg_13225_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_135_reg_13225[2]_i_25_n_1 ,1'b0,\add_ln700_135_reg_13225[2]_i_26_n_1 ,\add_ln700_135_reg_13225[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_135_reg_13225_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_135_reg_13225[2]_i_28_n_1 ,\add_ln700_135_reg_13225_reg[2]_2 ,\add_ln700_135_reg_13225[2]_i_30_n_1 ,\add_ln700_135_reg_13225[2]_i_31_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair17" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_138_reg_13230[0]_i_1 
       (.I0(icmp_ln899_139_fu_7034_p2),
        .I1(icmp_ln899_142_fu_7079_p2),
        .I2(icmp_ln899_140_fu_7049_p2),
        .I3(icmp_ln899_141_fu_7064_p2),
        .O(\add_ln700_138_reg_13230_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair17" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_138_reg_13230[1]_i_1 
       (.I0(icmp_ln899_141_fu_7064_p2),
        .I1(icmp_ln899_142_fu_7079_p2),
        .I2(icmp_ln899_140_fu_7049_p2),
        .I3(icmp_ln899_139_fu_7034_p2),
        .O(\add_ln700_138_reg_13230_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_138_reg_13230[2]_i_1 
       (.I0(icmp_ln899_140_fu_7049_p2),
        .I1(icmp_ln899_142_fu_7079_p2),
        .I2(icmp_ln899_139_fu_7034_p2),
        .I3(icmp_ln899_141_fu_7064_p2),
        .O(\add_ln700_138_reg_13230_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_138_reg_13230[2]_i_10 
       (.I0(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__2_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_138_reg_13230[2]_i_10_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_138_reg_13230[2]_i_11 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_138_reg_13230[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_138_reg_13230[2]_i_12 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__2_n_1 ),
        .O(\add_ln700_138_reg_13230[2]_i_12_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_138_reg_13230[2]_i_13 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_138_reg_13230[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_138_reg_13230[2]_i_14 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_138_reg_13230[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_138_reg_13230[2]_i_16 
       (.I0(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__2_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_138_reg_13230[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_138_reg_13230[2]_i_17 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_138_reg_13230[2]_i_17_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_138_reg_13230[2]_i_18 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_138_reg_13230[2]_i_18_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_138_reg_13230[2]_i_19 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_138_reg_13230[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_138_reg_13230[2]_i_20 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\q0_reg[0]_rep__2_n_1 ),
        .O(\add_ln700_138_reg_13230[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_138_reg_13230[2]_i_21 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_138_reg_13230[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_138_reg_13230[2]_i_23 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_138_reg_13230[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_138_reg_13230[2]_i_24 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I1(\q0_reg[0]_rep__2_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_138_reg_13230[2]_i_24_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_138_reg_13230[2]_i_25 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_138_reg_13230[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_138_reg_13230[2]_i_26 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__2_n_1 ),
        .O(\add_ln700_138_reg_13230[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_138_reg_13230[2]_i_27 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_138_reg_13230[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_138_reg_13230[2]_i_28 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_138_reg_13230[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_138_reg_13230[2]_i_30 
       (.I0(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__2_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_138_reg_13230[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_138_reg_13230[2]_i_31 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_138_reg_13230[2]_i_31_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_138_reg_13230[2]_i_6 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_138_reg_13230[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_138_reg_13230[2]_i_7 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__2_n_1 ),
        .O(\add_ln700_138_reg_13230[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_138_reg_13230[2]_i_8 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_138_reg_13230[2]_i_8_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_138_reg_13230_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_138_reg_13230_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_140_fu_7049_p2,\add_ln700_138_reg_13230_reg[2]_i_2_n_3 ,\add_ln700_138_reg_13230_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_138_reg_13230[2]_i_6_n_1 ,1'b0,\add_ln700_138_reg_13230[2]_i_7_n_1 }),
        .O(\NLW_add_ln700_138_reg_13230_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_138_reg_13230[2]_i_8_n_1 ,\add_ln700_138_reg_13230_reg[2] ,\add_ln700_138_reg_13230[2]_i_10_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_138_reg_13230_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_142_fu_7079_p2,\add_ln700_138_reg_13230_reg[2]_i_3_n_2 ,\add_ln700_138_reg_13230_reg[2]_i_3_n_3 ,\add_ln700_138_reg_13230_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_138_reg_13230[2]_i_11_n_1 ,1'b0,\add_ln700_138_reg_13230[2]_i_12_n_1 ,\add_ln700_138_reg_13230[2]_i_13_n_1 }),
        .O(\NLW_add_ln700_138_reg_13230_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_138_reg_13230[2]_i_14_n_1 ,\add_ln700_138_reg_13230_reg[2]_0 ,\add_ln700_138_reg_13230[2]_i_16_n_1 ,\add_ln700_138_reg_13230[2]_i_17_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_138_reg_13230_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_139_fu_7034_p2,\add_ln700_138_reg_13230_reg[2]_i_4_n_2 ,\add_ln700_138_reg_13230_reg[2]_i_4_n_3 ,\add_ln700_138_reg_13230_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_138_reg_13230[2]_i_18_n_1 ,1'b0,\add_ln700_138_reg_13230[2]_i_19_n_1 ,\add_ln700_138_reg_13230[2]_i_20_n_1 }),
        .O(\NLW_add_ln700_138_reg_13230_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_138_reg_13230[2]_i_21_n_1 ,\add_ln700_138_reg_13230_reg[2]_1 ,\add_ln700_138_reg_13230[2]_i_23_n_1 ,\add_ln700_138_reg_13230[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_138_reg_13230_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_141_fu_7064_p2,\add_ln700_138_reg_13230_reg[2]_i_5_n_2 ,\add_ln700_138_reg_13230_reg[2]_i_5_n_3 ,\add_ln700_138_reg_13230_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_138_reg_13230[2]_i_25_n_1 ,1'b0,\add_ln700_138_reg_13230[2]_i_26_n_1 ,\add_ln700_138_reg_13230[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_138_reg_13230_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_138_reg_13230[2]_i_28_n_1 ,\add_ln700_138_reg_13230_reg[2]_2 ,\add_ln700_138_reg_13230[2]_i_30_n_1 ,\add_ln700_138_reg_13230[2]_i_31_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair52" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_143_reg_13235[0]_i_1 
       (.I0(icmp_ln899_143_fu_7094_p2),
        .I1(icmp_ln899_146_fu_7139_p2),
        .I2(icmp_ln899_144_fu_7109_p2),
        .I3(icmp_ln899_145_fu_7124_p2),
        .O(\add_ln700_143_reg_13235_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair52" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_143_reg_13235[1]_i_1 
       (.I0(icmp_ln899_145_fu_7124_p2),
        .I1(icmp_ln899_146_fu_7139_p2),
        .I2(icmp_ln899_144_fu_7109_p2),
        .I3(icmp_ln899_143_fu_7094_p2),
        .O(\add_ln700_143_reg_13235_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_143_reg_13235[2]_i_1 
       (.I0(icmp_ln899_144_fu_7109_p2),
        .I1(icmp_ln899_146_fu_7139_p2),
        .I2(icmp_ln899_143_fu_7094_p2),
        .I3(icmp_ln899_145_fu_7124_p2),
        .O(\add_ln700_143_reg_13235_reg[2]_i_5_0 [2]));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_143_reg_13235[2]_i_10 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_143_reg_13235[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_143_reg_13235[2]_i_11 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_143_reg_13235[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_143_reg_13235[2]_i_12 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_143_reg_13235[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_143_reg_13235[2]_i_13 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_143_reg_13235[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_143_reg_13235[2]_i_14 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_143_reg_13235[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_143_reg_13235[2]_i_16 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_143_reg_13235[2]_i_16_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_143_reg_13235[2]_i_17 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_143_reg_13235[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_143_reg_13235[2]_i_18 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__2_n_1 ),
        .O(\add_ln700_143_reg_13235[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_143_reg_13235[2]_i_19 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\q0_reg[0]_rep__2_n_1 ),
        .O(\add_ln700_143_reg_13235[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_143_reg_13235[2]_i_20 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_143_reg_13235[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_143_reg_13235[2]_i_22 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__2_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_143_reg_13235[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_143_reg_13235[2]_i_23 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I1(\q0_reg[0]_rep__2_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_143_reg_13235[2]_i_23_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_143_reg_13235[2]_i_24 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_143_reg_13235[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_143_reg_13235[2]_i_25 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_143_reg_13235[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_143_reg_13235[2]_i_26 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_143_reg_13235[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_143_reg_13235[2]_i_27 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_143_reg_13235[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_143_reg_13235[2]_i_28 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_143_reg_13235[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_143_reg_13235[2]_i_30 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_143_reg_13235[2]_i_30_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_143_reg_13235[2]_i_6 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_143_reg_13235[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_143_reg_13235[2]_i_7 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_143_reg_13235[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_143_reg_13235[2]_i_8 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_143_reg_13235[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_143_reg_13235[2]_i_9 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_143_reg_13235[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_143_reg_13235_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_143_reg_13235_reg[2]_i_2_CO_UNCONNECTED [3:2],icmp_ln899_144_fu_7109_p2,\add_ln700_143_reg_13235_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_143_reg_13235[2]_i_6_n_1 ,\add_ln700_143_reg_13235[2]_i_7_n_1 }),
        .O(\NLW_add_ln700_143_reg_13235_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,1'b0,\add_ln700_143_reg_13235[2]_i_8_n_1 ,\add_ln700_143_reg_13235[2]_i_9_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_143_reg_13235_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_146_fu_7139_p2,\add_ln700_143_reg_13235_reg[2]_i_3_n_2 ,\add_ln700_143_reg_13235_reg[2]_i_3_n_3 ,\add_ln700_143_reg_13235_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_143_reg_13235[2]_i_10_n_1 ,\add_ln700_143_reg_13235[2]_i_11_n_1 ,1'b0,\add_ln700_143_reg_13235[2]_i_12_n_1 }),
        .O(\NLW_add_ln700_143_reg_13235_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_143_reg_13235[2]_i_13_n_1 ,\add_ln700_143_reg_13235[2]_i_14_n_1 ,\add_ln700_143_reg_13235_reg[2] ,\add_ln700_143_reg_13235[2]_i_16_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_143_reg_13235_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_143_fu_7094_p2,\add_ln700_143_reg_13235_reg[2]_i_4_n_2 ,\add_ln700_143_reg_13235_reg[2]_i_4_n_3 ,\add_ln700_143_reg_13235_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_143_reg_13235[2]_i_17_n_1 ,1'b0,\add_ln700_143_reg_13235[2]_i_18_n_1 ,\add_ln700_143_reg_13235[2]_i_19_n_1 }),
        .O(\NLW_add_ln700_143_reg_13235_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_143_reg_13235[2]_i_20_n_1 ,\add_ln700_143_reg_13235_reg[2]_0 ,\add_ln700_143_reg_13235[2]_i_22_n_1 ,\add_ln700_143_reg_13235[2]_i_23_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_143_reg_13235_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_145_fu_7124_p2,\add_ln700_143_reg_13235_reg[2]_i_5_n_2 ,\add_ln700_143_reg_13235_reg[2]_i_5_n_3 ,\add_ln700_143_reg_13235_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_143_reg_13235[2]_i_24_n_1 ,\add_ln700_143_reg_13235[2]_i_25_n_1 ,1'b0,\add_ln700_143_reg_13235[2]_i_26_n_1 }),
        .O(\NLW_add_ln700_143_reg_13235_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_143_reg_13235[2]_i_27_n_1 ,\add_ln700_143_reg_13235[2]_i_28_n_1 ,\add_ln700_143_reg_13235_reg[2]_1 ,\add_ln700_143_reg_13235[2]_i_30_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair16" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_146_reg_13240[0]_i_1 
       (.I0(icmp_ln899_147_fu_7154_p2),
        .I1(icmp_ln899_150_fu_7199_p2),
        .I2(icmp_ln899_148_fu_7169_p2),
        .I3(icmp_ln899_149_fu_7184_p2),
        .O(\add_ln700_146_reg_13240_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair16" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_146_reg_13240[1]_i_1 
       (.I0(icmp_ln899_149_fu_7184_p2),
        .I1(icmp_ln899_150_fu_7199_p2),
        .I2(icmp_ln899_148_fu_7169_p2),
        .I3(icmp_ln899_147_fu_7154_p2),
        .O(\add_ln700_146_reg_13240_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_146_reg_13240[2]_i_1 
       (.I0(icmp_ln899_148_fu_7169_p2),
        .I1(icmp_ln899_150_fu_7199_p2),
        .I2(icmp_ln899_147_fu_7154_p2),
        .I3(icmp_ln899_149_fu_7184_p2),
        .O(\add_ln700_146_reg_13240_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_146_reg_13240[2]_i_10 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_146_reg_13240[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_146_reg_13240[2]_i_11 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_146_reg_13240[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_146_reg_13240[2]_i_12 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_146_reg_13240[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_146_reg_13240[2]_i_13 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_146_reg_13240[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_146_reg_13240[2]_i_14 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_146_reg_13240[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_146_reg_13240[2]_i_15 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_146_reg_13240[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_146_reg_13240[2]_i_16 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_146_reg_13240[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_146_reg_13240[2]_i_17 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_146_reg_13240[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_146_reg_13240[2]_i_18 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_146_reg_13240[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_146_reg_13240[2]_i_19 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_146_reg_13240[2]_i_19_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_146_reg_13240[2]_i_20 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_146_reg_13240[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_146_reg_13240[2]_i_21 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_146_reg_13240[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_146_reg_13240[2]_i_22 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\q0_reg[0]_rep__2_n_1 ),
        .O(\add_ln700_146_reg_13240[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_146_reg_13240[2]_i_23 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_146_reg_13240[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_146_reg_13240[2]_i_24 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_146_reg_13240[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_146_reg_13240[2]_i_26 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I1(\q0_reg[0]_rep__2_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_146_reg_13240[2]_i_26_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_146_reg_13240[2]_i_27 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_146_reg_13240[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_146_reg_13240[2]_i_28 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_146_reg_13240[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_146_reg_13240[2]_i_29 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_146_reg_13240[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_146_reg_13240[2]_i_30 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_146_reg_13240[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_146_reg_13240[2]_i_31 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_146_reg_13240[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_146_reg_13240[2]_i_32 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_146_reg_13240[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_146_reg_13240[2]_i_33 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_146_reg_13240[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_146_reg_13240[2]_i_34 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_146_reg_13240[2]_i_34_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_146_reg_13240[2]_i_6 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_146_reg_13240[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_146_reg_13240[2]_i_7 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_146_reg_13240[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_146_reg_13240[2]_i_8 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_146_reg_13240[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_146_reg_13240[2]_i_9 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_146_reg_13240[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_146_reg_13240_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_146_reg_13240_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_148_fu_7169_p2,\add_ln700_146_reg_13240_reg[2]_i_2_n_3 ,\add_ln700_146_reg_13240_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_146_reg_13240[2]_i_6_n_1 ,\add_ln700_146_reg_13240[2]_i_7_n_1 ,\add_ln700_146_reg_13240[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_146_reg_13240_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_146_reg_13240[2]_i_9_n_1 ,\add_ln700_146_reg_13240[2]_i_10_n_1 ,\add_ln700_146_reg_13240[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_146_reg_13240_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_150_fu_7199_p2,\add_ln700_146_reg_13240_reg[2]_i_3_n_2 ,\add_ln700_146_reg_13240_reg[2]_i_3_n_3 ,\add_ln700_146_reg_13240_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_146_reg_13240[2]_i_12_n_1 ,\add_ln700_146_reg_13240[2]_i_13_n_1 ,\add_ln700_146_reg_13240[2]_i_14_n_1 ,\add_ln700_146_reg_13240[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_146_reg_13240_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_146_reg_13240[2]_i_16_n_1 ,\add_ln700_146_reg_13240[2]_i_17_n_1 ,\add_ln700_146_reg_13240[2]_i_18_n_1 ,\add_ln700_146_reg_13240[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_146_reg_13240_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_147_fu_7154_p2,\add_ln700_146_reg_13240_reg[2]_i_4_n_2 ,\add_ln700_146_reg_13240_reg[2]_i_4_n_3 ,\add_ln700_146_reg_13240_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_146_reg_13240[2]_i_20_n_1 ,\add_ln700_146_reg_13240[2]_i_21_n_1 ,1'b0,\add_ln700_146_reg_13240[2]_i_22_n_1 }),
        .O(\NLW_add_ln700_146_reg_13240_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_146_reg_13240[2]_i_23_n_1 ,\add_ln700_146_reg_13240[2]_i_24_n_1 ,\add_ln700_146_reg_13240_reg[2] ,\add_ln700_146_reg_13240[2]_i_26_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_146_reg_13240_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_149_fu_7184_p2,\add_ln700_146_reg_13240_reg[2]_i_5_n_2 ,\add_ln700_146_reg_13240_reg[2]_i_5_n_3 ,\add_ln700_146_reg_13240_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_146_reg_13240[2]_i_27_n_1 ,\add_ln700_146_reg_13240[2]_i_28_n_1 ,\add_ln700_146_reg_13240[2]_i_29_n_1 ,\add_ln700_146_reg_13240[2]_i_30_n_1 }),
        .O(\NLW_add_ln700_146_reg_13240_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_146_reg_13240[2]_i_31_n_1 ,\add_ln700_146_reg_13240[2]_i_32_n_1 ,\add_ln700_146_reg_13240[2]_i_33_n_1 ,\add_ln700_146_reg_13240[2]_i_34_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair15" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_150_reg_13245[0]_i_1 
       (.I0(icmp_ln899_151_fu_7214_p2),
        .I1(icmp_ln899_154_fu_7259_p2),
        .I2(icmp_ln899_152_fu_7229_p2),
        .I3(icmp_ln899_153_fu_7244_p2),
        .O(\add_ln700_150_reg_13245_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair15" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_150_reg_13245[1]_i_1 
       (.I0(icmp_ln899_153_fu_7244_p2),
        .I1(icmp_ln899_154_fu_7259_p2),
        .I2(icmp_ln899_152_fu_7229_p2),
        .I3(icmp_ln899_151_fu_7214_p2),
        .O(\add_ln700_150_reg_13245_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_150_reg_13245[2]_i_1 
       (.I0(icmp_ln899_152_fu_7229_p2),
        .I1(icmp_ln899_154_fu_7259_p2),
        .I2(icmp_ln899_151_fu_7214_p2),
        .I3(icmp_ln899_153_fu_7244_p2),
        .O(\add_ln700_150_reg_13245_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_150_reg_13245[2]_i_10 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_150_reg_13245[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_150_reg_13245[2]_i_11 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_150_reg_13245[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_150_reg_13245[2]_i_12 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_150_reg_13245[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_150_reg_13245[2]_i_13 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_150_reg_13245[2]_i_13_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_150_reg_13245[2]_i_14 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_150_reg_13245[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_150_reg_13245[2]_i_15 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_150_reg_13245[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_150_reg_13245[2]_i_16 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_150_reg_13245[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_150_reg_13245[2]_i_17 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_150_reg_13245[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_150_reg_13245[2]_i_18 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_150_reg_13245[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_150_reg_13245[2]_i_19 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_150_reg_13245[2]_i_19_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_150_reg_13245[2]_i_20 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_150_reg_13245[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_150_reg_13245[2]_i_21 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_150_reg_13245[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_150_reg_13245[2]_i_22 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_150_reg_13245[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_150_reg_13245[2]_i_23 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\q0_reg[0]_rep__2_n_1 ),
        .O(\add_ln700_150_reg_13245[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_150_reg_13245[2]_i_24 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_150_reg_13245[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_150_reg_13245[2]_i_25 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_150_reg_13245[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_150_reg_13245[2]_i_26 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_150_reg_13245[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_150_reg_13245[2]_i_27 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I1(\q0_reg[0]_rep__2_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_150_reg_13245[2]_i_27_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_150_reg_13245[2]_i_28 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_150_reg_13245[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_150_reg_13245[2]_i_29 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_150_reg_13245[2]_i_29_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_150_reg_13245[2]_i_30 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_150_reg_13245[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_150_reg_13245[2]_i_31 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_150_reg_13245[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_150_reg_13245[2]_i_32 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_150_reg_13245[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_150_reg_13245[2]_i_33 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_150_reg_13245[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_150_reg_13245[2]_i_34 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_150_reg_13245[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_150_reg_13245[2]_i_35 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_150_reg_13245[2]_i_35_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_150_reg_13245[2]_i_6 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_150_reg_13245[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_150_reg_13245[2]_i_7 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_150_reg_13245[2]_i_7_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_150_reg_13245[2]_i_8 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_150_reg_13245[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_150_reg_13245[2]_i_9 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_150_reg_13245[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_150_reg_13245_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_150_reg_13245_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_152_fu_7229_p2,\add_ln700_150_reg_13245_reg[2]_i_2_n_3 ,\add_ln700_150_reg_13245_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_150_reg_13245[2]_i_6_n_1 ,\add_ln700_150_reg_13245[2]_i_7_n_1 ,\add_ln700_150_reg_13245[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_150_reg_13245_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_150_reg_13245[2]_i_9_n_1 ,\add_ln700_150_reg_13245[2]_i_10_n_1 ,\add_ln700_150_reg_13245[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_150_reg_13245_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_154_fu_7259_p2,\add_ln700_150_reg_13245_reg[2]_i_3_n_2 ,\add_ln700_150_reg_13245_reg[2]_i_3_n_3 ,\add_ln700_150_reg_13245_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_150_reg_13245[2]_i_12_n_1 ,\add_ln700_150_reg_13245[2]_i_13_n_1 ,\add_ln700_150_reg_13245[2]_i_14_n_1 ,\add_ln700_150_reg_13245[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_150_reg_13245_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_150_reg_13245[2]_i_16_n_1 ,\add_ln700_150_reg_13245[2]_i_17_n_1 ,\add_ln700_150_reg_13245[2]_i_18_n_1 ,\add_ln700_150_reg_13245[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_150_reg_13245_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_151_fu_7214_p2,\add_ln700_150_reg_13245_reg[2]_i_4_n_2 ,\add_ln700_150_reg_13245_reg[2]_i_4_n_3 ,\add_ln700_150_reg_13245_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_150_reg_13245[2]_i_20_n_1 ,\add_ln700_150_reg_13245[2]_i_21_n_1 ,\add_ln700_150_reg_13245[2]_i_22_n_1 ,\add_ln700_150_reg_13245[2]_i_23_n_1 }),
        .O(\NLW_add_ln700_150_reg_13245_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_150_reg_13245[2]_i_24_n_1 ,\add_ln700_150_reg_13245[2]_i_25_n_1 ,\add_ln700_150_reg_13245[2]_i_26_n_1 ,\add_ln700_150_reg_13245[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_150_reg_13245_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_153_fu_7244_p2,\add_ln700_150_reg_13245_reg[2]_i_5_n_2 ,\add_ln700_150_reg_13245_reg[2]_i_5_n_3 ,\add_ln700_150_reg_13245_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_150_reg_13245[2]_i_28_n_1 ,\add_ln700_150_reg_13245[2]_i_29_n_1 ,\add_ln700_150_reg_13245[2]_i_30_n_1 ,\add_ln700_150_reg_13245[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_150_reg_13245_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_150_reg_13245[2]_i_32_n_1 ,\add_ln700_150_reg_13245[2]_i_33_n_1 ,\add_ln700_150_reg_13245[2]_i_34_n_1 ,\add_ln700_150_reg_13245[2]_i_35_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair23" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_153_reg_13250[0]_i_1 
       (.I0(icmp_ln899_155_fu_7274_p2),
        .I1(icmp_ln899_158_fu_7319_p2),
        .I2(icmp_ln899_156_fu_7289_p2),
        .I3(icmp_ln899_157_fu_7304_p2),
        .O(\add_ln700_153_reg_13250_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair23" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_153_reg_13250[1]_i_1 
       (.I0(icmp_ln899_157_fu_7304_p2),
        .I1(icmp_ln899_158_fu_7319_p2),
        .I2(icmp_ln899_156_fu_7289_p2),
        .I3(icmp_ln899_155_fu_7274_p2),
        .O(\add_ln700_153_reg_13250_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_153_reg_13250[2]_i_1 
       (.I0(icmp_ln899_156_fu_7289_p2),
        .I1(icmp_ln899_158_fu_7319_p2),
        .I2(icmp_ln899_155_fu_7274_p2),
        .I3(icmp_ln899_157_fu_7304_p2),
        .O(\add_ln700_153_reg_13250_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_153_reg_13250[2]_i_10 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_153_reg_13250[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_153_reg_13250[2]_i_11 
       (.I0(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_153_reg_13250[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_153_reg_13250[2]_i_12 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .O(\add_ln700_153_reg_13250[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_153_reg_13250[2]_i_13 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_153_reg_13250[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_153_reg_13250[2]_i_14 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_153_reg_13250[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_153_reg_13250[2]_i_15 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_153_reg_13250[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_153_reg_13250[2]_i_16 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_153_reg_13250[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_153_reg_13250[2]_i_17 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_153_reg_13250[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_153_reg_13250[2]_i_18 
       (.I0(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_153_reg_13250[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_153_reg_13250[2]_i_19 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_153_reg_13250[2]_i_19_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_153_reg_13250[2]_i_20 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .O(\add_ln700_153_reg_13250[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_153_reg_13250[2]_i_21 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_153_reg_13250[2]_i_21_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_153_reg_13250[2]_i_22 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_153_reg_13250[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_153_reg_13250[2]_i_23 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_153_reg_13250[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_153_reg_13250[2]_i_24 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_153_reg_13250[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_153_reg_13250[2]_i_25 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_153_reg_13250[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_153_reg_13250[2]_i_26 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_153_reg_13250[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_153_reg_13250[2]_i_27 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_153_reg_13250[2]_i_27_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_153_reg_13250[2]_i_28 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .O(\add_ln700_153_reg_13250[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_153_reg_13250[2]_i_29 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_153_reg_13250[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_153_reg_13250[2]_i_30 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_153_reg_13250[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_153_reg_13250[2]_i_31 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_153_reg_13250[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_153_reg_13250[2]_i_32 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_153_reg_13250[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_153_reg_13250[2]_i_33 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_153_reg_13250[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_153_reg_13250[2]_i_34 
       (.I0(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_153_reg_13250[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_153_reg_13250[2]_i_35 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_153_reg_13250[2]_i_35_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_153_reg_13250[2]_i_6 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .O(\add_ln700_153_reg_13250[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_153_reg_13250[2]_i_7 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_153_reg_13250[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_153_reg_13250[2]_i_8 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_153_reg_13250[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_153_reg_13250[2]_i_9 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_153_reg_13250[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_153_reg_13250_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_153_reg_13250_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_156_fu_7289_p2,\add_ln700_153_reg_13250_reg[2]_i_2_n_3 ,\add_ln700_153_reg_13250_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_153_reg_13250[2]_i_6_n_1 ,\add_ln700_153_reg_13250[2]_i_7_n_1 ,\add_ln700_153_reg_13250[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_153_reg_13250_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_153_reg_13250[2]_i_9_n_1 ,\add_ln700_153_reg_13250[2]_i_10_n_1 ,\add_ln700_153_reg_13250[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_153_reg_13250_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_158_fu_7319_p2,\add_ln700_153_reg_13250_reg[2]_i_3_n_2 ,\add_ln700_153_reg_13250_reg[2]_i_3_n_3 ,\add_ln700_153_reg_13250_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_153_reg_13250[2]_i_12_n_1 ,\add_ln700_153_reg_13250[2]_i_13_n_1 ,\add_ln700_153_reg_13250[2]_i_14_n_1 ,\add_ln700_153_reg_13250[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_153_reg_13250_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_153_reg_13250[2]_i_16_n_1 ,\add_ln700_153_reg_13250[2]_i_17_n_1 ,\add_ln700_153_reg_13250[2]_i_18_n_1 ,\add_ln700_153_reg_13250[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_153_reg_13250_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_155_fu_7274_p2,\add_ln700_153_reg_13250_reg[2]_i_4_n_2 ,\add_ln700_153_reg_13250_reg[2]_i_4_n_3 ,\add_ln700_153_reg_13250_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_153_reg_13250[2]_i_20_n_1 ,\add_ln700_153_reg_13250[2]_i_21_n_1 ,\add_ln700_153_reg_13250[2]_i_22_n_1 ,\add_ln700_153_reg_13250[2]_i_23_n_1 }),
        .O(\NLW_add_ln700_153_reg_13250_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_153_reg_13250[2]_i_24_n_1 ,\add_ln700_153_reg_13250[2]_i_25_n_1 ,\add_ln700_153_reg_13250[2]_i_26_n_1 ,\add_ln700_153_reg_13250[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_153_reg_13250_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_157_fu_7304_p2,\add_ln700_153_reg_13250_reg[2]_i_5_n_2 ,\add_ln700_153_reg_13250_reg[2]_i_5_n_3 ,\add_ln700_153_reg_13250_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_153_reg_13250[2]_i_28_n_1 ,\add_ln700_153_reg_13250[2]_i_29_n_1 ,\add_ln700_153_reg_13250[2]_i_30_n_1 ,\add_ln700_153_reg_13250[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_153_reg_13250_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_153_reg_13250[2]_i_32_n_1 ,\add_ln700_153_reg_13250[2]_i_33_n_1 ,\add_ln700_153_reg_13250[2]_i_34_n_1 ,\add_ln700_153_reg_13250[2]_i_35_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair53" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_159_reg_13255[0]_i_1 
       (.I0(icmp_ln899_159_fu_7334_p2),
        .I1(icmp_ln899_162_fu_7379_p2),
        .I2(icmp_ln899_160_fu_7349_p2),
        .I3(icmp_ln899_161_fu_7364_p2),
        .O(\add_ln700_159_reg_13255_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair53" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_159_reg_13255[1]_i_1 
       (.I0(icmp_ln899_161_fu_7364_p2),
        .I1(icmp_ln899_162_fu_7379_p2),
        .I2(icmp_ln899_160_fu_7349_p2),
        .I3(icmp_ln899_159_fu_7334_p2),
        .O(\add_ln700_159_reg_13255_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_159_reg_13255[2]_i_1 
       (.I0(icmp_ln899_160_fu_7349_p2),
        .I1(icmp_ln899_162_fu_7379_p2),
        .I2(icmp_ln899_159_fu_7334_p2),
        .I3(icmp_ln899_161_fu_7364_p2),
        .O(\add_ln700_159_reg_13255_reg[2]_i_5_0 [2]));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_159_reg_13255[2]_i_10 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_159_reg_13255[2]_i_10_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_159_reg_13255[2]_i_11 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_159_reg_13255[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_159_reg_13255[2]_i_12 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_159_reg_13255[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_159_reg_13255[2]_i_13 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_159_reg_13255[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_159_reg_13255[2]_i_14 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_159_reg_13255[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_159_reg_13255[2]_i_16 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_159_reg_13255[2]_i_16_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_159_reg_13255[2]_i_17 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_159_reg_13255[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_159_reg_13255[2]_i_18 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_159_reg_13255[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_159_reg_13255[2]_i_19 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_159_reg_13255[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_159_reg_13255[2]_i_20 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_159_reg_13255[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_159_reg_13255[2]_i_21 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_159_reg_13255[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_159_reg_13255[2]_i_22 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_159_reg_13255[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_159_reg_13255[2]_i_23 
       (.I0(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_159_reg_13255[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_159_reg_13255[2]_i_24 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_159_reg_13255[2]_i_24_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_159_reg_13255[2]_i_25 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_159_reg_13255[2]_i_25_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_159_reg_13255[2]_i_26 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_159_reg_13255[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_159_reg_13255[2]_i_27 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_159_reg_13255[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_159_reg_13255[2]_i_28 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_159_reg_13255[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_159_reg_13255[2]_i_29 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_159_reg_13255[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_159_reg_13255[2]_i_31 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_159_reg_13255[2]_i_31_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_159_reg_13255[2]_i_6 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_159_reg_13255[2]_i_6_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_159_reg_13255[2]_i_7 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_159_reg_13255[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_159_reg_13255[2]_i_8 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_159_reg_13255[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_159_reg_13255[2]_i_9 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_159_reg_13255[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_159_reg_13255_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_159_reg_13255_reg[2]_i_2_CO_UNCONNECTED [3:2],icmp_ln899_160_fu_7349_p2,\add_ln700_159_reg_13255_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_159_reg_13255[2]_i_6_n_1 ,\add_ln700_159_reg_13255[2]_i_7_n_1 }),
        .O(\NLW_add_ln700_159_reg_13255_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,1'b0,\add_ln700_159_reg_13255[2]_i_8_n_1 ,\add_ln700_159_reg_13255[2]_i_9_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_159_reg_13255_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_162_fu_7379_p2,\add_ln700_159_reg_13255_reg[2]_i_3_n_2 ,\add_ln700_159_reg_13255_reg[2]_i_3_n_3 ,\add_ln700_159_reg_13255_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_159_reg_13255[2]_i_10_n_1 ,\add_ln700_159_reg_13255[2]_i_11_n_1 ,1'b0,\add_ln700_159_reg_13255[2]_i_12_n_1 }),
        .O(\NLW_add_ln700_159_reg_13255_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_159_reg_13255[2]_i_13_n_1 ,\add_ln700_159_reg_13255[2]_i_14_n_1 ,\add_ln700_159_reg_13255_reg[2] ,\add_ln700_159_reg_13255[2]_i_16_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_159_reg_13255_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_159_fu_7334_p2,\add_ln700_159_reg_13255_reg[2]_i_4_n_2 ,\add_ln700_159_reg_13255_reg[2]_i_4_n_3 ,\add_ln700_159_reg_13255_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_159_reg_13255[2]_i_17_n_1 ,\add_ln700_159_reg_13255[2]_i_18_n_1 ,\add_ln700_159_reg_13255[2]_i_19_n_1 ,\add_ln700_159_reg_13255[2]_i_20_n_1 }),
        .O(\NLW_add_ln700_159_reg_13255_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_159_reg_13255[2]_i_21_n_1 ,\add_ln700_159_reg_13255[2]_i_22_n_1 ,\add_ln700_159_reg_13255[2]_i_23_n_1 ,\add_ln700_159_reg_13255[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_159_reg_13255_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_161_fu_7364_p2,\add_ln700_159_reg_13255_reg[2]_i_5_n_2 ,\add_ln700_159_reg_13255_reg[2]_i_5_n_3 ,\add_ln700_159_reg_13255_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_159_reg_13255[2]_i_25_n_1 ,\add_ln700_159_reg_13255[2]_i_26_n_1 ,1'b0,\add_ln700_159_reg_13255[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_159_reg_13255_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_159_reg_13255[2]_i_28_n_1 ,\add_ln700_159_reg_13255[2]_i_29_n_1 ,\add_ln700_159_reg_13255_reg[2]_0 ,\add_ln700_159_reg_13255[2]_i_31_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair19" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_162_reg_13260[0]_i_1 
       (.I0(icmp_ln899_163_fu_7394_p2),
        .I1(icmp_ln899_166_fu_7439_p2),
        .I2(icmp_ln899_164_fu_7409_p2),
        .I3(icmp_ln899_165_fu_7424_p2),
        .O(\add_ln700_162_reg_13260_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair19" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_162_reg_13260[1]_i_1 
       (.I0(icmp_ln899_165_fu_7424_p2),
        .I1(icmp_ln899_166_fu_7439_p2),
        .I2(icmp_ln899_164_fu_7409_p2),
        .I3(icmp_ln899_163_fu_7394_p2),
        .O(\add_ln700_162_reg_13260_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_162_reg_13260[2]_i_1 
       (.I0(icmp_ln899_164_fu_7409_p2),
        .I1(icmp_ln899_166_fu_7439_p2),
        .I2(icmp_ln899_163_fu_7394_p2),
        .I3(icmp_ln899_165_fu_7424_p2),
        .O(\add_ln700_162_reg_13260_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_162_reg_13260[2]_i_10 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_162_reg_13260[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_162_reg_13260[2]_i_11 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_162_reg_13260[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_162_reg_13260[2]_i_12 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_162_reg_13260[2]_i_12_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_162_reg_13260[2]_i_13 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_162_reg_13260[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_162_reg_13260[2]_i_14 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_162_reg_13260[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_162_reg_13260[2]_i_15 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_162_reg_13260[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_162_reg_13260[2]_i_16 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_162_reg_13260[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_162_reg_13260[2]_i_17 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_162_reg_13260[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_162_reg_13260[2]_i_18 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_162_reg_13260[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_162_reg_13260[2]_i_19 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_162_reg_13260[2]_i_19_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_162_reg_13260[2]_i_20 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_162_reg_13260[2]_i_20_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_162_reg_13260[2]_i_21 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_162_reg_13260[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_162_reg_13260[2]_i_22 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_162_reg_13260[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_162_reg_13260[2]_i_23 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_162_reg_13260[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_162_reg_13260[2]_i_24 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_162_reg_13260[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_162_reg_13260[2]_i_26 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_162_reg_13260[2]_i_26_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_162_reg_13260[2]_i_27 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_162_reg_13260[2]_i_27_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_162_reg_13260[2]_i_28 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_162_reg_13260[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_162_reg_13260[2]_i_29 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_162_reg_13260[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_162_reg_13260[2]_i_30 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_162_reg_13260[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_162_reg_13260[2]_i_31 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_162_reg_13260[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_162_reg_13260[2]_i_32 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_162_reg_13260[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_162_reg_13260[2]_i_33 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_162_reg_13260[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_162_reg_13260[2]_i_34 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_162_reg_13260[2]_i_34_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_162_reg_13260[2]_i_6 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_162_reg_13260[2]_i_6_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_162_reg_13260[2]_i_7 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_162_reg_13260[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_162_reg_13260[2]_i_8 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_162_reg_13260[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_162_reg_13260[2]_i_9 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_162_reg_13260[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_162_reg_13260_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_162_reg_13260_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_164_fu_7409_p2,\add_ln700_162_reg_13260_reg[2]_i_2_n_3 ,\add_ln700_162_reg_13260_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_162_reg_13260[2]_i_6_n_1 ,\add_ln700_162_reg_13260[2]_i_7_n_1 ,\add_ln700_162_reg_13260[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_162_reg_13260_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_162_reg_13260[2]_i_9_n_1 ,\add_ln700_162_reg_13260[2]_i_10_n_1 ,\add_ln700_162_reg_13260[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_162_reg_13260_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_166_fu_7439_p2,\add_ln700_162_reg_13260_reg[2]_i_3_n_2 ,\add_ln700_162_reg_13260_reg[2]_i_3_n_3 ,\add_ln700_162_reg_13260_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_162_reg_13260[2]_i_12_n_1 ,\add_ln700_162_reg_13260[2]_i_13_n_1 ,\add_ln700_162_reg_13260[2]_i_14_n_1 ,\add_ln700_162_reg_13260[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_162_reg_13260_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_162_reg_13260[2]_i_16_n_1 ,\add_ln700_162_reg_13260[2]_i_17_n_1 ,\add_ln700_162_reg_13260[2]_i_18_n_1 ,\add_ln700_162_reg_13260[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_162_reg_13260_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_163_fu_7394_p2,\add_ln700_162_reg_13260_reg[2]_i_4_n_2 ,\add_ln700_162_reg_13260_reg[2]_i_4_n_3 ,\add_ln700_162_reg_13260_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_162_reg_13260[2]_i_20_n_1 ,\add_ln700_162_reg_13260[2]_i_21_n_1 ,1'b0,\add_ln700_162_reg_13260[2]_i_22_n_1 }),
        .O(\NLW_add_ln700_162_reg_13260_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_162_reg_13260[2]_i_23_n_1 ,\add_ln700_162_reg_13260[2]_i_24_n_1 ,\add_ln700_162_reg_13260_reg[2] ,\add_ln700_162_reg_13260[2]_i_26_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_162_reg_13260_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_165_fu_7424_p2,\add_ln700_162_reg_13260_reg[2]_i_5_n_2 ,\add_ln700_162_reg_13260_reg[2]_i_5_n_3 ,\add_ln700_162_reg_13260_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_162_reg_13260[2]_i_27_n_1 ,\add_ln700_162_reg_13260[2]_i_28_n_1 ,\add_ln700_162_reg_13260[2]_i_29_n_1 ,\add_ln700_162_reg_13260[2]_i_30_n_1 }),
        .O(\NLW_add_ln700_162_reg_13260_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_162_reg_13260[2]_i_31_n_1 ,\add_ln700_162_reg_13260[2]_i_32_n_1 ,\add_ln700_162_reg_13260[2]_i_33_n_1 ,\add_ln700_162_reg_13260[2]_i_34_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair18" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_166_reg_13265[0]_i_1 
       (.I0(icmp_ln899_167_fu_7454_p2),
        .I1(icmp_ln899_170_fu_7499_p2),
        .I2(icmp_ln899_168_fu_7469_p2),
        .I3(icmp_ln899_169_fu_7484_p2),
        .O(\add_ln700_166_reg_13265_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair18" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_166_reg_13265[1]_i_1 
       (.I0(icmp_ln899_169_fu_7484_p2),
        .I1(icmp_ln899_170_fu_7499_p2),
        .I2(icmp_ln899_168_fu_7469_p2),
        .I3(icmp_ln899_167_fu_7454_p2),
        .O(\add_ln700_166_reg_13265_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_166_reg_13265[2]_i_1 
       (.I0(icmp_ln899_168_fu_7469_p2),
        .I1(icmp_ln899_170_fu_7499_p2),
        .I2(icmp_ln899_167_fu_7454_p2),
        .I3(icmp_ln899_169_fu_7484_p2),
        .O(\add_ln700_166_reg_13265_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_166_reg_13265[2]_i_10 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_166_reg_13265[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_166_reg_13265[2]_i_11 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_166_reg_13265[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_166_reg_13265[2]_i_12 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_166_reg_13265[2]_i_12_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_166_reg_13265[2]_i_13 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_166_reg_13265[2]_i_13_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_166_reg_13265[2]_i_14 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_166_reg_13265[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_166_reg_13265[2]_i_15 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_166_reg_13265[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_166_reg_13265[2]_i_16 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_166_reg_13265[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_166_reg_13265[2]_i_17 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_166_reg_13265[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_166_reg_13265[2]_i_18 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_166_reg_13265[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_166_reg_13265[2]_i_19 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_166_reg_13265[2]_i_19_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_166_reg_13265[2]_i_20 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_166_reg_13265[2]_i_20_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_166_reg_13265[2]_i_21 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_166_reg_13265[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_166_reg_13265[2]_i_22 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_166_reg_13265[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_166_reg_13265[2]_i_23 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_166_reg_13265[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_166_reg_13265[2]_i_24 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_166_reg_13265[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_166_reg_13265[2]_i_25 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_166_reg_13265[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_166_reg_13265[2]_i_26 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_166_reg_13265[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_166_reg_13265[2]_i_27 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_166_reg_13265[2]_i_27_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_166_reg_13265[2]_i_28 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_166_reg_13265[2]_i_28_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_166_reg_13265[2]_i_29 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_166_reg_13265[2]_i_29_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_166_reg_13265[2]_i_30 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_166_reg_13265[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_166_reg_13265[2]_i_31 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_166_reg_13265[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_166_reg_13265[2]_i_32 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_166_reg_13265[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_166_reg_13265[2]_i_33 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_166_reg_13265[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_166_reg_13265[2]_i_34 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_166_reg_13265[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_166_reg_13265[2]_i_35 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_166_reg_13265[2]_i_35_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_166_reg_13265[2]_i_6 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_166_reg_13265[2]_i_6_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_166_reg_13265[2]_i_7 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_166_reg_13265[2]_i_7_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_166_reg_13265[2]_i_8 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_166_reg_13265[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_166_reg_13265[2]_i_9 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_166_reg_13265[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_166_reg_13265_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_166_reg_13265_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_168_fu_7469_p2,\add_ln700_166_reg_13265_reg[2]_i_2_n_3 ,\add_ln700_166_reg_13265_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_166_reg_13265[2]_i_6_n_1 ,\add_ln700_166_reg_13265[2]_i_7_n_1 ,\add_ln700_166_reg_13265[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_166_reg_13265_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_166_reg_13265[2]_i_9_n_1 ,\add_ln700_166_reg_13265[2]_i_10_n_1 ,\add_ln700_166_reg_13265[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_166_reg_13265_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_170_fu_7499_p2,\add_ln700_166_reg_13265_reg[2]_i_3_n_2 ,\add_ln700_166_reg_13265_reg[2]_i_3_n_3 ,\add_ln700_166_reg_13265_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_166_reg_13265[2]_i_12_n_1 ,\add_ln700_166_reg_13265[2]_i_13_n_1 ,\add_ln700_166_reg_13265[2]_i_14_n_1 ,\add_ln700_166_reg_13265[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_166_reg_13265_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_166_reg_13265[2]_i_16_n_1 ,\add_ln700_166_reg_13265[2]_i_17_n_1 ,\add_ln700_166_reg_13265[2]_i_18_n_1 ,\add_ln700_166_reg_13265[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_166_reg_13265_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_167_fu_7454_p2,\add_ln700_166_reg_13265_reg[2]_i_4_n_2 ,\add_ln700_166_reg_13265_reg[2]_i_4_n_3 ,\add_ln700_166_reg_13265_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_166_reg_13265[2]_i_20_n_1 ,\add_ln700_166_reg_13265[2]_i_21_n_1 ,\add_ln700_166_reg_13265[2]_i_22_n_1 ,\add_ln700_166_reg_13265[2]_i_23_n_1 }),
        .O(\NLW_add_ln700_166_reg_13265_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_166_reg_13265[2]_i_24_n_1 ,\add_ln700_166_reg_13265[2]_i_25_n_1 ,\add_ln700_166_reg_13265[2]_i_26_n_1 ,\add_ln700_166_reg_13265[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_166_reg_13265_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_169_fu_7484_p2,\add_ln700_166_reg_13265_reg[2]_i_5_n_2 ,\add_ln700_166_reg_13265_reg[2]_i_5_n_3 ,\add_ln700_166_reg_13265_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_166_reg_13265[2]_i_28_n_1 ,\add_ln700_166_reg_13265[2]_i_29_n_1 ,\add_ln700_166_reg_13265[2]_i_30_n_1 ,\add_ln700_166_reg_13265[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_166_reg_13265_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_166_reg_13265[2]_i_32_n_1 ,\add_ln700_166_reg_13265[2]_i_33_n_1 ,\add_ln700_166_reg_13265[2]_i_34_n_1 ,\add_ln700_166_reg_13265[2]_i_35_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair22" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_169_reg_13270[0]_i_1 
       (.I0(icmp_ln899_171_fu_7514_p2),
        .I1(icmp_ln899_174_fu_7559_p2),
        .I2(icmp_ln899_172_fu_7529_p2),
        .I3(icmp_ln899_173_fu_7544_p2),
        .O(\add_ln700_169_reg_13270_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair22" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_169_reg_13270[1]_i_1 
       (.I0(icmp_ln899_173_fu_7544_p2),
        .I1(icmp_ln899_174_fu_7559_p2),
        .I2(icmp_ln899_172_fu_7529_p2),
        .I3(icmp_ln899_171_fu_7514_p2),
        .O(\add_ln700_169_reg_13270_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_169_reg_13270[2]_i_1 
       (.I0(icmp_ln899_172_fu_7529_p2),
        .I1(icmp_ln899_174_fu_7559_p2),
        .I2(icmp_ln899_171_fu_7514_p2),
        .I3(icmp_ln899_173_fu_7544_p2),
        .O(\add_ln700_169_reg_13270_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_169_reg_13270[2]_i_10 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_169_reg_13270[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_169_reg_13270[2]_i_11 
       (.I0(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_169_reg_13270[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_169_reg_13270[2]_i_12 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .O(\add_ln700_169_reg_13270[2]_i_12_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_169_reg_13270[2]_i_13 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_169_reg_13270[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_169_reg_13270[2]_i_14 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_169_reg_13270[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_169_reg_13270[2]_i_15 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_169_reg_13270[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_169_reg_13270[2]_i_16 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_169_reg_13270[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_169_reg_13270[2]_i_17 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_169_reg_13270[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_169_reg_13270[2]_i_18 
       (.I0(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_169_reg_13270[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_169_reg_13270[2]_i_19 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_169_reg_13270[2]_i_19_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_169_reg_13270[2]_i_20 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .O(\add_ln700_169_reg_13270[2]_i_20_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_169_reg_13270[2]_i_21 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_169_reg_13270[2]_i_21_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_169_reg_13270[2]_i_22 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_169_reg_13270[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_169_reg_13270[2]_i_23 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_169_reg_13270[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_169_reg_13270[2]_i_24 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_169_reg_13270[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_169_reg_13270[2]_i_25 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_169_reg_13270[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_169_reg_13270[2]_i_26 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_169_reg_13270[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_169_reg_13270[2]_i_27 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_169_reg_13270[2]_i_27_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_169_reg_13270[2]_i_28 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .O(\add_ln700_169_reg_13270[2]_i_28_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_169_reg_13270[2]_i_29 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_169_reg_13270[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_169_reg_13270[2]_i_30 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_169_reg_13270[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_169_reg_13270[2]_i_31 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_169_reg_13270[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_169_reg_13270[2]_i_32 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_169_reg_13270[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_169_reg_13270[2]_i_33 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_169_reg_13270[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_169_reg_13270[2]_i_34 
       (.I0(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_169_reg_13270[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_169_reg_13270[2]_i_35 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_169_reg_13270[2]_i_35_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_169_reg_13270[2]_i_6 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .O(\add_ln700_169_reg_13270[2]_i_6_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_169_reg_13270[2]_i_7 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_169_reg_13270[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_169_reg_13270[2]_i_8 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_169_reg_13270[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_169_reg_13270[2]_i_9 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_169_reg_13270[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_169_reg_13270_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_169_reg_13270_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_172_fu_7529_p2,\add_ln700_169_reg_13270_reg[2]_i_2_n_3 ,\add_ln700_169_reg_13270_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_169_reg_13270[2]_i_6_n_1 ,\add_ln700_169_reg_13270[2]_i_7_n_1 ,\add_ln700_169_reg_13270[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_169_reg_13270_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_169_reg_13270[2]_i_9_n_1 ,\add_ln700_169_reg_13270[2]_i_10_n_1 ,\add_ln700_169_reg_13270[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_169_reg_13270_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_174_fu_7559_p2,\add_ln700_169_reg_13270_reg[2]_i_3_n_2 ,\add_ln700_169_reg_13270_reg[2]_i_3_n_3 ,\add_ln700_169_reg_13270_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_169_reg_13270[2]_i_12_n_1 ,\add_ln700_169_reg_13270[2]_i_13_n_1 ,\add_ln700_169_reg_13270[2]_i_14_n_1 ,\add_ln700_169_reg_13270[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_169_reg_13270_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_169_reg_13270[2]_i_16_n_1 ,\add_ln700_169_reg_13270[2]_i_17_n_1 ,\add_ln700_169_reg_13270[2]_i_18_n_1 ,\add_ln700_169_reg_13270[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_169_reg_13270_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_171_fu_7514_p2,\add_ln700_169_reg_13270_reg[2]_i_4_n_2 ,\add_ln700_169_reg_13270_reg[2]_i_4_n_3 ,\add_ln700_169_reg_13270_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_169_reg_13270[2]_i_20_n_1 ,\add_ln700_169_reg_13270[2]_i_21_n_1 ,\add_ln700_169_reg_13270[2]_i_22_n_1 ,\add_ln700_169_reg_13270[2]_i_23_n_1 }),
        .O(\NLW_add_ln700_169_reg_13270_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_169_reg_13270[2]_i_24_n_1 ,\add_ln700_169_reg_13270[2]_i_25_n_1 ,\add_ln700_169_reg_13270[2]_i_26_n_1 ,\add_ln700_169_reg_13270[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_169_reg_13270_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_173_fu_7544_p2,\add_ln700_169_reg_13270_reg[2]_i_5_n_2 ,\add_ln700_169_reg_13270_reg[2]_i_5_n_3 ,\add_ln700_169_reg_13270_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_169_reg_13270[2]_i_28_n_1 ,\add_ln700_169_reg_13270[2]_i_29_n_1 ,\add_ln700_169_reg_13270[2]_i_30_n_1 ,\add_ln700_169_reg_13270[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_169_reg_13270_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_169_reg_13270[2]_i_32_n_1 ,\add_ln700_169_reg_13270[2]_i_33_n_1 ,\add_ln700_169_reg_13270[2]_i_34_n_1 ,\add_ln700_169_reg_13270[2]_i_35_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair49" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_16_reg_13075[0]_i_1 
       (.I0(icmp_ln899_15_fu_4506_p2),
        .I1(icmp_ln899_18_fu_4563_p2),
        .I2(icmp_ln899_16_fu_4525_p2),
        .I3(icmp_ln899_17_fu_4544_p2),
        .O(\add_ln700_16_reg_13075_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair49" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_16_reg_13075[1]_i_1 
       (.I0(icmp_ln899_17_fu_4544_p2),
        .I1(icmp_ln899_18_fu_4563_p2),
        .I2(icmp_ln899_16_fu_4525_p2),
        .I3(icmp_ln899_15_fu_4506_p2),
        .O(\add_ln700_16_reg_13075_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_16_reg_13075[2]_i_1 
       (.I0(icmp_ln899_16_fu_4525_p2),
        .I1(icmp_ln899_18_fu_4563_p2),
        .I2(icmp_ln899_15_fu_4506_p2),
        .I3(icmp_ln899_17_fu_4544_p2),
        .O(\add_ln700_16_reg_13075_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_16_reg_13075[2]_i_11 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_16_reg_13075[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_16_reg_13075[2]_i_12 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_16_reg_13075[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_16_reg_13075[2]_i_13 
       (.I0(\add_ln700_4_reg_13060_reg[2] ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_16_reg_13075[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_16_reg_13075[2]_i_15 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_16_reg_13075[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_16_reg_13075[2]_i_17 
       (.I0(\icmp_ln899_1_reg_13050_reg[0] ),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_16_reg_13075[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_16_reg_13075[2]_i_18 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_16_reg_13075[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_16_reg_13075[2]_i_20 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_16_reg_13075[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_16_reg_13075[2]_i_21 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_16_reg_13075[2]_i_21_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_16_reg_13075[2]_i_22 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_16_reg_13075[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_16_reg_13075[2]_i_24 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_16_reg_13075[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_16_reg_13075[2]_i_26 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_16_reg_13075[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_16_reg_13075[2]_i_6 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_16_reg_13075[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_16_reg_13075[2]_i_7 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_4_reg_13060_reg[2] ),
        .I2(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_16_reg_13075[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_16_reg_13075[2]_i_9 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_16_reg_13075[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_16_reg_13075_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_16_fu_4525_p2,\add_ln700_16_reg_13075_reg[2]_i_2_n_2 ,\add_ln700_16_reg_13075_reg[2]_i_2_n_3 ,\add_ln700_16_reg_13075_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_16_reg_13075[2]_i_6_n_1 ,1'b0,\add_ln700_16_reg_13075[2]_i_7_n_1 }),
        .O(\NLW_add_ln700_16_reg_13075_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_16_reg_13075_reg[2] [1],\add_ln700_16_reg_13075[2]_i_9_n_1 ,\add_ln700_16_reg_13075_reg[2] [0],\add_ln700_16_reg_13075[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_16_reg_13075_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_18_fu_4563_p2,\add_ln700_16_reg_13075_reg[2]_i_3_n_2 ,\add_ln700_16_reg_13075_reg[2]_i_3_n_3 ,\add_ln700_16_reg_13075_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_16_reg_13075[2]_i_12_n_1 ,1'b0,\add_ln700_16_reg_13075[2]_i_13_n_1 }),
        .O(\NLW_add_ln700_16_reg_13075_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_16_reg_13075_reg[2]_0 [1],\add_ln700_16_reg_13075[2]_i_15_n_1 ,\add_ln700_16_reg_13075_reg[2]_0 [0],\add_ln700_16_reg_13075[2]_i_17_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_16_reg_13075_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_16_reg_13075_reg[2]_i_4_CO_UNCONNECTED [3:2],icmp_ln899_15_fu_4506_p2,\add_ln700_16_reg_13075_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,\add_ln700_16_reg_13075[2]_i_18_n_1 }),
        .O(\NLW_add_ln700_16_reg_13075_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,1'b0,\add_ln700_16_reg_13075_reg[2]_1 ,\add_ln700_16_reg_13075[2]_i_20_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_16_reg_13075_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_17_fu_4544_p2,\add_ln700_16_reg_13075_reg[2]_i_5_n_2 ,\add_ln700_16_reg_13075_reg[2]_i_5_n_3 ,\add_ln700_16_reg_13075_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_16_reg_13075[2]_i_21_n_1 ,1'b0,\add_ln700_16_reg_13075[2]_i_22_n_1 }),
        .O(\NLW_add_ln700_16_reg_13075_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_16_reg_13075_reg[2]_2 [1],\add_ln700_16_reg_13075[2]_i_24_n_1 ,\add_ln700_16_reg_13075_reg[2]_2 [0],\add_ln700_16_reg_13075[2]_i_26_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair54" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_174_reg_13275[0]_i_1 
       (.I0(icmp_ln899_175_fu_7574_p2),
        .I1(icmp_ln899_178_fu_7619_p2),
        .I2(icmp_ln899_176_fu_7589_p2),
        .I3(icmp_ln899_177_fu_7604_p2),
        .O(\add_ln700_174_reg_13275_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair54" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_174_reg_13275[1]_i_1 
       (.I0(icmp_ln899_177_fu_7604_p2),
        .I1(icmp_ln899_178_fu_7619_p2),
        .I2(icmp_ln899_176_fu_7589_p2),
        .I3(icmp_ln899_175_fu_7574_p2),
        .O(\add_ln700_174_reg_13275_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_174_reg_13275[2]_i_1 
       (.I0(icmp_ln899_176_fu_7589_p2),
        .I1(icmp_ln899_178_fu_7619_p2),
        .I2(icmp_ln899_175_fu_7574_p2),
        .I3(icmp_ln899_177_fu_7604_p2),
        .O(\add_ln700_174_reg_13275_reg[2]_i_5_0 [2]));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_174_reg_13275[2]_i_10 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_174_reg_13275[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_174_reg_13275[2]_i_11 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_174_reg_13275[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_174_reg_13275[2]_i_12 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_174_reg_13275[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_174_reg_13275[2]_i_13 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_174_reg_13275[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_174_reg_13275[2]_i_14 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .O(\add_ln700_174_reg_13275[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_174_reg_13275[2]_i_16 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_174_reg_13275[2]_i_16_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_174_reg_13275[2]_i_17 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_174_reg_13275[2]_i_17_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_174_reg_13275[2]_i_18 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_174_reg_13275[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_174_reg_13275[2]_i_19 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_174_reg_13275[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_174_reg_13275[2]_i_20 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_174_reg_13275[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_174_reg_13275[2]_i_21 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_174_reg_13275[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_174_reg_13275[2]_i_22 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .O(\add_ln700_174_reg_13275[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_174_reg_13275[2]_i_23 
       (.I0(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_174_reg_13275[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_174_reg_13275[2]_i_24 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_174_reg_13275[2]_i_24_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_174_reg_13275[2]_i_25 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_174_reg_13275[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_174_reg_13275[2]_i_26 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_174_reg_13275[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_174_reg_13275[2]_i_27 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_174_reg_13275[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_174_reg_13275[2]_i_28 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_174_reg_13275[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_174_reg_13275[2]_i_29 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .O(\add_ln700_174_reg_13275[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_174_reg_13275[2]_i_31 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_174_reg_13275[2]_i_31_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_174_reg_13275[2]_i_6 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_174_reg_13275[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_174_reg_13275[2]_i_7 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_174_reg_13275[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_174_reg_13275[2]_i_8 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_174_reg_13275[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_174_reg_13275[2]_i_9 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .O(\add_ln700_174_reg_13275[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_174_reg_13275_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_174_reg_13275_reg[2]_i_2_CO_UNCONNECTED [3:2],icmp_ln899_176_fu_7589_p2,\add_ln700_174_reg_13275_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_174_reg_13275[2]_i_6_n_1 ,\add_ln700_174_reg_13275[2]_i_7_n_1 }),
        .O(\NLW_add_ln700_174_reg_13275_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,1'b0,\add_ln700_174_reg_13275[2]_i_8_n_1 ,\add_ln700_174_reg_13275[2]_i_9_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_174_reg_13275_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_178_fu_7619_p2,\add_ln700_174_reg_13275_reg[2]_i_3_n_2 ,\add_ln700_174_reg_13275_reg[2]_i_3_n_3 ,\add_ln700_174_reg_13275_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_174_reg_13275[2]_i_10_n_1 ,\add_ln700_174_reg_13275[2]_i_11_n_1 ,1'b0,\add_ln700_174_reg_13275[2]_i_12_n_1 }),
        .O(\NLW_add_ln700_174_reg_13275_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_174_reg_13275[2]_i_13_n_1 ,\add_ln700_174_reg_13275[2]_i_14_n_1 ,\add_ln700_174_reg_13275_reg[2] ,\add_ln700_174_reg_13275[2]_i_16_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_174_reg_13275_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_175_fu_7574_p2,\add_ln700_174_reg_13275_reg[2]_i_4_n_2 ,\add_ln700_174_reg_13275_reg[2]_i_4_n_3 ,\add_ln700_174_reg_13275_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_174_reg_13275[2]_i_17_n_1 ,\add_ln700_174_reg_13275[2]_i_18_n_1 ,\add_ln700_174_reg_13275[2]_i_19_n_1 ,\add_ln700_174_reg_13275[2]_i_20_n_1 }),
        .O(\NLW_add_ln700_174_reg_13275_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_174_reg_13275[2]_i_21_n_1 ,\add_ln700_174_reg_13275[2]_i_22_n_1 ,\add_ln700_174_reg_13275[2]_i_23_n_1 ,\add_ln700_174_reg_13275[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_174_reg_13275_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_177_fu_7604_p2,\add_ln700_174_reg_13275_reg[2]_i_5_n_2 ,\add_ln700_174_reg_13275_reg[2]_i_5_n_3 ,\add_ln700_174_reg_13275_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_174_reg_13275[2]_i_25_n_1 ,\add_ln700_174_reg_13275[2]_i_26_n_1 ,1'b0,\add_ln700_174_reg_13275[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_174_reg_13275_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_174_reg_13275[2]_i_28_n_1 ,\add_ln700_174_reg_13275[2]_i_29_n_1 ,\add_ln700_174_reg_13275_reg[2]_0 ,\add_ln700_174_reg_13275[2]_i_31_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair21" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_177_reg_13280[0]_i_1 
       (.I0(icmp_ln899_179_fu_7634_p2),
        .I1(icmp_ln899_182_fu_7679_p2),
        .I2(icmp_ln899_180_fu_7649_p2),
        .I3(icmp_ln899_181_fu_7664_p2),
        .O(\add_ln700_177_reg_13280_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair21" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_177_reg_13280[1]_i_1 
       (.I0(icmp_ln899_181_fu_7664_p2),
        .I1(icmp_ln899_182_fu_7679_p2),
        .I2(icmp_ln899_180_fu_7649_p2),
        .I3(icmp_ln899_179_fu_7634_p2),
        .O(\add_ln700_177_reg_13280_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_177_reg_13280[2]_i_1 
       (.I0(icmp_ln899_180_fu_7649_p2),
        .I1(icmp_ln899_182_fu_7679_p2),
        .I2(icmp_ln899_179_fu_7634_p2),
        .I3(icmp_ln899_181_fu_7664_p2),
        .O(\add_ln700_177_reg_13280_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_177_reg_13280[2]_i_10 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .O(\add_ln700_177_reg_13280[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_177_reg_13280[2]_i_11 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_177_reg_13280[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_177_reg_13280[2]_i_12 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_177_reg_13280[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_177_reg_13280[2]_i_13 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_177_reg_13280[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_177_reg_13280[2]_i_14 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_177_reg_13280[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_177_reg_13280[2]_i_15 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_177_reg_13280[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_177_reg_13280[2]_i_16 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_177_reg_13280[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_177_reg_13280[2]_i_17 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .O(\add_ln700_177_reg_13280[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_177_reg_13280[2]_i_18 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_177_reg_13280[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_177_reg_13280[2]_i_19 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_177_reg_13280[2]_i_19_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_177_reg_13280[2]_i_20 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_177_reg_13280[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_177_reg_13280[2]_i_21 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_177_reg_13280[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_177_reg_13280[2]_i_22 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_177_reg_13280[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_177_reg_13280[2]_i_23 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_177_reg_13280[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_177_reg_13280[2]_i_24 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .O(\add_ln700_177_reg_13280[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_177_reg_13280[2]_i_26 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_177_reg_13280[2]_i_26_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_177_reg_13280[2]_i_27 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_177_reg_13280[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_177_reg_13280[2]_i_28 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_177_reg_13280[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_177_reg_13280[2]_i_29 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_177_reg_13280[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_177_reg_13280[2]_i_30 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_177_reg_13280[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_177_reg_13280[2]_i_31 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_177_reg_13280[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_177_reg_13280[2]_i_32 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .O(\add_ln700_177_reg_13280[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_177_reg_13280[2]_i_33 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_177_reg_13280[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_177_reg_13280[2]_i_34 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_177_reg_13280[2]_i_34_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_177_reg_13280[2]_i_6 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_177_reg_13280[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_177_reg_13280[2]_i_7 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_177_reg_13280[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_177_reg_13280[2]_i_8 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_177_reg_13280[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_177_reg_13280[2]_i_9 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_177_reg_13280[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_177_reg_13280_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_177_reg_13280_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_180_fu_7649_p2,\add_ln700_177_reg_13280_reg[2]_i_2_n_3 ,\add_ln700_177_reg_13280_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_177_reg_13280[2]_i_6_n_1 ,\add_ln700_177_reg_13280[2]_i_7_n_1 ,\add_ln700_177_reg_13280[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_177_reg_13280_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_177_reg_13280[2]_i_9_n_1 ,\add_ln700_177_reg_13280[2]_i_10_n_1 ,\add_ln700_177_reg_13280[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_177_reg_13280_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_182_fu_7679_p2,\add_ln700_177_reg_13280_reg[2]_i_3_n_2 ,\add_ln700_177_reg_13280_reg[2]_i_3_n_3 ,\add_ln700_177_reg_13280_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_177_reg_13280[2]_i_12_n_1 ,\add_ln700_177_reg_13280[2]_i_13_n_1 ,\add_ln700_177_reg_13280[2]_i_14_n_1 ,\add_ln700_177_reg_13280[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_177_reg_13280_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_177_reg_13280[2]_i_16_n_1 ,\add_ln700_177_reg_13280[2]_i_17_n_1 ,\add_ln700_177_reg_13280[2]_i_18_n_1 ,\add_ln700_177_reg_13280[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_177_reg_13280_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_179_fu_7634_p2,\add_ln700_177_reg_13280_reg[2]_i_4_n_2 ,\add_ln700_177_reg_13280_reg[2]_i_4_n_3 ,\add_ln700_177_reg_13280_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_177_reg_13280[2]_i_20_n_1 ,\add_ln700_177_reg_13280[2]_i_21_n_1 ,1'b0,\add_ln700_177_reg_13280[2]_i_22_n_1 }),
        .O(\NLW_add_ln700_177_reg_13280_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_177_reg_13280[2]_i_23_n_1 ,\add_ln700_177_reg_13280[2]_i_24_n_1 ,\add_ln700_177_reg_13280_reg[2] ,\add_ln700_177_reg_13280[2]_i_26_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_177_reg_13280_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_181_fu_7664_p2,\add_ln700_177_reg_13280_reg[2]_i_5_n_2 ,\add_ln700_177_reg_13280_reg[2]_i_5_n_3 ,\add_ln700_177_reg_13280_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_177_reg_13280[2]_i_27_n_1 ,\add_ln700_177_reg_13280[2]_i_28_n_1 ,\add_ln700_177_reg_13280[2]_i_29_n_1 ,\add_ln700_177_reg_13280[2]_i_30_n_1 }),
        .O(\NLW_add_ln700_177_reg_13280_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_177_reg_13280[2]_i_31_n_1 ,\add_ln700_177_reg_13280[2]_i_32_n_1 ,\add_ln700_177_reg_13280[2]_i_33_n_1 ,\add_ln700_177_reg_13280[2]_i_34_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair20" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_181_reg_13285[0]_i_1 
       (.I0(icmp_ln899_183_fu_7694_p2),
        .I1(icmp_ln899_186_fu_7739_p2),
        .I2(icmp_ln899_184_fu_7709_p2),
        .I3(icmp_ln899_185_fu_7724_p2),
        .O(\add_ln700_181_reg_13285_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair20" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_181_reg_13285[1]_i_1 
       (.I0(icmp_ln899_185_fu_7724_p2),
        .I1(icmp_ln899_186_fu_7739_p2),
        .I2(icmp_ln899_184_fu_7709_p2),
        .I3(icmp_ln899_183_fu_7694_p2),
        .O(\add_ln700_181_reg_13285_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_181_reg_13285[2]_i_1 
       (.I0(icmp_ln899_184_fu_7709_p2),
        .I1(icmp_ln899_186_fu_7739_p2),
        .I2(icmp_ln899_183_fu_7694_p2),
        .I3(icmp_ln899_185_fu_7724_p2),
        .O(\add_ln700_181_reg_13285_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_181_reg_13285[2]_i_10 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .O(\add_ln700_181_reg_13285[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_181_reg_13285[2]_i_11 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_181_reg_13285[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_181_reg_13285[2]_i_12 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_181_reg_13285[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_181_reg_13285[2]_i_13 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_181_reg_13285[2]_i_13_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_181_reg_13285[2]_i_14 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_181_reg_13285[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_181_reg_13285[2]_i_15 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_181_reg_13285[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_181_reg_13285[2]_i_16 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_181_reg_13285[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_181_reg_13285[2]_i_17 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .O(\add_ln700_181_reg_13285[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_181_reg_13285[2]_i_18 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_181_reg_13285[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_181_reg_13285[2]_i_19 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_181_reg_13285[2]_i_19_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_181_reg_13285[2]_i_20 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_181_reg_13285[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_181_reg_13285[2]_i_21 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_181_reg_13285[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_181_reg_13285[2]_i_22 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_181_reg_13285[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_181_reg_13285[2]_i_23 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_181_reg_13285[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_181_reg_13285[2]_i_24 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_181_reg_13285[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_181_reg_13285[2]_i_25 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .O(\add_ln700_181_reg_13285[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_181_reg_13285[2]_i_26 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_181_reg_13285[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_181_reg_13285[2]_i_27 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_181_reg_13285[2]_i_27_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_181_reg_13285[2]_i_28 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_181_reg_13285[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_181_reg_13285[2]_i_29 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_181_reg_13285[2]_i_29_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_181_reg_13285[2]_i_30 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_181_reg_13285[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_181_reg_13285[2]_i_31 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_181_reg_13285[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_181_reg_13285[2]_i_32 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_181_reg_13285[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_181_reg_13285[2]_i_33 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I1(\q0_reg[0]_rep__1_n_1 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .O(\add_ln700_181_reg_13285[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_181_reg_13285[2]_i_34 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_181_reg_13285[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_181_reg_13285[2]_i_35 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_181_reg_13285[2]_i_35_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_181_reg_13285[2]_i_6 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .O(\add_ln700_181_reg_13285[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_181_reg_13285[2]_i_7 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I2(\q0_reg[0]_rep__1_n_1 ),
        .O(\add_ln700_181_reg_13285[2]_i_7_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_181_reg_13285[2]_i_8 
       (.I0(\q0_reg[0]_rep__1_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_181_reg_13285[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_181_reg_13285[2]_i_9 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_128_reg_13215_reg[1] ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_181_reg_13285[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_181_reg_13285_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_181_reg_13285_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_184_fu_7709_p2,\add_ln700_181_reg_13285_reg[2]_i_2_n_3 ,\add_ln700_181_reg_13285_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_181_reg_13285[2]_i_6_n_1 ,\add_ln700_181_reg_13285[2]_i_7_n_1 ,\add_ln700_181_reg_13285[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_181_reg_13285_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_181_reg_13285[2]_i_9_n_1 ,\add_ln700_181_reg_13285[2]_i_10_n_1 ,\add_ln700_181_reg_13285[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_181_reg_13285_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_186_fu_7739_p2,\add_ln700_181_reg_13285_reg[2]_i_3_n_2 ,\add_ln700_181_reg_13285_reg[2]_i_3_n_3 ,\add_ln700_181_reg_13285_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_181_reg_13285[2]_i_12_n_1 ,\add_ln700_181_reg_13285[2]_i_13_n_1 ,\add_ln700_181_reg_13285[2]_i_14_n_1 ,\add_ln700_181_reg_13285[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_181_reg_13285_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_181_reg_13285[2]_i_16_n_1 ,\add_ln700_181_reg_13285[2]_i_17_n_1 ,\add_ln700_181_reg_13285[2]_i_18_n_1 ,\add_ln700_181_reg_13285[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_181_reg_13285_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_183_fu_7694_p2,\add_ln700_181_reg_13285_reg[2]_i_4_n_2 ,\add_ln700_181_reg_13285_reg[2]_i_4_n_3 ,\add_ln700_181_reg_13285_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_181_reg_13285[2]_i_20_n_1 ,\add_ln700_181_reg_13285[2]_i_21_n_1 ,\add_ln700_181_reg_13285[2]_i_22_n_1 ,\add_ln700_181_reg_13285[2]_i_23_n_1 }),
        .O(\NLW_add_ln700_181_reg_13285_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_181_reg_13285[2]_i_24_n_1 ,\add_ln700_181_reg_13285[2]_i_25_n_1 ,\add_ln700_181_reg_13285[2]_i_26_n_1 ,\add_ln700_181_reg_13285[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_181_reg_13285_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_185_fu_7724_p2,\add_ln700_181_reg_13285_reg[2]_i_5_n_2 ,\add_ln700_181_reg_13285_reg[2]_i_5_n_3 ,\add_ln700_181_reg_13285_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_181_reg_13285[2]_i_28_n_1 ,\add_ln700_181_reg_13285[2]_i_29_n_1 ,\add_ln700_181_reg_13285[2]_i_30_n_1 ,\add_ln700_181_reg_13285[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_181_reg_13285_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_181_reg_13285[2]_i_32_n_1 ,\add_ln700_181_reg_13285[2]_i_33_n_1 ,\add_ln700_181_reg_13285[2]_i_34_n_1 ,\add_ln700_181_reg_13285[2]_i_35_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair24" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_184_reg_13290[0]_i_1 
       (.I0(icmp_ln899_187_fu_7754_p2),
        .I1(icmp_ln899_190_fu_7799_p2),
        .I2(icmp_ln899_188_fu_7769_p2),
        .I3(icmp_ln899_189_fu_7784_p2),
        .O(\add_ln700_184_reg_13290_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair24" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_184_reg_13290[1]_i_1 
       (.I0(icmp_ln899_189_fu_7784_p2),
        .I1(icmp_ln899_190_fu_7799_p2),
        .I2(icmp_ln899_188_fu_7769_p2),
        .I3(icmp_ln899_187_fu_7754_p2),
        .O(\add_ln700_184_reg_13290_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_184_reg_13290[2]_i_1 
       (.I0(icmp_ln899_188_fu_7769_p2),
        .I1(icmp_ln899_190_fu_7799_p2),
        .I2(icmp_ln899_187_fu_7754_p2),
        .I3(icmp_ln899_189_fu_7784_p2),
        .O(\add_ln700_184_reg_13290_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_184_reg_13290[2]_i_10 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I1(\q0_reg[0]_rep__0_n_1 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .O(\add_ln700_184_reg_13290[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_184_reg_13290[2]_i_11 
       (.I0(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__0_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_184_reg_13290[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_184_reg_13290[2]_i_12 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .O(\add_ln700_184_reg_13290[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_184_reg_13290[2]_i_13 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I2(\q0_reg[0]_rep__0_n_1 ),
        .O(\add_ln700_184_reg_13290[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_184_reg_13290[2]_i_14 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__0_n_1 ),
        .O(\add_ln700_184_reg_13290[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_184_reg_13290[2]_i_15 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_184_reg_13290[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_184_reg_13290[2]_i_16 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_184_reg_13290[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_184_reg_13290[2]_i_17 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I1(\q0_reg[0]_rep__0_n_1 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .O(\add_ln700_184_reg_13290[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_184_reg_13290[2]_i_18 
       (.I0(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__0_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_184_reg_13290[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_184_reg_13290[2]_i_19 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_184_reg_13290[2]_i_19_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_184_reg_13290[2]_i_20 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .O(\add_ln700_184_reg_13290[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_184_reg_13290[2]_i_21 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I2(\q0_reg[0]_rep__0_n_1 ),
        .O(\add_ln700_184_reg_13290[2]_i_21_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_184_reg_13290[2]_i_22 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_184_reg_13290[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_184_reg_13290[2]_i_23 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\q0_reg[0]_rep__0_n_1 ),
        .O(\add_ln700_184_reg_13290[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_184_reg_13290[2]_i_24 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_184_reg_13290[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_184_reg_13290[2]_i_25 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I1(\q0_reg[0]_rep__0_n_1 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .O(\add_ln700_184_reg_13290[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_184_reg_13290[2]_i_26 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_184_reg_13290[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_184_reg_13290[2]_i_27 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I1(\q0_reg[0]_rep__0_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_184_reg_13290[2]_i_27_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_184_reg_13290[2]_i_28 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .O(\add_ln700_184_reg_13290[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_184_reg_13290[2]_i_29 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I2(\q0_reg[0]_rep__0_n_1 ),
        .O(\add_ln700_184_reg_13290[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_184_reg_13290[2]_i_30 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__0_n_1 ),
        .O(\add_ln700_184_reg_13290[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_184_reg_13290[2]_i_31 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .O(\add_ln700_184_reg_13290[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_184_reg_13290[2]_i_32 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_184_reg_13290[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_184_reg_13290[2]_i_33 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I1(\q0_reg[0]_rep__0_n_1 ),
        .I2(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .O(\add_ln700_184_reg_13290[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_184_reg_13290[2]_i_34 
       (.I0(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__0_n_1 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .O(\add_ln700_184_reg_13290[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_184_reg_13290[2]_i_35 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_138_reg_13230_reg[2]_i_3_0 ),
        .I2(\add_ln700_138_reg_13230_reg[2]_i_3_1 ),
        .O(\add_ln700_184_reg_13290[2]_i_35_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_184_reg_13290[2]_i_6 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .O(\add_ln700_184_reg_13290[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_184_reg_13290[2]_i_7 
       (.I0(\add_ln700_159_reg_13255_reg[2]_i_2_0 ),
        .I1(\add_ln700_159_reg_13255_reg[2]_i_2_1 ),
        .I2(\q0_reg[0]_rep__0_n_1 ),
        .O(\add_ln700_184_reg_13290[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_184_reg_13290[2]_i_8 
       (.I0(\add_ln700_138_reg_13230_reg[2]_i_2_0 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__0_n_1 ),
        .O(\add_ln700_184_reg_13290[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_184_reg_13290[2]_i_9 
       (.I0(\q0_reg_n_1_[2] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_184_reg_13290[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_184_reg_13290_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_184_reg_13290_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_188_fu_7769_p2,\add_ln700_184_reg_13290_reg[2]_i_2_n_3 ,\add_ln700_184_reg_13290_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_184_reg_13290[2]_i_6_n_1 ,\add_ln700_184_reg_13290[2]_i_7_n_1 ,\add_ln700_184_reg_13290[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_184_reg_13290_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_184_reg_13290[2]_i_9_n_1 ,\add_ln700_184_reg_13290[2]_i_10_n_1 ,\add_ln700_184_reg_13290[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_184_reg_13290_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_190_fu_7799_p2,\add_ln700_184_reg_13290_reg[2]_i_3_n_2 ,\add_ln700_184_reg_13290_reg[2]_i_3_n_3 ,\add_ln700_184_reg_13290_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_184_reg_13290[2]_i_12_n_1 ,\add_ln700_184_reg_13290[2]_i_13_n_1 ,\add_ln700_184_reg_13290[2]_i_14_n_1 ,\add_ln700_184_reg_13290[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_184_reg_13290_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_184_reg_13290[2]_i_16_n_1 ,\add_ln700_184_reg_13290[2]_i_17_n_1 ,\add_ln700_184_reg_13290[2]_i_18_n_1 ,\add_ln700_184_reg_13290[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_184_reg_13290_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_187_fu_7754_p2,\add_ln700_184_reg_13290_reg[2]_i_4_n_2 ,\add_ln700_184_reg_13290_reg[2]_i_4_n_3 ,\add_ln700_184_reg_13290_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_184_reg_13290[2]_i_20_n_1 ,\add_ln700_184_reg_13290[2]_i_21_n_1 ,\add_ln700_184_reg_13290[2]_i_22_n_1 ,\add_ln700_184_reg_13290[2]_i_23_n_1 }),
        .O(\NLW_add_ln700_184_reg_13290_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_184_reg_13290[2]_i_24_n_1 ,\add_ln700_184_reg_13290[2]_i_25_n_1 ,\add_ln700_184_reg_13290[2]_i_26_n_1 ,\add_ln700_184_reg_13290[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_184_reg_13290_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_189_fu_7784_p2,\add_ln700_184_reg_13290_reg[2]_i_5_n_2 ,\add_ln700_184_reg_13290_reg[2]_i_5_n_3 ,\add_ln700_184_reg_13290_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_184_reg_13290[2]_i_28_n_1 ,\add_ln700_184_reg_13290[2]_i_29_n_1 ,\add_ln700_184_reg_13290[2]_i_30_n_1 ,\add_ln700_184_reg_13290[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_184_reg_13290_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_184_reg_13290[2]_i_32_n_1 ,\add_ln700_184_reg_13290[2]_i_33_n_1 ,\add_ln700_184_reg_13290[2]_i_34_n_1 ,\add_ln700_184_reg_13290[2]_i_35_n_1 }));
  LUT6 #(
    .INIT(64'h9699669969669966)) 
    \add_ln700_191_reg_13295[0]_i_1 
       (.I0(icmp_ln899_191_fu_7814_p2),
        .I1(icmp_ln899_194_fu_7871_p2),
        .I2(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I3(\q0_reg[2]_rep__1_n_1 ),
        .I4(\add_ln700_191_reg_13295_reg[0] ),
        .I5(icmp_ln899_193_fu_7852_p2),
        .O(\tmp_V_1_reg_11506_reg[6]_rep__0 [0]));
  LUT6 #(
    .INIT(64'h71771177E7EE77EE)) 
    \add_ln700_191_reg_13295[1]_i_1 
       (.I0(icmp_ln899_193_fu_7852_p2),
        .I1(icmp_ln899_194_fu_7871_p2),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .I3(\q0_reg[2]_rep__1_n_1 ),
        .I4(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I5(icmp_ln899_191_fu_7814_p2),
        .O(\tmp_V_1_reg_11506_reg[6]_rep__0 [1]));
  LUT6 #(
    .INIT(64'h00000000000000B3)) 
    \add_ln700_191_reg_13295[2]_i_1 
       (.I0(\add_ln700_191_reg_13295_reg[0] ),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I3(icmp_ln899_194_fu_7871_p2),
        .I4(icmp_ln899_191_fu_7814_p2),
        .I5(icmp_ln899_193_fu_7852_p2),
        .O(\tmp_V_1_reg_11506_reg[6]_rep__0 [2]));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_191_reg_13295[2]_i_10 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_191_reg_13295[2]_i_10_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_191_reg_13295[2]_i_11 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_191_reg_13295_reg[0]_0 ),
        .O(\add_ln700_191_reg_13295[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_191_reg_13295[2]_i_12 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_191_reg_13295[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_191_reg_13295[2]_i_13 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_191_reg_13295[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_191_reg_13295[2]_i_14 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_191_reg_13295[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_191_reg_13295[2]_i_15 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_191_reg_13295[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_191_reg_13295[2]_i_16 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .O(\add_ln700_191_reg_13295[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_191_reg_13295[2]_i_17 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_191_reg_13295[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_191_reg_13295[2]_i_18 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_191_reg_13295[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_191_reg_13295[2]_i_19 
       (.I0(\add_ln700_191_reg_13295_reg[0] ),
        .I1(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_191_reg_13295[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_191_reg_13295[2]_i_20 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_191_reg_13295[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_191_reg_13295[2]_i_21 
       (.I0(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_191_reg_13295[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_191_reg_13295[2]_i_24 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_191_reg_13295[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_191_reg_13295[2]_i_5 
       (.I0(\add_ln700_191_reg_13295_reg[0] ),
        .I1(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_191_reg_13295[2]_i_5_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_191_reg_13295[2]_i_6 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_191_reg_13295[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_191_reg_13295[2]_i_7 
       (.I0(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_191_reg_13295[2]_i_7_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_191_reg_13295_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_194_fu_7871_p2,\add_ln700_191_reg_13295_reg[2]_i_2_n_2 ,\add_ln700_191_reg_13295_reg[2]_i_2_n_3 ,\add_ln700_191_reg_13295_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_191_reg_13295[2]_i_5_n_1 ,1'b0,1'b0,\add_ln700_191_reg_13295[2]_i_6_n_1 }),
        .O(\NLW_add_ln700_191_reg_13295_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_191_reg_13295[2]_i_7_n_1 ,\add_ln700_191_reg_13295_reg[2] ,\add_ln700_191_reg_13295[2]_i_10_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_191_reg_13295_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_191_fu_7814_p2,\add_ln700_191_reg_13295_reg[2]_i_3_n_2 ,\add_ln700_191_reg_13295_reg[2]_i_3_n_3 ,\add_ln700_191_reg_13295_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_191_reg_13295[2]_i_11_n_1 ,\add_ln700_191_reg_13295[2]_i_12_n_1 ,\add_ln700_191_reg_13295[2]_i_13_n_1 ,\add_ln700_191_reg_13295[2]_i_14_n_1 }),
        .O(\NLW_add_ln700_191_reg_13295_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_191_reg_13295[2]_i_15_n_1 ,\add_ln700_191_reg_13295[2]_i_16_n_1 ,\add_ln700_191_reg_13295[2]_i_17_n_1 ,\add_ln700_191_reg_13295[2]_i_18_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_191_reg_13295_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_193_fu_7852_p2,\add_ln700_191_reg_13295_reg[2]_i_4_n_2 ,\add_ln700_191_reg_13295_reg[2]_i_4_n_3 ,\add_ln700_191_reg_13295_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_191_reg_13295[2]_i_19_n_1 ,1'b0,1'b0,\add_ln700_191_reg_13295[2]_i_20_n_1 }),
        .O(\NLW_add_ln700_191_reg_13295_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_191_reg_13295[2]_i_21_n_1 ,\add_ln700_191_reg_13295_reg[2]_0 ,\add_ln700_191_reg_13295[2]_i_24_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair38" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_194_reg_13300[0]_i_1 
       (.I0(icmp_ln899_195_fu_7890_p2),
        .I1(icmp_ln899_198_fu_7947_p2),
        .I2(icmp_ln899_196_fu_7909_p2),
        .I3(icmp_ln899_197_fu_7928_p2),
        .O(\add_ln700_194_reg_13300_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair38" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_194_reg_13300[1]_i_1 
       (.I0(icmp_ln899_197_fu_7928_p2),
        .I1(icmp_ln899_198_fu_7947_p2),
        .I2(icmp_ln899_196_fu_7909_p2),
        .I3(icmp_ln899_195_fu_7890_p2),
        .O(\add_ln700_194_reg_13300_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_194_reg_13300[2]_i_1 
       (.I0(icmp_ln899_196_fu_7909_p2),
        .I1(icmp_ln899_198_fu_7947_p2),
        .I2(icmp_ln899_195_fu_7890_p2),
        .I3(icmp_ln899_197_fu_7928_p2),
        .O(\add_ln700_194_reg_13300_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_194_reg_13300[2]_i_10 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_194_reg_13300[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_194_reg_13300[2]_i_11 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_194_reg_13300[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_194_reg_13300[2]_i_12 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_194_reg_13300[2]_i_12_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_194_reg_13300[2]_i_13 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_194_reg_13300[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_194_reg_13300[2]_i_14 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_194_reg_13300[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_194_reg_13300[2]_i_16 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_194_reg_13300[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_194_reg_13300[2]_i_17 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_194_reg_13300[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_194_reg_13300[2]_i_18 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_194_reg_13300[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_194_reg_13300[2]_i_19 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\q0_reg[0]_rep_n_1 ),
        .O(\add_ln700_194_reg_13300[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_194_reg_13300[2]_i_20 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_194_reg_13300[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_194_reg_13300[2]_i_23 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I1(\q0_reg[0]_rep_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_194_reg_13300[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_194_reg_13300[2]_i_24 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_194_reg_13300[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_194_reg_13300[2]_i_25 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_194_reg_13300[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_194_reg_13300[2]_i_26 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_194_reg_13300[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_194_reg_13300[2]_i_27 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_194_reg_13300[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_194_reg_13300[2]_i_29 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_194_reg_13300[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_194_reg_13300[2]_i_30 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_194_reg_13300[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_194_reg_13300[2]_i_6 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_194_reg_13300[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_194_reg_13300[2]_i_7 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_194_reg_13300[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_194_reg_13300[2]_i_8 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_194_reg_13300[2]_i_8_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_194_reg_13300_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_194_reg_13300_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_196_fu_7909_p2,\add_ln700_194_reg_13300_reg[2]_i_2_n_3 ,\add_ln700_194_reg_13300_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_194_reg_13300[2]_i_6_n_1 ,1'b0,\add_ln700_194_reg_13300[2]_i_7_n_1 }),
        .O(\NLW_add_ln700_194_reg_13300_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_194_reg_13300[2]_i_8_n_1 ,\add_ln700_194_reg_13300_reg[2] ,\add_ln700_194_reg_13300[2]_i_10_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_194_reg_13300_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_198_fu_7947_p2,\add_ln700_194_reg_13300_reg[2]_i_3_n_2 ,\add_ln700_194_reg_13300_reg[2]_i_3_n_3 ,\add_ln700_194_reg_13300_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_194_reg_13300[2]_i_11_n_1 ,1'b0,\add_ln700_194_reg_13300[2]_i_12_n_1 ,\add_ln700_194_reg_13300[2]_i_13_n_1 }),
        .O(\NLW_add_ln700_194_reg_13300_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_194_reg_13300[2]_i_14_n_1 ,\add_ln700_194_reg_13300_reg[2]_0 ,\add_ln700_194_reg_13300[2]_i_16_n_1 ,\add_ln700_194_reg_13300[2]_i_17_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_194_reg_13300_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_195_fu_7890_p2,\add_ln700_194_reg_13300_reg[2]_i_4_n_2 ,\add_ln700_194_reg_13300_reg[2]_i_4_n_3 ,\add_ln700_194_reg_13300_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_194_reg_13300[2]_i_18_n_1 ,1'b0,1'b0,\add_ln700_194_reg_13300[2]_i_19_n_1 }),
        .O(\NLW_add_ln700_194_reg_13300_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_194_reg_13300[2]_i_20_n_1 ,\add_ln700_194_reg_13300_reg[2]_1 ,\add_ln700_194_reg_13300[2]_i_23_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_194_reg_13300_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_197_fu_7928_p2,\add_ln700_194_reg_13300_reg[2]_i_5_n_2 ,\add_ln700_194_reg_13300_reg[2]_i_5_n_3 ,\add_ln700_194_reg_13300_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_194_reg_13300[2]_i_24_n_1 ,1'b0,\add_ln700_194_reg_13300[2]_i_25_n_1 ,\add_ln700_194_reg_13300[2]_i_26_n_1 }),
        .O(\NLW_add_ln700_194_reg_13300_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_194_reg_13300[2]_i_27_n_1 ,\add_ln700_194_reg_13300_reg[2]_2 ,\add_ln700_194_reg_13300[2]_i_29_n_1 ,\add_ln700_194_reg_13300[2]_i_30_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair37" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_198_reg_13305[0]_i_1 
       (.I0(icmp_ln899_199_fu_7966_p2),
        .I1(icmp_ln899_202_fu_8023_p2),
        .I2(icmp_ln899_200_fu_7985_p2),
        .I3(icmp_ln899_201_fu_8004_p2),
        .O(\add_ln700_198_reg_13305_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair37" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_198_reg_13305[1]_i_1 
       (.I0(icmp_ln899_201_fu_8004_p2),
        .I1(icmp_ln899_202_fu_8023_p2),
        .I2(icmp_ln899_200_fu_7985_p2),
        .I3(icmp_ln899_199_fu_7966_p2),
        .O(\add_ln700_198_reg_13305_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_198_reg_13305[2]_i_1 
       (.I0(icmp_ln899_200_fu_7985_p2),
        .I1(icmp_ln899_202_fu_8023_p2),
        .I2(icmp_ln899_199_fu_7966_p2),
        .I3(icmp_ln899_201_fu_8004_p2),
        .O(\add_ln700_198_reg_13305_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_198_reg_13305[2]_i_10 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_198_reg_13305[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_198_reg_13305[2]_i_11 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_198_reg_13305[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_198_reg_13305[2]_i_12 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .O(\add_ln700_198_reg_13305[2]_i_12_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_198_reg_13305[2]_i_13 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_198_reg_13305[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_198_reg_13305[2]_i_14 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_198_reg_13305[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_198_reg_13305[2]_i_16 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_198_reg_13305[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_198_reg_13305[2]_i_17 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_198_reg_13305[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_198_reg_13305[2]_i_18 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_198_reg_13305[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_198_reg_13305[2]_i_19 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_198_reg_13305[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_198_reg_13305[2]_i_20 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\q0_reg[0]_rep_n_1 ),
        .O(\add_ln700_198_reg_13305[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_198_reg_13305[2]_i_21 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_198_reg_13305[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_198_reg_13305[2]_i_23 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_198_reg_13305[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_198_reg_13305[2]_i_24 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I1(\q0_reg[0]_rep_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_198_reg_13305[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_198_reg_13305[2]_i_25 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_198_reg_13305[2]_i_25_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_198_reg_13305[2]_i_26 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .O(\add_ln700_198_reg_13305[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_198_reg_13305[2]_i_27 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_198_reg_13305[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_198_reg_13305[2]_i_28 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_198_reg_13305[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_198_reg_13305[2]_i_30 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_198_reg_13305[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_198_reg_13305[2]_i_31 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_198_reg_13305[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_198_reg_13305[2]_i_6 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_198_reg_13305[2]_i_6_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_198_reg_13305[2]_i_7 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .O(\add_ln700_198_reg_13305[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_198_reg_13305[2]_i_8 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_198_reg_13305[2]_i_8_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_198_reg_13305_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_198_reg_13305_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_200_fu_7985_p2,\add_ln700_198_reg_13305_reg[2]_i_2_n_3 ,\add_ln700_198_reg_13305_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_198_reg_13305[2]_i_6_n_1 ,1'b0,\add_ln700_198_reg_13305[2]_i_7_n_1 }),
        .O(\NLW_add_ln700_198_reg_13305_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_198_reg_13305[2]_i_8_n_1 ,\add_ln700_198_reg_13305_reg[2] ,\add_ln700_198_reg_13305[2]_i_10_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_198_reg_13305_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_202_fu_8023_p2,\add_ln700_198_reg_13305_reg[2]_i_3_n_2 ,\add_ln700_198_reg_13305_reg[2]_i_3_n_3 ,\add_ln700_198_reg_13305_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_198_reg_13305[2]_i_11_n_1 ,1'b0,\add_ln700_198_reg_13305[2]_i_12_n_1 ,\add_ln700_198_reg_13305[2]_i_13_n_1 }),
        .O(\NLW_add_ln700_198_reg_13305_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_198_reg_13305[2]_i_14_n_1 ,\add_ln700_198_reg_13305_reg[2]_0 ,\add_ln700_198_reg_13305[2]_i_16_n_1 ,\add_ln700_198_reg_13305[2]_i_17_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_198_reg_13305_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_199_fu_7966_p2,\add_ln700_198_reg_13305_reg[2]_i_4_n_2 ,\add_ln700_198_reg_13305_reg[2]_i_4_n_3 ,\add_ln700_198_reg_13305_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_198_reg_13305[2]_i_18_n_1 ,1'b0,\add_ln700_198_reg_13305[2]_i_19_n_1 ,\add_ln700_198_reg_13305[2]_i_20_n_1 }),
        .O(\NLW_add_ln700_198_reg_13305_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_198_reg_13305[2]_i_21_n_1 ,\add_ln700_198_reg_13305_reg[2]_1 ,\add_ln700_198_reg_13305[2]_i_23_n_1 ,\add_ln700_198_reg_13305[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_198_reg_13305_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_201_fu_8004_p2,\add_ln700_198_reg_13305_reg[2]_i_5_n_2 ,\add_ln700_198_reg_13305_reg[2]_i_5_n_3 ,\add_ln700_198_reg_13305_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_198_reg_13305[2]_i_25_n_1 ,1'b0,\add_ln700_198_reg_13305[2]_i_26_n_1 ,\add_ln700_198_reg_13305[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_198_reg_13305_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_198_reg_13305[2]_i_28_n_1 ,\add_ln700_198_reg_13305_reg[2]_2 ,\add_ln700_198_reg_13305[2]_i_30_n_1 ,\add_ln700_198_reg_13305[2]_i_31_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair5" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_19_reg_13080[0]_i_1 
       (.I0(icmp_ln899_19_fu_4582_p2),
        .I1(icmp_ln899_22_fu_4639_p2),
        .I2(icmp_ln899_20_fu_4601_p2),
        .I3(icmp_ln899_21_fu_4620_p2),
        .O(\add_ln700_19_reg_13080_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair5" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_19_reg_13080[1]_i_1 
       (.I0(icmp_ln899_21_fu_4620_p2),
        .I1(icmp_ln899_22_fu_4639_p2),
        .I2(icmp_ln899_20_fu_4601_p2),
        .I3(icmp_ln899_19_fu_4582_p2),
        .O(\add_ln700_19_reg_13080_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_19_reg_13080[2]_i_1 
       (.I0(icmp_ln899_20_fu_4601_p2),
        .I1(icmp_ln899_22_fu_4639_p2),
        .I2(icmp_ln899_19_fu_4582_p2),
        .I3(icmp_ln899_21_fu_4620_p2),
        .O(\add_ln700_19_reg_13080_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_19_reg_13080[2]_i_10 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_19_reg_13080[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_19_reg_13080[2]_i_11 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_19_reg_13080[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_19_reg_13080[2]_i_12 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_19_reg_13080[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_19_reg_13080[2]_i_13 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_19_reg_13080[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_19_reg_13080[2]_i_14 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_19_reg_13080[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_19_reg_13080[2]_i_15 
       (.I0(\add_ln700_4_reg_13060_reg[2] ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_19_reg_13080[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_19_reg_13080[2]_i_17 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_19_reg_13080[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_19_reg_13080[2]_i_18 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_19_reg_13080[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_19_reg_13080[2]_i_19 
       (.I0(\icmp_ln899_1_reg_13050_reg[0] ),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_19_reg_13080[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_19_reg_13080[2]_i_20 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_19_reg_13080[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_19_reg_13080[2]_i_21 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_19_reg_13080[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_19_reg_13080[2]_i_23 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_19_reg_13080[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_19_reg_13080[2]_i_24 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_19_reg_13080[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_19_reg_13080[2]_i_25 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_19_reg_13080[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_19_reg_13080[2]_i_26 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_19_reg_13080[2]_i_26_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_19_reg_13080[2]_i_27 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_19_reg_13080[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_19_reg_13080[2]_i_29 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_19_reg_13080[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_19_reg_13080[2]_i_30 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_19_reg_13080[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_19_reg_13080[2]_i_31 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_19_reg_13080[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_19_reg_13080[2]_i_6 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_19_reg_13080[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_19_reg_13080[2]_i_7 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_19_reg_13080[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_19_reg_13080[2]_i_8 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_4_reg_13060_reg[2] ),
        .I2(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_19_reg_13080[2]_i_8_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_19_reg_13080_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_20_fu_4601_p2,\add_ln700_19_reg_13080_reg[2]_i_2_n_2 ,\add_ln700_19_reg_13080_reg[2]_i_2_n_3 ,\add_ln700_19_reg_13080_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_19_reg_13080[2]_i_6_n_1 ,\add_ln700_19_reg_13080[2]_i_7_n_1 ,\add_ln700_19_reg_13080[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_19_reg_13080_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_19_reg_13080_reg[2] ,\add_ln700_19_reg_13080[2]_i_10_n_1 ,\add_ln700_19_reg_13080[2]_i_11_n_1 ,\add_ln700_19_reg_13080[2]_i_12_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_19_reg_13080_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_22_fu_4639_p2,\add_ln700_19_reg_13080_reg[2]_i_3_n_2 ,\add_ln700_19_reg_13080_reg[2]_i_3_n_3 ,\add_ln700_19_reg_13080_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_19_reg_13080[2]_i_13_n_1 ,\add_ln700_19_reg_13080[2]_i_14_n_1 ,\add_ln700_19_reg_13080[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_19_reg_13080_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_19_reg_13080_reg[2]_0 ,\add_ln700_19_reg_13080[2]_i_17_n_1 ,\add_ln700_19_reg_13080[2]_i_18_n_1 ,\add_ln700_19_reg_13080[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_19_reg_13080_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_19_reg_13080_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_19_fu_4582_p2,\add_ln700_19_reg_13080_reg[2]_i_4_n_3 ,\add_ln700_19_reg_13080_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_19_reg_13080[2]_i_20_n_1 ,\add_ln700_19_reg_13080[2]_i_21_n_1 }),
        .O(\NLW_add_ln700_19_reg_13080_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_19_reg_13080_reg[2]_1 ,\add_ln700_19_reg_13080[2]_i_23_n_1 ,\add_ln700_19_reg_13080[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_19_reg_13080_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_21_fu_4620_p2,\add_ln700_19_reg_13080_reg[2]_i_5_n_2 ,\add_ln700_19_reg_13080_reg[2]_i_5_n_3 ,\add_ln700_19_reg_13080_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_19_reg_13080[2]_i_25_n_1 ,\add_ln700_19_reg_13080[2]_i_26_n_1 ,\add_ln700_19_reg_13080[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_19_reg_13080_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_19_reg_13080_reg[2]_2 ,\add_ln700_19_reg_13080[2]_i_29_n_1 ,\add_ln700_19_reg_13080[2]_i_30_n_1 ,\add_ln700_19_reg_13080[2]_i_31_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair41" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_201_reg_13310[0]_i_1 
       (.I0(icmp_ln899_203_fu_8042_p2),
        .I1(icmp_ln899_206_fu_8099_p2),
        .I2(icmp_ln899_204_fu_8061_p2),
        .I3(icmp_ln899_205_fu_8080_p2),
        .O(\add_ln700_201_reg_13310_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair41" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_201_reg_13310[1]_i_1 
       (.I0(icmp_ln899_205_fu_8080_p2),
        .I1(icmp_ln899_206_fu_8099_p2),
        .I2(icmp_ln899_204_fu_8061_p2),
        .I3(icmp_ln899_203_fu_8042_p2),
        .O(\add_ln700_201_reg_13310_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_201_reg_13310[2]_i_1 
       (.I0(icmp_ln899_204_fu_8061_p2),
        .I1(icmp_ln899_206_fu_8099_p2),
        .I2(icmp_ln899_203_fu_8042_p2),
        .I3(icmp_ln899_205_fu_8080_p2),
        .O(\add_ln700_201_reg_13310_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_201_reg_13310[2]_i_10 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I1(\q0_reg_n_1_[0] ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_201_reg_13310[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_201_reg_13310[2]_i_11 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_201_reg_13310[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_201_reg_13310[2]_i_12 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\q0_reg_n_1_[0] ),
        .O(\add_ln700_201_reg_13310[2]_i_12_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_201_reg_13310[2]_i_13 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_201_reg_13310[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_201_reg_13310[2]_i_14 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_201_reg_13310[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_201_reg_13310[2]_i_16 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I1(\q0_reg_n_1_[0] ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_201_reg_13310[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_201_reg_13310[2]_i_17 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_201_reg_13310[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_201_reg_13310[2]_i_18 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_201_reg_13310[2]_i_18_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_201_reg_13310[2]_i_19 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .O(\add_ln700_201_reg_13310[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_201_reg_13310[2]_i_20 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\q0_reg_n_1_[0] ),
        .O(\add_ln700_201_reg_13310[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_201_reg_13310[2]_i_21 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_201_reg_13310[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_201_reg_13310[2]_i_23 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_201_reg_13310[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_201_reg_13310[2]_i_24 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I1(\q0_reg_n_1_[0] ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_201_reg_13310[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_201_reg_13310[2]_i_25 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_201_reg_13310[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_201_reg_13310[2]_i_26 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\q0_reg_n_1_[0] ),
        .O(\add_ln700_201_reg_13310[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_201_reg_13310[2]_i_27 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_201_reg_13310[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_201_reg_13310[2]_i_28 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_201_reg_13310[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_201_reg_13310[2]_i_30 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I1(\q0_reg_n_1_[0] ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_201_reg_13310[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_201_reg_13310[2]_i_31 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_201_reg_13310[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_201_reg_13310[2]_i_6 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_201_reg_13310[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_201_reg_13310[2]_i_7 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\q0_reg_n_1_[0] ),
        .O(\add_ln700_201_reg_13310[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_201_reg_13310[2]_i_8 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_201_reg_13310[2]_i_8_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_201_reg_13310_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_201_reg_13310_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_204_fu_8061_p2,\add_ln700_201_reg_13310_reg[2]_i_2_n_3 ,\add_ln700_201_reg_13310_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_201_reg_13310[2]_i_6_n_1 ,1'b0,\add_ln700_201_reg_13310[2]_i_7_n_1 }),
        .O(\NLW_add_ln700_201_reg_13310_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_201_reg_13310[2]_i_8_n_1 ,\add_ln700_201_reg_13310_reg[2] ,\add_ln700_201_reg_13310[2]_i_10_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_201_reg_13310_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_206_fu_8099_p2,\add_ln700_201_reg_13310_reg[2]_i_3_n_2 ,\add_ln700_201_reg_13310_reg[2]_i_3_n_3 ,\add_ln700_201_reg_13310_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_201_reg_13310[2]_i_11_n_1 ,1'b0,\add_ln700_201_reg_13310[2]_i_12_n_1 ,\add_ln700_201_reg_13310[2]_i_13_n_1 }),
        .O(\NLW_add_ln700_201_reg_13310_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_201_reg_13310[2]_i_14_n_1 ,\add_ln700_201_reg_13310_reg[2]_0 ,\add_ln700_201_reg_13310[2]_i_16_n_1 ,\add_ln700_201_reg_13310[2]_i_17_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_201_reg_13310_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_203_fu_8042_p2,\add_ln700_201_reg_13310_reg[2]_i_4_n_2 ,\add_ln700_201_reg_13310_reg[2]_i_4_n_3 ,\add_ln700_201_reg_13310_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_201_reg_13310[2]_i_18_n_1 ,1'b0,\add_ln700_201_reg_13310[2]_i_19_n_1 ,\add_ln700_201_reg_13310[2]_i_20_n_1 }),
        .O(\NLW_add_ln700_201_reg_13310_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_201_reg_13310[2]_i_21_n_1 ,\add_ln700_201_reg_13310_reg[2]_1 ,\add_ln700_201_reg_13310[2]_i_23_n_1 ,\add_ln700_201_reg_13310[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_201_reg_13310_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_205_fu_8080_p2,\add_ln700_201_reg_13310_reg[2]_i_5_n_2 ,\add_ln700_201_reg_13310_reg[2]_i_5_n_3 ,\add_ln700_201_reg_13310_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_201_reg_13310[2]_i_25_n_1 ,1'b0,\add_ln700_201_reg_13310[2]_i_26_n_1 ,\add_ln700_201_reg_13310[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_201_reg_13310_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_201_reg_13310[2]_i_28_n_1 ,\add_ln700_201_reg_13310_reg[2]_2 ,\add_ln700_201_reg_13310[2]_i_30_n_1 ,\add_ln700_201_reg_13310[2]_i_31_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair58" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_206_reg_13315[0]_i_1 
       (.I0(icmp_ln899_207_fu_8118_p2),
        .I1(icmp_ln899_210_fu_8175_p2),
        .I2(icmp_ln899_208_fu_8137_p2),
        .I3(icmp_ln899_209_fu_8156_p2),
        .O(\add_ln700_206_reg_13315_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair58" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_206_reg_13315[1]_i_1 
       (.I0(icmp_ln899_209_fu_8156_p2),
        .I1(icmp_ln899_210_fu_8175_p2),
        .I2(icmp_ln899_208_fu_8137_p2),
        .I3(icmp_ln899_207_fu_8118_p2),
        .O(\add_ln700_206_reg_13315_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_206_reg_13315[2]_i_1 
       (.I0(icmp_ln899_208_fu_8137_p2),
        .I1(icmp_ln899_210_fu_8175_p2),
        .I2(icmp_ln899_207_fu_8118_p2),
        .I3(icmp_ln899_209_fu_8156_p2),
        .O(\add_ln700_206_reg_13315_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_206_reg_13315[2]_i_10 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_206_reg_13315[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_206_reg_13315[2]_i_11 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_206_reg_13315[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_206_reg_13315[2]_i_12 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_206_reg_13315[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_206_reg_13315[2]_i_13 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_206_reg_13315[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_206_reg_13315[2]_i_14 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_206_reg_13315[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_206_reg_13315[2]_i_16 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_206_reg_13315[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_206_reg_13315[2]_i_17 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_206_reg_13315[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_206_reg_13315[2]_i_18 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\q0_reg_n_1_[0] ),
        .O(\add_ln700_206_reg_13315[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_206_reg_13315[2]_i_19 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\q0_reg_n_1_[0] ),
        .O(\add_ln700_206_reg_13315[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_206_reg_13315[2]_i_20 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_206_reg_13315[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_206_reg_13315[2]_i_22 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I1(\q0_reg_n_1_[0] ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_206_reg_13315[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_206_reg_13315[2]_i_23 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I1(\q0_reg_n_1_[0] ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_206_reg_13315[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_206_reg_13315[2]_i_24 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_206_reg_13315[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_206_reg_13315[2]_i_25 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_206_reg_13315[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_206_reg_13315[2]_i_26 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_206_reg_13315[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_206_reg_13315[2]_i_27 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_206_reg_13315[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_206_reg_13315[2]_i_28 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_206_reg_13315[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_206_reg_13315[2]_i_30 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_206_reg_13315[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_206_reg_13315[2]_i_6 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_206_reg_13315[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_206_reg_13315[2]_i_7 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_206_reg_13315[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_206_reg_13315[2]_i_8 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_206_reg_13315[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_206_reg_13315[2]_i_9 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_206_reg_13315[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_206_reg_13315_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_206_reg_13315_reg[2]_i_2_CO_UNCONNECTED [3:2],icmp_ln899_208_fu_8137_p2,\add_ln700_206_reg_13315_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_206_reg_13315[2]_i_6_n_1 ,\add_ln700_206_reg_13315[2]_i_7_n_1 }),
        .O(\NLW_add_ln700_206_reg_13315_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,1'b0,\add_ln700_206_reg_13315[2]_i_8_n_1 ,\add_ln700_206_reg_13315[2]_i_9_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_206_reg_13315_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_210_fu_8175_p2,\add_ln700_206_reg_13315_reg[2]_i_3_n_2 ,\add_ln700_206_reg_13315_reg[2]_i_3_n_3 ,\add_ln700_206_reg_13315_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_206_reg_13315[2]_i_10_n_1 ,\add_ln700_206_reg_13315[2]_i_11_n_1 ,1'b0,\add_ln700_206_reg_13315[2]_i_12_n_1 }),
        .O(\NLW_add_ln700_206_reg_13315_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_206_reg_13315[2]_i_13_n_1 ,\add_ln700_206_reg_13315[2]_i_14_n_1 ,\add_ln700_206_reg_13315_reg[2] ,\add_ln700_206_reg_13315[2]_i_16_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_206_reg_13315_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_207_fu_8118_p2,\add_ln700_206_reg_13315_reg[2]_i_4_n_2 ,\add_ln700_206_reg_13315_reg[2]_i_4_n_3 ,\add_ln700_206_reg_13315_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_206_reg_13315[2]_i_17_n_1 ,1'b0,\add_ln700_206_reg_13315[2]_i_18_n_1 ,\add_ln700_206_reg_13315[2]_i_19_n_1 }),
        .O(\NLW_add_ln700_206_reg_13315_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_206_reg_13315[2]_i_20_n_1 ,\add_ln700_206_reg_13315_reg[2]_0 ,\add_ln700_206_reg_13315[2]_i_22_n_1 ,\add_ln700_206_reg_13315[2]_i_23_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_206_reg_13315_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_209_fu_8156_p2,\add_ln700_206_reg_13315_reg[2]_i_5_n_2 ,\add_ln700_206_reg_13315_reg[2]_i_5_n_3 ,\add_ln700_206_reg_13315_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_206_reg_13315[2]_i_24_n_1 ,\add_ln700_206_reg_13315[2]_i_25_n_1 ,1'b0,\add_ln700_206_reg_13315[2]_i_26_n_1 }),
        .O(\NLW_add_ln700_206_reg_13315_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_206_reg_13315[2]_i_27_n_1 ,\add_ln700_206_reg_13315[2]_i_28_n_1 ,\add_ln700_206_reg_13315_reg[2]_1 ,\add_ln700_206_reg_13315[2]_i_30_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair40" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_209_reg_13320[0]_i_1 
       (.I0(icmp_ln899_211_fu_8194_p2),
        .I1(icmp_ln899_214_fu_8251_p2),
        .I2(icmp_ln899_212_fu_8213_p2),
        .I3(icmp_ln899_213_fu_8232_p2),
        .O(\add_ln700_209_reg_13320_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair40" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_209_reg_13320[1]_i_1 
       (.I0(icmp_ln899_213_fu_8232_p2),
        .I1(icmp_ln899_214_fu_8251_p2),
        .I2(icmp_ln899_212_fu_8213_p2),
        .I3(icmp_ln899_211_fu_8194_p2),
        .O(\add_ln700_209_reg_13320_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_209_reg_13320[2]_i_1 
       (.I0(icmp_ln899_212_fu_8213_p2),
        .I1(icmp_ln899_214_fu_8251_p2),
        .I2(icmp_ln899_211_fu_8194_p2),
        .I3(icmp_ln899_213_fu_8232_p2),
        .O(\add_ln700_209_reg_13320_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_209_reg_13320[2]_i_10 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_209_reg_13320[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_209_reg_13320[2]_i_11 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_209_reg_13320[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_209_reg_13320[2]_i_12 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_209_reg_13320[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_209_reg_13320[2]_i_13 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_209_reg_13320[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_209_reg_13320[2]_i_14 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_209_reg_13320[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_209_reg_13320[2]_i_15 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_209_reg_13320[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_209_reg_13320[2]_i_16 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_209_reg_13320[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_209_reg_13320[2]_i_17 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_209_reg_13320[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_209_reg_13320[2]_i_18 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_209_reg_13320[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_209_reg_13320[2]_i_19 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_209_reg_13320[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_209_reg_13320[2]_i_20 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_209_reg_13320[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_209_reg_13320[2]_i_21 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_209_reg_13320[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_209_reg_13320[2]_i_22 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\q0_reg_n_1_[0] ),
        .O(\add_ln700_209_reg_13320[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_209_reg_13320[2]_i_23 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_209_reg_13320[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_209_reg_13320[2]_i_24 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_209_reg_13320[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_209_reg_13320[2]_i_26 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I1(\q0_reg_n_1_[0] ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_209_reg_13320[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_209_reg_13320[2]_i_27 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_209_reg_13320[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_209_reg_13320[2]_i_28 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_209_reg_13320[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_209_reg_13320[2]_i_29 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_209_reg_13320[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_209_reg_13320[2]_i_30 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_209_reg_13320[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_209_reg_13320[2]_i_31 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_209_reg_13320[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_209_reg_13320[2]_i_32 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_209_reg_13320[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_209_reg_13320[2]_i_33 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_209_reg_13320[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_209_reg_13320[2]_i_34 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_209_reg_13320[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_209_reg_13320[2]_i_6 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_209_reg_13320[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_209_reg_13320[2]_i_7 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_209_reg_13320[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_209_reg_13320[2]_i_8 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_209_reg_13320[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_209_reg_13320[2]_i_9 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_209_reg_13320[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_209_reg_13320_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_209_reg_13320_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_212_fu_8213_p2,\add_ln700_209_reg_13320_reg[2]_i_2_n_3 ,\add_ln700_209_reg_13320_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_209_reg_13320[2]_i_6_n_1 ,\add_ln700_209_reg_13320[2]_i_7_n_1 ,\add_ln700_209_reg_13320[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_209_reg_13320_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_209_reg_13320[2]_i_9_n_1 ,\add_ln700_209_reg_13320[2]_i_10_n_1 ,\add_ln700_209_reg_13320[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_209_reg_13320_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_214_fu_8251_p2,\add_ln700_209_reg_13320_reg[2]_i_3_n_2 ,\add_ln700_209_reg_13320_reg[2]_i_3_n_3 ,\add_ln700_209_reg_13320_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_209_reg_13320[2]_i_12_n_1 ,\add_ln700_209_reg_13320[2]_i_13_n_1 ,\add_ln700_209_reg_13320[2]_i_14_n_1 ,\add_ln700_209_reg_13320[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_209_reg_13320_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_209_reg_13320[2]_i_16_n_1 ,\add_ln700_209_reg_13320[2]_i_17_n_1 ,\add_ln700_209_reg_13320[2]_i_18_n_1 ,\add_ln700_209_reg_13320[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_209_reg_13320_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_211_fu_8194_p2,\add_ln700_209_reg_13320_reg[2]_i_4_n_2 ,\add_ln700_209_reg_13320_reg[2]_i_4_n_3 ,\add_ln700_209_reg_13320_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_209_reg_13320[2]_i_20_n_1 ,\add_ln700_209_reg_13320[2]_i_21_n_1 ,1'b0,\add_ln700_209_reg_13320[2]_i_22_n_1 }),
        .O(\NLW_add_ln700_209_reg_13320_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_209_reg_13320[2]_i_23_n_1 ,\add_ln700_209_reg_13320[2]_i_24_n_1 ,\add_ln700_209_reg_13320_reg[2] ,\add_ln700_209_reg_13320[2]_i_26_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_209_reg_13320_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_213_fu_8232_p2,\add_ln700_209_reg_13320_reg[2]_i_5_n_2 ,\add_ln700_209_reg_13320_reg[2]_i_5_n_3 ,\add_ln700_209_reg_13320_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_209_reg_13320[2]_i_27_n_1 ,\add_ln700_209_reg_13320[2]_i_28_n_1 ,\add_ln700_209_reg_13320[2]_i_29_n_1 ,\add_ln700_209_reg_13320[2]_i_30_n_1 }),
        .O(\NLW_add_ln700_209_reg_13320_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_209_reg_13320[2]_i_31_n_1 ,\add_ln700_209_reg_13320[2]_i_32_n_1 ,\add_ln700_209_reg_13320[2]_i_33_n_1 ,\add_ln700_209_reg_13320[2]_i_34_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair39" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_213_reg_13325[0]_i_1 
       (.I0(icmp_ln899_215_fu_8270_p2),
        .I1(icmp_ln899_218_fu_8327_p2),
        .I2(icmp_ln899_216_fu_8289_p2),
        .I3(icmp_ln899_217_fu_8308_p2),
        .O(\add_ln700_213_reg_13325_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair39" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_213_reg_13325[1]_i_1 
       (.I0(icmp_ln899_217_fu_8308_p2),
        .I1(icmp_ln899_218_fu_8327_p2),
        .I2(icmp_ln899_216_fu_8289_p2),
        .I3(icmp_ln899_215_fu_8270_p2),
        .O(\add_ln700_213_reg_13325_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_213_reg_13325[2]_i_1 
       (.I0(icmp_ln899_216_fu_8289_p2),
        .I1(icmp_ln899_218_fu_8327_p2),
        .I2(icmp_ln899_215_fu_8270_p2),
        .I3(icmp_ln899_217_fu_8308_p2),
        .O(\add_ln700_213_reg_13325_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_213_reg_13325[2]_i_10 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_213_reg_13325[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_213_reg_13325[2]_i_11 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_213_reg_13325[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_213_reg_13325[2]_i_12 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_213_reg_13325[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_213_reg_13325[2]_i_13 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_213_reg_13325[2]_i_13_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_213_reg_13325[2]_i_14 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .O(\add_ln700_213_reg_13325[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_213_reg_13325[2]_i_15 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_213_reg_13325[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_213_reg_13325[2]_i_16 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_213_reg_13325[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_213_reg_13325[2]_i_17 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_213_reg_13325[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_213_reg_13325[2]_i_18 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_213_reg_13325[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_213_reg_13325[2]_i_19 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_213_reg_13325[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_213_reg_13325[2]_i_20 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_213_reg_13325[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_213_reg_13325[2]_i_21 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_213_reg_13325[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_213_reg_13325[2]_i_22 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_213_reg_13325[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_213_reg_13325[2]_i_23 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\q0_reg_n_1_[0] ),
        .O(\add_ln700_213_reg_13325[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_213_reg_13325[2]_i_24 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_213_reg_13325[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_213_reg_13325[2]_i_25 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_213_reg_13325[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_213_reg_13325[2]_i_26 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_213_reg_13325[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_213_reg_13325[2]_i_27 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I1(\q0_reg_n_1_[0] ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_213_reg_13325[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_213_reg_13325[2]_i_28 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_213_reg_13325[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_213_reg_13325[2]_i_29 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_213_reg_13325[2]_i_29_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_213_reg_13325[2]_i_30 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .O(\add_ln700_213_reg_13325[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_213_reg_13325[2]_i_31 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_213_reg_13325[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_213_reg_13325[2]_i_32 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_213_reg_13325[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_213_reg_13325[2]_i_33 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_213_reg_13325[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_213_reg_13325[2]_i_34 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_213_reg_13325[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_213_reg_13325[2]_i_35 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_213_reg_13325[2]_i_35_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_213_reg_13325[2]_i_6 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_213_reg_13325[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_213_reg_13325[2]_i_7 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_213_reg_13325[2]_i_7_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_213_reg_13325[2]_i_8 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .O(\add_ln700_213_reg_13325[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_213_reg_13325[2]_i_9 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_213_reg_13325[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_213_reg_13325_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_213_reg_13325_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_216_fu_8289_p2,\add_ln700_213_reg_13325_reg[2]_i_2_n_3 ,\add_ln700_213_reg_13325_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_213_reg_13325[2]_i_6_n_1 ,\add_ln700_213_reg_13325[2]_i_7_n_1 ,\add_ln700_213_reg_13325[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_213_reg_13325_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_213_reg_13325[2]_i_9_n_1 ,\add_ln700_213_reg_13325[2]_i_10_n_1 ,\add_ln700_213_reg_13325[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_213_reg_13325_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_218_fu_8327_p2,\add_ln700_213_reg_13325_reg[2]_i_3_n_2 ,\add_ln700_213_reg_13325_reg[2]_i_3_n_3 ,\add_ln700_213_reg_13325_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_213_reg_13325[2]_i_12_n_1 ,\add_ln700_213_reg_13325[2]_i_13_n_1 ,\add_ln700_213_reg_13325[2]_i_14_n_1 ,\add_ln700_213_reg_13325[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_213_reg_13325_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_213_reg_13325[2]_i_16_n_1 ,\add_ln700_213_reg_13325[2]_i_17_n_1 ,\add_ln700_213_reg_13325[2]_i_18_n_1 ,\add_ln700_213_reg_13325[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_213_reg_13325_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_215_fu_8270_p2,\add_ln700_213_reg_13325_reg[2]_i_4_n_2 ,\add_ln700_213_reg_13325_reg[2]_i_4_n_3 ,\add_ln700_213_reg_13325_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_213_reg_13325[2]_i_20_n_1 ,\add_ln700_213_reg_13325[2]_i_21_n_1 ,\add_ln700_213_reg_13325[2]_i_22_n_1 ,\add_ln700_213_reg_13325[2]_i_23_n_1 }),
        .O(\NLW_add_ln700_213_reg_13325_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_213_reg_13325[2]_i_24_n_1 ,\add_ln700_213_reg_13325[2]_i_25_n_1 ,\add_ln700_213_reg_13325[2]_i_26_n_1 ,\add_ln700_213_reg_13325[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_213_reg_13325_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_217_fu_8308_p2,\add_ln700_213_reg_13325_reg[2]_i_5_n_2 ,\add_ln700_213_reg_13325_reg[2]_i_5_n_3 ,\add_ln700_213_reg_13325_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_213_reg_13325[2]_i_28_n_1 ,\add_ln700_213_reg_13325[2]_i_29_n_1 ,\add_ln700_213_reg_13325[2]_i_30_n_1 ,\add_ln700_213_reg_13325[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_213_reg_13325_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_213_reg_13325[2]_i_32_n_1 ,\add_ln700_213_reg_13325[2]_i_33_n_1 ,\add_ln700_213_reg_13325[2]_i_34_n_1 ,\add_ln700_213_reg_13325[2]_i_35_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair47" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_216_reg_13330[0]_i_1 
       (.I0(icmp_ln899_219_fu_8346_p2),
        .I1(icmp_ln899_222_fu_8403_p2),
        .I2(icmp_ln899_220_fu_8365_p2),
        .I3(icmp_ln899_221_fu_8384_p2),
        .O(\add_ln700_216_reg_13330_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair47" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_216_reg_13330[1]_i_1 
       (.I0(icmp_ln899_221_fu_8384_p2),
        .I1(icmp_ln899_222_fu_8403_p2),
        .I2(icmp_ln899_220_fu_8365_p2),
        .I3(icmp_ln899_219_fu_8346_p2),
        .O(\add_ln700_216_reg_13330_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_216_reg_13330[2]_i_1 
       (.I0(icmp_ln899_220_fu_8365_p2),
        .I1(icmp_ln899_222_fu_8403_p2),
        .I2(icmp_ln899_219_fu_8346_p2),
        .I3(icmp_ln899_221_fu_8384_p2),
        .O(\add_ln700_216_reg_13330_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_216_reg_13330[2]_i_10 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_216_reg_13330[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_216_reg_13330[2]_i_11 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_216_reg_13330[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_216_reg_13330[2]_i_12 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_216_reg_13330[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_216_reg_13330[2]_i_13 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_216_reg_13330[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_216_reg_13330[2]_i_14 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_216_reg_13330[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_216_reg_13330[2]_i_15 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_216_reg_13330[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_216_reg_13330[2]_i_16 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_216_reg_13330[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_216_reg_13330[2]_i_17 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_216_reg_13330[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_216_reg_13330[2]_i_18 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_216_reg_13330[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_216_reg_13330[2]_i_19 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_216_reg_13330[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_216_reg_13330[2]_i_20 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_216_reg_13330[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_216_reg_13330[2]_i_21 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_216_reg_13330[2]_i_21_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_216_reg_13330[2]_i_22 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_216_reg_13330[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_216_reg_13330[2]_i_23 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_216_reg_13330[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_216_reg_13330[2]_i_24 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_216_reg_13330[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_216_reg_13330[2]_i_25 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_216_reg_13330[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_216_reg_13330[2]_i_26 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_216_reg_13330[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_216_reg_13330[2]_i_27 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_216_reg_13330[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_216_reg_13330[2]_i_28 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_216_reg_13330[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_216_reg_13330[2]_i_29 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_216_reg_13330[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_216_reg_13330[2]_i_30 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_216_reg_13330[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_216_reg_13330[2]_i_31 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_216_reg_13330[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_216_reg_13330[2]_i_32 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_216_reg_13330[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_216_reg_13330[2]_i_33 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_216_reg_13330[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_216_reg_13330[2]_i_34 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_216_reg_13330[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_216_reg_13330[2]_i_35 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_216_reg_13330[2]_i_35_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_216_reg_13330[2]_i_6 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_216_reg_13330[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_216_reg_13330[2]_i_7 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_216_reg_13330[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_216_reg_13330[2]_i_8 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_216_reg_13330[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_216_reg_13330[2]_i_9 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_216_reg_13330[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_216_reg_13330_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_216_reg_13330_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_220_fu_8365_p2,\add_ln700_216_reg_13330_reg[2]_i_2_n_3 ,\add_ln700_216_reg_13330_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_216_reg_13330[2]_i_6_n_1 ,\add_ln700_216_reg_13330[2]_i_7_n_1 ,\add_ln700_216_reg_13330[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_216_reg_13330_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_216_reg_13330[2]_i_9_n_1 ,\add_ln700_216_reg_13330[2]_i_10_n_1 ,\add_ln700_216_reg_13330[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_216_reg_13330_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_222_fu_8403_p2,\add_ln700_216_reg_13330_reg[2]_i_3_n_2 ,\add_ln700_216_reg_13330_reg[2]_i_3_n_3 ,\add_ln700_216_reg_13330_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_216_reg_13330[2]_i_12_n_1 ,\add_ln700_216_reg_13330[2]_i_13_n_1 ,\add_ln700_216_reg_13330[2]_i_14_n_1 ,\add_ln700_216_reg_13330[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_216_reg_13330_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_216_reg_13330[2]_i_16_n_1 ,\add_ln700_216_reg_13330[2]_i_17_n_1 ,\add_ln700_216_reg_13330[2]_i_18_n_1 ,\add_ln700_216_reg_13330[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_216_reg_13330_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_219_fu_8346_p2,\add_ln700_216_reg_13330_reg[2]_i_4_n_2 ,\add_ln700_216_reg_13330_reg[2]_i_4_n_3 ,\add_ln700_216_reg_13330_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_216_reg_13330[2]_i_20_n_1 ,\add_ln700_216_reg_13330[2]_i_21_n_1 ,\add_ln700_216_reg_13330[2]_i_22_n_1 ,\add_ln700_216_reg_13330[2]_i_23_n_1 }),
        .O(\NLW_add_ln700_216_reg_13330_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_216_reg_13330[2]_i_24_n_1 ,\add_ln700_216_reg_13330[2]_i_25_n_1 ,\add_ln700_216_reg_13330[2]_i_26_n_1 ,\add_ln700_216_reg_13330[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_216_reg_13330_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_221_fu_8384_p2,\add_ln700_216_reg_13330_reg[2]_i_5_n_2 ,\add_ln700_216_reg_13330_reg[2]_i_5_n_3 ,\add_ln700_216_reg_13330_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_216_reg_13330[2]_i_28_n_1 ,\add_ln700_216_reg_13330[2]_i_29_n_1 ,\add_ln700_216_reg_13330[2]_i_30_n_1 ,\add_ln700_216_reg_13330[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_216_reg_13330_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_216_reg_13330[2]_i_32_n_1 ,\add_ln700_216_reg_13330[2]_i_33_n_1 ,\add_ln700_216_reg_13330[2]_i_34_n_1 ,\add_ln700_216_reg_13330[2]_i_35_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair59" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_222_reg_13335[0]_i_1 
       (.I0(icmp_ln899_223_fu_8422_p2),
        .I1(icmp_ln899_226_fu_8479_p2),
        .I2(icmp_ln899_224_fu_8441_p2),
        .I3(icmp_ln899_225_fu_8460_p2),
        .O(\add_ln700_222_reg_13335_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair59" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_222_reg_13335[1]_i_1 
       (.I0(icmp_ln899_225_fu_8460_p2),
        .I1(icmp_ln899_226_fu_8479_p2),
        .I2(icmp_ln899_224_fu_8441_p2),
        .I3(icmp_ln899_223_fu_8422_p2),
        .O(\add_ln700_222_reg_13335_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_222_reg_13335[2]_i_1 
       (.I0(icmp_ln899_224_fu_8441_p2),
        .I1(icmp_ln899_226_fu_8479_p2),
        .I2(icmp_ln899_223_fu_8422_p2),
        .I3(icmp_ln899_225_fu_8460_p2),
        .O(\add_ln700_222_reg_13335_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_222_reg_13335[2]_i_10 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_222_reg_13335[2]_i_10_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_222_reg_13335[2]_i_11 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_222_reg_13335[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_222_reg_13335[2]_i_12 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_222_reg_13335[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_222_reg_13335[2]_i_13 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_222_reg_13335[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_222_reg_13335[2]_i_14 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_222_reg_13335[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_222_reg_13335[2]_i_16 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_222_reg_13335[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_222_reg_13335[2]_i_17 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_222_reg_13335[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_222_reg_13335[2]_i_18 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_222_reg_13335[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_222_reg_13335[2]_i_19 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\q0_reg_n_1_[0] ),
        .O(\add_ln700_222_reg_13335[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_222_reg_13335[2]_i_20 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\q0_reg_n_1_[0] ),
        .O(\add_ln700_222_reg_13335[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_222_reg_13335[2]_i_21 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_222_reg_13335[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_222_reg_13335[2]_i_22 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_222_reg_13335[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_222_reg_13335[2]_i_23 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I1(\q0_reg_n_1_[0] ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_222_reg_13335[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_222_reg_13335[2]_i_24 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I1(\q0_reg_n_1_[0] ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_222_reg_13335[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_222_reg_13335[2]_i_25 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_222_reg_13335[2]_i_25_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_222_reg_13335[2]_i_26 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_222_reg_13335[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_222_reg_13335[2]_i_27 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_222_reg_13335[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_222_reg_13335[2]_i_28 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_222_reg_13335[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_222_reg_13335[2]_i_29 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_222_reg_13335[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_222_reg_13335[2]_i_31 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_222_reg_13335[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_222_reg_13335[2]_i_6 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_222_reg_13335[2]_i_6_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_222_reg_13335[2]_i_7 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_222_reg_13335[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_222_reg_13335[2]_i_8 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_222_reg_13335[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_222_reg_13335[2]_i_9 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_222_reg_13335[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_222_reg_13335_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_222_reg_13335_reg[2]_i_2_CO_UNCONNECTED [3:2],icmp_ln899_224_fu_8441_p2,\add_ln700_222_reg_13335_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_222_reg_13335[2]_i_6_n_1 ,\add_ln700_222_reg_13335[2]_i_7_n_1 }),
        .O(\NLW_add_ln700_222_reg_13335_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,1'b0,\add_ln700_222_reg_13335[2]_i_8_n_1 ,\add_ln700_222_reg_13335[2]_i_9_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_222_reg_13335_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_226_fu_8479_p2,\add_ln700_222_reg_13335_reg[2]_i_3_n_2 ,\add_ln700_222_reg_13335_reg[2]_i_3_n_3 ,\add_ln700_222_reg_13335_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_222_reg_13335[2]_i_10_n_1 ,\add_ln700_222_reg_13335[2]_i_11_n_1 ,1'b0,\add_ln700_222_reg_13335[2]_i_12_n_1 }),
        .O(\NLW_add_ln700_222_reg_13335_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_222_reg_13335[2]_i_13_n_1 ,\add_ln700_222_reg_13335[2]_i_14_n_1 ,\add_ln700_222_reg_13335_reg[2] ,\add_ln700_222_reg_13335[2]_i_16_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_222_reg_13335_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_223_fu_8422_p2,\add_ln700_222_reg_13335_reg[2]_i_4_n_2 ,\add_ln700_222_reg_13335_reg[2]_i_4_n_3 ,\add_ln700_222_reg_13335_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_222_reg_13335[2]_i_17_n_1 ,\add_ln700_222_reg_13335[2]_i_18_n_1 ,\add_ln700_222_reg_13335[2]_i_19_n_1 ,\add_ln700_222_reg_13335[2]_i_20_n_1 }),
        .O(\NLW_add_ln700_222_reg_13335_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_222_reg_13335[2]_i_21_n_1 ,\add_ln700_222_reg_13335[2]_i_22_n_1 ,\add_ln700_222_reg_13335[2]_i_23_n_1 ,\add_ln700_222_reg_13335[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_222_reg_13335_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_225_fu_8460_p2,\add_ln700_222_reg_13335_reg[2]_i_5_n_2 ,\add_ln700_222_reg_13335_reg[2]_i_5_n_3 ,\add_ln700_222_reg_13335_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_222_reg_13335[2]_i_25_n_1 ,\add_ln700_222_reg_13335[2]_i_26_n_1 ,1'b0,\add_ln700_222_reg_13335[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_222_reg_13335_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_222_reg_13335[2]_i_28_n_1 ,\add_ln700_222_reg_13335[2]_i_29_n_1 ,\add_ln700_222_reg_13335_reg[2]_0 ,\add_ln700_222_reg_13335[2]_i_31_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair43" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_225_reg_13340[0]_i_1 
       (.I0(icmp_ln899_227_fu_8498_p2),
        .I1(icmp_ln899_230_fu_8555_p2),
        .I2(icmp_ln899_228_fu_8517_p2),
        .I3(icmp_ln899_229_fu_8536_p2),
        .O(\add_ln700_225_reg_13340_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair43" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_225_reg_13340[1]_i_1 
       (.I0(icmp_ln899_229_fu_8536_p2),
        .I1(icmp_ln899_230_fu_8555_p2),
        .I2(icmp_ln899_228_fu_8517_p2),
        .I3(icmp_ln899_227_fu_8498_p2),
        .O(\add_ln700_225_reg_13340_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_225_reg_13340[2]_i_1 
       (.I0(icmp_ln899_228_fu_8517_p2),
        .I1(icmp_ln899_230_fu_8555_p2),
        .I2(icmp_ln899_227_fu_8498_p2),
        .I3(icmp_ln899_229_fu_8536_p2),
        .O(\add_ln700_225_reg_13340_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_225_reg_13340[2]_i_10 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_225_reg_13340[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_225_reg_13340[2]_i_11 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_225_reg_13340[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_225_reg_13340[2]_i_12 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_225_reg_13340[2]_i_12_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_225_reg_13340[2]_i_13 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_225_reg_13340[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_225_reg_13340[2]_i_14 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_225_reg_13340[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_225_reg_13340[2]_i_15 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_225_reg_13340[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_225_reg_13340[2]_i_16 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_225_reg_13340[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_225_reg_13340[2]_i_17 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_225_reg_13340[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_225_reg_13340[2]_i_18 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_225_reg_13340[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_225_reg_13340[2]_i_19 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_225_reg_13340[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_225_reg_13340[2]_i_20 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_225_reg_13340[2]_i_20_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_225_reg_13340[2]_i_21 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_225_reg_13340[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_225_reg_13340[2]_i_22 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\q0_reg_n_1_[0] ),
        .O(\add_ln700_225_reg_13340[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_225_reg_13340[2]_i_23 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_225_reg_13340[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_225_reg_13340[2]_i_24 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_225_reg_13340[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_225_reg_13340[2]_i_26 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I1(\q0_reg_n_1_[0] ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_225_reg_13340[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_225_reg_13340[2]_i_27 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_225_reg_13340[2]_i_27_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_225_reg_13340[2]_i_28 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_225_reg_13340[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_225_reg_13340[2]_i_29 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_225_reg_13340[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_225_reg_13340[2]_i_30 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_225_reg_13340[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_225_reg_13340[2]_i_31 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_225_reg_13340[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_225_reg_13340[2]_i_32 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_225_reg_13340[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_225_reg_13340[2]_i_33 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_225_reg_13340[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_225_reg_13340[2]_i_34 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_225_reg_13340[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_225_reg_13340[2]_i_6 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_225_reg_13340[2]_i_6_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_225_reg_13340[2]_i_7 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_225_reg_13340[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_225_reg_13340[2]_i_8 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_225_reg_13340[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_225_reg_13340[2]_i_9 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_225_reg_13340[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_225_reg_13340_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_225_reg_13340_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_228_fu_8517_p2,\add_ln700_225_reg_13340_reg[2]_i_2_n_3 ,\add_ln700_225_reg_13340_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_225_reg_13340[2]_i_6_n_1 ,\add_ln700_225_reg_13340[2]_i_7_n_1 ,\add_ln700_225_reg_13340[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_225_reg_13340_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_225_reg_13340[2]_i_9_n_1 ,\add_ln700_225_reg_13340[2]_i_10_n_1 ,\add_ln700_225_reg_13340[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_225_reg_13340_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_230_fu_8555_p2,\add_ln700_225_reg_13340_reg[2]_i_3_n_2 ,\add_ln700_225_reg_13340_reg[2]_i_3_n_3 ,\add_ln700_225_reg_13340_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_225_reg_13340[2]_i_12_n_1 ,\add_ln700_225_reg_13340[2]_i_13_n_1 ,\add_ln700_225_reg_13340[2]_i_14_n_1 ,\add_ln700_225_reg_13340[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_225_reg_13340_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_225_reg_13340[2]_i_16_n_1 ,\add_ln700_225_reg_13340[2]_i_17_n_1 ,\add_ln700_225_reg_13340[2]_i_18_n_1 ,\add_ln700_225_reg_13340[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_225_reg_13340_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_227_fu_8498_p2,\add_ln700_225_reg_13340_reg[2]_i_4_n_2 ,\add_ln700_225_reg_13340_reg[2]_i_4_n_3 ,\add_ln700_225_reg_13340_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_225_reg_13340[2]_i_20_n_1 ,\add_ln700_225_reg_13340[2]_i_21_n_1 ,1'b0,\add_ln700_225_reg_13340[2]_i_22_n_1 }),
        .O(\NLW_add_ln700_225_reg_13340_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_225_reg_13340[2]_i_23_n_1 ,\add_ln700_225_reg_13340[2]_i_24_n_1 ,\add_ln700_225_reg_13340_reg[2] ,\add_ln700_225_reg_13340[2]_i_26_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_225_reg_13340_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_229_fu_8536_p2,\add_ln700_225_reg_13340_reg[2]_i_5_n_2 ,\add_ln700_225_reg_13340_reg[2]_i_5_n_3 ,\add_ln700_225_reg_13340_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_225_reg_13340[2]_i_27_n_1 ,\add_ln700_225_reg_13340[2]_i_28_n_1 ,\add_ln700_225_reg_13340[2]_i_29_n_1 ,\add_ln700_225_reg_13340[2]_i_30_n_1 }),
        .O(\NLW_add_ln700_225_reg_13340_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_225_reg_13340[2]_i_31_n_1 ,\add_ln700_225_reg_13340[2]_i_32_n_1 ,\add_ln700_225_reg_13340[2]_i_33_n_1 ,\add_ln700_225_reg_13340[2]_i_34_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair42" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_229_reg_13345[0]_i_1 
       (.I0(icmp_ln899_231_fu_8574_p2),
        .I1(icmp_ln899_234_fu_8631_p2),
        .I2(icmp_ln899_232_fu_8593_p2),
        .I3(icmp_ln899_233_fu_8612_p2),
        .O(\add_ln700_229_reg_13345_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair42" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_229_reg_13345[1]_i_1 
       (.I0(icmp_ln899_233_fu_8612_p2),
        .I1(icmp_ln899_234_fu_8631_p2),
        .I2(icmp_ln899_232_fu_8593_p2),
        .I3(icmp_ln899_231_fu_8574_p2),
        .O(\add_ln700_229_reg_13345_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_229_reg_13345[2]_i_1 
       (.I0(icmp_ln899_232_fu_8593_p2),
        .I1(icmp_ln899_234_fu_8631_p2),
        .I2(icmp_ln899_231_fu_8574_p2),
        .I3(icmp_ln899_233_fu_8612_p2),
        .O(\add_ln700_229_reg_13345_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_229_reg_13345[2]_i_10 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_229_reg_13345[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_229_reg_13345[2]_i_11 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_229_reg_13345[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_229_reg_13345[2]_i_12 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_229_reg_13345[2]_i_12_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_229_reg_13345[2]_i_13 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_229_reg_13345[2]_i_13_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_229_reg_13345[2]_i_14 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .O(\add_ln700_229_reg_13345[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_229_reg_13345[2]_i_15 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_229_reg_13345[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_229_reg_13345[2]_i_16 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_229_reg_13345[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_229_reg_13345[2]_i_17 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_229_reg_13345[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_229_reg_13345[2]_i_18 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_229_reg_13345[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_229_reg_13345[2]_i_19 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_229_reg_13345[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_229_reg_13345[2]_i_20 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_229_reg_13345[2]_i_20_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_229_reg_13345[2]_i_21 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_229_reg_13345[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_229_reg_13345[2]_i_22 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_229_reg_13345[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_229_reg_13345[2]_i_23 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\q0_reg_n_1_[0] ),
        .O(\add_ln700_229_reg_13345[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_229_reg_13345[2]_i_24 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_229_reg_13345[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_229_reg_13345[2]_i_25 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_229_reg_13345[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_229_reg_13345[2]_i_26 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_229_reg_13345[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_229_reg_13345[2]_i_27 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I1(\q0_reg_n_1_[0] ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_229_reg_13345[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_229_reg_13345[2]_i_28 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_229_reg_13345[2]_i_28_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_229_reg_13345[2]_i_29 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_229_reg_13345[2]_i_29_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_229_reg_13345[2]_i_30 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .O(\add_ln700_229_reg_13345[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_229_reg_13345[2]_i_31 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_229_reg_13345[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_229_reg_13345[2]_i_32 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_229_reg_13345[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_229_reg_13345[2]_i_33 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_229_reg_13345[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_229_reg_13345[2]_i_34 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_229_reg_13345[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_229_reg_13345[2]_i_35 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_229_reg_13345[2]_i_35_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_229_reg_13345[2]_i_6 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_229_reg_13345[2]_i_6_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_229_reg_13345[2]_i_7 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_229_reg_13345[2]_i_7_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_229_reg_13345[2]_i_8 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .O(\add_ln700_229_reg_13345[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_229_reg_13345[2]_i_9 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_229_reg_13345[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_229_reg_13345_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_229_reg_13345_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_232_fu_8593_p2,\add_ln700_229_reg_13345_reg[2]_i_2_n_3 ,\add_ln700_229_reg_13345_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_229_reg_13345[2]_i_6_n_1 ,\add_ln700_229_reg_13345[2]_i_7_n_1 ,\add_ln700_229_reg_13345[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_229_reg_13345_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_229_reg_13345[2]_i_9_n_1 ,\add_ln700_229_reg_13345[2]_i_10_n_1 ,\add_ln700_229_reg_13345[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_229_reg_13345_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_234_fu_8631_p2,\add_ln700_229_reg_13345_reg[2]_i_3_n_2 ,\add_ln700_229_reg_13345_reg[2]_i_3_n_3 ,\add_ln700_229_reg_13345_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_229_reg_13345[2]_i_12_n_1 ,\add_ln700_229_reg_13345[2]_i_13_n_1 ,\add_ln700_229_reg_13345[2]_i_14_n_1 ,\add_ln700_229_reg_13345[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_229_reg_13345_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_229_reg_13345[2]_i_16_n_1 ,\add_ln700_229_reg_13345[2]_i_17_n_1 ,\add_ln700_229_reg_13345[2]_i_18_n_1 ,\add_ln700_229_reg_13345[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_229_reg_13345_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_231_fu_8574_p2,\add_ln700_229_reg_13345_reg[2]_i_4_n_2 ,\add_ln700_229_reg_13345_reg[2]_i_4_n_3 ,\add_ln700_229_reg_13345_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_229_reg_13345[2]_i_20_n_1 ,\add_ln700_229_reg_13345[2]_i_21_n_1 ,\add_ln700_229_reg_13345[2]_i_22_n_1 ,\add_ln700_229_reg_13345[2]_i_23_n_1 }),
        .O(\NLW_add_ln700_229_reg_13345_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_229_reg_13345[2]_i_24_n_1 ,\add_ln700_229_reg_13345[2]_i_25_n_1 ,\add_ln700_229_reg_13345[2]_i_26_n_1 ,\add_ln700_229_reg_13345[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_229_reg_13345_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_233_fu_8612_p2,\add_ln700_229_reg_13345_reg[2]_i_5_n_2 ,\add_ln700_229_reg_13345_reg[2]_i_5_n_3 ,\add_ln700_229_reg_13345_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_229_reg_13345[2]_i_28_n_1 ,\add_ln700_229_reg_13345[2]_i_29_n_1 ,\add_ln700_229_reg_13345[2]_i_30_n_1 ,\add_ln700_229_reg_13345[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_229_reg_13345_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_229_reg_13345[2]_i_32_n_1 ,\add_ln700_229_reg_13345[2]_i_33_n_1 ,\add_ln700_229_reg_13345[2]_i_34_n_1 ,\add_ln700_229_reg_13345[2]_i_35_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair46" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_232_reg_13350[0]_i_1 
       (.I0(icmp_ln899_235_fu_8650_p2),
        .I1(icmp_ln899_238_fu_8707_p2),
        .I2(icmp_ln899_236_fu_8669_p2),
        .I3(icmp_ln899_237_fu_8688_p2),
        .O(\add_ln700_232_reg_13350_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair46" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_232_reg_13350[1]_i_1 
       (.I0(icmp_ln899_237_fu_8688_p2),
        .I1(icmp_ln899_238_fu_8707_p2),
        .I2(icmp_ln899_236_fu_8669_p2),
        .I3(icmp_ln899_235_fu_8650_p2),
        .O(\add_ln700_232_reg_13350_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_232_reg_13350[2]_i_1 
       (.I0(icmp_ln899_236_fu_8669_p2),
        .I1(icmp_ln899_238_fu_8707_p2),
        .I2(icmp_ln899_235_fu_8650_p2),
        .I3(icmp_ln899_237_fu_8688_p2),
        .O(\add_ln700_232_reg_13350_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_232_reg_13350[2]_i_10 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_232_reg_13350[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_232_reg_13350[2]_i_11 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I1(\q0_reg_n_1_[0] ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_232_reg_13350[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_232_reg_13350[2]_i_12 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_232_reg_13350[2]_i_12_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_232_reg_13350[2]_i_13 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_232_reg_13350[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_232_reg_13350[2]_i_14 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\q0_reg_n_1_[0] ),
        .O(\add_ln700_232_reg_13350[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_232_reg_13350[2]_i_15 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_232_reg_13350[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_232_reg_13350[2]_i_16 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_232_reg_13350[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_232_reg_13350[2]_i_17 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_232_reg_13350[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_232_reg_13350[2]_i_18 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I1(\q0_reg_n_1_[0] ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_232_reg_13350[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_232_reg_13350[2]_i_19 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_232_reg_13350[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_232_reg_13350[2]_i_20 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_232_reg_13350[2]_i_20_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_232_reg_13350[2]_i_21 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_232_reg_13350[2]_i_21_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_232_reg_13350[2]_i_22 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .O(\add_ln700_232_reg_13350[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_232_reg_13350[2]_i_23 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\q0_reg_n_1_[0] ),
        .O(\add_ln700_232_reg_13350[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_232_reg_13350[2]_i_24 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_232_reg_13350[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_232_reg_13350[2]_i_25 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_232_reg_13350[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_232_reg_13350[2]_i_26 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_232_reg_13350[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_232_reg_13350[2]_i_27 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I1(\q0_reg_n_1_[0] ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_232_reg_13350[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_232_reg_13350[2]_i_28 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_232_reg_13350[2]_i_28_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_232_reg_13350[2]_i_29 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_232_reg_13350[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_232_reg_13350[2]_i_30 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\q0_reg_n_1_[0] ),
        .O(\add_ln700_232_reg_13350[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_232_reg_13350[2]_i_31 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_232_reg_13350[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_232_reg_13350[2]_i_32 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_232_reg_13350[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_232_reg_13350[2]_i_33 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_232_reg_13350[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_232_reg_13350[2]_i_34 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I1(\q0_reg_n_1_[0] ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_232_reg_13350[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_232_reg_13350[2]_i_35 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_232_reg_13350[2]_i_35_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_232_reg_13350[2]_i_6 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_232_reg_13350[2]_i_6_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_232_reg_13350[2]_i_7 
       (.I0(\q0_reg[2]_rep__1_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_232_reg_13350[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_232_reg_13350[2]_i_8 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\q0_reg_n_1_[0] ),
        .O(\add_ln700_232_reg_13350[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_232_reg_13350[2]_i_9 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__1_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_232_reg_13350[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_232_reg_13350_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_232_reg_13350_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_236_fu_8669_p2,\add_ln700_232_reg_13350_reg[2]_i_2_n_3 ,\add_ln700_232_reg_13350_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_232_reg_13350[2]_i_6_n_1 ,\add_ln700_232_reg_13350[2]_i_7_n_1 ,\add_ln700_232_reg_13350[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_232_reg_13350_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_232_reg_13350[2]_i_9_n_1 ,\add_ln700_232_reg_13350[2]_i_10_n_1 ,\add_ln700_232_reg_13350[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_232_reg_13350_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_238_fu_8707_p2,\add_ln700_232_reg_13350_reg[2]_i_3_n_2 ,\add_ln700_232_reg_13350_reg[2]_i_3_n_3 ,\add_ln700_232_reg_13350_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_232_reg_13350[2]_i_12_n_1 ,\add_ln700_232_reg_13350[2]_i_13_n_1 ,\add_ln700_232_reg_13350[2]_i_14_n_1 ,\add_ln700_232_reg_13350[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_232_reg_13350_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_232_reg_13350[2]_i_16_n_1 ,\add_ln700_232_reg_13350[2]_i_17_n_1 ,\add_ln700_232_reg_13350[2]_i_18_n_1 ,\add_ln700_232_reg_13350[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_232_reg_13350_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_235_fu_8650_p2,\add_ln700_232_reg_13350_reg[2]_i_4_n_2 ,\add_ln700_232_reg_13350_reg[2]_i_4_n_3 ,\add_ln700_232_reg_13350_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_232_reg_13350[2]_i_20_n_1 ,\add_ln700_232_reg_13350[2]_i_21_n_1 ,\add_ln700_232_reg_13350[2]_i_22_n_1 ,\add_ln700_232_reg_13350[2]_i_23_n_1 }),
        .O(\NLW_add_ln700_232_reg_13350_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_232_reg_13350[2]_i_24_n_1 ,\add_ln700_232_reg_13350[2]_i_25_n_1 ,\add_ln700_232_reg_13350[2]_i_26_n_1 ,\add_ln700_232_reg_13350[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_232_reg_13350_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_237_fu_8688_p2,\add_ln700_232_reg_13350_reg[2]_i_5_n_2 ,\add_ln700_232_reg_13350_reg[2]_i_5_n_3 ,\add_ln700_232_reg_13350_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_232_reg_13350[2]_i_28_n_1 ,\add_ln700_232_reg_13350[2]_i_29_n_1 ,\add_ln700_232_reg_13350[2]_i_30_n_1 ,\add_ln700_232_reg_13350[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_232_reg_13350_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_232_reg_13350[2]_i_32_n_1 ,\add_ln700_232_reg_13350[2]_i_33_n_1 ,\add_ln700_232_reg_13350[2]_i_34_n_1 ,\add_ln700_232_reg_13350[2]_i_35_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair60" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_237_reg_13355[0]_i_1 
       (.I0(icmp_ln899_239_fu_8726_p2),
        .I1(icmp_ln899_242_fu_8783_p2),
        .I2(icmp_ln899_240_fu_8745_p2),
        .I3(icmp_ln899_241_fu_8764_p2),
        .O(\add_ln700_237_reg_13355_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair60" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_237_reg_13355[1]_i_1 
       (.I0(icmp_ln899_241_fu_8764_p2),
        .I1(icmp_ln899_242_fu_8783_p2),
        .I2(icmp_ln899_240_fu_8745_p2),
        .I3(icmp_ln899_239_fu_8726_p2),
        .O(\add_ln700_237_reg_13355_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_237_reg_13355[2]_i_1 
       (.I0(icmp_ln899_240_fu_8745_p2),
        .I1(icmp_ln899_242_fu_8783_p2),
        .I2(icmp_ln899_239_fu_8726_p2),
        .I3(icmp_ln899_241_fu_8764_p2),
        .O(\add_ln700_237_reg_13355_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_237_reg_13355[2]_i_10 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_237_reg_13355[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_237_reg_13355[2]_i_11 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_237_reg_13355[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_237_reg_13355[2]_i_12 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_237_reg_13355[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_237_reg_13355[2]_i_13 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_237_reg_13355[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_237_reg_13355[2]_i_14 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .O(\add_ln700_237_reg_13355[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_237_reg_13355[2]_i_16 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_237_reg_13355[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_237_reg_13355[2]_i_17 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_237_reg_13355[2]_i_17_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_237_reg_13355[2]_i_18 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_237_reg_13355[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_237_reg_13355[2]_i_19 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\q0_reg_n_1_[0] ),
        .O(\add_ln700_237_reg_13355[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_237_reg_13355[2]_i_20 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\q0_reg_n_1_[0] ),
        .O(\add_ln700_237_reg_13355[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_237_reg_13355[2]_i_21 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_237_reg_13355[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_237_reg_13355[2]_i_22 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .O(\add_ln700_237_reg_13355[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_237_reg_13355[2]_i_23 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I1(\q0_reg_n_1_[0] ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_237_reg_13355[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_237_reg_13355[2]_i_24 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I1(\q0_reg_n_1_[0] ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_237_reg_13355[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_237_reg_13355[2]_i_25 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_237_reg_13355[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_237_reg_13355[2]_i_26 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_237_reg_13355[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_237_reg_13355[2]_i_27 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_237_reg_13355[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_237_reg_13355[2]_i_28 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_237_reg_13355[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_237_reg_13355[2]_i_29 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .O(\add_ln700_237_reg_13355[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_237_reg_13355[2]_i_31 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_237_reg_13355[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_237_reg_13355[2]_i_6 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_237_reg_13355[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_237_reg_13355[2]_i_7 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_237_reg_13355[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_237_reg_13355[2]_i_8 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_237_reg_13355[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_237_reg_13355[2]_i_9 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .O(\add_ln700_237_reg_13355[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_237_reg_13355_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_237_reg_13355_reg[2]_i_2_CO_UNCONNECTED [3:2],icmp_ln899_240_fu_8745_p2,\add_ln700_237_reg_13355_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_237_reg_13355[2]_i_6_n_1 ,\add_ln700_237_reg_13355[2]_i_7_n_1 }),
        .O(\NLW_add_ln700_237_reg_13355_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,1'b0,\add_ln700_237_reg_13355[2]_i_8_n_1 ,\add_ln700_237_reg_13355[2]_i_9_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_237_reg_13355_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_242_fu_8783_p2,\add_ln700_237_reg_13355_reg[2]_i_3_n_2 ,\add_ln700_237_reg_13355_reg[2]_i_3_n_3 ,\add_ln700_237_reg_13355_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_237_reg_13355[2]_i_10_n_1 ,\add_ln700_237_reg_13355[2]_i_11_n_1 ,1'b0,\add_ln700_237_reg_13355[2]_i_12_n_1 }),
        .O(\NLW_add_ln700_237_reg_13355_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_237_reg_13355[2]_i_13_n_1 ,\add_ln700_237_reg_13355[2]_i_14_n_1 ,\add_ln700_237_reg_13355_reg[2] ,\add_ln700_237_reg_13355[2]_i_16_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_237_reg_13355_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_239_fu_8726_p2,\add_ln700_237_reg_13355_reg[2]_i_4_n_2 ,\add_ln700_237_reg_13355_reg[2]_i_4_n_3 ,\add_ln700_237_reg_13355_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_237_reg_13355[2]_i_17_n_1 ,\add_ln700_237_reg_13355[2]_i_18_n_1 ,\add_ln700_237_reg_13355[2]_i_19_n_1 ,\add_ln700_237_reg_13355[2]_i_20_n_1 }),
        .O(\NLW_add_ln700_237_reg_13355_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_237_reg_13355[2]_i_21_n_1 ,\add_ln700_237_reg_13355[2]_i_22_n_1 ,\add_ln700_237_reg_13355[2]_i_23_n_1 ,\add_ln700_237_reg_13355[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_237_reg_13355_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_241_fu_8764_p2,\add_ln700_237_reg_13355_reg[2]_i_5_n_2 ,\add_ln700_237_reg_13355_reg[2]_i_5_n_3 ,\add_ln700_237_reg_13355_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_237_reg_13355[2]_i_25_n_1 ,\add_ln700_237_reg_13355[2]_i_26_n_1 ,1'b0,\add_ln700_237_reg_13355[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_237_reg_13355_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_237_reg_13355[2]_i_28_n_1 ,\add_ln700_237_reg_13355[2]_i_29_n_1 ,\add_ln700_237_reg_13355_reg[2]_0 ,\add_ln700_237_reg_13355[2]_i_31_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair4" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_23_reg_13085[0]_i_1 
       (.I0(icmp_ln899_23_fu_4662_p2),
        .I1(icmp_ln899_26_fu_4731_p2),
        .I2(icmp_ln899_24_fu_4685_p2),
        .I3(icmp_ln899_25_fu_4708_p2),
        .O(\add_ln700_23_reg_13085_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair4" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_23_reg_13085[1]_i_1 
       (.I0(icmp_ln899_25_fu_4708_p2),
        .I1(icmp_ln899_26_fu_4731_p2),
        .I2(icmp_ln899_24_fu_4685_p2),
        .I3(icmp_ln899_23_fu_4662_p2),
        .O(\add_ln700_23_reg_13085_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_23_reg_13085[2]_i_1 
       (.I0(icmp_ln899_24_fu_4685_p2),
        .I1(icmp_ln899_26_fu_4731_p2),
        .I2(icmp_ln899_23_fu_4662_p2),
        .I3(icmp_ln899_25_fu_4708_p2),
        .O(\add_ln700_23_reg_13085_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_23_reg_13085[2]_i_10 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_23_reg_13085[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_23_reg_13085[2]_i_11 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_23_reg_13085[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_23_reg_13085[2]_i_12 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_23_reg_13085[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_23_reg_13085[2]_i_13 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_23_reg_13085[2]_i_13_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_23_reg_13085[2]_i_14 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_23_reg_13085[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_23_reg_13085[2]_i_15 
       (.I0(\add_ln700_4_reg_13060_reg[2] ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_23_reg_13085[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_23_reg_13085[2]_i_17 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_23_reg_13085[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_23_reg_13085[2]_i_18 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_23_reg_13085[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_23_reg_13085[2]_i_19 
       (.I0(\icmp_ln899_1_reg_13050_reg[0] ),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_23_reg_13085[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_23_reg_13085[2]_i_20 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_23_reg_13085[2]_i_20_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_23_reg_13085[2]_i_21 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_23_reg_13085[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_23_reg_13085[2]_i_23 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_23_reg_13085[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_23_reg_13085[2]_i_24 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_23_reg_13085[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_23_reg_13085[2]_i_25 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_23_reg_13085[2]_i_25_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_23_reg_13085[2]_i_26 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_23_reg_13085[2]_i_26_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_23_reg_13085[2]_i_27 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_23_reg_13085[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_23_reg_13085[2]_i_29 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_23_reg_13085[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_23_reg_13085[2]_i_30 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_23_reg_13085[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_23_reg_13085[2]_i_31 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_23_reg_13085[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_23_reg_13085[2]_i_6 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_23_reg_13085[2]_i_6_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_23_reg_13085[2]_i_7 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_23_reg_13085[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_23_reg_13085[2]_i_8 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_4_reg_13060_reg[2] ),
        .I2(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_23_reg_13085[2]_i_8_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_23_reg_13085_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_24_fu_4685_p2,\add_ln700_23_reg_13085_reg[2]_i_2_n_2 ,\add_ln700_23_reg_13085_reg[2]_i_2_n_3 ,\add_ln700_23_reg_13085_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_23_reg_13085[2]_i_6_n_1 ,\add_ln700_23_reg_13085[2]_i_7_n_1 ,\add_ln700_23_reg_13085[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_23_reg_13085_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_23_reg_13085_reg[2] ,\add_ln700_23_reg_13085[2]_i_10_n_1 ,\add_ln700_23_reg_13085[2]_i_11_n_1 ,\add_ln700_23_reg_13085[2]_i_12_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_23_reg_13085_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_26_fu_4731_p2,\add_ln700_23_reg_13085_reg[2]_i_3_n_2 ,\add_ln700_23_reg_13085_reg[2]_i_3_n_3 ,\add_ln700_23_reg_13085_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_23_reg_13085[2]_i_13_n_1 ,\add_ln700_23_reg_13085[2]_i_14_n_1 ,\add_ln700_23_reg_13085[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_23_reg_13085_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_23_reg_13085_reg[2]_0 ,\add_ln700_23_reg_13085[2]_i_17_n_1 ,\add_ln700_23_reg_13085[2]_i_18_n_1 ,\add_ln700_23_reg_13085[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_23_reg_13085_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_23_reg_13085_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_23_fu_4662_p2,\add_ln700_23_reg_13085_reg[2]_i_4_n_3 ,\add_ln700_23_reg_13085_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_23_reg_13085[2]_i_20_n_1 ,\add_ln700_23_reg_13085[2]_i_21_n_1 }),
        .O(\NLW_add_ln700_23_reg_13085_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_23_reg_13085_reg[2]_1 ,\add_ln700_23_reg_13085[2]_i_23_n_1 ,\add_ln700_23_reg_13085[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_23_reg_13085_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_25_fu_4708_p2,\add_ln700_23_reg_13085_reg[2]_i_5_n_2 ,\add_ln700_23_reg_13085_reg[2]_i_5_n_3 ,\add_ln700_23_reg_13085_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_23_reg_13085[2]_i_25_n_1 ,\add_ln700_23_reg_13085[2]_i_26_n_1 ,\add_ln700_23_reg_13085[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_23_reg_13085_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_23_reg_13085_reg[2]_2 ,\add_ln700_23_reg_13085[2]_i_29_n_1 ,\add_ln700_23_reg_13085[2]_i_30_n_1 ,\add_ln700_23_reg_13085[2]_i_31_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair45" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_240_reg_13360[0]_i_1 
       (.I0(icmp_ln899_243_fu_8802_p2),
        .I1(icmp_ln899_246_fu_8859_p2),
        .I2(icmp_ln899_244_fu_8821_p2),
        .I3(icmp_ln899_245_fu_8840_p2),
        .O(\add_ln700_240_reg_13360_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair45" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_240_reg_13360[1]_i_1 
       (.I0(icmp_ln899_245_fu_8840_p2),
        .I1(icmp_ln899_246_fu_8859_p2),
        .I2(icmp_ln899_244_fu_8821_p2),
        .I3(icmp_ln899_243_fu_8802_p2),
        .O(\add_ln700_240_reg_13360_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_240_reg_13360[2]_i_1 
       (.I0(icmp_ln899_244_fu_8821_p2),
        .I1(icmp_ln899_246_fu_8859_p2),
        .I2(icmp_ln899_243_fu_8802_p2),
        .I3(icmp_ln899_245_fu_8840_p2),
        .O(\add_ln700_240_reg_13360_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_240_reg_13360[2]_i_10 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .O(\add_ln700_240_reg_13360[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_240_reg_13360[2]_i_11 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_240_reg_13360_reg[2]_i_5_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_240_reg_13360[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_240_reg_13360[2]_i_12 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_240_reg_13360[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_240_reg_13360[2]_i_13 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_240_reg_13360[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_240_reg_13360[2]_i_14 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_240_reg_13360_reg[2]_i_5_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_240_reg_13360[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_240_reg_13360[2]_i_15 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_240_reg_13360[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_240_reg_13360[2]_i_16 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_240_reg_13360[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_240_reg_13360[2]_i_17 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .O(\add_ln700_240_reg_13360[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_240_reg_13360[2]_i_18 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_240_reg_13360_reg[2]_i_5_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_240_reg_13360[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_240_reg_13360[2]_i_19 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_240_reg_13360[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_240_reg_13360[2]_i_20 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_240_reg_13360[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_240_reg_13360[2]_i_21 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_240_reg_13360[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_240_reg_13360[2]_i_22 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_240_reg_13360[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_240_reg_13360[2]_i_23 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_240_reg_13360[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_240_reg_13360[2]_i_24 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .O(\add_ln700_240_reg_13360[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_240_reg_13360[2]_i_26 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_240_reg_13360[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_240_reg_13360[2]_i_27 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_240_reg_13360[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_240_reg_13360[2]_i_28 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_240_reg_13360[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_240_reg_13360[2]_i_29 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_240_reg_13360_reg[2]_i_5_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_240_reg_13360[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_240_reg_13360[2]_i_30 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_240_reg_13360[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_240_reg_13360[2]_i_31 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_240_reg_13360[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_240_reg_13360[2]_i_32 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .O(\add_ln700_240_reg_13360[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_240_reg_13360[2]_i_33 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_240_reg_13360_reg[2]_i_5_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_240_reg_13360[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_240_reg_13360[2]_i_34 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_240_reg_13360[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_240_reg_13360[2]_i_6 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_240_reg_13360[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_240_reg_13360[2]_i_7 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_240_reg_13360[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_240_reg_13360[2]_i_8 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_240_reg_13360_reg[2]_i_5_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_240_reg_13360[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_240_reg_13360[2]_i_9 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_240_reg_13360[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_240_reg_13360_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_240_reg_13360_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_244_fu_8821_p2,\add_ln700_240_reg_13360_reg[2]_i_2_n_3 ,\add_ln700_240_reg_13360_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_240_reg_13360[2]_i_6_n_1 ,\add_ln700_240_reg_13360[2]_i_7_n_1 ,\add_ln700_240_reg_13360[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_240_reg_13360_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_240_reg_13360[2]_i_9_n_1 ,\add_ln700_240_reg_13360[2]_i_10_n_1 ,\add_ln700_240_reg_13360[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_240_reg_13360_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_246_fu_8859_p2,\add_ln700_240_reg_13360_reg[2]_i_3_n_2 ,\add_ln700_240_reg_13360_reg[2]_i_3_n_3 ,\add_ln700_240_reg_13360_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_240_reg_13360[2]_i_12_n_1 ,\add_ln700_240_reg_13360[2]_i_13_n_1 ,\add_ln700_240_reg_13360[2]_i_14_n_1 ,\add_ln700_240_reg_13360[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_240_reg_13360_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_240_reg_13360[2]_i_16_n_1 ,\add_ln700_240_reg_13360[2]_i_17_n_1 ,\add_ln700_240_reg_13360[2]_i_18_n_1 ,\add_ln700_240_reg_13360[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_240_reg_13360_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_243_fu_8802_p2,\add_ln700_240_reg_13360_reg[2]_i_4_n_2 ,\add_ln700_240_reg_13360_reg[2]_i_4_n_3 ,\add_ln700_240_reg_13360_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_240_reg_13360[2]_i_20_n_1 ,\add_ln700_240_reg_13360[2]_i_21_n_1 ,1'b0,\add_ln700_240_reg_13360[2]_i_22_n_1 }),
        .O(\NLW_add_ln700_240_reg_13360_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_240_reg_13360[2]_i_23_n_1 ,\add_ln700_240_reg_13360[2]_i_24_n_1 ,\add_ln700_240_reg_13360_reg[2] ,\add_ln700_240_reg_13360[2]_i_26_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_240_reg_13360_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_245_fu_8840_p2,\add_ln700_240_reg_13360_reg[2]_i_5_n_2 ,\add_ln700_240_reg_13360_reg[2]_i_5_n_3 ,\add_ln700_240_reg_13360_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_240_reg_13360[2]_i_27_n_1 ,\add_ln700_240_reg_13360[2]_i_28_n_1 ,\add_ln700_240_reg_13360[2]_i_29_n_1 ,\add_ln700_240_reg_13360[2]_i_30_n_1 }),
        .O(\NLW_add_ln700_240_reg_13360_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_240_reg_13360[2]_i_31_n_1 ,\add_ln700_240_reg_13360[2]_i_32_n_1 ,\add_ln700_240_reg_13360[2]_i_33_n_1 ,\add_ln700_240_reg_13360[2]_i_34_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair44" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_244_reg_13365[0]_i_1 
       (.I0(icmp_ln899_247_fu_8878_p2),
        .I1(icmp_ln899_250_fu_8935_p2),
        .I2(icmp_ln899_248_fu_8897_p2),
        .I3(icmp_ln899_249_fu_8916_p2),
        .O(\add_ln700_244_reg_13365_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair44" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_244_reg_13365[1]_i_1 
       (.I0(icmp_ln899_249_fu_8916_p2),
        .I1(icmp_ln899_250_fu_8935_p2),
        .I2(icmp_ln899_248_fu_8897_p2),
        .I3(icmp_ln899_247_fu_8878_p2),
        .O(\add_ln700_244_reg_13365_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_244_reg_13365[2]_i_1 
       (.I0(icmp_ln899_248_fu_8897_p2),
        .I1(icmp_ln899_250_fu_8935_p2),
        .I2(icmp_ln899_247_fu_8878_p2),
        .I3(icmp_ln899_249_fu_8916_p2),
        .O(\add_ln700_244_reg_13365_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_244_reg_13365[2]_i_10 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .O(\add_ln700_244_reg_13365[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_244_reg_13365[2]_i_11 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_244_reg_13365[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_244_reg_13365[2]_i_12 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_244_reg_13365[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_244_reg_13365[2]_i_13 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_244_reg_13365[2]_i_13_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_244_reg_13365[2]_i_14 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .O(\add_ln700_244_reg_13365[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_244_reg_13365[2]_i_15 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_244_reg_13365[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_244_reg_13365[2]_i_16 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_244_reg_13365[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_244_reg_13365[2]_i_17 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .O(\add_ln700_244_reg_13365[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_244_reg_13365[2]_i_18 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_244_reg_13365[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_244_reg_13365[2]_i_19 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_244_reg_13365[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_244_reg_13365[2]_i_20 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_244_reg_13365[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_244_reg_13365[2]_i_21 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_244_reg_13365[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_244_reg_13365[2]_i_22 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_244_reg_13365[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_244_reg_13365[2]_i_23 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\q0_reg_n_1_[0] ),
        .O(\add_ln700_244_reg_13365[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_244_reg_13365[2]_i_24 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_244_reg_13365[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_244_reg_13365[2]_i_25 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .O(\add_ln700_244_reg_13365[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_244_reg_13365[2]_i_26 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_244_reg_13365[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_244_reg_13365[2]_i_27 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I1(\q0_reg_n_1_[0] ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_244_reg_13365[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_244_reg_13365[2]_i_28 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__0_n_1 ),
        .O(\add_ln700_244_reg_13365[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_244_reg_13365[2]_i_29 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_244_reg_13365[2]_i_29_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_244_reg_13365[2]_i_30 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .O(\add_ln700_244_reg_13365[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_244_reg_13365[2]_i_31 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_244_reg_13365[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_244_reg_13365[2]_i_32 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_244_reg_13365[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_244_reg_13365[2]_i_33 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .O(\add_ln700_244_reg_13365[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_244_reg_13365[2]_i_34 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_244_reg_13365[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_244_reg_13365[2]_i_35 
       (.I0(\q0_reg_n_1_[0] ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_244_reg_13365[2]_i_35_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_244_reg_13365[2]_i_6 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_244_reg_13365[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_244_reg_13365[2]_i_7 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_244_reg_13365[2]_i_7_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_244_reg_13365[2]_i_8 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .O(\add_ln700_244_reg_13365[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_244_reg_13365[2]_i_9 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_244_reg_13365[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_244_reg_13365_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_244_reg_13365_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_248_fu_8897_p2,\add_ln700_244_reg_13365_reg[2]_i_2_n_3 ,\add_ln700_244_reg_13365_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_244_reg_13365[2]_i_6_n_1 ,\add_ln700_244_reg_13365[2]_i_7_n_1 ,\add_ln700_244_reg_13365[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_244_reg_13365_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_244_reg_13365[2]_i_9_n_1 ,\add_ln700_244_reg_13365[2]_i_10_n_1 ,\add_ln700_244_reg_13365[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_244_reg_13365_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_250_fu_8935_p2,\add_ln700_244_reg_13365_reg[2]_i_3_n_2 ,\add_ln700_244_reg_13365_reg[2]_i_3_n_3 ,\add_ln700_244_reg_13365_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_244_reg_13365[2]_i_12_n_1 ,\add_ln700_244_reg_13365[2]_i_13_n_1 ,\add_ln700_244_reg_13365[2]_i_14_n_1 ,\add_ln700_244_reg_13365[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_244_reg_13365_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_244_reg_13365[2]_i_16_n_1 ,\add_ln700_244_reg_13365[2]_i_17_n_1 ,\add_ln700_244_reg_13365[2]_i_18_n_1 ,\add_ln700_244_reg_13365[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_244_reg_13365_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_247_fu_8878_p2,\add_ln700_244_reg_13365_reg[2]_i_4_n_2 ,\add_ln700_244_reg_13365_reg[2]_i_4_n_3 ,\add_ln700_244_reg_13365_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_244_reg_13365[2]_i_20_n_1 ,\add_ln700_244_reg_13365[2]_i_21_n_1 ,\add_ln700_244_reg_13365[2]_i_22_n_1 ,\add_ln700_244_reg_13365[2]_i_23_n_1 }),
        .O(\NLW_add_ln700_244_reg_13365_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_244_reg_13365[2]_i_24_n_1 ,\add_ln700_244_reg_13365[2]_i_25_n_1 ,\add_ln700_244_reg_13365[2]_i_26_n_1 ,\add_ln700_244_reg_13365[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_244_reg_13365_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_249_fu_8916_p2,\add_ln700_244_reg_13365_reg[2]_i_5_n_2 ,\add_ln700_244_reg_13365_reg[2]_i_5_n_3 ,\add_ln700_244_reg_13365_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_244_reg_13365[2]_i_28_n_1 ,\add_ln700_244_reg_13365[2]_i_29_n_1 ,\add_ln700_244_reg_13365[2]_i_30_n_1 ,\add_ln700_244_reg_13365[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_244_reg_13365_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_244_reg_13365[2]_i_32_n_1 ,\add_ln700_244_reg_13365[2]_i_33_n_1 ,\add_ln700_244_reg_13365[2]_i_34_n_1 ,\add_ln700_244_reg_13365[2]_i_35_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair48" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_247_reg_13370[0]_i_1 
       (.I0(icmp_ln899_251_fu_8954_p2),
        .I1(icmp_ln899_254_fu_9011_p2),
        .I2(icmp_ln899_252_fu_8973_p2),
        .I3(icmp_ln899_253_fu_8992_p2),
        .O(\add_ln700_247_reg_13370_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair48" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_247_reg_13370[1]_i_1 
       (.I0(icmp_ln899_253_fu_8992_p2),
        .I1(icmp_ln899_254_fu_9011_p2),
        .I2(icmp_ln899_252_fu_8973_p2),
        .I3(icmp_ln899_251_fu_8954_p2),
        .O(\add_ln700_247_reg_13370_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_247_reg_13370[2]_i_1 
       (.I0(icmp_ln899_252_fu_8973_p2),
        .I1(icmp_ln899_254_fu_9011_p2),
        .I2(icmp_ln899_251_fu_8954_p2),
        .I3(icmp_ln899_253_fu_8992_p2),
        .O(\add_ln700_247_reg_13370_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_247_reg_13370[2]_i_10 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .O(\add_ln700_247_reg_13370[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_247_reg_13370[2]_i_11 
       (.I0(\add_ln700_240_reg_13360_reg[2]_i_5_1 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_247_reg_13370[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_247_reg_13370[2]_i_12 
       (.I0(\add_ln700_191_reg_13295_reg[0] ),
        .I1(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_247_reg_13370[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_247_reg_13370[2]_i_13 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_247_reg_13370[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_247_reg_13370[2]_i_14 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .I1(\add_ln700_240_reg_13360_reg[2]_i_5_1 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_247_reg_13370[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_247_reg_13370[2]_i_15 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_247_reg_13370[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_247_reg_13370[2]_i_16 
       (.I0(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_247_reg_13370[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_247_reg_13370[2]_i_17 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .O(\add_ln700_247_reg_13370[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_247_reg_13370[2]_i_18 
       (.I0(\add_ln700_240_reg_13360_reg[2]_i_5_1 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_247_reg_13370[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_247_reg_13370[2]_i_19 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_247_reg_13370[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_247_reg_13370[2]_i_20 
       (.I0(\add_ln700_191_reg_13295_reg[0] ),
        .I1(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_247_reg_13370[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_247_reg_13370[2]_i_21 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_247_reg_13370[2]_i_21_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_247_reg_13370[2]_i_22 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_240_reg_13360_reg[2]_i_5_1 ),
        .O(\add_ln700_247_reg_13370[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_247_reg_13370[2]_i_23 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_247_reg_13370[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_247_reg_13370[2]_i_24 
       (.I0(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_247_reg_13370[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_247_reg_13370[2]_i_25 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .O(\add_ln700_247_reg_13370[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_247_reg_13370[2]_i_26 
       (.I0(\q0_reg[2]_rep__2_n_1 ),
        .I1(\add_ln700_240_reg_13360_reg[2]_i_5_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_247_reg_13370[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_247_reg_13370[2]_i_27 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_247_reg_13370[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_247_reg_13370[2]_i_28 
       (.I0(\add_ln700_191_reg_13295_reg[0] ),
        .I1(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_247_reg_13370[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_247_reg_13370[2]_i_29 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_247_reg_13370[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h4C)) 
    \add_ln700_247_reg_13370[2]_i_30 
       (.I0(\add_ln700_240_reg_13360_reg[2]_i_5_1 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .O(\add_ln700_247_reg_13370[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_247_reg_13370[2]_i_31 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .O(\add_ln700_247_reg_13370[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_247_reg_13370[2]_i_32 
       (.I0(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_247_reg_13370[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_247_reg_13370[2]_i_33 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .O(\add_ln700_247_reg_13370[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_247_reg_13370[2]_i_34 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_240_reg_13360_reg[2]_i_5_1 ),
        .O(\add_ln700_247_reg_13370[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_247_reg_13370[2]_i_35 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [1]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [0]),
        .O(\add_ln700_247_reg_13370[2]_i_35_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_247_reg_13370[2]_i_6 
       (.I0(\add_ln700_191_reg_13295_reg[0] ),
        .I1(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_247_reg_13370[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_247_reg_13370[2]_i_7 
       (.I0(\add_ln700_222_reg_13335_reg[2]_i_2_0 ),
        .I1(\add_ln700_222_reg_13335_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_247_reg_13370[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_247_reg_13370[2]_i_8 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [2]),
        .I1(\add_ln700_240_reg_13360_reg[2]_i_5_1 ),
        .I2(\q0_reg[2]_rep__2_n_1 ),
        .O(\add_ln700_247_reg_13370[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_247_reg_13370[2]_i_9 
       (.I0(\add_ln700_191_reg_13295_reg[0]_0 ),
        .I1(\q0_reg[2]_rep__2_n_1 ),
        .I2(\add_ln700_191_reg_13295_reg[0] ),
        .O(\add_ln700_247_reg_13370[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_247_reg_13370_reg[2]_i_2 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_247_reg_13370_reg[2]_i_2_CO_UNCONNECTED [3],icmp_ln899_252_fu_8973_p2,\add_ln700_247_reg_13370_reg[2]_i_2_n_3 ,\add_ln700_247_reg_13370_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_247_reg_13370[2]_i_6_n_1 ,\add_ln700_247_reg_13370[2]_i_7_n_1 ,\add_ln700_247_reg_13370[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_247_reg_13370_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_247_reg_13370[2]_i_9_n_1 ,\add_ln700_247_reg_13370[2]_i_10_n_1 ,\add_ln700_247_reg_13370[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_247_reg_13370_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_254_fu_9011_p2,\add_ln700_247_reg_13370_reg[2]_i_3_n_2 ,\add_ln700_247_reg_13370_reg[2]_i_3_n_3 ,\add_ln700_247_reg_13370_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_247_reg_13370[2]_i_12_n_1 ,\add_ln700_247_reg_13370[2]_i_13_n_1 ,\add_ln700_247_reg_13370[2]_i_14_n_1 ,\add_ln700_247_reg_13370[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_247_reg_13370_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_247_reg_13370[2]_i_16_n_1 ,\add_ln700_247_reg_13370[2]_i_17_n_1 ,\add_ln700_247_reg_13370[2]_i_18_n_1 ,\add_ln700_247_reg_13370[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_247_reg_13370_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_251_fu_8954_p2,\add_ln700_247_reg_13370_reg[2]_i_4_n_2 ,\add_ln700_247_reg_13370_reg[2]_i_4_n_3 ,\add_ln700_247_reg_13370_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_247_reg_13370[2]_i_20_n_1 ,\add_ln700_247_reg_13370[2]_i_21_n_1 ,\add_ln700_247_reg_13370[2]_i_22_n_1 ,\add_ln700_247_reg_13370[2]_i_23_n_1 }),
        .O(\NLW_add_ln700_247_reg_13370_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_247_reg_13370[2]_i_24_n_1 ,\add_ln700_247_reg_13370[2]_i_25_n_1 ,\add_ln700_247_reg_13370[2]_i_26_n_1 ,\add_ln700_247_reg_13370[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_247_reg_13370_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_253_fu_8992_p2,\add_ln700_247_reg_13370_reg[2]_i_5_n_2 ,\add_ln700_247_reg_13370_reg[2]_i_5_n_3 ,\add_ln700_247_reg_13370_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_247_reg_13370[2]_i_28_n_1 ,\add_ln700_247_reg_13370[2]_i_29_n_1 ,\add_ln700_247_reg_13370[2]_i_30_n_1 ,\add_ln700_247_reg_13370[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_247_reg_13370_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_247_reg_13370[2]_i_32_n_1 ,\add_ln700_247_reg_13370[2]_i_33_n_1 ,\add_ln700_247_reg_13370[2]_i_34_n_1 ,\add_ln700_247_reg_13370[2]_i_35_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair6" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_26_reg_13090[0]_i_1 
       (.I0(icmp_ln899_27_fu_4754_p2),
        .I1(\add_ln700_26_reg_13090_reg[2] ),
        .I2(icmp_ln899_28_fu_4777_p2),
        .I3(icmp_ln899_29_fu_4800_p2),
        .O(\add_ln700_26_reg_13090_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair6" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_26_reg_13090[1]_i_1 
       (.I0(icmp_ln899_29_fu_4800_p2),
        .I1(\add_ln700_26_reg_13090_reg[2] ),
        .I2(icmp_ln899_28_fu_4777_p2),
        .I3(icmp_ln899_27_fu_4754_p2),
        .O(\add_ln700_26_reg_13090_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_26_reg_13090[2]_i_1 
       (.I0(icmp_ln899_28_fu_4777_p2),
        .I1(\add_ln700_26_reg_13090_reg[2] ),
        .I2(icmp_ln899_27_fu_4754_p2),
        .I3(icmp_ln899_29_fu_4800_p2),
        .O(\add_ln700_26_reg_13090_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_26_reg_13090[2]_i_10 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_26_reg_13090[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_26_reg_13090[2]_i_11 
       (.I0(\add_ln700_4_reg_13060_reg[0]_0 ),
        .I1(\q0_reg[2]_rep__0_n_1 ),
        .I2(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_26_reg_13090[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_26_reg_13090[2]_i_12 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_26_reg_13090[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_26_reg_13090[2]_i_20 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_26_reg_13090[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_26_reg_13090[2]_i_21 
       (.I0(\add_ln700_4_reg_13060_reg[0]_0 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\q0_reg[2]_rep__0_n_1 ),
        .O(\add_ln700_26_reg_13090[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_26_reg_13090[2]_i_23 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_26_reg_13090[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_26_reg_13090[2]_i_24 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[2]_rep__0_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_26_reg_13090[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_26_reg_13090[2]_i_25 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_26_reg_13090[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_26_reg_13090[2]_i_26 
       (.I0(\add_ln700_4_reg_13060_reg[0]_0 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\q0_reg[2]_rep__0_n_1 ),
        .O(\add_ln700_26_reg_13090[2]_i_26_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_26_reg_13090[2]_i_27 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_26_reg_13090[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_26_reg_13090[2]_i_29 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_26_reg_13090[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_26_reg_13090[2]_i_30 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[2]_rep__0_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_26_reg_13090[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_26_reg_13090[2]_i_31 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_26_reg_13090[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_26_reg_13090[2]_i_6 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_26_reg_13090_reg[2]_i_5_1 ),
        .O(\add_ln700_26_reg_13090[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h4C)) 
    \add_ln700_26_reg_13090[2]_i_7 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[2]_rep__0_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_26_reg_13090[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_26_reg_13090[2]_i_8 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_4_reg_13060_reg[2] ),
        .I2(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_26_reg_13090[2]_i_8_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_26_reg_13090_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_28_fu_4777_p2,\add_ln700_26_reg_13090_reg[2]_i_2_n_2 ,\add_ln700_26_reg_13090_reg[2]_i_2_n_3 ,\add_ln700_26_reg_13090_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_26_reg_13090[2]_i_6_n_1 ,\add_ln700_26_reg_13090[2]_i_7_n_1 ,\add_ln700_26_reg_13090[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_26_reg_13090_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_26_reg_13090_reg[2]_0 ,\add_ln700_26_reg_13090[2]_i_10_n_1 ,\add_ln700_26_reg_13090[2]_i_11_n_1 ,\add_ln700_26_reg_13090[2]_i_12_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_26_reg_13090_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_26_reg_13090_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_27_fu_4754_p2,\add_ln700_26_reg_13090_reg[2]_i_4_n_3 ,\add_ln700_26_reg_13090_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_26_reg_13090[2]_i_20_n_1 ,\add_ln700_26_reg_13090[2]_i_21_n_1 }),
        .O(\NLW_add_ln700_26_reg_13090_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_26_reg_13090_reg[2]_1 ,\add_ln700_26_reg_13090[2]_i_23_n_1 ,\add_ln700_26_reg_13090[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_26_reg_13090_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_29_fu_4800_p2,\add_ln700_26_reg_13090_reg[2]_i_5_n_2 ,\add_ln700_26_reg_13090_reg[2]_i_5_n_3 ,\add_ln700_26_reg_13090_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_26_reg_13090[2]_i_25_n_1 ,\add_ln700_26_reg_13090[2]_i_26_n_1 ,\add_ln700_26_reg_13090[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_26_reg_13090_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_26_reg_13090_reg[2]_2 ,\add_ln700_26_reg_13090[2]_i_29_n_1 ,\add_ln700_26_reg_13090[2]_i_30_n_1 ,\add_ln700_26_reg_13090[2]_i_31_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair50" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_32_reg_13095[0]_i_1 
       (.I0(icmp_ln899_31_fu_4842_p2),
        .I1(icmp_ln899_34_fu_4899_p2),
        .I2(icmp_ln899_32_fu_4861_p2),
        .I3(icmp_ln899_33_fu_4880_p2),
        .O(\add_ln700_32_reg_13095_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair50" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_32_reg_13095[1]_i_1 
       (.I0(icmp_ln899_33_fu_4880_p2),
        .I1(icmp_ln899_34_fu_4899_p2),
        .I2(icmp_ln899_32_fu_4861_p2),
        .I3(icmp_ln899_31_fu_4842_p2),
        .O(\add_ln700_32_reg_13095_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_32_reg_13095[2]_i_1 
       (.I0(icmp_ln899_32_fu_4861_p2),
        .I1(icmp_ln899_34_fu_4899_p2),
        .I2(icmp_ln899_31_fu_4842_p2),
        .I3(icmp_ln899_33_fu_4880_p2),
        .O(\add_ln700_32_reg_13095_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_32_reg_13095[2]_i_11 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_32_reg_13095[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_32_reg_13095[2]_i_12 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_32_reg_13095[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_32_reg_13095[2]_i_13 
       (.I0(\add_ln700_4_reg_13060_reg[2] ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_32_reg_13095[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_32_reg_13095[2]_i_15 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_32_reg_13095[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_32_reg_13095[2]_i_17 
       (.I0(\icmp_ln899_1_reg_13050_reg[0] ),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_32_reg_13095[2]_i_17_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_32_reg_13095[2]_i_18 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_32_reg_13095[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_32_reg_13095[2]_i_20 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_32_reg_13095[2]_i_20_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_32_reg_13095[2]_i_21 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_32_reg_13095[2]_i_21_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_32_reg_13095[2]_i_22 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_32_reg_13095[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_32_reg_13095[2]_i_24 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_32_reg_13095[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_32_reg_13095[2]_i_26 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_32_reg_13095[2]_i_26_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_32_reg_13095[2]_i_6 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_32_reg_13095[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_32_reg_13095[2]_i_7 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_4_reg_13060_reg[2] ),
        .I2(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_32_reg_13095[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_32_reg_13095[2]_i_9 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_32_reg_13095[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_32_reg_13095_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_32_fu_4861_p2,\add_ln700_32_reg_13095_reg[2]_i_2_n_2 ,\add_ln700_32_reg_13095_reg[2]_i_2_n_3 ,\add_ln700_32_reg_13095_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_32_reg_13095[2]_i_6_n_1 ,1'b0,\add_ln700_32_reg_13095[2]_i_7_n_1 }),
        .O(\NLW_add_ln700_32_reg_13095_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_32_reg_13095_reg[2] [1],\add_ln700_32_reg_13095[2]_i_9_n_1 ,\add_ln700_32_reg_13095_reg[2] [0],\add_ln700_32_reg_13095[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_32_reg_13095_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_34_fu_4899_p2,\add_ln700_32_reg_13095_reg[2]_i_3_n_2 ,\add_ln700_32_reg_13095_reg[2]_i_3_n_3 ,\add_ln700_32_reg_13095_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_32_reg_13095[2]_i_12_n_1 ,1'b0,\add_ln700_32_reg_13095[2]_i_13_n_1 }),
        .O(\NLW_add_ln700_32_reg_13095_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_32_reg_13095_reg[2]_0 [1],\add_ln700_32_reg_13095[2]_i_15_n_1 ,\add_ln700_32_reg_13095_reg[2]_0 [0],\add_ln700_32_reg_13095[2]_i_17_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_32_reg_13095_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_32_reg_13095_reg[2]_i_4_CO_UNCONNECTED [3:2],icmp_ln899_31_fu_4842_p2,\add_ln700_32_reg_13095_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,\add_ln700_32_reg_13095[2]_i_18_n_1 }),
        .O(\NLW_add_ln700_32_reg_13095_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,1'b0,\add_ln700_32_reg_13095_reg[2]_1 ,\add_ln700_32_reg_13095[2]_i_20_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_32_reg_13095_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_33_fu_4880_p2,\add_ln700_32_reg_13095_reg[2]_i_5_n_2 ,\add_ln700_32_reg_13095_reg[2]_i_5_n_3 ,\add_ln700_32_reg_13095_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_32_reg_13095[2]_i_21_n_1 ,1'b0,\add_ln700_32_reg_13095[2]_i_22_n_1 }),
        .O(\NLW_add_ln700_32_reg_13095_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_32_reg_13095_reg[2]_2 [1],\add_ln700_32_reg_13095[2]_i_24_n_1 ,\add_ln700_32_reg_13095_reg[2]_2 [0],\add_ln700_32_reg_13095[2]_i_26_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair8" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_35_reg_13100[0]_i_1 
       (.I0(icmp_ln899_35_fu_4918_p2),
        .I1(icmp_ln899_38_fu_4975_p2),
        .I2(icmp_ln899_36_fu_4937_p2),
        .I3(icmp_ln899_37_fu_4956_p2),
        .O(\add_ln700_35_reg_13100_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair8" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_35_reg_13100[1]_i_1 
       (.I0(icmp_ln899_37_fu_4956_p2),
        .I1(icmp_ln899_38_fu_4975_p2),
        .I2(icmp_ln899_36_fu_4937_p2),
        .I3(icmp_ln899_35_fu_4918_p2),
        .O(\add_ln700_35_reg_13100_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_35_reg_13100[2]_i_1 
       (.I0(icmp_ln899_36_fu_4937_p2),
        .I1(icmp_ln899_38_fu_4975_p2),
        .I2(icmp_ln899_35_fu_4918_p2),
        .I3(icmp_ln899_37_fu_4956_p2),
        .O(\add_ln700_35_reg_13100_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_35_reg_13100[2]_i_10 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_35_reg_13100[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_35_reg_13100[2]_i_11 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_35_reg_13100[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_35_reg_13100[2]_i_12 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_35_reg_13100[2]_i_12_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_35_reg_13100[2]_i_13 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_35_reg_13100[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_35_reg_13100[2]_i_14 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_35_reg_13100[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_35_reg_13100[2]_i_15 
       (.I0(\add_ln700_4_reg_13060_reg[2] ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_35_reg_13100[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_35_reg_13100[2]_i_17 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_35_reg_13100[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_35_reg_13100[2]_i_18 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_35_reg_13100[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_35_reg_13100[2]_i_19 
       (.I0(\icmp_ln899_1_reg_13050_reg[0] ),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_35_reg_13100[2]_i_19_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_35_reg_13100[2]_i_20 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_35_reg_13100[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_35_reg_13100[2]_i_21 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_35_reg_13100[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_35_reg_13100[2]_i_23 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_35_reg_13100[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_35_reg_13100[2]_i_24 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_35_reg_13100[2]_i_24_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_35_reg_13100[2]_i_25 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_35_reg_13100[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_35_reg_13100[2]_i_26 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_35_reg_13100[2]_i_26_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_35_reg_13100[2]_i_27 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_35_reg_13100[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_35_reg_13100[2]_i_29 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_35_reg_13100[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_35_reg_13100[2]_i_30 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_35_reg_13100[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_35_reg_13100[2]_i_31 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_35_reg_13100[2]_i_31_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_35_reg_13100[2]_i_6 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_35_reg_13100[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_35_reg_13100[2]_i_7 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_35_reg_13100[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_35_reg_13100[2]_i_8 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_4_reg_13060_reg[2] ),
        .I2(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_35_reg_13100[2]_i_8_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_35_reg_13100_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_36_fu_4937_p2,\add_ln700_35_reg_13100_reg[2]_i_2_n_2 ,\add_ln700_35_reg_13100_reg[2]_i_2_n_3 ,\add_ln700_35_reg_13100_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_35_reg_13100[2]_i_6_n_1 ,\add_ln700_35_reg_13100[2]_i_7_n_1 ,\add_ln700_35_reg_13100[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_35_reg_13100_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_35_reg_13100_reg[2] ,\add_ln700_35_reg_13100[2]_i_10_n_1 ,\add_ln700_35_reg_13100[2]_i_11_n_1 ,\add_ln700_35_reg_13100[2]_i_12_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_35_reg_13100_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_38_fu_4975_p2,\add_ln700_35_reg_13100_reg[2]_i_3_n_2 ,\add_ln700_35_reg_13100_reg[2]_i_3_n_3 ,\add_ln700_35_reg_13100_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_35_reg_13100[2]_i_13_n_1 ,\add_ln700_35_reg_13100[2]_i_14_n_1 ,\add_ln700_35_reg_13100[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_35_reg_13100_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_35_reg_13100_reg[2]_0 ,\add_ln700_35_reg_13100[2]_i_17_n_1 ,\add_ln700_35_reg_13100[2]_i_18_n_1 ,\add_ln700_35_reg_13100[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_35_reg_13100_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_35_reg_13100_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_35_fu_4918_p2,\add_ln700_35_reg_13100_reg[2]_i_4_n_3 ,\add_ln700_35_reg_13100_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_35_reg_13100[2]_i_20_n_1 ,\add_ln700_35_reg_13100[2]_i_21_n_1 }),
        .O(\NLW_add_ln700_35_reg_13100_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_35_reg_13100_reg[2]_1 ,\add_ln700_35_reg_13100[2]_i_23_n_1 ,\add_ln700_35_reg_13100[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_35_reg_13100_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_37_fu_4956_p2,\add_ln700_35_reg_13100_reg[2]_i_5_n_2 ,\add_ln700_35_reg_13100_reg[2]_i_5_n_3 ,\add_ln700_35_reg_13100_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_35_reg_13100[2]_i_25_n_1 ,\add_ln700_35_reg_13100[2]_i_26_n_1 ,\add_ln700_35_reg_13100[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_35_reg_13100_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_35_reg_13100_reg[2]_2 ,\add_ln700_35_reg_13100[2]_i_29_n_1 ,\add_ln700_35_reg_13100[2]_i_30_n_1 ,\add_ln700_35_reg_13100[2]_i_31_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair7" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_39_reg_13105[0]_i_1 
       (.I0(icmp_ln899_39_fu_4994_p2),
        .I1(icmp_ln899_42_fu_5051_p2),
        .I2(icmp_ln899_40_fu_5013_p2),
        .I3(icmp_ln899_41_fu_5032_p2),
        .O(\add_ln700_39_reg_13105_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair7" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_39_reg_13105[1]_i_1 
       (.I0(icmp_ln899_41_fu_5032_p2),
        .I1(icmp_ln899_42_fu_5051_p2),
        .I2(icmp_ln899_40_fu_5013_p2),
        .I3(icmp_ln899_39_fu_4994_p2),
        .O(\add_ln700_39_reg_13105_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_39_reg_13105[2]_i_1 
       (.I0(icmp_ln899_40_fu_5013_p2),
        .I1(icmp_ln899_42_fu_5051_p2),
        .I2(icmp_ln899_39_fu_4994_p2),
        .I3(icmp_ln899_41_fu_5032_p2),
        .O(\add_ln700_39_reg_13105_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_39_reg_13105[2]_i_10 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_39_reg_13105[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_39_reg_13105[2]_i_11 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_39_reg_13105[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_39_reg_13105[2]_i_12 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_39_reg_13105[2]_i_12_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_39_reg_13105[2]_i_13 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_39_reg_13105[2]_i_13_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_39_reg_13105[2]_i_14 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_39_reg_13105[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_39_reg_13105[2]_i_15 
       (.I0(\add_ln700_4_reg_13060_reg[2] ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_39_reg_13105[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_39_reg_13105[2]_i_17 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_39_reg_13105[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_39_reg_13105[2]_i_18 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_39_reg_13105[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_39_reg_13105[2]_i_19 
       (.I0(\icmp_ln899_1_reg_13050_reg[0] ),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_39_reg_13105[2]_i_19_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_39_reg_13105[2]_i_20 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_39_reg_13105[2]_i_20_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_39_reg_13105[2]_i_21 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_39_reg_13105[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_39_reg_13105[2]_i_23 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_39_reg_13105[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_39_reg_13105[2]_i_24 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_39_reg_13105[2]_i_24_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_39_reg_13105[2]_i_25 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_39_reg_13105[2]_i_25_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_39_reg_13105[2]_i_26 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_39_reg_13105[2]_i_26_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_39_reg_13105[2]_i_27 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_39_reg_13105[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_39_reg_13105[2]_i_29 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_39_reg_13105[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_39_reg_13105[2]_i_30 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_39_reg_13105[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_39_reg_13105[2]_i_31 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_39_reg_13105[2]_i_31_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_39_reg_13105[2]_i_6 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_39_reg_13105[2]_i_6_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_39_reg_13105[2]_i_7 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_39_reg_13105[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_39_reg_13105[2]_i_8 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_4_reg_13060_reg[2] ),
        .I2(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_39_reg_13105[2]_i_8_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_39_reg_13105_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_40_fu_5013_p2,\add_ln700_39_reg_13105_reg[2]_i_2_n_2 ,\add_ln700_39_reg_13105_reg[2]_i_2_n_3 ,\add_ln700_39_reg_13105_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_39_reg_13105[2]_i_6_n_1 ,\add_ln700_39_reg_13105[2]_i_7_n_1 ,\add_ln700_39_reg_13105[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_39_reg_13105_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_39_reg_13105_reg[2] ,\add_ln700_39_reg_13105[2]_i_10_n_1 ,\add_ln700_39_reg_13105[2]_i_11_n_1 ,\add_ln700_39_reg_13105[2]_i_12_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_39_reg_13105_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_42_fu_5051_p2,\add_ln700_39_reg_13105_reg[2]_i_3_n_2 ,\add_ln700_39_reg_13105_reg[2]_i_3_n_3 ,\add_ln700_39_reg_13105_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_39_reg_13105[2]_i_13_n_1 ,\add_ln700_39_reg_13105[2]_i_14_n_1 ,\add_ln700_39_reg_13105[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_39_reg_13105_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_39_reg_13105_reg[2]_0 ,\add_ln700_39_reg_13105[2]_i_17_n_1 ,\add_ln700_39_reg_13105[2]_i_18_n_1 ,\add_ln700_39_reg_13105[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_39_reg_13105_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_39_reg_13105_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_39_fu_4994_p2,\add_ln700_39_reg_13105_reg[2]_i_4_n_3 ,\add_ln700_39_reg_13105_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_39_reg_13105[2]_i_20_n_1 ,\add_ln700_39_reg_13105[2]_i_21_n_1 }),
        .O(\NLW_add_ln700_39_reg_13105_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_39_reg_13105_reg[2]_1 ,\add_ln700_39_reg_13105[2]_i_23_n_1 ,\add_ln700_39_reg_13105[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_39_reg_13105_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_41_fu_5032_p2,\add_ln700_39_reg_13105_reg[2]_i_5_n_2 ,\add_ln700_39_reg_13105_reg[2]_i_5_n_3 ,\add_ln700_39_reg_13105_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_39_reg_13105[2]_i_25_n_1 ,\add_ln700_39_reg_13105[2]_i_26_n_1 ,\add_ln700_39_reg_13105[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_39_reg_13105_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_39_reg_13105_reg[2]_2 ,\add_ln700_39_reg_13105[2]_i_29_n_1 ,\add_ln700_39_reg_13105[2]_i_30_n_1 ,\add_ln700_39_reg_13105[2]_i_31_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair11" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_42_reg_13110[0]_i_1 
       (.I0(icmp_ln899_43_fu_5070_p2),
        .I1(icmp_ln899_46_fu_5127_p2),
        .I2(icmp_ln899_44_fu_5089_p2),
        .I3(icmp_ln899_45_fu_5108_p2),
        .O(\add_ln700_42_reg_13110_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair11" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_42_reg_13110[1]_i_1 
       (.I0(icmp_ln899_45_fu_5108_p2),
        .I1(icmp_ln899_46_fu_5127_p2),
        .I2(icmp_ln899_44_fu_5089_p2),
        .I3(icmp_ln899_43_fu_5070_p2),
        .O(\add_ln700_42_reg_13110_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_42_reg_13110[2]_i_1 
       (.I0(icmp_ln899_44_fu_5089_p2),
        .I1(icmp_ln899_46_fu_5127_p2),
        .I2(icmp_ln899_43_fu_5070_p2),
        .I3(icmp_ln899_45_fu_5108_p2),
        .O(\add_ln700_42_reg_13110_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_42_reg_13110[2]_i_10 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_42_reg_13110[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_42_reg_13110[2]_i_11 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__2_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_42_reg_13110[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_42_reg_13110[2]_i_12 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_42_reg_13110[2]_i_12_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_42_reg_13110[2]_i_13 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_42_reg_13110[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_42_reg_13110[2]_i_14 
       (.I0(\add_ln700_4_reg_13060_reg[0]_0 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__2_n_1 ),
        .O(\add_ln700_42_reg_13110[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_42_reg_13110[2]_i_15 
       (.I0(\add_ln700_4_reg_13060_reg[2] ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\q0_reg[0]_rep__2_n_1 ),
        .O(\add_ln700_42_reg_13110[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_42_reg_13110[2]_i_17 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_42_reg_13110[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_42_reg_13110[2]_i_18 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__2_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_42_reg_13110[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_42_reg_13110[2]_i_19 
       (.I0(\icmp_ln899_1_reg_13050_reg[0] ),
        .I1(\q0_reg[0]_rep__2_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_42_reg_13110[2]_i_19_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_42_reg_13110[2]_i_20 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_42_reg_13110[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_42_reg_13110[2]_i_21 
       (.I0(\add_ln700_4_reg_13060_reg[0]_0 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__2_n_1 ),
        .O(\add_ln700_42_reg_13110[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_42_reg_13110[2]_i_23 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_42_reg_13110[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_42_reg_13110[2]_i_24 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__2_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_42_reg_13110[2]_i_24_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_42_reg_13110[2]_i_25 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_42_reg_13110[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_42_reg_13110[2]_i_26 
       (.I0(\add_ln700_4_reg_13060_reg[0]_0 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__2_n_1 ),
        .O(\add_ln700_42_reg_13110[2]_i_26_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_42_reg_13110[2]_i_27 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_42_reg_13110[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_42_reg_13110[2]_i_29 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_42_reg_13110[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_42_reg_13110[2]_i_30 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__2_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_42_reg_13110[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_42_reg_13110[2]_i_31 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_42_reg_13110[2]_i_31_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_42_reg_13110[2]_i_6 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .O(\add_ln700_42_reg_13110[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_42_reg_13110[2]_i_7 
       (.I0(\add_ln700_4_reg_13060_reg[0]_0 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__2_n_1 ),
        .O(\add_ln700_42_reg_13110[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_42_reg_13110[2]_i_8 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_4_reg_13060_reg[2] ),
        .I2(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_42_reg_13110[2]_i_8_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_42_reg_13110_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_44_fu_5089_p2,\add_ln700_42_reg_13110_reg[2]_i_2_n_2 ,\add_ln700_42_reg_13110_reg[2]_i_2_n_3 ,\add_ln700_42_reg_13110_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_42_reg_13110[2]_i_6_n_1 ,\add_ln700_42_reg_13110[2]_i_7_n_1 ,\add_ln700_42_reg_13110[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_42_reg_13110_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_42_reg_13110_reg[2] ,\add_ln700_42_reg_13110[2]_i_10_n_1 ,\add_ln700_42_reg_13110[2]_i_11_n_1 ,\add_ln700_42_reg_13110[2]_i_12_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_42_reg_13110_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_46_fu_5127_p2,\add_ln700_42_reg_13110_reg[2]_i_3_n_2 ,\add_ln700_42_reg_13110_reg[2]_i_3_n_3 ,\add_ln700_42_reg_13110_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_42_reg_13110[2]_i_13_n_1 ,\add_ln700_42_reg_13110[2]_i_14_n_1 ,\add_ln700_42_reg_13110[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_42_reg_13110_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_42_reg_13110_reg[2]_0 ,\add_ln700_42_reg_13110[2]_i_17_n_1 ,\add_ln700_42_reg_13110[2]_i_18_n_1 ,\add_ln700_42_reg_13110[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_42_reg_13110_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_42_reg_13110_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_43_fu_5070_p2,\add_ln700_42_reg_13110_reg[2]_i_4_n_3 ,\add_ln700_42_reg_13110_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_42_reg_13110[2]_i_20_n_1 ,\add_ln700_42_reg_13110[2]_i_21_n_1 }),
        .O(\NLW_add_ln700_42_reg_13110_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_42_reg_13110_reg[2]_1 ,\add_ln700_42_reg_13110[2]_i_23_n_1 ,\add_ln700_42_reg_13110[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_42_reg_13110_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_45_fu_5108_p2,\add_ln700_42_reg_13110_reg[2]_i_5_n_2 ,\add_ln700_42_reg_13110_reg[2]_i_5_n_3 ,\add_ln700_42_reg_13110_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_42_reg_13110[2]_i_25_n_1 ,\add_ln700_42_reg_13110[2]_i_26_n_1 ,\add_ln700_42_reg_13110[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_42_reg_13110_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_42_reg_13110_reg[2]_2 ,\add_ln700_42_reg_13110[2]_i_29_n_1 ,\add_ln700_42_reg_13110[2]_i_30_n_1 ,\add_ln700_42_reg_13110[2]_i_31_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair51" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_47_reg_13115[0]_i_1 
       (.I0(icmp_ln899_47_fu_5150_p2),
        .I1(icmp_ln899_50_fu_5219_p2),
        .I2(icmp_ln899_48_fu_5173_p2),
        .I3(icmp_ln899_49_fu_5196_p2),
        .O(\add_ln700_47_reg_13115_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair51" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_47_reg_13115[1]_i_1 
       (.I0(icmp_ln899_49_fu_5196_p2),
        .I1(icmp_ln899_50_fu_5219_p2),
        .I2(icmp_ln899_48_fu_5173_p2),
        .I3(icmp_ln899_47_fu_5150_p2),
        .O(\add_ln700_47_reg_13115_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_47_reg_13115[2]_i_1 
       (.I0(icmp_ln899_48_fu_5173_p2),
        .I1(icmp_ln899_50_fu_5219_p2),
        .I2(icmp_ln899_47_fu_5150_p2),
        .I3(icmp_ln899_49_fu_5196_p2),
        .O(\add_ln700_47_reg_13115_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_47_reg_13115[2]_i_11 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_47_reg_13115[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_47_reg_13115[2]_i_12 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep_n_1 ),
        .O(\add_ln700_47_reg_13115[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_47_reg_13115[2]_i_13 
       (.I0(\add_ln700_4_reg_13060_reg[2] ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_47_reg_13115[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_47_reg_13115[2]_i_15 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep_n_1 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .O(\add_ln700_47_reg_13115[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_47_reg_13115[2]_i_17 
       (.I0(\icmp_ln899_1_reg_13050_reg[0] ),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_47_reg_13115[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_47_reg_13115[2]_i_18 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep_n_1 ),
        .O(\add_ln700_47_reg_13115[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_47_reg_13115[2]_i_20 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep_n_1 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .O(\add_ln700_47_reg_13115[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_47_reg_13115[2]_i_21 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep_n_1 ),
        .O(\add_ln700_47_reg_13115[2]_i_21_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_47_reg_13115[2]_i_22 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_47_reg_13115[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_47_reg_13115[2]_i_24 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep_n_1 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .O(\add_ln700_47_reg_13115[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_47_reg_13115[2]_i_26 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_47_reg_13115[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_47_reg_13115[2]_i_6 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep_n_1 ),
        .O(\add_ln700_47_reg_13115[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_47_reg_13115[2]_i_7 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_4_reg_13060_reg[2] ),
        .I2(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_47_reg_13115[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_47_reg_13115[2]_i_9 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep_n_1 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .O(\add_ln700_47_reg_13115[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_47_reg_13115_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_48_fu_5173_p2,\add_ln700_47_reg_13115_reg[2]_i_2_n_2 ,\add_ln700_47_reg_13115_reg[2]_i_2_n_3 ,\add_ln700_47_reg_13115_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_47_reg_13115[2]_i_6_n_1 ,1'b0,\add_ln700_47_reg_13115[2]_i_7_n_1 }),
        .O(\NLW_add_ln700_47_reg_13115_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_47_reg_13115_reg[2] [1],\add_ln700_47_reg_13115[2]_i_9_n_1 ,\add_ln700_47_reg_13115_reg[2] [0],\add_ln700_47_reg_13115[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_47_reg_13115_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_50_fu_5219_p2,\add_ln700_47_reg_13115_reg[2]_i_3_n_2 ,\add_ln700_47_reg_13115_reg[2]_i_3_n_3 ,\add_ln700_47_reg_13115_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_47_reg_13115[2]_i_12_n_1 ,1'b0,\add_ln700_47_reg_13115[2]_i_13_n_1 }),
        .O(\NLW_add_ln700_47_reg_13115_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_47_reg_13115_reg[2]_0 [1],\add_ln700_47_reg_13115[2]_i_15_n_1 ,\add_ln700_47_reg_13115_reg[2]_0 [0],\add_ln700_47_reg_13115[2]_i_17_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_47_reg_13115_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_47_reg_13115_reg[2]_i_4_CO_UNCONNECTED [3:2],icmp_ln899_47_fu_5150_p2,\add_ln700_47_reg_13115_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,\add_ln700_47_reg_13115[2]_i_18_n_1 }),
        .O(\NLW_add_ln700_47_reg_13115_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,1'b0,\add_ln700_47_reg_13115_reg[2]_1 ,\add_ln700_47_reg_13115[2]_i_20_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_47_reg_13115_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_49_fu_5196_p2,\add_ln700_47_reg_13115_reg[2]_i_5_n_2 ,\add_ln700_47_reg_13115_reg[2]_i_5_n_3 ,\add_ln700_47_reg_13115_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_47_reg_13115[2]_i_21_n_1 ,1'b0,\add_ln700_47_reg_13115[2]_i_22_n_1 }),
        .O(\NLW_add_ln700_47_reg_13115_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_47_reg_13115_reg[2]_2 [1],\add_ln700_47_reg_13115[2]_i_24_n_1 ,\add_ln700_47_reg_13115_reg[2]_2 [0],\add_ln700_47_reg_13115[2]_i_26_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair1" *) 
  LUT5 #(
    .INIT(32'h56665555)) 
    \add_ln700_4_reg_13060[0]_i_1 
       (.I0(\add_ln700_4_reg_13060[0]_i_2_n_1 ),
        .I1(\add_ln700_4_reg_13060_reg[0] ),
        .I2(\icmp_ln899_1_reg_13050_reg[0] ),
        .I3(\add_ln700_4_reg_13060_reg[0]_0 ),
        .I4(\q0_reg[2]_rep__0_n_1 ),
        .O(D[0]));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_4_reg_13060[0]_i_2 
       (.I0(zext_ln186_6_fu_4265_p1),
        .I1(zext_ln186_8_fu_4284_p1),
        .I2(zext_ln186_11_fu_4330_p1),
        .O(\add_ln700_4_reg_13060[0]_i_2_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair62" *) 
  LUT4 #(
    .INIT(16'h7EE8)) 
    \add_ln700_4_reg_13060[1]_i_1 
       (.I0(zext_ln186_10_fu_4307_p1),
        .I1(zext_ln186_8_fu_4284_p1),
        .I2(zext_ln186_11_fu_4330_p1),
        .I3(zext_ln186_6_fu_4265_p1),
        .O(D[1]));
  (* SOFT_HLUTNM = "soft_lutpair62" *) 
  LUT4 #(
    .INIT(16'h8000)) 
    \add_ln700_4_reg_13060[2]_i_1 
       (.I0(zext_ln186_6_fu_4265_p1),
        .I1(zext_ln186_8_fu_4284_p1),
        .I2(zext_ln186_11_fu_4330_p1),
        .I3(zext_ln186_10_fu_4307_p1),
        .O(D[2]));
  LUT6 #(
    .INIT(64'hFFFFFFFEFFFFFFFF)) 
    \add_ln700_4_reg_13060[2]_i_2 
       (.I0(\add_ln700_4_reg_13060_reg[0]_0 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\add_ln700_4_reg_13060_reg[2]_0 ),
        .I3(\add_ln700_128_reg_13215_reg[1] ),
        .I4(\add_ln700_191_reg_13295_reg[0] ),
        .I5(\q0_reg[2]_rep__0_n_1 ),
        .O(zext_ln186_6_fu_4265_p1));
  LUT6 #(
    .INIT(64'hEFEFEFAEEFEFEFEF)) 
    \add_ln700_4_reg_13060[2]_i_3 
       (.I0(\add_ln700_4_reg_13060_reg[0] ),
        .I1(\add_ln700_4_reg_13060_reg[0]_0 ),
        .I2(\q0_reg[2]_rep__0_n_1 ),
        .I3(\icmp_ln899_1_reg_13050_reg[0] ),
        .I4(\add_ln700_4_reg_13060_reg[2] ),
        .I5(\q0_reg[0]_rep_n_1 ),
        .O(zext_ln186_8_fu_4284_p1));
  (* SOFT_HLUTNM = "soft_lutpair1" *) 
  LUT4 #(
    .INIT(16'hFFD5)) 
    \add_ln700_4_reg_13060[2]_i_5 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_4_reg_13060_reg[0]_0 ),
        .I2(\icmp_ln899_1_reg_13050_reg[0] ),
        .I3(\add_ln700_4_reg_13060_reg[0] ),
        .O(zext_ln186_10_fu_4307_p1));
  (* SOFT_HLUTNM = "soft_lutpair10" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_50_reg_13120[0]_i_1 
       (.I0(icmp_ln899_51_fu_5242_p2),
        .I1(icmp_ln899_54_fu_5311_p2),
        .I2(icmp_ln899_52_fu_5265_p2),
        .I3(icmp_ln899_53_fu_5288_p2),
        .O(\add_ln700_50_reg_13120_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair10" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_50_reg_13120[1]_i_1 
       (.I0(icmp_ln899_53_fu_5288_p2),
        .I1(icmp_ln899_54_fu_5311_p2),
        .I2(icmp_ln899_52_fu_5265_p2),
        .I3(icmp_ln899_51_fu_5242_p2),
        .O(\add_ln700_50_reg_13120_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_50_reg_13120[2]_i_1 
       (.I0(icmp_ln899_52_fu_5265_p2),
        .I1(icmp_ln899_54_fu_5311_p2),
        .I2(icmp_ln899_51_fu_5242_p2),
        .I3(icmp_ln899_53_fu_5288_p2),
        .O(\add_ln700_50_reg_13120_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_50_reg_13120[2]_i_10 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep_n_1 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .O(\add_ln700_50_reg_13120[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_50_reg_13120[2]_i_11 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_50_reg_13120[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_50_reg_13120[2]_i_12 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_50_reg_13120[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_50_reg_13120[2]_i_13 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep_n_1 ),
        .O(\add_ln700_50_reg_13120[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_50_reg_13120[2]_i_14 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_50_reg_13120[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_50_reg_13120[2]_i_15 
       (.I0(\add_ln700_4_reg_13060_reg[2] ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\q0_reg[0]_rep__2_n_1 ),
        .O(\add_ln700_50_reg_13120[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_50_reg_13120[2]_i_17 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep_n_1 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .O(\add_ln700_50_reg_13120[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_50_reg_13120[2]_i_18 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_50_reg_13120[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_50_reg_13120[2]_i_19 
       (.I0(\icmp_ln899_1_reg_13050_reg[0] ),
        .I1(\q0_reg[0]_rep__2_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_50_reg_13120[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_50_reg_13120[2]_i_20 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep_n_1 ),
        .O(\add_ln700_50_reg_13120[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_50_reg_13120[2]_i_21 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_50_reg_13120[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_50_reg_13120[2]_i_23 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep_n_1 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .O(\add_ln700_50_reg_13120[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_50_reg_13120[2]_i_24 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_50_reg_13120[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_50_reg_13120[2]_i_25 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep_n_1 ),
        .O(\add_ln700_50_reg_13120[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_50_reg_13120[2]_i_26 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_50_reg_13120[2]_i_26_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_50_reg_13120[2]_i_27 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_50_reg_13120[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_50_reg_13120[2]_i_29 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep_n_1 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .O(\add_ln700_50_reg_13120[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_50_reg_13120[2]_i_30 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_50_reg_13120[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_50_reg_13120[2]_i_31 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_50_reg_13120[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_50_reg_13120[2]_i_6 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep_n_1 ),
        .O(\add_ln700_50_reg_13120[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_50_reg_13120[2]_i_7 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_50_reg_13120[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_50_reg_13120[2]_i_8 
       (.I0(\q0_reg[0]_rep__2_n_1 ),
        .I1(\add_ln700_4_reg_13060_reg[2] ),
        .I2(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_50_reg_13120[2]_i_8_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_50_reg_13120_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_52_fu_5265_p2,\add_ln700_50_reg_13120_reg[2]_i_2_n_2 ,\add_ln700_50_reg_13120_reg[2]_i_2_n_3 ,\add_ln700_50_reg_13120_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_50_reg_13120[2]_i_6_n_1 ,\add_ln700_50_reg_13120[2]_i_7_n_1 ,\add_ln700_50_reg_13120[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_50_reg_13120_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_50_reg_13120_reg[2] ,\add_ln700_50_reg_13120[2]_i_10_n_1 ,\add_ln700_50_reg_13120[2]_i_11_n_1 ,\add_ln700_50_reg_13120[2]_i_12_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_50_reg_13120_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_54_fu_5311_p2,\add_ln700_50_reg_13120_reg[2]_i_3_n_2 ,\add_ln700_50_reg_13120_reg[2]_i_3_n_3 ,\add_ln700_50_reg_13120_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_50_reg_13120[2]_i_13_n_1 ,\add_ln700_50_reg_13120[2]_i_14_n_1 ,\add_ln700_50_reg_13120[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_50_reg_13120_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_50_reg_13120_reg[2]_0 ,\add_ln700_50_reg_13120[2]_i_17_n_1 ,\add_ln700_50_reg_13120[2]_i_18_n_1 ,\add_ln700_50_reg_13120[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_50_reg_13120_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_50_reg_13120_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_51_fu_5242_p2,\add_ln700_50_reg_13120_reg[2]_i_4_n_3 ,\add_ln700_50_reg_13120_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_50_reg_13120[2]_i_20_n_1 ,\add_ln700_50_reg_13120[2]_i_21_n_1 }),
        .O(\NLW_add_ln700_50_reg_13120_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_50_reg_13120_reg[2]_1 ,\add_ln700_50_reg_13120[2]_i_23_n_1 ,\add_ln700_50_reg_13120[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_50_reg_13120_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_53_fu_5288_p2,\add_ln700_50_reg_13120_reg[2]_i_5_n_2 ,\add_ln700_50_reg_13120_reg[2]_i_5_n_3 ,\add_ln700_50_reg_13120_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_50_reg_13120[2]_i_25_n_1 ,\add_ln700_50_reg_13120[2]_i_26_n_1 ,\add_ln700_50_reg_13120[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_50_reg_13120_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_50_reg_13120_reg[2]_2 ,\add_ln700_50_reg_13120[2]_i_29_n_1 ,\add_ln700_50_reg_13120[2]_i_30_n_1 ,\add_ln700_50_reg_13120[2]_i_31_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair9" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_54_reg_13125[0]_i_1 
       (.I0(icmp_ln899_55_fu_5334_p2),
        .I1(icmp_ln899_58_fu_5403_p2),
        .I2(icmp_ln899_56_fu_5357_p2),
        .I3(icmp_ln899_57_fu_5380_p2),
        .O(\add_ln700_54_reg_13125_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair9" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_54_reg_13125[1]_i_1 
       (.I0(icmp_ln899_57_fu_5380_p2),
        .I1(icmp_ln899_58_fu_5403_p2),
        .I2(icmp_ln899_56_fu_5357_p2),
        .I3(icmp_ln899_55_fu_5334_p2),
        .O(\add_ln700_54_reg_13125_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_54_reg_13125[2]_i_1 
       (.I0(icmp_ln899_56_fu_5357_p2),
        .I1(icmp_ln899_58_fu_5403_p2),
        .I2(icmp_ln899_55_fu_5334_p2),
        .I3(icmp_ln899_57_fu_5380_p2),
        .O(\add_ln700_54_reg_13125_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_54_reg_13125[2]_i_10 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep_n_1 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .O(\add_ln700_54_reg_13125[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_54_reg_13125[2]_i_11 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_54_reg_13125[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_54_reg_13125[2]_i_12 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_54_reg_13125[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_54_reg_13125[2]_i_13 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep_n_1 ),
        .O(\add_ln700_54_reg_13125[2]_i_13_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_54_reg_13125[2]_i_14 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_54_reg_13125[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_54_reg_13125[2]_i_15 
       (.I0(\add_ln700_4_reg_13060_reg[2] ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_54_reg_13125[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_54_reg_13125[2]_i_17 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep_n_1 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .O(\add_ln700_54_reg_13125[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_54_reg_13125[2]_i_18 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_54_reg_13125[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_54_reg_13125[2]_i_19 
       (.I0(\icmp_ln899_1_reg_13050_reg[0] ),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_54_reg_13125[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_54_reg_13125[2]_i_20 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep_n_1 ),
        .O(\add_ln700_54_reg_13125[2]_i_20_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_54_reg_13125[2]_i_21 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_54_reg_13125[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_54_reg_13125[2]_i_23 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep_n_1 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .O(\add_ln700_54_reg_13125[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_54_reg_13125[2]_i_24 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_54_reg_13125[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_54_reg_13125[2]_i_25 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep_n_1 ),
        .O(\add_ln700_54_reg_13125[2]_i_25_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_54_reg_13125[2]_i_26 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_54_reg_13125[2]_i_26_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_54_reg_13125[2]_i_27 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_54_reg_13125[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_54_reg_13125[2]_i_29 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep_n_1 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .O(\add_ln700_54_reg_13125[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_54_reg_13125[2]_i_30 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_54_reg_13125[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_54_reg_13125[2]_i_31 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_54_reg_13125[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_54_reg_13125[2]_i_6 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep_n_1 ),
        .O(\add_ln700_54_reg_13125[2]_i_6_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_54_reg_13125[2]_i_7 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_54_reg_13125[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_54_reg_13125[2]_i_8 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_4_reg_13060_reg[2] ),
        .I2(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_54_reg_13125[2]_i_8_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_54_reg_13125_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_56_fu_5357_p2,\add_ln700_54_reg_13125_reg[2]_i_2_n_2 ,\add_ln700_54_reg_13125_reg[2]_i_2_n_3 ,\add_ln700_54_reg_13125_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_54_reg_13125[2]_i_6_n_1 ,\add_ln700_54_reg_13125[2]_i_7_n_1 ,\add_ln700_54_reg_13125[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_54_reg_13125_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_54_reg_13125_reg[2] ,\add_ln700_54_reg_13125[2]_i_10_n_1 ,\add_ln700_54_reg_13125[2]_i_11_n_1 ,\add_ln700_54_reg_13125[2]_i_12_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_54_reg_13125_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_58_fu_5403_p2,\add_ln700_54_reg_13125_reg[2]_i_3_n_2 ,\add_ln700_54_reg_13125_reg[2]_i_3_n_3 ,\add_ln700_54_reg_13125_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_54_reg_13125[2]_i_13_n_1 ,\add_ln700_54_reg_13125[2]_i_14_n_1 ,\add_ln700_54_reg_13125[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_54_reg_13125_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_54_reg_13125_reg[2]_0 ,\add_ln700_54_reg_13125[2]_i_17_n_1 ,\add_ln700_54_reg_13125[2]_i_18_n_1 ,\add_ln700_54_reg_13125[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_54_reg_13125_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_54_reg_13125_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_55_fu_5334_p2,\add_ln700_54_reg_13125_reg[2]_i_4_n_3 ,\add_ln700_54_reg_13125_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_54_reg_13125[2]_i_20_n_1 ,\add_ln700_54_reg_13125[2]_i_21_n_1 }),
        .O(\NLW_add_ln700_54_reg_13125_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_54_reg_13125_reg[2]_1 ,\add_ln700_54_reg_13125[2]_i_23_n_1 ,\add_ln700_54_reg_13125[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_54_reg_13125_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_57_fu_5380_p2,\add_ln700_54_reg_13125_reg[2]_i_5_n_2 ,\add_ln700_54_reg_13125_reg[2]_i_5_n_3 ,\add_ln700_54_reg_13125_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_54_reg_13125[2]_i_25_n_1 ,\add_ln700_54_reg_13125[2]_i_26_n_1 ,\add_ln700_54_reg_13125[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_54_reg_13125_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_54_reg_13125_reg[2]_2 ,\add_ln700_54_reg_13125[2]_i_29_n_1 ,\add_ln700_54_reg_13125[2]_i_30_n_1 ,\add_ln700_54_reg_13125[2]_i_31_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair12" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_57_reg_13130[0]_i_1 
       (.I0(icmp_ln899_59_fu_5426_p2),
        .I1(\add_ln700_57_reg_13130_reg[2] ),
        .I2(icmp_ln899_60_fu_5449_p2),
        .I3(icmp_ln899_61_fu_5472_p2),
        .O(\add_ln700_57_reg_13130_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair12" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_57_reg_13130[1]_i_1 
       (.I0(icmp_ln899_61_fu_5472_p2),
        .I1(\add_ln700_57_reg_13130_reg[2] ),
        .I2(icmp_ln899_60_fu_5449_p2),
        .I3(icmp_ln899_59_fu_5426_p2),
        .O(\add_ln700_57_reg_13130_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_57_reg_13130[2]_i_1 
       (.I0(icmp_ln899_60_fu_5449_p2),
        .I1(\add_ln700_57_reg_13130_reg[2] ),
        .I2(icmp_ln899_59_fu_5426_p2),
        .I3(icmp_ln899_61_fu_5472_p2),
        .O(\add_ln700_57_reg_13130_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_57_reg_13130[2]_i_10 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep_n_1 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .O(\add_ln700_57_reg_13130[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_57_reg_13130[2]_i_11 
       (.I0(\add_ln700_4_reg_13060_reg[0]_0 ),
        .I1(\q0_reg[2]_rep_n_1 ),
        .I2(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_57_reg_13130[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_57_reg_13130[2]_i_12 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_57_reg_13130[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_57_reg_13130[2]_i_20 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep_n_1 ),
        .O(\add_ln700_57_reg_13130[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_57_reg_13130[2]_i_21 
       (.I0(\add_ln700_4_reg_13060_reg[0]_0 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\q0_reg[2]_rep_n_1 ),
        .O(\add_ln700_57_reg_13130[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_57_reg_13130[2]_i_23 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep_n_1 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .O(\add_ln700_57_reg_13130[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_57_reg_13130[2]_i_24 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[2]_rep_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_57_reg_13130[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_57_reg_13130[2]_i_25 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep_n_1 ),
        .O(\add_ln700_57_reg_13130[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_57_reg_13130[2]_i_26 
       (.I0(\add_ln700_4_reg_13060_reg[0]_0 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\q0_reg[2]_rep_n_1 ),
        .O(\add_ln700_57_reg_13130[2]_i_26_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_57_reg_13130[2]_i_27 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_57_reg_13130[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_57_reg_13130[2]_i_29 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I1(\q0_reg[2]_rep_n_1 ),
        .I2(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .O(\add_ln700_57_reg_13130[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_57_reg_13130[2]_i_30 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[2]_rep_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_57_reg_13130[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_57_reg_13130[2]_i_31 
       (.I0(\q0_reg[2]_rep_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_57_reg_13130[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_57_reg_13130[2]_i_6 
       (.I0(\add_ln700_32_reg_13095_reg[2]_i_2_0 ),
        .I1(\add_ln700_32_reg_13095_reg[2]_i_2_1 ),
        .I2(\q0_reg[2]_rep_n_1 ),
        .O(\add_ln700_57_reg_13130[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h4C)) 
    \add_ln700_57_reg_13130[2]_i_7 
       (.I0(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I1(\q0_reg[2]_rep_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_57_reg_13130[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_57_reg_13130[2]_i_8 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_4_reg_13060_reg[2] ),
        .I2(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_57_reg_13130[2]_i_8_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_57_reg_13130_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_60_fu_5449_p2,\add_ln700_57_reg_13130_reg[2]_i_2_n_2 ,\add_ln700_57_reg_13130_reg[2]_i_2_n_3 ,\add_ln700_57_reg_13130_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_57_reg_13130[2]_i_6_n_1 ,\add_ln700_57_reg_13130[2]_i_7_n_1 ,\add_ln700_57_reg_13130[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_57_reg_13130_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_57_reg_13130_reg[2]_0 ,\add_ln700_57_reg_13130[2]_i_10_n_1 ,\add_ln700_57_reg_13130[2]_i_11_n_1 ,\add_ln700_57_reg_13130[2]_i_12_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_57_reg_13130_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_57_reg_13130_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_59_fu_5426_p2,\add_ln700_57_reg_13130_reg[2]_i_4_n_3 ,\add_ln700_57_reg_13130_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_57_reg_13130[2]_i_20_n_1 ,\add_ln700_57_reg_13130[2]_i_21_n_1 }),
        .O(\NLW_add_ln700_57_reg_13130_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_57_reg_13130_reg[2]_1 ,\add_ln700_57_reg_13130[2]_i_23_n_1 ,\add_ln700_57_reg_13130[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_57_reg_13130_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_61_fu_5472_p2,\add_ln700_57_reg_13130_reg[2]_i_5_n_2 ,\add_ln700_57_reg_13130_reg[2]_i_5_n_3 ,\add_ln700_57_reg_13130_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_57_reg_13130[2]_i_25_n_1 ,\add_ln700_57_reg_13130[2]_i_26_n_1 ,\add_ln700_57_reg_13130[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_57_reg_13130_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_57_reg_13130_reg[2]_2 ,\add_ln700_57_reg_13130[2]_i_29_n_1 ,\add_ln700_57_reg_13130[2]_i_30_n_1 ,\add_ln700_57_reg_13130[2]_i_31_n_1 }));
  LUT6 #(
    .INIT(64'hEF1010EF10EFEF10)) 
    \add_ln700_64_reg_13135[0]_i_1 
       (.I0(\add_ln700_64_reg_13135_reg[0] ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\q0_reg[2]_rep__3_n_1 ),
        .I3(icmp_ln899_66_fu_5571_p2),
        .I4(icmp_ln899_64_fu_5533_p2),
        .I5(icmp_ln899_65_fu_5552_p2),
        .O(\q0_reg[2]_rep__3_0 [0]));
  LUT6 #(
    .INIT(64'h7E7E7E7E7E7E177E)) 
    \add_ln700_64_reg_13135[1]_i_1 
       (.I0(icmp_ln899_65_fu_5552_p2),
        .I1(icmp_ln899_66_fu_5571_p2),
        .I2(icmp_ln899_64_fu_5533_p2),
        .I3(\q0_reg[2]_rep__3_n_1 ),
        .I4(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I5(\add_ln700_64_reg_13135_reg[0] ),
        .O(\q0_reg[2]_rep__3_0 [1]));
  LUT6 #(
    .INIT(64'h0000000011111101)) 
    \add_ln700_64_reg_13135[2]_i_1 
       (.I0(icmp_ln899_64_fu_5533_p2),
        .I1(icmp_ln899_66_fu_5571_p2),
        .I2(\q0_reg[2]_rep__3_n_1 ),
        .I3(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I4(\add_ln700_64_reg_13135_reg[0] ),
        .I5(icmp_ln899_65_fu_5552_p2),
        .O(\q0_reg[2]_rep__3_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_64_reg_13135[2]_i_10 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_64_reg_13135[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_64_reg_13135[2]_i_11 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_64_reg_13135[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_64_reg_13135[2]_i_12 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__0_n_1 ),
        .O(\add_ln700_64_reg_13135[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_64_reg_13135[2]_i_13 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_64_reg_13135[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_64_reg_13135[2]_i_16 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__0_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_64_reg_13135[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_64_reg_13135[2]_i_17 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_64_reg_13135[2]_i_17_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_64_reg_13135[2]_i_18 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_64_reg_13135[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_64_reg_13135[2]_i_19 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_64_reg_13135[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_64_reg_13135[2]_i_22 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_64_reg_13135[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_64_reg_13135[2]_i_5 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_64_reg_13135[2]_i_5_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_64_reg_13135[2]_i_6 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_64_reg_13135[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_64_reg_13135[2]_i_7 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_64_reg_13135[2]_i_7_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_64_reg_13135_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_64_fu_5533_p2,\add_ln700_64_reg_13135_reg[2]_i_2_n_2 ,\add_ln700_64_reg_13135_reg[2]_i_2_n_3 ,\add_ln700_64_reg_13135_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_64_reg_13135[2]_i_5_n_1 ,1'b0,1'b0,\add_ln700_64_reg_13135[2]_i_6_n_1 }),
        .O(\NLW_add_ln700_64_reg_13135_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_64_reg_13135[2]_i_7_n_1 ,\add_ln700_64_reg_13135_reg[2] ,\add_ln700_64_reg_13135[2]_i_10_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_64_reg_13135_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_66_fu_5571_p2,\add_ln700_64_reg_13135_reg[2]_i_3_n_2 ,\add_ln700_64_reg_13135_reg[2]_i_3_n_3 ,\add_ln700_64_reg_13135_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_64_reg_13135[2]_i_11_n_1 ,1'b0,1'b0,\add_ln700_64_reg_13135[2]_i_12_n_1 }),
        .O(\NLW_add_ln700_64_reg_13135_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_64_reg_13135[2]_i_13_n_1 ,\add_ln700_64_reg_13135_reg[2]_0 ,\add_ln700_64_reg_13135[2]_i_16_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_64_reg_13135_reg[2]_i_4 
       (.CI(1'b0),
        .CO({icmp_ln899_65_fu_5552_p2,\add_ln700_64_reg_13135_reg[2]_i_4_n_2 ,\add_ln700_64_reg_13135_reg[2]_i_4_n_3 ,\add_ln700_64_reg_13135_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_64_reg_13135[2]_i_17_n_1 ,1'b0,1'b0,\add_ln700_64_reg_13135[2]_i_18_n_1 }),
        .O(\NLW_add_ln700_64_reg_13135_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({\add_ln700_64_reg_13135[2]_i_19_n_1 ,\add_ln700_64_reg_13135_reg[2]_1 ,\add_ln700_64_reg_13135[2]_i_22_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair26" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_67_reg_13140[0]_i_1 
       (.I0(icmp_ln899_67_fu_5590_p2),
        .I1(icmp_ln899_70_fu_5647_p2),
        .I2(icmp_ln899_68_fu_5609_p2),
        .I3(icmp_ln899_69_fu_5628_p2),
        .O(\add_ln700_67_reg_13140_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair26" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_67_reg_13140[1]_i_1 
       (.I0(icmp_ln899_69_fu_5628_p2),
        .I1(icmp_ln899_70_fu_5647_p2),
        .I2(icmp_ln899_68_fu_5609_p2),
        .I3(icmp_ln899_67_fu_5590_p2),
        .O(\add_ln700_67_reg_13140_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_67_reg_13140[2]_i_1 
       (.I0(icmp_ln899_68_fu_5609_p2),
        .I1(icmp_ln899_70_fu_5647_p2),
        .I2(icmp_ln899_67_fu_5590_p2),
        .I3(icmp_ln899_69_fu_5628_p2),
        .O(\add_ln700_67_reg_13140_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_67_reg_13140[2]_i_11 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_67_reg_13140[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_67_reg_13140[2]_i_12 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_67_reg_13140[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_67_reg_13140[2]_i_13 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_67_reg_13140[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_67_reg_13140[2]_i_14 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_67_reg_13140[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_67_reg_13140[2]_i_15 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__0_n_1 ),
        .O(\add_ln700_67_reg_13140[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_67_reg_13140[2]_i_16 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_67_reg_13140[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_67_reg_13140[2]_i_18 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_67_reg_13140[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_67_reg_13140[2]_i_19 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__0_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_67_reg_13140[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_67_reg_13140[2]_i_20 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_67_reg_13140[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_67_reg_13140[2]_i_21 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_67_reg_13140[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_67_reg_13140[2]_i_22 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_67_reg_13140[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_67_reg_13140[2]_i_24 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_67_reg_13140[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_67_reg_13140[2]_i_25 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_67_reg_13140[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_67_reg_13140[2]_i_26 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_67_reg_13140[2]_i_26_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_67_reg_13140[2]_i_27 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_67_reg_13140[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_67_reg_13140[2]_i_28 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_67_reg_13140[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_67_reg_13140[2]_i_30 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_67_reg_13140[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_67_reg_13140[2]_i_31 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_67_reg_13140[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_67_reg_13140[2]_i_6 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_67_reg_13140[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_67_reg_13140[2]_i_7 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_67_reg_13140[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_67_reg_13140[2]_i_8 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_67_reg_13140[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_67_reg_13140[2]_i_9 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_67_reg_13140[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_67_reg_13140_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_68_fu_5609_p2,\add_ln700_67_reg_13140_reg[2]_i_2_n_2 ,\add_ln700_67_reg_13140_reg[2]_i_2_n_3 ,\add_ln700_67_reg_13140_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_67_reg_13140[2]_i_6_n_1 ,1'b0,\add_ln700_67_reg_13140[2]_i_7_n_1 ,\add_ln700_67_reg_13140[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_67_reg_13140_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_67_reg_13140[2]_i_9_n_1 ,\add_ln700_67_reg_13140_reg[2] ,\add_ln700_67_reg_13140[2]_i_11_n_1 ,\add_ln700_67_reg_13140[2]_i_12_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_67_reg_13140_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_70_fu_5647_p2,\add_ln700_67_reg_13140_reg[2]_i_3_n_2 ,\add_ln700_67_reg_13140_reg[2]_i_3_n_3 ,\add_ln700_67_reg_13140_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_67_reg_13140[2]_i_13_n_1 ,1'b0,\add_ln700_67_reg_13140[2]_i_14_n_1 ,\add_ln700_67_reg_13140[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_67_reg_13140_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_67_reg_13140[2]_i_16_n_1 ,\add_ln700_67_reg_13140_reg[2]_0 ,\add_ln700_67_reg_13140[2]_i_18_n_1 ,\add_ln700_67_reg_13140[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_67_reg_13140_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_67_reg_13140_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_67_fu_5590_p2,\add_ln700_67_reg_13140_reg[2]_i_4_n_3 ,\add_ln700_67_reg_13140_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_67_reg_13140[2]_i_20_n_1 ,1'b0,\add_ln700_67_reg_13140[2]_i_21_n_1 }),
        .O(\NLW_add_ln700_67_reg_13140_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_67_reg_13140[2]_i_22_n_1 ,\add_ln700_67_reg_13140_reg[2]_1 ,\add_ln700_67_reg_13140[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_67_reg_13140_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_69_fu_5628_p2,\add_ln700_67_reg_13140_reg[2]_i_5_n_2 ,\add_ln700_67_reg_13140_reg[2]_i_5_n_3 ,\add_ln700_67_reg_13140_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_67_reg_13140[2]_i_25_n_1 ,1'b0,\add_ln700_67_reg_13140[2]_i_26_n_1 ,\add_ln700_67_reg_13140[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_67_reg_13140_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_67_reg_13140[2]_i_28_n_1 ,\add_ln700_67_reg_13140_reg[2]_2 ,\add_ln700_67_reg_13140[2]_i_30_n_1 ,\add_ln700_67_reg_13140[2]_i_31_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair25" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_71_reg_13145[0]_i_1 
       (.I0(icmp_ln899_71_fu_5666_p2),
        .I1(icmp_ln899_74_fu_5723_p2),
        .I2(icmp_ln899_72_fu_5685_p2),
        .I3(icmp_ln899_73_fu_5704_p2),
        .O(\add_ln700_71_reg_13145_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair25" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_71_reg_13145[1]_i_1 
       (.I0(icmp_ln899_73_fu_5704_p2),
        .I1(icmp_ln899_74_fu_5723_p2),
        .I2(icmp_ln899_72_fu_5685_p2),
        .I3(icmp_ln899_71_fu_5666_p2),
        .O(\add_ln700_71_reg_13145_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_71_reg_13145[2]_i_1 
       (.I0(icmp_ln899_72_fu_5685_p2),
        .I1(icmp_ln899_74_fu_5723_p2),
        .I2(icmp_ln899_71_fu_5666_p2),
        .I3(icmp_ln899_73_fu_5704_p2),
        .O(\add_ln700_71_reg_13145_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_71_reg_13145[2]_i_11 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_71_reg_13145[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_71_reg_13145[2]_i_12 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_71_reg_13145[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_71_reg_13145[2]_i_13 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_71_reg_13145[2]_i_13_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_71_reg_13145[2]_i_14 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_71_reg_13145[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_71_reg_13145[2]_i_15 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__0_n_1 ),
        .O(\add_ln700_71_reg_13145[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_71_reg_13145[2]_i_16 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_71_reg_13145[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_71_reg_13145[2]_i_18 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_71_reg_13145[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_71_reg_13145[2]_i_19 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__0_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_71_reg_13145[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_71_reg_13145[2]_i_20 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_71_reg_13145[2]_i_20_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_71_reg_13145[2]_i_21 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_71_reg_13145[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_71_reg_13145[2]_i_22 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_71_reg_13145[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_71_reg_13145[2]_i_24 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_71_reg_13145[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_71_reg_13145[2]_i_25 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_71_reg_13145[2]_i_25_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_71_reg_13145[2]_i_26 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_71_reg_13145[2]_i_26_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_71_reg_13145[2]_i_27 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_71_reg_13145[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_71_reg_13145[2]_i_28 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_71_reg_13145[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_71_reg_13145[2]_i_30 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_71_reg_13145[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_71_reg_13145[2]_i_31 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_71_reg_13145[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_71_reg_13145[2]_i_6 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_71_reg_13145[2]_i_6_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_71_reg_13145[2]_i_7 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_71_reg_13145[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_71_reg_13145[2]_i_8 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_71_reg_13145[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_71_reg_13145[2]_i_9 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_71_reg_13145[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_71_reg_13145_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_72_fu_5685_p2,\add_ln700_71_reg_13145_reg[2]_i_2_n_2 ,\add_ln700_71_reg_13145_reg[2]_i_2_n_3 ,\add_ln700_71_reg_13145_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_71_reg_13145[2]_i_6_n_1 ,1'b0,\add_ln700_71_reg_13145[2]_i_7_n_1 ,\add_ln700_71_reg_13145[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_71_reg_13145_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_71_reg_13145[2]_i_9_n_1 ,\add_ln700_71_reg_13145_reg[2] ,\add_ln700_71_reg_13145[2]_i_11_n_1 ,\add_ln700_71_reg_13145[2]_i_12_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_71_reg_13145_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_74_fu_5723_p2,\add_ln700_71_reg_13145_reg[2]_i_3_n_2 ,\add_ln700_71_reg_13145_reg[2]_i_3_n_3 ,\add_ln700_71_reg_13145_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_71_reg_13145[2]_i_13_n_1 ,1'b0,\add_ln700_71_reg_13145[2]_i_14_n_1 ,\add_ln700_71_reg_13145[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_71_reg_13145_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_71_reg_13145[2]_i_16_n_1 ,\add_ln700_71_reg_13145_reg[2]_0 ,\add_ln700_71_reg_13145[2]_i_18_n_1 ,\add_ln700_71_reg_13145[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_71_reg_13145_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_71_reg_13145_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_71_fu_5666_p2,\add_ln700_71_reg_13145_reg[2]_i_4_n_3 ,\add_ln700_71_reg_13145_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_71_reg_13145[2]_i_20_n_1 ,1'b0,\add_ln700_71_reg_13145[2]_i_21_n_1 }),
        .O(\NLW_add_ln700_71_reg_13145_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_71_reg_13145[2]_i_22_n_1 ,\add_ln700_71_reg_13145_reg[2]_1 ,\add_ln700_71_reg_13145[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_71_reg_13145_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_73_fu_5704_p2,\add_ln700_71_reg_13145_reg[2]_i_5_n_2 ,\add_ln700_71_reg_13145_reg[2]_i_5_n_3 ,\add_ln700_71_reg_13145_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_71_reg_13145[2]_i_25_n_1 ,1'b0,\add_ln700_71_reg_13145[2]_i_26_n_1 ,\add_ln700_71_reg_13145[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_71_reg_13145_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_71_reg_13145[2]_i_28_n_1 ,\add_ln700_71_reg_13145_reg[2]_2 ,\add_ln700_71_reg_13145[2]_i_30_n_1 ,\add_ln700_71_reg_13145[2]_i_31_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair29" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_74_reg_13150[0]_i_1 
       (.I0(icmp_ln899_75_fu_5742_p2),
        .I1(icmp_ln899_78_fu_5799_p2),
        .I2(icmp_ln899_76_fu_5761_p2),
        .I3(icmp_ln899_77_fu_5780_p2),
        .O(\add_ln700_74_reg_13150_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair29" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_74_reg_13150[1]_i_1 
       (.I0(icmp_ln899_77_fu_5780_p2),
        .I1(icmp_ln899_78_fu_5799_p2),
        .I2(icmp_ln899_76_fu_5761_p2),
        .I3(icmp_ln899_75_fu_5742_p2),
        .O(\add_ln700_74_reg_13150_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_74_reg_13150[2]_i_1 
       (.I0(icmp_ln899_76_fu_5761_p2),
        .I1(icmp_ln899_78_fu_5799_p2),
        .I2(icmp_ln899_75_fu_5742_p2),
        .I3(icmp_ln899_77_fu_5780_p2),
        .O(\add_ln700_74_reg_13150_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_74_reg_13150[2]_i_11 
       (.I0(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__0_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_74_reg_13150[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_74_reg_13150[2]_i_12 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_74_reg_13150[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_74_reg_13150[2]_i_13 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_74_reg_13150[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_74_reg_13150[2]_i_14 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__0_n_1 ),
        .O(\add_ln700_74_reg_13150[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_74_reg_13150[2]_i_15 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__0_n_1 ),
        .O(\add_ln700_74_reg_13150[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_74_reg_13150[2]_i_16 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_74_reg_13150[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_74_reg_13150[2]_i_18 
       (.I0(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__0_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_74_reg_13150[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_74_reg_13150[2]_i_19 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__0_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_74_reg_13150[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_74_reg_13150[2]_i_20 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_74_reg_13150[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_74_reg_13150[2]_i_21 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__0_n_1 ),
        .O(\add_ln700_74_reg_13150[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_74_reg_13150[2]_i_22 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_74_reg_13150[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_74_reg_13150[2]_i_24 
       (.I0(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__0_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_74_reg_13150[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_74_reg_13150[2]_i_25 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_74_reg_13150[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_74_reg_13150[2]_i_26 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__0_n_1 ),
        .O(\add_ln700_74_reg_13150[2]_i_26_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_74_reg_13150[2]_i_27 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_74_reg_13150[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_74_reg_13150[2]_i_28 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_74_reg_13150[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_74_reg_13150[2]_i_30 
       (.I0(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__0_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_74_reg_13150[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_74_reg_13150[2]_i_31 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_74_reg_13150[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_74_reg_13150[2]_i_6 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_74_reg_13150[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_74_reg_13150[2]_i_7 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__0_n_1 ),
        .O(\add_ln700_74_reg_13150[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_74_reg_13150[2]_i_8 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_74_reg_13150[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_74_reg_13150[2]_i_9 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_74_reg_13150[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_74_reg_13150_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_76_fu_5761_p2,\add_ln700_74_reg_13150_reg[2]_i_2_n_2 ,\add_ln700_74_reg_13150_reg[2]_i_2_n_3 ,\add_ln700_74_reg_13150_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_74_reg_13150[2]_i_6_n_1 ,1'b0,\add_ln700_74_reg_13150[2]_i_7_n_1 ,\add_ln700_74_reg_13150[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_74_reg_13150_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_74_reg_13150[2]_i_9_n_1 ,\add_ln700_74_reg_13150_reg[2] ,\add_ln700_74_reg_13150[2]_i_11_n_1 ,\add_ln700_74_reg_13150[2]_i_12_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_74_reg_13150_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_78_fu_5799_p2,\add_ln700_74_reg_13150_reg[2]_i_3_n_2 ,\add_ln700_74_reg_13150_reg[2]_i_3_n_3 ,\add_ln700_74_reg_13150_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_74_reg_13150[2]_i_13_n_1 ,1'b0,\add_ln700_74_reg_13150[2]_i_14_n_1 ,\add_ln700_74_reg_13150[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_74_reg_13150_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_74_reg_13150[2]_i_16_n_1 ,\add_ln700_74_reg_13150_reg[2]_0 ,\add_ln700_74_reg_13150[2]_i_18_n_1 ,\add_ln700_74_reg_13150[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_74_reg_13150_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_74_reg_13150_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_75_fu_5742_p2,\add_ln700_74_reg_13150_reg[2]_i_4_n_3 ,\add_ln700_74_reg_13150_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_74_reg_13150[2]_i_20_n_1 ,1'b0,\add_ln700_74_reg_13150[2]_i_21_n_1 }),
        .O(\NLW_add_ln700_74_reg_13150_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_74_reg_13150[2]_i_22_n_1 ,\add_ln700_74_reg_13150_reg[2]_1 ,\add_ln700_74_reg_13150[2]_i_24_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_74_reg_13150_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_77_fu_5780_p2,\add_ln700_74_reg_13150_reg[2]_i_5_n_2 ,\add_ln700_74_reg_13150_reg[2]_i_5_n_3 ,\add_ln700_74_reg_13150_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_74_reg_13150[2]_i_25_n_1 ,1'b0,\add_ln700_74_reg_13150[2]_i_26_n_1 ,\add_ln700_74_reg_13150[2]_i_27_n_1 }),
        .O(\NLW_add_ln700_74_reg_13150_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_74_reg_13150[2]_i_28_n_1 ,\add_ln700_74_reg_13150_reg[2]_2 ,\add_ln700_74_reg_13150[2]_i_30_n_1 ,\add_ln700_74_reg_13150[2]_i_31_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair55" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_79_reg_13155[0]_i_1 
       (.I0(icmp_ln899_79_fu_5818_p2),
        .I1(icmp_ln899_82_fu_5875_p2),
        .I2(icmp_ln899_80_fu_5837_p2),
        .I3(icmp_ln899_81_fu_5856_p2),
        .O(\add_ln700_79_reg_13155_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair55" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_79_reg_13155[1]_i_1 
       (.I0(icmp_ln899_81_fu_5856_p2),
        .I1(icmp_ln899_82_fu_5875_p2),
        .I2(icmp_ln899_80_fu_5837_p2),
        .I3(icmp_ln899_79_fu_5818_p2),
        .O(\add_ln700_79_reg_13155_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_79_reg_13155[2]_i_1 
       (.I0(icmp_ln899_80_fu_5837_p2),
        .I1(icmp_ln899_82_fu_5875_p2),
        .I2(icmp_ln899_79_fu_5818_p2),
        .I3(icmp_ln899_81_fu_5856_p2),
        .O(\add_ln700_79_reg_13155_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_79_reg_13155[2]_i_10 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_79_reg_13155[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_79_reg_13155[2]_i_12 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_79_reg_13155[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_79_reg_13155[2]_i_13 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_79_reg_13155[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_79_reg_13155[2]_i_14 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_79_reg_13155[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_79_reg_13155[2]_i_15 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__0_n_1 ),
        .O(\add_ln700_79_reg_13155[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_79_reg_13155[2]_i_16 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_79_reg_13155[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_79_reg_13155[2]_i_17 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_79_reg_13155[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_79_reg_13155[2]_i_19 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__0_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_79_reg_13155[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_79_reg_13155[2]_i_20 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_79_reg_13155[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_79_reg_13155[2]_i_21 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_79_reg_13155[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_79_reg_13155[2]_i_22 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_79_reg_13155[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_79_reg_13155[2]_i_23 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_79_reg_13155[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_79_reg_13155[2]_i_24 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_79_reg_13155[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_79_reg_13155[2]_i_25 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_79_reg_13155[2]_i_25_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_79_reg_13155[2]_i_26 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_79_reg_13155[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_79_reg_13155[2]_i_27 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_79_reg_13155[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_79_reg_13155[2]_i_28 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_79_reg_13155[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_79_reg_13155[2]_i_30 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_79_reg_13155[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_79_reg_13155[2]_i_6 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_79_reg_13155[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_79_reg_13155[2]_i_7 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_79_reg_13155[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_79_reg_13155[2]_i_8 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_79_reg_13155[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_79_reg_13155[2]_i_9 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_79_reg_13155[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_79_reg_13155_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_80_fu_5837_p2,\add_ln700_79_reg_13155_reg[2]_i_2_n_2 ,\add_ln700_79_reg_13155_reg[2]_i_2_n_3 ,\add_ln700_79_reg_13155_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_79_reg_13155[2]_i_6_n_1 ,\add_ln700_79_reg_13155[2]_i_7_n_1 ,1'b0,\add_ln700_79_reg_13155[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_79_reg_13155_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_79_reg_13155[2]_i_9_n_1 ,\add_ln700_79_reg_13155[2]_i_10_n_1 ,\add_ln700_79_reg_13155_reg[2] ,\add_ln700_79_reg_13155[2]_i_12_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_79_reg_13155_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_82_fu_5875_p2,\add_ln700_79_reg_13155_reg[2]_i_3_n_2 ,\add_ln700_79_reg_13155_reg[2]_i_3_n_3 ,\add_ln700_79_reg_13155_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_79_reg_13155[2]_i_13_n_1 ,\add_ln700_79_reg_13155[2]_i_14_n_1 ,1'b0,\add_ln700_79_reg_13155[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_79_reg_13155_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_79_reg_13155[2]_i_16_n_1 ,\add_ln700_79_reg_13155[2]_i_17_n_1 ,\add_ln700_79_reg_13155_reg[2]_0 ,\add_ln700_79_reg_13155[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_79_reg_13155_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_79_reg_13155_reg[2]_i_4_CO_UNCONNECTED [3:2],icmp_ln899_79_fu_5818_p2,\add_ln700_79_reg_13155_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_79_reg_13155[2]_i_20_n_1 ,\add_ln700_79_reg_13155[2]_i_21_n_1 }),
        .O(\NLW_add_ln700_79_reg_13155_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,1'b0,\add_ln700_79_reg_13155[2]_i_22_n_1 ,\add_ln700_79_reg_13155[2]_i_23_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_79_reg_13155_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_81_fu_5856_p2,\add_ln700_79_reg_13155_reg[2]_i_5_n_2 ,\add_ln700_79_reg_13155_reg[2]_i_5_n_3 ,\add_ln700_79_reg_13155_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_79_reg_13155[2]_i_24_n_1 ,\add_ln700_79_reg_13155[2]_i_25_n_1 ,1'b0,\add_ln700_79_reg_13155[2]_i_26_n_1 }),
        .O(\NLW_add_ln700_79_reg_13155_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_79_reg_13155[2]_i_27_n_1 ,\add_ln700_79_reg_13155[2]_i_28_n_1 ,\add_ln700_79_reg_13155_reg[2]_1 ,\add_ln700_79_reg_13155[2]_i_30_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair28" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_82_reg_13160[0]_i_1 
       (.I0(icmp_ln899_83_fu_5894_p2),
        .I1(icmp_ln899_86_fu_5951_p2),
        .I2(icmp_ln899_84_fu_5913_p2),
        .I3(icmp_ln899_85_fu_5932_p2),
        .O(\add_ln700_82_reg_13160_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair28" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_82_reg_13160[1]_i_1 
       (.I0(icmp_ln899_85_fu_5932_p2),
        .I1(icmp_ln899_86_fu_5951_p2),
        .I2(icmp_ln899_84_fu_5913_p2),
        .I3(icmp_ln899_83_fu_5894_p2),
        .O(\add_ln700_82_reg_13160_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_82_reg_13160[2]_i_1 
       (.I0(icmp_ln899_84_fu_5913_p2),
        .I1(icmp_ln899_86_fu_5951_p2),
        .I2(icmp_ln899_83_fu_5894_p2),
        .I3(icmp_ln899_85_fu_5932_p2),
        .O(\add_ln700_82_reg_13160_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_82_reg_13160[2]_i_10 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_82_reg_13160[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_82_reg_13160[2]_i_11 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_82_reg_13160[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_82_reg_13160[2]_i_12 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_82_reg_13160[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_82_reg_13160[2]_i_13 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_82_reg_13160[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_82_reg_13160[2]_i_14 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_82_reg_13160[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_82_reg_13160[2]_i_15 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_82_reg_13160[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_82_reg_13160[2]_i_16 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_82_reg_13160[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_82_reg_13160[2]_i_17 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__0_n_1 ),
        .O(\add_ln700_82_reg_13160[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_82_reg_13160[2]_i_18 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_82_reg_13160[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_82_reg_13160[2]_i_19 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_82_reg_13160[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_82_reg_13160[2]_i_20 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_82_reg_13160[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_82_reg_13160[2]_i_21 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__0_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_82_reg_13160[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_82_reg_13160[2]_i_22 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_82_reg_13160[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_82_reg_13160[2]_i_23 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_82_reg_13160[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_82_reg_13160[2]_i_24 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_82_reg_13160[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_82_reg_13160[2]_i_25 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_82_reg_13160[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_82_reg_13160[2]_i_26 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_82_reg_13160[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_82_reg_13160[2]_i_27 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_82_reg_13160[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_82_reg_13160[2]_i_28 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_82_reg_13160[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_82_reg_13160[2]_i_29 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_82_reg_13160[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_82_reg_13160[2]_i_30 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_82_reg_13160[2]_i_30_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_82_reg_13160[2]_i_31 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_82_reg_13160[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_82_reg_13160[2]_i_32 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_82_reg_13160[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_82_reg_13160[2]_i_33 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_82_reg_13160[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_82_reg_13160[2]_i_34 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_82_reg_13160[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_82_reg_13160[2]_i_35 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_82_reg_13160[2]_i_35_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_82_reg_13160[2]_i_6 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_82_reg_13160[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_82_reg_13160[2]_i_7 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_82_reg_13160[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_82_reg_13160[2]_i_8 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_82_reg_13160[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_82_reg_13160[2]_i_9 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_82_reg_13160[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_82_reg_13160_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_84_fu_5913_p2,\add_ln700_82_reg_13160_reg[2]_i_2_n_2 ,\add_ln700_82_reg_13160_reg[2]_i_2_n_3 ,\add_ln700_82_reg_13160_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_82_reg_13160[2]_i_6_n_1 ,\add_ln700_82_reg_13160[2]_i_7_n_1 ,\add_ln700_82_reg_13160[2]_i_8_n_1 ,\add_ln700_82_reg_13160[2]_i_9_n_1 }),
        .O(\NLW_add_ln700_82_reg_13160_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_82_reg_13160[2]_i_10_n_1 ,\add_ln700_82_reg_13160[2]_i_11_n_1 ,\add_ln700_82_reg_13160[2]_i_12_n_1 ,\add_ln700_82_reg_13160[2]_i_13_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_82_reg_13160_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_86_fu_5951_p2,\add_ln700_82_reg_13160_reg[2]_i_3_n_2 ,\add_ln700_82_reg_13160_reg[2]_i_3_n_3 ,\add_ln700_82_reg_13160_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_82_reg_13160[2]_i_14_n_1 ,\add_ln700_82_reg_13160[2]_i_15_n_1 ,\add_ln700_82_reg_13160[2]_i_16_n_1 ,\add_ln700_82_reg_13160[2]_i_17_n_1 }),
        .O(\NLW_add_ln700_82_reg_13160_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_82_reg_13160[2]_i_18_n_1 ,\add_ln700_82_reg_13160[2]_i_19_n_1 ,\add_ln700_82_reg_13160[2]_i_20_n_1 ,\add_ln700_82_reg_13160[2]_i_21_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_82_reg_13160_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_82_reg_13160_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_83_fu_5894_p2,\add_ln700_82_reg_13160_reg[2]_i_4_n_3 ,\add_ln700_82_reg_13160_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_82_reg_13160[2]_i_22_n_1 ,\add_ln700_82_reg_13160[2]_i_23_n_1 ,\add_ln700_82_reg_13160[2]_i_24_n_1 }),
        .O(\NLW_add_ln700_82_reg_13160_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_82_reg_13160[2]_i_25_n_1 ,\add_ln700_82_reg_13160[2]_i_26_n_1 ,\add_ln700_82_reg_13160[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_82_reg_13160_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_85_fu_5932_p2,\add_ln700_82_reg_13160_reg[2]_i_5_n_2 ,\add_ln700_82_reg_13160_reg[2]_i_5_n_3 ,\add_ln700_82_reg_13160_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_82_reg_13160[2]_i_28_n_1 ,\add_ln700_82_reg_13160[2]_i_29_n_1 ,\add_ln700_82_reg_13160[2]_i_30_n_1 ,\add_ln700_82_reg_13160[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_82_reg_13160_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_82_reg_13160[2]_i_32_n_1 ,\add_ln700_82_reg_13160[2]_i_33_n_1 ,\add_ln700_82_reg_13160[2]_i_34_n_1 ,\add_ln700_82_reg_13160[2]_i_35_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair27" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_86_reg_13165[0]_i_1 
       (.I0(icmp_ln899_87_fu_5970_p2),
        .I1(icmp_ln899_90_fu_6027_p2),
        .I2(icmp_ln899_88_fu_5989_p2),
        .I3(icmp_ln899_89_fu_6008_p2),
        .O(\add_ln700_86_reg_13165_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair27" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_86_reg_13165[1]_i_1 
       (.I0(icmp_ln899_89_fu_6008_p2),
        .I1(icmp_ln899_90_fu_6027_p2),
        .I2(icmp_ln899_88_fu_5989_p2),
        .I3(icmp_ln899_87_fu_5970_p2),
        .O(\add_ln700_86_reg_13165_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_86_reg_13165[2]_i_1 
       (.I0(icmp_ln899_88_fu_5989_p2),
        .I1(icmp_ln899_90_fu_6027_p2),
        .I2(icmp_ln899_87_fu_5970_p2),
        .I3(icmp_ln899_89_fu_6008_p2),
        .O(\add_ln700_86_reg_13165_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_86_reg_13165[2]_i_10 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_86_reg_13165[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_86_reg_13165[2]_i_11 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_86_reg_13165[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_86_reg_13165[2]_i_12 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_86_reg_13165[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_86_reg_13165[2]_i_13 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_86_reg_13165[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_86_reg_13165[2]_i_14 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_86_reg_13165[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_86_reg_13165[2]_i_15 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_86_reg_13165[2]_i_15_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_86_reg_13165[2]_i_16 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_86_reg_13165[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_86_reg_13165[2]_i_17 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep__0_n_1 ),
        .O(\add_ln700_86_reg_13165[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_86_reg_13165[2]_i_18 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_86_reg_13165[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_86_reg_13165[2]_i_19 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_86_reg_13165[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_86_reg_13165[2]_i_20 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_86_reg_13165[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_86_reg_13165[2]_i_21 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep__0_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_86_reg_13165[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_86_reg_13165[2]_i_22 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_86_reg_13165[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_86_reg_13165[2]_i_23 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_86_reg_13165[2]_i_23_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_86_reg_13165[2]_i_24 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_86_reg_13165[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_86_reg_13165[2]_i_25 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_86_reg_13165[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_86_reg_13165[2]_i_26 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_86_reg_13165[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_86_reg_13165[2]_i_27 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_86_reg_13165[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_86_reg_13165[2]_i_28 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_86_reg_13165[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_86_reg_13165[2]_i_29 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_86_reg_13165[2]_i_29_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_86_reg_13165[2]_i_30 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_86_reg_13165[2]_i_30_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_86_reg_13165[2]_i_31 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_86_reg_13165[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_86_reg_13165[2]_i_32 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_86_reg_13165[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_86_reg_13165[2]_i_33 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_86_reg_13165[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_86_reg_13165[2]_i_34 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_86_reg_13165[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_86_reg_13165[2]_i_35 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_86_reg_13165[2]_i_35_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_86_reg_13165[2]_i_6 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_86_reg_13165[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_86_reg_13165[2]_i_7 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_86_reg_13165[2]_i_7_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_86_reg_13165[2]_i_8 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .O(\add_ln700_86_reg_13165[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_86_reg_13165[2]_i_9 
       (.I0(\q0_reg[0]_rep__0_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_86_reg_13165[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_86_reg_13165_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_88_fu_5989_p2,\add_ln700_86_reg_13165_reg[2]_i_2_n_2 ,\add_ln700_86_reg_13165_reg[2]_i_2_n_3 ,\add_ln700_86_reg_13165_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_86_reg_13165[2]_i_6_n_1 ,\add_ln700_86_reg_13165[2]_i_7_n_1 ,\add_ln700_86_reg_13165[2]_i_8_n_1 ,\add_ln700_86_reg_13165[2]_i_9_n_1 }),
        .O(\NLW_add_ln700_86_reg_13165_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_86_reg_13165[2]_i_10_n_1 ,\add_ln700_86_reg_13165[2]_i_11_n_1 ,\add_ln700_86_reg_13165[2]_i_12_n_1 ,\add_ln700_86_reg_13165[2]_i_13_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_86_reg_13165_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_90_fu_6027_p2,\add_ln700_86_reg_13165_reg[2]_i_3_n_2 ,\add_ln700_86_reg_13165_reg[2]_i_3_n_3 ,\add_ln700_86_reg_13165_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_86_reg_13165[2]_i_14_n_1 ,\add_ln700_86_reg_13165[2]_i_15_n_1 ,\add_ln700_86_reg_13165[2]_i_16_n_1 ,\add_ln700_86_reg_13165[2]_i_17_n_1 }),
        .O(\NLW_add_ln700_86_reg_13165_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_86_reg_13165[2]_i_18_n_1 ,\add_ln700_86_reg_13165[2]_i_19_n_1 ,\add_ln700_86_reg_13165[2]_i_20_n_1 ,\add_ln700_86_reg_13165[2]_i_21_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_86_reg_13165_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_86_reg_13165_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_87_fu_5970_p2,\add_ln700_86_reg_13165_reg[2]_i_4_n_3 ,\add_ln700_86_reg_13165_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_86_reg_13165[2]_i_22_n_1 ,\add_ln700_86_reg_13165[2]_i_23_n_1 ,\add_ln700_86_reg_13165[2]_i_24_n_1 }),
        .O(\NLW_add_ln700_86_reg_13165_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_86_reg_13165[2]_i_25_n_1 ,\add_ln700_86_reg_13165[2]_i_26_n_1 ,\add_ln700_86_reg_13165[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_86_reg_13165_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_89_fu_6008_p2,\add_ln700_86_reg_13165_reg[2]_i_5_n_2 ,\add_ln700_86_reg_13165_reg[2]_i_5_n_3 ,\add_ln700_86_reg_13165_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_86_reg_13165[2]_i_28_n_1 ,\add_ln700_86_reg_13165[2]_i_29_n_1 ,\add_ln700_86_reg_13165[2]_i_30_n_1 ,\add_ln700_86_reg_13165[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_86_reg_13165_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_86_reg_13165[2]_i_32_n_1 ,\add_ln700_86_reg_13165[2]_i_33_n_1 ,\add_ln700_86_reg_13165[2]_i_34_n_1 ,\add_ln700_86_reg_13165[2]_i_35_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair35" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_89_reg_13170[0]_i_1 
       (.I0(icmp_ln899_91_fu_6046_p2),
        .I1(icmp_ln899_94_fu_6103_p2),
        .I2(icmp_ln899_92_fu_6065_p2),
        .I3(icmp_ln899_93_fu_6084_p2),
        .O(\add_ln700_89_reg_13170_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair35" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_89_reg_13170[1]_i_1 
       (.I0(icmp_ln899_93_fu_6084_p2),
        .I1(icmp_ln899_94_fu_6103_p2),
        .I2(icmp_ln899_92_fu_6065_p2),
        .I3(icmp_ln899_91_fu_6046_p2),
        .O(\add_ln700_89_reg_13170_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_89_reg_13170[2]_i_1 
       (.I0(icmp_ln899_92_fu_6065_p2),
        .I1(icmp_ln899_94_fu_6103_p2),
        .I2(icmp_ln899_91_fu_6046_p2),
        .I3(icmp_ln899_93_fu_6084_p2),
        .O(\add_ln700_89_reg_13170_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_89_reg_13170[2]_i_10 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_89_reg_13170[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_89_reg_13170[2]_i_11 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_89_reg_13170[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_89_reg_13170[2]_i_12 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I1(\q0_reg[0]_rep_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_89_reg_13170[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_89_reg_13170[2]_i_13 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_89_reg_13170[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_89_reg_13170[2]_i_14 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_89_reg_13170[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_89_reg_13170[2]_i_15 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_89_reg_13170[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_89_reg_13170[2]_i_16 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\q0_reg[0]_rep_n_1 ),
        .O(\add_ln700_89_reg_13170[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_89_reg_13170[2]_i_17 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep_n_1 ),
        .O(\add_ln700_89_reg_13170[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_89_reg_13170[2]_i_18 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_89_reg_13170[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_89_reg_13170[2]_i_19 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_89_reg_13170[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_89_reg_13170[2]_i_20 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I1(\q0_reg[0]_rep_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_89_reg_13170[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_89_reg_13170[2]_i_21 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_89_reg_13170[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_89_reg_13170[2]_i_22 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_89_reg_13170[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_89_reg_13170[2]_i_23 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_89_reg_13170[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_89_reg_13170[2]_i_24 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\q0_reg[0]_rep_n_1 ),
        .O(\add_ln700_89_reg_13170[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_89_reg_13170[2]_i_25 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_89_reg_13170[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_89_reg_13170[2]_i_26 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_89_reg_13170[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_89_reg_13170[2]_i_27 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I1(\q0_reg[0]_rep_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_89_reg_13170[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_89_reg_13170[2]_i_28 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_89_reg_13170[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_89_reg_13170[2]_i_29 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_89_reg_13170[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_89_reg_13170[2]_i_30 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\q0_reg[0]_rep_n_1 ),
        .O(\add_ln700_89_reg_13170[2]_i_30_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_89_reg_13170[2]_i_31 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_89_reg_13170[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_89_reg_13170[2]_i_32 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_89_reg_13170[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_89_reg_13170[2]_i_33 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_89_reg_13170[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_89_reg_13170[2]_i_34 
       (.I0(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I1(\q0_reg[0]_rep_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_89_reg_13170[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_89_reg_13170[2]_i_35 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_89_reg_13170[2]_i_35_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_89_reg_13170[2]_i_6 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [7]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [6]),
        .O(\add_ln700_89_reg_13170[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_89_reg_13170[2]_i_7 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_89_reg_13170[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_89_reg_13170[2]_i_8 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [3]),
        .I2(\q0_reg[0]_rep_n_1 ),
        .O(\add_ln700_89_reg_13170[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_89_reg_13170[2]_i_9 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_89_reg_13170[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_89_reg_13170_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_92_fu_6065_p2,\add_ln700_89_reg_13170_reg[2]_i_2_n_2 ,\add_ln700_89_reg_13170_reg[2]_i_2_n_3 ,\add_ln700_89_reg_13170_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_89_reg_13170[2]_i_6_n_1 ,\add_ln700_89_reg_13170[2]_i_7_n_1 ,\add_ln700_89_reg_13170[2]_i_8_n_1 ,\add_ln700_89_reg_13170[2]_i_9_n_1 }),
        .O(\NLW_add_ln700_89_reg_13170_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_89_reg_13170[2]_i_10_n_1 ,\add_ln700_89_reg_13170[2]_i_11_n_1 ,\add_ln700_89_reg_13170[2]_i_12_n_1 ,\add_ln700_89_reg_13170[2]_i_13_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_89_reg_13170_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_94_fu_6103_p2,\add_ln700_89_reg_13170_reg[2]_i_3_n_2 ,\add_ln700_89_reg_13170_reg[2]_i_3_n_3 ,\add_ln700_89_reg_13170_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_89_reg_13170[2]_i_14_n_1 ,\add_ln700_89_reg_13170[2]_i_15_n_1 ,\add_ln700_89_reg_13170[2]_i_16_n_1 ,\add_ln700_89_reg_13170[2]_i_17_n_1 }),
        .O(\NLW_add_ln700_89_reg_13170_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_89_reg_13170[2]_i_18_n_1 ,\add_ln700_89_reg_13170[2]_i_19_n_1 ,\add_ln700_89_reg_13170[2]_i_20_n_1 ,\add_ln700_89_reg_13170[2]_i_21_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_89_reg_13170_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_89_reg_13170_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_91_fu_6046_p2,\add_ln700_89_reg_13170_reg[2]_i_4_n_3 ,\add_ln700_89_reg_13170_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_89_reg_13170[2]_i_22_n_1 ,\add_ln700_89_reg_13170[2]_i_23_n_1 ,\add_ln700_89_reg_13170[2]_i_24_n_1 }),
        .O(\NLW_add_ln700_89_reg_13170_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_89_reg_13170[2]_i_25_n_1 ,\add_ln700_89_reg_13170[2]_i_26_n_1 ,\add_ln700_89_reg_13170[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_89_reg_13170_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_93_fu_6084_p2,\add_ln700_89_reg_13170_reg[2]_i_5_n_2 ,\add_ln700_89_reg_13170_reg[2]_i_5_n_3 ,\add_ln700_89_reg_13170_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_89_reg_13170[2]_i_28_n_1 ,\add_ln700_89_reg_13170[2]_i_29_n_1 ,\add_ln700_89_reg_13170[2]_i_30_n_1 ,\add_ln700_89_reg_13170[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_89_reg_13170_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_89_reg_13170[2]_i_32_n_1 ,\add_ln700_89_reg_13170[2]_i_33_n_1 ,\add_ln700_89_reg_13170[2]_i_34_n_1 ,\add_ln700_89_reg_13170[2]_i_35_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair2" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_8_reg_13065[0]_i_1 
       (.I0(icmp_ln899_7_fu_4338_p2),
        .I1(icmp_ln899_10_fu_4395_p2),
        .I2(icmp_ln899_8_fu_4357_p2),
        .I3(icmp_ln899_9_fu_4376_p2),
        .O(\add_ln700_8_reg_13065_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair2" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_8_reg_13065[1]_i_1 
       (.I0(icmp_ln899_9_fu_4376_p2),
        .I1(icmp_ln899_10_fu_4395_p2),
        .I2(icmp_ln899_8_fu_4357_p2),
        .I3(icmp_ln899_7_fu_4338_p2),
        .O(\add_ln700_8_reg_13065_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_8_reg_13065[2]_i_1 
       (.I0(icmp_ln899_8_fu_4357_p2),
        .I1(icmp_ln899_10_fu_4395_p2),
        .I2(icmp_ln899_7_fu_4338_p2),
        .I3(icmp_ln899_9_fu_4376_p2),
        .O(\add_ln700_8_reg_13065_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_8_reg_13065[2]_i_10 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_8_reg_13065[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_8_reg_13065[2]_i_11 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_8_reg_13065[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_8_reg_13065[2]_i_12 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_8_reg_13065[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_8_reg_13065[2]_i_13 
       (.I0(\add_ln700_4_reg_13060_reg[2] ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\q0_reg[0]_rep__3_n_1 ),
        .O(\add_ln700_8_reg_13065[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_8_reg_13065[2]_i_16 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_8_reg_13065[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_8_reg_13065[2]_i_17 
       (.I0(\icmp_ln899_1_reg_13050_reg[0] ),
        .I1(\q0_reg[0]_rep__3_n_1 ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_8_reg_13065[2]_i_17_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_8_reg_13065[2]_i_18 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_8_reg_13065[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_8_reg_13065[2]_i_21 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_8_reg_13065[2]_i_21_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_8_reg_13065[2]_i_22 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_8_reg_13065[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_8_reg_13065[2]_i_23 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_8_reg_13065[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_8_reg_13065[2]_i_26 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .I2(\add_ln700_4_reg_13060_reg[0]_0 ),
        .O(\add_ln700_8_reg_13065[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_8_reg_13065[2]_i_27 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\icmp_ln899_1_reg_13050_reg[0] ),
        .I2(\add_ln700_4_reg_13060_reg[2] ),
        .O(\add_ln700_8_reg_13065[2]_i_27_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_8_reg_13065[2]_i_6 
       (.I0(\q0_reg[2]_rep__0_n_1 ),
        .I1(\add_ln700_150_reg_13245_reg[2]_i_2_0 ),
        .O(\add_ln700_8_reg_13065[2]_i_6_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_8_reg_13065[2]_i_7 
       (.I0(\q0_reg[0]_rep__3_n_1 ),
        .I1(\add_ln700_4_reg_13060_reg[2] ),
        .I2(\icmp_ln899_1_reg_13050_reg[0] ),
        .O(\add_ln700_8_reg_13065[2]_i_7_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_8_reg_13065_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_8_fu_4357_p2,\add_ln700_8_reg_13065_reg[2]_i_2_n_2 ,\add_ln700_8_reg_13065_reg[2]_i_2_n_3 ,\add_ln700_8_reg_13065_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_8_reg_13065[2]_i_6_n_1 ,\add_ln700_8_reg_13065[2]_i_7_n_1 }),
        .O(\NLW_add_ln700_8_reg_13065_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({S,\add_ln700_8_reg_13065[2]_i_10_n_1 ,\add_ln700_8_reg_13065[2]_i_11_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_8_reg_13065_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_10_fu_4395_p2,\add_ln700_8_reg_13065_reg[2]_i_3_n_2 ,\add_ln700_8_reg_13065_reg[2]_i_3_n_3 ,\add_ln700_8_reg_13065_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_8_reg_13065[2]_i_12_n_1 ,\add_ln700_8_reg_13065[2]_i_13_n_1 }),
        .O(\NLW_add_ln700_8_reg_13065_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_8_reg_13065_reg[2] ,\add_ln700_8_reg_13065[2]_i_16_n_1 ,\add_ln700_8_reg_13065[2]_i_17_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_8_reg_13065_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_8_reg_13065_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_7_fu_4338_p2,\add_ln700_8_reg_13065_reg[2]_i_4_n_3 ,\add_ln700_8_reg_13065_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,\add_ln700_8_reg_13065[2]_i_18_n_1 }),
        .O(\NLW_add_ln700_8_reg_13065_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_8_reg_13065_reg[2]_0 ,\add_ln700_8_reg_13065[2]_i_21_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_8_reg_13065_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_9_fu_4376_p2,\add_ln700_8_reg_13065_reg[2]_i_5_n_2 ,\add_ln700_8_reg_13065_reg[2]_i_5_n_3 ,\add_ln700_8_reg_13065_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_8_reg_13065[2]_i_22_n_1 ,\add_ln700_8_reg_13065[2]_i_23_n_1 }),
        .O(\NLW_add_ln700_8_reg_13065_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_8_reg_13065_reg[2]_1 ,\add_ln700_8_reg_13065[2]_i_26_n_1 ,\add_ln700_8_reg_13065[2]_i_27_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair56" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_95_reg_13175[0]_i_1 
       (.I0(icmp_ln899_95_fu_6126_p2),
        .I1(icmp_ln899_98_fu_6195_p2),
        .I2(icmp_ln899_96_fu_6149_p2),
        .I3(icmp_ln899_97_fu_6172_p2),
        .O(\add_ln700_95_reg_13175_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair56" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_95_reg_13175[1]_i_1 
       (.I0(icmp_ln899_97_fu_6172_p2),
        .I1(icmp_ln899_98_fu_6195_p2),
        .I2(icmp_ln899_96_fu_6149_p2),
        .I3(icmp_ln899_95_fu_6126_p2),
        .O(\add_ln700_95_reg_13175_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_95_reg_13175[2]_i_1 
       (.I0(icmp_ln899_96_fu_6149_p2),
        .I1(icmp_ln899_98_fu_6195_p2),
        .I2(icmp_ln899_95_fu_6126_p2),
        .I3(icmp_ln899_97_fu_6172_p2),
        .O(\add_ln700_95_reg_13175_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_95_reg_13175[2]_i_10 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_95_reg_13175[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_95_reg_13175[2]_i_12 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_95_reg_13175[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_95_reg_13175[2]_i_13 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_95_reg_13175[2]_i_13_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_95_reg_13175[2]_i_14 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_95_reg_13175[2]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_95_reg_13175[2]_i_15 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep_n_1 ),
        .O(\add_ln700_95_reg_13175[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_95_reg_13175[2]_i_16 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_95_reg_13175[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_95_reg_13175[2]_i_17 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_95_reg_13175[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_95_reg_13175[2]_i_19 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_95_reg_13175[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_95_reg_13175[2]_i_20 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_95_reg_13175[2]_i_20_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_95_reg_13175[2]_i_21 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_95_reg_13175[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_95_reg_13175[2]_i_22 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_95_reg_13175[2]_i_22_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_95_reg_13175[2]_i_23 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_95_reg_13175[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_95_reg_13175[2]_i_24 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_95_reg_13175[2]_i_24_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_95_reg_13175[2]_i_25 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_95_reg_13175[2]_i_25_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_95_reg_13175[2]_i_26 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_95_reg_13175[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_95_reg_13175[2]_i_27 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_95_reg_13175[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_95_reg_13175[2]_i_28 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_95_reg_13175[2]_i_28_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_95_reg_13175[2]_i_30 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_95_reg_13175[2]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_95_reg_13175[2]_i_6 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_95_reg_13175[2]_i_6_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_95_reg_13175[2]_i_7 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_95_reg_13175[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_95_reg_13175[2]_i_8 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_95_reg_13175[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_95_reg_13175[2]_i_9 
       (.I0(\q0_reg[2]_rep__3_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_95_reg_13175[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_95_reg_13175_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_96_fu_6149_p2,\add_ln700_95_reg_13175_reg[2]_i_2_n_2 ,\add_ln700_95_reg_13175_reg[2]_i_2_n_3 ,\add_ln700_95_reg_13175_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_95_reg_13175[2]_i_6_n_1 ,\add_ln700_95_reg_13175[2]_i_7_n_1 ,1'b0,\add_ln700_95_reg_13175[2]_i_8_n_1 }),
        .O(\NLW_add_ln700_95_reg_13175_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_95_reg_13175[2]_i_9_n_1 ,\add_ln700_95_reg_13175[2]_i_10_n_1 ,\add_ln700_95_reg_13175_reg[2] ,\add_ln700_95_reg_13175[2]_i_12_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_95_reg_13175_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_98_fu_6195_p2,\add_ln700_95_reg_13175_reg[2]_i_3_n_2 ,\add_ln700_95_reg_13175_reg[2]_i_3_n_3 ,\add_ln700_95_reg_13175_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_95_reg_13175[2]_i_13_n_1 ,\add_ln700_95_reg_13175[2]_i_14_n_1 ,1'b0,\add_ln700_95_reg_13175[2]_i_15_n_1 }),
        .O(\NLW_add_ln700_95_reg_13175_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_95_reg_13175[2]_i_16_n_1 ,\add_ln700_95_reg_13175[2]_i_17_n_1 ,\add_ln700_95_reg_13175_reg[2]_0 ,\add_ln700_95_reg_13175[2]_i_19_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_95_reg_13175_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_95_reg_13175_reg[2]_i_4_CO_UNCONNECTED [3:2],icmp_ln899_95_fu_6126_p2,\add_ln700_95_reg_13175_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_95_reg_13175[2]_i_20_n_1 ,\add_ln700_95_reg_13175[2]_i_21_n_1 }),
        .O(\NLW_add_ln700_95_reg_13175_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,1'b0,\add_ln700_95_reg_13175[2]_i_22_n_1 ,\add_ln700_95_reg_13175[2]_i_23_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_95_reg_13175_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_97_fu_6172_p2,\add_ln700_95_reg_13175_reg[2]_i_5_n_2 ,\add_ln700_95_reg_13175_reg[2]_i_5_n_3 ,\add_ln700_95_reg_13175_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_95_reg_13175[2]_i_24_n_1 ,\add_ln700_95_reg_13175[2]_i_25_n_1 ,1'b0,\add_ln700_95_reg_13175[2]_i_26_n_1 }),
        .O(\NLW_add_ln700_95_reg_13175_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_95_reg_13175[2]_i_27_n_1 ,\add_ln700_95_reg_13175[2]_i_28_n_1 ,\add_ln700_95_reg_13175_reg[2]_1 ,\add_ln700_95_reg_13175[2]_i_30_n_1 }));
  (* SOFT_HLUTNM = "soft_lutpair31" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_98_reg_13180[0]_i_1 
       (.I0(icmp_ln899_99_fu_6218_p2),
        .I1(icmp_ln899_102_fu_6287_p2),
        .I2(icmp_ln899_100_fu_6241_p2),
        .I3(icmp_ln899_101_fu_6264_p2),
        .O(\add_ln700_98_reg_13180_reg[2]_i_5_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair31" *) 
  LUT4 #(
    .INIT(16'h177E)) 
    \add_ln700_98_reg_13180[1]_i_1 
       (.I0(icmp_ln899_101_fu_6264_p2),
        .I1(icmp_ln899_102_fu_6287_p2),
        .I2(icmp_ln899_100_fu_6241_p2),
        .I3(icmp_ln899_99_fu_6218_p2),
        .O(\add_ln700_98_reg_13180_reg[2]_i_5_0 [1]));
  LUT4 #(
    .INIT(16'h0001)) 
    \add_ln700_98_reg_13180[2]_i_1 
       (.I0(icmp_ln899_100_fu_6241_p2),
        .I1(icmp_ln899_102_fu_6287_p2),
        .I2(icmp_ln899_99_fu_6218_p2),
        .I3(icmp_ln899_101_fu_6264_p2),
        .O(\add_ln700_98_reg_13180_reg[2]_i_5_0 [2]));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_98_reg_13180[2]_i_10 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_98_reg_13180[2]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_98_reg_13180[2]_i_11 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_98_reg_13180[2]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_98_reg_13180[2]_i_12 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_98_reg_13180[2]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_98_reg_13180[2]_i_13 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_98_reg_13180[2]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_98_reg_13180[2]_i_14 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_98_reg_13180[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_98_reg_13180[2]_i_15 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_98_reg_13180[2]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_98_reg_13180[2]_i_16 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_98_reg_13180[2]_i_16_n_1 ));
  LUT3 #(
    .INIT(8'h70)) 
    \add_ln700_98_reg_13180[2]_i_17 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\q0_reg[0]_rep_n_1 ),
        .O(\add_ln700_98_reg_13180[2]_i_17_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_98_reg_13180[2]_i_18 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_98_reg_13180[2]_i_18_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_98_reg_13180[2]_i_19 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_98_reg_13180[2]_i_19_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_98_reg_13180[2]_i_20 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_98_reg_13180[2]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'h81)) 
    \add_ln700_98_reg_13180[2]_i_21 
       (.I0(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I1(\q0_reg[0]_rep_n_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_98_reg_13180[2]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_98_reg_13180[2]_i_22 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_98_reg_13180[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_98_reg_13180[2]_i_23 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_98_reg_13180[2]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_98_reg_13180[2]_i_24 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_98_reg_13180[2]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_98_reg_13180[2]_i_25 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_98_reg_13180[2]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_98_reg_13180[2]_i_26 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_98_reg_13180[2]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_98_reg_13180[2]_i_27 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_98_reg_13180[2]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_98_reg_13180[2]_i_28 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_98_reg_13180[2]_i_28_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_98_reg_13180[2]_i_29 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_98_reg_13180[2]_i_29_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_98_reg_13180[2]_i_30 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_98_reg_13180[2]_i_30_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_98_reg_13180[2]_i_31 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_98_reg_13180[2]_i_31_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_98_reg_13180[2]_i_32 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_98_reg_13180[2]_i_32_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_98_reg_13180[2]_i_33 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [4]),
        .I2(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_98_reg_13180[2]_i_33_n_1 ));
  LUT3 #(
    .INIT(8'h21)) 
    \add_ln700_98_reg_13180[2]_i_34 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_98_reg_13180[2]_i_34_n_1 ));
  LUT3 #(
    .INIT(8'h09)) 
    \add_ln700_98_reg_13180[2]_i_35 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .O(\add_ln700_98_reg_13180[2]_i_35_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_98_reg_13180[2]_i_6 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_64_reg_13135_reg[0]_0 ),
        .I2(\add_ln700_64_reg_13135_reg[0] ),
        .O(\add_ln700_98_reg_13180[2]_i_6_n_1 ));
  LUT2 #(
    .INIT(4'h2)) 
    \add_ln700_98_reg_13180[2]_i_7 
       (.I0(\q0_reg[2]_rep__4_n_1 ),
        .I1(\add_ln700_105_reg_13190_reg[2]_i_2_0 [5]),
        .O(\add_ln700_98_reg_13180[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_98_reg_13180[2]_i_8 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_98_reg_13180_reg[2]_i_2_0 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_2 ),
        .O(\add_ln700_98_reg_13180[2]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h02)) 
    \add_ln700_98_reg_13180[2]_i_9 
       (.I0(\q0_reg[0]_rep_n_1 ),
        .I1(\add_ln700_74_reg_13150_reg[2]_i_2_1 ),
        .I2(\add_ln700_74_reg_13150_reg[2]_i_2_0 ),
        .O(\add_ln700_98_reg_13180[2]_i_9_n_1 ));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_98_reg_13180_reg[2]_i_2 
       (.CI(1'b0),
        .CO({icmp_ln899_100_fu_6241_p2,\add_ln700_98_reg_13180_reg[2]_i_2_n_2 ,\add_ln700_98_reg_13180_reg[2]_i_2_n_3 ,\add_ln700_98_reg_13180_reg[2]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_98_reg_13180[2]_i_6_n_1 ,\add_ln700_98_reg_13180[2]_i_7_n_1 ,\add_ln700_98_reg_13180[2]_i_8_n_1 ,\add_ln700_98_reg_13180[2]_i_9_n_1 }),
        .O(\NLW_add_ln700_98_reg_13180_reg[2]_i_2_O_UNCONNECTED [3:0]),
        .S({\add_ln700_98_reg_13180[2]_i_10_n_1 ,\add_ln700_98_reg_13180[2]_i_11_n_1 ,\add_ln700_98_reg_13180[2]_i_12_n_1 ,\add_ln700_98_reg_13180[2]_i_13_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_98_reg_13180_reg[2]_i_3 
       (.CI(1'b0),
        .CO({icmp_ln899_102_fu_6287_p2,\add_ln700_98_reg_13180_reg[2]_i_3_n_2 ,\add_ln700_98_reg_13180_reg[2]_i_3_n_3 ,\add_ln700_98_reg_13180_reg[2]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_98_reg_13180[2]_i_14_n_1 ,\add_ln700_98_reg_13180[2]_i_15_n_1 ,\add_ln700_98_reg_13180[2]_i_16_n_1 ,\add_ln700_98_reg_13180[2]_i_17_n_1 }),
        .O(\NLW_add_ln700_98_reg_13180_reg[2]_i_3_O_UNCONNECTED [3:0]),
        .S({\add_ln700_98_reg_13180[2]_i_18_n_1 ,\add_ln700_98_reg_13180[2]_i_19_n_1 ,\add_ln700_98_reg_13180[2]_i_20_n_1 ,\add_ln700_98_reg_13180[2]_i_21_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_98_reg_13180_reg[2]_i_4 
       (.CI(1'b0),
        .CO({\NLW_add_ln700_98_reg_13180_reg[2]_i_4_CO_UNCONNECTED [3],icmp_ln899_99_fu_6218_p2,\add_ln700_98_reg_13180_reg[2]_i_4_n_3 ,\add_ln700_98_reg_13180_reg[2]_i_4_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\add_ln700_98_reg_13180[2]_i_22_n_1 ,\add_ln700_98_reg_13180[2]_i_23_n_1 ,\add_ln700_98_reg_13180[2]_i_24_n_1 }),
        .O(\NLW_add_ln700_98_reg_13180_reg[2]_i_4_O_UNCONNECTED [3:0]),
        .S({1'b0,\add_ln700_98_reg_13180[2]_i_25_n_1 ,\add_ln700_98_reg_13180[2]_i_26_n_1 ,\add_ln700_98_reg_13180[2]_i_27_n_1 }));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY4 \add_ln700_98_reg_13180_reg[2]_i_5 
       (.CI(1'b0),
        .CO({icmp_ln899_101_fu_6264_p2,\add_ln700_98_reg_13180_reg[2]_i_5_n_2 ,\add_ln700_98_reg_13180_reg[2]_i_5_n_3 ,\add_ln700_98_reg_13180_reg[2]_i_5_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_98_reg_13180[2]_i_28_n_1 ,\add_ln700_98_reg_13180[2]_i_29_n_1 ,\add_ln700_98_reg_13180[2]_i_30_n_1 ,\add_ln700_98_reg_13180[2]_i_31_n_1 }),
        .O(\NLW_add_ln700_98_reg_13180_reg[2]_i_5_O_UNCONNECTED [3:0]),
        .S({\add_ln700_98_reg_13180[2]_i_32_n_1 ,\add_ln700_98_reg_13180[2]_i_33_n_1 ,\add_ln700_98_reg_13180[2]_i_34_n_1 ,\add_ln700_98_reg_13180[2]_i_35_n_1 }));
  LUT3 #(
    .INIT(8'h04)) 
    \icmp_ln899_1_reg_13050[0]_i_1 
       (.I0(\icmp_ln899_1_reg_13050_reg[0] ),
        .I1(\q0_reg[2]_rep__0_n_1 ),
        .I2(\icmp_ln899_1_reg_13050_reg[0]_0 ),
        .O(icmp_ln899_1_fu_4232_p2));
  LUT3 #(
    .INIT(8'h08)) 
    \q0[0]_i_1 
       (.I0(ap_enable_reg_pp0_iter0),
        .I1(Q),
        .I2(ap_block_pp0_stage0_11001),
        .O(ap_enable_reg_pp0_iter0_reg));
  LUT2 #(
    .INIT(4'h7)) 
    \q0[0]_i_1__0 
       (.I0(out[0]),
        .I1(out[1]),
        .O(\q0[0]_i_1__0_n_1 ));
  LUT4 #(
    .INIT(16'hFF04)) 
    \q0[0]_i_2 
       (.I0(icmp_ln265_fu_3928_p2),
        .I1(ap_enable_reg_pp0_iter0),
        .I2(\q0_reg[0]_rep__3_0 ),
        .I3(\q0[0]_i_3_n_1 ),
        .O(ap_block_pp0_stage0_11001));
  LUT5 #(
    .INIT(32'h40444444)) 
    \q0[0]_i_3 
       (.I0(icmp_ln265_reg_11497_pp0_iter2_reg),
        .I1(\q0[0]_i_2_0 ),
        .I2(\q0[0]_i_2_1 ),
        .I3(ap_rst_n),
        .I4(\q0[0]_i_2_2 ),
        .O(\q0[0]_i_3_n_1 ));
  LUT2 #(
    .INIT(4'h7)) 
    \q0[0]_rep_i_1 
       (.I0(out[0]),
        .I1(out[1]),
        .O(\q0[0]_rep_i_1_n_1 ));
  LUT2 #(
    .INIT(4'h7)) 
    \q0[0]_rep_i_1__0 
       (.I0(out[0]),
        .I1(out[1]),
        .O(\q0[0]_rep_i_1__0_n_1 ));
  LUT2 #(
    .INIT(4'h7)) 
    \q0[0]_rep_i_1__1 
       (.I0(out[0]),
        .I1(out[1]),
        .O(\q0[0]_rep_i_1__1_n_1 ));
  LUT2 #(
    .INIT(4'h7)) 
    \q0[0]_rep_i_1__2 
       (.I0(out[0]),
        .I1(out[1]),
        .O(\q0[0]_rep_i_1__2_n_1 ));
  LUT2 #(
    .INIT(4'h7)) 
    \q0[0]_rep_i_1__3 
       (.I0(out[0]),
        .I1(out[1]),
        .O(\q0[0]_rep_i_1__3_n_1 ));
  LUT3 #(
    .INIT(8'h04)) 
    \q0[2]_i_1 
       (.I0(\ap_CS_fsm_reg[1] ),
        .I1(ap_enable_reg_pp0_iter0),
        .I2(out[1]),
        .O(\q0[2]_i_1_n_1 ));
  LUT1 #(
    .INIT(2'h1)) 
    \q0[2]_i_2 
       (.I0(out[0]),
        .O(nf_fu_4199_p2));
  LUT1 #(
    .INIT(2'h1)) 
    \q0[2]_rep_i_1 
       (.I0(out[0]),
        .O(\q0[2]_rep_i_1_n_1 ));
  LUT1 #(
    .INIT(2'h1)) 
    \q0[2]_rep_i_1__0 
       (.I0(out[0]),
        .O(\q0[2]_rep_i_1__0_n_1 ));
  LUT1 #(
    .INIT(2'h1)) 
    \q0[2]_rep_i_1__1 
       (.I0(out[0]),
        .O(\q0[2]_rep_i_1__1_n_1 ));
  LUT1 #(
    .INIT(2'h1)) 
    \q0[2]_rep_i_1__2 
       (.I0(out[0]),
        .O(\q0[2]_rep_i_1__2_n_1 ));
  LUT1 #(
    .INIT(2'h1)) 
    \q0[2]_rep_i_1__3 
       (.I0(out[0]),
        .O(\q0[2]_rep_i_1__3_n_1 ));
  LUT1 #(
    .INIT(2'h1)) 
    \q0[2]_rep_i_1__4 
       (.I0(out[0]),
        .O(\q0[2]_rep_i_1__4_n_1 ));
  (* ORIG_CELL_NAME = "q0_reg[0]" *) 
  FDRE \q0_reg[0] 
       (.C(ap_clk),
        .CE(ap_enable_reg_pp0_iter0_reg),
        .D(\q0[0]_i_1__0_n_1 ),
        .Q(\q0_reg_n_1_[0] ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "q0_reg[0]" *) 
  FDRE \q0_reg[0]_rep 
       (.C(ap_clk),
        .CE(ap_enable_reg_pp0_iter0_reg),
        .D(\q0[0]_rep_i_1_n_1 ),
        .Q(\q0_reg[0]_rep_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "q0_reg[0]" *) 
  FDRE \q0_reg[0]_rep__0 
       (.C(ap_clk),
        .CE(ap_enable_reg_pp0_iter0_reg),
        .D(\q0[0]_rep_i_1__0_n_1 ),
        .Q(\q0_reg[0]_rep__0_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "q0_reg[0]" *) 
  FDRE \q0_reg[0]_rep__1 
       (.C(ap_clk),
        .CE(ap_enable_reg_pp0_iter0_reg),
        .D(\q0[0]_rep_i_1__1_n_1 ),
        .Q(\q0_reg[0]_rep__1_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "q0_reg[0]" *) 
  FDRE \q0_reg[0]_rep__2 
       (.C(ap_clk),
        .CE(ap_enable_reg_pp0_iter0_reg),
        .D(\q0[0]_rep_i_1__2_n_1 ),
        .Q(\q0_reg[0]_rep__2_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "q0_reg[0]" *) 
  FDRE \q0_reg[0]_rep__3 
       (.C(ap_clk),
        .CE(ap_enable_reg_pp0_iter0_reg),
        .D(\q0[0]_rep_i_1__3_n_1 ),
        .Q(\q0_reg[0]_rep__3_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "q0_reg[2]" *) 
  FDSE \q0_reg[2] 
       (.C(ap_clk),
        .CE(ap_enable_reg_pp0_iter0_reg),
        .D(nf_fu_4199_p2),
        .Q(\q0_reg_n_1_[2] ),
        .S(\q0[2]_i_1_n_1 ));
  (* ORIG_CELL_NAME = "q0_reg[2]" *) 
  FDSE \q0_reg[2]_rep 
       (.C(ap_clk),
        .CE(ap_enable_reg_pp0_iter0_reg),
        .D(\q0[2]_rep_i_1_n_1 ),
        .Q(\q0_reg[2]_rep_n_1 ),
        .S(\q0[2]_i_1_n_1 ));
  (* ORIG_CELL_NAME = "q0_reg[2]" *) 
  FDSE \q0_reg[2]_rep__0 
       (.C(ap_clk),
        .CE(ap_enable_reg_pp0_iter0_reg),
        .D(\q0[2]_rep_i_1__0_n_1 ),
        .Q(\q0_reg[2]_rep__0_n_1 ),
        .S(\q0[2]_i_1_n_1 ));
  (* ORIG_CELL_NAME = "q0_reg[2]" *) 
  FDSE \q0_reg[2]_rep__1 
       (.C(ap_clk),
        .CE(ap_enable_reg_pp0_iter0_reg),
        .D(\q0[2]_rep_i_1__1_n_1 ),
        .Q(\q0_reg[2]_rep__1_n_1 ),
        .S(\q0[2]_i_1_n_1 ));
  (* ORIG_CELL_NAME = "q0_reg[2]" *) 
  FDSE \q0_reg[2]_rep__2 
       (.C(ap_clk),
        .CE(ap_enable_reg_pp0_iter0_reg),
        .D(\q0[2]_rep_i_1__2_n_1 ),
        .Q(\q0_reg[2]_rep__2_n_1 ),
        .S(\q0[2]_i_1_n_1 ));
  (* ORIG_CELL_NAME = "q0_reg[2]" *) 
  FDSE \q0_reg[2]_rep__3 
       (.C(ap_clk),
        .CE(ap_enable_reg_pp0_iter0_reg),
        .D(\q0[2]_rep_i_1__3_n_1 ),
        .Q(\q0_reg[2]_rep__3_n_1 ),
        .S(\q0[2]_i_1_n_1 ));
  (* ORIG_CELL_NAME = "q0_reg[2]" *) 
  FDSE \q0_reg[2]_rep__4 
       (.C(ap_clk),
        .CE(ap_enable_reg_pp0_iter0_reg),
        .D(\q0[2]_rep_i_1__4_n_1 ),
        .Q(\q0_reg[2]_rep__4_n_1 ),
        .S(\q0[2]_i_1_n_1 ));
  LUT2 #(
    .INIT(4'hB)) 
    \tmp_V_1_reg_11506[7]_i_2 
       (.I0(ap_block_pp0_stage0_11001),
        .I1(Q),
        .O(\ap_CS_fsm_reg[1] ));
  LUT3 #(
    .INIT(8'h80)) 
    \tmp_V_1_reg_11506[7]_i_3 
       (.I0(\tmp_V_1_reg_11506[7]_i_4_n_1 ),
        .I1(\tmp_V_1_reg_11506[7]_i_5_n_1 ),
        .I2(\tmp_V_1_reg_11506[7]_i_6_n_1 ),
        .O(icmp_ln265_fu_3928_p2));
  LUT6 #(
    .INIT(64'h0000000000000023)) 
    \tmp_V_1_reg_11506[7]_i_4 
       (.I0(i_0_reg_3917_reg[4]),
        .I1(i_0_reg_3917_reg[5]),
        .I2(i_0_reg_3917_reg[3]),
        .I3(i_0_reg_3917_reg[0]),
        .I4(i_0_reg_3917_reg[1]),
        .I5(i_0_reg_3917_reg[2]),
        .O(\tmp_V_1_reg_11506[7]_i_4_n_1 ));
  LUT6 #(
    .INIT(64'h00002A0000002A2A)) 
    \tmp_V_1_reg_11506[7]_i_5 
       (.I0(i_0_reg_3917_reg[11]),
        .I1(i_0_reg_3917_reg[10]),
        .I2(i_0_reg_3917_reg[9]),
        .I3(i_0_reg_3917_reg[7]),
        .I4(i_0_reg_3917_reg[8]),
        .I5(i_0_reg_3917_reg[6]),
        .O(\tmp_V_1_reg_11506[7]_i_5_n_1 ));
  LUT6 #(
    .INIT(64'h0001000000000000)) 
    \tmp_V_1_reg_11506[7]_i_6 
       (.I0(i_0_reg_3917_reg[4]),
        .I1(i_0_reg_3917_reg[5]),
        .I2(i_0_reg_3917_reg[7]),
        .I3(i_0_reg_3917_reg[8]),
        .I4(i_0_reg_3917_reg[11]),
        .I5(i_0_reg_3917_reg[10]),
        .O(\tmp_V_1_reg_11506[7]_i_6_n_1 ));
endmodule

(* ORIG_REF_NAME = "Thresholding_Batch_0_Thresholding_Batch" *) 
module StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_Thresholding_Batch_0_Thresholding_Batch
   (D,
    \ireg_reg[8] ,
    grp_Thresholding_Batch_fu_542_out_V_V_TVALID,
    \ap_CS_fsm_reg[1]_0 ,
    out_V_V_TDATA,
    grp_Thresholding_Batch_fu_542_in_V_V_TREADY,
    Q,
    ap_NS_fsm10_out,
    grp_Thresholding_Batch_fu_542_ap_start_reg,
    \odata_reg[8] ,
    \q0_reg[0]_rep__3 ,
    ap_clk,
    SR,
    ap_rst_n);
  output [1:0]D;
  output [0:0]\ireg_reg[8] ;
  output grp_Thresholding_Batch_fu_542_out_V_V_TVALID;
  output \ap_CS_fsm_reg[1]_0 ;
  output [7:0]out_V_V_TDATA;
  output grp_Thresholding_Batch_fu_542_in_V_V_TREADY;
  input [2:0]Q;
  input ap_NS_fsm10_out;
  input grp_Thresholding_Batch_fu_542_ap_start_reg;
  input [0:0]\odata_reg[8] ;
  input [8:0]\q0_reg[0]_rep__3 ;
  input ap_clk;
  input [0:0]SR;
  input ap_rst_n;

  wire [1:0]D;
  wire [2:0]Q;
  wire [0:0]SR;
  wire [2:0]add_ln700_102_fu_9696_p2;
  wire [2:0]add_ln700_102_reg_13185;
  wire add_ln700_102_reg_131850;
  wire [2:0]add_ln700_105_fu_9722_p2;
  wire [2:0]add_ln700_105_reg_13190;
  wire [2:0]add_ln700_110_fu_9748_p2;
  wire [2:0]add_ln700_110_reg_13195;
  wire \add_ln700_110_reg_13195[2]_i_11_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_18_n_1 ;
  wire \add_ln700_110_reg_13195[2]_i_29_n_1 ;
  wire [2:0]add_ln700_113_fu_9774_p2;
  wire [2:0]add_ln700_113_reg_13200;
  wire [2:0]add_ln700_117_fu_9800_p2;
  wire [2:0]add_ln700_117_reg_13205;
  wire [2:0]add_ln700_11_fu_9098_p2;
  wire [2:0]add_ln700_11_reg_13070;
  wire \add_ln700_11_reg_13070[2]_i_14_n_1 ;
  wire \add_ln700_11_reg_13070[2]_i_15_n_1 ;
  wire \add_ln700_11_reg_13070[2]_i_19_n_1 ;
  wire \add_ln700_11_reg_13070[2]_i_20_n_1 ;
  wire \add_ln700_11_reg_13070[2]_i_24_n_1 ;
  wire \add_ln700_11_reg_13070[2]_i_25_n_1 ;
  wire \add_ln700_11_reg_13070[2]_i_8_n_1 ;
  wire \add_ln700_11_reg_13070[2]_i_9_n_1 ;
  wire [2:0]add_ln700_120_fu_9826_p2;
  wire [2:0]add_ln700_120_reg_13210;
  wire [6:0]add_ln700_124_fu_11058_p2;
  wire [6:0]add_ln700_124_reg_13390;
  wire add_ln700_124_reg_133900;
  wire \add_ln700_124_reg_13390[3]_i_10_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_11_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_12_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_13_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_14_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_15_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_16_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_17_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_18_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_19_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_20_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_21_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_22_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_23_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_24_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_25_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_26_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_27_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_28_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_29_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_2_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_30_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_3_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_4_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_5_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_6_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_7_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_8_n_1 ;
  wire \add_ln700_124_reg_13390[3]_i_9_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_10_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_11_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_12_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_13_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_14_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_15_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_16_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_17_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_18_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_19_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_20_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_21_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_22_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_23_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_24_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_25_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_26_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_27_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_28_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_29_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_2_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_30_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_31_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_32_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_33_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_3_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_4_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_5_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_6_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_7_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_8_n_1 ;
  wire \add_ln700_124_reg_13390[6]_i_9_n_1 ;
  wire \add_ln700_124_reg_13390_reg[3]_i_1_n_1 ;
  wire \add_ln700_124_reg_13390_reg[3]_i_1_n_2 ;
  wire \add_ln700_124_reg_13390_reg[3]_i_1_n_3 ;
  wire \add_ln700_124_reg_13390_reg[3]_i_1_n_4 ;
  wire \add_ln700_124_reg_13390_reg[6]_i_1_n_4 ;
  wire [2:0]add_ln700_128_fu_9852_p2;
  wire [2:0]add_ln700_128_reg_13215;
  wire \add_ln700_128_reg_13215[2]_i_13_n_1 ;
  wire \add_ln700_128_reg_13215[2]_i_14_n_1 ;
  wire \add_ln700_128_reg_13215[2]_i_7_n_1 ;
  wire \add_ln700_128_reg_13215[2]_i_8_n_1 ;
  wire [2:0]add_ln700_131_fu_9878_p2;
  wire [2:0]add_ln700_131_reg_13220;
  wire \add_ln700_131_reg_13220[2]_i_15_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_21_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_22_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_28_n_1 ;
  wire \add_ln700_131_reg_13220[2]_i_9_n_1 ;
  wire [2:0]add_ln700_135_fu_9904_p2;
  wire [2:0]add_ln700_135_reg_13225;
  wire \add_ln700_135_reg_13225[2]_i_15_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_22_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_29_n_1 ;
  wire \add_ln700_135_reg_13225[2]_i_9_n_1 ;
  wire [2:0]add_ln700_138_fu_9930_p2;
  wire [2:0]add_ln700_138_reg_13230;
  wire \add_ln700_138_reg_13230[2]_i_15_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_22_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_29_n_1 ;
  wire \add_ln700_138_reg_13230[2]_i_9_n_1 ;
  wire [4:0]add_ln700_13_fu_10736_p2;
  wire [4:0]add_ln700_13_reg_13375;
  wire \add_ln700_13_reg_13375[1]_i_2_n_1 ;
  wire \add_ln700_13_reg_13375[1]_i_3_n_1 ;
  wire \add_ln700_13_reg_13375[2]_i_2_n_1 ;
  wire \add_ln700_13_reg_13375[4]_i_3_n_1 ;
  wire \add_ln700_13_reg_13375[4]_i_4_n_1 ;
  wire \add_ln700_13_reg_13375[4]_i_5_n_1 ;
  wire [2:0]add_ln700_143_fu_9956_p2;
  wire [2:0]add_ln700_143_reg_13235;
  wire \add_ln700_143_reg_13235[2]_i_15_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_21_n_1 ;
  wire \add_ln700_143_reg_13235[2]_i_29_n_1 ;
  wire [2:0]add_ln700_146_fu_9982_p2;
  wire [2:0]add_ln700_146_reg_13240;
  wire \add_ln700_146_reg_13240[2]_i_25_n_1 ;
  wire [2:0]add_ln700_150_fu_10008_p2;
  wire [2:0]add_ln700_150_reg_13245;
  wire [2:0]add_ln700_153_fu_10034_p2;
  wire [2:0]add_ln700_153_reg_13250;
  wire [2:0]add_ln700_159_fu_10060_p2;
  wire [2:0]add_ln700_159_reg_13255;
  wire \add_ln700_159_reg_13255[2]_i_15_n_1 ;
  wire \add_ln700_159_reg_13255[2]_i_30_n_1 ;
  wire [2:0]add_ln700_162_fu_10086_p2;
  wire [2:0]add_ln700_162_reg_13260;
  wire \add_ln700_162_reg_13260[2]_i_25_n_1 ;
  wire [2:0]add_ln700_166_fu_10112_p2;
  wire [2:0]add_ln700_166_reg_13265;
  wire [2:0]add_ln700_169_fu_10138_p2;
  wire [2:0]add_ln700_169_reg_13270;
  wire [2:0]add_ln700_16_fu_9124_p2;
  wire [2:0]add_ln700_16_reg_13075;
  wire \add_ln700_16_reg_13075[2]_i_10_n_1 ;
  wire \add_ln700_16_reg_13075[2]_i_14_n_1 ;
  wire \add_ln700_16_reg_13075[2]_i_16_n_1 ;
  wire \add_ln700_16_reg_13075[2]_i_19_n_1 ;
  wire \add_ln700_16_reg_13075[2]_i_23_n_1 ;
  wire \add_ln700_16_reg_13075[2]_i_25_n_1 ;
  wire \add_ln700_16_reg_13075[2]_i_8_n_1 ;
  wire [2:0]add_ln700_174_fu_10164_p2;
  wire [2:0]add_ln700_174_reg_13275;
  wire \add_ln700_174_reg_13275[2]_i_15_n_1 ;
  wire \add_ln700_174_reg_13275[2]_i_30_n_1 ;
  wire [2:0]add_ln700_177_fu_10190_p2;
  wire [2:0]add_ln700_177_reg_13280;
  wire \add_ln700_177_reg_13280[2]_i_25_n_1 ;
  wire [2:0]add_ln700_181_fu_10216_p2;
  wire [2:0]add_ln700_181_reg_13285;
  wire [2:0]add_ln700_184_fu_10242_p2;
  wire [2:0]add_ln700_184_reg_13290;
  wire [6:0]add_ln700_188_fu_11252_p2;
  wire [6:0]add_ln700_188_reg_13395;
  wire \add_ln700_188_reg_13395[3]_i_10_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_11_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_12_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_13_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_14_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_15_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_16_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_17_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_18_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_19_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_20_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_21_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_22_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_23_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_24_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_25_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_26_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_27_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_28_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_29_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_2_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_30_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_3_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_4_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_5_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_6_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_7_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_8_n_1 ;
  wire \add_ln700_188_reg_13395[3]_i_9_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_10_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_11_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_12_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_13_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_14_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_15_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_16_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_17_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_18_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_19_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_20_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_21_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_22_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_23_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_24_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_25_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_26_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_27_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_28_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_29_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_2_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_30_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_31_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_32_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_33_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_3_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_4_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_5_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_6_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_7_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_8_n_1 ;
  wire \add_ln700_188_reg_13395[6]_i_9_n_1 ;
  wire \add_ln700_188_reg_13395_reg[3]_i_1_n_1 ;
  wire \add_ln700_188_reg_13395_reg[3]_i_1_n_2 ;
  wire \add_ln700_188_reg_13395_reg[3]_i_1_n_3 ;
  wire \add_ln700_188_reg_13395_reg[3]_i_1_n_4 ;
  wire \add_ln700_188_reg_13395_reg[6]_i_1_n_4 ;
  wire [2:0]add_ln700_191_fu_10268_p2;
  wire [2:0]add_ln700_191_reg_13295;
  wire \add_ln700_191_reg_13295[2]_i_22_n_1 ;
  wire \add_ln700_191_reg_13295[2]_i_23_n_1 ;
  wire \add_ln700_191_reg_13295[2]_i_8_n_1 ;
  wire \add_ln700_191_reg_13295[2]_i_9_n_1 ;
  wire [2:0]add_ln700_194_fu_10294_p2;
  wire [2:0]add_ln700_194_reg_13300;
  wire \add_ln700_194_reg_13300[2]_i_15_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_21_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_22_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_28_n_1 ;
  wire \add_ln700_194_reg_13300[2]_i_9_n_1 ;
  wire [2:0]add_ln700_198_fu_10320_p2;
  wire [2:0]add_ln700_198_reg_13305;
  wire \add_ln700_198_reg_13305[2]_i_15_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_22_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_29_n_1 ;
  wire \add_ln700_198_reg_13305[2]_i_9_n_1 ;
  wire [2:0]add_ln700_19_fu_9150_p2;
  wire [2:0]add_ln700_19_reg_13080;
  wire \add_ln700_19_reg_13080[2]_i_16_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_22_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_28_n_1 ;
  wire \add_ln700_19_reg_13080[2]_i_9_n_1 ;
  wire [2:0]add_ln700_201_fu_10346_p2;
  wire [2:0]add_ln700_201_reg_13310;
  wire \add_ln700_201_reg_13310[2]_i_15_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_22_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_29_n_1 ;
  wire \add_ln700_201_reg_13310[2]_i_9_n_1 ;
  wire [2:0]add_ln700_206_fu_10372_p2;
  wire [2:0]add_ln700_206_reg_13315;
  wire \add_ln700_206_reg_13315[2]_i_15_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_21_n_1 ;
  wire \add_ln700_206_reg_13315[2]_i_29_n_1 ;
  wire [2:0]add_ln700_209_fu_10398_p2;
  wire [2:0]add_ln700_209_reg_13320;
  wire \add_ln700_209_reg_13320[2]_i_25_n_1 ;
  wire [2:0]add_ln700_213_fu_10424_p2;
  wire [2:0]add_ln700_213_reg_13325;
  wire [2:0]add_ln700_216_fu_10450_p2;
  wire [2:0]add_ln700_216_reg_13330;
  wire [2:0]add_ln700_222_fu_10476_p2;
  wire [2:0]add_ln700_222_reg_13335;
  wire \add_ln700_222_reg_13335[2]_i_15_n_1 ;
  wire \add_ln700_222_reg_13335[2]_i_30_n_1 ;
  wire [2:0]add_ln700_225_fu_10502_p2;
  wire [2:0]add_ln700_225_reg_13340;
  wire \add_ln700_225_reg_13340[2]_i_25_n_1 ;
  wire [2:0]add_ln700_229_fu_10528_p2;
  wire [2:0]add_ln700_229_reg_13345;
  wire [2:0]add_ln700_232_fu_10554_p2;
  wire [2:0]add_ln700_232_reg_13350;
  wire [2:0]add_ln700_237_fu_10580_p2;
  wire [2:0]add_ln700_237_reg_13355;
  wire \add_ln700_237_reg_13355[2]_i_15_n_1 ;
  wire \add_ln700_237_reg_13355[2]_i_30_n_1 ;
  wire [2:0]add_ln700_23_fu_9176_p2;
  wire [2:0]add_ln700_23_reg_13085;
  wire \add_ln700_23_reg_13085[2]_i_16_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_22_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_28_n_1 ;
  wire \add_ln700_23_reg_13085[2]_i_9_n_1 ;
  wire [2:0]add_ln700_240_fu_10606_p2;
  wire [2:0]add_ln700_240_reg_13360;
  wire \add_ln700_240_reg_13360[2]_i_25_n_1 ;
  wire [2:0]add_ln700_244_fu_10632_p2;
  wire [2:0]add_ln700_244_reg_13365;
  wire [2:0]add_ln700_247_fu_10658_p2;
  wire [2:0]add_ln700_247_reg_13370;
  wire [6:0]add_ln700_251_fu_11446_p2;
  wire [6:0]add_ln700_251_reg_13400;
  wire \add_ln700_251_reg_13400[3]_i_10_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_11_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_12_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_13_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_14_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_15_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_16_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_17_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_18_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_19_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_20_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_21_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_22_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_23_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_24_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_25_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_26_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_27_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_28_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_29_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_2_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_30_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_3_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_4_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_5_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_6_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_7_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_8_n_1 ;
  wire \add_ln700_251_reg_13400[3]_i_9_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_10_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_11_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_12_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_13_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_14_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_15_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_16_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_17_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_18_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_19_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_20_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_21_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_22_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_23_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_24_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_25_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_26_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_27_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_28_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_29_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_2_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_30_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_31_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_32_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_33_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_3_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_4_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_5_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_6_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_7_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_8_n_1 ;
  wire \add_ln700_251_reg_13400[6]_i_9_n_1 ;
  wire \add_ln700_251_reg_13400_reg[3]_i_1_n_1 ;
  wire \add_ln700_251_reg_13400_reg[3]_i_1_n_2 ;
  wire \add_ln700_251_reg_13400_reg[3]_i_1_n_3 ;
  wire \add_ln700_251_reg_13400_reg[3]_i_1_n_4 ;
  wire \add_ln700_251_reg_13400_reg[6]_i_1_n_4 ;
  wire [2:0]add_ln700_26_fu_9202_p2;
  wire [2:0]add_ln700_26_reg_13090;
  wire \add_ln700_26_reg_13090[2]_i_16_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_22_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_28_n_1 ;
  wire \add_ln700_26_reg_13090[2]_i_9_n_1 ;
  wire [4:0]add_ln700_28_fu_10774_p2;
  wire [4:0]add_ln700_28_reg_13380;
  wire \add_ln700_28_reg_13380[1]_i_2_n_1 ;
  wire \add_ln700_28_reg_13380[2]_i_2_n_1 ;
  wire \add_ln700_28_reg_13380[2]_i_3_n_1 ;
  wire \add_ln700_28_reg_13380[2]_i_4_n_1 ;
  wire \add_ln700_28_reg_13380[4]_i_2_n_1 ;
  wire \add_ln700_28_reg_13380[4]_i_3_n_1 ;
  wire [2:0]add_ln700_32_fu_9228_p2;
  wire [2:0]add_ln700_32_reg_13095;
  wire \add_ln700_32_reg_13095[2]_i_10_n_1 ;
  wire \add_ln700_32_reg_13095[2]_i_14_n_1 ;
  wire \add_ln700_32_reg_13095[2]_i_16_n_1 ;
  wire \add_ln700_32_reg_13095[2]_i_19_n_1 ;
  wire \add_ln700_32_reg_13095[2]_i_23_n_1 ;
  wire \add_ln700_32_reg_13095[2]_i_25_n_1 ;
  wire \add_ln700_32_reg_13095[2]_i_8_n_1 ;
  wire [2:0]add_ln700_35_fu_9254_p2;
  wire [2:0]add_ln700_35_reg_13100;
  wire \add_ln700_35_reg_13100[2]_i_16_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_22_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_28_n_1 ;
  wire \add_ln700_35_reg_13100[2]_i_9_n_1 ;
  wire [2:0]add_ln700_39_fu_9280_p2;
  wire [2:0]add_ln700_39_reg_13105;
  wire \add_ln700_39_reg_13105[2]_i_16_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_22_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_28_n_1 ;
  wire \add_ln700_39_reg_13105[2]_i_9_n_1 ;
  wire [2:0]add_ln700_42_fu_9306_p2;
  wire [2:0]add_ln700_42_reg_13110;
  wire \add_ln700_42_reg_13110[2]_i_16_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_22_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_28_n_1 ;
  wire \add_ln700_42_reg_13110[2]_i_9_n_1 ;
  wire [2:0]add_ln700_47_fu_9332_p2;
  wire [2:0]add_ln700_47_reg_13115;
  wire \add_ln700_47_reg_13115[2]_i_10_n_1 ;
  wire \add_ln700_47_reg_13115[2]_i_14_n_1 ;
  wire \add_ln700_47_reg_13115[2]_i_16_n_1 ;
  wire \add_ln700_47_reg_13115[2]_i_19_n_1 ;
  wire \add_ln700_47_reg_13115[2]_i_23_n_1 ;
  wire \add_ln700_47_reg_13115[2]_i_25_n_1 ;
  wire \add_ln700_47_reg_13115[2]_i_8_n_1 ;
  wire [2:0]add_ln700_4_fu_9046_p2;
  wire [2:0]add_ln700_4_reg_13060;
  wire \add_ln700_4_reg_13060[0]_i_3_n_1 ;
  wire \add_ln700_4_reg_13060[2]_i_6_n_1 ;
  wire [2:0]add_ln700_50_fu_9358_p2;
  wire [2:0]add_ln700_50_reg_13120;
  wire \add_ln700_50_reg_13120[2]_i_16_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_22_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_28_n_1 ;
  wire \add_ln700_50_reg_13120[2]_i_9_n_1 ;
  wire [2:0]add_ln700_54_fu_9384_p2;
  wire [2:0]add_ln700_54_reg_13125;
  wire \add_ln700_54_reg_13125[2]_i_16_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_22_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_28_n_1 ;
  wire \add_ln700_54_reg_13125[2]_i_9_n_1 ;
  wire [2:0]add_ln700_57_fu_9410_p2;
  wire [2:0]add_ln700_57_reg_13130;
  wire \add_ln700_57_reg_13130[2]_i_16_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_22_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_28_n_1 ;
  wire \add_ln700_57_reg_13130[2]_i_9_n_1 ;
  wire [5:0]add_ln700_60_fu_10864_p2;
  wire [5:0]add_ln700_60_reg_13385;
  wire \add_ln700_60_reg_13385[1]_i_1_n_1 ;
  wire \add_ln700_60_reg_13385[1]_i_2_n_1 ;
  wire \add_ln700_60_reg_13385[2]_i_2_n_1 ;
  wire \add_ln700_60_reg_13385[2]_i_3_n_1 ;
  wire \add_ln700_60_reg_13385[2]_i_4_n_1 ;
  wire \add_ln700_60_reg_13385[2]_i_5_n_1 ;
  wire \add_ln700_60_reg_13385[2]_i_6_n_1 ;
  wire \add_ln700_60_reg_13385[2]_i_7_n_1 ;
  wire \add_ln700_60_reg_13385[2]_i_8_n_1 ;
  wire \add_ln700_60_reg_13385[3]_i_2_n_1 ;
  wire \add_ln700_60_reg_13385[3]_i_3_n_1 ;
  wire \add_ln700_60_reg_13385[3]_i_4_n_1 ;
  wire \add_ln700_60_reg_13385[3]_i_5_n_1 ;
  wire \add_ln700_60_reg_13385[3]_i_6_n_1 ;
  wire \add_ln700_60_reg_13385[3]_i_7_n_1 ;
  wire \add_ln700_60_reg_13385[3]_i_8_n_1 ;
  wire \add_ln700_60_reg_13385[5]_i_10_n_1 ;
  wire \add_ln700_60_reg_13385[5]_i_11_n_1 ;
  wire \add_ln700_60_reg_13385[5]_i_12_n_1 ;
  wire \add_ln700_60_reg_13385[5]_i_2_n_1 ;
  wire \add_ln700_60_reg_13385[5]_i_3_n_1 ;
  wire \add_ln700_60_reg_13385[5]_i_4_n_1 ;
  wire \add_ln700_60_reg_13385[5]_i_5_n_1 ;
  wire \add_ln700_60_reg_13385[5]_i_6_n_1 ;
  wire \add_ln700_60_reg_13385[5]_i_7_n_1 ;
  wire \add_ln700_60_reg_13385[5]_i_8_n_1 ;
  wire \add_ln700_60_reg_13385[5]_i_9_n_1 ;
  wire [2:0]add_ln700_64_fu_9436_p2;
  wire [2:0]add_ln700_64_reg_13135;
  wire \add_ln700_64_reg_13135[2]_i_14_n_1 ;
  wire \add_ln700_64_reg_13135[2]_i_15_n_1 ;
  wire \add_ln700_64_reg_13135[2]_i_20_n_1 ;
  wire \add_ln700_64_reg_13135[2]_i_21_n_1 ;
  wire \add_ln700_64_reg_13135[2]_i_8_n_1 ;
  wire \add_ln700_64_reg_13135[2]_i_9_n_1 ;
  wire [2:0]add_ln700_67_fu_9462_p2;
  wire [2:0]add_ln700_67_reg_13140;
  wire \add_ln700_67_reg_13140[2]_i_10_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_17_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_23_n_1 ;
  wire \add_ln700_67_reg_13140[2]_i_29_n_1 ;
  wire [2:0]add_ln700_71_fu_9488_p2;
  wire [2:0]add_ln700_71_reg_13145;
  wire \add_ln700_71_reg_13145[2]_i_10_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_17_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_23_n_1 ;
  wire \add_ln700_71_reg_13145[2]_i_29_n_1 ;
  wire [2:0]add_ln700_74_fu_9514_p2;
  wire [2:0]add_ln700_74_reg_13150;
  wire \add_ln700_74_reg_13150[2]_i_10_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_17_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_23_n_1 ;
  wire \add_ln700_74_reg_13150[2]_i_29_n_1 ;
  wire [2:0]add_ln700_79_fu_9540_p2;
  wire [2:0]add_ln700_79_reg_13155;
  wire \add_ln700_79_reg_13155[2]_i_11_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_18_n_1 ;
  wire \add_ln700_79_reg_13155[2]_i_29_n_1 ;
  wire [2:0]add_ln700_82_fu_9566_p2;
  wire [2:0]add_ln700_82_reg_13160;
  wire [2:0]add_ln700_86_fu_9592_p2;
  wire [2:0]add_ln700_86_reg_13165;
  wire [2:0]add_ln700_89_fu_9618_p2;
  wire [2:0]add_ln700_89_reg_13170;
  wire [2:0]add_ln700_8_fu_9072_p2;
  wire [2:0]add_ln700_8_reg_13065;
  wire \add_ln700_8_reg_13065[2]_i_14_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_15_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_19_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_20_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_24_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_25_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_8_n_1 ;
  wire \add_ln700_8_reg_13065[2]_i_9_n_1 ;
  wire [2:0]add_ln700_95_fu_9644_p2;
  wire [2:0]add_ln700_95_reg_13175;
  wire \add_ln700_95_reg_13175[2]_i_11_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_18_n_1 ;
  wire \add_ln700_95_reg_13175[2]_i_29_n_1 ;
  wire [2:0]add_ln700_98_fu_9670_p2;
  wire [2:0]add_ln700_98_reg_13180;
  wire \ap_CS_fsm[1]_i_2_n_1 ;
  wire \ap_CS_fsm[3]_i_2_n_1 ;
  wire ap_CS_fsm_pp0_stage0;
  wire \ap_CS_fsm_reg[1]_0 ;
  wire \ap_CS_fsm_reg_n_1_[0] ;
  wire [2:0]ap_NS_fsm;
  wire ap_NS_fsm10_out;
  wire ap_NS_fsm36_out;
  wire ap_block_pp0_stage0_11001;
  wire ap_clk;
  wire ap_enable_reg_pp0_iter0;
  wire ap_enable_reg_pp0_iter0_i_1_n_1;
  wire ap_enable_reg_pp0_iter1_i_1_n_1;
  wire ap_enable_reg_pp0_iter1_reg_n_1;
  wire ap_enable_reg_pp0_iter2;
  wire ap_enable_reg_pp0_iter2_i_1_n_1;
  wire ap_enable_reg_pp0_iter3_i_1_n_1;
  wire ap_enable_reg_pp0_iter3_reg_n_1;
  wire ap_rst_n;
  wire grp_Thresholding_Batch_fu_542_ap_ready;
  wire grp_Thresholding_Batch_fu_542_ap_start_reg;
  wire grp_Thresholding_Batch_fu_542_in_V_V_TREADY;
  wire grp_Thresholding_Batch_fu_542_out_V_V_TVALID;
  wire i_0_reg_3917;
  wire \i_0_reg_3917[0]_i_4_n_1 ;
  wire [11:0]i_0_reg_3917_reg;
  wire \i_0_reg_3917_reg[0]_i_3_n_1 ;
  wire \i_0_reg_3917_reg[0]_i_3_n_2 ;
  wire \i_0_reg_3917_reg[0]_i_3_n_3 ;
  wire \i_0_reg_3917_reg[0]_i_3_n_4 ;
  wire \i_0_reg_3917_reg[0]_i_3_n_5 ;
  wire \i_0_reg_3917_reg[0]_i_3_n_6 ;
  wire \i_0_reg_3917_reg[0]_i_3_n_7 ;
  wire \i_0_reg_3917_reg[0]_i_3_n_8 ;
  wire \i_0_reg_3917_reg[4]_i_1_n_1 ;
  wire \i_0_reg_3917_reg[4]_i_1_n_2 ;
  wire \i_0_reg_3917_reg[4]_i_1_n_3 ;
  wire \i_0_reg_3917_reg[4]_i_1_n_4 ;
  wire \i_0_reg_3917_reg[4]_i_1_n_5 ;
  wire \i_0_reg_3917_reg[4]_i_1_n_6 ;
  wire \i_0_reg_3917_reg[4]_i_1_n_7 ;
  wire \i_0_reg_3917_reg[4]_i_1_n_8 ;
  wire \i_0_reg_3917_reg[8]_i_1_n_2 ;
  wire \i_0_reg_3917_reg[8]_i_1_n_3 ;
  wire \i_0_reg_3917_reg[8]_i_1_n_4 ;
  wire \i_0_reg_3917_reg[8]_i_1_n_5 ;
  wire \i_0_reg_3917_reg[8]_i_1_n_6 ;
  wire \i_0_reg_3917_reg[8]_i_1_n_7 ;
  wire \i_0_reg_3917_reg[8]_i_1_n_8 ;
  wire icmp_ln265_fu_3928_p2;
  wire icmp_ln265_reg_11497;
  wire \icmp_ln265_reg_11497[0]_i_1_n_1 ;
  wire icmp_ln265_reg_11497_pp0_iter1_reg;
  wire \icmp_ln265_reg_11497_pp0_iter1_reg[0]_i_1_n_1 ;
  wire icmp_ln265_reg_11497_pp0_iter2_reg;
  wire \icmp_ln265_reg_11497_pp0_iter2_reg[0]_i_1_n_1 ;
  wire icmp_ln899_126_fu_6839_p2;
  wire icmp_ln899_14_fu_4487_p2;
  wire icmp_ln899_1_fu_4232_p2;
  wire icmp_ln899_1_reg_13050;
  wire icmp_ln899_2_fu_4245_p2;
  wire icmp_ln899_2_reg_13055;
  wire \icmp_ln899_2_reg_13055[0]_i_3_n_1 ;
  wire icmp_ln899_30_fu_4823_p2;
  wire icmp_ln899_62_fu_5495_p2;
  wire icmp_ln899_fu_4223_p2;
  wire icmp_ln899_reg_13045;
  wire \ireg[3]_i_2_n_1 ;
  wire \ireg[3]_i_3_n_1 ;
  wire \ireg[3]_i_4_n_1 ;
  wire \ireg[3]_i_5_n_1 ;
  wire \ireg[3]_i_6_n_1 ;
  wire \ireg[3]_i_7_n_1 ;
  wire \ireg[3]_i_8_n_1 ;
  wire \ireg[3]_i_9_n_1 ;
  wire \ireg[7]_i_10_n_1 ;
  wire \ireg[7]_i_12_n_1 ;
  wire \ireg[7]_i_13_n_1 ;
  wire \ireg[7]_i_14_n_1 ;
  wire \ireg[7]_i_15_n_1 ;
  wire \ireg[7]_i_16_n_1 ;
  wire \ireg[7]_i_17_n_1 ;
  wire \ireg[7]_i_18_n_1 ;
  wire \ireg[7]_i_19_n_1 ;
  wire \ireg[7]_i_20_n_1 ;
  wire \ireg[7]_i_21_n_1 ;
  wire \ireg[7]_i_22_n_1 ;
  wire \ireg[7]_i_23_n_1 ;
  wire \ireg[7]_i_24_n_1 ;
  wire \ireg[7]_i_25_n_1 ;
  wire \ireg[7]_i_26_n_1 ;
  wire \ireg[7]_i_2_n_1 ;
  wire \ireg[7]_i_3_n_1 ;
  wire \ireg[7]_i_4_n_1 ;
  wire \ireg[7]_i_5_n_1 ;
  wire \ireg[7]_i_6_n_1 ;
  wire \ireg[7]_i_7_n_1 ;
  wire \ireg[7]_i_8_n_1 ;
  wire \ireg_reg[3]_i_1_n_1 ;
  wire \ireg_reg[3]_i_1_n_2 ;
  wire \ireg_reg[3]_i_1_n_3 ;
  wire \ireg_reg[3]_i_1_n_4 ;
  wire \ireg_reg[7]_i_11_n_1 ;
  wire \ireg_reg[7]_i_11_n_2 ;
  wire \ireg_reg[7]_i_11_n_3 ;
  wire \ireg_reg[7]_i_11_n_4 ;
  wire \ireg_reg[7]_i_11_n_5 ;
  wire \ireg_reg[7]_i_11_n_6 ;
  wire \ireg_reg[7]_i_11_n_7 ;
  wire \ireg_reg[7]_i_11_n_8 ;
  wire \ireg_reg[7]_i_1_n_2 ;
  wire \ireg_reg[7]_i_1_n_3 ;
  wire \ireg_reg[7]_i_1_n_4 ;
  wire \ireg_reg[7]_i_9_n_2 ;
  wire \ireg_reg[7]_i_9_n_3 ;
  wire \ireg_reg[7]_i_9_n_4 ;
  wire \ireg_reg[7]_i_9_n_5 ;
  wire \ireg_reg[7]_i_9_n_6 ;
  wire \ireg_reg[7]_i_9_n_7 ;
  wire \ireg_reg[7]_i_9_n_8 ;
  wire [0:0]\ireg_reg[8] ;
  wire \nf_assign_reg_3906[0]_i_10_n_1 ;
  wire \nf_assign_reg_3906[0]_i_12_n_1 ;
  wire \nf_assign_reg_3906[0]_i_15_n_1 ;
  wire \nf_assign_reg_3906[0]_i_17_n_1 ;
  wire \nf_assign_reg_3906[0]_i_1_n_1 ;
  wire \nf_assign_reg_3906[0]_i_3_n_1 ;
  wire \nf_assign_reg_3906[0]_i_4_n_1 ;
  wire \nf_assign_reg_3906[0]_i_5_n_1 ;
  wire \nf_assign_reg_3906[0]_i_6_n_1 ;
  wire \nf_assign_reg_3906[0]_i_7_n_1 ;
  wire [1:0]nf_assign_reg_3906_reg;
  wire \nf_assign_reg_3906_reg[0]_i_11_n_1 ;
  wire \nf_assign_reg_3906_reg[0]_i_11_n_2 ;
  wire \nf_assign_reg_3906_reg[0]_i_11_n_3 ;
  wire \nf_assign_reg_3906_reg[0]_i_11_n_4 ;
  wire \nf_assign_reg_3906_reg[0]_i_13_n_1 ;
  wire \nf_assign_reg_3906_reg[0]_i_13_n_2 ;
  wire \nf_assign_reg_3906_reg[0]_i_13_n_3 ;
  wire \nf_assign_reg_3906_reg[0]_i_13_n_4 ;
  wire \nf_assign_reg_3906_reg[0]_i_14_n_3 ;
  wire \nf_assign_reg_3906_reg[0]_i_14_n_4 ;
  wire \nf_assign_reg_3906_reg[0]_i_16_n_1 ;
  wire \nf_assign_reg_3906_reg[0]_i_16_n_2 ;
  wire \nf_assign_reg_3906_reg[0]_i_16_n_3 ;
  wire \nf_assign_reg_3906_reg[0]_i_16_n_4 ;
  wire \nf_assign_reg_3906_reg[0]_i_18_n_1 ;
  wire \nf_assign_reg_3906_reg[0]_i_18_n_2 ;
  wire \nf_assign_reg_3906_reg[0]_i_18_n_3 ;
  wire \nf_assign_reg_3906_reg[0]_i_18_n_4 ;
  wire \nf_assign_reg_3906_reg[0]_i_19_n_1 ;
  wire \nf_assign_reg_3906_reg[0]_i_19_n_2 ;
  wire \nf_assign_reg_3906_reg[0]_i_19_n_3 ;
  wire \nf_assign_reg_3906_reg[0]_i_19_n_4 ;
  wire \nf_assign_reg_3906_reg[0]_i_2_n_1 ;
  wire \nf_assign_reg_3906_reg[0]_i_2_n_2 ;
  wire \nf_assign_reg_3906_reg[0]_i_2_n_3 ;
  wire \nf_assign_reg_3906_reg[0]_i_2_n_4 ;
  wire \nf_assign_reg_3906_reg[0]_i_2_n_5 ;
  wire \nf_assign_reg_3906_reg[0]_i_2_n_6 ;
  wire \nf_assign_reg_3906_reg[0]_i_2_n_7 ;
  wire \nf_assign_reg_3906_reg[0]_i_2_n_8 ;
  wire \nf_assign_reg_3906_reg[0]_i_8_n_1 ;
  wire \nf_assign_reg_3906_reg[0]_i_8_n_2 ;
  wire \nf_assign_reg_3906_reg[0]_i_8_n_3 ;
  wire \nf_assign_reg_3906_reg[0]_i_8_n_4 ;
  wire \nf_assign_reg_3906_reg[0]_i_9_n_1 ;
  wire \nf_assign_reg_3906_reg[0]_i_9_n_2 ;
  wire \nf_assign_reg_3906_reg[0]_i_9_n_3 ;
  wire \nf_assign_reg_3906_reg[0]_i_9_n_4 ;
  wire \nf_assign_reg_3906_reg[12]_i_1_n_1 ;
  wire \nf_assign_reg_3906_reg[12]_i_1_n_2 ;
  wire \nf_assign_reg_3906_reg[12]_i_1_n_3 ;
  wire \nf_assign_reg_3906_reg[12]_i_1_n_4 ;
  wire \nf_assign_reg_3906_reg[12]_i_1_n_5 ;
  wire \nf_assign_reg_3906_reg[12]_i_1_n_6 ;
  wire \nf_assign_reg_3906_reg[12]_i_1_n_7 ;
  wire \nf_assign_reg_3906_reg[12]_i_1_n_8 ;
  wire \nf_assign_reg_3906_reg[16]_i_1_n_1 ;
  wire \nf_assign_reg_3906_reg[16]_i_1_n_2 ;
  wire \nf_assign_reg_3906_reg[16]_i_1_n_3 ;
  wire \nf_assign_reg_3906_reg[16]_i_1_n_4 ;
  wire \nf_assign_reg_3906_reg[16]_i_1_n_5 ;
  wire \nf_assign_reg_3906_reg[16]_i_1_n_6 ;
  wire \nf_assign_reg_3906_reg[16]_i_1_n_7 ;
  wire \nf_assign_reg_3906_reg[16]_i_1_n_8 ;
  wire \nf_assign_reg_3906_reg[20]_i_1_n_1 ;
  wire \nf_assign_reg_3906_reg[20]_i_1_n_2 ;
  wire \nf_assign_reg_3906_reg[20]_i_1_n_3 ;
  wire \nf_assign_reg_3906_reg[20]_i_1_n_4 ;
  wire \nf_assign_reg_3906_reg[20]_i_1_n_5 ;
  wire \nf_assign_reg_3906_reg[20]_i_1_n_6 ;
  wire \nf_assign_reg_3906_reg[20]_i_1_n_7 ;
  wire \nf_assign_reg_3906_reg[20]_i_1_n_8 ;
  wire \nf_assign_reg_3906_reg[24]_i_1_n_1 ;
  wire \nf_assign_reg_3906_reg[24]_i_1_n_2 ;
  wire \nf_assign_reg_3906_reg[24]_i_1_n_3 ;
  wire \nf_assign_reg_3906_reg[24]_i_1_n_4 ;
  wire \nf_assign_reg_3906_reg[24]_i_1_n_5 ;
  wire \nf_assign_reg_3906_reg[24]_i_1_n_6 ;
  wire \nf_assign_reg_3906_reg[24]_i_1_n_7 ;
  wire \nf_assign_reg_3906_reg[24]_i_1_n_8 ;
  wire \nf_assign_reg_3906_reg[28]_i_1_n_2 ;
  wire \nf_assign_reg_3906_reg[28]_i_1_n_3 ;
  wire \nf_assign_reg_3906_reg[28]_i_1_n_4 ;
  wire \nf_assign_reg_3906_reg[28]_i_1_n_5 ;
  wire \nf_assign_reg_3906_reg[28]_i_1_n_6 ;
  wire \nf_assign_reg_3906_reg[28]_i_1_n_7 ;
  wire \nf_assign_reg_3906_reg[28]_i_1_n_8 ;
  wire \nf_assign_reg_3906_reg[4]_i_1_n_1 ;
  wire \nf_assign_reg_3906_reg[4]_i_1_n_2 ;
  wire \nf_assign_reg_3906_reg[4]_i_1_n_3 ;
  wire \nf_assign_reg_3906_reg[4]_i_1_n_4 ;
  wire \nf_assign_reg_3906_reg[4]_i_1_n_5 ;
  wire \nf_assign_reg_3906_reg[4]_i_1_n_6 ;
  wire \nf_assign_reg_3906_reg[4]_i_1_n_7 ;
  wire \nf_assign_reg_3906_reg[4]_i_1_n_8 ;
  wire \nf_assign_reg_3906_reg[8]_i_1_n_1 ;
  wire \nf_assign_reg_3906_reg[8]_i_1_n_2 ;
  wire \nf_assign_reg_3906_reg[8]_i_1_n_3 ;
  wire \nf_assign_reg_3906_reg[8]_i_1_n_4 ;
  wire \nf_assign_reg_3906_reg[8]_i_1_n_5 ;
  wire \nf_assign_reg_3906_reg[8]_i_1_n_6 ;
  wire \nf_assign_reg_3906_reg[8]_i_1_n_7 ;
  wire \nf_assign_reg_3906_reg[8]_i_1_n_8 ;
  wire [31:2]nf_assign_reg_3906_reg__0;
  wire [31:1]nf_fu_4199_p2;
  wire [0:0]\odata_reg[8] ;
  wire [7:0]out_V_V_TDATA;
  wire p_10_in;
  wire [8:0]\q0_reg[0]_rep__3 ;
  wire threshs_m_thresholds_65_U_n_2;
  wire [7:0]tmp_V_1_reg_11506;
  wire tmp_V_1_reg_115060;
  wire \tmp_V_1_reg_11506_reg[0]_rep__0_n_1 ;
  wire \tmp_V_1_reg_11506_reg[0]_rep__1_n_1 ;
  wire \tmp_V_1_reg_11506_reg[0]_rep_n_1 ;
  wire \tmp_V_1_reg_11506_reg[1]_rep__0_n_1 ;
  wire \tmp_V_1_reg_11506_reg[1]_rep__1_n_1 ;
  wire \tmp_V_1_reg_11506_reg[1]_rep_n_1 ;
  wire \tmp_V_1_reg_11506_reg[2]_rep__0_n_1 ;
  wire \tmp_V_1_reg_11506_reg[2]_rep__1_n_1 ;
  wire \tmp_V_1_reg_11506_reg[2]_rep_n_1 ;
  wire \tmp_V_1_reg_11506_reg[3]_rep__0_n_1 ;
  wire \tmp_V_1_reg_11506_reg[3]_rep__1_n_1 ;
  wire \tmp_V_1_reg_11506_reg[3]_rep_n_1 ;
  wire \tmp_V_1_reg_11506_reg[4]_rep__0_n_1 ;
  wire \tmp_V_1_reg_11506_reg[4]_rep__1_n_1 ;
  wire \tmp_V_1_reg_11506_reg[4]_rep_n_1 ;
  wire \tmp_V_1_reg_11506_reg[5]_rep__0_n_1 ;
  wire \tmp_V_1_reg_11506_reg[5]_rep__1_n_1 ;
  wire \tmp_V_1_reg_11506_reg[5]_rep__2_n_1 ;
  wire \tmp_V_1_reg_11506_reg[5]_rep_n_1 ;
  wire \tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ;
  wire \tmp_V_1_reg_11506_reg[6]_rep_n_1 ;
  wire \tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ;
  wire \tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ;
  wire \tmp_V_1_reg_11506_reg[7]_rep_n_1 ;
  wire zext_ln186_11_fu_4330_p1;
  wire [3:1]\NLW_add_ln700_124_reg_13390_reg[6]_i_1_CO_UNCONNECTED ;
  wire [3:2]\NLW_add_ln700_124_reg_13390_reg[6]_i_1_O_UNCONNECTED ;
  wire [3:1]\NLW_add_ln700_188_reg_13395_reg[6]_i_1_CO_UNCONNECTED ;
  wire [3:2]\NLW_add_ln700_188_reg_13395_reg[6]_i_1_O_UNCONNECTED ;
  wire [3:1]\NLW_add_ln700_251_reg_13400_reg[6]_i_1_CO_UNCONNECTED ;
  wire [3:2]\NLW_add_ln700_251_reg_13400_reg[6]_i_1_O_UNCONNECTED ;
  wire [3:3]\NLW_i_0_reg_3917_reg[8]_i_1_CO_UNCONNECTED ;
  wire [3:3]\NLW_ireg_reg[7]_i_1_CO_UNCONNECTED ;
  wire [3:3]\NLW_ireg_reg[7]_i_9_CO_UNCONNECTED ;
  wire [3:2]\NLW_nf_assign_reg_3906_reg[0]_i_14_CO_UNCONNECTED ;
  wire [3:3]\NLW_nf_assign_reg_3906_reg[0]_i_14_O_UNCONNECTED ;
  wire [3:3]\NLW_nf_assign_reg_3906_reg[28]_i_1_CO_UNCONNECTED ;

  FDRE \add_ln700_102_reg_13185_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_102_fu_9696_p2[0]),
        .Q(add_ln700_102_reg_13185[0]),
        .R(1'b0));
  FDRE \add_ln700_102_reg_13185_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_102_fu_9696_p2[1]),
        .Q(add_ln700_102_reg_13185[1]),
        .R(1'b0));
  FDRE \add_ln700_102_reg_13185_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_102_fu_9696_p2[2]),
        .Q(add_ln700_102_reg_13185[2]),
        .R(1'b0));
  FDRE \add_ln700_105_reg_13190_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_105_fu_9722_p2[0]),
        .Q(add_ln700_105_reg_13190[0]),
        .R(1'b0));
  FDRE \add_ln700_105_reg_13190_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_105_fu_9722_p2[1]),
        .Q(add_ln700_105_reg_13190[1]),
        .R(1'b0));
  FDRE \add_ln700_105_reg_13190_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_105_fu_9722_p2[2]),
        .Q(add_ln700_105_reg_13190[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_110_reg_13195[2]_i_11 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep_n_1 ),
        .O(\add_ln700_110_reg_13195[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_110_reg_13195[2]_i_18 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep_n_1 ),
        .O(\add_ln700_110_reg_13195[2]_i_18_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_110_reg_13195[2]_i_29 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep_n_1 ),
        .O(\add_ln700_110_reg_13195[2]_i_29_n_1 ));
  FDRE \add_ln700_110_reg_13195_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_110_fu_9748_p2[0]),
        .Q(add_ln700_110_reg_13195[0]),
        .R(1'b0));
  FDRE \add_ln700_110_reg_13195_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_110_fu_9748_p2[1]),
        .Q(add_ln700_110_reg_13195[1]),
        .R(1'b0));
  FDRE \add_ln700_110_reg_13195_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_110_fu_9748_p2[2]),
        .Q(add_ln700_110_reg_13195[2]),
        .R(1'b0));
  FDRE \add_ln700_113_reg_13200_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_113_fu_9774_p2[0]),
        .Q(add_ln700_113_reg_13200[0]),
        .R(1'b0));
  FDRE \add_ln700_113_reg_13200_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_113_fu_9774_p2[1]),
        .Q(add_ln700_113_reg_13200[1]),
        .R(1'b0));
  FDRE \add_ln700_113_reg_13200_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_113_fu_9774_p2[2]),
        .Q(add_ln700_113_reg_13200[2]),
        .R(1'b0));
  FDRE \add_ln700_117_reg_13205_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_117_fu_9800_p2[0]),
        .Q(add_ln700_117_reg_13205[0]),
        .R(1'b0));
  FDRE \add_ln700_117_reg_13205_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_117_fu_9800_p2[1]),
        .Q(add_ln700_117_reg_13205[1]),
        .R(1'b0));
  FDRE \add_ln700_117_reg_13205_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_117_fu_9800_p2[2]),
        .Q(add_ln700_117_reg_13205[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_11_reg_13070[2]_i_14 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_11_reg_13070[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_11_reg_13070[2]_i_15 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__1_n_1 ),
        .O(\add_ln700_11_reg_13070[2]_i_15_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_11_reg_13070[2]_i_19 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_11_reg_13070[2]_i_19_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_11_reg_13070[2]_i_20 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__1_n_1 ),
        .O(\add_ln700_11_reg_13070[2]_i_20_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_11_reg_13070[2]_i_24 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_11_reg_13070[2]_i_24_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_11_reg_13070[2]_i_25 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__1_n_1 ),
        .O(\add_ln700_11_reg_13070[2]_i_25_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_11_reg_13070[2]_i_8 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_11_reg_13070[2]_i_8_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_11_reg_13070[2]_i_9 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__1_n_1 ),
        .O(\add_ln700_11_reg_13070[2]_i_9_n_1 ));
  FDRE \add_ln700_11_reg_13070_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_11_fu_9098_p2[0]),
        .Q(add_ln700_11_reg_13070[0]),
        .R(1'b0));
  FDRE \add_ln700_11_reg_13070_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_11_fu_9098_p2[1]),
        .Q(add_ln700_11_reg_13070[1]),
        .R(1'b0));
  FDRE \add_ln700_11_reg_13070_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_11_fu_9098_p2[2]),
        .Q(add_ln700_11_reg_13070[2]),
        .R(1'b0));
  FDRE \add_ln700_120_reg_13210_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_120_fu_9826_p2[0]),
        .Q(add_ln700_120_reg_13210[0]),
        .R(1'b0));
  FDRE \add_ln700_120_reg_13210_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_120_fu_9826_p2[1]),
        .Q(add_ln700_120_reg_13210[1]),
        .R(1'b0));
  FDRE \add_ln700_120_reg_13210_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_120_fu_9826_p2[2]),
        .Q(add_ln700_120_reg_13210[2]),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair75" *) 
  LUT5 #(
    .INIT(32'hEBBE8228)) 
    \add_ln700_124_reg_13390[3]_i_10 
       (.I0(\add_ln700_124_reg_13390[3]_i_25_n_1 ),
        .I1(add_ln700_86_reg_13165[1]),
        .I2(add_ln700_79_reg_13155[1]),
        .I3(add_ln700_82_reg_13160[1]),
        .I4(\add_ln700_124_reg_13390[3]_i_26_n_1 ),
        .O(\add_ln700_124_reg_13390[3]_i_10_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair80" *) 
  LUT5 #(
    .INIT(32'h96696996)) 
    \add_ln700_124_reg_13390[3]_i_11 
       (.I0(\add_ln700_124_reg_13390[3]_i_27_n_1 ),
        .I1(add_ln700_120_reg_13210[2]),
        .I2(add_ln700_89_reg_13170[2]),
        .I3(add_ln700_113_reg_13200[2]),
        .I4(add_ln700_105_reg_13190[2]),
        .O(\add_ln700_124_reg_13390[3]_i_11_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair72" *) 
  LUT5 #(
    .INIT(32'hFEEAA880)) 
    \add_ln700_124_reg_13390[3]_i_12 
       (.I0(\add_ln700_124_reg_13390[3]_i_28_n_1 ),
        .I1(add_ln700_98_reg_13180[0]),
        .I2(add_ln700_110_reg_13195[0]),
        .I3(add_ln700_117_reg_13205[0]),
        .I4(\add_ln700_124_reg_13390[3]_i_29_n_1 ),
        .O(\add_ln700_124_reg_13390[3]_i_12_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair114" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_124_reg_13390[3]_i_13 
       (.I0(\add_ln700_124_reg_13390[6]_i_24_n_1 ),
        .I1(\add_ln700_124_reg_13390[6]_i_26_n_1 ),
        .I2(\add_ln700_124_reg_13390[6]_i_25_n_1 ),
        .O(\add_ln700_124_reg_13390[3]_i_13_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair77" *) 
  LUT5 #(
    .INIT(32'hEBBE8228)) 
    \add_ln700_124_reg_13390[3]_i_14 
       (.I0(\add_ln700_124_reg_13390[3]_i_30_n_1 ),
        .I1(add_ln700_105_reg_13190[1]),
        .I2(add_ln700_113_reg_13200[1]),
        .I3(add_ln700_89_reg_13170[1]),
        .I4(add_ln700_120_reg_13210[1]),
        .O(\add_ln700_124_reg_13390[3]_i_14_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair75" *) 
  LUT5 #(
    .INIT(32'h96696996)) 
    \add_ln700_124_reg_13390[3]_i_15 
       (.I0(\add_ln700_124_reg_13390[3]_i_25_n_1 ),
        .I1(\add_ln700_124_reg_13390[3]_i_26_n_1 ),
        .I2(add_ln700_82_reg_13160[1]),
        .I3(add_ln700_79_reg_13155[1]),
        .I4(add_ln700_86_reg_13165[1]),
        .O(\add_ln700_124_reg_13390[3]_i_15_n_1 ));
  LUT6 #(
    .INIT(64'h171717E817E8E8E8)) 
    \add_ln700_124_reg_13390[3]_i_16 
       (.I0(add_ln700_64_reg_13135[0]),
        .I1(add_ln700_71_reg_13145[0]),
        .I2(add_ln700_67_reg_13140[0]),
        .I3(add_ln700_79_reg_13155[0]),
        .I4(add_ln700_86_reg_13165[0]),
        .I5(add_ln700_82_reg_13160[0]),
        .O(\add_ln700_124_reg_13390[3]_i_16_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair72" *) 
  LUT5 #(
    .INIT(32'h99969666)) 
    \add_ln700_124_reg_13390[3]_i_17 
       (.I0(\add_ln700_124_reg_13390[3]_i_28_n_1 ),
        .I1(\add_ln700_124_reg_13390[3]_i_29_n_1 ),
        .I2(add_ln700_117_reg_13205[0]),
        .I3(add_ln700_110_reg_13195[0]),
        .I4(add_ln700_98_reg_13180[0]),
        .O(\add_ln700_124_reg_13390[3]_i_17_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair112" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_124_reg_13390[3]_i_18 
       (.I0(add_ln700_89_reg_13170[0]),
        .I1(add_ln700_113_reg_13200[0]),
        .I2(add_ln700_105_reg_13190[0]),
        .O(\add_ln700_124_reg_13390[3]_i_18_n_1 ));
  LUT5 #(
    .INIT(32'hFF969600)) 
    \add_ln700_124_reg_13390[3]_i_19 
       (.I0(add_ln700_110_reg_13195[0]),
        .I1(add_ln700_98_reg_13180[0]),
        .I2(add_ln700_117_reg_13205[0]),
        .I3(add_ln700_120_reg_13210[0]),
        .I4(\add_ln700_124_reg_13390[3]_i_18_n_1 ),
        .O(\add_ln700_124_reg_13390[3]_i_19_n_1 ));
  LUT5 #(
    .INIT(32'h69969669)) 
    \add_ln700_124_reg_13390[3]_i_2 
       (.I0(\add_ln700_124_reg_13390[6]_i_11_n_1 ),
        .I1(\add_ln700_124_reg_13390[6]_i_12_n_1 ),
        .I2(\add_ln700_124_reg_13390[6]_i_13_n_1 ),
        .I3(\add_ln700_124_reg_13390[6]_i_15_n_1 ),
        .I4(\add_ln700_124_reg_13390[6]_i_14_n_1 ),
        .O(\add_ln700_124_reg_13390[3]_i_2_n_1 ));
  LUT5 #(
    .INIT(32'hEBBE8228)) 
    \add_ln700_124_reg_13390[3]_i_20 
       (.I0(\add_ln700_124_reg_13390[3]_i_24_n_1 ),
        .I1(add_ln700_86_reg_13165[0]),
        .I2(add_ln700_79_reg_13155[0]),
        .I3(add_ln700_82_reg_13160[0]),
        .I4(\add_ln700_124_reg_13390[3]_i_23_n_1 ),
        .O(\add_ln700_124_reg_13390[3]_i_20_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair77" *) 
  LUT5 #(
    .INIT(32'h96696996)) 
    \add_ln700_124_reg_13390[3]_i_21 
       (.I0(\add_ln700_124_reg_13390[3]_i_30_n_1 ),
        .I1(add_ln700_120_reg_13210[1]),
        .I2(add_ln700_89_reg_13170[1]),
        .I3(add_ln700_113_reg_13200[1]),
        .I4(add_ln700_105_reg_13190[1]),
        .O(\add_ln700_124_reg_13390[3]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_124_reg_13390[3]_i_22 
       (.I0(\add_ln700_124_reg_13390[3]_i_15_n_1 ),
        .I1(\add_ln700_124_reg_13390[3]_i_16_n_1 ),
        .I2(\add_ln700_124_reg_13390[3]_i_17_n_1 ),
        .O(\add_ln700_124_reg_13390[3]_i_22_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair115" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_124_reg_13390[3]_i_23 
       (.I0(add_ln700_102_reg_13185[0]),
        .I1(add_ln700_74_reg_13150[0]),
        .I2(add_ln700_95_reg_13175[0]),
        .O(\add_ln700_124_reg_13390[3]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_124_reg_13390[3]_i_24 
       (.I0(add_ln700_67_reg_13140[0]),
        .I1(add_ln700_64_reg_13135[0]),
        .I2(add_ln700_71_reg_13145[0]),
        .O(\add_ln700_124_reg_13390[3]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_124_reg_13390[3]_i_25 
       (.I0(add_ln700_67_reg_13140[1]),
        .I1(add_ln700_64_reg_13135[1]),
        .I2(add_ln700_71_reg_13145[1]),
        .O(\add_ln700_124_reg_13390[3]_i_25_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair117" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_124_reg_13390[3]_i_26 
       (.I0(add_ln700_102_reg_13185[1]),
        .I1(add_ln700_74_reg_13150[1]),
        .I2(add_ln700_95_reg_13175[1]),
        .O(\add_ln700_124_reg_13390[3]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_124_reg_13390[3]_i_27 
       (.I0(add_ln700_117_reg_13205[2]),
        .I1(add_ln700_98_reg_13180[2]),
        .I2(add_ln700_110_reg_13195[2]),
        .O(\add_ln700_124_reg_13390[3]_i_27_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair115" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_124_reg_13390[3]_i_28 
       (.I0(add_ln700_102_reg_13185[0]),
        .I1(add_ln700_95_reg_13175[0]),
        .I2(add_ln700_74_reg_13150[0]),
        .O(\add_ln700_124_reg_13390[3]_i_28_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair112" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_124_reg_13390[3]_i_29 
       (.I0(add_ln700_89_reg_13170[0]),
        .I1(add_ln700_105_reg_13190[0]),
        .I2(add_ln700_113_reg_13200[0]),
        .O(\add_ln700_124_reg_13390[3]_i_29_n_1 ));
  LUT5 #(
    .INIT(32'h96696996)) 
    \add_ln700_124_reg_13390[3]_i_3 
       (.I0(\add_ln700_124_reg_13390[3]_i_10_n_1 ),
        .I1(\add_ln700_124_reg_13390[3]_i_11_n_1 ),
        .I2(\add_ln700_124_reg_13390[3]_i_12_n_1 ),
        .I3(\add_ln700_124_reg_13390[3]_i_13_n_1 ),
        .I4(\add_ln700_124_reg_13390[3]_i_14_n_1 ),
        .O(\add_ln700_124_reg_13390[3]_i_3_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_124_reg_13390[3]_i_30 
       (.I0(add_ln700_117_reg_13205[1]),
        .I1(add_ln700_98_reg_13180[1]),
        .I2(add_ln700_110_reg_13195[1]),
        .O(\add_ln700_124_reg_13390[3]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_124_reg_13390[3]_i_4 
       (.I0(\add_ln700_124_reg_13390[3]_i_15_n_1 ),
        .I1(\add_ln700_124_reg_13390[3]_i_16_n_1 ),
        .I2(\add_ln700_124_reg_13390[3]_i_17_n_1 ),
        .O(\add_ln700_124_reg_13390[3]_i_4_n_1 ));
  LUT5 #(
    .INIT(32'h96696996)) 
    \add_ln700_124_reg_13390[3]_i_5 
       (.I0(add_ln700_110_reg_13195[0]),
        .I1(add_ln700_98_reg_13180[0]),
        .I2(add_ln700_117_reg_13205[0]),
        .I3(add_ln700_120_reg_13210[0]),
        .I4(\add_ln700_124_reg_13390[3]_i_18_n_1 ),
        .O(\add_ln700_124_reg_13390[3]_i_5_n_1 ));
  LUT6 #(
    .INIT(64'h00FF69966996FF00)) 
    \add_ln700_124_reg_13390[3]_i_6 
       (.I0(\add_ln700_124_reg_13390[3]_i_10_n_1 ),
        .I1(\add_ln700_124_reg_13390[3]_i_11_n_1 ),
        .I2(\add_ln700_124_reg_13390[3]_i_12_n_1 ),
        .I3(\add_ln700_124_reg_13390[3]_i_2_n_1 ),
        .I4(\add_ln700_124_reg_13390[3]_i_14_n_1 ),
        .I5(\add_ln700_124_reg_13390[3]_i_13_n_1 ),
        .O(\add_ln700_124_reg_13390[3]_i_6_n_1 ));
  LUT5 #(
    .INIT(32'hA995566A)) 
    \add_ln700_124_reg_13390[3]_i_7 
       (.I0(\add_ln700_124_reg_13390[3]_i_3_n_1 ),
        .I1(\add_ln700_124_reg_13390[3]_i_19_n_1 ),
        .I2(\add_ln700_124_reg_13390[3]_i_20_n_1 ),
        .I3(\add_ln700_124_reg_13390[3]_i_21_n_1 ),
        .I4(\add_ln700_124_reg_13390[3]_i_22_n_1 ),
        .O(\add_ln700_124_reg_13390[3]_i_7_n_1 ));
  LUT6 #(
    .INIT(64'h6996966996696996)) 
    \add_ln700_124_reg_13390[3]_i_8 
       (.I0(\add_ln700_124_reg_13390[3]_i_15_n_1 ),
        .I1(\add_ln700_124_reg_13390[3]_i_16_n_1 ),
        .I2(\add_ln700_124_reg_13390[3]_i_17_n_1 ),
        .I3(\add_ln700_124_reg_13390[3]_i_20_n_1 ),
        .I4(\add_ln700_124_reg_13390[3]_i_21_n_1 ),
        .I5(\add_ln700_124_reg_13390[3]_i_19_n_1 ),
        .O(\add_ln700_124_reg_13390[3]_i_8_n_1 ));
  LUT6 #(
    .INIT(64'h6996966996696996)) 
    \add_ln700_124_reg_13390[3]_i_9 
       (.I0(\add_ln700_124_reg_13390[3]_i_5_n_1 ),
        .I1(add_ln700_86_reg_13165[0]),
        .I2(add_ln700_79_reg_13155[0]),
        .I3(add_ln700_82_reg_13160[0]),
        .I4(\add_ln700_124_reg_13390[3]_i_23_n_1 ),
        .I5(\add_ln700_124_reg_13390[3]_i_24_n_1 ),
        .O(\add_ln700_124_reg_13390[3]_i_9_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair113" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_124_reg_13390[6]_i_10 
       (.I0(\add_ln700_124_reg_13390[6]_i_21_n_1 ),
        .I1(\add_ln700_124_reg_13390[6]_i_22_n_1 ),
        .I2(\add_ln700_124_reg_13390[6]_i_23_n_1 ),
        .O(\add_ln700_124_reg_13390[6]_i_10_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair116" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_124_reg_13390[6]_i_11 
       (.I0(\add_ln700_124_reg_13390[6]_i_16_n_1 ),
        .I1(\add_ln700_124_reg_13390[6]_i_18_n_1 ),
        .I2(\add_ln700_124_reg_13390[6]_i_17_n_1 ),
        .O(\add_ln700_124_reg_13390[6]_i_11_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair113" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_124_reg_13390[6]_i_12 
       (.I0(\add_ln700_124_reg_13390[6]_i_21_n_1 ),
        .I1(\add_ln700_124_reg_13390[6]_i_23_n_1 ),
        .I2(\add_ln700_124_reg_13390[6]_i_22_n_1 ),
        .O(\add_ln700_124_reg_13390[6]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_124_reg_13390[6]_i_13 
       (.I0(\add_ln700_124_reg_13390[3]_i_10_n_1 ),
        .I1(\add_ln700_124_reg_13390[3]_i_12_n_1 ),
        .I2(\add_ln700_124_reg_13390[3]_i_11_n_1 ),
        .O(\add_ln700_124_reg_13390[6]_i_13_n_1 ));
  LUT6 #(
    .INIT(64'h171717FF17FFFFFF)) 
    \add_ln700_124_reg_13390[6]_i_14 
       (.I0(\add_ln700_124_reg_13390[3]_i_17_n_1 ),
        .I1(\add_ln700_124_reg_13390[3]_i_16_n_1 ),
        .I2(\add_ln700_124_reg_13390[3]_i_15_n_1 ),
        .I3(\add_ln700_124_reg_13390[3]_i_21_n_1 ),
        .I4(\add_ln700_124_reg_13390[3]_i_20_n_1 ),
        .I5(\add_ln700_124_reg_13390[3]_i_19_n_1 ),
        .O(\add_ln700_124_reg_13390[6]_i_14_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair114" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_124_reg_13390[6]_i_15 
       (.I0(\add_ln700_124_reg_13390[6]_i_24_n_1 ),
        .I1(\add_ln700_124_reg_13390[6]_i_25_n_1 ),
        .I2(\add_ln700_124_reg_13390[6]_i_26_n_1 ),
        .O(\add_ln700_124_reg_13390[6]_i_15_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair76" *) 
  LUT5 #(
    .INIT(32'hFEEAA880)) 
    \add_ln700_124_reg_13390[6]_i_16 
       (.I0(\add_ln700_124_reg_13390[6]_i_27_n_1 ),
        .I1(add_ln700_98_reg_13180[1]),
        .I2(add_ln700_110_reg_13195[1]),
        .I3(add_ln700_117_reg_13205[1]),
        .I4(\add_ln700_124_reg_13390[6]_i_28_n_1 ),
        .O(\add_ln700_124_reg_13390[6]_i_16_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair79" *) 
  LUT5 #(
    .INIT(32'h99969666)) 
    \add_ln700_124_reg_13390[6]_i_17 
       (.I0(\add_ln700_124_reg_13390[6]_i_19_n_1 ),
        .I1(\add_ln700_124_reg_13390[6]_i_20_n_1 ),
        .I2(add_ln700_117_reg_13205[2]),
        .I3(add_ln700_110_reg_13195[2]),
        .I4(add_ln700_98_reg_13180[2]),
        .O(\add_ln700_124_reg_13390[6]_i_17_n_1 ));
  LUT6 #(
    .INIT(64'h171717E817E8E8E8)) 
    \add_ln700_124_reg_13390[6]_i_18 
       (.I0(add_ln700_64_reg_13135[2]),
        .I1(add_ln700_71_reg_13145[2]),
        .I2(add_ln700_67_reg_13140[2]),
        .I3(add_ln700_79_reg_13155[2]),
        .I4(add_ln700_86_reg_13165[2]),
        .I5(add_ln700_82_reg_13160[2]),
        .O(\add_ln700_124_reg_13390[6]_i_18_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair118" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_124_reg_13390[6]_i_19 
       (.I0(add_ln700_102_reg_13185[2]),
        .I1(add_ln700_95_reg_13175[2]),
        .I2(add_ln700_74_reg_13150[2]),
        .O(\add_ln700_124_reg_13390[6]_i_19_n_1 ));
  LUT5 #(
    .INIT(32'hFF696900)) 
    \add_ln700_124_reg_13390[6]_i_2 
       (.I0(\add_ln700_124_reg_13390[6]_i_6_n_1 ),
        .I1(\add_ln700_124_reg_13390[6]_i_7_n_1 ),
        .I2(\add_ln700_124_reg_13390[6]_i_8_n_1 ),
        .I3(\add_ln700_124_reg_13390[6]_i_9_n_1 ),
        .I4(\add_ln700_124_reg_13390[6]_i_10_n_1 ),
        .O(\add_ln700_124_reg_13390[6]_i_2_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_124_reg_13390[6]_i_20 
       (.I0(add_ln700_89_reg_13170[2]),
        .I1(add_ln700_105_reg_13190[2]),
        .I2(add_ln700_113_reg_13200[2]),
        .O(\add_ln700_124_reg_13390[6]_i_20_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair73" *) 
  LUT5 #(
    .INIT(32'hE8FF00E8)) 
    \add_ln700_124_reg_13390[6]_i_21 
       (.I0(add_ln700_79_reg_13155[1]),
        .I1(add_ln700_86_reg_13165[1]),
        .I2(add_ln700_82_reg_13160[1]),
        .I3(\add_ln700_124_reg_13390[6]_i_29_n_1 ),
        .I4(\add_ln700_124_reg_13390[6]_i_30_n_1 ),
        .O(\add_ln700_124_reg_13390[6]_i_21_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair80" *) 
  LUT5 #(
    .INIT(32'hEBBE8228)) 
    \add_ln700_124_reg_13390[6]_i_22 
       (.I0(\add_ln700_124_reg_13390[3]_i_27_n_1 ),
        .I1(add_ln700_105_reg_13190[2]),
        .I2(add_ln700_113_reg_13200[2]),
        .I3(add_ln700_89_reg_13170[2]),
        .I4(add_ln700_120_reg_13210[2]),
        .O(\add_ln700_124_reg_13390[6]_i_22_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair78" *) 
  LUT5 #(
    .INIT(32'hEBBE8228)) 
    \add_ln700_124_reg_13390[6]_i_23 
       (.I0(\add_ln700_124_reg_13390[6]_i_31_n_1 ),
        .I1(add_ln700_86_reg_13165[2]),
        .I2(add_ln700_79_reg_13155[2]),
        .I3(add_ln700_82_reg_13160[2]),
        .I4(\add_ln700_124_reg_13390[6]_i_32_n_1 ),
        .O(\add_ln700_124_reg_13390[6]_i_23_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair78" *) 
  LUT5 #(
    .INIT(32'h96696996)) 
    \add_ln700_124_reg_13390[6]_i_24 
       (.I0(\add_ln700_124_reg_13390[6]_i_31_n_1 ),
        .I1(\add_ln700_124_reg_13390[6]_i_32_n_1 ),
        .I2(add_ln700_82_reg_13160[2]),
        .I3(add_ln700_79_reg_13155[2]),
        .I4(add_ln700_86_reg_13165[2]),
        .O(\add_ln700_124_reg_13390[6]_i_24_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair76" *) 
  LUT5 #(
    .INIT(32'h99969666)) 
    \add_ln700_124_reg_13390[6]_i_25 
       (.I0(\add_ln700_124_reg_13390[6]_i_27_n_1 ),
        .I1(\add_ln700_124_reg_13390[6]_i_28_n_1 ),
        .I2(add_ln700_117_reg_13205[1]),
        .I3(add_ln700_110_reg_13195[1]),
        .I4(add_ln700_98_reg_13180[1]),
        .O(\add_ln700_124_reg_13390[6]_i_25_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair74" *) 
  LUT5 #(
    .INIT(32'h66696999)) 
    \add_ln700_124_reg_13390[6]_i_26 
       (.I0(\add_ln700_124_reg_13390[6]_i_29_n_1 ),
        .I1(\add_ln700_124_reg_13390[6]_i_33_n_1 ),
        .I2(add_ln700_67_reg_13140[1]),
        .I3(add_ln700_71_reg_13145[1]),
        .I4(add_ln700_64_reg_13135[1]),
        .O(\add_ln700_124_reg_13390[6]_i_26_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair117" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_124_reg_13390[6]_i_27 
       (.I0(add_ln700_102_reg_13185[1]),
        .I1(add_ln700_95_reg_13175[1]),
        .I2(add_ln700_74_reg_13150[1]),
        .O(\add_ln700_124_reg_13390[6]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_124_reg_13390[6]_i_28 
       (.I0(add_ln700_89_reg_13170[1]),
        .I1(add_ln700_105_reg_13190[1]),
        .I2(add_ln700_113_reg_13200[1]),
        .O(\add_ln700_124_reg_13390[6]_i_28_n_1 ));
  LUT6 #(
    .INIT(64'h171717FF17FFFFFF)) 
    \add_ln700_124_reg_13390[6]_i_29 
       (.I0(add_ln700_64_reg_13135[0]),
        .I1(add_ln700_71_reg_13145[0]),
        .I2(add_ln700_67_reg_13140[0]),
        .I3(add_ln700_79_reg_13155[0]),
        .I4(add_ln700_86_reg_13165[0]),
        .I5(add_ln700_82_reg_13160[0]),
        .O(\add_ln700_124_reg_13390[6]_i_29_n_1 ));
  LUT5 #(
    .INIT(32'h96FF0096)) 
    \add_ln700_124_reg_13390[6]_i_3 
       (.I0(\add_ln700_124_reg_13390[6]_i_11_n_1 ),
        .I1(\add_ln700_124_reg_13390[6]_i_12_n_1 ),
        .I2(\add_ln700_124_reg_13390[6]_i_13_n_1 ),
        .I3(\add_ln700_124_reg_13390[6]_i_14_n_1 ),
        .I4(\add_ln700_124_reg_13390[6]_i_15_n_1 ),
        .O(\add_ln700_124_reg_13390[6]_i_3_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair74" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_124_reg_13390[6]_i_30 
       (.I0(add_ln700_67_reg_13140[1]),
        .I1(add_ln700_71_reg_13145[1]),
        .I2(add_ln700_64_reg_13135[1]),
        .O(\add_ln700_124_reg_13390[6]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_124_reg_13390[6]_i_31 
       (.I0(add_ln700_67_reg_13140[2]),
        .I1(add_ln700_64_reg_13135[2]),
        .I2(add_ln700_71_reg_13145[2]),
        .O(\add_ln700_124_reg_13390[6]_i_31_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair118" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_124_reg_13390[6]_i_32 
       (.I0(add_ln700_102_reg_13185[2]),
        .I1(add_ln700_74_reg_13150[2]),
        .I2(add_ln700_95_reg_13175[2]),
        .O(\add_ln700_124_reg_13390[6]_i_32_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair73" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_124_reg_13390[6]_i_33 
       (.I0(add_ln700_82_reg_13160[1]),
        .I1(add_ln700_86_reg_13165[1]),
        .I2(add_ln700_79_reg_13155[1]),
        .O(\add_ln700_124_reg_13390[6]_i_33_n_1 ));
  LUT5 #(
    .INIT(32'h7E17E87E)) 
    \add_ln700_124_reg_13390[6]_i_4 
       (.I0(\add_ln700_124_reg_13390[6]_i_10_n_1 ),
        .I1(\add_ln700_124_reg_13390[6]_i_9_n_1 ),
        .I2(\add_ln700_124_reg_13390[6]_i_7_n_1 ),
        .I3(\add_ln700_124_reg_13390[6]_i_8_n_1 ),
        .I4(\add_ln700_124_reg_13390[6]_i_6_n_1 ),
        .O(\add_ln700_124_reg_13390[6]_i_4_n_1 ));
  LUT6 #(
    .INIT(64'h9669699669969669)) 
    \add_ln700_124_reg_13390[6]_i_5 
       (.I0(\add_ln700_124_reg_13390[6]_i_6_n_1 ),
        .I1(\add_ln700_124_reg_13390[6]_i_7_n_1 ),
        .I2(\add_ln700_124_reg_13390[6]_i_8_n_1 ),
        .I3(\add_ln700_124_reg_13390[6]_i_3_n_1 ),
        .I4(\add_ln700_124_reg_13390[6]_i_10_n_1 ),
        .I5(\add_ln700_124_reg_13390[6]_i_9_n_1 ),
        .O(\add_ln700_124_reg_13390[6]_i_5_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair116" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_124_reg_13390[6]_i_6 
       (.I0(\add_ln700_124_reg_13390[6]_i_16_n_1 ),
        .I1(\add_ln700_124_reg_13390[6]_i_17_n_1 ),
        .I2(\add_ln700_124_reg_13390[6]_i_18_n_1 ),
        .O(\add_ln700_124_reg_13390[6]_i_6_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair79" *) 
  LUT5 #(
    .INIT(32'hFEEAA880)) 
    \add_ln700_124_reg_13390[6]_i_7 
       (.I0(\add_ln700_124_reg_13390[6]_i_19_n_1 ),
        .I1(add_ln700_98_reg_13180[2]),
        .I2(add_ln700_110_reg_13195[2]),
        .I3(add_ln700_117_reg_13205[2]),
        .I4(\add_ln700_124_reg_13390[6]_i_20_n_1 ),
        .O(\add_ln700_124_reg_13390[6]_i_7_n_1 ));
  LUT6 #(
    .INIT(64'h171717FF17FFFFFF)) 
    \add_ln700_124_reg_13390[6]_i_8 
       (.I0(add_ln700_64_reg_13135[2]),
        .I1(add_ln700_71_reg_13145[2]),
        .I2(add_ln700_67_reg_13140[2]),
        .I3(add_ln700_79_reg_13155[2]),
        .I4(add_ln700_86_reg_13165[2]),
        .I5(add_ln700_82_reg_13160[2]),
        .O(\add_ln700_124_reg_13390[6]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_124_reg_13390[6]_i_9 
       (.I0(\add_ln700_124_reg_13390[6]_i_13_n_1 ),
        .I1(\add_ln700_124_reg_13390[6]_i_11_n_1 ),
        .I2(\add_ln700_124_reg_13390[6]_i_12_n_1 ),
        .O(\add_ln700_124_reg_13390[6]_i_9_n_1 ));
  FDRE \add_ln700_124_reg_13390_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_124_fu_11058_p2[0]),
        .Q(add_ln700_124_reg_13390[0]),
        .R(1'b0));
  FDRE \add_ln700_124_reg_13390_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_124_fu_11058_p2[1]),
        .Q(add_ln700_124_reg_13390[1]),
        .R(1'b0));
  FDRE \add_ln700_124_reg_13390_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_124_fu_11058_p2[2]),
        .Q(add_ln700_124_reg_13390[2]),
        .R(1'b0));
  FDRE \add_ln700_124_reg_13390_reg[3] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_124_fu_11058_p2[3]),
        .Q(add_ln700_124_reg_13390[3]),
        .R(1'b0));
  CARRY4 \add_ln700_124_reg_13390_reg[3]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_124_reg_13390_reg[3]_i_1_n_1 ,\add_ln700_124_reg_13390_reg[3]_i_1_n_2 ,\add_ln700_124_reg_13390_reg[3]_i_1_n_3 ,\add_ln700_124_reg_13390_reg[3]_i_1_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_124_reg_13390[3]_i_2_n_1 ,\add_ln700_124_reg_13390[3]_i_3_n_1 ,\add_ln700_124_reg_13390[3]_i_4_n_1 ,\add_ln700_124_reg_13390[3]_i_5_n_1 }),
        .O(add_ln700_124_fu_11058_p2[3:0]),
        .S({\add_ln700_124_reg_13390[3]_i_6_n_1 ,\add_ln700_124_reg_13390[3]_i_7_n_1 ,\add_ln700_124_reg_13390[3]_i_8_n_1 ,\add_ln700_124_reg_13390[3]_i_9_n_1 }));
  FDRE \add_ln700_124_reg_13390_reg[4] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_124_fu_11058_p2[4]),
        .Q(add_ln700_124_reg_13390[4]),
        .R(1'b0));
  FDRE \add_ln700_124_reg_13390_reg[5] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_124_fu_11058_p2[5]),
        .Q(add_ln700_124_reg_13390[5]),
        .R(1'b0));
  FDRE \add_ln700_124_reg_13390_reg[6] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_124_fu_11058_p2[6]),
        .Q(add_ln700_124_reg_13390[6]),
        .R(1'b0));
  CARRY4 \add_ln700_124_reg_13390_reg[6]_i_1 
       (.CI(\add_ln700_124_reg_13390_reg[3]_i_1_n_1 ),
        .CO({\NLW_add_ln700_124_reg_13390_reg[6]_i_1_CO_UNCONNECTED [3],add_ln700_124_fu_11058_p2[6],\NLW_add_ln700_124_reg_13390_reg[6]_i_1_CO_UNCONNECTED [1],\add_ln700_124_reg_13390_reg[6]_i_1_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_124_reg_13390[6]_i_2_n_1 ,\add_ln700_124_reg_13390[6]_i_3_n_1 }),
        .O({\NLW_add_ln700_124_reg_13390_reg[6]_i_1_O_UNCONNECTED [3:2],add_ln700_124_fu_11058_p2[5:4]}),
        .S({1'b0,1'b1,\add_ln700_124_reg_13390[6]_i_4_n_1 ,\add_ln700_124_reg_13390[6]_i_5_n_1 }));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_128_reg_13215[2]_i_13 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep_n_1 ),
        .O(\add_ln700_128_reg_13215[2]_i_13_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_128_reg_13215[2]_i_14 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__0_n_1 ),
        .O(\add_ln700_128_reg_13215[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_128_reg_13215[2]_i_7 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep_n_1 ),
        .O(\add_ln700_128_reg_13215[2]_i_7_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_128_reg_13215[2]_i_8 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__0_n_1 ),
        .O(\add_ln700_128_reg_13215[2]_i_8_n_1 ));
  FDRE \add_ln700_128_reg_13215_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_128_fu_9852_p2[0]),
        .Q(add_ln700_128_reg_13215[0]),
        .R(1'b0));
  FDRE \add_ln700_128_reg_13215_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_128_fu_9852_p2[1]),
        .Q(add_ln700_128_reg_13215[1]),
        .R(1'b0));
  FDRE \add_ln700_128_reg_13215_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_128_fu_9852_p2[2]),
        .Q(add_ln700_128_reg_13215[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_131_reg_13220[2]_i_15 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep_n_1 ),
        .O(\add_ln700_131_reg_13220[2]_i_15_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_131_reg_13220[2]_i_21 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep_n_1 ),
        .O(\add_ln700_131_reg_13220[2]_i_21_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_131_reg_13220[2]_i_22 
       (.I0(\tmp_V_1_reg_11506_reg[3]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__0_n_1 ),
        .O(\add_ln700_131_reg_13220[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_131_reg_13220[2]_i_28 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep_n_1 ),
        .O(\add_ln700_131_reg_13220[2]_i_28_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_131_reg_13220[2]_i_9 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep_n_1 ),
        .O(\add_ln700_131_reg_13220[2]_i_9_n_1 ));
  FDRE \add_ln700_131_reg_13220_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_131_fu_9878_p2[0]),
        .Q(add_ln700_131_reg_13220[0]),
        .R(1'b0));
  FDRE \add_ln700_131_reg_13220_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_131_fu_9878_p2[1]),
        .Q(add_ln700_131_reg_13220[1]),
        .R(1'b0));
  FDRE \add_ln700_131_reg_13220_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_131_fu_9878_p2[2]),
        .Q(add_ln700_131_reg_13220[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_135_reg_13225[2]_i_15 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep_n_1 ),
        .O(\add_ln700_135_reg_13225[2]_i_15_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_135_reg_13225[2]_i_22 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep_n_1 ),
        .O(\add_ln700_135_reg_13225[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_135_reg_13225[2]_i_29 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep_n_1 ),
        .O(\add_ln700_135_reg_13225[2]_i_29_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_135_reg_13225[2]_i_9 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep_n_1 ),
        .O(\add_ln700_135_reg_13225[2]_i_9_n_1 ));
  FDRE \add_ln700_135_reg_13225_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_135_fu_9904_p2[0]),
        .Q(add_ln700_135_reg_13225[0]),
        .R(1'b0));
  FDRE \add_ln700_135_reg_13225_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_135_fu_9904_p2[1]),
        .Q(add_ln700_135_reg_13225[1]),
        .R(1'b0));
  FDRE \add_ln700_135_reg_13225_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_135_fu_9904_p2[2]),
        .Q(add_ln700_135_reg_13225[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_138_reg_13230[2]_i_15 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep_n_1 ),
        .O(\add_ln700_138_reg_13230[2]_i_15_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_138_reg_13230[2]_i_22 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep_n_1 ),
        .O(\add_ln700_138_reg_13230[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_138_reg_13230[2]_i_29 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep_n_1 ),
        .O(\add_ln700_138_reg_13230[2]_i_29_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_138_reg_13230[2]_i_9 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep_n_1 ),
        .O(\add_ln700_138_reg_13230[2]_i_9_n_1 ));
  FDRE \add_ln700_138_reg_13230_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_138_fu_9930_p2[0]),
        .Q(add_ln700_138_reg_13230[0]),
        .R(1'b0));
  FDRE \add_ln700_138_reg_13230_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_138_fu_9930_p2[1]),
        .Q(add_ln700_138_reg_13230[1]),
        .R(1'b0));
  FDRE \add_ln700_138_reg_13230_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_138_fu_9930_p2[2]),
        .Q(add_ln700_138_reg_13230[2]),
        .R(1'b0));
  LUT6 #(
    .INIT(64'h9669699669969669)) 
    \add_ln700_13_reg_13375[0]_i_1 
       (.I0(icmp_ln899_1_reg_13050),
        .I1(icmp_ln899_2_reg_13055),
        .I2(icmp_ln899_reg_13045),
        .I3(add_ln700_11_reg_13070[0]),
        .I4(add_ln700_4_reg_13060[0]),
        .I5(add_ln700_8_reg_13065[0]),
        .O(add_ln700_13_fu_10736_p2[0]));
  (* SOFT_HLUTNM = "soft_lutpair100" *) 
  LUT5 #(
    .INIT(32'h366C6CC9)) 
    \add_ln700_13_reg_13375[1]_i_1 
       (.I0(icmp_ln899_1_reg_13050),
        .I1(\add_ln700_13_reg_13375[1]_i_2_n_1 ),
        .I2(icmp_ln899_2_reg_13055),
        .I3(icmp_ln899_reg_13045),
        .I4(\add_ln700_13_reg_13375[1]_i_3_n_1 ),
        .O(add_ln700_13_fu_10736_p2[1]));
  LUT6 #(
    .INIT(64'h9696966996696969)) 
    \add_ln700_13_reg_13375[1]_i_2 
       (.I0(add_ln700_8_reg_13065[1]),
        .I1(add_ln700_4_reg_13060[1]),
        .I2(add_ln700_11_reg_13070[1]),
        .I3(add_ln700_4_reg_13060[0]),
        .I4(add_ln700_11_reg_13070[0]),
        .I5(add_ln700_8_reg_13065[0]),
        .O(\add_ln700_13_reg_13375[1]_i_2_n_1 ));
  LUT3 #(
    .INIT(8'h69)) 
    \add_ln700_13_reg_13375[1]_i_3 
       (.I0(add_ln700_11_reg_13070[0]),
        .I1(add_ln700_4_reg_13060[0]),
        .I2(add_ln700_8_reg_13065[0]),
        .O(\add_ln700_13_reg_13375[1]_i_3_n_1 ));
  LUT6 #(
    .INIT(64'h566AA995A995566A)) 
    \add_ln700_13_reg_13375[2]_i_1 
       (.I0(\add_ln700_13_reg_13375[4]_i_5_n_1 ),
        .I1(add_ln700_8_reg_13065[1]),
        .I2(add_ln700_11_reg_13070[1]),
        .I3(add_ln700_4_reg_13060[1]),
        .I4(\add_ln700_13_reg_13375[2]_i_2_n_1 ),
        .I5(\add_ln700_13_reg_13375[4]_i_4_n_1 ),
        .O(add_ln700_13_fu_10736_p2[2]));
  LUT3 #(
    .INIT(8'h69)) 
    \add_ln700_13_reg_13375[2]_i_2 
       (.I0(add_ln700_11_reg_13070[2]),
        .I1(add_ln700_4_reg_13060[2]),
        .I2(add_ln700_8_reg_13065[2]),
        .O(\add_ln700_13_reg_13375[2]_i_2_n_1 ));
  LUT6 #(
    .INIT(64'h422B2BBD2BBDBDD4)) 
    \add_ln700_13_reg_13375[3]_i_1 
       (.I0(\add_ln700_13_reg_13375[4]_i_5_n_1 ),
        .I1(\add_ln700_13_reg_13375[4]_i_4_n_1 ),
        .I2(add_ln700_11_reg_13070[2]),
        .I3(add_ln700_4_reg_13060[2]),
        .I4(add_ln700_8_reg_13065[2]),
        .I5(\add_ln700_13_reg_13375[4]_i_3_n_1 ),
        .O(add_ln700_13_fu_10736_p2[3]));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_13_reg_13375[4]_i_1 
       (.I0(icmp_ln265_reg_11497_pp0_iter1_reg),
        .I1(ap_block_pp0_stage0_11001),
        .O(add_ln700_124_reg_133900));
  LUT6 #(
    .INIT(64'hE8808000FEE8E880)) 
    \add_ln700_13_reg_13375[4]_i_2 
       (.I0(\add_ln700_13_reg_13375[4]_i_3_n_1 ),
        .I1(add_ln700_8_reg_13065[2]),
        .I2(add_ln700_4_reg_13060[2]),
        .I3(add_ln700_11_reg_13070[2]),
        .I4(\add_ln700_13_reg_13375[4]_i_4_n_1 ),
        .I5(\add_ln700_13_reg_13375[4]_i_5_n_1 ),
        .O(add_ln700_13_fu_10736_p2[4]));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_13_reg_13375[4]_i_3 
       (.I0(add_ln700_4_reg_13060[1]),
        .I1(add_ln700_11_reg_13070[1]),
        .I2(add_ln700_8_reg_13065[1]),
        .O(\add_ln700_13_reg_13375[4]_i_3_n_1 ));
  LUT6 #(
    .INIT(64'h9696960096000000)) 
    \add_ln700_13_reg_13375[4]_i_4 
       (.I0(add_ln700_8_reg_13065[1]),
        .I1(add_ln700_4_reg_13060[1]),
        .I2(add_ln700_11_reg_13070[1]),
        .I3(add_ln700_4_reg_13060[0]),
        .I4(add_ln700_11_reg_13070[0]),
        .I5(add_ln700_8_reg_13065[0]),
        .O(\add_ln700_13_reg_13375[4]_i_4_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair100" *) 
  LUT5 #(
    .INIT(32'hFFFEE880)) 
    \add_ln700_13_reg_13375[4]_i_5 
       (.I0(\add_ln700_13_reg_13375[1]_i_3_n_1 ),
        .I1(icmp_ln899_reg_13045),
        .I2(icmp_ln899_2_reg_13055),
        .I3(icmp_ln899_1_reg_13050),
        .I4(\add_ln700_13_reg_13375[1]_i_2_n_1 ),
        .O(\add_ln700_13_reg_13375[4]_i_5_n_1 ));
  FDRE \add_ln700_13_reg_13375_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_13_fu_10736_p2[0]),
        .Q(add_ln700_13_reg_13375[0]),
        .R(1'b0));
  FDRE \add_ln700_13_reg_13375_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_13_fu_10736_p2[1]),
        .Q(add_ln700_13_reg_13375[1]),
        .R(1'b0));
  FDRE \add_ln700_13_reg_13375_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_13_fu_10736_p2[2]),
        .Q(add_ln700_13_reg_13375[2]),
        .R(1'b0));
  FDRE \add_ln700_13_reg_13375_reg[3] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_13_fu_10736_p2[3]),
        .Q(add_ln700_13_reg_13375[3]),
        .R(1'b0));
  FDRE \add_ln700_13_reg_13375_reg[4] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_13_fu_10736_p2[4]),
        .Q(add_ln700_13_reg_13375[4]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_143_reg_13235[2]_i_15 
       (.I0(\tmp_V_1_reg_11506_reg[3]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__0_n_1 ),
        .O(\add_ln700_143_reg_13235[2]_i_15_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_143_reg_13235[2]_i_21 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep_n_1 ),
        .O(\add_ln700_143_reg_13235[2]_i_21_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_143_reg_13235[2]_i_29 
       (.I0(\tmp_V_1_reg_11506_reg[3]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__0_n_1 ),
        .O(\add_ln700_143_reg_13235[2]_i_29_n_1 ));
  FDRE \add_ln700_143_reg_13235_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_143_fu_9956_p2[0]),
        .Q(add_ln700_143_reg_13235[0]),
        .R(1'b0));
  FDRE \add_ln700_143_reg_13235_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_143_fu_9956_p2[1]),
        .Q(add_ln700_143_reg_13235[1]),
        .R(1'b0));
  FDRE \add_ln700_143_reg_13235_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_143_fu_9956_p2[2]),
        .Q(add_ln700_143_reg_13235[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_146_reg_13240[2]_i_25 
       (.I0(\tmp_V_1_reg_11506_reg[3]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__0_n_1 ),
        .O(\add_ln700_146_reg_13240[2]_i_25_n_1 ));
  FDRE \add_ln700_146_reg_13240_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_146_fu_9982_p2[0]),
        .Q(add_ln700_146_reg_13240[0]),
        .R(1'b0));
  FDRE \add_ln700_146_reg_13240_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_146_fu_9982_p2[1]),
        .Q(add_ln700_146_reg_13240[1]),
        .R(1'b0));
  FDRE \add_ln700_146_reg_13240_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_146_fu_9982_p2[2]),
        .Q(add_ln700_146_reg_13240[2]),
        .R(1'b0));
  FDRE \add_ln700_150_reg_13245_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_150_fu_10008_p2[0]),
        .Q(add_ln700_150_reg_13245[0]),
        .R(1'b0));
  FDRE \add_ln700_150_reg_13245_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_150_fu_10008_p2[1]),
        .Q(add_ln700_150_reg_13245[1]),
        .R(1'b0));
  FDRE \add_ln700_150_reg_13245_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_150_fu_10008_p2[2]),
        .Q(add_ln700_150_reg_13245[2]),
        .R(1'b0));
  FDRE \add_ln700_153_reg_13250_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_153_fu_10034_p2[0]),
        .Q(add_ln700_153_reg_13250[0]),
        .R(1'b0));
  FDRE \add_ln700_153_reg_13250_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_153_fu_10034_p2[1]),
        .Q(add_ln700_153_reg_13250[1]),
        .R(1'b0));
  FDRE \add_ln700_153_reg_13250_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_153_fu_10034_p2[2]),
        .Q(add_ln700_153_reg_13250[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_159_reg_13255[2]_i_15 
       (.I0(\tmp_V_1_reg_11506_reg[3]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__0_n_1 ),
        .O(\add_ln700_159_reg_13255[2]_i_15_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_159_reg_13255[2]_i_30 
       (.I0(\tmp_V_1_reg_11506_reg[3]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__0_n_1 ),
        .O(\add_ln700_159_reg_13255[2]_i_30_n_1 ));
  FDRE \add_ln700_159_reg_13255_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_159_fu_10060_p2[0]),
        .Q(add_ln700_159_reg_13255[0]),
        .R(1'b0));
  FDRE \add_ln700_159_reg_13255_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_159_fu_10060_p2[1]),
        .Q(add_ln700_159_reg_13255[1]),
        .R(1'b0));
  FDRE \add_ln700_159_reg_13255_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_159_fu_10060_p2[2]),
        .Q(add_ln700_159_reg_13255[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_162_reg_13260[2]_i_25 
       (.I0(\tmp_V_1_reg_11506_reg[3]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__0_n_1 ),
        .O(\add_ln700_162_reg_13260[2]_i_25_n_1 ));
  FDRE \add_ln700_162_reg_13260_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_162_fu_10086_p2[0]),
        .Q(add_ln700_162_reg_13260[0]),
        .R(1'b0));
  FDRE \add_ln700_162_reg_13260_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_162_fu_10086_p2[1]),
        .Q(add_ln700_162_reg_13260[1]),
        .R(1'b0));
  FDRE \add_ln700_162_reg_13260_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_162_fu_10086_p2[2]),
        .Q(add_ln700_162_reg_13260[2]),
        .R(1'b0));
  FDRE \add_ln700_166_reg_13265_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_166_fu_10112_p2[0]),
        .Q(add_ln700_166_reg_13265[0]),
        .R(1'b0));
  FDRE \add_ln700_166_reg_13265_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_166_fu_10112_p2[1]),
        .Q(add_ln700_166_reg_13265[1]),
        .R(1'b0));
  FDRE \add_ln700_166_reg_13265_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_166_fu_10112_p2[2]),
        .Q(add_ln700_166_reg_13265[2]),
        .R(1'b0));
  FDRE \add_ln700_169_reg_13270_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_169_fu_10138_p2[0]),
        .Q(add_ln700_169_reg_13270[0]),
        .R(1'b0));
  FDRE \add_ln700_169_reg_13270_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_169_fu_10138_p2[1]),
        .Q(add_ln700_169_reg_13270[1]),
        .R(1'b0));
  FDRE \add_ln700_169_reg_13270_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_169_fu_10138_p2[2]),
        .Q(add_ln700_169_reg_13270[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_16_reg_13075[2]_i_10 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_16_reg_13075[2]_i_10_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_16_reg_13075[2]_i_14 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_16_reg_13075[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_16_reg_13075[2]_i_16 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_16_reg_13075[2]_i_16_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_16_reg_13075[2]_i_19 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_16_reg_13075[2]_i_19_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_16_reg_13075[2]_i_23 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_16_reg_13075[2]_i_23_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_16_reg_13075[2]_i_25 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_16_reg_13075[2]_i_25_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_16_reg_13075[2]_i_8 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_16_reg_13075[2]_i_8_n_1 ));
  FDRE \add_ln700_16_reg_13075_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_16_fu_9124_p2[0]),
        .Q(add_ln700_16_reg_13075[0]),
        .R(1'b0));
  FDRE \add_ln700_16_reg_13075_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_16_fu_9124_p2[1]),
        .Q(add_ln700_16_reg_13075[1]),
        .R(1'b0));
  FDRE \add_ln700_16_reg_13075_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_16_fu_9124_p2[2]),
        .Q(add_ln700_16_reg_13075[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_174_reg_13275[2]_i_15 
       (.I0(\tmp_V_1_reg_11506_reg[3]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__0_n_1 ),
        .O(\add_ln700_174_reg_13275[2]_i_15_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_174_reg_13275[2]_i_30 
       (.I0(\tmp_V_1_reg_11506_reg[3]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__0_n_1 ),
        .O(\add_ln700_174_reg_13275[2]_i_30_n_1 ));
  FDRE \add_ln700_174_reg_13275_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_174_fu_10164_p2[0]),
        .Q(add_ln700_174_reg_13275[0]),
        .R(1'b0));
  FDRE \add_ln700_174_reg_13275_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_174_fu_10164_p2[1]),
        .Q(add_ln700_174_reg_13275[1]),
        .R(1'b0));
  FDRE \add_ln700_174_reg_13275_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_174_fu_10164_p2[2]),
        .Q(add_ln700_174_reg_13275[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_177_reg_13280[2]_i_25 
       (.I0(\tmp_V_1_reg_11506_reg[3]_rep_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__0_n_1 ),
        .O(\add_ln700_177_reg_13280[2]_i_25_n_1 ));
  FDRE \add_ln700_177_reg_13280_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_177_fu_10190_p2[0]),
        .Q(add_ln700_177_reg_13280[0]),
        .R(1'b0));
  FDRE \add_ln700_177_reg_13280_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_177_fu_10190_p2[1]),
        .Q(add_ln700_177_reg_13280[1]),
        .R(1'b0));
  FDRE \add_ln700_177_reg_13280_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_177_fu_10190_p2[2]),
        .Q(add_ln700_177_reg_13280[2]),
        .R(1'b0));
  FDRE \add_ln700_181_reg_13285_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_181_fu_10216_p2[0]),
        .Q(add_ln700_181_reg_13285[0]),
        .R(1'b0));
  FDRE \add_ln700_181_reg_13285_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_181_fu_10216_p2[1]),
        .Q(add_ln700_181_reg_13285[1]),
        .R(1'b0));
  FDRE \add_ln700_181_reg_13285_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_181_fu_10216_p2[2]),
        .Q(add_ln700_181_reg_13285[2]),
        .R(1'b0));
  FDRE \add_ln700_184_reg_13290_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_184_fu_10242_p2[0]),
        .Q(add_ln700_184_reg_13290[0]),
        .R(1'b0));
  FDRE \add_ln700_184_reg_13290_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_184_fu_10242_p2[1]),
        .Q(add_ln700_184_reg_13290[1]),
        .R(1'b0));
  FDRE \add_ln700_184_reg_13290_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_184_fu_10242_p2[2]),
        .Q(add_ln700_184_reg_13290[2]),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair66" *) 
  LUT5 #(
    .INIT(32'hEBBE8228)) 
    \add_ln700_188_reg_13395[3]_i_10 
       (.I0(\add_ln700_188_reg_13395[3]_i_25_n_1 ),
        .I1(add_ln700_150_reg_13245[1]),
        .I2(add_ln700_143_reg_13235[1]),
        .I3(add_ln700_146_reg_13240[1]),
        .I4(\add_ln700_188_reg_13395[3]_i_26_n_1 ),
        .O(\add_ln700_188_reg_13395[3]_i_10_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair71" *) 
  LUT5 #(
    .INIT(32'h96696996)) 
    \add_ln700_188_reg_13395[3]_i_11 
       (.I0(\add_ln700_188_reg_13395[3]_i_27_n_1 ),
        .I1(add_ln700_184_reg_13290[2]),
        .I2(add_ln700_153_reg_13250[2]),
        .I3(add_ln700_177_reg_13280[2]),
        .I4(add_ln700_169_reg_13270[2]),
        .O(\add_ln700_188_reg_13395[3]_i_11_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair63" *) 
  LUT5 #(
    .INIT(32'hFEEAA880)) 
    \add_ln700_188_reg_13395[3]_i_12 
       (.I0(\add_ln700_188_reg_13395[3]_i_28_n_1 ),
        .I1(add_ln700_162_reg_13260[0]),
        .I2(add_ln700_174_reg_13275[0]),
        .I3(add_ln700_181_reg_13285[0]),
        .I4(\add_ln700_188_reg_13395[3]_i_29_n_1 ),
        .O(\add_ln700_188_reg_13395[3]_i_12_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair107" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_188_reg_13395[3]_i_13 
       (.I0(\add_ln700_188_reg_13395[6]_i_24_n_1 ),
        .I1(\add_ln700_188_reg_13395[6]_i_26_n_1 ),
        .I2(\add_ln700_188_reg_13395[6]_i_25_n_1 ),
        .O(\add_ln700_188_reg_13395[3]_i_13_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair68" *) 
  LUT5 #(
    .INIT(32'hEBBE8228)) 
    \add_ln700_188_reg_13395[3]_i_14 
       (.I0(\add_ln700_188_reg_13395[3]_i_30_n_1 ),
        .I1(add_ln700_169_reg_13270[1]),
        .I2(add_ln700_177_reg_13280[1]),
        .I3(add_ln700_153_reg_13250[1]),
        .I4(add_ln700_184_reg_13290[1]),
        .O(\add_ln700_188_reg_13395[3]_i_14_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair66" *) 
  LUT5 #(
    .INIT(32'h96696996)) 
    \add_ln700_188_reg_13395[3]_i_15 
       (.I0(\add_ln700_188_reg_13395[3]_i_25_n_1 ),
        .I1(\add_ln700_188_reg_13395[3]_i_26_n_1 ),
        .I2(add_ln700_146_reg_13240[1]),
        .I3(add_ln700_143_reg_13235[1]),
        .I4(add_ln700_150_reg_13245[1]),
        .O(\add_ln700_188_reg_13395[3]_i_15_n_1 ));
  LUT6 #(
    .INIT(64'h171717E817E8E8E8)) 
    \add_ln700_188_reg_13395[3]_i_16 
       (.I0(add_ln700_128_reg_13215[0]),
        .I1(add_ln700_135_reg_13225[0]),
        .I2(add_ln700_131_reg_13220[0]),
        .I3(add_ln700_143_reg_13235[0]),
        .I4(add_ln700_150_reg_13245[0]),
        .I5(add_ln700_146_reg_13240[0]),
        .O(\add_ln700_188_reg_13395[3]_i_16_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair63" *) 
  LUT5 #(
    .INIT(32'h99969666)) 
    \add_ln700_188_reg_13395[3]_i_17 
       (.I0(\add_ln700_188_reg_13395[3]_i_28_n_1 ),
        .I1(\add_ln700_188_reg_13395[3]_i_29_n_1 ),
        .I2(add_ln700_181_reg_13285[0]),
        .I3(add_ln700_174_reg_13275[0]),
        .I4(add_ln700_162_reg_13260[0]),
        .O(\add_ln700_188_reg_13395[3]_i_17_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair105" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_188_reg_13395[3]_i_18 
       (.I0(add_ln700_153_reg_13250[0]),
        .I1(add_ln700_177_reg_13280[0]),
        .I2(add_ln700_169_reg_13270[0]),
        .O(\add_ln700_188_reg_13395[3]_i_18_n_1 ));
  LUT5 #(
    .INIT(32'hFF969600)) 
    \add_ln700_188_reg_13395[3]_i_19 
       (.I0(add_ln700_174_reg_13275[0]),
        .I1(add_ln700_162_reg_13260[0]),
        .I2(add_ln700_181_reg_13285[0]),
        .I3(add_ln700_184_reg_13290[0]),
        .I4(\add_ln700_188_reg_13395[3]_i_18_n_1 ),
        .O(\add_ln700_188_reg_13395[3]_i_19_n_1 ));
  LUT5 #(
    .INIT(32'h69969669)) 
    \add_ln700_188_reg_13395[3]_i_2 
       (.I0(\add_ln700_188_reg_13395[6]_i_11_n_1 ),
        .I1(\add_ln700_188_reg_13395[6]_i_12_n_1 ),
        .I2(\add_ln700_188_reg_13395[6]_i_13_n_1 ),
        .I3(\add_ln700_188_reg_13395[6]_i_15_n_1 ),
        .I4(\add_ln700_188_reg_13395[6]_i_14_n_1 ),
        .O(\add_ln700_188_reg_13395[3]_i_2_n_1 ));
  LUT5 #(
    .INIT(32'hEBBE8228)) 
    \add_ln700_188_reg_13395[3]_i_20 
       (.I0(\add_ln700_188_reg_13395[3]_i_24_n_1 ),
        .I1(add_ln700_150_reg_13245[0]),
        .I2(add_ln700_143_reg_13235[0]),
        .I3(add_ln700_146_reg_13240[0]),
        .I4(\add_ln700_188_reg_13395[3]_i_23_n_1 ),
        .O(\add_ln700_188_reg_13395[3]_i_20_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair68" *) 
  LUT5 #(
    .INIT(32'h96696996)) 
    \add_ln700_188_reg_13395[3]_i_21 
       (.I0(\add_ln700_188_reg_13395[3]_i_30_n_1 ),
        .I1(add_ln700_184_reg_13290[1]),
        .I2(add_ln700_153_reg_13250[1]),
        .I3(add_ln700_177_reg_13280[1]),
        .I4(add_ln700_169_reg_13270[1]),
        .O(\add_ln700_188_reg_13395[3]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_188_reg_13395[3]_i_22 
       (.I0(\add_ln700_188_reg_13395[3]_i_15_n_1 ),
        .I1(\add_ln700_188_reg_13395[3]_i_16_n_1 ),
        .I2(\add_ln700_188_reg_13395[3]_i_17_n_1 ),
        .O(\add_ln700_188_reg_13395[3]_i_22_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair108" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_188_reg_13395[3]_i_23 
       (.I0(add_ln700_166_reg_13265[0]),
        .I1(add_ln700_138_reg_13230[0]),
        .I2(add_ln700_159_reg_13255[0]),
        .O(\add_ln700_188_reg_13395[3]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_188_reg_13395[3]_i_24 
       (.I0(add_ln700_131_reg_13220[0]),
        .I1(add_ln700_128_reg_13215[0]),
        .I2(add_ln700_135_reg_13225[0]),
        .O(\add_ln700_188_reg_13395[3]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_188_reg_13395[3]_i_25 
       (.I0(add_ln700_131_reg_13220[1]),
        .I1(add_ln700_128_reg_13215[1]),
        .I2(add_ln700_135_reg_13225[1]),
        .O(\add_ln700_188_reg_13395[3]_i_25_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair110" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_188_reg_13395[3]_i_26 
       (.I0(add_ln700_166_reg_13265[1]),
        .I1(add_ln700_138_reg_13230[1]),
        .I2(add_ln700_159_reg_13255[1]),
        .O(\add_ln700_188_reg_13395[3]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_188_reg_13395[3]_i_27 
       (.I0(add_ln700_181_reg_13285[2]),
        .I1(add_ln700_162_reg_13260[2]),
        .I2(add_ln700_174_reg_13275[2]),
        .O(\add_ln700_188_reg_13395[3]_i_27_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair108" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_188_reg_13395[3]_i_28 
       (.I0(add_ln700_166_reg_13265[0]),
        .I1(add_ln700_159_reg_13255[0]),
        .I2(add_ln700_138_reg_13230[0]),
        .O(\add_ln700_188_reg_13395[3]_i_28_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair105" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_188_reg_13395[3]_i_29 
       (.I0(add_ln700_153_reg_13250[0]),
        .I1(add_ln700_169_reg_13270[0]),
        .I2(add_ln700_177_reg_13280[0]),
        .O(\add_ln700_188_reg_13395[3]_i_29_n_1 ));
  LUT5 #(
    .INIT(32'h96696996)) 
    \add_ln700_188_reg_13395[3]_i_3 
       (.I0(\add_ln700_188_reg_13395[3]_i_10_n_1 ),
        .I1(\add_ln700_188_reg_13395[3]_i_11_n_1 ),
        .I2(\add_ln700_188_reg_13395[3]_i_12_n_1 ),
        .I3(\add_ln700_188_reg_13395[3]_i_13_n_1 ),
        .I4(\add_ln700_188_reg_13395[3]_i_14_n_1 ),
        .O(\add_ln700_188_reg_13395[3]_i_3_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_188_reg_13395[3]_i_30 
       (.I0(add_ln700_181_reg_13285[1]),
        .I1(add_ln700_162_reg_13260[1]),
        .I2(add_ln700_174_reg_13275[1]),
        .O(\add_ln700_188_reg_13395[3]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_188_reg_13395[3]_i_4 
       (.I0(\add_ln700_188_reg_13395[3]_i_15_n_1 ),
        .I1(\add_ln700_188_reg_13395[3]_i_16_n_1 ),
        .I2(\add_ln700_188_reg_13395[3]_i_17_n_1 ),
        .O(\add_ln700_188_reg_13395[3]_i_4_n_1 ));
  LUT5 #(
    .INIT(32'h96696996)) 
    \add_ln700_188_reg_13395[3]_i_5 
       (.I0(add_ln700_174_reg_13275[0]),
        .I1(add_ln700_162_reg_13260[0]),
        .I2(add_ln700_181_reg_13285[0]),
        .I3(add_ln700_184_reg_13290[0]),
        .I4(\add_ln700_188_reg_13395[3]_i_18_n_1 ),
        .O(\add_ln700_188_reg_13395[3]_i_5_n_1 ));
  LUT6 #(
    .INIT(64'h00FF69966996FF00)) 
    \add_ln700_188_reg_13395[3]_i_6 
       (.I0(\add_ln700_188_reg_13395[3]_i_10_n_1 ),
        .I1(\add_ln700_188_reg_13395[3]_i_11_n_1 ),
        .I2(\add_ln700_188_reg_13395[3]_i_12_n_1 ),
        .I3(\add_ln700_188_reg_13395[3]_i_2_n_1 ),
        .I4(\add_ln700_188_reg_13395[3]_i_14_n_1 ),
        .I5(\add_ln700_188_reg_13395[3]_i_13_n_1 ),
        .O(\add_ln700_188_reg_13395[3]_i_6_n_1 ));
  LUT5 #(
    .INIT(32'hA995566A)) 
    \add_ln700_188_reg_13395[3]_i_7 
       (.I0(\add_ln700_188_reg_13395[3]_i_3_n_1 ),
        .I1(\add_ln700_188_reg_13395[3]_i_19_n_1 ),
        .I2(\add_ln700_188_reg_13395[3]_i_20_n_1 ),
        .I3(\add_ln700_188_reg_13395[3]_i_21_n_1 ),
        .I4(\add_ln700_188_reg_13395[3]_i_22_n_1 ),
        .O(\add_ln700_188_reg_13395[3]_i_7_n_1 ));
  LUT6 #(
    .INIT(64'h6996966996696996)) 
    \add_ln700_188_reg_13395[3]_i_8 
       (.I0(\add_ln700_188_reg_13395[3]_i_15_n_1 ),
        .I1(\add_ln700_188_reg_13395[3]_i_16_n_1 ),
        .I2(\add_ln700_188_reg_13395[3]_i_17_n_1 ),
        .I3(\add_ln700_188_reg_13395[3]_i_20_n_1 ),
        .I4(\add_ln700_188_reg_13395[3]_i_21_n_1 ),
        .I5(\add_ln700_188_reg_13395[3]_i_19_n_1 ),
        .O(\add_ln700_188_reg_13395[3]_i_8_n_1 ));
  LUT6 #(
    .INIT(64'h6996966996696996)) 
    \add_ln700_188_reg_13395[3]_i_9 
       (.I0(\add_ln700_188_reg_13395[3]_i_5_n_1 ),
        .I1(add_ln700_150_reg_13245[0]),
        .I2(add_ln700_143_reg_13235[0]),
        .I3(add_ln700_146_reg_13240[0]),
        .I4(\add_ln700_188_reg_13395[3]_i_23_n_1 ),
        .I5(\add_ln700_188_reg_13395[3]_i_24_n_1 ),
        .O(\add_ln700_188_reg_13395[3]_i_9_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair106" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_188_reg_13395[6]_i_10 
       (.I0(\add_ln700_188_reg_13395[6]_i_21_n_1 ),
        .I1(\add_ln700_188_reg_13395[6]_i_22_n_1 ),
        .I2(\add_ln700_188_reg_13395[6]_i_23_n_1 ),
        .O(\add_ln700_188_reg_13395[6]_i_10_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair109" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_188_reg_13395[6]_i_11 
       (.I0(\add_ln700_188_reg_13395[6]_i_16_n_1 ),
        .I1(\add_ln700_188_reg_13395[6]_i_18_n_1 ),
        .I2(\add_ln700_188_reg_13395[6]_i_17_n_1 ),
        .O(\add_ln700_188_reg_13395[6]_i_11_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair106" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_188_reg_13395[6]_i_12 
       (.I0(\add_ln700_188_reg_13395[6]_i_21_n_1 ),
        .I1(\add_ln700_188_reg_13395[6]_i_23_n_1 ),
        .I2(\add_ln700_188_reg_13395[6]_i_22_n_1 ),
        .O(\add_ln700_188_reg_13395[6]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_188_reg_13395[6]_i_13 
       (.I0(\add_ln700_188_reg_13395[3]_i_10_n_1 ),
        .I1(\add_ln700_188_reg_13395[3]_i_12_n_1 ),
        .I2(\add_ln700_188_reg_13395[3]_i_11_n_1 ),
        .O(\add_ln700_188_reg_13395[6]_i_13_n_1 ));
  LUT6 #(
    .INIT(64'h171717FF17FFFFFF)) 
    \add_ln700_188_reg_13395[6]_i_14 
       (.I0(\add_ln700_188_reg_13395[3]_i_17_n_1 ),
        .I1(\add_ln700_188_reg_13395[3]_i_16_n_1 ),
        .I2(\add_ln700_188_reg_13395[3]_i_15_n_1 ),
        .I3(\add_ln700_188_reg_13395[3]_i_21_n_1 ),
        .I4(\add_ln700_188_reg_13395[3]_i_20_n_1 ),
        .I5(\add_ln700_188_reg_13395[3]_i_19_n_1 ),
        .O(\add_ln700_188_reg_13395[6]_i_14_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair107" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_188_reg_13395[6]_i_15 
       (.I0(\add_ln700_188_reg_13395[6]_i_24_n_1 ),
        .I1(\add_ln700_188_reg_13395[6]_i_25_n_1 ),
        .I2(\add_ln700_188_reg_13395[6]_i_26_n_1 ),
        .O(\add_ln700_188_reg_13395[6]_i_15_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair67" *) 
  LUT5 #(
    .INIT(32'hFEEAA880)) 
    \add_ln700_188_reg_13395[6]_i_16 
       (.I0(\add_ln700_188_reg_13395[6]_i_27_n_1 ),
        .I1(add_ln700_162_reg_13260[1]),
        .I2(add_ln700_174_reg_13275[1]),
        .I3(add_ln700_181_reg_13285[1]),
        .I4(\add_ln700_188_reg_13395[6]_i_28_n_1 ),
        .O(\add_ln700_188_reg_13395[6]_i_16_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair70" *) 
  LUT5 #(
    .INIT(32'h99969666)) 
    \add_ln700_188_reg_13395[6]_i_17 
       (.I0(\add_ln700_188_reg_13395[6]_i_19_n_1 ),
        .I1(\add_ln700_188_reg_13395[6]_i_20_n_1 ),
        .I2(add_ln700_181_reg_13285[2]),
        .I3(add_ln700_174_reg_13275[2]),
        .I4(add_ln700_162_reg_13260[2]),
        .O(\add_ln700_188_reg_13395[6]_i_17_n_1 ));
  LUT6 #(
    .INIT(64'h171717E817E8E8E8)) 
    \add_ln700_188_reg_13395[6]_i_18 
       (.I0(add_ln700_128_reg_13215[2]),
        .I1(add_ln700_135_reg_13225[2]),
        .I2(add_ln700_131_reg_13220[2]),
        .I3(add_ln700_143_reg_13235[2]),
        .I4(add_ln700_150_reg_13245[2]),
        .I5(add_ln700_146_reg_13240[2]),
        .O(\add_ln700_188_reg_13395[6]_i_18_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair111" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_188_reg_13395[6]_i_19 
       (.I0(add_ln700_166_reg_13265[2]),
        .I1(add_ln700_159_reg_13255[2]),
        .I2(add_ln700_138_reg_13230[2]),
        .O(\add_ln700_188_reg_13395[6]_i_19_n_1 ));
  LUT5 #(
    .INIT(32'hFF696900)) 
    \add_ln700_188_reg_13395[6]_i_2 
       (.I0(\add_ln700_188_reg_13395[6]_i_6_n_1 ),
        .I1(\add_ln700_188_reg_13395[6]_i_7_n_1 ),
        .I2(\add_ln700_188_reg_13395[6]_i_8_n_1 ),
        .I3(\add_ln700_188_reg_13395[6]_i_9_n_1 ),
        .I4(\add_ln700_188_reg_13395[6]_i_10_n_1 ),
        .O(\add_ln700_188_reg_13395[6]_i_2_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_188_reg_13395[6]_i_20 
       (.I0(add_ln700_153_reg_13250[2]),
        .I1(add_ln700_169_reg_13270[2]),
        .I2(add_ln700_177_reg_13280[2]),
        .O(\add_ln700_188_reg_13395[6]_i_20_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair64" *) 
  LUT5 #(
    .INIT(32'hE8FF00E8)) 
    \add_ln700_188_reg_13395[6]_i_21 
       (.I0(add_ln700_143_reg_13235[1]),
        .I1(add_ln700_150_reg_13245[1]),
        .I2(add_ln700_146_reg_13240[1]),
        .I3(\add_ln700_188_reg_13395[6]_i_29_n_1 ),
        .I4(\add_ln700_188_reg_13395[6]_i_30_n_1 ),
        .O(\add_ln700_188_reg_13395[6]_i_21_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair71" *) 
  LUT5 #(
    .INIT(32'hEBBE8228)) 
    \add_ln700_188_reg_13395[6]_i_22 
       (.I0(\add_ln700_188_reg_13395[3]_i_27_n_1 ),
        .I1(add_ln700_169_reg_13270[2]),
        .I2(add_ln700_177_reg_13280[2]),
        .I3(add_ln700_153_reg_13250[2]),
        .I4(add_ln700_184_reg_13290[2]),
        .O(\add_ln700_188_reg_13395[6]_i_22_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair69" *) 
  LUT5 #(
    .INIT(32'hEBBE8228)) 
    \add_ln700_188_reg_13395[6]_i_23 
       (.I0(\add_ln700_188_reg_13395[6]_i_31_n_1 ),
        .I1(add_ln700_150_reg_13245[2]),
        .I2(add_ln700_143_reg_13235[2]),
        .I3(add_ln700_146_reg_13240[2]),
        .I4(\add_ln700_188_reg_13395[6]_i_32_n_1 ),
        .O(\add_ln700_188_reg_13395[6]_i_23_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair69" *) 
  LUT5 #(
    .INIT(32'h96696996)) 
    \add_ln700_188_reg_13395[6]_i_24 
       (.I0(\add_ln700_188_reg_13395[6]_i_31_n_1 ),
        .I1(\add_ln700_188_reg_13395[6]_i_32_n_1 ),
        .I2(add_ln700_146_reg_13240[2]),
        .I3(add_ln700_143_reg_13235[2]),
        .I4(add_ln700_150_reg_13245[2]),
        .O(\add_ln700_188_reg_13395[6]_i_24_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair67" *) 
  LUT5 #(
    .INIT(32'h99969666)) 
    \add_ln700_188_reg_13395[6]_i_25 
       (.I0(\add_ln700_188_reg_13395[6]_i_27_n_1 ),
        .I1(\add_ln700_188_reg_13395[6]_i_28_n_1 ),
        .I2(add_ln700_181_reg_13285[1]),
        .I3(add_ln700_174_reg_13275[1]),
        .I4(add_ln700_162_reg_13260[1]),
        .O(\add_ln700_188_reg_13395[6]_i_25_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair65" *) 
  LUT5 #(
    .INIT(32'h66696999)) 
    \add_ln700_188_reg_13395[6]_i_26 
       (.I0(\add_ln700_188_reg_13395[6]_i_29_n_1 ),
        .I1(\add_ln700_188_reg_13395[6]_i_33_n_1 ),
        .I2(add_ln700_131_reg_13220[1]),
        .I3(add_ln700_135_reg_13225[1]),
        .I4(add_ln700_128_reg_13215[1]),
        .O(\add_ln700_188_reg_13395[6]_i_26_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair110" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_188_reg_13395[6]_i_27 
       (.I0(add_ln700_166_reg_13265[1]),
        .I1(add_ln700_159_reg_13255[1]),
        .I2(add_ln700_138_reg_13230[1]),
        .O(\add_ln700_188_reg_13395[6]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_188_reg_13395[6]_i_28 
       (.I0(add_ln700_153_reg_13250[1]),
        .I1(add_ln700_169_reg_13270[1]),
        .I2(add_ln700_177_reg_13280[1]),
        .O(\add_ln700_188_reg_13395[6]_i_28_n_1 ));
  LUT6 #(
    .INIT(64'h171717FF17FFFFFF)) 
    \add_ln700_188_reg_13395[6]_i_29 
       (.I0(add_ln700_128_reg_13215[0]),
        .I1(add_ln700_135_reg_13225[0]),
        .I2(add_ln700_131_reg_13220[0]),
        .I3(add_ln700_143_reg_13235[0]),
        .I4(add_ln700_150_reg_13245[0]),
        .I5(add_ln700_146_reg_13240[0]),
        .O(\add_ln700_188_reg_13395[6]_i_29_n_1 ));
  LUT5 #(
    .INIT(32'h96FF0096)) 
    \add_ln700_188_reg_13395[6]_i_3 
       (.I0(\add_ln700_188_reg_13395[6]_i_11_n_1 ),
        .I1(\add_ln700_188_reg_13395[6]_i_12_n_1 ),
        .I2(\add_ln700_188_reg_13395[6]_i_13_n_1 ),
        .I3(\add_ln700_188_reg_13395[6]_i_14_n_1 ),
        .I4(\add_ln700_188_reg_13395[6]_i_15_n_1 ),
        .O(\add_ln700_188_reg_13395[6]_i_3_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair65" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_188_reg_13395[6]_i_30 
       (.I0(add_ln700_131_reg_13220[1]),
        .I1(add_ln700_135_reg_13225[1]),
        .I2(add_ln700_128_reg_13215[1]),
        .O(\add_ln700_188_reg_13395[6]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_188_reg_13395[6]_i_31 
       (.I0(add_ln700_131_reg_13220[2]),
        .I1(add_ln700_128_reg_13215[2]),
        .I2(add_ln700_135_reg_13225[2]),
        .O(\add_ln700_188_reg_13395[6]_i_31_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair111" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_188_reg_13395[6]_i_32 
       (.I0(add_ln700_166_reg_13265[2]),
        .I1(add_ln700_138_reg_13230[2]),
        .I2(add_ln700_159_reg_13255[2]),
        .O(\add_ln700_188_reg_13395[6]_i_32_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair64" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_188_reg_13395[6]_i_33 
       (.I0(add_ln700_146_reg_13240[1]),
        .I1(add_ln700_150_reg_13245[1]),
        .I2(add_ln700_143_reg_13235[1]),
        .O(\add_ln700_188_reg_13395[6]_i_33_n_1 ));
  LUT5 #(
    .INIT(32'h7E17E87E)) 
    \add_ln700_188_reg_13395[6]_i_4 
       (.I0(\add_ln700_188_reg_13395[6]_i_10_n_1 ),
        .I1(\add_ln700_188_reg_13395[6]_i_9_n_1 ),
        .I2(\add_ln700_188_reg_13395[6]_i_7_n_1 ),
        .I3(\add_ln700_188_reg_13395[6]_i_8_n_1 ),
        .I4(\add_ln700_188_reg_13395[6]_i_6_n_1 ),
        .O(\add_ln700_188_reg_13395[6]_i_4_n_1 ));
  LUT6 #(
    .INIT(64'h9669699669969669)) 
    \add_ln700_188_reg_13395[6]_i_5 
       (.I0(\add_ln700_188_reg_13395[6]_i_6_n_1 ),
        .I1(\add_ln700_188_reg_13395[6]_i_7_n_1 ),
        .I2(\add_ln700_188_reg_13395[6]_i_8_n_1 ),
        .I3(\add_ln700_188_reg_13395[6]_i_3_n_1 ),
        .I4(\add_ln700_188_reg_13395[6]_i_10_n_1 ),
        .I5(\add_ln700_188_reg_13395[6]_i_9_n_1 ),
        .O(\add_ln700_188_reg_13395[6]_i_5_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair109" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_188_reg_13395[6]_i_6 
       (.I0(\add_ln700_188_reg_13395[6]_i_16_n_1 ),
        .I1(\add_ln700_188_reg_13395[6]_i_17_n_1 ),
        .I2(\add_ln700_188_reg_13395[6]_i_18_n_1 ),
        .O(\add_ln700_188_reg_13395[6]_i_6_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair70" *) 
  LUT5 #(
    .INIT(32'hFEEAA880)) 
    \add_ln700_188_reg_13395[6]_i_7 
       (.I0(\add_ln700_188_reg_13395[6]_i_19_n_1 ),
        .I1(add_ln700_162_reg_13260[2]),
        .I2(add_ln700_174_reg_13275[2]),
        .I3(add_ln700_181_reg_13285[2]),
        .I4(\add_ln700_188_reg_13395[6]_i_20_n_1 ),
        .O(\add_ln700_188_reg_13395[6]_i_7_n_1 ));
  LUT6 #(
    .INIT(64'h171717FF17FFFFFF)) 
    \add_ln700_188_reg_13395[6]_i_8 
       (.I0(add_ln700_128_reg_13215[2]),
        .I1(add_ln700_135_reg_13225[2]),
        .I2(add_ln700_131_reg_13220[2]),
        .I3(add_ln700_143_reg_13235[2]),
        .I4(add_ln700_150_reg_13245[2]),
        .I5(add_ln700_146_reg_13240[2]),
        .O(\add_ln700_188_reg_13395[6]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_188_reg_13395[6]_i_9 
       (.I0(\add_ln700_188_reg_13395[6]_i_13_n_1 ),
        .I1(\add_ln700_188_reg_13395[6]_i_11_n_1 ),
        .I2(\add_ln700_188_reg_13395[6]_i_12_n_1 ),
        .O(\add_ln700_188_reg_13395[6]_i_9_n_1 ));
  FDRE \add_ln700_188_reg_13395_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_188_fu_11252_p2[0]),
        .Q(add_ln700_188_reg_13395[0]),
        .R(1'b0));
  FDRE \add_ln700_188_reg_13395_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_188_fu_11252_p2[1]),
        .Q(add_ln700_188_reg_13395[1]),
        .R(1'b0));
  FDRE \add_ln700_188_reg_13395_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_188_fu_11252_p2[2]),
        .Q(add_ln700_188_reg_13395[2]),
        .R(1'b0));
  FDRE \add_ln700_188_reg_13395_reg[3] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_188_fu_11252_p2[3]),
        .Q(add_ln700_188_reg_13395[3]),
        .R(1'b0));
  CARRY4 \add_ln700_188_reg_13395_reg[3]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_188_reg_13395_reg[3]_i_1_n_1 ,\add_ln700_188_reg_13395_reg[3]_i_1_n_2 ,\add_ln700_188_reg_13395_reg[3]_i_1_n_3 ,\add_ln700_188_reg_13395_reg[3]_i_1_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_188_reg_13395[3]_i_2_n_1 ,\add_ln700_188_reg_13395[3]_i_3_n_1 ,\add_ln700_188_reg_13395[3]_i_4_n_1 ,\add_ln700_188_reg_13395[3]_i_5_n_1 }),
        .O(add_ln700_188_fu_11252_p2[3:0]),
        .S({\add_ln700_188_reg_13395[3]_i_6_n_1 ,\add_ln700_188_reg_13395[3]_i_7_n_1 ,\add_ln700_188_reg_13395[3]_i_8_n_1 ,\add_ln700_188_reg_13395[3]_i_9_n_1 }));
  FDRE \add_ln700_188_reg_13395_reg[4] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_188_fu_11252_p2[4]),
        .Q(add_ln700_188_reg_13395[4]),
        .R(1'b0));
  FDRE \add_ln700_188_reg_13395_reg[5] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_188_fu_11252_p2[5]),
        .Q(add_ln700_188_reg_13395[5]),
        .R(1'b0));
  FDRE \add_ln700_188_reg_13395_reg[6] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_188_fu_11252_p2[6]),
        .Q(add_ln700_188_reg_13395[6]),
        .R(1'b0));
  CARRY4 \add_ln700_188_reg_13395_reg[6]_i_1 
       (.CI(\add_ln700_188_reg_13395_reg[3]_i_1_n_1 ),
        .CO({\NLW_add_ln700_188_reg_13395_reg[6]_i_1_CO_UNCONNECTED [3],add_ln700_188_fu_11252_p2[6],\NLW_add_ln700_188_reg_13395_reg[6]_i_1_CO_UNCONNECTED [1],\add_ln700_188_reg_13395_reg[6]_i_1_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_188_reg_13395[6]_i_2_n_1 ,\add_ln700_188_reg_13395[6]_i_3_n_1 }),
        .O({\NLW_add_ln700_188_reg_13395_reg[6]_i_1_O_UNCONNECTED [3:2],add_ln700_188_fu_11252_p2[5:4]}),
        .S({1'b0,1'b1,\add_ln700_188_reg_13395[6]_i_4_n_1 ,\add_ln700_188_reg_13395[6]_i_5_n_1 }));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_191_reg_13295[2]_i_22 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__2_n_1 ),
        .O(\add_ln700_191_reg_13295[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_191_reg_13295[2]_i_23 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(tmp_V_1_reg_11506[2]),
        .O(\add_ln700_191_reg_13295[2]_i_23_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_191_reg_13295[2]_i_8 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__2_n_1 ),
        .O(\add_ln700_191_reg_13295[2]_i_8_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_191_reg_13295[2]_i_9 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(tmp_V_1_reg_11506[2]),
        .O(\add_ln700_191_reg_13295[2]_i_9_n_1 ));
  FDRE \add_ln700_191_reg_13295_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_191_fu_10268_p2[0]),
        .Q(add_ln700_191_reg_13295[0]),
        .R(1'b0));
  FDRE \add_ln700_191_reg_13295_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_191_fu_10268_p2[1]),
        .Q(add_ln700_191_reg_13295[1]),
        .R(1'b0));
  FDRE \add_ln700_191_reg_13295_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_191_fu_10268_p2[2]),
        .Q(add_ln700_191_reg_13295[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_194_reg_13300[2]_i_15 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__2_n_1 ),
        .O(\add_ln700_194_reg_13300[2]_i_15_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_194_reg_13300[2]_i_21 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__2_n_1 ),
        .O(\add_ln700_194_reg_13300[2]_i_21_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_194_reg_13300[2]_i_22 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(tmp_V_1_reg_11506[2]),
        .O(\add_ln700_194_reg_13300[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_194_reg_13300[2]_i_28 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__2_n_1 ),
        .O(\add_ln700_194_reg_13300[2]_i_28_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_194_reg_13300[2]_i_9 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__2_n_1 ),
        .O(\add_ln700_194_reg_13300[2]_i_9_n_1 ));
  FDRE \add_ln700_194_reg_13300_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_194_fu_10294_p2[0]),
        .Q(add_ln700_194_reg_13300[0]),
        .R(1'b0));
  FDRE \add_ln700_194_reg_13300_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_194_fu_10294_p2[1]),
        .Q(add_ln700_194_reg_13300[1]),
        .R(1'b0));
  FDRE \add_ln700_194_reg_13300_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_194_fu_10294_p2[2]),
        .Q(add_ln700_194_reg_13300[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_198_reg_13305[2]_i_15 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__2_n_1 ),
        .O(\add_ln700_198_reg_13305[2]_i_15_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_198_reg_13305[2]_i_22 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__2_n_1 ),
        .O(\add_ln700_198_reg_13305[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_198_reg_13305[2]_i_29 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__2_n_1 ),
        .O(\add_ln700_198_reg_13305[2]_i_29_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_198_reg_13305[2]_i_9 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__2_n_1 ),
        .O(\add_ln700_198_reg_13305[2]_i_9_n_1 ));
  FDRE \add_ln700_198_reg_13305_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_198_fu_10320_p2[0]),
        .Q(add_ln700_198_reg_13305[0]),
        .R(1'b0));
  FDRE \add_ln700_198_reg_13305_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_198_fu_10320_p2[1]),
        .Q(add_ln700_198_reg_13305[1]),
        .R(1'b0));
  FDRE \add_ln700_198_reg_13305_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_198_fu_10320_p2[2]),
        .Q(add_ln700_198_reg_13305[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_19_reg_13080[2]_i_16 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_19_reg_13080[2]_i_16_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_19_reg_13080[2]_i_22 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_19_reg_13080[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_19_reg_13080[2]_i_28 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_19_reg_13080[2]_i_28_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_19_reg_13080[2]_i_9 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_19_reg_13080[2]_i_9_n_1 ));
  FDRE \add_ln700_19_reg_13080_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_19_fu_9150_p2[0]),
        .Q(add_ln700_19_reg_13080[0]),
        .R(1'b0));
  FDRE \add_ln700_19_reg_13080_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_19_fu_9150_p2[1]),
        .Q(add_ln700_19_reg_13080[1]),
        .R(1'b0));
  FDRE \add_ln700_19_reg_13080_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_19_fu_9150_p2[2]),
        .Q(add_ln700_19_reg_13080[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_201_reg_13310[2]_i_15 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__2_n_1 ),
        .O(\add_ln700_201_reg_13310[2]_i_15_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_201_reg_13310[2]_i_22 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__2_n_1 ),
        .O(\add_ln700_201_reg_13310[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_201_reg_13310[2]_i_29 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__2_n_1 ),
        .O(\add_ln700_201_reg_13310[2]_i_29_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_201_reg_13310[2]_i_9 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__2_n_1 ),
        .O(\add_ln700_201_reg_13310[2]_i_9_n_1 ));
  FDRE \add_ln700_201_reg_13310_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_201_fu_10346_p2[0]),
        .Q(add_ln700_201_reg_13310[0]),
        .R(1'b0));
  FDRE \add_ln700_201_reg_13310_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_201_fu_10346_p2[1]),
        .Q(add_ln700_201_reg_13310[1]),
        .R(1'b0));
  FDRE \add_ln700_201_reg_13310_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_201_fu_10346_p2[2]),
        .Q(add_ln700_201_reg_13310[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_206_reg_13315[2]_i_15 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(tmp_V_1_reg_11506[2]),
        .O(\add_ln700_206_reg_13315[2]_i_15_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_206_reg_13315[2]_i_21 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__2_n_1 ),
        .O(\add_ln700_206_reg_13315[2]_i_21_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_206_reg_13315[2]_i_29 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(tmp_V_1_reg_11506[2]),
        .O(\add_ln700_206_reg_13315[2]_i_29_n_1 ));
  FDRE \add_ln700_206_reg_13315_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_206_fu_10372_p2[0]),
        .Q(add_ln700_206_reg_13315[0]),
        .R(1'b0));
  FDRE \add_ln700_206_reg_13315_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_206_fu_10372_p2[1]),
        .Q(add_ln700_206_reg_13315[1]),
        .R(1'b0));
  FDRE \add_ln700_206_reg_13315_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_206_fu_10372_p2[2]),
        .Q(add_ln700_206_reg_13315[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_209_reg_13320[2]_i_25 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(tmp_V_1_reg_11506[2]),
        .O(\add_ln700_209_reg_13320[2]_i_25_n_1 ));
  FDRE \add_ln700_209_reg_13320_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_209_fu_10398_p2[0]),
        .Q(add_ln700_209_reg_13320[0]),
        .R(1'b0));
  FDRE \add_ln700_209_reg_13320_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_209_fu_10398_p2[1]),
        .Q(add_ln700_209_reg_13320[1]),
        .R(1'b0));
  FDRE \add_ln700_209_reg_13320_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_209_fu_10398_p2[2]),
        .Q(add_ln700_209_reg_13320[2]),
        .R(1'b0));
  FDRE \add_ln700_213_reg_13325_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_213_fu_10424_p2[0]),
        .Q(add_ln700_213_reg_13325[0]),
        .R(1'b0));
  FDRE \add_ln700_213_reg_13325_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_213_fu_10424_p2[1]),
        .Q(add_ln700_213_reg_13325[1]),
        .R(1'b0));
  FDRE \add_ln700_213_reg_13325_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_213_fu_10424_p2[2]),
        .Q(add_ln700_213_reg_13325[2]),
        .R(1'b0));
  FDRE \add_ln700_216_reg_13330_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_216_fu_10450_p2[0]),
        .Q(add_ln700_216_reg_13330[0]),
        .R(1'b0));
  FDRE \add_ln700_216_reg_13330_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_216_fu_10450_p2[1]),
        .Q(add_ln700_216_reg_13330[1]),
        .R(1'b0));
  FDRE \add_ln700_216_reg_13330_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_216_fu_10450_p2[2]),
        .Q(add_ln700_216_reg_13330[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_222_reg_13335[2]_i_15 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(tmp_V_1_reg_11506[2]),
        .O(\add_ln700_222_reg_13335[2]_i_15_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_222_reg_13335[2]_i_30 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(tmp_V_1_reg_11506[2]),
        .O(\add_ln700_222_reg_13335[2]_i_30_n_1 ));
  FDRE \add_ln700_222_reg_13335_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_222_fu_10476_p2[0]),
        .Q(add_ln700_222_reg_13335[0]),
        .R(1'b0));
  FDRE \add_ln700_222_reg_13335_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_222_fu_10476_p2[1]),
        .Q(add_ln700_222_reg_13335[1]),
        .R(1'b0));
  FDRE \add_ln700_222_reg_13335_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_222_fu_10476_p2[2]),
        .Q(add_ln700_222_reg_13335[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_225_reg_13340[2]_i_25 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(tmp_V_1_reg_11506[2]),
        .O(\add_ln700_225_reg_13340[2]_i_25_n_1 ));
  FDRE \add_ln700_225_reg_13340_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_225_fu_10502_p2[0]),
        .Q(add_ln700_225_reg_13340[0]),
        .R(1'b0));
  FDRE \add_ln700_225_reg_13340_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_225_fu_10502_p2[1]),
        .Q(add_ln700_225_reg_13340[1]),
        .R(1'b0));
  FDRE \add_ln700_225_reg_13340_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_225_fu_10502_p2[2]),
        .Q(add_ln700_225_reg_13340[2]),
        .R(1'b0));
  FDRE \add_ln700_229_reg_13345_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_229_fu_10528_p2[0]),
        .Q(add_ln700_229_reg_13345[0]),
        .R(1'b0));
  FDRE \add_ln700_229_reg_13345_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_229_fu_10528_p2[1]),
        .Q(add_ln700_229_reg_13345[1]),
        .R(1'b0));
  FDRE \add_ln700_229_reg_13345_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_229_fu_10528_p2[2]),
        .Q(add_ln700_229_reg_13345[2]),
        .R(1'b0));
  FDRE \add_ln700_232_reg_13350_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_232_fu_10554_p2[0]),
        .Q(add_ln700_232_reg_13350[0]),
        .R(1'b0));
  FDRE \add_ln700_232_reg_13350_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_232_fu_10554_p2[1]),
        .Q(add_ln700_232_reg_13350[1]),
        .R(1'b0));
  FDRE \add_ln700_232_reg_13350_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_232_fu_10554_p2[2]),
        .Q(add_ln700_232_reg_13350[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_237_reg_13355[2]_i_15 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(tmp_V_1_reg_11506[2]),
        .O(\add_ln700_237_reg_13355[2]_i_15_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_237_reg_13355[2]_i_30 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(tmp_V_1_reg_11506[2]),
        .O(\add_ln700_237_reg_13355[2]_i_30_n_1 ));
  FDRE \add_ln700_237_reg_13355_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_237_fu_10580_p2[0]),
        .Q(add_ln700_237_reg_13355[0]),
        .R(1'b0));
  FDRE \add_ln700_237_reg_13355_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_237_fu_10580_p2[1]),
        .Q(add_ln700_237_reg_13355[1]),
        .R(1'b0));
  FDRE \add_ln700_237_reg_13355_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_237_fu_10580_p2[2]),
        .Q(add_ln700_237_reg_13355[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_23_reg_13085[2]_i_16 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_23_reg_13085[2]_i_16_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_23_reg_13085[2]_i_22 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_23_reg_13085[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_23_reg_13085[2]_i_28 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_23_reg_13085[2]_i_28_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_23_reg_13085[2]_i_9 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_23_reg_13085[2]_i_9_n_1 ));
  FDRE \add_ln700_23_reg_13085_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_23_fu_9176_p2[0]),
        .Q(add_ln700_23_reg_13085[0]),
        .R(1'b0));
  FDRE \add_ln700_23_reg_13085_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_23_fu_9176_p2[1]),
        .Q(add_ln700_23_reg_13085[1]),
        .R(1'b0));
  FDRE \add_ln700_23_reg_13085_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_23_fu_9176_p2[2]),
        .Q(add_ln700_23_reg_13085[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_240_reg_13360[2]_i_25 
       (.I0(\tmp_V_1_reg_11506_reg[3]_rep__1_n_1 ),
        .I1(tmp_V_1_reg_11506[2]),
        .O(\add_ln700_240_reg_13360[2]_i_25_n_1 ));
  FDRE \add_ln700_240_reg_13360_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_240_fu_10606_p2[0]),
        .Q(add_ln700_240_reg_13360[0]),
        .R(1'b0));
  FDRE \add_ln700_240_reg_13360_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_240_fu_10606_p2[1]),
        .Q(add_ln700_240_reg_13360[1]),
        .R(1'b0));
  FDRE \add_ln700_240_reg_13360_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_240_fu_10606_p2[2]),
        .Q(add_ln700_240_reg_13360[2]),
        .R(1'b0));
  FDRE \add_ln700_244_reg_13365_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_244_fu_10632_p2[0]),
        .Q(add_ln700_244_reg_13365[0]),
        .R(1'b0));
  FDRE \add_ln700_244_reg_13365_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_244_fu_10632_p2[1]),
        .Q(add_ln700_244_reg_13365[1]),
        .R(1'b0));
  FDRE \add_ln700_244_reg_13365_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_244_fu_10632_p2[2]),
        .Q(add_ln700_244_reg_13365[2]),
        .R(1'b0));
  FDRE \add_ln700_247_reg_13370_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_247_fu_10658_p2[0]),
        .Q(add_ln700_247_reg_13370[0]),
        .R(1'b0));
  FDRE \add_ln700_247_reg_13370_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_247_fu_10658_p2[1]),
        .Q(add_ln700_247_reg_13370[1]),
        .R(1'b0));
  FDRE \add_ln700_247_reg_13370_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_247_fu_10658_p2[2]),
        .Q(add_ln700_247_reg_13370[2]),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair84" *) 
  LUT5 #(
    .INIT(32'hEBBE8228)) 
    \add_ln700_251_reg_13400[3]_i_10 
       (.I0(\add_ln700_251_reg_13400[3]_i_25_n_1 ),
        .I1(add_ln700_213_reg_13325[1]),
        .I2(add_ln700_206_reg_13315[1]),
        .I3(add_ln700_209_reg_13320[1]),
        .I4(\add_ln700_251_reg_13400[3]_i_26_n_1 ),
        .O(\add_ln700_251_reg_13400[3]_i_10_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair89" *) 
  LUT5 #(
    .INIT(32'h96696996)) 
    \add_ln700_251_reg_13400[3]_i_11 
       (.I0(\add_ln700_251_reg_13400[3]_i_27_n_1 ),
        .I1(add_ln700_247_reg_13370[2]),
        .I2(add_ln700_216_reg_13330[2]),
        .I3(add_ln700_240_reg_13360[2]),
        .I4(add_ln700_232_reg_13350[2]),
        .O(\add_ln700_251_reg_13400[3]_i_11_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair81" *) 
  LUT5 #(
    .INIT(32'hFEEAA880)) 
    \add_ln700_251_reg_13400[3]_i_12 
       (.I0(\add_ln700_251_reg_13400[3]_i_28_n_1 ),
        .I1(add_ln700_225_reg_13340[0]),
        .I2(add_ln700_237_reg_13355[0]),
        .I3(add_ln700_244_reg_13365[0]),
        .I4(\add_ln700_251_reg_13400[3]_i_29_n_1 ),
        .O(\add_ln700_251_reg_13400[3]_i_12_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair121" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_251_reg_13400[3]_i_13 
       (.I0(\add_ln700_251_reg_13400[6]_i_24_n_1 ),
        .I1(\add_ln700_251_reg_13400[6]_i_26_n_1 ),
        .I2(\add_ln700_251_reg_13400[6]_i_25_n_1 ),
        .O(\add_ln700_251_reg_13400[3]_i_13_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair86" *) 
  LUT5 #(
    .INIT(32'hEBBE8228)) 
    \add_ln700_251_reg_13400[3]_i_14 
       (.I0(\add_ln700_251_reg_13400[3]_i_30_n_1 ),
        .I1(add_ln700_232_reg_13350[1]),
        .I2(add_ln700_240_reg_13360[1]),
        .I3(add_ln700_216_reg_13330[1]),
        .I4(add_ln700_247_reg_13370[1]),
        .O(\add_ln700_251_reg_13400[3]_i_14_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair84" *) 
  LUT5 #(
    .INIT(32'h96696996)) 
    \add_ln700_251_reg_13400[3]_i_15 
       (.I0(\add_ln700_251_reg_13400[3]_i_25_n_1 ),
        .I1(\add_ln700_251_reg_13400[3]_i_26_n_1 ),
        .I2(add_ln700_209_reg_13320[1]),
        .I3(add_ln700_206_reg_13315[1]),
        .I4(add_ln700_213_reg_13325[1]),
        .O(\add_ln700_251_reg_13400[3]_i_15_n_1 ));
  LUT6 #(
    .INIT(64'h171717E817E8E8E8)) 
    \add_ln700_251_reg_13400[3]_i_16 
       (.I0(add_ln700_191_reg_13295[0]),
        .I1(add_ln700_198_reg_13305[0]),
        .I2(add_ln700_194_reg_13300[0]),
        .I3(add_ln700_206_reg_13315[0]),
        .I4(add_ln700_213_reg_13325[0]),
        .I5(add_ln700_209_reg_13320[0]),
        .O(\add_ln700_251_reg_13400[3]_i_16_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair81" *) 
  LUT5 #(
    .INIT(32'h99969666)) 
    \add_ln700_251_reg_13400[3]_i_17 
       (.I0(\add_ln700_251_reg_13400[3]_i_28_n_1 ),
        .I1(\add_ln700_251_reg_13400[3]_i_29_n_1 ),
        .I2(add_ln700_244_reg_13365[0]),
        .I3(add_ln700_237_reg_13355[0]),
        .I4(add_ln700_225_reg_13340[0]),
        .O(\add_ln700_251_reg_13400[3]_i_17_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair119" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_251_reg_13400[3]_i_18 
       (.I0(add_ln700_216_reg_13330[0]),
        .I1(add_ln700_240_reg_13360[0]),
        .I2(add_ln700_232_reg_13350[0]),
        .O(\add_ln700_251_reg_13400[3]_i_18_n_1 ));
  LUT5 #(
    .INIT(32'hFF969600)) 
    \add_ln700_251_reg_13400[3]_i_19 
       (.I0(add_ln700_237_reg_13355[0]),
        .I1(add_ln700_225_reg_13340[0]),
        .I2(add_ln700_244_reg_13365[0]),
        .I3(add_ln700_247_reg_13370[0]),
        .I4(\add_ln700_251_reg_13400[3]_i_18_n_1 ),
        .O(\add_ln700_251_reg_13400[3]_i_19_n_1 ));
  LUT5 #(
    .INIT(32'h69969669)) 
    \add_ln700_251_reg_13400[3]_i_2 
       (.I0(\add_ln700_251_reg_13400[6]_i_11_n_1 ),
        .I1(\add_ln700_251_reg_13400[6]_i_12_n_1 ),
        .I2(\add_ln700_251_reg_13400[6]_i_13_n_1 ),
        .I3(\add_ln700_251_reg_13400[6]_i_15_n_1 ),
        .I4(\add_ln700_251_reg_13400[6]_i_14_n_1 ),
        .O(\add_ln700_251_reg_13400[3]_i_2_n_1 ));
  LUT5 #(
    .INIT(32'hEBBE8228)) 
    \add_ln700_251_reg_13400[3]_i_20 
       (.I0(\add_ln700_251_reg_13400[3]_i_24_n_1 ),
        .I1(add_ln700_213_reg_13325[0]),
        .I2(add_ln700_206_reg_13315[0]),
        .I3(add_ln700_209_reg_13320[0]),
        .I4(\add_ln700_251_reg_13400[3]_i_23_n_1 ),
        .O(\add_ln700_251_reg_13400[3]_i_20_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair86" *) 
  LUT5 #(
    .INIT(32'h96696996)) 
    \add_ln700_251_reg_13400[3]_i_21 
       (.I0(\add_ln700_251_reg_13400[3]_i_30_n_1 ),
        .I1(add_ln700_247_reg_13370[1]),
        .I2(add_ln700_216_reg_13330[1]),
        .I3(add_ln700_240_reg_13360[1]),
        .I4(add_ln700_232_reg_13350[1]),
        .O(\add_ln700_251_reg_13400[3]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_251_reg_13400[3]_i_22 
       (.I0(\add_ln700_251_reg_13400[3]_i_15_n_1 ),
        .I1(\add_ln700_251_reg_13400[3]_i_16_n_1 ),
        .I2(\add_ln700_251_reg_13400[3]_i_17_n_1 ),
        .O(\add_ln700_251_reg_13400[3]_i_22_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair122" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_251_reg_13400[3]_i_23 
       (.I0(add_ln700_229_reg_13345[0]),
        .I1(add_ln700_201_reg_13310[0]),
        .I2(add_ln700_222_reg_13335[0]),
        .O(\add_ln700_251_reg_13400[3]_i_23_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_251_reg_13400[3]_i_24 
       (.I0(add_ln700_194_reg_13300[0]),
        .I1(add_ln700_191_reg_13295[0]),
        .I2(add_ln700_198_reg_13305[0]),
        .O(\add_ln700_251_reg_13400[3]_i_24_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_251_reg_13400[3]_i_25 
       (.I0(add_ln700_194_reg_13300[1]),
        .I1(add_ln700_191_reg_13295[1]),
        .I2(add_ln700_198_reg_13305[1]),
        .O(\add_ln700_251_reg_13400[3]_i_25_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair124" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_251_reg_13400[3]_i_26 
       (.I0(add_ln700_229_reg_13345[1]),
        .I1(add_ln700_201_reg_13310[1]),
        .I2(add_ln700_222_reg_13335[1]),
        .O(\add_ln700_251_reg_13400[3]_i_26_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_251_reg_13400[3]_i_27 
       (.I0(add_ln700_244_reg_13365[2]),
        .I1(add_ln700_225_reg_13340[2]),
        .I2(add_ln700_237_reg_13355[2]),
        .O(\add_ln700_251_reg_13400[3]_i_27_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair122" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_251_reg_13400[3]_i_28 
       (.I0(add_ln700_229_reg_13345[0]),
        .I1(add_ln700_222_reg_13335[0]),
        .I2(add_ln700_201_reg_13310[0]),
        .O(\add_ln700_251_reg_13400[3]_i_28_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair119" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_251_reg_13400[3]_i_29 
       (.I0(add_ln700_216_reg_13330[0]),
        .I1(add_ln700_232_reg_13350[0]),
        .I2(add_ln700_240_reg_13360[0]),
        .O(\add_ln700_251_reg_13400[3]_i_29_n_1 ));
  LUT5 #(
    .INIT(32'h96696996)) 
    \add_ln700_251_reg_13400[3]_i_3 
       (.I0(\add_ln700_251_reg_13400[3]_i_10_n_1 ),
        .I1(\add_ln700_251_reg_13400[3]_i_11_n_1 ),
        .I2(\add_ln700_251_reg_13400[3]_i_12_n_1 ),
        .I3(\add_ln700_251_reg_13400[3]_i_13_n_1 ),
        .I4(\add_ln700_251_reg_13400[3]_i_14_n_1 ),
        .O(\add_ln700_251_reg_13400[3]_i_3_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_251_reg_13400[3]_i_30 
       (.I0(add_ln700_244_reg_13365[1]),
        .I1(add_ln700_225_reg_13340[1]),
        .I2(add_ln700_237_reg_13355[1]),
        .O(\add_ln700_251_reg_13400[3]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_251_reg_13400[3]_i_4 
       (.I0(\add_ln700_251_reg_13400[3]_i_15_n_1 ),
        .I1(\add_ln700_251_reg_13400[3]_i_16_n_1 ),
        .I2(\add_ln700_251_reg_13400[3]_i_17_n_1 ),
        .O(\add_ln700_251_reg_13400[3]_i_4_n_1 ));
  LUT5 #(
    .INIT(32'h96696996)) 
    \add_ln700_251_reg_13400[3]_i_5 
       (.I0(add_ln700_237_reg_13355[0]),
        .I1(add_ln700_225_reg_13340[0]),
        .I2(add_ln700_244_reg_13365[0]),
        .I3(add_ln700_247_reg_13370[0]),
        .I4(\add_ln700_251_reg_13400[3]_i_18_n_1 ),
        .O(\add_ln700_251_reg_13400[3]_i_5_n_1 ));
  LUT6 #(
    .INIT(64'h00FF69966996FF00)) 
    \add_ln700_251_reg_13400[3]_i_6 
       (.I0(\add_ln700_251_reg_13400[3]_i_10_n_1 ),
        .I1(\add_ln700_251_reg_13400[3]_i_11_n_1 ),
        .I2(\add_ln700_251_reg_13400[3]_i_12_n_1 ),
        .I3(\add_ln700_251_reg_13400[3]_i_2_n_1 ),
        .I4(\add_ln700_251_reg_13400[3]_i_14_n_1 ),
        .I5(\add_ln700_251_reg_13400[3]_i_13_n_1 ),
        .O(\add_ln700_251_reg_13400[3]_i_6_n_1 ));
  LUT5 #(
    .INIT(32'hA995566A)) 
    \add_ln700_251_reg_13400[3]_i_7 
       (.I0(\add_ln700_251_reg_13400[3]_i_3_n_1 ),
        .I1(\add_ln700_251_reg_13400[3]_i_19_n_1 ),
        .I2(\add_ln700_251_reg_13400[3]_i_20_n_1 ),
        .I3(\add_ln700_251_reg_13400[3]_i_21_n_1 ),
        .I4(\add_ln700_251_reg_13400[3]_i_22_n_1 ),
        .O(\add_ln700_251_reg_13400[3]_i_7_n_1 ));
  LUT6 #(
    .INIT(64'h6996966996696996)) 
    \add_ln700_251_reg_13400[3]_i_8 
       (.I0(\add_ln700_251_reg_13400[3]_i_15_n_1 ),
        .I1(\add_ln700_251_reg_13400[3]_i_16_n_1 ),
        .I2(\add_ln700_251_reg_13400[3]_i_17_n_1 ),
        .I3(\add_ln700_251_reg_13400[3]_i_20_n_1 ),
        .I4(\add_ln700_251_reg_13400[3]_i_21_n_1 ),
        .I5(\add_ln700_251_reg_13400[3]_i_19_n_1 ),
        .O(\add_ln700_251_reg_13400[3]_i_8_n_1 ));
  LUT6 #(
    .INIT(64'h6996966996696996)) 
    \add_ln700_251_reg_13400[3]_i_9 
       (.I0(\add_ln700_251_reg_13400[3]_i_5_n_1 ),
        .I1(add_ln700_213_reg_13325[0]),
        .I2(add_ln700_206_reg_13315[0]),
        .I3(add_ln700_209_reg_13320[0]),
        .I4(\add_ln700_251_reg_13400[3]_i_23_n_1 ),
        .I5(\add_ln700_251_reg_13400[3]_i_24_n_1 ),
        .O(\add_ln700_251_reg_13400[3]_i_9_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair120" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_251_reg_13400[6]_i_10 
       (.I0(\add_ln700_251_reg_13400[6]_i_21_n_1 ),
        .I1(\add_ln700_251_reg_13400[6]_i_22_n_1 ),
        .I2(\add_ln700_251_reg_13400[6]_i_23_n_1 ),
        .O(\add_ln700_251_reg_13400[6]_i_10_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair123" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_251_reg_13400[6]_i_11 
       (.I0(\add_ln700_251_reg_13400[6]_i_16_n_1 ),
        .I1(\add_ln700_251_reg_13400[6]_i_18_n_1 ),
        .I2(\add_ln700_251_reg_13400[6]_i_17_n_1 ),
        .O(\add_ln700_251_reg_13400[6]_i_11_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair120" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_251_reg_13400[6]_i_12 
       (.I0(\add_ln700_251_reg_13400[6]_i_21_n_1 ),
        .I1(\add_ln700_251_reg_13400[6]_i_23_n_1 ),
        .I2(\add_ln700_251_reg_13400[6]_i_22_n_1 ),
        .O(\add_ln700_251_reg_13400[6]_i_12_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_251_reg_13400[6]_i_13 
       (.I0(\add_ln700_251_reg_13400[3]_i_10_n_1 ),
        .I1(\add_ln700_251_reg_13400[3]_i_12_n_1 ),
        .I2(\add_ln700_251_reg_13400[3]_i_11_n_1 ),
        .O(\add_ln700_251_reg_13400[6]_i_13_n_1 ));
  LUT6 #(
    .INIT(64'h171717FF17FFFFFF)) 
    \add_ln700_251_reg_13400[6]_i_14 
       (.I0(\add_ln700_251_reg_13400[3]_i_17_n_1 ),
        .I1(\add_ln700_251_reg_13400[3]_i_16_n_1 ),
        .I2(\add_ln700_251_reg_13400[3]_i_15_n_1 ),
        .I3(\add_ln700_251_reg_13400[3]_i_21_n_1 ),
        .I4(\add_ln700_251_reg_13400[3]_i_20_n_1 ),
        .I5(\add_ln700_251_reg_13400[3]_i_19_n_1 ),
        .O(\add_ln700_251_reg_13400[6]_i_14_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair121" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_251_reg_13400[6]_i_15 
       (.I0(\add_ln700_251_reg_13400[6]_i_24_n_1 ),
        .I1(\add_ln700_251_reg_13400[6]_i_25_n_1 ),
        .I2(\add_ln700_251_reg_13400[6]_i_26_n_1 ),
        .O(\add_ln700_251_reg_13400[6]_i_15_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair85" *) 
  LUT5 #(
    .INIT(32'hFEEAA880)) 
    \add_ln700_251_reg_13400[6]_i_16 
       (.I0(\add_ln700_251_reg_13400[6]_i_27_n_1 ),
        .I1(add_ln700_225_reg_13340[1]),
        .I2(add_ln700_237_reg_13355[1]),
        .I3(add_ln700_244_reg_13365[1]),
        .I4(\add_ln700_251_reg_13400[6]_i_28_n_1 ),
        .O(\add_ln700_251_reg_13400[6]_i_16_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair88" *) 
  LUT5 #(
    .INIT(32'h99969666)) 
    \add_ln700_251_reg_13400[6]_i_17 
       (.I0(\add_ln700_251_reg_13400[6]_i_19_n_1 ),
        .I1(\add_ln700_251_reg_13400[6]_i_20_n_1 ),
        .I2(add_ln700_244_reg_13365[2]),
        .I3(add_ln700_237_reg_13355[2]),
        .I4(add_ln700_225_reg_13340[2]),
        .O(\add_ln700_251_reg_13400[6]_i_17_n_1 ));
  LUT6 #(
    .INIT(64'h171717E817E8E8E8)) 
    \add_ln700_251_reg_13400[6]_i_18 
       (.I0(add_ln700_191_reg_13295[2]),
        .I1(add_ln700_198_reg_13305[2]),
        .I2(add_ln700_194_reg_13300[2]),
        .I3(add_ln700_206_reg_13315[2]),
        .I4(add_ln700_213_reg_13325[2]),
        .I5(add_ln700_209_reg_13320[2]),
        .O(\add_ln700_251_reg_13400[6]_i_18_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair125" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_251_reg_13400[6]_i_19 
       (.I0(add_ln700_229_reg_13345[2]),
        .I1(add_ln700_222_reg_13335[2]),
        .I2(add_ln700_201_reg_13310[2]),
        .O(\add_ln700_251_reg_13400[6]_i_19_n_1 ));
  LUT5 #(
    .INIT(32'hFF696900)) 
    \add_ln700_251_reg_13400[6]_i_2 
       (.I0(\add_ln700_251_reg_13400[6]_i_6_n_1 ),
        .I1(\add_ln700_251_reg_13400[6]_i_7_n_1 ),
        .I2(\add_ln700_251_reg_13400[6]_i_8_n_1 ),
        .I3(\add_ln700_251_reg_13400[6]_i_9_n_1 ),
        .I4(\add_ln700_251_reg_13400[6]_i_10_n_1 ),
        .O(\add_ln700_251_reg_13400[6]_i_2_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_251_reg_13400[6]_i_20 
       (.I0(add_ln700_216_reg_13330[2]),
        .I1(add_ln700_232_reg_13350[2]),
        .I2(add_ln700_240_reg_13360[2]),
        .O(\add_ln700_251_reg_13400[6]_i_20_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair82" *) 
  LUT5 #(
    .INIT(32'hE8FF00E8)) 
    \add_ln700_251_reg_13400[6]_i_21 
       (.I0(add_ln700_206_reg_13315[1]),
        .I1(add_ln700_213_reg_13325[1]),
        .I2(add_ln700_209_reg_13320[1]),
        .I3(\add_ln700_251_reg_13400[6]_i_29_n_1 ),
        .I4(\add_ln700_251_reg_13400[6]_i_30_n_1 ),
        .O(\add_ln700_251_reg_13400[6]_i_21_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair89" *) 
  LUT5 #(
    .INIT(32'hEBBE8228)) 
    \add_ln700_251_reg_13400[6]_i_22 
       (.I0(\add_ln700_251_reg_13400[3]_i_27_n_1 ),
        .I1(add_ln700_232_reg_13350[2]),
        .I2(add_ln700_240_reg_13360[2]),
        .I3(add_ln700_216_reg_13330[2]),
        .I4(add_ln700_247_reg_13370[2]),
        .O(\add_ln700_251_reg_13400[6]_i_22_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair87" *) 
  LUT5 #(
    .INIT(32'hEBBE8228)) 
    \add_ln700_251_reg_13400[6]_i_23 
       (.I0(\add_ln700_251_reg_13400[6]_i_31_n_1 ),
        .I1(add_ln700_213_reg_13325[2]),
        .I2(add_ln700_206_reg_13315[2]),
        .I3(add_ln700_209_reg_13320[2]),
        .I4(\add_ln700_251_reg_13400[6]_i_32_n_1 ),
        .O(\add_ln700_251_reg_13400[6]_i_23_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair87" *) 
  LUT5 #(
    .INIT(32'h96696996)) 
    \add_ln700_251_reg_13400[6]_i_24 
       (.I0(\add_ln700_251_reg_13400[6]_i_31_n_1 ),
        .I1(\add_ln700_251_reg_13400[6]_i_32_n_1 ),
        .I2(add_ln700_209_reg_13320[2]),
        .I3(add_ln700_206_reg_13315[2]),
        .I4(add_ln700_213_reg_13325[2]),
        .O(\add_ln700_251_reg_13400[6]_i_24_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair85" *) 
  LUT5 #(
    .INIT(32'h99969666)) 
    \add_ln700_251_reg_13400[6]_i_25 
       (.I0(\add_ln700_251_reg_13400[6]_i_27_n_1 ),
        .I1(\add_ln700_251_reg_13400[6]_i_28_n_1 ),
        .I2(add_ln700_244_reg_13365[1]),
        .I3(add_ln700_237_reg_13355[1]),
        .I4(add_ln700_225_reg_13340[1]),
        .O(\add_ln700_251_reg_13400[6]_i_25_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair83" *) 
  LUT5 #(
    .INIT(32'h66696999)) 
    \add_ln700_251_reg_13400[6]_i_26 
       (.I0(\add_ln700_251_reg_13400[6]_i_29_n_1 ),
        .I1(\add_ln700_251_reg_13400[6]_i_33_n_1 ),
        .I2(add_ln700_194_reg_13300[1]),
        .I3(add_ln700_198_reg_13305[1]),
        .I4(add_ln700_191_reg_13295[1]),
        .O(\add_ln700_251_reg_13400[6]_i_26_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair124" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_251_reg_13400[6]_i_27 
       (.I0(add_ln700_229_reg_13345[1]),
        .I1(add_ln700_222_reg_13335[1]),
        .I2(add_ln700_201_reg_13310[1]),
        .O(\add_ln700_251_reg_13400[6]_i_27_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_251_reg_13400[6]_i_28 
       (.I0(add_ln700_216_reg_13330[1]),
        .I1(add_ln700_232_reg_13350[1]),
        .I2(add_ln700_240_reg_13360[1]),
        .O(\add_ln700_251_reg_13400[6]_i_28_n_1 ));
  LUT6 #(
    .INIT(64'h171717FF17FFFFFF)) 
    \add_ln700_251_reg_13400[6]_i_29 
       (.I0(add_ln700_191_reg_13295[0]),
        .I1(add_ln700_198_reg_13305[0]),
        .I2(add_ln700_194_reg_13300[0]),
        .I3(add_ln700_206_reg_13315[0]),
        .I4(add_ln700_213_reg_13325[0]),
        .I5(add_ln700_209_reg_13320[0]),
        .O(\add_ln700_251_reg_13400[6]_i_29_n_1 ));
  LUT5 #(
    .INIT(32'h96FF0096)) 
    \add_ln700_251_reg_13400[6]_i_3 
       (.I0(\add_ln700_251_reg_13400[6]_i_11_n_1 ),
        .I1(\add_ln700_251_reg_13400[6]_i_12_n_1 ),
        .I2(\add_ln700_251_reg_13400[6]_i_13_n_1 ),
        .I3(\add_ln700_251_reg_13400[6]_i_14_n_1 ),
        .I4(\add_ln700_251_reg_13400[6]_i_15_n_1 ),
        .O(\add_ln700_251_reg_13400[6]_i_3_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair83" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_251_reg_13400[6]_i_30 
       (.I0(add_ln700_194_reg_13300[1]),
        .I1(add_ln700_198_reg_13305[1]),
        .I2(add_ln700_191_reg_13295[1]),
        .O(\add_ln700_251_reg_13400[6]_i_30_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_251_reg_13400[6]_i_31 
       (.I0(add_ln700_194_reg_13300[2]),
        .I1(add_ln700_191_reg_13295[2]),
        .I2(add_ln700_198_reg_13305[2]),
        .O(\add_ln700_251_reg_13400[6]_i_31_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair125" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_251_reg_13400[6]_i_32 
       (.I0(add_ln700_229_reg_13345[2]),
        .I1(add_ln700_201_reg_13310[2]),
        .I2(add_ln700_222_reg_13335[2]),
        .O(\add_ln700_251_reg_13400[6]_i_32_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair82" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_251_reg_13400[6]_i_33 
       (.I0(add_ln700_209_reg_13320[1]),
        .I1(add_ln700_213_reg_13325[1]),
        .I2(add_ln700_206_reg_13315[1]),
        .O(\add_ln700_251_reg_13400[6]_i_33_n_1 ));
  LUT5 #(
    .INIT(32'h7E17E87E)) 
    \add_ln700_251_reg_13400[6]_i_4 
       (.I0(\add_ln700_251_reg_13400[6]_i_10_n_1 ),
        .I1(\add_ln700_251_reg_13400[6]_i_9_n_1 ),
        .I2(\add_ln700_251_reg_13400[6]_i_7_n_1 ),
        .I3(\add_ln700_251_reg_13400[6]_i_8_n_1 ),
        .I4(\add_ln700_251_reg_13400[6]_i_6_n_1 ),
        .O(\add_ln700_251_reg_13400[6]_i_4_n_1 ));
  LUT6 #(
    .INIT(64'h9669699669969669)) 
    \add_ln700_251_reg_13400[6]_i_5 
       (.I0(\add_ln700_251_reg_13400[6]_i_6_n_1 ),
        .I1(\add_ln700_251_reg_13400[6]_i_7_n_1 ),
        .I2(\add_ln700_251_reg_13400[6]_i_8_n_1 ),
        .I3(\add_ln700_251_reg_13400[6]_i_3_n_1 ),
        .I4(\add_ln700_251_reg_13400[6]_i_10_n_1 ),
        .I5(\add_ln700_251_reg_13400[6]_i_9_n_1 ),
        .O(\add_ln700_251_reg_13400[6]_i_5_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair123" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_251_reg_13400[6]_i_6 
       (.I0(\add_ln700_251_reg_13400[6]_i_16_n_1 ),
        .I1(\add_ln700_251_reg_13400[6]_i_17_n_1 ),
        .I2(\add_ln700_251_reg_13400[6]_i_18_n_1 ),
        .O(\add_ln700_251_reg_13400[6]_i_6_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair88" *) 
  LUT5 #(
    .INIT(32'hFEEAA880)) 
    \add_ln700_251_reg_13400[6]_i_7 
       (.I0(\add_ln700_251_reg_13400[6]_i_19_n_1 ),
        .I1(add_ln700_225_reg_13340[2]),
        .I2(add_ln700_237_reg_13355[2]),
        .I3(add_ln700_244_reg_13365[2]),
        .I4(\add_ln700_251_reg_13400[6]_i_20_n_1 ),
        .O(\add_ln700_251_reg_13400[6]_i_7_n_1 ));
  LUT6 #(
    .INIT(64'h171717FF17FFFFFF)) 
    \add_ln700_251_reg_13400[6]_i_8 
       (.I0(add_ln700_191_reg_13295[2]),
        .I1(add_ln700_198_reg_13305[2]),
        .I2(add_ln700_194_reg_13300[2]),
        .I3(add_ln700_206_reg_13315[2]),
        .I4(add_ln700_213_reg_13325[2]),
        .I5(add_ln700_209_reg_13320[2]),
        .O(\add_ln700_251_reg_13400[6]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_251_reg_13400[6]_i_9 
       (.I0(\add_ln700_251_reg_13400[6]_i_13_n_1 ),
        .I1(\add_ln700_251_reg_13400[6]_i_11_n_1 ),
        .I2(\add_ln700_251_reg_13400[6]_i_12_n_1 ),
        .O(\add_ln700_251_reg_13400[6]_i_9_n_1 ));
  FDRE \add_ln700_251_reg_13400_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_251_fu_11446_p2[0]),
        .Q(add_ln700_251_reg_13400[0]),
        .R(1'b0));
  FDRE \add_ln700_251_reg_13400_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_251_fu_11446_p2[1]),
        .Q(add_ln700_251_reg_13400[1]),
        .R(1'b0));
  FDRE \add_ln700_251_reg_13400_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_251_fu_11446_p2[2]),
        .Q(add_ln700_251_reg_13400[2]),
        .R(1'b0));
  FDRE \add_ln700_251_reg_13400_reg[3] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_251_fu_11446_p2[3]),
        .Q(add_ln700_251_reg_13400[3]),
        .R(1'b0));
  CARRY4 \add_ln700_251_reg_13400_reg[3]_i_1 
       (.CI(1'b0),
        .CO({\add_ln700_251_reg_13400_reg[3]_i_1_n_1 ,\add_ln700_251_reg_13400_reg[3]_i_1_n_2 ,\add_ln700_251_reg_13400_reg[3]_i_1_n_3 ,\add_ln700_251_reg_13400_reg[3]_i_1_n_4 }),
        .CYINIT(1'b0),
        .DI({\add_ln700_251_reg_13400[3]_i_2_n_1 ,\add_ln700_251_reg_13400[3]_i_3_n_1 ,\add_ln700_251_reg_13400[3]_i_4_n_1 ,\add_ln700_251_reg_13400[3]_i_5_n_1 }),
        .O(add_ln700_251_fu_11446_p2[3:0]),
        .S({\add_ln700_251_reg_13400[3]_i_6_n_1 ,\add_ln700_251_reg_13400[3]_i_7_n_1 ,\add_ln700_251_reg_13400[3]_i_8_n_1 ,\add_ln700_251_reg_13400[3]_i_9_n_1 }));
  FDRE \add_ln700_251_reg_13400_reg[4] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_251_fu_11446_p2[4]),
        .Q(add_ln700_251_reg_13400[4]),
        .R(1'b0));
  FDRE \add_ln700_251_reg_13400_reg[5] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_251_fu_11446_p2[5]),
        .Q(add_ln700_251_reg_13400[5]),
        .R(1'b0));
  FDRE \add_ln700_251_reg_13400_reg[6] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_251_fu_11446_p2[6]),
        .Q(add_ln700_251_reg_13400[6]),
        .R(1'b0));
  CARRY4 \add_ln700_251_reg_13400_reg[6]_i_1 
       (.CI(\add_ln700_251_reg_13400_reg[3]_i_1_n_1 ),
        .CO({\NLW_add_ln700_251_reg_13400_reg[6]_i_1_CO_UNCONNECTED [3],add_ln700_251_fu_11446_p2[6],\NLW_add_ln700_251_reg_13400_reg[6]_i_1_CO_UNCONNECTED [1],\add_ln700_251_reg_13400_reg[6]_i_1_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,\add_ln700_251_reg_13400[6]_i_2_n_1 ,\add_ln700_251_reg_13400[6]_i_3_n_1 }),
        .O({\NLW_add_ln700_251_reg_13400_reg[6]_i_1_O_UNCONNECTED [3:2],add_ln700_251_fu_11446_p2[5:4]}),
        .S({1'b0,1'b1,\add_ln700_251_reg_13400[6]_i_4_n_1 ,\add_ln700_251_reg_13400[6]_i_5_n_1 }));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_26_reg_13090[2]_i_16 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_26_reg_13090[2]_i_16_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_26_reg_13090[2]_i_22 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_26_reg_13090[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_26_reg_13090[2]_i_28 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_26_reg_13090[2]_i_28_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_26_reg_13090[2]_i_9 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_26_reg_13090[2]_i_9_n_1 ));
  FDRE \add_ln700_26_reg_13090_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_26_fu_9202_p2[0]),
        .Q(add_ln700_26_reg_13090[0]),
        .R(1'b0));
  FDRE \add_ln700_26_reg_13090_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_26_fu_9202_p2[1]),
        .Q(add_ln700_26_reg_13090[1]),
        .R(1'b0));
  FDRE \add_ln700_26_reg_13090_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_26_fu_9202_p2[2]),
        .Q(add_ln700_26_reg_13090[2]),
        .R(1'b0));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_13380[0]_i_1 
       (.I0(add_ln700_23_reg_13085[0]),
        .I1(add_ln700_16_reg_13075[0]),
        .I2(add_ln700_19_reg_13080[0]),
        .I3(add_ln700_26_reg_13090[0]),
        .O(add_ln700_28_fu_10774_p2[0]));
  (* SOFT_HLUTNM = "soft_lutpair96" *) 
  LUT5 #(
    .INIT(32'h81177EE8)) 
    \add_ln700_28_reg_13380[1]_i_1 
       (.I0(add_ln700_26_reg_13090[0]),
        .I1(add_ln700_19_reg_13080[0]),
        .I2(add_ln700_23_reg_13085[0]),
        .I3(add_ln700_16_reg_13075[0]),
        .I4(\add_ln700_28_reg_13380[1]_i_2_n_1 ),
        .O(add_ln700_28_fu_10774_p2[1]));
  LUT4 #(
    .INIT(16'h6996)) 
    \add_ln700_28_reg_13380[1]_i_2 
       (.I0(add_ln700_23_reg_13085[1]),
        .I1(add_ln700_16_reg_13075[1]),
        .I2(add_ln700_19_reg_13080[1]),
        .I3(add_ln700_26_reg_13090[1]),
        .O(\add_ln700_28_reg_13380[1]_i_2_n_1 ));
  LUT6 #(
    .INIT(64'h9669699666666666)) 
    \add_ln700_28_reg_13380[2]_i_1 
       (.I0(\add_ln700_28_reg_13380[2]_i_2_n_1 ),
        .I1(\add_ln700_28_reg_13380[2]_i_3_n_1 ),
        .I2(add_ln700_23_reg_13085[1]),
        .I3(add_ln700_16_reg_13075[1]),
        .I4(add_ln700_19_reg_13080[1]),
        .I5(add_ln700_26_reg_13090[1]),
        .O(add_ln700_28_fu_10774_p2[2]));
  (* SOFT_HLUTNM = "soft_lutpair96" *) 
  LUT5 #(
    .INIT(32'hFEE88000)) 
    \add_ln700_28_reg_13380[2]_i_2 
       (.I0(add_ln700_26_reg_13090[0]),
        .I1(add_ln700_23_reg_13085[0]),
        .I2(add_ln700_16_reg_13075[0]),
        .I3(add_ln700_19_reg_13080[0]),
        .I4(\add_ln700_28_reg_13380[1]_i_2_n_1 ),
        .O(\add_ln700_28_reg_13380[2]_i_2_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair97" *) 
  LUT5 #(
    .INIT(32'hE81717E8)) 
    \add_ln700_28_reg_13380[2]_i_3 
       (.I0(add_ln700_16_reg_13075[1]),
        .I1(add_ln700_23_reg_13085[1]),
        .I2(add_ln700_19_reg_13080[1]),
        .I3(add_ln700_26_reg_13090[2]),
        .I4(\add_ln700_28_reg_13380[2]_i_4_n_1 ),
        .O(\add_ln700_28_reg_13380[2]_i_3_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_28_reg_13380[2]_i_4 
       (.I0(add_ln700_19_reg_13080[2]),
        .I1(add_ln700_16_reg_13075[2]),
        .I2(add_ln700_23_reg_13085[2]),
        .O(\add_ln700_28_reg_13380[2]_i_4_n_1 ));
  LUT6 #(
    .INIT(64'hE8818117177E7EE8)) 
    \add_ln700_28_reg_13380[3]_i_1 
       (.I0(add_ln700_19_reg_13080[2]),
        .I1(add_ln700_23_reg_13085[2]),
        .I2(add_ln700_16_reg_13075[2]),
        .I3(\add_ln700_28_reg_13380[4]_i_2_n_1 ),
        .I4(add_ln700_26_reg_13090[2]),
        .I5(\add_ln700_28_reg_13380[4]_i_3_n_1 ),
        .O(add_ln700_28_fu_10774_p2[3]));
  LUT6 #(
    .INIT(64'hFEF8F8E0F8E0E080)) 
    \add_ln700_28_reg_13380[4]_i_1 
       (.I0(\add_ln700_28_reg_13380[4]_i_2_n_1 ),
        .I1(add_ln700_26_reg_13090[2]),
        .I2(\add_ln700_28_reg_13380[4]_i_3_n_1 ),
        .I3(add_ln700_19_reg_13080[2]),
        .I4(add_ln700_23_reg_13085[2]),
        .I5(add_ln700_16_reg_13075[2]),
        .O(add_ln700_28_fu_10774_p2[4]));
  (* SOFT_HLUTNM = "soft_lutpair97" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_28_reg_13380[4]_i_2 
       (.I0(add_ln700_19_reg_13080[1]),
        .I1(add_ln700_23_reg_13085[1]),
        .I2(add_ln700_16_reg_13075[1]),
        .O(\add_ln700_28_reg_13380[4]_i_2_n_1 ));
  LUT6 #(
    .INIT(64'hEBBEAAAA82280000)) 
    \add_ln700_28_reg_13380[4]_i_3 
       (.I0(\add_ln700_28_reg_13380[2]_i_2_n_1 ),
        .I1(add_ln700_23_reg_13085[1]),
        .I2(add_ln700_16_reg_13075[1]),
        .I3(add_ln700_19_reg_13080[1]),
        .I4(add_ln700_26_reg_13090[1]),
        .I5(\add_ln700_28_reg_13380[2]_i_3_n_1 ),
        .O(\add_ln700_28_reg_13380[4]_i_3_n_1 ));
  FDRE \add_ln700_28_reg_13380_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_28_fu_10774_p2[0]),
        .Q(add_ln700_28_reg_13380[0]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_13380_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_28_fu_10774_p2[1]),
        .Q(add_ln700_28_reg_13380[1]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_13380_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_28_fu_10774_p2[2]),
        .Q(add_ln700_28_reg_13380[2]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_13380_reg[3] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_28_fu_10774_p2[3]),
        .Q(add_ln700_28_reg_13380[3]),
        .R(1'b0));
  FDRE \add_ln700_28_reg_13380_reg[4] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_28_fu_10774_p2[4]),
        .Q(add_ln700_28_reg_13380[4]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_32_reg_13095[2]_i_10 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_32_reg_13095[2]_i_10_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_32_reg_13095[2]_i_14 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_32_reg_13095[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_32_reg_13095[2]_i_16 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_32_reg_13095[2]_i_16_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_32_reg_13095[2]_i_19 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_32_reg_13095[2]_i_19_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_32_reg_13095[2]_i_23 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_32_reg_13095[2]_i_23_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_32_reg_13095[2]_i_25 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_32_reg_13095[2]_i_25_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_32_reg_13095[2]_i_8 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_32_reg_13095[2]_i_8_n_1 ));
  FDRE \add_ln700_32_reg_13095_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_32_fu_9228_p2[0]),
        .Q(add_ln700_32_reg_13095[0]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_13095_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_32_fu_9228_p2[1]),
        .Q(add_ln700_32_reg_13095[1]),
        .R(1'b0));
  FDRE \add_ln700_32_reg_13095_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_32_fu_9228_p2[2]),
        .Q(add_ln700_32_reg_13095[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_35_reg_13100[2]_i_16 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_35_reg_13100[2]_i_16_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_35_reg_13100[2]_i_22 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_35_reg_13100[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_35_reg_13100[2]_i_28 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_35_reg_13100[2]_i_28_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_35_reg_13100[2]_i_9 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_35_reg_13100[2]_i_9_n_1 ));
  FDRE \add_ln700_35_reg_13100_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_35_fu_9254_p2[0]),
        .Q(add_ln700_35_reg_13100[0]),
        .R(1'b0));
  FDRE \add_ln700_35_reg_13100_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_35_fu_9254_p2[1]),
        .Q(add_ln700_35_reg_13100[1]),
        .R(1'b0));
  FDRE \add_ln700_35_reg_13100_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_35_fu_9254_p2[2]),
        .Q(add_ln700_35_reg_13100[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_39_reg_13105[2]_i_16 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_39_reg_13105[2]_i_16_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_39_reg_13105[2]_i_22 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_39_reg_13105[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_39_reg_13105[2]_i_28 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_39_reg_13105[2]_i_28_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_39_reg_13105[2]_i_9 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_39_reg_13105[2]_i_9_n_1 ));
  FDRE \add_ln700_39_reg_13105_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_39_fu_9280_p2[0]),
        .Q(add_ln700_39_reg_13105[0]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_13105_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_39_fu_9280_p2[1]),
        .Q(add_ln700_39_reg_13105[1]),
        .R(1'b0));
  FDRE \add_ln700_39_reg_13105_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_39_fu_9280_p2[2]),
        .Q(add_ln700_39_reg_13105[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_42_reg_13110[2]_i_16 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_42_reg_13110[2]_i_16_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_42_reg_13110[2]_i_22 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_42_reg_13110[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_42_reg_13110[2]_i_28 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_42_reg_13110[2]_i_28_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_42_reg_13110[2]_i_9 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_42_reg_13110[2]_i_9_n_1 ));
  FDRE \add_ln700_42_reg_13110_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_42_fu_9306_p2[0]),
        .Q(add_ln700_42_reg_13110[0]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_13110_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_42_fu_9306_p2[1]),
        .Q(add_ln700_42_reg_13110[1]),
        .R(1'b0));
  FDRE \add_ln700_42_reg_13110_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_42_fu_9306_p2[2]),
        .Q(add_ln700_42_reg_13110[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_47_reg_13115[2]_i_10 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_47_reg_13115[2]_i_10_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_47_reg_13115[2]_i_14 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_47_reg_13115[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_47_reg_13115[2]_i_16 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_47_reg_13115[2]_i_16_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_47_reg_13115[2]_i_19 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_47_reg_13115[2]_i_19_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_47_reg_13115[2]_i_23 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_47_reg_13115[2]_i_23_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_47_reg_13115[2]_i_25 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep__1_n_1 ),
        .O(\add_ln700_47_reg_13115[2]_i_25_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_47_reg_13115[2]_i_8 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_47_reg_13115[2]_i_8_n_1 ));
  FDRE \add_ln700_47_reg_13115_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_47_fu_9332_p2[0]),
        .Q(add_ln700_47_reg_13115[0]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_13115_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_47_fu_9332_p2[1]),
        .Q(add_ln700_47_reg_13115[1]),
        .R(1'b0));
  FDRE \add_ln700_47_reg_13115_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_47_fu_9332_p2[2]),
        .Q(add_ln700_47_reg_13115[2]),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair99" *) 
  LUT5 #(
    .INIT(32'hFFFFFFFE)) 
    \add_ln700_4_reg_13060[0]_i_3 
       (.I0(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I2(\tmp_V_1_reg_11506_reg[5]_rep__1_n_1 ),
        .I3(\tmp_V_1_reg_11506_reg[4]_rep__0_n_1 ),
        .I4(tmp_V_1_reg_11506[3]),
        .O(\add_ln700_4_reg_13060[0]_i_3_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair99" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \add_ln700_4_reg_13060[2]_i_6 
       (.I0(\tmp_V_1_reg_11506_reg[5]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[4]_rep__0_n_1 ),
        .O(\add_ln700_4_reg_13060[2]_i_6_n_1 ));
  FDRE \add_ln700_4_reg_13060_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_4_fu_9046_p2[0]),
        .Q(add_ln700_4_reg_13060[0]),
        .R(1'b0));
  FDRE \add_ln700_4_reg_13060_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_4_fu_9046_p2[1]),
        .Q(add_ln700_4_reg_13060[1]),
        .R(1'b0));
  FDRE \add_ln700_4_reg_13060_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_4_fu_9046_p2[2]),
        .Q(add_ln700_4_reg_13060[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_50_reg_13120[2]_i_16 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_50_reg_13120[2]_i_16_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_50_reg_13120[2]_i_22 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_50_reg_13120[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_50_reg_13120[2]_i_28 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_50_reg_13120[2]_i_28_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_50_reg_13120[2]_i_9 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_50_reg_13120[2]_i_9_n_1 ));
  FDRE \add_ln700_50_reg_13120_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_50_fu_9358_p2[0]),
        .Q(add_ln700_50_reg_13120[0]),
        .R(1'b0));
  FDRE \add_ln700_50_reg_13120_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_50_fu_9358_p2[1]),
        .Q(add_ln700_50_reg_13120[1]),
        .R(1'b0));
  FDRE \add_ln700_50_reg_13120_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_50_fu_9358_p2[2]),
        .Q(add_ln700_50_reg_13120[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_54_reg_13125[2]_i_16 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_54_reg_13125[2]_i_16_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_54_reg_13125[2]_i_22 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_54_reg_13125[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_54_reg_13125[2]_i_28 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_54_reg_13125[2]_i_28_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_54_reg_13125[2]_i_9 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_54_reg_13125[2]_i_9_n_1 ));
  FDRE \add_ln700_54_reg_13125_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_54_fu_9384_p2[0]),
        .Q(add_ln700_54_reg_13125[0]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_13125_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_54_fu_9384_p2[1]),
        .Q(add_ln700_54_reg_13125[1]),
        .R(1'b0));
  FDRE \add_ln700_54_reg_13125_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_54_fu_9384_p2[2]),
        .Q(add_ln700_54_reg_13125[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_57_reg_13130[2]_i_16 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_57_reg_13130[2]_i_16_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_57_reg_13130[2]_i_22 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_57_reg_13130[2]_i_22_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_57_reg_13130[2]_i_28 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_57_reg_13130[2]_i_28_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_57_reg_13130[2]_i_9 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_57_reg_13130[2]_i_9_n_1 ));
  FDRE \add_ln700_57_reg_13130_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_57_fu_9410_p2[0]),
        .Q(add_ln700_57_reg_13130[0]),
        .R(1'b0));
  FDRE \add_ln700_57_reg_13130_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_57_fu_9410_p2[1]),
        .Q(add_ln700_57_reg_13130[1]),
        .R(1'b0));
  FDRE \add_ln700_57_reg_13130_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_57_fu_9410_p2[2]),
        .Q(add_ln700_57_reg_13130[2]),
        .R(1'b0));
  LUT6 #(
    .INIT(64'h9669699669969669)) 
    \add_ln700_60_reg_13385[0]_i_1 
       (.I0(\add_ln700_60_reg_13385[1]_i_2_n_1 ),
        .I1(add_ln700_57_reg_13130[0]),
        .I2(add_ln700_42_reg_13110[0]),
        .I3(add_ln700_35_reg_13100[0]),
        .I4(add_ln700_39_reg_13105[0]),
        .I5(add_ln700_32_reg_13095[0]),
        .O(add_ln700_60_fu_10864_p2[0]));
  LUT5 #(
    .INIT(32'h96996696)) 
    \add_ln700_60_reg_13385[1]_i_1 
       (.I0(\add_ln700_60_reg_13385[2]_i_3_n_1 ),
        .I1(\add_ln700_60_reg_13385[2]_i_4_n_1 ),
        .I2(add_ln700_57_reg_13130[0]),
        .I3(\add_ln700_60_reg_13385[1]_i_2_n_1 ),
        .I4(add_ln700_42_reg_13110[0]),
        .O(\add_ln700_60_reg_13385[1]_i_1_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair98" *) 
  LUT3 #(
    .INIT(8'h69)) 
    \add_ln700_60_reg_13385[1]_i_2 
       (.I0(add_ln700_47_reg_13115[0]),
        .I1(add_ln700_50_reg_13120[0]),
        .I2(add_ln700_54_reg_13125[0]),
        .O(\add_ln700_60_reg_13385[1]_i_2_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair92" *) 
  LUT5 #(
    .INIT(32'hD42B2BD4)) 
    \add_ln700_60_reg_13385[2]_i_1 
       (.I0(\add_ln700_60_reg_13385[2]_i_2_n_1 ),
        .I1(\add_ln700_60_reg_13385[2]_i_3_n_1 ),
        .I2(\add_ln700_60_reg_13385[2]_i_4_n_1 ),
        .I3(\add_ln700_60_reg_13385[2]_i_5_n_1 ),
        .I4(\add_ln700_60_reg_13385[2]_i_6_n_1 ),
        .O(add_ln700_60_fu_10864_p2[2]));
  (* SOFT_HLUTNM = "soft_lutpair98" *) 
  LUT5 #(
    .INIT(32'h14417DD7)) 
    \add_ln700_60_reg_13385[2]_i_2 
       (.I0(add_ln700_57_reg_13130[0]),
        .I1(add_ln700_54_reg_13125[0]),
        .I2(add_ln700_50_reg_13120[0]),
        .I3(add_ln700_47_reg_13115[0]),
        .I4(add_ln700_42_reg_13110[0]),
        .O(\add_ln700_60_reg_13385[2]_i_2_n_1 ));
  LUT6 #(
    .INIT(64'h6900006900696900)) 
    \add_ln700_60_reg_13385[2]_i_3 
       (.I0(add_ln700_42_reg_13110[0]),
        .I1(add_ln700_57_reg_13130[0]),
        .I2(\add_ln700_60_reg_13385[1]_i_2_n_1 ),
        .I3(add_ln700_32_reg_13095[0]),
        .I4(add_ln700_39_reg_13105[0]),
        .I5(add_ln700_35_reg_13100[0]),
        .O(\add_ln700_60_reg_13385[2]_i_3_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair95" *) 
  LUT5 #(
    .INIT(32'h99969666)) 
    \add_ln700_60_reg_13385[2]_i_4 
       (.I0(\add_ln700_60_reg_13385[2]_i_7_n_1 ),
        .I1(\add_ln700_60_reg_13385[2]_i_8_n_1 ),
        .I2(add_ln700_32_reg_13095[0]),
        .I3(add_ln700_39_reg_13105[0]),
        .I4(add_ln700_35_reg_13100[0]),
        .O(\add_ln700_60_reg_13385[2]_i_4_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair91" *) 
  LUT3 #(
    .INIT(8'h69)) 
    \add_ln700_60_reg_13385[2]_i_5 
       (.I0(\add_ln700_60_reg_13385[3]_i_4_n_1 ),
        .I1(\add_ln700_60_reg_13385[3]_i_2_n_1 ),
        .I2(\add_ln700_60_reg_13385[3]_i_3_n_1 ),
        .O(\add_ln700_60_reg_13385[2]_i_5_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair95" *) 
  LUT5 #(
    .INIT(32'h11171777)) 
    \add_ln700_60_reg_13385[2]_i_6 
       (.I0(\add_ln700_60_reg_13385[2]_i_7_n_1 ),
        .I1(\add_ln700_60_reg_13385[2]_i_8_n_1 ),
        .I2(add_ln700_32_reg_13095[0]),
        .I3(add_ln700_39_reg_13105[0]),
        .I4(add_ln700_35_reg_13100[0]),
        .O(\add_ln700_60_reg_13385[2]_i_6_n_1 ));
  LUT6 #(
    .INIT(64'h6996966996696996)) 
    \add_ln700_60_reg_13385[2]_i_7 
       (.I0(add_ln700_57_reg_13130[1]),
        .I1(add_ln700_42_reg_13110[1]),
        .I2(\add_ln700_60_reg_13385[3]_i_8_n_1 ),
        .I3(add_ln700_47_reg_13115[1]),
        .I4(add_ln700_50_reg_13120[1]),
        .I5(add_ln700_54_reg_13125[1]),
        .O(\add_ln700_60_reg_13385[2]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_60_reg_13385[2]_i_8 
       (.I0(add_ln700_54_reg_13125[0]),
        .I1(add_ln700_50_reg_13120[0]),
        .I2(add_ln700_47_reg_13115[0]),
        .O(\add_ln700_60_reg_13385[2]_i_8_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair91" *) 
  LUT5 #(
    .INIT(32'hD42B2BD4)) 
    \add_ln700_60_reg_13385[3]_i_1 
       (.I0(\add_ln700_60_reg_13385[3]_i_2_n_1 ),
        .I1(\add_ln700_60_reg_13385[3]_i_3_n_1 ),
        .I2(\add_ln700_60_reg_13385[3]_i_4_n_1 ),
        .I3(\add_ln700_60_reg_13385[3]_i_5_n_1 ),
        .I4(\add_ln700_60_reg_13385[3]_i_6_n_1 ),
        .O(add_ln700_60_fu_10864_p2[3]));
  LUT6 #(
    .INIT(64'h171717E817E8E8E8)) 
    \add_ln700_60_reg_13385[3]_i_2 
       (.I0(add_ln700_35_reg_13100[1]),
        .I1(add_ln700_39_reg_13105[1]),
        .I2(add_ln700_32_reg_13095[1]),
        .I3(add_ln700_50_reg_13120[1]),
        .I4(add_ln700_54_reg_13125[1]),
        .I5(add_ln700_47_reg_13115[1]),
        .O(\add_ln700_60_reg_13385[3]_i_2_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair94" *) 
  LUT5 #(
    .INIT(32'h69999666)) 
    \add_ln700_60_reg_13385[3]_i_3 
       (.I0(add_ln700_42_reg_13110[2]),
        .I1(add_ln700_57_reg_13130[2]),
        .I2(add_ln700_42_reg_13110[1]),
        .I3(add_ln700_57_reg_13130[1]),
        .I4(\add_ln700_60_reg_13385[3]_i_7_n_1 ),
        .O(\add_ln700_60_reg_13385[3]_i_3_n_1 ));
  LUT6 #(
    .INIT(64'h099F9F099F09099F)) 
    \add_ln700_60_reg_13385[3]_i_4 
       (.I0(add_ln700_42_reg_13110[1]),
        .I1(add_ln700_57_reg_13130[1]),
        .I2(\add_ln700_60_reg_13385[3]_i_8_n_1 ),
        .I3(add_ln700_47_reg_13115[1]),
        .I4(add_ln700_50_reg_13120[1]),
        .I5(add_ln700_54_reg_13125[1]),
        .O(\add_ln700_60_reg_13385[3]_i_4_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair92" *) 
  LUT5 #(
    .INIT(32'h008E8EFF)) 
    \add_ln700_60_reg_13385[3]_i_5 
       (.I0(\add_ln700_60_reg_13385[2]_i_4_n_1 ),
        .I1(\add_ln700_60_reg_13385[2]_i_3_n_1 ),
        .I2(\add_ln700_60_reg_13385[2]_i_2_n_1 ),
        .I3(\add_ln700_60_reg_13385[2]_i_6_n_1 ),
        .I4(\add_ln700_60_reg_13385[2]_i_5_n_1 ),
        .O(\add_ln700_60_reg_13385[3]_i_5_n_1 ));
  LUT6 #(
    .INIT(64'hAA959555556A6AAA)) 
    \add_ln700_60_reg_13385[3]_i_6 
       (.I0(\add_ln700_60_reg_13385[5]_i_6_n_1 ),
        .I1(add_ln700_42_reg_13110[1]),
        .I2(add_ln700_57_reg_13130[1]),
        .I3(add_ln700_42_reg_13110[2]),
        .I4(add_ln700_57_reg_13130[2]),
        .I5(\add_ln700_60_reg_13385[5]_i_5_n_1 ),
        .O(\add_ln700_60_reg_13385[3]_i_6_n_1 ));
  LUT6 #(
    .INIT(64'h9669699669969669)) 
    \add_ln700_60_reg_13385[3]_i_7 
       (.I0(add_ln700_32_reg_13095[2]),
        .I1(add_ln700_35_reg_13100[2]),
        .I2(add_ln700_39_reg_13105[2]),
        .I3(add_ln700_47_reg_13115[2]),
        .I4(add_ln700_50_reg_13120[2]),
        .I5(add_ln700_54_reg_13125[2]),
        .O(\add_ln700_60_reg_13385[3]_i_7_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_60_reg_13385[3]_i_8 
       (.I0(add_ln700_32_reg_13095[1]),
        .I1(add_ln700_35_reg_13100[1]),
        .I2(add_ln700_39_reg_13105[1]),
        .O(\add_ln700_60_reg_13385[3]_i_8_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair126" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_60_reg_13385[4]_i_1 
       (.I0(\add_ln700_60_reg_13385[5]_i_4_n_1 ),
        .I1(\add_ln700_60_reg_13385[5]_i_3_n_1 ),
        .I2(\add_ln700_60_reg_13385[5]_i_2_n_1 ),
        .O(add_ln700_60_fu_10864_p2[4]));
  (* SOFT_HLUTNM = "soft_lutpair126" *) 
  LUT3 #(
    .INIT(8'h71)) 
    \add_ln700_60_reg_13385[5]_i_1 
       (.I0(\add_ln700_60_reg_13385[5]_i_2_n_1 ),
        .I1(\add_ln700_60_reg_13385[5]_i_3_n_1 ),
        .I2(\add_ln700_60_reg_13385[5]_i_4_n_1 ),
        .O(add_ln700_60_fu_10864_p2[5]));
  (* SOFT_HLUTNM = "soft_lutpair94" *) 
  LUT4 #(
    .INIT(16'h8778)) 
    \add_ln700_60_reg_13385[5]_i_10 
       (.I0(add_ln700_57_reg_13130[1]),
        .I1(add_ln700_42_reg_13110[1]),
        .I2(add_ln700_57_reg_13130[2]),
        .I3(add_ln700_42_reg_13110[2]),
        .O(\add_ln700_60_reg_13385[5]_i_10_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair127" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \add_ln700_60_reg_13385[5]_i_11 
       (.I0(add_ln700_32_reg_13095[2]),
        .I1(add_ln700_35_reg_13100[2]),
        .I2(add_ln700_39_reg_13105[2]),
        .O(\add_ln700_60_reg_13385[5]_i_11_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_60_reg_13385[5]_i_12 
       (.I0(add_ln700_32_reg_13095[0]),
        .I1(add_ln700_39_reg_13105[0]),
        .I2(add_ln700_35_reg_13100[0]),
        .O(\add_ln700_60_reg_13385[5]_i_12_n_1 ));
  LUT6 #(
    .INIT(64'h077F0000FFFF077F)) 
    \add_ln700_60_reg_13385[5]_i_2 
       (.I0(add_ln700_42_reg_13110[1]),
        .I1(add_ln700_57_reg_13130[1]),
        .I2(add_ln700_42_reg_13110[2]),
        .I3(add_ln700_57_reg_13130[2]),
        .I4(\add_ln700_60_reg_13385[5]_i_5_n_1 ),
        .I5(\add_ln700_60_reg_13385[5]_i_6_n_1 ),
        .O(\add_ln700_60_reg_13385[5]_i_2_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair93" *) 
  LUT5 #(
    .INIT(32'h022AABBF)) 
    \add_ln700_60_reg_13385[5]_i_3 
       (.I0(\add_ln700_60_reg_13385[5]_i_7_n_1 ),
        .I1(add_ln700_50_reg_13120[2]),
        .I2(add_ln700_54_reg_13125[2]),
        .I3(add_ln700_47_reg_13115[2]),
        .I4(\add_ln700_60_reg_13385[5]_i_8_n_1 ),
        .O(\add_ln700_60_reg_13385[5]_i_3_n_1 ));
  LUT6 #(
    .INIT(64'h571515017F575715)) 
    \add_ln700_60_reg_13385[5]_i_4 
       (.I0(\add_ln700_60_reg_13385[3]_i_6_n_1 ),
        .I1(\add_ln700_60_reg_13385[3]_i_4_n_1 ),
        .I2(\add_ln700_60_reg_13385[3]_i_3_n_1 ),
        .I3(\add_ln700_60_reg_13385[3]_i_2_n_1 ),
        .I4(\add_ln700_60_reg_13385[5]_i_9_n_1 ),
        .I5(\add_ln700_60_reg_13385[2]_i_6_n_1 ),
        .O(\add_ln700_60_reg_13385[5]_i_4_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair93" *) 
  LUT5 #(
    .INIT(32'h99969666)) 
    \add_ln700_60_reg_13385[5]_i_5 
       (.I0(\add_ln700_60_reg_13385[5]_i_7_n_1 ),
        .I1(\add_ln700_60_reg_13385[5]_i_8_n_1 ),
        .I2(add_ln700_47_reg_13115[2]),
        .I3(add_ln700_54_reg_13125[2]),
        .I4(add_ln700_50_reg_13120[2]),
        .O(\add_ln700_60_reg_13385[5]_i_5_n_1 ));
  LUT5 #(
    .INIT(32'hEBBE8228)) 
    \add_ln700_60_reg_13385[5]_i_6 
       (.I0(\add_ln700_60_reg_13385[5]_i_10_n_1 ),
        .I1(add_ln700_54_reg_13125[2]),
        .I2(add_ln700_50_reg_13120[2]),
        .I3(add_ln700_47_reg_13115[2]),
        .I4(\add_ln700_60_reg_13385[5]_i_11_n_1 ),
        .O(\add_ln700_60_reg_13385[5]_i_6_n_1 ));
  LUT6 #(
    .INIT(64'h171717FF17FFFFFF)) 
    \add_ln700_60_reg_13385[5]_i_7 
       (.I0(add_ln700_35_reg_13100[1]),
        .I1(add_ln700_39_reg_13105[1]),
        .I2(add_ln700_32_reg_13095[1]),
        .I3(add_ln700_50_reg_13120[1]),
        .I4(add_ln700_54_reg_13125[1]),
        .I5(add_ln700_47_reg_13115[1]),
        .O(\add_ln700_60_reg_13385[5]_i_7_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair127" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \add_ln700_60_reg_13385[5]_i_8 
       (.I0(add_ln700_32_reg_13095[2]),
        .I1(add_ln700_39_reg_13105[2]),
        .I2(add_ln700_35_reg_13100[2]),
        .O(\add_ln700_60_reg_13385[5]_i_8_n_1 ));
  LUT5 #(
    .INIT(32'h9600FF96)) 
    \add_ln700_60_reg_13385[5]_i_9 
       (.I0(\add_ln700_60_reg_13385[5]_i_12_n_1 ),
        .I1(\add_ln700_60_reg_13385[2]_i_8_n_1 ),
        .I2(\add_ln700_60_reg_13385[2]_i_7_n_1 ),
        .I3(\add_ln700_60_reg_13385[2]_i_3_n_1 ),
        .I4(\add_ln700_60_reg_13385[2]_i_2_n_1 ),
        .O(\add_ln700_60_reg_13385[5]_i_9_n_1 ));
  FDRE \add_ln700_60_reg_13385_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_60_fu_10864_p2[0]),
        .Q(add_ln700_60_reg_13385[0]),
        .R(1'b0));
  FDRE \add_ln700_60_reg_13385_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(\add_ln700_60_reg_13385[1]_i_1_n_1 ),
        .Q(add_ln700_60_reg_13385[1]),
        .R(1'b0));
  FDRE \add_ln700_60_reg_13385_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_60_fu_10864_p2[2]),
        .Q(add_ln700_60_reg_13385[2]),
        .R(1'b0));
  FDRE \add_ln700_60_reg_13385_reg[3] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_60_fu_10864_p2[3]),
        .Q(add_ln700_60_reg_13385[3]),
        .R(1'b0));
  FDRE \add_ln700_60_reg_13385_reg[4] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_60_fu_10864_p2[4]),
        .Q(add_ln700_60_reg_13385[4]),
        .R(1'b0));
  FDRE \add_ln700_60_reg_13385_reg[5] 
       (.C(ap_clk),
        .CE(add_ln700_124_reg_133900),
        .D(add_ln700_60_fu_10864_p2[5]),
        .Q(add_ln700_60_reg_13385[5]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_64_reg_13135[2]_i_14 
       (.I0(tmp_V_1_reg_11506[4]),
        .I1(tmp_V_1_reg_11506[5]),
        .O(\add_ln700_64_reg_13135[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_64_reg_13135[2]_i_15 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep_n_1 ),
        .O(\add_ln700_64_reg_13135[2]_i_15_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_64_reg_13135[2]_i_20 
       (.I0(tmp_V_1_reg_11506[4]),
        .I1(tmp_V_1_reg_11506[5]),
        .O(\add_ln700_64_reg_13135[2]_i_20_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_64_reg_13135[2]_i_21 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep_n_1 ),
        .O(\add_ln700_64_reg_13135[2]_i_21_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_64_reg_13135[2]_i_8 
       (.I0(tmp_V_1_reg_11506[4]),
        .I1(tmp_V_1_reg_11506[5]),
        .O(\add_ln700_64_reg_13135[2]_i_8_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_64_reg_13135[2]_i_9 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep_n_1 ),
        .O(\add_ln700_64_reg_13135[2]_i_9_n_1 ));
  FDRE \add_ln700_64_reg_13135_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_64_fu_9436_p2[0]),
        .Q(add_ln700_64_reg_13135[0]),
        .R(1'b0));
  FDRE \add_ln700_64_reg_13135_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_64_fu_9436_p2[1]),
        .Q(add_ln700_64_reg_13135[1]),
        .R(1'b0));
  FDRE \add_ln700_64_reg_13135_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_64_fu_9436_p2[2]),
        .Q(add_ln700_64_reg_13135[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_67_reg_13140[2]_i_10 
       (.I0(tmp_V_1_reg_11506[4]),
        .I1(tmp_V_1_reg_11506[5]),
        .O(\add_ln700_67_reg_13140[2]_i_10_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_67_reg_13140[2]_i_17 
       (.I0(tmp_V_1_reg_11506[4]),
        .I1(tmp_V_1_reg_11506[5]),
        .O(\add_ln700_67_reg_13140[2]_i_17_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_67_reg_13140[2]_i_23 
       (.I0(tmp_V_1_reg_11506[4]),
        .I1(tmp_V_1_reg_11506[5]),
        .O(\add_ln700_67_reg_13140[2]_i_23_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_67_reg_13140[2]_i_29 
       (.I0(tmp_V_1_reg_11506[4]),
        .I1(tmp_V_1_reg_11506[5]),
        .O(\add_ln700_67_reg_13140[2]_i_29_n_1 ));
  FDRE \add_ln700_67_reg_13140_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_67_fu_9462_p2[0]),
        .Q(add_ln700_67_reg_13140[0]),
        .R(1'b0));
  FDRE \add_ln700_67_reg_13140_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_67_fu_9462_p2[1]),
        .Q(add_ln700_67_reg_13140[1]),
        .R(1'b0));
  FDRE \add_ln700_67_reg_13140_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_67_fu_9462_p2[2]),
        .Q(add_ln700_67_reg_13140[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_71_reg_13145[2]_i_10 
       (.I0(tmp_V_1_reg_11506[4]),
        .I1(tmp_V_1_reg_11506[5]),
        .O(\add_ln700_71_reg_13145[2]_i_10_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_71_reg_13145[2]_i_17 
       (.I0(tmp_V_1_reg_11506[4]),
        .I1(tmp_V_1_reg_11506[5]),
        .O(\add_ln700_71_reg_13145[2]_i_17_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_71_reg_13145[2]_i_23 
       (.I0(tmp_V_1_reg_11506[4]),
        .I1(tmp_V_1_reg_11506[5]),
        .O(\add_ln700_71_reg_13145[2]_i_23_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_71_reg_13145[2]_i_29 
       (.I0(tmp_V_1_reg_11506[4]),
        .I1(tmp_V_1_reg_11506[5]),
        .O(\add_ln700_71_reg_13145[2]_i_29_n_1 ));
  FDRE \add_ln700_71_reg_13145_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_71_fu_9488_p2[0]),
        .Q(add_ln700_71_reg_13145[0]),
        .R(1'b0));
  FDRE \add_ln700_71_reg_13145_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_71_fu_9488_p2[1]),
        .Q(add_ln700_71_reg_13145[1]),
        .R(1'b0));
  FDRE \add_ln700_71_reg_13145_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_71_fu_9488_p2[2]),
        .Q(add_ln700_71_reg_13145[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_74_reg_13150[2]_i_10 
       (.I0(tmp_V_1_reg_11506[4]),
        .I1(tmp_V_1_reg_11506[5]),
        .O(\add_ln700_74_reg_13150[2]_i_10_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_74_reg_13150[2]_i_17 
       (.I0(tmp_V_1_reg_11506[4]),
        .I1(tmp_V_1_reg_11506[5]),
        .O(\add_ln700_74_reg_13150[2]_i_17_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_74_reg_13150[2]_i_23 
       (.I0(tmp_V_1_reg_11506[4]),
        .I1(tmp_V_1_reg_11506[5]),
        .O(\add_ln700_74_reg_13150[2]_i_23_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_74_reg_13150[2]_i_29 
       (.I0(tmp_V_1_reg_11506[4]),
        .I1(tmp_V_1_reg_11506[5]),
        .O(\add_ln700_74_reg_13150[2]_i_29_n_1 ));
  FDRE \add_ln700_74_reg_13150_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_74_fu_9514_p2[0]),
        .Q(add_ln700_74_reg_13150[0]),
        .R(1'b0));
  FDRE \add_ln700_74_reg_13150_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_74_fu_9514_p2[1]),
        .Q(add_ln700_74_reg_13150[1]),
        .R(1'b0));
  FDRE \add_ln700_74_reg_13150_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_74_fu_9514_p2[2]),
        .Q(add_ln700_74_reg_13150[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_79_reg_13155[2]_i_11 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep_n_1 ),
        .O(\add_ln700_79_reg_13155[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_79_reg_13155[2]_i_18 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep_n_1 ),
        .O(\add_ln700_79_reg_13155[2]_i_18_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_79_reg_13155[2]_i_29 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep_n_1 ),
        .O(\add_ln700_79_reg_13155[2]_i_29_n_1 ));
  FDRE \add_ln700_79_reg_13155_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_79_fu_9540_p2[0]),
        .Q(add_ln700_79_reg_13155[0]),
        .R(1'b0));
  FDRE \add_ln700_79_reg_13155_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_79_fu_9540_p2[1]),
        .Q(add_ln700_79_reg_13155[1]),
        .R(1'b0));
  FDRE \add_ln700_79_reg_13155_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_79_fu_9540_p2[2]),
        .Q(add_ln700_79_reg_13155[2]),
        .R(1'b0));
  FDRE \add_ln700_82_reg_13160_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_82_fu_9566_p2[0]),
        .Q(add_ln700_82_reg_13160[0]),
        .R(1'b0));
  FDRE \add_ln700_82_reg_13160_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_82_fu_9566_p2[1]),
        .Q(add_ln700_82_reg_13160[1]),
        .R(1'b0));
  FDRE \add_ln700_82_reg_13160_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_82_fu_9566_p2[2]),
        .Q(add_ln700_82_reg_13160[2]),
        .R(1'b0));
  FDRE \add_ln700_86_reg_13165_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_86_fu_9592_p2[0]),
        .Q(add_ln700_86_reg_13165[0]),
        .R(1'b0));
  FDRE \add_ln700_86_reg_13165_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_86_fu_9592_p2[1]),
        .Q(add_ln700_86_reg_13165[1]),
        .R(1'b0));
  FDRE \add_ln700_86_reg_13165_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_86_fu_9592_p2[2]),
        .Q(add_ln700_86_reg_13165[2]),
        .R(1'b0));
  FDRE \add_ln700_89_reg_13170_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_89_fu_9618_p2[0]),
        .Q(add_ln700_89_reg_13170[0]),
        .R(1'b0));
  FDRE \add_ln700_89_reg_13170_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_89_fu_9618_p2[1]),
        .Q(add_ln700_89_reg_13170[1]),
        .R(1'b0));
  FDRE \add_ln700_89_reg_13170_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_89_fu_9618_p2[2]),
        .Q(add_ln700_89_reg_13170[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_8_reg_13065[2]_i_14 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_8_reg_13065[2]_i_14_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_8_reg_13065[2]_i_15 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__1_n_1 ),
        .O(\add_ln700_8_reg_13065[2]_i_15_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_8_reg_13065[2]_i_19 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_8_reg_13065[2]_i_19_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_8_reg_13065[2]_i_20 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__1_n_1 ),
        .O(\add_ln700_8_reg_13065[2]_i_20_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_8_reg_13065[2]_i_24 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_8_reg_13065[2]_i_24_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_8_reg_13065[2]_i_25 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__1_n_1 ),
        .O(\add_ln700_8_reg_13065[2]_i_25_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_8_reg_13065[2]_i_8 
       (.I0(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .O(\add_ln700_8_reg_13065[2]_i_8_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_8_reg_13065[2]_i_9 
       (.I0(\tmp_V_1_reg_11506_reg[4]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[5]_rep__1_n_1 ),
        .O(\add_ln700_8_reg_13065[2]_i_9_n_1 ));
  FDRE \add_ln700_8_reg_13065_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_8_fu_9072_p2[0]),
        .Q(add_ln700_8_reg_13065[0]),
        .R(1'b0));
  FDRE \add_ln700_8_reg_13065_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_8_fu_9072_p2[1]),
        .Q(add_ln700_8_reg_13065[1]),
        .R(1'b0));
  FDRE \add_ln700_8_reg_13065_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_8_fu_9072_p2[2]),
        .Q(add_ln700_8_reg_13065[2]),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_95_reg_13175[2]_i_11 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep_n_1 ),
        .O(\add_ln700_95_reg_13175[2]_i_11_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_95_reg_13175[2]_i_18 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep_n_1 ),
        .O(\add_ln700_95_reg_13175[2]_i_18_n_1 ));
  LUT2 #(
    .INIT(4'h1)) 
    \add_ln700_95_reg_13175[2]_i_29 
       (.I0(tmp_V_1_reg_11506[3]),
        .I1(\tmp_V_1_reg_11506_reg[2]_rep_n_1 ),
        .O(\add_ln700_95_reg_13175[2]_i_29_n_1 ));
  FDRE \add_ln700_95_reg_13175_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_95_fu_9644_p2[0]),
        .Q(add_ln700_95_reg_13175[0]),
        .R(1'b0));
  FDRE \add_ln700_95_reg_13175_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_95_fu_9644_p2[1]),
        .Q(add_ln700_95_reg_13175[1]),
        .R(1'b0));
  FDRE \add_ln700_95_reg_13175_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_95_fu_9644_p2[2]),
        .Q(add_ln700_95_reg_13175[2]),
        .R(1'b0));
  FDRE \add_ln700_98_reg_13180_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_98_fu_9670_p2[0]),
        .Q(add_ln700_98_reg_13180[0]),
        .R(1'b0));
  FDRE \add_ln700_98_reg_13180_reg[1] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_98_fu_9670_p2[1]),
        .Q(add_ln700_98_reg_13180[1]),
        .R(1'b0));
  FDRE \add_ln700_98_reg_13180_reg[2] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(add_ln700_98_fu_9670_p2[2]),
        .Q(add_ln700_98_reg_13180[2]),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair102" *) 
  LUT4 #(
    .INIT(16'h00BF)) 
    \ap_CS_fsm[0]_i_1 
       (.I0(grp_Thresholding_Batch_fu_542_ap_ready),
        .I1(grp_Thresholding_Batch_fu_542_ap_start_reg),
        .I2(\ap_CS_fsm_reg_n_1_[0] ),
        .I3(ap_CS_fsm_pp0_stage0),
        .O(ap_NS_fsm[0]));
  LUT6 #(
    .INIT(64'hFF0EFF00FF0E0000)) 
    \ap_CS_fsm[1]_i_1 
       (.I0(\ap_CS_fsm[1]_i_2_n_1 ),
        .I1(ap_enable_reg_pp0_iter2),
        .I2(ap_NS_fsm36_out),
        .I3(\ap_CS_fsm_reg_n_1_[0] ),
        .I4(ap_CS_fsm_pp0_stage0),
        .I5(grp_Thresholding_Batch_fu_542_ap_start_reg),
        .O(ap_NS_fsm[1]));
  (* SOFT_HLUTNM = "soft_lutpair104" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \ap_CS_fsm[1]_i_2 
       (.I0(ap_block_pp0_stage0_11001),
        .I1(ap_enable_reg_pp0_iter3_reg_n_1),
        .O(\ap_CS_fsm[1]_i_2_n_1 ));
  LUT5 #(
    .INIT(32'hFF040404)) 
    \ap_CS_fsm[2]_i_1 
       (.I0(threshs_m_thresholds_65_U_n_2),
        .I1(ap_enable_reg_pp0_iter3_reg_n_1),
        .I2(ap_enable_reg_pp0_iter2),
        .I3(ap_CS_fsm_pp0_stage0),
        .I4(ap_NS_fsm36_out),
        .O(ap_NS_fsm[2]));
  (* SOFT_HLUTNM = "soft_lutpair101" *) 
  LUT5 #(
    .INIT(32'hFFFF5100)) 
    \ap_CS_fsm[2]_i_1__0 
       (.I0(grp_Thresholding_Batch_fu_542_ap_ready),
        .I1(\ap_CS_fsm_reg_n_1_[0] ),
        .I2(grp_Thresholding_Batch_fu_542_ap_start_reg),
        .I3(Q[2]),
        .I4(Q[1]),
        .O(D[0]));
  (* SOFT_HLUTNM = "soft_lutpair90" *) 
  LUT4 #(
    .INIT(16'h0040)) 
    \ap_CS_fsm[2]_i_2 
       (.I0(ap_enable_reg_pp0_iter1_reg_n_1),
        .I1(ap_enable_reg_pp0_iter0),
        .I2(icmp_ln265_fu_3928_p2),
        .I3(ap_block_pp0_stage0_11001),
        .O(ap_NS_fsm36_out));
  LUT5 #(
    .INIT(32'h10001101)) 
    \ap_CS_fsm[3]_i_1 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(Q[2]),
        .I3(\ap_CS_fsm[3]_i_2_n_1 ),
        .I4(ap_NS_fsm10_out),
        .O(D[1]));
  (* SOFT_HLUTNM = "soft_lutpair101" *) 
  LUT4 #(
    .INIT(16'hAE00)) 
    \ap_CS_fsm[3]_i_2 
       (.I0(grp_Thresholding_Batch_fu_542_ap_ready),
        .I1(\ap_CS_fsm_reg_n_1_[0] ),
        .I2(grp_Thresholding_Batch_fu_542_ap_start_reg),
        .I3(Q[2]),
        .O(\ap_CS_fsm[3]_i_2_n_1 ));
  (* FSM_ENCODING = "none" *) 
  FDSE #(
    .INIT(1'b1)) 
    \ap_CS_fsm_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(ap_NS_fsm[0]),
        .Q(\ap_CS_fsm_reg_n_1_[0] ),
        .S(SR));
  (* FSM_ENCODING = "none" *) 
  FDRE #(
    .INIT(1'b0)) 
    \ap_CS_fsm_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(ap_NS_fsm[1]),
        .Q(ap_CS_fsm_pp0_stage0),
        .R(SR));
  (* FSM_ENCODING = "none" *) 
  FDRE #(
    .INIT(1'b0)) 
    \ap_CS_fsm_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(ap_NS_fsm[2]),
        .Q(grp_Thresholding_Batch_fu_542_ap_ready),
        .R(SR));
  LUT6 #(
    .INIT(64'hAA80AA800000AA80)) 
    ap_enable_reg_pp0_iter0_i_1
       (.I0(ap_rst_n),
        .I1(\ap_CS_fsm_reg_n_1_[0] ),
        .I2(grp_Thresholding_Batch_fu_542_ap_start_reg),
        .I3(ap_enable_reg_pp0_iter0),
        .I4(icmp_ln265_fu_3928_p2),
        .I5(threshs_m_thresholds_65_U_n_2),
        .O(ap_enable_reg_pp0_iter0_i_1_n_1));
  FDRE #(
    .INIT(1'b0)) 
    ap_enable_reg_pp0_iter0_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(ap_enable_reg_pp0_iter0_i_1_n_1),
        .Q(ap_enable_reg_pp0_iter0),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair90" *) 
  LUT5 #(
    .INIT(32'h888800A0)) 
    ap_enable_reg_pp0_iter1_i_1
       (.I0(ap_rst_n),
        .I1(ap_enable_reg_pp0_iter1_reg_n_1),
        .I2(ap_enable_reg_pp0_iter0),
        .I3(icmp_ln265_fu_3928_p2),
        .I4(ap_block_pp0_stage0_11001),
        .O(ap_enable_reg_pp0_iter1_i_1_n_1));
  FDRE #(
    .INIT(1'b0)) 
    ap_enable_reg_pp0_iter1_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(ap_enable_reg_pp0_iter1_i_1_n_1),
        .Q(ap_enable_reg_pp0_iter1_reg_n_1),
        .R(1'b0));
  LUT3 #(
    .INIT(8'hE2)) 
    ap_enable_reg_pp0_iter2_i_1
       (.I0(ap_enable_reg_pp0_iter1_reg_n_1),
        .I1(ap_block_pp0_stage0_11001),
        .I2(ap_enable_reg_pp0_iter2),
        .O(ap_enable_reg_pp0_iter2_i_1_n_1));
  FDRE #(
    .INIT(1'b0)) 
    ap_enable_reg_pp0_iter2_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(ap_enable_reg_pp0_iter2_i_1_n_1),
        .Q(ap_enable_reg_pp0_iter2),
        .R(SR));
  LUT6 #(
    .INIT(64'h00888888A0A0A0A0)) 
    ap_enable_reg_pp0_iter3_i_1
       (.I0(ap_rst_n),
        .I1(ap_enable_reg_pp0_iter3_reg_n_1),
        .I2(ap_enable_reg_pp0_iter2),
        .I3(grp_Thresholding_Batch_fu_542_ap_start_reg),
        .I4(\ap_CS_fsm_reg_n_1_[0] ),
        .I5(ap_block_pp0_stage0_11001),
        .O(ap_enable_reg_pp0_iter3_i_1_n_1));
  FDRE #(
    .INIT(1'b0)) 
    ap_enable_reg_pp0_iter3_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(ap_enable_reg_pp0_iter3_i_1_n_1),
        .Q(ap_enable_reg_pp0_iter3_reg_n_1),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair102" *) 
  LUT3 #(
    .INIT(8'hBA)) 
    grp_Thresholding_Batch_fu_542_ap_start_reg_i_1
       (.I0(Q[1]),
        .I1(grp_Thresholding_Batch_fu_542_ap_ready),
        .I2(grp_Thresholding_Batch_fu_542_ap_start_reg),
        .O(\ap_CS_fsm_reg[1]_0 ));
  LUT6 #(
    .INIT(64'h8888888880888888)) 
    \i_0_reg_3917[0]_i_1 
       (.I0(\ap_CS_fsm_reg_n_1_[0] ),
        .I1(grp_Thresholding_Batch_fu_542_ap_start_reg),
        .I2(icmp_ln265_fu_3928_p2),
        .I3(ap_enable_reg_pp0_iter0),
        .I4(ap_CS_fsm_pp0_stage0),
        .I5(ap_block_pp0_stage0_11001),
        .O(i_0_reg_3917));
  LUT4 #(
    .INIT(16'h0040)) 
    \i_0_reg_3917[0]_i_2 
       (.I0(ap_block_pp0_stage0_11001),
        .I1(ap_CS_fsm_pp0_stage0),
        .I2(ap_enable_reg_pp0_iter0),
        .I3(icmp_ln265_fu_3928_p2),
        .O(grp_Thresholding_Batch_fu_542_in_V_V_TREADY));
  LUT1 #(
    .INIT(2'h1)) 
    \i_0_reg_3917[0]_i_4 
       (.I0(i_0_reg_3917_reg[0]),
        .O(\i_0_reg_3917[0]_i_4_n_1 ));
  FDRE \i_0_reg_3917_reg[0] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\i_0_reg_3917_reg[0]_i_3_n_8 ),
        .Q(i_0_reg_3917_reg[0]),
        .R(i_0_reg_3917));
  (* ADDER_THRESHOLD = "11" *) 
  CARRY4 \i_0_reg_3917_reg[0]_i_3 
       (.CI(1'b0),
        .CO({\i_0_reg_3917_reg[0]_i_3_n_1 ,\i_0_reg_3917_reg[0]_i_3_n_2 ,\i_0_reg_3917_reg[0]_i_3_n_3 ,\i_0_reg_3917_reg[0]_i_3_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b1}),
        .O({\i_0_reg_3917_reg[0]_i_3_n_5 ,\i_0_reg_3917_reg[0]_i_3_n_6 ,\i_0_reg_3917_reg[0]_i_3_n_7 ,\i_0_reg_3917_reg[0]_i_3_n_8 }),
        .S({i_0_reg_3917_reg[3:1],\i_0_reg_3917[0]_i_4_n_1 }));
  FDRE \i_0_reg_3917_reg[10] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\i_0_reg_3917_reg[8]_i_1_n_6 ),
        .Q(i_0_reg_3917_reg[10]),
        .R(i_0_reg_3917));
  FDRE \i_0_reg_3917_reg[11] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\i_0_reg_3917_reg[8]_i_1_n_5 ),
        .Q(i_0_reg_3917_reg[11]),
        .R(i_0_reg_3917));
  FDRE \i_0_reg_3917_reg[1] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\i_0_reg_3917_reg[0]_i_3_n_7 ),
        .Q(i_0_reg_3917_reg[1]),
        .R(i_0_reg_3917));
  FDRE \i_0_reg_3917_reg[2] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\i_0_reg_3917_reg[0]_i_3_n_6 ),
        .Q(i_0_reg_3917_reg[2]),
        .R(i_0_reg_3917));
  FDRE \i_0_reg_3917_reg[3] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\i_0_reg_3917_reg[0]_i_3_n_5 ),
        .Q(i_0_reg_3917_reg[3]),
        .R(i_0_reg_3917));
  FDRE \i_0_reg_3917_reg[4] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\i_0_reg_3917_reg[4]_i_1_n_8 ),
        .Q(i_0_reg_3917_reg[4]),
        .R(i_0_reg_3917));
  (* ADDER_THRESHOLD = "11" *) 
  CARRY4 \i_0_reg_3917_reg[4]_i_1 
       (.CI(\i_0_reg_3917_reg[0]_i_3_n_1 ),
        .CO({\i_0_reg_3917_reg[4]_i_1_n_1 ,\i_0_reg_3917_reg[4]_i_1_n_2 ,\i_0_reg_3917_reg[4]_i_1_n_3 ,\i_0_reg_3917_reg[4]_i_1_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\i_0_reg_3917_reg[4]_i_1_n_5 ,\i_0_reg_3917_reg[4]_i_1_n_6 ,\i_0_reg_3917_reg[4]_i_1_n_7 ,\i_0_reg_3917_reg[4]_i_1_n_8 }),
        .S(i_0_reg_3917_reg[7:4]));
  FDRE \i_0_reg_3917_reg[5] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\i_0_reg_3917_reg[4]_i_1_n_7 ),
        .Q(i_0_reg_3917_reg[5]),
        .R(i_0_reg_3917));
  FDRE \i_0_reg_3917_reg[6] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\i_0_reg_3917_reg[4]_i_1_n_6 ),
        .Q(i_0_reg_3917_reg[6]),
        .R(i_0_reg_3917));
  FDRE \i_0_reg_3917_reg[7] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\i_0_reg_3917_reg[4]_i_1_n_5 ),
        .Q(i_0_reg_3917_reg[7]),
        .R(i_0_reg_3917));
  FDRE \i_0_reg_3917_reg[8] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\i_0_reg_3917_reg[8]_i_1_n_8 ),
        .Q(i_0_reg_3917_reg[8]),
        .R(i_0_reg_3917));
  (* ADDER_THRESHOLD = "11" *) 
  CARRY4 \i_0_reg_3917_reg[8]_i_1 
       (.CI(\i_0_reg_3917_reg[4]_i_1_n_1 ),
        .CO({\NLW_i_0_reg_3917_reg[8]_i_1_CO_UNCONNECTED [3],\i_0_reg_3917_reg[8]_i_1_n_2 ,\i_0_reg_3917_reg[8]_i_1_n_3 ,\i_0_reg_3917_reg[8]_i_1_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\i_0_reg_3917_reg[8]_i_1_n_5 ,\i_0_reg_3917_reg[8]_i_1_n_6 ,\i_0_reg_3917_reg[8]_i_1_n_7 ,\i_0_reg_3917_reg[8]_i_1_n_8 }),
        .S(i_0_reg_3917_reg[11:8]));
  FDRE \i_0_reg_3917_reg[9] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\i_0_reg_3917_reg[8]_i_1_n_7 ),
        .Q(i_0_reg_3917_reg[9]),
        .R(i_0_reg_3917));
  (* SOFT_HLUTNM = "soft_lutpair103" *) 
  LUT3 #(
    .INIT(8'hE2)) 
    \icmp_ln265_reg_11497[0]_i_1 
       (.I0(icmp_ln265_fu_3928_p2),
        .I1(threshs_m_thresholds_65_U_n_2),
        .I2(icmp_ln265_reg_11497),
        .O(\icmp_ln265_reg_11497[0]_i_1_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair103" *) 
  LUT3 #(
    .INIT(8'hE2)) 
    \icmp_ln265_reg_11497_pp0_iter1_reg[0]_i_1 
       (.I0(icmp_ln265_reg_11497),
        .I1(threshs_m_thresholds_65_U_n_2),
        .I2(icmp_ln265_reg_11497_pp0_iter1_reg),
        .O(\icmp_ln265_reg_11497_pp0_iter1_reg[0]_i_1_n_1 ));
  FDRE \icmp_ln265_reg_11497_pp0_iter1_reg_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(\icmp_ln265_reg_11497_pp0_iter1_reg[0]_i_1_n_1 ),
        .Q(icmp_ln265_reg_11497_pp0_iter1_reg),
        .R(1'b0));
  LUT3 #(
    .INIT(8'hE2)) 
    \icmp_ln265_reg_11497_pp0_iter2_reg[0]_i_1 
       (.I0(icmp_ln265_reg_11497_pp0_iter1_reg),
        .I1(ap_block_pp0_stage0_11001),
        .I2(icmp_ln265_reg_11497_pp0_iter2_reg),
        .O(\icmp_ln265_reg_11497_pp0_iter2_reg[0]_i_1_n_1 ));
  FDRE \icmp_ln265_reg_11497_pp0_iter2_reg_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(\icmp_ln265_reg_11497_pp0_iter2_reg[0]_i_1_n_1 ),
        .Q(icmp_ln265_reg_11497_pp0_iter2_reg),
        .R(1'b0));
  FDRE \icmp_ln265_reg_11497_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(\icmp_ln265_reg_11497[0]_i_1_n_1 ),
        .Q(icmp_ln265_reg_11497),
        .R(1'b0));
  FDRE \icmp_ln899_1_reg_13050_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(icmp_ln899_1_fu_4232_p2),
        .Q(icmp_ln899_1_reg_13050),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h1)) 
    \icmp_ln899_2_reg_13055[0]_i_1 
       (.I0(threshs_m_thresholds_65_U_n_2),
        .I1(icmp_ln265_reg_11497),
        .O(add_ln700_102_reg_131850));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFFFFE)) 
    \icmp_ln899_2_reg_13055[0]_i_3 
       (.I0(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .I1(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .I2(\tmp_V_1_reg_11506_reg[5]_rep__1_n_1 ),
        .I3(\tmp_V_1_reg_11506_reg[4]_rep__0_n_1 ),
        .I4(tmp_V_1_reg_11506[3]),
        .I5(\tmp_V_1_reg_11506_reg[2]_rep__1_n_1 ),
        .O(\icmp_ln899_2_reg_13055[0]_i_3_n_1 ));
  FDRE \icmp_ln899_2_reg_13055_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(icmp_ln899_2_fu_4245_p2),
        .Q(icmp_ln899_2_reg_13055),
        .R(1'b0));
  FDRE \icmp_ln899_reg_13045_reg[0] 
       (.C(ap_clk),
        .CE(add_ln700_102_reg_131850),
        .D(icmp_ln899_fu_4223_p2),
        .Q(icmp_ln899_reg_13045),
        .R(1'b0));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \ireg[3]_i_2 
       (.I0(add_ln700_60_reg_13385[2]),
        .I1(\ireg[3]_i_9_n_1 ),
        .I2(add_ln700_28_reg_13380[1]),
        .I3(add_ln700_13_reg_13375[1]),
        .I4(\ireg_reg[7]_i_11_n_7 ),
        .O(\ireg[3]_i_2_n_1 ));
  LUT5 #(
    .INIT(32'hE81717E8)) 
    \ireg[3]_i_3 
       (.I0(add_ln700_28_reg_13380[1]),
        .I1(add_ln700_13_reg_13375[1]),
        .I2(\ireg_reg[7]_i_11_n_7 ),
        .I3(add_ln700_60_reg_13385[2]),
        .I4(\ireg[3]_i_9_n_1 ),
        .O(\ireg[3]_i_3_n_1 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \ireg[3]_i_4 
       (.I0(add_ln700_13_reg_13375[1]),
        .I1(\ireg_reg[7]_i_11_n_7 ),
        .I2(add_ln700_28_reg_13380[1]),
        .I3(add_ln700_60_reg_13385[1]),
        .O(\ireg[3]_i_4_n_1 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \ireg[3]_i_5 
       (.I0(\ireg[3]_i_2_n_1 ),
        .I1(\ireg[7]_i_12_n_1 ),
        .I2(add_ln700_60_reg_13385[3]),
        .I3(\ireg_reg[7]_i_11_n_6 ),
        .I4(add_ln700_13_reg_13375[2]),
        .I5(add_ln700_28_reg_13380[2]),
        .O(\ireg[3]_i_5_n_1 ));
  LUT6 #(
    .INIT(64'h6999999699969666)) 
    \ireg[3]_i_6 
       (.I0(\ireg[3]_i_9_n_1 ),
        .I1(add_ln700_60_reg_13385[2]),
        .I2(add_ln700_28_reg_13380[1]),
        .I3(\ireg_reg[7]_i_11_n_7 ),
        .I4(add_ln700_13_reg_13375[1]),
        .I5(add_ln700_60_reg_13385[1]),
        .O(\ireg[3]_i_6_n_1 ));
  LUT4 #(
    .INIT(16'h566A)) 
    \ireg[3]_i_7 
       (.I0(\ireg[3]_i_4_n_1 ),
        .I1(add_ln700_28_reg_13380[0]),
        .I2(add_ln700_13_reg_13375[0]),
        .I3(\ireg_reg[7]_i_11_n_8 ),
        .O(\ireg[3]_i_7_n_1 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \ireg[3]_i_8 
       (.I0(add_ln700_13_reg_13375[0]),
        .I1(\ireg_reg[7]_i_11_n_8 ),
        .I2(add_ln700_28_reg_13380[0]),
        .I3(add_ln700_60_reg_13385[0]),
        .O(\ireg[3]_i_8_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \ireg[3]_i_9 
       (.I0(add_ln700_28_reg_13380[2]),
        .I1(\ireg_reg[7]_i_11_n_6 ),
        .I2(add_ln700_13_reg_13375[2]),
        .O(\ireg[3]_i_9_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \ireg[7]_i_10 
       (.I0(add_ln700_28_reg_13380[4]),
        .I1(\ireg_reg[7]_i_9_n_8 ),
        .I2(add_ln700_13_reg_13375[4]),
        .O(\ireg[7]_i_10_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \ireg[7]_i_12 
       (.I0(add_ln700_28_reg_13380[3]),
        .I1(\ireg_reg[7]_i_11_n_5 ),
        .I2(add_ln700_13_reg_13375[3]),
        .O(\ireg[7]_i_12_n_1 ));
  (* HLUTNM = "lutpair0" *) 
  LUT3 #(
    .INIT(8'hE8)) 
    \ireg[7]_i_13 
       (.I0(add_ln700_188_reg_13395[5]),
        .I1(add_ln700_124_reg_13390[5]),
        .I2(add_ln700_251_reg_13400[5]),
        .O(\ireg[7]_i_13_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \ireg[7]_i_14 
       (.I0(add_ln700_188_reg_13395[4]),
        .I1(add_ln700_124_reg_13390[4]),
        .I2(add_ln700_251_reg_13400[4]),
        .O(\ireg[7]_i_14_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \ireg[7]_i_15 
       (.I0(add_ln700_188_reg_13395[3]),
        .I1(add_ln700_124_reg_13390[3]),
        .I2(add_ln700_251_reg_13400[3]),
        .O(\ireg[7]_i_15_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \ireg[7]_i_16 
       (.I0(add_ln700_188_reg_13395[6]),
        .I1(add_ln700_124_reg_13390[6]),
        .I2(add_ln700_251_reg_13400[6]),
        .O(\ireg[7]_i_16_n_1 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \ireg[7]_i_17 
       (.I0(\ireg[7]_i_13_n_1 ),
        .I1(add_ln700_124_reg_13390[6]),
        .I2(add_ln700_188_reg_13395[6]),
        .I3(add_ln700_251_reg_13400[6]),
        .O(\ireg[7]_i_17_n_1 ));
  (* HLUTNM = "lutpair0" *) 
  LUT4 #(
    .INIT(16'h6996)) 
    \ireg[7]_i_18 
       (.I0(add_ln700_188_reg_13395[5]),
        .I1(add_ln700_124_reg_13390[5]),
        .I2(add_ln700_251_reg_13400[5]),
        .I3(\ireg[7]_i_14_n_1 ),
        .O(\ireg[7]_i_18_n_1 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \ireg[7]_i_19 
       (.I0(add_ln700_188_reg_13395[4]),
        .I1(add_ln700_124_reg_13390[4]),
        .I2(add_ln700_251_reg_13400[4]),
        .I3(\ireg[7]_i_15_n_1 ),
        .O(\ireg[7]_i_19_n_1 ));
  LUT5 #(
    .INIT(32'h66606000)) 
    \ireg[7]_i_2 
       (.I0(\ireg_reg[7]_i_9_n_7 ),
        .I1(add_ln700_60_reg_13385[5]),
        .I2(add_ln700_28_reg_13380[4]),
        .I3(add_ln700_13_reg_13375[4]),
        .I4(\ireg_reg[7]_i_9_n_8 ),
        .O(\ireg[7]_i_2_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \ireg[7]_i_20 
       (.I0(add_ln700_188_reg_13395[2]),
        .I1(add_ln700_124_reg_13390[2]),
        .I2(add_ln700_251_reg_13400[2]),
        .O(\ireg[7]_i_20_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \ireg[7]_i_21 
       (.I0(add_ln700_188_reg_13395[1]),
        .I1(add_ln700_124_reg_13390[1]),
        .I2(add_ln700_251_reg_13400[1]),
        .O(\ireg[7]_i_21_n_1 ));
  LUT3 #(
    .INIT(8'hE8)) 
    \ireg[7]_i_22 
       (.I0(add_ln700_188_reg_13395[0]),
        .I1(add_ln700_124_reg_13390[0]),
        .I2(add_ln700_251_reg_13400[0]),
        .O(\ireg[7]_i_22_n_1 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \ireg[7]_i_23 
       (.I0(add_ln700_188_reg_13395[3]),
        .I1(add_ln700_124_reg_13390[3]),
        .I2(add_ln700_251_reg_13400[3]),
        .I3(\ireg[7]_i_20_n_1 ),
        .O(\ireg[7]_i_23_n_1 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \ireg[7]_i_24 
       (.I0(add_ln700_188_reg_13395[2]),
        .I1(add_ln700_124_reg_13390[2]),
        .I2(add_ln700_251_reg_13400[2]),
        .I3(\ireg[7]_i_21_n_1 ),
        .O(\ireg[7]_i_24_n_1 ));
  LUT4 #(
    .INIT(16'h6996)) 
    \ireg[7]_i_25 
       (.I0(add_ln700_188_reg_13395[1]),
        .I1(add_ln700_124_reg_13390[1]),
        .I2(add_ln700_251_reg_13400[1]),
        .I3(\ireg[7]_i_22_n_1 ),
        .O(\ireg[7]_i_25_n_1 ));
  LUT3 #(
    .INIT(8'h96)) 
    \ireg[7]_i_26 
       (.I0(add_ln700_188_reg_13395[0]),
        .I1(add_ln700_124_reg_13390[0]),
        .I2(add_ln700_251_reg_13400[0]),
        .O(\ireg[7]_i_26_n_1 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \ireg[7]_i_3 
       (.I0(add_ln700_60_reg_13385[4]),
        .I1(\ireg[7]_i_10_n_1 ),
        .I2(add_ln700_28_reg_13380[3]),
        .I3(add_ln700_13_reg_13375[3]),
        .I4(\ireg_reg[7]_i_11_n_5 ),
        .O(\ireg[7]_i_3_n_1 ));
  LUT5 #(
    .INIT(32'hEEE8E888)) 
    \ireg[7]_i_4 
       (.I0(add_ln700_60_reg_13385[3]),
        .I1(\ireg[7]_i_12_n_1 ),
        .I2(add_ln700_28_reg_13380[2]),
        .I3(add_ln700_13_reg_13375[2]),
        .I4(\ireg_reg[7]_i_11_n_6 ),
        .O(\ireg[7]_i_4_n_1 ));
  LUT4 #(
    .INIT(16'h807F)) 
    \ireg[7]_i_5 
       (.I0(\ireg_reg[7]_i_9_n_6 ),
        .I1(\ireg_reg[7]_i_9_n_7 ),
        .I2(add_ln700_60_reg_13385[5]),
        .I3(\ireg_reg[7]_i_9_n_5 ),
        .O(\ireg[7]_i_5_n_1 ));
  LUT6 #(
    .INIT(64'h00FF17E817E8FF00)) 
    \ireg[7]_i_6 
       (.I0(\ireg_reg[7]_i_9_n_8 ),
        .I1(add_ln700_13_reg_13375[4]),
        .I2(add_ln700_28_reg_13380[4]),
        .I3(\ireg_reg[7]_i_9_n_6 ),
        .I4(\ireg_reg[7]_i_9_n_7 ),
        .I5(add_ln700_60_reg_13385[5]),
        .O(\ireg[7]_i_6_n_1 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \ireg[7]_i_7 
       (.I0(\ireg[7]_i_3_n_1 ),
        .I1(add_ln700_60_reg_13385[5]),
        .I2(\ireg_reg[7]_i_9_n_7 ),
        .I3(\ireg_reg[7]_i_9_n_8 ),
        .I4(add_ln700_13_reg_13375[4]),
        .I5(add_ln700_28_reg_13380[4]),
        .O(\ireg[7]_i_7_n_1 ));
  LUT6 #(
    .INIT(64'h6969699669969696)) 
    \ireg[7]_i_8 
       (.I0(\ireg[7]_i_4_n_1 ),
        .I1(\ireg[7]_i_10_n_1 ),
        .I2(add_ln700_60_reg_13385[4]),
        .I3(\ireg_reg[7]_i_11_n_5 ),
        .I4(add_ln700_13_reg_13375[3]),
        .I5(add_ln700_28_reg_13380[3]),
        .O(\ireg[7]_i_8_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair104" *) 
  LUT3 #(
    .INIT(8'h02)) 
    \ireg[8]_i_3 
       (.I0(ap_enable_reg_pp0_iter3_reg_n_1),
        .I1(ap_block_pp0_stage0_11001),
        .I2(icmp_ln265_reg_11497_pp0_iter2_reg),
        .O(grp_Thresholding_Batch_fu_542_out_V_V_TVALID));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \ireg_reg[3]_i_1 
       (.CI(1'b0),
        .CO({\ireg_reg[3]_i_1_n_1 ,\ireg_reg[3]_i_1_n_2 ,\ireg_reg[3]_i_1_n_3 ,\ireg_reg[3]_i_1_n_4 }),
        .CYINIT(1'b0),
        .DI({\ireg[3]_i_2_n_1 ,\ireg[3]_i_3_n_1 ,\ireg[3]_i_4_n_1 ,add_ln700_60_reg_13385[0]}),
        .O(out_V_V_TDATA[3:0]),
        .S({\ireg[3]_i_5_n_1 ,\ireg[3]_i_6_n_1 ,\ireg[3]_i_7_n_1 ,\ireg[3]_i_8_n_1 }));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \ireg_reg[7]_i_1 
       (.CI(\ireg_reg[3]_i_1_n_1 ),
        .CO({\NLW_ireg_reg[7]_i_1_CO_UNCONNECTED [3],\ireg_reg[7]_i_1_n_2 ,\ireg_reg[7]_i_1_n_3 ,\ireg_reg[7]_i_1_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\ireg[7]_i_2_n_1 ,\ireg[7]_i_3_n_1 ,\ireg[7]_i_4_n_1 }),
        .O(out_V_V_TDATA[7:4]),
        .S({\ireg[7]_i_5_n_1 ,\ireg[7]_i_6_n_1 ,\ireg[7]_i_7_n_1 ,\ireg[7]_i_8_n_1 }));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \ireg_reg[7]_i_11 
       (.CI(1'b0),
        .CO({\ireg_reg[7]_i_11_n_1 ,\ireg_reg[7]_i_11_n_2 ,\ireg_reg[7]_i_11_n_3 ,\ireg_reg[7]_i_11_n_4 }),
        .CYINIT(1'b0),
        .DI({\ireg[7]_i_20_n_1 ,\ireg[7]_i_21_n_1 ,\ireg[7]_i_22_n_1 ,1'b0}),
        .O({\ireg_reg[7]_i_11_n_5 ,\ireg_reg[7]_i_11_n_6 ,\ireg_reg[7]_i_11_n_7 ,\ireg_reg[7]_i_11_n_8 }),
        .S({\ireg[7]_i_23_n_1 ,\ireg[7]_i_24_n_1 ,\ireg[7]_i_25_n_1 ,\ireg[7]_i_26_n_1 }));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \ireg_reg[7]_i_9 
       (.CI(\ireg_reg[7]_i_11_n_1 ),
        .CO({\NLW_ireg_reg[7]_i_9_CO_UNCONNECTED [3],\ireg_reg[7]_i_9_n_2 ,\ireg_reg[7]_i_9_n_3 ,\ireg_reg[7]_i_9_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,\ireg[7]_i_13_n_1 ,\ireg[7]_i_14_n_1 ,\ireg[7]_i_15_n_1 }),
        .O({\ireg_reg[7]_i_9_n_5 ,\ireg_reg[7]_i_9_n_6 ,\ireg_reg[7]_i_9_n_7 ,\ireg_reg[7]_i_9_n_8 }),
        .S({\ireg[7]_i_16_n_1 ,\ireg[7]_i_17_n_1 ,\ireg[7]_i_18_n_1 ,\ireg[7]_i_19_n_1 }));
  LUT6 #(
    .INIT(64'hFFFFFFFF80000000)) 
    \nf_assign_reg_3906[0]_i_1 
       (.I0(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .I1(\nf_assign_reg_3906[0]_i_3_n_1 ),
        .I2(\nf_assign_reg_3906[0]_i_4_n_1 ),
        .I3(\nf_assign_reg_3906[0]_i_5_n_1 ),
        .I4(\nf_assign_reg_3906[0]_i_6_n_1 ),
        .I5(i_0_reg_3917),
        .O(\nf_assign_reg_3906[0]_i_1_n_1 ));
  LUT4 #(
    .INIT(16'h0001)) 
    \nf_assign_reg_3906[0]_i_10 
       (.I0(nf_fu_4199_p2[11]),
        .I1(nf_fu_4199_p2[10]),
        .I2(nf_fu_4199_p2[9]),
        .I3(nf_fu_4199_p2[8]),
        .O(\nf_assign_reg_3906[0]_i_10_n_1 ));
  LUT4 #(
    .INIT(16'h0001)) 
    \nf_assign_reg_3906[0]_i_12 
       (.I0(nf_fu_4199_p2[7]),
        .I1(nf_fu_4199_p2[6]),
        .I2(nf_fu_4199_p2[5]),
        .I3(nf_fu_4199_p2[4]),
        .O(\nf_assign_reg_3906[0]_i_12_n_1 ));
  LUT4 #(
    .INIT(16'h0001)) 
    \nf_assign_reg_3906[0]_i_15 
       (.I0(nf_fu_4199_p2[27]),
        .I1(nf_fu_4199_p2[26]),
        .I2(nf_fu_4199_p2[25]),
        .I3(nf_fu_4199_p2[24]),
        .O(\nf_assign_reg_3906[0]_i_15_n_1 ));
  LUT4 #(
    .INIT(16'h0001)) 
    \nf_assign_reg_3906[0]_i_17 
       (.I0(nf_fu_4199_p2[23]),
        .I1(nf_fu_4199_p2[22]),
        .I2(nf_fu_4199_p2[21]),
        .I3(nf_fu_4199_p2[20]),
        .O(\nf_assign_reg_3906[0]_i_17_n_1 ));
  LUT5 #(
    .INIT(32'h00010000)) 
    \nf_assign_reg_3906[0]_i_3 
       (.I0(nf_fu_4199_p2[12]),
        .I1(nf_fu_4199_p2[13]),
        .I2(nf_fu_4199_p2[14]),
        .I3(nf_fu_4199_p2[15]),
        .I4(\nf_assign_reg_3906[0]_i_10_n_1 ),
        .O(\nf_assign_reg_3906[0]_i_3_n_1 ));
  LUT5 #(
    .INIT(32'h00100000)) 
    \nf_assign_reg_3906[0]_i_4 
       (.I0(nf_fu_4199_p2[2]),
        .I1(nf_fu_4199_p2[3]),
        .I2(nf_fu_4199_p2[1]),
        .I3(nf_assign_reg_3906_reg[0]),
        .I4(\nf_assign_reg_3906[0]_i_12_n_1 ),
        .O(\nf_assign_reg_3906[0]_i_4_n_1 ));
  LUT5 #(
    .INIT(32'h00010000)) 
    \nf_assign_reg_3906[0]_i_5 
       (.I0(nf_fu_4199_p2[28]),
        .I1(nf_fu_4199_p2[29]),
        .I2(nf_fu_4199_p2[30]),
        .I3(nf_fu_4199_p2[31]),
        .I4(\nf_assign_reg_3906[0]_i_15_n_1 ),
        .O(\nf_assign_reg_3906[0]_i_5_n_1 ));
  LUT5 #(
    .INIT(32'h00010000)) 
    \nf_assign_reg_3906[0]_i_6 
       (.I0(nf_fu_4199_p2[18]),
        .I1(nf_fu_4199_p2[19]),
        .I2(nf_fu_4199_p2[16]),
        .I3(nf_fu_4199_p2[17]),
        .I4(\nf_assign_reg_3906[0]_i_17_n_1 ),
        .O(\nf_assign_reg_3906[0]_i_6_n_1 ));
  LUT1 #(
    .INIT(2'h1)) 
    \nf_assign_reg_3906[0]_i_7 
       (.I0(nf_assign_reg_3906_reg[0]),
        .O(\nf_assign_reg_3906[0]_i_7_n_1 ));
  FDRE \nf_assign_reg_3906_reg[0] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[0]_i_2_n_8 ),
        .Q(nf_assign_reg_3906_reg[0]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \nf_assign_reg_3906_reg[0]_i_11 
       (.CI(1'b0),
        .CO({\nf_assign_reg_3906_reg[0]_i_11_n_1 ,\nf_assign_reg_3906_reg[0]_i_11_n_2 ,\nf_assign_reg_3906_reg[0]_i_11_n_3 ,\nf_assign_reg_3906_reg[0]_i_11_n_4 }),
        .CYINIT(nf_assign_reg_3906_reg[0]),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(nf_fu_4199_p2[4:1]),
        .S({nf_assign_reg_3906_reg__0[4:2],nf_assign_reg_3906_reg[1]}));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \nf_assign_reg_3906_reg[0]_i_13 
       (.CI(\nf_assign_reg_3906_reg[0]_i_19_n_1 ),
        .CO({\nf_assign_reg_3906_reg[0]_i_13_n_1 ,\nf_assign_reg_3906_reg[0]_i_13_n_2 ,\nf_assign_reg_3906_reg[0]_i_13_n_3 ,\nf_assign_reg_3906_reg[0]_i_13_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(nf_fu_4199_p2[28:25]),
        .S(nf_assign_reg_3906_reg__0[28:25]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \nf_assign_reg_3906_reg[0]_i_14 
       (.CI(\nf_assign_reg_3906_reg[0]_i_13_n_1 ),
        .CO({\NLW_nf_assign_reg_3906_reg[0]_i_14_CO_UNCONNECTED [3:2],\nf_assign_reg_3906_reg[0]_i_14_n_3 ,\nf_assign_reg_3906_reg[0]_i_14_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_nf_assign_reg_3906_reg[0]_i_14_O_UNCONNECTED [3],nf_fu_4199_p2[31:29]}),
        .S({1'b0,nf_assign_reg_3906_reg__0[31:29]}));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \nf_assign_reg_3906_reg[0]_i_16 
       (.CI(\nf_assign_reg_3906_reg[0]_i_9_n_1 ),
        .CO({\nf_assign_reg_3906_reg[0]_i_16_n_1 ,\nf_assign_reg_3906_reg[0]_i_16_n_2 ,\nf_assign_reg_3906_reg[0]_i_16_n_3 ,\nf_assign_reg_3906_reg[0]_i_16_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(nf_fu_4199_p2[20:17]),
        .S(nf_assign_reg_3906_reg__0[20:17]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \nf_assign_reg_3906_reg[0]_i_18 
       (.CI(\nf_assign_reg_3906_reg[0]_i_11_n_1 ),
        .CO({\nf_assign_reg_3906_reg[0]_i_18_n_1 ,\nf_assign_reg_3906_reg[0]_i_18_n_2 ,\nf_assign_reg_3906_reg[0]_i_18_n_3 ,\nf_assign_reg_3906_reg[0]_i_18_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(nf_fu_4199_p2[8:5]),
        .S(nf_assign_reg_3906_reg__0[8:5]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \nf_assign_reg_3906_reg[0]_i_19 
       (.CI(\nf_assign_reg_3906_reg[0]_i_16_n_1 ),
        .CO({\nf_assign_reg_3906_reg[0]_i_19_n_1 ,\nf_assign_reg_3906_reg[0]_i_19_n_2 ,\nf_assign_reg_3906_reg[0]_i_19_n_3 ,\nf_assign_reg_3906_reg[0]_i_19_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(nf_fu_4199_p2[24:21]),
        .S(nf_assign_reg_3906_reg__0[24:21]));
  (* ADDER_THRESHOLD = "11" *) 
  CARRY4 \nf_assign_reg_3906_reg[0]_i_2 
       (.CI(1'b0),
        .CO({\nf_assign_reg_3906_reg[0]_i_2_n_1 ,\nf_assign_reg_3906_reg[0]_i_2_n_2 ,\nf_assign_reg_3906_reg[0]_i_2_n_3 ,\nf_assign_reg_3906_reg[0]_i_2_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b1}),
        .O({\nf_assign_reg_3906_reg[0]_i_2_n_5 ,\nf_assign_reg_3906_reg[0]_i_2_n_6 ,\nf_assign_reg_3906_reg[0]_i_2_n_7 ,\nf_assign_reg_3906_reg[0]_i_2_n_8 }),
        .S({nf_assign_reg_3906_reg__0[3:2],nf_assign_reg_3906_reg[1],\nf_assign_reg_3906[0]_i_7_n_1 }));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \nf_assign_reg_3906_reg[0]_i_8 
       (.CI(\nf_assign_reg_3906_reg[0]_i_18_n_1 ),
        .CO({\nf_assign_reg_3906_reg[0]_i_8_n_1 ,\nf_assign_reg_3906_reg[0]_i_8_n_2 ,\nf_assign_reg_3906_reg[0]_i_8_n_3 ,\nf_assign_reg_3906_reg[0]_i_8_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(nf_fu_4199_p2[12:9]),
        .S(nf_assign_reg_3906_reg__0[12:9]));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY4 \nf_assign_reg_3906_reg[0]_i_9 
       (.CI(\nf_assign_reg_3906_reg[0]_i_8_n_1 ),
        .CO({\nf_assign_reg_3906_reg[0]_i_9_n_1 ,\nf_assign_reg_3906_reg[0]_i_9_n_2 ,\nf_assign_reg_3906_reg[0]_i_9_n_3 ,\nf_assign_reg_3906_reg[0]_i_9_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O(nf_fu_4199_p2[16:13]),
        .S(nf_assign_reg_3906_reg__0[16:13]));
  FDRE \nf_assign_reg_3906_reg[10] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[8]_i_1_n_6 ),
        .Q(nf_assign_reg_3906_reg__0[10]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[11] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[8]_i_1_n_5 ),
        .Q(nf_assign_reg_3906_reg__0[11]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[12] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[12]_i_1_n_8 ),
        .Q(nf_assign_reg_3906_reg__0[12]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  (* ADDER_THRESHOLD = "11" *) 
  CARRY4 \nf_assign_reg_3906_reg[12]_i_1 
       (.CI(\nf_assign_reg_3906_reg[8]_i_1_n_1 ),
        .CO({\nf_assign_reg_3906_reg[12]_i_1_n_1 ,\nf_assign_reg_3906_reg[12]_i_1_n_2 ,\nf_assign_reg_3906_reg[12]_i_1_n_3 ,\nf_assign_reg_3906_reg[12]_i_1_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\nf_assign_reg_3906_reg[12]_i_1_n_5 ,\nf_assign_reg_3906_reg[12]_i_1_n_6 ,\nf_assign_reg_3906_reg[12]_i_1_n_7 ,\nf_assign_reg_3906_reg[12]_i_1_n_8 }),
        .S(nf_assign_reg_3906_reg__0[15:12]));
  FDRE \nf_assign_reg_3906_reg[13] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[12]_i_1_n_7 ),
        .Q(nf_assign_reg_3906_reg__0[13]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[14] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[12]_i_1_n_6 ),
        .Q(nf_assign_reg_3906_reg__0[14]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[15] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[12]_i_1_n_5 ),
        .Q(nf_assign_reg_3906_reg__0[15]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[16] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[16]_i_1_n_8 ),
        .Q(nf_assign_reg_3906_reg__0[16]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  (* ADDER_THRESHOLD = "11" *) 
  CARRY4 \nf_assign_reg_3906_reg[16]_i_1 
       (.CI(\nf_assign_reg_3906_reg[12]_i_1_n_1 ),
        .CO({\nf_assign_reg_3906_reg[16]_i_1_n_1 ,\nf_assign_reg_3906_reg[16]_i_1_n_2 ,\nf_assign_reg_3906_reg[16]_i_1_n_3 ,\nf_assign_reg_3906_reg[16]_i_1_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\nf_assign_reg_3906_reg[16]_i_1_n_5 ,\nf_assign_reg_3906_reg[16]_i_1_n_6 ,\nf_assign_reg_3906_reg[16]_i_1_n_7 ,\nf_assign_reg_3906_reg[16]_i_1_n_8 }),
        .S(nf_assign_reg_3906_reg__0[19:16]));
  FDRE \nf_assign_reg_3906_reg[17] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[16]_i_1_n_7 ),
        .Q(nf_assign_reg_3906_reg__0[17]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[18] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[16]_i_1_n_6 ),
        .Q(nf_assign_reg_3906_reg__0[18]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[19] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[16]_i_1_n_5 ),
        .Q(nf_assign_reg_3906_reg__0[19]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[1] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[0]_i_2_n_7 ),
        .Q(nf_assign_reg_3906_reg[1]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[20] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[20]_i_1_n_8 ),
        .Q(nf_assign_reg_3906_reg__0[20]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  (* ADDER_THRESHOLD = "11" *) 
  CARRY4 \nf_assign_reg_3906_reg[20]_i_1 
       (.CI(\nf_assign_reg_3906_reg[16]_i_1_n_1 ),
        .CO({\nf_assign_reg_3906_reg[20]_i_1_n_1 ,\nf_assign_reg_3906_reg[20]_i_1_n_2 ,\nf_assign_reg_3906_reg[20]_i_1_n_3 ,\nf_assign_reg_3906_reg[20]_i_1_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\nf_assign_reg_3906_reg[20]_i_1_n_5 ,\nf_assign_reg_3906_reg[20]_i_1_n_6 ,\nf_assign_reg_3906_reg[20]_i_1_n_7 ,\nf_assign_reg_3906_reg[20]_i_1_n_8 }),
        .S(nf_assign_reg_3906_reg__0[23:20]));
  FDRE \nf_assign_reg_3906_reg[21] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[20]_i_1_n_7 ),
        .Q(nf_assign_reg_3906_reg__0[21]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[22] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[20]_i_1_n_6 ),
        .Q(nf_assign_reg_3906_reg__0[22]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[23] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[20]_i_1_n_5 ),
        .Q(nf_assign_reg_3906_reg__0[23]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[24] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[24]_i_1_n_8 ),
        .Q(nf_assign_reg_3906_reg__0[24]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  (* ADDER_THRESHOLD = "11" *) 
  CARRY4 \nf_assign_reg_3906_reg[24]_i_1 
       (.CI(\nf_assign_reg_3906_reg[20]_i_1_n_1 ),
        .CO({\nf_assign_reg_3906_reg[24]_i_1_n_1 ,\nf_assign_reg_3906_reg[24]_i_1_n_2 ,\nf_assign_reg_3906_reg[24]_i_1_n_3 ,\nf_assign_reg_3906_reg[24]_i_1_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\nf_assign_reg_3906_reg[24]_i_1_n_5 ,\nf_assign_reg_3906_reg[24]_i_1_n_6 ,\nf_assign_reg_3906_reg[24]_i_1_n_7 ,\nf_assign_reg_3906_reg[24]_i_1_n_8 }),
        .S(nf_assign_reg_3906_reg__0[27:24]));
  FDRE \nf_assign_reg_3906_reg[25] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[24]_i_1_n_7 ),
        .Q(nf_assign_reg_3906_reg__0[25]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[26] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[24]_i_1_n_6 ),
        .Q(nf_assign_reg_3906_reg__0[26]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[27] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[24]_i_1_n_5 ),
        .Q(nf_assign_reg_3906_reg__0[27]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[28] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[28]_i_1_n_8 ),
        .Q(nf_assign_reg_3906_reg__0[28]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  (* ADDER_THRESHOLD = "11" *) 
  CARRY4 \nf_assign_reg_3906_reg[28]_i_1 
       (.CI(\nf_assign_reg_3906_reg[24]_i_1_n_1 ),
        .CO({\NLW_nf_assign_reg_3906_reg[28]_i_1_CO_UNCONNECTED [3],\nf_assign_reg_3906_reg[28]_i_1_n_2 ,\nf_assign_reg_3906_reg[28]_i_1_n_3 ,\nf_assign_reg_3906_reg[28]_i_1_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\nf_assign_reg_3906_reg[28]_i_1_n_5 ,\nf_assign_reg_3906_reg[28]_i_1_n_6 ,\nf_assign_reg_3906_reg[28]_i_1_n_7 ,\nf_assign_reg_3906_reg[28]_i_1_n_8 }),
        .S(nf_assign_reg_3906_reg__0[31:28]));
  FDRE \nf_assign_reg_3906_reg[29] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[28]_i_1_n_7 ),
        .Q(nf_assign_reg_3906_reg__0[29]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[2] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[0]_i_2_n_6 ),
        .Q(nf_assign_reg_3906_reg__0[2]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[30] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[28]_i_1_n_6 ),
        .Q(nf_assign_reg_3906_reg__0[30]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[31] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[28]_i_1_n_5 ),
        .Q(nf_assign_reg_3906_reg__0[31]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[3] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[0]_i_2_n_5 ),
        .Q(nf_assign_reg_3906_reg__0[3]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[4] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[4]_i_1_n_8 ),
        .Q(nf_assign_reg_3906_reg__0[4]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  (* ADDER_THRESHOLD = "11" *) 
  CARRY4 \nf_assign_reg_3906_reg[4]_i_1 
       (.CI(\nf_assign_reg_3906_reg[0]_i_2_n_1 ),
        .CO({\nf_assign_reg_3906_reg[4]_i_1_n_1 ,\nf_assign_reg_3906_reg[4]_i_1_n_2 ,\nf_assign_reg_3906_reg[4]_i_1_n_3 ,\nf_assign_reg_3906_reg[4]_i_1_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\nf_assign_reg_3906_reg[4]_i_1_n_5 ,\nf_assign_reg_3906_reg[4]_i_1_n_6 ,\nf_assign_reg_3906_reg[4]_i_1_n_7 ,\nf_assign_reg_3906_reg[4]_i_1_n_8 }),
        .S(nf_assign_reg_3906_reg__0[7:4]));
  FDRE \nf_assign_reg_3906_reg[5] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[4]_i_1_n_7 ),
        .Q(nf_assign_reg_3906_reg__0[5]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[6] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[4]_i_1_n_6 ),
        .Q(nf_assign_reg_3906_reg__0[6]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[7] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[4]_i_1_n_5 ),
        .Q(nf_assign_reg_3906_reg__0[7]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  FDRE \nf_assign_reg_3906_reg[8] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[8]_i_1_n_8 ),
        .Q(nf_assign_reg_3906_reg__0[8]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  (* ADDER_THRESHOLD = "11" *) 
  CARRY4 \nf_assign_reg_3906_reg[8]_i_1 
       (.CI(\nf_assign_reg_3906_reg[4]_i_1_n_1 ),
        .CO({\nf_assign_reg_3906_reg[8]_i_1_n_1 ,\nf_assign_reg_3906_reg[8]_i_1_n_2 ,\nf_assign_reg_3906_reg[8]_i_1_n_3 ,\nf_assign_reg_3906_reg[8]_i_1_n_4 }),
        .CYINIT(1'b0),
        .DI({1'b0,1'b0,1'b0,1'b0}),
        .O({\nf_assign_reg_3906_reg[8]_i_1_n_5 ,\nf_assign_reg_3906_reg[8]_i_1_n_6 ,\nf_assign_reg_3906_reg[8]_i_1_n_7 ,\nf_assign_reg_3906_reg[8]_i_1_n_8 }),
        .S(nf_assign_reg_3906_reg__0[11:8]));
  FDRE \nf_assign_reg_3906_reg[9] 
       (.C(ap_clk),
        .CE(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .D(\nf_assign_reg_3906_reg[8]_i_1_n_7 ),
        .Q(nf_assign_reg_3906_reg__0[9]),
        .R(\nf_assign_reg_3906[0]_i_1_n_1 ));
  LUT2 #(
    .INIT(4'hE)) 
    \odata[8]_i_1 
       (.I0(grp_Thresholding_Batch_fu_542_out_V_V_TVALID),
        .I1(\odata_reg[8] ),
        .O(\ireg_reg[8] ));
  StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_Thresholding_Batch_0_Thresholding_Batcbkb threshs_m_thresholds_254_U
       (.CO(icmp_ln899_14_fu_4487_p2),
        .Q(tmp_V_1_reg_11506[5:4]),
        .S({\add_ln700_11_reg_13070[2]_i_14_n_1 ,\add_ln700_11_reg_13070[2]_i_15_n_1 }),
        .\add_ln700_120_reg_13210_reg[2]_i_3 (\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .\add_ln700_120_reg_13210_reg[2]_i_3_0 (\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .\add_ln700_120_reg_13210_reg[2]_i_3_1 (\tmp_V_1_reg_11506_reg[2]_rep_n_1 ),
        .\add_ln700_120_reg_13210_reg[2]_i_3_2 (\tmp_V_1_reg_11506_reg[0]_rep_n_1 ),
        .\add_ln700_120_reg_13210_reg[2]_i_3_3 (\tmp_V_1_reg_11506_reg[1]_rep_n_1 ),
        .\add_ln700_26_reg_13090_reg[2] (\add_ln700_26_reg_13090[2]_i_16_n_1 ),
        .\add_ln700_26_reg_13090_reg[2]_i_3 (\tmp_V_1_reg_11506_reg[5]_rep__1_n_1 ),
        .\add_ln700_4_reg_13060_reg[2] (\add_ln700_4_reg_13060[0]_i_3_n_1 ),
        .\add_ln700_4_reg_13060_reg[2]_0 (\tmp_V_1_reg_11506_reg[2]_rep__1_n_1 ),
        .\add_ln700_57_reg_13130_reg[2] (\add_ln700_57_reg_13130[2]_i_16_n_1 ),
        .\add_ln700_57_reg_13130_reg[2]_i_3 (\tmp_V_1_reg_11506_reg[4]_rep__0_n_1 ),
        .\add_ln700_57_reg_13130_reg[2]_i_3_0 (\tmp_V_1_reg_11506_reg[3]_rep__0_n_1 ),
        .\add_ln700_57_reg_13130_reg[2]_i_3_1 (\tmp_V_1_reg_11506_reg[5]_rep__0_n_1 ),
        .ap_clk(ap_clk),
        .icmp_ln899_2_fu_4245_p2(icmp_ln899_2_fu_4245_p2),
        .\icmp_ln899_2_reg_13055_reg[0] (\tmp_V_1_reg_11506_reg[0]_rep__1_n_1 ),
        .\icmp_ln899_2_reg_13055_reg[0]_0 (\tmp_V_1_reg_11506_reg[1]_rep__1_n_1 ),
        .\icmp_ln899_2_reg_13055_reg[0]_1 (\icmp_ln899_2_reg_13055[0]_i_3_n_1 ),
        .icmp_ln899_fu_4223_p2(icmp_ln899_fu_4223_p2),
        .out(nf_assign_reg_3906_reg),
        .p_10_in(p_10_in),
        .\q0_reg[0] (icmp_ln899_30_fu_4823_p2),
        .\q0_reg[0]_0 (icmp_ln899_126_fu_6839_p2),
        .\tmp_V_1_reg_11506_reg[4]_rep__0 (icmp_ln899_62_fu_5495_p2),
        .zext_ln186_11_fu_4330_p1(zext_ln186_11_fu_4330_p1));
  StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_Thresholding_Batch_0_Thresholding_BatcfYi threshs_m_thresholds_65_U
       (.CO(icmp_ln899_14_fu_4487_p2),
        .D(add_ln700_4_fu_9046_p2),
        .Q(ap_CS_fsm_pp0_stage0),
        .S({\add_ln700_8_reg_13065[2]_i_8_n_1 ,\add_ln700_8_reg_13065[2]_i_9_n_1 }),
        .\add_ln700_102_reg_13185_reg[2]_i_5 (add_ln700_102_fu_9696_p2),
        .\add_ln700_105_reg_13190_reg[2]_i_2 (tmp_V_1_reg_11506),
        .\add_ln700_105_reg_13190_reg[2]_i_5 (add_ln700_105_fu_9722_p2),
        .\add_ln700_110_reg_13195_reg[2] (\add_ln700_110_reg_13195[2]_i_11_n_1 ),
        .\add_ln700_110_reg_13195_reg[2]_0 (\add_ln700_110_reg_13195[2]_i_18_n_1 ),
        .\add_ln700_110_reg_13195_reg[2]_1 (\add_ln700_110_reg_13195[2]_i_29_n_1 ),
        .\add_ln700_110_reg_13195_reg[2]_i_5 (add_ln700_110_fu_9748_p2),
        .\add_ln700_113_reg_13200_reg[2]_i_5 (add_ln700_113_fu_9774_p2),
        .\add_ln700_117_reg_13205_reg[2]_i_5 (add_ln700_117_fu_9800_p2),
        .\add_ln700_11_reg_13070_reg[2] ({\add_ln700_11_reg_13070[2]_i_8_n_1 ,\add_ln700_11_reg_13070[2]_i_9_n_1 }),
        .\add_ln700_11_reg_13070_reg[2]_0 ({\add_ln700_11_reg_13070[2]_i_19_n_1 ,\add_ln700_11_reg_13070[2]_i_20_n_1 }),
        .\add_ln700_11_reg_13070_reg[2]_1 ({\add_ln700_11_reg_13070[2]_i_24_n_1 ,\add_ln700_11_reg_13070[2]_i_25_n_1 }),
        .\add_ln700_11_reg_13070_reg[2]_i_5 (add_ln700_11_fu_9098_p2),
        .\add_ln700_120_reg_13210_reg[2] (icmp_ln899_126_fu_6839_p2),
        .\add_ln700_120_reg_13210_reg[2]_i_5 (add_ln700_120_fu_9826_p2),
        .\add_ln700_128_reg_13215_reg[1] (\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .\add_ln700_128_reg_13215_reg[2] ({\add_ln700_128_reg_13215[2]_i_7_n_1 ,\add_ln700_128_reg_13215[2]_i_8_n_1 }),
        .\add_ln700_128_reg_13215_reg[2]_0 ({\add_ln700_128_reg_13215[2]_i_13_n_1 ,\add_ln700_128_reg_13215[2]_i_14_n_1 }),
        .\add_ln700_131_reg_13220_reg[2] (\add_ln700_131_reg_13220[2]_i_9_n_1 ),
        .\add_ln700_131_reg_13220_reg[2]_0 (\add_ln700_131_reg_13220[2]_i_15_n_1 ),
        .\add_ln700_131_reg_13220_reg[2]_1 ({\add_ln700_131_reg_13220[2]_i_21_n_1 ,\add_ln700_131_reg_13220[2]_i_22_n_1 }),
        .\add_ln700_131_reg_13220_reg[2]_2 (\add_ln700_131_reg_13220[2]_i_28_n_1 ),
        .\add_ln700_131_reg_13220_reg[2]_i_5 (add_ln700_131_fu_9878_p2),
        .\add_ln700_135_reg_13225_reg[2] (\add_ln700_135_reg_13225[2]_i_9_n_1 ),
        .\add_ln700_135_reg_13225_reg[2]_0 (\add_ln700_135_reg_13225[2]_i_15_n_1 ),
        .\add_ln700_135_reg_13225_reg[2]_1 (\add_ln700_135_reg_13225[2]_i_22_n_1 ),
        .\add_ln700_135_reg_13225_reg[2]_2 (\add_ln700_135_reg_13225[2]_i_29_n_1 ),
        .\add_ln700_135_reg_13225_reg[2]_i_5 (add_ln700_135_fu_9904_p2),
        .\add_ln700_138_reg_13230_reg[2] (\add_ln700_138_reg_13230[2]_i_9_n_1 ),
        .\add_ln700_138_reg_13230_reg[2]_0 (\add_ln700_138_reg_13230[2]_i_15_n_1 ),
        .\add_ln700_138_reg_13230_reg[2]_1 (\add_ln700_138_reg_13230[2]_i_22_n_1 ),
        .\add_ln700_138_reg_13230_reg[2]_2 (\add_ln700_138_reg_13230[2]_i_29_n_1 ),
        .\add_ln700_138_reg_13230_reg[2]_i_2 (\tmp_V_1_reg_11506_reg[2]_rep__0_n_1 ),
        .\add_ln700_138_reg_13230_reg[2]_i_3 (\tmp_V_1_reg_11506_reg[1]_rep__0_n_1 ),
        .\add_ln700_138_reg_13230_reg[2]_i_3_0 (\tmp_V_1_reg_11506_reg[0]_rep__0_n_1 ),
        .\add_ln700_138_reg_13230_reg[2]_i_5 (add_ln700_138_fu_9930_p2),
        .\add_ln700_143_reg_13235_reg[2] (\add_ln700_143_reg_13235[2]_i_15_n_1 ),
        .\add_ln700_143_reg_13235_reg[2]_0 (\add_ln700_143_reg_13235[2]_i_21_n_1 ),
        .\add_ln700_143_reg_13235_reg[2]_1 (\add_ln700_143_reg_13235[2]_i_29_n_1 ),
        .\add_ln700_143_reg_13235_reg[2]_i_5 (add_ln700_143_fu_9956_p2),
        .\add_ln700_146_reg_13240_reg[2] (\add_ln700_146_reg_13240[2]_i_25_n_1 ),
        .\add_ln700_146_reg_13240_reg[2]_i_5 (add_ln700_146_fu_9982_p2),
        .\add_ln700_150_reg_13245_reg[2]_i_2 (\tmp_V_1_reg_11506_reg[3]_rep__0_n_1 ),
        .\add_ln700_150_reg_13245_reg[2]_i_5 (add_ln700_150_fu_10008_p2),
        .\add_ln700_153_reg_13250_reg[2]_i_5 (add_ln700_153_fu_10034_p2),
        .\add_ln700_159_reg_13255_reg[2] (\add_ln700_159_reg_13255[2]_i_15_n_1 ),
        .\add_ln700_159_reg_13255_reg[2]_0 (\add_ln700_159_reg_13255[2]_i_30_n_1 ),
        .\add_ln700_159_reg_13255_reg[2]_i_2 (\tmp_V_1_reg_11506_reg[4]_rep_n_1 ),
        .\add_ln700_159_reg_13255_reg[2]_i_2_0 (\tmp_V_1_reg_11506_reg[5]_rep_n_1 ),
        .\add_ln700_159_reg_13255_reg[2]_i_5 (add_ln700_159_fu_10060_p2),
        .\add_ln700_162_reg_13260_reg[2] (\add_ln700_162_reg_13260[2]_i_25_n_1 ),
        .\add_ln700_162_reg_13260_reg[2]_i_5 (add_ln700_162_fu_10086_p2),
        .\add_ln700_166_reg_13265_reg[2]_i_5 (add_ln700_166_fu_10112_p2),
        .\add_ln700_169_reg_13270_reg[2]_i_5 (add_ln700_169_fu_10138_p2),
        .\add_ln700_16_reg_13075_reg[2] ({\add_ln700_16_reg_13075[2]_i_8_n_1 ,\add_ln700_16_reg_13075[2]_i_10_n_1 }),
        .\add_ln700_16_reg_13075_reg[2]_0 ({\add_ln700_16_reg_13075[2]_i_14_n_1 ,\add_ln700_16_reg_13075[2]_i_16_n_1 }),
        .\add_ln700_16_reg_13075_reg[2]_1 (\add_ln700_16_reg_13075[2]_i_19_n_1 ),
        .\add_ln700_16_reg_13075_reg[2]_2 ({\add_ln700_16_reg_13075[2]_i_23_n_1 ,\add_ln700_16_reg_13075[2]_i_25_n_1 }),
        .\add_ln700_16_reg_13075_reg[2]_i_5 (add_ln700_16_fu_9124_p2),
        .\add_ln700_174_reg_13275_reg[2] (\add_ln700_174_reg_13275[2]_i_15_n_1 ),
        .\add_ln700_174_reg_13275_reg[2]_0 (\add_ln700_174_reg_13275[2]_i_30_n_1 ),
        .\add_ln700_174_reg_13275_reg[2]_i_5 (add_ln700_174_fu_10164_p2),
        .\add_ln700_177_reg_13280_reg[2] (\add_ln700_177_reg_13280[2]_i_25_n_1 ),
        .\add_ln700_177_reg_13280_reg[2]_i_5 (add_ln700_177_fu_10190_p2),
        .\add_ln700_181_reg_13285_reg[2]_i_5 (add_ln700_181_fu_10216_p2),
        .\add_ln700_184_reg_13290_reg[2]_i_5 (add_ln700_184_fu_10242_p2),
        .\add_ln700_191_reg_13295_reg[0] (\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .\add_ln700_191_reg_13295_reg[0]_0 (\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .\add_ln700_191_reg_13295_reg[2] ({\add_ln700_191_reg_13295[2]_i_8_n_1 ,\add_ln700_191_reg_13295[2]_i_9_n_1 }),
        .\add_ln700_191_reg_13295_reg[2]_0 ({\add_ln700_191_reg_13295[2]_i_22_n_1 ,\add_ln700_191_reg_13295[2]_i_23_n_1 }),
        .\add_ln700_194_reg_13300_reg[2] (\add_ln700_194_reg_13300[2]_i_9_n_1 ),
        .\add_ln700_194_reg_13300_reg[2]_0 (\add_ln700_194_reg_13300[2]_i_15_n_1 ),
        .\add_ln700_194_reg_13300_reg[2]_1 ({\add_ln700_194_reg_13300[2]_i_21_n_1 ,\add_ln700_194_reg_13300[2]_i_22_n_1 }),
        .\add_ln700_194_reg_13300_reg[2]_2 (\add_ln700_194_reg_13300[2]_i_28_n_1 ),
        .\add_ln700_194_reg_13300_reg[2]_i_5 (add_ln700_194_fu_10294_p2),
        .\add_ln700_198_reg_13305_reg[2] (\add_ln700_198_reg_13305[2]_i_9_n_1 ),
        .\add_ln700_198_reg_13305_reg[2]_0 (\add_ln700_198_reg_13305[2]_i_15_n_1 ),
        .\add_ln700_198_reg_13305_reg[2]_1 (\add_ln700_198_reg_13305[2]_i_22_n_1 ),
        .\add_ln700_198_reg_13305_reg[2]_2 (\add_ln700_198_reg_13305[2]_i_29_n_1 ),
        .\add_ln700_198_reg_13305_reg[2]_i_5 (add_ln700_198_fu_10320_p2),
        .\add_ln700_19_reg_13080_reg[2] (\add_ln700_19_reg_13080[2]_i_9_n_1 ),
        .\add_ln700_19_reg_13080_reg[2]_0 (\add_ln700_19_reg_13080[2]_i_16_n_1 ),
        .\add_ln700_19_reg_13080_reg[2]_1 (\add_ln700_19_reg_13080[2]_i_22_n_1 ),
        .\add_ln700_19_reg_13080_reg[2]_2 (\add_ln700_19_reg_13080[2]_i_28_n_1 ),
        .\add_ln700_19_reg_13080_reg[2]_i_5 (add_ln700_19_fu_9150_p2),
        .\add_ln700_201_reg_13310_reg[2] (\add_ln700_201_reg_13310[2]_i_9_n_1 ),
        .\add_ln700_201_reg_13310_reg[2]_0 (\add_ln700_201_reg_13310[2]_i_15_n_1 ),
        .\add_ln700_201_reg_13310_reg[2]_1 (\add_ln700_201_reg_13310[2]_i_22_n_1 ),
        .\add_ln700_201_reg_13310_reg[2]_2 (\add_ln700_201_reg_13310[2]_i_29_n_1 ),
        .\add_ln700_201_reg_13310_reg[2]_i_5 (add_ln700_201_fu_10346_p2),
        .\add_ln700_206_reg_13315_reg[2] (\add_ln700_206_reg_13315[2]_i_15_n_1 ),
        .\add_ln700_206_reg_13315_reg[2]_0 (\add_ln700_206_reg_13315[2]_i_21_n_1 ),
        .\add_ln700_206_reg_13315_reg[2]_1 (\add_ln700_206_reg_13315[2]_i_29_n_1 ),
        .\add_ln700_206_reg_13315_reg[2]_i_5 (add_ln700_206_fu_10372_p2),
        .\add_ln700_209_reg_13320_reg[2] (\add_ln700_209_reg_13320[2]_i_25_n_1 ),
        .\add_ln700_209_reg_13320_reg[2]_i_5 (add_ln700_209_fu_10398_p2),
        .\add_ln700_213_reg_13325_reg[2]_i_5 (add_ln700_213_fu_10424_p2),
        .\add_ln700_216_reg_13330_reg[2]_i_5 (add_ln700_216_fu_10450_p2),
        .\add_ln700_222_reg_13335_reg[2] (\add_ln700_222_reg_13335[2]_i_15_n_1 ),
        .\add_ln700_222_reg_13335_reg[2]_0 (\add_ln700_222_reg_13335[2]_i_30_n_1 ),
        .\add_ln700_222_reg_13335_reg[2]_i_2 (\tmp_V_1_reg_11506_reg[4]_rep__1_n_1 ),
        .\add_ln700_222_reg_13335_reg[2]_i_2_0 (\tmp_V_1_reg_11506_reg[5]_rep__2_n_1 ),
        .\add_ln700_222_reg_13335_reg[2]_i_5 (add_ln700_222_fu_10476_p2),
        .\add_ln700_225_reg_13340_reg[2] (\add_ln700_225_reg_13340[2]_i_25_n_1 ),
        .\add_ln700_225_reg_13340_reg[2]_i_5 (add_ln700_225_fu_10502_p2),
        .\add_ln700_229_reg_13345_reg[2]_i_5 (add_ln700_229_fu_10528_p2),
        .\add_ln700_232_reg_13350_reg[2]_i_5 (add_ln700_232_fu_10554_p2),
        .\add_ln700_237_reg_13355_reg[2] (\add_ln700_237_reg_13355[2]_i_15_n_1 ),
        .\add_ln700_237_reg_13355_reg[2]_0 (\add_ln700_237_reg_13355[2]_i_30_n_1 ),
        .\add_ln700_237_reg_13355_reg[2]_i_5 (add_ln700_237_fu_10580_p2),
        .\add_ln700_23_reg_13085_reg[2] (\add_ln700_23_reg_13085[2]_i_9_n_1 ),
        .\add_ln700_23_reg_13085_reg[2]_0 (\add_ln700_23_reg_13085[2]_i_16_n_1 ),
        .\add_ln700_23_reg_13085_reg[2]_1 (\add_ln700_23_reg_13085[2]_i_22_n_1 ),
        .\add_ln700_23_reg_13085_reg[2]_2 (\add_ln700_23_reg_13085[2]_i_28_n_1 ),
        .\add_ln700_23_reg_13085_reg[2]_i_5 (add_ln700_23_fu_9176_p2),
        .\add_ln700_240_reg_13360_reg[2] (\add_ln700_240_reg_13360[2]_i_25_n_1 ),
        .\add_ln700_240_reg_13360_reg[2]_i_5 (add_ln700_240_fu_10606_p2),
        .\add_ln700_240_reg_13360_reg[2]_i_5_0 (\tmp_V_1_reg_11506_reg[3]_rep__1_n_1 ),
        .\add_ln700_244_reg_13365_reg[2]_i_5 (add_ln700_244_fu_10632_p2),
        .\add_ln700_247_reg_13370_reg[2]_i_5 (add_ln700_247_fu_10658_p2),
        .\add_ln700_26_reg_13090_reg[2] (icmp_ln899_30_fu_4823_p2),
        .\add_ln700_26_reg_13090_reg[2]_0 (\add_ln700_26_reg_13090[2]_i_9_n_1 ),
        .\add_ln700_26_reg_13090_reg[2]_1 (\add_ln700_26_reg_13090[2]_i_22_n_1 ),
        .\add_ln700_26_reg_13090_reg[2]_2 (\add_ln700_26_reg_13090[2]_i_28_n_1 ),
        .\add_ln700_26_reg_13090_reg[2]_i_5 (add_ln700_26_fu_9202_p2),
        .\add_ln700_26_reg_13090_reg[2]_i_5_0 (\tmp_V_1_reg_11506_reg[5]_rep__1_n_1 ),
        .\add_ln700_32_reg_13095_reg[2] ({\add_ln700_32_reg_13095[2]_i_8_n_1 ,\add_ln700_32_reg_13095[2]_i_10_n_1 }),
        .\add_ln700_32_reg_13095_reg[2]_0 ({\add_ln700_32_reg_13095[2]_i_14_n_1 ,\add_ln700_32_reg_13095[2]_i_16_n_1 }),
        .\add_ln700_32_reg_13095_reg[2]_1 (\add_ln700_32_reg_13095[2]_i_19_n_1 ),
        .\add_ln700_32_reg_13095_reg[2]_2 ({\add_ln700_32_reg_13095[2]_i_23_n_1 ,\add_ln700_32_reg_13095[2]_i_25_n_1 }),
        .\add_ln700_32_reg_13095_reg[2]_i_2 (\tmp_V_1_reg_11506_reg[4]_rep__0_n_1 ),
        .\add_ln700_32_reg_13095_reg[2]_i_2_0 (\tmp_V_1_reg_11506_reg[5]_rep__0_n_1 ),
        .\add_ln700_32_reg_13095_reg[2]_i_5 (add_ln700_32_fu_9228_p2),
        .\add_ln700_35_reg_13100_reg[2] (\add_ln700_35_reg_13100[2]_i_9_n_1 ),
        .\add_ln700_35_reg_13100_reg[2]_0 (\add_ln700_35_reg_13100[2]_i_16_n_1 ),
        .\add_ln700_35_reg_13100_reg[2]_1 (\add_ln700_35_reg_13100[2]_i_22_n_1 ),
        .\add_ln700_35_reg_13100_reg[2]_2 (\add_ln700_35_reg_13100[2]_i_28_n_1 ),
        .\add_ln700_35_reg_13100_reg[2]_i_5 (add_ln700_35_fu_9254_p2),
        .\add_ln700_39_reg_13105_reg[2] (\add_ln700_39_reg_13105[2]_i_9_n_1 ),
        .\add_ln700_39_reg_13105_reg[2]_0 (\add_ln700_39_reg_13105[2]_i_16_n_1 ),
        .\add_ln700_39_reg_13105_reg[2]_1 (\add_ln700_39_reg_13105[2]_i_22_n_1 ),
        .\add_ln700_39_reg_13105_reg[2]_2 (\add_ln700_39_reg_13105[2]_i_28_n_1 ),
        .\add_ln700_39_reg_13105_reg[2]_i_5 (add_ln700_39_fu_9280_p2),
        .\add_ln700_42_reg_13110_reg[2] (\add_ln700_42_reg_13110[2]_i_9_n_1 ),
        .\add_ln700_42_reg_13110_reg[2]_0 (\add_ln700_42_reg_13110[2]_i_16_n_1 ),
        .\add_ln700_42_reg_13110_reg[2]_1 (\add_ln700_42_reg_13110[2]_i_22_n_1 ),
        .\add_ln700_42_reg_13110_reg[2]_2 (\add_ln700_42_reg_13110[2]_i_28_n_1 ),
        .\add_ln700_42_reg_13110_reg[2]_i_5 (add_ln700_42_fu_9306_p2),
        .\add_ln700_47_reg_13115_reg[2] ({\add_ln700_47_reg_13115[2]_i_8_n_1 ,\add_ln700_47_reg_13115[2]_i_10_n_1 }),
        .\add_ln700_47_reg_13115_reg[2]_0 ({\add_ln700_47_reg_13115[2]_i_14_n_1 ,\add_ln700_47_reg_13115[2]_i_16_n_1 }),
        .\add_ln700_47_reg_13115_reg[2]_1 (\add_ln700_47_reg_13115[2]_i_19_n_1 ),
        .\add_ln700_47_reg_13115_reg[2]_2 ({\add_ln700_47_reg_13115[2]_i_23_n_1 ,\add_ln700_47_reg_13115[2]_i_25_n_1 }),
        .\add_ln700_47_reg_13115_reg[2]_i_5 (add_ln700_47_fu_9332_p2),
        .\add_ln700_4_reg_13060_reg[0] (\add_ln700_4_reg_13060[0]_i_3_n_1 ),
        .\add_ln700_4_reg_13060_reg[0]_0 (\tmp_V_1_reg_11506_reg[2]_rep__1_n_1 ),
        .\add_ln700_4_reg_13060_reg[2] (\tmp_V_1_reg_11506_reg[0]_rep__1_n_1 ),
        .\add_ln700_4_reg_13060_reg[2]_0 (\add_ln700_4_reg_13060[2]_i_6_n_1 ),
        .\add_ln700_50_reg_13120_reg[2] (\add_ln700_50_reg_13120[2]_i_9_n_1 ),
        .\add_ln700_50_reg_13120_reg[2]_0 (\add_ln700_50_reg_13120[2]_i_16_n_1 ),
        .\add_ln700_50_reg_13120_reg[2]_1 (\add_ln700_50_reg_13120[2]_i_22_n_1 ),
        .\add_ln700_50_reg_13120_reg[2]_2 (\add_ln700_50_reg_13120[2]_i_28_n_1 ),
        .\add_ln700_50_reg_13120_reg[2]_i_5 (add_ln700_50_fu_9358_p2),
        .\add_ln700_54_reg_13125_reg[2] (\add_ln700_54_reg_13125[2]_i_9_n_1 ),
        .\add_ln700_54_reg_13125_reg[2]_0 (\add_ln700_54_reg_13125[2]_i_16_n_1 ),
        .\add_ln700_54_reg_13125_reg[2]_1 (\add_ln700_54_reg_13125[2]_i_22_n_1 ),
        .\add_ln700_54_reg_13125_reg[2]_2 (\add_ln700_54_reg_13125[2]_i_28_n_1 ),
        .\add_ln700_54_reg_13125_reg[2]_i_5 (add_ln700_54_fu_9384_p2),
        .\add_ln700_57_reg_13130_reg[2] (icmp_ln899_62_fu_5495_p2),
        .\add_ln700_57_reg_13130_reg[2]_0 (\add_ln700_57_reg_13130[2]_i_9_n_1 ),
        .\add_ln700_57_reg_13130_reg[2]_1 (\add_ln700_57_reg_13130[2]_i_22_n_1 ),
        .\add_ln700_57_reg_13130_reg[2]_2 (\add_ln700_57_reg_13130[2]_i_28_n_1 ),
        .\add_ln700_57_reg_13130_reg[2]_i_5 (add_ln700_57_fu_9410_p2),
        .\add_ln700_64_reg_13135_reg[0] (\tmp_V_1_reg_11506_reg[6]_rep_n_1 ),
        .\add_ln700_64_reg_13135_reg[0]_0 (\tmp_V_1_reg_11506_reg[7]_rep_n_1 ),
        .\add_ln700_64_reg_13135_reg[2] ({\add_ln700_64_reg_13135[2]_i_8_n_1 ,\add_ln700_64_reg_13135[2]_i_9_n_1 }),
        .\add_ln700_64_reg_13135_reg[2]_0 ({\add_ln700_64_reg_13135[2]_i_14_n_1 ,\add_ln700_64_reg_13135[2]_i_15_n_1 }),
        .\add_ln700_64_reg_13135_reg[2]_1 ({\add_ln700_64_reg_13135[2]_i_20_n_1 ,\add_ln700_64_reg_13135[2]_i_21_n_1 }),
        .\add_ln700_67_reg_13140_reg[2] (\add_ln700_67_reg_13140[2]_i_10_n_1 ),
        .\add_ln700_67_reg_13140_reg[2]_0 (\add_ln700_67_reg_13140[2]_i_17_n_1 ),
        .\add_ln700_67_reg_13140_reg[2]_1 (\add_ln700_67_reg_13140[2]_i_23_n_1 ),
        .\add_ln700_67_reg_13140_reg[2]_2 (\add_ln700_67_reg_13140[2]_i_29_n_1 ),
        .\add_ln700_67_reg_13140_reg[2]_i_5 (add_ln700_67_fu_9462_p2),
        .\add_ln700_71_reg_13145_reg[2] (\add_ln700_71_reg_13145[2]_i_10_n_1 ),
        .\add_ln700_71_reg_13145_reg[2]_0 (\add_ln700_71_reg_13145[2]_i_17_n_1 ),
        .\add_ln700_71_reg_13145_reg[2]_1 (\add_ln700_71_reg_13145[2]_i_23_n_1 ),
        .\add_ln700_71_reg_13145_reg[2]_2 (\add_ln700_71_reg_13145[2]_i_29_n_1 ),
        .\add_ln700_71_reg_13145_reg[2]_i_5 (add_ln700_71_fu_9488_p2),
        .\add_ln700_74_reg_13150_reg[2] (\add_ln700_74_reg_13150[2]_i_10_n_1 ),
        .\add_ln700_74_reg_13150_reg[2]_0 (\add_ln700_74_reg_13150[2]_i_17_n_1 ),
        .\add_ln700_74_reg_13150_reg[2]_1 (\add_ln700_74_reg_13150[2]_i_23_n_1 ),
        .\add_ln700_74_reg_13150_reg[2]_2 (\add_ln700_74_reg_13150[2]_i_29_n_1 ),
        .\add_ln700_74_reg_13150_reg[2]_i_2 (\tmp_V_1_reg_11506_reg[1]_rep_n_1 ),
        .\add_ln700_74_reg_13150_reg[2]_i_2_0 (\tmp_V_1_reg_11506_reg[0]_rep_n_1 ),
        .\add_ln700_74_reg_13150_reg[2]_i_2_1 (\tmp_V_1_reg_11506_reg[2]_rep_n_1 ),
        .\add_ln700_74_reg_13150_reg[2]_i_5 (add_ln700_74_fu_9514_p2),
        .\add_ln700_79_reg_13155_reg[2] (\add_ln700_79_reg_13155[2]_i_11_n_1 ),
        .\add_ln700_79_reg_13155_reg[2]_0 (\add_ln700_79_reg_13155[2]_i_18_n_1 ),
        .\add_ln700_79_reg_13155_reg[2]_1 (\add_ln700_79_reg_13155[2]_i_29_n_1 ),
        .\add_ln700_79_reg_13155_reg[2]_i_5 (add_ln700_79_fu_9540_p2),
        .\add_ln700_82_reg_13160_reg[2]_i_5 (add_ln700_82_fu_9566_p2),
        .\add_ln700_86_reg_13165_reg[2]_i_5 (add_ln700_86_fu_9592_p2),
        .\add_ln700_89_reg_13170_reg[2]_i_5 (add_ln700_89_fu_9618_p2),
        .\add_ln700_8_reg_13065_reg[2] ({\add_ln700_8_reg_13065[2]_i_14_n_1 ,\add_ln700_8_reg_13065[2]_i_15_n_1 }),
        .\add_ln700_8_reg_13065_reg[2]_0 ({\add_ln700_8_reg_13065[2]_i_19_n_1 ,\add_ln700_8_reg_13065[2]_i_20_n_1 }),
        .\add_ln700_8_reg_13065_reg[2]_1 ({\add_ln700_8_reg_13065[2]_i_24_n_1 ,\add_ln700_8_reg_13065[2]_i_25_n_1 }),
        .\add_ln700_8_reg_13065_reg[2]_i_5 (add_ln700_8_fu_9072_p2),
        .\add_ln700_95_reg_13175_reg[2] (\add_ln700_95_reg_13175[2]_i_11_n_1 ),
        .\add_ln700_95_reg_13175_reg[2]_0 (\add_ln700_95_reg_13175[2]_i_18_n_1 ),
        .\add_ln700_95_reg_13175_reg[2]_1 (\add_ln700_95_reg_13175[2]_i_29_n_1 ),
        .\add_ln700_95_reg_13175_reg[2]_i_5 (add_ln700_95_fu_9644_p2),
        .\add_ln700_98_reg_13180_reg[2]_i_2 (\tmp_V_1_reg_11506_reg[3]_rep_n_1 ),
        .\add_ln700_98_reg_13180_reg[2]_i_5 (add_ln700_98_fu_9670_p2),
        .\ap_CS_fsm_reg[1] (threshs_m_thresholds_65_U_n_2),
        .ap_block_pp0_stage0_11001(ap_block_pp0_stage0_11001),
        .ap_clk(ap_clk),
        .ap_enable_reg_pp0_iter0(ap_enable_reg_pp0_iter0),
        .ap_rst_n(ap_rst_n),
        .i_0_reg_3917_reg(i_0_reg_3917_reg),
        .icmp_ln265_fu_3928_p2(icmp_ln265_fu_3928_p2),
        .icmp_ln265_reg_11497_pp0_iter2_reg(icmp_ln265_reg_11497_pp0_iter2_reg),
        .icmp_ln899_1_fu_4232_p2(icmp_ln899_1_fu_4232_p2),
        .\icmp_ln899_1_reg_13050_reg[0] (\tmp_V_1_reg_11506_reg[1]_rep__1_n_1 ),
        .\icmp_ln899_1_reg_13050_reg[0]_0 (\icmp_ln899_2_reg_13055[0]_i_3_n_1 ),
        .out(nf_assign_reg_3906_reg),
        .p_10_in(p_10_in),
        .\q0[0]_i_2 (ap_enable_reg_pp0_iter3_reg_n_1),
        .\q0[0]_i_2_0 (\odata_reg[8] ),
        .\q0[0]_i_2_1 (Q[2]),
        .\q0_reg[0]_rep__3 (\q0_reg[0]_rep__3 [8]),
        .\q0_reg[2] (add_ln700_128_fu_9852_p2),
        .\q0_reg[2]_rep__3 (add_ln700_64_fu_9436_p2),
        .\tmp_V_1_reg_11506_reg[6]_rep__0 (add_ln700_191_fu_10268_p2),
        .zext_ln186_11_fu_4330_p1(zext_ln186_11_fu_4330_p1));
  LUT2 #(
    .INIT(4'h1)) 
    \tmp_V_1_reg_11506[7]_i_1 
       (.I0(threshs_m_thresholds_65_U_n_2),
        .I1(icmp_ln265_fu_3928_p2),
        .O(tmp_V_1_reg_115060));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[0]" *) 
  FDRE \tmp_V_1_reg_11506_reg[0] 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [0]),
        .Q(tmp_V_1_reg_11506[0]),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[0]" *) 
  FDRE \tmp_V_1_reg_11506_reg[0]_rep 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [0]),
        .Q(\tmp_V_1_reg_11506_reg[0]_rep_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[0]" *) 
  FDRE \tmp_V_1_reg_11506_reg[0]_rep__0 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [0]),
        .Q(\tmp_V_1_reg_11506_reg[0]_rep__0_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[0]" *) 
  FDRE \tmp_V_1_reg_11506_reg[0]_rep__1 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [0]),
        .Q(\tmp_V_1_reg_11506_reg[0]_rep__1_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[1]" *) 
  FDRE \tmp_V_1_reg_11506_reg[1] 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [1]),
        .Q(tmp_V_1_reg_11506[1]),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[1]" *) 
  FDRE \tmp_V_1_reg_11506_reg[1]_rep 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [1]),
        .Q(\tmp_V_1_reg_11506_reg[1]_rep_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[1]" *) 
  FDRE \tmp_V_1_reg_11506_reg[1]_rep__0 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [1]),
        .Q(\tmp_V_1_reg_11506_reg[1]_rep__0_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[1]" *) 
  FDRE \tmp_V_1_reg_11506_reg[1]_rep__1 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [1]),
        .Q(\tmp_V_1_reg_11506_reg[1]_rep__1_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[2]" *) 
  FDRE \tmp_V_1_reg_11506_reg[2] 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [2]),
        .Q(tmp_V_1_reg_11506[2]),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[2]" *) 
  FDRE \tmp_V_1_reg_11506_reg[2]_rep 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [2]),
        .Q(\tmp_V_1_reg_11506_reg[2]_rep_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[2]" *) 
  FDRE \tmp_V_1_reg_11506_reg[2]_rep__0 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [2]),
        .Q(\tmp_V_1_reg_11506_reg[2]_rep__0_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[2]" *) 
  FDRE \tmp_V_1_reg_11506_reg[2]_rep__1 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [2]),
        .Q(\tmp_V_1_reg_11506_reg[2]_rep__1_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[3]" *) 
  FDRE \tmp_V_1_reg_11506_reg[3] 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [3]),
        .Q(tmp_V_1_reg_11506[3]),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[3]" *) 
  FDRE \tmp_V_1_reg_11506_reg[3]_rep 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [3]),
        .Q(\tmp_V_1_reg_11506_reg[3]_rep_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[3]" *) 
  FDRE \tmp_V_1_reg_11506_reg[3]_rep__0 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [3]),
        .Q(\tmp_V_1_reg_11506_reg[3]_rep__0_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[3]" *) 
  FDRE \tmp_V_1_reg_11506_reg[3]_rep__1 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [3]),
        .Q(\tmp_V_1_reg_11506_reg[3]_rep__1_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[4]" *) 
  FDRE \tmp_V_1_reg_11506_reg[4] 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [4]),
        .Q(tmp_V_1_reg_11506[4]),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[4]" *) 
  FDRE \tmp_V_1_reg_11506_reg[4]_rep 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [4]),
        .Q(\tmp_V_1_reg_11506_reg[4]_rep_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[4]" *) 
  FDRE \tmp_V_1_reg_11506_reg[4]_rep__0 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [4]),
        .Q(\tmp_V_1_reg_11506_reg[4]_rep__0_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[4]" *) 
  FDRE \tmp_V_1_reg_11506_reg[4]_rep__1 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [4]),
        .Q(\tmp_V_1_reg_11506_reg[4]_rep__1_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[5]" *) 
  FDRE \tmp_V_1_reg_11506_reg[5] 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [5]),
        .Q(tmp_V_1_reg_11506[5]),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[5]" *) 
  FDRE \tmp_V_1_reg_11506_reg[5]_rep 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [5]),
        .Q(\tmp_V_1_reg_11506_reg[5]_rep_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[5]" *) 
  FDRE \tmp_V_1_reg_11506_reg[5]_rep__0 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [5]),
        .Q(\tmp_V_1_reg_11506_reg[5]_rep__0_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[5]" *) 
  FDRE \tmp_V_1_reg_11506_reg[5]_rep__1 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [5]),
        .Q(\tmp_V_1_reg_11506_reg[5]_rep__1_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[5]" *) 
  FDRE \tmp_V_1_reg_11506_reg[5]_rep__2 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [5]),
        .Q(\tmp_V_1_reg_11506_reg[5]_rep__2_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[6]" *) 
  FDRE \tmp_V_1_reg_11506_reg[6] 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [6]),
        .Q(tmp_V_1_reg_11506[6]),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[6]" *) 
  FDRE \tmp_V_1_reg_11506_reg[6]_rep 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [6]),
        .Q(\tmp_V_1_reg_11506_reg[6]_rep_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[6]" *) 
  FDRE \tmp_V_1_reg_11506_reg[6]_rep__0 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [6]),
        .Q(\tmp_V_1_reg_11506_reg[6]_rep__0_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[7]" *) 
  FDRE \tmp_V_1_reg_11506_reg[7] 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [7]),
        .Q(tmp_V_1_reg_11506[7]),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[7]" *) 
  FDRE \tmp_V_1_reg_11506_reg[7]_rep 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [7]),
        .Q(\tmp_V_1_reg_11506_reg[7]_rep_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[7]" *) 
  FDRE \tmp_V_1_reg_11506_reg[7]_rep__0 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [7]),
        .Q(\tmp_V_1_reg_11506_reg[7]_rep__0_n_1 ),
        .R(1'b0));
  (* ORIG_CELL_NAME = "tmp_V_1_reg_11506_reg[7]" *) 
  FDRE \tmp_V_1_reg_11506_reg[7]_rep__1 
       (.C(ap_clk),
        .CE(tmp_V_1_reg_115060),
        .D(\q0_reg[0]_rep__3 [7]),
        .Q(\tmp_V_1_reg_11506_reg[7]_rep__1_n_1 ),
        .R(1'b0));
endmodule

(* ORIG_REF_NAME = "Thresholding_Batch_0_Thresholding_Batch_0" *) (* ap_ST_fsm_state1 = "4'b0001" *) (* ap_ST_fsm_state2 = "4'b0010" *) 
(* ap_ST_fsm_state3 = "4'b0100" *) (* ap_ST_fsm_state4 = "4'b1000" *) (* hls_module = "yes" *) 
module StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_Thresholding_Batch_0_Thresholding_Batch_0
   (ap_clk,
    ap_rst_n,
    in0_V_V_TDATA,
    in0_V_V_TVALID,
    in0_V_V_TREADY,
    out_V_V_TDATA,
    out_V_V_TVALID,
    out_V_V_TREADY);
  input ap_clk;
  input ap_rst_n;
  input [7:0]in0_V_V_TDATA;
  input in0_V_V_TVALID;
  output in0_V_V_TREADY;
  output [7:0]out_V_V_TDATA;
  output out_V_V_TVALID;
  input out_V_V_TREADY;

  wire \ap_CS_fsm_reg_n_1_[0] ;
  wire ap_CS_fsm_state2;
  wire ap_CS_fsm_state3;
  wire ap_CS_fsm_state4;
  wire [3:0]ap_NS_fsm;
  wire ap_NS_fsm10_out;
  wire ap_clk;
  wire ap_rst_n;
  wire ap_rst_n_inv;
  wire grp_Thresholding_Batch_fu_542_ap_start_reg;
  wire grp_Thresholding_Batch_fu_542_in_V_V_TREADY;
  wire grp_Thresholding_Batch_fu_542_n_3;
  wire grp_Thresholding_Batch_fu_542_n_5;
  wire [7:0]grp_Thresholding_Batch_fu_542_out_V_V_TDATA;
  wire grp_Thresholding_Batch_fu_542_out_V_V_TVALID;
  wire \ibuf_inst/p_0_in ;
  wire [7:0]in0_V_V_TDATA;
  wire [7:0]in0_V_V_TDATA_int;
  wire in0_V_V_TREADY;
  wire in0_V_V_TVALID;
  wire in0_V_V_TVALID_int;
  wire [7:0]out_V_V_TDATA;
  wire out_V_V_TREADY;
  wire out_V_V_TVALID;

  LUT3 #(
    .INIT(8'h01)) 
    \ap_CS_fsm[1]_i_1__0 
       (.I0(ap_CS_fsm_state3),
        .I1(ap_CS_fsm_state2),
        .I2(ap_CS_fsm_state4),
        .O(ap_NS_fsm[1]));
  (* FSM_ENCODING = "none" *) 
  FDSE #(
    .INIT(1'b1)) 
    \ap_CS_fsm_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(ap_NS_fsm[0]),
        .Q(\ap_CS_fsm_reg_n_1_[0] ),
        .S(ap_rst_n_inv));
  (* FSM_ENCODING = "none" *) 
  FDRE #(
    .INIT(1'b0)) 
    \ap_CS_fsm_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(ap_NS_fsm[1]),
        .Q(ap_CS_fsm_state2),
        .R(ap_rst_n_inv));
  (* FSM_ENCODING = "none" *) 
  FDRE #(
    .INIT(1'b0)) 
    \ap_CS_fsm_reg[2] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(ap_NS_fsm[2]),
        .Q(ap_CS_fsm_state3),
        .R(ap_rst_n_inv));
  (* FSM_ENCODING = "none" *) 
  FDRE #(
    .INIT(1'b0)) 
    \ap_CS_fsm_reg[3] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(ap_NS_fsm[3]),
        .Q(ap_CS_fsm_state4),
        .R(ap_rst_n_inv));
  StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_Thresholding_Batch_0_Thresholding_Batch grp_Thresholding_Batch_fu_542
       (.D(ap_NS_fsm[3:2]),
        .Q({ap_CS_fsm_state3,ap_CS_fsm_state2,\ap_CS_fsm_reg_n_1_[0] }),
        .SR(ap_rst_n_inv),
        .\ap_CS_fsm_reg[1]_0 (grp_Thresholding_Batch_fu_542_n_5),
        .ap_NS_fsm10_out(ap_NS_fsm10_out),
        .ap_clk(ap_clk),
        .ap_rst_n(ap_rst_n),
        .grp_Thresholding_Batch_fu_542_ap_start_reg(grp_Thresholding_Batch_fu_542_ap_start_reg),
        .grp_Thresholding_Batch_fu_542_in_V_V_TREADY(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .grp_Thresholding_Batch_fu_542_out_V_V_TVALID(grp_Thresholding_Batch_fu_542_out_V_V_TVALID),
        .\ireg_reg[8] (grp_Thresholding_Batch_fu_542_n_3),
        .\odata_reg[8] (\ibuf_inst/p_0_in ),
        .out_V_V_TDATA(grp_Thresholding_Batch_fu_542_out_V_V_TDATA),
        .\q0_reg[0]_rep__3 ({in0_V_V_TVALID_int,in0_V_V_TDATA_int}));
  FDRE #(
    .INIT(1'b0)) 
    grp_Thresholding_Batch_fu_542_ap_start_reg_reg
       (.C(ap_clk),
        .CE(1'b1),
        .D(grp_Thresholding_Batch_fu_542_n_5),
        .Q(grp_Thresholding_Batch_fu_542_ap_start_reg),
        .R(ap_rst_n_inv));
  StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_regslice_both regslice_both_in0_V_V_U
       (.D({in0_V_V_TVALID,in0_V_V_TDATA}),
        .Q({in0_V_V_TVALID_int,in0_V_V_TDATA_int}),
        .SR(ap_rst_n_inv),
        .ap_clk(ap_clk),
        .ap_rst_n(ap_rst_n),
        .grp_Thresholding_Batch_fu_542_in_V_V_TREADY(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .in0_V_V_TREADY(in0_V_V_TREADY),
        .\odata_reg[0] (ap_CS_fsm_state3));
  StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_regslice_both_0 regslice_both_out_V_V_U
       (.D({grp_Thresholding_Batch_fu_542_out_V_V_TVALID,grp_Thresholding_Batch_fu_542_out_V_V_TDATA}),
        .Q(ap_CS_fsm_state4),
        .SR(ap_rst_n_inv),
        .ap_NS_fsm10_out(ap_NS_fsm10_out),
        .ap_clk(ap_clk),
        .ap_rst_n(ap_rst_n),
        .\ireg_reg[8] (\ibuf_inst/p_0_in ),
        .\odata_reg[8] ({out_V_V_TVALID,out_V_V_TDATA}),
        .\odata_reg[8]_0 (grp_Thresholding_Batch_fu_542_n_3),
        .out_V_V_TREADY(out_V_V_TREADY),
        .out_V_V_TREADY_0(ap_NS_fsm[0]));
endmodule

(* ORIG_REF_NAME = "ibuf" *) 
module StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_ibuf
   (D,
    Q,
    \ireg_reg[8]_0 ,
    SR,
    E,
    ap_clk);
  output [7:0]D;
  output [0:0]Q;
  input [8:0]\ireg_reg[8]_0 ;
  input [0:0]SR;
  input [0:0]E;
  input ap_clk;

  wire [7:0]D;
  wire [0:0]E;
  wire [0:0]Q;
  wire [0:0]SR;
  wire ap_clk;
  wire [8:0]\ireg_reg[8]_0 ;
  wire \ireg_reg_n_1_[0] ;
  wire \ireg_reg_n_1_[1] ;
  wire \ireg_reg_n_1_[2] ;
  wire \ireg_reg_n_1_[3] ;
  wire \ireg_reg_n_1_[4] ;
  wire \ireg_reg_n_1_[5] ;
  wire \ireg_reg_n_1_[6] ;
  wire \ireg_reg_n_1_[7] ;

  FDRE #(
    .INIT(1'b0)) 
    \ireg_reg[0] 
       (.C(ap_clk),
        .CE(E),
        .D(\ireg_reg[8]_0 [0]),
        .Q(\ireg_reg_n_1_[0] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \ireg_reg[1] 
       (.C(ap_clk),
        .CE(E),
        .D(\ireg_reg[8]_0 [1]),
        .Q(\ireg_reg_n_1_[1] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \ireg_reg[2] 
       (.C(ap_clk),
        .CE(E),
        .D(\ireg_reg[8]_0 [2]),
        .Q(\ireg_reg_n_1_[2] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \ireg_reg[3] 
       (.C(ap_clk),
        .CE(E),
        .D(\ireg_reg[8]_0 [3]),
        .Q(\ireg_reg_n_1_[3] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \ireg_reg[4] 
       (.C(ap_clk),
        .CE(E),
        .D(\ireg_reg[8]_0 [4]),
        .Q(\ireg_reg_n_1_[4] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \ireg_reg[5] 
       (.C(ap_clk),
        .CE(E),
        .D(\ireg_reg[8]_0 [5]),
        .Q(\ireg_reg_n_1_[5] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \ireg_reg[6] 
       (.C(ap_clk),
        .CE(E),
        .D(\ireg_reg[8]_0 [6]),
        .Q(\ireg_reg_n_1_[6] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \ireg_reg[7] 
       (.C(ap_clk),
        .CE(E),
        .D(\ireg_reg[8]_0 [7]),
        .Q(\ireg_reg_n_1_[7] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \ireg_reg[8] 
       (.C(ap_clk),
        .CE(E),
        .D(\ireg_reg[8]_0 [8]),
        .Q(Q),
        .R(SR));
  (* SOFT_HLUTNM = "soft_lutpair137" *) 
  LUT3 #(
    .INIT(8'hAC)) 
    \odata[0]_i_1__0 
       (.I0(\ireg_reg_n_1_[0] ),
        .I1(\ireg_reg[8]_0 [0]),
        .I2(Q),
        .O(D[0]));
  (* SOFT_HLUTNM = "soft_lutpair137" *) 
  LUT3 #(
    .INIT(8'hAC)) 
    \odata[1]_i_1__0 
       (.I0(\ireg_reg_n_1_[1] ),
        .I1(\ireg_reg[8]_0 [1]),
        .I2(Q),
        .O(D[1]));
  (* SOFT_HLUTNM = "soft_lutpair136" *) 
  LUT3 #(
    .INIT(8'hAC)) 
    \odata[2]_i_1__0 
       (.I0(\ireg_reg_n_1_[2] ),
        .I1(\ireg_reg[8]_0 [2]),
        .I2(Q),
        .O(D[2]));
  (* SOFT_HLUTNM = "soft_lutpair136" *) 
  LUT3 #(
    .INIT(8'hAC)) 
    \odata[3]_i_1__0 
       (.I0(\ireg_reg_n_1_[3] ),
        .I1(\ireg_reg[8]_0 [3]),
        .I2(Q),
        .O(D[3]));
  (* SOFT_HLUTNM = "soft_lutpair135" *) 
  LUT3 #(
    .INIT(8'hAC)) 
    \odata[4]_i_1__0 
       (.I0(\ireg_reg_n_1_[4] ),
        .I1(\ireg_reg[8]_0 [4]),
        .I2(Q),
        .O(D[4]));
  (* SOFT_HLUTNM = "soft_lutpair135" *) 
  LUT3 #(
    .INIT(8'hAC)) 
    \odata[5]_i_1__0 
       (.I0(\ireg_reg_n_1_[5] ),
        .I1(\ireg_reg[8]_0 [5]),
        .I2(Q),
        .O(D[5]));
  (* SOFT_HLUTNM = "soft_lutpair134" *) 
  LUT3 #(
    .INIT(8'hAC)) 
    \odata[6]_i_1__0 
       (.I0(\ireg_reg_n_1_[6] ),
        .I1(\ireg_reg[8]_0 [6]),
        .I2(Q),
        .O(D[6]));
  (* SOFT_HLUTNM = "soft_lutpair134" *) 
  LUT3 #(
    .INIT(8'hAC)) 
    \odata[7]_i_3 
       (.I0(\ireg_reg_n_1_[7] ),
        .I1(\ireg_reg[8]_0 [7]),
        .I2(Q),
        .O(D[7]));
endmodule

(* ORIG_REF_NAME = "ibuf" *) 
module StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_ibuf_1
   (D,
    Q,
    in0_V_V_TREADY,
    \ireg_reg[8]_0 ,
    ap_rst_n,
    SR,
    E,
    ap_clk);
  output [8:0]D;
  output [0:0]Q;
  output in0_V_V_TREADY;
  input [8:0]\ireg_reg[8]_0 ;
  input ap_rst_n;
  input [0:0]SR;
  input [0:0]E;
  input ap_clk;

  wire [8:0]D;
  wire [0:0]E;
  wire [0:0]Q;
  wire [0:0]SR;
  wire ap_clk;
  wire ap_rst_n;
  wire in0_V_V_TREADY;
  wire [8:0]\ireg_reg[8]_0 ;
  wire \ireg_reg_n_1_[0] ;
  wire \ireg_reg_n_1_[1] ;
  wire \ireg_reg_n_1_[2] ;
  wire \ireg_reg_n_1_[3] ;
  wire \ireg_reg_n_1_[4] ;
  wire \ireg_reg_n_1_[5] ;
  wire \ireg_reg_n_1_[6] ;
  wire \ireg_reg_n_1_[7] ;

  (* SOFT_HLUTNM = "soft_lutpair132" *) 
  LUT3 #(
    .INIT(8'h08)) 
    in0_V_V_TREADY_INST_0
       (.I0(\ireg_reg[8]_0 [8]),
        .I1(ap_rst_n),
        .I2(Q),
        .O(in0_V_V_TREADY));
  FDRE #(
    .INIT(1'b0)) 
    \ireg_reg[0] 
       (.C(ap_clk),
        .CE(E),
        .D(\ireg_reg[8]_0 [0]),
        .Q(\ireg_reg_n_1_[0] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \ireg_reg[1] 
       (.C(ap_clk),
        .CE(E),
        .D(\ireg_reg[8]_0 [1]),
        .Q(\ireg_reg_n_1_[1] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \ireg_reg[2] 
       (.C(ap_clk),
        .CE(E),
        .D(\ireg_reg[8]_0 [2]),
        .Q(\ireg_reg_n_1_[2] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \ireg_reg[3] 
       (.C(ap_clk),
        .CE(E),
        .D(\ireg_reg[8]_0 [3]),
        .Q(\ireg_reg_n_1_[3] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \ireg_reg[4] 
       (.C(ap_clk),
        .CE(E),
        .D(\ireg_reg[8]_0 [4]),
        .Q(\ireg_reg_n_1_[4] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \ireg_reg[5] 
       (.C(ap_clk),
        .CE(E),
        .D(\ireg_reg[8]_0 [5]),
        .Q(\ireg_reg_n_1_[5] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \ireg_reg[6] 
       (.C(ap_clk),
        .CE(E),
        .D(\ireg_reg[8]_0 [6]),
        .Q(\ireg_reg_n_1_[6] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \ireg_reg[7] 
       (.C(ap_clk),
        .CE(E),
        .D(\ireg_reg[8]_0 [7]),
        .Q(\ireg_reg_n_1_[7] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \ireg_reg[8] 
       (.C(ap_clk),
        .CE(E),
        .D(\ireg_reg[8]_0 [8]),
        .Q(Q),
        .R(SR));
  (* SOFT_HLUTNM = "soft_lutpair132" *) 
  LUT3 #(
    .INIT(8'hAC)) 
    \odata[0]_i_1 
       (.I0(\ireg_reg_n_1_[0] ),
        .I1(\ireg_reg[8]_0 [0]),
        .I2(Q),
        .O(D[0]));
  (* SOFT_HLUTNM = "soft_lutpair131" *) 
  LUT3 #(
    .INIT(8'hAC)) 
    \odata[1]_i_1 
       (.I0(\ireg_reg_n_1_[1] ),
        .I1(\ireg_reg[8]_0 [1]),
        .I2(Q),
        .O(D[1]));
  (* SOFT_HLUTNM = "soft_lutpair131" *) 
  LUT3 #(
    .INIT(8'hAC)) 
    \odata[2]_i_1 
       (.I0(\ireg_reg_n_1_[2] ),
        .I1(\ireg_reg[8]_0 [2]),
        .I2(Q),
        .O(D[2]));
  (* SOFT_HLUTNM = "soft_lutpair130" *) 
  LUT3 #(
    .INIT(8'hAC)) 
    \odata[3]_i_1 
       (.I0(\ireg_reg_n_1_[3] ),
        .I1(\ireg_reg[8]_0 [3]),
        .I2(Q),
        .O(D[3]));
  (* SOFT_HLUTNM = "soft_lutpair130" *) 
  LUT3 #(
    .INIT(8'hAC)) 
    \odata[4]_i_1 
       (.I0(\ireg_reg_n_1_[4] ),
        .I1(\ireg_reg[8]_0 [4]),
        .I2(Q),
        .O(D[4]));
  (* SOFT_HLUTNM = "soft_lutpair129" *) 
  LUT3 #(
    .INIT(8'hAC)) 
    \odata[5]_i_1 
       (.I0(\ireg_reg_n_1_[5] ),
        .I1(\ireg_reg[8]_0 [5]),
        .I2(Q),
        .O(D[5]));
  (* SOFT_HLUTNM = "soft_lutpair129" *) 
  LUT3 #(
    .INIT(8'hAC)) 
    \odata[6]_i_1 
       (.I0(\ireg_reg_n_1_[6] ),
        .I1(\ireg_reg[8]_0 [6]),
        .I2(Q),
        .O(D[6]));
  (* SOFT_HLUTNM = "soft_lutpair128" *) 
  LUT3 #(
    .INIT(8'hAC)) 
    \odata[7]_i_1__0 
       (.I0(\ireg_reg_n_1_[7] ),
        .I1(\ireg_reg[8]_0 [7]),
        .I2(Q),
        .O(D[7]));
  (* SOFT_HLUTNM = "soft_lutpair128" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \odata[8]_i_2 
       (.I0(\ireg_reg[8]_0 [8]),
        .I1(Q),
        .O(D[8]));
endmodule

(* ORIG_REF_NAME = "obuf" *) 
module StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_obuf
   (SR,
    Q,
    E,
    out_V_V_TREADY_0,
    ap_rst_n,
    out_V_V_TREADY,
    \ireg_reg[8] ,
    D,
    ap_clk);
  output [0:0]SR;
  output [8:0]Q;
  output [0:0]E;
  output [0:0]out_V_V_TREADY_0;
  input ap_rst_n;
  input out_V_V_TREADY;
  input [0:0]\ireg_reg[8] ;
  input [8:0]D;
  input ap_clk;

  wire [8:0]D;
  wire [0:0]E;
  wire [8:0]Q;
  wire [0:0]SR;
  wire ap_clk;
  wire ap_rst_n;
  wire [0:0]\ireg_reg[8] ;
  wire \odata[7]_i_2_n_1 ;
  wire out_V_V_TREADY;
  wire [0:0]out_V_V_TREADY_0;

  (* SOFT_HLUTNM = "soft_lutpair138" *) 
  LUT4 #(
    .INIT(16'hB0FF)) 
    \ireg[8]_i_1__0 
       (.I0(out_V_V_TREADY),
        .I1(Q[8]),
        .I2(\ireg_reg[8] ),
        .I3(ap_rst_n),
        .O(out_V_V_TREADY_0));
  (* SOFT_HLUTNM = "soft_lutpair138" *) 
  LUT3 #(
    .INIT(8'h02)) 
    \ireg[8]_i_2__0 
       (.I0(Q[8]),
        .I1(out_V_V_TREADY),
        .I2(\ireg_reg[8] ),
        .O(E));
  LUT1 #(
    .INIT(2'h1)) 
    \odata[7]_i_1 
       (.I0(ap_rst_n),
        .O(SR));
  LUT2 #(
    .INIT(4'hD)) 
    \odata[7]_i_2 
       (.I0(Q[8]),
        .I1(out_V_V_TREADY),
        .O(\odata[7]_i_2_n_1 ));
  FDRE \odata_reg[0] 
       (.C(ap_clk),
        .CE(\odata[7]_i_2_n_1 ),
        .D(D[0]),
        .Q(Q[0]),
        .R(SR));
  FDRE \odata_reg[1] 
       (.C(ap_clk),
        .CE(\odata[7]_i_2_n_1 ),
        .D(D[1]),
        .Q(Q[1]),
        .R(SR));
  FDRE \odata_reg[2] 
       (.C(ap_clk),
        .CE(\odata[7]_i_2_n_1 ),
        .D(D[2]),
        .Q(Q[2]),
        .R(SR));
  FDRE \odata_reg[3] 
       (.C(ap_clk),
        .CE(\odata[7]_i_2_n_1 ),
        .D(D[3]),
        .Q(Q[3]),
        .R(SR));
  FDRE \odata_reg[4] 
       (.C(ap_clk),
        .CE(\odata[7]_i_2_n_1 ),
        .D(D[4]),
        .Q(Q[4]),
        .R(SR));
  FDRE \odata_reg[5] 
       (.C(ap_clk),
        .CE(\odata[7]_i_2_n_1 ),
        .D(D[5]),
        .Q(Q[5]),
        .R(SR));
  FDRE \odata_reg[6] 
       (.C(ap_clk),
        .CE(\odata[7]_i_2_n_1 ),
        .D(D[6]),
        .Q(Q[6]),
        .R(SR));
  FDRE \odata_reg[7] 
       (.C(ap_clk),
        .CE(\odata[7]_i_2_n_1 ),
        .D(D[7]),
        .Q(Q[7]),
        .R(SR));
  FDRE \odata_reg[8] 
       (.C(ap_clk),
        .CE(\odata[7]_i_2_n_1 ),
        .D(D[8]),
        .Q(Q[8]),
        .R(SR));
endmodule

(* ORIG_REF_NAME = "obuf" *) 
module StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_obuf_2
   (E,
    Q,
    SR,
    grp_Thresholding_Batch_fu_542_in_V_V_TREADY,
    \odata_reg[0]_0 ,
    \ireg_reg[0] ,
    ap_rst_n,
    \odata_reg[0]_1 ,
    D,
    ap_clk);
  output [0:0]E;
  output [8:0]Q;
  output [0:0]SR;
  input grp_Thresholding_Batch_fu_542_in_V_V_TREADY;
  input [0:0]\odata_reg[0]_0 ;
  input [0:0]\ireg_reg[0] ;
  input ap_rst_n;
  input [0:0]\odata_reg[0]_1 ;
  input [8:0]D;
  input ap_clk;

  wire [8:0]D;
  wire [0:0]E;
  wire [8:0]Q;
  wire [0:0]SR;
  wire ap_clk;
  wire ap_rst_n;
  wire grp_Thresholding_Batch_fu_542_in_V_V_TREADY;
  wire [0:0]\ireg_reg[0] ;
  wire [0:0]\odata_reg[0]_0 ;
  wire [0:0]\odata_reg[0]_1 ;
  wire p_0_in;

  (* SOFT_HLUTNM = "soft_lutpair133" *) 
  LUT5 #(
    .INIT(32'h8F00FFFF)) 
    \ireg[8]_i_1 
       (.I0(\odata_reg[0]_0 ),
        .I1(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .I2(Q[8]),
        .I3(\ireg_reg[0] ),
        .I4(ap_rst_n),
        .O(SR));
  (* SOFT_HLUTNM = "soft_lutpair133" *) 
  LUT4 #(
    .INIT(16'h002A)) 
    \ireg[8]_i_2 
       (.I0(Q[8]),
        .I1(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .I2(\odata_reg[0]_0 ),
        .I3(\ireg_reg[0] ),
        .O(E));
  LUT3 #(
    .INIT(8'hD5)) 
    \odata[8]_i_1__0 
       (.I0(Q[8]),
        .I1(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .I2(\odata_reg[0]_0 ),
        .O(p_0_in));
  FDRE \odata_reg[0] 
       (.C(ap_clk),
        .CE(p_0_in),
        .D(D[0]),
        .Q(Q[0]),
        .R(\odata_reg[0]_1 ));
  FDRE \odata_reg[1] 
       (.C(ap_clk),
        .CE(p_0_in),
        .D(D[1]),
        .Q(Q[1]),
        .R(\odata_reg[0]_1 ));
  FDRE \odata_reg[2] 
       (.C(ap_clk),
        .CE(p_0_in),
        .D(D[2]),
        .Q(Q[2]),
        .R(\odata_reg[0]_1 ));
  FDRE \odata_reg[3] 
       (.C(ap_clk),
        .CE(p_0_in),
        .D(D[3]),
        .Q(Q[3]),
        .R(\odata_reg[0]_1 ));
  FDRE \odata_reg[4] 
       (.C(ap_clk),
        .CE(p_0_in),
        .D(D[4]),
        .Q(Q[4]),
        .R(\odata_reg[0]_1 ));
  FDRE \odata_reg[5] 
       (.C(ap_clk),
        .CE(p_0_in),
        .D(D[5]),
        .Q(Q[5]),
        .R(\odata_reg[0]_1 ));
  FDRE \odata_reg[6] 
       (.C(ap_clk),
        .CE(p_0_in),
        .D(D[6]),
        .Q(Q[6]),
        .R(\odata_reg[0]_1 ));
  FDRE \odata_reg[7] 
       (.C(ap_clk),
        .CE(p_0_in),
        .D(D[7]),
        .Q(Q[7]),
        .R(\odata_reg[0]_1 ));
  FDRE \odata_reg[8] 
       (.C(ap_clk),
        .CE(p_0_in),
        .D(D[8]),
        .Q(Q[8]),
        .R(\odata_reg[0]_1 ));
endmodule

(* ORIG_REF_NAME = "regslice_both" *) 
module StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_regslice_both
   (Q,
    in0_V_V_TREADY,
    D,
    grp_Thresholding_Batch_fu_542_in_V_V_TREADY,
    \odata_reg[0] ,
    ap_rst_n,
    ap_clk,
    SR);
  output [8:0]Q;
  output in0_V_V_TREADY;
  input [8:0]D;
  input grp_Thresholding_Batch_fu_542_in_V_V_TREADY;
  input [0:0]\odata_reg[0] ;
  input ap_rst_n;
  input ap_clk;
  input [0:0]SR;

  wire [8:0]D;
  wire [8:0]Q;
  wire [0:0]SR;
  wire ap_clk;
  wire ap_rst_n;
  wire [8:0]cdata;
  wire grp_Thresholding_Batch_fu_542_in_V_V_TREADY;
  wire in0_V_V_TREADY;
  wire ireg01_out;
  wire obuf_inst_n_11;
  wire [0:0]\odata_reg[0] ;
  wire p_0_in;

  StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_ibuf_1 ibuf_inst
       (.D(cdata),
        .E(ireg01_out),
        .Q(p_0_in),
        .SR(obuf_inst_n_11),
        .ap_clk(ap_clk),
        .ap_rst_n(ap_rst_n),
        .in0_V_V_TREADY(in0_V_V_TREADY),
        .\ireg_reg[8]_0 (D));
  StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_obuf_2 obuf_inst
       (.D(cdata),
        .E(ireg01_out),
        .Q(Q),
        .SR(obuf_inst_n_11),
        .ap_clk(ap_clk),
        .ap_rst_n(ap_rst_n),
        .grp_Thresholding_Batch_fu_542_in_V_V_TREADY(grp_Thresholding_Batch_fu_542_in_V_V_TREADY),
        .\ireg_reg[0] (p_0_in),
        .\odata_reg[0]_0 (\odata_reg[0] ),
        .\odata_reg[0]_1 (SR));
endmodule

(* ORIG_REF_NAME = "regslice_both" *) 
module StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_regslice_both_0
   (SR,
    out_V_V_TREADY_0,
    ap_NS_fsm10_out,
    \ireg_reg[8] ,
    \odata_reg[8] ,
    ap_clk,
    ap_rst_n,
    out_V_V_TREADY,
    D,
    Q,
    \odata_reg[8]_0 );
  output [0:0]SR;
  output [0:0]out_V_V_TREADY_0;
  output ap_NS_fsm10_out;
  output [0:0]\ireg_reg[8] ;
  output [8:0]\odata_reg[8] ;
  input ap_clk;
  input ap_rst_n;
  input out_V_V_TREADY;
  input [8:0]D;
  input [0:0]Q;
  input [0:0]\odata_reg[8]_0 ;

  wire [8:0]D;
  wire [0:0]Q;
  wire [0:0]SR;
  wire ap_NS_fsm10_out;
  wire ap_clk;
  wire ap_rst_n;
  wire \count[0]_i_1_n_1 ;
  wire \count[1]_i_1_n_1 ;
  wire \count_reg_n_1_[0] ;
  wire \count_reg_n_1_[1] ;
  wire ibuf_inst_n_1;
  wire ibuf_inst_n_2;
  wire ibuf_inst_n_3;
  wire ibuf_inst_n_4;
  wire ibuf_inst_n_5;
  wire ibuf_inst_n_6;
  wire ibuf_inst_n_7;
  wire ibuf_inst_n_8;
  wire ireg01_out;
  wire [0:0]\ireg_reg[8] ;
  wire obuf_inst_n_12;
  wire [8:0]\odata_reg[8] ;
  wire [0:0]\odata_reg[8]_0 ;
  wire out_V_V_TREADY;
  wire [0:0]out_V_V_TREADY_0;

  LUT4 #(
    .INIT(16'h8F00)) 
    \ap_CS_fsm[0]_i_1__0 
       (.I0(out_V_V_TREADY),
        .I1(\count_reg_n_1_[1] ),
        .I2(\count_reg_n_1_[0] ),
        .I3(Q),
        .O(out_V_V_TREADY_0));
  (* SOFT_HLUTNM = "soft_lutpair139" *) 
  LUT4 #(
    .INIT(16'hA222)) 
    \ap_CS_fsm[3]_i_3 
       (.I0(Q),
        .I1(\count_reg_n_1_[0] ),
        .I2(\count_reg_n_1_[1] ),
        .I3(out_V_V_TREADY),
        .O(ap_NS_fsm10_out));
  LUT5 #(
    .INIT(32'hA8A80888)) 
    \count[0]_i_1 
       (.I0(ap_rst_n),
        .I1(\count_reg_n_1_[0] ),
        .I2(\count_reg_n_1_[1] ),
        .I3(out_V_V_TREADY),
        .I4(D[8]),
        .O(\count[0]_i_1_n_1 ));
  (* SOFT_HLUTNM = "soft_lutpair139" *) 
  LUT4 #(
    .INIT(16'hBBFB)) 
    \count[1]_i_1 
       (.I0(out_V_V_TREADY),
        .I1(\count_reg_n_1_[0] ),
        .I2(\count_reg_n_1_[1] ),
        .I3(D[8]),
        .O(\count[1]_i_1_n_1 ));
  FDRE \count_reg[0] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(\count[0]_i_1_n_1 ),
        .Q(\count_reg_n_1_[0] ),
        .R(1'b0));
  FDRE \count_reg[1] 
       (.C(ap_clk),
        .CE(1'b1),
        .D(\count[1]_i_1_n_1 ),
        .Q(\count_reg_n_1_[1] ),
        .R(SR));
  StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_ibuf ibuf_inst
       (.D({ibuf_inst_n_1,ibuf_inst_n_2,ibuf_inst_n_3,ibuf_inst_n_4,ibuf_inst_n_5,ibuf_inst_n_6,ibuf_inst_n_7,ibuf_inst_n_8}),
        .E(ireg01_out),
        .Q(\ireg_reg[8] ),
        .SR(obuf_inst_n_12),
        .ap_clk(ap_clk),
        .\ireg_reg[8]_0 (D));
  StreamingDataflowPartition_1_StreamingDataflowPartition_1_Thresholding_Batch_0_0_obuf obuf_inst
       (.D({\odata_reg[8]_0 ,ibuf_inst_n_1,ibuf_inst_n_2,ibuf_inst_n_3,ibuf_inst_n_4,ibuf_inst_n_5,ibuf_inst_n_6,ibuf_inst_n_7,ibuf_inst_n_8}),
        .E(ireg01_out),
        .Q(\odata_reg[8] ),
        .SR(SR),
        .ap_clk(ap_clk),
        .ap_rst_n(ap_rst_n),
        .\ireg_reg[8] (\ireg_reg[8] ),
        .out_V_V_TREADY(out_V_V_TREADY),
        .out_V_V_TREADY_0(obuf_inst_n_12));
endmodule
`ifndef GLBL
`define GLBL
`timescale  1 ps / 1 ps

module glbl ();

    parameter ROC_WIDTH = 100000;
    parameter TOC_WIDTH = 0;
    parameter GRES_WIDTH = 10000;
    parameter GRES_START = 10000;

//--------   STARTUP Globals --------------
    wire GSR;
    wire GTS;
    wire GWE;
    wire PRLD;
    wire GRESTORE;
    tri1 p_up_tmp;
    tri (weak1, strong0) PLL_LOCKG = p_up_tmp;

    wire PROGB_GLBL;
    wire CCLKO_GLBL;
    wire FCSBO_GLBL;
    wire [3:0] DO_GLBL;
    wire [3:0] DI_GLBL;
   
    reg GSR_int;
    reg GTS_int;
    reg PRLD_int;
    reg GRESTORE_int;

//--------   JTAG Globals --------------
    wire JTAG_TDO_GLBL;
    wire JTAG_TCK_GLBL;
    wire JTAG_TDI_GLBL;
    wire JTAG_TMS_GLBL;
    wire JTAG_TRST_GLBL;

    reg JTAG_CAPTURE_GLBL;
    reg JTAG_RESET_GLBL;
    reg JTAG_SHIFT_GLBL;
    reg JTAG_UPDATE_GLBL;
    reg JTAG_RUNTEST_GLBL;

    reg JTAG_SEL1_GLBL = 0;
    reg JTAG_SEL2_GLBL = 0 ;
    reg JTAG_SEL3_GLBL = 0;
    reg JTAG_SEL4_GLBL = 0;

    reg JTAG_USER_TDO1_GLBL = 1'bz;
    reg JTAG_USER_TDO2_GLBL = 1'bz;
    reg JTAG_USER_TDO3_GLBL = 1'bz;
    reg JTAG_USER_TDO4_GLBL = 1'bz;

    assign (strong1, weak0) GSR = GSR_int;
    assign (strong1, weak0) GTS = GTS_int;
    assign (weak1, weak0) PRLD = PRLD_int;
    assign (strong1, weak0) GRESTORE = GRESTORE_int;

    initial begin
	GSR_int = 1'b1;
	PRLD_int = 1'b1;
	#(ROC_WIDTH)
	GSR_int = 1'b0;
	PRLD_int = 1'b0;
    end

    initial begin
	GTS_int = 1'b1;
	#(TOC_WIDTH)
	GTS_int = 1'b0;
    end

    initial begin 
	GRESTORE_int = 1'b0;
	#(GRES_START);
	GRESTORE_int = 1'b1;
	#(GRES_WIDTH);
	GRESTORE_int = 1'b0;
    end

endmodule
`endif
