* 毕业设计计划安排

** 实现　RISC-V 最基本的十条指令

*** 预期目标

    《数字设计与计算机体系结构》第七章里的 R-Type(add, sub, and, or, slt), lw, sw, beq, addi, j 这十条指令，FMRT2012 已经用书本上的简单五级流水线实现了，并通过书上给的 Testbench 的测试。现在要实现 RISC-V 手册中对应的这些指令。

*** 实施步骤
    
1. 开发环境: Quartus II 和 ModelSim；
2. 熟悉版本控制软件：Git，托管平台：GitHub；
3. 团队分工，明确每个人实现的是流水线的哪一部分；
4. 阅读　RISC-V 手册，了解对应这十条指令的编码格式；
5. 要有自动化的验证过程，Testbench 最后要报告是通过还是失败。
   
*** 预计需时

- 林容威预计：20小时
- 范毅预计： 24小时
- 陈佩佩预计：38小时
- 常俊豪预计：50小时
- 团队讨论后预计：31小时

** 实现　RISC-V 指令集的最小子集

*** 预期目标

    参考《数字设计与计算机体系结构》的简单五级流水线，实现 RISC-V ISA 的最小子集
    
*** 实施步骤

1. 阅读　RISC-V 手册，找出　RISC-V　指令集的最小子集；
2. 团队分工，明确每个人实现的指令有哪些。
   
*** 预计需时

** 实现粗粒度的同步多线索

*** 预期目标

    在已有的基础上，增加粗粒度的同步多线索，并且能够做出性能上的对比，量化分析改进的程度。

*** 实施步骤

1. 找相关资料，书本或是文献;
2. 阅读文献;
3. 尝试编码;
4. 量化分析。

*** 预计需时

** 搭建 FPGA开发测试环境

*** 预期目标

    能够把已经仿真通过的代码在　FPGA　上运行。

*** 实施步骤

1. 了解　FPGA 手册
2. 了解综合工具如何把代码下载到　FPGA　上
3. 在上面运行测试程序

*** 预计需时
