<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:00:13.013</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.01.09</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7026396</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>물리적으로 멀리 떨어진 모듈들을 통합하는 인터페이스</inventionTitle><inventionTitleEng>INTERFACE FOR INTEGRATING PHYSICALLY DISTANT MODULES</inventionTitleEng><openDate>2025.10.13</openDate><openNumber>10-2025-0145011</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.08.06</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>G06F 1/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 1/26</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/42</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2019.01.01)</ipcDate><ipcNumber>G06F 1/3234</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/24</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 장치는 제1 로컬 인터페이스를 통해 마스터 프로세서에 결합된 마스터 전력 관리 집적 회로(PMIC)를 포함하는 마스터 서브시스템을 지원하는 제1 인쇄 회로 기판(PCB)을 포함한다. 장치는 또한 제2 로컬 인터페이스를 통해 슬레이브 프로세서에 커플링된 슬레이브 PMIC를 포함하는 슬레이브 서브시스템을 지원하는 제2 PCB를 포함한다. 장치는 마스터 프로세서를 마스터 PMIC 및 슬레이브 PMIC에 커플링하는 제1 양방향 제어 인터페이스를 더 포함한다. 제1 양방향 제어 인터페이스는 다수의 PMIC 기능들을 반송하기 위해 오버로딩된 적어도 하나의 트레이스를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.08.29</internationOpenDate><internationOpenNumber>WO2024177733</internationOpenNumber><internationalApplicationDate>2024.01.09</internationalApplicationDate><internationalApplicationNumber>PCT/US2024/010927</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서,제1 로컬 인터페이스를 통해 마스터 프로세서에 커플링된 마스터 전력 관리 집적 회로(PMIC)를 포함하는 마스터 서브시스템을 지원하는 제1 인쇄 회로 기판(PCB);제2 로컬 인터페이스를 통해 슬레이브 프로세서에 커플링된 슬레이브 PMIC를 포함하는 슬레이브 서브시스템을 지원하는 제2 PCB; 및상기 마스터 프로세서를 상기 마스터 PMIC 및 상기 슬레이브 PMIC에 커플링하는 제1 양방향 제어 인터페이스로서, 상기 제1 제어 인터페이스는 복수의 PMIC 기능들을 반송하기 위해 오버로딩된 적어도 하나의 트레이스를 포함하는, 상기 제1 양방향 제어 인터페이스를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 마스터 PMIC는 기록 핀을 통해 상기 제1 제어 인터페이스에 커플링된 소스를 갖는 트랜지스터를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 트랜지스터의 소스 및 상기 제1 제어 인터페이스에 커플링된 전류원을 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 제3 로컬 인터페이스를 통해 제2 슬레이브 프로세서에 커플링된 제2 슬레이브 PMIC를 포함하는 제2 슬레이브 서브시스템을 지원하는 제3 PCB를 더 포함하고, 상기 제2 슬레이브 PMIC는 상기 제1 제어 인터페이스를 통해 상기 마스터 PMIC에 커플링되는, 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 제3 로컬 인터페이스를 통해 제2 슬레이브 프로세서에 커플링된 제2 슬레이브 PMIC를 포함하는 제2 슬레이브 서브시스템을 지원하는 제3 PCB를 더 포함하고, 상기 제2 슬레이브 PMIC는 상기 제1 제어 인터페이스와 독립적인 제2 양방향 제어 인터페이스를 통해 상기 마스터 PMIC에 커플링되는, 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 복수의 PMIC 기능들은 셧다운 트리거 및 페일-세이프 리셋 트리거를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 복수의 PMIC 기능들은 파워 온 트리거, 셧다운 트리거, 및 페일-세이프 리셋 트리거를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 복수의 PMIC 기능들은 파워 온 트리거, 상기 슬레이브 PMIC로부터의 확인응답, 셧다운 트리거, 및 페일-세이프 리셋 트리거를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 복수의 PMIC 기능들은 파워 온 트리거, 상기 슬레이브 PMIC로부터의 확인응답, 셧다운 트리거, 슬레이브 PMIC 트리거의 슬레이브 프로세서 유도 셧다운, 및 페일-세이프 리셋 트리거를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 제1 제어 인터페이스는 코프로세서에 커플링되고 웜 리셋 신호를 수신하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>11. 별개의 인쇄 회로 기판들(PCB들) 상의 시스템들을 통합하는 방법으로서,양방향 제어 인터페이스를 통해 제1 PCB 상의 마스터 서브시스템으로부터 제2 PCB 상의 슬레이브 서브시스템으로 파워 온 신호를 송신하는 단계로서, 상기 제어 인터페이스는 복수의 전력 관리 집적 회로(PMIC) 기능들을 반송하기 위해 오버로딩된 적어도 하나의 트레이스를 포함하는, 상기 파워 온 신호를 송신하는 단계;상기 제어 인터페이스를 통해 상기 마스터 서브시스템으로부터 상기 슬레이브 서브시스템으로 셧다운 신호를 송신하는 단계; 및상기 제어 인터페이스를 통해 상기 마스터 서브시스템으로부터 상기 슬레이브 서브시스템으로 페일-세이프 리셋 신호를 송신하는 단계를 포함하는, 별개의 PCB들 상의 시스템들을 통합하는 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 파워 온 신호는 제1 시간 주기 동안 상기 제어 인터페이스 상의 로우 신호를 포함하고, 상기 셧다운 신호는 제2 시간 주기 동안 상기 제어 인터페이스 상의 로우 신호를 포함하고, 상기 페일-세이프 리셋 신호는 제3 시간 주기 동안 상기 제어 인터페이스 상의 로우 신호를 포함하고, 상기 제1, 제2 및 제3 시간 주기들은 서로 상이한, 별개의 PCB들 상의 시스템들을 통합하는 방법.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 상기 제어 인터페이스를 통해 상기 슬레이브 서브시스템으로부터 인터럽트를 수신하는 단계를 더 포함하는, 별개의 PCB들 상의 시스템들을 통합하는 방법.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 인터럽트는 슬레이브 전력 관리 집적 회로(PMIC)에 의해 송신된 상기 제어 인터페이스 상의 로우 신호를 포함하는, 별개의 PCB들 상의 시스템들을 통합하는 방법.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서, 상기 인터럽트는 상기 슬레이브 서브시스템의 슬레이브 프로세서가 로컬 인터페이스를 통해 슬레이브 전력 관리 집적 회로(PMIC)에 대한 셧다운을 개시하는 것에 응답적인, 별개의 PCB들 상의 시스템들을 통합하는 방법.</claim></claimInfo><claimInfo><claim>16. 장치로서,양방향 제어 인터페이스를 통해 제1 인쇄 회로 기판(PCB) 상의 마스터 서브시스템으로부터 제2 PCB 상의 슬레이브 서브시스템으로 파워 온 신호를 송신하는 수단으로서, 상기 제어 인터페이스는 복수의 전력 관리 집적 회로(PMIC) 기능들을 반송하기 위해 오버로딩된 적어도 하나의 트레이스를 포함하는, 상기 파워 온 신호를 송신하는 수단;상기 제어 인터페이스를 통해 상기 마스터 서브시스템으로부터 상기 슬레이브 서브시스템으로 셧다운 신호를 송신하는 수단; 및상기 제어 인터페이스를 통해 상기 마스터 서브시스템으로부터 상기 슬레이브 서브시스템으로 페일-세이프 리셋 신호를 송신하는 수단을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 파워 온 신호는 제1 시간 주기 동안 상기 제어 인터페이스 상의 로우 신호를 포함하고, 상기 셧다운 신호는 제2 시간 주기 동안 상기 제어 인터페이스 상의 로우 신호를 포함하고, 상기 페일-세이프 리셋 신호는 제3 시간 주기 동안 상기 제어 인터페이스 상의 로우 신호를 포함하고, 상기 제1, 제2 및 제3 시간 주기들은 서로 상이한, 장치.</claim></claimInfo><claimInfo><claim>18. 제16항에 있어서, 상기 제어 인터페이스를 통해 상기 슬레이브 서브시스템으로부터 인터럽트를 수신하는 수단을 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 인터럽트는 슬레이브 전력 관리 집적 회로(PMIC)에 의해 송신된 상기 제어 인터페이스 상의 로우 신호를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>20. 제18항에 있어서, 상기 인터럽트는 상기 슬레이브 서브시스템의 슬레이브 프로세서가 로컬 인터페이스를 통해 슬레이브 전력 관리 집적 회로(PMIC)에 대한 셧다운을 개시하는 것에 응답적인, 장치.</claim></claimInfo><claimInfo><claim>21. 프로그램 코드가 기록된 비일시적 컴퓨터 판독가능 저장 매체로서, 상기 프로그램 코드는 프로세서에 의해 실행되고,양방향 제어 인터페이스를 통해 제1 인쇄 회로 기판(PCB) 상의 마스터 서브시스템으로부터 제2 PCB 상의 슬레이브 서브시스템으로 파워 온 신호를 송신하는 프로그램 코드로서, 상기 제어 인터페이스는 복수의 전력 관리 집적 회로(PMIC) 기능들을 반송하기 위해 오버로딩된 적어도 하나의 트레이스를 포함하는, 상기 파워 온 신호를 송신하는 프로그램 코드;상기 제어 인터페이스를 통해 상기 마스터 서브시스템으로부터 상기 슬레이브 서브시스템으로 셧다운 신호를 송신하는 프로그램 코드; 및상기 제어 인터페이스를 통해 상기 마스터 서브시스템으로부터 상기 슬레이브 서브시스템으로 페일-세이프 리셋 신호를 송신하는 프로그램 코드를 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>22. 제21항에 있어서, 상기 파워 온 신호는 제1 시간 주기 동안 상기 제어 인터페이스 상의 로우 신호를 포함하고, 상기 셧다운 신호는 제2 시간 주기 동안 상기 제어 인터페이스 상의 로우 신호를 포함하고, 상기 페일-세이프 리셋 신호는 제3 시간 주기 동안 상기 제어 인터페이스 상의 로우 신호를 포함하고, 상기 제1, 제2 및 제3 시간 주기들은 서로 상이한, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>23. 제21항에 있어서, 상기 프로그램 코드는 상기 제어 인터페이스를 통해 상기 슬레이브 서브시스템으로부터 인터럽트를 수신하는 프로그램 코드를 더 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서, 상기 인터럽트는 슬레이브 전력 관리 집적 회로(PMIC)에 의해 송신된 상기 제어 인터페이스 상의 로우 신호를 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>25. 제23항에 있어서, 상기 인터럽트는 상기 슬레이브 서브시스템의 슬레이브 프로세서가 로컬 인터페이스를 통해 슬레이브 전력 관리 집적 회로(PMIC)에 대한 셧다운을 개시하는 것에 응답적인, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country>인도</country><engName>HANUMANTHAIAH, SHRUTI</engName><name>하누만타이아 슈루티</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country>인도</country><engName>MALLAPUR, VINAYAKUMAR PRAKASH</engName><name>말라푸르 비나야쿠마르 프라카쉬</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.02.22</priorityApplicationDate><priorityApplicationNumber>18/113,035</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.08.06</receiptDate><receiptNumber>1-1-2025-0895556-76</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.09.23</receiptDate><receiptNumber>1-5-2025-0162147-17</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257026396.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93522e59d419c828eb0259cdb6d95ca9a5cff3580e50af662b7b613cfbb51f91a21fe6c7b38c7536cd84bd05600d164e1cd55aacdbed88b7b8</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff65f6b5fe7a7ae05a236cde04e984eaf82ed886cb99a82e51d6210a7be9d2a5de906de6ee1327f8316a2edcaf16d854db426bf8005d1e89f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>