軟體無線電系統晶片－子計畫三：軟體無線電資
料轉換器電路 
The design of data Converters for Software Defined Radio 
計畫編號：NSC 98-2221-E-027-075 
執行期間：98 年 8 月 1 日 至 99 年 7 月 31 日 
主持人：國立臺北科技大學 電子工程系 邱弘緯 
研究生 : 劉哲源 顏志翰 莊家民 盧建智 朱國馨 汪永晉 何儀修 
 
一、 中文摘要 
在本計劃中共包含了兩個晶片，第一個晶
片為三階堆疊式離散時間之三角積分調變器
的研製，利用 TSMC 0.35um 2P4M CMOS 製
程與 1.5x1.5 的面積實現晶片，此晶片之操
作頻段為 25kHz 聲頻頻段，在系統層的設計
考量上，我們利用模擬退火演算法生成此三
角積分調變器的系統參數，在電路的考量
上，我們利用負電阻式的 AB 類運算放大器
完成交換電容式積分器的設計，並且此晶片
的量測中我們獲得動態範圍為 68.4dB、SDNR
為 67.12dB、SNR 為 69.57dB、ENOB 為 11.26
位元，並且具有消耗小於 1.6mW 的功率。 
第二個晶片的設計流程為上一顆晶片的推
廣，為一個五階堆疊式三角積分調變器，並
以 UMC 90nm 1P9M 的製程實現。此調變器
應用於軟體定義無線電，利用改變階數與可
變頻率提供 GSM、WCDMA、WLAN 等三種
標準的頻寬，並分別於此三種頻寬中提供
89.45dB、87.62dB、74.21dB 的動態範圍與
8.4mW、11.2mW、14mW 的功率消耗。 
英文摘要 
This circuit is a 5th order MASH 2-1-1-1 
sigma-delta modulator for software defined 
ratio applications. This chip is a reconfigurable 
sigma-delta modulator that serves 
GSM/WCDMA/WLAN applications. This 
sigma-delta modulator is  implemented by 
using UMC 90nm, and the simulation results 
show that multi-standard sigma-delta 
modulator accomplishes dynamic-range of 
89.45 dB for GSM, 87.62 dB for WCDMA, 
and 74.21 dB for WLAN. 
 
二、 計畫的緣由與目的 
現今的社會講求效率，行動通訊是人與人
之間溝通最有效率的手段，也由於行動通訊的
方便以及效率使的各大企業爭前恐後搶食這
個美味的通訊大餅，也因此使的通訊發展蓬
勃，因此也發展出各式各樣的通訊協定如圖
1[1]所示。 
 
圖 1 各種行動通訊協定關係圖 
特別是最近，Intel、 Nokia、Atheros、
個標準共用部分參數，這種方式我們可以降低
繞線與佈局所需的面積，降低寄生電容的產
生，以增加此電路對半導體製程變異的抵抗
力，增加於實際電路上的正確性。相較於連時
間型的三角積分調變器，連續型的每改變一次
頻率就必須更改電阻、電容值而言，離散型的
在面對必須更動架構的狀況具有更好的抵抗
力。 
Conformed the 
GSM standard
Using SA to  solve a 
GSM standard 
solution,
SNR(a1,a2,b1,b2,b3)
Conformed the 
GSM standard
Conformed the 
GSM standard
Using SA to  solve a 
WCDMA standard 
solution,
SNR(c1,c2,c3)
Using SA to  solve a 
WLAN standard 
solution,
SNR(d1,d2,d3)
Saved GSM 
Solution, 
a1,a2,b1,b2,b3
Saved WCDMA 
Solution,
c1,c2,c3
initial Multi-
Standard SDM & SA 
process
Saved WLAN 
Solution,
d1,d2,d3
Physical circuit 
simulation
YES
YES
YES
NO
NO
NO
 
圖 3 多標準三角積分調變器參數設計流程 
 
 
圖 4 WLAN 退火收斂狀況 
表 2 退火演算法最佳化的參數值 
a1 a2 b1 b2 b2 c1 
0.49 0.53 0.98 0.54 0.51 0.8 
c2 c3 d1 d2 d3  
0.42 0.83 0.47 0.41 0.85  
 
 
圖 5 多標準三角積分調變器動態範圍 
因此在本計劃利用 UMC 90nm CMOS 製
程。圖 6 為三階堆疊式三角積分調變器的電路
圖，如同圖 2 的系統圖一樣是利用二階 SDM
堆疊一階 SDM，這兩層 SDM 內部是利用採用
全差動積分器實現，利用此全差動積分器架構
主要具有三個優點： 
1. 不具有偶次諧波失真。 
2. 降低輸入偏移電壓(offset)與傳輸閘時脈
滲入(clock feedthrough)的影響。 
3. 具有較高的共模拒排斥比(CMRR)與電源
拒斥比(PSRR)。 
另外為了降低電子注入(charge injection)與時
脈滲入的影響，我們在交換電容式積分器中所
採用的開關為 CMOS 傳輸閘，但是由於我們
所採用的是.35um 製程，由此製程所提供的電
晶體的 Vth 大約為 0.5V，因此要將 CMOS 傳
輸閘操作於此環境下顯然有點不足，因此我們
在 CMOS 傳輸閘的時脈控制訊號中加入倍壓
(boosting)電路，將時脈的電位拉高以增加
CMOS 傳輸閘的輸入範圍，並降低輸入阻抗，
獲得較佳的線性度。同時，在考量運算放大器
表 3 多標準三角積分調變器模擬結果 
 
 
圖 8  多標準三角積分調變器  
 
 
 
圖 9 多標準三角積分調變器不同階層量測圖 
 
第一階積分器
第二階積分器
&
第一層比較器
第三階積分器
&
第二層比較器
第四階積分器
&
第三層比較器
第五階積分器
&
第四層比較器
時脈產生電路
偏壓電路
 
圖 10 多標準三角積分調變器之晶片微相圖 
 
五、結果與討論 
三角積分調變器基於超取樣與雜訊塑形這
兩項技術，因此可以抑制訊號頻寬中的取樣雜
訊，獲得極高的解析度，由於三角積分調變器
是利用取樣頻率獲得更高的位元，因此在越高
的輸出位元中，與快閃式等、管線式等類比數
位轉換器相比，三角積分調變器具有更小的晶
片面積，也就是說三角積分調變器是利用解析
度與硬體速度的互相交易，因更容易應用於需
要切換不同模式的環境中，如軟體定義無線
電。在本計劃中我們設計了兩個三角積分調變
器的晶片，第一個晶片為聲頻頻 
段應用的三階堆疊式三角積分調變器，在此晶
片的設計流程中，我們利用模擬退火演算法生
成並最佳化此三角積分調變器的系統參數，並
利用 Matlab 驗證之後代入電路層利實現整個
三角積分器的調製。於第二個多標準三角積分
調變器的晶片中，我們代入第一個晶片的設計
方式，並於對退火模擬中再加上多頻寬搜尋的
能力，但由於 WLAN 的操作頻帶頗高，使此
1.Hsiao-Chin Chen, Hung-Wei Chiu,” VCO with Miller-Theorem-Based Varactors”,IET Electronics 
Letters accepted. 
2.Yu-Hsiang Wang, Kuan-Ting Lin, Tao Wang, Hung-Wei Chiu, Hsiao-Chin Chen, and Shey-Shi Lu, “A 
2.1 to 6 GHz Tunable-band LNA With Adaptive Frequency Responses by Transistor Size Scaling”, IEEE 
MICROWAVE AND WIRELESS COMPONENTS LETTERS, VOL. 20, NO. 6, Pages: 346-348 ,JUNE 
2010. 
3. C.-W. Lin, H.-W. Chiu, M.-L. Lin, C.-H. Chang, I-H. Ho, P. -H. Fang, C. -L. Wang, Y. -C Li, Y. -R 
Wen and S.-S. Lu ,"Pain Control On Demand Based on Pulsed Radio-Frequency Stimulation of the 
Dorsal Root Ganglion Using a Batteryless Implantable CMOS SoC" IEEE, ISSCC, Feb. 2010. 
 
4. Hung-Wei Chiu, Mu-Lien Lin, Chii-Wann Lin, I-Hsiu Ho, Wei-Tso Lin, Po-Hsiang Fang, Yi-Chi Li, 
Yeong-Ray Wen, and Shey-Shi Lu, “Pain Control On Demand Based on Pulsed Radio-Frequency 
Stimulation of the Dorsal Root Ganglion Using a Batteryless Implantable CMOS SoC”, accepted by 
IEEE Trans. Biomedical Circuits and Systems, 
98年度專題研究計畫研究成果彙整表 
計畫主持人：邱弘緯 計畫編號：98-2221-E-027-075- 
計畫名稱：軟體無線電系統晶片--子計畫三：軟體無線電資料轉換器電路(I) 
量化 
成果項目 
實際已達
成數（被
接受或已
發表）
預期總達
成數(含實
際已達成
數) 
本計畫
實際貢
獻百分
比 
單位
備註（質化說明：如數個計畫
共同成果、成果列為該期刊
之封面故事...等） 
期刊論文 0 0 100%  
研究報告/技術報
告 0 0 100%  
研討會論文 0 0 100% 
篇
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國
內 
參與計畫人
力 
（本國籍） 
專任助理 0 0 100% 
人次
 
期刊論文 2 1 30% 
[1] Hsiao-Chin Chen and 
Hung-Wei 
Chiu, ＇＇＇＇＇＇＇＇VCO 
with Miller-Theorem-Based 
Varactors,＇＇＇＇＇＇＇＇ 
IEE Electronics Letters, pp. 
990-991 July, 2010. (SCI)  
  
[2] Yu-Hsiang Wang, Kuan-Ting 
Lin, Tao Wang, Hong-Wei Chiu, 
Hsiao-Chin Chen, and Shey-Shi 
Lu, ＇＇＇＇＇＇＇＇A 2.1 to 
6GHz Tunable-band LNA with 
Adaptive Frequency Responses 
by Transistor Size 
Scaling＇＇＇＇＇＇＇＇,IEEE 
Microwave and Wireless 
Components Letters, vol. 20, 
no. 6, pp. 346-348, June 2010. 
(SCI)   
 
國
外 論文著作 
研究報告/技術報
告 0 0 100% 
篇
 
 
