INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/acer/Documents/GitHub/EIT2/VHDL/lab4/dzielnikCLK/dzielnikCLK.srcs/sources_1/new/dzielnikclk.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'dzielnikclk'
INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/acer/Documents/GitHub/EIT2/VHDL/lab4/dzielnikCLK/dzielnikCLK.srcs/sim_1/new/dzielnik_tb.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'dzielnik_tb'
