// vim: set ft=verilog:

`ifndef ARITH_ADDSUB_M
`define ARITH_ADDSUB_M

`define Arith_AddSub_T(T) T

`define Arith_AddSub_Add 0
`define Arith_AddSub_Sub 1

`endif
