# This script segment is generated automatically by AutoPilot

# clear list
if {${::AESL::PGuard_autoexp_gen}} {
    cg_default_interface_gen_dc_begin
    cg_default_interface_gen_bundle_begin
    AESL_LIB_XILADAPTER::native_axis_begin
}

# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 1 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_19 \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_19 \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_19_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_19_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_19_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_19_d1 { O 64 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_19'"
}
}


# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 2 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_17 \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_17 \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_17_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_17_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_17_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_17_d1 { O 1 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_17'"
}
}


# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 3 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_18 \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_18 \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_18_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_18_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_18_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_18_d1 { O 64 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_18'"
}
}


# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 4 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_16 \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_16 \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_16_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_16_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_16_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_16_d1 { O 1 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_16'"
}
}


# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 5 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_7 \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_7 \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_7_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_7_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_7_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_7_d1 { O 64 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_7'"
}
}


# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 6 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_15 \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_15 \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_15_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_15_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_15_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_15_d1 { O 1 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_15'"
}
}


# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 7 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_6 \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_6 \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_6_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_6_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_6_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_6_d1 { O 64 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_6'"
}
}


# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 8 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_14 \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_14 \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_14_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_14_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_14_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_14_d1 { O 1 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_14'"
}
}


# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 9 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_5 \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_5 \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_5_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_5_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_5_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_5_d1 { O 64 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_5'"
}
}


# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 10 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_13 \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_13 \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_13_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_13_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_13_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_13_d1 { O 64 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_13'"
}
}


# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 11 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_4 \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_4 \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_4_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_4_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_4_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_4_d1 { O 64 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_4'"
}
}


# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 12 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_12 \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_12 \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_12_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_12_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_12_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_12_d1 { O 64 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_12'"
}
}


# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 13 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_3 \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_3 \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_3_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_3_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_3_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_3_d1 { O 64 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_3'"
}
}


# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 14 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_11 \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_11 \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_11_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_11_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_11_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_11_d1 { O 64 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_11'"
}
}


# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 15 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_2 \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_2 \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_2_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_2_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_2_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_2_d1 { O 64 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_2'"
}
}


# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 16 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_10 \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_10 \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_10_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_10_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_10_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_10_d1 { O 64 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_10'"
}
}


# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 17 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_1 \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_1 \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_1_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_1_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_1_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_1_d1 { O 64 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_1'"
}
}


# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 18 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_9 \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_9 \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_9_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_9_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_9_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_9_d1 { O 64 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_9'"
}
}


# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 19 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_d1 { O 64 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea'"
}
}


# XIL_BRAM:
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc ::AESL_LIB_XILADAPTER::xil_bram_gen] == "::AESL_LIB_XILADAPTER::xil_bram_gen"} {
eval "::AESL_LIB_XILADAPTER::xil_bram_gen { \
    id 20 \
    name correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_8 \
    reset_level 1 \
    sync_rst true \
    dir O \
    corename correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_8 \
    op interface \
    ports { correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_8_address1 { O 11 vector } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_8_ce1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_8_we1 { O 1 bit } correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_8_d1 { O 64 vector } } \
} "
} else {
puts "@W \[IMPL-110\] Cannot find bus interface model in the library. Ignored generation of bus interface for 'correlator_stream_stream_stream_stream_stream_stream_stream_stream_strea_8'"
}
}


# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id -1 \
    name ap_ctrl \
    type ap_ctrl \
    reset_level 1 \
    sync_rst true \
    corename ap_ctrl \
    op interface \
    ports { ap_start { I 1 bit } ap_ready { O 1 bit } ap_done { O 1 bit } ap_idle { O 1 bit } } \
} "
}


# Adapter definition:
set PortName ap_clk
set DataWd 1 
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc cg_default_interface_gen_clock] == "cg_default_interface_gen_clock"} {
eval "cg_default_interface_gen_clock { \
    id -2 \
    name ${PortName} \
    reset_level 1 \
    sync_rst true \
    corename apif_ap_clk \
    data_wd ${DataWd} \
    op interface \
}"
} else {
puts "@W \[IMPL-113\] Cannot find bus interface model in the library. Ignored generation of bus interface for '${PortName}'"
}
}


# Adapter definition:
set PortName ap_rst
set DataWd 1 
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc cg_default_interface_gen_reset] == "cg_default_interface_gen_reset"} {
eval "cg_default_interface_gen_reset { \
    id -3 \
    name ${PortName} \
    reset_level 1 \
    sync_rst true \
    corename apif_ap_rst \
    data_wd ${DataWd} \
    op interface \
}"
} else {
puts "@W \[IMPL-114\] Cannot find bus interface model in the library. Ignored generation of bus interface for '${PortName}'"
}
}



# merge
if {${::AESL::PGuard_autoexp_gen}} {
    cg_default_interface_gen_dc_end
    cg_default_interface_gen_bundle_end
    AESL_LIB_XILADAPTER::native_axis_end
}


# flow_control definition:
set InstName correlator_flow_control_loop_pipe_sequential_init_U
set CompName correlator_flow_control_loop_pipe_sequential_init
set name flow_control_loop_pipe_sequential_init
if {${::AESL::PGuard_autocg_gen} && ${::AESL::PGuard_autocg_ipmgen}} {
if {[info proc ::AESL_LIB_VIRTEX::xil_gen_UPC_flow_control] == "::AESL_LIB_VIRTEX::xil_gen_UPC_flow_control"} {
eval "::AESL_LIB_VIRTEX::xil_gen_UPC_flow_control { \
    name ${name} \
    prefix correlator_ \
}"
} else {
puts "@W \[IMPL-107\] Cannot find ::AESL_LIB_VIRTEX::xil_gen_UPC_flow_control, check your platform lib"
}
}


if {${::AESL::PGuard_rtl_comp_handler}} {
	::AP::rtl_comp_handler $CompName BINDTYPE interface TYPE internal_upc_flow_control INSTNAME $InstName
}


